(57)【特許請求の範囲】
【請求項１】
バースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路において、
自動閾値設定回路の検出ピーク値又は検出ボトム値と所定の基準レベルとを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。
【請求項２】
所定の基準レベルは、振幅制限増幅回路の増幅トランジスタと同一特性を有するレプリカトランジスタで構成した定電流源回路と、該定電流源回路の定電流に基づき駆動される抵抗とにより生成されることを特徴とする請求項１記載の増幅回路。
【請求項３】
バースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路において、
自動閾値設定回路の検出ピーク値又は検出ボトム値と、検出ボトム値又は検出ピーク値をレベルシフトした値とを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。
【請求項４】
レベルシフト量は、振幅制限増幅回路の増幅トランジスタと同一特性を有するレプリカトランジスタで構成した定電流源回路と、該定電流源回路の定電流に基づき駆動される抵抗とにより生成されることを特徴とする請求項３記載の増幅回路。
【請求項５】
自動閾値設定回路の検出ピーク値及び検出ボトム値はリセット信号の入力によりその時点の入力信号の信号レベルに初期化されることを特徴とする請求項１乃至４のいずれか１つに記載の増幅回路。
【請求項６】
振幅制限増幅回路の出力に基づき、該出力の信号レベルが所定となる
ように振幅制限増幅回路に帰還を掛けるオフセット補償回路を備えることを特徴とする請求項１乃至５のいずれか１つに記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅回路に関し、更に詳しくはバースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路に関する。
【０００２】
有線（電気，光）や無線による通信システムではバースト性を有する信号の送／受信が行われる。係るシステムの受信側では受信信号の振幅が瞬時に変化するため、これに追従して瞬時に利得補償を行い、出力振幅を一定に保つことが、後段の安定なクロック抽出、符号判別に不可欠である。
【０００３】
【従来の技術】
図２２は従来技術を説明する図である。
図２２（Ａ）は従来の増幅回路の回路図で、図において、１０はバースト信号を含む入力信号Ｖｉ  のピーク値Ｖｐ  とボトム値Ｖｂ  とを検出・保持すると共に、これらの中間の閾値Ｖｔｈを生成する自動閾値設定回路（ＡＴＣ）、２０はこの閾値Ｖｔｈを中心に入力信号Ｖｉ  を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０（増幅器Ａ２１）である。
【０００４】
ＡＴＣ１０は、入力信号Ｖｉ  のピーク値Ｖｐ  を検出するピーク検出回路（ＰＤ）１１と、入力信号Ｖｉ  のボトム値Ｖｂ  を検出するボトム検出回路（ＢＤ）１２と、これらの中間の閾値信号Ｖｔｈを生成する抵抗分圧回路１３とを備える。
ピーク検出回路１１において、例えば無信号時（非バースト受信時）の入力信号レベルＶｉ  ≒１．５Ｖとすると、該Ｖｉ  がオペアンプＡ１１の反転入力（−）に入力する。一方、容量Ｃ１１は抵抗値の比較的大きい抵抗Ｒ１１により電源−Ｖ（又はＧＮＤ）側に放電されおり、その電圧Ｖｐ  は次第に低下する。オペアンプＡ１１はこのＶｐ  とＶｉ  とを比較しており、Ｖｐ  ＜Ｖｉ  になるとＬＯＷレベルを出力し、これによりＰＭＯＳＦＥＴ  Ｔ１１がＯＮする。ＰＭＯＳＦＥＴ  Ｔ１１がＯＮすると、容量Ｃ１１はＰＭＯＳＦＥＴ  Ｔ１１を介して急速に充電され、こうして無信号時のピーク検出値Ｖｐ  ＝Ｖｉ  ≒１．５Ｖに保持される。
【０００５】
ボトム検出回路１２において、無信号時の入力信号レベルＶｉ  ≒１．５ＶはオペアンプＡ１２の反転入力（−）に入力している。一方、容量Ｃ１２は抵抗値の比較的大きい抵抗Ｒ１２により電源ＶＤＤ側から充電されおり、その電圧Ｖｂ  は次第に上昇する。オペアンプＡ１２はこのＶｂ  とＶｉ  とを比較しており、Ｖｂ  ＞Ｖｉ  になるとＨＩＧＨレベルを出力し、これによりＮＭＯＳＦＥＴ  Ｔ１２がＯＮする。ＮＭＯＳＦＥＴ  Ｔ１２がＯＮすると、容量Ｃ１２はＮＭＯＳＦＥＴ  Ｔ１２を介して急速に放電され、こうして無信号時のボトム検出値Ｖｂ  ＝Ｖｉ  ≒１．５Ｖに保持される。
【０００６】
次に、入力信号が有ると、例えばＶｉ  ≒０．５Ｖに低下する。この場合に、ピーク検出回路１１においては、Ｖｐ  ＞Ｖｉ  によりオペアンプＡ１１はＨＩＧＨレベルを出力し、これによりＰＭＯＳＦＥＴ  Ｔ１１はＯＦＦしている。従って、ピーク検出値Ｖｐ  ≒１．５Ｖに保持される。一方、ボトム検出回路１２においては、Ｖｂ  ＞Ｖｉ  によりオペアンプＡ１２はＨＩＧＨレベルを出力し、これによりＮＭＯＳＦＥＴ  Ｔ１２がＯＮする。ＮＭＯＳＦＥＴ  Ｔ１２がＯＮすると、容量Ｃ１２はＶｉ  ≒０．５Ｖ（入力信号の振幅）のレベルまで急速に放電され、こうして入力信号のボトム値Ｖｂ  ＝Ｖｉ  ≒０．５Ｖが検出・保持される。
【０００７】
抵抗分圧回路１３は、抵抗値の比較的大きい抵抗Ｒ１３，Ｒ１４（Ｒ１３＝Ｒ１４）の直列回路からなっており、Ｖｐ  とＶｂ  の中間｛（Ｖｐ  ＋Ｖｂ  ）／２｝の閾値信号Ｖｔｈを生成し、これが増幅器Ａ２１の非反転入力（＋）に入力される。
従って、増幅器Ａ２１においては、入力信号Ｖｉ  の振幅が瞬時に変化しても、これ追従して閾値信号Ｖｔｈが変化し、これにより利得補償が瞬時に行われるので、出力信号Ｖｏ  の振幅が一定に保たれる。
【０００８】
図２２（Ｂ）にその動作タイミングチャートを示す。
この種の増幅回路では、各構成回路が設計通りに動作している場合は、図示の如く入力信号Ｖｉ  の振幅の１／２に閾値信号Ｖｔｈが自動設定され、増幅器Ａ２１の出力には所望のパルス幅の出力信号Ｖｏ  が得られる。
【０００９】
【発明が解決しようとする課題】
しかし、現実には製造プロセスのバラツキや、温度、電源電圧の変動等が存在し、これにより増幅器Ａ２１や、オペアンプＡ１１，Ａ１２等には様々な入力オフセットが生じ得る。
例えばオペアンプＡ１１，Ａ１２等に入力オフセットが生じると、結果としてピーク検出値Ｖｐ  及び又はボトム検出値Ｖｂ  に検出誤差が生じ、その閾値Ｖｔｈは所望の中間値から大幅にずれてしまう。
【００１０】
図２２（Ｂ）において、例えば無信号時における閾値ＶｔｈがＶｔｈ´の側にずれると、増幅器Ａ２１の入力にオフセット電圧ＶＯＦＳ  が形成される。その結果、増幅器Ａ２１の出力信号Ｖｏ  は無信号時でも所望のＤＣレベル（例えば０Ｖ）とはならない。しかも、この状態で入力信号Ｖｉ  に雑音等が載ると、これが増幅されて出力されてしまう等、後段の処理回路に様々な悪影響を与える。
【００１１】
また、受信信号の入力により入力信号Ｖｉ  がＬＯＷレベルになっても、閾値信号Ｖｔｈ´は、入力信号Ｖｉ  の振幅の中央には無いため、結果として出力信号Ｖｏ  のパルス幅が太ってしまう。パルス幅が太ると、後段の処理回路ではクロックタイミングの正確な抽出が困難となり、またデータ信号のアイパターンも劣化することから、符号誤りを起こし易いという問題がある。特に、無信号期間も含めて受信データが小振幅のシステムの場合は、利得を増すことにより雑音の影響が顕著に現れるため、符号誤りを起こし易くなる。以上の事は、無信号時における閾値ＶｔｈがＶｔｈ´と反対側にずれた場合も同様に考えられる。
【００１２】
また、仮にピーク検出値Ｖｐ  及びボトム検出値Ｖｂ  に検出誤差がなくても、増幅器Ａ２１そのものが入力オフセット±ＶＯＦＳ  を有する場合がある。この場合も、上記同様にして後段の処理回路に悪影響を与える。
更にまた、一般に電源やグランドからの雑音の影響は、受信データの大小に関わらず現れるため、特に受信データが小振幅の場合は、プリアンプ等の雑音の影響と重畳されて、この増幅回路に効いてくる。この場合に、従来のようにシステム的な雑音対策がなされず、例えばＡＴＣ１０がグランド雑音の影響を受け易く、かつ増幅器Ａ２１が電源変動や電源雑音の影響を受け易い回路構成であると、雑音の影響がもろに効いてきて後段の処理回路に悪影響を与える。
【００１３】
更にまた、この種の光通信システムでは、システム上の反射光等が、本来無信号であるべきバースト信号の間の区間で受信される場合がある。この場合も、反射光や雑音の影響により、何らかの出力信号ＶＯ  が出力され、後段の処理回路に様々な悪影響を与える。
本発明の目的は、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供することにある。
【００３１】
【課題を解決するための手段】
上記の課題は例えば図１又は図１５の構成により解決される。即ち、本発明（１）の増幅回路は、バースト信号を含む入力信号Ｖi のピーク値とボトム値とを検出保持し、これらの中間の閾値Ｖthを生成する自動閾値設定回路１０と、この閾値Ｖthを中心に前記入力信号Ｖi を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０とを備える増幅回路において、自動閾値設定回路１０の検出ピーク値Ｖp 又は検出ボトム値Ｖb と所定の基準レベルとを比較する比較回路５１と、前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路２０の出力信号を所定の信号レベルでマスクするクランプ回路Ｔ５５とを備えるものである。
【００３２】
ところで、一般にこの種の増幅回路では、無信号時の検出ピーク値Ｖｐ  ，検出ボトム値Ｖｂ  は無信号時の入力信号Ｖｉ  のレベルに復帰して（又はリセットされて）いる。従って、閾値信号Ｖｔｈ≒Ｖｉ  により、振幅制限増幅回路２０は無信号時の入力信号Ｖｉ  に対して所定の利得を有する。係る状態では、入力信号が無いにも係わらず、入力の雑音や不要な反射光信号等が増幅されるために、振幅制限増幅回路２０の出力にパルス信号が出力され、後段の回路に悪影響を及ぼす。
【００３３】
本発明（１）によれば、例えば比較回路ＣＭＰ５１は検出ボトム値Ｖb と所定の基準レベルＶC とを比較するので、入力の無信号時にはＶi ≒Ｖb ＞ＶC の関係となり、これによりクランプ回路Ｔ５５は振幅制限増幅回路２０の出力を所定の信号レベル（ＧＮＤ又は無信号時の出力レベル）でマスク（クランプ）する。従って、後段の回路に悪影響を及ぼさない。また、受信バースト信号が入力した時は、速やかにＶb ＜ＶC となるので、出力信号のクランプ状態も速やかに開放される。従って、以後は適正なデータパルス信号が出力される。
【００３４】
好ましくは、本発明（２）においては、上記本発明（１）において、例えば図１７に示す如く、所定の基準レベルＶＣ  は、振幅制限増幅回路２０の増幅トランジスタＴ２１と同一特性を有するレプリカトランジスタＴ５１で構成した定電流源回路と、該定電流源回路の定電流Ｉ１  （必要ならＩ１  をカレントミラーしたＩ２  ）に基づき駆動される抵抗Ｒ５２とにより生成される。
【００３５】
本発明（２）によれば、レプリカトランジスタＴ５１は増幅トランジスタＴ２１と同一特性（利得，しきい値電圧ＶＴＨ，温度特性等）を有するので、製造プロセスのバラツキ、温度や電源の変動等によらず、増幅トランジスタＴ２１の特性に対応した基準レベルＶＣ  を自動生成できる。
なお、入力信号Ｖｉ  が正論理の場合は上記検出ボトム値Ｖｂ  に代えて検出ピーク値Ｖｐ  が使用される。
【００３６】
また本発明（３）の増幅回路は、上記前提となる増幅回路において、例えば図１６に示す如く、自動閾値設定回路１０の検出ピーク値Ｖp 又は検出ボトム値Ｖb と、検出ボトム値Ｖb 又は検出ピーク値Ｖp をレベルシフトした値ＶC とを比較する比較回路ＣＭＰ５１と、前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力を所定の信号レベルでマスクするクランプ回路Ｔ５５とを備えるものである。
【００３７】
本発明（３）は、入力信号Ｖｉ  の振幅（Ｖｐ  −Ｖｂ  ）を検出しており、別途に独立した基準レベルＶＣ  を生成する必要が無いので、回路構成が簡単であると共に、調整の必要もなく、出力信号Ｖｏ  のクランプ必要有無の判定を安定に行える。
好ましくは、本発明（４）においては、上記本発明（３）において、例えば図１８に示す如く、レベルシフト量は、振幅制限増幅回路２０の増幅トランジスタ２１と同一特性を有するレプリカトランジスタＴ５１で構成した定電流源回路と、該定電流源回路の定電流Ｉ１  （必要ならカラントミラーされたＩ２  ）に基づき駆動される抵抗５４とにより生成される。
【００３８】
また好ましくは、本発明（５）においては、上記本発明（１）〜（３）又は（４）において、例えば図１９に示す如く、自動閾値設定回路１０の検出ピーク値Ｖｐ  及び検出ボトム値Ｖｂ  はリセット信号ＲＳＴの入力によりその時点の入力信号Ｖｉ  の信号レベルに初期化される。
従って、バースト受信後、自動閾値設定回路１０を速やかにリセットすることで、バースト受信直後より後段の回路に雑音パルスが出力されるのを有効に防止できる。
【００３９】
また好ましくは、本発明（６）においては、上記本発明（１）〜（４）又は（５）において、例えば図２０に示す如く、無信号時の振幅制限増幅回路２０の出力Ｖｏ  ´に基づき、該出力Ｖｏ  ´の信号レベルが所定となるように振幅制限増幅回路に帰還を掛けるオフセット補償回路３０を備える。
従って、クランプ機能と、オフセット補償機能とにより、増幅回路の動作信頼性は格段に向上する。
【００４１】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
図２は実施の形態による増幅回路を説明する図（１）で、増幅器Ａ２１（即ち、振幅制限増幅回路２０）の信号入力側にオフセット補償のための帰還を掛ける場合示している。
【００４２】
図において、１０はバースト信号を含む入力信号Ｖｉ  のピーク値Ｖｐ  とボトム値Ｖｂ  とを検出・保持すると共に、これらの中間の閾値Ｖｔｈを生成する自動閾値設定回路（ＡＴＣ）、２０はこの閾値Ｖｔｈを中心に入力信号Ｖｉ  を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０（以下、増幅器Ａ２１とも言う）、３０は振幅制限増幅回路２０の入力オフセットを補償するためのオフセット補償回路である。
【００４３】
なお、ＡＴＣ１０と、振幅制限増幅回路２０とについては図２２の従来のものと同様で良い。但し、ＡＴＣ１０については、以下の各実施の形態を通して、ピーク，ボトム検出値Ｖｐ  ，Ｖｂ  の強制リセット機能無しのものと、強制リセット機能有りのものとが考えられる。
図２は基本的には強制リセット機能無しの回路構成を示している。強制リセット機能有りの場合は、例えば図示の抵抗Ｒ１１，Ｒ１２に代えて、外部のリセット信号ＲＳＴによりＯＮ／ＯＦＦするようなスイッチ回路（不図示）を設ける。更には、容量Ｃ１１，Ｃ１２と分圧抵抗Ｒ１３，Ｒ１４との間に夫々高入力インピーダンスのソースフォロワ回路（不図示）を介在させても良い。この場合の容量Ｃ１１，Ｃ１２は、バースト信号受信時におけるリセット信号ＲＳＴ＝０の間は、スイッチ回路ＯＦＦにより、夫々のピーク検出値Ｖｐ  、ボトム検出値Ｖｂ  を安定に保持するが、バースト信号非受信時（無信号時）にリセット信号ＲＳＴ＝１になると、スイッチ回路ＯＮにより、その時点の無入力信号Ｖｉ  の値に高速にリセットされる。
【００４４】
オフセット補償回路３０は、所定の基準電圧Ｖｒｅｆ  を生成する定電圧源回路と、基準電圧Ｖｒｅｆ  と増幅器Ａ２１の出力信号Ｖｏ  とを比較する比較回路ＣＭＰ３１と、比較回路ＣＭＰ３１の出力信号Ｖｅ  を所定の時定数で蓄積、保持するローパスフィルタ回路（抵抗Ｒ３１，容量Ｃ３１）と、緩衝増幅器Ｂ３１とを備え、緩衝増幅器Ｂ３１の出力の帰還信号Ｖｆ  を抵抗Ｒ２２を介して増幅器Ａ２１の反転入力（−）に供給している。帰還量は、抵抗Ｒ２１と抵抗Ｒ２２との比で決定される。
【００４５】
以下、増幅回路のオフセット補償動作を説明する。
入力の無信号時において、十分な時間が経過（又は適当なタイミングにリセット信号ＲＳＴ＝１が入力）すると、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ´＝Ｖｔｈとなり、出力信号Ｖｏ  の振幅は０Ｖとなる。この時の出力信号Ｖｏ  のＤＣレベルをＶｏ  とすると、基準電圧Ｖｒｅｆ  は、Ｖｒｅｆ  ＝Ｖｏ  に選ばれる。更に、この場合のＣＭＰ３１の出力Ｖｅ  ＝Ｖｅ０とすると、これを蓄積・保持した帰還信号Ｖｆ  ＝Ｖｉ  （無信号時）となるように設定されており、よって増幅器Ａ２１に負帰還は掛からない。
【００４６】
また、増幅器Ａ２１の入力にＶｉ  ´＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力では入力無信号にも係わらずＶｏ  ＞Ｖｒｅｆ  の関係となり、ＣＭＰ３１の出力Ｖｅ  はＨＩＧＨレベルになる。これにより抵抗Ｒ３１を介して容量Ｃ３１が充電され、帰還信号Ｖｆ  は時定数τ＝Ｃ３１×Ｒ３１で上昇する。これにより入力信号Ｖｉ  ´のＤＣバイアスが押し上げられ、最終的にはＶｉ  ´＝Ｖｔｈ、即ち、Ｖｏ  ＝Ｖｒｅｆ  の動作状態に落ちつく。
【００４７】
また、増幅器Ａ２１の入力にＶｉ  ´＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力では入力無信号にも係わらずＶｏ  ＜Ｖｒｅｆ  の関係となり、ＣＭＰ３１の出力Ｖｅ  はＬＯＷレベルになる。これにより抵抗Ｒ３１を介して容量Ｃ３１が放電され、帰還信号Ｖｆ  は時定数τ＝Ｃ３１×Ｒ３１で下降する。これにより入力信号Ｖｉ  ´のＤＣバイアスが引き下げげられ、最終的にはＶｉ  ´＝Ｖｔｈ、即ち、Ｖｏ  ＝Ｖｒｅｆ  の動作状態に落ちつく。
【００４８】
このように、上記何れの場合も、入力の無信号時における出力信号Ｖｏ  のＤＣレベルは所望のＶｒｅｆ  となる。
次に入力信号Ｖｉ  が入力すると、これに追従してＡＴＣ１０が生成した閾値信号Ｖｔｈのレベルは、上記オフセット補償により、入力信号Ｖｉ  ´の信号振幅の丁度中間にある。その結果、増幅器Ａ２１は、この閾値Ｖｔｈを中心にして入力信号Ｖｉ  ´を線形領域で増幅し、所定振幅の出力信号Ｖｏ  を出力する。従って、出力信号Ｖｏ  のＤＣレベル及び出力のパルス幅変動が有効に抑制され、符号誤りを起こし難い。
【００４９】
なお、このようなオフセット補償はシステムの立ち上げ時に安定状態に達すればよく、かつ他に帰還回路も存在しないので、帰還ループの時定数τの選択には自由度があり、増幅回路が不安定になることを十分に回避できる。
図３は実施の形態による増幅回路を説明する図（２）で、上記図２の増幅器Ａ２１が平衡型の出力信号Ｖｏ  ，／Ｖｏ  （但し、記号／は反転を示す）を出力する場合を示している。
【００５０】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ´＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝／Ｖｏ  となる。この場合は帰還信号Ｖｆ  ＝Ｖｉ  ´となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶｉ  ´＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は上昇する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが押し上げられ、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
【００５１】
また、増幅器Ａ２１の入力にＶｉ  ´＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は下降する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが引き下げられ、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
この例では、ＣＭＰ３１は平衡型の出力信号Ｖｏ  ，／Ｖｏ  を比較するので、上記図２の場合に比べて入力オフセットの検出感度が高い。また、所定の基準電圧Ｖｒｅｆ  を生成する必要が無いので、回路を無調整に構成できる。
【００５２】
図４は実施の形態による増幅回路を説明する図（３）で、増幅器Ａ２１の閾値入力側にオフセット補償の帰還を掛ける場合を場合を示している。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝Ｖｒｅｆ  となる。この場合は帰還信号Ｖｆ  ＝Ｖｉ  となり、増幅器Ａ２１に負帰還は掛からない。
【００５３】
また、増幅器Ａ２１の入力にＶｉ  ＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞Ｖｒｅｆ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は下降する。その結果、閾値信号ＶｔｈのＤＣバイアスが引き下げられ、最終的にはＶｉ  ＝Ｖｔｈのバイアス状態に落ちつく。
また、増幅器Ａ２１の入力にＶｉ  ＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜Ｖｒｅｆ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は上昇する。その結果、閾値信号ＶｔｈのＤＣバイアスが押し上げられ、最終的にはＶｉ  ＝Ｖｔｈのバイアス状態に落ちつく。
【００５４】
この例では、オフセット補償回路３０の帰還信号Ｖｆ  を増幅器Ａ２１の閾値入力側に帰還するので、上記図２又は図３に示したように、入力信号Ｖｉ  のラインに補償量調整のための抵抗Ｒ２１を介在させる必要が無い。従って、入力信号Ｖｉ  の利得低下が生じない。
図５は実施の形態による増幅回路を説明する図（４）で、上記図４の増幅器Ａ２１が平衡型の出力信号Ｖｏ  ，／Ｖｏ  を出力する場合を示している。
【００５５】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝／Ｖｏ  となる。この場合は帰還信号Ｖｆ  ＝Ｖｉ  となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶｉ  ＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は下降する。その結果、閾値信号ＶｔｈのＤＣバイアスが引き下げられ、最終的にはＶｉ  ＝Ｖｔｈのバイアス状態に落ちつく。
【００５６】
また、増幅器Ａ２１の入力にＶｉ  ＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は上昇する。その結果、閾値信号ＶｔｈのＤＣバイアスが押し上げられ、最終的にはＶｉ  ＝Ｖｔｈのバイアス状態に落ちつく。
この例では、回路を無調整に構成できると共に、入力オフセットの検出感度が高い。
【００５７】
図６は実施の形態による増幅回路を説明する図（５）で、オフセット補償回路の比較回路ＣＭＰ３１が平衡型の出力信号Ｖｅ  ，／Ｖｅ  を出力する場合を示している。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ´＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝Ｖｒｅｆ  となる。この場合は、帰還信号Ｖｆ  ＝／Ｖｆ  ＝Ｖｉ  ´となり、増幅器Ａ２１に負帰還は掛からない。
【００５８】
また、増幅器Ａ２１の入力にＶｉ  ´＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞Ｖｒｅｆ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は上昇し、かつ帰還信号／Ｖｆ  は下降する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが押し上げられ、かつ閾値信号ＶｔｈのＤＣバイアスは引き下げられる。こうして、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
【００５９】
また、増幅器Ａ２１の入力にＶｉ  ´＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜Ｖｒｅｆ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は下降し、かつ帰還信号／Ｖｆ  は上昇する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが引き下げられ、かつ閾値信号ＶｔｈのＤＣバイアスが押し上げられる。こうして、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
【００６０】
この例では、入力信号Ｖｉ  ´及び閾値信号Ｖｔｈに夫々負帰還を掛けるので、各帰還信号Ｖｆ  ，／Ｖｆ  のダイナミックレンジを小さく出来ると共に、帰還制御の応答が速い。
図７は実施の形態による増幅回路を説明する図（６）で、上記図６の増幅器Ａ２１が平衡型の出力信号Ｖｏ  ，／Ｖｏ  を出力する場合を示している。
【００６１】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ´＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝／Ｖｏ  となる。この場合は、帰還信号Ｖｆ  ＝／Ｖｆ  ＝Ｖｉ  ´となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶｉ  ´＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は上昇し、かつ帰還信号／Ｖｆ  は下降する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが押し上げられ、かつ閾値信号ＶｔｈのＤＣバイアスは引き下げられる。こうして、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
【００６２】
また、増幅器Ａ２１の入力にＶｉ  ´＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜／Ｖｏ  となり、オフセット補償回路３０の帰還信号Ｖｆ  は下降し、かつ帰還信号／Ｖｆ  は上昇する。その結果、入力信号Ｖｉ  ´のＤＣバイアスが引き下げられ、かつ閾値信号ＶｔｈのＤＣバイアスが押し上げられる。こうして、最終的にはＶｉ  ´＝Ｖｔｈのバイアス状態に落ちつく。
【００６３】
この例では、ＣＭＰ３１は平衡型の出力信号Ｖｏ  ，／Ｖｏ  を比較するので、上記図６の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図８は実施の形態による増幅回路を説明する図（７）で、オフセット補償用の帰還電流Ｉｆ  ，／Ｉｆ  を振幅制限増幅回路２０（増幅器Ａ２１）の出力段に帰還する場合を示している。
【００６４】
増幅器Ａ２１において、ＮＭＯＳＦＥＴ  Ｔ２１，Ｔ２２は差動対を成しており、共通のソース側には定電流源ＣＣＳが、また各ドレイン側には夫々負荷抵抗Ｒ２１，Ｒ２２（但し、Ｒ２１＝Ｒ２２）が接続している。係る構成で、ＮＭＯＳＦＥＴ  Ｔ２１のゲートには入力信号Ｖｉ  を加え、かつＮＭＯＳＦＥＴ  Ｔ２２のゲートには閾値信号Ｖｔｈを加える。
【００６５】
また、この例の緩衝増幅器Ｂ３３の出力段は例えばＰＭＯＳＦＥＴ  等による可変定電流源（不図示）となっており、入力の帰還信号Ｖｆ  ，／Ｖｆ  に応じた各定電流Ｉｆ  ，／Ｉｆ  をＮＭＯＳＦＥＴ  Ｔ２１，Ｔ２２の各ドレイン側に流し込む。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝／Ｖｏ  ＝Ｖｒｅｆ  となる。この場合は、帰還信号Ｖｆ  ＝／Ｖｆ  となり、よって帰還電流Ｉｆ  ＝／Ｉｆ  となる。従って、増幅器Ａ２１の出力段に負帰還は掛からない。
【００６６】
また、増幅器Ａ２１の入力にＶｉ  ＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞／Ｖｏ  となり、またオフセット補償回路３０の入力ではＶｏ  ＞Ｖｒｅｆ  となる。これにより帰還信号Ｖｆ  は上昇し、かつ帰還信号／Ｖｆ  は下降する。また、これにより帰還電流Ｉｆ  は減少し、かつ帰還電流／Ｉｆ  は増大する。その結果、出力信号Ｖｏ  の動作点電圧が引き下げられ、かつ出力信号／Ｖｏ  の動作点電圧は押し上げられる。こうして、最終的にはＶｏ  ＝／Ｖｏ  ＝Ｖｒｅｆ  の動作点電圧の状態に落ちつく。
【００６７】
また、増幅器Ａ２１の入力にＶｉ  ＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜／Ｖｏ  となり、またオフセット補償回路３０の入力ではＶｏ  ＜Ｖｒｅｆ  となる。これにより帰還信号Ｖｆ  は下降し、かつ帰還信号／Ｖｆ  は上昇する。また、これにより帰還電流Ｉｆ  は増大し、かつ帰還電流／Ｉｆ  は減少する。その結果、出力信号Ｖｏ  の動作点電圧が押し上げげられ、かつ出力信号／Ｖｏ  の動作点電圧は引き下げられる。こうして、最終的にはＶｏ  ＝／Ｖｏ  ＝Ｖｒｅｆ  の動作点電圧の状態に落ちつく。
【００６８】
この例では、帰還電流Ｉｆ  ，／Ｉｆ  の各ダイナミックレンジを大きく取れるので、雑音等による影響を十分に抑制した、高精度の負帰還制御を行える。
なお、緩衝増幅器Ｂ３３の出力段をＮＭＯＳＦＥＴ  等による可変定電流源となし、入力の帰還信号Ｖｆ  ，／Ｖｆ  に応じた各定電流Ｉｆ  ，／Ｉｆ  を抵抗Ｒ２１，Ｒ２２から吸い込むように構成しても良い。
【００６９】
また、上記の帰還電流Ｉｆ  ，／Ｉｆ  による負帰還制御に代えて、帰還電圧Ｖｆ  ，／Ｖｆ  による負帰還制御を増幅器Ａ２１の出力段に掛けるように構成しても良い。
図９は実施の形態による増幅回路を説明する図（８）で、上記図８の増幅器Ａ２１が平衡型の出力信号Ｖｏ  ，／Ｖｏ  を出力する場合を示している。
【００７０】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖｉ  ＝Ｖｔｈとなり、増幅器Ａ２１の出力ではＶｏ  ＝／Ｖｏ  となる。この場合は帰還電流Ｉｆ  ＝／Ｉｆ  となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶｉ  ＜Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＞／Ｖｏ  となり、これによりオフセット補償回路３０の帰還電流Ｉｆ  は減少し、かつ帰還電流／Ｉｆ  は増大する。その結果、出力信号Ｖｏ  の動作点電圧は引き下げられ、かつ出力信号／Ｖｏ  の動作点電圧は押し上げられる。こうして、最終的にはＶｏ  ＝／Ｖｏ  の動作点電圧の状態に落ちつく。
【００７１】
また、増幅器Ａ２１の入力にＶｉ  ＞Ｖｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶｏ  ＜／Ｖｏ  となり、これによりオフセット補償回路３０の帰還電流Ｉｆ  は増大し、かつ帰還電流／Ｉｆ  は減少する。その結果、出力信号Ｖｏ  の動作点電圧が押し上げられ、かつ出力信号／Ｖｏ  の動作点電圧は引き下げられる。こうして、最終的にはＶｏ  ＝／Ｖｏ  の動作点電圧の状態に落ちつく。
【００７２】
この例では、ＣＭＰ３１は平衡型の出力信号Ｖｏ  ，／Ｖｏ  を比較するので、上記図８の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図１０は実施の形態による増幅回路を説明する図（９）で、上記のオフセット補償制御の有／無を外部制御できる場合を示している。
【００７３】
オフセット補償回路３０において、例えば比較器ＣＭＰ３１の出力と抵抗Ｒ３１との間にスイッチ回路ＳＷ３１を直列に挿入する。このスイッチ回路ＳＷ３１は、バースト信号の非受信時におけるリセット信号ＲＳＴ＝１によりＯＮし、上記のオフセット補償を行う。このバースト信号の非受信時においては、出力信号Ｖ０  の平均レベルに影響を与えるようなデータ信号の入力が無いので、無信号時の直流レベルＶｏ  に基づくオフセット補償制御を正確かつ安定に行える。
【００７４】
一方、バースト信号の受信時には、リセット信号ＲＳＴ＝０によりスイッチ回路ＳＷ３１をＯＦＦし、帰還ループを切断する。従って、この区間のオフセット補償信号Ｖｆ  は更新されない。即ち、出力信号Ｖ０  の平均レベルに影響を与えるようなデータ信号の入力による影響を受けない。またこの区間では、事前に生成されたオフセット補償信号Ｖｆ  が維持されるので、増幅器Ａ２１はオフセット無しの状態下で安定に動作する。
【００７５】
図１１は実施の形態による増幅回路を説明する図（１０）で、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路の構成を示している。
ＡＴＣ１０において、オペアンプＡ１１，Ａ１２をグランド基準（出力段が共通のグランド雑音の影響を直接的に受ける回路構成）で構成すると共に、容量Ｃ１１，Ｃ１２の各基準側を夫々共通のＧＮＤ側に接続する。また増幅器Ａ２１も、図示の如くグランド基準で構成すると共に、出力信号Ｖｏ  をＰＭＯＳＦＥＴ  Ｔ２１のドレイン側（即ち、共通のＧＮＤに接続された負荷抵抗Ｒ２１の反対側）より取り出す。
【００７６】
また、オフセット補償回路３０を備える場合は、オフセット補償回路３０においても、ＣＭＰ３１，緩衝増幅器Ｂ３１，Ｖｒｅｆ  等を夫々グランド基準で構成すると共に、容量Ｃ３１の基準側を共通のＧＮＤに接続する。
係る回路構成では、各回路は元々電源変動や電源雑音の影響を受け難い。一方、今、もし無信号時の共通のグランドＧＮＤに負の雑音が載ったとすると、入力信号Ｖｉ  （Ｖｉ  ´）及び閾値信号Ｖｔｈは夫々グランド雑音の影響を直接に受ける。差動対をなす増幅器Ａ２１は、入力Ｖｉ  ´，Ｖｔｈの同相成分を増幅しないことにより、その出力信号Ｖ０  の振幅は０Ｖであるが、入力Ｖｉ  ´，Ｖｔｈの低下によりＰＭＯＳＦＥＴ  Ｔ２１，Ｔ２２の各ドレイン電流が僅かに増すと、出力信号Ｖ０  のレベルが僅かに上昇する。しかし、負荷抵抗Ｒ２１のグランドレベルも負の雑音により僅かに低下するので、結果として出力信号Ｖ０  のレベル変動は抑制される。即ち、グランド雑音の影響は同相で相殺される。共通のグランドＧＮＤに正の雑音が載った場合も同様である。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【００７７】
図１２は実施の形態による増幅回路を説明する図（１１）で、グランド雑音並びに電源変動や電源雑音の影響を受け難い他の増幅回路の構成を示している。
ＡＴＣ１０において、オペアンプＡ１１，Ａ１２を電源基準（出力段が共通の電源変動や電源雑音の影響を直接的に受ける回路構成）で構成すると共に、容量Ｃ１１，Ｃ１２の各基準側を夫々共通の電源ＶＤＤ側に接続する。また増幅器Ａ２１も、図示の如く電源基準で構成すると共に、出力信号Ｖｏ  をＮＭＯＳＦＥＴ  Ｔ２１のドレイン側（即ち、共通の電源ＶＤＤに接続された負荷抵抗Ｒ２１の反対側）より取り出す。
【００７８】
また、オフセット補償回路３０を備える場合は、オフセット補償回路３０においても、ＣＭＰ３１，緩衝増幅器Ｂ３１，Ｖｒｅｆ  等を夫々電源基準で構成すると共に、容量Ｃ３１の基準側を共通の電源ＶＤＤに接続する。
係る回路構成では、各回路は元々グランド雑音の影響を受け難い。一方、共通の電源変動や電源雑音による影響は、上記と同様にして同相で相殺される。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【００７９】
図１３は実施の形態による増幅回路を説明する図（１２）で、実施の形態による増幅回路を光電変換回路をなすトランスインピーダンス形のプリアンプに接続した場合を示している。
フォトダイオードＰＤに光信号が入力し、光電流Ｉｉｎが流れると、プリアンプＰＡの出力信号△Ｖｏｕｔ  ＝Ｉｉｎ×ＲＦ  となる。しかし、光電流Ｉｉｎが流れない時（無信号時）におけるプリアンプＰＡの出力ＤＣレベルが、増幅回路（ＡＴＣ１０，増幅器Ａ２１等）の入力のダイナミックレンジと必ずしも一致しているとは限らない。そこで、本実施の形態では、プリアンプＰＡの出力と増幅回路の入力とをカップリングコンデンサＣＣ  により接続すると共に、バイアス回路４０を設けて、増幅回路１０，２０の入力に適当なＤＣバイアスＶＢ  を加えている。このバイアス電圧ＶＢ  は、所定の固定電圧ＶＥ  と抵抗Ｒ４１，Ｒ４２の抵抗比とで決定される。
【００８０】
更に、バイアス回路４０において、好ましくは、オペアンプＡ４１，固定電圧ＶＥ  をグランド基準で構成すると共に、帰還用抵抗Ｒ４１，Ｒ４２の回路を共通のグランドＧＮＤに接続する。またＡＴＣ１０においても、オペアンプＡ１１，Ａ１２を夫々グランド基準で構成すると共に、容量Ｃ１１，Ｃ１２の基準側を共通のグランドＧＮＤに接続する。更にまた、増幅器Ａ２１も図１１に示した如くグランド基準で構成すると共に、その出力信号Ｖｏ  をＰＭＯＳＦＥＴ  Ｔ２１のドレインより取り出す。更にまた、好ましくは、オフセット補償回路３０において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定電圧生成回路Ｖｒｅｆ  をグランド基準で構成すると共に、容量Ｃ３１の基準側を共通のグランドＧＮＤに接続する。
【００８１】
係る回路構成では、バイアス電圧ＶＢ  ，閾値信号Ｖｔｈ及び出力信号Ｖｏ  、更には帰還信号Ｖｆ  は、元々電源変動や電源雑音の影響を受け難い。一方、グランド雑音の影響は同相で相殺される。
なお、入力信号Ｖｉ  がバースト信号の場合は、入力信号の直流レベルが変動することがあり得るが、この変動が回路の最小受信電力の信号振幅の数パーセント程度以内の場合は、出力波形に与える影響は少ない。そこで、この条件を満足するようにカップリングコンデンサＣＣ  の容量値を選択する。
【００８２】
このように、本実施の形態によれば、増幅器Ａ２１とＡＴＣ１０の入力ダイナミックレンジに対して最適な動作が可能となると共に、電源変動や電源雑音の影響とグランド雑音の影響とが増幅器Ａ２１の出力に現れないため、符号誤りを起こし難い。
図１４は実施の形態による増幅回路を説明する図（１３）で、上記図１３の回路を電源基準で構成した場合を示している。
【００８３】
バイアス回路４０において、オペアンプＡ４１，固定電圧ＶＥ  を電源基準で構成すると共に、帰還用抵抗Ｒ４１，Ｒ４２の回路を共通の電源ＶＤＤ側に接続する。またＡＴＣ１０においても、オペアンプＡ１１，Ａ１２を電源基準で構成すると共に、容量Ｃ１１，Ｃ１２の基準側を共通の電源ＶＤＤに接続する。更にまた、増幅器Ａ２１も図１２に示した如く電源基準で構成すると共に、その出力信号Ｖｏ  をＮＭＯＳＦＥＴ  Ｔ２１のドレインより取り出す。更にまた、好ましくは、オフセット補償回路３０において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定電圧生成回路Ｖｒｅｆ  を電源基準で構成すると共に、容量Ｃ３１の基準側を共通の電源ＶＤＤに接続する。
【００８４】
係る回路構成では、バイアス電圧ＶＢ  ，閾値信号Ｖｔｈ及び出力信号Ｖｏ  、更には帰還信号Ｖｆ  は、元々グランド雑音の影響を受け難い。一方、電源変動や電源雑音の影響は同相で相殺される。
図１５は実施の形態による増幅回路を説明する図（１４）で、入力の無信号時における増幅器Ａ２１の出力信号Ｖｏ  をクランプする場合を示している。
【００８５】
なお、図１５（ａ）に増幅回路の動作タイミングチャートを示す。
クランプ回路５０において、比較器ＣＭＰ５１は、ＡＴＣ１０のボトム検出値Ｖｂ  と自己の所定の定電圧ＶＣ  とを比較している。このボトム検出値Ｖｂ  は、上記図２に示した如く、バースト信号の非受信区間においては抵抗Ｒ１２により充電され、略Ｖｉ  ≒Ｖｂ  の状態に戻っている。但し、無入力信号時の入力信号Ｖｉ  には、図１５（ａ）に示す如く、所定レベル以下の反射光等による光信号や雑音信号等が重畳しているので、そのボトム検出値Ｖｂ  は入力信号Ｖｉ  のＤＣレベルよりもその分だけ低い。
【００８６】
上記所定の定電圧ＶＣ  は、この雑音信号等を考慮したボトム検出値Ｖｂ  の最小値よりも僅かに低く設定されている。その結果、入力の無信号時においては、Ｖｂ  ＞ＶＣ  の関係となり、ＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ  ´をＧＮＤレベル（又は、無信号時のＶｏ  ´の所望の電源レベル）にクランプする。従って、バースト信号の非受信区間における緩衝増幅器Ｂ２１の出力ＶＯ  のＤＣレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【００８７】
次に、バースト信号の受信区間となり、入力信号Ｖｉ  が入力すると、ボトム検出値Ｖｂ  は該信号Ｖｉ  のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにＶｂ  ＜ＶＣ  の関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ  ´をクランプ状態から開放する。これにより、緩衝増幅器Ｂ２１の出力にはデータ信号の適正な信号パルスＶｏ  が得られる。
【００８８】
図１６は実施の形態による増幅回路を説明する図（１５）で、上記図１５におけるクランプ回路５０の他の例を示している。
クランプ回路５０において、比較器ＣＭＰ５１は、ＡＴＣ１０のピーク検出値Ｖｐ  と、ＡＴＣ１０のボトム検出値Ｖｂ  を自己の定電流源ＣＣＳの定電流と抵抗Ｒ５１とによりレベルシフトした信号ＶＣ  とを比較している。
【００８９】
ピーク検出値Ｖｐ  は、上記図２に示した如く、バースト信号の非受信区間においては抵抗Ｒ１１により放電され、略Ｖｉ  ≒Ｖｐ  の状態に戻っている。但し、無入力信号時の入力信号Ｖｉ  には所定レベル以下の反射光等による光信号や雑音信号が重畳しているので、そのピーク検出値Ｖｐ  は入力信号Ｖｉ  のＤＣレベルよりもその分だけ高い。一方、ボトム検出値Ｖｂ  は、上記と同様にして入力信号Ｖｉ  のＤＣレベルよりも雑音等の成分による分だけ低い。
【００９０】
上記レベルシフトされた信号ＶＣ  は、この状態で、ＶＣ  ＞Ｖｐ  の関係となるように設定されている。その結果、入力の無信号時においては、ＶＣ  ＞Ｖｐ  の関係によりＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ  ´をＧＮＤレベル（又は、無信号時のＶｏ  ´の所望の電源レベル）にクランプする。従って、バースト信号の非受信区間における緩衝増幅器Ｂ２１の出力ＶＯ  のＤＣレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【００９１】
次に、バースト信号の受信区間となり、入力信号Ｖｉ  が入力すると、そのピーク検出値Ｖｐ  については大きな変化は無いが、ボトム検出値Ｖｂ  の方は該信号Ｖｉ  のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにＶＣ  ＜Ｖｐ  の関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ  ´をクランプ状態から開放する。これにより、緩衝増幅器Ｂ２１の出力にはデータ信号の適正な信号パルスＶｏ  が得られる。
【００９２】
図１７は実施の形態による増幅回路を説明する図（１６）で、上記図１５におけるクランプ回路５０の他の例を示している。
クランプ回路５０において、増幅器Ａ２１のＮＭＯＳＦＥＴ  Ｔ２１と同様の特性（利得，しきい値電圧ＶＴＨ，温度特性等）を有するＮＭＯＳＦＥＴ  Ｔ５１を設け、該ＮＭＯＳＦＥＴ  Ｔ５１を抵抗Ｒ５１を介して自己バイアスする。更に、ＮＭＯＳＦＥＴ  Ｔ５２を図示の如く接続し、ＮＭＯＳＦＥＴ  Ｔ５１に流れる定電流Ｉ１  をＮＭＯＳＦＥＴ  Ｔ５２にカレントミラーする。この場合に、ＮＭＯＳＦＥＴ  Ｔ５２に流れる電流Ｉ２  には、例えばＩ２  ＝２Ｉ１  の関係が有り、これは、例えばＮＭＯＳＦＥＴ  Ｔ５１，Ｔ５２のチャネル幅Ｗ１  ，Ｗ２  をＷ１  ：Ｗ２  ＝１：２に選ぶことで得られる。この定電流Ｉ２  を可変抵抗Ｒ５２より引き込み、所定の電圧ＶＣ  を生成する。
【００９３】
係る構成では、製造プロセスのバラツキ等の要因でＮＭＯＳＦＥＴ  Ｔ２１の利得やしきい値電圧ＶＴＨ等が変化しても、特性同一によりＮＭＯＳＦＥＴ  Ｔ５１の利得やしきい値電圧ＶＴＨ等も同様に変化する。従って、ＮＭＯＳＦＥＴ  Ｔ２１の特性に応じた基準電圧ＶＣ  を自動生成でき、調整の負担が大幅に緩和される。これは、特性の温度変動に対しても同様のことが成り立つ。
【００９４】
なお、この回路のクランプ制御については図１５の場合と同様に考えられる。図１８は実施の形態による増幅回路を説明する図（１７）で、上記図１７におけるクランプ回路５０の変形例を示している。
クランプ回路５０において、増幅器Ａ２１のＮＭＯＳＦＥＴ  Ｔ２１と同様の特性を有するＮＭＯＳＦＥＴ  Ｔ５１を設け、該ＮＭＯＳＦＥＴ  Ｔ５１を抵抗Ｒ５１を介して自己バイアスする。更に、ＮＭＯＳＦＥＴ  Ｔ５２，ＰＭＯＳＦＥＴ  Ｔ５３，Ｔ５４を図示の如く接続し、ＮＭＯＳＦＥＴ  Ｔ５１に流れる定電流Ｉ１  をＰＭＯＳＦＥＴ  Ｔ５４にカレントミラーする。この場合に、ＰＭＯＳＦＥＴ  Ｔ５４に流れる電流Ｉ２  は、例えばＩ２  ＝２Ｉ１  の関係に有る。この定電流Ｉ２  を抵抗Ｒ５４に流し込み、ボトム検出信号Ｖｂ  をレベルシフトする。
【００９５】
その結果、入力の無信号時においては、ＶＣ  ＞Ｖｐ  の関係により比較器ＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ  ´をＧＮＤレベル等にクランプする。
次に、入力信号Ｖｉ  が入力すると、ボトム検出値Ｖｂ  は信号Ｖｉ  のボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、速やかにＶＣ  ＜Ｖｐ  の関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴ  Ｔ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ  ´をクランプ状態から開放する。
【００９６】
図１９は実施の形態による増幅回路を説明する図（１８）で、上記図１５における自動閾値生成回路１０の変形例を示している。
なお、図１９（ａ）に増幅回路の動作タイミングチャートを示す。
自動閾値生成回路１０において、ここではピーク，ボトム検出回路１１，１２にはリセット信号ＲＳＴが入力しており、バースト信号の受信終了直後のピーク，ボトム検出値Ｖｐ  ，Ｖｂ  は外部のリセット信号ＲＳＴにより速やかにリセットされる。従って、緩衝増幅器Ｂ２１の出力ＶＯ  のＤＣレベルはバースト信号の受信終了直後から一定に保たれ、かつ入力の雑音等による影響も速やかに抑制される。
【００９７】
図２０は実施の形態による増幅回路を説明する図（１９）で、上記図１９の構成にオフセット補償回路を接続した場合を示している。
この場合に、好ましくは、増幅器Ａ２１及びＡＴＣ１０をグランド基準の回路構成とすることで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は増幅器Ａ２１，ＡＴＣ１０に同相で働くのでグランド雑音も除去される。また、オフセット補償回路３０を設けたことにより、増幅器Ａ２１の入力のオフセットが補償され、出力信号Ｖｏ  のパルス幅変動が抑制される。更に、クランプ回路５０を設けたことにより、バースト信号の非受信時における増幅器Ａ２１の出力Ｖｏ  をクランプするので、入力の所定以下の反射光信号や雑音による影響が緩衝増幅器Ｂ２１の出力に現れない。従って、符号誤りを起こし難い。
【００９８】
なお、これらのＡＴＣ１０，増幅器Ａ２１，オフセット補償回路３０及びクランプ回路５０は上記各実施の形態によるものを任意に組み合わせて良いことは明らかである。
図２１は実施の形態による増幅回路を説明する図（２０）で、上記各実施の形態による増幅回路を複数段縦列接続した場合を示している。
【００９９】
上記各実施の形態による増幅回路を基本アンプ１００１  〜１００ｎ  となし、これらを縦列接続することで、入力信号Ｖｉ  を広いダイナミックレンジで増幅できると共に、回路全体として高い利得が得られる。逆に、各増幅段の利得を小さく出来るので、オフセット補償の残差分を小さくできる。一方、このオフセット補償の残差分は、全段を通して、各段における残差分は所定以上には成り得ないので、最終的に高利得かつ低オフセットの増幅回路を安定かつ容易に提供できる。
【０１００】
また、製造プロセスのバラツキ等に起因する閾値電圧や直流利得のバラツキ等を許容することが可能になる。
更には、、各増幅器Ａ２１及び各ＡＴＣ１０等をグランド基準で構成することで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は各増幅器Ａ２１，ＡＴＣ１０に同相で働くのでグランド雑音も除去される。なお、各構成を電源基準で構成しても良い。
【０１０１】
また、各オフセット補償回路３０は、各増幅器Ａ２１の入力のオフセットを夫々に補償するので各出力段のパルス幅変動が抑制される。また、各クランプ回路５０は、バースト信号の非受信時における各増幅器Ａ２１の出力Ｖｏ  をクランプするので、入力の所定以下の反射光や雑音による影響が各緩衝増幅器Ｂ２１の出力に現れない。従って、符号誤りを起こし難い。
【０１０２】
なお、上記各実施の形態では入力信号が負論理の場合を述べたが、入力信号が正論理の場合でも同様に構成できる。
また、上記各実施の形態では光通信への適用例を述べたが、本発明は電気や無線による信号の増幅回路にも適用できる。
また、上記各実施の形態ではＭＯＳＦＥＴを使用した場合を述べたが、本発明は接合型ＦＥＴや接合型トランジスタで実現しても良い。
【０１０３】
また、上記本発明に好適なる複数実施の形態を述べたが、本発明思想を逸脱しない範囲内で、各回路の構成、制御、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【０１０４】
【発明の効果】
以上述べた如く本発明によれば、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供でき、光通信等の信頼性向上に寄与する所が大きい。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施の形態による増幅回路を説明する図（１）である。
【図３】図３は実施の形態による増幅回路を説明する図（２）である。
【図４】図４は実施の形態による増幅回路を説明する図（３）である。
【図５】図５は実施の形態による増幅回路を説明する図（４）である。
【図６】図６は実施の形態による増幅回路を説明する図（５）である。
【図７】図７は実施の形態による増幅回路を説明する図（６）である。
【図８】図８は実施の形態による増幅回路を説明する図（７）である。
【図９】図９は実施の形態による増幅回路を説明する図（８）である。
【図１０】図１０は実施の形態による増幅回路を説明する図（９）である。
【図１１】図１１は実施の形態による増幅回路を説明する図（１０）である。
【図１２】図１２は実施の形態による増幅回路を説明する図（１１）である。
【図１３】図１３は実施の形態による増幅回路を説明する図（１２）である。
【図１４】図１４は実施の形態による増幅回路を説明する図（１３）である。
【図１５】図１５は実施の形態による増幅回路を説明する図（１４）である。
【図１６】図１６は実施の形態による増幅回路を説明する図（１５）である。
【図１７】図１７は実施の形態による増幅回路を説明する図（１６）である。
【図１８】図１８は実施の形態による増幅回路を説明する図（１７）である。
【図１９】図１９は実施の形態による増幅回路を説明する図（１８）である。
【図２０】図２０は実施の形態による増幅回路を説明する図（１９）である。
【図２１】図２１は実施の形態による増幅回路を説明する図（２０）である。
【図２２】図２２は従来技術を説明する図である。
【符号の説明】
１０  自動閾値設定回路
２０  振幅制限増幅回路
３０  オフセット補償回路
４０  バイアス回路
５０  クランプ回路
【図１】
0003551642.tif 000002
【図２】
0003551642.tif 000003
【図３】
0003551642.tif 000004
【図４】
0003551642.tif 000005
【図５】
0003551642.tif 000006
【図６】
0003551642.tif 000007
【図７】
0003551642.tif 000008
【図８】
0003551642.tif 000009
【図９】
0003551642.tif 000010
【図１０】
0003551642.tif 000011
【図１１】
0003551642.tif 000012
【図１２】
0003551642.tif 000013
【図１３】
0003551642.tif 000014
【図１４】
0003551642.tif 000015
【図１５】
0003551642.tif 000016
【図１６】
0003551642.tif 000017
【図１７】
0003551642.tif 000018
【図１８】
0003551642.tif 000019
【図１９】
0003551642.tif 000020
【図２０】
0003551642.tif 000021
【図２１】
0003551642.tif 000022
【図２２】
0003551642.tif 000023