(57)【特許請求の範囲】
【請求項１】
少なくとも第１のスイッチと第２のスイッチを有する構成を成しており、
細分性が高い細分性と低い細分性に異なる違いを有する前記第１のスイッチと前記第２のスイッチであって、
前記第１のスイッチと前記第２のスイッチの両方を接続する終端部があり、この終端部が終端化と多重化と分離化との手段を含み、
前記第１のスイッチからの前記高い細分性の回線を、前記終端化と、前記分離化をして、前記第２のスイッチのために前記低い細分性の回線にすることと、
前記第２のスイッチからの前記低い細分性の回線を、前記第１のスイッチのために前記高い細分性の回線に前記多重化で形成することと、
このスイッチ構成の前記第１と第２のスイッチのいずれかのスイッチのみが、このスイッチ構造の外部との接続を成し、そして、その他のスイッチがこの外部に接続されていないことを特徴とする電気通信スイッチ構造。
【請求項２】
前記第１のスイッチによって操作される回線が仮想コンテナ群（VCs）であり、
前記第２のスイッチによって操作される回線が64kbit/sの回線であり、
前記終端部が多重１次群速度終端装置であり、この終端部が前記第１のVCスイッチから受け取ったVCsの中身を出して、そこからのフレーム同期信号を抽出して、
前記第２の64kbit/sスイッチから前記64kbit/sの回線を受けるのと同じく、前記VCsの回線を、前記64kbit/sスイッチに転送する前に、前記64kbit/sスイッチのタイミングに、整列させて、
前記第１のVCスイッチに前記VCsを送信する前に、第１次群速度フレーミング情報と仮想コンテナのオーバヘッド情報と正当化情報とを加える請求項１の電気通信スイッチ構造。
【請求項３】
前記第１のスイッチによって操作される回線が仮想コンテナ群（VCs）であり、
前記第２のスイッチによって操作される回線が非同期転送モード（ATM）のセルであり、
前記終端部がヘッダー変換ユニットであり、前記終端部は前記第１のVCスイッチから受け取ったVCsの中身を出して、
前記第２のATMスイッチからこのセルを受けると同じように、前記ATMのセルを前記ATMスイッチに転送する前に、このセルを引出して、
前記VCsを前記VCスイッチに転送する前に、VCオーバヘッドと正当化情報とを加える請求項１の電気通信スイッチ構造。
【発明の詳細な説明】
望ましい電気通信スイッチングは音声用スイッチ理論以上のものを必要とし、機能的な条件を満たすことが必要である。そして音声用としても設計された製品であることが必要である。
沢山のスイッチング理論技術があり、このような技術を機能的に分けても多くあり、実行手段ではなおさらに多い。
本発明に従えば、電気通信スイッチ構造は異なった細分性を有する少なくとも２つのスイッチからなり、これらは互いに終端部によって接続されており、ここで第１のスイッチからの高い細分性の回線が終端され、第２のスイッチのための低い細分性の回線に分離化される。加えて、第２のスイッチからの低い細分性の回線は第１のスイッチのための高い細分性の回線に互いに多重化される。
好ましい実施例においては、第１のスイッチにより操作される回線が仮想コンテナ群（以下VCsと略す。）であり、第２のスイッチにより操作される回線が64kbit/s回線であり、終端部は多重１次群速度終端装置であり、これは仮想コンテナ（以下VCと略す。）のスイッチ、すなわち第１のスイッチから受信したVCsの中身を出し、そこからフレーム同期信号を抽出し、64kbit/s回線を64kbit/sスイッチから受信するのと同じように64kbit/sスイッチに回線を送る前に64kbit/sスイッチのタイミングでVCsに入れられた回線を整列させ、そしてまた、VCsをVCスイッチに送信する前に、１次群速度のフレーム情報とVCオーバーヘッドと、正当化（スタッフ同期）情報を付加する。
その他の実施例には、第１のスイッチにより操作される回線がVCsであり、第２のスイッチにより操作される回線がATM（Asynchronous Transfer Mode、非同期転送モード）セルであり、ヘッダー変換ユニットである終端部を有し、この終端部はVCスイッチから受信したVCsの中身を出し、ATMスイッチからセルを受信するのと同じようにセルをATMスイッチに送信する前にATMセルを抽出し、VCオーバーヘッドと正当化情報（スタッフ同期の情報）とをVCsをVCスイッチに送信する前に付加する。
本発明は、一例として、次に示す画面によって、次のように記述される。
図１は、64kbit/sスイッチとVCスイッチの単一構造の例を示す。
図２は、ATMスイッチ、64kbit/sスイッチ及びVCスイッチ構造の分割例を示す。
図３は、ATMとVC12のための多重マックス（多重化）／デマックス（分離化）を伴うATMスイッチ、64kbit/sスイッチ及びVCスイッチ構造の分割例を示す。
図４は、ATMとVC4のための多重マックス／デマックスを伴うATMスイッチ、64kbit/sスイッチ及びVCスイッチ構造の分割例を示す。
時間スイッチ、空間スイッチとして適切な再構成可能スイッチメモリは、異なる２つの時間スイッチング機能を１つの型のスイッチングユニットにより効率良く実現できる。
これら再構成可能スイッチ装置は例えば１ビット又は５ビットモードのどちらでも動作することができ、スイッチの細分性も変えられる。
例として、32kbit/s、64kbit/s又は仮想コンテナ（VC）スイッチングにアレンジされた複数のSTM−１インターフェイスの手段を有する同期転送モードスイッチ（STM、Synchronous Transport Module）がある。
このような再構成可能スイッチは、英国特許出願番号GB2264612Aに記載されている。
加えて、英国特許出願番号GB−Ａ−2277852には、マルチプレクサフォーマットとして用いられるマルチプレクサ／デマルチプレクサ（マックス（多重化）／デマックス（分離化））が記述してある。このフォーマットは、複数のCBRタイムスロットからなる。ここでCBRトラフィックに用いられていないタイムスロットは、データストリームに基づくCBR/メッセージの合成をして供給するためのトラフィックとしてメッセージに用いられる。例えば、マックス／デマックスは通常125μ秒時間ベースを基礎として、ATMセルを基礎とする統計上のトラフィックと同じようにCBRサービス（帯域保証）を実行することができる。このことは英国特許出願番号GB−Ａ−2277852に記載されている。
スイッチは入力回線から出力回線に変換可能でなければならない。多目的スイッチはさらに１つ以上の型の回線を操作可能でなければならない。
これを達成する１つの方法は、並列スイッチ構造の中に異なった型の回線を操作するスイッチを組み入れることである。
その他の方法は、型Ｂの回線を１つ又はそれ以上の型Ａの回線に変換することで、このケースでは型Ａのスイッチのみが必要である。他の型Ｃの回線もまた変換されることができ、従って型Ａのスイッチによってスイッチされることができる。
前者の手段は、明らかに非効率的で、不経済である。後者の手段は、変換がかなり簡単な場合のみ効果的である。
なぜなら、セルの不規則な到達を伴う非同期転送モード（ATM）回線と、単位フレーム当たり１又はそれ以上のバイトを伴う固定ビットレートの（CBR）回線はたいへん異なるので、同期スイッチング構造でATM回線を輸送する概念は、予め拒絶されるからである。少なくとも、ATMとCBR回線間で相互に作用する満足な手段は無いので、前記のスイッチ構造を用いることを試みても、利点はほとんど無い。特に、同じSTM−１インターフェイス上でATMとCBR回線とを合成することは設定されない。
スイッチ容量についての２つの簡単な評価法がある。
インターフェイス帯域幅容量；これは、全てのインターフェイスの帯域幅の和である。
そして、回線容量；これはスイッチ構造がスイッチできる総回線数である。
固有のインターフェイス帯域幅容量のために、スイッチの細分性は回線容量の増加を抑制する。回線容量はスイッチング要素のメモリ要求を増加し、制御機構の複雑化を招く。
インターフェイス帯域幅容量の範囲とスイッチング細分性の範囲を広げることで、スイッチングメモリ要求数と制御の複雑さは、かなり変わる。
もし、スイッチング細分性がインターフェイス帯域幅に比例して増加するならば、回線容量は一定のままで、制御が複雑になることは明白である。
共通の通常の細分性の例は64kbits/sと列（カラム）である。この列は64kbits/sの９列である。SDH（Synchronous Digital Hierarcky、同期デジタルハイアラーキ）は仮想コンテナを運ぶために複数列を用いている。2048kbit/sの流れは仮想コンテナ（VC12）で４列が輸送される。
英国特許出願番号GB2264612Aには、どのようにスイッチの集まりが小さな範囲のスイッチング機能から構成されることができるのかを説明している。
この例では、３ステージと単一ステージの64kbits/sスイッチと同じように３ステージと単一ステージのVCスイッチを供給する。
この細かい細分性のスイッチでVCトラフィックを運ぶために使用することは可能であり、ある特定のケースでは、これは適切となるが、もしスイッチタイミングでVCsを再正当化（スタッフ同期）しなければならないのみでなく、ペイロードを収容している2048kbit/sを終端し、アライナ機能を実行しなければならないのであれば、STM−１線終端（SLT）はさらに複雑になる。
ほとんどのVCsが完全なVCsとしてスイッチされ、64kbit/sに分離化されない場合は、2048kbit/sの終端機能を実行しないで、インターフェイス部で、そのSTM−1sを終端することが適切である。
VC1は64kbit/sにスイッチングする前に、VC1の中身を出し、フレーム同期信号を検知し、ライン条件を監視し、64kbit/s回線のスイッチングタイミングを整列させる１次群速度終端（PRT）で変換されなければならない。なお、それらの機能は多重PRT（MPRT）部に含めることができる。
図１はSTM−１線終端（SLT、STM−1 Line Terminations）の単一スイッチ構造と多重１次群速度終端（MPRT、Multiple Primary Rate Terminations）とを示すものである。これは、幾つかのVCスイッチングと幾つかの64kbit/sスイッチングとを通して実行される。
図２は同じ全部の機能を実行する２つのスイッチ構造を示す。
簡単のため、図には操作ユニット、加入者回線、信号及び2048kbit/sライン回線等は示していない。
上記の初めの実施例に示す多重スイッチ概念はハイブリッドのスイッチングの形式で直列（並列ではなく）として開発された。
直列スイッチング構造は並列スイッチング構造よりも効果的であるのは明らかである。
再度図１を参照すると、一方のスイッチは細分性の高いSDH交差接続であり、他方は細分性の低い64kbit/sのスイッチである。
SDHトラフィックはVC12細分性スイッチを通過するのみであるので、SLT（STM−１線終端）により操作されることを必要とするのみである。
64kbit/sトラフィックはMPRT（多重１次群速度終端）に到達するためにSLTとVC12スイッチを横切って通過しなければならない。そこで、その多重化トラフィックは64kbit/sスイッチでスイッチされることに優先して整列させられることができる。
図２は図１のスイッチを加えたATMスイッチを有する。
幾つかのATMのVC4トラフィックはVC4としてVC12スイッチと交差して、一方のVC4のHTU（Header Translation Unit、ヘッダー変換ユニット）にスイッチされる。他方のHTUは低いレートのATMとしてＭ（略63）×VC12になる。
STM−１インターフェイス上で受信するVC12sの幾つかは、64kbit/sスイッチングを通すのではなく、ATMスイッチングのためのATMフォーマットにする。
当然、ATMトラフィックはHTU（ヘッダー変換ユニット）とATMスイッチングに必要な他の終端機能に到達するためにSLTとVC12スイッチとを横切って通過しなければならない。
図３はATMスイッチのみでなく、英国特許出願番号GB−Ａ−2,277,852に記述されるマルチプレクサ／デマルチプレクサを有する。以下に記載するマルチプレクサ又はデマルチプレクサはその装置と同じである。
この2Mbit/sのケースは、マルチプレクサフォーマットを用いる64kbit/sとATMトラフィックを含むVC12として実行され、次のように操作される；
0003605731.tif 000002
図４はVC4の複数のHTUのみを示す。マルチプレクサ／デマルチプレクサからのATMストリームはＮ×VC12ではなくVC4であり、他のマルチプレクサのインターフェイスは同じである。
このケースでは、2Mbit/sは64kbit/sとマルチプレクサフォーマットに用いるATMトラフィックとを含むVC12として実行され、次のように操作されなければならない。
0003605731.tif 000003
もし、ATMスイッチが低レートのATMを受け取る能力を有しないのであれば、Ｎ×低レートと高レートマックスをつなげることが必要とされる。
上記の手段は、横切るスイッチの数をより多くできるように見えるかもしれない。そして、ハイブリッドのスイッチと呼称される部分を構成することはたいへん容易であるように見えるかもしれない。しかし残念ながら、このようなスイッチ構造の中身が定義されるまで、並列スイッチング機能の有する複雑さがあり、すなわちSDHの再正当化、非正当化、2048kbit/s終端、ATMヘッダー変換及び監視の全レベルを操作することが可能である全てのスイッチインターフェイスの処理上の負荷がある。従って、スイッチ部分が単純な箱で簡単なように見えるが、それは大変な誤解であることが分かるであろう。
この発明の直列構造は、SDHインターフェイスがスイッチング動作だけでは代替できないし、保証もされないことを意味する。HTUとマルチプレクサとMPRTユニットは全て、Ｎ分割配列に置きかえることができる。これは通信網保全、出線選択、リソース管理を単純にする助けになる。
まだ実現していない世界的ATMネットワークについて考えてみると、小型ATMスイッチ（又は他のどんなデータスイッチでも）と前述の多重化を使用することは、最先端の実際的解決手段となるであろう。
１つのスイッチ構造のみの場合は、明らかに、64kbit/sの細分性で動作しなければならない。
２つのスイッチ構造の場合、64kbit/sスイッチよりさらに大きいサイズになる構造であり、それはVCのみの構造になる。
幾つかの例を以下に挙げる；
単一ステージのVCスイッチ及び単一ステージの64kbit/sスイッチでSDH多重化端局装置と集線装置の結合。
64kbit/s回線とVasとを操作する１つの３ステージ64kbit/sスイッチによる小型交差接続装置と小型PSTN（公衆電話交換網）ホスト変換装置。
大型交差接続装置と大型PSTNホスト変換装置。
３ステージVCスイッチと３ステージ64kbit/sスイッチ。
これらの例は、スイッチ間の接続あるいは同じスイッチに戻すループで多重１次群速度終端を使用することと、上記に説明したスイッチ構造によって、その柔軟性を与えることを明らかにしたものである。
【図１】
0003605731.tif 000004
【図２】
0003605731.tif 000005
【図３】
0003605731.tif 000006
【図４】
0003605731.tif 000007