(57)【特許請求の範囲】
【請求項１】
回路ノードにおける電圧を制限するクランプ回路を有する集積回路において、
前記クランプ回路は、
前記回路ノード（Ｎ）に接続された電流ソース（Ｉ）と、
制御端子（ＩＮ）と別の一対の端子とを有するクランプトランジスタ（Ｔ１）とを有し、該別の一対の端子の各々は、入力端子または出力端子のいずれかとして機能を果たすことが可能であり、前記別の一対の端子の一方は前記回路ノード（Ｎ）に接続され、前記クランプトランジスタ（Ｔ１）が導通したときに前記回路ノード（Ｎ）の電圧を制限しており、そして前記クランプ回路はさらに、
前記クランプトランジスタ（Ｔ１）の前記別の一対の端子に接続される電流増幅器（Ｍ）を有することを特徴とするクランプ回路を有する集積回路。
【請求項２】
前記電流増幅器（Ｍ）は、電流ミラーを含む
ことを特徴とする請求項１記載の回路。
【請求項３】
前記電流ミラーは、
前記クランプトランジスタ（Ｔ１）に直列に接続されたダイオード接続トランジスタ（Ｔ２）と、
前記クランプトランジスタ（Ｔ１）と前記ダイオード接続トランジスタ（Ｔ２）の直列接続に並列に接続された電流ゲイントランジスタ（Ｔ３）と
を有し、前記ダイオード接続トランジスタ（Ｔ２）の制御端子と前記電流ゲイントランジスタ（Ｔ３）の制御端子とは接続されている
ことを特徴とする請求項２記載の回路。
【請求項４】
前記トランジスタは、ＭＯＳＦＥＴであり、
前記クランプトランジスタ（Ｔ１）と電流ゲイントランジスタ（Ｔ３）のゲート幅は、前記ダイオード接続トランジスタ（Ｔ２）のゲート幅よりも広い
ことを特徴とする請求項３記載の回路。
【請求項５】
第１状態においては負荷に第１方向に電流を流し、第２状態においては負荷に第１方向とは反対の第２方向に電流を流す差分回路ドライバ回路を有する集積回路において、
前記差分ラインドライバ回路は、
前記負荷（ＲL）が接続される第１出力ノード（ＮA）と第２の出力ノード（ＮB）に接続される第１と第２の電流ソース（ＩA、ＩB）と、
前記第１ノードと前記第２ノードとの間にそれぞれ接続される第１と第２のスイッチングトランジスタ（ＴSA、ＴSB）と、基準電位ソース（ＶREF）と、
第１と第２の出力ノード（ＮA、ＮB）の電圧をそれぞれ制限する第１と第２のクランプトランジスタ（Ｔ1A、Ｔ1B）と、
前記第１と第２のクランプトランジスタ（Ｔ1A、Ｔ1B）にそれぞれ並列に接続される、第１と第２の電流増幅器（ＭA、ＭB）と、
前記第１と第２のスイッチングトランジスタ（ＴSA、ＴSB）を閉じる制御回路と、
からなり、前記制御回路は、
前記第１状態において前記第１スイッチングトランジスタ（ＴSA）を閉じ、前記第２電流ソース（ＩB）から前記負荷（ＲL）を介して、さらに前記第２クランプトランジスタ（Ｔ1B）と前記第２電流増幅器（ＭB）を介して、前記基準電位ソースに向けて第１方向に電流を流し、
前記第２状態において前記第２スイッチングトランジスタ（ＴSB）を閉じ、前記第１電流ソース（ＩA）から前記負荷（ＲL）を介して、さらに前記第１クランプトランジスタ（Ｔ1A）と前記第１電流増幅器（ＭA）を介して、前記基準電位ソースに向けて第２方向に電流を流す
ことを特徴とする差分ラインドライバ回路を有する集積回路。
【請求項６】
前記各電流増幅器（ＭA、ＭB）は、電流ミラーを含む
ことを特徴とする請求項５記載の回路。
【請求項７】
前記各電流ミラーは、前記クランプトランジスタ（Ｔ1A、Ｔ1B）に直列に接続されたダイオード接続トランジスタ（Ｔ2A、Ｔ2B）と、前記クランプトランジスタと前記ダイオード接続トランジスタの直列接続に並列に接続された電流ゲイントランジスタ（Ｔ3A、Ｔ3B）とを有し、
前記ダイオード接続トランジスタ（Ｔ2A、Ｔ2B）の制御端子と前記電流ゲイントランジスタ（Ｔ3A、Ｔ3B）の制御端子とは接続されている
ことを特徴とする請求項６記載の回路。
【請求項８】
前記トランジスタは、ＭＯＳＦＥＴであり、
前記クランプトランジスタ（Ｔ1A、Ｔ1B）と電流ゲイントランジスタ（Ｔ3A、Ｔ3B）のゲート幅は、前記ダイオード接続トランジスタ（Ｔ2A、Ｔ2B）のゲート幅よりも広い
ことを特徴とする請求項７記載の回路。
【請求項９】
前記第１スイッチングトランジスタ（ＴSA）と第１電流ゲイントランジスタ（Ｔ3A）とは、１個の二重機能トランジスタ（Ｔ3SA）からなり、
前記第２スイッチングトランジスタ（ＴSB）と第２電流ゲイントランジスタ（Ｔ3B）とは、１個の二重機能トランジスタ（Ｔ3SB）からなり、前記二重機能トランジスタ（Ｔ3SA、Ｔ3SB）は、第１状態において電流ゲインと前記ノード（ＮA、ＮB）間に高インピーダンスを与え、第２状態においては、電流ゲインを与えず、前記ノード（ＮA、ＮB）間に低インピーダンスを与えることを特徴とする請求項７記載の回路。
【請求項１０】
前記各ダイオード接続トランジスタ（Ｔ2A、Ｔ2B）は、制御端子と前記ダイオード接続トランジスタの入力／出力端子の一方との間に接続されたスイッチングトランジスタ（Ｔ4A、Ｔ4B）を有し、
前記スイッチングトランジスタ（Ｔ4A、Ｔ4B）と前記ダイオード接続トランジスタ（Ｔ2A、Ｔ2B）の制御端子は前記制御回路（ＣA、ＣB）に接続されている
ことを特徴とする請求項９記載の回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路に関し、特に回路ノードでの電圧をクランプ（制限）する集積回路に関する。
【０００２】
【従来の技術】
従来の典型的な電圧クランプを図１に示すが、この回路はＰＭＯＳトランジスタＴ１を１個用いて、出力ノードＮにおける電圧を制限している。この回路においては、出力負荷は抵抗ＲＬで表され電流ソースＩで駆動される。ノードＮにおける出力電圧がＶｔｈ（Ｔ１のしきい値電圧）を越えると、Ｔ１は、ターンオンして、ノードＮから大地に電流を流し、これによりノードＮにおける出力電圧を入力電圧以上のＶｔｈに制限している。バイポーラによる等化クランプ回路もまた、従来技術で公知である。
【０００３】
単一トランジスタによるクランプ回路の欠点は、そのトランスコンダクタンスが制限されていることであり、このことは、トランジスタは容易にはターンオンしないことを意味する。すなわち、しきい値電圧Ｖｔｈ以上でＩ−Ｖ特性の傾斜が、所望のほぼ垂直状態とはなっていないことを意味する。ＭＯＳＦＥＴのトランスコンダクタンスは、ゲートの幅対長さの比（Ｗ／Ｌ）に比例する。ゲート長は、ＩＣプロセスのデザインルールにより通常設定されるために、トランスコンダクタンスをＭ倍するとＷも同様にＭ倍となる。ところがこのアプローチはＭＯＳＦＥＴの占有面積を大幅に増加させ、通常この占有面積は最新技術で高密度にパッケージされたＩＣでは最適に設計されているものである。そして同様なことは、バイポーラ型のクランプ回路についてもいえる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、シングルトランジスタのクランプ回路に比較してトランスコンダクタンスを増加させるが、その占有面積を増加させないような電圧クランプＩＣ回路を提供することである。
【０００５】
【課題を解決するための手段】
本発明のＩＣ回路は、回路ノードにおける電圧を制限するクランプ用トランジスタと、このクランプ用トランジスタの入力端子と出力端子との間（例えば、ＭＯＳＦＥＴのソースとドレイン間、または、バイポラトランジスタのエミッターとコレクター間）に接続された、電流増幅器とを有する。本発明の一実施例によれば電流増幅器は電流ミラーを含む。
【０００６】
本発明の他の態様においては負荷に流れる電流の方向は、二重機能のトランジスタ手段により制御され、このトランジスタが電流ミラーにおける電流ゲインを与える。本発明の一実施例によれば、差分ラインドライバ回路は、そのクランプ回路における二重機能トランジスタの対を含む。
【０００７】
【発明の実施の形態】
図２において、本発明のクランプ回路は、電流ソースＩにより駆動される出力負荷ＲＬと、出力ノードＮにおける電圧を制限するＭＯＳＦＥＴクランプトランジスタＴ１とを有し、さらに、電流増幅器ＭがＴ１のソースとドレイン間に接続されている。
【０００８】
この実施例においては、電流増幅器Ｍは、電流ミラーを含み、これは、Ｐ．Ｅ．Ａｌｌｅｎ  ｅｔ  ａｌ  著の  ＣＭＯＳ  Ａｎａｌｏｇ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ，Ｓａｕｎｄｅｒｓ  Ｃｏｌｌｅｇｅ  Ｐｕｂｌｉｓｈｉｎｇ，ｐｐ．２２７−２３９（１９８７），  に開示されている。この電流ミラーは、一対のトランジスタ、すなわちダイオード接続されたトランジスタＴ２と、電流ゲイントランジスタＴ３とを有し、同回路においては、電流ゲインＭは、次式で表される。
Ｍ＝（Ｗ３／Ｌ３）／（Ｗ２／Ｌ２）            （１）
ここでＷはゲインの幅でＬはゲインの長さである。このゲインはＴ３からＴ２に流れる電流に関連して、Ｔ１のトランスコンダクタンスをＭ倍増加させ、その出力インピーダンスをＭ倍減少させる。従って、Ｔ１のしきい値以上において、本発明のクランプ回路のＩ−Ｖ特性の傾斜は、図１の従来技術にかかるシングルトラジスタ回路のそれより立ち上がりがより急峻となる。
【０００９】
電流増幅器（電流ミラー）をクランプ回路に組み込んで、トランスコンダクタンスを増加させ、回路面積を有効に削減したことを次に説明する。すべてのゲート長は、等しいものとする。すなわち、Ｌ１＝Ｌ２＝Ｌ３＝１μｍで、ゲート幅は、Ｗ１＝Ｗ３＝１００μｍ、Ｗ２＝１μｍとする。すると、クランプ電流（すなわち、左側（Ｔ１、Ｔ２）の電流＋右側（Ｔ３）の電流）は、Ｔ１とＴ２を流れる電流の約１０１倍となる。図１のシングルトランジスタクランプ回路は、図２と同一の性能を達成するためにはＴ１の１０１倍のゲート幅を有するＭＯＳＦＥＴを必要とする（あるいは、必要な全体のゲート幅を与えるように、等価な小型のＭＯＳＦＥＴを複数個直列に接続したゲートを必要とする）。ＭＯＳＦＥＴゲート面積をチップ領域の測定値として用いると、このようなシングルトランジスタクランプ回路は、１００μｍ×１０１×１μｍ＝１０１００μｍ２の面積を必要とすることになる。これに対し、図２の本発明のクランプ回路は、わずか（１００μｍ＋１００μｍ＋１μｍ）×１μｍ＝２０１μｍ２を占有するにすぎず、これは従来と等価の性能を有するシングルトランジスタクランプ回路よりも５０倍以上小さい。
【００１０】
電流増幅器（電流ミラー）ＭとクランプトランジスタＴ１との間の接続について次に述べる。入力信号はＴ１のゲートに入力され、このＴ１はＴ３のドレインと出力ノードＮとに接続されたソースを有する。Ｔ１とＴ３のドレインは、互いに接続されて、Ｔ２とＴ３のゲートに接続されている。Ｔ２とＴ３のゲートもまた、互いに接続されている。Ｔ２とＴ３のソースは、基準電位（ここでは接地電位）のソースに接続されている。電流ソースＩはバイアス電圧ＶＤＤとノードＮとの間に接続され、一方負荷ＲＬはノードＮと接地との間に接続されている。従来公知のように、ＭＯＳＦＥＴは４個の端子を有する。すなわち、３つのトランジスタのボディｂは、Ｔ２、Ｔ３の場合接地され、Ｔ１の場合にはソースに接続されている。通常「ボディ」とはデバイスが形成される基板またはタブ領域を意味する。
【００１１】
本発明のクランプ回路は、例えば、図３、４に示した差分ラインドライバ回路のような多くのアプリケーションで用いられている。これらのドライバ回路は、端子アダプタ（内部または外部）内で用いられ、ワークステーションまたはパソコンと通信ネットワークのＩＳＤＮポーションとの間をインターフェイスする。このようなアダプターにおいては、ドライバ回路の出力は、ステップダウントランスフォーマーを介して、５０Ωの伝送ケーブル（これが負荷ＲＬを構成する）に結合される。
【００１２】
構造的な観点からすると、図３の差分ラインドライバ回路は、左右対称の回路構成を有し、左側は符号Ａを右側は符号Ｂを対応する部品に付している。ドライバ回路は制御回路（図示せず）に応答して複数の状態の間を切り替わる。例えば、ある状態ＳＣにおいてはドライバ回路はオフであり（すなわち電流ソースＩＡ、ＩＢとスイッチングトランジスタＴＳＡ、ＴＳＢのすべてはオフ状態である）、そして出力ノードは、高インピーダンス状態にある。一方、状態ＳＡ、ＳＢにおいては、ドライバ回路はオン状態であり、出力電圧ＶＯＡとＶＯＢを与え、これらは、振幅は等しいが符号が反対であり、その結果平均ＤＣ出力は０である。あるシステムプロトコールにおいては、状態ＳＡ、ＳＢの出力は論理０に対応し、一方状態ＳＣの出力は論理１に対応する。
【００１３】
次に動作を説明する。状態ＳＡにおいてはドライバ回路はオンである。すなわち、制御信号ＶＣＡ＝接地で、ＶＣＢ＝ＶＤＤ、ＶＢＢ＝ＶＤＤで、ＶＢＡは特定の出力電流を与えるのに必要なバイアス電圧である。制御信号によりスイッチングトランジスタＴＳＡをオフ状態（そしてＴＳＢをオン状態）にし、これにより電流ソースＩＡから負荷ＲＬを通るように一方向（左から右）に電流を流し、さらにスイッチングトランジスタＴＳＢを通って接地へと流す。状態ＳＡにおいては、ＶＯＡがＶＲＥＦ以上のＶｔｈの時にはクランプトランジスタＴ１ＡはノードＮＡから電流ミラーＭＡを介して接地（負荷を通る代わりに）に電流を流し、これにより出力ノードＮＡにおける電圧を所定のレベルに制限（クランプ）する。逆に状態ＳＢにおいては、制御信号ＶＣＡとＶＣＢがスイッチングトランジスタＴＳＡをオン状態にし、（そしてＴＳＢをオフ状態に）し、その結果電流ソースＩＤからの電流は負荷を通して反対方向（右から左）に流れ、さらにスイッチングトランジスタＴＳＡを介して接地する。状態ＳＢにおいては、トランジスタＴ１ＢがノードＮＢから電流ミラーＭＢを介して電流を接地に流すとトランジスタＴ１Ｂは出力ノードＮＡの電圧を上記と同様な方法で制限（クランプ）する。
【００１４】
図３のドライバ回路の動作を注意深く観測すると、状態ＳＡにおいては、スイッチングトランジスタＴＳＡはオフ状態となっている。ＴＳＡは使用されていないが回路面積を占有している。さらに観察するとＴＳＡは電流ミラーＭＡの電流ゲイントランジスタＴ３Ａと並列に接続されている。切り替え機能は単一の二重機能トランジスタにより行われる。このトランジスタを図４の差分ドライバ回路ではＴ３ＳＡとしている。同様に図３のトランジスタＴ３ＢとＴＳＢは図４の単一の二重機能トランジスタＴ３ＳＢで置換されている。電流ミラーＭＡ、ＭＢで必要とされる電流ゲインを与えるためにトランジスタＴ３ＳＡとＴ３ＳＢは大きなゲート幅（図３のＴ３ＡとＴ３Ｂのゲート幅と同様に）を有する。機能的にはトランジスタＴ３ＳＡは状態ＳＡにおいて電流ゲインを与え、ノードＮＡと接地との間で高インピーダンスを与え、一方状態ＳＢにおいては電流ゲインは与えずにノードＮＡと接地との間で低インピーダンス（短絡回路）を与える点で二重機能デバイスと見なすことができる。状態ＳＡにおけるインピーダンスは出力電圧ＶＯＡがノードＮＡにおける所定の最大電圧以上のＶｔｈ以上であるように依存する。同様な考察が逆の状況においてもトランジスタＴ３ＳＢに当てはまる。
【００１５】
図３のドライバ回路のさらなる変形例は、トランジスタＴ２Ａ、Ｔ２Ｂのゲート−ドレイン短絡回路を、図４のスイッチングトランジスタＴ４Ａ、Ｔ４ＢでコントローラＣＡ、ＣＢの制御下でそれぞれ置換することである。状態ＳＡにおいては、電流ミラーＭＡが電流ゲインを与えるときにはＴ４Ａはオン状態で、Ｔ２Ａのゲートとドレイン間を短絡し、Ｔ４Ｂはオフ状態でＴ２Ｂのゲートとドレイン間を開く。逆に状態ＳＢにおいては、電流ミラーＭＢが電流ゲインを与えるときには、Ｔ４Ｂはオン状態で、Ｔ２Ｂのゲートとドレイン間を短絡し、Ｔ４Ａはオフ状態で、Ｔ２Ａのゲートとドレイン間を開く。本発明の差分ドライバ回路の実施例により、図３のトランジスタＴＳＡ、ＴＳＢにより、占有される回路面積を削減して、出力ノードにおける浮遊キャパシタンスを低減できる。さらなる論理ＭＯＳＦＥＴ（例、コントローラにおけるＴ４Ａ、Ｔ４Ｂと、他の論理回路）は、他のトランジスタよりもかなり小型であり、このような素子は、回路の全体面積のごく一部にすぎない。
【００１６】
本明細書においてＭＯＳＦＥＴの使用は、単なる一実施例である。すなわち、本発明の変形例として、他の種類のバイポーラトランジスタ等（ＭＥＳＦＥＴ、ＪＦＥＴ）も用いて、本発明の原理を組み込んだ回路を形成することができる。さらにまた、これらのトランジスタのゲート端子とベース端子は、制御端子と見なすことができ、従って、ソース／ドレイン端子と、エミット／コレクター端子は、入力／出力端子とみなすことができる。
【図面の簡単な説明】
【図１】従来技術にかかる単一トランジスタクランプ回路の回路図。
【図２】本発明の一実施例によるクランプ回路の回路図。
【図３】本発明の他の実施例によるクランプ回路を組み込んだ、差分ラインドライバ回路の回路図。
【図４】他の差分ラインドライバ回路の回路図であり、このドライバ回路の二重機能トランジスタを用いて負荷を切り替え、本発明のさらに別の実施例によるクランプ電流増幅を与える図。
【図１】
0003566118.tif 000002
【図２】
0003566118.tif 000003
【図３】
0003566118.tif 000004
【図４】
0003566118.tif 000005