(57)【特許請求の範囲】
【請求項１】
電気回路が主面上に形成された半導体基板と、
第１のパターンを有するフォトマスクによりパターニングされた第１の導電性材料からなり、前記電気回路を覆うように絶縁層を介してその上に設けられた遮光膜と、
を備えた半導体素子の検査方法であって、
前記遮光膜をパターニングする前記フォトマスクに、前記第１のパターンと接触せずにその周囲を取り囲む帯状の第２のパターンを設け、
前記遮光膜の形成工程において、前記第２のパターンにより、前記第１の導電性材料からなる帯状膜を同時に形成し、
前記遮光膜と前記帯状膜との電気的な絶縁性を調べることにより、前記遮光膜が前記第１のパターンよりも外側にはみ出して形成されている場合には、前記遮光膜と前記帯状膜とが電気的に短絡しているものとして検出することを特徴とする半導体素子の検査方法。
【請求項２】
電気回路が主面上に形成された半導体基板と、
第１のパターンを有するフォトマスクによりパターニングされた第１の導電性材料からなり、前記電気回路を覆うように絶縁層を介してその上に設けられた遮光膜と、
を備えた半導体素子の検査方法であって、
前記遮光膜をパターニングする前記フォトマスクに、前記第１のパターンと接触せずにその周囲を開ループ状に取り囲む帯状の第２のパターンを設け
前記遮光膜の形成工程において、前記第２のパターンにより、前記第１の導電性材料からなる帯状膜を同時に形成し、
前記帯状膜の両端の間の電気的な導通性を調べることにより、前記遮光膜が前記第１のパターン形状よりも欠けた部分を有する場合には、前記帯状膜の両端の間が電気的に絶縁状態であるものとして検出することを特徴とする半導体素子の検査方法。
【請求項３】
電気回路が主面上に形成された半導体基板と、
第１のパターンを有するフォトマスクによりパターニングされた第１の導電性材料からなり、前記電気回路を覆うように絶縁層を介してその上に設けられた遮光膜と、
を備えた半導体素子の検査方法であって、
前記遮光膜をパターニングする前記フォトマスクに、前記第１のパターンと接触せずにその周囲を開ループ状に取り囲む帯状の第２のパターンを設け
前記遮光膜の形成工程において、前記第２のパターンにより、前記第１の導電性材料からなる帯状膜を同時に形成し、
前記導電性材料からなる前記帯状膜の両端の間の電気的な導通性を調べることにより、前記半導体素子の周辺部において前記半導体基板が欠けた部分を有する場合には、前記帯状膜の両端の間が電気的に絶縁状態であるものとして検出することを特徴とする半導体素子の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその検査方法に関する。さらに詳しくは、本発明は、半導体基板の上に導電性材料による薄膜パターンが形成されている半導体装置において、薄膜パターンの形状不良などを容易に検出することができる半導体素子及びその検査方法に関する。
【０００２】
【従来の技術】
種々の電気回路が形成された半導体素子において、その回路部分を遮光し、あるいはシールドするために、絶縁膜を介して導電性の薄膜により覆う技術は、広く用いられている。以下では、その一例として、受光集積回路素子について説明する。なお、本明細書において、「受光集積回路素子」とは、受光素子と信号処理回路とを備えた半導体素子のことを表す。ここで、受光素子は、光信号を受けて電気信号に変換し、信号処理回路は受光素子から出力される電気信号を信号処理する役割を有するものである。このような受光集積回路素子は、例えば、各種の電気機器に搭載されている赤外線リモート・コントロール装置の受信部や、フォトカプラ装置の受光部などに広く用いられている。
【０００３】
図８は、従来の受光集積回路素子の一例を表す概略平面図である。すなわち、同図に表した受光集積回路素子１００は、半導体基板１１０の上に、受光素子１２０と遮光膜１３０とが形成されている。遮光膜１３０の下には、信号処理回路が形成されている。このような遮光膜１３０を設けるのは、信号処理回路に光があたると誤動作する場合があるからである。遮光膜１３０としては、非導電性の薄膜を用いることも可能であるが、通常は、アルミニウムなどの導電性の薄膜を用い、シールド効果も利用することが多い。そのために、遮光膜１３０は接地パッド１４０Ａに接続され、接地電位にすることができるようにされる。
【０００４】
また、半導体基板１１０の表面には、各種の電極パッド１５０Ａ、１５０Ｂ、１５０Ｃ、・・・が設けられ、受光素子１２０や図示しない信号処理回路部からの信号を外部との間で入出力することができるようにされている。
【０００５】
【発明が解決しようとする課題】
しかし、図８に示したような従来の受光集積回路素子では、遮光膜１３０のパターン形状の不良を検査することが容易でないという問題があった。以下にこの問題について詳述する。
【０００６】
まず、受光集積回路素子を製造するに際しては、半導体基板１１０の上に所定の受光素子１２０や図示しない信号処理回路部を形成する。次に、アルミニウムなどの金属膜を全面に堆積し、その上にＰＥＰ（ｐｈｏｔｏ  ｅｎｇｒａｖｉｎｇ  ｐｒｏｃｅｓｓ）工程により所定のパターン形状を有するレジストマスクを形成する。さらに、エッチング工程によりレジストマスクを介して金属膜をエッチングして、図示したような所定のパターン形状を有する遮光膜１３０を形成する。
【０００７】
ここで、ＰＥＰ工程やエッチング工程においては、種々の理由により不具合が発生し、その結果として遮光膜１３０のパターン形状がくずれることがある。
【０００８】
図９は、このような遮光膜１３０の形成不良を例示する説明図である。例えば、同図に符号Ａで示したように、遮光膜１３０がはみだして他の電極パッド１５０Ａに接触しているような場合には、「ダイ・ソータ」により検査用プローブを接地パッド１４０Ａと電極パッド１５０Ａとに接触させて測定することにより不良を検出して、その素子を除去することができる。
【０００９】
また、同図に符号Ｂで示したように、遮光膜１３０の一部が欠損して、分断されているような場合には、接地パッド１４０Ａの他にテスト・パッド１４０Ｂを設けて、これらの間が電気的にショートかオープンかをダイ・ソータで調べることにより、不良を検出することができる。
【００１０】
しかし、上述したような不良モードの割合は低く、圧倒的に多い不良モードは、素子の周辺部における遮光膜パターン形状の不良である。例えば、図９に符号Ｃで示したような素子周辺部への「はみ出し」や、符号Ｄで示したような「欠損」、或いは符号Ｅで示した受光素子への「はみ出し」などが生ずることが多い。これらの不良は、ダイ・ソータによるプローブの接触検査では検出することが困難であった。従って、従来は、これらの不良を検出するために、目視による検査を欠かすことができず、検査工程が煩雑になるとともに、コストも高くなるという問題があった。
【００１１】
本発明は、上述した問題点に鑑みてなされたものである。すなわち、その目的は、受光集積回路素子における遮光膜のような、半導体素子の上に形成された導電性薄膜のパターン形状の不良をダイ・ソータを用いて容易に検出することができる半導体素子及びその検査方法を提供することにある。
【００１２】
【課題を解決するための手段】
すなわち、本発明によれば、電気回路が主面上に形成された半導体基板と、第１のパターンを有するフォトマスクによりパターニングされた導電性材料からなり、前記電気回路を覆うように絶縁層を介してその上に設けられた遮光膜と、を備えた半導体素子において、前記遮光膜をパターニングする前記フォトマスクに、前記第１のパターンと接触せずにその周囲を取り囲む帯状の第２のパターンを設け、前記遮光膜の形成工程において、前記第２のパターンにより、前記導電性材料からなる帯状膜を同時に形成することを特徴とし、前記遮光膜と前記帯状膜との電気的な絶縁性を調べることにより、前記遮光膜が前記第１のパターンよりも外側にはみ出して形成されている場合には、前記遮光膜と前記帯状膜とが電気的に接触しているものとして容易に検出することができるようになる。この結果、ダイ・ソータで容易にパターン形状の不良を検出することができ、検査工程を顕著に簡易化することが出来る。
【００１３】
また、前記遮光膜をパターニングする前記フォトマスクに、前記第１のパターンと接触せずにその周囲を開ループ状に取り囲む帯状の第２のパターンを設け
前記遮光膜の形成工程において、前記第２のパターンにより、前記導電性材料からなる帯状膜を同時に形成すれば、前記導電性材料からなる前記帯状膜の両端の間の電気的な導通性を調べることにより、前記遮光膜が前記第１のパターン形状よりも欠けた部分を有する場合には、前記帯状膜の両端の間が電気的に絶縁状態であるものとして検出することができるようになる。
【００１４】
さらに、チップの周辺部に「欠け」があるような場合も、検出することができるようになる。
【００１５】
また、このような帯状膜は、半導体基板上の電気回路の電源や信号の入出力端子と接続することにより、チップ面積を縮小することができる。
【００１６】
【発明の実施の形態】
本発明によれば、遮光膜若しくはシールド膜のような所定のパターンを有する導電性薄膜の周辺に、これと同一の形成工程により、これとは独立した導電性の帯状の膜を設ける。このような帯状パターンと導電性薄膜との電気的な接触状態を測定することにより、導電性薄膜のパターン形状の不良を容易に検出することができる。例えば、素子の周辺部に遮光膜の「はみ出し」がある場合には、この帯状膜とその「はみ出し」部分とが接触するので、遮光膜と帯状膜とにダイ・ソータのプローブを接触させて測定することにより容易に不良を検出することができる。また、素子の周辺部にチップの「欠け」のような不良が生ずる場合には、帯状膜が分断されるので、帯状膜の両端でプローブを接触させることにより、容易に検出することができる。
【００１７】
以下に図面を参照しつつ、本発明の実施の形態について説明する。
【００１８】
図１は、本発明の第１の実施の形態に係る半導体素子の概略構成を例示する平面図である。ここでは、半導体素子の一例として受光集積回路素子を例に挙げて説明する。すなわち、同図に表した半導体素子１０Ａは、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。遮光膜１３の下には、図示しない信号処理回路が設けられている。また、遮光膜１３の周辺には、受光素子１２や信号処理回路からの信号を出力するための電極パッド１６Ｂ、１６Ｃ、・・・が適宜設けられている。
【００１９】
本発明においては、半導体素子１０Ａの周辺部に、帯状の膜２０が設けられている。この膜２０は、半導体素子の周囲を閉ループ状に取り囲むように設けられ、電極パッド３０Ａに接続されている。また、遮光膜１３は、電極パッド１６Ａに接続されている。ここで、帯状膜２０は、遮光膜１３と同一の材料を用い、同一の形成工程において同時に形成する。例えば、遮光膜１３をアルミニウムにより形成する場合には、半導体基板１１の全面にアルミニウムの薄膜を堆積し、同一のＰＥＰ工程、エッチング工程で、遮光膜１３と帯状膜２０とを同時に形成する。ここで、ＰＥＰ工程において用いるフォトマスクには、遮光膜１３のパターンの他に、帯状膜２０のパターンを設けておく。また、半導体素子の表面は、図示しない保護膜により覆われ、電極バッドの部分のみ開口が設けられているようにしても良い。
【００２０】
本発明によれば、帯状膜２０を設けることにより、半導体素子の周辺部における遮光膜の「はみ出し」を容易に検出することができる。例えば、同図に符号Ａで例示したように、遮光膜１３が半導体素子の周辺部に「はみ出し」を有する場合には、遮光膜１３と帯状膜２０とが電気的に接続される。従って、電極パッド１６Ａと３０Ａとにそれぞれプローブを接触させて測定すれば、このような「はみ出し」をダイ・ソータで容易に検出することができる。
【００２１】
ここで、良品の半導体素子１０の動作に際しては、電極パッド１６Ａを、例えば、遮光膜１３を接地電位に維持するための接地用の電極パッドとして利用することができる。また、半導体素子１０が良品である場合には、電極パッド３０Ａは、遮光膜１３とは絶縁されているので、この電極パッドを受光素子１２あるいは遮光膜１３の下に形成されている信号処理回路の電源または信号の入出力端子として利用することができる。例えば、電極パッド３０Ａを、Ｖｃｃ（コモン・コレクタ電圧）用のパッドとして用いることができる。
【００２２】
このように、電極パッド１６Ａ、３０Ａは、遮光膜のパターン形状の検査用として用いることができるばかりでなく、受光素子や信号処理回路の入出力端子としても利用することができ、チップ面積の増大を抑制しつつ、容易にパターン形状の検査ができるようになる。
【００２３】
次に、本発明の第２の実施の形態について説明する。
【００２４】
図２は、本発明の第２の実施の形態に係る半導体素子の概略構成を例示する平面図である。すなわち、同図に表した半導体素子１０Ｂも、受光集積回路素子であり、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。図１に関して前述したものと同一の部分については、同一の符号を付して説明を省略する。
【００２５】
本実施形態においては、帯状の膜２０Ｂが遮光膜１３を開ループ状に取り囲むように設けられている。そして、帯状の膜２０Ｂの両端にそれぞれ電極パッド３０Ａと３０Ｂとが設けられている。また、遮光膜１３は、電極パッド１６Ａのほかに電極パッド１６Ｂにも接続されている。
【００２６】
図３は、半導体素子１０Ｂに生ずるパターン不良を例示した説明図である。
【００２７】
本実施形態においても、図３に符号Ａで示したような遮光膜の「はみ出し」を容易に検出することができる。すなわち、このような「はみ出し」を検出するたには、遮光膜１３の電極パッド１６Ａまたは１６Ｂと、帯状膜２０の電極パッド３０Ａまたは３０Ｂとの間で電気的な測定をすればよい。
【００２８】
さらに、本実施形態によれば、遮光膜の「欠損」やチップの「欠け」も検出することができる。例えば、図３に符号Ｂで示したように、遮光膜１３がその周辺部において「欠損」部を有する場合には、符号Ｂ’で示したように、その外側の帯状膜も「欠損」している場合が多い。これは、このような「欠損」がＰＥＰ工程のレジストの塗布むらや露光マスクの不良などに起因することが多いからである。従って、帯状膜に接続されている電極パッド３０Ａと３０Ｂとの間が電気的にオープンであれば、同図に符号Ｂで示したような遮光膜の「欠損」があると判断することができる。
【００２９】
また、図３に符号Ｃで示したように遮光膜１３の一部が欠損して分断されているような場合には、電極パッド１６Ａと１６Ｂとの間が電気的にオープン状態になり、ダイ・ソータで容易に検出することができる。なお、このように遮光膜１３が分断されている不良を確実に検出するためには、電極パッド１６Ａと１６Ｂとを、なるべく遮光膜１３の両端部に離して配置することが望ましい。
【００３０】
さらに、図３に符号Ｄで示したようなチップの「欠け」がある場合も、容易に検出することができる。すなわち、このような「欠け」は、ウェーハからそれぞれのチップを切り出す「ダイシング工程」において発生することが多く、その部分の帯状膜も分断されることが多い。従って、電極パッド３０Ａと３０Ｂとの間が電気的にオープンとなり、ダイ・ソータで容易に検出することができる。
【００３１】
また、前述した第１実施例の場合と同様に、これらの電極パッド１６Ａ、１６Ｂ、３０Ａ、３０Ｂは、接地用あるいは入出力端子として利用することができる。
【００３２】
次に、本発明の第３の実施の形態について説明する。
【００３３】
図４は、本発明の第３の実施の形態に係る半導体素子の概略構成を例示する平面図である。すなわち、同図に表した半導体素子１０Ｃも、受光集積回路素子であり、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。図１に関して前述したものと同一の部分については、同一の符号を付して説明を省略する。
【００３４】
本実施形態においては、素子の周辺部を開ループ状に取り囲む帯状の膜２０Ｃは、受光素子１２の周囲において、遮光膜１３と受光素子１２との間を通るように配置されている。このように帯状膜を設けることにより、前述した第１実施形態及び第２実施形態に関して説明した各種のパターン不良の他に、受光素子１２に対する「はみ出し」を検出することが可能となる。すなわち、図４に符号Ａで例示したように、遮光膜１３が受光素子１２の上にはみ出すと、受光素子の受光部を覆って、受光感度が低下する。本実施形態によれば、このような「はみ出し」が生じた場合には、遮光膜１３と帯状膜２０Ｃとがショートするので、それぞれの電極パッドをダイ・ソータで測定することにより、容易に検出することができる。その結果として、「はみ出し」に起因する受光感度の低下した素子を確実に除去することができる。これは、受光素子や発光素子などを集積化した半導体素子において、特に有利な効果である。
【００３５】
さらに、本実施形態によれば、図４に符号Ｂで示したように受光素子１２の周囲において遮光膜の一部が「欠損」している場合も容易に検出することができる。すなわち、図３に符号Ｂとして示した場合と同様に、遮光膜の端部が「欠損」している場合には、その外側の帯状膜も符号Ｂ’で示したように分断されている場合が多いので、帯状膜２０Ｃの両端に接続されている電極パッド３０Ａ及び３０Ｂの間が電気的にオープンになることにより容易に検出することができる。
【００３６】
次に、本発明の第４の実施の形態について説明する。
【００３７】
図５は、本発明の第４の実施の形態に係る半導体素子の概略構成を例示する平面図である。すなわち、同図に表した半導体素子１０Ｄも、受光集積回路素子であり、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。前述した実施形態と同一の部分については、同一の符号を付して説明を省略する。
【００３８】
本実施形態においては、素子の周辺部を開ループ状に取り囲むように設けられた帯状の膜２０Ｄは、一部で分岐して受光素子１２を両側から取り囲むように延在して配置されている。さらに、遮光膜１３の一部も延在して、受光素子１２の周囲を取り囲むように配置されている。
【００３９】
このように帯状膜を設けることによっても、前述した各実施形態に関して説明した各種のパターン不良を同様に検出することができる。さらに、本実施形態によれば、受光素子１２の周囲を遮光膜１３の一部により取り囲んでいるので、遮光膜１３を接地電位に保持することにより、受光素子１２を確実にシールドすることができる。つまり、帯状膜２０Ｄは、例えば、Ｖｃｃ電位とし、遮光膜１３は接地電位としたような場合においても、受光素子１２を確実にシールドすることができる。
【００４０】
次に、本発明の第５の実施の形態について説明する。
【００４１】
図６は、本発明の第５の実施の形態に係る半導体素子の概略構成を例示する平面図である。すなわち、同図に表した半導体素子１０Ｅも、受光集積回路素子であり、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。前述した実施形態と同一の部分については、同一の符号を付して説明を省略する。
【００４２】
本実施形態においては、遮光膜１３を開ループ状に取り囲むように設けられた帯状の膜２０Ｅは、一部で分岐して受光素子１２を片側から取り囲むように延在して配置されている。さらに、遮光膜１３の一部が延在して、受光素子１２の周囲を取り囲み、電極パッド１６Ｅに接続されている。
【００４３】
このように帯状膜を設けることによっても、前述した各実施形態に関して説明した各種のパターン不良を同様に検出することができる。また、接地電位に維持した遮光膜１３の一部により受光素子１２の周囲を取り囲むことによって、受光素子を確実にシールドすることができる。
【００４４】
さらに、本実施形態によれば、受光素子１２の周囲を取り囲んでいる遮光膜１３の一部分が分断されているような不良を検出することができる。すなわち、同図に符号Ａで例示したように、受光素子１２の周囲において遮光膜１３の一部分が分断されているような場合には、電極パッド１６Ａと１６Ｅとの間が電気的にオープンとなるために、ダイ・ソータにより容易に検出することができるようになる。
【００４５】
次に、本発明の第６の実施の形態について説明する。
【００４６】
図７は、本発明の第６の実施の形態に係る半導体素子の概略構成を例示する平面図である。すなわち、同図に表した半導体素子１０Ｆも、受光集積回路素子であり、半導体基板１１の上に、受光素子１２と遮光膜１３とを有する。前述した実施形態と同一の部分については、同一の符号を付して説明を省略する。
【００４７】
本実施形態においては、素子の周辺部を取り囲むように設けられた帯状の膜２０Ｆは、一部で分岐して受光素子１２を両側から取り囲み分離して配置されている。また、遮光膜１３は、前述した各実施形態と異なり、独立した電極パッドを有さずに遮光膜１３の一部が電極パッド１６Ｂ、１６Ｆとされている。このためには、遮光膜１３の上を覆っている保護膜の一部に開口を設ければ良い。
【００４８】
本実施形態においても、前述した各実施形態に関して説明した各種のパターン不良を同様に検出することができる。また、本実施形態においては、帯状膜２０Ｆが分離されてそれぞれ電極パッド３０Ａ、３０Ｂに接続されている。この帯状膜の分離部分Ｓを、受光素子１２の周囲の適切な箇所に設けることにより、同図に符号Ａで示したような、遮光膜の「除去残り」を確実に検出することができるようになる。
【００４９】
すなわち、遮光膜１３の形成に際しては、ＰＥＰ工程やエッチング工程の際に生ずる種々の不具合により、アルミニウムなどの堆積物が完全に除去できない場合がある。このようにして生ずる「除去残り」は、同図に符号Ａで示したように、受光素子１２の上に存在して受光感度を低下させたり、チップ周辺に残って、ショートの原因となるなどの問題を生ずる。これに対して、本実施形態によれば、帯状膜の分離部分Ｓを設けることにより、「除去残り」を検出することができる。つまり、同図に符号Ａで示したように、分離部分Ｓに「除去残り」が発生すると、帯状膜の電極パッド３０Ａと３０Ｂとは電気的にショートするので、ダイ・ソータで容易に検出することができる。
【００５０】
ここで、帯状膜の分離部分Ｓは、受光素子１２の周囲や、統計的に「除去残り」が発生しやすい箇所に適宜設けることにより、確実に検出することができ、上述したような問題を解消することができるようになる。
【００５１】
一方、本実施形態においては、遮光膜１３に独立した電極パッドを設けず、その一部を電極パッドとしている。その結果として、チップサイズを節約することができる。
【００５２】
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。例えば、遮光膜や帯状膜のパターン形状や配置関係、電極パッドの配置などは、図示した例に限定されず、適宜最適化することができる。
【００５３】
また、本発明は、受光集積回路素子のみならず、半導体基板の上に、遮光膜やシールド膜などのように導電性の薄膜パターンを設ける必要があるすべての半導体素子について同様に適用し、同様の効果を得ることができる。
【００５４】
さらに、その半導体基板の材料は、シリコンに限定されるものではなく、ゲルマニウム、ガリウム砒素、インジウムリン、窒化ガリウム、亜鉛化セレン、その他各種の単元素半導体や化合物半導体などを挙げることができる。
【００５５】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に説明する効果を奏する。
【００５６】
まず、本発明によれば、帯状膜を設けることにより、半導体素子の周辺部における遮光膜の「はみ出し」を容易に検出することができる。すなわち、所定の電極パッドにプローブを接触させて測定すれば、このような「はみ出し」をダイ・ソータで容易に検出することができる。特に、受光素子や発光素子を有する半導体素子の場合には、このような「はみ出し」を確実に除去することが重要であり、本発明は極めて有利に作用する。
【００５７】
また、ダイ・ソータを用いて自動的に不良チップを除去することができるようになるので、従来必要とされていた目視による検査工程を省略することが可能となり、検査工程が簡略化するとともにコストも低減することができる。
【００５８】
さらに、本実施形態によれば、遮光膜の「欠損」やチップの「欠け」も同様にダイ・ソータで容易に検出することができるようになる。
【００５９】
また、本発明によれば、これらの電極パッドは、単に遮光膜のパターン形状の検査用として用いることができるばかりでなく、受光素子や信号処理回路の入出力端子としても利用することができ、チップ面積の増大を抑制しつつ、容易にパターン形状の検査ができるようになる。
【００６０】
以上説明したように、本発明によれば、導電性膜パターンの不良を容易に検出することができる半導体装置及びその検査方法を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図２】本発明の第２の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図３】半導体素子１０Ｂに生ずるパターン不良を例示した説明図である。
【図４】本発明の第３の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図５】本発明の第４の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図６】本発明の第５の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図７】本発明の第６の実施の形態に係る半導体素子の概略構成を例示する平面図である。
【図８】従来の受光集積回路素子の一例を表す概略平面図である。
【図９】遮光膜１３０の形成不良を例示する説明図である。
【符号の説明】
１０Ａ〜Ｆ、１００  半導体素子
１１、１１０  半導体基板
１２、１２０  受光素子
１３、１３０  遮光膜
１５Ａ、１５Ｂ、・・・  電極パッド
１６Ａ、１６Ｂ、・・・  電極パッド
２０、２０Ｂ〜Ｆ  帯状膜
３０Ａ、３０Ｂ、・・・  電極パッド
【図１】
0003550290.tif 000002
【図２】
0003550290.tif 000003
【図３】
0003550290.tif 000004
【図４】
0003550290.tif 000005
【図５】
0003550290.tif 000006
【図６】
0003550290.tif 000007
【図７】
0003550290.tif 000008
【図８】
0003550290.tif 000009
【図９】
0003550290.tif 000010