(57)【特許請求の範囲】
【請求項１】
速度指令値および位置指令値を出力する駆動パターン発生装置であって、入力値に対して線形微分方程式に従う演算を施して前記速度指令値を出力する速度パターン演算手段と、この速度指令値を積分することにより前記位置指令値を発生する積分手段と、与えられる目標位置と前記位置指令値との偏差情報および目標速度に基づいて前記速度パターン演算手段へ入力される値を決定する入力値決定手段とを具備し、該入力値決定手段は、前記偏差の関数の関数値としてその値を決定するものであり、この関数は少なくとも目標速度と減速開始位置をパラメータとして有するものであることを特徴とする駆動パターン発生装置。
【請求項２】
前記速度パターン演算手段は、少なくとも２個の直列に接続された積分演算手段を有し、これらはジャーク量を加速度および速度へ順に変換するものであり、また、少なくとも前記加速度を任意に制限可能な制限器、ならびに、前記速度指令値による速度パターンの形状を決定する応答速度パラメータおよびダンピングパラメータを乗ずる手段を有することを特徴とする請求項１記載の駆動パターン発生装置。
【請求項３】
前記制限器は、前記積分器の出力値に関するものである限りにおいて、ワインドアップ防止機能を有するものであることを特徴とする請求項２記載の駆動パターン発生装置。
【請求項４】
速度指令値および位置指令値を出力する駆動パターン発生装置であって、入力値に対して線形微分方程式に従う演算を施して前記速度指令値を出力する速度パターン演算手段と、この速度指令値を積分することにより前記位置指令値を発生する積分手段と、与えられる目標位置と前記位置指令値との偏差情報および目標速度に基づいて前記速度パターン演算手段へ入力される値を決定する入力値決定手段とを具備し、前記速度パターン演算手段は、少なくとも２個の直列に接続された積分演算手段であって、ジャーク量を加速度および速度へ順に変換する積分演算手段と、少なくとも前記加速度を任意に制限可能な制限器であって、前記積分器の出力値に関するものである限りにおいて、ワインドアップ防止機能を有する制限器と、前記速度指令値による速度パターンの形状を決定する応答速度パラメータおよびダンピングパラメータを乗ずる手段とを有することを特徴とする駆動パターン発生装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体や液晶パネルの露光装置のステージ駆動技術に係る。特に、大画面を分割焼きする分割走査（ステップアンドスキャン）方式露光装置では速度制御と位置決め制御の両点において高精度かつ高速な応答性が要求され、さらに長ストロークのフル加速度移動から精密位置決めまでの高いダイナミックレンジが要求されるが、そのようなモーション制御系の制御技術において適用される駆動パターン発生装置に関する。
【０００２】
【従来の技術】
従来の、駆動パターン発生装置の公知例を開示するものとして例えば特開平４−１５６９２６号、特開平６−３１５２０８号等があるが、これらは列車の運転に関するものであって、乗り心地の快適さの追求と自動化を目指すものであるため、本発明とは、目的と対象分野の違いから来る実現策における質的な差異がある。したがって、以降では、サブミクロンレベルでの精密位置決め技術とそれに同等する速度制御を要求する分野に限定して述べる。
【０００３】
この分野での一般的な駆動パターン発生装置は図２、３に示すような多項式関数に従った駆動パターンを発生する。図２は速度を時間の関数とした場合の駆動パターンを表わす曲線を示し、図３は位置の関数とした場合のものを示す。この分野の精密駆動制御で要求されることは、その駆動系が設置されている環境を含めて制御系の外乱となる機械振動を与えないことである。それは加速度変動、即ちジャーク量を可能な限り抑えることと等価である。従来の技術では、このジャーク量を抑えるという要求を滑らかな曲線を作る作業に置き換えている。すなわち、区分的に異なった多項式を用意して目標速度や加速度制限値を満たすよう係数設定の条件を与える。さらに、それぞれの関数の接続点においては例えば１階微分値の一致する条件を加えてすべての係数を決定する。与える関数は５次式以上の高次多項式が多い。例えば、図２においては、破線で区切られた各区間が一つの多項式関数に対応し、７つの領域に分けられている。
【０００４】
本来、物理系の減衰特性は指数関数的であり、より滑らかな速度曲線を得ることは、究極的にはそれを指数関数で表すことであり、その近似として多項式を選ぶならば自ずと高次数の表現となる。制御演算を行うごとに、この関数値算出を切替処理に合わせて行うことは、ＣＰＵに大きな負荷がかかり、不経済である。しかしながら、多くの制御装置の場合、制御性能向上を目指して制御周期を短縮することが第一命題である。
【０００５】
そこで、従来、多用されている手法としてテーブル参照型の指令値生成手法がある。これは基本的には前記のものと同様な関数を、駆動前あるいはイニシャライズ時に演算しておき、データ列としてメモリにストアしたものを実行時に逐次参照するものである。この方法は、ＣＰＵ負荷の面からは理想的であるが、膨大な記憶容量を要するため、ハードウェア資源の点で非効率的である。
【０００６】
さらに、上記いずれの手法においても、駆動仕様、例えば加速度制限やジャーク量制限から関数の決定に至るまでの処理は複雑であり、ルーチン駆動ならともかく、一時的な動作を実現する場合の煩雑さは無視できないものがある。すなわち種々の駆動パターンに容易に対応できるような柔軟性がない。
【０００７】
【発明が解決しようとしている課題】
このように、従来技術には克服すべき問題点として、まず、関数型指令値を駆動制御時に発生させる手法においては、ＣＰＵにおける演算量が大きく、これが、制御補償演算の性能を左右するサンプリング周期を向上させることに対してマイナス要因となっている点がある。また、テーブル参照型の指令値生成手法では、高価なメモリを多分に用意しておく必要があることに問題がある。さらに、前記いずれの手法においても、関数パラメータの決定や時系列データの作成に事前の演算が必要であり、一時的な応答形状や動作仕様の変更に対応することが困難である。
【０００８】
本発明の目的は、このような従来技術の問題点に鑑み、大きな演算量やメモリ容量を要せず、また駆動パターンの変更にも容易に対応できる、駆動パターン発生装置を提供することにある。
【０００９】
【課題を解決するための手段】
この目的を達成するため、本発明に係る第１の駆動パターン発生装置は、速度指令値および位置指令値を出力する駆動パターン発生装置であって、入力値に対して線形微分方程式に従う演算を施して速度指令値を出力する速度パターン演算手段と、この速度指令値を積分することにより位置指令値を発生する積分手段と、与えられる目標位置と位置指令値との偏差情報および目標速度に基づいて速度パターン演算手段へ入力される値を決定する入力値決定手段とを具備し、該入力値決定手段は、前記偏差の関数の関数値としてその値を決定するものであり、この関数は少なくとも目標速度と減速開始位置をパラメータとして有するものであることを特徴としている。
また、本発明に係る第２の駆動パターン発生装置は、速度指令値および位置指令値を出力する駆動パターン発生装置であって、入力値に対して線形微分方程式に従う演算を施して前記速度指令値を出力する速度パターン演算手段と、この速度指令値を積分することにより前記位置指令値を発生する積分手段と、与えられる目標位置と前記位置指令値との偏差情報および目標速度に基づいて前記速度パターン演算手段へ入力される値を決定する入力値決定手段とを具備し、前記速度パターン演算手段は、少なくとも２個の直列に接続された積分演算手段であって、ジャーク量を加速度および速度へ順に変換する積分演算手段と、少なくとも前記加速度を任意に制限可能な制限器であって、前記積分器の出力値に関するものである限りにおいて、ワインドアップ防止機能を有する制限器と、前記速度指令値による速度パターンの形状を決定する応答速度パラメータおよびダンピングパラメータを乗ずる手段とを有することを特徴としている。
【００１０】
【作用】
本発明は、駆動パターン発生装置に関して次のような基本思想を実現するためのものである。
１．演算量が少ないこと。
２．種々の動作モードに対して統一的な演算であること。
３．設定パラメータが少なく、物理的意味の解り易いものであること。
４．高周波モードを励振させにくいもの。
【００１１】
まず、物理的な妥当性を確保するために２次線形系のダイナミクスを考える。これを伝達関数で表現すると数１式で表すことができる。
【００１２】
【数１】
0003548272.tif 000002
ここでωは立上りスピード、ζはダンピングに関するパラメータである。このモデルを基にした速度軌跡発生手段を考える。数１式の演算は図４に示すブロック線図で見ると理解し易い。演算要素は積分器１、比較器６、および係数ω２  、２ζ／ωとの掛け算器７であり、それぞれが２個ずつの小規模演算である。
【００１３】
この系の出力を速度とすると、その微分値は加速度であり、さらに微分するとジャークである。この関係は２個のシリアル結合した積分器１の入出力関係から図４に図示された順序関係となる。各変数に対する制限値はそれぞれの演算位置に制限器を設けることにより実現される。例えば図５では加速度制限と、ジャーク量制限器５によるジャーク量制限とをインプリメントした場合を示す。アクチュエータが動電型であれば加速度はアンプ電流に比例するので、電流制限値に対応させる加速度指令値制限を与える必要がある。加速度の場合の制限は積分器のワインドアップ防止を考慮して積分演算に作用させる必要がある。また、ジャーク量制限は機械振動を低減する目的で定められる。
【００１４】
制限器付積分は例えば次の処理で実現するものである。ただし、時刻ｋにおける入力がｕ（ｋ）で積分出力がｘ（ｋ）とする。
【００１５】
【表１】
0003548272.tif 000003
ここで、ＢｌｏとＢｈｉはそれぞれ下制限値と上制限値である。ｉｎｔｅｇｒａｔｅ（・）は積分演算を意味する。
【００１６】
図６はステップ状の信号を入力した場合の演算例を示す。このように、出力は線形ダイナミクスに従った滑らかな速度波形となり、応答波形に与える要求仕様が容易に実現される。
また、一般に、積分演算の精度はその実現手段と設定する時間メッシュに依存し、最終値が目標値に一致しないという問題がある。演算器内部にフィードバック構成をもたせていることより、この問題を回避でき、演算精度は純粋に比較演算の精度となり、ＣＰＵのハードウェア精度で実現される。
【００１７】
【実施例】
図１は本発明の一実施例に係る駆動パターン発生装置の構成を示すブロック図である。前述した図５の線形微分方程式による速度指令演算モジュール１０をその内部に有している。本例では制限器を加速度に作用させる場合を示している。速度指令演算モジュール１０の入力側には速度関数４を、出力側には選択器３を用意しており、選択器３への入力は速度指令演算モジュール１０の入出力信号の２つである。この選択器３は入力信号の絶対値の大きくない方を選ぶ機能を有する。選択器３により選択出力された信号は積分器１に入力され、この積分演算出力が位置指令パターンとなる。
【００１８】
速度関数４について詳述する。関数の具体的な形状は要求する駆動パターンの仕様によるが、少なくとも目標速度と減速開始位置に関する２つの情報を表現する必要がある。図１内に示している様な折れ線関数が実現の簡易さから最も有用なものである。この関数は、第一象限即ち正領域において１点の折れ点を持たせており、それを負領域に対称化させたものである。この折れ点の縦軸座標が速度目標値であり、横軸座標が予想停止距離である。停止距離とは一定速度が終了した減速開始位置から目標位置までの距離とする。停止距離予想値は例えば、数３式で決定される。
【００１９】
【数３】
0003548272.tif 000004
ここでＹｃ  、Ｖｒ  、およびａはそれぞれ目標位置、目標速度、および加速度制限値である。これは理想的な場合であるから、実際では位置オーバーシュートを避けるために０．９程度の係数を掛けて利用することが好ましい。
【００２０】
選択器３の機能について説明する。これは、簡単に言えば停止時間を短縮するための細工である。速度パターンの立上げから一定速度移動までは速度指令演算モジュール１０での演算結果が採用される。すなわち、機械系を励振させないために急激な速度変動、例えば波形としてエッジを持つような加速度運動は避けるべきであるが、これを減速時に適用すると減速時間が長引くため、これを短縮化したいという要求が多々ある。このような要求を実現する場合、少なくとも減速開始時は急激なブレーキング動作をさせるべきである。これは速度指令演算モジュール１０での平滑化演算を介さずにその入力信号を直接選択することで実現できる。これが選択器３の機能である。ただし、停止直前では、指数関数状の減衰軌跡を発生するため、位置決め性能を劣化させることはない。
上記の構成によれば、駆動仕様を満足させ且つ速度と位置の真に同期した２つの指令値パターンを発生させることができる。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、駆動パターン発生装置において、線形微分方程式に従った演算により速度指令値を発生させるようにしたため、演算量を減少させることができ、種々の動作モードに対して統一的に対応することができ、メモリ容量は少なくてすみ、そして任意の駆動パターンを容易に生成することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る駆動パターン発生装置のブロック図である。
【図２】従来例に係る速度曲線を時間の関数で表した図である。
【図３】従来例に係る速度曲線を位置の関数で表した図である。
【図４】本発明の作用を説明するためのブロック線図である。
【図５】図４の構成に加速度制限およびジャーク量制限をインプリメントした構成を示すブロック線図である。
【図６】図４の構成による出力波形の例を示した図である。
【符号の説明】
１：積分器、２：制限器付積分器、３：選択器、４：速度関数、５：制限器、６：比較器、７：掛け算器。
【図１】
0003548272.tif 000005
【図２】
0003548272.tif 000006
【図３】
0003548272.tif 000007
【図４】
0003548272.tif 000008
【図５】
0003548272.tif 000009
【図６】
0003548272.tif 000010