(57)【特許請求の範囲】
【請求項１】
一つのまたは並列に入力される複数の入力バースト光パケットから単一の光パルスを発生させる一つまたは複数の光パルス発生器と、
前記単一の光パルスによって前記入力光パケットの一部または全ビット信号を一括で空間的にパラレルに分離させる一つの光−光型シリアル−パラレル変換器と、
該光−光型シリアル−パラレル変換器によりパラレルに展開した並列光信号パルスを低速な電気信号に変換する光電変換器と、
該光電変換器で変換された前記電気信号を処理する電子回路と
を具備することを特徴とする光信号処理装置。
【請求項２】
一つのまたは並列で入力する複数の入力バースト光パケットから単一の光パルスを発生させる一つまたは複数の光パルス発生器と、
前記単一の光パルスを前記入力バースト光パケットが存続する間だけ繰り返される光パルス列に変換する一つまたは複数の光パルス列発生器と、
前記光パルス列によって前記入力バースト光パケットの一定のビット数づつ繰り返し空間的にパラレルに分離させる一つの光−光型シリアル−パラレル変換器と、
該光−光型シリアル−パラレル変換器によりパラレルに展開した並列光信号パルスを低速な並列電気信号に変換する光電変換器と、
該光電変換器により変換された前記並列電気信号を処理する電子回路と
を具備することを特徴とする光信号処理装置。
【請求項３】
請求項１の装置において、前記光パルス発生器は、
直流電源と、
キャパシタと、
入力する光パケットの先頭の光パルスを受光すると前記直流電源から前記キャパシタに電荷を満充電する光導電スイッチと、
前記キャパシタの電圧を微分する微分回路と、
該微分回路から出力する電気パルスにより１個の光パルスを生成する半導体レーザと
を有することを特徴とする光信号処理装置。
【請求項４】
請求項２の装置において、前記入力光信号列は光パケット信号であり、前記光パルス発生器は、
直流電源と、
キャパシタと、
入力する光パケットの先頭の光パルスを受光すると前記直流電源から前記キャパシタに電荷を満充電する光導電スイッチと、
前記キャパシタの電圧を微分する微分回路と、
該微分回路で得られた１個の電気パルスにより１個の光パルスを生成する半導体レーザと、
該半導体レーザで得られた１個の光パルスを入力するループ状の導波路と、
該導波路に挿入した可飽和吸収体及び光増幅器と、
前記導波路で得られる光パルス列を取り出すフォトカプラと
を有することを特徴とする光信号処理装置。
【請求項５】
請求項１または２の装置において、前記光−光型のシリアル−パラレル変換器は、
入力する光パケット信号をｋ本の並列光信号に分波する分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させる光遅延器と、
透過型の面型光スイッチと、
前記光遅延器により１ビットづつ遅延されたｋ本の並列光信号と前記単一の光パルスを前記面型光スイッチの一点に集光するための第１のレンズと、
前記面型光スイッチを透過した前記ｋ本の並列光信号を空間的に分離する第２のレンズと
を有することを特徴とする光信号処理装置。
【請求項６】
請求項１または２の装置において、前記光−光型のシリアル−パラレル変換器は、
入力する光パケット信号をｋ本の並列光信号に分波する分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させる光遅延器と、前記光遅延器で１ビットづつ遅延されたｋ本の並列光信号と円偏光または直線偏光の制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を一点に集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチとを有することを特徴とする光信号処理装置。
【請求項７】
請求項１または２の装置において、前記光−光型のシリアル−パラレル変換器は、
入力する前記光パケット信号をｋ×Ｌ本の並列光信号に分波する分波器と、該分波器で分波されたｋ×Ｌ本の各光信号を１ビットづつ順次遅延させる光遅延器と、
入力する前記単一の光パルスである制御光パルスをＬ本に分波する分波器と、該分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号とＬ本の各前記制御光パルスを伝播させる合計（ｋ＋１）×Ｌ本の光導波路と、該光導波路から出力するそれらの光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記１ビットづつ遅延されたｋ本の前記並列光信号と円偏光または直線偏光の前記制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチと、
前記面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイとを有することを特徴とする光信号処理装置。
【請求項８】
請求項１または２の装置において、前記光−光型のシリアル−パラレル変換器は、
並列で入力するＬ個の前記光パケット信号のそれぞれをｋ本の並列光信号に分波するＬ個の分波器と、該分波器で分波されたｋ本の各光信号を１ビームづつ順次遅延させるＬ個の光遅延器と、
入力する前記単一の光パルスである制御光パルスをＬ本に分波する分波器と、該分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号とＬ本の各前記制御光パルスを伝播させる合計（ｋ＋１）×Ｌ本の光導波路と、該光導波路から出力するそれら光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記並列光信号と円偏光または直線偏光の前記制御光パルスが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を集光するためのレンズと、該レンズにより集光された光を受ける反射型の面型光スイッチと、前記面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイとを有することを特徴とする光信号処理装置。
【請求項９】
請求項１に記載の装置において、前記電子回路が光パケット信号の光ラベル情報を識別するラベル認識回路であって、前記光信号処理装置の全体が光ラベル処理装置として用いられることを特徴とする光信号処理装置。
【請求項１０】
請求項９に記載の装置において、前記光ラベル処理装置をルータに使用したことを特徴とする光信号処理装置。
【請求項１１】
請求項９または１０に記載の装置において、前記電子回路は前記入力する光信号列のラベルを識別するラベル認識回路を含み、前記光信号処理装置は全体として高速光パケット信号の電子メモリアレイへの書き込みが可能な光メモリ装置であることを特徴とする光信号処理装置。
【請求項１２】
入力バースト光パケットから低繰り返しの光パルス列を発生させる光パルス発生器と、
該光パルス列によって前記入力光パケットをｋビットづつ繰り返し空間的にパラレルに分離させる光−光型のシリアル−パラレル変換器と、
該光−光型のシリアル−パラレル変換器によりパラレルに展開したｋ個の並列光信号パルスを低速な並列電気信号に変換するｋ個の光電変換器と、
前記並列電気信号を書き込むための電子メモリアレイと、
該電子メモリアレイから読み出されるｋ個の並列電気信号を再びシリアルな光パケット信号へ再構築するための電気−光型パラレル−シリアル変換器と、
を具備することを特徴とする光メモリ装置。
【請求項１３】
請求項１２の装置において、前記光パルス発生器は、
直流電源と、
キャパシタと、
入力する光パケット信号の先頭パルスを受光すると前記直流電源から前記キャパシタに電荷を満充電させる光導電スイッチと、
前記キャパシタの電圧を微分する微分回路と、
該微分回路で得られる１個の電気パルス信号により１個の光パルスを発生する半導体レーザと、
該半導体レーザで得られた１個の光パルスを入力するループ状の導波路と、
該導波路に挿入した可飽和吸収体及び光増幅器と、
前記導波路で得られる光パルス列を取り出すフォトカプラと
を有することを特徴とする光メモリ装置。
【請求項１４】
請求項１２の装置において、前記光−光型のシリアル−パラレル変換器は、
入力する前記光パケット信号をｋ本の並列光信号に分波する分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させる光遅延器と、
該光遅延器で１ビットづつ遅延されたｋ本の並列光信号と円偏光または直線偏光の前記光パルス列である制御光パルスとが通過する偏光ビームスプリッタと、該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタとλ／４波長板の透過光を一点に集光するためのレンズと、
該レンズにより集光された光を受光する反射型の面型光スイッチとを有することを特徴とする光メモリ装置。
【請求項１５】
請求項１２の装置において、前記光−光型のシリアル−パラレル変換器は、
入力する一つの前記光パケット信号をｋ×Ｌ本の並列光信号に分波する分波器と、該分波器で分波されたｋ×Ｌ本の各光信号を１ビットづつ順次遅延させる光遅延器と、入力する前記光パルス列である制御光パルスをＬ本に分波する分波器と、
前記分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号と前記Ｌ本の各制御光パルスを伝播させる、合計（ｋ＋１）×Ｌ本の光導波路と、該光導波路から出力するそれら光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記光遅延器で１ビットづつ遅延されたｋ本の前記並列光信号と円偏光または直線偏光の前記制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、
前記偏光ビームスプリッタおよび前記λ／４波長板の透過光を集光するためのレンズと、該レンズにより集光された光を受ける反射型の面型光スイッチと、該面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイと
を有することを特徴とする光メモリ装置。
【請求項１６】
請求項１２の装置において、前記光−光型のシリアル−パラレル変換器は、
並列で入力するＬ個の前記光パケット信号のそれぞれをｋ本の並列光信号に分波する１個の分波器と、
該分波器で分波されたｋ本の各光信号を１ビットづつ順次遅延させるＬ個の光遅延器と、
入力する前記光パルス列である制御光パルスをＬ本に分波する分波器と、前記分波器で分波され前記光遅延器で遅延された前記ｋ×Ｌ本の各光信号と前記Ｌ本の各制御光パルスを伝播させる、合計（ｋ＋１）×Ｌ本の光導波路と、該光導波路から出力するそれら光を平行光に変換するための、ｋ＋１個のレンズによって構成されたレンズアレイと、
前記並列光信号と円偏光または直線偏光の前記制御光パルスとが通過する偏光ビームスプリッタと、
該偏光ビームスプリッタの１つまたは２つの出力側の全面に、または中央の制御光パルスが通過する部分のみに配置されたλ／４波長板と、前記偏光ビームスプリッタとおよび前記λ／４波長板の透過光を集光するためのレンズと、
該レンズにより集光された光を受ける反射型の面型光スイッチと、
前記面型光スイッチで反射され前記偏光ビームスプリッタから出力された光を分離して集光するための、ｋ＋１個のレンズによって構成されたレンズアレイと
を有することを特徴とする光メモリ装置。
【請求項１７】
請求項１２の装置において、前記電気−光型のパラレル−シリアル変換器は、
光パルス光源と、
該光パルス光源から出力する光信号をｋ個に分波する分波器と、
分波されたｋ本の並列光信号を前記ｋ個の電子メモリアレイから読み出されたｋ個の並列電気信号で変調するｋ個の光変調器と、
該ｋ個の光変調器の入力側又は出力側においてｋ本の並列光信号を１ビットづつ遅延させる光遅延器と、
遅延されたｋ本の並列光信号を１本の光パルス列に合波して光パケット信号と
する合波器と
を具備することを特徴とする光メモリ装置。
【請求項１８】
請求項１２の装置において、前記電気−光型のパラレル−シリアル変換器は、
前記ｋ個の電子メモリアレイから読み出されたｋ個の並列電気信号をｎ個単位でサンプリングするｍ（ｍ＝ｋ／ｎ）組のサンプルホールド部と、
該サンプルホールド部で前記ｎ個単位でサンプリングされ蓄積された電荷を各々１本の電気パルス列信号として取り出すｍ組の電気−電気型のパラレル−シリアル変換部と、
光パルス光源と、
該光パルス光源から出力する光信号をｍ個に分波する分波器と、
該分波器で分波されたｍ本の並列光信号を前記ｍ組の電気−電気型のパラレル−シリアル変換部から出力するｍ個の並列電気信号で変調するｍ個の光変調器と、
該ｍ個の光変調器の入力側又は出力側においてｍ本の並列光信号を１ビットづつ遅延させる光遅延器と、
該光遅延器で遅延されたｍ本の並列光信号を１本の光パルス列に合波して光パケット信号とする合波器と
を有することを特徴とする光メモリ装置。
【請求項１９】
請求項１２から１８のいずれか１項に記載の装置において、前記光メモリ装置をルータに使用したことを特徴とする光メモリ装置。
【請求項２０】
高速な光パケットの信号処理を可能とする光信号処理方法であって、
一つのまたは並列に入力する複数Ｌ個のバースト光パケット信号の各々を２つに分岐し、
前記２つに分岐した光パケット信号の一方の光パケット信号の先頭ビットを用いて、各々が単一の光パルスを発生させ、
該単一の光パルスを使用して、分岐した他方の光パケット信号の一部または全部を一括でｋ本の並列光信号に変換し、
該ｋ本またはｋ＋Ｌ本の並列光信号を低速な光電変換素子によりｋ個またはｋ＋Ｌ個の低速な並列電気信号に変換し、
該並列電気信号を電子回路に入力する工程を有することを特徴とする光信号処理方法。
【請求項２１】
請求項２０の方法において、前記2つに分岐した光パケット信号の一方の光パケット信号を前記ｋ本の並列光信号に変換する工程は、
前記単一の光パルスを面型光スイッチの１点に照射して、その点における透過率または反射率を変調し、
前記分岐した他方の光パケットをｋ個に分岐させて１ビットづつ順次位相をずらし、それらｋ個の光パケットを前記面型光スイッチの同一点に照射させ、
前記単一光パルスと同じタイミングで前記面型光スイッチに入射した光パケット内の光パルスのみが、該面型光スイッチを透過または反射することにより、光パケットの一部または全部の光パルスをパラレルに変換する工程を含み、
前記並列光パルスを低速な光電変換器により低速な並列電気信号に変換し、前記並列電気信号のラベルの情報をラベル認識回路により読み取ることを特徴とする光信号処理方法。
【請求項２２】
入力するバースト光パケット信号を２つに分岐し、
該分岐した光パケット信号の一方の光パケット信号を用いて当該光パケット信号のビット周期のｋ倍の周期の光パルス列を発生させ、
該光パルス列を使用して他方の分岐した光パケット信号をｋ本の並列光信号に変換し、
該ｋ本の並列光信号をｋ個の並列電気信号に変換し、
該ｋ個の並列電気信号を電子回路により構成されたｋ個の電子メモリアレイに書き込み、
前記ｋ個の電子メモリアレイからｋ個の並列電気信号を同時に読み出した該ｋ個の並列電気信号を１本の光パルス列に変換して光パケット信号として出力する工程を有することを特徴とする光メモリ方法。
【請求項２３】
請求項２２の方法において、前記2つに分岐した光パケット信号の一方の光パケット信号をｋ本の並列光信号に変換する工程は、
前記光パケットをもとに発生させた光パルス列を面型光スイッチの１点に照射して、その点における透過率または反射率を変調し、
他方の分岐した光パケットをｋ個に分岐させ、１ビットづつ位相をずらし、それらｋ個の光パケットを該面型光スイッチの同一点に照射させ、
前記光パルス列と同じタイミングで前記面型光スイッチに入射した光パケット内の光パルスのみが、該面型光スイッチを透過または反射することにより、光パケットをｋビットづつパラレルに変換する工程を含み、
前記並列光パルスを低速な光電変換器により低速な並列電気信号に変換し、前記並列電気信号をシリコン系電子メモリアレイに書き込むことを特徴とする光メモリ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光パケット等の光パルス列を入力してシリアル―パラレル変換や、並列電気信号を一つの光信号に変換するパラレル‐シリアル変換等を行う光信号処理方法および装置に関する。
【０００２】
さらにまた、本発明は、高速の光パケットのアドレス情報等を認識するためのラベル処理方法および装置に関する。
【０００３】
さらにまた、本発明は、高速の光パケット信号を電子回路によるメモリに自由に書き込み、かつ読み出し、再び光パケット信号として出力させる光メモリ方法および装置に関する。
【０００４】
さらにまた、本発明は、上記シリアル―パラレル変換、光クロックパルス発生、ラベル処理、光メモリ等の技術を組み合わせることで、ルータや光コンピュータなどの高次機能を実現することに関する。
【０００５】
【従来の技術】
近年、インターネットに代表されるデータ通信の爆発的増加に伴い、光信号の高速化の要求が高まっている。しかし、光信号を受光素子で電気信号に変換した後、１０Ｇｂｐｓ以上の電気信号を従来の電子回路でそのまま処理することが問題となってきている。例えば、光パケット通信では、ルータ等において、光パケットのラベルに含有されるアドレス情報を解読して出力ポートを判別するためのラベル認識機能や、光パケット同士の衝突回避のためにそのパケット信号を任意の時間だけ遅延させるようなバッファメモリ機能が必要であるが、従来ではそれらラベル認識処理やメモリ処理の機能はシリコン系のＬＳＩで構成されているため、その動作速度は１Ｇｂｐｓ以下となってしまう。
そのため、高速の光パケット信号に対して、このラベル認識処理やメモリ処理を実現することは、従来のシリコン系電子回路を用いたのでは、困難になってきている。
【０００６】
そこで近年では、図１９に示すように、高速光パケット信号を受光素子を用いたＯ／Ｅ（光／電気）受信回路１により電気信号に変換し、その電気信号からＩｎＰまたはＧａＡｓ系の高速電子回路技術を用いた電気クロック信号発生器２によりクロック信号を抽出するとともに、そのクロック信号により電気シリアル―パラレル変換器３において高速電気信号を複数の低速な電気信号へパラレル変換した後、ラベル認識を可能としたり、一方メモリ処理では、それらパラレル変換された電気信号をＳＲＡＭのメモリセルアレイ４に記憶させ、さらにそれら電気信号を読み出す際にも、メモリセルアレイ４から読み出した複数の低速な出力電気信号を、電子回路技術を用いた電気パラレル―シリアル変換器５により高速なシリアル電気信号に再構成し、最後にこの高速なシリアル電気信号をＥ／Ｏ（電気／光）送信回路６により光パケット信号に変換する方法が考えられている。
【０００７】
しかし、このような方法では、クロック発生、シリアル―パラレル変換、およびその逆変換をすべて電子回路２、３、５に依存しているため、４０Ｇｂｐｓ程度の速度が限界であると考えられる。さらに、ＩｎＰまたはＧａＡｓ系高速電子回路技術によりシリアル―パラレル変換を行い、複数の低速な信号に変換する場合、高速な電気信号を順次半分の速度に分周する（４０ＧＨｚ→２０ＧＨｚ→・・・→数１００ＭＨｚ）必要があるため、かなりの段数が必要となり、またそれぞれの段におけるクロック抽出および位相制御等の問題も発生する。また、これら電子回路を用いた場合は、全体の消費電力も相当大きくなると予想される。しかも、電子回路を用いた従来のクロック抽出では、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：位相ロックループ）によるフィードバックをかけ、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  ０ｓｃｉｌｌｔｏｒ：電圧制御発振器）の発振周波数をロックする必要があるため、バースト的に入力するパケット信号に対しては、瞬時にクロックを抽出することが不可能である。
一方、上記システムとは独立に、高速なシリアル光信号のパラレル変換（空間変換時間ともいう）に関するいくつかの研究が行われている。従来の光シリアル―パラレル変換方法として、高速な光信号を複数に分岐し、それぞれの光信号を高速な光―光スイッチを用いて、低速な光信号に変換する方法が考えられる。例えば、１００Ｇｂｐｓの高速な光信号を１０Ｇｂｐｓの低速な光信号１０本にパラレル変換する場合は、１０個の光―光スイッチを使用していた。
【０００８】
その他の光シリアル―パラレル変換方法として、複数の表面出射２次高調波発生を用いた方法（Ｓｈｉｈ−Ｃｈｅｎ  Ｗａｎｇ  ｅｔ  ａ１．，  Ｊ．  Ｌｉｈｇｔｗａｖｅ  Ｔｅｃｈｎｏ１．  Ｖｏ１．１４，  Ｎｏ．１２，  Ｐ．２７３６  （ｌ９９６））、エキシトン的巨大非線形効果を用いた方法（Ｋ．  Ｅｍａ  ｅｔ  ａ１．，Ａｐｐ１．  Ｒｈｙｓ．  Ｌｅｔｔ．  Ｖｏｌ．５９，  Ｎｏ．２５，  ｐ．２７９９  （１９９１））、ホログラムを用いた方法  （Ｐ．Ｃ．Ｓｕｎｅｔａ１．，  ０ｐｔ．Ｌｅｔｔ．  Ｖｏ１．２０，  Ｎｏ．１６，  ｐ．１７２８  （１９９５））などがあった。
【０００９】
【発明が解決しようとする課題】
しかし、光シリアル―光パラレル変換に複数の光―光スイッチを用いた従来方法では、かなり大掛かりな装置となる上、消費電力も大きくなるという問題があった。さらに、表面出射２次高調波発生を用いた従来の方法は、非共鳴の光非線形効果を用いるために、極端に効率が悪く、損失が非常に大きいという問題がある。また、エキシトン的巨大非線形効果を用いた従来の方法は、大きな非線形効果を得るために、非線形媒質を液体へリウム温度に冷やす必要があるなどの問題がある。さらに、ホログラムを用いた従来の方法は回折効果を用いているために、極端に損失が大きいなどの問題がある。したがって、このような従来方法はいずれも極端なランニングコストを要し、かつ非効率であり、長期にわたって安定した性能を維持することは非常に困難であるという問題を孕んでいる。
【００１０】
そこで、本発明の第１の目的は、上述の従来技術の課題を解決するため、入力する高速な光パケット信号が、自分自ら低速な並列光信号への変換を行うことにより、様々なシリコン系電子回路による光信号処理を、低消費電力かつ比較的簡単な構成で実現できるようにすることにある。
【００１１】
また、本発明の第２の目的は、上述の従来技術の課題を解決するため、入力光パケットから単一の光パルスを発生させ、その光パルスを用いて、光パケットのラベル部分を一括でパラレル変換し、上記シリコン系電子回路としてラベル認識回路に導くことにより、バースト的に入力される高速光パケットのラベル情報の読取等を瞬時に実現できるようにすることである。
【００１２】
また、本発明の第３の目的は、上述の従来技術の課題を解決するため、高速かつ低消費電力で、かつバースト信号に対応可能な光メモリ方法および装置を実現することにある。
【００１３】
さらに、本発明の第４の目的は、上記のシリアル―パラレル変換、光クロックパルス発生、ラベル処理、光メモリ等の技術を組み合わせることで、高性能なルータや光コンピュータなどの高次機能を実現することにある。
【００１４】
【課題を解決するための手段】
本発明の光信号処理方法は、入力する高速なバースト光パケットが自分自ら低速なパラレル信号に変換することにより、動作速度は低速であるが高い機能性を有するシリコン系電子回路での信号処理を可能とするものである。前述した従来の電子回路では、クロック抽出を行い、光パケット信号の分周を繰り返すことにより（１０ＧＨｚ→５ＧＨｚ、２本→２．５ＧＨｚ、４本→・・）、低速な並列電気信号へ変換する必要があるため、随時クロックの分周およびタイミング調整が必要であった。それに対し、本発明の第一の方法では、光パケット信号の先頭ビットを基に単一の光パルスを発生させ、それによって、光パケットの一部または全部を一括で光の状態のままにパラレル変換するものであり、極めて簡便な構成によって、高速光信号処理が実現できる。
【００１５】
本発明の第１の光信号処理方法では、前述したように、入力バースト光パケット信号から、常に一定のタイミングで単一の光パルスを発生させる必要がある。そのため、本方法では、光パケットを光伝導スイッチに照射させ、そこで発生した電荷をキャパシタに送り込み蓄積させる。光パケットの先頭ビットで発生した電荷がキャパシタを満充電すると、キャパシタの電位は一定に固定され、その後に続く光パルスがどのようなパターンで光伝導スイッチに照射されようとも、キャパシタの電位は変化しない。先頭ビットにより急峻に立ち上がったキャパシタの電位を、ＣＲ微分回路で微分することにより、電気パルスへ変換し、その電気パルスを用いて、半導体レーザを駆動して光パルスを発生させる。この本発明の方法の利点としては、光パケットの到来に対し、常に先頭ビットから光パルスがつくられるため、光パケットの入射から単一光パルスの発生までのタイミングが常に一定であり、従来の電子回路では適用困難であったバースト的に入射する光パケットに対しても瞬時に単一パルスを発生させることが可能である。さらに、入射する光パケットの偏光状態には依存することなく動作し、かつ出力の光パルスの偏光状態は常に一定にすることができる（この特性は、後述する光−光型シリアル−パラレル変換器に必要不可欠である）。さらに、先頭ビットがキャパシタを満充電した後は、強度の依存性がなくなるため、入力光パケットの強度が変動した場合でも、出力光パルスの強度を一定にすることができる。さらに、従来の電子回路による方法では４０ＧＨｚのクロックを抽出する場合には当然その電子回路にそれだけの高速性が必要であるが、本発明の方法では、半導体レーザのＧａｉｎ−ｓｗｉｔｃｈ法（数１００ｐｓの電気パルスから２０ｐｓ以下の光パルスを発生させる）を利用しているため、本発明の電子回路部分の帯域は数ＧＨｚ程度で十分である。
【００１８】
本発明の第２の光信号処理方法は、上記単一光パルスをループ状の光導波路により光パルス列に変換し、上述した光―光シリアル―パラレル変換器により、光パケットをｋビットづつ順次一括でのパラレル変換を繰り返すことにより、光パケット全体を低速なｋ本の光信号列へ変換し、低速な光電変換器でｋ本の電気信号列へ変換し、シリコン系電子回路で処理を行うものである。本方法は光パケット長が長く、全体を処理したい場合に有効であり、例えば、電子回路として、シリコン系電子メモリを用いることにより、極めて高速な光パケット信号を自由に電子メモリに書き込むことが可能となる。さらに電子メモリから読み出されたｋ個の並列電気信号は、電気―光型のパラレル―シリアル変換器（詳細は後述）により再び高速な光パケット信号へ再構築され出力される。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００２０】
前述したように、光信号の高速化に伴い、高速光信号を直接に従来のシリコン電子回路で処理することは困難となってきている。図１の（Ａ）および図１の（Ｂ）は本発明の光信号処理装置の構成例を示す図である。高速な光パケット信号を２つに分岐させ、一方を光パルス発生器１０２に導き、光パルスを発生させ、光―光型シリアル―パラレル変換器１０４において、他方の分岐した光パケット信号を空間的にパラレルに変換する。後は、光電変換器として低速な受光素子アレイ１０６を用いて、それら短パルスの光信号を低速な電気信号へ変換し、シリコンＬＳＩで構成された電子回路１０８で処理をおこなうものである。これにより、高速な光パケット信号（電子回路の動作速度×パラレル数）の信号処理が可能となる。
【００２１】
図１の（Ａ）は、光パルス発生器１０２において、一つの光パケットの到来ごとに１つの光パルスを発生させ、それによって光パケットの全ビットを一括でパラレル変換するものであり、光パケットのビット数が少ない場合（＜１００）に有効である。例えば、インターネットに代表される光データ通信では、光パケットそのもののビット長は長いが、そのアドレス情報等を有するラベル（またはヘッダ）の部分は数１０ビット程度であり、そのラベル部分のみを一括でパラレル変換し、シリコンＬＳＩ１０８内のラベル認識回路（後述の図１３のラベル認識回路３４）で処理を行うことにより、極めて高速な光パケットのアドレス抽出を可能にすることができる。
【００２２】
さらに、光コンピュータ等においては、３２ビットまたは６４ビット高速光データに対する信号処理が必要となる。この場合、例えば、電子回路１０８として、Ｄ／Ａコンバータを用いることにより、高速デジタルーアナログ変換器を構成することが可能である。また、図１の（Ａ）を２つ並列に置いて、そのパラレル信号を一つの論理演算回路（図示しない）へ入力させることにより、２つの高速光データ信号間の、極めて高速な論理演算器を構成することができる。
【００２３】
一方、パケット長が長い光パケット全体を処理しようとした場合、図１の（Ａ）の方法ではパラレル数が極めて膨大となり、光―光型シリアル―パラレル変換器１０４を構成することが困難となる。その場合には、図１の（Ｂ）に示すように、光パルス発生器１０２において、低繰り返しの光パルス列（入力する光パケットのビット間隔のｋ倍の周期をもつ）を発生させ、それにより光―光型シリアル―パラレル変換器１０４で光パケット信号をｋビットづつ繰り返しパラレル変換して、低速な受光素子１０６で低速な電気信号に変換後、電子回路１０８で処理を実行させる。例えば、高速な光パケット信号全体を、シリコン系電子メモリ（後述の図１４のＳｉ系ＲＡＭアレイ４００）に記憶させたい場合がこれにあたる。
【００２４】
以降、これらを構成する光パルス発生器１０２、光―光型シリアル―パラレル変換器１０４、および図１の（Ａ）の一実施例である高速光ラベル処理回路、図１の（Ｂ）の一実施例である光メモリについて詳細に述べる。なお、光メモリに関しては、記録した光パケットを読み出す際に、パラレルな電気信号からもとの光パケットへ再構築する必要があるが、それを含めて後に述べる。
【００２５】
［光―光型のシリアル―パラレル変換器］
図２は本発明の一実施形態の光―光型のシリアル―パラレル変換器２００の構成を示す図である。図２において、２０１は入力する光シリアル信号をｋ本に分波する光分波器、２０２は分波された並列の各光信号を順次１ビットずつ遅延する光遅延器、２０３は集光レンズ、２０４は透過型の面型スイッチ（光―光スイッチ）、および２０５は集光レンズである。
【００２６】
入力した光パケットは分波器２０１によりｋ本に分けられ、さらにそれぞれが１ビット分づつずれるように遅延させる。この時、ｋ本の並列光信号のある時間タイミングに着目すると、元の光パケットの連続するｋ個のビットの光パルスが１つずつ含まれることとなる。ｋ本の並列光信号は、図２では平面的に表現されているが、紙面に垂直方向に２次元的に配列されていても問題はない。紙面に垂直方向に５×５のマトリクス状に配列されている場合を例とすると、その中央の１本のみが制御光パルスで、その周囲の残りの２４本が分波器２０１で分波された並列光信号である。これら２４本の並列光信号と１本の制御光パルスは前方の集光レンズ２０３によって、面型光スイッチ２０４上の１点に集光される。
【００２７】
面型光スイッチ２０４には、制御光パルスが照射されると、活性層内の吸収係数が減少することにより透過率が増加する吸収飽和型や、活性層内の屈折率が変化することにより透過率が変化するエタロン型などが用いられる。いずれの場合も制御光パルス（光クロック）が「０」の状態では、面型光スイッチ２０４の透過率が極めて低く、それらの並列光信号は通過できないが、制御光パルスが「１」の状態では、その透過率が上昇して、それらの並列光信号が通過できるようになる。
【００２８】
空間的に配置された２４本の並列光信号は各ポートごとに１ビット分づつ遅延がかけられているため、制御光パルスが光スイッチ２０４に到達した時間タイミングにおいて、元の光信号の連続する２４ビットのデータが同時に並列に光スイッチ２０４に到達することとなる。よって、制御光パルスにより光スイッチ２０４の透過率が上昇すると、全ポートの２４ビットのデータは、同時に光スイッチ２０４を通過し、後方のレンズ２０５により再び空間的にパラレルに展開される。これにより高速な光信号（光パケット）の情報は、制御光パルスに同期する低速な２４本の並列光信号へパラレル変換されたことになる。このときの制御光パルスの周期は、元の光パケットのビット周期の２４倍である。
【００２９】
図３は面型光スイッチとして反射型の面型光スイッチ２１１を使用した光シリアル―パラレル変換器の実施形態を示す図である。図２に示した面型光スイッチ２０４の片方の面（図３の左側面）に１００％ミラーを蒸着して反射型とすることにより、活性層における吸収係数または屈折率の変化の増強を図り、消光比を大きくした反射型の面型光スイッチ２１１を実現することが可能となる。ここでは個別のマイクロレンズアレイ２０６に取り付けられた多数の光ファイバ２０７から１個の制御光Ａと複数の信号光Ｂが入射される。２０８は光入射面にそのマイクロレンズアレイ２０６が取り付けられた偏光ビームスプリッタ（ＰＢＳ：ｐｏｌａｒｉｚｉｎｇ  ｂｅａｍ  ｓｐｌｉｔｔｅｒ）、２０９はこのＰＢＳ２０８の集光レンズ２１０の側に配置されたλ／４波長板である。
【００３０】
制御光Ａと各信号光Ｂを、ＰＢＳ２０８を通過する直線偏光に設定することにより、信号光Ｂは反射型の面型光スイッチ２１１上で反射した後、λ／４波長板２０９を往復することにより、９０度回転した直線偏光になるので、それら信号光ＢはＰＢＳ２０８により反射されてパラレルの光パルス列として取り出される。
【００３１】
しかし、この方法の場合は、制御光Ａが「０」の状態でも面型光スイッチ２１１で完全に吸収されない一部の信号光が面型光スイッチ２１１で反射されて、出力されてしまうおそれがあるので、信号光ＢのＯｎ／Ｏｆｆ比（制御光が「１」の場合と「０」の場合での出力信号光の強度の比）を大きくするためには、面型光スイッチ２１１の吸収係数の変化を大きくする必要があり、そのためには制御光Ａの強度を大きくすることが必要となってしまう。そこで、制御光Ａをあまり大きくすることなく、信号光ＢのＯｎ／Ｏｆｆ比を大きくするには、制御光Ａが「０」の状態での信号光Ｂの出力を極力押さえることが必須となる。
【００３２】
そこで、ここでは、図４に示すように、光信号を分波して得た並列光信号および制御光は、ＰＢＳ２０８を通過する直線偏光に予め設定されており、中央の制御光のみがλ／４波長板２０９を通過するように、λ／４波長板２０９の大きさと位置を設定している。このため、制御光のみがλ／４波長板２０９により円偏光に変換され、その他の並列光信号は直線偏光のままの状態で、レンズ２１０により反射型の面型光スイッチ２１１の一点に照射される。このときの動作原理を吸収飽和型の面型光スイッチを例に以下に説明する。
【００３３】
電子および正孔は、１つのエネルギー状態に対し、アップスピンとダウンスピンの２つの状態が縮退して存在する。今、電子―重い正孔の励起子遷移を考えると、光スイッチ２１１の多重量子井戸層（ｍｕｌｔｉｐｌｅ  ｑｕａｎｔｕｍ  ｗｅｌｌｓ  ｌａｙｅｒ；ＭＱＷ  層）の一点に、円偏光の制御光が入射した場合には一方のスピンのみを、直線偏光の並列光信号が入射した場合は両方のスピンを、励起することになる。その結果、円偏光の「１」の制御光で一方のスピンのみを励起した場合には、そのスピンと相互作用のある偏光状態の並列光信号のみが、吸収および屈折率の変化を感じる。すなわち、この場合、直線偏光の並列光信号を照射すると、制御光と同じ円偏光成分のみが、制御光により変調を受けることになり、面型光スイッチ２１１で反射された並列光信号は楕円偏光となるため、ＰＢＳ２０８により反射されることになる。一方、制御光が「０」の場合は、並列光信号はその偏光状態を変えることができないので、ＰＢＳ２０８で反射されることなく、そのままもとのポートへ戻ることとなり、出力光はほとんど「０」となる。
【００３４】
本方法による面型光スイッチ２１１のスイッチング速度は、スピン緩和時間とキャリア寿命の短い方で決まる。活性層として―般に使われる摂氏５００度で成長した多重量子井戸層の場合、キャリア寿命はナノ秒オーダーであるため、数１０ｐｓであるスピン緩和時間までスイッチ速度を改善することができる。一方、摂氏２００度程度の低温で成長させ、ドーパントとしてｐ型元素またはＢｅを１０３７ｃｍ−３以上添加することにより、キャリア寿命を１０ｐｓ以下とした量子井戸層を用いると、さらに高速な面光スイッチを作ることが可能となる。
【００３５】
ところで、上記方法では、並列光信号の偏光状態は直線偏光に限定されることとなる。しかし実際の光通信等での応用を考えると、任意の偏光状態の光信号に対して動作することが必要となる。そこで、図５では、ＰＢＳ２０８の隣合う２つの側に、反射型の面型光スイッチ２１１，２１１Ａ、λ／４波長板２０９，２０９Ａ、およびレンズ２１０，２１０Ａをおのおの配置し、制御光に円偏光を用いることにより、並列光信号に対する偏光無依存性を可能としている。
【００３６】
中央の円偏光の制御光は、ＰＢＳ２０８により２つの同じ強度の直交した直線偏光に分岐され、それぞれλ／４波長板２０９、２０９Ａを通過することにより再び円偏光となり、面型光スイッチ２１１，２１１Ａを照射して、並列光信号を反射させる。この場合、面型光スイッチ２１１，２１１Ａに照射される制御光強度は全く等しいため、両者の反射率は等しくなる。
【００３７】
そのため、任意の偏光で入射した並列光信号は、その偏光状態に応じてＰＢＳ２０８で分岐し、光スイッチ２１１，２１１Ａで反射されるが、光信号の偏光状態にかかわらず、２つの面型光スイッチ２１１，２１１Ａによりそれぞれ反射された並列光信号強度の和は常に等しくなり、再びＰＢＳ２０８で合波されて出力される。すなわち、これにより光信号に対する偏光無依存性を実現することが可能となる。
【００３８】
図２−図５の方法において、パラレル変換の数を多くするためには、マイクロレンズアレイ２０６を多くする必要があり、それに伴い、集光レンズ２１０の直径に対する各入力光のビーム径の割合が小さくなるため、集光レンズ２１０で集光したときのスポットの大きさが大きくなり、同じパワー密度を得るためには制御光パルスのエネルギーを大きくする必要が生じるおそれがある。また、全ての光信号が同一のスポットに集中するため、光信号のみで可飽和吸収効果等の非線形効果が起きてしまい、制御光を照射したときの効果が薄れれてしまうおそれや、光を吸収することにより発生する熱の影響が大きく出てしまうおそれがある。
【００３９】
そこで、図６に示すように、マイクロレンズアレイ２０６の一つのレンズからＬ本の光ファイバを束ねて光信号を入射させる方法が考えられる。今Ｌ＝２の場合を考える。制御光パルスの入力ポートにＡ１とＡ２の光ファイバを近接に配置すると、各々から出た制御光パルスはわずかな角度の違いを持って伝播し、集光レンズ２１０により、面型光スイッチの異なる２点に集光される。光パケット信号を入力させるポートも同様にＢ１とＢ２の光ファイバを近接して配置させると、Ｂ１、Ｂ２から入力させた光パケット信号はそれぞれＡ１、Ａ２と同一のスポットへ集光される。図７に示すように、分岐された光パケット信号は１ビットづつ遅延がかけられており、２つに分岐した制御光パルスは両者同時に、全てのビットがそろう時間タイミングにおいて、面型光スイッチ２１１に照射される。面型光スイッチ２１１上の異なる２点で反射した光は、再び異なる角度で伝播し、出力側に配置されたマイクロレンズアレイ２０６によって、異なる２点に集光される。受光素子アレイ１０６は、これらパラレル変換された光パルスを独立に受光可能なように配置している。本方法によって、マイクロレンズアレイの規模大きくすることなく、パラレル変換数をＬ倍に増加することができる。
【００４０】
一方、従来の電気的手法では、複数の光パケットを処理するためには、同じ数の電気シリアルーパラレル変換器が必要であったが、本方法を用いれば、図８に示すように、Ｂ１、Ｂ２のポートから別の光パケット信号を入射させることにより、一つの光―光シリアル―パラレル変換器を用いて、複数の光パケット信号のパラレル変換処理を独立かつ同時に実行することが可能となる。
【００４１】
図２−図８に示す光信号と制御光の入力ポートを逆にすることにより、例えば図９（図２と対応）に示すような、光シリアル―光パラレル変換を行う光信号処理装置も提供可能となる。すなわち、図９では光信号を高速の信号光Ａと低速繰り返しプローブ光Ｂの２種類とし、図２において制御光を入力するポートからシリアルの光信号Ａを入射させ、図２において光信号を入力するポートからパラレルのプローブ光Ｂ（作用の性質の違いにより、ここでは制御光ではなくプローブ光と呼ぶ）を入力させることにより、１個のシリアル信号光Ａを複数のプローブ光Ｂによってシリアル―パラレル変換する。その際、この信号光Ａとプローブ光Ｂの光パルス列は、図２と同様に、集光レンズ２０３によって例えば半導体多重量子井戸層を有する透過型の面型光スイッチ２０４上の１点に集光される。
【００４２】
空間的に配置された複数のプローブ光Ｂは、各ポートごとに信号光Ａの１ビット分だけ遅延がかけられ、且つ位相が互いに異なっている。そして、このプローブ光Ｂの本数がｋであるとすると、その各プローブ光Ｂの周期は信号光Ａの１ビットのｋ倍である。よって、信号光Ａのあるビットは第１のプローブ光、２番目のビットは第２のプローブ光、３番目のビットは第３のプローブ光、・・・ｋ番目のビットは第ｋのプローブ光と同期している。このため、プローブ光Ｂと同期している信号光Ａのビットが「１」のときには、信号光が面型光スイッチ２０４の透過率を増加させるため、当該プローブ光が「１」となり、プローブ光Ｂと同期している信号光Ａのビットが「０」のときは当該プローブ光が「０」となって、レンズ２０５側に現れる。
【００４３】
このように、各ポートのプローブ光Ｂは、信号光Ａにより面型光スイッチ２０４の多重量子井戸層で順次透過率を変調され、後方の集光レンズ２０５により再び空間的にパラレルに展開される。これにより、高速な信号光Ａの情報は、より低速な複数個の光信号にパラレル変換されたことになる。
【００４４】
図３―図８の構成においても、上記と同様に光シリアル―光パラレル変換を行うことが可能である。さらに、分波器２０１、光遅延器２０２、および光ファイバアレイ２０７をＰＬＣ等のガラス導波路で一体的に構成することにより、全体としてさらに小型化を行うことが可能である。
【００４５】
上述した実施形態では、面型光スイッチ２０４または２１１の一点のみで作用するため、面型光スイッチ２０４または２１１は１個または２個のみを必要し、そのため極めて小型で、全体として低消費電力な素子を作製することが可能となる。
【００４６】
［光パルス発生装置］
図１０は上述した光シリアル―パラレル変換に必要な制御光パルス（または、プローブパルス）を発生する光パルス発生装置の実施形態の構成例を示す回路図である。
【００４７】
図１０において、７１は光パケットから単一の光パルスを生成する単発光パルス発生器であり、電源４１、光導電スイッチ４２、キャパシタ４３、微分回路４４、および半導体レーザ（ＬＤ）４５とから成る。７２はこの単発光パルス発生器７１で発生した単一光パルスを連続光パルスに変換する光パルス列発生器であり、ＰＬＣ  （Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ：プレーナ型光導波路）上に構成されたループ状の導波路８１、光カプラ８２、可飽和吸収体８３、および光増幅器８４とから成る。
【００４８】
単発光パルス発生器７１は、直流電源  （ＤＣ電源）４１により電圧Ｖａが印加された受光素子としての光伝導スイッチ４２、その光伝導スイッチ４２から出力する光電流を充電するキャパシタ４３、そのキャパシタ４３の電圧を微分する微分回路４４、その微分回路４４の出力パルスにより駆動されて１個の光パルスを発生する半導体レーザ４５とから成る。
【００４９】
この構成においては、図１１のタイムチャートに示すように、光伝導スイッチ４２に最初の光パルスが入力すると、電圧Ｖａにより光電流が流れて、キャパシタ４３が充電される。キャパシタ４３が満充電されて光伝導スイッチ４２の両端の電位が同じになると、その後に入射する光パルスがあっても光伝導スイッチ４２とキャパシタ４３の共通接続点ａの電位はＶａから変化することなく一定値を保持する。微分回路４４ではこのキャパシタ４３の電圧Ｖａの立ち上がりを検出して電気パルスを生成し、その電気パルスにより半導体レーザ４５が駆動される。よって、複数の光パルスが入力したとしても、先頭の１個の光パルスによってのみ半導体レーザ４５が駆動される。
【００５０】
すなわち、単発光パルス発生器７１は、先頭ビットを常に「１」と規定した光パケットを光伝導スイッチ４２に照射すると、１つの光パルスを発生する。放電回路（図示しない）により１パケット単位でキャパシタ４３の電荷を消滅させれば、光パケットが到来する度に１つの光パルスが単発光パルス発生器７１から発生する。
【００５１】
この単一の光パルスは、光パルス列発生器７２のループ状の導波路８１に入射し、その一部は光カプラ８２により出力側に取り出されるが、残りの光パルスは光増幅器８４によりその損失を補償されて導波路８１のループをぐるぐる回ることとなる。よって、この導波路８１のループ長を調整することによって、所望の周期の制御光パルス列を出力側に取り出すことができる。
【００５２】
ループ状の導波路８１に挿入されている可飽和吸収体８３は、光強度により透過率が異なるものであり、光増幅器８４から放出される自然放出光の発振を押さえるためのものである。また、光増幅器８４の制御信号としてキャパシタ４３の電圧を用いることにより、光パケットの続く間のみ、光パルスを出力し続け、光パケットの終了とほぼ同時に光パルスの出力を終了させることができる。なお、ここではＰＬＣによる導波路８１を使用したが、光ファイバを用いた導波路を用いてもよい。
【００５３】
図１２は上記の単発光パルス発生器７１に、繰り返し光パルスを発生する別の構成の光パルス列発生器７２Ａを組み合わせた制御光パルス列発生装置の構成を示す図である。この光パルス列発生器７２Ａは、ＰＢＳ８５、λ／４波長板８６、本図において左側面に無反射膜が施され右側面に３０％程度の適当な反射膜が施された光増幅器８７、および本図において左側面に高反射膜を施した可飽和吸収体８８とからなる。
【００５４】
この光パルス列発生器７２Ａでは、単発光パルス発生器７１から１個の光パルスが入力すると、その光パルスはＰＢＳ８５とλ／４波長板８６を通過して円偏光となり、さらに可飽和吸収体８８で反射して再度λ／４波長板８６を通過することによって、元の入力時の光パルスの偏光と９０度直交した偏光の直線偏光に変換され、ＰＢＳ８５により反射されて外部に出力される。このとき、可飽和吸収体８８で反射された光パルスの一部は再度光増幅器８７で増幅された後、光増幅器８７の右側面で反射し、再度可飽和吸収体８８で反射される。これを繰り返すことにより、出力側から制御光のパルス列を取り出すことができる。
【００５５】
図１２の光パルス列発生器７２Ａの構成では、光増幅器８７と可飽和吸収体８８の距離を調整することにより、所望の周期のパルス列を得ることが可能となる。なお、ここではＰＢＳ８５とλ／４波長板８６を用いることにより簡便な光サーキュレータ機能を実現しているが、光サーキュレータ機能を有するものであれば、他の構成のものであっても、全て同様に用いることができる。
【００５６】
このように、本実施形態の光パルス発生装置では、極めて簡便かつ小型な構成で、光パケットの先頭ビットのみを正確に抽出するため、従来の電気的手法では困難であった高速なバースト信号からの単一光パルスの発生を可能としている。さらに本実施形態の光パルス発生装置では、先頭ビットがキャパシタを充電した後は、その強度に関係なく動作するため、入力光パケットの強度が変動した場合でも、出力光パルスの強度を一定にすることができる。また、任意の偏光状態の入力光パケットに対して、出力光パルスの偏光状態を一定に固定することが可能である。これは前記光―光型シリアル―パラレル変換器の制御光（またはプローブ光）として用いる際には必要不可欠な条件である。また、従来の電気的手法では、高速光パケットからクロックを抽出するには、同じ帯域を有する高速な電子回路が必要であったが、本実施形態の光パルス発生装置では、半導体レーザのＧａｉｎ−ｓｗｉｔｃｈ法をもちいているため、その駆動電気パルスは数１００ｐｓ程度で十分であり、すなわち電子回路に要求される帯域は数ＧＨｚ程度の遅いもので構わない。半導体レーザのＧａｉｎ−ｓｗｉｔｃｈ法で直接発生する光パルスは、現在の技術では１０−２０ｐｓ程度であり、１０―４０Ｇｂｐｓ程度の光パケットに対応可能であるが、さらにファイバ等を用いたパルス圧縮技術を用いると、３ｐｓ程度へ容易に圧縮できるため、１００Ｇｂｐｓ以上の極めて高速な光パケット処理への対応が可能となる。さらに、この光パケットの到来ごとに発生する単一光パルスを、図１０または図１２の構成により、任意の周期の光パルス列を発生させることができる。
【００５７】
［ラベル認識回路］
従来の技術の欄で述べたように、光パケット通信では、ルータにおいて、高速な光パケットのラベル（ヘッダともいう）に含まれるアドレス情報を瞬時に読み取る必要がある。図１３は前述の単一パルス発生器７１と光シリアル―パラレル変換器を組み合わせた、光パケットのラベル情報を処理する光信号処理装置の実施形態を示す図である。
【００５８】
図１３において、入力した光パケットは２つに分岐され、その一方は図１０で説明した単発光パルス発生器７１に入力されて、１個の制御光パルスを発生し、この制御光パルスは図２−図８で説明した光シリアル―パラレル変換器３２に送り込まれる。分岐された他方の光パケットは、分波器２３でラベルのビット数と同数のｎ個に分波され、光遅延器２４でそのｎ個が１ビットづつ遅延された後、光シリアル―パラレル変換器３２へ送り込まれ、上記制御パルスにより光シリアル―パラレル変換器３２の面型光スイッチ２０４のゲートを開かせる。
【００５９】
その際、光パルス発生器７１から出力する制御光パルスのタイミングを、ある適切な時間にあわせると、同じ時間タイミングに光ラベルの全てのパルスが同時に面型光スイッチ２０４に照射されるようになる。そのため、制御光によってある瞬間だけ面型光スイッチ２０４のゲートが開かれると、光ラベルの全ての光パルスは、空間的にパラレルに出力されることとなる。光シリアル―パラレル変換器３２から出射するこれらパラレルなｎ個の光パルスは、ｎ個の低速な受光素子を具備する光電変換部３３により電気信号に変換され、その電気信号はその後シリコンＬＳＩで構成されるラベル処理回路３４に送られ、ラベル処理回路３４によりそのラベルの情報の解読が可能となる。
【００６０】
ところで、入力した光パケットを２つに分岐し、一方の光パケットから単発光パルス発生器７１により生成した１個の制御光パルスを上記の分波器２３と同様な分波器と上記の光遅延器２４と同様な光遅延器を通してラベルのビット数と同数のｎ個のプロープ光を発生し、このプロープ光と上記分岐した他方の光パケットとを、図９で説明した光シリアル―パラレル変換器に送り込む構成としても、図９から分かるように、光パケットのラベル部分の光シリアル―パラレル変換は可能であり、よってラベル識別は可能である。しかしこの場合は、図１３の構成と異なり、光パケットのラベル部分を一括でパラレル変換できないので、ラベル情報の瞬時読取には適さない。
【００６１】
［光メモリ］
次に、本発明を適用したの光メモリの実施形態について説明する。本実施形態では、前述の実施形態と同様に、入力する光パケットの先頭のビットを常に「１」に設定し、光パケットが入力する度に、常に同じタイミングで単一の光パルスを発生させ、これをループ状の光導波路に入れて、当該光パケットのビット周期のｋ倍の周期の光パルス列を発生させる。また、その光パルス列を使用して、入力する光パケットを光―光型のシリアル―パラレル変換によりｋ本の並列光信号に変換し、このｋ本の並列光信号を受光素子によりｋ個の並列電気信号に変換してから、電子回路により構成されたｋ個のメモリ回路に同時に書き込む。そのｋ個のメモリ回路からの読み出しは、ｋ個の並列電気信号を同時に読み出し、電気―光型のパラレル―シリアル変換により１本の光パルス列に変換して光パケットとして出力する。
【００６２】
光―光型のシリアル―パラレル変換は、半導体多重量子井戸層を有する透過型又は反射型の面型光スイッチを使用することにより、極めて小型で全体として低消費電力を実現する。電気―光型のパラレル―シリアル変換でも、後述のように極めて簡便な構成とする。このように入出力部分には光を積極的に利用し、かつメモリ部分にはＳｉ系電子メモリ回路を用いる構成により、極めて高速なバースト光信号への対応が可能な、かつ大容量・小型・低消費電力の光メモリの実現が可能となる。以下、詳しく説明する。
【００６３】
図１４は本発明による光メモリ装置の全体構成を示す図である。入力する光パケットＰは分波器（図示しない）により２つに分岐され、その一方は図１０または図１２で説明した光パルス列発生器１００に入力し、そこで元の光パケットのビット周期のｋ倍の周期の低速な光パルス列が発生する。その光パルス列は前述した光―光型のシリアル―パラレル変換器２００に入力し、そこで他方の光パケットをｋ本の低速な（元の光パケットのビット周期のｋ倍の周期の）並列光パルス列信号に変換する。この並列光パルス列信号はｋビットづつ同時に出力される。このｋビットの並列光パルス列信号は、各々低速な受光素子アレイ３００により電気信号に変換され、この電気信号はコラムおよびローアドレスが共通化されたＳｉ系メモリセルアレイ４０１のｋ個のアレイに１つづつ同時に保持される。
【００６４】
Ｓｉ系メモリセルアレイのアレイ４００（以下、メモリアレイと呼ぶ）は、図１５に示すように、受光素子アレイ３００を構成するｋ個の受光素子３０１に対応して、ｋ個のメモリセルアレイ４０１を有し、制御回路４０２で制御されるカラムアドレス回路４０３とローアドレス回路４０４とにより読み書きが行われる。すなわち、両アドレス回路４０３，４０４で１つのアドレスを指定すると、ｋ個のデータが同時に各メモリセルアレイ４０１に書き込まれる。このように、光パルス列発生器１００によって発生された光パルス列によって、光パケットが続く間だけ、光パケットはｋビットづつ次々とパラレル変換され、メモリアレイ４００に書き込まれることにより、光パケット全体が電子メモリ回路に書き込まれることになる。このときの光パケット信号のビットレートは、メモリセルアレイ４０１の書き込み速度のｋ倍の速度まで高速化することが可能となる。
【００６５】
また、各メモリセルアレイ４０１に書き込まれたデータを読み出す際には、両アドレス回路４０３，４０４でアドレスを指定する度にｋ個づつ同時にデータが出力される。このようにして読み出された電気データは、電気―光型のパラレル―シリアル変換器５００により、再び高速な１本の光パケット信号として出力されることとなる。
【００６６】
メモリアレイ４００からのｋ個の出力電気信号を電気―光型のパラレル―シリアル変換器５００に送り込む方法としては、図１６の左側に示すように、面発光レーザ４０５で電気信号を光信号に変換後、その光信号を再び受光素子５０１で電気信号に変換する光Ｉ／Ｏ方式や、あるいは図１６の右側に示すように、ソルダーボンディング法により接点４０６と接点５０２とを張り付けて電気信号のまま送り込む方法等が使用できる。
【００６７】
［電気―光型のパラレル―シリアル変換器］
図１７は上記電気―光型のパラレル―シリアル変換器５００の構成例を示す図である。５０３は元の光パケットのビット周期のｋ倍の周期のパルスを発振する光パルス光源である。５０４は分波器、５０５はｋ個の光変調器、５０６は光遅延器、および５０７は光合波器であり、以上のうち導波路部分はＰＬＣにより構成されている。なお、光遅延器５０６は分波器５０４と光変調器５０５の間に設けても良い。
【００６８】
上記したように、メモリアレイ４００では、書き込まれたデータのアドレスを指定して読み出すと、アドレスを共通化されたｋ個のメモリセルアレイ４０１からｋ個の低速な電気信号が同時に出力される。これらｋ個の並列電気信号は、ｋ個の光変調器５０５にそれぞれ供給される。光パルス光源５０３からの光パルスは、分波器５０４によりｋ本に分けられ、ｋ個の光変調器５０５を通過する際に、上記したｋ個の電気信号により変調を受け、変調を受けたそれら光パルスは光遅延器５０６により１ビットづつの遅延を受けた後に、合波器５０７で合波される。以上により、ｋ個の低速な並列電気信号は再びビット周期が１／ｋ倍の元の高速な１本の光パケットに再構築される。
【００６９】
図１８は電気―光型のパラレル―シリアル変換器５００の別の構成例を示す図である。図１７に示した電気―光型のパラレル―シリアル変換器５００では、ｋが大きい場合は、大量の光変調器が必要になってしまう。
【００７０】
そこで、このようにｋが大きい場合は、図１８に示すように、ｋ個の並列電気信号をｎ個単位で束ねて、ｍ本の並列電気信号列を作成し（ｋ＝ｎ×ｍ）、上述と同様に、ｍ個の光変調器５０５Ａにより再び元の高速な光パケット信号を出力させる。これにより、必要とする光変調器の数を大幅に削減（１／ｎ）することが可能となる。
【００７１】
ｎ個の並列電気信号を束ねるには、ｎ個のトランジスタ５０８のドレインに、ＲＡＭアレイ４００から同時に出力するｋ個の並列電気信号の内のｎ個をそれぞれバイアス電源として供給する。図１８では１組のｎ個のトランジスタ５０８とその関連部分のみを示しているがこのような回路をｍ組使用する。そして、各トランジスタ５０８のゲートに電気パルスを入力して、電気信号の一部をサンプリングし、そのサンプリング信号でそのトランジスタのソースに接続されたキャパシタ５０９を充電する。以上のトランジスタ５０８とキャパシタ５０９はサンプルホールド部を構成し、ここでｎ個の電気信号が同時にサンプルホールドされる。
【００７２】
さらに、光クロック（周期は元の光パケットのビット周期のｋ倍）をＰＬＣ等で構成された光遅延器５１１で１ビットずつ遅延して、ｎ個の光伝導スイッチ５１０に順次照射することにより、各キャパシタ５０９に蓄積された電荷は順に放電して、負荷抵抗５１２によりｎ個のパルスが連続する電気パルス列信号に変換される。以上の光伝導スイッチ５１０、光遅延器５１１、負荷抵抗５１２は電気―電気型のパラレル―シリアル変換部を構成する。
【００７３】
上記のようにして得られた電気パルス列信号は、光変調器５０５Ａの１個に入力する。この場合は、ｋ個の並列信号がｍ本ごとｎ回に分けて光変調器５０５Ａで変調されることになる。なお、ここで使用する光パルス光源５０３Ａから出力するパルス周期は、元の光パケットのビット周期のｍ倍とする。このようにして、ｋ個づつのデータが順次読み出され、全体として元の光パケットが出力されることになる。
【００７４】
以上述べたように、本発明の上記の実施形態によれば、高速なバースト的光パケット信号を、Ｓｉ系メモリ回路に書き込み、再び高速光パケットとして自由に読み出すことが可能な大容量光メモリ装置が小型・低消費電力で実現できる。
【００７５】
［他の実施形態］
本発明の光メモリ装置は、ルータ装置において光パケットどうしの衝突を回避するための光バッファメモリとして、用いることが可能であり、さらに大量のデータを保管し随時出しいれを行うデータセンタにおいて、高速な光パケット信号の送受信のための光メモリ装置としても利用することができる。さらに、高速光コンピュータにおいては、瞬時にデータのやり取りを行うキャッシュメモリとしても用いることができる。さらに、高速な光パケット信号を一旦メモリに蓄えた後、読み出す際により低速な光パケットとして出力させることにより（低速から高速の変換も可）、エッジノード等において必要な、ビットレート変換器としても用いることが可能である。
【００７６】
また、以上の説明から理解できるように、本発明は、本発明による上述したシリアル―パラレル変換、光クロックパルス発生、パラレル−シリアル変換等の技術を組み合わせることで、ラベル処理、光メモリ、光ビットレート変換等の機能を実現することが可能であり、さらにそれらを融合することにより高性能なルータや光コンピュータなどの高次機能の光情報処理装置または光情報処理システムを実現できる。
【００７７】
【発明の効果】
以上説明したように、本発明によれば、低消費電力で、簡便かつ小型に、高速光信号処理装置を構成することが可能となる。
【００７８】
また、本発明によれば、バースト信号への対応も可能であり、かつ高速光パケットの部分的処理や全体的処理も自由に可能である。
【００７９】
また、本発明によれば、上述したシリアル―パラレル変換、光クロックパルス発生、パラレル−シリアル変換等の技術を組み合わせ、電子回路として、ラベル認識回路や電子メモリを用いることにより、将来の極めて高速なルータの機能として不可欠である高速光ラベル認識（光パケットのアドレス情報等を読み取り、出力ポートを判断する機能）や、高速光バッファメモリ（光パケットどうしが出力ポートで衝突しないように、光パケットを一時的に退避させる機能）、光ビットレート変換（高速な光パケットを低速な光パケットへ変換、またはその逆）等を実現することができる。
【００８０】
さらに、本発明によるラベル処理、光メモリ、光ビットレート変換等の機能を融合することにより、高性能なルータや光コンピュータなどの高次機能の光情報処理装置または光情報処理システムを実現できる。
【図面の簡単な説明】
【図１】本発明の光信号処理装置の構成例を示すブロック図である。
【図２】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図３】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図４】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図５】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図６】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図７】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図８】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図９】光信号列をシリアル―パラレル変換する本発明の一実施形態の説明図である。
【図１０】本発明の一実施形態における光パルス発生装置の回路図である。
【図１１】図１０の単一パルス発生器のタイムチャートである。
【図１２】本発明の一実施形態における光パルス発生装置の回路図である。
【図１３】光パケットのラベル認識を行う本発明の一実施形態における光信号処理装置のブロック図である。
【図１４】本発明の一実施形態における光ランダムアクセスメモリ装置のブロック図である。
【図１５】Ｓｉ系ＲＡＭアレイ部分の詳細な説明図である。
【図１６】Ｓｉ系ＲＡＭアレイから出力する電気データを電気―光型のパラレル―シリアル変換器に転送する手法の説明図である。
【図１７】本発明の一実施形態における電気―光型のパラレル―シリアル変換器の説明図である。
【図１８】本発明の一実施形態における別の例の電気―光型のパラレル―シリアル変換器の説明図である。
【図１９】従来の光パケット通信系の構成例を示すブロック図である。
【符号の説明】
１  Ｏ／Ｅ受信回路
２  電気クロック信号発生器
３  電気シリアル―パラレル変換器
４  Ｓｉメモリセルアレイ
５  電気パラレル―シリアル変換器
６  Ｅ／Ｏ送信回路
２３  分波器
２４  光遅延器
３２  光―光型シリアル―パラレル変換器
３４  ラベル認識回路
３５  光電変換器
４１  電源
４２  光導電スイッチ
４３  キャパシタ
４４  微分回路
４５  半導体レーザ（ＬＤ）
７１  単一光パルス発生器
７２、７２Ａ  光パルス列発生器
８１  ループ状の導波器
８２  光カプラ
８３  可飽和吸収体
８４  光増幅器
８５  偏光ビームスプリッタ（ＰＢＳ）
８６  λ／４波長板
８７  光増幅器
８８  可飽和吸収体
１００  光パルス列発生器
１０２  光パルス発生器
１０４  光―光型シリアル―パラレル変換器
１０６  受光素子アレイ
１０８  シリコン電子回路
２００  光―光型シリアル―パラレル変換器
２０１  分波器
２０２  光遅延器
２０３，２０５  集光レンズ
２０４  透過型の面型光スイッチ
２０６  マイクロレンズアレイ
２０７  光ファイバ（光ファイバアレイ）
２０８  偏光ビームスプリッタ（ＰＢＳ）
２０９  λ／４波長板
２１０  集光レンズ
２１１  反射型の面型光スイッチ
３００  受光素子アレイ
３０１  受光素子
４００  Ｓｉ系ＲＡＭアレイ
４０１  メモリセルアレイ
４０２  制御回路
４０３  カラムアドレス回路
４０４  ローアドレス回路
４０５  面発光レーザ
４０６、５０２  接点
５００  電気―光型パラレル―シリアル変換器
５０１  受光素子
５０３、５０３Ａ  光パルス光源
５０４、５０４Ａ  分波器
５０５、５０５Ａ  光変調器
５０６、５０６Ａ  光遅延器
５０７、５０７Ａ  合波器
【図１】
0003577289.tif 000002
【図２】
0003577289.tif 000003
【図３】
0003577289.tif 000004
【図４】
0003577289.tif 000005
【図５】
0003577289.tif 000006
【図６】
0003577289.tif 000007
【図７】
0003577289.tif 000008
【図８】
0003577289.tif 000009
【図９】
0003577289.tif 000010
【図１０】
0003577289.tif 000011
【図１１】
0003577289.tif 000012
【図１２】
0003577289.tif 000013
【図１３】
0003577289.tif 000014
【図１４】
0003577289.tif 000015
【図１５】
0003577289.tif 000016
【図１６】
0003577289.tif 000017
【図１７】
0003577289.tif 000018
【図１８】
0003577289.tif 000019
【図１９】
0003577289.tif 000020