【事件の表示】
　特願２００２−２２８１５８「アンテナ一体型高周波無線装置」拒絶査定不服審判事件〔平成１６年　３月　４日出願公開、特開２００４−　７２３５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年８月６日の出願であって、平成１９年３月８日付けで拒絶査定がなされ、これに対し、同年４月１２日に拒絶査定に対する審判請求がなされるとともに、同年５月１０日付けで審判請求時の手続補正がなされたものである。
　
第２．補正却下の決定
［補正却下の決定の結論］
　　平成１９年５月１０日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　上記手続補正（以下、「本件補正」という。）は出願当初の明細書の特許請求の範囲の請求項１に記載された
　「一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子及び／又はコプレーナ線路で構成されたコプレーナ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、
　マイクロストリップ端子又はコプレーナ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え、
　前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士がそれぞれ電気的及び物理的に接続されることを特徴とするアンテナ一体型高周波無線装置。」
という発明（以下、「本願発明」という。）を、補正後の特許請求の範囲の請求項１に記載された
　「一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子及び／又はコプレーナ線路で構成されたコプレーナ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンの一部又は全部をなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、
　マイクロストリップ端子又はコプレーナ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え、
　前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士が、前記積層基板のマイクロストリップ端子が通過信号の周波数帯域において前記高周波部品各々のマイクロストリップ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、及び／又は、前記積層基板のコプレーナ端子が通過信号の周波数帯域において前記高周波部品各々のコプレーナ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、それぞれ電気的及び物理的に接続されることを特徴とするアンテナ一体型高周波無線装置。」
という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、補正前の「前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士がそれぞれ電気的及び物理的に接続される」という構成を「前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士及び／又はコプレーナ端子同士が、前記積層基板のマイクロストリップ端子が通過信号の周波数帯域において前記高周波部品各々のマイクロストリップ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、及び／又は、前記積層基板のコプレーナ端子が通過信号の周波数帯域において前記高周波部品各々のコプレーナ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、それぞれ電気的及び物理的に接続される」という構成に限定することにより特許請求の範囲を減縮するものである。
　したがって、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（新規事項）及び平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号（補正の目的）の規定に適合している。
　
３．独立特許要件について
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．本願発明と補正後の発明」の項で「補正後の発明」として認定したとおりである。
　
（２）引用発明及び周知技術
　Ａ．原審の拒絶理由に引用された特開平８−５６１１３号公報（以下、「引用例」という。）には図面とともに以下の事項が記載されている。
　イ．「【請求項５】　前記第２の誘電体基板の上面に接地導体膜を積層するとともに、前記接地導体膜の上面に誘電体膜を積層した第２の誘電体基板と、前記誘電体膜の上面に設けられたマイクロストリップ線路と、前記第２の誘電体基板の下面に設けられた第３の平面アンテナと、前記マイクロストリップ線路上にフリップチップ実装により実装された第２の半導体基板と、前記第２の半導体基板に設けられた信号を検波する信号検波回路または信号を発生する信号発生回路と、前記第２の誘電体基板と前記接地導体と前記誘電体膜とを貫き、前記第３の平面アンテナと前記マイクロストリップ線路とを接続させるスルーホールとを具備するミリ波用検波器。
【請求項６】　請求項５記載のスルーホールの代わりに、第３の平面アンテナの給電点の上方部の接地導体膜に、スロット結合により給電を行う穴を設け、マイクロストリップ線路と前記第３の平面アンテナとをスロット結合により給電を行うことを特徴とする請求項５記載のミリ波用検波器。」（２頁１欄、請求項５、６）
　ロ．「【００２２】（実施例３）以下、本発明の第３の実施例について、図面を参照しながら説明する。図４は本発明の第３の実施例におけるミリ波用検波器の構造を示す断面図、図５は同立体図である。
【００２３】図４、図５において、５は検波回路を構成したガリウム砒素による第２の半導体基板である。７は給電用のマイクロストリップ線路で、図１、図２、図３の第１、第２の実施例と異なる点は、第１の半導体基板１の代わりに第２の誘電体基板１３を用い、第２の誘電体基板１３の裏面に第３の平面アンテナ１４を設け、スルーホール１５により、マイクロストリップ線路７と第３の平面アンテナ１４を接続した点である。
【００２４】このような構成とすることにより第３の平面アンテナ１４と、第２の半導体基板１３上の検波回路を異なる面上に構成できるため、ガリウム砒素による第２の半導体基板５が第３の平面アンテナ１４の放射パターンに与える影響を小さくすることができる。また、立体的な構造のため、小形化が実現できる。
【００２５】（実施例４）以下、本発明の第４の実施例について、図面を参照しながら説明する。図６は本発明の第４の実施例におけるミリ波用検波器の構造を示す断面図である。
【００２６】図６において、図４の第３の実施例と異なる点は、第３の平面アンテナ１４と給電用のマイクロストリップ線路７との結合をスロット１６による電磁界結合を用いた点である。
【００２７】このような構成とすることにより、第２の誘電体基板１３にスルーホールを設ける必要がなく、製作が容易となる。」（４頁５欄〜6欄、段落２２〜２７）
　
　上記引用例の記載及び関連する図面ならびにこの分野における技術常識を考慮すると、上記「第２の誘電体基板１３」はいわゆる「積層基板」であり、当該基板の裏面（即ち、一方の表面）には「第３の平面アンテナ」(即ち、アンテナ素子）が形成され、他の表面には端部を有する「マイクロストリップ線路７」(即ち、マイクロストリップ線路で構成されたマイクロストリップ端子を有する回路パターン）が形成され、前記基板内部の同一面に設けられた「接地導体膜２」は前記「アンテナ素子」のグランド層と前記「回路パターン」の一部をなす「マイクロストリップ線路」のグランド層として作用する共通の接地導体膜である。
　また上記「第２の半導体基板５」は内部に「検波回路」を備え、「マイクロストリップ線路上にフリップチップ実装により実装され」る「第２の誘電体基板」とは別体の「半導体基板」であり、前記フリップチップ実装における基板側の接続部分はマイクロストリップ線路接続用端子であり、前記マイクロストリップ線路と前記基板の端子は例えばフリップチップ実装において慣用されている半田バンプによりそれぞれの接続部分において電気的及び物理的に接続されるものである。
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が開示されている。
（引用発明）
　「一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンをなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、
　端子を有する別体の半導体基板を備え、
　前記積層基板と前記半導体基板との端子同士が、それぞれ電気的及び物理的に接続されるミリ波検波器。」
　
　Ｂ．例えば、特開２０００−３３２０６０号公報（以下、「周知例１」という。）、特開２００１−２６８１９０号公報（以下、「周知例２」という。）又は特開２０００−１３４０９５号公報（以下、「周知例３」という。）には図面とともに以下の事項が記載されている。
（周知例１）
　イ．「【請求項１】  集積回路を内蔵した半導体チップの一方の面に設けられた電極パッドに金属ろう材を用いた突起電極を形成し、この突起電極を用いて前記電極パッドと前記電極パッドに位置合わせされた配線基板上のランドとをろう付けする半導体装置の製造方法において、
前記電極パッド上に突起電極を形成する突起電極形成工程と、
前記ランド上にフラックスを塗布するフラックス塗布工程と、
前記突起電極が形成された半導体チップをフリップチップ接続装置のボンディング工具に吸着させ、前記突起電極と前記ランドとを位置合わせする位置合わせ工程と、
前記ボンディング工具を下降させ、前記突起電極と前記ランド上のフラックスとを接触させる接触工程と、
前記ボンディング工具を加熱して前記フラックスを活性化するフラックス活性化工程と、
前記ボンディング工具を所定距離上昇させ、接触している前記ランドと前記突起電極とを引き離す分離工程と、
前記ボンディング工具を加熱して、前記突起電極を溶融する溶融工程と、
前記ボンディング工具を下降させ、溶融した前記突起電極と前記ランドとを接触させてろう付けを行うろう付け工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】（・・・中略・・・）
【請求項３】（・・・中略・・・）
【請求項４】（・・・中略・・・）
【請求項５】  前記半導体チップの他方の面に外部電極を設け、チップサイズパッケージを構成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。」（２頁１欄、請求項１〜５）
　
（周知例２）
　イ．「【００３５】図５は、このＲＦモジュール５の一例を示すものである。このＲＦモジュール５では、セラミック基板（或いは有機基板）５１の内層或いは外層に、共振器（フィルタ）５２、キャパシタ５３、インダクタ５４等が多層化技術により組み込まれ、内蔵化されている。各機能素子間は、これらを繋ぐ配線パターン、スルーホール等により電気的に接続されており、セラミック基板５１自体が一つの機能部品として動作する。
【００３６】そして、これら機能素子が内蔵されたセラミック基板５１に、その他のチップ部品５５やＲＦ半導体ＬＳＩ５６を実装することで、一つのチップ部品としてＲＦモジュール５が構成されている。
【００３７】ここで、ＲＦ半導体ＬＳＩ５６は、フリップチップ接続によりセラミック基板５１に搭載されており、接続による厚さの増加が抑えられている。フリップチップ接続は、半導体チップ表面の電極上にバンプと呼ばれる突起電極を形成し、表裏逆にして配線基板の電極とバンプとを位置合わせし、いわゆるフェースダウンボンディングで接続する実装方法である。本例でも、ＲＦ半導体ＬＳＩ５６にバンプ（例えば、はんだバンプ）５７に形成し、これをセラミック基板５１の電極と位置合わせし、これを加熱溶融することでフェースダウンボンディングされている。このフリップチップ接続によれば、例えばワイヤーボンディングと比べて、ワイヤーの引き回し空間が不要となり、特に高さ方向の寸法を大幅に削減することができる。
【００３８】ベースバンドＬＳＩ４は、通信の信号処理及び、後述するメモリー機能をコントロールするコントローラ、或いは通信モジュールがホスト側インターフェースに挿入された際のインターフェース機能を司る機能等を有するＬＳＩである。また、場合によっては、本例の通信モジュールに搭載の通信機能を用いて、インターネット接続を行った場合の個人情報やプロバイダ情報を格納しておくことで、半自動的に特定のサイトへの接続や情報の発信、受信を可能にせしめるような機能も有する。
【００３９】上記ベースバンドＬＳＩ４は、単一のＬＳＩチップとして構成することができれば理想的であるが、様々な機能を盛り込む必要があるため、通常は複数のＬＳＩチップを組み合わせることにより構成される。
【００４０】このとき、スペースファクタ等を考慮すると、先のＲＦモジュール５の場合と同様、フリップチップ接続を利用した縦積み構造とすることが有利である。
【００４１】図６は、２つのＬＳＩチップを縦積みしたベースバンドＬＳＩ４の一例を示すものである。
【００４２】このベースバンドＬＳＩ４は、第１の半導体ＬＳＩ４１の上に、第２の半導体ＬＳＩ（例えば、フラッシュＲＯＭ）４２が載置され、さらにこれらが中間基板（インターポーザ基板）４３に搭載された縦積み状態のチップサイズパッケージとして構成されている。
【００４３】上記第１の半導体ＬＳＩ４１と第２の半導体ＬＳＩ４２とは、フリップチップ接続されており、高さ方向の寸法を抑える構造とされている。具体的には、第２の半導体ＬＳＩ４２にバンプ４２ａが形成され、第１の半導体ＬＳＩ４１の電極と位置合わせして、フェースダウンボンディングされている。
【００４４】上記第２の半導体ＬＳＩ４２を搭載した第１の半導体ＬＳＩ４１は、さらに中間基板４３に実装されている。この場合、第１の半導体ＬＳＩ４１と中間基板４３とは、ワイヤー４４を利用したワイヤーボンディングにより電極間が電気的に接続されている。３つ以上の半導体チップを縦積みする場合にも、フリップチップ接続とワイヤーボンディングとを適宜組み合わせることで、高さ方向の寸法を抑えながら電気的に接続することが可能となる。
【００４５】そして、これら第１の半導体ＬＳＩ４１、第２の半導体ＬＳＩ４２は、樹脂４５によりモールドされ保護され、上記中間基板４３をはんだボール４６を用いてはんだ付けすることで、フレキシブル配線基板７に電気的、機械的に固定されている。」（４頁５〜６欄、段落３５〜４５）
　
（周知例３）
　イ．「【００４４】さらに、本発明のＰＬＬモジュールは、配線基板上に直接にフリップチップ実装する以外にも、チップサイズパッケージのように、配線基板上に間接的にフリップチップ実装してもよい。」（５頁７欄、段落４４）
　
　例えば上記周知例１〜３に開示されているように「半導体基板を配線基板上にフリップチップ実装する場合、必要に応じて前記半導体基板をパッケージ化して実装する」技術手段は周知である。
　
　Ｃ．例えば、特開２０００−１８３２３１号公報（以下、「周知例４」という。）、特開２０００−１８３１０６号公報（以下、「周知例５」という。）又は特開２０００−２６０９０６号公報（以下、「周知例６」という。）には図面とともに以下の事項が記載されている。
（周知例４）
　イ．「【課題】  回路基板と半導体チップとの接合時にインピーダンスの不整合により損失が生じないようにする。
【解決手段】  回路基板１の一部を誘電率の異なる低誘電体５にて構成し、誘電率の異なる低誘電体５の領域で配線幅Ｗを拡張して変更することにより、半導体チップ６と回路基板１との接合箇所におけるインピーダンス合わせを容易に行い、インピーダンスの不整合を調整して、インピーダンスの不整合による損失を低減する。」（１頁、要約）
　ロ．「【請求項１】  回路基板上に半導体チップをフリップチップ実装した半導体装置であって、
前記回路基板の一部に誘電率の異なる領域を形成し、
前記誘電率の異なる領域上に線路を設け、かつ、前記誘電体の領域での線路幅を変更したことを特徴とする半導体装置。」（２頁１欄、請求項１）
　
（周知例５）
　イ．「【００３１】
【実施例】次に、本発明の高周波用部品の接続構造について具体例を説明する。
【００３２】まず、比誘電率が９．６で厚みが１００μｍの誘電体基板からなる基体に対して上面のほぼ全面にわたる金属導体膜を接地導体として被着形成した。また、基体の下面にマイクロストリップ線路の線路導体を線路幅９５μｍで形成し、その先端に接続パッドを接続した。これにより、第１の高周波用部品を作製した。
【００３３】一方、比誘電率が８．８で１層あたりの厚みが２００μｍの誘電体層を積層して成る基体に対して下面および内層に金属導体膜を複数の接地導体として形成した。
【００３４】また、基体の上面にマイクロストリップ線路の線路導体を形成し、第１の高周波用部品の接続パッドと対応する位置に形成した接続パッドと接続した。ここで、内層の接地導体のうち最上面側の接地導体には、第１の高周波用部品の線路導体と対向する部位にその線路導体と対応した形状の導体非形成領域を設けた。これにより、第２の高周波用部品を作製した。
【００３５】そして、これら第１の高周波用部品と第２の高周波用部品とを接続パッド同士が向かい合うようにして高さｈ（ｈ＝１０，３０，５０μｍ）の金属バンプによりフリップチップ実装法により接続することにより、図１に示す本発明の高周波用部品の接続構造である試料Ａを作製した。」（４頁６欄、段落３１〜３５）
　ロ．「【００３９】図３は高周波用部品の接続構造の試料Ａ・試料Ｂ・試料Ｃの特性インピーダンスを示す線図であり、横軸は第２の高周波用部品においてその上面から導体非形成領域が設けられている接地導体での誘電体層の層数を示している。すなわち、層数０が試料Ｃに相当し層数１が試料Ａ、層数２が試料Ｂに相当する。また、縦軸は特性インピーダンス（単位：Ω）を表わしている。また、実線（ｈ１０）・破線（ｈ３０）・点線（ｈ５０）で示した特性曲線は、試料Ａ・試料Ｂ・試料Ｃの各試料においてバンプ高さｈをそれぞれ１０μｍ・３０μｍ・５０μｍとしたときの各バンプ高さによる特性インピーダンスの変化を示している。
【００４０】この結果より分かるように、本発明の高周波用部品の接続構造である試料Ａおよび試料Ｂは、従来の高周波用部品の接続構造である試料Ｃと比べて、特性インピーダンスが設計値である５０Ωに近い値を有しているためにインピーダンス整合がなされ、良好な高周波電気的特性を有している。」（５頁７欄、段落３９〜４０）
　
（周知例６）
　イ．「【０００３】ＭＭＩＣモジュールにおいては、実装基板と、この実装基板に実装された高周波集積回路（以下、ＭＭＩＣとする）を備える半導体チップとから構成される。図２には、従来のＭＭＩＣが示されている。実装基板１０には、バンプ１２，１４，１６を介して半導体チップ５０がフリップチップ実装されている。
【０００４】実装基板１０の表面２０には、高周波信号が入出力する高周波信号線２２，２４があり、実装基板１０内部には、接地面２６がある。接地面２６は、実装基板１０内部の全面に渡っている。このように、実装基板１０は、信号線路がマイクロストリップ線路で構成されている。
【０００５】半導体チップ５０の表面５１には、ＭＭＩＣ（図示せず）が形成されている。このＭＭＩＣの信号線と接続されている信号端子５２，５４は、バンプ１２，１６を介して実装基板１０の信号線２２，２４と電気的に接続されている。半導体チップ５０の裏面５５は、全面が金属メッキされており、接地面５８となっている。この接地面５８は、内部が導電体が充填された半導体チップ５０のスルーホール６０を介して、ＭＭＩＣの接地端子５６と電気的に接続されている。ＭＭＩＣの接地端子５６は、さらに、内部が導電体が充填された実装基板１０のスルーホール４２を介して、実装基板１０内の接地面２６に接続されている。
【０００６】このＭＭＩＣにおいては、ＭＭＩＣの信号端子５２，５４と半導体チップ５０の裏面５５の接地面５８とでマイクロストリップ線路が構成されている。ＭＭＩＣの高周波特性を向上させるため、この信号端子５２，５４と裏面５５の接地面５８との距離は短い方がよい。ＭＭＩＣ以外の半導体チップの厚さは４００〜６００μｍ程度である。ＭＭＩＣでは、ＭＭＩＣの高周波特性を向上させるため、半導体チップ５０の裏面５５を研磨し、半導体チップの厚さを５０〜１００μｍ程度に薄くし、信号端子５２，５４と接地面５８の距離を短くしていた。」（２頁１〜２欄、段落３〜６）
　
　例えば上記周知例４、５に開示されているように「フリップチップ実装時に半導体基板の接続端子と配線基板上の配線間を接続する場合に両者間のインピーダンス整合を図る」ことは周知である。
　また例えば上記周知例５、６に開示されているように「フリップチップ実装により接合される半導体基板と配線基板はいずれもマイクロストリップ線路を備え、該線路端部の向かい合った部分を接続端子とする」ものであることも周知である。
　
（３）対比・判断
　補正後の発明と引用発明を対比すると、補正後の発明の「マイクロストリップ線路で構成されたマイクロストリップ端子及び／又はコプレーナ線路で構成されたコプレーナ端子」は「マイクロストリップ線路で構成されたマイクロストリップ端子」のみからなる構成を含むから、補正後の発明の当該構成と引用発明の「マイクロストリップ線路で構成されたマイクロストリップ端子」はいずれも「マイクロストリップ線路で構成されたマイクロストリップ端子」である点で一致しており、かつ両者の間に実質的な差異はない。
　また補正後の発明の「回路パターンの一部又は全部」という構成における「一部又は全部」という構成は全ての態様を含むものであるから、前記回路パターンの構成を限定するものではない。したがって、補正後の当該構成と引用発明の「回路パターン」という構成の間にも実質的な差異はない。
　また補正後の発明の「マイクロストリップ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え」という構成と引用発明の「端子を有する別体の半導体基板を一つ備え」という構成は、前記補正後の発明の「高周波部品を少なくとも一つ備え」る構成において「一つのみ備える」場合の「高周波部品各々」の「各々」に技術的な意味はなく、補正後の発明の「高周波部品各々」と引用発明の「各々」の文言を含まない「半導体基板」の間に実質的な差異はないから、両者はいずれも「端子を有する別体の電子部品を一つ備え」という構成の点で一致している。
　また「又は」で関連付けられる「コプレーナ端子」の構成を補正後の発明の構成に含めないことは上記したとおりであるから、当該「コプレーナ」構造に関する構成を削除した補正後の発明である「前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士が、前記積層基板のマイクロストリップ端子が通過信号の周波数帯域において前記高周波部品各々のマイクロストリップ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、それぞれ電気的及び物理的に接続される」という構成と引用発明の「前記積層基板と前記半導体基板との端子同士が、それぞれ電気的及び物理的に接続される」という構成は両者はいずれも「前記積層基板と前記電子部品との端子同士が、それぞれ電気的及び機械的に接続される」という構成の点で一致している。
　また引用発明の「ミリ波検波器」はミリ波（即ち、高周波）を受信するためのアンテナを一体的に備えた無線装置であるから、引用発明の当該構成と補正後の発明の「アンテナ一体型高周波無線装置」の間に実質的な差異はない。
　したがって、補正後の発明と引用発明は、以下の点で一致し、また、相違している。
（一致点）
　「一方の表面にアンテナ素子が形成され、他方の表面にマイクロストリップ線路で構成されたマイクロストリップ端子を有する回路パターンが形成され、前記アンテナ素子のグランド層と前記回路パターンをなすマイクロストリップ線路のグランド層とが基板内部の同一面に形成される積層基板を備え、
　端子を有する別体の電子部品を一つ備え、
　前記積層基板と前記電子部品との端子同士が、それぞれ電気的及び物理的に接続されるアンテナ一体型高周波無線装置。」
　
（相違点１）「端子を有する別体の電子部品を一つ備え」という構成に関し、補正後の発明は「マイクロストリップ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え」という構成であるのに対し、引用発明は単に「端子を有する別体の半導体基板を一つ備え」という構成である点。
　
（相違点２）「前記積層基板と前記電子部品との端子同士が、それぞれ電気的及び機械的に接続される」という構成に関し、補正後の発明は「前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士が、前記積層基板のマイクロストリップ端子が通過信号の周波数帯域において前記高周波部品各々のマイクロストリップ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、それぞれ電気的及び物理的に接続される」という構成であるのに対し、引用発明は単に「前記積層基板と前記半導体基板との端子同士が、それぞれ電気的及び物理的に接続される」という構成である点。
　
　そこで、まず上記相違点１の「端子を有する別体の電子部品を一つ備え」という構成について検討するに、例えば上記周知例１〜３に開示されているように「半導体基板を配線基板上にフリップチップ実装する場合、必要に応じて前記半導体基板をパッケージ化して実装する」技術手段は周知であるところ、当該周知技術における半導体基板（周知例２，３参照）は無線領域の周波数を扱ういわゆる「高周波部品」であり、また例えば上記周知例５、６に開示されているように「フリップチップ実装により接合される半導体基板と配線基板はいずれもマイクロストリップ線路を備え、該線路端部の向かい合った部分を接続端子とする」ものであることも周知であり、これらの周知技術を引用発明に適用する上での阻害要因は何ら見あたらないから、これらの周知技術に基づいて、引用発明の「端子を有する別体の半導体基板を一つ備え」という構成を補正後の発明のような「マイクロストリップ端子を有するパッケージされた状態の高周波部品を少なくとも一つ備え」という構成とする程度のことは当業者であれば適宜なし得ることである。
　
　ついで、上記相違点２の「前記積層基板と前記電子部品との端子同士が、それぞれ電気的及び機械的に接続される」という構成ついて検討するに、例えば上記周知例４、５に開示されているように「フリップチップ実装時に半導体基板の接続端子と配線基板上の配線間を接続する場合に両者間のインピーダンス整合を図る」ことは周知であり、また例えば上記周知例５、６に開示されているように「フリップチップ実装により接合される半導体基板と配線基板はいずれもマイクロストリップ線路を備え、該線路端部の向かい合った部分を接続端子とする」ものであることも周知であり、これらの周知技術を引用発明に適用する上での阻害要因もまた何ら見あたらないから、これらの周知技術に基づいて、引用発明の「前記積層基板と前記半導体基板との端子同士が、それぞれ電気的及び物理的に接続される」という構成における半導体基板の伝送線路をマイクロストリップ線路とするとともに両端子間のインピーダンス整合を図ることにより、補正後の発明のような「前記積層基板と前記高周波部品各々とのマイクロストリップ端子同士が、前記積層基板のマイクロストリップ端子が通過信号の周波数帯域において前記高周波部品各々のマイクロストリップ端子の入出力インピーダンスと同じ値にインピーダンス制御された状態で、それぞれ電気的及び物理的に接続される」という構成とする程度のことも当業者であれば適宜なし得ることである。
　
　以上のとおりであるから、補正後の発明は、引用発明及び周知技術に基づいて容易に発明できたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　本件補正（審判請求時の手続補正）は上記のとおり却下されたので、本願発明は、上記「第２．補正却下の決定」の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
　
２．引用発明
　引用発明は、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明及び周知技術」の項で認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用発明とを対比するに、本願発明は上記補正後の発明から当該補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、上記補正後の発明から当該補正に係る限定を省いた本願発明も、同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。