【事件の表示】
　特願２００５−３６８６７０「ＴＦＴ基板」拒絶査定不服審判事件〔平成１８年　６月　８日出願公開、特開２００６−１４８１５０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯  
　本願は、平成８年１１月２０日（パリ条約による優先権主張１９９５年１１月２１日、１９９６年４月３０日、韓国）に出願した特願平８−３０９４７２号の一部を平成１５年７月２２日に新たな特許出願とし、当該特許出願の一部を平成１７年１２月２１に新たな特許出願としたものであって、平成１８年６月１日付けで拒絶理由が通知され、同年１２月６日に手続補正がなされ、その後平成１９年１月１２日付けで拒絶査定がなされ、これに対し、同年４月１７日に拒絶査定不服審判請求がなされるとともに同年５月１７日に手続補正がなされたものである。 
　　  
ＩＩ．平成１９年５月１７日付けの手続補正についての補正却下の決定  
［補正却下の決定の結論］  
　平成１９年５月１７日付けの手続補正（以下「本件補正」という。）を却下する。
　　  
［理由］  
１．本件補正の内容
　本件補正は、補正前の請求項１を以下のように補正し、新たに補正後の請求項１とすることを含むものである。 
　　 
「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの一部上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成されており、ＡｌまたはＡｌ合金からなる第１金属膜パターンと前記第１金属膜パターン上に形成されており、Ｃｒからなる第２金属膜パターンとを含み、
　前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄く、
　前記第１金属膜パターンの側面が前記透明基板に対してなす角度は、前記第２金属膜パターンの側面が前記透明基板に対してなす角度より小さいことを特徴とするＴＦＴ基板。」
　　 
　本件補正は、請求項１に記載した発明を特定するために必要な事項である「第１金属膜パターン」及び「第２金属膜パターン」について、それぞれ「ＡｌまたはＡｌ合金」及び「Ｃｒ」からなることを付加する限定を行うことを含むものであるから、平成１４年改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　　 
　そこで、本件補正後の請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１４年改正前特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　　 
２．引用刊行物の記載事項
２．１．引用刊行物１
　本願の優先権主張日前に頒布された刊行物である特開平６−２０２１５３号公報（以下「引用刊行物１」という。）には、図面と共に以下の事項が記載されている。
 　  
（１）「【０００１】
【産業上の利用分野】本発明はＴＦＴ（薄膜トランジスタ）マトリクス装置及びその製造方法に係り、特にラップトップパソコンや壁掛けＴＶとして用いられるＴＦＴ−ＬＣＤ（ＴＦＴマトリクス型液晶ディスプレー装置）及びその製造方法に関する。ＴＦＴ−ＬＣＤは薄型軽量、低消費電力等の特徴を有し、ＣＲＴに代わるディスプレー装置として将来大きな市場をもつことが期待されている。このため、その高性能化、低価格化を実現するための製造技術の開発が重要な課題となっている。」
 　  
（２）「【００１８】　 
【発明が解決しようとする課題】このような上記従来のＴＦＴマトリクス装置の製造方法においては、ゲート端子部を形成する場合、透明絶縁基板５０上にゲート端子下部電極５２ｄを形成し（図１９参照）、このゲート端子下部電極５２ｄ上に絶縁膜５４を成膜し（図２０参照）、この絶縁膜５４をエッチングしてコンタクトホール６６を開口し（図２４参照）、このコンタクトホール６６を介してゲート端子下部電極５２ｄに接続するゲート端子上部電極６８ｃを形成し（図２６参照）、このゲート端子上部電極６８ｃ上にパッシベーション膜７０を成膜し（図２７参照）、このパッシベーション膜７０をエッチングして窓７２ｃを開口し、ゲート端子上部電極６８ｃ上面を露出させる（図２７参照）する。
【００１９】即ち、図２４に示される、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程と、図２８に示される、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程との２回の窓開け工程が必要であった。 
【００２０】そしてこれら２回の窓開け工程には、それぞれレジストパターンを作成するためのフォトリソグラフィ工程と、エッチング工程と、レジスト除去工程とが含まれる。従って、ＴＦＴ−ＬＣＤの低価格化を実現するためには、こうした窓開け工程の数をできるだけ減らして、工程の簡略化を図ることが望ましい。また、図２３に示されるように、金属層６２、ｎ+ 型ａ−Ｓｉ層６０、及びｉ型ａ−Ｓｉ層５６の選択的なエッチングにより、ＴＦＴ部のゲート絶縁膜５４ａ上にａ−Ｓｉ活性層５６ａを形成し、このａ−Ｓｉ活性層５６ａにそれぞれｎ+型ａ−Ｓｉ接合層６０ａ、６０ｂを介して接続するソース電極６２ａ及びドレイン電極６２ｂを形成する工程においては、Ｃｓ電極５２ｂ上の誘電体膜５４ｂが直接エッチャントに晒されるため、誘電体膜５４ｂの厚さに変化が生じ、蓄積容量が変動するという問題があった。」
　　
 （３）「【００２７】 
【作用】本発明は、ゲート端子部を形成する場合、ゲート電極と共通の層をなす金属層からなるゲート端子下部電極上に、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜と共通の層をなす保護膜を積層した後、これら絶縁膜及び保護膜に１回の窓明けを行ってコンタクトホールを開口し、このコンタクトホール内に露出されたゲート端子下部電極上に、画素電極と同一材料の透明導電膜からなるゲート端子上部電極を形成する。即ち、従来の製造方法に比較すると、パッシベーション膜と共通の層をなす保護膜を成膜する工程と、ゲート端子上部電極を形成する透明導電膜を成膜する工程の順序を逆にする。
【００２８】これにより、ゲート端子下部電極上の絶縁膜の窓明けとゲート端子上部電極上の保護膜の窓明けとを別々に行っていた従来の２回の窓明け工程を、積層した絶縁膜及び保護膜を１回の窓明け工程で済ますことができ、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができる。このため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる。」
　　
（４）「【００３３】 
【実施例】以下、本発明を実施例に基づいて具体的に説明する。図１は本発明の第１の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図、図２（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。 
【００３４】ＴＦＴマトリクス装置のＴＦＴ部においては、透明絶縁基板１０上に、例えばＡｌ又はＣｒ等の金属層からなるゲート電極１２ａが形成されている。また、このゲート電極１２ａ上には、ＳｉＮ膜又はＳｉＯ2 膜とＳｉＮ膜との２層膜等からなるゲート絶縁膜１４ａを介して、ａ−Ｓｉ活性層１６ａが形成されている。そしてこのａ−Ｓｉ活性層１６ａ上には、チャネル保護膜１８ａが形成されているが、このチャネル保護膜１８ａの両側には、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂが相対して形成されている。更に、このように構成されたＴＦＴをパッシベーション膜３０が覆っている。 
【００３５】また、画素部においては、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ａを介して、ソース電極２２ａに接続されたＩＴＯ等の透明導電膜からなる画素電極３４ａが形成されている。また、蓄積容量部においては、透明絶縁基板１０上に、ゲート電極１２ａと同一材料の金属層からなるＣｓ電極１２ｂが形成されている。このＣｓ電極１２ｂ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６からなる誘電体膜２４が形成され、更にこの誘電体膜２４上には、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂと同一材料のｎ+ 型ａ−Ｓｉ層２０及びソース・ドレイン電極２２ａ、２２ｂと同一材料の金属層２２からなる対向電極２６が形成されている。 
【００３６】そしてこの対向電極２６は、パッシベーション膜３０に開口されたコンタクトホール３２ｂを介して、画素電極３４ａに接続されている。こうして、誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部が、画素電極３４ａに接続して形成されている。また、ドレイン端子部においては、ドレイン端子下部電極２８が、ｎ+ 型ａ−Ｓｉ接合層２０ｂ及びドレイン電極２２ｂと共通の層をなすｎ+ 型ａ−Ｓｉ層２０及び金属層２２から形成されている。そしてこのドレイン端子下部電極２８は、ＴＦＴマトリクス装置の複数のドレイン電極２２ｂにドレインバスライン３６を介して接続されている。 
【００３７】また、このドレイン端子下部電極２８上には、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ｃを介して、画素電極３４ａと同一材料の酸化導電膜からなるドレイン端子上部電極３４ｂが積層され、ドレイン端子下部電極２８の酸化を防止している。こうして、ドレイン端子部は、透明絶縁基板１０上のゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６上に形成されたドレイン端子下部電極２８と、このドレイン端子下部電極２８上及びパッシベーション膜３０上に形成されたドレイン端子上部電極３４ｂとから構成され、外部制御回路と接続されるようになっている。 
【００３８】また、ゲート端子部においては、ゲート端子下部電極１２ｄが、ゲート電極１２ａ及びゲートバスライン１２ｃと共通の層をなす金属層から形成されている。そしてこのゲート端子下部電極１２ｄは、ＴＦＴマトリクス装置の複数のゲート電極１２ａにゲートバスライン１２ｃを介して接続されている。また、このゲート端子下部電極１２ｄ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びパッシベーション膜３０に開口されたコンタクトホール３２ｄを介して、画素電極３４ａと同一材料の酸化導電膜からなるゲート端子上部電極３４ｃが積層され、ゲート端子下部電極１２ｄの酸化を防止している。 
【００３９】こうして、ゲート端子部は、透明絶縁基板１０上に形成されたゲート端子下部電極１２ｄと、このゲート端子下部電極１２ｄ上並びに絶縁膜１４及びパッシベーション膜３０上に形成されたゲート端子上部電極３４ｃとから構成され、外部制御回路と接続されるようになっている。次に、図１及び図２に示す逆スタガード型ＴＦＴマトリクス装置の製造方法を、図３乃至図１１の工程断面図を用いて説明する。尚、各図の（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図１のＡＡ′線断面、ＢＢ′線断面、ＣＣ′線断面、ＤＤ′線断面に対応したドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す。 
【００４０】ガラス基板等の透明絶縁基板１０上に、スパッタ法を用いて、例えばＡｌ又はＣｒ等からなる金属層を成膜する。そしてこの金属層上に、所定のレジストパターンを形成した後、それをマスクとして金属層をエッチングして、ゲート電極１２ａ、Ｃｓ電極１２ｂ、ゲート電極１２ａに接続するゲートバスライン１２ｃ、及びこのゲートバスライン１２ｃに接続するゲート端子下部電極１２ｄをそれぞれ形成する。 
【００４１】尚、この金属層は、次の工程で全面に積層する絶縁膜と十分な選択エッチング性を有するものであれば、ＡｌやＣｒに限らず、他の金属材料を使用してもよい（図３参照）。次いで、全面に、プラズマＣＶＤ法を用いて、ＳｉＮ膜又はＳｉＯ2 膜とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜１４を成膜する。尚、ここで、ゲート電極１２ａ上の絶縁膜１４を特にゲート絶縁膜１４ａと呼ぶ。 
【００４２】続いて、この絶縁膜１４上に、プラズマＣＶＤ法を用いて、厚さ２０ｎｍのノンドープのｉ型ａ−Ｓｉ層１６及びＳｉＯ2 膜又はＳｉＮ膜からなる厚さ１５０ｎｍの保護膜１８を順に成膜する（図４参照）。次いで、この保護膜１８を、ＴＦＴチャネル部を除き、弗酸緩衝液等を用いて全てエッチング除去する。即ち、ＴＦＴ部のゲート電極１２ａ上方にのみ保護膜１８を残存させて、チャネル保護膜１８ａを形成する（図５参照）。
【００４３】次いで、全面に、プラズマＣＶＤ法を用いて、厚さ６０ｎｍのｎ+ 型ａ−Ｓｉ層２０を成膜した後、更にスパッタ法を用いて、厚さ２００ｎｍの例えばＡｌ又はＣｒ等からなる金属層２２を成膜する（図６参照）。次いで、この金属層２２上に、所定のレジストパターンを形成した後、それをマスクとして金属層２２、ｎ+ 型ａ−Ｓｉ層２０、及びｉ型ａ−Ｓｉ層１６を順にエッチングする。こうして、ＴＦＴ部のゲート絶縁膜１４ａ上にｉ型ａ−Ｓｉ層１６からなるａ−Ｓｉ活性層１６ａを形成すると共に、チャネル保護膜１８ａの両側のｎ+ 型ａ−Ｓｉ層２０からなるｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続する金属層２２からなるソース電極２２ａ及びドレイン電極２２ｂを相対して形成し、ＴＦＴを完成させる。 
【００４４】また同時に、蓄積容量部のＣｓ電極１２ｂ上に、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を介して、ｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する。更に、ドレイン端子部において、ドレイン電極２２ｂにドレインバスライン（図示せず）を介して接続するｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなるドレイン端子下部電極２８を形成する（図７参照）。 
【００４５】次いで、全面に、ＣＶＤ法又はスパッタ法を用いて、ＳｉＮ膜、ＳｉＯ2 膜、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜３０を成膜し、完成させたＴＦＴを覆う（図８参照）。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をエッチングし、コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄをそれぞれ開口する。 
【００４６】尚、このときのエッチングは、パッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をテーパエッチングするものであることが望ましい。コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄ内に露出したソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄと、次の工程で成膜するＩＴＯ等からなる透明導電膜とを電気的に接続する必要があるからである。そしてこのテーパエッチングは、弗酸緩衝液によるウエットエッチの他、ＣＦ4 ガスによるＲＩＥ（反応性イオンエッチング）等を用いてもよい（図９参照）。 
【００４７】次いで、全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する。また同時に、コンタクトホール３２ｃを介してドレイン端子下部電極２８に接続するドレイン端子上部電極３４ｂを形成し、コンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続するゲート端子上部電極３４ｃを形成する。 
【００４８】こうして、ＴＦＴ部のソース電極２２ａに接続する画素電極３４ａからなる画素部、この画素電極３４ａに接続する対向電極２６、Ｃｓ電極１２ｂ、及びこれら両電極間に挟まれた誘電体膜２４からなる蓄積容量部、ＴＦＴ部のドレイン電極２２ｂにドレインバスラインを介して接続するドレイン端子下部電極２８及びドレイン端子上部電極３４ｂからなるドレイン端子部、並びにＴＦＴ部のゲート電極１２ａにゲートバスライン１２ｃを介して接続するゲート端子下部電極１２ｄ及びゲート端子上部電極３４ｄからなるゲート端子部をそれぞれ完成させる（図１１参照）。 
【００４９】このように本実施例によれば、ゲート端子部を形成する場合、透明絶縁基板１０上に、Ａｌ又はＣｒ等の金属層からなるゲート端子下部電極１２ｄをゲート電極１２ａ及びゲートバスライン１２ｃと同時に形成し（図３参照）、このゲート端子下部電極１２ｄ上に、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４を成膜し（図４参照）、この絶縁膜１４上に、ＴＦＴを覆うパッシベーション膜３０を成膜し（図８参照）、これらパッシベーション膜３０及び絶縁膜１４をエッチングしてコンタクトホール３２ｄを開口し（図９参照）、このコンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続する透明導電膜からなるゲート端子上部電極３４ｃを、画素電極３４ａと同時に形成する（図１０及び図１１参照）。 
【００５０】このような製造工程を、従来の製造工程、即ち、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程（図２４参照）と、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程（図２８参照）との２回の窓明け工程を必要とする製造工程と比較すると、パッシベーション膜３０を成膜する工程とゲート端子上部電極３４ｃを形成する透明導電膜３４を成膜する工程の順序を逆にすることにより、ゲート端子下部電極１２ｄ上の絶縁膜１４及びパッシベーション膜３０を１回の窓明け工程によって開口することができ、従来の２回の窓明け工程が１回の窓明け工程で済むことになる。従って、その分だけにＴＦＴマトリクス装置の製造工程が簡略化され、コストダウンを実現することが可能となる。 
【００５１】また、蓄積容量部を形成する場合、Ａｌ又はＣｒ等の金属層からなるＣｓ電極１２ｂをゲート電極１２ａ等と同時に形成し（図３参照）、このゲート電極１２ａ上に、絶縁膜１４及びノンドープのｉ型ａ−Ｓｉ層１６を成膜し（図４参照）、このｉ型ａ−Ｓｉ層１６上に、ｎ+ 型ａ−Ｓｉ層２０及び金属層２２を成膜して（図６参照）、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４、及びｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する（図７参照）。更に、対向電極２６上のパッシベーション膜３０にコンタクトホール３２ｂを開口し（図９参照）、このコンタクトホール３２ｂを介して対向電極２６に接続する画素電極３４ａを形成する（図１１参照）。 
【００５２】こうして、ゲート電極１２ａ上の絶縁膜１４を覆うｉ型ａ−Ｓｉ層１６は、誘電体膜２４を構成する一部となると共に、絶縁膜１４が直接エッチャントに晒されないように常に保護しているため、誘電体膜２４の厚さの変化による蓄積容量の変動を防止することができる。また、このとき、絶縁膜１４の一部にピンホールがあっても、絶縁膜１４を覆っているｉ型ａ−Ｓｉ層１６の存在により誘電体膜２４の絶縁不良を防ぎ、電流リークやショートによる表示欠陥の発生を防止することができる。 
【００５３】尚、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部の蓄積容量は、ｉ型ａ−Ｓｉ層１６の厚さが２０ｎｍと極めて薄いため、従来のように絶縁膜１４のみを誘電体膜とする蓄積容量部の場合と殆ど変わらない。しかも、誘電体膜２４を構成するｉ型ａ−Ｓｉ層１６並びにその上のｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６は、それぞれＴＦＴ部のａ−Ｓｉ活性層１６ａ、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂ及びソース電極２２ａ及びドレイン電極２２ｂと同一材料を用いて同時に形成される（図４及び図６参照）。また、対向電極２６と画素電極３４ａとを接続させるコンタクトホール３２ｂの開口も、ゲート端子部におけるコンタクトホール３２ｄ等の開口と同時に行われる（図９参照）。このため、新たに工程を増加させることはない。」 
　　
（５）図２から、絶縁膜１４に開口されたコンタクトホール３２ｄが、ゲート端子下部電極１２ｄの一部を露出していることが見てとれる。
　　
（６）上記（４）の【００４３】及び図６、図７の記載から、ｎ+型ａ−Ｓｉ層２０の全部上にソース電極２２ａ、ドレイン電極２２ｂ及びドレインバスライン３６が形成されるといえる。
　　
　よって、これらを総合すると、引用刊行物１には、次の発明（以下「引用発明１」という。）が記載されていると認められる。
　　
「透明絶縁基板１０上に形成されたゲート電極１２ａ、ゲート端子下部電極１２ｄ及びゲートバスライン１２ｃと、
　前記ゲート電極１２ａ上にゲート絶縁膜１４ａを形成し、前記ゲート端子下部電極１２ｄ上にコンタクトホール３２ｄが開口されて前記ゲート端子下部電極１２ｄの一部を露出される絶縁膜１４と、
　前記ゲート電極１２ａ及び前記ゲート絶縁膜１４ａ上にａ−Ｓｉ活性層１６ａを形成し、前記絶縁膜１４上に形成されたｉ型ａ−Ｓｉ層１６と、
　前記ゲート電極１２ａ上に形成された前記ａ−Ｓｉ活性層１６ａ上にｎ+型ａ−Ｓｉ接合層２０ａ、２０ｂが形成されたｎ+型ａ−Ｓｉ層２０と、
　前記ｎ+型ａ−Ｓｉ層２０の全部上に形成されたソース電極２２ａ、ドレイン電極２２ｂ及びドレインバスライン３６と、
　前記ソース電極２２ａ及び前記ドレイン電極２２ｂ上、並びにゲート端子部で前記絶縁膜１４上に形成され、前記ソース電極２２ａ上にコンタクトホール３２ａが開口されるとともに、前記ゲート端子下部電極１２ｄ上に前記コンタクトホール３２ｄが開口されたパッシベーション膜３０と、
　前記パッシベーション膜３０上で前記コンタクトホール３２ａを介して前記ソース電極２２ａに接続された画素電極３４ａと、
　前記ゲート端子下部電極１２ｄ上で前記コンタクトホール３２ｄを介して前記ゲート端子下部電極１２ｄに積層されたゲート端子上部電極３４ｃと、
を備え、
　前記絶縁膜１４と前記パッシベーション膜３０は前記ゲート端子部で重なっており、
　前記ゲート電極１２ａ、前記ゲート端子下部電極１２ｄ及び前記ゲートバスライン１２ｃは、金属層からなり、前記透明絶縁基板１０上に形成されているＴＦＴマトリクス装置。」
　　
２．２．引用刊行物２
　本願の優先権主張日前に頒布された刊行物である特開平４−２１３４２７号公報（以下「引用刊行物２」という。）には、図面と共に以下の事項が記載されている。  
　　
（１）「【０００１】
【産業上の利用分野】本発明は多層金属膜電極配線の製造方法に関する。詳しくは、アクティブマトリクス型液晶表示パネルに用いる薄膜トランジスタの多層金属膜ゲート電極配線の端面形状を揃えてなだらかにし、その上にゲート絶縁膜を形成したときに前記ゲート電極配線の端面部から欠陥が発生するのを防止するようにした多層金属膜電極配線の製造方法に関する。」
 　 
（２）「【００１０】
【発明が解決しようとする課題】しかし、上記の薄膜トランジスタのゲート電極12' を形成する際に、従来は下層の金属膜であるAlを, たとえば、燐酸＋硝酸＋酢酸の混合水溶液でエッチングしたあと、上層の金属膜であるTiを, たとえば、CF4 ＋O2の混合ガス中でリアクティブイオンエッチングしているので、Alが後段の等方性エッチングでサイドエッチングされて、その端面は図示したごとくTiのオーバハング構造を形成し、その結果図５に示したごとく、端面部に多数の気泡が残り後工程で生成するゲート絶縁膜13や動作半導体層15に欠陥４を生じ、薄膜トランジスタのリーク電流が増大するなどの重大な問題があり、その解決が求められている。」 
 　 
（３）「【００１２】
【作用】本発明によれば、多層金属膜からなるゲート電極12の上層の金属膜のオーバハングを再エッチングにより適度に細らせて、オーバハング構造を除去して端面形状をなだらかに揃えているので、気泡などが閉じ込められることがなく, したがって、後段に行う膜生成, たとえば、プラズマCVD などによる生成膜であるゲート絶縁膜13や動作半導体層15に欠陥, たとえば、異常成長が生じることがなく、薄膜トランジスタのリーク電流などの障害が防止できるのである。」
　　
（４）「【００１３】
【実施例】図１は本発明の一実施例方法を示す図で、主な製造工程を順を追って図示説明したものである。
【００１４】図中、12は多層金属膜電極配線, たとえば、薄膜トランジスタのゲート電極である。なお、前記の諸図面で説明したものと同等の部分については同一符号を付し、かつ、同等部分についての説明は省略する。
【００１５】工程(1):たとえば、ガラスなどからなる透明な基板11の上に下層の金属膜120aとして, たとえば、厚さ100 ｎｍのAl膜( 導電性のよい膜)を蒸着し、その上に上層の金属膜120bとして, たとえば、厚さ40ｎｍのTi膜( 耐熱性のよい保護膜) をスパッタする。
【００１６】工程(2):上記処理基板にゲート電極を形成したい領域にレジストトパターン5 を形成する。
　工程(3):上記処理基板の上層の金属膜120b, すなわち、Ti膜をレジストトパターン5 をマスクとし、たとえば,SF4ガスによるRIE(リアクティブイオンエッチング) により、Ti膜パターン120'b を形成する。
【００１７】工程(4):上記処理基板を燐酸系混合水溶液( 燐酸＋硝酸＋酢酸＋水) により、下層の金属膜120a, すなわち、Al膜をエッチングして下層の電極膜12a を形成する。この時、Alは等方的にエッチングされるためサイドエッチが進行して図示したごとく、Ti膜パターン120'b の両側でオーバハングが生じる。
【００１８】工程(5):上記処理基板を再度，たとえば、SF4ガスによる適度のRIE を行って、Ti膜パターン120'b の両側に生じているオーバハングだけをエッチング除去して上層の電極膜12b を形成する。この時、この条件のRIE ではAlは殆どサイドエッチされることはない。
【００１９】工程(6):上記処理基板を適当なレジスト剥離液で処理してレジストパターン５を除去すれば、本発明方法による多層金属膜ゲート電極配線12が形成される。」
　　
（５）「【００２５】なお、上記実施例は例を示したもので本発明の趣旨に反しない限り、各部に使用する材料やプロセス条件などは適宜他のものを選択使用してよいことは言うまでもない。たとえば、下層の金属膜120aとしてAl膜( 導電性のよい膜)の代わりにCuを用いてもよく, また、上層の金属膜120bとして, たとえば、Ti膜( 耐熱性のよい保護膜) 以外にW,Mo,Ta などを用いてもよい。」
　　
３．対比
　本願補正発明と引用発明１とを以下に対比する。  
（１）引用発明１の「透明絶縁基板１０」、「ゲート電極１２ａ」、「ゲート端子下部電極１２ｄ」、「ゲートバスライン１２ｃ」、「ドレインバスライン３６」、「ゲート端子部」、「ゲート端子上部電極３４ｃ」及び「ＴＦＴマトリクス装置」は、それぞれ、本願補正発明の「透明基板（基板）」、「ゲート電極」、「ゲートパッド」、「ゲートライン」、「データライン」、「ゲートパッド領域」、「第２画素電極パターン」及び「ＴＦＴ基板」に相当する。
（２）引用発明１の「ゲート電極１２ａ上にゲート絶縁膜１４ａを形成し、前記ゲート端子下部電極１２ｄ上にコンタクトホール３２ｄが開口されて前記ゲート端子下部電極１２ｄの一部を露出される絶縁膜１４」、「ゲート電極１２ａ及び前記ゲート絶縁膜１４ａ上にａ−Ｓｉ活性層１６ａを形成し、前記絶縁膜１４上に形成されたｉ型ａ−Ｓｉ層１６」及び「ゲート電極１２ａ上に形成された前記ａ−Ｓｉ活性層１６ａ上にｎ+型ａ−Ｓｉ接合層２０ａ、２０ｂが形成されたｎ+型ａ−Ｓｉ層２０」は、それぞれ、本願補正発明の「ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターン」、「ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターン」及び「半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターン」に相当する。
（３）引用発明１の「ソース電極２２ａ」、「ドレイン電極２２ｂ」及び「画素電極３４ａ」は、「ソース電極２２ａ」を「画素電極３４ａ」に接続するから、これらの接続関係からみて、それぞれ、本願補正発明の「ドレイン電極」、「ソース電極」及び（ドレイン電極に電気的に連結される）「第１画素電極パターン」に相当する。
　そして、引用発明１の「ソース電極２２ａ及び前記ドレイン電極２２ｂ上、並びにゲート端子部で前記絶縁膜１４上に形成され、前記ソース電極２２ａ上にコンタクトホール３２ａが開口されるとともに、前記ゲート端子下部電極１２ｄ上に前記コンタクトホール３２ｄが開口されたパッシベーション膜３０」は、本願補正発明の「ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターン」に相当する。
（４）引用発明１の「ｎ+型ａ−Ｓｉ層２０の全部上に形成されたソース電極２２ａ、ドレイン電極２２ｂ及びドレインバスライン３６」と、本願補正発明の「不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータライン」は、「不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータライン」で一致する。
（５）引用発明１のゲート電極１２ａ、ゲート端子下部電極１２ｄ及びゲートバスライン１２ｃを構成する「金属膜」は、本願補正発明の「ＡｌまたはＡｌ合金からなる第１金属膜パターンと前記第１金属膜パターン上に形成されており、Ｃｒからなる第２金属膜パターン」と、「金属膜パターン」である点で一致する。
　　
　したがって、両者は、
「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成されており、金属膜パターンを含むＴＦＴ基板。」である点で一致し、以下の点で相違する。  
　　  
相違点１：　 
　金属膜パターンが、本願補正発明では、「ＡｌまたはＡｌ合金からなる第１金属膜パターンと前記第１金属膜パターン上に形成されており、Ｃｒからなる第２金属膜パターン」とを含み、「前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄く、前記第１金属膜パターンの側面が前記透明基板に対してなす角度は、前記第２金属膜パターンの側面が前記透明基板に対してなす角度より小さい」のに対し、引用発明１では、１層のもので形成され、その側面の基板に対してなす角度が明らかでない点。  
 　 
相違点２：　 
　不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータラインが、本願補正発明では、不純物注入半導体膜パターンの「一部」上に形成されるのに対し、引用発明１では、該パターンの「全部」上に形成される点。
　　
４．判断  
４．１．相違点１についての判断
（１）引用刊行物２には、液晶表示装置に用いられる薄膜トランジスタの多層金属膜電極配線を、「下層の金属膜120aとして, たとえば、厚さ100 ｎｍのAl膜( 導電性のよい膜)を蒸着し、その上に上層の金属膜120bとして, たとえば、厚さ40ｎｍのTi膜( 耐熱性のよい保護膜) をスパッタ」（前記２．２．（４））したものが記載されている。
（２）また、引用刊行物２には、上記多層金属膜電極配線の製造工程として、
「【００１６】工程(2):上記処理基板にゲート電極を形成したい領域にレジストトパターン5 を形成する。 
　工程(3):上記処理基板の上層の金属膜120b, すなわち、Ti膜をレジストトパターン5 をマスクとし、たとえば,SF4ガスによるRIE(リアクティブイオンエッチング) により、Ti膜パターン120'b を形成する。 
【００１７】工程(4):上記処理基板を燐酸系混合水溶液( 燐酸＋硝酸＋酢酸＋水) により、下層の金属膜120a, すなわち、Al膜をエッチングして下層の電極膜12a を形成する。この時、Alは等方的にエッチングされるためサイドエッチが進行して図示したごとく、Ti膜パターン120'b の両側でオーバハングが生じる。 
【００１８】工程(5):上記処理基板を再度，たとえば、SF4ガスによる適度のRIE を行って、Ti膜パターン120'b の両側に生じているオーバハングだけをエッチング除去して上層の電極膜12b を形成する。この時、この条件のRIE ではAlは殆どサイドエッチされることはない。」（前記２．２．（４））と記載されている。 
　上記によると、上層を構成するチタン膜のリアクティブイオンエッチング（工程(3)及び工程(5)）が、いわゆる異方性エッチングであるのに対して、下層を構成するアルミニウム膜の燐酸系混合水溶液によるエッチング（工程(4)）は、等方性エッチングであって、等方性エッチングでは、通常、パターンの側面が基板に対して傾斜を持った傾斜面となる（例．特開平６−３０１０６４号公報（【００２４】−【００２６】、図２）、特開平５−１７３１７７号公報（７頁右欄２１−３４行、図１）、特開平６−２３０４２８号公報（【００５４】、図１２、図１３）参照）から、引用刊行物２に記載された製造工程で製造された多層金属膜電極配線は、異方性エッチングと等方性エッチングを組み合わせることにより、下層を構成する金属膜の側面が基板に対してなす角度が、上層を構成する金属膜の側面が基板に対してなす角度より小さくなるものと推認される。
（３）さらに、引用刊行物２には、「上層の金属膜120bとして, たとえば、Ti膜( 耐熱性のよい保護膜) 以外にW,Mo,Ta などを用いてもよい。」（前記２．２．（５））と記載されているところ、ゲート電極等に用いられる耐熱性のよい材料として、ＴｉやＷ、Ｍｏ、Ｔａと共にＣｒ（クロム）は、本願の優先権主張日前に周知（例．特開平３−２４８５６８号公報（２頁左下欄６−１５行）、特開平４−３０４７５号公報（１頁右下欄１３−１６行）、特開平４−３７０３５号公報（２頁右上欄９−１８行）参照）である。
（４）そうすると、引用発明１及び引用刊行物２に記載された製造工程で製造された多層金属膜電極配線は、薄膜トランジスタを用いる液晶表示装置という同一技術分野に属するから、引用発明１における金属膜パターンとして、引用刊行物２に記載された製造工程で製造された多層金属膜電極配線を適用し、その際、ゲート電極等を構成する金属膜の耐熱性のよい材料からなる上層の金属膜としてＣｒを用いて、本願補正発明の上記相違点１に係る発明の構成とすることは、当業者が容易になし得たことである。
　　
４．２．相違点２についての判断
　ＴＦＴのソース電極及びドレイン電極を、両電極と半導体膜パターンとの接合部に形成される不純物注入半導体膜パターンの一部上に形成することは、本願の優先権主張日前に周知の技術（例．特開平２−２３４１３０号公報（１３頁左下欄４−１５行、第１図（ｂ）及び（ｃ））、特開平１−１８０５２３号公報（３頁左下欄１行−同右下欄１５行、第２図）参照）にすぎず、引用発明１に当該周知技術を適用することに格別の困難性も認められないから、当業者が必要に応じて適宜選択し得た設計事項である。
　　
　また、本願補正発明の奏する効果は、引用発明１、引用刊行物２に記載された事項及び周知技術から予想できた程度のものであり、格別とはいえない。
　　
　したがって、本願補正発明は、引用刊行物１に記載された発明、引用刊行物２に記載された事項及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　　
５．本件補正についてのむすび 
　以上のとおり、本件補正は、平成１４年改正前特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。  
　　  
ＩＩＩ．  
１．本願発明  
　平成１９年５月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１８年１２月６日付け手続補正後の明細書の特許請求の範囲の請求項１−２５に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下「本願発明」という。）は次のとおりのものである。
　　
「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの一部上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成された第１金属膜パターンと前記第１金属膜パターン上に形成された第２金属膜パターンとを含み、
　前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄く、
　前記第１金属膜パターンの側面が前記透明基板に対してなす角度は、前記第２金属膜パターンの側面が前記透明基板に対してなす角度より小さいことを特徴とするＴＦＴ基板。」 
　　
２．引用刊行物の記載事項
２．１．引用刊行物１
　原査定の拒絶の理由で引用され、本願の優先権主張日前に頒布された引用刊行物１及びその記載事項は、前記ＩＩ．２．１．に記載したとおりである。
　　
２．２．引用刊行物３
　原査定の拒絶の理由で引用され、本願の優先権主張日前に頒布された刊行物である特開平４−２０９３０号公報（以下「引用刊行物３」という。）には、図面と共に以下の事項が記載されている。
　　
（１）「〔産業上の利用分野〕
　本発明は、平面ディスプレイ等に用いられる液晶表示パネル用アクティブマトリクスの配線構造に関する。」（１頁左下欄１１−１４行）
　　
（２）「〔発明が解決しようとする課題〕
　ところがこのＡｌの積層配線形成にも、組み合わせる異種金属に関していくつかの問題がある。この材料への要求条件として、シリコン窒化膜やＩＴＯへの接着性、それ自身の比抵抗とＩＴＯとの接触抵抗、平坦表面を維持する耐熱性などが良好なことは勿論であるが、さらに前述のように、１回のフォトリソグラフィで配線パタンの形成を行うことを前提にするならば、パタン形成に関する以下の要求条件が挙げられる。
　まず第１として、この積層膜をエッチングした際、オーバハングが形成されてはならない。一般に積層構造では局部電池作用などにより、一方が優先的に溶解して、パタン断面がオーバハング形状となることが多々ある。この形状が形成されると、上層に堆積される絶縁膜の被覆不良、配線の断線など、数々の不良を引き起こすことは周知の通りである。
　第２に、工程を煩雑にしないため、Ａｌをエッチングする薬剤、あるいはエッチングガスで、連続してエッチング可能なことである。
　以上のような諸条件総てを満足する材料は従来見当たらなかった。例えば上記条件に一番近い金属としてＭｏが挙げられるが、接着性に若干問題がある、あるいはオーバハングを形成しやすい等の難点があった。このため、従来の小型のパネルではマトリクスの下層配線へのＡｌの導入はさして必要でなくＣｒ、Ｔａなどを用いるか、またＡｌを使用した場合でも、上記問題を回避するため、工程数の増加を厭わず複雑なプロセスで作り上げている事例が多かった。
　本発明の目的は、今後の高精細・大型パネルに必須な低抵抗配線を実現するため、アクティブマトリクス製造プロセスに適合した、Ａｌを主体とした積層配線を提供することにある。」（２頁右下欄１５行−３頁右上欄９行）
　　
（３）「〔実施例］
　以下、本発明の配線構造の実施例について説明する。
　ガラス基板上にいわゆる逆スタガードＴＦＴによるアクティブマトリクスを作製した。その断面構造を第１図に示す。
　まず、ガラス基板１０上にＡｌを０．１μｍ、Ｃｒ１％含有Ｍｏを０．０５μｍ連続堆積し、レジストパタン形成後、通常のＡｌエツチング液、すなわち硝酸を含有する燐酸液により積層膜を連続エッチングし、ゲート電極およびゲートバス１を形成した。パタンの側壁の傾斜は約５０°であり、この上に被覆される膜の段差部劣化は回避できた。
次に、ゲート絶縁膜としてシリコン窒化膜２、能動層としてアモルファスＳｉ３、さらに能動層保護膜としてシリコン窒化膜４をプラズマＣＶＤ法により連続堆積してアクティブ領域を形成した。Ａｌ単独のゲート層で形成した場合、プラズマＣＶＤの基板加熱によりヒロックが成長し、表面が荒れてしまい、この上に形成されたＴＦＴの特性の劣化、ショート箇所の激増が認められた。一方、上記積層配線ではヒロック生成は防止され、表面は平滑なままであった。」（３頁右下欄４行−４頁左上欄６行）
　　
３．対比
　本願発明は、前記ＩＩ．３．で検討した本願補正発明から、「第１金属膜パターン」及び「第２金属膜パターン」について、それぞれ「ＡｌまたはＡｌ合金」及び「Ｃｒ」からなるとの限定を解除したものに相当する。  
　そこで、本願発明と引用発明１とを以下に対比すると、前記ＩＩ．３．の（１）−（５）と同様のことがいえる。
　　
　したがって、両者は、
「透明基板上に形成されたゲート電極、ゲートパッド及びゲートラインと、
　前記ゲート電極上に形成され、前記ゲートパッドの一部を露出させる絶縁膜パターンと、
　前記ゲート電極及び前記絶縁膜パターン上に形成された半導体膜パターンと、
　前記半導体膜パターン上に形成される不純物注入半導体膜パターンであって、前記ゲート電極上に形成された前記半導体膜パターンの上面と接触する不純物注入半導体膜パターンと、
　前記不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータラインと、
　前記ソース電極及びドレイン電極上に形成され、ゲートパッド領域で前記絶縁膜パターン上に形成された保護膜パターンであって、前記ドレイン電極上にコンタクトホールを有し、前記ゲートパッドの上面を露出させる保護膜パターンと、
　前記保護膜パターン上で前記ドレイン電極に電気的に連結された第１画素電極パターンと、
　前記ゲートパッドの露出された上面に直接に連結された第２画素電極パターンと、
を備え、
　前記絶縁膜パターンと前記保護膜パターンとは前記ゲートパッド領域で重なっており、
　前記ゲート電極、前記ゲートパッド及び前記ゲートラインは、基板上に形成された金属膜パターンを含むＴＦＴ基板。」である点で一致し、以下の点で相違する。  
　　  
相違点３：　 
　金属膜パターンが、本願発明では、「第１金属膜パターンと前記第１金属膜パターン上に形成された第２金属膜パターン」とを含み、「前記第２金属膜パターンの厚さは前記第１金属膜パターンと同じ又は前記第１金属膜パターンより薄く、前記第１金属膜パターンの側面が前記透明基板に対してなす角度は、前記第２金属膜パターンの側面が前記透明基板に対してなす角度より小さい」のに対し、引用発明１では、１層のもので形成され、その側面の基板に対してなす角度が明らかでない点。  
 　 
相違点４：　 
　不純物注入半導体膜パターンの上に形成されたソース電極、ドレイン電極及びデータラインが、本願発明では、不純物注入半導体膜パターンの「一部」上に形成されるのに対し、引用発明１では、該パターンの「全部」上に形成される点。
　　
４．判断  
４．１．相違点３についての判断 
（１）引用刊行物３には、液晶表示パネル用アクティブマトリクスに用いる逆スタガードＴＦＴのゲート電極及びゲートバスについて、「ガラス基板１０上にＡｌを０．１μｍ、Ｃｒ１％含有Ｍｏを０．０５μｍ連続堆積し・・・積層膜を連続エッチングし、ゲート電極およびゲートバス１を形成した。パタンの側壁の傾斜は約５０°であり」（前記２．２．（３））と記載されているから、引用刊行物３には、金属膜を、第１金属膜及び第２金属膜を順次に積層し、積層した金属膜のパターンの側面を基板に対して傾斜を持った傾斜面とするとともに、第１金属膜を第２金属膜より厚く形成した積層膜が記載されているものと認められる。 
（２）しかるところ、引用刊行物３に記載された積層膜においては、下層を構成する第１金属膜の側面が基板に対してなす角度と、上層を構成する第２金属膜の側面が基板に対してなす角度との大小関係が明らかでないが、ゲート電極や配線を構成する第１金属膜と第２金属膜の積層膜を、下層を構成する金属膜の側面が基板に対してなす角度を、上層を構成する金属膜の側面が基板に対してなす角度より小さくなるように傾斜して形成することは、本願の優先権主張日前に周知の技術（例．特開平６−２７５８２７号公報（【００１５】−【００２１】、図１）、特開昭６１−４２３３号公報（２頁右上欄６行−同右下欄８行）、特開平１−１５１２３６号公報（２頁右上欄１２行−同左下欄１１行）参照）である。 
（３）そうすると、薄膜トランジスタを用いる液晶表示装置において、ゲート電極等を構成する金属膜を、第１金属膜及び第２金属膜を順次に積層し、第１金属膜を第２金属膜より厚くするとともに、第１金属膜及び第２金属膜の側面を、第１金属膜の側面が基板に対してなす角度が、第２金属膜の側面が基板に対してなす角度より小さくなるように形成することは、当業者が適宜なし得たことである。 
（４）よって、引用発明１に引用刊行物３に記載された事項及び周知技術を適用して、本願発明の上記相違点３に係る発明の構成とすることは、当業者が容易になし得たことである。 
　　
４．２．相違点４についての判断
　ＴＦＴのソース電極、ドレイン電極を、両電極と半導体膜パターンとの接合部に形成される不純物注入半導体膜パターンの一部上に形成することは、本願の優先権主張日前に周知の技術（例．前記特開平２−２３４１３０号公報（１３頁左下欄４−１５行、第１図（ｂ）及び（ｃ））、前記特開平１−１８０５２３号公報（３頁左下欄１行−同右下欄１５行、第２図）参照）にすぎず、引用発明１に当該周知技術を適用することに格別の困難性も認められないから、当業者が必要に応じて適宜選択し得た設計事項である。
　　
　また、本願発明の奏する効果は、引用発明１、引用刊行物３に記載された事項及び周知技術から予想できた程度のものであり、格別とはいえない。
　  
４．むすび  
　したがって、本願発明は、引用刊行物１に記載された発明、引用刊行物３に記載された事項及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。  
　　  
　よって、結論のとおり審決する。