(57)【特許請求の範囲】
【請求項１】
複数のセラミック層を積層して成る積層体内に、ビアホール導体を含む所定の内部配線パターンを配置し、積層体の主面に電子部品に接合される表面配線パターンを該表面配線パターンの表面が前記積層体の一主面と同一平面をなすように形成して成る積層セラミック回路基板の製造方法において、
（１）基板平滑層を有する支持基板上に、導電性ペーストの印刷・乾燥処理によって前記表面配線パターンとなる導体膜を形成する工程と、（２）前記導体膜を覆うようにして、光硬化可能なモノマーを有するセラミックスリップ材を塗布・乾燥してセラミック層となる塗布膜を形成する工程と、（３）前記塗布膜にビアホール導体となる貫通凹部を形成するために、選択的な露光処理・現像処理する工程と、（４）ビアホール導体となる導体及び／又は内部配線パターンとなる導体膜を形成するために、貫通凹部に導電性ペーストを充填し、塗布膜上に導電性ペーストを印刷する工程と、上記（２）〜（４）の工程を順次繰り返して積層体を形成する工程と、前記支持基板上から一方の主面側の表面配線パターンを含む積層体を前記基板平滑層と一体化した状態で剥離した後、該基板平滑層を焼失させる工程と、前記積層体を焼成する工程とを含む積層セラミック回路基板の製造方法。
【請求項２】
前記表面配線パターン及び内部配線パターンとなる導体膜、ビアホール導体となる導体を形成するための導電性ペーストには、光硬化可能なモノマーを含有し、導体膜、導体を形成した後、露光処理することを特徴となる請求項１記載の積層セラミック回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、支持基板上に、セラミック層となる塗布膜と内部配線パターンとなる導体膜とが交互に積層するとともに、少なくとも一主面に表面配線パターンが形成された積層体を有する積層セラミック回路基板の製造方法に関するものである。
【０００２】
【従来の技術及びその問題点】
従来、積層セラミック回路基板は、ビアホール導体となる導体が充填され、且つ表面に内部配線パターンとなる導体膜が形成されたグリーンシートを、積層構造に応じて積層熱圧着を行い、焼成を行っていた。尚、表面配線パターンは焼成前に積層体に形成していたり、また焼成された積層体に形成して、焼成処理していた。この方法をグリーンシート多層方法という。
【０００３】
このグリーンシート多層方法によれば、ビアホール導体となる導体を形成するためには、グリーンシートに貫通穴を形成し、この貫通穴に導電性ペーストを充填していたが、大電流が流れるビアホール導体、例えばアース電位の配線、電源供給の配線に係るビアホール導体では貫通穴の穴径を大きくすることが要求される。しかし、１枚のグリーンシートに異なる径の複数の貫通穴を形成することは、製造上煩雑となり、また、穴径を１００μｍ以上にすると、貫通穴内に導電性ペーストを安定的に充填・維持することができなく、例えば導体抜けが発生してしまうという問題がある。
【０００４】
また、表面配線パターンは積層体の表面から導体の厚み分だけ突出してしまう。このように表面配線パターンが突出してしまうと、表面に接続するように厚膜抵抗体膜を形成した場合、表面配線パターンのエッヂ部分で抵抗体膜の段切れが発生することがある。
【０００５】
また、表面配線パターンとなる導体膜を導電性ペーストで印刷し、乾燥した時に、導体膜の中央部付近が乾燥収縮により、中央部付近の膜厚が減少してしまい、表面配線パターンの平滑性が劣ってしまう。このため、表面配線パターンをワイヤボンディング用電極パッドに用いる場合、ワイヤボンディングとして通常１００μｍ角程度の面積で可能なところ、上述の中央部付近の膜厚が減少して窪んだ平滑部分を利用するために、全体として３５０〜４００μｍ角のワイヤボンディング用電極パッドを形成しなければ成らなかった。
【０００６】
また、積層セラミック回路基板の製造方法の別の方法として、印刷多層がある。
【０００７】
この方法は、支持基板上にセラミック層となる塗布膜、内部配線パターン及びビアホール導体となる導体膜を順次積層印刷して形成する。具体的には、塗布膜にビアホール導体となる部分に開口露出部が形成されるようににセラミックスリップ材を選択的にスクリーン印刷法などで形成し、次いで塗布膜中のビアホール導体となる導体及び内部配線パターンとなる導体膜を、導電性ペーストの印刷により形成する。このセラミックスリップ材、導電性ペーストの印刷を繰り返し積層体を形成した後、支持基板から積層体を剥離し、焼成処理を行い、続いて焼成された積層体の主面に表面配線を導電性ペーストの焼きつけするものであった。
【０００８】
このような印刷多層方法では、塗膜中の開口露出部を１５０μｍ角以上にしなければ、セラミックスリップ材のダレにより開口露出部が閉塞されてしまうことがあり、内部配線パターンの高密度化に大きな障害となり、結果として、積層体が大型化してしまう。
【０００９】
また、表面配線パターンにおいては、焼成した積層体上に形成するために、上述のグリーンシート多層と同様の問題が発生する。
【００１０】
印刷多層方法において、上述の表面配線パターンの表面平滑性を確保するために、支持基板上に、まず表面配線パターンとなる導体膜を印刷形成し、その後、上述のセラミックスリップ材の選択的印刷と導電性ペーストの印刷によって積層体を形成することが考えられる。しかし、一方主面側の表面配線パターンが平坦化することができたとしても、それと対向する側の他方側の主面は、表面配線パターンを形成する以前に、内部配線パターンとなる導体膜や該導体膜間を接続するビアホール導体に相当する導体の形状によって、セラミック塗布膜の表面が積層歪みが発生してしまう。
【００１１】
即ち、他方側主面を底面側として、マザー配線基板上に積層セラミック回路基板を載置しようとしても、積層体の表面の歪みによって、マザー基板に安定的に載置することができないという問題がある。
【００１２】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、積層数に係わらず積層体の一主面に形成した表面配線パターンの表面を積層体の表面と同一平面とすることができ、他方主面側の積層体の表面に積層歪みが発生することが少なく、安定した表面処理、即ち厚膜抵抗体膜、電子部品の搭載が可能な積層セラミック回路基板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、複数のセラミック層を積層して成る積層体内に、ビアホール導体を含む所定の内部配線パターンを配置し、積層体の主面に電子部品に接合される表面配線パターンを該表面配線パターンの表面が前記積層体の一主面と同一平面をなすように形成して成る積層セラミック回路基板の製造方法において、（１）基板平滑層を有する支持基板上に、導電性ペーストの印刷・乾燥処理によって前記表面配線パターンとなる導体膜を形成する工程と、（２）前記導体膜を覆うようにして、光硬化可能なモノマーを有するセラミックスリップ材を塗布・乾燥してセラミック層となる塗布膜を形成する工程と、（３）前記塗布膜にビアホール導体となる貫通凹部を形成するために、選択的な露光処理・現像処理する工程と、（４）ビアホール導体となる導体及び／又は内部配線パターンとなる導体膜を形成するために、貫通凹部に導電性ペーストを充填し、塗布膜上に導電性ペーストを印刷する工程と、上記（２）〜（４）の工程を順次繰り返して積層体を形成する工程と、前記支持基板上から一方の主面側の表面配線パターンを含む積層体を前記基板平滑層と一体化した状態で剥離した後、該基板平滑層を焼失させる工程と、前記積層体を焼成する工程とを含む積層セラミック回路基板の製造方法である。
【００１４】
また、好ましくは、前記表面配線パターン及び内部配線パターンとなる導体膜、ビアホール導体となる導体を形成するための導電性ペーストには、光硬化可能なモノマーを含有し、導体膜、導体を形成した後、露光処理する積層セラミック回路基板の製造方法である。
【００１５】
尚、上述の貫通凹部とは、セラミック層の厚みを貫く貫通穴であり、その下面開口が、前の工程で形成された導電膜などによって閉塞されているために、本発明では、特に貫通凹部と表現した。
【００１６】
【作用】
本発明によれば、支持基板上に積層体を形成するにあたり、積層体の一方主面側の表面配線パターンとなる導体膜が形成されるため、この一方主面側の表面配線パターンの表面が積層体の一方側の主面と実質的に同一平面となる。
【００１７】
従って、この表面配線パターンに接続するように厚膜抵抗体膜を形成しても、抵抗体膜の段切れが発生することがない。また、この表面配線パターンとなる導体膜には、乾燥収縮が発生しても、この導体膜を覆うようにセラミックスリップ材からなる塗布膜が形成されるため、焼成処理された表面配線パターンの表面が凹むことがなく、ＩＣチップとの接合を少ない面積で確実に接合することができ、ワイヤボンディング接合は勿論、フリップチップ接合などにも適した表面配線パターンが得られる。
【００１８】
また、セラミック層となる塗布膜がセラミックスリップ材のドクターブレード法による塗布によって形成するため、塗布面の塗布面は常に均一化するので、その表面に内部配線パターンとなる導体膜を形成したり、また端子電極、表面配線パターン、厚膜抵抗体膜の形成などの表面処理が安定的に行うことができる。また、最上面に位置するセラミック層の表面も均一化するため、プリント配線基板などに搭載する場合、安定的に搭載することができる。
【００１９】
さらに、内部配線パターン間を接続するビアホール導体を形成するにあたり、ビアホール導体となる貫通凹部を選択的な露光処理と現像処理によって形成することができるので、貫通凹部の形状・径などを任意とすることができる。
【００２０】
【実施例】
以下、本発明を図面に基づいて説明する。
【００２１】
図１は、本発明に係る積層セラミック回路基板の断面図である。
【００２２】
図１において、１０は積層セラミック回路基板であり、積層セラミック回路基板１は、内部に所定回路を構成する内部配線パターン２、ビアホール導体３を有する積層体１、積層体１の表面に形成した表面配線パターン４、５、必要に応じて表面配線パターン４、５に接続する厚膜抵抗体膜６、各種電子部品７などから構成されている。尚、表面配線パターン４は積層体１の一方主面に形成した表面配線パターンであり、その表面配線パターン４の表面は、実質的に積層体１の一方側の主面表面と同一面となっている。表面配線パターン５は積層体１の他方主面に形成した表面配線パターンである。
【００２３】
積層体１は、セラミック層１ａ〜１ｅと、セラミック層１ａ〜１ｅの各層間には、所定回路網を達成するや容量成分を発生するための内部配線パターン２が配置されている。また、セラミック層１ａ〜１ｅには、その層の厚み方向を貫くビアホール導体３が形成されている。
【００２４】
セラミック層１ａ〜１ｆは、例えば８５０〜１０５０℃前後の比較的低い温度で焼成可能にするガラス−セラミック材料からなる。具体的なセラミック材料としては、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージライトなどが例示できる。また、ガラス材料として複数の金属酸化物を含むガラスフリットを焼成処理することによって、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも１種類を析出するものである。このセラミック層１ａ〜１ｆの厚みは例えば１０〜１００μｍ程度である。
【００２５】
内部配線パターン２、ビアホール導体３は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体からなり、内部配線パターン２の厚みは８〜１５μｍ程度であり、ビアホール導体の直径は任意な値とすることができるが、例えば直径は８０〜２５０μｍである。
【００２６】
また、積層体１の両主面には、表面配線パターン４、５が形成されている。図の積層体１の上面（一方側主面）の表面配線パターン４は、セラミック層１ａに埋設されているように形成され、セラミック層１ａの表面と同一平面となっている。積層体１の下面（他方側主面）の表面配線パターン５は、積層体１の下面に焼きつけなどによって形成されている。
【００２７】
表面配線パターン４は、積層体１の焼成時の雰囲気で焼成可能な材料であり、好ましくは、内部配線パターン２と同一材料である。
【００２８】
表面配線パターン５は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体から成る。
【００２９】
また、表面配線パターン４、５は、Ｃｕ系材料では、耐マイグレーション性に優れ、高密度化が可能となる。尚、銅系導体の場合には、焼きつけの条件が還元性雰囲気または中性雰囲気で行う必要がある。また、特に表面配線パターン４において、積層体１の焼成時に同時に焼きつけ処理するので、大気雰囲気で焼成可能な銀系導体を用いることが望ましい。
【００３０】
尚、表面配線パターン４、５は、入出力端子部分や電子部品搭載パッドを含むものである。
【００３１】
このような積層体１の表面配線パターン４、５には、厚膜抵抗体膜６が形成され、チップ状コンデンサ、チップ状抵抗器、トランジスタ、ＩＣなどの各種電子部品７などが接合されている。
【００３２】
本発明によれは、積層体１の一方主面に形成した表面配線パターン４が積層体１の主面と同一平面となっているので、この表面配線パターン４に接続する厚膜抵抗体膜６を積層体１の主面に抵抗体ペーストを印刷して、焼きて形成しても、抵抗体膜６には、表面配線パターン４のエッヂ部分で段切れが発生することが一切ない。
【００３３】
上述の積層セラミック回路基板の製造方法について、図２の工程図、図３（ａ）〜図３（ｊ）の主要工程における断面図に基づいて説明する。尚、製造方法は、光硬化可能なモノマーを有するセラミックスリップ材を用いた塗布多層方法で説明する。
【００３４】
積層セラミック回路基板１の製造方法は、大きく分けて、積層前工程（図２の（ａ）工程）、積層工程（図２の（ｂ）工程〜（ｈ）工程）、剥離工程（図２の（ｉ）工程）、焼成処理工程（図２の（ｊ）工程）、表面処理工程（図２の（ｋ）工程）とからなる。
【００３５】
積層前工程は、支持基板１５、セラミック層１ａ〜１ｅとなるセラミック塗布膜のスリップ材、内部配線パターン２、ビアホール導体３、表面配線パターン４、５となる導体膜や導体の導電性ペーストを夫々準備する工程である。
【００３６】
〔支持基板〕
図３（ａ）に示すように、支持基板１５は、セラミック、ガラス、耐熱性樹脂などの基板からなり、支持基板１５の積層体を積層する側の表面には、基板平滑層１６が形成される。
【００３７】
基板平滑層１６は、光硬化可能なモノマー、有機バインダー、溶剤を均質混練したスリップ材を塗布・乾燥して塗布膜を形成し、その後、塗布膜の全面に露光処理して硬化することによって形成する。基板平滑層１６の厚みは、少なくとも支持基板１５の凹凸を吸収し得る程度の厚み、例えば２０μｍ以上である。
【００３８】
ここで、光硬化可能なモノマーは、比較的低温で且つ短時間の焼成工程で焼失できるように熱分解性に優れたものであり、また、スリップ材の塗布・乾燥後の露光によって、光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。
【００３９】
有機バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなくてはならない。同時にスリップの粘性を決めるものである為、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
【００４０】
尚、光硬化可能なモノマーとバインダとの比率は、１〜３：５程度に添加される。
【００４１】
溶剤として、有機系溶剤、水系溶剤を用いることができる。尚、水系溶剤の場合、光硬化可能なモノマー及び有機バインダーは水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。
【００４２】
上述のスリップ材は、光硬化可能なモノマー及び有機バインダが上述したように積層体の焼成の過程で完全に熱分解しなくてはならないが、特に、６００℃以下、好ましくは５００℃以下で分解する材料を選択する。
【００４３】
また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【００４４】
スリップ材の塗布方法としては、例えば、ドクターブレード法（ナイフコート法）、ロールコート法、印刷法などが挙げられる。特に基板平滑層１６の表面を平坦化することに容易なドクターブレード法などが好適である。尚、塗布方法に応じて溶剤の添加量が調整され、所定粘度に調整される。
【００４５】
乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は１２０℃以下が望ましい。また、急激な乾燥は、塗布膜表面にクラックが発生する可能性があるため、急加熱を避けることが重要となる。
【００４６】
露光処理としては、塗布膜中に含まれる光硬化可能なモノマーが光重合されるネガ型であるため、塗布膜全面に低圧、高圧、超高圧の水銀灯系の露光光を照射する。尚、露光条件は、１５〜２０Ｊ／ｃｍ２  の露光光を約１５〜３０秒程度照射して行う。これにより、塗布膜は、光硬化可能なモノマーの光重合反応を起し、光硬化されることになる。
【００４７】
〔セラミックスリップ材〕
セラミックスリップ材は、セラミック粉末、必要に応じてガラスフリット、光硬化可能なモノマー、有機バインダー、溶剤を均質混練して形成する。
【００４８】
セラミック粉末は、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージライトなどの絶縁セラミック材料、ＢａＴｉＯ３  、Ｐｂ４  Ｆｅ２  Ｎｂ２  Ｏ１２、ＴｉＯ２  などの誘電体セラミック材料、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト（広義の意味でセラミックという）なとの磁性体セラミック材料などが挙げられ、その平均粒径１．０〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕したものを用いる。尚、セラミック材料は２種以上混合して用いられてもよい。特に、コランダムを用いた場合、コスト的に有利となる。
【００４９】
ガラスフリットは、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、Ｂ２  Ｏ３  、ＳｉＯ２  、Ａｌ２  Ｏ３  、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットが挙げられる。このようなガラスフリットは、ガラス化範囲が広く、また屈伏点が６００〜８００℃付近にあるため、８５０〜１０５０℃程度の低温焼成に適し、内部配線パターン２（ＡｇやＣｕなど）となる導体膜との焼結挙動が近似しており、好都合である。尚、このガラスフリットの平均粒径は、１．０〜６．０μｍ、好ましくは１．５〜３．５μｍである。
【００５０】
上述のセラミック材料とガラス材料との構成比率は、８５０〜１０５０℃の比較的低温で焼成する場合には、セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜５０ｗｔ％であり、ガラス材料が９０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。
【００５１】
尚、セラミック材料として、誘電体セラミック材料や磁性体セラミック材料とともに用いる場合には、セラミック材料の固有の特性を低下させることがあるため、ガラスフリットは必要に応じて添加する。
【００５２】
光硬化可能なモノマーは、基板平滑層１６に用いた上述のモノマーを用いる。
【００５３】
これは、露光条件を略同一とするためである。光硬化可能なモノマーは、露光処理後の現像処理によって露光部分以外の部分が容易に除去できるように所定量添加される。例えば、固形成分（セラミック材料及びガラス材料）  に対して５〜１５ｗｔ％以下である。
有機バインダーは、固形成分との濡れ性も重視する必要があり、基板平滑層１６に用いた材料ものが使用できる。添加量としては固形成分に対して２５ｗｔ％以下が好ましい。
【００５４】
溶剤として、有機系溶剤、水系溶剤を用いることができる。尚、水系溶剤の場合、光硬化可能なモノマー及び有機バインダーは、水溶性である必要があり、モノマー及び有機バインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。この付加量が少ない場合は水への溶解性、固定成分の粉末の分散性が悪くなり、多い場合は熱分解性が悪くなるため、付加量は、水への溶解性、分散性、熱分解性を考慮して、上述の範囲で適宜付加される。
【００５５】
また、セラミックスリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【００５６】
〔導電性ペースト〕
内部配線パターン２、ビアホール導体３及び表面配線パターン４を形成するための導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体材料粉末、例えば銀系粉末と、低融点ガラス成分と、バインダーと溶剤とを均質混練したものが用いられる。また、表面配線パターン５もこのペーストを用いても構わない。尚、内部配線パターン２、ビアホール導体３を形成するための導電性ペーストにおいては、特にセラミックスリップ材に用いた光硬化可能なモノマーを添加しても構わない。この光硬化可能なモノマーを添加した導電性ペーストを用いる場合、各導体膜を印刷・乾燥した後、又は各導体を充填・乾燥した後に、露光処理によって光硬化させる。
【００５７】
〔積層工程〕
このようにして、支持基板１５上に基板平滑層１６を形成し、セラミックスリップ材、導電性ペーストを準備した後、実質的な積層工程を行う。尚、支持基板１５は、最終的に複数の積層体が抽出できるよう複数の積層体の領域を同時に形成するが、ここでは、１つの積層体の領域について説明する。
【００５８】
まず、積層工程として、図２の（ｂ）工程（図３（ｂ）に相当）に示すように、支持基板１５の基板平滑層１６上に、積層体１の下面側の表面配線パターン４となる導体膜４０を形成する。具体的には、支持基板１５の基板平滑層１６上に、上述の導電性ペーストのスクリーン印刷によって所定形状の導体膜４０を形成する。その後、必要に応じて全面の露光を行い光硬化を行う。
【００５９】
次に、図２の（ｃ）工程（図３（ｃ）に相当）に示すように、セラミック層１ａとなるセラミック塗布膜１０ａを形成する。このセラミック塗布膜１０ａは、基板平滑層１６上に形成した導体膜４０を覆うように、各領域を越えて支持基板１５の基板平滑層１６の全面に形成する。具体的には、上述のセラミックスリップ材をドクターブレード法などで塗布し、乾燥（バッチ式乾燥炉、インライン式乾燥炉で１２０℃以下）して形成する。
【００６０】
次に、図２の（ｄ）工程（図３（ｄ）に相当）に示すように、セラミック塗布膜１０ａに選択的な露光処理・現像処理を行い、貫通凹部３０を形成する。
【００６１】
露光処理は、セラミック層１ａの厚みを貫通するビアホール導体３となる位置に貫通凹部３０を形成するため、この部分のみに露光光が照射されないような所定パターンを有するフォトターゲットをセラミック塗布膜１０ａ上に近接又は載置して、基板平滑層１６を形成した時の露光条件（低圧、高圧、超高圧の水銀灯系の１５〜２０Ｊ／ｃｍ２  の露光光を約１５〜３０秒程度照射する）で処理を行う。
【００６２】
現像処理は、選択的な露光処理を行った塗布膜１０ａに有機系のクロロセン、１，１，１−トリクロロエタン、水系のアルカリ現像溶剤を、例えばスプレー現像法やパドル現像法によって噴射したり、接触したり現像処理を行う。その後、必要に応じて洗浄及び乾燥を行なう。
【００６３】
上述の選択的な露光処理・現像処理によってビアホール導体３となる貫通凹部３０の形状、径などをフォトターゲットの形状によって、任意に設定できることになる。即ち、電源供給用の配線やアース電位の配線など比較的大電流が流れる配線間を接続するビアホール導体３の形状を大きくすることが簡単に行える。
【００６４】
また、フォトターゲットを用いた露光は、一般に、半導体チップなどの微細表面加工などに用いられるものであるため、フォトターゲットの形状の制御によって、形成されるビアホール導体３の貫通凹部においては、位置ずれがなく、ビアホール導体３の導通信頼性が大きく向上する。
【００６５】
次に、図２の（ｅ）工程（図３（ｅ）に相当）に示すように、セラミック塗布膜１０ａの貫通凹部３０にビアホール導体３となる導体３１を充填するとともに、セラミック塗布膜１０ａ上に、セラミック層１ａとセラミック層１ｂとの層間の内部配線パターン２となる導体膜２０を形成する。
【００６６】
具体的には、上述の導電性ペーストをスクリーン印刷で所定形状に印刷することにより、塗布膜１０ａの貫通凹部３０内にビアホール導体３となる導体３１を充填する。また、この印刷と同時に、塗布膜１０ａ上に所定パターンの内部配線パターン２となる導体膜２０を形成する。その後、乾燥処理を行い、必要に応じて露光処理を行い、光硬化を行う。
【００６７】
尚、貫通凹部３０の形状が大きい場合には、まず、導電性ペーストをディスペンサーなどを用いて貫通凹部３０内に導体３１を充填し、その後、内部の配線パターン２となる導体膜２０を印刷形成しても構わない。
【００６８】
次に、図２の（ｃ）工程を繰り返して（図３（ｆ）に相当）、セラミック層１ａとなる塗布膜１０ａの全面に、セラミック層１ｂとなる塗布膜１０ｂを形成する。具体的には、セラミック塗布膜１０ａに形成された導体３１、導体膜２０を覆うように、上述のセラミックスリップ材をドクターブレード法などによって塗布し、乾燥する。
【００６９】
これにより、セラミック塗布膜１０ｂの表面は、この塗布膜１０ｂに覆われた下部の導体３１や導体膜２０の形状、厚み、積層状況に係わらず、均一な平坦面とすることができる。
【００７０】
次に、図２の（ｄ）工程、図２の（ｅ）工程を行い、塗布膜１０ｂに選択的な露光処理・現像処理を行い、ビアホール導体３となる貫通凹部を形成し、その貫通凹部にビアホール導体３となる導体３１を形成し、同時に内部配線パターン２となる導体膜２０を形成する。さらに、積層体の積層構造に応じて、図２の（ｃ）工程〜図２の（ｅ）工程を順次繰り返しを行う。これにより、表面配線パターン４となる導体膜４０、塗布膜１０ａ〜１０ｄ、内部配線パターン２となる導体膜２０とが積層し、ビアホール導体３となる導体３１が形成された積層体を形成する。
【００７１】
次に、図２の（ｆ）工程を行い、セラミック層１ｄとなる塗布膜１０ｄ上に、セラミック層１ｅとなる塗布膜１０ｅを形成する。尚、この工程は、図２の（ｃ）と実質的に同一工程である。
【００７２】
次に、図２の（ｇ）工程を行い、セラミック層１ｅとなる塗布膜１０ｅ上に、ビアホール導体３となる貫通凹部３０を形成する。尚、この工程は、図２の（ｄ）と実質的に同一工程である。
【００７３】
次に、図２の（ｈ）工程を行い、図３（ｇ）に示すように、セラミック塗布膜１０ｅに形成した貫通凹部にビアホール導体３となる導体３１を充填する。尚、この工程は、貫通凹部に導電性ペーストの印刷やディスペンサによって導電性ペーストを供給し、乾燥して形成される。
【００７４】
尚、積層工程を終了した後に、各積層体の形状に応じて、分割溝をプレス成型などによって形成する。
【００７５】
〔剥離工程〕
次に、図２の（ｉ）工程として、図３（ｈ）に示すように、支持基板１５から基板平滑層１６、表面配線パターン４となる導体膜４０を含むセラミック塗布膜１０ｆ〜１０ａ、内部配線パターン２となる導体膜２０、ビアホール導体３となる導体３１から成る積層体を剥離する。
【００７６】
上述のように剥離界面は、支持基板１５と基板平滑層１６との界面となり、積層体側に基板平滑層１６が存在することになる。従って、剥離を機械的に、例えば支持基板１５を湾曲させたり、剥離界面にカッター刃を平面状に摺動したりしても、積層体そのものに悪影響（剥離による亀裂など）がなく安定して剥離することができる。
【００７７】
尚、その他に、基板平滑層１６に、１２０℃（乾燥処理の温度）以上で発泡性反応を起こす発泡剤を含有させておき、この平滑層１６を加熱処理して発泡反応を起こさせて支持基板１５から剥離を行ったり、また、基板平滑層１６の変わりに、また基板平滑層１６の界面などに有機溶剤によって溶解する溶解層を介在させて、有機溶剤に浸漬したりしても構わない。尚、溶剤層を用いる場合には、セラミックスリップ材、導電性ペーストに含有する有機バイダー、光硬化可能なモノマーに水系を用い、溶剤に純水などを用いることが重要となる。
【００７８】
〔焼成工程〕
次に、図２の（ｊ）工程として、図３（ｉ）に示すように、支持基板１５から剥離した基板平滑層１６、表面配線パターン４となる導体膜４０を含む積層体を焼成処理する。焼成処理は、脱バインダ過程と焼結過程からなる。
【００７９】
脱バインダ過程は、セラミック塗布膜１０ａ〜１０ｅ、内部配線パターン２となる導体膜２０、ビアホール導体３となる導体３１、表面配線パターン４となる導体膜４０に含まれる有機成分、及び基板平滑層１６を焼失するためのものであり、例えば６００℃以下の温度領域で行われる。
【００８０】
また、焼結過程は、塗布膜１０ａ〜１０ｅのガラス成分を結晶化させて、セラミック粉末の粒界に均一に分散させ、積層体に一定強度を与え、同時に、内部配線パターン２となる導体膜２０、ビアホール導体３となる導体３１、表面配線パターン４となる導体膜４０の導電材料、例えば、銀系粉末を粒成長させて、低抵抗化させるとともに、セラミック層１ａ〜１ｆと一体化させるものである。これは、ピーク温度８５０〜１０５０℃に達するまでに行われる。
【００８１】
焼成雰囲気は、導電性ペーストの材料などによって異なり、上述のようにＡｇ系導体の場合は、大気（酸化性）雰囲気又は中性雰囲気で行われ、Ｃｕ系導体の場合は、還元性雰囲気又は中性雰囲気で行われる。
【００８２】
これにより、塗布膜１０ａ〜１０ｆはセラミック層１ａ〜１ｆとなり、導体膜２０は内部配線パターン２に、導体３１はビアホール導体３に、導体膜４０は表面配線パターン４となり、焼成された大型積層体基板となる。
【００８３】
〔表面処理工程〕
次に、図２の（ｋ）工程として、図３（ｊ）に示すように、焼成処理された大型積層体基板の両主面に表面処理を行う。
【００８４】
例えば、大型積層体基板の他方側主面（図では、積層セラミック回路基板では下面側主面））に、セラミック層１ｅから露出したビアホール導体３と接続するように、例えば銅系導電性ペーストの印刷・乾燥、焼きつけにより、表面配線パターン５を形成する。ここで、銅系の表面配線パターン５と銀系導体のビアホール導体３とが接合することになるが、銀と銅との共晶温度を考慮して、低温（例えば７８０℃以下）焼成可能し、しかも、銅の酸化を防止するために還元性雰囲気や中性雰囲気中で行うことが重要である。
【００８５】
その後、必要に応じて、両主面に、厚膜抵抗膜６や保護膜などを焼きつけを行い、各種電子部品７を搭載する。
【００８６】
ここで、積層セラミック回路基板１０の一方側主面の表面配線パターン４は、積層体１の積層工程で形成され、その表面は積層体１の表面と同一平面となる。
【００８７】
従って、表面配線パターン４に重畳接続する厚膜抵抗体膜６を形成するにあたり、厚膜抵抗体膜６の端部（表面配線パターン４のエッヂ部分）に段差ができず、厚膜抵抗体膜６の段切れが発生しない。また、ＩＣチップなどの電子部品７を搭載するにあたっても、電子部品７の接合部分は平坦化されるため、電子部品７の接合に必要な最小な面積に設定すればよい。これにより、表面配線パターン４の高密度配線化が可能となる。
【００８８】
その後、焼成前に形成した分割溝にそって、大型積層体基板を所定形状の積層体に分割する。これによって、図１に示す構造の積層セラミック回路基板が完成する。
【００８９】
尚、上述の実施例について、積層体１の一方側主面の表面配線パターン４を積層工程の一部で形成し、積層体１の他方側主面の表面配線パターン５を表面処理工程で形成したが、他方側主面の表面配線パターン５をも積層工程の最終段階で形成して、積層体の焼成と一体的におこなっても構わない。
【００９０】
また、分割溝について、上述の製造工程では支持基板１５から積層体１を剥離する前に形成したが、要は焼成前に形成することが重要であり、支持基板１５を剥離した後に、積層体の両主面側に形成してもかまわない。また、分割溝にそって行う分割処理について、上述の製造工程は、表面処理工程の最後におこなっているが、電子部品７を搭載する前に分割処理しても構わない。
【００９１】
以上のように、上述の製造方法によれば、支持基板１５上に、支持基板１５の凹凸を吸収する平滑層１６が形成されているので、表面配線パターン４の表面が、支持基板１５の凹凸に影響されることなく、極めて均一な表面とすることができ、表面処理工程、抵抗体膜６の形成、電子部品７の搭載にあったっては、確実に且つ、安定的に行える。
【００９２】
また、上述の製造方法では、セラミック塗布膜１０ａ〜１０ｅの表面が常に平坦となるため、その表面に上に形成する内部配線パターン２となる導体膜２０が精度よく形成することができる。また、これによって形成された積層体１の他方側主面は、従来の印刷多層方法で形成した積層体の他方主面に比較して、格段な平坦面とすることができる。このため、その主面上に表面配線パターン５を形成するにあたり、さらに厚膜抵抗体膜６、保護膜を形成したり、電子部品７を搭載したりする表面処理が、簡単で、確実に且つ安定的に形成することができる。
【００９３】
ビアホール導体３となる導体３１が選択的な露光処理・現像処理によって形成された貫通凹部３０に導電性ペーストを充填して形成されるため、ビアホール導体３の形状・径の制御が極めて簡単になり、またビアホール導体３の接続信頼性が向上する。
【００９４】
尚、上述の実施例では、積層体１の両主面に表面配線パターン４、５が形成されているが、例えば、積層体１の一方主面のみに、積層体１の主面と同一平面となる表面配線パターン４を形成するようにしても構わない。
【００９５】
【発明の効果】
以上のように本発明によれば、支持基板上に、表面配線パターンとなる導体膜を形成した後に、実質的な積層体を形成するために、表面配線パターンの表面が積層体の一方側の主面と同一平面となり、且つ表面での凹みなどがなく、安定した表面処理、即ち厚膜抵抗体膜の形成、電子部品の接合が可能である。
【００９６】
しかも、表面での凹みなどがなくなることから、例えば、電子部品の搭載部分の面積を、搭載に必要な実質的な面積とすることができ、これにより、表面配線パターンの高密度配線化が可能となる。
【００９７】
また、セラミック層がセラミックスリップ材の塗布により形成されるため、塗布膜の表面が常に平坦化でき、他方主面側の積層体の表面に積層歪みが発生することが少なく、内部配線パターンとなる導体膜の形成、または積層体の他方主面の表面配線パターンの形成が安定的に行うことができ、結果として、プリント配線基板上に搭載する際に安定的に行うことができる。
【００９８】
さらに、ビアホール導体は、塗布膜に選択的な露光処理・現像処理によって形成された貫通凹部に導電性ペーストを充填して形成されるため、ビアホール導体の形状・径を任意に形成することができる。
【図面の簡単な説明】
【図１】本発明に係る積層セラミック回路基板の断面図である。
【図２】本発明の積層セラミック回路基板の製造を説明するための工程図である。
【図３】（ａ）〜（ｊ）は本発明の積層セラミック回路基板の製造の主要工程における断面図である。
【符号の説明】
１０・・・・・・積層セラミック回路基板
１・・・・・・・積層体
１ａ〜１ｆ・・・セラミック層
１０ａ〜１０ｆ・・・塗布膜
２・・・・・・・内部配線パターン
２０・・・・・・内部配線パターンとなる導体膜
３・・・・・・・ビアホール導体
３０・・・・・・貫通凹部
３１・・・・・・ビアホール導体となる導体
４、５・・・・・表面配線パターン
３１・・・・・・内部導体となる導体膜
１５・・・・・・支持基板
【図１】
0003559310.tif 000002
【図２】
0003559310.tif 000003
【図３】
0003559310.tif 000004