(57)【特許請求の範囲】
【請求項１】
２次電池と負荷との間に設けられた充電用トランジスタを制御して充電電流を２次電池に供給する充電制御時の２次電池の過充電状態、２次電池と負荷との間に設けられた放電用トランジスタを制御して負荷電流を負荷に供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、
過充電状態であって、２次電池電位が更に過充電検出電圧以上である場合に、負荷に接続されている放電用トランジスタを活性化して負荷に負荷電流を供給する放電制御を実行するディレイ回路を有し、
該ディレイ回路は、過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても過放電検出信号及び過電流検出信号にかかる放電制御の指示に優先して前記負荷に接続されている放電用トランジスタを活性化して負荷に負荷電流を供給する放電制御の指示を実行する回路構成を有する
ことを特徴とする充放電保護回路。
【請求項２】
前記ディレイ回路は、前記負荷に接続されている放電用トランジスタを活性化すると共に、充電用トランジスタのドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタとを介して負荷に負荷電流を供給する放電制御を実行することを特徴とする請求項１記載の充放電保護回路。
【請求項３】
前記ディレイ回路は、前記過放電検出信号に応じて２次電池において過放電状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成し、また前記過電流検出信号に応じて２次電池において過電流状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号を生成し、また前記過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても、前記過放電状態に応じた放電制御のキャンセル及び前記過電流状態に応じた放電制御のキャンセルを指示すると共に、負荷に接続されている放電用トランジスタを活性化し充電用トランジスタのドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタとを介して負荷に負荷電流を供給する放電制御を指示するためのディレイ信号を生成する回路構成を有する
ことを特徴とする請求項１又は２に記載の充放電保護回路。
【請求項４】
前記ディレイ回路は、
前記過放電検出信号にかかるディレイ信号または前記過充電検出信号にかかるディレイ信号を生成するゲート回路と、
前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号に応じて、前記過放電検出信号及び前記過電流検出信号を遮断して前記過放電検出信号にかかるディレイ信号または前記過充電検出信号にかかるディレイ信号の生成を禁止する制御を当該ゲート回路に対して実行すると共に、負荷に接続されている放電用トランジスタの活性化のための前記ディレイ信号の生成を指示する制御を当該ゲート回路に対して実行する回路構成を有する
ことを特徴とする請求項１に記載の充放電保護回路。
【請求項５】
前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて、前記過放電検出信号及び前記過電流検出信号の前記ゲート回路への入力を遮断して前記ディレイ信号の生成を禁止する論理信号を当該ゲート回路に出力すると共に、放電用トランジスタの活性化のための前記ディレイ信号の生成を指示する論理信号を当該ゲート回路に出力する遮断用ＭＯＳＦＥＴを有する
ことを特徴とする請求項４に記載の充放電保護回路。
【請求項６】
充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、
２次電池電位に接続され、２次電池の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号を生成する過放電検出回路と、
充電器接地電位に接続され、当該充電器接地電位の電位を監視すると共に、過電流状態を検知した際に過電流検出信号を生成する過電流検出回路と、
２次電池電位に接続され、バッテリー接地電位を充電器接地電位にシフトして充電制御信号を生成するレベルシフト回路と、
前記ディレイ回路は、ヒステリシスインバータ回路を有し、前記過放電検出信号に応じて２次電池において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を当該ヒステリシスインバータ回路を介して生成し、また前記過電流検出信号に応じて２次電池において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号を当該ヒステリシスインバータ回路を介して生成する回路構成を有する
ことを特徴とする請求項１記載の充放電保護回路。
【請求項７】
前記ディレイ回路は、
前記過放電検出信号にかかるディレイ信号または前記過充電検出信号にかかるディレイ信号を生成するヒステリシスインバータ回路と、
前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号に応じて、前記過放電検出信号及び前記過電流検出信号を遮断して前記過放電検出信号にかかるディレイ信号または前記過充電検出信号にかかるディレイ信号の生成を禁止する制御を当該ヒステリシスインバータ回路に対して実行すると共に、負荷に接続されている放電用トランジスタの活性化のための前記ディレイ信号の生成を指示する制御を当該ヒステリシスインバータ回路に対して実行する回路構成を有する
ことを特徴とする請求項６に記載の充放電保護回路。
【請求項８】
前記ディレイ回路は、
前記ヒステリシスインバータ回路を有し、前記過放電検出信号に応じて２次電池において過放電状態を検出して放電制御を実行するための前記ディレイ信号を当該ヒステリシスインバータ回路を介して生成し、また前記過電流検出信号に応じて２次電池において過電流状態を検出して放電制御を実行するための前記ディレイ信号を当該ヒステリシスインバータ回路を介して生成し、また前記過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても、負荷に接続されている放電用トランジスタを活性化すると共に、充電用トランジスタのドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタとを介して負荷に負荷電流を供給する放電制御を実行する回路構成を有する
ことを特徴とする請求項６に記載の充放電保護回路。
【請求項９】
前記ディレイ回路は前記ディレイ信号を生成するゲート回路を有し、
当該ゲート回路は、前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても、前記過放電検出信号及び前記過電流検出信号を遮断する制御を前記ヒステリシスインバータ回路に対して実行すると共に、負荷に接続されている放電用トランジスタの活性化を指示する前記ディレイ信号を生成する制御を当該ヒステリシスインバータ回路に対して実行する回路構成を有する
ことを特徴とする請求項７又は８に記載の充放電保護回路。
【請求項１０】
前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて、前記過放電検出信号及び前記過電流検出信号の前記ゲート回路への入力を遮断して前記ディレイ信号の生成を禁止する論理信号を当該ヒステリシスインバータ回路に出力すると共に、放電用トランジスタの活性化のための前記ディレイ信号の生成を指示する論理信号を当該ヒステリシスインバータ回路に出力する遮断用ＭＯＳＦＥＴを有する
ことを特徴とする請求項９に記載の充放電保護回路。
【請求項１１】
前記ディレイ回路は、前記過放電検出信号に応じた放電制御を実行するタイミングにかかるディレイ時間、また前記過電流検出信号に応じた放電制御を実行するタイミングにかかるディレイ時間を設定するために前記ヒステリシスインバータ回路の入力に接続されたタイミングコンデンサーを有し、  前記遮断用ＭＯＳＦＥＴは、前記ヒステリシスインバータ回路の入力に対して前記タイミングコンデンサーに並列に接続され、前記過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて、前記過放電検出信号または前記過電流検出信号によって前記タイミングコンデンサーに蓄積される電荷を短絡する回路構成を有する
ことを特徴とする請求項１０に記載の充放電保護回路。
【請求項１２】
前記ヒステリシスインバータ回路は、タイミングコンデンサーの電位が前記上昇ヒステリシス回路における入力電圧上昇時のスレッショルドレベル以上である場合に前記放電用トランジスタを不活性化する前記ディレイ信号を生成し、タイミングコンデンサーの電位が前記上昇ヒステリシス回路における入力電圧上昇時のスレッショルドレベル未満である場合に当該放電用トランジスタを活性化する前記ディレイ信号を生成する回路構成を有する
ことを特徴とする請求項１１に記載の充放電保護回路。
【請求項１３】
前記充放電保護回路に加えて、
前記２次電池であるバッテリーセルと、
負荷と前記バッテリーセル間に直列に接続され、放電制御時に前記バッテリーセルから負荷に供給される放電電流の通電状態を前記ディレイ信号の論理値に応じて制御する放電用トランジスタと、
充電器と前記バッテリーセル間に直列に接続され、充電制御時に充電器から前記バッテリーセルに供給される充電電流の通電状態を前記充電制御信号の論理値に応じて制御する充電用トランジスタと、
バッテリー接地電位に接続され、前記バッテリーセルにおいて過充電状態を検出するタイミングにかかるディレイ時間を設定するための充放電信号を生成して前記過充電検出回路に送信する遅延コンデンサーとを有する
ことを特徴とする請求項１乃至１２のいずれか一項に記載の充放電保護回路を用いたバッテリーパック。
【請求項１４】
前記放電用トランジスタは、前記ディレイ信号の論理値と前記短絡検出信号の論理値との論理積である放電信号の論理値に応じて前記バッテリーセルから負荷に供給される放電電流の通電状態を制御するように構成されている
ことを特徴とする請求項１３に記載のバッテリーパック。
【請求項１５】
充電器接地電位に応じて活性化された際に前記充電用トランジスタを活性化する論理値を有する前記充電制御信号を生成するレベルシフト回路を有する
ことを特徴とする請求項１４に記載のバッテリーパック。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２次電池の充放電回路に関し、特に、充電制御時の２次電池の過充電状態、負荷電流を供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路に関する。
【０００３】
また本発明は、バッテリー装置に関し、特に、充放電保護回路を用いて充放電が可能な２次電池のバッテリーパックに関する。
【０００４】
【従来の技術】
図８は、従来の充放電制御回路を説明するための回路ブロック図である。
【０００５】
従来この種の充放電保護回路及びバッテリーパックとしては、例えば、特開平６−１０４０１５号公報（発明の名称：バッテリー保護回路、出願人：ソニー株式会社及び日本モトローラ株式会社、出願日：１９９２年９月１７日）に示すようなものがある。
【０００６】
すなわち、バッテリー保護回路（充放電保護回路及びバッテリーパック）Ａ１は、検出部Ａ２と制御部Ａ３と復帰部Ａ４とパワーダウンＳＷ部Ａ５と充放電スイッチ部Ａ６とから構成され、複数のバッテリーである電池Ａｂａｔ，Ｂｂａｔの充放電制御を行う機能を有していた。
【０００７】
検出部Ａ２は電池電圧検出部Ａ７と過電流検出部Ａ８とから構成されていた。ここで、電池電圧検出部Ａ７は電池Ａｂａｔ，Ｂｂａｔの各電圧より過充電（Ａ，Ｂ）及び過放電（Ａ，Ｂ）状態を検出し、過電流検出部Ａ８は過電流状態の検出を行っていた。
【０００８】
制御部Ａ３は、放電系制御ロジック部Ａ９及び放電ＳＷ制御部Ａ１０と、ＧＮＤレベルシフト部Ａ１１と、充電系制御ロジック部Ａ１２及び充電ＳＷ制御部Ａ１３とから構成されていた。
【０００９】
制御部Ａ３の放電系制御ロジック部Ａ９及び放電ＳＷ制御部Ａ１０は、検出部Ａ２の電池電圧検出部Ａ７で検出した電池Ａｂａｔ，Ｂｂａｔの充放電状態や過電流検出部Ａ８からの過電流信号状態から、電池電圧検出部Ａ７へオーバーフロー電流信号、充放電スイッチ部Ａ６（通常、ＭＯＳＦＥＴが使用される）へは放電スイッチ信号、復帰部Ａ４へはパワーダウン信号を出力していた。
【００１０】
制御部Ａ３の放電系制御ロジック部Ａ９及び放電ＳＷ制御部Ａ１０からのグランド信号はＧＮＤレベルシフト部Ａ１１を介して充電系制御ロジック部Ａ１２及び充電ＳＷ制御部Ａ１３に入力されていた。
【００１１】
ＧＮＤレベルシフト部Ａ１１は、放電系制御ロジック部Ａ９及び放電ＳＷ制御部Ａ１０の放電スイッチと、充電系制御ロジック部Ａ１２及び充電ＳＷ制御部Ａ１３の充電スイッチのグランド（ＧＮＤ）が異なるため、各々のグランド電位を一定基準に定めていた。
【００１２】
制御部Ａ３の充電系制御ロジック部Ａ１２及び充電ＳＷ制御部Ａ１３は、電池状態、充電検出（機動回路）等から充放電スイッチ部Ａ６の制御、復帰部Ａ４に対してパワーダウン解除信号の出力等を行っていた。
【００１３】
復帰部Ａ４は、パワーダウン制御部Ａ１４と起動回路充電検出部Ａ１５から構成されていた。パワーダウン制御部Ａ１４は、放電系制御ロジック部Ａ９からのパワーダウン信号をパワーダウンＳＷ部Ａ５に送り、また、充電系制御ロジック部Ａ１２からのパワーダウン解除信号をパワーダウンＳＷ部Ａ５に送っていた。更に、起動回路充電検出部Ａ１５は、自動により開始させる機能も有していた。
【００１４】
パワーダウンＳＷ部Ａ５は、パワーダウン制御部Ａ１４からのパワーダウン信号を検出部Ａ２及び制御部Ａ３に送り、電源をオフしてパワーダウンモードにしていた。
【００１５】
充放電スイッチ部Ａ６は、制御部Ａ３の放電ＳＷ制御部Ａ１０及び充電ＳＷ制御部Ａ１３からの制御に基づいて電池Ａｂａｔ，Ｂｂａｔの放電及び充電の制御を行っていた。
【００１６】
このような回路構成を有するバッテリー保護回路Ａ１は、電池Ａｂａｔ，Ｂｂａｔが過充電状態の場合にパワーダウンＳＷ部Ａ５が非導通状態にならないようにするパワーダウン禁止機能を有していた。
【００１７】
またバッテリー保護回路Ａ１は、瞬間的に大電流が流れたことを検出した過電流検出手段が出力する過電流検出信号に基づいてパワーダウンＳＷ部Ａ５が非導通にならないようにするパワーダウン禁止機能も備えていた。
【００１８】
このようなバッテリー保護回路Ａ１において、過電流検出部Ａ８によって過電流信号状態が検出されると、充電ＳＷ制御部Ａ１３が充放電スイッチ部Ａ６を不活性化する制御を実行する。
【００１９】
この状態で、負荷を端子＋ＥＢと−ＥＢとの間に接続すると、充放電スイッチ部Ａ６が不活性化されているが充放電スイッチ部（ＭＯＳＦＥＴ）Ａ６の寄生ダイオードに起因して、寄生ダイオードを介して充電系ＧＮＤ電位Ｖ−から放電系ＧＮＤ電位Ｖｓｓに向かって順方向に電流が流れてしまう。その結果、充電系ＧＮＤ電位Ｖ−が放電系ＧＮＤ電位Ｖｓｓに対して寄生ダイオードの順方向電圧（０．６Ｖ程度）だけ上昇する。
【００２０】
ここで、過電流検出部Ａ８における過電流の検出レベル（電位）が例えば０．２Ｖとすると、寄生ダイオードの順方向電圧（０．６Ｖ程度）に対して過電流検出部Ａ８が負荷接続時の過電流状態を検出して充放電スイッチ部Ａ６が誤って不活性化されてしまい負荷に電流を供給できなくなってしまう可能性を回避する必要があった。
【００２１】
そこでバッテリー保護回路Ａ１では、端子＋ＥＢと−ＥＢとの間に負荷が接続された所定時間内は充放電スイッチ部Ａ６を活性化させ、上昇した充電系ＧＮＤ電位Ｖ−を再びを過電流検出レベル以下に下げることによって、負荷接続時の負荷電流を過電流として誤検出しないようにしていた。
【００２２】
これに依り、負荷接続時に過充電を検出した際に、バッテリー電圧が過充電検出電圧よりも低い時は負荷電流を流すことができるといった効果があった。
【００２３】
【発明が解決しようとする課題】
しかしながら、このような従来のバッテリー保護回路Ａ１では、負荷接続時の負荷電流が過充電として誤って検出されないためには、２次電池電位ＶＤＤが過充電検出電圧（例えば、４．２５Ｖ）より下がっていることが前提条件と成っていた。
【００２４】
すなわち、充電器としてパルス充電器を用いる場合、負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持されたときは、過電流検出部Ａ８が過電流状態を検出して、充放電スイッチ部Ａ６が誤って不活性化されてしまい、充放電スイッチ部Ａ６を活性化させることが難しくなってしまい、その結果、負荷電流を負荷に供給することが難しいという技術的課題があった。
【００２５】
すなわち、パルス充電器が用いられてバッテリー電圧が過充電検出電圧以上に保持された状態で負荷が接続されると、そのときの負荷電流が過電流と誤判定されてしまい、負荷に負荷電流を流すことが難しいという技術的課題があった。
【００２７】
第１に、２次電池と負荷との間に設けられた充電用トランジスタを制御して充電電流を２次電池に供給する充電制御時の２次電池の過充電状態、２次電池と負荷との間に設けられた放電用トランジスタを制御して負荷電流を負荷に供給する放電制御時の２次電池の過放電状態、または放電制御時の２次電池の過電流状態を検出して２次電池を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、過放電検出信号に応じた放電制御を実行するタイミングにかかるディレイ時間、また過電流検出信号に応じた放電制御を実行するタイミングにかかるディレイ時間を設定するためにヒステリシスインバータ回路の入力に接続されたタイミングコンデンサーと過放電検出信号にかかるディレイ信号または過充電検出信号にかかるディレイ信号を生成するゲート回路と過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて、過放電検出信号及び過電流検出信号のゲート回路への入力を遮断してディレイ信号の生成を禁止する論理信号をゲート回路に出力すると共に、放電用トランジスタの活性化のためのディレイ信号の生成を指示する論理信号をゲート回路に出力する遮断用ＭＯＳＦＥＴとヒステリシスインバータ回路を有し、過放電検出信号に応じて２次電池において過放電状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号ヒステリシスインバータ回路を介して生成し、また過電流検出信号に応じて２次電池において過電流状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号をヒステリシスインバータ回路を介して生成し、また過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても、過放電状態に応じた放電制御のキャンセル及び過電流状態に応じた放電制御のキャンセルを指示すると共に、負荷に接続されている放電用トランジスタを活性化し充電用トランジスタのドレイン−ソース間に並列に存在する寄生ダイオードと活性化状態の放電用トランジスタとを介して負荷に負荷電流を供給する放電制御を指示するためのディレイ信号をヒステリシスインバータ回路を介して生成するディレイ回路と、２次電池を充電する充電器の充電電位に接続され、バッテリー接地電位を充電器接地電位にシフトして充電制御信号を生成するレベルシフト回路と、２次電池電位に接続され２次電池の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号を生成する過放電検出回路と、充電器接地電位に接続され充電器接地電位の電位を監視すると共に、過電流状態を検知した際に過電流検出信号を生成する過電流検出回路とを設けることに依り、負荷接続時に過充電を検出した場合であって２次電池電位が過充電検出電圧よりも低いときに負荷電流を負荷に供給する機能、２次電池電位が過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する機能、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する機能を有する充放電保護回路を実現することを課題としている。
【００２８】
第２に、２次電池であるバッテリーセルと、負荷とバッテリーセル間に直列に接続され、放電制御時にバッテリーセルから負荷に供給される放電電流の通電状態をディレイ信号の論理値に応じて制御する放電用トランジスタと、充電器とバッテリーセル間に直列に接続され、充電制御時に充電器からバッテリーセルに供給される充電電流の通電状態を充電制御信号の論理値に応じて制御する充電用トランジスタと、バッテリー接地電位に接続され、バッテリーセルにおいて過充電状態を検出するタイミングにかかるディレイ時間を設定するための充放電信号を生成して過充電検出回路に送信する遅延コンデンサーとを有し、放電用トランジスタはディレイ信号の論理値と短絡検出信号の論理値との論理積である放電信号の論理値に応じてバッテリーセルから負荷に供給される放電電流の通電状態を制御するように構成され、レベルシフト回路は充電器接地電位に応じて活性化された際に充電用トランジスタを活性化する論理値を有する充電制御信号を生成するように構成することにより、負荷接続時に過充電を検出した場合であって２次電池電位が過充電検出電圧よりも低いときに負荷電流を負荷に供給する機能、２次電池電位が過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する機能、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する機能を有するバッテリーパックを実現することを課題としている。
【００４７】
【課題を解決するための手段】
請求項１に記載の発明は、
２次電池１２と負荷１４との間に設けられた充電用トランジスタＱ2 を制御して充電電流を２次電池１２に供給する充電制御時の２次電池１２の過充電状態、２次電池１２と負荷１４との間に設けられた放電用トランジスタＱ1 を制御して負荷電流を負荷１４に供給する放電制御時の２次電池１２の過放電状態、または放電制御時の２次電池１２の過電流状態を検出して２次電池１２を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、過充電状態であって、２次電池電位が更に過充電検出電圧以上である場合に、負荷１４に接続されている放電用トランジスタＱ1 を活性化して負荷１４に負荷電流を供給する放電制御を実行するディレイ回路２６を有し、該ディレイ回路２６は、過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても過放電検出信号及び過電流検出信号にかかる放電制御の指示に優先して前記負荷１４に接続されている放電用トランジスタＱ1 を活性化して負荷１４に負荷電流を供給する放電制御の指示を実行する回路構成を有することを特徴とする充放電保護回路２０である。
【００４８】
請求項１に記載の発明に依れば、２次電池電位ＶDDが過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を実現できるようになり、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。また、ディレイ回路２６を設けることに依り、過放電検出信号２７ａにかかる放電制御及び前記過電流検出信号２５ａにかかる放電制御よりも過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御を優先することができるようになり、その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【００４９】
請求項２に記載の発明は、請求項１に記載の充放電保護回路２０において、前記ディレイ回路は、前記負荷１４に接続されている放電用トランジスタＱ1 を活性化すると共に、充電用トランジスタＱ2 のドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタＱ1 とを介して負荷１４に負荷電流を供給する放電制御を実行することを特徴とする。
【００５０】
請求項２に記載の発明に依れば、２次電池電位ＶDDが過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現できるようになり、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【００５１】
請求項３に記載の発明は、請求項１又は２に記載の充放電保護回路２０において、前記ディレイ回路２６は、前記過放電検出信号２７ａに応じて２次電池１２において過放電状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａを生成し、また前記過電流検出信号２５ａに応じて２次電池１２において過電流状態を検出して放電制御を実行するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａを生成し、また前記過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても、前記過放電状態に応じた放電制御のキャンセル及び前記過電流状態に応じた放電制御のキャンセルを指示すると共に、負荷１４に接続されている放電用トランジスタＱ1 を活性化し充電用トランジスタＱ2 のドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタＱ1 とを介して負荷１４に負荷電流を供給する放電制御を指示するためのディレイ信号２６ａを生成する回路構成を有する構成とした充放電保護回路２０である。
【００５２】
請求項３に記載の発明に依れば、請求項１又は２に記載の効果に加えて、ディレイ回路２６を設けることに依り、過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過放電状態に応じた放電制御のキャンセル及び過電流状態に応じた放電制御のキャンセルを実行できるようになり、その結果、過放電状態を回避する放電制御機能及び過電流状態を回避する過電流制御機能に加えて、負荷１４接続時に過充電を検出した場合であって２次電池電位ＶDDが過充電検出電圧よりも低いときに負荷電流を放電用トランジスタＱ1 を介して負荷１４に供給する放電制御機能を実現できるといった効果を奏する。
【００５５】
請求項４に記載の発明は、請求項１に記載の充放電保護回路２０において、前記ディレイ回路２６は、前記過放電検出信号２７ａにかかるディレイ信号２６ａまたは前記過充電検出信号２２ａにかかるディレイ信号２６ａを生成するゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27と、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａに応じて、前記過放電検出信号２７ａ及び前記過電流検出信号２５ａを遮断して前記過放電検出信号２７ａにかかるディレイ信号２６ａまたは前記過充電検出信号２２ａにかかるディレイ信号２６ａの生成を禁止する制御を当該ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に対して実行すると共に、負荷１４に接続されている放電用トランジスタＱ1 の活性化のための前記ディレイ信号２６ａの生成を指示する制御を当該ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に対して実行する回路構成を有する構成とした充放電保護回路２０である。
【００５６】
請求項４に記載の発明に依れば、請求項１に記載の効果に加えて、ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27を設けることに依り、放電制御または放電制御に必要なディレイ信号２６ａを生成して放電用トランジスタＱ1 に供給できるようになる。またディレイ回路２６を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても、過放電検出信号２７ａ及び過電流検出信号２５ａを遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成を許可することができるようになり、その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【００５７】
請求項５に記載の発明は、請求項４に記載の充放電保護回路２０において、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、前記過放電検出信号２７ａ及び前記過電流検出信号２５ａの前記ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27への入力を遮断して前記ディレイ信号２６ａの生成を禁止する論理信号を当該ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に出力すると共に、放電用トランジスタＱ1 の活性化のための前記ディレイ信号２６ａの生成を指示する論理信号を当該ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に出力する遮断用ＭＯＳＦＥＴＱ36を有する構成とした充放電保護回路２０である。
【００５８】
請求項５に記載の発明に依れば、請求項４に記載の効果に加えて、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａを遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成を許可するディレイ信号２６ａを生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【００５９】
請求項６に記載の発明は、請求項１に記載の充放電保護回路２０において、充電制御時の２次電池１２の過充電状態、負荷電流を供給する放電制御時の２次電池１２の過放電状態、または放電制御時の２次電池１２の過電流状態を検出して２次電池１２を過充電状態、過放電状態または過電流状態から保護する充放電保護回路において、２次電池電位に接続され、２次電池１２の放電状態を監視すると共に、過放電状態を検知した際に過放電検出信号２７ａを生成する過放電検出回路２７と、充電器１４接地電位Ｖ−に接続され、当該充電器１４接地電位Ｖ−の電位を監視すると共に、過電流状態を検知した際に過電流検出信号２５ａを生成する過電流検出回路２５と、２次電池電位に接続され、バッテリー接地電位Ｖssを充電器１４接地電位Ｖ−にシフトして充電制御信号２３ａを生成するレベルシフト回路２３と、前記ディレイ回路２６は、ヒステリシスインバータ回路Ｑ26を有し、前記過放電検出信号２７ａに応じて２次電池１２において過放電状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａを当該ヒステリシスインバータ回路Ｑ26を介して生成し、また前記過電流検出信号２５ａに応じて２次電池１２において過電流状態を検出するタイミングにかかるディレイ時間を設定するためのディレイ信号２６ａを当該ヒステリシスインバータ回路Ｑ26を介して生成する回路構成を有する充放電保護回路２０である。
【００６０】
請求項６に記載の発明に依れば、請求項１に記載の効果に加えて、過放電検出回路２７を設けることにより、２次電池１２の放電状態を監視して過放電状態を検知した際に過放電検出信号２７ａを生成できるようになる。また、前述のヒステリシスインバータ回路Ｑ26を有するディレイ回路２６を設けることにより、過放電検出信号２７ａを前述のヒステリシスインバータ回路Ｑ26に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有するディレイ信号２６ａを生成できるようになる。このようなヒステリシス特性をディレイ信号２６ａに付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号２６ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路２５を実現できるようになる。また、レベルシフト回路２３は充電器１４の充電電位に接続されているので、充電器１４が充電電位に接続された際に充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、２次電池１２に充放電保護回路２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ2 を制御して２次電池１２の充電制御ができるようになり、充放電保護回路２０を動作させるだけの電力の供給する能力を２次電池１２において復帰させることができるようになるといった効果を奏する。
【００６１】
請求項７に記載の発明は、請求項６に記載の充放電保護回路２０において、前記ディレイ回路２６は、前記過放電検出信号２７ａにかかるディレイ信号２６ａまたは前記過充電検出信号２２ａにかかるディレイ信号２６ａを生成するヒステリシスインバータ回路Ｑ26と、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａに応じて、前記過放電検出信号２７ａ及び前記過電流検出信号２５ａを遮断して前記過放電検出信号２７ａにかかるディレイ信号２６ａまたは前記過充電検出信号２２ａにかかるディレイ信号２６ａの生成を禁止する制御を当該ヒステリシスインバータ回路Ｑ26に対して実行すると共に、負荷１４に接続されている放電用トランジスタＱ1 の活性化のための前記ディレイ信号２６ａの生成を指示する制御を当該ヒステリシスインバータ回路Ｑ26に対して実行する回路構成を有する構成とした充放電保護回路２０である。
【００６２】
請求項７に記載の発明に依れば、請求項６に記載の効果に加えて、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのヒステリシスインバータ回路Ｑ26への入力を遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成をヒステリシスインバータ回路Ｑ26に対して優先的に許可するディレイ信号２６ａを生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【００６３】
請求項８に記載の発明は、請求項６に記載の充放電保護回路２０において、前記ディレイ回路２６は、前記ヒステリシスインバータ回路Ｑ26を有し、前記過放電検出信号２７ａに応じて２次電池１２において過放電状態を検出して放電制御を実行するための前記ディレイ信号２６ａを当該ヒステリシスインバータ回路Ｑ26を介して生成し、また前記過電流検出信号２５ａに応じて２次電池１２において過電流状態を検出して放電制御を実行するための前記ディレイ信号２６ａを当該ヒステリシスインバータ回路Ｑ26を介して生成し、また前記過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても、負荷１４に接続されている放電用トランジスタＱ1 を活性化すると共に、充電用トランジスタＱ2 のドレイン−ソース間に並列に存在する寄生ダイオードと当該活性化状態の放電用トランジスタＱ1 とを介して負荷１４に負荷電流を供給する放電制御を実行する回路構成を有する構成とした充放電保護回路２０である。
【００６４】
請求項８に記載の発明に依れば、請求項６に記載の効果と同様の効果を奏する。
【００６５】
請求項９に記載の発明は、請求項７又は８に記載の充放電保護回路２０において、前記ディレイ回路２６は前記ディレイ信号２６ａを生成するゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27を有し、当該ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27は、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても、前記過放電検出信号２７ａ及び前記過電流検出信号２５ａを遮断する制御を前記ヒステリシスインバータ回路Ｑ26に対して実行すると共に、負荷１４に接続されている放電用トランジスタＱ1 の活性化を指示する前記ディレイ信号２６ａを生成する制御を当該ヒステリシスインバータ回路Ｑ26に対して実行する回路構成を有する構成とした充放電保護回路２０である。
【００６６】
請求項９に記載の発明に依れば、請求項７又は８に記載の効果に加えて、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのヒステリシスインバータ回路Ｑ26への入力を遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成をヒステリシスインバータ回路Ｑ26に対して優先的に許可するディレイ信号２６ａを生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能をヒステリシスインバータ回路Ｑ26や遮断用ＭＯＳＦＥＴＱ36を用いることで小さな回路規模で実現できるようになるといった効果を奏する。
【００６７】
請求項１０に記載の発明は、請求項９に記載の充放電保護回路２０において、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、前記過放電検出信号２７ａ及び前記過電流検出信号２５ａの前記ゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27への入力を遮断して前記ディレイ信号２６ａの生成を禁止する論理信号を当該ヒステリシスインバータ回路Ｑ26に出力すると共に、放電用トランジスタＱ1 の活性化のための前記ディレイ信号２６ａの生成を指示する論理信号を当該ヒステリシスインバータ回路Ｑ26に出力する遮断用ＭＯＳＦＥＴＱ36を有する構成とした充放電保護回路２０である。
【００６８】
請求項１０に記載の発明に依れば、請求項９に記載の効果に加えて、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのヒステリシスインバータ回路Ｑ26への入力を遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する論理制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成をヒステリシスインバータ回路Ｑ26に対して優先的に許可するディレイ信号２６ａを生成する論理制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を論理制御できるヒステリシスインバータ回路Ｑ26や遮断用ＭＯＳＦＥＴＱ36を用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになるといった効果を奏する。
【００６９】
請求項１１に記載の発明は、請求項１０に記載の充放電保護回路２０において、前記ディレイ回路２６は、前記過放電検出信号２７ａに応じた放電制御を実行するタイミングにかかるディレイ時間、また前記過電流検出信号２５ａに応じた放電制御を実行するタイミングにかかるディレイ時間を設定するために前記ヒステリシスインバータ回路Ｑ26の入力に接続されたタイミングコンデンサーＣ2 を有し、前記遮断用ＭＯＳＦＥＴＱ36は、前記ヒステリシスインバータ回路Ｑ26の入力に対して前記タイミングコンデンサーＣ2 に並列に接続され、前記過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、前記過放電検出信号２７ａまたは前記過電流検出信号２５ａによって前記タイミングコンデンサーＣ2 に蓄積される電荷を短絡する回路構成を有する構成とした充放電保護回路２０である。
【００７０】
請求項１１に記載の発明に依れば、請求項１０に記載の効果に加えて、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのタイミングコンデンサーＣ2 への電荷蓄積を遮断して過放電検出信号２７ａにかかる放電制御及び過電流検出信号２５ａにかかる放電制御に要するディレイ信号２６ａの生成を禁止する論理制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧以上に保持された場合の放電用トランジスタＱ1 の活性化にかかる放電制御に要するディレイ信号２６ａの生成をヒステリシスインバータ回路Ｑ26に対して優先的に許可するディレイ信号２６ａを生成する論理制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1 を活性化して寄生ダイオードと放電用トランジスタＱ1 とを介して負荷電流を負荷１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い負荷１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電圧以上に保持された場合であってもタイミングコンデンサーＣ2 の電位に基づいて過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷１４に供給する放電制御機能を論理制御できるヒステリシスインバータ回路Ｑ26や遮断用ＭＯＳＦＥＴＱ36を用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになるといった効果を奏する。
【００７１】
請求項１２に記載の発明は、請求項１１に記載の充放電保護回路２０において、前記ヒステリシスインバータ回路Ｑ26は、タイミングコンデンサーＣ2 の電位が前記上昇ヒステリシス回路（Ｑ41，Ｑ45）における入力電圧上昇時のスレッショルドレベル以上である場合に前記放電用トランジスタＱ1 を不活性化する前記ディレイ信号２６ａを生成し、タイミングコンデンサーＣ2 の電位が前記上昇ヒステリシス回路（Ｑ41，Ｑ45）における入力電圧上昇時のスレッショルドレベル未満である場合に当該放電用トランジスタＱ1 を活性化する前記ディレイ信号２６ａを生成する回路構成を有する構成とした充放電保護回路２０である。
【００７２】
請求項１２に記載の発明に依れば、請求項１１に記載の効果に加えて、過放電検出信号２７ａ及び過電流検出信号２５ａを用いたタイミングコンデンサーＣ2 への電荷蓄積に応じたコンデンサー電位と上昇ヒステリシス回路（Ｑ41，Ｑ45）における入力電圧上昇時のスレッショルドレベルとを比較して入力電圧上昇時のスレッショルドレベル以上のコンデンサー電位となった際に放電用トランジスタＱ1 を不活性化するディレイ信号２６ａを生成できるようになり、上昇ヒステリシス回路（Ｑ41，Ｑ45）における入力電圧上昇時のスレッショルドレベル未満である場合に放電用トランジスタＱ1 を活性化するディレイ信号２６ａを生成できるようになる。その結果、上昇時の入力電圧スレッショルドレベルＶtHと下降時の入力電圧スレッショルドレベルＶtLとで特定できるヒステリシス特性を有するディレイ信号２６ａを生成できるようになる。このようなヒステリシス特性をディレイ信号２６ａに付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号２６ａを用いて放電電流の制御を行う放電用トランジスタＱ1 の過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ26を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路２５を実現できるようになる。
【００７３】
請求項１３に記載の発明は、請求項１乃至１２のいずれか一項に記載の充放電保護回路２０を用いたバッテリーパック１０において、前記充放電保護回路２０に加えて、前記２次電池であるバッテリーセル１２と、負荷１４と前記バッテリーセル１２間に直列に接続され、放電制御時に前記バッテリーセル１２から負荷１４に供給される放電電流の通電状態を前記ディレイ信号２６ａの論理値に応じて制御する放電用トランジスタＱ1 と、充電器１４と前記バッテリーセル１２間に直列に接続され、充電制御時に充電器１４から前記バッテリーセル１２に供給される充電電流の通電状態を前記充電制御信号２３ａの論理値に応じて制御する充電用トランジスタＱ2 と、バッテリー接地電位Ｖssに接続され、前記バッテリーセル１２において過充電状態を検出するタイミングにかかるディレイ時間を設定するための充放電信号１２ａを生成して前記過充電検出回路２２に送信する遅延コンデンサーＣ1 とを有する構成としたバッテリーパック１０である。
【００７４】
請求項１３に記載の発明に依れば、請求項１乃至１２のいずれか一項に記載の効果に加えて、前述の充放電保護回路２０を設けることにより、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても過電流検出時の発振防止機能を実現でき、確実な放電制御を放電用トランジスタＱ1 を用いて実行する機能を実現でき、確実な充電制御を充電用トランジスタＱ2 を用いて実行する機能を実現できるようになるといった効果を奏する。更に、このような充放電保護回路２０を設けることにより、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパック１０を実現できるようになる。
【００７５】
請求項１４に記載の発明は、請求項１３に記載のバッテリーパック１０において、前記放電用トランジスタＱ1 は、前記ディレイ信号２６ａの論理値と前記短絡検出信号２４ａの論理値との論理積である放電信号２６ｂの論理値に応じて前記バッテリーセル１２から負荷１４に供給される放電電流の通電状態を制御するように構成されているバッテリーパック１０である。
【００７６】
請求項１４に記載の発明に依れば、請求項１３に記載の効果に加えて、ディレイ信号２６ａの論理値と短絡検出信号２４ａの論理値との論理積である放電信号２６ｂとの論理演算を実行し演算結果の論理値に応じてバッテリーセル１２から負荷１４に供給される放電電流の通電状態を過放電状態や短絡状態をモニタリングしながら放電用トランジスタＱ1 を用いて制御できるようになるといった効果を奏する。
【００７７】
請求項１５に記載の発明は、請求項１４に記載のバッテリーパック１０において、充電器１４接地電位Ｖ−に応じて活性化された際に前記充電用トランジスタＱ2 を活性化する論理値を有する前記充電制御信号２３ａを生成するレベルシフト回路２３を有する構成としたバッテリーパック１０である。
【００７８】
請求項１５に記載の発明に依れば、請求項１４に記載の効果に加えて、前述の充放電保護回路２０にこのようなレベルシフト回路２３を設けることにより、２次電池１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって、前述の過電流検出時の発振防止機能を実現すると同時に、確実な充電制御を充電用トランジスタＱ2 を用いて実行する機能を実現するための充電制御信号２３ａを生成できるようになるといった効果を奏する。更に、このようなレベルシフト回路２３は、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパック１０を実現することに寄与する。
【００７９】
【発明の実施の形態】
以下、図面に基づき、本発明の各種実施形態を説明する。
【００８０】
始めに、図面に基づき、本発明の充放電保護回路の実施形態を説明する。
図１は、本発明の２次電池１２の充放電保護回路２０、及びこれを用いたバッテリーパック１０の構成を説明するための機能ブロック図である。
【００８１】
図１に示す充放電保護回路２０は、２次電池１２と負荷１４との間に設けられた充電用トランジスタＱ２を制御して充電電流（図１において、バッテリーセル１２のプラス側電極に流れ込む方向の電流）を２次電池１２に供給する充電制御時の２次電池１２の過充電状態、２次電池１２と負荷１４との間に設けられた放電用トランジスタＱ１を制御して負荷電流を負荷１４に供給する放電制御時の２次電池１２の過放電状態、または放電制御時の２次電池１２の過電流状態を検出して２次電池１２を過充電状態、過放電状態または過電流状態から保護する機能を有し、更に、過充電状態であって更に２次電池電位ＶＤＤが過充電検出電位（例えば、４．２５ＶＤＣ：ＤＣは直流の意味）以上である場合に、負荷１４に接続されている放電用トランジスタＱ１を活性化して負荷１４に負荷電流を供給する放電制御を実行する機能を有している点に特徴を有している。
【００８２】
このような充放電保護回路２０は、過電流検出時の発振防止機能を実現するために中心的役割を果たすヒステリシスインバータ回路３０、前述の充電制御機能や放電制御機能を実現するために中心的役割を果たす過充電検出回路２２、レベルシフト回路２３、短絡検出回路２４、過電流検出回路２５、過充電状態であって更に２次電池電位ＶＤＤが過充電検出電位（４．２５ＶＤＣ）以上である場合に負荷１４に接続されている放電用トランジスタＱ１を活性化して負荷１４に負荷電流を供給する放電制御を実現するために中心的役割を果たすディレイ回路２６、過放電検出回路２７を中心にして構成されており、ＩＣチップ化されて装置内（具体的には、後述するバッテリーパック１０内）に組み込まれることが通常である。この様に装置内に組み込まれる場合、装置内のバッテリーから電力の供給を受けるのが通常である。以下の説明では、充放電保護回路２０を充放電保護ＩＣ２０と呼ぶことにする。
【００８３】
ここで２次電池１２としては、リチウムイオンバッテリー１２が代表的であるので、以下の説明では、リチウムイオンバッテリー１２を用いて説明を進めることにする。
【００８４】
また充放電保護ＩＣ２０は、ＩＣチップ化（集積化）されて後述するバッテリーパック１０に内蔵された使用形態で、リチウムイオンバッテリー１２を使用する携帯端末（例えば、ＰＤＡ）、携帯電話、無線機等の各種携帯機器に装着されて使用されるケースが通常である。以下の説明では、負荷１４を携帯電話１４で代表することにする。
【００８５】
図２は、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の回路構成を説明するための回路図である。
【００８６】
入力電圧のスレッショルドレベルにヒステリシス特性を備えたヒステリシスインバータ回路３０（具体的には、後述するＱ２６やＱ３１）は、図２に示すように、初段インバーター回路と後段インバーター回路と上昇ヒステリシス回路（Ｑ４１，Ｑ４５）と下降ヒステリシス回路（Ｑ４４，Ｑ４６）とを有している。
【００８７】
このようなヒステリシスインバータ回路３０（具体的には、後述するＱ２６やＱ３１）は、後述する充放電保護回路２０やこれを内蔵するバッテリーパック１０において過電流検出時の電池電圧変動によって検出の出力信号が発振しないように過電流検出回路２５に設けられることが望ましい。
【００８８】
初段インバーター回路（Ｑ４２，Ｑ４３）は、図２に示すように、２次電池電位ＶＤＤ（電源電位ＶＤＤ）に接続された第１ｐチャネルＭＯＳＦＥＴＱ４２とバッテリー接地電位Ｖｓｓ（接地電位Ｖｓｓ）に接続された第１ｎチャネルＭＯＳＦＥＴＱ４３とがゲートを共通入力としドレインを共通出力として直列に接続された回路構成となっている。
【００８９】
また初段インバーター回路（Ｑ４２，Ｑ４３）は、図２に示すように、第１ｐチャネルＭＯＳＦＥＴＱ４２のソースと２次電池電位ＶＤＤとの間に上昇ヒステリシス回路（Ｑ４１，Ｑ４５）が並列接続され、第１ｎチャネルＭＯＳＦＥＴＱ４３のソースとバッテリー接地電位Ｖｓｓとの間に第１ｎチャネルＭＯＳＦＥＴＱ４３のソースとバッテリー接地電位Ｖｓｓとの間に下降ヒステリシス回路（Ｑ４４，Ｑ４６）が並列接続された回路構成となっている。
【００９０】
このような回路構成によれば、第１ｐチャネルＭＯＳＦＥＴＱ４２のＯＮ抵抗値に比べて上昇ヒステリシス抵抗素子Ｑ４１の抵抗値を十分大きく設定することにより回路規模の拡大や消費電力の増大を伴うことなく上昇時のスレッショルドレベルＶｔＨを設定できる集積化に適した上昇ヒステリシス回路（Ｑ４１，Ｑ４５）を実現できるようになるといった効果を奏する。同様の主旨で、第１ｎチャネルＭＯＳＦＥＴＱ４３のＯＮ抵抗値に比べて下降ヒステリシス抵抗素子Ｑ４４の抵抗値を十分大きく設定することにより回路規模の拡大や消費電力の増大を伴うことなく下降時のスレッショルドレベルＶｔＬを設定できる集積化に適した下降ヒステリシス回路（Ｑ４４，Ｑ４６）を実現できるようになるといった効果を奏する。
【００９１】
このような回路においては、図２に示すように、初段インバーター回路（Ｑ４２，Ｑ４３）に入力される論理値の電圧の立ち上がりに応じて活性化された上昇ヒステリシス回路（Ｑ４１，Ｑ４５）のｐチャネルＭＯＳＦＥＴＱ４５を介して２次電池電位ＶＤＤに第１ｐチャネルＭＯＳＦＥＴＱ４２が接続され、初段インバーター回路（Ｑ４２，Ｑ４３）に入力される論理値の電圧の立ち上がりに応じて下降ヒステリシス回路（Ｑ４４，Ｑ４６）のｎチャネルＭＯＳＦＥＴＱ４６が不活性化された状態で下降ヒステリシス抵抗素子Ｑ４４を介して第１ｎチャネルＭＯＳＦＥＴＱ４３がバッテリー接地電位Ｖｓｓに接続される回路構成となっている。
【００９２】
これに依り、回路規模の拡大や消費電力の増大を伴うことの少ない後段インバーター回路をヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の出力段に設けることにより、初段インバーター回路（Ｑ４２，Ｑ４３）に入力される論理信号の論理値とヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の出力論理信号の論理値との整合をとって初段インバーター回路（Ｑ４２，Ｑ４３）に入力される論理信号の論理値を保持してヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）から出力できるようになるといった効果を奏する。
【００９３】
後段インバーター回路（Ｑ４７，Ｑ４８）は、図２に示すように、２次電池電位ＶＤＤに接続された第２ｐチャネルＭＯＳＦＥＴＱ４７とバッテリー接地電位Ｖｓｓに接続された第２ｎチャネルＭＯＳＦＥＴＱ４８とがゲートを共通入力としドレインを共通出力として直列に接続された回路構成となっている。
【００９４】
また上昇ヒステリシス回路（Ｑ４１，Ｑ４５）は、図２に示すように、２次電池電位ＶＤＤと第１ｐチャネルＭＯＳＦＥＴＱ４２との間に接続され、初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルＶｔＨを設定する回路構成となっている。
【００９５】
ここで、上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨは、第１ｐチャネルＭＯＳＦＥＴＱ４２のスレッショルドレベルｐＶｔｈと２次電池電位ＶＤＤとの差に基づいて設定されることが望ましい。
【００９６】
これに依り、２次電池電位ＶＤＤは一定電位であるので、第１ｐチャネルＭＯＳＦＥＴＱ４２のスレッショルドレベルｐＶｔｈだけに基づいて入力電圧の上昇時における初段インバーター回路のスレッショルドレベルＶｔＨを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適したヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を実現できるようになるといった効果を奏する。
【００９７】
上昇ヒステリシス回路（Ｑ４１，Ｑ４５）は、ｐチャネルＭＯＳＦＥＴＱ４５と上昇ヒステリシス抵抗素子Ｑ４１とが並列に接続された回路構成となっている。本実施形態では、このような回路構成において、回路規模の拡大や消費電力の増大を伴うことの少ないｐチャネルＭＯＳＦＥＴＱ４５のＯＮ抵抗値に比べて上昇ヒステリシス抵抗素子Ｑ４１の抵抗値を十分大きく設定することが望ましい。
【００９８】
これに依り、初段インバーター回路（Ｑ４２，Ｑ４３）の入力電圧の上昇時に、活性化された上昇ヒステリシス回路（Ｑ４１，Ｑ４５）を介して２次電池電位ＶＤＤに第１ｐチャネルＭＯＳＦＥＴＱ４２が接続された場合に、この第１ｐチャネルＭＯＳＦＥＴＱ４２のスレッショルドレベルｐＶｔｈだけに基づいて入力電圧の上昇時における初段インバーター回路のスレッショルドレベルＶｔＨを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。
【００９９】
また、図２に示すように、後段インバーター回路（Ｑ４７，Ｑ４８）の共通入力は初段インバーター回路（Ｑ４２，Ｑ４３）の共通出力に接続され、後段インバーター回路（Ｑ４７，Ｑ４８）の共通出力は上昇ヒステリシス回路（Ｑ４１，Ｑ４５）のｐチャネルＭＯＳＦＥＴＱ４５のゲート及び下降ヒステリシス回路（Ｑ４４，Ｑ４６）のｎチャネルＭＯＳＦＥＴＱ４６のゲートに接続され、初段インバーター回路（Ｑ４２，Ｑ４３）から出力される論理値の反転論理値が後段インバーター回路（Ｑ４７，Ｑ４８）から出力される回路構成となっている。
【０１００】
下降ヒステリシス回路（Ｑ４４，Ｑ４６）は、バッテリー接地電位Ｖｓｓと第１ｎチャネルＭＯＳＦＥＴＱ４３との間に接続され、初段インバーター回路の入力電圧の下降時の入力電圧スレッショルドレベルＶｔＬを設定する回路構成となっている。
【０１０１】
ここで、下降ヒステリシス回路（Ｑ４４，Ｑ４６）における入力電圧下降時のスレッショルドレベルＶｔＬは、第１ｎチャネルＭＯＳＦＥＴＱ４３のスレッショルドレベルｎＶｔｈとバッテリー接地電位Ｖｓｓとの和に基づいて設定されることが望ましい。
【０１０２】
これに依り、バッテリー接地電位Ｖｓｓは一定電位であるので、第１ｎチャネルＭＯＳＦＥＴＱ４３のスレッショルドレベルｎＶｔｈだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶｔＬを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適したヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を実現できるようになるといった効果を奏する。
【０１０３】
また下降ヒステリシス回路（Ｑ４４，Ｑ４６）は、ｎチャネルＭＯＳＦＥＴＱ４６と下降ヒステリシス抵抗素子Ｑ４４とが並列に接続された回路構成となっている。
【０１０４】
本実施形態では、このような回路構成において、回路規模の拡大や消費電力の増大を伴うことの少ないｎチャネルＭＯＳＦＥＴＱ４６のＯＮ抵抗値に比べて下降ヒステリシス抵抗素子Ｑ４４の抵抗値を十分大きく設定することが望ましい。
【０１０５】
これに依り、初段インバーター回路の入力電圧の下降時に、活性化された下降ヒステリシス回路（Ｑ４４，Ｑ４６）を介してバッテリー接地電位Ｖｓｓに第１ｎチャネルＭＯＳＦＥＴＱ４３が接続された場合に、この第１ｎチャネルＭＯＳＦＥＴＱ４３のスレッショルドレベルｎＶｔｈだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶｔＬを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。
【０１０６】
更に詳しく、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の動作を説明する。
【０１０７】
入力Ｉｎが論理値Ｌの時、出力Ｏｕｔも論理値Ｌに遷移し、この時、ｐチャネルＭＯＳＦＥＴＱ４５は活性化しており、ｎチャネルＭＯＳＦＥＴＱ４６は不活性化している。
【０１０８】
上昇ヒステリシス抵抗素子Ｑ４１よりｐチャネルＭＯＳＦＥＴＱ４５の活性化抵抗を十分小さくし、下降ヒステリシス抵抗素子Ｑ４４よりｎチャネルＭＯＳＦＥＴＱ４６の活性化抵抗を十分小さくしておけば、初段インバーター回路（Ｑ４２，Ｑ４３）は、ｐチャネルＭＯＳＦＥＴＱ４５，Ｑ４２，ｎチャネルＭＯＳＦＥＴＱ４３、下降ヒステリシス抵抗素子Ｑ４４で構成されていることになり、スレッショルドレベルは、ｐチャネルＭＯＳＦＥＴＱ４２のＶｔｈにほぼなる。
【０１０９】
同様に、Ｉｎが論理値Ｈの時は、Ｏｕｔが論理値ＨでｐチャネルＭＯＳＦＥＴＱ４５は不活性化しており、ｎチャネルＭＯＳＦＥＴＱ４６は活性化しているので、初段インバーター回路（Ｑ４２，Ｑ４３）は、上昇ヒステリシス抵抗素子Ｑ４１、ｐチャネルＭＯＳＦＥＴＱ４２，ｎチャネルＭＯＳＦＥＴＱ４３，Ｑ４６で構成されていることになり、スレッショルドレベルは、ｎチャネルＭＯＳＦＥＴＱ４３のＶｔＨの値にほぼ一致する。
【０１１０】
従って、図２に示すヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）のスレッショルドＶｔＨ，ＶＩＬは
ＶｔＨ＝２次電池電位ＶＤＤ−｜ｐチャネルＭＯＳＦＥＴのスレッショルドレベルｐＶｔｈ｜、
ＶＩＬ＝バッテリー接地電位Ｖｓｓ＋ｎチャネルＭＯＳＦＥＴのスレッショルドレベルｎＶｔｈ
となり、ヒステリシス巾（ＶｔＨとＶＩＬとの差）を十分取ることができ、発振防止に有効なヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を構成することができる。もちろん他の回路構成のヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を使用しても同様である。
【０１１１】
図３は、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）における初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルＶｔＨを設定する動作を説明するためのグラフである。
【０１１２】
過電流検出回路２５において、過電流が流れて充電器接地電位Ｖ−（バッテリーパック１０のマイナス側端子）がＶｒｅｆよりも高くなると、コンパレータＱ２１が反転する。これによって、ディレイ回路２６内のコンデンサーＣ２が定電流源Ｑ２４からの定電流Ｉで充電され、図５のａのノードの電位が徐々に上がっていきヒステリシスインバータＱ２６のスレッショルドレベルに達すると、ヒステリシスインバータＱ２６の出力が反転し、放電信号出力端子Ｄｏｕｔが論理値Ｌとなる。
【０１１３】
ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）は、図３に示すように、初段インバーター回路（Ｑ４２，Ｑ４３）の入力電圧の上昇時に、活性化（ＯＮ）された上昇ヒステリシス回路（Ｑ４１，Ｑ４５）を介して２次電池電位ＶＤＤに第１ｐチャネルＭＯＳＦＥＴＱ４２が接続されると同時に、不活性化（ＯＦＦ）された下降ヒステリシス回路（Ｑ４４，Ｑ４６）と下降ヒステリシス抵抗素子Ｑ４４とを介して第１ｎチャネルＭＯＳＦＥＴＱ４３がバッテリー接地電位Ｖｓｓに接続されるような回路構成となっている。
【０１１４】
更に詳しくヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の動作を説明する。
【０１１５】
２次電池電位ＶＤＤはバッテリーセル１２の電圧であり、過電流が流れると、バッテリーセル１２の内部インピーダンスによって、２次電池電位ＶＤＤ電圧が図３の様に下がる。この瞬間に後述するコンデンサーＣ２（図５参照）に充電電流が流れ始め、ａのノードは図３の様に上昇する。
【０１１６】
そして、図３に示すように、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）のスレッショルドＶｔＨに達すると、放電信号出力端子Ｄｏｕｔが論理値Ｌに遷移し、図１の放電用トランジスタＱ１を不活性化させる為、放電電流（図１において、バッテリーセル１２のプラス側電極に流れ出る方向の電流）が流れなくなり、２次電池電位ＶＤＤ電圧は急激に上昇する。
【０１１７】
この時に、図３に示すように、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の代わりにスレッショルドが１レベルのインバータを使用すると、図３の様に２次電池電位ＶＤＤが急激に上昇した時、スレッショルドレベルＶｔＨも上昇するので、ノードａの電圧は再びスレッショルドＶｔＨより下がってしまい放電信号出力端子Ｄｏｕｔが再び論理値Ｈになり、放電電流が流れ、２次電池電位ＶＤＤが下がる。これを繰り返すことによって発振してしまう。
【０１１８】
ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を使用することによって、放電信号出力端子Ｄｏｕｔが論理値Ｌに遷移して、２次電池電位ＶＤＤが上昇する時に、スレッショルドレベルがＶｔＨからＶＩＬに移行するので、ａの電圧は確実にスレッショルドレベルＶＩＬよりも高くなり、放電信号出力端子Ｄｏｕｔが論理値Ｌで安定する。短絡検出回路２４が動作する場合も同様である。
【０１１９】
このような回路構成によれば、初段インバーター回路（Ｑ４２，Ｑ４３）の入力電圧の上昇時に、活性化された上昇ヒステリシス回路（Ｑ４１，Ｑ４５）を介して２次電池電位ＶＤＤに第１ｐチャネルＭＯＳＦＥＴＱ４２が接続されることにより、この第１ｐチャネルＭＯＳＦＥＴＱ４２のスレッショルドレベルｐＶｔｈだけに基づいて入力電圧の上昇時における初段インバーター回路（Ｑ４２，Ｑ４３）のスレッショルドレベルＶｔＨを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。
【０１２０】
図４は、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）における初段インバーター回路の短絡検出時の入力電圧スレッショルドレベルＶｔＬを設定する動作を説明するためのグラフである。
【０１２１】
初段インバーター回路（Ｑ４２，Ｑ４３）の短絡検出時に、図４に示すように、不活性化された上昇ヒステリシス回路（Ｑ４１，Ｑ４５）と上昇ヒステリシス抵抗素子Ｑ４１とを介して２次電池電位ＶＤＤに第１ｐチャネルＭＯＳＦＥＴＱ４２が接続されると同時に、活性化された下降ヒステリシス回路（Ｑ４４，Ｑ４６）を介して第１ｎチャネルＭＯＳＦＥＴＱ４３がバッテリー接地電位Ｖｓｓに接続されるような回路構成となっている。
【０１２２】
更に詳しくヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）の動作を説明する。
【０１２３】
充電器接地電位Ｖ−レベルが図５の短絡検出回路２４のヒステリシスインバータＱ３６のスレッショルドレベルを越えると、瞬間的に放電信号出力端子Ｄｏｕｔを論理値Ｌにして、電流が流れないようにする。
【０１２４】
この時の電圧波形が図４である。負荷を短絡すると、充電器接地電位Ｖ−のレベルが図４のように上昇すると同時に、２次電池電位ＶＤＤが急激に下がる。
【０１２５】
充電器接地電位Ｖ−がヒステリシスインバータＱ３６のスレッショルドＶｔＨに達した時点で放電信号出力端子Ｄｏｕｔが論理値Ｌに遷移し、２次電池電位ＶＤＤ電圧が上昇するが、ヒステリシスインバータＱ３６のスレッショルドレベルがＶｔＬに移行するので、同ように発振は起こらない。
【０１２６】
このような回路構成によれば、初段インバーター回路（Ｑ４２，Ｑ４３）の短絡検出時に、活性化された下降ヒステリシス回路（Ｑ４４，Ｑ４６）を介して第１ｎチャネルＭＯＳＦＥＴＱ４３がバッテリー接地電位Ｖｓｓに接続されることにより、この第１ｎチャネルＭＯＳＦＥＴＱ４３のスレッショルドレベルｎＶｔｈだけに基づいて入力電圧の下降時における初段インバーター回路のスレッショルドレベルＶｔＬを回路規模の拡大や消費電力の増大を伴うことなく設定できる集積化に適した回路を実現できるようになるといった効果を奏する。
【０１２７】
以上説明したように、ヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）によれば、ラッチ機能付コンパレータに比べて簡便な回路構成を有し、回路規模がコンパクトで、チップ面積が小さく、消費電力が少なく、リチウムイオンバッテリー１２の消耗を軽減できる上昇ヒステリシス回路（Ｑ４１，Ｑ４５）と下降ヒステリシス回路（Ｑ４４，Ｑ４６）を用いてヒステリシスインバータ回路３０（Ｑ２６，Ｑ３１）を実現できるようになるといった効果を奏する。
【０１２８】
続いて、図１に基づき、充放電保護ＩＣ２０の構成回路の実施形態を説明する。
【０１２９】
過充電検出回路２２は、リチウムイオンバッテリー１２を充電する充電器１４の充電電位ＶＤＤ（バッテリーパック１０のプラス側端子）に接続され、リチウムイオンバッテリー１２の充電状態を監視すると同時に、過充電状態を検知した際に過充電検出信号２２ａ（充電可能時論理値Ｈ）を生成する機能を有し、過充電検出回路２２は、リチウムイオンバッテリー１２の充電可能状態に応じて活性化された際に充電器接地電位Ｖ−をバッテリー接地電位Ｖｓｓ論理信号に接続するプルダウントランジスタ（図示せず）を有している。
【０１３０】
このような過充電検出回路２２を用いることにより、リチウムイオンバッテリー１２の充電可能状態と過充電状態とを区別して検知できるようになる。
【０１３１】
レベルシフト回路２３は、図１に示すように、リチウムイオンバッテリー１２を充電する充電器１４の充電電位に接続され、バッテリー接地電位Ｖｓｓを充電器接地電位Ｖ−にシフトして充電制御信号２３ａ（論理信号）を生成する機能を有している。
【０１３２】
このように、レベルシフト回路２３は充電器１４の充電電位に接続されているので、充電器１４が充電電位に接続された際に充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ２を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。更に、ヒステリシスインバータ回路Ｑ２６を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充電制御機能を有するレベルシフト回路２３を実現できるようになる。
【０１３３】
またレベルシフト回路２３は、図９に示すように、ソースとゲートとが飽和結線されて定電流源として動作するデプレション型のｎチャネルトランジスタＱ４のドレインとエンハンスメント型のｐチャネルトランジスタＱ３のドレインとが直列に接続され、デプレション型のｎチャネルトランジスタＱ４のドレインが充電器接地電位Ｖ−に接続され、エンハンスメント型のｐチャネルトランジスタＱ３のソースが２次電池電位ＶＤＤである２次電池電位ＶＤＤに接続された回路構成となっている。
【０１３４】
このような回路構成によれば、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なエンハンスメント型のｐチャネルトランジスタＱ３のソースが充電器１４の充電電位である２次電池電位ＶＤＤに接続されているので論理値Ｌの論理信号をゲートに入力するだけで活性化できる。一方、コンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力に好適なデプレション型のｎチャネルトランジスタＱ４は飽和結線されて常時活性化状態にあるのでレベルシフト回路２３は動作可能状態となることができる結果、充電器１４が充電電位に接続された際であっても充電器１４から電力の供給を受けて動作可能となり充電制御信号２３ａを生成できるようになる。すなわち、リチウムイオンバッテリー１２に充放電保護ＩＣ２０を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器１４が充電電位に接続されればレベルシフト回路２３が動作可能状態となって充電制御信号２３ａを生成できるようになり、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号２３ａを用いて充電用トランジスタＱ２を制御してリチウムイオンバッテリー１２の充電制御ができるようになり、充放電保護ＩＣ２０を動作させるだけの電力の供給する能力をリチウムイオンバッテリー１２において復帰させることができるようになるといった効果を奏する。
【０１３５】
過放電検出回路２７は、リチウムイオンバッテリー１２のプラス端子の電位である２次電池電位ＶＤＤとバッテリー接地電位Ｖｓｓ間に接続され、リチウムイオンバッテリー１２の放電状態を監視すると同時に、過放電状態を検知した際に過放電検出信号２７ａ（論理信号）を生成する回路構成となっている。
【０１３６】
このような回路構成によれば、過放電検出回路２７を設けることにより、リチウムイオンバッテリー１２の放電状態を監視して過放電状態を検知した際に過放電検出信号２７ａを生成できるようになる。
【０１３７】
また過放電検出回路２７は、リチウムイオンバッテリー１２の過放電状態に応じて活性化された際に充電器接地電位Ｖ−を２次電池電位ＶＤＤに接続するプルアップトランジスタ（図示せず）を有している。
【０１３８】
これに依り、リチウムイオンバッテリー１２が過放電検出電圧以下になった際に放電用トランジスタＱ１が不活性化され、携帯電話１４が接続されている場合はその携帯電話１４で、また携帯電話１４が接続されていなくても、プルアップトランジスタによって２次電池電位ＶＤＤまで充電器接地電位Ｖ−を上昇させることができるようになる。その結果、短絡検出回路２４のヒステリシスインバータが反転され短絡検出状態となって短絡検出信号２４ａ（論理信号）が生成され、同時に短絡検出信号２４ａを用いて充放電保護ＩＣ２０の全回路を停止させて消費電流を０に低減させるスタンバイ機能を過放電検出回路２７に付加できるようになる。これにより、回路規模やチップ面積のコンパクト化、リチウムイオンバッテリー１２の消耗の軽減化を更に進めることができるようになる。
【０１３９】
更に過放電検出回路２７は、リチウムイオンバッテリー１２の放電状態を監視すると同時に、過放電状態を検知した際に過放電検出信号２７ａ（過放電検出時論理値Ｌ）を生成する機能を有している。
【０１４０】
このような過放電検出回路２７を設けることにより、リチウムイオンバッテリー１２の放電状態を監視して過放電状態を検知した際に過放電検出信号２７ａを生成できるようになる。
【０１４１】
図５は、図１の充放電保護回路２０において、インバータ回路を有する短絡検出回路２４、過電流検出回路２５、及びインバータ回路を有するディレイ回路２６の回路構成の第１実施形態を説明するための回路図である。
【０１４２】
短絡検出回路２４は、図５に示すように、充電器接地電位Ｖ−に接続されたヒステリシスインバータ回路Ｑ３１を備え、ヒステリシスインバータ回路Ｑ３１が充電器接地電位Ｖ−の電位を監視すると同時に、短絡状態を検知した際に短絡検出信号２４ａを生成する機能を有している。なお、論理の整合性を図るためにヒステリシスインバータ回路Ｑ３１からの出力値を論理素子ＮＯＴＱ３２で反転させて論理素子ＮＯＴＱ３３及び論理素子ＮＯＲＱ２８に出力する回路構成を用いることが望ましい。
【０１４３】
論理素子ＮＯＴＱ３３からの出力値の反転信号（論理信号）は、過放電検出信号２７ａ（過放電検出時に論理値Ｌとなる論理信号）と共に論理素子ＮＯＲＱ３４に入力されてＮＯＲ演算後に短絡検出信号２４ａとして出力される。短絡検出信号２４ａの論理値がＨとなったときに充放電保護回路２０を構成する全回路が停止状態になる。
【０１４４】
このように、ヒステリシスインバータ回路Ｑ３１を有する短絡検出回路２４を設けることにより、充電器接地電位Ｖ−の電位をを前述のヒステリシスインバータ回路Ｑ３１に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルＶｔＨと下降時の入力電圧スレッショルドレベルＶｔＬとで特定できるヒステリシス特性を有する短絡検出信号２４ａを生成できるようになる。このようなヒステリシス特性を短絡検出信号２４ａに付与することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ１の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ３１を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。
【０１４５】
また短絡検出回路２４は、リチウムイオンバッテリー１２の過放電状態に応じてプルアップトランジスタが活性化された際の充電器接地電位Ｖ−に応じて全回路の停止させるスタンバイ動作を指示する短絡検出信号２４ａをヒステリシスインバータ回路Ｑ３１が生成する回路構成となっている。
【０１４６】
具体的には、バッテリーセル１２が過放電検出電圧以下になると、放電用トランジスタＱ１が不活性化し、充電器接地電位Ｖ−レベルは、負荷が接続されている場合は、その負荷で、負荷が接続されていなくても、プルアップトランジスタによって２次電池電位ＶＤＤレベルまで上昇する。これによって、短絡検出回路２４のヒステリシスインバータＱ３１が反転し、短絡検出状態となるが、同時に全回路を停止させて、消費電流を０にする論理信号であるノードｇが論理値Ｈとなる。すなわち、短絡検出回路２４は、全回路を停止させるスタンバイ回路も兼ねている。
【０１４７】
このような回路構成によれば、上昇時の入力電圧スレッショルドレベルＶｔＨと下降時の入力電圧スレッショルドレベルＶｔＬとで特定できるヒステリシス特性を有するヒステリシスインバータ回路Ｑ３１を用いてスタンバイ動作を指示する短絡検出信号２４ａを生成することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ１の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ３１を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。
【０１４８】
また短絡検出回路２４は、充電器接地電位Ｖ−と２次電池電位ＶＤＤとの間に充電器１４が接続されて充電器接地電位Ｖ−がヒステリシスインバータ回路Ｑ３１のスレッショルドレベルＶｔＬを下回った際にスタンバイ動作から全回路の動作開始に復帰させる短絡検出信号２４ａをヒステリシスインバータ回路Ｑ３１が生成する回路構成となっている。
【０１４９】
これに依り、リチウムイオンバッテリー１２が過放電を検出したあとで、全ての回路を停止させ、消費電流を０にしても、充電器１４を接続することによって、全ての回路を再び動作状態にさせる充放電保護ＩＣ２０を実現できる。
【０１５０】
具体的には、充電器１４が接続され、充電器接地電位Ｖ−レベルが、短絡検出回路２４のヒステリシスインバータＱ３１のＶｔＬを下回ると、ノードｇが論理値Ｌに遷移し、全回路が動作し、スタンバイ状態から動作状態となる。ヒステリシスインバータＱ３１の内部は、図２であるから、電流を消費する経路はない。従って、スタンバイ時に消費電流が０でも充電器１４を接続されたことを検出して、動作状態にさせる回路を簡単に構成することができる。
【０１５１】
すなわち、上昇時の入力電圧スレッショルドレベルＶｔＨと下降時の入力電圧スレッショルドレベルＶｔＬとで特定できるヒステリシス特性を有するヒステリシスインバータ回路Ｑ３１を用いて全回路の動作開始に復帰させる短絡検出信号２４ａを生成することにより、短絡検出状態における過電流検出時の発振防止機能を実現できるようになり、短絡検出信号２４ａを用いて放電電流の制御を行う放電用トランジスタＱ１の短絡検出状態における過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ３１を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する短絡検出回路２４を実現できるようになる。
【０１５２】
過電流検出回路２５は、図５に示すように、充電器接地電位Ｖ−に接続され、基準電圧Ｖｒｅｆを比較器順電位として充電器接地電位Ｖ−の電位を監視すると同時に、過電流状態を検知した際に過電流検出信号２５ａ（論理信号）を生成する機能を有している。
【０１５３】
過電流検出回路２５においては、過電流が流れて充電器接地電位Ｖ−が基準電圧Ｖｒｅｆよりも高くなると、コンパレータＱ２１が反転する。
【０１５４】
これによって、ディレイ回路２６内のコンデンサーＣ２が定電流源Ｑ２４からの定電流Ｉで充電され、ａのノードの電位が徐々に上がっていきインバータ回路Ｑ２６Ａのスレッショルドレベルに達すると、インバータ回路Ｑ２６Ａの出力が反転し、放電信号出力端子Ｄｏｕｔが論理値Ｌとなる。
【０１５５】
ディレイ回路２６は、インバータ回路Ｑ26Ａ（すなわち、論理素子ＮＯＴ）を有し、過電流検出信号２５ａと過放電検出信号２７ａ（過放電検出時に論理値Ｌとなる論理信号）とに応じて、リチウムイオンバッテリー１２において過放電状態を検出するタイミングに関するディレイ時間を設定するためのディレイ信号２６ａ（論理信号）をインバータ回路Ｑ26Ａを介して生成し、また過充電検出信号２２ａ（論理信号）を検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合であっても、過放電状態に応じた放電制御のキャンセル及び過電流状態に応じた放電制御のキャンセルを指示すると同時に、携帯電話１４に接続されている放電用トランジスタＱ1を活性化し充電用トランジスタＱ2のドレイン−ソース間に並列に存在する寄生ダイオードと活性化状態の放電用トランジスタＱ1とを介して携帯電話１４に負荷電流を供給する放電制御を指示するためのディレイ信号２６ａをインバータ回路Ｑ26Ａを介して生成する機能を有している。
【０１５６】
すなわち、ディレイ回路２６は、過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合に過放電検出信号２７ａ及び過電流検出信号２５ａに関する放電制御の指示に優先して携帯電話１４に接続されている放電用トランジスタＱ1を活性化して携帯電話１４に負荷電流を供給する放電制御の指示を実行することになる。
【０１５７】
このようなディレイ回路２６を設けることに依り、過放電検出信号２７ａに関する放電制御及び過電流検出信号２５ａに関する放電制御よりも過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の放電用トランジスタＱ1の活性化に関する放電制御を優先することができるようになり、その結果、過充電検出電位（４．２５ＶＤＣ）以上であっても携帯電話１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1を活性化して寄生ダイオードと放電用トランジスタＱ1とを介して負荷電流を携帯電話１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い携帯電話１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電位（４．２５ＶＤＣ）以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【０１５８】
ここでディレイ回路２６におけるゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27は、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合であっても、過放電検出信号２７ａ及び過電流検出信号２５ａを遮断する制御をインバータ回路Ｑ26Ａに対して実行すると同時に、携帯電話１４に接続されている放電用トランジスタＱ1 の活性化を指示するディレイ信号２６ａを生成する制御をインバータ回路Ｑ26Ａに対して実行する回路構成となっている。
【０１５９】
すなわち、ディレイ回路２６は、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａに応じて、過放電検出信号２７ａ及び過電流検出信号２５ａを遮断して過放電検出信号２７ａに関するディレイ信号２６ａまたは過充電検出信号２２ａに関するディレイ信号２６ａの生成を禁止する制御をゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に対して実行すると同時に、携帯電話１４に接続されている放電用トランジスタＱ1の活性化のためのディレイ信号２６ａの生成を指示する制御をゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27に対して実行することになる。
【０１６０】
ディレイ回路２６は、一例としては、過電流検出信号２５ａと過放電検出信号２７ａ（過放電検出時に論理値Ｌとなる論理信号）とが入力される論理素子ＮＡＮＤＱ２２、論理素子ＮＡＮＤＱ２２の論理値を反転するための論理素子ＮＯＴＱ２３、定電流源Ｑ２４に接続され定電流Ｉに応じて論理素子ＮＯＴＱ２３の出力論理値の反転を行う論理素子ＮＯＴＱ２５、論理素子ＮＯＴＱ２５の論理値を反転してディレイ信号２６ａとして出力するための論理素子ＮＯＴＱ２７、タイミングコンデンサーＣ２、遮断用ＭＯＳＦＥＴＱ３６を中心にして構成可能である。
【０１６１】
このような回路構成のゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27を設けることに依り、放電制御または放電制御に必要なディレイ信号２６ａを生成して放電用トランジスタＱ1に供給できるようになる。またディレイ回路２６を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合であっても、過放電検出信号２７ａ及び過電流検出信号２５ａを遮断して過放電検出信号２７ａに関する放電制御及び過電流検出信号２５ａに関する放電制御に要するディレイ信号２６ａの生成を禁止する制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の放電用トランジスタＱ1の活性化に関する放電制御に要するディレイ信号２６ａの生成を許可することができるようになり、その結果、過充電検出電位（４．２５ＶＤＣ）以上であっても携帯電話１４接続時の負荷電流が過充電として誤判定されずに放電用トランジスタＱ1を活性化して寄生ダイオードと放電用トランジスタＱ1とを介して負荷電流を携帯電話１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い携帯電話１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電位（４．２５ＶＤＣ）以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【０１６２】
タイミングコンデンサーＣ２は、過放電検出信号２７ａに応じた放電制御を実行するタイミングに関するディレイ時間、また過電流検出信号２５ａに応じた放電制御を実行するタイミングに関するディレイ時間を設定するためにインバータ回路Ｑ２６Ａの入力に接続された回路構成となっている。
【０１６３】
遮断用ＭＯＳＦＥＴＱ36（具体的には、ｎチャネルＭＯＳＦＥＴ）は、論理素子ＮＯＴＱ25の出力にドレインが接続されソースが接地電位に接続されゲートに過充電検出回路２２の出力段が接続され、更にインバータ回路Ｑ26Ａの入力に対してタイミングコンデンサーＣ2に並列に接続され、過充電検出信号２２ａ（論理信号）を受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、過放電検出信号２７ａ（論理信号）または過電流検出信号２５ａ（論理信号）によってタイミングコンデンサーＣ2に蓄積される電荷を短絡する回路構成となっている。
【０１６４】
このような回路構成の遮断用ＭＯＳＦＥＴＱ36は、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、過放電検出信号２７ａ及び過電流検出信号２５ａのゲート回路Ｑ22，Ｑ23，Ｑ25，Ｑ27への入力を遮断してディレイ信号２６ａの生成を禁止する論理信号をインバータ回路Ｑ26Ａに出力すると同時に、放電用トランジスタＱ1の活性化のためのディレイ信号２６ａの生成を指示する論理信号をインバータ回路Ｑ26Ａに出力する回路構成となっている。
【０１６５】
このような遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのインバータ回路Ｑ26Ａへの入力を遮断して過放電検出信号２７ａに関する放電制御及び過電流検出信号２５ａに関する放電制御に要するディレイ信号２６ａの生成を禁止する論理制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の放電用トランジスタＱ1の活性化に関する放電制御に要するディレイ信号２６ａの生成をインバータ回路Ｑ26Ａに対して優先的に許可するディレイ信号２６ａを生成する論理制御を実行できるようになる。その結果、過充電検出電位（４．２５ＶＤＣ）以上であっても携帯電話１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1を活性化して寄生ダイオードと放電用トランジスタＱ1とを介して負荷電流を携帯電話１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い携帯電話１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電位（４．２５ＶＤＣ）以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を論理制御できるインバータ回路Ｑ26Ａや遮断用ＭＯＳＦＥＴＱ36を用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになるといった効果を奏する。
【０１６６】
更にインバータ回路Ｑ２６Ａは、タイミングコンデンサーＣ２の電位が上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ以上である場合に放電用トランジスタＱ１を不活性化するディレイ信号２６ａを生成し、タイミングコンデンサーＣ２の電位が上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ未満である場合に放電用トランジスタＱ１を活性化するディレイ信号２６ａを生成する回路構成となっている。
【０１６７】
このような回路構成によれば、過放電検出信号２７ａ及び過電流検出信号２５ａを用いたタイミングコンデンサーＣ２への電荷蓄積に応じたコンデンサー電位と上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨとを比較して入力電圧上昇時のスレッショルドレベルＶｔＨ以上のコンデンサー電位となった際に放電用トランジスタＱ１を不活性化するディレイ信号２６ａを生成できるようになり、上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ未満である場合に放電用トランジスタＱ１を活性化するディレイ信号２６ａを生成できるようになる。その結果、上昇時の入力電圧スレッショルドレベルＶｔＨと下降時の入力電圧スレッショルドレベルＶｔＬとで特定できるヒステリシス特性を有するディレイ信号２６ａを生成できるようになる。このようなヒステリシス特性をディレイ信号２６ａに付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号２６ａを用いて放電電流の制御を行う放電用トランジスタＱ１の過電流検出時の発振防止機能を実現できるようになる。更に、インバータ回路Ｑ２６Ａを設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路２５を実現できるようになる。
【０１６８】
図６は、図１の充放電保護回路２０において、ヒステリシスインバータ回路Ｑ３１を有する短絡検出回路２４、過電流検出回路２５、及びヒステリシスインバータ回路Ｑ２６を有するディレイ回路２６の回路構成の第２実施形態を説明するための回路図である。図７は、図６の充放電保護回路２０を用いたバッテリーパック１０の充電器１４接続時と携帯電話１４接続時とにおける過電流を検出しないようにする動作を説明するためのグラフであって、図７（ａ）は２次電池電位ＶＤＤの電位変化であり、図７（ｂ）は充電器１４接地電位Ｖ−の電位変化であり、図７（ｃ）は充電信号出力端子Ｃｏｕｔの電位変化であり、図７（ｄ）はノードａ（ヒステリシスインバータ回路Ｑ２６の入力端子）の電位変化であり、図７（ｅ）は放電信号２６ｂ出力端子Ｄｏｕｔの電位変化を説明するためのグラフである。
なお、ディレイ回路２６の第１実施形態において既に記述したものと同一の部分（具体的には、短絡検出回路２４、過電流検出回路２５）については、同一符号を付し、重複した説明は省略する。
【０１６９】
第２実施形態のディレイ回路２６は、第１実施形態のディレイ回路２６のインバータ回路Ｑ２６Ａに代えてヒステリシスインバータ回路Ｑ２６を用いている点に特徴を有している。
【０１７０】
ディレイ回路２６は、過放電検出信号２７ａに応じてリチウムイオンバッテリー１２において過放電状態を検出して放電制御を実行するためのディレイ信号２６ａをヒステリシスインバータ回路Ｑ26を介して生成し、また過電流検出信号２５ａに応じてリチウムイオンバッテリー１２において過電流状態を検出して放電制御を実行するためのディレイ信号２６ａをヒステリシスインバータ回路Ｑ26を介して生成し、また過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合であっても、携帯電話１４に接続されている放電用トランジスタＱ1を活性化すると同時に、充電用トランジスタＱ2のドレイン−ソース間に並列に存在する寄生ダイオードと活性化状態の放電用トランジスタＱ1とを介して携帯電話１４に負荷電流を供給する放電制御を実行する回路構成となっている。
【０１７１】
ヒステリシスインバータ回路Ｑ２６は、前述のインバータ回路Ｑ２６Ａの場合と同様に、過放電検出信号２７ａに関するディレイ信号２６ａまたは過充電検出信号２２ａに関するディレイ信号２６ａを生成する回路構成となっている。
【０１７２】
この場合ディレイ回路２６は、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａに応じて、過放電検出信号２７ａ及び過電流検出信号２５ａを遮断して過放電検出信号２７ａに関するディレイ信号２６ａまたは過充電検出信号２２ａに関するディレイ信号２６ａの生成を禁止する制御をヒステリシスインバータ回路Ｑ26に対して実行すると同時に、携帯電話１４に接続されている放電用トランジスタＱ1の活性化のためのディレイ信号２６ａの生成を指示する制御をヒステリシスインバータ回路Ｑ26に対して実行する機能を有している。
【０１７３】
ディレイ回路２６におけるタイミングコンデンサーＣ２は、前述のインバータ回路Ｑ２６Ａの場合と同様に、過放電検出信号２７ａに応じた放電制御を実行するタイミングに関するディレイ時間、また過電流検出信号２５ａに応じた放電制御を実行するタイミングに関するディレイ時間を設定するためにヒステリシスインバータ回路Ｑ２６の入力に接続された回路構成となっている。
【０１７４】
ディレイ回路２６における遮断用ＭＯＳＦＥＴＱ36は、前述のインバータ回路Ｑ26Ａの場合と同様に、ヒステリシスインバータ回路Ｑ26の入力に対してタイミングコンデンサーＣ2に並列に接続され、過充電を検出すると論理値Ｈが出力される過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて、図７（ｄ）に示すように、過放電検出信号２７ａまたは過電流検出信号２５ａによってタイミングコンデンサーＣ2に蓄積される電荷を短絡する回路構成となっている。
【０１７５】
すなわち、過充電が検出されている状態（論理値Ｈの過充電検出信号２２ａ）ではｎチャネルＭＯＳＦＥＴ（遮断用ＭＯＳＦＥＴ）Ｑ３６は活性化しており、ノードａは常に論理値Ｌ（接地電位）になっている。
【０１７６】
このとき、ノードａの電位（図７（ｄ）参照）がヒステリシスインバータＱ２６のスレッショルドレベルＶｔＨ以上にならないと、放電信号出力端子Ｄｏｕｔの電位（図７（ｅ）参照）が論理値Ｌにならないので、過充電検出状態では放電信号出力端子Ｄｏｕｔの電位は常に論理値Ｈ（ＶＤＤ）になっている。
【０１７７】
このような回路構成によれば、遮断用ＭＯＳＦＥＴＱ36を設けることに依り、過充電検出信号２２ａを受信した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の過充電検出信号２２ａのゲートへの入力に応じて遮断用ＭＯＳＦＥＴＱ36を活性化し過放電検出信号２７ａ及び過電流検出信号２５ａのタイミングコンデンサーＣ2への電荷蓄積を遮断して過放電検出信号２７ａに関する放電制御及び過電流検出信号２５ａに関する放電制御に要するディレイ信号２６ａの生成を禁止する論理制御を実行し、かつ過充電検出信号２２ａを検出した状態で更に２次電池電位ＶDDが過充電検出電圧（４．２５ＶＤＣ）以上に保持された場合の放電用トランジスタＱ1の活性化に関する放電制御に要するディレイ信号２６ａの生成をヒステリシスインバータ回路Ｑ26に対して優先的に許可するディレイ信号２６ａを生成する論理制御を実行できるようになる。その結果、過充電検出電位（４．２５ＶＤＣ）以上であっても携帯電話１４接続時の負荷電流が過電流として誤判定されずに放電用トランジスタＱ1を活性化して寄生ダイオードと放電用トランジスタＱ1とを介して負荷電流を携帯電話１４に供給する放電制御機能を実現でき、同様に、充電器１４としてパルス充電器１４を用い携帯電話１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶDDが過充電検出電位（４．２５ＶＤＣ）以上に保持された場合であってもタイミングコンデンサーＣ2の電位に基づいて過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を論理制御できるヒステリシスインバータ回路Ｑ26や遮断用ＭＯＳＦＥＴＱ36を用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになるといった効果を奏する。
【０１７８】
更にヒステリシスインバータ回路Ｑ２６は、タイミングコンデンサーＣ２の電位が上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ以上である場合に放電用トランジスタＱ１を不活性化するディレイ信号２６ａを生成し、タイミングコンデンサーＣ２の電位が上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ未満である場合に放電用トランジスタＱ１を活性化するディレイ信号２６ａを生成する回路構成となっている。
【０１７９】
ヒステリシスインバータＱ２６の入力のノードａの電位（図７（ｄ）参照）のスレッショルドレベルＶｔＨ以上にならないと、放電信号出力端子Ｄｏｕｔにおけるディレイ信号２６ａの電位（図７（ｅ）参照）が論理値Ｌにならないので、過充電検出状態では放電信号出力端子Ｄｏｕｔにおけるディレイ信号２６ａの電位は常に論理値Ｈ（ＶＤＤ）になっている。
【０１８０】
すなわち、過充電検出回路２２による過充電検出後、２次電池電位ＶＤＤ（図７（ａ）参照）が過充電電位Ｖｄｅｔ１（図７（ａ）参照）以上の時に携帯電話１４を接続してヒステリシスインバータＱ２６のヒステリシスを解除した際に充電信号出力端子Ｃｏｕｔ（図７（ｃ）参照）における充電制御信号２３ａが論理値Ｌの状態であっても、放電信号出力端子Ｄｏｕｔにおけるディレイ信号２６ａは論理値Ｌにはならずに論理値Ｈとなる。その結果、充電用トランジスタＱ２の寄生ダイオードを介して負荷電流を流し続けることができる。
【０１８１】
このような回路構成によれば、過放電検出信号２７ａ及び過電流検出信号２５ａを用いたタイミングコンデンサーＣ２への電荷蓄積に応じたコンデンサー電位と上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨとを比較して入力電圧上昇時のスレッショルドレベルＶｔＨ以上のコンデンサー電位となった際に放電用トランジスタＱ１を不活性化するディレイ信号２６ａを生成できるようになり、上昇ヒステリシス回路（Ｑ４１，Ｑ４５）における入力電圧上昇時のスレッショルドレベルＶｔＨ未満である場合に放電用トランジスタＱ１を活性化するディレイ信号２６ａを生成できるようになる。その結果、上昇時の入力電圧スレッショルドレベルＶｔＨと下降時の入力電圧スレッショルドレベルＶｔＬとで特定できるヒステリシス特性を有するディレイ信号２６ａを生成できるようになる。このようなヒステリシス特性をディレイ信号２６ａに付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号２６ａを用いて放電電流の制御を行う放電用トランジスタＱ１の過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路Ｑ２６を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路２５を実現できるようになる。
【０１８２】
以上説明したように、充放電保護回路２０に依れば、２次電池電位ＶＤＤが過充電検出電位（４．２５ＶＤＣ）以上であっても携帯電話１４接続時の負荷電流が過電流として誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を実現できるようになり、同様に、充電器１４としてパルス充電器１４を用い携帯電話１４接続時の負荷電流に対する過電流が検出された際の２次電池電位ＶＤＤが過充電検出電位（４．２５ＶＤＣ）以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を携帯電話１４に供給する放電制御機能を小さな回路規模で実現できるようになるといった効果を奏する。
【０１８３】
次に、図面に基づき、本発明のバッテリーパックの実施形態を説明する。
【０１８４】
前述の充放電保護ＩＣ２０がＩＣ化されて内蔵されたバッテリーパック１０は、充放電保護ＩＣ２０を用いてリチウムイオンバッテリー１２の充放電が実行できる。このようなバッテリーパック１０は、リチウムイオンバッテリー１２を使用する携帯端末、携帯電話、無線機等の各種携帯機器に装着されて使用されるケースが通常である。
【０１８５】
図１は、本発明のバッテリーパック１０の構成を説明するための機能ブロック図である。
【０１８６】
バッテリーパック１０は、図１に示すように、充放電保護ＩＣ２０に加えて、リチウムイオンバッテリー１２であるバッテリーセル１２、放電用トランジスタＱ１、充電用トランジスタＱ２、遅延コンデンサーＣ１を中心にして構成されていることが望ましい。
【０１８７】
充放電保護回路２０の端子は６端子あり、２次電池電位ＶＤＤが接続される端子、バッテリー接地電位Ｖｓｓが接続される端子、遅延コンデンサーＣＴが接続される端子、放電信号出力が接続される端子Ｄｏｕｔ，充電信号出力が接続される端子Ｃｏｕｔ、充電器接地電位Ｖ−が接続される端子である。
【０１８８】
ここで、バッテリーセル１２は例えばリチウムイオン電池の場合、過充電検出電位は、例えば４．２５Ｖや４．３５Ｖである。
【０１８９】
遅延コンデンサーＣ１はバッテリー接地電位Ｖｓｓに接続され、バッテリーセル１２において過充電状態を検出するタイミングに関するディレイ時間を設定するための充放電信号１２ａを生成して前述の過充電検出回路２２に端子ＣＴを介して送信する回路構成となっている。
【０１９０】
放電用トランジスタＱ１は、論理信号によってＯＮ／ＯＦＦ制御可能であって、携帯電話１４とバッテリーセル１２間に直列に接続され、放電制御時にバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態をディレイ信号２６ａの論理値に応じて制御する回路構成となっている。
【０１９１】
また放電用トランジスタＱ１は、論理信号によってＯＮ／ＯＦＦ制御可能であって、ディレイ信号２６ａの論理値と短絡検出信号２４ａの論理値との論理積である放電信号２６ｂの論理値に応じてバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態を制御する回路構成となっている。
【０１９２】
このような回路構成によれば、ディレイ信号２６ａの論理値と短絡検出信号２４ａの論理値との論理積である放電信号２６ｂとの論理演算を実行し演算結果の論理値に応じてバッテリーセル１２から携帯電話１４に供給される放電電流の通電状態を過放電状態や短絡状態をモニタリングしながら放電用トランジスタＱ１を用いて制御できるようになるといった効果を奏する。
【０１９３】
充電用トランジスタＱ２は、充電器１４とバッテリーセル１２間に直列に接続され、充電制御時に充電器１４からバッテリーセル１２に供給される充電電流の通電状態を充電制御信号２３ａの論理値に応じて制御する回路構成となっている。
【０１９４】
この場合、レベルシフト回路２３は、充電器接地電位Ｖ−に応じて活性化された際に充電用トランジスタＱ２を活性化する論理値を有する充電制御信号２３ａを生成する回路構成となっている。
【０１９５】
このような回路構成によれば、前述の充放電保護ＩＣ２０にこのようなレベルシフト回路２３を設けることにより、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器１４の接続によって、前述の過電流検出時の発振防止機能を実現すると同時に、確実な充電制御を充電用トランジスタＱ２を用いて実行する機能を実現するための充電制御信号２３ａを生成できるようになるといった効果を奏する。更に、このようなレベルシフト回路２３は、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパック１０を実現することに寄与する。
【０１９６】
以上説明したように、バッテリーパック１０に依れば、過電流検出時の発振防止の為に、ヒステリシスインバータＱ２６，Ｑ３１を使用することによって、回路素子数を少なくし、小型のバッテリーパック１０を構成することができる。更に、前述の充放電保護ＩＣ２０を設けることにより、リチウムイオンバッテリー１２の電池電圧が動作可能電圧を下回ってしまった場合であっても過電流検出時の発振防止機能を実現でき、確実な放電制御を放電用トランジスタＱ１を用いて実行する機能を実現でき、バッテリー電圧が０Ｖになっても、確実に充電電流を流す充電制御を充電用トランジスタＱ２を用いて実行する機能を実現できるようになるといった効果を奏する。また、過充電検出信号のレベルシフト回路２３を兼用することによって、回路を追加することなく、小型のバッテリーパック１０を構成することができる。また、バッテリー電圧がある設定電圧以下になった時は、確実に充電電流を流すことができなくなる回路を、過充電検出信号のレベルシフト回路２３を流用することによって回路を追加することなく、小型のバッテリーパック１０を構成することができる。また過放電を検出したのちに、消費電流を０にしても、充電器１４が接続されたことを検出して、動作状態にする回路を、短絡検出回路２４のヒステリシスインバータＱ３１を流用することによって、回路を追加することなく、小型のバッテリーパック１０を構成することができる。更に、このような充放電保護ＩＣ２０を設けることにより、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、リチウムイオンバッテリー１２の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパック１０を実現できるようになる。
【発明の効果】
【０２０６】
請求項１に記載の発明に依れば、２次電池電位が過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を実現できるようになり、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。また、ディレイ回路を設けることに依り、過放電検出信号にかかる放電制御及び前記過電流検出信号にかかる放電制御よりも過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御を優先することができるようになり、その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。
【０２０７】
請求項２に記載の発明に依れば、２次電池電位が過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現できるようになり、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。
【０２０８】
請求項３に記載の発明に依れば、請求項１又は２に記載の効果に加えて、ディレイ回路を設けることに依り、過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても過放電状態に応じた放電制御のキャンセル及び過電流状態に応じた放電制御のキャンセルを実行できるようになり、その結果、過放電状態を回避する放電制御機能及び過電流状態を回避する過電流制御機能に加えて、負荷接続時に過充電を検出した場合であって２次電池電位が過充電検出電圧よりも低いときに負荷電流を放電用トランジスタを介して負荷に供給する放電制御機能を実現できるといった効果を奏する。
【０２１０】
請求項４に記載の発明に依れば、請求項１に記載の効果に加えて、ゲート回路を設けることに依り、放電制御または放電制御に必要なディレイ信号を生成して放電用トランジスタに供給できるようになる。またディレイ回路を設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合であっても、過放電検出信号及び過電流検出信号を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成を許可することができるようになり、その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。
【０２１１】
請求項５に記載の発明に依れば、請求項４に記載の効果に加えて、遮断用ＭＯＳＦＥＴを設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて遮断用ＭＯＳＦＥＴを活性化し過放電検出信号及び過電流検出信号を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成を許可するディレイ信号を生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。
【０２１２】
請求項６に記載の発明に依れば、請求項１に記載の効果に加えて、過放電検出回路を設けることにより、２次電池の放電状態を監視して過放電状態を検知した際に過放電検出信号を生成できるようになる。また、前述のヒステリシスインバータ回路を有するディレイ回路を設けることにより、過放電検出信号を前述のヒステリシスインバータ回路に入力できるようになり、その結果、上昇時の入力電圧スレッショルドレベルと下降時の入力電圧スレッショルドレベルとで特定できるヒステリシス特性を有するディレイ信号を生成できるようになる。このようなヒステリシス特性をディレイ信号に付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号を用いて放電電流の制御を行う放電用トランジスタの過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路を実現できるようになる。また、レベルシフト回路は充電器の充電電位に接続されているので、充電器が充電電位に接続された際に充電器から電力の供給を受けて動作可能となり充電制御信号を生成できるようになる。すなわち、２次電池に充放電保護回路を動作させるだけの電力を供給する能力が無くなってしまった場合であっても充電器が充電電位に接続されればレベルシフト回路が動作可能状態となって充電制御信号を生成できるようになり、２次電池の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器の接続によって確実な充電制御を実行する機能を実現できるようになる。その結果、充電制御信号を用いて充電用トランジスタを制御して２次電池の充電制御ができるようになり、充放電保護回路を動作させるだけの電力の供給する能力を２次電池において復帰させることができるようになる。
【０２１３】
請求項７に記載の発明に依れば、請求項６に記載の効果に加えて、遮断用ＭＯＳＦＥＴを設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて遮断用ＭＯＳＦＥＴを活性化し過放電検出信号及び過電流検出信号のヒステリシスインバータ回路への入力を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成をヒステリシスインバータ回路に対して優先的に許可するディレイ信号を生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を小さな回路規模で実現できるようになる。
【０２１４】
請求項８に記載の発明に依れば、請求項６に記載の効果と同様の効果を奏する。
【０２１５】
請求項９に記載の発明に依れば、請求項７又は８に記載の効果に加えて、遮断用ＭＯＳＦＥＴを設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて遮断用ＭＯＳＦＥＴを活性化し過放電検出信号及び過電流検出信号のヒステリシスインバータ回路への入力を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成をヒステリシスインバータ回路に対して優先的に許可するディレイ信号を生成する制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能をヒステリシスインバータ回路や遮断用ＭＯＳＦＥＴを用いることで小さな回路規模で実現できるようになる。
【０２１６】
請求項１０に記載の発明に依れば、請求項９に記載の効果に加えて、遮断用ＭＯＳＦＥＴを設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて遮断用ＭＯＳＦＥＴを活性化し過放電検出信号及び過電流検出信号のヒステリシスインバータ回路への入力を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する論理制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成をヒステリシスインバータ回路に対して優先的に許可するディレイ信号を生成する論理制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であっても過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を論理制御できるヒステリシスインバータ回路や遮断用ＭＯＳＦＥＴを用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになる。
【０２１７】
請求項１１に記載の発明に依れば、請求項１０に記載の効果に加えて、遮断用ＭＯＳＦＥＴを設けることに依り、過充電検出信号を受信した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の過充電検出信号のゲートへの入力に応じて遮断用ＭＯＳＦＥＴを活性化し過放電検出信号及び過電流検出信号のタイミングコンデンサーへの電荷蓄積を遮断して過放電検出信号にかかる放電制御及び過電流検出信号にかかる放電制御に要するディレイ信号の生成を禁止する論理制御を実行し、かつ過充電検出信号を検出した状態で更に２次電池電位が過充電検出電圧以上に保持された場合の放電用トランジスタの活性化にかかる放電制御に要するディレイ信号の生成をヒステリシスインバータ回路に対して優先的に許可するディレイ信号を生成する論理制御を実行できるようになる。その結果、過充電検出電圧以上であっても負荷接続時の負荷電流が過電流として誤判定されずに放電用トランジスタを活性化して寄生ダイオードと放電用トランジスタとを介して負荷電流を負荷に供給する放電制御機能を実現でき、同様に、充電器としてパルス充電器を用い負荷接続時の負荷電流に対する過電流が検出された際の２次電池電位が過充電検出電圧以上に保持された場合であってもタイミングコンデンサーの電位に基づいて過電流状態と誤判定されて放電トランジスタが不活性化されてしまうことを回避して負荷電流を負荷に供給する放電制御機能を論理制御できるヒステリシスインバータ回路や遮断用ＭＯＳＦＥＴを用いることで小さな回路規模でかつ集積化に適した回路形態で実現できるようになる。
【０２１８】
請求項１２に記載の発明に依れば、請求項１１に記載の効果に加えて、過放電検出信号及び過電流検出信号を用いたタイミングコンデンサーへの電荷蓄積に応じたコンデンサー電位と上昇ヒステリシス回路における入力電圧上昇時のスレッショルドレベルとを比較して入力電圧上昇時のスレッショルドレベル以上のコンデンサー電位となった際に放電用トランジスタを不活性化するディレイ信号を生成できるようになり、上昇ヒステリシス回路における入力電圧上昇時のスレッショルドレベル未満である場合に放電用トランジスタを活性化するディレイ信号を生成できるようになる。その結果、上昇時の入力電圧スレッショルドレベルと下降時の入力電圧スレッショルドレベルとで特定できるヒステリシス特性を有するディレイ信号を生成できるようになる。このようなヒステリシス特性をディレイ信号に付与することにより、過電流検出時の発振防止機能を実現できるようになり、ディレイ信号を用いて放電電流の制御を行う放電用トランジスタの過電流検出時の発振防止機能を実現できるようになる。更に、ヒステリシスインバータ回路を設けることで、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池の消耗を軽減した少ない消費電力でこのような発振防止機能を有する過電流検出回路を実現できるようになる。
【０２１９】
請求項１３に記載の発明に依れば、請求項１乃至１２のいずれか一項に記載の効果に加えて、前述の充放電保護回路を設けることにより、２次電池の電池電圧が動作可能電圧を下回ってしまった場合であっても過電流検出時の発振防止機能を実現でき、確実な放電制御を放電用トランジスタを用いて実行する機能を実現でき、確実な充電制御を充電用トランジスタを用いて実行する機能を実現できるようになる。更に、このような充放電保護回路を設けることにより、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパックを実現できるようになる。
【０２２０】
請求項１４に記載の発明に依れば、請求項１３に記載の効果に加えて、ディレイ信号の論理値と短絡検出信号の論理値との論理積である放電信号との論理演算を実行し演算結果の論理値に応じてバッテリーセルから負荷に供給される放電電流の通電状態を過放電状態や短絡状態をモニタリングしながら放電用トランジスタを用いて制御できるようになる。
【０２２１】
請求項１５に記載の発明に依れば、請求項１４に記載の効果に加えて、前述の充放電保護回路にこのようなレベルシフト回路を設けることにより、２次電池の電池電圧が動作可能電圧を下回ってしまった場合であっても充電器の接続によって、前述の過電流検出時の発振防止機能を実現すると同時に、確実な充電制御を充電用トランジスタを用いて実行する機能を実現するための充電制御信号を生成できるようになる。更に、このようなレベルシフト回路は、ラッチ機能付コンパレータに比べて簡便な回路構成で、かつコンパクトな回路規模、小さいチップ面積、２次電池の消耗を軽減した少ない消費電力でこのような充放電制御機能や発振防止機能を有するバッテリーパックを実現することに寄与する。
【図面の簡単な説明】
【図１】本発明の２次電池の充放電保護回路、及びこれを用いたバッテリーパックの構成を説明するための機能ブロック図である。
【図２】ヒステリシスインバータ回路の回路構成を説明するための回路図である。
【図３】ヒステリシスインバータ回路における初段インバーター回路の入力電圧の上昇時の入力電圧スレッショルドレベルを設定する動作を説明するためのグラフである。
【図４】ヒステリシスインバータ回路における初段インバーター回路の短絡検出時の入力電圧スレッショルドレベルを設定する動作を説明するためのグラフである。
【図５】図１の充放電保護回路において、インバータ回路を有する短絡検出回路、過電流検出回路、及びインバータ回路を有するディレイ回路の回路構成の第１実施形態を説明するための回路図である。
【図６】図１の充放電保護回路において、ヒステリシスインバータ回路を有する短絡検出回路、過電流検出回路、及びヒステリシスインバータ回路を有するディレイ回路の回路構成の第２実施形態を説明するための回路図である。
【図７】図６の充放電保護回路を用いたバッテリーパックの充電器接続時と負荷接続時とにおける過電流を検出しないようにする動作を説明するためのグラフであって、図７（ａ）は２次電池電位の電位変化であり、図７（ｂ）は充電器接地電位の電位変化であり、図７（ｃ）は充電信号出力端子の電位変化であり、図７（ｄ）はノードａ（ヒステリシスインバータ回路の入力端子）の電位変化であり、図７（ｅ）は放電信号出力端子の電位変化を説明するためのグラフである。
【図８】従来の充放電制御回路を説明するための回路ブロック図である。
【図９】電池電圧が０Ｖになっても、充電器を接続することによって、確実に充電信号出力端子に論理値Ｈを出力できる充電器接続検出回路を説明するための回路図である。
【符号の説明】
１０…バッテリーパック
１２…２次電池（バッテリーセル、リチウムイオンバッテリー）
１２ａ…充放電信号
１４…充電器（負荷）
２０…充放電保護回路
２２…過充電検出回路
２２ａ…過充電検出信号
２３…レベルシフト回路
２３ａ…充電制御信号
２４…短絡検出回路
２４ａ…短絡検出信号
２５…過電流検出回路
２５ａ…過電流検出信号
２６…ディレイ回路
２６ａ…ディレイ信号
２６ｂ…放電信号
２７…過放電検出回路
２７ａ…過放電検出信号
３０…ヒステリシスインバータ回路
Ｃ１…遅延コンデンサー
Ｃ２…タイミングコンデンサー
Ｃｏｕｔ…充電信号出力端子
Ｄｏｕｔ…放電信号出力端子
ｎＶｔｈ…下降ヒステリシス回路のｎチャネルＭＯＳＦＥＴのスレッショルドレベル
ｐＶｔｈ…上昇ヒステリシス回路のｐチャネルＭＯＳＦＥＴのスレッショルドレベル
Ｑ１…放電用トランジスタ
Ｑ２…充電用トランジスタ
Ｑ３…エンハンスメント型のｐチャネルトランジスタ
Ｑ４…デプレション型のｎチャネルトランジスタ
Ｑ２６…ヒステリシスインバータ回路
Ｑ２６Ａ…インバータ回路
Ｑ３１…ヒステリシスインバータ回路
Ｑ３６…遮断用ＭＯＳＦＥＴ
Ｑ４１…上昇ヒステリシス抵抗素子
Ｑ４２…第１ｐチャネルＭＯＳＦＥＴ
Ｑ４３…第１ｎチャネルＭＯＳＦＥＴ
Ｑ４４…下降ヒステリシス抵抗素子
Ｑ４５…上昇ヒステリシス回路のｐチャネルＭＯＳＦＥＴ
Ｑ４６…下降ヒステリシス回路のｎチャネルＭＯＳＦＥＴ
Ｑ４７…第２ｐチャネルＭＯＳＦＥＴ
Ｑ４８…第２ｎチャネルＭＯＳＦＥＴ
Ｖ−…充電器接地電位
ＶＤＤ…２次電池電位
Ｖｓｓ…バッテリー接地電位
Ｖｔｈ…スレッショルドレベル
ＶｔＨ…上昇時の入力電圧スレッショルドレベル
ＶｔＬ…下降時の入力電圧スレッショルドレベル
【図１】
0003561394.tif 000002
【図２】
0003561394.tif 000003
【図３】
0003561394.tif 000004
【図４】
0003561394.tif 000005
【図５】
0003561394.tif 000006
【図６】
0003561394.tif 000007
【図７】
0003561394.tif 000008
【図８】
0003561394.tif 000009
【図９】
0003561394.tif 000010