【事件の表示】
　特願２００２−　５３１１８「オフセット低減回路」拒絶査定不服審判事件〔平成１５年　９月１２日出願公開、特開２００３−２５８５７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　
　本願は、平成１４年２月２８日の出願であって、平成１８年４月２６日付けで拒絶理由通知がなされ、同年７月６日付けで手続補正がなされたが、同年７月２４日付けで拒絶査定がなされ、これに対し、同年８月３１日に拒絶査定不服審判の請求がなされるとともに、同年１０月２日付けで手続補正がなされたものである。
　
　
２．平成１８年１０月２日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１８年１０月２日付けの手続補正を却下する。
［理由］
（１）補正後の請求項１に係る発明
　本件手続補正により、特許請求の範囲の請求項１は、
「モータドライバ回路に用いられる差動回路のオフセットを低減するオフセット低減回路であって、
　電源に接続された定電流源と、
　前記定電流源にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタと、
　前記第１のトランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子と、
　前記電源と前記定電流源にコレクタとベースを接続されており前記ベースに前記第１のトランジスタのコレクタが接続された第２のトランジスタとよりなり、
　前記第２のトランジスタのエミッタより、クランプされた電源を前記差動回路に供給することを特徴とするオフセット低減回路。」
と補正された。
　
　上記補正は、補正前の請求項１（平成１８年７月６日付け手続補正書によるもの）における、「差動回路」を「モータドライバ回路に用いられる差動回路」に限定し、ダイオード素子の構成について、「前記第１のトランジスタのエミッタと基準電位との間に接続された一又は複数のダイオード素子」を「前記第１のトランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子」に限定し、第２のトランジスタの接続について、「前記電源と前記定電流源にコレクタを接続」したものから「前記電源と前記定電流源にコレクタとベースを接続」したものに限定するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件手続補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された特開平４−２６２６０９号公報（以下、「引用例１」という。）及び特開昭６２−２７０６号公報（以下、「引用例２」という。）には、図面とともに次の事項が記載されている。
　
（引用例１）
Ａ．「【０００１】
【産業上の利用分野】本発明は、差動増幅回路、特に、電源電圧の変動の影響のない差動増幅回路に関するものでる。」
　
Ｂ．「【０００３】図６は、代表的な従来の差動増幅回路の概略構成図である。図中、１，２はＦＥＴ、４，５は負荷抵抗、９は電源、１０は基準電位（接地電位）、１１，１２は入力端子、１３，１４は出力端子、１５は定電流回路である。
【０００４】対をなすＦＥＴ１，２のソースは、定電流回路１５の一端に、ドレインはそれぞれ負荷抵抗４，５を介して電源９の一端に、ゲートはそれぞれ入力端子１１，１２に接続されている。定電流回路１５および電源９のそれぞれの他端は、基準電位１０に接続されている。なお、「＋ＩＮ」「−ＩＮ」は入力信号、「＋ＯＵＴ」「−ＯＵＴ」は出力信号であり、逆位相の信号として表すために、それぞれ「＋」および「−」を付加した。
【０００５】上記構成において、定電流回路１５の電流Ｉ０は、ＦＥＴ１にＩ１，ＦＥＴ２にＩ２として分流し、その値は、入力信号＋ＩＮ，−ＩＮに対応する。Ｉは定電流であるから、
Ｉ１＋Ｉ２＝Ｉ０（一定値）
の関係にある。
【０００６】入力信号＋ＩＮ，−ＩＮを瞬時値とすると、ＦＥＴ１，２の出力端子１３，１４には、入力信号とそれぞれ位相が反転した出力信号＋ＯＵＴ，−ＯＵＴが出力される。その対基準電位の瞬時値は、負荷抵抗４，５の抵抗値をＲ１，Ｒ２、電源９の電圧をＶＤＤとすると、
＋ＯＵＴ＝ＶＤＤ−Ｒ１×Ｉ１　　
−ＯＵＴ＝ＶＤＤ−Ｒ２×Ｉ２　　
となり、出力信号＋ＯＵＴ，−ＯＵＴは、電源電圧の変動の影響を直接受けるものである。
【０００７】この現象は、対基準電位電圧が重要となる用途においては、極めて好ましくないことである。」
　
Ｃ．「【００１０】
【作用】図２は、本発明の差動増幅回路の動作原理を説明するための等価回路図である。図中、図６と同様な部分には同じ符号を付して説明を省略する。６はＦＥＴ、１６は定電圧発生回路である。
【００１１】ＦＥＴ６のドレインは電源９に、ソースは負荷抵抗４，５に、ゲートは定電圧発生回路１６に接続してある。電源９の電圧ＶＤＤは、定電圧発生回路１６の出力電圧Ｖ０より高く設定してあるので、ＦＥＴ６のドレインは、ゲートより高い電位となり、ＦＥＴ６を通して電流Ｉ０が、対をなす負荷抵抗４，５に流れる関係にある。
【００１２】ＦＥＴ６のゲート・ソース間電圧ＶＧＳは、ＦＥＴ６のゲート・ドレイン間電圧に無関係に、電流Ｉ０により一義的に定まる性質をもっている。
【００１３】したがって、ＦＥＴ１が入力信号＋ＩＮにより十分なオン時、および、十分なオフ時となった場台の出力信号＋ＯＵＴは、
　オン時においては、＋ＯＵＴ＝Ｖ０−ＶＧＳ−Ｒ１×Ｉ０　
　オフ時においては、＋ＯＵＴ＝Ｖ０−ＶＧＳ　
となる。
【００１４】また、ＦＥＴ２の出力信号−ＯＵＴも同様に、
　オン時においては、−ＯＵＴ＝Ｖ０−ＶＧＳ−Ｒ２×Ｉ０　
　オフ時においては、−ＯＵＴ＝Ｖ０−ＶＧＳ　
となる。
【００１５】任意の入力信号のレベルに対しては、出力信号＋ＯＵＴ，−ＯＵＴのいずれも、上述したオン時とオフ時の間にある。ＦＥＴ６のゲート・ソース間電圧ＶＧＳは一定であるから、出力電圧値＋ＯＵＴ，−ＯＵＴは、電源電圧ＶＤＤの変動に関係なく、常に一定となる。」
　
Ｄ．「【００１６】
【実施例】図１は、本発明の差動増幅回路の一実施例の概略構成図である。図中、図６と同様な部分には同じ符号を付して説明を省略する。３はＦＥＴ、７は単数または直列接続された複数のダイオード、８は抵抗である。
【００１７】この実施例においては、定電流回路として、ゲートとソースを短絡させたＦＥＴ３を用いた。定電圧発生回路は、ダイオード７と抵抗８を用い、その接続点に、ＦＥＴ６のゲートを接続した。
【００１８】上記構成により作用の項で説明したように、電源電圧の変動に対し、安定な差動増幅回路が実現できる。」　
　
　上記Ｃ及びＤの記載によれば、図１に示される回路構成では、差動増幅回路に供給する電圧はＦＥＴ６のソースにより供給されることが開示されている。当該ＦＥＴ６は、ダイオード７と抵抗８の直列接続により構成された電圧発生回路とゲートが接続され、ドレインは電源と接続されている。
　そして、ＦＥＴ６は、電源と電圧発生回路とにより差動増幅回路に供給する電圧を生成するものであることから、ＦＥＴ６と電源と電圧発生回路とにより、差動増幅回路に電圧を供給する回路を形成しているものと解される。
　
　よって、上記Ａ〜Ｄの記載及び関連する図面を参照すると、引用例１には、実質的に、次の発明が記載されているものと認められる（以下、「引用例１記載の発明」という。）。
「差動増幅回路に電圧を供給する回路であって、
　電源に接続された抵抗と、
　前記抵抗と基準電位との間に接続された複数のダイオード素子と、
　前記電源と前記抵抗にドレインとゲートを接続されたＦＥＴよりなり、
　前記ＦＥＴのソースより、前記差動増幅回路に電圧を供給する回路。」
　
（引用例２）
Ｅ．「〔発明の技術分野〕
　この発明は、電源電圧変動および温度変動に対して帯域、雑音特性が安定化している並列帰還形増幅回路に関する。」（第２頁左下欄第２０行〜同頁右下欄第３行）
　
Ｆ．「第１図は本発明の一実施例を示す図である。すなわち、第１のトランジスタＱｌ(2)のエミッタが第１の電源ＶＥＥ(4)に、ベースが入力端子(6)に接続されており、さらにこの第１のトランジスタＱｌ(2)のコレクタは第１の抵抗素子ＲＣ(8)の一端に接続されている。また、第１のトランジスタＱｌ(2)のコレクタに第２のトランジスタＱ３(10)のベースが接続されコレクタが第２の電源ＶＣＣに接続されており、第２の抵抗素子Ｒ１(12)の一端が第２のトランジスタＱ３(10)のエミッタに、他端が第１の電源ＶＥＥ(4)に接続されている。また第３の抵抗素子Ｒｆ(14)の一端が第２のトランジスタＱ３(10)のエミッタに、他端が第１のトランジスタＱｌ(2)のベースに接続されており、第３のトランジスタＱ４(16)のエミッタが第１の抵抗素子ＲＣ(8)の他端にコレクタが第２の電源ＶＣＣ(18)に接続されている。本実施例ではさらに３端子を有するバイアス回路(20)を有しており、この３端子の各端子はそれぞれ第１の電源ＶＥＥ(4)、第３のトランジスタＱ４(16)のベース、第２の電源ＶＣＣ(18)に接続されている。このバイアス回路(20)は具体的には、例えば抵抗素子Ｒ２(22)（抵抗Ｒ２）と直列に接続された４個のダイオード(24)からなり、ダイオード群(24)のカソード側が第１の電源ＶＥＥ(4)に、アノード側が第３のトランジスタＱ４(16)のベース及び抵抗Ｒ２(22)の一端に接続されている。この抵抗Ｒ２(22)の他端は第２の電源ＶＣＣ(18)に接続されている。
　以上が回路構成であるが、ここでダイオード群(24)の各ダイオード及びその他のトランジスタのベース・エミッタ間の接合電位は略等しいのでこれをＶＢＥとすると、第３のトランジスタＱ４(16)のエミッタの直流電位は、
　ＶＥＥ　＋　３ＶＢＥ　　
　第２トランジスタＱ３(10)のベースの直流電位は、抵抗Ｒ１の電位差がＶＢＥで近似できる場合（以下ここではこの近似にもとづく）　
　ＶＥＥ　＋　２ＶＢＥ　　
となる。よって第１のトランジスタＱｌ(2)のコレクタ電流ＩＣは第１の抵抗素子ＲＣ(8)の抵抗をＲＣとすると、
　ＩＣ＝（１／ＲＣ）×｛（ＶＥＥ＋３ＶＢＥ）−（ＶＥＥ＋２ＶＢＥ）｝
　　　＝ＶＢＥ／ＲＣ　　　
となる。すなわち、この実施例で示す並列帰還形増幅回路では、上記バイアス回路(20)を設けることにより第１の抵抗素子ＲＣ(8)の両端における電位差を常にＶＢＥとし電源電圧や温度の変動によるコレクタ電流ＩＣの変動を防止し雑音及び帯域の安定化を図っているのである。」（第３頁右下欄第１行〜第４頁右上欄第７行）
　
Ｇ．「第５図に他の実施例を示す。この回路は第２図に示す回路においてトランジスタＱ４(16)のベースと電源ＶＣＣ(18)間に定電流Ｘ(46)を設け、トランジスタＱ４(16)のベース電位を作るものであり、また、ダイオード群(34)のダイオードを１個減らしてダイオード群(36)としさらに抵抗素子Ｒ３(48)を付加したものである。
　今、定電流源Ｘ(46)の電流値をＩとすると、電流ＩＣは(16)式のようになる。
　ＩＣ　＝　Ｒ３Ｉ／ＲＣ　　‥‥‥‥(16)　
　この電流値Ｉが電源電圧変動および温度変動に対して変化せずかつ抵抗Ｒ３(48)およびＲＣ(8)の温度に対する変化が無視できるならば電流ＩＣは一定化され、回路の雑音および帯域も今までの例のなかでもっとも安定化される。」（第５頁左下欄第１１行〜同頁右下欄第６行）
　
　上記Ｆの記載によれば、抵抗Ｒ２と複数のダイオードとで構成されたバイアス回路と、このバイアス回路にベースが接続され、コレクタが電源に接続されたトランジスタＱ４により、トランジスタＱ１に供給する電源電圧変動を低減させることが開示されている。また、上記Ｇの記載によれば、上記バイアス回路を構成する抵抗Ｒ２は定電流源として構成し、複数のダイオード群は、１つの抵抗と複数のダイオードで構成することについても開示されている。
　つまり、増幅回路であるトランジスタＱ１に供給する電源電圧は、電源に接続された定電流源と、定電流源と基準電位との間に接続された抵抗と複数のダイオード素子と、電源と定電流源にコレクタとベースが接続されたトランジスタとＱ４により生成されているものと解され、そして、これらの構成により増幅回路に供給する電源電圧の変動が低減されているものと解される。
　
　よって、上記Ｅ〜Ｇの記載及び関連する図面を参照すると、引用例２には、実質的に、次の発明が記載されているものと認められる（以下、「引用例２記載の発明」という。）。
「電源に接続された定電流源と、前記定電流源と基準電位との間に接続された抵抗と複数のダイオード素子と、前記電源と前記定電流源にコレクタとベースが接続されたトランジスタとより、増幅回路に供給する電源電圧の変動を低減すること。」
　
（３）対比
　本願補正発明と引用例１記載の発明とを対比すると、以下のことがいえる。
　
（あ）引用例１記載の発明における「差動増幅回路」は、本願補正発明における「差動回路」に相当する。
　
（い）引用例１記載の発明における「電源に接続された抵抗」、「前記抵抗と基準電位との間に接続された複数のダイオード素子」及び「前記電源と前記抵抗にドレインとゲートを接続されたＦＥＴ」は、これらの構成により、差動増幅回路に電源電圧の変動を抑えた一定の電圧を供給する機能を有している。
　他方、本願補正発明における「電源に接続された定電流源」、「前記定電流源にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタ」、「前記第１のトランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子」及び「前記電源と前記定電流源にコレクタとベースを接続されており前記ベースに前記第１のトランジスタのコレクタが接続された第２のトランジスタ」も、これらの構成により、差動回路に電源電圧の変動を抑えた一定の電圧を供給する機能を有するものである。
　すると、引用例１記載の発明における「抵抗電源に接続された抵抗」、「抵抗と基準電位との間に接続された複数のダイオード素子」及び「電源と抵抗にドレインとゲートを接続されたＦＥＴ」からなる構成と、本願補正発明における「電源に接続された定電流源」、「定電流源にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタ」、「第１のトランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子」及び「電源と定電流源にコレクタとベースを接続されておりベースに第１のトランジスタのコレクタが接続された第２のトランジスタ」からなる構成は、ともに電源電圧の変動を抑えた一定の電圧を供給する「一定電圧供給手段」で共通のものである。
　
（う）引用例１記載の発明における「ＦＥＴ」のソースから差動増幅回路に供給される電圧は、上記したように電源電圧の変動を抑えた一定の電圧であることから、引用例１記載の発明における「ＦＥＴ」から差動増幅回路に電圧を供給する動作である「前記差動増幅回路に電圧を供給する」ことは、本願補正発明における「クランプされた電源を前記差動回路に供給する」ことに相当する。
　
（え）引用例１記載の発明における「差動増幅回路に電圧を供給する回路」と、本願補正発明における「差動回路のオフセットを低減するオフセット低減回路」とは、上記したように「一定電圧供給手段」を有することによって、電源電圧の変動を抑えた安定した電源電圧を差動回路に供給するものであることから、「差動回路に対する電源電圧供給回路」で共通のものである。
　
　上記（あ）〜（え）の事項を踏まえると、本願補正発明と引用例１記載発明とは、次の点で一致し、また相違するものと認められる。
　
（一致点）
「差動回路に対する電源電圧供給回路であって、
　一定電圧供給手段を有し、
　一定電圧供給手段により、クランプされた電源を前記差動回路に供給する電源電圧供給回路。」
　
（相違点）
相違点１：
　一定電圧供給手段において、差動回路に接続されるトランジスタが、本願補正発明では、バイポーラトランジスタであり、当該バイポーラトランジスタのエミッタから差動回路に電源電圧が供給されるものであるのに対して、引用例１記載の発明では、ＦＥＴであり、当該ＦＥＴのソースから差動増幅回路に電源電圧が供給される点。
　
相違点２：
　一定電圧供給手段において、差動回路に接続されるトランジスタの制御端子と電源との間に接続される素子が、本願補正発明では、定電流源であるのに対して、引用例１記載の発明では、抵抗である点。
　
相違点３：
　一定電圧供給手段において、差動回路に接続されるトランジスタの制御端子と基準電位との間に接続される素子が、本願補正発明では、ベースとコレクタ及びエミッタとの間を抵抗で接続したトランジスタと、当該トランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子で構成されるのに対して、引用例１記載の発明では、単に、複数のダイオード素子で構成される点。
　
相違点４：
　差動回路について、本願補正発明では、モータドライバ回路に用いられる差動回路であるのに対して、引用例１記載の発明では、用途が特定されていない点。
　
相違点５：
　電源電圧供給回路について、本願補正発明における電源電圧供給回路は、特に差動回路のオフセットを低減するオフセット低減回路であるのに対して、引用例１記載の発明における電源電圧供給回路は、差動増幅回路のオフセットを低減するものであることについて明示していない点。
　
（４）判断
　そこで、上記相違点１〜５について検討する。
　
（相違点１及び２について）
　引用例２記載の発明は、「電源に接続された定電流源」、「前記定電流源と基準電位との間に接続された抵抗と複数のダイオード素子」及び「前記電源と前記定電流源にコレクタとベースが接続されたトランジスタ」とからなる構成によって、増幅回路に電源電圧の変動を抑えた一定の電圧を供給する機能を有しているものであり、これらの構成は、本願補正発明における「一定電圧供給手段」に相当するものである。
　引用例１記載の発明における「差動増幅回路」は「増幅回路」であることに変わりなく、引用例１記載の発明における「一定電圧供給手段」も、引用例２記載の発明の「一定電圧供給手段」も「増幅回路」に電源電圧を供給するための手段であり、そして、引用例２記載の発明における「一定電圧供給手段」では、増幅回路に接続されたトランジスタは、電源にコレクタが接続され、増幅回路にエミッタが接続された「バイポーラトランジスタ」で構成され、また、差動回路と接続されたトランジスタの制御端子と電源との間に接続される素子は、「定電流源」で構成されるものであることから、引用例２記載の発明の「一定電圧供給手段」を構成するこれらの具体的な回路素子を、引用例１記載の発明に適用し、引用例１記載の発明における、電源にドレインが接続され、差動増幅回路にソースが接続された「ＦＥＴ」、及びＦＥＴのゲートと電源との間に接続された「抵抗」に代えて、電源にコレクタが接続され、差動回路にエミッタが接続された「バイポーラトランジスタ」、及びバイポーラトランジスタのベースと電源との間に接続された「定電流源」とすることは、当業者が容易に想到し得るものである。
　
（相違点３について）
　引用例１記載の発明における、電源にドレインが接続され、差動増幅回路にソースが接続された「ＦＥＴ」に代えて、電源にコレクタが接続され、差動回路にエミッタが接続された「バイポーラトランジスタ」とすることは、上記したように、当業者が容易に想到し得るものである。そして、その場合の「バイポーラトランジスタ」の制御端子と基準電位に接続される複数のダイオード素子は、当該トランジスタが動作するための所定の電圧をトランジスタの制御端子に供給するためのものとして機能している。
　他方、一定の電圧を必要するバイアス回路等を構成する回路素子として、トランジスタのコレクタとベースを接続して構成されるダイオード素子や、トランジスタのベースとコレクタ及びエミッタとの間を抵抗で接続した、いわゆる「ＶＢＥマルチプライヤ」と称される構成を用いることは、何れも周知である（必要であれば、特開２０００−７７９５０号公報、特開平２−１８６７０６号公報を参照。特開２０００−７７９５０号公報の従来の技術として示される図９及び図１０、特開平２−１８６７０６号公報の従来技術として示される第２Ａ図及び第２Ｃ図には、バイアス回路として、トランジスタのコレクタとベースを接続して構成されるダイオード素子、ベースとコレクタ及びエミッタとの間を抵抗で接続したトランジスタを用いる例が開示されている。）。
　よって、引用例１記載の発明における、「トランジスタ」の制御端子に接続され、当該トランジスタが動作するための所定電圧を供給する回路を構成する際に、上記した周知の回路素子を使用するようなことは当業者が容易に想到し得るものである。
　なお、その際、「トランジスタ」の制御端子に接続される素子を、単に複数のダイオード素子で構成することに代えて、特に、ベースとコレクタ及びエミッタとの間を抵抗で接続したトランジスタと、当該トランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子とで構成するようなことは、「トランジスタ」の動作等を考慮し、「トランジスタ」の制御端子に与える必要な電圧値に応じて、当業者が適宜行えば良い程度の事項にすぎない。
　
（相違点４について）
　モータを駆動するドライバ回路に差動回路が用いられることは周知であり（必要であれば、例えば、当審の審尋書で引用した特公平５−６４５５６号公報の第１図及びその説明箇所を参照。）、引用例１記載の発明における差動増幅回路をモータドライバ回路に用いられるものとすることは、当業者が容易に想到し得るものである。
　
（相違点５について）
　引用例１記載の発明における「差動増幅回路に電圧を供給する回路」の動作は、【０００６】段落の記載によると、出力信号＋ＯＵＴ及び−ＯＵＴが電源電圧の変動の影響を直接受けるものであることを課題とし、そして、【００１０】〜【００１５】段落の記載によると、この課題を解決するために、「電源に接続された抵抗」、「前記抵抗と基準電位との間に接続された複数のダイオード素子」及び「前記電源と前記抵抗にドレインとゲートを接続されたＦＥＴ」によって差動増幅回路に電源電圧の変動を抑えた一定の電圧を供給するものである。
　つまり、引用例１記載の発明では、電源電圧の変動により差動増幅回路の出力信号が変動することを防止するために、差動増幅回路に電源電圧の変動を抑えた一定の電圧を供給するものであると云える。
　他方、本願明細書の【００１３】段落には、「ここで、トランジスタＱ９のコレクタ電流Ｉ１に対してトランジスタＱ１０のコレクタ電流はＩ１／２とされており、トランジスタＱ７のベース電流はトランジスタＱ１，Ｑ２のエミッタ電流が共にＩ１／２であるときのトランジスタＱ１，Ｑ２のベース電流と同一の値となる。このトランジスタＱ７のベース電流をトランジスタＱ５，Ｑ６のカレントミラー回路でトランジスタＱ２のベースに供給することにより、トランジスタＱ２のベース電流を補償している。これは、トランジスタＱ８のベース電流に起因するオフセットを防止するためである。ここで、オフセットとは端子１０，１２間に電位差がない場合にトランジスタＱ８のエミッタ電位が０Ｖから変動することを言う。」と説明され、【００１４】段落には「従来のモータドライバ回路では、電源電圧Ｖｃｃが変動するとトランジスタＱ１，Ｑ２のコレクタ・エミッタ間電圧が変動することによって生じるアーリー電圧の影響を受けて、オフセットが発生する。」と説明されている。
　上記記載をみると、本願補正発明では、トランジスタＱ１及びトランジスタＱ２により構成された差動回路のトランジスタＱ２の出力に接続されるトランジスタＱ８のベース電流に起因するオフセットを防止するものであり、また、オフセットの原因は、電源電圧Ｖｃｃが変動することにより、トランジスタＱ１，Ｑ２のコレクタ・エミッタ間電圧が変動することによって生じるアーリー電圧の影響を受けることによりオフセットが生じるものと認められる。
　さらに、本願明細書の【００１８】段落（平成１８年１０月２日付け手続補正書による補正後の【００１８】段落）には、「請求項１に記載の発明は、モータドライバ回路に用いられる差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，Ｑ９）のオフセットを低減するオフセット低減回路であって、電源に接続された定電流源（２２）と、前記定電流源（２２）にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタ（Ｑ３１）と、前記第１のトランジスタ（Ｑ３１）のエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子（Ｑ３２，Ｑ３３）と、前記電源と前記定電流源にコレクタとベースを接続されており前記ベースに前記第１のトランジスタのコレクタが接続された第２のトランジスタ（Ｑ３０）とよりなり、前記第２のトランジスタ（Ｑ３０）のエミッタより、クランプされた電源を前記差動回路（Ｑ１〜Ｑ４，Ｒ１，Ｒ２，Ｑ９）に供給することにより、電源電圧が変動した場合に差動回路を構成するトランジスタ（Ｑ１，Ｑ２）のコレクタ・エミッタ間電圧の変動を低減することができ、差動回路のオフセットを低減することができる。」と説明されている。
　つまり、本願補正発明では、「電源に接続された定電流源（２２）」、「前記定電流源（２２）にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタ（Ｑ３１）」、「前記第１のトランジスタ（Ｑ３１）のエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子（Ｑ３２，Ｑ３３）」及び「前記電源と前記定電流源にコレクタとベースを接続されており前記ベースに前記第１のトランジスタのコレクタが接続された第２のトランジスタ（Ｑ３０）」によって差動回路を構成するトランジスタ（Ｑ１，Ｑ２）に対して電源電圧の変動を抑えた一定の電圧を供給することで、差動回路のオフセットを低減するものと認められる。
　これらを参酌すれば、本願補正発明における「オフセット」とは、差動回路に供給される電源電圧の変動により、差動回路の出力信号が変動することを意味するものであり、そして、この「オフセット」が発生することを防止するために、本願補正発明では、差動回路に電源電圧の変動を抑えた一定の電圧を供給するものであると認められる。
　すると、本願補正発明における「差動回路のオフセットを低減するオフセット低減回路」と、引用例１記載の発明における「差動増幅回路に電圧を供給する回路」は、ともに、電源電圧の変動により差動回路の出力信号が変動することを防止するために、差動回路に電源電圧の変動を抑えた一定の電圧を供給するものであることから、引用例１記載の発明における「差動増幅回路に電圧を供給する回路」は、本願補正発明における「差動回路のオフセットを低減するオフセット低減回路」であると云え、相違点５は、形式的な相違点であって、実質的な相違点であるとは認められない。
　
　そして、本願補正発明の構成によってもたらされる効果も、引用例１及び２記載の発明並びに上記周知技術から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。
　
　したがって、本願補正発明は、引用例１及び２記載の発明並びに上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　よって、本件手続補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
　
３．補正却下の決定を踏まえた検討
　
（１）本願発明
　平成１８年１０月２日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明は、平成１８年７月６日付け手続補正書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める（以下、「本願発明」という。）。
「差動回路のオフセットを低減するオフセット低減回路であって、
　電源に接続された定電流源と、
　前記定電流源にコレクタを接続されておりベースとコレクタ及びエミッタとの間を抵抗で接続した第１のトランジスタと、
　前記第１のトランジスタのエミッタと基準電位との間に接続された一又は複数のダイオード素子と、
　前記電源と前記定電流源にコレクタを接続されておりベースに前記第１のトランジスタのコレクタが接続された第２のトランジスタとよりなり、
　前記第２のトランジスタのエミッタより、クランプされた電源を前記差動回路に供給することを特徴とするオフセット低減回路。」
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された引用例１及び２とその記載事項は、上記２．（２）に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明における
「モータドライバ回路に用いられる差動回路」を「差動回路」に拡張し、ダイオード素子の構成について、「前記第１のトランジスタのエミッタと基準電位との間に接続され、かつ、トランジスタのコレクタとベースを接続して構成された一又は複数のダイオード素子」を「前記第１のトランジスタのエミッタと基準電位との間に接続された一又は複数のダイオード素子」に拡張し、第２のトランジスタの接続について、「前記電源と前記定電流源にコレクタとベースを接続」したものから「前記電源と前記定電流源にコレクタを接続」したものに拡張するものである。
　そうすると、本願発明の構成要素を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用例１及び２記載の発明並びに上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１及び２記載の発明並びに上記周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用例１及び２記載の発明並びに上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。