(57)【特許請求の範囲】
【請求項１】
多値の画像データを任意に設定された縮小率で縮小する回路において、前記画像データにおける画素値の極大・極小を検出する検出手段と、検出された極大・極小の画素値を保持する保持手段と、前記縮小率に応じたサンプリングクロックに同期して、前記保持手段に保持されている画素値を出力する出力手段とを備えており、隣合う前記サンプリングクロックの間に前記検出手段にて極大・極小が検出されない場合に、前記出力手段は、そのサンプリングクロックに同期した画素値をそのまま出力するように構成したことを特徴とする画像縮小回路。
【請求項２】
前記画像データは画素単位で経時的に入力されることとし、前記画像データの注目画素より１つ前の画素の画素値と前記注目画素の画素値との比較結果、及び、前記注目画素の画素値と前記注目画素の１つ後の画素の画素値との比較結果に基づいて、前記検出手段は、前記注目画素の画素値の極大・極小を検出するように構成した請求項１記載の画像縮小回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多値の画像データを任意の縮小率で縮小する画像縮小回路に関する。
【０００２】
【従来の技術】
例えば複写機にて原稿を読み取って得られる２５６階調の画像データをある縮小率で縮小する場合、得られる画像データから、その縮小率に応じたパターンで周期的に画素値を間引くことが最も単純な処理方法である。しかしながら、このような単純な間引き処理では、細線が欠落するなどして、縮小画像の画質が劣化するという欠点がある。
【０００３】
この欠点を解消するために、連続する複数の画素値の加重平均を順次求め、求めたそれらの平均値にて縮小した画像データを構成する手法がある。このように加重平均にて縮小後の画像データを求める手法では、加重平均処理を行うための回路規模が大きくなるという難点がある。
【０００４】
一方、１／２倍の画像データの縮小を行う際に、画像データの極大・極小を検出し、ある注目画素が極大・極小に該当している場合には、その隣の極大・極小でない画素の画素値をこの注目画素の画素値に置き換えておくことにより、単純な間引き処理を行っても、画素値の極大・極小を保持できているので、画質劣化を招くことがない方法が提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この方法では、縮小率が１／２倍（５０％）であって固定されており、任意の縮小率での縮小処理を行えないという問題がある。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、縮小率に応じたサンプリングクロックに同期して極大・極小の画素値を出力することにより、簡素な回路規模であって、細線の欠落などを防止して画質劣化を抑えながら任意の縮小率での画像データの縮小処理を行える画像縮小回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に係る画像縮小回路は、多値の画像データを任意に設定された縮小率で縮小する回路において、前記画像データにおける画素値の極大・極小を検出する検出手段と、検出された極大・極小の画素値を保持する保持手段と、前記縮小率に応じたサンプリングクロックに同期して、前記保持手段に保持されている画素値を出力する出力手段とを備えており、隣合う前記サンプリングクロックの間に前記検出手段にて極大・極小が検出されない場合に、前記出力手段は、そのサンプリングクロックに同期した画素値をそのまま出力するように構成したことを特徴とする。
【０００８】
請求項１の画像縮小回路にあっては、多値の画像データにおける画素値の極大・極小を検出し、その検出した極大・極小となる画素値を保持しておき、任意の縮小率に応じたサンプリングクロックに同期してその保持しておいた極大・極小の画素値を出力する。よって、任意の縮小率での縮小処理を行え、またこの際、縮小処理における画素値の間引きによって極大・極小の画素値が間引かれることがなく、細線の欠落などを防止して良好な画質を得ることができる。また、隣合うサンプリングクロックの間に極大・極小を検出しなかった場合に、そのサンプリングクロックに同期した画素値をそのまま出力する。よって、縮小率に応じた画素値の正確な間引きを行え、任意の縮小率での縮小処理を行える。
【００１１】
請求項２に係る画像縮小回路は、請求項１において、前記画像データは画素単位で経時的に入力されることとし、前記画像データの注目画素より１つ前の画素の画素値と前記注目画素の画素値との比較結果、及び、前記注目画素の画素値と前記注目画素の１つ後の画素の画素値との比較結果に基づいて、前記検出手段は、前記注目画素の画素値の極大・極小を検出するように構成したことを特徴とする。
【００１２】
請求項２の画像縮小回路にあっては、注目画素より１つ前の画素の画素値が注目画素より小さく、しかも、注目画素の画素値が注目画素の１つ後の画素の画素値より大きい場合には、注目画素の画素値を極大と判断し、注目画素より１つ前の画素の画素値が注目画素の画素値より大きく、しかも、注目画素の画素値が注目画素の１つ後の画素の画素値より小さい場合には、注目画素の画素値を極小と判断し、注目画素の画素値の極大・極小を検出する。よって、簡単な回路構成により、正確な極大・極小の検出を行える。
【００１３】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の画像縮小回路の構成図である。この画像縮小回路は、第１遅延回路１，第１Ｄフリップフロップ２，第２遅延回路３，第２Ｄフリップフロップ４と、比較器５と、ＡＮＤ回路６と、ＥＸＯＲ回路７と、選択出力器８とを有する。
【００１４】
第１遅延回路１の一方の入力端子１ａ及び比較器５の一方の入力端子５ｂには、画像データの画素値Ｐｉ  が１画素分ずつ入力される。また、第１遅延回路１の他方の入力端子１ｂ，第１Ｄフリップフロップ２の一方の入力端子２ｂ及びＡＮＤ回路６の一方の入力端子には、基準クロックＣＬＫが入力される。
【００１５】
第１遅延回路１の出力端子１ｃは、比較器５の他方の入力端子５ａ，第２遅延回路３の一方の入力端子３ａ及び選択出力器８の第１入力端子８ａと接続されている。比較器５の出力端子５ｃは、第１Ｄフリップフロップ２の他方の入力端子２ａ及びＥＸＯＲ回路７の一方の入力端子と接続されている。第１Ｄフリップフロップ２の出力端子２ｃは、ＥＸＯＲ回路７の他方の入力端子と接続されている。ＥＸＯＲ回路７の出力端子は、ＡＮＤ回路６の他方の入力端子，第２Ｄフリップフロップ４の入力端子４ｂ及び選択出力器８の第３入力端子８ｃと接続されている。ＡＮＤ回路６の出力端子は、第２遅延回路３の他方の入力端子３ｂと接続されている。第２遅延回路３の出力端子３ｃは、選択出力器８の第２入力端子８ｂと接続されている。第２Ｄフリップフロップ４の入力端子４ａには、”Ｈｉｇｈ”が入力され、第２Ｄフリップフロップ４のリセット端子４ｃには、間引きクロックＳＣＬＫが入力される。第２Ｄフリップフロップ４の出力端子４ｄは、選択出力器８の第４入力端子８ｄと接続されている。
【００１６】
第１遅延回路１には、基準クロックＣＬＫに同期して、画像データが入力される。現在、第１遅延回路１に画素値Ｐｉ  が入力されている時、出力端子１ｃからは、１つ前の画素値Ｐｉ−１  が比較器５，第２遅延回路３及び選択出力器８へ出力されている。比較器５は、現在の画素値Ｐｉ  と１つ前の画素値Ｐｉ−１  とを比較し、その比較結果Ａｉ  を第１Ｄフリップフロップ２及びＥＸＯＲ回路７へ出力する。この比較結果Ａｉ  は、現在の画素値Ｐｉ  が１つ前の画素値Ｐｉ−１  より大きい場合（Ｐｉ  ＞Ｐｉ−１  ）に”Ｈｉｇｈ”となり、画素値Ｐｉ  が画素値Ｐｉ−１  以下である場合（Ｐｉ  ≦Ｐｉ−１  ）に”Ｌｏｗ”となる。
【００１７】
第１Ｄフリップフロップ２は、基準クロックＣＬＫに同期して、今回の比較結果Ａｉ  を入力すると共に、前回の比較結果Ａｉ−１  をＥＸＯＲ回路７へ出力する。ＥＸＯＲ回路７は、今回の比較結果Ａｉ  と前回の比較結果Ａｉ−１  とのＥＸＯＲ演算を行って、その演算結果（極大・極小判別信号ｃ）をＡＮＤ回路６，第２Ｄフリップフロップ４及び選択出力器８へ出力する。よって、Ｐｉ  ≦Ｐｉ−１  かつＰｉ−１  ＞Ｐｉ−２  、または、Ｐｉ  ＞Ｐｉ−１  かつＰｉ−１  ≦Ｐｉ−２  である場合、即ち、極大または極小を検出した場合に、ＥＸＯＲ回路７の出力（極大・極小判別信号ｃ）は”Ｈｉｇｈ”となり、これが極大・極小の検出信号として機能する。
【００１８】
ＡＮＤ回路６は、基準クロックＣＬＫとＥＸＯＲ回路７の出力（極大・極小判別信号ｃ）とのＡＮＤ演算を行って、その演算結果を第２遅延回路３へ出力する。この出力に同期して、第２遅延回路３は、第１遅延回路１から入力される画素値Ｐｉ−１  を保持してそれを選択出力器８へ出力する。ＡＮＤ回路６からの出力が”Ｈｉｇｈ”となるのは、ＥＸＯＲ回路７からの出力（極大・極小判別信号ｃ）が”Ｈｉｇｈ”となった場合つまり極大・極小と判断した場合であるので、極大・極小の画素値が第２遅延回路３に次の極大・極小が検出されるまで保持され、その保持された画素値が選択出力器８へ出力されることになる。
【００１９】
第２Ｄフリップフロップ４のリセット端子４ｃには間引きクロックＳＣＬＫが入力されるが、この間引きクロックＳＣＬＫの周期は縮小率に応じて設定される。縮小率が１／ｎ倍である場合、間引きクロックＳＣＬＫの周期は基準クロックＣＬＫのｎ倍である。第２Ｄフリップフロップ４は、ＥＸＯＲ回路７の出力（極大・極小判別信号ｃ）が”Ｈｉｇｈ”となった場合に、入力端子４ａから入力される”Ｈｉｇｈ”をラッチして選択出力器８へ出力する。このラッチ状態は、次の間引きクロックＳＣＬＫの入力タイミングでリセットされる。よって、第２Ｄフリップフロップ４から選択出力器８への出力（信号ｄ）は、隣合う間引きクロックＳＣＬＫ間で極大・極小を検出したか否かを示す信号として機能する。
【００２０】
選択出力器８は、ＥＸＯＲ回路７からの入力（極大・極小判別信号ｃ）が”Ｈｉｇｈ”である場合（選択すべき画素自身が極大・極小であるときに該当）、または、ＥＸＯＲ回路７からの入力（極大・極小判別信号ｃ）が”Ｌｏｗ”であってしかも第２Ｄフリップフロップ４からの入力（信号ｄ）が”Ｌｏｗ”である場合（極大・極小を全く検出しないときに該当）には、第１遅延回路１からの入力（画素値Ｉ１  ）を選択して出力する。一方、ＥＸＯＲ回路７からの入力（極大・極小判別信号ｃ）が”Ｌｏｗ”であってしかも第２Ｄフリップフロップ４からの入力（信号ｄ）が”Ｈｉｇｈ”である場合（選択すべき画素以外で極大・極小を検出したときに該当）には、第２遅延回路３からの入力（画素値Ｉ２  ）を選択して出力する。選択出力器８から出力される信号Ｄｏｕｔ  は、間引きクロックＳＣＬＫに同期して、図示しないメモリに書き込まれる。
【００２１】
以上のようにして、本発明の画像縮小回路にあっては、単純間引きでは選択対象外となる画素値が極大・極小となることを検出した場合に、その画素値が次の極大・極小を検出するまで出力され続けるので、極大・極小の画素値は間引かれることがなく必ず選択される。また、間引きクロックＳＣＬＫの周期は自由に設定できるので、任意の縮小率による縮小処理を行うことが可能である。
【００２２】
次に、本発明の具体的な例について説明する。２５６階調の画像データにおける１２個の画素の画素値の一例を下記表１及び図２（ａ），（ｂ）に示す。
【００２３】
【表１】
0003587117.tif 000002
【００２４】
このような画像データを１／４倍（縮小率２５％）に縮小する場合について考える。単純な間引き処理を施す場合には、４の倍数番目の画素（４，８，１２番目）の画素値のみが選択されて他の画素の画素値は間引かれる。表１及び図２（ａ）において、この単純な間引き処理によって選択される画素を○，間引かれる画素を×で示している。この際、第４番目（極大）及び第８番目（極小）である画素の画素値は選択されるが、第１０番目の画素の画素値は極大であるにもかかわらず間引かれてしまう。このような極大である画素値の間引きが、細線の欠落などを引き起こす。
【００２５】
本発明の間引き処理では、画素値の極大・極小は保持するように間引く。つまり、第４番目，第８番目である画素の画素値は夫々極大，極小であるので、単純間引きと同様に選択されるが、極大である第１０番目の画素の画素値が保持され、第１２番目の画素値がこの第１０番目の画素値に置き換えられて出力される。このような本発明の間引き処理（縮小処理）によって選択される画素を□，間引かれる画素を×で表１及び図２（ｂ）に示す。
【００２６】
図３は、このような２５６階調の画像データに対する、図１に示した構成を有する画像縮小回路の動作状態を示すタイミングチャートである。
【００２７】
比較器５での比較結果Ａｉ  は、１つ前の画素値Ｐｉ−１  よりも今回の画素値Ｐｉ  が大きい場合に”Ｈｉｇｈ”となり、そうでない場合に”Ｌｏｗ”となる。また、前回の比較結果Ａｉ−１  と今回の比較結果Ａｉ  とが異なる場合に、ＥＸＯＲ回路７からの極大・極小判別信号ｃが”Ｈｉｇｈ”となる。即ち、この極大・極小判別信号ｃが”Ｈｉｇｈ”となる時点がＰｉ−１  の画素値が極大または極小となるタイミングである。
【００２８】
そして、極大・極小判別信号ｃが”Ｈｉｇｈ”となったタイミングの次の基準クロックＣＬＫのタイミングで、第２遅延回路３の保持内容が画素値Ｐｉ−１  に更新される。よって、第２遅延回路３には画素値の最新の極大値または極小値が常に保持され、その保持された画素値Ｉ２  が選択出力器８へ出力される。
【００２９】
また、第２Ｄフリップフロップ４から選択出力器８へ出力される信号ｄは、極大・極小判別信号ｃが”Ｈｉｇｈ”となったタイミングで、”Ｈｉｇｈ”となる。この信号ｄは、基準クロックＣＬＫの４倍の周期を有する間引きクロックＳＣＬＫにより、その”Ｈｉｇｈ”ラッチ状態がリセットされる。
【００３０】
選択出力器８では、極大・極小判別信号ｃが  ”Ｈｉｇｈ”である場合、または、極大・極小判別信号ｃが”Ｌｏｗ”であって信号ｄが”Ｌｏｗ”である場合に、第１遅延回路１からの入力（画素値Ｉ１  ）が選択されて出力され、一方、極大・極小判別信号ｃが”Ｌｏｗ”であって信号ｄが”Ｈｉｇｈ”である場合に、第２遅延回路３からの入力（画素値Ｉ２  ）が選択されて出力される。この結果、選択出力器８からの出力Ｄｏｕｔ  は、図３のようになる。
【００３１】
そして、間引きクロックＳＣＬＫでこの出力Ｄｏｕｔ  をサンプリングして、１／４倍縮小（縮小率２５％）の画像データを得る。この際、極大点ではあるが元来サンプリング点でない１０番目の画素値（”２５０”）を、縮小画像データの３番目の画素値としてサンプリングすることができる。このように、本発明では、任意の縮小率であっても、元の画像データにおいて極大・極小となる画素値が間引かれることなく、サンプリングできる。
【００３２】
【発明の効果】
以上のように本発明では、多値の画像データにおける画素値の極大・極小を検出し、その検出した極大・極小となる画素値を保持しておき、任意の縮小率に応じたサンプリングクロックに同期してその保持しておいた極大・極小の画素値を出力するようにしたので、任意の縮小率での縮小処理を行え、細線の欠落などを防止して良好な画質の縮小画像を得ることができる。
【００３３】
また本発明では、隣合うサンプリングクロックの間に極大・極小を検出しなかった場合に、そのサンプリングクロックに同期した画素値をそのまま出力するようにしたので、縮小率に応じた画素値の正確な間引きを行え、任意の縮小率での縮小処理を行うことができる。
【００３４】
更に本発明では、注目画素より１つ前の画素の画素値が注目画素より小さく、しかも、注目画素の画素値が注目画素の１つ後の画素の画素値より大きい場合には、注目画素の画素値を極大と判断し、注目画素より１つ前の画素の画素値が注目画素の画素値より大きく、しかも、注目画素の画素値が注目画素の１つ後の画素の画素値より小さい場合には、注目画素の画素値を極小と判断して、画像データにおける注目画素の画素値の極大・極小を検出するようにしたので、簡単な回路構成により、正確な極大・極小の検出を行うことができる。
【図面の簡単な説明】
【図１】本発明の画像縮小回路の構成図である。
【図２】画像データにおける複数画素の画素値と１／４倍の縮小率におけるサンプリング処理とを示す図である。
【図３】本発明の画像縮小回路の動作状態を示すタイミングチャートである。
【符号の説明】
１  第１遅延回路
２  第１Ｄフリップフロップ
３  第２遅延回路
４  第２Ｄフリップフロップ
５  比較器
６  ＡＮＤ回路
７  ＥＸＯＲ回路
８  選択出力器
【図１】
0003587117.tif 000003
【図２】
0003587117.tif 000004
【図３】
0003587117.tif 000005