【事件の表示】
　平成１０年特許願第　８８６４０号「複素演算処理回路」拒絶査定不服審判事件〔平成１１年１０月１９日出願公開、特開平１１−２８９３１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯　
　本願は、平成１０年４月１日の出願であって、平成１９年２月９日付で手続補正がなされたが、同年４月３日付で拒絶査定され、平成１９年５月９日に拒絶査定不服審判が請求されるとともに、同年５月２８日付で手続補正がなされたものである。
　
第２．補正却下の決定
　
［補正却下の決定の結論］
　平成１９年５月２８日付の手続補正を却下する。
　
［理由］
１．本願発明と補正後発明
　上記手続補正（以下、「本件補正」という。）は、補正前の平成１９年２月９日付け手続補正書の特許請求の範囲の請求項１に記載された
　
「直交周波数多重変調波信号に直交復調処理が施されて得られ、夫々が有効シンボルとガードインターバルとを含んで成る複数のシンボルを含むフレーム単位が連なって形成される、一対の直交復調出力信号を夫々一時的に格納する第１及び第２のバッファメモリ部と、
　該第１及び第２のバッファメモリ部から読み出された上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理、及び、該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を行って、第１及び第２のデータ出力を得る複素演算部と、
　該複素演算部に制御信号を供給し、上記複素演算部に、上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理及び該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を実行させる状態をとる動作制御部と、
　該動作制御部にプログラムデータを供給し、上記動作制御部が、上記プログラムデータがあらわす動作プログムに従って、上記複素演算部に、上記複数のシンボルの夫々に対応する時間内において、先ず、上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理を行わせ、続いて、該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を行わせる、１シンボル対応時間内での時分割処理状態を設定するプログラム格納メモリ部と、
を備えて構成される複素演算処理回路。」
　
という発明（以下、「本願発明」という）を、
　
「有効シンボルとガードインターバルとを含んで成る複数のシンボルを含む伝送フレームが連なって構成されるディジタルデータを伝送する直交周波数多重変調波信号に直交復調処理が施されて得られ、複数の有効シンボルの夫々に対応する一対の直交復調出力信号を夫々一時的に格納する第１及び第２のバッファメモリ部と、
　該第１及び第２のバッファメモリ部から読み出された上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理、及び、該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を行って、第１及び第２のデータ出力を得る複素演算部と、
　該複素演算部に制御信号を供給し、上記複素演算部に、上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理及び該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を実行させる状態をとる動作制御部と、
　該動作制御部にプログラムデータを供給し、上記動作制御部が、上記プログラムデータがあらわす動作プログラムに従って、上記複素演算部に、上記複数のシンボルの夫々に対応するシンボル対応時間内において、先ず、上記複数の有効シンボルのうちの１つに対応する上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理を行わせて、該高速フーリエ変換のための複素演算処理により得られた演算処理結果を第３のバッファメモリ部に格納させ、続いて、該高速フーリエ変換のための複素演算処理により得られた演算処理結果と上記シンボル対応時間前に上記第３のバッファメモリ部に格納されていて該第３のバッファメモリ部から読み出されて得られる演算処理結果とについての差動復調のための複素演算処理を行わせる、１シンボル対応時間内での時分割処理状態を設定するプログラム格納メモリ部と、
を備えて構成される複素演算処理回路。」
　
　という発明（以下、「補正後発明」という。）に補正することを含むものである。
（なお、上記両手続補正書に記載された「動作プログム」は「動作プログラム」の誤記と認められるから、正しい表記に改めている。）
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内において、
　
ａ．本願発明に記載された「直交周波数多重変調波信号」について、「有効シンボルとガードインターバルとを含んで成る複数のシンボルを含む伝送フレームが連なって構成されるディジタルデータを伝送する」ものであることを限定し、
　
ｂ．本願発明に記載された「一対の直交復調出力信号を夫々一時的に格納する第１及び第２のバッファメモリ部」について、「一対の直交復調出力信号」が「複数の有効シンボルの夫々に対応する」ものであることを限定し、
　
ｃ．本願発明に記載された「複数のシンボルの夫々に対応する時間内」について、「時間内」が「シンボル対応時間内」であることを限定し、
　
ｄ．本願発明に記載された「先ず、上記一対の直交復調出力信号の夫々についての高速フーリエ変換のための複素演算処理を行わせ、」について、「一対の直交復調出力信号」が「複数の有効シンボルのうちの１つに対応する」ことを限定し、
　
ｅ．本願発明に記載された「高速フーリエ変換のための複素演算処理を行わせ、」について、「高速フーリエ変換のための複素演算処理を行わせて、該高速フーリエ変換のための複素演算処理により得られた演算処理結果を第３のバッファメモリ部に格納させ、」と限定し、
　
ｆ．本願発明に記載された「複素演算処理により得られる演算処理結果についての差動復調」について、「複素演算処理により得られた演算処理結果と上記シンボル対応時間前に上記第３のバッファメモリ部に格納されていて該第３のバッファメモリ部から読み出されて得られる演算処理結果とについての差動復調」と限定して、
　
　特許請求の範囲を減縮するものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（新規事項）、及び第４項第２号（補正の目的）の規定に適合している。
　
３．独立特許要件について
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（３−１）補正後発明
　上記「１．本願発明と補正後発明」の項で「補正後発明」として認定したとおりである。
　
（３−２）引用発明及び周知技術
　Ａ．原査定の拒絶の理由に引用された「A.Delaruelle et al.，A Channel Demodulator IC for Digital Audio Broadcasting，Custom Integrated Circuits Conference, 1994., Proceedings of the IEEE 1994，第４７頁−５０頁」（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「The European DAB system is based on a combination of two key techniques: a source coding system (ISO/MPEG) and a channel modulation and coding system COFDM [l] (Coded Orthogonal Frequency Division Multiplex). The system supports terrestrial as well as satellite transmission modes. 
An overview of the DAB system is shown in figure 1. A bitrate reduction is done using the ISO/MPEG coding standard. After convolutional coding, the data is interleaved in time as well as in frequency. Finally OFDM modulation is performed. OFDM modulation uses multiple carriers containing data with a low bitrate instead of one carrier modulated with a high bitrate.」
（第４７頁左欄第２６行〜右欄第３行）
（仮訳：ヨーロッパのＤＡＢシステムは、ソース符号化システム（ＩＳＯ／ＭＰＥＧ）及びチャネル変調とＣＯＦＤＭ（Coded Orthogonal Frequency Division Multiplex）符号化システムという２つの重要技術の組み合わせに基づいている[1]。システムは、衛星通信モードと同様に地上波を支援する。
ＤＡＢシステムの概観は図１に示される。ビットレートの低減は、ＩＳＯ／ＭＰＥＧ符号化標準を使用してなされる。畳み込み符号化の後に、データは時間周波数インターリーブされる。最終的にＯＦＤＭ変調が実行される。ＯＦＤＭ変調は高いビットレートで調節された１個の搬送波の代わりに低いビットレートのデータを含む複数の搬送波を使用する。）
　
ロ．「The system supports audio as well as data applications. Each application uses a certain number of symbols depending on the quality which is required. The length of the symbols depends on the transmission mode. In mode I, which is suited for Single Frequency Network broadcast, each symbol contains 1536 carriers. In mode II, to be used for local broadcasting, the symbols take 384 carriers while in mode III, or the satellite mode, the symbols contain 192 carriers. Figure 2 shows the DAB frame structure for the Single Frequency Network mode. In this case the symbols are grouped into a frame which takes 96 ms. Besides 72 audio symbols, each frame contains synchronization symbols. Information concerning the frame configuration is stored in the multiplex information symbols. 」
（第４７欄右欄第４行−第１７行）
（仮訳：システムはオーディオに加えてデータアプリケーションを支援する。各アプリケーションは必要とされた品質に依存する一定数のシンボルを使用する。シンボル長は伝送モードに依存する。単一周波数ネットワーク放送に適合させたモードＩにおいて、各シンボルは１５３６個の搬送波を含んでいる。地域放送に使用される予定のモードＩＩにおいては、シンボルは３８４個の搬送波を使用し、モードＩＩＩすなわち衛星モードにおいては、シンボルは１９２個の搬送波を使用する。図２は単一周波数ネットワークモードのためのＤＡＢフレーム構造を示している。この場合、シンボルは９６ｍｓのフレームにまとめられる。７２のオーディオシンボル以外に、各フレームは同期シンボルを含む。フレーム構成に関する情報は多重情報シンボルに保存される。）
　
ハ．「A block diagram of the IC is shown in figure 3.
The IC works on a symbol basis. Each symbol takes 1.25 ms ,and contains 4096 samples. The 8 bit input data of the IC is sampled at 4.096 MHz and combined into 2048 16-bit complex carriers. After frequency transposition the complex numbers are buffered into a 2Kx 16 dynamic RAM. A complex 2048-point Fast Fourier Transform (FFT) is calculated on the symbol leading to 1536 carriers. After calculation of the FFT, a differential demodulation is applied on the FFT output and the previous symbol, which is stored in another 2K x 16 dynamic RAM. The result is used to generate metrics which are composed of one data bit and three reliability bits. Besides a 4 or 8 bit differential demodulation output, a 16 bit DSP interface is provided for either FFT or differential demodulation output. All these calculations have to be executed in less than 1.25 ms.」
（第４８欄左欄第１４行−第２９行）
（仮訳：ＩＣのブロック図は、図３に示される。ＩＣはシンボルベースで動作する。各シンボルは、１．２５ｍｓであり、４０９６個のサンプルを含んでいる。ＩＣへの８ビット入力データは、４．０９６ＭＨｚでサンプルされ、２０４８個の１６ビット複素搬送波に結合される。周波数転置の後に、複素数は２Ｋ×１６ダイナミックＲＡＭにバッファされる。複素２０４８ポイント高速フーリエ変換(ＦＦＴ)は、１５３６個のキャリアを導くようにシンボルにおいて計算される。ＦＦＴの計算の後に、このＦＦＴ出力と別の２Ｋ×１６ダイナミックＲＡＭに格納されていた以前のシンボルに差動復調が適用される。その結果は、１データビットと３信頼性ビットで構成される生成メトリックを発生させるのに使用される。４ビットか８ビットの差動復調出力以外に、ＦＦＴか差動復調出力のどちらかに１６ビットのＤＳＰインタフェースを提供する。これらのすべての計算は１．２５ｍｓ未満で行われなければならない。）
　
ニ．「The IC is composed of an application specific processor, three interface modules and a global controller (figure 3). The processor was synthesised using the PIRAMID compiler. The compiler starts from a behavioral description of the processor functionality. Architectural synthesis is performed using a processor target architecture. The synthesis process is an interactive process in which the number of execution units and their functionality are defined. After allocation of data path modules and scheduling, the microprogram and controller are generated.」
（第４８欄右欄第１行−第１０行）
（仮訳：ＩＣはアプリケーション特定のプロセッサ、３つのインタフェース・モジュール、およびグローバルコントローラで構成される（図３）。プロセッサは、ＰＩＲＡＭＩＤコンパイラを使用して合成された。コンパイラはプロセッサ機能の動作記述を入力として始動する。プロセッサターゲットアーキテクチャを使用してアーキテクチャ合成が実行される。この合成プロセスは、実行ユニットの数とそれらの機能が定義されるインタラクティブなプロセスである。データパスモジュールの配分とスケジューリングの後に、マイクロプログラムとコントローラが生成される。）
　
　上記引用例の記載及び関連する図面並びにこの分野の技術常識を考慮すると、
（１）まず、引用例記載の「ＩＣ」（集積回路）では、上記ロ．及び図２からわかるように、複数の「シンボル」を含む「フレーム」が連なって構成される「データ」を伝送している。また、上記イ．及び図１からわかるように、伝送される「データ」は、「ＯＦＤＭ変調」された信号であり、「データ」は、「ビットレート」と記載されていることからわかるように、『ディジタルデータ』であると言える。
（２）引用例では、上記ハ．、図１、図３を参照してわかるように、「ＯＦＤＭ変調」された信号から得られた「複素数」がそれぞれ一時的に「シンボルバッファ（symbol buffer）」に「バッファ」されている。また、「シンボルバッファ」から読み出された「複素数」は「複素２０４８ポイント高速フーリエ変換（ＦＦＴ）」に入力され、「複素２０４８ポイント高速フーリエ変換（ＦＦＴ）」により得られる「ＦＦＴ出力」について「差動復調」が行われて「差動復調出力」が得られ、これらの動作は「プロセッサ（processor）」で実行される。そして、上記ニ．及び図３を参照してわかるように、「グローバルコントローラ」は、「プロセッサ」に制御信号を供給して上記の動作を実行させている。
（３）引用例では、上記ハ．を参照してわかるように、プロセッサは、「ＦＦＴの計算の後に、このＦＦＴ出力と別の２Ｋ×１６ダイナミックＲＡＭに格納されていた以前のシンボルに差動復調が適用される」ように動作させている。このことは、『プロセッサに、先ず、複素２０４８ポイント高速フーリエ変換（ＦＦＴ）を行わせて、続いて、ＦＦＴ出力と別の２Ｋ×１６ダイナミックＲＡＭに格納されていて別の２Ｋ×１６ダイナミックＲＡＭから読み出されて得られる以前のシンボルとについて差動復調のための演算を行わせる』ことを意味しており、この動作は「ＦＦＴの計算の後に、差動復調」を行うことから『時分割処理状態』であると言える。
（４）引用例では、上記ハ．を参照してわかるように、「すべての計算は１．２５ｍｓ未満で行われ」ており、すべての計算とは、上記（３）で示した動作を含んでいる。また、「各シンボルは、１．２５ｍｓ」であるから、上記（３）で示した動作は『シンボルの夫々に対応する１．２５ｍｓ未満の時間において、』実行されていると言える。
　
　したがって、上記（１）〜（４）からして、引用例には以下の発明（以下、「引用発明」という。）が開示されていると認められる。
　 
「複数のシンボルを含むフレームが連なって構成されるディジタルデータを伝送するＯＦＤＭ変調された信号から得られた複素数を夫々一時的にバッファするシンボルバッファと、
　該シンボルバッファから読み出された上記複素数の夫々についての複素２０４８ポイント高速フーリエ変換（ＦＦＴ）、及び、該複素２０４８ポイント高速フーリエ変換（ＦＦＴ）により得られるＦＦＴ出力についての差動復調を行って、差動復調出力を得るプロセッサと、
　該プロセッサに制御信号を供給し、上記プロセッサに、上記複素２０４８ポイント高速フーリエ変換（ＦＦＴ）及び該複素２０４８ポイント高速フーリエ変換（ＦＦＴ）により得られるＦＦＴ出力についての差動復調を実行させる状態をとるグローバルコントローラと、　
　上記グローバルコントローラが、上記プロセッサに、上記複数のシンボルの夫々に対応する１．２５ｍｓ未満の時間において、先ず、上記複素２０４８ポイント高速フーリエ変換（ＦＦＴ）を行わせて、続いて、該複素２０４８ポイント高速フーリエ変換（ＦＦＴ）により得られたＦＦＴ出力と別の２Ｋ×１６ダイナミックＲＡＭに格納されていて該別の２Ｋ×１６ダイナミックＲＡＭから読み出されて得られる以前のシンボルとについて差動復調を行わせる、１．２５ｍｓ未満の時間での時分割処理状態を設定する構成と、
を備えて構成されるＩＣ。」　
　
　Ｂ．同じく原査定の拒絶の理由に引用された特開平９−２１９６５５号公報（以下、「周知例１」という。）には、図面とともに以下の事項（ホ〜ヘ）が記載されており、例えば、特開平１０−５１４１８号公報（以下、「周知例２」という。）には図面とともに以下の事項（ト）が記載されている。
　
ホ．「【０００３】図３はＤＡＢシステムにおいて採用されるモードＩＩのフレーム構造であり、１フレーム長は２４msであり、２シンボルの同期部ＳＹＮＣと、３シンボルの高速情報チャネル部ＦＩＣ（Fast Information Channel）と、７２シンボルのデータフィールド部ＤＦＬで構成されている。同期部ＳＹＮＣは、フレームの開始点を認識するために使用するヌルシンボルと同期情報シンボルを含んでいる。高速情報チャネル部ＦＩＣには、時間／日付データ、番組の配列データ、サービス（番組）の名称（ラベル）、番組識別コードＰＩ（Program Identification Code）等の情報が挿入されて、末尾に誤り訂正用のＣＲＣが付加されている。データフィールド部ＤＦＬは７２個のデータフィールドに区分され、それぞれのデータフィールドに所定の番組の放送信号が周波数分割多重で挿入されており、１つの放送局から同時に６乃至８番組を送信でいるようになっている。どのデータフィールドにどの番組が対応するかは、高速情報チャネル部ＦＩＣに含まれる番組の配列データで指定される。図３では1.5GHz帯を使用する衛星放送用のモードＩＩのフレーム構成を示したが、50MHz〜250MHzの周波数帯を使うモードＩのフレーム構造もほぼ同様の構成を備え、１フレーム長は９６msになっている。
【０００４】図４はＤＡＢ送信機の構成図であり、１ａ〜１ｍはアナログオーディオ信号（各番組の音声信号）を高能率符号化（データ圧縮）するデータ圧縮部である。高効率符号化法としては、ＤＣＣ（デジタル・コンパクト・カセット）の圧縮方式であるＰＡＳＣ（Precision daptive Subband Coding）やＭＤＣＴ（Modified Discreet Cosine Transformation）等の圧縮方式がある。２ａ〜２ｍは伝送路符号化部であり、誤り／検出訂正符号を付加するもの、３は多重化部であり、番組配列データに従って各伝送路符号化部２ａ〜２ｍの出力データを所定のデータフィールド（シンボル）にマッピングして時分割多重するものである。４はインターリーブ／ＯＦＤＭ変調部である。変調は直交周波数分割多重ＯＦＤＭ（Ｏrthogonal Frequency Division Mutiplex）により行われる。」（周知例１、第２頁左欄第４３行〜右欄第２９行、段落３〜４）
　
ヘ．「【０００７】ＤＡＢ放送の場合、多重周波数は４ｋＨｚ間隔であり、伝送帯域を１．５３６ＭＨｚとすれば３８４個の周波数信号を含むことができる。インターリーブは、所定の形式に従ってシンボル内の多重信号の順番を再配置することによって行う。図４に戻って、５はインターリーブ／ＯＦＤＭ変調部より出力されるＩ（In-phase），Ｑ（Quadrature）信号にそれぞれ基準搬送波及び基準搬送波を９０°移相した信号を乗算して直交変換する直交変調部、６は直交変調により得られた送信搬送波を５０〜２５０ＭＨｚ（モードＩの場合）の高周波数に変換する周波数変換部、７は送信電力増幅器である。
【０００８】図６はＤＡＢ受信機（周波数多重放送受信機）の構成図である。１１はアンテナ、１２はフロントエンド、１３はフロントエンドより出力される中間周波信号に基準搬送波及び基準搬送波を９０°移相した信号をそれぞれ乗算して直交検波する直交復調器、１４は直交復調器から出力されるベースバンドの周波数多重信号を所定のサンプリング周波数でＡＤ変換するＡＤコンバータ、１５はＦＦＴ復調処理、復号処理等を行って高能率符号データを復元／出力する伝送路復号化回路、１６は高能率符号データを元のＰＣＭオーディオデータに復号するオーディオ復号化部、１７はＰＣＭオーディオデータをアナログオーディオ信号に変換するＤＡコンバータである。
【０００９】伝送路復号化回路１５はＦＦＴ差動復調部１５ａ、選択復号化部１５ｂ、デインターリーブ部１５ｃ、制御用マイコン１５ｄ、同期用プロセッサ１５ｅを備えている。ＦＦＴ差動復調部１５ａはＡＤコンバータ１４から出力されるデジタルデータにＦＦＴ処理を施し、各シンボルの周波数多重信号に含まれる周波数を識別し、識別した周波数に基づいてインターリーブされた送信データを復調する。デインターリーブ１５ｃはＦＦＴ差動復調部の出力データからインターリーブを解いて元のデータ列に戻し、選択復号化部１５ｂはデインターリーブされたデータに誤り検出訂正処理を施して制御用マイコン１５ｄに入力する。制御用マイコン１５ｄは高速情報チャネル部ＦＩＣに含まれる番組配列データに基づいてユーザが指定した番組のシンボル位置（データフィールド）を検出し、選択復号化部１５ｂに通知する。選択復号化部１５ｂは通知されたシンボル（データフィールド）の復号データをオーディオ復号化部１６に出力する。オーディオ復号化部１６は入力された復号データ（高能率符号データ）を元のＰＣＭオーディオデータに変換して出力する。又、オーディオ復号化部１６はオーディオデータに含まれる番組内容に関連したデータ列ＰＡＤ（Program associated data）、例えば、アーティストの名前、音楽の曲名、歌詞などの情報を制御用マイコン１５ｄに送る。制御用マイコン１５ｄは入力された情報をユーザインタフェースを介して操作部の表示部に表示する。又、制御用マイコン１５ｄは高速情報チャネルＦＩＣに含まれるラベル（番組名）をユーザの要求に応じて適宜、操作部に送って表示する。
【００１０】同期プロセッサ１５ｅは、ヌルシンボル検出後に同期シンボルのＦＦＴ処理を行い、入力信号の周波数オフセットを計算し、ＡＦＣ信号を直交復調器１３に送り、基準周波数を調整する。又、同期プロセッサ１５ｅは同期シンボルのＦＦＴ結果と、オリジナルな同期シンボルとの相関（ずれ量）を求め、その結果を逆ＦＦＴ処理し、伝送路のインパルス応答ＣＩＲ（channel Impulse Response）を出力する。フロントエンド１２はＣＩＲ信号に基づいて受信機の基準クロック発生器、すなわち、電圧制御水晶発振器の発振周波数を送信器の送信周波数に同期させる。」（周知例１、第３頁左欄第２０行〜右欄第３２行、段落７〜１０）
　
ト．「【０００５】ここで、ＤＡＢ方式における伝送信号は図７に示すようなフォーマットを有している。同期信号と複数のデータシンボルによりデータフレームが構成される。同期信号は、信号なしの期間であるヌルシンボルと受信側で位相復調する際の基準位相を与えるための位相基準シンボルからなる。また、各データシンボルの前部にはシンボル間の干渉を防ぐためにガードインターバルが設けられ、それに続く期間が、ＯＦＤＭ変調データを伝送するための有効シンボル期間となる。
【０００６】さて、このようなＯＦＤＭ変調を用いるＤＡＢ方式伝送信号を受信する従来のディジタル受信装置を以下説明する。図５は従来のディジタル受信装置の構成を示すブロック図である。図において、１はアンテナ、２はＲＦ増幅器、３は周波数変換器、３１はミキサー、３２は局部発振器、５は中間周波増幅器、６は直交復調器、７はＡ／Ｄ変換器、８は同期信号検出器、９は同期制御部、１０はＤＦＴ処理部、１１は差動復調器、１２は位相誤差検出部、１３は周波数制御部、１４はビタビ復号器、１５はＭＰＥＧ音声デコーダ、１６はＤ／Ａ変換器、１７は音声増幅器、１８はスピーカ、１９はバッファメモリである。
【０００７】次に動作について説明する。まず、アンテナ１にて受信された放送波はＲＦ増幅器２により増幅されたのち、周波数変換器３にて中間周波数（ＩＦ）に周波数変換される。ここで、周波数変換器３はミキサー３１及び局部発振器３２により構成され、入力信号と局部発振器３２の発振出力信号とをミキサー３１で乗算することにより、入力信号周波数と発振出力信号周波数の差信号成分をもった信号に周波数変換する。そして、中間周波数信号は中間周波増幅器５にて隣接チャンネル波などの不要成分の除去および増幅が行われ、直交復調器６にてＩＦ信号中のＩ成分とＱ成分がそれぞれ検波されたのち、ベースバンド信号としてＡ／Ｄ変換器７に入力される。
【０００８】Ａ／Ｄ変換器７によりサンプリングされたディジタル信号は、ＤＦＴ処理部１０において、複素離散フーリエ変換処理（以下、ＤＦＴ処理という）により周波数領域の複素データに変換されて、４相位相変調（ＱＰＳＫ）された各伝送キャリアの位相が検出され、検出結果をバッファメモリ１９及び差動復調器１１に入力する。差動復調器１１では、ＤＦＴ処理部１０からの位相データとバッファメモリ１９により１シンボル期間遅延された位相情報（位相データ）をもとに、時間的に隣接する２伝送シンボルの同一キャリアの変調位相を比較し、この間の位相推移を出力する処理（差動復調）が行われる。差動復調された復調データは、送信側にて変調を行う際のキャリア順序規則に従い、順次ビタビ復号器１４に対し出力される。」（周知例２、第３頁左欄第３９行〜右欄第３６行、段落５〜８）
　
　上記周知例１のホ．及び図３に記載された「データフィールド」、「ガード・インターバル」、「シンボル」は、それぞれ周知例２のト．及び図７に記載された「データシンボル」、「ガードインターバル」、「有効シンボル」と同様の技術であり、表現上異なっているが実質上の差異はない。そして、周知例１の図３や周知例２のト．に記載された「各データシンボルの前部にはシンボル間の干渉を防ぐためにガードインターバルが設けられ、それに続く期間が、ＯＦＤＭ変調データを伝送するための有効シンボル期間となる。」からわかるように、周知例１、周知例２のいずれにおいても、直交周波数分割多重（ＯＦＤＭ：Ｏrthogonal Frequency Division Mutiplex）では、シンボルが有効シンボルとガードインターバルとを含むことを意図している。したがって、上記周知例１、２に開示されているように、直交周波数変調波信号のシンボルが「有効シンボルとガードインターバルとを含んで成る」ことは周知である。
　
　また、上記周知例１のヘ．及び図６に記載された「直交復調器１３」、周知例２のト．に記載された「直交復調器６にてＩＦ信号中のＩ成分とＱ成分がそれぞれ検波された」からわかるように「直交周波数多重変調波信号からＩ信号とＱ信号を得るために直交復調処理を行うこと」は周知である。
　
（３−３）対比
補正後発明と引用発明とを対比するに、
引用発明の「フレーム」は伝送されるものであるから、補正後発明の「伝送フレーム」に相当し、
引用発明の「ＯＦＤＭ変調された信号」は、「直交周波数分割多重変調」（Orthogonal Frequency Division Multiplex）による搬送波の信号であるから、補正後発明の「直交周波数変調波信号」に相当し、
引用発明の「バッファ」は、データをメモリに「格納」する動作であり、
引用発明の「シンボルバッファ」は、上記ハ．に「２Ｋ×１６ダイナミックＲＡＭ」とあり、ダイナミックＲＡＭはメモリの一種であって、この場合、複素数であるＩ信号とＱ信号を格納するから、補正後発明の「第１及び第２のバッファメモリ部」に相当し、
引用発明の「複素２０４８ポイント高速フーリエ変換（ＦＦＴ）」は、高速フーリエ変換（ＦＦＴ）のために複素数を演算する処理であるから、「高速フーリエ変換のための複素演算処理」であり、
引用発明の「ＦＦＴ出力」は、「複素２０４８ポイント高速フーリエ変換」による演算処理の結果であるから、「演算処理結果」であり、
引用発明の「差動復調」は、複素数を演算する差動復調であるから「差動復調のための複素演算処理」であり、
引用発明の「差動復調出力」は、「差動復調」されたデータの出力であり、この出力は複素数であって実部と虚部があるから、補正後発明の「第１及び第２のデータ出力」に相当し、
引用発明の「プロセッサ」は、複素数を演算するものであるから「複素演算部」であり、
引用発明の「グローバルコントローラ」は、「プロセッサ」等の動作を制御しているので「動作制御部」であり、
引用発明の「１．２５ｍｓ未満の時間」における「１．２５ｍｓ」は、上記ハ．に「各シンボルは、１．２５ｍｓであり、」とあるので、補正後発明の「シンボル対応時間内」に相当し、
引用発明の「別の２Ｋ×１６ダイナミックＲＡＭ」は、この場合、「以前のシンボル」を一時的に格納するバッファとして用いられており、上記した補正後発明の「第１及び第２のバッファメモリ部」に相当する「２Ｋ×１６ダイナミックＲＡＭ」とは「別の２Ｋ×１６ダイナミックＲＡＭ」であるから、補正後発明の「第３のバッファメモリ部」に相当し、
引用発明の「１．２５ｍｓ未満の時間での時分割処理状態」における「１．２５ｍｓ」は、上記ハ．に「各シンボルは、１．２５ｍｓであり、」とあるので、補正後発明の「１シンボル対応期間内での時分割処理状態」に相当し、
引用発明の「ＩＣ」は、複素数の演算処理を行う集積回路であるから、「複素演算処理回路」である。
　また、補正後発明では、バッファメモリ部に格納される信号及びバッファメモリ部から読み出された信号について、「一対の直交復調出力信号」と記載されており、一対の直交復調出力はＩ信号及びＱ信号からなる複素数であるから、補正後発明の「一対の直交復調出力信号」と引用発明の「複素数」とは、「複素数」である点では一致している。
　さらに、補正後発明の「第３のバッファメモリ部から読み出されて得られる演算処理結果」と引用発明の「第３のバッファメモリ部から読み出されて得られる以前のシンボル」とは、「第３のバッファメモリ部から読み出されて得られる信号」である点では一致している。
　
 　したがって、補正後発明と引用発明とは、以下の点で一致ないし相違している。
　
 （一致点）
 「複数のシンボルを含む伝送フレームが連なって構成されるディジタルデータを伝送する直交周波数変調波信号から得られた複素数を夫々一時的に格納する第１及び第２のバッファメモリ部と、
　該第１及び第２のバッファメモリ部から読み出された上記複素数の夫々についての高速フーリエ変換のための複素演算処理、及び、該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を行って、第１及び第２のデータ出力を得る複素演算部と、
　該複素演算部に制御信号を供給し、上記複素演算部に、上記複素数の夫々についての高速フーリエ変換のための複素演算処理及び該高速フーリエ変換のための複素演算処理により得られる演算処理結果についての差動復調のための複素演算処理を実行させる状態をとる動作制御部と、
　上記動作制御部が、上記複素演算部に、上記複数のシンボルの夫々に対応するシンボル対応時間内において、先ず、上記高速フーリエ変換のための複素演算処理を行わせて、続いて、高速フーリエ変換のための複素演算処理により得られた演算処理結果と上記第３のバッファメモリに格納されていて該第３のバッファメモリ部から読み出されて得られる信号とについての差動復調のための複素演算処理を行わせる、１シンボル対応期間内での時分割処理状態を設定する構成と、
を備えて構成される複素演算処理回路。」
　
（相違点１）
　補正後発明は、複数のシンボルが「有効シンボルとガードインターバルとを含んで成る」のに対して、引用発明には、この点について明記されていない点。
　
（相違点２）
　補正後発明は、バッファメモリ部に格納され、読み出されて高速フーリエ変換のための複素演算処理の対象となる複素数が「直交周波数多重変調波信号に直交復調処理が施されて得られ、複数の有効シンボルの夫々に対応する一対の直交復調出力信号」であるのに対して、引用発明には、この点について明記されていない点。
　
（相違点３）
　補正後発明は、「プログラム格納メモリ部」を備え、このプログラム格納メモリ部が「動作制御部にプログラムデータを供給し」、上記動作制御部が、「上記プログラムデータがあらわす動作プログラムに従って」動作するのに対して、引用発明には、この点について明記されていない点。
　
（相違点４）
　補正後発明は、「上記複数の有効シンボルのうちの１つに対応する上記一対の直交復調出力信号の夫々について」高速フーリエ変換のための複素演算処理が行われ、「該高速フーリエ変換のための複素演算処理により得られた演算処理結果を第３のバッファメモリ部に格納させ」ており、差動復調に用いられるのが「シンボル対応時間前に」上記第３のバッファメモリ部に格納されていて該第３のバッファメモリ部から読み出されて得られる演算処理結果であるのに対して、引用発明には、この点について明記されていない点。
　
（３−４）当審の判断 
　相違点１について検討すると、直交周波数変調波信号のシンボルが「有効シンボルとガードインターバルとを含んで成る」ことは、周知例１、周知例２に開示されるように周知であるから、引用発明におけるシンボルが「有効シンボルとガードインターバルとを含んで成る」ということは、格別なことではない。
　相違点２について検討すると、引用発明では、図３に示されるようにバッファメモリ部に入力される信号は「Ｉ／Ｑ入力（I/Q input）」であり、Ｉ／Ｑ入力とはＩ信号とＱ信号の入力である。ここで、直交周波数多重変調波信号からＩ信号とＱ信号を得るために直交復調処理を行うことは、周知例１、周知例２に開示されるように周知であるから、引用発明において「直交周波数多重変調波信号に直交復調処理が施される」ように設計する程度のことは当業者であれば適宜成し得ることである。また、直交復調処理が施されて得た信号は「直交復調出力信号」であると言え、Ｉ信号とＱ信号が得られていることから「一対」と言える。
　相違点３について検討すると、引用発明では、上記ホ．を参照してわかるように「マイクロプログラム」を用いるものであり、このマイクロプログラムは「プログラムデータ」であると言える。また、プログラムデータを格納するためにメモリを用いることは技術常識であるから、引用発明において「プログラム格納メモリ部」を備えるように設計する程度のことは当業者であれば適宜成し得ることである。そして、引用発明において、プログラムデータはＩＣの動作のために用いるから、プログラムデータが動作制御部（グローバルコントローラ）に供給され、プログラムデータがあらわす動作プログラムに従って動作制御部が動作することは技術常識である。
　相違点４について検討すると、まず、伝送される複数のシンボルの１つ１つについて夫々各個別に高速フーリエ変換処理が行われるのは、直交周波数分割多重（ＯＦＤＭ）における技術常識であり、また、引用発明には、第３のバッファメモリ部から読み出されて得られる信号が「以前のシンボル」であると記載されており、差動復調がＦＦＴ出力と以前のシンボルのＦＦＴ出力とによって行われることは技術常識であるから、引用例において、第３のバッファメモリ部に格納させる信号を「高速フーリエ変換のための複素演算処理により得られた演算処理結果」ということ、及び、第３のバッファメモリ部から読み出されて得られる前のシンボルを「シンボル対応時間前に上記第３のバッファメモリ部に格納されていて該第３のバッファメモリ部から読み出されて得られる演算処理結果」ということは、格別なことではない。
　
　以上のとおり、補正後発明は引用発明及び周知技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　以上のとおり、本件補正は、補正後発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項の規定において準用する特許法第１２６条第４項の規定に適合していない。
　したがって、本件補正は、同法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明 
　平成１９年５月２８日付けの手続補正は上記のとおり却下されたので、本願発明は、上記「第２．補正却下の決定」の項中の「１．本願発明と補正後の発明」の項で、「本願発明」として認定したとおりである。
　
２．引用発明
　引用発明は、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項中の「（３−２）引用発明及び周知技術」の項で認定したとおりである。 
　
３．対比・判断
　そこで、本願発明と引用発明とを対比するに、本願発明は上記補正後発明から当該補正に係る限定を省いたものである。 
　そうすると、本願発明の構成に当該補正に係る限定を付加した補正後発明が、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。