【事件の表示】
　平成１１年特許願第２６３６７３号「電流ドライバ回路」拒絶査定不服審判事件〔平成１３年３月３０日出願公開、特開２００１−８４５０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件審判の請求に係る特許出願（以下、「本願」という。）は、平成１１年９月１７日の出願であって、平成１７年５月３１日付け、及び同年１０月２６日付けの各拒絶理由通知に対して、それぞれ同年８月８日付け、及び同年１２月２８日付けで手続補正がされたが、平成１８年２月２４日付けで拒絶査定がされ、これに対し、同年３月３０日付けで拒絶査定不服審判が請求されるとともに、同年４月２８日付けで手続補正がされたものである。そして、平成２０年５月８日付けで審尋が送付され、これに対し、同年７月９日付けで回答書が提出されたものである。
　
第２　平成１８年４月２８日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１８年４月２８日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　平成１８年４月２８日付け手続補正（以下、「本件補正」という。）は、明細書の特許請求の範囲及び発明の詳細な説明についてするもので、特許請求の範囲は、本件補正前には、
「【請求項１】　ＣＭＯＳトランジスタ及び該ＣＭＯＳトランジスタに接続されている定電流回路で構成されており、誘導性負荷に出力端子を介して電流を供給することにより該誘導性負荷を駆動する駆動回路と、
　前記駆動回路を駆動するための入力信号に基づいて前記駆動回路のスイッチングに同期したパルス信号を生成し、そのパルス信号により前記ダンピング回路を所定時間だけ動作するように制御するダンピング制御回路と、
　抵抗と前記パルス信号が入力されたときにオン動作するスイッチング手段との直列回路を有して構成されており、該直列回路が電源及びグランドの何れか一方と前記駆動回路における出力端子との間に接続されており、前記スイッチング手段がオン動作されたときに前記誘導性負荷に流れる電流を制限することで前記駆動回路から出力される電流のオーバーシュートを減少させるダンピング回路と
を備えたことを特徴とする電流ドライバ回路。
　【請求項２】　２つの入力信号により駆動される差動型電流ドライバ回路において、
　第１及び第２の駆動回路と、第１及び第２のダンピング回路と、第１及び第２のダンピング制御回路とを備え、
　前記第１及び第２のダンピング制御回路は、第１及び第２の駆動回路のスイッチングに同期したパルス信号を生成し、それぞれのパルス信号により前記第１及び第２のダンピング回路を制御することを特徴とする請求項１に記載の電流ドライバ回路。
　【請求項３】　請求項１又は２に記載の電流ドライバ回路において、
　前記ダンピング制御回路は、前記入力信号の遷移に基づいて所定のパルス幅を有するパルス信号を発生するパルス発生回路部を備えたことを特徴とする電流ドライバ回路。
　【請求項４】　請求項３に記載の電流ドライバ回路において、
　前記ダンピング制御回路は、前記入力信号に対して前記パルス信号を所定時間遅延させるパルス遅延回路部を備えたことを特徴とする電流ドライバ回路。」
というものであったところを、本件補正後には、
　
「【請求項１】　
第１入力信号及び第２入力信号により駆動され、誘導性負荷に電流を供給する差動型の電流ドライバ回路において、
　前記誘導性負荷の一方に接続された第１の駆動回路及び前記誘導性負荷の他方に接続された第２の駆動回路と、
　第１及び第２のダンピング回路と、
　第１及び第２のダンピング制御回路と、を備え、
　前記第１及び第２の駆動回路は、
前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう
し、
　前記第１及び第２のダンピング制御回路は、前記第１及び第２の
第１入力信号及び第２入力信号に基づいて前記第１及び第２の
第１及び第２の
し、
　前記第１及び第２のダンピング回路は、
第１及び第２の駆動回路各々
【請求項２】　
請求項１に記載の電流ドライバ回路において、
　前記ダンピング制御回路は、前記入力信号の遷移に基づいて所定のパルス幅を有するパルス信号を発生するパルス発生回路部を備えたことを特徴とする電流ドライバ回路。
【請求項３】　
請求項２に記載の電流ドライバ回路において、
　前記ダンピング制御回路は、前記入力信号に対して前記パルス信号を所定時間遅延させるパルス遅延回路部を備えたことを特徴とする電流ドライバ回路。
とするものである。
　
　上記本件補正は、請求項１に記載した発明を特定するために必要な事項である（イ）「電流ドライバ回路」、「ダンピング回路」及び「ダンピング制御回路」に対し、「第１入力信号及び第２入力信号により駆動される差動型の電流ドライバ回路」、「第１及び第２のダンピング回路」及び「第１及び第２のダンピング制御回路」との限定要件を付加し、（ロ）「駆動回路」に対し、「誘導性負荷の一方に接続された第１の駆動回路及び前記誘導性負荷の他方に接続された第２の駆動回路」及び「前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう電流を供給する」との限定要件を付加する、というものであるから、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後における特許請求の範囲の請求項１に記載されている事項により特定される発明（以下、「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）否かについて、以下に検討する。
　
２．引用例
　原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平７−４４８０５号公報（以下、「引用例１」という。）には、磁気ヘッド駆動回路に関して図面とともに以下の技術事項が記載されている（下線は当審で付した。）。
　
　（ａ）「【０００２】
【従来の技術】図４を参照して、従来のヘッドアンプについて説明する。図示のとおり、ヘッドアンプは信号記録用の
磁気ヘッド駆動回路
【０００３】図４において、４０１は
磁気ヘッドであって、その電気的等価回路は巻線によるインダクタンスＬ
H
 、直流抵抗Ｒ
H
 及び差動入力容量Ｃ
IN
で表わされる
【０００４】このように、磁気ヘッドには、インダクタンスＬH と容量ＣINがあるので、記録信号が印加されたとき共振現象が起こる。従ってこれを防止するために通常ヘッドに並列にダンピング抵抗ＲD が接続されている。
【０００５】図４において
ヘッド駆動回路はトランジスタＱ
1
 〜Ｑ
8
 で構成されている。Ｑ
3
 ，Ｑ
4
 ，Ｑ
5
 及びＱ
6
 は入力信号に応じてオン・オフするスイッチングトランジスタでブリッヂ回路を形成し
【０００６】Ｑ2 とＱ8 はそれぞれＱ1 とＱ7 に対する逆流防止用のトランジスタである。
【０００７】
入力端子４０２に供給される信号は分岐回路４０４で２組の信号に分けられ、それぞれ出力端子１と３及び２と４に同じ信号が出力される。
【０００８】
トランジスタＱ
3
 とＱ
6
 のベースはそれぞれ入力信号の２つの信号の中の一方の信号が与えられる端子１，３に接続され、トランジスタＱ
4
 とＱ
5
 のベースはそれぞれ入力信号の中の他方の入力信号が与えられる端子２，４に接続されている。
【０００９】
トランジスタＱ
4
 とＱ
6
 のコレクタは電源ラインＶ
CC
に接続され、トランジスタＱ
4
 のエミッタはトランジスタＱ
3
 のコレクタに、トランジスタＱ
6
 のエミッタはトランジスタＱ
5
 のコレクタにそれぞれ接続されている。トランジスタＱ
3
とＱ
5
 のエミッタはともに定電流源Ｉ
1
 に接続されている。
【００１０】
トランジスタＱ
3
 のコレクタはヘッド回路４０１の一方の端子に接続されるとともに、トランジスタＱ
1
 ，Ｑ
2
 を介してトランジスタＱ
5
 とＱ
6
 の接続点に接続されており、トランジスタＱ
5
 のコレクタはヘッド回路の他方の端子に接続されるとともに、トランジスタＱ
7
 ，Ｑ
8
 を介してトランジスタＱ
3
 とＱ
4
 の接続点に接続されている。
【００１１】
この回路で、入力端子４０２に記録すべき入力信号が供給されると、その信号に応じて、トランジスタＱ
4
 −ヘッド４０１−トランジスタＱ
5
 −定電流源Ｉ
1
の回路でヘッド４０１に一方向の電流が流れ、トランジスタＱ
6
 −ヘッド４０１−トランジスタＱ
3
 −定電流源Ｉ
1
 の回路で同ヘッド４０１に反対方向の電流が流れることによって、ヘッドに記録用の交番電流が供給され、記録が行なわれる。
　（ｂ）「【００３７】
【実施例】次に、図１を参照して、本発明の一実施例の説明をする。図１の回路において、１０１は磁気ヘッド、Ｑ1 〜Ｑ8 はヘッド駆動回路を構成するトランジスタで図４を参照して前述したものと同様の回路を構成している。
【００３８】Ｑ9 ，Ｑ10，Ｒ4 及びＲ6 は本発明にかかるダンピング抵抗を与えるスイッチトランジスタ及び抵抗器である。Ｑ12及びＱ14は再生信号増幅器を形成するトランジスタ、Ｑ11，Ｑ13，Ｑ15，Ｒ7 〜Ｒ10はそのバイアス回路を形成するトランジスタ及び抵抗器であり、１０３は出力端子である。これらは図４を参照して前述した回路と同様の回路である。」
　（ｃ）「【００５４】ここで再び図１を参照してダンピング抵抗ＲD の接続及び切り離しについて説明する。
【００５５】
ダンピング抵抗（Ｒ
D
 ）Ｒ
4
 は、その一端がスイッチトランジスタＱ
9
 のエミッタに接続され、他端がトランジスタＱ
4
 のエミッタ、トランジスタＱ
3
 のコレクタ及びヘッドの一端の接続点に接続されている。そして、上記トランジスタＱ
9
 のコレクタは電源ラインＶ
CC
に接続され、ベースはトランジスタＰ１のコレクタに接続されている。
【００５６】
同様にして、ダンピング抵抗（Ｒ
D
 ）Ｒ
6
 もその一端がスイッチトランジスタＱ
10
のエミッタに接続され、他端がトランジスタＱ
6
 のエミッタ、トランジスタＱ
5
 のコレクタ及びヘッドの他端の接続点に接続されている。そして、上記トランジスタＱ
10
のコレクタは電源ラインＶ
CC
に接続され、ベースはＱ
9
 のベースと共にトランジスタＰ１のコレクタに接続されている。
【００５７】次に、この部分の回路動作の説明をすると、
書き込み時（記録時）にはトランジスタＰ１がオンして、そのコレクタ電圧はほぼ電源ライン電圧Ｖ
CC
と等しい値になるので、スイッチトランジスタＱ
9
 及びＱ
10
が導通できる状態になっている。
【００５８】
今トランジスタＱ
4
 がオンになっているとすると、トランジスタＱ
9
 と抵抗Ｒ
4
 の直列接続はトランジスタＱ
4
 に並列に接続されているので電流は主としてＱ
4
 を通って流れダンピング抵抗Ｒ
4
 には流れない。
【００５９】
他方、スイッチトランジスタＱ
10
とダンピング抵抗（Ｒ
D
 ）Ｒ
6
 の直列接続は、このとき導通しているトランジスタＱ
5
 のコレクタ電位がトランジスタＱ
10
のエミッタバイアスとして与えられトランジスタＱ
10
がオンしているのでダンピング抵抗（Ｒ
D
 ）Ｒ
6
 がヘッドに並列に挿入されたことになる。
【００６０】
次の時点で、トランジスタＱ
6
 及びＱ
3
 がオンになるとトランジスタＱ
10
と抵抗Ｒ
6
 の直列接続はトランジスタＱ
6
 と並列接続になっているのでこの分路には電流が流れず、代わりにトランジスタＱ
9
 がトランジスタＱ
3
 のコレクタ電位によってバイアス電圧が与えられて導通し、ダンピング抵抗Ｒ
4
 が動的に磁気ヘッドに並列に挿入されたことになる。
【００６１】トランジスタＱ9 ，Ｑ10の導通は入力信号の大小に左右されず記録（書き込み）中は常にオンになるので、書き込み時に
リンギング等の原因となる特性劣化は生じない
　（ｄ）第１図及び第４図には、上記（ａ）乃至（ｃ）等の記載により説明される磁気ヘッド駆動回路の図が記載されている。
　
　上記摘示事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されているものと認める。
「（i）磁気ヘッドの電気的等価回路は巻線によるインダクタンスＬH 、直流抵抗ＲH 及び差動入力容量ＣINで表わされるものであり、
（ii）ヘッド駆動回路はトランジスタＱ1 〜Ｑ8 で構成されており、
Ｑ3 ，Ｑ4 ，Ｑ5 及びＱ6 は入力信号に応じてオン・オフするスイッチングトランジスタでブリッヂ回路を形成し、
入力端子４０２に供給される信号は分岐回路４０４で２組の信号に分けられ、それぞれ出力端子１と３及び２と４に同じ信号が出力され、
トランジスタＱ3 とＱ6 のベースはそれぞれ入力信号の２つの信号の中の一方の信号が与えられる端子１，３に接続され、トランジスタＱ4 とＱ5 のベースはそれぞれ入力信号の中の他方の入力信号が与えられる端子２，４に接続されており、
トランジスタＱ4 とＱ6 のコレクタは電源ラインＶCCに接続され、トランジスタＱ4 のエミッタはトランジスタＱ3 のコレクタに、トランジスタＱ6 のエミッタはトランジスタＱ5 のコレクタにそれぞれ接続されており、
トランジスタＱ3とＱ5 のエミッタはともに定電流源Ｉ1 に接続されており、
トランジスタＱ3 のコレクタはヘッド回路４０１の一方の端子に接続されるとともに、トランジスタＱ5 とＱ6 の接続点に接続されており、トランジスタＱ5 のコレクタはヘッド回路の他方の端子に接続されるとともに、トランジスタＱ3 とＱ4 の接続点に接続されており、
この回路で、入力端子４０２に記録すべき入力信号が供給されると、その信号に応じて、トランジスタＱ4 −ヘッド４０１−トランジスタＱ5 −定電流源Ｉ1の回路でヘッド４０１に一方向の電流が流れ、トランジスタＱ6 −ヘッド４０１−トランジスタＱ3 −定電流源Ｉ1 の回路で同ヘッド４０１に反対方向の電流が流れることによって、ヘッドに記録用の交番電流が供給され、記録が行なわれるものであって、
（iii）ダンピング抵抗（ＲD ）Ｒ4 は、その一端がスイッチトランジスタＱ9 のエミッタに接続され、他端がトランジスタＱ4 のエミッタ、トランジスタＱ3 のコレクタ及びヘッドの一端の接続点に接続されており、上記トランジスタＱ9 のコレクタは電源ラインＶCCに接続され、ベースはトランジスタＰ１のコレクタに接続されており、
同様にして、ダンピング抵抗（ＲD ）Ｒ6 もその一端がスイッチトランジスタＱ10のエミッタに接続され、他端がトランジスタＱ6 のエミッタ、トランジスタＱ5 のコレクタ及びヘッドの他端の接続点に接続されており、上記トランジスタＱ10のコレクタは電源ラインＶCCに接続され、ベースはＱ9 のベースと共にトランジスタＰ１のコレクタに接続されており、
書き込み時（記録時）にはトランジスタＰ１がオンして、そのコレクタ電圧はほぼ電源ライン電圧ＶCCと等しい値になるので、スイッチトランジスタＱ9 及びＱ10が導通できる状態になっており、
トランジスタＱ4 がオンになっているとすると、トランジスタＱ9 と抵抗Ｒ4 の直列接続はトランジスタＱ4 に並列に接続されているので電流は主としてＱ4 を通って流れダンピング抵抗Ｒ4 には流れず、
他方、スイッチトランジスタＱ10とダンピング抵抗（ＲD ）Ｒ6 の直列接続は、このとき導通しているトランジスタＱ5 のコレクタ電位がトランジスタＱ10のエミッタバイアスとして与えられトランジスタＱ10がオンしているのでダンピング抵抗（ＲD ）Ｒ6 がヘッドに並列に挿入されたことになり、
次の時点で、トランジスタＱ6 及びＱ3 がオンになるとトランジスタＱ10と抵抗Ｒ6 の直列接続はトランジスタＱ6 と並列接続になっているのでこの分路には電流が流れず、代わりにトランジスタＱ9 がトランジスタＱ3 のコレクタ電位によってバイアス電圧が与えられて導通し、ダンピング抵抗Ｒ4 が動的に磁気ヘッドに並列に挿入されたことになり、
リンギング等の原因となる特性劣化は生じないものである、
磁気ヘッド駆動回路。」
　
　また、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特公平７−７５０４４号公報（以下、「引用例２」という。）には、磁気ヘッドの書き込み時ダンピング回路に関して図面とともに以下の技術事項が記載されている（下線は当審で付した。また、バー（『￣』）のある記号については、表記の便宜上、当該記号の後に『￣』を付した。）。
　
　（ｅ）「第１図はこの発明に係る
ダンピング回路を使用した磁気ヘッド回路
第１図に示す
磁気ヘッド回路は、ヘッド選択スイッチ素子10と、ヘッド選択信号形成回路11と、ディレイ回路12とタイマ回路13と書き込み電流引き込み回路14と書き込み電流制御手段であるI
w
の定電流源とを備えている
前記ヘッド選択素子10は第４図に示すトランジスタQ1,Q2等のスイッチ素子で構成される。
ヘッド選択信号形成回路11は外部装置から供給されるライトデータＷＤ￣から書き込み制御信号であるヘッド選択信号φ，φ￣を形成する。ディレイ回路12はヘッド選択信号φ，φ￣の立ち上がりタイミングから一定時間t1遅延したタイミング信号を形成する。タイマ回路13は上記遅延信号の発生タイミングから一定時間t2だけダンピング有効信号を発生し書き込み電流引き込み回路14に出力する。書き込み電流引き込み回路14はこのダンピング有効信号の発生している間磁気ヘッドのコイルに流れる書き込み電流の一部を定電流I
D
として引き込む。
　（ｆ）「一方
書き込み時にはライトデータＷＤ￣がヘッド選択信号形成回路11に出力されてヘッド選択信号φ，φ￣が形成されヘッド選択スイッチ素子10に出力される。またヘッド選択信号φ，φ￣の立ち上がりタイミングから一定時間t1遅延した遅延信号がタイヤ13に出力され、タイマ13はその遅延したタイミングから一定時間t2だけダンピング有効信号を書き込み電流引き込み回路14に出力する。従ってφ，φ￣が立ち上がった瞬間からt1の時間においては書き込み電流引き込み回路14が動作せず、且つ読み出し時のダンピング抵抗R2も高抵抗であるためコイルインピーダンスが高くても電源から供給される電流は殆どが選択側のコイルに流入する。例えば、今ヘッド選択信号φが立ち上がったとするとその立ち上がりタイミングからt1の時間においてはL00に殆どの電流が流入し、L01と抵抗R2の回路には電流が流れない。即ち図において電流i
1
≒電流i
3
となる。また時間t1経過後のダンピング有効信号が出力される時間t2においては、書き込み電流引き込み回路14が動作するためにこの時間においてコイルに貯えられたエネルギーの消費すなわちダンピング作用が行われる。
上記の作用において、ヘッド選択信号φ，φ￣の切り換わり時には殆ど選択側のコイルにのみ電流を流すことができるため、選択側のコイルに流れる書き込み電流の立ち上がり特性を改善させることができる。また時間t1経過後に書き込み電流引き込み回路14によって電流が引き込まれるため、コイルに蓄えられているエネルギー吸収を行うダンピング作用も確実に行うことができる。
　（ｇ）「第２図はこの発明の実施例である磁気ヘッド回路の回路図を示している。
本実施例においては第１図中のヘッド選択スイッチ素子10がトランジスタQ1,Q2で構成される。ヘッド選択信号形成回路11はインバータINVとフリップフロップFFで構成され、ディレイ回路12はモノマルチMM1で、またタイマ回路13はモノマルチMM2で構成されている。更に書き込み電流引き込み回路14はカレントミラー回路CMで構成される。
前記フリップフロップFFはライトデータWDの反転信号を1/2分周してヘッド選択信号φ，φ￣として出力する。このφ，φ￣はトランジスタQ1,Q2のベースに出力され、それぞれのトランジスタをオン／オフ制御する。
フリップフロップFFのＱ￣出力はモノマルチMM1のクロック端子に導かれＱ出力の立ち上がりタイミングから時間t1のパルスを形成する。モノマルチMM2はこの時間t1を経過した即ち時からモノマルチMM1のＱ￣出力パルスの立ち上がりから一定時間t2の幅を有するパルスをダンピング有効信号として出力しカレントミラー回路CMに供給する。カレントミラー回路CMはこのダンピング有効信号が“Hのとき磁気ヘッドのコイルに流れる電流の一部をI
d
として引き込む。この電流I
d
の引き込み電流によって書き込み電流のダンピングが行われることになる。
　（ｈ）第１図及び第２図には、上記（ｅ）乃至（ｇ）等の記載により説明される磁気ヘッド回路の図が記載されている。
　
３．対比
　本願補正発明を、引用発明と比較する。
　（１）引用発明における「磁気ヘッド」は、電気的等価回路が巻線によるインダクタンス等で表わされるものであるから、本願補正発明における「誘導性負荷」に相当する。
　（２）引用発明の回路は、上記２．（ii）の構成を備えるものであるから、
　（2-1）引用発明における「トランジスタＱ3 とＱ6 のベース」に入力される「端子１，３」からの「入力信号」及び「トランジスタＱ4 とＱ5のベース」に入力される「端子２，４」からの「入力信号」は、本願補正発明における「第１入力信号及び第２入力信号」に相当し、
　（2-2）引用発明における「トランジスタＱ3 とＱ6」と「定電流源Ｉ1」からなる回路部分、及び、「トランジスタＱ4 とＱ5」と「定電流源Ｉ1」からなる回路部分は、「トランジスタＱ3とＱ5 のエミッタ」が「ともに定電流源Ｉ1 に接続されており」、「トランジスタＱ3 のコレクタ」が「ヘッド回路４０１の一方の端子に接続されるとともに、トランジスタＱ5 とＱ6 の接続点に接続されており、トランジスタＱ5 のコレクタ」が「ヘッド回路の他方の端子に接続されるとともに、トランジスタＱ3 とＱ4 の接続点に接続されて」いるものであり、本願補正発明における「トランジスタ及び該トランジスタに接続されている定電流回路で構成され」、「前記誘導性負荷の一方に接続された第１の駆動回路及び前記誘導性負荷の他方に接続された第２の駆動回路」に相当し、
　（2-3）引用発明の回路は、「トランジスタＱ3 とＱ6 のベースはそれぞれ入力信号の２つの信号の中の一方の信号が与えられる端子１，３に接続され、トランジスタＱ4 とＱ5 のベースはそれぞれ入力信号の中の他方の入力信号が与えられる端子２，４に接続されており、」「トランジスタＱ4 −ヘッド４０１−トランジスタＱ5 −定電流源Ｉ1の回路でヘッド４０１に一方向の電流が流れ、トランジスタＱ6 −ヘッド４０１−トランジスタＱ3 −定電流源Ｉ1 の回路で同ヘッド４０１に反対方向の電流が流れることによって、ヘッドに記録用の交番電流が供給され、記録が行なわれる」ものであり、本願補正発明における「前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう電流を供給することにより該誘導性負荷を駆動」する構成を実質的に備えた「第１入力信号及び第２入力信号により駆動され、誘導性負荷に電流を供給する差動型の電流ドライバ回路」に相当する。
　（３）また、引用発明の回路は、上記２．（iii）の構成を備えるものであるから、
　（3-1）上記引用発明の回路は「ダンピング抵抗（ＲD ）Ｒ4 は、その一端がスイッチトランジスタＱ9 のエミッタに接続され」、「ダンピング抵抗（ＲD ）Ｒ6 もその一端がスイッチトランジスタＱ10のエミッタに接続され」るものであり、本願補正発明における「抵抗と信号が入力されたときにオン動作するスイッチング手段との直列回路を有して構成され」た「第１及び第２のダンピング回路」に相当する構成を備え、
　（3-2）上記引用発明の回路は、「ダンピング抵抗（ＲD ）Ｒ4 は、その一端がスイッチトランジスタＱ9 のエミッタに接続され、他端がトランジスタＱ4 のエミッタ、トランジスタＱ3 のコレクタ及びヘッドの一端の接続点に接続されており、上記トランジスタＱ9 のコレクタは電源ラインＶCCに接続され、同様にして、ダンピング抵抗（ＲD ）Ｒ6 もその一端がスイッチトランジスタＱ10のエミッタに接続され、他端がトランジスタＱ6 のエミッタ、トランジスタＱ5 のコレクタ及びヘッドの他端の接続点に接続されており、上記トランジスタＱ10のコレクタは電源ラインＶCCに接続され」るものであり、本願補正発明における「該直列回路が電源及びグランドの何れか一方と前記第１及び第２の駆動回路各々における出力端子との間に接続されて」いる構成を備え、
　（3-3）上記引用発明の回路は、「トランジスタＱ10がオンして」「ダンピング抵抗（ＲD ）Ｒ6 がヘッドに並列に挿入されたことにな」る等の構成を備え、本願補正発明における「前記スイッチング手段がオン動作されたときに前記誘導性負荷に流れる電流を制限する」構成を実質的に備え、
　（3-4）上記引用発明の回路は、「リンギング等の原因となる特性劣化」を「生じない」ようにさせるものであり、本願補正発明における「前記駆動回路から出力される電流のオーバーシュートを減少させる」機能を実質的に備えている。
　
　すると、本願補正発明と引用発明とは、次の点で一致する。
「第１入力信号及び第２入力信号により駆動され、誘導性負荷に電流を供給する差動型の電流ドライバ回路において、
　前記誘導性負荷の一方に接続された第１の駆動回路及び前記誘導性負荷の他方に接続された第２の駆動回路と、
　第１及び第２のダンピング回路と、
　ダンピング制御回路と、を備え、
　前記第１及び第２の駆動回路は、トランジスタ及び該トランジスタに接続されている定電流回路で構成されており、前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう電流を供給することにより該誘導性負荷を駆動し、
　前記第１及び第２のダンピング回路は、抵抗と信号が入力されたときにオン動作するスイッチング手段との直列回路を有して構成されており、該直列回路が電源及びグランドの何れか一方と前記第１及び第２の駆動回路各々における出力端子との間に接続されており、前記スイッチング手段がオン動作されたときに前記誘導性負荷に流れる電流を制限することで前記駆動回路から出力される電流のオーバーシュートを減少させる電流ドライバ回路。」
　
　一方で、両者は、次の各点で相違する。
　（Ａ）ダンピング制御回路について、本願補正発明では、「第１及び第２のダンピング制御回路」を備え、「前記第１及び第２のダンピング制御回路は、前記第１及び第２の駆動回路を駆動するための第１入力信号及び第２入力信号に基づいて前記第１及び第２の駆動回路のスイッチングに同期したパルス信号を生成し、そのパルス信号により前記第１及び第２のダンピング回路を所定時間だけ動作するように制御し」との構成を有しているのに対し、引用発明では前記構成を有していない点。
　（Ｂ）回路で使用されるトランジスタの種類が、本願補正発明ではＣＭＯＳであるのに対し、引用発明では特定されていない点。
　
４．判断
　そこで、上記各相違点について検討する。
　（相違点Ａについて）
　上記引用例２には、上記２．（ｅ）乃至（ｈ）において摘記したとおり、ダンピング回路を使用した磁気ヘッド回路において、ヘッド選択信号の立ち上がりから一定時間t1経過したタイミングから一定時間t2の幅を有するパルスをダンピング有効信号として書き込み電流引き込み回路に供給する構成を採ることにより、ヘッド選択信号の切り換わり時には選択側のコイルに流れる書き込み電流の立ち上がり特性を改善させ、また時間t1経過後に書き込み電流引き込み回路によって電流が引き込まれてダンピングも確実に行うことができる技術が記載されている。
　上記技術は引用発明と技術分野が共通し、ダンピングを行うという機能でも共通するものであるから、引用発明におけるダンピング制御回路として、駆動回路のスイッチングから一定時間経過後に一定時間幅の（駆動回路のスイッチングに同期した）パルス信号を生成させ、そのパルス信号によりダンピング回路を所定時間だけ動作するように制御する構成を採用することは、当業者が容易に想到しうる。また、前記構成を採用するに当たっては、引用発明では第１及び第２という２つのダンピング回路が設けられているから、上記構成においてダンピング回路毎にダンピング制御回路を対応付け、第１及び第２のダンピング制御回路として構成することは、当業者が適宜設計することにすぎない。
　
　（相違点Ｂについて）
　回路で使用するトランジスタの種類は、出願時において当業者に周知であったものの中から、必要に応じて適宜選択される程度の事項と認められるから、引用発明の回路の設計に際し、前記周知のトランジスタの種類の一つであるＣＭＯＳトランジスタ（必要であれば、特開平３−１７８４８号公報（第４図等）、特開平７−２７０８８９号公報（第４図等）、特開平７−１６１００５号公報（第６図等）等を参照。））を採用することに困難性は認められない。
　
　なお、審判請求人は、平成２０年７月９日付け回答書において、
「従って、コイルに流れる電流を減少させるものではない引用文献２において電流引き込み手段を動作させるタイミングと、本願の請求項１のように、誘導性負荷に流れる電流を制限するようにダンピング回路を動作させるタイミングは異なるものであります。そして、引用文献１は、本願と同様に、記録時にヘッド電流を小さくするものでありますから、磁気ヘッドに電流を流すという同じ分野であっても、記録時における電流の扱いが全く異なる引用文献１と引用文献２とを組み合わせる動機付は全くありません。このため、当業者にとって引用文献２の電流引き込み手段を制御する信号を、引用文献１のダンピング抵抗に接続されたスイッチトランジスタを駆動する信号として用いることは全く考えられないものであり、補正案発明を構成することは、当業者にとってなし得るものでは決してありません。
 　仮に、引用文献２における「オン・オフ制御」を引用文献１に適用したとしても、引用文献１のスイッチトランジスタＱ９，Ｑ１０を同時にオン・オフ制御する構成となるのみであり、第１のダンピング回路と第２のダンピング回路とを個別に負荷回路に接続するという補正案発明の構成には到底至らないものであると思料します。」
と主張する。
　しかしながら、引用例２に記載された技術に対し、当業者が、磁気ヘッドやダンピング回路等の具体的構成に特段限定して解さねばならないという必然性は認められず、引用例２には、書き込み電流の立ち上がり特性を改善させつつダンピングも確実に行わせるために、ダンピングのタイミングを駆動回路のスイッチングから一定時間経過後の所定時間とする技術思想が開示されていると解されるものであるから、前記技術思想を引用発明のダンピング回路にも適宜利用しようと試みることは、当業者の通常の創作能力の範囲内にあるものである。
　したがって、審判請求人による平成２０年７月９日付け回答書における上記主張は、採用することができない。
　
　そして、上記相違点を総合して判断しても、本願補正発明の奏する効果は、引用例１及び２並びに周知技術から、当業者が十分に予測できたものであって、格別なものとはいえない。
　
　したがって、本願補正発明は、その出願前に頒布された刊行物である引用例１及び２に記載された発明並びに周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
５．本件補正についてのむすび
　以上のとおり、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１８年４月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１乃至４に係る発明は、平成１７年１２月２８日付け手続補正により補正された明細書の特許請求の範囲の請求項１乃至４に記載された事項によって特定されるとおりのものであるところ、そのうち請求項１に記載された発明（以下、「本願発明」という。）は、上記「第２　［理由］１．補正後の本願発明」において本件補正前の請求項１として記載したとおりのものである。
　
２．引用例
　原査定の拒絶の理由に引用された引用例及びその記載事項は、上記「第２　［理由］２．引用例」において記載したとおりである。
　
３．対比・判断
　本願発明は、上記「第２　［理由］」で検討した本願補正発明における（イ）「第１入力信号及び第２入力信号により駆動される作動型の電流ドライバ回路」に関し、「第１入力信号及び第２入力信号により駆動される作動型の」との限定する特定事項を省いたものであり、（ロ）「誘導性負荷の一方に接続された第１の駆動回路及び前記誘導性負荷の他方に接続された第２の駆動回路」に関し、「誘導性負荷の一方に接続された第１の」及び「前記誘導性負荷の他方に接続された第２の」との限定する特定事項を省いたものであり、（ハ）「第１及び第２のダンピング回路」及び「第１及び第２のダンピング駆動回路」の各々に関し、「第１及び第２の」との限定する特定事項を省いたものであり、（ニ）「第１及び第２の駆動回路は、ＣＭＯＳトランジスタ及び該ＣＭＯＳトランジスタに接続されている定電流回路で構成されており、前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう電流を供給することにより該誘導性負荷を駆動し」に関し、「第１及び第２の（駆動回路）」及び「前記第１入力信号が入力される場合には、前記誘導性負荷に第１の駆動回路の出力端子を介して第２の駆動回路の出力端子に向かう電流を供給し、前記第２入力信号が入力される場合には、前記誘導性負荷に第２の駆動回路の出力端子を介して第１の駆動回路の出力端子に向かう電流を供給する」との限定する特定事項を省いたものである。
　そうすると、本願発明を特定するために必要な事項を全て含み、さらに他の事項を付加したものに相当する本願補正発明が、上記「第２　［理由］４．判断」に記載したとおり、引用例１及び２に記載された発明並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり、本願の請求項１に記載された発明は、引用例１及び２に記載された発明並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。