(57)【特許請求の範囲】
【請求項１】
フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域が２μｍを超えない厚み寸法であることを特徴とする電界放射型電子源。
【請求項２】
前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されることを特徴とする請求項１記載の電界放射型電子源。
【請求項３】
多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする請求項１または請求項２記載の電界放射型電子源。
【請求項４】
前記ドリフト部が２μｍを超えない厚み寸法であることを特徴とする請求項３記載の電界放射型電子源。
【請求項５】
前記ドリフト部における電子放出側の表面が平滑であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の電界放射型電子源。
【請求項６】
前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下であることを特徴とする請求項５記載の電界放射型電子源。
【請求項７】
前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布が、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内であることを特徴とする請求項５記載の電界放射型電子源。
【請求項８】
請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成することを特徴とする電界放射型電子源の製造方法。
【請求項９】
請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とする電界放射型電子源の製造方法。
【請求項１０】
前記電荷量が通電時間によって制御されることを特徴とする請求項９記載の電界放射型電子源の製造方法。
【請求項１１】
前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とする請求項９記載の電界放射型電子源の製造方法。
【請求項１２】
請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とする電界放射型電子源の製造方法。
【請求項１３】
導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする請求項１２記載の電界放射型電子源の製造方法。
【請求項１４】
導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする請求項１２記載の電界放射型電子源の製造方法。
【請求項１５】
請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とする電界放射型電子源の製造方法。
【請求項１６】
請求項１記載の電界放射型電子源の製造方法であって、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とする電界放射型電子源の製造方法。
【請求項１７】
請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とする電界放射型電子源の製造方法。
【請求項１８】
陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とする請求項１７記載の電界放射型電子源の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来から、特開平８−２５０７６６号公報に開示されているようにシリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が知られている。
【０００３】
上記公報に記載された電界放射型電子源は、単結晶の半導体基板が必須構成であるから大面積化が困難であって、平面ディスプレイ装置のように大面積の電子源を要する用途には適していないものである。
【０００４】
これに対して、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と金属薄膜からなる表面電極との間に、多孔質多結晶半導体層（たとえば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、たとえば図１４に示すように、導電性基板としてのｎ形シリコン基板１１の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６のドリフト部６ａ（図示する構成では強電界ドリフト層６の全体がドリフト部６ａとして機能する）を介して金属薄膜よりなる表面電極７が積層され、ｎ形シリコン基板１１の裏面にオーミック電極２が積層された形状に形成される。
【０００５】
図１４に示す電界放射型電子源から電子を放出させるには、図１５に示すように、表面電極７に対向配置されたコレクタ電極１２を設け、表面電極７とコレクタ電極１２との間を真空とした状態で、表面電極７がｎ形シリコン基板１１（オーミック電極２）に対して高電位側となるように表面電極７とｎ形シリコン基板１１との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が表面電極７に対して高電位側となるようにコレクタ電極１２と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１５中の一点鎖線は表面電極７を通して放出された電子ｅ−  の流れを示す）。表面電極７には仕事関数の小さな材料が採用され、表面電極７の膜厚は１０〜１５ｎｍ程度に設定されている。
【０００６】
ここで、強電界ドリフト層６のドリフト部６ａは、図１６に示すように、柱状の多結晶シリコンからなるグレイン２１と、グレイン２１の表面に形成された薄いシリコン酸化膜２２と、多結晶シリコンのグレイン２１の間に介在するナノメータオーダの微結晶シリコン２３と、微結晶シリコン２３の表面に形成され微結晶シリコン２３の結晶粒径よりも小さい膜厚の絶縁膜であるシリコン酸化膜２４とを少なくとも含むと考えられる。このドリフト部６ａは上述した処理を行う前の多結晶シリコンに含まれていたグレインの表面が多孔質化し、残されたグレイン２１で結晶状態が維持されているものと考えられる。したがって、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜２４を集中的に通り、注入された電子ｅ−  はグレイン２１の間でシリコン酸化膜２４を通る強電界により加速され図１６の矢印Ａの向き（図１６中の上向き）にドリフトする。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の構成を有する電界放射型電子源では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすれば（図１５参照）、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【０００８】
ところで、上述した構成例では導電性基板としてｎ形シリコン基板１１を用いているが、ｎ形シリコン基板１１に代えてガラス基板のような絶縁性基板上にＩＴＯ膜のような導電体層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板の一例を図１７に示す。図１７に示す導電性基板は、ガラス基板よりなる絶縁性基板１３と、絶縁性基板１３の上に形成したＩＴＯ膜よりなる導電体層８ｂとで構成した導電性基板を用いており、導電体層８ｂには強電界ドリフト層６（つまりドリフト層６ａ）を介して金属薄膜よりなる表面電極７が形成が積層されている。この電界放射型電子源では、強電界ドリフト層６が導電体層８ｂの上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【０００９】
図１７に示す電界放射型電子源から電子を放出させるには、図１４に示した電界放射型電子源と同様に表面電極７に対向配置されたコレクタ電極１２を設ける。つまり、図１８に示すように、表面電極７とコレクタ電極１２との間を真空とした状態で、表面電極７が導電体層８ｂに対して高電位側となるように表面電極７と導電体層８ｂとの間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極１２が表面電極７に対して高電位側となるようにコレクタ電極１２と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖｐｓ，Ｖｃを適宜に設定すれば、導電体層８ｂから注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１８中の一点鎖線は表面電極７を通して放出された電子ｅ−  の流れを示す）。
【００１０】
【発明が解決しようとする課題】
ところで、本発明者らは上述した多孔質半導体層からなるドリフト部６ａが形成された強電界ドリフト層６を有する電界放射型電子源では、多孔質化された領域の厚み寸法が電子の放出量に依存しているという知見を得た。すなわち、多孔質化されたドリフト部６ａがなければ電子は放出されないが、図１９に示すように、多孔質化された領域の厚み寸法が大きいほど電子の放出量が小さくなる傾向がある。とくに２μｍを超えると電子の放出量が極端に低下している。このように多孔質化された領域の厚み寸法が２μｍを超えるような電界放射型電子源をディスプレイ装置の電子源に用いるとすれば、ディスプレイ装置を実用的な輝度で発光させることができないという不都合が生じる。上述のように電子の放出量が多孔質化された領域の厚み寸法に依存するのは、多孔質化された領域では微結晶シリコン２３で電子が散乱するからであると考えられる。すなわち、微結晶シリコン２３により電子が散乱されると電子のエネルギが減少するから、多孔質化された領域の厚み寸法が大きいほどドリフト部６ａを通過する電子のエネルギが低減され、結局は表面電極７を通過できなくなるのである。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、電子の放出効率が高い電界放射型電子源およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域が２μｍを超えない厚み寸法であることを特徴とする。この構成によれば、多孔質化された領域の厚みが２μｍを超えないことによって、多孔質化された領域でのトンネルの確率が向上するとともに散乱される電子が低減するから、表面電極を通して放出される電子の量が大きく電子の放出効率が高くなり、結果的に従来構成よりも電子量を大きくできる。また、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。しかも、導電体層が陽極酸化処理に用いるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００１３】
ここに、本発明における導電性基板は、半導体基板に不純物をドープすることにより導電性領域を形成したもの、ガラス基板のような絶縁性基板の表面に金属薄膜を形成したものを含むものとする。
【００１５】
請求項２の発明は、請求項１の発明において、前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されることを特徴とする。この構成によれば、ドリフト部を形成する半導体層に駆動回路を構成する素子などを形成することができ、駆動回路と一体化した電子源を提供することが可能になる。
【００１６】
請求項３の発明は、請求項１または請求項２の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする。この構成によれば、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなる。
【００１７】
請求項４の発明は、請求項３の発明において、前記ドリフト部が２μｍを超えない厚み寸法であることを特徴とする。この構成によれば、導電性基板上に形成されるドリフト部とドリフト部以外の部位との間に段差がほとんど形成されず、ドリフト部とドリフト部以外に跨る形で表面電極を形成しても表面電極に形成される段差が大きくならず、表面電極の断線や高抵抗化を防止することができ、かつ表面電極を容易に形成することができる。
【００１８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記ドリフト部における電子放出側の表面が平滑であることを特徴とする。この構成によれば、ドリフト部において電子を放出する面が平滑であることによって、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００１９】
請求項６の発明は、請求項５の発明において、前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下であることを特徴とする。この構成によれば、ドリフト部における多孔質化された領域の厚み寸法に対してドリフト部における電子放出側の凹凸の程度が少ないから、ドリフト部における電子放出側の表面の法線方向の分布が比較的小さくなり、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２０】
請求項７の発明は、請求項５の発明において、前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布が、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内であることを特徴とする。この構成によれば、電子の放出方向のばらつきが少なく放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２１】
請求項８の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成することを特徴とする。この方法によれば、ドリフト部となる半導体層において多孔質化された領域の深さが半導体層の厚み寸法の全体に達し、しかも導電体層がエッチャントに含まれるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００２２】
請求項９の発明は、請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とする。この方法によれば、電荷量の制御によってドリフト部における多孔質化された領域を所望の厚み寸法に制御することができる。
【００２３】
請求項１０の発明は、請求項９の発明において、前記電荷量が通電時間によって制御されることを特徴とする。この方法によれば、多孔質化された領域の多孔度を一定に保ちながら多孔質化された領域の厚み寸法を制御することができ、仕様の異なる電子源を容易に製造することができる。
【００２４】
請求項１１の発明は、請求項９の発明において、前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とする。この方法によれば、電流を間欠的に流して陽極酸化の進行速度を比較的小さくすることができるから、連続的に通電する場合に比較すると、多孔質化される領域の厚み寸法の制御が容易である。
【００２５】
請求項１２の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とする。この方法では、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返されることになる。つまり、多孔質化された領域は電流が流れやすくなり半導体層を多孔質化する期間に多孔質化が促進された部位の近傍ほど電解中の期間にガスが多く発生するのであって、次に多孔質化を行うときにはガスが多く発生した部位ほど多孔質化が抑制されることになるから、多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域の厚みをほぼ均一にすることが可能になる。また、多孔質化された領域の厚み寸法が局所的に導電性基板に到達することがなく、導電性基板にエッチャントが触れることによって導電性基板が腐食される可能性を低減することができる。
【００２６】
請求項１３の発明は、請求項１２の発明において、導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする。この方法では、多孔質化の進行速度を調節することができる。
【００２７】
請求項１４の発明は、請求項１２の発明において、導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とする。この方法では電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができる。
【００２８】
請求項１５の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とする。この方法によれば、ドリフト部において電子を放出する面を平滑化することができ、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００２９】
請求項１６の発明は、請求項１記載の電解放射型電子源において、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とする。この方法によれば、ドリフト部となる半導体層を平滑化された表面に形成することができるから、結果的にドリフト部となる半導体層の表面も平滑化されやすくなる。
【００３０】
請求項１７の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とする。この構成によれば、ドリフト部において多孔質化される領域の深さを正確に制御することができ、導電性基板の損傷や電子放出量のばらつきを低減することができる。しかも新たな過程を追加する必要がなく、印加電圧を管理するだけであるから、コスト増を伴わずに容易に実現することができる。
【００３１】
請求項１８の発明は、請求項１７の発明において、陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とする。この構成によれば、陽極酸化処理の終了前には電流密度を低減しているから、陽極酸化処理の処理時間にずれが生じても多孔質化の程度に大きな差が生じることがなく、多孔質化の程度の制御が容易になる。しかも、陽極酸化処理の初期には電流密度を大きくしているから、陽極酸化処理の処理時間が極端に長くなることはない。
【００３２】
【発明の実施の形態】
（第１の実施の形態）
本実施形態では、図１に示すように、電界放射型電子源（以下、電子源という）１０に対向してガラス基板１４を配設し、ガラス基板１４における電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けることによってディスプレイ装置を構成する例を示す。蛍光体層１５はコレクタ電極１２の表面に塗布されており、電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電子源１０と離間させてあり、ガラス基板１４と電子源１０との間に形成される気密空間を真空にしてある。
【００３３】
本実施形態で用いる電子源１０は、図１ないし図３に示すように、ｐ形シリコン基板１６の主表面側に導電体層としての複数本のｎ形領域８ａがストライプ状に形成された導電性基板と、各ｎ形領域８ａにそれぞれ重なる形でストライプ状に形成された多孔質多結晶シリコンよりなるドリフト部６ａおよびドリフト部６ａの間を埋めてドリフト部６ａと面一となった多結晶シリコンよりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨ってｎ形領域８ａに直交する方向のストライプ状に形成された複数本の導電性薄膜（たとえば、金薄膜）よりなる表面電極７とを備えている。
【００３４】
上述した電子源１０は、ストライプ状に形成されたｎ形領域８ａと、ｎ形領域８ａに直交するストライプ状に形成された表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７とｎ形領域８ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７とｎ形領域８ａとの交点に相当する部位のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、表面電極７とｎ形領域８ａとからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７とｎ形領域８ａとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、ｎ形領域８ａへのコンタクトは、図２に示すようにドリフト部６ａの端部をエッチングしてｎ形領域８ａの表面の一部を露出させることにより形成され、電線Ｗを介して外部回路に接続される。なお、ｎ形領域８ａは、キャリア濃度を１×１０１８〜５×１０１９ｃｍ−３としてあり、ｎ形領域８ａと表面電極７との間に印加する電圧は１０〜３０Ｖ程度になっている。
【００３５】
以下に、本実施形態における電子源１０の製造過程について説明する。まず図４（ａ）に示す構造を得るために、ｐ形シリコン基板１６の主表面上に熱拡散用あるいはイオン注入用のマスクを設け、次に熱拡散技術あるいはイオン注入技術によってｐ形シリコン基板１６内の主表面側にリン（Ｐ）などのドーパントを導入することによりストライプ状のｎ形領域８ａを形成し、最後にマスクを除去する。
【００３６】
次に、ｎ形領域８ａを形成したｐ形シリコン基板１６の主表面上にＬＰＣＶＤ法により膜厚が１．５μｍのノンドープの多結晶シリコン層３を形成することにより図４（ｂ）に示す構造が得られる。ただし、多結晶シリコン層３の成膜方法は、ＬＰＣＶＤ法に限定されるものではなく、たとえばスパッタ法あるいはプラズマＣＶＤ法によってアモルファスシリコン層を形成した後、アモルファスシリコン層に対してアニール処理を行うことにより結晶化させて多結晶シリコン層３を形成する方法でもよい。
【００３７】
その後、多結晶シリコン層３の上にマスク層としてのフォトレジスト層を塗布形成し、フォトリソグラフィ技術によってｎ形領域８ａの上方の部位を開孔することにより図４（ｃ）のようにストライプ状にパターニングされたレジスト層９が形成される。
【００３８】
さらに、ｐ形シリコン基板１６の裏面に図示しないオーミック電極を形成した後、前記レジスト層９をマスクとして利用し陽極酸化処理を施すことにより、多結晶シリコン層３に多孔質多結晶シリコンのドリフト部６ａを形成する。陽極酸化は、図５に示す装置を用いて行われる。すなわち、フッ酸とエタノールと水とを適量混合したエッチャントを投入した処理層３１を恒温水槽３２の中に入れてエッチャントの温度を制御し、図４（ｃ）のように導電性基板と多結晶シリコン層３とが形成された被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とをエッチャントに浸漬してｐ形シリコン基板１６と対極３３との間に通電する。この間には多結晶シリコン層３の露出した部分にランプ３４からの光照射を行う。ｐ形シリコン基板１６と対極３３との間に通電する電流パターンは、ファンクションジェネレータ３５およびガルバノスタット３６により制御される。つまり、ファンクションジェネレータ３５では通電電流の極性および通電時間を制御し、ガルバノスタット３６では通電電流の電流値を制御する。
【００３９】
本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極として連続的に通電する。通電期間や電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。上述のようにフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、電流密度が１〜２００ｍＡ／ｃｍ２  になるように電流を通電するのが望ましい。本実施形態のように、陽極酸化処理の際に電流密度を一定にし、全体の電荷量を処理時間によって制御する場合には、電界量に応じて多孔質化された領域の深さが決まるから、陽極酸化処理の処理時間を短くすることによって多孔質化される部位の多孔度を変えずに厚み寸法を小さくすることができる。目安としては、陽極酸化処理において電流密度を２５ｍＡ／ｃｍ２  とし６秒間の通電を行うことで多孔質化された領域の厚みを２μｍを超えないように薄く形成することが可能である。
【００４０】
上述のような陽極酸化処理によってストライプ状の多孔質多結晶シリコン層が形成され、これがドリフト部６ａになる。その後、レジスト層９を除去することにより図４（ｄ）に示す構造が得られる。
【００４１】
陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で多孔質多結晶シリコン層５を急速熱酸化（ＲＴＯ）することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部６ａが形成され、図４（ｅ）に示す構造が得られる。
【００４２】
その後、多結晶シリコン層３上に、ストライプ状の開口パターンを有するメタルマスクを用いて蒸着法によって、金薄膜よりなるストライプ状の表面電極７が形成され、図４（ｆ）に示す構造の電子源１０が得られる。表面電極７は膜厚を１０ｎｍとしてある。表面電極７のパターニング方法としては、フォトリソグラフィ技術およびエッチング技術を利用してもよいし、フォトリソグラフィ技術およびリフトオフ法を利用してもよい。
【００４３】
また、本実施形態では、導電性基板としてｐ形シリコン基板１６を採用し、導電体層としてｎ形領域８ａを採用しているが、導電性基板はｐ形シリコン基板に限定されるものではなく、導電体層もｎ形領域８ａに限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる導電体層を設けたものを導電性基板として用いてもよい。強電界ドリフト層６は多結晶シリコン層５を用いて形成されているが、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体も採用することが可能である。表面電極７の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。さらに、表面電極７の膜厚を１０ｎｍとしたが膜厚についても適宜に選択することができる。
【００４４】
陽極酸化処理の際には上述のように連続的に通電する代わりに、電流をパルス状に通電してもよい。パルス状に通電すれば通電が間欠的に行われ、連続して通電する場合よりも陽極酸化の進行速度を小さくすることが可能になるから、多孔質化される領域の厚み寸法の制御が容易である。
【００４５】
ところで、本実施形態ではドリフト部６ａにおいて多孔質化された領域の厚みが２μｍ以下であるから、図６（ａ）に示すように、強電界ドリフト層６の厚み寸法に占める多孔質化された領域Ｄｐの割合が比較的小さくなり、図６（ｂ）に示すように、電子ｅの放出方向がドリフト部６ａの表面の凹凸の影響を受けやすくなる。理想的には、図７（ａ）のようにドリフト部６ａの表面を平面化するのが望ましく、ドリフト部６ａの電子放出側の表面を完全な平面とすることができれば、図７（ｂ）のように、電子ｅの放出方向がドリフト部６ａの表面に直交する方向に揃うことになり、電子の広がりがもっとも小さくなると考えられる。
【００４６】
そこで、本実施形態では、陽極酸化処理を施す装置を利用して電解研磨法によりドリフト部６ａの表面の平滑化を行う。ここに、表面の平滑化とは、表面の凹凸の振幅を小さくしかつ滑らかに連続させるように加工することを意味している。具体的には、フッ酸とエタノールと水とを適量混合した電解液を投入した処理層３１を恒温水槽３２の中に入れて電解液の温度を制御し、図４（ｃ）のように、導電性基板と多結晶シリコン層３とが形成された被処理物３０のｐ形シリコン基板１６と白金電極である対極３３とを電解液に浸漬してｐ形シリコン基板１６と対極３３との間に適宜の通電時間だけ通電する。このときの電流密度を１．５ｍＡ／ｃｍ２以下もしくは２００ｍＡ／ｃｍ２以上とする（なお、通電電流の電流値はガルバノスタット３６により制御される）ことにより、多結晶シリコン層３が多孔質化されずに多結晶シリコン層３の表面が電解研磨され、多結晶シリコン層３の表面を平滑化することができる。すなわち、多結晶シリコン層３の堆積時におけるグレインの成長に起因した多結晶シリコン層３の表面の凹凸を低減することができる。なお、ドリフト部６ａにおいて多孔質化された部位の厚みと表面の凹凸の程度とは相対的なものであり、ドリフト部６ａの厚み寸法が２μｍを超えないという制限下で図８（ａ）のように多孔質化された領域Ｄｐが強電界ドリフト層６に占める厚み寸法の割合を大きくし、図８（ｂ）のように、ドリフト部６ａの凹凸の最大振幅がドリフト部６ａにおいて多孔質化された領域Ｄｐの厚み寸法以下になるようにすれば、電子ｅの放出方向のばらつきを低減することができる。実際には導電性基板の厚み方向に直交する仮想基準面を設定し、仮想基準面に対するドリフト部６ａの表面の法線方向の角度分布が、ドリフト部６ａから放出される電子ｅの仮想基準面に対する放出方向として許容される角度分布範囲内になるように平滑化する。ここに、電子ｅの放出方向として許容される角度分布範囲は、たとえば、ディスプレイ装置の電子源に用いる場合であれば画素の大きさにより規定される。つまり、ディスプレイ装置の電子源であれば高精細であるほと電子ｅの放出方向の角度分布を小さくすることが要求されるから、上述のようにドリフト部６ａの電子放出側の表面を平滑化したことによって、高精細のディスプレイ装置に用いることが可能になる。
【００４７】
なお、陽極酸化処理時にはマスク層としてレジスト層９を利用したが、マスク層としてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用してもよく、酸化シリコン膜や窒化シリコン膜を利用した場合には、陽極酸化処理後にマスク層を除去する工程は不要である。また、マスクとしてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用する場合には、酸化シリコン膜や窒化シリコン膜よりなるマスク層を反応性イオンエッチング（ＲＩＥ）法によりパターニングし、続けて多結晶シリコン層３の表面の平滑化が可能になるから、平滑化のために別途の過程を追加することなく低コストで陽極酸化処理前の多結晶シリコン層３の表面を平滑化することができ、ドリフト部６ａの平滑化の過程を含みながらもコスト増を抑制することができる。
【００４８】
上述した構成では多結晶シリコン層３の表面を平滑化しているが、ｎ形領域８ａをストライプ状に形成したｐ形シリコン基板１６の表面（つまり、導電性基板の表面）を平滑化し、この導電性基板の上に多結晶シリコン層３を形成すればドリフト部６ａの電子放出側の表面の凹凸の低減に寄与する。したがって、多結晶シリコン層３の表面だけではなく導電性基板の表面も平滑化するのが望ましい。
【００４９】
（第２の実施の形態）
第１の実施の形態では、陽極酸化処理を定電流で行う電流パターンとしたが、本実施形態における電流パターンでは、ｐ形シリコン基板１６を正極とする期間と負極とする期間を交互に設けてあり、各期間にそれぞれパルス状の電流を通電するものである。
【００５０】
このような電流パターンとすれば、多孔質化はｐ形シリコン基板１６を正極とする期間に進行し、多孔質化された領域は電流が流れやすくなる。一方、ｐ形シリコン基板１６を負極とする期間には電解によるガスが多孔質化された領域付近に発生し、次にｐ形シリコン基板１６を正極とするときの多孔質化を抑制することになる。つまり、ｐ形シリコン基板１６を正極とする期間において多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、図９のように、多孔質化された領域Ｄｐはほぼ均一な厚みになる。
【００５１】
パルス状の電流の１回当たりの通電期間（つまりパルス幅）や１回当たりの電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度によって陽極酸化処理時の電荷量が調節される。第１の実施の形態と同様にフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を０℃から室温の温度範囲に制御し、ｐ形シリコン基板１６を正極とする期間には電流密度が１〜２００ｍＡ／ｃｍ２  、ｐ形シリコン基板１６を負極とする期間には電流密度が−２〜−１００ｍＡ／ｃｍ２  になるようにパルス状の電流を通電するのが望ましい。また、正極とする期間においてパルス状の電流の時間幅は１秒以下とするのが望ましい。
【００５２】
本実施形態では、陽極酸化処理の際の通電方向を交互に変化させるとともに電流をパルス状に通電したことによって、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みがほぼ均一になっているから、多孔質化された領域の一部分がｎ形領域８ａに先に到達しないように制御することによって、ｎ形領域８ａのエッチャントによる損傷を防止することができる。また、ドリフト部６ａにおいて多孔質化された領域Ｄｐの厚みをほぼ均一にした結果として、ｎ形領域８ａと表面電極７との組として選択されたドリフト部６ａでは、ほぼ全面から電子を放出させることが可能になり、多孔質化された領域Ｄｐの厚みが不均一である場合に比較すると、電子の放出効率が高まるとともに電子の放出量が多くなる。他の構成および動作は第１の実施の形態と同様である。
【００５３】
（第３の実施の形態）
本実施形態では、ガラス基板の一表面に導電体層としての白金薄膜を設けたものを導電性基板として用いる。ガラス基板の材料は製造過程における処理温度に応じて、石英ガラス、無アルカリガラス、低アルカリガラス、ソーダライムガラスから選択される。また、導電体層として白金を選択しているのはフッ酸に対して耐食性を有するからである。
【００５４】
しかして、本実施形態では、ガラス基板である絶縁性基板１３の一表面にスパッタ法によって０．２μｍの白金薄膜を導電体層８ｂとして形成し、その後、図１０（ａ）のように、イオンミリングによって導電体層８ｂをストライプ状にパターニングする。
【００５５】
次に、図１０（ｂ）のように絶縁性基板１３および導電体層８ｂを覆うようにノンドープの多結晶シリコン層３を０．５μｍの厚みになるように成膜し、さらに図１０（ｃ）のように、導電体層８ｂの上の多結晶シリコン層３を残すようにしてＲＩＥによるパターニングを行う。このパターンニングにより強電界ドリフト層６におけるドリフト部６ａとなる部位のパターンが形成されることになる。そこで、導電体層８ｂを一方の電極として第１の実施の形態または第２の実施の形態と同様の陽極酸化処理を行い、多結晶シリコン層３の多孔質化を行う。多孔質化の深さは多結晶シリコン層３の厚みにほぼ等しくし、多孔質化の領域を導電体層８ｂにほぼ到達させる。ここで、陽極酸化処理の際にエッチャントがフッ酸を含んでいても導電体層８ｂはフッ酸に対する耐食性を有するから導電体層８ｂが腐食されることはない。陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化（ＲＴＯ）することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部６ａが形成される。
【００５６】
その後、図１０（ｄ）のように、絶縁性基板１３およびドリフト部６ａを覆うようにＥＢ蒸着法によって金薄膜を形成し、パターニングによってストライプ状の表面電極７が形成され、電子源１０を形成することができる。
【００５７】
ただし、本実施形態では絶縁性基板１３に多結晶シリコン層３を設けているから、電子源の周辺部分で多結晶シリコン層３に半導体素子を形成することによって電子源の駆動回路などを絶縁性基板１３に一括して形成することができる。
【００５８】
本実施形態ではドリフト部６ａにおける多孔質化の領域の厚みが多結晶シリコン層３の厚みにほぼ等しいから、ドリフト層６ａにおける多孔質化された領域に全電圧が印加されることになり、印加した電圧を無駄なく電子の放出に利用することができて電子の放出量を大きくすることができる。また、本実施形態では導電性基板として絶縁性基板１３に導電体層８ｂを設けたものを用いているが、フッ酸に対する耐食性を有する材料であれば白金以外でもよく、他の導電性材料を耐食性材料で保護することにより導電体層を形成してもよい。他の構成および動作は第１の実施の形態と同様である。
【００５９】
（第４の実施の形態）
本実施形態では、陽極酸化処理の際の条件について考察する。図１１は多結晶シリコン層３の厚み寸法が１．５μｍであって、陽極酸化処理における電流密度を２５ｍＡ／ｃｍ２  としたときの陽極酸化時間と印加電圧（オペレーション電圧）との関係を示している。図から明らかなように、電流密度が一定になるように制御すると、印加電圧は多孔質化の進行に伴って（つまり、時間経過に伴って）徐々に低下する。ただし、エッチャントの成分のばらつき、エッチャントの温度のばらつき、陽極酸化処理の際に照射する光の強度などによって印加電圧にはばらつきが生じ、印加電圧の変動幅ΔＶは時間経過に伴って増大する。このような印加電圧のばらつきがあると多孔質化される領域の深さにばらつきが生じることになる。そこで、本実施形態では印加電圧について適宜の閾値Ｖｔｈを設定し、印加電圧が閾値Ｖｔｈに達したときに陽極酸化処理を終了させている。ここでは、エッチャントの組成をエタノール：フッ酸：水＝２：１：１とするとともに、被処理物３０にランプ３４からの光照射を行い、電流密度を一定（２５ｍＡ／ｃｍ２）とするという条件の下で、閾値Ｖｔｈを１．０Ｖに設定した例を示す。
【００６０】
第１の実施の形態において説明した例では、陽極酸化処理を行う際に電流密度（２５ｍＡ／ｃｍ２  ）および通電時間（６秒間）を一定にしていたから、図１２に示す制御になる。この制御を行うことによって陽極酸化処理により多孔質化される領域の体積をほぼ一定にすることができる。一方、ドリフト部６ａにはグレイン２１が含まれるから、多孔質化された領域の体積が等しくても多孔質化された領域の深さが異なる場合もある。そこで、本実施形態では多孔質化された領域の深さを一定にするために、印加電圧が設定した閾値Ｖｔｈに達したときに陽極酸化処理を終了するようにしている。陽極酸化処理の終了を印加電圧によって管理することにより、ドリフト部６ａの厚み方向における多孔質化された領域の深さの制御を精度よく行うことが可能になる。
【００６１】
ここにおいて、印加電圧に閾値Ｖｔｈを設定するだけでも多孔質化された領域の深さを管理することが可能になるが、図１３に示すように、陽極酸化処理の初期には電流密度を比較的大きくし、陽極酸化処理の終了前には電流密度を低減すれば、陽極酸化の終了時刻のずれに対する多孔質化のばらつきが少なくなり、多孔質化された領域の深さの制御がより容易になる。なお、図１３（ａ）は陽極酸化処理の初期には電流密度を一定にしておき陽極酸化処理の終了前に電流密度を徐々に低減させる制御であり、図１３（ｂ）は陽極酸化処理の時間経過に伴って電流密度を徐々に低減させる制御であり、図１３（ｃ）は陽極酸化処理の初期と終了前とで電流密度を２段階に変化させる制御であって、陽極酸化処理の初期には電流密度を大きく設定し終了前には電流密度を小さく設定している。ただし、これらの制御は典型例を示すものであり、これらの制御例に限定する趣旨ではない。いずれの制御においても陽極酸化処理の終了は印加電圧について設定した閾値Ｖｔｈで決定される。他の構成および動作は第１の実施の形態と同様である。
【００６２】
【発明の効果】
請求項１の発明は、フッ酸に対する耐食性を有する導電体層が形成され一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板の導電体層と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部における多孔質化された領域を２μｍを超えない厚み寸法としたものであり、多孔質化された領域の厚みが２μｍを超えないことによって、多孔質化された領域でのトンネルの確率が向上するとともに散乱される電子が低減するから、表面電極を通して放出される電子の量が大きく電子の放出効率が高くなり、結果的に従来構成よりも電子量を大きくできるという利点がある。また、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。しかも、導電体層が陽極酸化処理に用いるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００６４】
請求項２の発明は、請求項１の発明において、前記ドリフト部における多孔質化された領域が、単結晶シリコンと多結晶シリコンとアモルファスシリコンとから選択されるものであり、ドリフト部を形成する半導体層に駆動回路を構成する素子などを形成することができ、駆動回路と一体化した電子源を提供することが可能になるという利点がある。
【００６５】
請求項３の発明は、請求項１または請求項２の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいものであり、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなるという利点がある。
【００６６】
請求項４の発明は、請求項３の発明において、前記ドリフト部が２μｍを超えない厚み寸法であるから、導電性基板上に形成されるドリフト部とドリフト部以外の部位との間に段差がほとんど形成されず、ドリフト部とドリフト部以外に跨る形で表面電極を形成しても表面電極に形成される段差が大きくならず、表面電極の断線や高抵抗化を防止することができ、かつ表面電極を容易に形成することができる。
【００６７】
請求項５の発明は、請求項１ないし請求項４の発明において、前記ドリフト部における電子放出側の表面が平滑であるから、ドリフト部において電子を放出する面が平滑であることによって、放出される電子の広がりが少なくなるという利点があり、その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である効果がある。
【００６８】
請求項６の発明は、請求項５の発明において、前記ドリフト部における電子放出側の凹凸の最大振幅がドリフト部における多孔質化された領域の厚み寸法以下とされており、ドリフト部における多孔質化された領域の厚み寸法に対してドリフト部における電子放出側の凹凸の程度が少ないから、ドリフト部における電子放出側の表面の法線方向の分布が比較的小さくなり、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能であるという利点がある。
【００６９】
請求項７の発明は、請求項５の発明において、前記導電性基板の厚み方向に直交する仮想基準面に対する前記ドリフト部における表面の法線方向の角度分布を、前記ドリフト部から放出される電子の前記仮想基準面に対する放出方向として許容される角度分布範囲内でとしたものであるから、電子の放出方向のばらつきが少なく放出される電子の広がりが少なくなるという利点があり、その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００７０】
請求項８の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層を２μｍを超えない厚み寸法で導電体層の表面側に形成した後に、フッ酸を含むエッチャントを用いて半導体層に陽極酸化処理を施すことにより半導体層の厚み寸法の全体に達する多孔質化された領域を形成しており、ドリフト部となる半導体層において多孔質化された領域の深さが半導体層の厚み寸法の全体に達し、しかも導電体層がエッチャントに含まれるフッ酸に対して耐食性を有していることにより、多孔質化された領域が導電体層に達すると多孔質化が終了することになり、半導体層の厚みの管理によって陽極酸化処理における多孔質化された領域の厚みの制御が可能になり、ドリフト部の作成が容易になる。その結果、電子の放出量のばらつきが小さくなる。
【００７１】
請求項９の発明は、請求項１記載の電界放射型電子源の製造方法であって、陽極酸化処理における電荷量によって前記ドリフト部における多孔質化された領域の厚みを制御することを特徴とし、電荷量の制御によってドリフト部における多孔質化された領域を所望の厚み寸法に制御することができるという利点がある。
【００７２】
請求項１０の発明は、請求項９の発明において、前記電荷量が通電時間によって制御されることを特徴とし、多孔質化された領域の多孔度を一定に保ちながら多孔質化された領域の厚み寸法を制御することができ、仕様の異なる電子源を容易に製造することができるという利点がある。
【００７３】
請求項１１の発明は、請求項９の発明において、前記陽極酸化処理においてパルス状の電流を間欠的に通電するようにし、前記電荷量がパルス状の電流を通電する回数によって制御されることを特徴とし、電流を間欠的に流して陽極酸化の進行速度を比較的小さくすることができるから、連続的に通電する場合に比較すると、多孔質化される領域の厚み寸法の制御が容易であるという利点がある。
【００７４】
請求項１２の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、前記ドリフト部における多孔質化された領域の厚み寸法が均一になるように導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電し、前記ドリフト部における多孔質化された領域が所望の厚み寸法になるようにパルス状の電流を通電する回数で電荷量を制御することを特徴とし、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返されることになり、多孔質化された領域の厚みをほぼ均一にすることが可能になる。その結果、多孔質化された領域の厚み寸法が局所的に導電性基板に到達することがなく、導電性基板にエッチャントが触れることによって導電性基板が腐食される可能性を低減することができる。
【００７５】
請求項１３の発明は、請求項１２の発明において、導電性基板を正極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とし、多孔質化の進行速度を調節することができる。
【００７６】
請求項１４の発明は、請求項１２の発明において、導電性基板を負極とする期間におけるパルス状の電流の１回当たりの電荷量を制御することを特徴とし、電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができる。
【００７７】
請求項１５の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記ドリフト部となる半導体層における電子放出側の表面を平滑化する過程を含むことを特徴とし、ドリフト部において電子を放出する面を平滑化することができ、放出される電子の広がりが少なくなる。その結果、高精細なディスプレイの電子源のように電子の放出方向の角度範囲を狭くすることが要求される装置への応用が可能である。
【００７８】
請求項１６の発明は、請求項１記載の電解放射型電子源において、前記導電性基板において前記ドリフト部となる半導体層が形成される表面を平滑化する過程を含むことを特徴とし、ドリフト部となる半導体層を平滑化された表面に形成することができるから、結果的にドリフト部となる半導体層の表面も平滑化されやすくなる。
【００７９】
請求項１７の発明は、請求項１記載の電界放射型電子源の製造方法であって、前記陽極酸化処理では、前記導電性基板と前記ドリフト部となる半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で導電性基板と対極との間に通電し、導電性基板と対極との間の印加電圧が規定の閾値に達すると陽極酸化処理を終了することを特徴とし、ドリフト部において多孔質化される領域の深さを正確に制御することができ、導電性基板の損傷や電子放出量のばらつきを低減することができる。しかも新たな過程を追加する必要がなく、印加電圧を管理するだけであるから、コスト増を伴わずに容易に実現することができる。
【００８０】
請求項１８の発明は、請求項１７の発明において、陽極酸化処理の終了前には初期よりも導電性基板と対極との間の電流密度を低減することを特徴とし、陽極酸化処理の終了前には電流密度を低減しているから、陽極酸化処理の処理時間にずれが生じても多孔質化の程度に大きな差が生じることがなく、多孔質化の程度の制御が容易になる。しかも、陽極酸化処理の初期には電流密度を大きくしているから、陽極酸化処理の処理時間が極端に長くなることはない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す概略斜視図である。
【図２】同上の要部斜視図である。
【図３】同上の断面図である。
【図４】同上の製造過程を示す主要部の工程図である。
【図５】同上の製造装置の概略構成図である。
【図６】比較例を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図７】理想例を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図８】本発明の第１の実施の形態を示し、（ａ）は要部断面図、（ｂ）は要部拡大断面図である。
【図９】本発明の第２の実施の形態を示す要部断面図である。
【図１０】本発明の第３の実施の形態を示す主要部の工程図である。
【図１１】本発明の第４の実施の形態を示す動作説明図である。
【図１２】本発明の第１の実施の形態における制御例を示す動作説明図である。
【図１３】本発明の第４の実施の形態における制御例を示す動作説明図である。
【図１４】従来例を示す断面図である。
【図１５】同上の動作説明図である。
【図１６】同上の原理説明図である。
【図１７】他の従来例を示す断面図である。
【図１８】同上の動作説明図である。
【図１９】同上の動作説明図である。
【符号の説明】
６  強電界ドリフト層
６ａ  ドリフト部
６ｂ  分離部
７  表面電極
８ａ  ｎ形領域
８ｂ  導電体層
１１  ｎ形シリコン基板
１３  絶縁性基板
１６  ｐ形シリコン基板
３０  被処理物
３３  対極
Ｄｐ  多孔質化された領域
【図１】
0003587156.tif 000002
【図２】
0003587156.tif 000003
【図３】
0003587156.tif 000004
【図４】
0003587156.tif 000005
【図５】
0003587156.tif 000006
【図６】
0003587156.tif 000007
【図７】
0003587156.tif 000008
【図８】
0003587156.tif 000009
【図９】
0003587156.tif 000010
【図１０】
0003587156.tif 000011
【図１１】
0003587156.tif 000012
【図１２】
0003587156.tif 000013
【図１３】
0003587156.tif 000014
【図１４】
0003587156.tif 000015
【図１５】
0003587156.tif 000016
【図１６】
0003587156.tif 000017
【図１７】
0003587156.tif 000018
【図１８】
0003587156.tif 000019
【図１９】
0003587156.tif 000020