(57)【特許請求の範囲】
【請求項１】
入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて差動信号として出力される第１の出力端子及び第２の出力端子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサと、第１のサンプルホールド回路と、第２のサンプルホールド回路とを備える映像信号処理回路であって、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記定電圧源との間に接続され、前記第２のコンデンサは前記定電圧源と前記差動増幅器の前記非反転入力端子との間に接続され、前記第２のスイッチは前記差動増幅器の前記非反転入力端子と前記定電圧源との間に接続され、前記第３のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のコンデンサは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記第３のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のスイッチは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチとがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記第１のサンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記第１の出力端子に出力され、前記差動増幅器の前記反転出力端子からの前記映像信号が前記第２のサンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記第２の出力端子に出力されることを特徴とする映像信号処理回路。
【請求項２】
入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて出力される非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて出力される出力端子と、スイッチと、第１のコンデンサと、第２のコンデンサと、サンプルホールド回路とを備える映像信号処理回路であって、前記定電圧源は前記差動増幅器の前記非反転入力端子に接続され、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第２のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記サンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記出力端子に出力され、かつ前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることを特徴とする映像信号処理回路。
【請求項３】
入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を制御パルスによりクランプして出力するクランプ回路と、前記クランプ回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記制御パルスを出力するタイミング発生回路とを備え、前記クランプ回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプされて差動信号として出力される第１の出力端子及び第２の出力端子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサとを備える映像信号処理回路であって、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記定電圧源との間に接続され、前記第２のコンデンサは前記定電圧源と前記差動増幅器の前記非反転入力端子との間に接続され、前記第２のスイッチは前記差動増幅器の前記非反転入力端子と前記定電圧源との間に接続され、前記第３のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のコンデンサは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記第３のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のスイッチは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める期間が含まれ、前記期間に同期した前記制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記第１の出力端子に出力され、前記差動増幅器の前記反転出力端子からの前記映像信号が前記第２の出力端子に出力されることを特徴とする映像信号処理回路。
【請求項４】
入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて出力される非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて出力される出力端子と、スイッチと、ｍ（ｍは１以上の正の整数）個のスイッチからなる第１のスイッチ群と、ｎ（ｎは１以上の正の整数）個のスイッチからなる第２のスイッチ群と、ｍ個のコンデンサからなる第１のコンデンサ群と、ｎ個のコンデンサからなる第２のコンデンサ群と、サンプルホールド回路と、スイッチ制御回路とを備える映像信号処理回路であって、前記定電圧源は前記差動増幅器の前記非反転入力端子に接続され、前記第１のコンデンサ群が含むｍ個のコンデンサの一方の電極端子は全て前記差動増幅器の前記反転入力端子に接続され、前記ｍ個のコンデンサの他方の電極端子はそれぞれ前記第１のスイッチ群が含むｍ個のスイッチを１対１で介して前記入力端子に接続され、前記第２のコンデンサ群が含むｎ個のコンデンサの一方の電極端子は全て前記差動増幅器の前記非反転出力端子に接続され、前記ｎ個のコンデンサの他方の電極端子はそれぞれ前記第２のスイッチ群が含むｎ個のスイッチを１対１で介して前記差動増幅器の前記反転入力端子に接続され、前記スイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記スイッチ制御回路からの第１の選択信号により前記第１のスイッチ群が含むｍ個のスイッチのうちオン制御されるスイッチの個数が制御され、前記スイッチ制御回路からの第２の選択信号により前記第２のスイッチ群が含むｎ個のスイッチのうちオン制御されるスイッチの個数が制御され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記サンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記出力端子に出力され、かつ前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることることを特徴とする映像信号処理回路。
【請求項５】
前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることを特徴とする請求項１記載の映像信号処理回路。
【請求項６】
前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記制御パルスの出力が停止されて前記クランプが終了されることを特徴とする請求項３記載の映像信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理回路に関し、特にクランプアンドホールド回路を用いた映像信号処理回路に関する。
【０００２】
【従来の技術】
従来、この種の映像信号処理回路は、例えば特開平９−６９９７７号公報に示されるように、電荷結合素子（以下、ＣＣＤという）などに代表される撮像素子からの映像信号を適切に検出し、映像信号を処理する目的で用いられている。図１０は従来例の映像信号処理回路の構成を示すブロック図である。図１０に於いて、ＣＣＤ９０は受光部と電荷転送部とからなり、入射された光に応じて信号を電圧で出力する撮像素子である。ＣＣＤ９０はＴＧ（タイミングジェネレータ）９６からの水平転送パルスとＶドライバ９５からの垂直転送パルスとを入力することによって、水平転送パルスと垂直転送パルスとのタイミングに同期して映像信号をＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）回路９１へ出力する。ＣＤＳ回路９１は、映像信号の基準となるレベルと、映像信号レベルの双方のレベルをＴＧ９６のタイミングでサンプリングし、双方の差分をＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路９２ヘ出力する。ＡＧＣ回路９２は、ＣＤＳ回路９１から出力された映像信号に利得を与えて、映像信号を１Ｈ遅延線へ出力する増幅回路である。１Ｈ遅延線９３は、ＡＧＣ回路９２からの出力信号を、映像信号の１ラインに相当する時間だけ遅延させる遅延線である。スイッチ回路９４はＡＧＣ回路９２と１Ｈ遅延線９３からの映像信号のうち、ＴＧ９６の制御信号に従って、どちらか一方のみを選択して映像信号を出力する選択回路である。
【０００３】
次に動作を説明する。ＣＣＤ９０は、ＴＧ９６からの水平転送パルスおよびＶドライバ９５からの垂直転送パルスのタイミングに同期して、映像信号を出力する。映像信号はＣＤＳ回路９１へ与えられ、ＣＤＳ回路９１は、ＴＧ９６から水平転送パルスと同期して出力されたサンプリングパルスによって、映像信号をサンプリングする。サンプリングされた映像信号はＡＧＣ回路９２へ与えられ、ＡＧＣ回路９２は任意の利得を与えた後、一方を１Ｈ遅延線９３を経てスイッチ回路９４の端子Ｃ１へ、他方をスイッチ回路９４の端子Ｃ２へそのまま出力する。スイッチ回路９４はＴＧ９６からの制御信号に従って端子Ｃ１及び端子Ｃ２の間で切り換えられ、それぞれの端子Ｃ１及びＣ２に与えられたアナログ映像信号が選択される。即ち、ＣＤＳ回路９１からは映像信号の１ライン（１Ｈ）おきに映像信号が出力され、これによって端子Ｃ１及びＣ２には１Ｈ期間毎に交互に映像信号が与えられるため、スイッチ回路９４が１ライン毎に切り換えられることによって、スイッチ回路９４から連続した映像信号が出力される。
【０００４】
次に、従来の技術の他の一例を示す。従来、この種の映像信号処理回路は、例えば特開平９−２８４６５７号公報に示されるように、ＣＣＤなどの撮像素子からの映像信号の信号成分を精度良く検出し、種々の信号処理を行うことを目的として用いられている。図１１は他の従来例の映像信号処理回路の構成を示すブロック図である。図１１に於いて、ＳＧ（シグナルジェネレータ：同期信号発生器）１０７は映像信号処理回路のすべてのもととなる同期信号を発生する。ＴＧ（タイミングジェネレータ）１０８はＳＧ１０７の同期信号から、ＣＣＤ１０２を駆動するためのタイミングパルスを発生し、Ｖドライバ１０９へ出力する。Ｖドライバ１０９はＴＧ１０８からのタイミングパルスに駆動能力を与え、ＣＣＤ１０２を駆動する。ＣＣＤ１０２はレンズ１０１を通過した光に対応する映像信号を、Ｖドライバ１０９からの駆動パルスに同期して出力する。ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路１０３はＣＣＤ１０２からの映像信号を相関二重サンプリングし、アナログディジタルコンバータ（以下、Ａ／Ｄコンバータという）１０４へ出力する。Ａ／Ｄコンバータ１０４はＣＤＳ回路１０３からのアナログの映像信号をデジタルデータに変換し、プロセス回路１０５へ出力する。プロセス回路１０５は、Ａ／Ｄコンバータ１０４によってデジタル化された映像信号に、ガンマ処理、ニー処理、マトリクス処理など、種々の信号処理を行い、エンコーダ回路１０６へ出力する。エンコーダ回路１０６は、プロセス回路１０５からの映像信号を表示するために、映像信号を、例えばＮＴＳＣなどで表示するための画像フォーマットに変換し、出力する。
【０００５】
次に、ＣＤＳ回路１０３の詳細な構成について説明する。図１２は図１１のＣＤＳ回路１０３の構成を示すブロック図であり、パルス生成回路１２０は、相関二重サンプリングを行うために必要な２つのサンプルホールドパルスＰ１１とＰ１２とを生成し、それぞれＳ／Ｈ回路１１６と、Ｓ／Ｈ回路１１６，１１８に与える。反転アンプ１１１は、入力された映像信号の極性を反転し、インピーダンス変換を行う増幅回路であり、映像信号を反転増幅した後、バッファ１１２並びにバッファ１１５へ出力する。バッファ１１２に入力された映像信号は、そのままバッファ１１３へ出力され、Ｓ／Ｈ回路１１４へ出力される。Ｓ／Ｈ回路１１４は映像信号をパルス生成回路１２０からのサンプルホールドパルスＰ１２のタイミングで映像信号をサンプルホールドし、差動アンプ１１９の一方の入力端子に映像信号を出力する。反転アンプ１１１から出力されたもう一方の映像信号はバッファ回路１１５を介してＳ／Ｈ回路１１６へ出力される。Ｓ／Ｈ回路１１６はパルス生成回路１２０から与えられたサンプルホールドパルスＰ１１のタイミングで映像信号をサンプルホールドし、映像信号をバッファ１１７へ出力する。バッファ１１７はサンプルホールドされた映像信号を受け、そのままＳ／Ｈ回路１１８へ出力する。Ｓ／Ｈ回路１１８はパルス生成回路１２０からのサンプルホールドパルスＰ１２のタイミングで映像信号をサンプルホールドし、差動アンプ１１９のもう一方の入力端子に映像信号を出力する。差動アンプ１１９はＳ／Ｈ回路１１４並びにＳ／Ｈ回路１１８からの双方の映像信号の差分を増幅し、映像信号を出力する。
【０００６】
次に、ＣＤＳ回路１０３の詳細な動作について図１１、図１２、図１３を参照して説明する。図１３は、ＣＤＳ回路１０３の動作を示すタイミング図である。図１３に示すように、ＣＣＤ１０２からの１画素分の映像信号は、時刻ｔ１１から時刻ｔ１２までのリセット期間と、時刻ｔ１２から時刻ｔ１３までのフィードスルー期間と、時刻ｔ１３から時刻ｔ１４までの映像信号期間とを有し、電圧Ｖ２１は反転アンプ１１１の出力電圧を、電圧Ｖ２２はサンプルホールドパルスＰ１１の電圧を、電圧Ｖ２３はサンプルホールドパルスＰ１２の電圧を、電圧Ｖ２４は差動アンプ１１９の出力電圧を、それぞれ示している。リセット期間は、ＣＣＤ１０２の信号電荷検出回路をリセットする期間である。フィードスルー期間は、リセット期間終了後、信号電荷転送が行われるまでの期間であり、この期間に出力されるレベルが、ＣＣＤ１０２の画素単位での基準レベルとなる。映像信号期間は、信号電荷が転送される期間であり、この時出力されるレベルが、映像信号レベルとなる。ＣＤＳ回路１０３に入力された映像信号は反転アンプ１１１によって反転され、バッファ回路１１２，１１５へそれぞれ出力され、バッファ回路１１５を介してＳ／Ｈ回路１１６に入力された映像信号は、パルス生成回路１２０からのサンプルホールドパルスＰ１１によってサンプルホールドされる。サンプルホールドパルスＰ１１は、映像信号のフィードスルー期間に（Ｈ）レベルとなり、Ｓ／Ｈ回路１１６はこのフィードスルー期間のレベル、即ちフィードスルーレベルをサンプルホールドする。フィードスルー期間にサンプルホールドされた映像信号は、バッファ回路１１７を介してＳ／Ｈ回路１１８に入力される。Ｓ／Ｈ回路１１８に入力される信号は、既にＳ／Ｈ回路１１６によってフィードスルーレベルをサンプルホールドされているため、画素毎のフィードスルーレベルの信号である。Ｓ／Ｈ回路１１８は、パルス生成回路１２０からのサンプルホールドパルスＰ１２のタイミングで、再びサンプルホールドを行い、映像信号を差動アンプ１１９へ出力する。反転アンプ１１１からバッファ回路１１２へ出力されたもう一方の映像信号は、再びバッファ回路１１３を介してＳ／Ｈ回路１１４へ出力される。Ｓ／Ｈ回路１１４は、パルス生成回路１２０からのサンプルホールドパルスＰ１２によってサンプルホールドされる。サンプルホールドパルスＰ１２は、映像信号の映像信号期間に（Ｈ）レベルとなり、Ｓ／Ｈ回路１１４はこの映像信号期間のレベル、即ち映像信号レベルをサンプルホールドし、差動アンプ１１９へ出力する。バッファ回路１１２，１１３，１１５，１１７の電圧利得を１とすれば、差動アンプ１１９の一方の入力にはフィードスルーレベルが入力され、他方には映像信号レベルが入力されるため、映像信号のフィードスルーレベルから映像信号までの電位差、即ち映像信号の信号成分（図１３におけるａ）のみが正確に検出され、外部に出力される。
【０００７】
【発明が解決しようとする課題】
しかし、上述した従来例については、映像信号のサンプルホールド回路としての相関二重サンプリング（ＣＤＳ）回路と、映像信号に利得を与えるためのＡＧＣ回路とを備えているため、映像信号処理回路の回路規模が大きくなり、さらに、相関二重サンプリング（ＣＤＳ）回路自体の規模も、多数のバッファ回路、Ｓ／Ｈ回路などにより大きくなるため、信号の高Ｓ／Ｎ化、低消費電力化、チップサイズ削減による低コスト化を実現することが困難になるという欠点がある。
【０００８】
本発明の目的は、回路規模が小さく、信号処理の特性を劣化させることなく、映像信号のＳ／Ｎ比が劣化せず、低消費電力化が実現でき、低コスト化が実現できる映像信号処理回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の第１の構成は、入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて差動信号として出力される第１の出力端子及び第２の出力端子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサと、第１のサンプルホールド回路と、第２のサンプルホールド回路とを備える映像信号処理回路であって、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記定電圧源との間に接続され、前記第２のコンデンサは前記定電圧源と前記差動増幅器の前記非反転入力端子との間に接続され、前記第２のスイッチは前記差動増幅器の前記非反転入力端子と前記定電圧源との間に接続され、前記第３のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のコンデンサは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記第３のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のスイッチは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記第１のスイッチと、前記第２のスイッチと、前記第３のスイッチと、前記第４のスイッチとがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記第１のサンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記第１の出力端子に出力され、前記差動増幅器の前記反転出力端子からの前記映像信号が前記第２のサンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記第２の出力端子に出力されることを特徴とする。
【００１０】
また、本発明の第２の構成は、入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて出力される非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて出力される出力端子と、スイッチと、第１のコンデンサと、第２のコンデンサと、サンプルホールド回路とを備える映像信号処理回路であって、前記定電圧源は前記差動増幅器の前記非反転入力端子に接続され、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第２のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記サンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記出力端子に出力され、かつ前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることを特徴とする。
【００１１】
また、本発明の第３の構成は、入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を制御パルスによりクランプして出力するクランプ回路と、前記クランプ回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記制御パルスを出力するタイミング発生回路とを備え、前記クランプ回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプされて差動信号として出力される第１の出力端子及び第２の出力端子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサとを備える映像信号処理回路であって、前記第１のコンデンサは前記入力端子と前記差動増幅器の前記反転入力端子との間に接続され、前記第１のスイッチは前記差動増幅器の前記反転入力端子と前記定電圧源との間に接続され、前記第２のコンデンサは前記定電圧源と前記差動増幅器の前記非反転入力端子との間に接続され、前記第２のスイッチは前記差動増幅器の前記非反転入力端子と前記定電圧源との間に接続され、前記第３のコンデンサは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のコンデンサは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記第３のスイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記第４のスイッチは前記差動増幅器の前記非反転入力端子と前記反転出力端子との間に接続され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める期間が含まれ、前記期間に同期した前記制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記第１の出力端子に出力され、前記差動増幅器の前記反転出力端子からの前記映像信号が前記第２の出力端子に出力されることを特徴とする。
【００１２】
また、本発明の第４の構成は、入射された光に対応した電圧の映像信号を出力する撮像素子と、前記映像信号が入力され、前記映像信号の電圧を第１の制御パルスによりクランプした後、クランプされた前記映像信号の電圧を第２の制御パルスによりサンプルホールドして出力するクランプアンドホールド回路と、前記クランプアンドホールド回路の出力が入力され、アナログディジタル変換して出力するアナログディジタルコンバータと、前記第１の制御パルス及び前記第２の制御パルスを出力するタイミング発生回路とを備え、前記クランプアンドホールド回路は、クランプ電圧を出力する定電圧源と、差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて出力される非反転出力端子とを有する差動増幅器と、前記映像信号が入力される入力端子と、前記映像信号が前記クランプ及び前記サンプルホールドされて出力される出力端子と、スイッチと、ｍ（ｍは１以上の正の整数）個のスイッチからなる第１のスイッチ群と、ｎ（ｎは１以上の正の整数）個のスイッチからなる第２のスイッチ群と、ｍ個のコンデンサからなる第１のコンデンサ群と、ｎ個のコンデンサからなる第２のコンデンサ群と、サンプルホールド回路と、スイッチ制御回路とを備える映像信号処理回路であって、前記定電圧源は前記差動増幅器の前記非反転入力端子に接続され、前記第１のコンデンサ群が含むｍ個のコンデンサの一方の電極端子は全て前記差動増幅器の前記反転入力端子に接続され、前記ｍ個のコンデンサの他方の電極端子はそれぞれ前記第１のスイッチ群が含むｍ個のスイッチを１対１で介して前記入力端子に接続され、前記第２のコンデンサ群が含むｎ個のコンデンサの一方の電極端子は全て前記差動増幅器の前記非反転出力端子に接続され、前記ｎ個のコンデンサの他方の電極端子はそれぞれ前記第２のスイッチ群が含むｎ個のスイッチを１対１で介して前記差動増幅器の前記反転入力端子に接続され、前記スイッチは前記差動増幅器の前記反転入力端子と前記非反転出力端子との間に接続され、前記スイッチ制御回路からの第１の選択信号により前記第１のスイッチ群が含むｍ個のスイッチのうちオン制御されるスイッチの個数が制御され、前記スイッチ制御回路からの第２の選択信号により前記第２のスイッチ群が含むｎ個のスイッチのうちオン制御されるスイッチの個数が制御され、前記映像信号の画素周期には、前記映像信号の画素毎の基準電圧を定める第１の期間と、前記撮像素子から画素毎の映像信号電圧が出力される第２の期間が含まれ、前記第１の期間に同期した前記第１の制御パルスにより、前記スイッチがオンオフ制御され、前記映像信号の前記第１の期間の電圧が前記クランプ電圧にクランプされ、前記差動増幅器の前記非反転出力端子からの前記映像信号が前記サンプルホールド回路に入力され前記第２の期間に同期した前記第２の制御パルスにより前記映像信号の前記第２の期間の電圧がサンプルホールドされて前記出力端子に出力され、かつ前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることを特徴とする。
【００１３】
また、本発明の第１の構成では、前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記第１の制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記第１の制御パルスの出力が停止されて前記クランプが終了され、前記第３の期間のとき前記第１の制御パルスのタイミングと重ならないように前記第２の制御パルスが出力されて前記サンプルホールドが行われることを特徴とする。
【００１４】
また、本発明の第３の構成では、前記撮像素子が出力する前記映像信号の画素周期には、前記撮像素子がリセットされる第１の期間と、前記第１の期間に続く、前記映像信号の画素毎の基準電圧を定める第２の期間と、前記第２の期間に続く、前記撮像素子から画素毎の映像信号が出力される第３の期間とが含まれ、前記第２の期間以外の期間のとき前記制御パルスの出力が開始されて前記クランプが開始され、前記第２の期間のとき前記制御パルスの出力が停止されて前記クランプが終了されることを特徴とする。
【００１５】
【発明の実施の形態】
次に、本発明の第１の実施の形態の映像信号処理回路の構成を、図１を参照して説明する。本発明の第１の実施の形態の映像信号処理回路は、図１に示すように、ＣＣＤ２１と、クランプアンドホールド回路２２と、Ａ／Ｄコンバータ２３と、駆動回路２４と、タイミング発生回路２５とから構成されている。
【００１６】
タイミング発生回路２５から出力されるタイミング信号Ｓ１は駆動回路２４に入力され、タイミング発生回路２５から出力されるＡ／Ｄ変換クロック信号Ｓ２はＡ／Ｄコンバータ２３に入力され、駆動回路２４から出力される駆動信号Ｓ３は入射された光に対応した電圧の映像信号を出力する撮像素子のイメージセンサであるＣＣＤ２１に入力され、ＣＣＤ２１から出力される映像信号Ｓ４はクランプアンドホールド回路２２の入力端子１５に入力され、クランプアンドホールド回路２２の出力端子１８から出力される出力信号Ｓ５と、クランプアンドホールド回路２２の出力端子１９から出力される出力信号Ｓ６とが差動信号をなしてＡ／Ｄコンバータ２３に入力され、Ａ／Ｄコンバータ２３から出力信号Ｓ７が出力され、さらに、タイミング発生回路２５から出力されるクランプパルスＰ１と、サンプルホールドパルスＰ２とがクランプアンドホールド回路２２に入力される。
【００１７】
次に、本発明の第１の実施の形態の映像信号処理回路の動作を説明する。
タイミング発生回路２５は、本発明の映像信号処理回路に必要とされる各種信号を発生するタイミング発生回路であり、ＣＣＤ２１を駆動するためのタイミング信号Ｓ１を駆動回路２４に出力し、クランプ動作のタイミングの基準となるクランプパルスＰ１と、サンプルホールド動作のタイミングの基準となるサンプルホールドパルスＰ２とをクランプアンドホールド回路２２に出力し、Ａ／Ｄ変換クロック信号Ｓ２をＡ／Ｄコンバータ２３に出力する。
【００１８】
駆動回路２４は、タイミング発生回路２５からのタイミング信号Ｓ１に対し電圧レベル変換を行うとともに駆動能力を与え、タイミング信号Ｓ１に同期してＣＣＤ２１に駆動信号Ｓ３を出力する。ＣＣＤ２１は、駆動信号Ｓ３のタイミングに基づき映像信号Ｓ４を出力する。
【００１９】
クランプアンドホールド回路２２は、映像信号Ｓ４に含まれる各種ノイズを除去する回路であり、映像信号Ｓ４の信号成分を適切に検出するためのクランプ回路と、映像信号Ｓ４の周波数成分を画素周波数にまで低下させるためのサンプルホールド回路とにより構成される。
【００２０】
クランプアンドホールド回路２２は、入力端子１５と、出力端子１８，１９とを備え、映像信号Ｓ４を入力端子１５で受け、クランプパルスＰ１のタイミングにより差動信号でクランプ動作を行い、さらに、映像信号Ｓ４の電圧を画素単位で保持するために、サンプルホールドパルスＰ２のタイミングにより差動信号でサンプルホールド動作を行い、映像信号Ｓ４の信号成分を出力信号Ｓ５，Ｓ６からなる差動信号として、出力端子１８，１９から出力する。
【００２１】
Ａ／Ｄコンバータ２３は、差動信号である出力信号Ｓ５，Ｓ６を受けて量子化し、更にデジタルデータに符号化して出力信号Ｓ７として外部に出力する。
【００２２】
次に、図１のクランプアンドホールド回路２２の構成を、図２を参照して説明する。クランプアンドホールド回路２２は、図２に示すように、入力端子１５と、クランプ出力端子１６，１７と、出力端子１８，１９と、差動増幅器１４と、定電圧源１と、スイッチ４，５，６，７，１０，１１と、コンデンサ２，３，８，９，１２，１３とから構成され、差動増幅器１４は差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを備え、スイッチ４，５，６，７，１０，１１は、ゲートにオンオフ制御電圧が与えられ、ソースドレイン間がスイッチ経路となるＭＯＳトランジスタによるアナログスイッチである。
【００２３】
定電圧源１は基準端子と出力端子とを備え、基準端子は基準電位を得るために接地され、出力端子には任意に設定されたクランプ電圧ＶＣが出力される。
【００２４】
容量ＣＩ１を有するコンデンサ２の一方の電極端子は入力端子１５に接続され、コンデンサ２の他方の電極端子は差動増幅器１４の反転入力端子に接続されている。
【００２５】
スイッチ４の一方の端子は差動増幅器１４の反転入力端子に接続され、スイッチ４の他方の端子は定電圧源１の出力端子に接続されている。
【００２６】
容量ＣＩ２を有するコンデンサ３の一方の電極端子は定電圧源１の出力端子に接続され、コンデンサ３の他方の電極端子は差動増幅器１４の非反転入力端子に接続されている。
【００２７】
スイッチ５の一方の端子は差動増幅器１４の非反転入力端子に接続され、スイッチ５の他方の端子は定電圧源１の出力端子に接続されている。
【００２８】
容量ＣＦ１を有するコンデンサ８の一方の電極端子は差動増幅器１４の反転入力端子に接続され、コンデンサ８の他方の電極端子は差動増幅器１４の非反転出力端子に接続されている。
【００２９】
容量ＣＦ２を有するコンデンサ９の一方の電極端子は差動増幅器１４の非反転入力端子に接続され、コンデンサ９の他方の電極端子は差動増幅器１４の反転出力端子に接続されている。
【００３０】
スイッチ６の一方の端子は差動増幅器１４の反転入力端子に接続され、スイッチ６の他方の端子は差動増幅器１４の非反転出力端子に接続されている。
【００３１】
スイッチ７の一方の端子は差動増幅器１４の非反転入力端子に接続され、スイッチ７の他方の端子は差動増幅器１４の反転出力端子に接続されている。
【００３２】
差動増幅器１４の非反転出力端子はクランプ出力端子１６に接続され、差動増幅器１４の反転出力端子は、クランプ出力端子１７に接続されている。
【００３３】
スイッチ１０の一方の端子はクランプ出力端子１６に接続され、スイッチ１０の他方の端子は出力端子１８に接続されている。
【００３４】
スイッチ１１の一方の端子はクランプ出力端子１７に接続され、スイッチ１１の他方の端子は出力端子１９に接続されている。
【００３５】
容量ＣＨ１を有するコンデンサ１２の一方の電極端子は出力端子１８に接続され、コンデンサ１２の他方の電極端子は接地されている。
【００３６】
容量ＣＨ２を有するコンデンサ１３の一方の電極端子は出力端子１９に接続され、コンデンサ１３の他方の電極端子は接地されている。
【００３７】
クランプアンドホールド回路２２は、差動増幅器１４と、入力端子１５と、クランプ出力端子１６，１７と、クランプ用のコンデンサ２，３と、クランプ用のスイッチ４，５と、差動増幅器１４の帰還容量であるコンデンサ８，９と、差動増幅器１４の帰還スイッチであるスイッチ６，７と、定電圧源１とからなるクランプ回路と、スイッチ１０，１１と、コンデンサ１２，１３と、出力端子１８，１９とからなるサンプルホールド回路とにより構成される。
【００３８】
そして、スイッチ４，５，６，７はクランプパルスＰ１のタイミングに基づきオンオフ制御され、スイッチ１０，１１はサンプルホールドパルスＰ２のタイミングに基づきオンオフ制御される。
【００３９】
次に、クランプアンドホールド回路２２の動作について説明する。スイッチ４がオン状態になると、差動増幅器１４の反転入力端子の電圧はクランプ電圧ＶＣと等しくなり、同時にスイッチ５がオン状態になると、差動増幅器１４の非反転入力端子の電圧もクランプ電圧ＶＣと等しくなり、さらに、スイッチ６，７がオン状態になると、差動増幅器１４のすべての入力端子及び出力端子はすべてクランプ電圧ＶＣと等しくなり、クランプ動作が行われる。
【００４０】
また、このクランプ回路はスイッチドキャパシタ型増幅回路でもあるため、入力端子１５に入力される電圧と、クランプ出力端子１６とクランプ出力端子１７との間に差動出力される出力電圧との比、即ち増幅度は、差動増幅器１４の直流利得が十分に高ければ、差動増幅器１４の入力容量である容量ＣＩ１（ＣＩ２）と、帰還容量である容量ＣＦ１（ＣＦ２）との比に等しくなる。
【００４１】
差動増幅器１４のクランプ出力端子１６とクランプ出力端子１７との間に差動出力される出力電圧は、スイッチ１０，１１がオン状態になるとサンプリングされ、スイッチ１０，１１がオフ状態になるとホールド（保持）される。
【００４２】
次に、クランプアンドホールド回路２２の動作について図３を参照して詳細に説明する。図３は、図２のクランプアンドホールド回路２２の動作を示すタイミング図である。図３の縦軸は電圧であり、横軸は時刻である。
【００４３】
電圧Ｖ１は入力端子１５の電圧即ち映像信号Ｓ４の電圧を示し、電圧Ｖ２はクランプパルスＰ１の電圧を示し、電圧Ｖ３はクランプ出力端子１６−１７間の差動電圧を示し、電圧Ｖ３の最低レベルは基準の０Ｖであり、電圧Ｖ４はサンプルホールドパルスＰ２の電圧を示し、電圧Ｖ５は出力端子１８−１９間の差動電圧を示し、電圧Ｖ５の破線は差動電圧の基準の０Ｖである。
【００４４】
また、ＣＣＤ２１から入力端子１５に入力される映像信号Ｓ４は、時刻ｔ２から時刻ｔ３までのリセット期間と、時刻ｔ３から時刻ｔ５までのフィードスルー期間と、時刻ｔ５から時刻ｔ９までの映像信号期間とを有し、時刻ｔ２から時刻ｔ９までの期間が映像信号Ｓ４の１画素に対応する。
【００４５】
リセット期間は、ＣＣＤ２１が有する信号電荷検出回路をリセットする期間であり、フィードスルー期間は、リセット期間終了後、信号電荷転送が行われるまでの期間であり、この期間の映像信号Ｓ４の電圧Ｖ１が、映像信号Ｓ４の画素単位での基準電圧となる。映像信号期間は、ＣＣＤ２１から信号電荷が転送され画素単位の映像信号電圧が出力される期間であり、この期間の映像信号Ｓ４の電圧Ｖ１が、映像信号レベルとなる。
【００４６】
タイミング発生回路２５からのクランプ信号Ｐ１の電圧Ｖ２は、時刻ｔ１以前では（Ｌ）レベルであり、時刻ｔ２以前の時刻ｔ１のときに（Ｈ）レベルになり、時刻ｔ５以前の時刻ｔ４のときに（Ｌ）レベルになり、時刻ｔ９以前の時刻ｔ８のときに再び（Ｈ）レベルになる。
【００４７】
タイミング発生回路２５からのサンプルホールド信号Ｐ２の電圧Ｖ４は、時刻ｔ６以前では（Ｌ）レベルであり、時刻ｔ５より後の時刻ｔ６のときに（Ｈ）レベルになり、時刻ｔ８以前の時刻ｔ７のときに（Ｌ）レベルになる。
【００４８】
クランプ信号Ｐ１及びサンプルホールド信号Ｐ２は、クランプアンドホールド回路２２に入力され、クランプパルスＰ１はスイッチ４，５，６，７を駆動する駆動パルスとなり、サンプルホールドパルスＰ２はスイッチ１０，１１を駆動する駆動パルスとなる。
【００４９】
クランプパルスＰ１の電圧Ｖ２が（Ｈ）レベルのとき、スイッチ４，５，６，７はオン状態となり２端子間は電気的に短絡され、クランプパルスＰ１の電圧Ｖ２が（Ｌ）レベルのとき、スイッチ４，５，６，７はオフ状態となり２端子間は電気的に開放される。
【００５０】
また、サンプルホールドパルスＰ２の電圧Ｖ４が（Ｈ）レベルのとき、スイッチ１０，１１はオン状態となり２端子間は電気的に短絡され、サンプルホールドパルスＰ２の電圧Ｖ４が（Ｌ）レベルのとき、スイッチ１０，１１はオフ状態となり２端子間は電気的に開放される。
【００５１】
先ず、映像信号Ｓ４の１画素の映像信号期間が終了しリセット期間が開始する時刻ｔ２と同時又はその直前の時刻ｔ１のとき、クランプパルスＰ１により、スイッチ４，５，６，７がオン状態になると、差動増幅器１４の４つの入出力端子（反転入力端子、非反転入力端子、反転出力端子、非反転出力端子）はすべて定電圧源１から与えられるクランプ電圧ＶＣにクランプ（固定）され、クランプ出力端子１６−１７間の差動電圧Ｖ３は０Ｖとなり、リセットノイズが除去され、時刻ｔ３からは、映像信号Ｓ４の電圧Ｖ１のフィードスルー期間の電圧をクランプ電圧ＶＣに合わせ低周波成分のノイズを除去するクランプ動作が行われる。
【００５２】
その後、映像信号Ｓ４のフィードスルー期間が終了し映像信号期間が開始する時刻ｔ５と同時又はその直前の時刻ｔ４のとき、クランプパルスＰ１により、スイッチ４，５，６，７がオフ状態になると、時刻ｔ４からは映像信号Ｓ４の電圧Ｖ１とクランプ電圧ＶＣとの差分（即ち、交流成分）の信号成分のみが差動増幅器１４の反転入力端子に入力され、差動増幅された後、反転出力端子及び非反転出力端子から差動電圧として出力され、そのままクランプ回路としての出力端子であるクランプ出力端子１６−１７間の電圧Ｖ３として、後段のサンプルホールド回路に伝達される。
【００５３】
その後、映像信号Ｓ４の映像信号期間が終了する時刻ｔ９と同時又はその直前の時刻ｔ８のとき、クランプパルスＰ１により、スイッチ４，５，６，７が再びオン状態になる。
【００５４】
上述したように、クランプアンドホールド回路２２の前段部分であるクランプ回路はスイッチドキャパシタ型増幅回路でもあり、その増幅度（ループゲイン）Ａｖは、差動増幅器１４の直流利得が十分に高ければ、入力容量である容量ＣＩ１（ＣＩ２）と、帰還容量である容量ＣＦ１（ＣＦ２）との容量比で決定されるから、増幅度Ａｖは、Ａｖ＝ＣＩ１÷ＣＦ１＝ＣＩ２÷ＣＦ２となり、差動増幅器１４の非反転出力端子−反転出力端子間の差動電圧即ちクランプ出力端子１６−１７間の差動電圧Ｖ３は、映像信号Ｓ４の電圧Ｖ１の信号成分をａとすれば、本クランプ回路の入出力関係は、Ｖ３＝ａｘＡｖ（式１）となる。ここで、電圧Ｖ３は差動電圧であるため、クランプ出力端子１６，１７のどちらを基準とするかにより極性が変わる。
【００５５】
差動増幅器１４の差動出力電圧は、クランプ時の０Ｖ（電圧Ｖ３の最低レベルが０Ｖを示す）を基準に式１で示される電圧まで、映像信号期間に出力される。
【００５６】
次に、映像信号期間が開始し、映像信号Ｓ４の電圧Ｖ１が安定した時刻ｔ６のときに、サンプルホールドパルスＰ２により、スイッチ１０、１１がオン状態となると、コンデンサ１２，１３にクランプ出力端子１６−１７間の差動電圧Ｖ３はサンプリングされ、その後、クランプパルスＰ１によりクランプ動作が開始する時刻ｔ８と同時又はその直前の時刻ｔ７のときに、サンプルホールドパルスＰ２により、スイッチ１０、１１がオフ状態となると、クランプ出力端子１６−１７間の差動電圧Ｖ３はホールド（保持）され、映像信号Ｓ４の周波数成分が画素周波数にまで低下されて、出力端子１８−１９間の差動電圧Ｖ５として出力される。
【００５７】
以上のような映像信号Ｓ４の時刻ｔ２から時刻ｔ９までの１画素の周期に対する、時刻ｔ１から時刻ｔ８までの一連動作が、すべての画素毎に繰り返される。
【００５８】
次に、効果について説明する。本発明の第１の実施の形態の映像信号処理回路では、撮像素子の様々なノイズを低減させるために、一般的に回路規模が大きくなる傾向にある相関二重サンプリング回路を用いずに、スイッチドキャパシタ型のクランプ回路とサンプルホールド回路とによるクランプアンドホールド回路を用いて映像信号処理回路を構成したので、従来の相関二重サンプリング回路と等価な機能を小さな回路規模の映像信号処理回路により構成することができ、また、特にバッファやアンプなどのインピーダンス変換回路を１つしか用いていないために、低消費電力化を実現することができ、また、消費電力を低く抑えることができるため、一般的に映像信号に混入するノイズを低く抑えることができ、また、少ない回路素子数で映像信号処理回路を構成することができるため、低コストで映像信号処理装置や映像信号処理の集積回路装置を実現することができるという効果がある。
【００５９】
さらに、映像信号のリセット期間以前の映像信号期間でクランプ動作を開始し、映像信号の基準レベルとなるフィードスルー期間でクランプ動作が終了するため、クランプパルス幅を画素周期の範囲内で広く設定することができ、撮像素子の多画素化に伴うクランプ回路の高速化に対応することができ、撮像素子から出力されるリセット信号などの映像信号以外の余分な信号を除去することができ、適切なクランプ動作を行うことができるという効果がある。
【００６０】
さらに、クランプアンドホールド回路を構成するクランプ回路は、スイッチドキャパシタ型増幅回路でもあるため、従来のように、相関二重サンプリング回路以外にＡＧＣなどの利得を与える回路ブロックを必要とせず、映像信号に利得を与えることができるという効果がある。
【００６１】
次に、本発明の第２の実施の形態の映像信号処理回路の構成を、図４を参照して説明する。本発明の第２の実施の形態の映像信号処理回路の構成は、本発明の第１の実施の形態の映像信号処理回路の構成に対し、クランプアンドホールド回路がシングルエンド回路になっている。図４では図１と同一要素には同一符号を付している。
【００６２】
本発明の第２の実施の形態の映像信号処理回路は、図４に示すように、ＣＣＤ２１と、クランプアンドホールド回路４２と、Ａ／Ｄコンバータ４３と、駆動回路２４と、タイミング発生回路２５とから構成されている。
【００６３】
タイミング発生回路２５から出力されるタイミング信号Ｓ１は駆動回路２４に入力され、タイミング発生回路２５から出力されるＡ／Ｄ変換クロック信号Ｓ２はＡ／Ｄコンバータ４３に入力され、駆動回路２４から出力される駆動信号Ｓ３はＣＣＤ２１に入力され、ＣＣＤ２１から出力される映像信号Ｓ４はクランプアンドホールド回路４２の入力端子３８に入力され、クランプアンドホールド回路４２の出力端子４０から出力される出力信号Ｓ１５がＡ／Ｄコンバータ４３に入力され、Ａ／Ｄコンバータ４３から出力信号Ｓ１７が出力され、さらに、タイミング発生回路２５から出力されるクランプパルスＰ１と、サンプルホールドパルスＰ２とがクランプアンドホールド回路４２に入力される。
【００６４】
次に、本発明の第２の実施の形態の映像信号処理回路の動作を説明する。
タイミング発生回路２５は、本発明の映像信号処理回路に必要とされる各種信号を発生するタイミング発生回路であり、ＣＣＤ２１を駆動するためのタイミング信号Ｓ１を駆動回路２４に出力し、クランプ動作のタイミングの基準となるクランプパルスＰ１と、サンプルホールド動作のタイミングの基準となるサンプルホールドパルスＰ２とをクランプアンドホールド回路４２に出力し、Ａ／Ｄ変換クロック信号Ｓ２をＡ／Ｄコンバータ４３に出力する。
【００６５】
駆動回路２４は、タイミング発生回路２５からのタイミング信号Ｓ１に対し電圧レベル変換を行うとともに駆動能力を与え、タイミング信号Ｓ１に同期してＣＣＤ２１に駆動信号Ｓ３を出力する。
【００６６】
ＣＣＤ２１は、入射された光に対応した電圧の映像信号を出力するイメージセンサであり、駆動信号Ｓ３のタイミングに基づき映像信号Ｓ４を出力する。
【００６７】
クランプアンドホールド回路４２は、映像信号Ｓ４に含まれる各種ノイズを除去する回路であり、映像信号Ｓ４の信号成分を適切に検出するためのクランプ回路と、映像信号Ｓ４の周波数成分を画素周波数にまで低下させるためのサンプルホールド回路とにより構成される。
【００６８】
クランプアンドホールド回路４２は、入力端子３８と、出力端子４０とを備え、映像信号Ｓ４を入力端子３８で受け、クランプパルスＰ１のタイミングによりクランプ動作を行い、さらに、映像信号Ｓ４の電圧を画素単位で保持するために、サンプルホールドパルスＰ２のタイミングによりサンプルホールド動作を行い、映像信号Ｓ４の信号成分を出力信号Ｓ１５として、出力端子４０から出力する。
【００６９】
Ａ／Ｄコンバータ４３は、出力信号Ｓ１５を受けて量子化し、更にデジタルデータに符号化して出力信号Ｓ１７として外部に出力する。
【００７０】
次に、図４のクランプアンドホールド回路４２の構成を、図５を参照して説明する。クランプアンドホールド回路４２は、図５に示すように、入力端子３８と、クランプ出力端子３９と、出力端子４０と、差動増幅器３７と、定電圧源３１と、スイッチ３３，３５と、コンデンサ３２，３４，３６とから構成され、差動増幅器３７は差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅され非反転出力される出力端子とを備え、スイッチ３３，３５は、ゲートにオンオフ制御電圧が与えられ、ソースドレイン間がスイッチ経路となるＭＯＳトランジスタによるアナログスイッチである。
【００７１】
定電圧源３１は基準端子と出力端子とを備え、基準端子は基準電位を得るために接地され、出力端子には任意に設定されたクランプ電圧ＶＣが出力されて差動増幅器３７の非反転入力端子に接続されている。
【００７２】
容量ＣＩ３を有するコンデンサ３２の一方の電極端子は入力端子３８に接続され、コンデンサ３２の他方の電極端子は差動増幅器３７の反転入力端子に接続されている。
【００７３】
容量ＣＦ３を有するコンデンサ３４の一方の電極端子は差動増幅器３７の反転入力端子に接続され、コンデンサ３４の他方の電極端子は差動増幅器３７の出力端子に接続されている。
【００７４】
スイッチ３３の一方の端子は差動増幅器３７の反転入力端子に接続され、スイッチ３３の他方の端子は差動増幅器３７の出力端子に接続されている。
差動増幅器３７の出力端子はクランプ出力端子３９に接続されている。
【００７５】
スイッチ３５の一方の端子はクランプ出力端子３９に接続され、スイッチ３５の他方の端子は出力端子４０に接続されている。
【００７６】
容量ＣＨ３を有するコンデンサ３６の一方の電極端子は出力端子４０に接続され、コンデンサ３６の他方の電極端子は接地されている。
【００７７】
クランプアンドホールド回路４２は、差動増幅器３７と、入力端子３８と、クランプ出力端子３９と、クランプ用のコンデンサ３２と、差動増幅器３７の帰還容量であるコンデンサ３４と、差動増幅器３７の帰還スイッチであるスイッチ３３と、定電圧源３１とからなるクランプ回路と、スイッチ３５と、コンデンサ３６と、出力端子４０とからなるサンプルホールド回路とにより構成される。
【００７８】
そして、スイッチ３３はクランプパルスＰ１のタイミングに基づきオンオフ制御され、スイッチ３５はサンプルホールドパルスＰ２のタイミングに基づきオンオフ制御される。
【００７９】
次に、クランプアンドホールド回路４２の動作について説明する。スイッチ３３がオン状態になると、差動増幅器３７に負帰還がかかり、差動増幅器３７の直流利得が十分に大きければ、反転入力端子の電圧は非反転入力端子の電圧であるクランプ電圧ＶＣと等しくなり、差動増幅器３７のすべての入出力端子はクランプ電圧ＶＣと等しくなり、クランプ動作が行われる。
【００８０】
また、このクランプ回路はスイッチドキャパシタ型増幅回路でもあるため、入力端子３８に入力される電圧と、クランプ出力端子３９に出力される出力電圧との比、即ち増幅度は、差動増幅器３７の直流利得が十分に高ければ、差動増幅器３７の入力容量である容量ＣＩ３と、帰還容量である容量ＣＦ３との比に等しくなる。
【００８１】
差動増幅器３７の出力端子からクランプ出力端子３９に出力される出力電圧は、スイッチ３５がオン状態になるとサンプリングされ、スイッチ３５がオフ状態になるとホールド（保持）される。
【００８２】
次に、クランプアンドホールド回路４２の動作について図６を参照して詳細に説明する。図６は、図５のクランプアンドホールド回路４２の動作を示すタイミング図である。図６の縦軸は電圧であり、横軸は時刻である。
【００８３】
電圧Ｖ１１は入力端子３８の電圧即ち映像信号Ｓ４の電圧を示し、電圧Ｖ１２はクランプパルスＰ１の電圧を示し、電圧Ｖ１３はクランプ出力端子３９の電圧を示し、電圧Ｖ３の最低レベルはクランプ電圧ＶＣであり、電圧Ｖ１４はサンプルホールドパルスＰ２の電圧を示し、電圧Ｖ１５は出力端子４０の電圧を示し、電圧Ｖ１５の破線はクランプ電圧ＶＣである。
【００８４】
また、ＣＣＤ２１から入力端子３８に入力される映像信号Ｓ４は、時刻ｔ２から時刻ｔ３までのリセット期間と、時刻ｔ３から時刻ｔ５までのフィードスルー期間と、時刻ｔ５から時刻ｔ９までの映像信号期間とを有し、時刻ｔ２から時刻ｔ９までの期間が映像信号Ｓ４の１画素に対応する。
【００８５】
リセット期間は、ＣＣＤ２１が有する信号電荷検出回路をリセットする期間であり、フィードスルー期間は、リセット期間終了後、信号電荷転送が行われるまでの期間であり、この期間の映像信号Ｓ４の電圧Ｖ１１が、映像信号Ｓ４の画素単位での基準電圧となる。映像信号期間は、ＣＣＤ２１から信号電荷が転送され画素単位の映像信号電圧が出力される期間であり、この期間の映像信号Ｓ４の電圧Ｖ１１が、映像信号レベルとなる。
【００８６】
タイミング発生回路２５からのクランプ信号Ｐ１の電圧Ｖ１２は、時刻ｔ１以前では（Ｌ）レベルであり、時刻ｔ２以前の時刻ｔ１のときに（Ｈ）レベルになり、時刻ｔ５以前の時刻ｔ４のときに（Ｌ）レベルになり、時刻ｔ９以前の時刻ｔ８のときに再び（Ｈ）レベルになる。
【００８７】
タイミング発生回路２５からのサンプルホールド信号Ｐ２の電圧Ｖ１４は、時刻ｔ６以前では（Ｌ）レベルであり、時刻ｔ５より後の時刻ｔ６のときに（Ｈ）レベルになり、時刻ｔ８以前の時刻ｔ７のときに（Ｌ）レベルになる。
【００８８】
クランプ信号Ｐ１及びサンプルホールド信号Ｐ２は、クランプアンドホールド回路４２に入力され、クランプパルスＰ１はスイッチ３３を駆動する駆動パルスとなり、サンプルホールドパルスＰ２はスイッチ３５を駆動する駆動パルスとなる。
【００８９】
クランプパルスＰ１の電圧Ｖ１２が（Ｈ）レベルのとき、スイッチ３３はオン状態となり２端子間は電気的に短絡され、クランプパルスＰ１の電圧Ｖ１２が（Ｌ）レベルのとき、スイッチ３３はオフ状態となり２端子間は電気的に開放される。
【００９０】
また、サンプルホールドパルスＰ２の電圧Ｖ１４が（Ｈ）レベルのとき、スイッチ３５はオン状態となり２端子間は電気的に短絡され、サンプルホールドパルスＰ２の電圧Ｖ１４が（Ｌ）レベルのとき、スイッチ３５はオフ状態となり２端子間は電気的に開放される。
【００９１】
先ず、映像信号Ｓ４の１画素の映像信号期間が終了しリセット期間が開始する時刻ｔ２と同時又はその直前の時刻ｔ１のとき、クランプパルスＰ１により、スイッチ３３がオン状態になると、差動増幅器３７に負帰還がかかり、差動増幅器３７の入出力端子（反転入力端子、非反転入力端子、出力端子）はすべて定電圧源３１から与えられるクランプ電圧ＶＣにクランプ（固定）され、クランプ出力端子３９の電圧Ｖ１３はクランプ電圧ＶＣとなり、リセットノイズが除去され、時刻ｔ３からは、映像信号Ｓ４の電圧Ｖ１１のフィードスルー期間の電圧をクランプ電圧ＶＣに合わせ低周波成分のノイズを除去するクランプ動作が行われる。
【００９２】
その後、映像信号Ｓ４のフィードスルー期間が終了し映像信号期間が開始する時刻ｔ５と同時又はその直前の時刻ｔ４のとき、クランプパルスＰ１により、スイッチ３３がオフ状態になると、時刻ｔ４からは映像信号Ｓ４の電圧Ｖ１１とクランプ電圧ＶＣとの差分（即ち、交流成分）の信号成分のみが差動増幅器３７の反転入力端子に入力され、差動増幅された後、出力端子から出力され、そのままクランプ回路としての出力端子であるクランプ出力端子３９の電圧Ｖ１３として、後段のサンプルホールド回路に伝達される。
【００９３】
その後、映像信号Ｓ４の映像信号期間が終了する時刻ｔ９と同時又はその直前の時刻ｔ８のとき、クランプパルスＰ１により、スイッチ３３が再びオン状態になる。
【００９４】
上述したように、クランプアンドホールド回路４２の前段部分であるクランプ回路はスイッチドキャパシタ型増幅回路でもあり、その増幅度（ループゲイン）Ａｖは、差動増幅器３７の直流利得が十分に高ければ、入力容量であるＣＩ３と、帰還容量であるＣＦ３との容量比で決定されるから、増幅度Ａｖは、Ａｖ＝ＣＩ３÷ＣＦ３となり、差動増幅器３７の出力電圧即ちクランプ出力端子３９の電圧Ｖ１３は、映像信号Ｓ４の電圧Ｖ１１の信号成分をａとすれば、本クランプ回路の入出力関係は、Ｖ１３＝−ａｘＡｖ（式２）となる。
【００９５】
差動増幅器３７の出力電圧は、クランプ時のクランプ電圧ＶＣ（電圧Ｖ１３の最低レベルがＶＣを示す）を基準に式２で示される電圧まで、映像信号期間に出力される。
【００９６】
次に、映像信号期間が開始し、映像信号Ｓ４の電圧Ｖ１１が安定した時刻ｔ６のときに、サンプルホールドパルスＰ２により、スイッチ３５がオン状態となると、コンデンサ３６にクランプ出力端子３９の電圧Ｖ１３はサンプリングされ、その後、クランプパルスＰ１によりクランプ動作が開始する時刻ｔ８と同時又はその直前の時刻ｔ７のときに、サンプルホールドパルスＰ２により、スイッチ３５がオフ状態となると、クランプ出力端子３９の電圧Ｖ１３はホールド（保持）され、映像信号Ｓ４の周波数成分が画素周波数にまで低下されて、出力端子４０の電圧Ｖ１５として出力される。
【００９７】
以上のような映像信号Ｓ４の時刻ｔ２から時刻ｔ９までの１画素の周期に対する、時刻ｔ１から時刻ｔ８までの一連動作が、すべての画素毎に繰り返される。
【００９８】
次に、効果について説明する。本発明の第２の実施の形態の映像信号処理回路では、第１の実施の形態と比較して、少ない回路素子でクランプアンドホールド回路を構成しているため、更に回路規模を小さく抑えることができる。
【００９９】
次に、本発明の第３の実施の形態の映像信号処理回路の構成を、図７を参照して説明する。本発明の第３の実施の形態の映像信号処理回路の構成は、本発明の第１の実施の形態の映像信号処理回路の構成に対し、クランプアンドホールド回路からサンプルホールド回路を省略し、クランプ回路のみとしている。本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路２２では、映像信号の周波数成分を画素周波数にまで低下させるためにサンプルホールド回路が必要であるが、クランプアンドホールド回路２２の後段に接続される回路の帯域（動作速度）が十分に高い場合には、サンプルホールド回路を省略することもできるためである。図７では図１と同一要素には同一符号を付している。
【０１００】
本発明の第３の実施の形態の映像信号処理回路は、図７に示すように、ＣＣＤ２１と、クランプ回路７２と、Ａ／Ｄコンバータ２３と、駆動回路２４と、タイミング発生回路２５とから構成されている。
【０１０１】
タイミング発生回路２５から出力されるタイミング信号Ｓ１は駆動回路２４に入力され、タイミング発生回路２５から出力されるＡ／Ｄ変換クロック信号Ｓ２はＡ／Ｄコンバータ２３に入力され、駆動回路２４から出力される駆動信号Ｓ３はＣＣＤ２１に入力され、ＣＣＤ２１から出力される映像信号Ｓ４はクランプ回路７２の入力端子６０に入力され、クランプ回路７２の出力端子６１から出力される出力信号Ｓ２５と、クランプ回路７２の出力端子６２から出力される出力信号Ｓ２６とが差動信号をなしてＡ／Ｄコンバータ２３に入力され、Ａ／Ｄコンバータ２３から出力信号Ｓ２７が出力され、さらに、タイミング発生回路２５から出力されるクランプパルスＰ１がクランプ回路７２に入力される。
【０１０２】
次に、本発明の第３の実施の形態の映像信号処理回路の動作を説明する。タイミング発生回路２５は、本発明の映像信号処理回路に必要とされる各種信号を発生するタイミング発生回路であり、ＣＣＤ２１を駆動するためのタイミング信号Ｓ１を駆動回路２４に出力し、クランプ動作のタイミングの基準となるクランプパルスＰ１をクランプ回路７２に出力し、Ａ／Ｄ変換クロック信号Ｓ２をＡ／Ｄコンバータ２３に出力する。
【０１０３】
駆動回路２４は、タイミング発生回路２５からのタイミング信号Ｓ１に対し電圧レベル変換を行うとともに駆動能力を与え、タイミング信号Ｓ１に同期してＣＣＤ２１に駆動信号Ｓ３を出力する。
【０１０４】
ＣＣＤ２１は、入射された光に対応した電圧の映像信号を出力するイメージセンサであり、駆動信号Ｓ３のタイミングに基づき映像信号Ｓ４を出力する。
【０１０５】
クランプ回路７２は、映像信号Ｓ４に含まれる各種ノイズを除去する回路であり、映像信号Ｓ４の信号成分を適切に検出するための回路である。
【０１０６】
クランプ回路７２は、入力端子６０と、出力端子６１，６２とを備え、映像信号Ｓ４を入力端子６０で受け、クランプパルスＰ１のタイミングにより差動信号でクランプ動作を行い、映像信号Ｓ４の信号成分を出力信号Ｓ２５，Ｓ２６からなる差動信号として、出力端子６１，６２から出力する。
【０１０７】
Ａ／Ｄコンバータ２３は、差動信号である出力信号Ｓ２５，Ｓ２６を受けて量子化し、更にデジタルデータに符号化して出力信号Ｓ２７として外部に出力する。
【０１０８】
次に、図７のクランプ回路７２の構成を、図８を参照して説明する。クランプ回路７２は、図８に示すように、入力端子６０と、出力端子６１，６２と、差動増幅器６３と、定電圧源５１と、スイッチ５４，５５，５６，５７と、コンデンサ５２，５３，５８，５９とから構成され、差動増幅器６３は差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅されて差動信号として出力される反転出力端子及び非反転出力端子とを備え、スイッチ５４，５５，５６，５７は、ゲートにオンオフ制御電圧が与えられ、ソースドレイン間がスイッチ経路となるＭＯＳトランジスタによるアナログスイッチである。
【０１０９】
定電圧源５１は基準端子と出力端子とを備え、基準端子は基準電位を得るために接地され、出力端子には任意に設定されたクランプ電圧ＶＣが出力される。
【０１１０】
容量ＣＩ４を有するコンデンサ５２の一方の電極端子は入力端子６０に接続され、コンデンサ５２の他方の電極端子は差動増幅器６３の反転入力端子に接続されている。
【０１１１】
スイッチ５４の一方の端子は差動増幅器６３の反転入力端子に接続され、スイッチ５４の他方の端子は定電圧源５１の出力端子に接続されている。
【０１１２】
容量ＣＩ５を有するコンデンサ５３の一方の電極端子は定電圧源５１の出力端子に接続され、コンデンサ５３の他方の電極端子は差動増幅器６３の非反転入力端子に接続されている。
【０１１３】
スイッチ５５の一方の端子は差動増幅器６３の非反転入力端子に接続され、スイッチ５５の他方の端子は定電圧源５１の出力端子に接続されている。
【０１１４】
容量ＣＦ４を有するコンデンサ５８の一方の電極端子は差動増幅器６３の反転入力端子に接続され、コンデンサ５８の他方の電極端子は差動増幅器６３の非反転出力端子に接続されている。
【０１１５】
容量ＣＦ５を有するコンデンサ５９の一方の電極端子は差動増幅器６３の非反転入力端子に接続され、コンデンサ５９の他方の電極端子は差動増幅器６３の反転出力端子に接続されている。
【０１１６】
スイッチ５６の一方の端子は差動増幅器６３の反転入力端子に接続され、スイッチ５６の他方の端子は差動増幅器６３の非反転出力端子に接続されている。
【０１１７】
スイッチ５７の一方の端子は差動増幅器６３の非反転入力端子に接続され、スイッチ５７の他方の端子は差動増幅器６３の反転出力端子に接続されている。
【０１１８】
差動増幅器６３の非反転出力端子は出力端子６１に接続され、差動増幅器６３の反転出力端子は、出力端子６２に接続されている。
そして、スイッチ５４，５５，５６，５７はクランプパルスＰ１のタイミングに基づきオンオフ制御される。
【０１１９】
次に、クランプ回路７２の動作について説明する。スイッチ５４がオン状態になると、差動増幅器６３の反転入力端子の電圧はクランプ電圧ＶＣと等しくなり、同時にスイッチ５５がオン状態になると、差動増幅器６３の非反転入力端子の電圧もクランプ電圧ＶＣと等しくなり、さらに、スイッチ５６，５７がオン状態になると、差動増幅器６３のすべての入力端子及び出力端子はクランプ電圧ＶＣと等しくなり、クランプ動作が行われる。
【０１２０】
クランプ回路７２はスイッチドキャパシタ型増幅回路でもあり、その増幅度（ループゲイン）Ａｖは、Ａｖ＝ＣＩ４÷ＣＦ４＝ＣＩ５÷ＣＦ５となり、差動増幅器６３の非反転出力端子−反転出力端子間の差動電圧即ち出力端子６１−６２間の差動電圧Ｖ１６は、映像信号Ｓ４の電圧の信号成分をａとすれば、本クランプ回路の入出力関係は、Ｖ１６＝ａｘＡｖ（式３）となる。ここで、電圧Ｖ１６は差動電圧であるため、出力端子６１，６２のどちらを基準とするかにより極性が変わる。
【０１２１】
差動増幅器６３の差動出力電圧は、クランプ時の０Ｖを基準に式３で示される電圧まで、映像信号期間に出力される。
【０１２２】
さらに、クランプ回路７２の詳細な動作の説明については、クランプ回路７２は本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路２２の前段部分のクランプ回路と構成が同一であり、クランプ回路７２が備える入力端子６０、出力端子６１，６２、差動増幅器６３、定電圧源５１、スイッチ５４，５５，５６，５７、コンデンサ５２，５３，５８，５９は、本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路２２が備える入力端子１５、クランプ出力端子１６，１７、差動増幅器１４、定電圧源１、スイッチ４，５，６，７、コンデンサ２，３，８，９に、それぞれ対応するため、クランプ回路７２の動作は本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路２２のクランプ回路の動作と同じになる。従って、クランプ回路７２の入力端子６０の電圧は図３に示される電圧Ｖ１に、クランプ回路７２のクランプパルスＰ１の電圧は図３に示される電圧Ｖ２に、クランプ回路７２の出力端子６１−６２間の差動電圧Ｖ１６は、図３に示される電圧Ｖ３に、それぞれ等しい波形となる。
【０１２３】
また、クランプアンドホールド回路からサンプルホールド回路を省略することが、本発明の第２の実施の形態の映像信号処理回路のクランプアンドホールド回路４２に対しても同様に適用できることは言うまでもない。
【０１２４】
次に、効果について説明する。クランプ回路７２は、本発明の第１の実施の形態の映像信号処理回路と比較して、スイッチとコンデンサで構成されるサンプルホールド回路がないため、更に回路規模を小さく抑えることができ、サンプリング動作による折り返しノイズが混入せず、Ｓ／Ｎ比の良好な映像信号処理回路が実現できる。
【０１２５】
次に、本発明の第４の実施の形態の映像信号処理回路の構成を説明する。本発明の第４の実施の形態の映像信号処理回路の構成は、本発明の第２の実施の形態の映像信号処理回路のクランプアンドホールド回路４２を図９に示すクランプアンドホールド回路で置き換えた構成である。従って、本発明の第４の実施の形態の映像信号処理回路のクランプアンドホールド回路以外の構成及び動作は本発明の第２の実施の形態の映像信号処理回路の構成及び動作と同じである。
【０１２６】
次に、本発明の第４の実施の形態の映像信号処理回路のクランプアンドホールド回路の構成を図９を参照して説明する。本発明の第４の実施の形態の映像信号処理回路のクランプアンドホールド回路は、入力端子１５５と、クランプ出力端子１５６と、出力端子１５７と、差動増幅器１５４と、定電圧源１５３と、スイッチ１３１〜１３ｍ（ｍは２以上の整数），１５０，１５１，１６１〜１６ｎ（ｎは２以上の整数）と、コンデンサ１４１〜１４ｍ（ｍは２以上の整数），１５２，１７１〜１７ｎ（ｎは２以上の整数）と、スイッチ制御回路１３０とから構成され、差動増幅器１５４は差動信号が入力される反転入力端子及び非反転入力端子と、入力された差動信号が増幅され非反転出力される出力端子とを備え、スイッチ１３１〜１３ｍ，１５０，１５１，１６１〜１６ｎは、ゲートにオンオフ制御電圧が与えられ、ソースドレイン間がスイッチ経路となるＭＯＳトランジスタによるアナログスイッチである。また、ｍ個のコンデンサ１４１〜１４ｍは、それぞれ容量ＣＩ１４１〜ＣＩ１４ｍを有し、ｎ個のコンデンサ１７１〜１７ｎは、それぞれ容量ＣＩ１７１〜ＣＩ１７ｎを有している。
【０１２７】
定電圧源１５３は基準端子と出力端子とを備え、基準端子は基準電位を得るために接地され、出力端子には任意に設定されたクランプ電圧ＶＣが出力されて差動増幅器１５４の非反転入力端子に接続されている。
【０１２８】
ｍ個のコンデンサ１４１〜１４ｍのそれぞれの一方の電極端子は、差動増幅器１５４の反転入力端子に接続され、ｍ個のコンデンサ１４１〜１４ｍのそれぞれの他方の電極端子は、１対１に対応するｍ個のスイッチ１３１〜１３ｍのそれぞれを介して映像信号が入力される入力端子１５５に接続されている。
【０１２９】
ｎ個のコンデンサ１７１〜１７ｎのそれぞれの一方の電極端子は、差動増幅器１５４の出力端子に接続され、ｎ個のコンデンサ１７１〜１７ｎのそれぞれの他方の電極端子は、１対１に対応するｎ個のスイッチ１６１〜１６ｎのそれぞれを介して差動増幅器１５４の反転入力端子に接続されている。
差動増幅器１５４の出力端子はクランプ出力端子１５６に接続されている。
【０１３０】
スイッチ１５０の一方の端子は差動増幅器１５４の出力端子に接続され、スイッチ１５０の他方の端子は差動増幅器１５４の反転入力端子に接続されている。
【０１３１】
スイッチ１５１の一方の端子はクランプ出力端子１５６に接続され、スイッチ１５１の他方の端子は出力端子１５７に接続されている。
【０１３２】
容量ＣＨ１５２を有するコンデンサ１５２の一方の電極端子は出力端子１５７に接続され、コンデンサ１５２の他方の電極端子は接地されている。
【０１３３】
また、図示していない外部からの制御信号に基づき、選択信号ＳＥＬ１がスイッチ制御回路１３０からｍ個のスイッチ１３１〜１３ｍに対し出力され、選択信号ＳＥＬ２がスイッチ制御回路１３０からｎ個のスイッチ１６１〜１６ｎに対し出力され、ｍ個のスイッチ１３１〜１３ｍ及びｎ個のスイッチ１６１〜１６ｎはオンオフ制御される。各スイッチはオン状態になると２端子間は電気的に短絡され、オフ状態になると２端子間は電気的に開放される。
【０１３４】
本クランプアンドホールド回路は、入力端子１５５を入力端子とし、クランプ出力端子１５６を出力端子とするクランプ回路と、クランプ出力端子１５６を入力端子とし、出力端子１５７を出力端子とするサンプルホールド回路とにより構成される。
【０１３５】
そして、スイッチ１５０はクランプパルスＰ１のタイミングに基づきオンオフ制御され、スイッチ１５１はサンプルホールドパルスＰ２のタイミングに基づきオンオフ制御される。
【０１３６】
次に、動作を説明する。クランプパルスＰ１によりスイッチ１５０がオン状態になると、差動増幅器１５４に負帰還がかかり、差動増幅器１５４の直流利得が十分に大きければ、反転入力端子の電圧は非反転入力端子の電圧であるクランプ電圧ＶＣと等しくなり、差動増幅器１５４のすべての入出力端子はクランプ電圧ＶＣと等しくなり、クランプ動作が行われる。
【０１３７】
クランプ出力端子１５６に出力される出力電圧は、サンプルホールドパルスＰ２によりスイッチ１５１がオン状態になるとサンプリングされ、スイッチ１５１がオフ状態になるとホールド（保持）される。
【０１３８】
なお、本実施の形態の映像信号処理回路のクランプアンドホールド回路では、本発明の第２の実施の形態の映像信号処理回路と同様に、タイミング発生回路からクランプパルスＰ１とサンプルホールドパルスＰ２とが入力され、クランプパルスが（Ｈ）レベルのときにスイッチ１５０が短絡状態となってクランプ動作が行われ、サンプルホールドパルスＰ２が（Ｈ）レベルのときにスイッチ１５１が短絡状態となってサンプリング動作し、サンプルホールドパルスＰ２が（Ｌ）レベルのときにスイッチ１５１が開放状態となってホールド動作する。
【０１３９】
本クランプアンドホールド回路の前段部分であるクランプ回路はスイッチドキャパシタ型増幅回路でもあり、その増幅度（ループゲイン）Ａｖは、差動増幅器１５４の直流利得が十分に高ければ、入力容量である容量ＣＩと、帰還容量である容量ＣＦとの容量比で決定されるから、増幅度Ａｖは、Ａｖ＝ＣＩ÷ＣＦとなり、クランプ出力端子１５６の電圧Ｖ１７は、入力端子１５５に入力される映像信号Ｓ４の電圧の信号成分をａとすれば、本クランプ回路の入出力関係は、Ｖ１７＝−ａｘＡｖ＝−ａｘ（ＣＩ÷ＣＦ）（式４）となる。
【０１４０】
クランプ出力端子１５６の電圧Ｖ１７は、クランプ時のクランプ電圧ＶＣを基準に式４で示される電圧まで、映像信号期間に出力される。
【０１４１】
ここで例えば、スイッチ制御回路１３０からの選択信号ＳＥＬ１により、入力側のｍ個のスイッチ１３１〜１３ｍのうち、スイッチ１３１のみが短絡状態にされ、他のスイッチはすべて開放状態にされ、さらにスイッチ制御回路１３０からの選択信号ＳＥＬ２により、帰還側のｎ個のスイッチ１６１〜１６ｎのうち、スイッチ１６１のみが短絡状態にされ、他のスイッチはすべて開放状態にされたとき、クランプ回路の入出力関係は、式４により、Ｖ１７＝−ａｘ（ＣＩ１４１÷ＣＦ１７１）（式５）となり、入力側のコンデンサ１４１〜１４ｍの容量ＣＩ１４１〜ＣＩ１４ｍと、帰還側のコンデンサ１７１〜１７ｎの容量ＣＩ１７１〜ＣＩ１７ｎとがすべて同じ値であるとすれば、式５は、Ｖ１７＝−ａとなり、増幅度１倍の増幅回路となる。
【０１４２】
また例えば、スイッチ制御回路１３０からの選択信号ＳＥＬ１により、入力側のｍ個のスイッチ１３１〜１３ｍのうち、スイッチ１３１，１３２が短絡状態にされ、他のスイッチはすべて開放状態にされ、さらにスイッチ制御回路１３０からの選択信号ＳＥＬ２により、帰還側のｎ個のスイッチ１６１〜１６ｎのうち、スイッチ１６１のみが短絡状態にされ、他のスイッチはすべて開放状態にされたとき、クランプ回路の入出力関係は、式４により、Ｖ１７＝−ａｘ（（ＣＩ１４１＋ＣＩ１４２）÷ＣＦ１７１）（式６）となり、入力側のコンデンサ１４１〜１４ｍの容量ＣＩ１４１〜ＣＩ１４ｍと、帰還側のコンデンサ１７１〜１７ｎの容量ＣＩ１７１〜ＣＩ１７ｎとがすべて同じ値であるとすれば、式６は、Ｖ１７＝−２ａとなり、増幅度２倍の増幅回路となる。
【０１４３】
さらに同様に、制御回路１３０からの選択信号ＳＥＬ１とＳＥＬ２とにより、入力側の容量値と帰還側の容量値の比を適宜変化させることにより、本クランプ回路の増幅度を任意に変えることができる。
【０１４４】
さらに、本クランプアンドホールド回路の詳細な動作の説明については、本クランプアンドホールド回路は本発明の第２の実施の形態の映像信号処理回路のクランプアンドホールド回路４２と、増幅度が任意に設定できること以外のクランプ動作及びサンプルホールド動作は同じである。従って、本クランプアンドホールド回路の入力端子１５５の電圧は図６に示される電圧Ｖ１１に、本クランプアンドホールド回路のクランプパルスＰ１の電圧は図６に示される電圧Ｖ１２に、本クランプアンドホールド回路のクランプ出力端子１５６の電圧Ｖ１７は図６に示される電圧Ｖ１３に、本クランプアンドホールド回路のサンプルホールドパルスＰ２の電圧は図６に示される電圧Ｖ１４に、本クランプアンドホールド回路の出力端子１５７の電圧は図６に示される電圧Ｖ１５に、それぞれ等しい波形となる。
【０１４５】
次に、効果について説明する。本発明の第４の実施の形態の映像信号処理回路では、クランプ並びにサンプルホールド動作を実現しながら、スイッチの短絡並びに開放状態を制御することにより、クランプアンドホールド回路の増幅度を任意に設定することができ、従って、映像信号に任意に利得を与えることができ、従来例のＡＧＣ回路などを必要とせず、映像信号処理回路の小型化、低消費電力化を実現できる。
【０１４６】
【発明の効果】
以上説明したように、本発明による第１の効果は、従来の映像信号処理回路のように、アンプ、バッファ、スイッチなどを多数用いる相関二重サンプリング回路を使用せず、クランプアンドホールド回路を用いて映像信号処理回路を構成することにより、従来の映像信号処理回路に比べ、等価な映像信号ノイズ除去機能を小さな回路規模で実現することができることである。
【０１４７】
また、本発明による第２の効果は、回路素子数が少ないクランプアンドホールド回路を用いて映像信号処理回路を構成することにより、映像信号処理装置や映像信号処理集積回路装置における映像信号処理回路の占有面積を削減することができ、従ってコスト低減することができることである。
【０１４８】
また、本発明による第３の効果は、多数のバッファやインピーダンス変換回路を用いず回路素子数が少ないクランプアンドホールド回路を用いて映像信号処理回路を構成することにより、映像信号処理回路の消費電力を低減することができ、低消費電力であるため携帯端末装置などへの適用が可能となることである。
【０１４９】
また、本発明による第４の効果は、映像信号のリセット期間以前からクランプ動作が開始される構成であることにより、クランプパルスのパルス幅を画素周期の範囲内で広く設定することができ、撮像素子の多画素化に伴うクランプ回路の高速化に対応することができることである。
【０１５０】
また、本発明による第５の効果は、映像信号のリセット期間以前の映像信号期間でクランプ動作が開始され、映像信号のフィードスルー期間でクランプ動作が終了される構成であることにより、撮像素子から出力されるリセット信号などの映像信号以外の余分な信号を除去することができ、適切なクランプ動作を行うことができることである。
【０１５１】
また、本発明による第６の効果は、映像信号が通過する回路の段数を少なくし、小さな回路規模で映像信号処理回路を構成することにより、映像信号に混入するノイズを小さく抑えることができ、Ｓ／Ｎ比の良好な鮮明画像を外部に出力することができることである。
【０１５２】
また、本発明による第７の効果は、クランプアンドホールド回路におけるクランプ回路をスイッチドキャパシタ型増幅回路により構成することにより、ＡＧＣなどの利得を与える回路ブロックを必要とせず、映像信号に利得を与えることができることである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の映像信号処理回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路の構成を示す回路図である。
【図３】本発明の第１の実施の形態の映像信号処理回路のクランプアンドホールド回路の動作を示すタイミング図である。
【図４】本発明の第２の実施の形態の映像信号処理回路の構成を示すブロック図である。
【図５】本発明の第２の実施の形態の映像信号処理回路のクランプアンドホールド回路の構成を示す回路図である。
【図６】本発明の第２の実施の形態の映像信号処理回路のクランプアンドホールド回路の動作を示すタイミング図である。
【図７】本発明の第３の実施の形態の映像信号処理回路の構成を示すブロック図である。
【図８】本発明の第３の実施の形態の映像信号処理回路のクランプ回路の構成を示す回路図である。
【図９】本発明の第４の実施の形態の映像信号処理回路のクランプアンドホールド回路の構成を示す回路図である。
【図１０】従来例の映像信号処理回路の構成を示すブロック図である。
【図１１】他の従来例の映像信号処理回路の構成を示すブロック図である。
【図１２】他の従来例の映像信号処理回路の相関二重サンプリング回路の構成を示すブロック図である。
【図１３】他の従来例の映像信号処理回路の相関二重サンプリング回路の動作を示すタイミング図である。
【符号の説明】
１，３１，５１，１５３    定電圧源
２，３，８，９，１２，１３，３２，３４，３６，５２，５３，５８，５９，１４１，１４２，１４ｍ，１７１，１７２，１７ｎ，１５２    コンデンサ
４，５，６，７，１０，１１，３３，３５，５４，５５，５６，５７，１３１，１３２，１３ｍ，１５０，１５１，１６１，１６２，１６ｎ    スイッチ
１４，３７，６３，１５４    差動増幅器
２１，９０，１０２    ＣＣＤ
２２，４２    クランプアンドホールド回路
２３，４３，１０４    Ａ／Ｄコンバータ
２４    駆動回路
２５    タイミング発生回路
７２    クランプ回路
９１，１０３    ＣＤＳ回路
９２    ＡＧＣ回路
９３    １Ｈ遅延線
９４    スイッチ回路
９５，１０９    Ｖドライバ
９６，１０８    タイミングジェネレータ
１０１    レンズ
１０５    プロセス回路
１０６    エンコーダ回路
１０７    シグナルジェネレータ
１１１    反転アンプ
１１２，１１３，１１５，１１７    バッファ
１１４，１１６，１１８    Ｓ／Ｈ回路
１１９    差動アンプ
１２０    パルス生成回路
１３０    スイッチ制御回路
【図１】
0003570301.tif 000002
【図２】
0003570301.tif 000003
【図３】
0003570301.tif 000004
【図４】
0003570301.tif 000005
【図５】
0003570301.tif 000006
【図６】
0003570301.tif 000007
【図７】
0003570301.tif 000008
【図８】
0003570301.tif 000009
【図９】
0003570301.tif 000010
【図１０】
0003570301.tif 000011
【図１１】
0003570301.tif 000012
【図１２】
0003570301.tif 000013
【図１３】
0003570301.tif 000014