(57)【特許請求の範囲】
【請求項１】
半導体チップを搭載してなる半導体装置の製造方法であって、
前記半導体チップを支持するチップ搭載部が設けられたフレーム部材を有するリードフレームを準備する工程と、
前記半導体チップと前記チップ搭載部とを接合する接合材である銀めっきを前記リードフレームの少なくとも前記チップ搭載部に塗布する工程と、
前記チップ搭載部上の前記銀めっきに多数の凹部を形成する工程と、
前記凹部によって前記銀めっきに多数の空隙部を形成して、前記銀めっきによって前記半導体チップと前記チップ搭載部とを接合する工程と、
前記半導体チップを前記チップ搭載部に搭載した前記フレーム部材を前記リードフレームから分離させる工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、成形プレスの打刻によって少なくとも前記チップ搭載部上の前記銀めっきに前記凹部を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、チップクラックの発生を防ぐ小形かつ面実装形の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
電子、通信機器の小形化や多機能化に伴い、これに搭載される半導体装置についてもその小形化が必要とされる。
【０００４】
ここで、半導体チップを搭載した小形の半導体装置の一例として、チップダイオードと呼ばれるものがあり、このチップダイオードは、フレーム部材のダイパッド部（チップ搭載部）に半導体チップを搭載し、さらに、半導体チップとその周辺部とを樹脂封止する構造を有している。
【０００５】
なお、最も小形のチップダイオードとしては、１．６×０．８ｍｍサイズのものが製品化されている。
【０００６】
また、チップダイオードなどの半導体装置を実装基板に実装する際には、はんだリフローによって半導体装置が高温の状態（例えば、２１０〜２６０℃）になる。
【０００７】
その結果、封止形の半導体装置においては、はんだリフローの際の熱によって温度変動が起こり、これにより、フレーム部材のダイパッド部と半導体チップとの接合部に熱ストレスが掛かり、チップクラックが発生することがある。
【０００８】
また、小形化に伴い半導体装置の外観サイズを小さくすると、さらに、大きなな熱ストレスが半導体チップに掛かることになる。
【０００９】
なお、小形の半導体装置において、フレーム部材のダイパッド部と半導体チップとの密着性を向上させる技術は、例えば、実開平５−１２２５号公報または特開平５−３０８０８３号公報に記載され、さらに、フレーム部材のダイパッド部と樹脂封止部との密着性を向上させる技術は、例えば、実開昭５７−１７５４４８号公報に記載されている。
【００１０】
【発明が解決しようとする課題】
ところが、前記した技術において、実開平５−１２２５号公報に記載された半導体装置では、接合材としてソルダを用い、かつ、応力に対しての緩衝材として銀めっきを用いるとともに、フレーム部材のダイパッド部（アイランド）に孔部が設けられている。
【００１１】
したがって、フレーム部材および半導体装置の製造工程が複雑で、かつ製造コストが高いという問題がある。
【００１２】
また、特開平５−３０８０８３号公報に記載された半導体装置は、半導体チップの裏面に凹凸部を形成するものであり、半導体チップ裏面において、この凹凸部の加工は、非常に困難であることが問題とされる。
【００１３】
さらに、実開昭５７−１７５４４８号公報に記載された半導体装置は、フレーム部材のダイパッド部の裏面に溝を形成するものであり、ダイパッド部と封止樹脂との密着性は向上可能であるが、半導体チップにおいて発生するチップクラックを防止できないことが問題である。
【００１４】
本発明の目的は、半導体チップで発生するチップクラックを防止する半導体装置の製造方法を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明の半導体装置の製造方法は、半導体チップを支持するチップ搭載部が設けられたフレーム部材を有するリードフレームを準備する工程と、前記半導体チップと前記チップ搭載部とを接合する接合材である銀めっきを前記リードフレームの少なくとも前記チップ搭載部に塗布する工程と、前記チップ搭載部上の前記銀めっきに多数の凹部を形成する工程と、前記凹部によって前記銀めっきに多数の空隙部を形成して、前記銀めっきによって前記半導体チップと前記チップ搭載部とを接合する工程と、前記半導体チップを前記チップ搭載部に搭載した前記フレーム部材を前記リードフレームから分離させる工程とを有するものである。
【００１８】
その結果、接合材によって半導体チップとチップ搭載部とを接合しつつ、その密着度を低く抑えることができる。
【００１９】
つまり、半導体チップとチップ搭載部とを接合材によって接合するとともに、この接合材が有する空隙部によって両者を分割した状態にすることができる。
【００２０】
これにより、半導体チップとチップ搭載部とに熱応力が掛かった際に、接合材が有する空隙部によってこの熱応力を緩和させることができ、その結果、半導体チップにチップクラックが形成されることを防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２６】
図１は本発明による半導体装置の構造の実施の形態の一例を示す断面図、図２は本発明の半導体装置における半導体チップとチップ搭載部の接合状態の構造の実施の形態の一例を示す拡大部分断面図、図３は本発明の半導体装置に用いられるリードフレームを形成する薄板の構造の実施の形態の一例を示す部分平面図、図４は本発明の半導体装置においてチップ搭載部上の接合材に形成された格子状の凹部の構造の実施の形態の一例を示す図であり、（ａ）は拡大部分平面図、（ｂ）は（ａ）のＡ−Ａ断面を示す拡大断面図、図５は本発明による半導体装置の構造の実施の形態の一例を示す斜視図である。
【００２７】
本実施の形態による半導体装置は、シリコンからなる半導体チップ１を搭載した小形でかつ樹脂封止形のダイオードであり、チップダイオードとも呼ばれる面実装形のものである。
【００２８】
図１および図５に示すチップダイオードの構成は、半導体チップ１を支持するチップ搭載部２ｂを備えたフレーム部材２ａと、半導体チップ１とチップ搭載部２ｂとを接合する接合材である銀めっき３と、半導体チップ１とその周辺部４とを樹脂封止した封止本体部５とからなり、銀めっき３によって半導体チップ１とチップ搭載部２ｂとを接合した際に、銀めっき３に多数の空隙部６が設けられているものである。
【００２９】
なお、前記チップダイオードに用いられるフレーム部材２ａは、図３に示す多連のリードフレーム２が有するものである。
【００３０】
ここで、フレーム部材２ａは、半導体チップ１を支持するチップ搭載部２ｂと、半導体チップ１と電気的に接続されるリード部２ｃとから構成されている。
【００３１】
これにより、リードフレーム２は、前記フレーム部材２ａと、樹脂封止の際の樹脂の流出を阻止するダムバー２ｄと、フレーム部材２ａおよびダムバー２ｄと連結してこのフレーム部材２ａおよびダムバー２ｄを支持する外枠部２ｅとからなり、本実施の形態では、フレーム部材２ａを含むリードフレーム２が銅合金によって形成されている場合を説明する。
【００３２】
ただし、リードフレーム２は、必ずしも銅合金によって形成されていなくてもよく、例えば、鉄とニッケルとの合金などによって形成されていてもよい。
【００３３】
また、銀めっき３は、フレーム部材２ａの少なくともチップ搭載部２ｂに厚さ１０μｍ程度に塗布されたものである。
【００３４】
さらに、本実施の形態のチップダイオードにおいては、銀めっき３によって半導体チップ１とチップ搭載部２ｂとを接合して半導体チップ１をチップ搭載部２ｂに搭載した際に、銀めっき３に多数の空隙部６が規則性を有して形成されるとともに、チップ搭載部２ｂ上において空隙部６が分散して設けられている。
【００３５】
ここで、本実施の形態においては、空隙部６の前記規則性が格子状の場合について説明する。
【００３６】
なお、空隙部６は、フレーム部材２ａの少なくともチップ搭載部２ｂに銀めっき３を塗布した後、この銀めっき３に設けられた凹部３ａから形成されるものである。
【００３７】
すなわち、本実施の形態では、図４（ａ）に示すように、チップ搭載部２ｂに塗布された銀めっき３の凹部３ａが格子状を成すように形成された場合であり、これにより、半導体チップ１がチップ搭載部２ｂに搭載された際に、凹部３ａによって形成される空隙部６も格子状を成す。
【００３８】
ここで、図４（ｂ）に示すように、凹部３ａはその深さが７μｍ、幅５μｍ、底部厚さ３μｍに形成され、さらに、チップ搭載部２ｂにおいて縦横方向に５０μｍ程度の設置ピッチで格子状に形成されている。
【００３９】
したがって、銀めっき３において凹部３ａの周囲の凸部３ｂは、図４（ａ）に示すように、縦横ほぼ等ピッチに四角形で形成されていることになる。
【００４０】
また、図２に示すように、半導体チップ１はシリコンによって形成され、その大きさは、例えば、縦横３５０μｍの四角形であり、さらに、厚さは、１５０〜１８０μｍ程度である。
【００４１】
なお、半導体チップ１の搭載（固定）については、半導体チップ１の裏面１ａに蒸着された金と接合材である銀めっき３とにおける共晶接合法を用いる。
【００４２】
すなわち、半導体チップ１とチップ搭載部２ｂとの接合部７を所定の温度に加熱するとともに、超音波による振動を与える（超音波ボンディング）ことにより、金と銀めっき３とを融合させ、半導体チップ１をチップ搭載部２ｂに加熱圧着するものである。
【００４３】
ここで、フレーム部材２ａに銅合金を用いた場合には、銅との相性などによって接合材として銀めっき３を用いることが好ましいが、フレーム部材２ａに、例えば、鉄とニッケルとの合金を用いた場合には、接合材として金めっきを用いることも可能である。
【００４４】
この場合には、半導体チップ１の裏面１ａに金を蒸着させる必要はなく、半導体チップ１の接合は、半導体チップ１のシリコンと前記金めっきの金との共晶によって行う。
【００４５】
ただし、前記金めっきの場合、コスト的に高くなることが考えられるため、接合材としては銀めっき３を用いることが最も好ましい。
【００４６】
また、超音波ボンディングによって半導体チップ１をペレットボンディングする際には、接合前の銀めっき３に設けられた多数の凹部３ａが、接合後も銀めっき３に格子状の空隙部６として残留するようにペレットボンディングする。
【００４７】
ここで、ペレットボンディングの際のボンディング条件は、銀めっき３に凹部３ａが形成されていない場合のボンディング条件と同様である。
【００４８】
また、チップ搭載部２ｂに搭載された半導体チップ１は、その表面電極が、金などから形成された金属細線８によってフレーム部材２ａのリード部２ｃと電気的に接続されている。
【００４９】
さらに、半導体チップ１とその周辺部４とは、エポキシ系の熱硬化性樹脂などによって樹脂封止され、これにより、封止本体部５が形成されている。
【００５０】
なお、フレーム部材２ａのリード部２ｃのうち、封止本体部５から突出したアウタリード部２ｆは、樹脂封止後、所望の形状に曲げ成形されて形成されたものである。
【００５１】
本実施の形態による半導体装置（チップダイオード）の製造方法について説明する。
【００５２】
まず、銅合金によって形成された細長い薄板９を準備し、これにより、図３に示す形状のリードフレーム２を製造する。
【００５３】
なお、本実施の形態においては、リードフレーム２を製造する前に、半導体チップ１とチップ搭載部２ｂとの接合材である銀めっき３を薄板９に塗布する場合について説明する。
【００５４】
まず、銀めっき３を薄板９の長手方向に沿って、そのほぼ中央付近に細長く帯状に厚さ１０μｍ程度に塗布する。
【００５５】
この際、少なくともリードフレーム２のチップ搭載部２ｂに相当する箇所に銀めっき３を塗布する。
【００５６】
つまり、薄板９からリードフレーム２を製造した際に、少なくともチップ搭載部２ｂに銀めっき３が塗布されているように、薄板９のこれに対応した位置に所定の幅で帯状に銀めっき３を塗布する。
【００５７】
続いて、薄板９の中央付近に塗布された銀めっき３に多数の凹部３ａを形成する。
【００５８】
ここで、本実施の形態においては、図４（ａ）に示すように、凹部３ａを格子状に形成する。なお、成形プレスの打刻によってチップ搭載部２ｂ上に塗布された銀めっき３に凹部３ａを形成する。
【００５９】
その際、図４（ｂ）に示すように、例えば、凹部３ａの深さを７μｍ、幅５μｍ、底部厚さ３μｍに形成し、さらに、縦横方向に５０μｍ程度のピッチで凹部３ａを形成して格子状を形成する。
【００６０】
なお、成形プレスによって銀めっき３に打刻を行った際には、薄板９にも凹みが形成される場合があるが、これは特に問題とされるものではない。
【００６１】
さらに、銀めっき３の凹部３ａにおいて、打刻を行った際に、凹部３ａの底部は形成されていなくてもよい。
【００６２】
すなわち、図４（ｂ）に示す銀めっき３の凹部３ａにおける厚さ３μｍの箇所は、形成されている方が好ましいが、形成されていなくてもよい。
【００６３】
また、成形プレスによる打刻では、打刻用の金型を用いて凹部３ａの形成を行うため、薄板９の銀めっき３を塗布した箇所全域に渡って前記打刻を行う方が容易である。
【００６４】
すなわち、前記打刻によって薄板９の銀めっき３を塗布した箇所全域に渡って凹部３ａを形成することにより、必然的にチップ搭載部２ｂに相当する箇所にも凹部３ａが形成されることになる。
【００６５】
ただし、必ずしも、銀めっき３を塗布した箇所全域に渡って前記打刻を行わなくてもよく、少なくともチップ搭載部２ｂに相当する箇所に塗布された銀めっき３のみに打刻して凹部３ａを形成してもよい。
【００６６】
また、本実施の形態では、成形プレスの金型を用いて凹部３ａを格子状に形成する際に、２回の打刻に分けて行う。
【００６７】
つまり、１回目の打刻で所定の一方向の打刻を行い、その後、金型の角度を薄板９の長手方向に対して９０°変えて２回目の打刻を行うことにより、１つの金型によって９０°交差した格子状の凹部３ａを形成することができる。
【００６８】
ただし、打刻によって格子状の凹部３ａを形成する際には、１つの金型を用いることに限定されるものではなく、例えば、複数の金型によって格子状を形成してもよく、また、１つの金型を用いて１回の打刻によって格子状を形成してもよい。
【００６９】
その後、同じ成形プレスを用いた成形工程において、薄板９を所定の形状に打ち抜くことにより、半導体チップ１を支持するチップ搭載部２ｂが設けられたフレーム部材２ａを有する多連のリードフレーム２を製造できる（準備できる）。
【００７０】
なお、本実施の形態では、この段階で既にリードフレーム２が有するフレーム部材２ａの少なくともチップ搭載部２ｂに銀めっき３が塗布されているとともに、この銀めっき３には格子状の凹部３ａが形成されている。
【００７１】
その後、裏面１ａに金の薄膜が蒸着された半導体チップ１を準備し、この半導体チップ１をリードフレーム２のチップ搭載部２ｂに配置する。
【００７２】
続いて、凹部３ａによって銀めっき３に多数の空隙部６を形成して、銀めっき３によって半導体チップ１とチップ搭載部２ｂとを接合するペレットボンディングを行う。
【００７３】
すなわち、半導体チップ１とチップ搭載部２ｂとの接合部７を加熱するとともに、所定のボンディング条件により超音波ボンディングを行い、半導体チップ１の裏面１ａに蒸着された金の薄膜とチップ搭載部２ｂの銀めっき３とによって共晶接合させる。
【００７４】
これにより、銀めっき３によって半導体チップ１とチップ搭載部２ｂとを接合する。
【００７５】
ここで、ペレットボンディングの際、銀めっき３に形成された格子状の凹部３ａにより、図２に示すように、半導体チップ１の接合後の接合部７の銀めっき３に格子状の空隙部６が残留する（形成される）ようにボンディングを行う。
【００７６】
これにより、銀めっき３に多数の空隙部６を形成して銀めっき３によって半導体チップ１とチップ搭載部２ｂとを接合できる。
【００７７】
その後、図１に示すように、半導体チップ１の表面電極とフレーム部材２ａのリード部２ｃとを金などから形成された金属細線８によって電気的に接続するワイヤボンディングを行う。
【００７８】
続いて、半導体チップ１と金属細線８を含むその周辺部４とをエポキシ系の熱硬化性樹脂などによって樹脂封止し、これにより、封止本体部５を形成する。
【００７９】
なお、半導体チップ１の外周部における銀めっき３の凹部３ａは、半導体チップ１の裏面１ａ内方の凹部３ａと比較した場合、比較的大きく潰れるため、前記外周部においては空隙部６が形成され難く、これにより、樹脂封止の際に、封止樹脂が半導体チップ１の裏面１ａ内方に形成された空隙部６に入り込むことはない。
【００８０】
その後、半導体チップ１が搭載されたフレーム部材２ａをリードフレーム２から分離させる。
【００８１】
つまり、樹脂封止後、各ダムバー２ｄを切断するとともに、リード部２ｃのアウタリード部２ｆと外枠部２ｅとを切断して分離させる。
【００８２】
これにより、フレーム部材２ａをリードフレーム２から分離させることができる。
【００８３】
その後、封止本体部５から突出したアウタリード部２ｆを所望の形状に曲げ成形し、これにより、図５に示す半導体装置、すなわち、小形のチップダイオードを製造できる。
【００８４】
なお、図５に示す小形のチップダイオードは、アウタリード部２ｆを含めたその平面サイズ（上方から眺めた大きさ）が、例えば、２．１×０．８ｍｍ程度のものである。
【００８５】
本実施の形態の半導体装置およびその製造方法によれば、以下のような作用効果が得られる。
【００８６】
すなわち、半導体チップ１とフレーム部材２ａのチップ搭載部２ｂとを接合した際に、両者を接合する銀めっき３に多数の空隙部６が設けられていることにより、半導体チップ１とチップ搭載部２ｂとを接合しつつ、その密着度を低く抑えることができる。
【００８７】
つまり、半導体チップ１とチップ搭載部２ｂとを銀めっき３によって接合するとともに、この銀めっき３が有する空隙部６によって両者を分割した状態にすることができる。
【００８８】
したがって、チップダイオードの実装基板への実装時などにおいてフレーム部材２ａが高温に加熱され、半導体チップ１とチップ搭載部２ｂとに熱応力が掛かった際に、銀めっき３が有する空隙部６によってこの熱応力を緩和させることができる。
【００８９】
その結果、半導体チップ１とフレーム部材２ａのチップ搭載部２ｂとの熱膨張係数の差を吸収することができ、これにより、半導体チップ１にチップクラックが形成されることを防止できる。
【００９０】
なお、半導体チップ１にチップクラックが形成されることを防止できるため、チップダイオードの製造マージンを向上させることができる。特に、本実施の形態で説明したような小形のチップダイオードにおいて有効である。
【００９１】
さらに、半導体チップ１にチップクラックが形成されることを防止できるため、チップダイオードの品質を向上させることが可能になる。前記同様、特に、小形のチップダイオードにおいてその品質を向上させることができる。
【００９２】
また、銀めっき３に多数の空隙部６が規則性を有して形成されているとともに、フレーム部材２ａのチップ搭載部２ｂ上においてこの空隙部６が分散して設けられていることにより、半導体チップ１およびチップ搭載部２ｂに熱応力が掛かった際に、この熱応力を分散させることができる。
【００９３】
なお、銀めっき３の空隙部６が本実施の形態のように格子状に設けられていることにより、半導体チップ１またはチップ搭載部２ｂに掛かる縦横方向の熱応力をほぼ均等に分散させることができる。
【００９４】
これにより、大きな熱応力が掛かった際にもこの熱応力をほぼ均等に分散させることが可能になり、局部的な熱応力の集中を防ぐことができる。
【００９５】
また、銀めっき３が有する空隙部６によってこの熱応力を緩和させることができるため、フレーム部材２ａの材料として、半導体チップ１（シリコン）と比較的熱膨張係数の差が大きな銅合金を用いることができる。
【００９６】
これにより、銅合金によってフレーム部材２ａを形成することが可能になり、フレーム部材２ａのコストを抑えることが可能になる。
【００９７】
その結果、チップダイオードの製造コストも低減させることができる。
【００９８】
また、成形プレスの打刻によってチップ搭載部２ｂ上の銀めっき３に凹部３ａを形成することにより、フレーム部材２ａの切断成形工程内で銀めっき３に凹部３ａを形成することができる。
【００９９】
これにより、チップダイオードの製造工程を新規に増加させることなく、かつ、半導体チップ１の裏面１ａに複雑な加工を行うことなく、銀めっき３に空隙部６を有したチップダイオードを製造することができる。
【０１００】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１０１】
例えば、前記実施の形態においては、半導体装置が小形のチップダイオードの場合について説明したが、前記チップダイオードは、図６に示す他の実施の形態のように、超小形のチップダイオードであってもよい。
【０１０２】
ここで、図６に示す超小形のチップダイオードは、半導体チップ１の搭載形態が前記実施の形態で説明したチップダイオードとは表裏反対になるものであり、そのアウタリード部２ｆを含めた平面サイズ（上方から眺めた大きさ）が、例えば、１．６×０．８ｍｍ程度の超小形のものである。
【０１０３】
なお、図６に示す超小型のチップダイオードは、前記実施の形態のチップダイオードと同様の製造方法によって製造されるものであり、前記超小型のチップダイオードにおいても、半導体チップ１とフレーム部材２ａのチップ搭載部２ｂとを銀めっき３によって接合するとともに、接合後の銀めっき３に空隙部６（図２参照）が形成されている。
【０１０４】
ここで、図６に示す超小型のチップダイオードは、前記実施の形態で説明したチップダイオードよりも小形であるため、前記超小型のチップダイオードによって得られる作用効果をさらに大きくすることができる。
【０１０５】
また、前記実施の形態においては、接合材（銀めっき３）に形成する凹部３ａが格子状の場合であり、凹部３ａの周囲の凸部３ｂの平面形状が四角形の場合について説明したが、前記凸部３ｂの平面形状は、四角形に限らず、図７に示す他の実施の形態の半導体装置のように、円形であってもよく、または、四角形以外の他の多角形であってもよい。
【０１０６】
さらに、図８に示す他の実施の形態のように、凹部３ａによる格子の配列をチップ搭載部２ｂに対してほぼ４５°（４５°以外の傾きでもよい）傾けて配列させてもよい。
【０１０７】
これは、打刻時の薄板９の載置角度を前記実施の形態の場合と比べて４５°変えるだけであり、凹部３ａの形成を比較的容易に行うことができる。
【０１０８】
なお、図７および図８に示す半導体装置においても、前記実施の形態で説明した半導体装置と同様の作用効果が得られる。
【０１０９】
ここで、前記実施の形態では、プレス金型の打刻によって凹部３ａを形成する場合について説明したが、打刻以外のローラなどを用いて凹部３ａを形成してもよい。
【０１１０】
また、前記実施の形態においては、半導体装置がチップダイオードの場合について説明したが、前記半導体装置は、チップダイオードに限定されるものではなく、例えば、３極のトランジスタであってもよく、あるいは、図９に示す他の実施の形態の半導体装置のように、半導体チップ１に半導体集積回路が形成されたＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）などであってもよい。
【０１１１】
すなわち、前記半導体装置は、フレーム部材２ａのチップ搭載部２ｂに半導体チップ１を搭載してなるものであり、かつ、銀めっき３（図２参照）などの接合材によって半導体チップ１とチップ搭載部２ｂとを接合するとともに、半導体チップ１接合後に、前記接合材に多数の空隙部６（図２参照）が形成されているものであればチップダイオード以外のものであってもよい。
【０１１２】
また、前記実施の形態においては、接合材が銀めっき３の場合について説明したが、前記接合材は、例えば、銀ペーストなどであってもよく、あるいは、銀もしくは金などから形成された薄膜シート部材などであってもよい。
【０１１３】
つまり、分散して多数の孔部が設けられた前記薄膜シート部材を接合材として用いるものである。
【０１１４】
この場合、半導体チップ１をフレーム部材２ａのチップ搭載部２ｂに搭載（固定）する際に、前記薄膜シート部材を介して搭載（固定）し、半導体チップ１搭載後に、前記孔部によって形成された多数の空隙部６が半導体チップ１とチップ搭載部２ｂとの接合部７に形成されていればよく、これにより、前記実施の形態の半導体装置（チップダイオード）の場合と同様の作用効果が得られる。
【０１１５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１６】
（１）．半導体チップとフレーム部材のチップ搭載部とを接合した際に、両者を接合する接合材に多数の空隙部が設けられていることにより、両者を接合材によって接合するとともに、前記空隙部によって両者を分割した状態にすることができる。したがって、半導体チップとチップ搭載部とに熱応力が掛かった際に、前記空隙部によってこの熱応力を緩和させることができ、これにより、半導体チップとチップ搭載部との熱膨張係数の差を吸収することができる。その結果、半導体チップにチップクラックが形成されることを防止できる。
【０１１７】
（２）．半導体チップにチップクラックが形成されることを防止できるため、半導体装置の製造マージンを向上させることができる。特に、小形の半導体装置において有効である。
【０１１８】
（３）．半導体チップにチップクラックが形成されることを防止できるため、半導体装置の品質を向上させることが可能になる。特に、小形の半導体装置においてその品質を向上させることができる。
【０１１９】
（４）．接合材の空隙部が格子状に設けられていることにより、半導体チップまたはチップ搭載部に掛かる縦横方向の熱応力をほぼ均等に分散させることができる。これにより、大きな熱応力が掛かった際にもこの熱応力をほぼ均等に分散させることが可能になり、局部的な熱応力の集中を防ぐことができる。
【０１２０】
（５）．接合材が有する空隙部によって前記熱応力を緩和させることができるため、フレーム部材の材料として、銅合金を用いることができる。これにより、フレーム部材のコストを抑えることが可能になり、その結果、半導体装置の製造コストを低減することができる。
【０１２１】
（６）．接合材として銀めっきを用いる際、成形プレスの打刻によってチップ搭載部上の銀めっきに凹部を形成することにより、フレーム部材の切断成形工程内で銀めっきに凹部を形成することができる。これにより、半導体装置の製造工程を新規に増加させることなく、かつ、半導体チップの裏面に複雑な加工を行わずに半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造の実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置における半導体チップとチップ搭載部の接合状態の構造の実施の形態の一例を示す拡大部分断面図である。
【図３】本発明の半導体装置に用いられるリードフレームを形成する薄板の構造の実施の形態の一例を示す部分平面図である。
【図４】（ａ），（ｂ）  は本発明の半導体装置においてチップ搭載部上の接合材に形成された格子状の凹部の構造の実施の形態の一例を示す図であり、（ａ）は拡大部分平面図、（ｂ）は（ａ）のＡ−Ａ断面を示す拡大断面図である。
【図５】本発明による半導体装置の構造の実施の形態の一例を示す斜視図である。
【図６】本発明の他の実施の形態である半導体装置の構造を示す断面図である。
【図７】本発明の他の実施の形態である半導体装置においてチップ搭載部上の接合材に形成された格子状の凹部の構造を示す拡大部分平面図である。
【図８】本発明の他の実施の形態である半導体装置においてチップ搭載部上の接合材に形成された格子状の凹部の構造を示す拡大部分平面図である。
【図９】本発明の他の実施の形態である半導体装置の構造を一部断面にして示す斜視図である。
【符号の説明】
１  半導体チップ
１ａ  裏面
２  リードフレーム
２ａ  フレーム部材
２ｂ  チップ搭載部
２ｃ  リード部
２ｄ  ダムバー
２ｅ  外枠部
２ｆ  アウタリード部
３  銀めっき（接合材）
３ａ  凹部
３ｂ  凸部
４  周辺部
５  封止本体部
６  空隙部
７  接合部
８  金属細線
９  薄板
【図１】
0003575945.tif 000002
【図２】
0003575945.tif 000003
【図３】
0003575945.tif 000004
【図４】
0003575945.tif 000005
【図５】
0003575945.tif 000006
【図６】
0003575945.tif 000007
【図７】
0003575945.tif 000008
【図８】
0003575945.tif 000009
【図９】
0003575945.tif 000010