【事件の表示】
　平成１０年特許願第２４４７７３号「液晶表示装置」拒絶査定不服審判事件〔平成１２年　３月１４日出願公開、特開２０００−　７５８４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１０年８月３１日の出願であって、平成１９年５月２１日（同年５月２９日発送。）に拒絶の理由が通知されたところ、これに対して、平成１９年７月３０日付けで意見書が提出されるとともに、同日付けで手続補正がなされ、これに対して、平成１９年８月１７日付け（同年８月２１日発送。）で拒絶査定がされたところ、これに対して、平成１９年９月２０日に拒絶査定不服審判が請求されたものである。
　
第２．本願発明
　本願の請求項１ないし９に係る発明は、平成１９年７月３０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし９に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。
「【請求項１】　透明絶縁基板上にマトリクス状に配線された複数行分のゲートラインと複数列分の信号ラインとの交点に画素が形成されてなる表示部と、
　前記透明絶縁基板上に設けられて前記複数行分のゲートラインを駆動する垂直駆動回路と、
　所定の時分割数に対応した時系列の信号電位を出力する水平駆動回路と、
　前記水平駆動回路から出力される時系列の信号電位を時分割して前記複数列分の信号ラインのうちの対応する信号ラインに供給する時分割スイッチと、
　前記時分割スイッチをオンさせるためのセレクトパルスを発生するセレクトパルス発生回路とを備え、
　前記セレクトパルスの低レベル側の電位を、前記水平駆動回路から信号電位が書き込まれた前記信号ラインの電位の低レベル側の電位よりも低く設定した
　ことを特徴とする液晶表示装置。」
　
第４．引用例記載の発明
　原査定の拒絶の理由で引用され、本願の出願前に頒布された刊行物である特開平４−５２６８４号公報（以下、「引用例１」という。）には、図面とともに、次の事項が記載されている。
　
（１）「このアクティブマトリクス方式は、液晶表示パネルの各画素にトランジスタ或いはダイオードの制御用素子を有するものであり、この制御用素子にトランジスタを使用したものは、具体的に、ガラス基板上にＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）を形成した構造を有する。
　このＴＦＴによるアクティブマトリクス方式の液晶表示パネル（１）は、例えば第４図及び第５図に示すようにＹ方向に延びてＸ方向に沿って多数本配列したＸ電極であるソースライン（２）（２）・・・と、Ｘ方向に延びてＹ方向に沿って多数本配列したＹ電極であるゲートライン（３）（３）・・・とを、液晶（図示せず）の表面にマトリクス状に配設し、その液晶の裏面側にバンクライトを配置した構造で、上記ソースライン（２）とゲートライン（３）の交差点が画素（４）となり、この画素（４）にトランジスタ（５）及びコンデンサ（６）を接続したものである。上記画素（４）ではトランジスタ（５）がＯＮして液晶での光の透過率が変化すると共にコンデンサ（６）が充電され、上記トランジスタ（５）がＯＦＦしてもコンデンサ（６）の充電電圧による液晶での光の透過状態を次にトランジスタ（５）がＯＮするまでの間保持する。このような方式により液晶表示パネル（１）の画像における画質の向上を図っている。上述のように上記ソースライン（２）にデータに応じた所定の電圧を印加するドライバＩＣ（７）をソースライン（２）に接続している。」（公報第２頁左上欄第２行−同頁右上欄第９行。）
　
（２）「本発明の液晶表示パネル（１１）が従来のものと相異する点は、液晶表示パネル（１１）の各ソースライン（２）（２）・・・の入力側に第２のスイッチング素子（１２）（１２）・・・を設けたことにある。この第２のスイッチング素子（１２）（１２）・・・は、ソースライン（２）（２）・・・とゲートライン（３）（３）・・・とが交差する各画素（４）（４）・・・に設けたトランジスタ（５）（５）・・・と同様、ガラス基板上にＴＦＴを形成すればよい。」（公報第３頁左上欄第１０行−同頁同欄第１９行。）
　
（３）「次に上記構成からなる液晶表示パネル（１１）及びドライバＩＣ（１３）の動作を説明する。
　まず、ドライバＩＣ（１３）では、各データライン（１４）（１４）（１４）の３ビツトのソースデータはフリップフロップ回路（１５）（１５）（１５）で記憶されると共にラッチ回路（１６）（１６）（１６）で所定時間保持される。このラッチ回路（１６）（１６）（１６）から出力されたソースデータは、第１のスイッチング素子（１７）（１７）（１７）を介して出力回路（１８）に送出される。この時、上記第１のスイッチング素子（１７）（１７）（１７）をゲート制御信号（Ｓｌ）の印加により順次ＯＮさせる。これにより出力回路（１８）では、データライン（１４）（１４）（１４）でのソースデータに基づいて所望のスイッチング回路（２０）（２０）・・・を順次ＯＮさせて第１〜第８の中間レベル電圧Ｖ１〜Ｖ８のうち所望の電圧を順次出力する。そして、液晶表示パネル（１１）では上記ドライバＩＣ（１３）の第１のスイッチング素子（１７）（１７）（１７）と同期させて第２のスイッチング素子（１２）（１２）（１２）をゲート制御信号（Ｓ２）により順次ＯＮさせ、出力回路（１８）の１出力（１９）から時分割して送出される所望の第１〜第８の中間レベル電圧Ｖ１〜Ｖ８を所定のソースライン（２）（２）（２）に順次供給する。」（公報第３頁右下欄第１０行−第４頁左上欄第１４行。）
　
（４）図面の図１から、データライン（１４）と、フリップフロップ回路（１５）と、ラッチ回路（１６）と、第１のスイッチング素子（１７）と、出力回路（１８）と、１出力（１９）とを有してなるドライバＩＣ（１３）が、見て取れる。
　
ア．上記摘記事項（１）から、ガラス基板上にマトリクス状にＸ方向に延びてＹ方向に沿って多数本配列したＹ電極であるゲートライン（３）と、Ｙ方向に延びてＸ方向に沿って多数本配列したＸ電極であるソースライン（２）と、前記ソースライン（２）とゲートライン（３）の交差点に画素（４）が形成されてなる液晶表示パネル（１）を、読み取ることができる。
　
イ．上記摘記事項（１）及び当該技術分野の技術常識から、Ｙ方向に沿って多数本配列したＹ電極であるゲートライン（３）を駆動するための駆動回路を、読み取ることができる。
　
ウ．上記摘記事項（３）及び図面の図１から、第１〜第８の中間レベル電圧Ｖ１〜Ｖ８のうちの所望の電圧を出力回路（１８）の１出力（１９）から時分割して順次出力するドライバＩＣ（１３）を、読み取ることができる。
　
エ．上記摘記事項（３）及び図面の図１から、ドライバＩＣ（１３）から時分割して送出される信号を多数本配列したソースライン（２）のうちの所定のソースライン（２）に順次供給するためにゲート制御信号（Ｓ２）により順次ＯＮする第２のスイッチング素子（１２）を、読み取ることができる。
　
オ．上記摘記事項（３）及び当該技術分野の技術常識から、第２のスイッチング素子（１２）を順次にＯＮさせるゲート制御信号（Ｓ2）を発生する回路を、読み取ることができる。
　
カ．上記摘記事項（１）ないし（３）及び当該技術分野の技術常識から、液晶表示パネル（１１）と、ゲートライン（３）を駆動するための駆動回路と、ドライバＩＣ（１３）と、第２のスイッチング素子（１２）とゲート制御信号（Ｓ2）を発生する回路とを備えた液晶表示装置を、読み取ることができる。
　
　したがって、上記摘記事項（１）ないし（３）の記載及び当該技術分野の技術常識からみて、引用例１には、以下の発明が記載されているものと認められる。
「ガラス基板上にマトリクス状にＸ方向に延びてＹ方向に沿って多数本配列したＹ電極であるゲートライン（３）と、Ｙ方向に延びてＸ方向に沿って多数本配列したＸ電極であるソースライン（２）と、前記ソースライン（２）と前記ゲートライン（３）の交差点に画素（４）が形成されてなる液晶表示パネル（１）と、
  Ｙ方向に沿って多数本配列したＹ電極である前記ゲートライン（３）を駆動するための駆動回路と、
　第１〜第８の中間レベル電圧Ｖ１〜Ｖ８のうちの所望の電圧を出力回路（１８）の１出力（１９）から時分割して順次出力するドライバＩＣ（１３）と、
　前記ドライバＩＣ（１３）から時分割して送出される信号を前記多数本配列したソースライン（２）のうちの所定のソースライン（２）に順次供給するためにゲート制御信号（Ｓ２）により順次ＯＮする第２のスイッチング素子（１２）と、
　前記第２のスイッチング素子（１２）を順次にＯＮさせる前記ゲート制御信号（Ｓ2）を発生する回路とを備えた液晶表示装置。」（以下、「引用発明」という。）
  
第５．対比
　本願発明と引用発明とを対比する。
（１）引用発明の「ガラス基板」は、本願発明の「透明絶縁基板」に相当し、以下同様に、「ゲートライン（３）」は「ゲートライン」に、「ソースライン（２）」は「信号ライン」に、「画素（４）」は「画素」に、「液晶表示パネル（１１）」は「表示部」に相当するから、引用発明の「ガラス基板上にマトリクス状にＸ方向に延びてＹ方向に沿って多数本配列したＹ電極であるゲートライン（３）と、Ｙ方向に延びてＸ方向に沿って多数本配列したＸ電極であるソースライン（２）と、前記ソースライン（２）と前記ゲートライン（３）の交差点に画素（４）が形成されてなる液晶表示パネル（１）」は、本願発明の「透明絶縁基板上にマトリクス状に配線された複数行分のゲートラインと複数列分の信号ラインとの交点に画素が形成されてなる表示部」に相当する。
（２）引用発明の「Ｙ方向に沿って多数本配列したＹ電極である前記ゲートライン（３）を駆動するための駆動回路」は、本願発明の「前記透明絶縁基板上に設けられて前記複数行分のゲートラインを駆動する垂直駆動回路」と、「前記複数行分のゲートラインを駆動する垂直駆動回路」との限りにおいて一致する。
（３）引用発明の「第１〜第８の中間レベル電圧Ｖ１〜Ｖ８のうちの所望の電圧を出力回路（１８）の１出力（１９）から時分割して順次出力する」は、本願発明の「所定の時分割数に対応した時系列の信号電位を出力する」に相当し、以下同様に、「ドライバＩＣ（１３）」は「水平駆動回路」に相当するから、引用発明の「第１〜第８の中間レベル電圧Ｖ１〜Ｖ８のうちの所望の電圧を出力回路（１８）の１出力（１９）から時分割して順次出力するドライバＩＣ（１３）」は、本願発明の「所定の時分割数に対応した時系列の信号電位を出力する水平駆動回路」に相当する。
（４）引用発明の「前記ドライバＩＣ（１３）から時分割して送出される信号」は、本願発明の「前記水平駆動回路から出力される時系列の信号電位」に相当し、以下同様に、「前記多数本配列したソースライン（２）のうちの所定のソースライン（２）」は「前記複数列分の信号ラインのうちの対応する信号ライン」に、「第２のスイッチング素子（１２）」は「時分割スイッチ」に相当するから、引用発明の「前記ドライバＩＣ（１３）から時分割して送出される信号を前記多数本配列したソースライン（２）のうちの所定のソースライン（２）に順次供給するためにゲート制御信号（Ｓ２）により順次ＯＮする第２のスイッチング素子（１２）」は、本願発明の「前記水平駆動回路から出力される時系列の信号電位を時分割して前記複数列分の信号ラインのうちの対応する信号ラインに供給する時分割スイッチ」に相当する。
（５）引用発明では、ゲート制御信号（Ｓ２）により、第２のスイッチング素子（１２）を順次にＯＮさせていることから、ゲート制御信号（Ｓ2）としてパルス状の制御信号を使用していることは、当該技術分野の技術常識を勘案して推測するに技術的に明白である。してみると、引用発明の「順次にＯＮさせる前記ゲート制御信号（Ｓ2）」は、本願発明の「オンさせるためのセレクトパルス」に相当するから、引用発明の「前記第２のスイッチング素子（１２）を順次にＯＮさせるゲート制御信号（Ｓ2）を発生する回路」は、本願発明の「前記時分割スイッチをオンさせるためのセレクトパルスを発生するセレクトパルス発生回路」に相当する。
（６）引用発明の「液晶表示装置」は、本願発明の「液晶表示装置」に相当する。
　
　したがって、本願発明と引用発明の両者は、 以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「透明絶縁基板上にマトリクス状に配線された複数行分のゲートラインと複数列分の信号ラインとの交点に画素が形成されてなる表示部と、
　前記複数行分のゲートラインを駆動する垂直駆動回路と、
　所定の時分割数に対応した時系列の信号電位を出力する水平駆動回路と、
　前記水平駆動回路から出力される時系列の信号電位を時分割して前記複数列分の信号ラインのうちの対応する信号ラインに供給する時分割スイッチと、
　前記時分割スイッチをオンさせるためのセレクトパルスを発生するセレクトパルス発生回路とを備えた液晶表示装置。」
　
＜相違点１＞
　垂直駆動回路が、本願発明では、表示部が形成されてなる「透明絶縁基板上に設けられて」いるのに対して、引用発明では、そのことが明確ではない点。
　
＜相違点２＞
　本願発明では、「セレクトパルスの低レベル側の電位を、水平駆動回路から信号電位が書き込まれた信号ラインの電位の低レベル側の電位よりも低く設定した」のに対して、引用発明では、そのことが明確ではない点。
　
第６．判断
　上記相違点１について検討する。
　原査定の拒絶の理由で引用され、本願の出願前に頒布された刊行物である特開平９−２６９５１１号公報（以下、「周知例１」という。）には、図面とともに、次の事項が記載されている。
　
（１）「【００６８】実施例３の構成は・・・・・上記したような問題が生じない。
（実施例４）実施例４は、図９に示すように、画素ＴＦＴが配置されるアクティブマトリクスエリア８２と、アナログスイッチＴＦＴ部８４と、走査ドライバ回路８６とを、多結晶シリコンＴＦＴで形成すると共にガラス基板８０上に一体形成する実施例である。ここでアナログスイッチＴＦＴ部８４では、図１及び図７に示すように、Ｍ（ｎ×ｍ）本の信号線に接続されると共に、ｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチＴＦＴを含む。一体形成を行う場合の製造方法及デバイス構造については、図３を用いて既に説明した通りである。多結晶シリコンＴＦＴは、移動度が高いため、アナログスイッチＴＦＴを形成するものとして最適である。そしてアナログスイッチＴＦＴに要求されるような低いオン抵抗を有する多結晶シリコンＴＦＴを用いれば、走査ドライバ回路の形成も容易である。本実施例では、この点に着目してアナログスイッチＴＦＴ部８４と走査ドライバ回路８６とを一体形成している。そして走査ドライバ回路をガラス基板８０上に形成することで、液晶装置の外形寸法の小型化、コストの低減化を図れる。」
　
　上記周知例１の記載事項によれば、液晶装置（液晶表示装置）において、外形寸法の小型化、コストの低減化などを目的として、走査ドライバ回路をガラス基板上におけるアクティブエリアなどと一体形成する技術は、周知技術にすぎない。
　してみると、引用発明において、電子装置一般において自明な技術課題である小型化、コストの低減化などを目的として、走査ドライバ回路をガラス基板上におけるアクティブエリアなどと一体形成する上記周知技術を採用することに特段の困難性はない。
　
　よって、上記相違点１に係る本願発明の発明特定事項は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得たものである。
　
　上記相違点２について検討する。
　原査定の拒絶の理由で引用され、本願の出願前に頒布された刊行物である特開平８−２０１７６３号公報（以下、「周知例２」という。）には、図面とともに、次の事項が記載されている。
　
（３）「【０００５】ＴＦＴ型には、半導体材料の違いにより、ポリシリコンＴＦＴとアモルファスシリコンＴＦＴとがある。ポリシリコンＴＦＴはアモルファスシリコンＴＦＴに比べ、プロセス温度が高いため基板材料（実用的には石英ガラス）や成膜装置に制約があって大面積化が難しい反面、トランジスタの駆動能力が高くセルフアライン構造であるため微細化に適し、周辺駆動回路（ドライバ）をＬＣＤの表示部であるＬＣＤパネル（ＬＣＤ画素部）と同一基板に作り込むことができるという特徴がある。このドライバとＬＣＤパネルとを同一基板に作り込んだものは、一般にドライバ内蔵型（ドライバ一体型）と呼ばれる。」
　
（４）「【００１３】次に、このように構成されたドライバ内蔵型ＴＦＴ−ＬＣＤの点順次駆動について説明する。まず、ゲートドライバ５１により、各走査線Ｇ1 〜Ｇn の内の１本だけが選択され、走査信号が印加されて立ち上げられる。この１本の走査線Ｇ1 〜Ｇn が立ち上げられている期間が、１水平期間である。
【００１４】１水平期間において、シフトレジスタ５４はクロックCKに同期したシフト動作を行う。従って、各インバータＩ1 〜Ｉn から順番にＨレベル（＝ＶDD）の出力信号が出力される。それに伴って、各ＮＭＯＳトランジスタＴ1 〜Ｔn が順番にオンしてゆき、各データ線Ｄ1 〜Ｄn が１本ずつ順番に選択される。すると、ビデオラインVLからのビデオ信号は、オンしたＮＭＯＳトランジスタＴ1 〜Ｔn を介して選択されたデータ線Ｄ1 〜Ｄn へ送られる。そのため、選択された走査線Ｇ1 〜Ｇn およびデータ線Ｄ1 〜Ｄn の交点の画素セル６１に対して、ビデオ信号が書き込まれる。その結果、１水平期間において、選択された１本の走査線Ｇ1 〜Ｇn に接続される各画素セル６１に対して順番にビデオ信号が書き込まれる。
【００１５】各画素セル６１に対してビデオ信号が書き込まれるしくみは、以下のようになっている。すなわち、ＴＦＴ６２のゲート電極（走査線Ｇ1 〜Ｇn ）に正電圧が印加されると、ＴＦＴ６２がオンして、データ線Ｄ1 〜Ｄn に印加された電圧（ビデオ信号）で液晶セルLCおよび補助容量CSが充電される。一方、ＴＦＴ６２のゲート電極に正電圧が印加されていない期間には、ＴＦＴ６２がオフして、その時点でデータ線Ｄ1 〜Ｄn に印加されていた電圧（ビデオ信号）が液晶セルLCおよび補助容量CSによって保持される。従って、書き込みたい電圧（ビデオ信号）をデータ線Ｄ1 〜Ｄn に与えて走査線Ｇ1 〜Ｇn の電圧を制御することにより、各画素セル６１の液晶セルLCおよび補助容量CSに任意の電圧を保持させておくことができる。この保持電圧に応じて液晶セルLCの透過率が変化し、画像が表示される。」
　
（５）「【００１８】ドライバ内蔵型ＴＦＴ−ＬＣＤの点順次駆動では一般に、制御が簡単なコモン対称駆動法が用いられる。しかし、コモン対称駆動法では、１水平期間内において各画素セル６１の液晶セルLCの両電極間に印加すべき電圧（映像信号電圧Ｖsig ）の振幅に対して、液晶セルLCの表示電極の電圧（≒ビデオ信号）の振幅が２倍以上になるという問題がある。
【００１９】例えば、ビデオ信号のタイムチャートが図６に示すようになっている場合を考えてみる。ビデオ信号は、センター電圧Ｖsig-c （≒共通電圧Ｖcom ）に対して映像信号電圧Ｖsig の振幅分だけ正負に変移する。この例では、Ｖsig-c ＝5.5 Ｖ、±Ｖsig ＝±5 Ｖとしてある。但し、実際のビデオ信号は、センター電圧Ｖsig-c から正負に所定の電圧範囲内（この例では、±1.5 Ｖ）では変移させない。そのため、ビデオ信号の電圧振幅は、負極性において0.5 〜4 Ｖ、正極性において7 〜10.5Ｖになる。
【００２０】従って、映像信号電圧Ｖsig （≒１水平期間内において各画素セル６１に印加すべき電圧）の振幅が0 〜5 Ｖであるのに対し、ビデオ信号（≒液晶セルLCの表示電極の電圧）の電圧振幅は0 〜10.5Ｖと２倍以上になっている。
【００２１】また、点順次駆動は高速で行われることから、高速性を確保するため、ビデオ信号に所定のマージンΔ1 を加えておかなければならない。また、各ＮＭＯＳトランジスタＴ1 〜Ｔn の閾値電圧分の電圧降下を補正するためには、ビデオ信号に所定のマージンΔ2 を加えておかなければならない。
【００２２】従って、それらのマージンΔ（＝Δ1 ＋Δ2 ）＝5.5 Ｖを加えると、ビデオ信号の電圧振幅は0 〜16Ｖになり、映像信号電圧Ｖsig の振幅の３倍以上になってしまう。
【００２３】このように、ビデオ信号の電圧振幅が映像信号電圧Ｖsig の振幅より大幅に大きくなるため、シフトレジスタ５４の出力電圧（インバータＩ1 〜Ｉn の出力電圧）の振幅もそれに合わせて大きくしなければならない。つまり、シフトレジスタ５４へ供給する電源電圧（高電位側電源電圧ＶDDから低電位側電源電圧ＶSSを差し引いたもの；ＶDD−ＶSS）を、ビデオ信号の電圧振幅に対応して高くしなければならない。例えば、図５に示す例では、低電位側電源ＶSS＝0 Ｖ、高電位側電源ＶDD＝16Ｖとし、電源電圧（ＶDD−ＶSS）＝16Ｖにしなければならない。」
　
（６）「【００５２】加えて、シフトレジスタ５４の出力電圧の振幅（＝シフトレジスタ５４の電源電圧；ＶDD1 −ＶSS1 ）が小さくなることにより、アナログスイッチ５３を構成する各ＮＭＯＳトランジスタＴ1 〜Ｔn を微細化することができる。同様に、シフトレジスタ１３の出力電圧の振幅（＝シフトレジスタ１３の電源電圧；ＶDD2−ＶSS2 ）は小さいため、アナログスイッチ１２を構成する各ＰＭＯＳトランジスタｔ1 〜ｔn を微細化することができる。」
　
　上記摘記事項（５）の段落【００２０】における「ビデオ信号（≒液晶セルLCの表示電極の電圧）の電圧振幅は
0 〜10.5Ｖ
0.5〜10.5Ｖ
　同様に、段落【００２２】における「従って、それらのマージンΔ（＝Δ1 ＋Δ2 ）＝5.5 Ｖを加えると、ビデオ信号の電圧振幅は0 〜16Ｖになり」は、「従って、それらのマージンΔ（＝Δ1 ＋Δ2 ）＝5.5 Ｖを加えると、ビデオ信号の電圧振幅は0 .5〜16Ｖになり」と記載すべき、明白な誤記である。
　
　本願の出願前に頒布された刊行物である特開平８−２０１７６３号公報（以下、「周知例３」という。）には、図面とともに、次の事項が記載されている。
　
（７）「【００１２】点順次駆動方式は、サンプリングした映像信号をデータ信号線ＳＬ…に直接書き込む方式である。点順次駆動方式のデータ信号線駆動回路１０３は、図２２に示すように、シフトレジスタ１１１と、ラッチ回路１１２…と、サンプリングスイッチ１１３…とを備えている。このデータ信号線駆動回路１０３において、シフトレジスタ１１１に入力されたスタートパルスＴＩＭ（タイミング信号）がクロック信号ＣＬＫに同期してシフトされる。この結果出力されたパルスが、ラッチ回路１１２を経てサンプリングスイッチ１１３に与えられる。そのパルスによりサンプリングスイッチ１１３が閉じると、映像信号ＤＡＴＡは、サンプリングスイッチ１１３を通じてデータ信号線ＳＬi,ＳＬi+1 …に与えられる。
【００１３】点順次駆動方式のデータ信号線駆動回路１０３は、映像信号ＤＡＴＡをサンプリングスイッチ１１３…を介してデータ信号線ＳＬi,ＳＬi+1 …に転送するようになっているので、駆動回路としての規模は小さくなるが、書き込み時間が短くなり、そのために大画面化に対応するには制約がある。
【００１４】上記のサンプリングスイッチ１１３は、図２３に示すように、通常、サンプリング能力の点および映像信号のレベル変動を抑えられる点から、ＣＭＯＳ構造とすることが望ましい。サンプリングスイッチ１１３は、ｎチャネルトランジスタ１１３ａと、ｐチャネルトランジスタ１１３ｂとが並列接続されたトランスミッションゲートであり、ｎチャネルトランジスタ１１３ａが２個のインバータ１１４・１１５で駆動される一方、ｐチャネルトランジスタ１１３ｂが１個のインバータ１１６で駆動されるようになっている。これにより、ｎチャネルトランジスタ１１３ａおよびｐチャネルトランジスタ１１３ｂは、ゲート電極にそれぞれ逆極性の制御信号（ゲート電圧）が与えられて同時に導通し、映像信号ＤＡＴＡを取り込む。」
　
（８）「【００２２】点順次駆動方式のデータ信号線駆動回路１０３の電源電圧（ＣＭＯＳサンプリングスイッチの制御信号となる電圧）は、低電圧側と高電圧側とで個別に設定される。すなわち、低レベルの電源電圧は、ｎＭＯＳサンプリングトランジスタが映像信号を１水平期間だけ保持でき、かつ、ｐＭＯＳサンプリングトランジスタが映像信号を所定の時間内に書き込むことができるように与えられる。一方、高レベルの電源電圧は、ｐＭＯＳサンプリングトランジスタが映像信号を１水平期間だけ保持でき、かつ、ｎＭＯＳサンプリングトランジスタが映像信号を所定の時間内に書き込むことができるように与えられる。
【００２３】実際の電源電圧は、保持特性で制限されることが多いので、ここでは保持特性を考慮した場合について述べる。具体的には、液晶の飽和電圧をＶsat 、ｎＭＯＳサンプリングトランジスタの閾値電圧をＶth(n) 、ｐＭＯＳサンプリングトランジスタの閾値電圧をＶth(p) 、サンプリングトランジスタのオフマージンをＶoff(SD) とすると、データ信号線駆動回路の低電圧側電位ＶSLおよび高電圧側電位ＶSHは、映像信号の中心値を基準としたとき、それぞれ次のようになる。
【００２４】
      ＶSL＝−Ｖsat ＋Ｖth(n) −Ｖoff(SD) 
      ＶSH＝Ｖsat ＋Ｖth(p) ＋Ｖoff(SD)                         …（２）
なお、オフマージンは、保持時にサンプリングトランジスタのゲート電極に与える電圧の余裕分である。」
　
　本願の出願前に頒布された刊行物である特開昭６３−２６１２２８号公報（以下、「周知例４」という。）には、図面とともに、次の事項が記載されている。
　
（９）「〔発明が解決しようとする問題点〕
　上記従来技術は、ＴＦＴによる液晶表示装置の駆動の概略を与えるものであるが、良好な画質を得るという観点から、ゲート電圧、データ信号電圧相互の大小関係については明らかにされていなかった。
　本発明の目的は、これら駆動電圧条件に関する必須条件を与えることにある。
〔問題点を解決するための手段〕
　上記目的は、第４図に示すように、ＴＦＴのゲート選択電圧Ｖsとデータ信号の最大値ＶDMAXとの間にＶｓ−ＶDMAX＞ＶTなる関係をもたせることで達成される。更に、ゲート非選択電圧ＶNSとデータ信号の最小値ＶDMINの間にＶNS＜ＶDMIN−ΔＶなる関係をもたせることにより一層画質が向上し、好ましい。ここにＶTはＴＦＴのしきい値電圧であり、またΔＶはＴＦＴがＯＮからＯＦＦになる時に寄生容量Ｃgsおよび液晶容量ＣLCの影響による画素部の電圧降下分である。
〔作用〕
Ｖs−ＶDMAX＞ＶTなる関係を満足することによって全ての画像信号に対してＴＦＴが十分にオン状態になるので、信号書込み十分に行なわれる。またあわせてＶNS＜ＶDMIN−ΔＶなる関係をもたせればＴＦＴのソース電圧がゲート電圧より低下することを防止することができ、ＴＦＴが誤りオンすることはなく十分な信号保持を実現できる。」（公報第２頁左上欄第１９行−同頁左下欄第５行。）
　
　上記周知例２における段落【００１４】の「１水平期間において、シフトレジスタ５４はクロックCKに同期したシフト動作を行う。従って、各インバータＩ1 〜Ｉn から順番にＨレベル（＝ＶDD）の出力信号が出力される。それに伴って、各ＮＭＯＳトランジスタＴ1 〜Ｔn が順番にオンしてゆき・・・」との記載、及び、段落【００２３】の「このように、ビデオ信号の電圧振幅が映像信号電圧Ｖsig の振幅より大幅に大きくなるため、シフトレジスタ５４の出力電圧（インバータＩ1 〜Ｉn の出力電圧）の振幅もそれに合わせて大きくしなければならない。つまり、シフトレジスタ５４へ供給する電源電圧（高電位側電源電圧ＶDDから低電位側電源電圧ＶSSを差し引いたもの；ＶDD−ＶSS）を、ビデオ信号の電圧振幅に対応して高くしなければならない。例えば、図５に示す例では、低電位側電源ＶSS＝0 Ｖ、高電位側電源ＶDD＝16Ｖとし、電源電圧（ＶDD−ＶSS）＝16Ｖにしなければならない。」との記載、並びに、段落【００５２】の「加えて、シフトレジスタ５４の出力電圧の振幅（＝シフトレジスタ５４の電源電圧；ＶDD1 −ＶSS1 ）が小さくなることにより、・・・。」との記載から、シフトレジスタ５４の出力電圧、即ち、各ＮＭＯＳトランジスタＴ1 〜Ｔnのゲートに入力される制御電圧が、0 Ｖ又は16Ｖであることを読み取れる。
　よって、上記周知例２には、液晶表示装置において、映像信号をサンプリングするための各ＮＭＯＳトランジスタＴ1 〜Ｔnをオフさせるため電位を、即ちＮＭＯＳトランジスタの低レベル側の電位（＝0 Ｖ）を、以前にビデオ信号が書き込まれたデータ線の電位の低レベル側の電位（＝0.5Ｖ）よりも低く設定することが示されており、してみると、ＮＭＯＳトランジスタの低レベル側の電位をそのような電位に設定することは、液晶表示装置の通常の使用において当業者が当然に採用している技術にすぎない。
　また、上記周知例３の摘記事項（５）に示された式（２）は、一般化されたサンプリングトランジスタにおいて守るべき電位のレベルを示すものであり、例えば、本願発明の「時分割スイッチ」は、上記摘記事項（５）に示された式（２）のｎＭＯＳサンプリングトランジスタの閾値電圧Ｖth(n)を０Ｖとした場合に相当する。してみると、上記式（２）は、ＶSL＝−Ｖsat−Ｖoff(SD)となり、 液晶表示装置において、映像信号のサンプリングトランジスタをオフさせるため電位が、即ちｎＭＯＳトランジスタの低レベル側の電位である上記ＶSLが、以前に映像信号が書き込まれたデータ線の電位の低レベル側の電位、即ち液晶の飽和電圧である上記−Ｖsat よりも低い電位に設定されることは、サンプリングトランジスタのオフマージンであるＶoff(SD)が減算されていることから明白である。よって、映像信号のサンプリングトランジスタをオフさせるため電位を、以前に映像信号が書き込まれたデータ線の電位の低レベル側の電位よりも低い電位に設定することは、液晶表示装置の通常の使用において当業者が当然に採用している技術にすぎない。
　また、上記周知例４の記載事項によれば、液晶表示装置において、ＴＦＴが誤ってオンすることはなく十分な信号保持を実現するために、ＴＦＴの非選択電位をデータ信号の最小値よりも低く設定すること、即ち、ＴＦＴのゲート電位を該ＴＦＴのソース電位よりも低くなることがないように設定することは、液晶表示装置の通常の使用において当業者が当然に採用している技術にすぎない。
　
　してみると、上記引用発明において、第２のスイッチング素子（１２）をオン・オフさせるためのゲート制御信号（Ｓ2）の低レベル側の電位を、ドライバＩＣ（１３）から所望のレベルの電圧が書き込まれたソースライン（２）の電位の低レベル側の電位よりも低く設定することは、当業者が当然に採用している技術であると言わざるを得ない。
　
　よって、上記相違点２に係る本願発明の発明特定事項は、引用発明に上記当業者が当然に採用している技術を適用することにより当業者が容易に想到し得たものである。
　
　そして、本願発明の奏する効果も、引用例１の記載及び周知例１ないし４に記載された事項から当業者が予測可能な範囲内のものである。
　したがって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
第７．むすび
　以上のとおりであるから、本件出願の請求項１に係る発明（本願発明）は特許法第２９条第２項の規定により特許を受けることができないものであり、その余の請求項２ないし９に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
　よって、結論のとおり審決する。