(57)【特許請求の範囲】
【請求項１】
一定のゲインを有し無入力状態にされ且つ予め求めた周波数帯域の１／ｆゆらぎ成分を取り出すように時定数が設定された演算増幅器と、該演算増幅器の出力信号中の直流成分のみを反転して取り出すように時定数が設定されたローパスフィルタと、該演算増幅器の出力信号と該ローパスフィルタの出力信号とを加算する加算器と、該加算器の出力信号が所定の閾値電圧を越えたときのみパルス信号を発生する比較器と、該パルス信号と入賞パルス信号とが一致したとき大当たりパルス信号を発生するゲート回路と、を備えたことを特徴とするパルス発生回路。
【請求項２】
該閾値電圧が調整可能になっていることを特徴とした請求項１に記載のパルス発生回路。
【請求項３】
該比較器及び該ゲート回路の後段にそれぞれ所定のパルス幅に変換するためのモノマルチ回路を設けたことを特徴とする請求項１又は２に記載のパルス発生回路。
【請求項４】
該演算増幅器の後段に雑音除去用の演算増幅器を設けたことを特徴とする請求項１乃至３のいずれかに記載のパルス発生回路。
【請求項５】
請求項１乃至４のいずれかに記載のパルス発生回路を備えた遊技機。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はパルス発生回路に関し、特にパチンコ機、スロットマシン、又はゲーム機等の入賞（当たり）機能を有する遊技機における大当たりパルスの発生回路に関するものである。
【０００２】
【従来の技術】
従来より入賞機能を有する遊技機においては、一定時間枠（例えば５０ミリ秒）毎に“１”づつカウントアップし、所定の数値（例えば２５０）となったら“０”にクリアして初めからカウントアップするというパルスカウント周期を有している。
【０００３】
このようなパルスカウント周期において入賞が発生したときには、その入賞タイミングでのカウント値を記憶し、この記憶したカウント値が予め「大当たり」と決めた数値と一致したときに大当たりパルスを発生させている。
【０００４】
上記の場合、入賞タイミングがランダムであると考えられるため、大当たりの発生確率はランダムに近くなるが、完全なランダムに発生する訳ではない。
【０００５】
そこで、別の数値の選定手段として完全にランダムなホワイトノイズ源を使用するものが考えられるが、このホワイトノイズ源は発生源の理由が不明であるため、遊技機として使用されていないのが現状である。
【０００６】
【発明が解決しようとする課題】
現在使用されているような大当たりパルスの発生回路を組み込んだ遊技機では、上記のように大当たりの発生確率はランダムに近くなるが、その間隔は人間の感性に全く無関係であるため、面白味を人間に与えることができず飽きさせる要因となっていた。
【０００７】
したがって本発明は、大当たりの発生確率がランダムに近いとともに人間の感性に合うように大当たりの発生確率にゆらぎを持たせたパルス発生回路を提供することを目的とする。
【０００８】
【課題を解決するための手段及び作用】
（１）上記の目的を達成するためには、大当たりの発生がランダムに近いとともに人間の感性に合うようにする必要がある。
【０００９】
ここで、本発明者の一人（武者利光）は長年に渡って「１／ｆゆらぎ」に関する研究を行って来ており、多くの刊行物（例えば応用物理学会誌１９６５年４２７  〜４３５  頁等）において次のような要旨の論文発表を行っている。
【００１０】
すなわち、そこでは、「１／ｆゆらぎは人間に快適な気分を与えるゆらぎであり、１／ｆゆらぎが快適感を与える理由は人体の基本的なリズムの変動が１／ｆパワースペクトルを持つことに由来する。言い換えれば、人間は同じ刺激を継続的に受けると飽きが来る反面、これと逆に余り変化の激しい刺激は却って不快感を伴うということから、この両者を適当に併せ持つゆらぎが１／ｆゆらぎである。」と述べている。
【００１１】
このような「１／ｆゆらぎ」に基づけば人間の感性に指向していろいろな快適感を与えることができることに鑑み、例えば特願平１−２５１１４７号においては「１／ｆゆらぎ」を噴水に応用しており、また特願平１−２５１１４８号においてはシャワーに応用するなど、種々の技術にこの「１／ｆゆらぎ」の概念を適用させてそれぞれに快適感を与える提案を行っている。
【００１２】
従って、この「１／ｆゆらぎ」の概念を応用すれば人間の感性に合った大当たりのパルス発生が実現できることになる。
【００１３】
（２）そこで、まず、「１／ｆゆらぎ」を発生する回路について説明する。
【００１４】
上記の「１／ｆゆらぎ」を応用した技術においては「１／ｆゆらぎ」を発生する回路が種々提案されており、その内の１つとして、コンピュータの内部に設けたＲＯＭに「１／ｆゆらぎ」を有する数値列を記憶させておき、この記憶値をディジタル信号としてコンピュータより出力させて１／ｆゆらぎパルスを発生させるものがある。
【００１５】
しかしながら、このようにコンピュータを用いたものはＲＯＭに記憶する数値列の数が有限であることから、その有限性を越えると数値列は繰り返すこととなり、従って完全な１／ｆゆらぎを発生させることはできない。
【００１６】
また、別の「１／ｆゆらぎ」の発生回路としては、固体カーボンの両端に直流電源を与え、その固体カーボンに流れる直流電流と１／ｆゆらぎ電流とから１／ｆゆらぎ電流だけを取り出し、この取り出した１／ｆゆらぎ電圧を増幅し、この増幅した１／ｆゆらぎ電圧によって電圧を変調した電源を使用したものがある。
【００１７】
しかしながら、この場合には、固体カーボンを用いるため回路全体として集積回路（ＩＣ）化できないという問題があり、また固体カーボン自体は受動素子であるため、この固体カーボンに流れる電流から１／ｆゆらぎ電圧を発生させる場合、増幅段数が多くなってしまい回路の規模を大きくしてしまうという欠点がある。
【００１８】
（３）そこで本発明では、コンピュータを用いず且つＩＣ化が可能で回路構成が簡単な１／ｆゆらぎを生ずる信号波形の発生回路を用いて大当たりのパルスを発生する回路とした。
【００１９】
全ての電気的な導体の抵抗（上記の固体カーボン等）は熱的な雑音電圧を発生しており、このパワースペクトル（密度）は周波数に依存しない所謂白色雑音であり、図１の特性＜ＧＡＩ  ＩＤ＝０００１＞に示すように４ｋＴＲ（ｋはボルツマン定数、Ｔは試料の絶対温度、Ｒは抵抗の値）になる。
【００２０】
一方、電気的な導体の抵抗値は熱平衡状態で図１に示すような１／ｆゆらぎ特性＜ＧＡＩ  ＩＤ＝０００２＞を呈することも知られている。
【００２１】
すなわち、電気導体に直流電流を流すと図１に示すように一定の周波数（図示の例では５Ｈｚ）  以下の低周波数領域では抵抗値の１／ｆゆらぎによって発生する１／ｆスペクトルを持つ電圧が現れ、この低周波数領域より高い高周波数領域において熱雑音特性＜ＧＡＩ  ＩＤ＝０００１＞が支配的になっている。
【００２２】
そして更に、図１に示したようなパワースペクトル特性は電気的な導体だけではなく演算増幅器（固定アンプ）にも適用されることが実験により判った。
【００２３】
すなわち、演算増幅器に直流電流を与えると、直流電圧と熱雑音と１／ｆゆらぎとが混在した特性＜ＧＡＩ  ＩＤ＝０００３＞（太線で図示）が得られるので、熱雑音による高周波数成分と直流成分を取り除けば純粋に１／ｆゆらぎ電圧が得られることになる。
【００２４】
そこで本発明では、演算増幅器を用意し、この演算増幅器から図１に示した１／ｆゆらぎ成分に対応した低周波数成分のみを取り出そうとするものである。
【００２５】
この演算増幅器は一定の利得を有するものであるが、その入力端子には何も接続されず短絡されることにより無入力状態に設定されている。
【００２６】
ただし、無入力状態であっても演算増幅器の内部に起電力を持っているため熱雑音電圧と１／ｆゆらぎ電圧とが発生する。言い換えれば、熱雑音電圧と１／ｆゆらぎ電圧のみを発生するために演算増幅器の入力を“０”にしている。
【００２７】
すなわち、演算増幅器の増幅部分はトランジスタであるが、これに直流電源を加えなければトランジスタの内部では熱雑音による起電力（電子の熱運動によって生じる起電力）のみが存在するが、利得を得るため直流電源を与えるとトランジスタを構成している半導体抵抗が１／ｆゆらぎ電圧を出力することとなり熱雑音に加わって一緒に増幅される形となる。
【００２８】
従って、この演算増幅器では１／ｆゆらぎ電圧のみを取り出すために時定数を有し、図１に示したような予め求めたパワースペクトル特性における１／ｆゆらぎ成分に対応した周波数成分のみを取り出している。
【００２９】
そして、このように演算増幅器の出力信号をローパスフィルタに与えると、このローパスフィルタでは演算増幅器の出力信号中の直流成分（非常に低い周波数成分）のみを反転して取り出すように時定数が設定されているので、この反転した直流成分を加算器において演算増幅器の出力とともに加算すると、上記の演算増幅器の出力から直流成分が取り除かれ、最終的に１／ｆゆらぎ波形が発生されることとなる。
【００３０】
この場合の１／ｆゆらぎ波形はアナログ波形であり、ＲＯＭ化された数値列による１／ｆゆらぎ波形とは異なり、くり返しのない１／ｆゆらぎ波形となる。
【００３１】
このようにして本発明では、一定のゲインを有し無入力状態にされ且つ予め求めたパワースペクトル特性における１／ｆゆらぎ成分のみを取り出すように時定数が設定された演算増幅器と、該演算増幅器の出力信号中の直流成分のみを反転して取り出すように時定数が設定されたローパスフィルタと、該演算増幅器の出力信号と該ローパスフィルタの出力信号とを加算する加算器とにより１／ｆゆらぎアナログ波形が得られる。
【００３２】
（４）そして本発明では更に上記の１／ｆゆらぎアナログ波形から発生確率が１／ｆゆらぎを呈するパルス系列を得るために、上記の加算器から出力される１／ｆゆらぎアナログ波形と所定の閾値電圧とを比較器に与える。
【００３３】
比較器では、１／ｆゆらぎアナログ波形が該所定の閾値電圧を越えたときのみパルス信号を発生するので、このパルス信号は発生確率が１／ｆゆらぎを呈するパルス列となる。
【００３４】
そして、このようにして得た１／ｆゆらぎパルス信号を入賞パルス信号とともにゲート回路に送る。このゲート回路に与えられる入賞パルス信号と１／ｆゆらぎパルス信号とが一致したとき大当たりパルス信号を該ゲート回路から発生させる。
【００３５】
これにより、入賞は一定の確率の下に発生するが、この入賞に基づく大当たりの間隔はランダム状態に近いが「１／ｆゆらぎ」で変化させることができ、利用する人間の感性に合った大当たりが発生するので、飽きさせない。
【００３６】
（５）上記の閾値電圧は調整可能であり、この場合、該閾値電圧が変化しても大当たりの確率が変化するだけで、大当たりが１／ｆゆらぎを呈することには変わりがない。
【００３７】
（６）また、上記の比較器及びゲート回路の後段にそれぞれ所定のパルス幅に変換するためのモノマルチ回路を設けることが好ましい。
【００３８】
（７）なお、上記の演算増幅器の後段に雑音除去用の別の演算増幅器を設ければ更にきれいな１／ｆゆらぎ成分を抽出することが可能となる。
【００３９】
【実施例】
以下、本発明に係るパルス発生回路の実施例を、該パルス発生回路を構成する「１／ｆゆらぎ波形発生回路」と「大当たりパルス発生回路」に分けて説明する。
【００４０】
（１）１／ｆゆらぎ波形発生回路：図２〜図４
図２に示す１／ｆゆらぎ波形発生回路の実施例において、１は演算増幅器であり、２は演算増幅器１に接続された雑音除去用の別の演算増幅器であり、３は演算増幅器２に接続されたローパスフィルタであり、そして、４はローパスフィルタ３の出力信号と演算増幅器２の出力信号とを入力して１／ｆゆらぎ波形を発生するための加算器である。
【００４１】
また、演算増幅器１は、オペアンプＯＰ１と、このオペアンプＯＰ１の反転入力端子（−端子）に一端が接続された入力抵抗ｒ１（例えば１００Ω）と、オペアンプＯＰ１の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ２（例えば３３ＫΩ）と、この抵抗ｒ２と並列に接続されたコンデンサｃ１（例えば１μＦ）とで構成されており、特徴的なことは入力抵抗ｒ１の他端、すなわち入力端子が接地されて無入力状態になっている点である。なお、オペアンプＯＰ１の非反転入力端子（＋端子）は後述するその他のオペアンプと同様に接地されている。
【００４２】
演算増幅器１の後段に接続された演算増幅器２は、オペアンプＯＰ２と、このオペアンプ２の反転入力端子とオペアンプＯＰ１の出力端子との間に接続された入力抵抗ｒ３（例えば１０Ω）と、オペアンプＯＰ２の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ４（例えば３３ＫΩ）と、この抵抗ｒ４と並列接続されたコンデンサｃ２（例えば０．１μＦ）とで構成されている。
【００４３】
さらにローパスフィルタ３は、オペアンプＯＰ３と、このオペアンプＯＰ３の反転入力端子とオペアンプＯＰ２の出力端子との間に接続された入力抵抗ｒ５（例えば１００ＫΩ）と、オペアンプＯＰ３の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ６（例えば１００ＫΩ）と、この抵抗ｒ６に並列接続されたコンデンサｃ３（例えば１０μＦ）とで構成されている。
【００４４】
そして、加算器４は、オペアンプＯＰ４と、このオペアンプＯＰ４の反転入力端子とオペアンプＯＰ２の出力端子との間に接続された加算用の入力抵抗ｒ７（例えば１２ＫΩ）と、オペアンプＯＰ４の反転入力端子とオペアンプＯＰ３の出力端子との間に接続されたやはり加算用の入力抵抗ｒ８（例えば１２ＫΩ）と、オペアンプＯＰ４の反転入力端子と出力端子との間に接続されたフィードバック用の抵抗ｒ９（例えば１２ＫΩ）とで構成されている。
【００４５】
このような実施例の動作においては、まず演算増幅器１において、図１に示した周波数帯パワースペクトル特性における低周波数領域（例えば５Ｈｚ以下の周波数領域）の１／ｆゆらぎ成分のみを増幅して取り出している。
【００４６】
これを図３を用いて詳しく説明する。
【００４７】
図３は演算増幅器を一般的に示したもので、入力電圧をＶｉｎ、オペアンプＯＰの反転入力端子の電圧をＶａ  、そして出力電圧をＶｏｕｔ  とすると、これらの電圧はインピーダンスＺ１  及びＺ２  を用いることにより次式のように表すことができる。
【００４８】
【数１】
0003556318.tif 000002
【００４９】
そして、このオペアンプＯＰの利得をＧとすると、Ｖｏｕｔ  ＝Ｇ・Ｖａ  であるので、次式が得られる。
【００５０】
【数２】
0003556318.tif 000003
さらに上記の式（２）を書き直すと次式のように表すことができる。
【００５１】
【数３】
0003556318.tif 000004
【００５２】
この場合、オペアンプＯＰの利得は無限大と考えてよいから、Ｖｏｕｔ  ＝−Ａ・ＶｉｎとなりＡが実効利得になる。
【００５３】
そして、インピーダンスＺ１＝Ｒ１，Ｚ２＝Ｒ２であるなら実効利得Ａは実数で定数となる。
【００５４】
一方、フィードバック用のインピーダンスＺ２  が図２に示した実施例のように抵抗ｒ２とコンデンサｃ１との並列回路で構成されていると、その利得はＡ＝１／（１＋ｊωτ）（ただしτ＝ｒ２×ｃ１の時定数）になる。
【００５５】
従って、ωτ≫１ではオペアンプＯＰの出力は極端に低下した形でローパスフィルタになる。
【００５６】
すなわち、入力抵抗ｒ１が接地されていることによってＶｉｎ＝０であっても、オペアンプＯＰ１には内部起電力があるため、熱雑音電圧と１／ｆゆらぎ電圧がともに増幅されて出力端子に現れる。
【００５７】
このような出力電圧をＶとし利得をＧとすると、入力抵抗ｒ１にはＶ／Ｇなる電圧源がつながれているときと等価な電圧（入力換算等価雑音電圧）となっていると考えることができる。
【００５８】
従って、このような入力電圧Ｖ／Ｇが増幅されるのは低周波数成分のみである。すなわち、上記のようにωτ≫１の関係の場合、高周波数成分はコデンサｃ１を通過してしまうため利得が無くなり低周波数成分のみが増幅され、以てローパスフィルタとしての演算増幅器として出力電圧を発生することになる。
【００５９】
そして、この場合の低周波数成分と高周波数成分の分離は図１に示したようにオペアンプＯＰの周波数帯パワースペクトル特性が１／ｆゆらぎ特性＜ＧＡＩ  ＩＤ＝０００２＞から熱雑音電圧特性＜ＧＡＩ  ＩＤ＝０００１＞に切り替わる周波数（例えば５Ｈｚ）を境目とするために抵抗ｒ２＝３３ＫΩとし、コンデンサｃ１＝１μＦとして、時定数＝３３ＫΩ×１μＦ＝０．３３秒、すなわち３０／２π＝５Ｈｚ以下の低周波数成分だけを出力して後段に与えるようにしている。
【００６０】
２段目の演算増幅器２は雑音除去用のものであり、抵抗ｒ４とコンデンサｃ２によって低周波数通過成分を第１段の演算増幅器１よりも広く５０Ｈｚにとっている。
【００６１】
なお、この演算増幅器２は本発明に不可欠なものではなく、これを演算増幅器１の後段に設けることによりより雑音を取り除くことができるものとして好ましものである。
【００６２】
このようにして演算増幅器２の出力から得られた波形が図４（ａ）に示されており、これより判るようにこの波形には直流成分が含まれている。
【００６３】
そこでローパスフィルタ３において、オペアンプＯＰ２の出力信号（ａ）から直流成分を除去するために、抵抗ｒ６とコンデンサｃ３とにより時定数＝１００ＫΩ×１０μＦ＝１秒に設定したときの周波数として約０．１Ｈｚを遮断周波数としてこれより低い周波数成分、すなわちほぼ直流と見做せる成分を通過させて加算器４に送っている。
【００６４】
ただし、このローパスフィルタ３においては、オペアンプＯＰ３で反転された形で加算器４に送られる。
【００６５】
従って加算器４においては、入力抵抗ｒ７に入力されるオペアンプＯＰ２の出力信号（ａ）と、入力抵抗ｒ８に入力されるオペアンプＯＰ３の出力信号とをフィードバック抵抗ｒ９とともに加算（利得は１）することにより、オペアンプＯＰ２の出力信号（ａ）の直流成分が除去されて、図４（ｂ）に示すように１／ｆゆらぎ成分の波形のみが出力されることとなる。
【００６６】
なお、第２段目の演算増幅器２におけるオペアンプＯＰ２の内部からも雑音が加わることになるが、これは入力成分に対して無視することができる。すなわち、オペアンプは三端子であり一つは接地されているので、反転入力端子に＋電圧が加えられると利得が大きい（約１０００）ので出力端子が極端に下がろうとし、インピーダンスＺ１  とＺ２  とでこの電圧が分割されて入力にフィードバックされて入力の電圧を下げるように働くので、結局これらの比で決まる電圧が出力端子に現れるからである。
【００６７】
なお、図２に示した実施例においては、種々の値の抵抗値およびコンデンサは図１に示した周波数帯パワースペクトル特性を満たす限りその他の色々な値を用いることができることは言うまでもない。
【００６８】
（２）大当たりパルス発生回路：図５，図６
図５は図２に示した１／ｆゆらぎ波形発生回路に接続され且つ１／ｆゆらぎ波形発生回路で発生された１／ｆゆらぎ波形信号を利用して大当たりパルス信号を発生するための回路の実施例を示したものである。
【００６９】
この実施例では、図２に示した加算器４の出力信号（１／ｆゆらぎ波形信号）と所定の閾値電圧とを比較して１／ｆゆらぎ波形信号が該閾値電圧を越えたときのみパルス信号を発生する比較器（コンパレータ）５と、該比較器５から出力されるパルス信号と入賞パルス信号とを入力して両者が同時に発生したときに大当たりパルス信号を発生するＡＮＤゲート回路６と、を備えている。
【００７０】
また、比較器５の反転入力端子には加算器４との間に入力抵抗ｒ１０（例えば１２ｋΩ）が接続されており、非反転入力端子には上記の所定閾値電圧を設定するための固定抵抗ｒ１１（例えば１２ｋΩ）と可変抵抗ｒ１２（例えば２５ｋΩ）が接続されている。なお、可変抵抗ｒ１２の両端は「＋１５Ｖ」と「−１５Ｖ」との間に接続されており、その接点を移動させることにより固定抵抗ｒ１１との分圧値をトリマー調整することができる。
【００７１】
さらに、比較器５の出力端子は、プルアップ抵抗ｒ１３（例えば１ｋΩ）を介して「＋５Ｖ」のバイアス電源に接続されている。
【００７２】
さらに、比較器５とＡＮＤゲート回路６との間及びＡＮＤゲート回路６の後段には、それぞれの出力パルスを一定パルス幅の信号に変換するためのモノマルチ回路５及び８を挿入することが好ましい。
【００７３】
このような大当たりパルス信号の発生回路の動作においては、まず比較器５の閾値電圧が抵抗ｒ１２により“０”Ｖ（抵抗の中点）に設定されているものとする。
【００７４】
したがって、比較器５は加算器４から図４（ｂ）に示す１／ｆゆらぎ波形信号を入力したとき、この１／ｆゆらぎ波形がゼロ交差して正電圧になるときバイアス電源により「＋５Ｖ」にプルアップされたパルス波形信号を発生する（図６（ａ）参照）。
【００７５】
このパルス波形は点線で図示したように１／ｆゆらぎ波形に依存して種々のパルス幅となるため、モノマルチ回路７により一定パルス幅の信号に整形しておくことが好ましい。
【００７６】
このようにして発生されたパルス波形信号がＡＮＤゲート回路６に送られると、このＡＮＤゲート回路６には同図（ｂ）に示す入賞パルスが与えられているので、同図（ａ）のパルス波形との論理積により同図（ｃ）に示すような大当たりパルス信号が出力されることとなる。
【００７７】
この場合にも、この大当たりパルス信号の波形は種々のパルス幅となり得るため、モノマルチ回路８により一定パルス幅の信号に変換し、後続の処理回路でのディジタル処理が容易になるようにすることが好ましい。
【００７８】
上記の場合、可変抵抗ｒ１２を調整することにより閾値電圧を上げて行くと、閾値との交差回数は減少する。
【００７９】
この結果、入賞パルスと同着になるパルスが減少することになり、大当たりの確率は下がるものの、１／ｆゆらぎには変化がない。
【００８０】
すなわち、連続波のパワースペクトルをＳ（ｆ）  とし、単位時間当たりのゼロ交差の回数のゆらぎを表すスペクトルをＳｐ（ｆ）とすると、次式のようになる。
【００８１】
【数４】
0003556318.tif 000005
【００８２】
また、ゼロでない閾値ａと交差する回数／時間のゆらぎスペクトルは、次式のようになる。
【００８３】
【数５】
0003556318.tif 000006
【００８４】
この場合、１／ｆゆらぎではα＝１であるから、次式のようになる。
【００８５】
【数６】
0003556318.tif 000007
【００８６】
したがって、上記のように閾値レベルによらず大当たりパルス信号の発生は１／ｆゆらぎとなる。
【００８７】
【発明の効果】
以上説明したように本発明に係るパルス発生回路によれば、演算増幅器を無入力状態にし且つ予め求めた周波数帯域の１／ｆゆらぎ成分のみを取り出すように時定数を設定し、この演算増幅器の出力信号中の直流成分をローパスフィルタで反転した形で取り出し加算器で該演算増幅器の出力信号に加算することによりアナログ１／ｆゆらぎ波形を発生し、この１／ｆゆらぎ波形が所定の閾値電圧を越えたときのみ発生されるパルス信号が入賞パルス信号と同着したとき大当たりパルス信号を発生するように構成したので、人間の感性に合った形で大当たりパルス信号を発生させることができ遊技機の利用者に飽きさせることのない継続使用が期待できる。
【００８８】
また、くり返し１／ｆゆらぎパルス列しか発生できないＲＯＭを用いる必要がなく且つＩＣ化が可能な簡易な構成とすることができる。
【図面の簡単な説明】
【図１】本発明に係るパルス発生回路並びに電気的な導体に直流電流を流したときのパワースペクトル特性を示したグラフ図である。
【図２】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路の実施例を示した回路図である。
【図３】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路に用いる演算増幅器の動作を説明するための一般的な回路図である。
【図４】本発明に係るパルス発生回路を構成する１／ｆゆらぎ波形発生回路の動作波形図である。
【図５】本発明に係るパルス発生回路を構成する大当たりパルス信号発生回路の実施例を示した回路図である。
【図６】本発明に係るパルス発生回路を構成する大当たりパルス信号発生回路の動作を説明するための波形図である。
【符号の説明】
１    演算増幅器
２    演算増幅器（雑音除去用）
３    ローパスフィルタ
４    加算器
５    比較器
６    ＡＮＤゲート回路
７，８    モノマルチ回路
ＯＰ１〜ＯＰ４    オペアンプ
ｒ１〜ｒ９    抵抗
ｃ１〜ｃ３    コンデンサ
図中、同一符号は同一又は相当部分を示す。
【図１】
0003556318.tif 000008
【図２】
0003556318.tif 000009
【図３】
0003556318.tif 000010
【図４】
0003556318.tif 000011
【図５】
0003556318.tif 000012
【図６】
0003556318.tif 000013