(57)【特許請求の範囲】
【請求項１】
高電位側電源と出力端子との間に接続されるコイルと、
前記コイルと出力端子との間と、低電位側電源との間に接続される出力トランジスタと、
前記出力トランジスタを一定周波数の制御信号でスイッチング駆動するとともに、前記出力端子から出力される出力電圧に基づいて前記制御信号のデューティを調整して、該出力電圧を一定電圧に維持する制御部と、
前記出力電圧が所定の電圧以下となったとき、前記出力トランジスタをカットオフさせる短絡保護回路と、
前記コイルと出力端子との間に接続されており、前記制御信号に基づいて前記出力トランジスタが動作するときにはオンしてダイオードとして動作し、前記短絡保護回路の出力信号に基づいて、前記コイルと出力端子との接続を遮断するスイッチング素子と
を備えており、
前記スイッチング素子は、前記短絡保護回路の出力信号に基づいてベースに前記高電位側電源が供給されるＰＮＰトランジスタであることを特徴とするスイッチングレギュレータ。
【請求項２】
前記スイッチング素子としてのＰＮＰトランジスタは、エミッタが前記コイルに接続されており、コレクタが前記出力端子に接続されており、ベース・コレクタ間には抵抗が接続されており、ベースには、前記短絡保護回路の出力信号に基づいて前記ベースに高電位側電源を供給するスイッチ回路を接続したことを特徴とする請求項１記載のスイッチングレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、出力トランジスタを駆動するパルス信号のパルス幅を制御することにより、出力電圧及び出力電流を制御するスイッチングレギュレータに関するものである。
【０００２】
携帯用電子機器は、内部回路を駆動するために種々の電源電圧が必要であり、このような電源電圧がバッテリー電圧に基づいて電源回路により生成される。近年の携帯用電子機器の小型軽量化及び低コスト化の要請にともない、電源回路はトランスを使用したものから、スイッチングレギュレータを使用したものに移行している。そして、このようなスイッチングレギュレータで内部回路に安定した電源を供給することが必要となっている。
【０００３】
【従来の技術】
従来のスイッチングレギュレータの一例を図６に示す。このスイッチングレギュレータは、１つの基板上に形成される制御部１と、その他の外付け素子とから構成される。
【０００４】
入力端子Ｔｉｎにはバッテリー電源ＶＢ  が供給され、そのバッテリー電源ＶＢ  が前記制御部１に高電位側電源Ｖｃｃとして供給される。また、前記制御部１には低電位側電源としてグランドＧＮＤ電位が供給される。
【０００５】
前記入力端子Ｔｉｎは、ヒューズＦ及び外付け素子のコイルＬを介してダイオードＤのアノードに接続され、そのダイオードＤのカソードは出力端子Ｔｏｕｔ  に接続される。
【０００６】
前記ダイオードＤのアノードはＮＰＮトランジスタで構成される出力トランジスタＴｒ１のコレクタに接続され、同トランジスタＴｒ１のエミッタはグランドＧＮＤに接続される。前記ダイオードＤのカソードは、容量Ｃ１を介してグランドＧＮＤに接続される。
【０００７】
前記トランジスタＴｒ１のベースには、前記制御部１の出力信号ＯＵＴが入力され、トランジスタＴｒ１はその出力信号ＯＵＴに基づいてスイッチング動作する。前記出力信号ＯＵＴは一定周波数のパルス信号であり、そのパルス信号のデューティの変化にともなって、トランジスタＴｒ１のオン時間が制御される。
【０００８】
従って、トランジスタＴｒ１のオン時間が長くなると、出力端子Ｔｏｕｔ  から出力される出力電圧Ｖｏｕｔ  が低下し、トランジスタＴｒ１のオン時間が短くなると、出力端子Ｔｏｕｔ  から出力される出力電圧Ｖｏｕｔ  が上昇する。
【０００９】
前記ダイオードＤのカソードは、抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続される。前記抵抗Ｒ１，Ｒ２はその抵抗値に基づいて出力電圧Ｖｏｕｔ  を分圧し、その分圧電圧が前記制御部１に入力信号ＩＮとして入力される。
【００１０】
前記入力信号ＩＮは、制御部１内の誤差増幅器２の−側入力端子に入力され、その誤差増幅器２の＋側入力端子には、基準電圧ＶＲ１が入力される。そして、誤差増幅器２は入力信号ＩＮの電圧レベルが上昇すると、その出力電圧が低下し、入力信号ＩＮの電圧レベルが低下すると、その出力電圧が上昇する。
【００１１】
前記誤差増幅器２の出力電圧は、ＰＷＭ比較器３の＋側入力端子に入力され、そのＰＷＭ比較器３の−側入力端子には、発振器４から一定周波数の三角波が入力される。
【００１２】
ＰＷＭ比較器３は、誤差増幅器２の出力電圧をしきい値として、発振器４から出力される三角波を矩形波に変換してＡＮＤ回路５に出力する。誤差増幅器２の出力電圧が上昇すると、ＰＷＭ比較器３から出力される矩形波のＨレベルのデューティが短縮され、誤差増幅器２の出力電圧が低下すると、ＰＷＭ比較器３から出力される矩形波のＨレベルのデューティが伸長される。
【００１３】
前記誤差増幅器２の出力電圧は、短絡検知用比較器６の−側入力端子に入力され、その短絡検知用比較器５の＋側入力端子には、基準電圧ＶＲ２が入力される。その基準電圧ＶＲ２は、出力端子Ｔｏｕｔ  に接続される負荷回路に短絡が発生して、出力電圧Ｖｏｕｔ  が大きく低下したとき、その出力電圧Ｖｏｕｔ  の低下に基づいて誤差増幅器２の出力電圧がその基準電圧ＶＲ２を越えるように設定されている。
【００１４】
従って、負荷回路に短絡が発生したときには、短絡検知用比較器６の出力信号がＬレベルとなり、短絡が発生していないときには、短絡検知用比較器６の出力信号がＨレベルとなる。
【００１５】
前記短絡検知用比較器６の出力信号は、ＮＰＮトランジスタＴｒ２のベースに入力され、同トランジスタＴｒ２のコレクタは電流源７に接続され、エミッタはグランドＧＮＤに接続される。
【００１６】
前記トランジスタＴｒ２のコレクタはタイマー用比較器８の＋側入力端子に接続されるとともに、外付け素子の容量Ｃ２を介してグランドＧＮＤに接続される。前記タイマー用比較器８の−側入力端子には、基準電圧ＶＲ３が入力される。
【００１７】
そして、前記トランジスタＴｒ２がオンされている状態では、同トランジスタＴｒ２のコレクタ電位がほぼグランドＧＮＤレベルとなるため、タイマー用比較器８の出力信号はＬレベルとなる。
【００１８】
また、前記トランジスタＴｒ２がオフされると、容量Ｃ２が充電されて、一定時間後に同トランジスタＴｒ２のコレクタ電位が基準電圧ＶＲ３を越えるため、タイマー用比較器８の出力信号はＨレベルとなる。
【００１９】
従って、トランジスタＴｒ２がオフされてからタイマー用比較器８の出力信号がＨレベルに立ち上がるまでの時間は、容量Ｃ２を大容量とし、あるいは基準電圧ＶＲ３を高く設定するほど長くなる。
【００２０】
前記タイマー用比較器８の出力信号は、フリッフフロップ回路で構成されるラッチ回路９に入力される。このラッチ回路９は、電源Ｖｃｃの投入に基づいて出力信号ＱがＬレベル、出力信号・バーＱがＨレベルにリセットされ、タイマー用比較器８の出力信号がＨレベルに立ち上がると、出力信号ＱがＨレベル、出力信号・バーＱがＬレベルにラッチされる。
【００２１】
前記ラッチ回路９の出力信号・バーＱは、前記ＡＮＤ回路５に入力される。従って、出力信号・バーＱがＨレベルであれば、前記ＰＷＭ比較器３の出力信号がＡＮＤ回路５から出力信号ＯＵＴとして出力される。また、出力信号・バーＱがＬレベルであれば、前記ＰＷＭ比較器３の出力信号に関わらず、ＡＮＤ回路５からＬレベルの出力信号ＯＵＴが出力される。
【００２２】
このように構成されたスイッチングレギュレータでは、電源Ｖｃｃが投入されると、ラッチ回路９の出力信号・バーＱがＨレベルとなり、ＰＷＭ比較器３の出力信号に基づいて、出力トランジスタＴｒ１が一定の周波数でスイッチング制御され、ＰＷＭ比較器３の出力信号に基づく出力電圧Ｖｏｕｔ  が出力される。
【００２３】
出力電圧Ｖｏｕｔ  が上昇して、制御部１の入力電圧ＩＮが基準電圧ＶＲ１より高くなると、誤差増幅器２の出力電圧が低下して、ＰＷＭ比較器３の出力信号のＨレベルのパルス幅が増大し、出力トランジスタＴｒ１のオン時間が長くなって、出力電圧Ｖｏｕｔ  が低下する。
【００２４】
また、出力電圧Ｖｏｕｔ  が低下して、制御部１の入力電圧ＩＮが基準電圧ＶＲ１より低くなると、誤差増幅器２の出力電圧が上昇して、ＰＷＭ比較器３の出力信号のＨレベルのパルス幅が減少し、出力トランジスタＴｒ１のオン時間が短くなって、出力電圧Ｖｏｕｔ  が上昇する。
【００２５】
このような動作により、出力電圧Ｖｏｕｔ  は基準電圧ＶＲ１に基づく一定電圧に収束する。
負荷回路に短絡が生じて、出力電圧Ｖｏｕｔ  が大きく低下すると、誤差増幅器２の出力電圧が基準電圧ＶＲ２を越える。すると、短絡検知用比較器６の出力信号がＬレベルとなり、トランジスタＴｒ２がオフされる。
【００２６】
トランジスタＴｒ２のオフ動作から一定時間後に、タイマー用比較器８の出力信号がＨレベルとなり、出力信号・バーＱがＬレベルとなる。
すると、ＡＮＤ回路５の出力信号がＬレベルとなって、出力トランジスタＴｒ１がオフされ、定電圧出力動作が停止される。
【００２７】
このとき、バッテリーからコイルＬ及びダイオードＤを介して負荷回路に大きな短絡電流が流れると、ヒューズＦが切断されて、コイルＬやダイオードＤ、あるいは負荷回路の破壊が防止される。
【００２８】
【発明が解決しようとする課題】
上記のようなスイッチングレギュレータでは、負荷回路に短絡が発生した場合には、出力トランジスタＴｒ１の動作を停止することはできる。
【００２９】
しかし、バッテリーから負荷回路に流れる短絡電流からスイッチングレギュレータ及び負荷回路を保護するためには、ヒューズＦが必要となる。そして、ヒューズＦが切断された後は、そのヒューズＦを交換する等の復旧作業が必要となり、メンテナンスが煩雑となるという問題点がある。
【００３０】
この発明の目的は、ヒューズを使用することなく、短絡電流による破壊を未然に防止し得るスイッチングレギュレータを提供することにある。
【００３１】
【課題を解決するための手段】
図１は本発明の請求項１の原理説明図である。コイルＬは、高電位側電源ＶB と出力端子Ｔout との間に接続される。出力トランジスタＴr1は、前記コイルＬと出力端子Ｔout との間と、低電位側電源ＧＮＤとの間に接続される。制御部１は、前記出力トランジスタＴr1を一定周波数の制御信号ＯＵＴでスイッチング駆動するとともに、前記出力端子Ｔout から出力される出力電圧Ｖout に基づいて前記制御信号ＯＵＴのデューティを調整して、該出力電圧Ｖout を一定電圧に維持する。短絡保護回路１１は、前記出力電圧Ｖout が所定の電圧以下となったとき、前記出力トランジスタＴr1をカットオフさせる。前記コイルＬと出力端子Ｔout との間には、前記制御信号ＯＵＴに基づいて出力トランジスタＴr1が動作するときにはオンしてダイオードとして動作し、前記短絡保護回路１１の出力信号に基づいてコイルＬと出力端子Ｔout との接続を遮断するスイッチング素子Ｔr3が介在される。そして、前記スイッチング素子Ｔｒ3は、前記短絡保護回路１１の出力信号に基づいてベースに高電位側電源ＶBが供給されるＰＮＰトランジスタである。
【００３２】
請求項２では、前記スイッチング素子としてのＰＮＰトランジスタは、エミッタが前記コイルに接続されており、コレクタが前記出力端子に接続されており、ベース・コレクタ間には抵抗が接続されている。そして、ベースには、前記短絡保護回路の出力信号に基づいて前記ベースに高電位側電源を供給するスイッチ回路が接続される。
【００３４】
（作用）
請求項１では、出力トランジスタＴｒ１が動作しているときには、スイッチング素子Ｔｒ３がダイオードとして動作して、出力端子Ｔｏｕｔ  から出力電圧Ｖｏｕｔ  が出力される。短絡保護回路１１により、出力トランジスタＴｒ１がカットオフされると、スイッチング素子Ｔｒ３がコイルＬと出力端子Ｔｏｕｔ  との接続を遮断するので、高電位側電源ＶＢ  から出力端子Ｔｏｕｔ  に流れる電流が遮断される。
【００３５】
請求項２では、短絡保護回路１１により、出力トランジスタＴr1がカットオフされると、スイッチ回路により、ＰＮＰトランジスタのベースに高電位側電源が供給されて、ＰＮＰトランジスタがオフされ、高電位側電源から出力端子に流れる電流が遮断される。
【００３７】
【発明の実施の形態】
（第一の実施の形態）
図２は、この発明を具体化した第一の実施の形態を示す。この実施の形態は、前記従来例のダイオードＤを省略し、外付け素子のＰＮＰトランジスタＴｒ３，Ｔｒ４及び抵抗Ｒ３と、制御部１内にＮＰＮトランジスタＴｒ５を付加したものである。
【００３８】
前記トランジスタＴｒ３のエミッタは、コイルＬに接続され、コレクタは出力端子Ｔｏｕｔ  に接続される。前記トランジスタＴｒ３のベース・コレクタ間には、抵抗Ｒ３が接続される。
【００３９】
前記トランジスタＴｒ４のエミッタは、入力端子Ｔｉｎに接続され、コレクタは前記トランジスタＴｒ３のベースに接続され、ベースは前記トランジスタＴｒ５のコレクタに接続される。
【００４０】
前記トランジスタＴｒ５のベースには、前記ラッチ回路９の出力信号Ｑが入力され、エミッタはグランドＧＮＤに接続される。
このように構成されたスイッチングレギュレータでは、負荷回路に短絡が発生していない状態では、ラッチ回路９の出力信号ＱはＬレベル、出力信号・バーＱはＨレベルとなる。
【００４１】
すると、トランジスタＴｒ５がオフされて、トランジスタＴｒ４がオフされる。トランジスタＴｒ３は、そのベースが抵抗Ｒ３を介してそのコレクタに接続されるので、オンされてダイオードとして動作する。従って、前記従来例と同様に動作する。
【００４２】
負荷回路に短絡が発生して、ラッチ回路９の出力信号ＱがＨレベルとなり、出力信号・バーＱがＬレベルとなると、ＡＮＤ回路５の出力信号はＬレベルに固定されるため、トランジスタＴｒ１はオフされる。
【００４３】
また、トランジスタＴｒ５がオンされて、トランジスタＴｒ４がオンされるため、トランジスタＴｒ３のエミッタとベースがほぼ同電位となって、同トランジスタＴｒ３がオフされる。
【００４４】
すると、負荷回路にはバッテリーからトランジスタＴｒ３及び抵抗Ｒ３を介してのみ電流が供給されるので、大きな貫通電流が流れることはない。従って、ヒューズを使用することなく短絡電流を遮断することができる。
（第二の実施の形態）
図３は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態のトランジスタＴｒ４をＰチャネルＭＯＳトランジスタＴｒ６に置き換え、そのトランジスタＴｒ６のゲートに、前記ラッチ回路９の出力信号・バーＱを入力したものである。
【００４５】
このような構成により、負荷回路に短絡が発生して、ラッチ回路９の出力信号ＱがＨレベルとなり、出力信号・バーＱがＬレベルとなると、ＡＮＤ回路５の出力信号はＬレベルに固定されるため、トランジスタＴｒ１はオフされる。
【００４６】
そして、トランジスタＴｒ６がオンされて、トランジスタＴｒ３がオフされるため、前記第一の実施の形態と同様な作用効果を得ることができる。
また、前記第一の実施の形態では負荷回路の短絡時に、負荷に流れる電流を最適に調整するためには、トランジスタＴｒ４のベース電流、すなわちトランジスタＴｒ５のコレクタ電流を調整するために、同トランジスタＴｒ５のエミッタとグランドＧＮＤとの間に外付けの抵抗を接続する必要があるが、第二の実施の形態では、トランジスタＴｒ６のオン抵抗と抵抗Ｒ３とにより、容易に調整可能である。
（第三の実施の形態）
図４は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態のトランジスタＴｒ４，  Ｔｒ５及び抵抗Ｒ３を、ＰＮＰトランジスタＴｒ７及びＮＰＮトランジスタＴｒ８に置換したものである。
【００４７】
すなわち、前記トランジスタＴｒ７のエミッタがトランジスタＴｒ３のベースに接続され、同トランジスタＴｒ７のコレクタがトランジスタＴｒ３のコレクタに接続される。
【００４８】
前記トランジスタＴｒ７のベースが前記トランジスタＴｒ８のコレクタ接続され、同トランジスタＴｒ８のベースには前記ラッチ回路９の出力信号・バーＱが入力され、エミッタはグランドＧＮＤに接続される。
【００４９】
このような構成により、負荷回路に短絡が発生していないときには、トランジスタＴｒ８がオンされて、トランジスタＴｒ７，Ｔｒ３がオンされる。従って、前記第一の実施の形態と同様に動作する。
【００５０】
一方、負荷回路に短絡が発生して、ラッチ回路９の出力信号・バーＱがＬレベルとなると、トランジスタＴｒ８がオフされて、トランジスタＴｒ７，Ｔｒ３がオフされる。従って、ヒューズを使用することなく短絡電流を遮断することができる。
（第四の実施の形態）
図５は、第四の実施の形態を示す。この実施の形態は、前記第三の実施の形態のトランジスタＴｒ７を、ＰチャネルＭＯＳトランジスタＴｒ９に置換したものである。
【００５１】
すなわち、前記トランジスタＴｒ３のベース・コレクタ間に前記トランジスタＴｒ９が接続され、同トランジスタＴｒ９のゲートに、前記ラッチ回路９の出力信号Ｑが入力される。
【００５２】
このような構成により、負荷回路に短絡が発生していないときには、トランジスタＴｒ９がオンされて、トランジスタＴｒ３がオンされる。従って、前記第一の実施の形態と同様に動作する。
【００５３】
一方、負荷回路に短絡が発生して、ラッチ回路９の出力信号ＱがＨレベルとなると、トランジスタＴｒ９がオフされて、トランジスタＴｒ３がオフされる。従って、ヒューズを使用することなく短絡電流を遮断することができる。
【００５４】
前記実施の形態から把握できる請求項以外の技術思想をその効果とともに述べる。
（１）請求項２において、前記スイッチ回路をＰチャネルＭＯＳトランジスタとした。スイッチング素子を構成するＰＮＰトランジスタをオフさせるとき、高電位側電源と出力端子との間のインピーダンス設定が容易となる。
【００５５】
【発明の効果】
以上詳述したように、この発明はヒューズを使用することなく、短絡電流による破壊を未然に防止し得るスイッチングレギュレータを提供することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】第一の実施の形態を示す回路図である。
【図３】第二の実施の形態を示す回路図である。
【図４】第三の実施の形態を示す回路図である。
【図５】第四の実施の形態を示す回路図である。
【図６】従来例を示す回路図である。
【符号の説明】
１          制御部
１１        短絡保護回路
ＶＢ          高電位側電源
ＧＮＤ      低電位側電源
Ｔｏｕｔ        出力端子
Ｖｏｕｔ        出力電圧
Ｌ          コイル
Ｄ          ダイオード
Ｔｒ１                出力トランジスタ
Ｔｒ３        スイッチング素子
ＯＵＴ      制御信号
【図１】
0003561064.tif 000002
【図２】
0003561064.tif 000003
【図３】
0003561064.tif 000004
【図４】
0003561064.tif 000005
【図５】
0003561064.tif 000006
【図６】
0003561064.tif 000007