【事件の表示】
　特願２００１−１８１３６６「二重ダマシーン構造およびコンデンサを有する集積回路を製造するためのプロセス」拒絶査定不服審判事件〔平成１４年２月８日出願公開、特開２００２−４３４３３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年６月１５日の出願（パリ条約に基づく優先権主張２０００年６月１６日、アメリカ合衆国）であって、平成１８年９月２７日付けで拒絶査定がなされ、それに対して、平成１９年１月１６日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１ないし１０に係る発明は、平成１７年１２月２８日付けの手続補正により補正された明細書及び図面の記載からみて、その請求項１ないし１０に記載された事項により特定されるとおりのものであり、その内の請求項５に係る発明（以下、「本願発明」という。）は、その請求項５に記載された事項により特定される以下のとおりのものである。
　「 【請求項５】　集積回路を製造するための方法であって、
　複数の層を形成するステップと、
　複数の層の少なくとも１つの層内に、第１の開口部を形成することによって二重ダマシーン構造を部分的に形成するステップと、
　複数の層の少なくとも１つの層を通して延びる第２及び第３の開口部を複数の層の少なくとも１つの層内に形成することによってコンデンサを部分的に形成するステップであって、該コンデンサの絶縁体の少なくとも一部分が該複数の層のうちの少なくとも１つの層を含むものであるステップとを含むことを特徴とする方法。」
　
３．先願明細書等に記載された発明
（１）一方、原査定の根拠となった平成１７年１０月３日付けの拒絶の理由において提示した、本願の優先権主張の日前の特許出願であって、当該優先権主張の日後に出願公開がなされた特願２０００−１５９６９８号特許出願（以下、「先願」という。）の願書に最初に添付した明細書には、願書に最初に添付した図面（以下、先願の願書に最初に添付した明細書及び図面を纏めて「先願明細書等」という。）の図１、図５ないし図２１及び図２９とともに、以下の事項が記載されている。
　「【０００１】
【発明の属する技術分野】この発明は、一般に、半導体装置に関し、より特定的には、容量を備える半導体装置に関する。この発明は、また、そのような半導体装置の製造方法に関する。」
　「【０００２】
【従来の技術】携帯端末、無線ＬＡＮの送受信周波数は、数ＧＨｚである。そのＧＨｚ帯用の半導体装置は、従来、ガリウムヒ素上に形成されていた。近年、シリコンＣＭＯＳの特性向上に伴い、シリコン基板の上に、半導体装置の形成が行なわれるようになった。それにより、デジタル回路とアナログ回路を、同一のシリコン基板上に形成することが行なわれるようになった。」
　「【０００９】
【発明が解決しようとする課題】上述のように、従来の半導体装置では、金属配線とその間の層間絶縁膜とで構成される容量素子を利用しており、大きな容量を得ようとすれば、電極となる配線の長さを長くするしかなく、その結果、広い面積を要するという問題点があった。
【００１０】さらに、近年、金属配線の間の絶縁膜として、従来用いられてきた酸化シリコン膜よりも、さらに誘電率の低い膜、たとえばＳｉＯＦ膜が用いられるようになっており、これにより、金属配線間の容量はさらに小さくなるので、この問題はさらに顕著となっている。
【００１１】この発明は、上記のような問題点を解決するためになされたもので、金属配線層を用いた容量において、その素子面積の縮小を可能とし、ひいては高集積化に適した半導体装置を提供することを目的とする。」
　「【００２５】実施の形態１
図１は、発明の実施の形態に係る半導体装置の断面図である。
【００２６】シリコン基板１に、分離酸化膜２やトランジスタなどの半導体素子およびプラグ配線４が形成され、この上に、層間酸化膜１０が形成され、その上に多層配線１２，２２，３２が形成されている。バリア層１１，２１，３１は、金属配線の材料が、層間絶縁膜１０の中に拡散するのを防止する目的で形成される導電体である。各金属配線層１２，２２，３２はダマシン法により形成されている。層間絶縁膜１０の表面と金属配線１２の表面とは面一にされている。層間絶縁膜２０の表面と金属配線２２の表面とは面一にされている。層間絶縁膜３０の表面と金属配線３２の表面とは面一にされている。最上配線層を除く各配線層では、金属配線の上に窒化シリコン膜１３，２３が設けられている。電極４０と電極４１の間には、誘電体膜４２が形成されている。誘電体膜４２は、窒化シリコン膜で形成され、電極４０，４１の表面を覆う窒化シリコン膜２３と一体化されている。」
　「【００３０】次に、本発明に係る容量の製造方法について説明する。以下の説明では、図１中に示されている半導体基板、素子分離酸化膜、ゲート電極４、プラグ配線に相当する部分は、以下に記述する製造方法の説明には不要なため、省略している。
【００３１】図５を参照して、層間絶縁膜１０に設けられた溝に、たとえばＴｉＮなどのバリア層１１を堆積し、その上に、たとえば銅などの金属１２を埋込み、さらに、ＣＭＰ法により、その表面を平坦化する。
【００３２】図６を参照して、層間絶縁膜１０の上に窒化シリコン膜１３を形成し、さらにその上に層間絶縁膜２０（酸化シリコン膜）を形成する。層間絶縁膜２０の上に、レジスト膜２５を形成する。レジスト膜２５を、写真製版技術にてパターニングし、所望のパターンを形成する。ここでは、下層の配線１２と接続する孔となる部分６０を形成すると同時に、容量の電極となる、対向する溝６１ａ，６１ｂを形成する。
【００３３】図７を参照して、層間絶縁膜２０を、選択的なドライエッチング技術により、エッチングする。このとき、エッチングの選択性を適切に選ぶことにより、層間絶縁膜２０の下にある窒化シリコン膜１３はエッチングされないようにする。エッチング後に、レジスト膜２５を除去する。
【００３４】図８を参照して、層間絶縁膜２０の上に、再びレジスト膜２６を形成する。レジスト膜２６を写真製版技術によりパターニングし、配線層となる領域６２と、容量の電極の引出部となる領域６３ａ，６３ｂとを形成する。
【００３５】図６と図８で示した写真製版において用いる、容量部の平面レイアウトの一例を図１７に示す。図６における溝６１ａ，６１ｂに当るのが、図１７における溝領域５１ａ，５１ｂである。また、図８における領域６３ａ，６３ｂに相当するのが、図１７中における溝領域５３ａ，５３ｂである。領域５１と領域５３は、図１７に示すようにオーバーラップしている。図６の写真製版工程と図８の写真製版工程での、重ね合せのずれが、図１７に示す重ね合せ余裕Ｙ以下であれば、所望の容量が得られるレイアウトになると考えている。
【００３６】従来の図２９に示した配置例に対応する平面レイアウト図が、図１８である。さらに、本発明の別のレイアウト図を、図１９に示す。図１９に示す例では、５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，５１ｆで示される溝のパターンを、等間隔に近接して配置することができる。それゆえに、写真製版技術を用いた、この構造のマスクパターンの形成時の、寸法制御が、等間隔であるために、安定的に得られる。また、図１８に示すレイアウトに比べて、容量素子を、さらに小型化できる。
【００３７】次に、図９を参照して、レジスト膜２６をマスクに用いて、ドライエッチングにより、層間絶縁膜２０の表面をエッチングする。このとき、開口済の部分６０，６１ａ，６１ｂの底にある窒化シリコン膜１３は、エッチングの選択性を適切に選ぶことにより、削らない。この選択性を利用する以外の方法として、たとえば、有機材料で開口済の底部に保護材料を充填してから、レジスト塗布、写真製版、ドライエッチングを行なうことで、窒化シリコン膜１３をエッチングしないようにするという方法をとることもできる。
【００３８】図９と図１０を参照して、レジスト膜２６を除去すると、開口部６０，６１ａ，６１ｂの底に、窒化シリコン膜１３が露出する。
【００３９】図１０と図１１を参照して、窒化シリコン膜１３のみを、選択性のドライエッチングにより、エッチングする。
【００４０】図１２を参照して、基板の表面に、バリア層２１となる、たとえばＴｉＮなどの薄膜層を形成する。
【００４１】図１３を参照して、バリア層２１の上に、たとえば銅で形成される金属層２２を形成する。
【００４２】図１３と図１４を参照して、ＣＭＰ法により、配線部分以外の領域にあるバリア層２１がなくなるまで、半導体基板の表面を研磨する。これにより、配線２２と並んで、容量の電極４０，４１の形状ができ上がる。
【００４３】図１４と図１５を参照して、基板の上にレジスト膜２７を形成し、これを写真製版技術によりパターニングし、電極４０，４１に挟まれた領域２８の上を露出させる。領域２８のレイアウトは、既に説明した図１７〜図１９に示される。
【００４４】図１５と図１６を参照して、ドライエッチングにより、領域２８内に存在するシリコン酸化膜２８を選択的に除去すると、溝２９が形成される。溝２９の底部には、窒化シリコン膜１３が露出する。溝２９を形成した後、レジスト膜２７を除去する。
【００４５】図２０を参照して、基板の上に、窒化シリコン膜２３を堆積すると、基板表面に窒化シリコン膜２３が形成されると同時に、溝２９にも窒化シリコン膜２３が埋められ、容量の誘電体膜４２となる。
【００４６】図２１を参照して、基板の上に層間絶縁膜３０を堆積する。層間絶縁膜３０の膜厚を十分な厚さにすることにより、誘電体膜４２の上にできた微細な段差の影響を受けることなく、表面が平滑となり、さらに、上層の配線形成を、ダマシン法により問題なく行なえる。
【００４７】本発明に係る方法により、容量の電極４０，４１の高さが、従来のものよりも高くできる。また、電極間の誘電体膜として、層間絶縁膜よりも誘電率の大きい窒化シリコン膜を用いるので、同じレイアウトを用いるのであれば、より大きな容量値が得られるものが得られる。また、従来と同じ容量値を得たいのであれば、より小さな面積に、これを設けることができる。
【００４８】一例として、層間膜２０の厚さが２μｍ、金属配線２２の厚さが１μｍ、層間絶縁膜２０と窒化シリコン膜４２との誘電率の比を２（窒化シリコン膜の方が大きい）とすれば、同じ面積で、４倍の容量値を得ることができる。」
　「【００５６】
【発明の効果】この発明に従う半導体装置では、容量素子の電極の高さを、その電極と接続された金属配線の表面から、下層の金属配線層の表面までの高さとするので、従来と比べて金属電極の面積を拡大できる。なぜなら、従来の容量素子の電極の高さは、金属配線の厚さであったのに対して、この発明の構造では、金属配線の厚さと、下層の金属配線の間の層間絶縁膜の厚さとを足し合せた高さになるからである。この結果、従来と同じ容量値を持つ容量素子を、従来よりも小型に作製することができる。この容量素子を用いることにより、半導体装置をより小さい面積に形成できるようになるので、半導体ウェハ１枚で、より多くの半導体装置が作製できることとなり、半導体装置１つ当りの製造コストの低減が可能となる。」
　
（２）以上を総合すると、先願明細書等には、以下の発明（以下、「先願発明」という。）が記載されているものと認められる。
　「容量を備える半導体装置の製造方法であって、
　層間絶縁膜１０の上に窒化シリコン膜１３を形成し、さらにその上に層間絶縁膜２０を形成する工程と、
　前記層間絶縁膜２０をエッチングして下層の配線１２と接続する孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして配線層となる領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程と、
　前記層間絶縁膜２０をエッチングして容量の電極となる、対向する溝６１ａ，６１ｂを形成し、前記層間絶縁膜２０の表面をエッチングして容量の電極の引出部となる領域６３ａ，６３ｂを形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程とを含む
ことを特徴とする方法。」
　
４．対比、判断
（１）以下、本願発明と先願発明とを対比する。
　先願発明である「容量を備える半導体装置の製造方法」における「半導体装置」が、集積回路を意味するものであることは、図１及び「【従来の技術】・・・近年、シリコンＣＭＯＳの特性向上に伴い、シリコン基板の上に、半導体装置の形成が行なわれるようになった。それにより、デジタル回路とアナログ回路を、同一のシリコン基板上に形成することが行なわれるようになった。」（０００２段落）の記載からも明らかであるから、先願発明の「容量を備える半導体装置の製造方法」は、本願発明の「集積回路を製造するための方法」に相当する。
　
（２）先願発明の「窒化シリコン膜１３」及び「層間絶縁膜２０」は、本願発明の「複数の層」に相当する。
　したがって、先願発明の「層間絶縁膜１０の上に窒化シリコン膜１３を形成し、さらにその上に層間絶縁膜２０を形成する工程」は、本願発明の「複数の層を形成するステップ」に相当する。
　
（３）次に、先願発明の「前記層間絶縁膜２０をエッチングして下層の配線１２と接続する孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして配線層となる領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」について検討する。
（３−１）先願発明においては、「前記層間絶縁膜２０」及び「前記窒化シリコン膜１３」をエッチングすることにより、最終的に「下層の配線１２と接続する」開口部が形成されていることが明らかであるから、先願発明の「前記層間絶縁膜２０をエッチングして」「孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして」「領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」は、本願発明の「複数の層の少なくとも１つの層内に、第１の開口部を形成する」「ステップ」に相当する。
　
（３−２）また、「下層の配線１２と接続する孔となる部分６０」及び「配線層となる領域６２」は、配線「金属配線２２」を形成するためのものであるが、「各金属配線層１２，２２，３２はダマシン法により形成されている。」（００２６段落）という記載より、図１及び図２１における「金属配線層２２」は「ダマシン法」（「ダマシーン法」ともいう。なお、以下においては、本願発明に合わせて「ダマシーン法」という。）により形成されていることが明らかである。そして、「金属配線２２」は、「下層の配線１２と接続する孔となる部分６０」及び「配線層となる領域６２」の２つの領域に形成されているが、このように、配線と、当該配線と下層の配線との接続部とを同時に形成するダマシーン法を二重ダマシーン法といい、二重ダマシーン法によって形成された構造を二重ダマシーン構造ということは当業者における技術常識である。
　したがって、先願発明の「前記層間絶縁膜２０をエッチングして下層の配線１２と接続する孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして配線層となる領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」は、二重ダマシーン構造を形成する工程の一部をなすもの、すなわち、本願発明の如く「二重ダマシーン構造を部分的に形成する」ものである。
　
（３−３）したがって、先願発明の「前記層間絶縁膜２０をエッチングして下層の配線１２と接続する孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして配線層となる領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」は、本願発明の「複数の層の少なくとも１つの層内に、第１の開口部を形成することによって二重ダマシーン構造を部分的に形成するステップ」に相当する。
　
（４）次に、先願発明の「前記層間絶縁膜２０をエッチングして容量の電極となる、対向する溝６１ａ，６１ｂを形成し、前記層間絶縁膜２０の表面をエッチングして容量の電極の引出部となる領域６３ａ，６３ｂを形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」について検討する。
（４−１）先願発明においては、本願発明の「複数の層」に相当する「前記層間絶縁膜２０」及び「前記窒化シリコン膜１３」をエッチングすることにより、「前記層間絶縁膜２０」及び「前記窒化シリコン膜１３」を通して伸びる２つの開口部を、当該「前記層間絶縁膜２０」及び「前記窒化シリコン膜１３」内に形成していることが明らかである。
　そして、先願発明の「容量」は、本願発明の「コンデンサ」に相当するものであり、また、先願発明における「前記層間絶縁膜２０」及び「前記窒化シリコン膜１３」を通して伸びる２つの開口部は、本願発明の「複数の層の少なくとも１つの層を通して延びる第２及び第３の開口部」に相当し、「容量の電極」として用いるものである。
　したがって、先願発明において、「前記層間絶縁膜２０をエッチングして容量の電極となる、対向する溝６１ａ，６１ｂを形成し、前記層間絶縁膜２０の表面をエッチングして容量の電極の引出部となる領域６３ａ，６３ｂを形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」は、容量を形成する工程の一部をなすもの、すなわち、本願発明の如く「コンデンサを部分的に形成する」ものである。
　
（４−２）先願明細書の「【００４０】図１２を参照して、基板の表面に、バリア層２１となる、たとえばＴｉＮなどの薄膜層を形成する。　【００４１】図１３を参照して、バリア層２１の上に、たとえば銅で形成される金属層２２を形成する。」という記載、及び図１２及び図１３の記載から、「対向する溝６１ａ，６１ｂ」内には、「ＴｉＮなどの薄膜層」及び「銅で形成される金属層２２」が形成されていることが明らかであり、また、「ＴｉＮ」が導電性を有することは当業者における技術常識であるから、先願発明においては、最終的に「ＴｉＮなどの薄膜層」及び「銅で形成される金属層２２」が「容量の電極」としての役割を担っているものと認められる。
　そして、先願発明において、「容量の電極となる、対向する溝６１ａ，６１ｂ」に各々形成された「ＴｉＮなどの薄膜層」及び「銅で形成される金属層２２」に挟まれた領域に存在する絶縁体が本願発明の「コンデンサの絶縁体」に相当するものであるが、先願発明においては、「窒化シリコン膜１３」の内、「容量の電極となる、対向する溝６１ａ，６１ｂ」に挟まれた領域に存在する部分が、「【００３８】図９と図１０を参照して、レジスト膜２６を除去すると、開口部６０，６１ａ，６１ｂの底に、窒化シリコン膜１３が露出する。　【００３９】図１０と図１１を参照して、窒化シリコン膜１３のみを、選択性のドライエッチングにより、エッチングする。」という工程の後も、図１１に記載されているように依然として除去されずに残っているから、そのように除去されずに残った「窒化シリコン膜１３」が、最終的に「容量の電極となる、対向する溝６１ａ，６１ｂ」に形成された「ＴｉＮなどの薄膜層」に挟まれた領域に存在していることが明らかである。
　したがって、先願発明においては、本願発明の「複数の層」に相当する「窒化シリコン膜１３」及び「層間絶縁膜２０」の内の一つである「窒化シリコン膜１３」が本願発明の「コンデンサの絶縁体」に相当するものの一部を構成しているから、先願発明においても、本願発明の如く、「該コンデンサの絶縁体の少なくとも一部分が該複数の層のうちの少なくとも１つの層を含むもの」となっていることは明らかである。
　
（４−３）したがって、先願発明の「前記層間絶縁膜２０をエッチングして容量の電極となる、対向する溝６１ａ，６１ｂを形成し、前記層間絶縁膜２０の表面をエッチングして容量の電極の引出部となる領域６３ａ，６３ｂを形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程」は、本願発明の「複数の層の少なくとも１つの層を通して延びる第２及び第３の開口部を複数の層の少なくとも１つの層内に形成することによってコンデンサを部分的に形成するステップであって、該コンデンサの絶縁体の少なくとも一部分が該複数の層のうちの少なくとも１つの層を含むものであるステップ」に相当する。
　
（５）以上のとおりであるから、先願発明の
　「容量を備える半導体装置の製造方法であって、
　層間絶縁膜１０の上に窒化シリコン膜１３を形成し、さらにその上に層間絶縁膜２０を形成する工程と、
　前記層間絶縁膜２０をエッチングして下層の配線１２と接続する孔となる部分６０を形成し、前記層間絶縁膜２０の表面をエッチングして配線層となる領域６２を形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程と、
　前記層間絶縁膜２０をエッチングして容量の電極となる、対向する溝６１ａ，６１ｂを形成し、前記層間絶縁膜２０の表面をエッチングして容量の電極の引出部となる領域６３ａ，６３ｂを形成し、開口部の底の前記窒化シリコン膜１３のみをエッチングする工程とを含む
ことを特徴とする方法。」
　は、本願発明の
　「集積回路を製造するための方法であって、
　複数の層を形成するステップと、
　複数の層の少なくとも１つの層内に、第１の開口部を形成することによって二重ダマシーン構造を部分的に形成するステップと、
　複数の層の少なくとも１つの層を通して延びる第２及び第３の開口部を複数の層の少なくとも１つの層内に形成することによってコンデンサを部分的に形成するステップであって、該コンデンサの絶縁体の少なくとも一部分が該複数の層のうちの少なくとも１つの層を含むものであるステップとを含むことを特徴とする方法。」
　に相当するものであり、本願発明と先願発明とは同一である。
　また、本願の発明者は先願の発明者と同一ではなく、かつ、本願の出願の時において、その出願人が先願の出願人と同一でもない。
　したがって、本願発明は、特許法第２９条の２の規定により、特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、上記結論のとおり審決する。