【事件の表示】
　特願２００５−２２９７３６「半導体装置の実装構造」拒絶査定不服審判事件〔平成１９年　２月２２日出願公開、特開２００７−　４８８３４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
［１］手続の経緯
　本願は、平成１７年８月８日の出願であって、平成１８年４月４日付で拒絶理由通知がなされ、同年５月２９日付で意見書及び手続補正書が提出され、同年６月２１日付で再度拒絶理由通知がなされ、同年８月３日付で意見書及び手続補正書が提出され、平成１８年６月２１日付拒絶理由通知書に記載した理由Ｂによって、同年１０月１８日付で拒絶査定がなされ、これに対し、同年１１月２４日に拒絶査定に対する審判請求がなされるとともに、同年１２月２５日付で手続補正書が提出され、平成１９年３月１６日付で前置報告がなされ、平成２０年８月８日付で審尋がなされ、同年９月１６日に回答書が提出されたものである。
　　
［２］平成１８年１２月２５日付手続補正についての補正却下の決定
　　
＜補正却下の決定の結論＞
　平成１８年１２月２５日付手続補正を却下する。
　　
＜理由＞ 
（１）補正の内容
　平成１８年１２月２５日付手続補正は、特許請求の範囲に記載されている、
「【請求項１】パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、
　前記半導体部品の下部で実装基板に実装される下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保し、且つ、前記パッケージの側方に沿って延びる角柱状の絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなる配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置。
【請求項２】前記配線スペーサに設けた配線の並びは前記リード端子の並びと同一であり、且つ同一ピッチである請求項１に記載の配線スペーサ付き半導体装置。
【請求項３】実装基板に前記下部半導体装置を実装し、該下部半導体装置の一部または全部を覆う前記実装基板の位置に請求項１に記載の配線スペーサ付き半導体装置を実装した半導体装置の実装構造。
【請求項４】前記配線スペーサ付き半導体装置で覆われる前記下部半導体装置は、当該半導体装置のパッケージの下面に設けた電極で前記実装基板に実装したものである請求項３に記載の半導体装置の実装構造。
【請求項５】前記半導体部品はリードフレーム型パッケージの汎用のメモリであり、前記配線スペーサ付き半導体装置で覆われる前記下部半導体装置内の半導体素子は前記汎用のメモリをアクセスするロジック用の半導体素子である請求項３または４に記載の半導体装置の実装構造。」を、
「【請求項１】実装基板と、
　前記実装基板に直接実装される下部半導体装置と、
　パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、前記パッケージの側方に沿って延びる角柱状の絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなり、前記下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保する配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置と、
　を備え、前記実装基板に前記下部半導体装置を直接実装し、当該下部半導体装置を覆う位置の前記実装基板上に前記配線スペーサ付き半導体装置を直接実装してなる半導体装置の実装構造。
【請求項２】前記配線スペーサに設けた配線の並びは前記リード端子の並びと同一であり、且つ同一ピッチである請求項１に記載の配線スペーサ付き半導体装置の実装構造。
【請求項３】前記配線スペーサ付き半導体装置で覆われる前記下部半導体装置は、当該半導体装置のパッケージの下面に設けた電極で前記実装基板に実装したものである請求項２に記載の半導体装置の実装構造。
【請求項４】前記半導体部品はリードフレーム型パッケージの汎用のメモリであり、前記配線スペーサ付き半導体装置で覆われる前記下部半導体装置内の半導体素子は前記汎用のメモリをアクセスするロジック用の半導体素子である請求項３に記載の半導体装置の実装構造。」とする補正を含むものである。
　　
（２）補正の目的
　上記手続補正は、特許法第１７条の２第１項第４号に掲げる場合において特許請求の範囲についてする補正であるから、同条第４項各号に掲げる事項を目的とするものか否かについて、以下検討する。
　まず、特許法第１７条の２第４項第２号に規定される特許請求の範囲の減縮という目的に該当するか否かについてみるに、
　補正後の請求項３、４は、それぞれ補正前の請求項４、５と対応しているといえる。
　補正後の請求項１には、「当該下部半導体装置を覆う位置の前記実装基板上に前記配線スペーサ付き半導体装置を直接実装してなる半導体装置の実装構造。」と記載され、補正後の請求項２には、「請求項１に記載の配線スペーサ付き半導体装置の実装構造。」と記載されているので、同請求項１、２に係る発明はどちらも、配線スペーサ付き半導体装置の実装構造を発明特定事項として具備する、半導体装置の実装構造の発明といえる。
　これに対し、補正前の請求項１〜３のうち、配線スペーサ付き半導体装置の実装構造について記載されているのは請求項３のみであり、同請求項１、２には当該実装構造については記載されておらず、同請求項１、２には、配線スペーサ付き半導体装置について記載されているものの、当該記載は、配線スペーサ付き半導体装置の実装構造を特定するものではないので、補正後の請求項１、２を、補正前の請求項１、２に記載された発明を特定するために必要な事項を限定することにより減縮したものとみることはできない。
　すなわち、補正後の請求項１、２と対応する、その発明特定事項を限定して減縮することができる補正前の請求項は、請求項３の１項のみであるから、補正後の請求項１、２についての補正は、請求項数を増加するものである。
　したがって、当該補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮には該当しない。
　次に、その他の目的要件についてみるに、当該補正は、同特許法第１７条の２第４項第１号に掲げる請求項の削除、同項第３号に掲げる誤記の訂正に該当しないことは明らかであり、また、同項第４号にに掲げる、拒絶理由通知に係る拒絶の理由に示す事項についてする明りょうでない記載の釈明を目的とするものともいえない。
　　
（３）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　　
　なお、仮に、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮に該当するものとしても、以下に述べるように、上記補正後の請求項１に係る発明は、特許出願の際独立して特許を受けることができないため、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　　
〈１〉補正後の本願発明
　上記補正後の請求項１に係る発明（以下、「本願補正発明１」という。）は平成１８年１２月２５日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「【請求項１】実装基板と、
　前記実装基板に直接実装される下部半導体装置と、
　パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、前記パッケージの側方に沿って延びる角柱状の絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなり、前記下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保する配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置と、
　を備え、前記実装基板に前記下部半導体装置を直接実装し、当該下部半導体装置を覆う位置の前記実装基板上に前記配線スペーサ付き半導体装置を直接実装してなる半導体装置の実装構造。」
　　
〈２〉引用刊行物とその記載事項
　これに対して、本願出願前に頒布された刊行物である特開２００２−３０５２８６号公報（以下、「引用刊行物１」という。）、同じく刊行物である.特開平１０−１７３１２５号公報（以下、「引用刊行物２」という。）には、それぞれ以下の事項が記載されている。
　　
〈２−１〉引用刊行物１：特開２００２−３０５２８６号公報
（１ａ）「【請求項１】裏面側に、他の電子部品の配線と接続するためのはんだボールを備えた実装基板と、
　前記実装基板の表面側に多段に実装され、当該表面側に設けられた電極に接続された複数の半導体パッケージとを備える、半導体モジュール。
【請求項２】前記複数の半導体パッケージでは、それぞれ、当該半導体パッケージのリード端子が接続されている電極間の距離であるリード呼び寸法、および前記接続されている電極から樹脂封止された半導体チップに至る高さであるパッケージ高さが互いに異なる、請求項１に記載の半導体モジュール。
【請求項３】接続部と配線パターンとを有する、平面的に見て前記半導体パッケージの外側に配置されたスペーサ基板を備え、前記半導体パッケージでは、それぞれ、当該半導体パッケージのリード端子が前記スペーサ基板の接続部に接続されている、請求項１に記載の半導体モジュール。
・・・・・・
【請求項１６】前記表面側に多段に実装された半導体パッケージのリード端子が、平面的に見て、互いに重複しないように配置されている、請求項２に記載の半導体モジュール。」（【特許請求の範囲】）、
（１ｂ）「【０００１】【発明の属する技術分野】本発明は、半導体モジュールおよび電子部品に関し、より具体的には、小型で高密度に半導体チップを実装することができ・・・る半導体モジュール・・・に関する」（段落【０００１】）、
（１ｃ）「【００１１】上記本発明の半導体モジュールでは、たとえば、接続部と配線パターンとを有する、平面的に見て半導体パッケージの外側に配置されたスペーサ基板を備え、半導体パッケージでは、それぞれ、当該半導体パッケージのリード端子がスペーサ基板の接続部に接続されることができる（請求項３）。
【００１２】この構成により、複数の半導体パッケージから延びる外部リードのリード呼び寸法やパッケージ高さを互いに相違するように変えることなく、同じ寸法の半導体パッケージをそのまま整然と多層に配置して支持することができる。このため、外部リードの形状が異なる半導体パッケージを多種類製造する必要がなくなる。この結果、半導体モジュールを能率よく高い歩留りで製造することが可能となる。また、半導体パッケージから延びる外部リードの長さを、実施の形態１の半導体パッケージよりも短くできるので、半導体パッケージの支持を強固なものにすることができる。なお、接続部は配線パターンの端子部分を構成している。」（段落【００１１】、【００１２】）、
（１ｄ）「【００３７】上記本発明の半導体モジュールでは、表面側に多段に実装された半導体パッケージのリード端子が、平面的に見て、互いに重複しないように配置されることができる（請求項１６）。」（段落【００３７】）、
（１ｅ）図１、図２が示されるとともに、「【００４２】（実施の形態１）図１は、本発明の実施の形態１における半導体モジュールを示す正面図である。また、図２は、はんだボール側の面（裏面側）から見た平面図である。図１および図２によれば、半導体パッケージ４ａ，４ｂ，４ｃ，４ｄから外部リード（リード端子）３ａ，３ｂ，３ｃ，３ｄが延び、これら外部リードが実装基板の接続部（図示せず）に接続されている。・・・」（段落【００４２】）、
（１ｆ）図４が示されるとともに、「【００４５】（実施の形態２）図４は、本発明の実施の形態２における半導体モジュールを示す正面図である。図４において、実装基板１から最も離れた位置にある半導体パッケージ４ｄから延びる外部リード３ｄは、スペーサ基板５ｃの配線（図示せず）にはんだ材料１２等により接続される。他の半導体パッケージ４ｃ，４ｂ，４ａも、それぞれその外部リード３ｃ，３ｂ，３ｄを、スペーサ基板５ｂ，５ａ、基板上の接続部にはんだ材料１２によって接続されている。スペーサ基板は、平面的に見て、半導体パッケージを枠状に取り囲んでいる。
【００４６】この構造により、複数の半導体パッケージから延びる外部リードのリード呼び寸法やパッケージ高さを互いに相違するように変えることなく、同じ寸法の半導体パッケージをそのまま整然と多層に配置して支持することができる。このため、外部リードの形状が異なる半導体パッケージを多種類製造する必要がなくなる。この結果、半導体モジュールを能率よく高い歩留りで製造することが可能となる。また、半導体パッケージから延びる外部リードの長さを、実施の形態１の半導体パッケージよりも短くできるので、半導体パッケージの支持を強固なものにすることができる。」（段落【００４５】、【００４６】）が記載されている。
（１ｇ）図４には、実装基板１上に複数の半導体パッケージが多段に実装されており、その最下段の半導体パッケージ４ａの複数のリード端子が側方に引き出され、実装基板１上の接続部にはんだ材料１２によって接続され、該半導体パッケージ４ａを覆う上段の位置に、半導体パッケージ４ｂが、その複数のリード端子が側方に引き出され、スペーサ基板５ａ上の接続部にはんだ材料１２によって接続され、該スペーサ基板５ａが実装基板１上に載置されて、実装基板１上のスペーサ基板５ａの高さにより上記の位置に実装されている点が示されている。
　　
〈２−２〉引用刊行物２：特開平１０−１７３１２５号公報
（２ａ）「【請求項１】半導体チップと電気的に接続した半導体モジュールをスペーサを介して複数個積み重ね、該半導体モジュール間を電気的に接続して複数個の電極を形成したマルチチップ半導体装置と・・・を備えた・・・マルチチップモジュール。」（【特許請求の範囲】の【請求項１】）、
（２ｂ）図３、図８が示されるとともに、「【００６０】次にマルチチップ半導体装置に用いられるその他のスペーサ形状について説明する。
【００６１】これまでは、図３に示すように外形が矩形のスペーサについて説明したが、図８に示すようなフィルムキャリアのリード線配置の２面のみにスペーサを有する構造も可能である。
【００６２】すなわち、図８に示すように対向して配置した第一、第二のスペーサ２０b1、２０b2を有する構造によっても、フィルムキャリアテープ半導体モジュールを積層することができる。」（段落【００６０】〜【００６２】）が記載されている。
（２ｃ）図８には、半導体モジュールの側方に沿って延びる柱状のスペーサ形状が示されており、図２には、スペーサの矩形の断面形状が示されている。
　　
〈３〉対比・判断 
（ア）上記摘記（１ａ）によれば、引用刊行物１には、実装基板と、該実装基板の表面側に多段に実装され、該表面側に設けられた電極に接続された複数の半導体パッケージとを備え、さらに、平面的に見て該半導体パッケージの外側に配置された、接続部と配線パターンを有するスペーサ基板を備え、上記半導体パッケージでは、それぞれ、当該半導体パッケージのリード端子が上記スペーサ基板の接続部に接続されている、半導体モジュールが記載されている。
（イ）上記摘記（１ａ）（１ｂ）によれば、上記半導体パッケージは、それぞれ内部に半導体チップを備えており、該半導体パッケージのリード端子が上記スペーサ基板の接続部に接続され、さらに該スペーサ基板の配線パターンを介して上記実装基板の表面側に設けられた接続部に接続されているものと理解できる。
（ウ）上記摘記（１ｆ）（１ｇ）によれば、実装基板上に複数の半導体パッケージが多段に実装されており、最下段の半導体パッケージの複数のリード端子が側方に引き出され、実装基板上の接続部にはんだ材料によって接続され、該半導体パッケージを覆う上段の位置には別の半導体パッケージが、該半導体パッケージの複数のリード端子が側方に引き出され、スペーサ基板上の接続部にはんだ材料によって接続され、該スペーサ基板が実装基板上に載置されて、該実装基板上の該スペーサ基板の高さにより上記の位置に実装されており、該スペーサ基板は、平面的に見て、半導体パッケージを枠状に取り囲んでいる。
　　
　これらの事項を総合すると、引用刊行物１には、
「実装基板と、該実装基板の表面側に多段に実装され、該表面側に設けられた接続部に接続された複数の半導体パッケージと、平面的に見て、半導体パッケージを枠状に取り囲んでいるスペーサ基板とを備える半導体モジュールにおいて、最下段の半導体パッケージの複数のリード端子が側方に引き出され、実装基板上の接続部にはんだ材料によって接続され、該半導体パッケージを覆う上段の位置には別の半導体パッケージが、内部に半導体チップを備え、複数のリード端子が該半導体パッケージから側方に引き出され、上記スペーサ基板上の接続部にはんだ材料によって接続され、さらに該スペーサ基板の配線パターンを介して実装基板の表面側に設けられた接続部に接続され、該スペーサ基板が実装基板上に載置されて、該実装基板上の該スペーサ基板の高さにより上記の上段の位置に実装されている、半導体モジュール」の発明（以下、「引用発明１」という。）が記載されているものと認められる。
　　
　そこで、本願補正発明１と引用発明１とを対比すると、
（エ）引用発明１における「複数のリード端子が側方に引き出され、実装基板上の接続部にはんだ材料によって接続され」る「最下段の半導体パッケージ」は、本願補正発明１における「実装基板に直接実装される下部半導体装置」に相当し、同じく、「半導体素子」は「半導体チップ」に相当する。
（オ）引用発明１における「別の半導体パッケージ」は、「最下段の半導体パッケージ」を覆う上段の位置に、内部に「半導体チップ」を備え、複数のリード端子が該半導体パッケージから側方に引き出され、該リード端子が上記スペーサ基板上の接続部にはんだ材料によって接続され、該半導体パッケージ単独で該スペーサ基板上に接続されて実装基板上に実装されるのであるから、本願補正発明１における「パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品」に相当する。
（カ）引用発明１における「平面的に見て、半導体パッケージを・・・取り囲んでいるスペーサ基板」は、「最下段の半導体パッケージ・・・を覆う上段の位置には別の半導体パッケージが・・・複数のリード端子が該半導体パッケージから側方に引き出され、上記スペーサ基板上の接続部にはんだ材料によって接続され、さらに該スペーサ基板の配線パターンを介して実装基板の表面側に設けられた接続部に接続され、該スペーサ基板が実装基板上に載置されて、該実装基板上の該スペーサ基板の高さにより上記の上段の位置に実装されている」のであるから、本願補正発明１における「前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなり、前記下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保する配線スペーサ」に相当し、また、引用発明１における「別の半導体パッケージ」の「複数のリード端子が・・・上記スペーサ基板上の接続部にはんだ材料によって接続され」たものは、本願補正発明１における「前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置」に相当する。
（キ）引用発明１における「半導体モジュール」は、実装基板の表面側に複数の半導体パッケージを実装する、半導体装置の実装構造を有しているといえる。
　　
　してみると、両発明は、
「実装基板と、
　前記実装基板に直接実装される下部半導体装置と、
　パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなり、前記下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保する配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置と、
　を備え、前記実装基板に前記下部半導体装置を直接実装し、当該下部半導体装置を覆う位置の前記実装基板上に前記配線スペーサ付き半導体装置を実装してなる半導体装置の実装構造。」の点で一致し、次の点で相違する。
　　
相違点１：本願補正発明１では、配線スペーサが、パッケージの側方に沿って延びる角柱状の絶縁体基材に配線を施してなるのに対し、引用発明１では、スペーサ基板が、接続部と配線パターンを有し、平面的に見て、半導体パッケージを枠状に取り囲んでいる点。
　　
相違点２：本願補正発明１では、下部半導体装置を覆う位置の実装基板上に配線スペーサ付き半導体装置を直接実装してなるのに対し、引用発明１では、最下段の半導体パッケージを覆う上段の位置に、別の半導体パッケージのリード端子をスペーサ基板上の接続部にはんだ材料によって接続し、さらに該スペーサ基板の配線パターンを介して実装基板の表面側に設けられた接続部に接続しているものの、該スペーサ基板の配線パターンが実装基板の表面側に設けられた接続部に直接接続し、該スペーサ基板付き半導体パッケージが実装基板上に直接実装されていることは明らかでない点。
　　
〈４〉相違点の検討
〈４−１〉相違点１について
　引用刊行物２に、マルチチップモジュールにおいて、複数個の半導体モジュールを積み重ねるために半導体モジュール間に介在させるスペーサの矩形の外形形状を、半導体モジュールの側方に沿って延びる柱状に変更し、且つスペーサの断面形状を矩形とすることが記載されているので、引用発明１における接続部と配線パターンを有するスペーサ基板の枠状に取り囲む形状を、パッケージの側方に沿って延びる角柱状とし、該形状のスペーサ基板の絶縁体基材に接続部と配線パターンを施してなるものとすることは、当業者が容易に想到し得たものと認められる。
　　
〈４−２〉相違点２について
　摘記（１ａ）（１ｄ）（１ｅ）によれば、引用刊行物１の請求項２、１６に記載された半導体モジュールでは、表面側に多段に実装された半導体パッケージのリード端子を、平面的に見て、互いに重複しないように配置し、該各リード端子を実装基板の接続部に接続している。そして、摘記（１ｃ）によれば、引用刊行物１の請求項３に記載された半導体モジュールでは、半導体パッケージのリード端子をスペーサ基板に接続する構成とすることにより、半導体パッケージのリード端子の寸法、形状を変えることなく同様の半導体モジュールを製造できるのであるから、上記各リード端子を互いに重複しないように配置する場合と同様に、各半導体パッケージの接続が重複しないように、上記スペーサ基板により実装基板の接続部に接続することが示唆されているといえる。そうすると、引用発明１の半導体モジュールにおいて、最下段の半導体パッケージのリード端子が接続される実装基板上の接続部と重複しないように、上段に設けられる半導体パッケージのリード端子が接続されるスペーサ基板の配線パターンを、実装基板上の接続部に直接接続すること、すなわち、最下段の半導体パッケージを覆う位置の実装基板上に該スペーサ基板付き半導体パッケージを直接実装することは、当業者が容易に想到し得たものと認められる。
　　
　そして、本願補正発明１の上記相違点１、２に係る特定事項によってもたらされる効果も、引用刊行物１、２に記載された発明から当業者が普通に予測し得る程度のものであって、格別なものとはいえない。 
　したがって、本願補正発明１は、引用刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものである。 
　　
［３］本願発明
　平成１８年１２月２５日付手続補正は上記のとおり却下されたので、本願請求項１〜５に係る発明は、平成１８年８月３日付手続補正書により補正された特許請求の範囲の請求項１〜５に記載された事項により特定されるものと認められるところ、その請求項１に係る発明（以下、「本願発明１」という。）は以下のとおりである。
　　
「【請求項１】パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、
　前記半導体部品の下部で実装基板に実装される下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保し、且つ、前記パッケージの側方に沿って延びる角柱状の絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなる配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置。」
　　　 
［４］引用刊行物とその記載事項
　これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である引用刊行物１、引用刊行物２には、それぞれ上記〈２−１〉〈２−２〉に摘記した事項が記載されている。
　　
［５］対比・判断 
　引用刊行物１には、上記〈３〉で認定したとおりの引用発明１が記載されている。
　　
　そして、引用発明１の「半導体モジュール」を構成する「最下段の半導体パッケージ・・・を覆う・・・別の半導体パッケージ」及び「スペーサ基板」を結合したものを中心にしてみれば、引用刊行物１には、次の発明（以下、「引用発明２」という。）が記載されているものと認められる。
　　
引用発明２：「内部に半導体チップを備え、複数のリード端子が側方に引き出された半導体パッケージを有し、該半導体パッケージの複数のリード端子が、接続部と配線パターンを有し、平面的に見て、該半導体パッケージを枠状に取り囲んでいるスペーサ基板上の上記接続部にはんだ材料によって接続され、該スペーサ基板の上記配線パターンを介して実装基板上の接続部に接続され、該スペーサ基板が該実装基板上に載置されて、上記半導体パッケージが、該実装基板上の最下段に実装されている半導体パッケージを覆う高さに実装される半導体装置。」
　　
　そこで、本願発明１と引用発明２とを対比すると、
（ク）引用発明２における「内部に半導体チップを備え、複数のリード端子が側方に引き出された半導体パッケージ」は、「該半導体パッケージの複数のリード端子が、接続部と配線パターンを有し、平面的に見て、該半導体パッケージを枠状に取り囲んでいるスペーサ基板上の上記接続部にはんだ材料によって接続され、該スペーサ基板の上記配線パターンを介して実装基板上の接続部に接続され」ており、「半導体チップ」は半導体素子であり、「半導体パッケージ」は半導体部品であるから、本願発明１における「パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品」に相当する。
（ケ）引用発明２における「実装基板上の最下段に実装されている半導体パッケージ」は、本願発明１における「半導体部品の下部で実装基板に実装される下部半導体装置」に相当し、引用発明２における「上記半導体パッケージが、実装基板上の最下段に実装されている半導体パッケージを覆う高さに実装される」は、本願発明１における「前記半導体部品の下部で実装基板に実装される下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保し、」に相当する。
（コ）引用発明２における「スペーサ基板」は、「半導体パッケージの複数のリード端子が、・・・スペーサ基板上の接続部にはんだ材料によって接続され、該スペーサ基板の配線パターンを介して実装基板上の接続部に接続され」ているのであるから、本願発明１における「絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなる・・・、前記リード端子の実装面側に接合」される「配線スペーサ」に相当する。
（サ）引用発明２における「半導体装置」は、半導体パッケージの複数のリード端子がスペーサ基板上の接続部にはんだ接続されているので、スペーサ基板付き半導体装置といえる。
　　
　してみると、両発明は、
「パッケージ内に半導体素子を備えるとともに、該パッケージを実装基板上に単体で実装可能なように前記パッケージの側方から複数のリード端子を引き出した半導体部品を有し、
　前記半導体部品の下部で実装基板に実装される下部半導体装置の高さ分だけ前記パッケージと前記実装基板との間の空間を確保し、且つ、前記パッケージの側方に沿って延びる絶縁体基材に、前記リード端子と電気的に導通して前記実装基板上の電極への電気的導通を中継する配線を施してなる配線スペーサを、前記リード端子の実装面側に接合してなる配線スペーサ付き半導体装置。」の点で一致し、次の点で相違する。
　　
相違点３：本願発明１では、配線スペーサが、パッケージの側方に沿って延びる角柱状の絶縁体基材に配線を施してなるのに対し、引用発明２では、スペーサ基板が、接続部と配線パターンを有し、平面的に見て、半導体パッケージを枠状に取り囲んでいる点。
　　
　次いで、相違点３について検討する。
　相違点３は、上記〈３〉に示した本願補正発明１と引用発明１の相違点１と実質上同じであり、相違点１に係る特定事項を当業者が容易に想到し得ること、及びその理由は、上記〈４−１〉で述べたとおりであるから、上記〈４−１〉で述べた同様の理由により、引用発明２における接続部と配線パターンを有するスペーサ基板の枠状に取り囲む形状を、パッケージの側方に沿って延びる角柱状とし、該形状のスペーサ基板の絶縁体基材に接続部と配線パターンを施してなるものとすることは、当業者が容易に想到し得たものと認められる。
　　
　そして、本願発明１の上記相違点３に係る特定事項によってもたらされる効果も、引用刊行物１、２に記載された発明から当業者が普通に予測し得る程度のものであって、格別なものとはいえない。 
　したがって、本願発明１は、引用刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものである。 
　　
［６］むすび 
　以上のとおり、本願発明１は、引用刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができた発明であるから、特許法第２９条第２項の規定により特許を受けることができない。 
　また、上記のとおり本願発明１が特許を受けることができないため、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。