(57)【特許請求の範囲】
【請求項１】
チップ状基板（１１）上に信号線導体（１３）及び接地導体（１４）を平行した状態で設けて成るコプレーナ構造の高周波伝送線路（１２）を有し、その高周波伝送線路（１２）がこれと対向された状態の外部高周波伝送線路に対し導電性バンプ（１５）を介して接続される高周波回路装置において、
前記基板（１１）上の信号線導体（１３）は、前記導電性バンプ（１５）による接続部分（１３ａ）の線路幅が信号伝送部分（１３ｂ）の線路幅より広くなった形状に構成され、
前記基板（１１）上の接地導体（１４）は、当該接地導体（１４）と前記信号線導体（１３）側の前記接続部分（１３ａ）との間のギャップ寸法が、その接続部分（１３ａ）の特性インピーダンスと上記信号線導体（１３）における信号伝送部分（１３ｂ）の特性インピーダンスとが同程度の値を示す寸法となるように構成され、
前記信号線導体（１３）は、前記信号伝送部分（１３ｂ）及び接続部分（１３ａ）間に、当該信号伝送部分（１３ｂ）と同一線路幅の補助線路（１３ｃ）を挿入した形態とされ、その補助線路（１３ｃ）の線路長は、前記接地導体（１４）と前記信号線導体（１３）における前記信号伝送部分（１３ｂ）との間のギャップ寸法とほぼ同じ寸法に設定されることを特徴とする高周波回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ状の基板上に設けられたコプレーナ構造の高周波伝送線路を、これと対向された状態の外部高周波伝送線路に対し導電性バンプを介して接続する構成としたフリップチップ実装形式の高周波回路装置に関する。
【０００２】
【従来の技術】
近年、半導体チップ（ベアチップ）を基板上に直接的に搭載する技術として、導電性バンプを利用したフリップチップ実装技術が広く普及しつつあり、このようなフリップチップ実装技術を高周波伝送線路の接続に展開するための技術開発も盛んに行われている。図７には、このような高周波伝送線路を備えた半導体チップの実装構造例が部分的に示されている。即ち、図７において、半導体チップ１は、信号線導体２及び一対の接地導体３を平行した状態で設けて成るコプレーナ構造の高周波伝送線路４を有したもので、各導体２及び３の端部には導電性バンプ５がそれぞれ設けられる。斯かる半導体チップ１にあっては、その高周波伝送線路４が、これと対向された状態の外部高周波伝送線路に対し導電性バンプ５を介して接続される。この場合、上記高周波伝送線路４の信号線導体２においては、特性インピーダンスの不整合をなくすために、信号伝送部分２ａから導電性バンプ５による接続部分２ｂまで一定の線路幅を有した状態とされるのが一般的である。
【０００３】
【発明が解決しようとする課題】
近年においては、チップのダウンサイジングに伴い信号線導体２の線路幅も２０μｍ程度まで細くなってきており、今後も信号線導体２及び接地導体３を含めたチップサイズの縮小がさらに進行する可能性が高いという状況下にある。従って、このような事情に伴い、線路の接続精度に対する要求も厳しくなってきており、実装状態のばらつきの低減や歩留まりの向上が大きな課題となってきている。ところが、現状の実装装置（フリップチップボンダ）では、実装位置の精度に±５〜１０μｍ程度の誤差が避けられないため、導電性バンプ５の幅寸法Ｗ（図７参照）が１５μｍ程度以下になってくると線路の接続状態がばらついて信号伝送特性のばらつきが大きくなり、当該幅寸法Ｗが１０μｍ程度以下になると歩留まりが大幅に低下することが予想される。
【０００４】
本発明は上記のような事情に鑑みてなされたものであり、その目的は、チップ状の基板上に形成された高周波伝送線路をこれと対向された状態の外部高周波伝送線路に対し導電性バンプを介して接続する場合に、その接続状態のばらつきの低減並びに歩留まりの向上を、高周波伝送線路の特性インピーダンスの変動を抑制しながら実現できるようになるフリップチップ実装形式の高周波回路装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の発明のような手段を採用できる。この手段において、基板（１１）上にコプレーナ構造の高周波伝送線路（１２）を有した高周波回路装置は、その高周波伝送線路（１２）がこれと対向された状態の外部高周波伝送線路（１２）に対し導電性バンプ（１５）を介して接続されるフリップチップ実装形式となっている。この場合、上記高周波伝送線路（１２）を構成する信号線導体（１３）は、導電性バンプ（１５）による接続部分（１３ａ）の線路幅が信号伝送部分（１３ｂ）の線路幅より広くなった形状に構成されているから、当該信号線導体（１３）の線路幅が例えば２０μｍ程度以下に設定されるような状況下であっても、導電性パンプのサイズを相対的に大きくすることが可能である。従って、実装時において、実装装置に内在する実装精度の誤差を吸収可能になって、その接続状態のばらつき（ひいては信号伝送特性のばらつき）を低減できると共に、歩留まりの向上を実現できるようになる。
【０００６】
また、上記のように信号線導体（１３）の線路幅が導電性バンプ（１５）による接続部分（１３ａ）で変化する線路構造では、特性インピーダンスの不整合点が生じて、挿入損失や反射が増大することが予想されるが、上記手段においては、基板（１１）上の接地導体（１４）を、当該接地導体（１４）と前記信号線導体（１３）側の前記接続部分（１３ａ）との間のギャップ寸法が、その接続部分（１３ａ）の特性インピーダンスと上記信号線導体（１３）における信号伝送部分（１３ｂ）の特性インピーダンスとが同程度の値を示す寸法となるように構成されているから、高周波伝送線路（１２）の特性インピーダンスの変動を抑制できるようになって、当該高周波伝送線路（１２）での挿入損失や反射が増大する事態を未然に防止できるようになる。
【０００７】
また、請求項１記載の発明においては、前記信号線導体（１３）における信号伝送部分（１３ｂ）及び接続部分（１３ａ）間に当該信号伝送部分（１３ｂ）と同一線路幅の補助線路（１３ｃ）を挿入する場合に、その補助線路（１３ｃ）の線路長が、前記接地導体（１４）と前記信号線導体（１３）における前記信号伝送部分（１３ｂ）との間のギャップ寸法とほぼ同じ寸法に設定されているから、信号線導体（１３）の線路幅が上記接続部分（１３ａ）で広くなっていることに起因した特性インピーダンスのずれを防止できるようになって、挿入損失や反射が増大する恐れがなくなる。
【０００９】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１実施例について図１ないし図６を参照しながら説明する。図１には本実施例による高周波回路装置の部分的な平面図が示されている。この図１において、半導体チップを構成する基板１１上に設けられた高周波伝送線路１２は、信号線導体１３及び一対の接地導体１４を平行した状態で設けて成るコプレーナ構造とされたもので、その特性インピーダンスは例えば５０Ωに設定されている。上記信号線導体１３及び接地導体１４は、基板１１の端縁部まで同一の厚さ寸法で延びるように形成されており、それら導体１３及び１４の各端部上に導電性バンプ１５がそれぞれ設けられる。この場合、各導電性バンプ１５のサイズは、例えば、横方向寸法Ｗｂ＝９０μｍ、縦方向寸法Ｌｂ＝４０μｍ、高さ寸法＝２０μｍに設定されている。
【００１０】
また、信号線導体１３は、導電性バンプ１５による接続部分１３ａの線路幅Ｗ２が信号伝送部分１３ｂの線路幅Ｗ１（例えば２０μｍ）より広くなった形状に形成されていると共に、それら信号伝送部分１３ｂと接続部分１３ａ間に、当該信号伝送部分１３ｂと同一線路幅（＝Ｗ１）の補助線路１３ｃを挿入した形態となっている。尚、図１中では、説明の便宜上、補助線路１３ｃと接続部分１３ａ及び信号伝送部分１３ｂとの各境界に破線を施した状態としている。ここで、接続部分１３ａの線路幅Ｗ２及び線路長Ｌ２は、前記導電性バンプ１５の横方向寸法Ｗｂ及び縦方向寸法Ｌｂ、並びに基板１１（半導体チップ）の実装装置（フリップチップボンダ）の実装位置の精度を考慮して、例えばＷ２＝１００μｍ、Ｌ２＝５０μｍに設定される。
【００１１】
一方、接地導体１４は、当該接地導体１４と前記信号線導体１３側の接続部分１３ａとの間のギャップ寸法Ｇ２が、その接続部分１３ａの特性インピーダンスと信号線導体１３における信号伝送部分１３ｂの特性インピーダンスとが同程度の値（＝５０Ω）を示す寸法となるように構成される。具体的には、信号線導体１３及び接地導体１４の厚さ寸法が５μｍ、接地導体１４と信号線導体１３側の信号伝送部分１３ｂとの間のギャップ寸法Ｇ１が２１μｍに設定されていた場合、上記ギャップ寸法Ｇ２は７５μｍに設定される。
【００１２】
また、信号線導体１３側における前記補助線路１３ｃの線路長Ｌ１は、接地導体１４と信号線導体１３における前記信号伝送部分１３ｂとの間のギャップ寸法Ｇ１＝２１μｍ）とほぼ同じ寸法に設定される。尚、接地導体１４における上記補助線路１３ｃとの対向部分の幅寸法は、前記接続部分１３ａとの対向部分の幅寸法と等しい状態に設定されるものである。
【００１３】
ここで、本件発明の発明者らは、上記のような高周波伝送線路１２の特性を調べるために、当該高周波伝送線路１２と同条件を備えた解析モデルを想定し、ＨＦＳＳ（Ｈｉｇｈ−Ｆｒｅｑｕｅｎｃｙ  Ｓｔｒｕｃｔｕｒｅ  Ｓｉｍｕｌａｔｏｒ：電磁界解析シミュレータ）を利用した解析により５９．５〜７６．５ＧＨｚ帯域におけるＳパラメータＳ１１及びＳ２１を算出した。尚、物理的には、上記ＳパラメータＳ１１は入力側反射係数を示し、ＳパラメータＳ２１は順方向伝達係数を示すものである。
【００１４】
この場合に使用した解析モデルを、図２（ａ）、（ｂ）に模式的に示す。この解析モデルは、基板１１上のコプレーナ構造の高周波伝送線路１２を、これと対向された他の基板１１′上のコプレーナ構造の高周波伝送線路１２′（本発明でいう外部高周波伝送線路に相当）に導電性バンプ１５を介してフリップチップ実装する構成としたものであり、各構成要素の条件は以下の通りである。
【００１５】
基板１１、１１′の比誘電率は１２．５、基板１１、１１′の縦、横、厚さの各寸法は、図２中に記載したようにそれぞれ１１２５μｍ、１０００μｍ、６００μｍとなっている（高周波伝送線路１２、１２′の線路長は１１２５μｍ）。また、高周波伝送線路１２、１２′は同一構造のものであり、その構造は前述した図１の通り、以下のようになっている。
【００１６】
（ａ）信号線導体１３の信号伝送部分１３ｂは、
線路幅Ｗ１＝２０μｍ
接地導体１４との間のギャップ寸法Ｇ１＝２１μｍ
線路の厚さ寸法＝５μｍ
（ｂ）信号線導体１３の接続部分１３ａは、
線路幅Ｗ２＝１００μｍ
接地導体１４との間のギャップ寸法Ｇ２＝７５μｍ
線路の厚さ寸法＝５μｍ
（ｃ）信号線導体１３の補助線路１３ｃは、
線路長Ｌ１＝２１μｍ（＝Ｇ１）
（ｄ）導電性バンプ１５は、
高さ寸法＝２０μｍ
【００１７】
図３には、上記のような解析モデルにおける５９．５〜７６．５ＧＨｚ帯域でのＳパラメータＳ１１及びＳ２１を電磁界解析シミュレータ（ＨＦＳＳ）を利用して計算した結果を示し、図４には、当該解析モデルにおいて信号線導体１３の伝送線路端（接続部分１３ａに相当した部分）を広げない形状（信号伝送部分１３ｂから導電性バンプ１５による接続部分１３ａまで一定の線路幅を有した形状）とした解析モデルについての同様の計算結果が示されている。
【００１８】
これら図３及び図４において、順方向伝達係数を示すＳパラメータＳ２１を比較すると、両者間においてほとんど変動しておらず、従って、本実施例のように信号線導体１３の伝送線路端（接続部分１３ａ）の線路幅を２０μｍから１００μｍに広げても、挿入損失にほとんど影響を与えないことが分かる。また、図３及び図４において、入力側反射係数を示すＳパラメータＳ１１を比較すると、本実施例の構成の方が反射が低減していることが分かる。
【００１９】
また、上記図３のような計算結果が得られる解析モデルとは別に、信号線導体１３ａと接地導体１４との間のギャップ寸法Ｇ２を、当該解析モデルのように７５μｍに広げずに、信号伝送部分１３ｂと接地導体１４との間のギャップ寸法Ｇ１（＝２１μｍ）と同じ状態とした解析モデル（その他の寸法条件は同じ）を用意し、この解析モデルの７６．５ＧＨｚ帯域でのＳパラメータＳ１１及びＳ２１を計算した。その結果、ギャップ寸法Ｇ２を２１μｍに設定した解析モデルの７６．５ＧＨｚ帯域でのＳパラメータＳ１１及びＳ２１は、Ｓ１１＝−１７．８６ｄＢ、Ｓ２１＝−０．５５ｄＢとなった。これに対して、ギャップ寸法Ｇ２を７５μｍに設定した本実施例対応の解析モデルにおける７６．５ＧＨｚ帯域でのＳパラメータＳ１１及びＳ２１は、Ｓ１１＝−２３．２５ｄＢ、Ｓ２１＝−０．５２ｄＢとなる（図３参照）。従って、両者を比較すると、挿入損失はほとんど変わらないが、反射はギャップ寸法Ｇ２を７５μｍに設定した本実施例対応の解析モデルの方が少なくなっていることが分かる。
【００２０】
つまり、本実施例のように、信号線導体１３の線路幅が導電性バンプ１５による接続部分１３ａで変化する線路構造では、特性インピーダンスの不整合点が生じて、挿入損失や反射が増大することが予想されるが、本実施例においては、基板１１上の接地導体１４を、当該接地導体１４と上記信号線導体１３側の接続部分１３ａとの間のギャップ寸法Ｇ２を、その接続部分１３ａの特性インピーダンスと信号線導体１３における信号伝送部分１３ｂの特性インピーダンスとが同程度の値を示す寸法となるように構成しているから、高周波伝送線路１２の特性インピーダンスの変動を抑制できると共に、当該高周波伝送線路１２での挿入損失や反射が増大する事態を未然に防止できるものである。
【００２１】
尚、本実施例では、信号線導体１３における信号伝送部分１３ｂ及び接続部分１３ａ間に当該信号伝送部分１３ｂと同一線路幅の補助線路１３ｃを挿入する場合に、その補助線路１３ｃの線路長Ｌ１が、接地導体１４と上記接続部分１３ｂとの間のギャップ寸法Ｇ１（＝２１μｍ）とほぼ同じ寸法に設定されているから、信号線導体１３の線路幅が上記接続部分１３ａで広くなっていることに起因した特性インピーダンスのずれを防止できるようになって、挿入損失や反射が増大する恐れがなくなるものである。
【００２２】
しかも、本実施例においては、上記のように接地導体１４と信号線導体１３側の接続部分１３ａとの間のギャップ寸法Ｇ２が広くなっているから、信号線導体１３及び接地導体１４間が不用意にショートする可能性が低くなって、この面からも歩留まりの向上に寄与できるようになる。
【００２３】
この場合、上記信号線導体１３は、導電性バンプ１５による接続部分１３ａの線路幅Ｗ２が信号伝送部分１３ｂの線路幅Ｗ１より広くなった形状、具体的には、線路幅Ｗ１＝２０μｍ、線路幅Ｗ２＝１００μｍに設定されているから、実装時において、実装装置（フリップチップボンダ）に内在する実装精度の誤差を吸収可能になって、その接続状態のばらつき（ひいては信号伝送特性のばらつき）を低減できると共に、歩留まりの向上を実現できるようになる。
【００２４】
この場合、上記のように基板１１を対向基板１１′上にフリップチップ実装する際には、高周波伝送線路１２の特性インピーダンスが対向基板１１′の影響を受けて変化することが知られている（例えば、「Ａ  ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ  ｔｅｃｈｎｏｌｏｇｙ  ｕｓｉｎｇ  ｇｏｌｄ  ｐｉｌｌａｒｓ  ｆｏｒ  ｍｉｌｌｉｍｅｔｅｒ  ｗａｖｅ  ａｐｐｌｉｃａｔｉｏｎ  」：Ｓ．Ａｏｋｉ，ＩＥＥＥ  ＭＴＴ−Ｓ，ｐｐ７３１−７３４，１９９７  ）。このような影響を抑制するためには導電性パンプ１５の高さ寸法を大きくすることが考えられるが、上記した本実施例のように接続部分１３ａの線路幅Ｗ２を広げた構成によれば、導電性バンプ１５の高さ寸法を容易に大きくできることになるから、この面からも特性向上に寄与可能になる。
【００２５】
また、上記のように、接続部分１３ａの線路幅Ｗ２が１００μｍまで広げられた状態では、実装装置における実装位置の精度が±８０μｍ未満であれば、導電性バンプ１５を介した電気的な接続を的確に行い得ることが予想される。そこで、前述した（ａ）〜（ｄ）の要件を備えた解析モデルを用いて、基板１１（フリップチップに相当）を基板１１′側の線路に対して横方向にずらしたときのずれ幅とＳパラメータＳ１１、Ｓ２１との関係を計算した。その結果を図５に示す。この図５からは、上記解析モデルのように接続部分１３ａの線路幅Ｗ２を１００μｍに広げた状態では、ずれ幅が６０μｍ程度までの範囲では十分なＳパラメータ特性が得られることが分かるものであり、従って、実装装置による実装位置の精度誤差は±６０μｍ程度まで吸収できることになる。
【００２６】
（参考例）図６には本発明の参考例としての第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。即ち、図６は本実施例による高周波回路装置の部分的な平面図を示すものであり、基板１１上に設けられた高周波伝送線路１２の信号線導体１３は、信号伝送部分１３ｂ及び接続部分１３ａ間に、当該信号伝送部分１３ｂから接続部分１３ａに向かうに従って線路幅が徐々に大きくなるテーパ形状を有した補助線路１３ｄを挿入した形態とされている。また、接地導体１４は、上記補助線路１３ｄに対向した部分Ａが当該補助線路１３ｄの形状に対応したテーパ形状に構成されている。
【００２７】
このような構成とした本実施例においても、前記第１実施例と同様に、信号線導体１３の線路幅が接続部分１３ａで広くなっていることに起因した特性インピーダンスのずれを防止できるようになり、挿入損失や反射が増大する恐れがなくなるものである。
【００２８】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
信号線導体１３や接地導体１４などの形状・寸法は、目的とする特性などに応じて適宜に変更できることは勿論である。コプレーナ構造の高周波伝送線路１２を同じくコプレーナ構造の高周波伝送線路１２′に接続する例を説明したが、当該高周波伝送線路１２をマイクロストリップ線路に接続することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す要部の平面図
【図２】特性を解析するためのモデルを示す側面図及び正面図
【図３】特性解析結果を示す特性図その１
【図４】特性解析結果を示す特性図その２
【図５】接続線路間のずれ幅とＳパラメータとの関係を示す特性図
【図６】本発明の第２実施例を示す図１相当図
【図７】従来構造を説明するための部分的な斜視図
【符号の説明】
１１は基板、１２は高周波伝送線路、１３は信号線導体、１３ａは接続部分、１３ｂは信号伝送部分、１３ｃ、１３ｄは補助線路、１４は接地導体、１５は導電性バンプを示す。
【図１】
0003551792.tif 000002
【図２】
0003551792.tif 000003
【図３】
0003551792.tif 000004
【図４】
0003551792.tif 000005
【図５】
0003551792.tif 000006
【図６】
0003551792.tif 000007
【図７】
0003551792.tif 000008