【事件の表示】
　平成１０年特許願第２５７４０４号「画像処理装置」拒絶査定不服審判事件〔平成１２年　３月３１日出願公開、特開２０００−　９０２５７、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．本願発明
　本願の請求項１に係る発明は、明細書の特許請求の範囲の請求項１にその記載のあるとおりのものであるところ、本願特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
　「【請求項１】　テクスチャパターンデータを２×２個のピクセルのブロックに分割した際の各ブロック中の位置に対応したピクセルのデータを記憶する４個のテクスチャ記憶手段と、
　ラッチ回路、加算器及びマルチプレクサで構成し、任意の基準となるピクセルを含む隣接した２×２個のピクセルのデータを上記テクスチャ記憶手段の２×２個のアドレスを同時に指定して読出す読出手段と、
　上記２×２個のピクセルのデータにおける基準となるピクセルのデータの占める割合を予め設定された複数候補の中から選択して設定する割合設定手段と、
　上記割合設定手段で設定された割合に基づいて上記読出手段で読出した２×２個のピクセルのデータから１個のピクセルのデータを算出する演算手段と
を具備したことを特徴とする画像処理装置。」
　
２．引用例
（１）特開平０８−２１２３５７号公報
　「複数の画素を含むテクスチャを格納する第１の原画像格納部２０７と、
　そのテクスチャに対する参照点の位置にかかわらず、そのテクスチャに含まれる所定の数の画素に関連する情報を補間処理部２０４に供給する画素値供給部２０３と、
　その所定の数の画素に関連する情報に基づいて補間画素データを計算することにより、補間処理を実行する補間処理部２０４とを備えている補間装置。」
　すなわち、
　「複数の画素を含むテクスチャを格納する第１格納手段と、
　該テクスチャに対する参照点の位置にかかわらず、該テクスチャに含まれる所定の数の画素に関連する情報を提供する提供手段と、
　該所定の数の画素に関連する情報に基づいて補間画素データを計算することにより、補間処理を実行する補間処理手段とを備えた補間装置であって、
　前記提供手段は、前記第１格納手段に格納されているテクスチャから、処理の対象となる第１テクスチャより少なくとも周囲１画素だけ大きい第２テクスチャを切り出す切り出し手段と、
　該第２テクスチャを格納する第２格納手段と、
　該第１テクスチャに対する参照点の位置に応じて、該第２格納手段に格納されている第２テクスチャの画素にアクセスするためのアドレスを生成するアドレス生成手段とを備えている補間装置。」
　
　また、上記特開平０８−２１２３５７号公報（以下、「引用例１」という。）には、図面とともに次の各記載がある。【００４５】
　
（ア）「【００４４】例えば、図３は、参照アドレス２１００（ｕ，ｖ）の近傍に４つの画素２１１０〜２１４０が配置されている例を示す。この場合、画素値供給部２０３（図２）によって、参照アドレス２１００（ｕ，ｖ）の近傍に位置する画素２１１０〜２１４０のそれぞれの座標値と画素値とが補間処理部２０４に供給される。ここで、本明細書では、「参照アドレス（ｕ，ｖ）の近傍」とは、そのテクスチャの座標（ｕ，ｖ）を中心とし、半径１画素の円の範囲をいうと定義する。補間処理部２０４は、補間画素データの値（Ｐ＿ｇｅｎ）を（数３）に従って求める。
【００４５】
【数３】
　P_gen=(u1-u)×(v1-v)×a＋(u1-u)×(v-v0)×b
　　　　＋(u-u0)×(v-v0)×c＋(u-u0)×(v1-v)×d
【００４６】ここで、画素２１１０の座標値を（ｕ０，ｖ０）、画素２１１０の画素値をａ、画素２１２０の座標値を（ｕ０，ｖ１）、画素２１２０の画素値をｂ、画素２１３０の座標値を（ｕ１，ｖ１）、画素２１３０の画素値をｃ、画素２１４０の座標値を（ｕ１，ｖ０）、画素２１４０の画素値をｄとする。」
　
（２）特開平０４−２１１８７８号公報
　「ピラミッドテクスチュア座標を電子表示装置の対応する物理テクスチュアメモリアドレスに変換する回路装置であって、該装置が
−２次元（２−Ｄ）テクスチュア座標ペアと関連レベル座標を受信するピラミッド座標入力と、
−受信された座標ペアとレベル座標から対応する物理テクスチュアメモリアドレスを発生する手段、を具えるものにおいて、物理アドレスが線形（１次元）アドレスであり、かつ物理テクスチュアメモリアドレスを発生する手段が、
−線形アドレス空間のテクセル値の対応アレイを配置する情報を受信レベル座標から発生するページ位置選定手段、および
−受信２−Ｄテクスチュア座標ペアとレベル座標を線形物理テクスチュアメモリアドレスに変換するために上記のページ位置情報を使用する手段を具えるテクスチュアアドレス変換器、を具えること、を特徴とする回路装置。」
　
　また、上記特開平０４−２１１８７８号公報（以下、「引用例２」という。）には、図面とともに次の各記載がある。
　
（イ）「【００４４】完全なアライアシングを許容するために、テクセル値間に３−Ｄ（例えばトリリニアー）補間を適用することが知られており、この場合に座標Ｌ，Ｕ′，Ｖ′は分数部（Ｌｆ，Ｕｆ′，Ｖｆ′）ならびに整数部（Ｌｉ，Ｕｉ′，Ｖｉ′）を有することができる。Ｕ′およびＶ′座標の分数部は１レベル内の４つの隣接テクセルの方形パッチ間に２−Ｄ（例えばバイリニアー）補間を実行するよう使用でき、そしてレベル座標の分数部Ｌｆはピラミッドアレイの２つの隣接レベルからの（２−Ｄ補間された）テクセル値間を補間するために使用できる。このために、４つのテクセル値（Ｕｉ′，Ｖｉ′），（Ｕｉ′＋１，Ｖｉ′），（Ｕｉ′，Ｖｉ′＋１），（Ｕｉ′＋１，Ｖｉ′＋１）をレベルＬｉマップから、およびレベルＬｉ＋１マップからの４つのテクセル値を読み取ることが必要である。もしこれらの８つのテクセル値が直列に読まれるなら明らかに速度ペナルティが含まれる。不幸にして、各レベルに対する４つのテクセル値は、もしテクスチュアメモリが今後説明するように２×２パッチアドレシングを許容するようインターリーブされた４個の並列メモリとして構成され、８個の値を２つのメモリ読み取りサイクルのみで読み取れるなら、読み取りポート４６を介して並列に読み取ることができる。」
　
（ウ）「【００６６】このパッチアドレシングを可能にするために、特殊アドレスポート６４は加算器６１の出力から線形テクセルアドレスＡ１を受信し、かつそれから４つのメモリＴＲＡＭ１ＡからＴＲＡＭ１Ｄに印加する４つのアドレスＡ１Ａ−Ａ１Ｄをそれぞれ発生し、それに応じてパッチ（Ｕ，Ｖ），（Ｕ＋１，Ｖ），（Ｕ，Ｖ＋１），（Ｕ＋１，Ｖ＋１）のテクセル値は４つの対応読み取りポート６５Ａ−６５Ｄ　を介して利用可能になる。
【００６７】４つの正しいアドレスＡ１Ａ　−Ａ１Ｄの発生を可能にするため、アドレスポート６４はＵ１とＶ１がそれぞれ偶であるか奇であるかを規定するスケールされた第１座標ペアＵ１，Ｖ１の整数部の最小桁位ビットＵ１ｉｌｓｂとＶ１ｉｌｓｂを受信する。パッチアドレシングハードウエア６４，６５Ａ−６５Ｄの詳細な設計に関して、これはディジタル化されたビデオ影像の変換に使用されたものと同様にでき、その一例はジョエル・エッチ・デドリック（Ｊｏｅl Ｈ．Ｄｅｄｒｉｃｋ　）の論文、「実時間のディジタル影像変換（Ｔｒａｎｓｆｏｒｍｉｎｇ　Ｄｉｇｉｔａｌ　Ｉｍａｇｅｓ　ｉｎ　Ｒｅａｌ　Ｔｉｍｅ）」、電子システム設計雑誌（Ｔｈｅ　Ｅｌｅｃｔｒｏｎｉｃ　Ｓｙｓｔｅｍ　Ｄｅｓｉｇｎ　Ｍａｇａｚｉｎｅ：ＥＳＤ）、１９８７年８月、頁８１−８５の第２図に示されている。既知のハードウエアとの１つの差は図３に示されたシステムのテクセルアレイの線形蓄積を必要とすることである。２−Ｄアドレス可能なフレーム蓄積メモリを使用するデドリックの回路では、影像の次の行（Ｙ′＋１）のテクセル値をアドレスするために単位値０００１が垂直座標（Ｙ′）に加算される。
【００６８】しかし図３の回路では、線形に蓄積されたテクスチュアマップの次の行Ｖ１＋１のテクセル値を正しくアドレスするためにアレイの幅ｗ（Ｔ・Ｌｉ）＝２Ｗ１は線形アドレスＡ１に加算されなければならない。このために、アドレスポート６４はバンクＴＲＡＭ１に蓄積されたマップのＰＬＬＣ５０により発生された幅インデクスＷ１をまた受信する。」
　
（３）特開平１０−１６１６３３号公報
　「補間データ補正部４は、補間データ生成部５で生成された補間比率データ１２を、位置データ１０に基づいて補正し、補間演算部２a〜cに対して補間済補間比率データ１５を供給する。
　補間演算部２a〜cはこの補間済補間比率データ１５に基づいて、画素データ６〜９についての補間演算を行う。
　補間データ補正部４を設けたことにより、補間演算部２a〜cには画素データのセレクタが不要となる。
　また、並列に処理を行っている補間演算部２a〜cそれぞれに同一の補間済補間比率データ１５を供給することで、各処理での重複を避け、装置規模の削減をはかった画素補間装置。」
　すなわち、
　「複数の画素データを補間する画素補間装置において、
　データ参照点の座標の小数部である補間比率データ、もしくは補間演算における画素データの重みである補間荷重データと、前記データ参照点の座標の整数部の最下位ビットである位置データを出力する補間データ生成部と、
　前記補間比率データもしくは前記補間荷重データと前記位置データとを入力とし、前記位置データに基づいて前記補間比率データもしくは前記補間荷重データを補正して、補正済補間比率データもしくは補正済補間荷重データとして出力する補間データ補正部と、
　前記画素データと、前記補正済補間比率データもしくは前記補間済補間荷重データとを入力とし、前記画素データについての補間演算を行い、補間済画素データとして出力する補間演算部と備えたことを特徴とする画素補間装置。」
　
　また、上記特開平１０−１６１６３３号公報（以下、「引用例３」という。）には、図面とともに次の各記載がある。
　
（エ）「【００３５】ＸＭは補正後の水平方向補間比率１５a、ＹＭは補正後の垂直方向補間比率１５bである。図９に示すようにＡ、Ｂ、Ｃ、Ｄは画素データ、Ｉは補間演算結果である。また、Ｘは水平方向の補間比率Ｙは垂直方向の補間比率であり、それぞれ入力画面における各方向のアドレスの小数部に対応するものである。」
　
３．対比
　本願発明と引用例１（特開平０８−２１２３５７号公報）に記載された発明（以下、「引用発明」という。）とを対比すると、本願発明と引用発明とは次の各点で相違する。
　
（相違点１）
　本願発明は、１ブロック中の２×２個のピクセルのデータから１個のピクセルのデータを算出することによりジャギー現象を防止するスムージング処理に関する画像処理装置であるのに対して、
　引用発明は、周辺画素の画素値に基づいて、サンプル点の画素値を算出する内挿補間装置である点。
　
（相違点２）
　本願発明に於けるテクスチャ記憶手段の２×２個のアドレスを同時に指定して読み出す読出手段は、ラッチ回路、加算器及びマルチプレクサで構成され、任意の基準となるピクセルを含む隣接した２×２個のピクセルのデータを並列かつ同時かつ高速に指定して読出しているのに対し、
　引用発明のマッピングアドレス生成部２０２は、ＤＤＡ係数に基づいてポリゴンの座標（ｘ，ｙ）を生成するｘｙ−ＤＤＡ処理部２１１と、ＤＤＡ係数に基づいてそのポリゴンの属性値を生成するアルファ−ＤＤＡ処理部２１２と、ＤＤＡ係数に基づいてそのポリゴンの座標（ｘ，ｙ）に対応するテクスチャの座標（ｕ，ｖ）を生成するｕｖ−ＤＤＡ処理部２１３とを含み、ポリゴンの座標（ｘ，ｙ）に対応するテクスチャの座標（ｕ，ｖ）を生成している点。
　
（相違点３）
　本願発明は、２×２個のピクセルのデータにおける基準となるピクセルのデータの占める割合を予め設定された複数候補の中から選択して設定する割合設定手段（この設定手段は図４に開示されている。）を備えているのに対して、
　引用発明は、本願発明に示されるような割合設定手段を開示しない点。
　
（相違点４）
　本願発明は、割合設定手段で設定された割合に基づいて読出手段で読出した２×２個のピクセルのデータから１個のピクセルのデータを算出する演算手段を備え、高速なスムージング処理を実行しているのに対して、
　引用発明は、所定数の画素に関連する情報が画補間処理部に供給され、その所定数の画素に関連する情報に基づいて補間画素データを計算する内挿補間処理部を備え、内挿補間処理を実行している点。
　
４．当審の判断
　前記相違点３について判断するに、
  本願発明のような（例えば、バレルシフタを含む回路構成からなる）割合設定手段を採用することで簡易かつ高速なシフト動作のみによりスムージングの倍率を任意に設定すること（その実現手段は第４図に開示されている。）は、引用例２及び３に記載されていない。
　そして、本願発明は、かかる割合設定手段を採用することで、簡易な構成により演算の割合データを生成できるという効果を奏するものである。
　
　以上述べた次第であるから、引用発明に引用例２及び３に記載されている周知技術を適用することによっては、本願発明を構成するに至るとはいえない。
　
　したがって、他の相違点を判断するまでもなく、本願発明は、引用発明及び他の引用例に記載された発明、そして周知事項に基づいて当業者が容易に発明をすることができたとすることはできない。
　また、他に拒絶理由を見いだせない。
　よって、結論のごとく審決する。