(57)【特許請求の範囲】
【請求項１】
（イ）電子構造を準備するステップと、
（ロ）上記電子構造内に導電体のための収容箇所を形成するステップと、
（ハ）上記収容箇所内に銅のシード層を付着するステップと、
（ニ）上記銅のシード層内に、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくとも１つの型の不純物をイオン注入するステップと、
（ホ）上記収容箇所内の銅のシード層の上に電解メッキにより銅の組成を付着するステップと、
（ヘ）上記不純物を上記シード層内に一様に分布させ、上記銅の組成内に上記不純物を拡散させるようにアニールするステップとを含む電子構造内に銅の導電体を形成する方法。
【請求項２】
上記不純物は、０．０１重量ｐｐｍ乃至１０００重量ｐｐｍの濃度レンジで上記銅の組成に加えられることを特徴とする請求項１に記載の電子構造内に銅の導電体を形成する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子構造即ち電子装置内に銅の導電体を形成する方法に関する。更に具体的にいうならば、本発明は、上記方法により形成された導電体及び電子構造にドーパント・イオンを導入することにより、耐エレクトロマイグレーション（ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ  ｒｅｓｉｓｔａｎｃｅ）特性が改善された銅の導電体を形成する方法に関する。
【０００２】
【従来の技術】
半導体チップ構造、フラット・パネル・ディスプレイ及び電子パッケージにバイア（貫通孔）、配線及び他の凹部（リセス）を設けるために金属導電体を形成するための技術が、過去１０年間の間に開発されてきた。例えば、大規模集積回路（ＶＬＳＩ）構造のための相互接続技術の開発過程において、単一基板上に配置された半導体領域又は半導体デバイスのコンタクト及び相互接続体のための主要金属としてアルミニウムが利用されてきた。アルミニウムは、低価格であり、良好なオーミック・コンタクトを与えそして高導電率を有するので、優れた材料である。しかしながら、純粋な銅の薄膜導電体は、次のような望ましくない特性を有する。例えば、融点が低いことであり、このことは、純粋な銅の薄膜導電体の使用を低温プロセスに制限した。又、アニーリングの間にシリコンへの銅の拡散が生じると、コンタクト及び接合が正規の動作を行わなくなる。他の望ましくない特性は、エレクトロマイグレーションに耐える能力が低いことである。従って、純粋なアルミニウムよりも優れた利点を与える多数のアルミニウム合金が開発されてきた。例えば、米国特許第４、５６６，１７７号は、耐エレクトロマイグレーション特性を改善するために、３重量％までのシリコン、銅、ニッケル、クロム及びマンガンを含むアルミニウムの合金の導電層を示している。米国特許第３，６３１，３０４号は、耐エレクトロマイグレーション特性を改善するために酸化アルミニウムを含むアルミニウム合金を示している。
【０００３】
近年開発されてきたＵＬＳＩ技術は、このようなデバイスにおける非常に高い回路密度及び高い動作速度に基づいて、回路配線に対して更に厳格な要求を課している。このことは、従来よりも小さくなった導電体の配線（ライン）に従来よりも高い密度の電流が流れることを意味する。この結果、アルミニウム合金の導電体ついては断面積の大きな配線又は更に高いコンダクタンスを有する異なる配線材料を必要とする高いコンダクタンスの配線が望ましい。この分野での明らかな選択は、所望の高導電率を有するという理由で純粋な銅を含む導電体を開発するということである。
【０００４】
例えば、バイア及びラインのようなＵＬＳＩの相互接続構造の形成において、同一基板上に形成されている複数個の半導体領域又は半導体デバイスを相互接続するためのリセス又は凹部内に銅が付着されうる。しかしながら、銅は、デバイスの動作を低下させるミッド・レベル・トラップであるので、銅は半導体デバイスにおいて問題を生じることが知られている。金属固体の不規則な熱拡散に電界が重畳されると、電子の流れの方向にイオンのドリフト（ｎｅｔ  ｄｒｉｆｔ）  が生じてエレクトロマイグレーション現象が生じる。シリコン基板中に銅のイオンが少しでも拡散すると、この基板内のデバイスが正規の動作をしなくなる。更に、純粋な銅は、例えば二酸化シリコン及びポリイミドのような、酸素を含む誘電体に良好に接着しない。相互接続技術において銅を十分に利用するには、銅の接着（ａｄｈｅｓｉｏｎ）特性が改善されねばならない。
【０００５】
本出願人の米国特許第５，１３０，２７４号は、相互接続構造の凹部に或る合金を最初に付着し、次いで銅合金のプラグ（導電体）を形成することにより、２原子百分率よりも少ない合金成分を含む銅合金を使用することを示している。しかしながら、この技術は、０．５μｍよりも小さいクリチカルな寸法が、薄膜チップ相互接続にかなりの負担を課するＵＬＳＩ構造における更に厳格な要求を満足することができない。深いサブミクロン（ｄｅｅｐ−ｓｕｂｍｉｃｒｏｎ）のロジック回路配線構造において標準的なＡｌ（Ｃｕ）合金及び二酸化シリコンの誘電体を使用すると、主に配線接続に起因する大きな回路遅延が生じる。
【０００６】
【発明が解決しようとする課題】
チップの動作速度を増大するために、Ａｌ（Ｃｕ）の代わりの材料としてＣｕをＵＬＳＩ配線構造に使用することが他者により試みられた。しかしながら、このＣｕの相互接続では、Ｃｕが腐食したり、薄膜中のＣｕが速い拡散速度を示すなどの数多くの問題が生じた。純粋なＣｕは、Ａｌ（Ｃｕ）における０．８乃至０．９ｅＶよりも小さいエレクトロマイグレーション活性化（ａｃｔｉｖａｔｉｏｎ）エネルギー、即ち０．５乃至０．８ｅＶを有することが知られている。このことは、チップの動作時のエレクトロマイグレーションによる相互接続体の故障を減少するためにＣｕを使用するという利点が、危うくなることを意味する。
【０００７】
図１は、銅合金で形成された従来の相互接続体を利用する電子構造の概略的な拡大断面図である。電子構造１０は、銅の相互接続体の２つのレベル１２及び１６と１つのスタッド（即ち、バイアを充填する導電性相互接続体）レベル１４を含み、そしてこれらのレベルは、予め形成されたデバイス２０の上に象眼（ダマシーン）プロセスにより形成された銅の配線構造を示す。デバイス２０は、半導体基板２４内に一体的に形成されている。図１に示すように、代表的なダマシーン・レベルは、プレーナ状の誘電体の積層２６を付着することにより最初に形成される。次いで、この誘電体積層２６は、標準的なリソグラフィック及びドライ・エッチング技法を使用してパターン化されそしてエッチングされて、所望の配線又はバイア・パターンが形成される。このプロセスの後に、薄い接着／拡散ライナー１８の金属が付着されそして銅の合金層１２が付着される。ここで、底部の窒化シリコン層２８は、銅の拡散に対して下側の構造を保護するためにデバイス２０の上部に前もって付着された拡散バリアとして働く。銅合金の相互接続体１２が形成された後、上側の窒化シリコン層３２が付着され、そして次のレベルの銅の相互接続体（スタッド）１４を規定するためのエッチ・ストップ層として使用される。第２レベルの誘電体積層３４が付着された後、相互接続のためのリセス（開孔又はバイア）がエッチングにより誘電体層３４及び窒化シリコン層３２に形成される。
【０００８】
ライナー２２を有する中間レベルのバイア中の銅合金の導電性相互接続体即ちスタッド１４が、第１レベルの銅合金相互接続体１２を付着するのに使用されたのと同様な技法により付着される。バイア又はトレンチに金属を充填するために、種々な金属付着技法が使用されうる。これらの技法は、コリメート式スパッタリング・プロセス、イオン・クラスタ・ビーム・プロセス、電子サイクロトン共振プロセス、化学蒸着プロセス、無電気メッキ・プロセス及び電解メッキ・プロセスである。銅及び合金成分が同時に付着される同時付着法（ｃｏ−ｄｅｐｏｓｉｔｉｏｎ）等の他の技法が、銅合金を形成するために使用されることができる。例えば、同時付着法は、同時スパッタリング（ｃｏ−ｓｐｕｔｔｅｒｉｎｇ）、合金メッキ、種々な材料を逐次的にメッキしてからアニーリングを行う方法、化学蒸着、逐次的な化学蒸着及び同時蒸着を含む。中間レベルの銅合金スタッド１４の完成後、第３の誘電体積層３８にライナー２４を有する第２レベルの銅の相互接続体１６を形成するために、他の同様なプロセスが繰り返される。スタッド１４と第２レベルの相互接続体１６との間に、窒化シリコンのエッチ・ストップ層３６が形成される。最後に、デバイスを外部雰囲気から保護するための最上部の窒化シリコン層４２が、この銅配線構造１０の上部に付着される。
【０００９】
耐エレクトロマイグレーション特性を改善するために、銅合金を使用する他の試みがなされてきた。例えば、米国特許第５，０２３，６９８号は、Ａｌ，Ｂｅ，Ｃｒ，Ｆｅ，Ｍｇ，Ｎｉ，Ｓｉ，Ｓｎ及びＺｎの群から選択された少なくとも１つの合金元素を含む銅合金を示している。米国特許第５，０７７，００５号は、Ｉｎ，Ｃｄ，Ｓｂ，Ｂｉ，Ｔｉ，Ａｇ，Ｓｎ，Ｐｂ，Ｚｒ及びＨｆから選択された少なくとも１つの材料を含む銅合金を示し、ここで、使用されている合金元素の重量％は０．０００３乃至０．０１である。この銅合金は、ＴＡＢプロセス及び印刷回路板部材に使用されている。米国特許第５，００４，５２０号は、Ｐ，Ａｌ，Ｃｄ，Ｆｅ，Ｍｇ，Ｎｉ，Ｓｎ，Ａｇ，Ｈｆ，Ｚｎ，Ｂ，Ａｓ，Ｃｏ，Ｉｎ，Ｍｎ，Ｓｉ，Ｔｅ、Ｃｒ及びＺｎから選択された少なくとも１つの合金元素を含む、フィルム・キャリアのための銅のホイルを示し、ここで合金元素の濃度は、０．０３乃至０．５重量％である。これらの合金は、集積回路チップをマウントするための接続リードとして使用される。更に、米国特許第４，７４９，５４８号は、Ｃｒ，Ｚｒ，Ｌｉ，Ｐ，Ｍｇ，Ｓｉ，Ａｌ，Ｚｎ，Ｍｎ，Ｎｉ，Ｓｎ，Ｔｉ，Ｂｅ，Ｆｅ、Ｃｏ，Ｙ、Ｃｅ，Ｌａ，Ｎｂ，Ｗ、Ｖ、Ｔａ，Ｂ、Ｈｆ、Ｍｏ及びＣから選択された少なくとも１つの合金元素を含む銅合金を示している。これらの合金元素は、銅合金の強度を増大するために使用される。米国特許第５，２４３，２２２号及び５，１３０，２７４号は、接着力が改善されそして拡散バリアを形成する銅合金を示している。しかしながら、これらのいずれの従来技法も、耐エレクトロマイグレーション及び接着（ａｄｈｅｓｉｏｎ）特性の要求を満たし、ＵＬＳＩオン・チップ又はオフ・チップ・ワイヤリング相互接続に使用されるに十分なだけ改善された銅合金を示していない。ＵＬＳＩデバイスに使用される相互接続構造は、幅が０．５μｍよりも小さくそして縦横比が１よりも大きなパターンを有する絶縁物構造において高密度で且つ完全に連続した金属配線を実現しなければならない。
【００１０】
最近、添加剤を含むメッキ槽から銅を電気メッキすることにより、ボイドを含まずしかもシームレスな導体が形成されている。ボイド又は継ぎ目を残すことなく、被充填パターンを完全に充填する電気メッキ法の能力は、他の付着技法に比べて特異であり、優れている。
【００１１】
もしも付着されたシード（種）層が、メッキされるべき溝又はトレンチの最も深い領域においてさえも連続的であってそして一様な厚さを有するならば、象眼（ダマシーン）構造の形成に使用される電解銅メッキ技法は、欠陥を生じることはない。例えばＴａ又はＴａＮのような絶縁体内への銅の拡散を防止するバリア層の上に物理蒸着技法又はスパッタリング技法により銅のシード層が付着される。構造的形状例えば溝又はトレンチの底部又はほぼ底部に近い側壁において、付着シード層の厚さがあまりにも薄いと、メッキがなされずそしてボイドが生じる。
【００１２】
銅のシード層のスパッタリングの間に生じる、非連続的付着の問題点を解決するために、通常厚さの大きいシード層が付着される。厚いシード層の付着はメッキされるＣｕのボイド発生の問題点を解決するが、これは、この問題点と同様又はこれ以上の問題点、即ち最終構造の耐エレクトロマイグレーション特性が悪いという問題点を生じる。最終構造の耐エレクトロマイグレーション特性の低下は、シード層自体の耐エレクトロマイグレーション特性が、メッキ層の高い耐エレクトロマイグレーション特性に比較したとき弱いという事実により引き起こされる。次世代のチップでは、シード層は、構造的形状の寸法を増大する要因ではあるが、上述の理由により電解メッキではシード層の厚さを減少することはできず又一様な厚さでなければならない。
【００１３】
イオン注入法は、例えばシリコン基板のような半導体材料内に、正確に制御された深さでそして正確に制御されたドーパント・イオン濃度で不純物又はドーピング・イオンを配置するために使用されてきた。この方法の主な利点の１つは、予め決められた位置に予定のドーズ量（ｄｏｓａｇｅ）でイオンを正確に配置できる能力である。これは、高レベルドーパントを一様に配置できる再現性の高いプロセスである。例えば、代表的には１％よりも低い変動率がウエハ全体に亘って得られる。
【００１４】
イオン注入装置は、イオン源を有して働き、ここで電子及び中性原子の衝突により大量のイオンが発生される。ドーピングに必要なイオンは分離電磁石により選択されて、そして加速管に送られる。加速されたイオンは、ドーピングを行うシリコン・ウエハの部分に直接当てられる。一様性を達成するために、イオン・ビームのボンバードメントは通常、ビームを走査することにより又はウエハを回転させることにより行われる。二酸化シリコンの厚い層又はポジティブ・フォトレジストの厚い層が、注入マスクとして使用される。注入されるドーパント・イオンの深さは、ドーパント・イオンが有するエネルギーにより決定され、そしてこのエネルギーは加速チャンバの電圧を変更することにより調節される。注入のドーズ量のレベル、即ちウエハ内に入り込むドーパント・イオンの数は、検出器を通過するイオンの数をモニタすることにより調べられる。この結果、注入エネルギーを調整することにより、シリコン基板内に作られる接合の深さが正確に制御されることができ、一方ドーズ量のレベルを調整することによりドーパント濃度を正確に調整することができる。
【００１５】
【課題を解決するための手段】
本発明の目的は、従来の銅の導電体の欠点及び問題点を有しない銅の導電体をＩＣデバイスに形成する方法を提供することである。
【００１６】
本発明の他の目的は、銅の導電体に不純物を添加することにより改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００１７】
本発明の他の目的は、銅の導電体構造に、Ｃ，Ｏ，Ｃｌ、Ｓ及びＮから選択された不純物をドーピングすることにより改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００１８】
本発明の他の目的は、電解メッキ技法により改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００１９】
本発明の他の目的は、収容箇所に銅のシード層を最初に付着し、次いでこのシード層に不純物をイオン注入することにより、改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００２０】
本発明の他の目的は、耐エレクトロマイグレーション特性を改善する不純物を含む電子装置用の銅の導電体を提供することである。
【００２１】
本発明の他の目的は、収容箇所に不純物を含む銅の組成を最初に電着し、次いでこの銅の組成の下側に前もって付着されている銅のシード層に不純物が拡散するように電子装置をアニールすることにより、改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００２２】
本発明の他の目的は、収容箇所にバリア層を最初に付着し、このバリア層の上に銅のシード層を付着する前にこのバリア層にドーパント・イオンを注入し、そしてドーパント・イオンが銅のシード層内に拡散するように電子装置をアニールすることにより、改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００２３】
本発明の他の目的は、銅の導電体に不純物を最初に添加し、次いで、Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ，Ｃ，Ｏ，Ｃｌ，Ｓ、Ｎ又はＣｒのうち少なくとも１つのイオンを導電体の表面層にイオン注入することにより、改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置に形成する方法を提供することである。
【００２４】
【発明の実施の形態】
本発明によると、厚い銅のシード層により生じていたエレクトロマイグレーションの問題に対する解決法が実現される。メッキされた銅に高い耐エレクトロマイグレーション特性を実現する解決法は、メッキ・プロセスの間に銅の膜即ちフィルムにドーパントを導入することから開始する。理想的なドーパントは，Ｃ，Ｏ，Ｓ，Ｃｌ及びＮである。メッキ・プロセス以外でも、銅の膜にドーパントを導入するためにイオン注入が使用されることができる。
【００２５】
良好な実施例においては、電子構造即ち装置に銅の導電体を形成する方法は、電子装置を準備するステップと、導電体を収容するための収容箇所を電子装置に形成するステップと、収容箇所に銅の組成を付着するステップと、銅の耐エレクトロマイグレーション特性が改善されるように銅の組成に不純物を添加するステップとにより行われる。
【００２６】
改善された耐エレクトロマイグレーション特性を有する銅の導電体を形成する方法は、電気メッキ技法、物理蒸着（ＰＶＤ）技法又は化学蒸着（ＣＶＤ）技法によって銅の組成を付着することにより実現されることができる。メッキ・プロセスにおいて導入される不純物又は、これとは別のイオン注入法により銅の膜に注入される不純物は、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくとも１つのイオンである。これらの不純物は、約０．０１重量ｐｐｍ（ｐｐｍ  ｂｙ  ｗｅｉｇｈｔ）乃至約１０００重量ｐｐｍの濃度レンジで銅の組成に加えられることができる。ここで、ｐｐｍは、ｐａｒｔ  ｐｅｒ  ｍｉｌｌｉｏｎを表す。更に、銅の付着ステップは、収容箇所に銅のシード層を付着するステップ、このシード層に少なくとも１つの型の不純物をイオン注入するステップ、収容箇所に銅を電解メッキするステップを含む。更に、シード層は、不純物を層内に一様に分布させるためにアニールされることができる。銅の組成を付着するステップは、更に、銅のシード層を収容箇所に付着するステップ、収容箇所を充填するように、不純物を含む銅の組成を電着するステップ、及び銅のシード層内に不純物が拡散するように電子装置をアニールするステップを含む。不純物はドーパント・イオンである。
【００２７】
銅組成を付着するステップは更に、収容箇所にバリア層を付着するステップ、バリア層にドーパント・イオンを注入するステップ、バリア層の上に銅のシード層を付着するステップ、及びドーパント・イオンが銅のシード層内に拡散するように電子装置をアニールするステップを含む。銅のシード層は、物理蒸着技法又は化学蒸着技法により付着されることができる。この方法は更に、銅の組成を収容箇所内にこれを充填するように付着するステップを含む。銅の組成のこのような付着ステップは、電気メッキ、物理蒸着又は化学蒸着により行われることができる。
【００２８】
他の良好な実施例において、電子装置の基板に銅の導電体を形成するための本発明の方法は、電子装置の基板を形成するステップ、この電子装置の基板内に導電体を収容する収容箇所を形成するステップ、収容箇所内に銅のシード層を付着するステップ、少なくとも１つの型の不純物イオンをシード層内にイオン注入するステップ、及び収容箇所内に銅の組成を付着するステップにより行われることができる。
【００２９】
銅の組成は、収容箇所内に銅を電解メッキすることによりこの収容箇所内に付着されることができる。この方法は更に、シード層内に不純物を一様に分布させるようにこのシード層をアニールするステップを含むことができる。この方法は更に、シード層内に不純靴を一様に分布させそして電解メッキされた銅内に不純物を拡散させるようにシード層をアニールするステップを含むことができる。銅の組成は、電着、物理蒸着及び化学蒸着から成る群から選択された技法により付着されることができる。不純物は、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくと１つの型のイオンである。これらの不純物は、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジで銅組成内に添加されることができる。
【００３０】
本発明の更に他の実施例においては、電子装置に銅の導電体を形成する本発明の方法は、電子装置を形成するステップ、電子装置内に導電体を収容する収容箇所を形成するステップ、収容箇所内に銅のシード層を付着するステップ、不純物を含む銅組成を収容箇所内に電着してこの収容箇所を充填するステップ、及び不純物が銅のシード層に拡散するようにこの電子装置をアニールするステップにより行われることができる。
【００３１】
電子装置に銅の導電体を形成する方法は更に、ドーパント・イオンである不純物を注入するステップを含むことができる。不純物は、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくと１つの型のイオンである。これらの不純物は、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジで銅組成内に添加される。アニーリング・ステップは、不純物を銅の組成内に一様に分布させる。
【００３２】
本発明の更に他の実施例においては、電子装置内に銅の導電体を形成する本発明の方法は、電子装置を最初に形成するステップ、導電体を収容する収容箇所を電子装置に形成するステップ、収容箇所内にバリア層を付着しそしてバリア層にドーパント・イオンを注入するステップ、バリア層に上に銅のシード層を付着するステップ、及びドーパント・イオンが銅のシード層内に拡散するように電子装置をアニールするステップにより行われることができる。
【００３３】
この方法は更に、銅の組成を収容箇所内に付着して収容箇所を充填するステップを含むことができる。銅の組成は、例えば電着、物理蒸着又は化学蒸着のような技法により付着されることができる。ドーパント・イオンは、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジでバリア層内に注入されることができる。ドーパント・イオンは、バリア層内に注入され、そして銅のシード層内に、これらの耐エレクトロマイグレーション特性が改善されるように拡散される。
【００３４】
本発明の更に他の実施例においては、２重注入プロセスを使用する。２重注入プロセスの実施例の具体的ステップについては後述する。改善された耐エレクトロマイグレーション特性を有する銅の導電体を電子装置内に形成する２重注入プロセスでは、例えばＣ，Ｏ，Ｃｌ，Ｓ又はＮのような不純物を銅の導電体に最初に添加し、導電体の表面層に、Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ，Ｃ，Ｏ，Ｃｌ，Ｓ，Ｎ又はＣｒのうちの少なくとも１つのイオンをイオン注入することにより行われる。この表面層は、約３０オングストローム乃至約５００オングストロームの厚さを有することが望ましく、そして更に望ましくは、約２００オングストロームの厚さを有する。表面層の特性を更に向上させるために二重（ｄｕａｌ）注入プロセスを行う利点は、銅の導電体の上に続いて付着される、例えば窒化物層又は酸化物層のような誘電体層に対する接着力を改善し、そして表面に偏析（ｓｅｇｒｅｇａｔｅ）する銅の錯体又は金属酸化物の形成により銅の表面拡散率を減少することである。第２番目の表面注入プロセスのために選択された金属イオンは、酸素に対する高い親和力を有し、これにより、イオンが銅の界面（又は表面）に偏析（ｓｅｇｒｅｇａｔｅ）して銅の導電体に対する保護層としての金属酸化物を形成する。
【００３５】
本発明は、電子構造即ち電子装置の導電体収容箇所即ち収容箇所内に銅の組成（ｃｏｐｐｅｒ  ｃｏｍｐｏｓｉｔｉｏｎ）を付着し、そして銅の耐エレクトロマイグレーション特性を改善するように銅の組成内に不純物を添加することにより電子装置に銅の導電体を形成する方法に関する。銅の組成は、例えば電気メッキ、無電気メッキ、物理蒸着、又は化学蒸着のような種々な技法により付着されることができる。不純物即ちドーパント・イオンは、種々な拡散方法により銅の組成に添加されることができる。１つの方法においては、銅のシード層が最初に収容箇所に付着され、次いで不純物がシード層にイオン注入され、そしてこの後に電気メッキ・プロセスによりバルクの銅が収容箇所に付着される。他の方法においては、銅のシード層が最初に収容箇所に付着された後に、不純物を含むバルクの銅の組成が収容箇所内に電着される。次いで、不純物が銅のシード層内に拡散されるように、電子構造がアニールされる。更に他の方法においては、拡散バリア層が最初に収容箇所に付着され、これに続いて、イオン注入プロセスにより、ドーパント・イオンがバリア層内に注入される。次いで、銅のシード層がバリア層の上に付着され、次いで、ドーパント・イオンがバリア層から銅のシード層内に拡散するようにアニールされる。本発明で使用されるドーパント・イオンは、Ｃ，Ｏ，Ｓ，Ｃｌ，Ａｌ，Ｃｏ，Ｓｎ，Ｉｎ，Ｔｉ，Ｃｒ及びＮから成る群から選択された少なくとも１つのイオンである。銅の組成内に注入される不純物のドーズ量は、約０．０１重量ｐｐｍ（ｐｐｍ  ｂｙ  ｗｅｉｇｈｔ）乃至約１０００重量ｐｐｍの濃度レンジ内である。
【００３６】
図２は、本発明に従う銅の相互接続体構造５０の拡大された斜視図である。構造５０はシリコン基板５２の上に一体的に形成される。例えば、ＳｉＯ２のような誘電体材料の複数の層即ち絶縁層５４が、これらの間に金属導電体を挟むように逐次的に付着される。金属導電体層５６が、標準的なフォトリソグラフィック法により絶縁層５４の導電体収容箇所、即ちトレンチ、バイア等内に形成される。２つの金属導電体層５６を相互接続するためのバイア即ち貫通孔内の相互接続体即ちスタッド５８が形成される。例えばＳｉ３Ｎ４のような材料で形成された誘電体層即ち絶縁層６２が、エッチ・ストップ層として設けられる。更に、拡散バリア層６４が、ドーパント・イオンの拡散を防止するために設けられている。更に図２には、半導体基板５２上に一体的に設けられたＩＣデバイス６０及びバイア内に形成されたタングステン・スタッド即ち部分相互接続体６６が示されている。スタッド５８は、２つの配線レベル５６相互間の垂直接続を与え、そして銅により形成され、一方、タングステン・スタッド６６は、配線レベル５６をＩＣデバイス６０のコンタクト６８に接続する。図２に示されているＩＣデバイス６０は、ＣＭＯＳトランジスタを示しているが、これに代えて他の任意の電子デバイスが使用されることができる。
【００３７】
絶縁層５４又はＩＣデバイス６０への銅の拡散を防止するために、接着／拡散バリア層６４が、銅導電体層５６及びスタッド５８を囲むように形成されている。接着／拡散バリア層６２は、絶縁材料若しくは導電性材料のいずれかにより形成されることができる。導電性の拡散バリア層は、銅をこれの下側の材料に接着する。以下このような性質の層を単にバリア層という。図２には示されてはいないが、シード層が、主要な銅の導電体５６及び５８の下側に付着されている。このシード層の付着については、相互接続構造を形成する２つの方法、即ち単一ダマシーン（象眼）プロセス及び二重ダマシーン・プロセスを参照して以下に説明する。これらは図３の（Ａ）乃至（Ｆ）と図４の（Ａ）及び（Ｂ）とに示されている。
【００３８】
本発明に従う耐エレクトロマイグレーション特性が改善された銅の導電体構造は、以下に述べる幾つかの実施例の１つにより製造されることができる。１つの良好な実施例において、ドーパント・イオンはイオン注入プロセスによりシード層内に導入される。収容箇所内に銅のシード層を付着するプロセスに続いて、種々なドーパント・イオンが銅のシード層内に注入されることができる。ドーパント・イオンをフィルムの厚さ全体に亘って一様に分布させるために、約３００℃乃至約６００℃のアニーリング温度でアニーリングが行われる。次いで、バルクの銅組成を収容箇所内に付着するために、電解メッキ・プロセスが行われる。従って、この良好な実施例の方法は、シード層の特性を改善し、そしてこれは、収容箇所即ちトレンチ又はバイアを完全に充填するために引き続いて行われる充填技法から独立している。本発明の方法で使用される電解メッキ・プロセスは、本出願人の特許出願である特願平１０−５２７６４６号に示されている。
【００３９】
電解メッキ・プロセスにおいて、サブ・ミクロンの寸法を有し、ボイドが無くそして継ぎ目のない、ＩＣチップを配線するための低価格で且つ高信頼性の銅の相互接続構造を製造することが可能である。通常このプロセスは、半導体ウエハ上に絶縁層を最初に付着し、この絶縁層にサブ−ミクロンの寸法のトレンチ又は開孔（この中に導電体材料が付着されて導電性の相互接続体を最終的に形成する）をリソグラフィックにより規定して形成し、シード層即ちメッキ用のベース層として働く薄い導電体層を付着し、添加剤を含むメッキ層を使用する電着により導電体を付着し、そして上記処理により形成された結果的な構造を平坦化し又は化学ー機械的研摩して平坦化し、個々のライン又はバイアを互いに電気的に絶縁することにより行われる。
【００４０】
相互接続材料は、添加剤を含む槽から電着された銅である。このような槽からの銅の電着速度は、他の場所よりも空洞（キャビティ）内の深い箇所におい て高い。かくしてこのメッキ・プロセスは、独特の優れた完全充填特性を生じ、そしてボイドが無く且つ継ぎ目のない付着物を生じる。銅の電気メッキにより形成された相互接続構造は、耐エレクトロマイグレーション特性（エレクトロマイグレーションを生じにくい特性）が高く、エレクトロマイグレーションに対する付勢（活性、 activation）エネルギーは１．０ｅＶ以上である。導電体材料は、大部分が銅であるが不純物として少量の原子又は分子成分を含み、これらはＣ（炭素）（＜２重量％），Ｏ（酸素）（＜１重量％）、Ｎ（窒素）（＜１重量％）、Ｓ（硫黄）（＜１重量％）又はＣｌ（塩素）（＜１重量％）であり、不純物として使用されるのは、これらから選択された少なくとも１つのイオンである。このような導電性材料を銅の組成と呼ぶ。
【００４１】
図３の（Ａ）乃至（Ｆ）を参照すると、ダマシーン・メッキ・プロセスが示されている。ダマシーン・プロセスでは、半導体ウエハの表面全体に亘ってメッキが施され、そしてこの後に、平坦化プロセスが行われて、相互接続体を個別化して互いに分離即ち絶縁する。メッキ・プロセスの前に、リソグラフィック・プロセスにより形作られた配線パターン全体の上にメッキのためのベース層（即ちシード層）が付着される。導電体と絶縁層との間の界面での相互作用及び拡散を防止しそして接着を改善するための材料層が、絶縁層とメッキ用ベース層との間に付着される。図３の（Ａ）に示すように、窒化シリコンのエッチ・ストップ／平坦化層７２及び７４により挟まれた、高分子（ｐｏｌｙｍｅｒｉｃ）材料又は二酸化シリコンの絶縁層７０が、半導体ウエハ７６の上に付着される。図３の（Ｂ）に示すように、次いで、レジスト・パターン８０が、エッチ・ストップ／平坦化層７４の上に形成される。図３の（Ｃ）に示すように、レジスト・パターン８０をマスクとして層７４及び絶縁層７０の露出部分がエッチングされ、この時エッチ・ストップ層７２は除去されない。図３の（Ｄ）に示すように、図３の（Ｃ）の構造の上に、バリア材料層８２及び銅のシード層８４が順次に付着される。次いで、銅の層８８が、収容箇所即ちトレンチ、開孔部分の全てに銅の層８８を充填するようにシード層８４の上に電着される。銅の層８８は、シード層８４の上端を超えて電着される。次いで図３の（Ｅ）に示すように、平坦化処理が行われて最終構造となり、ここでは絶縁層７０の上側表面上の層７４が除去されている。図３の（Ａ）乃至（Ｅ）は、単一ダマシーン・プロセスである。図３の（Ｅ）の構造の上にこの単一ダマシーン・プロセスを再び繰り返して行う２重のダマシーン・プロセスを使用して、図３の（Ｆ）に示すような２つのレベルの相互接続体を形成することができる。
【００４２】
電解付着された銅の層にボイド又は継ぎ目が生じるのを防止するために、収容箇所即ちトレンチ又は開孔の一番深い箇所における電着速度は他の箇所に比べて高くなくてはならない。このことは、メッキ溶液に添加剤を加えることにより達成される。添加剤は、フィルムの厚さ又は不規則に配向された結晶粒（ｇｒａｉｎ）に比較してこれよりも大きな結晶粒度を含む導電体特有のフィルム・マイクロ構造（ｃｏｎｄｕｃｔｏｒ  ｓｐｅｃｉｆｉｃ  ｆｉｌｍ  ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ）を引き起こす。更に、添加剤は、導電性材料内に、Ｃ，Ｏ，Ｎ，Ｓ及びＣｌから成る群から選択された原子を含む分子成分（ｍｏｌｅｃｕｌａｒ  ｆｒａｇｍｅｎｔｓ）を導入し、これによって純粋な銅全体に亘る耐エレクトロマイグレーション特性を改善する。更に、添加剤はメッキ槽内に加えられて、フィルムの厚さ又は不規則に配向された結晶粒に比較してこれよりも大きな結晶粒度を含む導電体特有のフィルム・マイクロ構造をもたらし、これにより非電着の銅に亘って耐エレクトロマイグレーション特性を改善する。
【００４３】
図４を参照すると、図４の（Ａ）は、単一ダマシーン・プロセスにおける、平坦化の前の、主要な銅の導電体層９０内へのドーパントのイオン注入を示す。半導体ウエハ内に形成されたトレンチ又は開孔の側壁及び上面に窒化シリコンのエッチ−平坦化ストップ層９２，バリア層９４及び銅のシード層９６が順番に形成される。図４の（Ｂ）は、平坦化ステップが行われた後の単一ダマシーン・プロセスにおける銅の導電体層９０内へのイオン注入を示す。
【００４４】
図５の（Ａ）は、２重ダマシーン・プロセスにおける、平坦化の前の主要な銅層１００内へのイオン注入を示す。又図の（Ａ）には、窒化シリコンのエッチ／平坦化ストップ層９２、拡散バリア層９４及び銅のシード層９６が示されている。図５（Ｂ）は、平坦化ステップが行われた後の、２重ダマシーン・プロセスにおける、銅の導電体層１００内へのドーパント・イオンのイオン注入を示す。図６は、主要な銅の導電体層９０の付着の前に行われる、単一ダマシーン・プロセスの銅のシード層９６及び／若しくはバリア層９４内へのドーパント・イオンのイオン注入を示す。同様に、イオン注入プロセスは、銅のシード層９６の付着の前に、ドーパント・イオンを拡散バリア層９４だけに注入することにより行われることができる。
【００４５】
他の良好な実施例においては、メッキ・フィルムのドーパント・イオンは、最終構造におけるドーパント・イオンの所望の目標値及びメッキ・フィルム又は物理蒸着（ＰＶＤ）フィルムの相対的な厚さを考慮して規定される。ＰＶＤシード層が最初に付着され、そしてこの後に適切な処理条件の下に銅が電着されることができる。メッキされた銅からＰＶＤシード層へのドーパント・イオンの拡散は、アニーリング・プロセスにより行われることができる。
【００４６】
更に他の実施例においては、ドーパント・イオンは、銅のシード層のためのＰＶＤ付着プロセスの前に拡散バリア層内に注入される。次いで、アニーリング・プロセスが使用されてドーパント・イオンを銅内にドライブ・インする。メッキされた銅への不純物は周知の非金属不純物以外のドーパント、即ちＴｉ，Ｓｎ，Ｉｎ等が、ＰＶＤシード層の耐エレクロトマイグレーション特性を改善するために使用される。イオン・注入を使用することにより達成される１つの利点は、非常に少量の、即ち数重量ｐｐｍの溶質（ｓｏｌｕｔｅｓ）を制御可能で且つ再現性良く導入できることである。
【００４７】
他の良好な実施例においては、メッキ以外の方法により形成された銅の特性が改善されることができる。これらの他の方法は、化学蒸着（ＣＶＤ）又は物理蒸着（ＰＶＤ）であるが、これに限定されるわけではない。これらのフィルムの特性の改善は、Ｔａ，ＴａＮのような拡散バリア層、シード層、キャップ層又は厚い銅の層にイオン注入することにより達成されることができる。
【００４８】
メッキされた銅で作られたチップ相互接続構造は、、メッキ・プロセスが、メッキされた金属に種々なドーパントをドープする添加剤を含むメッキ溶液で行われるときに優れた耐エレクトロマイグレーション特性を有するようになる。上記の添加剤を含まない溶液からメッキされた銅、そして例えばＰＶＤ及びＣＶＤのような技法により付着された銅で作られた導電性ラインの耐エレクトリマイグレーション特性は、本発明のものより遙かに劣ることが判った。本発明による利点をもたらすドーパントは、０．０１重量ｐｐｍから１０００重量ｐｐｍのレンジのＣ，Ｏ，Ｃｌ、Ｓ及びＮを含む。これらのドーパントは、代表的には、数ＫｅＶ乃至数百ＫｅＶ、例えば約１０ＫｅＶ乃至約６００ＫｅＶの種々なエネルギー・レンジで注入される。得られたドーパント・イオンの分布及び深さは
例えばＴＲＩＭ（登録商標）のようなコンピュータ・プログラムを使用して計算された。厚い金属フィルム層内に高いドーパントの分布をもたらす２価（ｄｏｕｂｌｙ  ｃｈａｒｇｅｄ）の又は３価（ｔｒｉｐｌｙ  ｃｈａｒｇｅｄ）イオンを注入することが可能であることに注目されたい。これの代わりに、所望のドーパント分布及び深さを得るために、種々な複数の厚いフィルム層にイオン注入を繰り返して行うことができる。電着された銅に使用されるドーパント及び使用した望ましいレンジは表１に示されている。
【００４９】
【表１】
0003565491.tif 000002
【００５０】
良好に制御されたドーパント濃度は他の種々な方法により得ることができる。例えば、ドーパント濃度は付着の間の制御されることができ、ドーパント濃度は、フィルム中に種々な不純物レベル及び厚さで種々なドーパントをイオン注入して、種々なアニーリング・プロセスによりドーパントを再分布させることにより制御されることができる。イオン注入方法は、これが本来指向性を有しており、更に、最適に制御されたドーパント濃度を達成するために繰り返して行われることができるので、本発明を達成するのに望ましい方法であることが判った。かくして、トレンチの底にまでイオンを注入してメッキ・プロセスを改善し、そして化学−機械的に研磨された銅の表面の上部に注入して銅のライン（配線導体）の耐エレクトロマイグレーション特性を改善することを可能とする。このことは、細い銅の配線導体の信頼性がこれの幅の減少に伴って減少するので、非常に重要である。
【００５１】
ライナー内への、シード層内への及び／若しくは充填された銅の構造それ自体へのイオン注入を含む種々な他の構造が形成されることができる。狭い配線導体へのイオン注入は、銅のエレクトロマイグレーション機構が表面拡散によりドライブされるために重要である。銅のシード層表面は純粋な銅として残され、一方重要なのは、この上部銅表面領域の下側に注入されたイオンである。このことは、銅のシード層の表面の下側へのイオン注入を可能とし、一方同時にシード層をドーピングしてこれの電気特性を改善する。
【００５２】
従って、本発明の新規な方法は、適切な濃度のレンジで使用される望ましいドーパント・イオンを実現し、改善されたエレクトロマイグレーション特性を生じる最適なドーパントのレンジを実現し、そしてメッキのパラメータを代えることによりフィルム内のドーパントの内容を変える方法を実現する。例えば、ドーパント濃度はメッキ・ツール内での攪拌レベルを増大することにより、例えばカップ状メッキ装置内でのメッキの間ウエハの回転速度を増大することにより、又はパドル・セル内におけるパドルの移動頻度を増大することにより増大されることができる。フィルムのドーパント・レベルを規定する役目を果たす他のパラメータは、添加物の濃度及び付着速度（又は、電流密度）である。
【００５３】
添加剤が使用されない場合の１μｍの厚さの電気メッキされた銅の層について得られたデータを表２に示す。Ｃ、Ｓ及びＣｌのドーパント・イオンの種々なドーズ量が、種々なドーパントの深さ及びシート抵抗の変動を達成するために利用された。１μｍの厚さのスパッタされた銅のフィルムについての同様なデータを表３に示す。イオンをフィルム厚さに亘って注入できること、同じ注入エネルギー・レベルで注入の深さを２倍にするには、イオンの電荷を１２Ｃ＋＋，３２Ｓ＋＋又は３５Ｃｌ＋＋にする必要があることが表２及び３から明らかである。更に一様なプロフィルが望ましければ、イオンの電荷及び注入のエネルギーの両方を変えることができる。表２は、硫黄（Ｓ）及び塩素（Ｃｌ）が、制御用サンプルよりも大きな抵抗の降下（Ｒ  Ｄｒｏｐ）を銅に対して起こさせるという予期しなかった効果を有することを示している。表２は又、メッキ槽内に添加剤を含まない場合のメッキされた銅についてのデータを示し、従って、添加剤は注入により添加される。
【００５４】
表３は、１μｍの厚さにスパッタされ（メッキではない）そしてドーパント・イオンでドープされた銅について得られたデータを示している。塩素（Ｃｌ）及び硫黄（Ｓ）が最も効果的なイオンであることが見出された。
【００５５】
【表２】
0003565491.tif 000003
【００５６】
例えば、サンプル１のドーズ量は、７．０×１０１５／ｃｍ２であり、そして深さの単位は、オングストロームである。
【００５７】
【表３】
0003565491.tif 000004
【００５８】
添加剤を使用しないで電気メッキされた銅のフィルムのデータ及び添加剤を使用して電気メッキされた銅のフィルムのデータは、図７及び図８にそれぞれ示されている。更に具体的にいうと、図７は、メッキ溶液中に添加剤を使用しない銅のメッキ・プロセスにおけるメッキ温度に対するシート抵抗の依存性を示すグラフであり、そして図８は、メッキ溶液に添加剤を使用した銅のメッキ・プロセスにおけるメッキ温度に対するシート抵抗の依存性を示すグラフである。図８は、メッキの間に添加剤を使用した１μｍの厚さのメッキされた銅についてのデータを示し、ここから、約１２５℃でシート抵抗が急激に降下することが判る。図７は添加剤がなく、但し２００ＫｅＶで８×１０１４／ｃｍ２のドーズ量でＳ（硫黄）がイオン注入された１μｍの厚さのメッキされた銅についてのデータを示し、そして、広い温度範囲、即ち約３００℃に亘り、添加剤がある図８の銅のフィルムと同様のシート抵抗の降下が生じることを示している。
【００５９】
本発明の方法は、２重注入プロセスにより行われることができる。２重注入プロセスの実施例を説明すると、第１の２重注入プロセス即ち方法は、電子構造を準備するステップと、電子構造内に導電体のための収容箇所を形成するステップと、収容箇所内に銅のシード層を付着するステップと、収容箇所内に銅の組成を付着して導電体を形成するステップと、銅の導電体を平坦化するステップと、銅の導電体の表面に、少なくとも１つの金属イオンをイオン注入した表面層を形成するステップとを含む。イオン注入ステップの後に電子構造をアニールするステップを含む。不純物を表面に偏析させるように銅の導電体をアニールするステップを含む。銅の組成は、電気メッキ、無電気メッキ、物理蒸着及び化学蒸着から成る群から選択された方法により付着される。不純物は、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくとも１つの型のイオンである。不純物は、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジで銅の組成に加えられる。少なくとも１つの金属イオンは、Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ及びＣｒから成る群から選択される。少なくとも１つの金属イオンが注入された銅の導電体の表面層は、約１０オングストローム乃至約５００オングストロームの厚さを有する。
【００６０】
第２の２重注入方法は、電子構造を準備するステップと、電子構造内に導電体のための収容箇所を形成するステップと、収容箇所内に銅のシード層を付着 するステップと、収容箇所内に、不純物を含む銅の組成を電着して導電体を形成するステップと、銅の導電体を平坦化するステップと、銅の導電体の表面に、少なくとも１つの金属イオンをイオン注入した表面層を形成するステップとを含む。イオン注入ステップの後に、電子構造をアニールするステップを含む。不純物は、Ｃ，Ｏ，Ｃｌ，Ｓ及びＮから成る群から選択された少なくとも１つの型のイオンである。不純物は、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジで銅の組成に加えられる。少なくとも１つの金属イオンは、Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ及びＣｒから成る群から選択される。少なくとも１つの金属イオンが注入された銅の導電体の表面層は、約３０オングストローム乃至約５００オングストロームの厚さを有する。
【００６１】
第３の３重注入方法は、電子構造を準備するステップと、電子構造内に導電体のための収容箇所を形成するステップと、収容箇所内にバリア層を付着するステップと、バリア層の上面に銅のシード層を付着するステップと、銅のシード層の上面に銅の導電体層を付着して収容箇所内を充填するステップと、銅の導電層を平坦化して導電体の表面を露出するステップとを含み、バリア層、シード層、銅の導電体及びこの導電体の露出表面を含む表面層のうちの少なくとも１つのものに、該少なくとも１つのもののための付着ステップの直後に、Ｃ，Ｎ，Ｏ，Ｃｌ，Ｓ，Ａｌ，Ｃｏ，Ｔｉ，Ｃｒ，Ｓｎ及びＩｎから成る群から選択された少なくとも１つの元素をイオン注入する。導電体の表面層は、少なくとも約３０オングストロームの厚さを有する。イオン注入ステップの後に電子構造をアニールするステップを含む。銅の組成は、電気メッキ、物理蒸着及び化学蒸着から成る群から選択された方法により付着される。銅のシード層は、物理蒸着により付着される。少なくとも１つの元素は、約０．０１重量ｐｐｍ乃至約１０００重量ｐｐｍの濃度レンジで注入される。注入された少なくとも１つの元素は、電子構造の耐エレクトロマイグレーション特性を改善する。
【００６２】
この２重注入プロセスは、望ましくは約３０オングストローム乃至約５００オングストロームの深さ、更に望ましくは約１００オングストローム乃至約３００オングストロームの深さ（平均の深さが約２００オングストローム）まで、Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ及びＣｒから選択された少なくとも１つの金属イオンを表面層内へイオン注入する第２の表面修正ステップを含む。この修正された表面層は、銅の導電体（これは、約１μｍの厚さを有しそしてＣ，Ｎ，Ｏ，ＣＬ又はＣｌの不純物を含む）の上部に位置づけられる。イオン注入による第２の表面の修正は、２つの目的を達成する。第１は、これが、銅の導電体と、これの上部に続いて付着される誘電体層、即ち窒化物層、酸化物層または高分子材料層との間の接着を改善することである。第２は、表面修正プロセスが、約２００オングストロームの薄い層で表面に偏析する銅の錯体又は金属酸化物を形成することにより銅の表面拡散率を減少することである。Ｃｏ，Ａｌ，Ｓｎ，Ｉｎ，Ｔｉ又はＣｒの金属イオンは、これらが酸素に対して親和性であるので選択された。金属イオンは銅の界面（又は表面）に偏析し、かくしてバルクの銅の導電体に対する保護層としての金属酸化物を形成する。
【００６３】
表４は、銅の導電体の表面修正に使用された金属イオンについてのデータを示す。表４の中の厚さは、表面層の厚さ（オングストローム）を表す。
【表４】
0003565491.tif 000005
【００６４】
本発明を良好な実施例について説明したが、本発明の精神から逸脱することなく、他の変形が可能であることが明らかである。
【図面の簡単な説明】
【図１】銅合金を利用する従来の相互接続システムの拡大された断面図である。
【図２】本発明に従う銅の相互接続体構造の拡大された斜視図である。
【図３】窒化シリコンのエッチ・ストップ／平坦化層により挟まれた、高分子材料又は二酸化シリコンの絶縁層が、半導体ウエハ７６の上に付着され、次いで、レジスト・パターンが、エッチ・ストップ／平坦化層の上に形成され、次いで、レジスト・パターンをマスクとして平坦化層及び絶縁層の露出部分がエッチングされ、次いで、バリア材料層及び銅のシード層が順次に付着されそして銅組成層が電着され、次いで、平坦化処理が行われる単一ダマシーン・プロセスにより形成された構造、並びに単一ダマシーン・プロセスを再び繰り返して行う２重のダマシーン・プロセスを使用して形成された構造を示す図である。
【図４】単一ダマシーン・プロセスにおける、平坦化の前の主な銅の導電体層内へのドーパントのイオン注入、並びに、平坦化ステップが行われた後の単一ダマシーン・プロセスの銅の導電体層９０内へのイオン注入を示す図である。
【図５】２重ダマシーン・プロセスにおける、平坦化の前の主な銅の層内へのイオン注入、並びに平坦化ステップが行われた後の、２重ダマシーン・プロセスにおける、銅の導電体層内へのドーパント・イオンのイオン注入を示す図である。
【図６】主要な銅の導電体層９０の付着の前に、単一ダマシーン・プロセスの銅のシード層及び／若しくはバリア層内へのドーパント・イオンのイオン注入を示す図である。
【図７】メッキ溶液中に添加剤を使用しない銅のメッキ・プロセスにおけるメッキ温度に対するシート抵抗の依存性を示すグラフである。
【図８】メッキ溶液に添加剤を使用する銅のメッキ・プロセスにおけるメッキ温度に対するシート抵抗の依存性を示すグラフである。
【符号の説明】
５０・・・銅の相互接続体構造
５２・・・シリコン基板
５４・・・絶縁層
５６・・・金属導電体層
５８・・・スタッド
６０・・・ＩＣデバイス
６２・・・エッチ・ストップ層
６４・・・拡散バリア層
６６・・・タングステン・スタッド
７０・・・絶縁層
７２、７４・・・エッチ・ストップ／平坦化層
７６・・・ウエハ
８０・・・レジスト・パターン
８２・・・バリア材料層
８４・・・シード層
８８・・・銅層
【図１】
0003565491.tif 000006
【図２】
0003565491.tif 000007
【図３】
0003565491.tif 000008
【図４】
0003565491.tif 000009
【図５】
0003565491.tif 000010
【図６】
0003565491.tif 000011
【図７】
0003565491.tif 000012
【図８】
0003565491.tif 000013