(57)【特許請求の範囲】
【請求項１】
直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散通信受信機において、
受信信号をチップレートのＮ1／Ｎ2倍のクロックでサンプリングするアナログ−デジタル変換器と、
前記アナログ−デジタル変換器から出力された信号をそれぞれ入力信号とし、かつ、並列に設けられた、チップレートのＮ1／Ｎ2倍のクロックに対応するＮ2個のルートロールオフフィルタと、
前記Ｎ2個のルートロールオフフィルタの出力を並直列変換してチップレートのＮ1倍のクロックの信号を出力する並直列変換器と、
前記並直列変換器の出力に対して拡散符号の位相の位相状態を示す位相制御信号を出力する同期保持部と、
前記同期保持部からの位相制御信号に基づいて、前記拡散符号の位相を制御するための拡散符号制御信号を生成する位相制御部と、
前記拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機。
【請求項２】
請求項１において、Ｎ２＝２であり、
第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って交互に２分割した第１、第２係数群のうちの第１係数群とし、
第２のルートロールオフフィルタの係数は、第２係数群とすることを特徴とするスペクトル拡散信号受信機。
【請求項３】
請求項１において、Ｎ２＝３であり、
第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って２位相差離散間隔毎に３分割した第１、第２、及び第３係数群のうちの第１係数群とし、
第２のルートロールオフフィルタの係数は、第２係数群とし、
第３のルートロールオフフィルタの係数は、第３係数群とすることを特徴とするスペクトル拡散信号受信機。
【請求項４】
請求項１において、前記位相制御部は、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散受信機。
【請求項５】
直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、
受信信号を、チップレートのＮ１／Ｎ２倍のクロックでサンプリングするアナログ−デジタル変換器と、
前記アナログ−デジタル変換器から出力された信号を入力信号とする、チップレートのＮ１／Ｎ２倍のクロックに対応するＮ２個のルートロールオフフィルタと、
前記Ｎ２個のルートロールオフフィルタ出力のうち１つを選択して出力するセレクタと、
前記セレクタの出力に対して拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、
前記同期保持部からの位相制御信号に基づいて、前記拡散符号の位相を制御するための拡散符号制御信号、及び前記セレクタを制御するセレクタ制御信号を生成する位相制御部と、
前記拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機。
【請求項６】
請求項５において、Ｎ２＝２であり、
第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って交互に２分割した第１、第２係数群のうちの第１係数群とし、
第２のルートロールオフフィルタの係数は、第２係数群とすることを特徴とするスペクトル拡散受信機。
【請求項７】
請求項５において、Ｎ２＝３であり、
第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って２位相差離散間隔毎に３分割した第１、第２、及び第３係数群のうちの第１係数群とし、
第２のルートロールオフフィルタの係数は、第２係数群とし、
第３のルートロールオフフィルタの係数は、第３係数群とすることを特徴とするスペクトル拡散受信機。
【請求項８】
請求項５において、前記位相制御部は、セレクタ制御信号により１／Ｎ１チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相制御を行うことを特徴とするスペクトル拡散受信機。
【請求項９】
直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、
受信信号を、チップレートのＮ１／Ｎ２倍のクロックでサンプリングするアナログ−デジタル変換器と、
前記アナログ−デジタル変換器から出力された信号を入力信号とする、チップレートのＮ１／Ｎ２倍のクロックに対応するルートロールオフフィルタと、
前記ルートロールオフフィルタの出力を平均化する１又は複数の平均化フィルタと、
前記ルートロールオフフィルタの出力と前記平均化フィルタの出力のうち１つを選択して出力するセレクタと、
前記セレクタの出力に対して、拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、
前記同期保持部からの位相制御信号に基づいて、前記拡散符号の位相制御を指示する拡散符号制御信号、及び前記セレクタの切換制御を指示するセレクタ制御信号を生成する位相制御部と、
前記拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機。
【請求項１０】
請求項９において、Ｎ１＞２、Ｎ２＝２となる整数であり、前記平均化フィルタは、Ｋ（１＋Ｄ）となる伝達関数を持つフィルタであることを特徴とするスペクトル拡散信号受信機。ただし、Ｄは遅延、Ｋは係数を意味する。
【請求項１１】
請求項９において、Ｎ１＞３、Ｎ２＝３となる整数であり、前記平均化フィルタは、（Ｋ１＋Ｋ２Ｄ）となる伝達関数を持つフィルタと、（Ｋ２＋Ｋ１Ｄ）となる伝達関数を持つフィルタとを有することを特徴とするスペクトル拡散信号受信機。ただし、Ｄは遅延、Ｋ１，Ｋ２は係数を意味する。
【請求項１２】
請求項９において、Ｎ１＞４、Ｎ２＝４となる整数であり、平均化フィルタは、（Ｋ１＋Ｋ２Ｄ）となる伝達関数を持つフィルタと、Ｋ（１＋Ｄ）となる伝達関数を持つフィルタと、（Ｋ２＋Ｋ１Ｄ）となる伝達関数を持つフィルタを有することを特徴とするスペクトル拡散信号受信機。ただし、Ｄは遅延を、Ｋ、Ｋ１、及びＫ２は係数を、それぞれ意味する。
【請求項１３】
請求項９において、前記位相制御部は、セレクタ制御信号により１／Ｎ１チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散信号受信機。
【請求項１４】
請求項９において、前記位相制御部は、セレクタ制御信号により１／Ｎ２チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散信号受信機。
【請求項１５】
直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、
受信信号をチップレートのＮ倍のクロックでサンプリングするアナログ−デジタル変換器と、
前記チップレートのＮ倍のクロックに対応するルートロールオフフィルタと、前記ルートロールオフフィルタ出力を平均化する係数可変の平均化フィルタと、
前記平均化フィルタ出力に対して拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、
前記同期保持部からの位相制御信号に基づいて、前記拡散符号の位相を制御するための拡散符号制御信号および前記平均化フィルタの係数を制御するフィルタ制御信号を生成する位相制御部と、
前記拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散通信受信機。
【請求項１６】
請求項１５において、前記平均化フィルタは（Ｋ１＋Ｋ２Ｄ）なる伝達関数をもち、Ｋ１およびＫ２がフィルタ制御信号によって変化されることを特徴とするスペクトル拡散信号受信機。
【請求項１７】
請求項１５において、前記位相制御部は、フィルタ制御信号により１／Ｎチップ以内の位相制御を行い、拡散符号制御信号により１／Ｎチップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直接拡散によるスペクトル拡散技術を用いる無線通信の分野に属する。
【０００２】
【従来の技術】
図１７は、スペクトル拡散通信の一般的な受信機の構成を示している。アンテナ１により受信された信号は、コンバータ３によりベースバンド信号に変換され、Ｉ相成分およびＱ相成分を持つ復素信号となる。受信信号をデジタル処理するために、Ａ／Ｄ変換器５にてチップレートの４倍のクロックで受信信号をサンプリングし、更に４倍オーバーサンプルに対応するルートロールオフフィルタ７を通過させてデジタルＤＬＬ（遅延ロックループ）９で位相保持を行なう。この場合には、［１／４］チップ精度でパスの位相を追従できる。この位相で逆拡散器１１にて逆拡散を行なうことで復調シンボルを得ている。
【０００３】
ここで、前記ルートロールオフフィルタについて説明する。
Ｊｏｈｎ  Ｇ．  Ｐｒｏａｋｉｓ，  ”Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，  ３ｒｄ  Ｅｄｉｔｉｏｎ，  ＭｃＧｒａｗ−Ｈｉｌｌ．  ｐ．５４２より、レイズドコサインの周波数特性を持つ信号は、シンボル周期Ｔのシンボル間で符号間干渉を持たない。そのスペクトルは、下記式（１）
【０００４】
【数１】
0003556560.tif 000002
【０００５】
で与えられ、時間波形は次式（２）で与えられる。
【０００６】
【数２】
0003556560.tif 000003
【０００７】
ただし、ｘ（０）＝１である。Ｘｒｃ（ｆ）は送受のフィルタに割り振ることが可能である。すなわち、送受信器にそれぞれ、
【０００８】
【数３】
0003556560.tif 000004
【０００９】
の特性を持つフィルタを割り当てることが可能であり、これをルートロールオフフィルタという。ルートロールオフフィルタのインパルス応答は、下記式（３）
【００１０】
【数４】
0003556560.tif 000005
となる。
【００１１】
いま、Ｔ＝１，β＝０．２２として、上記式（２）と（３）をプロットしたものを図１８に示す。また、ｔを０．２５おきにルートロールオフ波形の値を求めたものを図１９に示す。これが、４倍オーバーサンプルに対応するルートロールオフフィルタの係数となる。
【００１２】
通常は、４倍オーバーサンプリングされた信号には、この４倍オーバーサンプリングに対応するタップ係数をもつルートロールオフフィルタを用い、１／４チップの時間分解能をもつ信号を生成する。かかる信号は、そのまま逆拡散器１１に送られ逆拡散される。逆拡散器１１は、１／４チップの精度で位相調整することが可能であり、ＤＬＬ９で最適な位相調整された場合、受信信号とローカルの拡散符号の位相を最悪でも１／８に抑えることが可能となる。
【００１３】
同様に２倍オーバーサンプリングを行なった場合は、受信信号とローカルの拡散符号の相対位相は１／２チップの精度で位相調整することが可能であり、ＤＬＬ９で最適な位相調整された場合でも、最悪で１／４チップの位相差が生じることになる。
【００１４】
受信信号に対してアナログ的に理想的なフィルタリングがされたとすると、（送信側にロールオフフィルタ７を持つ場合も、送受信両側にルートロールオフフィルタ７を持つ場合も）受信波形はロールオフ波形になる。いま、孤立波（図１８のロールオフ波形）が受信された場合、サンプリング点と信号ピークの位相差に対する減衰量は図２０に示す表の様になる。
【００１５】
一般的には、４倍オーバーサンプリングされた信号の最悪の場合の減衰量は０．２３（ｄＢ）であり、２倍オーバーサンプリングされた信号の最悪の場合の減衰量は０．９４（ｄＢ）となる。このように、受信信号とローカルの拡散符号の位相がずれると、逆拡散信号に電力損失が生じる。さらにこれと同時に、理想的には直交した関係にある他ユーザの信号からも干渉を受けることとなり、通信品質が劣化する原因となる。
【００１６】
【発明が解決しようとする課題】
一般には１チップ長の１／Ｎの時間分離能を持つ信号を得るには、チップレートのＮ倍のクロックでサンプリングを行なう必要がある。
しかしながら、チップレートは高速化の傾向にあり、それに応じてサンプリング周波数を高くすることは、ハードウェアの規模、消費電力などの増大を招くため、望ましくない。例えば、１９９８年から日本でサービスされているチップレートが１．２２８８（Ｍチップ／秒）なのに対し、２００１年からサービスが予定されているチップレートでは３．８４（Ｍチップ／秒）と３倍以上になっている。将来的にはさらに高速な十数Ｍチップ／秒のシステムも検討されている。そこで、オーバーサンプル数をあまり上げずに、高い時間分解能を持つ方式が望まれていた。
【００１７】
特開平１１−４１１４１号公報［スペクトル拡散信号受信方法およびスペクトル拡散信号受信装置］では、低いサンプリング周波数でサンプルした信号を用いて、高い位相精度を提供するために、複数のタイミングで逆拡散を行ない、その相関値（または電力）から中間の位相の相関値（または電力）を補間するものが開示されている。該特開平１１−４１１４１号公報に記載の方法では、サンプリング周波数を低くすることは可能である。しかしながら、サンプル点の中間の位相の相関値を得るために、複数の位相の相関値を必要とするため、複数の相関器が必要となるという欠点がある。
【００１８】
本発明は、前記の問題点を解消するためになされたものであって、チップレートの２倍のクロックでサンプリングを行なった信号から、１／４チップの時間分解能をもつ信号や４倍オーバーサンプリングを行なった信号から１／８チップの時間分解能をもつ信号等を生成する方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明では、上記の目的を達成するために、次の構成を有する。
本発明の第１の要旨は、直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散通信受信機において、受信信号をチップレートのＮ1／Ｎ2倍のクロックでサンプリングするアナログ−デジタル変換器と、アナログ−デジタル変換器から出力された信号をそれぞれ入力信号とし、かつ、並列に設けられた、チップレートのＮ1／Ｎ2倍のクロックに対応するＮ2個のルートロールオフフィルタと、Ｎ2個のルートロールオフフィルタの出力を並直列変換してチップレートのＮ1倍のクロックの信号を出力する並直列変換器と、並直列変換器の出力に対して拡散符号の位相の位相状態を示す位相制御信号を出力する同期保持部と、同期保持部からの位相制御信号に基づいて拡散符号の位相を制御するための拡散符号制御信号を生成する位相制御部と、拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機にある。
【００２０】
本発明の第２の要旨は、第１の要旨において、Ｎ２＝２であり、第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って交互に２分割した第１、第２係数群のうちの第１係数群とし、第２のルートロールオフフィルタの係数は、第２係数群とすることを特徴とするスペクトル拡散信号受信機にある。
【００２１】
本発明の第３の要旨は、第１の要旨において、Ｎ２＝３であり、第１のルートロールオフフィルタの係数は、チップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って２位相差離散間隔毎に３分割した第１、第２、及び第３係数群のうちの第１係数群とし、第２のルートロールオフフィルタの係数は、第２係数群とし、第３のルートロールオフフィルタの係数は、第３係数群とすることを特徴とするスペクトル拡散信号受信機にある。
【００２２】
本発明の第４の要旨は、第１の要旨において、位相制御部は拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散受信機にある。
【００２３】
本発明の第５の要旨は、直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、受信信号をチップレートのＮ１／Ｎ２倍のクロックでサンプリングするアナログ−デジタル変換器と、アナログ−デジタル変換器から出力された信号を入力信号とする、チップレートのＮ１／Ｎ２倍のクロックに対応するＮ２個のルートロールオフフィルタと、Ｎ２個のルートロールオフフィルタ出力のうち１つを選択して出力するセレクタと、セレクタの出力に対して拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、同期保持部からの位相制御信号に基づいて拡散符号の位相を制御するための拡散符号制御信号、及びセレクタを制御するセレクタ制御信号を生成する位相制御部と、拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機にある。
【００２４】
本発明の第６の要旨は、第５の要旨において、Ｎ２＝２であり、第１のルートロールオフフィルタの係数はチップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って交互に２分割した第１、第２係数群のうちの第１係数群とし、第２のルートロールオフフィルタの係数は第２係数群とすることを特徴とするスペクトル拡散受信機にある。
【００２５】
本発明の第７の要旨は、第５の要旨において、Ｎ２＝３であり、第１のルートロールオフフィルタの係数はチップレートのＮ１倍のクロックに対応するルートロールオフフィルタ係数を位相差順に従って２位相差離散間隔毎に３分割した第１、第２、及び第３係数群のうちの第１係数群とし、第２のルートロールオフフィルタの係数は、第２係数群とし、第３のルートロールオフフィルタの係数は、第３係数群とすることを特徴とするスペクトル拡散受信機にある。
【００２６】
本発明の第８の要旨は、第５の要旨において、位相制御部はセレクタ制御信号により１／Ｎ１チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相制御を行うことを特徴とするスペクトル拡散受信機にある。
【００２７】
本発明の第９の要旨は、直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、受信信号をチップレートのＮ１／Ｎ２倍のクロックでサンプリングするアナログ−デジタル変換器と、アナログ−デジタル変換器から出力された信号を入力信号とする、チップレートのＮ１／Ｎ２倍のクロックに対応するルートロールオフフィルタと、ルートロールオフフィルタの出力を平均化する１又は複数の平均化フィルタと、ルートロールオフフィルタの出力と前記平均化フィルタの出力のうち１つを選択して出力するセレクタと、セレクタの出力に対して、拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、同期保持部からの位相制御信号に基づいて拡散符号の位相制御を指示する拡散符号制御信号、及びセレクタの切換制御を指示するセレクタ制御信号を生成する位相制御部と、拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散信号受信機にある。
【００２８】
本発明の第１０の要旨は、第９の要旨において、Ｎ１＞２、Ｎ２＝２となる整数であり、平均化フィルタはＫ（１＋Ｄ）となる伝達関数を持つフィルタであることを特徴とするスペクトル拡散信号受信機にある。ただし、Ｄは遅延、Ｋは係数を意味する。
【００２９】
本発明の第１１の要旨は、第９の要旨において、Ｎ１＞３、Ｎ２＝３となる整数であり、平均化フィルタは（Ｋ１＋Ｋ２Ｄ）となる伝達関数を持つフィルタと、（Ｋ２＋Ｋ１Ｄ）となる伝達関数を持つフィルタとを有することを特徴とするスペクトル拡散信号受信機。ただし、Ｄは遅延、Ｋ１，Ｋ２は係数を意味する。
【００３０】
本発明の第１２の要旨は、第９の要旨において、Ｎ１＞４、Ｎ２＝４となる整数であり、平均化フィルタは（Ｋ１＋Ｋ２Ｄ）となる伝達関数を持つフィルタと、Ｋ（１＋Ｄ）となる伝達関数を持つフィルタと、（Ｋ２＋Ｋ１Ｄ）となる伝達関数を持つフィルタを有することを特徴とするスペクトル拡散信号受信機。ただし、Ｄは遅延を、Ｋ、Ｋ１、及びＫ２は係数を、それぞれ意味する。
【００３１】
本発明の第１３の要旨は、第９の要旨において、位相制御部はセレクタ制御信号により１／Ｎ１チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散信号受信機にある。
【００３２】
本発明の第１４の要旨は、第９の要旨において、位相制御部はセレクタ制御信号により１／Ｎ２チップ単位の位相制御を行い、拡散符号制御信号によりＮ２／Ｎ１チップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散信号受信機にある。
【００３３】
本発明の第１５の要旨は、直接拡散によるスペクトル拡散された信号を受信復調するスペクトル拡散信号受信機において、受信信号をチップレートのＮ倍のクロックでサンプリングするアナログ−デジタル変換器と、チップレートのＮ倍のクロックに対応するルートロールオフフィルタと、ルートロールオフフィルタ出力を平均化する係数可変の平均化フィルタと、平均化フィルタ出力に対して拡散符号の位相を調整するための位相制御信号を出力する同期保持部と、同期保持部からの位相制御信号に基づいて、拡散符号の位相を制御するための拡散符号制御信号および平均化フィルタの係数を制御するフィルタ制御信号を生成する位相制御部と、拡散符号制御信号に基づいて拡散符号を生成する拡散符号生成部と、を具備することを特徴とするスペクトル拡散通信受信機にある。
【００３４】
本発明の第１６の要旨は、第１５の要旨において、平均化フィルタは（Ｋ１＋Ｋ２Ｄ）なる伝達関数をもち、Ｋ１およびＫ２がフィルタ制御信号によって変化されることを特徴とするスペクトル拡散信号受信機にある。
【００３５】
本発明の第１７の要旨は、第１５の要旨において、位相制御部はフィルタ制御信号により１／Ｎチップ以内の位相制御を行い、拡散符号制御信号により１／Ｎチップ単位で拡散符号の位相を制御することを特徴とするスペクトル拡散受信機にある。
【００３６】
上記本発明の要旨によれば、チップレートの２倍のクロックでサンプリングを行なった信号から、１／４チップの時間分解能をもつ信号を生成すること、及び４倍オーバーサンプリングを行なった信号から１／８チップの時間分解能をもつ信号を生成することも可能となる。
上記構成では、特開平１１−４１１４１号公報の技術内容と異なり、逆拡散を行なう前の段階で信号の時間分解能を上げる処理を行なっているため、余分な回路の追加が抑えられる。
【００３７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。尚、同一構成には同一符号を付して説明を省略する。
本実施形態での位相分解能向上手段としては、大きく分けて以下の２通りの実現手段がある。
（１）複数の異なるタップ係数を持つルートロールオフフィルタを用いる場合。
（２）２倍オーバーサンプルに対応するルートロールオフフィルタを通過させた後に、この信号と１／４チップずれた信号を生成し、ＤＬＬ９で両者を切替える制御を行なうことにより、１／４チップ精度のパス位相を検出し、１／４チップ精度の位相に対応した逆拡散を行なう場合。以下、より具体的に説明する。
【００３８】
本発明の第１の実施形態では、上記（１）に示した複数の異なるタップ係数を持つルートロールオフフィルタを用いる場合について説明する。
一般に、ルートロールオフフィルタの係数は、サンプリング周波数によって異なる。すなわち、オーバーサンプル数が［４］でタップ数が［３３］なら図１９に示す係数を持ち、オーバーサンプル数が［２］でタップ数が［１７］なら図１の様な係数を持つフィルタを用いる。また、オーバーサンプル数が同じく［２］でも、タップ数を［１６］として、図２に示す係数を持つフィルタの位相（図１と０．２５の位相差）を構成することも可能である。尚、ルートロールオフファクタはすべて等しくβ＝０．２２としている。
【００３９】
図３は、本実施形態に係るルートロールオフフィルタを用いたスペクトル拡散信号受信機の概略ブロック図を示している。図３の構成では、図１７のルートロールオフフィルタ７に替えて、図１の表に示す係数を持つルートロールオフフィルタ７ａと図２の係数を持つルートロールオフフィルタ７ｂを並列に設け、更にルートロールオフフィルタ７ａ、７ｂの出力信号Ｓ１，Ｓ２を並直列変換する並直列変換器１３を設け、並直列変換器１３から出力される信号をＤＤＬ９及び逆拡散機１１に入力する構成としている。
【００４０】
受信信号の同相成分と直交成分が、一旦Ａ／Ｄ変換器５にて２倍（［Ｎ１／Ｎ２］＝４／２倍）オーバーサンプルのデジタル信号に変換された後で、ルートロールオフフィルタ７ａ、７ｂを並列に用いると、ルートロールオフフィルタ７ａを通った信号Ｓ１とルートロールオフフィルタ７ｂを通った信号Ｓ２は互いに「１／２」サンプルずれた位相の信号となる。これを並直列変換器１３により並直列変換することにより、２倍オーバーサンプルのＡ／Ｄ変換を行なった信号から、チップクロックの４倍（［Ｎ１］倍）クロックの信号を生成することができる。
並直列変換器１３から出力された４倍クロックの信号は、ＤＬＬ９と逆拡散器１１入力され、ＤＬＬ９で受信位相の１／４精度で同期追従処理がなされ、その１／４精度に基づく拡散符号の位相制御信号により逆拡散器１１のローカルの拡散符号を制御しながら逆拡散信号が生成される。
【００４１】
図４は、図２の受信機の変形例であって、並直列変換器１３に変わってセレクタ１５を設け、ＤＬＬ９からの制御信号によりセレクタ１５内の切換えを可能とした場合を示している。また、上記ＤＬＬ９、逆拡散器１１についても詳細なブロック図を示している。
図４では、ルートロールオフフィルタ７ａ、７ｂの出力側にセレクタ回路１５と、直列に設けた２個の［Ｔ／２］遅延器１９ａ，１９ｂと、該２個の［Ｔ／２］遅延器１９ａ，１９ｂの入出力側に設けた乗算器１７ａ，１７ｂ，１７ｃと、該乗算器１７ａ，１７ｂ，１７ｃの出力側に各々設けた積分ダンプフィルタ２１ａ，２１ｂ，２１ｃと、該積分ダンプフィルタ２１ａ，２１ｃの出力側に各々設けた絶対値検出器２３ａ，２３ｃと、該積分値検出器２３ａ，２３ｃの出力結果を加算する加算器２５と、該加算器２５の出力結果を判定処理するループフィルタ２７と、位相制御部２９と、クロック発生器３１と、拡散符号発生器３３とを設けている。
【００４２】
セレクタ１５からの信号が、［Ｔ／２］遅延器１９ａにより遅延され、乗算器１７ｂにて拡散符号発生器３３からの拡散符号を乗算された後に整合フィルタである積分ダンプフィルタ２１ｂを介して逆拡散した復調シンボルが得られる。係る構成が図３の逆拡散器１１に相当する。
【００４３】
一方、前記乗算器１７ａ、積分ダンプフィルタ２１ａ及び絶対値検出器２３ａが、Ｔ／２進み位相系の相関部を構成しており、セレクタ１５からの信号が乗算器１７ａにて拡散符号生成器３３から出力される拡散符号と乗積され、積分ダンプフィルタ２１ａを介して進み位相の復調シンボルを得て、更に絶対値検出器２３ａによりその復調シンボルの絶対値を求めて加算器２５に送られる。
【００４４】
また、同様に乗算器１７ｃ、積分ダンプフィルタ２１ｃ及び絶対値検出器２３ｃが、Ｔ／２遅れ位相系の相関部を構成しており、セレクタ１５からの信号が２個のＴ／２遅延器１９ａ，１９ｂにより遅延された後に、乗算器１７ｃにて拡散符号生成器３３からの１／２チップ単位遅れた拡散符号と乗積され、積分ダンプフィルタ２１ｃを介して遅れ位相の復調シンボルを得て、更に絶対値検出器２３ｃを介して加算器２５に送られる。尚、加算器２５で行う両相関部出力の比較処理は、前記のように絶対値に変わって電力でもよく、比較可能なパラメータであればよい。
【００４５】
ループフィルタ２７では、加算器２５から差分値の極性（大小）に基づいて出力された、例えば１ビット信号を一定区間に渡って図示しない積分器により積分し、その積分結果を閾値処理する等により位相制御信号ｘを生成し、位相制御部２９に出力する。位相制御部２９では、入力した位相制御信号ｘに基づいて、加算器２５での差分値が［０］となるようにクロック発生器３１を制御するクロック制御信号ｘｃ、及び／又はセレクタ１５を制御するセレクタ制御信号ｘｓを出力する。すなわち、ループフィルタ２７の出力信号により、位相制御部２９を介して拡散符号発生器３３のクロック位相とセレクタ１５の切換制御が行なわれる。尚、ループフィルタ２７は、受信信号とローカルの拡散信号の位相ずれを示す信号を生成できるものであればよい。
い。
前記拡散符号発生器３３では、１／２チップ単位の位相制御ができるものとし、１／４チップ単位の位相制御はセレクタ１５の切換制御により行なうことができる。よって、拡散符号発生器３３とセレクタ１５を制御することにより、１／４チップ単位の位相制御ができ、精度のよい同期追従が可能となる。
【００４６】
以上説明したように、要求される時間分解能に対して、サンプリング周波数を低く抑えることにより、Ａ／Ｄ変換器５の簡単化、および省消費電力化が可能となり、また以降のデジタル信号のクロック３１を低く抑えることが可能とるため、デジタル信号処理部においても、装置の簡単化、および省消費電力化が達成される。
【００４７】
上記した図３の構成によりＡ／Ｄ変換を低いサンプリングレートで可能となるが、更にルートロールオフフィルタの数を減らし、又並直列変換後も２倍クロックの信号とする場合について以下に説明する。
本発明の第２の実施形態では、上記（２）で示した場合として、２倍オーバーサンプルの信号のまま図１の係数を持つルートロールオフフィルタ７ａを通過させ、逆拡散を行なうＤＬＬで１／４チップ単位の位相調整を行なう場合について説明する。
【００４８】
図５は、図１に示す係数から図２の示す係数に近似させた結果を示している。図５に示すように係数を１／２チップ分ずらして和を求めることで、ある程度係数の近似ができることがわかる。このように図１の係数から図２の係数が簡単に近似できるということは、図１の係数を持つフィルタを通過した信号から、図２の係数を持つフィルタを通過した信号を生成できるということである。具体的には、図６に示すように遅延器３５の入出力信号を加算器３７で加算し、更に乗積器３９にて係数０．５５５を乗積するトランスパーサルフィルタ４１を適用できる。
【００４９】
図１の係数を持つルートロールオフフィルタ７ａと図６のトランスパーサルフィルタ４１を用い、ＤＬＬ部で１／４チップ単位の位相調整を行う構成を図７に示す。
ルートロールオフフィルタ７ａの出力Ｓ１そのままと、図６のトランスパーサルフィルタ４１を通してルートロールオフフィルタ７ａの出力Ｓ１を平均化したものとをセレクタ１５の入力とし、ＤＬＬの制御でルートロールオフフィルタ７ａ出力Ｓ１とトランスパーサルフィルタ４１の出力を切替える。２つの入力信号は近似的に１／４チップの位相差があるので、ＤＬＬの制御として１／２チップ精度のクロック発生器３１と、このセレクタ１５の制御を組合せることにより１／４チップ精度で入力信号との相関を求めることができる。
【００５０】
以上の構成のように、第１の実施形態に較べてルートロールオフフィルタを少なくし、減らしたルートロールオフフィルタの変わりに簡単な構成のトランスパーサルフィルタ４１を用いることで、上記と同様の効果を得ることができる。
【００５１】
次に、上記実施の形態に変更を加えたその他の実施形態について説明する。
図８は、本発明の第３の実施形態の受信機の概略ブロック図である。
本実施の形態では、ルートロールオフフィルタ出力までは上記構成と同一であり、図１７に対してサンプリング周波数を４倍から２倍に低減している。
ルートロールオフフィルタ７の出力に対してＫ（１＋Ｄ）なる伝達関数を持つ平均化フィルタ４３を通過させており、近似的に１／４チップ相当の遅延を与えている。
セレクタ部１５では、ルートロールオフフィルタ１７の出力と平均化フィルタ４３の出力を選択しており、これによって１／４チップの遅延の調整が可能になる。
【００５２】
前記ＤＬＬ９においてループフィルタ２７（図７）の位相制御信号ｘに基づいて位相制御部２９（図７）から出力されるセレクタ制御信号ｘｓによりセレクタ１５の切換制御がなされて１／４チップ位相制御が可能となり、また同じく位相制御部２９から出力されるクロック制御信号ｘｃにより拡散符号発生器３３（逆拡散部１１）のローカル信号の位相制御がなされて１／２チップ精度位相制御が可能となっている。
【００５３】
位相制御部２９にて行われる位相制御信号ｘからセレクタ制御信号ｘｓとクロック制御信号ｘｃの生成内容は、以下の制御ルールに基づいて各制御信号ｘｓ，ｘｃを生成する。尚、セレクタ１５は［０］の時には、ルートロールオフフィルタ１７の出力をＤＬＬ９に入力し、［１］の時には平均化フィルタ４３の出力をＤＬＬ９に入力するものとする。
【００５４】
（ａ）位相制御信号ｘ＝０の場合：セレクタ１５及び逆拡散部１１のローカル信号は、現状を維持する。
（ｂ）位相制御信号ｘ＝＋１／４の場合：セレクタ１５の状態が［０］なら［１］に切り換える。セレクタ１５の状態が［１］なら［０］にして、逆拡散部１１のローカル信号を１／２チップ進ませる。
【００５５】
（ｃ）位相制御信号ｘ＝−１／４の場合：セレクタ１５の状態が［１］なら［０］にする。セレクタ１５の状態が［０］なら［１］にして、逆拡散部１１のローカル信号を１／２チップ遅らせる。
（ｄ）位相制御信号ｘ＝＋１／２の場合：逆拡散部１１のローカル信号を１／２チップ進ませる。
【００５６】
（ｅ）位相制御信号ｘ＝−１／２の場合：逆拡散部１１のローカル信号を１／２チップ遅らせる。
（ｆ）位相制御信号ｘ＝＋３／４の場合：セレクタ１５の状態が［０］なら［１］に切り換える。セレクタ１５の状態が［１］なら［０］にして、逆拡散部１１のローカル信号を１チップ進ませる。
【００５７】
（ｇ）位相制御信号ｘ＝−３／４の場合：セレクタ１５の状態が［１］なら［０］に切り換える。セレクタ１５の状態が［０］なら［１］にして、逆拡散部１１のローカル信号を１チップ遅らせる。
（ｈ）位相制御信号ｘ＝＋１の場合：逆拡散部１１のローカル信号を１チップ進ませる。（ｉ）位相制御信号ｘ＝−１の場合：逆拡散部１１のローカル信号を１チップ遅らせる。
【００５８】
図９は、第４の実施の形態の受信機の概略ブロック図であり、前記第３の実施の形態よりも細かい位相精度を持つ場合である。
すなわち、ルートロールオフフィルタ１７の出力に対して近似的に１／４チップ相当の遅延をあたえるＫ（１＋Ｄ）の伝達関数を持つフィルタ４３だけでなく、１／８チップの遅延を与える（Ｋ１＋Ｋ２Ｄ）のフィルタ４７および、３／８チップの遅延を与える（Ｋ２＋Ｋ１Ｄ）のフィルタ４９を用い、ルートロールオフフィルタ１７の出力を平均化するこれらのフィルタ４３、４７、４９をもセレクタ１５ｂにより切替え可能とすることで、１／８チップ精度でＤＬＬ９の制御が可能になる。
【００５９】
図１０は、第５の実施の形態の受信機の概略ブロック図であり、前記第４の実施の形態よりもさらに細かい位相精度を持つ場合を示している。
本実施形態では、前記第３、第４の実施の形態に示した様にセレクタ１５でフィルタを選択するのではなく、セレクタ制御信号ｘｓ１，ｘｓ２でフィルタ係数Ｋ１，Ｋ２を直接制御する選択手段１５ｃとして、ＤＬＬ９と逆拡散器１１の前段に設けるものである。
【００６０】
選択手段１５ｃは、遅延器５１とフィルタ係数器５３、５５と加算器５７により構成し、ルートロ−ルオフフィイルタ１７の出力に対して任意の遅延を可能とするために（Ｋ１＋Ｋ２Ｄ）の係数を直接制御可能としている。この構成により、任意の精度で受信信号の位相を制御することが可能になる。
【００６１】
図１１は、第６の実施の形態の受信機の概略ブロック図である。前記第３、４、５の実施の形態では、ルートロールオフフィルタ１７の出力からあくまで近似的にサンプル点の中間の位相の信号を生成しているのに対し、これはそれぞれの位相に対応したルートロールオフフィルタ７ａ，７ｂを使っているので、より正確な値が得られる。尚、各ルートロールオフフィルタ７ａ，７ｂには図１と図２に示したような、互いに位相のずれた信号を生成するようなフィルタを用いる。
【００６２】
例えば、２つのルートロールオフフィルタ７ａ，７ｂは、チップレートの整数倍のクロックに対応するルートロールオフフィルタ係数ｘ１，ｘ２，ｘ３，…，ｘｎを位相差順に従って交互に２分割し、奇数番目（ｘ１，ｘ３，ｘ５，…）を係数とするルートロールオフフィルタ７ａと偶数番目（ｘ２，ｘ４，ｘ６…）を係数とするルートロールオフフィルタ７ｂとする。
具体的には、例えば図１９の係数の場合には、位相ｔ＝−４，−３．５，−３，・・・，３，３．５，４に対応する係数ｘ（ｔ）をルートロールオフフィルタ７ａの係数とし、位相ｔ＝−３．７５，−３．２５，−２．７５，・・・，２．７５，３．２５，３．７５に対応する係数ｘ（ｔ）をルートロールオフフィルタ７ｂの係数とする。
【００６３】
図１２は、第７の実施の形態の受信機の概略ブロック図であり、前記第６の実施の形態をより簡単化した構成例である。第６の実施の形態では２つのルートロールオフフィルタ７ａ，７ｂを用意していたが、そのシフトレジスト部は共有が可能であるため、本実施形態では図１２に示すようにシフトレジスト部６１を共用して異なるフィルタ係数を２通り用意することで、図１１の回路構成よりも簡単となる。また、フィルタ係数を４通り用意して１／８チップの位相精度を得ることも可能である。
【００６４】
図１３は、第８の実施形態の受信機の概略ブロック図であり、ルートロールオフフィルタ１７を複数系統の係数を持たない通常の構成とするかわりに、シフトレジスト部６１のフィルタ係数（ｘ１，ｘ２，ｘ３，…，ｘｎ）をセレクタ制御信号ｘｓに従って設定する構成とすることもできる。
【００６５】
図１４は、第９の実施の形態の受信機の概略ブロック図であり、サンプリング周波数をチップレートの４／３倍にした場合である。３つの係数の異なるルートロールオフフィルタ７ｃ，７ｄ，７ｅを用い、セレクタ部１５ｃで３つのルートロールオフフィルタ７ｃ，７ｄ，７ｅの出力から一つを選択している。これによってやはり１／４チップの遅延の調整が可能になる。
【００６６】
３つの係数の異なるルートロールオフフィルタ７ｃ，７ｄ，７ｅは、例えば、チップレートの整数倍のクロックに対応するルートロールオフフィルタ係数ｘ１，ｘ２，ｘ３，…ｘＭを分割して、２個の離散間隔毎に（ｘ１，ｘ４，ｘ７，…）を係数とするルートロールオフフィルタ７ｃ、（ｘ２，ｘ５，ｘ８，…）を係数とするルートロールオフフィルタ７ｄ、（ｘ３，ｘ６，ｘ９，…）を係数とするルートロールオフフィルタ７ｅとして構成されるフィルタとできる。
より具体的には、後述する図１６に示すように、３個のフィルタには其々２個の係数間隔毎に係数を割り振る。
【００６７】
ＤＬＬにおいてループフィルタ２７の位相制御信号ｘに基づいて位相制御部２９から出力されるセレクタ制御信号ｘｓ３によりセレクタ１５ｃの切換制御がなされて１／４チップ位相制御が可能となり、また同じく位相制御部２９から出力されるクロック制御信号ｘｃにより逆拡散部１１のローカル信号の位相制御がなされて１／２チップ精度位相制御が可能となっている。
【００６８】
位相制御部２９にて行われる位相制御信号ｘからセレクタ制御信号ｘｓ３とクロック制御信号ｘｃの生成内容は、以下の制御ルールに基づいて各制御信号ｘｓ３，ｘｃを生成する。尚、位相制御信号ｘの意味は前記第３の実施形態の場合と同じである。
（ａ１）位相制御信号ｘ＝０の場合：現状を維持する。
【００６９】
（ｂ１）位相制御信号ｘ＝＋１／４の場合：セレクタ１５ｃの状態が［０］なら、セレクタ１５ｃを［１］にする。セレクタ１５ｃの状態が［１］なら、セレクタ１５ｃを［２］とする。セレクタ１５ｃの状態が［２］なら、セレクタを［０］にして、ローカル信号を３／４チップ進ませる。
【００７０】
（ｃ１）位相制御信号ｘ＝−１／４の場合：セレクタ１５ｃの状態が［１］なら、セレクタを［０］にする。セレクタ１５ｃの状態が［２］なら、セレクタ１５ｃを［１］にする。セレクタ１５ｃの状態が［０］なら、セレクタを２にして、ローカル信号を３／４チップ遅らせる。
【００７１】
（ｄ１）位相制御信号ｘ＝＋１／２の場合：セレクタ１５ｃの状態が［０］なら、セレクタを［２］にする。セレクタ１５ｃの状態が［１］なら、セレクタを［０］にして、ローカル信号を３／４チップ進ませる。セレクタ１５ｃの状態が［２］なら、セレクタを［１］にして、ローカル信号を３／４チップ進ませる。
【００７２】
（ｅ１）位相制御信号ｘ＝−１／２の場合：セレクタ１５ｃの状態が［２］なら、セレクタを［０］にする。セレクタ１５ｃの状態が［１］なら、セレクタを［２］にして、ローカル信号を３／４チップ遅らせる。セレクタ１５ｃの状態が［０］なら、セレクタを［１］にして、ローカル信号を３／４チップ遅らせる。
【００７３】
（ｆ１）位相制御信号ｘ＝＋３／４の場合：ローカル信号を３／４チップ進ませる。
（ｇ１）位相制御信号ｘ＝−３／４の場合：ローカル信号を３／４チップ遅らせる。
【００７４】
（ｈ１）位相制御信号ｘ＝＋１の場合：セレクタ１５ｃの状態が［０］なら、セレクタを［１］にして、ローカル信号を３／４チップ進ませる。セレクタ１５ｃの状態が［１］なら、セレクタを［２］にして、ローカル信号を３／４チップ進ませる。セレクタ１５ｃの状態が［２］なら、セレクタを［０］にして、ローカル信号を６／４チップ進ませる。
【００７５】
（ｉ１）位相制御信号ｘ＝−１の場合：セレクタ１５ｃの状態が［１］なら、セレクタを［０］にして、ローカル信号を３／４チップ遅らせる。セレクタ１５ｃの状態が［２］なら、セレクタ１５ｃを［１］にして、ローカル信号を３／４チップ遅らせる。セレクタ１５ｃの状態が［０］なら、セレクタを［２］にして、ローカル信号を６／４チップ遅らせる。
【００７６】
図１５は、第１０の実施形態の受信機の概略ブロック図であり、図１４のように４／３倍サンプルした信号に対して、ルートロールオフフィルタ７ｃを通過させ、ルートロールオフフィルタ７ｃの出力に対して（０．４＋０．８Ｄ）なる伝達関数を持つフィルタ６３と（０．８＋０．４Ｄ）なる伝達関数を持つフィルタ６５を通過させて平均化し、近似的に１／４チップ及び、１／２チップ相当の遅延を与えている。セレクタ１５ｃでルートロールオフフィルタ７ｃの出力と２つの平均化フィルタ６３，６５の出力を選択することにより、１／４チップの遅延の調整が可能になる。尚、ＤＬＬ部から得られる位相制御信号ｘからセレクタ１５ｃの切替制御方法と拡散符号発生器３３のローカル信号の制御方法については前記第９の実施形態と同一である。
図１６は、４／３倍オーバーサンプルに対応した係数から４倍オーバーサンプルの信号を近似した結果を図１９のインパルス応答結果と比較しつつ示している。
【００７７】
【発明の効果】
以上説明した本願発明の要旨によれば、要求される時間分解能に対して、サンプリング周波数を低く抑えることにより、Ａ／Ｄ変換装置の簡単化、および省消費電力化が可能となり、また以降のデジタル信号のクロックを低く抑えることが可能となるため、デジタル信号処理部においても、装置の簡単化、および省消費電力化が達成される。
また、特開平１１−４１１４１号公報に開示された構成と異なり、逆拡散を行なう前の段階で信号の時間分解能を上げる処理を行なっているため、余分な回路の追加が抑えられる。
【図面の簡単な説明】
【図１】オーバーサンプル数２、タップ数１７でのルートロールオフフィルタの係数（位相差ｔでのインパルス応答）を示す表である。
【図２】オーバーサンプル数２、タップ数１６でのルートロールオフフィルタの係数（位相差ｔでのインパルス応答）を示す表である。
【図３】本発明の第１の実施形態に係る２つのルートロールオフフィルタを用いたスペクトル拡散信号受信機の概略ブロック図である。
【図４】本発明の第１の実施形態の変形例を示すスペクトル拡散信号受信機の概略ブロック図である。
【図５】図１のルートロールオフフィルタの係数が図２のルートロールオフフィルタの係数に近似する説明表である。
【図６】ルートロールオフフィルタ出力を平均化するトランスパーサルフィルタのブロック図である。
【図７】本発明の第２の実施形態に係る、ルートロールオフフィルタとトランスパーサルフィルタを組み合せたスペクトル拡散信号受信機の概略ブロック図である。
【図８】本発明の第３の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図９】本発明の第４の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１０】本発明の第５の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１１】本発明の第６の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１２】本発明の第７の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１３】本発明の第８の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１４】本発明の第９の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１５】本発明の第１０の実施形態に係るスペクトル拡散信号受信機の概略ブロック図である。
【図１６】４／３オーバーサンプルのルートオフフィルタの出力で４倍オーバーサンプリング出力を近似する場合の説明図表である。
【図１７】従来の４倍オーバーサンプルの場合のスペクトル拡散信号受信機の概略ブロックである。
【図１８】ルートロールオフフィルタの波形を示す説明図である。
【図１９】オーバーサンプル数４でのルートロールオフフィルタの係数（位相差ｔでのインパルス応答）を示す表である。
【図２０】図１８を受信する場合の、サンプル点と信号ピークの位相差に対する減衰量を示す表である。
【符号の説明】
５  Ａ／Ｄ変換器
７ａ，７ｂ，１７  ルートロールオフフィルタ
９  ＤＬＬ
１１  逆拡散器
１３  並直列変換器
１５，１５ｂ，１５ｃ  セレクタ
２９  位相制御部
４１  トランスバーサルフィルタ
４３，４７，４９  平均化フィルタ
ｘ  位相制御信号
ｘｃ  クロック制御信号
ｘｓ、ｘｓ１，ｘｓ２、ｘｓ３  セレクタ制御信号
【図１】
0003556560.tif 000006
【図２】
0003556560.tif 000007
【図３】
0003556560.tif 000008
【図４】
0003556560.tif 000009
【図５】
0003556560.tif 000010
【図６】
0003556560.tif 000011
【図７】
0003556560.tif 000012
【図８】
0003556560.tif 000013
【図９】
0003556560.tif 000014
【図１０】
0003556560.tif 000015
【図１１】
0003556560.tif 000016
【図１２】
0003556560.tif 000017
【図１３】
0003556560.tif 000018
【図１４】
0003556560.tif 000019
【図１５】
0003556560.tif 000020
【図１６】
0003556560.tif 000021
【図１７】
0003556560.tif 000022
【図１８】
0003556560.tif 000023
【図１９】
0003556560.tif 000024
【図２０】
0003556560.tif 000025