【事件の表示】
　平成１０年特許願第３６８１３５号「フラッシュメモリ装置のメモリセルの消去方法」拒絶査定不服審判事件〔平成１１年　９月１７日出願公開、特開平１１−２５０６７４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１０年１２月２４日の出願（パリ条約による優先権主張１９９７年１２月２９日、大韓民国）であって、平成１８年７月２１日付けで拒絶査定がなされ、これに対して平成１８年１０月２３日に拒絶査定に対する審判請求がなされたものである。
　
第２．本願発明について
　平成１８年４月３日付けの手続補正により補正された特許請求の範囲の請求項１の「メモリ装置の複数のセクタにメモリ装置の複数のセクタ内に配列される」は、「メモリ装置の複数のセクタ内に配列される」の誤記であると認められるから、本願の請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
　
　「プレプログラム、メーン消去、そしてポストプログラムの段階を含む消去動作が行われ、中止命令及び再開命令を受けるメモリ装置の複数のセクタ内に配列される電気的消去及びプログラムできるメモリセルの消去方法において、
　前記中止命令が印加されるとき、遂行中の消去動作を中止し、予め設定されたメモリ領域にプラグ信号を貯蔵する段階と、
　前記再開命令が印加されるときまで、遂行中の動作を中止してから、その他のセクタに対する読出、又はプログラムを行う段階と、
　前記再開命令の活性化に応じて遂行中の動作を再開する段階とを含むことを特徴とする消去方法。」
　
第３．刊行物に記載された発明
１．刊行物．国際公開９７／０４４７９２号
　本願の優先権主張の日前に頒布され、原査定の拒絶の理由に引用された国際公開９７／０４４７９２号（以下、「刊行物」という。）には、図１ないし図７とともに、以下の事項が記載されている。
　
（ａ）「発明の分野
　本発明は、不揮発性半導体メモリの分野に関し、詳述すれば、フラッシュメモリデバイスの自動化された消去シーケンスを中断させるプロセスに関する。」（第１頁第５ないし８行の訳文）
　
（ｂ）「消去手順は、典型的には、デバイス上の内部状態マシンによって自動的に制御される。この手順は比較的長い時間がかかる。例えば、従来技術の消去手順は、ブロック内の全てのバイトをプリプログラムし、このプリプログラミングを検査し、ブロック全体を消去し、ブロック内の全てのバイトの消去を検査することを含む複数のステップからなっている。
　消去手順中に、消去中のブロック以外のブロックに記憶されているデータを読み出すことをユーザが望むことがあり得る。この読み出しを達成するためには、進行中の消去手順を中断させて読み出しアクセスを進めることができるようにし、読み出しアクセスが完了した後に消去手順を再開することが望ましい。」（第１頁第３０行ないし第２頁第９行の訳文）
　
（ｃ）「発明の概要
　本発明は、多重チェックポイント消去中断アルゴリズムを含むフラッシュメモリデバイスを提供する。ユーザは、消去プロセス中に何時でも消去中断命令を発行することができる。本発明によれば、複数のチェックポイントの中で最初に出現するチェックポイントにおいて消去手順を中断させることができるようにしたことによって、可能な限り早く消去手順が中断される。チェックポイントは、消去中断命令の発行から、消去が中断されてメモリアレイへのアクセスが実行されるまでにユーザが待機しなければならない時間の長さを最短にするように選択されている。」（第３頁第１１ないし１９行の訳文）
　
（ｄ）「従って、本発明は、複数のメモリセルのブロックからなるメモリアレイを含む（フラッシュメモリ集積回路のような）集積回路メモリとして特徴付けることができる。ブロック消去論理回路がメモリアレイに結合され、ブロック消去命令に応答してメモリセルの選択されたブロックを消去するブロック消去手順を実行する。ブロック消去手順は、プログラム電位を印加して選択されたブロックをプリプログラムし、次いで、そのブロックのプリプログラミングを検査する前処理段階（プリプログラミング段階ともいう）を含む。典型的には、プリプログラミング及びプリプログラム検査は、多重ビットセグメント毎に（例えば、バイト毎にのように）実行される。前処理段階の後に、消去電位を印加して選択されたブロックに対する消去段階を実行し、次いで、その選択されたブロックを試験してそのブロックの消去を検査する。本発明によれば、消去中断論理回路が消去論理回路に結合され、消去中断命令に応答してブロック消去手順を中断させる消去中断手順を実行する。消去中断手順は、ブロック消去手順中、消去中断命令を受信した後のチェックポイントのセットの中の通常は最初に出現するチェックポイントにおいてブロック消去手順に割り込むことを含む。ここにチェックポイントとは、その手順内のイベントとイベントとの間に入っているか、またはその手順内の１つまたはそれ以上のイベントを包含する時間間隔のことである。チェックポイントのセットは、前処理段階中に割り込みを可能にする第１のチェックポイントと、消去電位をブロックに印加する消去パルス中に割り込みを可能にする第２のチェックポイントと、消去ステップの検査中に割り込みを可能にする第３のチェックポイントとからなる。ブロック消去手順に割り込んだ後の消去中断手順は、ブロック消去を完了させるためにブロック消去手順へ復帰することを含む。」（第３頁第２０行〜第４頁第１５行の訳文）
　
（ｅ）「以上のように、消去中断命令がユーザによって発行された後に、可能な限り迅速に消去手順を中断することができる消去中断論理回路を有するフラッシュメモリデバイスが提供される。これは、従来技術において可能であったよりも遥かに効率的にフラッシュメモリデバイスの使用を可能にする。」（第６頁第１１ないし１４行の訳文）
　
（ｆ）「詳細な説明
　以下に、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
　図１は、本発明を組み込んだフラッシュメモリ集積回路の基本的構造を示している。この回路は、フラッシュメモリアレイ１０を含み、このアレイ１０は複数のブロック（図では32ブロック）に分割されている。フラッシュメモリアレイは、図２または図３に示し、以下に説明するように、セグメント化可能なアーキテクチャを有している。
　アレイ１０に接続されているのは、読み出し／プログラム制御回路１１、及びブロック消去／消去検査制御回路１２である。ブロック消去／消去検査制御回路１２は、複数のブロック消去フラグ１３、及び消去検査シーケンスのためにメモリセルを通してインクリメントするアドレスカウンタ１４を含んでいる。
　チップは、アドレス、データ、及び出力可能化／チップ可能化信号のような他の制御ラインに結合されている命令論理回路１５を含んでいる。命令論理回路１５は入力を解釈し、読み出し／プログラム制御論理１１、及びブロック消去／消去検査制御論理１２の動作モードをセットする。本発明による命令論理回路１５は、多重チェックポイント消去中断プロセスを認識し、実行する論理回路を含んでいる。」（第７頁第１４ないし２６行の訳文）
　
（ｇ）「図４に示すように、本発明の集積回路は消去中断制御論理回路４２０を含む。消去中断制御論理回路は、消去再開制御論理回路４２１に結合されている。またチップ上には消去制御論理回路４２２も含まれている。消去制御論理回路４２２、消去再開制御論理回路４２１、及び消去中断論理回路４２０は、ライン４２３上の命令レジスタ４１１に結合されている。好ましいシステム内の消去制御論理回路４２２は、図１に関して説明した複数のブロック消去フラグを含んでいる。しかし簡易化のために、ブロック消去フラグは図４には示されていない。」（第１４頁第１３ないし２０行の訳文）
　
（ｈ）「消去制御論理回路４２２は、ライン４２３上の消去命令に応答してブロック消去手順を開始する。ブロック消去手順は、消去制御論理回路４２２に結合されているプリプログラム制御論理回路ブロック４２４によって実行される前処理段階を含む。プリプログラム制御論理回路ブロック４２４は、プログラム検査制御論理回路ブロック４２５に結合されている。前処理段階のプログラム検査プロセスの一部として、データ比較ステップがデータ比較論理回路４２６内で実行される。データ比較論理回路４２６はセンス増幅器４０６に結合され、フラッシュメモリアレイ４００におけるデータのプリプログラミングが成功したか否かをバイト毎に検査する。アレイのプリプログラムに成功すると、消去制御は消去パルスをフラッシュメモリアレイ内の選択されたブロックへ印加する。消去制御ブロック４２２の制御の下に消去パルスを印加した後に、消去検査制御論理回路ブロック４２７が可能化される。消去検査制御論理回路ブロック４２７は、データ比較論理回路４２６に結合され、フラッシュメモリアレイ内のブロックの消去が成功したか否かをバイト毎に検査する。」（第１４頁第２１行ないし第１５頁第４行の訳文）
　
（ｉ）「消去中断制御論理回路４２２は、読み出し／書き込み制御論理回路４１５、消去検査制御ブロック、消去制御ブロック、及びプリプログラム制御ブロックに結合され、消去中断命令の発行後の効率的且つ可能な限り迅速な消去手順の中断を管理する。
　消去再開制御論理回路４２１はライン４２３上の命令に応答し、消去中断プログラムが実行されていた場所に依存して適切な点から消去手順を再開させる。」（第１５頁第１０ないし１６行の訳文）
　
（ｊ）「本発明によるブロック消去論理回路に含まれる手順の詳細に関しては、以下の図５−８を参照しての説明から理解されよう。図５−７は、本発明によるブロック消去プロセスに含まれる前処理、消去、及び中断手順を示している。図５に示すように、論理回路はスタンバイモードで待機している（ステップ５００）。ユーザが消去命令を発行すると、それはステップ５０１において論理回路によって検出される。この点において、状態マシンは消去の流れの実行を開始する。消去の流れの始めに、アドレスカウンタが０にセットされる（ステップ５０２）。次に、プリプログラムパルスがアドレス０のバイトに印加される（ステップ５０３）。ステップ５０３におけるプリプログラムパルスの印加後に、消去中断チェックポイントが現れる。従って、アルゴリズムは、制御論理回路が消去中断命令を受信したか否かを検査する（ステップ５０４）。もし命令を受信していれば消去中断の流れが実行される（ステップ５０５）。消去中断プロセスが完了するか、またはステップ５０４において消去中断命令が受信されていなければ、パルスを受信したバイトに対してプリプログラム検査プロセスが実行される（ステップ５０６）。次に、アルゴリズムは、そのバイトをプリプロセス検査ステップに合格したか否かを決定する（ステップ５０７）。もし合格していなければ、プログラムカウンタがプログラム再試行限度より小さいか、または等しい数を記憶しているか否かを決定する。もしプログラムカウンタがプログラム再試行限度より小さければ、アルゴリズムはステップ５０４へループバックし、そのバイトのプ１プログラミングを再び試みる。もしプログラムカウンタがしきい値を超えれば消去失敗状態が発生する。」（第１５頁第１７行ないし第１６頁第６行の訳文）
　
（ｋ）「ステップ５０７において、もしバイトがプリプログラムに合格していれば、アドレスカウンタがインクリメントされる（ステップ５０９）。次に、アルゴリズムは、これが消去手順を受けるブロック内の最後のアドレスか否かを決定する。もしそれが最後のアドレスでなければ、アルゴリズムはステップ５０３へループバックし、次のバイトをプリプログラムする。もしそれが最後のアドレスであればアルゴリズムは点１００へ進んで、ブロック消去手順の消去段階に対応する図６のプロセスを開始する。本発明の一実施例によれば、点１００も消去中断チェックポイントに対応する。」（第１６頁第７ないし１４行の訳文）
　
（ｌ）「図５からの点１００が図６に示されており、これがブロック消去手順の消去段階の始まりである。消去段階の最初のステップは、消去すべきブロックに消去パルスを印加することである（ステップ６００）。ステップ６０１に示すように、消去中断チェックポイントは消去パルスの印加中に発生する。もし消去パルスが始まった後に、そして消去パルスが終わってタイムアウトになる前に（ステップ６０２）消去中断命令が受信されなければ、アルゴリズムは、消去パルスが終わるまでループし続ける。もし消去中断命令が受信されれば（ステップ６０１）、消去中断の流れが実行される（ステップ６０３）。ステップ６０３の消去中断の流れの後に、または消去パルスが終わった後に、アルゴリズムは、アドレスカウンタを０にリセットする（ステップ６０４）ことによって消去検査ステージに入る。消去検査プロセスは、バイト毎に実行される（ステップ６０５）。ステップ６０１の消去中断チェックポイントは、消去パルスが終わった後から、ステップ６０７における消去検査プロセスにおける最初のバイトの試験前まで付加的に拡張することが好ましい。ステップ６０４においてアドレスカウンタが０にリセットされる時点は、消去検査前のプロセス内の何処にあることもできる。またカウンタのこのリセットは、消去中断命令の監視と並行して行うことができる。」（第１６頁第２４行ないし第１７頁第９行の訳文）
　
（ｍ）「もし、ステップ６０６において、消去中断チェックポイントが消去中断命令を検出すれば、アルゴリズムはステップ６１２へ進んで現ブロックの消去検査を不合格にする。次に、ステップ６１３において、ブロックアドレスカウンタがインクリメントされる。ステップ６１４において、アルゴリズムはこれが最後のブロックか否かを試験する。もし否であれば、アルゴリズムはステップ６１２へループバックして全てのブロックの消去検査を不合格にする。最後のブロックの後に、消去中断の流れが実行される（ステップ６１５）。ステップ６１５における消去中断の流れの後に、アルゴリズムは点６０４へ戻り、消去検査プロセスを再び試みる。」（第１７頁第２５行ないし第１８頁第２行の訳文）
　
（ｎ）「消去中断の流れを図７に示す。消去中断の流れに入ると、論理回路は初期化され、中断可（レディ）信号が発行される（ステップ７００）。中断可の後に、ユーザは消去手順を受けている１つ、または複数のブロック以外のブロックへのアレイ読み出し命令、または別の型のアクセスのための命令を発行する（ステップ７０１）。ステップ７０２において、手順は、ステップ７０１のアクセスが安全ブロックへのアクセスであるか否かを決定する（ステップ７０２）。もし否であれば、エラーが指示される（ステップ７０３）。もしそのアクセスが安全ブロックへのアクセスであれば、読み出しアクセスまたは他のアクセスが実行される（ステップ７０４）。消去中断プロセスは、ステップ７０５においてユーザが消去再開命令を発行すると終了する。」（第１８頁第３ないし１１行の訳文）
　
　そして、摘記事項（ｂ）の「例えば、従来技術の消去手順は、ブロック内の全てのバイトをプリプログラムし、このプリプログラミングを検査し、ブロック全体を消去し、ブロック内の全てのバイトの消去を検査することを含む複数のステップからなっている。」における「ブロック内の全てのバイトをプリプログラムし、このプリプログラミングを検査し、ブロック全体を消去し、ブロック内の全てのバイトの消去を検査することを含む複数のステップ」は、刊行物の発明も備えている「ステップ」であることは明らかである。
　よって、刊行物には以下の発明（以下、「刊行物発明」という。）が記載されている。
　「ブロック内の全てのバイトをプリプログラムするステップと、ブロック全体の消去を行うステップと、ブロック内の全てのバイトの消去の検査を行うステップを順次実行して消去を行う際に、消去中断命令及び消去再開命令の受付が可能な不揮発性半導体メモリの消去方法において、
　前記プリプログラムするステップは、プリプログラムパルスを印加するステップ５０３と、制御論理回路が前記消去中断命令を受信したか否かを検査するステップ５０４とを含み、
　前記ブロック全体の消去を行うステップは、消去すべきブロックに消去パルスを印加するステップ６００と、前記消去中断命令を受信したか否かを検査するステップ６０１を含み、
　前記ブロック内の全てのバイトの消去の検査を行うステップは、バイト毎に実行される消去検査プロセスを行うステップ６０５と、前記消去中断命令を受信したか否かを検査するステップ６０６を含み、
　前記各ステップ５０３，６００，６０５の処理中に、前記消去中断命令が受信されたと判定した場合には、それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入って、他のブロックに対する読み出しアクセスまたは他のアクセスを許可し、
　その後、前記消去再開命令が発行されると、前記消去中断プロセスを終了して、消去中断プログラムが実行されていた場所に依存した適切な点から消去手順を再開させる不揮発性半導体メモリの消去方法。」
　
第４．対比
１．本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「ブロック内の全てのバイトをプリプログラムするステップ」、「ブロック全体の消去を行うステップ」及び「ブロック内の全てのバイトの消去の検査を行うステップ」は、本願発明の「プレプログラム」、「メーン消去」及び「ポストプログラム」の各「段階」にそれぞれ相当しているから、刊行物発明の「ブロック内の全てのバイトをプリプログラムするステップと、ブロック全体の消去を行うステップと、ブロック内の全てのバイトの消去の検査を行うステップを順次実行して消去を行う際に、消去中断命令及び消去再開命令の受付が可能な不揮発性半導体メモリの消去方法」は、本願発明の「プレプログラム、メーン消去、そしてポストプログラムの段階を含む消去動作が行われ、中止命令及び再開命令を受けるメモリ装置の複数のセクタにメモリ装置の複数のセクタ内に配列される電気的消去及びプログラムできるメモリセルの消去方法」に対応している。また、刊行物発明の「ブロック」が複数存在していることは自明であり、本願発明の「複数のセクタ」と刊行物発明の「ブロック」は、共にメモリ装置の「複数に分割した領域」であるから、両者は、「プレプログラム、メーン消去、そしてポストプログラムの段階を含む消去動作が行われ、中止命令及び再開命令を受けるメモリ装置の複数に分割した領域内に配列される電気的消去及びプログラムできるメモリセルの消去方法」である点で一致している。
　
（ｂ）刊行物発明の「消去中断命令」は、本願発明の「中止命令」に相当しており、刊行物発明の「前記各ステップ５０３，６００，６０５の処理中に、前記消去中断命令が受信されたと判定した場合には、それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入って」は、本願発明の「前記中止命令が印加されるとき、遂行中の消去動作を中止し、予め設定されたメモリ領域にプラグ信号を貯蔵する段階と」とに対応している。
　そして、本願発明の「前記中止命令が印加されるとき、遂行中の消去動作を中止し」における「印加されるとき」の記載が必ずしも明確でないので、発明の詳細な説明の記載を参照すると、発明の詳細な説明には、「前記中止命令が印加されるとき」直ちに「遂行中の消去動作を中止」すると記載されているので、本願発明の「前記中止命令が印加されるとき、遂行中の消去動作を中止し」は、「前記中止命令が印加されるとき、直ちに遂行中の消去動作を中止し」として刊行物発明と対比することとする。
　したがって、両者は、「前記中止命令が印加されるとき、遂行中の消去動作を中止し」ている点で一致している。
　
（ｃ）刊行物発明の「消去再開命令」は、本願発明の「再開命令」に相当しているから、刊行物発明の「前記消去中断命令が受信されたと判定した場合には、それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入って、他のブロックに対する読み出しアクセスまたは他のアクセスを許可し、　その後、前記消去再開命令が発行されると、前記消去中断プロセスを終了して、」は、本願発明の「前記再開命令が印加されるときまで、遂行中の動作を中止してから、その他のセクタに対する読出、又はプログラムを行う段階と」に対応しており、刊行物発明の「他のブロック」と、本願発明の「その他のセクタ」は、共に「その他の領域」であるといえるので、両者は、「前記再開命令が印加されるときまで、遂行中の動作を中止してから、その他の領域に対する読出を行う段階」である点で一致している。
　
（ｄ）本願発明の「前記再開命令の活性化に応じて遂行中の動作を再開する段階」における「遂行中の動作」とは、中断していた「消去動作」であることが明らかであるから、刊行物発明の「その後、前記消去再開命令が発行されると、前記消去中断プロセスを終了して、消去中断プログラムが実行されていた場所に依存した適切な点から消去手順を再開させる」は、本願発明の「前記再開命令の活性化に応じて遂行中の動作を再開する段階」に相当している。
　
２．よって、本願発明と刊行物発明は、
　「プレプログラム、メーン消去、そしてポストプログラムの段階を含む消去動作が行われ、中止命令及び再開命令を受けるメモリ装置の複数に分割した領域内に配列される電気的消去及びプログラムできるメモリセルの消去方法において、
　前記中止命令が印加されるとき、遂行中の消去動作を中止する段階と、
　前記再開命令が印加されるときまで、遂行中の動作を中止してから、その他の領域に対する読出を行う段階と、
　前記再開命令の活性化に応じて遂行中の動作を再開する段階とを含むことを特徴とする消去方法。」である点で一致し、以下の点で相違する。　
　
　［相違点１］
　メモリ装置の複数に分割した領域が、本願発明では、「セクタ」であるのに対して、刊行物発明では、「ブロック」である点。
　
　［相違点２］
　本願発明では、「前記中止命令が印加されると」直ちに「遂行中の消去動作を中止」し「予め設定されたメモリ領域にプラグ信号を貯蔵する」段階を設けているのに対して、刊行物発明では、「前記消去中断命令が受信されたと判定した場合には、それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入る」点。
　
　［相違点３］
　本願発明では、「再開命令が印加されるときまで」「その他のセクタに対する読出、又はプログラムを」行っているのに対して、刊行物発明では　「消去再開命令が発行される」ときまで、「他のブロックに対する読み出しアクセスまたは他のアクセスを」行っている点。
　
第５．当審の判断
１．相違点１について
　不揮発性半導体記憶装置において、セクタ単位で消去等の管理を行うこと及びブロック単位で消去等の管理を行うことは、例えば、以下の周知文献１，２，３に記載されるように、従来周知の技術事項であるから、刊行物発明の「ブロック」を「セクタ」に代えて、刊行物発明を、本願発明のように「メモリ装置の複数のセクタ内に配列される電気的消去及びプログラムできるメモリセル」を備える構成とすることは、当業者がその必要に応じて適宜なし得たものである。
　
　周知文献１：特開平６−１３１８９０号公報
　・「【００３５】【発明が解決しようとする課題】従来の不揮発性半導体記憶装置は以上のように構成されており、ブロック消去（又はセクタ消去）をする際には、１ブロック毎（又は１セクタ毎）消去せねばならず、数ブロック（又は数セクタ）同時に消することはできず、さらに指定したブロック（又はセクタ）しか消去できず、１ブロックだけ残しあとのブロックを消去したい時、消去するブロックをすべて選択する必要があった。」
　
　周知文献２：特開平７−２３５１９０号公報
　・「【０００２】【従来の技術】チャネルホットエレクトロン（ＣＨＥ）／ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）方式のＮＯＲ型フラッシュＥＥＰＲＯＭにおいては、書き込み動作はフローティングゲート中にＣＨＥを注入するこにより行われ、消去動作はＦＮトンネリングによりフローティングゲートからソースへ電子を引き抜くことにより行われる。このように、ＣＨＥ／ＦＮ方式のＮＯＲ型フラッシュＥＥＰＲＯＭでは、消去動作はＦＮトンネリングにより行われるので、書き込み動作に比べると低消費電流で行われる。そのため、消去動作は、全ビット一括的に、あるいはブロック毎に、あるいはワード線セクタ毎に行われる。」
　
　周知文献３：特開平９−６９０６６号公報
　・「【００５１】本実施形態は、メモリセルとしてフラッシュメモリを用いた不揮発性半導体記憶装置について説明する。この不揮発性半導体記憶装置は、図２に示すように、メモリセルアレイがＮ個の消去ブロック（セクタ）１に分割されている。各消去ブロック１は、それぞれ同じ数の複数のメモリセルからなる。これらの各消去ブロック１には、それぞれ不揮発性のメモリセルを用いた保護状態（Ｂｌｏｃｋ　Ｐｒｏｔｅｃｔ）設定部２が設けられている。ライトステートマシン３は、これらの消去ブロック１内のメモリセルにデータを書き込むための書き込み（プログラム）動作や、このメモリセルのデータを消去ブロック１単位で消去するための消去動作などを実行する回路である。そして、書き込み動作や読み出し動作などの場合には、外部から入力されたアドレスに基づいて、行デコーダ／センス回路４の行デコーダがワード線を選択すると共に、列デコーダ５がビット線を選択することにより、これらの消去ブロック１内のメモリセルを特定する。この際、行デコーダ／センス回路４のセンス回路は、列デコーダ５が選択したビット線をセンスする。また、消去動作の場合には、外部から入力されたアドレスに基づいて、ブロック選択回路６が消去を行う消去ブロック１を特定する。」
　　
２．相違点２について
（ａ）本願発明の「予め設定されたメモリ領域にプラグ信号を貯蔵する」における「プラグ信号」がどのような信号であるか明りょうでないので、発明の詳細な説明の記載を参酌すると、【００１９】段落には、「他の場合、中止命令を示すプラグ信号Ｆｓがポストプログラムの間、印加されると、プラグ信号Ｆｐｏｐが図示されなかったが、メモリ装置に直接貯蔵され、現在遂行中であるプログラムが中止される。その後、他のセクタに対する読出又はプログラム動作は、再開命令が印加されるときまで可能である。一旦、プラグ信号Ｆｒによって再開命令が活性化されると、貯蔵されたプラグ信号Ｆｐｏｐがメモリ装置から読出され、中止されたポストプログラムが再び行われる。」と記載され、また、【００２０】段落には、「もし、中止命令を示すプラグ信号Ｆｓがプレプログラムの間、印加されると、プラグ信号Ｆｐｒｐが図示されなかったが、メモリ装置に直接貯蔵され、プレプログラムが中止される。その後、他のセクタに対する読出、又はプログラム動作が、再開命令が印加されるときまで可能である。一旦、再開命令プラグ信号Ｆｒが活性化されると、メモリ装置から貯蔵されたプラグ信号Ｆｐｒｐが読出され、それによって中止されたポストプログラムが再び行われる。」と記載されており、これらの記載から、本願発明の「予め設定されたメモリ領域にプラグ信号を貯蔵する」における「プラグ信号」は、中止されたプログラムの再開に必要な情報を指しているものと認める。
（ｂ）一方、不揮発性半導体メモリにおいて、中断命令が発行されたら現在実行中の動作を直ちに中断させて、緊急に他の別の処理動作を行うと共に、前記中断させた動作の再開に必要な情報を、前記動作を中断させた時点で記憶装置に退避させることは、例えば、以下の周知文献４，５に記載されるように、従来周知の技術事項である。
（ｃ）そして、刊行物発明において、「上記消去再開命令が発行されると、上記消去中断プロセスを終了して、消去中断プログラムが実行されていた場所に依存した適切な点から消去手順を再開させる」ためには、「消去中断命令」が印加された時点の、「ステップ５０３，６００，６０５」における状態情報がなければ、「消去中断プログラムが実行されていた場所に依存した適切な点から消去手順を再開させる」ことができないことは、当業者にとって自明の事項であるから、刊行物発明において、「前記消去中断命令が受信されたと判定した場合には、それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入る」に際し、「消去中断命令」が発行されたら直ちに「それぞれ実行中のプリプログラムを行うステップ、ブロック全体の消去を行うステップあるいはバイトの消去の検査を行うステップを中断する消去中断プロセスに入」ると共に、「消去中断命令」が印加された時点で、実行中の「ステップ５０３，６００，６０５」の中断時点を示す情報を予め設定されたメモリ領域に貯蔵するようにすること、すなわち、本願発明のように「前記中止命令が印加されると」直ちに「遂行中の消去動作を中止」し「予め設定されたメモリ領域にプラグ信号を貯蔵する」ようにすることは、当業者が容易になし得たものである。
　
　周知文献４：特開昭６３−１１７３９６号公報
　・「ＣＰＵ６からの書き込み開始信号７によってＥＥＰＲＯＭは書き込み状態になっており、この状態でＣＰＵ６から書き込み中断信号１４が書き込みタイミング発生回路２に入力されるとこれは動作を中止し、このときタイマ３はクリアされ、書き込み中断フラグ１−３がセットされ、ＥＥＰＲＯＭｌはアクセス可能状態になる。このとき第１のアドレスラッチ４のアドレス及び第１のデータラッチ５のデータはそれぞれ第２のアドレスラッチ１１及び第２のデータラッチ１２に退避する。この状態では、従来通りの、任意のアドレスの読み出しができる。例えば、書き込み中断後、中断前アドレスと異なるアドレスを読み出す場合、読み出しアドレスを、第１のアドレスラッチ４にアドレス信号９を通して送ると、そのアドレスのＥＥＰＲＯＭＩのデータが第１のデータラッチ５に送られ、ＣＰＵ６はデータを読み出せる。」（第２頁右下欄第１５行ないし第３頁左上欄第１１行）
　・「次に、中断されていた書き込みを再開させる動作について説明する。ＣＰＵ６から再び書き込み開始信号７が書き込みタイミング発生回路２に送られると、書き込み中断フラグ１３がセットされている場合、第１のアドレスラッチ４へは、第２のアドレス信号１５を通して書き込み中断前のアドレス信号が第２のアドレスラッチ１１から送られる。同様に、第１のデータラッチ５へは、データ信号１６を通して、第２のデータラッチ１２から書き込み中断前のデータが送られる。」（第３頁左上欄第１２行ないし右上欄第１行）
　・「このように本実施例では外部からの書き込み中断信号により該タイミング信号の発生を停止する書き込みタイミング発生回路と書き込み中断時にアドレス及びデータをラッチする補助アドレスラッチ及び補助データラッチとを設けたので、書き込みの途中で、書き込みを一時中断してＥＥＦＲＯＭｌからデータを読み出すことができ、また、直ぐに中断した書き込みを再開できる。」（第３頁右上欄第７行ないし同第１４行）
　
　周知文献５：特開平７−２５４２９２号公報
　・「【００２８】次に、この書き込み期間中に、別のアドレスの読み出し命令があった場合には、１チップマイクロコンピュータにおけるマイクロプロセッサより制御信号Ｒが発生し、これがコントロール回路５に伝えられる。このため、コントロール回路５はこの制御信号Ｒを受けて制御信号Ｈを発生し、タイマを停止させ、かつその状態を維持させる。
　【００２９】次に、コントロール回路５はアドレスレジスタ６およびデータレジスタ７のアドレスおよびデータをそれぞれ別の退避用のアドレスレジスタ６ａおよび退避用のデータレジスタ７ａに退避させ、新しくアクセスの要求のあったアドレスをアドレスレジスタ６に設定し、読み出し動作を行う。このため、アクセスされたＥＥＰＲＯＭメモリアレイ１上のデータはデータレジスタ７に格納され、データバスにのせられ、別の汎用レジスタなどに格納される。
　【００３０】次に、コントロール回路５では予め設定した書き込み必要時間から上記のように停止しているタイマ９のカウント値を減算処理し、タイマ９のカウント値を更新させる。そして、この更新終了後にアドレスレジスタおよびデータレジスタを、退避させたもとのアドレス値およびデータ値に再設定することにより、制御信号Ｔを発生させて、これにもとづき、コントロール回路５が制御信号Ｄをタイマ９に入力する。これにより、前のアドレスによるＥＥＰＲＯＭメモリアレイ１へのデータの書き込みが再スタートされ、上記減算した残りの書き込み必要時間内でこの書き込みが行われる。」
　なお、この文献には「中断命令」という直接的な記載は無いが、摘記事項【００２８】には、「次に、この書き込み期間中に、別のアドレスの読み出し命令があった場合には、１チップマイクロコンピュータにおけるマイクロプロセッサより制御信号Ｒが発生し、これがコントロール回路５に伝えられる。このため、コントロール回路５はこの制御信号Ｒを受けて制御信号Ｈを発生し、タイマを停止させ、かつその状態を維持させる。」と記載されており、この記載における「別のアドレスの読み出し命令」が発行されると、それまで行われていた「書き込み」動作が中断されるものであるから、この文献における「別のアドレスの読み出し命令は、書き込み動作を中断する「中断命令」であるといえる。
　
３．相違点３について
　相違点１について、において検討したとおり、刊行物発明において、「ブロック」を「セクタ」に代えることは、当業者がその必要に応じて適宜なし得たものである。
　また、刊行物発明では「読み出しアクセスまたは他のアクセス」と記載されており、「他のアクセス」が何であるか明記されていないが、刊行物１に「読み出し／プログラム制御回路１１」等が記載されていることから分かるように、刊行物発明が、読み出しの他にプログラムも行えることは自明であるから、「読み出しアクセスまたは他のアクセス」における「他のアクセス」に「プログラム」するアクセスも含まれるようにすることは当業者ならば容易に想到し得る事項である。
　したがって、刊行物発明において、本願発明のように「再開命令が印加されるときまで、遂行中の動作を中止してから、その他のセクタに対する読出、又はプログラムを行う」ようにすることは、当業者が容易になし得たものである。
　
　よって、本願発明は、刊行物発明及び従来周知の技術事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
第６．むすび　
　以上のとおりであるから、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。