(57)【特許請求の範囲】
【請求項１】
入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の変化の緩急の程度を検出するための検出手段と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成ることを特徴とする信号処理装置。
【請求項２】
上記検出手段は、上記デジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度に基づいて被検出信号の変化の緩急の程度を検出するようになされたものである請求項１に記載の信号処理装置。
【請求項３】
入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数に相当するか否かを検出するための検出手段と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成ることを特徴とする信号処理装置。
【請求項４】
入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度を検出するための第１検出手段と、上記デジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数に相当するか否かを検出するための第２検出手段と、上記第１検出手段、及び上記第２検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成ることを特徴とする信号処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は信号処理装置に関し、特に周波数特性を改善したデジタルフィルタ等の信号処理装置に関する。
【０００２】
【従来の技術】
オーディオ装置のフィルタ回路、ＴＶカメラやＶＴＲ分野等で使用されるＦＩＲ型フィルタとＩＩＲ型フィルタ等の帯域制限用のフィルタ回路としては、現在、デジタルフィルタが広く採用されている。
【０００３】
図１１には、Ｎ次ＦＩＲ型デジタルフィルタの一例が示されている。サンプリングされた離散入力データＸ（ｎＴ）は、遅延器１０１，１０２，……，１０３でそれぞれ１サンプル時間（Ｔ）だけ遅延される。入力データ、遅延器１０１，１０２，……，１０３の各出力は、それぞれ乗算器１１１，１１２，１１３，……，１１４で所定の乗算係数ｈ（０Ｔ），ｈ（１Ｔ），ｈ（２Ｔ），……，ｈ（（Ｎ−１）Ｔ）と乗算され、乗算器１１１と１１２の出力が加算器１２１で加算され、更に、加算結果が乗算器１１３の出力と加算器１２２で加算される。そして、乗算器１１４の出力は、一つ前段の加算器の出力と加算されて出力ｙ（ｎＴ）が得られる。乗算器の乗算係数を変えることによりデジタルフィルタの周波数特性を変化させることができる。
【０００４】
図１２には、Ｎ次ＩＩＲ型デジタルフィルタの一例が示されている。離散入力データＸ（ｎＴ）は、遅延器２０１，２０２，……，２０３で、それぞれ１サンプリング時間ずつ遅延され、入力データ及び各遅延器２０１，２０２，……，２０３の出力は、乗算器２１１，２１２，２１３，……２１４でそれぞれ所定の乗算係数と乗算された後、加算器２２１で加算されて、加算器２２２の一入力端子に出力される。加算器２２２の出力は、遅延器２３１，２３２，……，２３３で、１サンプリング時間ずつ遅延され、各遅延出力は、乗算器２４１，２４２，……，２４３において、それぞれ所定の乗算係数と乗算された後、加算器２２２の他入力端子に出力される。こうして、加算器２２２の出力がデジタルフィルタ出力ｙ（ｎＴ）として得られる。
【０００５】
上述の従来のデジタルフィルタの目標とする性能項目としては、（１）ゲイン特性：阻止域の減衰率を大きくし、通過域や阻止域のアプローチを急峻にする（遷移域の幅を狭くする）、（２）位相特性：通過帯域の周波数毎の遅延時間差を少なくする、（３）リンギング特性：入力信号の周波数遷移点において発生するリンギング（偽信号）のレベルと収束時間を小さくする、という項目がある。
【０００６】
一般に、デジタルフィルタでは、理想的なゲイン特性を求めるほど、入力信号の微分成分を加味する必要があり、所望周波数に相当する離散時間位置の係数を比較的大きな負の値にするため、信号不連続点においてリンギングレベルが大きくなるという欠点がある。例えば、図１３に示す入力信号に対するデジタルフィルタの出力信号例が図１４に示されている。
【０００７】
図１３の入力信号は、０００Ｈ〜ＦＦＦＨの１２ビットのデジタルデータで表現され、一定時間経過毎に周波数を変化させている。例えば、或る一定時間ｆｓ／２の周波数の信号を入力した後、中間レベル８００Ｈの信号を入力し、続いて、Ｆｓ／３の若干低い信号を入力する。同様に、Ｆｓ／４，Ｆｓ／６，Ｆｓ／８の周波数の信号を、各周波数の間に中間レベル８００Ｈの信号を挿入した信号を入力する。図１３において、Ｆｓ／８の周波数で０００ＨのレベルＬ１，３００ＨのレベルＬ２，８００ＨのレベルＬ４，Ｄ００ＨのレベルＬ６，ＦＦＦＨのレベルＬ７という離散的レベルを順番に出力しており、それがＦｓ／８の周波数で繰り返し入力されている。周波数Ｆｓ／６では、０００ＨのレベルＬ１，５００ＨのレベルＬ３，Ａ００ＨのレベルＬ５，ＦＦＦＨのレベルＬ７という順番にＦｓ／６で決まる繰り返し周波数で変化する。
【０００８】
図１３に示す入力信号をデジタルフィルタに入力したとき得られる出力が図１４に示されている。図１４から明らかなように、周波数の変化ポイント、例えばＦｓ／８からＦｓ／６への変化途中に挿入されている中間値（８００Ｈ）の前後において出力レベルが大幅に変化する、いわゆる暴れが生じている。この暴れがリンギングと称されている。同様に、Ｆｓ／８とＦｓ／６の間、Ｆｓ／６とＦｓ／４の間においても、同様なリンギングが生じている。
【０００９】
図１５には、従来のＦＩＲフィルタの周波数特性（ゲイン特性と遅延特性）の一例が示されている。帯域臨界周波数ｆ０の近傍でゲインと遅延量が急激に低下している。図１６には、また、図１５に示すフィルタのステップ応答特性例が示されている。このステップ応答特性は、レベル０からレベル１に変化し、その後、レベル１で継続される信号を入力したときの出力信号の変化を示すものである。
【００１０】
図１６において、信号レベルの変化するタイミングの前後で変動している部分がリンギングである。このリンギングの大きさは、ピークトゥピーク（ｐｅａｋ  ｔｏ  ｐｅａｋ）で表現される。本例でのリンギングは、ハイからロウのピークについて３サンプリング間隔で発生している。
【００１１】
図１７には、従来のＦＩＲフィルタを構成する３１個の乗算器のそれぞれに設定されている乗算係数Ｈ（０）〜Ｈ（３０）の一例が示されている。Ｈ（０）が入力端における乗算係数を、Ｈ（１５）がセンターの乗算係数を、Ｈ（３０）が出力端の乗算係数を示している。図１７に示すように、センターの乗算係数は正の値であるが、そこから４つのサンプリング時間離れた位置を中心とする３つの乗算係数は負の値が設定されており、帯域変調するとともにリンギング発生の原因となっている。
【００１２】
次にＩＩＲ型フィルタの設計例について説明する。ＩＩＲフィルタは、一般に、ＦＩＲフィルタに比べて少ないタップ数、低次構成で良好なゲイン特性を得ることができる。図１８と図１９には、図１５と図１６と同様なＩＩＲフィルタの周波数特性（ゲイン特性と遅延特性）とステップ応答特性が示されている。
【００１３】
【発明が解決しようとする課題】
図１８に示すように、ＩＩＲ型フィルタでは、ゲイン特性を良好にすると、遅延特性に対して周波数毎に変化が生ずるという遅延特性の暴れが発生する。かかる暴れが図１９に示すようなリンギング発生の原因となっている。ＩＩＲ型フィルタでは、リンギングが発生し、収束するまでの時間が基本的に無限に続くという問題がある。すなわち、リンギングの収束時間が長くなるという問題がある。
【００１４】
一方、ＦＩＲ型フィルタは、ＩＩＲ型フィルタと比較して高次の構成となるため、つまり、タップ数が増すので、微分係数も他タップに渡って配置され、結果としてリンギングの収束時間が長くなるという同様の欠点がある。
【００１５】
逆に、リンギング特性を重視すると、ゲイン特性が劣化するため、回路規模を大きくしても、この２つの特性を両方理想に近付けることに矛盾が生じ、両者のバランスを適当に設定するのがフィルタ設計の現状である。
【００１６】
そこで、本発明の目的は、リンギングレベルを抑圧するとともに、リンギング変動が収束する収束時間を短縮化して周波数特性を改善した信号処理装置を提供することにある。
【００１７】
【課題を解決するための手段】
前述の課題を解決するため、本発明による信号処理装置は、以下のような特徴的な構成を採用している。
（１）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の変化の緩急の程度を検出するための検出手段と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
（２）上記検出手段は、上記デジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度に基づいて被検出信号の変化の緩急の程度を検出するようになされたものである上記（１）の信号処理装置。
（３）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数に相当するか否かを検出するための検出手段と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
（４）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度を検出するための第１検出手段と、上記デジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数に相当するか否かを検出するための第２検出手段と、上記第１検出手段、及び上記第２検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
【００１９】
【作用】
本発明では、デジタルフィルタの出力信号の変化の緩急を検出し、この検出結果に基づいて上記デジタルフィルタの出力に対して適応的に乗数を変化させて乗算処理を施すことにより、リンギングを抑圧している。
【００２０】
【実施例】
次に、本発明の実施例について図面を参照しながら説明する。
図１は本発明の第１の実施例による信号処理装置の構成ブロック図である。
【００２１】
入力は、負の数も表現するため２の補数で表現される１２ビットのデジタルデータで表現され、この入力は、前述構成のデジタルフィルタ１に入力される。デジタルフィルタ１を構成する乗算器に設定される乗算係数は、係数設定回路２から供給される。タイミングコントローラ３は、デジタルフィルタ１の離散時間軸や基準タイミングを設定するためのクロックｆｃｋをデジタルフィルタ１の他、後述する乗算回路５、乗数デコーダ６及びレベル差検出回路７等に供給する。
【００２２】
デジタルフィルタ１の出力は、遅延回路４とレベル差検出回路７に送出される。レベル差検出回路７は、１サンプリング時間毎に異なった時間のレベルの差分を検出し、発生するリンギングの周波数に相当するサンプリング間隔毎のレベル差を検出する。レベル差検出回路７は、また、検出したレベル差がリンギングの発生する最大値（リンギングレベルの最大値）以下の場合は、所望の抑圧レベルにするためにレベル差を検出したとするレベル差コードを乗数デコーダ６に出力して乗数（定数）を乗算回路５に出力せしめる。例えば、抑圧したいリンギングレベルを約１／２に抑圧する場合には、乗数デコーダ６から出力される定数は０．５となる。ここで、検出の際、レベル差が最大値以下としているのは、最大値以上であると、リンギング周波数より低い周波数において本来の信号成分を抑圧してしまう恐れがあるからである。
【００２３】
デジタルフィルタ１からの出力は、遅延回路４でレベル差検出回路７における処理時間に相当する時間だけ遅延されて乗算回路５に送出される。乗算回路５は、遅延回路４で遅延された信号と、乗数デコーダ６からの乗数を乗算してリンギング部のレベル差が抑圧された信号をデジタル信号として出力する。
【００２４】
次に、本発明による信号処理装置の第２の実施例を図２を参照しながら説明する。以後に参照する図において図１と同一符号が付与されている構成部は同様な機能を有する構成部である。
【００２５】
図１に示す実施例においては、抑圧程度の基準としてレベル差検出回路７によりレベル差を検出しているのに対して、本実施例では、周波数検出回路８により変化する周波数を検出している。より具体的には、周波数検出回路８は、デジタルフィルタ１から出力される信号の変化する周波数を検出するため、入力信号の変化しているピークからピークに対するクロック数をカウントし、カウントしたクロック数を周波数を表すコードとする。周波数検出回路８は、また、検出した周波数が抑圧したいリンギングの周波数と同じ場合に、乗数デコーダ６に出力を生ずる。乗数デコーダ６は、周波数検出回路８からの出力を受け、乗算回路５に対して乗数（例えば１／２に抑圧した場合には０．５）を供給する。乗数デコーダ６は、また、周波数検出回路８からの出力を受けていない場合には、定数（例えば１．０）を供給する。
【００２６】
本発明による信号処理装置の第３の実施例を図３を参照しながら説明する。本実施例では、上述第１と第２の実施例におけるレベル差検出回路７と周波数検出回路８の両検出機能をもつ周波数＆レベル差検出回路９が設けられている。周波数＆レベル差検出回路９は、入力信号の変化が抑圧したいリンギングのレベルの最大値以下であるか否か、抑圧したいリンギングの周波数に相当しているか否かを検出して乗数デコーダ６にそのための結果を供給する。
【００２７】
次に、図１に示すレベル差検出回路７と乗数デコーダ６の具体的構成例を図４を参照して説明する。
【００２８】
デジタルフィルタ１からの出力は、縦属接続されているＤフリツプフロップ３１と３２で、基準クロックｆｃｋに応答して１サンプリング時間間隔ずつラッチされる。減算回路３３は、Ｄフリップフロップ３１と３２からの出力を時間的に隣り合う１クロックずれたデータとして両データを減算する。これは抑圧したいリンギングの周波数が１画素毎に生ずる場合を想定している。減算回路３３からは減算出力の絶対値が出力されて、基準クロックに応答してＤフリツプフロップ３４でサンプルホールドされて、乗数デコーダ６に相当するＲＯＭ３５に供給される。ＲＯＭ３５には、レベル差のデータがリンギングの最大値を越えるものであるかどうか、リンギングのレベル以下であるかどうかという各々のそのレベル差のデータに対する抑圧のデータがコード化されて記録されている。ＲＯＭ３５から読み出された抑圧レベルの乗算回路５に供給されるべき乗数データは、再度、Ｄフリツプフロップ３６で基準クロックｆｃｋに応答してサンプルホールドされた後、乗算デジタルデータとして出力される。
【００２９】
図２における周波数検出回路８及び乗算回路５の具体的構成ブロック図が図５に示されている。図５におけるＤフリップフロップ４１、４２及び４６は、図４のＤフリップフロップ３１、３２及び３６と同様機能を有する。
【００３０】
本回路では、比較回路４３において時間的に隣り合う１クロックずれたデータが比較され、両データの減算結果の符号に基づいてデータ変化の傾きが正か負かを判別し、どちらのデータが大きいか、つまり、レベルが同じ方向に変化しているか否かが判断される。比較回路４３は、この減算結果としての符号（フラグ）の変化を見ており、フラグ変化信号をカウンタのリセット信号として変化クロックカウンタ４４に送出する。変化クロックカウンタ４４は、比較回路４３からの出力に基づいて、傾きが正から負、負から正に変化した時点から、次に傾きが正から負、負から正に変化する時点までのクロック数を、つまり、ピークからピークまでの期間のクロック数をカウントする。
【００３１】
変化クロックカウンタ４４からの出力は、何クロックで変化したかという周波数の情報（カウンタの出力の変化するクロック数だが、時間間隔を示す。）であり、この情報はＲＯＭ４５に供給される。ＲＯＭ４５には、予め抑圧すべき周波数を入力アドレスとし、データとして抑圧すべき乗数デジタルデータが格納されている。ＲＯＭ４５においては、周波数情報を入力とし、その周波数が抑圧したいリンギングの周波数に相当するか否かが判断され、その周波数に対応している場合は、抑圧したい周波数、リンギング周波数である場合については、乗算回路５に供給する乗数をデジタルデータを抑圧する方向の係数として発生する。
【００３２】
図３におけるレベル差＆周波数検出回路９及び乗数デコーダ６の具体的構成ブロック図が図６に示されている。図６において、Ｄフリップフロップ５１、５２及び５８は図４のＤフリップフロップ３１、３２及び３６と同様機能を有する。
【００３３】
Ｄフリップフロップ５１と５２から出力される１クロック分ずれた隣り合うデータは、減算回路５３と比較回路＆変化クロックカウンタ５４に入力される。減算回路５３は、図４の減算回路３３と同様な機能を有し、得られたレベル差データがＤフリップフロップ５５で基準クロックｆｃｋに応答してサンプルホールドされ、ＲＯＭ５７に供給される。比較回路＆変化クロックカウンタ５４は、図５に示す比較回路４３と変化クロックカウンタ４４の機能を併せ持ち、得られた周波数の情報が、同様に、Ｄフリップフロップ５６でサンプルホールドされてＲＯＭ５７に供給される。Ｄフリップフロップ５５と５６から供給されるレベル差データと周波数の情報を入力としたＲＯＭ５７からは、リンギングを抑圧すべき乗数デジタルデータがＤフリップフロップ５８を介して出力される。
【００３４】
以上の実施例によるリンギング抑圧効果を以下説明する。
入力信号として、図７に示すように、入力信号のフルレンジを１００％としたときにリンギングレベルのピークトウピークを１０％と想定し、時間経過に伴い、一定の変化の開始レベルがあり、その後、リンギングが図示のように変化し、最後はリンギングのレベルを越えて高いレベルに向かって立ち上がる信号を考える。
【００３５】
図８には、図１に示す実施例によるリンギング抑圧後の出力信号の時間的変化が示されている。乗数デコーダ６での設定抑圧レベルを５０％（１／２）に設定したとすると、入力信号のリンギングレベルが１０％なので、出力されるリンギングレベルとしては５％になる。
【００３６】
図２に示す実施例によるリンギング抑圧後の出力信号の例が図９に示されている。図８と同様に、リンギングレベルが半分に抑圧され、５％になっている。
【００３７】
図１０には、図３の実施例によるリンギング抑圧効果を説明するためのゲイン特性が示されている。図中、Ａが図３の実施例により得られるゲイン特性、Ｂがレベル検波をしない周波数情報だけを用いた場合のリンギング検波周波数におけるゲイン特性を示す。また、リンギングレベルをフィルタ設計のみで同様に抑圧するときは、リンギング特性優先のゲイン特性Ｃに示すように、低周波からレベルダウンが始まる。
【００３８】
上述実施例の要旨構成のもつ効果を従来との比較のもとで以下列挙する。
【００３９】
（１）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段（ＦＩＲ型フィルタやＩＩＲ型フィルタ）と、このデジタルフィルタ手段の出力信号の変化の緩急の程度を検出するための検出手段（周波数、レベル差、周波数＆レベル差検出手段）と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
従来のデジタルフィルタ回路では、理想的なゲイン特性を求める程、入力信号の微分成分を加味する必要があり、信号の不連続点においてリンギングレベルが大きくなり、また、リンギングの収束時間が長くなるという問題があったが、本構成によれば、リンギングレベルを小さく抑え、リンギングの収束時間を短くできるとともに、リンギング成分以外の信号レベル変化に影響を与える度合が非常に小さいため良好なゲイン特性を得ることができる。
【００４０】
（２）上記検出手段は、上記デジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度に基づいて被検出信号の変化の緩急の程度を検出するようになされたものである（１）の信号処理装置。
リンギングレベルは、フィルタのリンギング特性で決まり、リンギングレベルを小さく抑えようとするとゲイン特性が劣化してしまうが、本構成によれば、リンギングの検出回路が簡単な構成で実現でき、フィルタで発生するリンギングの最大レベル以上の信号レベル変化には影響しないため、ゲイン特性の劣化が小さい。
【００４１】
（３）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数に相当するか否かを検出するための検出手段と、この検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
（２）と同様であり、また、リンギングの発生する周波数成分のうちレベルの大きな周波数についてのみ選択的に抑圧できるので、ゲイン特性の劣化する周波数が限定され、影響度が小さい。
【００４２】
（４）入力デジタル信号に対してフィルタリング処理を施すデジタルフィルタ手段と、このデジタルフィルタ手段の出力信号の異なる時点での信号レベルの変化の程度を検出するための第１検出手段と、上記デジタルフィルタ手段の出力信号の周波数が抑圧したいリンギングの周波数の相当するか否かを検出するための第２検出手段と、上記第１検出手段、及び上記第２検出手段の出力に基づいて上記デジタルフィルタ手段の出力に対して適応的に乗数を変化させて乗算処理を施して同デジタルフィルタ手段の出力に関するリンギングを抑圧するようになされたリンギング抑圧手段と、を備えて成る信号処理装置。
（２）と同様であり、また、リンギングの発生する周波数と最大レベルを検出回路で特定できるので、リンギングの確実な抑圧が可能である。更に、ゲイン特性の劣化する周波数が限定され、且つリンギングの最大レベル以上の信号レベルには影響を与えないため、ゲイン特性の劣化がきわめて小さい。
【００４３】
【発明の効果】
以上説明したように、本発明の信号処理装置によれば、リンギングレベルを抑圧するとともに、リンギング変動が収束する収束時間を短縮化して周波数特性を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による信号処理装置の構成ブロック図である。
【図２】本発明の第２の実施例による信号処理装置の構成ブロック図である。
【図３】本発明の第３の実施例による信号処理装置の構成ブロック図である。
【図４】図１に示すレベル差検出回路７と乗数デコーダ６の具体的構成ブロック図である。
【図５】図２に示す周波数検出回路８及び乗数デコーダ６の具体的構成ブロック図である。
【図６】図３におけるレベル差＆周波数検出回路９及び乗数デコーダ６の具体的構成ブロック図である。
【図７】本発明の実施例によるリンギング抑圧効果を説明するための入力信号を示す図である。
【図８】図１に示す実施例によるリンギング抑圧後の出力信号の時間的変化を示す図である。
【図９】図２に示す実施例によるリンギング抑圧後の出力信号の時間的変化を示す図である。
【図１０】図３の実施例によるリンギング抑圧効果を説明するためのゲイン特性を示す図である。
【図１１】Ｎ次ＦＩＲ型デジタルフィルタの一例を示す図である。
【図１２】Ｎ次ＩＩＲ型デジタルフィルタの一例を示す図である。
【図１３】従来の問題点を説明するための入力信号例を示す図である。
【図１４】図１３に示す入力信号に対するデジタルフィルタの出力信号例を示す図である。
【図１５】従来のＦＩＲフィルタの周波数特性（ゲイン特性と遅延特性）の一例を示す図である。
【図１６】図１５に示すフィルタのステップ応答特性例を示す図である。
【図１７】従来のＦＩＲフィルタを構成する３１個の乗算器のそれぞれに設定されている乗算係数Ｈ（０）〜Ｈ（３０）の一例を示す図である。
【図１８】図１５と同様なＩＩＲフィルタの周波数特性（ゲイン特性と遅延特性）を示す図である。
【図１９】図１６と同様なＩＩＲフィルタのステップ応答特性例を示す図である。
【符号の説明】
１      デジタルフィルタ
２      係数設定回路
３      タイミングコントローラ
４      遅延回路
５      乗算回路
６      乗数デコーダ
７      レベル差検出回路
８      周波数検出回路
９      周波数＆レベル差検出回路
【図１】
0003559599.tif 000002
【図２】
0003559599.tif 000003
【図３】
0003559599.tif 000004
【図４】
0003559599.tif 000005
【図５】
0003559599.tif 000006
【図６】
0003559599.tif 000007
【図７】
0003559599.tif 000008
【図８】
0003559599.tif 000009
【図９】
0003559599.tif 000010
【図１０】
0003559599.tif 000011
【図１１】
0003559599.tif 000012
【図１２】
0003559599.tif 000013
【図１３】
0003559599.tif 000014
【図１４】
0003559599.tif 000015
【図１５】
0003559599.tif 000016
【図１６】
0003559599.tif 000017
【図１７】
0003559599.tif 000018
【図１８】
0003559599.tif 000019
【図１９】
0003559599.tif 000020