(57)【特許請求の範囲】
【請求項１】
誘電体基板に形成され、下記条件（１）〜（３）の少なくとも１つを満たす閉曲線の形状を有するインダクタンス形成用の導体線と、該導体線の一部を切断してその両端に接続された外部導出用の端子導体とから成ることを特徴とするインダクタ。
（１）正方形の枠を４つ正方形状に隙間なく並べてなる新たな正方形の枠内に配置され、４つの前記正方形の枠内においてそれぞれ２つの対角線に対して線対称な閉曲線を、前記新たな正方形の枠の２つの対角線と各々中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部の端部同士を前記新たな正方形の枠の対角線に対して線対称な補助曲線で接続して成り、前記新たな正方形の枠の２つの対角線に対して線対称な閉曲線である。
（２）前記枠を４つ正方形状に並べた大枠内に配置され、各々の枠内に配置した前記閉曲線の前記大枠の対角線と前記大枠の中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部同士を前記大枠の２つの対角線に対して線対称な補助曲線で接続して成り、前記大枠の２つの対角線に対して線対称な閉曲線である。
（３）前記枠内または前記大枠内の少なくとも一部を縮小または拡大し、前記（１）の閉曲線または前記（２）の閉曲線を平面上または曲面上に変形させて配置した閉曲線である。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層回路基板やマルチチップモジュール・ハイブリット回路等の印刷回路に好適な、２次元的な形状で大きなインダクタンスを得ることができるインダクタに関するものである。
【０００２】
【従来の技術】
インダクタは、通常、図３に概略の原理図で示すように、１枚の面を張るように構成された電流Ｉの流れている閉じた環状の導体線１と、そのように張られた面と交差する磁束Φとで形成される。
【０００３】
また、インダクタは、図４に図３と同様の概略の原理図で示すように、直径がＤである環状の導体線１の周囲に理想的には無限の大きさの空間、実用的にはその張られた面と同程度の寸法である約Ｄの厚みと約２Ｄの直径の大きさの周りの空間を必要とすることから、通常は３次元的な形状の構成となる。
【０００４】
【発明が解決しようとする問題点】
前述のようにインダクタは、環状の導体線１およびその導体線１の張られる面の面積に対して交差磁束Φを確保するためにこの面積と同じ程度の大きさの周りの空間を必要とすることから、通常は３次元的な形状を必要とする。これに対し、インダクタの小型化を図るべくより次元の低い形の構造、例えば２次元的な形状のインダクタを実現するために、従来より多層回路基板等において電子回路の一部を構成するインダクタを厚膜印刷技術や薄膜技術により２次元的な形状で形成することが行なわれている。
【０００５】
しかし、この場合、単純な環状の導体線を形成するだけでは、環状の導体線の上下の空間が制限されることにより交差磁束が減少したり損失が増大したりしてインダクタンス値が小さくなってしまうという欠点があるため、小型化を図りつつ十分なインダクタンス値を確保することは困難であった。
【０００６】
これは、環状の導体線の張られる面に対して無理に小さな厚みとした２次元的な形状とすると、張られる面を交差する交差磁束が減少してインダクタンス値が減少し、また損失によりＱ値も悪化するためである。
【０００７】
これに対し、従来より、上記の欠点をある程度容認した上でその欠点を補いつつ２次元的な形状で所望のインダクタンスを得るためのインダクタとして、例えば図５に斜視図で概略構成を示すスパイラルインダクタや図６に同じく斜視図で概略構成を示すミアンダ型インダクタ、あるいは図７に斜視図で概略構成を示すマイクロストリップ線路の一端を短絡したもの等が知られている。
【０００８】
図５に示すスパイラルインダクタは、基板２上に導体線３をスパイラル状に配設し、相互インダクタンスを利用して少しでもイングクタンス値をあげようとするものである。しかし、インダクタとしての厚みを制限したことによる交差磁束の減少に関しては何ら改善は無く、導体線３を複数巻きにすることによる改善効果も僅かであるという問題点があった。
【０００９】
図６に示すミアンダ型インダクタは、基板４上に導体線５をジグザク的なパターンにして配設し、少しでも導体線５の長さを確保しようとしたものである。しかし、このような構成とすることは何ら本質的な改善では無く、経験的に僅かにインダクタンス値が増えることが知られているのみであり、十分なインダクタンス値が得られないという問題点があった。
【００１０】
また、図７に示すように基板６上に形成されたマイクロストリップ線路７の一端をビア導体８等により短絡してインダクタとする場合は、スパイラルインダクタやミアンダ型インダクタと比較して、ビア導体８の寸法を確保するための基板６の厚みやマイクロストリップ線路７の長さ方向の寸法が必要であり、しかも実用的な特性インピーダンスとの関係でインダクタンス値が小さい等、使用するスペースの効率がさらに良くないという問題点があった。
【００１１】
本発明は上記事情に鑑みて本発明者が鋭意研究に努めた結果完成されたものであり、その目的は、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した２次元的な形状でありながら、従来の２次元な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することにある。
【００１２】
【問題点を解決するための手段】
本発明は上記の問題点を解決するため、３次元形状のインダクタと同程度のインダクタンス値を、より次元を低く、すなわちほぼ２次元の形状とした厚みの薄い形状のインダクタにより実現する手段を提案するものである。
【００１３】
例えば、ある直径の環状の導体線から成るインダクタがあり、それと同様の形状のインダククが複数個互いに影響が少なくなるほどに離されて配置され、かつそれぞれが直列に接続されているものとする。その場合の全体のインダクタンス値はそれぞれのインダクタのインダクタンス値の和となる。
【００１４】
一方、個々のこれら環状のインダクタが必要とする空間は、前述のようにほぼその直径の２倍程度の直径および同程度の厚みを有する空間であることから、個々のこれらインダクタがある同じ平面上に載っていれば、全体のインダクタの必要とする空間は、この平面の大きさおよび個々のインダククの直径と同程度の厚みを有する空間となる。従って、この場合には個々のイングクタンス値の和のインダクタを個々のインダクタの直径程度の厚みの寸法を有するインダクタンス素子で実現できることとなり、これにより薄い形状、すなわち２次元形状のインダクタが実現できることとなる。
【００１５】
本発明者は、このような個々の環状のインダクタを相互に接続した２次元形状のインダクタとして、誘電体基板に以下に示す条件を満たす閉曲線の形状を有するインダクタ形成用の導体線を形成し、その一部を切断して端子導体により外部に導出することによって、小さい寸法で所望の大きなインダクタンス値を有するインダクタを得ることができることを見出した。
【００１６】
すなわち、本発明のインダクタは、誘電体基板に形成され、下記条件（１）〜（３）の少なくとも１つを満たす閉曲線の形状を有するインダクタンス形成用の導体線と、この導体線の一部を切断してその両端に接続された外部導出用の端子導体とから成ることを特徴とするものである。
（１）正方形の枠を４つ正方形状に隙間なく並べてなる新たな正方形の枠内に配置され、４つの前記正方形の枠内においてそれぞれ２つの対角線に対して線対称な閉曲線を、前記新たな正方形の枠の２つの対角線と各々中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部の端部同士を前記新たな正方形の枠の対角線に対して線対称な補助曲線で接続して成り、前記新たな正方形の枠の２つの対角線に対して線対称な閉曲線である。
（２）前記枠を４つ正方形状に並べた大枠内に配置され、各々の枠内に配置した前記閉曲線の前記大枠の対角線と前記大枠の中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部同士を前記大枠の２つの対角線に対して線対称な補助曲線で接続して成り、前記大枠の２つの対角線に対して線対称な閉曲線である。
（３）前記枠内または前記大枠内の少なくとも一部を縮小または拡大し、前記（１）の閉曲線または前記（２）の閉曲線を平面上または曲面上に変形させて配置した閉曲線である。
本発明のインダクタは、誘電体基板の表面または内部のある同一面上で、上記の条件のいずれかを満たす閉曲線の形状を有するインダクタ形成用の導体線が形成され、その一部が切断されてその両端に外部導出用の端子導体が接続されており、その導体線の環状部分によりインダクタンスを形成しているものであり、このような閉曲線形状の導体線は、所望の厚みおよび線幅で誘電体基板の所定の同一面上に厚膜印刷技術や薄膜形成技術等の適当な技術を用いて容易に形成して配設することができる。
【００１７】
そして、インダクタンス形成用の導体線を上記の各条件を満たす閉曲線の形状とすると、この閉曲線は誘電体基板の同一面上に上記の条件に示された規則に従って交差することなく任意に長くすることのできる閉曲線であることから、その閉曲線の長さを極めて長くかつ任意に設定しつつインダクタンスに寄与する環状部分を効率良く配置させることができ、それによって所望の高いインダクタンス値を容易に実現することができる。
【００１８】
このように、本発明のインダクタンスによれば、誘電体基板に上記（１）〜（３）の少なくとも１つの条件を満たす閉曲線の形状を有するインダクタンス形成用の導体線を形成して構成されることから、限られた面積の正方形の平面上あるいはその正方形を変形させた平面上または曲面上に、インダクタンス形成用の導体線の長さを上記の各閉曲線の形状として極めて長くかつ任意に設定しつつインダクタンスに寄与する環状部分を効率よく配置することができ、２次元の形状でありながら３次元形状のインダクタと同等以上のインダクタンス値を得ることができる。
【００１９】
また、本発明のインダクタによれば、上記の条件（１）を基本として条件（２）を適用することにより、正方形の枠と大枠との面積を同じとした場合にほぼ２倍の長さでインダクタンス形成用の導体線を配設することができて、その導体線の環状部分により形成されるインダクタンスにより高いインダクタンス値のインダクタを容易に実現することができる。さらに、条件（３）を適用することにより誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００２０】
さらに、本発明のインダクタによれば、誘電体基板の表面または内部の同一面上でインダクタンス形成用の導体線を形成し、その一部を切断してその両端に外部導出用の端子導体を接続することにより構成されていることから、これら導体線および端子導体を厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかもほぼ２次元形状で、より次元の高い形状のインダクタと同等以上の高いインダクタンス値を実現することができる。
【００２１】
【発明の実施の形態】
以下、本発明のインダクタについて図面に基づき説明する。
図１（ａ）〜（ｄ）は、それぞれ本発明のインダクタの実施の形態の一例を説明するための平面図である。
まず、図１（ａ）に示すように、正方形の枠１１（実線で示す）内に、この枠１１の２つの対角線１２（破線で示す）に対して線対称な閉曲線１３を配置する。ここでは閉曲線１３として円を例示しており、この場合にはさらに枠の中心点を原点として相対向する２辺に平行にｘ軸を、このｘ軸に垂直にｙ軸を配置した場合（それぞれ一点鎖線で示す）に、閉曲線１３はこれらｘ軸およびｙ軸に対しても線対称となっている。
【００２２】
ここで、このような単純な閉曲線１３では、その環状部分によっては本発明のインダクタにより実現しようとする大きなインダクタンス値は得られないので、この閉曲線１３を仮に０次の閉曲線とする。
【００２３】
すなわち、０次の閉曲線として１辺の長さが１の正方形の枠１１の中心に半径ｒ＝１／３の円を描いた場合であれば、この状態での閉曲線１３（円周）の長さは、２πｒ×２＊＊ｉ＝２πｒ×２＊＊０＝２πｒである。
【００２４】
そこで、図１（ｂ）に示すように、この枠１１を４つ正方形状に隙間なく並べて正方形の枠１４とすると、この新たな正方形の枠１４内には、その中央を原点にｘ軸およびｙ軸を配置した場合にそれぞれ第１・第２・第３・第４象限に図１（ａ）の閉曲線１３が配置されることとなる。
【００２５】
このように、０次の閉曲線１３が配置された正方形の枠１１を４つ正方形状に隙間なく並べて正方形の枠１４とすると、その状態では４つの円の円周の長さの合計は０次の閉曲線１３の４倍となり、２πｒ×４となる。
【００２６】
次いで、図１（ｃ）に示すように、各々の閉曲線１３の新たな正方形の枠１４の２つの対角線１５（破線で示す）と原点側で交わる部位に、その交点の周りを対角線１５に対して線対称にくり抜いて開口部を形成するとともに、互いに隣接する閉曲線１３の開口部のそれぞれの端部同士を対角線１５に対して線対称である４つの補助曲線１６、例えば閉曲線１３の開口部の端部同士をほぼ直線状の平行導体線等で接続して新たな閉曲線１７を形成する。これを仮に１次の閉曲線とすると、この閉曲線１７の長さは、４箇所の環状部分を構成する閉曲線１３の長さの和とほぼ等しくなる。
【００２７】
これにより、正方形の枠１４内に配置され、この枠１４の２つの対角線１５に対して線対称な閉曲線１７が得られる。本発明のインダクタに対しては、例えばこの閉曲線１７が条件（１）を満たす閉曲線となり、その一部を切断してその両端に端子導体を接続することにより、４つの環状部分によりインダクタンスが形成されることとなる。
【００２８】
この状態では、全体のインダクタンスに寄与する環状部分の長さの和はほとんど変わらず、およそ２πｒ×４である。
【００２９】
ここで、正方形の枠１４を１辺が１の正方形になるように規格化するため、全体の長さを１／２倍（面積で１／４倍）すると、インダクタンスに寄与する環状部分の長さの和は半分となり、およそ（２πｒ×２＊＊２）／２＝２πｒ×２となる。
【００３０】
このような規則で順次次数を増していく。すなわち、順次４つの正方形の枠を合わせ、中心部の４つの円周部において、切り取り、接続、そして縮小の操作を繰り返す。繰り返すごとに１辺が１の正方形の枠内に描かれた閉曲線の中のインダクタンスに寄与する環状部分の長さの和はおよそ２倍ずつ増え続ける。ｉ回繰り返したときの次元をｉとすると、その時のインダクタンスに寄与する環状部分の長さの和は、およそ２πｒ×２＊＊ｉとなる。このように任意にｉを増して、閉曲線の長さおよびインダクタンスに寄与する環状部分の長さの和を任意に長くできる。
【００３１】
次に、この図１（ｃ）に示す閉曲線１７を用いて、図１（ｄ）に示すように、その正方形の枠１４を４つ正方形状に並べて正方形の大枠１８を形成し、この大枠１８内の各々の枠１４内に配置した閉曲線１７の大枠１８の対角線１９と大枠１８の中心点側で交わる部位に対角線１９に対して線対称に開口部を形成するとともに、互いに隣接する閉曲線１７の開口部の端部同士を大枠１８の２つの対角線１９に対して線対称な４つの補助曲線２０で接続する。これを仮に２次の閉曲線とする。
【００３２】
これにより、正方形の大枠１８内に配置された、大枠１８の２つの対角線１９に対して線対称な閉曲線２１が得られる。本発明のインダクタに対しては、例えばこの閉曲線２１が条件（２）を満たす閉曲線となり、その一部を切断してその両端に端子導体を接続することにより、１６箇所の環状部分によりインダクタンスが形成されることとなる。
【００３３】
このとき、大枠１８の１辺の長さは枠１４の長さの２倍となっており、この閉曲線２１の長さは４つの閉曲線１７の長さの和とほぼ等しくなっている。そこで、この大枠１８を長さで１／２、面積で１／４となるように縮小すれば大枠１８はもとの枠１４と同じ大きさとなり、閉曲線２１の長さは閉曲線１７の長さのほぼ２倍となって、同じ面積の正方形の内部に４倍の箇所の環状部分を有するほぼ２倍の長さの閉曲線を規則性をもって配置させることができる。従って、この場合は、閉曲線１７の形状を有する４箇所の環状部分を備えたインダクタに対し、閉曲線２１の形状を有する１６箇所の環状部分を備えたインダクタは、同じ面積に形成したとき、ほぼ２倍のインダクタンス値を有するものとなる。
【００３４】
そして、枠１４あるいは大枠１８を縮小または拡大する倍率を任意に設定することにより、その結果得られた閉曲線の形状を有する導体線を形成し、その一部を切断してその両端に端子導体を接続することにより、所望の任意のインダクタンス値を有する２次元形状のインダクタを得ることができる。
【００３５】
さらに、枠１４内に配置された閉曲線１７または大枠１８内に配置された閉曲線２１に対して、枠１４内または大枠１８内の少なくとも一部を縮小または拡大することにより、所定の規則性をもって配置した閉曲線を平面上で変形させ、さらに平面上ではなく曲面上に変形させて配置した閉曲線とすることができ、この場合は、誘電体基板の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００３６】
また、インダクタのインダクタンス値は、導体線の幅あるいは太さを変えることによっても変化させることができ、Ｑ値とのトレードオフでインダクタンス値を調整して所望のインダクタンス値のインダクタを得ることができる。
【００３７】
このようにして実現された本発明のインダクタの例を、図２に斜視図で示す。
【００３８】
図２において２２は誘電体基板である。ここでは正方形の平板状の誘電体基板を用いた例を示しているが、この誘電体基板２２には、多層回路基板の表面や内部の誘電体層等の種々の誘電体を用いることができ、その面の形状も平坦面のみならず凹凸等の種々の曲面であってもよい。
【００３９】
２３は図１（ｃ）に示した閉曲線１７に相当する形状を有するインダクタンス形成用の導体線であり、この導体線２３の線幅は閉曲線１７の線幅に相当する細いものとするとよい。この導体線２３は有限の面積を有する平面あるいは曲面を持つ誘電体基板２２の表面または内部の同一面上に閉曲線１７の形状で配置されている。そして、２４ａおよび２４ｂはそれぞれ導体線２３の一部を切断してその両端に接続した、外部回路へ電気的接続するための外部導出用の端子導体である。これにより、端子導体２４ａ・２４ｂ間で導体線２３の環状部分により所望のインダクタンスが形成された本発明のインダクタが得られる。
【００４０】
ここで、図２に示した例のインダクタのインダクタンス値について説明する。図２に示すような本発明のインダクタによれば、導体線23の環状部分が張る面と交差する磁界は、理想的には無限の空間を占めるが、特に環状部分の周りの空間に多く分布している。
【００４１】
導体線２３の環状部分の直径をＤ、線径をｄとすると、Ｄ（ｃｍ）≫ｄ（ｃｍ）の場合、各環状部分のインダクタンス値Ｌ０  （ｎＨ）は、Ｌ０  ＝２πＤ｛ｌｎ（Ｄ／ｄ）＋０．０８｝となる。
【００４２】
ここで、環状部分の上下に環状部分の直径Ｄと同じの空間を設定し、環状部分の張る面との交差磁束をこの設定した空間に存在する分のみに限定すると、この場合のインダクタンス値Ｌ１  は、Ｌ０  より若干低下するがほぼ同じオーダーである。
【００４３】
次に、ｌｎ（Ｄ／ｄ）≫０．０８の範囲で次の操作を行なう。
環状部分の直径Ｄを１／２とし環状部分の張る面積を１／４として、同じ面積上に構成する。そしてこの縮小した環状部分４つを互いに結合が無視できるだけ離して直列に接続する。
【００４４】
すると、全体のインダクタンス値Ｌ２  は、およそＬ２  ＝４×２π（Ｄ／２）ｌｎ｛（Ｄ／２）／ｄ＋０．０８｝となる。元のインダクタンス値Ｌ１  との差は、２πＤ｛ｌｎ（Ｄ／ｄ）＋０．０８｝−２×２πＤｌｎ２となり、環状部分の直径Ｄが導体線の線径ｄのほぼ４倍以上の範囲では、イングクタンス値は最大約２倍まで増加する。一方、このインダクタの構成される厚みは、環状部分の直径と同じとしてあるので元のインダクタの１／２となる。
【００４５】
なお、環状部分同士を接続するための平行導体線から成る補助導体線の部分は、対向する電流がほぼ同じ線上にあることからインダクタンス値には寄与しない。また、実際には相互インダクタンスの影響でインダクタンス値の増加する量は上記の説明より小さなものとなる。
【００４６】
なお、端子導体２４ａ・２４ｂとしては、外部の電気回路・電子回路と電気的に接続するためのものとして、リード線やボンディングワイヤ等の導体線を用いても、電極端子を取着もしくは圧接しても、あるいは誘電体基板２２の内部に配設したビア導体やスルーホール導体等の貫通導体を用いてもよく、仕様に応じて適当な電気的接続用の導体を用いればよい。
【００４７】
本発明は以上の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、図１（ｄ）に示した閉曲線２１の環状部分の１つあるいはいくつかを形を変形させたものとしてもよい。
【００４８】
【発明の効果】
本発明のインダクタによれば、誘電体基板に形成され、上記（１）〜（３）の少なくとも１つの条件を満たす閉曲線の形状を有するインダクタ形成用の導体線と、その導体線の一部を切断してその両端に接続した端子導体とから成ることから、限られた面積の正方形の平面上あるいはその正方形を変形させた平面上または曲面上に、インダクタンスを形成する環状部分を有する導体線の長さを上記の各閉曲線の形状として極めて長くかつ任意に設定することができ、ほぼ２次元の形状でありながら３次元形状のインダクタと同等以上の大きなインダクタンス値を得ることができる。
【００４９】
また、本発明のインダクタによれば、上記の条件（１）を基本として条件（２）を適用することにより、正方形の枠と大枠との面積を同じとした場合にはほぼ２倍の長さで導体線を形成することができ、さらに縮小または拡大する倍率を適当に設定することによって、大きなインダクタンス値のインダクタを容易に実現することができる。さらにまた、条件（３）を適用することにより誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【００５０】
さらに、本発明のインダクタによれば、誘電体基板に所定の形状の導体線とそれに接続された端子導体とを形成することにより構成されていることから、これら導体線および端子導体は厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかも最小の次元である２次元形状で、従来の２次元的な形状のインダクタはもとより、より次元の高い形状のインダクタと同等以上の大きなインダクタンス値を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、それぞれ本発明のインダクタの実施の形態の一例を説明するための平面図である。
【図２】本発明のインダクタの実施の形態の一例を示す斜視図である。
【図３】インダクタを説明するための概略の原理図である。
【図４】インダクタを説明するための概略の原理図である。
【図５】スパイラルインダクタの概略構成を示す斜視図である。
【図６】ミアンダ型インダクタの概略構成を示す斜視図である。
【図７】マイクロストリップ線路の一端を短縮したインダクタの概略構成を示す斜視図である。
【符号の説明】
１４・・・・・・・枠
１５、１９・・・・・対角線
１６、２０・・・・・補助曲線
１７、２１・・・・・閉曲線
１８・・・・・・・大枠
２２・・・・・・・誘電体基板
２３・・・・・・・導体線
２４ａ、２４・・・・端子導体
【図１】
0003591806.tif 000002
【図２】
0003591806.tif 000003
【図３】
0003591806.tif 000004
【図４】
0003591806.tif 000005
【図５】
0003591806.tif 000006
【図６】
0003591806.tif 000007
【図７】
0003591806.tif 000008