(57)【特許請求の範囲】
【請求項１】
半導体チップを複数層積層してなる半導体装置の製造方法において、
前記半導体チップの能動素子形成面の外縁側に突出し、かつ前記半導体チップの電極に接続するように外部接続突起を形成する工程と、
前記半導体チップを接着しつつ積層する工程と、
積層された前記半導体チップの側面を研磨して、前記外部接続突起を露出させる工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。
【請求項２】
前記外部接続突起をメッキにより形成することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップならびに半導体装置およびその製造方法ならびに回路基板ならびに電子機器に係り、特に複数の半導体チップを積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザを利用する場合よりも半導体チップを積層することが容易であり、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体装置の製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、半導体チップを複数層積層してなる半導体装置の製造方法において、前記半導体チップの能動素子形成面の外縁側に突出し、かつ前記半導体チップの電極に接続するように外部接続突起を形成する工程と、前記半導体チップを接着しつつ積層する工程と、積層された前記半導体チップの側面を研磨して、前記外部接続突起を露出させる工程と、を少なくとも有することを特徴とする。
【０００６】
このように構成した本発明においては、半導体チップを積層して電気的接続を行うことが可能な半導体装置の製造が容易にできる。
【０００７】
また、上記の半導体チップの製造方法において、前記外部接続突起をメッキにより形成することを特徴とするものとした。
【０００８】
このように構成した本発明においては、外部接続突起の形成が容易にできる。
【００２７】
【発明の実施の形態】
以下に、本発明に係る配線基板もしくはその製造方法または半導体装置ならびに回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２８】
図１は、本発明の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの側図であり、（２）はバンプ近傍の部分拡大斜視図である。また、図２は、半導体チップのバンプの変形例を示す説明図であり、（１）は頂部を略半球形状としたものであり、（２）は全体を略マッシュルーム形状としたものであり、（３）は突出部と能動面との間に保護膜を設けたものである。また、図３は、    本発明の実施の形態に係る半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は半導体チップを配線基板で接続するものの側面図である。また、図４は、本発明の実施の形態に係る半導体装置の説明図であり、半導体チップをバンプおよびワイヤで接続したものの側面図である。また、図５は、本発明の実施の形態に係る半導体装置の説明図であり、（１）は半導体チップを保持部材で積層保持するものの側面図であり、（２）は凹部の変形例を示す側面図であり、（３）は放熱板を設けたものを示す平面図である。また、図６は、本発明の実施の形態に係る半導体装置の説明図であり、半導体チップを密閉状態で積層保持するものの断面図である。また、図７は、本発明の実施の形態に係る半導体チップの製造工程の説明図（１）である。また、図８は、本発明の実施の形態に係る半導体チップの製造工程の説明図（２）である。また、図９は、変形例に係るバンプを有する半導体チップの製造工程の説明図である。また、図１０は、本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。さらに、図１１は、本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【００２９】
まず、本発明の第１の実施の形態について説明する。図１（１）に示すように、この実施の形態に係る半導体チップ１０は、電極パッド２０上にバンプ２２を形成している。バンプ２２は、図１（２）に示すように、その上部に突出部２４が設けられている。突出部２４は、半導体チップ１０の能動素子形成面（以下、能動面１２とする）と平行に、かつ能動面１２の外縁部側に突出している。さらに、突出部２４の先端部は、能動面１２の外縁部と平面的に重なるように、つまり半導体チップ１０の側面１４と同一部位に形成されている。くわえて、能動面からは離隔して形成されている。また、バンプ２４は、後述するメッキ法により、銅（Ｃｕ）により形成されている。
【００３０】
したがって、半導体チップ１０においては、その側面１４側からバンプ２２の突出部２４に対してワイヤや配線パターンなどを接続することにより、半導体チップ１０を電気的に接続することが容易にできる。
【００３１】
なお、バンプ２２とその関連部分の構成は、図１（１）及び（２）に示したものに限られるものではなく、その変形例として図２（１）、（２）および（３）に示すようなものにしても良い。すなわち、図２（１）のバンプ２２は、その頂部を略半球系状にしたものである。このように形成されたバンプ２２は、能動面１２側からの接続に対しても適したものとなる。また、図２（２）のバンプ２２は、略マッシュルーム状の形状に形成されており、さらに能動面１２上の全方向にわたって突出部２４が形成されている。このように形成されたバンプ２２は、後述するメッキ法により形成する際、図１（１）および（２）のものよりも形成工程の簡略化が図れる。
【００３２】
また、図２（３）のバンプ２２は、突出部２４と能動面１２との間に保護膜１８を設けたものである。保護膜１８は、シリコン酸化膜（ＳｉＯ２）またはシリコン窒化膜（ＳｉＮ）により形成されている。このように形成されたバンプ２２は、突出部２４が保護膜１８上に形成されているので、突出部２４に何らかの外力が加わった場合に、突出部２４が能動面１２側に曲がるなどの変形を防止することが可能である。なお、保護膜１８は、半導体チップ１０の内部に形成された図示しない能動素子や金属配線層を保護する機能も有するものである。さらに、電極２０は、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）、銅、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）など一般的に電極や配線として用いられているものであれば、どのような材質のものであっても良い。
【００３３】
続けて、図１（１）に示した半導体チップに係るバンプを形成する工程について、図７〜８に従って説明する。なお、以下の工程は、半導体ウェハにパターン形成を行った後に行われるものである。
【００３４】
まず、図７（Ａ）に示すように、半導体ウェハ１６の電極パッド２０の形成面にフォトレジストを塗布してフォトレジスト層７０を形成する。続けて、フォトレジスト層７０に対して露光、現像を行い、電極パッド２０上に形成されていた部分を除去する。なお、フォトレジスト層７０の厚さは、形成されるバンプの突出部の下端部と半導体チップの能動面との間の距離に等しくすることが望ましい。
【００３５】
次に、図７（Ｂ）に示すように、フォトレジスト層７０の上に、さらにフォトレジストを塗布してフォトレジスト層７２を形成する。
【００３６】
次に、図７（Ｃ）に示すように、フォトレジスト層７２に対して露光、現像を行い、電極パッド２０上に形成されていた部分と突出部を形成する部分を除去する。なお、フォトレジスト層７２の厚さは、形成されるバンプの突出部の高さに等しくすることが望ましい。
【００３７】
次に、図７（Ｄ）に示すように、フォトレジスト層を除去した部分に、メッキ法によってバンプ２２を形成する。
【００３８】
次に、図８（Ｅ）に示すように、フォトレジスト層７０、７２を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。
【００３９】
次に、図８（Ｆ）に示すように、半導体ウェハ１６をダイシングして半導体チップとする。さらに、半導体チップ１０の研磨対象部７６を研磨によって除去し、半導体チップ１０の側面の位置を突出部２４の端部の位置に揃える。
【００４０】
以上に説明した工程により、図８（Ｇ）に示すようなバンプ２２が形成される。
【００４１】
なお、図２（１）に示したバンプ２２は、以上の工程において、バンプ２２を形成する金属を図１（１）のものよりもより多く析出させることによって形成される。また、図２（３）に示したバンプ２２は、フォトレジスト層７０を形成する代わりに保護膜１８を形成する。そして、フォトレジスト層７０を除去した部分に相当する部分をエッチングにより除去する。
【００４２】
さらに、図２（２）に示した半導体チップに係るバンプを形成する工程について、図９に従って説明する。なお、以下の工程は、半導体ウェハにパターン形成を行った後に行われるものである。
【００４３】
まず、図９（Ａ）に示すように、半導体ウェハ１６の電極パッド２０の形成面にフォトレジストを塗布してフォトレジスト層７０を形成する。続けて、フォトレジスト層７０に対して露光、現像を行い、電極パッド２０上に形成されていた部分を除去する。なお、フォトレジスト層７０の厚さは、形成されるバンプの突出部の下端部と半導体チップの能動面との間の距離に等しくすることが望ましい。
【００４４】
次に、図９（Ｂ）に示すように、フォトレジスト層を除去した部分に、メッキ法によってバンプ２２を形成する。なお、このバンプの場合、フォトレジスト層７０上に盛り上がるように形成する。
【００４５】
次に、図９（Ｃ）に示すように、フォトレジスト層７０を剥離する。なお、剥離方法は、ドライ式、ウェット式のいずれでも良い。
【００４６】
次に、図９（Ｄ）に示すように、半導体ウェハ１６をダイシングして半導体チップとする。さらに、半導体チップ１０および突出部の研磨対象部７６を研磨によって除去し、半導体チップ１０の側面の位置と突出部２４の端部の位置とを揃えるとともに、突出部２４の端部にワイヤ等の付着性を高めるための平坦面を形成する。
【００４７】
以上に説明した工程により、図９（Ｅ）に示すようなバンプ２２が形成される。
【００４８】
さらに、以上において説明した半導体チップを複数層積層した半導体装置について説明する。図３（１）に示すように、半導体装置１００は、半導体チップ１０を５層にわたって積層している。積層された半導体チップ１０は、接着剤３４によって貼り合わされている。また、積層された半導体チップ１０のバンプ２２は、突出部２４にワイヤ３０が接続されている。ワイヤ３０は、バンプ２２を相互に接続している。また、最下層の半導体チップ１０のバンプ２２には、外部接続用ワイヤ３２も接続されている。なお、接着剤３４は、エポキシ系などの絶縁性がある樹脂を用いたものであればどのようなものでも良い。
【００４９】
したがって、この半導体装置１００においては、積層された半導体チップ１０の側面１４側から半導体チップ１０への電気的接続が容易にできる。また、半導体チップを積層保持して接続するためのインターポーザのような手段を用いる必要がない。
【００５０】
なお、図３（１）においては、半導体チップを５層積層するものとしたが、この構造において積層可能であるならば何層積層しても良い。また、積層させる半導体チップの大きさが異なっていても良い。また、積層される半導体チップの放熱を目的として、放熱板を半導体チップの間に挟むように設けても良い。この場合、すべての半導体チップの間に設けても良いし、数層おきに設けても良い。
【００５１】
さらに、上記の半導体チップを用いた別の半導体装置について説明する。図３（２）に示すように、半導体装置１００は、半導体チップ１０を５層にわたって積層しており、さらにこれらの半導体チップ１０を挟むように配線基板４０を設けている。配線基板４０は、基板４２上に配線パターン４４を形成している。また、積層された半導体チップ１０のバンプ２２は、突出部２４が配線パターンに接続されている。積層された半導体チップ１０は、接着剤３４によって貼り合わされている。また、積層された半導体チップ１０と配線基板４０とは、異方性導電接着材料４６によって接着されている。
【００５２】
したがって、この半導体装置１００においては、積層された半導体チップ１０の側面１４側から半導体チップ１０への電気的接続が容易にできる。また、半導体チップを積層保持して接続するためのインターポーザのような手段を用いる必要がない上に、半導体チップ１０同士をワイヤで接続する必要がない。
【００５３】
なお、基板４２の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料については、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料については、シリコン、ガラス、金属などがある。本発明に係る配線基板においては、有機系ないし無機系いずれの材料を用いても良く、両者を組み合わせたものでも良い。配線パターン４４は、銅箔で形成しても良いし、印刷により銅の配線パターンを形成しても良い。また、配線パターン４４の材質としては、金やアルミニウムなど導電性の高いものならば、他の金属でも良い。また、配線パターンの突出部２４と接続される部位にバンプを設けても良い。このバンプの材質は、銅、アルミニウム、金、ニッケルや、それらの複合材料などバンプ形成に一般的に用いられているものであるならばどれでも良い。
【００５４】
また、異方性導電性接着材料４６は、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でも良い。さらに、突出部２４と、配線パターン４４との間にのみハンダ、ロウ材、異方性導電接着剤などの導電性部材を配置し、その他の部分を樹脂で覆うようにしても良い。また、異方性導電性接着材料４６の代わりに接着剤３４を用いても良い。この場合、導電粒子が存在しないので、半導体チップ間の電気的接続の信頼性がやや落ちるが、異方性導電性接着材料を用いる場合よりもコスト的に割安になる。くわえて、突出部２４に接続されるのは、配線パターン４４上に形成されたバンプであっても良い。
【００５５】
くわえて、図３（２）においては、半導体チップを５層積層するものとしたが、この構造において積層可能であるならば何層積層しても良い。また、積層される半導体チップの放熱を目的として、放熱板を半導体チップの間に挟むように設けても良い。この場合、すべての半導体チップの間に設けても良いし、数層おきに設けても良い。また、配線基板４０を２枚貼り付ける代わりに、どちらか一方を図３（１）に示した構成を設ける、つまりワイヤで接続されるものとしても良い。また、異方性導電接着材料４６の代わりに接着剤を用いても良い。
【００５６】
また、図３（１）の半導体装置の変形例として、図４に示すように構成しても良い。すなわち、積層される半導体チップ１０は、その左右いずれか一方にのみ後述する高さを有するバンプ２２が設けられている。また、バンプ２２の近傍には、バンプ２２の突出部２４と同じ高さとしたダミーバンプ３６が設けられている。
【００５７】
そして、積層される半導体チップ１０は、バンプ２２が設けられていない側の端部が下層の半導体チップ１０の能動面１２と突出部２４との間に挟み込まれている。また、当該半導体チップ１０は、その能動面１２と突出部２４との間に上層の半導体チップ１０のバンプ２２が設けられていない側の端部を挟み込んでいる。また、それぞれの半導体チップ１０のバンプ２２は、２つ上層または下層のバンプとワイヤ３０によって接続されている。なお、バンプ２２の高さは、半導体チップと突出部との高さの和に等しく形成されている。
【００５８】
よって、この例においては、半導体チップ１０のバンプ２２を形成していない側については、下層の半導体チップの能動面１２とバンプの間に押入して挟み込むだけで接続することができる。
【００５９】
さらに、上記の半導体チップを用いた別の半導体装置について説明する。図５（１）に示すように、半導体装置１００は、半導体チップ１０を３層積層している。また、これらの半導体チップ１０のバンプ２２を設けた端部は、相対向して設けられた保持部材５０の凹部６４に懸架されている。また、凹部６４を設けた側の面には配線パターン５２を形成している。さらに、半導体チップ１０の懸架された部分と配線パターン５２とは、異方性導電接着材料４６によって接着されている。なお、保持部材５０は、金属で形成されており、その表面に図示しない絶縁皮膜を設けている。また、保持部材５０は、金属の他にシリコン、ガラスなどの無機系材料でも良い。さらに、配線パターン５２は、銅箔などの金属泊を保持部材に貼り付けて設けても良いし、印刷により設けても良い。
【００６０】
したがって、この半導体装置１００においては、積層される半導体チップ１０を２つの保持部材に懸架保持させるだけで、電気的に接続することができる。
【００６１】
なお、保持部材５０の材質は、積層される半導体チップ１０を懸架保持している状態において自立する程度の強度を有するのであれば、有機系材料を用いたも良い。また、図５（２）に示すように、凹部５２の高さを半導体チップ１０とバンプ２２との高さの和に等しいものとし、半導体チップ１０の端部が凹部５２に挟み込まれるようにしても良い。また、図５（３）に示すように、半導体チップの周辺部のうち、保持部材５０を設けない側の端部に放熱板を貼りつけしても良い。
【００６２】
くわえて、上記の半導体チップを用いたさらに別の半導体装置について説明する。図６に示すように、半導体装置１００は、相対向して設けられた２つのパッケージ部材５６の内部に、半導体チップ１０を３層積層した状態で設けている。また、これらの半導体チップ１０のバンプ２２を設けた端部は、相対向して設けられたパッケージ部材５６の凹部６４に懸架されている。また、凹部５２を設けた側の面には配線パターン５２を形成している。さらに、半導体チップ１０の懸架された部分と配線パターン５２とは、異方性導電接着材料４６によって接着されている。くわえて、パッケージ部材５６の間には、封止材６２が設けられている。さらに、パッケージ部材５６には、貫通孔５８が形成されており、その内部には導電材６６が充填されている。また、導電材は、凹部側端部において配線パターン５２に接続されており、外部側端部にはバンプ６０が形成されている。
【００６３】
なお、パッケージ部材５６は、金属で形成されており、その表面に図示しない絶縁皮膜を設けている。また、パッケージ部材５６は、金属の他にシリコン、ガラスなどの無機系材料でも良い。さらに、配線パターン５２は、銅箔などの金属泊を保持部材に貼り付けて設けても良いし、印刷により設けても良い。また、導電材６６は、銅など導電性の高い金属であればどのようなものでも良い。また、封止材６２は、樹脂やゴムなど気密性を保持できるものであればどのようなものでも良い。また、封止材６２とパッケージ部材５６を接着剤で接着しても良い。
【００６４】
したがって、この半導体装置１００においては、積層される半導体チップ１０を２つの保持部材に懸架保持させるだけで、電気的に接続することができる。また、半導体チップ１０を密閉状態で保護できる。
【００６５】
以上のように、本発明の実施の形態に係る半導体装置においては、半導体チップを複数層積層して１つの半導体装置を形成する場合において、積層された半導体チップ相互の電気的接続を行うための工程が容易になる。また、実装面積の縮小化を図ることができる
また、図１０には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００６６】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００６７】
そして、この回路基板１０００を備える電子機器として、図１１にノート型パーソナルコンピュータ１２００を示している。
【００６８】
【発明の効果】
以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極に接続されるとともに、前記半導体チップの能動素子形成面と平行に突出する突出部を形成してなる外部接続突起を有する構成としているため、半導体チップを積層して実装する場合、半導体チップ同士の電気的接続を容易に行うことができるので、半導体チップ同士を電気的に接続するための工程の簡略化が図れる。また、インターポーザを介することなく積層できるので、半導体装置の小型化にも寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体チップの説明図であり、（１）は半導体チップの側図であり、（２）はバンプ近傍の部分拡大斜視図である。
【図２】半導体チップのバンプの変形例を示す説明図であり、（１）は頂部を略半球形状としたものであり、（２）は全体を略マッシュルーム形状としたものであり、（３）は突出部と能動面との間に保護膜を設けたものである。
【図３】本発明の実施の形態に係る半導体装置の説明図であり、（１）は半導体チップをワイヤで接続したものの側面図であり、（２）は半導体チップを配線基板で接続するものの側面図である。
【図４】本発明の実施の形態に係る半導体装置の説明図であり、半導体チップをバンプおよびワイヤで接続したものの側面図である。
【図５】本発明の実施の形態に係る半導体装置の説明図であり、（１）は半導体チップを保持部材で積層保持するものの側面図であり、（２）は凹部の変形例を示す側面図であり、（３）は放熱板を設けたものを示す平面図である。
【図６】本発明の実施の形態に係る半導体装置の説明図であり、半導体チップを密閉状態で積層保持するものの断面図である。
【図７】本発明の実施の形態に係る半導体チップの製造工程の説明図（１）である。
【図８】本発明の実施の形態に係る半導体チップの製造工程の説明図（２）である。
【図９】変形例に係るバンプを有する半導体チップの製造工程の説明図である。
【図１０】本発明の実施の形態に係る半導体装置を実装した回路基板を備えた電子機器の説明図である。
【図１１】本発明の実施の形態に係る半導体装置よりなるコンピュータの説明図である。
【符号の説明】
１０      半導体チップ
１２      能動面
１４      側面
１６      半導体ウェハ
１８      保護膜
２０      電極パッド
２２      バンプ
２４      突出部
２６      ダミーバンプ
２８      バンプ
３０      ワイヤ
３２      外部接続用ワイヤ
３４      接着剤
３６      ダミーバンプ
４０      配線基板
４２      基板
４４      配線パターン
４６      異方性導電接着材料
５０      保持部材
５２      配線パターン
５４      放熱板
５６      パッケージ部材
５８      貫通孔
６０      バンプ
６２      封止材
６４      凹部
６６      導電材
７０      フォトレジスト層
７２      フォトレジスト層
７４      開口部
７６      研磨対象部
１００    半導体装置
１０００  回路基板
１１００  半導体装置
１２００  ノート型パーソナルコンピュータ
【図１】
0003573029.tif 000002
【図２】
0003573029.tif 000003
【図３】
0003573029.tif 000004
【図４】
0003573029.tif 000005
【図５】
0003573029.tif 000006
【図６】
0003573029.tif 000007
【図７】
0003573029.tif 000008
【図８】
0003573029.tif 000009
【図９】
0003573029.tif 000010
【図１０】
0003573029.tif 000011
【図１１】
0003573029.tif 000012