(57)【特許請求の範囲】
【請求項１】
誘電体層を複数積層してなる積層体内に、異なる誘電体層間にそれぞれ形成された２つのストリップラインの一端同士をビアホール導体により接続してなるインダクタと、前記異なる誘電体層間に前記ストリップラインの他端とそれぞれ接続して形成された一対の第１容量形成電極からなるコンデンサとを具備してなり、前記インダクタと前記コンデンサを一対のアース電極間に形成し、かつ、該アース電極と対向して第２容量形成電極を形成し、該第２容量形成電極をビアホール導体により前記２つのストリップラインを接続する前記ビアホール導体と接続してなることを特徴とするローパスフィルタ。
【請求項２】
インダクタの両端にそれぞれ第１容量形成電極を形成してなることを特徴とする請求項１記載のローパスフィルタ。
【請求項３】
請求項１または２に記載のローパスフィルタを内蔵することを特徴とする回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はローパスフィルタおよび回路基板に関し、特に、ＲＦモジュール用回路基板に内蔵され、携帯通信用電話機等の高周波回路無線部に組み込まれるフィルタやデュプレクサ等に利用される積層型高周波ローパスフィルタおよび回路基板に関する。
【０００２】
【従来技術】
従来の積層型高周波ローパスフィルタとしては、例えば、特開平９−２１４２７３号公報に開示されるようなものがある。図５は、この公報に開示されたローパスフィルタを示すもので、符号６１〜６８は誘電体層を示している。また、図６は等価回路図である。
【０００３】
誘電体層６１、６５、６７の上面にはそれぞれアース電極６９ａ〜６９ｃが、誘電体層６２、６３、６４の上面には、それぞれ一対のストリップライン７０ａ、７０ｂが、誘電体層６６の上面には容量形成電極７１ａ〜７１ｃが形成されている。
【０００４】
誘電体層６２、６３、６４の上面のストリップライン７０ａ同士、ストリップライン７０ｂ同士はビアホール導体７２ａ、７２ｂにより接続され、インダクタを構成しており、このインダクタは、図６の等価回路図において、ストリップライン８１ａ、８１ｂとして表されている。
【０００５】
また、誘電体層６６の上面の容量形成電極７１ａ〜７１ｃと、誘電体層６５、６７の上面のアース電極６９ｂ、６９ｃの間でコンデンサを構成しており、このコンデンサは、図６の等価回路図において、コンデンサ８２ａ、８２ｂ、８２ｃとして表されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報に開示されたローパスフィルタでは、図６に示すように、Π型ＬＣ回路が２段存在するために、通過周波数に対応する長さのストリップライン８１ａ、８１ｂが２つ必要になり、小型化の妨げになるという問題があった。
【０００７】
小型化を促進するためにΠ型ＬＣ回路を１段に減らすと、ローパスフィルタの減衰特性が悪化するという問題があった。
【０００８】
また、携帯電話の小型化に伴い、電子部品の小型化の要求は強く、電子部品のモジュール化が進み、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等のフィルタや、インピーダンスマッチング用のマッチング回路などの受動回路を、回路基板に内蔵することが要求され、別付けタイプの従来のローパスフィルタでは対応することが困難になっている。
【０００９】
さらに、携帯電話のデュアル化（例えば、９００ＭＨｚ帯と１８００ＭＨｚ帯の両方を送受信可能）に伴い、単純には受信用フィルタが２つ、送信用フィルタが２つ必要になり、今後、トリプル化、多システム化が進むにつれ、フィルタの数は増加していく。しかし、携帯電話のサイズの大型化は許されず、更なる小型化が要求される。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、小型化でき、減衰量を確保し、回路基板に一体的に内蔵可能なローパスフィルタおよび回路基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のローパスフィルタは、誘電体層を複数積層してなる積層体内に、異なる誘電体層間にそれぞれ形成された２つのストリップラインの一端同士をビアホール導体により接続してなるインダクタと、前記異なる誘電体層間に前記ストリップラインの他端とそれぞれ接続して形成された一対の第１容量形成電極からなるコンデンサとを具備してなり、前記インダクタと前記コンデンサを一対のアース電極間に形成し、かつ、該アース電極と対向して第２容量形成電極を形成し、該第２容量形成電極をビアホール導体により前記２つのストリップラインを接続する前記ビアホール導体と接続してなるものである。ここで、インダクタの両端にそれぞれ第１容量形成電極を形成してなることが望ましい。
【００１２】
本発明の回路基板は、上記したローパスフィルタを内蔵するものである。
【００１３】
【作用】
本発明のローパスフィルタでは、異なる誘電体層間にそれぞれ形成されたストリップラインの一端をビアホール導体により接続するとともに、ストリップラインの一端に、このストリップラインとは別の誘電体層間に形成された第２容量形成電極をビアホール導体により接続したので、ローパスフィルタの高周波側に新たに減衰用の極を形成することができ、阻止帯域を大きくすることができる。従って、段数を減らすことで小型化しても、減衰量を確保できる。
【００１４】
即ち、図４で説明すると、ストリップラインの一端をビアホール導体で接続したインダクタと、一対の第１容量形成電極からなるコンデンサにより、第１減衰極Ａが形成されるが、従来、第１減衰極Ａよりも非常に高周波側に存在した第２減衰極Ｂを、第２容量形成電極とアース電極からなるコンデンサをインダクタのほぼ中央部に形成することにより、第１減衰極Ａの近傍に移動することができ、阻止帯域幅を広げることができる。
【００１５】
例えば、第２容量形成電極の面積を広げたり、またアース電極との距離を近づけたりすることにより容量を大きくすると、第２減衰極Ｂが第１減衰極により近づくため、第２容量形成電極の面積やアース電極との距離を調整することにより、所望の阻止帯域幅が得られるように第２減衰極Ｂを移動することができる。
【００１６】
【発明の実施の形態】
図１は本発明のローパスフィルタを内蔵した回路基板の外観斜視図、図２はパターン構成を示す透視斜視図、図３は等価回路図である。
【００１７】
図１において、符号１は絶縁基体であり、誘電体でもある。絶縁基体１の表面には表面電極３が形成されている。表面電極３にはコンデンサ、インダクタ、ダイオード等の各種チップ品が実装される。また、表面電極３は、絶縁基体１に内蔵されたフィルタ等の素子の入出力電極の役割も果たす。
【００１８】
絶縁基体１の側面には端面電極が形成され、端面アース電極４と端面入出力電極５の２種類がある。端面アース電極４は絶縁基体１に内蔵もしくは裏面に形成されたアース電極と接続されている。
【００１９】
また、端面入出力電極５は誘電体層に内蔵もしくは裏面に形成された入出力電極と接続され、アンテナ、送信、受信または電源等の入出力としての役割を果たす。絶縁基体１内の破線部Ｆはフィルタを表し、そのパターン構成を以下に説明する。
【００２０】
図２において、符号１１、１２はアース電極で、回路基板のアース電極と共通のものである。符号２１、２２は第１容量形成電極で、これらの第１容量形成電極２１、２２間で入出力間容量を形成している。
【００２１】
また、絶縁基体１は、５層の誘電体層１０ａ〜１０ｅから構成されており、上記第１容量形成電極２１、２２、アース電極１２は、それぞれ誘電体層１０ｂ、１０ｃ、１０ｄの上面に形成され、アース電極１１は、誘電体層１０ａの下面に形成されている。
【００２２】
符号２３、２４はストリップラインで、ストリップライン２３、２４の一端同士がビアホール導体３２により接続され、これらでインダクタが構成されている。
【００２３】
符号２７は第２容量形成電極で、アース電極１１との間で容量を形成している。この第２容量形成電極とアース電極１１との間で形成される容量を調整することにより、第１減衰極よりも高周波側にある第２減衰極を、第１減衰極近傍に移動でき、減衰特性を向上できるのである。
【００２４】
また、図２に示すように、ビアホール導体３１〜３４により電極間の接続が行われる。即ち、入出力電極１６からビアホール導体３１を通じてフィルタの入出力ランド２８と接続される。また、ビアホール導体３２によりランド２５、２６が接続され、２層のストリップライン２３、２４が接続される。ビアホール導体３３によりフィルタの第１容量形成電極２２と表面電極３が接続され、フィルタの入出力が表面電極３と入出力電極１６とで可能となる。さらに、ストリップライン２３とビアホール導体３２の接続点であるランド２５に、ビアホール導体３４により第２容量形成電極２７が接続され、アース電極１１との間で容量を形成することとなる。
【００２５】
本発明のローパスフィルタの層構成を詳細に説明する。誘電体層１０ａの下面にはアース電極１１、入出力電極１６が形成され、上面には第２容量形成電極２７が形成される。
【００２６】
誘電体層１０ｂの上面には第１容量形成電極２１、ストリップライン２３が形成され、このストリップライン２３の一端にランド２５、他端に入出力ランド２８及び第１容量形成電極２１が形成されている。
【００２７】
誘電体層１０ｃの上面には第１容量形成電極２２、ストリップライン２４が形成され、このストリップライン２４の一端にランド２６、他端に第１容量形成電極２２が形成されている。
【００２８】
誘電体層１０ｄの上面にはアース電極１２が形成され、誘電体１０ｅの上面には表面電極３が形成されている。尚、アース電極１２とビアホール導体３３が接続しないように、アース電極１２のビアホール導体３３の位置はアース電極１２が抜かれた状態、つまり開口している。
【００２９】
このようなローパスフィルタは、例えば、複数の未焼成のグリーンシートに、ビアホールとなる位置にビアホール用貫通孔を形成し、該貫通孔に導電性ペーストを充填し、このような導電性ペーストが充填されたグリーンシートに、ストリップライン２３、２４や第１容量形成電極２１、２２、アース電極１１、１２、第２容量形成電極２７、ランド２５、２６、入出力電極１６、表面電極３、入出力ランド２８となるように導電性ペーストを塗布し、導電性ペーストが塗布されたグリーンシートを積層し、焼結一体化することによって作製される。
【００３０】
尚、５層の誘電体層１０ａ〜１０ｅはそれぞれ１枚のグリーンシートからでも、複数のグリーンシートを積層して作製しても良い。特に、絶縁基体１に内蔵されるバンドパスフィルタ、ローパスフィルタ、ハイパスフィルタ、マッチング回路やスイッチ回路の一部であるライン等（図１において、破線部以外のところに内蔵されているが、記載を省略した）の層構成が、本発明のローパスフィルタとは異なる場合には、各誘電体層毎に、複数のグリーンシートを使用し、必要な層構成を得なければならない。
【００３１】
絶縁基体１を構成する誘電体材料としては、内蔵されるストリップラインのインピーダンスが５０Ω近くを実現でき、小型で高性能なバンドパスフィルタを内蔵可能であるために、比誘電率が２０±５のもので、Ｑ値が高く、τｆが０に近いものが良い。例えば、ａＭｇＯ・ｂＣａＯ・ｃＴｉＯ２  （２５≦ａ≦３５、０．３≦ｂ≦７、６０≦ｃ≦７０、ａ＋ｂ＋ｃ＝１００、単位：重量％）からなる主成分１００重量部に対して、ホウ素含有化合物をＢ２  Ｏ３  換算で３〜２０重量部、リチウム含有化合物をＬｉ２  Ｏ３  換算で１〜１０重量部添加したものなどがある。
【００３２】
また、フィルタの各電極は、内蔵されるフィルタ、ラインの損失を悪化させないために、銅、銀、金などの低抵抗の導体を用いて形成することが望ましい。そして、絶縁基体は９００〜１０００℃程度の低温焼成材料を用いて上記導体と同時焼成を行うことが好ましく、低温での同時焼成により効率的に製造できる。
【００３３】
本発明のローパスフィルタの等価回路を図３に示し、これについて説明する。
【００３４】
符号５１は入出力間容量を表し、第１容量形成電極２１、２２の間の容量を意味している。５２はストリップライン（主にインダクタとして機能）を表し、ストリップライン２３、２４、ビアホール導体３２で構成されている。入出力間容量５１とストリップライン５２により、通過周波数帯域、減衰極位置を制御することが可能である。符号５３、５４は第１容量形成電極２１、２２とアース電極１１、１２との間の浮遊容量で、この浮遊容量が大きくなるとラインのインピーダンス整合がとれなくなり、フィルタの挿入損失が悪化する。本フィルタは、第１容量形成電極２１、２２とアース電極１１、１２間の誘電体層１０ａ、１０ｄをできる限り厚くすることで、浮遊容量を抑制している。
【００３５】
符号５５は第２容量形成電極２７とアース電極１１との間の容量である。
【００３６】
本フィルタにおいて、通過周波数（９００ＭＨｚ帯）におけるローパスフィルタの電圧分布は、入出力で最大値を、ストリップラインの接続点であるランド２５、２６で最小値を示す。また、第１減衰極位置（１８００ＭＨｚ帯）では、入力で最大値を、出力で最小値を示す。そのため、これらの周波数帯では第２容量形成電極２７とアース電極１１との間の容量５５はほとんど影響を与えない。
【００３７】
ところが、高周波側で、入出力で電圧が最小値、接続点で最大値を示す周波数が存在する。このとき、挿入損失は極小となり、接続点で最大値を示すことから、第２容量形成電極２７とアース電極１１間の容量値が周波数に影響を与える。
【００３８】
結果として、本来、より高周波側に位置するはずの第２減衰極が第１減衰極近傍に現れ、ローパスフィルタの減衰特性の改善がなされるのである。
【００３９】
【実施例】
図１乃至３に示す本発明のローパスフィルタを内蔵した回路基板を作製した。
【００４０】
回路基板の大きさは１０ｍｍ×１０ｍｍ×１．０ｍｍ、フィルタ部（容量形成電極、ストリップライン、ランド等）の電極パターンの占有面積を３．０ｍｍ×１．２ｍｍとした。尚、電極パターンの占有面積とは、図２の誘電体層１０ｃのフィルタ部を上方から見た場合の面積をいう。
【００４１】
アース電極１１、１２間の誘電体層厚みを０．９ｍｍとした。比誘電率２０の誘電体材料を用い、ストリップライン２３、２４の全長およびライン幅を、それぞれ８．４ｍｍ、０．１ｍｍとし、第１容量形成電極２１、２２の大きさを０．７×１．１ｍｍとし、第２容量形成電極２７の大きさを０．５×０．５ｍｍとし、アース電極１１との距離、即ち誘電体層１０ａの厚みを０．２ｍｍとしたときの周波数特性の測定結果を図４に示す。
【００４２】
この図４の結果から、９００ＭＨｚ帯で、挿入損失０．３０ｄＢ、２ｆ（１８００ＭＨｚ帯）における減衰量は３０ｄＢであった。また、３ｆ（２７００ＭＨｚ帯）における減衰量は３５ｄＢであった。
【００４３】
【発明の効果】
本発明のローパスフィルタは、異なる誘電体層間にそれぞれ形成されたストリップラインの一端をビアホール導体により接続するとともに、ストリップラインの一端に、このストリップラインとは別の誘電体層間に形成された第２容量形成電極をビアホール導体により接続したので、ローパスフィルタの高周波側に新たに減衰用の極を形成することができ、阻止帯域幅を大きくすることができる。従って、段数を減らすことで小型化しても、減衰量を確保でき、ローパスフィルタを基板に内蔵することもできる。
【図面の簡単な説明】
【図１】本発明のローパスフィルタを内蔵した回路基板の外観斜視図である。
【図２】本発明のローパスフィルタの電極パターンを示す透視斜視図である。
【図３】本発明のローパスフィルタの等価回路図である。
【図４】本発明のローパスフィルタの周波数特性を示すグラフである。
【図５】従来のローパスフィルタを示す分解斜視図である。
【図６】従来のローパスフィルタの等価回路図である。
【符号の説明】
１・・・絶縁基体
３・・・表面電極
４・・・端面アース電極
５・・・端面入出力電極
１６・・・入出力電極
１０ａ〜１０ｅ・・・誘電体層
１１、１２・・・アース電極
２１、２２・・・第１容量形成電極
２３、２４・・・ストリップライン
２５、２６・・・ランド
２７・・・第２容量形成電極
３１〜３４・・・ビアホール導体
Ｆ・・・フィルタ
【図１】
0003580707.tif 000002
【図２】
0003580707.tif 000003
【図３】
0003580707.tif 000004
【図４】
0003580707.tif 000005
【図５】
0003580707.tif 000006
【図６】
0003580707.tif 000007