(57)【特許請求の範囲】
【請求項１】
ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）通信方式における送信側において、入力ＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号の周波数情報であるＲＴＳ（Ｒｅｓｉｄｕａｌ  Ｔｉｍｅ  Ｓｔａｍｐ）値を生成して送信する入力信号の周波数情報生成回路であって、
入力ＣＢＲ信号が断から復帰する直前に、入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を、
ネットワークのクロックに同期して生成して送信したＲＴＳ値（これを仮にＤとおく。）と、入力ＣＢＲ信号の復帰直後に入力ＣＢＲ信号に同期して生成したＲＴＳ値（これを仮にＥとおく。）と、１ＲＴＳ周期毎のＲＴＳ値の差分の標準値であるＣとから、
（Ｄ−Ｅ＋Ｃ）ＭＯＤ２ｐ  （ＭＯＤ２ｐ  は、自然数に対する２ｐ  を法とした演算である。）によって定義される基底値を求め、
該基底値と入力ＣＢＲ信号の復帰後に入力ＣＢＲ信号に同期して生成したＲＴＳ値とを加算して実際の送信ＲＴＳ値とする                    基底値加算回路を備えることを特徴とする入力信号の周波数情報生成回路。
【請求項２】
ＡＴＭ通信方式における送信側において、周波数情報であるＲＴＳ値を生成して送信する入力信号の周波数情報生成回路であって、
入力ＣＢＲ信号に同期して生成されるＲＴＳ値の差分検出回路と、
入力ＣＢＲ信号に同期して生成されるＲＴＳ値の系列を保持するレジスタと、
入力ＣＢＲ信号に同期して生成されるＲＴＳ値への上記基底値加算回路と
を備え、
入力ＣＢＲ信号復帰の１ＲＴＳ周期前に送信した入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を、ネットワークのクロックに同期して生成したＲＴＳ値と、現在生成した入力ＣＢＲ信号に同期したＲＴＳ値との差分が標準差分Ｃと異なるを切替タイミングとし、
該切替タイミングまでは、入力ＣＢＲ信号に同期したＲＴＳ値の差分が標準差分Ｃとは異なる時だけ該保持レジスタの蓄積内容をリセットし、
該切替タイミング後は該保持レジスタから読み出されるＲＴＳ値に上記基底値を加算して出力し、上記基底値加算回路の出力を選択して送信する
ことを特徴とする入力信号の周波数情報生成回路。
【請求項３】
ＡＴＭ通信方式における送信側において、周波数情報であるＲＴＳ値を生成して送信する入力信号の周波数情報生成回路であって、
ネットワークのクロックに同期して入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値の差分を生成する差分生成回路と、
該差分生成回路の出力と、１ＲＴＳ周期前に送信したＲＴＳ値とで入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値をネットワークのクロックに同期して生成するＲＴＳ値生成回路と
を備え、
入力ＣＢＲ信号が断になる前には、１ＲＴＳ周期前に送信したＲＴＳ値と現在生成されたＲＴＳ値の差分が標準差分Ｃと異なる時には該差分生成回路をリセットしながら入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を生成しており、
入力ＣＢＲ信号が断になった後に、入力ＣＢＲ信号に同期したＲＴＳ値から、ネットワークのクロックに同期して生成する入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値への切替を行なう
ことを特徴とする入力信号の周波数情報生成回路。
【請求項４】
ＡＴＭ通信方式における受信側において、周波数情報であるＲＴＳ値を選択して再生する入力信号の周波数情報再生回路であって、
受信信号からＲＴＳ値を取得できない状態からＲＴＳ値を取得できる状態に遷移する直前に、再生すべきＣＢＲ信号の公称周波数に相当するＲＴＳ値をネットワークのクロックに同期して生成したＲＴＳ値（これを仮にＤとおく。）と、ＲＴＳ値の正常取得直後に受信セルから抽出したＲＴＳ値（これを仮にＥとおく。）と、１ＲＴＳ周期前に送信したＲＴＳ値と現在のＲＴＳ値との差分の標準値であるＣとから、
（Ｄ−Ｅ＋Ｃ）ＭＯＤ２ｐ  （ＭＯＤ２ｐ  は、自然数に対する２ｐ  を法とした演算である。）によって定義される基底値を求め、
該基底値とＲＴＳ値の正常取得後に受信セルから抽出したＲＴＳ値とを加算して実際の選択ＲＴＳ値とする
基底値加算回路を備えることを特徴とする入力信号の周波数情報再生回路。
【請求項５】
ＡＴＭ通信方式における、受信側において周波数情報であるＲＴＳ値を選択して再生する入力信号の周波数情報再生回路であって、
受信セルから抽出されるＲＴＳ値の差分検出回路と、
受信セルから抽出されるＲＴＳ値の系列を保持するレジスタと、
受信セルから抽出されるＲＴＳ値への上記基底値加算回路と
を備え、
ＲＴＳ値を正常に取得取得できる状態になった後の１ＲＴＳ周期前に選択した再生すべきＣＢＲ信号の公称周波数に同期したＲＴＳ値と、現在選択した受信セルから抽出したＲＴＳ値との差分が標準差分Ｃと異なる時を切替タイミングとし、
該切替タイミングまでは、受信セルから抽出したＲＴＳ値の差分が標準差分Ｃと異なる時だけ該保持レジスタの蓄積内容をリセットし、
該切替タイミング後は該保持レジスタから読み出されるＲＴＳ値に上記基底値を加算して出力し、上記基底値加算回路の出力を選択する
ことを特徴とする入力信号の周波数情報再生回路。
【請求項６】
ＡＴＭ通信方式における受信側において、周波数情報であるＲＴＳ値を選択して再生する入力信号の周波数情報再生回路であって、
ネットワークのクロックに同期して、再生すべきＣＢＲ信号の公称周波数に相当するＲＴＳ値の差分を生成する差分生成回路と、
該差分生成回路の出力と、１ＲＴＳ周期前に選択したＲＴＳ値とで再生すべきＣＢＲ信号の公称周波数に相当するＲＴＳ値をネットワークのクロックに同期して生成するＲＴＳ値生成回路と
を備え、
ＲＴＳ値を正常に取得できない状態になる前には、１ＲＴＳ周期前に選択したＲＴＳ値と現在受信セルから抽出したＲＴＳ値の差分が標準差分Ｃと異なる時には該差分生成回路をリセットしながら、再生すべきＣＢＲ信号の公称周波数に相当するＲＴＳ値を生成しており、
ＲＴＳ値を正常に取得できない状態になった後に、受信セルから抽出したＲＴＳ値から、ネットワークのクロックに同期して生成する再生すべきＣＢＲ信号の公称周波数に相当するＲＴＳへの切替を行なう
ことを特徴とする入力信号の周波数情報再生回路。
【請求項７】
ＡＴＭ通信方式における、送信側において周波数情報であるＲＴＳ値を生成して送信し、受信側において周波数情報であるＲＴＳ値を選択して再生する入力信号の周波数情報転送システムであって、
請求項１乃至請求項３のいずれかに記載の入力信号の周波数情報生成回路によってＲＴＳ値を生成して送信し、
請求項４乃至請求項６のいずれかに記載の周波数情報再生回路によってＲＴＳ値を再生する
ことを特徴とする入力信号の周波数情報転送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ：非同期転送モードと訳される。）方式により種々の情報を伝送するネットワークにおいて、ネットワークのクロック周波数とは非同期な入力ＣＢＲ（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ）信号を伝送する際の周波数情報生成回路、周波数情報再生回路及び周波数情報転送システムに係り、特に、入力ＣＢＲ信号の断からの復帰や入力ＣＢＲ信号をネットワークに収容する回線の切替などに伴う、周波数情報再生用位相ロック・ループ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ：通常ＰＬＬと略記される。）の同期引込み時間の短縮が可能な周波数情報生成回路、周波数情報再生回路及び周波数情報転送システムに関する。
【０００２】
通信方式の基幹方式となっているデジタル通信方式は、長い間ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ  ：  同期転送モードと訳される。）を基本とする、呼毎に固定のタイムスロットを割り当てる回線交換方式によって構成されてきた。
【０００３】
一方、デジタル通信方式は入力情報を論理レベル“０”と“１”の符号に変換して伝送する方式であるので、伝送情報の多様化即ちマルチメディア化に適合した通信方式である。
【０００４】
この技術的背景により、音声、データ、画像などの情報を同一通信方式によって効率よく高速に伝送するというニーズが高まって、このニーズがデジタル通信方式自体を根本から変える要因になっている。
【０００５】
即ち、デジタル伝送情報を固定長のセルに組み立て、伝送すべき情報量に応じた数のセルを送出し、ネットワーク上では特定の呼を形成するセルに割り当てるタイムスロットを固定せずに転送するＡＴＭ方式が開発されて、急速にＳＴＭ方式からＡＴＭ方式へと切替が進められている。
【０００６】
ＡＴＭ通信方式を適用するネットワークにおいて、ネットワークのクロックに非同期な入力ＣＢＲ信号を転送する際には、入力ＣＢＲ信号を多重化する単位であるセルの中に入力ＣＢＲ信号の周波数情報を組み込んで転送する。又、入力ＣＢＲ信号は常に同一の端局からネットワークに入力されるのではなく、転送元の端局の切替が行なわれるのが常である。その上、入力ＣＢＲ信号の周波数は転送元の端局毎に公称周波数に対して偏差を持っているのが一般的である。例えば、各地に配置されている複数の放送局から中央の放送局に放送信号を転送するケースを考えれば、転送元の放送局の切替が行なわれることや、転送元の放送局毎にＣＢＲ信号の周波数に微妙な偏差があることは容易に理解できるであろう。
【０００７】
即ち、同一受信先に転送される情報を載せた入力ＣＢＲ信号であっても転送元の切替が行なわれると、入力ＣＢＲ信号に瞬断が生じたり、入力ＣＢＲ信号の周波数に変化が生ずる。
【０００８】
このため、送信するセルの中に入力ＣＢＲ信号の周波数情報を組み込んで転送していても、受信側で再生した周波数情報を用いて入力ＣＢＲ信号に対応するクロックを再生するための時間、即ち、受信側に設けられる位相ロック・ループの同期引込み時間が長くなる恐れがある。
【０００９】
又、入力ＣＢＲ信号の切替に伴ってセルの損失が起こり得る。このような場合に受信側で周波数情報を再生できないと、受信側の位相ロック・ループは自走するので、受信側で再生するクロックの周波数確度が低下する恐れがある。
【００１０】
先にも記載した通り、入力ＣＢＲ信号の切替は異常な動作ではなく、情報転送に伴う通常の動作である。従って、入力ＣＢＲ信号の切替に伴う受信側での同期引込みの長時間化やクロック周波数の確度低下がないような、周波数情報生成回路、周波数情報再生回路及び周波数情報転送システムの実現が強く求められている。
【００１１】
【従来の技術】
図１５は、従来の周波数情報生成回路である。
【００１２】
図１５において、５１は、ＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ  Ｓｅｃｔｏｒの略で、国際通信連合の規格制定セクションである。）のＩ．３６３．１に勧告されているＡＡＬ（ＡＴＭ  Ａｄａｐｔａｔｉｏｎ  Ｌａｙｅｒ）タイプ１で入力ＣＢＲ信号をセル化し、後述するセレクタ５６が出力するＲＴＳ値をセルのシーケンス番号フィールド中のＣＳＩビット（ＣＳＩビットは、ＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ）から与えられるＣＳ表示を設定するビットで、ＣＳＩはＣｏｎｖｅｒｇｅｎｃｅ  Ｓｕｂｌａｙｅｒ  Ｉｎｄｉｃａｔｉｏｎ  の略である。）に多重化するセル・アセンブリ回路である。
【００１３】
５２は、入力ＣＢＲ信号から抽出した、入力ＣＢＲ信号に同期した周波数ｆＳ  のクロック信号をクロックとして自走でＮ進カウント（Ｎは正の整数）して、ＲＴＳ値を生成する周期を決定するＮ進カウンタである。
【００１４】
５３は、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した、周波数ｆＮＸのクロック信号をクロックとしてカウントするｐビット・カウンタ（図ではｐビットカウンタと標記しているが、同一のものである。尚、以降も図においては同様に標記する。）である。尚、ＩＴＵの上記勧告ではｐ＝４と規定されているので、これは１６進カウンタである。
【００１５】
５４は、Ｎ進カウンタ５２がＮをカウントして出力するパルスをラッチ・パルスとし、ｐビット・カウンタ５３のカウント値をラッチして入力ＣＢＲ信号に同期したＲＴＳ値（これを、以降においては「入力ＣＢＲ信号のＲＴＳ値」と略記することがある。）を生成するラッチ回路である。
【００１６】
５５は、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した、周波数ｆＮＸのクロック信号で生成したネットワーク・クロックに同期したＲＴＳ値（これを、以降においては「ネットワーク・クロックのＲＴＳ値」と略記することがある。）を生成するネットワーク・クロックのＲＴＳ値生成回路（図では、「ＮＷＣＬＫのＲＴＳ値生成回路」と標記しているが、「ＮＷ」は「ネットワーク」の略であり、「ＣＬＫ」は「クロック」の略であるので、同一のものを示す。以降も同様に標記する。）である。
【００１７】
５６は、ラッチ回路５４が出力する入力ＣＢＲ信号に同期したＲＴＳ値と、該ネットワーク・クロックのＲＴＳ値生成回路が出力するネットワーク・クロックに同期したＲＴＳ値の、いずれか一方を選択するセレクタである。尚、セレクタ５６は、入力ＣＢＲ信号が正常に入力されている時にラッチ回路５４の出力を選択し、入力ＣＢＲ信号が断であることが検出されている時にネットワーク・クロックのＲＴＳ値生成回路の出力を選択する。
【００１８】
そして、セル・アセンブリ回路５１はセレクタ５６が出力するＲＴＳ値をＣＳＩビットに多重化したセルを伝送路に送出する。
【００１９】
即ち、図１５の構成は、入力ＣＢＲ信号が正常な時も断している時も、セルにＲＴＳ値を多重化して送出することができる。
【００２０】
図１６は、従来の周波数情報再生回路である。
【００２１】
図１６において、６１は、セルを受信し、後述する位相ロック・ループ６９が再生するクロック信号によってＣＢＲ信号を再生するセル・デアセンブリ回路である。
【００２２】
６２は、送信側でセルに多重化したＲＴＳ値を受信したセルから抽出するＲＴＳ値抽出部である。若干補足すると、セル・デアセンブリ回路６１の構成要素であるＳＮ／ＳＮＰ処理部（ＳＮ：Ｓｅｑｕｅｎｔｉａｌ  Ｎｕｍｂｅｒ  、ＳＮＰ：Ｓｅｑｕｅｎｔｉａｌ  Ｎｕｍｂｅｒ  Ｐｒｏｔｅｃｔｉｏｎ）が出力するセルを元に、偶数番目のセルのＳＡＲ−ＰＤＵヘッダ（ＳＡＲはＳｅｇｍｅｎｔａｔｉｏｎ  Ａｎｄ  Ｒｅａｓｓｅｍｂｌｙ  の略、ＰＤＵはＰｒｏｔｏｃｏｌ  Ｄａｔａ    Ｕｎｔの略である。）のＳＮフィールドのＣＳＩビットから送信側でセルに多重したＲＴＳ値を抽出するものである。
【００２３】
６３は、再生すべき入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を、ネットワークから抽出される周波数ｆＮ  なるクロックを１／Ｘ分周した、周波数ｆＮＸに同期したＲＴＳ値を生成するネットワーク・クロックのＲＴＳ値生成回路である。
【００２４】
６４は、ＲＴＳ値抽出部６２が出力する受信セルから抽出したＲＴＳ値と、ネットワーク・クロックのＲＴＳ値生成回路６３が出力するＲＴＳ値の一方を選択するセレクタである。尚、セレクタ６４は、受信セルからＲＴＳ値を抽出できている時にＲＴＳ値抽出部６２の出力を選択し、受信セルからＲＴＳ値を抽出できていない時にネットワーク・クロックのＲＴＳ値生成回路６３の出力を選択する。
【００２５】
６５は、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した、周波数ｆＮＸのクロック信号をクロックとしてカウントするｐビット・カウンタである。尚、ＩＴＵの上記勧告ではｐ＝４と規定されているので、これは１６進カウンタである。
【００２６】
６６は、セレクタ６４が出力するＲＴＳ値とｐビット・カウンタ６５が出力するカウント値を比較して、一致がとれた時にパルスを出力する比較回路である。尚、ｐビット・カウンタ６５が１６進カウンタであり、セレクタ６４が出力するＲＴＳ値が４ビットであることから、比較回路６６がパルスを出力するのは１６カウントに１回である。
【００２７】
６７は、ネットワークから抽出される周波数ｆＮ  なるクロックを１／Ｘ分周した、周波数ｆＮＸのクロック信号をクロックとしてカウントしてＲＴＳ値の再生周期を決定するＭ進カウンタ（Ｍは正の整数である。）である。ここで、入力ＣＢＲ信号の周波数ｆｓとネットワークのクロックｆＮｘが同期していれば、
Ｎ／ｆｓ  ＝Ｍ／ｆＮＸ
なる関係が成立するが、両者は完全には同期していないために許容公差を考慮し、
Ｍ＝Ｎ・ｆＮＸ／ｆｓ  −８
に設定している。尚、この許容公差「８」は、ＲＴＳ値が４ビットであることから決定されている。
【００２８】
６８は、比較回路６６及びＭ進カウンタ６７の出力の論理積演算をしてＲＴＳ値の生成周期に合わせて選択したＲＴＳ値を出力する論理積回路で、論理積回路６８の出力が受信側でクロックを再生するために必要な周波数情報となる。尚、図では２入力論理積回路１個で構成されるが如く示しているが、実際には、ＲＴＳ値が４ビットであるので、Ｍ進カウンタ６７が（Ｍ−１）をカウントして出力するキャリーを共通に受ける、４個の２入力論理積回路で構成されている。従って、正確には「論理積回路群」と呼ぶべきであるが、図の表示と合わせる意味と、言葉の煩雑さを避ける意味とで、「論理積回路」と標記する。
【００２９】
６９は、受信側で使用するクロックを再生する位相ロック・ループで、位相比較回路６９−１、低域通過ろ波器６９−２、電圧制御発振器６９−３及び１／Ｎ分周回路６９−４によって構成される。
【００３０】
位相ロック・ループ６９では、論理積回路６８が出力する周波数情報と、電圧制御発振器６９−３の出力を１／Ｎ分周する１／Ｎ分周回路６９−４の出力との位相を比較し、位相比較回路６９−１の出力を低域通過ろ波器６９−２を通すことによって両者の位相差に対応した直流電圧を生成し、低域通過ろ波器６９−２が出力する直流電圧によって電圧制御発振器６９−３の発振周波数を制御するという帰還ループが構成されている。これによって、再生された周波数情報に対応したクロックを再生して、受信側の各機能回路にクロックを供給することができる。
【００３１】
そして、セル・デアセンブリ回路６１は、位相ロック・ループ６９が再生したクロックによって、受信したセルから入力ＣＢＲ信号に等しいＣＢＲ信号を再生して出力する。
【００３２】
上記のように、送信側において、図１５のネットワーク・クロックのＲＴＳ値生成回路５５においてネットワーク・クロックに同期したＲＴＳ値を生成して、入力ＣＢＲ信号に同期したＲＴＳ値との一方を選択して送出するのは、入力ＣＢＲ信号が断になった場合に入力ＣＢＲ信号に同期した周波数ｆＳ  のクロック信号がないか、ｆＳ  の周波数確度が極めて悪い状態でＮ進カウンタ５２が動作するために、周波数情報としてのＲＴＳ値が正確ではなくなる結果、受信側において正確なクロック信号を再生できなくなるのを避けるためと、送信側で入力ＣＢＲ信号が復旧した時にも、送信ＲＴＳ値の跳躍を防止して受信側の位相ロック・ループにおいて同期引込み時間が長くなるという問題が生ずるのを避けるためである。
【００３３】
即ち、上記の場合にネットワーク・クロックに同期したＲＴＳ値を送出することにより、入力ＣＢＲ信号の周波数範囲に相当する周波数範囲の中心周波数から受信側で同期引込みを行なわせることで、図１６の位相ロック・ループ６９が再生するクロック周波数の確度を上げると共に、位相ロック・ループ６９の同期引込み時間を短縮するのである。
【００３４】
同様に、受信側でもネットワーク・クロックに同期したＲＴＳ値を生成して受信したセルから抽出するＲＴＳ値との一方を選択するのは、受信セルからＲＴＳ値を抽出できない場合にも位相ロック・ループ６９が正確な周波数のクロック信号を再生できるようにするためと、送信側で入力ＣＢＲ信号が復旧した時にも、ＲＴＳ値の跳躍を防止して受信側の位相ロック・ループ６９での同期引込み時間を短縮するためである。
【００３５】
そして、ネットワーク・クロックに同期したＲＴＳ値の生成方法は、図１７にネットワーク・クロックのＲＴＳ値の生成方法として示すフローチャートの通りである。以降、図１７の符号に沿ってネットワーク・クロックに同期したＲＴＳ値の生成方法について説明するが、その前に、ネットワーク・クロックに同期したＲＴＳ値を生成する際に必要な３つの定数Ａ、Ｂ及びＣを定義しておく。
【００３６】
まず、ＡはＲＴＳ値を生成する回数を意味する数、ＢはＡのうち前回生成したＲＴＳ値と今回生成したＲＴＳ値の差分が標準差分にはならない回数を示す数で、ＡとＢは次の式を満たす最小の整数として決定される。
【００３７】
Ｂ／Ａ＝（ｆＮＸ×Ｎ）／ｆＳ                                            −〔（ｆＮＸ×Ｎ）／ｆＳ  〕        （１）
ここで、〔    〕は、（１）式の右辺の〔    〕の内部に記載されている数を整数化する演算を示す。具体的には、切捨てによって整数化を行なっており、これは、以降の式に現れる整数化演算においても同様である。
【００３８】
次に、ＲＴＳ値の標準的な差分を表わすＣは次の式で与えられる。
【００３９】
Ｃ＝〔（ｆＮＸ×Ｎ）／ｆＳ  〕ＭＯＤ２ｐ      （２）
ここで、ＭＯＤ２ｐ  は、（２）式の右辺の〔    〕の中の数を整数化した整数に２ｐ  を法とする演算を施すことを示す。もし、ｐ＝４であれば、２ｐ  ＝１６であるので、〔    〕の内部の数から減算した結果が１６未満（１５以下）になるまで２４  ＝１６を減算することを示す。この演算結果は、〔    〕の中の数を整数化した整数を１６で除算した余りに等しくなる。
【００４０】
例えば、（２）式の右辺の〔    〕で整数化された数が０及び１５以下の正の整数である場合には実際には減算を行なわないので、演算結果は０及び１５以下の正の整数となる。又、（２）式の右辺の〔    〕で整数化された数が、ｎを正の整数として、１６ｎ以上（１６（ｎ＋１）−１）以下の整数である場合には、演算結果は１６をｎ回減算して求められる０及び１５以下の正の整数となる。
【００４１】
即ち、（２）式の右辺の〔    〕で整数化された数を２ｐ  進数表現をして、２ｐ  進数の桁上がり部を除いて表現した数を求める演算であるといえる。
【００４２】
尚、上記の場合には〔    〕内の数が負になることはないが、負の数に２４  ＝１６を法とした演算をする場合には、０及び１５以下の整数になるまで１６を加算してゆけばよい。
【００４３】
そして、例えば、入力ＣＢＲ信号がデジタル・テレビジョン信号の１つである、シリアル・デジタルＮＴＳＣコンポジット信号の場合には、ＩＴＵ勧告により、
ｆＳ  ≒１４３．１８  ＭＨｚ、
ｆＮＸ＝１５５．５２  ＭＨｚ、
Ｎ＝３００８、
ｐ＝４
であるので、
Ａ＝４３７５、
Ｂ＝８９１、
Ｃ＝３
となる。
【００４４】
それでは、図１７に示しているフローチャートの説明に移る。
【００４５】
Ｓ４１．上記の如くＲＴＳ値は一定周期で生成するので、前にＲＴＳ値を生成した時刻から一定の時間が経過するのを待機している。これは、図１５のＮ進カウンタ５２が（Ｎ−１）をカウントしてキャリーを出力するまで待機してＰビット・カウンタ５３の出力をラッチ回路５４でラッチすることを意味している。
【００４６】
Ｓ４２．ワーク・レジスタに格納されている値Ｗに上記Ｂを加算して、ワーク・レジスタに改めて蓄積する。
【００４７】
Ｓ４３．ステップＳ４２において蓄積されたＷと上記Ａとを比較する。
【００４８】
Ｓ４４．ステップＳ４３において、ＷがＡ未満であると判定された場合（Ｎｏ）には、前回求められたＲＴＳ値（図では「前回ＲＴＳ値」と標記している。）に上記Ｃ（この場合３）を加算した数に２ｐ  （この場合ｐ＝４であるので、２４  ＝１６）を法とした演算をする。
【００４９】
Ｓ４５．ステップＳ４３において、ＷがＡ以上であると判定された場合（Ｙｅｓ）には、前回求められたＲＴＳ値に（Ｃ＋１）（この場合４）を加算した数に２ｐ  （この場合２４  ＝１６）を法とした演算をして、新たなＲＴＳ値とする。
【００５０】
Ｓ４６．そして、ステップＳ４３において、ＷがＡ以上であると判定された場合にはＷは上限値Ａ以上になっているので、Ｗを許容値内に納めるために、ステップＳ４２において蓄積されたＷからＡを減算してワーク・レジスタに蓄積しなおす。
【００５１】
ステップＳ４４又はステップＳ４６においてネットワーク・クロックのＲＴＳ値が生成されたので、ステップＳ４１にジャンプして当該周期が終わるのを待つ。
【００５２】
以降は、上記の処理ステップを繰り返し、周期的にネットワーク・クロックのＲＴＳ値を生成する。
【００５３】
ここで、ワーク・レジスタの値にＢを加算した値がＡを超えない時には標準差分Ｃを加算して新たなＲＴＳ値とし、ワーク・レジスタの値にＢを加算した値がＡを超えた時には（Ｃ＋１）を加算して新たなＲＴＳ値とするのは、Ａ回のＲＴＳ値生成においてＢ回だけＲＴＳ値の差分が（Ｃ＋１）になるようにするためである。
【００５４】
尚、上記フローチャートは、受信側におけるネットワーク・クロックのＲＴＳ値生成回路についても全く同じである。
【００５５】
送信側において、入力ＣＢＲ信号が断の時に上記の如くネットワーク・クロックに同期して生成した入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値、即ち、ネットワーク・クロックに同期したＲＴＳ値を求めて送出し、入力ＣＢＲ信号が断の間には受信側の位相ロック・ループは受信したネットワーク・クロックのＲＴＳ値を基準にクロック信号を再生しているので、送信側において入力ＣＢＲ信号が復帰した時の、受信側における同期引込みの長時間化を防止することができる。
【００５６】
又、受信側において、受信セルから正常にＲＴＳ値を抽出できない時に、上記の如く受信セルから抽出するＲＴＳ値に相当するＲＴＳ値としてネットワーク・クロックに同期したＲＴＳ値を求めて、位相ロック・ループは受信側で求めたネットワーク・クロックに同期したＲＴＳ値を基準にクロック信号を再生しているので、受信セルからのＲＴＳ値の抽出が可能になった時の、受信側における同期引込みの長時間化を防止することができる。
【００５７】
【発明が解決しようとする課題】
しかし、送信側にネットワーク・クロックのＲＴＳ値生成回路を備えていて、入力ＣＢＲ信号が断の時には、ネットワークから抽出されるクロックｆＮ  を１／Ｘ分周したクロックｆｎｘによって、入力ＣＢＲ信号の公称周波数に相当するネットワーク・クロックに同期したＲＴＳ値を送出していて、入力ＣＢＲ信号の復帰時に入力ＣＢＲ信号に同期したＲＴＳ値に切り替える時に、送出するＲＴＳ値及びＲＴＳ値の第一次差分系列の周期に跳躍が生ずる恐れがある。これは、ネットワークのクロックと入力ＣＢＲ信号が同期していないために止むを得ないことである。
【００５８】
図１８は、入力ＣＢＲ信号復帰時のＲＴＳ値とＲＴＳ値の差分系列周期の跳躍を説明する図である。
【００５９】
入力ＣＢＲ信号が図１８（イ）の如く復帰するものとする。即ち、入力ＣＢＲ復帰信号の論理レベル“０”は入力ＣＢＲ信号の断を示し、入力ＣＢＲ復帰信号の論理レベル“１”は入力ＣＢＲ信号が復帰したことを示す。
【００６０】
ネットワークのクロックから抽出されるクロックｆＮ  を１／Ｘ分周したクロックｆＮＸによって生成する、入力ＣＢＲ信号の公称周波数に相当するネットワーク・クロックに同期したＲＴＳ値（図では、「ＮＷＣＬＫのＲＴＳ値」と標記している。以降も、同様に標記する。）は図１８（ロ）のように生成されているものとする。尚、ＲＴＳ値は整数にＭＯＤ２４  演算を施して求められる値であるので、各々のＲＴＳ値は０及び１５以下の正の整数のみをとりうる。
【００６１】
上記ネットワーク・クロックに同期したＲＴＳ値の差分系列は図１８（ハ）に示すようになる。
【００６２】
例えば、前の周期で送出したＲＴＳ値が１２で、後の周期で送出するＲＴＳ値が０の時にはＲＴＳ値の差分は０−１２≡１６−１２＝４であり、前の周期で送出したＲＴＳ値が３で、後の周期で送出するＲＴＳ値が６の時にはＲＴＳ値の差分は６−３＝３である。図１８（ハ）のＲＴＳ値の差分系列は上記のようにして求めたものである。ここでは、標準差分は３であるものとする。
【００６３】
尚、図１８中の、平仮名の「く」の字の凸部を下にして横書きしたような図形は、前の周期と後の周期のＲＴＳ値の差分をとることを意味している。
【００６４】
図１９は、第一差分系列の周期の定義を示す図である。
【００６５】
図１９の如く、ＲＴＳ値が１２、０、３、６、９、１２、０、・・・のように生成されているものとすると、上記の差分計算により、ＲＴＳ値の差分は４、３、３、３、３、４、・・・となる。ここで、一旦差分が４となった後、次に差分が４になるまでの周期を第一次差分系列の周期と定義する。この場合、第一次差分系列の周期は５である。
【００６６】
即ち、図１８（ハ）に示されている、ネットワーク・クロックに同期したＲＴＳ値の差分系列の周期は５である。
【００６７】
図１８（ニ）は、図１５のラッチ回路５４の出力である、入力ＣＢＲ信号に同期したＲＴＳ値である。
【００６８】
又、図１８（ホ）は入力ＣＢＲ信号に同期したＲＴＳ値について求めた差分系列である。
【００６９】
この場合、入力ＣＢＲ信号のＲＴＳ値の第一次差分系列の周期は６になっている。
【００７０】
図１８（ヘ）は、送信ＲＴＳ値（図１５のセレクタ５６の出力）を示している。
【００７１】
図１８（イ）の如く入力ＣＢＲ信号が断から復帰するので、入力ＣＢＲ復帰信号の論理レベルが“０”の時には図１８（ロ）のネットワーク・クロックに同期したＲＴＳ値が送出され、入力ＣＢＲ復帰信号の論理レベルが“１”の時には図１８（ニ）の入力ＣＢＲ信号に同期したＲＴＳ値が送出される。
【００７２】
つまり、送信ＲＴＳ値は、１２、０、３、６、９（ネットワーク・クロックに同期したＲＴＳ値）、３、６、９、１２、０、・・・（入力ＣＢＲ信号に同期したＲＴＳ値）となる。
【００７３】
従って、送信ＲＴＳ値の差分系列は図１８（ト）に示すようになる。これを見ると問題が２つあることが判る。
【００７４】
その第一は、入力ＣＢＲ信号の復帰の直前に送信されたＲＴＳ値９と、入力ＣＢＲ信号の復帰の直後に送信されるＲＴＳ値３の差分は３−９≡（１６＋３）−９＝１０であり、ＲＴＳ値に跳躍が生じていることである。
【００７５】
受信側では、図１６にて説明した如く、受信したセルからＲＴＳ値を抽出可能な間は、抽出したＲＴＳ値を基準にして位相ロック・ループでクロック信号の再生を行なっている。
【００７６】
従って、上記のようにＲＴＳ値に跳躍が起きると、位相ロック・ループの位相比較回路への基準位相入力が変化する結果位相比較回路の出力が変化するので、位相ロック・ループにおける同期引込み時間が長くなるという問題が生ずる。
【００７７】
その第二は、ネットワーク・クロックに同期したＲＴＳ値の差分系列と入力ＣＢＲ信号に同期したＲＴＳ値の差分系列との間に位相差があるために、入力ＣＢＲ信号の復帰前後にまたがるＲＴＳ値の第一次差分系列の周期が長く（８）なっており、第一次差分系列の周期にも跳躍が生じていることである。
【００７８】
これによっても、入力ＣＢＲ信号の復帰時に位相ロック・ループの位相比較回路への基準位相入力が変化する結果位相比較回路の出力周波数に変化が生ずるので、位相ロック・ループの出力のジッタ特性が劣化するという問題が生ずる。これは、特に位相ロック・ループの低域遮断周波数が低い場合に問題になる。
【００７９】
同様に、送信側にネットワーク・クロックのＲＴＳ値生成回路を備えていて、ＣＢＲ信号が入力されている時には入力ＣＢＲ信号に同期したＲＴＳ値を送出していて、入力ＣＢＲ信号が断になった時にネットワークから抽出されるクロックｆＮ  を１／Ｘ分周したクロックｆＮＸによって生成する、入力ＣＢＲ信号の公称周波数に相当するネットワーク・クロックに同期したＲＴＳ値に切り替える時に、送出するＲＴＳ値の第一次差分系列の周期に跳躍が生ずる。
【００８０】
図２０は、入力ＣＢＲ信号のＲＴＳ値からネットワーク・クロックのＲＴＳ値への切替時のＲＴＳ値の差分系列周期の跳躍を示す図である。
【００８１】
入力ＣＢＲ信号が図２０（イ）の如く断になるものとする。即ち、入力ＣＢＲ断信号の論理レベル“０”は入力ＣＢＲ信号の断を示し、論理レベル“１”は入力ＣＢＲ信号が入力されていることを示す。
【００８２】
図２０（ロ）は、入力ＣＢＲ信号に同期したＲＴＳ値の差分系列である。ここに示す如く、入力ＣＢＲ信号のＲＴＳ値に同期した第一次差分系列の周期は６である。
【００８３】
図２０（ハ）は、ネットワーク・クロックに同期したＲＴＳ値の差分系列である。ここに示すように、ネットワーク・クロックに同期したＲＴＳ値の第一次差分系列の周期は５である。
【００８４】
そして、入力ＣＢＲ信号に同期したＲＴＳ値からネットワーク・クロックに同期したＲＴＳ値に切替が行なわれる際、第一次差分系列の周期が６と５で違う程度では、切替に伴う受信側の位相ロック・ループにおける同期引込み時間には影響がない。
【００８５】
ところが、この場合には送信ＲＴＳ値の差分系列は図１８（ニ）に示すようになる。即ち、切替前の第一次差分系列の周期は６で、切替後の第一次差分系列の周期は５であるが、切替前後の期間においては第一次差分系列の周期は３になっており、急激に短縮されている。
【００８６】
この差分系列に対応するＲＴＳ値を受信してクロック信号を再生しようとすると、入力ＣＢＲ信号に同期したＲＴＳ値からネットワーク・クロックに同期したＲＴＳ値に切り替える時に位相ロック・ループの位相比較回路への基準位相入力が変化する結果位相比較回路の出力が変化するので、位相ロック・ループの出力のジッタ特性が劣化するという問題が生ずる。
【００８７】
上記は、送信側で入力ＣＢＲ信号が復帰する時と入力ＣＢＲ信号が断になる時に送信されるＲＴＳ値及びＲＴＳ値の第一次差分系列の周期に跳躍が生ずる結果、受信側の位相ロック・ループにおける特性劣化が生ずる恐れがあることを説明したものであるが、送信側の状態に変化がなくても受信側で同様な問題が生ずる。
【００８８】
即ち、受信したセルからＲＴＳ値を取得できないで、ネットワーク・クロックに同期したＲＴＳ値を選択してクロック信号の再生を行なっている状態から、受信セルからのＲＴＳ値取得が可能になって受信セルに多重化されているＲＴＳ値を選択してクロック信号の再生を行なう状態への切替が行なわれる時には、図１８に示したのと同様にＲＴＳ値及びＲＴＳ値の第一次差分系列の周期に跳躍が生ずる恐れがある。
【００８９】
又、受信したセルからＲＴＳ値を取得できていて、受信セルに多重化されているＲＴＳ値を選択してクロック信号を再生している状態から、受信したセルからＲＴＳ値を取得できないで、受信セルから抽出するＲＴＳ値に相当するＲＴＳ値としてネットワーク・クロックに同期したＲＴＳ値を選択してクロック信号の再生を行なう状態への切替が行なわれる時には、図２０に示したのと同様にＲＴＳ値の第一次差分系列の周期に跳躍が生ずる恐れがある。
【００９０】
そして、これらによって位相ロック・ループにおける同期引込み時間が長くなるという問題が生じたり、位相ロック・ループの出力のジッタ特性が劣化するとうい問題が生ずるのは、送信側でのＲＴＳ値の切替時と同じである。
【００９１】
本発明は、かかる問題点に鑑み、ＡＴＭ方式によるネットワークにおいて、ネットワークから抽出されるクロック周波数とは非同期なＣＢＲ信号を伝送する際の周波数情報生成回路、周波数情報再生回路及び周波数情報転送システムに関し、入力ＣＢＲ信号をネットワークに収容する回線の切替などに伴う入力ＣＢＲ信号の断と復帰のトランジェント時や、受信セルからのＲＴＳ値抽出可否のトランジェント時に、受信側の位相ロック・ループにおける同期引込み時間の短縮などが可能な、周波数情報生成回路、周波数情報再生回路及び周波数情報転送システムを提供することを目的とする。
【００９２】
【課題を解決するための手段】
本発明の第一の手段は、入力ＣＢＲ信号が断から復帰する直前に送信したＲＴＳ値（これを仮にＤとおく。）と、入力ＣＢＲ信号の復帰直後に送信する予定のＲＴＳ値（これを仮にＥとおく。）とから、次の式で定義される基底値を求め、基底値と入力ＣＢＲ信号の復帰後に送信する予定のＲＴＳ値とを加算して実際の送信ＲＴＳ値とする技術である。
【００９３】
基底値＝（Ｄ−Ｅ＋Ｃ）ＭＯＤ２ｐ          （３）
本発明の第一の手段によれば、実際に送信されるＲＴＳ値は
（（Ｄ−Ｅ＋Ｃ）＋Ｅ）ＭＯＤ２ｐ  ＝（Ｄ＋Ｃ）ＭＯＤ２ｐ  
となる。
【００９４】
一方、入力ＣＢＲ信号の復帰直前に送信されたＲＴＳ値は
（Ｄ）ＭＯＤ２ｐ  
である。
【００９５】
従って、入力ＣＢＲ信号の復帰直前に送信されたＲＴＳ値と入力ＣＢＲ信号復帰直後に実際に送信されるＲＴＳ値との間の差分は、
（Ｄ＋Ｃ）ＭＯＤ２ｐ  −（Ｄ）ＭＯＤ２ｐ  
＝（Ｃ）ＭＯＤ２ｐ  
より標準差分であるＣとなり、入力ＣＢＲ信号の復帰に伴うＲＴＳ値の跳躍は解消される。
【００９６】
尚、以降も基底値と入力ＣＢＲ信号復帰後に送信する予定のＲＴＳ値の加算を継続するので、以降においてもＲＴＳ値には跳躍は生じない。
【００９７】
本発明の第二の手段は、入力ＣＢＲ信号のＲＴＳ値の差分検出回路と、入力ＣＢＲ信号のＲＴＳ値の系列を保持するレジスタと、入力ＣＢＲ信号のＲＴＳ値への上記基底値加算回路とを備え、入力ＣＢＲ信号復帰後に前の周期におけるネットワーク・クロックに同期したＲＴＳ値と現周期における入力ＣＢＲ信号に同期したＲＴＳ値との差分が（Ｃ＋１）になる時を切替タイミングとし、切替タイミングまでは、入力ＣＢＲ信号に同期したＲＴＳ値の差分が標準差分Ｃより大きい（Ｃ＋１）の時だけ入力ＣＢＲ信号に同期したＲＴＳ値の系列を保持するレジスタの蓄積内容をリセットし、上記切替タイミング後は入力ＣＢＲ信号に同期したＲＴＳ値の系列を保持するレジスタから読み出されるＲＴＳ値に基底値を加算して出力し、入力ＣＢＲ信号に同期したＲＴＳ値への上記基底値加算回路の出力を選択して送信する技術である。
【００９８】
本発明の第二の手段によれば、入力ＣＢＲ信号の復帰前後でのＲＴＳ値の跳躍は本発明の第一の手段と同様に解消される。
【００９９】
又、入力ＣＢＲ信号が断の間に送信していたネットワーク・クロックに同期したＲＴＳ値の差分が（Ｃ＋１）になるまで待機して切替を行なうので、入力ＣＢＲ信号の復帰前後におけるＲＴＳ値の第一次差分系列の周期の一致が図られ、入力ＣＢＲ信号の復帰前後における送信ＲＴＳ値の第一次差分系列の周期の跳躍も解消される。
【０１００】
本発明の第三の手段は、ネットワーク・クロックのＲＴＳ値生成回路を、ネットワーク・クロックのＲＴＳ値の差分生成回路と、該ネットワーク・クロックのＲＴＳ値の差分生成回路の出力と前の周期に送信したＲＴＳ値とでネットワーク・クロックに同期したＲＴＳ値を生成する回路を構成し、前の周期に送信したＲＴＳ値と現周期に送信しようとするＲＴＳ値の差分が（Ｃ＋１）の時には該ネットワーク・クロックのＲＴＳ値の差分生成回路をリセットし、入力ＣＢＲ信号に同期したＲＴＳ値からネットワーク・クロックに同期したＲＴＳ値への切替を行なう技術である。
【０１０１】
本発明の第三の手段によれば、入力ＣＢＲ信号が断になった時に送信されるべきネットワーク・クロックに同期したＲＴＳ値の差分系列を、入力ＣＢＲ信号が入力されている時に送信される入力ＣＢＲ信号に同期したＲＴＳ値の差分系列に強制的に合わせていて、入力ＣＢＲ信号が断になった時に入力ＣＢＲ信号に合わされていた差分系列に従ってネットワーク・クロックに同期したＲＴＳ値を生成し、入力ＣＢＲ信号の断信号によって切替を行なうので、切替前後におけるＲＴＳ値の第一次差分系列の周期の跳躍は解消される。
【０１０２】
上記手段は、送信側において入力ＣＢＲ信号が復帰する時に送信ＲＴＳ値及び送信ＲＴＳ値の第一次差分系列の周期の跳躍を解消する技術、送信側において入力ＣＢＲ信号が断になった時に送信ＲＴＳ値の第一次差分系列の周期の跳躍を解消する技術であるが、全く同じ技術を受信側においても適用することが可能である。
【０１０３】
即ち、受信側において上記第一の手段と同様な技術を適用し、受信セルからＲＴＳ値を正常に取得できるようになる直前に再生したＲＴＳ値と、受信セルからＲＴＳ値を正常に取得できるようになった直後に再生する予定のＲＴＳ値とから（３）式で定義される基底値を求め、基底値と受信セル復帰後に再生する予定のＲＴＳ値とを加算して実際の再生ＲＴＳ値とすれば、実際に再生されるＲＴＳ値と受信セルの復帰直前に再生されたＲＴＳ値との差分は必ずＣとなり、入力ＣＢＲ信号の復帰に伴うＲＴＳ値の跳躍は解消される。
【０１０４】
尚、以降も基底値と入力ＣＢＲ信号復帰後に送信する予定のＲＴＳ値の加算を継続するので、以降においてもＲＴＳ値には跳躍は生じない。
【０１０５】
又、受信側において上記第二の手段と同様に、受信セルから取得したＲＴＳ値の差分検出回路と、受信セルから取得したＲＴＳ値の系列を保持するレジスタと、受信セルから取得したＲＴＳ値への上記基底値加算回路とを備え、受信セルからのＲＴＳ値の正常取得が可能になった後に、前の周期におけるネットワーク・クロックに同期したＲＴＳ値と現周期における受信セルから取得したＲＴＳ値との差分が（Ｃ＋１）になる時を切替タイミングとし、切替タイミングまでは、受信セルから取得したＲＴＳ値の差分が標準差分Ｃより大きい（Ｃ＋１）の時だけ受信セルから取得したＲＴＳ値の系列を保持するレジスタの蓄積内容をリセットし、上記切替タイミング後は受信セルから取得したＲＴＳ値の系列を保持するレジスタから読み出されるＲＴＳ値に基底値を加算して出力し、受信セルから取得したＲＴＳ値への上記基底値加算回路の出力を選択して送信する技術を適用すれば、受信セルからのＲＴＳ値の正常取得前後でのＲＴＳ値の跳躍は上記と同様に解消される。
【０１０６】
又、受信セルからのＲＴＳ値正常取得が不可能な間に再生していたネットワーク・クロックに同期したＲＴＳ値の差分が（Ｃ＋１）になるまで待機して切替を行なうので、受信セルからのＲＴＳ値の正常取得前後でのＲＴＳ値の第一次差分系列の周期の跳躍も解消される。
【０１０７】
更に、受信側において上記第三の手段と同様に、ネットワーク・クロックのＲＴＳ値生成回路を、ネットワーク・クロックのＲＴＳ値の差分生成回路と、該ネットワーク・クロックのＲＴＳ値の差分生成回路の出力と前の周期に送信したＲＴＳ値とでネットワーク・クロックに同期したＲＴＳ値を生成する回路とに分離し、前の周期に再生したＲＴＳ値と現周期に再生しようとするＲＴＳ値の差分が（Ｃ＋１）の時には該ネットワーク・クロックのＲＴＳ値の差分生成回路をリセットし、受信セルより抽出したＲＴＳ値からネットワーク・クロックに同期したＲＴＳ値への切替を行なう技術を適用すれば、受信セルからのＲＴＳ値正常取得が不可能な間に再生されるネットワーク・クロックに同期したＲＴＳ値の差分系列を、受信セルより再生されているＲＴＳ値の差分系列に強制的に合わせていて、受信セルからのＲＴＳ値正常取得が不可能な間に受信セルより抽出したＲＴＳ値の差分系列に強制的に合わされている差分系列に従ってネットワーク・クロックに同期したＲＴＳ値を生成し、受信セルからのＲＴＳ値正常取得が不可能なことを示す信号によって切替を行なうので、切替の前後におけるＲＴＳ値の第一次差分系列の周期の跳躍は解消される。
【０１０８】
【発明の実施の形態】
図１は、本発明の周波数情報生成回路の第一の実施の形態である。
【０１０９】
図１において、１は入力ＣＢＲ信号をＩＴＵ−Ｔ  Ｉ．３６３．１に勧告されているＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０１１０】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値を生成する周期を決定するＮ進カウンタである。
【０１１１】
３は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆｎｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。上記ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０１１２】
５ａは、ネットワーク・クロックに同期して入力ＲＴＳ信号の公称周波数に相当するＲＴＳ値を生成するネットワーク・クロックのＲＴＳ値生成回路で、基本的には、図１７に示したフローチャートに沿って動作する。
【０１１３】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングにｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０１１４】
９は、入力ＣＢＲ信号の復帰直前のＲＴＳ値生成の周期に後述する切替回路が選択したネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、入力ＣＢＲ信号の復帰直後のＲＴＳ値生成の周期に該切替回路が選択しようとする入力ＣＢＲ信号に同期したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と入力ＣＢＲ信号の復帰後の入力ＣＢＲ信号に同期したＲＴＳ値を加算する入力ＣＢＲ信号のＲＴＳ値への基底値加算回路である。
【０１１５】
１０−１は、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９の出力と、ネットワーク・クロックのＲＴＳ値生成回路５ａの出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０１１６】
１０−２は、入力ＣＢＲ信号の復帰信号を一方の入力端子に受け、論理レベル“１”の信号をもう一方の入力端子に受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、切替回路１０−１に選択信号として供給されると共に、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に基底値を加算する期間を規定する信号として供給される。
【０１１７】
尚、切替回路１０−１と論理積回路１０−２は、送信ＲＴＳ値の選択、切替を行なう送信ＲＴＳ値切替回路の構成要素となる。
【０１１８】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。フリップ・フロップ１１−１の出力が、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に供給される１ＲＴＳ周期前に選択されて送信されたＲＴＳ値である。
【０１１９】
尚、フリップ・フロップ１１−１は、送信ＲＴＳ値と送信ＲＴＳ値の差分を監視する、送信ＲＴＳ値／ＲＴＳ値差分監視回路の構成要素となる。
【０１２０】
そして、セル・アセンブリ回路１の出力がＡＴＭネットワークへと送出されるセルである。
【０１２１】
図２は、図１の構成による、入力ＣＢＲ信号復帰時のＲＴＳ値及びＲＴＳ値の跳躍の吸収を説明する図である。
【０１２２】
図２（イ）は、入力ＣＢＲ復帰信号である。即ち、入力ＣＢＲ復帰信号は、論理レベル“０”で入力ＣＢＲ信号の断を表わし、論理レベル“１”で入力ＣＢＲ信号の復帰を表わす。
【０１２３】
図２（ロ）は、図１のネットワーク・クロックのＲＴＳ値生成回路５ａにおいて、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した周波数ｆＮＸのクロック信号によって生成されるネットワーク・クロックに同期したＲＴＳ値である。
【０１２４】
一方、図２（ハ）は、図１のラッチ回路６の出力である、入力ＣＢＲ信号に同期した周波数ｆＳ  のクロック信号によって自走カウントする図１のＮ進カウンタ２のカウント値によって、周波数ｆＮＸのクロック信号によって自走カウントするｐビット・カウンタ３のカウント値をラッチして生成する、入力ＣＢＲ信号に同期したＲＴＳ値である。
【０１２５】
図２（ニ）は、図１の入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９によって生成される基底値である。
【０１２６】
図２において、最初の状態は入力ＣＢＲ信号が断であるので、図１の切替回路１０−１が選択しているＲＴＳ値は図２（ロ）のネットワーク・クロックに同期したＲＴＳ値である。従って、入力ＣＢＲ信号の復帰直前のＲＴＳ周期に選択されて送信されたＲＴＳ値は９である。
【０１２７】
そして、入力ＣＢＲ信号が復帰すると、切替回路１０−１は入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９の出力を選択する。
【０１２８】
入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９は、入力ＣＢＲ信号の復帰直前に送信されたＲＴＳ値（Ｄとおく。この場合には９である。）と、入力ＣＢＲ信号の復帰直後の入力ＣＢＲ信号に同期したＲＴＳ値（Ｅとおく。この場合には３である。）とを用いて、
（Ｄ−Ｅ＋Ｃ）ＭＯＤ２ｐ  
なる演算をして基底値を求める。
【０１２９】
前提としている方式ではＣ＝３であり、ＩＴＵ勧告によりｐ＝４であり、今はＤ＝９、Ｅ＝３であるから、上記基底値は
（９−３＋３）ＭＯＤ２４  ＝（９）ＭＯＤ２４  ＝９
となる。
【０１３０】
そして、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９は、入力ＣＢＲ信号の復帰以降において求めた基底値と入力ＣＢＲ信号に同期したＲＴＳ値を加算する。
【０１３１】
図２（イ）の如く入力ＣＢＲ信号が復帰するので、図１の切替回路１０−１において、入力ＣＢＲ復帰信号の論理レベルが“０”の時にはネットワーク・クロックに同期したＲＴＳ値が選択され、入力ＣＢＲ復帰信号の論理レベルが“１”の時には入力ＣＢＲ信号に同期したＲＴＳ値に上記基底値を加算したＲＴＳ値が選択される。
【０１３２】
つまり、送信ＲＴＳ値は図２（ホ）に示す如く、
３、６、９（ネットワーク・クロックに同期したＲＴＳ値）、１２、１５、２、５、・・・（基底値を加算した入力ＣＢＲ信号に同期したＲＴＳ値）となり、
送信ＲＴＳ値の差分は図２（ヘ）に示す如く、
３、３、３、３、３、３、・・・
となる。これを見ると明らかなように、図１８とは違って、入力ＣＢＲ信号の復帰前後において送信ＲＴＳ値の跳躍が解消されている。
【０１３３】
即ち、図１の構成の如く、入力ＣＢＲ信号の復帰時に、ネットワーク・クロックに同期したＲＴＳ値から入力ＣＢＲ信号に同期したＲＴＳ値に切り替えるのではなく、ネットワーク・クロックに同期したＲＴＳ値から入力ＣＢＲ信号に同期したＲＴＳ値に基底値を加算したＲＴＳ値に切り替えることによって、送信ＲＴＳ値に生ずる跳躍を解消することができる。
【０１３４】
従って、受信側の位相ロック・ループに対して与えられる位相基準に跳躍が生じないので位相ロック・ループの同期が外れることはなく、入力ＣＢＲ信号が復帰する時にも再生クロックの生成が連続的に行なわれる。
【０１３５】
図３は、本発明の周波数情報生成回路の第二の実施の形態である。
【０１３６】
図３において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０１３７】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値を生成する周期を決定するＮ進カウンタである。
【０１３８】
３は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆｎｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。尚、ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０１３９】
５ａは、ネットワーク・クロックに同期して入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を生成するネットワーク・クロックのＲＴＳ値生成回路で、基本的には、図１７に示したフローチャートに沿って動作する。
【０１４０】
６は、ｐビット・カウンタ３のカウント値をＮ進カウンタ２が所定のカウント値をカウントするタイミングでラッチするラッチ回路である。
【０１４１】
７は、ラッチ回路６が出力する入力ＣＢＲ信号に同期したＲＴＳ値のＲＴＳ周期毎の差分を検出し、入力ＣＢＲ信号の復帰以前は差分が４の時に後述する入力ＣＢＲ信号のＲＴＳ値系列保持レジスタに蓄積されている入力ＣＢＲ信号のＲＴＳ値系列をリセットする信号を出力する、入力ＣＢＲ信号のＲＴＳ値差分検出回路である。
【０１４２】
８は、入力ＣＢＲ信号に同期したＲＴＳ値をＲＴＳ生成周期毎に蓄積する、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタである。
【０１４３】
９は、入力ＣＢＲ信号の復帰直前のＲＴＳ値生成の周期に後述する切替回路が選択したネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、入力ＣＢＲ信号の復帰直後のＲＴＳ値生成の周期に該切替回路が選択しようとする入力ＣＢＲ信号に同期したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と入力ＣＢＲ信号の復帰後の入力ＣＢＲ信号に同期したＲＴＳ値を加算する入力ＣＢＲ信号のＲＴＳ値への基底値加算回路である。
【０１４４】
１０−１は、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９の出力と、ネットワーク・クロックのＲＴＳ値生成回路５ａの出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０１４５】
１０−２は、入力ＣＢＲ信号の復帰信号を一方の入力端子に受け、後述するセット・リセット・フリップ・フロップの出力信号をもう一方の入力端子に受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、切替回路１０−１に選択信号として供給されると共に、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９にＲＴＳ値系列をリセットする期間と基底値を加算する期間を規定する信号として供給される。
【０１４６】
１０−３は、入力ＣＢＲ復帰信号を論理反転するインバータである。
【０１４７】
１０−４は、後述する比較回路の出力パルスによってセットされ、インバータ１０−３の出力によってリセットされる、リセット優先のセット・リセット・フリップ・フロップである。
【０１４８】
尚、切替回路１０−１、論理積回路１０−２、インバータ１０−３及びセット・リセット・フリップ・フロップ１０−４は、送信するＲＴＳ値の選択、切替を行なう送信ＲＴＳ値切替回路の構成要素となる。
【０１４９】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。
【０１５０】
１１−２は、切替回路１０−１が１ＲＴＳ周期前に出力したＲＴＳ値と現在出力しているＲＴＳ値との差分を求める減算回路である。
【０１５１】
１１−３は、減算回路１１−２の出力と特定のＲＴＳ値の差分値４とを比較して、両者が一致した時にパルスを出力する比較回路である。
【０１５２】
尚、フリップ・フロップ１１−１、減算回路１１−２及び比較回路１１−３は、送信するＲＴＳ値とＲＴＳ値の差分を監視する送信ＲＴＳ値／ＲＴＳ値差分監視回路の構成要素となる。
【０１５３】
そして、セル・アセンブリ回路１の出力がＡＴＭネットワークへと送出されるセルである。
【０１５４】
図４は、図３の構成による、入力ＣＢＲ信号復帰時のＲＴＳ値及びＲＴＳ値差分系列周期の跳躍の吸収を説明する図である。
【０１５５】
図４（イ）は、入力ＣＢＲ復帰信号である。即ち、入力ＣＢＲ復帰信号は、論理レベル“０”で入力ＣＢＲ信号の断を表わし、論理レベル“１”で入力ＣＢＲ信号の復帰を表わす。
【０１５６】
図４（ロ）は、図３のネットワーク・クロックのＲＴＳ値生成回路５ａにおいて、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周したクロックである、周波数ｆＮＸのクロック信号によって生成されるネットワーク・クロックに同期したＲＴＳ値である。
【０１５７】
そして、図４（ハ）は、ネットワーク・クロックに同期したＲＴＳ値の差分である。
【０１５８】
一方、図４（ニ）は、図３のラッチ回路６の出力である、入力ＣＢＲ信号に同期した周波数ｆＳ  のクロック信号によって自走カウントするＮ進カウンタのカウント値によって、周波数ｆＮＸのクロック信号によって自走カウントするｐビット・カウンタのカウント値をラッチして生成する入力ＣＢＲ信号に同期したＲＴＳ値である。
【０１５９】
そして、図４（ホ）は、入力ＣＢＲ信号に同期したＲＴＳ値の差分である。
【０１６０】
図４（ヘ）は、図３の入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ９の蓄積内容（図では、単に保持レジスタの蓄積内容と標記しているが、両者は同じ内容を意味している。）である。ここで、図４（ヘ）において、下側の蓄積位置に記載されているＲＴＳ値の方が先の時刻に蓄積されたＲＴＳ値であることを意味している。
【０１６１】
今、入力ＣＢＲ復帰信号の論理レベルが“０”の間は、切替回路１０−１はネットワーク・クロックのＲＴＳ値生成回路５ａの出力を選択して出力している。又、図３の入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８は、図３のラッチ回路６が出力するＲＴＳ値を順次蓄積し、入力ＣＢＲ信号のＲＴＳ値差分検出回路７がＲＴＳ値の差分が４であることを検出して出力する信号によって蓄積したＲＴＳ値系列をリセットする。
【０１６２】
従って、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８は、切替回路１０−１がネットワーク・クロックのＲＴＳ値生成回路５ａの出力を選択して出力している間は、図４（ホ）で入力ＣＢＲ信号に同期したＲＴＳ値の差分が３である時は図４（ニ）の入力ＣＢＲ信号に同期したＲＴＳ値を順次蓄積してゆき、図４（ホ）で入力ＣＢＲ信号に同期したＲＴＳ値の差分が４になった直後に蓄積内容をリセットするという動作を繰り返している。
【０１６３】
一方、フリップ・フロップ１１−１、減算回路１１−２、比較回路１１−３は、送信ＲＴＳ値の差分が４になるタイミングを検出しており、送信ＲＴＳ値の差分が４になるとパルスを出力する。しかし、入力ＣＢＲ復帰信号の論理レベルが“０”である間は、セット・リセット・フリップ・フロップ１０−４にはリセットがかかっているため、セット・リセット・フリップ・フロップ１０−４はセットされないし、入力ＣＢＲ復帰信号自体の論理レベルが“０”であるので、この間は入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８は上記動作を継続する。
【０１６４】
次いで、入力ＣＢＲ復帰信号の論理レベルが“１”に変化する。
【０１６５】
しかし、この瞬間にはフリップ・フロップ１１−１、減算回路１１−２、比較回路１１−３は、送信ＲＴＳ値の差分が４になるのを検出していないので、セット・リセット・フリップ・フロップ１０−４の出力の論理レベルは“０”のままでおり、論理積回路１０−２の出力の論理レベルも“０”から変化しない。
【０１６６】
従って、図４（チ）に示す如く、入力ＣＢＲ復帰信号の論理レベルが“１”に変化しても、相変わらず図４（ロ）のネットワーク・クロックに同期したＲＴＳ値が選択されて送信され続ける。
【０１６７】
そして、図４（リ）の送信ＲＴＳ値の差分がアンダーラインを施している４になった時にセット・リセット・フリップ・フロップ１１−３の出力が論理レベル“１”に変化する。
【０１６８】
この時には既に、入力ＣＢＲ復帰信号の論理レベルが“１”になっているので、論理積回路１０−２は論理レベル“１”の信号を出力する。
【０１６９】
これに伴って、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８はＲＴＳ値の系列を保持する動作から、当該ＲＴＳ周期に入力されるＲＴＳ値のみを保持する動作に移行し、且つ、入力ＣＢＲ信号のＲＴＳ値差分検出回路７がＲＴＳ値の差分４を検出した信号を供給しても蓄積内容をリセットしなくなる。
【０１７０】
つまり、以降、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８に蓄積されるのは、図４（ヘ）に示す如く図４（ニ）の入力ＣＢＲ信号に同期したＲＴＳ値で、これが入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に供給される。
【０１７１】
この時には入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９には論理積回路１０−２から論理レベル“１”の信号が供給されているので、基底値を求める演算と、入力されるＲＴＳ値に求めた基底値を加算する動作が始まる。
【０１７２】
この場合、切替回路１０−１が送信ＲＴＳ値を切り替える直前の送信ＲＴＳ値は０であり、切替回路１０−１が送信ＲＴＳ値を切り替えた直後の入力ＣＢＲ信号に同期したＲＴＳ値は９である。従って、にうりょくＣＢＲのＲＴＳ値への基底値加算回路が求める基底値は、
（０−９＋３）ＭＯＤ２４  
＝（−６）ＭＯＤ２４  
＝（１６−６）ＭＯＤ２４  
＝１０
となる。
【０１７３】
この基底値を入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８の出力に加算するので、図４（チ）に示す如く以降の送信ＲＴＳ値は３、６、９、１２、１５、・・・となる。
【０１７４】
従って、送信ＲＴＳ値の切替の前後で送信ＲＴＳ値が跳躍することもなく、送信ＲＴＳ値の差分系列の周期が跳躍することもない。
【０１７５】
これにより、送信側における入力ＣＢＲ信号の復帰に伴って受信側の位相ロック・ループに供給される位相基準に跳躍が生じなくなるため、受信側の位相ロック・ループにおいて同期外れが生ずることがなくなり、位相ロック・ループの出力のジッタ特性に劣化が生ずることもなくなる。
【０１７６】
以上で、図３に示した本発明の周波数情報生成回路の第二の実施の形態の動作の全容を説明したが、念のため、図３の構成における入力ＣＢＲ信号のＲＴＳ値生成側の動作の概要と、送信ＲＴＳ値切替回路の動作の概要をフローチャートに示しておく。
【０１７７】
図５は、その内、入力ＣＢＲ信号のＲＴＳ値生成側の動作の概要である。以降、図５の符号に沿って図３の入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８の動作を概要を説明する。
【０１７８】
Ｓ１．図３のラッチ回路６が、入力ＣＢＲ信号に同期したＲＴＳ値を生成する。
【０１７９】
Ｓ２．図３の入力ＣＢＲ信号のＲＴＳ値差分検出回路７が、ステップＳ１で生成されたＲＴＳ値の差分が標準差分の３であるか否かを判定する。
【０１８０】
Ｓ３．ステップＳ２において、ステップＳ１にて生成されたＲＴＳ値の差分が標準差分の３であると判定された場合（Ｙｅｓ）には、ステップＳ１において生成したＲＴＳ値を図３の入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８に蓄積して、ステップＳ１に戻る。
【０１８１】
Ｓ４．ステップＳ３において、ステップＳ１において生成されたＲＴＳ値の差分が標準差分でないと判定された場合（Ｎｏ）には、ネットワーク・クロックに同期したＲＴＳ値が選択されて送信されているか否かを判定する。
【０１８２】
ネットワーク・クロックに同期したＲＴＳ値が選択されて送信されていないと判定された場合（Ｎｏ）には、ステップＳ３にジャンプして、ステップＳ１において生成したＲＴＳ値を入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８に蓄積して、ステップＳ１に戻る。
【０１８３】
Ｓ５．一方、ステップＳ４においてネットワーク・クロックに同期したＲＴＳ値が選択されて送信されていると判定された場合（Ｙｅｓ）には、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８の蓄積内容をリセットして（フローチャートでは、「初期化」と記載しているが、両者は同じ意味である。）、ステップＳ１に戻る。
【０１８４】
又、図６は、送信ＲＴＳ値切替動作の概要である。以降、図６の符号に沿って送信ＲＴＳ値切替動作の概要を説明する。
【０１８５】
Ｓ１１．最初は、図３の切替回路１０−１が入力ＣＢＲ信号に同期したＲＴＳ値を選択して送信しているものとする。
【０１８６】
Ｓ１２．入力ＣＢＲ信号が断か否かを判定する。これは、入力ＣＢＲ復帰信号の論理レベルを見れば判る。
【０１８７】
入力ＣＢＲ信号が断ではないと判定された場合（Ｎｏ）には、ステップＳ１１に戻って入力ＣＢＲ信号に同期したＲＴＳ値の送信を継続する。
【０１８８】
Ｓ１３．ステップＳ１２において、入力ＣＢＲ信号が断であると判定された場合（Ｙｅｓ）には、図３のネットワーク・クロックのＲＴＳ値生成回路５ａが生成するネットワーク・クロックに同期したＲＴＳ値を選択し、入力ＣＢＲ信号に同期したＲＴＳ値に相当するＲＴＳ値として送信する。
【０１８９】
Ｓ１４．図３の比較回路１１−３が、１ＲＴＳ周期前に送信したＲＴＳ値と現周期に選択したＲＴＳ値の差分が標準差分の３であるか否か判定する。
【０１９０】
１ＲＴＳ周期前の送信ＲＴＳ値と現周期の選択ＲＴＳ値の差分が標準差分の３であると判定された場合（Ｙｅｓ）には、ステップＳ１３に戻り、ネットワーク・クロックに同期したＲＴＳ値の送信を継続する。
【０１９１】
Ｓ１５．ステップＳ１４において、１ＲＴＳ周期前の送信ＲＴＳ値と現周期の選択ＲＴＳ値の差分が標準差分の３ではないと判定した場合（Ｎｏ）には、入力ＣＢＲ信号が復帰しているか否かを判定する。
【０１９２】
入力ＣＢＲ信号が復帰していると判定された場合（Ｙｅｓ）には、ステップＳ１１に戻って、入力ＣＢＲ信号に同期したＲＴＳ値の送信に切り替える。
【０１９３】
一方、入力ＣＢＲ信号が復帰していないと判定された場合（Ｎｏ）には、ステップＳ１３に戻って、ネットワーク・クロックに同期したＲＴＳ値の送信を継続する。
【０１９４】
図７は、本発明の周波数情報生成回路の第三の実施の形態である。
【０１９５】
図７において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０１９６】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値を生成する周期を決定するＮ進カウンタである。
【０１９７】
３は、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した周波数ｆｎｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。尚、ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０１９８】
４は、ネットワーク・クロックに同期して生成される、入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値を生成するためのネットワーク・クロックに同期したＲＴＳ値の差分を生成する、ネットワーク・クロックのＲＴＳ値差分生成回路で、基本的には、図１７に示したフローチャートに類似した処理手順によって動作する。尚、このフローチャートは後で示すことにする。
【０１９９】
５は、ネットワーク・クロックのＲＴＳ値生成回路で、この場合にはネットワーク・クロックのＲＴＳ値差分生成回路４の出力に１ＲＴＳ周期前に送信したＲＴＳ値を加算する加算回路で構成される。
【０２００】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングでｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０２０１】
１０−１は、ラッチ回路６の出力と、ネットワーク・クロックのＲＴＳ値生成回路５の出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０２０２】
１０−２は、入力ＣＢＲ信号の復帰信号を一方の入力端子に受け、もう一方の入力端子に論理レベル“１”の信号を受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、切替回路１０−１に選択信号として供給される。
【０２０３】
尚、切替回路１０−１及び論理積回路１０−２は、送信ＲＴＳ値切替回路の構成要素となる。
【０２０４】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。
【０２０５】
１１−２は、切替回路１０−１が１ＲＴＳ周期前に出力したＲＴＳ値と現在出力しているＲＴＳ値との差分を求める減算回路である。
【０２０６】
１１−３は、減算回路１１−２の出力と特定のＲＴＳ値の差分値４とを比較して、両者が一致した時にパルスを出力する比較回路である。
【０２０７】
尚、フリップ・フロップ１１−１、減算回路１１−２及び比較回路１１−３は、送信ＲＴＳ値／ＲＴＳ値差分監視回路の構成要素となる。
【０２０８】
１２−１は、入力ＣＢＲ復帰信号と、比較回路１１−３の出力を受けて両者の論理積演算をする論理積回路である。ＲＴＳ値の差分が４になった時の論理積回路１２−１の出力がネットワーク・クロックのＲＴＳ値差分生成回路４に供給されると、ネットワーク・クロックのＲＴＳ値差分生成回路４は送信ＲＴＳ値の如何にかかわらず標準差分である３を生成する。即ち、ネットワーク・クロックのＲＴＳ値差分生成回路４は、論理積回路１２−１の出力によってリセットされる。
【０２０９】
尚、論理積回路１２−１は、ネットワーク・クロックのＲＴＳ値差分生成制御回路の構成要素となる。
【０２１０】
そして、セル・アセンブリ回路１の出力がＡＴＭネットワークへと送出されるセルである。
【０２１１】
図８は、図７の構成の動作、即ち、入力ＣＢＲ信号のＲＴＳ値からネットワーク・クロックのＲＴＳ値への切替時のＲＴＳ値の差分系列周期の跳躍の吸収を示す図である。
【０２１２】
図８（イ）は、入力ＣＢＲ復帰信号である。即ち、入力ＣＢＲ復帰信号は、論理レベル“１”で入力ＣＢＲ信号が供給されている状態を表わし、論理レベル“０”で入力ＣＢＲ信号が断である状態を表わす。
【０２１３】
図８（ロ）は、入力ＣＢＲ信号に同期したＲＴＳ値の差分系列である。
【０２１４】
図８（ハ）は、ネットワーク・クロックに同期したＲＴＳ値の差分系列である。
【０２１５】
図８（ニ）は、送信ＲＴＳ値の差分系列である。
【０２１６】
さて、入力ＣＢＲ信号が供給されている状態では、図示を省略しているが、図８（ロ）の差分系列になるような入力ＣＢＲ信号に同期したＲＴＳ値が選択されて送信されている。
【０２１７】
図７のフリップ・フロップ１１−１は、送信ＲＴＳ値を１ＲＴＳ周期だけ遅延させているので、図７の減算回路１１−２は、１ＲＴＳ周期だけ違う送信ＲＴＳ値の差分を求めて出力している。
【０２１８】
図７の比較回路１１−３は、該減算回路の出力である送信ＲＴＳ値の差分が４であるか否かを検出しており、送信ＲＴＳ値の差分が４である時にパルスを出力する。
【０２１９】
このパルスによってネットワーク・クロックに同期したＲＴＳ値の差分系列において、送信ＲＴＳ値の差分が４であった１ＲＴＳ周期後の差分は強制的に３に設定される。以降、図７のネットワーク・クロックのＲＴＳ値差分生成回路４は所定の数の標準差分３を生成した後、差分４を出力する。これが、図８（ハ）と図８（ニ）の間の矢印と共に、図８（ハ）に示されている。
【０２２０】
従って、ネットワーク・クロックに同期したＲＴＳ値の差分系列は、図２０（ハ）に示したものとは異なる差分系列になる。
【０２２１】
そして、入力ＣＢＲ断信号が論理レベル“１”から論理レベル“０”に変化すると、入力ＣＢＲ信号のＲＴＳ値の差分系列に沿ったＲＴＳ値の送信から、ネットワーク・クロックに同期したＲＴＳ値の差分系列に沿った送信への切替が行なわれる。
【０２２２】
このため、送信ＲＴＳ値の差分系列は図８（ニ）に示すようになり、図２０（ニ）とは異なる差分系列となって、差分系列の周期の跳躍が吸収されることが判る。
【０２２３】
従って、入力ＣＢＲ信号が断になる前後において受信側の位相ロック・ループにおいてジッタ特性に劣化が生ずることはなくなる。
【０２２４】
図９は、図７のネットワーク・クロックのＲＴＳ値差分生成回路４の動作を説明するフローチャートである。以降、図９の符号に沿ってネットワーク・クロックのＲＴＳ値差分生成回路の動作を説明する。
【０２２５】
Ｓ２１．ＲＴＳ値の差分を生成する周期の終了を待つ。
【０２２６】
Ｓ２２．送信ＲＴＳ値の差分は４であるか否かを判定する（上記と記載を正確に合わせるには、送信ＲＴＳ値の差分が４であることを示す信号が入力されたか否かを判定すると記載すべきであるが、本質的には同じことである。）
送信ＲＴＳ値の差分が４ではないと判定された場合（Ｎｏ）には、直ちにステップＳ２４に移行する。
【０２２７】
Ｓ２３．ステップＳ２２において、送信ＲＴＳ値の差分が４であると判定された場合（Ｙｅｓ）には、ワーク・レジスタの内容をリセットして（Ｗ＝０にして）ステップＳ２４に移行する。
【０２２８】
Ｓ２４．ワーク・レジスタに蓄積されている値に先に説明した数Ｂを加算して改めて蓄積する。
【０２２９】
Ｓ２５．ワーク・レジスタに蓄積されている値が先に説明した数Ａ以上か否かを判定する。
【０２３０】
Ｓ２６．ステップＳ２５において、ワーク・レジスタに蓄積されている値がＡ未満であると判定された場合（Ｎｏ）には、ＲＴＳ値の差分を標準差分Ｃ（本件の場合３である。）に設定して、ステップＳ２１にジャンプする。
【０２３１】
Ｓ２７．ステップＳ２５において、ワーク・レジスタに蓄積されている値がＡ以上であるとち判定された場合（Ｙｅｓ）には、ＲＴＳ値の差分を（Ｃ＋１）に設定する。
【０２３２】
Ｓ２８．次いで、ワーク・レジスタの値から許容値Ａを減算してステップＳ２１にジャンプする。
【０２３３】
このようにして、図８（ハ）に示したネットワーク・クロックのＲＴＳ値の差分系列が生成される。
【０２３４】
ここで、送信ＲＴＳ値の差分が４の時にワーク・レジスタをリセットし、送信ＲＴＳ値の差分が標準差分の時にワーク・レジスタをリセットせず、蓄積値にＢを加算した値がＡ未満なら標準差分Ｃを設定し、蓄積値にＢを加算した値がＡ以上なら差分を（Ｃ＋１）に設定した後で蓄積値からＡを減算し、上記処理を継続するのは、Ａ回のＲＴＳ値生成の内で標準差分とはならない回数をＢ回に設定するためである。
【０２３５】
さて、ここまでにおいて機能毎に本発明の周波数情報生成回路の第一の実施の形態から第三の実施の形態を説明してきたが、図１、図３及び図７を見ると、送信ＲＴＳ値切替回路と送信ＲＴＳ値／ＲＴＳ値差分監視回路の部分が類似はしているが正確には同じではないことが判る。しかし、この差は本質的ではなく、図１、図３及び図７において同一の送信ＲＴＳ値切替回路と送信ＲＴＳ値／ＲＴＳ値差分監視回路を適用することができる。以降、暫くの間この点について説明する。
【０２３６】
図１０は、本発明の周波数情報生成回路の第一の実施の形態の変形である。
【０２３７】
図１０において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する送信ＲＴＳ値切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０２３８】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値の生成周期を決定するＮ進カウンタである。
【０２３９】
３は、ネットワークから抽出される周波数ｆＮ  のクロックを１／Ｘ分周した、周波数ｆＮｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。上記ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０２４０】
５ａは、ネットワーク・クロックに同期したＲＴＳ値を生成するネットワーク・クロックのＲＴＳ値生成回路で、基本的には、図１７に示したフローチャートに沿って動作する。
【０２４１】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングでｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０２４２】
９は、入力ＣＢＲ信号の復帰直前のＲＴＳ値生成の周期に後述する切替回路が選択したネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、入力ＣＢＲ信号の復帰直後のＲＴＳ値生成の周期に該切替回路が選択しようとする入力ＣＢＲ信号に同期したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と入力ＣＢＲ信号の復帰後の入力ＣＢＲ信号に同期したＲＴＳ値を加算する入力ＣＢＲ信号のＲＴＳ値への基底値加算回路である。
【０２４３】
１０−１は、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９の出力と、ネットワーク・クロックのＲＴＳ値生成回路５ａの出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０２４４】
１０−２は、入力ＣＢＲ復帰信号を一方の入力端子に受け、論理レベル“１”の信号をもう一方の入力端子に受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、１０−１切替回路に選択信号として供給されると共に、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に基底値を加算する期間を規定する信号として供給される。
【０２４５】
１０−３は、入力ＣＢＲ復帰信号を論理反転するインバータである。
【０２４６】
１０−４は、後述する比較回路の出力パルスによってセットされ、インバータ１０−３の出力によってリセットされる、リセット優先のセット・リセット・フリップ・フロップである。
【０２４７】
尚、切替回路１０−１、論理積回路１０−２、インバータ１０−３及びセット・リセット・フリップ・フロップ１０−４は、送信ＲＴＳ値切替回路１０を構成する要素である。
【０２４８】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。フリップ・フロップ１１−１の出力が、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に供給される１ＲＴＳ周期前に選択されて送信されたＲＴＳ値である。
【０２４９】
１１−２は、切替回路１０−１が１ＲＴＳ周期前に出力したＲＴＳ値と現在選択しているＲＴＳ値との差分を求める減算回路である。
【０２５０】
１１−３は、減算回路１１−２の出力と特定のＲＴＳ値の差分値４とを比較して、両者が一致した時にパルスを出力する比較回路である。
【０２５１】
尚、フリップ・フロップ１１−１、減算回路１１−２及び比較回路１１−３は、送信ＲＴＳ値／ＲＴＳ値差分監視回路を構成する要素である。
【０２５２】
そして、セル・アセンブリ回路１の出力がＡＴＭネットワークへと送出されるセルである。
【０２５３】
図１の構成と、図１０の構成の差は、送信ＲＴＳ値の差分が４であるか否かを判定する減算回路１１−２及び比較回路１１−３、入力ＣＢＲ復帰信号を論理反転するインバータ１０−３、比較回路１１−３の出力でセットされインバータ１０−３の出力でリセットされるセット・リセット・フリップ・フロップ１０−４の有無と、論理積回路１０−２にセット・リセット・フリップ・フロップ１０−４の出力が供給されるか、固定の論理レベル“１”の信号が供給されるかである。
【０２５４】
しかし、上記の差は、ＲＴＳ値の切替タイミングを入力ＣＢＲ復帰信号の論理レベルが変化するタイミングにするか、送信ＲＴＳ値の差分が４となった時にするかの違いだけで、図１の構成の基本動作である入力ＣＢＲ信号の復帰前後における送信ＲＴＳ値の跳躍の吸収には何等影響がない。ここでは詳細なタイムチャートを示して検証することは省略するが、図２と同様なタイムチャートを作成すれば容易に確認することができる。
【０２５５】
従って、入力ＣＢＲ信号の復帰前後における送信ＲＴＳ値の跳躍の吸収という動作については図１の構成と図１０の構成は等価である。
【０２５６】
図１１は、本発明の第三の実施の形態の変形である。
【０２５７】
図１１において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０２５８】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値の生成周期を決定するＮ進カウンタである。
【０２５９】
３は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆｎｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。尚、ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０２６０】
４は、ネットワーク・クロックに同期したＲＴＳ値を生成するためのネットワーク・クロックのＲＴＳ値の差分を生成する、ネットワーク・クロックのＲＴＳ値差分生成回路で、この動作を説明するフローチャートは既に図９に示している。
【０２６１】
５は、ネットワーク・クロックのＲＴＳ値生成回路で、この場合にはネットワーク・クロックのＲＴＳ値差分生成回路の出力に１ＲＴＳ周期前に送信したＲＴＳ値を加算する加算回路で構成される。
【０２６２】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングにｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０２６３】
１０−１は、ラッチ回路６の出力と、ネットワーク・クロックのＲＴＳ値生成回路５の出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０２６４】
１０−２は、入力ＣＢＲ信号の復帰信号を一方の入力端子に受け、もう一方の入力端子に後述するセット・リセット・フリップ・フロップの出力を受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、切替回路１０−１に選択信号として供給される。
【０２６５】
１０−３は、入力ＣＢＲ復帰信号を論理反転するインバータである。
【０２６６】
１０−４は、後述する比較回路の出力パルスによってセットされ、インバータ１０−３の出力によってリセットされる、リセット優先のセット・リセット・フリップ・フロップである。
【０２６７】
尚、切替回路１０−１、論理積回路１０−２、インバータ１０−３及びセット・リセット・フリップ・フロップ１０−４は、送信ＲＴＳ値切替回路１０を構成する要素である。
【０２６８】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。
【０２６９】
１１−２は、切替回路１０−１が１ＲＴＳ周期前に出力したＲＴＳ値と現在選択しているＲＴＳ値との差分を求める減算回路である。
【０２７０】
１１−３は、減算回路１１−２の出力と特定のＲＴＳ値の差分値４とを比較して、両者が一致した時にパルスを出力する比較回路である。
【０２７１】
尚、フリップ・フロップ１１−１、減算回路１１−２及び比較回路１１−３は、送信ＲＴＳ値／ＲＴＳ値差分監視回路１１を構成する要素である。
【０２７２】
１２−１は、入力ＣＢＲ断信号と、比較回路１１−３の出力を受けて両者の論理積演算をする論理積回路である。論理積回路１２−１の出力がネットワーク・クロックのＲＴＳ値差分生成回路に供給されると、ネットワーク・クロックのＲＴＳ値差分生成回路４が生成する差分値を、送信ＲＴＳ値の如何にかかわらず標準差分である３に設定する。
【０２７３】
尚、論理積回路１２−１はネットワーク・クロックのＲＴＳ値差分生成制御回路１２の構成要素である。
【０２７４】
そして、セル・アセンブリ回路１の出力がＡＴＭネットワークへと送出される。セルである
図７の構成と、図１１の構成の差は、入力ＣＢＲ復帰信号を論理反転するインバータ１０−３、比較回路１１−３の出力でセットされインバータ１０−３の出力でリセットされるセット・リセット・フリップ・フロップ１０−４の有無と、論理積回路１０−２にセット・リセット・フリップ・フロップ１０−４の出力が供給されるか、固定の論理レベル“１”の信号が供給されるかである。
【０２７５】
しかし、上記の差は、ＲＴＳ値の切替タイミングを入力ＣＢＲ復帰信号の論理レベルが変化するタイミングにするか、送信ＲＴＳ値の差分が４となった時にするかの違いだけで、図７の構成の基本動作である入力ＣＢＲ信号の断前後における送信ＲＴＳ値の跳躍の吸収には何等影響がない。ここでは詳細なタイムチャートを示して検証することは省略するが、図８と同様なタイムチャートを作成すれば容易に確認することができる。
【０２７６】
従って、入力ＣＢＲ信号の復帰前後における送信ＲＴＳ値の跳躍の吸収という動作については図７の構成と図１１の構成は等価である。
【０２７７】
一方、本発明の第二の実施の形態である図３の構成では、切替回路１０−１、論理積回路１０−２、インバータ１０−３、セット・リセット・フリップ・フロップ１０−４よりなる完全な送信ＲＴＳ値切替回路と、フリップ・フロップ１１−１、減算回路１１−２、比較回路１１−３よりなる完全な送信ＲＴＳ値／ＲＴＳ値差分監視回路を備えている。
【０２７８】
即ち、切替回路１０−１、論理積回路１０−２、インバータ１０−３、セット・リセット・フリップ・フロップ１０−４よりなる送信ＲＴＳ値切替回路と、フリップ・フロップ１１−１、減算回路１１−２、比較回路１１−３よりなる送信ＲＴＳ値／ＲＴＳ値差分監視回路は、本発明の第一の実施の形態、第二の実施の形態及び第三の実施の形態に共通に適用できるものである。
【０２７９】
従って、既に説明した本発明の３つの実施の形態は次の回路に統一することができる。
【０２８０】
図１２は、本発明の第四の実施の形態である。
【０２８１】
図１２において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０２８２】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値の生成周期を決定するＮ進カウンタである。
【０２８３】
３は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆｎｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。尚、ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０２８４】
４は、ネットワーク・クロックに同期したＲＴＳ値を生成するためのネットワーク・クロックに同期したＲＴＳ値の差分を生成する、ネットワーク・クロックのＲＴＳ値差分生成回路で、このフローチャートは既に図９において示している。
【０２８５】
５は、ネットワーク・クロックのＲＴＳ値生成回路で、この場合にはネットワーク・クロックのＲＴＳ値差分生成回路４の出力に１ＲＴＳ周期前に送信したＲＴＳ値を加算する加算回路で構成される。
【０２８６】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングにｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０２８７】
７は、ラッチ回路６が出力する入力ＣＢＲ信号に同期したＲＴＳ値のＲＴＳ周期毎の差分を検出し、入力ＣＢＲ信号の復帰以前は差分が４の時に後述する入力ＣＢＲ信号のＲＴＳ値系列保持レジスタに蓄積されている入力ＣＢＲ信号のＲＴＳ値系列をリセットする信号を出力する、入力ＣＢＲ信号のＲＴＳ値差分検出回路である。
【０２８８】
８は、入力ＣＢＲ信号に同期したＲＴＳ値をＲＴＳ周期毎に蓄積する、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタである。
【０２８９】
９は、入力ＣＢＲ信号の復帰直前のＲＴＳ値の周期に後述する切替回路が選択したネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、入力ＣＢＲ信号の復帰直後のＲＴＳ値の周期に該切替回路が選択しようとする入力ＣＢＲ信号に同期したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と入力ＣＢＲ信号の復帰後の入力ＣＢＲ信号に同期したＲＴＳ値を加算する入力ＣＢＲ信号のＲＴＳ値への基底値加算回路である。
【０２９０】
１０−１は、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９の出力と、ネットワーク・クロックのＲＴＳ値生成回路５ａの出力の一方を選択する切替回路である。切替回路１０−１の出力は、セル・アセンブリ回路１に供給されてＣＳＩビットに多重化される。
【０２９１】
１０−２は、入力ＣＢＲ信号の復帰信号を一方の入力端子に受け、後述するセット・リセット・フリップ・フロップの出力信号をもう一方の入力端子に受けて両者の論理積演算をする論理積回路である。論理積回路１０−２の出力が、切替回路１０−１に選択信号として供給されると共に、入力ＣＢＲのＲＴＳ値系列レジスタ８にＲＴＳ値系列をリセットする期間を規定する信号として供給され、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に基底値を加算する期間を規定する信号として供給される。
【０２９２】
１０−３は、入力ＣＢＲ復帰信号を論理反転するインバータである。
【０２９３】
１０−４は、後述する比較回路の出力パルスによってセットされ、インバータ１０−３の出力によってリセットされる、リセット優先のセット・リセット・フリップ・フロップである。
【０２９４】
尚、切替回路１０−１、論理積回路１０−２、インバータ１０−３及びセット・リセット・フリップ・フロップ１０−４は、送信ＲＴＳ値切替回路１０を構成する要素である。
【０２９５】
１１−１は、切替回路１０−１の出力を１ＲＴＳ周期遅延させるフリップ・フロップである。
【０２９６】
１１−２は、切替回路１０−１が１ＲＴＳ周期前に出力したＲＴＳ値と現在選択しているＲＴＳ値との差分を求める減算回路である。
【０２９７】
１１−３は、減算回路１１−２の出力と特定のＲＴＳ値の差分値４とを比較して、両者が一致した時にパルスを出力する比較回路である。
【０２９８】
尚、フリップ・フロップ１１−１、減算回路１１−２及び比較回路１１−３は、送信ＲＴＳ値／ＲＴＳ値差分監視回路１１を構成する要素である。
【０２９９】
既に詳述したように、この構成で、従来の周波数情報生成回路の問題点を全て解決できて、入力ＣＢＲ信号の復帰時の送信ＲＴＳ値及びＲＴＳ値の差分系列周期の跳躍を解消し、入力ＣＢＲ信号の断時の送信ＲＴＳ値の差分系列周期の跳躍を解消することができる周波数情報生成回路の構成となる。
【０３００】
即ち、図１２の構成が本発明の周波数情報生成回路の一般形を示すものであるが、図１２の切替回路１０−１、論理積回路１０−２、インバータ１０−３、セット・リセット・フリップ・フロップ１０−４より成る回路を改めて送信ＲＴＳ値切替回路１０とし、図１２のフリップ・フロップ１１−１、減算回路１１−２、比較回路１１−３より成る回路を改めて送信ＲＴＳ値／ＲＴＳ値差分監視回路１１とし、論理積回路１２−１より成る回路を改めて公称周波数のＲＴＳ差分生成制御回路として図１２を描き直せば本発明の周波数情報生成回路の一般形が得られる。
【０３０１】
図１３は、本発明の周波数情報生成回路の一般形である。実質的には、図１２の構成を描き直したものであるが、本発明の周波数情報生成回路の一般形の構成について敢えて記載しておくことにする。
【０３０２】
図１３において、１は入力ＣＢＲ信号をＩＴＵ勧告のＡＡＬタイプ１でセル化し、後述する切替回路が出力する送信ＲＴＳ値をＣＳＩビットに多重するセル・アセンブリ回路である。
【０３０３】
２は、入力ＣＢＲ信号から抽出されて入力ＣＢＲ信号に同期している、周波数ｆＳ  なるクロック信号をクロックとして自走でＮ進カウントし、ＲＴＳ値の生成周期を決定するＮ進カウンタである。
【０３０４】
３は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆＮｘのクロック信号をクロックとして自走でｐビットのカウントを行なうｐビット・カウンタである。尚、ＩＴＵ勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０３０５】
４は、ネットワーク・クロックに同期したＲＴＳ値を生成するための、ネットワーク・クロックに同期したＲＴＳ値の差分を生成する、ネットワーク・クロックのＲＴＳ値差分生成回路で、図９に示したフローチャートに沿って動作している。
【０３０６】
５は、ネットワーク・クロックのＲＴＳ値生成回路で、この場合にはネットワーク・クロックのＲＴＳ値差分生成回路４の出力に１ＲＴＳ周期前に送信したＲＴＳ値を加算する加算回路で構成される。
【０３０７】
６は、Ｎ進カウンタ２が所定のカウント値をカウントするタイミングにｐビット・カウンタ３のカウント値をラッチするラッチ回路である。
【０３０８】
７は、ラッチ回路６が出力する入力ＣＢＲ信号に同期したＲＴＳ値のＲＴＳ周期毎の差分を検出し、入力ＣＢＲ信号の復帰以前は差分が４の時に後述する入力ＣＢＲ信号のＲＴＳ値系列保持レジスタに蓄積されている入力ＣＢＲ信号に同期したＲＴＳ値系列をリセットする信号を出力する、入力ＣＢＲ信号のＲＴＳ値差分検出回路である。
【０３０９】
８は、入力ＣＢＲ信号に同期したＲＴＳ値をＲＴＳ周期毎に蓄積する、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタである。
【０３１０】
９は、入力ＣＢＲ信号の復帰直前のＲＴＳ値の周期に後述する切替回路が選択したネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、入力ＣＢＲ信号の復帰直後のＲＴＳ値の周期に該切替回路が選択しようとする入力ＣＢＲ信号に同期したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と入力ＣＢＲ信号の復帰後の入力ＣＢＲ信号に同期したＲＴＳ値を加算する入力ＣＢＲ信号のＲＴＳ値への基底値加算回路である。
【０３１１】
１０は、入力ＣＢＲ復帰信号と、後述する送信ＲＴＳ値／ＲＴＳ値差分監視回路がＲＴＳ値の差分が４であることを検出して出力するパルスを受け、送信ＲＴＳ値の切替を行なうと共に、入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８に入力ＣＢＲ信号のＲＴＳ値差分検出回路７が差分４を検出して出力するパルスによって保持している入力ＣＢＲ信号の系列をリセットする期間を指示し、入力ＣＢＲ信号のＲＴＳ値への基底値加算回路９に基底値の演算と入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ８が出力するＲＴＳ値への加算を行なう期間を指示する送信ＲＴＳ値切替回路である。
【０３１２】
１１は、１ＲＴＳ周期前に送信したＲＴＳ値と、１ＲＴＳ周期前に送信したＲＴＳ値と現在の選択ＲＴＳ値の差分を監視していて、１ＲＴＳ周期前に送信したＲＴＳ値をネットワーク・クロックのＲＴＳ値生成回路５に供給し、送信ＲＴＳ値の差分が４であることを検出したパルスを送信ＲＴＳ値切替回路１０に供給する送信ＲＴＳ値／差分監視回路である。
【０３１３】
１２は、送信ＲＴＳ値切替回路１０が出力する切替状態を示す信号と、送信ＲＴＳ値／ＲＴＳ値差分監視回路１１が出力するＲＴＳ値の差分が４になったことを示す信号を受けて、ネットワーク・クロックのＲＴＳ値差分生成部４の差分生成動作を制御するネットワーク・クロックのＲＴＳ値差分生成制御部である。
【０３１４】
そして、送信ＲＴＳ値切替部１０の出力がセル・アセンブリ回路１に供給されて、送信ＲＴＳ値がＣＳＩビットに多重化されて送出される。
【０３１５】
さて、ここまではＡＴＭ通信方式の送信側における周波数情報生成回路について説明してきた。
【０３１６】
一方、ＡＴＭ通信方式の受信側における周波数情報再生回路は、図１６にて説明した通り、純粋に周波数情報即ちＲＴＳ値を再生する部分と、再生されたＲＴＳ値を基にクロック信号を再生する部分とで構成されるが、純粋の周波数情報を再生する部分については、基本的には、送信側における周波数情報生成回路と同じである。
【０３１７】
即ち、受信セルから抽出したＲＴＳ値（以降、受信セルのＲＴＳ値と記載することがある。）とネットワークから抽出されるクロック信号を１／Ｘ分周したクロックで、再生すべきＣＢＲ信号の公称周波数になるように生成したネットワーク・クロックに同期したＲＴＳ値（以降、送信側と同様に、ネットワーク・クロックのＲＴＳ値と記載することがある。尚、このＲＴＳ値は、表現を改めると、ネットワークから抽出されるクロックに同期して生成した、入力ＣＢＲ信号の公称周波数に相当するＲＴＳ値ということができる。）の一方を選択することは、送信側において入力ＣＢＲ信号に同期したＲＴＳ値と、ネットワークから抽出されるクロック信号を１／Ｘ分周したクロックで生成した、入力ＣＢＲ信号の公称周波数に相当する、ネットワーク・クロックに同期したＲＴＳ値の一方を選択することと同じである。
【０３１８】
従って、受信セルから抽出したＲＴＳ値とネットワーク・クロックに同期したＲＴＳ値との切替時にＲＴＳ値やＲＴＳ値の差分系列周期に跳躍が生ずる恐れがあることも、送信側における周波数情報生成回路と同じであり、しかも、受信セルから抽出したＲＴＳ値とネットワーク・クロックに同期したＲＴＳ値との切替時のＲＴＳ値やＲＴＳ値の差分系列周期の跳躍を解消する技術も、送信側における周波数情報生成回路と同じである。そして、周波数情報生成回路の構成と動差については、既に詳細に説明している。
【０３１９】
そこで、受信側の周波数情報再生回路における受信セルから抽出したＲＴＳ値とネットワーク・クロックに同期したＲＴＳ値との切替時のＲＴＳ値やＲＴＳ値の差分系列周期の跳躍を解消する技術については、送信側の周波数情報生成回路の検討の最終結果のみに対応する発明の実施の形態として記載するに止めておきたい。
【０３２０】
図１４は、本発明の周波数情報再生回路の実施の形態である。
【０３２１】
図１４において、２１は、ＩＴＵ勧告のＳＡＲ−ＰＤＵヘッダのＳＮＰフィールドによるＳＮフィールドの保護及びＳＮフィールドのＳＣ値の連続生成回路を確認するＳＮ／ＳＮＰ処理部である。
【０３２２】
２２は、ＡＴＭネットワーク上で発生する遅延（ＣＤＶ（Ｃｅｌｌ  Ｄｅｌａｙ  Ｖａｒｉａｔｉｏｎ）  を吸収するためのＣＤＶ吸収バッファである。
【０３２３】
２３は、ＳＮ／ＳＮＰ処理部が出力するセルを元に、偶数番目のセルのＳＡＲ−ＰＤＵヘッダのＳＮフィールドのＣＳＩビットから送信側でセルに多重したＲＴＳ値を抽出するＲＴＳ値抽出回路である。
【０３２４】
２４は、ネットワーク・クロックに同期したＲＴＳ値を生成するための、ネットワーク・クロックに同期したＲＴＳ値の差分を生成するネットワーク・クロックのＲＴＳ値差分生成回路で、送信側と同様に、図９に示したフローチャートに沿って動作している。
【０３２５】
２５は、ネットワーク・クロックのＲＴＳ値生成回路で、送信側のネットワーク・クロックのＲＴＳ値生成回路と同様に、ネットワーク・クロックのＲＴＳ値差分生成回路２４の出力に１ＲＴＳ周期前に選択したＲＴＳ値を加算する加算回路で構成される。
【０３２６】
２６は、ＲＴＳ値抽出回路２３が出力する受信セルから抽出したＲＴＳ値のＲＴＳ周期毎の差分を検出し、受信セルからのＲＴＳ値抽出が不可能な時には、ＲＴＳ値の差分が４の時に後述する受信セルのＲＴＳ値系列保持レジスタに蓄積されている受信セルから抽出したＲＴＳ値系列をリセットする信号を出力する受信セルのＲＴＳ値差分検出回路で、送信側における入力ＣＢＲ信号のＲＴＳ値差分検出回路（図１３の符号７）と同じものである。
【０３２７】
２７は、受信セルから抽出したＲＴＳ値をＲＴＳ周期毎に蓄積する、受信セルのＲＴＳ値系列保持レジスタである。
【０３２８】
２８は、受信セルからＲＴＳ値を抽出不可能な時に後述する受信／自走ＲＴＳ値選択回路が選択するネットワーク・クロックに同期したＲＴＳ値（仮にＤとする）と、受信セルからのＲＴＳ値の正常取得が可能になった直後に該受信／自走ＲＴＳ値選択回路が選択しようとする受信セルから抽出したＲＴＳ値（仮にＥとする。）とによって（３）式で定義される基底値を生成し、該基底値と受信セルからのＲＴＳ値抽出が可能になった後の受信セルから抽出されたＲＴＳ値を加算する受信セルのＲＴＳ値への基底値加算回路で、送信側の入力ＣＢＲ信号のＲＴＳ値への基底値加算回路と同じものである。
【０３２９】
２９は、受信セルからのＲＴＳ値抽出可能／不可信号と、後述する選択ＲＴＳ値／ＲＴＳ値差分検出回路が選択ＲＴＳ値の差分が４であることを検出して出力するパルスを受け、選択ＲＴＳ値の切替を行なうと共に、受信セルのＲＴＳ値系列保持レジスタ２７に受信セルのＲＴＳ値差分検出回路２６が差分４を検出して出力するパルスによって保持しているＲＴＳ値の系列をリセットする期間を指示し、受信セルのＲＴＳ値への基底値加算回路２８に基底値の演算と受信セルのＲＴＳ値系列保持レジスタ２７が出力するＲＴＳ値への加算を行なう期間を指示する受信／自走ＲＴＳ値選択回路で、送信側における送信ＲＴＳ値切替回路（図１３の符号１０）と同じものである。
【０３３０】
３０は、１ＲＴＳ周期前に選択して出力したＲＴＳ値と現周期の選択ＲＴＳ値の差分を監視していて、１ＲＴＳ周期前に選択して出力したＲＴＳ値該ネットワーク・クロックのＲＴＳ値生成回路２５に供給し、選択ＲＴＳ値の差分が４であることを検出したパルスを受信／自走ＲＴＳ値選択回路２９に供給する選択ＲＴＳ値／差分監視回路で、送信側の送信ＲＴＳ値／ＲＴＳ値差分監視回路（図１３の符号１１）と同じものである。
【０３３１】
３１は、受信／自走ＲＴＳ値選択回路２９が受信セルから抽出したＲＴＳ値を選択していることを示す信号を受けている時に、選択ＲＴＳ値／ＲＴＳ値差分監視回路が差分４を検出して出力するパルスを通過させるネットワーク・クロックのＲＴＳ値差分生成制御回路で、送信側のネットワーク・クロックのＲＴＳ値差分生成制御回路（図１３の符号１２）と同じものである。
【０３３２】
３２は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆＮＸのクロック信号をクロックとしてカウントするｐビット・カウンタで、従来の構成におけるｐビット・カウンタ（図１６の符号６５）と同じものである。尚、ＩＴＵの上記勧告ではｐ＝４と規定されているので、このカウンタは１６進カウンタである。
【０３３３】
３３は、受信／自走ＲＴＳ値選択回路２９が出力するＲＴＳ値とｐビット・カウンタ３２が出力するカウント値を比較して、一致がとれた時にパルスを出力する比較回路で、従来の構成における比較回路（図１６の符号６６）と同じものである。尚、ｐビット・カウンタ３２が１６進カウンタであることから、該比較回路がパルスを出力するのは１６カウントに１回である。
【０３３４】
３４は、ネットワークから抽出される周波数ｆＮ  のクロック信号を１／Ｘ分周した、周波数ｆＮＸのクロック信号をクロックとしてカウントしてＲＴＳ値の再生周期を決定するＭ進カウンタで、従来の構成におけるＭ進カウンタ（図１６の符号６７）と同じものである。これは、既に説明したように、〔（Ｎ×ｆＮＸ／ｆＳ  ）  −８〕進カウンタである。
【０３３５】
３５は、比較回路３３及びＭ進カウンタ３４の出力の論理積演算をする論理積回路で、該論理積回路の出力が受信側でクロックを再生するために必要な周波数情報となる。尚、該論理積回路は、正確には１個の論理積回路ではなく、ｐ個の論理積回路の集合によって構成されるもので、このことは従来の技術の欄で説明している。
【０３３６】
３６は、受信側で使用するクロックを再生する位相ロック・ループで、位相比較回路３６−１、低域通過ろ波器３６−２、電圧制御発振器３６−３及び１／Ｎ分周回路３６−４によって構成される。
【０３３７】
位相ロック・ループ３６では、論理積回路３５が出力する周波数情報と、電圧制御発振器３６−３の出力を１／Ｎ分周する１／Ｎ分周回路３６−４の出力との位相を比較し、位相比較回路３６−１の出力を低域ろ波器３６−２に通すことによって両者の位相差に対応した直流電圧を生成し、低域ろ波器３６−２が出力する直流電圧によって電圧制御発振器３６−３の発振周波数を制御するという帰還ループが構成されている。これによって、再生されたＲＴＳ値に対応したクロックを再生して、受信側の各機能回路にクロックを供給することができる。
【０３３８】
そして、ＣＤＶ吸収バッファ２２は位相ロック・ループ３６が再生したクロックによって、蓄積したセルを読み出して、後段の回路にＣＢＲ信号として供給する。
【０３３９】
上記の構成を備えることにより、周波数情報であるＲＴＳ値を再生する部分は送信側の周波数情報生成回路と同じ動作をすることができるので、受信セルから抽出したＲＴＳ値への選択に移行する際のＲＴＳ値及びＲＴＳ値の差分系列周期の跳躍を解消することができ、ネットワーク・クロックに同期したＲＴＳ値への選択に移行する際のＲＴＳ値の差分系列周期の跳躍を解消することができる。
【０３４０】
上記のようにして選択されたＲＴＳ値を基準に位相ロック・ループ３６においてクロック信号の再生を行なうので、位相ロック・ループ３６において同期外れを起こすことがなく、ジッタ特性の劣化もなく、安定なクロック信号を再生することが可能になる。
【０３４１】
さて、上記においては、入力ＣＢＲ信号がデジタル・テレビジョン信号の１つであるしりある・デジタルＮＴＳＣコンポジット信号である場合を例に説明をしてきたが、入力ＣＢＲ信号はこれには限定されない。
【０３４２】
例えば、ハイビジョン信号の場合には、
ｆＳ  ＝３６０ＭＨｚ、
ｆＮＸ＝６２２．０８ＭＨｚ、
であり、
Ａ＝１２５、
Ｂ＝１０３、
Ｃ＝１３
で、標準差分値と異なる差分値は１２（Ｃ−１）となる。
【０３４３】
従って、標準差分値が３で、標準差分値と異なる差分値が４であることには限定されないことになる。この場合、上記Ｎ、Ｍにも変更が出る。
【０３４４】
しかし、上記パラメタは設計事項であるので、例えば図１２のＮ進カウンタのＮ、図１４のＭ進カウンタのＭの設定を変更し、図１２の比較回路１１−３に供給する基準値を１２に設定すれば、これまでに示してきた構成は上記システムにも適用することができる。
【０３４５】
そして、これら２つの方式をを併せて考える時には、標準差分とは異なる差分は（Ｃ±１）であると認識すればよい。
【０３４６】
【発明の効果】
本発明の第一の手段によれば、入力ＣＢＲ信号の断からの復帰直前に送信されたＲＴＳ値と入力ＣＢＲ信号復帰直後に送信されるＲＴＳ値との間の差分は、標準差分Ｃとなり、入力ＣＢＲ信号の復帰に伴うＲＴＳ値の跳躍は解消される。
【０３４７】
本発明の第二の手段によれば、入力ＣＢＲ信号の断からの復帰前後でのＲＴＳ値の跳躍は本発明の第一の手段と同様に解消される。
【０３４８】
又、入力ＣＢＲ信号が断の間に送信していたネットワーク・クロックに同期したＲＴＳ値の差分が（Ｃ±１）になるまで待機して切替を行なうので、入力ＣＢＲ信号の断からの復帰前後におけるＲＴＳ値の第一次差分系列の周期の跳躍も解消される。
【０３４９】
本発明の第三の手段によれば、入力ＣＢＲ信号が断になった時に送信されるネットワーク・クロックに同期したＲＴＳ値の差分系列を、入力ＣＢＲ信号が送信されている時に送信されている入力ＣＢＲ信号に同期したＲＴＳ値の差分系列に強制的に合わせていて、入力ＣＢＲ信号が断になった時に入力ＣＢＲ信号に同期するＲＴＳ値の差分系列に差分系列に従ってネットワーク・クロックに同期したＲＴＳ値を生成し、入力ＣＢＲ復帰信号によって切替を行なうので、切替前後におけるＲＴＳ値の第一次差分系列の周期の跳躍は解消される。
【０３５０】
上記手段は、送信側において入力ＣＢＲ信号が断から復帰する時に送信ＲＴＳ値及び送信ＲＴＳ値の第一次差分系列の周期の跳躍を解消する技術、送信側において入力ＣＢＲ信号が断になった時に送信ＲＴＳ値の第一次差分系列の周期の跳躍を解消する技術であるが、全く同じ技術は受信側においても適用することができる。
【０３５１】
即ち、受信側において上記第一の手段と同様な技術を適用し、受信セルからのＲＴＳ値の正常取得が可能になる直前に再生していたネットワーク・クロックに同期したＲＴＳ値と、受信セルからのＲＴＳ値の正常取得が可能になった直後に再生する予定であった受信セルから抽出したＲＴＳ値とから（３）式で定義される基底値を求め、基底値と受信セル復帰後に再生する予定であった受信セルから抽出したＲＴＳ値とを加算して実際の再生ＲＴＳ値とすれば、実際に再生されるＲＴＳ値と受信セルからのＲＴＳ値の正常取得が可能になる直前に再生されたＲＴＳ値との差分は必ず標準差分Ｃとなり、受信セルからのＲＴＳ値の正常取得が可能になることに伴うＲＴＳ値の跳躍は解消される。
【０３５２】
又、受信側において上記第二の手段と同様に、受信セルのＲＴＳ値の差分検出回路と、受信セルのＲＴＳ値の系列を保持するレジスタと、受信セルのＲＴＳ値への上記基底値加算回路とを備え、受信セルからのＲＴＳ値の正常取得が可能になった後に、前のＲＴＳ値生成周期におけるネットワーク・クロックに同期したＲＴＳ値と今の周期における受信セルから抽出したＲＴＳ値との差分が（Ｃ±１）になる時を切替タイミングとし、切替タイミングまでは、受信セルから抽出したＲＴＳ値の差分が標準差分Ｃと異なる（Ｃ±１）の時だけ受信セルのＲＴＳ値の系列を保持するレジスタの蓄積内容をリセットし、上記切替タイミング後は受信セルのＲＴＳ値の系列を保持するレジスタから読み出されるＲＴＳ値に基底値を加算して出力し、受信セルのＲＴＳ値への上記基底値加算回路の出力を選択して送信する技術を適用すれば、受信セルからのＲＴＳ値抽出が可能になる前後でのＲＴＳ値の跳躍は上記と同様に解消される。
【０３５３】
又、受信セルからのＲＴＳ値の正常取得が不可能な間に再生していたネットワーク・クロックに同期したＲＴＳ値の差分が（Ｃ±１）になるまで待機して切替を行なうので、受信セルからのＲＴＳ値の正常取得が可能になる前後におけるＲＴＳ値の第一次差分系列の周期の跳躍も解消される。
【０３５４】
更に、受信側において上記第三の手段と同様に、ネットワーク・クロックのＲＴＳ値生成回路を、ネットワーク・クロックのＲＴＳ値の差分生成回路と、該ネットワーク・クロックのＲＴＳ値の差分生成回路の出力と前の周期に送信したＲＴＳ値とでネットワーク・クロックのＲＴＳ値を生成する回路とに分離し、前の周期に再生したＲＴＳ値と今の周期に再生しようとするＲＴＳ値の差分が（Ｃ±１）の時には該ネットワーク・クロックのＲＴＳ値の差分生成回路をリセットし、受信セルより抽出したＲＴＳ値からネットワーク・クロックに同期したＲＴＳ値への切替を行なう技術を適用すれば、受信セルからのＲＴＳ値の抽出が不可能になった時に再生されるネットワーク・クロックに同期したＲＴＳ値の差分系列を、受信セルより再生されているＲＴＳ値の差分系列に強制的に合わせていて、受信セルからのＲＴＳ値の抽出が不可能になった時に受信セルより抽出したＲＴＳ値の差分系列に強制的に合わされている差分系列に従ってネットワーク・クロックに同期したＲＴＳ値を生成し、受信セルからのＲＴＳ値の正常取得が不可能になったことを示す信号によって切替を行なうので、切替前後におけるＲＴＳ値の第一次差分系列の周期の跳躍は解消される。
【図面の簡単な説明】
【図１】本発明の周波数情報生成回路の第一の実施の形態。
【図２】入力ＣＢＲ信号復帰時のＲＴＳ値及びＲＴＳ値の跳躍の吸収を説明する図。
【図３】本発明の周波数情報生成回路の第二の実施の形態。
【図４】入力ＣＢＲ信号復帰時のＲＴＳ値及びＲＴＳ値の差分系列周期の跳躍の吸収を説明する図。
【図５】入力ＣＢＲ信号のＲＴＳ値生成側の動作の概要。
【図６】送信ＲＴＳ値切替動作の概要。
【図７】本発明の周波数情報生成回路の第三の実施の形態。
【図８】入力ＣＢＲ信号のＲＴＳ値からネットワーク・クロックのＲＴＳ値への切替時のＲＴＳ値の差分系列周期の跳躍の吸収を示す図。
【図９】ネットワーク・クロックのＲＴＳ値差分生成回路の動作を説明するフローチャート。
【図１０】本発明の周波数情報生成回路の第一の実施の形態の変形。
【図１１】本発明の周波数情報生成回路の第三の実施の形態の変形。
【図１２】本発明の周波数情報生成回路の第四の実施の形態。
【図１３】本発明の周波数情報生成回路の一般形。
【図１４】本発明の周波数情報再生回路の実施の形態。
【図１５】従来の周波数情報生成回路。
【図１６】従来の周波数情報再生回路。
【図１７】ネットワーク・クロックのＲＴＳ値の生成方法。
【図１８】入力ＣＢＲ信号復帰時のＲＴＳ値とＲＴＳ値の差分系列周期の跳躍を説明する図。
【図１９】第一次差分系列の周期の定義。
【図２０】入力ＣＢＲ信号のＲＴＳ値からネットワーク・クロックのＲＴＳ値への切替時のＲＴＳ値の差分系列周期の跳躍を示す図。
【符号の説明】
１  セル・アセンブリ回路
２  Ｎ進カウンタ
３  ｐビット・カウンタ（ｐビットカウンタ）
４  ネットワーク・クロックのＲＴＳ値差分生成回路
５  ネットワーク・クロックのＲＴＳ値生成回路
５ａ  ネットワーク・クロックのＲＴＳ値生成回路
６  ラッチ回路
７  入力ＣＢＲ信号のＲＴＳ値への差分検出回路
８  入力ＣＢＲ信号のＲＴＳ値系列保持レジスタ
９  入力ＣＢＲ信号ＲＴＳ値への基底値加算回路
１０  送信ＲＴＳ値切替回路
１０−１  切替回路
１０−２  論理積回路
１０−３  インバータ
１０−４  セット・リセット・フリップ・フロップ
１１  送信ＲＴＳ値／ＲＴＳ値差分監視回路
１１−１  フリップ・フロップ
１１−２  減算回路
１１−３  比較回路
１２  ネットワーク・クロックのＲＴＳ値差分生成制御回路
１２−１  論理積回路
２１  ＳＮ／ＳＮＰ処理回路
２２  ＣＤＶ吸収バッファ
２３  ＲＴＳ値抽出回路
２４  ネットワーク・クロックのＲＴＳ値差分生成回路
２５  ネットワーク・クロックのＲＴＳ値生成回路
２６  受信セルのＲＴＳ値差分検出回路
２７  受信セルのＲＴＳ値系列保持レジスタ
２８  受信セルのＲＴＳ値への基底値加算回路
２９  受信／自走ＲＴＳ値選択回路
３０  選択ＲＴＳ値／ＲＴＳ値差分監視回路
３１  ネットワーク・クロックのＲＴＳ値差分生成制御回路
３２  ｐビット・カウンタ（ｐビットカウンタ）
３３  比較回路
３４  Ｍ進カウンタ（上位ビットカウンタ）
３５  論理積回路
３６  位相ロック・ループ
３６−１  位相比較回路
３６−２  低域通過ろ波器
３６−３  電圧制御発振器
３６−４  １／Ｎ分周回路
３７  ＲＴＳ値修正回路
５１  セル・アセンブリ回路
５２  Ｎ進カウンタ
５３  ｐビット・カウンタ（ｐビットカウンタ）
５４  ラッチ回路
５５  ネットワーク・クロックのＲＴＳ値生成回路
５６  セレクタ
６１  セル・デアセンブリ回路
６２  ＲＴＳ値抽出回路
６３  ネットワーク・クロックのＲＴＳ値生成回路
６４  セレクタ
６５  ｐビット・カウンタ（ｐビットカウンタ）
６６  比較回路
６７  Ｍ進カウンタ
６８  論理積回路
６９  位相ロック・ループ
６９−１  位相比較回路
６９−２  低域通過ろ波器
６９−３  電圧制御発振器
６９−４  １／Ｎ分周回路
【図１】
0003577254.tif 000002
【図２】
0003577254.tif 000003
【図３】
0003577254.tif 000004
【図４】
0003577254.tif 000005
【図５】
0003577254.tif 000006
【図６】
0003577254.tif 000007
【図７】
0003577254.tif 000008
【図８】
0003577254.tif 000009
【図９】
0003577254.tif 000010
【図１０】
0003577254.tif 000011
【図１１】
0003577254.tif 000012
【図１２】
0003577254.tif 000013
【図１３】
0003577254.tif 000014
【図１４】
0003577254.tif 000015
【図１５】
0003577254.tif 000016
【図１６】
0003577254.tif 000017
【図１７】
0003577254.tif 000018
【図１８】
0003577254.tif 000019
【図１９】
0003577254.tif 000020
【図２０】
0003577254.tif 000021