【事件の表示】
　特願２００１−３４７１７０「半導体装置」拒絶査定不服審判事件〔平成１５年　５月２３日出願公開、特開２００３−１５２５２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は、平成１３年１１月１３日の出願であって、平成１８年５月１８日付け拒絶理由通知に対して、同年７月２５日付けで手続補正がされたが、同年１１月２９日付けで拒絶査定され、これに対し、平成１９年２月８日に拒絶査定不服の審判が請求されるとともに、同日付けで手続補正がされたものである。
　
第２　補正却下の決定
［補正却下の決定の結論］
　　平成１９年２月８日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　上記手続補正（以下、「本件補正」という。）は補正前の特許請求の範囲の請求項１に記載された発明を、
　
　「半導体基板上の隣接した位置に形成された第１および第２のアナログ回路と、
　前記半導体基板上であって、前記第１および第２のアナログ回路を挟んだ位置に離れて配置された第１および第２のデジタル回路と、
　前記第１および第２のデジタル回路間の信号の伝送用に用いられ、前記第１および第２のアナログ回路の間を通る配線と、
　前記第１のデジタル回路の出力端子に接続されており、この出力端子の電圧に応じた電流を前記配線に供給する電流駆動手段と、
　前記第２のデジタル回路の入力端子に接続されており、前記配線に流れる電流を電圧に変換して前記入力端子に印加する電流−電圧変換手段と、
　を備え、共通の前記半導体基板上に、前記第１および第２のデジタル回路、前記配線、前記電流駆動手段、前記電流−電圧変換手段、前記第１および第２のアナログ回路を形成することを特徴とする半導体装置。」
　
という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、
ａ．補正前の特許請求の範囲の請求項１に記載された「アナログ回路」に関し、「半導体基板上の隣接した位置に形成された第１および第２の」と限定を付加し、
ｂ．補正前の特許請求の範囲の請求項１に記載された「第１および第２のデジタル回路」に関し、「前記半導体基板上であって、前記第１および第２のアナログ回路を挟んだ位置に離れて配置された」と限定を付加し、
ｃ．補正前の特許請求の範囲の請求項１に記載された「配線」に関し、「前記第１および第２のアナログ回路の間を通る」と限定を付加し、
特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び第４項第２号（補正の目的）の規定に適合している。
　
３．独立特許要件について
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
（２）引用発明
　原審の拒絶理由に引用された特開平４−１８６９１９号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「〔産業上の利用分野〕
　本発明は、インタフェイス回路に係り、特に消費電力が小さく、かつ高速信号の伝送に好適なインタフェイス回路に関する。
〔従来の技術〕
　高速なインタフェイス回路としては、エミッタフォロア回路を用いたいわゆる受端送端方式の第５図の回路が広く用いられている。第５図において、１０１は送信側の出力回路、１０３は送信側の出力回路の入力端子、５０１はエミッタフォロア回路用のトランジスタ、１１１は送信側の出力端子、１１０は信号線、１１３は浮遊容量、１０２は受信側の入力回路、１１２は受信側の入力端子、５０２はエミッタフォロア回路用の負荷抵抗、５０３は受信側の負荷抵抗の出力端子である。この回路における浮遊容量１１３による伝送速度の低下、つまり浮遊容量１１３による遅延時間Ｔｐｄは、送信側の出力回路１０１の出力信号の立上り時には、送信側の出力回路１０１の出力インピーダンス、すなわちエミッタフォロア回路用トランジスタ５０１のエミッタ抵抗ｒｅと信号線１１０の浮遊容量１１３で決まり、次式の関係で表される。
　Ｔｐｄ∝ｒｅＸＣ　・・・（１）
　ここで、Ｃは信号線の浮遊容量の値である。−方、出力信号の立下がり時には、受信側の入力回路１０２の入力インピーダンスＲＬ、つまり負荷抵抗５０２と浮遊容量１１３で決まり、次式の関係で表される。
　Ｔｐｄ∝ＲＬＸＣ　・・・（２）
　したがって、出力回路１０１の出力信号の立上り時には、トランジスタ５０１のエミッタ抵抗ｒｅが非常に小さいため、浮遊容量１１３があっても高速な伝送が可能である。また出力信号の立ち下がり時も負荷抵抗５０２を小さく設定することによって、立上り時と同様高速な伝送が可能となる。」（２頁左上欄１１行〜左下欄７行）
　
ロ．「〔実施例〕
　以下、本発明の一実施例を第１図により説明する。送信側の出力回路１０１は、電流駆動回路１０４が入力端子１０３の電圧信号を電流信号に変換し信号線１１０を駆動する。この電流信号は、信号線を介して受信側の入力回路１０２の負荷抵抗１０６とＮＰＮトランジスタ１０５から成るエミッタ接地回路１１５とダイオード１１４に伝わる。この時、この電流信号に対応してエミッタフォロア回路のＮＰＮトランジスタ１０５のベースとダイオード１１４を流れる電流に同様な変化が起こる。この結果、このベース電流の変化が増幅されコレクタ電流が変化し、この電流変化によって負荷抵抗１０６の両端に電圧変化、つまり電圧信号が現れる。つまり、このインタフェイス回路では、送信側の出力回路で電圧信号を一度電流信号に変換し、電流信号の形で信号線上を伝送し、さらに受信側の入力回路で電流信号を電圧信号に変換することによって信号を伝送する。ところで、この回路における浮遊容量１１３が付加されたことによる伝送速度の低下時間、つまり遅延時間は、送信側の出力回路のインピーダンスが高いために受信側の入力インピーダンスと浮遊容量１１３の積に比例する。受信側の入力インピーダンスは、前述のようにエミッタ接地回路の入力インピーダンス、つまりトランジスタ１０５のベースエミッタ間ダイオードとダイオード１１４の順方向抵抗の並列インピーダンスとなるため交流的に低インピーダンスとなる。本発明のインタフェイス回路では、特にダイオード１１４あるいはトランジスタ１０５の接合面積を大きくすることにより、さらに低インピーダンス化が可能となり、浮遊容量１１３が付加されたことによる遅延時間を短縮し高速な伝送ができる。尚、符号で共通なものは先に説明した第５図と同様である。
　第２図は第１図の送信側の出力回路１０１を、電圧信号を電流信号に変換するカレントスイッチ部２０１と電流ミラー回路で構成した電流駆動部２０２から構成した本発明の一実施例である。カレントスイッチ部２０１は、カレントスイッチ用トランジスタ２０３，２０４、切り替え用電流源２０５とバイアス電流源２０６から構成されている。切り替え用電流源２０５とバイアス電流源２０６は、それぞれトランジスタ２１２と抵抗２１４、トランジスタ２１３と抵抗２１５で構成され、トランジスタ２１２と２１３のベースは接続され、ある電圧に固定されている。電流駆動部２０２は、トランジスタ２０８，２０９で構成された電流ミラー回路である。ここで、切り替え用電流源２０５とバイアス電流源２０６には、それぞれＩｄ，Ｉｓｔが流れ、２０７には基準電圧Ｖｒｅｆ（たとえば−１．１ｖ）与えられているものとする。入力端子１０３にハイレベル（たとえば−０．８ｖ）が印加されると、トランジスタ２０３がオン、トランジスタ２０４がオフし、切り替え用電流源２０５の電流Ｉｄは全てトランジスタ２０３に流れ、トランジスタ２０４には電流が流れない。この結果、この時カレントミラー部の出力端子２０８にはバイアス用電流源２０６の電流Ｉｓｔだけが流れる。この電流が電流ミラー回路のＰＮＰトランジスタ２０８に流れるために、ＰＮＰトランジスタ２０９、つまり出力端子１１１にもＩｓｔの電流が流れることになる。一方、入力端子１０３にローレベル（たとえば−１．４ｖ）が印加されると、トランジスタ２０３がオフ、トランジスタ２０４がオンし、切り替え用電流源２０５の電流Ｉｄは全てトランジスタ２０４に流れ、トランジスタ２０３には電流が流れない。この結果、この時カレントミラー部の出力端子２０８には切り替え用電流源２０５の電流Ｉｄとバイアス用電流源２０６の電流Ｉｓｔとの和の電流Ｉｄ＋Ｉｓｔが流れる。この電流が電流ミラー回路のＰＮＰトランジスタ２０８に流れるために、ＰＮＰトランジスタ２０９、つまり出力端子１１１にもＩｄ＋Ｉｓｔの電流が流れることになる。したがって、送信側の出力回路１０２の出力端子１１１には、切り替わり用電流源２０５の電流Ｉｄの電流信号が出力される。この時、この出力回路の出力インピーダンスは、ＰＮＰトランジスタ２０９をエミッタ接地したときのコレクタのインピーダンスとなり、ハイインピーダンスとなる。
　第３図は第２図の電流ミラー回路２０２をＰ型ＭＯＳトランジスタ３０１，３０２で構成した本発明の実施例である。この回路も第２図の回路と同様に、Ｐ型ＭＯＳトランジスタ３０１と３０２のゲートソース間電圧が等しいためにＰ型ＭＯＳトランジスタ３０１を流れる電流と同じ電流がＰ型ＭＯＳトランジスタ３０２にも流れる。
　第４図は第１図の入力回路１０２のダイオード１１４をコレクタとベースを接続したトランジスタ４０１で構成した本発明の実施例である。この回路においても第１図のと同様な動作、ならびに効果が得られる。」（３頁左上欄１０行〜４頁右上欄２行）
　
　上記引用例の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項イ．における「高速信号の伝送に好適なインタフェイス回路」との記載、上記摘記事項ロ．における「本発明の一実施例を第１図により説明する。送信側の出力回路１０１は、電流駆動回路１０４が入力端子１０３の電圧信号を電流信号に変換し信号線１１０を駆動する。この電流信号は、信号線を介して受信側の入力回路１０２の負荷抵抗１０６とＮＰＮトランジスタ１０５から成るエミッタ接地回路１１５とダイオード１１４に伝わる。」との記載、第１図によれば、インタフェイス回路は、出力回路１０１及び入力回路１０２からなる。
　また、信号線１１０は、出力回路１０１及び入力回路１０２間の信号の伝送用に用いられている。
　また、上記摘記事項ロ．における「第２図は第１図の送信側の出力回路１０１を、電圧信号を電流信号に変換するカレントスイッチ部２０１と電流ミラー回路で構成した電流駆動部２０２から構成した本発明の一実施例である。」との記載、及び第２図によれば、電流駆動部２０２は、出力回路１０１の出力端子１１１に接続されており、この出力端子１１１の電圧に応じた電流を信号線１１０に供給していることが読み取れる。
　また、上記摘記事項ロ．における「このインタフェイス回路では、送信側の出力回路で電圧信号を一度電流信号に変換し、電流信号の形で信号線上を伝送し、さらに受信側の入力回路で電流信号を電圧信号に変換することによって信号を伝送する。」との記載、及び第１図によれば、エミッタ接地回路１１５は、入力回路１０２の端子１０７に接続されており、信号線１１０に流れる電流を電圧に変換して端子１０７に印加していることが読み取れる。
　
　したがって、上記引用例には、以下の発明（以下、「引用発明」という。）が開示されている。
　
　「出力回路１０１及び入力回路１０２と、
　前記出力回路１０１及び入力回路１０２間の信号の伝送用に用いられる信号線１１０と、
　前記出力回路１０１の出力端子１１１に接続されており、この出力端子１１１の電圧に応じた電流を前記信号線１１０に供給している電流駆動部２０２と、
　前記入力回路１０２の端子１０７に接続されており、前記信号線１１０に流れる電流を電圧に変換して前記端子１０７に印加するエミッタ接地回路１１５と、
　を備えるインタフェイス回路。」
　
（３）対比・判断
　補正後の発明と引用発明とを対比する。
ａ．引用例の上記摘記事項イ．における「高速信号の伝送」、「出力回路１０１の出力信号の立上り時には」及び「出力信号の立下がり時には」との記載を考慮すれば、「出力回路１０１」及び「入力回路１０２」は、デジタル信号を伝送するデジタル回路といえるから、引用発明の「出力回路１０１」及び「入力回路１０２」は、補正後の発明の「第１のデジタル回路」及び「第２のデジタル回路」に対応する構成であり、これらの間に実質的な差異はない。
ｂ．引用発明の「信号線１１０」、「出力端子１１１」、「端子１０７」、「電流駆動部２０２」及び「エミッタ接地回路１１５」は、補正後の発明の「配線」、「出力端子」、「入力端子」、「電流駆動手段」及び「電流−電圧変換手段」に対応する構成であり、これらの間に実質的な差異はない。
ｄ．引用発明の「インタフェイス回路」は、半導体を用いて構成されており、半導体装置の一種である。
　
　したがって、補正後の発明と引用発明は、以下の点で一致ないし相違している。
　
（一致点）
　
　「第１および第２のデジタル回路と、
　前記第１および第２のデジタル回路間の信号の伝送用に用いられる配線と、
　前記第１のデジタル回路の出力端子に接続されており、この出力端子の電圧に応じた電流を前記配線に供給する電流駆動手段と、
　前記第２のデジタル回路の入力端子に接続されており、前記配線に流れる電流を電圧に変換して前記入力端子に印加する電流−電圧変換手段と、
　を備える半導体装置。」
　
（相違点１）
　
　「半導体装置」の構成に関し、補正後の発明は、「半導体基板上の隣接した位置に形成された第１および第２のアナログ回路と」を備え、「共通の前記半導体基板上に、前記第１および第２のデジタル回路、前記配線、前記電流駆動手段、前記電流−電圧変換手段、前記第１および第２のアナログ回路を形成する」のに対し、引用発明は、その様な構成を備えていない点。
　
（相違点２）
　
　「第１および第２のデジタル回路」に関し、補正後の発明は、「前記半導体基板上であって、前記第１および第２のアナログ回路を挟んだ位置に離れて配置されて」いるのに対し、引用発明は、その様な構成を備えていない点
　
（相違点３）
　
　「配線」の配置に関し、補正後の発明は、「前記第１および第２のアナログ回路の間を通る」のに対し、引用発明は、その様な構成を備えていない点。
　
　そこで、上記相違点１、２及び３について検討する。
　
　半導体装置において、共通の半導体基板上に、第１および第２のデジタル回路、配線、アナログ回路を形成した半導体装置は、例えば、本件出願日より１０年以上前に公開された特開平３−３８８５９号公報（１頁右下欄５行〜２頁右上欄１１行、第８図、第３図）に開示されているように周知技術であり、周知技術に引用発明を採用することに特段の阻害要因は見あたらないから、周知技術の第１および第２のデジタル回路に代え、引用発明の第１および第２のデジタル回路（出力回路１０１及び入力回路１０２）、配線（信号線１１０）、電流駆動手段（電流駆動部２０２）、電流−電圧変換手段（エミッタ接地回路１１５）を用い、「共通の半導体基板上に、第１および第２のデジタル回路、配線、電流駆動手段、電流−電圧変換手段、アナログ回路を形成する」ことは当業者が容易に成し得ることであり、その際、補正後の発明のように「第１および第２のアナログ回路」を設け、「半導体基板上の隣接した位置に形成」するとともに、「第１および第２のデジタル回路」を「前記半導体基板上であって、前記第１および第２のアナログ回路を挟んだ位置に離れて配置」し、「配線」の配置を「前記第１および第２のアナログ回路の間を通る」ようにすることは当業者が必要に応じて適宜成し得る程度のことである。
　
　そして、補正後の発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。
　
　以上のとおり、補正後の発明は引用発明及び周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３　本願発明について
１．本願発明
　平成１９年２月８日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年７月２５日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「半導体基板上に形成された第１および第２のデジタル回路と、
　前記第１および第２のデジタル回路間の信号の伝送用に用いられる配線と、
　前記第１のデジタル回路の出力端子に接続されており、この出力端子の電圧に応じた電流を前記配線に供給する電流駆動手段と、
　前記第２のデジタル回路の入力端子に接続されており、前記配線に流れる電流を電圧に変換して前記入力端子に印加する電流−電圧変換手段と、
　前記配線に隣接して配置されたアナログ回路と、
　を備え、共通の前記半導体基板上に、前記第１および第２のデジタル回路、前記配線、前記電流駆動手段、前記電流−電圧変換手段、前記アナログ回路を形成することを特徴とする半導体装置。」
　
２．引用発明
　引用発明は、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明」の項で認定したとおりである。
　
３．対比・判断
　本願発明は上記補正後の発明から当該本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。