(57)【特許請求の範囲】
【請求項１】
流れる電流によって輝度が変化する電気光学素子を有し、データ線を介して電流値として供給される輝度情報に基づいて前記電気光学素子を駆動する画素回路がマトリクス状に配置されてなる画素部と、
前記輝度情報の書き込みサイクル内で電流値の大きさが時間的に増加し、当該書き込みサイクルの終了時には所望の輝度情報に対応した電流値に到達する書き込み電流を前記画素回路の各々に対して前記データ線を介して供給する電流駆動回路と
を備えたことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記電流駆動回路は、前記書き込みサイクルの初期では駆動電流を小さく制限し、前記書き込みサイクル内の途中から前記所望の輝度情報に対応した電流値の書き込み電流を流し始める
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項３】
前記電流駆動回路は、低輝度データの書き込み時には早いタイミングで、高輝度データの書き込み時には遅いタイミングで前記書き込み電流を流し始める
ことを特徴とする請求項２記載のアクティブマトリクス型表示装置。
【請求項４】
前記電流駆動回路は、前記データ線に対して直列に接続された電流制限素子を有し、この電流制限素子の制限電流値を前記書き込みサイクル内で時間的に増加させる
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項５】
前記電流制限素子は電界効果トランジスタからなり、そのゲート電圧によって前記制限電流値が制御される
ことを特徴とする請求項４記載のアクティブマトリクス型表示装置。
【請求項６】
前記電流制限素子は並列に接続された複数個からなり、これら複数個の電流制限素子が前記書き込みサイクル内で時間をおいて順次導通状態になる
ことを特徴とする請求項４記載のアクティブマトリクス型表示装置。
【請求項７】
前記複数個の電流制限素子のうち、少なくとも一つの電流制限素子は残りの電流制限素子とは異なる電流駆動能力を持つ
ことを特徴とする請求項６記載のアクティブマトリクス型表示装置。
【請求項８】
流れる電流によって輝度が変化する電気光学素子を有し、データ線を介して電流値として供給される輝度情報に基づいて前記電気光学素子を駆動する画素回路がマトリクス状に配置されてなるアクティブマトリクス型表示装置において、
前記輝度情報の書き込みサイクル内で電流値の大きさが時間的に増加し、当該書き込みサイクルの終了時には所望の輝度情報に対応した電流値に到達する書き込み電流を前記画素回路の各々に対して前記データ線を介して供給する
ことを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項９】
第１、第２の電極およびこれら電極間に発光層を含む有機層を有する有機エレクトロルミネッセンス素子を表示素子として用い、データ線を介して電流値として供給される輝度情報に基づいて前記有機エレクトロルミネッセンス素子を駆動する画素回路がマトリクス状に配置されてなる画素部と、
前記輝度情報の書き込みサイクル内で電流値の大きさが時間的に増加し、当該書き込みサイクルの終了時には所望の輝度情報に対応した電流値に到達する書き込み電流を前記画素回路の各々に対して前記データ線を介して供給する電流駆動回路と
を備えたことを特徴とするアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１０】
前記電流駆動回路は、前記書き込みサイクルの初期では駆動電流を小さく制限し、前記書き込みサイクル内の途中から前記所望の輝度情報に対応した電流値の書き込み電流を流し始める
ことを特徴とする請求項９記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１１】
前記電流駆動回路は、低輝度データの書き込み時には早いタイミングで、高輝度データの書き込み時には遅いタイミングで前記書き込み電流を流し始める
ことを特徴とする請求項１０記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１２】
前記電流駆動回路は、前記データ線に対して直列に接続された電流制限素子を有し、この電流制限素子の制限電流値を前記書き込みサイクル内で時間的に増加させる
ことを特徴とする請求項９記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１３】
前記電流制限素子は電界効果トランジスタからなり、そのゲート電圧によって前記制限電流値が制御される
ことを特徴とする請求項１２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１４】
前記電流制限素子は並列に接続された複数個からなり、これら複数個の電流制限素子が前記書き込みサイクル内で時間をおいて順次導通状態になる
ことを特徴とする請求項１２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１５】
前記複数個の電流制限素子のうち、少なくとも一つの電流制限素子は残りの電流制限素子とは異なる電流駆動能力を持つ
ことを特徴とする請求項１４記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１６】
第１、第２の電極およびこれら電極間に発光層を含む有機層を有する有機エレクトロルミネッセンス素子を表示素子として用い、データ線を介して電流値として供給される輝度情報に基づいて前記有機エレクトロルミネッセンス素子を駆動する画素回路がマトリクス状に配置されてなるアクティブマトリクス型有機エレクトロルミネッセンス表示装置において、
前記輝度情報の書き込みサイクル内で電流値の大きさが時間的に増加し、当該書き込みサイクルの終了時には所望の輝度情報に対応した電流値に到達する書き込み電流を前記画素回路の各々に対して前記データ線を介して供給する
ことを特徴とするアクティブマトリクス型有機エレクトロルミネッセンス表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置およびその駆動方法に関し、特に流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いるアクティブマトリクス型表示装置および電気光学素子として有機材料のエレクトロルミネッセンス（以下、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）と記す）素子を用いるアクティブマトリクス型有機ＥＬ表示装置およびそれらの駆動方法に関する。
【０００２】
【従来の技術】
表示装置、例えば画素の表示素子として液晶セルを用いた液晶ディスプレイなどにおいては、多数の画素をマトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として有機ＥＬ素子を用いた有機ＥＬディスプレイなどでも同様である。
【０００３】
ただし、有機ＥＬディスプレイの場合は、画素の表示素子として発光素子を用いる、いわゆる自発光型のディスプレイであるため、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。また、各発光素子の輝度がそれに流れる電流値によって制御される、即ち有機ＥＬ素子が電流制御型であるという点で、液晶セルが電圧制御型である液晶ディスプレイなどとは大きく異なる。
【０００４】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００５】
図１０に、アクティブマトリクス型の有機ＥＬディスプレイにおける画素回路（単位画素の回路）の従来例を示す（より詳細には、米国特許第５，６８４，３６５号公報、特開平８−２３４６８３号公報を参照）。
【０００６】
この従来例に係る画素回路は、図１０から明らかなように、アノード（陽極）が正電源Ｖｄｄに接続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素子１０１のカソード（陰極）に接続され、ソースがグランドに接続（以下、「接地」と記す）されたＴＦＴ１０２と、ＴＦＴ１０２のゲートとグランドとの間に接続されたキャパシタ１０３と、ドレインがＴＦＴ１０２のゲートに、ソースがデータ線１０６に、ゲートが走査線１０５にそれぞれ接続されたＴＦＴ１０４とを有する構成となっている。
【０００７】
ここで、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と呼ばれることがある。したがって、図１０およびその他の図では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、以下の説明において、ＯＬＥＤには必ずしも整流性を要求するものではない。
【０００８】
上記構成の画素回路の動作は次の通りである。先ず、走査線１０５の電位を選択状態（ここでは、高レベル）とし、データ線１０６に書き込み電位Ｖｗを印加すると、ＴＦＴ１０４が導通してキャパシタ１０３が充電または放電され、ＴＦＴｌ０２のゲート電位は書き込み電位Ｖｗとなる。次に、走査線１０５の電位を非選択状態（ここでは、低レベル）とすると、走査線１０５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴｌ０２のゲート電位はキャパシタ１０３によって安定に保持される。
【０００９】
そして、ＴＦＴｌ０２およびＯＬＥＤ１０１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電圧Ｖｇｓに応じた値となり、ＯＬＥＤ１０１はその電流値に応じた輝度で発光し続ける。ここで、走査線１０５を選択してデータ線１０６に与えられた輝度情報を画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。上述のように、図１０に示す画素回路では、一度電位Ｖｗの書き込みを行えば、次に書き込みが行われるまでの間、ＯＬＥＤ１０１は一定の輝度で発光を継続する。
【００１０】
このような画素回路（以下、単に画素と記す場合もある）１１１を図１１に示すようにマトリクス状に多数並べ、走査線１１２−１〜１１２−ｎを走査線駆動回路１１３によって順次選択しながら、電圧駆動型のデータ線駆動回路（電圧ドライバ）１１４からデータ線１１５−１〜１１５−ｍを通して書き込みを繰り返すことにより、アクティブマトリクス型表示装置（有機ＥＬディスプレイ）を構成することができる。ここでは、ｍ列ｎ行の画素配列を示している。この場合、当然のことながら、データ線がｍ本、走査線がｎ本となる。
【００１１】
単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継続する。このため、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１２】
ところで、アクティブマトリクス型有機ＥＬディスプレイにおいては、能動素子として一般的に、ガラス基板上に形成されたＴＦＴ（薄膜電界効果トランジスタ）が利用される。ところが、このＴＦＴの形成に使用されるアモルファスシリコン（非晶質シリコン）やポリシリコン（多結晶シリコン）は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いために、形成されたＴＦＴは特性のばらつきが大きいことが良く知られている。
【００１３】
特に、比較的大型のガラス基板上にポリシリコンＴＦＴを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、アモルファスシリコン膜の形成後、レーザアニール法によって結晶化が行われる。しかしながら、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したＴＦＴでも、そのしきい値Ｖｔｈが画素によって数百ｍＶ、場合によっては１Ｖ以上ばらつくこともまれではない。
【００１４】
この場合、例えば異なる画素に対して同じ電位Ｖｗを書き込んでも、画素によってＴＦＴのしきい値Ｖｔｈがばらつくことになる。これにより、ＯＬＥＤ（有機ＥＬ素子）に流れる電流Ｉｄｓは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。このことは、しきい値Ｖｔｈのみではなく、キャリアの移動度μなどのばらつきについても同様のことが言える。
【００１５】
かかる問題を改善するため、本願発明者は、一例として、図１２に示す電流書き込み型の画素回路を提案している（国際公開番号ＷＯ０１／０６４８４の公報参照）。
【００１６】
この電流書き込み型画素回路は、図１２から明らかなように、アノードが正電源Ｖｄｄに接続されたＯＬＥＤ１２１と、ドレインがＯＬＥＤ１２１のカソードに接続され、ソースがグランドに接地されたＮチャネルＴＦＴ１２２と、このＴＦＴ１２２のゲートとグランドとの間に接続されたキャパシタ１２３と、ドレインがデータ線１２８に、ゲートが走査線１２７にそれぞれ接続されたＰチャネルＴＦＴ１２４と、ドレインがＴＦＴ１２４のソースに接続され、ソースが接地されたＮチャネルＴＦＴ１２５と、ドレインがＴＦＴ１２５のドレインに、ソースがＴＦＴ１２２のゲートに、ゲートが走査線１２７にそれぞれ接続されたＰチャネルＴＦＴ１２６とを有する構成となっている。
【００１７】
上記構成の画素回路が図１０に示す画素回路と決定的に異なる点は、次の通りである。すなわち、図１０に示す画素回路においては輝度データが電圧の形で画素に与えられるのに対して、図１２に示す画素回路においては輝度データが電流の形で画素に与えられる点にある。
【００１８】
先ず、輝度情報を書き込む際には、走査線１２７を選択状態（ここでは、低レベル）にし、データ線１２８に輝度情報に応じた電流Ｉｗを流す。この電流Ｉｗは、ＴＦＴ１２４を通してＴＦＴ１２５に流れる。このとき、ＴＦＴ１２５に生ずるゲート・ソース間電圧をＶｇｓとする。ＴＦＴ１２５のゲート・ドレイン間は短絡されているので、ＴＦＴ１２５は飽和領域で動作する。
【００１９】
よって、良く知られたＭＯＳトランジスタの式にしたがって
Ｉｗ＝μ１Ｃｏｘ１Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）２    ……（１）
が成立する。（１）式において、Ｖｔｈ１はＴＦＴ１２５のしきい値、μ１はキャリアの移動度、Ｃｏｘ１は単位面積当たりのゲート容量、Ｗ１はチャネル幅、Ｌ１はチャネル長である。
【００２０】
次に、ＯＬＥＤ１２１に流れる電流をＩｄｒｖとすると、この電流ＩｄｒｖはＯＬＥＤ１２１と直列に接続されたＴＦＴｌ２２によって電流値が制御される。図１２に示す画素回路では、ＴＦＴｌ２２のゲート・ソース間電圧が（１）式のＶｇｓに一致するので、ＴＦＴｌ２２が飽和領域で動作すると仮定すれば、
Ｉｄｒｖ＝μ２Ｃｏｘ２Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）２  …（２）
となる。
【００２１】
ちなみに、ＭＯＳトランジスタが飽和領域で動作する条件は、一般に、
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔ｜                            ……（３）
であることが知られている。（２）式、（３）式の各パラメータの意味は（１）式と同様である。ここで、ＴＦＴ１２５とＴＦＴ１２２とは、小さな画素内部に近接して形成されるため、事実上、μ１＝μ２、Ｃｏｘｌ＝Ｃｏｘ２、Ｖｔｈｌ＝Ｖｔｈ２と考えられる。すると、（１）式と（２）式とから容易に
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｗ１）／（Ｌ２／Ｌ１）          ……（４）
が導かれる。
【００２２】
すなわち、キャリアの移動度μ、単位面積当たりのゲート容量Ｃｏｘ、しきい値Ｖｔｈの値自体がパネル面内で、あるいはパネル毎にばらついたとしても、ＯＬＥＤ１２１に流れる電流Ｉｄｒｖは正確に書き込み電流Ｉｗに比例するので、結果として、ＯＬＥＤ１２１の発光輝度を正確に制御できる。例えば、特にＷ２＝Ｗ１、Ｌ２＝Ｌ１と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、即ちＴＦＴ特性のばらつきによらず、書き込み電流ＩｗとＯＬＥＤ１２１に流れる電流Ｉｄｒｖとは同一の値となる。
【００２３】
図１３は、電流書き込み型画素回路の他の回路例を示す回路図である。本回路例に係る画素回路は、図１２に示す回路例の画素回路とはトランジスタの導電型（Ｎチャネル／Ｐチャネル）の関係が逆になっている。すなわち、図１２のＮチャネルＴＦＴ１２２，１２５がＰチャネルＴＦＴ１３２，１３５に、図１２のＰチャネルＴＦＴ１２４，１２６がＮチャネルＴＦＴ１３４，１３６にそれぞれ置換されている。また、電流の流れる向き等も異なっているが、動作原理は全く同じである。
【００２４】
上述した図１２および図１３に示すような電流書き込み型画素回路をマトリクス状に並べることにより、アクティブマトリクス型有機ＥＬ表示装置を構成することが可能である。図１４にその構成例を示す。
【００２５】
図１４において、マトリクス状にｍ列ｎ行分だけ配置された電流書き込み型の画素回路１４１の各々に対して、各行毎に走査線１４２−１〜１４２−ｎが配線されている。そして、走査線１４２−１〜１４２−ｎに対して図１２のＴＦＴ１２４のゲート（または、図１３のＴＦＴ１３４のゲート）が、さらに図１２のＴＦＴ１２６のゲート（または、図１０のＴＦＴ１３６のゲート）がそれぞれ画素毎に接続される。走査線１４２−１〜１４２−ｎは、走査線駆動回路１４３によって順に駆動される。
【００２６】
また、画素回路１４１の各々に対して、各列毎にデータ線１４４−１〜１４４−ｍが配線されている。これらデータ線１４４−１〜１４４−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバＣＳ）１４５の各列の出力端に接続されている。そして、このデータ線駆動回路１４５によってデータ線１４４−１〜１４４−ｍを通して各画素に対して輝度情報の書き込みが行われる。
【００２７】
【発明が解決しようとする課題】
このように、画素回路として、図１２または図１３に示すような、輝度データが電流値の形で与えられる回路、即ち電流書き込み型画素回路を採用した場合、輝度データを書き込む際の消費電力が大きくなりがちである。その理由は次の通りである。すなわち、図１０に示した電圧書き込み型画素回路およびこれを用いたアクティブマトリクス型表示装置では、データ線の駆動に際して直流電流を消費することはないのに対して、電流書き込み型画素回路およびこれを用いたアクティブマトリクス型表示装置では、データ線の駆動に際して直流電流を消費することに起因する。
【００２８】
例えば、現実的な数値として、書き込み電流の最大値をデータ線１本当たり１００μＡ、電源電圧を１５Ｖ、データ線の本数をフルカラーのＸＧＡ（ｅｘｔｅｎｄｅｄ  ｇｒａｐｈｉｃｓ  ａｒｒａｙ）パネルを想定して、１０２４×３（ＲＧＢ）＝３０７２本とすると、書き込みに要する消費電力は、１００μＡ×３０７２×１５Ｖ＝４．６Ｗにもなる。詳細には、垂直ブランキング期間は書き込み電流が流れないためこれよりは小さいが、大きく変わることはない。
【００２９】
消費電力を減らすには、単純には書き込み電流値を小さくすれば良いが、その場合、必要な書き込み時間が増大するという問題が生ずる。すなわち、電流書き込み方式において、電流源である電流駆動回路の出力インピーダンスはほぼ無限大なので、回路のインピーダンスは画素回路内部のトランジスタ、より具体的には、図１２の画素回路の例ではＴＦＴ１２５によって決まる。
【００３０】
詳しくは、前述したＭＯＳトランジスタの（１）式の両辺をゲート・ソース間電圧Ｖｇｓで微分すると、
１／Ｒｐｉｘ＝μ１Ｃｏｘ１Ｗ１／Ｌ１（Ｖｇｓ−Ｖｔｈ１）……（５）
となる。ここで、Ｒｐｉｘは、データ線１２８から見たＴＦＴ１２５の微分抵抗である。（１）式と（５）式より、
Ｒｐｉｘ＝１／√（２μ１Ｃｏｘ１Ｗ１／Ｌ１・Ｉｗ）      ……（６）
が得られる。
【００３１】
（６）式から明らかなように、微分抵抗Ｒｐｉｘは書き込み電流Ｉｗの平方根に反比例する。一方、データ線１２８には一般に大きな寄生容量Ｃｄａｔａが存在するので、書き込み回路の時定数τは、定常状態付近では概ね
τ＝Ｃｄａｔａ×Ｒｐｉｘ                                ……（７）
となる。
【００３２】
電流書き込み方式においては、データ線電位を定常状態に安定させるために、上記時定数τに対して十分長い書き込み時間をとることが望ましい。ところが、（６）式、（７）式から明らかなように、時定数τは書き込み電流が小さくなると長くなり、特に黒データの書き込みではＩｗ＝０であるため、理論的に有限の時間内には書き込みが終了しない。実際は多少の誤差は許容できるなどのため、有限の書き込み時間でも実用的な書き込み動作を行うことは可能であるが、小さな電流の書き込み時には、大きな電流の書き込み時よりも本質的に長い書き込み時間が必要である。
【００３３】
これは、とりわけ電流値が小さくなる低輝度データの書き込みや、ディスプレイが大型化してデータ線１２８の寄生容量Ｃｄａｔａが増大した場合、あるいは許容される書き込み時間（走査周期）が短くなる高精細ディスプレイにおいては深刻な問題である。すなわち、所定の時間内に書き込み動作を完了させるためには書き込み電流を大きくせざるを得ないが、そうすると消費電力の増大を招くからである。
【００３４】
本発明は、上記課題に鑑みて為されたものであり、その目的とするところは、電流書き込み型画素回路を用いた場合において、十分な書き込み性能を保ちながら輝度データの書き込みに要する消費電力を低減し、低消費電力化を可能としたアクティブマトリクス型表示装置およびアクティブマトリクス型有機ＥＬ表示装置、並びにそれらの駆動方法を提供することにある。
【００３５】
【課題を解決するための手段】
上記目的を達成するために、本発明では、流れる電流によって輝度が変化する電気光学素子を有し、データ線を介して電流値として供給される輝度情報に基づいて電気光学素子を駆動する画素回路がマトリクス状に配置されてなるアクティブマトリクス型表示装置において、前記輝度情報の書き込みサイクル内で電流値の大きさが時間的に増加し、当該書き込みサイクルの終了時には所望の輝度情報に対応した電流値に到達する書き込み電流を前記画素回路の各々に対して前記データ線を介して供給する構成を採っている。
【００３６】
上記構成のアクティブマトリクス型表示装置または電気光学素子として有機ＥＬ素子を用いたアクティブマトリクス型有機ＥＬ表示装置において、書き込み電流の電流値の大きさが書き込みサイクル内で時間的に増加することで、書き込みサイクルの初期には書き込み電流が小さく（もしくはゼロに）制限される。したがって、書き込み電流の平均値が小さくなる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３８】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の概略構成図である。ここでは、各画素の電気光学素子として有機ＥＬ素子を、能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴをそれぞれ用い、ポリシリコンＴＦＴを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬ表示装置に適用した場合を例に採って説明するものとする。
【００３９】
図１において、電流書き込み型画素回路１１がマトリクス状にｍ列ｎ行分だけ配置されている。電流書き込み型画素回路１１としては、例えば、図１２に示した回路構成のもの、あるいは図１３に示した回路構成のものが用いられる。これら画素回路１１の各々に対して、各行毎に走査線１２−１〜１２−ｎが配線されている。走査線１２−１〜１２−ｎは、走査線駆動回路１３によって順に駆動される。
【００４０】
また、画素回路１１の各々に対して、各列毎にデータ線１４−１〜１４−ｍが配線されている。これらデータ線１４−１〜１４−ｍの各一端は、電流駆動型のデータ線駆動回路（電流駆動回路、以下「電流ドライバ」と記す）１５の各列の出力端に接続されている。データ線駆動回路１５には、入力データが電圧の形で与えられるとともに、書き込み電流を制御するための書き込みパルスが入力される。このデータ線駆動回路１５は、データ線１４−１〜１４−ｍを通して画素回路１１の各々に対して輝度データを書き込む。
【００４１】
ここで、有機ＥＬ素子の構造の一例について説明する。図２に、有機ＥＬ素子の断面構造を示す。同図から明らかなように、有機ＥＬ素子は、透明ガラスなどからなる基板２１上に、透明導電膜からなる第１の電極（例えば、陽極）２２を形成し、その上にさらに正孔輸送層２３、発光層２４、電子輸送層２５および電子注入層２６を順次堆積させて有機層２７を形成した後、この有機層２７の上に金属からなる第２の電極（例えば、陰極）２８を形成した構成となっている。そして、第１の電極２２と第２の電極２８との間に直流電圧Ｅを印加することで、発光層２４において電子と正孔が再結合する際に発光するようになっている。
【００４２】
また、上記構成のアクティブマトリクス型表示装置では、電流書き込み型画素回路１１が電界効果トランジスタ（本例では、ポリシリコンＴＦＴ）を用いて構成されていることから、データ線駆動回路１５を画素部と同一の基板上に搭載する構成を採る場合には、データ線駆動回路１５についても電界効果トランジスタを用いて構成するのが好ましい。ただし、データ線駆動回路１５としては、画素部の外付け回路とした構成を採ることも可能である。この場合には、バイポーラトランジスタを用いてデータ線駆動回路１５を構成することも可能である。
【００４３】
以下、データ線駆動回路１５の具体的な構成例について、いくつか例を挙げて説明する。
【００４４】
［第１具体例］
図３は、データ線駆動回路１５の第１具体例を示す回路図である。この第１具体例に係る回路は、ある１本のデータ線に対応する単位回路であり、この単位回路のｎ列分の集合がデータ線駆動回路となる。
【００４５】
図３において、画素に書き込まれるべき輝度データ（入力データ）は、ソースが接地された例えばＮチャネルのＴＦＴ３１のゲートに電圧の形で与えられる。このＴＦＴ３１は、輝度データ電圧を電流に変換してデータ線１４に流す作用をなす。本例では、輝度データ電圧が高い場合が大電流、即ち高輝度の書き込み電流に対応することになる。
【００４６】
このＴＦＴ３１のドレインとデータ線１４の一端との間には、例えばＮチャネルのＴＦＴ３２が書き込みスイッチとして挿入されている。ＴＦＴ３２のゲートには書き込みパルスが与えられる。この書き込みパルスは、図４のタイミングチャートに示すように、輝度データの書き込みサイクル、即ち走査サイクルの終了付近においてのみ高レベルとなるパルスであり、各列毎に配されるＴＦＴ３２の各ゲートに対して共通に与えられる。
【００４７】
この書き込みパルスがＴＦＴ３２のゲートに印加されることにより、走査サイクルの終了付近の短い期間においてのみＴＦＴ３２がオン状態となり、この期間に画素への輝度データの書き込みが行われる。逆に、走査サイクルの大部分では書き込みパルスが低レベルにあるため、輝度データの書き込みは行われず、データ線１４には書き込み電流が流れない。すなわち、ＴＦＴ３２はデータ線１４に流れる書き込み電流を制限する電流制限素子として機能する。
【００４８】
このように、第１具体例に係る回路構成においては、走査サイクルの終了付近の短い期間においてのみ輝度データの書き込みを行うようにすることで、１走査周期内の書き込みパルスが高レベルである時間をＴ１、１走査周期期間をＴ０とすると、書き込み電流による直流消費電力は、１走査周期期間Ｔ０を通して書き込みを行っていた従来例に比べて概ね、Ｔ１／Ｔ０に低減されることは明らかである。
【００４９】
ところで、低消費電力化のために書き込み時間を短縮すると、「発明が解決する課題」の項で述べた通り、低輝度データの書き込みに支障を来す懸念がある。したがって、書き込み時間の短縮には限界があり、結果的に、消費電力の低減効果にも限界が生じる。この対策として為されたのが、以下に説明する第２具体例である。
【００５０】
［第２具体例］
図５は、データ線駆動回路１５の第２具体例を示す回路図であり、図中、図３と同等部分は同一符号を付して示している。この第２具体例では、書き込み時間を低輝度時には長く、高輝度時には短くなるように制御する構成を採っている。この第２具体例に係る回路も、ある１本のデータ線に対応する単位回路であり、この単位回路のｎ列分の集合がデータ線駆動回路となる。
【００５１】
図５において、正電源Ｖｄｄとグランドとの間に、ＰチャネルＴＦＴ４１およびＮチャネルＴＦＴ４２が直列に接続されている。ＴＦＴ４１のゲートには、ＴＦＴ３１のゲートと同様に入力データが電圧の形で印加される。ＴＦＴ４２のゲートには、正のリセットパルスが印加される。ＴＦＴ４１，４２の各ドレインが共通に接続されたノードＮとグランドとの間にはキャパシタ４３が接続されている。
【００５２】
ノードＮの電圧は、比較器４４の比較入力端子ｉｎに与えられる。比較器４４の参照電圧入力端子ｒｅｆには参照電圧Ｖｒｅｆが印加される。比較器４４は、入力端子ｉｎの比較入力電圧と参照電圧Ｖｒｅｆとを比較し、比較入力電圧が参照電圧Ｖｒｅｆよりも大きい場合に限り、出力端子ｏｕｔから高レベルの信号を出力する。比較器４４の出力信号は、書き込みスイッチであるＴＦＴ３２のゲートに与えられる。
【００５３】
次に、上記構成の第２具体例の回路動作について説明する。先ず、輝度データの書き込み動作に先立ち、ＴＦＴ４２のゲートに正のリセットパルスが与えられる。すると、ノードＮの電位が低レベルにリセットされる。このリセット状態で入力データ電圧が与えられると、ＴＦＴ４１が導通状態となってキャパシタ４３を充電する。これにより、ノードＮの電位が徐々に上昇する。
【００５４】
そして、ノードＮの電位が参照電圧Ｖｒｅｆを超えると、比較器４４の出力端子ｏｕｔの電位が高レベルとなり、書き込みスイッチであるＴＦＴ３２を導通させる。このとき、入力データ電圧が高いほどＴＦＴ４１に流れる電流が小さいため、キャパシタ４３の充電に時間がかかり、ノードＮの電位が参照電圧Ｖｒｅｆを超えるまでに時間を要する。したがって、高輝度データに対しては、ＴＦＴ３２が導通するまでに時間がかかるため、書き込み時間は短くなる。全体的な書き込み時間については、参照電圧Ｖｒｅｆの電圧値によって調整可能である。
【００５５】
このように、第２具体例に係る回路構成によれば、低輝度時に長い書き込み時間を確保しつつ、高輝度時の書き込み時間を短縮することができ、結果として、輝度データの書き込みに要する消費電力を減少させることができる。
【００５６】
［第３具体例］
図６は、データ線駆動回路１５の第３具体例を示す回路図であり、図中、図３と同等部分には同一符号を付して示している。この第３具体例に係る回路も、ある１本のデータ線に対応する単位回路であり、この単位回路のｎ列分の集合がデータ線駆動回路となる。
【００５７】
図６から明らかなように、本具体例に係る回路では、輝度データの書き込みサイクル内において時間的に徐々に増加する信号、例えばのこぎり波信号（図７のタイミングチャートを参照）を発生するのこぎり波信号発生回路５１が設けられている。のこぎり波信号発生回路５１で発生されたのこぎり波信号は、書き込みスイッチ（アナログスイッチ）であるＴＦＴ３２のゲートに書き込み電圧として与えられる。
【００５８】
次に、上記構成の第３具体例の回路動作について、図７のタイミングチャートに基づいて説明する。
【００５９】
書き込み開始時付近において、ＴＦＴ３２はそのゲート電位が低いため大きな電流を流すことができない。すなわち、たとえＴＦＴ３１の入力電圧が高い場合（高輝度データ時）でも、ＴＦＴ３２のインピーダンスが高いためそこでの電圧降下が大きい。これにより、ＴＦＴ３１のドレイン電位が低下するため、ＴＦＴ３１は飽和領域では動作できず、小さな駆動電流しか流すことができない。すなわち、書き込み電流ＩｗはＴＦＴ３２によって制限される。
【００６０】
一方、ＴＦＴ３１の入力データ電圧が低い場合（低輝度データ時）は、ＴＦＴ３１およびＴＦＴ３２に流れる電流は小さく、したがってＴＦＴ３２での電圧降下も小さい。結果として、ＴＦＴ３１はそのゲート電圧が低く、ドレイン電圧も比較的高いため飽和領域で動作、言い換えれば定電流源として動作しやすい。その場合は、書き込み動作に対してＴＦＴ３２の存在は何らの制限をも与えないため、正常に書き込み動作が行われる訳である。書き込み終了時付近ではＴＦＴ３２のゲート電位が高く、そのインピーダンスが小さいため、高輝度データに対しても正常に書き込み動作が行われる。
【００６１】
結果として、本具体例に係る回路においては、書き込み時間が低輝度データに対しては長く、高輝度データに対しては実質的に短いことになる。したがって、正常な書き込み動作を実現しつつ書き込みに伴う消費電流を低く抑えることができる。また、その効果は第２具体例に係る回路の場合と同等であるが、これに加えて第２具体例に係る回路ではデータ線１４毎に設ける必要がある比較器４４およびその周辺回路が不要となるため、その分だけ回路構成を簡略化できるというメリットがある。
【００６２】
なお、本具体例では、書き込みスイッチであるＴＦＴ３２のゲート電位を直線的に変化させる構成を採っているが、このような連続的な制御を正確に行うことが難しい場合は、ステップ的に制御を行う構成を採ることも可能である。要は、輝度データの書き込みサイクル内において、ＴＦＴ３２のゲート電位を時間的に徐々に増加できる構成であれば良い。
【００６３】
［第４具体例］
図８は、データ線駆動回路１５の第４具体例を示す回路図であり、図中、図３と同等部分には同一符号を付して示している。この第４具体例に係る回路も、ある１本のデータ線に対応する単位回路であり、この単位回路のｎ列分の集合がデータ線駆動回路となる。
【００６４】
本具体例に係る回路では、書き込みスイッチとして、電流駆動能力が互いに異なる複数のＴＦＴ、ここでは電流駆動能力の小さなＴＦＴ３２Ａと、電流駆動能力が大きなＴＦＴ３２Ｂとが並列に接続されている。そして、ＴＦＴ３２Ａのゲートには、正の電源電圧Ｖｄｄが印加されている。また、ＴＦＴ３２Ｂのゲートには、走査サイクルの書き込み時間終了付近においてのみ高レベルとなる書き込みパルスが印加される。
【００６５】
電流駆動能力は、トランジスタのチャネル幅およびチャネル長の設定によって決めることができる。ＴＦＴ３１、ＴＦＴ３２ＡおよびＴＦＴ３２Ｂとの間の電流駆動能力の大小関係については、一例として、ＴＦＴ３２Ｂの電流駆動能力がＴＦＴ３１のそれと同等もしくはそれよりも大きく、そしてこのＴＦＴ３２Ｂの電流駆動能力よりもＴＦＴ３２Ａのそれが小さくなるように設定される。
【００６６】
次に、上記構成の第４具体例の回路動作について、図９のタイミングチャートに基づいて説明する。
【００６７】
電流駆動能力の小さなＴＦＴ３２Ａはそのゲートが電源電圧Ｖｄｄによってバイアスされているため常に導通状態にあり、電流駆動能力が大きなＴＦＴ３２Ｂはそのゲートに書き込みパルスが印加されることで、書き込み時間終了時付近のみに導通状態になる。ＴＦＴ３２Ｂが非導通である間はＴＦＴ３２Ａによって書き込み電流Ｉｗが制限されるため消費電力が低減される一方、低輝度データ（小電流）はＴＦＴ３２Ａを通して正常に駆動される。
【００６８】
結果として、本具体例に係る回路においては、書き込み時間が低輝度データに対しては長く、高輝度データに対しては実質的に短いことになる。したがって、正常な書き込み動作を実現しつつ書き込みに伴う消費電流を低く抑えることができる。
【００６９】
なお、本具体例では、書き込みスイッチとして、電流駆動能力の小さなＴＦＴ３２Ａと電流駆動能力が大きなＴＦＴ３２Ｂとの２個を並列に接続し、書き込み電流Ｉｗの制御を２段階で行う場合を例に採って説明したが、２段階に限られるものではなく、電流駆動能力が異なるトランジスタを３個以上並列に接続して、さらに細かい段階的な電流制御を行うことも可能である。また、並列に接続する複数個のトランジスタの電流駆動能力は必ずしも互いに異なった値とする必要はなく、制御すべき電流領域の範囲に応じて、同程度の電流駆動能力を持つトランジスタを含む組み合わせとすることも可能である。
【００７０】
また、上記実施形態においては、画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタをそれぞれ用い、ポリシリコン薄膜トランジスタを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬ表示装置に適用する場合を例に採って説明したが、本発明はこれに限られるものではなく、輝度情報が電流の形で与えられる電流書き込み型の画素回路を用いるアクティブマトリクス型表示装置全般に適用可能である。
【００７１】
【発明の効果】
以上説明したように、本発明によれば、書き込みサイクルの初期には書き込み電流が小さく（もしくはゼロに）制限されるため、書き込み電流の平均値が小さくなり、低消費電力化が図れる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型表示装置の概略構成図である。
【図２】有機ＥＬ素子の構成の一例を示す断面構造図である。
【図３】データ線駆動回路の第１具体例を示す回路図である。
【図４】第１具体例に係るタイミングチャートである。
【図５】データ線駆動回路の第２具体例を示す回路図である。
【図６】データ線駆動回路の第３具体例を示す回路図である。
【図７】第３具体例に係るタイミングチャートである。
【図８】データ線駆動回路の第４具体例を示す回路図である。
【図９】第４具体例に係るタイミングチャートである。
【図１０】従来例に係る電圧書き込み型画素回路の回路構成を示す回路図である。
【図１１】従来例に係る電圧書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図１２】従来例１に係る電流書き込み型画素回路の回路構成を示す回路図である。
【図１３】従来例２に係る電流書き込み型画素回路の回路構成を示す回路図である。
【図１４】従来例に係る電流書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【符号の説明】
１１…有機ＥＬ素子、１２−１〜１２−ｎ…走査線、１３…走査線駆動回路、１４，１４−１〜１４−ｍ…データ線、１５…データ線駆動回路、２３…正孔輸送層、２４…発光層、２５…電子輸送層、２７…有機層
【図１】
0003570394.tif 000002
【図２】
0003570394.tif 000003
【図３】
0003570394.tif 000004
【図４】
0003570394.tif 000005
【図５】
0003570394.tif 000006
【図６】
0003570394.tif 000007
【図７】
0003570394.tif 000008
【図８】
0003570394.tif 000009
【図９】
0003570394.tif 000010
【図１０】
0003570394.tif 000011
【図１１】
0003570394.tif 000012
【図１２】
0003570394.tif 000013
【図１３】
0003570394.tif 000014
【図１４】
0003570394.tif 000015