(57)【特許請求の範囲】
【請求項１】
コンピュータ処理部を備える射出成形機の制御装置において、射出工程のプロセス制御処理を実行する高速処理専用の第一コンピュータ処理部と、この第一コンピュータ処理部による処理以外の処理を実行するＰＬＣ（プログラマブル・ロジック・コントローラ）部及びＨＭＩ（ヒューマン・マシーン・インターフェイス）部を有する第二コンピュータ処理部を備えることを特徴とする射出成形機の制御装置。
【請求項２】
前記第一コンピュータ処理部は、高速処理専用ＣＰＵを備えることを特徴とする請求項１記載の射出成形機の制御装置。
【請求項３】
前記第一コンピュータ処理部は、射出工程を実行するシーケンス制御用プログラム及びフィードバック制御用プログラムを格納する内部メモリを備えることを特徴とする請求項１記載の射出成形機の制御装置。
【請求項４】
前記第一コンピュータ処理部は、射出工程の物理量を検出するセンサ部の検出信号をアナログ−ディジタル変換して前記高速処理専用ＣＰＵに付与し、かつ前記高速処理専用ＣＰＵから得る制御指令データをディジタル−アナログ変換した制御信号を射出工程の動作を司るアクチュエータ部に付与するインターフェイスを有するＰＬＣ制御系を備えることを特徴とする請求項２又は３記載の射出成形機の制御装置。
【請求項５】
前記第二コンピュータ処理部は、前記ＰＬＣ部及び前記ＨＭＩ部に用いる汎用ＣＰＵを備えることを特徴とする請求項１記載の射出成形機の制御装置。
【請求項６】
前記第二コンピュータ処理部は、前記ＰＬＣ部を機能させるＰＬＣ用プログラムと、前記ＨＭＩ部を機能させるＨＭＩ用プログラムと、前記ＰＬＣ部と前記ＨＭＩ部のタスク管理を実行するマルチタスク・リアルタイム・オペレーション用プログラムを格納する内部メモリを備えることを特徴とする請求項１記載の射出成形機の制御装置。
【請求項７】
前記ＰＬＣ部は、スイッチ部の切換データを前記汎用ＣＰＵに付与し、かつ前記汎用ＣＰＵから得る制御指令データをアクチュエータ部に付与するインターフェイスを有するＰＬＣ制御系を備えることを特徴とする請求項５又は６記載の射出成形機の制御装置。
【請求項８】
前記ＰＬＣ部は、センサ部の検出信号をアナログ−ディジタル変換して前記汎用ＣＰＵに付与し、かつ前記汎用ＣＰＵから得る制御指令データをディジタル−アナログ変換した制御信号をアクチュエータ部に付与するインターフェイスを有するＰＬＣ制御系を備えることを特徴とする請求項５又は６記載の射出成形機の制御装置。
【請求項９】
前記ＨＭＩ部は、少なくとも外部記憶装置を接続する外部記憶装置用インターフェイス，出力装置を接続する出力装置用インターフェイス，入力装置を接続する入力装置用インターフェイス，表示装置を接続する表示装置用インターフェイス，通信装置に接続する通信用インターフェイスの一又は二以上を備えることを特徴とする請求項５又は６記載の射出成形機の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータ処理部を備える射出成形機の制御装置に関する。
【０００２】
【従来技術及び課題】
射出成形機の制御形態は、リレー回路を用いたハードウェアによる制御形態からマイクロコンピュータを用いたソフトウェアによる制御形態ヘ急速に移行しつつある。ソフトウェア制御による機能部は、大きく分けてシーケンス制御を司るＰＬＣ（プログラマブル・ロジック・コントローラ：Ｐｒｏｇｒａｍａｂｌｅ  Ｌｏｇｉｃ  Ｃｏｎｔｒｏｌｌｅｒ）部と、動作時に必要なパラメータの設定や動作状態及び結果を表示させるためのＨＭＩ（ヒューマン・マシーン・インターフェイス：Ｈｕｍａｎ  Ｍａｃｈｉｎｅ  Ｉｎｔｅｒｆａｃｅ）部がある。また、ＰＬＣ部には、マイクロコンピュータ搭載による汎用ＰＬＣやメーカ独自のＰＬＣがあり、ＰＬＣを動作させるシーケンスプログラムには、一般に、ラダー言語，マイクロコンピュータやパーソナルコンピュータ環境で知られているＣ言語，アセンブラ言語等が用いられる。
【０００３】
ところで、初期の制御装置では、単一のマイクロコンピュータにより全ての機能を処理していたが、近時、量と質の両面から処理能力向上要求が増加し、その結果、高性能なマイクロコンピュータへの変更、さらには複数のマイクロコンピュータを搭載して機能分担させるマルチシステムへ移行している。具体的には、シーケンス制御や演算処理を実行するユニットとＨＭＩ制御を行うユニットに分散（機能分担）させ、両ユニット間を通信機能を用いてデータコミュニケーションを行っている。この形態としては、例えば、米国特許第５０６２０５２号が知られており、ＰＬＣ部とＨＭＩ部を接続するインターフェイスに汎用コンピュータを用いている。
【０００４】
しかし、この形態を採用する制御装置は、機能分担を図れる反面、ハードウェア及びソフトウェアの双方の量が大幅に増加してしまうため、開発，保守，コスト等での負担が著しく大きくなる。即ち、システムを再構築する場合、シーケンス制御部や制御パネル部をそれぞれ個別に変更し、最後にシステム全体の見直しが必要となるため、リアルタイムでの実施が不可能になるとともに、各機能部は固有のアーキテクチャを有するため、新規の処理技術の導入が限定されてしまう。しかも、アナログ処理部（フィードバック制御部）とシーケンス制御部の多層構造は、処理上の障害となり、制御における処理速度の高速化が困難となるなど、各種の諸問題を包含している。
【０００５】
他方、単一の汎用コンピュータを使用することにより、全ての機能を実行させれば理想的であるが、射出成形機の場合には、要求される性能水準の異なる各種制御や各種処理が混在し、全ての制御と処理を単一の汎用コンピュータに処理させるには、ＣＰＵに相当の処理能力が要求されることになり、かなりのコストアップを強いられるとともに、一方、コストアップを抑制するには、一部の処理性能を犠牲にしなければならないなど、コスト面と性能面の双方を妥協的に選定せざるを得ない。結局、この形態による制御装置は、装置全体に対して十分なコストダウン及び性能向上（高度成形）を同時に実現することが困難となる。
【０００６】
本発明は、このような従来技術に存在する課題を解決したものであり、ＰＬＣ部とＨＭＩ部を分散させることによる諸問題を一掃できることに加え、装置全体に対する十分なコストダウン及び性能向上（高度成形）の双方を同時に実現することができる射出成形機の制御装置の提供を目的とする。
【０００７】
【課題を解決するための手段及び実施の形態】
本発明は、コンピュータ処理部を備える射出成形機Ｍの制御装置１を構成するに際して、射出工程のプロセス制御処理を実行する高速処理専用の第一コンピュータ処理部２と、この第一コンピュータ処理部２による処理以外の処理を実行するＰＬＣ（プログラマブル・ロジック・コントローラ）部３ａ及びＨＭＩ（ヒューマン・マシーン・インターフェイス）部３ｂを有する第二コンピュータ処理部３を備えることを特徴とする。
【０００８】
この場合、好適な実施の形態により、第一コンピュータ処理部２は、高速処理専用ＣＰＵ１１を備えるとともに、射出工程を実行するシーケンス制御用プログラム及びフィードバック制御用プログラムを格納する内部メモリ１２を備えて構成できる。具体的には、射出工程の物理量を検出するセンサ部の検出信号Ｓｉａをアナログ−ディジタル変換して高速処理専用ＣＰＵ１１に付与し、かつ高速処理専用ＣＰＵ１１から得る制御指令データをディジタル−アナログ変換した制御信号Ｓｏａを射出工程の動作を司るアクチュエータ部に付与するインターフェイス１３を有するＰＬＣ制御系２ｘを備えている。
【０００９】
また、第二コンピュータ処理部３は、ＰＬＣ部３ａ及びＨＭＩ部３ｂに用いる汎用ＣＰＵ２１を備えるとともに、ＰＬＣ部３ａを機能させるＰＬＣ用プログラム，ＨＭＩ部３ｂを機能させるＨＭＩ用プログラム，ＰＬＣ部３ａとＨＭＩ部３ｂのタスク管理を実行するマルチタスク・リアルタイム・オペレーション用プログラムをそれぞれ格納する内部メモリ１２を備えて構成できる。具体的には、ＰＬＣ部３ａは、スイッチ部の切換データＤｉｂを汎用ＣＰＵ２１に付与し、かつ汎用ＣＰＵ２１から得る制御指令データＤｏｂをアクチュエータ部に付与するインターフェイス２３を有するＰＬＣ制御系３ｘを備えるとともに、センサ部の検出信号Ｓｉｃをアナログ−ディジタル変換して汎用ＣＰＵ２１に付与し、かつ汎用ＣＰＵ２１から得る制御指令データをディジタル−アナログ変換した制御信号Ｓｏｃをアクチュエータ部に付与するインターフェイス２４を有するＰＬＣ制御系３ｙを備え、さらに、ＨＭＩ部３ｂは、少なくとも外部記憶装置３１を接続する外部記憶装置用インターフェイス３２，出力装置３３を接続する出力装置用インターフェイス３４，入力装置３５を接続する入力装置用インターフェイス３６，表示装置３７を接続する表示装置用インターフェイス３８，通信装置に接続する通信用インターフェイス３９の一又は二以上を備えている。
【００１０】
これにより、高速処理が要求される射出工程におけるプロセス制御（シーケンス制御及びフィードバック制御）は、高速処理専用ＣＰＵ１１を備える第一コンピュータ処理部２により実行されるため、数百〔μｓｅｃ〕以下の高速処理が可能となる。特に、高度の成形品、例えば、超薄肉の製品や末端微細の製品を成形するためには、より高速処理（射出速度の高速化）が要求されるが、このような高度成形に対しても柔軟に対応可能になるとともに、一方、射出工程におけるプロセス制御以外の処理を担う高速処理の要求されないＰＬＣ部３ａ及びＨＭＩ部３ｂは、汎用ＣＰＵ２１を備える第二コンピュータ処理部３により実行されるため、従来におけるＰＬＣ部とＨＭＩ部を分散させることによる諸問題が解消される。よって、装置全体に対する十分なコストダウン及び性能向上（高度成形）の双方を同時に実現可能となる。
【００１１】
【実施例】
次に、本発明に係る好適な実施例を挙げ、図面に基づき詳細に説明する。
【００１２】
まず、本実施例に係る制御装置１を搭載する射出成形機Ｍの概略構成について、図３を参照して説明する。
【００１３】
図３中、仮想線は射出成形機Ｍの外観を示し、機台Ｍｂ上に配設された射出装置Ｍｉと金型Ｃを取付けた型締装置Ｍｃを備える。また、機台Ｍｂ上には、成形機コントローラ６０を配設する。この成形機コントローラ６０は、ディスプレイ６１及び操作パネル６２を備える。この成形機コントローラ６０は、本実施例に係る制御装置１の一部となる後述するＨＭＩ部３ｂに含まれる。
【００１４】
次に、射出成形機Ｍに搭載する制御装置１について、図１〜図３を参照して具体的に説明する。
【００１５】
制御装置１は、図３に示すように、大別して、高速処理専用の第一コンピュータ処理部２と、この第一コンピュータ処理部２による処理以外の処理を実行する第二コンピュータ処理部３を備え、第一コンピュータ処理部２は、射出工程のプロセス制御処理を実行する機能を有するとともに、第二コンピュータ処理部３は、射出工程のプロセス制御処理以外の処理となるＰＬＣ制御を行うＰＬＣ部３ａとＨＭＩ制御を行うＨＭＩ部３ｂを有する。
【００１６】
図１及び図２に、さらに具体化した制御装置１のブロック構成を示す。第一コンピュータ処理部２は、図１に示すように、高速処理専用ＣＰＵ１１を備え、このＣＰＵ１１はＰＣＩバス等のローカルバスを用いたバスライン４１に接続する。また、第一コンピュータ処理部２には、ＣＰＵ１１に接続した高速処理専用（ＰＬＣ制御及び閉ループ制御専用）インターフェイス１３を備える。このインターフェイス１３は、射出工程の物理量を検出するセンサ部の検出信号Ｓｉａをアナログ−ディジタル変換してＣＰＵ１１に付与し、かつＣＰＵ１１から得る制御指令データをディジタル−アナログ変換した制御信号Ｓｏａを射出工程の動作を司るアクチュエータ部に付与する機能を有する。この場合、射出工程の物理量には、射出圧力及びスクリュ位置（スクリュ速度）等が含まれるとともに、射出工程の物理量を検出するセンサ部には、圧力センサ及び位置センサ等が含まれる。また、射出工程の動作を司るアクチュエータ部には、不図示の射出用サーボモータ（サーボアンプ）や射出シリンダ（制御弁）等が含まれる。
【００１７】
一方、４２は、バスライン４１を接続するチップセットであり、このチップセット４２には、ＰＣＩバス等のローカルバスを用いた他のバスライン４３を接続する。バスライン４３には、内部メモリ１２を接続する。この内部メモリ１２は、ＲＡＭ，ＲＯＭ等の各種メモリ類を総括する。そして、この内部メモリ１２には、射出工程を実行するシーケンス制御用プログラム及びフィードバック制御用プログラムを格納する。
【００１８】
これにより、第一コンピュータ処理部２は、射出工程の物理量を検出するセンサ部（圧力センサ，位置センサ等）の検出信号Ｓｉａをアナログ−ディジタル変換してＣＰＵ１１に付与し、かつＣＰＵ１１から得る制御指令データＤｃをディジタル−アナログ変換した制御信号Ｓｏａを、射出工程の動作を司るアクチュエータ部（射出用サーボモータ等）に付与して高速処理専用のフィードバック制御を行うＰＬＣ制御系２ｘとして機能する。
【００１９】
このように、第一コンピュータ処理部２は、特に、高速処理が要求される射出工程におけるプロセス制御（シーケンス制御及びフィードバック制御）を、高速処理専用ＣＰＵ１１により実行するため、数百〔マイクロ秒〕以下の高速処理が可能となる。
【００２０】
他方、第二コンピュータ処理部３は、図１に示すように、汎用ＣＰＵ２１を備え、このＣＰＵ２１は、内部バス４４を介してチップセット４２に接続する。汎用ＣＰＵ２１には、クロック５１が付与される。この汎用ＣＰＵ２１は、前述した高速処理専用ＣＰＵ１１ほど処理速度は要求されないため、処理速度がミリ秒程度（又はそれ以上）の水準の汎用ＣＰＵを用いることができる。
【００２１】
また、バスライン４１には、スイッチ部の切換データＤｉｂをＣＰＵ２１に付与し、かつＣＰＵ２１から得る制御指令データＤｏｂをアクチュエータ部に付与するインターフェイス２３を接続することにより、ＰＬＣ部３ａにおけるＰＬＣ制御系３ｘ（オープンループ制御系，フィードバック制御系）を構成する。この場合のアクチュエータ部には、電磁弁等が含まれる。さらに、射出工程の物理量を検出するセンサ部以外のセンサ部の検出信号Ｓｉｃを、アナログ−ディジタル変換してＣＰＵ２１に付与し、かつＣＰＵ２１から得る制御指令データをディジタル−アナログ変換した制御信号Ｓｏｃをアクチュエータ部に付与するインターフェイス２４を接続することにより、ＰＬＣ部３ａにおけるＰＬＣ制御系３ｙ（オープンループ制御系，フィードバック制御系）を構成する。この場合のアクチュエータ部には、計量用サーボモータ（サーボアンプ）や計量用オイルモータ（制御弁），型締用サーボモータ（サーボアンプ）や型締シリンダ（制御弁）等が含まれる。
【００２２】
一方、バスライン４１には、外部の通信装置（インターネット等）に接続する通信用インターフェイス３９を接続するとともに、バスライン４３には、外部ユニット５２を接続して、ＨＭＩ部３ｂを構成する。外部ユニット５２を図２に示す。３１は、ＨＤＤ（ハードディスク・ドライブ），ＣＤＲＷ（書換ＣＤ）等が含まれる外部記憶装置であり、この外部記憶装置３１は、ＡＴＡ（ＡＴアタッチメント）等の外部記憶装置用インターフェイス３２を介してバスライン４３に接続する。３３は、ＦＤＤ（フロッピィディスク・ドライブ），プリンタ等が含まれる出力装置であり、この出力装置３３は、ＵＳＢ（ユニバーサル・シリアルバス）等の出力装置用インターフェイス３４を介してバスライン４３に接続する。３５は、キーボード，マウス等が含まれる入力装置であり、この入力装置３５は、入力装置用インターフェイス３６を介してバスライン４３に接続する。３７は、ＣＲＴ，ＬＣＤ（液晶ディスプレイ），ＰＤＰ（プラズマディスプレイ）等が含まれる表示装置であり、この表示装置３７は、ＶＧＡ（ビデオグラフィックス・アレイ）等の表示装置用インターフェイス３８を介してバスライン４３に接続する。
【００２３】
他方、前述した内部メモリ１２には、ＰＬＣ部３ａを機能させるＰＬＣ用プログラムと、ＨＭＩ部３ｂを機能させるＨＭＩ用プログラムと、ＰＬＣ部３ａとＨＭＩ部３ｂのタスク管理を実行するマルチタスク・リアルタイム・オペレーション用プログラムを格納する。この場合、ＰＬＣ用プログラムは、射出成形機Ｍにおける射出工程以外の各種工程のシーケンス動作や射出成形機Ｍの監視等を実現するためのソフトウェアであり、また、ＨＭＩ用プログラムは、射出成形機Ｍの動作パラメータの設定及び表示，射出成形機Ｍの動作監視データの表示等を実現するためのソフトウェアである。これらのソフトウェアは、制御装置１を搭載する射出成形機固有のアーキテクチャとして構築される。
【００２４】
これに対して、マルチタスク・リアルタイム・オペレーション用プログラムは、各タスク（プログラム）を予め決められた優先順位で実行させるプログラムであり、例えば、成形機シーケンスプログラムを最優先させ、空時間に動作監視データの表示プログラムを実行させたり、動作監視データの表示処理中に、シーケンスプログラムが実行するスケジュールになれば、処理を中断してシーケンスプログラムが実行できるようにするソフトウェアである。なお、成形機シーケンスプログラムとは、ラダー言語等で射出成形機Ｍの動作順序，動作処理等が記述されたものであり、例えば、自動運転時には、型締→射出装置前進→射出→計量→射出装置後退→型開→成形品突出し→型締を繰り返し実行させることができる。このようなマルチタスク・リアルタイム・オペレーション用プログラムは、ＣＪｉｎｔｅｒｎａｔｉｏｎａｌ社製の「ＩＳａＧＲＡＦ」やＫＷｓｏｆｔｗａｒｅ社製の「ＰｒｏＣｏｎＯｓ」等の国際規格（ＩＥＣ６１１３１−３）準拠のシーケンスソフトウェアを用いることができる。以上により、ＰＬＣ部３ａとＨＭＩ部３ｂを有する第二コンピュータ処理部３が構成される。なお、図１中、５３は電源部を示す。
【００２５】
よって、このような制御装置１を構成することにより、高速処理が要求される射出工程におけるプロセス制御（シーケンス制御及びフィードバック制御）は、高速処理専用ＣＰＵ１１を備える第一コンピュータ処理部２により実行されるため、数百〔μｓｅｃ〕以下の高速処理が可能となる。特に、高度の成形品、例えば、超薄肉の製品や末端微細の製品を成形するためには、より高速処理（射出速度の高速化）が要求されるが、このような高度成形に対しても柔軟に対応することができる。
【００２６】
一方、射出工程におけるプロセス制御以外の処理を担う高速処理の要求されないＰＬＣ部３ａ及びＨＭＩ部３ｂは、処理速度がミリ秒程度となる単一の汎用ＣＰＵ２１を備える第二コンピュータ処理部３により実行されるため、ＰＬＣ部とＨＭＩ部を分散させることによる諸問題、即ち、システムを再構築する場合に、シーケンス制御部や制御パネル部をそれぞれ個別に変更し、最後にシステム全体の見直しが必要となるため、リアルタイムでの実施が不可能となる問題や各機能部が固有のアーキテクチャを有するため、新規の処理技術の導入が限定されてしまう問題、さらにはアナログ処理部（フィードバック制御部）とシーケンス制御部の多層構造が処理上の障害となるため、制御における処理速度の高速化が困難となる問題等、ハードウェア及びソフトウェアの双方の量が大幅に増加し、開発，保守，コスト等での負担が著しく大きくなる各種の問題を解消できる。
【００２７】
したがって、本実施例に係る制御装置１によれば、従来におけるＰＬＣ部とＨＭＩ部を分散させることによる諸問題を一掃することができることに加えて、装置全体に対する十分なコストダウン及び性能向上（高度成形）の双方を同時に実現することができる。
【００２８】
以上、実施例について詳細に説明したが、本発明はこのような実施例に限定されるものではなく、細部の構成（ハードウェア，ソフトウェア），部品類（スイッチ部，センサ部，アクチュエータ部等），接続機器類（外部記憶装置，出力装置，入力装置，表示装置，通信機器等）及び数量等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。
【００２９】
【発明の効果】
このように、本発明に係る射出成形機の制御装置は、射出工程のプロセス制御処理を実行する高速処理専用の第一コンピュータ処理部と、この第一コンピュータ処理部による処理以外の処理を実行するＰＬＣ部及びＨＭＩ部を有する第二コンピュータ処理部を備えるため、ＰＬＣ部とＨＭＩ部を分散させることによる諸問題を一掃できることに加えて、装置全体に対する十分なコストダウン及び性能向上（高度成形）の双方を同時に実現できるという顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の好適な実施例に係る射出成形機の制御装置のブロック構成図、
【図２】同制御装置における外部ユニットのブロック構成図、
【図３】同制御装置を備える射出成形機の概要図、
【符号の説明】
１      制御装置
２      第一コンピュータ処理部
２ｘ    ＰＬＣ制御系
３      第二コンピュータ処理部
３ａ    ＰＬＣ部
３ｂ    ＨＭＩ部
３ｘ    ＰＬＣ制御系
３ｙ    ＰＬＣ制御系
１１    高速処理専用ＣＰＵ
１２    内部メモリ
１３    高速処理専用インターフェイス
２１    汎用ＣＰＵ
２３    インターフェイス
２４    インターフェイス
３１    外部記憶装置
３２    外部記憶装置用インターフェイス
３３    出力装置
３４    出力装置用インターフェイス
３５    入力装置
３６    入力装置用インターフェイス
３７    表示装置
３８    表示装置用インターフェイス
３９    通信用インターフェイス
Ｍ      射出成形機
Ｓｉａ  検出信号
Ｓｏａ  制御信号
Ｓｉｃ  検出信号
Ｓｏｃ  制御信号
Ｄｉｂ  切換データ
Ｄｏｂ  制御指令データ
【図１】
0003556186.tif 000002
【図２】
0003556186.tif 000003
【図３】
0003556186.tif 000004