(57)【特許請求の範囲】
【請求項１】
複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出し、該マルチフレームの同期を検出するフレーム同期処理装置であって、
該サブフレームの同期を検出する第１検出部と、
該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、
該第１検出部で該サブフレームの同期が検出されると該サブレフレーム内に格納される該サブフレーム及び該マルチフレームとは異なる他のフレームの同期を検出する第３検出部と、
該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御し、該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第３検出部で該他のフレームの同期が検出されないと、該第１〜該第３検出部をそれぞれ強制的に同期再検出状態に制御する強制再同期制御部とをそなえて構成されていることを特徴とする、フレーム同期処理装置。
【請求項２】
該マルチフレームが、ＤＳ３フレームにより構成されていることを特徴とする、請求項１記載のフレーム同期処理装置。
【請求項３】
該マルチフレームが、ＤＳ３フレームにより構成されるとともに、該他のフレームが、少なくともＰＬＣＰフレームにより構成されていることを特徴とする、請求項１記載のフレーム同期処理装置。
【請求項４】
該第３検出部が、該ＰＬＣＰフレームのスタッフビットの誤りを検出して、検出した誤りを修正する誤り修正部をそなえていることを特徴とする、請求項３記載のフレーム同期処理装置。
【請求項５】
複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出し、該マルチフレームの同期を検出するフレーム同期処理装置であって、
該サブフレームの同期を検出する第１検出部と、
該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、
該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御する強制再同期制御部と、
同期検出後の該信号に基づいて所望のアラーム処理を行なうアラーム処理部とをそなえるとともに、
該強制再同期制御部が、
強制同期再検出状態制御中は該アラーム処理部でのアラーム処理を禁止するように構成されていることを特徴とする、フレーム同期処理装置。
【請求項６】
該アラーム処理部が、
該信号を保持する保持部と、
該保持部に保持されていた信号を基に警報状態を検出して警報情報を出力する警報検出部とをそなえ、
該強制再同期制御部が、
強制同期再検出状態制御中は、該信号の該保持部への書き込みを禁止するとともに、該警報検出部から該警報情報を出力しないように制御することを特徴とする、請求項５記載のフレーム同期処理装置。
【請求項７】
複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出し、該マルチフレームの同期を検出するフレーム同期処理装置であって、
該サブフレームの同期を検出する第１検出部と、
該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、
該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御する強制再同期制御部と、
同期検出後の該信号に基づいて所望のアラーム処理を行なうアラーム処理部と、
送信信号を該信号の受信側へ折り返すループバック制御部とをそなえるとともに、
該ループバック制御部が、
該送信信号を該受信側へ折り返す際、上記の各検出部をそれぞれ強制的に同期再検出状態に制御するように構成されていることを特徴とする、フレーム同期処理装置。
【請求項８】
該アラーム処理部が、
該信号を保持する保持部と、
該保持部に保持されていた信号を基に警報状態を検出して警報情報を出力する警報検出部とをそなえ、
該ループバック制御部が、
上記各検出部をそれぞれ強制的に同期再検出状態に制御している間は、該信号の該保持部への書き込みを禁止するとともに、該警報検出部から該警報情報を出力しないように制御することを特徴とする、請求項７記載のフレーム同期処理装置。
【請求項９】
該信号にＡＴＭセルが格納されている場合に、
該ループバック制御部が、
１つのＡＴＭセルの該保持部への書き込み完了後に、該折り返しを行なうように構成されていることを特徴とする、請求項７又は請求項８記載のフレーム同期処理装置。
【請求項１０】
複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出して、該マルチフレームの同期を検出するフレーム同期処理方法であって、
該サブフレームの同期を検出する第１検出ステップと、
該第１検出ステップで該サブフレームの同期が検出されると該マルチフレームの同期を検出する第２検出ステップと、
該第１検出ステップで該サブフレームの同期が検出されてから所定時間が経過しても該第２検出ステップで該マルチフレームの同期が検出されないと、該第１検出ステップから強制的に上記の各フレームの同期検出処理を再度行なう第１の強制再同期検出ステップと、
該第１検出ステップで該サブフレームの同期が検出されると該サブレフレーム内に格納される該サブフレーム及び該マルチフレームとは異なる他のフレームの同期を検出する第３検出ステップと、
該第１検出ステップで該サブフレームの同期が検出されてから所定時間が経過しても該第３検出ステップで該他のフレームの同期が検出されないと、該第１検出ステップから強制的に上記の各フレームの同期検出処理を再度行なう第２の強制再同期検出ステップとをそなえて構成されていることを特徴とする、フレーム同期処理方法。
【発明の詳細な説明】
【０００１】
（目次）
発明の属する技術分野
従来の技術（図９〜図１３）
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）第１実施形態の説明（図１〜図５）
（２）第２実施形態の説明（図６，図７及び図１４）
（３）第３実施形態の説明（図８）
（４）その他
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、データ通信を所定のフレームにより行なう伝送に用いて好適な、フレーム同期処理装置及びフレーム同期処理方法に関する。
【０００３】
【従来の技術】
通常、フレーム同期処理装置は、伝送信号（伝送フレーム）内の同期確立用の情報を検出することによって、フレーム同期を確立するようになっており、例えば、伝送するフレームが、ＤＳ３（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ−Ｌｅｖｅｌ  ３）信号の場合、図１２に示すフレーム同期処理装置１ａは、ＤＳ３サブフレーム同期検出部（ＤＳ３サブフレームＳｙｎｃ部）２ａとＤＳ３マルチフレーム同期検出部（ＤＳ３マルチフレームＳｙｎｃ部）３ａとＯＲ回路６ｂとデータインヒビット／ニブルスイッチ部（Ｄａｔａ  Ｉｎｈｉｂｉｔ  ＋Ｎｉｂｂｌｅ  ＳＷ）６ａとをそなえて構成される。
【０００４】
なお、図９に示すように、ＤＳ３信号のフレームフォーマットは、オーバーヘッド部分とペイロード部分との組を複数含んだＤＳ３サブフレームを７つ含んだＤＳ３マルチフレームとして構成される。このＤＳ３サブフレーム内の各オーバーヘッド部分（１ビット）は、図９に示すように、“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”，“Ｍ１”，“Ｍ２”，“Ｍ３”，“Ｘ１”，“Ｘ２”等のＤＳ３マルチフレーム内に固有の情報が格納されるようになっている。
【０００５】
ここで、“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”は、ＤＳ３サブフレームの同期パターンを表すビットでそれぞれ、“１”，“０”，“０”，“１”の固定値が割り当てられる。一方、“Ｍ１”，“Ｍ２”，“Ｍ３”は、ＤＳ３マルチフレームの同期パターンを表すビットでそれぞれ、“０”，“１”，“０”の固定値が割り当てられる。なお、ペイロード部分（８４ビット）には、各種のデータがマッピングされる。
【０００６】
ＤＳ３サブフレーム同期検出部２ａは、受信したＤＳ３サブフレームの同期を検出するもので、ＤＳ３サブフレーム内のビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）を検出して、同期パターン（“１”，“０”，“０”，“１”）と一致するか否かを判定し、同期パターンの一致を検出すると、ＤＳ３マルチフレーム同期検出部３ａにその旨を出力するようになっている。
【０００７】
ＤＳ３マルチフレーム同期検出部３ａは、ＤＳ３サブフレーム同期検出部２ａでＤＳ３サブフレームの同期が検出されると、複数のＤＳ３サブフレーム内から所定のビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）を検出して、同期パターン（“０”，“１”，“０”）と一致するか否かを判定するものである。
データインヒビット／ニブルスイッチ部６ａは、ＯＲ回路６ｂを介してＤＳ３サブフレーム同期検出部２ａとＤＳ３マルチフレーム同期検出部３ａとから各同期を検出できない旨の情報を受けている間〔同期はずれ（Ｏｕｔ  Ｏｆ  Ｆｒａｍｅ）〕はデータ出力をインビット（禁止）する一方で、ＤＳ３サブフレーム同期検出部２ａとＤＳ３マルチフレーム同期検出部３ａとから各同期を検出した情報を受けている間（同期状態）は、受信したＤＳ３マルチフレームからオーバーヘッド部分を除くペイロード部分を抽出して出力するものである。
【０００８】
このように、従来のフレーム同期処理装置１ａにおいて、受信したＤＳ３マルチフレーム内のＤＳ３サブフレームの特定のビット（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）を検出してＤＳ３サブフレームの同期検出後、ＤＳ３マルチフレーム内の特定のビット（“Ｍ１”＝“０”，“Ｍ２”＝“１”，“Ｍ３”＝“０”）を検出することにより、ＤＳ３フレームの同期を確立することができるようになっている。
【０００９】
なお、図１０は、ＰＬＣＰ（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｃｏｎｖｅｒｇｅｎｃｅ  Ｐｒｏｔｏｃｏｌ）  フレームにＡＴＭセルをマッピングする方法を説明するための図であり、この図１０に示すように、ＰＬＣＰフレーム内のペイロード部分にＡＴＭセルをマッピングし、このＰＬＣＰフレームをＤＳ３フレームのペイロード部分（８４ビット）に格納することができる。
【００１０】
このような、ＤＳ３フレームのペイロード部分（８４ビット）にＰＬＣＰフレームがマッピングされている場合には、例えば、図１３に示すように、フレーム同期処理装置１ａは、更に、ＰＬＣＰフレーム同期検出部４ａをそなえて構成され、このＰＬＣＰフレーム同期検出部４ａには、検出部４−１ａと判定部４−２ａとＰＯＩ（Ｐａｔｈ  Ｏｖｅｒｈｅａｄ  Ｉｎｄｉｃａｔｏｒ）  検出部４−３ａとＰＯＩチェック部４−４ａとＰＯＬ（Ｐａｔｈ  Ｏｖｅｒｈｅａｄ  Ｌａｂｅｌ）  判定部４−５ａとフレームパターンチェック部４−６ａとフレームカウンタ（ＦＣＴＲ）４−１１ａとが設けられる。
【００１１】
なお、例えば、図１１に示すように、ＰＬＣＰ信号のフレームフォーマットも、オーバーベッド部分１６とペイロード部分１７とを有して構成されている。なお、１８は、ビット数調整用のトレイラー（スタッフビット）である。
ここで、オーバーヘッド部分１６には、Ｆｒａｍｉｎｇ  Ｏｃｔｅｔｓ（“Ａ１”，“Ａ２”），  ＰＯＩ，  ＰＯＨ（Ｐａｔｈ  Ｏｖｅｒｈｅａｄ）  が格納されており、“Ａ１”，“Ａ２”は、ＰＬＣＰフレームの同期パターンを表すビットで、それぞれ、“Ａ１”＝“Ｆ６”（ｈｅｘ），“Ａ２”＝“２８”（ｈｅｘ）  という固定値が格納される。また、ＰＯＩは、次にＰＯＨが位置することを表す情報である。
【００１２】
ところで、図１３に示す検出部４−１ａは、上記のＰＬＣＰフレームから“Ａ１”，“Ａ２”を検出するもので、判定部４−２ａは、検出した“Ａ１”，“Ａ２”が、それぞれ“Ｆ６”，“２８”であるかを判定するものである。
ＰＯＩ検出部４−３ａは、ＰＬＣＰフレーム内から上記のＰＯＩを検出するもので、ＰＯＩチェック部４−４ａは、パリティチェックを行なうものであり、ＰＯＬ判定部４−５ａは、全フレーム内で何番目の組（スロット）であるかを判定するものであり、フレームパターンチェック部４−６ａは、判定部４−２ａ，ＰＯＩチェック部４−４ａ，ＰＯＬ判定部４−５ａから受信した情報が所望の条件に合致するか判定するものである。フレームカウンタ４−１１ａは、同期確立後、バイトスイッチ７ａから出力されるデータが格納されるメモリ（図示省略）上のアドレスを出力するものである。
【００１３】
このような、ＰＬＣＰフレーム同期検出部４ａをそなえた従来のフレーム同期処理装置１ａでは、ＰＬＣＰフレーム内の特定のビット（“Ａ１”＝“Ｆ６”，“Ａ２”＝“２８”）により同期パターンを検出して、ＰＬＣＰフレームの同期を確立するようになっている。
【００１４】
【発明が解決しようとする課題】
上述の如く、従来のフレーム同期処理装置１ａでは、受信したデータからＤＳ３フレームフォーマットのＦビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）の検出を行ない、ＤＳ３サブフレームの同期検出後に、ＤＳ３マルチフレームのＭビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）の検出を行なうようになっている。
【００１５】
この受信データには、コネクション内での故障が発生したときに、ＡＩＳ（Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌ）  等の警報信号（ＡＬＬ“０”）が、生じている場合がある。
ＤＳ３サブフレームの同期パターンであるＦビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）は図９に示すように、分散して配置されており、また、４ビットの同期パターンである為に、ＡＩＳの伝搬の影響により受信データにＦビットと同じデータ列が現れることもあり得る。
【００１６】
この場合、その信号が本来正常なＤＳ３サブフレーム同期パターンに該当しないにもかかわらず、正常な同期パターンとして誤検出されて、擬似同期状態になる可能性がある。
ここで、ＤＳ３マルチフレームの同期は、ＤＳ３サブフレームの同期に依存している一方、ＤＳ３サブフレームの同期はＤＳ３マルチフレームの同期に依存していないため、従来のフレーム同期処理装置１ａでは、ＡＩＳの発生等によりＤＳ３サブフレームの同期を誤検出して、ＤＳ３サブフレームの擬似同期状態に陥った場合には、ＤＳ３マルチフレームの同期が確立できずに、ＤＳ３マルチフレーム同期検出部３ａがデッドロックしてしまうという課題がある。
【００１７】
また、ＰＬＣＰフレームの同期検出についても、ＰＬＣＰフレームの同期がＤＳ３サブフレームの同期に依存している為に、ＤＳ３サブフレームの擬似同期状態が発生すると、フレーム同期処理装置１ａは、ＰＬＣＰフレームの同期を確立できずにデッドロックしてしまう。
本発明は、このような課題に鑑み創案されたもので、サブフレームの同期が擬似同期状態になりマルチフレームの同期が検出できない場合において、強制的に各フレームについて再度同期検出を行うことで、擬似同期状態発生時のデッドロックを回避して同期確立処理の信頼性を向上できる、フレーム同期処理装置及びフレーム同期処理方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
このため、請求項１記載の本発明のフレーム同期処理装置は、サブフレームの同期を検出する第１検出部と、該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、該第１検出部で該サブフレームの同期が検出されると該サブレフレーム内に格納される該サブフレーム及び該マルチフレームとは異なる他のフレームの同期を検出する第３検出部と、該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御し、該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第３検出部で該他のフレームの同期が検出されないと、該第１〜該第３検出部をそれぞれ強制的に同期再検出状態に制御する強制再同期制御部とをそなえて構成されている。
【００２０】
ここで、該マルチフレームが、ＤＳ３フレームにより構成されていてもよく（請求項２）、該マルチフレームが、ＤＳ３フレームにより構成されるとともに、該他のフレームが、少なくともＰＬＣＰフレームにより構成されていてもよい（請求項３）。
さらに、該第３検出部が、該ＰＬＣＰフレームのスタッフビットの誤りを検出して、検出した誤りを修正する誤り修正部をそなえていることが望ましい（請求項４）。
【００２１】
また、請求項５記載の本発明のフレーム同期処理装置は、複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出し、該マルチフレームの同期を検出するフレーム同期処理装置であって、該サブフレームの同期を検出する第１検出部と、該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御する強制再同期制御部と、同期検出後の該信号に基づいて所望のアラーム処理を行なうアラーム処理部とをそなえるとともに、該強制再同期制御部が、強制同期再検出状態制御中は該アラーム処理部でのアラーム処理を禁止するように構成されたことを特徴としている。
ここで、該アラーム処理部は、該信号を保持する保持部と、該保持部に保持されていた信号を基に警報状態を検出して警報情報を出力する警報検出部とをそなえ、該強制再同期制御部が、強制同期再検出状態制御中は、該信号の該保持部への書き込みを禁止するとともに、該警報検出部から該警報情報を出力しないように制御することが望ましい（請求項６）。
【００２２】
また、請求項７記載の本発明のフレーム同期処理装置は、複数のサブフレームからなるマルチフレームの信号を受信して、該サブフレームの同期を検出し、該マルチフレームの同期を検出するフレーム同期処理装置であって、該サブフレームの同期を検出する第１検出部と、該第１検出部で該サブフレームの同期が検出されてから該マルチフレームの同期を検出する第２検出部と、該第１検出部で該サブフレームの同期が検出されてから所定時間が経過しても該第２検出部で該マルチフレームの同期が検出されないと、該第１検出部と該第２検出部とをそれぞれ強制的に同期再検出状態に制御する強制再同期制御部と、同期検出後の該信号に基づいて所望のアラーム処理を行なうアラーム処理部と、送信信号を該信号の受信側へ折り返すループバック制御部とをそなえるとともに、該ループバック制御部が、該送信信号を該受信側へ折り返す際、上記の各検出部をそれぞれ強制的に同期再検出状態に制御するように構成されたことを特徴としている。
【００２３】
ここで、該アラーム処理部は、該信号を保持する保持部と、該保持部に保持されていた信号を基に警報状態を検出して警報情報を出力する警報検出部とをそなえ、該ループバック制御部が、上記各検出部をそれぞれ強制的に同期再検出状態に制御している間は、該信号の該保持部への書き込みを禁止するとともに、該警報検出部から該警報情報を出力しないように制御することが望ましい（請求項８）。
【００２４】
さらに、該信号にＡＴＭセルが格納されている場合に、該ループバック制御部が１つのＡＴＭセルの該保持部への書き込み完了後に、該折り返しを行なうように構成することが望ましい（請求項９）。
一方、請求項１０記載のフレーム同期処理方法は、該サブフレームの同期を検出する第１検出ステップと、該第１検出ステップで該サブフレームの同期が検出されると該マルチフレームの同期を検出する第２検出ステップと、該第１検出ステップで該サブフレームの同期が検出されてから所定時間が経過しても該第２検出ステップで該マルチフレームの同期が検出されないと、該第１検出ステップから強制的に上記の各フレームの同期検出処理を再度行なう第１の強制再同期検出ステップと、該第１検出ステップで該サブフレームの同期が検出されると該サブレフレーム内に格納される該サブフレーム及び該マルチフレームとは異なる他のフレームの同期を検出する第３検出ステップと、該第１検出ステップで該サブフレームの同期が検出されてから所定時間が経過しても該第３検出ステップで該他のフレームの同期が検出されないと、該第１検出ステップから強制的に上記の各フレームの同期検出処理を再度行なう第２の強制再同期検出ステップとをそなえて構成されている。
【００２８】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を説明する。
（１）第１実施形態の説明
図１は、本発明の第１実施形態に係るフレーム同期処理装置１の構成を示すブロック図であり、フレーム同期処理装置１は、複数のＤＳ３サブフレームからなるＤＳ３マルチフレームの信号を受信して、ＤＳ３サブフレームの同期を検出して、ＤＳ３マルチフレームの同期を検出するものであるとともに、ＰＬＣＰの同期を検出するものでもあり、また、所定の条件の下、強制的に再度同期の検出を行なうものでもある。
【００２９】
このため、フレーム同期処理装置１は、図１に示すように、ＤＳ３サブフレーム同期検出部２，ＤＳ３マルチフレーム同期検出部３，ＰＬＣＰフレーム同期検出部４，強制再Ｈｕｎｔｉｎｇ  制御部５，データインヒビット／ニブルスイッチ部（Ｄａｔａ  Ｉｎｈｉｂｉｔ＋Ｎｉｂｂｌｅ  ＳＷ）６及びバイトスイッチ（Ｂｙｔｅ  ＳＷ）  ７をそなえて構成されている。
【００３０】
ここで、ＤＳ３サブフレーム同期検出部（第１検出部）２は、ＤＳ３サブフレームの同期を検出するものであり、図９に示すサブフレームのビット（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）を検出するようになっている。図２は、このＤＳ３サブフレーム同期検出部２の構成を示すブロック図であり、この図２に示すように、ＤＳ３サブフレーム同期検出部２は、パターン検出部２−１，パターンチェック部２−２，比較処理部２−３，カウンタ２−４，メモリ２−５，状態監視・制御部２−６をそなえて構成されている。
【００３１】
ここで、パターン検出部２−１は、入力データからＤＳ３サブフレームのフレームパターンを抽出するものであり、パターンチェック部２−２は、パターン検出部２−１で検出されたフレームパターンの“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当するビットが、ＤＳ３サブフレーム同期パターン（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）と一致するかチェックするものである。なお、同期パターンと一致するとパターンチェック部２−２で判定された場合、メモリ２−５は、例えば、パターン検出部２−１で検出されたフレームパターン内のビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）の位置を保持するようになっている。
【００３２】
比較処理部２−３は、同期を検出する過程において、ＤＳ３サブフレームの同期パターンと一致したＤＳ３サブフレームのフレームパターンを検出したときに、そのフレームパターン内のビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）の位置をメモリ２−５に書き込む制御を行なう他、一度ＤＳ３サブフレームの同期パターンの一致が検出された後には、同じビット位置でＤＳ３サブフレームのフレームパターンの同期を検出できるか比較するものである。
【００３３】
このため、比較処理部２−３は、図２に示すように、書き込み制御部２−３ａと比較部２−３ｂとをそなえて構成されている。
ここで、書き込み制御部２−３ａは、パターンチェック部２−２で同期パターンの一致が検出されると、パターン検出部２−１で検出したフレームパターン内のビット（“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”）の位置をメモリ２−５に書き込む制御を行なうものである。なお、書き込み制御部２−３ａは、メモリ２−５に保持されるビット位置が、クリアされたとき等は、再度、ビット位置を書き込むようになっている。
【００３４】
一方、比較部２−３ｂは、メモリ２−５に保持されているビット位置で再度ＤＳ３サブフレームの同期をとれるか比較するものであり、また、比較した結果、同期パターンと一致するときは、一致した信号をカウンタ２−４に出力するようにもなっている。
なお、例として、カウンタ２−４の最大カウント数が“４”の場合を前提に説明すると、カウント数が“４”になった時、ＤＳ３サブフレームの同期が確立した状態になる。
【００３５】
また、状態監視・制御部２−６は、強制再Ｈｕｎｔｉｎｇ  制御部５やＰＬＣＰフレーム同期検出部４からの制御により、強制的に再度同期を検出するときに、メモリ２−５に保持されているビット位置をクリアするものである。
次に、ＤＳ３マルチフレーム同期検出部（第２検出部）３は、ＤＳ３サブフレーム同期検出部２で同期が検出されてからＤＳ３マルチフレームの同期を検出するものであり、図９に示すＤＳ３サブフレーム内のビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）を検出するようになっている。
【００３６】
なお、ＤＳ３マルチフレーム同期検出部３も、図２に示す上記ＤＳ３サブフレーム同期検出部２と同様に構成することができ、パターン検出部３−１，パターンチェック部３−２，比較処理部３−３，カウンタ３−４，メモリ３−５，状態監視・制御部３−６をそなえて構成されている。ここで、ＤＳ３マルチフレーム同期検出部３のパターン検出部３−１は、受信データからフレームパターンを抽出するものであり、パターンチェック部３−２は、パターン検出部３−１で検出されたフレームパターン内の“Ｍ１”，“Ｍ２”，“Ｍ３”に該当するビットが同期パターン（“Ｍ１”＝“０”，“Ｍ２”＝“１”，“Ｍ３”＝“０”）と一致するかチェックするものである。なお、このパターン検出部３−１で同期パターンと一致すると判定された場合、メモリ３−５は、例えば、パターン検出部３−１で検出したフレームパターンのビット（“Ｍ１”，“Ｍ２”，“Ｍ３”）の位置を保持するようになっている。
【００３７】
比較部３−３ｂは、ＤＳ３マルチフレームの同期が一度検出されると、メモリ３−５で保持されているビット位置で、再度、ＤＳ３マルチフレームの同期パターンが一致するか比較するものである。この比較の結果、ＤＳ３サブフレームの同期パターンが一致した回数が、カウンタ３−４にてカウントされるようになっている。
【００３８】
なお、例として、カウンタ３−４の最大カウント数を、“２”とすると、カウント数が“２”になった時、ＤＳ３マルチフレームの同期状態となる。また、パターンチェック部３−２や比較部３−３ｂは、パターンチェックで同期パターンと一致しないときには、その旨の信号を強制再Ｈｕｎｔｉｎｇ  制御部５へ出力するようになっている。
【００３９】
一方、状態監視・制御部３−６は、強制再Ｈｕｎｔｉｎｇ  制御部５やＰＬＣＰフレーム同期検出部４からの制御により、強制的に再度同期を検出するとき、メモリ２−５に保持されているビット位置をクリアするものである。
次に、ＰＬＣＰフレーム同期検出部（第３検出部）４は、ＤＳ３サブフレーム同期検出部２でＤＳ３サブフレームの同期が検出されるとＤＳ３サブフレーム内に格納されるＤＳ３サブフレーム及びＤＳ３マルチフレームとは異なるＰＬＣＰフレームの同期を検出するものである他、ＰＬＣＰフレームの“Ｃ１”バイトに対して誤りを訂正する機能とＰＬＣＰフレームのトレイラー（Ｃｙｃｌｅ  Ｓｔｕｆｆ  Ｂｙｔｅ）１８（図１１参照）を監視する機能をそなえるものである。
【００４０】
このため、例えば、図３に示すように、ＰＬＣＰフレーム同期検出部４は、検出部４−１，判定部４−２，ＰＯＩ検出部４−３，ＰＯＩチェック部４−４，ＰＯＬ判定部４−５，フレームパターンチェック部４−６，Ｃ１検出部４−７，誤り訂正部４−８，トレイラー検出部４−９，トレイラー判定部４−１０及びフレームカウンタ（Ｆ  ＣＴＲ）  ４−１１をそなえて構成されている。
【００４１】
ここで、検出部４−１は、受信したＰＬＣＰフレームから“Ａ１”及び“Ａ２”（図１１参照）に該当するビットを検出するものであり、判定部４−２は、検出部４−１で検出された“Ａ１”，“Ａ２”が同期パターン〔“Ａ１”＝“１１１１０１１０”（Ｆ６［ｈｅｘ］）  及び“Ａ２”＝“００１０１０００”（２８［ｈｅｘ］）  〕に一致するか否かを判定するものである。
【００４２】
なお、検出部４−１と判定部４−２とを併せて、図２に示すようなＤＳ３サブフレーム同期検出部２又はＤＳ３マルチフレーム同期検出部３と同じように構成することができ、図２に示すように検出部４−１と判定部４−２とを併せて構成した場合、パターンチェック部４０−２は、パターン検出部４０−１で検出したフレームパターン内の“Ａ１”，“Ａ２”に該当するバイトが同期パターン〔“Ａ１”＝“Ｆ６”［ｈｅｘ］  ，“Ａ２”＝“２８”［ｈｅｘ］  〕と一致するか判定するようになっており、同期パターンと一致したとき、書き込み制御部４０−３ａは、そのビット位置をメモリ４０−５に書き込む制御を行ない、その後、比較部４０−３ｂは、メモリ４０−５に保持されているビット位置で同期パターンが検出されるか比較し、同期パターンと一致するときにはその旨の信号をカウンタ４０−４に出力し、カウンタ４０−４は、同期パターンと一致した回数をカウントアップするようになっている。
【００４３】
また、状態監視・制御部４０−６は、強制再Ｈｕｎｔｉｎｇ  制御部５やフレームカウンタ４−１１からの制御により、強制的に再度同期を検出するとき、メモリ４０−５に保持されているビット位置をクリアするようになっている。
なお、パターンチェック部４０−２や比較部４０−３ｂは、パターンチェックで同期パターンと一致しないときには、その旨の信号を強制再Ｈｕｎｔｉｎｇ  制御部５へ出力するようになっている。
【００４４】
さらに、ＰＯＩ検出部４−３は、受信データ中からＰＯＩに該当するデータを検出するものであり、ＰＯＩチェック部４−４は、パリティチェックを行なうものであり、ＰＯＬ判定部４−５は、ＰＯＩバイト中の６ビットで示されるＰＯＬの判定を行なうものである。
フレームパターンチェック部４−６は、判定部４−２，ＰＯＩチェック部４−４，ＰＯＬ判定部４−５からの３つの信号が、所望のものであるかチェックするものであり、３つの信号が所望のデータに該当するときには、その旨の信号、例えば、ＰＬＣＰフレームの先頭を示す信号をフレームカウンタ４−１１とバイトスイッチ７に出力するようになっている。
【００４５】
フレームカウンタ４−１１は、フレームパターンチェック部４−６，誤り訂正部４−８，トレイラー判定部４−１０からの信号を基に同期状態を総合的に判断するもので、同期の確立、同期が確立している際のビットずれの検出、ビットずれの際に再度の同期検出処理の制御を行なうようになっている。
なお、フレームカウンタ４−１１は、同期の確立を判断する際に、例えば、少なくとも判定部４−２で、検出した“Ａ１”が“Ｆ６”及び“Ａ２”が“２８”に一致した判定結果を２回検出したときに、同期確立と判断するようになっておいる。また、フレームカウンタ４−１１は、同期が確立したときには、その旨の信号をバイトスイッチ７へ出力する他、図示しないメモリ（バイトスイッチ７から出力したデータを保持するもの）に１ＰＬＣＰフレームを保持するメモリのアドレスを出力する他、例えば、ＰＬＣＰフレームの先頭位置を示す信号をＣ１検出部４−７やトレイラー検出部４−９へ出力するようになっている。
【００４６】
また、同期確立後において、誤り訂正部４−８から誤りを訂正できない旨の信号や、トレイラー判定部４−１０から１ニブルのビット構成が所定のビット構成に該当しない旨の信号を受信したときなどは、ビットずれが生じていると判断し、再度同期を検出するように、各部を制御するようになっている。例えば、フレームカウンタ４−１１は、誤り訂正部４−８から出力される誤りを訂正できない旨の信号をカウントし、カウント値“ＣＴＲ３”が最大カウント値“１６”に到達したときに、再度同期を検出するように、各部を制御するようになっている。
【００４７】
Ｃ１検出部４−７は、同期確立後、受信したＰＬＣＰから“Ｃ１”バイトを検出するものであり、検出した“Ｃ１”バイトを誤り訂正部４−８へ出力するようになっている。
誤り訂正部（誤り修正部）４−８は、ＰＬＣＰフレームのスタッフビットの誤りを検出して、検出した誤りを修正するもので、Ｃ１検出部４−７で検出された“Ｃ１”バイト内のコードの誤りを検出し、更にその誤りが訂正可能か否かを判定して、訂正可能なときにはその誤りを訂正するようになっている（誤り訂正機能）。
【００４８】
なお、誤り訂正部４−８は、誤りが検出されないときや、誤りを訂正できないとき等に、それぞれその旨の信号をフレームカウンタ４−１１へ出力するようになっている他、トレイラー検出部４−９には、検出した或いは訂正した“Ｃ１”バイトの信号を出力するようになっている。
トレイラー検出部４−９は、ＰＬＣＰフレームの同期確立後、誤り訂正部４−１０から受信した“Ｃ１”バイトを参考にして、トレイラー１８を検出するものである。
【００４９】
トレイラー判定部４−１０は、トレイラー検出部４−９にて検出されたトレイラー１８内に含まれるビットの構成が、１ｎｉｂｂｌｅ（４ビット）  単位毎に“１１００”となっているか判定するものであり、例えば、“１１００”に該当しないときには、その旨の信号をフレームカウンタ４−１１に出力するようになっている。このように、トレイラー検出部４−９とトレイラー判定部４−１０とは、Ｃｙｃｌｅ  Ｓｔｕｆｆ  Ｂｙｔｅを監視する機能をそなえる。
【００５０】
次に、図１に示す強制再Ｈｕｎｔｉｎｇ  制御部（強制再同期制御部）５は、ＤＳ３サブフレーム同期検出部２，ＤＳ３マルチフレーム同期検出部３及びＰＬＣＰフレーム同期検出部４を強制的に再Ｈｕｎｔｉｎｇ  制御するものである。
ここで、強制再Ｈｕｎｔｉｎｇ  制御部５は、ＤＳ３サブフレーム同期検出部２でＤＳ３サブフレームの同期が検出されてから所定時間経過してもＤＳ３マルチフレームの同期が検出されないと、ＤＳ３サブフレーム同期検出部２とＤＳ３マルチフレーム同期検出部３とをそれぞれ強制的に同期再検出状態に制御するようになっている。
【００５１】
このため、強制再Ｈｕｎｔｉｎｇ  制御部５は、図１に示すように、保護カウンタ（保護ＣＴＲ）５−１，５−２をそなえて構成されている。
ここで、保護ＣＴＲ５−１は、ＤＳ３サブフレーム同期確立後からＤＳ３マルチフレーム同期検出部３の同期状態情報が同期はずれ（Ｏｕｔ  Ｏｆ  Ｆｒａｍｅ）  状態である間、カウント値“ＣＴＲ１”のカウントアップを行ない、所定時間（例えば、Ｔ１ｍｓ）経過してもＤＳ３マルチフレーム同期状態がＯｕｔ  Ｏｆ  Ｆｒａｍｅの場合に、ＤＳ３サブフレーム同期検出部２から強制再Ｈｕｎｔｉｎｇ  制御するもので、ＤＳ３マルチフレーム同期検出部３から出力された同期パターンと一致しない旨の信号受信を契機にカウントし、カウント値“ＣＴＲ１”が最大数（例えば、“１６”）に至ったときに、ＤＳ３サブフレーム同期検出部２及びＤＳ３マルチフレーム同期検出部３で再度同期を検出する（再Ｈｕｎｔｉｎｇ）ように強制的に各同期検出部２，３を制御するようになっている。
【００５２】
このとき保護ＣＴＲ５−１は、データインヒビット／ニブルスイッチ部６へデータを出力しないように信号を出力するようにもなっている。また、保護ＣＴＲ５−１のカウント値“ＣＴＲ１”は、ＤＳ３マルチフレーム同期検出部３で同期が検出されるとクリアされるようになっている。
一方、保護ＣＴＲ５−２は、ＤＳ３サブフレームの同期が確立後からＰＬＣＰフレーム同期検出部４の同期状態情報がＯｕｔ  Ｏｆ  Ｆｒａｍｅ状態の間、カウント値“ＣＴＲ２”のカウントアップを行ない所定時間〔例えば、Ｔ２（Ｔ２＞Ｔ１）ｍｓ〕経過してもＰＬＣＰフレーム同期状態がＯｕｔ  Ｏｆ  Ｆｒａｍｅの場合に、ＤＳ３サブフレーム同期検出部２から強制再Ｈｕｎｔｉｎｇ  制御するもので、ＰＬＣＰフレーム同期検出部４から出力された同期パターンと一致しない旨の信号受信を契機にカウントし、カウント値“ＣＴＲ２”が最大数（例えば“１６”）に至ったときに、ＤＳ３サブフレーム同期検出部２，ＤＳ３マルチフレーム同期検出部３及びＰＬＣＰフレーム同期検出部４で再度同期を検出する（再Ｈｕｎｔｉｎｇ）ように強制的に各同期検出部２〜４を制御するようになっている。
【００５３】
なお、この場合も保護ＣＴＲ５−２は、データインヒビット／ニブルスイッチ部６へデータを出力しないように信号を出力するようにもなっている。また、保護ＣＴＲ５−２のカウント値“ＣＴＲ２”は、ＰＬＣＰフレーム同期検出部４で同期が検出されるとクリアされるようになっている。さらに、ＤＳ３マルチフレーム同期状態がＯｕｔ  Ｏｆ  Ｆｒａｍｅから解除された時には、保護ＣＴＲ５−２は初期状態に設定されて、再度ＰＬＣＰフレーム同期検出部４の同期状態情報を監視するようになっている。
【００５４】
次に図１に示すデータインヒビット／ニブルスイッチ部６は、ＤＳ３サブフレーム同期検出部２からＤＳ３サブフレームの同期を検出した旨の情報を受信すると、主信号を出力するものであり、バイトスイッチ７は、ＤＳ３サブフレーム同期検出部２，ＤＳ３マルチフレーム同期検出部３及びＰＬＣＰフレーム同期検出部４の同期状態が全て同期状態時（Ｏｕｔ  Ｏｆ  Ｆｒａｍｅ解除時）  のときに、主信号を通過させるものである。
【００５５】
以下、図４と図５とを用いて、上述の如く構成された本実施形態に係るフレーム同期処理装置１の動作を説明する。
ＤＳ３サブフレーム同検出部２のパターン検出部２−１が受信データからＤＳ３サブフレームのフレームパターンを検出し（ステップＳ１：第１検出ステップ）、パターンチェック部２−２は、パターン検出部２−１で検出されたフレームパターン内の“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当するビットが同期パターン（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）と一致するか判断する（ステップＳ２）。
【００５６】
ここで、パターン検出部２−１で検出されたフレームパターンがＤＳ３サブフレームの同期パターンと一致しないときには、同期パターンと一致するまで（ステップＳ２でＹＥＳと判定されるまで）、パターン検出部２−１は、受信データからＤＳ３サブフレームのフレームパターンを検出する（ステップＳ２のＮＯルートからステップＳ１）。
【００５７】
パターンチェック部２−２は、検出したフレームパターンが同期パターンと一致するときには、比較処理部２−３とＤＳ３マルチフレーム同期検出部３とＰＬＣＰフレーム同期検出部４とに受信したデータからＤＳ３サブフレームの同期パターンの一致が検出された旨の信号を出力し、比較処理部２−３では、比較処理を開始し（ステップＳ２のＹＥＳルートからステップＳ３）、また、ＤＳ３マルチフレーム同期検出部３及びＰＬＣＰフレーム同期検出部４では同期検出処理を開始する（ステップＳ２のＹＥＳルートからステップＳ７及びステップＳ１６）。
【００５８】
比較処理に際し、書き込み制御部２−３ａは、パターン検出部２−１で検出したフレームパターン内の“Ｆ１”，“Ｆ２”，“Ｆ３”，“Ｆ４”に該当するビットが同期パターン（“Ｆ１”＝“１”，“Ｆ２”＝“０”，“Ｆ３”＝“０”，“Ｆ４”＝“１”）と一致するとき、メモリ２−５にパターン検出部２−１で検出したビット位置を書き込む。
【００５９】
そして、比較部２−３ｂは、メモリ２−５に保持されているビット位置と受信したデータを基にパターン比較を開始し（ステップＳ３）、メモリ２−５に保持されているビット位置を基に受信したデータから検出したフレームパターンが再び同期パターンと一致するか比較して判断する（ステップＳ４）。
ここで、比較部２−３ｂは、比較した結果、同期パターンと一致しない時には、再びＤＳ３サブフレームのフレームパターンの検出を行なう（ステップＳ４のＮＯルートからステップＳ１）一方、メモリ２−５に保持されているビット位置を用いて検出したフレームパターンが同期パターンと一致するときは、カウンタ２−４がカウント数をカウントアップするとともに、最大カウント数“４”と一致するかを判断する（ステップＳ４のＹＥＳルートからステップＳ５）。
【００６０】
最大カウント数“４”に至るまで（ステップＳ５でＹＥＳと判定されるまで）、ＤＳ３サブフレーム同期検出部２は、比較処理を行なう（ステップＳ５のＮＯルートからステップＳ３）一方、最大カウント数“４”に相当するときは、ＤＳ３サブフレームの同期確立と判断する（ステップＳ５のＹＥＳルートからステップＳ６）。
【００６１】
一方、ＤＳ３マルチフレーム同期検出部３は、ＤＳ３サブフレーム同期検出部２から受信した信号中からＤＳ３サブフレームの同期パターンの一致を検出した旨の信号を受信すると、ＤＳ３マルチフレームの同期検出を開始する（ステップＳ２のＹＥＳルートからステップＳ７）。
ここで、ＤＳ３マルチフレーム同期検出部３では、パターン検出部３−１（図２参照）が、ＤＳ３マルチフレームのフレームパターンを検出し（第２検出ステップ）、パターンチェック部３−２は、パターン検出部３−１で検出されたフレームパターン内の“Ｍ１”，“Ｍ２”，“Ｍ３”に該当するビットが同期パターン（“Ｍ１”＝“０”，“Ｍ２”＝“１”，“Ｍ３”＝“０”）と一致するか判断する（ステップＳ８）。ここで、パターン検出部３−１で検出されたフレームパターンが同期パターンと一致しないときには、同期パターンと一致するまで（ステップＳ８でＹＥＳと判定されるまで）、パターン検出部３−１は、再度ＤＳ３マルチフレームのフレームパターンを検出する（ステップＳ８のＮＯルートからステップＳ７）。
【００６２】
パターンチェック部３−２は、パターン検出部３−１で検出されたフレームパターンがＤＳ３マルチフレームの同期パターンと一致すると判断したときには、比較処理部３−３に受信したデータからＤＳ３マルチフレームの同期パターンの一致が検出された旨の信号を出力し、比較処理部３−３では、比較処理を開始する（ステップＳ８のＹＥＳルートからステップＳ９）。
【００６３】
パターン比較処理部３−３では、パターン検出部３−１で検出したフレームパターンが同期パターンと一致するとき、書き込み制御部３−３ａは、メモリ３−５にパターン検出部３−１で検出したビット位置を書き込む。
そして、比較部３−３ｂは、メモリ３−５に保持されているビット位置と受信したデータとを基にパターン比較を開始し（ステップＳ９）、メモリ３−５に保持されているビット位置を基に検出されたフレームパターンが再び同期パターンと一致するか比較するか判断する（ステップＳ１０）。
【００６４】
ここで、比較部３−３ｂは、比較した結果、同期パターンと一致しない時には、強制再Ｈｕｎｔｉｎｇ  制御部５に同期パターンに一致しない旨の信号を出力する。
強制再Ｈｕｎｔｉｎｇ  制御部５（図１参照）の保護ＣＴＲ５−１は、ＤＳ３マルチフレームの同期パターンと一致しない旨の信号受信を契機に、カウント値“ＣＴＲ１”のカウントアップを行ない（ステップＳ１０のＮＯルートからステップＳ１４）、そのカウント値“ＣＴＲ１”が最大カウント値“１６”に到達しているかを判断し、カウント値“ＣＴＲ１”が“１６”であるとき（所定時間経過後）（ステップＳ１５でＹＥＳと判定されたとき）は、ＤＳ３サブフレーム同期検出部２から強制的に再度同期パターンを検出するように強制再Ｈｕｎｔｉｎｇ  制御を行なう（ステップＳ３３からステップＳ１及びステップＳ７：強制再同期検出ステップ）。保護ＣＴＲ５−１は、カウント値“ＣＴＲ１”が“１６”に到達していないとき、パターン比較を行なう（ステップＳ１５のＮＯルートからステップＳ９）。
【００６５】
一方、ＤＳ３マルチフレーム同期検出部３は、メモリ３−５に保持されているビット位置を用いて検出したフレームパターンが同期パターンと一致するときは、カウンタ３−４のカウント数をカウントアップする一方、保護ＣＴＲ５−１のカウント“ＣＴＲ１”をクリアし（ステップＳ１０のＹＥＳルートからステップＳ１１）、カウンタ３−４のカウント値が最大カウント数“２”と一致するかを判断する（ステップＳ１２）。
【００６６】
ここで、ＤＳ３マルチフレーム同期検出部３は、カウンタ３−４のカウント値が最大カウント数“２”に至るまで（ステップＳ１２でＹＥＳと判定されるまで）、比較処理を行なう（ステップＳ１２のＮＯルートからステップＳ９）一方、最大カウント値“２”になると、ＤＳ３マルチフレームの同期確立状態と判断する（ステップＳ１２のＹＥＳルートからステップＳ１３）。
【００６７】
ところで、このときＰＬＣＰフレーム同期検出部４では、ＤＳ３サブフレーム同期検出部２から受信したデータ中からＤＳ３サブフレームの同期パターンの一致を検出した旨の信号を受信すると、ＰＬＣＰフレームの同期の検出を開始する（ステップＳ２のＹＥＳルートからステップＳ１６）。
ここで、ＰＬＣＰフレーム同期検出部４では、パターン検出部４０−１（図２参照）が、ＰＬＣＰフレームのフレームパターンを検出し（ステップＳ１６：第３検出ステップ）、パターンチェック部４０−２は、パターン検出部４０−１で検出されたフレームパターン内の“Ａ１”及び“Ａ２”に該当するバイトが同期パターン〔“Ａ１”＝“Ｆ６”（ｈｅｘ），“Ａ２”＝“２８”（ｈｅｘ）］と一致するかを判断する（ステップＳ１７）。
【００６８】
パターン検出部４０−１で検出されたフレームパターンが同期パターンと一致しないときには、同期パターンと一致するまで（ステップＳ１７でＹＥＳと判定されるまで）、パターン検出部４０−１は、ＰＬＣＰフレームのフレームパターンを検出する（ステップＳ１７のＮＯルートからステップＳ１６）。
パターンチェック部４０−２は、検出したフレームパターンがＰＬＣＰフレームの同期パターンと一致すると判断したときには、比較処理部４０−３に受信したデータからＤＳ３マルチフレームの同期パターンの一致が検出された旨の信号を出力し、比較処理部４０−３では、比較処理を開始する（ステップＳ１７のＹＥＳルートから図５のステップＳ１８）。
【００６９】
なお、パターン比較処理に際し、書き込み制御部４０−３ａは、パターン検出部４０−１で検出したビットが同期パターンと一致するとき、メモリ４０−５にパターン検出部４０−１で検出したビット位置を書き込む。
そして、比較部４０−３ｂは、メモリ４０−５に保持されているビット位置と受信したデータを基にパターン比較を行ない（ステップＳ１８）、メモリ４０−５に保持されているビット位置を基に検出したビットが再び同期パターンと一致するか比較する（ステップＳ１９）。
【００７０】
ここで、比較部４０−３ｂが比較した結果、同期パターンと一致しない時には、パターン検出部４０−１は、強制再Ｈｕｎｔｉｎｇ  制御部５に同期パターンに一致しない旨の信号が出力される。一方、強制再Ｈｕｎｔｉｎｇ  制御部５（図１参照）では、保護ＣＴＲ５−２が、ＰＬＣＰフレームの同期パターン〔“Ａ１”＝“Ｆ６”（ｈｅｘ），“Ａ２”＝“２８”（ｈｅｘ）  〕と一致しない旨の信号受信を契機に、カウント値“ＣＴＲ２”のカウントアップを行ない（ステップＳ１９のＮＯルートからステップＳ２５）、そのカウント値“ＣＴＲ２”が最大カウント値“１６”に到達しているかを判断し（ステップＳ２６）、カウント値“ＣＴＲ２”が“１６”に到達しているとき（ステップＳ２６でＹＥＳと判定されたとき）、ＤＳ３サブフレーム同期検出部２から強制的に再度同期パターンを検出するように強制再Ｈｕｎｔｉｎｇ  制御を行なう（図５のステップＳ３４から図４のステップＳ１及びステップＳ７：強制再同期検出ステップ）。
【００７１】
保護ＣＴＲ５−２は、カウント値“ＣＴＲ２”が最大カウント値“１６”に到達していないとき、パターン比較を行なう（ステップＳ２６のＮＯルートからステップＳ１９）。
一方、ＰＬＣＰフレーム同期検出部４は、メモリ４０−５に保持されているビット位置を用いて検出したフレームパターンが同期パターンと一致するときは、カウンタ４０−４のカウント数のカウントアップを行なう一方、保護ＣＴＲ５−２のカウント値“ＣＴＲ２”をクリアし（ステップＳ１９のＹＥＳルートからステップＳ２０）、カウンタ４０−４のカウント値が最大カウント数“２”と一致するかを判断する（ステップＳ２１）。
【００７２】
ここで、ＰＬＣＰフレーム同期検出部４（図３参照）では、フレームカウンタ４−１１が、同期検出の処理の他、ＰＯＩチェック部４−３やＰＯＬ判定部４−５でのインクリメントチェックの結果をフレームパターンチェック部４−６を介して受信して、ＰＬＣＰフレームの同期が確立したか判断し、この判断に際して、同期パターンの２回一致を条件としている。
【００７３】
そして、ＰＬＣＰフレーム同期検出部４は、カウンタ４０−４のカウント値が最大カウント数“２”に至るまで（ステップＳ２１でＹＥＳと判定されるまで）、比較処理を行なう（ステップＳ２１のＮＯルートからステップＳ１８）一方、最大カウント数“２”になったときは、ＰＬＣＰフレームの同期確立状態と判断する（ステップＳ２１のＹＥＳルートからステップＳ３２）。
【００７４】
このようにしてＰＬＣＰフレームの同期が確立すると、Ｃ１検出部４−７が受信データの中から“Ｃ１”バイトの検出を行ない（ステップＳ２１のＹＥＳルートからステップＳ２２）、誤り訂正部４−８が、検出された“Ｃ１”バイトが所定のコードであるか否かを判断する（ステップＳ２３）。具体的には、誤り訂正部４−８は、周期毎に変わるＰＬＣＰフレームのトレイラー１８の長さを監視する。所定のコードであるときは、トレイラー検出部４−９が誤り訂正部４−８から受信した“Ｃ１”バイトの所定コードを基にトレイラー１８を検出し、トレイラー判定部４−１０は、検出したトレイラー１８内のデータが１ニブル単位に“１１００”ビット構成になっているかチェックを行ない（ステップＳ２３のＮＯルートからステップＳ２４）、１ニブル単位に“１１００”ビット構成されていないときは、ＣＰＵにアラームを通知する（ステップＳ３１）。
【００７５】
また、誤り訂正部４−８は、Ｃ１検出部４−７で検出された“Ｃ１”バイト内のデータが所定のコードとして構成されていないときは、その誤りが訂正可能であるかどうか判断する（ステップＳ２３のＹＥＳルートからステップＳ２７）。ここで、誤りが訂正できるとき、誤り訂正部４−８は、“Ｃ１”バイト内の誤りを訂正し（ステップＳ２７のＹＥＳルートからステップＳ２８）、以後、上記同様トレイラー検出部４−９が訂正後の“Ｃ１”バイトを基に、トレイラー１８を検出して、トレイラー判定部４−１０は、トレイラー１８の判定を行なう（ステップＳ２４）。
【００７６】
他方、検出した“Ｃ１”バイト内のコードの誤りを訂正できないとき、ＰＬＣＰフレーム同期検出部４において、誤り訂正部４−８は、フレームカウンタ４−１１に、その旨の信号を出力する。このフレームカウンタ４−１１は、誤り訂正不可の旨の信号受信を契機に、カウント値“ＣＴＲ３”のカウントアップを行ない（ステップＳ２７のＮＯルートからステップＳ２９）、カウント値“ＣＴＲ３”が“１６”であるか判断し（ステップＳ３０）、“１６”であるとき（ステップＳ３０でＹＥＳと判定されたとき）は、ＤＳ３サブフレーム同期検出部２から強制的に再同期検出状態にする強制再Ｈｕｎｔｉｎｇ  制御を行なう（ステップＳ３４から図４のステップＳ１及びステップＳ７）。
【００７７】
なお、ＰＬＣＰフレーム同期検出部４は、ＤＳ３サブフレーム同期検出部２から再度、ＤＳ３サブフレームの同期を検出した旨の信号を受けると（ステップＳ２のＹＥＳルートからステップＳ１６）、再度、ＰＬＣＰフレームの同期検出を行なう。一方、フレームカンタ４−１１は、カウント値“ＣＴＲ３”が“１６”に該当しない場合は、Ｃ１検出部４−７に“Ｃ１”バイトを検出させる（ステップＳ３０のＮＯルートからステップＳ２２）。
【００７８】
このように本発明の第１実施形態に係るフレーム同期処理装置１によれば、例えば、ＡＩＳ等のＡＴＭセルが発生して、ＤＳ３サブフレームの同期が擬似同期状態となり、ＤＳ３マルチフレームやＰＬＣＰフレームの同期を確立できないときに、強制再Ｈｕｎｔｉｎｇ  制御部５が、ＤＳ３サブフレーム同期検出部２から同期検出処理を強制的に再度行なわせることで、擬似同期に伴うＤＳ３マルチフレームやＰＬＣＰフレームの同期不検出のデッドロックを回避して、同期確立処理の信頼性を向上できる。
【００７９】
また、フレーム同期処理装置１によれば、フレーム同期パターンのビット数が少ないＤＳ３フレーム，ＰＬＣＰフレームについてもビット誤りや擬似同期に対応できる。
さらに、ＰＬＣＰフレーム同期検出部４が、周期毎に変わるＰＬＣＰフレームのトレイラー１８の長さを考慮してフレームパターンを考慮して同期を確立するとともに、同期確立後においても、トレイラー１８を監視してフレームパターンのチェック等を行なうので、ビット誤りやビットずれに伴う擬似同期に容易に対応できて、同期確立処理の信頼性を向上できる。
（２）第２実施形態の説明
以下、第１実施形態にて記述の符号と同じ符号を付したものは、同一若しくはほぼ同一のものとする。
【００８０】
図６は、本発明の第２実施形態に係るフレーム同期処理装置１−１の構成を示すブロック図であり、このフレーム同期処理装置１−１は、第１実施形態のフレーム同期処理装置１に比して、ＤＳ３処理側への信号をＡＴＭ処理側へ折り返す点を異にする。なお、このフレーム同期処理装置１−１は、ＤＳ３処理側から受信したＤＳ３信号からＡＴＭセルの抽出を行ないＡＴＭ処理側に送信する受信側と、ＡＴＭ処理側から受信したＡＴＭセルをＰＬＣＰフレーム，ＤＳ３フレームにマッピングしたＤＳ３信号をＤＳ３処理側に送信する送信側とで構成されている。
【００８１】
このため、フレーム同期処理装置１−１は、受信側にＰＬＣＰフレーム同期検出部（ＰＬＣＰ  Ｓｙｎｃ）  ４，ＤＳ３同期検出部（ＤＳ３  Ｓｙｎｃ）１２，アラーム検出部１３，メモリ（ＭＥＭ）１５及びセレクタ（ＳＥＬ）１０をそなえる一方、送信側にループバックコントロール部８，外部制御部９，挿入部１４及びセレクタ（ＳＥＬ）１１をそなえて構成されている。
【００８２】
ここで、ＤＳ３同期検出部１２は、前述のＤＳ３サブフレーム同期検出部２（第１検出部）とＤＳ３マルチフレーム同期検出部（第２検出部）３とをそなえて構成され、この場合も、ＤＳ３マルチフレーム同期検出部３は、ＤＳ３サブフレーム同期検出部２からＤＳ３サブフレームの同期を検出した旨を受信すると、ＤＳ３マルチフレームの同期を検出するものである。なお、図６には省略するが、ＤＳ３サブフレーム同期検出部２，ＤＳマルチフレーム同期検出部３，ＰＬＣＰフレーム同期検出部４とは、図１に示す強制再Ｈｕｎｔｉｎｇ  制御部（強制再同期制御部）５からの強制的な制御により、再同期検出処理を行なえるようになっている。
【００８３】
メモリ（保持部）１５は、ＰＬＣＰフレーム同期検出部４から出力されるデータを保持するものであり、同期確立後に出力されるデータを所定のアドレスに保持するようになっている。
アラーム検出部（警報検出部）１３は、メモリ１５から出力される主信号を監視してアラームのチェック等（アラーム処理）を行なうものである。つまり、このアラーム検出部１３は、ＤＳ３同期検出部１２及びＰＬＣＰフレーム同期検出部４での同期検出処理後の信号に基づいてアラームのチェック等を行なうようになっている。
【００８４】
また、アラーム検出部１３は、ループバックコントロール部８の制御の下、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４とが同期再検出状態に制御されている間、アラーム処理を禁止するようになっている他、強制再Ｈｕｎｔｉｎｇ  制御部５によりＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４とが同期再検出状態に制御されている間も、アラーム処理を禁止するようになっている。
【００８５】
上記のメモリ１５とアラーム検出部１３とは、併せて、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４での同期検出処理後の信号に基づいて信号のアラーム状態を検出して所望のアラーム処理を行なうアラーム処理部として機能する。
挿入部１４は、ＡＴＭ処理側から受信したＡＴＭセルをＰＬＣＰフレーム（図１１参照）にマッピングするとともに、ＰＬＣＰフレームをＤＳ３サブフレーム（図９参照）に挿入してＤＳ３処理側へ出力するものである。
【００８６】
外部制御部９は、ループバックの設定を行なうものであり、ループバックコントロール部（ループバック制御部）８は、外部制御部９の制御の下で、所望のループバック処理を行なうように、各部に制御を施すものであり、ループバック制御するコントロール信号を生成し、そのループバックの制御信号を各部に送出するものである。
【００８７】
ここで、ループバックコントロール部８は、挿入部１４から出力された送信信号を受信側へ折り返す際に、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４とを強制的に同期再検出状態に制御するものであり、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４とが同期再検出状態に制御されている間、アラーム検出部１３にアラーム処理を禁止する制御を行なうものでもある。
【００８８】
また、ループバックコントロール部８は、ＤＳ３処理側から受信したＤＳ３フレーム内にＡＴＭセルがマッピングされているときは、そのＡＴＭセルのメモリ１５への書き込み完了後に、送信側からの送信信号の折り返しを行なうようにＳＥＬ１０，１１を制御するものでもある。
ＳＥＬ１０，１１は、ループバックコントロール部７の制御の下、受信した信号の出力先を切り替えるものである。
【００８９】
上述の如く構成された本発明の第２実施形態に係るフレーム同期処理装置１−１では、送信側から受信側へＤＳ３信号を折り返すときには、ループバックコントロール部８は、受信側で１つのＡＴＭセルが途中で切れずにメモリ１５に書き込まれた後に、ＳＥＬ１０，１１が制御されて、送信側の挿入部１４から出力された送信信号がＤＳ３同期検出部１２へ出力される。
【００９０】
また、ＳＥＬ１０から送信側からの送信信号を出力する際には、ループバックコントロール部８が、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４とをそれぞれ強制的に再同期検出状態に制御するとともに、アラーム検出部１３にアラーム処理を禁止するように制御する。
ＤＳ３同期検出部１２及びＰＬＣＰフレーム同期検出部４とで同期が検出されると、ＰＬＣＰフレーム同期検出部４から出力される信号は、メモリ１５に書き込まれる。また、ＤＳ３サブフレーム，ＤＳ３マルチフレーム及びＰＬＣＰフレームの同期が確立すると、アラーム検出部１３は、アラーム処理を行なう。
【００９１】
ここで、図７は、アラーム検出部１３のアラーム処理を説明するためのタイムチャートであり、この図７に示すように、ａ番目のフレーム前は、例えば、立ち上げ状態時等のフレーム同期がはずれている状態（ＯＯＦ；Ｏｕｔ  Ｏｆ  Ｆｒａｍｅ）で、メモリ１５への書き込みが禁止されるとともに、メモリ１５に蓄えられている信号は読み出される一方、アラーム検出部１３は、メモリ１５から読み出された信号のアラームチェック（アラーム処理）を行なわない。その後ａ番目のフレームからｃ番目のフレーム前は同期が確立した状態（ＯＯＦ解除）で、メモリ１５に信号が書き込まれるとともに読み出され、アラーム検出部１３は、メモリ１５から読み出された信号のアラームチェックを行なう。なお、アラームを検出した場合には、ＡＴＭセルの廃棄処理が行なわれる。
【００９２】
ここで、図７において、ｂ番目のフレームからｃ番目のフレーム前では、フレーム同期が確立した状態であるが、前方保護中（フレームパターンの不一致）であり、メモリ１５へ信号の書き込みと読み出しは行なうが、アラーム検出部１３は、アラームのチェックを行ない、アラームを検出した場合は前方保護中のフラグと一緒にアラームを外部に通知する。なお、この場合は、ＡＴＭセルの廃棄は行なわれずにそのＡＴＭセルに対する処理が実行される。
【００９３】
その後、ｃ番目のフレームからｄ番目のフレーム前までの同期からはずれた状態（ＯＯＦ）では、信号がメモリ１５へ書き込まれず、アラーム検出部１３は、アラームチェックを行なわない。
このように第２実施形態に係るフレーム同期処理装置１−１によれば、前記のフレーム同期処理装置１と同様の効果が得られる他、送信側から受信側へ信号を折り返す時、ＤＳ３同期検出部１２及びＰＬＣＰフレーム同期検出部４を強制的に再同期検出状態に制御する。
【００９４】
ここで、ＣＰＵ又は外部ピン等の設定により制御された情報を基に、即時にＤＳ３終端側のＳＥＬ１０，１１を切り替えると、クロック歪み等が発生し、アラームのチェック結果に対する信頼性が著しく損なわれる事態が発生し得る。
しかし、本実施形態のフレーム同期処理装置１−１によれば、ループバックコントロール部８がＤＳ３同期検出部１２及びＰＬＣＰフレーム同期検出部４に折り返す信号に対しても、強制的に再同期検出状態に制御させるとともに、アラーム検出部１３に対してＤＳ３同期検出部１２及びＰＬＣＰフレーム同期検出部４が同期検出状態の間は、アラームのチェックを行なわせないように制御するので、高い信頼性のアラーム処理を行なえてより良い回線品質を実現できる。
【００９５】
また、図１４に示す従来のアラーム検出と異なり、アラーム検出部１３が、ＤＳ３同期検出部１２とＰＬＣＰフレーム同期検出部４での同期確立後の信号に基づいてアラーム処理を行ない、ループバックコントロール部８が、同期再検出状態の間、アラーム検出部１３でのアラーム処理を禁止するので、より良い回線品質を実現できる。
【００９６】
さらに、本実施形態のフレーム同期処理装置１−１によれば、ループバックコントロール部８が、受信した信号のＡＴＭセルがメモリ１５に書き込まれた後に、折り返しを行なうようになっているので、破損したＡＴＭセルを送信することを防止して、より良い回線品質を維持できる。
（３）第３実施形態の説明
上記の各実施形態の説明では、ＤＳ３フレーム内にＰＬＣＰフレームが格納されている場合において、ＤＳ３サブフレーム，ＤＳ３マルチフレームの同期を検出する他、ＰＬＣＰフレームの同期を確立することを前提にフレーム同期処理装置について説明したが、他の信号フレームがマッピングされている場合においては、その他の信号の同期を検出することも想定することができ、他のフレームの同期を検出することができないときにおいても、ＤＳ３サブフレームから再度同期を検出する状態に移行することができる。
【００９７】
また、ＤＳ３フレームの信号の代わりに他の信号フレームの場合をも想定することができ、この場合において、複数のサブフレームが階層的に信号フレーム内に入れ子となっている場合の例を以下、説明する。
図８は、本発明の第３実施形態に係るフレーム同期処理装置１−２の構成を示すブロック図であり、この図８に示すフレーム同期処理装置１−２は、伝送フレーム（Ｍ）に複数のサブフレーム（Ｓ）（単位フレーム）がマッピングされているとともに、サブフレーム（Ｓ）に他のフレーム〔（ｄ１），（ｄ２），・・・・，（ｄｍ〔ｍは整数〕）〕（単位フレーム）が入れ子となっているときに、サブフレーム（Ｓ），フレーム〔（ｄ１），（ｄ２），・・・・，（ｄｍ）〕，伝送フレーム（Ｍ）の同期を検出するものであり、また、伝送フレーム（Ｍ）やフレーム〔（ｄ１），（ｄ２），・・・・，（ｄｍ）〕の一部の同期を検出することができないときには、全て強制的に同期を再検出するものである。
【００９８】
なお、サブフレーム（Ｓ）は伝送フレーム（Ｍ）にマッピングされ、フレーム（ｄ１）〜（ｄｍ）はサブフレーム（Ｓ）にマッピングされており、サブフレーム（Ｓ），フレーム（ｄ１）〜（ｄｍ）や伝送フレーム（Ｍ）は、それぞれ異なるフレームフォーマットで構成されている。以下においても、説明の便宜上、サブフレーム，伝送フレーム及びフレームには、括弧書きの識別を付して以下説明する。
【００９９】
このため、フレーム同期処理装置１−２は、図８に示すように、同期ブロック２０と同期ブロック３０と制御ブロック５０とをそなえて構成されている。
ここで、同期ブロック２０は、伝送フレーム（Ｍ）内にマッピングされているサブフレーム（Ｓ）の同期を検出すると共に、伝送フレーム（Ｍ）の同期を検出するものである。このため、同期ブロック２０は、図８に示すように、同期検出部（フレーム同期検出部）２１−Ｓ１〜２１−Ｓｎ（ｎは２以上の整数）と同期検出部（フレーム同期検出部）２１−Ｍをそなえて構成されている。
【０１００】
ここで、各同期検出部２１−Ｓ１〜２１−Ｓｎは、サブフレーム（Ｓ）の同期を検出するものであり、例えば、同期検出部２１−Ｓ１が始めにサブフレーム（Ｓ）の同期検出を開始し、同期検出部２１−Ｓ１で同期が検出されると同期検出部２１−Ｓ２は、同期検出の処理を開始する。同様に、他の同期検出部２１−Ｓ３〜２１−Ｓｎも、順番にサブフレーム（Ｓ）の同期を検出するようになっている。
【０１０１】
同期検出部２１−Ｍは、伝送フレーム（Ｍ）の同期を検出するものであり、例えば、同期検出部２１−Ｓ１でサブフレーム（Ｓ）の同期が検出されると、伝送フレーム（Ｍ）の同期を検出するようになっており、伝送フレーム（Ｍ）の同期がサブフレーム（Ｓ）の同期に依存している。
また、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍは、同期を検出すると、制御ブロック５０へその旨の信号を出力するようになっている。さらに、制御ブロック５０からの強制再Ｈｕｎｔｉｎｇ  制御の下、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍは、再度、強制的に同期検出するようにもなっている。
【０１０２】
次に、同期ブロック３０は、サブフレーム（Ｓ）の下位階層にあるフレーム（ｄ１）〜（ｄｍ）の同期を検出するものであり、図８に示すように、同期検出部（フレーム同期検出部）３０−ｄ１〜３０−ｄｍをそなえて構成されている。
ここで、各同期検出部３０−ｄ１〜３０−ｄｍは、それぞれフレーム（ｄ１）〜（ｄｍ）の同期を検出するものである。例えば、同期検出部３０−ｄ１〜３０−ｄｍは、それぞれサブフレーム（Ｓ）の同期検出後に、フレーム（ｄ１）〜（ｄｍ）の同期を検出するものであり、フレーム（ｄ１）〜（ｄｍ）の同期は、サブフレーム（Ｓ）の同期に依存している。
【０１０３】
また、各同期検出部３０−ｄ１〜３０−ｄｍは、同期を検出すると、その旨の情報を制御ブロック５０へ出力するようになっており、さらに、制御ブロック５０の制御の下、再度、強制的に同期を検出するようになっている。
次に、制御ブロック（強制再同期制御部）５０は、各同期ブロック２０，３０での同期の検出状態を基に、各ブロックを一括管理して、所定の条件の下、各同期ブロック２０，３０を強制的に制御するものであり、例えば、複数の同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍの一部で同期を検出することができないときは、全ての同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍによる同期検出処理を再度強制的に行なわせるようになっている。
【０１０４】
このため、制御ブロック５０は、図８に示すように、制御部５０−１，５０−２，５０−３をそなえて構成されている。
ここで、制御部５０−１は、同期ブロック２０から受信した情報を基に、制御部５０−３へ同期ブロック２０で伝送フレーム（Ｍ）やサブフレーム（Ｓ）の同期が確立されている旨の信号を出力するものであり、制御部５０−１は、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍから信号を受信して制御部５０−３へ信号を出力するようになっている。
【０１０５】
例えば、制御部５０−１は、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍで、同期が検出されている旨の信号や、サブフレーム（Ｓ）の同期は確立しているが、伝送フレームの同期は確立していない旨の信号を制御部５０−３へ出力するようになっている。
また、制御部５０−２は、同期ブロック３０から受信した信号を基に、制御部５０−３へ同期ブロック３０でフレーム（ｄ１）〜（ｄｍ）の同期が確立されている旨の信号を出力するものであり、制御部５０−２は、各同期検出部３０−ｄ１〜３０−ｄｍから受信した信号を基に制御部５０−３へ信号を出力するようになっている。
【０１０６】
例えば、制御部５０−２は、各同期検出部３０−ｄ１〜３０−ｄｍで、それぞれ同期が検出されている旨の信号や、各同期検出部３０−ｄ１〜３０−ｄｍの一部で同期が検出されていない旨の信号を制御部５０−３へ出力するようになっている。また、各同期検出部３０−ｄ１〜３０−ｄｍは、各フレームの同期が確立後に、ビットずれを検出したときには、その旨の情報を制御部５０−３へ出力するようにもなっている。
【０１０７】
一方、制御部５０−３は、制御部５０−１や制御部５０−２から受信した信号を総合的に判定して、各同期ブロック部２０，３０を強制的に制御するものである。
例えば、同期ブロック２０で、サブフレーム（Ｓ）の同期が確立している場合に、伝送フレーム（Ｍ）の同期を検出することができない旨の信号を制御部５０−１から受信すると、制御部５０−３は、所定時間経過後に、再度、同期ブロック２０と同期ブロック３０とに強制的に同期を検出するように制御するようになっている。また、同期ブロック３０内の一部の同期検出部３０−ｄ１〜３０−ｄｍで同期を検出することができない旨の信号を制御部５０−２から受信した状態においても、制御部５０−３は、再度、同期ブロック２０と同期ブロック３０とを強制的に再同期検出状態に制御するようになっている。
【０１０８】
上述の如く構成された本実施形態の第３実施形態に係るフレーム同期処理装置１−２では、各同期を確立するときには、各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍは、階層別に該単位フレームの同期を検出する（フレーム同期検出ステップ）。まず、同期検出部２１−Ｓ１が、サブフレーム（Ｓ）の同期の検出を開始し、同期検出部２１−Ｓ１で同期が検出されると、他の同期検出部Ｓ２〜Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍは、同期の検出を行なう。各同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍは、制御ブロック５０へ同期を検出した等の信号を出力する。
【０１０９】
ここで、制御ブロック５０は、各同期ブロック２０，３０からの信号を基に、各同期ブロック２０，３０の制御の如何を判断し、例えば、同期ブロック２０で同期を確立してから所定時間経過後においても同期ブロック３０で同期を確立できないときは、同期ブロック２０と同期ブロック３０とを強制的に同期を検出するように制御する（強制再同期検出ステップ）。また、同期ブロック２０内の同期検出部２１−Ｓ１〜２１−Ｓｎの同期が確立してから所定時間経過しても同期検出部２１−Ｍの同期が確立できない場合にも、制御ブロック５０は、同期ブロック２０と同期ブロック３０とを再度同期を検出するように制御する（強制再同期検出ステップ）。
【０１１０】
また、制御ブロック５０は、伝送フレーム（Ｍ），サブフレーム（Ｓ），フレーム（ｄ１）〜（ｄｍ）の同期が確立している場合において、例えば、同期ブロック３０内の一部の同期検出部３０−ｄ１等からビットずれの情報を受信したときには、全ての同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍに再同期検出処理を行なうように制御する。
【０１１１】
このように、本発明の第３実施形態に係るフレーム同期処理装置１−２によれば、サブフレーム（Ｓ）の同期を検出するときにＡＩＳ等が発生して、そのＡＩＳ内の情報を基に、サブフレーム（Ｓ）の同期が擬似同期状態になることで、一部フレームで同期を検出できないときには、制御ブロック５０が、全ての同期検出部２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍによる同期検出処理を強制的に行なわせるので、擬似同期に伴う同期不検出のデッドロックを回避して、同期確立処理の信頼性を向上できる。
（４）その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施できる。
【０１１２】
【発明の効果】
以上詳述したように、本発明の請求項１記載のフレーム同期処理装置によれば、例えば、ＡＩＳセル等の発生により、サブフレームの同期が擬似同期状態になっても、強制再同期制御部が、第１検出部でサブフレームの同期が検出されてから所定時間が経過しても第２検出部でマルチフレームの同期が検出されないと、第１検出部と第２検出部とをそれぞれ強制的に同期再検出状態に制御し、第１検出部でサブフレームの同期が検出されてから所定時間が経過しても第３検出部で他のフレームの同期が検出されないと、第１〜第３検出部をそれぞれ強制的に同期再検出状態に制御するので、擬似同期状態発生時のデッドロックを回避して同期確立処理の信頼性を向上できる。
【０１１４】
さらに、請求項２記載の本発明のフレーム同期処理装置によれば、ＤＳ３フレームのような、フレーム同期パターンのビットの少ないフレームフォーマットについてもビット誤りや擬似同期に容易に対応できる。
さらに、請求項３記載の本発明のフレーム同期処理装置によれば、ＰＬＣＰフレームの同期を確立できないデッドロックに容易に対応できて、同期確立処理の信頼性を向上できる。
【０１１５】
さらに、請求項４記載の本発明のフレーム同期処理装置によれば、同期確立後においても、周期毎に変わるＰＬＣＰフレームのトレイラービットを監視し、誤りを検出したときには、その誤りを修正するので、ビット誤りに容易に対応できて、より良い回線品質を維持できる。
さらに、請求項５又は請求項６記載の本発明のフレーム同期処理装置によれば、擬似同期からの復旧に伴う強制同期再検出状態制御中は、強制再同期制御部が、アラーム処理部でのアラーム処理を禁止するので、よりよい回線品質を実現することができる。
【０１１６】
さらに、請求項７又は請求項８記載の本発明のフレーム同期処理装置によれば、送信信号を該信号の受信側へ折り返す時の送信信号の同期を再検出している間は、ループバック制御部が、アラーム処理部でのアラーム処理を禁止するので、よりよい回線品質を実現することができる。
さらに、請求項９記載の本発明のフレーム同期処理装置によれば、ループバック制御部が、受信した信号のＡＴＭセルが保持部に書き込まれた後に、送信信号の折り返しを行なうようになっているので、ＡＴＭセルが途中で切れることがなく、回線品質を維持することができる。
【０１２０】
また、請求項１０記載の本発明のフレーム同期処理方法によれば、例えば、ＡＩＳセル等の発生により、サブフレームの同期が擬似同期状態になっても、第１の強制再同期検出ステップにより第１検出ステップでサブフレームの同期が検出されてから所定時間が経過しても第２検出ステップでマルチフレームの同期が検出されないと、第１検出ステップから強制的に各フレームの同期検出処理を再度行ない、第２の強制再同期検出ステップにより第１検出ステップでサブフレームの同期が検出されてから所定時間が経過しても第３検出ステップでマルチフレームの同期が検出されないと、第１検出ステップから強制的に各フレームの同期検出処理を再度行なうので、擬似同期状態発生時のデッドロックを回避して同期確立処理の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るフレーム同期処理装置の構成を示すブロック図である。
【図２】本発明の実施形態に係るＤＳ３サブフレーム同期検出部の構成を示すブロック図である。
【図３】本発明の実施の形態に係るＰＬＣＰフレーム同期検出部の構成を示すブロック図である。
【図４】本発明の第１実施形態に係るフレーム同期処理装置の動作を説明するためのフローチャートである。
【図５】本発明の第１実施形態に係るフレーム同期処理装置の動作を説明するためのフローチャートである。
【図６】本発明の第２実施形態に係るフレーム同期処理装置の構成を示すブロック図である。
【図７】本発明の第２実施形態に係るフレーム同期処理装置のアラーム検出部のアラーム処理を説明するためのタイムチャートである。
【図８】本発明の実施形態の第３実施形態に係るフレーム同期処理装置の構成を示すブロック図である。
【図９】ＤＳ３信号のフレームフォーマットを示す図である。
【図１０】ＰＬＣＰフレームにＡＴＭセルをマッピングする方法を説明するための図である。
【図１１】ＰＬＣＰのフレームフォーマットを示す図である。
【図１２】従来のフレーム同期処理装置を示すブロック図である。
【図１３】従来のフレーム同期処理装置を示すブロック図である。
【図１４】従来のアラーム処理を説明するためのタイムチャートである。
【符号の説明】
１，１−１，１−２  フレーム同期処理装置
２  ＤＳ３サブフレーム同期検出部（第１検出部）
２−１，３−１，４０−１  パターン検出部
２−２，３−２，４０−２  パターンチェック部
２−３，３−３，４０−３  比較処理部
２−３ａ，３−３ａ，４０−３ａ  書き込み制御部
２−３ｂ，３−３ｂ，４０−３ｂ  比較部
２−４，３−４，４０−４  カウンタ
２−５，３−５，４０−５  メモリ
２−６，３−６，４０−６  状態監視・制御部
３  ＤＳ３マルチフレーム同期検出部（第２検出部）
４  ＰＬＣＰフレーム同期検出部（第３検出部）
４−１  検出部
４−２  判定部
４−３  ＰＯＩ検出部
４−４  ＰＯＩチェック部
４−５  ＰＯＬ判定部
４−６  フレームパターンチェック部
４−７  Ｃ１検出部
４−８  誤り訂正部（誤り修正部）
４−９  トレイラー検出部
４−１０  トレイラー判定部
４−１１，４−１１ａ  フレームカウンタ
５  強制再Ｈｕｎｔｉｎｇ  制御部（強制再同期制御部）
６，６ａ  データインヒビット／ニブルスイッチ部
６ｂ  ＯＲ回路
７，７ａ  バイトスイッチ
８  ループバックコントロール部（ループバック制御部）
９  外部制御部
１０，１１  ＳＥＬ
１２  ＤＳ３同期検出部
１３  アラーム検出部（警報検出部，アラーム処理部）
１４  挿入部
１５  メモリ（保持部，アラーム処理部）
１８  トレイラー（スタッフビット）
２０，３０  同期ブロック
５０  制御ブロック（強制再同期制御部）
５０−１〜５０−３  制御部
２１−Ｓ１〜２１−Ｓｎ，２１−Ｍ，３０−ｄ１〜３０−ｄｍ  同期検出部（フレーム同期検出部）
【図１】
0003575998.tif 000002
【図２】
0003575998.tif 000003
【図３】
0003575998.tif 000004
【図４】
0003575998.tif 000005
【図５】
0003575998.tif 000006
【図６】
0003575998.tif 000007
【図７】
0003575998.tif 000008
【図８】
0003575998.tif 000009
【図９】
0003575998.tif 000010
【図１０】
0003575998.tif 000011
【図１１】
0003575998.tif 000012
【図１２】
0003575998.tif 000013
【図１３】
0003575998.tif 000014
【図１４】
0003575998.tif 000015