(57)【特許請求の範囲】
【請求項１】
システムに印加される電源電圧を電圧検出回路により検出し、前記電源電圧に異常があったときには、前記システムへの電源供給をリセットするために電圧検出回路から出力される、異なる２つの電圧により２つの値をもつ入力信号に生じ得るノイズをキャンセル可能なノイズキャンセル回路であって、
前記入力信号を所定時間遅延して出力する遅延回路と、
異なる２つの電圧により２つの値をもつ切替信号の入力に基づいて、前記電圧検出回路で検出された電源電圧が正常なときは、前記遅延回路から出力された信号と前記入力信号とを比較し両信号の値が一致したときに出力していた値に代えて該一致した値を出力信号として出力する状態と、前記電圧検出回路で検出された電源電圧が異常なときは、前記入力信号をそのまま出力信号として出力する状態とを切り替えて信号を出力する信号出力回路と
を備えるノイズキャンセル回路。
【請求項２】
前記遅延回路は、入力されるクロックの所定タイミングで入力の値を出力するフリップフロップを一つ以上直列に接続してなる請求項１記載のノイズキャンセル回路。
【請求項３】
前記信号出力回路は、前記フリップフロップのリセットに前記切替信号を入力する回路と、前記入力信号と前記切替信号との論理積を反転した信号を出力する第１のＮＡＮＤ回路と、前記入力信号と前記遅延回路から出力された信号との論理積を反転して出力する第２のＮＡＮＤ回路と、該第２のＮＡＮＤ回路から出力された信号と前記第１のＮＡＮＤ回路から出力された信号との論理積を反転して出力する第３のＮＡＮＤ回路とから構成されてなる請求項２記載のノイズキャンセル回路。
【請求項４】
前記遅延回路は、インバータと一方の端子が接地されたコンデンサとからなる回路を偶数個直列に接続してなる請求項１記載のノイズキャンセル回路。
【請求項５】
前記信号出力回路は、前記入力信号と前記遅延回路から出力された信号との論理積をとるＡＮＤ回路と、該ＡＮＤ回路から出力された信号と前記切替信号が反転された信号との論理積を反転して出力する第１のＮＡＮＤ回路と、前記入力信号と前記切替信号との論理積を反転して出力する第２のＮＡＮＤ回路と、前記第１のＮＡＮＤ回路から出力された信号と前記第２のＮＡＮＤ回路から出力された信号との論理積を反転して出力する第３のＮＡＮＤ回路とから構成されてなる請求項４記載のノイズキャンセル回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ノイズキャンセル回路に関し、詳しくは、異なる２つの電圧により２つの値をもつ入力信号に生じ得るノイズをキャンセル可能なノイズキャンセル回路に関する。
【０００２】
【従来の技術】
従来、この種のノイズキャンセル回路としては、電圧検出回路から出力される信号に対してひげ除去回路を設けたものが提案されている（例えば、特開平１０−１１１３２３号公報など）。このひげ除去回路は、入力信号を遅延させる遅延回路と、この遅延回路からの出力信号と入力信号との論理積をとる論理回路とから構成されている。遅延回路の遅延時間は、ノイズによる「ひげ」に相当する遅延を行なうよう調整されている。この結果、電源投入時の急激な負荷変動によるノイズによりシステムがリセットされることを防止している。
【０００３】
【発明が解決しようとする課題】
しかしながら、こうしたノイズキャンセル回路では、電圧検出回路からの信号は遅延回路からの信号と論理積がとられて出力されるから、信号の変化は常に遅延することになり、電圧検出回路からの信号に対して迅速に対応すべき場合には、この遅延が問題となる場合がある。即ち、異常を検出して電圧検出回路から信号を出力しても、システムのリセットは遅延されるから、この遅延の間に予期しない動作をする場合がある。
【０００４】
本発明のノイズキャンセル回路は、必要に応じてノイズのキャンセルと迅速な信号の出力とを行なうことを目的とする。
【０００５】
【課題を解決するための手段およびその作用・効果】
本発明のノイズキャンセル回路は、上述の目的を達成するために以下の手段を採った。
【０００６】
本発明のノイズキャンセル回路は、システムに印加される電源電圧を電圧検出回路により検出し、前記電源電圧に異常があったときには、前記システムへの電源供給をリセットするために電圧検出回路から出力される、異なる２つの電圧により２つの値をもつ入力信号に生じ得るノイズをキャンセル可能なノイズキャンセル回路であって、前記入力信号を所定時間遅延して出力する遅延回路と、異なる２つの電圧により２つの値をもつ切替信号の入力に基づいて、前記電圧検出回路で検出された電源電圧が正常なときは、前記遅延回路から出力された信号と前記入力信号とを比較し両信号の値が一致したときに出力していた値に代えて該一致した値を出力信号として出力する状態と、前記電圧検出回路で検出された電源電圧が異常なときは、前記入力信号をそのまま出力信号として出力する状態とを切り替えて信号を出力する信号出力回路とを備えることを要旨とする。
【０００７】
この本発明のノイズキャンセル回路では、信号出力回路が、異なる２つの電圧により２つの値をもつ切替信号の入力に基づいて、前記電圧検出回路で検出された電源電圧が正常なときは、入力信号を所定時間遅延して出力する遅延回路から出力された信号と入力信号とを比較し両信号の値が一致したときに出力していた値に代えて該一致した値を出力信号として出力する状態と、前記電圧検出回路で検出された電源電圧が異常なときは、入力信号をそのまま出力信号として出力する状態とを切り替えて信号を出力する。したがって、システムの状態に応じて切替信号を切り替えることにより、ノイズのキャンセルと迅速な信号の出力とを切り替えることができる。
【０００８】
こうした本発明のノイズキャンセル回路において、前記遅延回路は、入力されるクロックの所定タイミングで前記入力信号の値を出力するフリップフロップを一つ以上直列に接続してなるものとすることもできる。こうすれば、クロック周波数と直列に接続するフリップフロップの数とを調節することにより遅延回路における遅延時間を所望の時間に設定することができる。この態様の本発明のノイズキャンセル回路において、前記信号出力回路は、前記フリップフロップのリセットに前記切替信号を入力する回路と、前記入力信号と前記切替信号との論理積を反転した信号を出力する第１のＮＡＮＤ回路と、前記入力信号と前記遅延回路から出力された信号との論理積を反転して出力する第２のＮＡＮＤ回路と、該第２のＮＡＮＤ回路から出力された信号と前記第１のＮＡＮＤ回路から出力された信号との論理積を反転して出力する第３のＮＡＮＤ回路とから構成されてなるものとすることもできる。
【０００９】
また、本発明のノイズキャンセル回路において、前記遅延回路は、インバータと一方の端子が接地されたコンデンサとからなる回路を偶数個直列に接続してなるものとすることもできる。インバータ（反転回路）には、抵抗が含まれるので、インバータとコンデンサとによる回路は、抵抗とコンデンサとからなる積分回路を構成し、信号の出力を遅延させる。こうすれば、直列に接続する偶数個のインバータとコンデンサとからなる回路の数やコンデンサの容量を調節することにより遅延回路における遅延時間を所望の時間に設定することができる。この態様の本発明のノイズキャンセル回路において、前記信号出力回路は、前記入力信号と前記遅延回路から出力された信号との論理積をとるＡＮＤ回路と、該ＡＮＤ回路から出力された信号と前記切替信号が反転された信号との論理積を反転して出力する第１のＮＡＮＤ回路と、前記入力信号と前記切替信号との論理積を反転して出力する第２のＮＡＮＤ回路と、前記第１のＮＡＮＤ回路から出力された信号と前記第２のＮＡＮＤ回路から出力された信号との論理積を反転して出力する第３のＮＡＮＤ回路とから構成されてなるものとすることもできる。
【００１０】
【発明の実施の形態】
次に、本発明の実施の形態を実施例を用いて説明する。図１は、本発明の一実施例であるノイズキャンセル回路２０の構成の概略を示す構成図である。実施例のノイズキャンセル回路２０は、図示するように、入力信号を入力する入力信号端子２２に直列に接続された３つのＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３からなる遅延回路２８と、この遅延回路２８からの信号と入力信号との論理積を反転して出力する第１のＮＡＮＤ回路３０と、切替信号端子２４から入力される切替信号と入力信号との論理積を反転して出力する第２のＮＡＮＤ回路３２と、第１のＮＡＮＤ回路３０からの信号と第２のＮＡＮＤ回路３２からの信号との論理積を反転して出力する第３のＮＡＮＤ回路３４とを備える。
【００１１】
各ＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３のクロック入力端子ＣＫは、クロックを入力するクロック端子２６に接続されている。Ｄフリップフロップは、入力端子Ｄに入力された信号をクロックの立ち上がり時に出力端子Ｑから出力する。前述したように、実施例の遅延回路２８は各ＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３は直列に接続、即ち２段目以降のＤフリップフロップＦＰ２，ＦＰ３の入力端子Ｄは前段の出力端子Ｑに接続されているから、入力信号は、１段目のＤフリップフロップＦＰ１でクロックの立ち上がり時まで遅延すると共に２段目および３段目のＤフリップフロップＦＰ２，ＦＰ３でそれぞれ１クロックずつ遅延して、即ち２クロック＋αだけ遅延して遅延回路２８から出力されることになる。
【００１２】
また、各ＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３のリセット端子Ｒは、切替信号を入力する切替信号端子２４に接続されている。したがって、切替信号がＨｉのときには、各ＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３はリセットされるから、遅延回路２８からはＬｏが出力されることになる。
【００１３】
図２は、入力信号と切替信号を変化させたときの実施例のノイズキャンセル回路２０の動作の様子を例示する説明図である。なお、図中、Ａ点とＢ点とＣ点は、図１に示すように、それぞれ遅延回路２８の出力と第１のＮＡＮＤ回路３０の出力と第２のＮＡＮＤ回路３２の出力である。
【００１４】
いま、切替信号がＨｉのときを考える。このとき、遅延回路２８の各ＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３はリセットされるから遅延回路２８からの出力（Ａ点）は常にＬｏである。したがって、入力信号のＨｉ／Ｌｏに拘わらず第１のＮＡＮＤ回路３０からの出力（Ｂ点）は常にＨｉとなる。第２のＮＡＮＤ回路３２は切替信号がＨｉのときには入力信号に対してインバータ（反転回路）として機能するから、第２のＮＡＮＤ回路３２からの出力（Ｃ点）は入力信号の反転信号となる。第３のＮＡＮＤ回路３４は第１のＮＡＮＤ回路３０からの出力がＨｉのときには第２のＮＡＮＤ回路３２からの出力に対してインバータとして機能するから、第３のＮＡＮＤ回路３４からの出力（出力信号）は第２のＮＡＮＤ回路３２からの出力を反転したもの、即ち入力信号そのものとなる。したがって、実施例のノイズキャンセル回路２０は、切替信号がＨｉのときには、入力信号をそのまま出力する回路として機能する。
【００１５】
次に、切替信号がＬｏのときを考える。このとき、遅延回路２８は入力信号を２クロック＋αだけ遅延して出力する。第１のＮＡＮＤ回路３０は、この２クロック＋αだけ遅延して出力された信号と入力信号との論理積を反転出力する。図２のＨｉ信号１に示すように、入力信号のＨｉレベルが２クロック＋α未満の時間で終了するときには、遅延回路２８からの出力（Ａ点）のＨｉレベルと入力信号のＨｉレベルとが重ならないから、第１のＮＡＮＤ回路３０からの出力（Ｂ点）はＨｉレベルのまま推移する。即ち、ノイズのように短い時間だけＨｉとなる信号に対しては、その信号をキャンセルするものとなるのである。しかし、図２のＨｉ信号２に示すように、入力信号のＨｉレベルが２クロック＋αより長い時間継続するときには、遅延回路２８からの出力（Ａ点）のＨｉレベルと入力信号のＨｉレベルとが重なるから、第１のＮＡＮＤ回路３０からの出力（Ｂ点）はその重なった分だけＬｏレベルになる。第２のＮＡＮＤ回路３２の出力（Ｃ点）は、切替信号がＬｏのときには入力信号のＨｉ／Ｌｏに拘わらず常にＨｉとなる。第３のＮＡＮＤ回路３４は第２のＮＡＮＤ回路３２からの出力がＨｉのときには第１のＮＡＮＤ回路３０からの出力に対してインバータとして機能するから、第３のＮＡＮＤ回路３４からの出力（出力信号）は第１のＮＡＮＤ回路３０からの出力（Ｂ点）を反転したもの、即ち遅延回路２８からの出力と入力信号との論理積となる。したがって、実施例のノイズキャンセル回路２０は、切替信号がＬｏのときには、ノイズのように短い時間だけＨｉとなる入力信号に対してはその信号をキャンセルするノイズキャンセル回路として機能する。
【００１６】
以上説明した実施例のノイズキャンセル回路２０によれば、入力信号をそのまま出力する回路としての機能とノイズをキャンセルする回路としての機能とを切り替えて用いることができる。したがって、この回路を用いるシステムの状態に応じて、ノイズをキャンセルする必要があるときにはノイズキャンセル回路として機能させると共に迅速な応答性が必要なときには入力信号をそのまま出力する回路として機能させることができる。
【００１７】
実施例のノイズキャンセル回路２０では、遅延回路２８として３つのＤフリップフロップＦＰ１，ＦＰ２，ＦＰ３を直列に接続するものとしたが、Ｄフリップフロップの数は幾つでもよい。遅延回路２８における遅延時間は、クロック周波数とＤフリップフロップの数とにより定めることができるから、使用するクロック周波数と目的とする遅延時間によりＤフリップフロップの数を設定すればよい。
【００１８】
次に、本発明の第２の実施例としてのノイズキャンセル回路１２０について説明する。図３は、第２実施例のノイズキャンセル回路１２０の構成の概略を示す構成図である。第２実施例のノイズキャンセル回路１２０は、図示するように、入力信号を入力する入力信号端子１２２に接続された遅延回路１２８と、この遅延回路１２８からの信号と入力信号との論理積を出力するＡＮＤ回路１２９と、切替信号端子１２４から入力される切替信号を反転する反転回路１３１と、この反転回路１３１からの信号とＡＮＤ回路１２９からの信号との論理積を反転して出力する第１のＮＡＮＤ回路１３０と、切替信号と入力信号との論理積を反転して出力する第２のＮＡＮＤ回路１３２と、第１のＮＡＮＤ回路１３０からの信号と第２のＮＡＮＤ回路１３２からの信号との論理積を反転して出力する第３のＮＡＮＤ回路１３４とを備える。
【００１９】
遅延回路１２８は、直列に接続された二つのインバータ（反転回路）Ｉ１，Ｉ２と、各インバータＩ１，Ｉ２の出力端子と接地とに接続された二つのコンデンサＣ１，Ｃ２とから構成されている。一組のインバータとコンデンサとからなる回路を考えると、インバータには抵抗成分が含まれているから、この回路は反転回路と積分回路とから構成されるものと考えることができる。実施例の遅延回路１２８は、こうした一組のインバータとコンデンサとからなる回路を２つ直列に接続したものであるから、反転回路と積分回路とを２つずつ接続したものとなり、結果としての信号だけを考えれば２つの積分回路が接続されているものと考えることができる。
【００２０】
図４は、入力信号と切替信号を変化させたときの第２実施例のノイズキャンセル回路１２０の動作の様子を例示する説明図である。なお、図中、Ｄ点とＥ点とＦ点とＧ点は、図３に示すように、それぞれ遅延回路１２８の出力とＡＮＤ回路１２９の出力と第１のＮＡＮＤ回路１３０の出力と第２のＮＡＮＤ回路１３２の出力である。
【００２１】
いま、切替信号がＨｉのときを考える。このとき、第１のＮＡＮＤ回路１３０には反転回路１３１から切替信号の反転信号であるＬｏが入力されるから、ＡＮＤ回路１２９からの出力に拘わらず、第１のＮＡＮＤ回路１３０からの出力は常にＨｉとなる。第２のＮＡＮＤ回路１３２は切替信号がＨｉのときには入力信号に対してインバータ（反転回路）として機能するから、第２のＮＡＮＤ回路１３２からの出力（Ｇ点）は入力信号の反転信号となる。第３のＮＡＮＤ回路３４は第１のＮＡＮＤ回路１３０からの出力がＨｉのときには第２のＮＡＮＤ回路１３２からの出力に対してインバータとして機能するから、第３のＮＡＮＤ回路１３４からの出力（出力信号）は第２のＮＡＮＤ回路１３２からの出力を反転したもの、即ち入力信号そのものとなる。したがって、第２実施例のノイズキャンセル回路１２０は、切替信号がＨｉのときには、入力信号をそのまま出力する回路として機能する。
【００２２】
次に、切替信号がＬｏのときを考える。このとき、遅延回路１２８は、積分回路の機能により入力信号に対して徐々に電位を変化させる動作を示す。図４のＨｉ信号３に示すように、入力信号のＨｉレベルが短い時間のときには、遅延回路１２８からの出力（Ｄ点）がＨｉとして判定される閾値Ｖｒｅｆより電位が高くなる前に入力信号がＬｏレベルになるから、ＡＮＤ回路１２９では、遅延回路１２８からの信号はＬｏと判定され、ＡＮＤ回路１２９からはＬｏが出力される。即ち、ノイズのように短い時間だけＨｉとなる信号に対しては、その信号をキャンセルするものとなるのである。一方、図４のＨｉ信号４に示すように、入力信号のＨｉレベルが長い時間継続するときには、遅延回路１２８からの出力（Ｄ点）がＨｉとして判定される閾値Ｖｒｅｆより電位が高くなるのに十分な時間があるから、ＡＮＤ回路１２９では、遅延回路１２８からの出力（Ｄ点）が閾値Ｖｒｅｆを越えたときから信号はＨｉと判定される。ＡＮＤ回路１２９では、遅延回路１２８からの信号と入力信号との論理積をとるから、ＡＮＤ回路１２９の出力は入力信号がＨｉレベルのときと遅延回路１２８からの信号が閾値Ｖｒｅｆを越えているときとが重なっているときにＨｉとなる。第１のＮＡＮＤ回路１３０は反転回路１３１からの信号がＨｉのとき（切替信号がＬｏのとき）にはＡＮＤ回路１２９からの出力に対してインバータとして機能するから、第１のＮＡＮＤ回路１３０からの出力はＡＮＤ回路１２９からの信号を反転したもの、即ち入力信号と遅延回路１２８からの信号との論理積を反転したものとなる。第２のＮＡＮＤ回路１３２の出力（Ｇ点）は、切替信号がＬｏのときには常にＨｉとなる。第３のＮＡＮＤ回路１３４は、第２のＮＡＮＤ回路１３２からの信号がＨｉのときには第１のＮＡＮＤ回路１３０からの出力に対してインバータとして機能するから、第３のＮＡＮＤ回路１３４からの出力（出力信号）は第１のＮＡＮＤ回路１３０からの信号を反転したもの、即ち入力信号と遅延回路１２８からの信号との論理積で表わされる信号となる。したがって、第２実施例のノイズキャンセル回路１２０は、切替信号がＬｏのときには、ノイズのように短い時間だけＨｉとなる入力信号に対してはその信号をキャンセルするノイズキャンセル回路として機能する。
【００２３】
以上説明した第２実施例のノイズキャンセル回路１２０によれば、入力信号をそのまま出力する回路としての機能とノイズをキャンセルする回路としての機能とを切り替えて用いることができる。したがって、この回路を用いるシステムの状態に応じて、ノイズをキャンセルする必要があるときにはノイズキャンセル回路として機能させると共に迅速な応答性が必要なときには入力信号をそのまま出力する回路として機能させることができる。
【００２４】
第２実施例のノイズキャンセル回路１２０では、遅延回路１２８として一組のインバータとコンデンサとからなる回路を２つ直列に接続したものとしたが、偶数組み直列に接続するものであってもよい。また、インバータＩ１，Ｉ２に代えて抵抗を用いるものとしてもよい。インバータＩ１，Ｉ２に代えて抵抗を用いる場合、抵抗とコンデンサとからなる回路は、偶数個でなくても奇数個としてもよい。
【００２５】
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【図１】本発明の一実施例であるノイズキャンセル回路２０の構成の概略を示す構成図である。
【図２】入力信号と切替信号を変化させたときの実施例のノイズキャンセル回路２０の動作の様子を例示する説明図である。
【図３】第２実施例のノイズキャンセル回路１２０の構成の概略を示す構成図である。
【図４】入力信号と切替信号を変化させたときの第２実施例のノイズキャンセル回路１２０の動作の様子を例示する説明図である。
【符号の説明】
２０，１２０  ノイズキャンセル回路、２２，１２２  入力信号端子、２４，１２４  切替信号端子、２６  クロック端子、２８，１２８  遅延回路、３０，１３０  第１のＮＡＮＤ回路、３２，１３２  第２のＮＡＮＤ回路、３４，１３４  第３のＮＡＮＤ回路、３６，１３６  出力端子、１２９  ＡＮＤ回路、１３１  反転回路、ＦＰ１，ＦＰ２，ＦＰ３  Ｄフリップフロップ、Ｉ１，Ｉ２  インバータ、Ｃ１，Ｃ２  コンデンサ。
【図１】
0003551850.tif 000002
【図２】
0003551850.tif 000003
【図３】
0003551850.tif 000004
【図４】
0003551850.tif 000005