【事件の表示】
　特願２００６−１１８０４０「半導体装置」拒絶査定不服審判事件〔平成１８年　９月　７日出願公開、特開２００６−２３７６３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成７年９月４日に出願した特願平７−２２６１９９号の一部を、平成１４年３月２９日に新たに特許出願した特願２００２−９４６９０号の一部を、更に平成１８年４月２１日に新たに特許出願したものであって、平成２０年６月１８日付けの拒絶理由通知に対して、同年７月２４日付けで手続補正がされたが、同年９月３日付で拒絶査定がされ、これに対し、同年１０月９日に拒絶査定不服審判が請求されたものである。
　
２．本願発明
　本願の請求項１−５に係る発明は、平成２０年７月２４日付けの手続補正書によって補正された特許請求の範囲の請求項１−５に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「【請求項１】
第１の表面と前記第１の表面と反対側の第２の表面とを有し、前記第１の表面と前記第２の表面を貫通する貫通孔が設けられた樹脂基板と、
　ランドが形成された第１の端と前記樹脂基板の端から離間して配置された第２の端とを有し、前記第１の端に形成された前記ランドが前記貫通孔を覆うように前記樹脂基板の前記第１の表面上に形成された金属配線と、
　前記金属配線の前記ランドを覆い、前記金属配線の第２の端を露出するように前記樹脂基板の前記第１の表面側に設けられた絶縁シートと、
　前記金属配線の前記ランド上に前記絶縁シートを介して搭載され、前記金属配線の前記絶縁シートから露出する前記第２の端に電気的に接続された複数の電極を有する半導体チップと、
　前記樹脂基板の前記第２の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、
　前記半導体チップおよび前記配線の前記第２の端を含む前記樹脂基板の前記第１の面を封止する封止樹脂と、
　を含むことを特徴とする半導体装置。」
　
３．引用例
　原査定の拒絶の理由に引用された、本願の原出願前に頒布された刊行物である、特開平６−１１２３５４号公報（以下、「引用例１」という。）、特開昭６１−１７７７５９号公報（以下、「引用例２」という。）、には、図面とともに以下の技術事項が記載されている。
　
（３−１）引用例１（特開平６−１１２３５４号公報）
（１ａ）「【請求項１】薄型オーバーモールデッド半導体デバイス（４８）であって：
　第１表面，第２表面，および複数のスルーホール（４４）を有する基板（４０）であって、前記第１表面は、前記複数のスルーホールの上に置かれる複数のはんだパッド（４７）を終端とする導電金属トレース（４６）のパターンを有する基板（４０）；
　前記第１表面の上にマウントされた半導体ダイ（５０）であって、前記半導体ダイは、前記導電金属トレースの前記パターンに電気的に結合されている半導体ダイ（５０）；
　封入材によって形成され、少なくとも前記半導体ダイを被覆するパッケージ・ボディ（５４）；および
　前記第２表面から延在する複数のはんだボール（５６）であって、前記複数のはんだボールは、前記複数のスルーホールによって前記第１表面上の複数のはんだパッドに接続されている複数のはんだボール（５６）；
　によって構成されることを特徴とする薄型オーバーモールデッド半導体デバイス。」（特許請求の範囲）
　
（１ｂ）「【０００２】
【従来の技術】一般に従来のデュアル・イン・ライン・パッケージ（ＤＩＰ）は、比較的少ない入出力（Ｉ／Ｏ）リード数の半導体デバイスに使用されている。しかしながらＩ／Ｏリード数の多いパッケージ・デバイスでは、ＤＩＰは非実用的である。またＤＩＰはスルーホール技術を利用するのの対して電子工業業会の動きは、表面実装用途に向かっている。リードレス・パッド・アレイ・キャリアの開発は、ＤＩＰなど従来のリード付きパッケージに比べていくつかの利点がある。これらのリードレス・パッド・アレイ・キャリアは、サイズを不必要に大きくせずに高いＩ／Ｏ密度を可能にする。またリードレス・パッド・アレイ・キャリアは、今日の用途に望ましい表面実装パッケージである。
【０００３】リードレス・パッド・アレイ・キャリアの全体的な作りは、基板の上面にマウントされた半導体ダイ、および基板の下面に付着された複数のはんだボールを含む。既存の基板はビスマレイミド・トリアジン（ＢＴ）樹脂などのプリント回路板材であり、上下両面が銅で被覆されている。半導体ダイをマウントする最終的な基板を作るには複雑な製造工程が必要である。この基板はパネル形状で加工し、後でストリップ形状にカットしてデバイスを組み立てる。」（第２頁右欄第１１−３３行）
　
（１ｃ）「【００１２】
【実施例】ここで、図を参照しながら本発明について説明する。図３は、薄型オーバーモールデッド・パッド・アレイ・キャリア・・・の改良基板４０を示す上面図である。・・・改良基板４０は高分子基板４２から構成され、この基板は上面に、導電金属トレース４６のパターンを有する。・・・トレース４６の終端が複数のはんだパッド４７になる。・・・」（第４頁左欄第２−１５行） 
 　 
（１ｄ）「【００１３】図４〜図５は、改良基板上に作られた薄型オーバーモールデッド・パッド・アレイ・キャリアの製造工程を示したものである。また図４は、図３の基板４０を線４―４で切った断面図である。・・・改良基板４０は、高分子材基板４２内に複数のスルーホール４４を有しており、この基板内でスルーホール４４は図３に示すはんだパッドの裏の金属に向かって直接に開いている。 図５は、完全に組立られた薄型オーバーモールデッド・パッド・アレイ・キャリア４８を示したものである。図５において、半導体ダイ５０が基板４０の上にマウントされている。ダイ５０は複数のワイヤ・ボンド５２によってトレース４６に電気的に結合されている。ワイヤ・ボンディング後、パッケージ・ボディ５４は、トランスファ・モールディング工程またはグローブ・トップ工程によって、基板上にオーバーモールドされて、ダイ５０，ワイヤ・ボンド５２およびトレース４６を完全に被覆する。パッケージ・ボディ５４は、高分子封止樹脂などの封入材を使用できるが、これに限定されない。パッケージ・ボディ５４に用いる材料および高分子材基板４２は、モールド・デバイスの潜在的な反りを最小にするために、ほぼ同じ範囲の熱膨張係数を有することが望ましい。オーバーモールディング工程は、従来のトランスファ・モールディニング装置を用いて実施する。パッケージ・ボディ５４をオーバーモールドした後、複数のはんだボール５６を基板に付着して、ダイ５０のための外部電気接続を設ける。はんだボール５６は、スルーホール４４内でトレース４６の裏面に直接接続されている。」（第４頁左欄第２０−４８行）
　
（１ｅ）「はんだボールを導電トレースの裏側に直接付着する一つの利点は、トレースの経路設定が大幅に単純化されることと、それに加えて経路設定密度を高くできることである。基板の上面から基板の下面へとトレースを経路設定する必要がない。もう一つの利点は、導電路の長さが図１の先行技術に比較して短くなっており、デバイスのインダクタンスおよび静電容量が低下することである。
【００１４】この実施例は、先行技術に対して他にもいくつかの利点を有する。この基板は、基板の片面のみ金属を含むように大幅に単純化されている。そのため、金属パターニング工程が削減されて、基板の片面しか金属エッチングが必要でなくなり、時間も材料コストも節約される。またはんだレジストが基板から完全に排除されており、これによって基板の製造が単純化する。基板の下面ではんだレジストが必要なくなる理由は、この表面に金属被覆がないからである。はんだバンピング工程の間、トレースの上をはんだが流れてデバイスを短絡させる危険はない。この工程ではんだボールがスルーホール内でトレースに付着される。はんだレジストは基板の上面でも不要である。無電解めっきを用いるので、この実施例ではデバイスにエッジ・トレースがない。したがって、トレースが基板の端部まで延在していないので、基板の端部の滑らかな表面の上にモールド・ダイを固定(clamp) できる。基板の両面にはんだレジスト層を施す段階、および次のはんだレジストをパターン化する段階が除去される。基板の片面だけに金属を有し、はんだレジストがないことのもう一つの利点は、基板の厚さが減ることである。薄い基板は、リードレス・パッド・アレイ・キャリアが薄くなることにつながり、このことは、ラジオやページャなど携帯型装置の用途では特に望ましい。」（第４頁左欄第４８行−右欄第２９行） 
 　 
（１ｆ）「本発明は具体的な実施例を参照して説明してきたが、本発明をこれら具体的な実施例に限定することを意図するものではない。当業者は、本発明の意図から逸脱せずに変形およびバリエーションが可能であることを理解しよう。たとえば導電金属トレースのパターンは、半導体デバイスの個々の必要条件に依存して、図示したものと異なってもよい。」（第５頁左欄第１４−２０行）
　
（１ｇ）図３は、引用例１に記載された発明の実施例に基づく薄型オーバーモールデッド・パッド・アレイ・キャリアの改良基板を、上面図で示したものであって、導電金属トレース４６の終端が、幅広で、かつ、ほぼ円形状の、はんだパッド４７に形成されており、かつ、導電金属トレース４６の両端のいずれもが、高分子材基板４２の端から離間して配置されていることを読み取ることができる。また、図４は、図３の基板４０を、はんだパッド４７の中心を通る線４−４で切った断面図であり、図３と併せて観察することで、はんだパッド４７が、スルーホール４４を覆っていることを読み取ることができる。更に、図５は、引用例１に記載された発明の一つの実施例に基づき、図３の基板上に作られた薄型オーバーモールデッド・パッド・アレイ・キャリアを製造する工程を断面図で示したものであって、図３と併せて観察することで、ワイヤ・ボンド５２が、半導体ダイ５０と、導電金属トレース４６の、はんだパッド４７が形成されていない方の端とを結合していること、及び、半導体ダイが、はんだパッド４７の配列の内側にマウントされていることを読み取ることができる。
　
　上記の引用例１記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「第１表面、第２表面、および複数のスルーホールを有する高分子材基板と、
　幅広で、かつ、ほぼ円形状の、はんだパッドに形成された一方の端と、前記はんだパッドが形成された方とは逆方向の端である、他方の端とを有し、前記一方の端に形成された前記はんだパッドが前記スルーホールを覆うように前記高分子材基板の前記第１表面上に形成され、かつ、前記一方及び他方の端が、前記高分子材基板の端から離間して配置された、導電金属トレースと、
　前記高分子材基板の前記はんだパッドの配列の内側にマウントされ、複数のワイヤ・ボンドによって前記導電金属トレースの前記他方の端に電気的に結合されている半導体ダイと、
　前記高分子材基板の前記第２表面側に形成され、前記スルーホール内に露出する前記導電金属トレースに接続されたはんだボールと、
　前記半導体ダイおよび前記導電金属トレースを完全に被覆する前記高分子材基板の前記第１表面をオーバーモールドする高分子封止樹脂を使用したパッケージ・ボディと、
　を含むことを特徴とする半導体デバイス。」
　
（３−２）引用例２（特開昭６１−１７７７５９号公報）
（２ａ）「１．パッケージより、アウターリードを垂直に出した半導体装置であって、前記パッケージ本体内の半導体素子の下部にも前記アウターリードを有して成ることを特徴とする半導体装置。」（特許請求の範囲）  
 　 
（２ｂ）「〔背景技術〕
　従来のプラグインパッケージは、一般に、セラミック基板に、半導体素子（チップ）を搭載できる溝部を溝設し、該溝部内にチップを搭載し、セラミック基板の裏面に、多数の金属ピンをろう付けし、パッケージ本体から、垂直方向に、多数の当該金属ピンよりなるアウターリードを引き出しており、前記チップは当該ピン（アウタ−リード）の内周よりも内側に搭載してなる。すなわち、チップの下部にはアウタ−リードは設けられていず、チップの周辺に、アウターリードを配設する構造がとられている。
　このため、溝部の大きさにより、チップのサイズが限定され、最内周の対向する二辺のピンの間隔よりも大なるサイズのチップは搭載することができなかった。
　また、大型サイズのチップを搭載したとしてもコネクタワイヤにより、チップのパッケージと金属ピンとの接続に際し、配線の引きまわしが困難で、特に、最内周のピン間にはコネクタワイヤの本数が多くなったりして、その配線の引きまわしが困難となる。
　さらに、従来のピラグインパッケージにあっては、前記のごとく、チップを溝部に搭載し、その周辺下部にピンを垂設するので、多ピン化の要請にも限度があり、大チップを搭載すると、その周辺のピン配設部が拡大し、パッケージも大型化せざるを得ず、小型パッケージの実現は不可能であつた。」（第１頁左下欄第１３行−第２頁左上欄第１行）
　
（２ｃ）「〔発明の目的〕
　本発明の目的は、大チップ搭載可能としたプラグインパッケージを提供することを目的とする。 
　本発明の他の目的はピン数の増加したプラグインパッケージを提供することを目的とする。 
　本発明のさらに他の目的は配線の引き回しが容易なプラグインパッケージを提供することを目的とする。 
　本発明のさらに他の目的はパッケージサイズの小型化を目的とする。」（第２頁左上欄第６−１５行） 
 　 
（２ｄ）「〔実施例〕 
　次に、本発明の実施例を図面に基づき説明する。 
　第１図に示すように、ベース（基板）１の上に接着材料２により半導体素子（チップ）３を固着する。 
　ベースｌは例えばガラスエポキシ基板により構成される。接着材料２には、後述するシリコーン系ゲル（以下Ｓｉ系ゲルという）を使用することが好ましい。 
　・・・ 
　基板１には第１図および第２図に示すようにその垂直方向に多数のアウターリード４が立設されている。 
　本発明では、これら図に示すように、アウターリード４は半導体素子３の下部にも立設されている。パッケージ本体５の基板１の裏面から基盤目状に一定のピッチで、金属ピンよりなるアウターリード４が全面にわたって突出しており、第２図に示すように、最内周の金属ピン４の対向するピン間間隔（Ａ）よりも大なる半導体素子３を搭載している。 
　ベースｌには、第１図にはメタライズ層（配線層）６がメッキ、蒸着などにより設けられており、このメタライズ層６と半導体素子３のパッド（図示せず）とを、コネクタワイヤ７により、第１図に示すように、超音波ボンディングなどの方法によりボンディングし、上記メタライズ層６と、アウタ−リード４とを、ベース１に穿設されたスルホールを介して電気的に接続している。 
 　アウタ−リード４は、ベース１に融点の高い半田により、半田付される。
　上記メタライズ層６は、例えばＡｌより構成される。コネクタワイヤ７には、例えばＡｌ細線が使用される。・・・得られたＳｉ系ゲル９により、半導体素子３とコネクタワイヤボンディング部などを被覆する。」（第２頁右上欄第１０行〜右下欄第１４行） 
 　 
（２ｅ）「第３図は、本発明におけるワイヤボンディングおよびピン間の配線の要部平面図で、第３図に示すように、半導体素子３のボンディングパッド１１とメタライズ層９とをコネクタワイヤ７によりボンディングするが、本発明では配線基板ｌのメタライズ層（配線）９をボンディングリードとして利用すると、ピン間に引きまわすコネクタワイヤの本数が少なくでき、その配線が楽になる。」（第３頁右下欄第１〜８行） 
 　 
（２ｆ）「〔効果〕 
（１）アウターリードを、従来のごとく、チップの周辺下部に垂設するという制限を取り払い、全面に一定のピッチで基盤目状に配列し、それらアウターリードの上部にチップを搭載するようにしたので、チップは大きなサイズであっても搭載可能である。 
　すなわち、アウターリードの配列された内部にチップを搭載するようにしていたので、チップの大きさは、アウターリードの最内周の対向するピン間隔よりも越えることはできず、そのピン間隔により制限され、大チップを搭載することはできない本発明によれば大きなサイズのチップの搭載が可能となる。 
（２）上記のようにアウターリードをベース全面にわたり多数垂設しているので、多ピン化が可能である。 
 　すなわち、チップの周辺下部にアウターリードを垂設するので、その周辺の狭いエリア内にアウターリードを配列することになり、アウターリードの数は然ずと制限されるが、本発明はかかる制限なく、多数のアウターリードをパッケージ本体から垂直に出すことができる。 
（３）大チップ化に伴ない、ピン間のコネクタワイヤの本数を低減でき、ピン間の配線が容易となる。その際ベース（配線基板）のメタライズ層をボンディングリードとして使用することにより、一層ピン間配線が容易となる。
（４）チップサイズを大きくしたら、アウターリードの配列に要するエリアもそれに伴ない拡大しなければならなかったが、チップサイズを大きくしても、アウターリードの配列に要するエリアを拡大する必要がなく、したがって、パッケージサイズを小さくすることができ、従来と同一サイズのパッケージでも、収納されるチップは大なるものとすることができる。」（第３頁右下欄第９行〜第４頁右上欄第４行） 
　
（２ｇ）「〔産業上の利用分野〕
　以上の説明では主として本発明者によってなされた発明をプラグインパッケージに適用した例を示したが、他のパッケージなどにも適用できる。」（第４頁右上欄第１７−２０行）
　
（２ｈ）第１図及び第２図は、実施例を示す断面図及び底面図であって、これらの図面には、ベース（配線基板）（１）上にメタライズ層（６）が形成され、半導体素子（３）の下部のアウターリード（４）に接続されたメタライズ層（６）を覆うように設けられた接着材料（２）を介して前記ベース上に半導体素子（３）が搭載されるとともに、該半導体素子（３）には、複数のコネクタワイヤ（７）が接続されることが示されている。 
　
（２ｉ）第３図は実施例を示す要部平面図であって、ベース（配線基板）（１）の一部が図示されており、以下の事項を読み取ることができる。
（２ｉ−１）図のほぼ上部四分の一の箇所に、図を横切る長さで、半導体素子（３）の一方の辺を示す実線が引かれており、該実線より下の領域では、ベース（配線基板）（１）が、半導体素子（３）によって覆われていること。
（２ｉ−２）実線の上の領域には、縦長のメタライズ層（６）が横に９本並んで描かれており、左から２番目のメタライズ層（６）は、前記実線より上の領域において、コネクタワイヤ（７）と接続し、かつ、前記実線より下の領域において、アウターリード（４）と接続していること。
 　 
４．対比 
　本願発明と引用例１発明とを対比する。 
　引用例１発明の「第１表面」、「第２表面」、「スルーホール」、「高分子材基板」、「幅広で、かつ、ほぼ円形状の、はんだパッド」、「導電金属トレース」、「半導体ダイ」、「高分子封止樹脂を使用したパッケージ・ボディ」、「半導体デバイス」は、それぞれ順に本願発明の「第１の表面」、「前記第１の表面と反対側の第２の表面」、「前記第１の表面と前記第２の表面を貫通する貫通孔」、「樹脂基板」、「ランド」、「金属配線」、「半導体チップ」、「封止樹脂」、「半導体装置」に相当する。また、引用例１発明の「一方の端」、「他方の端」は、それぞれ本願発明の「第１の端」、「第２の端」に相当する。更に、引用例１発明において、ワイヤ・ボンドが半導体ダイと接続する箇所は、該半導体ダイの電極であるということができるから、引用例１発明の半導体ダイは、導電金属トレースと電気的に結合された複数の電極を有しているということができる。 
 　 
　そうすると、両者は、 
「第１の表面と前記第１の表面と反対側の第２の表面とを有し、前記第１の表面と前記第２の表面を貫通する貫通孔が設けられた樹脂基板と、
　ランドが形成された第１の端と前記樹脂基板の端から離間して配置された第２の端とを有し、前記第１の端に形成された前記ランドが前記貫通孔を覆うように前記樹脂基板の前記第１の表面上に形成された金属配線と、
　前記樹脂基板に搭載され、前記金属配線の前記第２の端に電気的に接続された複数の電極を有する半導体チップと、
　前記樹脂基板の前記第２の表面側に形成され、前記貫通孔内に露出する前記金属配線に接続された半田ボールと、
　前記半導体チップおよび前記配線の前記第２の端を含む前記樹脂基板の前記第１の面を封止する封止樹脂と、
　を含むことを特徴とする半導体装置。」
の点で一致し、次の点で相違する。 
 　 
　相違点１：本願発明の半導体装置が、金属配線のランドを覆い、第２の端を露出するように樹脂基板の第１の表面側に設けられた絶縁シートを有するとともに、半導体チップが、前記ランド上に、前記絶縁シートを介して搭載される構造を具備するのに対して、引用例１発明では、半導体ダイのマウント手段が明らかでなく、また、半導体ダイは、はんだパッドの配列の内側にマウントされていること。
　
５．判断 　 
（１）相違点１について 
　上記摘記（２ｂ）には、アウターリードの内周よりも内側に半導体素子（チップ）を搭載してなる従来のプラグインパッケージでは、最内周の対向する二辺のピンの間隔よりも大なるサイズのチップは搭載することができず、多ピン化の要請にも限度があり、大チップを搭載するとパッケージも大型化せざるを得ず、小型パッケージの実現は不可能であったことが記載されている。
　また、上記摘記（２ｆ）には、半導体素子の下部にもアウターリードを配列するという引用例２に記載された発明の構造を採用すると、大きなチップの搭載が可能となり、多ピン化が可能となり、パッケージサイズを小さくすることができる等の効果を得ることができると記載されている。
　そして、上記摘記（２ｄ）、（２ｈ）、（２ｉ）には、前記半導体素子の下部にもアウターリードを配列した半導体装置の具体的な構造として、
「表面と裏面を有し、スルホールが設けられたガラスエポキシ基板と、
　スルホールを介してアウターリードに電気的に接続する第１の端と、前記ガラスエポキシ基板の端から離間して配置された第２の端とを有するメタライズ層と、
　前記スルホールを介してアウターリードに電気的に接続する前記メタライズ層の第１に端を覆い、前記メタライズ層の第２の端を露出するように前記ガラスエポキシ基板の表面に設けられたシリコーン系ゲルを使用した接着材料と、
　スルホールを介してアウターリードに電気的に接続するメタライズ層の第１に端の上に前記接着材料を介して固着され、前記メタライズ層の前記接着材料から露出する前記第２の端に電気的に接続された複数のパッドを有する半導体素子と、
　前記ガラスエポキシ基板の裏面に形成された、前記スルホールを介して前記メタライズ層に電気的に接続されたアウターリードと、
　前記半導体素子および前記メタライズ層の前記第２の端を含む前記ガラスエポキシ基板の表面を被覆するＳｉ系ゲルと、を含むことを特徴とする半導体装置」
が、記載されている。
　
　ここで、本願発明の「絶縁シート」について検討する。本願明細書には、本願の発明の実施例に関して、「図４の一点破線２３１は銅配線板・・・上に塗布された絶縁シートである。」（段落【００５５】）と記載されていることから、該「絶縁シート」は塗布したものを含むと解される。一方、引用例２の「接着材料」は、摘記（２ｄ）によれば、シリコーン系ゲルを使用することが好ましいとされている。そして、通常当該材料は塗布して使用すること、及び、塗布して設けられた当該材料が絶縁性を有することは明らかなこと等を鑑みれば、引用例２の「接着材料」は、本願発明の「絶縁シート」に相当するといえる。
　また、引用例２の「ガラスエポキシ基板」、「メタライズ層」、「半導体素子」、「スルホール」は、それぞれ本願発明の「樹脂基板」、「金属配線」、「半導体チップ」、「貫通孔」に相当し、更に、引用例２に記載された発明の「アウターリード」と、引用例１発明の「はんだボール」は、樹脂封止された半導体チップのための外部電気接続を、半導体装置の裏面から取り出すために、前記樹脂基板の裏面に設けられた外部端子である点で、作用・機能を共通とする部材であるといえる。
　
　そうすると、引用例２には、
（１）外部端子であるアウターリードの内周よりも内側に半導体チップを搭載してなる従来のプラグインパッケージでは、小型パッケージの実現は不可能であった等の課題の認識。
（２）半導体チップの下部にもアウターリードを配列することでパッケージサイズを小さくすることができる等という、前記課題を解決するための着想。
（３）貫通孔を介してアウターリードに電気的に接続する金属配線の一方の端を覆い、半導体チップと電気的に接続する金属配線の他方の端を露出するように、樹脂基板の第１の表面側に設けられた絶縁シートを有するとともに、半導体チップが、前記金属配線の前記貫通孔を介して前記アウターリードに電気的に接続する金属配線の前記第１の端の上に、前記絶縁シートを介して搭載される構造、という前記着想を実現するための具体的な構造。
が、記載されていると認められる。
　
　続いて、引用例１発明と、引用例２に記載された発明とを対比する。
　そうすると、両者は、「貫通孔が設けられた樹脂基板と、前記樹脂基板の第１の表面上に形成された金属配線と、前記金属配線の貫通孔が設けられていない方の端にワイヤボンディングによって電気的に接続された複数の電極を有する半導体チップと、前記半導体チップおよび前記金属配線の前記貫通孔が設けられていない方の端を含む前記樹脂基板の前記第１の表面を封止する封止樹脂と、を含むことを特徴とする半導体装置」に係る発明である点で、共通する技術分野に属する発明であると認められる。
　
　また、上記摘記（２ｃ）に、引用例２に記載された発明の目的として示された、パッケージサイズの小型化等の課題は、引用例２に記載された発明が属する「プラグインパッケージ」に特有の課題ではなく、半導体装置における一般的な課題であると認められる。
　
　してみれば、引用例１及び引用例２に接した当業者であれば、引用例１発明の、半導体ダイがはんだボールの配列の内側にマウントされている半導体デバイスの構造が、引用例２の半導体素子がアウターリードの内周よりも内側に搭載してなる構造と同様の課題を有することに思い至り、引用例１発明の外部端子であるはんだボールを半導体素子の下部に配列して半導体装置の小型化という一般的な課題を解決するために、引用例２に記載された前記「貫通孔を介してアウターリードに電気的に接続する金属配線の一方の端を覆い、半導体チップと電気的に接続する金属配線の他方の端を露出するように、樹脂基板の第１の表面側に設けられた絶縁シートを有するとともに、半導体チップが、前記金属配線の前記貫通孔を介して前記アウターリードに電気的に接続する金属配線の前記第１の端の上に、前記絶縁シートを介して搭載される構造」という具体的な構造を採用することは容易に想到し得たことである。
　
　以上によれば、当業者であれば、引用例１発明において、引用例２に記載された技術思想を適用して、上記相違点１に係る本願発明の構成を採用することを容易に想到することができたものと認められる。また、両者を組み合わせたことによる効果は当業者が予測し得た範囲のものであるといえる。
　
　なお、審判請求人は、引用例１発明と引用例２に記載された発明は目的が異なるから、引用例１発明に引用例２に記載された発明を適用することは容易なことではないと主張するので、この点について更に検討する。
　
　最初に、引用例１発明と、引用例２に記載された発明の、半導体装置の具体的な構造について検討する。
　引用例２に記載された発明は、樹脂基板と半導体チップの間に、金属配線と絶縁シートを有するものである。
　一方、上記摘記（１ｄ）には、半導体チップが樹脂基板の上にマウントされていることが記載されている。そうすると、引用例１には明記はされていないが、引用例１発明においても、半導体チップを樹脂基板にマウント、すなわち固着するための、何らかの接着材料層が、半導体チップと樹脂基板との間に、前記絶縁シート同様に、所定の厚さをもって介在しているものと解される。
　そうすると、結局のところ、引用例１発明に引用例２に記載された発明を組み合わせた場合、半導体装置の幅方向のサイズが小さくなる一方で、半導体装置の厚さ方向のサイズが、少なくとも前記金属配線の厚さだけ大きくなる場合があり得るといえる。
　
　そこで、前記のように、引用例１発明に引用例２に記載された発明を組み合わせることで、半導体装置の厚さが大きくなる場合があり得ることが、両者を組み合わせることの阻害事由となるかについて、引用例１発明と、引用例２に記載された発明における、発明の目的の観点から検討する。
　
　上記摘記（１ｅ）には、引用例１発明が先行技術に対して有する利点として、
（１）トレースの経路設定が大幅に単純化されること、
（２）経路設定密度を高くできること、
（３）デバイスのインダクタンスおよび静電容量が低下すること、
（４）金属パターニング工程が削減されて、基板の片面しか金属エッチングが必要でなくなり、時間も材料コストも節約されること、
（５）はんだレジストが基板から完全に排除されており、これによって基板の製造が単純化すること、
等が記載されており、その後に、前記記載に続けて「はんだレジストがないことのもう一つの利点」として、はんだレジストがないことにより基板の厚さが減るという利点が記載されている。
　そうすると、前記「基板の厚さが減るという利点」は、引用例１発明が備える複数の利点の一つに過ぎず、しかも、その記載ぶりからは、副次的な利点であるといえる。しかも、前記（１）−（５）の利点は、引用例１発明に引用例２に記載された発明を組み合わせた場合も維持されるものと認められる。
　
　また、半導体装置の小型化という課題自体は一般的な課題であり、引用例１には厚さ方向のサイズを小さくして小型化することしか明示的に記載されていないとしても、半導体装置の幅方向のサイズの小型化も当然に求められているものと認められる。一方、前記摘記（２ｃ）の〔発明の目的〕の欄の４番目には、引用例２に記載された発明の目的として、「パッケージサイズの小型化」、すなわち、半導体装置の幅方向のサイズを小さくするという目的が記載されている。してみると、引用例１発明と引用例２に記載された発明は、半導体装置の寸法を小さくする方向において、厚さ方向と、幅方向という違いはあるものの、いずれも半導体装置の小型化を目的としている点において共通するといえる。
　
　そうすると、引用例１発明に引用例２に記載された発明を適用したことで、半導体装置の厚さ方向のサイズが、金属配線の厚さだけ大きくなる場合があり得るとしても、引用例１発明に引用例２に記載された発明を組み合わせた発明は、引用例１発明が有する、前記基板の厚さを減らすということ以外の利点を依然として維持するとともに、半導体装置の小型化という一般的な課題の解決という点で引用例１発明の前記利点と共通する利点である半導体装置の幅方向における小型化という利点を含む引用例２に記載された発明の利点を新たに備えることとなるのであるから、前記基板の厚さを減らすという利点自体が副次的な利点であることをも考慮すれば、引用例１発明に引用例２に記載された発明を適用することは容易なことではないということはできない。
　
　また、引用例１発明に引用例２を組み合わせたものは、はんだレジスト層を必要としないから、「はんだレジストがないことにより基板の厚さが減る」という効果そのものは、引用例１発明に引用例２に記載された発明を適用したものにおいても維持されるから、この点においても両者を組み合わせることを阻害する理由とならないことは明らかである。
　
　更に、両者を組み合わせることは、引用例１の上記摘記（１ｆ）の「導電金属トレースのパターンは、半導体デバイスの個々の必要条件に依存して、図示したものと異なってもよい。」との示唆、及び、引用例２の上記摘記（２ｇ）の「以上の説明では主として本発明者によってなされた発明をプラグインパッケージに適用した例を示したが、他のパッケージなどにも適用できる。」との示唆に沿ったものであるともいえる。
　
　したがって、引用例１発明に引用例２に記載された発明を適用することは容易なことではないという審判請求人の主張は採用することはできない。また、このほかに両者を組み合わせることを妨げる格別の理由も発見できない。
　
６．むすび
　以上のとおり、本願発明は、引用例１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。