【事件の表示】
　平成１０年特許願第　　１０２２号「半導体装置の素子分離方法」拒絶査定不服審判事件〔平成１０年１１月１３日出願公開、特開平１０−３０３２９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成１０年１月６日の出願（パリ条約による優先権主張１９９７年４月３０日、大韓民国）であって、平成１８年２月２０日付けで拒絶査定がなされ、これに対して同年５月２９日に拒絶査定に対する審判請求がなされるとともに、同年６月８日付けで手続補正がなされたものであって、その後、当審において、平成２０年７月４日付けで審尋がなされ、同年１０月７日に回答書が提出されたものである。 
　
第２　平成１８年６月８日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１８年６月８日付けの手続補正を却下する。
　［理由］
　１．本件補正の内容
　本件補正は、補正前の請求項１を補正するものであって、補正後の請求項１に係る発明は、補正後の請求項１に記載されている事項により特定される以下のとおりのものである。　 
　 
「【請求項１】半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階と、
　前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階と、
　前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上にのみ突出部を持つ第４絶縁膜を形成する段階と、
　前記第４絶縁膜上にマスク層を形成する段階と、
　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、
　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階と、
　前記マスクパターンを除去する段階と、
　前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、
　前記第１絶縁膜パターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。」
　
　２．請求項１についての補正の目的について
　請求項１についての補正は、補正前の請求項１の「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第４絶縁膜を形成する段階」を、補正後の請求項１の「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上にのみ突出部を持つ第４絶縁膜を形成する段階」と補正するものであって、「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら」「第４絶縁膜を形成する段階」において、「第４絶縁膜」を「前記トレンチを除外した活性領域上にのみ突出部を持つ」とすることにより、「第４絶縁膜」が「前記トレンチを除外した活性領域上」以外には「突出部を持」たず、「前記トレンチを除外した活性領域上にのみ突出部を持つ」ものであると限定するものである。
　したがって、請求項１についての補正を含む本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項に規定する要件を満たしている。
　
　３．独立特許要件について
　請求項１についての補正を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか（独立特許要件を満たすか）について更に検討する。　
　
　３−１．刊行物記載発明
　（１）特開平８−７８３８９号公報
　原審の拒絶の理由で引用され、本願の優先権主張日の前に日本国内において頒布された特開平８−７８３８９号公報（以下、「刊行物１」という。）には、図１、図３ないし図９とともに、以下の事項が記載されている。　
「【請求項３】半導体基板に凹部を形成する工程と、
該凹部に埋め込み材を埋め込む工程と、
該凹部の埋め込み材上、及び凸部上に形成されて凸状部となった埋め込み材上にマスク層を形成する工程と、
該マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程と、
該マスク層除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去する工程とを有することを特徴とする研磨を併用したエッチング方法。
【請求項４】前記埋め込み材は、エッチングと堆積とが同時進行的に行われる堆積手段により形成するとともに被エッチング部材の該凸状部と凹状部とがストッパ層により分離される構成で形成したものであることを特徴とする請求項３に記載のエッチング方法。
【請求項５】前記凹部に埋め込み材を埋め込む工程に先立ち、凸部上にストッパ層を形成し、
埋め込み材により形成された凸状部と凹状部とが該ストッパ層により分離される構成としたことを特徴とする請求項３または４に記載のエッチング方法。」
「【０００１】
【産業上の利用分野】本発明は、研磨を併用したエッチング方法及びトレンチ素子分離構造の形成方法に関する。本発明は、新規な手法によって所望のエッチングを容易かつ効果的に達成できる研磨併用エッチング方法を提供し、またこれを利用したトレンチ素子分離構造の形成方法を提供するものである。」
「【００３０】本発明の構成及び作用について、後記詳述する実施例１を示す図１の例示を参照して説明すると、次のとおりである。
【００３１】本発明においては、凸状部５１，５２と凹状部６１，６２とを有する被エッチング部材の全面にマスク層７を形成し（図１（ａ））、該マスク層７の頭頂部を研磨することにより前記凸状部５１，５２の頂部におけるマスク層７を除去し（図１（ｂ））、該マスク層除去部分からエッチングを進行させることにより、図１（ｃ）に示すように少なくとも前記凸状部５１，５２を選択的にエッチング除去する。
【００３２】これによって、被エッチング部材である埋め込み材４の内、マスク層７でおおわれている部分はエッチングが進行しないので、所望のエッチングを容易に達成できる。
【００３３】この場合、図１に示すように、被エッチング部材の凸状部５１，５２と凹状部６１，６２とがストッパ層８１，８２により分離される構成で形成すると、このエッチングを一層良好に達成できる。
【００３４】上記エッチング方法を用いると、所望のトレンチ素子分離を問題なく、良好かつ容易に形成できる。」
「【００４１】本実施例では埋め込み材４は、エッチングと堆積とが同時進行的に行われる堆積手段、特にここではバイアスＥＣＲ−ＣＶＤ法により形成した。
【００４２】以下本実施例について、更に詳細に説明する。本実施例では、シリコン半導体装置について、研磨法を用いてトレンチ素子分離を平坦化する方法を利用しており、従来の研磨法で課題とされているウェーハの厚さムラや歪みに起因する研磨量の面内不均一性を完全になくすことができて、これにより、歩留りの高い、高品質な素子分離を得られるようにしたものである。
【００４３】特に本実施例では、エッチングのマスク材７のみを研磨によって除去し、実質的な平坦化は、ウェットエッチングで行うことにより、研磨のバラツキが素子分離の膜厚に全く影響を与えない構成とした。
【００４４】本実施例においては、まず半導体基板１であるシリコン基板上に８５０℃パイロジェニック雰囲気で１０ｎｍの熱酸化膜１１′を形成する。
【００４５】次いでＬＰ−ＣＶＤ法により、７６０℃でシリコン窒化膜８′を２００ｎｍ厚手形成する（図３）。
【００４６】次いでフォトリソグラフィと異方性ドライエッチングでシリコン表面から基板内に３００ｎｍ（シリコン窒化膜の厚さを含めると５００ｎｍ）の溝（トレンチ）を形成する。なおシリコン窒化膜のエッチングはレジストマスクで行い、シリコン基板のエッチングはシリコン窒化膜マスクで行った。続いて９５０℃パイロジェニック雰囲気で２０ｎｍの熱酸化で溝（トレンチ）の内部に熱酸化膜１１を形成し、更に、凸部３１，３２上にのみストッパ層８１，８２を形成した（図４）。
【００４７】次に、バイアスＥＣＲ−ＣＶＤ装置で３５０ｎｍのＣＶＤシリコン酸化膜を堆積した。これにより図５に示すように、ストッバ層８１，８２上に、三角形ないし台形の凸状部５１，５２を得た。なおこのときの条件は以下の通りである。
【００４８】
使用ガス      ＳｉＨ４ ／Ｎ２ Ｏ＝２１／３５ＳＣＣＭ
マイクロ波    １０００Ｗ
ＲＦバイアス  ５００Ｗ
圧力          ７ｅ−４Ｔｏｒｒ
【００４９】次いで全面にＬＰ−ＣＶＤ法でシリコン窒化膜２０ｎｍを堆積した。この薄いシリコン窒化膜がエッチング時のマスク層７として機能する。以上により図５の構造にした。
【００５０】次いで、図６に示すように、凸状部５１，５２をおおうマスク層７（シリコン窒化膜）の頂部を研磨法によって除去する。この研磨では凸状部５１，５２上の頂部のシリコン窒化膜２０ｎｍが除去されれば、研磨を停止してよいので、研磨時間は１分程度と非常に短くてよい。（但し、実際のプロセスタイムは厳密には研磨条件に依存する）。
【００５１】なおこのときの研磨条件は、例えば以下のようなものを用いればよい。
【００５２】
研磨液          ＮＨ３ かＫＯＨ研磨液
研磨布の高度    Ａｓｋｅｒ−Ｃ＝８５〜９０
研磨剤          フュームドシリカ（粒径２０μｍ）
研磨圧          １３０ｇ／ｃｍ−２　　　　　　　　　　　　　　　　　　　　　　　　　　　定盤速度        ６０ｒｐｍ　
（ここではＳｉＮ２０ｎｍを１分位で研磨できる条件とした）
【００５３】これに引続き、５％の希弗酸溶液で１０分間ＣＶＤシリコン酸化膜をエッチングすると、下層に堆積したシリコン窒化膜の表面が露出される。この際マスク層７であるシリコン窒化膜が残されている領域ではエッチングが進行しないので、凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去される（図７）。
【００５４】最後に１５０℃に加熱したリン酸溶液中で９０分間処理し、マスク層７としたシリコン窒化膜をエッチングすると、埋め込み材４がトレンチに残ったトレンチ素子分離が完成する（図８）。なお、更に平坦化して仕上げ、図９の構造とする。
【００５５】本実施例においては、埋め込み材４を構成する埋め込みシリコン酸化膜を形成手段としてバイアスＥＣＲ−ＣＶＤ装置を使用したので、下記利点がもたらされる。
【００５６】第１に、段差の埋め込み特性が良い。即ち、ＥＣＲ−ＣＶＤ装置を用いると、いわゆるアスペクト比が１．５程度までは問題なく埋め込むことができる。
【００５７】第２に、膜質が良い。バイアスＥＣＲ−ＣＶＤ装置によるシリコン酸化膜は熱酸化膜とほぼ同等の特性を示し、ゲート絶縁膜として用いた場合、ＴＥＯＳを原料ガスとしたＬＰ−ＣＶＤでは収率がほぼゼロだったのに対し、バイアスＥＣＲ−ＣＶＤでは１００％を示した。
【００５８】第３には、段差のコーナー部が薄くなる独特の形状をしていることである。図２に通常のＣＶＤ装置を用いた場合を示し、これによりバイアスを印加したＣＶＤ装置の違いを示す。」
「【００６０】これに対し、バイアスを印加したＣＶＤ装置の場合、傾斜のついた面はスパッタエッチングされて後退するため、段差のコーナー部はほとんど膜厚がゼロになる。このため研磨後も凹部には確実にマスクが残り、ストッパーとして作用する。
【００６１】次に、本実施例におけるシリコン酸化膜の最適な堆積膜厚について説明する。シリコン酸化膜はシリコン段差より厚く堆積される必要がある。これはトレンチ素子分離の最終形状としてシリコン表面より突出することが望まれるからである。
【００６２】またシリコン酸化膜厚は、マスク層７をなすシリコン窒化膜を含めた段差より薄くなくてはならない。マスク層７である窒化膜と段差表面の窒化膜の間にすき間があいてしまうと、弗酸エッチングの際に穴があいたり、シリコン窒化膜のはがれを生じたりするからである。
【００６３】従って、本実施例の場合では、シリコン酸化膜厚は３００ｎｍ〜５００ｎｍの範囲内で形成した。
【００６４】本実施例によれば、トレンチ素子分離の平坦化研磨の際の研磨量を、従来の４００ｎｍから２０ｎｍまで大幅に減少させることが可能になり、研磨工程のスループットを改善することができる。
【００６５】また研磨の面内バラツキが素子分離の膜厚分布に影響しなくなり、ＣＶＤの均一性のみを考量すればよくなる。したがって膜厚均一の向上を図ることができる。
【００６６】さらにエッチングによって主に平坦化を行えるので、研磨のダメージを回避することができる。
【００６７】以上の効果によって、高歩留りで高品質なトレンチ素子分離を形成することが可能になり、ＬＳＩの性能を飛躍的に向上させることができた。」
　
　ア　刊行物１には、「【請求項３】半導体基板に凹部を形成する工程と、
該凹部に埋め込み材を埋め込む工程と、
該凹部の埋め込み材上、及び凸部上に形成されて凸状部となった埋め込み材上にマスク層を形成する工程と、
該マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程と、
該マスク層除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去する工程とを有することを特徴とする研磨を併用したエッチング方法。
【請求項４】前記埋め込み材は、エッチングと堆積とが同時進行的に行われる堆積手段により形成するとともに被エッチング部材の該凸状部と凹状部とがストッパ層により分離される構成で形成したものであることを特徴とする請求項３に記載のエッチング方法。
【請求項５】前記凹部に埋め込み材を埋め込む工程に先立ち、凸部上にストッパ層を形成し、
埋め込み材により形成された凸状部と凹状部とが該ストッパ層により分離される構成としたことを特徴とする請求項３または４に記載のエッチング方法。」が記載されている。
　イ　刊行物１の「【００４６】次いでフォトリソグラフィと異方性ドライエッチングでシリコン表面から基板内に３００ｎｍ（シリコン窒化膜の厚さを含めると５００ｎｍ）の溝（トレンチ）を形成する。なおシリコン窒化膜のエッチングはレジストマスクで行い、シリコン基板のエッチングはシリコン窒化膜マスクで行った。・・・（図４）。」との記載より、半導体基板をエッチングすることにより凹部を形成することは明らかである。
　ウ　図５及び「【００４７】次に、バイアスＥＣＲ−ＣＶＤ装置で３５０ｎｍのＣＶＤシリコン酸化膜を堆積した。これにより図５に示すように、ストッバ層８１，８２上に、三角形ないし台形の凸状部５１，５２を得た。」、「【００４９】次いで全面にＬＰ−ＣＶＤ法でシリコン窒化膜２０ｎｍを堆積した。この薄いシリコン窒化膜がエッチング時のマスク層７として機能する。以上により図５の構造にした。」の記載及び、図７、図８及び「【００５３】これに引続き、５％の希弗酸溶液で１０分間ＣＶＤシリコン酸化膜をエッチングすると、下層に堆積したシリコン窒化膜の表面が露出される。この際マスク層７であるシリコン窒化膜が残されている領域ではエッチングが進行しないので、凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去される（図７）。【００５４】最後に１５０℃に加熱したリン酸溶液中で９０分間処理し、マスク層７としたシリコン窒化膜をエッチングすると、埋め込み材４がトレンチに残ったトレンチ素子分離が完成する（図８）。なお、更に平坦化して仕上げ、図９の構造とする。」との記載より、刊行物１には、シリコン窒化膜からなるマスク層７をマスクとして、バイアスＥＣＲ−ＣＶＤで堆積されたＳｉＯ２の埋め込み材４を溶液でエッチングする工程の後に、シリコン窒化膜からなるマスク層７をエッチングで除去する工程が記載されている。　
　エ　図４ないし図７、「【００４６】・・・続いて９５０℃パイロジェニック雰囲気で２０ｎｍの熱酸化で溝（トレンチ）の内部に熱酸化膜１１を形成し、更に、凸部３１，３２上にのみストッパ層８１，８２を形成した（図４）。」、「【００５３】これに引続き、５％の希弗酸溶液で１０分間ＣＶＤシリコン酸化膜をエッチングすると、下層に堆積したシリコン窒化膜の表面が露出される。この際マスク層７であるシリコン窒化膜が残されている領域ではエッチングが進行しないので、凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去される（図７）。」、及び「【００６２】・・・マスク層７である窒化膜と段差表面の窒化膜の間にすき間があいてしまうと、弗酸エッチングの際に穴があいたり、シリコン窒化膜のはがれを生じたりするからである。」の記載から、「ストッパ層８１，８２」は、シリコン窒化膜であることは明らかである。
　
　したがって、刊行物１には以下の発明が記載されている。
　「半導体基板にエッチングにより凹部を形成する工程と、
　前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成する工程と、
　前記凹部に前記埋め込み材を、エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部と凹状部とが前記ストッパ層により分離される構成とする工程と、
　前記凹部の埋め込み材上、及び前記凸部上に形成されて凸状部となった埋め込み材上にマスク層を形成する工程と、
　前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程と、
　前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去して、前記ストッパ膜の表面を露出させる工程と、
　前記マスク層をエッチングで除去する工程と
を有することを特徴とするトレンチ素子分離構造の形成方法。」
　
　（２）特開平９−５１０３４号公報
　原審の拒絶の理由で引用され、本願の優先権主張日の前に日本国内において頒布された特開平９−５１０３４号公報（以下、「刊行物２」という。）には、図１、図２及び図１５とともに、以下の事項が記載されている。
「【００２３】
【発明の実施の形態】以下、本発明の第１実施例による半導体装置の製造方法、とくに半導体基板中へのシャロートレンチ分離構造の形成工程を、図１（Ａ）〜（Ｄ），図２（Ｅ）〜（Ｇ）を参照しながら説明する。
【００２４】図１（Ａ）の工程において、Ｓｉ基板１１上に、まずパッド酸化膜１１ａを、Ｓｉ基板表面を１０００°Ｃの温度で熱酸化させることにより形成し、その上に研磨ストッパ層としてポリシリコン層１２を、約１５０ｎｍの厚さに堆積する。さらに、前記ポリシリコン層１２上にＳｉＯ２層１３を約１００ｎｍの厚さに堆積し、これをパターニングしてポリシリコン層１２表面のうち、基板１１中に形成される素子分離構造に対応する領域を露出させる。さらに、前記ＳｉＯ２パターン１３をマスクにポリシリコン層１２をパターニングして図１（Ａ）に示す構造を得る。
【００２５】次に、図１（Ｂ）の工程において、前記ＳｉＯ２パターンをマスクにＳｉ基板１１をエッチングし、素子分離に必要な深さが０．２μｍ以上の溝１１Ａ，１１Ｂ，１１Ｃ，・・・を形成する。次に、図１（Ｃ）の工程において、図１（Ｂ）の構造上にＳｉＯ２層１４を、ＣＶＤ法により、溝１１Ａの深さに対応した厚さで堆積する。その結果、ＳｉＯ２層１４上には前記凹部１１Ａに対応して凹部１４ａが形成される。一方、溝１１Ｂ，１１Ｃは幅が小さいため、ＳｉＯ２層１４上に実質的な大きさの凹部が形成されることはない。さらに、図１（Ｄ）の工程において、前記ＳｉＯ２層１４上にポリシリコン層１５が、約１００ｎｍの厚さに堆積される。その結果、ポリシリコン層１５上には、その結果前記溝１１Ａに対応して凹部１５ａが形成される。ＳｉＯ２層１４の厚さは溝１１Ａの厚さに等しくなるように設定されるため、前記ポリシリコン層１５のうち、前記溝１１Ａに対応する領域１５ａは、基板１１表面を覆うポリシリコン層１２と実質的に同一のレベルに形成される。
【００２６】次に、図２（Ｅ）の工程において、前記ＳｉＯ２層１４上のポリシリコン層１５が、コロイダルシリカ等、通常のシリカ系の研磨剤を使って研磨され、前記溝１１Ａに対応する凹部領域１５ａを除いて除去される。さらに、図２（Ｆ）に示すように、ＳｉＯ２層１４の研磨を継続し、図２（Ｇ）に示すように、前記ポリシリコン層１２が基板表面に露出した段階で研磨を停止する。その結果、図２（Ｇ）に示すような、基板１１中に形成された凹部１１Ａ，１１Ｂ，１１ＣをＳｉＯ２により埋めたシャロートレンチ分離構造を備え、平坦な表面を有する基板構造が得られる。
【００２７】図２（Ｅ）〜（Ｇ）までの研磨工程において、図１５（Ｂ）の構造に見られるような溝を埋めるＳｉＯ２層の過剰研磨の問題点を回避し、理想的に平坦な基板表面を形成するためには、研磨剤として前記ＳｉＯ２層１４には作用するがポリシリコンパターン１５ａには作用しない、選択性のある研磨作用を有する研磨剤を使う必要がある。このような研磨剤を使った場合、図２（Ｇ）の構造において、ポリシリコンパターン１５ａは有効な研磨ストッパとして作用し、ポリシリコン層１２およびポリシリコンパターン１５ａが露出した時点で溝１１Ａを埋めるＳｉＯ２層の研磨は実質的に停止し、その結果非常に平坦な基板構造が得られる。」
「【００６５】
【発明の効果】請求項１，２記載の本発明の特徴によれば、基板中に形成された溝を埋める絶縁層が過剰に研磨されることがなく、基板表面に一致した平坦な表面が得られる。その結果、微細化した半導体装置の素子分離構造として好適なシャロートレンチ分離構造を形成され、しかも平坦な表面を有する半導体基板構造を、複雑な工程を用いることなく得ることができる。基板表面が平坦であるため、開口数の大きい高解像度光学系を有する露光装置により、基板表面上に、非常に微細な配線パターンを形成することができる。また、シャロートレンチ分離構造の採用により、素子領域が微細化しても、フィールド酸化膜を LOCOS  法を使って形成した場合に生じるような、素子領域表面がバーズビークを形成する酸化膜で覆われてしまう問題を回避することができる。」
　
  （３）特開平３−１２５４６０号公報
　原審の拒絶の理由で引用され、本願の優先権主張日の前に日本国内において頒布された特開平３−１２５４６０号公報（以下、「刊行物３」という。）には、第１図とともに、以下の事項が記載されている。
「実施例
　本発明の実施例を第１図に基づいて説明する。第１図（ａ）〜（ｈ）は本発明の一実施例における半導体装置の製造方法を説明する工程断面図である。また第１図（ｉ）は第１図（ｈ）のＡ−Ａ’線における断面図である。同図を用いて、本発明にかかる素子分離構造を有する集積回路のうち、特にＣＭＯＳ集積回路装置の製造方法を工程に従がって、詳細に説明する。まずＰ型半導体基板（ウェハ）１のＰＭＯＳ領域となる部分にＮウェル層２を形成し、次に熱酸化膜４を５０ｎｍ、ポリシリコン膜５を２００ｎｍ堆積し、さらに分離溝エツチングの時のマスクとなるＰＳＧ（リンガラス）６を８００ｎｍ堆積する（第１図（ａ））。素子形成領域を覆うようにレジスト７をパターンニングし、これにマスクとして上記堆積した多層膜を異方性エツチングし、さらに深さ５００ｎｍの分離溝１００Ａ，１００Ｂ，１００Ｃを形成すべく半導体基板１及びＮウェル層２を異方性エツチングする（第１図（ｂ））。次に、上記レジストを除去した後、第１の埋め込み材料としてＣＶＤ−ＳｉＯ２２００を２５０ｎｍ堆積し、次に上記ＣＶＤ−ＳｉＯ２２００を溝側壁において半導体基板１及びＮウェル層２が露出しないように３００ｎｍの異方性エツチングをする（第１図（ｃ））。この時素子形成領域はポリシリコン膜５で覆われているためエツチングされない。次にＰチャネルストッパー１１を形成するために、ＮＭＯＳ領域を覆うようにレジスト９をパターンニングし、不純物イオン（ここではリン）１０を注入する（第１図（ｄ））。この時不純物イオンは、ＰＭＯＳ領域のしかも、溝の底面にしか入らない。次に上記レジスト９を除去した後、上記ＣＶＤ−ＳｉＯ２２００を溝側壁が露出しないように３００ｎｍの異方性エツチングをする。このエツチングにより第１図（ｃ）での３００ｎｍのエツチングと合わせて６００ｎｍのエツチングをしたことになる。これにより溝側壁上部の基板ｌが露出される。」（第２頁右下欄第１６行ないし第３頁右上欄第１１行）
　
　３−２．対比
　補正後の請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比する。
（ａ）刊行物発明の「エッチング」、「凹部」、「マスク」は、それぞれ、補正発明の「触刻」、「トレンチ」、「触刻マスク」に相当する。
（ｂ）補正発明の「フィールド領域」が、半導体基板の素子分離膜を形成する領域であることは明らかであって、また、刊行物発明の「凹部」も、半導体基板の素子を分離するための埋め込み材を形成する領域に形成されることは明らかであるから、刊行物発明の「半導体基板にエッチングにより凹部を形成する工程」は、補正発明の「半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」に相当する。
（ｃ）刊行物発明の「バイアスＥＣＲ−ＣＶＤ」及び「埋め込み材」は、それぞれ、補正発明の「プラズマＣＶＤ」及び「第４絶縁膜」に相当し、刊行物発明の「エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤ」は、補正発明の「蒸着と蝕刻が同時に行われるプラズマＣＶＤ法」に相当するから、刊行物発明の「前記凹部に前記埋め込み材を、エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部」を形成する「工程」は、補正発明の「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら」「突出部を持つ第４絶縁膜を形成する段階」に相当する。
（ｄ）刊行物発明の「埋め込み材」は、「シリコン酸化膜」であるから、刊行物発明の「前記凹部の埋め込み材上、及び前記凸部上に形成されて凸状部となった埋め込み材上にマスク層を形成する工程」は、補正発明の「前記第４絶縁膜上にマスク層を形成する段階」に相当する。
（ｅ）補正発明の「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」において、「前記第２絶縁膜パターン」の上の「第４絶縁膜」がエッチングされること、及び、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程」及び続いて行われる「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去」する「工程」により、除去されるマスク層の下の「埋め込み材」の一部がエッチング除去され、「ストッパ膜の表面」が露出されることは明らかであるから、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程」及び「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去して」、「膜の表面を露出させる工程」は、補正発明の「前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階」及び「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して」「膜」を「露出させる第４絶縁膜パターンを形成する段階」に相当する。
（ｆ）刊行物発明の「前記マスク層をエッチングで除去する工程」は、補正発明の「前記マスクパターンを除去する段階」に相当する。
（ｇ）刊行物発明の「トレンチ素子分離構造」が「半導体装置」の一部であることは明らかであるから、刊行物発明の「トレンチ素子分離構造の形成方法」は、補正発明の「半導体装置の素子分離方法。」に相当する。
　
　したがって、補正発明と刊行物発明とは、
「半導体基板を蝕刻してフィールド領域にトレンチを形成する段階と、
　前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら突出部を持つ第４絶縁膜を形成する段階と、
　前記第４絶縁膜上にマスク層を形成する段階と、
　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、
　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して膜を露出させる第４絶縁膜パターンを形成する段階と、
　前記マスクパターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　補正発明は、「半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階」を備えるのに対して、
　刊行物発明は、上記工程を備えていない点。
　相違点２
　補正発明は、「前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」を備えるのに対して、
　刊行物発明は、「半導体基板にエッチングにより凹部を形成する工程」を備える点。
　相違点３
　補正発明は、「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上にのみ突出部を持つ第４絶縁膜を形成する段階」を備えるのに対して、
　刊行物発明は、「前記凹部に前記埋め込み材を、エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部」を形成する工程を備える点。
　相違点４
　補正発明は、「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」を備えるのに対して、
　刊行物発明は、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去して、前記ストッパ膜の表面を露出させる工程」を備えており、刊行物発明においては、エッチングにより露出されるのが、「ストッパ層の表面」であって、補正発明の「前記第２絶縁膜パターン」ではない点。
　相違点５
　補正発明は、「前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、　前記第１絶縁膜パターンを除去する段階」を備えているのに対して、
　刊行物発明は、上記段階を備えていない点。
　相違点６
　刊行物発明は、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成する工程」と、「前記埋め込み材により形成された凸状部と凹状部とが前記ストッパ層により分離される構成とする工程」を備えるのに対して、
　補正発明は、上記工程を備えていない点。　
　
　３−３．相違点についての検討
　以下において、各相違点について検討する。
　相違点１及び相違点２について　
　ア　刊行物２の、図１（Ａ）、（Ｂ）及び【００２３】段落ないし【００２５】段落には、Ｓｉ基板１１上に、パッド酸化膜１１ａ、ポリシリコン層１２及びＳｉＯ２層１３を順次堆積し、ＳｉＯ２層１３をパターニングし、ＳｉＯ２層パターンをマスクとして、ポリシリコン層１２をパターニングし、その後、ＳｉＯ２層パターンをマスクとしてＳｉ基板１１をエッチングして溝１１Ａ、１１Ｂ、１１Ｃを形成することが記載されている。
　イ　刊行物３の第１図（ａ）、（ｂ）及び第２頁右下欄第１６行ないし第３頁右上欄第１１行には、Ｐ型半導体基板２表面に熱酸化膜４を形成し、その上にポリシリコン膜５を堆積し、その上にＰＳＧ（リンガラス）６を堆積し、ＰＳＧ（リンガラス）６上に形成したレジスト７をパターニングし、パターニングしたレジスト７をマスクとして、熱酸化膜４、ポリシリコン膜５及びＰＳＧ（リンガラス）６からなる多層膜を異方性エッチングし、分離溝１００Ａ、１００Ｂ、１００Ｃを形成することが記載されている。
　ウ　刊行物２の【００２４】段落に「前記ポリシリコン層１２上にＳｉＯ２層１３を約１００ｎｍの厚さに堆積し、これをパターニングしてポリシリコン層１２表面のうち、基板１１中に形成される素子分離構造に対応する領域を露出させる。」と記載されているが、「これをパターニングして」の「これ」が「ＳｉＯ２層１３」であり、「ＳｉＯ２層１３」をパターニングするためには、レジスト等のマスクが必要であることは明らかである。
　したがって、上記ア及びイで検討したとおり、例えば、刊行物２及び３に記載されるように、半導体基板上に、シリコン酸化膜（刊行物２の「パッド酸化膜１１ａ」、刊行物３の「熱酸化膜４」）、ポリシリコン膜（刊行物２の「ポリシリコン層１２」、刊行物３の「ポリシリコン膜５」）、二酸化シリコン膜（刊行物２の「ＳｉＯ２層１３」、刊行物３の「ＰＳＧ（リンガラス）６」）及びレジストを順次堆積し、レジストをマスクにして、二酸化シリコン膜、ポリシリコン膜及びシリコン酸化膜をパターニングして、パターニングしたレジスト、二酸化シリコン膜、ポリシリコン膜及びシリコン酸化膜をマスクとして、半導体基板をエッチングして溝（刊行物２の「溝１１Ａ、１１Ｂ、１１Ｃ」、刊行物３の「分離溝１００Ａ、１００Ｂ、１００Ｃ」）を形成することは、半導体技術の分野において従来周知である。　
　エ　ここで、本願明細書の図２，図３及び「【００１１】図２は、第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａを形成する段階を表す。図２を参照すれば、前記第３絶縁膜１０８上に写真工程を利用してフォトレジスト(photoresist)パターン１１０を形成した後、これをマスク(mask)として前記第３絶縁膜１０８、第２絶縁膜１０６、第１絶縁膜１０４及びパッド酸化膜１０２を順に蝕刻した後に、フィールド領域となる半導体基板が露出される様に第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａを形成する。続いて、前記マスクとして使用されたフォトレジストパターン１１０を除去する。　【００１２】図３は、トレンチ１１２を形成する段階を表す。図３を参照すれば、前記第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａをマスクパターンとして前記半導体基板１００を蝕刻してトレンチ１１２を形成する。この時、前記マスクパターンを構成する膜のうち、第３絶縁膜パターン１０８ａは、トレンチ１１２を形成する時、消耗されてなくなる。」の記載から、第３絶縁膜パターンは、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａとともに、半導体基板にトレンチを形成するためのマスクとして用いられ、また、第３絶縁膜は、「例えばポリマー膜、プラズマＴＥＯＳ膜、酸化膜及びそれらの組み合せ中から選択された膜」（【００１０】段落）であるから、第３絶縁膜が「ポリマー膜」であれば、フォトレジストパターン１１０と同様な材料であり、また、ポリマー膜からなる第３絶縁膜は仮に形成しなくとも、フォトレジストを除去する工程を実施する段階を適宜変更することにより、トレンチ形成後の工程（段階）に何ら影響せず、素子分離のための構造を形成することができることは明らかである。
　したがって、第３絶縁膜とフォトレジストとの２層を用いるか、レジストそのものを「第３絶縁膜」と兼用するかは、当業者が必要に応じて適宜選択できる程度の事項にすぎない。
　オ　上記ウ及びエから、「レジスト」そのものを「第３絶縁膜」と兼用した場合に、上記ウのポリシリコン膜、二酸化シリコン膜及びレジストはそれぞれ、補正発明の、第１絶縁膜、第２絶縁膜及び第３絶縁膜に相当することは明らかであり、刊行物発明の「半導体基板にエッチングにより凹部を形成する工程」として、上記アないしウで検討した、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術、言い換えると、半導体基板上に、ポリシリコン膜、二酸化シリコン膜及びレジストを順次堆積し、レジスト、二酸化シリコン膜及びポリシリコン膜を順次パターニングして、パターニングしたポリシリコン膜、二酸化シリコン膜及びレジストをマスクとして、半導体基板をエッチングして溝を形成する技術を用いることにより、刊行物発明が、補正発明の如く、「半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階」及び「前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」を備えたものとすることは、当業者が容易になし得たものである。
　
　相違点６及び相違点４について
　ア　刊行物１の図７及び「これに引続き、５％の希弗酸溶液で１０分間ＣＶＤシリコン酸化膜をエッチングすると、下層に堆積したシリコン窒化膜の表面が露出される。この際マスク層７であるシリコン窒化膜が残されている領域ではエッチングが進行しないので、凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去される（図７）。」（【００５３】段落）の記載を参照すると、シリコン窒化膜のストッパ層８２が「凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去」される際のストッパ（エッチング停止層）となっていることは明らかである。
　イ　補正発明の「前記第４絶縁膜上にマスク層を形成する段階と、　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」において、「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する」際には、「マスクパターン」と蝕刻の速度が異なる「第４絶縁膜」の一部を除去していることは明らかである。
　ウ　上記「相違点１及び相違点２について」において検討したとおり、刊行物発明に、「相違点１及び相違点２について」の上記アないしウで検討したとおりの、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いることにより、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程と、　前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去して、前記ストッパ膜を露出させる工程」でのエッチング対象である「埋め込み材」（刊行物１の「ＣＶＤシリコン酸化膜」（【００４７】段落））とはエッチングの速度の異なる層が、「相違点１及び相違点２について」の上記ウで検討した半導体基板へのエッチングによる溝形成技術に用いる、エッチングの際のマスクとなる、ポリシリコン膜、二酸化シリコン膜及びレジストの内の、ポリシリコン層として自然と備えられたものとなることは明らかである。
　エ　上記ウで検討したとおり、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明が、既に、上記「埋め込み材」（刊行物１の「ＣＶＤシリコン酸化膜」（【００４７】段落））とエッチング速度が異なる膜（ポリシリコン膜）を備えたものとなるのであれば、マスク層をエッチングする際のマスクとして「埋め込み材」をエッチング除去する際に、ことさら、刊行物発明が元来備えているシリコン窒化膜のストッパ層８２を備える必要がないことは当業者にとって明らかであるから、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明において、「ストッパ層」を備えないもの、言い換えると、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成」する工程を備えないものとすることは、当業者が適宜なし得たことである。
　結果として、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明は、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成する工程」と、「前記埋め込み材により形成された凸状部と凹状部とが前記ストッパ層により分離される構成とする工程」とを備えないものとなることは明らかである。
　オ　さらに、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明において、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去」する「工程」を実施する際に、「ストッパ層８２」を備えない構成であれば、「凸状部」上に備える、「ポリシリコン膜」（補正発明の「第１絶縁膜」に相当）及び「二酸化シリコン膜」（補正発明の「第２絶縁膜」に相当）の内少なくとも二酸化シリコン膜が、埋め込み材を除去したときに露出することは明らかである。
　したがって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用い、その代わりにもはや必ずしも必要ではなくなった「ストッパ層８２」を備えないものとした刊行物発明は、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去し」た際に、まず最初に、露出される膜は「二酸化シリコン膜」となるから、結局、上記刊行物発明は、積層したパターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用い、その代わりにもはや必ずしも必要ではなくなった「ストッパ層８２」を備えないものとすることにより、補正発明の如く、「前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」との構成を自然と備えたものとなることは明らかである。
　　
　相違点５について
　ア　刊行物発明の「前記マスク層をエッチングで除去する工程」は、刊行物１の図７のマスク層７を除去する工程であるが、刊行物１の図８及び「最後に１５０℃に加熱したリン酸溶液中で９０分間処理し、マスク層７としたシリコン窒化膜をエッチングすると、埋め込み材４がトレンチに残ったトレンチ素子分離が完成する（図８）。」（【００５４】段落）の記載から、トレンチ素子分離が完成した状態においては、ストッパ層８２も除去されていることは明らかである。
　イ　積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術の「ポリシリコン膜」及び刊行物発明の「埋め込み材」は、それぞれ、補正発明の「第１絶縁膜」及び「第４絶縁膜」に相当することは明らかであること、上記ア及び「相違点６及び相違点４について」のアないしウから、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明は、結果として、補正発明の如く「前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、　前記第１絶縁膜パターンを除去する段階」を備えたものとなることは明らかである。
　
　相違点３について
　ア　補正発明のように「プラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上にのみ突出部を持つ第４絶縁膜を形成する段階」を備えた「半導体装置の素子分離方法」を用いて素子分離の構造を備えたものにおいては、本願の図１０のように第４絶縁膜を埋め込んだ「トレンチ」即ち「素子分離膜１１８」と「活性領域」（素子分離膜の間の領域）との間に、パッド酸化膜１０２の厚さ（１００Å）と第１絶縁膜１０４の厚さ（２０００Å）との合計の厚さにほぼ相当する厚さ（２０００Å程度）の段差が残るから、本願明細書の【００２０】段落の「本発明による半導体装置の素子分離方法は、蒸着と触刻が同時に進行されるプラズマＣＶＤ法を利用して、トレンチ領域に絶縁膜を効果的に埋立して素子分離する。　従って、素子分離特性を向上されることができ、局部的な平坦不良を改善して全体的（global）な平坦化を果たすことができる。」との記載と整合する作用効果が得られるものとは認められず、「素子分離膜１１８」（トレンチ）と活性領域とを平坦化するためには、約２０００Åの高さの「素子分離膜１１８」を除去することが必要であることは明らかである。
　イ　一方、刊行物１の図８の埋め込み材４に残る突出部はストッパ層８２の厚さと同程度であることは、刊行物１の図７でのストッパ層８２が埋め込み材４に埋め込まれた状態、図８の埋め込み材４の突出部の高さを参照すれば明らかである。
　したがって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明においても、バイアスＥＣＲ−ＣＶＤにより埋め込み材を絶縁層の積層の高さ（刊行物１の図５の埋め込み材４の埋め込み高さ）と同程度まで凹部を埋め込んだとすると、刊行物１の図８の突出部の高さ（埋め込み材４の突出部）は、刊行物２の約１５０ｎｍのポリシリコン層１２（補正発明の「第１絶縁膜」に相当）と、約１００ｎｍのＳｉＯ２膜１３（補正発明の「第２絶縁膜」に相当）との合計約２５０ｎｍであるものの、突出部が存在している部分の面積はきわめて限られているから、突出部を除去して更に平坦化するために、除去すべき埋め込み材の体積としてはそれほど多くないことは明らかである。　
　ウ　上記ア及びイから、補正発明においては、第１絶縁膜及び第２絶縁膜を除去した後の半導体基板の表面状態は、活性領域に比較して、２０００Å程度も高く、表面が平坦な素子分離膜１１８が素子分離領域全体にわたって存在しているのに対して、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明においては、マスク層及びポリシリコン膜（補正発明の第１絶縁膜に相当）及びシリコン酸化膜（補正発明の第２絶縁膜に相当）を除去した後の半導体基板の表面状態は、凹部に埋め込まれた埋め込み材の、半導体基板の凸部の近傍に、約２５０ｎｍの三角状の突出部として部分的に残っているのみであって、それを除去するための追加の処理負担が小さいことは明らかである。　
　これに対して、補正発明の「半導体装置の素子分離方法」を実施した後に、表面を更に平坦化するために必要とされる追加の処理負担は、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の「素子分離構造の形成方法」を実施した後に、更に平坦化するために必要とされる追加処理と比較して、かなり大きなものであることは、当業者に明らかである。
　エ　したがって、補正発明のトレンチをプラズマＣＶＤで埋める際に、半導体基板の表面の高さ又は半導体基板上に形成した絶縁膜の高さ、又は、その中間レベルのどの高さまでプラズマＣＶＤによりシリコン酸化膜を形成するかは、補正発明の「方法」を実施した後に必要とされる、表面を最終的に平坦化するための追加の処理負担をも考慮しつつ、当業者が適宜設定し得たものであり、それは、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の「凹部」をバイアスＥＣＲ−ＣＶＤで埋める際においても同様である。
　オ　よって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の「素子分離構造の形成方法」を実施した後に表面を更に平坦化するために必要とされる追加の処理負担が大きいことをいとわなければ、「前記凹部に前記埋め込み材をエッチングと堆積が同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部」を形成する工程において、「凹部」上の「埋め込み材」の高さを調節することにより、補正発明の如く、「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上にのみ突出部を持つ第４絶縁膜を形成する段階」との構成を備えたものとなすことは、当業者が適宜なし得たものである。
　
　３−４　独立特許要件についてのむすび
　したがって、補正発明は、刊行物１ないし３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。 
　 
　４．むすび 
　よって、請求項１についての補正を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するが、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　 
第３　本願発明　 
　平成１８年６月８日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし８に係る発明は、平成１７年１月１８日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし８に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、請求項１に記載されている事項により特定される以下のとおりのものである。　 
　
　「【請求項１】　半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階と、
　前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階と、
　前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第４絶縁膜を形成する段階と、
　前記第４絶縁膜上にマスク層を形成する段階と、
　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、
　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階と、
　前記マスクパターンを除去する段階と、
　前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、
　前記第１絶縁膜パターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。」 
　
第４　刊行物記載発明
　刊行物１ないし３に記載された事項及び刊行物１に記載された発明は、上記「第２　３−１．」に記載されたとおりである。
　
第５　対比
　本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「エッチング」、「凹部」、「マスク」は、それぞれ、本願発明の「触刻」、「トレンチ」、「触刻マスク」に相当する。
（ｂ）本願発明の「フィールド領域」が、半導体基板の素子分離膜を形成する領域であることは明らかであって、また、刊行物発明の「凹部」も、半導体基板の素子を分離するための埋め込み材を形成する領域に形成されることは明らかであるから、刊行物発明の「半導体基板にエッチングにより凹部を形成する工程」は、本願発明の「半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」に相当する。
（ｃ）刊行物発明の「バイアスＥＣＲ−ＣＶＤ」及び「埋め込み材」は、それぞれ、本願発明の「プラズマＣＶＤ」及び「第４絶縁膜」に相当し、刊行物発明の「エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤ」は、本願発明の「蒸着と蝕刻が同時に行われるプラズマＣＶＤ法」に相当するから、刊行物発明の「前記凹部に前記埋め込み材を、エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより、埋め込み、前記埋め込み材により形成された凸状部」を形成する「工程」は、本願発明の「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら」「突出部を持つ第４絶縁膜を形成する段階」に相当する。
（ｄ）刊行物発明の「埋め込み材」は、「シリコン酸化膜」であるから、刊行物発明の「前記凹部の埋め込み材上、及び前記凸部上に形成されて凸状部となった埋め込み材上にマスク層を形成する工程」は、本願発明の「前記第４絶縁膜上にマスク層を形成する段階」に相当する。
（ｅ）本願発明の「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」において、「前記第２絶縁膜パターン」の上の「第４絶縁膜」がエッチングされること、及び、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程」及び続いて行われる「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去」する「工程」により、除去されるマスク層の下の「埋め込み材」の一部がエッチング除去され、「ストッパ膜の表面」が露出されることは明らかであるから、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程」及び「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去して」、「膜の表面を露出させる工程」は、本願発明の「前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階」及び「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して」「膜」を「露出させる第４絶縁膜パターンを形成する段階」に相当する。
（ｆ）刊行物発明の「前記マスク層をエッチングで除去する工程」は、本願発明の「前記マスクパターンを除去する段階」に相当する。
（ｇ）刊行物発明の「トレンチ素子分離構造」が「半導体装置」の一部であることは明らかであるから、刊行物発明の「トレンチ素子分離構造の形成方法」は、本願発明の「半導体装置の素子分離方法。」に相当する。
　
　したがって、本願発明と刊行物発明とは、
「半導体基板を蝕刻してフィールド領域にトレンチを形成する段階と、
　前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら突出部を持つ第４絶縁膜を形成する段階と、
　前記第４絶縁膜上にマスク層を形成する段階と、
　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、
　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して膜を露出させる第４絶縁膜パターンを形成する段階と、
　前記マスクパターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階」を備えるのに対して、
　刊行物発明は、上記工程を備えていない点。
　相違点２
　本願発明は、「前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」を備えるのに対して、
　刊行物発明は、「半導体基板にエッチングにより凹部を形成する工程」を備える点。
　相違点３
　本願発明は、「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第４絶縁膜を形成する段階」を備えるのに対して、
　刊行物発明は、「前記凹部に前記埋め込み材を、エッチングと堆積とが同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部」を形成する工程を備える点。
　相違点４
　本願発明は、「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」を備えるのに対して、
　刊行物発明は、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去して、前記ストッパ膜の表面を露出させる工程」を備えており、刊行物発明においては、エッチングにより露出されるのが、「ストッパ層の表面」であって、本願発明の「前記第２絶縁膜パターン」ではない点。
　相違点５
　本願発明は、「前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、　前記第１絶縁膜パターンを除去する段階」を備えているのに対して、
　刊行物発明は、上記段階を備えていない点。
　相違点６
　刊行物発明は、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成する工程」と、「前記埋め込み材により形成された凸状部と凹状部とが前記ストッパ層により分離される構成とする工程」を備えるのに対して、
　本願発明は、上記工程を備えていない点。
　
第６　当審の判断
　各相違点について、以下において検討する。
　相違点１及び相違点２について　
　ア　刊行物２の、図１（Ａ）、（Ｂ）及び【００２３】段落ないし【００２５】段落には、Ｓｉ基板１１上に、パッド酸化膜１１ａ、ポリシリコン層１２及びＳｉＯ２層１３を順次堆積し、ＳｉＯ２層１３をパターニングし、ＳｉＯ２層パターンをマスクとして、ポリシリコン層１２をパターニングし、その後、ＳｉＯ２層パターンをマスクとしてＳｉ基板１１をエッチングして溝１１Ａ、１１Ｂ、１１Ｃを形成することが記載されている。
　イ　刊行物３の第１図（ａ）、（ｂ）及び第２頁右下欄第１６行ないし第３頁右上欄第１１行には、Ｐ型半導体基板２表面に熱酸化膜４を形成し、その上にポリシリコン膜５を堆積し、その上にＰＳＧ（リンガラス）６を堆積し、ＰＳＧ（リンガラス）６上に形成したレジスト７をパターニングし、パターニングしたレジスト７をマスクとして、熱酸化膜４、ポリシリコン膜５及びＰＳＧ（リンガラス）６からなる多層膜を異方性エッチングし、分離溝１００Ａ、１００Ｂ、１００Ｃを形成することが記載されている。
　ウ　刊行物２の【００２４】段落に「前記ポリシリコン層１２上にＳｉＯ２層１３を約１００ｎｍの厚さに堆積し、これをパターニングしてポリシリコン層１２表面のうち、基板１１中に形成される素子分離構造に対応する領域を露出させる。」と記載されているが、「これをパターニングして」の「これ」が「ＳｉＯ２層１３」であり、「ＳｉＯ２層１３」をパターニングするためには、レジスト等のマスクが必要であることは明らかである。
　したがって、上記ア及びイで検討したとおり、例えば、刊行物２及び３に記載されるように、半導体基板上に、シリコン酸化膜（刊行物２の「パッド酸化膜１１ａ」、刊行物３の「熱酸化膜４」）、ポリシリコン膜（刊行物２の「ポリシリコン層１２」、刊行物３の「ポリシリコン膜５」）、二酸化シリコン膜（刊行物２の「ＳｉＯ２層１３」、刊行物３の「ＰＳＧ（リンガラス）６」）及びレジストを順次堆積し、レジストをマスクにして、二酸化シリコン膜、ポリシリコン膜及びシリコン酸化膜をパターニングして、パターニングしたレジスト、二酸化シリコン膜、ポリシリコン膜及びシリコン酸化膜をマスクとして、半導体基板をエッチングして溝（刊行物２の「溝１１Ａ、１１Ｂ、１１Ｃ」、刊行物３の「分離溝１００Ａ、１００Ｂ、１００Ｃ」）を形成することは、半導体技術の分野において従来周知である。　
　エ　ここで、本願明細書の図２，図３及び「【００１１】図２は、第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａを形成する段階を表す。図２を参照すれば、前記第３絶縁膜１０８上に写真工程を利用してフォトレジスト(photoresist)パターン１１０を形成した後、これをマスク(mask)として前記第３絶縁膜１０８、第２絶縁膜１０６、第１絶縁膜１０４及びパッド酸化膜１０２を順に蝕刻した後に、フィールド領域となる半導体基板が露出される様に第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａを形成する。続いて、前記マスクとして使用されたフォトレジストパターン１１０を除去する。　【００１２】図３は、トレンチ１１２を形成する段階を表す。図３を参照すれば、前記第３絶縁膜パターン１０８ａ、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａをマスクパターンとして前記半導体基板１００を蝕刻してトレンチ１１２を形成する。この時、前記マスクパターンを構成する膜のうち、第３絶縁膜パターン１０８ａは、トレンチ１１２を形成する時、消耗されてなくなる。」の記載から、第３絶縁膜パターンは、第２絶縁膜パターン１０６ａ、第１絶縁膜パターン１０４ａ及びパッド酸化膜パターン１０２ａとともに、半導体基板にトレンチを形成するためのマスクとして用いられ、また、第３絶縁膜は、「例えばポリマー膜、プラズマＴＥＯＳ膜、酸化膜及びそれらの組み合せ中から選択された膜」（【００１０】段落）であるから、第３絶縁膜が「ポリマー膜」であれば、フォトレジストパターン１１０と同様な材料であり、また、ポリマー膜からなる第３絶縁膜は仮に形成しなくとも、フォトレジストを除去する工程を実施する段階を適宜変更することにより、トレンチ形成後の工程（段階）に何ら影響せず、素子分離のための構造を形成することができることは明らかである。
　したがって、第３絶縁膜とフォトレジストとの２層を用いるか、レジストそのものを「第３絶縁膜」と兼用するかは、当業者が必要に応じて適宜選択できる程度の事項にすぎない。
　オ　上記ウ及びエから、「レジスト」そのものを「第３絶縁膜」と兼用した場合に、上記ウのポリシリコン膜、二酸化シリコン膜及びレジストはそれぞれ、本願発明の、第１絶縁膜、第２絶縁膜及び第３絶縁膜に相当することは明らかであり、刊行物発明の「半導体基板にエッチングにより凹部を形成する工程」として、上記アないしウで検討した、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術、言い換えると、半導体基板上に、ポリシリコン膜、二酸化シリコン膜及びレジストを順次堆積し、レジスト、二酸化シリコン膜及びポリシリコン膜を順次パターニングして、パターニングしたポリシリコン膜、二酸化シリコン膜及びレジストをマスクとして、半導体基板をエッチングして溝を形成する技術を用いることにより、刊行物発明が、本願発明の如く、「半導体基板上に第１絶縁膜、第２絶縁膜及び第３絶縁膜を順次的に形成する段階と、　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜をパターニングして前記半導体基板のフィールド領域を露出させる第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを形成する段階」及び「前記第１絶縁膜パターン、第２絶縁膜パターン及び第３絶縁膜パターンを蝕刻マスクとして前記半導体基板を蝕刻して前記フィールド領域にトレンチを形成する段階」を備えたものとすることは、当業者が容易になし得たものである。
　
　相違点６及び相違点４について
　ア　刊行物１の図７及び「これに引続き、５％の希弗酸溶液で１０分間ＣＶＤシリコン酸化膜をエッチングすると、下層に堆積したシリコン窒化膜の表面が露出される。この際マスク層７であるシリコン窒化膜が残されている領域ではエッチングが進行しないので、凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去される（図７）。」（【００５３】段落）の記載を参照すると、シリコン窒化膜のストッパ層８２が「凸状部５１，５２をなすＣＶＤ−ＳｉＯ２層のみが選択的に除去」される際のストッパ（エッチング停止層）となっていることは明らかである。
　イ　本願発明の「前記第４絶縁膜上にマスク層を形成する段階と、　前記突出部に形成された前記マスク層及び第４絶縁膜の一部を蝕刻して活性領域上の前記第４絶縁膜を露出させるマスクパターンを形成する段階と、　前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」において、「前記マスクパターンを蝕刻マスクとして前記露出された第４絶縁膜を蝕刻して前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する」際には、「マスクパターン」と蝕刻の速度が異なる「第４絶縁膜」の一部を除去していることは明らかである。
　ウ　上記「相違点１及び相違点２について」において検討したとおり、刊行物発明に、「相違点１及び相違点２について」の上記アないしウで検討したとおりの、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いることにより、刊行物発明の「前記マスク層の頭頂部を研磨することにより前記凸状部の頂部におけるマスク層を除去する工程と、　前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材料をエッチング除去して、前記ストッパ膜を露出させる工程」でのエッチング対象である「埋め込み材」（刊行物１の「ＣＶＤシリコン酸化膜」（【００４７】段落））とはエッチングの速度の異なる層が、「相違点１及び相違点２について」の上記ウで検討した半導体基板へのエッチングによる溝形成技術に用いる、エッチングの際のマスクとなる、ポリシリコン膜、二酸化シリコン膜及びレジストの内の、ポリシリコン層として自然と備えられたものとなることは明らかである。
　エ　上記ウで検討したとおり、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明が、既に、上記「埋め込み材」（刊行物１の「ＣＶＤシリコン酸化膜」（【００４７】段落））とエッチング速度が異なる膜（ポリシリコン膜）を備えたものとなるのであれば、マスク層をエッチングする際のマスクとして「埋め込み材」をエッチング除去する際に、ことさら、刊行物発明が元来備えているシリコン窒化膜のストッパ層８２を備える必要がないことは当業者にとって明らかであるから、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明において、「ストッパ層」を備えないもの、言い換えると、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成」する工程を備えないものとすることは、当業者が適宜なし得たことである。
　結果として、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明は、「前記凹部にシリコン酸化膜の埋め込み材を埋め込む工程に先立ち、凸部上にシリコン窒化膜のストッパ層を形成する工程」と、「前記埋め込み材により形成された凸状部と凹状部とが前記ストッパ層により分離される構成とする工程」とを備えないものとなることは明らかである。
　オ　さらに、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明において、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去」する「工程」を実施する際に、「ストッパ層８２」を備えない構成であれば、「凸状部」上に備える、「ポリシリコン膜」（本願発明の「第１絶縁膜」に相当）及び「二酸化シリコン膜」（本願発明の「第２絶縁膜」に相当）の内少なくとも二酸化シリコン膜が、埋め込み材を除去したときに露出することは明らかである。
　したがって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用い、その代わりにもはや必ずしも必要ではなくなった「ストッパ層８２」を備えないものとした刊行物発明は、「前記マスク層の除去部分からエッチングを進行させることにより、少なくとも前記凸状部をなす埋め込み材をエッチング除去し」た際に、まず最初に、露出される膜は「二酸化シリコン膜」となるから、結局、上記刊行物発明は、積層したパターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用い、その代わりにもはや必ずしも必要ではなくなった「ストッパ層８２」を備えないものとすることにより、本願発明の如く、「前記第２絶縁膜パターンを露出させる第４絶縁膜パターンを形成する段階」との構成を自然と備えたものとなることは明らかである。
　　
　相違点５について
　ア　刊行物発明の「前記マスク層をエッチングで除去する工程」は、刊行物１の図７のマスク層７を除去する工程であるが、刊行物１の図８及び「最後に１５０℃に加熱したリン酸溶液中で９０分間処理し、マスク層７としたシリコン窒化膜をエッチングすると、埋め込み材４がトレンチに残ったトレンチ素子分離が完成する（図８）。」（【００５４】段落）の記載から、トレンチ素子分離が完成した状態においては、ストッパ層８２も除去されていることは明らかである。
　イ　積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術の「ポリシリコン膜」及び刊行物発明の「埋め込み材」は、それぞれ、本願発明の「第１絶縁膜」及び「第４絶縁膜」に相当することは明らかであること、上記ア及び「相違点６及び相違点４について」のアないしウから、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明は、結果として、本願発明の如く「前記第４絶縁膜パターンを前記第１絶縁膜パターンが露出される時まで蝕刻する段階と、　前記第１絶縁膜パターンを除去する段階」を備えたものとなることは明らかである。
　
　相違点３について
　ア　本願発明のように「プラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第４絶縁膜を形成する段階」を備えた「半導体装置の素子分離方法」を用いて素子分離の構造を備えたものにおいては、本願の図１０のように第４絶縁膜を埋め込んだ「トレンチ」即ち「素子分離膜１１８」と「活性領域」（素子分離膜の間の領域）との間に、パッド酸化膜１０２の厚さ（１００Å）と第１絶縁膜１０４の厚さ（２０００Å）との合計の厚さにほぼ相当する厚さ（２０００Å程度）の段差が残るから、本願明細書の【００２０】段落の「本発明による半導体装置の素子分離方法は、蒸着と触刻が同時に進行されるプラズマＣＶＤ法を利用して、トレンチ領域に絶縁膜を効果的に埋立して素子分離する。　従って、素子分離特性を向上されることができ、局部的な平坦不良を改善して全体的（global）な平坦化を果たすことができる。」との記載と整合する作用効果が得られるものとは認められず、「素子分離膜１１８」（トレンチ）と活性領域とを平坦化するためには、約２０００Åの高さの「素子分離膜１１８」を除去することが必要であることは明らかである。
　イ　一方、刊行物１の図８の埋め込み材４に残る突出部はストッパ層８２の厚さと同程度であることは、刊行物１の図７でのストッパ層８２が埋め込み材４に埋め込まれた状態、図８の埋め込み材４の突出部の高さを参照すれば明らかである。
　したがって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明においても、バイアスＥＣＲ−ＣＶＤにより埋め込み材を絶縁層の積層の高さ（刊行物１の図５の埋め込み材４の埋め込み高さ）と同程度まで凹部を埋め込んだとすると、刊行物１の図８の突出部の高さ（埋め込み材４の突出部）は、刊行物２の約１５０ｎｍのポリシリコン層１２（本願発明の「第１絶縁膜」に相当）と、約１００ｎｍのＳｉＯ２膜１３（本願発明の「第２絶縁膜」に相当）との合計約２５０ｎｍであるものの、突出部が存在している部分の面積はきわめて限られているから、突出部を除去して更に平坦化するために、除去すべき埋め込み材の体積としてはそれほど多くないことは明らかである。　
　ウ　上記ア及びイから、本願発明においては、第１絶縁膜及び第２絶縁膜を除去した後の半導体基板の表面状態は、活性領域に比較して、２０００Å程度も高く、表面が平坦な素子分離膜１１８が素子分離領域全体にわたって存在しているのに対して、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明においては、マスク層及びポリシリコン膜（本願発明の第１絶縁膜に相当）及びシリコン酸化膜（本願発明の第２絶縁膜に相当）を除去した後の半導体基板の表面状態は、凹部に埋め込まれた埋め込み材の、半導体基板の凸部の近傍に、約２５０ｎｍの三角状の突出部として部分的に残っているのみであって、それを除去するための追加の処理負担が小さいことは明らかである。　
　これに対して、本願発明の「半導体装置の素子分離方法」を実施した後に、表面を更に平坦化するために必要とされる追加の処理負担は、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の「素子分離構造の形成方法」を実施した後に、更に平坦化するために必要とされる追加処理と比較して、かなり大きなものであることは、当業者に明らかである。
　エ　したがって、本願発明のトレンチをプラズマＣＶＤで埋める際に、半導体基板の表面の高さ又は半導体基板上に形成した絶縁膜の高さ、又は、その中間レベルのどの高さまでプラズマＣＶＤによりシリコン酸化膜を形成するかは、本願発明の「方法」を実施した後に必要とされる、表面を最終的に平坦化するための追加の処理負担をも考慮しつつ、当業者が適宜設定し得たものであり、それは、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の、「凹部」をバイアスＥＣＲ−ＣＶＤで埋める際においても同様である。
　オ　よって、積層した絶縁膜パターンをマスクとして半導体基板にエッチングにより溝を形成する従来周知の技術を用いた刊行物発明の「素子分離構造の形成方法」を実施した後に表面を更に平坦化するために必要とされる追加の処理負担が大きいことをいとわなければ、「前記凹部に前記埋め込み材をエッチングと堆積が同時進行的に行われるバイアスＥＣＲ−ＣＶＤにより埋め込み、前記埋め込み材により形成された凸状部」を形成する工程において、「凹部」上の「埋め込み材」の高さを調節することにより、本願発明の如く、「前記トレンチが形成された基板全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法によって前記トレンチを埋立しながら前記トレンチを除外した活性領域上に突出部を持つ第４絶縁膜を形成する段階」との構成を備えたものとなすことは、当業者が適宜なし得たものである。
　　　
　したがって、本願発明は、刊行物１ないし３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 
　
第７　むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。 
　よって、結論のとおり審決する。