【事件の表示】
　特願２００３−５０４６１７「通信システムの符号語シーケンスの再配列方法及び装置」拒絶査定不服審判事件〔平成１４年１２月１９日国際公開、ＷＯ０２／１０２００７、平成１６年　７月２２日国内公表、特表２００４−５２２３６０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１４年６月１０日（パリ条約による優先権主張２００１年６月９日，大韓民国）を国際出願日とする出願であって，平成１８年２月７日付けで拒絶査定がなされ，これに対し，同年５月１５日に拒絶査定に対する審判請求がなされ，同年６月１４日付けで手続補正がなされたものである。
　
第２　補正却下の決定
　［補正却下の決定の結論］
　　　平成１８年６月１４日付けの手続補正を却下する。
　［理由］
１．補正後の本願発明
　平成１８年６月１４日付けの手続補正により，特許請求の範囲の請求項８に係る発明は，
　「ターボ符号化器から出力されるビットの列を１６ＱＡＭ（１６-ary Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）変調のためのビットの列にマッピングするための方法において，
　前記ターボ符号化器からの前記ビットの列を第１区分と第２区分に分割し，前記第１区分は前記ビットのうち，重要度が相対的に高いビットを含み，前記第２区分は前記ビットのうち，重要度が相対的に低いビットを含む過程と，
　前記１６ＱＡＭ変調のためのビットの各々を示す４ビットの列のうち，信頼度の高いビット位置に前記第１区分に位置されたビットを配列し，前記４ビットの列のうち，信頼度の低いビット位置に前記第２区分に位置されたビットを配列する過程とを含み，
　前記ターボ符号化器からの前記ビットの列がＮ(Ｎは正の整数)ビットからなる場合，前記第１区分は１番目から{(１/２)×Ｎ}番目までのビットを含み，前記第２区分は{(１/２)×Ｎ＋１}番目からＮ番目までのビットを含むことを特徴とする前記方法。」
という発明（以下，「補正発明」という。）に補正された。
　
２．新規事項の有無，補正の目的要件について
　上記補正は，願書に最初に添付した明細書又は図面に記載した事項の範囲内でなされたものであるから，特許法第１７条の２第３項の規定に適合している。
　また，上記補正は，平成１７年９月１日付けの手続補正により補正された特許請求の範囲の請求項８に係る発明において，「符号化器」が「ターボ符号化器」であると限定するものである。
　したがって，上記補正は，特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
３．独立特許要件について
　上記補正は特許請求の範囲の減縮を目的とするものであるから，上記補正発明が，特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について，以下に検討する。
　
３．１　補正発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
３．２　引用発明
　原査定の拒絶の理由に引用された
Samsung Electronics Co.，Enhanced Symbol Mapping method for the modulation of Turbo-coded bits based on bit priority，3GPP TSG RAN WG1/WG2 Joint Meeting on HSDPA  12A010044，フランス，２００１年　４月　５日，ＵＲＬ，http://www.3gpp.org/ftp/tsg_ran/WG2_RL2/TSGR2_AHs/2001_04_WG1_HSDPA/12A010044.zip
（以下，「刊行物」という。）には，「Enhanced Symbol Mapping method for the modulation of Turbo-coded bits based on bit priority」（和訳：「ビット優先度に基づくターボ符号化ビット変調のための高度化されたシンボルマッピング方法」）として，図面とともに以下の事項イ〜ハが記載されている。
　
イ．「1. Introduction
　
This contribution proposes enhanced symbol mapping method for the modulation of Turbo-coded bits based on bit priority in HSDPA channel structure. The output of Turbo encoder consists of systematic (S) bits and parity (P) bits and it is well known that S bits have higher priority than P bits for the decoder performance. In HSDPA, high order modulations, e.g., 16QAM, 64QAM, are used, whose symbol consists of bits with different reliability. Then it is expected that the overall system performance would be improved if higher priority bits have higher reliability. Based on this idea, this contribution suggests an enhanced symbol mapping method, where S bits are mapped to high reliability bits and P bits to low reliability bits for modulation. The performance gain of the proposed method is evaluated by simulations for 16QAM and 64 QAM.」（１頁「1. Introduction」の項）
　
（和訳）
「１．序論
　
　本稿は，ＨＳＤＰＡチャネル構造におけるビット優先度に基づくターボ符号化ビット変調のための高度化されたシンボルマッピング方法を提案する。ターボ符号化器の出力はシステマティック（Ｓ）ビットおよびパリティー（Ｐ）ビットからなり，復号器のパフォーマンスのためにＳビットがＰビットより高い優先度を有することはよく知られている。ＨＳＤＰＡでは，高次の変調，例えば，１６ＱＡＭ，６４ＱＡＭが用いられ，その場合のシンボルは異なる信頼度を有するビットからなっている。すると，より高い優先度のビットがより高い信頼度を有していれば，全体的なシステムのパフォーマンスが改善されることが期待される。この考え方に基づいて，本稿は，変調の際にＳビットが高い信頼度のビットにマップされ，Ｐビットが低い信頼度のビットにマップされる，高度化されたシンボルマッピング方法を提案する。提案された方法のパフォーマンス利得は，１６ＱＡＭおよび６４ＱＡＭでのシミュレーションによって評価される。 」
　
ロ．「2. Current HSDPA channel structure
　
Figure 1 shows the current HSDPA channel structure [1].
　
The interleaver mixes the output S bits and P bits of turbo encoder randomly before the symbol mapping for modulation. Thus, S bits and/or P bits are assigned to symbols without considering their priorities.」（１〜２頁「2. Current HSDPA channel structure」の項）
　
（和訳）
「２．現行のＨＳＤＰＡチャネル構造
　
　図１は現行のＨＳＤＰＡチャネル構造を示す[1]。
　
　インターリーバーは，変調のためのシンボルマッピングの前に，ターボ符号化器の出力のＳビットとＰビットをランダムに混合する。こうして，Ｓビット及び／又はＰビットは優先度を考慮することなくシンボルに割り当てられる。」
　
ハ．「3. Proposed structure
　
Figure 2 shows the proposed structure where the original interleaver is replaced by two independent interleavers under the control of AMCS. The idea of separating S bits from P bits was proposed in [2] for HARQ combining but, in [2], no symbol includes S and P bits simultaneously, while a symbol for the proposed method includes S and P bits simultaneously according to the mapping rule.
P/S (Parallel to Serial) block maps the output of the interleavers to high (H) and low (L) priority parts as shown in figure 3 for 3.33ms TTI, where S and P bits are placed on H and L part respectively.
Every symbol includes S part and P part and the size of two parts could be different according to the coding rate. Figure 4 shows how to map the P/S output to a symbol. 」（２〜３頁「3. Proposed structure」の項）
　
（和訳）
「３．提案された構造
　
　図２は提案された構造を示し，元のインターリーバーがＡＭＣＳの制御下にある２つのインターリーバーで置き換えられている。ＳビットをＰビットから分離する考え方はＨＡＲＱ合成のための [2]で提案されているが，[2]では，ＳビットとＰビットを同時に含むシンボルは存在せず，一方，提案された方法ではシンボルはマッピング規則に従ってＳビットとＰビットを同時に含む。
　Ｐ／Ｓ（パラレル−シリアル）ブロックは，図３に示すように3.33ms伝送時間間隔にわたってインターリーバーの出力を高（Ｈ）と低（Ｌ）の優先度部分にマップする。ここで，ＳビットとＰビットはそれぞれＨ部分とＬ部分に配置される。
　どのシンボルもＳビットとＰビットを含んでおり，２つの部分のサイズは符号化率によって異なりうる。図４はＰ／Ｓ出力をシンボルにどのようにマップするかを示している。」
　
　Figure 4の左上に示されているＨ部分とＬ部分からなる４ビットのビット列は，Ｐ／Ｓの出力であるが，上記摘記事項ハによれば，これはFigure 2におけるターボ符号化器の出力のビット列を処理した結果として得られるビット列であるから，ターボ符号化器から出力されるビットの列であるということができ，これが，Figure 4の左側の図によれば１６ＱＡＭ変調のためのビットの列にマッピングされる（Symbol mapping）から，刊行物は，ターボ符号化器から出力されるビットの列を１６ＱＡＭ変調のためのビットの列にマッピングするための方法を開示しているといえる。
　そして，上記摘記事項ハにおける，「P/S (Parallel to Serial) block maps the output of the interleavers to high (H) and low (L) priority parts as shown in figure 3 for 3.33ms TTI, where S and P bits are placed on H and L part respectively.」（和訳：「Ｐ／Ｓ（パラレル−シリアル）ブロックは，図３に示すように3.33ms伝送時間間隔にわたってインターリーバーの出力を高（Ｈ）と低（Ｌ）の優先度部分にマップする。ここで，ＳビットとＰビットはそれぞれＨ部分とＬ部分に配置される。」）との記載を考慮すれば，Figure 4の左上に示されているＨ部分とＬ部分からなる４ビットのビット列の右半分は重要度が相対的に高いビットを含んでおり，これを「第１区分」と呼ぶことができる。同様に，左半分は重要度が相対的に低いビットを含んでおり，これを「第２区分」と呼ぶことができる。
　更に，上記摘記事項イの「S bits are mapped to high reliability bits and P bits to low reliability bits」（和訳：「Ｓビットが高い信頼度のビットにマップされ，Ｐビットが低い信頼度のビットにマップされる」）との記載も考慮すれば，Figure 4の左下に示されている４ビットのビット列は，上記第１区分が１６ＱＡＭ変調のためのビットの各々を示す４ビットの列のうちの信頼度の高いビット位置に配列され，上記第２区分が４ビットの列のうちの信頼度の低いビット位置に配列されることを意味していることが理解される。
　また，Figure 4の左上に示されている４ビットのビット列の第１区分は，右側から数えて１番目から２番目までのビットであり，第２区分は，同じく３番目から４番目までのビットであることも理解される。
　
　したがって，上記刊行物の記載及び図面並びにこの分野における技術常識を考慮すると，上記刊行物には，
　「ターボ符号化器から出力されるビットの列を１６ＱＡＭ変調のためのビットの列にマッピングするための方法において，
　前記ターボ符号化器からの前記ビットの列を第１区分と第２区分に分割し，前記第１区分は前記ビットのうち，重要度が相対的に高いビットを含み，前記第２区分は前記ビットのうち，重要度が相対的に低いビットを含む過程と，
　前記１６ＱＡＭ変調のためのビットの各々を示す４ビットの列のうち，信頼度の高いビット位置に前記第１区分に位置されたビットを配列し，前記４ビットの列のうち，信頼度の低いビット位置に前記第２区分に位置されたビットを配列する過程とを含み，
　前記ターボ符号化器からの前記ビットの列が４ビットからなる場合，前記第１区分は１番目から２番目までのビットを含み，前記第２区分は３番目から４番目までのビットを含む前記方法。」
の発明（以下，「引用発明」という。）が記載されているものと認められる。
　
３．３　対比・判断
　補正発明と引用発明とを対比すると，補正発明において「Ｎ」は４を含む数値であるところ，引用発明における「前記ターボ符号化器からの前記ビットの列が４ビットからなる場合，前記第１区分は１番目から２番目までのビットを含み，前記第２区分は３番目から４番目までのビットを含む」とは，補正発明においてＮ＝４とした場合である。
　よって，補正発明は引用発明と同一である。
　
　ここで，上記刊行物のFigure 4の左上に示されている４ビットのビット列の順番を，「３．２　引用発明」の項で検討したのとは逆に左側から数えるものとすれば，引用発明は「前記ターボ符号化器からの前記ビットの列が４ビットからなる場合，前記第１区分は３番目から４番目までのビットを含み，前記第２区分は１番目から２番目までのビットを含む」ものとなり，この点において，補正発明と引用発明との間に相違点が一応存在することとなる。
　しかし，信頼度の高いビット位置に前記第１区分に位置されたビットを配列し，信頼度の低いビット位置に前記第２区分に位置されたビットを配列する処理を行う前のビット列の順番は適宜決定すべきことにすぎず，補正発明の順番とすることはその一例として当業者が容易に想到しうるものである。
　
　したがって，補正発明は，引用発明と同一であるか，又は，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第１項第３号又は特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４．むすび
　以上のとおり，本件手続補正は，特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項の規定において準用する同法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
１．本願発明
　平成１８年６月１４日付けの手続補正は上記のとおり却下されたので，本願の請求項８に係る発明（以下，「本願発明」という。）は，平成１７年９月１日付けの手続補正により補正された明細書の記載からみて，その特許請求の範囲の請求項８に記載された以下のとおりのものである。
　「符号化器から出力されるビットの列を１６ＱＡＭ（１６-ary Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）変調のためのビットの列にマッピングするための方法において，
　前記符号化器からの前記ビットの列を第１区分と第２区分に分割し，前記第１区分は前記ビットのうち，重要度が相対的に高いビットを含み，前記第２区分は前記ビットのうち，重要度が相対的に低いビットを含む過程と，
　前記１６ＱＡＭ変調のためのビットの各々を示す４ビットの列のうち，信頼度の高いビット位置に前記第１区分に位置されたビットを配列し，前記４ビットの列のうち，信頼度の低いビット位置に前記第２区分に位置されたビットを配列する過程とを含み，
　前記符号化器からの前記ビットの列がＮ(Ｎは正の整数)ビットからなる場合，前記第１区分は１番目から{(１/２)×Ｎ}番目までのビットを含み，前記第２区分は{(１/２)×Ｎ＋１}番目からＮ番目までのビットを含むことを特徴とする前記方法。」
　
２．引用発明
　引用発明は，上記「第２　補正却下の決定」の「３．２　引用発明」の項で認定したとおりである。
　
３．対比・判断　
　本願発明は，上記「第２　補正却下の決定」で検討した補正発明に係る限定を削除したものである。
　そうすると，本願発明の構成要件をすべて含み，さらに他の構成要件を付加又は限定した補正発明が，上記「第２　補正却下の決定」の「３．３　対比・判断」の項に記載したとおり，引用発明と同一であるか，又は，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により引用発明と同一であるか，又は，引用発明に基づいて，当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおり，本願発明は，刊行物に記載された発明であるか，又は，刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第１項第３号又は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって，結論のとおり審決する。