(57)【特許請求の範囲】
【請求項１】
基板回路内に作り込まれた横形ｐｎｐトランジスタと、第１トランジスタを含みこの第１トランジスタのオンオフ制御により前記ｐｎｐトランジスタのベースに第１の作り込み抵抗を介して所定のベース電流を供給するベース回路と、第２トランジスタを含み前記ｐｎｐトランジスタの駆動状態で第２の作り込み抵抗を介して所定の出力電流が供給されて前記第２トランジスタがオンオフ制御される出力回路とを具備したトランジスタ回路において、
前記ｐｎｐトランジスタに形成されたコレクタ領域を第１および第２の独立したコレクタ領域に分割し、その第１のコレクタ領域に流れる第１出力電流成分を前記第１の作り込み抵抗を介して前記ベース回路に供給すると共に、前記第２のコレクタ領域に流れる第２出力電流成分を前記出力電流として前記第２の作り込み抵抗を介して前記出力回路に供給するように構成し、
前記第１および第２の作り込み抵抗の抵抗値Ｒ１およびＲ２との関係を、前記第１出力電流成分に対する前記第２出力電流成分の比をｋ、前記ｐｎｐトランジスタの直流電流増幅率をｈＦＥとしたときに、
ｋ＝Ｒ１／Ｒ２×（１＋１／ｈＦＥ）
を満たすように構成したことを特徴とするトランジスタ回路。
【請求項２】
基板回路内に作り込まれた横形ｐｎｐトランジスタと、第１トランジスタを含みこの第１トランジスタのオンオフ制御により前記ｐｎｐトランジスタのベースに第１の作り込み抵抗を介して所定のベース電流を供給するベース回路と、第２トランジスタを含み前記ｐｎｐトランジスタの駆動状態で第２の作り込み抵抗を介して所定の出力電流が供給されて前記第２トランジスタがオンオフ制御される出力回路とを具備したトランジスタ回路において、
前記ｐｎｐトランジスタに形成されたコレクタ領域を第１および第２の独立したコレクタ領域に分割し、その第１のコレクタ領域に流れる第１出力電流成分を前記第１の作り込み抵抗を介して前記ベース回路に供給すると共に、前記第２のコレクタ領域に流れる第２出力電流成分を前記出力電流として前記第２の作り込み抵抗を介して前記出力回路に供給するように構成し、
前記第１及び第２の独立したコレクタ領域の面積比と前記第２及び第１の作り込み抵抗の抵抗値の比とを略等しくなるように設定したことを特徴とするトランジスタ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、基板回路内に作り込まれた横形ｐｎｐトランジスタを、ベース回路により駆動し、出力回路によりその出力電流を得るようにしたトランジスタ回路に関する。
【０００２】
【従来の技術】
トランジスタ回路をモノリシックＩＣとして構成する場合には、一般に、ｐ形の半導体基板を用いて主としてｎｐｎ形トランジスタを作り込むことにより構成するようにしている。しかし、回路構成上の都合からｐｎｐトランジスタを必要とする場合があり、この場合には、半導体基板の横方向に電流を流すようにした横形ｐｎｐトランジスタを作り込むことが行われている。
【０００３】
この場合、横形ｐｎｐトランジスタは、例えば、ｐ形の半導体基板上に形成されたｎ形のベース領域内に、ｐ形のエミッタ領域とこれを取り囲むように配置されるｐ形のコレクタ領域とを拡散等の方法により形成したもので、コレクタ電流は、エミッタ領域からベース領域を横方向に通ってコレクタ領域に流れ込むようになっている。
【０００４】
このような横形ｐｎｐトランジスタを含んで半導体基板内にモノリシックに形成されたトランジスタ回路の一例として、例えば、図４に示すような回路構成のものがある。
【０００５】
図４において、横形ｐｎｐトランジスタ１は、標準化された設計パターンで所定の製造工程を経て製作されたもので、例えば電流容量が１００μＡ程度でその直流電流増幅率ｈＦＥの値は３０程度に形成されたものである。このトランジスタ１のエミッタは例えば５Ｖの直流電源端子ＶＣに接続され、コレクタは出力抵抗２を介してダーリントントランジスタ３のベースに接続されている。
【０００６】
この場合、抵抗２は、横形ｐｎｐトランジスタ１がオンした状態で、ダーリントントランジスタ３に１００μＡ程度のコレクタ電流が流れるようにその抵抗値が設定されている。
【０００７】
また、トランジスタ１のベースは、抵抗４を介して直流電源端子ＶＣに接続されると共に、抵抗５およびｎｐｎ形のスイッチングトランジスタ６を介してアースされている。スイッチングトランジスタ６は外部から入力端子Ａを介してベース信号が与えられると、トランジスタ１のエミッタ・ベース間にバイアスを与えると共に、ベース電流を抵抗５を介して与えるようになっている。
【０００８】
このようなトランジスタ回路において、スイッチングトランジスタ６がオンされると、トランジスタ１には抵抗５を介してベース電流が流れることによりオンし、トランジスタ１は、直流電源端子ＶＣから抵抗２を介してダーリントントランジスタ３にコレクタ電流（１００μＡ程度）を出力電流として与えるようになる。これにより、ダーリントントランジスタ３は、ベース電流が与えられてオンし、その出力端子Ｂに接続された図示しない負荷等を駆動するようになる。
【０００９】
【発明が解決しようとする課題】
ところで、上述のような構成で横形ｐｎｐトランジスタ１を駆動する場合に、直流電流増幅率ｈＦＥの値が３０程度であるから、出力電流１００μＡに対してベース電流は３．３μＡ程度を供給すれば良い。従って、抵抗５を介して３．３μＡの電流を流す場合には、直流電源端子Ｖｃに与えられている電圧が例えば５Ｖであるときには、抵抗５の抵抗値を１．５ＭΩ（１．５×１０６Ω）程度となるように作り込む必要がある。
【００１０】
ところが、一般に、半導体基板に１．５ＭΩのような高い抵抗値の抵抗５を精度良く（±２０％以内）作り込むことはできないため、それよりも小さい抵抗値の抵抗５を作り込んで例えばトランジスタ１による増幅度を１０以下となるように設定した回路として形成されている。つまり、ベース電流を過剰に供給した状態として、直流電流増幅率ｈＦＥ（例えば３０）に対して、回路としての増幅度を低下させた設定で横形ｐｎｐトランジスタ１を動作させているのである。
【００１１】
一方、横形ｐｎｐトランジスタ１においては、その構造上ｐ形の半導体基板がコレクタとして作用し縦方向に電流が流れる寄生ｐｎｐトランジスタが作り込まれた状態となっており、上述のように過剰なベース電流が供給されると、その寄生ｐｎｐトランジスタ側にも電流を流すことになる。
【００１２】
つまり、横形ｐｎｐトランジスタ１においては、回路構成上その出力電流に対するベース電流の比で表わされる増幅度が１０以下であるため、本来の直流電流増幅率ｈＦＥよりも小さく設定されていることになり、このために、本来ベース電流に対応して流れようとするコレクタ電流の一部は基板側に形成された寄生ｐｎｐトランジスタに流れ込んでしまうことになるのである。
【００１３】
このように、基板側の寄生ｐｎｐトランジスタに流れ込む電流は、駆動電流として寄与しない無駄な電流となるため、全体としてＩＣの消費電流も大となってしまう不具合がある。
【００１４】
しかしながら、このような不具合を回避するために、例えば、横形ｐｎｐトランジスタ１の本来の直流電流増幅率ｈＦＥをその回路の増幅度と等しくなるように適切な低い値に個々に設定して作ることは、他の回路との兼ね合いや或は設計，製造プロセス上で簡単に変更できない事情がある。
【００１５】
そこで、上述のような不具合を低減するための構成として、例えば、図５および図６に示すようなものがある。即ち、半導体基板Ｓ上における横形ｐｎｐトランジスタのセル構造として、ベース領域Ｂ内に、エミッタ領域Ｅを取り囲むようにしてコレクタ領域Ｃを設けると共に、このコレクタ領域Ｃを取り囲むようにしてベース高濃度領域Ｂａを設ける構成である。尚、ベース領域Ｂと半導体基板Ｓとの境界部分には高濃度ｎ形埋込み層が形成されている。
【００１６】
しかしながら、このような構成としても、半導体基板Ｓ側をコレクタとする寄生ｐｎｐトランジスタに流れ込む電流のうち、図６に示すように、ベース高濃度領域Ｂａの下側を横切って半導体基板Ｓに導通している素子分離用のｐ領域Ｓａに達する電流成分Ｉｓ１は低減されるが、零とすることができない。また、高い不純物濃度のｎ形埋込み層が形成されているので、直接縦方向に流れて半導体基板Ｓに至る電流成分Ｉｓ２は、値としては小さいがこのような構造では低減されないものである。そして、このような構成とすることにより、横形ｐｎｐトランジスタ１のセル面積が大形化してしまう不具合もある。
【００１７】
本発明は上記事情に鑑みてなされたもので、その目的は、横形ｐｎｐトランジスタにおける寄生ｐｎｐトランジスタに流れ込む無駄な消費電流を極力低減し、且つ、この場合でも、素子面積を大形化することのないトランジスタ回路を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、基板回路内に作り込まれた横形ｐｎｐトランジスタと、第１トランジスタを含みこの第１トランジスタのオンオフ制御により前記ｐｎｐトランジスタのベースに第１の作り込み抵抗を介して所定のベース電流を供給するベース回路と、第２トランジスタを含み前記ｐｎｐトランジスタの駆動状態で第２の作り込み抵抗を介して所定の出力電流が供給されて前記第２トランジスタがオンオフ制御される出力回路とを具備したトランジスタ回路を対象とするものであり、前記ｐｎｐトランジスタに形成されたコレクタ領域を第１および第２の独立したコレクタ領域に分割し、その第１のコレクタ領域に流れる第１出力電流成分を前記第１の作り込み抵抗を介して前記ベース回路に供給すると共に、前記第２のコレクタ領域に流れる第２出力電流成分を前記出力電流として前記第２の作り込み抵抗を介して前記出力回路に供給するように構成し、前記第１および第２の作り込み抵抗の抵抗値Ｒ１およびＲ２との関係を、前記第１出力電流成分に対する前記第２出力電流成分の比をｋ、前記ｐｎｐトランジスタの直流電流増幅率をｈＦＥとしたときに、
ｋ＝Ｒ１／Ｒ２×（１＋１／ｈＦＥ）
を満たすように構成したところに特徴を有する。
請求項２の発明は、基板回路内に作り込まれた横形ｐｎｐトランジスタと、第１トランジスタを含みこの第１トランジスタのオンオフ制御により前記ｐｎｐトランジスタのベースに第１の作り込み抵抗を介して所定のベース電流を供給するベース回路と、第２トランジスタを含み前記ｐｎｐトランジスタの駆動状態で第２の作り込み抵抗を介して所定の出力電流が供給されて前記第２トランジスタがオンオフ制御される出力回路とを具備したトランジスタ回路を対象とするものであり、前記ｐｎｐトランジスタに形成されたコレクタ領域を第１および第２の独立したコレクタ領域に分割し、その第１のコレクタ領域に流れる第１出力電流成分を前記第１の作り込み抵抗を介して前記ベース回路に供給すると共に、前記第２のコレクタ領域に流れる第２出力電流成分を前記出力電流として前記第２の作り込み抵抗を介して前記出力回路に供給するように構成し、前記第１及び第２の独立したコレクタ領域の面積比と前記第２及び第１の作り込み抵抗の抵抗値の比とを略等しくなるように設定したところに特徴を有する。
【００１９】
【作用】
本発明のトランジスタ回路によれば、横形ｐｎｐトランジスタは、第１の作り込み抵抗を介してベース回路からベース電流が与えられると、これに伴なってコレクタ電流を出力電流として通電する。このとき、横形ｐｎｐトランジスタのコレクタは第１および第２のコレクタ領域に分割されているので、それぞれのコレクタ領域の面積に略比例して出力電流が分配されるようになる。第１のコレクタ領域に流れる出力電流成分は第１の作り込み抵抗を介してベース回路に流れるようになり、第２のコレクタ領域に流れる出力電流成分は第２の作り込み抵抗を介して出力回路側に供給されるようになる。
【００２０】
このとき、横形ｐｎｐトランジスタによる回路の増幅度が本来の直流電流増幅率よりも小さい場合でも、第１の作り込み抵抗に対してベース電流および第１のコレクタ領域に流れる出力電流成分を流すことができるので、第１および第２のコレクタ領域に流れる出力電流成分を、適当な分配をすることにより横形ｐｎｐトランジスタを本来の直流電流増幅率で増幅動作させながら、且つ第１の作り込み抵抗の値を過度に大きく設定する必要がなくなる。
【００２１】
これにより、横形ｐｎｐトランジスタにおいては、基板側に形成された寄生ｐｎｐトランジスタに無駄な電流を消費させることがなくなり、効率良く動作させることができると共に、ベース領域をコレクタ領域を囲むように形成する必要がなくなるので、素子の面積を小さくすることができる。
また、請求項２の発明によれば、第１及び第２の独立したコレクタ領域の面積比と第２及び第１の作り込み抵抗の抵抗値の比とを略等しくなるように設定したので、横形ｐｎｐトランジスタは、基板側に形成される寄生ｐｎｐトランジスタに無駄な電流を流すことがなくなり、消費電流を低減できると共に素子面積を大形化することがなくなる。
【００２２】
【実施例】
以下、本発明の一実施例について、図１ないし図３を参照して説明する。
【００２３】
図１はトランジスタ回路１１の電気的構成を示したもので、このトランジスタ回路１１は図示しないｐ形の半導体基板に形成されている。この場合、ｐ形半導体基板には、例えば拡散層形成用のエピタキシャル層が積層されており、このエピタキシャル層にｐ形の分離拡散層を形成することにより素子領域を分離し、分離されたｎ形のエピタキシャル層に対して拡散工程を経ることにより種々の素子が形成されるものである。
【００２４】
さて、図１において、横形ｐｎｐトランジスタ１２は、ベース領域となるｎ形のエピタキシャル層中にエミッタｐ形拡散層およびコレクタｐ形拡散層を同時に形成してなるもので、出力電流はエミッタからベース領域を横切ってコレクタに流すように構成されている。
【００２５】
また、横形ｐｎｐトランジスタ１２のコレクタ領域は、後述するように第１および第２のコレクタ領域として分離された状態に形成されており、それぞれの端子をコレクタ端子Ｃ１およびコレクタ端子Ｃ２としている。この場合、横形ｐｎｐトランジスタ１２は、その直流電流増幅率ｈＦＥが、例えば、「３０」程度となるように形成されている。
【００２６】
トランジスタ１２のエミッタは例えば５Ｖの直流電源端子ＶＣに接続され、ベースは、コレクタ端子Ｃ１に接続されると共に、ベースバイアス用抵抗１３を介して直流電源端子ＶＣに接続され、さらに、第１の作り込み抵抗１４およびベース回路１５を構成するｎｐｎ形トランジスタ１６のコレクタに接続されている。トランジスタ１６のエミッタは基板側にアースされ、ベースは入力端子Ａに接続されている。トランジスタ１６のベースには外部から入力端子Ａを介して駆動信号が与えられるようになっている。
【００２７】
トランジスタ１２のコレクタ端子Ｃ２は第２の作り込み抵抗１７を介して出力回路１８のトランジスタ１９のベースに接続されている。出力回路１８は、トランジスタ１９およびトランジスタ２０によりダーリントン回路を構成するもので、両者のコレクタは共通にして図示しない負荷回路が接続される出力端子Ｂに接続されている。
【００２８】
トランジスタ１９のベースは抵抗２１を介して基板側にアースされ、トランジスタ１９のエミッタはトランジスタ２０のベースに接続されると共に抵抗２２を介して基板側にアースされている。トランジスタ２０のエミッタは、基板側にアースされている。
【００２９】
尚、上述した第１および第２の作り込み抵抗１４および１７は、半導体基板に作り込まれるもので、そのそれぞれの抵抗値Ｒ１およびＲ２の値は、後述する根拠に基づいて略３：１の比率となるように作り込まれている。
【００３０】
さて、上述の回路構成におけるトランジスタ１２は、その平面形状が図２に模式的に示すような構成となっている。即ち、ｐ形の半導体基板２３には、ｎ形のベース領域２４が形成され、そのベース領域２３内には２個のエミッタ拡散領域２５，２６が形成されている。そして、エミッタ拡散領域２５，２６のそれぞれを取り囲むようにして２個ずつのコレクタ拡散領域２７，２８および２９，３０が形成されている。ベース領域２４内のコレクタ領域２７ないし３０の外側には高濃度のｎ形のベースコンタクト領域３１が形成されている。
【００３１】
また、エミッタ領域２５，２６，コレクタ領域２７ないし３０，ベースコンタクト領域３１のそれぞれには電極２５ａないし３１ａが形成され、外部にリード線が引き出されるようになっている。そして、コレクタ電極２７ａをコレクタ端子Ｃ１，コレクタ電極２８ａないし３０ａを共通に接続した端子をコレクタ端子Ｃ２としている。
【００３２】
尚、トランジスタ１２は、ベース・エミッタ間にバイアスがかけられてベース電流が与えられると、エミッタからコレクタに直流電流増幅率ｈＦＥに相当するコレクタ電流を流そうとする。このとき、４つのコレクタ領域２７ないし３０には、全体のコレクタ電流を４等分した電流が流れるようになる。
【００３３】
そして、このように形成されたトランジスタ１２は等価的に図３のように示すことができる。即ち、トランジスタ１２は、コレクタ端子Ｃ１をコレクタとするトランジスタ１２ａと、コレクタ端子Ｃ２をコレクタとするトランジスタ１２ｂとから構成され、ベース電流が与えられると、トランジスタ１２ａのコレクタ電流ＩＣ１とトランジスタ１２ｂのコレクタ電流ＩＣ２とは、１：３の比率になるように流れる構成である。
【００３４】
次に、本実施例の作用について説明する。
【００３５】
即ち、まず、入力端子Ａに外部からベース信号が与えられると、トランジスタ１６がオンする。これにより、抵抗１３に端子電圧が発生して横形ｐｎｐトランジスタ１２のエミッタ・ベース間に順方向バイアスが与えられるようになり、ベース電流Ｉｂが第１の作り込み抵抗１４およびトランジスタ１６を介して流れるようになる。
【００３６】
すると、横形ｐｎｐトランジスタ１２は、直流電源端子ＶＣから第２の作り込み抵抗１７を介してコレクタ端子Ｃ１およびＣ２に１：３の割合でコレクタ電流Ｉｃ１およびＩｃ２（Ｉｃ１：Ｉｃ２＝１：３）を流すようになり、出力回路１８にはコレクタ電流Ｉｃ２が与えられるようになる。
【００３７】
出力回路１８においては、横形ｐｎｐトランジスタ１２からのコレクタ電流Ｉｃ２によりトランジスタ１９がオンされ、これに伴なってトランジスタ２０がオンすることにより、出力端子Ｂに接続された図示しない負荷を駆動するようになる。
【００３８】
この場合、横形ｐｎｐトランジスタ１２により構成される増幅回路としての増幅度は、後述するように、第１の作り込み抵抗１４に流れる電流Ｉ１に対する第２の作り込み抵抗１７に流れる電流Ｉ２の比であるから略「３」となる。一方、横形ｐｎｐトランジスタ１２においては、エミッタ・ベース間に流れるベース電流Ｉｂに対して、本来素子が有する直流電流増幅率ｈＦＥに応じたコレクタ電流Ｉｃ（＝Ｉｃ１＋Ｉｃ２）が出力されている。
【００３９】
従って、横形ｐｎｐトランジスタ１２は、回路上では増幅度を低下させた構成としながら、素子自体の動作としては、本来の直流電流増幅率ｈＦＥを満たした電流をコレクタ電流Ｉｃとして出力していることになり、縦方向に形成された寄生ｐｎｐトランジスタに電流を流すことがなくなる。
【００４０】
さて、上述した各電流の値について、以下に詳述する。
【００４１】
まず、第１の作り込み抵抗１４に流れる電流Ｉ１は、抵抗１３（抵抗値Ｒ３とする）に流れる電流、ベース電流Ｉｂおよびコレクタ端子Ｃ１からのコレクタ電流Ｉｃ１の合計であるから、
Ｉ１＝Ｉｂ＋Ｉｃ１＋ＶＦ／Ｒ３                              …（１）
と表わすことができる。但し、ＶＦは横形ｐｎｐトランジスタ１２のエミッタ・ベース間の順方向電圧である。一般に抵抗１３の抵抗値Ｒ３は大きい値に設定するので、式（１）の第３項に示す抵抗１３を流れる電流値ＶＦ／Ｒ３は、ベース電流Ｉｂやコレクタ電流Ｉｃ１に対して無視できるほど小さいので、
Ｉ１＝Ｉｂ＋Ｉｃ１                                          …（２）
と近似して表わすことができ、コレクタ電流Ｉｃ１はベース電流Ｉｂを直流電流増幅率ｈＦＥ倍したものであるから、
Ｉ１＝Ｉｃ１×（１＋１／ｈＦＥ）                            …（３）
となる。
【００４２】
一方、第２の作り込み抵抗１７を流れる電流Ｉ２は、横形ｐｎｐトランジスタ１２のコレクタ電流Ｉｃ２であり、このコレクタ電流Ｉｃ２はコレクタ電流Ｉｃ１を定数ｋ（この場合にはｋ＝３となる）倍した大きさであるから、
Ｉ２＝ｋ×Ｉｃ１                                          …（４）
となる。
【００４３】
また、第１の作り込み抵抗１４の端子電圧ＶＲ１は、直流電源端子ＶＣの端子電圧ＶＣＣから横形ｐｎｐトランジスタ１２のエミッタ・ベース間の順方向電圧ＶＦ１およびトランジスタ１６のコレクタ・エミッタ間電圧ＶＣＥ１を差し引いた値であるから、
ＶＲ１＝ＶＣＣ−ＶＦ１−ＶＣＥ１                            …（５）
と表わされ、また、端子電圧ＶＲ１は、抵抗値Ｒ１と電流Ｉ１との積で表わされるから、式（３）を用いると、
ＶＲ１＝Ｉｃ１×（１＋１／ｈＦＥ）×Ｒ１                    …（６）
と表わすことができる。
【００４４】
また、第２の作り込み抵抗１７の端子電圧ＶＲ２は、直流電源端子ＶＣの端子電圧ＶＣＣから横形ｐｎｐトランジスタ１２のエミッタ・コレクタ間電圧ＶＣＥ２およびダーリントン回路を構成するトランジスタ１９及び２０のベース・エミッタ間の順方向電圧の和の電圧ＶＦ２を差し引いた値であるから、
ＶＲ２＝ＶＣＣ−ＶＣＥ２−ＶＦ２                            …（７）
と表わされ、また、端子電圧ＶＲ２は、抵抗値Ｒ２と電流Ｉ２との積で表わされるから、式（４）を用いると、
ＶＲ２＝ｋ×Ｉｃ１×Ｒ２                                    …（８）
と表わすことができる。
【００４５】
ここで、式（５）および（７）に示した、横形ｐｎｐトランジスタ１２およびトランジスタ１９の電圧ＶＦ１およびＶＦ２の値は実質的に同じと見なせ、また、トランジスタ１６および横形ｐｎｐトランジスタ１２の電圧ＶＣＥ１およびＶＣＥ２も略同じ値であると見なせるので、第１および第２の作り込み抵抗１４および１７の各端子電圧ＶＲ１およびＶＲ２の値は略等しい値であると見なせ、
ＶＲ１＝ＶＲ２                                            …（９）
が成立する。
【００４６】
そこで、式（６）および（８）を等しいとおくと、これらから、
ｋ＝Ｒ１／Ｒ２×（１＋１／ｈＦＥ）                      …（１０）
という関係が導かれる。
【００４７】
前述したように、横形ｐｎｐトランジスタ１２の直流電流増幅率ｈＦＥの値は「３０」程度であり、第１および第２の作り込み抵抗１４および１７の抵抗値Ｒ１およびＲ２の値は３：１に設定されていることから、ｋの値は略「３」と見なせる。従って、コレクタ電流ＩｃをＩｃ１およびＩｃ２に分配したときの分配比率に相当するｋの値「３」と略合致するので、式（１０）を満たしていることになる。
【００４８】
つまり、横形ｐｎｐトランジスタ１２は、式（１０）を満たした状態で動作していることになり、これにより、素子としてはベース電流Ｉｂに対して直流電流増幅率ｈＦＥで増幅動作を行ない、回路上では増幅度「３」として動作していることになるのである。これにより、横形ｐｎｐトランジスタ１２としては、余分なコレクタ電流を基板側の寄生ｐｎｐトランジスタ等に流すことなく動作していることがわかる。
【００４９】
このような本実施例によれば、横形ｐｎｐトランジスタ１２を上述のように構成してコレクタ電流Ｉｃを、第１の作り込み抵抗１４および第２の作り込み抵抗１７に対してＩｃ１およびＩｃ２に分配して流し、このとき、第１および第２の作り込み抵抗１４および１７の抵抗値Ｒ１およびＲ２との関係を式（１０）を満たすように構成したので、横形ｐｎｐトランジスタ１２は、基板側に形成される寄生ｐｎｐトランジスタに無駄な電流を流すことがなくなり、消費電流を低減することができると共に、素子面積を大形化することがなくなる。
【００５０】
【発明の効果】
以上説明したように、本発明のトランジスタ回路は、横形ｐｎｐトランジスタのコレクタ領域を第１および第２のコレクタ領域に分割してそのそれぞれに出力電流成分の比を入力電流と出力電流との比に略等しくなるように設定した。これにより、第１および第２の作り込み抵抗の抵抗値を横形ｐｎｐトランジスタの直流電流増幅率に合致させることなく、回路上の増幅度に応じた電流を流し、且つこの場合でも、横形ｐｎｐトランジスタとしては直流電流増幅率で動作させることができる。従って、横形ｐｎｐトランジスタにおいては、基板側に形成されている寄生ｐｎｐトランジスタに無駄な電流が流れることがなくなり、消費電流を低減させることができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す電気的構成図
【図２】横形ｐｎｐトランジスタの平面図
【図３】横形ｐｎｐトランジスタの等価回路
【図４】従来例を示す図１相当図
【図５】同図２相当図
【図６】同横形ｐｎｐトランジスタの縦断側面の模式図
【符号の説明】
１１はトランジスタ回路、１２は横形ｐｎｐトランジスタ、１４は第１の作り込み抵抗、１５はベース回路、１６はｎｐｎ形トランジスタ、１７は第２の作り込み抵抗、１８は出力回路、２３はｐ形の半導体基板、２４はベース領域、２５，２６はエミッタ領域、２７ないし３０はコレクタ領域、３１はベースコンタクト領域、Ｃ１およびＣ２はコレクタ端子である。
【図１】
0003580559.tif 000002
【図２】
0003580559.tif 000003
【図３】
0003580559.tif 000004
【図４】
0003580559.tif 000005
【図５】
0003580559.tif 000006
【図６】
0003580559.tif 000007