(57)【特許請求の範囲】
【請求項１】
電圧値の異なる第１乃至第Ｎ電圧源と、
それらの各電圧源と出力端子との間に挿入される第１乃至第Ｎフォトコンダクティブスイッチ（ＰＣＳＷと言う）と、
それらの各ＰＣＳＷに与える光を点滅させてスイッチをオン／オフさせる第１乃至第Ｎレーザダイオードと、
それら第１乃至第Ｎレーザダイオードに点灯電流を供給する主定電流源と、
その主定電流源を、前記第１乃至第Ｎレーザダイオード及びダミー回路の内の１つに選択的に切換接続して、対応する第１乃至第Ｎ  ＰＣＳＷの１つをオン、または第１乃至第Ｎ  ＰＣＳＷを全てオフとするドライバ出力電圧選択回路と、
そのドライバ出力電圧選択回路の出力電流の一部をダミー回路に分配して、残りの電流を対応する前記第１乃至第Ｎレーザダイオードに供給する第１乃至第Ｎ主電流分配回路と、
前記第１乃至第Ｎレーザダイオードにバイアス電流を供給するバイアス用定電流源と、
そのバイアス用定電流源を、前記第１乃至第Ｎレーザダイオード及びダミー回路に、前記ドライバ出力電圧選択回路により選択された１つを除いて、選択的に切換接続するバイアス切換回路と、
そのバイアス切換回路を介して前記第１乃至第Ｎレーザダイオードに供給するバイアス電流の一部をダミー回路に分配して、残りの電流を対応する前記第１乃至第Ｎレーザダイオードに供給する第１乃至第Ｎバイアス分配回路と、
を具備することを特徴とするＩＣ試験装置のドライバ。
【請求項２】
請求項１において、ドライバ出力抵抗とドライバ出力端に接続される伝送線路の特性インピーダンスとがほぼ等しくなるように、前記第１乃至第Ｎ  ＰＣＳＷのオン抵抗が、対応する前記第１乃至第Ｎ主電流分配回路の電流分配比を調整することにより選定されていることを特徴とするＩＣ試験装置のドライバ。
【請求項３】
請求項１において、前記第１乃至第Ｎレーザダイオードに供給する各バイアス電流が対応するレーザダイオードのしきい値電流にほぼ等しくなるように、前記第１乃至第Ｎバイアス分配回路の電流分配比が設定されていることを特徴とするＩＣ試験装置のドライバ。
【請求項４】
請求項３において、前記第１乃至第Ｎレーザダイオードの各バイアス電流を各々のしきい値電流の近傍で微調整して、前記第１乃至第Ｎ  ＰＣＳＷの切換タイミングの誤差を小さくするように、前記第１乃至第Ｎバイアス分配回路の電流分配比が設定されていることを特徴とするＩＣ試験装置のドライバ。
【請求項５】
請求項１において、低リーク電流モードを設けて、該モードを選択した場合、前記ドライバ出力電圧選択回路によって前記第１乃至第Ｎ  ＰＣＳＷが全てオフに選択される期間に、前記バイアス切換回路によって前記バイアス用定電流源が前記ダミー回路に切換接続されて前記第１乃至第Ｎレーザダイオードのバイアス電流がゼロに設定されることを特徴とするＩＣ試験装置のドライバ。
【請求項６】
請求項１において、前記第１乃至第Ｎ  ＰＣＳＷの出力端に直列に第１乃至第Ｎ抵抗器の各一端がそれぞれ接続され、該抵抗器の他端が並列接続されて、更に出力用抵抗器を介して前記出力端子に接続されていることを特徴とするＩＣ試験装置のドライバ。
【請求項７】
請求項１において、前記第１乃至第Ｎ主電流分配回路がそれぞれ２個のトランジスタより成る差動増幅回路より成り、各トランジスタのエミッタがエミッタ抵抗器を介して結合されて前記ドライバ出力電圧選択回路の対応する出力端子に接続され、一方のトランジスタのコレクタが対応する前記第１乃至第Ｎレーザダイオードの１つに接続され、他方のトランジスタのコレクタがダミー回路に接続されていることを特徴とするＩＣ試験装置のドライバ。
【請求項８】
請求項１において、前記第１乃至第Ｎバイアス分配回路がそれぞれ２個のトランジスタより成る差動増幅回路より成り、各トランジスタのエミッタがエミッタ抵抗器を介して結合されて前記バイアス切換回路の対応する出力端子に接続され、一方のトランジスタのコレクタが対応する前記第１乃至第Ｎレーザダイオードの１つに接続され、他方のトランジスタのコレクタがダミー回路に接続されていることを特徴とするＩＣ試験装置のドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は多値の出力電圧を高速かつ高タイミング精度で切換えることのできるＩＣ試験装置のドライバに関し、特に省電力化と、出力がハイインピーダンスとなるときのリーク電流の抑圧に関する。
【０００２】
【従来の技術】
ＩＣ試験装置では図５に示すようにパフォーマンスボード２に着脱自在に取付けられた被試験ＩＣ（以下ＤＵＴと言う）３と、テストヘッドに収容されるピンエレクトロニックスボード４に実装されたドライバ５及びコンパレータ６とが伝送線路７により接続される。ドライバ５は２値の電圧Ｖ１とＶ２を出力するタイプを例にとると、電圧源ＶＳ１，ＶＳ２、フォトコンダクティブスイッチ（以下ＰＣＳＷと言う）ＰＣＳＷ１，ＰＣＳＷ２及びこれらＰＣＳＷに光を照射してオン／オフさせるレーザダイオード（以下ＬＤと言う）ＬＤ１，ＬＤ２及びＬＤドライバＤＲ１，ＤＲ２より構成される。
【０００３】
ＬＤドライバＤＲ１は、ＬＤ１に主電流＝Ｉａ１を供給する主定電流源８と、その電流Ｉａ１をＬＤ１またはダミー回路（この例では共通電位点）に切換える差動スイッチ９と、該スイッチ９に対する切換制御回路１０と、ＬＤ１に常時僅かのバイアス電流Ｉｂ１を流しておき、そのターンオン時間を速くするためのバイアス用定電流源１１とで構成される。
【０００４】
差動スイッチ８はエミッタの結合されたトランジスタＱ３，Ｑ４より成る。主定電流源７は、バッテリＢＴ１（出力電圧Ｅ１）、演算増幅器ＯＰ１、トランジスタＱ１、抵抗器Ｒ１より成り、トランジスタＱ１のコレクタよりＩａ１≒Ｒ１／Ｅ１（ここでＲ１は抵抗値を表すものとする）の定電流を出力する。定電流源１０も同様である。
【０００５】
ドライバの出力をＶ１→Ｖ２→Ｖ１と変化させるために、ＬＤ１，２の駆動電流ＩＬＤ１，ＩＬＤ２を、Ｉｂ１＝Ｉｂ２＝０として図６Ｂ▲１▼のように切換えると、ＬＤの駆動電流対光出力特性は図６Ａに示すようにしきい値電流Ｉｔｈ以上のとき光出力が生ずるので、ＬＤ１，ＬＤ２の光出力がゼロから立上るスタート点及びゼロに戻る点は駆動電流ＩＬＤに比べて前者はΔｔａだけ遅れ、後者はΔｔｂだけ早くなる。
【０００６】
ＰＣＳＷは光出力がある値以上にならないとオンにならないので、図６Ｂ▲３▼のように一方のＰＣＳＷのオン期間から次のＰＣＳＷのオンの期間との間に、両スイッチがオフまたはオフに準ずる期間Δｔｃが存在する。この期間にはドライバ出力はハイインピーダンスとなり、ドライバ出力に雑音がのる。ドライバ出力がハイインピーダンスとなるΔｔｃの期間は、試験を高速化するために短くしなければならない。
【０００７】
以上はバイアス電流Ｉｂ１＝Ｉｂ２＝０としたが、しきい値電流Ｉｔｈに等しいバイアス電流Ｉｂ１，Ｉｂ２を常時流しておくと、図Ｃ▲１▼のようにＬＤ１，ＬＤ２の切換時間Δｔが小さくなり、両スイッチがオフまたはオフに準ずる期間Δｔｃ、従ってドライバ出力がハイインピーダンスとなる期間は可なり短くなる（図６Ｃ▲３▼）。
【０００８】
バイアス電流Ｉｂ１，Ｉｂ２をＩｔｈより更に大きくして行くと、前記切換時間Δｔ、従ってドライバ出力がハイインピーダンスとなる期間Δｔｃは更に短くなる。しかしながら、両スイッチをオフに保ちドライバをハイインピーダンス状態にして、ＤＵＴ３の電源入力端子の電流を測定する場合に、ＤＵＴ３から伝送線路７を通ってＰＣＳＷ１，ＰＣＳＷ２にリーク電流が流れ、測定精度が低下する問題がある。
【０００９】
図５の例ではＬＤドライバＤＲ１，ＤＲ２における切換制御回路１０の切換制御タイミング、つまりＬＤ１，ＬＤ２のオン／オフのタイミングを合せた場合であるが、ＬＤ１，ＬＤ２のオン／オフのタイミングを別々に調整することによって、ドライバがハイインピーダンスとなる期間Δｔｃをほとんど支障ない程度に短くすることができるが、ＬＤドライバＤＲ１，ＤＲ２にそれぞれ独立した主定電流源８を設けることが前提になる。ドライバ出力が２値（Ｖ１，Ｖ２）より多いＮ値の場合にはＬＤドライバはＮ個となり、従って独立した主定電流源８がＮ個必要となるので、ドライバの消費電力が極めて大きくなる問題がある。
【００１０】
ＰＣＳＷｉのオン抵抗は伝送線路７の特性インピーダンス｜Ｚｒ｜にほぼ等しくなるように、ＬＤｉの電流ＩＬＤｉ＝Ｉａ１＋Ｉｂ１を調整するが、バイアス電流Ｉｂ１を変えると主電流Ｉａ１も変えなければならなくなり、ＰＣＳＷのオン抵抗の調整時間が長くなる問題がある。
【００１１】
【発明が解決しようとする課題】
この発明は、ＬＤの切換時間Δｔが短かく、従ってドライバ出力がハイインピーダンスとなる期間Δｔｃの短かい高速動作型で、かつＮ値出力（例えばＮ＝２，３）型のドライバにおいて、以下の点を目的としている。
▲１▼  主定電流源の数を減らし消費電力を低減する。
▲２▼  ドライバ出力がハイインピーダンス時のリーク電流を低減する。
▲３▼  伝送線路７とドライバ出力抵抗とのインピーダンス整合をとるために必要なＰＣＳＷのオン抵抗調整の作業性を向上させる。
【００１２】
【課題を解決するための手段】
（１）請求項１の発明のドライバには、電圧値の異なる第１乃至第Ｎ電圧源と、それらの各電圧源と出力端子との間に挿入される第１乃至第Ｎフォトコンダクティブスイッチ（ＰＣＳＷと言う）と、それらの各ＰＣＳＷに与える光を点滅させてスイッチをオン／オフさせる第１乃至第Ｎレーザダイオードと、それら第１乃至第Ｎレーザダイオードに点灯電流を供給する主定電流源とが設けられる。
【００１３】
またその主定電流源を、第１乃至第Ｎレーザダイオード及びダミー回路の内の１つに選択的に切換接続して、対応する第１乃至第Ｎ  ＰＣＳＷの１つをオン、または第１乃至第Ｎ  ＰＣＳＷを全てオフとするドライバ出力電圧選択回路と、そのドライバ出力電圧選択回路の出力電流の一部をダミー回路に分配して、残りの電流を対応する第１乃至第Ｎレーザダイオードに供給する第１乃至第Ｎ主電流分配回路とが設けられる。
【００１４】
更に、第１乃至第Ｎレーザダイオードにバイアス電流を供給するバイアス用定電流源と、そのバイアス用定電流源を、第１乃至第Ｎレーザダイオード及びダミー回路に、ドライバ出力電圧選択回路により選択された１つを除いて、選択的に切換接続するバイアス切換回路と、そのバイアス切換回路を介して第１乃至第Ｎレーザダイオードに供給するバイアス電流の一部をダミー回路に分配して、残りの電流を対応する第１乃至第Ｎレーザダイオードに供給する第１乃至第Ｎバイアス分配回路とが設けられる。
【００１５】
（２）請求項２の発明では、前記（１）において、ドライバ出力抵抗とドライバ出力端に接続される伝送線路の特性インピーダンスとがほぼ等しくなるように、第１乃至第Ｎ  ＰＣＳＷのオン抵抗が、対応する第１乃至第Ｎ主電流分配回路の電流分配比を調整することにより選定されている。
（３）請求項３の発明では、前記（１）において、第１乃至第Ｎレーザダイオードに供給する各バイアス電流が対応するレーザダイオードのしきい値電流にほぼ等しくなるように、第１乃至第Ｎバイアス分配回路の電流分配比が設定されている。
【００１６】
（４）請求項４の発明では、前記（３）において、第１乃至第Ｎレーザダイオードの各バイアス電流を各々のしきい値電流の近傍で微調整して、第１乃至第ＮＰＣＳＷの切換タイミングの誤差を小さくするように、第１乃至第Ｎバイアス分配回路の電流分配比が設定されている。
（５）請求項５の発明では、前記（１）において、低リーク電流モードを設けて、該モードを選択した場合、ドライバ出力電圧選択回路によって第１乃至第ＮＰＣＳＷが全てオフに選択される期間に、バイアス切換回路によってバイアス用定電流源がダミー回路に切換接続されて第１乃至第Ｎレーザダイオードのバイアス電流がゼロに設定される。
【００１７】
（６）請求項６の発明では、前記（１）において、第１乃至第Ｎ  ＰＣＳＷの出力端に直列に第１乃至第Ｎ抵抗器の各一端がそれぞれ接続され、該抵抗器の他端が並列接続されて、更に出力用抵抗器を介して出力端子に接続されている。
（７）請求項７の発明では、前記（１）において、第１乃至第Ｎ主電流分配回路がそれぞれ２個のトランジスタより成る差動増幅回路より成り、各トランジスタのエミッタがエミッタ抵抗器を介して結合されてドライバ出力電圧選択回路に接続される。
【００１８】
（８）請求項８の発明では、前記（１）において、第１乃至第Ｎバイアス分配回路がそれぞれ２個のトランジスタより成る差動増幅回路より成り、各トランジスタのエミッタがエミッタ抵抗器を介して結合されてバイアス切換回路に接続される。
【００１９】
【発明の実施の形態】
図１〜図４の実施例を参照して、発明の実施の形態を説明する。図１には図５と対応する部分に同じ符号を付けてある。図１の例ではドライバの出力電圧はＶ１，Ｖ２，Ｖ３の３値としてあるが一般にはＮ値である。電圧源ＶＳｉ（ｉ＝１〜３）とＰＣＳＷｉと抵抗器Ｒｉとが直列に接続され、それらの直列回路の出力端が並列に接続され、共通の出力抵抗器Ｒｏｕｔを介して出力端子ＯＵＴに接続される。
【００２０】
ドライバ出力としてＶ１，Ｖ２，Ｖ３またはハイインピーダンスが選択されたときの各制御電圧のＬ／Ｈをまとめて図２に示す。また高速モード時の波形図を図３に低リークモード時の波形図を図４に示す。
各ＰＣＳＷｉはＬＤｉの点滅によりオン／オフ制御される。各ＬＤｉは主定電流源８のみの電流により点灯される。ドライバ出力電圧選択回路２１は、主定電流源８を、ＬＤ１，ＬＤ２，ＬＤ３及びダミー回路（この例では共通電位点）のいずれか１つに選択的に切換接続して、対応するＰＣＳＷｉの１つをオン、または全てのＰＣＳＷｉをオフに制御する。
【００２１】
主電流分配回路ＡＤｉ（ｉ＝１〜３）は、ドライバ出力電圧選択回路２１で切換選択された出力電流の一部をダミー回路（この例では共通電位点）に分配して、残りの電流をＬＤｉに供給する。バイアス用定電流源１１はＬＤ１，ＬＤ２，ＬＤ３にバイアス電流を供給する。バイアス切換回路２２は、バイアス用定電流源１１をＬＤ１，ＬＤ２，ＬＤ３及びダミー回路（この例では共通電位点）に、ドライバ出力電圧選択回路２１により選択された１つを除いて、選択的に切換接続する。
【００２２】
バイアス分配回路ＢＤｉ（ｉ＝１〜３）は、バイアス切換回路２２を介してＬＤｉに供給するバイアス電流の一部をダミー回路（この例では共通電位点）に分配して、残りの電流を対応するＬＤｉに供給する。
ドライバの出力抵抗Ｒｄは、ＰＣＳＷｉのオン抵抗をＲｏｎｉ、とすれば、Ｒｏｎｉ＋Ｒｉ＋Ｒｏｕｔ（ｉ＝１〜３）に等しく、このＲｄが伝送線路７の特性インピーダンス｜Ｚｒ｜とほぼ等しくなるように、ＰＣＳＷｉのオン抵抗Ｒｏｎｉが、主電流分配回路ＡＤｉの電流分配比を調整することにより選定される（請求項２）。ドライバ出力電圧選択回路２１によりドライバ出力として電圧源ＶＳｉの電圧Ｖｉが選択された場合には、ＰＣＳＷｉには主定電流分配回路ＡＤｉの電流Ｉａｉのみが供給され、バイアス電流Ｉｂｉはゼロに設定されるので、主定電流分配回路ＡＤｉの電流分配比を調整する（この例ではベース電圧ＶＡｉを調整する）だけで簡単にＰＣＳＷｉのＲｏｎｉを調整できる。
【００２３】
この発明においても、従来と同様にＰＣＳＷｉがオフ期間におけるＬＤｉ（ｉ＝１〜３）のバイアス電流Ｉｂｉはそのしきい値電流Ｉｔｈｉ（図６Ａ参照）にほぼ等しくなるようにバイアス分配回路ＢＤｉの電流分配比がこの例ではベース電圧ＶＢｉにより設定され（請求項３）、ＬＤの切換時間を短くし、あるＰＣＳＷｉのオンから次のＰＣＳＷｊがオンになる間の時間、つまりある出力電圧Ｖｉから次の出力電圧Ｖｊに切換わる迄のデッドタイムを小さくして、高速試験を行えるようにされている。
【００２４】
更にこの発明では、ＬＤｉのバイアス電流Ｉｂｉを各しきい値電流Ｉｔｈｉの近傍で微調整して、ＰＣＳＷｉの切換タイミングの誤差を小さくするように、バイアス分配回路ＢＤｉの電流分配比が設定される（請求項４）。
従って、この発明のドライバは高速動作が可能であると同時に、高タイミング精度をもっている。
【００２５】
ＰＣＳＷｉのオフ時にＬＤｉにバイアス電流Ｉｂｉを流しておくと、高速動作が可能になる反面、ＰＣＳＷｉオフ時のリーク電流が増加する。この問題を解決するためにこの発明では、高速試験モードとは別に低リーク電流モードを設けて、該モード選択時に、図４に示すようにドライバ出力電圧選択回路２１によってＰＣＳＷｉ（ｉ＝１〜３）が全てオフに選択されている期間、つまりドライバ出力がハイインピーダンスに選定される期間に、バイアス切換回路２２によってバイアス用定電流源１１がダミー回路（共通電位点）に切換接続されて、ＬＤｉ（ｉ＝１〜３）のバイアス電流Ｉｂｉが全てゼロに設定される（請求項５）。
【００２６】
ＰＣＳＷｉに直列接続される抵抗器Ｒｉは電圧源ＶＳｉ相互のデカップリング用抵抗であるが、必要に応じその抵抗値を選択してＰＣＳＷｉのオン抵抗Ｒｏｎｉのバラツキを補正することもできる。ドライバの出力側に固定抵抗器ＲｉとＲｏｕｔとが付加されているので（請求項６）、伝送線路７からの何等かの原因による異状な電圧／電流からＰＣＳＷや電圧源ＶＳｉを保護すると共に、周囲環境条件の変化に対して安定したドライバ出力抵抗が得られる。
【００２７】
この発明では、主電流分配回路ＡＤｉ（ｉ＝１〜３）は２個のトランジスタＱｉＡ，ＱｉＢより成る簡単な差動増幅回路で構成される。各トランジスタのエミッタがエミッタ抵抗器を介して結合されてドライバ出力電圧選択回路２１に接続され、ＱｉＡのコレクタがＬＤｉに接続され、ＱｉＢのコレクタがダミー回路（共通電位点）に接続される（請求項７）。
【００２８】
この発明では、バイアス分配回路ＢＤｉ（ｉ＝１〜３）も２個のトランジスタより成る簡単な差動増幅回路で構成される。各トランジスタのエミッタがエミッタ抵抗器を介して結合されてバイアス切換回路２２に接続され、一方のトランジスタのコレクタが対応するＬＤｉに接続され、他方のトランジスタのコレクタがダミー回路（共通電位点）に接続される（請求項８）。
【００２９】
【発明の効果】
▲１▼この発明のドライバは出力電圧がＶ１〜ＶＮのＮ値を取ることができるのにかかわらず、主定電流源８及びバイアス用定電流源１１はそれぞれ１個あればよいので（従来はそれぞれＮ個必要であった）、従来に比べて消費電力を大幅に節減できる。
【００３０】
▲２▼この発明では通常の高速動作モードとは別に低リーク電流モードを設けて、ドライバ出力がハイインピーダンス時のＬＤｉのバイアス電流を全てゼロに設定しているので、ＰＣＳＷ、従ってドライバのリーク電流を極めて小さくすることができる。
▲３▼この発明では、ＰＣＳＷｉオン時のＬＤｉは主電流Ｉａｉのみで駆動され、バイアス電流Ｉｂｉは流れないので、ＰＣＳＷｉのオン抵抗Ｒｏｎｉは主定電流分配回路ＡＤｉの分配比を可変して短時間で調整できるので（従来は主電流とバイアス電流の両方が関係していた）、作業性が大幅に改善される。
【図面の簡単な説明】
【図１】この発明の実施例を示す回路図。
【図２】図１の各制御電圧のＬ／Ｈ（低レベル／高レベル）を示す図。
【図３】図１の通常動作（高速モード）時の要部の波形図。
【図４】図１の低リーク電流モード時の要部の波形図。
【図５】従来のＩＣ試験装置のドライバの回路図。
【図６】Ａは図５のレーザダイオードＬＤの駆動電流対光出力特性を示す図、Ｂ及びＣは図５のレーザダイオードＬＤの駆動電流及び光出力と、フォトコンダクティブスイッチＰＣＳＷの動作波形図。
【図１】
0003591673.tif 000002
【図２】
0003591673.tif 000003
【図３】
0003591673.tif 000004
【図４】
0003591673.tif 000005
【図５】
0003591673.tif 000006
【図６】
0003591673.tif 000007