【事件の表示】
　特願２０００−５７７７６４「汎用周波数トランスレーションの応用例」拒絶査定不服審判事件〔平成１２年　４月２７日国際公開、ＷＯ００／２４１１９、平成１４年　９月　３日国内公表、特表２００２−５２８９４２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続きの経緯
　本願は、平成１１年１０月１８日（優先権主張１９９８年１０月２１日、米国）の出願であって、平成１５年７月２日付けで拒絶査定がなされたところ、それに対して、同年１０月２日に拒絶査定に対する審判が請求されるとともに、同年１１月４日付けで手続補正がされたものであり、当審において平成１９年６月１９日付けで拒絶理由が通知され、これに対して同年１０月１９日付けで手続補正がされたものである。
　
第２．本願発明
　本願の請求項２に係る発明（以下、「本願発明」という。）は、平成１９年１０月１９日付け手続補正書の特許請求の範囲の請求項２に記載された事項により特定される、次のとおりのものである。
　
【請求項２】　スイッチおよびキャパシタを含む少なくとも１つの周波数下方変換モジュールであって、前記スイッチは制御信号にしたがって入力信号を被サンプルし、前記制御信号は幅を有するパルスを含み、前記パルスは前記スイッチを閉じ且つ前記幅に基づいて前記入力信号を部分サンプルし、エネルギーが前記入力信号から伝達され且つ前記パルスの幅の間前記キャパシタを使用して蓄積され、周波数下方変換出力信号が前記伝達エネルギーから生成される周波数下方変換モジュールを含む装置。
　
第３．刊行物
　当審の拒絶理由通知に引用された、 国際公開第９６／０２９７７号パンフレット（１９９６年２月１日国際公開、以下「刊行物」という。）には、METHOD AND APPARATUS FOR ALIAS-DRIVEN FREQUENCY DOWNCONVERSION (MIXING)に関して、以下の記載がある。 
　
 （１−ａ）パンフレット第１頁第４行〜同頁第１１行 
 　The technique in which alternating electrical currents of different frequencies are mixed so that they modulate each other and produce, in the output components, frequencies equal to the sum and difference of the original frequencies, is called heterodyning and is traditionally achieved using a device most commonly referred to as a mixer. In modern communication systems, the mixer is a fundamental element present in many system designs. 
 　 
 （１−ｂ）パンフレット第２頁第９行〜同頁第１６行 
 　The present invention provides apparatus and methods of RF frequency translation which may be termed Alias-Driven Frequency Downconversion. The invention can be implemented in part or in its entirety in analog signal-, digital signal-, and combined analog/digital signal-processing systems and is most effective when applied in translating a signal to lower frequencies (downconversion) more efficiently than existing techniques using conventional mixer technologies. 
 　 
 （１−ｃ）パンフレット第２頁第２５行〜第３頁第１０行 
 　Briefly described, in place of the conventional mixer used for downconversion in RF receivers, the present invention adapts electronic sample-and-hold and electronic track-and-hold circuits to achieve frequency translation to a lower frequency (downconversion). 
 　The invention is applicable to IF ranges from DC to 1 GHz (with sub-Hertz) resolution) using currently available technology and with substantially no circuit modification. The same broad input bandwidth in a conventionally designed system requires a very complex and broad range frequency synthesizer whose complexity is certain to scale upwards as the range of octaves covered by the synthesizer is increased. 
 　 
 （１−ｄ）パンフレット第７頁第８行〜第８頁第３行 
 　Fig. 3a is a block diagram of an ideal track-and-hold circuit in which an analog input signal VIN is amplified by amplifier 30 (which has a gain of 1) and output is sampled by electronic sampling switch 31, which receives track/hold switch control signals from source 32. The output is stored on charge storage capacitor 33, passed through amplifier 34. Fig. 3b (line 1) shows the track (complement) and hold time intervals T and H which have a time period Ts. Fig. 3b (line 2) shows the time domain action of the track-and-hold apparatus of Fig. 3a. The input analog signal VIN is shown as a sinusoidal wave (light trace) and the analog output VOUT (heavy trace) tracks the input signal during the track periods (T) and holds the last value during the hold periods (H). Thus, at 35-1 the output trades the portion of the sine wave during track period T1 and holds the last valve 35-2 during period H2. During track period T2 the signal tracks the sine wave at 35-3 and holds the last value 35-4, etc.  
 　Fig. 3c (line 1) illustrates the frequency domain transfer function components of an electronic track-and-hold circuit and lines 2-4 illustrate the sampler transfer function (line 2), the hold transfer function (line 3) when TH ≦ T3 and the track transfer function (line 4) when TT is less than TS. 
 　 
 （１−ｅ）図３には、「electronic sampling switch 31およびcharge storage capacitor 33を含み、electronic sampling switch 31が、amplifier 30(A=1)を介して入力およびcharge storage capacitor 33の間に結合されるtrack-and-hold circuitであって、switch 31はtrack/hold switch control signalsにしたがってanalog input signal VIN (light trace)をサンプルし、track/hold switch control signalsはtrack time intervals T1-T6を有するパルスを含み、track/hold switch control signalsはelectronic sampling switch 31を閉じ且つtrack time intervals T1-T6に基づいてanalog input signal VIN (light trace)をサンプルし、amplifier 34(A=1)を介してanalog output VOUT (heavy trace)が生成されるideal track-and-hold circuit。」が示されている。 
 　 
 　以上の記載から、刊行物には、次の発明（以下、「刊行物記載発明」という。）が記載されている。 
 　 
 　 DCから1 GHzのIFのRF receiversにおけるfrequency translation to a lower frequency (downconversion)のためにmixerの代わりに用いられる、electronic sampling switch 31およびcharge storage capacitor 33を含み、electronic sampling switch 31が、amplifier 30(A=1)を介して入力およびcharge storage capacitor 33の間に結合されるtrack-and-hold circuitであって、switch 31はtrack/hold switch control signals from source 32にしたがってanalog input signal VINをサンプルし、track/hold switch control signals from source 32はtrack time intervals T1-T6 を有するパルスを含み、track/hold switch control signals from source 32はelectronic sampling switch 31を閉じ且つtrack time intervals T1-T6に基づいてanalog input signal VINをサンプルし、amplifier 34(A=1)を介してanalog output VOUTが生成されるtrack-and-hold circuitを含むRF receivers。 
　
第４．対比
　本願発明と刊行物記載発明とを対比すると、刊行物記載発明の「electronic sampling switch 31」、「charge storage capacitor 33」、「track/hold switch control signals」、「analog input signal VIN」、「analog output VOUT」、「track-and-hold circuitを含むRF receivers」が、それぞれ、本願発明の「スイッチ」、「キャパシタ」、「制御信号」、「入力信号」、「周波数下方変換出力信号」、「周波数下方変換モジュールを含む装置」に相当する。また刊行物記載発明の「track time intervals T1-T6を有するパルス」は、electronic sampling switch 31を閉じる制御を行い、刊行物の図３bによれば、低いレベルの巾Ｔ１からＴ６を有するパルスであるから、本願発明の「幅を有するパルス」に相当する。そうすると、本願発明と刊行物記載発明との一致点及び相違点は、以下のとおりである。 
 　 
［一致点］ 
　「スイッチおよびキャパシタを含む少なくとも１つの周波数下方変換モジュールであって、前記スイッチは制御信号にしたがって入力信号をサンプルし、前記制御信号は幅を有するパルスを含み、前記パルスは前記スイッチを閉じ且つ前記幅に基づいて前記入力信号をサンプルし、周波数下方変換モジュールを含む装置」である点。 
 　 
［相違点１］ 
 　本願発明では、サンプルが「被サンプル」や「部分サンプル」というものであるのに対して、刊行物記載発明では、どのようなサンプルをしているのか明らかでない点。 
 　 
［相違点２］ 
 　本願発明では、エネルギーが前記入力信号から伝達され且つ前記パルスの幅の間前記キャパシタを使用して蓄積され、周波数下方変換出力信号が前記伝達エネルギーから生成されるのに対して、 
 　刊行物記載発明では、入力及び出力に利得１のアンプ３０、３４を設けてあり、エネルギーの伝達や蓄積、周波数下方変換出力信号が前記伝達エネルギーから生成されることが明らかでない点。 
 　 
第５．判断 
 ［相違点１］について 
 　本件出願の明細書の【００１８】の「一実施形態においては、制御信号２００６は、入力信号２００４の周波数の２倍以下であるエイリアシングレート（ａｌｉａｓｉｎｇ ｒａｔｅ）で繰り返すパルス列を含む。この実施形態においては、制御信号２００６が入力信号２００４の周波数についてのＮｙｑｕｉｓｔレートを下回るので、本明細書では制御信号２００６をエイリアシング信号と呼ぶ。」、【００２６】の「（入力信号２００４の周波数）＝ｎ・（制御信号２００６の周波数）±（下方変換された出力信号２０１２の周波数）…（中略）…ｎの値は、入力信号２００４の調波または副調波（ｓｕｂ−ｈａｒｍｏｎｉｃ）を表す（たとえば、ｎ＝０．５，１，２，３，．．．）。」、【０１５５】の「入力信号が被サンプルされる（ｕｎｄｅｒ−ｓａｍｐｌｅｄ）」を参酌すると、本願発明の「サンプル」の技術内容は、制御信号２００６が入力信号２００４の周波数についてのＮｙｑｕｉｓｔレートを下回ることを意味しているだけであると解釈できる。 
 　一方、刊行物記載発明において、analog input signal VIN（本願発明の「入力信号」に相当）の周波数の２倍以上の周波数の「track/hold switch control signals」（本願発明の「制御信号」に相当）では、「downconversion」できないから、「track/hold switch control signals」（本願発明の「制御信号」に相当）が、analog input signal VIN（本願発明の「入力信号」に相当）の周波数についてのＮｙｑｕｉｓｔレートを下回ることは明らかであり、入力信号に対するサンプル方法に技術内容の差異はないから、刊行物記載発明のサンプルは、刊行物記載発明の被サンプルや部分サンプルに対応するものであり、実質的な相違はない。
 　 
 ［相違点２］について 
 　本件出願の明細書の【００６６】〜【００７２】の「２．５ 電荷および電力伝達の概念」の記載を参酌すると、本願発明の「エネルギーの伝達や統合」とは、キャパシタ７１０６に格納される電荷の移動に伴う電力エネルギーの入力側から出力側への移動のことである。 
 　また、本件出願の明細書の【００７２】の「アパーチャＴが増加するにつれて、入力側からキャパシタ７１０６へより多くの電荷が移動され、それによって入力側から出力側への電力伝達が増加することが認められる。移動された電力内に、相対的に変調された振幅および位相情報が保持されるので、出力側で入力電圧を必ずしも正確に再生成するとは限らないことが認められた。」の記載を参酌すると、本願発明の「周波数下方変換出力信号が前記伝達エネルギーから生成される」とは、キャパシタ７１０６に格納される電荷の移動に伴い、キャパシタ７１０６に蓄積された電力エネルギーから出力電圧を生成することである。 
 　一方、刊行物記載発明において、amplifier30、34は、共に利得は１（Ａ＝１）で入力信号及び出力信号を伝達するためのアンプであるから、amplifier30、34を設けるか否かは必要に応じて取捨選択し得る。そして、刊行物記載発明においてはtrack/holdにより、入力側からamplifier30を介してcharge storage capacitor 33に格納される電荷の移動に伴うエネルギーの移動があり、charge storage capacitor 33に蓄積された電荷からamplifier34を介してanalog output VOUTを生成している。charge storage capacitor 33への電荷の蓄積、放電に伴ってエネルギーが移動することは明らかであるから、刊行物記載発明においてもエネルギーが入力信号から伝達され且つパルスの幅（Ｔ１からＴ６の各期間）の間、キャパシタにより蓄積され、周波数下方変換出力信号が伝達エネルギーから生成されているといえるので、相違点２についても格別のことではない。
　
　よって、相違点１、２は共に格別なものではないから本願発明は、刊行物記載発明から容易に想到し得ることができたものである。
　また、本願発明の構成によって生じる効果も、当業者が予測し得るものである。
　
第６．むすび
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、本願は、他の請求項について論及するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。