(57)【特許請求の範囲】
【請求項１】
拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出装置であって、
単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう複数の相関器と、
検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する同期検出回路と、
前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力するサンプリングレート選択回路と、
前記選択信号に基づいて前記データ列を入力する相関器を切り替える切替手段と
を具備することを特徴とするパス検出装置。
【請求項２】
前記同期検出回路は、検波された前記データ列からパイロットシンボルが連続して所定の回数検出された場合に、同期の確立状態を示す同期信号を出力することを特徴とする請求項１に記載のパス検出装置。
【請求項３】
前記同期検出回路は、前記パイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護状態を示す同期信号を出力することを特徴とする請求項２に記載のパス検出装置。
【請求項４】
拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出方法であって、
単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう処理と、
検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する処理と、
前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力する処理と、
前記選択信号に基づいて前記相関計算処理の前記サンプリングレートを切り替える処理と
を有することを特徴とするパス検出方法。
【請求項５】
前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して所定の回数以上検出された場合に、同期の確立を示す同期信号を出力することを特徴とする請求項４に記載のパス検出方法。
【請求項６】
前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護を示す同期信号を出力することを特徴とする請求項５に記載のパス検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、拡散符号を用いてデータを送信するＣＤＭＡ方式の無線通信におけるパス検出装置及び方法に関する。
【０００２】
【従来の技術】
図８は、従来技術によるＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式の無線通信におけるパス検出装置の一構成を示したブロック図である。この図においてパス検出装置は相関器３、加算器５、メモリ６、パス検出回路７及びフィンガー回路８から構成されている。上記構成による従来技術のパス検出装置の動作について、図９に示したフローチャートを参照しながら説明する。
まず、加算器５は、加算カウンタｉの値を「０」、メモリ６の内容をクリアにし、初期化する（ステップＣ０）。相関器３は、データ列が入力されると（ステップＣ１）、入力されたデータ列に対して相関処理を行なう（ステップＣ３）。加算器５は、相関器３から出力された相関結果をメモリ６の値に加算し（ステップＣ５）、加算カウンタｉが所定の加算回数「Ｎ１」に達したかどうかを判断する（ステップＣ５ａ）。「Ｎ１」に達した場合には（ＹＥＳ）、加算器５はステップＣ０と同様に初期化し、加算結果を出力する（ステップＣ６）。一方、加算カウンタｉの値が「Ｎ１」に達していない場合には（ＮＯ）、加算器５は加算カウンタｉの値を１つ増加させ、加算結果をメモリ６に保存する（ステップＣ７）。
パス検出回路７は、加算器５から出力された加算結果を使用し、以下の手順によりパス検出処理を行なう。まず、上記加算結果をレベルの高い順にソート処理を行ない（ステップＣ８）、規定のレベルに満たないピークを削除する閾値処理を行なう（ステップＣ９）。そして、確度の高いピークを抽出する保護処理を行ない（ステップＣ１０）、フィンガー回路８へ通知するパス情報を作成する。
フィンガー回路８は、通知されたパス情報に従い入力されたデータ列のＲＡＫＥ合成処理を行なう（ステップＣ１１）。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、検波されたデータ列の同期状態のフィードバックやパス検出の速度を可変する回路構成を有していないので、パスの初期捕捉中など、高速にパス検出を行なう必要がある状況に対応することができなかった。
【０００４】
本発明は、上記問題点に鑑みてなされたもので、パス検出の速度が優先される状況においてより高速にパス検出を行なうことのできるパス検出装置及び方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出装置であって、単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう複数の相関器と、検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する同期検出回路と、前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力するサンプリングレート選択回路と、前記選択信号に基づいて前記データ列を入力する相関器を切り替える切替手段とを具備することを特徴とする。
請求項２に記載の発明は、請求項１に記載の発明において、前記同期検出回路は、検波された前記データ列からパイロットシンボルが連続して所定の回数検出された場合に、同期の確立状態を示す同期信号を出力することを特徴とする。
請求項３に記載の発明は、請求項２に記載の発明において、前記同期検出回路は、前記パイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護状態を示す同期信号を出力することを特徴とする。
【０００６】
請求項４に記載の発明は、拡散符号を用いて送信データを伝送するＣＤＭＡ方式の無線通信におけるパス検出を行なうパス検出方法であって、単位時間あたりに相関演算できるデータ量が等しく、拡散符号のチップレートに対して異なるサンプリングレートにより、入力されたデータ列と拡散系列との相関計算を行なう処理と、検波された前記データ列の同期状態を検出し、該同期状態に応じた同期信号を出力する処理と、前記同期信号に基づいて、相関演算を行う対象サンプルの時間幅が、同期確立状態では狭く、同期保護状態では中程度に、同期未確立状態では広くなるように、複数のサンプリングレートを選択し、対応する選択信号を出力する処理と、前記選択信号に基づいて前記相関計算処理の前記サンプリングレートを切り替える処理とを有することを特徴とする。
請求項５に記載の発明は、請求項４に記載の発明において、前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して所定の回数以上検出された場合に、同期の確立を示す同期信号を出力することを特徴とする。
請求項６に記載の発明は、請求項５に記載の発明において、前期同期信号の出力処理は、検波された前記データ列からパイロットシンボルが連続して検出される回数が所定の回数より少ない場合に、同期の保護を示す同期信号を出力することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の第１の実施形態について図面を参照して説明する。
図１は本実施の形態によるＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式の無線通信におけるパス検出装置の構成を示したブロック図である。この図において、本実施形態によるパス検出装置は、切替スイッチ１、１／２チップ精度（チップレートの２倍の精度）のサンプリングレートを有する相関器３、１チップ精度（チップレートと同精度）のサンプリングレートを有する相関器４、加算器５、メモリ６、パス検出回路７、フィンガー回路８、同期検出回路９及び、サンプリングレート選択回路１０から構成される。このパス検出装置では、入力されたデータ列の同期状態に応じて精度の違う相関器３と又は相関器４を選択してパス検出を行なう。
【０００８】
切替スイッチ１は、サンプリングレート選択回路１０から入力された選択信号に従い、データ列を相関器３に入力するか相関器４へ入力するかを切り替える。
相関器３は、１／２チップ精度のサンプリングレートにより、入力データ列と、パイロットシンボルなる特定の信号パターンを既知の拡散符号で拡散した拡散系列との相関計算を行ない、相関結果を出力する。
一方、相関器４は、１チップ精度のサンプリングレートで相関器３と同様に相関計算を行ない、相関結果を出力する。ここで、相関器３と相関器４が単位時間あたりに相関計算できるデータ量は等しいものとする。相関器４は相関器３の１／２の精度のサンプリングを行ない、同一の時間幅に入力されるデータ列の１／２のデータ量の相関計算しか行なわない。従って、相関器４は相関器３に対し、単位時間当りに相関計算を行なえるパス検出の時間幅（窓幅）が２倍になる。
【０００９】
図２は、相関器３及び相関器４の入力データ列に対する相関結果の一例を示した図である。ここでは、時間幅Ｗ１＝４チップ，時間幅Ｗ２＝８チップでありとし、Ｗ１とＷ２の間には、次に示す（１）式の関係が成立する。
Ｗ１×２＝Ｗ２  ・・・  （１）
この図において、相関器３が単位時間毎に出力する相関結果のポイント数は「８」で、その時間幅は「Ｗ１」である。一方、相関器４が単位時間毎に出力する相関結果のポイント数は相関器３と同様「８」であるが、その時間幅は「Ｗ２」である。即ち、相関器４は相関器３と比べて、単位時間に出力するポイント数は等しく、相関結果の対象となる入力データ列の時間幅が２倍である。これにより、相関器４はパス検出を相関器３の２倍の速度で行うことができる。
【００１０】
加算器５は、指定された加算回数分、相関器３又は相関器４から出力された相関結果を累積加算し、その加算結果をメモリ６に格納する。
パス検出回路７は、加算器５の加算結果のレベルを所定の閾値により判定し、該閾値以上の確度の高いパスを抽出してフィンガ回路８へ通知するパス情報を作成する。
フィンガ回路８は、通知されたパス情報に従い、入力データ列に挿入されているパイロットシンボルの振幅と位相情報を用いて、入力データ列の検波及びＲＡＫＥ合成を行なう。
同期検出回路９は、フィンガー回路８から出力される検波されたパイロットシンボルを所定の閾値により判定し、該閾値以上のパイロットシンボルが連続して所定の回数検出された場合には同期が確立したと判断して同期確立信号（同期信号）を出力する。
サンプリングレート選択回路１０は、同期検出回路９から同期確立信号が出力された場合には相関器３を、同期確立信号が出力されない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する。
【００１１】
次に、本実施形態の動作について図３、図４を参照して説明する。
まず、加算器５は加算カウンタｉの値とメモリ６の初期化（ｉ＝０，メモリ６のクリア）を行い、又、同期検出回路９は同期カウンタｎの値の初期化（ｎ＝０）をそれぞれ行う（ステップＡ０）。このとき、パス検出装置にデータ列は入力されておらず、同期検出回路９から同期確立信号は出力されない。従って、サンプリングレート選択回路１０は同期が確立していないと判断して相関器４を選択し（ステップＡ１８）、切替スイッチ１に対して相関器４の選択信号を出力している。
【００１２】
本パス検出装置にデータ列が入力されると（ステップＡ１）、当該データ列は、上記選択信号に基づく切替スイッチ１の動作により相関器４へ入力され。相関器４は、時間幅Ｗ１チップ分の上記データ列に対する相関計算を行ない、相関結果を出力する（ステップＡ４）。加算器５は、相関器４から出力された相関結果をメモリ６の値に加算し（ステップＡ５）、加算カウンタｉが所定の加算回数「Ｎ１」に達したかどうかを判断する（ステップＡ５ａ）。「Ｎ１」に達した場合には（ＹＥＳ）、加算カウンタｉおよびメモリ６の内容を初期化し、メモリ６に保存された加算結果を出力する（ステップＡ６）。パス検出回路６は、加算器５から出力された加算結果を、そのピークレベルの高い順にソートし（ステップＡ８）、規定の閾値に満たないピークのデータを削除する閾値処理を行ない（ステップＡ９）、さらに保護処理により確度の高いピークのデータ抽出を行ない、フィンガー回路８へ通知するパス情報を作成する（ステップＡ１０）。なお、ステップＡ５ａで「ＮＯ」の場合には、加算カウンタｉを１つ増加させ、加算結果をメモリ６に保存し（ステップＡ７）、ステップＡ１の処理に戻る。フィンガー回路８は、通知されたパス情報に従い入力されたデータ列のＲＡＫＥ合成処理を行ない（ステップＡ１１）、検波データを生成する。生成された検波データは、本パス検出装置に接続する図示しない後段の装置へ出力される。データ列が入力され続ける間、パス検出装置はステップＡ１〜Ａ１１の動作を繰り返す。
【００１３】
ところで、上記生成された検波データは後段に出力される一方で同期検出回路９に入力される。同期検出回路９は、検波データのパイロットシンボルと、既知のパイロットシンボルのパターンを比較し、正しいパイロットシンボル数が規定の閾値（Ｎ２）以上かどうかを判断する（ステップＡ１１ａ）。「Ｎ２」以上の場合には（ＹＥＳ）、同期カウンタｎを１つ増加させ（ステップＡ１２）、同期カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを判断し（ステップＡ１２ａ）、「Ｎ３」以上の場合には（ＹＥＳ）、同期確立信号を出力し（ステップＡ１５）、「Ｎ３」未満の場合には（ＮＯ）、同期検出処理を終了する。なお、ステップＡ１０ａで「ＮＯ」の場合には、同期カウンタｎを初期化して（ｎ＝０）同期検出処理を終了する（ステップＡ１３）。サンプリングレート選択回路１０は、同期検出回路９からの出力信号を判断し（ステップＡ１５ａ）、同期確立信号を検出した場合には相関器３を、当該同期確立信号を検出しない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する（ステップＡ１７，Ａ１８）。この選択信号に基づいて切替スイッチ１は、使用する相関器（相関器３又は相関器４）を切り替える（ステップＡ１８ａ）。
【００１４】
このように、パスの検出の開始時には１チップ精度の低速のサンプリングレートの相関器４を用いてパス検出を行なうことで、より高速にパスを検出することが可能になり、又、同期検出回路９から同期確立信号が出力された場合に１／２チップ精度の相関器３を用いたパス検出に切り替えることで精度の高いパス検出を行なうことが可能になる。これにより、通信状況に応じて精度又は速度を優先した適切なパス検出を行なうことができる。
【００１５】
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。
図５は本実施の形態によるパス検出装置の構成を示したブロック図であり、上述の第１に実施形態の構成に対して１／４チップ精度（チップレートの４倍の精度）のサンプリングレートの相関器２が更に付加されている点が異なる。また、切替スイッチ１ａ、同期検出回路９ａ及びサンプリングレート選択回路１０ａの機能が一部異なっている。
【００１６】
相関器２は、１／４チップ精度のサンプリングレートで相関器３及び相関器４と同様に入力されたデータ列の相関計算を行なうもので、単位時間あたりに相関計算できるデータ量は相関器３及び相関器４と等しいものとする。
相関器２と相関器３並びに相関器４のそれぞれが単位時間当りに相関計算を行なうことのできるパス検出の時間幅（窓幅）には、（１）式と同様に次式の関係が成立する。
Ｗ１ａ×４＝Ｗ２ａ×２＝Ｗ３ａ  ・・・  （２）
但し、Ｗ１ａは相関器２、Ｗ２ａは相関器３、Ｗ３ａは相関器４における窓幅とする。このように、相関器２は相関器４の４倍の精度でサンプリングを行なうため、パス検出の時間幅は相関器４の１／４になる。
【００１７】
切換スイッチ１ａは選択信号に基づいて相関器３と相関器４に加えて相関器２の切り替えを行なう。
同期検出回路９ａは、図１の同回路９の機能に加えて、フィンガー回路８から出力される検波されたパイロットシンボルが連続して検出される回数が所定の回数以下の場合には、同期の保護状態と判断し、同期保護信号（同期信号）を出力する。
サンプリングレート選択回路１０ａは、図１の同回路１０に加えて、同期検出回路９ａから同期確立信号が出力された場合には相関器２を選択し、対応する選択信号を出力し、同期保護信号が出力された場合には相関器３を選択し、対応する選択信号を出力する。
なお、上記以外の構成は図１の第１の実施形態と同一であり、同一の符号を付して説明は省略する。
【００１８】
次に、本実施形態の動作について図６、図７を参照して説明する。
まず、図３のステップＡ０と同様に加算カウンタｉの値とメモリ６、同期カウンタｎの値をそれぞれ初期化する（ステップＢ０）。また、このときパス検出装置にデータ列は入力されていないので、同期検出回路９ａから同期確立検出信号は出力されず、サンプリングレート選択回路１０ａは相関器４を選択し（ステップＢ１８）、切替スイッチ１ａに対して相関器４の選択信号を出力している。
【００１９】
パス検出装置にデータ列が入力されると（ステップＢ１）、当該データ列は、図３のステップＡ４〜ステップＡ１１ａと同様に処理され（ステップＢ４〜ステップＢ１１ａ）、同期検出回路９ａにおいて同期カウンタｎの値が同期保護段数（Ｎ３）以上かどうかを判断する（ステップＢ１２ａ）。同期カウンタｎの値が「Ｎ３」以上の場合には（ＹＥＳ）、図４のステップＡ１５と同様に同期確立信号を出力し（ステップＢ１５）、「Ｎ３」未満の場合には（ＮＯ）、同期保護信号を出力する（ステップＢ１４）。サンプリングレート選択回路１０ａは、同期検出回路９から出力される同期信号の判断を行ない（ステップＢ１５ａ）、同期確立信号を検出した場合には相関器２を、同期保護信号を検出した場合には相関器３を、上記何れの信号も検出しない場合には相関器４をそれぞれ選択し、対応する相関器の選択信号を出力する（ステップＢ１６〜Ｂ１８）。この選択信号に基づいて切替スイッチ１ａは、使用する相関器（相関器２〜相関器４）を切り替える（ステップＢ１８ａ）。
【００２０】
このように、同期検出回路９ａから出力される信号に基づいて相関器２〜相関器４を切り替え、同期の確立状態（同期確立、保護、未確立）に応じて、低速・高精度、中速・中精度又は高速・低精度の相関計算を行なうことにより、精度と速度の要求に対するバランスのとれた最適なパス検出を行なうことができる。
また、本発明は上述した第１又は第２の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々変更できることは勿論である。例えば、本実施形態では相関器のサンプリングレートがチップレートの１倍，２倍又は４倍の場合について説明しているが、必要な精度と速度の要求に応じて適宜変更してもよい。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、異なるサンプリングレートの相関器を複数備え、使用する相関器が検波データの同期状態に応じて同期検出回路から出力される同期信号に応じて切り替えるようにしたので、発呼直後のパスの初期捕捉中や、パスを見失った場合など、同期の確立していない時には、低精度のサンプリングレートの相関器を使用して、単位時間あたりで出力するパス検出の窓幅を増やし、必要なパス検出範囲全体をパス検出するのにかかる時間を低減することができ、より高速にパスを捕捉することができる。
【００２２】
また、検波データから所定の回数連続してパイロットシンボルを検出された場合に、同期検出回路から同期の確立を示す同期信号を出力されるようにすることで、偶然に検出されたパイロットシンボルによって同期の確立を判断することを防ぎ、より確実に同期の確立を検出することができる。
【００２３】
更に、検波データから連続して検出されるパイロットシンボルが所定の回数より少ない場合に、同期検出回路から同期の保護を示す同期信号が出力されるようにすることで、より同期の確立状態をより細かく検出することが可能になり、当該同期状態に応じてより適切なサンプリングレートの相関器を用いてパス検出を行なうことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるパス検出装置の構成を示すブロック図である。
【図２】相関器３及び相関器４の入力データ列に対する相関結果の一例を示した図である。
【図３】第１の実施形態の動作を示すフローチャートである。
【図４】第１の実施形態の動作を示すフローチャートである。
【図５】本発明の第２の実施形態によるパス検出装置の構成を示すブロック図である。
【図６】第２の実施形態の動作を示すフローチャートである。
【図７】第２の実施形態の動作を示すフローチャートである。
【図８】従来技術によるパス検出装置の構成を示すブロック図である。
【図９】従来技術の動作を示すフローチャートである。
【符号の説明】
１、１ａ  切替スイッチ（切替手段）
２、３、４、相関器
９、９ａ  同期検出回路
１０、１０ａ  サンプリングレート選択回路
【図１】
0003551152.tif 000002
【図２】
0003551152.tif 000003
【図３】
0003551152.tif 000004
【図４】
0003551152.tif 000005
【図５】
0003551152.tif 000006
【図６】
0003551152.tif 000007
【図７】
0003551152.tif 000008
【図８】
0003551152.tif 000009
【図９】
0003551152.tif 000010