(57)【特許請求の範囲】
【請求項１】
質問機（１０００）から供給される電力によって作動される受動トランスポンダ（１００）であって、
アンテナ（１９）、
前記質問機から前記トランスポンダがコマンドを受信してプログラムモードとなる時に、前記アンテナを介して前記質問機から受信されたデータを記憶するための記憶手段（２５）、及び
前記アンテナを介して前記質問機から供給される前記電力によって発生された電圧レベルが前記記憶手段が前記データを記憶するために十分高いレベルにあることを、前記アンテナを介して前記質問機に示す電圧レベル通知手段（１３）から成ることを特徴とする前記受動トランスポンダ。
【請求項２】
前記電圧レベル通知手段が、質問機に送信されるプリアンブルを位相変調することによって、前記電圧レベルが、プログラムのために前記十分高いレベルにあることを前記質問機に通知することを特徴とする請求項１記載の受動トランスポンダ。
【請求項３】
前記データが、識別データであることを特徴とする請求項１記載の受動トランスポンダ。
【請求項４】
前記データが、測定データと既知データとの間のオフセット値である請求項１記載の受動トランスポンダ。
【請求項５】
前記記憶手段がＥＥＰＲＯＭであることを特徴とする請求項１記載の受動トランスポンダ。
【請求項６】
前記受動トランスポンダに質問機から電力が供給される時、前記受動トランスポンダは、デフォルトで読出しモードであり、この読出しモードにおいて、前記記憶手段に記憶される前記データが、前記トランスポンダからアンテナを介して質問機に送信されることを特徴とする請求項１記載の受動トランスポンダ。
【請求項７】
前記受動トランスポンダが、タイミングサイクルを有し、前記トランスポンダが、デフォルトで、読出しモードであり、前記質問機が前記タイミングサイルの所定の時間に所定数のパルスを送信しない場合は、前記受動トランスポンダが、プログラムモードに入らないことを特徴とする請求項１記載の受動トランスポンダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は受動トランスポンダに関し、特に製造完了（および被移植体への挿入）の後に再プログラムが可能でかつそれが埋め込まれた被移植体の特性を監視するために利用され、とりわけ動物およびその特性を識別するための受動トランスポンダに関する。
【０００２】
【従来の技術】
トランスポンダおよび走査器システムは、この技術分野で良く知られたものである。これらのシステムには、受動トランスポンダに対し信号を送受信する質問機が含まれる。そのような利用の一例が動物に移植されたトランスポンダである。米国特許Ｎｏ．  ５，２５２，９６２  は、それが埋め込まれる動物の同定に対応する識別コードを格納することのできる一度プログラム可能なＥＥＰＲＯＭを説明している。また、ＥＥＰＲＯＭ等を利用するトランスポンダを再プログラムすることが知られている。しかし、これらの従来技術のトランスポンダは、適正なプログラミングを確実にするために質問機に情報を殆どまたは全く提供しないことから、完全に満足なものとはいえない。したがって、動物の同定等の意図した利用において、トランスポンダが、データが各トランスポンダにおいて適正に格納、変更または消去されていることを質問機に対して確実に示すことができなかった。
また、これまでに、それが移植される動物の体温を測定するために設計された回路機構を有するトランスポンダが存在した。米国特許Ｎｏ．５，２５２，９６２において説明されたそのようなアナログ回路の１つは正確ではなかった。
【本発明が解決しようとする課題】
したがって、従来技術の欠点を解消し、プログラムされるために十分な電力を受けているか否かを質問機に対して示すことのできる受動トランスポンダを提供することが望ましい。
したがって、本発明の目的は、改良された受動トランスポンダを提供することにある。
本発明の別の目的は、トランスポンダをプログラムするために充分な電力を受けとっていることを示すための情報を質問機に供給することのできる再プログラム可能な受動トランスポンダを提供することにある。
【０００３】
本発明の別の目的は、プログラムモードに入るために符号化されたコマンドを必要とする回路機構を提供し、したがって間違ったプログラミングを防ぐことにある。
【０００４】
本発明のさらに別の目的および効果のあるものは自明であり、またあるものは本明細書から明らかとなる。
【０００５】
【課題を解決するための手段】
一般的にいって、本発明にしたがったトランスポンダは、トランスポンダに電力を供給する入力信号を受けるアンテナを含み、この信号が信号源からのデータおよびコマンドも含んでおり、また信号源へ出力信号を送信することもできる。また、このトランスポンダは、信号源からトランスポンダによって受信されたデータを格納する記憶装置も含んでおり、トランスポンダは、トランスポンダから信号源へ情報を出力するＲＥＡＤモード、または記憶装置が入力信号に含まれる情報に応答してデータを格納するＰＲＯＧＲＡＭＭＩＮＧモードで動作する。また、このトランスポンダは、入力信号の完全性を示すために出力信号を変化するインテグリティ手段を含む。
【０００６】
入力信号の完全性を示すための出力信号の変化は、具体的には、プリアンブルの位相を変えることにより行われる。
更に、スパイクノイズ等によりトランスポンダが不当にプログラムされることを防ぐために、所定の時間内に或る数の入力信号（パルス）を受信することが好ましい。
【０００７】
【発明の実施の形態】
本発明のより完全な理解のために、以下において図面と関連させて説明をする。
まず、その全体を１００で示す移植可能な受動トランスポンダ（「トランスポンダ」）のブロック図である図１について説明する。トランスポンダ１００は、例えばげっ歯類等の実験動物の皮膚の下に置くことができる。
典型的な実施例においては、トランスポンダ１００は、本願に一体に組み込まれる米国特許Ｎｏ．  ４，７３０，１９８  により当技術分野において一般的に知られる誘導結合を介して、図１４に示すように質問機１０００と通信している。質問機１０００は、本願に一体に組み込まれる１９９０年１０月２９日に出願の出願  Ｓｅｒｉａｌ  Ｎｏ．  ０７／６０５，０４９において開示されるような構造を備えている。選択された周波数における信号を、単コイルアンテナ１９を介して質問機から受けとる。この周波数がトランスポンダのＭＡＳＴＥＲＣＬＯＣＫ周波数である。ここで説明する典型的な実施例においては、ＭＡＳＴＥＲＣＬＯＣＫ周波数は約３６４Ｋｈｚ  である。信号源の波形は、トランスポンダに送られるデータおよび制御情報も含むことができる。
【０００８】
トランスポンダ１００は、質問機からの充分な電力レベルの信号がトランスポンダ１００によって受けとられるまでＯＦＦ状態のままである。手に持たれる装置とすることのできる質問機は、質問機とトランスポンダとの距離に合わせてトランスポンダへの信号レベルを制御する調節可能な励振器も含むことができる。質問機が充分な電力の信号をトランスポンダ１００に送信すると、トランスポンダはＯＮ状態にされ、質問機にデータを送信するかまたは質問機からデータを受けとることができる。以下において詳細に説明するように、データの受信および格納は、データの格納を可能にする十分な電圧レベルの信号をトランスポンダ１００が受信したことを示す信号をトランスポンダが質問機に送り返しかつ質問機がプログラムモードに入るためのコマンドによって応答した後にのみ可能である。以下において説明するように、トランスポンダ１００は、ＲＥＡＤモードにおいて質問機にデータを送信し、ＰＲＯＧＲＡＭモードにおいて質問機からのデータを格納する。
図１の理解を容易にするために、最初は、トランスポンダ１００を、トランスポンダ１００がプログラムされた後かつユーザによって選択された識別コードが電気的に消去可能なプログラム可能固定記憶装置２５（ＥＥＰＲＯＭ２５）に格納された後について説明する。
【０００９】
図１において、質問機と通信しかつそれから電力を受けるために単アンテナ１９が設けられている。適切な電力レベルの信号を受けとると、トランスポンダ１００はＯＮになり、読み出しモードに入り、質問機にデータを送信する。アンテナ１９からの信号は、電力および情報検出回路２１に送られる。この電力および情報検出回路は、全波ブリッジ整流器を含んでいる。検出器２１は、トランスポンダ１００のための直流電力を供給し、ＰＲＯＧＤＡＴＡ信号がそこから設定される信号のエンベロープを検出し、アンテナ１９によって受信された信号の半波整流部分を調整することによってＭＡＳＴＥＲＣＬＯＣＫ信号を生成する。また、検出回路２１は、トランスポンダの適正な動作のために求められる必要な過電圧防護およびレベル基準も含んでいる。ＰＲＯＧＤＡＴＡ信号はモードデコーダ回路２７に印加される。ＰＲＯＧＤＡＴＡ信号によって搬送されるデータによって、トランスポンダはＲＥＡＤモードのままでいるか、または付属するＰＲＯＧＭＯＤＥおよび反転ＰＲＯＧＭＯＤＥ信号を出力することによってＰＲＯＧＲＡＭモードにされる。
分割器７０ａ，７０ｂ（図２）を含むアドレスおよびタイミングジェネレータ２３は、電力および情報検出回路２１から３６４ＫＨｚのＭＡＳＴＥＲＣＬＯＣＫ信号を受けとり、分割器７０ａおよび７０ｂおよび付随する論理ゲートを介していくつかのタイミングおよびアドレス信号を生じる。ＴＲＡＮＳＭＩＴＣＬＯＣＫおよびＲＥＣＥＩＶＥＣＬＯＣＫが分割器７０ａにおいて生じ、共にＭＵＸ７０に供給され、ＭＵＸ７０は、ＰＲＯＧＭＯＤＥおよび反転ＰＲＯＧＭＯＤＥ線の状態に基づいて、分割器７０ｂへの入力並びにＲＣＶ／ＸＭＩＴクロック線を介して他のブロックへの入力としてＴＲＡＮＳＭＩＴＣＬＯＣＫまたはＲＥＣＥＩＶＥＣＬＯＣＫを選択する。ＭＡＳＴＥＲＣＬＯＣＫ２分割及びＭＡＳＴＥＲＣＬＯＣＫ４分割信号も分割器７０ａにおいて生じ、質問機に送り返されるデータを符号化するために位相変調器１５によって用いられる同相の９１ＫＨｚ  信号および位相はずれの（９０度位相を外れた）９１ＫＨｚ  を生じるために用いられる。その入力がＲＥＣＥＩＶＥＣＬＯＣＫまたはＴＲＡＮＳＭＩＴＣＬＯＣＫである分割器７０ｂのＡ０  −Ａ３  出力は、アドレスバス２８を介してＥＥＰＲＯＭ２５のバイトを順次にアドレス指定するために用いられる。ビットアドレス信号Ａ−１からＡ−３  信号も分割器７０ｂの出力であり、各バイトの１番目および８番目のビットおよびＥＥＰＲＯＭ２５のバイト１５に格納されたデータの最初の４ビットを送信できたが実際にはプリアンブルに置換されている時間期間を定義する。
【００１０】
ユニバーサルシフトレジスタ１１が描かれている図１に再び戻って説明をする。シフトレジスタ１１は、ＲＥＡＤモード中における出力のためにデータバス３０からデータを受けとる。アドレスおよびタイミングジェネレータ２３は、シフトレジスタ１１にＰＡＲＬＯＡＤ信号を印加する。ＰＡＲＬＯＡＤ信号が“Ｈ”であり、かつＴＲＡＮＳＭＩＴＣＬＯＣＫ信号が８ビットシーケンスの第１ビット中において“Ｌ”から“Ｈ”に遷移する場合、ＥＥＰＲＯＭ２５からの格納データまたはバッファ９またはデータマルチプレクサ９ａを介しての（以下で説明する）温度データがデータバス３０に乗せられる。ＲＥＡＤモード中において、シフトレジスタ１１は、プリアンブルジェネレータおよびマンチェスタエンコーダおよびプリアンブルジェネレータ１３（エンコーダおよびプリアンブルジェネレータ１３）にデータを順次に出力する。エンコーダおよびプリアンブルジェネレータ１３は、ＰＲＯＧＤＡＴＡ信号、ＴＲＡＮＳＭＩＴＣＬＯＣＫ信号および分割ＴＲＡＮＳＭＩＴＣＬＯＣＫ信号に応答して、シフトレジスタ１１から受けとった直列データを符号化し、プリアンブルを生成し、プリアンブルおよびマンチェスタ符号化されたデータを位相変調器１５に出力する。
【００１１】
位相変調器１５は、アドレスおよびタイミングジェネレータ２３からのＭＡＳＴＥＲＣＬＯＣＫ／２信号およびＭＡＳＴＥＲＣＬＯＣＫ／４信号を用いて、送信データ線に出現するデータを符号化するために必要な同相信号および位相はずれ信号を生成する。この線上のデータがマルチプレクサ（図６点線内）を介して適切な同相または位相はずれ信号を選択するのにしたがって位相変調器１５において位相符号化が起きる。位相変調器１５は、位相符号化されたデータをインピーダンス変調器１７に対して出力する。
インピーダンス変調器１７は、アンテナ１９から受けとった信号および位相変調されてマンチェスター符号化されたデータによって決定されるタイミング間隔においてアンテナに負荷抵抗を選択的にかけることによって、アンテナ１９の皮相インピーダンスを変調する。アンテナ１９にかかる変化する負荷インピーダンスが、質問機によって受信信号として感知されるところのものである。
サーミスタ１は、温度に応答してその抵抗が変化する。サーミスタ１によって制御される変換器３は、出力信号ＴＥＭＰＲＥＱを出力する。温度・周波数変換器３（変換器３）からのＴＥＭＰＦＲＥＱ信号の周波数は、サーミスタ１によって感知された温度の関数である。温度クロック−マスタクロックセレクタ５は、最初の入力として、データシーケンスジェネレータ２６からのＴＥＭＰＥＮＡＢＬＥ信号、ＰＲＯＧＭＯＤＥ信号またはＭＡＳＴＥＲＣＬＯＣＫ信号およびＴＥＭＰＦＲＥＱ信号を受けとる。セレクタ５は、これらの信号のうちどれが支持されるかバイナリカウンタ７に選択する。典型的な実施例において、ＲＥＡＤモードでは、カウンタ７は、ＥＥＰＲＯＭからの最初の１４バイトが質問機に送信されている間に変換器３の出力（ＴＥＭＰＦＲＥＱ）において生成されたＴＥＭＰＣＬＯＣＫ信号における正方向への遷移をカウントする。上述したように、バッファ９およびデータマルチプレクサ９ａは、カウンタ７の温度データをデータバス３０に選択的に結合する。やはり上述したように、データバス３０上の温度データは、シフトレジスタ１１に並列にロードされ、それからマンチェスターエンコーダおよびプリアンブルジェネレータ１３へ直列に出力される。
【００１２】
データシーケンスジェネレータ２６は、ＲＥＡＤモードの送信サイクルにおいて、ＥＥＰＲＯＭ２５に格納された情報（ＯＵＴＰＵＴＥＮＡＢＬＥ信号を介して）、プリアンブル（ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号を介して）および温度（ＴＥＭＰＥＮＡＢＬＥ信号を介して）をいつ質問機に送信するかを設定する。ＴＥＭＰＥＮＡＢＬＥ信号は、ＰＲＯＧＲＡＭモードでない場合に、温度クロック・マスタクロックセレクタ５を介して温度カウンタ７への入力を制御する。また、データシーケンスジェネレータ２６は、（バイト１６信号を介して）バイト１６を識別して、モードデコーダ２７の回路機構がトランスポンダをプログラムモードにするコマンドシーケンスを探すことを可能にし、ＥＥＰＲＯＭ２５に格納された１６番目のバイトのデータビット８がゼロでない場合にのみモードデコーダ２７がコマンドシーケンスを探すことを許可するＰＲＯＧＲＳＴ信号を設定する。
エンコーダおよびプリアンブルジェネレータ１３に入力されるＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号は、エンコーダ１３が、トランスポンダタイミングおよびＰＲＯＧＤＡＴＡ線上の電圧レベルが約３ボルトより上か下か、すなわちトランスポンダ１００をプログラムするのに十分か否かの両方を示す非マンチェスタ符号化プリアンブル信号を印加することを可能にする。トランスポンダ１００はＯＮであり続けるのに充分な電力を受けていることを条件として、それがプログラムモードにならない限りかつそれまではＲＥＡＤモードのままであり続ける。ＰＲＯＧＤＡＴＡ線上の所定のパルスシーケンスがトランスポンダ１００をＰＲＯＧＲＡＭモードにするが、しかし、信号電力レベルがＥＥＰＲＯＭ２５をプログラムするのに十分なものであることをトランスポンダが質問機に知らせない限りにおいては、このシーケンスを質問機から送るべきではない。ＰＲＯＧＤＡＴＡ線は、プログラムモードに入るコマンドが受信されたか否かを判定するためにシーケンスを復号するモードデコーダ回路２７に接続する。
【００１３】
ＰＲＯＧＲＡＭモードにおいて、ＰＲＯＧＤＡＴＡ線上に出現する質問機からのデータは、ＲＥＣＥＩＶＥＣＬＯＣＫ信号を用いてユニバーサルシフトレジスタ１１内にクロッキングされ、次に並列出力を、データバス３０およびＥＥＰＲＯＭ２５の入出力線（ｄ０−ｄ７）に出力する。ユニバーサルシフトレジスタ１１のクロック信号はＲＣＶ／ＸＭＩＴ線上の信号であり、トランスポンダ１００がＰＲＯＧＲＡＭモードにある場合にＭＵＸ７０（図２）によって選択される。８ビットのデータがデータバス３０に現れると、アドレスおよびタイミングジェネレータ２３は、ＷＲＩＴＥＥＮＡＢＬＥ信号をプログラミングタイミングジェネレータ８０に出力する。
プログラミングタイミングジェネレータ８０は、ＷＲＩＴＥＥＮＡＢＬＥ信号に応答して、ＥＥＰＲＯＭ２５に信号を供給してそこにおける書き込みサイクルのタイミングを制御する。書き込みサイクル中において、ＥＥＰＲＯＭ２５の通信中を示す出力は、ＭＡＳＴＥＲＣＬＯＣＫ入力を取り除き、したがってＲＥＣＥＩＶＥＣＬＯＣＫを止め、ＥＥＰＲＯＭアドレスが変化するのを防ぐことによってアドレスおよびタイミングジェネレータ２３の分割器７０を不能にする。また、書き込みサイクル中に、やはりＭＡＳＴＥＲＣＬＯＣＫおよびＴＥＭＰＦＲＥＱを受けている温度クロック−マスタクロックセレクタ５は、ＭＡＳＴＥＲＣＬＯＣＫを、ＥＥＰＲＯＭ２５へのデータの書き込みのためのタイミング関数を設定するカウンタ７への入力として選択する。各バイトがＥＥＰＲＯＭ２５に書き込まれた後に、クリーンアップ回路９０を設けて、ＭＡＳＴＥＲＣＬＯＣＫおよびＥＥＰＲＯＭ２５からの通信中信号（図２）に応答して、ＥＥＰＲＯＭ２５がデータの次のバイトを受けとることを可能にする。
【００１４】
ＲＥＡＤ  ＭＯＤＥ
トランスポンダ１００は電力を供給されると、ＲＥＡＤモードにデフォルトする。したがって、充分な電力を受けるとすぐに、かつトランスポンダ１００がＲＥＡＤモードにある間に、トランスポンダ１００は、トランスポンダが埋め込まれた動物の体温、通常は動物に対する同定データであるＥＥＰＲＯＭ２５に格納されたデータ、およびトランスポンダ１００によって受けられた電圧レベルを示しかつ質問機のためのタイミング基準を設定するプリアンブルの３つの全く別のタイプのデータを送信することになる。質問機によって送信される信号がトランスポンダに十分な電力を供給しかつＰＲＯＧＲＡＭモードに入るコマンドが質問機から送られてこない限りにおいては、トランスポンダ１００によるこのデータ（プリアンブル、温度データ、識別データ）の送信が継続的に繰り返される。
好ましい実施例においては、プリアンブルに温度データが続き、その後にＥＥＰＲＯＭ２５に格納された識別データが続く。温度データは、トランスポンダが埋め込まれた動物の体温を知らせる情報を含んでいる。その後、トランスポンダがプログラムモードにされるかまたはトランスポンダによって受けとられる電力が不十分なものとなるまで、このデータストリーム全体が継続的に繰り返される。
【００１５】
再び図２において、上記のデータを質問機に送信するトランスポンダ１００の回路機構を詳細に説明する。各種のクロック信号を設定するのは、アドレスおよびタイミングジェネレータ２３の機能である。アドレスおよびタイミングジェネレータ２３は、電力および情報検出回路２１からの３６４ＫＨｚＭＡＳＴＥＲＣＬＯＣＫ信号およびＥＥＰＲＯＭ２５からのＢＵＳＹ信号を受信し、Ｂｕｓｙ信号のない場合に、ＭＡＳＴＥＲＣＬＯＣＫを分割器７０ａに出力するＯＲゲート２４０を含んでいる。分割器７０ａおよび７０ｂおよびＭＵＸ７０は、いくつかのタイミングおよびアドレス信号を生じる。ＴＲＡＮＳＭＩＴＣＬＯＣＫおよびＲＥＣＥＩＶＥＣＬＯＣＫ信号は分割器７０Ａにおいて生じ、共にＭＵＸ７０に入力され、ＭＵＸ７０が、ＴＲＡＮＳＭＩＴＣＬＯＣＫまたはＲＥＣＥＩＶＥＣＬＯＣＫを、分割器７０ｂへの入力並びにＰＲＯＧＭＯＤＥに応答して他のブロックへの入力として選択する。ＭＡＳＴＥＲＣＬＯＣＫ／２およびＭＡＳＴＥＲＣＬＯＣＫ／４信号も分割器７０ａにおいて生じ、質問機に送り返されるデータを符号化するために第１信号位相変調器１５によって第１の９１ＫＨｚ信号、および９０度位相はずれの第２の９１ＫＨｚを生成するために用いられる。その入力がＲＥＣＥＩＶＥＣＬＯＣＫまたはＴＲＡＮＳＭＩＴＣＬＯＣＫであるところの分割器７０ｂのＡ０  −Ａ３  出力は、アドレスバス２８を介してＥＥＰＲＯＭ２５のバイトを順次にアドレス指定するために用いられる。
【００１６】
また、アドレスおよびタイミングジェネレータ２３は、Ａ−１、Ａ−３およびＲＣＶ／ＸＭＩＴ線上の信号を入力として受けとり、ＳｅｌｅｃｔＢｉｔ８信号を生成するＡＮＤゲート２４６を含んでいる。ＡＮＤゲート２４４は、ＰＲＯＧＭＯＤＥ、ＰＲＯＧＤＡＴＡおよびＳｅｌｅｃｔＢｉｔ８信号を入力として受けとり、ＷＲＩＴＥＥＮＡＢＬＥ信号を生成する。ＡＮＤゲート２４２は、Ａ１  −Ａ３  信号を入力として受けとり、Ｂｉｔｌ信号を生成する。ＡＮＤゲート２４８は、反転ＰＲＯＧＭＯＤＥ信号およびＢｉｔｌ信号を受けとり、ＰＡＲＬＯＡＤ信号を生成する。このため、ビットアドレス信号Ａ１  乃至Ａ３  信号および分割器７０ｂの出力信号を用いて、各バイトの第１および第８ビットを識別する。適切なクロックは、ＰＲＯＧＭＯＤＥではなく反転ＰＲＯＧＭＯＤＥの状態に基づいてＭＵＸ７０によって選択される。
図１において、ＥＥＰＲＯＭ２５は、１６のアドレス指定可能なバイトを有することが好ましく、それぞれがアドレスバス２８、特に分割器７０ｂの出力信号および４つの高位ビットＡ０  −Ａ３  を介してアドレスおよびタイミングジェネレータ２３によってアドレス指定可能である。データシーケンスジェネレータ２６によって生成されるＯＵＴＰＵＴＥＮＡＢＬＥは、“Ｈ”になってＥＥＰＲＯＭ２５がそのデータを出力するのを可能にし、“Ｌ”の場合に、バッファ９およびマルチプレクサ９Ａからのデータと矛盾しないようにＥＥＰＲＯＭ２５の出力を三状態変化させる。好ましい実施例においては、アドレスおよびタイミングジェネレータ２３は、ＥＥＰＲＯＭ２５のアドレスを順次にアドレス指定する。ＲＥＡＤモードにおいてＥＥＰＲＯＭ２５の各アドレスがアドレス指定されると、そのアドレスに格納されていたデータがデータバス３０上に出力され、エンコーダおよびプリアンブルジェネレータ１３へシフトされる。次に、シフトレジスタ１１へのデータのローディングを説明する。
【００１７】
ＭＡＳＴＥＲＣＬＯＣＫの８クロックパルス終了の時点で、アドレスおよびタイミングジェネレータ２３からのＲＣＶ／ＸＭＩＴ信号線上に現れるＴＲＡＮＳＭＩＴＣＬＯＣＫの“Ｌ”から“Ｈ”への遷移によって、アドレスおよびタイミングジェネレータ２３からのＰＡＲＬＯＡＤ信号線上のハイレベルがユニバーサルシフトレジスタ１１内にクロッキングされるときに、バス３０上のデータがシフトレジスタ１１に並列にローディングされる。その後、シフトレジスタ１１のデータは、約１１Ｋｈｚ（ＭＡＳＴＥＲＣＬＯＣＫ／３２）のＴＲＡＮＳＭＩＴＣＬＯＣＫレートでエンコーダおよびプリアンブルジェネレータ１３に直列に出力される。
データシーケンスジェネレータ２６のＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号出力は、データバイト１５の最初の半分を送信することができた場合を示し、エンコーダおよびプリアンブルジェネレータ１３に、プリアンブルの４ビットを代わりに直列データストリーム内に挿入させる。このプリアンブルは、タイミング基準を設定し、かつ受信信号の電圧レベルを示す。次に、プリアンブルおよびプリアンブルをデータストリームに挿入するために必要な回路機構を説明する。
【００１８】
図８において、プリアンブルは実際のデータによって用いられるのと類似した態様で処理されるが、排他的ＯＲゲート２１０（図８）は実際のデータのために用いられるものの半分のクロック周波数を用い、実際にはＰＲＯＧＤＡＴＡ線であるゲート２００（図８）の出力をサンプリングし、この線がトランスポンダ１００によって受信された信号レベルを示すことから、質問機によって容易に検出可能である。特に、このプリアンブル部分は、ＴＲＡＮＳＭＩＴＣＬＯＣＫの２サイクルおいて１つの状態にとどまり、次に別の２クロックサイクルにおいて反対の状態にとどまる。
プリアンブルジェネレータおよびマンチェスタエンコーダは当技術分野においてよく知られたものであるが、背景説明として、マンチェスタエンコーダおよびプリアンブルジェネレータ１３は、直列データを、符号化されるデータの論理レベルによって、正または負の継続的な遷移に変換する。プリアンブルが“Ｈ”状態への遷移で開始されるか“Ｌ”状態への遷移で開始されるかは、トランスポンダによって受けとられた信号が約３ボルトを超えるか否かによって決まる。
次に、図８をさらに参照して、プリアンブルの生成を詳細に説明する。エンコーダおよびプリアンブルジェネレータ１３は、ＤＡＴＡ（シフトレジスタ１１から）およびＰＲＯＧＭＯＤＥ信号を入力として受けとるＯＲゲート２１２を有している。排他的ＯＲゲート２１６は、ＯＲゲート２１２の反転出力を第１の入力として、またＲＣＶ／ＸＭＩＴ線上の信号をそのもう１つの入力として受けとり、ゲートを通過した信号をＭＵＸ２１４に出力する。ＡＮＤゲート２００は、ＰＲＯＧＤＡＴＡ信号および反転ＰＲＯＧＭＯＤＥ信号を受けとり、排他的ＯＲゲート２１０への第１の入力信号を設定する。排他的ＯＲゲート２１０は、ＴＲＡＮＳＭＩＴＣＬＯＣＫ／２をその第２の入力として受けとり、ＭＵＸ２１４にプリアンブルを出力する。ＭＵＸ２１４は、ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号も受けとる。
【００１９】
シーケンス分割器２３によって出力されるＡ−２  信号は、ＥＥＰＲＯＭ２５の個別のアドレスがアドレス指定される時間期間の第１四半部分（２クロックサイクル）に対して“Ｌ”であり、かつ第２四半部分に対して“Ｈ”となる信号である。また、ＰＲＯＧＤＡＴＡが“Ｌ”の場合、排他的ＯＲゲート２１０の出力は、Ａ−２  の２サイクルに対して“Ｌ”であり、それから、Ａ−２  の２サイクルに対して“Ｈ”となる。反対に、質問機からの供給電圧が約３ボルトよりも高いときに起きるＰＲＯＧＤＡＴＡが“Ｈ”の場合、ＸＯＲゲート２１０によって出力されるプリアンブルは、Ａ−２  信号の２クロックサイクルに対して“Ｈ”であり、それから、Ａ−２  信号の２クロックサイクルに対して“Ｌ”となる。したがって、トランスポンダ１００の供給電圧が約３ボルトより低い場合、プリアンブルは“Ｌ”で始まり、“Ｈ”になる。トランスポンダ供給電圧が約３ボルトより高い場合、プリアンブルは“Ｈ”で始まり、“Ｌ”になる。このように、トランスポンダ１００は供給電圧を質問機に知らせ、したがって、質問機は、トランスポンダ１００における信号レベルがトランスポンダがＰＲＯＧＲＡＭモードに入るために十分な高さのものであるか否かを判定することができる。
【００２０】
ＯＲゲート２１２および排他的ＯＲゲート２１６の組み合わせが、マンチェスタ符号化されたデータストリームを、ＸＯＲゲート２１６の出力として生成する。ＭＵＸ２１４は、ＰＲＥＡＭＢＬＥＥＮＡＬＢＥ制御信号に応答して、マンチェスタ符号化したデータとプリアンブルとの間で選択をする。ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号が、“Ｌ”の場合、ＥＥＰＲＯＭ２５からのデータの最初の１４バイトの１つが、シフトレジスタ１１によって、すなわちＸＯＲゲート２１６の出力が出力される。ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号が“Ｈ”の場合、データの１４バイトのすべてがシフトレジスタ１１から出力されており、ＸＯＲ２１０の出力信号であるＰＲＥＡＭＢＬＥＳＩＧＮＡＬがＭＵＸ２１４に入力される。
次に、図４において、ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号を生成するデータシーケンスジェネレータ２６の回路を詳細に示す。データシーケンスジェネレータ２６は、アドレスバス２８上のアドレスおよびタイミングジェネレータ２３からのアドレスを復号し、これに応じて、適切なイネーブル信号を出力する。データシーケンスジェネレータ２６は、アドレスおよびタイミングジェネレータ２３のＡ０  およびＡ−１出力をその２つの入力として受けとり、インバータ１０２への入力を生じるＯＲゲート１０１を含んでいる。すべての偶数バイトがアドレス指定されている場合または最後の４データビットが送信されている場合に“Ｌ”となるインバータ１０２の出力は、ＡＮＤゲート１０３への第１の出力をもたらし、ＡＮＤゲート１０３は、Ａ１  −Ａ３  をバイト１５および１６中に“Ｈ”になるその残りの入力として受けとる。このため、ＡＮＤゲート１０３の出力、ＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号は、１５番目のバイトの最初の半分の間だけ“Ｈ”となり、ＡＮＤゲート１０３はＰＲＥＡＭＢＬＥＥＮＡＢＬＥ信号を生成する。したがって、これに応答して、ＭＵＸ２１４はプリアンブルを出力する。
【００２１】
温度感知
動物の体温についての情報を生成するために、チップサーミスタ１が設けられている。チップサーミスタ１は、温度の変化に応答して抵抗を変化させる可変抵抗器である。チップサーミスタ１と周波数変換器３への電圧との組み合わせが周波数変換器に温度を生じ、その出力は、チップサーミスタ１の抵抗、したがってトランスポンダが埋め込まれた動物の温度に応答する周波数（ＴＥＭＰＦＲＥＱ）信号である。ＴＥＭＰＦＲＥＱ信号は、ＴＥＭＰＥＮＡＢＬＥ信号が“Ｈ”でありかつトランスポンダ１００がＰＲＯＧＲＡＭＭＩＮＧモードにない場合に、温度クロック・マスタクロックセレクト５に入力され、カウンタ７に出力される。温度カウンタ７は、ＴＥＭＰＦＲＥＱ信号の周波数サイクルの数をカウントして、測定された温度を示すディジタル数を求める。データシーケンスジェネレータ２６によって温度クロック・マスタクロックセレクト５に出力されるＴＥＭＰＥＮＡＢＬＥ信号の“Ｌ”レベルに応答してのカウンタ７の不能化を以下において説明する。カウンタ７は、ＥＥＰＲＯＭ２５の最初の１４バイトのアドレス指定中において生じるＴＥＭＰＦＲＥＱ信号の振動の回数をカウントする。
【００２２】
ＲＥＡＤモードにあってかつＥＥＰＲＯＭ２５の１５番目のバイトのおよび１６番目のバイト前半のアドレス指定中において、ＴＥＭＰＥＮＡＢＬＥ信号は“Ｌ”であり、このことが、温度クロック・マスタクロックセレクト５の作用によって、ＴＥＭＰＦＲＥＱ信号がカウンタ７に入力されるのを防ぐ。次に、ＴＥＭＰＥＮＡＢＬＥ信号の生成を説明する。また、基本的にはＴＥＭＰＥＮＡＢＬＥ信号の反転であるＥＥＰＲＯＭ２５のＯＵＴＰＵＴＥＮＡＢＬＥ信号の生成も説明する。
データシーケンスジェネレータ２６は、Ａ０およびＡ−１をその入力として受けとり、したがってその出力がすべての偶数バイトがアドレス指定される場合の時間の後半において“Ｌ”となるＮＡＮＤゲート１０４（図４）を含んでいる。ＡＮＤゲート１０５は、Ａ１  −Ａ３  をその入力として受けとり、ＡＮＤゲート１０７への第１の入力となるその出力がバイト１５および１６中において“Ｈ”になる。ＮＡＮＤゲート１０４の出力はＡＮＤゲート１０７にも入力され、したがってＡＮＤゲート１０７の出力がバイト１５の時間間隔およびバイト１６によって定義される時間間隔の前半において“Ｈ”となる。ＡＮＤゲート１０７の出力はＯＲゲート４１の入力となり、その他方の入力はＰＲＯＧＭＯＤＥ信号である。ＯＵＴＰＵＴＥＮＡＢＬＥであるＯＲゲート４１の出力は、ＡＮＤゲート１０７の出力に従ったものか、あるいはＰＲＯＧＭＯＤＥモードにおいて“Ｈ”に保持されるものである。このＯＵＴＰＵＴＥＮＡＢＬＥ信号は、ＰＲＯＧＭＯＤＥ中においてはデータをＥＥＰＲＯＭ２５に格納させるために“Ｈ”でなければならず、ＥＥＰＲＯＭのデータが読み出されているとき、格納されたデータの最初の１４バイトを読み出している間およびバイト１６のビット８を検査して論理“０”がそこに格納されているか否かを判定する場合のバイト１６中において“Ｌ”でなければならない。
【００２３】
ＯＲゲート４１の出力が反転ＰＲＯＧＭＯＤＥ信号と共にＮＡＮＤゲート４２への入力となり、このＮＡＮＤゲートの出力がＴＥＭＰＥＮＡＢＬＥ信号である。したがって、ＴＥＭＰＥＮＡＢＬＥ信号は、バイト１５の全体およびバイト１６の前半の間“Ｌ”であり、バイト１６の後半によって定められる時間間隔の間“Ｈ”である。
次に、温度周波数マスタクロックセレクタ５の回路を詳細に示す図３について説明する。ＮＡＮＤゲート４２は反転ＰＲＯＧＭＯＤＥとＯＲゲート４１の出力とを受けとり、ＴＥＭＰＥＮＡＢＬＥ信号をＮＡＮＤゲート４３への第１の入力として供給する。ＮＡＮＤゲート４３もＴＥＭＰＦＲＥＱ信号を受けとり、ＮＡＮＤゲート４４へ信号を出力する。ＮＡＮＤゲート４４も反転ＰＲＯＧＭＯＤＥ信号を受けとり、ＮＡＮＤゲート４６へ信号を出力する。ＮＡＮＤゲート４５は、ＭＡＳＴＥＲＣＬＯＣＫおよびＰＲＯＧＭＯＤＥを受けとり、ＴＥＭＰＦＲＥＱを出力するＮＡＮＤゲート４６へ対して信号を出力する。１４バイトのデータが送信された後、バイト１５の全体およびバイト１６の前半の間“Ｌ”であるＮＡＮＤゲート４２の出力（ＴＥＭＰＥＮＡＢＬＥ）は、ＴＥＭＰＦＲＥＱ信号がカウンタ７に入力されるのを不能にする。したがって、ＴＥＭＰＦＲＥＱ信号がＮＡＮＤゲート４４の入力に出現することはなくなり、ＴＥＭＰＣＬＯＣＫ信号の遷移のカウントも行われなくなる。カウンタ７の出力はデータバス３０に乗せられ、そして以下に述べるように出力される。
【００２４】
バッファ９はトライステートバッファであり、マルチプレクサ９ａは、三状態出力を有する４ビット２入力マルチプレクサである。ＥＥＰＲＯＭ２５の１５番目のバイトがアドレス指定される期間の後半において、ＴＥＭＰＣＯＵＮＴＥＲ７の最上位４ビットをマルチプレクサ９Ａによってデータバス３０に乗せ、そしてＰＡＲＬＯＡＤ信号およびＴＲＡＮＳＭＩＴＣＬＯＣＫの作用によってシフトレジスタ１１にローディングする。ＥＥＰＲＯＭ２５の１６番目のバイトがアドレス指定されるべき期間において、ＴＥＭＰＣＯＵＮＴＥＲ７の中央４ビットをバッファ９によってデータバス３０に乗せ、ＴＥＭＰＣＯＵＮＴＥＲ７の下位ビットを、マルチプレクサ９ａによってデータバス３０に乗せる。データバス３０に乗ったＴＥＭＰＣＯＵＮＴＥＲの下位８ビットは、ＰＡＲＬＯＡＤ信号およびＴＲＡＮＳＭＩＴＣＬＯＣＫによってシフトレジスタ１１にロードされる。データバス３０上のデータは、各バイトの開始においてシフトレジスタ１１にロードされる。そして、温度データは、エンコーダおよびプリアンブルジェネレータ１３へ、シフトレジスタ１１から送信クロック周波数で直列でシフトされる。バイト１６のデータがユニバーサルシフトレジスタ１１にラッチされた後、温度カウンタ７がプログラミングタイミングジェネレータ８０によって出力されるＴＥＭＰＲＳＴ信号によって“０”にリセットされ、次のサイクルの開始において再びカウントを始める準備ができる。また、典型的な実施例においては、アンテナ１９からの質問機信号が最初にトランスポンダ１００に電力を供給するごとにリセットをするＰＯＷＥＲＯＮリセット信号に応答して、温度カウンタ７をリセットさせることもできる。
【００２５】
マンチェスタエンコーダおよびプリアンブルジェネレータ１３の出力（ＥＥＰＲＯＭデータ、非マンチェスタ符号化されたプリアンブルおよび温度データを含むデータストリーム）は、アドレスおよびタイミングジェネレータ２３のＭＵＸ７０によって選択された１１ＫＨｚ  （ＴＲＡＮＳＭＩＴＣＬＯＣＫ）のクロック周波数において、位相変調器１５に入力される。
次に、位相変調器１５の回路図が示される図６について説明する。アドレスおよびタイミングジェネレータ２３から出力されるＭＡＳＴＥＲＣＬＯＣＫ／２およびＭＡＳＴＥＲＣＬＯＣＫ／４信号は、位相変調器１５に入力される。移相器５１はＭＡＳＴＥＲＣＬＯＣＫ／２信号を受けとり、アドレスおよびタイミングジェネレータ２３から出力されるＭＡＳＴＥＲＣＬＯＣＫ／４（同相ＰＨＡＳＥＣＬＯＣＫ）から９０°位相がずれた９１ＫＨｚ  の位相はずれＰＨＡＳＥＣＬＯＣＫをその出力として供給する。移相されない９１ＫＨｚ  のＰＨＡＳＥＣＬＯＣＫ信号は、ＮＡＮＤゲート５２に直接に入力される。ＮＡＮＤゲート５２への第２の入力は、エンコーダおよびプリアンブルジェネレータ１３からの出力信号を反転するインバータ（ＮＯＴ記号）の出力である。第２のＮＡＮＤゲート５３は、位相はずれの９１ＫＨｚ  信号、ＰＨＡＳＥＣＬＯＣＫ信号およびエンコーダ１３の出力を受けとる。ＮＡＮＤゲート５４はＮＡＮＤゲート５２、５３両方の出力を受けとり、したがって、位相変調器１５は、エンコーダおよびプリアンブルジェネレータ１３からの信号に応答して同相９１ＫＨｚ  信号または位相はずれ９１ＫＨｚ  信号を出力し、インピーダンス変調器１７に出力を提供する。
【００２６】
インピーダンス変調器１７は位相変調器１５から出力信号を受けとる。インピーダンス変調器１７は、質問機によって受けとられている３６４ＫＨｚ  クロック信号の適正な受信に影響を与え得るアンテナ１９上の過変調を防いでいる。インピーダンス変調器１７は、コイルにかかる電圧が高すぎる場合にインピーダンス変調が起きるのを防いでいる。
インピーダンス変調器１７は、ＭＡＳＴＥＲＣＬＯＣＫ信号に対する妨害が一番小さい期間においてのみ総合コイルおよび負荷抵抗インピーダンスに影響を与え、したがって、３６４ＫＨｚ  のＭＡＳＴＥＲＣＬＯＣＫ信号を中断することなしに大きな９１ＫＨｚ  の返送信号が生成される。
インピーダンス変調器１７が詳細に示される図７について説明をする。インピーダンス変調器１７は、ＭＯＳＦＥＴトランジスタ６３と、抵抗器６４と、ＡＮＤゲート６１に第１の入力を供給するシュミットトリガ６２とを含んでいる。位相変調器１５の出力は、ＡＮＤゲート６１への第２入力を設定する。ＡＮＤゲートの“Ｈ”レベル出力はＭＯＳＦＥＴ６３をオンにする。
ＭＯＳＦＥＴ６３がＯＮにされると、アンテナ１９を形成しているコイルの一方側が抵抗器６４を介して接地し、したがってアンテナ１９に負荷を加える。ＭＯＳＦＥＴ６３がＯＦＦにされると、抵抗器６４はコイルに負荷を加えない。負荷抵抗６４をアンテナ回路の内と外とに切り替えることで、アンテナ１９の皮相インピダンスが変調される。このアンテナのインピーダンスの変化は、質問機において、９１ＫＨｚ  の受信信号搬送周波数として感知される。質問機は、搬送周波数の位相変化を感知することによって、位相符号化されたデータを検出する。これらの位相遷移は質問機によって感知され、プリアンブルの遷移に対して次の位相遷移がいつ起きたかによって、データが“１”であるか“０”であるかを質問機に示す。
【００２７】
インピーダンス変調器１７は、位相変調器１５の出力が“Ｈ”でありかつアンテナ１９における瞬時電圧がインバータ６２の入力ハイレベルしきい値より低い場合に、負荷を回路上に切り替える。アンテナ１９における電圧が高すぎるかまたは位相変調器１５が“Ｌ”になる場合、この負荷はアンテナから切り離される。
プログラミングモード
トランスポンダ１００の動作の第２のモードはＰＲＯＧＲＡＭモードである。トランスポンダ１００はデフォルトによってＲＥＡＤモードであるから、ＰＲＯＧＲＡＭモードに入るためには、質問機はＰＲＯＧＤＡＴＡ線上の電圧レベルが約３ボルトを超えたことを感知し、それから、ＰＲＯＧＤＡＴＡ信号の電圧レベルが約３ボルトのしきい電圧を介して遷移するように３個のパルスを送信しなければならない。このことを、“ウィンドウ・オブ・オポチュニティー”ということができる。ここで説明される好ましい実施例のおいては、電圧レベルは、質問機の信号レベル出力および質問機からの距離の関数であり、“ウィンドウ・オブ・オポチュニティー”は、トランスポンダ１００が（温度に対応する）１６番目のバイトのデータを送信しているときの時間間隔である。ＰＲＯＧＤＡＴＡ線上の実電圧の状態は、プリアンブルの中央における“Ｌ”から“Ｈ”へのまたは“Ｈ”から“Ｌ”への遷移によって質問機に知らされる。プリアンブルの論理レベルは、排他的ＯＲゲート２１０（図８）の出力レベルにおいて現れる。このプリアンブルが１５番目のバイトの前半中においてデータストリームに挿入され、この実施例におけるプリアンブルタイミングがこの実施例におけるマンチェスタ符号化タイミングから外れることから、質問機は、トランスポンダとのタイミングを設定することができる。
【００２８】
トランスポンダ１００をプログラムモードにするためにトランスポンダタイミングサイクルの所定の遷移点において意図的な信号を用いることで、ＰＲＯＧＤＡＴＡ線上のノイズがトランスポンダ１００をＰＲＯＧＲＡＭモードにすることを防ぐのを助けている。トランスポンダ１００のＰＲＯＧＤＡＴＡ出力信号における電圧レベルが少なくとも約３ボルトでない場合、プリアンブルの中央における遷移の方向によって示されるように、質問機のオペレータは、質問機の信号出力レベルを増大しなければならないかまたは質問機をトランスポンダにより近付けなければならないこと認識する。
次に、モードデコーダ２７をより詳細に説明する図５について説明する。トランスポンダが十分な電力を受けているものと仮定して、ＥＥＰＲＯＭ２５のバイト１６がアドレス指定されている時間中に３パルスを受信し、バイト１６のビット８が論理的“Ｌ”（バイナリ“０”）でない場合、プログラミングモードへのエントリが起きる。プログラミングモードは、ＦＬＩＰＦＬＯＰ１２４の出力における“Ｈ”レベルによって示される。ＦＬＩＰＦＬＯＰ１２４の出力において“Ｈ”レベルが現れるか否かは、タイミング間隔の終了においてバイト１６がアドレス指定されるときのＡＮＤＧＡＴＥ１２３の出力によって決定される。トランスポンダは、電力がそこから取り除かれるまでＰＲＯＧＲＡＭモードであり続ける。
【００２９】
アドレスおよびタイミングジェネレータ２３からのＳｅｌｅｃｔＢｉｔ８信号は、インバータ１３０を介してＯＲゲート１０９に入力される。ＯＲゲート１０９へのもう１つの入力は、ＥＥＰＲＯＭ２５の最上位ビットの出力を受けとり、したがって、ＯＲゲート１０９の出力は、ビット８が（ＳｅｌｅｃｔＢｉｔ８信号によって）アドレス指定されている時間の間においてデータビット８が“Ｌ”の場合にのみ“Ｌ”となり得る。ＡＮＤゲート１０８はＯＲゲート１０９からおよびＡＮＤゲート１０６から信号を受けとり、ＥＥＰＲＯＭ２５の１６番目のバイトがアドレス指定されていることを示し、ＥＥＰＲＯＭ２５のバイト１６のデータビット８が“Ｌ”の場合にフリップフロップ１２２をクリアするために“Ｌ”レベルＰＲＯＧＲＳＴ信号を出力するか、またはバイト１６の時間間隔を通じてＰＲＯＧＲＳＴ信号を“Ｈ”のままにさせる。
ＰＲＯＧＲＳＴ線がバイト１６がアドレス指定されている時間の間にのみ起き得る“Ｈ”であると仮定して、ＰＲＯＧＤＡＴＡ線上の入力論理パルスは、フリップフロップ１２１のＱ出力上に論理“１”をクロックする。ＰＲＯＧＤＡＴＡ線上の第１のパルスによって、ＡＮＤゲート１２３の１入力が“Ｈ”になる。ＰＲＯＧＤＡＴＡ線上の第２のパルスによって、フリップフロップ１２１の反転Ｑ出力が“Ｈ”になり、フリップフロップ１２２の反転Ｑ出力に論理“１”をラッチさせる。したがって、ＡＮＤゲート１２３の第２入力が“Ｈ”になるのに対し、ＡＮＤゲート１２３の第１入力は“Ｌ”になる。ＰＲＯＧＤＡＴＡ線上の第３のパルスによって、フリップフロップ１２１がもう一度トグルし、フリップフロップ１２１のＱ出力が論理“１”になる。フリップフロップ１２１のＱ出力が“Ｈ”になることから、フリップフロップ１２２はトグルせず、ＡＮＤゲート１２３の第２入力が“Ｈ”にとどまるのに対し、ＡＮＤゲート１２３の第１入力も“Ｈ”になり、ＡＮＤゲート１２３の出力上で論理を“Ｈ”にし、これが３個のパスルが起きたことを示す。
【００３０】
ＡＮＤゲート１２３の出力は、ＰＲＯＧＲＳＴが１６番目のバイトの終了に先だってフリップフロップをリセットしないことを条件として、論理“１”にとどまる。
次に、フリップフロップ１２４のクロッキングが起きる方法を説明する。ＮＡＮＤゲート１２５（図５）は、１６番目のバイトがアドレス指定されていることを示す“Ｈ”レベルに加えて、トランスポンダがＲＥＡＤモードにあることから論理“Ｈ”である反転ＰＲＯＧＭＯＤＥ信号を受けとる。したがって、１６番目のバイトの終了において、ＮＡＮＤゲート１２５は状態を“Ｌ”から“Ｈ”に変え、このため、ＡＮＤゲート１２３の出力の状態をフリップフロップ１２４の中にクロッキングする。したがって、バイト１６中の３パルスを受信しなかったためまたはバイト１６のビット８において“０”が存在したためにＡＮＤゲート１２５の出力が“Ｌ”の場合、モードデコーダ２７はトランスポンダをＲＥＡＤモードに維持し、ＡＮＤゲート１２５の出力が“Ｈ”の場合は、モードデコーダ２７が、トランスポンダをＰＲＯＧＲＡＭＭＩＮＧモードにする。
しかし、ＥＥＰＲＯＭ２５の１６番目のバイトのビット８において論理“Ｌ”が格納されている場合、ＡＮＤゲート１０８の出力は、１６番目のバイトのビット８が送信されるべき時間中において“Ｌ”のままであり、このことがフリップフロップ１２１および１２２をクリアすることになり、ＡＮＤゲート１２３の出力を“Ｌ”にする。ゲート１２３からの“Ｌ”信号はバイト１６の終了においてフリップフロップ１２４に印加され、したがって、トランスポンダがＰＲＯＧＲＡＭＭＩＮＧモードに入るのを防ぐ。
【００３１】
バイト１６をデータシーケンスジェネレータ２６によって識別する方法を次に説明する。１５番目および１６番目のバイト中に、アドレス線Ａ１  −Ａ３  はすべて“Ｌ”であり、ＡＮＤゲート１０５の出力は“Ｈ”となり、ＡＮＤゲート１０６（図４）に入力される。ＡＮＤゲート１０６へのもう１つの入力はＡ０  であるから、ＡＮＤゲート１０６の出力は、バイト１６のアドレス指定時間中にのみ“Ｈ”となる。
ＰＲＯＧＭＯＤＥにおいて、シーケンス分割器２３からのＲＥＣＥＩＶＥＣＬＯＣＫを用いてデータをレジスタ１１にクロッキングし、温度周波数・マスタクロックセレクタ５は、ＭＡＳＴＥＲＣＬＯＣＫを温度カウンタ５へのクロック入力として選択する。
ＰＲＯＧＲＡＭモード中において、質問機は、受信した信号の振幅を変化することによってＰＲＯＧＤＡＴＡ上にデータを出現させ、これが、トランスポンダの電源電圧を約３ボルトの上または下に動かす。また、上述したように、一旦ＰＲＯＧＲＡＭモードが開始されると、シフトレジスタ１１は、受信クロックによって定められる速度でデータにおけるシフトを開始する。質問機はトランスポンダの受信クロックを受けていることから、質問機が、データの各ビットをいつ送るかを決定する。特に、これは、ＥＸＣＬＵＳＩＶＥＯＲゲート２１６へのクロック入力となる。質問機は、データの第１のビットを、最上位のビットを最初に送りだし、そして、次のビットを送る前にＲＥＣＥＩＶＥＣＬＯＣＫの正の遷移を待つ。正の遷移を受けると、質問機は次のビットを送り、このプロセスが、データの最初のバイトが送られるまで継続する。
【００３２】
８ビットのデータのすべてがユニバーサルシフトレジスタ１１の中にシフトされかつデータバスに乗せられると、（９番目のビットとなるはずの）論理“Ｈ”または“Ｌ”が質問機から送られて、その前の８ビットを格納すべきか否かを示す。前の８ビットを格納することが望ましい場合は、論理“１”が送られ、また、特定のアドレスバイトがプログラムまたは再プログラムされることが望ましくない場合は、質問機は論理“０”を送信する。“Ｈ”が質問機から送られて前の８ビットを格納することが望ましいことを示した場合、アドレスおよびタイミングジェネレータ２３はＷＲＩＴＥＥＮＡＢＬＥ信号をプログラミングタイミングジェネレータ８０に出力し、したがって書き込みサイクルを開始する。ライトイネーブル信号の生成は、以下のように説明される。
アドレスおよびタイミングジェネレータ２３のＡＮＤゲート２４６は、アドレス線Ａ１  −Ａ−３およびＲＥＣＥＩＶＥＣＬＯＣＫを感知することによって、ビット８の後半がいつ受信されているかを判定する。ＡＮＤゲート２４６の出力は、ＰＲＯＧＤＡＴＡおよびＰＲＯＧＭＯＤＥ信号もその入力とするＡＮＤゲート２４２に入力される。したがって、すべての入力が“Ｈ”の場合、ＷＲＩＴＥＥＮＡＢＬＥが生成される。
【００３３】
“Ｈ”になるＷＲＩＴＥＥＮＡＢＬＥは、カウンタ７のＱ７およびＱ１２出力との関連でＭＡＳＴＥＲＣＬＯＣＫおよびカウンタ７によって設定されるＥＥＰＲＯＭ２５の書き込みサイクルのためのタイミングで書き込みサイクルタイミングシーケンスを開始する。Ｑ７およびＱ１２上の論理レベルは、プログラムおよびタイミングジェネレータ８０内において感知されて、ＭＡＳＴＥＲクロックの遷移が特定の回数カウントされしたがって特定の時間間隔が経過したときを判定する。温度クロック・マスタクロックセレクタ５は、ＭＡＳＴＥＲＣＬＯＣＫまたはＴＥＭＰＦＲＥＱを出力として選択するマルチプレクサとして動作する。ＰＲＯＧＭＯＤＥ線上の“Ｈ”信号に応答して、ＮＡＮＤゲート４６の出力はＭＡＳＴＥＲＣＬＯＣＫである。
ＷＲＩＴＥＥＮＡＢＬＥが“Ｈ”になると、５．６３ｍｓの間プログラミングタイミングジェネレータ８０のＥＨＶ１出力が“Ｈ”になり、プログラミングタイミングジェネレータ８０のＥＨＶ２出力が“Ｌ”になることで書き込みサイクルが開始される。（図１）  ＥＨＶ１信号が“Ｈ”になると、ＥＥＰＲＯＭ２５は書き込みサイクルを開始し、ＢＵＳＹ信号線上に“Ｈ”を出力し、（アドレスおよびタイミングジェネレータ２３の）ＯＲゲート２４０の出力を“Ｈ”に保持し、アドレスおよびタイミングジェネレータ２３の分割器７０ａに入力されるＭＡＳＴＥＲＣＬＯＣＫ信号を不能にする。ＭＡＳＴＥＲＣＬＯＣＫは不能にされ、したがって、ＥＥＰＲＯＭ２５のアドレス指定されたバイトは書き込みサイクル中において変化せず、質問機に送り返されているＲＥＣＥＩＶＥＣＬＯＣＫも状態が変化しない。次の１７６μｓにおいて、ＥＨＶ１およびＥＨＶ２は共に“Ｌ”になる。そして次の５．６３ｍｓの間、ＥＨＶ２は“Ｈ”になり、ＥＨＶ１は“Ｌ”になる。ＥＨＶ１が“Ｈ”のとき、ＥＥＰＲＯＭ２５は、ＭＡＳＴＥＲＣＬＯＣＫ信号が不能とされた時点においてアドレス指定されていたバイトのデータを消去している。この書き込みサイクルは、３６４ＫＨｚ  のマスタクロック信号に基づいて１１．４３ｍｓとなる。
【００３４】
ＭＡＳＴＥＲＣＬＯＣＫがアドレスおよびタイミングジェネレータ２３から不能にされたことから、データがＥＥＰＲＯＭ２５に書き込まれている間、アドレスおよびタイミングジェネレータ２３によって送信されるタイミング信号は存在しない。したがって、ＲＥＣＥＩＶＥＣＬＯＣＫは、トランスポンダ１００によって送信されていない。したがって、ＲＥＣＥＩＶＥＣＬＯＣＫ信号が質問機によって検出されることはなく、質問機は、書き込みサイクルが行われていることを判定できる。
質問機をプログラミングしている人がその単一のバイトにのみ書き込みをしたい場合、質問機は、それが受信クロックを再び検出し、書き込みサイクルが完了したことを示すまで待ち、そしてトランスポンダの電力を低下させてトランスポンダ１００をＰＲＯＧＲＡＭモードから出さなければならない。そして、トランスポンダ１００は再電力供給に際してデフォルトによってＲＥＡＤモードに入るから、トランスポンダ１００に再び電力を供給して変化を確認することができる。トランスポンダ１００をプログラミングしている人が次のバイトにデータを書き込みたい場合、質問機はＲＥＣＥＩＶＥＣＬＯＣＫをデータの次のバイトを送信するための信号として用い、そして論理“１”をデータの後に送り、トランスポンダ１００が次の書き込みサイクルを終了するのを待つ。ＥＥＰＲＯＭ２５のどのアドレスもこのようにして書き込むことができる。バイト１５および１６は、これらのアドレスの記憶場所におけるデータがそうでなければ送信されるはずの時間中にプリアンブルおよび温度が送信されることから絶対に出力されることはないが、プログラミングのためにアクセスすることができる。前述したように、バイト１６の最上位ビットにゼロを書き込むことによって、ＥＥＰＲＯＭ２５内のデータを接続的なものにすることができる。
【００３５】
ＥＥＰＲＯＭ２５は、そこにデータがプログラムされた後に、ＥＥＰＲＯＭ２５が次の書き込みサイクルに対する準備ができるように、ＣＬＥＡＮＵＰパルスを必要とする。ＣＬＥＡＮＵＰ回路９０は、ＥＥＰＲＯＭ２５のＢＵＳＹＳＩＧＮＡＬおよびＭＡＳＴＥＲＣＬＯＣＫ／８信号の両方に応答して、クリーンアップパルスを出力する（図１、図２）。さらに、ＢＵＳＹ信号が“Ｌ”にされた場合、ＭＡＳＴＥＲＣＬＯＣＫがアドレスおよびタイミングジェネレータ２３へ通過することができ、ＥＥＰＲＯＭ２５の次のアドレス記憶場所がアドレス指定される。
ユーザまたはプログラマがトランスポンダが埋め込まれた被移植体についての正確な温度情報を受けとることができるように各トランスポンダを校正する方法を以下に提示する。例えば、個別のトランスポンダの電気的構成要素の許容差が、そのトランスポンダによる不正確な温度の読みを結果として引き起し得ることが判っている。例えば、ＴＥＭＰＦＲＥＱ信号が正確に校正されないかもしれないし、温度カウンタがＴＥＭＰＦＲＥＱ信号の周波数サイクルの数を正確にカウントできないかもしれないし、あるいは実際の構成要素の許容差における受け入れることのできるばらつきが、トランスポンダのユーザにとって受入れ難い程度のトランスポンダによる温度判定におけるばらつきを結果として引き起こすかもしれない。
【００３６】
したがって、被移植体の温度特性がユーザまたはプログラマに対して正確に示されることを確実にするために、個別のトランスポンダの温度出力におけるすべてのオフセットを考慮して校正操作を行なわなければならない。
したがって、トランスポンダ１００の被移植体への移植に先だって、トランスポンダ１００を、好ましくは水のコントロールされた液体浴に入れる。プログラマはこの液体浴の正確な温度を知っている。
上述したように、トランスポンダ１００は、トランスポンダ１００が浸された浴の温度の特性のデータを表す信号を出力する。次に、プログラマは、液体浴の既知の温度を、トランスポンダ１００によって設定された出力信号に基づいて質問機１０００によって示された温度と比較する。液体浴の既知の温度と質問機１０００によって示された温度との差を、ｏｆｆｓｅｔｔｅｍｐ値として認める。このｏｆｆｓｅｔｔｅｍｐ値はゼロより大きいか、ゼロよりも小さいかまたはゼロに等しい。
次に、プログラマは、質問機１０００に、そのトランスポンダに対して決められたこのｏｆｆｓｅｔｔｅｍｐ値を、先の各セクションで開示したように、そのトランスポンダのＥＥＰＲＯＭ２５の所定の記憶場所に書き込ませる。このようにして、各個別のトランスポンダに固有の個別ｏｆｆｓｅｔｔｅｍｐ値を、そのトランスポンダが再び校正されるとき等までそのトランスポンダの記憶装置の中にとどめることができる。例えば、液体浴の既知の温度が７０°Ｆであり、出力信号に含まれた温度データは温度が６８°Ｆであることを示す場合、“２”のｏｆｆｓｅｔｔｅｍｐ値を所定の記憶場所に格納する。液体浴の既知の温度が７０°Ｆでありかつ温度データは温度が７２°Ｆであることを示す場合、“−２”のｏｆｆｓｅｔｔｅｍｐ値を所定の記憶場所に格納する。
【００３７】
そして、適用に際して、また先行の各セクションで開示したように、トランスポンダ１００を被移植体に埋め込むことができる。トランスポンダ１００は、やはり上述したように、温度データを含む出力信号を質問機１０００に対して出力する。また、質問機１０００は、ＥＥＰＲＯＭ２５の所定の記憶場所に格納されたｏｆｆｓｅｔｔｅｍｐ値を含むトランスポンダの記憶の内容も受信する。
次に、質問機は、出力信号に対応する温度を測定温度として定め、算術演算を行い、トランスポンダ１００の測定温度データにｏｆｆｓｅｔｔｅｍｐ値を加えて、実際の温度を生じる。そして、この加算の合計を質問機１０００によって表示して、トランスポンダ１００が埋め込まれた被移植体のより精確で正しい温度を提供する。
あるいは、校正動作中においてトランスポンダ１００が液体浴の正確な温度を出力している場合は、所定の記憶場所がゼロのデフォルト値を有することがある。ゼロのデフォルト値があらかじめそこに格納されていることから、プログラマが、所定の記憶場所にゼロの値を書き込むために質問機１０００をプログラムする必要はない。したがって、各個別のトランスポンダを校正するためのこの代替構成および方法は、各トランスポンダを校正するためにかかる時間を低減することができる。
【００３８】
上記の説明は単なる例示として温度の校正に役立てるものである。制御環境から定められたプログラムされたオフセットを用いて、例えば圧力、  ｐＨ等の他の特性を校正するために役立てることができる。トランスポンダに“搭載”のオフセットを格納することによって、校正はトランスポンダにしたがったものとなり、これによって質問機の構造を簡単にし、それ自体は、単に、トランスポンダ出力信号から得られる温度に格納されたオフセット値を加える機能を普遍的に行う。
次に、本発明にしたがって構成されたトランスポンダ１００が示される図９−図１２について説明する。トランスポンダ１００は基板７００を含んでいる。チップサーミスタ１が基板７００に実装されている。ＥＥＰＲＯＭ２５およびマンチェスタエンコーダおよびプリアンブルジェネレータ１３を含む各構造のそれぞれを収容するチップ７１０が、やはり基板７００上に支持されている。キャパシタ７１１および７１２も基板上に実装されている。これらのキャパシタは、必要とされるキャパシタンスが大きすぎることから、チップには含まれていない。キャパシタ７１２はコイル７３１を３６４ＫＨｚ  に同調するために用いられ、キャパシタ７１１はオンチップ全波ブリッジ整流器の出力をろ波するために用いられる。チップ７１０、チップサーミスタ１、キャパシタ７１１およびキャパシタ７１２は、基板７００上に付着させたトレース７２７を接続することによって互いに電気的に結合させられる。アンテナ１９をフェライトロッド７２１の周囲に形成する。アンテナ１９はフェライトロッド７２１の回りをコイル７３１で包むことによって形成される。コイル７３１は、ボンディングパッド７２４を介してチップ７１０およびキャパシタ７１２に結合する。
【００３９】
典型的な実施例においては、トランスポンダ１００をガラスカプセル７５０の中に閉じ込める。このカプセルは、０．６００インチより大きくなく、０．０６８および０．０７２インチの間の内径および．０８２および．０８６インチの間の外径を有している。このガラスカプセルは、保護エポキシ樹脂でコーティングするか、全体を保護エポキシに代えるかまたは動物内での移動を防ぐために処理をすることができる。さらに、直接の熱、炎またはレーザーを用いてガラスチューブをシールすることができる。
【００４０】
【発明の効果】
ここで開示されるように構成されかつ配列される受動トランスポンダは、今まで得ることのできなかった多数の効果をもたらすものである。入ってくる信号の電圧レベルに応答してプリアンブルを変化するトランスポンダを設定することによって、トランスポンダは、プログラムされるために十分な電力を受けているか否かを質問機に対して示すことができる。記憶アドレスのアドレス指定を監視し、かつ特定の記憶がアドレス指定される間の時間を利用することによって、トランスポンダの特性の監視をより正確かつ効率的に行うことができる。アンテナコイルに結合するインピーダンス変調器を設定することによって、信号源とほぼ同時に情報を交換することが可能である。
したがって、上で明示した課題を、先行する説明から明らかとなるものと合わせて効率的に達成するものであり、本発明の本旨および範囲を逸脱することなしに上述の方法を実施する際に一定の変更をなし得ることから、上の説明に含まれまたは添付の図面に示されるすべての内容は例示のためのものであり限定を加えるものではないと解釈されるべきである。
【００４１】
また、以下の請求の範囲は、ここで説明した本発明の包括的および特定の要素のすべて、および言語的にその間に該当するといえるかもしれない本発明の範囲のすべての所説を含むことを意図するものである。
【図面の簡単な説明】
【図１】本発明の好ましい実施例にしたがって構成された受動トランスポンダのブロック回路図である。
【図２】本発明にしたがって構成されたアドレスおよびタイミングジェネレータのブロック回路図である。
【図３】本発明にしたがって構成された温度クロック・マスタクロックセレクタの回路図である。
【図４】本発明にしたがって構成されたデータシーケンスジェネレータの回路図である。
【図５】本発明にしたがって構成されたモードデコーダの回路図である。
【図６】本発明にしたがって構成された位相変調器の回路図である。
【図７】本発明にしたがって構成されたインピーダンス変調器の回路図である。
【図８】本発明にしたがったマンチェスタエンコーダおよびプリアンブルジェネレータの回路図である。
【図９】本発明にしたがって構成された受動トランスポンダの側面図である。
【図１０】本発明にしたがって構成された受動トランスポンダの上面図である。
【図１１】本発明にしたがって構成された受動トランスポンダの底面図である。
【図１２】図１１の線１２−１２にそった断面図である。
【図１３】図１１の線１３−１３にそった断面図である。
【図１４】本発明にしたがった質問機および受動トランスポンダのブロック回路図である。
【符号の説明】
１  サーミスタ
３  変換器
５  温度クロック・マスタクロックセレクタ
７  温度カウンタ
９  バッファ
９ａ  マルチプレクサ
１１  ユニバーサルシフトレジスタ
１３  マンチェスタエンコーダおよびプリアンブルジェネレータ
１５  位相変調器
１７  インピーダンス変調器
１９  アンテナ
２１  電力および情報検出器
２３  アドレスおよびタイミングジェネレータ
２５  ＥＥＰＲＯＭ記憶装置
２６  データシーケンスジェネレータ
２７  モードデコーダ
２８  アドレスバス
３０  データバス
８０  プログラミングタイミングジェネレータ
９０  クリーンアップ
７００  基板
７１０  チップ
７１１  キャパシタ
７１２  キャパシタ
７２１  フェライトロッド
７２４  ボンディングパッド
７２７  トレース
７３１  コイル
７５０  ガラスカプセル
１００  トランスポンダ
１０００  質問機
【図１】
0003561452.tif 000002
【図２】
0003561452.tif 000003
【図３】
0003561452.tif 000004
【図４】
0003561452.tif 000005
【図５】
0003561452.tif 000006
【図６】
0003561452.tif 000007
【図７】
0003561452.tif 000008
【図８】
0003561452.tif 000009
【図９】
0003561452.tif 000010
【図１０】
0003561452.tif 000011
【図１１】
0003561452.tif 000012
【図１２】
0003561452.tif 000013
【図１３】
0003561452.tif 000014
【図１４】
0003561452.tif 000015