(57)【特許請求の範囲】
【請求項１】
表面に形成された絶縁膜上に、レジストにより回路パターンが形成された半導体基板の一部表面領域に静電破壊モニターを形成し、この半導体基板を荷電体を用いる製造プロセスにより加工した後、前記静電破壊モニターの静電破壊を検出する静電破壊モニター方法であって、前記静電破壊モニターは、前記半導体基板上に配列された複数個のモニタ要素デバイスにより構成されており、前記各モニタ要素デバイスは、前記半導体基板上に形成されたフィールド酸化膜と、このフィールド酸化膜に周囲を囲まれた前記半導体基板の表面領域に形成された薄い酸化膜と、この薄い酸化膜上に島状に形成されたレジストアイランドと、前記フィールド酸化膜上に形成されたレジスト膜とからなり、前記レジストアイランドの端面とこの端面に対向する前記フィールド酸化膜端部間の間隔を前記各モニタ要素デバイス配列に沿って徐々に変化させてなることを特徴とする半導体装置の静電破壊モニター方法。
【請求項２】
荷電体を用いる製造プロセスは、イオン注入プロセス、ＲＩＥプロセスあるいはアッシングプロセスであることを特徴とする請求項１記載の半導体装置の静電破壊モニター方法。
【請求項３】
表面に形成された絶縁膜上に、レジストにより回路パターンが形成された半導体基板の一部表面領域に静電破壊モニターあって、この静電破壊モニターは、前記半導体基板上に配列された複数個のモニタ要素デバイスにより構成されており、前記各モニタ要素デバイスは、前記半導体基板上に形成されたフィールド酸化膜と、このフィールド酸化膜に周囲を囲まれた前記半導体基板の表面領域に形成された薄い酸化膜と、この薄い酸化膜上に島状に形成されたレジストアイランドと、前記フィールド酸化膜上に形成されたレジスト膜とからなり、前記レジストアイランドの端面とこの端面に対向する前記フィールド酸化膜端部間の間隔を前記各モニタ要素デバイス配列に沿って徐々に変化させてなることを特徴とする静電破壊モニターを有する半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は例えばイオン注入プロセスのような、絶縁膜上に荷電体を滞留させるような半導体製造プロセスに関し、特に、かかる製造プロセスにおいて用いられる半導体装置の静電破壊モニター方法および静電破壊モニターを有する半導体装置に関するものである。
【０００２】
【従来の技術】
イオン注入プロセス、ＲＩＥプロセスあるいはアッシング（Ａｓｈｉｎｇ）プロセス等の半導体製造プロセスにおいては、絶縁膜上に荷電体が滞留し、半導体装置が静電破壊を生ずることがある。一般の静電破壊は、荷電体を用いる加工を絶縁膜上に施す場合、電荷の単位時間、単位面積当りの蓄積量からリーク量を差し引いた電荷量が、半導体装置の構造上の絶縁耐圧を超える場合に生ずる放電現象である。このような静電破壊が半導体装置に生ずるかどうかに関しては、従来、ＭＯＳキャパシタを用いたＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）を作成し、専用テスタを用いて解析する。
【０００３】
【発明が解決しようとする課題】
しかしながら半導体装置の構造は、一様ではなく、構造に起因する静電破壊が生ずるため、ＭＯＳキャパシタ構造による従来の静電破壊検査では静電破壊の発生を発見できないケースが多い。しかも、ＴＥＧの作成や工程を特定したテストを経過した後に、半導体装置の良否が判定されるため、静電破壊の発見そのものが遅れるという欠点があった。
さらに、従来の静電破壊は、例えば、イオン注入の場合、１Ｅ１５ｃｍ−２（１×１０１５ｃｍ−２）以上の相当高い電荷の蓄積によるものであったが、最近においては５Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２程度の２桁も低い電荷の蓄積においても激しい放電現象が発生している。この原因としては、従来問題視されていなかった絶縁膜であるレジストの高い被服率に起因するものであり、新しい構造上の問題が生じている。
したがって本発明の目的は、例えば、９９．９％以上の高い被覆率のレジストパターンによりイオン注入等のイオンを用いる加工を行う際に生ずる静電破壊の有無を検査するためのモニター方法およびかかる静電破壊モニターを備えた半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】
本発明の半導体装置の静電破壊モニター方法は、表面に形成された絶縁膜上に、レジストにより回路パターンが形成された半導体基板の一部表面領域に静電破壊モニターを形成し、この半導体基板を荷電体を用いる製造プロセスにより加工した後、前記静電破壊モニターの静電破壊を検出する静電破壊モニター方法であって、前記静電破壊モニターは、前記半導体基板上に配列された複数個のモニタ要素デバイスにより構成されており、前記各モニタ要素デバイスは、前記半導体基板上に形成されたフィールド酸化膜と、このフィールド酸化膜に周囲を囲まれた前記半導体基板の表面領域に形成された薄い酸化膜と、この薄い酸化膜上に島状に形成されたレジストアイランドと、前記フィールド酸化膜上に形成されたレジスト膜とからなり、前記レジストアイランドの端面とこの端面に対向する前記フィールド酸化膜端部間の間隔を前記各モニタ要素デバイス配列に沿って徐々に変化させてなることを特徴とするものである。
また、本発明の半導体装置の静電破壊モニター方法においては、荷電体を用いる製造プロセスは、イオン注入プロセス、ＲＩＥプロセスあるいはアッシング（Ａｓｈｉｎｇ）プロセスであることを特徴とするものである。
【０００５】
次に、本発明の静電破壊モニターを有する半導体装置は、表面に形成された絶縁膜上に、レジストにより回路パターンが形成された半導体基板の一部表面領域に静電破壊モニターあって、この静電破壊モニターは、前記半導体基板上に配列された複数個のモニタ要素デバイスにより構成されており、前記各モニタ要素デバイスは、前記半導体基板上に形成されたフィールド酸化膜と、このフィールド酸化膜に周囲を囲まれた前記半導体基板の表面領域に形成された薄い酸化膜と、この薄い酸化膜上に島状に形成されたレジストアイランドと、前記フィールド酸化膜上に形成されたレジスト膜とからなり、前記レジストアイランドの端面とこの端面に対向する前記フィールド酸化膜端部間の間隔を前記各モニタ要素デバイス配列に沿って徐々に変化させてなることを特徴とするものである。
【０００６】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照して詳細に説明する。図１は本発明を適用すべき半導体製造プロセスを示す図で、（Ａ）は半導体装置の平面図、（Ｂ）はその断面図である。多様な構造を示すロジック製品の製造においては、図１（Ａ）（Ｂ）に示すように、半導体基板１１の表面に形成した絶縁膜１２を大面積のレジスト領域１３で覆い、このレジスト領域１３内に微小な開口部１４を有するレジストパターンを介してイオン注入等の加工を行うことがある。また、図２は同じく本発明を適用すべき半導体製造プロセスを示す図で、（Ａ）は半導体装置の平面図、（Ｂ）はその断面図である。この半導体装置は図２（Ａ）（Ｂ）に示すように、大面積のレジスト領域１３内にさらにアイランド状のレジスト領域１５が形成され、このレジスト領域１５内に小な開口部１４が形成されている。
このようなレジストパターンを有する半導体装置に対して、イオン注入等荷電体を用いる加工を施すと、電荷蓄積のウェーは面内分布が変化し、電荷総量では静電破壊耐圧を超えない電圧しか発生していないはずにもかかわらず、アイランド状のレジスト領域１５あるいは微小な開口部１４において静電破壊が生ずることがある。
図３は上記のような半導体装置の製造時に用いる本発明の静電破壊モニターを有する半導体装置を示す平面図である。同図に示す半導体装置は、図１に示した半導体装置を構成する半導体基板１１の一部に静電破壊モニター３１が形成されている。図４はこの静電破壊モニター３１部分の構造を拡大して示す図で、同図（Ａ）は平面図、（Ｂ）は図（Ａ）の矢印Ｃ−Ｃに沿う断面図である。静電破壊モニター３１は、７個のモニタ要素デバイス３２〜３８配列により構成されている。各モニタ要素デバイス３２〜３８は、前記半導体基板１１上に形成されたフィールド酸化膜４０と、このフィールド酸化膜３９、４０に周囲を囲まれた半導体基板１１の表面領域に形成された薄い酸化膜４１と、この薄い酸化膜４１上に島状に形成されたレジストアイランド４２と、フィールド酸化膜３９、４０上に形成されたレジスト膜１３とから構成されている。そして各モニタ要素デバイス３２〜３８におけるレジストアイランド４２は、フィールド酸化膜４０の端部間の間隔Ｌをモニタ要素デバイス配列に沿って徐々に変化させている。ここで、フィールド酸化膜４０の端部とは、フィールド酸化膜４０が薄い酸化膜４１と接合する段差部をいう。すなわち、７個のモニタ要素デバイス３２〜３８配列の各レジストアイランド４２の一端は、対向するフィールド酸化膜４０端部との間隔Ｌが、中央のモニタ要素デバイス３５における間隔Ｌ０を基準として、その上方のモニタ要素デバイス３４、３３、３２の間隔Ｌ＋１、Ｌ＋２、Ｌ＋３はこの順に徐々に減少する。また、中央のモニタ要素デバイス３５より下方のモニタ要素デバイス３６、３７、３８はの間隔Ｌ−１、Ｌ−２、Ｌ−３はこの順に徐々に増大する。
【０００７】
このようなモニタ要素デバイス３２〜３８が形成された図３の半導体装置に対して、微小な開口部１４を介してイオン注入加工を施すと、図４（Ｂ）に示すように、モニタ要素デバイス３２〜３８配列の各レジストアイランド４２上およびフィールド酸化膜３９、４０上に形成されたレジスト膜１３上に大量の電荷が蓄積される。この蓄積された電荷は半導体基板表面に存在する突起やフィールド酸化膜４０端部段差部のような電界集中が生じやすい部分に放電する。電荷が半導体基板表面に存在する絶縁膜１３、３９、４０、４１、４２上に蓄積され、電界集中が生じやすいフィールド酸化膜４０端部段差部の耐圧以上になると、半導体基板１１の表面領域に形成された薄い酸化膜４１が破壊される。また、電荷蓄積による電界が、レジストアイランド４２端面とフィールド酸化膜４０端部との間の間隔Ｌの空間絶縁耐圧以上となると、空間放電し、最も耐圧が低いフィールド酸化膜４０端部段差部に放電する。この結果、絶縁膜１３、３９、４０、４１、４２が破壊される。このようにして生ずる静電破壊の発生は、与えられた電荷量や、各モニタ要素デバイス３２〜３８におけるレジストアイランド４２の一端と対向するフィールド酸化膜４０端部との間隔Ｌの大きさに左右される。したがって、図３の半導体装置に対して、微小な開口部１４を介してイオン注入加工を施した場合、この半導体装置に形成された静電破壊モニター３１を観察し、このモニター３１を構成する各モニタ要素デバイス３２〜３８のいずれの要素デバイスに静電破壊が生じているかを検知することにより、等の回路素子に静電破壊が生じているか否かを推測することができる。すなわち、例えば、半導体装置内のＭＯＳキャパシタのゲート・ソース電極間の間隔より大きな間隔のモニタ要素デバイスが破壊されていれば、半導体装置内のＭＯＳキャパシタも破壊されていることは容易に推測できる。逆に、半導体装置内のＭＯＳキャパシタのゲート・ソース電極間の間隔より小さな間隔のモニタ要素デバイスが破壊されていなければ、半導体装置内のＭＯＳキャパシタは破壊されていないことは容易に推測できる。
【０００８】
図５は本発明の応用例を示す半導体装置の平面図である。同図の半導体装置は図２に示したような大面積のレジスト領域１３内にさらにアイランド状のレジスト領域１５が形成され、このレジスト領域１５内に小な開口部１４が形成されているようなレジストパターンを有する半導体装置に対して、イオン注入等荷電体を用いる加工を施す際に生ずる静電破壊を防止することが可能なレジストパターンを有している。この半導体装置においては、アイランド状のレジスト領域１５とその周囲の大面積のレジスト領域１３間に電荷をリークするためのパスであるブリッジ領域５１を形成し、電荷の局部集中を防止するものである。このようなブリッジ領域５１をアイランド状のレジスト領域１５の周囲に複数個設けることにより、半導体基板面内の電位の均一性を向上させることにより、特異部分における静電破壊を防止することができる。
【０００９】
図６は本発明の他の実施形態を示すもので、図３の静電破壊モニター３１部分の構造を拡大して示す平面図である。同図の静電破壊モニターは図４に示したモニターと基本的には同一構成であるが、モニタ要素デバイスのフィールド酸化膜で囲まれた領域の個数が５１〜５９までの９個の配列により構成されていること、これらのフィールド酸化膜で囲まれた領域５１〜５９内に形成されるレジストアイランド６０が、それらの長手方向の辺との間隔Ｌを徐々にずらせて配置されている点において異なっている。なお、図４においてはレジストアイランド６０の形状は長方形で示されているが、図３と同じ形状としてもよいことはいうまでもない。また、図４に示したモニターの断面構造は、特に示していないが、図４のＤ−Ｄ′断面図の構造はほぼ同一構造であるため、図面は省略した。
【００１０】
本発明は以上説明した実施形態に限定されるものではなく、種々の変形が可能である。例えば、図１においては静電破壊モニター３１を一個だけ設けているが、半導体基板の隣接する辺の近傍に同様なモニターを設けてもよい。
【００１１】
【発明の効果】
以上説明したように、本発明によれば、高い被覆率のレジストパターンによりイオン注入等のイオンを用いる加工を行う際に生ずる静電破壊の有無を、加工対象の半導体装置に静電破壊モニターを設けることにより、容易に検査することができる。
【図面の簡単な説明】
【図１】本発明を適用すべき半導体製造プロセスを示す図で、（Ａ）は半導体装置の平面図、（Ｂ）はその断面図である。
【図２】本発明を適用すべき半導体製造プロセスを示す図で、（Ａ）は半導体装置の平面図、（Ｂ）はその断面図である。
【図３】本発明の静電破壊モニターを有する半導体装置を示す平面図である。同図に示す半導体装置は、図１に示した半導体装置を構成する半導体基板１１の一部に静電破壊モニター３１が形成されている。
【図４】図３の静電破壊モニター３１部分の構造を拡大して示す図で、同図（Ａ）は平面図、（Ｂ）は図（Ａ）の矢印Ｃ−Ｃに沿う断面図である。
【図５】本発明の応用例を示す半導体装置の平面図である。
【図６】本発明の他の実施形態を示す要部平面図である。
【符号の説明】
１１  半導体基板
１２  絶縁膜
１３  大面積のレジスト領域
１４  微小な開口部
１５  アイランド状のレジスト領域
３１  静電破壊モニター
３２〜３８  モニタ要素デバイス
３９、４０  フィールド酸化膜
４１  薄い酸化膜
５１  ブリッジ領域
【図１】
0003548039.tif 000002
【図２】
0003548039.tif 000003
【図３】
0003548039.tif 000004
【図４】
0003548039.tif 000005
【図５】
0003548039.tif 000006
【図６】
0003548039.tif 000007