(57)【特許請求の範囲】
【請求項１】
ソースフォロア型アンプを有する固体撮像素子において、
第１導電型基板と、前記第１導電型基板内に形成された第２導電型領域と、該第２導電型領域内に形成された第１導電型ウエル及びロードトランジスタと、前記第１導電型ウエル内に形成された第２導電型ウエルと、該第２導電型ウエル内に形成されたドライバトランジスタとを備え、前記ドライバトランジスタのドレインには前記第１導電型基板に供給される基板電圧に比して高電位の電源電圧が供給され、前記ロードトランジスタと前記ドライバトランジスタとがソースフォロア型アンプを形成することを特徴とする固体撮像素子。
【請求項２】
前記ドライバトランジスタのソースと前記第２導電型ウエルとが接続される、請求項１に記載の固体撮像素子。
【請求項３】
前記ドライバトランジスタのドレインと前記第１導電型ウエルとが接続される、請求項１に記載の固体撮像素子。
【請求項４】
前記ドライバトランジスタ及び前記ロードトランジスタが、表面型又は埋込み型である、請求項１〜３の何れかに記載の固体撮像素子。
【請求項５】
カスケード接続された３段のソースフォロア型アンプを有する固体撮像素子において、
第１導電型基板と、前記第１導電型基板内に形成された第２導電型領域と、前記第２導電型領域内に形成された第１導電型ウエルと、前記第１導電型ウエル内意に形成された第２導電型ウエルとを備え、
初段のソースフォロワ型アンプを構成する初段のドライバトランジスタ及びロードトランジスタと、初段に後続する２段目及び３段目のソースフォロワ型アンプを構成する２段目及び３段目のロードトランジスタとが前記第２導電型領域内に形成されており、
前記２段目及び３段目のソースフォロワ型アンプを構成する２段目及び３段目のドライバトランジスタが、前記第２導電型ウエル内に形成されていることを特徴する固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子に関し、より詳細には、光電変換部で検出された微弱な電気信号を増幅するバッファ機能を有する出力アンプ部に関するものである。
【０００２】
【従来の技術】
ＭＯＳ型固体撮像素子は、光電変換によって光を電荷に変換する撮像領域部、電荷を転送する電荷転送部、及び、電荷を所定の電圧信号に変換する出力アンプ部を備える。撮像領域部は、例えばアレイ状に多数が配置されたフォトダイオードによって入射光に応じた電荷を発生する。出力アンプ部は、出力インピーダンスが低いソースフォロア型アンプとして構成され、撮像領域部及び電荷転送部と共に同一基板上に搭載される。
【０００３】
図５（ａ）及び（ｂ）は、特開昭６０−２２３１６１号公報に記載の固体撮像素子の回路図及び構造図である。同図（ａ）は、ソースフォロア型アンプを成す出力部の回路図である。ソースフォロア型アンプは、相互に直列に接続された、電気信号Ｓｉをゲートに入力するドライバトランジスタＱ１４、及び、バイアス電圧Ｖｂをゲートに入力するロードトランジスタＱ２４を有する。ドライバトランジスタＱ１４は、ソースフォロア型増幅器として作動し、ロードトランジスタＱ２４は、ソースフォロア型アンプの定電流源（ソース側抵抗）として働く。
【０００４】
同図（ｂ）は、固体撮像素子の出力アンプ部の構造を示す断面図である。固体撮像素子は、第１導電型（Ｎ型）半導体基板１０上に形成される。ドライバトランジスタＱ１４は、図中の中央側に示す第２の第２導電型（Ｐ型）領域１１内に形成され、ロードトランジスタＱ２４は、図中の左側に示す第１の第２導電型（Ｐ型）領域１１内に形成される。ドライバトランジスタＱ１４及びロードトランジスタＱ２４は、同図（ａ）のソースフォロア型アンプを構成する。
【０００５】
【発明が解決しようとする課題】
上記公報に記載の技術は、ドライバトランジスタＱ１４のソースとサブストレートとが接続されることにより、ソースフォロア型アンプの利得を高めている。
【０００６】
また、固体撮像素子は、撮像領域にあるフォトダイオードが良好な特性を示すように、半導体基板１０に基板電圧Ｖｓが供給され、ソースフォロア型アンプの動作が線形な範囲を確保できるようにソースフォロア型アンプのドレイン側に電源電圧ＶＤＤが供給される。従来、基板電圧Ｖｓ及び電源電圧ＶＤＤの電圧は、１５Ｖ程度であったが、消費電力を削減する低電圧化に伴い、現在は基板電圧Ｖｓを５Ｖ程度に抑えている。
【０００７】
ソースフォロア型アンプは、線形な動作範囲が確保できるように、ドライバトランジスタＱ１４のソース拡散層１８ａの電位が電源電圧ＶＤＤの中間電圧の７．５Ｖ程度に維持され、図中の中央側に示す第２の第２導電型領域１１は、ドライバトランジスタＱ１４のソース拡散層１８ａの電位と同じである。ここで、低電圧化のために基板電圧Ｖｓを５Ｖ程度に抑えることによって、第２の第２導電型領域１１は、第１導電型半導体基板１０に比して２．５Ｖ程度電位が高くなるので、半導体基板１０とのＰＮ接合面が順方向にバイアスされることとなる。この場合、第２の第２導電型領域１１と第１導電型半導体基板１０とが電気的に分離されないので、ドライバトランジスタＱ１４の機能が損なわれる。
【０００８】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、基板電圧Ｖｓに比して高電位の電源電圧ＶＤＤを供給する際に、有効にＰＮ接合面に逆バイアス電圧を供給することができるソースフォロア型アンプを備える固体撮像素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の固体撮像素子は、ソースフォロア型アンプを有する固体撮像素子において、第１導電型基板と、前記第１導電型基板内に形成された第２導電型領域と、該第２導電型領域内に形成された第１導電型ウエル及びロードトランジスタと、前記第１導電型ウエル内に形成された第２導電型ウエルと、該第２導電型ウエル内に形成されたドライバトランジスタとを備え、前記ロードトランジスタと前記ドライバトランジスタとがソースフォロア型アンプを形成することを特徴とする。
【００１０】
本発明の固体撮像素子は、第１導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースと同電位の第２導電型ウエルを第１導電型半導体基板から電気的に分離できるので、高利得のソースフォロア型アンプとして動作させることができる。
【００１１】
本発明の固体撮像素子は、前記ドライバトランジスタのソースと前記第２導電型ウエルとが接続されること、又は、前記ドライバトランジスタのドレインと前記第１導電型ウエルとが接続されることが好ましい。この場合、確実に第１導電型ウエルと第２導電型ウエルとが電気的に分離される。
【００１２】
本発明の固体撮像素子では、前記固体撮像素子がカスケード接続された３段のソースフォロア型アンプを備え、初段のソースフォロア型アンプのドライバトランジスタは前記第２導電型領域内に形成されており、第２及び第３段のソースフォロア型アンプのドライバトランジスタが前記第２導電型ウエル内に形成されていることもできる。
【００１３】
また、本発明の固体撮像素子は、前記ドライバトランジスタ及び前記ロードトランジスタが、表面型又は埋込み型であることもできる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の固体撮像素子について図面を参照して説明する。図１は、本発明の一実施形態例の固体撮像素子の構造を示す断面図である。本実施形態例の固体撮像素子は、光電変換し電気信号を発生する撮像領域部１０２、及び、電気信号を検出信号に変換する出力アンプ部１０１を有し、第１導電型（Ｎ型）半導体基板１０上に構成される。第１導電型半導体基板１０は、５Ｖ程度の基板電圧Ｖｓに接続される。第１導電型半導体基板１０上に、第２導電型（Ｐ型）領域１１が形成され、第２導電型領域１１内に、第１導電型ウェル１２が形成され、第１導電型ウェル１２内に、第２導電型ウェル１３が形成される。
【００１５】
図２は、図１の出力アンプ部１０１の回路図である。各段のソースフォロア型アンプ３〜５は夫々、ｎチャネル型のドライバトランジスタＱ１１〜Ｑ１３とｎチャネル型のロードトランジスタＱ２１〜Ｑ２３とを１組として構成される。ドライバトランジスタＱ１１〜Ｑ１３のドレインは全て、１５Ｖ程度の電源電圧ＶＤＤに接続される。ロードトランジスタＱ２１〜Ｑ２３のゲート、ソース、及び、サブストレートは全て、グランドに接続される。ドライバトランジスタＱ１１〜Ｑ１３のソースは夫々、対応するロードトランジスタＱ２１〜Ｑ２３のドレインに接続される。
【００１６】
ドライバトランジスタＱ１１は、ゲートが入力端子１に接続され、サブストレートがグランドに接続され、ソースがドライバトランジスタＱ１２のゲートに接続される。ドライバトランジスタＱ１２は、ソースがそのサブストレート、及び、ドライバトランジスタＱ１３のゲートに接続される。ドライバトランジスタＱ１３は、ソースがサブストレート、及び、出力端子２に接続される。固体撮像素子は、入力端子１が図示されない撮像領域部の電気信号出力端子に接続され、出力端子２が図示されない外部回路の信号入力端子に接続される。
【００１７】
ドライバトランジスタＱ１１〜Ｑ１３は、夫々のゲートに入力する信号を低インピーダンス変換し、そのソースから同相の信号として出力する。ロードトランジスタＱ２１〜Ｑ２３は、設定された一定のドレイン電流が流れる定電流源として動作し、ドレイン・ソース間が見かけ上高インピーダンスになる。ソースフォロア型アンプ３〜５は、ドライバトランジスタのソースとグランドとの間の抵抗分が小さいと増幅度が小さくなる。ドライバトランジスタのソースとグランドとの間は、定電流源が接続される場合に比して、固定抵抗が接続される場合には、ソースから出力する信号の振幅が減衰する。
【００１８】
図３は、図２のソースフォロア型アンプ５の構造を示す断面図である。第１導電型拡散層１６は、アルミ配線と接続するためのコンタクト領域を構成し、第１導電型ウェル１２上の表面部分に形成される。第１導電型ウェル１２は、第１導電型拡散層１６を介して電源電圧ＶＤＤに接続される。ドライバトランジスタＱ１３は、第２導電型ウェル１３上に形成され、予めチャネルが存在しない表面型である。ロードトランジスタＱ２３は、第２導電型領域１１上に形成され、第１導電型チャネル領域１４として予めチャネルが存在する埋込み型であり、ドライバトランジスタＱ１１及びＱ１３以外のトランジスタは、全て埋込み型である。
【００１９】
全てのトランジスタについて、ゲ−ト長及びゲ−ト幅の設計値は、帯域等のトランジスタ特性が設計基準を満たすように、最適値が夫々採用される。ここで、表面型又は埋込み型の何れかであるかを指定すれば、トランジスタ構造は同じになる。
【００２０】
ゲ−ト絶縁膜は、シリコン酸化膜のみの構造、又は、シリコン酸化膜で窒化シリコン膜を挟んだ構造（ＯＮＯ膜）から成る。ゲ−ト電極１９ａ及び１９ｂは、ポリシリコンから成り、リン等のＮ型不純物を拡散することで金属のように低抵抗化される。第１導電型拡散層１６、ソ−ス拡散層１８ａ、１８ｂ、ドレイン拡散層１７ａ、及び、１７ｂは、リン等のＮ型不純物をド−プすることによって形成される。イオン注入は、Ｐ型領域及びＮ型領域に対して双方とも、数百ｋｅＶの加速エネルギーを用い、注入濃度が１Ｅ１２のオ−ダ−で行われる。
【００２１】
図４は、図２のソースフォロア型アンプ５の構造を示す平面図である。配線２１〜２４は、配線材料としてアルミが使用される。コンタクト３４は、Ｐ型の領域との接続であるので、第２導電型ウェル１３と直接に接続される。コンタクト３１〜３３及び３５〜３８は夫々、Ｎ型領域との接続であり、良好なオーム接触が得られるように、Ｎ型不純物が注入された拡散層を介して接続される。
【００２２】
ここで、ソースフォロア型アンプのゲインＧについて説明する。ソースフォロア型アンプは、ドライバトランジスタに対して、相互コンダクタンスをｇｍ、サブストレートのコンダクタンスをｇｍｂ、出力コンダクタンスをｇｄｓ１とし、ロードトランジスタに対して、出力コンダクタンスをｇｄｓ２とすると、利得Ｇがｇｍ／（ｇｍ＋ｇｍｂ＋ｇｄｓ１＋ｇｄｓ２）で表現される。ドライバトランジスタのサブストレートとソースとを接続すれば、上式のｇｍｂが０となるので、利得Ｇが高くなる。
【００２３】
ドライバトランジスタＱ１３は、チャネルがゲート酸化膜を介してゲート電極１９ａと結合し、チャネルが直下の空乏層を介して第２導電型ウェル１３と結合している。ドライバトランジスタＱ１３は、ゲート電極１９ａに信号を入力すると、チャネル電位が変調される。チャネル電位の変調は、ゲート電極１９ａとチャネルとの結合度を示す相互コンダクタンスｇｍが大きいと促進され、一定電位である第２導電型ウェル１３とチャネルとの結合度を示すサブストレートのコンダクタンスｇｍｂが小さいと促進される。
【００２４】
固体撮像素子においては、光電変換により得られた信号電荷を出力部の、▲１▼浮遊電荷容量と、▲２▼浮遊電荷容量から初段ドライバトランジスタＱ１１までの配線容量と、▲３▼初段ドライバトランジスタＱ１１の入力容量、の合計から成る電荷検出容量で電圧に変換してソースフォロアアンプを介して出力するため、電荷検出容量が大きいと出力電圧が減少する。初段ソースフォロア３にも本発明を適用すると初段ソースフォロア３の利得Ｇは増加するものの、浮遊電荷容量から初段ドライバトランジスタＱ１１までの配線長がのびて電荷検出容量が増加してしまうため、出力電圧としては初段ソースフォロア３には本発明を適用しない方が増加する場合が多い。従って、本実施例では初段ソースフォロア３には本発明を適用していない。ドライバトランジスタＱ１１は、サブストレートをグランドに接続するトランジスタ構造にしている。また、利得Ｇの向上を重視する場合、又は、配線容量が小さい場合には、全てのソースフォロア型アンプ３〜５に対して、ドライバトランジスタのサブストレートとソースとが接続されるトランジスタ構造が採用される。
【００２５】
第１導電型ウェル１２の電位は１５Ｖになり、第２導電型ウェル１３の電位は７．５Ｖになり、第１導電型半導体基板１０の電位は５Ｖになり、第２導電型領域１１の電位は０Ｖになる。第１導電型ウェル１２、第２導電型ウェル１３、第１導電型半導体基板１０、及び、第２導電型領域１１は、形成されるＰＮ接合面が全て逆バイアスされる。
【００２６】
上記実施形態例によれば、第１導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースである第２導電型ウェルは第１導電型半導体基板から電気的に分離されるので、高利得のソースフォロア型アンプとして動作する。
【００２７】
なお、上記実施形態例ではＮチャンネルトランジスタについて説明したが、不純物の導電型をかえればＰチャンネルトランジスタについても同様な効果が得られる。また、上記実施形態例ではドライバトランジスタＱ１３及びＱ１１のみが表面型である構成ついて説明したが、各トランジスタが表面型又は埋込み型の何れかである構成についても本発明は適用できる。
【００２８】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の固体撮像素子は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した固体撮像素子も、本発明の範囲に含まれる。
【００２９】
【発明の効果】
以上説明したように、本発明の固体撮像素子では、第１導電型半導体基板に供給する基板電圧をドライバトランジスタのドレインに供給する電源電圧より低くしても、ドライバトランジスタのソースと同電位となる第２導電型ウエルを第１導電型半導体基板から電気的に分離できるので、高利得のソースフォロア型アンプとして動作させることができる。また、供給する基板電圧を低く設定できるので、低消費電力対策に貢献できる。
【図面の簡単な説明】
【図１】本発明の一実施形態例の固体撮像素子の構造を示す断面図である。
【図２】図１の固体撮像素子の出力アンプ部の回路図である。
【図３】図２の第３段ソースフォロア型アンプ５の構造を示す断面図である。
【図４】図２の第３段ソースフォロア型アンプ５の構造を示す平面図である。
【図５】同図（ａ）及び（ｂ）は、特開昭６０−２２３１６１号公報に記載の固体撮像素子の回路図及び構造図である。
【符号の説明】
１  入力端子
２  出力端子
３  初段ソースフォロア型アンプ
４  第２段ソースフォロア型アンプ
５  第３段ソースフォロア型アンプ
１０  第１導電型半導体基板（Ｎ型）
１１  第２導電型領域（Ｐ型）
１２  第１導電型ウェル（Ｎ型）
１３  第２導電型ウェル（Ｐ型）
１４  第１導電型チャネル領域（Ｎ型）
１６  第１導電型拡散層（Ｎ型）
１７ａ，１７ｂ  ドレイン拡散層（Ｎ型）
１８ａ，１８ｂ  ソース拡散層（Ｎ型）
１９ａ，１９ｂ  ゲート電極
２１〜２４  配線
３１〜３８  コンタクト
Ｑ１１〜Ｑ１４  ドライバトランジスタ（ｎチャネル型）
Ｑ２１〜Ｑ２４  ロードトランジスタ（ｎチャネル型）
ＶＤＤ  電源電圧
Ｖｓ  基板電圧
Ｖｂ  バイアス電圧
Ｓｉ  電気信号
Ｓｏ  検出信号
【図１】
0003591633.tif 000002
【図２】
0003591633.tif 000003
【図３】
0003591633.tif 000004
【図４】
0003591633.tif 000005
【図５】
0003591633.tif 000006