【事件の表示】
　特願２００３−１１２４４９「半導体記憶装置の製造方法」拒絶査定不服審判事件〔平成１６年１１月１１日出願公開、特開２００４−３１９８０５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年４月１７日の出願であって、平成１８年１月２７日付けで拒絶査定がなされ、これに対して同年３月２日に拒絶査定に対する審判請求がなされたものである。
　
第２　本願発明
　請求項４について
　請求項４は請求項３を引用し、更に、請求項３は、請求項１又は２を引用しているので、ここでは、請求項１を引用する請求項３を更に引用する請求項４に係る発明（以下、「本願発明」という。）について検討する。
　請求項１、３及び４には、以下のとおり記載されている。
「【請求項１】　フローティングゲートとコントロールゲートとを備えるスタックゲート型不揮発性半導体記憶装置において、半導体基板に区画した素子形成領域にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に不純物を導入したシリコン膜を形成する工程と、前記シリコン膜の表面に保護膜を形成する工程と、前記保護膜上に積層ハードマスクの下層膜と上層膜を順次積層する工程と、前記上層膜を所要のパターンに形成する工程と、前記上層膜のパターン上に第２の上層膜を形成する工程と、前記第２の上層膜をエッチングして前記第１の上層膜の側面にのみ残すと同時に前記下層膜をエッチングする工程と、前記下層膜をマスクにして前記保護膜をエッチングする工程と、前記下層膜をマスクにして前記シリコン膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記下層膜をエッチング除去する工程とを含むことを特徴とする半導体記憶装置の製造方法。」
　「【請求項３】 前記シリコン膜はポリシリコン膜あるいは金属ポリサイド膜であることを特徴とする請求項１又は２に記載の半導体記憶装置の製造方法。
　【請求項４】　前記下層膜はシリコン窒化膜であり、前記第１及び第２の上層膜はシリコン酸化膜であることを特徴とする請求項３に記載の半導体記憶装置の製造方法。」
　
　したがって、本願発明は、
　「フローティングゲートとコントロールゲートとを備えるスタックゲート型不揮発性半導体記憶装置において、半導体基板に区画した素子形成領域にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に不純物を導入したシリコン膜を形成する工程と、前記シリコン膜の表面に保護膜を形成する工程と、前記保護膜上に積層ハードマスクの下層膜と上層膜を順次積層する工程と、前記上層膜を所要のパターンに形成する工程と、前記上層膜のパターン上に第２の上層膜を形成する工程と、前記第２の上層膜をエッチングして前記第１の上層膜の側面にのみ残すと同時に前記下層膜をエッチングする工程と、前記下層膜をマスクにして前記保護膜をエッチングする工程と、前記下層膜をマスクにして前記シリコン膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記下層膜をエッチング除去する工程とを含むことを特徴とし、
　前記シリコン膜はポリシリコン膜あるいは金属ポリサイド膜であることを特徴とし、
　さらに、前記下層膜はシリコン窒化膜であり、前記第１及び第２の上層膜はシリコン酸化膜であることを特徴とする半導体記憶装置の製造方法。」であり、言い換えると、
　「フローティングゲートとコントロールゲートとを備えるスタックゲート型不揮発性半導体記憶装置において、半導体基板に区画した素子形成領域にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に不純物を導入したポリシリコン膜あるいは金属ポリサイド膜を形成する工程と、前記ポリシリコン膜あるいは前記金属ポリサイド膜の表面に保護膜を形成する工程と、前記保護膜上に積層ハードマスクの下層膜のシリコン窒化膜と上層膜のシリコン酸化膜を順次積層する工程と、前記上層膜のシリコン酸化膜を所要のパターンに形成する工程と、前記上層膜のシリコン酸化膜のパターン上に第２の上層膜のシリコン酸化膜を形成する工程と、前記第２の上層膜のシリコン酸化膜をエッチングして前記第１の上層膜のシリコン酸化膜の側面にのみ残すと同時に前記下層膜のシリコン窒化膜をエッチングする工程と、前記下層膜のシリコン窒化膜をマスクにして前記保護膜をエッチングする工程と、前記下層膜のシリコン窒化膜をマスクにして前記ポリシリコン膜あるいは前記金属ポリサイド膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記下層膜のシリコン窒化膜をエッチング除去する工程とを含むことを特徴とする半導体記憶装置の製造方法。」
　
第３　刊行物発明
　刊行物１：特開平１１−１２１６３８号公報
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平１１−１２１６３８号公報（以下、「刊行物１」という。）には、図２０ないし図２９とともに、以下の事項が記載されている。
「【０００１】
【発明の属する技術分野】本発明は、二層ゲート構造の不揮発性記憶素子を有する半導体装置に関し、特にコントロールゲートとフローティングゲートとのカップリング比の向上に適用して有効な技術に関するものである。」
「【０００５】
【発明が解決しようとする課題】フローティングゲートは、通常ゲート絶縁膜を介してソース領域，ドレイン領域間に設けられるため、メモリセルサイズによって略一定の範囲に限定されてしまい、この範囲を越えてフローティングゲートを拡大し、且つセルサイズの拡大を回避する技術が求められた。」
「【０００８】
【問題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。フローティングゲートとなる導体膜を堆積させ、前記導体膜の上に堆積させた絶縁膜を解像限界内の間隔で配置し、前記絶縁膜の側面にサイドウォールを形成して、前記絶縁膜及びサイドウォールをマスクとしたパターニングによって前記導体膜からフローティングゲートを形成することによって、フローティングゲートをホトリソグラフィの解像限界未満の間隔で配置する。
【０００９】上述した手段によれば、不揮発性記憶素子のメモリセルサイズを変更せずに、フローティングゲートの面積を拡大することができるので、フローティングゲート-コントロールゲート間のカップリング容量を増加させ、低電圧動作を可能とすることができる。」
「【００４８】次に、この半導体装置の製造方法について、図２０乃至図２９を用いて工程毎に説明する。
【００４９】先ず、ＬＯＣＯＳ法によって、半導体基板１主面を各素子形成領域３に区分するフィールド絶縁膜２を形成し、素子形成領域３の半導体基板１主面にゲート絶縁膜７を形成する。この状態を図２０に示す。
【００５０】次に、フローティングゲート８となる多結晶シリコン膜８’をＣＶＤによって堆積させる。この状態を図２１に示す。
【００５１】次に、多結晶シリコン膜８’を保護するための酸化珪素からなる保護膜１４を堆積した後に、窒化珪素からなる絶縁膜１５をＣＶＤによって全面に堆積させる。この状態を図２２に示す。
【００５２】次に、この絶縁膜１５を、フローティングゲート８の形状にエッチング加工して、各パターンに分離する。この際に、このフローティングゲート８の形状は、ホトリソグラフィによる解像限界を考慮したものであり、最終形状のフローティングゲート８よりも間隔が広く、ホトリソグラフィによる解像限界の間隔で配置されることとなる。この状態を図２３に示す。
【００５３】次に、窒化珪素膜１６’をＣＶＤによって全面に堆積させる。この状態を図２４に示す。
【００５４】次に、堆積させた窒化珪素膜１６’をエッチバックすることによって絶縁膜の側面１５にサイドウォール１６を形成する。この状態を図２５に示す。
【００５５】次に、絶縁膜１５及びサイドウォール１６をマスクとしたエッチングによって多結晶シリコン膜８’をパターニング形成する。この際に、絶縁膜１５がホトリソグラフィによる解像限界の間隔で配置されており、この間隔がサイドウォール１６によって更に狭められることとなるために、フローティングゲート８をホトリソグラフィの解像限界未満の間隔で配置されることとなる。この状態を図２６に示す。
【００５６】次に、フローティングゲート８の側面に熱酸化による保護膜１７を形成する。この状態を図２７に示す。
【００５７】次に、マスクとして用いた窒化珪素の絶縁膜１５及びサイドウォール１６を除去する。この際に、フローティングゲート８は保護膜１４，１７によって保護されている。この状態を図２８に示す。
【００５８】次に、保護膜１４，１７を除去し、酸化珪素膜、窒化珪素膜、酸化珪素膜、窒化珪素膜を積層したＯＮＯＮ膜を全面に堆積させ、このＯＮＯＮ膜がフローティングゲート８とコントロールゲート６とのゲート間絶縁膜１２となる。この状態を図２９に示す。」
「 【００６４】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、フローティングゲートがホトリソグラフィの解像限界未満の間隔で配置されるという効果がある。
（２）本発明によれば、上記効果（１）により、メモリセルサイズを増加させることなくフローティングゲートの面積を増加させることができるという効果がある。
（３）本発明によれば、上記効果（２）により、フローティングゲートとコントロールゲートとのカップリング容量を増加させることができるという効果がある。
（４）本発明によれば、上記効果（３）により、二層ゲート構造ＦＥＴの低電源電圧化が図れるという効果がある。
（５）本発明によれば、上記効果（１）により、フローティングゲートの面積を減少させずにメモリセルサイズを減少させることができるという効果がある。
（６）本発明によれば、上記効果（５）により、フローティングゲートとコントロールゲートとのカップリング容量を減少させずにメモリセルサイズを減少させることができるという効果がある。」
　
　ここで、図２４，図２５、「【００５４】次に、堆積させた窒化珪素膜１６’をエッチバックすることによって絶縁膜の側面１５にサイドウォール１６を形成する。この状態を図２５に示す。」、及び「【００５５】次に、絶縁膜１５及びサイドウォール１６をマスクとしたエッチングによって多結晶シリコン膜８’をパターニング形成する。この際に、絶縁膜１５がホトリソグラフィによる解像限界の間隔で配置されており、この間隔がサイドウォール１６によって更に狭められることとなるために、フローティングゲート８をホトリソグラフィの解像限界未満の間隔で配置されることとなる。この状態を図２６に示す。」の記載から、絶縁膜１５及びサイドウォール１６をマスクとしたエッチングにより、保護膜１４及び多結晶シリコン膜８’を順次エッチングにより、パターニング形成していることは明らかである。
　また、図２６、図２７及び「【００５５】次に、絶縁膜１５及びサイドウォール１６をマスクとしたエッチングによって多結晶シリコン膜８’をパターニング形成する。この際に、絶縁膜１５がホトリソグラフィによる解像限界の間隔で配置されており、この間隔がサイドウォール１６によって更に狭められることとなるために、フローティングゲート８をホトリソグラフィの解像限界未満の間隔で配置されることとなる。この状態を図２６に示す。【００５６】次に、フローティングゲート８の側面に熱酸化による保護膜１７を形成する。この状態を図２７に示す。」との記載より、保護膜１７は、多結晶シリコン膜８’からなるフローティングゲート８のパターニングにより形成され、露出した側面を覆って形成されることは明らかである。
　
　よって、刊行物１には、以下の発明が記載されている。
「フローティングゲートとコントロールゲートとを備えた二層ゲート構造の不揮発性記憶素子の製造方法において、
　素子形成領域３の半導体基板１主面にゲート絶縁膜７を形成する工程と、
　前記ゲート絶縁膜７上に多結晶シリコン膜８’を形成する工程と、
　前記多結晶シリコン膜８’上に保護膜１４を堆積する工程と、
　前記保護膜１４上に窒化珪素の絶縁膜１５を堆積する工程と、
　前記絶縁膜１５を各パターンに分離する工程と、
　前記パターン上に窒化珪素膜１６’を堆積する工程と、
　前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程と、
　前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記保護膜１４をエッチングする工程と、
　前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記多結晶シリコン膜８’をエッチングによりパターニングする工程と、
　前記多結晶シリコン膜８’のパターニングにより露出した側面を覆う保護膜１７を形成する工程と、
　前記絶縁膜１５及び前記サイドウォール１６を除去する工程とを備えたことを特徴とする不揮発性記憶素子の製造方法。」
　
　刊行物２：特開平１０−２９４３６７号公報
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平１０−２９４３６７号公報（以下、「刊行物２」という。）には、図６ないし図８、図２２、図２３とともに、以下の事項が記載されている。
「【特許請求の範囲】
【請求項１】半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１マスク層を形成する工程と、
前記第１マスク層の上層に第２マスク層を形成する工程と、
前記第２マスク層に第１コンタクトホールを開口する工程と、
前記第１コンタクトホールの内壁に前記第１コンタクトホールの開口径を狭めるサイドウォールマスク層を形成する工程と、
前記第２マスク層および前記サイドウォールマスク層をマスクにして前記第１マスク層に前記第１コンタクトホールと連通する第２コンタクトホールを開口する工程と、
前記第２コンタクトホールが開口された第１マスク層をマスクにして前記絶縁膜を貫通する第２コンタクトホールを開口する工程と、
前記連通する第１コンタクトホールおよび第２コンタクトホールを導電体で埋め込み、配線層を形成する工程とを有する半導体装置の製造方法。」
「【請求項７】前記第２マスク層およびサイドウォールマスク層を、前記第１マスク層とエッチング選択比をとることができる材料で形成する請求項１記載の半導体装置の製造方法。
【請求項８】前記第１マスク層をポリシリコンで形成し、
前記第２マスク層およびサイドウォールマスク層を酸化シリコンあるいは窒化シリコンにより形成する請求項７記載の半導体装置の製造方法。
【請求項９】前記第１マスク層を窒化シリコンで形成し、
前記第２マスク層およびサイドウォールマスク層をポリシリコンあるいは酸化シリコンにより形成する請求項７記載の半導体装置の製造方法。」
「【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に微細なコンタクトを有する半導体装置の製造方法に関する。」
「【００５２】以下に、本実施形態における実施例を図面を参照して説明する。
実施例１
【００５３】かかる半導体装置は、コンタクトホールの径の拡大が抑制されており、配線のショートやエッチングストップの生じていない、半導体基板へのえぐれやプラグロスを抑制した、配線の信頼性を確保した微細なコンタクトを有する半導体装置である。
【００５４】以下に、上記の本実施例の半導体装置の製造方法について説明する。まず、図６（ａ）に示すように、シリコン半導体基板１０上に、図示しないトランジスタなどの素子を形成した後、これらの素子を被覆して酸化シリコンを常圧ＣＶＤ法により約７００ｎｍの膜厚で堆積させ、リフローあるいはエッチバックなどにより平坦化して絶縁膜２０を形成する。次に絶縁膜２０の上層に減圧ＣＶＤ法によりポリシリコンを２００ｎｍの膜厚で堆積させ、第１マスク層２１を形成する。次に第１マスク層２１の上層に減圧ＣＶＤ法により酸化シリコンを２００ｎｍの膜厚で堆積させ、第２マスク層２２を形成する。次に第２マスク層２２の上層にコーターを用いてレジスト膜を６００ｎｍの膜厚で塗布し、エキシマステッパーにより４００ｎｍφの第１コンタクトホールの開口パターンにパターニングしてレジスト膜Ｒ１を形成する。
【００５５】次に、図６（ｂ）に示すように、マグネトロン方式のエッチング装置にてレジスト膜Ｒ１をマスクにして２００ｎｍエッチングを行い、第１マスク層２１を露出させる第１コンタクトホールＣＨ１を第２マスク層２２に開口する。次に、μ波ダウンフロー方式のアッシャーを用いてレジスト膜Ｒ１を除去する。
【００５６】次に、図６（ｃ）に示すように、酸化シリコンを減圧ＣＶＤ法にて第２マスク層２２及び第１コンタクトホールＣＨ１内を全面に被覆して１００ｎｍの膜厚で堆積させ、サイドウォールマスク用層２３を形成する。
【００５７】次に、図７（ｄ）に示すように、平行平板方式のエッチング装置にてサイドウォールマスク用層２３のエッチバックを１００ｎｍ行い、サイドウォールマスク層２３ａを形成する。サイドウォールマスク層２３ａの形成により、コンタクトホールの径を約２００ｎｍφに狭めることができる。
【００５８】次に、図７（ｅ）に示すように、ＥＣＲタイプのエッチング装置にて第２マスク層２２およびサイドウォールマスク層２３ａをマスクにして２００ｎｍエッチングを行い、第１マスク層２１を貫通して絶縁膜２０を露出させる、開口径約２００ｎｍφの第２コンタクトホールＣＨ２を開口する。
【００５９】次に、図８（ｆ）に示すように、マグネトロン方式のエッチング装置にて約２００ｎｍφの開口径を有する第１マスク層２１をマスクにして７００ｎｍエッチングを行い、絶縁膜２０を貫通して半導体基板１０を露出させる第２コンタクトホールＣＨ２を絶縁膜２０に開口する。酸化シリコンからなる第２マスク層２２およびサイドウォールマスク層２３ａは絶縁膜２０への第２コンタクトホールＣＨ２の開口エッチングと同時にエッチング除去する。
【００６０】次に、図８（ｇ）に示すように、ポリシリコンを減圧ＣＶＤ法により第２コンタクトホールＣＨ２内を埋め込んで第１マスク層２１上面を全面に２００ｎｍの膜厚で堆積させ、埋め込み配線層３０を形成する。」
「【０１０４】
第２実施形態
　本実施形態の製造方法により製造した半導体装置の断面図を図２１に示す。半導体基板１０上に図示しないＭＯＳトランジスタなどの素子が形成されており、その上層を例えば酸化シリコンからなる絶縁膜２０が形成されており、その上層に例えば窒化シリコンからなる第１マスク層２１が形成されている。絶縁膜２０および第１マスク層２１には半導体基板１０に達するコンタクトホールが開口されており、コンタクトホール内に埋め込み配線層３０ａが埋め込まれており、その上層に形成された上部電極３３と半導体基板１０を接続している。
【０１０５】かかる半導体装置は、コンタクトホールの径の拡大が抑制されており、配線のショートやエッチングストップの生じていない、半導体基板へのえぐれやプラグロスを抑制した、配線の信頼性を確保した微細なコンタクトを有する半導体装置である。
【０１０６】以下に、上記の本実施形態の半導体装置の製造方法について説明する。まず、図２２（ａ）に示すように、例えばシリコン半導体基板１０上に、図示しないトランジスタなどの素子を形成した後、これらの素子を被覆して例えば酸化シリコンを常圧ＣＶＤ法により堆積させ、リフローあるいはエッチバックなどにより平坦化して絶縁膜２０を形成する。次に絶縁膜２０の上層に例えば減圧ＣＶＤ法により窒化シリコンを約１００ｎｍの膜厚で堆積させ、第１マスク層２１を形成する。次に第１マスク層２１の上層に例えば減圧ＣＶＤ法によりポリシリコンを約３００ｎｍの膜厚で堆積させ、第２マスク層２２を形成する。次に第２マスク層２２の上層にレジスト膜を塗布し、例えば４００ｎｍφの第１コンタクトホールの開口パターンにパターニングしてレジスト膜Ｒ１を形成する。
【０１０７】次に、図２２（ｂ）に示すように、レジスト膜Ｒ１をマスクにしてＲＩＥ（反応性イオンエッチング）などのエッチングを行い、第１マスク層２１を露出させる第１コンタクトホールＣＨ１を第２マスク層２２に開口する。次に、レジスト膜Ｒ１を除去する。
【０１０８】次に、図２２（ｃ）に示すように、例えばポリシリコンを減圧ＣＶＤ法にて第２マスク層２２及び第１コンタクトホールＣＨ１内を全面に被覆して約１４０ｎｍの膜厚で堆積させ、サイドウォールマスク用層２３を形成する。
【０１０９】次に、図２３（ｄ）に示すように、例えばＲＩＥなどの異方性エッチングによりサイドウォールマスク用層２３のエッチバックを行い、サイドウォールマスク層２３ａを形成する。サイドウォールマスク層２３ａの形成により、コンタクトホールの径を例えば約１２０ｎｍφに狭めることができる。
【０１１０】次に、図２３（ｅ）に示すように、例えばＥＣＲタイプのエッチング装置にて第２マスク層２２およびサイドウォールマスク層２３ａをマスクにしてエッチングを行い、第１マスク層２１を貫通し、絶縁膜２０の途中まで開口径約１２０ｎｍφの第２コンタクトホールＣＨ２を開口する。」　　
第４　対比
　本願発明と刊行物発明について対比検討する。
（ａ）刊行物発明の「二層ゲート構造の不揮発性記憶素子」、「多結晶シリコン膜８’」、「保護膜１４」、「マスク」は、それぞれ、本願発明の「スタックゲート型不揮発性半導体記憶装置」、「ポリシリコン膜」、「保護膜」、「ハードマスク」に相当する。
（ｂ）刊行物発明の「多結晶シリコン膜８’」は、本願発明の「ポリシリコン膜」に相当するので、刊行物発明の「多結晶シリコン膜８’」は、本願発明の「ポリシリコン膜あるいは金属ポリサイド膜」に相当する。
（ｃ）刊行物発明の「ゲート絶縁膜」も、本願発明の「トンネル絶縁膜」も、「ゲート絶縁膜」である点において、共通しているから、刊行物発明の「素子形成領域３の半導体基板１主面に」「絶縁膜７を形成する工程」は、本願発明の「半導体基板に区画した素子形成領域に」「絶縁膜を形成する工程」に相当する。　
（ｄ）刊行物発明の「前記」「絶縁膜７上に多結晶シリコン膜８’を形成する工程」は、本願発明の「前記」「絶縁膜上に」「ポリシリコン膜あるいは金属ポリサイド膜を形成する工程」に相当する。
（ｅ）刊行物発明の「前記多結晶シリコン膜８’上に保護膜１４を堆積する工程」は、本願発明の「前記ポリシリコン膜あるいは前記金属ポリサイド膜の表面に保護膜を形成する工程」に相当する。
（ｆ）刊行物発明の「前記保護膜１４上に窒化珪素の絶縁膜１５を堆積する工程」は、本願発明の「前記保護膜上に」「ハードマスクの」「膜を」形成「する工程」に相当する。
（ｇ）刊行物発明の「前記絶縁膜１５を各パターンに分離する工程」は、本願発明の「前記」「膜を所要のパターンに形成する工程」に相当する。
（ｈ）刊行物発明の「前記パターン上に窒化珪素膜１６’を堆積する工程」は、本願発明の「前記」「膜のパターン上に第２の」「膜を形成する工程」に相当する。
（ｉ）刊行物発明の「サイドウォール１６」は、本願発明の「前記第２の」「膜をエッチングして前記」「膜の側面にのみ残」した、第２の上層膜のシリコン酸化膜に相当することは明らかであるから、刊行物発明の「前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程」は、本願発明の「前記第２の」「膜をエッチングして前記」「膜の側面にのみ残す」「工程」に相当する。
（ｊ）刊行物発明の「前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記保護膜１４をエッチングする工程」と、本願発明の「前記下層膜のシリコン窒化膜をマスクにして前記保護膜をエッチングする工程」とは、保護膜をエッチングする工程という点において共通する。
（ｋ）刊行物発明の「前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記多結晶シリコン膜８’をエッチングによりパターニングする工程」と、本願発明の「前記下層膜のシリコン窒化膜をマスクにして前記ポリシリコン膜あるいは前記金属ポリサイド膜をエッチングしてシリコンパターンを形成する工程」とは、「ポリシリコン膜をエッチングしてシリコンパターンを形成する工程」である点において共通する。
（ｌ）刊行物発明の「前記多結晶シリコン膜８’のパターニングにより露出した側面を覆う保護膜１７を形成する工程」は、本願発明の「露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程」に相当する。
（ｍ）刊行物発明の「前記絶縁膜１５及び前記サイドウォール１６を除去する工程」と、本願発明の「前記下層のシリコン窒化膜をエッチング除去する工程」とは、「膜を除去する工程」を備える点で共通する。
　
　よって、本願発明と刊行物発明とは、
「フローティングゲートとコントロールゲートとを備えるスタックゲート型不揮発性半導体記憶装置において、半導体基板に区画した素子形成領域に絶縁膜を形成する工程と、前記絶縁膜上にポリシリコン膜あるいは金属ポリサイド膜を形成する工程と、前記ポリシリコン膜あるいは前記金属ポリサイド膜の表面に保護膜を形成する工程と、前記保護膜上にハードマスクの膜を形成する工程と、前記膜を所要のパターンに形成する工程と、前記膜のパターン上に第２の膜を形成する工程と、前記第２の膜をエッチングして前記膜の側面にのみ残す工程と、前記膜をマスクにして前記保護膜をエッチングする工程と、前記膜をマスクにして前記ポリシリコン膜あるいは前記金属ポリサイド膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記膜を除去する工程とを含むことを特徴とする半導体記憶装置の製造方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「半導体基板に区画した素子形成領域にトンネル絶縁膜を形成する工程」を備えているのに対し、刊行物発明は、「素子形成領域３の半導体基板１主面にゲート絶縁膜７を形成する工程」を備えている点。
　相違点２　
　本願発明は、前記「絶縁膜上に不純物を導入したポリシリコン膜あるいは金属ポリサイド膜を形成する工程」を備えているのに対し、刊行物発明は、前記「絶縁膜７上に多結晶シリコン膜８’を形成する工程」を備えている点。
  相違点３　
　本願発明は、「前記保護膜上に積層ハードマスクの下層膜のシリコン窒化膜と第１の上層膜のシリコン酸化膜を順次積層する工程と、前記第１の上層膜のシリコン酸化膜を所要のパターンに形成する工程と、前記第１の上層膜のシリコン酸化膜のパターン上に第２の上層膜のシリコン酸化膜を形成する工程と」を備えているのに対し、刊行物発明は、「前記保護膜１４上に窒化珪素の絶縁膜１５を堆積する工程と、　前記絶縁膜１５を各パターンに分離する工程と、　前記パターン上に窒化珪素膜１６’を堆積する工程と」を備えている点。
　相違点４　
　本願発明は、「前記第２の上層膜のシリコン酸化膜をエッチングして前記第１の上層膜のシリコン酸化膜の側面にのみ残すと同時に前記下層膜のシリコン窒化膜をエッチングする工程」を備えているのに対し、刊行物発明は、「前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程」を備えている点。
　相違点５　
　本願発明は、「前記下層膜のシリコン窒化膜をマスクにして前記保護膜をエッチングする工程と、前記下層膜のシリコン窒化膜をマスクにして前記ポリシリコン膜あるいは前記金属ポリサイド膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記下層膜のシリコン窒化膜をエッチング除去する工程と」を備えているのに対し、刊行物発明は、「前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記保護膜１４をエッチングする工程と、　前記前記絶縁膜１５及び前記サイドウォール１６をマスクとして、前記多結晶シリコン膜８’をエッチングによりパターニングする工程と、　前記多結晶シリコン膜８’のパターニングにより露出した側面を覆う保護膜１７を形成する工程と、　前記絶縁膜１５及び前記サイドウォール１６を除去する工程」を備えている点。
  　　
第５　当審の判断
　以下において、各相違点について検討する。
　相違点１について
　刊行物発明の「フローティングゲートとコントロールゲートとを備えた二層ゲート構造の不揮発性記憶素子」において、ゲート絶縁膜をトンネル絶縁膜で構成することは従来周知であるから、刊行物発明において、「ゲート絶縁膜」を「トンネル絶縁膜」とすることは、当業者が必要に応じて適宜なし得たものである。　
　
　相違点２について
（ａ）浮遊ゲートと制御ゲートとを備えた二層構造の不揮発性半導体記憶装置において、浮遊ゲートとして不純物を導入したポリシリコン膜（多結晶シリコン膜）を用いることは、以下の周知文献１及び２に記載されるように従来周知である。
　周知文献１：特開平１１−２０４６６５号公報
　周知文献１には、図２，３とともに００１９段落に「【００１９】次に、図２のように、半導体基板１０１上を３０nm酸化して第１のゲート絶縁膜１０５を形成する。次に、酸化シリコン膜１０４を含む半導体基板１０１の上面に・・・ドープされない状態で、多結晶シリコン膜１０６を３００nm堆積する。・・・次に、多結晶シリコン膜１０６中に、公知のイオン注入法を用いて、リンイオンを注入する。・・・次に、図３のように、これに、フォトレジストを用いた公知のエッチング技術を用いて、多結晶シリコン膜１０６のパターニングを行うことによって、浮遊ゲート電極１０７を形成する。」と記載されている。
　周知文献２：特開平１１−３０７６５６号公報
　周知文献２には、図４とともに０００４段落に「従来のフラッシュ・メモリ素子は、Ｐ形の半導体基板１１の所定部分に、第１ゲート絶縁膜１３及び不純物がドーピングされた多結晶シリコンから成るフローティング・ゲート１５が形成される。そして、フローティング・ゲート１５上に、第２ゲート絶縁膜１７及びコントロール・ゲート１９が形成される。」と記載されている。　
（ｂ）上記（ａ）で検討したとおり、「フローティングゲートとコントロールゲートとを備える二層ゲート構造（スタックゲート型）の不揮発性半導体記憶装置」において、「フローティングゲート」として不純物を導入したポリシリコン膜を用いることは従来周知であるから、刊行物発明において、「フローティングゲート」を構成する「多結晶シリコン膜８’」として不純物を導入した多結晶シリコン膜をパターニングして形成したものを用いることは、当業者が必要に応じて適宜なし得たものである。　
（ｃ）なお、請求人は、審判請求書において、「本願発明の特徴は、特許請求の範囲の請求項１、１０に共通に記載された「フローティングゲートとコントロールゲートとを備えるスタックゲート型不揮発性半導体記憶装置」において「トンネル絶縁膜上に不純物を導入したシリコン膜」を用いたフローティングゲートの製造工程において、前述のフローティンゲートの表面におけるダメージを防止するために「不純物を導入したシリコン膜」とハードマスク（「第１の上層膜」と「下層膜」と「第２の上層膜」）との間に「保護膜」を設けます。すなわち、製造工程の簡略化を目的とし、本願発明は「不純物を導入したシリコン膜」を最初から利用することを、最優先しています。その上で、「不純物を導入したシリコン膜」の表面のダメージの保護を大前提として、「不純物を導入したシリコン膜」の上にわざわざ「保護膜」を挿入しています。」と主張している。
　しかしながら、刊行物発明においても、「前記多結晶シリコン膜８’上に保護膜１４を堆積する工程」と「前記多結晶シリコン膜８’のパターニングにより露出した側面を覆う保護膜１７を形成する工程」とを備えており、「多結晶シリコン膜８’」として不純物を導入した多結晶シリコン膜を用いた場合において、刊行物発明の「多結晶シリコン膜」は保護膜１４及び保護膜１７に覆われているため、刊行物発明が本願発明と同様な作用効果を奏することは明らかであるから、請求人は主張は採用しない。
　　
　相違点３について
（ａ）刊行物２の請求項１及び７には、　
 「半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に第１マスク層を形成する工程と、
前記第１マスク層の上層に第２マスク層を形成する工程と、
前記第２マスク層に第１コンタクトホールを開口する工程と、
前記第１コンタクトホールの内壁に前記第１コンタクトホールの開口径を狭めるサイドウォールマスク層を形成する工程と、
前記第２マスク層および前記サイドウォールマスク層をマスクにして前記第１マスク層に前記第１コンタクトホールと連通する第２コンタクトホールを開口する工程と、
前記第２コンタクトホールが開口された第１マスク層をマスクにして前記絶縁膜を貫通する第２コンタクトホールを開口する工程と、を有し、
　前記第２マスク層およびサイドウォールマスク層を、前記第１マスク層とエッチング選択比をとることができる材料で形成することを特徴とする半導体装置の製造方法。」が記載されている。
（ｂ）また、刊行物２の請求項９、図２２、図２３及び０１０４段落ないし０１１１段落には、酸化シリコンからなる絶縁膜２０上に、窒化シリコンの第１マスク層２１、ポリシリコンの第２のマスク層２２を形成し、前記第２のマスク層２２に開口を形成し、その後前記第２のマスク層２２の開口の側面にポリシリコンのサイドウォールマスク用層２３を形成し、前記第２のマスク層２２及び前記ポリシリコンのサイドウォールマスク用層２３をマスクとしてエッチングにより前記第１マスク層を貫通して前記絶縁層２０の途中までの開口を形成する方法が記載されている。
（ｃ）さらに、刊行物２の図６ないし図８，及び００５２段落ないし００６０段落には、酸化シリコンからなる絶縁膜２０上に、ポリシリコンの第１マスク層２１、窒化シリコンの第２のマスク層２２を形成し、前記第２のマスク層２２に開口を形成し、その後前記第２のマスク層２２の開口の側面に窒化シリコンのサイドウォールマスク用層２３を形成し、前記第２のマスク層２２及び前記窒化シリコンのサイドウォールマスク用層２３をマスクとしてエッチングにより前記第１マスク層を貫通して前記絶縁層２０の途中までの開口を形成する方法が記載されている。
（ｄ）刊行物２の請求項９には、第１マスク層として、窒化シリコン（膜）を、第２マスク層及びサイドウォルマスク層として、酸化シリコン（膜）を用いることが記載されている。
（ｅ）ここで、刊行物発明の保護膜上に形成する層構造である、窒化珪素の絶縁膜１５及び窒化珪素膜１６’に代えて、刊行物２に記載される、第１のマスク２１／第２のマスク２２とサイドウォールマスク用層２３からなる層構造を適用すること、言い換えると、刊行物発明の「前記」「膜１４上に窒化珪素の絶縁膜１５を堆積する工程と、　前記絶縁膜１５を各パターンに分離する工程と、　前記パターン上に窒化珪素膜１６’を堆積する工程と、　前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程」に代えて、刊行物２に記載される「前記」「膜上に第１マスク層を形成する工程と、前記第１マスク層の上層に第２マスク層を形成する工程と、前記第２マスク層に第１コンタクトホールを開口する工程と、前記第１コンタクトホールの内壁に前記第１コンタクトホールの開口径を狭めるサイドウォールマスク層を形成する工程」とすることは当業者が容易になし得たものであり、その際に、第１マスクを窒化シリコン（膜）とし、第２マスク層及びサイドウォールマスク層を酸化シリコン（膜）とすることは、当業者が適宜設定し得るものである。　
（ｆ）したがって、刊行物発明が、本願発明の如く、「前記保護膜上に積層ハードマスクの下層膜のシリコン窒化膜と第１の上層膜のシリコン酸化膜を順次積層する工程と、前記第１の上層膜のシリコン酸化膜を所要のパターン
に形成する工程と、前記第１の上層膜のシリコン酸化膜のパターン上に第２の上層膜のシリコン酸化膜を形成する工程」を備えたものとすることは当業者が容易になし得たものである。
　
　相違点４について
（ａ）上記「相違点３について」において検討したとおり、刊行物発明の窒化珪素の絶縁膜１５及び窒化珪素膜１６’に代えて、刊行物２に記載される、窒化シリコン（膜）の第１のマスク２１／酸化シリコン（膜）の第２のマスク２２と酸化シリコン（膜）のサイドウォールマスク用層２３からなる層構造を用いることは、当業者が容易になし得たものである。　
（ｂ）その際、刊行物発明の「前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程」においては、本願発明と同様に、「前記第２の上層膜のシリコン酸化膜をエッチングして前記第１の上層膜のシリコン酸化膜の側面にのみ残す」工程を備えたものとなることは明らかである。
（ｃ）ここで、本願発明の「前記第２の上層膜のシリコン酸化膜をエッチングして前記第１の上層膜のシリコン酸化膜の側面にのみ残すと同時に前記下層膜のシリコン窒化膜をエッチングする工程」に関して、本願の明細書の００２５段落には、「次いで、図４（ｃ）のように、全面にＣＶＤ法により第２のＮＳＧ膜１２５を６０ｎｍ程度の厚さに成長する。この第２のＮＳＧ膜１２５は前記積層マスク膜の上層膜のＮＳＧ膜（以下、第１のＮＳＧ膜と称する）１２３と一体化される。そして、この第２のＮＳＧ膜１２５をプラズマエッチング等によりドライエッチングすると、図５（ａ）のように、その異方性エッチングによって第１のＮＳＧ膜１２３の両側面には第２のＮＳＧ膜１２５がサイドウォール１２５ａとして残される。この残されたサイドウォール１２５ａが一体化された第１のＮＳＧ膜１２３のパターン寸法は行方向の両側に向けてサイドウォール１２５ａの膜厚分だけ増大されたことになり、これにより行方向に隣接するパターンの相互の間隔はフォトリソグラフィ技術の分解能よりも短い寸法になる。また、このドライエッチングにより下層膜のシリコン窒化膜１２２が第１のＮＳＧ膜１２３及びサイドウォール１２５ａを合わせたパターンと同一寸法にエッチングされる。」との記載、言い換えると、第２の上層膜のシリコン酸化膜と第１の上層膜のシリコン酸化膜をエッチングして、第２の上層膜のシリコン酸化膜を第１の上層膜のシリコン酸化膜のサイドウォールとして残すとともに、第１の上層膜のシリコン酸化膜をエッチングし、更に、下層膜のシリコン窒化膜をもエッチングすることが記載されている。
（ｄ）上記（ｃ）の本願の明細書の記載を参照すると、上記（ａ）に記載のとおり、刊行物発明に刊行物２記載の発明を適用した場合においても、窒化シリコン（膜）の第１のマスク２１／酸化シリコン（膜）の第２のマスク２２と酸化シリコン（膜）のサイドウォールマスク用層２３からなる層構造を備えているのであるから、酸化シリコン（膜）の第２のマスク２２に酸化シリコン（膜）のサイドウォールマスク用層２３を形成し、酸化シリコン（膜）の第２のマスク２２をエッチングする際には、エッチング条件を適宜設定することにより、その後、酸化シリコン（膜）の第２のマスク２２の下に形成されている、窒化シリコン（膜）の第１のマスク２１をもエッチングできることは明らかである。
（ｅ）したがって、刊行物発明が、本願発明の如く、「前記第２の上層膜のシリコン酸化膜をエッチングして前記第１の上層膜のシリコン酸化膜の側面にのみ残すと同時に前記下層膜のシリコン窒化膜をエッチングする工程」との工程を備えたものとすることは、当業者が容易になし得たものである。
　
　相違点５について
（ａ）上記「相違点３について」において検討したとおり、刊行物発明の窒化珪素の絶縁膜１５及び窒化珪素膜１６’に代えて、刊行物２に記載される、窒化シリコン（膜）の第１のマスク２１／酸化シリコン（膜）の第２のマスク２２と酸化シリコン（膜）のサイドウォールマスク用層２３からなる層構造を用いることは、当業者が容易になし得たものである。
（ｂ）そして、刊行物発明に刊行物２に記載される発明と適用した際には、刊行物発明の、「前記窒化珪素膜１６’をエッチバックすることにより、前記絶縁膜１５の側面にサイドウォール１６を形成する工程」の終了後においては、刊行物発明は、保護膜１４上に、エッチングによりパターニングされた「窒化シリコン（膜）の第１のマスク２１」が形成されたものとなっていることは明らかである。
　また、薄膜を除去する工程としてエッチングは従来周知の技術手段である。
（ｃ）したがって、刊行物発明は、結果として、本願発明の如く、「前記下層膜のシリコン窒化膜をマスクにして前記保護膜をエッチングする工程と、前記下層膜のシリコン窒化膜をマスクにして前記ポリシリコン膜あるいは前記金属ポリサイド膜をエッチングしてシリコンパターンを形成する工程と、露呈された前記シリコンパターンの表面を覆う第２の保護膜を形成する工程と、前記下層膜のシリコン窒化膜をエッチング除去する工程」を備えたものとなっている。
　
　したがって、本願発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
第６　むすび
　以上のとおりであるから、本願は、請求項１ないし３及び請求項５ないし１１に係る発明について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。
　よって、結論のとおり審決する。