(57)【特許請求の範囲】
【請求項１】
半導体集積回路のクロックフォワーディング回路において、
送信クロックに応答してデータをラッチするデータ送信ラッチと、
制御信号に応答して前記送信クロック及び前記データ送信ラッチの出力のいずれか１つを選択して出力する選択器と、
前記選択器の出力を伝達するデータラインと、
前記制御信号に応答して、前記データラインを介して伝達されてくる遅延送信クロック及び遅延データを分配して出力する分配器と、
目標クロック及び前記分配器から出力される前記遅延送信クロックを入力として受信クロックを発生するクロック発生器と、
前記受信クロックに応答して前記分配器から出力される前記遅延データをラッチするデータ受信ラッチと、
を具備することを特徴とするクロックフォワーディング回路。
【請求項２】
前記クロックフォワーディング回路は、前記選択器と前記データラインとの間に接続され、前記選択器の出力を入力として前記データラインを駆動するドライバをさらに具備することを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項３】
前記クロックフォワーディング回路は、前記目標クロックに応答して前記データ受信ラッチの出力をラッチする他のデータ受信ラッチを更に具備することを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項４】
前記制御信号は、前記半導体集積回路が非正常動作時であるか正常動作時であるかを示す信号であることを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項５】
前記選択器は、前記半導体集積回路の非正常動作時は、前記送信クロックを選択して出力し、前記半導体集積回路の正常動作時は、前記データ送信ラッチの出力を選択して出力することを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項６】
前記分配器は、前記半導体集積回路の非正常動作時は、前記データラインを介して伝達されてくる前記遅延送信クロックを前記クロック発生器に出力し、前記半導体集積回路の正常動作時は、前記データラインを介して伝達されてくる前記遅延データを前記データ受信ラッチに出力することを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項７】
前記クロック発生器は、
前記制御信号に応答して前記遅延送信クロック及び前記受信クロックのいずれか１つを選択する選択器と、
前記選択器の出力と前記目標クロックとの論理積を演算する論理積手段と、
前記選択器の出力と前記目標クロックとの論理和の反転を演算する反転論理和手段と、
前記論理積手段の出力及び前記反転論理和手段の出力を入力として、前記受信クロックを発生するセット・リセットフリップフロップと、
を具備することを特徴とする請求項１に記載のクロックフォワーディング回路。
【請求項８】
半導体集積回路のクロックフォワーディング方法において、
（ａ）送信クロックに応答してデータをラッチする段階と、
（ｂ）前記半導体集積回路の非正常動作時に前記送信クロックをデータラインに出力する段階と、
（ｃ）目標クロックと前記データラインを介して伝達されてくる遅延送信クロックとを入力として受信クロックを発生する段階と、
（ｄ）前記半導体集積回路の正常動作時に、前記ラッチされたデータを前記データラインに出力する段階と、
（ｅ）前記データラインを介して伝達されてくる遅延データを前記受信クロックに応答してラッチする段階と、
を具備することを特徴とするクロックフォワーディング方法。
【請求項９】
前記クロックフォワーディング方法は、
前記（ｂ）段階と（ｃ）段階との間に、前記データラインに出力された送信クロックを入力として前記データラインを駆動する段階を有し、
前記（ｄ）段階と（ｅ）段階との間に、前記データラインに出力されたデータを入力として前記データラインを駆動する段階を有することを特徴とする請求項８に記載のクロックフォワーディング方法。
【請求項１０】
前記クロックフォワーディング方法は、
前記（ｅ）段階後に、前記受信クロックに応答してラッチされたデータを前記目標クロックに応答して再びラッチする段階を更に有することを特徴とする請求項８に記載のクロックフォワーディング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に係り、特に半導体集積回路のクロックフォワーディング回路及びクロックフォワーディング方法に関する。
【０００２】
【従来の技術】
半導体集積回路の内部には、多数の機能ブロックが存在し、相互に他の機能ブロックとの間でデータが送受信される。したがって、データを送受信するために、データを送信する機能ブロック、すなわちデータ送信端と、データを受信する機能ブロック、すなわちデータ受信端との間にはデータラインとクロックラインが連結される。
【０００３】
ところが、データライン及びクロックラインは、配線の長さ、厚さ及び形状に依存する負荷を持ち、この負荷のために、データ及びクロックが各々データライン及びクロックラインを通じて伝達される際に配線遅延（Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  Ｄｅｌａｙ）が発生する。特に、データ送信端から出力されるデータがデータラインを通じてデータ受信端に伝達される際にデータラインで発生する配線遅延時間が過大になることによって、配線遅延時間がデータ送信端及びデータ受信端に入力されるクロックの周期に近接したり、それより大きくなったりする場合に、誤動作が発生することがある。
【０００４】
したがって、クロックの周期を大きくすることなく、データを安定的にデータ送信端からデータ受信端に伝達するために、クロックフォワーディング技術が使用される。図１は、従来のクロックフォワーディング回路の回路図である。
【０００５】
図１に示すように、従来のクロックフォワーディング回路は、データ送信ラッチ１０１、クロック送信ラッチ１０３、データドライバ１０５、クロックドライバ１０７、データライン１０９、クロックライン１１１、クロック発生器１１３、第１データ受信ラッチ１１５、第２データ受信ラッチ１１７、選択器１１９、第３データ受信ラッチ１２１、及びアンロード制御回路１２３を具備する。
【０００６】
データ送信ラッチ１０１及びクロック送信ラッチ１０３は、データ送信端に含まれ、クロック発生器１１３、第１、第２及び第３データ受信ラッチ１１５、１１７及び１２１、選択器１１９、並びにアンロード制御回路１２３は、データ受信端に含まれる。
【０００７】
上記の従来のクロックフォワーディング回路では、データライン１０９で発生する配線遅延時間と、クロックライン１１１で発生する配線遅延時間とが略同一である必要がある。すなわち、データライン１０９の配線とクロックライン１１１の配線とが同一の負荷を持つように設計し製造する必要がある。
【０００８】
したがって、従来のクロックフォワーディング回路では、配線後にデータライン１０９の負荷とクロックライン１１１の負荷とが相異なる場合に、データライン１０９で発生する配線遅延時間とクロックライン１１１で発生する配線遅延時間との違いにより、データ受信端の動作タイミングマージンが減る。また、送信クロック（ＳＣＬＫ）がクロックライン１１１を通してデータ受信端に連続して供給されるために消費電力が大きい。
【０００９】
【発明が解決しようとする課題】
本発明は、例えば、上記の背景に鑑みてなされたものであり、データ受信端の動作タイミングマージンを増加させると共に消費電力を低減することができる半導体集積回路のクロックフォワーディング回路及びクロックフォワーディング方法を提供することと目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体集積回路のクロックフォワーディング回路は、データ送信ラッチ、選択器、データライン、分配器、クロック発生器、及びデータ受信ラッチを具備することを特徴とする。
【００１１】
前記データ送信ラッチは、送信クロックに応答してデータをラッチする。前記選択器は、制御信号に応答して前記送信クロック及び前記データ送信ラッチの出力のいずれか１つを選択して出力する。前記データラインは、前記選択器の出力を伝達する。
【００１２】
前記分配器は、前記制御信号に応答して前記データラインを通じて伝えられた遅延送信クロック及び遅延データを分配して出力する。前記クロック発生器は、目標クロック及び前記分配器から出力される前記遅延送信クロックを入力として受信クロックを発生する。前記データ受信ラッチは、前記受信クロックに応答して前記分配器から出力される前記遅延データをラッチさせる。
【００１３】
前記制御信号は、前記半導体集積回路の非正常動作及び正常動作を示す信号である。前記選択器は、前記半導体集積回路の非正常動作時には前記送信クロックを選択して出力し前記半導体集積回路の正常動作時には前記データ送信ラッチの出力を選択して出力する。前記分配器は、前記半導体集積回路の非正常動作時は、前記データラインを通じて伝えられた前記遅延送信クロックを前記クロック発生器に出力し、前記半導体集積回路の正常動作時は、前記データラインを通じて伝えられた前記遅延データを前記データ受信ラッチに出力する。
【００１４】
本発明に係る半導体集積回路のクロックフォワーディング方法は、送信クロックに応答してデータをラッチする段階、前記半導体集積回路の非正常動作時に前記送信クロックをデータラインに出力する段階、目標クロック及び前記データラインを通じて伝えられた遅延送信クロックを入力として受信クロックを発生する段階、前記半導体集積回路の正常動作時前記ラッチされたデータを前記データラインに出力する段階、及び前記データラインを通じて伝えられた遅延データを前記受信クロックに応答してラッチする段階を具備することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施の形態に係る半導体集積回路のクロックフォワーディング回路の構成及び動作並びにその回路で実行されるクロックフォワーディング方法を添付図面を参照しながら詳細に説明する。
【００１６】
図２に示すように、本発明の好適な実施の形態に係るクロックフォワーディング回路は、データ送信ラッチ２０１、選択器２０３、ドライバ２０５、データライン２０７、分配器２０９、クロック発生器２１１、第１データ受信ラッチ２１３、及び第２データ受信ラッチ２１５で構成される。データ送信ラッチ２０１及び選択器２０３は、データ送信端に含まれ、分配器２０９、クロック発生器２１１、第１及び第２データ受信ラッチ２１３及び２１５は、データ受信端に含まれる。
【００１７】
データ送信ラッチ２０１は、送信クロック（ＳＣＬＫ）に応答してデータ（ＤＡＴＡ）をラッチする。マルチプレクサで構成される選択器２０３は、この半導体集積回路の非正常動作及び正常動作を示す制御信号（ＣＮＴ）に応答して、送信クロック（ＳＣＬＫ）及びデータ送信ラッチ２０１の出力のいずれか１つを選択して出力する。
【００１８】
データライン２０７は、選択器２０３の出力を伝達する。必要に応じて選択器２０３とデータライン２０７との間に接続されるドライバ２０５は、選択器２０３の出力を入力としてデータライン２０７を駆動する。
【００１９】
デマルチプレクサで構成される分配器２０９は、制御信号（ＣＮＴ）に応答して、データライン２０７を通して伝達された遅延送信クロック（ＤＳＣＬＫ）及び遅延データ（ＤＤＡＴＡ）を分離して出力する。遅延送信クロック（ＤＳＣＬＫ）は、送信クロック（ＳＣＬＫ）がデータライン２０７で所定の時間だけ遅延された信号であり、遅延データ（ＤＤＡＴＡ）は、データ（ＤＡＴＡ）がデータライン２０７で所定の時間だけ遅延された信号である。
【００２０】
クロック発生器２１１は、目標クロック（ＴＣＬＫ）及び分配器２０９から出力される遅延送信クロック（ＤＳＣＬＫ）を入力として、受信クロック（ＲＣＬＫ）を発生する。第１データ受信ラッチ２１３は、受信クロック（ＲＣＬＫ）に応答して、分配器２０９から出力される遅延データ（ＤＤＡＴＡ）をラッチする。第２データ受信ラッチ２１５は、目標クロック（ＴＣＬＫ）に応答して、第１データ受信ラッチ２１３の出力をラッチして、その結果を受信データ（ＲＤＡＴＡ）として出力する。
【００２１】
図３は、図２に示すクロック発生器２１１の詳細回路図である。図３に示すように、クロック発生器２１１は、選択器３０１、論理積手段３０３、反転論理和手段３０５、セット・リセットフリップフロップ３０７及び反転手段３０９で構成される。
【００２２】
マルチプレクサで構成される選択器３０１は、制御信号（ＣＮＴ）、即ち、非正常動作時であるか正常動作時であるかに応じて、遅延送信クロック（ＤＳＣＬＫ）又は受信クロック（ＲＣＬＫ）の反転のいずれか１つを選択して出力する。論理積手段３０３は、選択器３０１の出力と目標クロック（ＴＣＬＫ）との論理積を演算する。反転論理和手段３０５は、選択器３０１の出力と目標クロック（ＴＣＬＫ）との論理和の反転を演算する。セット・リセットフリップフロップ３０７は、論理積手段３０３の出力及び反転論理和手段３０５の出力を入力として、受信クロック（ＲＣＬＫ）を発生する。受信クロック（ＲＣＬＫ）は、連続的に生成される信号である。反転手段３０９は、受信クロック（ＲＣＬＫ）の反転を選択器３０１の一方の入力端子に入力する。
【００２３】
より具体的には、クロック発生器２１１は、半導体集積回路の非正常動作時は、データライン２０７の配線遅延の量を捕捉して受信クロック（ＲＣＬＫ）を発生する。クロック発生器２１１に遅延送信クロック（ＤＳＣＬＫ）を入力する条件は、Δ（ｉｎｔ）＞Δ（ｓｋｅｗ）である。ここで、Δ（ｉｎｔ）は、データライン２０７の配線遅延の量を示し、Δ（ｓｋｅｗ）は、送信クロック（ＳＣＬＫ）と遅延送信クロック（ＤＳＣＬＫ）間のスキュー（Ｓｋｅｗ）の量を示す。Δ（ｉｎｔ）＜Δ（ｓｋｅｗ）である場合には遅延送信クロック（ＤＳＣＬＫ）の反転信号が選択器３０１に入力される。
【００２４】
図４は、図２に示す回路における本発明の好適な実施の形態に係るクロックフォワーディング方法を説明するためのフローチャートである。
【００２５】
このクロックフォワーディング方法は、図４に示すように、送信クロック（ＳＣＬＫ）に応答してデータをラッチする段階（第３０１段階）と、半導体集積回路の非正常動作時に、送信クロック（ＳＣＬＫ）をデータライン２０７に出力して、目標クロック（ＴＣＬＫ）と該データライン（２０８）を介して伝達された遅延送信クロックとから受信クロック（ＲＣＬＫ）を発生する段階（第３０３段階乃至第３０７段階）と、半導体集積回路の正常動作時に、ラッチされたデータ（ＤＡＴＡ）をデータライン２０７に出力して、データライン２０７を介して伝達された遅延データ（ＤＤＡＴＡ）を受信クロック（ＲＣＬＫ）に応答してラッチする段階（第３０９及び第３１１段階）とを含む。
【００２６】
以下、図２及び図４を参照して本発明の好適な実施の形態に係るクロックフォワーディング回路の動作及びクロックフォワーディング方法を更に詳細に説明する。
【００２７】
図２及び図４に示すように、まず、データ送信ラッチ２０１は、送信クロック（ＳＣＬＫ）に応答してデータ（ＤＡＴＡ）をラッチする（第３０１段階）。次いで、半導体集積回路の非正常動作（例えばパワーアップまたは初期化時）は、選択器２０３は、制御信号（ＣＮＴ）に応答して送信クロック（ＳＣＬＫ）を選択してデータライン２０７に出力する（第３０３段階及び第３０５段階）。この時、選択器２０３とデータライン２０７と間にドライバ２０５が接続されている場合には、該ドライバ２０５は、選択器２０３の出力である送信クロック（ＳＣＬＫ）を入力としてデータライン２０７を駆動する。
【００２８】
次いで、分配器２０９は、制御信号（ＣＮＴ）に応答してデータライン２０７を介して伝達された遅延送信クロック（ＤＳＣＬＫ）を出力し、クロック発生器２１１は、目標クロック（ＴＣＬＫ）及び遅延送信クロック（ＤＳＣＬＫ）を入力として受信クロック（ＲＣＬＫ）を発生する（第３０７段階）。
【００２９】
第３０７段階に次いで、半導体集積回路の正常動作時は、選択器２０３は制御信号（ＣＮＴ）に応答してデータ送信ラッチ２０１にラッチされたデータを選択してデータライン２０７に出力する（第３０９段階）。この時、選択器２０３とデータライン２０７との間にドライバ２０５が接続されている場合は、該ドライバ２０５は、選択器２０３の出力であるラッチされたデータを入力としてデータライン２０７を駆動する。
【００３０】
次いで、分配器２０９は、データライン２０７を介して伝達された遅延データ（ＤＤＡＴＡ）を制御信号（ＣＮＴ）に応答して出力し、第１データ受信ラッチ２１３は、受信クロック（ＲＣＬＫ）に応答して遅延データ（ＤＤＡＴＡ）をラッチする（第３１１段階）。
【００３１】
次いで、第２データ受信ラッチ２１５は、目標クロック（ＴＣＬＫ）に応答して第１データ受信ラッチ２１３の出力をラッチし、その結果を受信データ（ＲＤＡＴＡ）として出力する。
【００３２】
以上のように、本発明の好適な実施の形態に係るクロックフォワーディング方法を実施するクロックフォワーディング回路は、半導体集積回路の非正常動作時にデータ送信端からデータラインを介して伝達される遅延送信クロックに基づいて、データ受信端において該データラインの配線遅延の量を捕捉して受信クロックを発生し、半導体集積回路の正常動作時は、データ送信端からデータラインを介して伝達されるデータを、データ受信端において発生した受信クロックに応答して受信する。
【００３３】
以上、本発明を好適な実施の形態を挙げて説明したが、本発明は、この実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形をなすことができる。
【００３４】
【発明の効果】
以上、本発明に係るクロックフォワーディング方法によれば、データラインの配線遅延の量を予め捕捉して受信クロックを発生し、その受信クロックに応答してデータを受信するため、データ受信端における動作タイミングマージンを大きくすることができる。
【００３５】
また、本発明に係るクロックフォワーディング回路によれば、クロックラインを削除することができ、半導体集積回路の非正常動作時にのみ送信クロックがデータラインを通じてデータ受信端に供給されるので消費電力を低減することができる。
【００３６】
【図面の簡単な説明】
【図１】従来のクロックフォワーディング回路の回路図である。
【図２】本発明の好適な実施の形態に係るクロックフォワーディング回路の回路図である。
【図３】図２に示すクロック発生器の詳細回路図である。
【図４】図２に示す回路で実行されるクロックフォワーディング方法を説明するためのフローチャートである。
【符号の説明】
２０１  データ送信ラッチ
２０３  選択器
２０５  ドライバ
２０７  データライン
２０９  分配器
２１１  クロック発生器
２１３  第１データ受信ラッチ
２１５  第２データ受信ラッチ
ＳＣＬＫ  送信クロック
ＣＮＴ  制御信号
ＤＳＣＬＫ  遅延送信クロック
ＤＤＡＴＡ  遅延データ
ＴＣＬＫ  目標クロック
ＲＣＬＫ  受信クロック
ＤＤＡＴＡ  遅延データ
ＲＤＡＴＡ  受信データ
【図１】
0003581571.tif 000002
【図２】
0003581571.tif 000003
【図３】
0003581571.tif 000004
【図４】
0003581571.tif 000005