(57)【特許請求の範囲】
【請求項１】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを有し、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなることを特徴とする光プリンタヘッド。
【請求項２】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項１記載の光プリンタヘッド。
【請求項３】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成したことを特徴とする請求項１または請求項２記載の光プリンタヘッド。
【請求項４】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向に二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置するスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを有し、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなることを特徴とする光プリンタヘッド。
【請求項５】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項４記載の光プリンタヘッド。
【請求項６】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成したことを特徴とする請求項４または請求項５記載の光プリンタヘッド。
【請求項７】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置する第１のスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置する第２のスイッチアレイ及びバッファとを有し、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１のスイッチアレイと前記第２のスイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなることを特徴とする光プリンタヘッド。
【請求項８】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項７記載の光プリンタヘッド。
【請求項９】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１スイッチアレイと前記第２スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成したことを特徴とする請求項７または請求項８記載の光プリンタヘッド。
【請求項１０】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを光プリンタヘッドに含み、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成することを特徴とする光プリンタヘッドの駆動方法。
【請求項１１】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項１０記載の光プリンタヘッドの駆動方法。
【請求項１２】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成したことを特徴とする請求項１０または請求項１１記載の光プリンタヘッドの駆動方法。
【請求項１３】
前記感光ドラムが前記画素アレイの１画素行分を移動する期間を主走査期間として、前記主走査期間中に外部から入力される印字データを前記水平走査回路へ入力する動作と、前記印字データを外部から入力されるラッチ信号によって前記水平走査回路内のラッチ回路に保持される動作とが行い、かつ外部から入力される印字データを前記水平走査回路へ入力する動作中に前記メモリアレイからの印字データの読出しと前記画素アレイへの書込みとを行うことで順次前記画素アレイ内の前記発光素子の発光及び消光の一方を行う動作と、前記水平走査回路内に保持されている１行分の印字データを前記メモリセルへ書込む動作とを行うことを特徴とする請求項１０から請求項１２のいずれか記載の光プリンタヘッドの駆動方法。
【請求項１４】
前記画素アレイを同一行方向と同一列方向とに複数の画素からなる複数の画素群に分割するとともに、前記画素群において発光させる画素数を変化させることで多階調を表すことを特徴とする請求項１０から請求項１３のいずれか記載の光プリンタヘッドの駆動方法。
【請求項１５】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向に二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置するスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを光プリンタヘッドに含み、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成することを特徴とする光プリンタヘッドの駆動方法。
【請求項１６】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項１５記載の光プリンタヘッドの駆動方法。
【請求項１７】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成することを特徴とする請求項１５または請求項１６記載の光プリンタヘッドの駆動方法。
【請求項１８】
前記感光ドラムが前記画素アレイの１画素行分を移動する期間を主走査期間として、前記主走査期間中に外部から入力される印字データを前記水平走査回路へ入力する動作と、前記印字データを外部から入力されるラッチ信号によって前記水平走査回路内のラッチ回路に保持される動作とが行い、かつ外部から入力される印字データを前記水平走査回路へ入力する動作中に前記メモリアレイからの印字データの読出しと前記画素アレイへの書込みとを行うことで順次前記画素アレイ内の前記発光素子の発光及び消光の一方を行う動作と、前記水平走査回路内に保持されている１行分の印字データを前記メモリセルへ書込む動作とを行うことを特徴とする請求項１５から請求項１７のいずれか記載の光プリンタヘッドの駆動方法。
【請求項１９】
前記画素アレイを同一行方向と同一列方向とに複数の画素からなる複数の画素群に分割するとともに、前記画素群において発光させる画素数を変化させることで多階調を表すことを特徴とする請求項１５から請求項１８のいずれか記載の光プリンタヘッドの駆動方法。
【請求項２０】
発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置する第１のスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置する第２のスイッチアレイ及びバッファとを光プリンタヘッドに含み、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１のスイッチアレイと前記第２のスイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成することを特徴とする光プリンタヘッドの駆動方法。
【請求項２１】
前記発光素子が有機エレクトロルミネセンス素子からなることを特徴とする請求項２０記載の光プリンタヘッドの駆動方法。
【請求項２２】
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１スイッチアレイと前記第２スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを多結晶シリコン薄膜トランジスタから構成することを特徴とする請求項２０または請求項２１記載の光プリンタヘッドの駆動方法。
【請求項２３】
前記感光ドラムが前記画素アレイの１画素行分を移動する期間を主走査期間として、前記主走査期間中に外部から入力される印字データを前記水平走査回路へ入力する動作と、前記印字データを外部から入力されるラッチ信号によって前記水平走査回路内のラッチ回路に保持される動作とが行い、かつ外部から入力される印字データを前記水平走査回路へ入力する動作中に前記メモリアレイからの印字データの読出しと前記画素アレイへの書込みとを行うことで順次前記画素アレイ内の前記発光素子の発光及び消光の一方を行う動作と、前記水平走査回路内に保持されている１行分の印字データを前記メモリセルへ書込む動作とを行うことを特徴とする請求項２０から請求項２２のいずれか記載の光プリンタヘッドの駆動方法。
【請求項２４】
前記画素アレイを同一行方向と同一列方向とに複数の画素からなる複数の画素群に分割するとともに、前記画素群において発光させる画素数を変化させることで多階調を表すことを特徴とする請求項２０から請求項２３のいずれか記載の光プリンタヘッドの駆動方法。
【請求項２５】
前記メモリアレイは、
電気信号を転送する第１の信号線及び第２の信号線と、
制御信号により動作する第１のスイッチ及び第２のスイッチと、
前記制御信号を転送する第１の制御線及び第２の制御線と、
前記電気信号を保持する保持手段と、
インバータ回路とを具備し、かつ、
前記第１のスイッチと、前記第１の信号線及び前記第１の制御線とが接続されていて、かつ、
前記第２のスイッチと、前記第２の信号線及び前記第２の制御線とが接続されていて、かつ、
前記第１のスイッチと前記第２のスイッチとの間に前記保持手段と前記インバータ回路とが設置されていることを特徴とする請求項１と請求項４と請求項７とのうちのいずれか記載の光プリンタヘッド。
【請求項２６】
前記メモリアレイは、
電気信号を転送する信号線と、
制御信号により動作する第１のスイッチ及び第２のスイッチと、
前記制御信号を転送する第１の制御線及び第２の制御線と、
前記電気信号を保持する保持手段と、
インバータ回路とを具備し、かつ、
前記第１のスイッチと、前記信号線及び前記第１の制御線とが接続されていて、かつ、
前記第２のスイッチと、前記信号線及び前記第２の制御線とが接続されていて、かつ、
前記第１のスイッチと前記第２のスイッチとの間に前記保持手段と前記インバータ回路とが設置されていることを特徴とする請求項１と請求項４と請求項７とのうちのいずれか記載の光プリンタヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光プリンタヘッド及びそれに用いる駆動方法に関し、特に電子写真方式プリンタにおいて感光体への露光のために使用される光プリンタヘッドに関する。
【０００２】
【従来の技術】
従来、電子写真方式のプリンタとしては、レーザプリンタやライン光源方式の光プリンタが知られている。レーザプリンタは出力データに応じてレーザ光を変調して生成した変調レーザ光を、複数のレンズ系とポリゴンミラーとを用いて、感光ドラム上を走査させることによって像を露光し、これを現像することによって印刷出力するものである。
【０００３】
このレーザプリンタはドットインパクト方式のプリンタやインクジェット方式のプリンタと比べて高速・高画質・低騒音であり、普通紙印刷が可能なプリンタとしてビジネス用に広く用いられているだけでなく、近年において、家庭用としても普及しつつある。
【０００４】
また、ライン光源方式の光プリンタは発光素子をライン状に配列したライン光源を用いたものであり、配列された発光素子が感光体上の対応するスポットをそれぞれ照射するため、走査光学系を必要としない利点があり、そのため、プリンタ装置の高信頼化と小型化とを実現することができる。
【０００５】
ライン光源を用いた光プリンタの全体構成を図２８に示す。図２８において、ライン光源を用いた従来の光プリンタはデータ入力手段５１と、光プリンタヘッド２１と、収束性ロッドレンズアレイ２４と、感光ドラム２７と、帯電器４２と、現像器４３と、転写器４４と、除電器４５と、クリーニング手段２５とから概略構成されている。
【０００６】
以下、図２８を参照して、ライン光源を用いた従来の光プリンタの動作について説明する。データ入力手段５１から出力された印字データは光プリンタヘッド２１の駆動回路（図示せず）に入力され、駆動回路の出力によって光プリンタヘッド２１が作動してライン光源（図示せず）が発光する。
【０００７】
光プリンタヘッド２１の作動によって発光された光は収束性ロッドレンズアレイ２４によって収束され、感光ドラム２７に照射される。感光ドラム２７の表面は帯電器２１によって予め一様に帯電されており、光プリンタヘッド２１によって光が照射された部分が除電されることで、感光ドラム２７上に静電潜像が書込まれる。
【０００８】
静電潜像が書込まれた感光ドラム２７の表面に、現像器４３によって電荷を帯びた微粒子（トナー）を散布することで、静電潜像が現像されてトナー画像が形成される。感光ドラム２７が回転することで、印刷対象２６に到達したトナー画像は転写器４４から印加される電界によって印刷対象２６上に転写され、転写されたトナー画像は定着器（図示せず）によって印刷対象２６上に定着される。
【０００９】
転写器４４を通過した後の感光ドラム２７の表面の残留電荷は除電器４５によって消去され、最後に、クリーニング手段２５によって転写後に感光ドラム２７の表面に残ったトナーが除去される。
【００１０】
このような光プリンタの光源としては、例えば、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）をライン状に配設した光源を用いたものが特開昭５８−６５６８２号公報に開示されている。
【００１１】
このＬＥＤを用いたプリンタヘッドは、主として、アルミナのセラミック基板が用いられ、そのセラミック基板上にＬＥＤチップをライン状に並べるとともに、その両側に駆動回路となるＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップを導電性ペーストを用いてダイボンドした後、ワイヤボンディングによって電気的接続を行って形成されたものであり、プリンタ本体からＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｉｎｇ  Ｃａｂｌｅ）を介してセラミック基板に、電気信号と電源とが供給されるようになっている。
【００１２】
この場合のＬＥＤチップとしては、現状において、ｎ型ＧａＡｓＰ基板の大きさの制限や製造プロセスの歩留まり等の関係から、約６０ミクロンピッチで６４ドットあるいは１２８ドットのものが用いられている。したがって、プリンタヘッドのライン光源を形成するためには、このようなＬＥＤチップを複数個配列する必要があるが、その際、配列精度を上げるためにはミクロンオーダの高精度な切断技術や実装技術が必要となる。
【００１３】
さらに、使用するｎ型ＧａＡｓＰ基板は小さくて高価な上に欠陥も多く、モノシリック型で発光ドット数を増やそうとすると、歩留まりが悪化し、製造コストが著しく上昇する。これを回避するために、ドット数の少ないＬＥＤチップを量産し、印刷対象に対応する印刷幅を満たす長さだけ並べるという手段がとられているが、この方法では高密度化を目的とする場合に、チップの配列や電気的接続上から実装限界が生じるようになる。そのため、ＬＥＤ方式の光プリンタでは低コスト化や高密度化に限界がある。
【００１４】
そこで、ＬＥＤ以外の発光素子を使用することが検討されており、例えば、有機エレクトロルミネセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）薄膜発光素子を用いた光プリンタヘッドが特開平８−１０８５６８号公報に開示されている。
【００１５】
この方式の光プリンタヘッドは比較的安価で、大面積の基板に多数の発光素子を一括して作成することができるとともに、大量に生産することが可能なため、低コスト化を期待することができる上、さらに作成プロセスにおいても電極部の微細加工によって高密度化も可能となる。
【００１６】
また、光プリンタヘッドにおいて、発光素子を二次元に配列することによって、発光輝度の小さい発光素子でも短時間に感光を行えるようにすることが可能であり、例えば発光素子を二次元に配列するとともに、その前面パネルに光ファイバ集合体を用いた画素アレイを印字ヘッドに使用することが特開平９−２５４４３７号公報に記載されている。
【００１７】
【発明が解決しようとする課題】
しかしながら、有機ＥＬ素子等のような薄膜発光素子を用いた光プリンタヘッドの場合、現状での有機ＥＬ素子の性能では、数万時間の耐用時間の場合、発光輝度が数百ｃｄ／ｍ２  が限度であって、プリンタヘッドとして用いた場合に露光に必要な光量と実用的な寿命（プリンタとして使用した場合に必要な印刷枚数）との両方の要求を満たすことは難しいという問題がある。
【００１８】
この場合、耐用年数を犠牲にして、交換型の光プリンタヘッドとすることによって、高輝度の発光を可能にすることが考えられるが、光プリンタヘッドの交換時に、ユーザが光プリンタヘッドと、感光ドラムや光学系との位置合わせをミクロンオーダで行うことは困難である。
【００１９】
また、電子写真方式のプリンタにおける共通の課題として、感光体の感度特性に対する補正が必要である点、印刷対象物の位置ずれに対する補正が必要である点、多階調の印刷を行う場合に露光量が小さい領域での現像不足に対する補正が必要である点等の問題があるが、露光量に対する感光体の表面電位の特性は必ずしも線形的とは言えないので、プリンタの動作を感光体の特性に応じて行うことが要求される。
【００２０】
また、印刷対象物の位置ずれは印刷品質の劣化の原因になるので、この補正は必ず行わなければならない。さらに、露光量が小さい領域での現像が行われにくいという問題は概ね従来の感光体であれば、一般的に起こり得る問題であって、他の二つの問題と同様に、何らかの対処が必要となる。
【００２１】
さらにまた、発光素子を二次元に配列する場合、発光素子数の増加に伴って、光プリンタヘッドの外部に設けられる駆動回路や配線等も増加し、高密度化及び小型化が困難になるという問題がある。この場合、二次元に配列された発光素子（以下、画素アレイとする）を用いたプリンタの駆動方法として、主走査期間中に画素アレイの全画素を書換える必要がある。
【００２２】
これは上記期間中に全画素列のシリアルの印字データ入力を余儀なくされる。高速印刷が可能なプリンタを実現するには、当然ながら、駆動回路に要求される駆動周波数も多大なものとなる。
【００２３】
そこで、本発明の目的は上記の問題点を解消し、駆動周波数の小さいドライバＩＣを用いても駆動することができ、高密度化・小型化・高速印字を容易に実現することができる光プリンタヘッド及びそれに用いる駆動方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明による光プリンタヘッドは、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを備え、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなっている。
【００２５】
本発明による他の光プリンタヘッドは、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向に二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置するスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを備え、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなっている。
【００２６】
本発明による別の光プリンタヘッドは、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置する第１のスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置する第２のスイッチアレイ及びバッファとを備え、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１のスイッチアレイと前記第２のスイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成してなっている。
【００２７】
本発明による光プリンタヘッドの駆動方法は、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを光プリンタヘッドに具備し、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成している。
【００２８】
本発明による他の光プリンタヘッドの駆動方法は、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向に二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置するスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置するバッファとを光プリンタヘッドに具備し、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記スイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成している。
【００２９】
本発明による別の光プリンタヘッドの駆動方法は、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、前記メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、前記メモリアレイにおける各メモリセルに２値データを供給するためにメモリセル行を順次選択する第１の垂直走査回路と、前記メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、前記画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、前記水平走査回路と前記メモリアレイとの間の転送経路中に位置する第１のスイッチアレイと、前記メモリアレイと前記画素アレイとの転送経路中に位置する第２のスイッチアレイ及びバッファとを光プリンタヘッドに具備し、
前記画素アレイにおける画素行と前記発光素子によって感光される感光体の回転軸とが平行でありかつ前記発光素子の発光面と前記感光体の表面とが対向した状態において、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第ｎ番目（ｎは１以上の整数）の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、前記スポットが第（ｎ＋１）番目の発光素子上を通過している期間に前記画素アレイの第（ｎ＋１）番目の発光素子の発光状態で前記感光体表面上のスポットが照射される状態と、前記画素アレイの第（ｎ＋１）番目の発光素子の消光状態で前記感光体表面上のスポットが照射されない状態とのうちのいずれかの状態とし、
前記水平走査回路と前記第１の垂直走査回路と前記メモリセル行を選択する回路と前記第２の垂直走査回路と前記バッファと前記第１のスイッチアレイと前記第２のスイッチアレイと前記メモリセルを構成する回路と前記画素を構成する回路とを同一の絶縁基板上に形成している。
【００３０】
すなわち、本発明の第１の光プリンタヘッドは、上記の課題を解決するため、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルとを行方向と列方向とに二次元に配列したメモリアレイと、メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、メモリアレイにおける各メモリセルに２値データを書込むためにメモリセル行を順次選択する第１の垂直走査回路と、メモリアレイにおける各メモリセルから２値データを読出すためにメモリセル行を任意に選択する回路と、画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、メモリアレイと画素アレイとの転送経路中に位置するバッファとから構成されている。
【００３１】
本発明の第２の光プリンタヘッドは、上記の光プリンタヘッドにおいて、水平走査回路と、第１の垂直走査回路と、メモリセル行を選択する回路と、第２の垂直走査回路と、バッファと、メモリセルを構成する回路と、画素を構成する回路とが同一の絶縁基板上に形成してなっている。
【００３２】
本発明の第３の光プリンタヘッドは、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、メモリアレイにおける各メモリセルに２値データを書込むためにメモリセル行を順次選択する第１の垂直走査回路と、メモリアレイにおける各メモリセルから２値データを読出すためにメモリセル行を任意に選択する回路と、画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、水平走査回路とメモリアレイとの間の転送経路中に位置するスイッチアレイと、メモリアレイと画素アレイとの転送経路中に位置するバッファとから構成されている。
【００３３】
本発明の第４の光プリンタヘッドは、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、メモリアレイにおける各メモリセルに２値データを書込むためにメモリセル行を順次選択する第１の垂直走査回路と、メモリアレイにおける各メモリセルから２値データを読出すためにメモリセル行を任意に選択する回路と、画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、水平走査回路とメモリアレイとの間の転送経路中に位置するスイッチアレイと、メモリアレイと画素アレイとの転送経路中に位置するスイッチアレイ及びバッファとから構成されている。
【００３４】
本発明の第５の光プリンタヘッドは、上記の光プリンタヘッドにおいて、水平走査回路と、第１の垂直走査回路と、メモリセル行を選択する回路と、第２の垂直走査回路と、バッファと、スイッチアレイと、メモリセルを構成する回路と、画素を構成する回路とが同一の絶縁基板上に形成してなっている。
【００３５】
本発明の第６の光プリンタヘッドは、上記の光プリンタヘッドにおいて、発光素子が有機エレクトロルミネセンス素子からなっている。
【００３６】
本発明の第７の光プリンタヘッドは、上記の光プリンタヘッドにおいて、水平走査回路と、第１の垂直走査回路と、メモリセル行を選択する回路と、第２の垂直走査回路と、バッファと、スイッチアレイと、メモリセルを構成する回路と、画素を構成する回路とが多結晶シリコン薄膜トランジスタから構成されている。
【００３７】
本発明の第１の光プリンタヘッドの駆動方法は、上記の光プリンタヘッドにおいて、画素アレイにおける画素行と感光体の回転軸とが平行でかつ発光素子の発光方向と感光体の表面とが対向した状態において、回転している感光体表面上のスポットが画素アレイの第ｎ番目（ｎは１以上の整数）の素子を発光させることによって照射される状態、あるいは消光させることによって照射されない状態にし、続いてスポットが第（ｎ＋１）番目の素子を通過している期間に、画素アレイの第（ｎ＋１）番目の素子を発光させることによって照射される状態、あるいは消光させることによって照射されない状態にするようにしている。
【００３８】
本発明の第２の光プリンタヘッドの駆動方法は、上記の駆動方法において、感光ドラムが画素アレイの１画素行分を移動する期間を主走査期間とし、主走査期間中に外部から入力される印字データを水平走査回路へ入力する動作と、外部から入力される印字データを水平走査回路内のラッチ回路に保持する動作とを行い、外部から入力される印字データを水平走査回路へ入力する動作中にメモリアレイからの印字データの読出しと画素アレイへの書込みとを行うようにすることで、順次、画素アレイ内の発光素子の発光あるいは消光が行われる動作と、水平走査回路内に保持されている１行分の印字データをメモリセルへ書込む動作とを行うようにしている。
【００３９】
また、本発明の第２の光プリンタヘッドの駆動方法は、上記の駆動方法において、画素アレイが同一行方向と同一列方向とに複数の画素からなる複数の画素群に分割されているとともに、画素群において発光させる画素数を変化させることで、階調を出すようにしている。
【００４０】
本発明の構成では、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、メモリアレイにおける各メモリセル行を順次選択する第１の垂直走査回路と、メモリアレイにおける各メモリセルから２値データを読出すためにメモリセルを含むメモリセル行を選択する回路と、画素アレイにおける各画素行を順次選択する第２垂直走査回路と、メモリアレイと画素アレイとの転送経路中に位置するバッファとを同一の絶縁基板上に形成して光プリンタヘッドを構成しているので、高密度化、小型化、高速印刷が可能になるとともに、垂直走査方向の複数の発光素子によって感光体上の同一スポットに対して複数回の露光を重畳して行うので、発光光量の小さい発光素子を用いても所要の露光量による露光が可能となり、メモリアレイの読出しによって駆動周波数の小さいドライバＩＣを用いても駆動することが可能となる。
【００４１】
本発明の他の構成では、シフトレジスタとデータレジスタとラッチとバッファとから水平走査回路を構成しているので、シフトレジスタ内を転送するのが単一パルスであるスタート信号のみとなり、転送の障害となる抵抗負荷や容量負荷の影響が小さくなるため、より高速な印字データの入力、転送が可能な光プリンタヘッドが提供可能となる。
【００４２】
本発明の別の構成では、光プリンタヘッドの画素アレイが、同一行方向と同一列方向とに複数の画素からなる複数の画素群に分割されているとともに、画素アレイの垂直走査回路が該画素群において発光させる画素数を変化させるように構成されているので、２値データを入力として多階調の印字を行うことが可能な光プリンタヘッドが提供可能となる。
【００４３】
本発明のさらに別の構成では、メモリアレイの入力部と出力部とにそれぞれ第１のスイッチアレイと第２のスイッチアレイとを備えているので、メモリセルにおいて書込み用のデータ線と読込み用のデータ線とが共通である構成をとっていても、上記の構成と同様の動作が可能となる。
【００４４】
本発明のさらにまた別の構成では、水平走査回路とメモリアレイとの転送経路中にデータ入力バッファと第１スイッチアレイとを、メモリアレイと画素アレイとの転送経路中にセンスアンプと第２スイッチアレイとを備えているので、メモリセルにスタティックＲＡＭ（ランダムアクセスメモリ）を用いても、上記の構成と同様の動作が可能となる。
【００４５】
本発明の駆動方法では、水平走査回路からメモリアレイのデータ書込みと、続いてメモリアレイから画素アレイへの書込みとを同一の水平走査期間内に行うため、ある水平走査期間で入力された画素アレイ１行分のデータを次の水平走査期間において画素アレイに書込むことが可能となる。
【００４６】
上記のように、複数の発光素子を二次元に配列した光プリンタヘッドにおいて、発光輝度の小さい発光素子を用いて所望の露光量を満たすことができるとともに、感光体の感度特性や、印刷対象物の位置ずれに対する補正を容易に行うことができかつ２値データを用いて多階調の印刷を行うことが可能であるとともに、データの書込み・保持・読出しが行えるメモリセルを多数配設したメモリアレイを同一基板上に混載し、これに全画素分の印字データを保持し、読出すことによって、仮に駆動周波数の小さいドライバＩＣを用いても駆動することが可能となり、高密度化・小型化・高速印字が容易な光プリンタヘッドが提供可能となる。
【００４７】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例による光プリンタヘッドの構成を示すブロック図である。図１において、本発明の第１の実施例による光プリンタヘッドは絶縁基板１と、メモリ読出し用垂直走査回路２と、メモリアレイ１０と、画素アレイ４と、画素アレイ用垂直走査回路１５と、メモリ書込み用垂直走査回路１７と、水平走査回路３と、バッファ１６とから概略構成されている。
【００４８】
メモリ読出し用垂直走査回路２はメモリアレイ１０を垂直方向に走査する。水平走査回路３は入力データに応じてメモリアレイ１０及び画素アレイ４を水平方向に走査する。
【００４９】
メモリアレイ１０及び画素アレイ４は複数の画素を垂直方向に任意のｍ行（ｍは２以上の整数）、水平方向に任意のｎ（ｎは２以上の整数）列、二次元に配列して形成されている。尚、以下の説明ではメモリアレイ１０の垂直方向のメモリセル列を垂直メモリセル列と呼び、水平方向の画素列（Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍ）を水平メモリ列と呼ぶ。また、画素アレイ４の垂直方向の画素列（ＰＧ１，ＰＧ２，…，ＰＧｎ−１，ＰＧｎ）を画素アレイ４の垂直画素列と呼び、水平方向の画素列（ＰＤ１，ＰＤ２，…，ＰＤｍ−１，ＰＤｍ）を画素アレイ４の水平画素列と呼ぶ。
【００５０】
図２は図１のメモリ読出し用垂直走査回路２の構成を示すブロック図である。図２において、メモリ読出し用垂直走査回路２はアドレスデコーダ１８と、バッファ１９とから構成されている。
【００５１】
アドレスデコーダ１８はメモリアレイ１０の垂直画素列数に応じて順次垂直方向に配列してなり、アドレスデータＡＤＲのパルスによって動作する。バッファ１９は複数の増幅素子をメモリアレイ１０の垂直画素列に対応して、アドレスデコーダ１８と同様に、順次垂直方向に配列してなり、アドレスデコーダ１８の各２値素子の出力状態を増幅して垂直メモリセル列ＭＧ１，ＭＧ２，…，ＭＧｎ−１，ＭＧｎに対応する出力を発生する。
【００５２】
図３は図１の画素アレイ用垂直走査回路１５の構成を示すブロック図である。図３において、画素アレイ用垂直走査回路１５はシフトレジスタ５と、バッファ６とから構成されている。
【００５３】
シフトレジスタ５は複数の２値素子を画素アレイ４の垂直画素列に対応して順次、垂直方向に配列してなり、垂直クロックＰＧＣＬＫのパルスを順次、垂直方向に伝達する。
【００５４】
バッファ６は複数の増幅素子を画素アレイ４の垂直画素列に対応して順次、垂直方向に配列してなり、シフトレジスタ５の各２値素子の出力状態を増幅して画素アレイ４の垂直画素列ＰＧ１，ＰＧ２，…，ＰＧｎ−１，ＰＧｎに対応する出力を発生する。
【００５５】
図４は図１のメモリ書込み用垂直走査回路１７の構成を示すブロック図である。図４において、メモリ書込み用垂直走査回路１７はシフトレジスタ２８と、スイッチ２９と、バッファ３０とから構成されている。
【００５６】
シフトレジスタ２８は複数の２値素子を垂直メモリセル列に対応して順次、垂直方向に配列してなり、垂直クロックＭＧＣＬＫのパルスを順次、垂直方向に伝達する。
【００５７】
スイッチ２９は任意のタイミングでハイレベルか、あるいはローレベルかの選択を行うものであり、複数の２値素子を垂直メモリセル列に対応して順次、垂直方向に配列してなり、イネーブルパルスＥＮによって制御される。一般に、スイッチ２９はナンド（ＮＡＮＤ）ゲートやノア（ＮＯＲ）ゲートが用いられるが、パルス制御によるスイッチであればどのような構成でも差し支えない。
【００５８】
バッファ３０は複数の増幅素子を垂直メモリセル列に対応して順次、垂直方向に配列してなり、スイッチ２９の各２値素子の出力状態を増幅して垂直メモリセル列ＭＧ１’，ＭＧ２’，…，ＭＧｎ−１’，ＭＧｎ’に対応する出力を発生する。
【００５９】
図５は図１の水平走査回路３の構成を示すブロック図である。図５において、水平走査回路３はシフトレジスタ７と、ラッチ８と、バッファ９とから構成されている。
【００６０】
シフトレジスタ７は複数の２値素子を水平画素列に対応して順次、水平方向に配列してなり、図示せぬデータ入力手段から入力されたｍビットのシリアル信号からなる印字データＤＳを水平クロックＤＣＬＫに応じて順次、水平方向にシフトする。
【００６１】
ラッチ８は複数の保持素子を水平画素列に対応して順次、水平方向に配列してなり、シフトレジスタ７のそれぞれの２値素子の出力データをラッチして、ラッチ信号ＬＡＴに応じて出力する。
【００６２】
バッファ９は複数の増幅素子を水平画素列に対応して順次、水平方向に配列してなり、ラッチ８の各保持素子に保持されたデータを増幅して水平画素列Ｄ１，Ｄ２，…，Ｄｍ−１，Ｄｍに対応する出力を発生する。
【００６３】
図６は本発明の第１の実施例によるメモリセルの一構成例を示す図である。図６において、各メモリセルは書込み用トランジスタ３１と、読出し用トランジスタ３２と、インバータ３３と、コンデンサ３４と、書込み用走査線３５と、読出し用走査線３６と、書込み用データ線３７と、読出し用データ線３８と、容量線３９とから構成されている。
【００６４】
各垂直メモリセル列に対応する書込み用データ線３７及び読出し用データ線３８はそれぞれＭＧ１，ＭＧ２，…，ＭＧｎ―１，ＭＧｎ及びＭＧ１’，ＭＧ２’，…，ＭＧｎ―１’，ＭＧｎ’で示している。
【００６５】
図７は本発明の第１の実施例による画素の構成を示す回路図である。図７において、各画素は発光素子１１と、発光素子１１を駆動するスイッチングトランジスタ（駆動トランジスタ）１２と、発光素子１１を選択するスイッチングトランジスタ（選択トランジスタ）１３と、コンデンサ１４と、電源線５０とから構成されている。図７においては、選択トランジスタ１３がＮチャネル、駆動トランジスタ１２がＰチャネルのトランジスタを用いた構成を示している。
【００６６】
発光素子１１は駆動トランジスタ１２を介して電源線５０に接続された時に発光する。駆動トランジスタ１２はドレインＤが発光素子１１の電極部分に接続され、ソースＳが電源線５０に接続され、ゲートＧが選択トランジスタ１３のソースＳに接続されている。
【００６７】
選択トランジスタ１３はゲートＧが画素用走査線４０に接続され、ドレインＤが画素用データ線４１に接続され、ソースＳがコンデンサ１４を経由して電源線５０に接続されている。画素用走査線４０には当該画素に対応するメモリ読出し用垂直走査回路２の出力が接続されている。画素用データ線４１には当該画素に対応する水平走査回路３の出力が接続されている。
【００６８】
それぞれの画素の領域内において、上述のような接続がなされていれば、発光素子１１と駆動トランジスタ１２と選択トランジスタ１３とにおける絶縁基板１上の配置はどのように行われていてもよい。発光素子１１の光の取り出し方向については絶縁基板１の面に対して垂直または垂直に近い角度を持った方向であれば、絶縁基板１を透過する方向であってもよく、あるいは透過しない方向であっても差し支えない。
【００６９】
図８は本発明の第１の実施例による光プリンタヘッドを用いた光プリンタの発光面の構成を示す模式図である。図８において、光プリンタヘッド２１の発光面は集光光学系２２の一方の端面に接しており、集光光学系２２の他方の端面はある距離をおいて感光体２３と対面するように配置されている。
【００７０】
光プリンタヘッド２１及び集光光学系２２は感光体２３に対して、例えば図示の移動方向に一定速度で平行に移動する。集光光学系２２は光プリンタヘッド２１の発光素子から出力された光が効率よく感光体２３へ照射されることを可能にするものであれば、どのようなものでもよい。このような光学系としては、例えば光ファイバアレイやセルフォックレンズアレイ、及びマイクロレンズアレイ等がある。
【００７１】
画素アレイ用垂直走査回路１５と水平走査回路３とメモリ読出し用垂直走査回路２とメモリ書込み用垂直走査回路１７とはそれぞれ単結晶シリコンを用いて作成してもよく、多結晶シリコンを用いて作成してもよい。多結晶シリコンを用いた場合には、例えばガラス基板からなる絶縁基板上に画素アレイ４と同時に形成することができるという利点がある。
【００７２】
画素アレイ４の画素の駆動トランジスタ１２及び選択トランジスタ１３と、メモリアレイ１０のメモリセルの書込み用トランジスタ３１と読込み用トランジスタ３２とインバータ３３とはそれぞれ基本的に、単結晶シリコン、アモルファスシリコン、多結晶シリコン（ポリシリコン）のうちのどれで形成されていてもよい。それぞれのトランジスタの種類としてはｐチャネル型トランジスタとｎチャネル型トランジスタとが考えられるが、そのどちらであってもよい。
【００７３】
また、発光素子１１は自発光素子であれば、どのようなものでもよいが、特に好ましい素子は有機ＥＬ素子を用いたものである。有機ＥＬ素子の構造に関しては画素電極と対向電極との間に発光層を挟んだ電極／発光層／対向電極の構造を持つものが基本であるが、必ずしもこれに限らず、画素電極／発光層／電子注入層／対向電極からなる構造でもよく、あるいは画素電極／正孔注入層／発光層／対向電極からなる構造、画素電極／正孔注入層／発光層／対向電極からなる構造、画素電極／正孔注入層／発光層／電子注入層／対向電極からなる構造でもよい。いずれの場合も、発光層は少なくとも１種類以上の有機発光材料によって形成される。
【００７４】
図９は本発明の第１の実施例における水平走査回路３の駆動方法を説明するためのタイミングチャートであり、図１０〜図１３は本発明の第１の実施例における光プリンタヘッドの駆動方法を説明するためのタイミングチャートであり、図１４（ａ）〜（ｄ）は本発明の第１の実施例における露光動作を説明するための図であり、図１５は本発明の第１の実施例の感光体表面上におけるスポット部分の電位の変化を示す図である。
【００７５】
これら図１〜図１５を参照して本発明の第１の実施例による光プリンタヘッドの動作について説明する。尚、以下の説明においては、感光体２３が画素アレイ４の１画素分移動するのに必要な時間を１フレーム期間、画素アレイ４及びメモリアレイ１０の垂直画素列と垂直メモリセル列とを走査するのに必要な時間を垂直走査期間、水平走査回路３が全水平画素を走査するのに必要な時間を水平走査期間、画素アレイ４の全画素にデータを書込む時間をデータ書込み期間とする。
【００７６】
本発明の第１の実施例による光プリンタヘッドの動作は１フレーム期間内に、▲１▼データ入力、▲２▼メモリセルへの書込み、▲３▼メモリセルから画素への書込み、▲４▼発光及び消光を行う。以下、それぞれの動作について詳細に説明する。
【００７７】
まず、▲１▼データ入力について図５及び図９を用いて説明する。データ入力手段から出力されたシリアル信号からなる印字データＤＳは水平走査回路３の駆動用クロック信号である水平クロックＤＣＬＫに同期して水平走査回路３のシフトレジスタ７に入力され、これによって、水平画素数分のシリアルデータがパラレルデータに変換されてラッチ８に保持される。
【００７８】
ラッチ８に保持されたパラレルデータはラッチ信号ＬＡＴが印加されることによって、バッファ９を介して水平画素列ＰＤ１，ＰＤ２，…，ＰＤｍ−１，ＰＤｍに対応するデータ線に出力される。
【００７９】
次に、▲２▼メモリセルへの書込みについて図４と図６と図１０とを用いて説明する。メモリ書込み用垂直走査回路１７は垂直クロックＭＧＣＬＫに同期してＭＧ１’からＭＧｎ’まで順次走査する。
【００８０】
図１０に示すように、１フレーム中にメモリアレイの任意の行を選択する。１フレーム中にはメモリセルからの読出し期間があるが、その期間中に書込み用トランジスタ３１をオンにすると不具合が生じるため、その期間中はメモリ書込み用垂直走査回路１７の出力をオフにする必要がある。
【００８１】
そこで、スイッチ２９を用いてスイッチ信号ＥＮが入力されている間のみ出力する。これによって、メモリアレイ１０の任意の行の書込みトランジスタ３１のゲートＧがオンとなり、コンデンサ３４に２値データが蓄積される。
【００８２】
次に、▲３▼メモリセルから画素への書込みについて図２と図３と図６と図１１と図１２とを用いて説明する。メモリ読出し用垂直走査回路２は、図１１に示すように、データ書込み期間中にアドレスデータＡＤＲの入力に応じてメモリアレイ１０の任意の行から順次、垂直方向に走査する。
【００８３】
メモリ読出し用垂直走査回路２の出力によって各メモリセル内の読出しトランジスタ３２がオンになることで、１個のＣＭＯＳインバータで保持されていた２値データが読出し用トランジスタ３２及び読出し用データ線３８を通過して出力される。
【００８４】
一方、画素アレイ用垂直走査回路１５は、図１２に示すように、データ書込み期間中に垂直クロックＰＧＣＬＫに同期して垂直画素列をＰＧ１からＰＧｎまで順次走査し、画素アレイ４の各画素における選択トランジスタ１３のゲートに駆動パルスを印加することによって、各画素が活性化される。ここで、活性化とは選択トランジスタ１３がオンになることによって、各画素の発光素子が駆動トランジスタ１２を介して与えられる印字データに応じて発光し、または消光し得る状態になることをいう。このデータ書込み期間は画素間のクロストークを考慮すると、短いことが好ましい。
【００８５】
これまでは、本発明の第１の実施例による光プリンタヘッドの駆動について１水平走査期間について説明したが、全体の流れについて図１３を用いて説明する。図１３は水平走査回路３と、メモリ書込み用垂直走査回路１７と、メモリ読出し用垂直走査回路２と、画素アレイ用垂直走査回路１５とについて、３つの連続する水平走査期間についての駆動を示すタイミングチャートである。
【００８６】
水平走査回路３及び画素アレイ用垂直走査回路１５の駆動については、水平走査期間毎に変わりはない。一方、メモリ書込み用垂直走査回路１７は水平走査期間毎に任意のメモリセル行を選択する。また、メモリ読出し用垂直走査回路２はデータ書込み期間中に、画素アレイ用垂直走査回路１５と同期して、順次メモリセル行を選択する。ここで、メモリ読出し用垂直走査回路２は次の水平走査期間で、読出しを開始する行が１行分シフトする。図１３では最初の水平走査期間でＭＧ１を最初に選択していたのに対し、次の水平走査期間でＭＧ２を最初に選択し、ＭＧ３，ＭＧ４，…，ＭＧｎと順次選択し、最後にＭＧ１を選択しており、さらに次の水平走査期間ではＭＧ３を最初に選択し、最後にＭＧ２を選択している。
【００８７】
図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）は本発明の第１の実施例による光プリンタヘッドでの印字データの推移を説明するための模式図である。図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）においては水平走査期間を４つの期間に分けて図示したものであり、それぞれ水平走査回路３とメモリアレイ１０とバッファ１６と画素アレイ４とのみを示している。これら図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）を参照して本発明の第１の実施例による光プリンタヘッドにおける印字データの推移について説明する。
【００８８】
本発明の第１の実施例では１フレーム内で画素アレイ４の全画素のデータを書換える必要があるが、対面する感光体２３の移動に合わせて印字データが図１６（ａ），（ｂ）及び図１７（ａ），（ｂ）における矢印の方向へシフトしていく。
【００８９】
図１６（ａ）は図１３における▲１▼の領域であり、水平走査期間の開始時からデータ書込み期間終了時までの状態を示している。水平走査期間では図示せぬ印字データ入力手段から印字データが入力されている。また、前水平走査期間中にラッチされた印字データＡが保持されている。
【００９０】
メモリアレイ１０におけるメモリセル行のデータのやりとりを説明するために、ＭＧｘ−１，ＭＧｘ，ＭＧｘ＋１，ＭＧｙに保持されている印字データをそれぞれ、Ｂ，Ｃ，Ｄ，Ｅとする。これらの印字データはそれぞれ、画素アレイ４のＰＧｘ−１，ＰＧｘ，ＰＧｘ＋１，ＰＧｎに書込まれる。ここで、ＰＧｎは画素アレイ４の最終行であるから、ここに書込まれる印字データＥはこの水平走査期間をもって不要となる。
【００９１】
次に、図１６（ｂ）は図１３における▲２▼の領域であり、データ書込み終了時の状態を示している。印字データＥを更新するため、水平走査回路３にラッチされていた印字データＡがＭＧｙに書込まれる。この間、画素アレイ４の各画素は印字データに応じて活性化される。
【００９２】
次に、図１７（ａ）は図１３における▲３▼の領域である。ここにおいて、水平走査回路３へ入力されていた印字データの入力が完了する。また、この期間において、メモリアレイ１０及び画素アレイ４でのデータのやりとりは無く、画素アレイ４では図１３における▲２▼の領域から引き続き、活性化されている。
【００９３】
最後に、図１７（ｂ）は図１３における▲４▼の領域であり、水平走査期間の残りの期間を示す。ここで、ラッチ信号ＬＡＴが水平走査回路３に印加され、すでに入力された印字データＡ’が水平走査回路３のラッチに保持される。また、この期間において、メモリアレイ１０及び画素アレイ４でのデータのやりとりは無く、画素アレイ４では図１３における▲３▼の領域から引き続き、活性化されている。
【００９４】
上記のような駆動方法をとることによって、水平走査期間に、画素用走査線４０を介して垂直走査回路２からの駆動パルス（画素アレイ４用の走査信号）が入力されている状態で、画素用データ線４１を介してメモリアレイ１０からの印字データ信号が画素部分の選択トランジスタ１３のドレインに印加されると、印字データ信号は選択トランジスタ１３を通過してコンデンサ１４に充電される。
【００９５】
垂直走査回路２からの駆動パルスが未入力になると、選択トランジスタ１３はオフになる。駆動トランジスタ１２はコンデンサ１４の電位が高い時にオンになり、これによって、電源線５０から発光素子１１の電極部分に通電して、発光素子１１が発光状態となる。また、コンデンサ１４の電位が低い時にオフとなり、この場合では発光素子１１の電極部分に通電せず、発光素子１１は消光状態となる。発光あるいは消光状態は画素用走査線４０からの駆動パルスが終了し、次の水平走査期間に至るまで継続する。この発光あるいは消光によって、感光体２３の表面上への印字データ像の書込みが行われる。
【００９６】
以下、図１４を用いて、本発明の第１の実施例による光プリンタヘッドの露光動作を説明する。図１４において、２１は光プリンタヘッド、１１１  ，１１２  は光プリンタヘッド上の発光素子、２２は集光光学系、２３は感光体、６９は感光体２３上のスポットをそれぞれ示している。
【００９７】
本発明の第１の実施例による光プリンタヘッドは、図１４に示すように、光プリンタヘッド２１の表面と、感光体２３の表面とが平行平板と考えられる範囲で動作する。いま、感光体２３の表面において、微小なスポット６９を想定すると、スポット６９はドラム状の感光体２３の回転によって定まる移動方向に、等速で平行移動していると考えられる。
【００９８】
スポット６９が、最初、図１４（ａ）に示すように、Ａの位置にあったとする。この状態ではスポット６９がいずれの発光素子１１１  ，１１２  の下にもなく、各発光素子１１１  ，１１２  は消光している。
【００９９】
次に、図１４（ｂ）に示すように、スポット６９が発光素子１１１  の下のＢの位置まで移動した時、発光素子１１１  が発光するように制御されるので、スポット６９は発光素子１１１  によって照射される。
【０１００】
また、図１４（ｃ）に示すように、スポット６９がＣの位置まで移動した状態では発光素子１１１  は消光している。さらに、図１４（ｄ）に示すように、スポット６９が発光素子１１２  の下のＤの位置まで移動した時、発光素子１１２  が発光するように制御されるので、スポット６９は発光素子１１２  によって照射される。
【０１０１】
感光体２３には予め数百Ｖ〜千Ｖの電位が与えられているが、あるスポット６９に発光素子１１１  ，１１２  からの光が照射されると、その光量及び感光体２３の感度等に応じて感光体２３の表面電位が低下する。
【０１０２】
上述した動作によって、感光体２３の表面電位は、図１５に示すように、露光の程度に応じて階段状に低下する。図１５におけるＰＧ１，ＰＧ２，…，ＰＧｎ−１，ＰＧｎは、図１における行番号ＰＧ１，ＰＧ２，…，ＰＧｎ−１，ＰＧｎに対応する。
【０１０３】
開始点において、１番目の行からデータ書込みが開始され、１番目の行の画素が発光して感光体２３への露光が行われる。垂直走査回路２からの駆動パルスに応じて順次、各行の画素の露光動作が行われ、感光体２３の表面電位が順次低下し、図１５においてＶｔｈで示す電位まで低下した時に露光動作が終了する。ここで、Ｖｔｈは感光体２３の特性や現像プロセスの特徴によって定まる、露光に必要な最低のしきい値電圧である。
【０１０４】
このように、本発明の第１の実施例によれば、同一のスポット６９上に複数の発光素子１１１  ，１１２  によって、連続的に累積して露光することができるので、仮に、単位の発光素子１１１  ，１１２  の発光光量が小さくても、所要光量の露光が可能になる。
【０１０５】
また、メモリアレイ１０を用いることによって、画素アレイ４の全ての画素に対応した印字データを保持し、その読出しによって高速な読出し動作が可能になる。
【０１０６】
よって、本発明の第１の実施例による光プリンタヘッドでは、二次元に配列した薄膜発光素子アレイ及び同様に二次元に配列したメモリアレイ１０とそれを駆動する駆動回路とを同一基板上に形成したので、高密度化や小型化が可能であるとともに、垂直走査方向の複数の発光素子によって感光体２３上の同一スポット６９に対して複数回の露光を重畳して行うので、発光光量の小さい発光素子１１１  ，１１２  を用いても、所要の露光量による露光を行うことができ、さらに高速な読出し動作が可能となる。
【０１０７】
図１８は本発明の第２の実施例による光プリンタヘッドの水平走査回路の構成を示すブロック図である。図１８において、水平走査回路３はシフトレジスタ４６と、データレジスタ４７と、ラッチ４８と、バッファ４９とから構成されている。本発明の第２の実施例による光プリンタヘッドはメモリ書込み用垂直走査回路と、メモリ読出し用垂直走査回路と、画素アレイ用垂直走査回路と、画素と、メモリとから構成され、それらの構成はそれぞれ図２〜図４と図６と図７とに示した本発明の第１の実施例と同様であり、その露光動作も図１４に示す本発明の第１の実施例の動作と基本的には同様である。
【０１０８】
シフトレジスタ４６は複数の２値素子を水平画素列に対応して順次、水平方向に配列してなり、水平クロックＤＣＬＫに応じてスタート信号ＤＳＴを順次、水平方向に転送する。
【０１０９】
データレジスタ４７は複数の２値素子を水平画素列に対応して順次、水平方向に配列してなり、ｍビットのシリアル信号からなる印字データＤＳをシフトレジスタ４６から出力されたパルスに応じて順次、水平方向にシフトする。
【０１１０】
ラッチ４８は複数の保持素子を水平画素列に対応して順次、水平方向に配列してなり、データレジスタ４７のそれぞれの２値素子の出力データをラッチし、ラッチ信号ＬＡＴに応じて出力する。
【０１１１】
バッファ４９は複数の増幅素子を水平画素列に対応して順次、水平方向に配列してなり、ラッチ４８の各保持素子に保持されたデータを増幅して、メモリアレイ１０の水平画素列ＭＤ１，ＭＤ２，…，ＭＤｍ−１，ＭＤｍに対応する出力を発生する。
【０１１２】
本実施例の構成による駆動ではシフトレジスタ４６内を転送されるのがスタート信号ＤＳＴのみである。これは単一パルスであり、転送時の抵抗負荷及び容量負荷による影響が小さい。これによって、より高速な印字データの入力及び転送が可能となる。
【０１１３】
図１９は本発明の第３の実施例における各画素の構成とその動作とを説明する模式図である。本発明の第３の実施例では光プリンタヘッドの構成構成が、図１に示す本発明の第１の実施例と同様であり、その露光動作も図１４に示す本発明の第１の実施例の動作と基本的には同様であるが、上記の本発明の第１及び第２の実施例では画素アレイ４を構成する各画素が単一の画素から構成されているのに対し、本発明の第３の実施例では画素アレイ４を構成する各画素が複数の画素からなる画素群を単位として駆動されるようになっており、この画素群内の発光画素数を制御することによって、各画素群の発光光量を階調的に変化させることができるようにした点で大きく異なっている。
【０１１４】
以下、図１９を参照して本発明の第３の実施例による光プリンタヘッドの動作について説明する。本発明の第３の実施例では画素アレイ４を構成するｎ行ｍ列の画素を、ｋ行ｊ列（ｋ，ｊはともに２以上の整数）の画素からなる画素群に分割し、この画素群を印刷時における最小画素単位として動作させ、各画素群毎に駆動する画素数を制御し、発光素子数を変化させることによって各画素群毎に発光光量を多段階に変化できるようにしている。
【０１１５】
図１９においては、ｋ＝２，ｊ＝２の場合、すなわち各画素群を２行２列の画素から構成した場合を例示しており、４個の発光素子をすべて点灯させた場合からすべて消光した場合まで、各画素群毎に５段階の発光光量が得られることが示されている。このように構成することによって、感光体２３に対して各スポット６９毎に５段階の露光量を得ることができ、階調印刷を実現することが可能になる。
【０１１６】
通常、階調印刷を実行するためには入力データとして、アナログ的に変化する発光量を得られるような情報を必要とするため、多階調表現を行うためには入力データ量が増大するとともに、駆動回路の規模も著しく大きくなるが、本発明の第３の実施例によれば、比較的簡単な駆動回路を用い、２値データを入力として、多階調の印刷を行うことができる。
【０１１７】
このように、本発明の第３の実施例による光プリンタヘッドでは画素アレイ４を構成する各画素を複数画素からなる画素群に分割し、各画素群内の発光画素数が変化自在としているので、２値データを入力として、多階調の印字を行うことが可能な光プリンタヘッドを提供することができる。
【０１１８】
図２０は本発明の第４の実施例による光プリンタヘッドの構成を示すブロック図である。図２０において、本発明の第４の実施例による光プリンタヘッドは絶縁基板１と、水平走査回路５３と、第１スイッチアレイ６６と、メモリアレイ５４と、第２スイッチアレイ６７と、バッファ５６と、画素アレイ４と、メモリ読出し用垂直走査回路５８と、画素アレイ用垂直走査回路５０と、メモリ書込み用垂直走査回路５７とから概略構成されている。
【０１１９】
メモリ書込み用垂直走査回路５７とメモリ読出し用垂直走査回路５８と画素アレイ用垂直走査回路５０と画素アレイ４とバッファ５６とはそれぞれ図２〜図７に示す本発明の第１の実施例の各周辺回路の構成と同様であり、その露光動作も図１４に示す本発明の第１の実施例の動作と基本的に同様である。また、水平走査回路５３の構成は図５に示す本発明の第１の実施例の構成と同様でも良いし、図１８に示す本発明の第２の実施例の構成と同様でも良い。
【０１２０】
本発明の第４の実施例では光プリンタヘッドの構成の中において、第１スイッチアレイ６６と第２スイッチアレイ６７とを備えたことと、メモリアレイ５４を構成するメモリセル６８の構造に特徴を有する。
【０１２１】
図２１は図２０のメモリセル６８の一構成例を示す回路図である。図２１において、メモリセル６８は書込み用トランジスタ３１と、読出し用トランジスタ３２と、インバータ３３と、コンデンサ３４と、書込み用走査線３５と、読出し用走査線３６と、容量線３９と、データ線５２とから構成されている。
【０１２２】
書込み用トランジスタ３１のゲートＧは読出し用走査線３６と、ソースＳはデータ線５２と、ドレインＤはインバータ３３の入力及びコンデンサ３４とそれぞれ接続されている。
【０１２３】
コンデンサ３４は容量線３９と接続されている。読出し用トランジスタ３２のゲートＧは書込み用走査線３５と、ソースＳはインバータ３３の出力と、ドレインＤはデータ線５２とにそれぞれ接続されている。
【０１２４】
上記の接続がなされていれば、図２１に示す構成以外でも構わない。また、第１スイッチアレイ６６と第２スイッチアレイ６７とは任意のタイミングで、ハイレベルかあるいはローレベルかの選択を行う２値素子を、メモリアレイ５４のメモリセル行に対応して順次配列したものである。一般的にはＮＡＮＤゲートやＮＯＲゲート等の論理ゲートが用いられるが、パルス制御によるスイッチングが可能である構成であれば差し支えない。
【０１２５】
図２２は本発明の第４の実施例による光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。この図２２を参照して本発明の第４の実施例による光プリンタヘッドの駆動方法について説明する。
【０１２６】
図２２において、ＳＷ１，ＳＷ２はそれぞれ第１スイッチアレイ６６と第２スイッチアレイ６７とに印加される信号である。ＳＷ１は水平走査回路５２にラッチされている１行分の印字データをメモリセル６８に書込む時、つまり図２２の▲２▼の期間においてオンとなり、この間、ＳＷ２はオフとなる。これによって、画素アレイ４への書込み誤作動を防ぐことができる。
【０１２７】
逆に、ＳＷ２はメモリアレイ５４から画素アレイ４への書込み時、つまり図２２の▲１▼の期間においてオンとなり、この間、ＳＷ１はオフとなる。上記の駆動方法において、水平走査回路５２にラッチされている１行分の印字データをメモリセル６８に書込む際に、仮にＳＷ２がオンになっていても、画素アレイ４になんら影響が無い場合には第２スイッチアレイ６７を省略した回路構成でも差し支えない。
【０１２８】
このように、本発明の第４の実施例による光プリンタヘッドによれば、メモリセルにおいて書込み用のデータ線と、読込み用のデータ線とを共通にした構造であっても、書込み誤作動の起こらない光プリンタヘッドを提供することができる。
【０１２９】
図２３は本発明の第５の実施例による光プリンタヘッドのメモリアレイとその周辺回路とを示すブロック図である。図２３において、本発明の第５の実施例による光プリンタヘッドは水平走査回路５３と、メモリアレイ５４と、センスアンプ５５と、第１スイッチアレイ６６と、データ入力バッファ６５と、第２スイッチアレイ６７と、バッファ５６と、メモリ書込み用垂直走査回路５７と、メモリ読出し用垂直走査回路５８とから構成されている。
【０１３０】
水平走査回路５３とバッファ５６とメモリ書込み用垂直走査回路５７とメモリ読出し用垂直走査回路５８とはそれらの構成及び動作が上述した本発明の第１及び第２の実施例と同様である。また、第１スイッチアレイ６６及び第２スイッチアレイ６７はそれらの構成及び動作が上述した本発明の第４の実施例と同様である。
【０１３１】
図２４は図２３のメモリセル６８の一構成例を示す回路図である。図２４において、メモリセル６８は第１トランジスタ６２と、第２トランジスタ６３と、フリップフロップ回路６４と、ゲート線５９と、第１データ線６０と、第２データ線６１とから構成されている。メモリセル６８は一般的なスタティックＲＡＭ（ＳＲＡＭ）の構成が用いられ、例えば上記のような完全ＣＭＯＳ形が挙げられる。
【０１３２】
図２５は図２３のデータ入力バッファ６５の一構成例を示す回路図である。図２５において、データ入力バッファ６５は少なくとも２個のインバータ７１，７３と、１個のトランスファゲート７２とから構成されている。
【０１３３】
この回路は１つの入力に対し、２つの相反する２値出力を得るものである。例えば、入力がハイの場合には出力１がハイに、出力２がローになり、逆に入力がローの場合には出力１がローに、出力２がハイになる。
【０１３４】
図２６は図２３のセンスアンプ５５の一構成例を示す回路図である。図２６において、センスアンプ５５はメモリセル６８の第１データ線６０及び第２データ線６１のそれぞれの出力の電位差を増幅する回路であり、トランジスタ７４〜７８から構成されている。
【０１３５】
これら図２３〜図２６を参照して本発明の第５の実施例におけるメモリアレイ５４及びその周辺回路の動作について説明する。書込み動作はＳＷ１をオン、ＳＷ２をオフした上で行われる。メモリ書込み用垂直走査回路５３によってメモリセル６８を含むメモリセル行が選択されると、第１トランジスタ６２及び第２トランジスタ６３の両者のゲートがオンとなり、第１データ線６０及び第２データ線６１からそれぞれフリップフロップ回路６４へ印字データが入力され、左右の記憶ノードにそれぞれ保持される。
【０１３６】
読出し動作はＳＷ１をオフ、ＳＷ２をオンした上で行われる。メモリ読出し用走査回路５７によってメモリセル６８を含むメモリセル行が選択されると、第１トランジスタ６２及び第２トランジスタ６３の両者のゲートがオンとなり、記憶ノードに保持されている印字データがそれぞれ第１データ線６０及び第２データ線を介してセンスアンプ５５へ出力される。
【０１３７】
センスアンプ５５へ印字データが入力されると、第１データ線６０及び第２データ線のそれぞれの信号の電位差に応じてハイ、あるいはローの信号を増幅し、バッファ５６を介して画素アレイ４へ出力される。
【０１３８】
このように、本発明の第５の実施例による光プリンタヘッドでは、メモリセル構造にスタティックＲＡＭを用いても、本発明の第１の実施例に示す光プリンタヘッドと同様の動作を行うことが可能な光プリンタヘッドを提供することができる。
【０１３９】
図２７は本発明の第６の実施例による光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。本発明の第６の実施例による光プリンタヘッドの構成は図１に示す本発明の第１の実施例と同様であるので、その図示は省略する。また、水平走査回路、メモリアレイ、メモリ読出し用垂直走査回路、メモリ書込み用垂直走査回路、バッファ、画素アレイ、画素アレイ用垂直走査回路の各回路構成や動作方法も上述した本発明の第１の実施例と同様である。
【０１４０】
本発明の第１の実施例による光プリンタヘッドの駆動方法によると、ある水平走査期間で入力された画素アレイ１行分の印字データは、次の水平走査期間においてメモりアレイへと書込まれ、さらに次の水平走査期間において画素アレイに書込まれるのに対し、本発明の第６の実施例ではある水平走査期間で入力された画素アレイ１行分の印字データが、次の水平走査期間の開始時においてメモリアレイへ書込まれ、同期間内に画素アレイに書込まれる点で大きく異なっている。
【０１４１】
この図２７を参照して本発明の第６の実施例による光プリンタヘッドの駆動方法について説明する。図２７において、画素アレイ１行分の印字データ入力は上述した本発明の第１の実施例と同じく、水平クロックＤＣＬＫに合わせてスタート信号ＤＳＴが印加されることによって開始され、水平走査期間中に入力が終了する。
【０１４２】
ラッチ信号ＬＡＴは水平走査期間開始時に印加され、前水平走査期間にラッチされていた印字データがメモリアレイの任意のメモリセル行に転送され、それぞれのメモリセルに保持される。メモリアレイへの書込みが終了した後、メモリアレイから画素アレイへの転送が行われるが、これも上述した本発明の第１の実施例と同様である。
【０１４３】
このように、本発明の第６の実施例による光プリンタヘッドの駆動方法では、ある水平走査期間に入力された画素アレイ１行分の印字データが、次の水平走査期間において画素アレイへ書込まれ、その結果、発光素子が発光あるいは消光動作を行うことが可能な光プリンタヘッドを提供することができる。
【０１４４】
以上、本発明の各実施例を図面によって詳述してきたが、具体的な構成はこれらの実施例に限られたものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれる。例えば、本発明の光プリンタヘッドは電子写真システムに限らず、他のコンピュータ利用印刷システムにおいても利用可能である。
【０１４５】
このように、本発明の光プリンタヘッドによれば、発光光量の小さい発光素子を用いても、所要の感光を高速に行うことができるとともに、多階調の印刷を行うことができる。また、感光体の露光量に対する表面電位の特性に応じた感光駆動を行うことができる。さらに、印刷対象物がずれて挿入された場合でも、入力データをずれ量に応じてシフトすることによって、ずれの補正を行うことができるとともに、２値データ入力によって多階調の印刷を実現することができる。
【０１４６】
【発明の効果】
以上説明したように本発明によれば、発光素子を含む画素を行方向と列方向とに二次元に配列した画素アレイと、外部から入力された印字データを保持するメモリセルを行方向と列方向とに二次元に配列したメモリアレイと、メモリアレイにおける各メモリセル列にデータ信号を供給する水平走査回路と、メモリアレイにおける各メモリセルに２値データを書込むためにメモリセル行を順次選択する第１の垂直走査回路と、メモリアレイにおける各メモリセルから２値データを読出すために前記メモリセル行を任意に選択する回路と、画素アレイにおける各画素行を順次選択する第２の垂直走査回路と、メモリアレイと画素アレイとの転送経路中に位置するバッファとを光プリンタヘッドに含み、画素アレイにおける画素行と発光素子によって感光される感光体の回転軸とが平行でありかつ発光素子の発光方向と感光体の表面とが対向した状態において、画素アレイの第ｎ番目（ｎは１以上の整数）の素子の発光及び消光のうちの一方で感光体表面上のスポットが照射される状態と照射されない状態とのうちのいずれかの状態とし、スポットが第（ｎ＋１）番目の素子を通過している期間に画素アレイの第（ｎ＋１）番目の素子の発光及び消光のうちの一方で感光体表面上のスポットが照射される状態と照射されない状態とのうちのいずれかの状態とすることによって、駆動周波数の小さいドライバＩＣを用いても駆動することができ、高密度化・小型化・高速印字を容易に実現することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による光プリンタヘッドの構成を示すブロック図である。
【図２】図１のメモリ読出し用垂直走査回路の構成を示すブロック図である。
【図３】図１の画素アレイ用垂直走査回路の構成を示すブロック図である。
【図４】図１のメモリ書込み用垂直走査回路の構成を示すブロック図である。
【図５】図１の水平走査回路の構成を示すブロック図である。
【図６】本発明の第１の実施例によるメモリセルの一構成例を示す図である。
【図７】本発明の第１の実施例による画素の構成を示す回路図である。
【図８】本発明の第１の実施例による光プリンタヘッドを用いた光プリンタの発光面の構成を示す模式図である。
【図９】本発明の第１の実施例における水平走査回路の駆動方法を説明するためのタイミングチャートである。
【図１０】本発明の第１の実施例における光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図１１】本発明の第１の実施例における光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図１２】本発明の第１の実施例における光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図１３】本発明の第１の実施例における光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図１４】（ａ）〜（ｄ）は本発明の第１の実施例における露光動作を説明するための図である。
【図１５】本発明の第１の実施例の感光体表面上におけるスポット部分の電位の変化を示す図である。
【図１６】（ａ），（ｂ）は本発明の第１の実施例による光プリンタヘッドでの印字データの推移を説明するための模式図である。
【図１７】（ａ），（ｂ）は本発明の第１の実施例による光プリンタヘッドでの印字データの推移を説明するための模式図である。
【図１８】本発明の第２の実施例による光プリンタヘッドの水平走査回路の構成を示すブロック図である。
【図１９】本発明の第３の実施例における各画素の構成とその動作とを説明する模式図である。
【図２０】本発明の第４の実施例による光プリンタヘッドの構成を示すブロック図である。
【図２１】図２０のメモリセルの一構成例を示す回路図である。
【図２２】本発明の第４の実施例による光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図２３】本発明の第５の実施例による光プリンタヘッドのメモリアレイとその周辺回路とを示すブロック図である。
【図２４】図２３のメモリセルの一構成例を示す回路図である。
【図２５】図２３のデータ入力バッファの一構成例を示す回路図である。
【図２６】図２３のセンスアンプの一構成例を示す回路図である。
【図２７】本発明の第６の実施例による光プリンタヘッドの駆動方法を説明するためのタイミングチャートである。
【図２８】従来のライン光源を用いた光プリンタの全体構成を示す側面図である。
【符号の説明】
１  絶縁基板
２，５８  メモリ読出し用垂直走査回路
３，５３  水平走査回路
４  画素アレイ
５，７，２８，４６  シフトレジスタ
６，９，１６，１９，
３０，４９，５６  バッファ
８，４８  ラッチ
１０，５４  メモリアレイ
１１，１１１  ，１１２    発光素子
１２  駆動トランジスタ
１３  選択トランジスタ
１４，３４  コンデンサ
１５，５０  画素アレイ用垂直走査回路
１７，５７  メモリ書込み用垂直走査回路
１８  アドレスデコーダ
２１  光プリンタヘッド
２２  集光光学系
２３  感光体
２９  スイッチ
３１  書込み用トランジスタ
３２  読出し用トランジスタ
３３，７１，７３  インバータ
３５，３６  読出し用走査線
３７  書込み用データ線
３８  読出し用データ線
３９  容量線
４０  画素用走査線
４１  画素用データ線
４７  データレジスタ
５２  データ線
５５  センスアンプ
５９  ゲート線
６０  第１データ線
６１  第２データ線
６２  第１トランジスタ
６３  第２トランジスタ
６４  フリップフロップ回路
６５  データ入力バッファ
６６  第１スイッチアレイ
６７  第２スイッチアレイ
６８  メモリセル
６９  スポット
７２  トランスファゲート
７４〜７８  トランジスタ
【図１】
0003587125.tif 000002
【図２】
0003587125.tif 000003
【図３】
0003587125.tif 000004
【図４】
0003587125.tif 000005
【図５】
0003587125.tif 000006
【図６】
0003587125.tif 000007
【図７】
0003587125.tif 000008
【図８】
0003587125.tif 000009
【図９】
0003587125.tif 000010
【図１０】
0003587125.tif 000011
【図１１】
0003587125.tif 000012
【図１２】
0003587125.tif 000013
【図１３】
0003587125.tif 000014
【図１４】
0003587125.tif 000015
【図１５】
0003587125.tif 000016
【図１６】
0003587125.tif 000017
【図１７】
0003587125.tif 000018
【図１８】
0003587125.tif 000019
【図１９】
0003587125.tif 000020
【図２０】
0003587125.tif 000021
【図２１】
0003587125.tif 000022
【図２２】
0003587125.tif 000023
【図２３】
0003587125.tif 000024
【図２４】
0003587125.tif 000025
【図２５】
0003587125.tif 000026
【図２６】
0003587125.tif 000027
【図２７】
0003587125.tif 000028
【図２８】
0003587125.tif 000029