【事件の表示】
　特願２００２−５４８６７４「チップカードＩＣのための電圧レギュレータ回路」拒絶査定不服審判事件〔平成１４年　６月１３日国際公開、ＷＯ０２／４７０２５、平成１６年　５月２０日国内公表、特表２００４−５１５０１８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯および本願発明
　
　本願は、平成１３年１１月２１日（パリ条約による優先権主張２０００年１２月６日　ドイツ連邦共和国）を国際出願日とする出願であって、平成１５年６月４日に審査請求がなされ、平成１７年４月４日付けで拒絶理由が通知され、同年１０月１１日付けで意見書が提出されるとともに手続補正がなされたが、平成１８年４月１０日付けで拒絶査定がなされ、これに対して同年７月１１日付けで審判請求がなされるとともに、同日付けで手続補正がなされ、この手続補正に対して、同年１０月２３日付けで拒絶理由が通知され、平成１９年１月２５日付けで意見書が提出されたが、同年２月１６日付けで前置報告がなされ、
　平成２０年１１月１２日に当審において審尋がなされたのに対して、平成２１年３月１３日に回答書が提出されたものであって、
　「チップカードＩＣのための電圧レギュレータ回路」に関するものであると認める。
　
２．拒絶の理由
　
　一方、前置審査における、平成１８年１０月２３日付けで通知した拒絶の理由は、次のとおりである。
「この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第４項及び第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　記
　本願図面の図２を参酌するに、外部供給電圧ＶＤＤｅｘｔが印加され、トランスファーゲートＴＧ１がオンにされると、キャパシタンスＣ１の充電に特定の時間を要するために、直列型レギュレータＬのゲートの電圧電位は徐々に低下するから、直列型レギュレータＬはゆっくりと「ターンオン」するものと認められる。
　してみれば、請求項１に「該過渡プロセス間、該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づくように該直列型レギュレート用トランジスタが制御されることにより」と記載される事項における「ターンオフ」は「ターンオン」の誤記と認められる。
　また、発明の詳細な説明の段落【００１２】に「直列型レギュレート用トランジスタＭ１は、ここで起こるキャパシタンスＣ１の充電と共にターンオフ状態に近づいていく」及び「この充電は特定の時間を要するので、直列型レギュレータＬは極めてゆっくりとターンオフ状態に近づいていく」と記載されているが、これらの記載における「ターンオフ」は「ターンオン」の誤記と認められる。
　仮に上記「ターンオフ」が「ターンオン」の誤記でないとすると、発明の詳細な説明と図面とが対応していないから、この出願の発明の詳細な説明は、当業者が請求項１乃至５に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。」
　
３．当審の判断
　
　そこで、上記拒絶理由での指摘について検討するに、
　
　３−１．請求項１の記載に関して
　
　平成１８年７月１１日付けの手続補正によって補正された請求項１（以下、「請求項１」という）には、
「スマートカードＩＣにおいて、外部供給電圧から内部供給電圧を生成する電圧レギュレータ回路であって、
　直列型レギュレータ回路と、
　キャパシタおよびトランスファーゲートと
　を備え、
　該直列型レギュレータ回路は、
　ゲート端子とソース端子とドレイン端子とを有する直列型レギュレート用トランジスタであって、該ソース端子と該ドレイン端子とが外部供給電圧と内部供給電圧との間に直列に配置されている、直列型レギュレート用トランジスタと、
　該直列型レギュレート用トランジスタの該ゲート端子に印加される電位をレギュレートするレギュレータ端子と
　を含み、
　該キャパシタおよび該トランスファーゲートは、該外部供給電圧と該レギュレータ端子との間に直列に接続されており、該トランスファーゲートは、電界効果トランジスタであり、
　該トランスファーゲートは、可変電位によって制御され、
　該キャパシタを充電し、該キャパシタの充電に対応する電圧を該レギュレータ端子に印加するために、過渡プロセスの間、該可変電位によって該トランスファーゲートがオンにされ、
　該過渡プロセスが終了した後に、該可変電位によって該トランスファーゲートがオフにされ、
　該過渡プロセスの間、該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づくように該直列型レギュレート用トランジスタが制御されることにより、該キャパシタが充電されるにつれて、該外部供給電圧を該内部供給電圧に徐々に接続する、電圧レギュレータ回路。」と記載されている。
　
　上記請求項１の記載中に、
　「該過渡プロセスの間、該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づくように該直列型レギュレート用トランジスタが制御されることにより、該キャパシタが充電されるにつれて、該外部供給電圧を該内部供給電圧に徐々に接続する」
　とあるが、
　該記載中の「該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づく」とは、通常、「直列型レギュレート用トランジスタ」が“オン”の状態から“オフ”の状態になることを表現していると解するのが妥当である。
　今、「直列型レギュレート用トランジスタ」は、請求項１の記載から、「外部供給電圧」と「内部供給電圧」との間に接続されている。
　したがって、「直列型レギュレート用トランジスタ」が“オフ”になれば、「外部供給電圧」と「内部供給電圧」との間は“切断”されることになって、
　結果、「該外部供給電圧と該内部供給電圧を徐々に接続する」ことにならないことは明らかである。
　結果として、前記請求項１の「該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づくように該直列型レギュレート用トランジスタが制御されることにより、該キャパシタが充電されるにつれて、該外部供給電圧を該内部供給電圧に徐々に接続する」の記載の技術的意義が不明であり、同項に係る発明は明確でない。
　また、請求項１に記載された内容では、如何にして、
「該過渡プロセスの間、該直列型レギュレート用トランジスタが徐々にターンオフ状態に近づくように該直列型レギュレート用トランジスタが制御されることにより、該キャパシタが充電されるにつれて、該外部供給電圧を該内部供給電圧に徐々に接続する」ことを実現しているか不明である。
　
　３−２．本願明細書段落【００１２】の記載に関して
　
　平成１８年７月１１日付けの手続補正によって補正された、本願明細書段落【００１２】（以下、【００１２】とする）には、以下のように記載されている。
「ターンオンされるとすぐに、キャパシタンスＣ１は放電される。外部供給電圧ＶＤＤｅｘｔが印加され、トランスファーゲートがオンされると、直列型レギュレート用トランジスタＭ１は、ここで起こるキャパシタンスＣ１の充電と共にターンオフ状態に近づいていく。この充電は特定の時間を要するので、直列型レギュレータＬは極めてゆっくりとターンオフ状態に近づいていく。（以下省略）」
　と記載されている。
　該記載中に、
「直列型レギュレート用トランジスタＭ１は、ここで起こるキャパシタンスＣ１の充電と共にターンオフ状態に近づいていく。この充電は特定の時間を要するので、直列型レギュレータＬは極めてゆっくりとターンオフ状態に近づいていく。」（以下、「記載１」という）との表現があるが、
　本願の課題は、出願当初明細書の段落【０００６】に、
「ターンオンプロセスの間にオーバーシュートの問題が生じない、スマートカードＩＣのための電圧レギュレータ回路の使用を定めることである。」と記載されており、
　記載１の内容は、明らかに、本願の課題と矛盾している。
　
　なお、この点に関して、審判請求人は、平成１９年１月２５日付けの意見書において、
「拒絶理由通知書には、「本願図面の図２を参酌するに、・・・直列型レギュレータＬはゆっくりと「ターンオン」するものと認められる。」という見解が示されています。しかし、この見解は正しくありません。なぜなら、本願の図２に示される回路において、外部供給電圧ＶＤＤｅｘｔが印加され、トランスファーゲートＴＧ１がオンにされると、直列型レギュレート用トランジスタＭ１のゲート電極に印加される電圧が徐々に増加することによって、直列型レギュレータＬはゆっくりと「ターンオフ」するからです。この点について以下にさらに詳しくご説明します。
　第１に、直列型レギュレート用トランジスタＭ１は、逆（ｉｎｖｅｒｓｅｄ）ゲート電極を有しているということが認識されるべきです（本願の図２に示されるＭ１の記号を参照して下さい）。従って、Ｍ１のゲート電極に電圧が印加されていない場合には、Ｍ１は「オン状態」です。Ｍ１のゲート電極に印加される電圧が増加するにつれて、Ｍ１の導電性は減少します。
　第２に、外部供給電圧ＶＤＤｅｘｔが印加される時点では、キャパシタＣ１には、電荷が蓄えられていないと仮定しています。このことは、本願明細書の段落００１２の記載から容易に導き出すことができます。さらに、アクティブトランスファーゲートＴＧ１は、キャパシタＣ１と直列型レギュレート用トランジスタＭ１との間の短絡回路であると考えることができます。
　第３に、外部供給電圧ＶＤＤｅｘｔが印加される時点では、直列型レギュレート用トランジスタＭ１のゲート電極の電圧は、ほぼ０ボルトであると仮定しています。このこともまた当業者には自明です。
　従って、外部供給電圧ＶＤＤｅｘｔがキャパシタＣ１に印加される時点では、キャパシタＣ１による電圧降下が、ＶＤＤｅｘｔとなります（例えば、５Ｖ）。この時点では、Ｍ１のゲート電極にはまだ電圧が印加されていないことから、Ｍ１は「オン状態」です。次に、キャパシタＣ１の充電が開始されます。キャパシタＣ１が充電されるにつれて、外部供給電圧ＶＤＤｅｘｔとＭ１のゲート電極の電圧との差が減少し始めます。なぜなら、蓄えられる電荷が、キャパシタＣ１のカソードの電位を増加させるからです。ここで、キャパシタＣ１のアノードがＶＤＤｅｘｔに結合されており、キャパシタＣ１のカソードがトランスファゲートＴＧ１に結合されていると仮定しています。
　外部供給電圧ＶＤＤｅｘｔとＭ１のゲート電極の電圧との差が減少することは、Ｍ１のゲート電極の電圧が増加することと等価です。このことは、キャパシタＣ１のカソードの電位が増加することとも等価です。上述したように、Ｍ１のゲート電極に印加される電圧が増加するにつれて、Ｍ１の導電性は減少することを思い起こして下さい。このように、キャパシタＣ１に蓄えられている電荷が増加するにつれて、Ｍ１のゲートはクローズしていくことになります。
　キャパシタＣ１に蓄えられている電荷が徐々に増加するので、（直列型レギュレータＬに含まれる）トランジスタＭ１のゲート電極の電位が徐々に増加します。従って、直列型レギュレータＬはゆっくりと「ターンオフ」することになります。
　少なくとも以上の理由から、本願の図２の記載は、本願明細書の段落００１２の記載および現在係属中の請求項１の記載と整合しているというべきです。（以下省略）」と主張しているので、
　
　本願の【図２】を参照して、上記主張（以下、「主張」という）について検討するに、
　【図２】における「ＶＤＤｅｘｔ」、「Ｍ１」、「ＴＧ１」、「Ｃ１」が、それぞれ、請求項１の「外部供給電圧」、「直列型レギュレート用トランジスタ」、「トランスファーゲート」、「キャパシタ」、及び、【００１２】の「外部供給電圧ＶＤＤｅｘｔ」、「直列型レギュレート用トランジスタＭ１」、「トランスファーゲート」、「キャパシタンスＣ１」に対応するものである。
　そこで、３−１で検討した「過渡プロセス」を、【図２】に記載の回路（以下、「本願回路」という）の動作について検討すると、
　【図２】に記載の回路図（以下、「回路図」という）の記号から、「Ｍ１」は“ＭＯＳＦＥＴ”、「ＴＧ１」は“ジャンクション型ＦＥＴ”が採用されていることが読み取れる。
　ここで、回路図のそれぞれのＦＥＴのゲート端子に○印が記載されているが、これは、該ＦＥＴがｐチャネルのＦＥＴであることを表現している。
　したがって、「Ｍ１」はｐチャネルの“ＭＯＳＦＥＴ”である。
　回路図からは、該“ＭＯＳＦＥＴ”が“ディプレッション型ＭＯＳＦＥＴ”であるか、“エンハンスメント型”であるか明確でないので、
　まず、「Ｍ１」として、Ｖｇｓが“０”で“導通”となる“ディプレッション型ＭＯＳＦＥＴ”が採用されているものとする。
　今、ソース端子にＶＤＤｅｘｔの電圧をかけた状態で、ゲート端子にＶＤＤｅｘｔの電圧をかけると、ソース端子とゲート端子は等電位となるので、Ｖｇｓは“０”である。
　このことを踏まえて、本願回路の「過渡プロセス」を検討していく。
　上記前提のもと、本願回路が「オン」になると、「Ｍ１」のソース端子に「ＶＤＤｅｘｔ」が印加されると共に、「Ｃ１」が放電し、「ＴＧ１」が“導通”となる。
「Ｃ１」は放電後の電荷のない状態では、“短絡”状態であるから、「オン」直後は、「ＶＤＤｅｘｔ」が「Ｍ１」のゲート端子に直接印加される。
　この場合、上述のように、Ｖｇｓは“０”になるので、「オン」直後は「Ｍ１」は“導通”する。
　次に、「Ｃ１」への充電が進むと、「Ｃ１」、「ＴＧ１」の経路は、徐々に電流が流れなくなっていき、「Ｍ１」のゲート端子にかかる電圧は“０”に近づく。
　このとき、Ｖｇｓは、ソース端子を基準にしているので、ソース端子にかかる電圧が引き続き「ＶＤＤｅｘｔ」であることから、“負の電圧”となる。
　ｐチャネルの“ディプレッション型ＭＯＳＦＥＴ”を制御するためのＶｇｓは“負”であり、Ｖｇｓがかかると、該ＦＥＴは“導通”となるので、
　「Ｃ１］の充電が進んでも、「Ｍ１」は“導通”ままである。
　続いて、「Ｍ１」として、Ｖｇｓが“０”で“非導通”となる“エンハンスメント型ＭＯＳＦＥＴが採用されているものとする。
　上記前提のもと、本願回路が「オン」になると、「Ｍ１」のソース端子に「ＶＤＤｅｘｔ」が印加されると共に、「Ｃ１」が放電し、「ＴＧ１」が“導通”となる。
「Ｃ１」は放電後の電荷のない状態では、“短絡”状態であるから、「オン」直後は、「ＶＤＤｅｘｔ」が「Ｍ１」のゲート端子に直接印加される。
　この場合、上述のように、Ｖｇｓは“０”になるので、「オン」直後は「Ｍ１」は“非導通”である。
　次に、「Ｃ１」への充電が進むと、「Ｃ１」、「ＴＧ１」の経路は、徐々に電流が流れなくなっていき、「Ｍ１」のゲート端子にかかる電圧は“０”に近づく。
　このとき、Ｖｇｓは、ソース端子を基準にしているので、ソース端子にかかる電圧が引き続き「ＶＤＤｅｘｔ」であることから、“負の電圧”となる。
　ｐチャネルの“エンハンスメント型ＭＯＳＦＥＴ”を制御するためのゲート電圧は“負”であり、Ｖｇｓがかかると、該ＦＥＴは“導通”となるので、
　「Ｃ１］の充電が進むにつれて、「Ｍ１」は徐々に“導通”していくことになる。
　上述のように、「過渡プロセス」における本願回路の挙動は、審判請求人の主張点と矛盾しているので、審判請求人の意見書における主張は採用できない。
　
４．むすび
　
　以上のとおり、本願出願は、特許法第３６条第４項及び第６項２号に規定する要件を満たしていないから、特許を受けることができない。
　
　よって、結論のとおり審決する。