【事件の表示】
　平成　６年特許願第　８２７６９号「データ処理システムとその方法」拒絶査定不服審判事件〔平成　７年　３月１７日出願公開、特開平　７−　７３１４９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成６年３月３０日（パリ条約による優先権主張１９９３年３月３１日、米国）の出願であって、平成１７年１月２７日付けで拒絶理由が通知され、同年７月２９日付けで手続補正がなされ、平成１８年３月２４日付けで最後の拒絶理由が通知され、同年９月６日付けで手続補正がなされたものの、平成１９年１月２４日付けで平成１８年９月６日付けの手続補正は却下され、同日付けで拒絶査定がなされた。その後、同年５月１日に拒絶査定不服審判請求がなされ、同年５月３０日付けで手続補正がなされ、平成２０年４月２４日付けで当審より審尋がなされ、同年７月３０日付けで回答書が提出されたものである。 
　
２．平成１９年５月３０日付け手続補正についての補正却下の決定 
 ［補正却下の決定の結論］ 
 　平成１９年５月３０日付けの手続補正を却下する。 
 　 
［理由］ 
（１）新規事項の追加の有無について
 　平成１９年５月３０日付け手続補正（以下、「本件手続補正」という。）の内容は、特許請求の範囲の請求項１の記載を、 
 　   　 
 「ベクトル命令を実行することができるベクトル・エンジン；
　スカラー命令を実行することができるスカラー・エンジン；
　ベクトル・エンジン内のベクトル命令とスカラー・エンジン内のスカラー命令の両方の
実行を制御し、かつ、ベクトル・エンジンに結合されてベクトル制御情報を通信し、スカラー・エンジンに結合されてスカラー制御情報を通信する、ベクトル制御情報の通信およびスカラー制御情報の通信を直列に反復実行するシーケンサ；
　およびベクトル・オペランドとスカラー・オペランドを記憶し、かつ、ベクトル・オペランドを通信するためにベクトル・エンジンに結合され、スカラー・オペランドを通信するためにスカラー・エンジンに結合されている共有メモリ回路；
　によって構成されており、
　前記ベクトル・エンジンは、
ベクトル命令を実行するための複数の処理要素であって、同複数の処理要素はそれぞれ、ベクトル命令の実行の際に選択的に使用される複数のデータ値を記憶するための複数のベクトル・レジスタと、
　算術演算と論理演算を実行し、複数のそれぞれのベクトル・レジスタおよび共有メモリ回路に結合されている算術論理ユニットと、
を備える集積回路。」 
　に補正することを含むものである。 
 　 
　上記補正内容における「ベクトル制御情報の通信およびスカラー制御情報の通信を直列に反復実行する」との記載について検討する。
　
  出願当初の明細書又は図面においては、段落【００１９】には次の記載がある。
「　【００１９】
　　【課題を解決するための手段】
　上記の必要性は、本発明により達成される。従って、集積回路とその方法とがある形態で提供される。本集積回路には、ベクタ命令を実行することのできるベクタ・エンジンが含まれる。また、本集積回路には、スケーラ命令を実行することのできるスケーラ・エンジンも含まれる。シーケンサは、ベクタ・エンジン内のベクタ命令とスケーラ・エンジン内のスケーラ命令の両方の実行を制御する。シーケンサは、ベクタ・エンジンに接続されてベクタ制御情報を通信する。シーケンサは、スケーラ・エンジンに接続されてスケーラ制御情報を通信する。ベクタ・オペランドおよびスケーラ・オペランドを記憶するための共有メモリ回路も、この集積回路には含まれる。共有メモリ回路は、ベクタ・エンジンに接続されてベクタ・オペランドを通信する。共有メモリ回路は、スケーラ・エンジンに接続されてスケーラ・オペランドを通信する。」
　
　上記箇所には、シーケンサがベクタ・エンジンに接続されてベクタ制御情報を通信することとスケーラ・エンジンに接続されてスケーラ制御情報を通信することは記載されているものの 「ベクトル制御情報の通信およびスカラー制御情報の通信を直列に反復実行する」ことは記載されていない。また、出願当初の明細書又は図面の他のいずれの箇所を見ても、シーケンサが「ベクトル制御情報の通信およびスカラー制御情報の通信を直列に反復実行する」ことは、記載も示唆もされていない事項である。
　
　したがって、本件手続補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものであるとは認められない。
　
（２）むすび　
　上記で検討したとおり、本願手続補正は、平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第２項において準用する同法１７条第２項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
 　 
３．本願発明について 
（１）本願発明 
　平成１９年５月３０日付けの手続補正は、前記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は平成１７年７月２９日付けで補正された明細書及び図面の記載からみて、次のとおりのものと認める。 
　
「ベクトル命令を実行することができるベクトル・エンジン；
　スカラー命令を実行することができるスカラー・エンジン；
　ベクトル・エンジン内のベクトル命令とスカラー・エンジン内のスカラー命令の両方の実行を制御し、かつ、ベクトル・エンジンに結合されてベクトル制御情報を通信し、スカラー・エンジンに結合されてスカラー制御情報を通信するシーケンサ；
　およびベクトル・オペランドとスカラー・オペランドを記憶し、かつ、ベクトル・オペランドを通信するためにベクトル・エンジンに結合され、スカラー・オペランドを通信するためにスカラー・エンジンに結合されている共有メモリ回路；
　によって構成されており、
　前記ベクトル・エンジンは、
ベクトル命令を実行するための複数の処理要素であって、同複数の処理要素はそれぞれ、ベクトル命令の実行の際に選択的に使用される複数のデータ値を記憶するための複数のベクトル・レジスタと、
　算術演算と論理演算を実行し、複数のそれぞれのベクトル・レジスタおよび共有メモリ回路に結合されている算術論理ユニットと、
を備える集積回路。」
　
　なお、平成１７年７月２９日付け手続補正書の請求項１には、「複数のレジスタ」と記載されているが、明細書及び図面の記載からみて「複数のレジスタ」は「複数のベクトル・レジスタ」の誤記と認め、上記のように認定した。また、上記のように認定した請求項１は、請求人が平成２０年７月３０日付けで提出した回答書に記載している補正案と同一のものである。
　
（２）引用例
　原査定の拒絶の理由に引用された特開昭６１−２８９４６４号公報（以下、「引用文献」という。）には、次の事項が図面と共に記載されている。
　
Ａ．「（産業上の利用分野）
　本発明は複数のベクトル演算処理装置と共に使用されるスカラ演算処理装置に関し、特にベクトルデータストア処理に対するバッファ無効化制御方式、およびベクトルデータストア処理中のスカラデータロード処理方式に関する。
（従来の技術）
　バッファメモリ回路を備えたスカラ演算処理装置と、主記憶装置に対して複数個のインターフェースを有し、複数のベクトル要素データを同時にアクセスすることができる並列ベクトル演算処理装置とを有する情報処理システムにおいては、ベクトル演算処理装置が行うベクトル要素の主記憶装置に対するストア動作に対応して、スカラ演算処理装置に備えているバッファメモリ回路の内容を保証するために、ベクトルアドレスをバッファメモリ回路、ならびにタグ記憶回路に送出し、タグ記憶回路へベクトルストアアドレスに対応したアドレスが登録されているか否かをチェックし、登録されていれば該当アドレスを無効化するように無効化処理回路を備えた方式が公知であった。
　さらに、この無効化処理動作は実際の主記憶装置へのベクトル要素データストア動作とは独立に行われ、かつ、無効化処理動作の効率を向上させるために複数の無効化処理回路を備えた方式も公知であった。」（公報２頁右上欄３行〜左下欄８行）
　
Ｂ．「  （発明が解決しようとする問題点）
　しかしながら、ベクトルストア命令に対応する無効化処理動作の処理効率を向上させるだけでは、ベクトルストア命令の後続命令、特にスカラーロード命令の実行を高速化することができない。すなわち、ベクトルストア動作および無効化処理動作中を含むベクトルストア処理中には後続のスカラロード命令は、例えバッファメモリ回路に要求されているスカラデータが存在する場合でも、バッフアメモリ回路のデータ保証が終了するまで実行を中断しているため、スカラロード命令の実行を高速化できないという欠点があった。
　本発明の目的は、ベクトルストア指令に対するタグ登録無効化処理中に処理を中断させることなく後続のスカラロード命令を続行させ、タグ登録無効化処理中に主記憶装置から新たにブロックロードしてきたデータに対して後続のスカラロード命令、およびタグ登録無効化要求が不必要な動作をしないように制御することにより上記欠点を除去し、スカラロード命令を高速で実行できるように構成したことを特徴とするスカラ演算処理装置を提供することにある。
（問題点を解決するための手段）
　本発明によるスカラ演算処理装置は、データ送受信バスによって接続された主記憶装置と、主記憶装置に対して少なくとも一つのデータ送受信バスによって接続され、主記憶装置のベクトル要素データをアクセスすることができるように構成した少なくとも一つのベクトル演算処理装置と、プログラム命令に従ってベクトルデータまたはスカラデータのロード／ストア動作指令を送出することができるように構成した指令回路とともに情報処理システムを構成するものであり、バッフアメモリ回路と、タグ記憶回路と、タグ制御回路と、タグ登録無効化指示回路と、ベクトルストアアドレス領域レジスタと、領域検出回路と、アドレス保持手段を備えたバッファ制御回路とを具備して構成したものである。」（公報２頁左下欄９行〜３頁左上欄６行）
　
Ｃ．「（実施例）
　次に、本発明について図面を参照して詳細に説明する。
　最初に、第１図を参照して本発明によるスカラ演算処理装置を含む基本的構成実施例について全般的な動作を説明する。第１図において、１は指令回路、２〜４はそれぞれベクトル演算処理装置、５は主記憶装置、６はバッファ制御回路、７はベクトルストアアドレス領域レジスタ、８はタグ記憶回路、９はタグ制御回路、１０はバッファメモリ回路、１１はタグ登録無効化指示回路、１２は領域検出回路、１３はスカラ演算回路、１４はスカラ演算処理装置である。
　第１図において、指令回路１からベクトルデータストア指令が信号線１０１を介してベクトル演算処理装置２〜４、およびタグ登録無効化回路１１に転送される。ベクトル演算処理装置２〜４は信号線１０２〜１０４を介して主記憶装置５に対してベクトルストア動作を実行する。第１図では３台のベクトル演算処理装置を示しているが、本発明には直接関係しない。ベクトルストアアドレス領域レジスタ回路７では信号線１１５を介してタグ登録無効化回路１１から送出されてくるベクトルストアの開始アドレス（Ｂ）、ベクトル要素間の距離（Ｄ）、ならびにベクトルストアの要素数（Ｅ）からベクトルストア開始アドレス（Ｂ）と終了アドレス〔＝（Ｂ）±（Ｄ）×（Ｅ）〕とを定義し、これらのアドレスを主記憶装置５上に領域アドレスとして保持する。
　タグ登録無効化回路１１では信号線１０１を介して送出されてくるベクトルストア情報をもとにしてベクトルストアアドレス（Ｂ），（Ｂ＋Ｄ），（Ｂ＋２Ｄ），・・・（Ｂ＋Ｅ×Ｄ）を作成し、信号線１１７を介してバッフア制御回路６に図示していないが、バッフア無効化リクエストとともに送出する。上記無効化リクエストに応答してバッフア制御回路６から信号線１０９を介してタグ記憶回路８およびバックアメモリ１０の読出しアドレスが送出され、タグ記憶回路８から信号線１０８上に読出されたタグアドレス情報（ブロックアドレス情報）とバッファ制御回路６から信号線１０９を介して送出されてくるベクトルストアアドレスのブロックアドレス部がタグ制御回路９で比較される。比較の結果、一致はベクトルストアアドレスがタグ記憶回路８に登録されていることを示すので、ベクトルストア動作を実行した後で主記憶装置６の内容に対してベクトルストア動作の行われないバッフアメモリ回路１０の内容を保証する必要がある。バッフアメモリ回路１０に保持されているデータの主記憶装置５に対するブロックアドレスは、タグ記憶回路８のブロックアドレスに登録されているが、これを無効化するように、無効化すべきタグアドレスと無効化指示とが信号線１１４を介して転送される。
　このようなベクトルストア指令に対するタグ登録無効化処理を実行している期間に、後続するスカラデータロード指令が指令回路１から信号線１０６を介してバッファ制御回路６に送出され、バッフア制御回路６が受取るとスカラロードアドレス情報が信号線１１６を介して領域検出回路１２に送出され、信号線１１９を介してタグ記憶回路８、タグ制御回路９、ならびにバッフアメモリ回路１０にそれぞれスカラロード指令信号とともに送出される。スカラロード指令を受取ると、領域検出回路１２ではスカラロード指令とともに送出されてくるスカラロードアドレスを信号線１０５上のベクトルストアアドレス領域レジスタ７の出力と比較し、スカラロードアドレスがベクトルストアアドレス領域内に入っているか否かを比較する。スカラロードアドレスが領域内に入っていると、領域内検出信号が信号線１０７を介してバッフア制御回路６、およびタグ制御回路９に送出される。
バッフア制御回路６では対応するスカラロード指令をバッフアミスヒツトとして取扱い、直接、信号線１１８を介して主記憶装置５にブロックロード要求を送出する。このブロックロード要求に対する主記憶装置５からのリプライデータは信号線１１１を介してキャッシュメモリ回路１０に登録され、要求データがスカラ演算回路に戻される。
　領域内検出信号が送出されなければ、まずスカラロードアドレスがタグ記憶回路８に登録されているか否かを調べ、登録されていればバッフアメモリ回路１０から読出されたスカラデータが信号線１１３を介してスカラ演算回路１３に送出される。
タグ記憶回路８にスカラロードアドレスが登録されていなければ信号線１１１を介して主記憶装置５からスカラロードアドレスデータを含むブロックデータがバッファメモリ回路１０に登録され、タグ記憶回路８にはスカラロードアドレスを含むブロックアドレスがタグ制御回路９の指示により登録され、要求データがスカラ演算回路１５に戻される。」（公報３頁右下欄１行〜４頁右下欄１３行）
　
（あ）上記Ｃの「第１図において、・・・・２〜４はそれぞれベクトル演算処理装置」および第１図から、第１図のベクトル演算処理２，３，４を囲む破線部分は複数のベクトル演算処理装置からなるベクトル演算処理部とみることができる。
（い）上記Ｂには、「プログラム命令に従ってベクトルデータまたはスカラデータのロード／ストア動作指令を送出することができるように構成した指令回路」と記載されている。そして、指令回路からの動作指令は、ベクトル演算処理部に対しては、信号線１０１を介して送出され、スカラ演算処理装置に対しては信号線１０６を介して送出されているから、ベクトルデータに対するロード／ストア動作指令はベクトル演算処理部に送出され、スカラデータに対するロード／ストア動作指令はスカラ演算処理装置に送出されているものである。
（う）上記Ａおよび第１図によれば、複数のベクトル演算処理装置は主記憶装置に対するインターフェースを有し、複数のベクトル要素にアクセスするものであるから、主記憶装置にはベクトルデータが記憶されており、一方、ベクトル演算処理装置は主記憶装置に結合されているものである。また、主記憶装置はスカラ演算処理装置とも結合され、スカラ演算処理装置は主記憶装置に記憶されているデータの演算処理を行っているから、主記憶装置にはスカラデータが記憶されているものである。
　
　以上より、引用文献には次の発明が記載されている。
　
　ベクトル演算を実行することができるベクトル演算処理部；
　スカラ演算を実行することができるスカラ演算処理装置；
　プログラム命令に従って、ベクトルデータに対するロード／ストア動作指令をベクトル演算処理部に送出し、スカラデータに対するロード／ストア動作指令をスカラ演算処理装置に送出することができるように構成した指令回路；
およびベクトルデータとスカラデータを記憶し、信号線１０２，１０３，１０４によってベクトルデータをロード／ストアできるようにベクトル演算処理部と結合され、信号線１１１によってスカラデータをロード／ストアできるようにスカラ演算記憶装置に結合されている主記憶装置；
によって構成されており、
　前記ベクトル演算処理部は、
　ベクトル演算を実行するための複数のベクトル演算処理装置
を備える情報処理システム
　
４．対比
　本願発明と引用発明とを対比すると、
　引用発明の「ベクトル演算処理部」「スカラ演算処理装置」は、それぞれ、ベクトル命令、スカラ命令に基づく指令によってベクトル演算、スカラ演算を実行するものであるから、本願発明の「ベクトル命令を実行することができるベクトル・エンジン」「 スカラー命令を実行することができるスカラー・エンジン」に相当する。
　引用発明の「プログラム命令に従って、ベクトルデータに対する演算処理指令をベクトル演算処理部に送出し、スカラデータに対する演算処理指令をスカラ演算処理装置に送出することができるように構成した指令回路」と本願発明の「ベクトル・エンジン内のベクトル命令とスカラー・エンジン内のスカラー命令の両方の実行を制御し、かつ、ベクトル・エンジンに結合されてベクトル制御情報を通信し、スカラー・エンジンに結合されてスカラー制御情報を通信するシーケンサ」とは、命令実行を制御するための制御手段である点で対応している。
　本願発明では「ベクトル・オペランドとスカラー・オペランドを記憶し」とされているが、前記記載は、ベクトル命令およびスカラ命令のオペランドで指定されるメモリアドレスにデータを記憶していることを意味すると解されるから、引用発明の「ベクトルデータとスカラデータを記憶し」と実質的に同等のものである。また、引用発明では主記憶装置に格納されたベクトルデータおよびスカラデータをベクトル演算処理部とスカラ演算処理装置との間でロード／ストアしているから、この動作は本願発明のベクトル／オペランドとスカラ・オペランドを通信することと同等であり、引用発明の主記憶装置はベクトル演算処理部とスカラ演算処理装置のためのデータを格納しているから、共有メモリと言って良いものである。従って、引用発明の「ベクトルデータとスカラデータを記憶し、信号線１０２，１０３，１０４によってベクトルデータをロード／ストアできるようにベクトル演算処理部と結合され、信号線１１１によってスカラデータをロード／ストアできるようにスカラ演算記憶装置に結合されている主記憶装置」は、本願発明の「ベクトル・オペランドとスカラー・オペランドを記憶し、かつ、ベクトル・オペランドを通信するためにベクトル・エンジンに結合され、スカラー・オペランドを通信するためにスカラー・エンジンに結合されている共有メモリ回路」に相当する。
　また、引用発明の「ベクトル演算処理装置」は、本願発明の「処理要素」に相当し、引用発明の「情報処理システム」と本願発明の「集積回路」とは、処理装置である点で対応している。
　
　本願発明と引用発明とは次の点で一致する。
　
（一致点）
　ベクトル命令を実行することができるベクトル・エンジン；
　スカラー命令を実行することができるスカラー・エンジン；
　命令実行を制御する制御指令手段；
　およびベクトル・オペランドとスカラー・オペランドを記憶し、かつ、ベクトル・オペランドを通信するためにベクトル・エンジンに結合され、スカラー・オペランドを通信するためにスカラー・エンジンに結合されている共有メモリ回路；
　によって構成されており、
　前記ベクトル・エンジンは、
　ベクトル命令を実行するための複数の処理要素
を備える処理装置
　
　一方、本願発明と引用発明とは次の点で相違する。
　
（相違点１）
　命令実行を制御する制御指令手段が、本願発明では「ベクトル・エンジン内のベクトル命令とスカラー・エンジン内のスカラー命令の両方の実行を制御し、かつ、ベクトル・エンジンに結合されてベクトル制御情報を通信し、スカラー・エンジンに結合されてスカラー制御情報を通信するシーケンサ」であるのに対し、引用発明では「プログラム命令に従って、ベクトルデータに対する演算処理指令をベクトル演算処理部に送出し、スカラデータに対する演算処理指令をスカラ演算処理装置に送出することができるように構成した指令回路」である点
　
（相違点２）
　ベクトル命令を実行するための処理要素が、本願発明では、ベクトル命令の実行の際に選択的に使用される複数のデータ値を記憶するための複数のベクトル・レジスタと、算術演算と論理演算を実行し、複数のそれぞれのベクトル・レジスタおよび共有メモリ回路に結合されている算術論理ユニットを備えるものであるのに対し、引用発明では、処理要素がどのように構成されているか不明である点　
　
（相違点３）
　本願発明は、各構成要素を備える集積回路であるのに対し、引用発明は各構成要素を備える情報処理システムである点
　
５．相違点についての検討
　（相違点１について）
　演算処理部をプログラム命令で制御する方式として、萩原宏著「マイクロプログラミング」、昭和５２年４月１９日発行、産業図書株式会社発行、１頁から３頁（以下、「周知文献」という。）には、
「プログラム記憶方式（stored　program）の計算機は図１．１に示すように五つの機能部分から構成されており、演算、制御部をまとめて中央処理装置（ＣＰＵ）ということがある。
　制御部は図１．２に示すような構成になっており、記憶装置に格納されているプログラムの命令は命令カウンタの指定する番地から順次読み出され、命令レジスタに移される。命令の操作部はデコーダにより解読され、制御回路でその命令を実行するために必要な制御信号が逐次発生される。これによって計算機各部の制御を行い、プログラムの指定する処理を行う。
　たとえば、演算装置が図１．３のような構成であるとし、いま、命令レジスタに入っている命令が加算命令（この命令のアドレス部で指定される記憶装置の番地の内容とレジスタＡの内容の和をレジスタＢに入れる）であるとしよう。」
と記載されている。
　引用発明の指令回路は、上記したような一般的なプログラム記憶方式の計算機の制御部が、プログラム命令としてロード／ストア命令をデコードし、ベクトル演算処理部に対するロード／ストア動作指令又はスカラ演算処理装置に対するロード／ストア動作指令を発した形態を表しているが、上記した一般的なプログラム記憶方式の計算機の制御部は、全ての命令を解読し、計算機各部へ制御信号を発するものである。従って、引例の指令回路の部分がロード／ストア命令だけでなく、全ての命令セットをデコードし、所望の制御信号を発することは明らかであり、また、前記制御部をシーケンサと呼ぶこともあることから、引用発明の指令回路に接した当業者が、本願発明のように「ベクトル・エンジン内のベクトル命令とスカラー・エンジン内のスカラー命令の両方の実行を制御し、かつ、ベクトル・エンジンに結合されてベクトル制御情報を通信し、スカラー・エンジンに結合されてスカラー制御情報を通信するシーケンサ」によって命令実行を制御する制御指令手段を構成することは容易に為し得ることである。
　従って、相違点１を格別のものということはできない。
　
（相違点２について）
　原査定の拒絶の理由で引用された特開昭６３−１００５６０号公報では、第２図とそれに関する説明によれば、ベクトル処理装置１２として、複数のベクトルレジスタ１２−４−１・・・・１２−４−８と演算器１２−６とローカルメモリ１０とが示され、ベクトルレジスタから読み出されたデータが演算器によって処理される構成が記載されている。また、本願の優先日前に公開された特開平２−１３２５７５号公報では、第８図、第９図およびそれに関する説明によれば、ベクトルレジスタ１２−１・・・１２−４とベクトル演算器１４−１・・・１４−３と局所メモリ２３が示され、ベクトルレジスタのデータがベクトル演算器によて処理される構成が示されている。
　また、演算器が算術演算と論理演算を実行することや記憶装置とレジスタに結合されていること（必要ならば、前記周知文献の図１．３および３頁の記載を参照）は周知のことである。従って、ベクトル・エンジンの複数の処理要素が、ベクトル命令の実行の際に選択的に使用される複数のデータ値を記憶するための複数のベクトル・レジスタと、算術演算と論理演算を実行し、複数のそれぞれのベクトル・レジスタおよび共有メモリ回路に結合されている算術論理ユニットを備えることは通常の形態であり、相違点２を格別のものということはできない。
　
（相違点３について）
　集積回路の集積度が高まるにつれて、信号や情報の処理を行う複数の構成要素は単一の半導体回路上に集積されるようになってきている。例えば、特開平４−２６６１５１号公報のものは、単一の信号処理用集積回路が複数の演算ブロック、係数メモリ、プログラムメモリ、データ入出力部を含む周辺ブロックで構成されている。このように、所望の機能を実行するための各構成要素を単一の集積回路上で実現することは普通に行われることであるから、相違点３を格別のものということはできない。
　
　そして、本願発明の構成によってもたらされる効果も、引用発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。 
 　 
６．むすび 
　したがって、本願発明は、引用文献に記載された発明および周知事項に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。 
　よって、結論のとおり審決する。