(57)【特許請求の範囲】
【請求項１】
定常動作時において電圧値がＶＡである低電圧電源Ａと、
前記低電圧電源Ａを電圧源として動作する帰還制御部と、
定常動作時において前記低電圧電源Ａより高い電圧値ＶＢで、且つ動作開始時に前記低電圧電源Ａの電圧値ＶＡに到達する時間より前記電圧値ＶＢに到達する時間の方が長い高電圧電源Ｂと、
前記高電圧電源Ｂを電圧源として負荷に信号電流を供給する出力部で構成され、
前記低電圧電源Ａ側にアノードを接続し前記高電圧電源Ｂ側にカソードを接続するダイオードにより動作開始時に前記出力部が低電圧電源Ａの電圧ＶＡで動作し、出力電流を負荷に供給することを特徴とする電流帰還型回路。
【請求項２】
定常動作時において電圧値が正の電圧ＶＡである低電圧電源Ａと、
定常動作時において電圧値が負の電圧ＶＣである低電圧電源Ｃと、
前記低電圧電源Ａと前記低電圧電源Ｃとを電圧源として動作する帰還制御部と、
定常動作時において前記低電圧電源Ａより高い電圧値ＶＢで、且つ動作開始時に前記低電圧電源Ａの電圧値ＶＡに到達する時間より前記電圧値ＶＢに到達する時間の方が長い高電圧電源Ｂと、
定常動作時において絶対値が前記低電圧電源Ｃの電圧値ＶＣより高い負の電圧値ＶＤで、且つ動作開始時に前記低電圧電源Ｃの電圧値ＶＣに到達する時間より前記電圧値ＶＤに到達する時間の方が長い高電圧電源Ｄと、
前記高電圧電源Ｂと前記高電圧電源Ｄとを電圧源として負荷に信号電流を供給する出力部で構成され、
前記低電圧電源Ａ側にアノードを接続し前記高電圧電源Ｂ側にカソードを接続するダイオードＡと、
前記低電圧電源Ｃ側にカソードを接続し前記高電圧電源Ｄ側にアノードを接続するダイオードＢと、
により動作開始時に前記出力部が低電圧電源Ａの電圧ＶＡと低電圧電源Ｃの電圧ＶＣで動作し、出力電流を負荷に供給することを特徴とする電流帰還型回路。
【請求項３】
前記ダイオードに直列に抵抗器をさらに接続したことを特徴とする請求項１記載の電流帰還型回路。
【請求項４】
前記ダイオードＡに直列に抵抗器Ｆをさらに接続し、前記ダイオードＢに直列に抵抗器Ｇをさらに接続したことを特徴とする請求項２記載の電流帰還型回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は陰極線管を用いた映像表示装置の電流帰還型回路に関するものである。
【０００２】
【従来の技術】
従来、陰極線管を用いた映像表示装置では、高電圧電源で動作する出力部と低電圧電源で動作する帰還制御部で構成される電流帰還型回路において、動作開始時に半導体素子や負荷に過剰電流が流れてしまい、この過剰電流が半導体素子の定格電流以上のために半導体素子が破壊する、あるいは、抵抗素子の消費電力定格を越えてしまうために抵抗素子が燃焼してしまうなどの回路破壊が生じるという課題を有していた。この回路破壊をなくすために、従来の方法として、低電圧の電源を先に立ち上げ、遅れて高電圧の電源を立ち上げるという手法が提案されていた。
【０００３】
図９に従来の高電圧電源で動作する出力部と低電圧電源で動作する帰還制御部で構成される電流帰還型回路の一例を示す。図９において符号１は入力信号、５は演算増幅器、６はドライブ回路、９はｎｐｎトランジスタ、１０はｐｎｐトランジスタで９と１０はプッシュプル回路を構成している。１１は出力部の負荷で、例としては垂直偏向ヨークやコンバーゼンスヨーク等がある。４は抵抗素子で負荷に流れる電流を電圧情報に変換する役目を持つ。１２と１３は電源である。
【０００４】
次に、この回路の動作を説明する。入力信号１は、抵抗素子２を通じて演算増幅器５の正側入力端子に接続される。演算増幅器５は、電源１２より電圧ＶＡを供給されている。演算増幅器の出力は、ドライブ回路６で増幅され、抵抗素子７及び８を介してプッシュプル回路を構成しているトランジスタ９及び１０のベースに伝達される。トランジスタ９のコレクタはＶＢ＞ＶＡなる電圧の電源１３から電圧を供給されている。トランジスタ９及び１０のエミッタは負荷に接続され、電源１３からトランジスタ９を介して電流を供給される。この負荷１１に流れる電流は、抵抗素子４により電圧情報に変換され抵抗素子３を介して演算増幅器の負側入力端子に接続される。この演算増幅器５で、入力信号と、負荷電流を電圧情報に変換したものとの比較を行ない、負荷１１に入力信号と相似波形の電流を流すよう出力端子から制御電圧が出力される。
【０００５】
図９に示す電流帰還型回路において、動作開始時に電源１３が立ち上がっているにも関わらず、電源１２が立ち上がっていない過渡状態を考える。この時は負荷に電流が供給されるにも関わらず、制御部が動作しないため、負荷に過剰電流が流れる可能性がある。この過剰電流が、半導体素子の電流定格値以上であるため半導体素子が破壊する、あるいは、抵抗素子の消費電力定格値を越えてしまうため抵抗が燃焼してしまうなどの回路破壊が生じることがあった。そこで、動作開始時に電源を立ちあげる順序を決め、図１０に示すようにまず低電圧電源１２を立ち上げて帰還制御部を動作させ、遅延時間ｔｄの後に高電圧電源１３を立ちあげ、出力部を動作させる手法が提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、低電圧電源が立ち上がった後、ｔｄの時間は、制御部が動作しているにも関わらず、高電圧電源が立ち上がっていないため負荷に電流が供給されず、演算増幅器は負荷に電流が流れるように電圧を出力する。このため高電圧電源１３が立ち上がった瞬間に、半導体素子や負荷に過剰電流が流れてしまい、この過剰電流が半導体素子の定格電流以上のために半導体素子が破壊する、あるいは、抵抗素子の消費電力定格を越えてしまうために抵抗素子が燃焼してしまうなどの回路破壊が生じるという課題を有していた。
【０００７】
【課題を解決するための手段】
上記従来の課題を解決するため、本発明では、陰極線間を用いた映像表示装置で、低電圧電源で動作する帰還制御部と、定常動作時において高電圧電源で動作する出力部で構成され、動作開始時に前記出力部が低電圧電源で動作することを特徴とする。
【０００８】
【発明の実施の形態】
本発明における第１の発明は、定常動作時において電圧値がＶＡである低電圧電源Ａと、前記低電圧電源Ａを電圧源として動作する帰還制御部と、定常動作時において前記低電圧電源Ａより高い電圧値ＶＢで、且つ動作開始時に前記低電圧電源Ａの電圧値ＶＡに到達する時間より前記電圧値ＶＢに到達する時間の方が長い高電圧電源Ｂと、前記高電圧電源Ｂを電圧源として負荷に信号電流を供給する出力部で構成され、前記低電圧電源Ａ側にアノードを接続し前記高電圧電源Ｂ側にカソードを接続するダイオードにより動作開始時に前記出力部が低電圧電源Ａの電圧ＶＡで動作し、出力電流を負荷に供給することを特徴とする電流帰還型回路としたものであり、これにより、動作開始時に回路破壊が生じないという作用を有する。
【０００９】
さらに、第２の発明は、定常動作時において電圧値が正の電圧ＶＡである低電圧電源Ａと、定常動作時において電圧値が負の電圧ＶＣである低電圧電源Ｃと、前記低電圧電源Ａと前記低電圧電源Ｃとを電圧源として動作する帰還制御部と、定常動作時において前記低電圧電源Ａより高い電圧値ＶＢで、且つ動作開始時に前記低電圧電源Ａの電圧値ＶＡに到達する時間より前記電圧値ＶＢに到達する時間の方が長い高電圧電源Ｂと、定常動作時において絶対値が前記低電圧電源Ｃの電圧値ＶＣより高い負の電圧値ＶＤで、且つ動作開始時に前記低電圧電源Ｃの電圧値ＶＣに到達する時間より前記電圧値ＶＤに到達する時間の方が長い高電圧電源Ｄと、前記高電圧電源Ｂと前記高電圧電源Ｄとを電圧源として負荷に信号電流を供給する出力部で構成され、前記低電圧電源Ａ側にアノードを接続し前記高電圧電源Ｂ側にカソードを接続するダイオードＡと、前記低電圧電源Ｃ側にカソードを接続し前記高電圧電源Ｄ側にアノードを接続するダイオードＢと、により動作開始時に前記出力部が低電圧電源Ａの電圧ＶＡと低電圧電源Ｃの電圧ＶＣで動作し、出力電流を負荷に供給することを特徴とする電流帰還型回路としたものであり、これにより、 動作開始時に回路破壊が生じないという作用を有する。
【００１０】
さらに、第３の発明は、  前記ダイオードに直列に抵抗器をさらに接続したことを特徴とする請求項１記載の電流帰還型回路としたものであり、これにより、 動作開始時に回路破壊が生じず、さらに低電源立ち上がり時のラッシュ電流を第１の発明に比べて減らすことができるという作用を有する。
【００１１】
さらに、第４の発明は、前記ダイオードＡに直列に抵抗器Ｆをさらに接続し、前記ダイオードＢに直列に抵抗器Ｇをさらに接続したことを特徴とする請求項２記載の電流帰還型回路としたものであり、これにより、 動作開始時に回路破壊が生じず、さらに正負の低電源立ち上がり時のラッシュ電流を第２の発明に比べて減らすことができるという作用を有する。
【００１６】
以下、本発明の実施例を図面を参照しながら説明する。
（実施の形態１）
以下、本発明の実施の形態１における電流帰還型回路について図１及び図２を用いて説明する。図１は本発明の実施の形態１における電流帰還型回路のブロック構成図、図２は本発明の実施の形態１における電源立ち上がりのタイミング説明図を示す。なお、図１において図９に対応する部分は説明を省略する。
【００１７】
図１において符号１４はダイオードでアノードを電源１２に接続し、カソードを電源１３に接続している。このダイオード１４の動作を図２を用いながら説明する。動作開始時に、まず低電圧電源１２が立ち上がり、帰還制御部が動作を始める。電源１２が立ち上がってからｔｄの時間は高電圧電源１３は立ち上がっていない。この間ダイオード１４を通じてトランジスタ８のエミッタに電圧ＶＡを供給する。このことにより、出力部も電源電圧ＶＡで動作を始める。つまり、前記電源１２が立ち上がった時は、出力部の電源電圧は低電圧電源１２なので、出力部に過剰電流は流れず、半導体素子の破壊や抵抗素子の燃焼などの回路破壊は生じない。さらに、高電圧電源１３が立ち上がるまでは、出力部が低電圧電源１２で動作しているため、帰還制御部を安定させることができ、高電圧電源１３が立ち上がった瞬間に過剰電流が流れない。
【００１８】
（実施の形態２）
以下、本発明の実施の形態２における電流帰還型回路について図３及び図４を用いて説明する。図３は本発明の実施の形態２における電流帰還型回路のブロック構成図、図４は本発明の実施の形態２における電源立ち上がりのタイミング説明図を示す。なお、図３において図１に対応する部分は説明を省略する。
【００１９】
図３において符号１７はダイオードでカソードを電源１５に接続し、アノードを電源１６に接続している。このダイオード１７の動作を図４を用いながら説明する。動作開始時には、まず低電圧電源１２及び１５が立ち上がり、帰還制御部が動作を始める。電源１２及１５びが立ち上がってからｔｄの時間は高電圧電源１３及び１６は立ち上がっていない。この間ダイオード１４及び１７を通じてトランジスタ９のエミッタに電圧ＶＡを、トランジスタ１０のエミッタに電圧ＶＣを供給する。このことにより、出力部も電源電圧ＶＡ及びＶＣで動作を始める。出力部は低電圧電源１２及び１５で動作しているので、出力部に過剰電流は流れず、半導体素子の破壊や抵抗素子の燃焼などの回路破壊は生じない。さらに、高電圧電源１３及び１６が立ち上がるまでは、出力部が低電圧電源１２及び１５で動作しているため、帰還制御部を安定させることができ、高電圧電源１３及び１６が立ち上がった瞬間に過剰電流が流れない。
【００２０】
（実施の形態３）
以下、本発明の実施の形態３における電流帰還型回路について図５及び図６を用いて説明する。図５は本発明の実施の形態３における電流帰還型回路のブロック構成図、図６は本発明の実施の形態３における電源立ち上がりのタイミング説明図を示す。なお、図５において図１に対応する部分は説明を省略する。
【００２１】
図５において符号１４はダイオードでアノードを電源１２に接続し、カソードを抵抗素子１８に接続している。また、抵抗素子１８は他方の端子を電源１３に接続している。このダイオード１４と抵抗素子１８の動作を図６を用いながら説明する。動作開始時には、まず低電圧電源１２が立ち上がり、帰還制御部が動作を始める。電源１２が立ち上がってからｔｄの時間は高電圧電源１３は立ち上がっていない。この間ダイオード１４と抵抗素子１８を通じてトランジスタ９のエミッタに電圧ＶＡを供給する。実施の形態１と比較して抵抗素子１８があるので、トランジスタ９のエミッタの電圧の立ち上がりは図６に示すように制御部の電源の立ち上がりに比べてゆるやかに立ち上がる。このことにより、出力部を急激に動作させないようにしているので、出力部に過剰電流は流れず、半導体素子の破壊や抵抗素子の燃焼などの回路破壊は生じない。さらに、高電圧電源１３が立ち上がるまでは、出力部が低電圧電源１２で動作しているため、帰還制御部を安定させることができ、高電圧電源１３が立ち上がった瞬間に過剰電流が流れない。また、実施の形態１では、帰還制御部と出力部が電源１２で同時に動作することになるため、電源１２が立ち上がる瞬間にラッシュ電流が多くなってしまうという問題を有していた。抵抗素子１８があることにより、出力部側への電流を制限しているため、電源の保護の効果がある。
【００２２】
（実施の形態４）
以下、本発明の実施の形態４における電流帰還型回路について図７及び図８を用いて説明する。図７は本発明の実施の形態４における電流帰還型回路のブロック構成図、図８は本発明の実施の形態４における電源立ち上がりのタイミング説明図を示す。なお、図７において図５に対応する部分は説明を省略する。
【００２３】
図７において符号１７はダイオードでカソードを電源１５に接続し、アノードを抵抗素子１９に接続している。また、抵抗素子１９は他方の端子を電源１６に接続している。このダイオード１７と抵抗素子１９の動作を図８を用いながら説明する。動作開始時に、まず低電圧電源１２及び１５が立ち上がり、帰還制御部が動作を始める。電源１２及び１５が立ち上がってからｔｄの時間は高電圧電源１３及び１６は立ち上がっていない。この間ダイオード１７と抵抗素子１９を通じてトランジスタ１０のエミッタに電圧ＶＢを供給する。実施の形態２と比較して抵抗素子１８及び１９があるので、トランジスタ９のエミッタの電圧とトランジスタ１０のエミッタの電圧の立ち上がりは図８に示すように制御部の電源の立ち上がりに比べてゆるやかに立ち上がる。このことにより、出力部を急激に動作させないようにしているので、出力部に過剰電流は流れず、半導体素子の破壊や抵抗素子の燃焼などの回路破壊は生じない。さらに、高電圧電源１３及び１６が立ち上がるまでは、出力部が低電圧電源１２及び１５で動作しているため、帰還制御部を安定させることができ、高電圧電源１３及び１６が立ち上がった瞬間に過剰電流が流れない。また、実施の形態２では、帰還制御部と出力部が電源１２及び１５で同時に動作することになるため、電源１２及び１５が立ち上がる瞬間にラッシュ電流が多くなってしまうという問題を有していた。抵抗素子１８及び１９があることにより、出力部側への電流を制限しているため、電源の保護の効果がある。
【００２４】
【発明の効果】
以上のように、本発明では、低電圧電源で動作する帰還制御部と、定常動作時において高電圧電源で動作する出力部で構成され、動作開始時に、前記高電圧電源が前記低電圧電源より遅れて立ち上がる特性を持つ電流帰還型回路において、動作開始時に半導体素子の破壊や抵抗素子の燃焼などの回路破壊が生じないようにすることができる。
【図面の簡単な説明】
【図 1】本発明の実施の形態１における電流帰還型回路のブロック構成図
【図 2】本発明の実施の形態１における電流帰還型回路の電源立ち上がりのタイミング説明図
【図 3】本発明の実施の形態２における電流帰還型回路のブロック構成図
【図 4】本発明の実施の形態２における電流帰還型回路の電源立ち上がりのタイミング説明図
【図 5】本発明の実施の形態３における電流帰還型回路のブロック構成図
【図 6】本発明の実施の形態３における電流帰還型回路の電源立ち上がりのタイミング説明図
【図 7】本発明の実施の形態４における電流帰還型回路のブロック構成図
【図 8】本発明の実施の形態４における電流帰還型回路の電源立ち上がりのタイミング説明図
【図 9】従来の電流帰還型回路のブロック構成図
【図 10】従来の電流帰還型回路の電源立ち上がりのタイミング説明図
【符号の説明】
１  入力信号
２、３、４、７、８、１８、１９  抵抗素子
５  演算増幅器
６  ドライブ回路
９、１０  トランジスタ
１１  負荷
１２、１３、１５、１６  電源
１４，１７  ダイオード
【図１】
0003543608.tif 000002
【図２】
0003543608.tif 000003
【図３】
0003543608.tif 000004
【図４】
0003543608.tif 000005
【図５】
0003543608.tif 000006
【図６】
0003543608.tif 000007
【図７】
0003543608.tif 000008
【図８】
0003543608.tif 000009
【図９】
0003543608.tif 000010
【図１０】
0003543608.tif 000011