(57)【特許請求の範囲】
【請求項１】
各画素領域毎に、
互いに離間する複数のカソード電極と、
前記複数のカソード電極間に介在し、最上部が前記カソード電極の最上部より高く、且つ前記複数のカソード電極の仕事関数より高い仕事関数の導電性分離壁と、
を有し、
前記複数のカソード電極上にキャリア輸送層が設けられていることを特徴とする電界発光素子。
【請求項２】
導電性材料でなる下地電極を形成する工程と、
前記下地電極上に前記下地電極の露呈部を互いに離間させる導電性分離壁を形成する工程と、
各画素領域における前記導電性分離壁上と前記下地電極の露呈部の上で分離した不連続なキャリア注入電極材料膜を形成する工程と、
前記キャリア注入電極材料膜上に有機キャリア輸送層を形成する工程と、
を備えることを特徴とする電界発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電界発光素子及びその製造方法に関し、さらに詳しくは、発光層に有機エレクトロルミネッセンス（以下、エレクトロルミネッセンスをＥＬと称する）材料を用いた電界発光素子に関する。
【０００２】
【従来の技術】
従来、電界発光素子としては有機ＥＬ材料を用いて電界発光を行うものが知られている。図１２に示すように、この表示装置１は、ガラスや合成樹脂などでなる透明基板２の上に例えばＩＴＯ（indium tin oxide）でなるアノード電極３が形成され、アノード電極３の上に有機ＥＬ層４が形成され、この有機ＥＬ層４を挟んでアノード電極３と対向するカソード電極５が形成されてなる。カソード電極５は、有機ＥＬ層４に対して電子注入機能を有する、例えばＭｇＩｎやＡｌＬｉなどの低仕事関数の導電性材料を蒸着することにより形成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような表示装置１では、カソード電極５が低仕事関数の材料でなるため酸化され易く、また、カソード電極５に発生したピンホールから酸化されるとその箇所を核としてダークスポット（非点灯部分）が発生、成長するため、表示の視認性が著しく劣化するという問題点がある。また、カソード電極５は金属材料からなり、これに接合する有機ＥＬ層４は有機材料であり、互いに平滑な面で接触した構造である。このため、カソード電極５が有機ＥＬ層４から剥離し易くなり、剥離に伴い有機ＥＬ層４への電子注入効率が低下するという問題点があった。
【０００４】
この発明が解決しようとする課題は、キャリア注入電極が酸化されるのを抑制すると共に、キャリア注入電極とキャリア輸送層とが確実な接合を保持できる、表示性能の高い、電界発光素子及びその製造方法を得るにはどのような手段を講じればよいかという点にある。
【０００５】
【課題を解決するための手段】
請求項１記載の発明は、各画素領域毎に、互いに離間する複数のカソード電極と、前記複数のカソード電極間に介在し、最上部が前記カソード電極の最上部より高く、且つ前記複数のカソード電極の仕事関数より高い仕事関数の導電性分離壁と、を有し、前記複数のカソード電極上にキャリア輸送層が設けられていることを特徴としている。
請求項１記載の発明では、カソード電極と導電性分離壁との間の段差、及びこの段差により生じるカソード電極並びに導電性分離壁とキャリア輸送層との間の接合面積の増大のため、単位平面積当たりの接合力が増加するため、キャリア輸送層とカソード電極との界面での剥離を抑制することができる。そして、カソード電極の酸化とともにダークスポットが成長しても、仕事関数の高い導電性分離壁が遮断するので、ダークスポットが隣接する電極まで広がることがない。請求項２記載の発明は、電界発光素子の製造方法において、導電性材料でなる下地電極を形成する工程と、前記下地電極上に前記下地電極の露呈部を互いに離間させる導電性分離壁を形成する工程と、各画素領域における前記導電性分離壁上と前記下地電極の露呈部の上で分離した不連続なキャリア注入電極材料膜を形成する工程と、前記キャリア注入電極材料膜上に有機キャリア輸送層を形成する工程と、を備えることを特徴としている。分離壁が下地電極の露呈部を互いに離間して画素領域内でキャリア注入電極材料膜を不連続にするので、キャリア注入電極材料膜が酸化した場合、酸化の拡散を不連続部で止めることができ、また、分離壁により生じる段差のため、接合性を増大することができる。
【０００６】
【発明の実施の形態】
以下、この発明に係る電界発光素子及びその製造方法の詳細を図面に示す実施形態に基づいて説明する。
【０００７】
（実施形態１）
図１は実施形態１を示す電界発光素子の４画素分の要部平面図、図２は図１のＡ−Ａ断面図、図３〜図７は本実施形態１の電界発光素子の製造方法を示す工程断面図である。
【０００８】
図１及び図２に示すように、本実施形態１の電界発光素子１１は、透明基板としてのガラス基板１２の上に、所定方向に向けて複数のカソード配線１３が所定間隔を隔てて互いに平行をなすように形成されている。このカソード配線１３は、例えばアルミニウム（Ａｌ）で形成されている。また、カソード配線１３の上には、所定間隔を隔てて間欠的に配置されるそれぞれの画素領域面に対して格子状をなして所定高さに立ち上がるように形成されたカソード分離壁１４Ａが形成されている。このカソード分離壁１４Ａは、ＩＴＯ又はＡｌで形成されている。さらに、カソード分離壁１４Ａで囲まれた領域のカソード配線１３上には第１カソード電極１５Ａが、カソード分離壁１４Ａの上には第２カソード電極１５Ｂが形成されている。これら第１及び第１カソード電極１５Ａ、１５Ｂからなるカソード１５は、例えばＭｇＩｎでなる低仕事関数の導電性材料で形成されている。第１カソード電極１５Ａは、矩形状に形成され、それぞれがカソード分離壁１４Ａで分離されている。また、第２カソード電極１５Ｂは、カソード分離壁１４Ａと同様に格子状に形成されている。
【０００９】
上記した構造の上には、表示領域全体に亙って、順次、有機電子輸送層１６、有機正孔輸送層１７が積層されている。これら有機電子輸送層１６と有機正孔輸送層１７は、有機ＥＬ層１８を構成している。そして、有機正孔輸送層１７の上には、カソード配線１３と交差（直交）する方向に、ＩＴＯでなる複数のアノード電極１９が形成されている。なお、それぞれのアノード電極１９は、各カソード配線１３上に配置される画素領域の上を走るように互いに平行に形成されている。すなわち、カソード配線１３とアノード電極１９とが交差する部分が画素領域となっている。
【００１０】
本実施形態の電界発光素子１１においては、電子を有機電子輸送層１６に注入するカソード電極１５が第１カソード電極１５Ａと第２カソード電極１５Ｂとで段差をもつ凹凸構造であり、且つ有機電子輸送層１６と、第１カソード電極１５Ａ、第２カソード電極１５Ｂ及びカソード分離壁１４Ａとの接合面積が広いため、画素の単位平面積当たりの接合力が大きいので、第１及び第２カソード電極１５Ａ、１５Ｂと、有機電子輸送層１６とが剥離しにくい構造となっている。また、本実施形態の電界発光素子１１では、カソード分離壁１４ＡがＡｌ又はＩＴＯのように、その仕事関数が、第１及び第２カソード電極１５Ａ、１５Ｂのそれより高く酸化されにくく、また第１カソード電極１５Ａどうしがカソード分離壁１４Ａで隔離されているため、仮に１つの第１カソード電極１５Ａにダークスポットが発生したとしても、それが成長して隣接する第１カソード電極１５Ａや第２カソード電極１８へ及ぶことが防止できる。
【００１１】
電界発光素子１１においては、電子が第１及び第２カソード電極１５Ａ、１５Ｂからこれらに接触する有機電子輸送層１６に注入されるが、本実施形態では、そして、平面カソード電極に比して、第２カソード電極の側壁とカソード分離壁１４Ａの側壁の分、有機電子輸送層１６に電子を注入する面積が増大しているので電子注入効率が向上するという利点がある。特に、本実施形態では、カソード分離壁１４Ａが導電性材料であるＩＴＯ又はＡｌでなるため第２カソード電極１５Ｂへ電流を流すことができると共に、第２カソード電極１５Ｂが、有機電子輸送層１６と有機正孔輸送層１７との接合界面に近い位置にあるため、発光効率を向上させるという利点がある。
【００１２】
次に、本実施形態の電界発光素子１１の製造方法を説明する。先ず、図３に示すように、ガラス基板１２の上にＡｌ膜を堆積させこれをフォトリソグラフィー技術及びエッチング技術を用いてパターニングして互いに平行に並ぶ複数のカソード配線１３を形成する。その後、表示領域全体にＩＴＯでなる導電膜１４を成膜して、フォトリソグラフィー技術を用いて同図に示すようにレジスト２０をパターニングする。なお、このレジスト２０の形状は、画素領域に亙って格子状をなすようなパターンに形成する。次いで、このレジスト２０をマスクとして導電膜１４を下地のＡｌでなるカソード配線１３と選択比がとれる条件でドライエッチング（又はウェットエッチング）を行って、図４に示すようなカソード分離壁１４Ａを形成する。このカソード分離壁１４Ａは、レジスト２０の形状を反映して平面が格子状に形成される。なお、図４はドライエッチングの後にレジスト２０を剥離した状態を示している。
【００１３】
その後、図示しないマスクを用いてカソード分離壁１４Ａの上面及びこのカソード分離壁１４Ａで囲まれる凹部の底部にＭｇＩｎなどの低仕事関数の導電性材料を、蒸着又はスパッタリングにより堆積させる。この結果、図５に示すように、カソード分離壁１４Ａの上には第２カソード電極１５Ｂが形成され、カソード分離壁１４Ａで囲まれた部分には第１カソード電極１５Ａが形成される。
【００１４】
次に、図６に示すように、表示領域全体に、順次、有機電子輸送層１６、有機正孔輸送層１７を積層して有機ＥＬ層１８を形成する。なお、本実施形態においては、有機電子輸送層１６が発光層を兼ねるものであり、ビス（10-ヒドロキシベンゾ[h]キノリン）化ベリリウム（以下、Ｂｅｂｑ２という）でなり、有機正孔輸送層１７がN,N'-ジ（α-ナフチル）-N,N'-ジフェニル-1,1'-ビフェニル-4,4'-ジアミン（以下、α−ＮＰＤという）で形成される。以下に、Ｂｅｂｑ２とα−ＮＰＤの構造式を示す。
【化１】
0003543170.tif 000002
【化２】
0003543170.tif 000003
【００１５】
その後、図７に示すように、複数のアノード電極１９をカソード配線１３と交差する方向に沿って、互いに平行をなすように形成する。このアノード電極１９は、メタルマスクを用いてＩＴＯを蒸着させればよい。なお、アノード電極１９は、カソード分離壁１４Ａが形成された画素領域でカソード配線１３と交差するように位置設定されている。
【００１６】
このような製造方法により、カソード分離壁１４Ａのパターニング（レジストのパターン形成、エッチング及びレジスト剥離）を行う際に、有機ＥＬ層１８は形成されていないため、この有機ＥＬ層１８がレジスト、エッチャント、レジスト剥離液などに晒されることがない。このため、有機ＥＬ層１８がこれらの影響により劣化されることがない。また、第１カソード電極１５Ａ及び第２カソード電極１５Ｂは、形成後に有機電子輸送層１６で封止されて酸化されるのを抑制できるため、ダークスポットが発生するのを抑制することができる。
【００１７】
（実施形態２）
図８は、本発明に係る電界発光素子の実施形態２を示す工程断面図である。本実施形態２は、図８（ａ）に示すように、カソード配線１３となるＡｌ膜を厚めに成膜しておき、このＡｌ膜を上記した実施形態１と同様のレジスト２０を用いてエッチングを行い、カソード配線１３と一体にカソード分離壁１３Ａを形成する。その後、レジスト２０を剥離し、図８（ｂ）に示すように上記した実施形態１と同様の第１カソード電極１５Ａ、第２カソード電極１５Ｂを形成する。さらに、図８（ｃ）に示すように有機ＥＬ層１８、アノード電極１９を形成して電界発光素子１１の製造が完了する。なお、本実施形態２における作用は上記した実施形態１と同様である。特に、本実施形態においては、カソード分離壁１３Ａがカソード配線１３と同一の膜でなるため、加工工程が少なくできるという利点がある。
【００１８】
（実施形態３）
図９は、本発明に係る電界発光素子の実施形態３を示す断面図である。本実施形態３の電界発光素子１１おいては、カソード分離壁２１が上記した実施形態１におけるカソード分離壁１４Ａに代えて絶縁性材料で形成されている。本実施形態における他の構成は、上記した実施形態１と同様である。
【００１９】
（実施形態４）
図１０及び図１１は、本発明に係る電界発光素子にアクティブマトリクス駆動回路を適用した表示装置を示している。図１０は本実施形態４の表示装置の１画素部分を示す平面図であり、図１１は図１０のＢ−Ｂ断面図である。図中３１は電界発光素子を示している。この電界発光素子３１は、図１０及び図１１に示すように、ガラス基板３２の上に、ｎチャネルの選択トランジスタＱ１と、ｎチャネルの駆動トランジスタとしてのメモリトランジスタＱ２と、有機ＥＬ素子３３などが形成されて構成されている。
【００２０】
具体的な構成を説明すると、ガラス基板３２の上に例えばＡｌでなるゲートメタル膜がパターニングされて、所定方向に沿って平行且つ等間隔をなす複数のアドレス線３４と、このアドレス線３４に一体的な、選択トランジスタＱ１のゲート電極３４Ａと、メモリトランジスタＱ２のゲート電極３４Ｂと、が形成されている。なお、これらゲート電極３４Ａ、３４Ｂ及びアドレス線３４の表面には、陽極酸化膜３５を形成されている。また、これらアドレス線３４、ゲート電極３４Ａ、３４Ｂ及びガラス基板３２の上には、窒化シリコンでなるゲート絶縁膜３６が形成されている。さらに、ゲート電極３４Ａ、３４Ｂの上方のゲート絶縁膜３６、ゲート絶縁膜３６Ａの上には、アモルファスシリコン（ａ−Ｓｉ）でなる半導体層３７Ａ、３７Ｂがパターン形成されている。また、それぞれの半導体層３７Ａ、３７Ｂの中央には、チャネル幅方向に沿って形成されたブロッキング層３８Ａ、３８Ｂが形成されている。そして、半導体層３７Ａの上には、ブロッキング層３８Ａ上でソース側とドレイン側に分離されたオーミック層３９Ａ、３９Ａが、形成されている。他方、半導体層３７Ｂの上には、ブロッキング層３８Ｂ上でソース側とドレイン側に分離されたオーミック層３９Ｂ、３９Ｂが、形成されている。さらに、選択トランジスタＱ１においては、ドレイン側のオーミック層３９Ａに積層されて接続するデータ線４０Ａと、ソース側のオーミック層３９Ａに積層されて接続するソース電極４０Ｂと、が形成されている。このソース電極４０Ｂは、メモリトランジスタＱ２のゲート電極３４Ｂに対して、ゲート絶縁膜３６に開口したコンタクトホール４１を介して接続されている。メモリトランジスタＱ２においては、ソース側のオーミック層３０Ｂに積層されて接続するＧＮＤ線４２と、一端がドレイン側のオーミック層３９Ｂに積層されて接続して他端が有機ＥＬ素子３３の後記するカソード下地電極４８に接続するドレイン電極４３が形成されている。このような選択トランジスタＱ１とメモリトランジスタＱ２とで電圧制御手段が構成されている。
【００２１】
次に、有機ＥＬ素子３３の構成を説明する。まず、上記した選択トランジスタＱ１、メモリトランジスタＱ２及びゲート絶縁膜３６の上に、表示装置３１の表示領域全体に亙って、層間絶縁膜４４が堆積されている。そして、上記したメモリトランジスタＱ２のドレイン電極４３の端部上の層間絶縁膜４４にコンタクトホール４４Ａが形成されている。なお、メモリトランジスタＱ２のドレイン電極４３の端部は、１画素領域の略中央に位置するように設定されている。そして、層間絶縁膜４４の上に、Ａｌでなるカソード下地電極４８がパターン形成されている。このカソード下地電極４８は、１画素領域の大部分を覆うような面積及び形状（本実施形態４では略正方形）を有している。なお、本実施形態４においては、カソード下地電極４８が、相隣接するデータ線４０Ａ、４０Ａと相隣接するアドレス線３４、３４とで囲まれる領域（１画素領域）を略覆うように形成されている。ここで、選択トランジスタＱ１とメモリトランジスタＱ２とは、カソード下地電極４８で全面的に覆われている。
【００２２】
このように、各画素毎にパターン形成されたカソード下地電極４８の上には、カソード下地電極４８の全体に亙って格子状のカソード分離壁４９が形成されている。このカソード分離壁４９は、上記した実施形態１のカソード分離壁１４Ａと同様に格子状にＩＴＯ又はＡｌで形成されている。そして、カソード分離壁４９で囲まれる凹部の底には第１カソード電極５０が形成され、カソード分離壁４９の上には第２カソード電極５１が格子状に形成されている。また、これらカソード構造及び層間絶縁膜４４の上には、有機ＥＬ層４６が表示領域全体に亙って形成されている。さらに、有機ＥＬ層４６の上には、透明なＩＴＯでなるアノード電極４７が表示領域全体に亙って形成されている。なお、図示しないが、アノード電極４７の周縁部には、駆動電源が接続されている。また、有機ＥＬ層４６は、上記した実施形態１と同様の材料で２層構造のものでよい。
【００２３】
本実施形態４においては、電子が第１及び第２カソード電極５０、５１からこれらに接触する有機ＥＬ層４６に注入されるが、第２カソード電極５１の側壁の分の接触面積が増えるため、電子注入効率が向上するという利点がある。特に、本実施形態４では、カソード分離壁４９が導電性材料であるＩＴＯでなるため第２カソード電極５１へ電流を流すことができると共に、第２カソード電極５１が、有機ＥＬ層４６の発光界面に近い位置にあるため、発光効率を向上させるという利点がある。
【００２４】
以上、実施形態１〜実施形態４について説明したが、本発明はこれらに限定されるものではなく、構成の要旨に付随する各種の設計変更が可能である。例えば、上記した実施形態１及び実施形態４においては、カソード分離壁１４Ａ、４９をＩＴＯで形成したこれ以外の導電性材料を用いることも勿論可能である。また、上記した各実施形態では、有機ＥＬ層が２層構造であったが、カソード側からアノード側へ向けて、有機電子輸送層、有機発光層、有機正孔輸送層の３層を積層した構造としてもよい。この場合、有機電子輸送層としては、例えばトリス（8-ヒドロキシキノリン）アルミニウム、有機発光層として例えば4,4'-ビス（2,2'-ジフェニルビニレン）ビフェニル９６ｗｔ％と4,4'-ビス（2-カルバゾールビニレン）ビフェニル４ｗｔ％とからなり、有機正孔輸送層として例えばα−ＮＰＤを用いることができる。
【００２５】
また、上記した各実施形態の電界発光素子に対して、有機ＥＬ層の発光色に応じて、カラーフィルタや色変換フィルタなどを備える構成とすることも可能である。
【００２６】
【発明の効果】
以上の説明から明らかなように、この発明によれば、キャリア注入電極の酸化の増大を抑制でき、キャリア注入電極とキャリア輸送層とが確実な接合を保持できる表示性能の高い電界発光素子を実現するという効果がある。
【図面の簡単な説明】
【図１】本発明に係る電界発光素子の実施形態１の要部平面図。
【図２】図１のＡ−Ａ断面図。
【図３】実施形態１の工程断面図。
【図４】実施形態１の工程断面図。
【図５】実施形態１の工程断面図。
【図６】実施形態１の工程断面図。
【図７】実施形態１の工程断面図。
【図８】（ａ）〜（ｃ）は、本発明に係る電界発光素子の実施形態２の工程断面図。
【図９】本発明に係る電界発光素子の実施形態３を示す断面図。
【図１０】本発明に係る電界発光素子の実施形態４の１画素部分の平面図。
【図１１】図１０のＢ−Ｂ断面図。
【図１２】従来の表示装置の断面図。
【符号の説明】
１１  電界発光素子
１３  カソード配線（カソード下地電極）
１４Ａ  カソード分離壁
１５Ａ  第１カソード電極
１５Ｂ  第２カソード電極
１８  有機ＥＬ層
１９  アノード電極
【図１】
0003543170.tif 000004
【図２】
0003543170.tif 000005
【図３】
0003543170.tif 000006
【図４】
0003543170.tif 000007
【図５】
0003543170.tif 000008
【図６】
0003543170.tif 000009
【図７】
0003543170.tif 000010
【図８】
0003543170.tif 000011
【図９】
0003543170.tif 000012
【図１０】
0003543170.tif 000013
【図１１】
0003543170.tif 000014
【図１２】
0003543170.tif 000015