【事件の表示】
　特願２００１−３７１７９８「アンバッファメモリシステム」拒絶査定不服審判事件〔平成１５年　６月２０日出願公開、特開２００３−１７３３１７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年１２月５日の出願であって、平成１７年７月１９日付けで拒絶理由が通知され、同年９月２６日付けで手続補正がなされたものの、平成１８年３月２３日付けで拒絶査定がなされた。これに対して、同年４月２８日に拒絶査定不服の審判請求がなされ、平成２０年１１月７日付けで当審から最後の拒絶理由が通知され、平成２１年１月１３日付けで手続補正がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年１月１３日付け手続補正書の特許請求の範囲に記載された事項により特定される、次のとおりのものと認める。
　
　「【請求項１】　複数のメモリデバイスを搭載したアンバッファメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド／アドレス信号を送出するメモリコントローラと、前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド／アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バスとを備えたアンバッファメモリシステムであって、
　前記メモリモジュールは、前記信号バスに接続されるコネクタと、該コネクタと前記メモリデバイスとの間を接続するモジュール配線とを備えており、
　前記モジュール配線は、前記コネクタから分岐点まで延設された第１配線部と、前記分岐点から派生して延設される階層構造を有しており、
　前記メモリコントローラは、前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド／アドレス信号に関する出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの１／２以下かつ前記出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子と、を有することを特徴とするアンバッファメモリシステム。」
　
３．引用例
　原査定の拒絶の理由に引用された特開平１０−２９３６３５号公報（以下、「引用文献」という。）には、図面とともに以下の事項が記載されている。
　
Ａ．「 【０００１】
【発明の属する技術分野】本発明はワークステーションやパーソナルコンピュータなどの装置内に実装される部品(集積回路がその代表的なもの）間の信号伝送技術に関するもので、特に高速な信号伝送に有効な技術に関する。
【０００２】
【従来の技術】現在のワークステーションやパソコンで用いられているメモリ回路の１例を図３に示す。
【０００３】３０は複数のメモリＬＳＩ３１が実装されたメモリモジュール、３２はメモリコントローラで、メモリＬＳＩ３１の制御、メモリＬＳＩ３１への書き込みデータの送信、メモリＬＳＩ３１からの読み出しデータの受信などを行う。
【０００４】なお、メモリコントローラ３２の中には、メモリＬＳＩ３１の制御をする部分と書き込みデータの送信と読みだしデータの受信をする部分とを別々の集積回路にておこなうものもある。
【０００５】ここでのメモリＬＳＩは、クロック同期式のメモリを想定している。クロック同期式メモリとしては、例えばＳＤＲＡＭ（Synchronous  Dynamic  Random  Access  Memory）がある。
【０００６】このメモリコントローラはマザーボード３３上に実装され、メモリモジュール３０はコネクタ３４によってマザー・ボード上に実装される。
【０００７】図３には、マザーボード上に実装されているメモリモジュールの枚数は８枚であるが、モジュールの枚数は、システムの規模、仕様またはユーザの目的等によって随時枚数が決められる。
【０００８】このメモリ回路の簡単な回路動作は以下の通りである。メモリコントローラから出力される制御信号や書き込み用データ信号は、マザーボード上の信号配線３５を通り、コネクタ３４、メモリモジュール上の接点３６、メモリモジュール上の配線３７を経て、各モジュール上のメモリＬＳＩ３１へと伝えられる。さらに、データの読み出しの場合は、メモリＬＳＩ３１からモジュール上配線３７、接点３６、コネクタ３４、マザーボード上の配線３５を通り、メモリコントローラ３２に入力される。
【０００９】このような配線３５をメモリバスという。図３では複数本あるメモリバスのうち、１本のみを示している。」
　
Ｂ．「 【００４５】本実施例では、メモリシステムのメモリバスの例にして説明する。先述したように、本願発明は、ワークステーションやパーソナルコンピュータなどの高速信号伝送が要求されるあらゆる階層のバス、つまり図１７に示すシステムバス（プロセッサバス）、メモリバス、周辺バス等の信号配線にも適用されるものである。メモリシステムに限られないことは言うまでもない。
【００４６】本発明の一実施例（第１の実施例）を説明する。本実施例に関係する図面として、メモリコントローラとメモリモジュールとの配線、接続に関して、図４、図６、図１に示し、メモリコントローラの詳細について図２８〜３１及び図３５に示し、メモリモジュールの詳細について図２１、図４０、図４１に示す。また、実装されたシステムの変形例について図１３〜１６、図１８〜２０、図２２〜図２５に示す。
【００４７】まず、図４を用いて主に本実施例の基本的な基板配線パターンと基板配線とコネクタとの接続について説明する。
【００４８】メモリコントローラ３２には出力回路１１、１２と入力回路１３、１４がある。
【００４９】このうち、出力回路１１、入力回路１３はクロック信号用の回路、また出力回路１２、入力回路１４はデータ信号用の回路、配線１５はクロックを伝えるためのクロック用配線、配線１６はデータ書き込み用配線、配線１７はデータ読み出し用配線である。
【００５０】３４Ａ〜３４Ｆはコネクターであり,メモリ素子等を実装した後述するメモリモジュール等が接続されるものである。
【００５１】メモリコントローラ３２や、配線１５、１６、１７とコネクタ３４Ａ〜３４Ｆ等は、図３の３３に示すような基板（マザーボード）に実装される。   」
　
Ｃ．「【００５８】コネクタ３４Ａ〜３４Ｆには、メモリモジュール３０が実装される。メモリモジュールの例を図１８から図２７に示す。メモリモジュール３０には図１８に示すように、メモリＬＳＩが複数個実装される。メモリＬＳＩは、クロック同期型メモリ、例えばＳＤＲＡＭが望ましい。ＳＤＲＡＭはクロックのと同期して、制御信号、アドレス信号を取り込んだり、またはデータを書き込んだり、読み出したりするメモリである。
【００５９】メモリモジュール３０では、データ線は、図１９に示すようにモジュールの接点３６とＳＤＲＡＭのピンとが１：１に接続される。制御信号・アドレス信号は図２０に示すように、モジュールの接点３６と複数のＳＤＲＡＭのピンとが接続される。図２０ではすべてのＳＤＲＡＭに信号が分配された例を示したが、１つの接点３６からモジュール上にあるＳＤＲＡＭの１部に分配されるケース、たとえば１つのモジュールに複数のＣＡＳ(Column Address Strobe)信号が入力されるケースがこれにあたる。
【００６０】また、図２２に示すように、接点３６とＳＤＲＡＭとの間にバッファ回路６１が入る場合や、図２３のようにデータ信号線に抵抗が入る場合、図２４のように制御信号・アドレス信号線に抵抗が入る場合、さらには図２５のようにバッファ回路６１と抵抗６０の両方が入る場合がある。」
　
（あ）上記Ａ及び図３によれば、図３に示されるメモリ回路はマザーボード３３上にメモリコントローラ３２を有し、マザーボード３３にはメモリモジュール３０がコネクタによって実装されている。マザーボード３３上ではメモリコントローラ３２とコネクタとが信号配線３５によって接続されている。
（い）上記Ｃには、各種のメモリモジュールの例が示され、その中で図２２のものはバッファ回路６１を有しているのに対し、図２０に示されるメモリモジュールはバッファ回路を有しないものである。また、図２０に示されるメモリモジュールではコネクタピンからの制御信号・アドレス信号線は途中でＴ字型に分岐し延伸され、複数のメモリＬＳＩ３１に接続されている。
（う）上記Ｂ及び図４によれば、メモリコントローラ内部に出力回路１１，１２が示されている。
（え）上記Ａ及びＢによれば、引用文献に記載のものは、装置間の高速伝送技術に関するものであり、特に、高速伝送が要求されるメモリバスに適用されるものである。
　
　以上より、引用文献には次の発明（以下、「引用発明」という。）が記載されている。
　
　複数のメモリＬＳＩを搭載したバッファ回路を有さないメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリＬＳＩに対して制御信号・アドレス信号を送出するメモリコントローラと、前記メモリモジュール及び前記メモリコントローラ間を接続する信号配線とを備えたメモリ回路であって、
　前記メモリモジュールは、前記信号配線に接続されるコネクタと、該コネクタと前記メモリＬＳＩとの間を接続する制御信号・アドレス信号線とを備えており、
　前記制御信号・アドレス信号線は、途中でＴ字型に分岐し延伸され、複数のメモリＬＳＩに接続されており、
　前記メモリコントローラは、内部に出力回路を有する、
高速信号伝送を要求されるメモリ回路
　
４．対比
　本願発明と引用発明とを対比すると、
引用発明の「メモリＬＳＩ」「バッファ回路を有さないメモリモジュール」「信号配線」「メモリ回路」「制御信号・アドレス信号線」は、それぞれ、
本願発明の「メモリデバイス」「アンバッファメモリモジュール」「信号バス」「アンバッファメモリシステム」「モジュール配線」に相当する。
　引用発明の制御信号はコマンドをデコードして生成するものであるから、本願発明のコマンド信号と同等のものであり、引用発明では制御信号・アドレス信号線が全てのメモリＬＳＩに接続されているから、全てのメモリＬＳＩに対して同一の信号を送出していることになる。従って、引用発明の「該メモリモジュールに搭載されている全ての前記メモリＬＳＩに対して制御信号・アドレス信号を送出するメモリコントローラ」は、本願発明の「該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド／アドレス信号を送出するメモリコントローラ」に相当する。
　引用発明の「前記メモリモジュール及びメモリコントローラ間を接続する信号配線」は制御信号・アドレス信号を伝搬するものであるから、本願発明の「前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド／アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バス」に相当する。
　引用発明の「制御信号・アドレス信号線」において、Ｔ字型の縦棒に当たる部分が本願発明の「コネクタから分岐点まで延設された第１配線部」に相当するから、引用発明の「前記制御信号・アドレス信号線は、途中でＴ字型に分岐し延伸され、複数のメモリＬＳＩ３１に接続」される構造と本願発明の「前記モジュール配線は、前記コネクタから分岐点まで延設された第１配線部と、前記分岐点から派生して延設される階層構造」は同等のものである。
　本願発明の「前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド／アドレス信号に関する出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの１／２以下かつ前記出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子」は、メモリコントローラ内部に設けられた出力回路と言えるものである。
　
　従って、本願発明と引用発明とは、次の点で一致し、
（一致点）
　複数のメモリデバイスを搭載したアンバッファメモリモジュールと、該メモリモジュールに搭載されている全ての前記メモリデバイスに対して同一のコマンド／アドレス信号を送出するメモリコントローラと、前記メモリモジュール及びメモリコントローラ間を接続し前記コマンド／アドレス信号を前記メモリコントローラから前記メモリモジュールに対して伝搬する信号バスとを備えたアンバッファメモリシステムであって、
　前記メモリモジュールは、前記信号バスに接続されるコネクタと、該コネクタと前記メモリデバイスとの間を接続するモジュール配線とを備えており、
　前記モジュール配線は、前記コネクタから分岐点まで延設された第１配線部と、前記分岐点から派生して延設される階層構造を有しており、
　前記メモリコントローラは、内部に出力回路を有することを特徴とするアンバッファメモリシステム
　
また、次の点で相違している。
（相違点）
　メモリコントローラ内部の出力回路が、本願発明では「前記信号バスを駆動する出力トランジスタと、該出力トランジスタの前記信号バスとの接続点から当該メモリコントローラを見た場合において前記コマンド／アドレス信号に関する出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となるように構成するための抵抗素子であって、その抵抗値が、前記モジュール配線の配線インピーダンスの１／２以下かつ前記出力インピーダンスが前記コマンド／アドレス信号の動作電圧範囲内で実質的に一定となる抵抗値である抵抗素子」からなるものであるのに対し、引用発明では出力回路の具体的構成が不明である点
　
５．相違点についての判断
　バスを駆動する出力回路を出力トランジスタで構成することは、
・特開平６−１３９１５９号公報（図１，図６）
・特開平１０−１０５３０６号（図１，図２、図１５：なお、出力トランジスタに挿入された抵抗値は、バスの特性インピーダンスの１／２以下となっている。）
に見られるようにきわめて一般的なことである。
　そして、引用発明は本願発明と同様にバス上を高速に信号伝送するための技術に係るものであり、駆動回路の出力トランジスタを高速動作させるために、出力トランジスタを不飽和領域で用いることは当業者にとって常識的事項である。
（必要ならば、小柴典居著、トランジスタ・パルス回路、１９８０年６月１０日１５版発行、産報出版株式会社発行、ｐｐ１５−１６の次の記載を参照。
 「 第２章　トランジスタのパルス応答
・・・（略）・・・
１／　トランジスタスイッチの静特性
まず過渡特性をまったく除外して、直流的に考えてみると、トランジスタスイッチは、バイアス条件によって、第Ｉ、第ＩＩ、第ＩＩＩの３つの動作領域に分けることができます。図２．１にこれ等の領域を示してあります。
第Ｉ領域（しゃ断領域）以後この状態を便宜上オフまたはオフ状態と呼ぶことがあります。エミッタベース接合およびコレクタベース接合とも、逆バイアスされている状態をいいます。この状態ではエミッタから少数キャリアが注入されないのでエミッタ、コレクタ両接合とも、もれ電流があるだけです。スイッチとしての動作は、もちろん開路状態に対応します。
第ＩＩ領域（能動領域）エミッタベース接合は順方向に、コレクタベース接合は逆方向に、バイアスされている状態をいいます。したがって、エミッタからベースへ少数キャリアが注入されますが、ベースコレクタ接合では少数キャリアはほとんどゼロです。
通常の小振幅動作はもちろん、大振幅動作でも高速動作を期待するため、不飽和で用いる場合はこの範囲だけを使います。
第ＩＩＩ領域（飽和領域）以後この状態を便宜上オンまたはオン状態と呼ぶことがあります。エミッタベース接合も、コレクタベース接合も順方向にバイアスされている状態をいいます。したがってコレクタ接合での少数キャリア濃度が著しく増加していて、コレクタエミッタ間のインピーダンスは、きわめて低く数オームになります。スイッチとしては閉路の状態に対応します。」（下線は当審において付加したもの））
　
　トランジスタを不飽和領域で使用する際には負荷抵抗によりコレクタ電流を制限しており、また、不飽和領域とは出力インピーダンスが実質的に一定となる領域のことであるから、引用発明の出力回路を一般的な出力トランジスタで構成した場合に、高速動作させるために出力インピーダンスが動作電圧範囲内で実質的に一定となるような抵抗素子をトランジスタの動作特性に応じて用いることは容易になし得ることである。
　次に抵抗素子の「その抵抗値が、前記モジュール配線の配線インピーダンスの１／２以下」である点について、考察する。
　請求人は、抵抗素子の抵抗値をモジュール配線の配線インピーダンスの１／２以下にする根拠として、メモリモジュールのモジュール配線の配線インピーダンスが６３オームであること、および抵抗１４の主たる目的が出力インピーダンスを一定にすることにあり、図７，８において、オン抵抗が５オームの時に曲線３及び７を選択した場合は２０オーム、曲線４及び８を選択した場合は２５オームであることを挙げている。 
　ここで、図７の特性図を子細に見ていくと、ＩＤ−ＶＤ特性を示す曲線３は０〜１．８Ｖの動作電圧範囲内ではほぼ直線となっており、これはトランジスタが線形領域で動作しているのであり、トランジスタの出力インピーダンスが実質的に一定となっていることを意味するものと解される。出力インピーダンスが２０オームに対応する曲線２についてみると、動作電圧範囲が１．４Ｖまでは線形領域動作になっており、出力インピーダンスが３０オームに対応する曲線４では２．３Ｖ付近まで線形領域動作となっている。このように、出力トランジスタの出力端に直列に挿入する抵抗値が大きいほど線形動作する電圧範囲は広がることになる。このように見てくると、「抵抗素子の抵抗値が、モジュール配線の配線インピーダンス１／２以下」というのは、モジュール配線の配線インピーダンスを６３オームとし、図７，８で示される特性のトランジスタを用いて動作電圧を１．８Ｖとし、動作電圧範囲の出力インピーダンスを一定としたときに成り立つものであると考えるのが至当である。つまり、トランジスタの特性、動作電圧範囲、モジュール配線の配線インピーダンスが前記の条件の時に成り立つ関係を規定したに過ぎないものであり、当業者が適宜設定し得るものである。
　従って、この相違点を格別のものということはできない。
　
　そして、本願発明の構成によってもたらされる効果も、引用発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。 
 　 
６．むすび 
　したがって、本願発明は、引用文献に記載された発明および周知事項に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。 
　よって、結論のとおり審決する。