(57)【特許請求の範囲】
【請求項１】
複数チャンネルのビットストリームから所望の１チャンネルの符号化画像データ及び符号化音声データを分離するデマルチプレクサと、前記分離した符号化画像データをデコードする画像データデコード部と、前記分離した符号化音声データをデコードする音声データデコード部と、中央演算処理手段と、前記中央演算処理手段に接続された記憶手段と、前記中央演算処理手段が直接アクセス可能であり、かつ前記デマルチプレクサに接続された一時蓄積手段とを備えたデジタル信号復号化装置であって、
前記一時蓄積手段は、前記画像データデコード部又は音声データデコード部に転送されるデータ種類別の一時バッファエリアを有し、
前記中央演算処理手段は、予め前記記憶手段に記憶されている符号化画像データ又は符号化音声データを前記画像データデコード部又は音声データデコード部に対して入力する際に、前記一時蓄積手段の前記データ種類別の一時バッファエリアから前記画像データデコード部又は音声データデコード部への信号経路を遮断し、前記一時蓄積手段の前記一時バッファエリアを初期化し、前記記憶手段から前記符号化画像データ又は符号化音声データを読み出して前記一時蓄積手段の前記一時バッファエリアに転送し、前記一時蓄積手段の前記一時バッファエリアから前記画像データデコード部又は音声データデコード部への信号経路を開き、前記一時蓄積手段の前記一時バッファエリアに転送された前記記憶手段からの前記符号化画像データ又は符号化音声データを前記画像データデコード部又は音声データデコード部へ転送し、この転送された前記符号化画像データ又は前記符号化音声データを画像データデコード部又は音声データデコード部によりデコードするように制御することを特徴とするデジタル信号復号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テジタル放送を受信して復号化する装置に関し、特に受信した放送信号とは別に所望の画像データ又は音声データを復号化する手段に関するものである。
【０００２】
【従来の技術】
近年、米国や欧州諸国において、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ
Ｉｍａｇｅ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）等の高能率符号化技術を応用して、ビデオ信号及びオーディオ信号を符号化し、通信衛星等を介して伝送し、受信側においてこれをデコードするようにしたシステムが普及しつつある。
【０００３】
これらのシステムでは、受信側に専用の受信・復調装置が必要となる。この受信・復調装置は、所望の１つのトランスポンダに対応する１つの搬送波を復調して複数チャンネルのビットストリームを得る部分（フロントエンド）と、複数チャンネルのビットストリームから所望の１チャンネルの符号化ビデオデータと符号化オーディオデータを分離する部分（デマルチプレクサ）と、分離した符号化ビデオデータ及び符号化オーディオデータをデコードする部分（デコーダ）とを備えている。
【０００４】
【発明が解決しようとする課題】
このような受信・復調装置において、送信側から送られてくるビットストリームとは別にテスト用画像データやテスト用音声データ等のあらかじめ指定した画像データや音声データをデコードする場合には、正規の形式もしくは正規の形式ではないが、デコーダがデコードできる形式の画像データや音声データを疑似的に発生させるための信号発生器をデコーダに接続することが必要であった。
【０００５】
本発明はこのような実状に鑑みてなされたものであって、外部の信号発生器を用いずに、また外部との特別なインターフェース部を設けることなく、所望の画像データや音声データをデコーダに対して入力できるようにしたデジタル信号復号化装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明に係るデジタル信号復号化装置は、複数チャンネルのビットストリームから所望の１チャンネルの符号化画像データ及び符号化音声データを分離する第１の手段と、第１の手段が分離した符号化画像データをデコードする第２の手段と、第１の手段が分離した符号化音声データをデコードする第３の手段と、中央演算処理手段とを備えたデジタル信号復号化装置であって、中央演算処理手段が直接アクセス可能であり、かつ第１の手段に接続された一時蓄積手段を具備し、中央演算処理手段は所定の符号化画像データ又は符号化音声データを一時蓄積手段に書き込むことを特徴とするものである。
【０００７】
本発明によれば、中央演算手段は、例えば付随するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納されている符号化画像データ又は符号化音声データを読み出し、第１の手段に付随する一時蓄積手段に書き込む。この符号化画像データ又は符号化音声データは、一時蓄積手段から読み出され、第２の手段又は第３の手段に入力され、そこでデコードされる。
【０００８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しながら詳細に説明する。
図４は本発明を適用したデジタル信号復号化装置の構成を示すブロック図である。このデジタル信号処理装置はＩＲＤ（Ｉｎｔｅｇｒａｔｅｄ  Ｒｅｃｅｉｖｅｒ  Ｄｅｃｏｄｅｒ）と呼ばれているものである。
【０００９】
ＩＲＤ１にはパラボラアンテナ２が接続されている。パラボラアンテナ２はＬＮＢ（Ｌｏｗ  Ｎｏｉｓｅ  Ｂｌｏｃｋ  ｄｏｗｎｃｏｎｖｅｒｔｅｒ）２ａを有し、衛星からのデジタル放送信号を所定の周波数のＲＦ信号に変換し、ＩＲＤ１内のフロントエンド３に供給する。
【００１０】
ＩＲＤ１は、ＬＮＢ２ａから送られてくるＲＦ信号を入力し、所望の１つのトランスポンダに対応する１つの搬送波を復調して複数チャンネルのビットストリームを得るフロントエンド３と、フロントエンド３で得られたビットストリームから所望の１チャンネルのＭＰＥＧビデオデータとＭＰＥＧオーディオデータとＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ  Ｐｒｏｇｒａｍ  Ｇｕｉｄｅ）等の付加情報とを分離するデマルチプレクサ４と、デマルチプレクサ４を通して入出力するデータを一時的に蓄積するＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）５とを備えている。
【００１１】
また、ＩＲＤ１は、デマルチプレクサ４で分離したＭＰＥＧビデオデータをデコードするＭＰＥＧビデオデコーダ６と、デマルチプレクサ４で分離したＭＰＥＧオーディオデータをデコードするＭＰＥＧオーディオデコーダ７と、ＭＰＥＧビデオデコーダ６でデコードしたビデオ信号をＮＴＳＣ方式のビデオ信号に変換するＮＴＳＣエンコーダ８と、ＮＴＳＣエンコーダ８の出力をアナログ化するＤ／Ａコンバータ９と、ＭＰＥＧオーディオデコーダ７の出力をアナログ化するＤ／Ａコンバータ１０とを備えている。ＭＰＥＧビデオデコーダ６にはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）６ａが、またＭＰＥＧオーディオデコーダ７には、ＤＲＡＭ７ａが接続されている。
【００１２】
さらに、ＩＲＤ１は、装置全体の動作を制御するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央演算手段）１１と、このＣＰＵ１１に接続されたＲＯＭ１２と、デマルチプレクサ４に接続されたＩＣカード１３とを備えている。
【００１３】
次に、ＩＲＤ１の全体の動作を説明する。フロントエンド３は、チューナとＱＰＳＫ復調器とエラー訂正回路とから構成されており、所望の１つのトランスポンダに対応する１つの搬送波を選択して複数チャンネルのビットストリームを復調し、さらにエラーの検出・訂正を行う。
【００１４】
フロントエンド３で選択された所望の１つのトランスポンダに対応する複数チャンネルのビットストリームから、デマルチプレクサ４を通して付加情報を含むパケットが一旦ＳＲＡＭ５に書き込まれる。次に、ＳＲＡＭ５から所望の１つのチャンネルのＭＰＥＧビデオデータとＭＰＥＧオーディオデータを認識して分離し、そのＭＰＥＧビデオデータをＭＰＥＧビデオデコーダ６へ、ＭＰＥＧオーディオデータをＭＰＥＧオーディオデコーダ７へ送る。
【００１５】
この分離に際しては、パケットに付与されているパケットＩＤを見る。そして、それが所望のチャンネルのＭＰＥＧビデオデータ及びＭＰＥＧオーディオデータを識別するパケットＩＤであれば、それぞれＭＰＥＧビデオデコーダ６とＭＰＥＧオーディオデコーダ７へ送る。また、衛星を介して送信されるデジタル放送は暗号化されているので、デマルチプレクサ４は、ＩＣカード１３に格納されている暗号解読キーを受け取り、この暗号解読キーを用いて暗号化されているデータをデスクランブルする。
【００１６】
図５にデマルチプレクサ４の内部構成及び周辺デバイスとの間のデータの流れを示す。多重化されているビットストリームは、フロントエンド３からデマルチプレクサ４へ入力される。デマルチプレクサ４へ入力されたビットストリームは、まずチャンネル選択及びデスクランブル部４Ａにおいて、所望の１チャンネルの選択及び暗号のデスクランブルを受け、ＲＡＭインターフェース部４Ｂを通ってＳＲＡＭ５に一時的に蓄積される。図６にＳＲＡＭ５内のデータ種類別のアドレス構成の例を示す。
【００１７】
ＣＰＵ１１は、ＣＰＵインターフェース部４Ｅを介して、デマルチプレクサ４内の内部レジスタ４Ｄに、フロントエンド３から入力されるデータの転送先をあらかじめ設定しておく。ＳＲＡＭ５に一時的に蓄積されたデータのうち、ＭＰＥＧビデオデータとＭＰＥＧオーディオデータは、再びＲＡＭインターフェース部４Ｂを通過した後、それぞれＭＰＥＧビデオデコーダ６とＭＰＥＧオーディオデコーダ７へ転送される。
【００１８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るデジタル信号復号化装置は、複数チャンネルのビットストリームから所望の１チャンネルの符号化画像データ及び符号化音声データを分離するデマルチプレクサと、前記分離した符号化画像データをデコードする画像データデコード部と、前記分離した符号化音声データをデコードする音声データデコード部と、中央演算処理手段と、前記中央演算処理手段に接続された記憶手段と、前記中央演算処理手段が直接アクセス可能であり、かつ前記デマルチプレクサに接続された一時蓄積手段とを備えたデジタル信号復号化装置であって、前記一時蓄積手段は、前記画像データデコード部又は音声データデコード部に転送されるデータ種類別の一時バッファエリアを有し、前記中央演算処理手段は、予め前記記憶手段に記憶されている符号化画像データ又は符号化音声データを前記画像データデコード部又は音声データデコード部に対して入力する際に、前記一時蓄積手段の前記データ種類別の一時バッファエリアから前記画像データデコード部又は音声データデコード部への信号経路を遮断し、前記一時蓄積手段の前記一時バッファエリアを初期化し、前記記憶手段から前記符号化画像データ又は符号化音声データを読み出して前記一時蓄積手段の前記一時バッファエリアに転送し、前記一時蓄積手段の前記一時バッファエリアから前記画像データデコード部又は音声データデコード部への信号経路を開き、前記一時蓄積手段の前記一時バッファエリアに転送された前記記憶手段からの前記符号化画像データ又は符号化音声データを前記画像データデコード部又は音声データデコード部へ転送し、この転送された前記符号化画像データ又は前記符号化音声データを画像データデコード部又は音声データデコード部によりデコードするように制御することを特徴とする。
【００１９】
以上のようにして、デジタル放送のビデオ信号及びオーディオ信号を受信しデコードしてモニタ装置に表示することができる。
【００２０】
なお、ＣＰＵ１１は、所定のＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）データを発生させたいときは、ＭＰＥＧビデオデコーダ６を制御する。ＭＰＥＧビデオデコーダ６は、この制御に対応して所定のＯＳＤデータを生成し、ＤＲＡＭ６ａのＯＳＤエリアに書き込み、さらに読み出して出力する。これにより、所定の文字や図形（例えば、メニュー、ＥＰＧの一種としてのゼネラルプログラムガイド）等を適宜モニタ装置に出力し、表示させることができる。
【００２１】
本実施の形態では、ＣＰＵ１１は、デマルチプレクサ４、ＳＲＡＭ５、ＭＰＥＧビデオデコーダ６、ＭＰＥＧオーディオデコーダ７、及びＲＯＭ１２を制御することにより、任意のＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータをそれぞれＭＰＥＧビデオデコーダ６又はＭＰＥＧオーディオデコーダ７へ入力することができる。以下この機能について説明する。
【００２２】
図１は任意のＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータをそれぞれ対応するデコーダへ入力する際のデータの流れを示す図であり、図２はその際のＣＰＵ１１からの制御を示すフローチャートである。
【００２３】
まず、通常のＭＰＥＧビデオデータ及びＭＰＥＧオーディオデータのデコード制御を中断する（図２のステップＳ１）。これにより、ＩＲＤ１からビデオ信号及びオーディオ信号の出力は一旦中断される。
【００２４】
続いて、ＲＡＭインターフェース部４ＢからＭＰＥＧデコーダインターフェース部４Ｆへの信号経路を遮断する（ステップＳ２）。
【００２５】
次に、フロントエンド３から入力されるデータがＳＲＡＭ５内の一時バッファエリアに入力されるのを防止するため、チャンネル選択及びデスクランブル部４ＡからＲＡＭインターフェース部４Ｂへの信号経路を一旦遮断する（ステップＳ３）。
【００２６】
続いて、ＳＲＡＭ５内のＭＰＥＧデータ用一時バッファエリアの内容をクリアし、また一時バッファサイズの再設定を行なうことで、一時バッファの初期化を行なう（ステップＳ４）。
【００２７】
次に、ＲＯＭ１２からＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータを読み出し、ＣＰＵインターフェース部４ＥとＲＡＭインターフェース部４Ｂを通して、ＳＲＡＭ５内のＭＰＥＧデータの一時バッファエリアへ転送する（ステップＳ５）。転送するデータは、あらかじめ所望の画像又は音声をＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータにエンコードしてＲＯＭ１２に格納しておいたものである。
【００２８】
次に、ＲＡＭインターフェース部４ＢからＭＰＥＧデコーダインターフェース部４Ｆへの信号経路を開き（ステップＳ６）、ステップＳ５でＳＲＡＭ５へ転送されたＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータをＭＰＥＧビデオデコーダ６又はＭＰＥＧオーディオデコーダ７へ転送し、ＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータのデコードを再開する（ステップＳ７）。
【００２９】
以上説明した一連の制御により、所望のＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータをＭＰＥＧビデオデコーダ６又はＭＰＥＧオーディオデコーダ７へ入力し、デコードすることが可能となる。
【００３０】
したがって、ＲＯＭ１２からテスト用のＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータを読み出し、ＳＲＡＭ５に一旦格納した後、ＭＰＥＧビデオデコーダ６又はＭＰＥＧオーディオデコーダ７へ入力することにより、ＭＰＥＧビデオデコーダ６又はＭＰＥＧオーディオデコーダ７からそれぞれの出力部までの動作試験を、外部からテスト信号発生器を接続することなく実行することができる。
【００３１】
さらに、本実施の形態によれば２層（レイヤー）のＯＳＤ表示を行なうことができる。以下図３を参照しながらこの機能について説明する。
【００３２】
図３におけるＯＳＤレイヤー２はＭＰＥＧビデオデコーダ６が生成するＯＳＤである。ＯＳＤレイヤー２は、ＣＰＵ１１が例えばＲＯＭ１２に格納されている文字や図形のパターンを読み出し、ＣＰＵインターフェース部４ＥとＭＰＥＧデコーダインターフェース部４Ｆを通してＭＰＥＧビテオデコーダ６へ送り、ＭＰＥＧビテオデコーダ６に接続されたＤＲＡＭ６ａに書き込み、読み出しを行なことにより生成する。
【００３３】
また、図３におけるＯＳＤレイヤー１は前述した図２の制御を行うことにより生成するＯＳＤである。つまり、ＣＰＵ１１はＲＯＭ１２に格納されているＯＳＤ用のＭＰＥＧビデオデータをＳＲＡＭ５内のＭＰＥＧビデオデータの一時バッファエリア５Ａに一旦書き込み、次にそこから読み出してＭＰＥＧビテオデコーダ６へ転送し、ここでデコードすることにより生成する。
【００３４】
また、ＩＲＤのインストール時やＥＰＧのメニュー選択・設定時、又はＩＲＤの使用者に何らかのメッセージを伝えたいときに、ＯＳＤを使用してモニタ装置の画面に表示し、併せて所定の発振音や所定のパターンの音声を出力することができる。これは、図２の制御シーケンスにおいて、ＣＰＵ１１がＲＯＭ１２に格納されているＭＰＥＧオーディオデータを読み出し、ＳＲＡＭ５内のＭＰＥＧオーディオデータの一時バッファエリア５Ｂに書き込み、続いて、音を発生させたいタイミングで、このＭＰＥＧオーディオデータのデコードを開始させることが実現できる。
【００３５】
【発明の効果】
以上詳細に説明したように、本発明によれば、外部の信号発生器を用いずに、また外部との特別なインターフェース部を設けることなく、所望の画像データや音声データをデコーダに対して入力できる。
【図面の簡単な説明】
【図１】任意のＭＰＥＧビデオデータ又はＭＰＥＧオーディオデータを対応するデコーダへ入力する際のデータの流れを示す図である。
【図２】図１の制御を行うときのＣＰＵからの制御を示すフローチャートである。
【図３】２層のＯＳＤ制御を示す図である。
【図４】本発明を適用したデジタル信号復号化装置の構成を示すブロック図である。
【図５】図４のデマルチプレクサの内部構成及び周辺デバイスとの間のデータの流れを示す図である。
【図６】ＳＲＡＭ内のデータ種類別のアドレス構成の例を示す図である。
【符号の説明】
３…フロントエンド、４…デマルチプレクサ、５…ＳＲＡＭ、６…ＭＰＥＧビデオデコーダ、７…ＭＰＥＧオーディオデコーダ、１１…ＣＰＵ、１２…ＲＯＭ
【図１】
0003580010.tif 000002
【図２】
0003580010.tif 000003
【図３】
0003580010.tif 000004
【図４】
0003580010.tif 000005
【図５】
0003580010.tif 000006
【図６】
0003580010.tif 000007