(57)【特許請求の範囲】
【請求項１】
ピーク位置が検出される信号が一方の入端子に入力される２入力増幅器と、
該増幅器の出力がベースに入力され、コレクタが正電源に接続され、エミッタがピーク記憶用容量を介して接地された第１のＮＰＮトランジスタと、
ベースが第１のトランジスタのエミッタに接続され、コレクタが抵抗を介して第４のトランジスタのベースに接続され、エミッタが第４のトランジスタのコレクタに接続された第２のＮＰＮトランジスタと、
ベースが定電圧源に接続され、エミッタが抵抗を介して接地されて定電流源を構成する第３のＮＰＮトランジスタと、
エミッタを正電源に接続し、コレクタが第３のトランジスタのコレクタに接続された第４のＰＮＰトランジスタトランジスタから構成され、
第３のＮＰＮトランジスタのコレクタを出力とし、かつ第３のＮＰＮトランジスタのコレクタが前記２入力増幅器の他方の入力に接続されたピーク値検出回路。
【請求項２】
ピーク位置が検出される信号が一方の入端子に入力される２入力増幅器と、
該増幅器の出力がベースに入力され、エミッタがピーク値記憶用容量を介して正電源に接続され、コレクタが接地された第１のＰＮＰトランジスタと、
ベースが第１のトランジスタのエミッタに接続され、コレクタが抵抗を介して第４のトランジスタのベースに接続され、エミッタが正電源に接続された第２のＰＮＰトランジスタと、
ベースが定電圧源に接続され、エミッタが抵抗を介して正電源に接続され、コレクタが第４のトランジスタのコレクタに接続されて定電流源を構成する第３のＰＮＰトランジスタと、
エミッタが接地され、コレクタが第３のトランジスタのコレクタに接続された第４のＮＰＮトランジスタトランジスタから構成され、
第３のＰＮＰトランジスタのコレクタを出力とし、かつ第３のＰＮＰトランジスタのコレクタが前記２入力増幅器の他方の入力に接続されたピーク値検出回路。
【請求項３】
請求項１または請求項２に記載のピーク値検出回路に多段に接続された２入力を有する増幅器からなるバースト信号増幅器であって、
バースト信号が前記ピーク検出回路と前記増幅器のバースト信号入力に接続され、前記ピーク検出回路の出力を基準電圧として前記増幅器の基準電圧入力に入力し、この基準信号を基準として前記バースト信号を増幅するバースト信号増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速充電が可能で、長い保持時間を実現するバイポーラトランジスタを用いたピーク値検出回路に関する。本発明は、特に、光加入者系システムで有望視されているＰＤＳ（Ｐａｓｓｉｖｅ  Ｄｏｕｂｌｅ  Ｓｔａｒ）構成の光伝送系でのバースト伝送の受信回路に適するピーク値検出回路およびこのピーク値検出回路を用いたバースト信号増幅器に関する。
【０００２】
【従来の技術】
光加入者系でのバースト伝送では、それぞれのバースト信号の振幅を検出してその結果を元に信号の識別レベルを決める必要がある。この場合、バースト信号が入力されてから速やかにピーク値を検出する必要と、バースト中の０レベルが連続する区間ではピーク値を保持すると言う相反する特性を両立させる必要がある。
【０００３】
従来の充電回路を有するピーク値検出回路を図６に示す。このピーク値検出回路は、信号入力端子１０と、演算増幅器１１と、ピーク値記憶用容量１２と、第１のＮＰＮトランジスタ１３と、第２のＮＰＮトランジスタ１４と、第３のＮＰＮトランジスタ１５と、抵抗１７と、定電圧源１９と、正電源端子２０と、出力端子２１とから構成されている。
【０００４】
信号入力端子１０は、演算増幅器１１を介して第１のトランジスタ１３のベースに接続される。第１のトランジスタ１３のコレクタは正電源端子２０に接続され、エミッタはピーク値記憶用容量１２の一端および第２のトランジスタ１４のベースに接続される。ピーク値記憶用容量１２の他端は接地されている。
第２のトランジスタ１４のコレクタは正電源端子２０に接続され、エミッタは出力端子２１と、第３のトランジスタ１５のコレクタと、演算増幅器１１の基準電圧入力端子に接続されている。
第３のトランジスタ１５のベースは定電圧源１９に接続され、エミッタは抵抗１７を介して接地されている。
【０００５】
第１のトランジスタ１３のベースに入力された信号のピーク値を第１のトランジスタ１３のエミッタに接続されたピーク値記憶用容量１２を充電することで検出する。この検出値を後段に伝えるためのバッファとして第２のトランジスタ１４のベースが第１のトランジスタ１３のエミッタに接続されている。
【０００６】
この時、第２のトランジスタ１４のベースには、第２のトランジスタ１４のコレクタ電流Ｉｃ２の１／ｈｆｅ（ｈｆｅは第２のトランジスタ１４の電流増幅率）倍だけベース電流Ｉｂ２が流れる。そのため、ピーク値記憶用容量１２の電荷が失われ第１のトランジスタ１３のエミッタ端子電圧が低下する。
すなわち、ピーク値記憶用容量１２に保持されたピーク電位の保持時間が第２のトランジスタ１４のベース電流で制限される。
【０００７】
【発明が解決しようとする課題】
すなわち、従来回路では、高速充電を実現するためにピーク値記憶用容量１２を小さくすると、第２のトランジスタ１４のベース電流により保持時間が短くなり、０レベルの信号が続く期間では、バースト信号の識別レベルが変化し、感度劣化につながると言う問題を有している。また、ピーク値記憶用容量１２を大きくすると、保持時間は長くなるが、充電速度が遅くなると言う問題を有している。
【０００８】
本発明は、バースト信号受信回路におけるピーク値検出回路において、ピーク値検出回路の充電回路の充電速度を高めて識別レベルを早く検出するとともに、バッファのベース電流による充電電圧の低下を小さく例えば１０ｍＶ以下に保持するようにして検出電圧保持時間を長くし、識別レベルの低下を低く抑え、受信回路の感度の劣化を防ぐことを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記課題を解決するために、ピーク値検出回路において、ピーク値記憶用容量からの電荷流出を防ぐ回路を追加する。このことにより、ピーク値記憶用容量を小さくして高速充電を図っても必要な保持時間を確保できる。
【００１０】
【発明の実施の形態】
本発明の第１の実施の形態を図１を用いて詳細に説明する。
図１は、本発明にかかるピーク値検出回路の回路構成を示すブロック図である。本発明にかかるピーク値検出回路１は、信号入力端子１０と、演算増幅器１１と、ピーク値記憶用容量１２と、第１のトランジスタ１３と、第２のトランジスタ１４と、第３のトランジスタ１５と、第４のトランジスタ１６と、抵抗１７と、抵抗１８と、定電圧源１９と、正電源端子２０と、出力端子２１とから構成されている。
【００１１】
第１のトランジスタ１３と、第２のトランジスタ１４と、第３のトランジスタ１５は、いずれもＮＰＮトランジスタを用いている。第４のトランジスタ１６は、ＰＮＰトランジスタを用いている。
【００１２】
信号入力端子１０は、演算増幅器１１を介して第１のトランジスタ１３のベースに接続される。第１のトランジスタ１３のコレクタは正電源端子２０を介して正電源に接続され、エミッタはピーク値記憶用容量１２の一端および第２のトランジスタ１４のベースに接続される。ピーク値記憶用容量１２の他端は接地されている。
第２のトランジスタ１４のコレクタは第４のトランジスタ１６のベースに抵抗１８を介して接続され、エミッタは出力端子２１および第３のトランジスタ１５のコレクタおよび第４のトランジスタ１６のコレクタならびに演算増幅器１１の基準電圧入力端子に接続されている。
第３のトランジスタ１５のベースが定電圧源１９に接続され、エミッタが抵抗１７を介して負電源に接続（接地）されて、定電流源として動作する。
第４のトランジスタ１６のエミッタは正電源端子２０を介して正電源に接続されている。
【００１３】
このような構成のピーク値検出回路１において、ピーク値記憶用容量１２は、第１のトランジスタ１３のベースに入力された入力信号のピーク値に比例した値に充電される。ピーク値記憶用容量１２の充電電圧信号は、第２のトランジスタ１４、第３のトランジスタ１５、第４のトランジスタ１６で構成したバッファを介して後段に伝えられる。
ここで、第２のトランジスタ１４および第３のトランジスタ１５にはＮＰＮ型トランジスタが用いられ、第４のトランジスタ１６にはＰＮＰ型トランジスタが用いられる。これらのトランジスタは、いわゆるダーリントン接続とされ、バッファを構成している。
【００１４】
この実施の形態では、高周波域での回路の動作の安定性を確保するため、第２のトランジスタ１４のコレクタと第４のトランジスタ１６のベースに抵抗１８を挿入している。
第４のトランジスタ１６をバッファとして動作させるためには、一定値以上のコレクタ電流Ｉｃ４が必要である。この第４のトランジスタ１６のコレクタ電流Ｉｃ４と第２のトランジスタ１４のベース電流Ｉｂ２とは、第４のトランジスタ１６の電流増幅率ｈｆｅ４と、第２のトランジスタ１４の電流増幅率ｈｆｅ２を用いて下記の関係式で表される。
【００１５】
Ｉｃ４  ＝  Ｉｂ２  ×  ｈｆｅ２  ×  ｈｆｅ４
【００１６】
すなわち、第２のトランジスタのベース電流Ｉｂ２は、第４のトランジスタのコレクタ電流Ｉｃ４に比べ１／（  ｈｆｅ２  ×  ｈｆｅ４  ）だけ小さくすることができる。このため、ピーク値記憶用容量１２から第２のトランジスタ１４のベースに流出する電荷は少なくなり、ピーク回路の保持時間を延ばすことが可能となる。
【００１７】
図２に、各部の波形を示す。
図において、入力信号波形の最初の１６ビット（３２０ｎｓｅｃ）は、ピーク値検出用タイミング情報としてのトレーニング信号であり、続くフレーム同期信号とデータ信号とでバースト信号が構成されている。バースト信号は、例えば３μｓｅｃ〜３０μｓｅｃの長さを持っている。
上記回路は、第１のトランジスタ１３のエミッタ電流Ｉｅ１がピーク値記憶用容量１２を充電する。演算増幅器１１の２つの入力端子に加えられる電圧の内、入力信号側の電圧が高いレベルであると、演算増幅器１１は出力は高いレベルにあり、第１のトランジスタ１３は導通してピーク値記憶用容量１２が充電される。充電が進行してピーク値記憶用容量１２の電位が高くなると、第２のトランジスタ１４のエミッタ電位も高くなる。
【００１８】
第２のトランジスタ１４のエミッタ電位は演算増幅器１１の他方の入力端子に帰還されているので、第２のトランジスタ１４のエミッタ電位が入力信号のピーク値に達すると、演算増幅器１１の出力は低レベルに落ち、それ以上ピーク値記憶用容量１２への充電が行われなくなる。
したがって、第２のトランジスタ１４のエミッタには入力信号のピーク値が得られることになる。
【００１９】
図３は、増幅器１１を具体的な回路構成で示したピーク値検出回路の回路図である。増幅器１１は、ＮＰＮトランジスタ１１１，１１２，１１３と、ＰＮＰトランジスタ１１４，１１５と、抵抗１１６が、図示のように接続されて構成される。
この回路において、充電時間および放電量をシミュレーションした。その結果、入力信号振幅８００ｍＶの場合、充電時間は３００ｎｓｅｃとなり、放電量は１．３μｓｅｃで８．３８μＶと良好な特性を得ることができた。
【００２０】
図４は、本発明にかかるピーク値検出回路の第２の実施の形態を示し、第１のトランジスタのエミッタと正電源との間にピーク値記憶用容量を入れたピーク値検出回路の構成を示している。
このピーク値検出回路１’は、信号入力端子１０と、演算増幅器１１と、ピーク値記憶用容量１２と、第１のトランジスタ１３´と、第２のトランジスタ１４´と、第３のトランジスタ１５´と、第４のトランジスタ１６´と、抵抗１７´と、抵抗１８´と、定電圧源１９と、正電源端子２０と、出力端子２１とから構成されている。
【００２１】
第１のトランジスタ１３´と、第２のトランジスタ１４´と、第３のトランジスタ１５´は、いずれもＰＮＰ型トランジスタを用いている。第４のトランジスタ１６´は、ＮＰＮ型トランジスタを用いている。
【００２２】
信号入力端子１０は、演算増幅器１１を介して第１のトランジスタ１３´のベースに接続される。第１のトランジスタ１３´のコレクタは接地され、エミッタはピーク値記憶用容量１２の一端および第２のトランジスタ１４´のベースに接続される。ピーク値記憶用容量１２の他端は正電源端子２０を介して正電源に接続されている。
第２のトランジスタ１４´のコレクタは、第４のトランジスタ１６´のベースに抵抗１８´を介して接続され、エミッタは、正電源端子２０を介して正電源に接続されている。
第３のトランジスタ１５´のベースは定電圧源１９に接続され、エミッタは、抵抗１７´を介して正電源端子２０に接続されている。
第４のトランジスタ１６´のエミッタは、負電源に接続（接地）され、コレクタは、出力端子２１および第３のトランジスタ１５´のコレクタならびに演算増幅器１１の基準電圧入力端子に接続されている。
【００２３】
このピーク値検出回路の機能は、図１に示した第１の実施の形態の回路と同様であるが、入力信号のボトムレベルの検出が可能となっており、バースト信号の基底レベルの検出、あるいは逆相信号のピーク値検出が可能である。
通常の回路では、温度変動や電源電圧変化などによって回路の直流電位の変動が起こり、上で述べたピーク値検出出力と信号判定を行う部分との間に電位差が生じ、識別誤りを起こすおそれがあるが、図４に示すピーク値検出回路を用いることによって、直流電位の変動を検出することが可能となり、直流電位の変動を補正して識別誤りを防ぐことが可能となる。
また、入力信号のレベルが低い場合は、ピーク値検出誤差が大きくなるおそれがあるが、両相信号のピーク値を検出することによって、より精度の高い信号識別レベルを得ることが可能となる。
【００２４】
上記各実施の形態に示されるピーク値検出回路を用いたバースト信号増幅器の構成を図５を用いて説明する。
このバースト信号増幅器は、図１に示したピーク値検出回路１と、２入力増幅器１０３とから構成され、前置増幅器１０２を介してフォトダイオード１０１の出力が入力される。フォトダイオード１０１には、ＰＤＳ構成の光伝送系からのバースト光信号が入力される。前置増幅器１０２は、該フォトダイオード１０２からの電流出力を電圧信号に変換して、ピーク値検出回路１および増幅器１０３へ入力する。
ピーク値検出回路１は、図１に示した回路と同様の構成を有しており、演算増幅器１１に入力されたバースト信号のピーク値を検出して、基準電圧を作り、増幅器１０３の基準電圧入力へ出力する。増幅器１０３は、ピーク値検出回路１２からの出力を基準電圧として、入力されたバースト信号が“０”であるか“１”であるかを判定して、所定の振幅に増幅した２値信号を出力する。
【００２５】
このように、増幅されるバースト入力信号がピーク値検出回路１の増幅器１１の一方の端子に入力され、この増幅器１１の出力を用いて入力されたバースト信号のピーク値に比例した基準電圧を作り、その電圧を基準電圧として前記バースト入力信号を増幅する次段の増幅器に出力しているので、この次段増幅器では、バースト信号のレベルにあった基準電圧を設定することができ、バースト信号ごとにレベルの差が存在しても、それぞれのバーストに対して正確な増幅を行うことができる。
【００２６】
【発明の効果】
上記構成になるピーク値検出回路を用いることによって、ピーク値検出回路の高速充電特性と保持時間を延ばすことの両立が可能となる。
【図面の簡単な説明】
【図１】本発明にかかるピーク値検出回路の構成を示す回路図。
【図２】本発明にかかるピーク値検出回路の各部波形を示す図。
【図３】図１に示したピーク値検出回路の増幅器の詳細を示す回路図。
【図４】本発明の別の実施の形態にかかるピーク値検出回路の構成を示す回路図。
【図５】本発明にかかるピーク値検出回路を用いたバースト信号増幅器の回路構成を示すブロック図。
【図６】従来のピーク値検出回路の構成を示す回路図。
【符号の説明】
１  ピーク値検出回路
１０  信号入力端子
１１  ２入力増幅器
１２  ピーク値記憶用容量
１３  第１のトランジスタ（ＮＰＮ）
１３´  第１のトランジスタ（ＰＮＰ）
１４  第２のトランジスタ（ＮＰＮ）
１４´  第２のトランジスタ（ＰＮＰ）
１５  第３のトランジスタ（ＮＰＮ）
１５´  第３のトランジスタ（ＰＮＰ）
１６  第４のトランジスタ（ＰＮＰ）
１６´  第４のトランジスタ（ＮＰＮ）
１７，１７´，１８，１８´  抵抗
１９  定電圧源
２０  正電源端子
２１  出力端子
１０１  フォトダイオード
１０２  前置増幅器
１０３  ２入力増幅器
【図１】
0003548399.tif 000002
【図２】
0003548399.tif 000003
【図３】
0003548399.tif 000004
【図４】
0003548399.tif 000005
【図５】
0003548399.tif 000006
【図６】
0003548399.tif 000007