【事件の表示】
　特願２００３−　　　３２０「有機エレクトロルミネッセンスディスプレイ装置」拒絶査定不服審判事件〔平成１５年　８月２２日出願公開、特開２００３−２３４１８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は平成９年８月８日に出願された特願平９−２１４７２４号の一部を特許法第４４条第１項の規定により新たな特許出願としたものであって、平成１９年７月３０日付けで拒絶理由が通知され、同年１０月９日付けで意見書及び手続補正書が提出され、同年１２月１３日付けで拒絶理由（いわゆる「最後の拒絶理由通知」である。）が通知され、平成２０年２月１８日付けで意見書が提出されたが、同年３月１２日付けで拒絶査定がなされたため、これを不服として同年４月１７日付けで本件審判請求がなされたものである。
　そして、当審においてこれを審理した結果、平成２０年１０月２３日付けで拒絶理由（いわゆる「最後の拒絶理由通知」である。）を通知したところ、同年１２月２６日付けで意見書が提出されるとともに、同日付けで明細書について手続補正（以下、「本件補正」という。）がなされたものである。
　
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２０年１２月２６日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、平成１９年１０月９日付けの手続補正により補正された明細書の特許請求の範囲についての
　
「【請求項１】　ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイ部を備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記半導体基体の画素アレイの周辺部の多結晶シリコン層において前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を形成してなり、前記トランジスタが形成されている多結晶シリコン層を有する前記基体とは反対側の面から発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
の記載を、
　
「【請求項１】　ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイを備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記半導体基体の画素アレイの周辺部の多結晶シリコン層において前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を形成し、前記画素アレイの有機エレクトロルミネッセンス素子を構成する有機膜層は前記駆動集積回路をマスクして形成され、前記画素アレイと前記駆動集積回路との全面に保護膜を備えてなり、　前記トランジスタが形成されている多結晶シリコン層を有する前記基体とは反対側の面から前記保護膜を介して発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
と補正するものである。
　
２　本件補正の適否の検討
（１）目的要件についての検討
　本件補正が、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下、単に「特許法第１７条の２第４項」という。）に規定する要件を満たすか否かを検討する。
　本件補正は、（ア）本件補正前の旧請求項１の「有機エレクトロルミネッセンス素子」について、前記「有機エレクトロルミネッセンス素子を構成する有機膜層」が「前記駆動集積回路をマスクして形成され」たものであると補正するとともに、（イ）本件補正前の旧請求項１の「有機エレクトロルミネッセンスディスプレイ装置」が「前記画素アレイと前記駆動集積回路との全面に保護膜を備え」、「前記保護膜を介して発光する」と補正するものである。
　しかし、本件補正前の旧請求項１には前記「保護膜」が記載されていないから、本件補正のうち上記（イ）を目的とする補正は、「請求項に記載した発明を特定するために必要な事項を限定するもの」（特許法第１７条の２第４項第２号かっこ書き）に該当しない。また、平成２０年１２月２６日付けの意見書において、請求人は、前記「保護膜」によって水分の浸入を阻止することができるという効果を主張しているところ、前記「保護膜」を備えた本件補正後の請求項１に係る発明の「有機エレクトロルミネッセンスディスプレイ装置」は水分の浸入を阻止するという課題を解決できるのに対し、前記「保護膜」を備えていない本件補正前の旧請求項１に係る発明の「有機エレクトロルミネッセンスディスプレイ装置」は前記課題を解決できないから、本件補正のうち上記（イ）を目的とする補正は、「その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の」「解決しようとする課題が同一であるもの」（同号かっこ書き）にも該当しない。したがって、本件補正の目的は、特許法第１７条の２第４項第２号に掲げる「特許請求の範囲の減縮」を目的とする補正に該当しない。
　さらに、本件補正の目的は、特許法第１７条の２第４項第１号に掲げる「請求項の削除」、同項第３号に掲げる「誤記の訂正」、同項第４号に掲げる「明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」のいずれにも該当しないことは明らかである。
　以上のとおりであるから、本件補正は、特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
（２）独立特許要件についての検討
　上記第２の２（１）で検討したとおり、本件補正は特許法第１７条の２第４項の規定に違反するので却下されるべきものであるが、仮に、本件補正が同項第２号に掲げる「特許請求の範囲の減縮」を目的とする補正に該当するとして、本件補正が平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下、単に「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項に規定する要件を満たすか否か、すなわち、本件補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるか否かを検討する。
　
ア　本願補正発明の認定
　本件補正後の明細書の特許請求の範囲における請求項１には「前記半導体基体」という記載が存在するが、「前記半導体基体」という記載より前に「半導体基体」という記載は存在しない。しかし、本件補正後の明細書の特許請求の範囲における請求項１には、「ガラス基板上に多結晶シリコン層を形成した半導体基板」及び「前記多結晶シリコン層に形成されたトランジスタ」という記載が存在するから、本件補正後の明細書の特許請求の範囲における請求項１の「前記半導体基体」、「前記基体」は、それぞれ、「前記半導体基板」、「前記基板」の明らかな誤記であると認める。
　したがって、本願補正発明は、本件補正により補正された明細書の特許請求の範囲の記載からみて、次のとおりのものと認める。
　
「ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイを備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記半導体基板の画素アレイの周辺部の多結晶シリコン層において前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を形成し、前記画素アレイの有機エレクトロルミネッセンス素子を構成する有機膜層は前記駆動集積回路をマスクして形成され、前記画素アレイと前記駆動集積回路との全面に保護膜を備えてなり、　前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から前記保護膜を介して発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
イ　引用刊行物の記載事項
　当審で通知した拒絶理由に引用され、本願の出願前に頒布された刊行物である欧州特許出願公開第７１７４３９号明細書（以下、「引用例１」という。）には、以下の（ア）ないし（イ）の記載が図面とともにある（なお、訳文は当審による訳文である。）。
　
（ア）「Figure 1 shows the schematic of an active matrix 4-terminal TFT-EL display device. Each pixel element includes two TFTs, a storage capacitor and an EL element. The major feature of the 4-terminal scheme is the ability to decouple the addressing signal from the EL excitation signal. The EL element isselected via the logic TFT (T1) and the excitation power to the EL element is controlled by the power TFT (T2). The storage capacitor enables the excitation power to an addressed EL element to stay on once it is selected. Thus, the circuit provides a memory that allows the EL element to operate at a duty cycle close to 100%, regardless of the time allotted for addressing.
　The construction of the electroluminescent device of the present invention is illustrated in Figures 2 and 3. The substrate of this device is an insulating and preferably transparent material such as quartz or a low temperature glass. The term transparent, as it is used in the present disclosure, means that the component transmits sufficient light for practical use in a display device. For example, components transmitting 50% or more of light in a desired frequency range are considered transparent. The term low temperature glass refers to glasses that melt or warp at temperatures above about 600℃.
　In the TFT-EL device illustrated in Figure 2, TFT1 is the logic transistor with the source bus (column electrode) as the data line and the gate bus (row electrode) as the gate line. TFT2 is the EL power transistor in series with the EL element. The gate line of TFT2 is connected to the drain of TFT1. The storage capacitor is in series with TFT1. The anode of the EL element is connected to the drain of TFT2.
　The construction of the TFT-EL of Figure 2 is shown in cross-sectional view in Figures 3-9. The cross-sectional views shown in Figures 3-8 are taken along section line A-A' in Figure 2. The cross-sectional view in Figure 9 is taken along line B-B' in Figure 2.
　In the first processing step, a polysilicon layer is deposited over a transparent, insulating substrate and the polysilicon layer is patterned into an island (see Fig. 4) by photolithography. The substrate may be crystalline material such as quartz, but preferably is a less expensive material such as low temperature glass. When a glass substrate is utilized, it is preferable that the entire fabrication of the TFT-EL be carried out at low processing temperatures to prevent melting or warping of the glass and to prevent out-diffusion of dopants into the active region. Thus, for glass substrates, all fabrication steps should be conducted below 1000℃ and preferably below 600℃.
　Next, an insulating gate material 42 is deposited over the polysilicon island and over the surface of the insulating substrate. Insulating material is preferably silicon dioxide that is deposited by a chemical vapor deposition (CVD) technique such as plasma enhanced CVD (PECVD) or low pressure CVD (LPCVD). Preferably, the gate oxide insulating layer is about 1000Å in thickness.
　In the next step, a layer of silicon 44 is deposited over the gate insulator layer and patterned by photolithography over the polysilicon island such that after ion implantation, source and drain regions are formed in the polysilicon island. The gate electrode material is preferably polysilicon formed from amorphous silicon. Ion implantation is conducted with N-type dopants, preferably arsenic. The polysilicon gate electrode also serves as the bottom electrode of the capacitor (see Fig. 9).
　In a preferred embodiment of the present invention, the thin film transistors do not utilize a double gate structure. Thus manufacturing is made less complex and less expensive.
　A gate bus 46 is applied and patterned on the insulating layer. The gate bus is preferably a metal silicide such as tungsten silicide (WSi2).
　In the next step, an insulating layer, preferably silicon dioxide, 52 is applied over the entire surface of the device.
　Contact holes 54 and 56 are cut in the second insulating layer (see Fig. 5) and electrode materials are applied to form contacts with the thin-film-transistors (see Figs. 6 and 7). The electrode material 62 attached to the source region of TFT2 also forms the top electrode of the capacitor (see Fig. 9). A source bus and ground bus are also formed over the second insulating layer (see Fig. 2). In contact with the drain region of TFT2 is a transparent electrode material 72, preferably ITO, which serves as the anode for the organic electroluminescent material.
　In the next step, a passivating layer 74 of an insulating material, preferably silicon dioxide, is deposited over the surface of the device. The passivation layer is etched from the ITO anode leaving a tapered edge 76 which serves to improve the adhesion of the subsequently applied organic electroluminescent layer. A tapered edge is necessary to produce reliable devices because the present invention utilizes relatively thin organic EL layers, typically 150 to 200 nm thick. The passivation layer is typically about 0.5 to about 1micron thick. Thus, if the edge of the passivation layer forms a perpendicular or sharp angle with respect to the anode layer, defects are likely to occur due to discontinuities in the organic EL layer. To prevent defects the passivation layer should have a tapered edge. Preferably the passivation layer is tapered at an angle of 10 to 30 degrees with respect to the anode layer.
　The organic electroluminescent layer 82 is then deposited over the passivation layer and the EL anode layer.」（公報第５頁第９行〜第６頁第３行）
　
「図１はアクティブマトリクス４端子ＴＦＴ−ＥＬデバイスの概略図を示す。各画素の素子は２つのＴＦＴと蓄積容量とＥＬ素子とを含む。４端子方式の主な特徴はＥＬ励起信号からアドレッシング信号を分離する能力である。ＥＬ素子は論理ＴＦＴ（Ｔ１）を介して選択され、ＥＬ素子に対する励起電力は電力ＴＦＴ（Ｔ２）により制御される。蓄積容量は、アドレスされたＥＬ素子が選択されると、前記アドレスされたＥＬ素子への励起電力をオンのままにすることを可能にする。このように、アドレッシングに対して割り当てられた時間にかかわらず、ＥＬ素子が１００％に近いデューティサイクルで動作できるように、回路はメモリーを供給する。
　本発明のエレクトロルミネッセンスデバイスの構造は図２及び３に示される。このデバイスの基板は絶縁性で、好ましくは、石英または低温度ガラスのような透明材料である。本開示で用いられる透明という用語は、表示デバイスで実際的な使用に対して充分な光を透過する部品を意味する。例えば、所望の周波数範囲で５０％以上の光を透過する部品は透明と考えられる。低温度ガラスという用語は約６００℃以上の温度で溶融または歪むガラスをいう。
　図２に示されるＴＦＴ−ＥＬデバイスでは、ＴＦＴ１は、データ線としてソースバス（列電極）を、ゲート線としてゲートバス（行電極）を有する論理トランジスタである。ＴＦＴ２はＥＬ素子と直列のＥＬ電力トランジスタである。ＴＦＴ２のゲート線は、ＴＦＴ１のドレインに接続される。蓄積容量はＴＦＴ１と直列である。ＥＬ素子の陽極はＴＦＴ２のドレインに接続される。
　図２のＴＦＴ−ＥＬの構成は、図３〜９の断面図に示される。図３〜８に示される断面図は、図２の線Ａ−Ａ’に沿ったものである。図９に示される断面図は、図２の線Ｂ−Ｂ’に沿ったものである。
　第一のプロセス段階では、透明な絶縁基板上にポリシリコン層が堆積され、このポリシリコン層はフォトリソグラフィにより島状にパターン化される（図４を参照）。基板は石英のような結晶材料でもよいが、好ましくは低温度ガラスのようなより高価でない材料である。ガラス基板が用いられるときには、ＴＦＴ−ＥＬの製造全体がガラスの溶融または歪みを回避するとともに能動領域にドーパントが外拡散するのを回避するために、低いプロセス温度で実施されることが好ましい。このように、ガラス基板に対して、全ての製造段階は１０００℃以下、好ましくは６００℃以下でなされなければならない。
　次に、絶縁ゲート材料４２がポリシリコンの島上及び絶縁基板の表面上に堆積される。絶縁材料は、好ましくは、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）又は低圧ＣＶＤ（ＬＰＣＶＤ）のような化学蒸着（ＣＶＤ）により堆積された二酸化シリコンである。好ましくは、ゲート酸化物絶縁層は約１０００Åの厚さである。
　次の段階では、シリコン４４の層がゲート絶縁層上に堆積され、このシリコン４４の層は、イオン注入後にソース領域及びドレイン領域がポリシリコンの島内に形成されるように、ポリシリコンの島上にフォトリソグラフィによりパターン化される。ゲート電極材料は、好ましくは、アモルファスシリコンから形成されたポリシリコンである。イオン注入は、好ましくは砒素であるＮ型ドーパントで行われる。ポリシリコンゲート電極は、容量の底部電極としても供される（図９を参照）。
  本発明の好ましい実施例では、薄膜トランジスタは二重ゲート構造を用いていない。したがって、製造は、より複雑でなく、より高価でない。
  ゲートバス４６は絶縁層上に設けられて、パターン化される。ゲートバスは好ましくはタングステンシリサイド（ＷＳｉ２）のような金属シリサイドである。
　次の段階では、好ましくは二酸化シリコンである絶縁層５２が、デバイスの表面全体に設けられる。
　コンタクトホール５４及び５６が第二の絶縁層内に形成され（図５を参照）、電極材料は薄膜トランジスタとのコンタクトを形成するよう設けられる（図６、７を参照）。ＴＦＴ２のソース領域に付着された電極材料６２は、容量の上面電極も形成する（図９を参照）。ソースバス及び接地バスもまた、第二の絶縁層上に形成される（図２を参照）。好ましくはＩＴＯである透明電極材料７２は、ＴＦＴ２のドレイン領域と接触し、この透明電極材料７２は有機エレクトロルミネッセンス材料に対して陽極として供される。
　次の段階では、好ましくは二酸化シリコンである絶縁材料のパッシベーション層７４が、デバイスの表面上に堆積される。パッシベーション層はＩＴＯ陽極からエッチングされて、続いて設けられる有機エレクトロルミネッセンス層の接着を改善するように供されるテーパが付された端部７６が残る。本発明は典型的には１５０から２００ｎｍの厚さの比較的薄い有機ＥＬ層を用いているから、テーパが付された端部は、信頼性のあるデバイスを製造するために必要である。パッシベーション層は、典型的には約０．５から約１ミクロン厚である。すると、もし、パッシベーション層の端部が陽極層に対して垂直又は鋭角を形成すると、有機ＥＬ層における不連続により欠陥が発生しやすい。欠陥を防止するために、パッシベーション層の端部にはテーパが付されるべきである。好ましくは、パッシベーション層は、陽極層に対して１０から３０度の角度でテーパを付けられる。
　その後、有機エレクトロルミネッセンス層８２はパッシベーション層上及びＥＬ陽極層上に堆積される。」
　
（イ）「In the next processing step, the EL cathode 84 is deposited over the surface of the device. The EL cathode may be any electronically conducting material, however it is preferable that the EL cathode be made of a material having a work function of less than 4eV (see Tang et al. U.S. Pat. No. 4,885,211). Low work function metals are preferred for the cathode since they readily release electrons into the electron transporting layer. The lowest work function metals are the alkali metals; however, their instability in air render their use impractical in some situations. The cathode material is typically deposited by physical vapor deposition, but other suitable deposition techniques are applicable. A particularly desirable material for the EL cathode has been found to be a 10:1 (atomic ratio) magnesium:silver alloy. Preferably, the cathode is applied as a continuous layer over the entire surface of the display panel. In another embodiment, the EL cathode is a bilayer composed of a lower layer of a low work function metal adjacent to the organic electron injecting and transporting zone and, overlying the low work function metal, a protecting layer that protects the low work function metal from oxygen and humidity. Optionally, a passivation layer may be applied over the EL cathode layer.
　Typically, the anode material is transparent and the cathode material opaque so that light is transmitted through the anode material. However, in an alternative embodiment, light is emitted through the cathode rather than the anode. In this case the cathode must be light transmissive and the anode may be opaque.」（公報第８頁第２５〜３８行）
　
「次のプロセス段階では、ＥＬ陰極８４がデバイスの表面上に堆積される。ＥＬ陰極はどのような導電性の材料でも良いが、好ましくは４ｅＶ未満の仕事関数を有する材料からなる（Ｔａｎｇ等の米国特許第４，８８５，２１１号を参照）。低い仕事関数の金属は電子輸送層に容易に電子を放出するので、陰極には低い仕事関数の金属が好ましい。最も低い仕事関数の金属はアルカリ金属であるが、アルカリ金属は空気中で不安定であるため、アルカリ金属の使用はある状況下では実用的でない。陰極材料は典型的には物理蒸着により堆積されるが、他の適切な堆積技術も適用可能である。ＥＬ陰極に対して特に好ましい材料は、１０：１（原子比）マグネシウム：銀合金であることが見いだされた。好ましくは陰極は表示パネルの全表面にわたる連続層として適用される。他の実施例では、ＥＬ陰極は、有機電子注入及び輸送帯に隣接した低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる。選択的に、ＥＬ陰極層上にパシベーション層を設けることもできる。
　典型的には陽極材料は透明であり、陰極材料は不透明であり、それにより光は陽極材料を通して透過する。しかしながら、代替実施例では、光は陽極よりもむしろ陰極を通して放射される。この場合には陰極は光透過性であり、陽極は不透明である。」
　
ウ　引用例１記載の発明の認定
　引用例１の上記記載事項（イ）の「典型的には…」からは始まる段落（公報第８頁第３６〜３８行）に記載された「光」が、有機ＥＬ層から発光する光であることは明らかである。
　したがって、引用例１の上記記載事項（ア）ないし（イ）から、引用例１には次のような発明が記載されていると認めることができる。
　
「各画素に２つの薄膜トランジスタと蓄積容量と有機ＥＬ素子とを含むアクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイスにおいて、
前記薄膜トランジスタは、データ線としてソースバス（列電極）を、ゲート線としてゲートバス（行電極）を有する論理薄膜トランジスタと、前記有機ＥＬ素子と直列の電力薄膜トランジスタであり、
前記薄膜トランジスタは、低温度ガラス基板上に堆積されたポリシリコン層に形成され、
前記有機ＥＬ素子は、前記ポリシリコン層が堆積された前記低温度ガラス基板上に形成され、
前記有機ＥＬ素子は、不透明な陽極と、前記不透明な陽極上に形成された有機ＥＬ層と、前記有機ＥＬ層上に形成された透明な陰極とを有し、
前記有機ＥＬ層から発光する光が前記透明な陰極を通して放射され、
前記陰極は、低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる、
アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス。」（以下、「引用発明１」という。）
　
エ　本願補正発明と引用発明１の一致点及び相違点の認定
（ア）引用発明１の「低温度ガラス基板」、「ポリシリコン層」は、それぞれ、本願補正発明の「ガラス基板」、「多結晶シリコン層」に相当する。
　したがって、引用発明１の「ポリシリコン層が堆積された」「低温度ガラス基板」は、本願補正発明の「ガラス基板上に多結晶シリコン層を形成した半導体基板」に相当する。
　
（イ）引用発明１の「有機ＥＬ素子」は、本願補正発明の「有機エレクトロルミネッセンス素子」に相当する。
　したがって、引用発明１の「前記ポリシリコン層が堆積された前記低温度ガラス基板上に形成され」た「有機ＥＬ素子」は、本願補正発明の「前記該半導体基板上に形成された有機エレクトロルミネッセンス素子」に相当する。
　
（ウ）引用発明１の「低温度ガラス基板上に堆積されたポリシリコン層に形成され」た「薄膜トランジスタ」は、本願補正発明の「前記多結晶シリコン層に形成されたトランジスタ」に相当する。
　そして、引用発明１の「アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス」は、「各画素」に「薄膜トランジスタ」と「有機ＥＬ素子」とを含むものであるから、引用発明１の「薄膜トランジスタ」が「各画素」の「有機ＥＬ素子」毎に形成されたものであることは明らかである。
　したがって、引用発明１の「各画素」の「有機ＥＬ素子」毎に「低温度ガラス基板上に堆積されたポリシリコン層に形成され」た「薄膜トランジスタ」は、本願補正発明の「該素子毎に前記多結晶シリコン層に形成されたトランジスタ」に相当する。
　
（エ）引用発明１の「有機ＥＬ表示デバイス」は「アクティブマトリクス」型の「表示デバイス」であるから、引用発明１の「各画素」が「マトリクス」状、すなわち二次元アレイ状に配列されていることは明らかである。
　そして、引用発明１の「各画素」は「２つの薄膜トランジスタと」「有機ＥＬ素子とを含む」ものである。
　また、上記第２の２（２）エの（イ）及び（ウ）で述べたとおり、引用発明１の「有機ＥＬ素子」、「薄膜トランジスタ」は、それぞれ、本願補正発明の「有機エレクトロルミネッセンス素子」、「トランジスタ」に相当する。
　したがって、引用発明１の「マトリクス」状に配列された「２つの薄膜トランジスタと蓄積容量と有機ＥＬ素子とを含む」「各画素」は、本願補正発明の「有機エレクトロルミネッセンス素子と」「トランジスタとからなる画素アレイ」に相当する。
　
（オ）引用発明１の有機ＥＬデバイスは、「データ線」及び「ゲート線」を有する「アクティブマトリクス」型の「表示デバイス」である。そして、データ線及びゲート線を有するアクティブマトリクス型の表示デバイスが、表示制御信号を前記データ線及び前記ゲート線に供給するための駆動集積回路を有することは、本願出願時における技術常識である。また、ＥＬ表示装置の表示制御を行うために、ＥＬ表示装置が各画素のＥＬ素子を駆動する駆動集積回路を有することは、本願出願時における技術常識である（例えば、特開平３−２１６９９６号公報（全文、全図）、実願昭５９−２５４０２号（実開昭６０−１４００８８号）のマイクロフィルム（全文、全図）を参照。）。これら技術常識に照らすと、引用発明１の「アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス」が、表示制御を行うために、「有機ＥＬ素子」を駆動する駆動集積回路を有していることは明らかである。
　したがって、引用発明１の「アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス」が「有機ＥＬ素子」を駆動する駆動集積回路を有していることと、本願補正発明の「有機エレクトロルミネッセンスディスプレイ装置」において「前記半導体基板の画素アレイの周辺部の多結晶シリコン層において前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を形成」することとは、「有機エレクトロルミネッセンスディスプレイ装置」が「前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路」を備えている点で一致する。
　
（カ）引用発明１の「有機ＥＬ素子」を構成する「有機ＥＬ層」は、本願補正発明の「有機エレクトロルミネッセンス素子を構成する有機膜層」に相当する。
　
（キ）引用発明１の「アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス」は「各画素に」「有機ＥＬ素子」を含み、引用発明１の「有機ＥＬ素子」は「不透明な陽極と、前記不透明な陽極上に形成された有機ＥＬ層と、前記有機ＥＬ層上に形成された透明な陰極とを有し」、「前記陰極は、低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる」ものであるから、引用発明１の「アクティブマトリクス薄膜トランジスタ有機ＥＬ表示デバイス」は、「マトリクス」状に配列された「各画素」に「酸素及び湿度から保護するため」の「保護層」を備えていることは明らかである。
　そして、平成２０年１２月２６日付けの意見書における請求人の主張によれば、本願補正発明の「保護膜」の機能は、水分の浸入を阻止することであると認められる。
　したがって、引用発明１の「マトリクス」状に配列された「各画素」に「酸素及び湿度から保護するため」の「保護層」を備えていることと、本願補正発明の「前記画素アレイと前記駆動集積回路との全面に保護膜を備えて」いることとは、「前記画素アレイに保護膜を備えて」いる点で一致する。
　
（ク）引用発明１の「有機ＥＬ素子」は、「薄膜トランジスタ」が「形成され」た「ポリシリコン層が堆積された」「低温度ガラス基板上に形成され」、「前記有機ＥＬ素子は、不透明な陽極と、前記不透明な陽極上に形成された有機ＥＬ層と、前記有機ＥＬ層上に形成された透明な陰極とを有」するから、引用発明１の「透明な陰極」は「発光する」「有機ＥＬ層」に対し「低温度ガラス基板」とは反対側に位置している。そして、引用発明１の前記「陰極」は「低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる」ものである。すると、引用発明１の「低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる」「前記透明な陰極を通して」「前記有機ＥＬ層から発光する光が」「放射される」ことは、「前記有機ＥＬ層から発光する光」が「薄膜トランジスタ」が「形成され」た「ポリシリコン層が堆積された」「低温度ガラス基板」とは反対側の面から前記「保護層」を介して放射されることを意味することは明らかである。
　したがって、引用発明１の「低い仕事関数の金属からなる下側層と、前記低い仕事関数の金属を酸素及び湿度から保護するために前記低い仕事関数の金属を覆う保護層との二層からなる」「前記透明な陰極を通して」「前記有機ＥＬ層から発光する光が」「放射される」ことと、本願補正発明の「前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から前記保護膜を介して発光する」こととは、「前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から前記保護膜を介して発光する」点で一致する。
　
（ケ）すると、本願補正発明と引用発明１とは、
　
「ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイ部を備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記有機エレクトロルミネッセンスディスプレイ装置は前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を備え、
　前記画素アレイに保護膜を備えてなり、前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から前記保護膜を介して発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
である点で一致し、以下の点で相違する。
　
〈相違点１〉
　本願補正発明の「駆動集積回路」は「半導体基板の画素アレイの周辺部の多結晶シリコン層」に形成されたものであるのに対し、引用発明１には前記駆動集積回路の形成場所についてこのような限定がない点。
　
〈相違点２〉
　本願補正発明の「前記画素アレイの有機エレクトロルミネッセンス素子を構成する有機膜層」は「前記駆動集積回路をマスクして形成され」たものであるのに対し、引用発明１には「有機ＥＬ層」についてこのような限定がない点。
　
〈相違点３〉
　本願補正発明の「保護膜」は「前記画素アレイと前記駆動集積回路との全面に」形成されているのに対し、引用発明１には「保護層」が前記駆動集積回路が形成された領域にも形成されるとの限定がない点。
　
オ　相違点についての判断
（ア）相違点１について
　ＥＬ表示装置を含むフラットパネルディスプレイの分野では、各画素に形成され活性層が多結晶シリコンからなるスイッチング素子を駆動するための駆動集積回路を、前記画素が形成された基板上で、かつ、前記画素が形成された領域の周辺部にも設けられた前記多結晶シリコン層に形成することは、本願出願時において当業者に周知の技術的事項である（例えば、特開平３−２１６９９６号公報（第１頁左欄第５〜１２行、第２頁左上欄第３行〜第３頁左上欄第１７行、第３頁左下欄第２〜４行、第１〜４図等）、国際公開第９７／２３８０６号パンフレット（第１頁から第２頁にかけての「背景技術」の欄、第５頁第２０行〜第１４頁第９行、実施例１、第３１頁第１〜４行、図１〜９等）を参照。）。
　すると、上記周知技術に基づいて、引用発明１の「低温度ガラス基板」上で、かつ、「各画素」が形成された領域の周辺部にもポリシリコン層を形成し、前記「各画素」に形成された「薄膜トランジスタ」を駆動するための駆動集積回路を前記周辺部に形成されたポリシリコン層に形成することは、当業者にとって想到容易である。
　したがって、上記相違点１に係る本願補正発明の発明特定事項を採用することは、当業者にとって想到容易である。
　
（イ）相違点２について
　上記第２の２（２）アに示された本願補正発明を特定する特許請求の範囲の記載から、本願補正発明は「有機エレクトロルミネッセンスディスプレイ装置」という物の発明であることは明らかである。また、本願補正発明を特定する上記特許請求の範囲には、「前記画素アレイの有機エレクトロルミネッセンス素子を構成する有機膜層は前記駆動集積回路をマスクして形成され」るという前記「有機膜層」の製造方法（以下、「本件製法要件」という。）が記載されている。したがって、本願補正発明の上記特許請求の範囲は、物（プロダクト）に係るものでありながら、その中に当該物に関する製法（プロセス）を包含するという意味で、広い意味でのいわゆるプロダクト・バイ・プロセス・クレームに該当するものである。
　そして、本願補正発明が物の発明である以上、本件製法要件は、物の製造方法の特許発明の要件として規定されたものではなく、「有機エレクトロルミネッセンスディスプレイ装置」という物の構成を特定するために規定されたものという以上の意味は有し得ない。そうである以上、本願補正発明の特許要件を考えるに当たっては、本件製法要件についても、果たしてそれが本願補正発明の対象である物の構成を特定した要件としてどのような意味を有するかを検討する必要はあるものの、物の製造方法自体としてその特許性を検討する必要はない（東京高裁平成１３年（行ケ）第８４号参照。）。
　そこで、本件製法要件が「有機エレクトロルミネッセンスディスプレイ装置」という物の構成を特定した要件としてどのような意味を有するかを検討すると、マスクされた領域には前記「有機膜層」は形成されないことから、本件製法要件は、「有機エレクトロルミネッセンスディスプレイ装置」において前記「有機膜層」が「駆動集積回路」上に形成されていないという意味であると解するのが相当である。
　そして、ＥＬ素子が形成された基板と同一基板上で、かつ、前記基板のＥＬ素子が形成された表示部の周辺に、前記ＥＬ素子を駆動するための駆動集積回路が形成されたＥＬ表示装置の分野では、前記ＥＬ素子を構成するＥＬ層を前記駆動集積回路上に形成しないことは、本願出願時における技術常識である（例えば、特開平３−２１６９９６号公報（第１頁左欄第５〜１２行、第２頁左上欄第３行〜第３頁左上欄第１７行、第３頁左下欄第２〜４行、第１〜４図等）、実願昭５９−２５４０２号（実開昭６０−１４００８８号）のマイクロフィルム（明細書の第４頁第１行〜第５頁第１６行、第３〜４図）を参照。）。
　すると、上記第２の２（２）オ（ア）で述べたように、引用発明１の「低温度ガラス基板」上で、かつ、「各画素」が形成された領域の周辺部にもポリシリコン層を形成し、前記「各画素」に形成された「薄膜トランジスタ」を駆動するための駆動集積回路を前記周辺部に形成されたポリシリコン層に形成する際、引用発明１の「有機ＥＬ層」を前記周辺部に形成された駆動集積回路上に形成しないようにすることは、上記技術常識に照らして当業者が当然に行う設計的事項に過ぎない。
　したがって、上記相違点２に係る本願補正発明の発明特定事項を採用することは、当業者にとって想到容易である。
　
（ウ）相違点３について
　ＥＬ素子が形成された基板と同一基板上で、かつ、前記基板のＥＬ素子が形成された表示部の周辺に、前記ＥＬ素子を駆動するための駆動集積回路が形成されたＥＬ表示装置の分野では、前記表示部及び前記駆動集積回路を水分から保護するために、前記基板と反対側の前記ＥＬ素子及び前記駆動集積回路表面に、前記表示部及び前記駆動集積回路を共通に覆う保護膜を設けることは、本願出願時において当業者に周知の技術的事項である（例えば、実願昭５９−２５４０２号（実開昭６０−１４００８８号）のマイクロフィルム（明細書の第４頁第１行〜第５頁第１６行、第３〜４図）を参照。）。
　すると、上記第２の２（２）オ（ア）で述べたように、引用発明１の「低温度ガラス基板」上で、かつ、「各画素」が形成された領域の周辺部にもポリシリコン層を形成し、前記「各画素」に形成された「薄膜トランジスタ」を駆動するための駆動集積回路を前記周辺部に形成されたポリシリコン層に形成する際、引用発明１の「酸素及び湿度から保護するため」の「保護層」を前記駆動集積回路上にも形成することは、上記周知技術に基づいて当業者が適宜なし得る設計的事項である。
　したがって、上記相違点３に係る本願補正発明の発明特定事項を採用することは、当業者にとって想到容易である。
　
カ　本願補正発明の独立特許要件の判断
　以上のとおり、引用発明１に上記相違点１ないし３に係る本願補正発明の発明特定事項を採用することは、当業者にとって想到容易である。
　また、本願補正発明の効果も、引用例１に記載された発明及び周知技術から当業者が予測し得る程度のものに過ぎない。
　したがって、本願補正発明は引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
３　むすび
　以上検討したとおり、本件補正は、特許法第１７条の２第４項に違反するから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。また、仮に、本件補正が同項第２号に掲げる「特許請求の範囲の減縮」を目的とする補正に該当するとしても、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、補正の却下の決定の結論のとおり決定する。
　
　
第３　本件審判請求についての判断
１　本願発明の認定
　本件補正が却下されたから、平成１９年１０月９日付けの手続補正により補正された明細書及び図面に基づいて審理する。
　平成１９年１０月９日付けの手続補正後の明細書の特許請求の範囲における請求項１には「前記半導体基体」という記載が存在するが、「前記半導体基体」という記載より前に「半導体基体」という記載は存在しない。しかし、平成１９年１０月９日付けの手続補正後の明細書の特許請求の範囲における請求項１には、「ガラス基板上に多結晶シリコン層を形成した半導体基板」及び「前記多結晶シリコン層に形成されたトランジスタ」という記載が存在するから、平成１９年１０月９日付けの手続補正後の明細書の特許請求の範囲における請求項１の「前記半導体基体」、「前記基体」は、それぞれ、「前記半導体基板」、「前記基板」の明らかな誤記であると認める。
　したがって、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年１０月９日付けの手続補正により補正された明細書の特許請求の範囲の記載からみて、次のとおりのものと認める。
　
「ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイ部を備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記半導体基板の画素アレイの周辺部の多結晶シリコン層において前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を形成してなり、前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
２　引用刊行物の記載事項及び引用例１記載の発明の認定
　当審で通知した拒絶理由に引用され、本願の出願前に頒布された刊行物である引用例１には、上記第２の２（２）イに摘記したとおりの事項が記載されており、引用例１に記載された発明は、上記第２の２（２）ウに記載したとおりである。
　
３　対比
　上記第２の２（２）エで述べたことを踏まえると、本願発明と引用発明１とは、
　
「ガラス基板上に多結晶シリコン層を形成した半導体基板を用い、前記該半導体基板上に形成された有機エレクトロルミネッセンス素子と該素子毎に前記多結晶シリコン層に形成されたトランジスタとからなる画素アレイ部を備えた有機エレクトロルミネッセンスディスプレイ装置において、
　前記有機エレクトロルミネッセンスディスプレイ装置は前記有機エレクトロルミネッセンス素子を駆動する駆動集積回路を備え、
　前記トランジスタが形成されている多結晶シリコン層を有する前記基板とは反対側の面から発光することを特徴とした有機エレクトロルミネッセンスディスプレイ装置。」
　
である点で一致し、以下の点で相違する。
　
〈相違点１’〉
　本願発明の「駆動集積回路」は「半導体基板の画素アレイの周辺部の多結晶シリコン層」に形成されたものであるのに対し、引用発明１には前記駆動集積回路の形成場所についてこのような限定がない点。
　
４　本願発明の進歩性の判断
　上記相違点１’は、本願補正発明と引用発明１との上記相違点１と同じである。
　そして、上記相違点１に係る本願補正発明の発明特定事項を採用することが当業者にとって想到容易であることは上記第２の２（２）オ（ア）で述べたとおりであるから、同じ理由により、上記相違点１’に係る本願発明の発明特定事項を採用することも当業者にとって想到容易であり、同発明特定事項を採用したことによる格別の作用効果を認めることもできない。
　したがって、本願発明は、引用発明１及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
５　むすび
　以上のとおり、本願発明は引用例１に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　そして、本願発明が特許を受けることができない以上、本願のその余の請求項に係る発明について検討するまでもなく、本願は、拒絶されるべきものである。
　よって、結論のとおり審決する。