【事件の表示】
　特願２０００−　５９６４７「メモリアクセス追跡のメモリページ管理装置および方法」拒絶査定不服審判事件〔平成１２年　９月２９日出願公開、特開２０００−２６７９３０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　１．手続の経緯
　本願は、平成１２年３月３日（パリ条約による優先権主張１９９９年３月５日、台湾）の出願であって、平成１７年３月１０日付けで拒絶理由通知がなされ、同年６月１６日付けで手続補正がなされ、同年７月２９日付けで再度の拒絶理由通知がなされ、平成１８年３月２９日付けで拒絶査定がなされ、これに対し、同年７月３日に審判請求がなされ、平成２０年１２月２５日付けで当審より拒絶理由通知がなされ、それに対して同年４月１０日付けで手続補正がなされるとともに同日付けで意見書が提出されたものである。
　
　２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年４月１０日付けで補正された特許請求の範囲の請求項１に記載された以下のとおりのものである。
　
　「アクセスアドレスを受け取り、並びにページヒット信号およびバンクヒット信号を出力するメモリページ管理装置であって、
　複数個のメモリページのアドレスデータを保存するための複数個の保存単位を含む、前記各アドレスデータがバンクアドレスデータおよびページアドレスデータを含むページレジスタ電気回路、
　前記ページレジスタ電気回路に接続して、アクセスアドレスを受け取り、並びに前記アクセスアドレスと前記ページレジスタ電気回路の前記アドレスデータの比較結果により、前記ページヒット信号および前記バンクヒット信号を出力して、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つのバンクアドレスデータにヒット時、前記バンクヒット信号は作用、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つの前記バンクアドレスデータおよび前記ページアドレスデータにヒット時、前記バンクヒット信号および前記ページヒット信号が同時に作用する比較電気回路、
　前記ページレジスタ電気回路に接続して、前記保存単位の使用状況を把握して、前記アクセスアドレスが前記メモリページのアドレスデータに未ヒット時、前記保存単位から、最近もっとも使用されていない保存単位を探し出して、並びに前記アクセスアドレスを前記最近もっとも使用されていない保存単位に保存する利用率レジスタ電気回路、そして
　前記ページレジスタ電気回路に接続して、前記保存単位のデータが有効かどうか判断する確認電気回路、
を含むことを特徴とするメモリアクセス追跡のメモリページ管理装置。」
　
　３．引用発明
　これに対して、当審における、平成２０年１２月２５日付けで通知した拒絶の理由に引用した本願の優先権主張の日前の平成１０年９月１４日に頒布された特開平１０−２４７１３８号公報（以下、「引用文献」という）には、図面とともに以下の（イ）〜（ホ）の事項が記載されている（なお、下線部は便宜的に当審において付与したもの。以下同じ。）。
　
　（イ）「【００２７】本発明の好ましい実施の形態では、６６ＭＨｚでクロック制御される２５６ビットのワイドメモリデータバスを介してアクセスされる同期式ＤＲＡＭ（ＳＤＲＡＭ）を用いて、図２の統一システムメモリ２０２が構成されている。１つのＳＤＲＡＭはメモリセルの行および列から成る。
１つの行のメモリセルはページと称され
１つの行がアクセスされると行全体がラッチに入れられ、その行にその後のアクセスするには列アドレスしか必要としない
同じ行へのアクセスはページアクセスと称される
　
　（ロ）「＜デコードロジック＞
デコードロジックは
リクエストを受信する
デコードロジックはどのメモリバンクを選択するか
４つのステートマシンのうちのどれがリクエストを取り扱うのか
現在のリクエストは先のリクエストと同じページにあるのかどうかを判断する
この情報は発生／ステートマシンステージへ送られる
　
　（ハ）「【００４８】各ＳＤＲＡＭ部品は２つの
内部バンク
外部バンク
内部バンク
【００４９】下記に
デコードロジックについて
そのバンクの上部アドレスビットを示す５ビット
リクエストの上部アドレスビット
例えばバンクサイズが６４メガビットである場合、デコードロジックはリクエストアドレスのビット２４：２２とバンク制御レジスタのビット４：２と比較する
【００５０】
図１４
　
　（ニ）「【００５１】先のパラグラフではデコードロジックがどの外部バンクをどのように選択するかを説明した。本パラグラフはページクロシングを決定する方法およびパイプラインの次のステージでどのバンクステートマシンを使用するかを説明する。
行レジスタと称される１組のレジスタ内に先のリクエストのための内部および外部バンクビットと共に行アドレスが維持される
行レジスタは４つ
ある
デコードロジックは新しいリクエストの内部／外部バンクビットと、４つの行レジスタとを比較する。一致していれば、その行レジスタに対応するバンクステートマシンを選択する。新しいリクエストが行レジスタのいずれにも一致しなければ、行レジスタのうちの１つを選択し、新しいリクエスト情報によってレジスタを更新する。内部／外部バンクビットが行レジスタのうちの１つと一致し、新しいリクエストの行ビットがそのレジスタ内の行ビットと一致していれば、同じページにリクエストがあり、そうでない場合は存在しない
　
　（ホ）「【００５２】＜ステートマシンおよび発生ロジック＞
デコードロジックは
ステートマシンセレクト信号
同一ページ情報
送る
　
　上記（イ）の「
１つの行のメモリセルはページと称され
１つの行がアクセスされると行全体がラッチに入れられ、その行にその後のアクセスするには列アドレスしか必要としない
同じ行へのアクセスはページアクセスと称される
　上記（ハ）の「
そのバンクの上部アドレスビットを示す５ビット
リクエストの上部アドレスビット
例えばバンクサイズが６４メガビットである場合、デコードロジックはリクエストアドレスのビット２４：２２とバンク制御レジスタのビット４：２と比較する
内部バンク
外部バンク
内部バンク
　上記（ニ）には「内部／外部バンクビットが行レジスタのうちの１つと一致し、新しいリクエストの
行ビット
そのレジスタ内の行ビット
行レジスタ
行アドレス
　上記（ロ）の「
デコードロジックは
リクエストを受信する
行レジスタと称される１組のレジスタ内に先のリクエストのための内部および外部バンクビットと共に行アドレスが維持される
行レジスタは４つ
ある
デコードロジックは新しいリクエストの内部／外部バンクビットと、４つの行レジスタとを比較する。一致していれば、その行レジスタに対応するバンクステートマシンを選択する。新しいリクエストが行レジスタのいずれにも一致しなければ、行レジスタのうちの１つを選択し、新しいリクエスト情報によってレジスタを更新する。内部／外部バンクビットが行レジスタのうちの１つと一致し、新しいリクエストの行ビットがそのレジスタ内の行ビットと一致していれば、同じページにリクエストがあり、そうでない場合は存在しない
デコードロジックは
同一ページ情報
送る
　上述の如く引用文献のデコードロジックは比較を行って比較結果に応じた処理を行っているところ、上記（ニ）の「
内部／外部バンクビットが
一致し
行ビットが
一致していれば
　そして、上記（ニ）の「
デコードロジックは
内部／外部バンクビットと
比較
一致していれば
バンクステートマシンを選択する
デコードロジックは
ステートマシンセレクト信号
送る
デコードロジックは
４つのステートマシンのうちのどれがリクエストを取り扱うのか
判断する
この情報は発生／ステートマシンステージへ送られる
行ビット
一致
同じページにリクエストがあり
デコードロジックは
同一ページ情報
送る
デコードロジックは
現在のリクエストは先のリクエストと同じページにあるのかどうかを判断する
この情報は発生／ステートマシンステージへ送られる
　次に、上記（ニ）の「新しいリクエストが行レジスタのいずれにも
一致しなければ
　また、上記（ニ）の「新しいリクエストが行レジスタのいずれにも
一致しなければ
更新する
　また、デコードロジックは、上述のように、過去にメモリアクセスが行われたアドレスを前記行レジスタに保存する処理を行うものでもある。
　
　よって、引用文献には次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
　（引用発明）
　内部／外部バンクビットと行アドレスとを含むリクエストを受け取り、並びに内部／外部バンクビットが一致するか否かを示す信号に基づくステートマシンセレクト信号及び行アドレスが一致するか否かを示す信号に基づく同一ページ情報を出力するデコードロジックであって、
　内部／外部バンクビットと行アドレスの組を４組保存するための４個の行レジスタと、
　前記４個の行レジスタに接続して、内部／外部バンクビットと行アドレスとを含むリクエストを受け取り、並びに前記リクエストに含まれる前記内部／外部バンクビットと前記行アドレスと前記４個の行レジスタの前記内部／外部バンクビットと前記行アドレスの比較結果により、前記内部／外部バンクビットが一致するか否かを示す信号および前記行アドレスが一致するか否かを示す信号を出力して、前記リクエストに含まれる前記内部／外部バンクビットと行アドレスのうちの内部／外部バンクビットが前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のうちの１つの内部／外部バンクビットに一致した時、前記内部／外部バンクビットが一致するか否かを示す信号は一致を示し、前記リクエストに含まれる前記内部／外部バンクビットと行アドレスが前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のうちの１組の前記内部／外部バンクビット及び前記行アドレスに一致した時、前記内部／外部バンクビットが一致するか否かを示す信号及び前記行アドレスが一致するか否かを示す信号が同時に一致を示す比較回路、
　前記４個の行レジスタに接続して、前記リクエストに含まれる前記内部／外部バンクビット及び前記行アドレスの少なくとも一方又は両方が、前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のいずれとも一致しない場合、前記４個の行レジスタから１個の行レジスタを選択し、並びに前記リクエストに含まれる前記内部／外部バンクビットと前記行アドレスを前記選択された行レジスタに保存する更新回路、を含むことを特徴とする過去にメモリアクセスが行われたアドレスを前記行レジスタに保存するデコードロジック。
　
　４．対比
　引用発明の「内部／外部バンクビット」が、本願発明の「バンクアドレスデータ」に相当する。
　引用発明の「行アドレス」が、本願発明の「ページアドレスデータ」に相当する。
　平成２１年４月１０日付け意見書の「（５−２）に関して」という項目の中で、審判請求人が「メモリページのアドレスデータは、バンクアドレスおよびページアドレスを含みます」と釈明していることから、引用発明の「内部／外部バンクビット」と「行アドレス」とを合わせたものが、本願発明の「メモリページのアドレスデータ」に相当する。
　引用発明の「内部／外部バンクビットと行アドレスとを含むリクエストを受け取り」を上位概念化して把握すると、本願発明の「アクセスアドレスを受け取り」に相当する。
　引用発明の「内部／外部バンクビットが一致するか否かを示す信号に基づくステートマシンセレクト信号」を上位概念化して把握すると、本願発明の「バンクヒット信号」に相当する。
　引用発明の「行アドレスが一致するか否かを示す信号に基づく同一ページ情報」を上位概念化して把握すると、本願発明の「ページヒット信号」に相当する。
　以上のことから、引用発明の「内部／外部バンクビットと行アドレスとを含むリクエストを受け取り、並びに内部／外部バンクビットが一致するか否かを示す信号に基づくステートマシンセレクト信号及び行アドレスが一致するか否かを示す信号に基づく同一ページ情報を出力するデコードロジック」が、本願発明の「アクセスアドレスを受け取り、並びにページヒット信号およびバンクヒット信号を出力するメモリページ管理装置」に相当する。
　次に、引用発明の「内部／外部バンクビットと行アドレスの組を４組保存するための４個の行レジスタ」が、本願発明の「複数個のメモリページのアドレスデータを保存するための複数個の保存単位を含む、前記各アドレスデータがバンクアドレスデータおよびページアドレスデータを含むページレジスタ電気回路」に相当する。
　引用発明の「前記４個の行レジスタに接続して、内部／外部バンクビットと行アドレスとを含むリクエストを受け取り、並びに前記リクエストに含まれる前記内部／外部バンクビットと前記行アドレスと前記４個の行レジスタの前記内部／外部バンクビットと前記行アドレスの比較結果により、前記内部／外部バンクビットが一致するか否かを示す信号および前記行アドレスが一致するか否かを示す信号を出力して、前記リクエストに含まれる前記内部／外部バンクビットと行アドレスのうちの内部／外部バンクビットが前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のうちの１つの内部／外部バンクビットに一致した時、前記内部／外部バンクビットが一致するか否かを示す信号は一致を示し、前記リクエストに含まれる前記内部／外部バンクビットと行アドレスが前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のうちの１組の前記内部／外部バンクビット及び前記行アドレスに一致した時、前記内部／外部バンクビットが一致するか否かを示す信号及び前記行アドレスが一致するか否かを示す信号が同時に一致を示す比較回路」が、本願発明の「前記ページレジスタ電気回路に接続して、アクセスアドレスを受け取り、並びに前記アクセスアドレスと前記ページレジスタ電気回路の前記アドレスデータの比較結果により、前記ページヒット信号および前記バンクヒット信号を出力して、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つのバンクアドレスデータにヒット時、前記バンクヒット信号は作用、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つの前記バンクアドレスデータおよび前記ページアドレスデータにヒット時、前記バンクヒット信号および前記ページヒット信号が同時に作用する比較電気回路」に相当する。
　引用発明の「前記４個の行レジスタに接続して、前記リクエストに含まれる前記内部／外部バンクビット及び前記行アドレスの少なくとも一方又は両方が、前記４個の行レジスタ中に保存した前記４組の内部／外部バンクビットと行アドレスの組のいずれとも一致しない場合、前記４個の行レジスタから１個の行レジスタを選択し、並びに前記リクエストに含まれる前記内部／外部バンクビットと前記行アドレスを前記選択された行アドレスに保存する更新回路」と、本願発明の「前記ページレジスタ電気回路に接続して、前記保存単位の使用状況を把握して、前記アクセスアドレスが前記メモリページのアドレスデータに未ヒット時、前記保存単位から、最近もっとも使用されていない保存単位を探し出して、並びに前記アクセスアドレスを前記最近もっとも使用されていない保存単位に保存する利用率レジスタ電気回路」とは、ともに、「前記ページレジスタ電気回路に接続して、前記アクセスアドレスが前記メモリページのアドレスデータに未ヒット時、前記保存単位から、保存単位を選択して、並びに前記アクセスアドレスを前記選択された保存単位に保存する利用率レジスタ電気回路」である点で共通する。
　引用発明の「過去にメモリアクセスが行われたアドレスを前記行レジスタに保存する」を上位概念化して把握すると、「メモリアクセスを追跡している」と言えるから、引用発明の「過去にメモリアクセスが行われたアドレスを前記行レジスタに保存するデコードロジック」は、本願発明の「メモリアクセス追跡のメモリページ管理装置」に相当する。
　
　したがって、本願発明と引用発明は以下の点で一致し、また相違している。
　
　（一致点）
　アクセスアドレスを受け取り、並びにページヒット信号およびバンクヒット信号を出力するメモリページ管理装置であって、
　複数個のメモリページのアドレスデータを保存するための複数個の保存単位を含む、前記各アドレスデータがバンクアドレスデータおよびページアドレスデータを含むページレジスタ電気回路、
　前記ページレジスタ電気回路に接続して、アクセスアドレスを受け取り、並びに前記アクセスアドレスと前記ページレジスタ電気回路の前記アドレスデータの比較結果により、前記ページヒット信号および前記バンクヒット信号を出力して、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つのバンクアドレスデータにヒット時、前記バンクヒット信号は作用、前記アクセスアドレスが前記ページレジスタ電気回路中に保存した前記メモリページのアドレスデータの一つの前記バンクアドレスデータおよび前記ページアドレスデータにヒット時、前記バンクヒット信号および前記ページヒット信号が同時に作用する比較電気回路、
　前記ページレジスタ電気回路に接続して、前記アクセスアドレスが前記メモリページのアドレスデータに未ヒット時、前記保存単位から、保存単位を選択して、並びに前記アクセスアドレスを前記選択された保存単位に保存する利用率レジスタ電気回路、
を含むことを特徴とするメモリアクセス追跡のメモリページ管理装置。
　
　（相違点１）
　本願発明の「利用率レジスタ電気回路」と、引用発明の「更新回路」とは、上記一致点に記載したように、未ヒット時にアクセスアドレスを保存する保存単位を「選択」するものである点においては共通しているものの、前記「選択」の手法としては、本願発明の「利用率レジスタ電気回路」が、「前記保存単位の使用状況を把握し」て「前記保存単位から、最近もっとも使用されていない保存単位を探し出し」て「前記最近もっとも使用されていない保存単位に保存」するのに対し、引用発明の「更新回路」は、「前記４個の行レジスタから１個の行レジスタを選択」し、「前記選択された行レジスタに保存する」ものであり、引用発明の「更新回路」は、前記４個の行レジスタの使用状況を把握して最近もっとも使用されていない行レジスタを探し出して保存するものではない点。
　
　（相違点２）
　本願発明は、「前記ページレジスタ電気回路に接続して、前記保存単位のデータが有効かどうか判断する確認電気回路」を含むのに対し、引用発明は、４個の行レジスタに接続して、前記行レジスタの内容が有効かどうか判断する確認電気回路を有していない点。
　
　５．当審の判断
　次に、上記相違点の各々について検討する。
　（5-1）まず、上記相違点１について検討する。
　例えば特開平８−２９２８８７号公報（以下、「周知例１」という。）には、
「従来の
分岐予測方式
テーブル
　
「また登録する
テーブル
限られた大きさ
ＬＲＵ（Ｌｅａｓｔ  Ｒｅｃｅｎｔｌｙ  Ｕｓｅｄ）
入れ替え
入れ替えの結果追い出された
　
と記載され、この記載は、分岐予測に使用するテーブルが満杯になった場合には、テーブル内のいずれかのデータをＬＲＵアルゴリズムに基づいて選択して捨てて、空きができたところに新しいデータを格納するという趣旨の記載である。
　また、例えば特開平５−１５２９７１号公報（以下、「周知例２」という。）には、
「【０００１】
【産業上の利用分野】本発明は，通信対象や記憶装置への格納対象となるデータを，動的に更新される
辞書
　
「【００５８】本発明が従来の符号化，復号化アルゴリズムと異なるところは主にE2.3，D2.2のステップであり，符号化が行われるたびに符号化文字列を付加してできる最長一致文字列から一文字伸ばした
文字列を辞書に逐次登録する
【００５９】以上のような符号化，復号化の処理において，
辞書が登録文字列で一杯になったときは，例えば従来技術と同様にＬＲＵ（Least Recently Used ）
の文字列を辞書から捨てて，スペースを空け，新たな文字列を登録する
　
と記載され、この記載は、データ圧縮に使用する辞書を記憶するための記憶領域が満杯になった場合には、辞書の中の一部のデータをＬＲＵアルゴリズムに基づいて選択して捨てて、空きができたところに新しいデータを格納するという趣旨の記載である。
　また、例えば特開平５−３４２１０６号公報（以下、「周知例３」という。）には、
「【０００３】図３に、キャッシュメモリを有する計算機システムの例を示す。システム全体を制御する中央処理装置（ＣＰＵ）１と、外部記憶装置４、外部記憶装置４に記憶されるデータのコピーを格納する
複数の領域（エントリともいう）を有するキャッシュメモリ
キャッシュメモリ３の各領域に格納されるデータの外部記憶装置４内のアドレス等を保持するキャッシュディレクトリ２
【０００４】キャッシュメモリ３を有する計算機システムにおいて、外部記憶装置４からデータをリードする場合、目的とするデータがキャッシュメモリ３内に存在すれば（ヒットするという）外部記憶装置４にアクセスは行わず、代りにキャッシュメモリ３内のデータをリードする。目的とするデータがキャッシュメモリ３内に存在しないときは（ミスヒットという）、外部記憶装置４からデータをリードすると共に、このリードしたデータをキャッシュメモリ３内の空き領域にもコピーする。この時、
もしキャッシュメモリ３内にデータを格納するための空き領域が無い場合にはキャッシュメモリ３内の最も古いデータを追出してからその領域に格納する。ここで、最も古いデータとは、キャッシュメモリ上でアクセスされた時期が最も遠い過去にあるデータをいう
　
「【０００８】図４にＣＰＵ１及びキャッシュディレクトリ２のより詳細な内部構成を示す。キャッシュディレクトリ２には、キャッシュメモリ３内の各領域（エントリ）に格納される外部記憶装置４のデータのアドレスを保持するディレクトリ部２８と、同じく各領域に格納されるデータの新旧を表わす情報を保持する
ＬＲＵカウンタ部２９
ＬＲＵカウンタ部２９に保持される各領域の新旧を表わす情報を調べ、最も遠い過去にアクセスされたデータの領域を捜し出すＬＲＵ検出手段
　
「【００１１】比較の結果ヒットした場合（ステップ３４０肯定）、ＣＰＵ１は、
ヒットしたエントリのＬＲＵカウンタ部２９を最新であることを示す値”０”に書直すと共に、他のＬＲＵカウンタ部２９のエントリの各値を全て＋１し、古くなったことを示す
【００１２】もし、登録されているすべてのキャッシュ
ディレクトリ２８のエントリ
ミスヒットと称し、新しく当該アドレス及びデータのエントリを作成して登録する。即ち、ミスヒットした場合、キャッシュディレクトリ２８の先頭エントリから最終エントリまでＬＲＵカウンタを＋１しながら最大であるエントリを捜し（ステップ４１０）、そのエントリのディレクトリ部２８に新しいアドレスを格納する
　
と記載され、この記載は、キャッシュメモリの領域（エントリ）と、それに対応付けられたキャッシュディレクトリのエントリが存在し、キャッシュメモリの各領域（エントリ）のＬＲＵカウンタを対応するキャッシュディレクトリのエントリに格納し、ＬＲＵカウンタは最近もっとも使用されていないものほど大きな数値となるように管理され、キャッシュメモリのエントリが満杯で空きが無くなった場合には、前記ＬＲＵカウンタに基づいて最近もっとも使用されていないキャッシュメモリの領域（エントリ）と、それに対応付けられたキャッシュディレクトリのエントリとを選択し、それらのエントリの記憶内容を捨てて、空きを作ってそこに新たなデータを格納するという趣旨の記載である。
　なお、ＬＲＵ（Least Recently Used ）というアルゴリズムが、その名が示すように、最近もっとも使用されていないものを探すアルゴリズムであることは、当業者にとっての技術常識である。
　このように、周知例１乃至３を挙げて説明したように、適用する技術分野（分岐予測、データ圧縮、キャッシュなど）が何であるかにかかわらず、有限の記憶領域の使用状況を把握し、前記有限の記憶領域が満杯になっている状況下で更に別のデータを前記有限の記憶領域に格納したい場合、ＬＲＵ（Least Recently Used）というアルゴリズムを用いて、最近もっとも使用されていない記憶領域に格納されているデータを捨てることによって記憶領域に空きを作り、その空きができた記憶領域に前記別のデータを格納するようにする手法は周知である。
　引用発明の「更新回路」が、「前記４個の行レジスタから１個の行レジスタを選択」して、「前記選択された行レジスタに保存する」という処理を行う際の前記「選択」を行う手法として、前記周知な手法を用いて、前記４個の行レジスタの使用状況を把握して最近もっとも使用されていない行レジスタを探し出して、前記最近もっとも使用されていない行レジスタに保存するようにすることは、当業者が容易に想到し得た事項に過ぎない。
　したがって、前記相違点１は格別のものではない。
　
　（5-2）次に、上記相違点２について検討する。
　例えば特開平３−６８２３５号公報（以下、「周知例４」という。）には、
「
第３図
テーブル３４１
アンドゲート３６１
　（中略）
　テーブル３４１には、格納データが有効であることを示すための
バリッドビットＶ
ステーションアドレス
　
「
アンドゲート３６１は
バリッドビットＶ
　
「
第５図
　
「ハッシュ回路３２１によってアドレスレジスタのＭビットのステーションアドレスに基づいてＮビットの
テーブルアドレスを算出し
バリッドビットＶ
ステーションアドレス
を読み出す
　次に、アドレスレジスタ３１１に格納されたステーションアドレス（ＳＡ）と、
テーブル３４１から読み出されたステーションアドレス
更にバリッドビットＶが”１”であるかすなわちテーブル３４１から読み出されたステーションアドレスが有効であるか否かが判定される
　比較回路３５１は、アドレスレジスタ３１１に格納されたステーションアドレスと、
テーブル３４１から読み出されたステーションアドレスとを比較し、アンドゲート３６１は、この比較結果とテーブル３４１から読み出されたバリッドビットＶとの論理積を求めている
　
と記載され、この記載は、テーブルに格納されているデータの各々に対応付けてバリッドビットＶを記憶し、このバリッドビットＶを読み出して前記データが有効か否かを確認する回路（アンドゲート３６１）が存在するという趣旨の記載である。
　また、例えば特開昭６４−７４６２１号公報（以下、「周知例５」という。）には、
「そのため、分岐ヒストリ
テーブルからの無効な
取出しにより
　
「
第２図
有効ビットフラグ
　
「このとき、分岐ヒストリテーブル１１では読出しアドレスポートＲ１を介して命令カウンタ２からのアドレスを受取り、この命令カウンタ２からのアドレスに
対応するアドレスから
有効ビットフラグ
有効ビットフラグ
　比較器１２は命令カウンタ２からのアドレスと、分岐ヒストリテーブル１１からの分岐命令アドレス２１とを比較し、その
比較結果を制御部１４に送出する
　
制御部１４では比較器１２からの比較結果と分岐ヒストリテーブル１１からの有効ビットフラグ２３とにより
かつその登録されている内容が有効であることを知ると
　
と記載され、この記載は、分岐ヒストリテーブルに格納されているアドレスに対応付けて、そのアドレスが有効か否かを示す有効ビットフラグを記憶し、その有効ビットフラグを読み出して前記アドレスが有効か否かを確認する回路（制御部１４）が存在するという趣旨の記載である。
　このように、適用する技術分野が何であるかにかかわらず、記憶装置に格納されている複数の記憶内容のそれぞれが有効であるか否かを示す「バリッドビット」や「有効ビットフラグ」を、前記記憶内容の各々に対応付けて記録し、それら「バリッドビット」や「有効ビットフラグ」を読み出してその値を確認することで、対応付けられている前記記憶内容の各々が有効であるか否かを確認する回路を設けることは、周知例４及び５に記載されているように当業者にとっては周知な手法であり、この周知な手法を用いて、引用発明の４個の行レジスタに接続して前記行レジスタの内容が有効かどうか判断する確認電気回路を引用発明において設けることは、当業者が容易に想到し得た事項に過ぎない。
　したがって、上記相違点２も、格別のものではない。
　
　また、本願発明の構成によって得られる効果も、当業者が予測できる範囲を超えるものではないから、本願発明は引用発明に基づいて当業者が容易に発明できたものである。
　
　６．むすび
　このように、本願発明は引用文献に記載された引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。