(57)【特許請求の範囲】
【請求項１】
第１の集積回路と、上記第１の集積回路に接続された第１の電極パッドと、上記第１の電極パッド上に形成された第１の突起電極とを有する第１の半導体チップと、第２の集積回路と、上記第２の集積回路に接続された第２の電極パッドと、上記第２の電極パッド上に形成された第２の突起電極とを有する第２の半導体チップとを備え、
上記第１の半導体チップの側端面には、上記第１の電極パッドに接続される検査用配線の切断面が露出しており、
上記第１の突起電極と上記第２の突起電極とは、電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第１の半導体チップには、プローブパッドが設けられていないことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記第２の半導体チップの周辺部には、外部回路と接続するための外部電極パッドが形成されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記第１の半導体チップと上記第２の半導体チップとの間には、絶縁性樹脂が介在していることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
上記第１の半導体チップおよび上記第２の半導体チップは、封止樹脂によって封止されていることを特徴とする半導体装置。
【請求項６】
それぞれが第１の半導体チップとなる複数の第１の半導体チップ領域と、上記複数の第１の半導体チップ領域をそれぞれ第１の半導体チップに分離するための切断領域とを備え、
上記複数の第１の半導体チップ領域には、第１の集積回路と、上記第１の集積回路に接続された第１の電極パッドとが設けられ、上記切断領域には、上記第１の電極パッドに接続されたプローブパッドが設けられている第１の半導体ウェハーを用意する工程（ａ）と、
上記プローブパッドにプローブ針を接触させて上記複数の第１の半導体チップの検査を行なう工程（ｂ）と、
上記第１の電極パッド上に第１の突起電極を形成する工程（ｃ）と、
上記第１の半導体ウェハーの上記切断領域を除去することによって、上記複数の第１の半導体チップ領域から複数の第１の半導体チップを形成する工程（ｄ）と、
第２の集積回路と、上記第２の集積回路に接続された第２の電極パッドとを有し、それぞれが第２の半導体チップとなる複数の第２の半導体チップ領域を備える第２の半導体ウェハーを用意する工程（ｅ）と、
上記複数の第２の半導体チップ領域のそれぞれに形成された上記第２の電極パッド上に第２の突起電極を形成する工程（ｆ）と、
上記第１の突起電極と上記第２の突起電極とを、加熱および押圧することにより電気的に接続する工程（ｇ）と、
上記第２の半導体ウェハーを上記複数の第２の半導体チップ領域ごとに切断する工程（ｈ）と、
を含む半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
上記工程（ｇ）では、上記第１の半導体チップと上記第２の半導体チップとの間に絶縁性樹脂を供給することを特徴とする半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
上記工程（ｃ）および上記工程（ｆ）では、電解めっき法、無電解めっき法、印刷法、ディップ法またはスタッドバンプ法のいずれかによって上記第１の突起電極および上記第２の突起電極を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項６に記載の半導体装置の製造方法において、
上記工程（ｃ）では、錫および銀を含む合金、錫および鉛を含む合金、錫、ニッケル、銅、インジウムおよび金のうちのいずれか１つから上記第１の突起電極を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、上面上に半導体集積回路がそれぞれ形成された２つの半導体チップがフリップチップボンディングにより互いに接合されてなるＣＯＣ（Ｃｈｉｐ  Ｏｎ  Ｃｈｉｐ）型の半導体装置に関する。
【０００２】
【従来の技術】
近年、集積回路が設けられた半導体装置の低コスト化、小型化および高性能化（高速化、低消費電力化）が図るため、様々な工夫がなされている。例えば、互いに異なる機能を有するＬＳＩ、あるいは互いに異なるプロセスにより形成されたＬＳＩを備える、２つの半導体チップがフリップチップボンディングにより互いに接合されたＣＯＣ型の半導体装置が提案されている。
【０００３】
以下、２つの半導体チップがフリップチップボンディングにより互いに接合された従来の半導体装置およびその製造方法について説明する。
【０００４】
図１１（ａ）は、それぞれが従来の半導体装置に搭載される半導体チップとなる複数の半導体チップ領域を有する半導体ウェハーを示す模式図である。図１１（ｂ）は、図１１（ａ）の半導体ウェハーの上面を拡大して示した平面図である。
【０００５】
図１１（ａ）および（ｂ）に示すように、半導体ウェハー１には、複数の半導体チップ領域２が形成されている。各半導体チップ領域２は、分離ライン３によって区切られ、各半導体チップ領域２には複数の電極パッド４が形成されている。各半導体チップ領域２は、分離ライン３に沿って切断されることによって、従来の半導体装置に搭載される半導体チップとなる。
【０００６】
ここで、半導体チップ領域２に形成されている電極パッド４は、外部との電気的な接続を行なうための外部電極パッドとして用いられる場合と、それぞれの半導体チップの電気的な検査を行なうためのプローブパッドとして用いられる場合とがある。つまり、１つの電極パッドが、外部電極パッドと検査電極パッドとを兼ねている。なお、それぞれの半導体チップ領域２の表面には、電極パッド４のみ図示しており、その他の配線等の図示は省略している。
【０００７】
図１２（ａ）は、従来の半導体装置が備える半導体ウェハー１から切り出された半導体チップ２ａと、別の半導体チップ５とを示す模式図であり、図１２（ｂ）は、従来の半導体装置の断面図である。
【０００８】
図１２（ａ）および（ｂ）に示すように、半導体チップ５の上面上には電極パッド８上に形成された突起電極６および外部電極パッド７が形成されている。また、半導体チップ２ａの上面上の電極パッド４上に突起電極９が形成されている。従来の半導体装置２００では、突起電極６と突起電極９とが接続されることによって、半導体チップ５と半導体チップ２ａとがフリップチップボンディングにより接合されている。このとき、図１２（ａ）に示すように、半導体チップ２ａは、半導体チップ５の上面上の破線で示す領域上に搭載される。
【０００９】
図１２（ｂ）に示すように、従来の半導体装置２００では、半導体チップ５と半導体チップ２ａとの間には絶縁性樹脂１０が充填されている。また、半導体チップ５は、リードフレームのダイパッド１１上に固定されている。さらに、半導体チップ５の外部電極パッド７とリードフレームのインナーリード１２とは、金属細線１３により電気的に接続されている。半導体チップ５、半導体チップ２ａ、ダイパッド１１、インナーリード１２および金属細線１３は、封止樹脂１４により封止されている。
【００１０】
次に、従来の半導体装置２００の製造方法を説明する。
【００１１】
まず、半導体チップ５上の中央部に絶縁性樹脂を塗布する。続いて、半導体チップ２ａを半導体チップ５に押圧して、半導体チップ５の突起電極６と半導体チップ２ａの突起電極９とを接続する。なお、半導体チップ５と半導体チップ２ａとをフリップチップボンディングにより接続した後に、絶縁性樹脂を注入してもよい。
【００１２】
次に、半導体チップ５の外部電極パッド７とリードフレームのインナーリード１２とを金属細線１３により接続した後、半導体チップ２ａ、半導体チップ５、ダィパッド１１、インナーリード１２および金属細線１３を封止樹脂１４で封止する。続いて、封止樹脂１４より突出したリードフレームのアウターリードを成形することにより半導体装置２００が得られる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置２００では、半導体チップ２ａを搭載する半導体チップ５の周囲に、金属細線１３を接続するための外部電極パッド７を設ける必要がある。しかも、外部電極パッド７が設けられる位置は、図１２（ａ）に示すように、半導体チップ２ａが搭載される領域Ｓの外側である必要がある。このため、半導体チップ５のサイズが半導体チップ２ａのサイズよりも大きくなければならない。
【００１４】
従って、半導体チップ２ａのサイズを小さくすることによって、半導体チップ５のサイズを小さくし、その結果、半導体装置のサイズを小さくすることが考えられる。しかしながら、以下に述べる事情から、半導体チップ２ａのサイズを小さくすることが難しいという不具合がある。
【００１５】
半導体ウェハー１に形成された半導体チップ領域２は、プロービングによる電気的検査の後に良品のみがピックアップされる。次いで、ピックアップされた半導体チップ領域２を分離することによって得られた半導体チップ２ａが、半導体チップ５にフリップチップボンディングにより接合される。
【００１６】
プロービングによる電気的検査を行なうためには、プローブパッドが必要であり、半導体チップ領域２（半導体チップ２ａ）の電極パッド４のいくつかは、プローブパッドとなっている。プローブ針はプローブパッドである電極パッド４に接触した後にスライドすることがある。このため、プローブ針をプローブパッドである電極パッド４に確実に接触させるためには、プローフパッドである電極パッド４は、１辺が７０μｍ以上の正方形よりも大きなサイズで形成されている必要がある。従って、半導体チップ２ａのサイズが必然的に大きくなる。このため、半導体チップ２ａのサイズを小さくすることが難しい。
【００１７】
また、半導体装置が高性能化（高速化、低消費電力化）するにつれて、半導体チップ領域２（半導体チップ２ａ）内にプローブパッドを形成することによる、プローブパッド、電極パッド、電極パッドの保護回路、突起電極および配線のそれぞれの静電容量およびインダクタンス等の影響を無視できなくなるという不具合もある。
【００１８】
本発明の半導体装置は、上記従来の不具合を解決するためになされたものであり、小型で高性能な半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
【００２９】
本発明の半導体装置は、第１の集積回路と、上記第１の集積回路に接続された第１の電極パッドと、上記第１の電極パッド上に形成された第１の突起電極とを有する第１の半導体チップと、第２の集積回路と、上記第２の集積回路に接続された第２の電極パッドと、上記第２の電極パッド上に形成された第２の突起電極とを有する第２の半導体チップとを備え、上記第１の半導体チップの側端面には、上記第１の電極パッドに接続される検査用配線の切断面が露出しており、上記第１の突起電極と上記第２の突起電極とは、電気的に接続されている。
【００３０】
本発明によれば、第１の半導体チップは、検査後に不要となる検査用配線が切断により除去されており、検査用配線が設けられた領域も除去されている。このため、第１の半導体チップのサイズは従来の半導体チップよりも小さい。従って、従来の半導体装置よりも小型の半導体装置が得られる。また、第１の半導体チップは、検査用配線が切断によって除去されているので、検査用配線の静電容量およびインダクタンスを考慮する必要がない。従って、本発明の半導体装置の電極パッド等の配線の静電容量およびインダクタンスは、従来の半導体装置の電極パッド等の配線の静電容量およびインダクタンスよりも小さくなる。
【００３１】
本発明によれば、上記第１の半導体チップには、プローブパッドが設けられていない構成とすることができる。
【００３２】
上記第２の半導体チップの周辺部には、外部回路と接続するための外部電極パッドが形成されていてもよい。
【００３３】
上記第１の半導体チップと上記第２の半導体チップとの間には、絶縁性樹脂が介在している構成としてもよい。
【００３４】
上記第１の半導体チップおよび上記第２の半導体チップは、封止樹脂によって封止されていてもよい。
【００３５】
本発明の半導体装置の製造方法は、それぞれが第１の半導体チップとなる複数の第１の半導体チップ領域と、上記複数の第１の半導体チップ領域をそれぞれ第１の半導体チップに分離するための切断領域とを備え、上記複数の第１の半導体チップ領域には、第１の集積回路と、上記第１の集積回路に接続された第１の電極パッドとが設けられ、上記切断領域には、上記第１の電極パッドに接続されたプローブパッドが設けられている第１の半導体ウェハーを用意する工程（ａ）と、上記プローブパッドにプローブ針を接触させて上記複数の第１の半導体チップの検査を行なう工程（ｂ）と、上記第１の電極パッド上に第１の突起電極を形成する工程（ｃ）と、上記第１の半導体ウェハーの上記切断領域を除去することによって、上記複数の第１の半導体チップ領域から複数の第１の半導体チップを形成する工程（ｄ）と、第２の集積回路と、上記第２の集積回路に接続された第２の電極パッドとを有し、それぞれが第２の半導体チップとなる複数の第２の半導体チップ領域を備える第２の半導体ウェハーを用意する工程（ｅ）と、上記複数の第２の半導体チップ領域のそれぞれに形成された上記第２の電極パッド上に第２の突起電極を形成する工程（ｆ）と、上記第１の突起電極と上記第２の突起電極とを、加熱および押圧することにより電気的に接続する工程（ｇ）と、上記第２の半導体ウェハーを上記複数の第２の半導体チップ領域ごとに切断する工程（ｈ）とを含む。
【００３６】
本発明によれば、第１の半導体チップは、検査後に不要となるプローブパッドが切断により除去される。このため、第１の半導体チップのサイズは従来の半導体チップよりも小さい。従って、従来の半導体装置よりも小型の半導体装置が得られる。また、第１の半導体チップは、プローブパッドが切断によって除去されるので、得られた半導体装置においてプローブパッドの静電容量およびインダクタンスを考慮する必要がない。従って、本発明によれば、電極パッド等の配線の静電容量およびインダクタンスが、従来の半導体装置の電極パッド等の配線の静電容量およびインダクタンスよりも小さい半導体装置が得られる。
【００３７】
上記工程（ｇ）では、上記第１の半導体チップと上記第２の半導体チップとの間に絶縁性樹脂を供給してもよい。
【００３８】
上記工程（ｃ）および上記工程（ｆ）では、電解めっき法、無電解めっき法、印刷法、ディップ法またはスタッドバンプ法のいずれかによって上記第１の突起電極および上記第２の突起電極を形成してもよい。
【００３９】
上記工程（ｃ）では、錫および銀を含む合金、錫および鉛を含む合金、錫、ニッケル、銅、インジウムおよび金のうちのいずれか１つから上記第１の突起電極を形成してもよい。
【００４０】
【発明の実施の形態】
以下、本発明の実施形態の半導体ウェハーおよびそれを用いた半導体装置ついて、図を参照しながら説明する。
【００４１】
まず、本実施形態の半導体ウェハーについて説明する。図１（ａ）は、半導体チップとなる複数の半導体チップ領域が形成された半導体ウェハーを示す模式図であり、図１（ｂ）は、図１（ａ）の半導体ウェハーの上面を拡大して示した平面図である。
【００４２】
図１（ａ）および（ｂ）に示すように、本実施形態の半導体ウェハー１５は、第１の分離ライン１６で区切られる複数のバルクチップ領域１７が形成されている。バルクチップ領域１７には、集積回路（不図示）と、電極パッド１８と、プローブパッド１９とが形成されており、集積回路および電極パッド１８と、プロ一ブパッド１９との間には第２の分離ライン２０が通っている。第２の分離ライン２０は、バルクチップ領域１７の表面で第１の分離ライン１６の内側に位置し、バルクチップ領域１７を、半導体チップとなる半導体チップ領域１７ａと、第１の分離ライン１６と第２の分離ライン２０との間の切断領域１７ｂとに分離している。つまり、バルクチップ領域１７は、第２の分離ライン２０の内側に位置し、半導体チップとなる複数の半導体チップ領域１７ａと、第１の分離ライン１６と第２の分離ライン２０との間の切断領域１７ｂとを有する。
【００４３】
なお、ここで、第２の分離ライン２０は、説明を容易にするために想定したラインであり、実際に半導体ウェハー１５に形成されている訳ではない。また、本実施形態では、第２の分離ライン２０は直線であるが、勿論曲線であっても構わない。
【００４４】
いくつかのプローブパッド１９は、第２の分離ライン２０を横切る配線２１を介して電極パッド１８と接続されている。
【００４５】
電極パッド１８は、半導体装置を構成する際に、半導体チップ領域１７ａから得られる半導体チップと、別の半導体チップの電極パッドとを接続するためのものであり、２つの半導体チップ間で高速に信号伝達を行なうために設けられている。なお、電極パッド１８は、半導体チップ領域１７ａ内の配線および拡散層等の直上に形成され、電極パッド１８までの配線長が短くなるように設けられていることが好ましい。
【００４６】
図２は、第２の分離ライン２０に沿って回転ブレードで切断して分離された半導体チップ１７ｃを示す平面図である。
【００４７】
図２に示すように、プローブパッド１９が形成された切断領域は除去されて、半導体チップ１７ｃには集積回路（不図示）と電極パッド１８と配線２１とが残っている。また、半導体チップ１７ｃの側端面には、配線２１の切断面が露出している。
【００４８】
このように、本実施形態の半導体ウェハー１５では、プローブパッド１９にプローブ針を接触させることによって各バルクチップ領域１７の検査した後、検査後に不要となるプローブパッド１９が形成された切断領域１７ｂが切断により除去される。このため、半導体チップ領域１７ａのサイズは、従来の半導体チップ領域２よりも小さくなる。つまり、本実施形態の半導体ウェハー１５から得られる半導体チップ１７ｃのチップサイズを、従来の半導体チップ２ａよりも小さくすることができる。
【００４９】
次に、上述の半導体ウェハーに設けられるバルクチップ領域１７の他の例を図を参照しながら説明する。図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）および図５（ｂ）は、半導体チップ２２に搭載される半導体チップ１７ｃとなる、バルクチップ領域１７の別の例を示す平面図である。
【００５０】
図３（ａ）に示すバルクチップ領域１７では、半導体チップ領域１７ａの内部にＢＩＳＴ等のための検査回路（不図示）が設けられている。このことによって、切断領域１７ｂのプローブパッド１９の個数を電極パッド１８の個数より少なくすることができる。例えば、本実施形態の半導体装置１００において、半導体チップ１７ｃがＤＲＡＭであり、半導体チップ２２が論理回路を含んでいる場合、図３（ａ）に示すバルクチップ領域１７では、電極パッド１８の個数が約１４０個必要なのに対し、データ線用パッド、アドレス線用パッド、制御用パッド、電源用パッド等として必要なプローブパッド１９の個数は約５０個である。
【００５１】
このように、プローブパッド１９の個数を少なくすることによって、プローブパッド１９のピッチ３２を、電極パッド１８のピッチ３３より大きくすることができる。例えば、半導体チップ領域１７ａの面積が２０ｍｍ２（辺の長さ４ｍｍ×５ｍｍ）であると仮定すると、半導体チップ領域１７ａには、電極パッド１８のピッチ３３を８０μｍとして、約２００個の電極パッド１８を配置することが可能である。これに対してプローブパッド１９は、半導体チップ領域１７ａの面積が２０ｍｍ２であると仮定すると、ピッチ３２を３００μｍとして配置することができる。さらに、上述のようにプローブパッド１９のピッチ３２を大きくできるので、電極パッド１８の幅３４に対し、プローブパッド１９の幅３５を大きくすることができる。従って、例えば、電極パッド１８の幅３４を５０μｍとした場合、プローブパッド１９の幅３５を２５０μｍとすることも可能となる。
【００５２】
また、図３（ａ）に示すように、プローブパッド１９の形状を長方形とし、各プローブパッド１９の長辺を、各プローブパッド１９が沿うバルクチップ領域１７の各辺に平行になるように配置することができる。このことによって、バルクチップ領域１７のサイズが大きくなることを抑制しながら、プロービング時にプローブ針がスライド（スクラブ）する方向（すなわち、各プローブパッド１９が沿うバルクチップ領域１７の各辺に平行な方向）へのプローブパッド１９の形状が長くなる。このため、検査をより確実なものとすることができる。
【００５３】
さらに、プローブパッド１９の個数が少なくなると、図３（ｂ）、図４（ａ）、図４（ｂ）および図５（ａ）に示すように、必要なプローブパッド１９をバルクチップ領域１７の４辺を全て使用しなくても配置できる。図３（ｂ）、図４（ａ）、図４（ｂ）および図５（ａ）に示すバルクチップ領域１７は、いずれも図３（ａ）に示すバルクチップ領域１７とほぼ同じ構成を有しており、プローブパッド１９の個数およびプローブパッド１９が設けられた切断領域１７ｂの位置が異なるのみである。具体的には、図３（ｂ）は、プローブパッド１９が設けられている切断領域１７ｂがバルクチップ領域１７の３辺に位置する例を示している。また、図４（ａ）および図４（ｂ）は、切断領域１７ｂがバルクチップ領域１７の２辺に位置する例を示している。図５（ａ）は、切断領域１７ｂがバルクチップ領域１７の１辺に位置する例を示している。
【００５４】
例えば、図５（ａ）に示す例において、バルクチップ領域１７のサイズが５ｍｍ×４．１５ｍｍであり、プローブパッド１９のピッチが９０μｍであると仮定すると、幅３５が８０μｍの約５０個のプローブパッド１９を、バルクチップ領域１７の１辺に位置する切断領域１７ｂに全て配置することができる。
【００５５】
このように、プローブパッド１９の個数を少なくすることによって、第２の分離ライン２０で切断して半導体チップ領域１７ａから半導体チップ１７ｃを得る際に除去される切断領域１７ｂの面積が小さくなる。このため、１枚の半導体ウェハー１５から得られる半導体チップ１７ｃの個数を増やすことができ、半導体チップ１７ｃの製造コストも削減される。
【００５６】
また、本実施形態では、上述のようにプローブパッド１９のサイズを、電極パッド１８のサイズよりも非常に大きくできる。プローブパッド１９は、切断によって除去されるので、プローブパッド１９の静電容量およびインダクタンスを考慮する必要がない。一方、従来の半導体チップ２ａでは、電極パッド４がプローブパッドを兼ねているので、電極パッド４のサイズを小さくすることは難しい。従って、本実施形態の半導体チップ１７ｃの電極パッド１８に起因する静電容量およびインダクタンスは、従来の半導体チップ２ａの電極パッド４に起因する静電容量およびインダクタンスよりも格段に小さくなる。例えば、従来の半導体チップ２ａの各電極パッド４のサイズが７５μｍ角であり、本実施形態の半導体チップ１７ｃの各電極パッド１８のサイズが１５μｍ角であると仮定すると、電極パッドの面積は１／２５に縮小し、電極パッドに起因する静電容量も半導体チップ領域全体で０．１ｐＦ以上減少する。
【００５７】
また、本実施形態では、半導体チップ領域１７ａの内部にＢＩＳＴ等のための検査回路（不図示）が設けられている。このため、電極パッド１８のいくつかは、接続のためにのみ使用され、プロービングが行なわれない。このような接続のみに使用される電極パッド１８を集積回路からの距離ができるだけ短くなる位置に配置することができる。このことによって、電極パッドと集積回路とを接続する配線を短くすることができ、この配線に起因する静電容量およびインダクタンスを低減することもできる。従来の半導体チップ２ａは、半導体チップ２ａの端部に設けられた電極パッド４と集積回路とを接続する配線を備える。具体的には、この従来の半導体チップ２ａに比べて、本実施形態の半導体チップ１７ｃの静電容量は、配線長１ｍｍ当たり０．１ｐＦ以上減少する。
【００５８】
このように、本実施形態によれば、静電容量およびインダクタンスの影響が非常に小さい半導体チップが得られる。
【００５９】
また、本実施形態では、プロービングの際にバルクチップ領域１７の外部から入るサージから集積回路を保護するための保護回路３６を、切断領域１７ｂ内に設けることができる。例えば、図５（ｂ）に示すように、プローブパッド１９の横に保護回路３６を配置する。このことによって、第２の分離ライン２０で半導体チップ領域１７ａを分離したときの半導体チップ１７ｃのサイズをさらに小さくすることができる。また、保護回路３６も切断によって除去されるので、保護回路３６の静電容量およびインダクタンスを無視できる。
【００６０】
なお、フリップチップボンディング用の電極パッドは、突起電極（バンプ）を用いて接続するため、電極パッド１８を１辺が７０μｍの正方形よりも小さくすることができる。また、フリップチップボンディングでは、電極パッドの直下への機械的ストレスも小さいので、電極パッド１８の直下に配線や拡散層を配置することもできる。このため、本実施形態によれば、電極パッド１８、突起電極および配線の静電容量およびインダクタンスを極力小さく設計することができる。
【００６１】
以上に述べたように、本実施形態によれば、半導体ウェハー１５のバルクチップ領域１７の構造を、プローブパッド１９と電極パッド１８とを別々に設け、プローブパッドが切断により除去される構造とすることによって、バルクチップ領域に形成されるプローブパッドおよび電極パッドの個数、サイズ、ピッチ等の配線設計に対する制約の多くを取り除くことができる。また、各電極パッドに接続される配線および電極パッドの配置等の配線設計に対する制約の多くも取り除くことができる。
【００６２】
次に、上述の半導体ウェハーから得られた半導体チップを用いて得られる本実施形態の半導体装置を、図６を参照しながら説明する。図６（ａ）は、本実施形態の半導体装置を作製する際に、半導体ウェハー１５から分離した半導体チップ１７ｃを、もう１つの半導体チップ２２に搭載する様子を示す図であり、図６（ｂ）は、本実施形態の半導体装置の断面図である。
【００６３】
図６（ａ）に示すように、本実施形態の半導体装置１００では、第２の分離ライン２０で切断されることによって分離された半導体チップ１７ｃが、半導体チップ２２の上にフェースダウンの状態で搭載されている。
【００６４】
図６（ａ）および（ｂ）に示すように、半導体チップ２２は、その上面上に形成された内部電極パッド２６および外部電極パッド２４と、内部電極パッド２６および外部電極パッド２４に接続された内部回路（不図示）とを備えている。内部電極パッド２６上には、突起電極２３が形成されている。ここでは、半導体チップ１７ｃの電極パッド１８の上面上にも突起電極２５が形成されている。本実施形態の半導体装置１００では、突起電極２３と突起電極２５とが接続された状態で、半導体チップ２２と半導体チップ１７ｃとがフリップチップボンディングにより接合されている。
【００６５】
本実施形態では、半導体チップ１７ｃの電極パッド１８の上面上に形成された突起電極２５は、錫−銀合金で形成されている。錫−銀合金の組成は、錫に対して銀が３．５％含まれており、錫−銀合金の厚さは３０μｍ程度である。錫−銀合金は、銅、ビスマスをさらに含んでいてもよい。また、突起電極２５を錫−銀合金に代えて、錫−鉛合金、錫、インジウムを用いて形成してもよい。
【００６６】
また、本実施形態では、半導体チップ１７ｃの電極パッド１８と突起電極２５との密着性向上や金属拡散防止を目的として、電極パッド１８上にアンダーバリアメタル層（不図示）が形成されている。アンダーバリアメタル層は、電極パッド１８側から順に、チタン、銅、ニッケル、錫−銀合金の順に積層された積層膜から形成されている。
【００６７】
また、本実施形態では、突起電極２３はニッケル膜で形成されているが、錫−銀合金、錫−鉛合金、錫、インジウム、金または銅のいずれかで形成されていてもよい。本実施形態では、ニッケル膜の厚さは８μｍ程度であるが、ニッケル膜の表面に、酸化防止を目的として０．０５μｍ程度の金箔を形成してもよい。
【００６８】
図６（ｂ）に示すように、半導体チップ２２と半導体チップ１７ｃとの間には絶縁性樹脂２７が充填されている。ここで、絶縁性樹脂２７の材料は、本実施形態ではエポキシ系熱硬化型樹脂であり、室温における粘度が０．３〜１０Ｐａ・ｓである。なお、硬化後の絶縁性樹脂２７の特性を確保することを目的として、球形フィラーを絶縁性樹脂２７の材料に添加してもよい。また、絶縁性樹脂２７の材料として例えばアクリル系、フェノール系樹脂でもよい。
【００６９】
半導体チップ２２は、リードフレームのダイパッド２８に固定されている。また、半導体チップ２２の外部電極パッド２４とリードフレームのインナーリード２９とは、金属細線３０により電気的に接続されている。半導体チップ２２、半導体チップ１７ｃ、ダイパッド２８、インナーリード２９および金属細線３０は、封止樹脂３１により封止されている。
【００７０】
上述のように、本実施形態では、半導体ウェハー１５から得られる半導体チップ１７ｃのチップサイズが、従来の半導体チップ２ａよりも小さい。従って、本実施形態の半導体装置１００では、半導体チップ２２のサイズを小さくすることが可能である。つまり、本実施形態によれば、従来の半導体装置２００よりも小型の半導体装置が得られる。
【００７１】
また、本実施形態によれば、半導体チップ１７ｃとして、図３（ａ）から図５（ｂ）に示されるいずれかを用いることによって、半導体装置の製造コストを削減することができる。
【００７２】
さらに、本実施形態によれば、半導体チップ１７ｃの静電容量およびインダクタンスの影響が非常に小さい半導体装置が得られる。
【００７３】
次に、バルクチップ領域１７におけるプローブパッド１９、電極パッド１８および各配線層の構造について説明する。図７および図８は、バルクチップ領域１７におけるプローブパッド１９、電極パッド１８および各配線層の構造を示す部分的な断面図である。
【００７４】
図７（ａ）に示すように、本実施形態のバルクチップ領域１７には、上面上に形成された拡散層３９を有する基板５４と、基板５４上に形成された絶縁膜５１、５２および５３とを備える。絶縁膜５３の開口部５３ａ内に露出するように設けられたプローブパッド１９と電極パッド１８（突起電極２５）とを接続する配線２１は、基板５４上に形成された拡散層３９に接続する配線４４に、絶縁膜５２に形成されたスルーホール３８を通じて接続されている。
【００７５】
また、図７（ｂ）に示すように、プローブパッド１９と電極パッド１８（突起電極２５）とを接続する配線２１を絶縁膜５２および５３により分離し、第２の分離ライン２０の直下に位置するポリシリコンから形成された配線４１で接続してもよい。このことによって、ブレードにより切断された後にバリの発生を抑制でき、電気的なショートを防止することができる。
【００７６】
さらに、図７（ｃ）に示すように、電極パッド１８（突起電極２５）と拡散層３９とを接続する配線４２を、プローブパッド１９と電極パッド１８とを接続する配線４３より下層の配線層に形成してもよい。このことによって、上記図７（ａ）および図７（ｂ）に比べて、集積回路から電極パッド１８までの配線長を短くすることができる。従って、配線容量を低減することができる。
【００７７】
また、図８に示すように、プローブパッド１９の直下に拡散層３９’を形成し、プローブパッド１９と拡散層３９’とを、プラグ３８’を介して直接接続する配線構造としてもよい。
【００７８】
次に、本発明の半導体装置の製造方法を、図９および図１０を参照しながら説明する。図９および図１０は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
【００７９】
まず、図９（ａ）に示す工程で、第１の分離ライン１６で区切られる複数のバルクチップ領域１７を有する半導体ウェハー１５を用意する。バルクチップ領域１７には、集積回路（不図示）と、電極パッド１８と、プローブパッド１９とが形成されている。いくつかのプローブパッド１９は、第２の分離ライン２０を横切る配線２１を介して電極パッド１８と接続されている。続いて、半導体ウェハー１５の上面上のプローブパッド１９にプローブ針４４をコンタクトさせることによって、各バルクチップ領域１７の検査を行なう。
【００８０】
次に、図９（ｂ）に示す工程で、半導体ウェハー１５に形成された複数のバルクチップ領域１７の上面上の電極パッド１８上に突起電極２５を形成する。ここでは、突起電極２５を溶融金属材料である錫−銀合金で形成する。錫−銀合金の組成は、錫に対して銀が３．５％含まれており、錫−銀合金の厚さは３０μｍ程度である。錫−銀合金からなる突起電極２５の形成方法として、例えば電解めっき法、無電解めっき法、印刷法、ディップ法およびスタッドバンプ法等がある。また、電極パッド１８と突起電極２５との密着性向上および金属拡散防止を目的として、電極パッド１８上にアンダーバリアメタル層（不図示）として、チタン、銅、ニッケル、錫−銀合金の順に積層された積層膜を形成する。なお、錫−銀合金は、銅、ビスマスをさらに含んでいてもよい。また、突起電極２５を錫−銀合金に代えて、錫−鉛合金、錫、インジウムを用いて形成してもよい。
【００８１】
次に、図９（ｃ）に示す工程で、ダイシングテープ４５を半導体ウェハー１５の下面上に貼り付けた後、第２の分離ライン２０に沿って回転ブレードによりダイシング切断し、プローブパッド１９が形成されている切断領域１７ｂと、電極パッド１８および集積回路（不図示）が形成されている半導体チップ領域１７ａとを分離することによって、半導体チップ１７ｃを形成する。
【００８２】
次に、図９（ｄ）に示す工程で、半導体チップ１７ｃをピックアップする。
【００８３】
次に、図１０（ａ）を示す工程で、分離ライン（不図示）で区切られ、分離されて半導体チップ２２となる複数のバルクチップ領域２２ａを有する半導体ウェハー（不図示）を用意する。なお、ここでは、簡単のためにバルクチップ領域２２ａを代表的に示している。各バルクチップ領域２２ａには、上面上に形成された内部電極パッド２６および外部電極パッド２４と、内部電極パッド２６および外部電極パッド２４に接続された内部回路（不図示）とが形成されている。続いて、各バルクチップ領域２２ａの上面上の内部電極パッド２６上に突起電極２３を形成する。本実施形態ではニッケル膜を用いて突起電極２３を形成する。このときニッケル膜の厚さは、８μｍ程度で、ニッケルの表面に酸化防止を目的に金を０．０５μｍ程度の厚さで形成してもよい。ニッケルおよび金からなる突起電極２５の形成方法として、例えば電解めっき法、無電解めっき法、印刷法、ディップ法およびスタッドバンプ法等を用いる。また、突起電極２３を形成する溶融金属材料としては、ニッケルの他に錫−銀合金、錫−鉛合金、錫、インジウム、金または銅のいずれかを用いてもよい。
【００８４】
次に、図１０（ｂ）に示す工程で、バルクチップ領域２２ａの上面上に絶縁性樹脂２７を塗布する。本実施形態では、絶縁性樹脂２７の材料としてエポキシ系熱硬化型樹脂を塗布する。絶縁性樹脂２７の材料は、室温における粘度が０．３〜１０Ｐａ・ｓであるものを用いることが好ましい。なお、硬化後の絶縁性樹脂２７の特性を確保することを目的として、球形フィラーを絶縁性樹脂２７の材料に添加してもよい。また、絶縁性樹脂２７の材料として例えばアクリル系、フェノール系樹脂でもよく、熱硬化性樹脂、熱可塑性樹脂、２液混合の常温硬化性樹脂、ＵＶ硬化性樹脂と熱硬化性樹脂との併用、のいずれを用いてもよい。本実施形態では、絶縁性樹脂２７の供給方法として、ディスペンサ装置を用いてシリンジ４６からバルクチップ領域２２ａの突起電極２３の上に絶縁性樹脂２７を滴下する。バルクチップ領域２２ａの形状や大きさによっては複数回に分けて滴下してもよい。絶縁性樹脂２７の他の供給方法としては、転写法や印刷法によるものでもよい。
【００８５】
次に、図１０（ｃ）に示す工程で、バルクチップ領域２２ａの突起電極２３の融点温度と半導体チップ１７ｃの突起電極２５の融点温度のうち、低い方の融点温度以上の温度で加熱しながら、半導体チップ１７ｃをバルクチップ領域２２ａに押圧する。このことによって、溶融した突起電極２３または２５が機械的な変形を生じ、突起電極２３または２５の表面酸化膜が破れ、突起電極２５と突起電極２３とが金属拡散によって容易に接合される。
【００８６】
本実施形態では、パルス加熱ツール４７を用いて２２１〜３００℃の温度で１〜３秒加熱および押圧を行なう。バルクチップ領域２２ａの突起電極２３が錫−鉛合金で形成されている場合、パルス加熱ツール４７によって１８３〜２５０℃の温度で加熱および押圧することによって、半導体チップ１７ｃをバルクチップ領域２２ａに接合することが好ましい。バルクチップ領域２２ａの突起電極２３が錫で形成されている場合、パルス加熱ツール４７により２９０〜４００℃の温度で加熱および押圧することによって、半導体チップ１７ｃをバルクチップ領域２２ａに押圧することが好ましい。バルクチップ領域２２ａの突起電極２３がインジウムで形成されている場合、パルス加熱ツール４７により１９０℃〜２５０℃の温度で加熱および押圧することによって、半導体チップ１７ｃをバルクチップ領域２２ａに押圧することが好ましい。
【００８７】
続いて、パルス加熱ツール４７による加熱および押圧を解除した後、熱硬化炉にて絶縁性樹脂２７を熱硬化する。この後、ダイシングテープを半導体ウェハーの下面上に貼り付けた後、分離ライン２０に沿って回転ブレードによりダイシング切断し、バルクチップ領域２２ａをそれぞれ分離することによって、半導体チップ１７ｃが接合された半導体チップ２２を形成する。
【００８８】
次に、図１０（ｄ）に示すように、半導体チップ２２の外部電極パッド２４とリードフレームのインナーリード２９とを金属細線３０により接続した後、半導体チップ１７ｃ、半導体チップ２２、ダイパッド２８、インナーリード２９および金属細線３０を封止樹脂３１で封止する。続いて、封止樹脂３１から突出したリードフレームのアウターリードを成形することによって、半導体装置１００が得られる。
【００８９】
なお、本実施形態では、図１０（ｃ）に示す工程で、バルクチップ領域２２ａをそれぞれ分離したが、これに限定されない。例えば、図１０（ａ）に示す工程において、バルクチップ領域２２ａをそれぞれ分離することによって半導体チップ２２を形成した後、図１０（ｂ）以降の工程を同様に行なってもよい。
【００９０】
本実施形態で得られる半導体チップ１７ｃと半導体チップ２２とのＣＯＣ型の半導体装置１００を、リードフレーム、プリント配線基板等に搭載することによって、半導体パッケージを形成することも可能である。
【００９１】
なお、本実施形態では、半導体チップ１７ｃと半導体チップ２２との組み合わせとして、例えば、ＤＲＡＭ等のメモリーを含む半導体チップと、マイコン等の論理回路を含む半導体チップとの組み合わせ、互いに異なる論理回路を含む半導体チップ同士の組み合わせ、あるいは化合物半導体基板を用いて作製された半導体チップとシリコン基板を用いて作製された半導体チップとの組み合わせ等が挙げられる。また、互いに異なるプロセスにより形成された半導体チップ同士、あるいは１つのプロセスにより作製された大面積の１つの半導体チップを２分割して、２つの半導体チップとして組み合わせたものであってもよい。
【００９２】
【発明の効果】
本発明によれば、小型で高性能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、複数の半導体チップが形成された半導体ウェハーを示す模式図であり、図１（ｂ）は、図１（ａ）の半導体ウェハーの上面を拡大して示した平面図である。
【図２】図２は、本発明の半導体チップを示す平面図である。
【図３】図３は、本発明の半導体チップの別の例を示す平面図である。
【図４】図４は、本発明の半導体チップの別の例を示す平面図である。
【図５】図５は、本発明の半導体チップの別の例を示す平面図である。
【図６】図６は、本発明の半導体装置の構成を示す図である。
【図７】図７は、半導体チップのプローブパッド、電極パッドおよび各配線層の構造を示す部分的な断面図である。
【図８】図８は、半導体チップのプローブパッド、電極パッドおよび各配線層の構造を示す部分的な断面図である。
【図９】図９は、本発明の半導体装置の製造方法の各工程を示す断面図である。
【図１０】図１０は、本発明の半導体装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）は、複数の半導体チップが形成された半導体ウェハーを示す模式図であり、図１１（ｂ）は、図１１（ａ）の半導体ウェハーの上面を拡大して示した平面図である。
【図１２】図１２は、従来の半導体装置の構成を示す図である。
【符号の説明】
１、１５  半導体ウェハー
２、１７ａ  半導体チップ領域
２ａ、１７ｃ、２２  半導体チップ
３  分離ライン
４、１８  電極パッド
５  半導体チップ
６  突起電極
７  外部電極パッド
９  突起電極
１０  絶縁性樹脂
１１  ダイパッド
１２  インナーリード
１３  金属細線
１４  封止樹脂
１６  第１の分離ライン
１７、２２ａ  バルクチップ領域
１７ｂ  切断領域
１９  プローブパッド
２０  第２の分離ライン
２１  配線
２３、２５  突起電極
２４  外部電極パッド
２６  内部電極パッド
２７  絶縁性樹脂
２８  ダイパッド
２９  インナーリード
３０  金属細線
３１  封止樹脂
３２、３３  ピッチ
３４、３５  幅
３６  保護回路
３７  突起電極
３８  スルーホール
３８’  プラグ
３９、３９’  拡散層
４１  配線
４２  配線層
４３  配線層
４４  プローブ針
４５  ダイシングテープ
４６  シリンジ
４７  パルス加熱ツール
５１、５２、５３  絶縁膜
５３ａ  開口部
５４  基板
１００、２００  半導体装置
【図１】
0003559554.tif 000002
【図２】
0003559554.tif 000003
【図３】
0003559554.tif 000004
【図４】
0003559554.tif 000005
【図５】
0003559554.tif 000006
【図６】
0003559554.tif 000007
【図７】
0003559554.tif 000008
【図８】
0003559554.tif 000009
【図９】
0003559554.tif 000010
【図１０】
0003559554.tif 000011
【図１１】
0003559554.tif 000012
【図１２】
0003559554.tif 000013