【事件の表示】
　特願２００５−２０４８８５「液晶表示装置及び電子機器」拒絶査定不服審判事件〔平成１８年　４月２０日出願公開、特開２００６−１０６６８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、特許法第４１条に基づく優先権主張を伴う平成１７年７月１３日（優先日：平成１６年９月１３日、出願番号：特願２００４−２６４９７６号）の出願であって、平成１８年５月１６日付け（発送日：平成１８年５月２３日）で拒絶査定がなされ、これに対して平成１８年６月２２日に拒絶査定不服審判の請求がなされるとともに、平成１８年７月１９日付けで特許請求の範囲、明細書を対象とする手続補正がなされたものであって、当審において、平成２１年１月８日付け（発送日：平成２１年１月１３日）で拒絶の理由を通知したところ、これに対して平成２１年３月１６日付けで意見書が提出されるとともに、同日付けで特許請求の範囲、明細書を対象とする手続補正がなされたものである。
　
２　平成２１年１月８日付け拒絶理由（以下、「当審拒絶理由」という。）の理由２の概要
　
　本件出願の請求項１−１４に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　　　　引　用　文　献　等　一　覧
　
１．特開２００４−６１５５２号公報
２．国際公開０３／０３２２８８号
３．特開２００３−２８０６１７号公報
４．特開２０００−２６７０６７号公報
５．特開昭６３−４１８２９号公報
６．国際公開２００４／０７０６９７号
　
３　当審の判断
（１）本願発明
　請求項１には、「黒レベル及びプリチャージレベルの信号を含む映像信号」なる記載（第５−６行）と、「前記プリチャージレベルの信号及び映像信号」なる記載（第１２行）がなされている。
　これらの記載の関係を検討するに、前者の記載では「映像信号」はプリチャージレベルの信号を含む信号であるのに対して、後者の記載では「映像信号」は「プリチャージレベルの信号」とは異なる信号で、プリチャージレベルの信号を含まない信号であることは、その記載から明らかである。
　つまり、前者の記載における「映像信号」と後者の記載における「映像信号」とは、その映像信号に含まれる信号まで考慮すると全く同一の信号でないにもかかわらず、同一の語句を用いて記載されており、請求項１の記載が明確でない。
　したがって、請求項１に係る発明を請求項１の記載のとおりに認定することができない。
　そこで、上記両記載に関する本願の明細書の発明の詳細な説明の記載、即ち第１の行選択回路と映像信号との関係について説明した段落【００４０】を参酌する。
　段落【００４０】には、「また、行選択回路２５には垂直開始信号１及び垂直クロック信号が供給され、垂直開始信号１を垂直クロック信号に同期して出力端子QV1，QV2，…QVnに順次出力する。行選択回路２５の出力はオア回路３０−１，３０−２，…３０−ｎにそれぞれ出力する。これにより、水平帰線期間を除いた時間帯では、ゲート線Ｇ１，Ｇ２，…Ｇｎにゲート電圧が順次供給されることとなり、薄膜トランジスタTH1V1，TH2V1，…THmVnが水平方向に走査されつつ垂直方向にも走査されて駆動されることにより、ビデオ信号（固定レベルの信号、プリチャージレベルの信号及び有効なビデオ信号）が液晶セルCH1V1，CH2V2，…CHmVnに供給されて映像が描画されることになる。」と記載されており、ビデオ信号は、固定レベルの信号、プリチャージレベルの信号及び有効なビデオ信号からなっていることから、プリチャージレベルの信号を含む信号は「ビデオ信号」、プリチャージレベルの信号を含まない信号は「有効なビデオ信号」と区別して用いている。そして、この記載における「行選択回路２５」、「液晶セルCH1V1，CH2V2，…CHmVnに供給」、「固定レベルの信号」、「プリチャージレベルの信号」は、それぞれ請求項１の「第１の行選択回路」、「画素に書き込ませ」、「黒レベルの信号」、「プリチャージレベルの信号」に対応し、「ビデオ信号」が「映像信号」に対応することは明らかである。
　そうすると、第１の行選択回路が画素に書き込ませる信号が、請求項１に記載の「プリチャージレベルの信号」に加え、有効な映像信号であることは明らかである。
　要するに、請求項１には、本来「有効な映像信号」と記載すべきであったのを「映像信号」と誤記したというべきである。
　以上のことから、請求項１に記載された「映像信号」（第１２行目）は、「有効な映像信号」の誤記と認め、請求項１の「前記第１の行選択回路は、…前記プリチャージレベルの信号及び映像信号を前記画素に書き込ませ」は、「前記第１の行選択回路は、…前記プリチャージレベルの信号及び有効な映像信号を前記画素に書き込ませ」という意味であると認定する。
　
　よって、本願の請求項１に係る発明は、平成２１年３月１６日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、以下のとおりのものと認める。（以下「本願発明」という。）下線は、修正箇所を示す。
　
「【請求項１】
　マトリックス状に配置された画素及び前記画素を駆動するアクティブ素子を備えた液晶セルアレイと、
　前記アクティブ素子の列方向を単位としてそれぞれ接続されたデータ線を順次選択するためのデータ線選択回路と、水平帰線期間に発生する固定レベル書込信号及び前記データ線選択回路の出力に基づいて駆動され、前記データ線に対して、水平帰線期間内に黒レベル及びプリチャージレベルの信号を含む映像信号を供給するスイッチング素子とを備えたデータ線駆動回路と、
　前記アクティブ素子の行方向を単位としてそれぞれ接続されたゲート線を走査して駆動信号を供給し、前記画素に前記映像信号を書き込ませる第１及び第２の行選択回路を含む行駆動回路とを備え、
　前記第１の行選択回路は、前記ゲート線を順次走査して前記アクティブ素子を駆動し、前記プリチャージレベルの信号及び
有効な映像信号
　前記第２の行選択回路は、前記第１の行選択回路よりも所定時間遅らせて垂直方向の走査を開始し、前記固定レベル書込信号に基づいて前記スイッチング素子が駆動されて前記黒レベルの信号が前記データ線に供給されるタイミングで、前記ゲート線を走査して前記アクティブ素子を駆動させて、前記黒レベルの信号を前記画素に書き込ませることを特徴とする液晶表示装置。」
　
（２）引用刊行物に記載された発明
ア　当審拒絶理由で引用され、本願の優先日前の平成１６年２月２６日に頒布された刊行物である特開２００４−６１５５２号公報（以下、「引用刊行物１」という。）には、「アクティブマトリクス型液晶表示装置」の発明に関して、図面とともに以下の事項が記載されている。
　
＜記載事項１＞
「【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に係り、特に投射型液晶ディスプレイ等に適用して好適なアクティブマトリクス型液晶表示装置に関する。」
　
＜記載事項２＞
「【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるアクティブマトリクス型液晶表示装置の一実施の形態の回路構成図を示す。同図において、複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されている。すなわち、複数の表示画素ＰＩＸは二次元マトリクス状に配列されている。
【００１４】
列信号電極駆動回路５は水平シフトレジスタ６、スイッチ回路群ＳＷ、およびｋ個の２入力ＯＲゲートからなるゲート回路群ＧＨより構成されている。水平シフトレジスタ６のｋ個の各出力ビット端子は、ゲート回路群ＧＨを構成する各２入力ＯＲゲートのうち対応する一の２入力ＯＲゲートの一方の入力端子に接続され、ゲート回路群ＧＨを構成する全２入力ＯＲゲートの他方の入力端子は共通にゲート信号ＰＲＣＨＧ入力端子に接続され、更に、各２入力ＯＲゲートの出力端子はスイッチ回路群ＳＷを構成する対応する一のスイッチ回路の制御端子に別々に接続されている。
【００１５】
スイッチ回路群ＳＷを構成する全部でｋ個のスイッチ回路の入力側端子は表示信号ＳＩＧ入力端子に共通接続され、各スイッチ回路の出力端子は前記列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）の各々に１対１に対応して接続されている。
【００１６】
水平シフトレジスタ６には、図示しない駆動タイミング生成回路より水平スタート信号ＨＳＴ及び水平クロック信号ＨＣＫが供給される。水平シフトレジスタ６はこれらの信号ＨＳＴ及びＨＣＫに基づいて駆動され、これにより水平シフトレジスタの各出力ビット端子からは、ゲート回路群ＧＨ中の対応する２入力ＯＲゲートの一方の入力端子に対し順次にパルスを供給する。
【００１７】
ゲート回路群ＧＨの各２入力ＯＲゲートはこの入力を受け、スイッチ回路群ＳＷの各スイッチ回路の制御端子に対し、順次にパルスを送出して順次にオン状態とする。このように、各スイッチ回路を順次オン状態とすることにより、表示信号ＳＩＧ入力端子からの表示
信号ＳＩＧが、スイッチ回路群ＳＷのオン状態とされたスイッチ回路を通して、対応する列信号電極Ｄに順次サンプリングする。
【００１８】
他方、行走査電極駆動回路７は、２つのシフトレジスタＳＲ１及びＳＲ２と、ゲート回路群ＧＶ１、ＧＶ２及びＧＶ３より構成されている。第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１〜Ａｍは、第１のゲート回路群ＧＶ１を構成するｍ個の２入力ＡＮＤゲートのうち対応する２入力ＡＮＤゲートの一方の入力端子に接続されている。第１のゲート回路群ＧＶ１を構成する各２入力ＡＮＤゲートのもう一方の入力端子は、第１のゲート信号ＧＡＴＥ１の入力端子に共通に接続されている。
【００１９】
第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１〜Ｂｍは、第２のゲート回路群ＧＶ２を構成するｍ個の２入力ＡＮＤゲートのうち対応する２入力ＡＮＤゲートの一方の入力端子に接続されている。第２のゲート回路群ＧＶ２を構成する各２入力ＡＮＤゲートのもう一方の入力端子は、第２のゲート信号ＧＡＴＥ２の入力端子に共通に接続されている。第１のゲート回路群ＧＶ１と、第２のゲート回路群ＧＶ２をそれぞれ構成する各ＡＮＤゲートの出力端子は、各々第３のゲート回路群ＧＶ３を構成するｍ個の２入力ＯＲゲートのうち、対応するＯＲゲートの入力端子にそれぞれ接続される。第３のゲート回路群ＧＶ３を構成するｍ個のＯＲゲートの各出力端子は、各行の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）のうち、対応する１行の行走査電極に別々に接続されている。」
　
＜記載事項３＞
「【００２０】
次に、図２および図３を用いて、図１のアクティブマトリクス型液晶表示装置の一実施の形態の駆動タイミングと動作について説明する。図２は図１の実施の形態における表示信号と各タイミング信号の関係について、各水平走査期間を基本単位に図示した模式図である。
【００２１】
図２において、表示信号ＳＩＧは有効画像期間と画像情報を含まない水平ブランキング期間より成り、水平ブランキング期間の全てまたは少なくとも一部の期間には、リセット用の基準電圧レベルが重畳される。図１で説明した列信号電極駆動回路５のゲート回路群ＧＨ（ＯＲ回路）のゲート信号ＰＲＣＨＧは、上記表示信号ＳＩＧの水平ブランキング期間に重畳したリセット電圧レベル期間にてＨレベルとなるようなタイミングとする。
【００２２】
これにより、水平ブランキング期間に重畳したリセット電圧レベル期間においては、列信号電極駆動回路５の全てのゲート回路出力はＨレベルとなり、スイッチ回路群ＳＷを構成する全てのスイッチ回路を同時にオン状態とする結果、全ての列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）にリセット電圧レベルが同時に供給される。
【００２３】
行走査電極駆動回路７の第１、第２のシフトレジスタＳＲ１、ＳＲ２の各々に対して構成した第１、第２のゲート回路群ＧＶ１、ＧＶ２（ＡＮＤゲート）には、図２のタイミングでＧＡＴＥ１信号、ＧＡＴＥ２信号を供給する。ＧＡＴＥ１信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによる列信号電極電圧のリセットより前のタイミングで立ち下がるようにタイミング設定されている。一方、ＧＡＴＥ２信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによるリセットより後のタイミングで立ち下がるようにタイミング設定されている。
【００２４】
第１のシフトレジスタＳＲ１において、ｊ番目（ｊは１≦ｊ≦ｍを満足する自然数）の出力ビット端子Ａｊの論理レベルがＨレベルのとき、この出力ビット端子Ａｊの出力パルスを第１のゲート回路群ＧＶ１のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ１と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給される。
【００２５】
また、第２のシフトレジスタＳＲ２において、ｊ番目の出力ビット端子Ｂｊの論理レベルがＨレベルのとき、この出力ビット端子Ｂｊの出力パルスを第２のゲート回路群ＧＶ２のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ２と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給される。
【００２６】
図３と共に後述するように、第１のシフトレジスタＳＲ１には走査開始タイミング信号ＷＴが供給され、これに基づき第１のシフトレジスタＳＲ１の各ビット出力端子から順次シフトされて出力されたパルスのうち、出力ビット端子Ａｊの出力パルスが図２に示すように論理レベルがＨレベルのとき、この出力ビット端子Ａｊの出力パルスを第１のゲート回路群ＧＶ１のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ１と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給され、表示信号の書き込みが行われる。
【００２７】
次に、第１のシフトレジスタＳＲ１への走査開始タイミング信号ＷＴの入力後、後述するように、ｎライン期間後に第２のシフトレジスタＳＲ２に走査開始タイミング信号Ｒｅｓｅｔが供給され、これに基づき第２のシフトレジスタＳＲ２の各ビット出力端子から順次シフトされて出力されたパルスのうち、出力ビット端子Ｂｊの出力パルスが図２に示すように論理レベルがＨレベルのとき、この出力ビット端子Ｂｊの出力パルスを第２のゲート回路群ＧＶ２のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ２と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給され、表示信号ＳＩＧによらない一定電圧のＲｅｓｅｔ信号の書き込みが行われる。
【００２８】
このように、Ａｊにパルスが出力されて表示信号の書き込みが行われてからｎライン期間後に、同一行ｊのＢｊにＲｅｓｅｔ信号が出力されてリセットされる。従って、ｎラインの値は、表示信号書き込み後のリセットをかけるライン数を示しており、このｎラインの値は、本実施の形態では任意の値に設定できる。」
　
＜記載事項４＞
「【００２９】
図３は本発明になるアクティブマトリクス型液晶表示装置の第１の実施の形態における表示信号と各タイミング信号の関係を、各垂直走査期間を含んだ時間軸で図示した模式図を示す。図３に示すように、表示信号ＳＩＧは表示画素ＰＩＸ内の液晶の焼き付きや材料劣化を避けるために、垂直走査期間毎に極性反転するフレーム反転で入力され、これをサンプリングした各画素電圧も書き込み周期毎に極性反転した電圧となる。
【００３０】
本実施の形態では、各極性で画素電圧（表示信号）を画素に書き込んで保持する期間（信号期間）と、所定の基準電圧にリセットするリセット期間を、各画素について１フレーム期間（１垂直走査期間）中に設けている。
【００３１】
図１に示した行走査電極駆動回路７の第１のシフトレジスタＳＲ１には、図３に示すように走査開始タイミング信号ＷＴが表示信号フレームの先頭位置にパルス入力される。この走査開始タイミング信号ＷＴは、図３に示すように第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１，Ａ２，・・・，Ａｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ１と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。これより、各行の画素回路が順次選択され、表示信号の書き込みが行われる。 【００３２】
一方、図１に示した行走査電極駆動回路７の第２のシフトレジスタＳＲ２には、図３に示すように走査開始タイミング信号Ｒｅｓｅｔを、第１のシフトレジスタＳＲ１の走査開始タイミング信号ＷＴに対してｎライン分遅れたタイミングで入力する。この走査開始タイミング信号Ｒｅｓｅｔは、第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１，Ｂ２，・・・，Ｂｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信
号ＧＡＴＥ２と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。
【００３３】
ゲート信号ＧＡＴＥ２は、表示信号ＳＩＧの水平ブランキング期間に設けたリセット期間中、すなわち全ての列信号電極（Ｄ１，Ｄ２，・・・，Ｄｋ）にリセット電圧が供給されている期間に、各行に行選択がイネーブルとなるようにタイミング設定されており、その結果、対応する各行の画素回路には順次リセット電圧が書き込まれる。
【００３４】
以上により、各画素行の駆動画素電極の電圧、すなわち第１行の液晶駆動電圧は図３にＬ（１）で、第２行の液晶駆動電圧は同図にＬ（２）で示すように、信号期間とリセット期間が１フレーム（１垂直走査期間）内で切り替わる波形となる（第３行から第ｍ行までの液晶駆動電圧も同様）。
【００３５】
以上説明したように、本実施の形態のアクティブマトリクス型液晶表示装置によれば、１フレーム期間（１垂直走査期間）中に、各画素回路に表示信号を書き込み保持する表示信号期間と、所定の基準電圧にリセットするリセット期間を設けることができる。さらに、表示信号期間とリセット期間の時間の割合は、第１のシフトレジスタＳＲ１に入力する走査開始タイミング信号ＷＴに対する、第２のシフトレジスタＳＲ２に入力する走査開始タイミング信号Ｒｅｓｅｔの遅延ライン期間数ｎ（ただし、ｎ＜ｍ）を任意に変えることにより、水平走査時間を単位として任意に設定することができる。」
　
＜記載事項５＞
「【００４１】
図６は本発明のアクティブマトリクス型液晶表示装置における画素電圧と、対応する画素の液晶の応答の一例を示す模式図である。図６（Ａ）に示すように、画素電圧は液晶の焼き付きや材料劣化を避けるために垂直走査期間ごとに極性反転するフレーム反転で入力し、これをサンプリングした各画素電圧も書き込み周期毎に極性反転した電圧となる。
【００４２】
本発明のアクティブマトリクス型液晶表示装置の構成および駆動では、各極性で画素電圧（表示信号）を画素に書き込んで保持する期間（信号期間）と、所定の基準電圧にリセットするリセット期間を、各画素について１フレーム期間中に設けている。図６（Ａ）に示すように、本発明装置における画素電圧（交流）は、中心電圧にリセット電圧レベルが設定され、リセット期間の液晶駆動電圧がほぼゼロとなるようにされている。このようなリセット期間を有する駆動電圧を各画素の液晶に与える結果、液晶の応答波形は、図６（Ｂ）に示すように画像表示と黒表示を交互に繰り返す応答となる。これより、以下の効果が得られる。」
　
　上記記載事項２、図面の図１からみて、アクティブマトリクス型液晶表示装置が、表示画素ＰＩＸをマトリックス状に配置された液晶セルアレイと、列信号電極駆動回路５と、行走査電極駆動回路７とを有していること、前記表示画素ＰＩＸはアクティブマトリクス型液晶表示装置の表示画素であるから、前記表示画素ＰＩＸを駆動するアクティブ素子を備えることが読み取れる。
　
　上記記載事項２には、スイッチ回路群ＳＷの各スイッチ回路は、列信号電極の各々に１対１に対応して接続されていること（段落【００１５】）、水平シフトレジスタ６の出力は２入力ＯＲゲートを介して、各スイッチ回路を順次オン状態とすることにより、対応する列信号電極Ｄに表示信号ＳＩＧを順次サンプリングさせていること（段落【００１６】−【００１７】）が記載されている。これらの記載からみて、水平シフトレジスタ６は、列信号電極Ｄを順次選択していることが読み取れる。
　
　上記記載事項３、図２−３には、表示信号ＳＩＧは有効画像期間と画像情報を含まない水平ブランキング期間よりなること（段落【００２１】、図２）、有効画像期間に第１のシフトレジスタＳＲ１の出力をイネーブルにするゲート信号ＧＡＴＥ１がＨレベルとなること（段落【００２６】、図２−３）、水平ブランキング期間に設けたリセット期間に第２のシフトレジスタＳＲ２の出力をイネーブルとするゲート信号ＧＡＴＥ２がＨレベルとなること（段落【００２７】、図２−３）が記載されている。これらの記載からみて、第１のシフトレジスタＳＲ１の出力により、有効画像期間の画像情報を含む表示信号ＳＩＧが表示画素に書き込まれることが読み取れる。
　
　上記記載事項５、図６には、中心電圧にリセット電圧レベルが設定され、リセット期間の液晶駆動電圧がほぼゼロとなるようにされ、このようなリセット期間を有する駆動電圧を各画素の液晶に与える結果、画像表示と黒表示を交互に繰り返す応答となることが示されている。これらの記載からみて、リセット電圧は、黒レベルの信号であることが読み取れる。
　
　よって、前記記載事項１乃至５及び図面の記載からみて、引用刊行物１には、以下の発明が記載されているものと認められる。
「マトリックス状に配置された表示画素ＰＩＸ及び前記表示画素ＰＩＸを駆動するアクティブ素子を備えた液晶セルアレイと、
　列信号電極Ｄを順次選択する水平シフトレジスタ６と、水平ブランキング期間に設けたリセット期間にＨレベルとなるゲート信号ＰＲＣＨＧ及び前記水平シフトレジスタ６の出力に基づいてオン状態とされ、前記列信号電極Ｄに対して、水平ブランキング期間に黒レベルの信号が重畳される表示信号ＳＩＧを供給するスイッチ回路群ＳＷとを備えた列信号電極駆動回路５と、
　各行の画素回路を順次選択し、表示信号ＳＩＧの書き込みを行う第１のシフトレジスタＳＲ１及び第２のシフトレジスタＳＲ２より構成される行走査電極駆動回路７とを備え、
　前記第１のシフトレジスタＳＲ１は、各行の画素回路を順次選択して、有効画像期間の画像情報を含む表示信号ＳＩＧの書き込みを行い、
　前記第２のシフトレジスタＳＲ２は、第１のシフトレジスタＳＲ１よりもｎライン分遅れたタイミングで走査を開始し、前記列信号電極Ｄに黒レベルの信号が供給されている期間に、行選択がイネーブルとなり、前記黒レベルの信号を、対応する各行の画素回路に書き込ませるアクティブマトリクス型液晶表示装置。」（以下、「引用発明１」という。）
　
イ　当審拒絶理由に引用され、本願の優先日前の平成１２年９月２９日に頒布された刊行物である特開２０００−２６７０６７号公報（以下、「引用刊行物２」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項６＞
「【００１５】そこで、本出願人は、黒レベルとグレーレベルを２ステップで一括してプリチャージする、いわゆる２ステップ一括プリチャージ方式のアクティブマトリクス型ＴＦＴ液晶表示装置を提案した。この２ステップ一括プリチャージ方式のアクティブマトリクス型ＴＦＴ液晶表示装置の構成の一例を図７に示す。なお、点順次プリチャージ方式のアクティブマトリクス型ＴＦＴ液晶表示装置とは、プリチャージドライバの構成が異なるだけである。
【００１６】すなわち、プリチャージドライバ１０５′では、黒レベルとグレーレベルを持つ２ステップのプリチャージ信号レベルＰｓｔｇがプリチャージ信号ライン１０８を通して入力される一方、各信号ラインｓｉｇ１〜ｓｉｇ４とプリチャージ信号ライン１０８との間に接続されたサンプリングスイッチｐｓｗ１〜ｐｓｗ４には、制御ライン１１０を通してプリチャージ制御パルスＰｃｇが共通に与えられるようになっている。
【００１７】図８に、２ステップ一括プリチャージ方式の場合のタイミング関係を示す。このタイミングチャートから明らかなように、プリチャージ制御パルスＰｃｇは、水平ブランキング期間で発生される。これにより、水平ブランキング期間において、２ステッププリチャージ信号Ｐｓｔｇのうち、先ず黒レベルが、続いてグレーレベルが信号ラインｓｉｇ１〜ｓｉｇ４に対して一括して書き込まれ、その後映像信号ｖｉｄｅｏが点順次にて信号ラインｓｉｇ１〜ｓｉｇ４に書き込まれることになる。
【００１８】このように、水平ブランキング期間に２ステップのプリチャージ信号Ｐｓｔｇを入力し、信号ラインｓｉｇ１〜ｓｉｇ４に対して一括してプリチャージを行うことによって先ず黒レベルを書き込むことで、画素トランジスタのソース・ドレイン間のリーク電流に起因して発生する縦クロストークを除去し、その後グレーレベルを書き込むことで、映像信号ｖｉｄｅｏの書き込みの際の充放電電流に起因して発生する縦スジを除去することができる。」
　
　したがって、引用刊行物２には以下の事項が記載されている。
　
（ア）縦クロストーク、縦スジをなくすることを目的として、水平ブランキング期間にプリチャージ信号を入力しプリチャージを行うこと（上記記載事項６、図７−８）。
　
ウ　当審拒絶理由に引用され、本願の優先日前の昭和６３年２月２３日に頒布された刊行物である特開昭６３−４１８２９号公報（以下、「引用刊行物３」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項７＞
「そこで、本発明は従来のこのような問題点を解決するもので、その目的は、映像信号電圧を供給する以前に、液晶が保持していた電圧の影響を受けることなく、映像信号電圧を忠実に液晶に印加することのできる液晶表示装置を提供するところにある。」（第２頁右下欄第１２−１７行）
　
＜記載事項８＞
「次に、信号電圧を列ラインへ供給する手段の第２の実施例を第８図に示す。
　シフトクロック８０１は、列制御回路８００内のシフトレジスタ用であり、各列ラインへ、映像信号電圧８０２或いは、信号電圧８０３を供給するか否かの選択については、制御信号８０４と、反転素子８０７で反転された信号によって、アナログスイッチ８０５　８０６をＯＮ、ＯＦＦさせることによって選択する。８１４、８１６・・・・・・８１８は、列制御回路８００内のシフトレジスタの出力であり、８１５、８１７・・・・・・８１９は映像信号電圧８０２或いは信号電圧８０３を各列ライン８２０、８２１、８２２へ供給する為の信号ラインである。回路動作としては、ある水平期間の初期に、制御信号８０４によって、アナログスイッチ８０６がＯＮして、信号電圧８０３が列制御回路８００に入力されて信号ライン８１５、８１７・・・・・・８１９には、信号電圧８０３が出力される。同時に制御信号８０４が、論理和８０８、８０９、８１０を介して、アナログスイッチ８１１、８１２、８１３を一斉にＯＮさせ、各列ライン８２０、８２１、８２２に、信号電圧８０３が出力される。次に制御信号８０４によって、アナログスイッチ８０６がＯＦＦすると同時に、反転素子８０７で反転した制御信号８０４によって、アナログスイッチ８０５がＯＮして映像信号電圧８０２が、列制御回路８００に入力される。そして、各信号ライン８１５、８１７・・・・・・８１９には、各列ラインに供給される映像信号電圧８０２が出力され、列制御回路８００内のシフトレジスタの出力８１４、８１６・・・・・・８１８が、論理和８０８、８０９、８１０を介して、アナログスイッチ８１１、８１２、８１３を順次アクセスすることによって、各列ライン８２０、８２１、８２２に順次映像信号電圧８０２が供給される。
　以上に示した回路動作によって、各水平期間の初期に、制御信号により、各列ラインに一斉に、信号電圧が印加され、それまで液晶素子が保持していた電圧の影響を除去した後、通常駆動と同様に、各列ラインを順次アクセスして、映像信号電圧を各々の液晶に供給する。」（第４頁右下欄第１４行−第５頁右上欄第１１行）
　
　したがって、引用刊行物３には以下の事項が記載されている。
　
（イ）映像信号電圧を忠実に液晶に印加するために、映像信号電圧８０２と信号電圧８０３とを含む信号を列制御回路８００に供給し、アナログスイッチ８１１、８１２…８１３を一斉にＯＮして、各列ライン８２０、８２１、８２２に一斉に信号電圧８０３を供給した後、前記アナログスイッチを順次アクセスして、前記各列ラインに順次映像信号電圧８０２を供給すること（上記記載事項７−８、図８）。
　
（３）対比
　本願発明と引用発明１とを対比する。
　
　引用発明１の「表示画素ＰＩＸ」は、本願発明の「画素」に相当するから、引用発明１の「マトリックス状に配置された表示画素ＰＩＸ及び前記表示画素ＰＩＸを駆動するアクティブ素子を備えた液晶セルアレイ」は、本願発明の「マトリックス状に配置された画素及び前記画素を駆動するアクティブ素子を備えた液晶セルアレイ」に相当する。
　
　引用発明１の「列信号電極Ｄ」は、本願発明の「データ線」に相当し、また引用発明１の列信号電極Ｄは、表示画素ＰＩＸの列方向を単位としてそれぞれ接続されており、表示画素ＰＩＸはアクティブ素子を有するから、引用発明１の「列信号電極Ｄ」は、本願発明の「アクティブ素子の列方向を単位としてそれぞれ接続されたデータ線」に相当する。
　引用発明１の「水平シフトレジスタ６」は、列信号電極Ｄを順次選択するから、本願発明の「データ線選択回路」に相当する。
　したがって、引用発明１の「列信号電極Ｄを順次選択する水平シフトレジスタ６」は、本願発明の「アクティブ素子の列方向を単位としてそれぞれ接続されたデータ線を順次選択するためのデータ線選択回路」に相当する。
　
　引用発明１の「水平ブランキング期間」は、本願発明の「水平帰線期間」に相当し、引用発明１の「ゲート信号ＰＲＣＨＧ」は、黒レベルの信号を列信号電極Ｄに供給するために出力するものであるから、本願発明の「固定レベル書込信号」に相当する。
　よって、引用発明１の「水平ブランキング期間に設けたリセット期間にＨレベルとなるゲート信号ＰＲＣＨＧ」は、本願発明の「水平帰線期間に発生する固定レベル書込信号」に相当する。
　引用発明１の「表示信号ＳＩＧ」は、本願発明の「映像信号」に相当するから、引用発明１の「水平ブランキング期間に黒レベルの信号が重畳される表示信号ＳＩＧ」と、本願発明の「水平帰線期間内に黒レベル及びプリチャージレベルの信号を含む映像信号」とは、「水平帰線期間内に黒レベルの信号を含む映像信号」という点で共通する。
　引用発明１の「スイッチ回路群ＳＷ」は、本願発明の「スイッチング素子」に相当する。
　したがって、引用発明１の「水平ブランキング期間に設けたリセット期間にＨレベルとなるゲート信号ＰＲＣＨＧ及び前記水平シフトレジスタ６の出力に基づいてオン状態とされ、前記列信号電極Ｄに対して、水平ブランキング期間に黒レベルの信号が重畳される表示信号ＳＩＧを供給するスイッチ回路群ＳＷ」と、本願発明の「水平帰線期間に発生する固定レベル書込信号及び前記データ線選択回路の出力に基づいて駆動され、前記データ線に対して、水平帰線期間内に黒レベル及びプリチャージレベルの信号を含む映像信号を供給するスイッチング素子」とは、「水平帰線期間に発生する固定レベル書込信号及び前記データ線選択回路の出力に基づいて駆動され、前記データ線に対して、水平帰線期間内に黒レベルの信号を含む映像信号を供給するスイッチング素子」という点で共通する。
　
　引用発明１の「列信号電極駆動回路５」は、本願発明の「データ線駆動回路」に相当する。
　
　引用発明１のアクティブマトリクス型液晶表示装置は、表示画素ＰＩＸの行方向を単位としてそれぞれ接続されたゲート線を走査して駆動信号を供給することで、各行の画素回路を順次選択するから、引用発明１の「各行の画素回路を順次選択し、表示信号ＳＩＧの書き込みを行う」は、本願発明の「アクティブ素子の行方向を単位としてそれぞれ接続されたゲート線を走査して駆動信号を供給し、前記画素に前記映像信号を書き込ませる」に相当する。
　引用発明１の「第１のシフトレジスタＳＲ１及び第２のシフトレジスタＳＲ」、「行走査電極駆動回路７」は、それぞれ本願発明の「第１及び第２の行選択回路」、「行駆動回路」に相当する。
　したがって、引用発明１の「各行の画素回路を順次選択し、表示信号ＳＩＧの書き込みを行う第１のシフトレジスタＳＲ１及び第２のシフトレジスタＳＲ２より構成される行走査電極駆動回路７」は、本願発明の「アクティブ素子の行方向を単位としてそれぞれ接続されたゲート線を走査して駆動信号を供給し、前記画素に前記映像信号を書き込ませる第１及び第２の行選択回路を含む行駆動回路」に相当する。
　
　引用発明１の「第１のシフトレジスタＳＲ１」、「有効画像期間の画像情報を含む表示信号ＳＩＧ」は、それぞれ本願発明の「第１の行選択回路」、「有効な映像信号」に相当する。
　したがって、引用発明１の「第１のシフトレジスタＳＲ１は、各行の画素回路を順次選択して、有効画像期間の画像情報を含む表示信号ＳＩＧの書き込みを行い」と、本願発明の「第１の行選択回路は、前記ゲート線を順次走査して前記アクティブ素子を駆動し、前記プリチャージレベルの信号及び有効な映像信号を前記画素に書き込ませ」とは、「第１の行選択回路は、前記ゲート線を順次走査して前記アクティブ素子を駆動し、有効な映像信号を前記画素に書き込ませ」という点で共通する。
　
　引用発明１の「第２のシフトレジスタＳＲ２」、「ｎライン分遅れたタイミングで走査を開始」は、それぞれ本願発明の「第２の行選択回路」、「所定時間遅らせて垂直方向の走査を開始」に相当する。
　引用発明１において、列信号電極Ｄに黒レベルの信号が供給されている期間は、ゲート信号ＰＲＣＨＧがＨレベルとなる期間であることから、引用発明１の「前記列信号電極Ｄに黒レベルの信号が供給されている期間に、行選択がイネーブルとなり、前記黒レベルの信号を、対応する各行の画素回路に書き込ませる」は、本願発明の「前記固定レベル書込信号に基づいて前記スイッチング素子が駆動されて前記黒レベルの信号が前記データ線に供給されるタイミングで、前記ゲート線を走査して前記アクティブ素子を駆動させて、前記黒レベルの信号を前記画素に書き込ませる」に相当する。
　したがって、引用発明１の「第２のシフトレジスタＳＲ２は、第１のシフトレジスタＳＲ１よりもｎライン分遅れたタイミングで走査を開始し、前記列信号電極Ｄに黒レベルの信号が供給されている期間に、行選択がイネーブルとなり、前記黒レベルの信号を、対応する各行の画素回路に書き込ませる」は、本願発明の「第２の行選択回路は、前記第１の行選択回路よりも所定時間遅らせて垂直方向の走査を開始し、前記固定レベル書込信号に基づいて前記スイッチング素子が駆動されて前記黒レベルの信号が前記データ線に供給されるタイミングで、前記ゲート線を走査して前記アクティブ素子を駆動させて、前記黒レベルの信号を前記画素に書き込ませる」に相当する。
　
　引用発明１の対象である「アクティブマトリクス型液晶表示装置」は、本願発明の対象である「液晶表示装置」に相当する。
　
　したがって、本願発明と引用発明１の両者は、以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「マトリックス状に配置された画素及び前記画素を駆動するアクティブ素子を備えた液晶セルアレイと、
　前記アクティブ素子の列方向を単位としてそれぞれ接続されたデータ線を順次選択するためのデータ線選択回路と、水平帰線期間に発生する固定レベル書込信号及び前記データ線選択回路の出力に基づいて駆動され、前記データ線に対して、水平帰線期間内に黒レベルの信号を含む映像信号を供給するスイッチング素子とを備えたデータ線駆動回路と、
　前記アクティブ素子の行方向を単位としてそれぞれ接続されたゲート線を走査して駆動信号を供給し、前記画素に前記映像信号を書き込ませる第１及び第２の行選択回路を含む行駆動回路とを備え、
　前記第１の行選択回路は、前記ゲート線を順次走査して前記アクティブ素子を駆動し、有効な映像信号を前記画素に書き込ませ、
　前記第２の行選択回路は、前記第１の行選択回路よりも所定時間遅らせて垂直方向の走査を開始し、前記固定レベル書込信号に基づいて前記スイッチング素子が駆動されて前記黒レベルの信号が前記データ線に供給されるタイミングで、前記ゲート線を走査して前記アクティブ素子を駆動させて、前記黒レベルの信号を前記画素に書き込ませることを特徴とする液晶表示装置。」
　
＜相違点＞
　映像信号の水平帰線期間内に含む信号として、黒レベルの信号の他に、本願発明ではプリチャージレベルの信号を含んでおり、第１の行選択回路がゲート線を順次走査してアクティブ素子を駆動し有効な映像信号を画素に書き込む際に、前記プリチャージレベルの信号を画素に書き込んでいるのに対し、引用発明１では、プリチャージレベルの信号を含んでおらず、該プリチャージレベルの信号を画素に書き込んでいない点。
　
（４）判断
　上記相違点について検討する。
　上述したように、引用刊行物２には、縦クロストーク、縦スジをなくすることを目的として、水平ブランキング期間にプリチャージ信号を入力しプリチャージを行うことが、引用刊行物３には、映像信号電圧を忠実に液晶に印加するために、信号電圧８０３を供給した後、映像信号電圧８０２を供給することが記載されている。そして、水平ブランキング期間に信号線及び画素をプリチャージすることによって、画素への書き込み不足を防止することは、特開２００３−１７７７２０号公報の段落【０００２】−【０００４】に記載されているように周知である。引用発明１、引用刊行物２、３に記載された発明とは、いずれも液晶表示装置に関するものであり、画質向上、書き込み速度向上の課題は、当該技術分野において周知の課題の一つであるから、引用発明１に、前記周知の課題を解決する目的で、引用刊行物２、３に記載の構成、周知技術を適用して、映像信号の水平帰線期間内にプリチャージレベルの信号を含ませて、有効な映像信号を画素に書き込む前にプリチャージレベルの信号を書き込ませるようにすることは、当業者が容易に想到し得るものである。
　そして、その際、引用刊行物２の図７及びその説明には、水平ブランキング期間に黒レベルとグレーレベルのレベルが異なる２つのプリチャージ信号を時間を分割して重畳することが記載されていることから、１つの水平帰線期間に、時間を分割して黒レベルの信号と、プリチャージレベルの信号を重畳すると共に映像信号を画素に書き込む際にプリチャージ信号を書き込むよう構成し、上記相違点に係る構成となすことに、格別の困難性は認められない。
　
　したがって、上記相違点に係る本願発明の発明特定事項は、引用刊行物１乃至３に記載された発明、周知技術に基づいて、当業者が容易に想到し得るものである。
　
　そして、本願明細書の段落【００１１】には、本願発明の効果として、「本発明においては、前記第１の所定の固定レベルの信号を画素に書き込んでから前記第２の所定の固定レベルの信号を書き込んでいるので、前記第２の所定の固定レベルの信号の書き込みが安定して行われる。つまり、第１の所定の固定レベルの信号は第２の所定の固定レベルに対してオーバーシュート側の電位になるので、オーバーシュートぎみに電圧を書き込んでから第２の所定の固定レベルに移行することにより、第２の所定の固定レベルの信号の書き込みが安定して行われる。」と記載されている。しかし、請求項１の記載では、第１の所定の固定レベルである「黒レベル」の電圧レベルが特定されておらず、第２の所定の固定レベルである「プリチャージレベル」に対してオーバーシュート側の電位になるかどうか明らかでないから、前記効果は請求項１の記載に基づく主張ではない。仮に、請求項１の記載に基づくものであったとしても、オーバーシュート側のレベルの電圧を印加した後に、プリチャージレベルの信号を印加すると安定することは、引用刊行物２の図８に示されているように、当業者が予測し得る程度のものである。
　よって、本願発明によって奏される効果は、引用刊行物１乃至３の記載、周知技術から、当業者が予測し得る程度のものに過ぎない。
　
　したがって、本願発明は、引用刊行物１乃至３に記載された発明、周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
４　むすび
　以上のとおり、本願発明は、引用刊行物１乃至３に記載された発明、周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。