(57)【特許請求の範囲】
【請求項１】
記録ヘッドを走査しながら受信画像データを記録する記録手段を備えた画像記録装置であって、
前記受信画像データの各ライン当りの画素密度を前記記録手段の主走査方向の解像度に合わせて解像度変換する変換手段と、
前記変換手段によって解像度変換された受信画像データを記憶する第１記憶手段と、
前記第１記憶手段に記憶された前記受信画像データの各ラインデータの内の所定量のデータを、前記主走査方向とは垂直方向である前記記録手段の副走査方向に対応させて保持可能とする複数の保持手段と、
前記所定量のデータを、前記受信画像データの各ライン間の画素密度を前記記録手段の副走査方向の解像度に変換する変換倍率に応じた所定数の同一ラインデータとして生成するために、前記複数の保持手段の中から保持手段を選択して、前記第１記憶手段から読み出した所定量のデータを選択した保持手段に保持させる第１選択手段と、
前記記録手段の副走査方向に沿った同一ラインデータを選択するために、前記複数の保持手段それぞれについて主走査方向の同じ位置に保持するデータを選択する第２選択手段と、
前記複数の保持手段それぞれから読み出される前記第２選択手段によって選択されたデータを記憶する第２記憶手段と、
前記第１記憶手段から読み出された所定量のデータを前記保持手段に保持する際、前記所定量のデータそれぞれが、前記変換倍率に対応した数の保持手段に保持できるように前記第１選択手段に対し第１選択信号を出力し、該第１選択信号に基づいて前記第１記憶手段から読み出された所定量のデータのそれぞれが前記保持手段に保持された後、前記第２選択手段に対し、該保持手段それぞれに保持されているデータの内、主走査方向の同じ位置のデータを順に読み出すための第２選択信号を出力する制御手段と
を備えることを特徴とする画像記録装置。
【請求項２】
前記第２記憶手段は、前記記録手段の１主走査分又は２主走査分による記録に必要な画像データを記憶できる記憶容量を有する
ことを特徴とする請求項１に記載の画像記録装置。
【請求項３】
前記第２記憶手段をダブルバッファ制御しながら前記記録手段を用いて記録制御する記録制御手段を更に備える
ことを特徴とする請求項１に記載の画像記録装置。
【請求項４】
前記第１記憶手段から読み出したデータの画素数より前記制御手段により前記第２記憶手段に格納された画素数の方が多い
ことを特徴とする請求項１に記載の画像記録装置。
【請求項５】
前記変換手段は、前記各ライン当りの画素密度と前記記録ヘッドの解像度との比に従って解像度変換を行う
ことを特徴とする請求項１に記載の画像記録装置。
【請求項６】
前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドである
ことを特徴とする請求項１に記載の画像記録装置。
【請求項７】
前記記録ヘッドは、熱エネルギーを利用してインクを吐出する記録ヘッドであって、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えている
ことを特徴とする請求項１に記載の画像記録装置。
【請求項８】
前記画像記録装置は、更に、前記第１記憶手段から所定量の前記画像データを入力する入力手段と、
前記第２記憶手段に対して前記所定量の画像データを出力する出力手段と
を備えることを特徴とする請求項１に記載の画像記録装置。
【請求項９】
前記第１選択手段は、前記複数の保持手段に対するアドレスを発生するアドレス手段を有し、
前記第１選択手段は、前記アドレス手段が発生する１つのアドレスが発生するとそのアドレス以降のアドレスに対応した保持手段を選択し、該選択された保持手段には同一の主走査方向の画像データが記憶される
ことを特徴とする請求項１に記載の画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データの横縦の並びを変換する画像記録装置に関するものである。
【０００２】
【従来の技術】
従来の記録装置において、画像形成するためにインクを吐出して記録を行わせるインクジェット方式の記録装置がある。一般的に、この記録方式においては、記録媒体の搬送方向に複数のノズルを所定幅に配列させた記録ヘッドをそのノズル列とは垂直の方向（以下、主走査方向と呼ぶ）に走査させ、一方、主走査方向とは垂直方向（以下、副走査方向と呼ぶ）に記録媒体を搬送して、記録媒体に記録を行っていた。
【０００３】
上述の記録装置を内蔵するファクシミリ装置において、他のファクシミリ装置から送られてくる画像データの解像度は、例えば、Ｇ３ファインモードの規格に従えば、主走査方向に８ｐｅｌ／ｍｍ、副走査方向に７．７ｌｉｎｅ／ｍｍと定められている。このような受信画像データを、記録装置の記録能力によっては、記録ヘッドの記録素子配列に合うよう画像データを並び変えて出力をしなければならない場合がある（以下、このような画像データの並びを変えて（横から縦に）出力する処理を横縦変換処理という）。この横縦変換処理を行う際、通常、記録装置の記録解像度とファクシミリ画像の解像度が異なっているので、横縦変換処理後の画像データをそのまま記録装置で出力すると出力画像が歪んだりしてしまう。そのため、横縦変換処理を行う前に主走査方向と副走査方向の受信画像データの解像度を横縦変換を行って画像記録を行う場合の解像度に変換してから、横縦変換処理を行っていた。
【０００４】
このような解像度変換と横縦変換は、以下のような手順で行われていた。
即ち、主走査方向に関して画像データは、ファクシミリ装置に内蔵される解像度変換部で変換する。更に、主走査方向に関して解像度の変換を行った画像データをＲＡＭ等の記憶媒体に格納する。副走査方向に解像度を高める場合には、ライン毎の画像データに関し、更に別の記憶領域にコピーして、新たに別の画像データを生成していた（以下、ラインデータ単位に画像データをコピーすることをラインコピーという）。そして、その後、主走査方向にも副走査方向にも解像度変換がなされた画像データを用いて横縦変換処理を行っていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のファクシミリ装置では、解像度変換と横縦変換を施す場合、画像データを受信し記録装置から画像データを出力するまでに時間がかかってしまい、ファクシミリ装置のトータルスループットが低下するという問題点があった。
【０００６】
また、解像度変換を行う際、大容量のメモリが必要となるため、装置が大型になりコストが上昇するという問題点があった。
本発明は上記の問題点に鑑みてなされたものであり、その目的とするところは、改良されたデータ変換装置及び画像記録装置を提供することにある。
更に本発明の目的は、トータルのスループットを向上することが可能なデータ変換装置及び画像記録装置を提供することにある。
更に本発明の目的は、小型化及び低コスト化を実現することが可能なデータ変換装置及び画像記録装置を提供することにある。
更に本発明の目的は、ライン方向に関して解像度変換を行いながら、その変換がなされたデータの横縦の並びを入れ換えるようにして、データを格納することにより実質的に副走査方向の解像度変換と横縦変換を同時に実行しトータルスループットを向上させることができるようにしたデータ変換装置及び画像記録装置を提供することにある。
更に本発明の目的は、画像データの格納に必要なメモリの容量が少なくてすみ、装置の小型化やコスト削減にも貢献することができるデータ変換装置及び画像記録装置を提供することにある。
以上及びその他の目的は、図面及び以下の説明から明らかとなるであろう。
【０００７】
【課題を解決するための手段】
上記の目的を達成するための本発明による画像記録装置は以下の構成を備える。即ち、  記録ヘッドを走査しながら受信画像データを記録する記録手段を備えた画像記録装置であって、
前記受信画像データの各ライン当りの画素密度を前記記録手段の主走査方向の解像度に合わせて解像度変換する変換手段と、
前記変換手段によって解像度変換された受信画像データを記憶する第１記憶手段と、
前記第１記憶手段に記憶された前記受信画像データの各ラインデータの内の所定量のデータを、前記主走査方向とは垂直方向である前記記録手段の副走査方向に対応させて保持可能とする複数の保持手段と、
前記所定量のデータを、前記受信画像データの各ライン間の画素密度を前記記録手段の副走査方向の解像度に変換する変換倍率に応じた所定数の同一ラインデータとして生成するために、前記複数の保持手段の中から保持手段を選択して、前記第１記憶手段から読み出した所定量のデータを選択した保持手段に保持させる第１選択手段と、
前記記録手段の副走査方向に沿った同一ラインデータを選択するために、前記複数の保持手段それぞれについて主走査方向の同じ位置に保持するデータを選択する第２選択手段と、
前記複数の保持手段それぞれから読み出される前記第２選択手段によって選択されたデータを記憶する第２記憶手段と、
前記第１記憶手段から読み出された所定量のデータを前記保持手段に保持する際、前記所定量のデータそれぞれが、前記変換倍率に対応した数の保持手段に保持できるように前記第１選択手段に対し第１選択信号を出力し、該第１選択信号に基づいて前記第１記憶手段から読み出された所定量のデータのそれぞれが前記保持手段に保持された後、前記第２選択手段に対し、該保持手段それぞれに保持されているデータの内、主走査方向の同じ位置のデータを順に読み出すための第２選択信号を出力する制御手段と
を備える。
【０００８】
また、好ましくは、前記第２記憶手段は、前記記録手段の１主走査分又は２主走査分による記録に必要な画像データを記憶できる記憶容量を有する。２走査分の記憶容量を有することで、記録ヘッドが１走査記録中に、次の走査に必要な画像データを記憶しておくことができるからである。
また、好ましくは、前記第２記憶手段をダブルバッファ制御しながら前記記録手段を用いて記録制御する記録制御手段を
更に備える。
【０００９】
また、好ましくは、前記第１記憶手段から読み出したデータの画素数より前記制御手段により前記第２記憶手段に格納された画素数の方が多い。
また、好ましくは、前記第１変換手段は、前記各ライン当りの画素密度と前記記録ヘッドの解像度との比に従って解像度変換を行う。
【００１０】
また、好ましくは、前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドである。
【００１１】
また、好ましくは、前記記録ヘッドは、熱エネルギーを利用してインクを吐出する記録ヘッドであって、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えている。
また、好ましくは、前記画像記録装置は、更に、前記第１記憶手段から所定量の前記画像データを入力する入力手段と、
前記第２記憶手段に対して前記所定量の画像データを出力する出力手段と
を備える。
また、好ましくは、前記第１選択手段は、前記複数の保持手段に対するアドレスを発生するアドレス手段を有し、
前記第１選択手段は、前記アドレス手段が発生する１つのアドレスが発生するとそのアドレス以降のアドレスに対応した保持手段を選択し、該選択された保持手段には同一の主走査方向の画像データが記憶される。
【００１２】
上記の構成により、本発明は、記録ヘッドの解像度に合わせて各ラインの画素密度を解像度変換した受信画像データを、各ラインについて所定データ長ずつ第１記録手段から読み出して、その読み出したデータの解像度をライン方向に関し、記録ヘッドの解像度に合わせて更に解像度変換し、その解像度変換された画像データの横縦の並びを入れ換えて第２記憶手段に格納するよう動作する。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態を詳細に説明する。
図１は本発明の代表的な実施の形態であるインクジェット方式に従う記録部を備えたファクシミリ装置の機械的構成を示す側断面図である。
まず、ファクシミリ装置の記録部の構成について説明する。
【００１４】
図１において、１は装置全体の主構造であるフレーム、２はフレーム１に固着されているＡＳＦ（Ａｕｔｏ  Ｓｈｅｅｔ  Ｆｅｅｄｅｒ：オート・シート・フィーダ）シャーシである。ＡＳＦシャーシ２は記録紙を複数枚搭載しておき記録時に一枚ずつ分離し記録部分に送り込むＡＳＦ部の構造体である。また、３は中板、４は中板押圧バネである。中板３は、ＡＳＦシャーシ２に回動自在に取付けられていると共に、中板押圧バネ４により図中時計回り方向に付勢されている。５は駆動系（不図示）により図中時計回りに回転する記録紙分離ローラ、６は記録紙分離ローラ５のホームポジションを検出する透過型センサ（以下、ローラポジションセンサ）である。
【００１５】
なお、図１に示す中板３の位置は、駆動系の中板動作カム部（不図示）により図中反時計回りに回動させられている所で停止している待機状態の時に対応している。そのカムが外れている時は時計回りに回動し、記録紙分離ローラ５の外周に当接する。また、中板３の動作と記録紙分離ローラ５の切り欠き位置とは互いに同期している。
【００１６】
７は駆動系（不図示）により図中反時計回りに回転する記録紙搬送ローラ、８は記録紙搬送ローラ７の外周にバネ（不図示）により当接するように設けられた記録紙搬送コロである。記録紙搬送ローラ７と記録紙搬送コロ８とは互いの当接部分で記録紙を侠示し、これを図中左方に搬送する（以下、この搬送方向を副走査方向という）。９はインクジェット方式に従う記録ヘッドとインクを貯溜するインクタンクとを一体的に内蔵した交換可能なタイプ（ディスポーザブルタイプ）のインクカートリッジ、１０はインクカートリッジ９を着脱可能に取付けるキャリッジである。
【００１７】
さて、インクカートリッジ９の記録面は図中、インクカートリッジ９の下部にあり、図中横方向に複数のノズルが並んでヘッド記録面を形成している。記録動作時にはインクカートリッジ９をそのノズルの配列方向とは直行する方向（図面に垂直方向：以下、この方向を主走査方向という）に移動させ、それらのノズルから選択的にインクを吐出することにより複数のノズルによる記録幅分の領域に記録をすることが出来る。その後、記録用紙を記録幅分だけ副走査方向に搬送し、記録動作を繰り返すことにより記録紙上に記録が行なわれる（このような記録方式はマルチスキャン方式と呼ばれる）。
【００１８】
また、キャリッジ１０には反射型フォトセンサによるインク残量検出センサ（不図示）が取付けられており、インクカートリッジ９内の残存インク量を検出している。このインク残量検出センサの検出方向は、おおよそ、インクカートリッジ９の往復走査方向と同じ方向であり、そのインク残量センサはキャリッジ１０に取付けられているので、キャリッジ１０の移動によってインクカートリッジ９とともに移動することは言うまでもない。
【００１９】
１２、１３は各々、キャリッジ１０の主走査方向への往復移動が円滑になされるように補助するガイドレールであり、キャリッジ１０はこれら２本のレール１２、１３に主走査方向に移動可能に取り付けられ、駆動系（不図示）により往復移動する。１４は記録ヘッドに対向し記録用紙を記録ヘッドに対向させその記録位置での記録ヘッドとの距離を保持させるプラテン、１５は排紙ローラ、１６は排紙コロである。排紙コロ１６は排紙ローラ１５に対し押圧部材（不図示）により付勢されており、排紙ローラ１５と排紙コロ１６との当接部に記録用紙を挟持しつつ記録用紙を排出する。１７は記録紙カバーでありインクカートリッジ９を交換する時などのために下方を支点に開くような構成となっている。
【００２０】
次に、ファクシミリ装置の読取部の構成について説明する。
２０は、駆動系（不図示）により図中反時計回りに回転して、複数枚セットされた原稿を１枚ずつ図中左方向へ搬送する読取分離ローラ、２１は押圧部材（不図示）により読取分離ローラ２０に対し付勢され、複数枚セットされた原稿を１枚ずつ分離するゴムのような摩擦力の高い材質でできている分離片、２２は原稿に描かれた画像を読み取ってその画像が表現する情報を電気信号に変換する密着型ラインイメージセンサ（以下、イメージセンサという）、２３はＣＳバネ、２４は駆動系（不図示）により図中時計回りに回転する白色のＣＳローラである。ここで、ＣＳバネ２３はイメージセンサ２２をＣＳローラ２４に対し押圧するように設けられている。また、ＣＳローラ２４はイメージセンサ２２の読み取り面全面に原稿を密着させること、原稿を図中左方向に搬送させること、原稿読取のバックグランドとなるなどの役割を持つ。
【００２１】
２５は読取部及び操作パネル（後述）を支持する構造体も兼ねたフレーム１に固着された原稿の下面をガイドするための原稿ガイド、２６は原稿ガイド２５に固着され原稿の上面をガイドするための原稿ガイド、２７は操作用スイッチを備えた操作基板、２８は操作基板２７を固着し、それ自身が原稿ガイド２５に固着されている操作パネルである。
【００２２】
３０は電源トランスやコンデンサなどで構成される電源部、３１はフレーム１に取付けられ装置全体の動作を制御する電気制御基板である。電気制御基板３１には、装置各部に振り分けられている電気素子や部品（イメージセンサ２２、操作基板２７、電源部３０、インクカートリッジ９、各駆動モータ（不図示）、ローラポジションセンサ６、各センサ（不図示））からの束線がすべて結線されている。なお、ここでは説明されていない読取部の各種センサや記録用紙有無を検出するセンサなどは、束線を介さず直接、電気制御基板３１に実装されている。また、外部インタフェース（例えば、公衆電話回線網インタフェース、付属子電話インタフェース、外部子電話インタフェース、セントロニクスなどのパソコンインタフェース）は全て電気制御基板３１に結線されるよう構成されている。
【００２３】
図２は図１に機械的構成を示したファクシミリ装置の電気的構成を示すブロック図である。
図２において、１０１はマイクロプロセッサなどから構成されるＣＰＵ、１０２はＣＰＵ１０１が実行する制御プログラムや処理プログラムを格納するＲＯＭ、１０３はファクシミリ送受信のための画像データやコピー処理のために読み込まれた画像データを格納するための記録領域やＣＰＵ１０１が制御プログラムや処理プログラムを実行するときの作業領域として用いられるＲＡＭ、１０４は電源部３０からの電源供給がなくとも情報を記憶保持できるようにバックアップ電源を備えたＤＲＡＭやＳＲＡＭ１０３、或いは、ＥＥＰＲＯＭなどで構成される不揮発性メモリである。
【００２４】
また、１０５はＪＩＳコード、ＡＳＣＩＩコードなどのコード体系に従って表現されたキャラクタコードに従ってキャラクタパターンを発生するキャラクタジェネレータ（ＣＧ）、１０６は図１で説明した構成の記録部、１０７は図１で説明した構成の読取部、１０８はモデム（ＭＯＤＥＭ）、１０９は網制御ユニット（ＮＣＵ）、１１０は電話回線、１１１は電話機、１１２は図１で説明した操作基板２７の操作パネル２８の一部で構成される操作部、１１３は図１で説明した操作基板２７の操作パネル２８の一部で構成されＬＣＤやＬＥＤなどを備えた表示部である。
【００２５】
そして、ＣＰＵ１０１は、ＲＯＭ１０２、ＲＡＭ１０３、不揮発性メモリ１０４、ＣＧ１０５、記録部１０６、読み取り部１０７、モデム１０８、ＮＣＵ１０９、操作部１１２、及び、表示部１１３を制御する。
さて、ＲＡＭ１０３は、読取部１０７によって読み取られた２値化画像データ或いは記録部１０６に記録される２値化画像データを格納すると共に、モデム１０８によって変調されＮＣＵ１０９を介して電話回線１１０に出力する符号化画像データと、電話回線１１０を介して受信したアナログ画像信号をＮＣＵ１０９及びモデム部１０８を介して復調して得られる符号化画像データを格納する。また、不揮発性メモリ１０４は、電源供給の有無に係わらず保存しておくべきデータ（例えば短縮ダイヤル番号など）を格納する。ＣＧ１０５はＣＰＵ１０１の制御に基づき必要に応じて入力されたコードに対応するキャラクタパターンデータを発生する。
【００２６】
記録部１０６の電気系はＤＭＡコントローラ、インクジェット方式に従う記録ヘッドであるインクカートリッジ９、ＣＭＯＳロジックＩＣなどから構成され、ＣＰＵ１０１の制御によってＲＡＭ１０３に格納されている画像データを取り出して記録出力する。一方、読取部１０７の電気系はＤＭＡコントローラ、画像処理ＩＣ、イメージセンサ、ＣＭＯＳロジックＩＣなどから構成され、ＣＰＵ１０１の制御に基づいてイメージセンサ（ＣＳ）２２から読み取った画像データを２値化し、その２値化データを順次、ＲＡＭ１０３に出力する。なお、読取部１０７に対する原稿のセット状態は、原稿の搬送路に設けられたフォトセンサを用いた原稿検出部（不図示）により検出できるようになっている。
【００２７】
尚、本実施の形態では、記録部１０６には６４ノズルのインクカートリッジ９を持ち、解像度は主走査方向、副走査方向ともに３６０ｄｐｉとする。また、ノズル列はインクカートリッジ９の主走査方向とは垂直な方向に並んでいるとする。また、本実施の形態では、インクカートリッジ９は熱エネルギーを用いてインクに状態変化を生起させることにより吐出口からインク滴を吐出するものである。更に、本装置で扱う画像データは、１画素、１ビットで表現される白黒データとする。
モデム１０８は、Ｇ３／Ｇ２モデムとこれらのモデムに接続されたクロック発生回路などから構成され、ＣＰＵ１０１の制御に基づいてＲＡＭ１０３に格納されている符号化送信データを変調して、ＮＣＵ１０９を介して電話回線１１０に出力したり、電話回線１１０を介して受信するアナログ画像信号をＮＣＵ１０９を介して入力し、その信号を復調して符号化受信データを得、これをＲＡＭ１０３に格納する。ＮＣＵ１０９は、ＣＰＵ１０１の制御により電話回線１１０をモデム１０８或いは電話機１１１のいずれかに切り換えて接続する。また、ＮＣＵ１０９は呼出信号（ＣＩ）を検出する検出回路を有し、呼出信号が検出されたときは着信信号をＣＰＵ１０１へ送る。
【００２８】
電話機１１１は、ファクシミリ装置本体と一体化された電話機であり、ハンドセット及びスピーチネットワーク、ダイヤラ、テンキーやワンタッチキーなどから構成されている。操作部１１２は、画像送信／受信などをスタートさせるキー、送受信時におけるファクシミリ画像の解像度をファイン、標準などに切り換える解像度選択キー、自動受信等の操作モードを指定するモード選択キー、ダイヤリング用のテンキーやワンタッチキーなどから構成されている。表示部１１３は、時刻表示用の７セグメントＬＣＤと、各種モードを表示する絵文字ＬＣＤと、５×７ドット（１文字）×１行分の表示を行うことができるドットマトリックスＬＣＤとを組み合わせたＬＣＤモジュールと、ＬＥＤなどから構成されている。
【００２９】
１１４は解像度変換部であり、読み取り部１０７よりＲＡＭ１０３の領域ａ（図２参照）に蓄えられた２値化データや電話回線１１０、ＮＣＵ１０９、モデム部１０８を介してＲＡＭ１０３の領域ａに蓄えられた受信符号化データを復号化後、主走査方向の解像度８ｐｅｌ／ｍｍの２値化データから記録装置の主走査方向の解像度３６０ｄｐｉに変換する。尚、解像度変換部１１４では、ＲＡＭ１０３の領域ａに格納されている２値化データ又は符号化データのうち主走査方向に関する解像度変換のみを行い、その変換された画像データはＲＡＭ１０３の領域ｂ（図２参照）に蓄えられる。
【００３０】
１１５は横縦変換（Ｈ−Ｖ変換）部であり、記録部１０６のインクカートリッジ９の記録ヘッドのノズルの配列に応じたデータに格納し直すために行うもので主走査方向の解像度変換後、データの副走査方向の解像度が記録部１０６の副走査方向の解像度（３６０ｄｐｉ）となるように、副走査方向に関する解像度変換を横縦変換処理と並列に行う。更に、横縦変換部１１５は、インクカートリッジ９の副走査方向の記録幅（６４ライン）を考慮し、１回の変換動作でライン方向に８画素、副走査方向に８画素分の画像データを処理し、処理変換比率に応じてその８画素、副走査方向に８画素×ｘライン（８以下）分の画像データを８画素×８回出力する。
【００３１】
具体的には、まず、記録部１０６のインクカートリッジ９の記録ヘッドのノズル数（６４）に対し、主走査方向の８画素分の画像データを副走査方向にｘライン（８以下）分をＲＡＭ１０３の領域ｂから読み出す。読み出した８画素×ｘライン分の画像データを副走査方向の解像度変換の変換率になるようｘを決めて８画素×ｘラインの画像データを作り、主、副走査方向が逆になるよう画像データを並び変え、ＲＡＭ１０３の領域ｃ（図２参照）に出力される。このような処理をＲＡＭ１０３の領域ｂに格納された受信画像データについて繰り返し行うことにより、ＲＡＭ１０３の領域ｃにはインクカートリッジ９の１走査分の記録データが格納される。インクカートリッジ９が１回走査して記録するために必要な横縦変換された画像データがＲＡＭ１０３の領域ｃに格納されると記録動作が開始される。
【００３２】
また、本実施の形態では、ＲＡＭ１０３のダブルバッファ制御を行うことにより、１走査記録中に次の走査による記録のために必要な横縦変換された画像データをＲＡＭ１０３の領域ｃと領域ｃ’（図２参照）のうちの記録走査に用いられない方に格納する。
１１６はデータバスであり、上記構成要素を相互に接続する。
次に図３〜図９を用いて、Ｈ−Ｖ変換処理の処理方法について説明する。
【００３３】
尚、ＨはＨｏｒｉｚｏｎｔａｌ、ＶはＶｅｒｔｉｃａｌの略である。つまり横（Ｈ）から縦（Ｖ）への変換の処理のことをいう。
図３は実施の形態１のＲＡＭ１０３の領域ｂに格納されている画像データの配列を示す図である。
図に示すように、６４ライン目までの画像データが、
0003548342.tif 000002
というようにＲＡＭ１０３の領域ｂに格納されている。尚、Ｈは主走査方向に関する列の位置を示し、Ｖは副走査方向に関するラインの位置を示すものとする。例えば、図のＶ３Ｈ２は、３ライン目２列目に位置する画像データを示している。これらの画像データにおいて、まず、Ｖ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８というように、ライン方向に並んだ各画像データを８画素ずつ所定のライン分読み出し、これら読み出した画像データがインクカートリッジ９の横方向（副走査方向）の１走査分の画像データとなるように画像データの配列を並べ変えＲＡＭ１０３の領域ｃに格納する。そして、６４ノズルのインクカートリッジ９が主走査方向に１回走査して画像を記録するために必要な画像データがＲＡＭ１０３の領域ｃに格納されると記録動作が開始される。尚、１走査記録中に次の１走査分の画像データが、Ｈ−Ｖ変換処理後の画像データがＲＡＭ１０３の領域ｃ’に格納される。
【００３４】
図３に示す画像データにおいてＨーＶ変換処理を行った後のＲＡＭ１０３の領域ｃに格納される画像データの配列を、図４、図５を用いて説明する。尚、インクカートリッジ９の記録ヘッドのノズル数を６４とする。
尚、ＨーＶ変換処理において、ＲＡＭ１０３の領域ｂに格納されている画像データの内、ライン方向の画像データに対してラインコピーを行う場合と行わない場合がある。それぞれの場合の処理について説明する。ここでいうラインコピーとは、ライン方向の画像データをＨーＶ変換処理を行う際に、ＲＡＭ１０３の領域ｂのライン単位の画像データを記録部１０６の長手方向（副走査方向）の解像度をもつ画像データとするために、ＲＡＭ１０３の領域ｂのライン単位の画像データを副走査方向の解像度変換の変換率に応じてラインコピーすることである。
【００３５】
図４はラインコピーをしない場合のＲＡＭ１０３の領域ｃに格納される画像データの配列を示す図である。
例えば、図３に示されるＲＡＭ１０３の領域ｂに格納されている画像データの１ライン目の第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８は、図４に示すようにＲＡＭ１０３の領域ｃの先頭から６４ビット毎に格納される。同様にして、２ライン目の第１ピクセルから８ピクセル分の画像データが２ビット目から６４ビット毎に、画像データとしてＲＡＭ１０３の領域ｃに格納される。
【００３６】
次にラインコピーする場合のＲＡＭ１０３の領域ｃに格納される画像データの配列について、図５を用いて説明する。
尚、ここでは、ＲＡＭ１０３の領域ｂに格納されている画像データの最初のラインの画像データを１回、次のラインの画像データを２回ラインコピーするとする。
【００３７】
この場合は、図３に示されるＲＡＭ１０３の領域ｂに格納されている画像データの１ライン目の各画素であるＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、・・・、Ｖ１Ｈ（ｎ×８）を、１回ラインコピーする。その結果、ＲＡＭ１０３の領域ｃには、図５に示すように１ビット目と２ビット目、同様に６４ビット目と６５ビット目というように、同じデータＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、・・・、Ｖ１Ｈ（ｎ×８）が格納される。
【００３８】
次に、ＲＡＭ１０３の領域ｂに格納されている画像データの２ライン目の各画素であるＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、・・・、Ｖ２Ｈ（ｎ×８）は２回ラインコピーされる。その結果、ＲＡＭ１０３の領域ｃには、図５に示すように３ビット目〜５ビット目にＶ２Ｈ１、６４＋３ビット目〜６４＋５ビット目にＶ２Ｈ２というように、同じデータが格納される。同様にＲＡＭ１０３の領域ｂの各ラインにおいて、ラインコピーを行う回数に応じて、その回数分の各ラインの画像データが横と縦の配列が並び変えられてＲＡＭ１０３の領域ｃに格納される。
【００３９】
次にＨーＶ変換部１１５の回路構成を図６〜図９を用いて説明する。
図６〜図９は実施の形態１のＨ−Ｖ変換部１５の回路構成を示す図である。
図６において、Ｂ１は入出力バッファ群であり、８つの入出力バッファで構成されている。ＣＰＵ１０１の制御によりＲＡＭ１０３の領域ｂから送られてくるあるラインの１バイト分の画像データが入力される。入出力バッファ群Ｂ１に入力された画像データは、後述するラッチ回路群Ｂ５０〜Ｂ５７に入力される。また、リード信号ＲＤ＊が入力されるとセレクタ群Ｂ２から出力される画像データＯＤ０〜ＯＤ７を出力し、ＣＰＵ１０１の制御により入出力バッファ群からＲＡＭ１０３の領域ｃへ画像データＤ０〜Ｄ７を送る。尚、画像データＤ０〜Ｄ７は、Ｄ７から順番にＲＡＭ１０３の領域ｃに格納されることで、ＨーＶ変換処理が完了した画像データとしてＲＡＭ１０３の領域ｃに格納される。
【００４０】
Ｂ２はセレクタ群であり、８つのセレクタＢ２０〜Ｂ２７から構成されている。また、各セレクタＢ２０〜Ｂ２７は、それぞれに対応するラッチ回路群Ｂ５７〜Ｂ５０各々から送られてくる各１ビットの画像データを入力し、その中から画像データを後述する選択信号に従って１ビットの画像データを各セレクタＢ２０〜Ｂ２７より選択して出力する。
【００４１】
尚、セレクタＢ２０〜Ｂ２７各々には共通の３ビットの選択信号（Ａ０、Ａ１、Ａ２）が入力されている。また、チップセレクト生成部Ｂ４には、セレクタＢ２０〜Ｂ２７の１つを選択するよう指示するビット制御信号（Ａ３、Ａ４、Ａ５）が入力されている。チップセレクト生成部Ｂ４は、入力される３ビットの制御信号（Ａ３、Ａ４、Ａ５）に従ってチップセレクト信号ＣＳ２＊で生成し、生成されたチップセレクト信号ＣＳ２＊によって、セレクタＢ２０〜Ｂ２７のいずれか１つが選択される。一方、チップセレクト信号ＣＳ２＊によって選択されたセレクタが、選択信号（Ａ０、Ａ１、Ａ２）に従って、入力端子（Ｈ０１〜Ｈ０８）に入力された各ビットの画像データの内、１ビットを選択して入力する。
【００４２】
本実施の形態では、まず、選択信号（Ａ０、Ａ１、Ａ２）の値を固定しておき、チップセレクト信号ＣＳ２＊の値をイネーブルにすることで、セレクタＢ２０〜Ｂ２７をイネーブルにし、８つのセレクタＢ２０〜Ｂ２７の同じ入力端子に入力された画像データを出力する。このようにして、画像データＯＤ０〜ＯＤ７を得る。
一方、図７、図８において、Ｂ５０〜Ｂ５７は８つのラッチ回路群であり、各ラッチ回路群Ｂ５０〜５７は、それぞれ８つのラッチ回路Ｂ５００〜Ｂ５０７、Ｂ５１０〜Ｂ５１７、Ｂ５２０〜Ｂ５２７、Ｂ５３０〜Ｂ５３７、Ｂ５４０〜Ｂ５４７、Ｂ５５０〜Ｂ５５７、Ｂ５６０〜Ｂ５６７、Ｂ５７０〜Ｂ５７７から構成されている。尚、各画像データ（ＩＤ０〜ＩＤ７）は、後述するライトトリガ信号ＷＨＶＷ０〜ＷＨＶＷ７に従って各ラッチ回路群Ｂ５０〜Ｂ５７にラッチされる。
【００４３】
例えば、ライトトリガ信号がＷＨＶＷ０はハイレベル「Ｈ」（以降、Ｈと記述する。また、ハイレベルに対しローレベルを「Ｌ」と記述する）の時、入出力バッファ群Ｂ１に入力されて画像データはラッチ回路群Ｂ５０〜Ｂ５７のラッチ回路にラッチされる構成になっている。また、ライトトリガ信号ＷＨＶＷ１が「Ｈ」の時、入出力バッファ群Ｂ１に入力されている画像データは、ラッチ回路群Ｂ５１以降のラッチ回路群Ｂ５１〜Ｂ５７のラッチ回路にラッチされる構成になっている。同様にして、ライトトリガ信号ＷＨＶＷ２が「Ｈ」の時、ラッチ回路群Ｂ５２〜Ｂ５７のラッチ回路にラッチされ、…、ライトトリガ信号ＷＨＶＷ７が「Ｈ」の時、ラッチ回路群Ｂ５７のラッチ回路にラッチされる構成になっている。また、各ラッチ回路群Ｂ５０〜Ｂ５７に格納された画像データは、後述するチップセレクト信号ＣＳ２＊と選択信号（Ａ０、Ａ１、Ａ２）、制御信号（Ａ３、Ａ４、Ａ５）により、各ラッチ回路に対応する画像データＨＶＤ００〜ＨＶＤ０７、ＨＶＤ１０〜ＨＶＤ１７、ＨＶＤ２０〜ＨＶＤ２７、ＨＶＤ３０〜ＨＶＤ３７、ＨＶＤ４０〜ＨＶＤ４７、ＨＶＤ５０〜ＨＶＤ５７、ＨＶＤ６０〜ＨＶＤ６７、ＨＶＤ７０〜ＨＶＤ７７が出力され、図６〜図８に示されているこれら画像データとその出力先との対応関係に従って、セレクタ群Ｂ２の所定のセレクタに入力される。
【００４４】
ライトトリガ信号ＷＨＶＷ０〜ＷＨＶＷ７の値は、ＣＰＵ１０１からデータバス１６を介して送られてくる選択信号（Ａ０、Ａ１、Ａ２）と２ビットの制御信号（Ａ６、Ａ７）によって決定される。例えば、ラインコピーをしない場合、即ち、解像度変換を行わない場合、制御信号Ａ６、Ａ７の各ビットの値は「Ｌ」となる。この信号が図９に示すチップセレクト部Ｂ１３に供給されると、ＣＳ１＊がイネーブルとなり、デコーダＢ１４の各ビット出力（Ｙ０、…、Ｙ７）の値が１０００００００、０１００００００、００１０００００、…、０００００００１となり、ＮＡＮＤゲート群Ｂ１５でライト信号ＷＲ＊に同期したライトトリガ信号ＷＨＶＷ０〜ＷＨＶＷ７を発生させる。
【００４５】
このように、デコーダＢ１４からの出力が制御されることで、ＮＡＮＤゲート群Ｂ１５はライト信号ＷＲ＊に同期して、つまり、画像データが８ビットずつ入力される毎に、ＷＨＶＷ０＝「Ｈ」、ＷＨＶＷ１〜７＝「Ｌ」、ＷＨＶＷ０＝「Ｌ」、ＷＨＶＷ１＝「Ｈ」、ＷＨＶＷ２〜７＝「Ｌ」というようにＷＨＶＷ０〜７のうち、１つのライトトリガ信号が順次「Ｈ」となる。
【００４６】
次に上述のＨーＶ変換部１１５の回路構成において、具体的な処理について説明する。ここでは、図４、図５で示したラインコピーをしない場合の処理とラインコピーする場合の処理について説明する。
＜ラインコピーをしない場合＞
上述のような制御により、ライトトリガ信号ＷＨＶＷ０だけが「Ｈ」の場合には、ラッチ回路群Ｂ５０にラッチされ、ラッチ回路群Ｂ５１〜Ｂ５７にも、ラッチ回路群Ｂ５０にラッチされたのと同じ８ビットの画像データがラッチされる。次に、ライトトリガ信号ＷＨＶＷ１だけが「Ｈ」の場合には、次に読み込まれた８ビットの画像データが、ラッチ回路群Ｂ５１にラッチされ、ラッチ回路群Ｂ５２〜Ｂ５７にも、ラッチ回路群Ｂ５１にラッチされたのと同じデータがラッチされる。このように、順次ライトトリガ信号ＷＨＶＷ２〜７が「Ｈ」になって、８ビットの画像データがラッチされていくと、８回のライト動作でラッチ回路群Ｂ５０〜Ｂ５７には８ビット×８ライン分の画像データがラッチされる。
【００４７】
ＨーＶ変換処理が開始されると、まず、図３の１ライン目の画像データの第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８がＣＰＵ１０１の制御によりＨーＶ変換部１１５の入出力バッファ群Ｂ１に入力される。そして、Ａ６＝「Ｌ」、Ａ７＝「Ｌ」、Ａ０＝「Ｌ」、Ａ１＝「Ｌ」、Ａ２＝「Ｌ」とすることにより、ＮＡＮＤゲート群Ｂ１５よりライトトリガ信号ＷＨＶＷ０＝「Ｈ」、ライトトリガ信号ＷＨＶＷ１〜７＝「Ｌ」が出力されるようにする。
【００４８】
ライトトリガ信号ＷＨＶＷ０＝「Ｈ」より、入出力バッファ群Ｂ１に入力されていた画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が、ラッチ回路群Ｂ５０〜Ｂ５７にラッチされる。この際、ラッチ回路群Ｂ５１〜Ｂ５７から得られる画像データは、各ラッチ回路群Ｂ５１〜Ｂ５７に接続されているＯＲゲートＢ６〜Ｂ１２にもＷＨＶＷ０信号＝「Ｈ」が入力されるので、画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が各ラッチ回路群Ｂ５０〜Ｂ５７でラッチされる。
【００４９】
ラッチ回路群Ｂ５０〜Ｂ５７に、画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８がラッチされると、ＣＰＵ１０１の制御により２ライン目の第１ピクセルから８ピクセル分の画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、入出力バッファ群Ｂ１に入力される。そして、Ａ６＝「Ｌ」、Ａ７＝「Ｌ」、Ａ０＝「Ｈ」、Ａ１＝「Ｌ」、Ａ２＝「Ｌ」とすることにより、ＮＡＮＤゲート群Ｂ１５よりライトトリガ信号ＷＨＶＷ１＝「Ｈ」、ライトトリガ信号ＷＨＶＷ０＝「Ｌ」、ライトトリガ信号ＷＨＶＷ２〜７＝「Ｌ」が出力されるようにする。
【００５０】
ライトトリガ信号ＷＨＶＷ１＝「Ｈ」により、入出力バッファ群Ｂ１に格納されていた画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８がラッチ回路群Ｂ５２〜Ｂ５７にラッチされる。この際、ラッチ回路群Ｂ５２〜Ｂ５７から得られる画像データは、各ラッチ回路群Ｂ５２〜Ｂ５７に接続されているＯＲゲートＢ７〜Ｂ１２にもＷＨＶＷ２信号＝「Ｈ」が入力されるので、画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、各ラッチ回路群Ｂ５２〜Ｂ５７でラッチされる。
【００５１】
尚、この際、１ライン目の第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が、ラッチ回路群Ｂ５０〜Ｂ５７にラッチされているが、ライトトリガ信号ＷＨＶＷ１＝「Ｈ」が出力されると、２ライン目の第１ピクセルから８ピクセル分の画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、ラッチ回路群Ｂ５１〜Ｂ５７に入力されると各々にラッチされていた１ライン目の第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８は、すべて上書きされる。
同様にして、ライトトリガ信号ＷＨＶＷ２＝「Ｈ」が出力されると、ラッチ回路群Ｂ５２〜Ｂ５７に、３ライン目の第１ピクセルから８ピクセル分の画像データＶ３Ｈ１、Ｖ３Ｈ２、Ｖ３Ｈ３、Ｖ３Ｈ４、Ｖ３Ｈ５、Ｖ３Ｈ６、Ｖ３Ｈ７、Ｖ３Ｈ８がラッチされる。次に、ライトトリガ信号ＷＨＶＷ３＝「Ｈ」が出力されると、ラッチ回路群Ｂ５３〜Ｂ５７に、４ライン目の第１ピクセルから８ピクセル分の画像データＶ４Ｈ１、Ｖ４Ｈ２、Ｖ４Ｈ３、Ｖ４Ｈ４、Ｖ４Ｈ５、Ｖ４Ｈ６、Ｖ４Ｈ７、Ｖ４Ｈ８がラッチされる。以上の処理を、順次ライトトリガ信号ＷＨＶＷ７＝「Ｈ」が出力されるまで続けるとラッチ回路群Ｂ５０に、１ライン目の第１ピクセルから８ピクセル分の画像データ、ラッチ回路群Ｂ５１に２ライン目の第１ピクセルから８ピクセル分の画像データ、ラッチ回路群Ｂ５２に３ライン目の第１ピクセルから８ピクセル分の画像データ、…、ラッチ回路群Ｂ５７に８ライン目の第１ピクセルから８ピクセル分の画像データがラッチされる。
【００５２】
このようにして、８ビット×８ライン分の画像データがラッチされると、ＣＰＵ１０１は、制御信号（Ａ３、Ａ４、Ａ５）と選択信号（Ａ０、Ａ１、Ａ２）を供給し、セレクタＢ２０〜Ｂ２７を用いて、入出力バッファ群Ｂ１へのデータ出力を制御する。これを具体的に言うと、まず、最初に、Ａ０＝Ａ１＝Ａ２＝「Ｌ」とし、チップセレクト信号ＣＳ２＊がセレクタＢ２０、Ｂ２１、…、Ｂ２７と選択すると、セレクタＢ２０からＶ８Ｈ１、セレクタＢ２１からＶ７Ｈ１、セレクタＢ２２からＶ６Ｈ１、…、セレクタＢ２７からＶ１Ｈ１というように、合計８ビットの画像データＶ８Ｈ１、Ｖ７Ｈ１、Ｖ６Ｈ１、Ｖ５Ｈ１、Ｖ４Ｈ１、Ｖ３Ｈ１、Ｖ２Ｈ１、Ｖ１Ｈ１が入出力バッファ群Ｂ１に出力される。そして、入出力バッファ群Ｂ１に出力された画像データＶ８Ｈ１、Ｖ７Ｈ１、Ｖ６Ｈ１、Ｖ５Ｈ１、Ｖ４Ｈ１、Ｖ３Ｈ１、Ｖ２Ｈ１、Ｖ１Ｈ１は、リード信号ＲＤ＊に従って入出力バッファ群Ｂ１から読み出され、図４に示すようにＲＡＭ１０３の領域ｃの先頭からＶ１Ｈ１、Ｖ２Ｈ１、Ｖ３Ｈ１、Ｖ４Ｈ１、Ｖ５Ｈ１、Ｖ６Ｈ１、Ｖ７Ｈ１、Ｖ８Ｈ１の順で格納される。
【００５３】
次に、選択信号としてＡ０＝「Ｈ」、Ａ１＝Ａ２＝「Ｌ」として、チップセレクト信号ＣＳ２＊がセレクタＢ２０、Ｂ２１、…、Ｂ２７を選択すると、セレクタＢ２０〜Ｂ２７からＶ８Ｈ２、Ｖ７Ｈ２、Ｖ６Ｈ２、Ｖ５Ｈ２、Ｖ４Ｈ２、Ｖ３Ｈ２、Ｖ２Ｈ２、Ｖ１Ｈ２が選択出力され、リード信号ＲＤ＊に従って、その選択された画像データが出力バッファ群Ｂ１から読み出され、図４に示すようにＲＡＭ１０３の領域ｃの先頭から６５ビット目よりＶ１Ｈ２、Ｖ２Ｈ２、Ｖ３Ｈ２、Ｖ４Ｈ２、Ｖ５Ｈ２、Ｖ６Ｈ２、Ｖ７Ｈ２、Ｖ８Ｈ２の順で格納される。
【００５４】
以下、同様にして、セレクタＢ２０〜Ｂ２７の選択動作により、８ビットずつ画像データが読み出され、ＲＡＭ１０３の領域ｃのより６４ビット毎に、順次画像データが格納される。
上述のＨーＶ変換部１１５における処理を、ＲＡＭ１０３の領域ｂの９ライン目から１６ライン目の各ラインの第１ピクセルから８ピクセル分の画像データについて行い、ＲＡＭ１０３の領域ｃの先頭から９ビット目から１６ビット目に、以後、６４ビットおきに順次格納する。同様にして、６４ライン目までの各ラインの第１ピクセルから８ピクセル分の画像データについてＨーＶ変換処理を行うことにより、ＲＡＭ１０３の領域ｃの先頭から６４ビット×８＝５１２ビット目まで画像データが格納される。
【００５５】
次に、ＲＡＭ１０３の領域ｂの各ラインの１９ピクセル目から１６ピクセル目までの８ビットの画像データについてＨーＶ変換処理を行うことにより、ＲＡＭ１０３の領域ｃの９〜１６ライン目の先頭から５１３ビット目から１０２４ビット目まで画像データが格納される。
以下、同様にして、ＲＡＭ１０３の領域ｃの記録部の１回走査分（６４ノズル×主走査ビット）まで画像データが格納されると、インクカートリッジ９は、１回走査され記録紙に記録を行う。以降、ＲＡＭ１０３の領域ｃに（６４ノズル×主走査ビット）の画像データが格納される毎に、インクカートリッジ９が１回走査される。この処理を全てのＲＡＭ１０３の領域ｂの画像データについて行うことで、ＨーＶ変換と解像度変換された画像データが記録紙に記録される。
尚、この時、ＲＡＭ１０３の領域ｃ及び領域ｃ’を用い、いずれか一方に記録部１０６の１回走査分の画像データがたまってから記録部１０６を１回走査するとともに、他方に、次の走査のための画像データを格納するよう制御することにより、記録を行っている間にあいているバッファに対してＨーＶ変換と解像度変換を行うことも可能である。
【００５６】
尚、ＣＰＵ１０１は常にＲＡＭ１０３の領域ｂに格納されている画像データの配列、ＨーＶ変換部１１５にラッチされている画像データの配列、ＲＡＭ１０３の領域ｃに格納されている画像データの配列を監視する。そして、各配列に応じて選択信号と制御信号の出力制御を行うことで、画像データの読み出し／格納を行う。
【００５７】
＜ラインコピーをする場合＞
ラインコピーを行う場合、コピーする回数は、受信画像データの解像度に応じて決定される。本実施の形態において説明すると、記録部１０６の主走査方向の記録解像度が３６０ｄｐｉであるので、Ｇ３規格による受信画像データのライン方向の受信画像データ（解像度７．７／ｍｍより）においては、例えば、ＲＡＭ１０３の領域ｂの１ライン目の画像データを１回コピー、２ライン目の画像データを２回コピー、３ライン目の画像データを２回コピー、ｊ＝正の整数とすると以降、３ｊー２ライン目を１回コピー、３ｊー１ライン目を２回コピー、３ｊライン目を２回コピーするようにＣＰＵ１０１が制御することで、記録部１０６の主走査方向の記録解像度に変換できる。また、本実施の形態１では、コピー回数は３ｊー２ライン目を１回コピー、３ｊー１ライン目を２回コピー、３ｊライン目を２回コピーとしたが、これに限らない。例えば、３ｊー２ライン目を２回コピー、３ｊー１ライン目を２回コピー、３ｊライン目を１回コピーすることも容易に可能である。つまり、変換倍率を達成するようラインコピーのし方を決定する。
【００５８】
ここでは、図３のＲＡＭ１０３において、１ライン目の画像データを１回ラインコピーし、２ライン目を２回ラインコピーし、３ライン目を２回ラインコピーし、ｊ＝正の整数とすると以降、３ｊー２ライン目を１回コピー、３ｊー１ライン目を２回コピー、３ｊライン目を２回コピーすることで、記録部１０６の主走査方向の解像度に変換する。
【００５９】
上記の条件でラインコピーをする場合、即ち、解像度変換を行う場合、制御信号Ａ６＝「Ｌ」、Ａ７＝「Ｌ」、チップセレクト信号ＣＳ１＊がアクティブとなり、Ａ０、Ａ１、Ａ２を操作することにより、デコーダＢ１４の各ビット出力（Ｙ０、…、Ｙ７）の値が、ライト信号ＷＲ＊に同期し、１０００００００、００１０００００、０００００１００、となるようにチップセレクト信号を発生させる。このように、デコーダＢ１４からの出力が制御されることで、ＮＡＮＤゲート群１５は、ライトＷＲ＊信号に同期して、つまり、画像データが８ビットずつ入力される毎に、｛ＷＨＶＷ０＝「Ｈ」、ＷＨＶＷ１〜７＝「Ｌ」｝、｛ＷＨＶＷ０＝ＷＨＶＷ１＝「Ｌ」、ＷＨＶＷ２＝「Ｈ」、ＷＨＶＷ３〜７＝「Ｌ」、ＷＨＶＷ０〜４＝「Ｌ」、ＷＨＶＷ５＝「Ｈ」、ＷＨＶＷ６＝ＷＨＶＷ７＝「Ｌ」｝というように出力させる。
【００６０】
以上のような制御により、ＷＨＶＷ０だけが「Ｈ」の場合には、ラッチ回路群Ｂ５０にラッチされ、ラッチ回路群Ｂ５１〜Ｂ５７にも、ラッチ回路群Ｂ５０にラッチされたのと同じ８ビットの画像データがラッチされる。次に、ライトトリガ信号ＷＨＶＷ２だけが「Ｈ」の場合には、次に読み込まれた８ビットの画像データが、ラッチ回路群Ｂ５２にラッチされ、ラッチ回路群Ｂ５３〜Ｂ５７にも、ラッチ回路群Ｂ５２にラッチされたのと同じデータがラッチされる。更に、次に読み込まれた８ビットの画像データが、ＷＨＶＷ５だけが「Ｈ」であるためラッチ回路群Ｂ５５にラッチされ、ラッチ回路群Ｂ５６〜Ｂ５７にも、ラッチ回路群Ｂ５５にラッチされたのと同じデータがラッチされる。このように、画像データがラッチされていくと、３回のライト動作でラッチ回路群Ｂ５０〜Ｂ５７には、最初のラインのコピー画像が１つ、次のラインのコピー画像が２つ、更に次のラインのコピー画像が２つを合わせ８ビット×８ライン分の画像データがラッチされる。
【００６１】
ＨーＶ変換処理が開始されると、まず、図３の１ライン目の画像データの第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８がＣＰＵ１０１の制御によりＨーＶ変換部１１５の入出力バッファ群Ｂ１に入力される。そして、Ａ６＝「Ｌ」、Ａ７＝「Ｌ」、Ａ０＝「Ｌ」、Ａ１＝「Ｌ」、Ａ２＝「Ｌ」とすることにより、ＮＡＮＤゲート群Ｂ１５よりライトトリガ信号ＷＨＶＷ０＝「Ｈ」、ライトトリガ信号ＷＨＶＷ１〜７＝「Ｌ」が出力されるようにする。
【００６２】
ライトトリガ信号ＷＨＶＷ０＝「Ｈ」より、入出力バッファ群Ｂ１に入力されていた画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が、ラッチ回路群Ｂ５０〜Ｂ５７にラッチされる。この際、ラッチ回路群Ｂ５１〜Ｂ５７から得られる画像データは、各ラッチ回路群Ｂ５１〜Ｂ５７に接続されているＯＲゲートＢ６〜Ｂ１２にもＷＨＶＷ０信号＝「Ｈ」が入力されるので、画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が各ラッチ回路群Ｂ５０〜Ｂ５７でラッチされる。
【００６３】
ラッチ回路群Ｂ５０〜Ｂ５７に、画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８がラッチされると、ＣＰＵ１０１の制御により２ライン目の第１ピクセルから８ピクセル分の画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、入出力バッファ群Ｂ１に入力される。そして、Ａ６＝「Ｌ」、Ａ７＝「Ｌ」、Ａ０＝「Ｌ」、Ａ１＝「Ｈ」、Ａ２＝「Ｌ」とすることにより、ＮＡＮＤゲート群Ｂ１５よりライトトリガ信号ＷＨＶＷ２＝「Ｈ」、ライトトリガ信号ＷＨＶＷ０＝ＷＨＶＷ１＝「Ｌ」、ライトトリガ信号ＷＨＶＷ３〜７＝「Ｌ」が出力されるようにする。
【００６４】
ライトトリガ信号ＷＨＶＷ２＝「Ｈ」により、入出力バッファ群Ｂ１に入力されていた画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、ラッチ回路群Ｂ５２〜Ｂ５７にラッチされる。この際、ラッチ回路群Ｂ５２〜Ｂ５７から得られる画像データは、各ラッチ回路群Ｂ５２〜Ｂ５７に接続されているＯＲゲートＢ７〜Ｂ１２にもＷＨＶＷ２信号＝「Ｈ」が入力されるので、画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、各ラッチ回路群Ｂ５２〜Ｂ５７でラッチされる。
【００６５】
尚、この際、１ライン目の第１ピクセルから８ピクセル分の画像データＶ１Ｈ１、Ｖ１Ｈ２、Ｖ１Ｈ３、Ｖ１Ｈ４、Ｖ１Ｈ５、Ｖ１Ｈ６、Ｖ１Ｈ７、Ｖ１Ｈ８が、ラッチ回路群Ｂ５０〜Ｂ５７にラッチされているが、ライトトリガ信号ＷＨＶＷ２＝「Ｈ」が出力されると、２ライン目の第１ピクセルから８ピクセル分の画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８が、ラッチ回路群Ｂ５２〜Ｂ５７に入力され、各々にラッチされていた１ライン目の第１ピクセルから８ピクセル分の画像データＶ２Ｈ１、Ｖ２Ｈ２、Ｖ２Ｈ３、Ｖ２Ｈ４、Ｖ２Ｈ５、Ｖ２Ｈ６、Ｖ２Ｈ７、Ｖ２Ｈ８は、すべて上書きされる。そのため、ラインコピーをする場合は、コピー画像データとしてラッチさせるラッチ回路を確保するために、ライトトリガ信号を「Ｈ」にする制御をコピーする回数に応じて行うことで、ラッチ回路群にコピー画像データとして格納され続けることになる。その結果、１ライン目の画像データが、ラッチ回路群Ｂ５０、ラッチ回路群Ｂ５１に格納され続けられることになる。
【００６６】
同様にして、ライトトリガ信号ＨＶＷ５＝「Ｈ」が出力されると、ラッチ回路群Ｂ５５〜Ｂ５７に、３ライン目の最終ピクセルから８ピクセル分の画像データＶ３Ｈ１、Ｖ３Ｈ２、Ｖ３Ｈ３、Ｖ３Ｈ４、Ｖ３Ｈ５、Ｖ３Ｈ６、Ｖ３Ｈ７、Ｖ３Ｈ８がラッチされる。その結果、ラッチ回路群Ｂ５０〜Ｂ５７において、ラッチ回路群Ｂ５０、Ｂ５１には１ライン目の第１ピクセルから８ピクセル分の画像データ、ラッチ回路群Ｂ５２〜Ｂ５４には２ライン目の第１ピクセルから８ピクセル分の画像データ、ラッチ回路群Ｂ５５〜Ｂ５７には３ライン目の第１ピクセルから８ピクセル分の画像データがラッチされる。
【００６７】
このようにして、８ビット×３ライン分の画像データがラッチされると、ＣＰＵ１０１は、制御信号（Ａ３、Ａ４、Ａ５）と選択信号（Ａ０、Ａ１、Ａ２）を供給し、セレクタＢ２０〜Ｂ２７を用いて、入出力バッファ群Ｂ１へのデータ出力を制御する。これを具体的に言うと、まず、最初に、Ａ０＝Ａ１＝Ａ２＝「Ｌ」とし、チップセレクト信号ＣＳ２＊が順次セレクタＢ２０、Ｂ２１、…、Ｂ２７と選択すると、セレクタＢ２０からＶ８Ｈ１、セレクタＢ２１からＶ７Ｈ１、ＶセレクタＢ２２からＶ６Ｈ１、セレクタＢ２３からＶ５Ｈ１、セレクタＢ２４からＶ４Ｈ１、セレクタＢ２５からＶ３Ｈ１、セレクタＢ２６からＶ２Ｈ１、セレクタＢ２７からＶ１Ｈ１というように、合計８ビットの画像データＶ８Ｈ１、Ｖ７Ｈ１、Ｖ６Ｈ１、Ｖ５Ｈ１、Ｖ４Ｈ１、Ｖ３Ｈ１、Ｖ２Ｈ１、Ｖ１Ｈ１が出力される。そして、画像データＶ８Ｈ１、Ｖ７Ｈ１、Ｖ６Ｈ１、Ｖ５Ｈ１、Ｖ４Ｈ１、Ｖ３Ｈ１、Ｖ２Ｈ１、Ｖ１Ｈ１は、入出力バッファ群Ｂ１に出力される。そして、リード信号ＲＤ＊に従って入出力バッファ群Ｂ１から読み出され、図４に示すようにＲＡＭ１０３の領域ｃの先頭からＶ１Ｈ１、Ｖ２Ｈ１、Ｖ３Ｈ１、Ｖ４Ｈ１、Ｖ５Ｈ１、Ｖ６Ｈ１、Ｖ７Ｈ１、Ｖ８Ｈ１の順で格納される。
【００６８】
次に、選択信号としてＡ０＝「Ｈ」、Ａ１＝「Ｌ」、Ａ２＝「Ｌ」として、チップセレクト信号ＣＳ２＊が順次セレクタＢ２０、Ｂ２１、…、Ｂ２７と選択すると、セレクタＢ２０〜Ｂ２７からＶ８Ｈ２、Ｖ７Ｈ２、Ｖ６Ｈ２、Ｖ５Ｈ２、Ｖ４Ｈ２、Ｖ３Ｈ２、Ｖ２Ｈ２、Ｖ１Ｈ２が選択出力され、リード信号ＲＤ＊に従って、その選択された画像データが出力バッファ群Ｂ１から読み出され、図４に示すようにＲＡＭ１０３の領域ｃの先頭から６５ビット目よりＶ１Ｈ２、Ｖ２Ｈ２、Ｖ３Ｈ２、Ｖ４Ｈ２、Ｖ５Ｈ２、Ｖ６Ｈ２、Ｖ７Ｈ２、Ｖ８Ｈ２の順で格納される。
【００６９】
以下、同様にして、セレクタＢ２０〜Ｂ２７の選択動作により、８ビットずつ画像データが読み出され、ＲＡＭ１０３の領域ｃの先頭より６４ビット毎に、順次画像データが格納される。
上述のＨーＶ変換部１１５における処理を、ＲＡＭ１０３の領域ｂの４ライン目から６ライン目の各ラインの第１ピクセルから８ピクセル分の画像データについて行い、ＲＡＭ１０３の領域ｃの先頭から９ビット目から１６ビット目に、以降６４ビット毎に、順次格納する。同様にして２４ライン目までの各ラインの最終ピクセルから８ピクセル分の画像データについてＨーＶ変換処理を行うことにより、ＲＡＭ１０３の領域ｃの先頭から６４ビット×８＝５１２ビット目まで画像データが格納される。
【００７０】
次に、同様にしてＲＡＭ１０３の領域ｂの各ラインの９ピクセル目から１６ピクセル目までの８ビットの画像データについてＨーＶ変換処理を行うことにより、ＲＡＭ１０３の領域ｃの先頭から５１３ビット目から１０２４ビット目まで画像データが格納される。
以下、同様にして、ＲＡＭ１０３の領域ｃの記録部１０６の１回走査分（６４ノズル×主走査ビット）まで画像データが格納されると、インクカートリッジ９は、１回走査され記録紙に記録を行う。以降、ＲＡＭ１０３の領域ｃに６４ノズル×主走査ビットの画像データが格納される毎に、インクカートリッジ９が１回走査される。この処理を全てのＲＡＭ１０３の領域ｂの画像データについて行うことで、ＨーＶ変換と解像度変換された画像データが記録紙に記録される。
【００７１】
以上説明したように、実施の形態１によれば、従来行っていたラインコピーを行うことなく、高速にコピー画像データを得ることができる。また、ラッチ回路群Ｂ５０〜Ｂ５７にラッチされる画像データを制御することで、Ｈ−Ｖ変換処理を行いながらラインコピーを行うような処理が実現できる。その結果、従来、別々に行っていたラインコピーとＨーＶ変換処理を同時に行うことができるので、トータルスループットを向上することができる。また、ラインコピーの際に、元々の画像データと同じ容量のメモリを必要としないので、必要なメモリ量が削減され、回路規模の縮小化、生産コストの縮小を図ることができる。
【００７２】
＜実施の形態２＞
実施の形態１では、最大で８ビット×８ラインの画像データを処理単位としてＣＰＵ１０１の制御により、横縦変換を実行したが、本実施の形態ではＤＭＡ転送を用いて１ライン単位に解像度変換と横縦変換を実行する場合について説明する。
図１０はＨーＶ変換部１１５の機能構成を示すブロック図である。
【００７３】
本実施の形態では、ＲＡＭ１０３の領域ｂに格納されている１ライン分の画像データをＤＭＡによりＨーＶ変換部転送する構成となっている。
図１０に示すように、本実施の形態のＨーＶ変換部１１５は、それぞれが１ライン分の画像データをラッチできる８つのデータラッチ部Ｂ２２０〜Ｂ２２７、データラッチ部Ｂ２２０〜Ｂ２２７各々に関して、ＤＭＡ転送に必要なライトアドレスを生成したり、ＤＭＡ転送の制御を行うＤＭＡライトアドレス生成部Ｂ２３０〜Ｂ２３７を備えている。また、ライン方向アドレス選択部Ｂ２４０は、ＣＰＵ１０１から供給される制御信号に従って、８つのトリガ信号Ｗ０〜Ｗ７を「Ｈ」にして出力し、「Ｈ」となったライトトリガ信号を入力するデータラッチ部が転送されてくる画像データをラッチするよう制御する。ＤＭＡリードアドレス生成部Ｂ２５０は、データラッチ部Ｂ２２０〜Ｂ２２７から１ビットずつ８ビット単位で画像データを読み出すよう制御する読み出しアドレスを生成し、ＤＭＡ転送の制御を行う。
【００７４】
尚、ここで考える画像データの配列構成は、前述の実施の形態の図３に示す構成と同様である。
図１０において、ＲＡＭ１０３に格納されている各ラインの画像データをＤＭＡによりＲＡＭ１０３からＨ−Ｖ変換部１１５へ転送される各ラインの画像データは、ラインコピーを行う回数に応じて生成されるデータラッチ用の書き込みイネーブル信号であるライトトリガ信号Ｗ０〜Ｗ７とＤＭＡコントロール信号に基づいてＤＭＡライトアドレス生成部Ｂ２３０〜Ｂ２３７が生成するライトアドレスに従って、データラッチ部の指定のアドレスに供給される。
【００７５】
例えば、上記構成のＨーＶ変換部１１５を用いて、実施の形態１と同様に、図３の１ライン目の画像データを１回、２ライン目の画像データを２回、３ライン目の画像データを２回コピーしたいときは、最初のラインのＤＭＡ転送時にはライトトリガ信号Ｗ０だけを「Ｈ」にし、次のラインのＤＭＡ転送時にはライトトリガ信号Ｗ２だけを「Ｈ」にし、更に次のラインのＤＭＡ転送時にはライトトリガ信号Ｗ５だけを「Ｈ」にして画像データのラッチを行う。
【００７６】
このようにして、各データラッチ部に画像データが格納される。そして、全てのデータラッチ部（８ライン×主走査ビット）に画像データが格納されると、ＤＭＡコントロール信号に基づいてＤＭＡリードアドレス生成部Ｂ２５０よりＤＭＡリードアドレスが生成され、各データラッチ部からライン方向の同ピクセル目から順次画像データが読み出される。そして、読み出された画像データをＲＡＭ１０３の領域ｃに８バイとおきに格納していくことで、処理が完了する。
【００７７】
以上説明したように、実施の形態２によれば、ＤＭＡ転送を用いることで、ＣＰＵ１０１の制御を介さずにＲＡＭ１０３の領域ｂから画像データをＨーＶ変換部１１５に転送することが可能となる。また、１ライン分の画像データをラッチできるデータラッチ部を設けることで、処理単位がライン単位となり、より効果的に解像度変換を行うことができる。その結果、実施の形態１と比べて更に高速に処理を行うことができるので、、ＣＰＵ１０１にかかる処理の負荷を軽減するとともに、ファクシミリ装置のトータルスループットを向上することができる。
【００７８】
尚、本実施の形態では、インクジェットヘッドのノズル列の数を６４としたが、これに限らない。例えば、他のノズル数に対応させてラッチ回路を設けたり、格納アドレスを変更することで、他のノズル数を持つ記録装置においても容易に実現することができる。
実施の形態１、２の記録装置は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式のものについて説明した。この方式によれば、記録の高密度化、高精細化が達成できる。
【００７９】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて膜沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００８０】
このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても良い。
【００８１】
更に、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
加えて、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッド、あるいは記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドを用いてもよい。
【００８２】
また、記録装置の構成として設けられる、記録ヘッドに対しての回復手段、予備的な補助手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段等がある。更に、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００８３】
以上説明したように、実施の形態１、２においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００８４】
加えて、積極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のような、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。このような場合インクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
【００８５】
更に加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置の形態を取るものであっても良い。
尚、本発明は、ホストコンピュータ、インタフェース、プリンタ等の複数の機器から構成されるシステムに適用しても、複写機等の１つの機器から成る装置に適用しても良い。また、本発明はシステム或は装置に記憶媒体に格納されたプログラムを供給することによって達成される場合にも適用できることはいうまでもない。この場合、本発明に係るプログラムを格納した記憶媒体が、本発明を構成することになる。そして、該記憶媒体からそのプログラムをシステム或は装置に読み出すことによって、そのシステム或は装置が、予め定められた仕方で動作する。
【００８６】
【発明の効果】
以上説明したように、ライン方向に関して解像度変換を行いながら、その変換がなされたデータの横縦並びを入れ換えるようにして、データを格納するので、実質的に副走査方向の解像度変換と横縦変換が同時に実行することができるのでトータルスループットを向上させることができるという効果がある。
【００８７】
また、これらの変換処理に際しては、そのデータ入出力と格納に第１、第２記憶手段しか必要としないので、画像データの格納に必要なメモリの容量が少なくてすみ、装置の小型化やコスト削減にも貢献する。
【図面の簡単な説明】
【図１】実施の形態１のインクジェット方式に従う記録部を備えたファクシミリ装置の機械的構成を示す側断面図である。
【図２】実施の形態１の図１に機械的構成を示したファクシミリ装置の電気的構成を示すブロック図である。
【図３】実施の形態１のＲＡＭ１０３の領域ｂに格納されている画像データの配列を示す図である。
【図４】実施の形態１のＨーＶ変換処理の際、ラインコピーを行わなかった場合のＲＡＭ１０３の領域ｃに格納される画像データの配列を示す図である。
【図５】実施の形態１のＨーＶ変換処理の際、ラインコピーを行った場合のＲＡＭ１０３の領域ｃに格納される画像データの配列を示す図である。
【図６】実施の形態１のＨーＶ変換部の回路構成を示す図である。
【図７】実施の形態１のＨーＶ変換部の回路構成を示す図である。
【図８】実施の形態１のＨーＶ変換部の回路構成を示す図である。
【図９】実施の形態１のＨーＶ変換部の回路構成を示す図である。
【図１０】実施の形態２のＨーＶ変換部の機能構成を示すブロック図である。
【符号の説明】
１０１  ＣＰＵ
１０２  ＲＯＭ
１０３  ＲＡＭ
１０４  不揮発性メモリ
１０５  ＣＧ
１０６  記録部
１０７  読み取り部
１０８  モデム部
１０９  ＮＣＵ
１１０  電話回線
１１１  電話機
１１２  操作部
１１３  表示部
１１４  解像度変換部
１１５  Ｈ−Ｖ変換部
１１６  データバス
Ｂ１  入出力バッファ群
Ｂ２  セレクタ群
Ｂ３  バッファ群
Ｂ４  チップセレクト生成回路
Ｂ５０〜Ｂ５７  ラッチ回路群
Ｂ６〜Ｂ１２  ＯＲゲート
Ｂ１３  チップセレクト生成回路
Ｂ１４  デコーダ
Ｂ１５  ＮＡＮＤゲート
Ｂ２２〜０Ｂ２２７  データラッチ部
Ｂ２３０〜Ｂ２３７  ＤＭＡライトアドレス生成部
Ｂ２４０  ライン方向アドレス選択部
Ｂ２５０  ＤＭＡリードアドレス生成部
【図１】
0003548342.tif 000003
【図２】
0003548342.tif 000004
【図３】
0003548342.tif 000005
【図４】
0003548342.tif 000006
【図５】
0003548342.tif 000007
【図６】
0003548342.tif 000008
【図７】
0003548342.tif 000009
【図８】
0003548342.tif 000010
【図９】
0003548342.tif 000011
【図１０】
0003548342.tif 000012