【事件の表示】
　平成　８年特許願第１８２９４２号「情報処理装置」拒絶査定不服審判事件〔平成１０年　１月２７日出願公開、特開平１０−　２７０３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　　
　本願は、平成８年７月１２日の出願であって、平成１６年１２月２１日付けで拒絶査定がなされ、これに対して平成１７年２月１０日に拒絶査定に対する審判が請求されるとともに、同年３月１４日付けで手続補正がなされ、その後、当審において平成２０年１１月１１日付けで拒絶理由を通知したところ、その応答期間内である平成２１年１月１５日付けで意見書が提出されたものである。
　　
　本願の請求項１に係る発明は、平成１７年３月１４日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された事項により特定される次のとおりのもの（以下、「本願発明」という。）である。
　　
「オペレーティングシステム立ち上げ用のプログラムを情報として記憶する不揮発性メモリと、
　該不揮発性メモリの情報の合計を計算するハードウェア構成の加算回路と、
　該加算回路で合計した値と設定値とを比較するハードウェア構成の比較回路とを備え、
　前記比較回路の比較で、前記加算回路で合計した値と前記設定値が一致しない場合は、オペレーティングシステムを立ち上げることなく情報処理装置を停止させることを特徴とした情報処理装置。」
　　
２．引用発明及び周知技術
　　
（２−１）引用発明
　当審の拒絶理由通知において引用された、特開平８−１６４０８号（以下、「引用例」という。）には、図面とともに、以下の事項（イ）〜（ロ）が記載されている。
　　
（イ）
「【０００２】
【従来の技術】電子計算機、例えばパーソナル・コンピュータなどの情報処理装置において装置の資源を適切に配分する基本システムプログラムは、オペレーティング・システム（ＯＳ）と呼ばれる。広義のオペレーティング・システムは、固定磁気ディスク装置、フレキシブルディスク装置、キーボード、ＣＲＴ等の周辺装置のハードウェアを直接制御する基本入出力システムプログラムも含むが、狭義には基本入出力システムプログラムを利用し、アプリケーションにおいて実際に必要とされる情報処理を行なうアプリケーション・プログラムに論理的なインタフェースを提供するシステムの核となる部分を指す。この明細書の以下の説明では、オペレーティング・システムは、主にこの狭義の意味で使用する。
【０００３】基本入出力システムは通常、ＢＩＯＳ（ＢＡＳＩＣ ＩＮＰＵＴ／ＯＵＴＰＵＴ ＳＹＳＴＥＭ）と呼ばれ、情報処理装置の基板上では書き換えが不可能な不揮発性の読み出し専用メモリ、即ちＲＯＭ（ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ）に記憶される事が多い。しかし基本入出力システムプログラムの仕様変更等があった場合には基本入出力システムプログラムを更新する必要が生じる。基本入出力システムプログラムをこのような情報処理装置の基板上で書き換えが不可能なＲＯＭに記憶させた場合、基本入出力システムプログラムを基板上で更新する事は不可能である。従って基本入出力システムプログラムを基板上で更新可能とすることが望ましい。
【０００４】図３０は、基本入出力システムプログラムが基板上で更新可能とした従来の情報処理装置を示す機能ブロック図である。
【０００５】図において１はパーソナル・コンピュータ等の情報処理装置、２はＣＰＵ、４は主メモリであり、揮発性メモリで構成される。５は基本入出力システムプログラムを格納用するＢＩＯＳ用メモリ（基本入出力システムプログラム用メモリ）であり、フラッシュ・メモリ（ＦＬＡＳＨ ＭＥＭＯＲＹ）等の基板上で書き換え可能な不揮発性メモリで構成され、情報処理装置の電源を切っても内容が保持される。また３８はＥＰＲＯＭ（ＥＲＡＳＡＢＬＥ ＰＲＯＧＲＡＭＭＡＢＬＥＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ）等の不揮発性メモリからなり、情報処理装置の電源投入直後又はリセット直後に情報処理装置１を起動させるブートプログラムが格納されているブートプログラム格納用メモリである。１４は固定磁気ディスク装置である。１５はＣＲＴ等で構成され、ＣＰＵ２の指示に従ってオペレータに情報を伝えるための表示装置である。１６はオペレータが指示を入力するためのキーボード、１７は情報処理装置１の各構成要素を互いに結合するバス、１３はフレキシブルディスク装置、３９は基本入出力システムプログラムの更新をオペレータが情報処理装置１に指示するＢＩＯＳ更新スイッチである。
【０００６】なおＥＰＲＯＭ（ＥＲＡＳＡＢＬＥ ＰＲＯＧＲＡＭＭＡＢＬＥ ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ）は、紫外線の照射によって消去されるまでその記憶内容を保持するメモリであり、書き込みを行なうためには特殊な装置（ＲＯＭカストマイザ）を必要とする。
【０００７】フラッシュ・メモリ（ＦＬＡＳＨ ＭＥＭＯＲＹ）は、ＥＥＰＲＯＭ（ＥＬＥＣＴＲＩＣＡＬ ＥＲＡＳＡＢＬＥ ＰＲＯＧＲＡＭＭＡＢＬＥ ＲＥＡＤ ＯＮＬＹ ＭＥＭＯＲＹ）の一種で記憶内容を電気的に消去し書き込むことが可能であり、情報処理装置の基板上で書き換え可能である。」（第６頁第１０欄第１３行〜第７頁第１１欄第２４行）
　　
（ロ）
「【０００８】次に図３０の情報処理装置の動作について図３１のフローチャートを参照しながら説明する。
【０００９】なお以下の説明は情報処理装置１がパーソナル・コンピュータであり、動作速度の遅いＲＯＭのかわりに高速なＲＡＭを使用するシャドウ化（ＳＨＡＤＯＷＩＮＧ）と呼ばれる技術が使用されている場合について行なう。シャドウ化を行なう場合、システムのブート時にＢＩＯＳ用メモリ５にストアされた基本入出力システムプログラムを主メモリ４にコピー（ロード）し、その後は主メモリ４にコピーされた基本入出力システムプログラムが使用される。基本入出力システムプログラムがコピーされるＲＡＭ領域はシャドウＲＡＭとよばれＢＩＯＳ用メモリ５と同一の物理アドレスに置かれる。従ってシステム立ち上げ後（オペレーティング・システム稼動後）は専ら主メモリ４にコピーされた基本入出力システムプログラムのみがアクセスされる。システム立ち上げ後にＢＩＯＳ用メモリ５にアクセスする事はできない。
【００１０】まずステップＰ１において情報処理装置１の電源が投入または情報処理装置１がリセットされ、ステップＰ２においてブートプログラム格納用メモリ（ＥＰＲＯＭ）３８内に格納されたブートプログラムが起動され、ブートプログラムの命令を順次実行していく。次にステップＰ３において情報処理装置１内のＢＩＯＳ更新スイッチ３９の状態を読み、ステップＰ４において基本入出力システムプログラムの更新が指示されていないかを判断する。ステップＰ４において基本入出力システムプログラムの更新が指示されていると判断された場合はステップＰ８に進む。一方、基本入出力システムプログラムの更新が指示されていないと判断された場合はステップＰ５に進む。
【００１１】基本入出力システムプログラムの更新が指示されていない場合はステップＰ５において、ＢＩＯＳ用メモリ５に格納された基本入出力システムプログラムに誤りがないかどうかをチェックサム・チェックにより確認する。即ちＢＩＯＳ用メモリ５の全アドレスの内容の和（通常プログラムの一部として最後尾または先頭にに格納されているチェックサム・コードを含めて計算される）が所定の値（例えば０）となるかどうかを判断する。ステップＰ５のチェックサム・チェックが正常な場合はステップＰ６に、正常でない場合はステップＰ８に進む。
【００１２】ステップＰ５のチェックサム・チェックによってＢＩＯＳ用メモリ５が正常であることが確認されるとステップＰ６においてＢＩＯＳ用メモリ５に格納されている基本入出力システムプログラムを主メモリ４にロードし、ステップＰ７において引続き主メモリ４上で命令を順次実行し、オペレーティング・システム（ＯＳ）を磁気ディスク装置１４から主メモリ４に読み込んでシステムを立ち上げる。オペレーティング・システムが起動された後は、実際に必要な情報処理を行なうアプリケーション・プログラム等が必要に応じて実行される。
【００１３】ステップＰ４で基本入出力システムプログラムの更新がＢＩＯＳ更新スイッチ３９によって指示されているか、あるいはステップＰ５でＢＩＯＳ用メモリ５のチェックサム・チェックが異常終了した場合は、ステップＰ８においてフレキシブルディスク装置１３をアクセスする。更にステップＰ９においてフレキシブルディスク装置１３に、ＢＩＯＳ更新用のフレキシブルディスクがセットされているかどうかをチェックする。フレキシブルディスクがセットされていない場合は、情報処理装置１は動作継続不可能であるので、ステップＰ１４において動作をストップする。」（第７頁第１１欄第２５行〜同頁第１２欄第３８行）
　　
　したがって、上記引用例には、以下の発明（以下、「引用発明」という。）が記載されている。
　　
「情報処理装置においてオペレーティング・システム（ＯＳ）立ち上げ用の基本入出力システム（ＢＩＯＳ）プログラムを格納するフラッシュ・メモリ等の不揮発性メモリであるＢＩＯＳ用メモリと、
　該ＢＩＯＳ用メモリに格納された基本入出力システム（ＢＩＯＳ）プログラムに誤りがないかどうかをＢＩＯＳ用メモリの全アドレスの内容の和が所定の値となるかどうかにより判断し、当該和が所定の値ではない場合は、当該情報処理装置は動作継続不可能であるので、オペレーティング・システムを立ち上げずに動作をストップする情報処理装置。」
　　
（２−２）周知技術
　当審で引用する特開昭６３−２６８０３６号公報（以下、「周知例１」という。）には、以下の事項（ハ）〜（ニ）が記載されている。
　
（ハ）
「本発明は信号処理プロセッサにおける異常動作の検出及び回復方法を対象とし、前記従来技術の問題点を解決するため、ランダムアクセスメモリ内に分散したアドレスで複数個の固定値を格納しておくとともに、リードオンリーメモリ内にそれらの総和値の正解値を格納しておき、前記ランダムアクセスメモリから固定値データを読み出してそれらの総和値を算出し、該総和値と前記リードオンリーメモリの正解値を比較することにより動作状態の監視を行い、該監視により異常動作状態が検出された場合、信号処理プロセッサ自身をリセットするようにしたものである。」（第２頁左上欄第１８行〜同頁右上欄第９行）
　
（ニ）
「（実施例）
第１図はこの発明の方法が適用される信号処理プロセッサ１の実施例を示すブロック図であり、異常検出及び回復に関する構成が示されている。信号処理プロセッサ１はデータメモリ（ＲＡＭ）２、加算器３、データＲＯＭ４、比較器５、リセット端子６、ＯＲ回路７、リセット回路８を含んで構成される。データメモリ２の出力は加算器３に接続され、加算器３の出力及びデータＲＯＭ４の出力は、比較器５に人力され、比較器５の出力及び信号処理プロセッサ１のリセット端子６からの入力はＯＲ回路７を通りリセット回路８に入力される。
本実施例では、異常動作状態はデータメモリ２の破壊に起因することに着目し、あらかじめいくつかの固定値データをデータメモリ２内に分散して格納しておき、一方、データＲＯＭ４内にその固定値データの総和値の正解値を格納しておく。そしてデータメモリ２内に格納しておいた固定値データを読み出し、加算器３によりその固定値データの総和値を求め、求めた総和値と、データＲＯＭ４内の正解値とを比較器５により比較することで、データメモリ２の破壊を監視し、検出する。
比較器５においては、求めた総和値とデータＲＯＭ４より読み出した正解値が等しければ“正常動作状態”と判断し、等しくなければ“異常動作状態“と判断し、それぞれ“リセットしない”、“リセットする”の制御信号をリセット回路８へ出力する。そしてリセット回路８は“リセットする”の制御信号を受取ると信号処理プロセッサ１自身をリセットし、異常動作状態から正常動作状態への回復動作を行う。
以上の構成はハードウェアにより実現した場合の例であるが、本発明はこれに限定されるものではなく、ソフトウェアによっても実現することができる。」（第２頁左下欄第１０行〜第３頁左上欄第６行）
　　
　また、当審で引用する特開平６−１２２７１号公報（以下、「周知例２」という。）には、以下の事項（ホ）〜（ヘ）が記載されている。
　
（ホ）
「【０００５】
【課題を解決するための手段】上記目的を達成するために、プログラムＲＯＭをプログラムカウンタにて順次読出しＲＯＭコードのパリティ・ビットを発生する。全てのＲＯＭコードのパリティ・ビットを加算して製造時にレジスタに登録してあるＲＯＭコードパリティ・ビット総和と比較しプログラムＲＯＭコードの正常性確認を行う。」（第２頁第１欄第３７行〜第４４行）
　
（ヘ）
「【０００７】
【実施例】図１は本発明の一実施例である。本実施例のプログラム内蔵装置は、たとえばシングルチップマイクロコンピュータのプログラムＲＯＭの内容をチェックするプログラム内蔵装置とされ、アドレスを計数するプログラムカウンタ１，プログラムカウンタ１をクリアする初期リセット信号３００、命令コードを格納するプログラムＲＯＭ６、エラー出力コントロールピン１００がロウレベルのとき内部通常動作部にＲＯＭコードを供給するゲート７、プログラムＲＯＭコードのパリティを生成するパリティ・ジェネレータ８、パリティビットを随時加算する加算器９、加算結果を格納するレジスタａ１０、プログラムＲＯＭ６の全てのＲＯＭコードのパリティの総和値をあらかじめマイクロコンピュータ製造時に格納しておくレジスタｂ１１、レジスタａ１０及びレジスタｂ１１の内容を比較するコンパレータ１２、プログラムカウンタ１の最大値例えばプログラムＲＯＭが６５，５３５バイトの場合１６進値でＦＦＦＦの時出力が１となるＡＮＤ回路５、ＡＮＤ回路５の出力をクロック入力にしエラー出力コントロールピン１００の信号をデータ入力に初期リセット信号３００をＲＥＳＥＴ入力にしたラッチ１４とこの出力とコンパレータ１２の出力信号の論理積を行うＡＮＤ回路１３、この出力であるエラー出力信号ピン２００及び出力コントロールを行うエラー出力コントロールピン１００からなる。今プログラムＲＯＭ６のＲＯＭコードをチェックするために、エラー出力コントロールピン１００及び初期リセット信号３００にハイレベルを入力する。これによりプログラムカウンタ１２をゼロにクリアし、またラッチ１４の出力はローレベルとなる。その後初期リセット信号をローレベルにするとプログラムカウンタ１は内部クロックΦ１にて順次カウントアップされる。するとプログラムカウンタ１のアドレス値がプログラムＲＯＭ６に供給され該当ＲＯＭコードを出力する。ゲート７はディセーブルされるので通常動作部にはＲＯＭコードは供給されずパリティ・ジェネレータ８のみに供給されパリティ・ビットを生成する。パリティ・ビットは加算器９にて順次加算されレジスタａ１０に格納しコンパレータ１２はレジスタｂ１１の内容と比較する。ここでプログラムカウンタ１が全てカウントアップしてプログラムＲＯＭ６のＲＯＭコードを全てセレクトアウトしパリティ・ビット加算しない限りレジスタａ１０とレジスタｂ１１は等しくならないのでコンパレータ１２の出力はハイーレベルとなる。さらにＡＮＤ回路５の出力は最後のカウンタ値例えばプログラムＲＯＭ６が６５，５３５バイトの場合１６進値でＦＦＦＦ以外はローレベルとなるのでラッチ１４はエラー出力コントロールピンのハイレベルをラッチすることはできず出力ローレベルのままでありよってエラー出力信号ピンはロウレベルとなる。プログラムＲＯＭ６の書き込み不良の場合パリティ・ビットの総和をレジスタａ１０に格納した時点でもコンパレータ１２はレジスタｂ１１とのアンマッチを検出しハイレベルを出力する。この時カウンタ２の出力は最後のカウンタ値例えばプログラムＲＯＭ６が６５，５３５バイトの場合１６進値でＦＦＦＦとなりＡＮＤ回路はハイレベルとなる。よってラッチ１４はエラー出力コントロール���ンのハイレベルをラッチしエラー出力信号ピン２００はハイレベルとなる。プログラムＲＯＭ６の内容が正常であればレジスタａ１０とレジスタ１１ｂは等しいのでコンパレータ１２の出力はローレベルとなりエラー出力信号ピン２００はローレベル出力となり内蔵ＲＯＭの中身が正常であったことを示す。」（第２頁第２欄第５行〜第３頁第３欄第１６行）
　
　すなわち、上記周知例１及び周知例２に開示されているように、データに誤りがあるか否かをチェックするため、データの合計を計算し、当該合計値が、データに誤りのない場合の所定値と一致するか否か比較して判断する計算を、ハードウェア構成の加算器とハードウェア構成の比較器（コンパレータ）により行うことは、周知の技術である。
　　
３．対比
　　
　本願発明と引用発明とを対比すると、引用発明に記載された「オペレーティング・システム（ＯＳ）立ち上げ用の基本入出力システム（ＢＩＯＳ）プログラム」、「情報処理装置」は、それぞれ本願発明の「オペレーティングシステム立ち上げ用のプログラム」、「情報処理装置」に相当する。
　
　引用発明に記載された「フラッシュ・メモリ等の不揮発性メモリであるＢＩＯＳ用メモリ」は、オペレーティング・システム（ＯＳ）立ち上げ用の基本入出力システム（ＢＩＯＳ）プログラムを格納しているから、本願発明における、オペレーティングシステム立ち上げ用のプログラムを情報として記憶する「不揮発性メモリ」に相当する。
　
　引用発明に記載された「所定の値」とは、ＢＩＯＳ用メモリに格納されたプログラムに誤りがない場合の当該ＢＩＯＳ用メモリの全アドレスの内容の和のことであり、これはすなわち、実際に計算されるＢＩＯＳ用メモリの全アドレスの内容の和の値と比較するために、予め用意されている値であることから、本願発明における「設定値」に相当する。
　
　また、引用発明は、ＢＩＯＳ用メモリの全アドレスの内容の和が所定の値となるかどうかを判断することで、ＢＩＯＳ用メモリに格納された基本入出力システム（ＢＩＯＳ）プログラムに誤りがないかどうかを確認しているから、引用発明に記載された、「ＢＩＯＳ用メモリの全アドレスの内容の和が所定の値となるかどうかにより判断し、当該和が所定の値ではない場合は、当該情報処理装置は動作継続不可能であるので、オペレーティング・システムを立ち上げずに動作をストップする」ことと、本願発明に記載された「該不揮発性メモリの情報の合計を計算するハードウェア構成の加算回路と、該加算回路で合計した値と設定値とを比較するハードウェア構成の比較回路とを備え、前記比較回路の比較で、前記加算回路で合計した値と前記設定値が一致しない場合は、オペレーティングシステムを立ち上げることなく情報処理装置を停止させる」こととは、「不揮発性メモリの情報の合計を計算し、合計した値と設定値とを比較して一致しない場合は、オペレーティングシステムを立ち上げることなく情報処理装置を停止させる」点で一致する。
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
＜一致点＞
　「オペレーティングシステム立ち上げ用のプログラムを情報として記憶する不揮発性メモリと、
　該不揮発性メモリの情報の合計を計算し、合計した値と設定値とを比較して一致しない場合は、オペレーティングシステムを立ち上げることなく情報処理装置を停止させることを特徴とした情報処理装置。」
　
＜相違点＞
　不揮発性メモリの情報の合計を計算し、合計した値と設定値とを比較するのは、本願発明では、「ハードウェア構成の加算回路」と「ハードウェア構成の比較回路」によりなされるのに対し、引用発明では、合計の計算と、合計した値と設定値との比較がどのようになされるかについて記載されていない点。
　
４．当審の判断
　　
　上記相違点について検討するに、データに誤りがあるか否かをチェックするため、データの合計を計算し、当該合計値が、データに誤りのない場合の所定値と一致するか否か比較して判断する計算を、ハードウェア構成の加算器とハードウェア構成の比較器により行うことは、上記周知例１及び上記周知例２に開示されるように周知の技術であり、引用発明において、合計を計算し、合計した値と設定値とを比較する手段として、当該周知技術を用いることで、本願発明と同様に、ハードウェア構成の加算回路とハードウェア構成の比較回路により、不揮発性メモリの情報の合計を計算し、合計した値と設定値とを比較するようにすることは、当業者が容易に想到し得ることである。
　
　また、本願発明のように構成したことによる効果も、上記引用発明及び上記周知技術から予測できる程度のものである。
　　　
５．むすび
　　
　以上のとおり　本願発明（請求項１に係る発明）は、上記引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　　
　よって結論のとおり審決する。