(57)【特許請求の範囲】
【請求項１】
パラレルバスとシリアルバスとに接続され、前記シリアルバスに接続された複数のユニットのアドレスとこの複数のユニットと授受する送受信データとを記憶するメモリと、このメモリから所定の送信データを読み出して形成した送信フレームを前記シリアルバスに送信する送信インターフェースと、前記シリアルバスを監視して当該装置のヘッダー情報を含んだ受信フレームを受信して前記メモリの所定のアドレスにデータの書き込みを行う受信インターフェースと、前記複数のユニットの中から送信先のユニットのアドレスとサイクリックに送信する際のタイミングを前記送信インターフェースに与えるシリアルバス送受信制御部と、前記シリアルバス送受信制御部の動作を制御するとともに、前記複数のユニットの内シリアルバスと接続したユニットと前記シリアルバスによる送受信を行い、送信の際には送信先アドレスと送信データを前記メモリから読み出し、受信の際には受信データを前記メモリに書き込むように制御するローカルCPUとを備えたバス制御装置。
【請求項２】
ローカルCPU及びユニットに設けられたCPUは送信インターフェースと受信インターフェースを介してメモリにアクセスしてデータの読み出し、書き込みを行うことを特徴とする請求の範囲第１項記載のバス制御装置。
【請求項３】
シリアルバスに接続された複数のユニットのアドレスとこの複数のユニットと授受する送受信データとを記憶するメモリと、このメモリから所定の送信データを読み出して形成した送信フレームを前記シリアルバスに送信する送信インターフェースと、前記シリアルバスを監視して当該装置のヘッダー情報を含んだ受信フレームを受信して前記メモリの所定のアドレスにデータの書き込みを行う受信インターフェースと、前記複数のユニットの中から送信先のユニットのアドレスとサイクリックに送信する際のタイミングを前記送信インターフェースに与えるシリアルバス送受信制御部と、前記シリアルバス送受信制御部の動作を制御するとともに、前記複数のユニットの内シリアルバスと接続したユニットと前記シリアルバスによる送受信を行い、送信の際には送信先アドレスと送信データを前記メモリから読み出し、受信の際には受信データを前記メモリに書き込むように制御するローカルCPUと、サイクリックなメッセージの伝送を行う第１のシリアルバスと非同期メッセージを伝送する第２のシリアルバスとに各々接続された送信インターフェースと受信インターフェースを備え、第１のシリアルバスに接続された送信インターフェースと受信インターフェースはサイクリックな送受信を実行し、第２のシリアルバスに接続された送信インターフェースと受信インターフェースは非同期メッセージを送受信することを特徴とするバス制御装置。
【請求項４】
第２のシリアルバスに接続された送信インターフェースは、第２のシリアルバスに接続された個別のユニットを指定するヘッダー情報を付加した送信フレームと、第２のシリアルバスに接続されたユニットに一斉にメッセージを通知する同報通信を行うヘッダー情報を付加した送信フレームとを送信することを特徴とする請求の範囲第３項記載のバス制御装置。
【請求項５】
同報通信を行うヘッダー情報を付加した送信フレームを第２のシリアルバスに送信すると、第１のシリアルバスによる通信を遮断することを特徴とする請求の範囲第４項記載のバス制御装置。
【請求項６】
高速伝送を行う高速シリアルバスに接続されたユニットと、低速伝送を行う低速シリアルバスに接続されたユニットと、これらユニットのアドレスとこれらユニットへ送信する送信データとを記憶するメモリと、このメモリから所定の送信データを読み出して形成した送信フレームを送信する送信インターフェースと、前記送信先ユニットのアドレスを比較して前記送信フレームを前記高速シリアルバス又は前記低速シリアルバスの何れかに送信すべきかの信号を出力する送信アドレス比較器と、前記信号に応じて前記送信フレームを前記高速シリアルバス又は前記低速シリアルバス何れかを選択して出力する伝送切替スイッチとを備えたことを特徴とするバス制御システム。
【請求項７】
高速伝送を行う高速シリアルバスに接続されたユニットと、低速伝送を行う低速シリアルバスに接続されたユニットと、これらユニットのアドレスとこれらユニットへ送信する送信データとを記憶するメモリと、送信先ユニットのアドレスの比較結果に応じて高速伝送と低速伝送の速度切替えを行うシリアルバス送信制御部と、前記メモリから所定の送信データを読み出して形成した送信フレームを前記速度切替えに応じた伝送速度で前記高速シリアルバスに送信する送信インターフェースと、前記高速シリアルバスと前記低速シリアルバスの間に設けられ、前記高速シリアルバスから伝送された前記送信フレームの伝送速度が低速の場合に低速シリアルバスへ前記送信フレームを送出する低速シリアルバス制御部とを備えたことを特徴とするバス制御システム。
【請求項８】
高速シリアルバスに接続されたユニットはモーターを制御する駆動制御部であり、低速シリアルバスに接続されたユニットはリモートI/Oユニットであることを特徴とする請求の範囲第７項記載のバス制御システム。
【請求項９】
送信インターフェースは、駆動制御部とリモートI/Oユニットに対して時分割送信を行うことを特徴とする請求の範囲第８項記載のバス制御システム。
【請求項１０】
シリアルバスに一方のユニットと他方のユニットを接続し、シリアルバス制御装置は、これらユニットのアドレスとこれらのユニットへ送信する送信データとを記憶するメモリと、このメモリから所定の送信データを読み出して形成した送信フレームを前記シリアルバスに送信するとともに、前記一方のユニットへ前記シリアルバスを介して送信していない時間帯に前記他方のユニットへ送信するタイミングを制御する送信インターフェースと、前記シリアルバスを監視して当該装置のヘッダー情報を含んだ受信フレームを受信して前記メモリの所定のアドレスにデータの書き込みを行う受信インターフェースとを備えたバス制御システム。
【請求項１１】
一方のユニットはモーターを制御する駆動制御部であり、他方のユニットはリモートI/Oユニットであることを特徴とする請求の範囲第10項に記載のバス制御システム。
【請求項１２】
一方のユニットはモーターを制御する駆動制御部であり、他方のユニットはモーター位置検出用エンコーダが出力する他のモーターの位置情報を受信インターフェースへ送信するサーボアンプ／インバータユニットであることを特徴とする請求の範囲第10項記載のバス制御システム。
【請求項１３】
サーボアンプ／インバータユニットは、バス制御装置が駆動制御部に対して送信した送信フレームが正常である場合に、同期信号を出力するシリアル受信部を備え、前記同期信号の出力に所定時間遅れて他のモーターの位置情報を受信インターフェースへ送信することを特徴とする請求の範囲第12記載のバス制御システム。
【請求項１４】
一方のユニットはモーターを制御する駆動制御部であり、他方のユニットはセンサーからの入力信号を受信インターフェースへ送信するセンサー入力ユニットであることを特徴とする請求の範囲第10項記載のバス制御システム。
【請求項１５】
センサー入力ユニットは、バス制御装置が駆動制御部に対して送信した送信フレームが正常である場合に、同期信号を出力するシリアル受信部を備え、前記同期信号の出力とセンサー入力が行われた時間のずれ量を受信インターフェースへ送信することを特徴とする請求の範囲第14項記載のバス制御システム。
【発明の詳細な説明】
技術分野
この発明は、バス制御装置及びバス制御システムに係わり、特にバス制御装置内のユニットとの周期的なデータ転送をシリアルバスで行いパラレルバスのトラフィック量を削減するバス制御装置及びバス制御装置外部のユニットとシリアルバスによりデータ転送を行うバス制御システムに関する。
背景技術
第23図は従来のバス制御装置における制御ボードと外部ユニットとの接続を示す構成図である。図において、1aはNC装置本体、２はNC装置電源、3aはNC制御ボード、４はNC装置本体1aの内部I/Oユニット、５は操作パネル、６はパーソナルコンピュータ、７は機械を手動で動かすための手動ハンドル、８は機械操作パネル、10はサーボアンプ／主軸アンプユニット（以後、駆動制御部と称す）、11はサーボモーター用エンコーダー、12はサーボモーター、14は主軸モーター、15は主軸モーター用エンコーダー、20aは位置決め等を行う他のサーボアンプ／インバーター、21はサーボアンプ／インバーター20aにより制御されるモーター、22はモーター21の位置検出器である位置検出用エンコーダー、30aはセンサー入力ユニット、40はNC装置本体1aとは別置きでI/O制御を行うリモートI/Oユニット、60aはサーボアンプ／インバーター20aと位置検出用エンコーダー22をシリアル信号で接続するシリアルケーブル、60bは位置検出用エンコーダー22が検出した位置データをシリアルでNC装置本体1aへ伝達するシリアルケーブル、60cはNC装置本体1aとセンサー入力ユニット30aを接続するシリアルケーブル、60dはNC装置本体1aとリモートI/Oユニット40間をシリアル通信で接続するシリアルケーブル、60eはNC装置本体1aと駆動制御部10をシリアル通信で接続するシリアルケーブルである。図23に示す従来のバス制御装置では、NC制御ボード3aと駆動制御部10、リモートI/Oユニット40、センサー入力ユニット30a、位置検出用エンコーダー22は個別のケーブルによりバス制御装置と接続されており、バス制御装置を小型化しようとした場合に、複数のケーブルの接続が必要なためにコネクタの実装スペースが障害になって充分な小型化ができないという問題があった。
また、第24図は従来のバス制御装置のバス構成の説明図である、第24図（Ａ）は従来のバス制御装置の実装図、第24図（Ｂ）はバス制御装置とリモートI/Oユニット40間で通信するバス制御システムの説明図である。第24図において、NC装置本体1aはNC制御ボード3aと内部I/Oユニット４をパラレルバス70により接続し、リモートI/Oユニット40とはシリアルケーブル60dにより接続されている。従来のバス制御装置のパラレルバス70は、パラレルデータをハンドシェークする方式であり、具体的には、パラレルのアドレスバス、データバス、及び複数の制御信号線により構成されていた。即ち、バス制御装置は近接した制御対象の機械をI/O制御するための内部I/Oユニット４とNC制御ボード3aとをパラレスバス70により接続し、遠隔の制御対象の機械に対してはシリアルケーブルに接続されたリモートI/Oユニット40を介してI/O制御を実行していた。
次に、動作を説明する。一般的なパラレルバスの制御方式は複数のアドレス信号、データ信号、制御信号に基づき特定のアドレスを与えられたメモリ、レジスタに特定のデータを読み書きする動作をおこなうこととして周知であり、特に説明を省略するが、バス制御装置自体は制御対象の特性に合った周期的なI/O制御を実施しており、その際にもパラレルバスを通してNC制御ボード3a内部のCPUから内部I/Oユニット４及びリモートI/Oユニット40との間で周期的なデータ送受が行われていた。従って、NC制御ボード3aのメイン制御部と内部I/Oユニット４のデータ受け渡しにパラレルバスを使用することが内部I/Oユニット４に対しての信号配線数の増大を招き、小型化のための障害であると共に複数の信号線を制御する必要があるために内部I/Oユニット４がコストアップになると共に、全ての信号線が正常でないと動作不能となり、信頼性が低くなるという問題があった。
第25図はNC制御ボード3a内のマスターCPUモジュールと各種I/Oユニット間のインターフェースを示す構成図である。図25において、130aはマスターCPUモジュール101eと駆動制御部10と通信を行うNC装置本体1a側の駆動制御部インターフェース、131は駆動制御部10に対して送信するデータを保持する送信用メモリ、132は駆動制御部10からの受信データを保持するための受信用メモリ、133は駆動制御部10に対して送信を行う送信制御部、134は駆動制御部10から受信を受ける受信制御部、135は駆動制御部10に対する送信タイミングを制御する送信タイミング制御レジスタ、136は駆動制御部10からの受信結果ステータスを保持する受信ステータス制御レジスタ、140aは駆動制御部インターフェース130aと同様にマスターCPUモジュール101eとリモートI/Oユニット40との通信を行うNC装置本体1a側のリモートI/Oインターフェース、141はリモートI/Oユニット40に対して送信するデータを保持する送信用レジスタ、142はリモートI/Oユニット40からの受信データを保持するための受信用レジスタ、143はリモートI/Oユニット40に対して送信を行う送信制御部、144はリモートI/Oユニット40から受信を受ける受信制御部、145はリモートI/Oユニット40に対する送信タイミングを制御する送信タイミング制御レジスタ、146はリモートI/Oユニット40からの受信結果ステータスを保持する受信ステータス制御部、150aは位置検出用エンコーダー22が出力する位置検出データをサーボアンプ／インバータユニット20を経由して受信するNC装置本体1a側の位置検出用エンコーダーインターフェース、151は位置検出用エンコーダーからの位置情報を含んだシリアル送信フレームを受信する位置検出用エンコーダー受信部、152は位置検出用エンコーダー受信部151の受信したデータを保持する受信用レジスタ、160aは外部のセンサー入力ユニット30aからのセンサー入力情報を受信するためのセンサー入力インターフェース、161はセンサー入力ユニット30からの信号を微分するパルス微分回路、162はセンサー入力タイミングを計測するためのセンサー計測用カウンタ、163はセンサー計測用カウンタ162のカウンタの内容をパルス微分回路161からの信号に基づいてカウンタ値を保持するためのカウンタ保持レジスタ、164はセンサー入力によりマスターCPUモジュール101eに対して割り込みを発生するためのセンサー割込制御部である。101eは各インターフェース130a、140a、150a、160aを制御するマスターCPUモジュール、70はマスターCPUモジュール101eと各インターフェース130a、140a、150a、160aを接続するパラレルバスである。
次に、リモートI/Oインターフェース140aの動作を説明する。マスターCPUモジュール101eが、リモートI/Oユニット40側で出力させたいデータを送信用レジスタ141にセットすると、送信制御部143は内部タイマーにより自動的に送信タイミング制御レジスタ145にセットされたタイミングに従い、送信用レジスタ141の内容を読み出し送信フレームに構成してリモートI/Oユニット40へ送信する。この送信フレームはリモートI/Oユニット40側で受信されて正常に受信完了すると、リモートI/Oユニット40から受信データに基づく出力信号が外部へ出力される。リモートI/Oユニット40側の通信制御部は、正常にマスターCPUモジュール101eからの受信フレームを受信完了すると、リモートI/Oユニット40側の内部タイマーにより、伝送速度で数バイトを送信する時間経過した後、リモートI/Oユニット40側の入力信号に基づくデータを送信フレームに構成してNC装置本体1a側へ送信する。送信されたフレームは制御装置側の受信制御部144に受信され、受信用レジスタ142に書き込まれて、そのデータをマスターCPUモジュール101eが読み出すことによりリモートI/Oユニット40の入力として認識する。
次に、駆動制御部インターフェース130aと駆動制御部10間のデータ送受信動作を説明する。NC装置の場合、NC制御ボード3aには前もって加工対象を加工するためのプログラムが入力されており、そのプログラムをマスターCPUモジュール101eが解読して駆動制御部10に対する動作指令を作成して送信する。送信制御部133は、マスターCPUモジュール101eの指示により、この動作指令データを送信用メモリ131から読み出して自動的に送信タイミング制御レジスタ135aにセットされたタイミングに従い、送信フレームに構成して送信する。駆動制御部10は、マスターCPUモジュール101eからの動作指令に基づきサーモモーター12及び主軸モーター14を動作させ、モーター位置検出情報、駆動制御部10の状態を示すステータス情報等をマスターCPUモジュール101eへ送り返す。モーター位置検出情報、駆動制御部10の状態を示すステータス情報等のデータは、駆動制御部10から送信され受信制御部134を経由して受信用メモリ132に蓄積され、それをマスターCPUモジュール101eが読み出すことにより駆動制御部10からの入力として認識する。ここでは位置検出用エンコーダーインターフェース150a、センサー入力インターフェース160aの動作説明は省略したが、NC装置は、上述の手順を繰り返すことにより、複雑な形状を加工する場合でもプログラムに従い、加工を行うことができる。従来のNC装置のバス制御装置では、全てのNC装置本体1a内部のデータ受け渡しをパラレルバス70のみに頼らなければならず、NC装置本体1a内部の配線数が増大することから小型化が困難であるとともに、高いバストラフィックの性能が必要になるという問題があった。
このような問題を解決する発明として特開平２−264351号公報がある。しかし、この発明はインターナルバスとしてのシリアルバス及びバックプレーンバスとしてシリアルバスとパラレルバスを備え、機能モジュールの特性に応じたバスを選択し、パラレルバスのデータトラフィック量を低減するものが記載されているが、シリアルバスとパラレルバスの制御内容を開示するものであり、各種ユニットの設置条件及び特性に応じてシリアルバスを多様に利用することには言及していない。
従って、この発明は、従来問題であった以下の課題の解決を図ったバス制御装置及びバス制御システムを提供するものである。
課題１  バス制御装置内部、外部の周期的なデータ転送が必要なI/Oユニットに対するデータ転送により、バス制御装置内部のパラレルバスが占有され、バス制御装置の性能向上の阻害要因となっていた。この発明は、バス制御装置に接続される周期的なデータ転送が必要な内部、外部I/Oユニットに対してシリアルバスを付加して、パラレルバスのデータトラフィック量を削減して、性能向上を図ったバス制御装置を提供することを目的としている。
課題２  バス制御装置自体に付加されるI/Oユニットのインターフェースに対して周期的なデータ転送が必要であり、その他のI/Oユニットに対するデータ転送を中断して処理されるため、バス制御装置のCPUや制御バスの能力を低下させていた。この発明は、周期的なデータ通信を行う第１のシリアルバスと非同期的はデータ通信を行う第２のシリアルバスを設けて、周期的なデータ通信が必要なものは、第１のシリアルバスにより実行するようにして、第２のシリアルバスの送受信を中断することなく実行できるバス制御装置を提供することを目的としている。
課題３  バス制御装置と接続されるシリアルデータ通信が必要な外部I/Oユニットをバス制御装置から離して設置したいという要求が強く、距離を伸ばす場合には通信速度を下げる必要が有り、バス制御装置内部に接続される内部I/Oユニットに対するシリアル通信型I/Oインターフェースと通信速度差を生じるために、内部I/Oユニットに対する通信速度を下げなければならないという問題があった。この発明は、送信先のアドレスを含んだヘッダー情報を解析して伝送速度の切り替えを行った後、同一の伝送速度に対応する受信クロックでI/Oユニットからの送信を待ち受けるようにして、異なる伝送速度に対応するI/Oユニットと送受信を可能なバス制御システムを提供することを目的としている。
課題４  バス制御装置と接続されるシリアルデータ通信が必要な外部I/Oユニットが複数あり、バス制御装置を小型化する上で、信号線数が多いため接続用コネクタスペースが大きくなるとともにケーブル配線が複雑になるという問題があった。この発明は、バス制御装置に新規なインターフェースを設けて駆動制御部の通信線を他の外部I/Oユニットと共用するようにし、接続用コネクタスペースの縮小と、ケーブル配線の簡易化を図ったバス制御システムを提供することを目的としている。
発明の開示
この発明のバス制御装置は、ローカルCPUが、シリアルバスに接続された複数のユニットに対する送信先アドレスとこの複数のユニットと授受する送受信データとを記憶するメモリから所定の送信データを読み出して形成した送信フレームをシリアルバスに送信する送信インターフェースに対して、送信する際のタイミングを送信インターフェースに与えるシリアルバス送受信制御部を制御し、複数のユニットの内シリアルバスと接続したユニットとシリアルバスにより送受信し、送信の際には送信先アドレスと送信データをメモリから読み出し、受信の際には受信データをメモリに書き込むように制御するので、予めセットされている送信タイミングに従い自動的に他のユニットに送信されるようになるとともに、他のユニットからの受信データが自動的にメモリにストアされるため、制御サイクルに合わせてメモリ上の受信されたデータを読み出すことができる。また、バス制御装置に接続される周期的なデータ転送が必要なユニットに対してシリアルバスを介して通信を行うことができるようになり、パラレルバスのデータトラフィック量を削減して、バス制御装置の性能向上を図ることができる。
また、この発明のバス制御装置は、ローカルCPU及びユニットに設けられたCPUは送信インターフェースと受信インターフェースを介してメモリに蓄積したデータの読みだし、書き込みを行うので、ローカルCPU及びユニットに設けられたCPUは制御サイクルに合わせてメモリ上に受信された他のユニットからの入力データを読み出すことができる。
また、この発明のバス制御装置は、サイクリックなメッセージの伝送を行う第１のシリアルバスに接続された送信インターフェースと受信インターフェースはサイクリックな送受信を実行し、非同期メッセージを伝送する第２のシリアルバスに接続された送信インターフェースと受信インターフェースは非同期メッセージを送受信するようにすると、第２のシリアルバスをサイクリック送受信のために中断されることなく多目的に使用することができる。
また、この発明のバス制御装置は、第２のシリアルバスに接続された送信インターフェースは、第２のシリアルバスに接続された個別のユニットを指定するヘッダー情報を付加した送信フレームと、第２のシリアルバスに接続されたユニットに一斉にメッセージを通知する同報通信を行うヘッダー情報を付加した送信フレームとを送信するようにすると、一斉同報通信機能を第２のシリアルバスにより実現できる。
また、この発明のバス制御装置は、同報通信を行うヘッダー情報を付加した送信フレームを第２のシリアルバスに送信した場合に、第１のシリアルバスによる通信を遮断するようにすると、同報通信の内容が、異常を知らせるものである場合に、第１のシリアルバスの通信が遮断され、接続されたユニットが異常時の出力OFF動作を実施することによりシステムの安全性を高めることができる。
また、この発明のバス制御システムは、送信アドレス比較器が送信先ユニットのアドレスを比較して送信フレームを高速シリアルバス又は低速シリアルバスの何れかに送信すべきかの信号を出力し、伝送切替スイッチが送信アドレス比較器の出力信号に応じて送信フレームを高速シリアルバス又は低速シリアルバスの何れかを選択して出力するようにすると、バス制御装置内の伝送速度を低速シリアルバスに接続された外部のユニットの距離の影響を考慮することなく設定できるので、高速シリアルバスに接続された内部のユニットへの伝送速度を下げることがなくなり、バス制御装置の内部のユニットに対する通信性能を向上できる。
また、この発明のバス制御システムは、シリアルバス送信制御部が送信先ユニットのアドレスの比較結果に応じて高速伝送と低速伝送の速度切替えを行い、送信インターフェースがメモリから所定の送信データを読み出して形成した送信フレームを速度切替えに応じた伝送速度で高速シリアルバスに送信し、高速シリアルバスと低速シリアルバスの間に設けられた低速シリアルバス制御部が高速シリアルバスから伝送された送信フレームの伝送速度が低速の場合に低速シリアルバスへ送信フレームを送出するようにすると、バス制御装置内の伝送速度を低速シリアルバスに接続された外部のユニットの距離の影響を考慮することなく設定できるので、外内部のユニットの伝送速度を下げることがなくなり、バス制御装置の内部のユニットに対する通信性能を向上できる。
また、この発明のバス制御システムは、機械の高速、高精度制御が必要な駆動制御部に対しては高速伝送を行い、比較的低速でもよく、バス制御装置から離れて設置されたリモートI/Oユニットには低速伝送を行うことができるので、高速伝送が必要な駆動制御部の性能を下げることなく柔軟なシステムを構築できる。
また、この発明のバス制御システムは、送信インターフェースが、駆動制御部とリモートI/Oユニットに対して時分割送信を行うようにすると、バス制御装置は駆動制御部の制御を中断することなく実行することができる。
また、この発明のバス制御システムは、シリアルバス制御装置に設けられた送信インターフェースが、メモリから所定の送信データを読み出して形成した送信フレームをシリアルバスに送信するとともに、一方のユニットへシリアルバスを介して送信していない時間帯に他方のユニットへ送信するタイミングを制御し、受信インターフェースがシリアルバスを監視して当該装置のヘッダー情報を含んだ受信フレームを受信してメモリの所定のアドレスにデータの書き込みを行うようにすると、一方と他方のユニットに対する通信においてシリアルバスを共用することができるようになり、一方と他方のユニットに対して個別のケーブル及びコネクタが必要なくなるのでバス制御装置の小型化とケーブル配線の簡易化が可能となる。
また、この発明のバス制御システムは、バス制御装置が、機械の高速、高精度制御が必要な駆動制御部が送信していない時間帯にリモートI/Oユニットに送信するので、多くの情報を送受信しなければならない駆動制御部の性能を下げることなく柔軟なシステムを構築できる。
また、この発明のバス制御システムは、バス制御装置が、機械の高速、高精度制御が必要な駆動制御部に対して送信していない時間帯にサーボアンプ／インバータユニットからデータを受信するので、多くの情報を送受信しなければならない駆動制御部の性能を下げることなく柔軟なシステムを構築できる。
また、この発明のバス制御システムは、サーボアンプ／インバータユニットのシリアル受信部が、バス制御装置が駆動制御部に対して送信した送信フレームが正常である場合に同期信号を出力し、サーボアンプ／インバータユニットが同期信号の出力に所定時間遅れて他のモーターの位置情報を受信インターフェースへ送信するので、バス制御装置と駆動制御部との通信を妨げることなく、シリアルバスを共用することができる。
また、この発明のバス制御システムは、バス制御装置が、機械の高速、高精度制御が必要な駆動制御部に対して送信していない時間帯にセンサー入力ユニットからデータを受信するので、多くの情報を送信しなければならない駆動制御部の性能を下げることなく柔軟なシステムを構築できる。
また、この発明のバス制御システムは、センサー入力ユニットのシリアル受信部が、バス制御装置が駆動制御部に対して送信した送信フレームが正常である場合に、同期信号を出力するようにすると、同期信号の出力とセンサー入力が行われたタイミングのずれ量を受信インターフェースへ送信するので、バス制御装置は駆動制御部に対して繰り返し指令を送信しているどのタイミングでセンサー入力が行われたかを知ることができる。
【図面の簡単な説明】
第１図乃至第21図は、この発明にかかる好ましいバス制御装置及びバス制御システムの実施の形態を示す図であり、第１図は、この発明にかかるバス制御システムの構成図、第２図は、この発明のバス制御装置の構成図、第３図は、駆動制御部とリモートI/Oユニットを共通のシリアルバスに接続したバス制御システムの説明図、第４図は、駆動制御部とサーボアンプ／インバータユニットを共通のシリアルバスに接続したバス制御システムの説明図、第５図は、駆動制御部とセンサー入力ユニットを共通のシリアルバスに接続したバス制御システムの説明図、第６図は、この発明の他の態様のバス制御システムの説明図、第７図は、この発明のバス制御装置と外部の各I/Oユニットとを接続するインタフェースの構成図、第８図は、この発明のバス制御システムに用いる伝送フレームとシリアルバスに接続されたサーボアンプ／インバータユニット、センサー入力ユニットに設けられたシリアル送信部及びシリアル受信部の構成図、第９図は、センサー入力ユニットからNC装置本体への送信データとこのデータの送信タイミングの説明図、第10図は、サーボアンプ／インバータユニットからNC装置本体へ送信データを送出する構成・動作の説明図、第11図は、この発明のバス制御装置を設けたNC装置本体の構成図、第12図は、このNC装置本体にリモートI/Oユニットを接続したバス制御システムの構成図、第13図は、内部と外部に設けられたリモートI/Oユニットに対して、REMOTE−NETとCYCLIC−NETとを切り換えて通信するバス制御システムの説明図、第14図は、第13図の構成要素である伝送切替スイッチ周辺を示す接続図、第15図は、第12図に示すREMOTE−NETとCYCLIC−NETとを切り換えて通信する他の態様のバス制御システムの説明図、第16図は、第15図の構成要素である伝送切替スイッチ周辺を示す接続図、第17図は、駆動制御部とサーボアンプ／インバータユニットを高速、短距離の通信が可能なシリアルバスであるMOTION−NETによりNC装置本体と接続し、他のリモートI/Oユニット、センサー入力ユニットを低速、長距離の通信が可能なREMOTE−NETによりNC装置本体と接続するバス制御システムの説明図、第18図は、リピータの内部構成を示す構成図、第19図は、NC装置本体内のシリアルバスとしてサイクリック送受信を行うシリアルバスと非同期で発生するメッセージ送受信を行うシリアルバスを設けたバス制御装置の説明図、第20図は、BN−Bridgeの概要を示す構成図、第21図は、ブリッジ制御部の詳細を示す構成図、第22図は、CYCLIC−NETの伝送遮断及びBACKPLANE−NETに対して異常状態を通知するための一斉同報通信を行うBN−Brigeを示す構成図である。また、第23図乃至第25図は従来のバス制御装置及びバス制御システムを示す図であり、第23図は、従来のバス制御装置における制御ボードと外部ユニットとの接続を示す構成図、第24図は、従来のバス制御装置のバス構成を説明する説明図、第25図は、NC制御ボード内のマスターCPUモジュールと各種I/Oユニット間のインターフェースの構成図である。
発明を実施するための最良の形態
＜バス制御システムの基本構成＞
第１図は、この発明のバス制御システムの構成図であり、この発明のバス制御装置を設けたNC装置を例示している。図において、１はNC装置本体、２はNC装置電源、３はNC制御ボード、４はNC装置本体１の内部I/Oユニット、５は操作パネル、６はパーソナルコンピュータ、７は機械を手動で動かすための手動ハンドル、８は機械操作パネル、10はサーボアンプ／主軸アンプユニット、11はサーボモーター用エンコーダー、12はサーボモーター、13はサーボモーター用エンコーダー11とサーボモーター12とを組合わせたサーボモータユニット、14は主軸モーター、15は主軸モーター用エンコーダー、16は主軸モーター14とサーボモーター用エンコーダー15とを組合わせた主軸モータユニット、20は位置決め等を行う他のサーボアンプ／インバーターユニット、21はサーボアンプ／インバーターユニット20により制御されるモーター、22はモーター21の位置を検出する位置検出用エンコーダ、30はセンサー入力ユニット、40はNC装置本体１とは別置きで、NC装置本体１とI/O制御を行う外部リモートI/Oユニット、50aはNC装置本体１と駆動制御部10をシリアル通信で接続するシリアルケーブル、50bはこの発明の特徴であるケーブル50aを延長したシリアルケーブルであり、他のサーボ／インバータユニット20の位置検出用エンコーダ22、センサー入力ユニット30、リモートI/Oユニット40を接続している。50cは、サーボ／インバータユニット20と位置検出用エンコーダ22とを接続するシリアルケーブルであり、これは一度サーボ／インバータユニット20でコネクタ中継されてシリアルケーブル50dを介してシリアルケーブル50bに接続される。ここで、実際には位置決め用モーター21の制御がサーボ／インバータユニット20により行われているので、制御用フィードバックとしてサーボ／インバータユニット20に位置検出用エンコーダ22の位置検出データを中継し、NC装置本体１にフィードバックしている。
＜NC装置本体内の内部I/Oユニットとの通信＞
第２図は、この発明のバス制御装置の構成図であり、NC装置に設けた例を示す。第２図において、4a〜4fはNC装置本体１内の内部I/Oユニットの具体例を示し、4aはNC制御を実行するNC制御CPU、4bはその他のサーボモーター制御を行うサーボ制御CPU、4cはマンマシン制御I/F、4dはシーケンス制御を行うPLC制御CPU、4fは拡張用インターフェース制御ユニットである。51はバス制御装置内のサイクリック送受信用シリアルバスであるCYCLIC−NET、70はバス制御装置内の通信を行うためのパラレルバスであるFA SYSTEM BUS、101はNC制御ボード３に設けられバス制御装置の通信を制御するマスターCPUモジュールであり以下の構成を含んでいる。111はマスターCPUモジュール101の通信を制御するローカルCPU、112はマルチポートRAM、113はローカルCPU111及びFA SYSTEM BUS70に接続された他のI/OユニットのCPUからのマルチポートRAMアクセス要求をデーコードするデコーダ回路、114はローカルCPU111とFA SYSTEM BUS70に接続された他のI/OユニットのCPUからの送信制御部122及び受信制御部123に対するアクセスを調停する通信制御部アクセス要求アービター、115はCYCLIC−NET51に送信する際のマルチポートRAM112に対する読み出しアドレスを与える送信アドレスポインタ、116はCYCLIC−NET51から受信した際のマルチポートRAM112に対する書き込みアドレスを与える受信アドレスポインタ、117はサイクリックに送信する際の送信タイミングを送信インタフェース120に与える自動送信タイミングカウンタ、118は送信するフレームに含まれる送信データ数をカウントして規定の送信データ数に達すると送信インターフェース120に送信フレームの形成を終了させることを指示する送信データ数カウンタ、119は受信インタフェース121が受信したデータをカウントする受信データ数カウンタ、120はCYCLIC−NET51に送信フレームを送信する送信インタフェース、121はCYCLIC−NET51からの受信フレームを受信する受信インターフェースである。122は送信制御部、123は受信制御部であり、送信制御部122と受信制御部123を総称して送受信制御部と称すことがある。
次に、マスターCPUモジュール101の動作を図により説明する。システム起動時にローカルCPU111又はFA SYSTEM BUS70上に接続された他のシステムCPUより送信制御部122及び受信制御部123の初期化設定を行いハンドシェークが実行可能となる。
マスターCPUモジュール101がCYCLIC−NET51に送信する際には、送信制御部122は送信アドレスポインタ115によりマルチポートRAM112に対する読み出しアドレスを与え、自動送信タイミングカウンタ117が送信インタフェース120に対してサイクリックに送信する際のタイミングを与え、送信インターフェース120がマルチポートRAM112より送信データを読み出しCYCLIC−NET51に送信フレームを送信し、送信データ数カウンタ118が送信データ数をカウントして規定のデータ数に達すると送信フレームを終了させることを送信インターフェース120に指示する。また、受信インタフェース121はCYCLIC−NET51をモニターして自局に該当するヘッダー情報を含んだフレームを受信しマルチポートRAM112の所定のアドレスにデータの書き込みを行う。また、送受信制御部アクセス要求アビータ114は、ローカルCPU111又は他のI/OユニットのCPUからの送受信制御部に対するアクセス要求をデコーダ113より受けて、アクセス要求の調停を行い、各々の要求に応じてCYCLIC−NET51を通して通信を行うように制御する。NC装置本体１に接続される周期的なデータ転送が必要な内部I/Oユニット4a〜4fの他に、外部に設けられたリモートI/Oユニット40等に対しても制御バス上にCYCLIC−NET51を付加して、FA SYSTEM BUS70のデータトラフィック量を削減することにより、NC装置本体１の性能向上を図ることができる。また、一斉同報通信機能をCYCLIC−NET51により実現可能となる。また、NC装置本体１の内部、外部のI/OユニットとマスターCPUモジュール101間のCYCLIC−NET51上で送受信するためのデータをマルチポートRAM112上にローカルCPU111がセットすることにより、予めセットされている送信タイミングに従い自動的に内部、外部のI/Oユニットに対して送信するとともに、内部、外部のI/Oユニットからの応答フレームは予めセットしてあるマルチポートRAM112に対するアドレスポインタに従い自動的にマルチポートRAM112上にストアされるため、ローカルCPU111は制御サイクルに合わせてマルチポートRAM112上に受信された内部、外部のI/Oユニットからの入力データを読み出すことができる。
ここで、マルチポートRAM112は、送信制御部122、受信制御部123、ローカルCPU111及び他のFA SYSTEM BUSに接続されたI/Oユニットからのアクセス要求を受けて、内部でアクセス要求の調停を行い、時分割で動作する。
上述の構成とすることにより、I/Oユニットのようにデータ処理の時間は少ないが、データ通信の頻度の高いものはパラレルバスを経由しなくて済み、データ処理量の多い制御用途のI/Oにパラレルバスを使用可能となる。
＜時分割通信によるシリアルバスの共用＞
第３図は、この発明のバス制御システムの説明図であり、NC装置本体１と駆動制御部10及びリモートI/Oユニット40との間で、共通のシリアルバスを用いた通信を例示している。第３図（Ａ）はNC装置本体１と駆動制御部10及びリモートI/Oユニット40間の時分割通信を示すタイミング説明図、第３図（Ｂ）はNC装置本体１と駆動制御部10及び外部リモートI/Oユニット40との詳細接続説明図である。第３図において、10aはサーボモーター駆動制御部、10bは主軸モーター駆動制御部、13はサーボモーターユニット、16は主軸モーターユニット、41はリモートI/Oユニット40の入出力信号の授受が行われる機械入出力回路、50Eはシリアル伝送ケーブルの終端回路、501は制御装置側の送信ドライバー素子、502、503は受信レシーバー素子、52、53はシリアルバスである。また、10SはNC装置本体１が出力するサーボ、主軸アンプ指令データ、40SはNC装置本体１が外部リモートI/Oユニット40に出力する出力データ、40Rは外部リモートI/Oユニット40からNC装置本体に入力される入力データ、10Rはサーボ、主軸アンプフィードバックデータであり、各データは送信先・送信元を示すアドレスとともに、所定のフレームに構成されて送受信される。
次に、バス制御システムの動作を説明する。NC装置本体１は、後述する第７図に示すインターフェースを設け、サーボモーター駆動制御部10a及び主軸モーター駆動制御部10bに対するサーボ主軸アンプ指令データ10Sの送信と、NC装置本体１とリモートI/Oユニット40との間の出力データ40Sの送信と入力データ40Rの受信をシリアルバス52を介して伝送する。NC装置本体１は、サーボモーター駆動制御部10a、主軸モーター駆動制御部10bに対する動作指令データ10Sを送信していない期間にリモートI/Oユニット40に対して出力データ40Sの送信を行い、送信後リモートI/Oユニット40から入力データ40Rを含んだ返信フレームを受信する。また、サーボモーター駆動制御部10a、主軸モーター駆動制御部10bからのサーボ、主軸アンプフィードバックデータ10Rはシリアルバス53により伝送される。
第23図、第25図に示す従来のNC装置本体1aと駆動制御部10間及びNC装置1aとリモートI/Oユニット40間は異なったシリアルバスで接続されていた。具体的には、駆動制御部10aに対する通信はデータ量が多く、常時駆動制御部10からのステータス情報をNC装置本体1a側でモニターする必要性から全２重通信方式を採用していた。これに対しリモートI/Oユニット40に対する通信は配線の容易化、長距離の伝送が必要との理由により、駆動制御部10に対するよりも低速な半２重通信方式を採用していた。これら２種類の通信をサポートするために別個のシリアルバスケーブルにより、駆動制御部10及びリモートI/Oユニット40を接続していたため、NC装置本体1aの小型化の要求に対して、このような別個のケーブル接続が小型化への障害となっていた。この課題に対して、この発明では駆動制御部10に対する動作指令をNC装置本体１から送信していない期間を利用してリモートI/Oユニット40に対する送受信を実行するようにしている。
第４図は、この発明の他の態様のバス制御システムの説明図であり、NC装置本体１と駆動制御部10及びサーボアンプ／インバーターユニット20との間で、共通のシリアルバスを用いた通信を例示している。第４図（Ａ）はNC装置本体１と駆動制御部10及びサーボアンプ／インバーターユニット20間の時分割通信を示すタイミング説明図、第４図（Ｂ）はNC装置本体１と駆動制御部10及びサーボアンプ／インバーターユニット20との詳細接続説明図である。図中、第３図と同一符号は同一又は相当部分を示し説明を省略する。第４図において、20はサーボアンプ／インバーターユニット、21は他の駆動部23を駆動するモーター、22はモーター21の位置検出用エンコーダである。
次に、このバス制御システムの動作を説明する。NC装置本体１とサーボモーター駆動制御部10a及び主軸モーター駆動制御部10bのデータの授受の形態は第３図の場合と同様であるが、第３図におけるリモートI/Oユニット40に代わって位置検出用エンコーダ22のデータ20Rを、駆動制御部10に対する動作指令をNC装置本体１から送信していない期間を利用してシリアルバス52によりNC装置本体１にフイードバックする。第４図（Ａ）は横軸を時間軸として、シリアルバス52を共用するタイミングを示しており、20Rは位置検出用エンコーダ22のフイードバックデータである。
従来のモーター位置検出用エンコーダは、エンコーダよりパルス列を伝送し、そのパルス数をNC装置がカウントすることにより、駆動対象の位置を検出する方式が取られていたが、最近の位置検出用エンコーダ22はシリアル通信インターフェースを備えている。その理由は、エンコーダの分解能の向上によりパルスレートが高くなり、ケーブルに対して高い伝送帯域が必要となること、また、位置検出パルスをそのまま伝送するとパルスミスが位置ずれを引き起こすためであり、その対策としてシリアルデータで位置検出データをNC装置本体１へ伝送する方式としている。パルスを直接入力するメリットとしては、NC装置本体１が常時最新の位置検出データを認識できることであるが、実際の制御では必要となるタイミングで位置検出データを更新すれば問題は無く、このためエンコーダにシリアル伝送方式が採用されている。しかし、従来のバス制御方式ではエンコーダのシリアル通信インターフェースが駆動系のシリアル伝送路と別個のインターフェースであったため、別個の伝送線が必要となっていた。このバス制御システムは、第10図により後述するように、NC装置本体１と駆動制御部10間の通信線をサーボアンプ／インバーターユニット20と共用化するために、NC装置本体１のマスターCPUモジュール101が駆動制御部10に対して移動指令データをシリアル送信したタイミングを基準として、モーター位置検出用エンコーダ22のフイードバックデータを保持するタイミング、及びエンコーダからNC装置本体１へのフイードバックデータ20Rの送信タイミングを決定している。このように、バス制御システムを構成すると、駆動制御部10のネットワークとサーボアンプ／インバータユニット20のネットワークの共用化をはかることができるので、通信コネクタ、通信ケーブルの削減、及び駆動制御部10と同期した第１及び第２サーボアンプ／インバータユニット20の各々のフィードバックデータ20Rの取り込が実現できる。
第５図は、この発明の他の態様のバス制御システムの説明図であり、NC装置本体１と駆動制御部10とセンサー入力ユニット30との間で、共通のシリアルバスを用いた通信を例示する。第５図（Ａ）はNC装置本体１と駆動制御部10及びセンサー入力ユニット30間の時分割通信を示すタイミング説明図、第５図（Ｂ）はNC装置本体１と駆動制御部10及びセンサー入力ユニット30との詳細接続説明図である。図中、第３図と同一符号は同一又は相当部分を示し説明を省略する。第５図において、30はセンサー入力ユニットである。
次に、このバス制御システムの動作を図により説明する。NC装置本体１とサーボモーター駆動制御部10a及び主軸モーター駆動制御部10bのデータの授受の形態は第３図の場合と同様であるが、図３におけるリモートI/Oユニット40に代わってセンサー入力ユニット30のデータを、駆動制御部10に対する動作指令をNC装置本体１から送信していない期間を利用してシリアルバス52によりNC装置本体１にフイードバックする。第５図（Ａ）は横軸を時間軸として、シリアルバス52を共用するタイミングを示しており、30Rはセンサー入力ユニット30からNC装置本体１へのフイードバックデータである。
従来のNC装置は、NC装置内部にNC装置の処理タイミングに同期したカウンタを備え、センサー入力が有った場合にこのカウンタの値を保持してセンサー入力がいつ入力されたかをNC装置のマスターCPUモジュール301が検出することにより、マスターCPUモジュール301は、センサー入力が入力されたタイミング情報を元に、機械計測を実施したり、通常とは異なる加工制御を行なっていた。このバス制御システムでは、第９図により後述するように、マスターCPUモジュール101が駆動制御部10に対して繰り返し単位移動指令を送信する期間の中でどのタイミングでセンサー入力ユニット30に対してセンサー入力信号が入ったかを認識させるためにマスターCPUモジュール101が駆動制御部10に対して移動指令データをシリアル送信したタイミングを基準として、センサー入力ユニット30がセンサー入力信号の入力タイミングのずれ量をNC装置本体１にフィードバックデータ30Rとして送信することにより実現する。NC装置本体１側の受信部では、センサー入力ユニット30から送信されたセンサー入力信号の入力タイミング情報を含むフィードバックデータ30Rよりセンサー入力ユニット30へセンサー信号が入力されたことと、後述する割り込み信号発生回路237よりマスターCPUモジュール101に対する割り込み信号を発生させ、割り込み処理を起動する。
このように、バス制御システムを構成すると、駆動制御部10への指令データとセンサー入力ユニット30から送信されたフイードバックデータ30Rをシリアルバス52を共用して伝送することができるので、通信コネクタ、通信ケーブルの削減、及び駆動制御部10と同期したセンサー入力ユニット30の制御が実現できる。
第６図はこの発明の他の態様のバス制御システムの説明図であり、NC装置本体１と駆動制御部10、サーボアンプ／インバーターユニット20、センサー入力ユニット30及びリモートI/Oユニット40との間で、共通のシリアルバスを用いた通信を例示する。第６図（Ａ）はNC装置本体１とI/Oユニット10、20、30、40間の時分割通信を示すタイミング説明図、第６図（Ｂ）はNC装置本体１とI/Oユニット10、20、30、40との詳細接続説明図である。図中、第３図乃至第５図と同一符号は同一又は相当部分を示し説明を省略する。駆動制御部10、サーボアンプ／インバーターユニット20、センサー入力ユニット30及びリモートI/Oユニット40がシリアルバス52に接続され、これらのデータを駆動制御部10に対するサーボ、主軸アンプ指令データ10SをNC装置本体１から送信していない期間を利用してシリアルバス52によりNC装置本体１との間で授受を行う。第６図（Ａ）に示すようにNC装置本体１から駆動制御部10にサーボ主軸モーターを動作させるサーボ、主軸アンプ指令データ10Sを含んだ送信フレームを送信した後は、NC装置本体１から駆動制御部10への送信線であるシリアルバス52は空き時間となるため、この空き時間にNC装置本体１は位置検出用エンコーダ22のフイードバックデータ20R、センサー入力データ30Rを受信し、リモートI/Oユニット40に対する出力データ40Sの送信、リモートI/Oユニット40からの入力データ40Rの受信を行う。
このように、バス制御システムを構成すると、駆動制御部10のネットワークとその他の外部I/Oユニットのネットワークの共用化が可能となるので、通信コネクタ、通信ケーブルの削減、及び駆動制御部10と同期した他の外部I/Oユニットの制御が実現できる。
＜バス制御装置側の各I/Oユニットとのインターフェース＞
第７図は、第３図乃至第６図に示したバス制御装置システムにおけるNC装置本体１に設けられ、外部の各I/Oユニットとを接続するインタフェースの構成図である。図中、第25図と同一符号は同一又は相当部分を示し説明を省略する。第７図において、101aはバス制御装置の通信を制御するマスターCPUモジュール、130はNC装置本体１と駆動制御部10との通信を行うNC装置本体１側の駆動制御部インターフェース、131は駆動制御部10に対して送信するデータを保持する送信用メモリ、132は駆動制御部10からの受信データを保持する受信用メモリ、133は駆動制御部10に対して送信を行う送信制御部、134は駆動制御部10から受信を受ける受信制御部、135は、第25図に示す２つの送信タイミング制御レジスタ135a、145を共通のものとして構成し時分割で駆動制御部10とリモートI/Oユニット40に対する送信タイミングを決定する送信タイミング制御レジスタ、136は駆動制御部10からの受信結果ステータスを保持する受信ステータス制御レジスタ、140はNC装置本体１とリモートI/Oユニット40と通信を行うNC装置本体１側のリモートI/Oインターフェース、141はリモートI/Oユニット40に対して送信するデータを保持する送信用レジスタ、142はリモートI/Oユニット40からの受信データを保持するための受信用レジスタ、143はリモートI/Oユニット40に対して送信を行う送信制御部、144はリモートI/Oユニット40からのデータを受信する受信制御部、146はリモートI/Oユニット40からの受信結果ステータスを保持する受信ステータス制御レジスタ、150は位置検出用エンコーダ20のデータをサーボアンプ／インバータユニット20から受信するNC装置本体１側の位置検出用エンコーダインターフェース、151は位置検出用エンコーダ22からの位置情報を含んだシリアル送信フレームを受信する位置検出用エンコーダ受信部、152は位置検出用エンコーダ受信部151の受信したデータを保持する受信レジスタ、160は外部のセンサー入力ユニット30からのセンサー入力情報を受信するセンサー入力インターフェース、165は外部のセンサー入力ユニット30から送信されたセンサー入力情報を含むシリアルデータを受信するセンサー入力データ受信部、166はその受信用レジスタ、167はセンサー入力ユニット30よりセンサー入力があることを知らせる受信フレームを受けるとマスターCPUモジュール101aに対して割り込みを発生するセンサー割込発生回路である。170は送信制御部133及び送信制御部143からの送信信号を切り替えるマルチプレクサ、180はシリアルバス52の送信ドライバー素子501、受信レシーバー素子502のゲートを制御して第６図（Ａ）に示すタイミングで各データを送受信する出力ゲート制御回路である。101aはこれらの各インターフェース130、140、150、160を制御するマスターCPUモジュール、70はこれらの各インターフェース130、140、150、160を接続するパラレルバスである。
次に、一例として、駆動制御インターフェース130とリモートI/Oインターフェース140の動作を説明する。送信タイミング制御レジスタ135は、サーボモーター駆動制御部10a、主軸モーター駆動制御部10bに対する動作指令データ10Sを送信していない期間に外部リモートI/Oユニト40に対して出力データ40Sの送信をシリアルバス52により行う。自己のアドレスが付された出力データ40Sを受信したリモートI/Oユニット40は出力データ40Sを受信後入力データ40Rを含んだ返信フレームを送信する。また、サーボモーター駆動制御部10a、主軸モーター駆動制御部10bからのサーボ、主軸アンプフィードバックデータ10Rはシリアルバス53により伝送される。
＜外部I/Oユニット20、30の送受信部のハードウエア構成＞
第８図はこの発明のバス制御システムに用いる伝送フレームとシリアルバスに接続されたサーボアンプ／インバータユニット20、センサー入力ユニット30に設けられたシリアル送信部及びシリアル受信部の構成図であり、第８図（Ａ）はマスターCPUモジュール101aが送出する伝送フレームとサーボアンプ／インバータユニット20、センサー入力ユニット30のシリアル受信部が出力する同期信号とのタイミングを示し、第８図（Ｂ）はシリアル送信部の構成を示し、第８図（Ｃ）はシリアル受信部の構成を示している。第８図において、110はNC装置本体１が送信する伝送フレームであり、アドレス（ADR2）送信後にADRFCSを付加して送信することにより後述するシリアル受信部420がADRFCSのチエック結果が正常時のみ同期信号を出力し、同期信号の誤出力を防止している。400は、外部I/Oユニットであるサーボアンプ／インバータユニット20、センサー入力ユニット30に設けられ、NC装置本体１と同期したタイミングで送信するシリアル送信部であり、サーボアンプ／インバータユニット20及びセンサー入力ユニット30がNC装置本体１に送信すべき送信データを記憶する送信データメモリ401と、送信データメモリ401のデータをシリアルに変換するシフトレジスタ402と、送信フレームの誤り検知用に付加するCRCデータを生成するCRCジェネレータ403と、CRCデータを保持するCRCラッチ404と、送信フレームの先頭と終了を示すために付加されるフラグパターンを生成するフラグパターンジェネレータ405と、送信先を示すヘッダーパターンを生成するアドレスジェネレータ406と、シフトレジスタ402とCRCジェネレータ403とCRCラッチ404とフラグパターンジェネレータ405とアドレスジェネレータ406の個々の出力を論理和するORゲート407と、通信データとフラグパターンを識別するために送信データにゼロインサーションするゼロインサーション回路408と、送信フレームのパターンにNRZI変調を実施するNRZI変調回路409と、送信フレームの送信タイミングを制御する送信タイミング制御回路410と、送信フレームをタイミングを取って生成するための送信HDLCシーケンサ411とを含んでいる。420は、外部I/Oユニットであるサーボアンプ／インバータユニット20、センサー入力ユニット30に設けられ、NC装置本体１と同期タイミングを取るシリアル受信部であり、NRZI変調された伝送フレーム110を復調するNRZI復調回路421と、伝送フレーム110のシリアルデータをシフトするためのシフトレジスタ422と、ゼロインサーションされた受信ビット列からゼロデリーションを行うゼロデリーション回路423と、伝送フレーム110の開始と終了を検知するためのフラグパターン比較器424と、駆動制御部10に送信した伝送フレーム110のヘッダパターンが正常か否かを判断し、否の場合にADR  CMP  ERROR信号を出力するアドレスパターン比較器425と、伝送フレーム110のADRFCSとDATAFCSが正常か否かをチエックし、正常な場合に同期信号（SYNCHRONOUS  SIGNAL）を出力し、否の場合にADR  FCS  ERROR信号及びDATA  FCS  ERROR信号を出力するFCSチエッカー426と、受信処理のタイミング制御を実施する受信HDLCシーケンサ427と、受信データを記憶する受信データメモリ428と、受信信号の局番アドレスと比較するデータを記憶するアドレスレジスタ429とを含んでいる。
＜外部I/Oユニット20、30からNC装置本体への送信＞
第９図はセンサー入力ユニット30からNC装置本体１への送信データとこのデータの送信タイミングの説明図であり、第９図（Ａ）はセンサー入力ユニット30が伝送フレーム300を伝送する構成の説明図、第９図（Ｂ）はセンサー入力タイミング保持動作の説明図である。第９図において、300はセンサー入力ユニット30が送信するフィードバックデータ30Rを含むセンサーシリアル送信フレーム、301はセンサー入力ユニット30のセンサー入力部、302はセンサー入力部301からセンサー入力が在ったことを示す信号を受けて微分パルスを発生するパルスジェネレータ、303はクロック発生器、304はクロック発生器303からのクロックを受けて動作するセンサー入力計測用カウンタである。
次に、センサー入力ユニット30の伝送動作を説明する。センサー入力ユニット30は第９図（Ｂ）に示すように、センサー入力計測カウンター304がクロック発生器303の出力するクロックをカウントしてクロック数が所定値になるとリセットする動作を繰り返しているが、シリアル受信部420より同期信号（SYNCHRONOUS SIGNAL）を入力すると、その時点でカウンターをリセットしてクロックを計測し始める。そして、センサー入力部301よりセンサー入力があるとパルスジェネレータ302からの微分パルスにより、センサー入力タイミング保持レジスタ305にその時点のセンサー入力計測カウンター304の計測カウント値ががラッチされる。このカウント値が同期信号を受信したタイミングとセンサー入力部301よりセンサー入力したタイミングのずれ量となる。このようにして、センサー入力ユニット30から、マスターCPUモジュール101aが駆動制御部10に対して移動指令データをシリアル送信したタイミングを基準として、センサー入力が行われたタイミングのずれ量を含んだセンサーシリアル送信フレーム300がNC装置本体１へ送信される。
この実施例では、マスターCPUモジュール101aが駆動制御部10に対して繰り返し単位移動指令を送信する期間の中でどのタイミングでセンサー入力が入ったかを認識することが、マスターCPUモジュール101aが駆動制御部10に対して移動指令データをシリアル送信したタイミングを基準として、センサー入力が行われたタイミングのずれ量をNC装置本体１に送信することにより実現する。NC装置本体１のセンサー入力データ受信部165では、センサー入力ユニット30から送信されたセンサーシリアル送信データ300よりセンサー入力が有ったことが判明すると、センサー割り込み発生回路167より割り込み信号を発生させ、マスターCPUモジュール101aに対して割り込み処理を起動する。このように構成することにより、マスターCPUモジュール101aは、センサー入力が入力されたタイミング情報を基に、機械計測を実施したり、通常とは異なる加工制御を行うことができる。
第10図はサーボアンプ／インバータユニット20からNC装置本体１へ送信データを送出する構成・動作の説明図であり、第10図（Ａ）はサーボアンプ／インバータユニット20が伝送フレーム200を送出する構成の説明図、第10図（Ｂ）はエンコーダフィードバックデータ保持動作の説明図である。第10図において、200はフィードバックデータ20Rを含むモーター位置検出データ送信フレーム、201は第８図に示すシリアル受信部420からの同期信号を入力するとタイマー用クロック202の信号を入力して所定時間遅らせてラッチストローブ信号を発生するラッチストローブ信号発生器、203は位置検出用エンコーダカウンタ、204はラッチストローブ信号を入力されて位置検出用エンコーダカウンタ203のカウント値を保持し、NC装置本体１へモーター位置検出データ送信フレーム200を送信するカウント値保持レジスタである。
次に、サーボアンプ／インバータユニット20の伝送動作を説明する。位置検出用エンコーダ22のパルス数を位置検出用エンコーダカウンタ203がカウントしてカウント値保持レジスタ204に出力する。カウント値保持レジスタ204はカウント値が所定値となるとカウント値をリセットする動作を繰り返している。次に、ラッチストローブ信号発生器201は同期信号をシリアル受信器420より入力すると、タイマー用クロック202の信号を基に所定時間遅らせてラッチストローブ信号をカウント値保持レジスタ204に出力する。カウント値保持レジスタ204はラッチストローブ信号を入力した時点のカウント値を保持し、NC装置本体１へこのカウント値を含んだモーター位置検出データ送信フレーム200を送信する。
このように構成することにより、NC装置本体１と駆動制御部10間の通信線を共用化するために、マスターCPUモジュール101aが駆動制御部10に対して移動指令データをシリアル送信したタイミングを基準として、位置検出データを保持するタイミング、及びサーボアンプ／インバータユニット20からNC装置本体１への位置検出データ送信タイミングを決定させることができる。
ここで、NC装置本体１が伝送フレーム110を駆動制御部10に送信すると、サーボアンプ／インバータユニット20及びセンサー入力ユニット30は、その伝送フレーム110の持つ送信先アドレス（ADR1、ADR2）、アドレスチェックコード（ADRFCS）を受信して、正常に受信できたことが検知されるとシリアル受信部420が同期信号を出力する。次に、この同期信号により、第９図、第10図に示すされるパルスジェネレータ302及びラッチストローブ信号発生器201により、センサー入力タイミングデータ、モーター位置検出用エンコーダカウンタデータを保持し、センサー入力タイミング保持レジスタ305及びカウント値保持レジスタ204は、この保持結果をNC装置本体１に対してセンサーシリアル送信フレーム300及びモーター位置検出送信フレーム200に構成して送信する。NC装置本体１では予め駆動制御部10へ送信実行したタイミングを元にセンサー入力タイミングを認識するとともに、周期的に得られる位置検出用エンコーダ22のカウンタデータを入力する。
上述の構成ではタイマーによりラッチストローブ信号の発生を遅延させるようにしているが、直接、シリアル受信部420からの同期信号によりカウント値保持レジスタ204にラッチさせるようにしてもよい。
＜内部と外部のリモートI/Oユニットとの通信速度制御＞
第11図はこの発明のバス制御装置を設けたNC装置本体1bの構成図である。第12図はこのNC装置本体1bにリモートI/Oユニット40を接続したバス制御システムの構成図である。第11図、第12図において、1bは従来外部に接続されていたリモートI/Oユニット40を内部ユニットとして組み込んだNC装置本体であり、２はNC装置制御電源、3bはNC制御ボードである。51はバス制御装置の内部シリアルバスであり、NC制御ボード3bに設けられたCPUモジュールと従来外部に接続されていた３台のリモートI/Oユニット40を接続し、短距離の高速伝送であるCYCLIC−NET、54はNC制御ボード3bに設けられたCPUモジュールと外部に設けられたリモートI/Oユニット40を接続し、低速であるが長距離伝送が可能な送受信用シリアルバスであるREMOTE−NET、70はFA SYSTEM BUSである。NC装置本体1bは、第24図（Ｂ）に示す内部に設けられたリモートI/Oユニット４に対するFA SYSTEM BUS70によるパラレルバス制御が不要になることから、バス信号線数が減少してシステム構成の自由度が増すとともに、NC装置本体1b内のI/O制御に必要な信号線数を減らすことによりNC装置本体1bの小型化が可能となる。
第13図は、内部と外部に設けられたリモートI/Oユニット40に対して、REMOTE−NET54とCYCLIC−NET51とを切り換えて通信するバス制御システムの説明図であり、第13図（Ａ）はその切り換えのタイミングチャート、第13図（Ｂ）は切り換えを行うバス制御システムの構成図であり、図中、第２図と同一符号は同一又は相当部分を示し説明を省略する。第14図は、第13図（Ｂ）の構成要素である伝送切替スイッチ周辺を示す接続図である。第13図、第14図において、101bはNC装置本体1bとNC装置本体1bに接続された各I/Oユニットを制御するマスターCPUモジュールであり第２図に示すマスターCPUモジュール101に対して以下の構成が付加されている。124はマルチポートRAM112から読み出され、送信インターフェース120が送信時にヘッダーとして付加する送信先アドレスを判別する送信アドレス比較器、125は送信アドレス比較器124の出力信号に応じてREMOTE−NET54とCYCLIC−NET51の何れかを選択する識別信号を出力する伝送切替スイッチ制御器、126は伝送切替スイッチ制御器125の識別信号に応じて伝送データをREMOTE−NET54とCYCLIC−NET51の何れかに切り換え送信する伝送切替スイッチ、504は送信ドライバー素子であり、伝送切替えスイッチ126から信号を受けて送信インターフェース120からのデータをREMOTE−NET54側にデータ42Sとして送信する。505は受信レシーバー素子であり、REMOTE−NET54側からのデータ42Rを図２に示す受信インターフェース121へ伝達する。また、506は送信ドライバー素子であり、伝送切替えスイッチ126から信号を受けて送信インターフェース120からのデータをCYCLIC−NET51側にデータ41Sとして送信する。507は受信レシーバー素子であり、CYCLIC−NET51側からのデータ41Rを受信インターフェース121へ伝達する。また、受信インターフェース121は、送信インターフェース120が送信した伝送速度に対応する受信クロックで内部及び外部I/Oユニットからの送信を待ち受ける。このように構成することにより、マスターCPUモジュール101bの送信アドレス比較器124はマルチポートRAM112から読み出して付加された送信先アドレスを判別して識別信号を伝送切替スイッチ制御器125に出力し、伝送切替スイッチ制御器125は識別信号に応じて伝送切替えスイッチ126により、内部のI/Oユニットに対してはCYCLIC−NET51による高速伝送、外部のI/Oユニットに対してはREMOTE−NET54による低速長距離伝送を行うことが可能となる。
従来より、バス制御装置と接続されるシリアルデータ通信が必要な外部I/Oユニットを、バス制御装置から離して設置したいという要求が強く、距離を伸ばす場合には通信速度を下げる必要があり、バス制御装置内部に接続される内部I/Oユニットに対するシリアル通信型I/Oインターフェースと通信速度差を生じるために、内部I/Oユニットに対する通信速度を下げなければならないという問題があった。上述の構成とすることにより、送信先のアドレスを含んだヘッダー情報を解析することにより、送信先を切り替えるとともに伝送速度の切り替えを行う。従来の制御装置に使用されるI/Oユニットに対しては、送信完了後すぐにI/Oユニットからの受信を実施するため、ヘッダー情報を解析して伝送速度の切り替えを行った後、同一の伝送速度に対応する受信クロックでI/Oユニットからの送信を待ち受けるようにして、異なる伝送速度に対応するI/Oユニットと送受信を可能にすることにより、NC装置本体1b内の伝送速度を外部のI/Oユニットの距離の影響を考慮することなく設定できるので、外部のI/Oユニットの距離の影響を考慮することなく、バス制御装置の内部のI/Oユニットに対する性能を向上できる。
第15図は、第12図に示すREMOTE−NET54とCYCLIC−NET51とを切り換えて通信する他の態様のバス制御システムの説明図であり、第15図（Ａ）はその切り換えのタイミングチャート、第15図（Ｂ）は切り換えを行うバス制御システムの構成図であり、図中、第13図と同一符号は同一又は相当部分を示し説明を省略する。第16図は、第15図（Ｂ）の構成要素であるリピーター周辺を示す接続図である。図において、101cはマスターCPUモジュール101と同様のマスターCPUモジュールであるが、送信アドレス比較器124及びシリアルバス送受信速度制御部127が付加されている点が異なる。また、リモートI/Oユニット40はNC装置本体の内部ユニットとしてCYCLIC−NET51に３台接続され、外部ユニットとしてREMOTE−NET54に３台接続した例を示しており、同一のリモートI/Oユニット40がNC装置本体の内部ユニットでも外部ユニットとしても使用可能であることを示している。CYCLIC−NET51とREMOTE−NET54とは、リピーター520により分離されており、CYCLIC−NET51側に接続されたマスターCPUモジュール101cではマルチポートRAM112から送信先アドレスを読み出した際に、送信先アドレス比較器124により内部、外部ユニットの行き先を判別し、その情報をシリアルバス送受信速度制御部127に伝達し、シリアルバス送受信速度制御部127はその情報に基づき送受信速度の切り替え制御を行う。リピーター520では、CYCLIC−NET51を通して送信フレームの速度を検出して低速送信であればREMOTE−NET54へ伝達するために送信ドライバー素子521のゲートを開き、REMOTE−NET54へ送信フレームを伝達する。リピーター520に設けられたタイミング制御部523は、送信後リモートI/Oユニット40からの返信フレームをCYCLIC−NET51に伝達するための受信レシーバー素子522のゲートを開く制御を行う。送信ドライバー素子521及び受信レシーバー素子522のゲート制御はタイミング制御部523の指示を受けたゲート制御部524により実施される。マスターCPUモジュール101cのシリアルバス送受信速度制御部127はリモートI/Oユニット40へ送信後、送信時と同一の受信クロックでリモートI/Oユニット40からの送信フレームを待ち受け受信を行う。また、送信を開始するタイミングが到来すると、シリアルバス送受信速度制御部127はマルチポートRAM112から送信先アドレスを読み出し、送信先アドレス比較器124にて送信先を判別して、上述の手順で送信の伝送速度の切り替えを行う。第15図に示すバス制御システムでは、マルチポートRAM112から送信先アドレスを読み出した際に内部、外部I/Oユニットの行き先を判別する例を示したが、予めマスターCPUモジュール101cが送信先を認識可能な場合には、直接シリアルバス送受信速度制御部127に対してレジスタ等で設定しておくことも可能である。
＜駆動制御部と他の外部I/Oユニットとの通信速度制御＞
第17図は、駆動制御部10とサーボアンプ／インバータユニット20を高速、短距離の通信が可能なシリアルバスであるMOTION−NET56によりNC装置本体と接続し、他のリモートI/Oユニット40、センサー入力ユニット30を低速、長距離の通信が可能なREMOTE−NET54によりNC装置本体と接続するバス制御システムの説明図であり、第17図（Ａ）はNC装置本体と外部ユニット間の時分割通信を示すタイミング説明図、第17図（Ｂ）はNC装置本体と外部ユニットとの詳細接続説明図である。図中、第６図と同一符号は同一又は相当部分を示し説明を省略する。第17図において、MOTION−NET55、56はNC装置本体から駆動制御部10への指令データ送信、サーボモーターユニット13、主軸モーターユニット16から位置情報データをNC装置本体へ送信するためのネットワークであり全２重通信方式を採用している。モーター駆動制御については機械制御の高速、高精度制御実現のために高速な伝送路が必要であるのに対し、リモートI/Oユニット40、センサー入力ユニット30の制御は比較的低速でもよく、NC装置本体と離して実装するケースも多く、リピータ530を介して低速、長距離の通信が可能なREMOTE−NET54によりNC装置本体と接続するようにし、システムを柔軟に構築できるようにしている。
第18図は、リピータ530の内部構成を示す構成図である。図において、531はシリアル送信部、532はシリアル受信部、533はシリアル送信シーケンスを制御する送信シリアル制御部、534はシリアル受信シーケンスを制御する受信シリアル制御部、535は送信フレームに付加するヘッダー情報を保持する送信ヘッダーテーブル、536は受信フレームの受信アドレスを比較するための受信アドレス比較データテーブル、537は受信レシーバー素子541と送信ドライバー素子542もしくは送信ドライバー素子543と受信レシーバー素子544のオン・オフ制御を行う送受信ドライバ制御部、538は受信シリアル制御部534からの受信完了検知信号を受けて送信シリアル制御部533を起動するための送信起動制御部である。541はMOTION−NET55に接続するための送信ドライバー素子、542はMOTION−NET55からの信号を受信するための受信レシーバー素子、539はREMOTE−NET54又はMOTION−NET55からの受信フレームに含まれる受信データを一時的に蓄積するための受信データメモリ、540は受信シリアル制御部534からの信号を受けて低速送信フレームアドレスを検知し、送信起動制御部538に対して送信起動をかける低速送信フレーム制御部である。
次に、リピータ530の動作を説明する。受信シリアル制御部534でREMOTE−NET54に送信するためのフレームであることをフレームアドレスより検知すると低速送信フレーム制御部540が送信起動制御部538に起動をかけ、シリアル送信部531は受信データメモリ＃２−539に蓄積された受信データより再度送信フレームを構成し送信ドライバー素子543を通してREMOTE−NET54へ低速で送信する。REMOTE−NET54に接続されたリモートI/Oユニット40はその送信フレームを受けて応答フレームを送信し、送信されたフレームは受信レシーバ素子544を通り受信データメモリ＃１−539に蓄積される。受信シリアル制御部534は受信完了信号を送信起動制御部538に伝え、送信起動制御部538は高速送受信側の送信シリアル制御部533により、受信データメモリ＃１−539に蓄積された受信データを再度送信フレームに構成し、MOTION−NET55に高速で送信させる。
第15図に示すリピータ520では、第15図（Ｂ）に示すシリアルバス送受信制御部113が送信アドレス比較器124の結果を受けて送信速度を切り替えるため、リピータ520側では送信速度により送信レシーバ521と受信レシーバ522のゲート制御を実施しているが、第18図に示すリピータ530では受信データメモリ534を設けることにより、シリアルバス送受信速度制御部127で送信速度を変更せずにリピータ530により速度の違いを吸収することも可能となり、マスタCPUモジュール101c側で送信速度を切り替える必要がなくなる。
＜NC装置本体内における２種類のシリアルバスの利用＞
第19図は、NC装置本体内のシリアルバスとしてサイクリック送受信を行うシリアルバスと非同期で発生するメッセージ送受信を行うシリアルバスを設けたバス制御装置の説明図である。第19図において、57は非同期メッセージを送受信するシリアルバスであるBACKPLANE−NET、101dはBACKPLANE−NET57とCYCLIC−NET51の切り換え制御を管理するマスターCPUモジュール、111dはBACKPLANE−NET57とCYCLIC−NET51の切り換え制御を行うローカルCPUモジュール、125はローカルCPUモジュール111dに接続されFA SYSTEM BUS70を制御するパラレルバス制御部、550はBACKPLANE−NET57とCYCLIC−NET51との間で送受信メッセージの橋渡しを行うバスネットブリッジ（以後、BN−Brigeと称す）である。ここでは、外部リモートI/Oユニット40はNC装置本体内の内部I/OユニットとしてCYCLIC−NET51に３台接続された例を示している。第20図はBN−Bridge550の概要を示す構成図であり、図中、551はBACKPLANE−NET57に対する送信ドライバー素子、552はCYCLIC−NET51に対する送信ドライバー素子、553はBACKPLANE−NET57に対する受信レシーバー素子、554はCYCLIC−NET51に対する受信レシーバー素子である。
第21図はブリッジ制御部550の構成図であり、図中、第18図と同一符号は同一又は相当部分を示し説明を省略する。545は制御装置が異常時にリモートI/Oユニット40の出力をOFFするためにCYCLIC−NET51の伝送を遮断するサイクリックネット伝送遮断回路、537は送信ドライバー素子551と受信レシーバー素子553もしくは送信ドライバー素子552と受信レシーバー素子554のオン・オフ制御を行う送受信ドライバ制御部、538aはサイクリック送信を起動するための送信起動タイマー制御部、538はローカルCPUモジュールにより制御され送信シリアル制御部533を起動するための送信起動制御部である。
次に、BN−Brige550の動作を説明する。BN−Brige550は、CYCLIC−NET51により、システム起動後、周期的にリモートI/Oユニット40とマルチポートRAM112間の入出力データの受け渡しのための送受信を実行し、BACKPLANE−NET57により、マルチポートRAM112とNC装置本体内部のCNC−CPU4a、SSC−CPU4b、MMI4c、PLC−CPU4d、INT−UNIT4f間のメッセージ送受信を実行する。
BN−Bridge550は、マルチポートRAM112を介在させBACKPLANE−NET57とCYCLIC−NET51間のデータ受け渡しのための通信プロトコル変換、速度変換を行う。CYCLIC−NET51は、NC装置本体内で異常が発生したことを伝達する信号により、自動的に伝送路を固定してシリアル通信ができない状態に固定される。CYCLIC−NET51に接続されているリモートI/Oユニット40はシリアル通信が遮断されたことを検知して外部に対する出力OFFの処置を行う。
マスターCPUモジュール101dを上述の構成とすることにより、従来、NC装置本体とサイクリックにデータ交換が必要なリモートI/Oユニット40に対して配線されていたFA SYSTEM BUS70が必要なくなり、パラレルバスであるFA SYSTEM BUS70の配線長を短縮できるとともに、BACKPLANE−NET57をサイクリック送受信のために中断されることなく多目的に使用可能とすることができる。
＜BACKPLANE−NETによる同報通信＞
第22図は、CYCLIC−NET51の伝送遮断及びBACKPLANE−NET57に対して異常状態を通知するための一斉同報通信を行うBN−Brigeを示す構成図であり、図中、第20図及び第21図と同一符号は同一又は相当部分を示し説明を省略する。第22図において、546は外部からのシステム異常検知信号を受けてBACKPLANE−NET57に対して一斉同報送信起動信号、及びCYCLIC−NET51に対して伝送遮断させるための伝送遮断起動信号を発生するシステム異常検知回路、547はBACKPLANE−NET57に接続されたユニットより送信された異常検知を通知するフレームを受信した際にCYCLIC−NET51に対して伝送遮断を行うための信号を発生する異常フレーム検知回路、550aはCYCLIC−NET51の伝送遮断及びBACKPLANE−NET57に対して異常状態を通知するための一斉同報通信を行うBN−Brigeである。
次に、BN−Brige550aの動作を説明する。システム異常検知回路546はシステム異常検知信号を検知すると送信起動制御部538を起動し、送信起動制御部538が異常時の同報通信起動信号を送信シリアル制御部533に出力するとシリアル送信部531はマルチポートRAM112の送信データメモリから異常状態を通知するためのメッセージと送信ヘッダーテーブル535から一斉同報通信を意味するヘッダー情報を取り出して送信フレームを形成してBACKPLANE−NET57へ送出する。また、システム異常検知回路546はシステム異常検知信号を検知すると異常時の伝送遮断起動信号をCYCLIC−NET伝送遮断回路545に出力し、CYCLIC−NET伝送遮断回路545が送受信ドライバ制御部537を制御して受信レシーバー素子552、送信ドライバー素子554のゲートをOFFする。また、BACKPLANE−NET57に接続された他のユニットが検知した異常を知らせる受信フレームを異常フレーム検知回路547が検知すると伝送遮断起動信号をCYCLIC−NET伝送遮断回路545に出力し、CYCLIC−NET伝送遮断回路545が送受信ドライバ制御部537を制御して受信レシーバー素子552、送信ドライバー素子554のゲートをOFFする。
BN−Brige550aを上述の構成とすることにより、外部からのシステム異常検知信号を受けると、BACKPLANE−NET57へのシステム異常状態の通知及びCYCLIC−NET51に接続されたリモートI/Oユニット40の入出力をOFFすることができるとともにBACKPLANE−NET57に接続された他のユニットが検知した異常によってもリモートI/Oユニット40の入出力をOFFすることができ、システムの安全性を高めることができる。
産業上の利用可能性
以上のように、この発明にかかるバス制御装置及びバス制御システムは、例えば、NC制御装置等の内部I/Oユニットに対してパラレルバスにシリアルバスを付加してパラレルバスのデータトラフィックを削減してNC制御装置の性能向上を図る、また、NC制御装置に接続された外部ユニットに対するシリアルバスの共用化及び伝送速度の切り替え制御を行うことができる柔軟性に富んだバス制御システムの実現のために用いるのに適している。
【図１１】
0003566304.tif 000002
【図１６】
0003566304.tif 000003
【図１】
0003566304.tif 000004
【図２】
0003566304.tif 000005
【図３（Ａ）】
0003566304.tif 000006
【図３（Ｂ）】
0003566304.tif 000007
【図４（Ａ）】
0003566304.tif 000008
【図４（Ｂ）】
0003566304.tif 000009
【図５（Ａ）】
0003566304.tif 000010
【図６（Ａ）】
0003566304.tif 000011
【図５（Ｂ）】
0003566304.tif 000012
【図８（Ｃ）】
0003566304.tif 000013
【図２４（Ａ）】
0003566304.tif 000014
【図６（Ｂ）】
0003566304.tif 000015
【図９（Ａ）】
0003566304.tif 000016
【図７】
0003566304.tif 000017
【図８（Ａ）】
0003566304.tif 000018
【図８（Ｂ）】
0003566304.tif 000019
【図９（Ｂ）】
0003566304.tif 000020
【図１０（Ｂ）】
0003566304.tif 000021
【図１０（Ａ）】
0003566304.tif 000022
【図１２】
0003566304.tif 000023
【図１３（Ａ）】
0003566304.tif 000024
【図１３（Ｂ）】
0003566304.tif 000025
【図１４】
0003566304.tif 000026
【図１５（Ａ）】
0003566304.tif 000027
【図２４（Ｂ）】
0003566304.tif 000028
【図１５（Ｂ）】
0003566304.tif 000029
【図１７（Ａ）】
0003566304.tif 000030
【図１７（Ｂ）】
0003566304.tif 000031
【図１９】
0003566304.tif 000032
【図１８】
0003566304.tif 000033
【図２０】
0003566304.tif 000034
【図２１】
0003566304.tif 000035
【図２２】
0003566304.tif 000036
【図２３】
0003566304.tif 000037
【図２５】
0003566304.tif 000038