(57)【特許請求の範囲】
【請求項１】
論理セル入力を通して入力信号を受取る複数の論理セルを含み、前記論理セルはそのようなセルの別個の論理領域を定義するグループに構成され、さらに、
そこにある信号を伝えるための複数のバスラインと、
前記論理セル入力にバスラインをプログラマブルに接続するクロスポイントスイッチマトリックスとを含み、各バスラインは前記マトリックスのクロスポイントスイッチの組を介して少なくとも１つの論理領域の論理セル入力に接続可能であり、複数の前記バスラインは複数の論理領域にある論理セル入力に接続可能なマルチ領域バスラインであり、前記バスラインのいくつかは領域バスラインであり、各々は１つの論理領域のみにある論理セル入力に接続可能であり、各論理セルは前記領域バスラインの１つに領域フィードバック信号を与え、さらに、
各論理領域に１つが対応する複数のフィードバック選択マトリックスを含み、各選択マトリックスは、その対応する論理領域の前記論理領域から可能性のあるマルチ領域フィードバック信号を受取る入力と、前記マルチ領域バスラインに前記可能性のあるマルチ領域フィードバック信号のプログラマブルに選択されるサブセットを供給する出力とを有する、プログラマブルロジックデバイス（PLD）。
【請求項２】
少なくとも１つのマルチ領域バスラインは、各論理領域において論理セル入力に接続可能なユニバーサルバスラインである、請求項１に記載のPLD。
【請求項３】
第１の切換出力で前記領域バスラインの１つに与えられる領域フィードバック信号として２つのフィードバック信号の一方を選択するために、および第２の切換出力で各論理セルの論理領域に対応するフィードバック選択マトリックスに与えられる、可能性のあるマルチ領域フィールド信号として前記フィードバック信号の他方を選択するために、前記論理セルは切換入力で前記フィードバック信号を受取るプログラマブル切換手段を有する、請求項１に記載のPLD。
【発明の詳細な説明】
技術分野
この発明は、プログラマブルロジックデバイスとして公知のタイプの集積回路に関し、特定的には、そのようなデバイスの全体的な機能上の柔軟性を向上させる相互接続レイアウトまたはアーキテクチャに関する。
背景技術
米国特許第5,079,451号において、ガッジャー（Gudger）らは、複数の論理セルに積項を与えるグローバルバスおよびローカルバスを有するプログラマブルロジックデバイス（PLD）について記載している。グローバルバスはすべての論理セルと通信可能である一方で、ローカルバスの各々はデバイスにおいて論理セルのいくつかとのみ通信可能である。グローバル積項信号およびローカル積項信号は、バスと構造上一体であるANDマトリックスによって発生される。つまり、プログラマブルANDマトリックスは、積項ライン（論理セル入力）がグローバルバスおよびローカルバスにあるバスラインと交差するところに位置されるプログラマブル相互接続の組のように見える。バスラインと論理セル入力とプログラマブル相互接続とによって形成されるクロスポイントマトリックスはしたがって論理素子であり、本質的には、バスラインはゲート入力を形成し論理セル入力はゲート出力を形成するワイド論理入力ANDゲートの組である。論理セルは、それらのORゲートが論理入力上で結果として生じる積項信号を受取る状態で、積の和項を発生する第２の論理レベルを形成する。
フィールドプログラマブルゲートアレイ（FPGA）は典型的には、論理ブロックは論理ブロックの行および列からなる２次元アレイに配列されかつ相互接続資源は行と列との間の空間を占めるトポロジーを有する。これらの相互接続は、信号をブロックの出力からブロックの入力へ経路指定するように働くクロスポイントスイッチマトリックスを形成する。相互接続マトリックスは通常は、信号がデバイスにおけるすべての論理ブロックに経路指定可能であるような可能性を有するように構成される。しかしながら、各論理ブロック入力は相互接続構造において１つのバスラインにしか接続されない。
米国特許第5,208,491号において、イーベリング（Ebeling）らは、インターメッシュされる順方向伝搬ならびに逆方向伝搬の経路指定および論理ブロック（FPRLBおよびBPLB）のチェッカーボードアレイを有するFPGAについて記載している。複数の、前方伝搬および後方伝搬する、垂直に区分化される経路指定チャネル（FPSRCおよびBPSRC）は、RLBの近接する列の間において信号バスラインとして働く。各FPRLB（またはBPRLB）は、１つの垂直チャネルにおける隣接するFPSRC（またはBPSRC）から入力信号を受取り、対向する垂直チャネルのおける別の隣接するFPSRC（またはBPSRC）に出力信号を送る。FPSRCおよびBPSRCにある個々のバスラインは、FPRLBおよびBPRLBとの短い、中間の、および長い範囲の通信を可能にするさまざまな長さに区分化される。
この発明の目的は、現在はFPGAのみに見られる相互接続特徴のいくつかを組込むことによって、プログラマブルロジックデバイス（PLD）の機能上の柔軟性を向上させることである。
発明の概要
この目的は、別々の論理領域に配列される複数の論理セルと、領域バスラインおよびマルチ領域バスラインの両方を含む複数のバスラインと、論理セルの入力で積項を形成するのにバス信号を論理的に組合せることなく信号をバスラインからそれらの入力へ経路指定するようにのみ働くクロスポイントスイッチマトリックスとを有する、プログラマブルロジックデバイスで満足される。PLDのスイッチマトリックスにおいて、各バスラインは２つ以上の論理セル入力に接続可能であるが、各論理セル入力は短絡なしに１つのバスラインにしか有意味には接続され得ない。好ましい実施例においては、各論理セルは、１つの論理信号を領域バスラインにフィードバックし得、別の論理信号をユニバーサル選択マトリックスを通してマルチ領域バスラインまたはユニバーサルバスラインにフィードバックし得る可能性を有する。ユニバーサルバスへの接続のための、可能性のあるフィードバック信号のサブセットを選択するために、１つのユニバーサル選択マトリックスが論理セルの各領域に対して与えられる。
【図面の簡単な説明】
図１は、この発明の超プログラマブルロジックデバイス（超PLD）のチップレベルのアーキテクチャを示すブロック図である。
図２は、図１の超PLDの論理領域の１つの詳細を示すブロック図である。
図3aおよび図3bは、図２の論理領域にある論理セルの１つのゲートレベルの構造を示すブロック図である。図3bは、この論理セルのフィードバック選択部分であり、図3aの組合せ信号ラインＥとレジスタ出力ＱとI/Oピンとに接続される。
図４は、図３の論理セルのユニバーサル論理ゲート（ULG）に接続する、図１の超PLDのクロスポイントスイッチマトリックスの一部の単純化された図である。
図５は、図４のマトリックスにおけるクロスポイントスイッチの１つの概略回路図である。
発明を実施するベストモード
図１を参照すると、最上のチップレベルのアーキテクチャで見られる、この発明の超プログラマブルロジックデバイス（超PLD）は、共通のユニバーサル信号バス13によって相互接続される複数のＮ個の別々の論理領域111〜11Nを有する。典型的には、超PLDは４ないし８の論理領域（４≦Ｎ≦８）を有するが、論理領域の数Ｎは絶対的に重要なものではない。次に、各論理領域は、論理セル151〜15Nのグループと、領域制御信号を発生するための回路ブロック171〜17Nと、領域信号バス191〜19Nとを有する。このようなセルの各グループ151〜15Nにある論理セルの数Ｊ、Ｋ、など、つまり、各論理領域111〜11Nにある論理セルの数は典型的には約20であるが、この数は重要ではなく、所与のデバイスにあるすべての論理領域に対して同じである必要はない。たとえば、論理領域11にある論理セル151の数Ｊは20（Ｊ＝20）であり、論理領域11Nにある論理セル15Nの数Ｋは24（Ｋ＝24）であり、さらに別の論理領域は15、16、18、または何らかの他の数の論理セルのグループを含んでもよい。いくつかのデバイスでは、デバイスの各論理セルまたは所与の領域各論理セルは特定のI/Oピン21に関連される入力／出力（I/O）マクロセルであり、他のデバイスにおいては、少なくとも１つの領域111〜11Nにあるいくつかの論理セルは埋込まれており、関連されるI/Oピンを全く有さないであろう。すべての例において、各論理領域111〜11Nに対するI/Oピン21の数は、その領域にあるI/Oマクロセルの数と等しく、その領域に対するすべての論理セル151〜15Nの総数を超えることは決していない。したがって、Ｊ個の論理セルを有する論理領域111は、その領域に対する論理セル151のグループにあるI/Oマクロセルの数に等しい、Ｊ個までの関連されるI/Oピン21を有する。各領域制御信号発生回路ブロック171〜17Nは、領域制御ライン181〜18N上で、その特定の領域111〜11Nに対する論理セル151〜15Nに、出力イネーブルおよび非同期リセット信号のような多数の制御信号を与える。領域クロック信号のような他の制御信号は専用クロックピン221〜22Nによって与えられてもよい。
ユニバーサル信号バス13は、各論理領域111〜11Nの論理セル151〜15Nからライン23上でフィードバック信号の組を受取り、すべての領域111〜11Nの論理セル151〜15Nおよび制御信号発生回路ブロック171〜17Nに入力ライン25上で共通の入力信号を与える。入力専用ピン30はユニバーサルバス13にさらに信号を与えてもよい。Ｎ個の別々の領域信号バス191〜19Nは、対応する論理領域111〜11Nの論理セル151〜15Nから領域フィードバックライン271〜27N上で領域フィードバック信号を受取り、対応する論理領域111〜11N内の論理セル151〜15Nおよび制御信号発生回路ブロック171〜17Nに入力ライン291〜29N上で領域入力信号の別個の組を与える。ユニバーサルフィードバックライン23および領域フィードバックライン271〜27Nは一般的には互いとは全く別個のものである一方で、入力ライン25および291〜29Nはユニバーサルバス13または領域バス191〜19Nの１つのいずれにもプログラマブルに接続してもよいことは注目すべきである。したがって、入力ラインが、ユニバーサルバス13から共通の入力信号を運びしたがってユニバーサル入力ライン25として考えられるか、または領域バス191〜19Nから領域入力信号を運びしたがって領域入力ライン291〜29Nとして考えられるかは、特定のデバイス内での実際のプログラムされる接続に依存し得る。
図２を参照すると、たとえばここに示される図１の論理領域111のような典型的な論理領域は、グループ151として構成される複数のＪ個の論理セル311〜31Jと、論理セル311〜31Jの少なくともいくつかと関連する入力／出力ピン21と、ライン181で領域111の論理セル311〜31Jのグループ151に領域制御信号を与える単一の制御信号発生回路ブロック171と、領域信号バス191とを有する。典型的には、論理領域には約20の論理セル311〜31Jがある。関連するI/Oピン21を有する入力／出力（I/O）マクロセルである論理セルもあれば、埋込まれている論理セルもあってもよい。この違いを除き、論理セル311〜31Jは構成において典型的には互いと実質的に同一である。各論理セル311〜31Jは、領域バス191およびユニバーサルバス13から対応する多数の入力信号を受取るための、典型的には論理セル１つにつき約10である、入力ライン331〜33Jに接続される多数の入力を有する。制御信号発生回路ブロック171は、領域バス191およびユニバーサルバス13から対応する多数のさらなる入力信号を受取るための、典型的には数が約６である、入力ライン35に接続される多数の入力をさらに有する。したがって、20の論理セルの典型的な論理領域は約206の入力ライン331〜33Jおよび35を有することになる。
クロスポイントスイッチマトリックス37は、どのバスライン391〜39Jおよび401〜40L（ライン40iを含む）が各論理領域に対してどの入力ライン331〜33Jおよび35に接続するかを選択する。クロスポイントスイッチマトリックス37はいずれのバス（領域バス191およびユニバーサルバス13の両方）にある任意の信号を入力ライン331〜33Jおよび35のいずれにも接続させる。しかしながら、同じバスラインが複数の入力ラインに接続されてもよい一方、各入力ラインは１つのバスラインにしか接続されない。入力ラインを２つ以上のバスラインに接続すると、影響されたラインはショートして中間信号レベルを引起こす。さらに、ユニバーサルバス13内の信号がすべての領域111〜11Nの入力ラインに利用可能である一方で、領域バス111の信号はその特定の論理領域111にある論理セル311〜31Jおよび制御信号ブロック171にのみ利用可能である。他の領域バス192〜19Nにある信号は、論理領域111には利用可能ではなく、それらの関連する領域にのみ利用可能である。
論理領域の各論理セル311〜31Jは、各フィードバックライン411〜41Jが指定される領域バスライン391〜39Jに１対１態応で固定的に接続される状態で、領域フィードバックライン411〜41J上で１つのフィードバック信号を領域バス191に直接経路付ける。Ｊ個の論理セル311〜31Jによって与えられるＪ個の領域バス信号とともに、各領域の論理セルのグループ151は多数のユニバーサルフィードバック信号をさらに発生し、それらはユニバーサルフィードバックライン43上でユニバーサルバス13に経路付けられる。フィードバックライン43の各束は、１つのフィードバックラインが１対１態様で１つのバスラインに固定的に接続される状態で、ユニバーサルバス13にあるバスライン40iの対応する束に接続する。これらのユニバーサルバス信号を発生するために、領域の論理セル311〜31Jの各々は１つの信号をライン451〜45J上でユニバーサルスイッチマトリックス（USM）47に供給する。次いで、領域のUSMはユニバーサルバス13への接続のために論理セル311〜31Jから受取った信号のサブセットを選択する。典型的には、受取られた信号の約40％が選択されるため、20の論理セルを有する領域では典型的なUSMはそれらの信号のうちの８つをユニバーサルバス13上に置くだろう。15または16の論理セルの領域からは６つの信号が、18または20の論理セルの領域からは８つの信号が、24の論理セルの領域からは10の信号が選択されるかもしれない。しかしながら、領域にある論理セルの総数が小さく（12以下）なければ、受取られた信号の75％以下が特定のUSMによって通常は選択されるであろう場合を除き、ユニバーサルバス13への接続のために選択される信号のパーセンテージは絶対的に重要なものではない。
図3aおよび図3bを参照して、各論理セルは、ここに示される図3aの論理セル312のようなI/Oマクロセルか、または埋込まれたマクロセルである。埋込まれたマクロセルは、それらが関連するI/Oピン21を有さないという点を除き、図3aおよび図3bに示されるI/Oマクロセルと同様である。ピン上で信号を出力することまたはI/Oピンから入力信号を受取ることに関連する回路素子も、埋込マクロセルにはない。いくつかの超PLDまたはそのようなデバイスのいくつかの領域においてはすべての論理セルは関連するI/Oピンを有するI/Oマクロセルであり、この発明の他のPLDはI/Oマクロセルおよび埋込マクロセルの両方を有する。
図3aに示されるように、好ましいデバイスの各論理セル312は、４つの入力ユニバーサル論理ゲート（ULG）51〜54と、２つの２入力ULG55および56とを含む。４入力ULG51および53の２つはクロスポイントスイッチマトリックス37からの同じ４つの入力ライン331(1-4)を共有し、４入力ULG52および54の他の２つは４つの他の入力ライン331(5-8)を共有し、２つの２入力ULG55および56は最後の２つの入力ライン331(9-10)を共有する。４入力ULG51〜54の各々は、その４つの入力の216のブール論理関数の任意の１つを発生するよう別々のプログラムされ得る。同様に、各２入力ULG55および56はその２つの入力の16の可能なブール論理関数の任意の１つを発生するよう別々にプログラムされ得る。
４つの４入力ULG出力57〜60は、２つの論理対ゲート63および64への入力として用いられる。これらの対ゲート63および64は、ANDゲートまたはORゲートのいずれとしても働くように、プログラマブルに構成可能である。４入力ORゲート65が対ゲート63および64に続く。ORゲート65の１つの入力68は対ゲート63の出力に接続する。ORゲート65の別の入力69は、プログラマブルスイッチ74を介して、他方の対ゲート64の出力71に接続可能である。したがって、ORゲート65は２つの対ゲート出力を互いに論理的に組合せる（「加算させる」または「OR演算する」）ことが可能である。さらに、近接する論理セルからの対ゲート出力がORゲート65に対してその入力67および70で利用可能であってもよい。同様に対ゲート63および64の出力がプログラマブルスイッチ73および75を通して近接の論理セルに送られてもよい。このような態様で、近接する論理セルは互いの対ゲート出力を共有または盗んでもよい。
各論理セルは、Ｄ型レジスタ、Ｔ型レジスタ、またはラッチとして働くよう、中にあるプログラマブル構成ビットにより構成されてもよい１つのフリップフロップ771を有する。フリップフロップ77へのデータ入力78は、４つの入力を有するマルチプレクサ79の出力に接続される。このマルチプレクサ79を用いて、フリップフロップ77の入力78は、ORゲート65の出力ノードＥ、Ｅの補数、対ゲート64の出力ノードＢ、またはI/Oマクロセルの場合にはI/Oピン21で受取られた信号の補数のいずれかとなるよう選択されるだろう。各フリップフロップ77は、構成可能マルチプレクサ81によって選択可能な２つのクロックオプションを有する。一方のオプションでは、クロックは、論理セル内において２入力ULG56により発生されてクロックライン83上でマルチプレクサ81の入力に送信される、論理セル自体のクロック信号CKであり得る。代替的に、クロックは、内部で発生されるクロック信号CKと領域に割当てられる外部クロックピン（図２のピン221）で受取られるその領域の同期クロック信号RCKとの論理積（ANDゲート85の出力）となるように選択されて、それによりゲート式ピンクロックを可能にし得る。さらに、論理１（２入力ULGの16の可能なブール関数の１つ）を常に出力するようクロック発生ULG56をプログラムすることによって、単純なピン制御のクロックが実行されてもよい。フリップフロップ77は、プログラマブルに構成可能なマルチプレクサ87により選択される２つの領域非同期リセット制御信号RAR1およびRAR2のいずれかを用いる。各領域において２つの非同期リセット信号RAR1およびRAR2を与えることによって、領域の論理セルは、フリップフロップが異なる信号によってリセットされる２つのサブグループに分けられる。
I/Oマクロセルの例において、論理セルは、ノードＥ上の組合せ信号、フリップフロップ77からのレジスタ出力Ｑ、またはこれら２つの信号のいずれかの補数を出力するよう、さらに別のマルチプレクサ89によって構成され得る。各I/Oマクロセルは、ライン93上の出力イネーブル信号により制御されるトライステート可能出力バッファ91をさらに有する。論理セルは、同じ２つの入力331(9-10)をクロック発生器56として用いて、２入力ULG55により発生されるそれ自体の内部出力イネーブル信号OEを選択してもよいし、または、信号OEは、図２の制御信号ブロック171により発生されかつ領域内のすべてのI/Oマクロセルに共通である領域出力イネーブル信号ROEと、ORゲート95によって論理的に組合されてもよい。信号OEまたは組合された（OE＋ROE）信号の選択は構成可能マルチプレクサ97によってなされてもよい。
図２の制御信号発生回路ブロック171は、クロスポイントマトリックス37から入力ライン35で２つの異なる入力を各々が受取る３つの別個の２入力ULGを用いて、制御信号RAR1およびRAR2（非同期リセット）ならびにROE（出力イネーブル）を発生する。
図3bに見られるように、論理セルのフィードバック選択部分は、組合せ信号を受取るためにORゲート65の出力でノードＥに接続される入力と、レジスタされた信号を受取るためにフリップフロップ77の出力Ｑに接続される別の入力とを有するマルチプレクサ101を含む。マルチプレクサ101は、組合せ信号またはレジスタされた信号のいずれかを選択して、ユニバーサルバスおよび領域バスへの可能なフィードバックのためにこの初期選択をその出力103上で与える。第２のマルチプレクサ105は、ピン信号を受取るためにI/Oピン21に接続される入力と、選択された組合せフィードバック信号またはレジスタされたフィードバック信号を受取るために第１のマルチプレクサ101に出力103に接続される第２の入力とを有する。この第２のマルチプレクサ105は、領域バスラインに接続される領域フィードバックライン411に２つの信号の一方を与え、２つ信号の他方をユニバーサルバスラインへの可能な接続のためにライン451で図２のユニバーサル選択マトリックス（USM）47に与える。したがって、論理セルは領域フィードバックオプションおよびユニバーサルフィードバックオプションの両方を提供する。ライン411上の領域フィードバックは、ノードＥ上の組合せ信号、フリップフロップ出力Ｑにある記憶される信号、またはI/Oマクロセルの例においてはピン信号のいずれかとなるようプログラムされてもよい。１つの信号がライン451上の可能なユニバーサルフィードバックとして各論理セルからさらに選択される。領域フィードバックと同様、この可能性のあるユニバーサルフィードバック信号は、I/Oピン信号、またはマルチプレクサ101によって最初に選択された組合せ信号もしくはレジスタされた信号のいずれかから選択される。しかしながら、この好ましい実現例において、組合せ信号および記憶される信号を両方とも所与の論理セルからのフィードバックとして用いることはできない。選択された、可能性のあるユニバーサルフィードバック信号は図２に見られる領域のUSM47に進み、それは前に説明したようにその入力信号のサブセット（たとえば20のうちの８）をそのユニバーサルバスラインにマッピングする。
図４を参照して、クロスポイントスイッチマトリックス37は、ここでは水平な線によって表わされる領域バスライン391〜39Jおよびユニバーサルバスライン401〜40Lを、入力ライン331(1-8)の８つに対応する垂直な線によりここでは表される入力ラインに接続する。論理セルのユニバーサル論理ゲート51および52の２つは図の一番上に示され、各々は４つの入力ライン331(1-4)および331(5-8)に接続される。各バスラインと論理セル入力ラインとの交差部にあるのは、２つのラインを接続するようプログラムされ得、それによってバス信号がその入力ライン上に置かれるようにする、クロスポイントスイッチ111である。各バスライン391〜39Jおよび401〜40Lは１つ以上の入力ライン33に接続され得る。しかしながら、１つのバスラインのみが任意の１つの入力ラインに接続されてもよい。任意の不使用の入力ラインは、ULG51、52などによって実現される特定の機能が要するように、ハイまたはローのいずれかの固定された状態にプログラムされてもよい。
図５に見られるように、各クロスポイントスイッチ111は、電気的に消去可能な不揮発性ラッチ115により制御される転送ゲート113である。ラインWLはバスラインであり、COL1およびCLO2とラベル付けされるラインは２つの入力ラインである。ここではｎチャネル電界効果トランジスタである転送ゲート113は、そのソース端子およびドレイン端子が、ノード117でバスラインWLに、およびノード1181または1182で入力ラインCOL1またはCOL2の１つに接続される。マスクプログラムされる接続119は、２つの論理セル入力ラインCOL1およびCOL2のどちらが転送ゲート113に接続されるかを決定する。図示されていない、近接するクロスポイントスイッチ111は、その転送ゲートが同様のマスクプログラムされる接続を介して他方の入力ラインに接続される。転送ゲート113は、１つの側で浮動ゲート型EEPROMのような不揮発性プログラマブル記憶素子121を有するSRAMラッチ115によって制御される。VREFは不揮発性記憶素子121のための読出線である。XSEL1およびXSEL2は、マスクプログラマブル接続125を介して選択トランジスタ123に接続される２つの論理セル入力ラインCOL1およびCOL2に対応する２つの選択ラインである。入力ラインCOL1が転送ゲート113に接続されると、選択ラインXSEL1が選択トランジスタ123に接続される。近接するセルでは、COL2およびXSEL2が接続される。選択ラインは、パワーアップでVccへ脈動し、次いで基準値（約２ボルト）に保持される。不揮発性素子121に記憶される値は、選択トランジスタ123のソースであるノードＡで読出される。転送ゲート113の制御ゲートはノードＢでSRAMラッチに接続される。
書込モードでは、すべての不揮発性記憶素子121の浮動ゲートを充電するために、他のすべてのラインVC、VB、VSおよびXSELは接地に保持される状態で、VREFがまずプログラム電圧Vppに充電される。次いで、VREFが接地にあり、かつVCがプログラム電圧Vppにあり、かつVBが接地にあり、かつVSが浮動させられる状態で、XSELをプログラム電圧Vppに保持することによって浮動ゲートは選択的に放電される。選択されない記憶素子121は、XSELは接地にある。読出モードでは、VREFおよびVSは接地にあり、VCおよびVBは通常動作電圧Vccにあり、XSELは感知のためにVcc、、または感知された値をラッチ115に保持するために２ボルトである。
プログラムされた論理パターンでは、各論理セル入力はわずか１つのそのクロスポイントラッチ115のセットを有する。２つのバスラインWLを同時に１つの論理セル入力CLO1またはCLO2に接続すると、転送ゲート113を通しての直接接続のために２つのバスラインはショートして、それによって中間信号レベルが生じ、有用な接続とはならない。したがって、積項は単一の入力ラインへの複数のバス接続によっては形成され得ないため、図２および図４に見られるクロスポイントスイッチマトリックス37は論理素子として見られるべきではない。むしろ、スイッチマトリックス37は単にバス信号を１つ以上の論理セル入力に経路付けるよう働くにすぎない。
【図３ｂ】
0003570724.tif 000002
【図１】
0003570724.tif 000003
【図２】
0003570724.tif 000004
【図３ａ】
0003570724.tif 000005
【図４】
0003570724.tif 000006
【図５】
0003570724.tif 000007