(57)【特許請求の範囲】
【請求項１】
受信部であって、
受信用システムクロックを生成する第１のクロック発生器と、
送信側のシステムクロックに同期したタイミング信号を入力する入力端子と、
前記受信用システムクロックと前記タイミング信号とを受け、両者を比較し、両者が一致するタイミングでマッチ信号を生成する比較器と、
受信用ワードクロックと前記受信用システムクロックとを受け、前記受信用システムクロックのタイミングで受信用ワードクロックを出力する第１のフリップフロップと、
前記第１のフリップフロップが出力する受信用ワードクロックと前記マッチ信号とを入力し、両者の位相差に応じた信号を前記受信用ワードクロックとして前記第１のフリップフロップにフィードバックする発振器と
を含む受信部を有するデジタル通信装置。
【請求項２】
さらに、送信部であって、
送信用システムクロックを生成する第２のクロック発生器と、
前記送信用システムクロックを受け、送信用ワードクロックを前記送信用システムクロックのタイミングで出力する第２のフリップフロップと、
前記第２のフリップフロップに接続され、前記送信用システムクロックを前記第２のフリップフロップが出力するクロックのタイミングでラッチしてタイミング信号を出力するラッチ手段と
を含む送信部を有する請求項１記載のデジタル通信装置。
【請求項３】
（ａ）受信部でタイミング信号を入力する工程であって、
（ａ−１）受信用システムクロックを生成する工程と、
（ａ−２）送信側のシステムクロックに同期したタイミング信号を入力する工程と、
（ａ−３）前記受信用システムクロックと前記タイミング信号とを受け、両者を比較し、両者が一致するタイミングでマッチ信号を生成する工程と、
（ａ−４）フィードバック端子に入力される受信用ワードクロックと前記受信用システムクロックとを受け、前記受信用システムクロックのタイミングで受信用ワードクロックを出力し、その受信用ワードクロックと前記マッチ信号とを入力し、両者の位相差に応じた信号を前記受信用ワードクロックとして前記フィードバック端子にフィードバックする工程と
を有する工程（ａ）を含む通信方法。
【請求項４】
さらに、（ｂ）送信部でタイミング信号を出力する工程であって、
（ｂ−１）送信用システムクロックを生成する工程と、
（ｂ−２）前記送信用システムクロックを受け、送信用ワードクロックを前記送信用システムクロックのタイミングで出力する工程と、
（ｂ−３）前記送信用システムクロックを前記工程（ｂ−２）で出力されるクロックのタイミングでラッチしてタイミング信号を出力する工程と
を有する工程（ｂ）を含む請求項３記載の通信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデジタル通信に関し、特にクロック信号を生成するための位相ロックループ（ＰＬＬ）を含むデジタル通信に関する。
【０００２】
【従来の技術】
図２は、通信システムの構成を示す。データ送信機１１とデータ受信機１２は、バス１３により接続されている。この通信システムは、例えばＩＥＥＥ１３９４規格のデジタルシリアル通信システムである。バス１３には、３以上の通信機を接続することもできる。データ送信機１１は、バス１３を介して、データ受信機１２にパケットを送信する。パケットは、時間情報（タイムスタンプ）とデータを含む。パケットの詳細を、次に説明する。
【０００３】
図３（Ａ）はサンプリングされたデジタルデータを示し、図３（Ｂ）〜（Ｄ）はそのデジタルデータを通信する際のパケットの形式を示す。
【０００４】
図３（Ａ）は、送信時間を表すタイムスタンプＴＳと送信するサンプリングデータＤＴを示す。タイムスタンプＴＳは、例えばＴ１、Ｔ２、Ｔ３のタイミングで発生する。データＤＴは、例えばオーディオ信号や映像信号であり、データ列Ｄ（１）〜Ｄ（１２）を含む。
【０００５】
例えば、タイムスタンプＴ１の時間にデータＤ（１）〜Ｄ（５）を含むパケットＰＫ１を送信し、タイムスタンプＴ２の時間にデータＤ（６）〜Ｄ（１０）を含むパケットＰＫ２を送信し、タイムスタンプＴ３の時間にデータＤ（１１）、Ｄ（１２）を含むパケットＰＫ３を送信する。
【０００６】
図３（Ｂ）に示すように、パケットＰＫ１は、タイムスタンプＴ１とそれに続くデータＤ（１）〜Ｄ（５）とから構成される。図３（Ｃ）に示すように、パケットＰＫ２は、タイムスタンプＴ２とそれに続くデータＤ（６）〜Ｄ（１０）とから構成される。図３（Ｄ）に示すように、パケットＰＫ３は、タイムスタンプＴ３とそれに続くデータＤ（１１）、Ｄ（１２）とから構成される。パケットＰＫ１，ＰＫ２，ＰＫ３は、順にバス１３（図２）上に送信される。
【０００７】
図４は、図２に示すデータ送信機１１の構成を示し、図５は、その動作を表すタイミングチャートである。
【０００８】
クロック発生器２１は、高周波数（例えば約２５ＭＨｚ）のシステムクロックＳＣＬを生成する。カウンタ２２は、システムクロックＳＣＬのクロック数を順次カウントし、カウント値ＴＭを出力する。
【０００９】
ワードクロックＷＣＬは、サンプリングクロックに相当するものであり、システムクロックＳＣＬに比べ低周波数（例えば４４．１ｋＨｚ）である。Ｄ型フリップフロップ２３は、Ｄ端子にワードクロックＷＣＬを入力し、クロック端子にシステムクロックＳＣＬを入力し、Ｑ端子からクロックＱＣＬを出力する。クロックＱＣＬは、ワードクロックＷＣＬをシステムクロックＳＣＬで量子化したものである。
【００１０】
ラッチ回路２４は、カウント値ＴＭをクロックＱＣＬのタイミングでラッチし、タイムスタンプＴＳとして出力する。送信部２５は、タイムスタンプＴＳとデジタルデータＤＴを基にパケットＰＫ（図３（Ｂ）〜（Ｄ））を生成し、バス１３（図３）上に送信する。
【００１１】
図６は、従来技術によるデータ受信機１２（図２）の構成を示す。
パケットＰＫは、バス１３を介してデータ送信機１１から受信したパケットである。受信部４は、パケットＰＫをタイムスタンプＴＳとデータＤＴとに分離する。
【００１２】
クロック発生器１は、高周波数（例えば約２５ＭＨｚ）のシステムクロックＳＣＬを生成する。システムクロックＳＣＬは、クロック発生器２１（図４）が生成するシステムクロックＳＣＬと同一周波数であるが、同期はとれていない（すなわち必ずしも位相は同一ではない）。
【００１３】
カウンタ２は、クロック発生器１が生成するシステムクロックＳＣＬのクロック数を順次カウントし、カウント値ＴＭを出力する。なお、カウンタ２は、カウンタ２２（図４）とは同期がとれている。すなわち両者は同じタイミングでリセットされる。
【００１４】
比較器３は、図５に示すように、カウント値ＴＭとタイムスタンプＴＳを比較し、両者が一致したときにマッチ信号ＭＴを出力する。位相検出器５は、マッチ信号ＭＴとフィードバック信号ＷＣＬを入力し、両者の位相差を検出する。電圧制御発振器（ＶＣＯ）６は、位相差を受け、その位相差をなくす方向にワードクロックＷＣＬを修正して出力する。ワードクロックＷＣＬは、上記の位相検出器５の一方の入力端子にフィードバックされる。
【００１５】
位相検出器５とＶＣＯ６は、位相ロックループ（ＰＬＬ）を構成する。このループを繰り返すことにより、ワードクロックＷＣＬはデータ送信機１１（図４）のワードクロックＷＣＬと同一の周波数（例えば４４．１ｋＨｚ）に落ち着く。
【００１６】
データ受信機１２は、データ受信機１１のワードクロックＷＣＬと同一周波数のワードクロックＷＣＬを再現できるので、データ送信機１１とデータ受信機１２は、任意の周波数のワードクロックＷＣＬを使用することができる。
【００１７】
【発明が解決しようとする課題】
データ受信機１２は、位相検出器５とＶＣＯ６とを含むＰＬＬを有する。このＰＬＬを用いて生成されるワードクロックＷＣＬはジッタを含み、不安定になることがある。
【００１８】
本発明の目的は、安定したクロックを生成する位相ロックループ（ＰＬＬ）を含むデジタル通信装置又は通信方法を提供することである。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、受信部であって、受信用システムクロックを生成する第１のクロック発生器と、送信側のシステムクロックに同期したタイミング信号を入力する入力端子と、前記受信用システムクロックと前記タイミング信号とを受け、両者を比較し、両者が一致するタイミングでマッチ信号を生成する比較器と、受信用ワードクロックと前記受信用システムクロックとを受け、前記受信用システムクロックのタイミングで受信用ワードクロックを出力する第１のフリップフロップと、前記第１のフリップフロップが出力する受信用ワードクロックと前記マッチ信号とを入力し、両者の位相差に応じた信号を前記受信用ワードクロックとして前記第１のフリップフロップにフィードバックする発振器と
を含む受信部を有するデジタル通信装置が提供される。
【００２０】
第１のフリップフロップは、受信用ワードクロックを受信用システムクロックのタイミングで出力する。発振器は、いずれも受信用システムクロックに同期したクロックとマッチ信号との位相差に応じて受信用ワードクロックを生成するので、安定した受信用ワードクロックを生成することができる。
【００２１】
本発明の他の観点によれば、（ａ）受信部でタイミング信号を入力する工程であって、（ａ−１）受信用システムクロックを生成する工程と、（ａ−２）送信側のシステムクロックに同期したタイミング信号を入力する工程と、（ａ−３）前記受信用システムクロックと前記タイミング信号とを受け、両者を比較し、両者が一致するタイミングでマッチ信号を生成する工程と、（ａ−４）フィードバック端子に入力される受信用ワードクロックと前記受信用システムクロックとを受け、前記受信用システムクロックのタイミングで受信用ワードクロックを出力し、その受信用ワードクロックと前記マッチ信号とを入力し、両者の位相差に応じた信号を前記受信用ワードクロックとして前記フィードバック端子にフィードバックする工程とを有する工程（ａ）を含む通信方法が提供される。
【００２２】
【発明の実施の形態】
本発明の実施例による通信装置は、上記の図２と同じ通信システムを構成することができる。この通信システムは、例えばＩＥＥＥ１３９４規格のデジタルシリアル通信システムである。データ送信機１１とデータ受信機１２は、バス１３により接続されている。バス１３には、３以上の通信機を接続することもできる。データ送信機１１は、バス１３を介して、データ受信機１２にパケットＰＫ（図３（Ｂ）〜（Ｄ））を送信する。パケットＰＫは、タイムスタンプＴＳとデータＤＴを含む。データＤＴは、例えばオーディオ信号や映像信号である。データ送信機１１は、図４に示す構成と同じ構成を有する。
【００２３】
図１は、本発明の実施例によるデータ受信機１２（図２）の構成を示す。図６に示す従来技術によるデータ受信機１２に比べ、フリップフロップ７を新たに付加した点で異なる。フリップフロップ７を付加することにより、データ受信機１２は安定したワードクロックＷＣＬを生成することができる。以下、その動作を説明する。
【００２４】
パケットＰＫは、バス１３（図２）を介してデータ送信機１１から受信したパケットである。受信部４は、パケットＰＫを基にタイムスタンプＴＳとデータＤＴとに分離する。
【００２５】
クロック発生器１は、高周波数（例えば約２５ＭＨｚ）のシステムクロックＳＣＬを生成する。システムクロックＳＣＬは、クロック発生器２１（図４）が生成するシステムクロックＳＣＬと同一周波数であるが、同期はとれていない（すなわち必ずしも位相は同一ではない）。
【００２６】
カウンタ２は、クロック発生器１が生成するシステムクロックＳＣＬのクロック数を順次カウントし、カウント値ＴＭを出力する。なお、カウンタ２は、カウンタ２２（図４）と同じタイミングでリセットが指示される。カウンタ２とカウンタ２２は、１クロックの誤差範囲内で同じ値をカウントする。
【００２７】
Ｄ型フリップフロップ７は、Ｄ端子にワードクロックＷＣＬがフィードバックされ、クロック端子にシステムクロックＳＣＬが入力され、Ｑ端子からクロックＱＣＬが出力される。クロックＱＣＬは、ワードクロックＷＣＬをシステムクロックＳＣＬで量子化したものである。
【００２８】
比較器３は、図５に示すように、カウント値ＴＭとタイムスタンプＴＳを比較し、両者が一致したときにマッチ信号ＭＴを出力する。位相検出器５は、マッチ信号ＭＴとクロックＱＣＬを入力し、両者の位相差を検出する。電圧制御発振器（ＶＣＯ）６は、その位相差をなくす方向にワードクロックＷＣＬを修正して出力する。ワードクロックＷＣＬは、上記のフリップフロップ７のＤ端子にフィードバックされる。
【００２９】
位相検出器５とＶＣＯ６とフリップフロップ７は、位相ロックループ（ＰＬＬ）を構成する。このループを繰り返すことにより、ワードクロックＷＣＬはデータ送信機１１（図４）のワードクロックＷＣＬと同一の周波数（例えば４４．１ｋＨｚ）に落ち着く。データ受信機１２は、データ送信機１１のワードクロックＷＣＬと同一周波数のワードクロックＷＣＬを再現できるので、データ送信機１１とデータ受信機１２は、任意の周波数のワードクロックＷＣＬを使用することができる。
【００３０】
従来技術によるデータ受信機１２（図６）では、ワードクロックＷＣＬがフリップフロップを介さずに位相検出器５に直接フィードバックされる。すなわち、ワードクロックＷＣＬは、システムクロックＳＣＬで量子化されずに、フィードバックされる。位相検出器５には、ワードクロックＷＣＬとマッチ信号ＭＴが入力される。マッチ信号ＭＴはシステムクロックＳＣＬで量子化されているが、ワードクロックＷＣＬはシステムクロックＳＣＬで量子化されていない。特に、ワードクロックＷＣＬは、初期時が不定値であるので、システムクロックＷＣＬとの同期はとれていない。
【００３１】
ワードクロックＷＣＬは、システムクロックＷＣＬで量子化されずに、位相検出器５に入力されるので、ＰＬＬは安定したワードクロックＷＣＬを生成することが困難な場合がある。
【００３２】
本実施例によるデータ受信機１２では、位相検出器５が、いずれもシステムクロックＳＣＬで量子化されたクロックＱＣＬとマッチ信号ＭＴを入力するので、両入力の同期がとれ、ＰＬＬは安定したワードクロックＷＣＬを生成することができる。
【００３３】
フリップフロップ７は、ワードクロックＷＣＬをシステムクロックＳＣＬで量子化したクロックＱＣＬを位相検出器５に出力するので、データ受信機１２はジッタが少ない又はジッタがない安定したワードクロックＷＣＬを生成することができる。
【００３４】
本実施例によるデータ受信機１２は、データ送信機１１と同じロジックを採用することにより、動作の安定化を図っている。すなわち、図４に示すデータ送信機１１は、フリップフロップ２３においてワードクロックＷＣＬをシステムクロックＳＣＬで量子化してクロックＱＣＬを生成するロジックを有する。そこで、データ受信機１２（図１）でも、データ送信機１１と同様に、フリップフロップ７においてワードクロックＷＣＬをシステムクロックＳＣＬで量子化してクロックＱＣＬを生成するロジックを含ませることとした。
【００３５】
以上、データ送信機１１とデータ受信機１２を別のデータ通信装置として説明したが、１つのデータ通信装置の中にデータ送信機１１とデータ受信機１２の両方を含ませてもよい。その場合、一のデータ通信装置内のデータ送信機から、他のデータ通信装置内のデータ受信機へデータが送信される。１つのデータ通信装置は、データの送信及び受信の両方を行うことができる。
【００３６】
データ通信装置は、ＩＥＥＥ１３９４の他、他のデジタル通信にも適用することができる。
【００３７】
また、データ通信装置は、通信するデータの種類は問わないが、オーディオ信号又は映像信号の通信に適している。
【００３８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、発振器は、いずれも受信用システムクロックに同期したクロックとマッチ信号との位相差に応じて受信用ワードクロックを生成するので、安定した受信用ワードクロックを生成することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるデータ受信機の構成を示す図である。
【図２】通信システムの構成を示す図である。
【図３】図３（Ａ）はタイムスタンプとサンプリングデータを示す図であり、図３（Ｂ）〜（Ｄ）は通信パケットのフォーマットを示す図である。
【図４】データ送信機の構成を示す図である。
【図５】データ送信機及びデータ受信機の動作を示すタイミングチャートである。
【図６】従来技術によるデータ受信機の構成を示す図である。
【符号の説明】
１  クロック発生器、    ２  カウンタ、    ３  比較器、    ４  受信部、５  位相検出器、    ６  電圧制御発振器（ＶＣＯ）、    ７  フリップフロップ、    １１  データ送信機、    １２  データ受信機、    １３  バス、２１  クロック発生器、    ２２  カウンタ、    ２３  フリップフロップ、    ２４  ラッチ回路、    ２５  送信部、    ＴＳ  タイムスタンプ、    ＤＴ  サンプリングデータ、    ＰＫ  パケット、    ＳＣＬ  システムクロック、    ＷＣＬ  ワードクロック、    ＱＣＬ  クロック、    ＭＴ  マッチ信号、    ＴＭ  カウント値
【図１】
0003575231.tif 000002
【図２】
0003575231.tif 000003
【図３】
0003575231.tif 000004
【図４】
0003575231.tif 000005
【図５】
0003575231.tif 000006
【図６】
0003575231.tif 000007