【事件の表示】
　平成　８年特許願第２８１６６５号「半導体装置の製造方法」拒絶査定不服審判事件〔平成１０年　４月２８日出願公開、特開平１０−１１２５１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成８年１０月４日の出願であって、平成１８年１月２７日付けで拒絶査定がなされ、これに対して同年３月６日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。 
　
第２　本願発明
　平成１８年３月６日付けの手続補正（以下、「手続補正」という。）は、補正前の請求項２を削除するものであり、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当しており、手続補正は適法であるから、手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される発明（以下、「本願発明」という。）は、請求項１に記載されている事項により特定される以下のとおりのものである。　 
　 
「【請求項１】半導体装置のシリコン基板上に第１のゲート酸化膜を形成した後、該第１のゲート酸化膜上に第１の電極層としてポリシリコン膜をパターニング形成した後、該第１のポリシリコン膜の上面、側面を酸化させる事で絶縁膜形成を行う工程と、
　第２の電極層としてポリシリコン膜をシリコン基板表面全面に該第１のポリシリコン膜からなるパターンを覆う様に被覆形成を行った後、第２のポリシリコン膜をパターニング形成を行う事で第１のポリシリコン膜のパターン上に開口部を形成する工程と、
　レジストを全面塗布形成する事でシリコン基板の最上面を面一化するか、もしくは第２のポリシリコン膜の突起領域が薄いレジスト膜厚にて形成される膜厚にてレジスト膜形成が成される工程と、
　該レジスト膜塗布形成の後に全面露光を行い、引き続いて現像を行う事で、前記レジスト塗布膜から前記第２のポリシリコン膜の突起部のみを選択的に露出せしめる工程と、
　前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチング、除去する事で第２のポリシリコン膜の突起形状の緩和、もしくは除去を行う工程と、
　層間絶縁膜を被覆形成した後に平坦化の熱処理を施し、続いて金属膜からなる配線層の被覆形成を行う事を特徴とする半導体装置の製造方法。」 
　 
第３　刊行物に記載された発明 
　刊行物１：特開平１−１０２９３７号公報 
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平１−１０２９３７号公報（以下、「刊行物１」という。）には、図１とともに、以下の事項が記載されている。 
　
「２．特許請求の範囲　
　半導体基板上の第１のゲート絶縁膜上に形成した第１の電極層をパターニングする工程と、該第１の電極層の上面、側面に絶縁膜を形成する工程と、第２の電極層を形成し第１の電極層とオーバーラップ又はオンラインとなるようにパターニングする工程と、有機物又は絶縁物を第２電極上に形成後、該第２の電極とならびに該有機物又は絶縁物のエッチレートがほぼ同一となる条件でエッチング処理を行う工程と、該第１の電極上にオーバーラップした第２の電極層の一部を少なくとも除去する工程とを有することを特徴とする半導体装置の製造方法。」　
「〔産業上の利用分野〕　
　本発明は半導体装置の製造方法に関し、特に２層ポリシリコン構造を有する半導体素子における第２層ポリシリコンとその上層の配線層との絶縁耐圧を向上させる方法に関する。」（第１頁右下欄第１ないし５行）　
「〔発明が解決しようとする問題点〕　
　上述した従来の２層ポリシリコン構造では、第１層目のポリシリコン上に重なった２層目のポリシリコンはパターン時の目合わせの具合いによってポリシリコンの突起が生じる。この突起は、後工程で層間絶縁膜を形成し熱処理等によりだらしを行って平坦化を行った場合に、ポリシリコンの突起部での層間膜が薄いこと、および電界が集中しやすいことにより、絶縁膜の耐圧が低下し、素子の劣化および破壊を招きやすいという欠点がある。
　上述した従来の半導体装置の製造法に対し、本発明は、第２のポリシリコンの突起を積極的に除去し、層間絶縁膜の耐圧低下を防止するための製造方法を提供するという相違点を有する。　
〔問題点を解決するための手段〕　
　本発明の半導体装置の製造法は、第２のポリシリコンをパターニングした後に絶縁膜を成長するか又はフォトレジストを塗布する工程と、第２のポリシリコンと絶縁膜又はフォトレジストのエッチングレートがほぼ同等となるような条件でエッチングを行って平坦化処理（いわゆるエッチバック）を行う工程とを有している。　
〔実施例〕　
　次に、本発明について図面を参照して説明する。　
　第１図は、本発明の一実施例の縦断面図である。　
　比抵抗ｌ０Ω・ｃｍのＰ−Ｓｉ基板１１上の実効酸化膜厚１００Åの第１ゲート絶縁膜１２上に形成した厚さ２０００Åの第１のリンドープポリシリコン１３をパターニングした後、第２層目のポリシリコンとの絶縁のために第１のポリシリコンを酸化して１０００Åの酸化膜１４を形成する（ａ図）。　
　次いで厚さ４０００Åの第２のポリシリコン１５を形成しリンドープを行った後にパターニングを行う（ｂ，ｃ図）。　
　次いでフォトレジスト１６を塗布し（ｄ図）、フォトレジストとポリシリコンのエッチングレートがほぼ同一のエッチレートとなる条件でポリシリコンの突起がなくなるまでエツチングを行う。　
　本実施例では第１層目のポリシリコンに重なった第２層目のポリシリコンの膜圧がほぼ半分（〜２０００Å）になるまでエッチングを行った（ｅ図）。　
　フォトレジストをはくりした後、ポロンを６モル％、リンを５モル％含有したＢＰＳＧ１７を５０００Å気相成長で形成した後、９００℃Ｎ２３０分の熱処理を行ってだらしを行った。　
　次いで、０．８μのＡｌ配線１８を形成した。」（第２頁左上欄第２行ないし同頁左下欄第１０行）　
「〔発明の効果〕　
　以上説明したように本発明は、第２のポリシリコンの突起を除くことにより、層間膜の耐圧を向上し、更には半導体素子の平坦化を実現できる効果がある。」（第２頁右下欄第１３ないし１７行）　
　
　・「実効酸化膜厚１００Å」（第２頁右上欄第８行及び第９行）との記載より、「第１ゲート絶縁膜１２」が酸化膜で形成されていることは明らかであるから、ゲート酸化膜である。
　・第１図（ｃ）及びその説明の「次いで厚さ４０００Åの第２のポリシリコン１５を形成しリンドープを行った後にパターニングを行う（ｂ，ｃ図）。」との記載から、第２のポリシリコンのパターニング後に、パターニングされた第１のポリシリコン上に開口部分が形成されていることは明らかである。
　　
　よって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。　
　「半導体装置のＳｉ基板１１上にゲート酸化膜を形成した後、該ゲート酸化膜上に第１の電極層としての第１のポリシリコン１３をパターニングした後、該第１のポリシリコン１３の上面、側面を酸化させて酸化膜１４を形成する工程と、
　第２の電極層としての第２のポリシリコン１５を前記Ｓｉ基板１１の表面に前記第１のポリシリコン１３からなるパターンを覆って形成した後、前記第２のポリシリコン１５をパターニングして、前記第１のポリシリコン１３のパターン上に開口部分を形成する工程と、
　フォトレジスト１６を前記第２のポリシリコン１５を覆って前記Ｓｉ基板１１上に塗布する工程と、
　前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程と、
　前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程と、
　ＢＰＳＧ１７を前記Ｓｉ基板１１上に形成し、熱処理でだらしを行う工程と、
　前記ＢＰＳＧ１７上にＡｌ配線１８を形成する工程とを備えた半導体装置の製造方法。」
　
　刊行物２：特開平３−４１７６４号公報 
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平３−４１７６４号公報（以下、「刊行物２」という。）には、図１とともに、以下の事項が記載されている。 
　
「（実施例）
　以下、図面を参照して、この発明の実施例に係わる半導体メモリ装置およびその製造方法について説明する。
　まず、第１図（ａ）ないし第１図（ｈ）を参照して、第１の実施例に係わる半導体メモリ装置およびその製造方法について説明する。
　第１図（ａ）ないし第１図（ｈ）は、この発明の第１の実施例に係わる半導体メモリ装置を製造工程順に示した断面図である。
　まず、第１図（ａ）に示すように、例えばｐ型シリコン基板１０１表面に、例えば選択酸化法により、素子分離領域として、選択的にフィールド酸化膜１０２を形成する。次に、このフィールド酸化膜１０２によって分離された素子領域表面に、例えば熱酸化法により、熱酸化膜１０３を形成する。
　次に、第１図（ｂ）に示すように、全面に、ホトレジスト１０４を塗布し、このホトレジスト１０４に、写真蝕刻法により、上記ｐ型シリコン基板１０１中に形成される溝の開孔パターンを形成する。次に、この開孔パターンの形成されたホトレジスト１０４をマスクにして、例えばＲＩＥ法により、ｐ型シリコン基板１０１に、溝１０５を形成する。
　次に、第１図（ｃ）に示すように、前記ホトレジスト１０４を除去し、前記溝１０５の側面に、熱酸化法により、熱酸化膜１０６を形成する。次に、全面に、例えばネガ型ホトレジスト１０７を塗布する。次に、このネガ型ホトレジスト１０７を、光照射により、例えば全面露光し、引き続き現像液により現像する。このとき、この現像されたネガ型ホトレジスト１０７が、前記溝１０５内の所定の深さに残置されるように現像する。このネガ型ホトレジスト１０７は、通常、未露光部分は現像液に溶けない。したがって、ネガ型ホトレジスト１０７の露光量を適切に調整、および現像時間等も適切に調整してやることにより、前記溝１０５内の所定の深さに、ネガ型ホトレジスト１０７を残置させることが可能となる。すなわち、ネガ型ホトレジスト１０７に対する露光量、現像時間を調節してやるだけで、簡単に、しかも高精度でコンタクト部１０８の大きさ等を変えることが可能となる。
次に、第１図（ｄ）に示すように、溝１０５内に残置されたネガ型ホトレジスト１０７をマスクとして、例えばフッ化アンモニウムによるウェットエッチングにより、熱酸化膜１０６を除去し、ｐ型シリコン基板１０１の表面が露出するようにコンタクト部２０８を、溝１０５側面に形成する。このとき、コンタクト部１０８の形成は、溝１０５内に残置されたネガ型ホトレジスト１０７をマスクに自己整合的に形成することができる。
　次に、第１図（ｅ）に示すように、前記ネガ型ホトレジスト１０７を除去し、コンタクト部１０８、および溝２０５内も含み、全面に、例えばＣＶＤ法により、ストレージノード電極となる第１のポリシリコン層１０９を、例えば厚さ１００ｎｍ程度形成する。このとき、ポリシリコン層２１０は、ｎ型不純物であるヒ素（Ａｓ）が、１×１０２０ｃｍ−３程度含有されるように形成する。」（第４頁左上欄第１１行ないし同頁右下欄第１１行）
　
　ここで、刊行物２には、「ネガ型ホトレジスト」を用いる旨記載されているが、刊行物２の「次に、このネガ型ホトレジスト１０７を、光照射により、例えば全面露光し、引き続き現像液により現像する。このとき、この現像されたネガ型ホトレジスト１０７が、前記溝１０５内の所定の深さに残置されるように現像する。このネガ型ホトレジスト１０７は、通常、未露光部分は現像液に溶けない。」（第４頁右上欄第２０行ないし同頁左下欄第６行）、言い換えると、ホトレジストを露光し、現像して、露光された部分を現像液により除去し、「未露光部分は現像液に溶けない」ことにより、光が届かない溝内のホトレジストは「前記溝１０５内の所定の深さに残置される」との記載から、「ネガ型ホトレジスト」が「ポジ型ホトレジスト」の誤記であることは明らかであり、以下においては、「ネガ型ホトレジスト」を「ポジ型ホトレジスト」と読み替えて、検討する。　
　　　
第４　対比
　本願発明と刊行物発明の対比
（ａ）刊行物発明の「Ｓｉ基板」、「ゲート酸化膜」、「第１の電極層としての第１のポリシリコン１３」、「酸化膜１４」、「第２の電極層としての第２のポリシリコン１５」、「開口部分」、「フォトレジスト１６」、「ＢＰＳＧ１７」及び「Ａｌ配線１８」は、それぞれ、本願発明の「シリコン基板」、「第１のゲート酸化膜」、「第１の電極層としてポリシリコン膜」、「絶縁膜」、「第２の電極層としてポリシリコン膜」、「開口部」、「レジスト」、「層間絶縁膜」及び「金属膜からなる配線層」に相当する。　
（ｂ）したがって、刊行物発明の「半導体装置のＳｉ基板１１上にゲート酸化膜を形成した後、該ゲート酸化膜上に第１の電極層としての第１のポリシリコン１３をパターニングした後、該第１のポリシリコン１３の上面、側面を酸化させて酸化膜１４を形成する工程」は、本願発明の「半導体装置のシリコン基板上に第１のゲート酸化膜を形成した後、該第１のゲート酸化膜上に第１の電極層としてポリシリコン膜をパターニング形成した後、該第１のポリシリコン膜の上面、側面を酸化させる事で絶縁膜形成を行う工程」に相当し、刊行物発明の「第２の電極層としての第２のポリシリコン１５を前記Ｓｉ基板１１の表面に前記第１のポリシリコン１３からなるパターンを覆って形成した後、前記第２のポリシリコン１５をパターニングして、前記第１のポリシリコン１３のパターン上に開口部分を形成する工程」は、本願発明の「第２の電極層としてポリシリコン膜をシリコン基板表面全面に該第１のポリシリコン膜からなるパターンを覆う様に被覆形成を行った後、第２のポリシリコン膜をパターニング形成を行う事で第１のポリシリコン膜のパターン上に開口部を形成する工程」に相当する。
（ｃ）半導体装置の製造工程において、シリコン基板上にレジストを塗布する際に、塗布後にレジストの表面を平坦にすることは慣用手段であるから、刊行物発明の「フォトレジスト１６を前記第２のポリシリコン１５を覆って前記Ｓｉ基板１１上に塗布する工程」は、本願発明の「レジストを全面塗布形成する事でシリコン基板の最上面を面一化する」「工程」に相当し、また、本願発明の「レジストを全面塗布形成する事でシリコン基板の最上面を面一化するか、もしくは第２のポリシリコン膜の突起領域が薄いレジスト膜厚にて形成される膜厚にてレジスト膜形成が成される工程」は、「レジストを全面塗布形成する事でシリコン基板の最上面を面一化する」工程、または「第２のポリシリコン膜の突起領域が薄いレジスト膜厚にて形成される膜厚にてレジスト膜形成が成される工程」の択一的記載である。
　したがって、刊行物発明の「フォトレジスト１６を前記第２のポリシリコン１５を覆って前記Ｓｉ基板１１上に塗布する工程」は、本願発明の「レジストを全面塗布形成する事でシリコン基板の最上面を面一化するか、もしくは第２のポリシリコン膜の突起領域が薄いレジスト膜厚にて形成される膜厚にてレジスト膜形成が成される工程」に相当する。　
（ｄ）刊行物発明の「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程と、　前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」において、「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程」の後に、「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」を実施するのであるから、「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」の直前の時点、言い換えると、「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程」が終了した直後の時点には、「前記第２のポリシリコン１５」の一部が、エッチング処理された表面に露出していることは明らかである。
　また、本願発明の「該レジスト膜塗布形成の後に全面露光を行い、引き続いて現像を行う事で、前記レジスト塗布膜から前記第２のポリシリコン膜の突起部のみを選択的に露出せしめる工程」においても、「前記レジスト塗布膜から前記第２のポリシリコン膜」「を選択的に露出せしめる工程」を備えている。
　したがって、刊行物発明の「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程」は、本願発明の「前記レジスト塗布膜から前記第２のポリシリコン膜」「を選択的に露出せしめる工程」に相当する。
（ｅ）刊行物発明の「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」において、前の工程で表面に露出した「前記第２のポリシリコン１５の一部を少なくとも除去」していることは明らかである。
　また、本願発明の「前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチング、除去する事で第２のポリシリコン膜の突起形状の緩和、もしくは除去を行う工程」においても、「前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチング」することにより「除去している」ことは明らかである。　
　したがって、刊行物発明の「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」は、本願発明の「前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチング」により「第２のポリシリコン膜」の「除去を行う工程」に相当する。　
（ｆ）刊行物発明の「ＢＰＳＧ１７を」「熱処理でだらしを行う」ことは、ＢＰＳＧを熱処理によりその表面を平坦にすることを意味することは明らかであるから、刊行物発明の「ＢＰＳＧ１７を前記Ｓｉ基板１１上に形成し、熱処理でだらしを行う工程」は、本願発明の「層間絶縁膜を被覆形成した後に平坦化の熱処理を施」す工程に相当する。
（ｇ）刊行物発明において、「前記ＢＰＳＧ１７上にＡｌ配線１８を形成する」際に、Ａｌ配線１８によりＢＰＳＧ１７が被覆されることは明らかであるから、刊行物発明の「前記ＢＰＳＧ１７上にＡｌ配線１８を形成する工程」は、本願発明の「金属膜からなる配線層の被覆形成を行う」工程に相当する。
　　
　したがって、本願発明と刊行物発明とは、
「半導体装置のシリコン基板上に第１のゲート酸化膜を形成した後、該第１のゲート酸化膜上に第１の電極層としてポリシリコン膜をパターニング形成した後、該第１のポリシリコン膜の上面、側面を酸化させる事で絶縁膜形成を行う工程と、
　第２の電極層としてポリシリコン膜をシリコン基板表面全面に該第１のポリシリコン膜からなるパターンを覆う様に被覆形成を行った後、第２のポリシリコン膜をパターニング形成を行う事で第１のポリシリコン膜のパターン上に開口部を形成する工程と、
　レジストを全面塗布形成する事でシリコン基板の最上面を面一化するか、もしくは第２のポリシリコン膜の突起領域が薄いレジスト膜厚にて形成される膜厚にてレジスト膜形成が成される工程と、
　前記レジスト塗布膜から前記第２のポリシリコン膜を選択的に露出せしめる工程と、　
　前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチングにより第２のポリシリコン膜の除去を行う工程と、
　層間絶縁膜を被覆形成した後に平坦化の熱処理を施し、続いて金属膜からなる配線層の被覆形成を行う事を特徴とする半導体装置の製造方法。」である点で一致し、以下の点で相違する。
　　
　相違点１
　本願発明は、「該レジスト膜塗布形成の後に全面露光を行い、引き続いて現像を行う事で、前記レジスト塗布膜から前記第２のポリシリコン膜の突起部のみを選択的に露出せしめる工程」を備えているのに対し、刊行部発明は、「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程」を備えている点。
　相違点２
　本願発明は、「前記レジスト塗布膜から選択的に露出せしめられた第２のポリシリコン膜をエッチング、除去する事で第２のポリシリコン膜の突起形状の緩和、もしくは除去を行う工程」を備えているのに対し、刊行物発明は、「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」を備えている点。
　　
第５　当審の判断
　以下において、各相違点について検討する。
　相違点１について
（ａ）刊行物２の第１図（ｃ）及びその説明の「次に、第１図（ｃ）に示すように、前記ホトレジスト１０４を除去し、前記溝１０５の側面に、熱酸化法により、熱酸化膜１０６を形成する。次に、全面に、例えばネガ型ホトレジスト１０７を塗布する。次に、このネガ型ホトレジスト１０７を、光照射により、例えば全面露光し、引き続き現像液により現像する。このとき、この現像されたネガ型ホトレジスト１０７が、前記溝１０５内の所定の深さに残置されるように現像する。このネガ型ホトレジスト１０７は、通常、未露光部分は現像液に溶けない。したがって、ネガ型ホトレジスト１０７の露光量を適切に調整、および現像時間等も適切に調整してやることにより、前記溝１０５内の所定の深さに、ネガ型ホトレジスト１０７を残置させることが可能となる。すなわち、ネガ型ホトレジスト１０７に対する露光量、現像時間を調節してやるだけで、簡単に、しかも高精度でコンタクト部１０８の大きさ等を変えることが可能となる。」（第４頁右上欄第１６行ないし同頁左下欄第１４行）との記載から、溝１０５が形成されたシリコン基板１０１の全面に
ポジ
ポジ
ポジ
ポジ
ポジ
ポジ
　　
（ｂ）半導体装置の製造方法の工程において、表面に凹凸が形成された半導体基板上にポジ型ホトレジストを塗布・平坦化した後、ポジ型ホトレジストを露光・現像することにより、半導体基板表面の凹凸部の凹部に露光されないポジ型ホトレジストを残して、表面をほぼ平坦とすることは、半導体技術の分野において、以下の周知文献１ないし３に記載されるように、従来周知の技術である。
　そして、ポジ型ホトレジストが露光・現像された後の表面に関して、凸部が露出し、凹部にポジ型ホトレジストが残っていることは、明らかである。　
　
　周知文献１：特開平４−２４２９２８号公報
　周知文献１の図１とともに，以下の事項が記載されている。　　
「【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に関し、特に層間絶縁膜の平坦化に関する。」
「【０００８】まず、図１（ａ）に示すように、素子領域を設けた半導体基板１の上にアルミニウム配線３を選択的に設け、アルミニウム配線３を含む表面にＣＶＤ法により酸化シリコン膜２を堆積する。次に、酸化シリコン膜２の上に塗布膜としてＳＯＧ膜４を形成し、ＳＯＧ膜４の上に厚いポジ型フォトレジスト膜５をアルミニウム配線３の約２倍の厚さに塗布して上面を平坦化する。
【０００９】次に、図１（ｂ）に示すように、ポジ型フォトレジスト膜５を全面露光し、現像してアルミニウム配線３の上のポジ型フォトレジスト膜５を除去してアルミニウム配線３以外の領域の凹部にポジ型フォトレジスト膜５を残す。
【００１０】次に、図１（ｃ）に示すように、ＲＩＥ法により全面をエッチングして酸化シリコン膜２の上のＳＯＧ膜４を除去する。
【００１１】次に、図１（ｄ）に示すように、ポジ型フォトレジスト膜５を除去する。」
　
　周知文献２：特開平５−１６０２７５号公報
　周知文献２には、図６とともに，以下の事項が記載されている。
　「【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法に関し、特に層間絶縁膜の表面平坦化技術に係わるものである。」、
「【００１８】実施例２．また、図６はこの発明の実施例２による半導体装置の製造方法を示す断面図である。ここでは、層間絶縁膜６を堆積してリフローした後、層間絶縁膜６上の全面に第１のホトレジスト膜１０を2.0μm以上、例えば約2.2μmの膜厚に塗布する。続いて、適正露光量より低い露光量でシリコン基板１上に全面露光を行い、現像する。これにより図６に示すように、層間絶縁膜６表面の段差凹部に第１のホトレジスト膜１０が残存する。次に、エッチバック法により全面ドライエッチングを行って層間絶縁膜６表面の段差凹部をエッチング除去し、その後第１のホトレジスト膜１０を除去する。これにより層間絶縁膜６表面の平坦性は向上する。」
　
　周知文献３：特開平３−８３３８号公報
　周知文献３には、図１とともに，以下の事項が記載されている。　
「（イ）産業上の利用分野
　本発明は簡単な手法で平坦化が可能な多層配線構造の製造方法に関する。」（第１頁右下欄第５ないし７行）、
「（ヘ）実施例
　以下に本発明による方法の一実施例を第１図を用いて詳細に説明する。
　先ず第１図Ａに示すように、トランジスタ等の形成が終了した半導体基板（１）の表面にシリコン酸化膜（ＳｉＯ２）等の絶縁膜（２）を介して膜厚数μのＡｌ又はＡｌ−Ｓｉ層を蒸着又はスパッタ法により堆積し、これをホトマスクを用いてパターニングすることにより第１の配線層（３）を形成する。第１の配線層（３）は基板（１）表面に形成した拡散層と絶縁膜（２）のコンタクトホールを介して接触される。　
　その後、ＣＶＤ法を利用して全面にＰＳＧ（リン・シリケート・グラス）等から成る層間絶縁膜（４）を第１の配線層（３）を覆うように形成する。この段階で層間絶縁膜（４）の表面は第１の配線層（３）の膜厚により不可避的に段差が生じ、凸部（５）が形成される。　
　次に第１図Ｂに示すように、例えばＡＺ−１３５０（ＳＨＩＰＬＥＹ：商品名）等のポジ型レジストをスピンオン塗布法により全面に塗布し、ベーキングしてレジスト膜（６）を形成する。レジスト膜（６）は、スピンオン塗布法の回転数と回転時間を制御することにより層間絶縁膜（４）の凸部（５）では薄く、逆に低い部分では厚く形成し、その表面が平坦面となるように形成する。
　次に第１図Ｃに示すように、ホトマスクを使用せず全面に露光光を照射する。ポジ型レジスト膜（６）は表面から順次感光していくので、この時層間絶縁膜（４）の凸部（５）上の薄いレジスト膜（６）の分だけ（図示ｘ）が感光して現像液に溶解するように露光量を調整する。
　次に第１図Ｄに示すように、レジスト膜（６）を現像することによりレジスト膜（６）の感光した部分だけを除去して層間絶縁膜（４）の凸部（５）の頂上を露出し、　
　第１図Ｅに示すように、現像で除去されなかったレジスト膜（６）をマスクとしてドライ手法、又はウェット方式でエッチング時間等のファクターを制御することにより、層間絶縁膜（４）の凸部（５）だけを除去するように層間絶縁膜（４）をエッチング除去する。
　そして第１図Ｆに示すように、残ったレジスト膜（６）を除去して、平坦化された層間絶縁膜（４）を得る。その後、さらに上層の配線層（第２の配線層）の形成へと工程が移行する。」（第２頁右上欄第３行ないし右下欄第７行）　　　
（ｃ）刊行物発明の「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う工程」における、「前記フォトレジスト１６」を除去する工程として、「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う」ことに代えて、上記（ａ）で検討したとおりの、刊行物２に記載される、表面に凹凸がある半導体基板に
ポジ
ポジ
ポジ
　したがって、刊行物発明が、本願発明の如く、「該レジスト膜塗布形成の後に全面露光を行い、引き続いて現像を行う事で、前記レジスト塗布膜から前記第２のポリシリコン膜の突起部のみを選択的に露出せしめる工程」を備えたものとすることは、当業者が容易になし得たものである。
　
　相違点２について
（ａ）刊行物発明の「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」において、第２のポリシリコン１５がエッチングにより除去されていることは明らかである。
（ｂ）上記「相違点１について」において検討したとおり、刊行物発明の「前記フォトレジスト１６と前記第２のポリシリコン１５のエッチングレートがほぼ同一となる条件でエッチング処理を行う」ことに代えて、表面に凹凸がある半導体基板に
ポジ
ポジ
ポジ
（ｃ）したがって、刊行物発明において、第２のポリシリコンの突起部が露出した状態でエッチング処理を行う、言い換えれば、「前記第１のポリシリコン１３にオーバーラップした前記第２のポリシリコン１５の一部を少なくとも除去する工程」を実施すると、エッチング処理により除去される突起部の程度により、「第２のポリシリコン膜の突起形状の緩和」であるか「除去」であるかは異なるものの、少なくとも第２のポリシリコンの突起部が除去されることは明らかである。
（ｄ）よって、相違点２については、本願発明と刊行物発明とは、実質的に相違しない。
　
　よって、本願発明は、刊行物１及び２に記載された発明から当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 
　 
第６　むすび 
　以上のとおりであるから、本願は、特許法第２９条第２項の規定により拒絶されるべきものである。 
　よって、結論のとおり審決する。