(57)【特許請求の範囲】
【請求項１】
特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置されており、
前記第１垂直電流型磁気抵抗素子に電流を導入する導体と、前記第２垂直電流型磁気抵抗素子に電流を導入する導体とが、それぞれ独立して形成されている、多素子型磁気抵抗素子。
【請求項２】
特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置され、
前記第１および第２垂直電流型磁気抵抗素子に電流を流入する第１導体と、
前記第１および第２垂直電流型磁気抵抗素子から電流を流出する第２導体とをさらに備える、多素子型磁気抵抗素子。
【請求項３】
特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、
前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置され、
前記第１および第２垂直電流型磁気抵抗素子の出力を加算して前記特定の外部磁界を検知する加算器をさらに備える、多素子型磁気抵抗素子。
【請求項４】
前記第１および第２垂直電流型磁気抵抗素子の極性が互いに異なる、請求項３記載の多素子型磁気抵抗素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気ディスク、光磁気ディスク、テ−プ等の磁気メディアの再生ヘッド、また、自動車等で用いられる磁気センサ−、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）等に広く使用される磁気抵抗素子に関するものである。
【０００２】
【従来の技術】
近年、磁気記録密度の向上に伴い、スピンバルブ型のＧＭＲ（巨大磁気抵抗効果）素子が実用化され始めている。スピンバルブ型ＧＭＲ素子の原理は、自由層と固定層の磁化相対角度に応じて膜面内を流れる電子の平均自由工程が変化することとして説明されている。このスピンバルブ型ＧＭＲ素子は、従来の異方性ＭＲ素子に比べ数倍高い１０％程度のＭＲ比（磁気抵抗比）を実現した。
【０００３】
一方、さらに高いＭＲ比が得られる材料として、ＴＭＲ（トンネル磁気抵抗）効果を用いた磁気抵抗効果素子、あるいは磁性金属／遷移金属人工格子のＣＰＰ（カレント・パ−ペンディキュラ−・トゥ−・ザ・プレイン）方向のＧＭＲが研究されている。ＣＰＰ・ＧＭＲは先のスピンバルブ型ＧＭＲと基本原理は同様であるが、面に垂直方向に電流が流れる点で異なる。
【０００４】
一方、ＴＭＲは、トンネル非磁性層を介した２つの強磁性層の磁化相対角に応じて変化するトンネル確率を利用した新しい磁気抵抗効果素子であり、やはり膜面に垂直方向に電流を流す。本特許では、これらを垂直電流型磁気抵抗素子と称することにする。このような垂直電流型磁気抵抗素子を磁気ヘッドとして使用するヘッド構成としては、従来ＧＭＲヘッドで用いられてきたシ−ルド型のＭＲヘッドのＭＲ素子部をＴＭＲ素子で置き換え、フラックスガイドを備えた構成を持つ磁気ヘッド（特開閉１１−２１３３４９）あるいは、基板面に垂直方向に形成されたヨ−ク内にＴＭＲ素子を配置した構成をもつ磁気ヘッド（特開平１１−２５４２５）が考案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、例えば磁気ヘッドとしてＴＭＲ素子を応用するときＴＭＲが持つ本質的に高い接合インピ−ダンスにより、熱雑音や、電気回路部とのマッチングが課題となる。素子面積を大きく取ることで、素子抵抗を小さくすることは可能であるが、媒体面からの漏れ磁束は、記録密度の上昇とともに小さくなるために、単に素子面積を大きくすることはヘッドの高感度化、またヘッドの小型化が困難になるという別の課題を生じる。
【０００６】
一方、接合抵抗を低下させるために、トンネル絶縁層を薄くしていくと、トンネル絶縁層を挟んだ磁性層同士の磁気的結合が強くなり、理想的な磁化回転角を実現しにくくなり高いＭＲが得られない。さらに高感度化のために媒体と素子のスペ−スを減少させると、ヘッドと媒体の接触による熱スパイクなどが重要な課題となると考えられる。また、従来の提案されたヘッド構成では、パルス振幅による非対称性や、サイドリ−ディングの非対称性等が生じる可能性がある。
【０００７】
また素子の小型化が進むヘッド及びＭＲＡＭの共通課題として、高出力を得るために素子に流す電流量を増していくと、発生する電流磁界のために、自由磁性層（または磁気感知部）の磁化方向が影響を受けるという課題がある。さらにＴＭＲ素子自身の課題として素子にかかるバイアスが大きくなるとＭＲ値が低下するというバイアス依存性の課題等もある。
【０００８】
本発明は、従来の課題を解決する、垂直方向の電流を流すＴＭＲ素子あるいはＣＰＰ・ＧＭＲ素子に使用する新しい素子構成を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る多素子型磁気抵抗素子は、特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置され（前記第１および第２垂直電流型磁気抵抗素子が電気的に直列または並列に接続されているものを除く）、そのことにより上記目的が達成される。
【００２１】
本発明に係る他の多素子型磁気抵抗素子は、特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置され、第１および第２垂直電流型磁気抵抗素子に電流を流入する第１導体と、第１および第２垂直電流型磁気抵抗素子から電流を流出する第２導体とをさらに備えることにより上記目的が達成される。
【００３０】
本発明に係る他の多素子型磁気抵抗素子は、特定の外部磁界に対して応答する第１および第２垂直電流型磁気抵抗素子を備える多素子型磁気抵抗素子であって、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２垂直電流型磁気抵抗素子に流れる垂直電流に基づいて第１および第２磁界を発生し、前記第１および第２垂直電流型磁気抵抗素子は、前記第１および第２磁界が前記多素子型磁気抵抗素子のバイアス磁界として作用するように配置され、第１および第２垂直電流型磁気抵抗素子の出力を加算して前記特定の外部磁界を検知する加算器を備えていることにより上記目的が達成される。
【００３１】
前記第１および第２垂直電流型磁気抵抗素子の極性が互いに異なってもよい。
【００４０】
【発明の実施の形態】
（実施の形態１）
図１は、実施の形態１に係る磁気抵抗素子１００の断面図である。磁気抵抗素子１００は、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１に電流を流入する導体１０２と垂直電流型磁気抵抗素子１０１から電流を流出する導体１０３とを備える。導体１０２と導体１０３とは同じ向きに配置される。導体１０２から導体１０３の方向に（図１に示す矢印１０６の方向）に電流を流すと、導体１０２および導体１０３は図１に示すように紙面の手前から奥に向かって合成磁界１０４を発生する。図１に示すように導体１０２および導体１０３は、合成磁界１０４と磁気抵抗素子１００が検知すべき外部磁界１０８とが略９０度の角度を成すように配置される。発生した合成磁界１０４は、垂直電流型磁気抵抗素子１０１のバイアス磁界として有効に作用する。
【００４１】
但し発生する合成磁界１０４が外部磁界１０８よりも大きくなりすぎると外部磁界１０８による磁気抵抗素子１００のＭＲ変化が小さくなるという課題がある。また発生する磁界１０４の方向が外部磁界１０８の方向と平行となるように導体１０２および導体１０３が配置されると、外部磁界１０８の磁界変化がシフトする等の課題を生じる。
【００４２】
図２は、実施の形態１に係る他の磁気抵抗素子２００の断面図である。磁気抵抗素子２００は、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１に電流を流入する導体１０２Ａと垂直電流型磁気抵抗素子１０１から電流を流出する導体１０３Ａとを備える。導体１０２Ａと導体１０３Ａとは図２に示すように互いにねじれの位置関係となる向きに配置される。導体１０２Ａから導体１０３Ａの方向に（図２に示す矢印１０６Ａの方向）に電流を流すと、図２に示すように導体１０２Ａおよび導体１０３Ａはそれぞれの導体に対して略４５度の方向に合成磁界１０４Ａを生じる。図２に示すように導体１０２Ａおよび導体１０３Ａは、合成磁界１０４Ａと磁気抵抗素子２００が検知すべき外部磁界１０８Ａとが略９０度の角度を成すように配置される。発生した合成磁界１０４Ａは、垂直電流型磁気抵抗素子１０１のバイアス磁界として有効に作用する。
【００４３】
但し図１を参照して前述した磁気抵抗素子１００と同様に、発生する合成磁界１０４Ａが外部磁界１０８Ａよりも大きくなりすぎると外部磁界１０８Ａによる磁気抵抗素子２００のＭＲ変化が小さくなるという課題がある。また発生する合成磁界１０４Ａの方向が外部磁界１０８Ａの方向と平行となるように導体１０２Ａおよび導体１０３Ａが配置されると、外部磁界１０８Ａの磁界変化がシフトする等の課題を生じる。
【００４４】
図３は、実施の形態１に係るさらに他の磁気抵抗素子３００の断面図である。磁気抵抗素子３００は、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１に電流を流入する導体１０２Ｂと垂直電流型磁気抵抗素子１０１から電流を流出する導体１０３Ｂとを備える。導体１０２Ａと導体１０３Ａとは図３に示すように互いに平行に配置される。導体１０２Ｂから導体１０３Ｂの方向に（図３に示す矢印１０６Ｂの方向）に電流を流すと、導体１０２Ａが生成する磁界と導体１０３Ｂが生成する磁界とは、互いにキャンセルする。
【００４５】
垂直電流型磁気抵抗素子１０１のバイアス磁界を垂直電流型磁気抵抗素子１０１に流れる電流とは独立した電流により発生させると、垂直電流型磁気抵抗素子１０１に流れる電流の大きさに関わらず安定したバイアス磁界を得ることができる。垂直電流型磁気抵抗素子１０１の磁性体に磁場中での熱処理などにより異方性を付与することによっても、あるいは垂直電流型磁気抵抗素子１０１の磁性体に反強磁性体等を用いてバイアス磁界を発生させることによっても垂直電流型磁気抵抗素子１０１に流れる電流の大きさに関わらず安定したバイアス磁界を得ることができる。
【００４６】
図１〜図３に示す構成は、垂直電流型磁気抵抗素子１０１に流す電流の大きさと外部磁界に基づいて選択することが好ましい。
【００４７】
図４は、実施の形態１に係る多素子型磁気抵抗素子４００の断面図である。図５は、実施の形態１に係る他の多素子型磁気抵抗素子５００の断面図である。図６は、多素子型磁気抵抗素子に発生するバイアス磁界の説明図である。多素子型磁気抵抗素子４００は、基板４０１と基板４０１上に配置された２個の磁気抵抗素子３００とを備える。磁気抵抗素子３００は、図３で前述した磁気抵抗素子３００である。磁気抵抗素子３００は、図３に示す矢印３０１の方向から図示されている。垂直電流型磁気抵抗素子１０１に電流を導入する導体１０２Ｂと導体１０３Ｂとは、独立して形成される。図４に示す２個の垂直電流型磁気抵抗素子１０１に垂直な向きに電流１０６Ｂが流れると、垂直電流型磁気抵抗素子１０１に図６に示すような２つのバイアス磁界６０４Ａ、６０４Ｂがそれぞれ発生する。バイアス磁界が２つになるので、１つのバイアス磁界の場合に比べて外部磁界に対する磁化応答の線形性が向上する。
【００４８】
図５を参照して、多素子型磁気抵抗素子５００は、基板４０１と基板４０１上に配置された導体１０２Ｃと導体１０２Ｃ上に配置された２個の垂直電流型磁気抵抗素子１０１と２個の垂直電流型磁気抵抗素子１０１に対して共通に接続される導体１０３Ｃとを備える。このように２個の垂直電流型磁気抵抗素子１０１は、導体１０２Ｃおよび導体１０３Ｃを介して並列に接続される。導体１０２Ｃおよび導体１０３Ｃは、磁性導電層または非磁性導電層で形成される。図５に示すように２個の垂直電流型磁気抵抗素子１０１に垂直な向き１０６Ｃに電流が流れると、図４を参照して前述した多素子型磁気抵抗素子４００と同様に、垂直電流型磁気抵抗素子１０１に図６に示すような２つのバイアス磁界６０４Ａ、６０４Ｂがそれぞれ発生する。バイアス磁界が２つになるので、１つのバイアス磁界の場合に比べて外部磁界に対する磁化応答の線形性が向上する。
【００４９】
図７は、実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続された多素子型磁気抵抗素子７００の断面図である。図８は、図７に示す素子型磁気抵抗素子７００の平面図である。図７を参照して、多素子型磁気抵抗素子７００は、基板４０１と基板４０１上に配置された導体１０２Ｄと導体１０２Ｄ上に配置された２個の垂直電流型磁気抵抗素子１０１と２個の垂直電流型磁気抵抗素子１０１のそれぞれに対して接続される２個の導体１０３Ｄとを備える。このように２個の垂直電流型磁気抵抗素子１０１は、導体１０２Ｄおよび導体１０３Ｄを介して直列に接続される。導体１０２Ｄおよび導体１０３Ｄは、磁性導電層または非磁性導電層で形成される。図７に示すように２個の垂直電流型磁気抵抗素子１０１に垂直な向き１０６Ｄに電流が流れると、図４を参照して前述した多素子型磁気抵抗素子４００と同様に、垂直電流型磁気抵抗素子１０１に図８に示すような２つのバイアス磁界８０４Ａ、８０４Ｂがそれぞれ発生する。バイアス磁界が２つになるので、１つのバイアス磁界の場合に比べて外部磁界に対する磁化応答の線形性が向上する。
【００５０】
図９は、実施の形態１に係るさらに他の多素子型磁気抵抗素子９００の断面図である。多素子型磁気抵抗素子９００は、基板４０１と基板４０１上に配置された２個の磁気抵抗素子３００とを備える。磁気抵抗素子３００は、図３で前述した磁気抵抗素子３００である。磁気抵抗素子３００は、図３に示す矢印３０１の方向から図示されている。右側の磁気抵抗素子３００は、電流が上から下へ流れるように上下をひっくり返して配置されている。垂直電流型磁気抵抗素子１０１に電流を導入する導体１０２Ｅと導体１０３Ｅとは、独立して形成される。図８に示す２個の垂直電流型磁気抵抗素子１０１に垂直な向きに電流１０６Ｅが流れると、図７に示す多素子型磁気抵抗素子７００と同様に垂直電流型磁気抵抗素子１０１に図８に示すような２つのバイアス磁界８０４Ａ、８０４Ｂがそれぞれ発生する。バイアス磁界が２つになるので、１つのバイアス磁界の場合に比べて外部磁界に対する磁化応答の線形性が向上する。
【００５１】
図１０は、実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続されたさらに他の多素子型磁気抵抗素子１０００の断面図である。多素子型磁気抵抗素子１０００は、基板４０１と基板４０１上に配置された導体１０２Ｆと導体１０２Ｆ上に配置された垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１上に配置された導体１０３Ｆと導体１０３Ｆ上に配置された垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１上に配置された導体１０９Ｆとを備える。このように２個の垂直電流型磁気抵抗素子１０１は、導体１０２Ｆ。導体１０３Ｆおよび導体１０９Ｆを介して直列に接続される。導体１０２Ｆ、導体１０３Ｆおよび導体１０９Ｆは、磁性導電層または非磁性導電層で形成される。
【００５２】
図１１は、実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続されたさらに他の多素子型磁気抵抗素子１１００の断面図である。図１０に示す多素子型磁気抵抗素子１０００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。図１１に示すように２個の垂直電流型磁気抵抗素子１０１は互いにずれて配置されていてもよい。
【００５３】
図７、図１０および図１１を参照して前述した、少なくとも２つの垂直電流型磁気抵抗素子が電気的に直列に接続された多素子型磁気抵抗素子７００、１０００および１１００では、例えば垂直電流型磁気抵抗素子１０１にＴＭＲを用いた場合には、１素子当たりにかかるバイアス磁界が多数の素子によって分担されるために、バイアス依存性の課題が緩和される。また素子そのものが低抵抗であるＣＰＰ・ＧＭＲを用いた場合においては素子が電気的に直列に接続されているので高抵抗化ができ、低電流で高出力を得ることができる。
【００５４】
図１２〜図１６は、図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図である。特にＣＰＰ・ＧＭＲにおいては断面積を小さくし、さらに電流方向の高さを高くすれば高抵抗化は可能であるが、リソ加工技術の限界として、十分な高抵抗となる微細素子加工が困難である。このために図１２〜図１６に示すようなプロセス工程を用い、段階的に素子抵抗を向上させることが重要である。
【００５５】
図１７は、さらに他の多素子型磁気抵抗素子を用いたＭＲＡＭのメモリセルの断面図である。メモリセル１７００は、多素子型磁気抵抗素子１７１０と書き込み線１７０４とビット線１７０５とを備える。多素子型磁気抵抗素子１７１０は、２個の垂直電流型磁気抵抗素子１０１（ＴＭＲ素子）と非磁性導電層１７０２、１７０３および１７０９とを含む。２個の垂直電流型磁気抵抗素子１０１は、図１７に示すように非磁性導電層１７０２、１７０３および１７０９により直列に接続される。書き込み線１７０４とビット線１７０５とは、多素子型磁気抵抗素子１７１０を挟み込むように設けられる。実施の形態に係る多素子型磁気抵抗素子を用いたＭＲＡＭのメモリセルでは、バイアス依存性の課題、あるいは高抵抗化の課題が改善される。
【００５６】
（実施の形態２）
図１８は、実施の形態２に係るヨークに対して基板と反対側に垂直電流型磁気抵抗素子が設けられる多素子型磁気抵抗素子１８００の斜視図である。図１９は、図１８に示される多素子型磁気抵抗素子１８００の説明図である。図２０は、図１９に示す多素子型磁気抵抗素子１８００の垂直電流型磁気抵抗素子１０１の接続方法を説明する断面図である。
【００５７】
図１８、図１９および図２０を参照して、多素子型磁気抵抗素子１８００は、基板４０１と電極１９０２とヨーク１８０１と２個の垂直電流型磁気抵抗素子１０１と電極１９０３とを備える。ヨーク１８０１は、磁気ギャップ１８０１Ａを有する。図１８〜図２０に示す多素子型磁気抵抗素子１８００では、同一ヨ−ク１８０上に２個の垂直電流型磁気抵抗素子１０１が配置される。ヨ−ク１８０上の２個の垂直電流型磁気抵抗素子１０１は、極性が同じである。すなわち、非磁性層を挟んで隣り合う磁化状態と、磁気抵抗の増減の振る舞いが同じ、例えば、何れの素子も磁化が平行の時に抵抗が最低値をとる。図４または図５に示すように電極を配置して電流を流すと図６に示すようなバイアス磁界を得る事ができる。図７または図９に示すように電極を配置して電流を流すと図８に示すようなバイアス磁界を得る事ができる。垂直電流型磁気抵抗素子１０１のそれぞれの出力を加算すると、図２３に示す１個の垂直電流型磁気抵抗素子１０１を設けた従来の磁気抵抗素子２３００に比較して、出力の非対称性を改善することができる。
【００５８】
図２１は、図１９に示す多素子型磁気抵抗素子１８００の要部の構成を示す断面図である。図２２は、図１９に示す多素子型磁気抵抗素子１８００の要部の他の構成を示す断面図である。図１８および図１９に示すヨ−ク１８０１上に形成された垂直電流型磁気抵抗素子１０１がＴＭＲである場合には、図２１に示すように、基板４０１上に電極１９０２を形成し、ヨ−ク１８０１とする単層、あるいは多層の軟磁性膜を形成し、トンネル層２２０３を形成した後、固定層２２０２（ピン層）を形成し、反強磁性層２２０１を形成後、電極１９０３を形成する。図２２に示すように、電極１９０２を形成した後、リソ加工により硬質磁性膜２３０１、あるいは反強磁性膜を埋め込み、表面を平坦化後、ヨ−ク１８０１を形成しても良い。
【００５９】
図２４は、実施の形態２に係るヨークに対して基板と反対側に垂直電流型磁気抵抗素子が設けられる他の多素子型磁気抵抗素子２４００の斜視図である。図２５は、図２４に示す他の多素子型磁気抵抗素子２４００の説明図である。図２６は、図２５に示す多素子型磁気抵抗素子２４００の垂直電流型磁気抵抗素子の接続方法を説明する断面図である。図１８〜図２０を参照して前述した多素子型磁気抵抗素子１８００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は省略する。
【００６０】
垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１Ａとは極性が異なる。極性が異なる垂直電流型磁気抵抗素子１０１、１０１Ａで構成されている多素子型磁気抵抗素子２４００において、垂直電流型磁気抵抗素子１０１、１０１Ａの２つの出力を加算すると、出力の非対称性が改善される。
【００６１】
図２７は、実施の形態２に係る異なる極性を有する２つの垂直電流型磁気抵抗素子の減算動作の説明図である。図２８は、実施の形態２に係る同じ極性を有する２つの垂直電流型磁気抵抗素子の減算動作の説明図である。特定の外部磁界に対して応答する少なくとも２つの垂直電流型磁気抵抗素子の出力を減算して外部磁界を検知する多素子型磁気抵抗素子では、例えば極性が同じ磁気抵抗素子のみで構成されている場合には、例えば図１８および図１９に示すような同一ヨ−ク上にある極性が同じ２つの磁気抵抗素子１０１の出力を減算した場合、２つの磁気抵抗素子１０１で素子電流を流し始めたときに２つの磁気抵抗素子１０１でほぼ同時に生じる熱揺らぎ、狭フライングハイトにより接触時に発生する熱スパイクが相殺される。このため熱揺らぎ、狭フライングハイトの影響を改善することができる。極性が同じ２つの磁気抵抗素子１０１の出力の減算に差動増幅器を用いた場合には、２つの磁気抵抗素子１０１の基本出力が同じ場合であれば、静磁界状態では図２８に示すような出力を得ることになる。
【００６２】
互いに極性が異なる磁気抵抗素子同士で構成されている場合、例えば図２４および図２５に示される同一ヨ−ク上の２つの磁気抵抗素子１０１および１０１Ａの出力を減算した場合、やはり熱揺らぎなどの影響が改善される。特に、この減算に差動増幅器を用いた場合、２つの磁気抵抗素子１０１および１０１Ａの基本出力が同じ場合であれば、静磁界状態では図２７に示すような出力を得ることになる。
【００６３】
なお本明細書において磁気抵抗素子の極性は、以下に示すように定義される。ＴＭＲ素子の場合、少なくとも非磁性層を介在させた２つの磁性層間にトンネル電流が流れる時にトンネルする伝導スピンが、何れもマジョリティスピン同士、あるいはマイノリティスピン同士の場合には極性は正を示し、マジョリティスピンとマイノリティスピン間でのスピン伝導である場合には極性は負を示すと定義する。また加算、減算は通常半導体で用いられる加算回路、加算素子、減算回路、減算素子を用いる。
【００６４】
（実施の形態３）
図２９は、実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられる多素子型磁気抵抗素子２９００の斜視図である。図３０は、図２９に示す多素子型磁気抵抗素子２９００の断面図である。図３１は、図２９に示す多素子型磁気抵抗素子２９００の他の断面図である。図３２は、図２９に示す多素子型磁気抵抗素子２９００の垂直電流型磁気抵抗素子の接続方法を説明する断面図である。図２４〜図２６を参照して前述した多素子型磁気抵抗素子２４００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は省略する。
【００６５】
垂直電流型磁気抵抗素子１０１および１０１Ａは、ヨーク１８０１と基板４０１との間に設けられる。図２４〜図２６を参照して前述した多素子型磁気抵抗素子２４００と同様に、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１Ａとは極性が異なる。
【００６６】
図３３は、図３０に示す多素子型磁気抵抗素子２９００の要部の構成を示す断面図である。図３４は、図３０に示す多素子型磁気抵抗素子２９００の要部の構成を示す断面図である。図３３に示すように、基板４０１上に電極１９０２を形成し、反強磁性層２２０１を形成後、固定層２２０２（ピン層）を形成し、トンネル層２２０３を形成した後、ヨ−ク１８０１とする単層、あるいは多層の軟磁性膜を形成し、電極１９０３を形成する。図３４に示すように、電極１９０３を形成する後、リソ加工により硬質磁性膜３４０１、あるいは反強磁性膜を形成しても良い。
【００６７】
図３５は、実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子３５００の断面図である。図２９〜図３２を参照して前述した多素子型磁気抵抗素子２９００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は省略する。
【００６８】
垂直電流型磁気抵抗素子１０１および１０１Ａは、ヨーク１８０１と基板４０１との間に設けられる。図２９〜図３２を参照して前述した多素子型磁気抵抗素子２９００と同様に、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１Ａとは極性が異なる。
【００６９】
図３６は、実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子３６００の斜視図である。図３７は、図３６に示すさらに他の多素子型磁気抵抗素子３６００の説明図である。図２９〜図３２を参照して前述した多素子型磁気抵抗素子２９００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は省略する。
【００７０】
前述した実施の形態に係る多素子型磁気抵抗素子は、横型のヨーク１８０１を備えていたが、図３６および図３７に示すように縦型のヨーク３６０１を備える多素子型磁気抵抗素子３６００に対しても本発明を適用し得る。縦型のヨーク３６０１は、ギャップ３６０１Ａを有する。垂直電流型磁気抵抗素子１０１および１０１Ａは、ヨーク３６０１と基板４０１との間に設けられる。図２４〜図２６を参照して前述した多素子型磁気抵抗素子２４００と同様に、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１Ａとは極性が異なる。
【００７１】
図３８は、実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子３８００の斜視図である。図２９〜図３２を参照して前述した多素子型磁気抵抗素子２９００の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素についての詳細な説明は省略する。
【００７２】
多素子型磁気抵抗素子３８００は、ヨーク３８０１を備える。ヨーク３８０１は、ギャップ３８０１Ａを有する。図３８に示すようにギャップ３８０１Ａは、基板４０１に対して平行な方向に形成される。垂直電流型磁気抵抗素子１０１および１０１Ａは、ヨーク３８０１と基板４０１との間に設けられる。図２４〜図２６を参照して前述した多素子型磁気抵抗素子２４００と同様に、垂直電流型磁気抵抗素子１０１と垂直電流型磁気抵抗素子１０１Ａとは極性が異なる。
【００７３】
本発明の多素子型磁気抵抗素子を用いたヨ−ク構造を持つ磁気ヘッドでは熱スパイクの削減、出力の非対称性等の課題が改善される。
【００７４】
実施の形態に係る垂直電流型磁気抵抗素子が、少なくとも２種の磁性体間の磁化相対角の変化を電子の平均自由工程の変化として検知する多素子型磁気抵抗素子では、直列化による高抵抗化や、あるいはこれを実施の形態に係るヘッドとして用いた場合、熱スパイク、熱揺らぎの削減、出力の非対称性等の課題が改善される。
【００７５】
実施の形態に係る磁気抵抗素子の磁性層、電極はＩＢＤ（イオンビ−ムデポジション）、スパッタリング、ＭＢＥ、イオンプレ−ティング法を始めとする真空蒸着法で容易に作成できる。また非磁性層が化合物である場合、化合物そのものをタ−ゲットにして成膜を行う、あるいは反応性蒸着法、反応性スパッタリング法、イオンアシスト、ＣＶＤ、あるいは適当な分圧の反応ガス雰囲気に反応すべき元素を適当な温度と時間放置するなど、通常の化合物作製法で容易に作成できる。
【００７６】
また実施の形態のヘッドあるいはＭＲＡＭは、通常の半導体プロセスで用いられるイオンミリング、ＲＩＥ、ＥＢ、ＦＩＢ、Ｉ／Ｍ等の物理的あるいは化学的エッチング法や、微細プロセス中に平坦化が必要であれば、ＣＭＰ法、または必要な微細加工の応じた線幅を用いたフォトリソグラフィ−法を用いて作製することができる。また特に素子成膜時に、成膜した膜表面を平坦にするために真空中でクラスタ−イオンビ−ムエッチングを用い、引き続いて成膜を行うこともＭＲ向上に効果的である。
【００７７】
（実施例１）
実施の形態１に係る磁気抵抗素子の微細化した導体（電極）の形状と垂直電流型磁気抵抗素子の磁気特性とを調べるため、図１〜図３に示すように導体が配置されるＴＭＲ素子（磁気抵抗素子１００、２００および３００）を作製した。素子加工には通常のフォトリソグラフィ技術を用い、素子面積を３×３μｍ２とした。
【００７８】
ＴＭＲ及び電極の構造はＳｉ／ＳｉＯ２／Ｔａ３／Ｃｕ５００（電極）／Ｔａ３／ＰｔＭｎ３０／ＣｏＦｅ３／Ｒｕ０．７／ＣｏＦｅ３／Ａｌ  ０．４（２００Ｔｏｒｒ  純酸素１ｍｉｎ酸化）／Ａｌ０．３（２００Ｔｏｒｒ純酸素１ｍｉｎ酸化）／ＣｏＦｅ２／ＮｉＦｅ５／Ｔａ３／Ｃｕ５００（電極）とし、ＭＲは２５％、ＲＡは２５Ωμｍ２  である。ＰｔＭｎの一軸異方性付与のために２８０℃３時間で真空中熱処理を行った。ＰｔＭｎのピン磁界方向（図１で紙面の左右方向）に±１０００（Ｏｅ）の磁場を印加し、素子電流を６０ｍＡ流したとき、図１の磁気抵抗素子１００及び図２の磁気抵抗素子２００においてＭＲ変化の磁場に対する傾きが大きくなる現象が観察された。一方図３の磁気抵抗素子３００では低電流の時とほとんど同じであった。
【００７９】
以上のことから、特に図１の磁気抵抗素子１００および図２の磁気抵抗素子２００においては、電流により発生する磁界が、ＴＭＲ膜の内、特に自由層であるＣｏＦｅ１／ＮｉＦｅ５の積層膜にバイアスをかけているものと考えられる。このように配線の仕方により、電流バイアス磁界による素子の磁場感度の線形性の制御、あるいはバイアス磁界を考慮せずに大電流を流す等の素子特性の制御ができることがわかる。
【００８０】
（実施例２）
（実施例１）と同じ膜構造で図４及び図５及び図７に示す構成の多素子型磁気抵抗素子４００，５００および７００を作製した。垂直電流型磁気抵抗素子１０１の接合面積は何れも３×３μｍ２で、垂直電流型磁気抵抗素子１０１間の互いの距離は２μｍとした。ＭＲは２５％、ＲＡは２５Ωμｍ２  である。但し図４に示す各素子を紙面に平行な方向からみた構成は図３と同じである。図４に示す多素子型磁気抵抗素子４００では電流と電圧はそれぞれ垂直電流型磁気抵抗素子１０１個別に測定し、図５に示す多素子型磁気抵抗素子５００では２つの垂直電流型磁気抵抗素子１０１を並列に測定し、また図７に示す多素子型磁気抵抗素子７００では２つの垂直電流型磁気抵抗素子１０１を直列に測定した。
【００８１】
ＰｔＭｎのピン磁界方向（図４および図５で紙面に平行な方向）に±１０００（Ｏｅ）の外部磁場を印加し、まず図４に示す構成を有する多素子型磁気抵抗素子４００の１対の垂直電流型磁気抵抗素子１０１のうち片方の素子のみに電流を６０ｍＡ流し、電圧の変化を調べたところ、（実施例１）の図３に示す構成を有する多素子型磁気抵抗素子３００のＭＲ曲線とほぼ同じＭＲ曲線を得た。このときのＭＲは１９％であった。次に両方の垂直電流型磁気抵抗素子１０１にそれぞれ６０ｍＡの電流を膜面垂直方向（矢印１０６の方向）に流したところ、ＭＲの磁場に対する傾きが片方の素子のみに電流を流した時よりも大きくなった。
【００８２】
一方、図５の多素子型磁気抵抗素子５００において１２０ｍＡの電流を流したとき、先と同じようなＭＲの磁場に対する傾きが観察された。この素子５００の電流を６０ｍＡに落としたとき、ＭＲ曲線の磁場に対する傾きは小さくなった。さらに図７の多素子型磁気抵抗素子７００において電流を６０ｍＡ流したとき、やはりＭＲ曲線の磁場に対する傾きが観察され、同時に、１素子あたりに流れる電流が同じ６０ｍＡの時では、バイアス磁界によるＭＲの低下が少ないＭＲ値（２３）％を得た。
【００８３】
以上のように、２つの垂直電流型磁気抵抗素子間に、素子電流によってバイアス磁界を発生させることができる。特に配線（導体）からの磁界の影響、電流方向、電流量、互いの素子間の距離を考慮することで、外部磁場方向に対して好ましい角度（例えば９０度）に適度なバイアス磁界をかけることができ、多素子型磁気抵抗素子の外部磁界に対する磁化応答の線形性を向上することができる。さらに２つの垂直電流型磁気抵抗素子を直列に接続することでＭＲのバイアス磁界依存を抑制できる。
【００８４】
直列に接続される垂直電流型磁気抵抗素子のさらなる例として、膜厚２００ｎｍのＦｅ／Ｃｒ人工格子をステッパを用いて、直径０．３μｍの円柱状に微細加工し図１４に示すような形状の垂直電流型磁気抵抗素子１０１（ＧＭＲ素子）を作製した。この垂直電流型磁気抵抗素子１０１（ＧＭＲ素子）の膜面垂直方向のＭＲを最大印可磁界を±１０００（Ｏｅ）として調べたところ５８％のＭＲを得た。この垂直電流型磁気抵抗素子１０１と導体１０２Ｆ、１０３Ｆ、１０４Ｆ（電極層）としての膜厚２００ｎｍを有するＣｕとをＣＭＰプロセスを用いて平坦化しながら積層するという、図１２〜図１６に示すプロセスを繰り返し、２０個の垂直電流型磁気抵抗素子１０１を直列に接続し、直列に接続された垂直電流型磁気抵抗素子１０１の抵抗を測定したところ垂直電流型磁気抵抗素子１０１全体の抵抗として５Ωを得、さらにＭＲ４７％を得た。ＭＲの減少の原因は、Ｃｕと垂直電流型磁気抵抗素子１０１とを積層したことによる垂直電流型磁気抵抗素子１０１全体の抵抗の増大と考えられる。
【００８５】
このような垂直電流型磁気抵抗素子１０１の直列配線に加え、図７に示すような面内直列配線を組み合わせて用いることで、素子抵抗が本質的に低いＧＭＲ膜を高抵抗化し、同一電流に対する電圧出力を増大させることができる。また図１７に示すように、例えば２つの垂直電流型磁気抵抗素子１０１（ＴＭＲ素子）を非磁性導電層１７０２、１７０３および１７０５で直列に接続し、この素子の上下に書き込み線１７０１とビット線１７０５を設けたＭＲＡＭのメモリセル１７００に用いた場合、バイアス磁界の依存性が小さいメモリセル（記録セル）ができる。
【００８６】
（実施例３）
磁気抵抗素子からみて基板側にヨ−クが構成された、図１８および図１９に示すような２つの垂直電流型磁気抵抗素子１０１を用いた多素子型磁気抵抗素子１８００を作製した。２つの垂直電流型磁気抵抗素子１０１の接続方法として、図７と同じ構成を有する図２０に示す接続方法を用いた。垂直電流型磁気抵抗素子１０１のそれぞれの素子サイズは１×２μｍ２とし、図１８および図１９い示すようにヨ−ク１８０１の磁路方向と垂直電流型磁気抵抗素子１０１の長手方向とが垂直になるようにヨ−ク１８０１と垂直電流型磁気抵抗素子１０１とを形成した。垂直電流型磁気抵抗素子１０１の基本構成としては、図２１に示す構成を用いた。具体的にはＡｌＴｉＣ（基板）／Ｔａ３／Ｃｕ５００（電極）／Ｔａ３／ＮｉＦｅ３０／ＣｏＦｅ２／Ａｌ  ０．４（２００Ｔｏｒｒ  純酸素１ｍｉｎ酸化）／Ａｌ０．３（２００Ｔｏｒｒ純酸素１ｍｉｎ酸化）／ＣｏＦｅ３／Ｒｕ０．７／ＣｏＦｅ３／ＮｉＦｅ３／ＰｔＭｎ（３０）／Ｔａ３／Ｃｕ５００（電極）とした。ここで、ＰｔＭｎには図１９における紙面右方向にピン磁界を付与した。２つの垂直電流型磁気抵抗素子１０１を直列に接続したときの素子抵抗は２０Ωで、電流を１０ｍＡ流したとき約１０（Ｏｅ）の異方性磁界がそれぞれの垂直電流型磁気抵抗素子１０１に付与された。
【００８７】
比較のための従来例として、図２３に示すように垂直電流型磁気抵抗素子１０１が１つで素子断面積を１×１μｍ２  とし、素子抵抗を２０Ωとした磁気抵抗素子２３００を作製した。多素子型磁気抵抗素子１８００と従来例の磁気抵抗素子２３００とのそれぞれに対して、トラック密度が９０ｋＴＰＩ（ｔｒａｃｋｓｐｅｒ  ｉｎｃｈ），線記録密度は５５０ｋＢＰＩ（ｂｉｔｓ  ｐｅｒ  ｉｎｃｈ）で記録されたＨＤＤ記録媒体をデータ転送速度２１１Ｍビット／秒で再生する再生実験を行った。記録媒体に対するヘッドの浮上量は２０ｎｍとした。多素子型磁気抵抗素子１８００のビット誤り率は１×１０−７。また、従来例の磁気抵抗素子２３００のビット誤り率は１×１０−５であった。このビット誤り率の差は、本実施例の多素子型磁気抵抗素子１８００の垂直電流型磁気抵抗素子１０１（ＴＭＲ素子）が、直列に接続されることでバイアス磁界依存性を有するＭＲの低下が軽減されたこと、素子電流によるバイアス磁界のために本実施例の多素子型磁気抵抗素子１８００の応答波形が線形になったことなどによると思われる。
【００８８】
以上の図１９に示した多素子型磁気抵抗素子１８００の構成は、２つの垂直電流型磁気抵抗素子１０１（ＴＭＲ素子）に流れ込む外部磁束が同相であるという特徴を持つ。図３０、図３５、図３７および図３８に示すヨ−クと基板との間に垂直電流型磁気抵抗素子があるような構成を有する多素子型磁気抵抗素子２９００、３５００、３６００および３８００の基本動作も図１９に示した多素子型磁気抵抗素子１８００の基本的動作は同じである。また本実施例の多素子型磁気抵抗素子１８００と同様優れたビット誤り率を得た。尚このようなヨ−クと基板との間に垂直電流型磁気抵抗素子がある多素子型磁気抵抗素子の基本構成は、図３３に示す構成を用いた。
【００８９】
（実施例４）
磁気抵抗素子からみて基板側にヨ−クが構成された、図２４および図２５に示す２つの垂直電流型磁気抵抗素子１０１および１０１Ａを用いた多素子型磁気抵抗素子２４００を作製した。２つの垂直電流型磁気抵抗素子１０１および１０１Ａの接続方法として、図４と同じ構成である図２６に示す接続方法を用いた。２つの垂直電流型磁気抵抗素子１０１および１０１Ａのそれぞれの素子サイズは０．５×１μｍ２とし、図２４に示すようにヨ−ク１８０２の磁路方向と垂直電流型磁気抵抗素子１０１および１０１Ａの長手方向とが垂直になるように垂直電流型磁気抵抗素子１０１および１０１Ａを配置した。１素子の基本構成としては、図２２に示す構成を用いた。
【００９０】
図２２を参照して、基板４０１上に電極１９０２を形成後、電極１９０２上にレジストを形成し、硬質磁性膜、あるいは反強磁性膜２３０１を成膜後、素子部をリフトオフし、サイド電極を成膜した後、ＣＭＰにより電極１９０２および反強磁性膜２３０１の表面を平滑化する。次に真空中でクラスタイオンビ−ムエッチングにより表面をさらに平滑化、清浄化し作製している。具体的にはＴＭＲ膜にはＡｌＴｉＣ（基板）／Ｔａ３／Ｃｕ５００（電極）／Ｔａ３／ＮｉＦｅ３０／ＣｏＦｅ２／Ａｌ  ０．４（２００Ｔｏｒｒ  純酸素１ｍｉｎ酸化）／Ａｌ０．２５（２００Ｔｏｒｒ純酸素１ｍｉｎ酸化）／ＣｏＦｅ３／Ｒｕ０．７／ＣｏＦｅ３／ＮｉＦｅ３／ＰｔＭｎ（３０）／Ｔａ３／Ｃｕ５００（電極）とした。ＰｔＭｎは磁路方向にピン磁界を付与した。また硬質磁性層としてＣｏＰｔを用い、ＰｔＭｎの異方性に対して直交バイアス磁界がかかるように異方性を付与した。それぞれの素子抵抗は２０Ωである。
【００９１】
２つの垂直電流型磁気抵抗素子１０１および１０１Ａから得られる出力は、図２８に示すように、同じ外部磁束に対して、反対の値を示す。この２つの垂直電流型磁気抵抗素子１０１および１０１Ａから得られた出力ｅ１およびｅ２を差動増幅器を用い、出力の差分を増幅する。このような多素子型磁気抵抗素子２４００を用いて、トラック密度が９０ｋＴＰＩ（ｔｒａｃｋｓ  ｐｅｒ  ｉｎｃｈ），線記録密度は５５０ｋＢＰＩ（ｂｉｔｓ  ｐｅｒ  ｉｎｃｈ）で記録されたＨＤＤ記録媒体からデータ転送速度２１１Ｍビット／秒で再生する再生実験を行った。ヘッドの浮上量は２０ｎｍとした。多素子型磁気抵抗素子のビット誤り率は１×１０−８。（実施例３）に対して誤り率はさらに向上している理由は、差動出力を用いることで熱揺らぎ、狭フライングハイトにより接触時に発生する熱スパイクが相殺されたことにより優れた再生出力が得られたものと思われる。
【００９２】
（実施例５）
図２９および図３０に示すような、垂直電流型磁気抵抗素子１０１および１０１Ａがヨ−ク１８０１と基板４０１とに挟まれた構成を持つ２つの垂直電流型磁気抵抗素子１０１および１０１Ａを用いた多素子型磁気抵抗素子２９００を作製した。２つの垂直電流型磁気抵抗素子１０１および１０１Ａの接続方法は図４と同じ構成である図３２に示す接続方法を用いた。垂直電流型磁気抵抗素子１０１および１０１Ａのそれぞれの素子サイズは０．５×１μｍ２とし、ヨ−ク１８０１の磁路方向と垂直電流型磁気抵抗素子１０１および１０１Ａの長手方向とが垂直になるように垂直電流型磁気抵抗素子１０１および１０１Ａを配置した。１素子の基本構成としては、図３４に示す構成を用いた。
【００９３】
具体的にはＴＭＲ膜にはＡｌＴｉＣ／Ｔａ３／Ｃｕ５００（電極）／Ｔａ３／ＰｔＭｎ３０／ＣｏＦｅ３／Ｒｕ０．７／ＣｏＦｅ３／Ａｌ  ０．４（２００Ｔｏｒｒ  純酸素１ｍｉｎ酸化）／Ａｌ０．２５（２００Ｔｏｒｒ純酸素１ｍｉｎ酸化）／ＣｏＦｅ２／ＮｉＦｅ３０／Ｔａ３／Ｃｕ５００（電極）とした。ＰｔＭｎは磁路方向にピン磁界を付与した。また硬質磁性層としてＣｏＰｔを用い、ＰｔＭｎの異方性に対して直交バイアス磁界がかかるように異方性を付与した。それぞれの素子抵抗は２０Ωである。２つの垂直電流型磁気抵抗素子１０１および１０１Ａから得られる出力は、図２７に示すように、同じ外部磁束に対して、反対の値を示す。この２つの素子から得られた出力ｅ１およびｅ２を差動増幅器を用い、出力の差分を増幅する。このような多素子型磁気抵抗素子２９００を用いて、トラック密度が９０ｋＴＰＩ（ｔｒａｃｋｓ  ｐｅｒ  ｉｎｃｈ），線記録密度は５５０ｋＢＰＩ（ｂｉｔｓ  ｐｅｒ  ｉｎｃｈ）で記録されたＨＤＤ記録媒体からデータ転送速度２１１Ｍビット／秒で再生する再生実験を行った。ヘッドの浮上量は２０ｎｍとした。多素子型磁気抵抗素子のビット誤り率は１×１０−８であった。これは（実施例４）とほぼ同じ結果で、差動出力を用いることで熱揺らぎ、狭フライングハイトにより接触時に発生する熱スパイクが相殺されるたことにより優れた再生出力が得られたものと思われる。
【００９４】
【発明の効果】
以上のように、垂直電流型磁気抵抗素子へ電流を供給する配線方法を考慮し、さらに少なくとも２つ以上の垂直電流型磁気抵抗素子を用いた多素子型磁気抵抗素子であることにより磁気再生ヘッド、ＭＲＡＭセルを初めとするマイクロ磁気センサ−、メモリの特性を飛躍的に高めることが可能となった。
【図面の簡単な説明】
【図１】実施の形態１に係る磁気抵抗素子の断面図
【図２】実施の形態１に係る他の磁気抵抗素子の断面図
【図３】実施の形態１に係るさらに他の磁気抵抗素子の断面図
【図４】実施の形態１に係る多素子型磁気抵抗素子の断面図
【図５】実施の形態１に係る他の多素子型磁気抵抗素子の断面図
【図６】多素子型磁気抵抗素子に発生するバイアス磁界の説明図
【図７】実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続された多素子型磁気抵抗素子の断面図
【図８】図７に示す素子型磁気抵抗素子の平面図
【図９】実施の形態１に係るさらに他の多素子型磁気抵抗素子の断面図
【図１０】実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続されたさらに他の多素子型磁気抵抗素子の断面図
【図１１】実施の形態１に係る垂直電流型磁気抵抗素子が直列に接続されたさらに他の多素子型磁気抵抗素子の断面図
【図１２】図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図
【図１３】図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図
【図１４】図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図
【図１５】図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図
【図１６】図１０に示すさらに他の多素子型磁気抵抗素子の製造方法を示す断面図
【図１７】さらに他の多素子型磁気抵抗素子を用いたＭＲＡＭのメモリセルの断面図
【図１８】実施の形態２に係るヨークに対して基板と反対側に垂直電流型磁気抵抗素子が設けられる多素子型磁気抵抗素子の斜視図
【図１９】実施の形態２に係るヨークに対して基板と反対側に垂直電流型磁気抵抗素子が設けられる多素子型磁気抵抗素子の説明図
【図２０】図１９に示す多素子型磁気抵抗素子の垂直電流型磁気抵抗素子の接続方法を説明する断面図
【図２１】図１９に示す多素子型磁気抵抗素子の要部の構成を示す断面図
【図２２】図１９に示す多素子型磁気抵抗素子の要部の他の構成を示す断面図
【図２３】従来の磁気抵抗素子の説明図
【図２４】実施の形態２に係るヨークに対して基板と反対側に垂直電流型磁気抵抗素子が設けられる他の多素子型磁気抵抗素子の斜視図
【図２５】図２４に示す他の多素子型磁気抵抗素子の説明図
【図２６】図２５に示す多素子型磁気抵抗素子の垂直電流型磁気抵抗素子の接続方法を説明する断面図
【図２７】実施の形態２に係る異なる極性を有する２つの垂直電流型磁気抵抗素子の減算動作の説明図
【図２８】実施の形態２に係る同じ極性を有する２つの垂直電流型磁気抵抗素子の減算動作の説明図
【図２９】実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられる多素子型磁気抵抗素子の斜視図
【図３０】図２９に示す多素子型磁気抵抗素子の断面図
【図３１】図２９に示す多素子型磁気抵抗素子の他の断面図
【図３２】図２９に示す他の多素子型磁気抵抗素子の垂直電流型磁気抵抗素子の接続方法を説明する断面図
【図３３】図３０に示す多素子型磁気抵抗素子の要部の構成を示す断面図
【図３４】図３０に示す多素子型磁気抵抗素子の要部の構成を示す断面図
【図３５】実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子の断面図
【図３６】実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子の斜視図
【図３７】図３６に示すさらに他の多素子型磁気抵抗素子の説明図
【図３８】実施の形態３に係るヨークと基板との間に垂直電流型磁気抵抗素子が設けられるさらに他の多素子型磁気抵抗素子の斜視図
【図１】
0003575683.tif 000002
【図２】
0003575683.tif 000003
【図３】
0003575683.tif 000004
【図４】
0003575683.tif 000005
【図５】
0003575683.tif 000006
【図６】
0003575683.tif 000007
【図７】
0003575683.tif 000008
【図８】
0003575683.tif 000009
【図９】
0003575683.tif 000010
【図１０】
0003575683.tif 000011
【図１１】
0003575683.tif 000012
【図１２】
0003575683.tif 000013
【図１３】
0003575683.tif 000014
【図１４】
0003575683.tif 000015
【図１５】
0003575683.tif 000016
【図１６】
0003575683.tif 000017
【図１７】
0003575683.tif 000018
【図１８】
0003575683.tif 000019
【図１９】
0003575683.tif 000020
【図２０】
0003575683.tif 000021
【図２１】
0003575683.tif 000022
【図２２】
0003575683.tif 000023
【図２３】
0003575683.tif 000024
【図２４】
0003575683.tif 000025
【図２５】
0003575683.tif 000026
【図２６】
0003575683.tif 000027
【図２７】
0003575683.tif 000028
【図２８】
0003575683.tif 000029
【図２９】
0003575683.tif 000030
【図３０】
0003575683.tif 000031
【図３１】
0003575683.tif 000032
【図３２】
0003575683.tif 000033
【図３３】
0003575683.tif 000034
【図３４】
0003575683.tif 000035
【図３５】
0003575683.tif 000036
【図３６】
0003575683.tif 000037
【図３７】
0003575683.tif 000038
【図３８】
0003575683.tif 000039