(57)【特許請求の範囲】
【請求項１】
導電性チップ状セラミック素体(10)を得る工程と、このセラミック素体(10)の全面に絶縁性無機物層(14)を被覆する工程と、前記絶縁性無機物層(14)を被覆したセラミック素体(10)の両端部表面に金属粉末と無機結合材を含む導電性ペーストを塗布する工程と、前記ペーストを塗布したセラミック素体(10)を前記無機物層(14)の融点又は軟化点より低い温度で焼成し、前記塗布したペーストの無機結合材にそのペーストの下地部分の前記無機物層(14)を反応溶融させることにより消滅させて焼付け電極層(16)を形成する工程と、この焼付け電極層(16)の表面にめっき層(18,19)を形成して前記焼付け電極層(16)とめっき層(18,19)からなる端子電極(12)を形成する工程とを含む導電性チップ型セラミック素子の製造方法において、
前記無機物層(14)が各重量％で、ＳｉＯ2が５〜７％，ＰｂＯが７６〜８２％で残部がＢ2Ｏ3により構成され、
前記導電性ペーストにおける無機結合材が各重量％で、ＳｉＯ2が３〜５％，ＰｂＯが８８〜９４％で残部がＢ2Ｏ3のガラス微粒子により構成され、
かつ前記無機物層(14)は厚さが２〜５μｍである
ことを特徴とする導電性チップ型セラミック素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器の温度補償用のセンサに、また表面温度測定用のセンサにそれぞれ適するチップ型セラミックス素子の製造方法に関する。更に詳しくは、プリント回路基板等に表面実装されるチップ型のＮＴＣサーミスタ、ＰＴＣサーミスタ等の導電性チップ型セラミックス素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来、チップ型サーミスタのような導電性チップ型セラミック素子は、導電性セラミック素体の両端部に銀−パラジウムを主成分とする電極が焼付けられている。この焼付け電極の表面には基板実装時のはんだ耐熱性とはんだ付着性を向上させるためにめっき層が設けられているのが普通である。しかし、セラミック素体を露出したままめっき処理した場合、素体表面にめっきが付着してセラミック素子の抵抗値が初期の値と異なり、しかもセラミック素体がめっき液で浸食されてセラミック素子の信頼性が低下する等の不具合を生じる。この点を解決するため、従来の導電性チップ型セラミック素子では、焼付け電極層が接触する部分以外のセラミック素体の表面をガラス層で被覆し、焼付け電極層の表面にめっき層を形成している。このようにセラミック素体の表面をガラス層で被覆した導電性チップ型セラミック素子として、最も容易にかつ安価に製造でき、量産に適したものを本出願人は特許出願した（特開平５−２５１２１０）。
【０００３】
つまり図１及び図２に示すように、この導電性チップ型セラミック素子は導電性チップ状セラミック素体１０と、このセラミック素体１０の両端部表面に設けられた二つの端子電極１２と、これら二つの端子電極がそれぞれ電気的に接触する部分を除いてセラミック素体１０の表面を被覆する絶縁性無機物層１４とを備え、端子電極１２がセラミック素体１０の表面に形成された焼付け電極層１６と、この焼付け電極層１６の表面に形成されためっき層１８，１９とを有し、無機物層１４が焼付け電極層１６を形成するときの焼成温度より高い融点又は軟化点を有する導電性チップ型セラミック素子において、焼付け電極層１６が金属粉末と無機結合材を含む導電性ペーストを焼付けて形成され、無機物層１４は厚さが０．１〜２μｍであって、かつペーストの下地部分の無機物層が焼付け電極層１６の形成時に無機結合材に反応溶融して電極層１６に吸収され消滅したことを特徴とした導電性チップ型セラミック素子である。
【０００４】
【発明が解決しようとする課題】
しかし、従来の導電性チップ型セラミック素子では、セラミック素体１０を被覆する絶縁性無機物層１４の厚さが０．１〜２μｍと薄いため、メッキ処理時にセラミック素体１０から無機物層１４が剥がれ易く、メッキ処理の条件や無機物層１４の膜性状を厳しく管理する必要があった。また、無機物層１４はセラミックス素子自体の強度を上げる効果を有するものの、無機物層１４が２〜５μｍある導電性チップ型セラミックス素子に比べて強度が低くなる。これらの点を解決するために無機物層１４の厚さを２μｍ以上にすると、電極層１６の形成時に無機結合材との反応溶融によって無機物層１４を電極層１６に吸収し消滅させることができなくなるという問題があった。
【０００５】
本発明の目的は、はんだ耐熱性及びはんだ付着性に優れ、電極のめっき処理による抵抗値の変化がなく、信頼性の高い導電性チップ型セラミック素子の製造方法を提供することにある。
本発明の別の目的は、上記優れた導電性チップ型セラミック素子を比較的容易にかつ安価に製造でき、量産に適する導電性チップ型セラミック素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る発明は、図１及び図２に示すように、導電性チップ状セラミック素体１０を得る工程と、このセラミック素体１０の全面に絶縁性無機物層１４を被覆する工程と、絶縁性無機物層１４を被覆したセラミック素体１０の両端部表面に金属粉末と無機結合材を含む導電性ペーストを塗布する工程と、ペーストを塗布したセラミック素体１０を無機物層１４の融点又は軟化点より低い温度で焼成し、塗布したペーストの無機結合材にそのペーストの下地部分の無機物層１４を反応溶融させることにより消滅させて焼付け電極層１６を形成する工程と、この焼付け電極層１６の表面にめっき層１８，１９を形成して焼付け電極層１６とめっき層１８，１９からなる端子電極１２を形成する工程とを含む導電性チップ型セラミック素子の製造方法の改良である。
その特徴ある構成は、無機物層１４が各重量％で、ＳｉＯ2が５〜７％，ＰｂＯが７６〜８２％で残部がＢ2Ｏ3により構成され、導電性ペーストにおける無機結合材が各重量％で、ＳｉＯ2が３〜５％，ＰｂＯが８８〜９４％で残部がＢ2Ｏ3のガラス微粒子により構成され、かつ無機物層１４は厚さが２〜５μｍであるところにある。
【０００７】
無機物層１４の組成と導電性ペーストにおける無機結合材の組成を、上述したのように限定することにより電極層１６の形成時の反応溶融が推進される。これにより従来は実現することのできなかった、無機物層１４の厚さが２〜５μｍであっても無機物層１４を電極層１６に吸収し消滅させることができる。
【０００８】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて詳しく説明する。
（ａ）  チップ状セラミック素体の製造
本発明のチップ状セラミック素体は次の方法により作られる。先ずセラミック素子の用途に応じて金属酸化物粉末を採取する。例えば、サーミスタであればＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａｌ等の金属の酸化物粉末を、またバリスタであればＴｉ，Ｃｅ，Ｃａ，Ｓｂ，Ｎｂ等の金属の酸化物粉末を、更にインダクタであればＦｅ，Ｃｏ，Ｎｉ，Ｚｎ，Ｍｎ等の金属の酸化物粉末を１種又は２種以上採取して混合する。２種以上混合するときは、所定の金属原子比になるように各金属酸化物を秤量する。この混合物を仮焼し粉砕した後、有機結合材及び溶剤を加え混練してスラリーを調製する。次いでこのスラリーをドクターブレード法等により成膜乾燥してグリーンシートを成形する。このグリーンシートから図３（ａ）に示すチップ体２を打抜き、これを焼成して図３（ｂ）に示すチップ状のセラミック素体１０を得る。
【０００９】
（ｂ）  セラミック素体への絶縁性無機物層の被覆
得られたセラミック素体１０はその全面に厚さ２〜５μｍの絶縁性無機物層１４が被覆される（図３（ｃ））。この絶縁性無機物層１４の組成は、焼付け電極層１６を形成する金属粉末と、無機結合材を含む導電性ペーストにおける無機結合材の組成とを、両者を反応させたときの融点又は軟化点を焼付け電極層１６の焼付け温度より低い温度になるように限定する。例えば、無機結合材の組成比が各重量％で、ＳｉＯ２が３〜５％，ＰｂＯが８８〜９４％で残部がＢ２Ｏ３である場合（図６のＡ領域）では、絶縁性無機物層１４の組成を各重量％で、ＳｉＯ２が５〜７％，ＰｂＯが７６〜８２％で残部がＢ２Ｏ３（図６のＢ領域）とする。これにより、電極層焼き付け時に無機結合材と絶縁性無機物層が反応する際、その反応層の組成比は両者の中間の組成領域である図６のＣの領域付近になる。この領域付近は、この組成系（ＳｉＯ２−ＰｂＯ−Ｂ２Ｏ３）の共晶点に近く低温で溶融相になりやすいため、無機結合材と絶縁性無機物層の反応層は溶融物を作りやすく、よって電極層１６の形成時の反応溶融が推進される。
【００１０】
また、この無機物層１４は後述する焼付け電極層１６を形成するときの焼成温度より高い融点又は軟化点を有することが必要である。例えば、Ａｇのペーストを焼付ける場合にはその焼成温度は６００〜８５０℃であるため、この温度より高い融点又は軟化点を有するものが選ばれる。この理由はペーストの焼付け温度より融点又は軟化点が大幅に低いと、ペースト焼付け時に無機物層１４が電極表面に浮き上がったり、或いはセラミック素体１０同士又は素体１０と焼成治具との貼り付きが生じて歩留りが低下し易いからである。
【００１１】
無機物層１４の厚さについては、５μｍより厚いと、後述する電極層１６の形成時に溶融した無機物層１４が電極層中に完全に吸収されず、電極層１６とセラミック素体１０の界面に残留するため電極のセラミック素体１０に対する導電性が十分に得られない。また２μｍより薄いと、後述するめっき処理に際して、まためっき処理後のセラミック素体１０の保護機能に劣る。無機物層１４は、この要件以外は耐めっき性があれば特に制限はなく、結晶質であっても非結晶質であってもよい。
このセラミック素体１０への無機物層１４の被覆は真空蒸着法、スッパタリング法、イオンプレーティング法のような物理蒸着法（ＰＶＤ法）又は化学蒸着法（ＣＶＤ法）により行われる。この中でスパッタリング法が量産に適しているため好ましい。
【００１２】
（ｃ）  焼付け電極層の形成
図３（ｄ）に示すように、絶縁性無機物層１４を被覆したセラミック素体１０の両端部表面に金属粉末と無機結合材を含む導電性ペースト３０を塗布する。この塗布は導電性ペースト中にセラミック素体の両端部を浸漬させるディッピング法が好ましい。金属粉末を例示すれば、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の貴金属、又はこれらを混合した粉末が挙げられる。無機結合材は前述したので繰り返しての説明を省略する。図４に示すように、塗布された導電性ペースト３０中には無機結合材３２が均一に分散しており、この無機結合材３２は導電性ペーストの焼付け時にペースト３０に接触する無機物層１４と反応して、図５に示すようにこの無機物層１４を溶融させる性質を有することが必要である。
【００１３】
（ｄ）  めっき層の形成
焼付け電極層の表面にめっき層が形成される。このめっき層は図３（ｆ）に示すようにＮｉめっき層１８を形成した後、図３（ｇ）に示すようにＳｎめっき層１９を形成して二重構造にすることが好ましい。Ｎｉめっき層１８ははんだ耐熱性を向上して、はんだによる焼付け電極層の電極食われを防止し、Ｓｎめっき層１９ははんだ付着性を向上する。焼付け電極層１６、めっき層１８及び１９により端子電極１２が形成される。
【００１４】
【実施例】
次に本発明を実施例に基づいて説明する。以下に述べる実施例は本発明の技術的範囲を限定するものではない。
＜実施例１＞
次の方法により導電性チップ型セラミック素子として、図１及び図２に示すチップ型サーミスタを作製した。
先ず市販の炭酸マンガン、炭酸ニッケル、炭酸コバルトを出発原料とし、これらをＭｎＯ２：ＮｉＯ：ＣｏＯに換算して金属原子比３：１：２の割合でそれぞれ秤量した。秤量物をボールミルで１６時間均一に混合した後に脱水乾燥した。次いでこの混合物を９００℃で２時間仮焼し、この仮焼物を再びボールミルで粉砕して脱水乾燥した。粉砕物１００重量％に対してポリビニルブチラール６重量％、エタノール３０重量％及びメタノール３０重量％の結合材を加え、均一に混合してスラリーを調製した。このスラリーをドクターブレード法により成膜乾燥して厚さ０．８０ｍｍのグリーンシートを成形した。このシートから２．３４ｍｍ×１．４８ｍｍの大きさのチップ体を打抜き、大気圧下、１２００℃で４時間焼成し、長さ１．９ｍｍ、幅１．２ｍｍ、厚さ０．６５ｍｍの焼結体を得た。
【００１５】
この焼結体を図３（ｂ）に示すサーミスタ用のセラミック素体１０とし、スパッタリング装置を用いてその表面全体に組成比が各重量％で、ＳｉＯ２が５〜７％，ＰｂＯが７６〜８２％、で残部がＢ２Ｏ３からなる絶縁性無機物層１４を５μｍの厚さで形成した（図３（ｃ））。
次の方法によりセラミック素体１０の両端部に端子電極１２を設けた。この端子電極１２は、焼付け電極層１６とＮｉめっき層１８とＳｎめっき層１９により構成される。
先ず無機物層を形成したセラミック素体の両端部表面に導電性ペーストをディッピング法により塗布した（図３（ｄ））。導電性ペーストは、  Ａｇ粉末と、組成比が各重量％で、ＳｉＯ２が３〜５％，ＰｂＯが８８〜９４％で残部がＢ２Ｏ３のガラス微粒子により構成された無機結合材と、有機ビヒクルとからなる。導電性ペーストを塗布したセラミック素体を大気圧下、乾燥した後、３０℃／分の速度で６５０℃まで昇温し、そこで１０分間保持し、３０℃／分の速度で室温まで降温してＡｇからなる焼付け電極層１６を得た（図３（ｅ））。
次いで電解バレルめっき法で電極層１６の表面に厚さ２〜３μｍのＮｉめっき層１８と形成し、続いて厚さ１〜２μｍのＳｎめっき層１９を形成した。
【００１６】
＜比較例１＞
無機物層１４の厚さが１μｍであること以外は上記実施例１と同じ方法で、めっき層付きチップ型サーミスタを作製した。
＜比較例２＞
絶縁性無機物層１４が５０重量％以上のＳｉＯ２と残部がＡｌ２Ｏ３，ＭｇＯ，ＺｒＯ２又はＴｉＯ２の酸化物により構成され、導電性ペーストが市販の銀ペースト（デュポン社製ＪＰＮ−１１７６）であって、  Ａｇ粉末と、ＳｉＯ２，ＴｉＯ２，Ｂ２Ｏ３，Ｎａ２Ｏ及びＫ２Ｏからなるガラス微粒子と、有機ビヒクルとからなること以外は上記実施例１と同じ方法で、めっき層付きチップ型サーミスタを作製した。
【００１７】
＜比較試験と結果＞
・素体のめっき後の外観不良発生率
めっき処理後の実施例１のチップ型サーミスタと比較例１のチップ型サーミスタの各１００個についてセラミック素体表面を光学顕微鏡で観察した。この観察によりサーミスタの無機物層がセラミックス素体表面から部分的に又は全面で剥がれ落ちているものを不良とし、全体における不良率を調査した。この結果を表１に示す。
・素子の抗折強度
めっき処理後の実施例１のチップ型サーミスタと比較例１のチップ型サーミスタの各１００個について抗折強度試験器により抗折強度を測定した。この結果から抗折強度の平均値を計算した。その結果を表１に示す。
・素子の抵抗値の不良発生率
めっき処理後の実施例１のチップ型サーミスタと比較例２のチップ型サーミスタの各１００個について抵抗値を測定した。測定値が目標とする抵抗値許容差（±５％）から外れているものを不良とし、全体における不良率を調査した。この結果を表１に示す。
【００１８】
【表１】
0003580391.tif 000002
【００１９】
表１から明らかなように、比較例１の半数を越えるサーミスタにおいて無機物層がセラミックス素体表面から部分的に又は全面で剥がれ落ちているのに対して、実施例１のサーミスタでは無機物層がセラミックス素体表面から剥がれ落ちているものは発見できなかった。また、抗折強度試験によれば、実施例１のチップ型サーミスタの方が比較例１のチップ型サーミスタより抗折強度が高いことがわかる。更に、素子の抵抗値では、比較例２のチップ型サーミスタでは電極のセラミックス素体に対する導電性が十分に得られていないが、実施例１のチップ型サーミスタでは問題なく導電性が得られていることが判る。これは比較例２のチップ型サーミスタではセラミックス素体と焼付け電極層の界面に無機質層が残留するためと考えられる。
【００２０】
【発明の効果】
以上述べたように、本発明によれば、少ない工程で大量に導電性チップ型セラミックス素子を製造することができるために量産に適し、かつ従来のものよりも無機物層の厚さが２〜５μｍと厚いため、メッキ処理時にもセラミックス素体から無機物層が剥がれ難く、メッキ処理時に無機物層の膜生成が容易である。また、従来の導電性チップ型セラミックス素子に比べて強度が高くなる。
【図面の簡単な説明】
【図１】本発明のチップ型セラミック素子の要部破断斜視図。
【図２】その中央断面図。
【図３】本発明の第一の導電性チップ状セラミック素体からチップ型セラミック素子を作るまでの工程における素体の斜視図。
【図４】そのセラミック素体に導電性ペーストを塗布した状態の要部拡大断面図。
【図５】その導電性ペーストを焼付けた状態の要部拡大断面図。
【図６】その絶縁性無機物層及び無機結合材の組成図。
【符号の説明】
１０  導電性チップ状セラミック素体
１２  端子電極
１４  絶縁性無機物層
１６  焼付け電極層
１８  Ｎｉめっき層
１９  Ｓｎめっき層
【図１】
0003580391.tif 000003
【図２】
0003580391.tif 000004
【図３】
0003580391.tif 000005
【図４】
0003580391.tif 000006
【図５】
0003580391.tif 000007
【図６】
0003580391.tif 000008