(57)【特許請求の範囲】
【請求項１】
２つの直列スイッチング素子（１０、１１）から構成される少なくともブリッジの一辺を有し、各スイッチング素子がチョッピング対象直流電圧（Ｅ）を受け取り、個々のスイッチング素子（１０、１１）がコンデンサ（Ｃ１、Ｃ２）と保護ダイオード（Ｄ１、Ｄ２）とを有する並列スイッチング手段（Ｔ１、Ｔ２）から成り、前記スイッチング手段（Ｔ１、Ｔ２）が開閉を繰り返すことでチョッピング周波数を有する交流電圧（ｅ）を供給し、それを負荷（３１）に印加し、負荷の片方の端子が上記スイッチング素子（１０、１１）の共通点（Ｐ）につながれているチョッパ式電源において、
前記電源がさらに上記共通点（Ｐ）に接続されたパルス電流源（３０）を含み、上記パルス電流源（３０）がＬＣ形回路（Ｌ６からＬ１７、Ｃ６からＣ１７）で構成されており、そのＬＣ形回路のＬ、Ｃは、その回路自身の中を流れる電流が、上記負荷（３１）に印加される電圧に比べてπ／２だけ遅れるような値を有し、パルス電流源（３０）が、上記交流電圧（ｅ）の遷移端で上記コンデンサ（Ｃ１、Ｃ２）のそれぞれに充放電を繰り返させるための電流パルスを送り出すように構成されていることを特徴とするチョッパ式電源。
【請求項２】
上記パルス電流源（３０）が、上記スイッチング素子（１０、１１）のうちの少なくとも一つと並列であることを特徴とする請求項１に記載のチョッパ式電源。
【請求項３】
上記パルス電流源（３０）の一方の端子が上記中間点（Ｐ）に接続され、他方の端子が上記直流電圧（Ｅ）が印加されている２つの直列コンデンサ（Ｃ３０、Ｃ３１）の間に接続されていることを特徴とする請求項１に記載のチョッパ式電源。
【請求項４】
上記パルス電流源（３０）が一組の並列ＬＣ素子（Ｌ６、Ｃ６；Ｌ７、Ｃ７；Ｌ８、Ｃ８）から構成され、個々のＬＣ素子（Ｌ６、Ｃ６；Ｌ７、Ｃ７；Ｌ８、Ｃ８）がコンデンサ（Ｃ６、Ｃ７、Ｃ８）に直列接続されたインダクタンス（Ｌ６、Ｌ７、Ｌ８）で構成されており、コンデンサとインダクタンスの値は、それぞれのＬＣ素子内を流れる電流が、その素子に印加される電圧に比べてπ／２だけ遅れるように定められており、また個々のＬＣ素子が、上記負荷に印加される信号の奇数次高調波（ｆ１、ｆ３、ｆ５）のいずれか一つ、またはその信号の基本波をπ／２だけ移相させるように構成されていることを特徴とする請求項１から３のいずれか一項に記載のチョッパ式電源。
【請求項５】
上記パルス電流源（３０）が３つの並列ＬＣ素子（Ｌ６、Ｃ６；Ｌ７、Ｃ７；Ｌ８、Ｃ８）から構成されていることを特徴とする請求項１から４のいずれか一項に記載のチョッパ式電源。
【請求項６】
上記スイッチング手段（Ｔ１、Ｔ２）が上記保護ダイオード（Ｄ１、Ｄ２）を含むＭＯＳＦＥＴトランジスタで構成されていることを特徴とする請求項１から５のいずれか一項に記載のチョッパ式電源。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はチョッパ式電源に関し、より正確に言えば、ブリッジの一辺から成り、その一辺が低電圧のもとでスイッチングするように制御されたスイッチング素子を有するチョッパ式電源に関する。
【０００２】
【従来の技術】
図１に半ブリッジ形式の従来のチョッパ式電源を示す。この形式のチョッパ電源は、Ｄａｎｉｅｌ  ＳＡＤＡＲＮＡＣ，  ＥＳＥ  ９，  Ｅｙｒｏｌｌｅｓ著“Ｌｅｓ  ａｌｉｍｅｎｔａｔｉｏｎｓ  ｆｒ  ｑｕｅｎｃｅ  ｄｅ  ｄ  ｃｏｕｐａｇｅ  ｌｅｖｅ  ”に詳しく記載されている。
【０００３】
一つの電圧源が、２つの直列スイッチング素子１０、１１を備えたブリッジの一辺に直流電圧Ｅを供給している。スイッチング素子１０はスイッチング手段Ｔ１と、保護ダイオードＤ１と、コンデンサＣ１とから成り、それらは並列につながれている。同じくスイッチング素子１１はスイッチング手段Ｔ２と、保護ダイオードＤ２と、コンデンサＣ２とから成り、それらも同様に並列につながれている。図示したブリッジの一辺の中点ＰはインダクタンスＬ１につながれ、その後ろに負荷がつながれているが、ここでの負荷は一次インダクタンスＬ２と二次インダクタンスＬ３を持った変圧器から構成されている。コンデンサＣ３は並列に一次インダクタンスＬ２につながれている。インダクタンスＬ２から構成された負荷の他端は、直流電圧Ｅが印加されている２つの保持コンデンサＣ４およびＣ５の間につながれている。
【０００４】
変圧器の二次側では、２つの整流ダイオードＤ３およびＤ４が、２つのインダクタンスＬｓおよび一つの平滑化コンデンサＣｓと共働して、直流出力電圧Ｖｓを供給している。電圧Ｖｓは、図示されていない負荷に印加される。
【０００５】
この電源の動作を、図２を参照しながら説明するが、この図は図１に示した信号に関する４つの相関タイムチャート（ＡからＤまで）を表している。
【０００６】
スイッチング手段Ｔ１およびＴ２は、例えば保護ダイオードＤ１およびＤ２を含んだ電力用ＭＯＳＦＥＴトランジスタで構成されている。図示されていない制御回路が、トランジスタＴ１およびＴ２の各ゲートに、タイムチャートＡおよびＢで表された制御パルスを印加する。これらのパルスは同じ周期Ｔを持つが、時間がずれており、トランジスタＴ１およびＴ２を交互に導通状態（飽和状態）および非導通状態（遮断状態）にする。パルスが片方のトランジスタのゲートに印加されたとき、そのトランジスタは導通状態になる。このようなパルスが時刻ｔ１でトランジスタＴ１に印加されたとき、トランジスタＴ２は遮断状態にある。コンデンサＣ４とＣ５の中点と、ブリッジの一辺の中点との間で測定される電圧ｅ（タイムチャートＣ）は、コンデンサＣ４の両端子に現れる電圧である＋Ｅ／２に等しい。トランジスタＴ１を通過する電流ｊ（タイムチャートＤ）が増加し、またこの電流は、インダクタンスＬ１と、インダクタンスＬ２を持った変圧器の一次巻線とで構成される負荷に供給される。時刻ｔ２において、トランジスタＴ１は遮断状態となり、またインダクタンスＬ１は電流の急激な通過を妨げるので、コンデンサＣ１の充電とコンデンサＣ２の放電を引き起こす。すると電圧ｅは、時刻ｔ３において−Ｅ／２に達するまで低下し、このときダイオードＤ２は導通状態になる。このときコンデンサＣ２の両端子間に弱い電圧が生じる。コンデンサＣ１およびＣ２が急激に充電、放電するのを避けるために、一方のトランジスタの導通状態の終わりと、他方のトランジスタの導通状態の始まりとの間には、防護時間ｄｔが設けられている。このようにして損失を減少させる。電圧ｅが負になると電流ｊは反転し、また時刻ｔ４において今度はトランジスタＴ２が導通状態になる。したがってこの現象は対称的に繰り返される。
【０００７】
こうして交流の対称電流ｅを発生させることで、チョッピング周期Ｔに依存した出力電圧Ｖｓを得ることが可能になる。
【０００８】
コンデンサＣ１およびＣ２の各容量は、発生する損失とチョッピング周波数との間の折り合いの結果として決められる。コンデンサの容量が大きければ、スイッチングによる損失は小さくなるが、それらを充放電させるのにより長い時間が必要となるので、チョッピング周波数は比較的低くなければならない。ところがこれらのコンデンサの存在は、別称で低圧スイッチングとも呼ばれる低電圧のもとでのスイッチングを行えるようにするために不可欠である。
【０００９】
【発明が解決しようとする課題】
この形式のチョッパ式電源の主な不都合は、コンデンサＣの充放電を行えるようにするため、インダクタンスＬ１の使用が不可欠なことである。負荷が変圧器で構成されているとき、十分大きなコンデンサＣ１およびＣ２の充放電電流を発生させるのに、変圧器の一次インダクタンスは確かに小さすぎる。これらのコンデンサを充放電させる瞬間に、電流ｊは急速な充放電を行えるほどの大きさでなければならない。こうして、図２を参照すると、ｔ２からｔ３までの期間中と、ｔ５からｔ６までの期間中、電流ｊは十分大きくなければならないが、この電流はトランジスタＴ１またはＴ２内、またはダイオードＤ１またはＤ２内を流れるので、残りの時間においても同様に大きく、このことが導通による損失とスイッチングによる損失を引き起こす。従ってこれらのトランジスタは大きめのサイズとすることが必要である。
【００１０】
さらに、この装置から給電される負荷が有しているインピーダンスが低下したとしても、電流ｊがスイッチングの瞬間に存在し、しかも十分に大きいことがやはり必要である。従って負荷がそこに存在しないと損失が大きくなる。
【００１１】
このインダクタンスＬ１から惹起される別の問題は、このインダクタンスは作成するのが難しいこと、そして大きな鉄損を引き起こすことである。確かにこのインダクタンスは、電磁波を出さないためにトーラス形に作成することが必要であり、また温度上昇を避けるため、大きめのサイズにする必要があるが、これがまた嵩高の問題を惹起する。強電流への適用において、例えば５００Ｗのチョッパ式電源に対して、Ｌ１は数μＨ程度のインダクタンスを有し、また１５Ａに耐えられなければならない。このインダクタンスの存在は３％程度の効率低下を引き起こすと考えられている。鉄損はｆ３／２で増加するので、チョッピング周波数もまた、１ＭＨｚ以下に限定される。
【００１２】
さらに、電源の負荷が変動する場合、またはそのときにもし電圧Ｅが固定されていないならば、チョッピング周波数の制御を実現することでしか、出力電圧Ｖｓを一定に保つことはできない。このことはより大きな嵩高と過剰コストとを引き起し、また電磁波の放出に伴う問題を惹起する。
【００１３】
本発明はとりわけ、これら多くの不都合を軽減することを目的としている。
【００１４】
より正確に言えば、本発明の目的の一つは、Ｌ１のようなインダクタンスの存在を必要とせず、したがって、先行技術よりずっと高いチョッピング周波数で作動し、なおかつ損失と嵩高とを減少させるチョッパ式電源を提供することである。
【００１５】
【課題を解決するための手段】
上記の目的、並びに以下で明らかとなる別の目的は、少なくともブリッジの一辺から成り、このブリッジの一辺はチョッピング対象直流電圧を受け取る２つの直列スイッチング素子で構成され、それぞれのスイッチング素子は、コンデンサおよび保護ダイオードに並列接続されたスイッチング手段から成り、スイッチング手段が開閉を繰り返すことでチョッピング周波数を持った交流電圧を供給し、その交流電圧を一つの負荷に印加するが、負荷の一方の端子はスイッチング素子どうしの共通点につながれ、パルス電流源がその共通点に接続され、そのパルス電流源はＬＣ形回路によって構成され、ＬとＣの値は、その回路内を流れる電流が、負荷に印加された電圧にくらべてπ／２だけ遅れるように定められており、またパルス電流源は、交流電圧の遷移端を機にそれぞれのコンデンサに充放電を繰り返させるための電流パルスを送り出すことを特徴とするチョッパ式電源によって達成される。
【００１６】
好ましい実施例においては、パルス電流源はスイッチング素子の少なくとも一方と並列であるが、別の実施例においては、パルス電流源の一方の端子はこの中点につながれており、他方の端子は、直流電圧が印加されている２つの直列コンデンサの間につながれている。
【００１７】
パルス電流源が一組の並列ＬＣ素子によって構成され、各ＬＣ素子はコンデンサに直列接続されたインダクタンスで構成されているとき、各ＬＣ素子の中を流れる電流が、その素子に印加される電圧の立ち上がり端および立ち下がり端と同じ歩調で極値を呈するようにＬとＣの値を定めるのが有利である。これは、個々の素子に関して個々の電流スペクトル成分を、印加電圧の個々の同一番目のスペクトル成分に比べて、π／２だけ移相することで得られる。
【００１８】
パルス電流源は３つの並列ＬＣ素子で構成でき、またスイッチング手段は保護ダイオードを含むＭＯＳＦＥＴトランジスタで構成できる。
【００１９】
本発明の他の特徴および利点は、多くの好ましい実施例についての以下の説明および添付の図面を読めば明らかとなろう。これらの実施例は限定するためではなく、説明のために採り上げたものである。
【００２０】
【実施例】
図１と図２については、先行技術に言及した際に、既に説明たものである。
【００２１】
図３に本発明の好ましい第１の実施例を示すが、ここでチョッパ式電源はインバータとして作動する。図１の各要素と同じ要素には、同じ参照番号を付してある。
【００２２】
本発明は、２つのスイッチング素子１０および１１から成るブリッジの一辺の構造中に存する。ブリッジの一辺の中点Ｐにパルス電流源３０が接続されており、このパルス電流源はＬＣ形回路から構成され、すなわち自己インダクタンスとコンデンサとで構成されており、ＬとＣの値は、この回路内を流れる電流が、参照番号３１で示される負荷に印加された電圧に比べてπ／２だけ遅れるように定められている。この負荷は、例えば誘導加熱装置によって構成されている。パルス電流源３０は、コンデンサＣ１およびＣ２のそれぞれに対して、交流電圧ｅの遷移端を機に充放電を繰り返させるための電流パルスを送り出すように設計されている。
【００２３】
図１２のタイムチャートＤは、この電流源３０から供給される電流ｊの挙動を示しており、その他のタイムチャート（ＡからＣ）は図２のタイムチャートと同じである。従ってこの電流源３０の機能は、スイッチング手段が開く各瞬間に電流パルスを発生させることである。電流パルスは、ｅの立ち上がり端および立ち下がり端をそれの中心としている。電流パルスは、電圧ｅが減少しているとき正であり、ｅが増加しているとき負である。
【００２４】
図５および図７は、図３の結線内で使用するように設計したパルス電流源３０の実施例を表している。
【００２５】
図５において、パルス電流源３０は一組の並列ＬＣ素子から構成されている。より正確に言えば、個々のＬＣ素子は、コンデンサＣ６、Ｃ７、Ｃ８とそれぞれ直列につながれたインダクタンスＬ６、Ｌ７またはＬ８から構成されている。個々のＬＣ素子は、図９および図１０に示したとおり、その素子を通過する電流を、その素子の両端子における電圧に比べてπ／２だけ遅らせるようにＬ、Ｃの値が定められている。個々のＬＣ素子内を流れる電流は、その素子に印加された電圧の立ち上がり端および立ち下がり端に同期した極値を呈する。従ってこれは、個々の素子に関して個々の電流スペクトル成分を、印加電圧の個々の同一番目のスペクトル成分と比べて、π／２だけ移相することで得られる。
【００２６】
図９は、ＬＣ素子が呈するインピーダンスを周波数の関数として表している。ＬＣ素子は、ｆｘを中心周波数とする帯域消去フィルタを構成する。図１０は、このＬＣ素子を通過する電流が、ＬＣ素子の両端子における電圧と比べて位相がφだけずれているところを表しているが、この図を見ると、位相ずれはｆｘより低い周波数に対しては＋π／２であり、またｆｘより高い周波数に対しては−π／２であることが観察される。こうして、各ＬＣ素子について、電圧に対する電流の位相ずれが−π／２となるようにＬとＣの値を定めることで、例えばこのＬＣ素子を小さめのサイズとし、そのＬＣ素子をｆｘより高い周波数Ｆに同調させることで、電圧ｅの基本波および奇数次高調波に対応する各電流が得られ、それらの和は図１２のタイムチャートＤに示された電流に一致する。
【００２７】
図１１に、電流源の動作を明らかにする４つのタイムチャートを示す。電流源３０の両端子に現れる電圧をＶと表記する。この電圧は０と＋Ｅの間で変動する。タイムチャートＢは電圧Ｖ１、Ｖ３、Ｖ５の変動を示しているが、これらはそれぞれ電圧Ｖの１番目、３番目、５番目の高調波に対応し、すなわち周波数ｆ１、ｆ３、ｆ５に対応している。すべての奇数次高調波の和はＶに等しい。タイムチャートＣは、図５の各ＬＣ素子を通過する電流ｋ１からｋ３の変動を表している。これらの電流は、対応する電圧Ｖ１からＶ５に比べて、位相が９０度ずれている。これらの電流の和は、各ＬＣ素子を並列につなぐことで得られ、タイムチャートＤの電流ｊを得ることができる。これより多くのＬＣ素子を使用できることは明白であり、そうすれば、より大きな振幅と、より小さな幅を持った電流パルスを得ることが可能になる。しかしながら実験から、並列ＬＣ素子が３つもあれば、嵩高とパルス波形との間でうまく折り合いがつくことが示された。パルスの理想波形は矩形である。
【００２８】
図７のパルス電流源は可能な代替回路を構成しており、この代替回路は素子Ｌ１２Ｃ１２を持ち、この素子は自己インダクタンスＬ１３と並列に接続され、この自己インダクタンスはコンデンサＣ１３と直列に接続され、自己インダクタンスＬ１３とコンデンサＣ１３とは自己インダクタンスＬ１４と並列であり、自己インダクタンスＬ１４自身はコンデンサＣ１４と直列に接続されている。
【００２９】
図７の電流源は電流パルスを供給するが、その電流パルスは図５の電流源から供給される電流パルスと類似した挙動を呈する。
【００３０】
図３に示したパルス電流源３０は、その図の点線で示したように、やはり電圧Ｅの＋端子に接続してもよいことに注目すべきである。同じく、個々のスイッチング素子の端子に電流源を一つずつ配置することも可能である。
【００３１】
図５の各ＬＣ素子を、やはり電圧Ｅの正電位と負電位との間で分配してもよい。一例として、Ｌ６Ｃ６素子とＬ７Ｃ７素子を−端子につなぎ、その一方でＬ８Ｃ８素子を＋端子に接続してもよい。
【００３２】
図４に、本発明によるチョッパ式電源の別の実施例を示すが、ここでの動作もやはりインバータ形式である。この実施例は、図３の実施例と比べ、一端子に接続されていた（とりわけ図５および図７に従って同様に実現できる）電流源３０が、今度は直流電圧Ｅが印加されている２つの直列コンデンサＣ３０とＣ３１の間に接続されている点が異なる。この接続では、パルス電流源を作るのに使われたコンデンサは、もはやＥ／２に等しい平均電圧を受けず、またそれに印加された電圧中の交流成分の振幅にだけ耐えられればよいという利点がもたらされる。このとき、嵩張らず低コストのコンデンサを使用することができる。
【００３３】
図６と図８には、同じく図４の結線にも適したパルス電流源の実施例が示されている。これらの電流源は、同じく自己インダクタンスとコンデンサを基にして作られている。図６では、自己インダクタンスＬ９が２つの直列素子Ｌ１０Ｃ１０およびＬ１１Ｃ１１と並列につながれている。この実施例は、コンデンサＣ６が省かれている点が図５の実施例と異なる。図８の実施例では、３つの自己インダクタンスＬ１５からＬ１７までと、２つのコンデンサＣ１６、Ｃ１７とを使用している。この実施例は、コンデンサＣ１４が省かれている点が図７の実施例と異なる。
【００３４】
図１３にブリッジ形式のチョッパ式電源を示す。負荷３１の一方の端子は、図３を参照しながら既に説明したブリッジの共通点に接続されており、他方の端子は、２つのスイッチング素子３３、３４から構成されるブリッジの他の一辺の共通点に接続されている。スイッチング素子３３はスイッチング手段Ｔ３と、保護ダイオードＤ２０と、コンデンサＣ２０とから成り、それらは並列に接続されている。スイッチング素子３４はスイッチング手段Ｔ４と、保護ダイオードＤ２１と、コンデンサＣ２１とから成り、それらも同様に並列に接続されている。スイッチング素子３４と並列に、例えば図５に則して作ることができるパルス電流源３２が接続されている。電流源３２の中を電流ｊ２が流れ、それに対して電流源３０の中を流れる電流をｊ１と呼称する。負荷３１は、変圧器の一次巻線で構成することができる。
【００３５】
【発明の効果】
本発明の主な利点は、従来の結線（図１）内で使われていたインダクタンスＬ１が省かれ、また負荷に印加される電圧に対して電流を移相させる機能を保証するＬＣ回路によって置き換えられていることである。このＬＣ回路は、製造が容易であり、またインダクタンスＬ１ほど嵩張らない。全体損失も減少する。
【００３６】
さらに、負荷が変圧器で構成され（ブリッジの形に結線され）ているとき、ブリッジの２辺に印加される各制御信号の移相量を変更することで、この変圧器の二次電圧を調節することができる。このような働きは、先行技術においては不可能である。
【００３７】
発生した電流パルスの振幅と持続時間とを、スイッチング手段の並列コンデンサを充放電させるのに十分なように最適化することができる。こうしてスイッチング手段の中で大電流が避けられ、また全体の嵩高が減少する。
【００３８】
直流／直流コンバータ（負荷は変圧器から構成されている）の働きに関して本発明のもう一つの利点は、変圧器の二次電圧が先行技術と比べて低いことである。このとき使用する整流ダイオードは、許容最大電圧が先行技術でのダイオードの許容最大電圧より低くてもよいので、従ってより高速となる。
【００３９】
チョッピング周波数は先行技術におけるよりも高くでき、電流パルスが短い持続時間を持つとき、例えば３０ｎｓ程度であれば、３ＭＨｚ付近まで可能である。チョッピング周波数が低ければ、各コンデンサの容量を小さくすることができ、またＭＯＳＦＥＴトランジスタのドレインとソース間の寄生容量Ｃｄｓが、低圧スイッチングを可能にするほど大きければ、これらのコンデンサを省くことさえできる。
【００４０】
本発明は低圧スイッチングを実現し、なおかつ高圧スイッチングで得られる信号に近い信号を発生させることができる。
【図面の簡単な説明】
【図１】従来のチョッパ式電源を表した図である。
【図２】図１に関する相関タイムチャートを表した図である。
【図３】本発明のチョッパ式電源に関する第１の実施例を表した図である。
【図４】本発明のチョッパ式電源に関する第２の実施例を表した図である。
【図５】図３または図４の、あるいは図３および図４のパルス電流源に関するいくつかの実施例を表した図である。
【図６】図３または図４の、あるいは図３および図４のパルス電流源に関するいくつかの実施例を表した図である。
【図７】図３または図４の、あるいは図３および図４のパルス電流源に関するいくつかの実施例を表した図である。
【図８】図３または図４の、あるいは図３および図４のパルス電流源に関するいくつかの実施例を表した図である。
【図９】図５のＬＣ素子が有するインピーダンスと、その素子を通過する電流の、その素子の両端子における電圧に対する位相ずれとを、周波数の関数として表した図である。
【図１０】図５のＬＣ素子が有するインピーダンスと、その素子を通過する電流の、その素子の両端子における電圧に対する位相ずれとを、周波数の関数として表した図である。
【図１１】パルス電流源の動作を理解するための相関タイムチャートを表した図である。
【図１２】図３および図４に関する相関タイムチャートを表した図である。
【図１３】本発明を利用したブリッジ形式のチョッパ式電源を表した図である。
【図１】
0003580889.tif 000002
【図２】
0003580889.tif 000003
【図３】
0003580889.tif 000004
【図４】
0003580889.tif 000005
【図５】
0003580889.tif 000006
【図６】
0003580889.tif 000007
【図７】
0003580889.tif 000008
【図８】
0003580889.tif 000009
【図９】
0003580889.tif 000010
【図１０】
0003580889.tif 000011
【図１１】
0003580889.tif 000012
【図１２】
0003580889.tif 000013
【図１３】
0003580889.tif 000014