(57)【特許請求の範囲】
【請求項１】
ＣＰＵ、メモリ、およびハードウェアリソースが変更可能なＩ／Ｏデバイスから構成されるコンピュータシステムであって、
前記ＣＰＵによってリード／ライト可能に構成され、前記Ｉ／Ｏデバイスに割り当てるべきＤＭＡチャネルおよび割り込みレベルを前記Ｉ／Ｏデバイスのハードウェアリソースとして指定する環境設定情報がオペレーティングシステムによって書き込まれる環境設定レジスタと、
前記ＣＰＵによってリード／ライト可能に構成され、前記環境設定レジスタへの書き込み禁止を指定するライトロック情報がシステムＢＩＯＳによって書き込み可能な制御レジスタと、
この制御レジスタに前記ライトロック情報が書き込まれた場合は前記環境設定レジスタへの書き込みを禁止し、前記ライトロック情報が書き込まれていない場合は前記環境設定レジスタへの書き込みを許可する書き込み禁止回路とを具備することを特徴とするコンピュータシステム。
【請求項２】
前記Ｉ／Ｏデバイスは双方向パラレルポートであることを特徴とする請求項１記載のコンピュータシステム。
【請求項３】
前記Ｉ／Ｏデバイスは音源カードであることを特徴とする請求項１記載のコンピュータシステム。
【請求項４】
前記書き込み禁止回路は、
前記制御レジスタに前記ライトロック情報が書き込まれた場合、前記ＣＰＵが前記環境設定レジスタに環境設定情報を書き込むときに実行するＩ／Ｏライトサイクルに応じて前記環境設定レジスタに供給されるデータ書き込みパルスを無効化して、前記環境設定レジスタへの書き込みを禁止することを特徴とする請求項１記載のコンピュータシステム。
【請求項５】
ＣＰＵ、メモリ、および各種Ｉ／Ｏデバイスから構成されるコンピュータシステムにおいて、
ハードウェアリソースが変更可能に構成されたＩ／Ｏデバイスと、
前記ＣＰＵによってリード／ライト可能に構成され、前記ハードウェアリソースが変更可能に構成されたＩ／Ｏデバイスに割り当てるべきＤＭＡチャネルおよび割り込みレベルをハードウェアリソースとして指定する環境設定情報がオペレーティングシステムによって書き込まれる環境設定レジスタと、
前記ＣＰＵによってリード／ライト可能に構成され、前記環境設定レジスタへの書き込み禁止を指定するライトロック情報がシステムＢＩＯＳによって書き込み可能な制御レジスタと、
この制御レジスタに前記ライトロック情報が書き込まれていない場合は前記環境設定レジスタへの書き込みを許可し、前記制御レジスタに前記ライトロック情報が書き込まれた場合は、前記ＣＰＵが前記環境設定レジスタに環境設定情報を書き込むときに実行するＩ／Ｏライトサイクルに応じて前記環境設定レジスタに供給されるデータ書き込みパルスを無効化し、前記環境設定レジスタのアクセス形態をリードオンリーに変更する書き込み禁止回路とを具備することを特徴とするコンピュータシステム。
【請求項６】
コンピュータシステムで使用されるＩ／Ｏデバイスを制御するＩ／Ｏ制御装置において、
前記コンピュータシステムのＣＰＵによってリード／ライト可能に構成され、前記Ｉ／Ｏデバイスに割り当てるべきＤＭＡチャネルおよび割り込みレベルを前記Ｉ／Ｏデバイスのハードウェアリソースとして指定する環境設定情報がオペレーティングシステムによって書き込まれる環境設定レジスタと、
前記ＣＰＵによってリード／ライト可能に構成され、前記環境設定レジスタへの書き込み禁止を指定するライトロック情報がシステムＢＩＯＳによって書き込み可能な制御レジスタと、
この制御レジスタに前記ライトロック情報が書き込まれていない場合は前記環境設定レジスタへの書き込みを許可し、前記制御レジスタに前記ライトロック情報が書き込まれた場合は、前記ＣＰＵが前記環境設定レジスタに環境設定情報を書き込むときに実行するＩ／Ｏライトサイクルに応じて前記環境設定レジスタに供給されるデータ書き込みパルスを無効化し、前記環境設定レジスタのアクセス形態をリードオンリーに変更する書き込み禁止回路とを具備することを特徴とするＩ／Ｏ制御装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明はコンピュータシステムに関し、特にハードウェアリソースが変更可能なＩ／Ｏデバイスを含むコンピュータシステムおよびそのシステムで使用されるＩ／Ｏ制御装置に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なノートブックタイプまたはラップトップタイプのポータブルパーソナルコンピュータが種々開発されている。この種のパーソナルコンピュータにおいては、オプションカードなどの拡張デバイスを必要に応じて接続するための拡張コネクタが設けられている。オプションカードとしては、ＩＳＡ仕様のいわゆるＩＳＡカードなどが業界標準カードとして良く知られている。
【０００３】
この種のオプションカードにおいては、そのカード毎にそれを使用するのに必要なハードウェア資源（割り込みレベル、ＤＭＡチャネル番号、Ｉ／Ｏアドレス空間など）が規定されている。また、オプションカードのほとんどは、ユーザによって操作可能なジャンパまたはディップスイッチを有しており、それらジャンパまたはディップスイッチの設定に応じて割り込みレベルなどが変更できるように構成されている。これらジャンパまたはディップスイッチの操作によってオプションカードの割り込みレベルおよびＤＭＡチャネルの値を、他のＩ／Ｏデバイスによって使用されてない割り込みレベルおよびＤＭＡチャネルに設定すれば、そのオプションカードを正常に使用する事ができる。
【０００４】
しかしながら、ジャンパまたはディプスイッチの設定操作を正しく行うためには、ポータブルコンピュータ内蔵の各種周辺ＬＳＩコントローラなどの全てのＩ／Ｏデバイス、および拡張コネクタに既に接続されている他のオプションカードがどのようなハードウェアリソースを使用しているかなどを調べなければならず、その作業はユーザにとっては非常に困難である。
【０００５】
もしオプションカードと他のＩ／Ｏデバイスとの割り込みレベルが重なっている場合には、ＣＰＵがそれらデバイスのどちらから割り込み要求が発生されたか区別できなくなり、オプションカードを正常に動作させる事ができなくなる。
【０００６】
そこで、最近では、いわゆるＰｌａｇ  ａｎｄ  Ｐｌａｙ（ＰＮＰ）を提唱する次世代ＯＳ、すなわちシステム内蔵の特定のＩ／Ｏデバイスに割り当てるべき割り込みレベル、およびＤＭＡチャネル番号などのハードウェアリソースを管理する機能を持つＯＳが開発され始めており、これに伴ってハードウェアリソースの変更が可能なＩ／Ｏデバイスの設計が要求されている。
【０００７】
このようなハードウェアリソースの変更が可能なＩ／Ｏデバイスを実現するためには、そのＩ／Ｏデバイスに割り当てるハードウェアリソースを指定する環境設定レジスタを用意し、その環境設定レジスタにＯＳによって指定されたハードウェアリソースの情報を書き込むように構成する事が必要とされる。
【０００８】
【発明が解決しようとする課題】
しかし、このようにハードウェアリソース管理機能をＯＳが持ち、ハードウェアリソースの変更が可能なＩ／Ｏデバイスを含むシステムであっても、実際にはそのシステムのハードウェア構成は機種毎に種々異なっているので、機種によってはＯＳによって指定されたハードウェアリソースを使用できるとは限らない。
【０００９】
例えば、拡張バスを持たないシステムの場合には、そのシステム内ハードウェアによってサポートすべきＤＭＡチャネル数は必要最小限に押さえられているのが普通である。この場合、ＯＳによって指定されたＤＭＡチャネルが実際にはサポートされておらず、これによって誤動作が引き起こされる危険がある。
【００１０】
この発明はこのような点に鑑みてなされたもので、環境設定レジスタへの書き込みをハードウェア的に禁止できるようにし、ＯＳ環境に影響を及ぼすこと無くハードウェアリソースの変更による誤動作を防止することができるコンピュータシステムおよびＩ／Ｏ制御装置を提供することを目的とする。
【００１１】
【課題を解決するための手段および作用】
この発明によるコンピュータシステムは、ＣＰＵ、メモリ、およびハードウェアリソースが変更可能なＩ／Ｏデバイスから構成されるコンピュータシステムであって、前記ＣＰＵによってリード／ライト可能に構成され、前記Ｉ／Ｏデバイスに割り当てるべきＤＭＡチャネルおよび割り込みレベルを前記Ｉ／Ｏデバイスのハードウェアリソースとして指定する環境設定情報がオペレーティングシステムによって書き込まれる環境設定レジスタと、前記ＣＰＵによってリード／ライト可能に構成され、前記環境設定レジスタへの書き込み禁止を指定するライトロック情報がシステムＢＩＯＳによって書き込み可能な制御レジスタと、この制御レジスタに前記ライトロック情報が書き込まれた場合は前記環境設定レジスタへの書き込みを禁止し、前記ライトロック情報が書き込まれていない場合は前記環境設定レジスタへの書き込みを許可する書き込み禁止回路とを具備することを特徴とする。
【００１２】
このコンピュータシステムにおいては、オペレーティングシステムによって環境設定レジスタに書き込まれる環境設定情報の内容に従ってＩ／Ｏデバイスに割り当てるハードウェアリソースが決定されるが、システムＢＩＯＳによって制御レジスタにライトロック情報が書き込まれている場合には、書き込み禁止回路によって環境設定レジスタへの書き込みがハードウェア的に禁止され、一方、ライトロック情報が書き込まれていない場合には、環境設定レジスタへの書き込みが許可される。
【００１３】
このため、例えば、拡張バスを持たないシステムのようにサポートしているハードウェアリソースが比較的少ない機種においては、システム起動時に環境設定レジスタにデフォルトの環境設定情報を書き込んだ後、制御レジスタにライトロック情報を書き込むことにより、以降、ＯＳによる環境設定レジスタへの書き込みを禁止できる。従って、サポートされてないハードウェアリソースが指定されることによる誤動作を防止できる。一方、全てのハードウェアリソースをサポートしている機種においては、ライトロック情報を書き込まなければ、通常通り、ＯＳ管理下でＩ／Ｏデバイスに割り当てるハードウェアリソースを任意に変更することができる。
【００１４】
【実施例】
以下、図面を参照してこの発明の実施例を説明する。図１には、この発明の一実施例に係わるパーソナルコンピュータのシステム構成が示されている。
このパーソナルコンピュータは、ラップトップタイプまたはノートブックタイプのシステムであり、図示のように、ＣＰＵローカルバス（プロセッサバス）１０Ａ、ＩＳＡ仕様のシステムバス１０Ｂ、ＣＰＵ１１、レベルシフト用ゲートアレイ１２、システムメモリ１３、表示コントローラ１４、ビデオメモリ（ＶＲＡＭ）１５、およびＬＣＤなどのフラットパネルディスプレイ１６を備えている。
【００１５】
ＣＰＵ１１は、システム全体の制御を司るためのものであり、システムメモリ１３に格納された処理対象のプログラムを実行する。ＣＰＵ１１としては、３．３Ｖ／５Ｖ動作可能なもの、例えば、米インテル社により製造販売されているマイクロプロセッサＳＬ  Ｅｎｈａｎｃｅｄ  Ｉｎｔｅｌ４８６などが使用されており、そのＣＰＵ１１には後述の電源コントローラ２３によって３．３Ｖの電源電圧が供給されている。このＣＰＵ１１には、１ラインのデータサイズが３２ビット×４のキャッシュメモリが内蔵されている。ＣＰＵ１１のローカルバス１０Ａには、３２ビット幅のデータバス、３２ビット幅のアドレスバス、および各種ステータス信号線などが定義されている。
【００１６】
システムメモリ１３は、オペレーティングシステム、処理対象のアプリケーションプログラム、およびアプリケーションプログラムによって作成されたユーザデータ等を格納する。オペレーティングシステム（ＯＳ）としては、Ｉ／Ｏデバイスのハードウェアリソース（割り込みレベル、ＤＭＡチャネル番号、Ｉ／Ｏアドレス空間など）管理機能を持つものが使用される。このシステムメモリ１３は、５Ｖ動作のダイナミックＲＡＭから構成されている。
【００１７】
レベルシフト用ゲートアレイ１２は、ＣＰＵローカルバス１０Ａ内に定義された３２ビットデータバスとシステムメモリ１３との間に接続されており、その間を転送するデータ信号の電圧レベルを３．３Ｖから５Ｖ、または５Ｖから３．３Ｖに変換する。データ信号の電圧レベル変換は、レベルシフト用ゲートアレイ１２内のバッファ回路によって実行される。また、ＣＰＵバスサイクルとシステムメモリ１３のリードアクセスサイクルとの非同期実行を可能にするために、バッファ回路にはシステムメモリ１３からのリードデータをラッチするデータラッチ機能が設けられている。
【００１８】
表示コントローラ１４は、ＳＴＮモノクロ、ＳＴＮカラー、またはＴＦＴカラーＬＣＤパネルなどから構成されるフラットパネルディスプレイ１６を表示制御するためのものであり、ＣＰＵローカルバス１０Ａを介してＣＰＵ１１から表示データを受け取り、それをビデオメモリ（ＶＲＡＭ）１５に書き込む。
【００１９】
システムバス１０Ｂには、ＢＩＯＳ  ＲＯＭ１７、システムコントローラ１８、およびＩ／Ｏコントローラ１９が接続されている。
ＢＩＯＳ  ＲＯＭ１７は、システムＢＩＯＳ（Ｂａｓｉｃ    Ｉ／Ｏ  Ｓｙｓｔｅｍ  ）を格納するためのものであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。システムＢＩＯＳには、電源投入時に実行されるＩＲＴルーチン、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバ、システム管理プログラム、およびセットアッププログラムなどが含まれている。
【００２０】
システムコントローラ１８は、ＣＰＵローカルバス１０Ａとシステムバス１０Ｂ間を接続するブリッジ装置、およびシステム内の各種メモリを制御するメモリ制御ロジック等から構成されている。
【００２１】
Ｉ／Ｏコントローラ１９は、シリアルポート２０に接続されるＩ／Ｏ機器等の制御、および双方向パラレルポートであるＥＣＰ（Ｅｘｔｅｎｄｅｄ  Ｃａｐａｂｉｌｉｔｉｅｓ  Ｐｏｒｔ）２１に接続されるプリンタ／外部ＦＤＤ等の制御、および３．５インチの内蔵ＦＤＤ２２の制御を行なう。
【００２２】
Ｉ／Ｏコントローラ１９は１個のＬＳＩによって構成されており、そこには図２に示されているように、ＥＣＰ制御回路１９２を含むＩ／Ｏコントロールユニット１９１、Ｉ／Ｏデコーダ１９２、システムタイマ（ＰＩＴ；Ｐｒｏｇｒａｍｍａｂｌｅ  Ｉｎｔｅｒｖａｌ  Ｔｉｍｅｒ    ）１９３、２つの割り込みコントローラ（ＰＩＣ；Ｐｒｏｇｒａｍｍａｂｌｅ    Ｉｎｔｅｒｒｕｐｔ    Ｃｏｎｔｒｏｌｌｅｒ  ）１９４、２つのＤＭＡコントローラ１９５、２つのＵＡＲＴ１９６、２つのフロッピーディスクコントローラ（ＦＤＣ）１９７、およびＶＦＯ１９８を備えている。ＥＣＰ制御回路１９２は、パラレルポート（ＥＣＰ）２１に割り当てる割り込みレベルとＤＭＡチャネルをプログラマブルにするための機構などを有している。このＥＣＰ制御回路１９２の構成はこの発明の特徴とする部分であり、その具体的な構成については図３以降で説明する。
【００２３】
システムバス１０Ｂには、さらに、内蔵ＨＤＤ２４、リアルタイムクロック（ＲＴＣ）２５、キーボードコントローラ（ＫＢＣ）２６、ＰＣＭＣＩＡコントローラ２７、ＣＤ−ＲＯＭ３４、およびサウンドカード３５が接続されている。
【００２４】
リアルタイムクロック（ＲＴＣ）２５は、独自の動作用電池を持つ時計モジュールであり、その電池から常時電源が供給されるＣＭＯＳ構成のスタティックＲＡＭ（ＣＭＯＳメモリと称する）を有している。このＣＭＯＳメモリは、システム動作環境を示す環境設定情報の保存等に利用される。
【００２５】
キーボードコントローラ（ＫＢＣ）２６は、コンピュータ本体に組み込まれている内蔵キーボード２９を制御するためのものであり、内蔵キーボード２９のキーマトリクスをスキャンして押下キーに対応する信号を受けとり、それを所定のキーコード（スキャンコード）に変換する。
【００２６】
また、キーボードコントローラ２６は、オプション接続される外部キーボード３０を制御する機能、および専用プロセッサ（ＩＰＳコントローラ）２８を用いてポインティングステイック３１、およびマウス３２を制御する機能を有している。ポインティングステイック３１は、内蔵キーボード２９のキーボードユニットと一体化されて設けられている。
【００２７】
ＰＣＭＣＩＡコントローラ２７は、オプション装着されるＪＥＩＤＡ／ＰＣＭＣＩＡ仕様のＰＣカード３３のアクセス制御を行う。サウンドカード２５はＰＣＭ音源、および音声信号のデジタル信号処理回路などを備えており、このサウンドカード２５にはライン入力端子３６、ライン出力端子３７、ヘッドホン端子３８、マイク端子３９、およびジョイスティック端子４０が接続されている。
【００２８】
図３には、ＥＣＰ制御回路１９２の構成が示されている。
ＥＣＰ制御回路１９２は、図示のように、ＩＳＡバスインタフェース２０１、ＥＣＰ  ＰＮＰ回路２０２、Ｉ／Ｏ制御回路２０３、およびスルーレート制御回路２１３を備えており、Ｉ／Ｏ制御回路２０３には、デバイス制御レジスタＤＣＲ２０４、デバイスステータスレジスタＤＳＲ２０５、拡張コントロールレジスタＥＣＲ２０６、コンフィグレシーションＡレジスタ２０７、コンフィグレシーションＢレジスタ２０８などの各種Ｉ／Ｏレジスタや、データ入出力制御のためのロジック２０９〜２１２などが設けられている。
【００２９】
ＥＣＰ  ＰＮＰ回路２０２は、コンフィグレシーションＢレジスタ２０８に設定されている環境設定情報に従ってパラレルポート（ＥＣＰ）２１に割り当てられているＤＭＡチャネル（ＤＲＱ）、および割り込みレベル（ＩＲＥＱ）を検出し、それらＤＭＡチャネル（ＤＲＱ）および割り込みレベルを利用してバス１０Ｂとのインタフェースを制御する。このＥＣＰ  ＰＮＰ回路２０２には、コンフィグレシーションＢレジスタ２０８の書き込み禁止／許可を指定するためのＥＣＰ  ＰＮＰ制御レジスタも内蔵されている。
【００３０】
図４には、ＥＣＰ  ＰＮＰ制御レジスタ２０２とコンフィグレシーションＢレジスタ２０８との関係が示されている。
コンフィグレシーションＢレジスタ２０８は、ＣＰＵ１１によってリード／ライト可能な８ビットレジスタであり、ここにはＥＣＰ２１に割り当てるべき割り込みレベル（ＩＲＥＱ）を指定する情報（ｂ５−３）と、ＥＣＰ２１に割り当てるべきＤＭＡチャネルを指定する情報（ｂ２−０）とがセットされる。
【００３１】
コンフィグレシーションＢレジスタ２０８のビットｂ５−３、およびビットｂ２−０は通常はリード／ライト可であるが、システムＢＩＯＳなどによってＥＣＰ  ＰＮＰ回路２０２のＥＣＰ  ＰＮＰ制御レジスタ２０２のビット０に“１”のライトロックフラグをセットすることにより、コンフィグレシーションＢレジスタ２０８をリードオンリーにすることができる。
【００３２】
すなわち、ＰＮＰ制御レジスタ２０２のビット０には通常は“０”のライトロックフラグがセットされており、この状態では、コンフィグレシーションＢレジスタ２０８はリード／ライト可能であり、ＥＣＰ２１に割り当てるべきＩＲＥＱ，ＤＭＡチャネルをＯＳからの指示に応じて変更することができる。一方、ＰＮＰ制御レジスタ２０２のビット０に“１”のライトロックフラグがセットされている状態では、コンフィグレシーションＢレジスタ２０８はリードオンリーとなり、ＯＳによるＩＲＥＱ，ＤＭＡチャネルの変更が禁止される。
【００３３】
次に、図５を参照して、ライトロックフラグに応じてコンフィグレシーションＢレジスタ２０８の書き込みを無効化するための書き込み無効化回路の構成を説明する。
【００３４】
この書き込み無効化回路はＥＣＰ  ＰＮＰ回路２０２内に設けられており、図示のような２つのゲートＧ１，Ｇ２によって構成されている。これらゲートＧ１，Ｇ２はそれぞれ負論理のＡＮＤゲートである。
【００３５】
ＣＰＵ１１がコンフィグレシーションＢレジスタ２０８に情報を書き込むためのＩ／Ｏライトサイクルを実行した時、その時のバス１０Ｂ上のＩ／ＯアドレスがＥＣＰ  ＰＮＰ回路２０２によってデコードされ、そのＩ／ＯアドレスがＥＣＰ２１のＩ／Ｏアドレス空間に属するならば、ＩＯデコード＃信号がアクティブになる。また、この時、バス１０Ｂ上のＩ／Ｏライト信号ＩＯＷ＃もアクティブになっている。
【００３６】
したがって、この時、もしライトロックフラグが“０”であれば、コンフィグレシーションＢレジスタ２０８を構成する各フリップフロップ３０１にラッチ信号が書き込み信号として供給され、バス１０Ｂ上のデータがコンフィグレシーションＢレジスタ２０８に書き込まれる。
【００３７】
一方、ライトロックフラグが“１”であれば、コンフィグレシーションＢレジスタ２０８を構成する各フリロップフロップ３０１への書き込み信号の供給は禁止され、ＣＰＵ１１のＩ／Ｏライトサイクルは無効化される。
【００３８】
以上のように、この実施例においては、ＯＳによってコンフィグレシーションＢレジスタ２０８に書き込まれる情報の内容に従ってＥＣＰ２１に割り当てるハードウェアリソース（ＤＭＡチャネル、割り込みレベル）が決定されるが、ＥＣＰ  ＰＮＰ制御レジスタ３０１に“１”のライトロックフラグが書き込まれている場合には、書き込み無効化回路（Ｇ１，Ｇ２）によってコンフィグレシーションＢレジスタ２０８への書き込みがハードウェア的に禁止される。
【００３９】
このため、例えば、拡張バスを持たないシステムのようにサポートしているハードウェアリソースが比較的少ない機種にＩ／Ｏコントローラ１９が搭載されている場合においては、システム起動時にコンフィグレシーションＢレジスタ２０８にデフォルトの設定情報を書き込んだ後、ＥＣＰ  ＰＮＰ制御レジスタ３０１に“１”のライトロックフラグを書き込むことにより、以降、ＯＳによるコンフィグレシーションＢレジスタ２０８への書き込みを禁止できる。従って、サポートされてないハードウェアリソースが指定されることによる誤動作を防止できる。
【００４０】
一方、全てのハードウェアリソースをサポートしている機種にＩ／Ｏコントローラ１９が搭載されている場合においては、“１”のライトロックフラグを書き込まなければ、通常通り、ＯＳ管理下でＥＣＰ２１に割り当てるハードウェアリソースを任意に変更することができる。
【００４１】
なお、この実施例では、ＥＣＰ２１のハードウェアリソースを変更するための書き込み禁止機構について説明したが、ハードウェアリソースが変更可能に構成されたＩ／Ｏデバイスであれば、ＥＣＰ２１の制御と同様にして、そのＩ／Ｏデバイスに割り当てられるハードウェアリソースが格納されるＩ／Ｏレジスタへの書き込みをハードウェア的に禁止することができる。
【００４２】
例えば、図１のサウンドカード３５にこの発明の機構を適用する場合には、ＥＣＰ  ＰＮＰ制御レジスタ３０１に対応する専用レジスタと、書き込み無効化回路とを用意し、専用レジスタにライトロックフラグをセットするとことで、サウンドカード３５内のコンフィグレシーションレジスタへの書き込みを禁止することが可能となる。
【００４３】
【発明の効果】
以上説明したように、この発明によれば、ＯＳ等によって環境設定レジスタに書き込まれる環境設定情報の内容に従ってＩ／Ｏデバイスに割り当てるハードウェアリソースが決定されるが、制御レジスタにライトロック情報が書き込まれている場合には、書き込み禁止回路によって環境設定レジスタへの書き込みがハードウェア的に無効化される。このため、ＯＳ環境に影響を及ぼすこと無く、サポートされてないハードウェアリソースが指定されることによる誤動作などを防止することが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施例に係るポータブルパーソナルコンピュータのシステム構成を示すブロック図。
【図２】図１のシステムに設けられたＩ／Ｏコントローラの構成を示すブロック図。
【図３】図２のＩ／Ｏコントローラに設けられたＥＣＰ制御回路の構成を示すブロック図。
【図４】図３のＥＣＰ制御回路に設けられている環境設定用レジスタとそのレジスタへのライトを無効化するための制御レジスタとの関係を説明するための図。
【図５】図３のＥＣＰ制御回路に設けられている書き込み無効化回路の構成を示す回路図。
【符号の説明】
１０Ａ…ＣＰＵローカルバス（プロセッサバス）、１１…ＣＰＵ、１２…レベルシフト用ゲートアレイ、１３…システムメモリ、１４…表示コントローラ、１５…ビデオメモリ、１６…フラットパネルディスプレイ、１７…ＢＩＯＳ  ＲＯＭ、１８…システムコントローラ、１９…Ｉ／Ｏコントローラ、１９２…ＥＣＰ制御回路、２０２…ＥＣＰ  ＰＮＰ回路、２０８…コンフィグレーションＢレジスタ、３０１…ＥＣＰ  ＰＮＰ制御レジスタ。
【図１】
0003556309.tif 000002
【図２】
0003556309.tif 000003
【図３】
0003556309.tif 000004
【図４】
0003556309.tif 000005
【図５】
0003556309.tif 000006