(57)【特許請求の範囲】
【請求項１】
フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域はメモリ回路領域及び周辺回路領域を含む第1領域を有し、前記メモリ回路領域に、光学系の投影歪みや露光光の干渉により転写パターンの光強度に歪みが生じるのを抑制すべくその相当箇所に露光処理によって半導体基板上には明像を形成しないような微細な補正パターンを追加するか、または前記相当箇所を太らせたり細らせたりする光近接効果補正処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記光近接効果補正処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または光近接効果補正を施したパターン部分とパターン構成が等しくなるようなメモリ回路領域及び周辺回路領域を含む第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第1領域の前記メモリ回路領域に前記光近接効果補正が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域の前記メモリ回路領域に前記光近接効果補正が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたメモリ回路パターンはパターン同士を比較することで双方の領域のパターンの外観を検査し、周辺回路パターンは前記設計データと比較して検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記パターンのデータに基づいて前記フォトマスクの第１領域および第２領域のメモリ回路領域に前記光近接効果補正が施されたパターンを形成する場合に、
（ａ）前記第１領域のメモリ回路領域の前記光近接効果補正処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第１領域にパターンを描画する工程と、
（ｂ）前記第２領域のメモリ回路領域の前記光近接効果補正処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第２領域にパターンを描画する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項３】
フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域はメモリ回路領域及び周辺回路領域を含む第1領域を有し、前記メモリ回路領域に、フォトマスクを透過した光の位相を操作する位相シフトパターンを追加する処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記位相シフトパターン追加処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または位相シフトパターン追加処理を施したパターン部分とパターン構成が等しくなるようなメモリ回路領域及び周辺回路領域を含む第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域の前記メモリ回路領域に前記位相シフトパターン追加処理が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域の前記メモリ回路領域に前記位相シフトパターン追加処理が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたメモリ回路パターンはパターン同士を比較することで双方の領域のパターンの外観を検査し、周辺回路パターンは前記設計データと比較して検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項３記載の半導体集積回路装置の製造方法において、前記パターンのデータに基づいて前記フォトマスクの第１領域および第２領域に前記位相シフトパターン追加処理が施されたパターンを形成する場合に、
（ａ）前記第１領域のメモリ回路領域の前記位相シフトパターン追加処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して前記１領域にパターンを描画する工程と、
（ｂ）前記第２領域のメモリ回路領域の前記位相シフトパターン追加処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第２領域にパターンを描画する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項３または４記載の半導体集積回路装置の製造方法において、前記位相シフトパターンは、前記フォトマスク上の遮光膜が開口されて形成された開口パターン内に、位相シフトパターンのエッジが配置されるようにして設けられ、そのエッジに対応する部分を半導体基板上の集積回路パターンとして転写するものであることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
マスク基板上に形成されたパターンを露光処理によって半導体基板上に転写するフォトマスクの製造方法であって、
前記フォトマスクのチップ転写領域はメモリ回路領域及び周辺回路領域を含む第1領域を有し、前記メモリ回路領域に、光学系の投影歪みや露光光の干渉により転写パターンの光強度に歪みが生じるのを抑制すべくその相当箇所に露光処理によって半導体基板上には明像を形成しないような微細な補正パターンを追加するか、または前記相当箇所を太らせたり細らせたりする光近接効果補正処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記光近接効果補正処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または光近接効果補正を施したパターン部分とパターン構成が等しくなるようなメモリ回路領域及び周辺回路領域を含む第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域の前記メモリ回路領域に前記光近接効果補正が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域の前記メモリ回路領域に前記光近接効果補正が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたメモリ回路パターンはパターン同士を比較することで双方の領域のパターンの外観を検査し、周辺回路パターンは前記設計データと比較して検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有することを特徴とするフォトマスクの製造方法。
【請求項７】
マスク基板上に形成されたパターンを露光処理によって半導体基板上に転写するフォトマスクの製造方法であって、
前記フォトマスクのチップ転写領域はメモリ回路領域及び周辺回路領域を含む第1領域を有し、前記メモリ回路領域に、フォトマスクを透過した光の位相を操作する位相シフトパターンを追加する処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記位相シフトパターン追加処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または位相シフトパターン追加処理を施したパターン部分とパターン構成が等しくなるようなメモリ回路領域及び周辺回路領域を含む第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域の前記メモリ回路領域に前記位相シフトパターン追加処理が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域の前記メモリ回路領域に前記位相シフトパターン追加処理が施されたメモリ回路パターンを、周辺回路領域に周辺回路パターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたメモリ回路パターンはパターン同士を比較することで双方の領域のパターンの外観を検査し、周辺回路パターンは前記設計データと比較して検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有することを特徴とするフォトマスクの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術およびフォトマスクの製造技術に関し、特に、光近接効果補正パターンまたは位相シフトパターンの少なくとも一方を有するマスク基板を用いてマスク基板上の所定のパターンを所定の基板上に転写する露光技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路の微細化が進み、集積回路素子や配線の設計ルールがサブミクロンオーダになると、ｉ線（波長３６５ｎｍ）等の光を用いてフォトマスク上の集積回路パターンを半導体ウエハに転写するフォトリソグラフィ工程では、パターン転写精度の低下が深刻な問題となっている。
【０００３】
このような問題を解消する手段として、例えば光近接効果補正技術や位相シフト技術がある。光近接効果補正技術は、マスク基板に形成された集積回路パターン（以下、実パターンという）の投影像の歪みを低減し、実パターンの形状がフォトレジスト膜に忠実に転写されるように透過光の光強度を部分的に補正する技術である。具体的には、光強度が不足する部分ではマスク基板において当該不足箇所に相当する領域に光強度の低下を補足するための補正パターンを追加したり、光強度が過剰になる部分では実パターンを部分的に細くしたりすることが行われている。このような補正のためのパターンは、実パターンの寸法の１／３以下の微細なパターンであり、実際のフォトレジスト膜には転写されないように形成されている。
【０００４】
このような光近接効果補正技術に関しては、例えば日本電子通信学会論文誌１９８５年５月Ｖｏｌ．  Ｊ６８−Ｃｎｏ５伊藤らの「１μｍプロセス用フォトマスクパターンの投影歪み補正」Ｐ３２５〜Ｐ３３２に記載があり、矩形ホール実パターンのコーナ部に微小矩形補正パターンを付加する光近接効果補正技術が開示されている。
【０００５】
また、位相シフト技術は、フォトマスクを透過する光の位相を操作することにより、投影像のコントラストの低下を防止する技術である。具体的には、遮光領域を挟む一対の光透過領域の一方に、一対の光透過領域を透過した直後の２つの光の位相が互いに反転するように膜厚を調整した位相シフトパターン（例えば透明なガラス膜または溝で構成）を設けたり、光透過領域内に透過光の位相を変える境界を設け、投影像の影をフォトレジスト膜に転写したりすることが行われている。
【０００６】
このような位相シフト技術に関しては、例えば特公昭６２−５９２９６号公報に記載があり、フォトマスク上の遮光領域を挟む一対の光透過領域の一方に透明膜を設け、上記一対の光透過領域を透過した２つの光の位相を互いに反転させることによって半導体ウエハ上の２つの光の境界部において光の強度を弱める位相シフト技術が開示されている。
【０００７】
【発明が解決しようとする課題】
ところが、光近接効果補正技術や位相シフト技術を用いる露光技術においては、以下の課題があることを本発明者は見出した。
【０００８】
すなわち、光近接効果補正技術や位相シフト技術を用いる場合、マスク基板上のパターンの外観検査や修正が困難であり、また、実際に半導体ウエハ上に転写されたパターンの検査も困難であることから、これらの技術を用いて露光処理を施してパターンを転写した場合に転写パターンの欠陥発生を防ぐことができないという問題がある。
【０００９】
光近接効果補正技術を用いた場合、上記したようにマスク基板上には実パターンの他に、微細な光強度補正用の補正パターンがマスク基板上に形成されているが、実パターンの微細化に伴って、当該補正パターンも微細化されるので、マスク基板上の補正パターンの欠陥や異物付着による不良の発見が困難である。
【００１０】
位相シフト技術を用いた場合においても、マスク基板上には実パターンの他に、位相シフタを配置するための補助パターンが配置されていたり、フォトレジスト膜にはパターン欠陥として転写されるが、マスク基板上には極微細なパターン欠陥となる場合があったりするので、マスク基板上のパターン欠陥や異物付着による不良の発見が困難である。
【００１１】
位相シフト技術を用いたフォトマスクの検査に関しては、例えば特開平４−３２１０４７号公報に記載があり、同一装置内で、当該フォトマスクの欠陥を摘出工程と良否判定する工程とを効率良く行う技術が開示されている。しかし、この技術においては、光近接効果補正マスクや光透過領域内に位相シフトパターンのエッジがある位相シフトマスクの外観検査が困難である。
【００１２】
また、特開平４−３４５１６３号公報に開示された３種類のリサイズデータを用いた位相シフトマスクの検査においては、遮光パターンに隣接して、位相シフトパターンのエッジがある自己整合形の位相シフトマスクには適用できるが、遮光パターンに隣接しない光透過領域内に位相シフトパターンのエッジがある場合には適用することができない。
【００１３】
上記した光近接効果補正技術や位相シフト技術を用いたフォトマスクのパターン欠陥には、描画パターン異常、パターン形成プロセス処理中に発生した遮光膜の欠け、残存による異常等があり、付着異物としては、例えば遮光膜のパターニングの際に用いたフォトレジスト膜の除去残り等がある。このうち、描画パターン異常は、電子ビームを偏向制御して所定のビームサイズとして所定の位置に照射する際のそれぞれの段階で発生する可能性がある。これまで、縮小投影露光に用いるレチクル（マスク）については、パターン欠陥が半導体ウエハ上の全ての半導体チップに転写されてしまうので、レチクル上のパターンと、その基となったパターンデータとの比較照合が行われていたが、近接補正効果技術や位相シフト技術を用いた場合、設計上のパターンデータと、レチクル上のパターンとでは異なるので、欠陥検出を精度良くすることが困難となる。
【００１４】
本発明の目的は、光近接効果補正パターンや位相シフトパターンを有するフォトマスクの良否検査を確実かつ容易に行うことのできる技術を提供することにある。
【００１５】
また、本発明の他の目的は、光近接効果補正や透過光の位相差操作を良好に行うことのできる技術を提供することにある。
【００１６】
また、本発明の他の目的は、光近接効果補正パターンや位相シフトパターンを有するフォトマスクを用いて半導体基板上に所定の集積回路パターンを良好に形成することのできる技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、光学系の投影歪みや露光光の干渉により転写パターンの光強度に歪みが生じるのを抑制すべくその相当箇所に露光処理によって半導体基板上には明像を形成しないような微細な補正パターンを追加するか、または前記相当箇所を太らせたり細らせたりする光近接効果補正処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記光近接効果補正処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または光近接効果補正を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記光近接効果補正が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記光近接効果補正が施されたパターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたパターン同士を比較することで双方の領域のパターンの外観を検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有するものである。
【００２０】
また、本発明の半導体集積回路装置の製造方法は、前記パターンのデータに基づいて前記フォトマスクの第１領域および第２領域に前記光近接効果補正が施されたパターンを形成する場合に、
（ａ）前記第１領域の前記光近接効果補正処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第１領域にパターンを描画する工程と、
（ｂ）前記第２領域の前記光近接効果補正処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第２領域にパターンを描画する工程とを有するものである。
【００２１】
また、本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、フォトマスクを透過した光の位相を操作する位相シフトパターンを追加する処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記位相シフトパターン追加処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または位相シフトパターン追加処理を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたパターン同士を比較することで双方の領域のパターンの外観を検査する工程と、
（ｅ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有するものである。
【００２２】
また、本発明の半導体集積回路装置の製造方法は、前記パターンのデータに基づいて前記フォトマスクの第１領域および第２領域に前記位相シフトパターン追加処理が施されたパターンを形成する場合に、
（ａ）前記第１領域の前記位相シフトパターン追加処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して前記１領域にパターンを描画する工程と、
（ｂ）前記第２領域の前記位相シフトパターン追加処理後のパターンデータを読み出し、断面形状が図形形状、可変矩形形状またはスポット形状の少なくとも１つからなるエネルギービームを組み合わせて塗りつぶし露光が可能な露光データにショット分解し、そのデータに基づいてフォトマスクに対してエネルギービームを照射して第２領域にパターンを描画する工程とを有することを特徴とする半導体集積回路装置の製造方法。
【００２３】
また、本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、光学系の投影歪みや露光光の干渉により転写パターンの光強度に歪みが生じるのを抑制すべくその相当箇所に露光処理によって半導体基板上には明像を形成しないような微細な補正パターンを追加するか、または前記相当箇所を太らせたり細らせたりする光近接効果補正処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記光近接効果補正処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または光近接効果補正を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記光近接効果補正が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記光近接効果補正が施されたパターンを描画する工程とを有し、
前記パターン転写工程を経て製造されたフォトマスクを用いて、所定の集積回路パターンを露光処理によって半導体基板上に転写した後、前記半導体基板上に転写された転写パターンにおいて、前記第１領域のパターンの転写パターンと前記第２領域のパターンの転写パターンとを比較することにより、その転写パターンの外観を検査する工程を有するものである。
【００２４】
さらに、本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、フォトマスクを透過した光の位相を操作する位相シフトパターンを追加する処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記位相シフトパターン追加処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または位相シフトパターン追加処理を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程とを有し、
前記パターン転写工程を経て製造されたフォトマスクを用いて、所定の集積回路パターンを露光処理によって半導体基板上に転写した後、前記半導体基板上に転写された転写パターンにおいて、前記第１領域のパターンの転写パターンと前記第２領域のパターンの転写パターンとを比較することにより、その転写パターンの外観を検査する工程を有するものである。
【００２５】
また、課題を解決する他の手段の概要を簡単に説明すれば、次のとおりである。
【００２６】
すなわち、他の解決手段は、本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、光学系の投影歪みや露光光の干渉により転写パターンの光強度に歪みが生じるのを抑制すべくその相当箇所に露光処理によって半導体基板上には明像を形成しないような微細な補正パターンを追加するか、または前記相当箇所を太らせたり細らせたりする光近接効果補正処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記光近接効果補正処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または光近接効果補正を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記光近接効果補正が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記光近接効果補正が施されたパターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたパターン同士を比較することで双方の領域のパターンの外観を検査する工程と、
（ｅ）前記光近接効果補正のパターンの無い領域のパターンと、前記半導体集積回路装置の設計データとを比較することで双方の領域のパターンの外観を検査する工程と、
（ｆ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程と、
を有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有するものである。これにより、フォトマスク上のパターンの全体的な検査が可能となる。
【００２７】
また、他の解決手段は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、フォトマスクを透過した光の位相を操作する位相シフトパターンを追加する処理が施されたパターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記半導体集積回路装置の設計データに対して前記位相シフトパターン追加処理を施してフォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの全部または位相シフトパターン追加処理を施したパターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記位相シフトパターン追加処理が施されたパターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたパターン同士を比較することで双方の領域のパターンの外観を検査する工程と、
（ｅ）前記位相シフトパターンの無い領域のパターンと、前記半導体集積回路装置の設計データとを比較することで双方の領域のパターンの外観を検査する工程と、
（ｆ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程とを有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有するものである。これにより、フォトマスク上のパターンの全体的な検査が可能となる。
【００２８】
さらに、他の解決手段は、本発明の半導体集積回路装置の製造方法は、フォトマスクに形成されたパターンを露光処理によって半導体基板上に転写する半導体集積回路装置の製造方法であって、
前記フォトマスクのチップ転写領域の少なくとも第１領域に、微小斜め図形パターンまたは特定形状図形パターンを配置する場合には、そのフォトマスクを製造する際に、
（ａ）前記フォトマスク上に形成するパターンのデータを作成する場合に、前記第１領域と対をなす領域であって、前記第１領域のパターンの少なくとも微小斜め図形パターンまたは特定形状図形パターン部分とパターン構成が等しくなるような第２領域のパターンのデータを作成する工程と、
（ｂ）前記パターンのデータに基づいて前記フォトマスクの第１領域に前記微小斜め図形パターンまたは特定形状図形パターンを有するパターンを描画する工程と、
（ｃ）前記パターンのデータに基づいて前記フォトマスクの第２領域に前記微小斜め図形パターンまたは特定形状図形パターンを有するパターンを描画する工程と、
（ｄ）前記フォトマスクの第１領域と第２領域との実際に形成されたパターン同士を比較することで双方の領域のパターンの外観を検査する工程と、
（ｅ）前記微小斜め図形パターンまたは特定形状図形パターンのパターンの無い領域のパターンと、前記半導体集積回路装置の設計データとを比較することで双方の領域のパターンの外観を検査する工程と、
（ｆ）前記フォトマスクの検査結果に基づいてフォトマスク上のパターンの修正処理および付着異物除去処理の少なくとも一方を行う工程と、
を有し、
前記フォトマスクを介して露光光を半導体基板に照射することで半導体基板上に所定の集積回路パターンを転写する工程を有するものである。これにより、フォトマスクの斜め図形パターンや特定形状図形パターンを確実にかつ容易に検査することが可能となる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する（なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する）。
【００３０】
（実施の形態１）
図１は本発明の一実施の形態である半導体集積回路装置の製造方法を説明するためのフロー図、図２は図１の半導体集積回路装置の製造方法で用いるフォトマスクの全体平面図、図３〜図６は図２のフォトマスクに形成された光近接効果補正パターンを説明するためのフォトマスクの要部平面図、図７は図１の半導体集積回路装置の製造方法で用いるマスク検査装置の説明図、図８は図１の半導体集積回路装置の製造方法で用いる電子ビーム露光装置の説明図、図９〜図１１は図８の電子ビーム露光装置の要部の説明図、図１２〜図１９は図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図、図２０は図１２〜図１９の半導体集積回路装置の製造工程におけるフォトリソグラフィ工程を抜き出したフロー図である。
【００３１】
まず、本実施の形態１の半導体集積回路装置の製造工程の露光工程で用いるフォトマスクの構造を図２によって説明する。
【００３２】
フォトマスク１は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の集積回路パターンを半導体ウエハ（半導体ウエハ上のフォトレジスト膜；以下の記載において同じ）に転写する際に用いるものであり、実際の集積回路パターンの５倍の寸法の集積回路パターン原画が形成されたレチクルである。このフォトマスク１に形成された集積回路パターンは後述する縮小投影光学系を通じて半導体ウエハに転写される。
【００３３】
このフォトマスク１を構成するマスク基板２は、例えば四角形状の透明な合成石英ガラス等からなり、その中央には、例えば長方形状の２つのチップ転写領域Ａ，  Ｂが互いの長辺を平行にした状態で並設されている。チップ転写領域Ａ，  Ｂの各々が、１つのＤＲＡＭチップの転写分に対応している。チップ転写領域Ａ，  Ｂを２つ配置したのは、スループット向上のためと、フォトマスク１の検査をダイ・トウ・ダイで行えるためと、一方にダメージが生じても他方が残る可能性があるため等からである。
【００３４】
このチップ転写領域Ａ，  Ｂは、枠状の遮光帯３（相対的に濃い網掛けのハッチングで示す）で区画されて形成されている。遮光帯３は、例えばクロム（Ｃｒ）等のような遮光材料によって形成されている。チップ転写領域Ａは、メモリ回路領域Ａ１１，  Ａ１２，  Ａ２１，  Ａ２２（相対的に薄い網掛けのハッチングで示す）およびそれらを取り囲む周辺回路領域Ａ００（斜線のハッチングで示す）で構成され、チップ転写領域Ｂは、メモリ回路領域Ｂ１１，  Ｂ１２，  Ｂ２１，  Ｂ２２（相対的に薄い網掛けのハッチングで示す）およびそれらを取り囲む周辺回路領域Ｂ００（斜線のハッチングで示す）で構成されている。このメモリ回路領域Ａ１１，  Ａ１２，  Ａ２１，  Ａ２２，  Ｂ１１，  Ｂ１２，  Ｂ２１，  Ｂ２２は、半導体ウエハ上にメモリ回路形成用のパターンを転写するためのパターンが配置されている。また、周辺回路領域Ａ００，  Ｂ００には、半導体ウエハ上にＤＲＡＭの周辺回路形成用のパターンを転写するためのパターンが配置されている。
【００３５】
ところで、本実施の形態１においては、例えばフォトマスク１のメモリ回路領域Ａ１１に光近接効果補正パターン（以下、単に補正パターンという）が配置されているとする。すなわち、メモリ回路領域（第１領域）Ａ１１は、実際の集積回路パターン以外に補正パターンを追加する補正が行われた矩形領域単位とされている。この場合、本実施の形態１においては、メモリ回路領域Ａ１１のパターン（集積回路パターンと補正パターンとを含む）と同一のパターンを有する領域を同一のフォトマスク１に設けるようにする。すなわち、フォトマスク１にはパターンを同一とする一対の矩形領域が存在する。メモリ回路領域Ａ１１のパターン（集積回路パターンと補正パターンとを含む）と、例えばメモリ回路領域（第２領域）Ａ１２，  Ａ２１の少なくとも一方のパターン（集積回路パターンと補正パターンとを含む）または別のチップ転写領域Ｂ内のメモリ回路領域（第２領域）Ｂ１１のパターン（集積回路パターンと補正パターンとを含む）とを同一とする。したがって、パターンデータ処理において光近接効果補正を実施する場合にも、上記した一対の矩形領域において当該補正が行われ、その補正は、各々の同じ位置座標で行われるように制限されている。
【００３６】
このように同じパターン（集積回路パターンと補正パターンとを含む）を有する一対の矩形領域を同一フォトマスク１内に設けたのは、後述するように、一対の矩形領域の各々の実際のパターン（集積回路パターンと補正パターンとを含む）同士を比較することで、その各々のパターン（集積回路パターンと補正パターンとを含む）の良否を確実かつ容易に判定できるようにするためである。
【００３７】
ただし、一方のチップ転写領域Ｂの周辺回路領域Ｂ００、メモリ回路領域Ｂ１１，  Ｂ１２，  Ｂ２１，Ｂ２２の全てが他方のチップ転写領域Ａのそれぞれ周辺回路領域Ａ００、メモリ回路領域Ａ１１，  Ａ１２，  Ａ２１，  Ａ２２と同一になるようにしなくても良い。条件としては、光近接効果補正を実施した矩形領域単位でパターン（集積回路パターンと補正パターンとを含む）が同一であれば良い。
【００３８】
また、一対の矩形領域の一方（例えばメモリ回路領域Ｂ１１）は、同一のフォトマスク１において、非転写領域に配置するか、あるいは露光の際に転写されないように工夫することで、半導体ウエハ上にはその像が転写されないようにしても良い。この場合、一対の矩形領域の少なくとも一方の領域だけを、半導体ウエハ上には像が転写されないようにすれば良い。もちろん、チップ転写領域Ｂの全部を、半導体ウエハ上には像が転写されないようにしても良い。
【００３９】
次に、光近接効果補正パターンの具体例を図３〜図６によって説明する。光近接効果補正技術は、転写されるパターンの光強度が露光光学系の歪みや露光光の干渉によって部分的に低下したり強調されたりする箇所に、それ自体では露光によって半導体ウエハ上には明像を形成しない程度の微細なパターンを、フォトマスク１の集積回路パターンの所定の箇所に配置したり、その集積回路パターンの一部が削除されるように配置したりすることで、半導体ウエハに転写される像の歪みを補正する技術である。この場合、半導体ウエハ上に転写されるパターンが、光近接効果補正前の集積回路パターンのデータに対応したパターンと実質的に相似となるように補正する。
【００４０】
図３は、例えばフォトマスクにおける接続孔パターンを転写するためのパターンが示されている。同図（ａ）は集積回路パターンの設計データに該当するもので、当該補正前の接続孔パターン（集積回路パターン）ＴＨであり、半導体ウエハ上に転写しようとしているパターンである。同図（ｂ）が当該補正が行われた後のパターン（接続孔パターンＴＨおよび補正パターンＨ１  ）である。
【００４１】
接続孔パターンＴＨは、例えば平面四角形状に形成されている。接続孔パターンの寸法は、露光波長程度以下であり、例えば１．５μｍ×１．５μｍ程度である。補正パターンＨ１  は、各接続孔パターンＴＨの四隅に一部が重なるように配置されている。これは、接続孔パターンＴＨを半導体ウエハ上に転写しようとするとその転写パターンの角部では光強度が低下してしまうので、その光強度不足を補うためである。この補正パターンＨ１  は、例えば平面四角形状に形成されており、その寸法は接続孔パターンＴＨの寸法の約１／３程度以下となっている。
【００４２】
図４は、例えばフォトマスクにおける配線パターンを転写するためのパターンが示されている。同図（ａ）は集積回路パターンの設計データに該当するもので、当該補正前の配線パターン（集積回路パターン）Ｌ１，Ｌ２  であり、半導体ウエハ上に転写しようとしているパターンである。同図（ｂ）は当該補正後のパターン（配線パターンＬ１，Ｌ２  および補正パターンＨ２，Ｈ３  ）である。
【００４３】
配線パターンＬ１  は、大面積パターン部Ｌ１ａと幅の狭い引き出しパターン部Ｌ１ｂとで構成されている。大面積パターン部Ｌ１ａと引き出しパターン部Ｌ１ｂとの寸法比は２倍以上であり、引き出しパターン部Ｌ１ｂの幅は露光波長程度以下であり、例えば１．５μｍ程度である。補正パターンＨ２  は、大面積パターン部Ｌ１ａ内において引き出しパターン部Ｌ１ｂとの接合部近傍に配置されている。これは、配線パターンＬ１  を補正パターンを設けないで半導体ウエハ上に転写しようとすると、引き出しパターン部Ｌ１ｂにおいて大面積パターン部Ｌ１ａに接合される部分の近傍に当たる部分の転写パターンがくびれてしまうのを防ぐためである。この補正パターンＨ２  は、例えば平面四角形状に形成されており、その寸法は配線パターンの寸法の約１／３程度以下となっている。
【００４４】
また、配線パターンＬ２  は、幅広パターン部Ｌ２ａと幅の狭い引き出しパターン部Ｌ２ｂとで構成されている。幅広パターン部Ｌ２ａの幅は、例えば５μｍ程度、引き出しパターン部Ｌ２ｂの幅は露光波長程度以下であり、例えば１．５μｍ程度である。補正パターンＨ３  は、幅広パターン部Ｌ２ａ内において引き出しパターン部Ｌ２ｂとの接合部近傍に配置されている。これは、配線パターンＬ２  を補正パターンを設けないで半導体ウエハ上に転写しようとすると、引き出しパターン部Ｌ２ｂにおいて幅広パターン部Ｌ２ａに接合される部分の近傍に当たる部分の転写パターンがくびれてしまうのを防ぐためである。この補正パターンＨ３  は、例えば平面四角形状に形成されており、その寸法は配線パターンの寸法の約１／３程度以下となっている。
【００４５】
図５は、図４の補正の変形例を示している。すなわち、配線パターンＬ１  では、引き出しパターン部Ｌ１ｂにおいて大面積パターン部Ｌ１ａとの接合部近傍にその引き出しパターン部Ｌ１ｂの幅を部分的に太らせるような補正パターンＨ４  が配置され、かつ、引き出しパターン部Ｌ１ｂの先端部にもその端部を延在させ幅広とするような補正パターンＨ５  が配置されている。また、配線パターンＬ２  では、引き出しパターン部Ｌ２ｂにおいて幅広パターン部Ｌ２ａとの接合部近傍にその引き出しパターン部Ｌ２ｂの幅を部分的に太らせるような補正パターンＨ６  が配置されている。この補正パターンＨ４  〜Ｈ６  は、例えば平面四角形状に形成されており、その寸法は配線パターンの寸法の約１／３程度以下となっている。
【００４６】
図６は、例えばフォトマスクにおける微細な長方形パターンを転写するためのパターンが示されている。同図（ａ）は集積回路パターンの設計データに相当するもので、当該補正前の長方形パターン（集積回路パターン）Ｌ３  であり、半導体ウエハ上に転写しようとしているパターンである。同図（ｂ）が当該補正後のパターン（長方形パターンＬ３ａ）である。
【００４７】
補正後の長方形パターンＬ３ａは、例えば縦横比１：４程度の微細な長方形状のパターンであり、短辺の寸法は、露光波長程度以下である。中央部が太るのを補正するため、その箇所が削除処理されており、光透過領域幅が他の部分に比べて細くなっている。これは、長方形パターンＬ３  を半導体ウエハ上に転写しようとすると、その転写パターンの中央部で光強度が増加してパターン幅が太るのを防止するためである。補正量は、長方形パターンＬ３  の短辺の寸法の約１／３程度以下となっている。
【００４８】
次に、本実施の形態１のフォトマスク１の製造方法および半導体集積回路装置の製造方法を図１の工程図に沿って説明する。
【００４９】
まず、半導体集積回路装置の設計データに対して、上記した光近接効果補正を行う（工程１００）。半導体集積回路装置の設計データは、半導体集積回路装置を構成する素子や配線等の図形パターンを有する設計図にあたるデータであり、このデータ上のパターン形状と半導体基板上に転写しようとしているパターンとは相似となっている。続いて、当該補正処理を施したパターンデータ（補正パターンのデータを含む）を電子ビーム描画用パターンデータに変換する（工程１０１）。その後、その電子ビーム描画用パターンデータに基づいて、マスク基板２（図２参照）にパターン（集積回路パターンおよび補正パターン）を描画する。この際、上記した一対の矩形領域（例えばメモリ回路領域Ａ１１とメモリ回路領域Ｂ１１）のパターンデータ（集積回路パターンおよび補正パターン）を電子ビーム露光装置のバッファメモリに記憶した後（工程１０２）、そのデータのうち、上記一対の矩形領域の一方のパターンデータを読み出してショット分解し、それによって得られたデータに基づいて電子ビームを露光してマスク基板２の一方の矩形領域内にパターンを描画する（工程１０３）。その後、他方の矩形領域につき、パターンデータを再度ショット分解し、それによって得られたデータに基づいて電子ビームを露光してマスク基板２の他方の矩形領域内にパターンを描画する（工程１０４）。なお、当該電子ビーム描画に際しては、フォトマスク１のマスク基板２上に、例えばＣｒ等のような遮光膜が全面に被着されており、その上には電子線描画用のレジスト膜が塗布されている。
【００５０】
上記した一方の矩形領域のパターンデータ（集積回路パターンおよび補正パターンのデータ）に対し、電子ビームの偏向フィールド分割のフォーマット変更を行い、後述の電子ビーム露光装置のバッファメモリに記憶する。この間のパターンデータのフォーマット変更、転送、記憶処理については、コンピュータ処理によって、それぞれのデータ処理の過程において異常検出が可能であり、実用レベルでの異常の発生を無くすことができる。
【００５１】
一方、当該バッファメモリからパターンデータを超高速に読み出し、ショット分解して、電子ビームによりパターン描画する工程についてはパターンの異常発生は無視できない。これは、後に本実施の形態１で用いた電子ビーム露光装置の露光方法について詳細に説明するが、電子ビーム露光装置では、パターン描画する工程において、ショット分解、ビーム偏向、ビームオンオフブランキング等の処理が、高真空中での電子ビームのチャージアップ、電子ビーム源寿命、外部電源からのノイズなどによって変動するので、電子ビームを所定の形状で所定の位置に照射することを保証することが極めて困難なことに起因する。
【００５２】
そこで、本実施の形態１においては、フォトマスク１にパターン（集積回路パターンおよび補正パターン）を形成する際に、上記したデータの読み出し、ショット分解およびパターン描画の一連の処理を矩形領域毎に繰り返し行うようにする。すなわち、当該バッファメモリから矩形領域のパターンデータを高速に読み出し、ショット分解して、パターンの描画を行う処理を上記した一対の矩形領域毎に行うようにする。これにより、電子ビーム露光装置のパターン描画において、一対の矩形領域の各々において同一位置に異常が発生することはほとんどないので、後述するように、一対の矩形領域の実際のパターンを比較することで、異常の発生を検出することが可能となる。
【００５３】
次いで、上述のような電子ビーム露光処理の後、マスク基板２に対して現像処理を施して電子線レジストパターンを形成し、これをエッチングマスクとしてエッチング処理を施して遮光膜をパターニングすることにより、マスク基板２上にパターン（集積回路パターンおよび補正パターン）を形成してフォトマスク１を製造する（工程１０５）。
【００５４】
続いて、フォトマスク１の外観検査を行う（工程１０６）。この際、本実施の形態１においては、少なくとも上記した一対の矩形領域に対しては双方の領域のパターン（集積回路パターンおよび補正パターン）同士を比較する。すなわち、フォトマスク１における実際に形成されたパターン同士を比較することでパターンの外観を検査する。これにより、集積回路パターンの１／３程度の寸法しかない微細な補正パターンの良否をも確実かつ容易に検査することが可能となる。
【００５５】
このフォトマスク１の具体的なパターン検査方法を図７を用いて説明する。フォトマスク１は、マスク検査装置４のＸＹθステージ４Ａ上にそのパターン形成面（主面）を下に向けた状態で載置される。ＸＹθステージ４Ａは、ステージ駆動系４Ｂによって平面移動可能な状態で設けられている。このステージ駆動系４Ｂの動作はステージ制御部４Ｃからの制御信号によって制御されている。フォトマスク１の位置座標は、ＸＹθステージ４Ａの位置座標から測定できる。このＸＹθステージ４Ａの位置座標はレーザ干渉計４Ｄによって、例えば０．０１μｍ単位で計測することが可能となっている。
【００５６】
フォトマスク１の検査に際しては、例えばフォトマスク１の裏面側に配置された検査光源４Ｅから放射された検査光をレンズ４Ｆ１  を介してフォトマスク１に照射し、さらにフォトマスク１を透過した検査光をレンズ４Ｆ２  を介してイメージセンサ４Ｇによって検出することで行う。そして、フォトマスク１の位置座標データと、イメージセンサ４Ｇで検出された後にデータ変換された画像データを記憶部４Ｈに一時的に記憶する。尚、図示していないが、画像データの検出光学系（レンズ４Ｆ２  、イメージセンサ４Ｇ）を１組装備し、それらより画像データを比較しても良い。
【００５７】
フォトマスク１内における異常の摘出は、フォトマスク１内の異なる場所の画像データを比較することで行う。例えば図２のメモリ回路領域Ａ１１の全部または一部の画像を上記したように検出して画像データとして記憶部４Ｈに記憶しておき、ＸＹθステージ４Ａを平行移動してメモリ回路領域Ｂ１１の全部またはその一部（上記メモリ回路領域Ａ１１の一部の画像データ座標に相当）の画像を上記したように検出して画像データとして記憶部４Ｈに記憶し、それらの双方の領域の画像データを画像データ比較部４Ｉにおいて比較する。
【００５８】
図２の周辺回路領域Ａ００については、上記のように検出して得られた周辺回路領域Ａ００の画像データと隣接するチップ転写領域Ｂの周辺回路領域Ｂ００の画像データとを比較することで外観検査を行う。または周辺回路領域Ａ００の集積回路パターンの設計データと周辺回路領域Ａ００の画像データとを比較しても良い。
【００５９】
続いて、比較により判明したパターンの差異部の寸法、光検出強度による分類を行い、そのデータとと共に、フォトマスク１における当該差異の発生箇所の位置座標データを記憶する。上記差異の発生箇所について、その位置座標データに従ってフォトマスク１の外観を観察し上記異常箇所の異常内容を、例えば遮光部の欠け、残りパターン欠陥、付着異物欠陥などに分類して欠陥の良否判定を行う。
【００６０】
このような検査において、上記一対の矩形領域以外の領域のフォトマスク１上におけるパターンの少なくとも一部の領域に対しては、上記した光近接効果補正処理を行っておらず、その箇所には集積回路パターン寸法の１／３程度以下の微細な補正パターンが含まれていないので、その箇所におけるパターンの検査は、そのパターンの上記のようにして得られた画像データと、フォトマスク１上にパターンを形成する際に用いた集積回路パターンの設計データとの比較検査によって、パターンの外観検査を行うことが可能である。
【００６１】
次いで、このような検査工程の後、検査結果に基づいて修正する。修正に際しては、比較検査でパターンが相違した箇所において、比較された双方のパターンの大きさや形状等が実質的に等しくなるように修正あるいは付着異物除去することで行う。
【００６２】
続いて、このようにして得られたフォトマスク１を縮小露光装置に設置した後、縮小投影露光により、フォトマスク１のパターンを半導体ウエハに転写する（工程１０７）。この際、補正パターンが配置された箇所では、半導体ウエハに転写されるパターンの像の歪みを低減した状態での露光を行うことが可能である。
【００６３】
その後、現像、エッチング等の一連のウエハプロセス処理を経て、半導体ウエハ上に所定の集積回路パターンを形成する（工程１０８）。その後、本実施の形態１においては、半導体ウエハ上に実際に転写された集積回路パターンを比較することでフォトマスク１上のパターンの良否を判定することも可能である（工程１０９）。すなわち、半導体ウエハにおいてフォトマスク１のメモリ回路領域Ａ１１が転写されて形成された集積回路パターンと、半導体集積回路パターンの設計データとを比較することで良否判定することもできるし、あるいはフォトマスク１のメモリ回路領域Ａ１１が転写されて形成された集積回路パターンと、フォトマスク１のメモリ回路領域Ｂ１１が転写されて形成された集積回路パターンとを比較することで良否判定することもできる。これにより、集積回路パターンを形成するためのフォトレジストプロセス中に発生したランダム欠陥や付着異物を発見することが可能となる。すなわち、本実施の形態１によれば、半導体集積回路パターンの設計データとの比較を行わなくても、信頼性の高いパターン検査が可能である。
【００６４】
次に、本実施の形態１のフォトマスク１の製造に用いた電子ビーム露光装置の一例を図８によって説明する。電子ビーム露光装置５は、データ保管部と、描画制御部と、制御Ｉ／Ｏ部と、ＥＢ描画部とを有している。
【００６５】
ＥＢ描画部は、電子ビーム光学系と試料ステージ系とを有している。ＥＢ描画部内に試料であるフォトマスク１が水平面内において移動自在なＸＹステージなどからなるステージ５Ａに搭載されている。フォトマスク１の主面には、上記したように、例えばＣｒ等のような遮光膜が全面に被着されさらにその上に感電子ビームレジスト等が塗布されている。電子ビーム光学系は、ステージ５Ａの上方に、電子ビーム源５Ｂと電子ビームＥＢを制御して照射する複数の電子レンズ、制御電極が設けられており、フォトマスク１に向けて電子ビームＥＢが放射される構成になっている。電子ビーム源５Ｂからステージ５Ａに到る電子ビームＥＢの経路には、例えば後述する矩形の開口パターンが形成された第１アパーチャ５Ｃ１  、電子ビームＥＢの放射の有無を制御するブランキング電極５Ｄ、電子ビームＥＢの収束、電子ビームＥＢの光軸の回り方向における回転補正、電子ビームＥＢの断面形状を縮小し、フォトマスク１に対する焦点合わせ等を行う電子レンズ５Ｅ、第１偏向器５Ｆ１  、第２偏向器５Ｆ２  、後述する複数の所望の開口パターンが形成された第２アパーチャ５Ｃ２  、電子ビームＥＢのフォトマスク１における照射位置を制御する第３偏向器５Ｆ３  等からなる電子光学系が設けられている。
【００６６】
試料ステージ系は、真空チャンバ内に、フォトマスク１を搭載するステージ５Ａが水平面内においてＸＹ方向に自在に移動可能なように構成されている。ステージ５Ａの位置は、レーザ干渉計５Ｇによって測定されて電子ビーム系にフィードバックされるようになっている。
【００６７】
一方、電子ビーム露光装置５の全体の動作を制御する制御計算機５Ｈには、フォトマスク１に描画すべきマスクパターン（集積回路パターンおよび補正パターン）の描画データが格納される大記憶容量の描画データ記憶部５Ｉが設けられており、実際の描画動作に必要な描画データがバッファッメモリ５Ｊに転送され、演算部５Ｋによって電子ビーム光学系が制御される。この演算部５Ｋは、バッファメモリ５Ｊからの描画データとマーク位置信号、高さ検出（Ｚ検出と記す）信号データと、ステージ位置データなどから、電子ビームＥＢのオンオフ制御するブランキング電極５Ｄ、第２アパーチャ５Ｃ２  の複数の図形開口の一部を選択する第１偏向、第２アパーチャの矩形開口の一部に照射し、透過電子ビームＥＢの断面寸法を可変する第２偏向、第２アパーチャを移動するための第２アパーチャ制御、電子ビームＥＢのフォトマスク１に対する照射領域と照射位置を定める第３偏向等の直接制御新語データを作成する。
【００６８】
電子ビームＥＢのオンオフ制御は、演算部５Ｋからビーム照射パラメータデータを取り出し、ブランキング信号発生部５Ｌおよびブランキング制御５ＬＣ  を介してブランキング電極５Ｄを制御することで行う。また、第２アパーチャの複数の図形開口の一部の選択は、演算部５Ｋから図形選択パラメータデータを取り出し、第１偏向制御信号発生部５Ｍおよび第１偏向制御部５ＭＣ  を介して第１偏向器５Ｆ１  を制御することで行う。同様に、電子ビームＥＢの断面寸法の可変は、ビーム寸法パラメータデータを取り出し、第２偏向制御信号発生部５Ｎおよび第２偏向制御部５ＮＣ  を介して第２偏向器５Ｆ２  を制御し、第２アパーチャの矩形開口の一部と切り欠きするように照射し、透過ビーム寸法を変えて行う。第２アパーチャ５Ｃ２  の移動は、演算部５Ｋから第２アパーチャ５Ｃ２  を移動制御パラメータデータを取り出し、第２アパーチャの移動制御信号発生部５Ｐおよび移動制御部５ＰＣ  を介して行い、複数の図形開口と矩形開口の一つが電子ビームＥＢの偏向領域内に入るようにする。第３偏向器５Ｆ３  は、演算部５Ｋから電子ビームＥＢのフォトマスク１に対する照射領域と照射位置とのパラメータデータを取り出し、第３偏向信号発生部５Ｑおよび第３偏向器制御部５ＱＣ  を介して電子ビームＥＢのフォトマスク１に対する照射位置を定める動作を行う。この第３偏向器５Ｆ３  は、大角偏向用の電磁偏向と２段の小角高速偏向用の静電偏向とで構成される。すなわち、電子ビームＥＢのフォトマスク１に対する照射位置は、例えば５ｍｍ平方程度の大角土偏向用の電磁偏向と５００μｍ程度と８０μｍ程度との２段高速偏向用の静電偏向とによる偏向量を重畳させることによって制御される。これにより、大角度、高速度の電子ビーム偏向が実現できる。
【００６９】
ステージ５Ａは、ステージ制御部５Ｒを介して、制御計算機５Ｈにより制御されている。ステージ制御部５Ｒは、ステージ５Ａの変位量を精密に測定するレーザ干渉計５Ｇからの計測値に基づいて、制御計算機５Ｈから指令された位置にステージ５Ａを移動させる。
【００７０】
また、ステージ５Ａの上側の近傍には、電子検出器５Ｓが配置されており、フォトマスク１の所望の部位に形成されている位置合わせマークに電子ビームＥＢを照射した際に発生する二次電子などを、電子ビームＥＢの操作と同期して検出することにより、当該位置合わせマークの位置を検出して特定する動作を行う。また、ステージ５Ａ上には、電子ビーム検出用検出器が搭載され、電子ビームＥＢの電流値などの検出が行われる。当該位置合わせマークの位置データを基に、信号処理部５Ｔを介してフォトマスク１の描画領域を座標変換して所定の基準座標系における値に変換され、演算部５Ｋの描画データの位置のパラメータとを加えて第３偏向器５Ｆ３  の制御に用いられる。また、電子検出器５Ｓの近傍には、Ｚ検出器計が配置されている。すなわち、フォトマスク１の表面に対して所定の傾斜角度で光ビームを照射し、フォトマスク１の面で反射された光ビームの照射部位におけるフォトマスク１の高さを精密に測定するものである。なお、図示の都合上、光ビームの光源、投影レンズや受光レンズなどの光学系の図示は省略している。そして、Ｚ検出センサを介して検出されたフォトマスク１における電子ビームＥＢの照射部位の高さ上方は、信号処理部５Ｔを介して所定の基準座標系に変換されて演算部５Ｋに伝送される。この高さ情報を参照することで、電子レンズ５Ｅによる電子ビームＥＢのフォトマスク１に対する焦点合わせ動作を制御する。
【００７１】
図９および図１０は第１アパーチャ５Ｃ１  および第２アパーチャ５Ｃ２  の構成の一例を示す説明図である。第１アパーチャ５Ｃ１  は、複数の矩形開口が格子状に配列されており、電子ビーム源または第１アパーチャ５Ｃ１  上のアパーチャとの組合せ、第１アパーチャ５Ｃ１  の移動機構を設けることで、第１アパーチャ５Ｃ１  の１つの矩形開口が劣化した場合、高真空を大気圧にすることなく、別の矩形開口に取り替えることができる。この矩形開口の劣化は、電子ビーム照射によるコンタミに起因するものである。電子ビームの電流置にも依存するが、数カ月以上の長期間動作させる場合に有効である。
【００７２】
第１アパーチャ５Ｃ１  と第２アパーチャ５Ｃ２  との間に位置する第１偏向器５Ｆ１  による電子ビームＥＢの偏向可能範囲内に収まる大きさの複数の開口パターン５Ｃ１ａが格子状に配列されており、個々の開口パターン５Ｃ１ａは、例えば独立な複数種の図形開口の一括転写パターン６ａ１  〜６ａ５  と矩形開口パターン６ａ０  とを含んでいる。この一括転写パターン６ａ１  〜６ａ５  は、複数の図形開口から構成され、例えば半導体集積回路など複数の図形情報の繰り返しパターンに対応したものである。この場合、一括転写パターンパターン６ａ１  〜６ａ５  の一部には、例えば対角線方向の両隅に、上記した第１アパーチャ５Ｃ１  を通過した電子ビームＥＢによって同時に選択可能な一対の孤立パターンが形成されている。そして、一括転写パターン６ａ１  〜６ａ５  の各々の一括転写に際して、これらの孤立パターンを適宜用いることにより、第２アパーチャ５Ｃ２  の位置ずれの補正を行う。すなわち、電子ビームＥＢによって同時に選択可能な２つの孤立パターンを用いて第２アパーチャ５Ｃ２  以降の電子光学系を構成する電子レンズ５Ｅの励磁電流と倍率との関係、回転補正レンズと回転角との関係を予め測定しておくことで補正が可能となる。
【００７３】
ただし、電子ビームＥＢによって一度に選択できる領域内に設けられた孤立パターンの場合には、相互間の距離が小さいので、ビーム位置の検出精度を上げる必要がある。そこで、本実施の形態においては、フォトマスク１を搭載した移動ステージ５Ａ上に設けられたナイフエッジを持つ図示しないファラデーカップ部をＸ軸、Ｙ軸の両方向に複数回走査してビーム位置の検出条件を良くしている。また、開口パターン５Ｃ１ａの両隅に相互間の距離が上記孤立パターンよりも大きな孤立パターンを形成することも考えられる。この場合には、個々の孤立パターンを一度に選択できないので両者を個別に選択するためのビーム偏向および選択後のビーム振り戻し調整が必要となり、若干補正作業が複雑となる。
【００７４】
上記した第２アパーチャ５Ｃ２  は、上気した第１アパーチャ５Ｃ１  と組合せ、第２アパーチャ５Ｃ２  が上気した第１のビーム偏向領域内に少なくとも１つの矩形開口と複数の図形開口とから構成され、第２アパーチャ５Ｃ２  の移動によって上記と異なる複数の一括転写ビームと可変矩形ビームとを形成できるようにしたものである。
【００７５】
上記した第２アパーチャ５Ｃ２  の移動制御手段を用いてア第２パーチャ５Ｃ２  を移動した場合は、第１アパーチャ５Ｃ１  を通過する電子ビームＥＢを偏向制御して、第２アパーチャ５Ｃ２  の透過ビームをフォトマスク１状の所望の位置へ偏向制御して、ステージ５Ａの基準マークを用いて、第１と第３のビーム偏向制御位置の基準または第２と第３のビーム偏向制御位置の基準を構成することが必要となる。この後、所望の位置にフォトマスク１を移動して電子ビームを照射することになる。
【００７６】
次に、図１１は電子ビーム露光装置５の要部を取り出して示した説明図である。ステージ５Ｕ１  などの移動機構を持つ第１アパーチャ５Ｃ１  、同様にステージ５Ｕ２  などの移動機構を持つ第２アパーチャ５Ｃ２  の複数の図形の一部を選択する第１偏向器５Ｆ１  、透過ビームの寸法を可変する第２偏光器５Ｆ２  等が設けられている。
【００７７】
このような電子ビーム露光装置５の一括転写露光方法の一例を説明する。まず、ステージ５Ｕ２  によって第２アパーチャ５Ｃ２  における目的の開口パターン５Ｃ２ａを電子工学系の光軸上に位置決めする。
【００７８】
続いて、第１アパーチャ５Ｃ１  を透過した電子ビームＥＢを偏向器によって当該開口パターン５Ｃ１ａに含まれる一括転写パターン６ａ１  〜６ａ５  の一つに形成されている孤立パターンに導き、当該孤立パターンを通過させ、２本の電子ビームＥＢとしてステージ５Ａ側に照射する。そして、当該ステージ５Ａに設けられている図示しないファラデーカップ等を走査させることにより、孤立パターンノ光軸の回りの回転ずれや倍率誤差などの転写誤差を計測し記憶する。
【００７９】
その後、第１アパーチャ５Ｃ１  の開口パターン５Ｃ１ａを透過した電子ビームＥＢを第１偏向器５Ｆ１  によって開口パターン５Ｃ１ａの目的の一括転写パターン６ａ１  〜６ａ５  に導いて当該電子ビームＥＢの断面形状を成形し、成形された電子ビームＥＢを前述の測定によって得られた補正置によって動作が補正されている電子レンズ５Ｅ、第３偏向器５Ｆ３  などを介して制御することにより、移動ステージ５Ａに載置されたフォトマスク１の所望の位置に所望の大きさで一括転写パターン６ａ１  〜６ａ５  の形状に照射し、フォトマスク１の表面の感電子線レジストを感光させる。
【００８０】
次に、この電子ビーム露光装置５の描画データの流れを説明する。マスク描画用パターンデータは、データ保管部の磁気ディスクなどの記憶装置５Ｉに記憶される。制御計算機５Ｈからの指示により制御計算機５Ｈを介してバッファメモリ５Ｊに目的のパターンの描画データが転送されるとともに、フォトマスク１の当該パターンの描画位置が電子光学系の光軸下に位置決めされる。そして、電子ビームＥＢ等によりフォトマスク１上の位置合わせマークなどの走査によって当該フォトマスク１の平面内における目的の描画部位の座標情報や高さ情報等が信号処理部５Ｔを介してバッファメモリ５Ｊに転送される。
【００８１】
その後、上記した座標情報などに基づいて、目的の照射部の電子光学系に対する位置決めが行われるとともに、当該領域の高さ情報等に基づいて電子レンズ５Ｅのフォトマスク１に対する焦点位置が設定される。その後、演算部５Ｋは、バッファメモリ５Ｊに格納されているマスク描画パターンデータに基づいて、電子ビームＥＢの形状や偏向量などに関する制御信号を算出し、バッファメモリ５Ｊからの描画データとマーク位置信号、高さ検出信号データとステージ位置データなどから、電子ビームＥＢのオンオフ制御するブランキング電極５Ｄ、第２アパーチャ５Ｃ２  の複数の図形開口の一部を選択する第１偏向器５Ｆ１  、第２アパーチャ５Ｃ２  の矩形開口の一部に照射し、透過した電子ビームＥＢの断面寸法を可変する第２偏向器５Ｆ２  、第２アパーチャ５Ｃ２  を移動しる第２アパーチャ制御、電子ビームＥＢのフォトマスク１に対する照射領域と照射位置を定める第３偏向などの直接制御信号データを作成する。
【００８２】
半導体集積回路などの複数図形の繰り返しを含むパターンの露光の際、矩形開口を有する第１アパーチャ５Ｃ１  と、少なくとも１つの矩形開口および複数の図形開口を有する第２アパーチャ５Ｃ２  とを、ビーム源５Ｂからフォトマスク１に到る集束ビームの経路に順に介設し、上記集束ビームの偏向制御が上記第１アパーチャ５Ｃ１  を通過するビームを偏向制御して第２アパーチャ５Ｃ２  の矩形開口と複数の図形開口の一部を選択する第１偏向器５Ｆ１  と、前記矩形開口を通過するビームの寸法を偏向する第２手段と、前記第２アパーチャ５Ｃ２  の透過ビームをフォトマスク１の所望の位置へ偏向制御するための第３偏向偏向器５Ｆ３  とからなり、上記した図形の繰り返しパターンは、第１の偏向制御を用いて、第２アパーチャの複数の図形開口の一部を選択した後、第３の偏向制御を用いて、電子ビームをフォトマスク１の所望の位置へ照射する処理を繰り返し、合成パターンを形成する。また、上記の露光の際、移動ステージ５Ａを移動させながらフォトマスク１上に対応した第３のビーム偏向制御の範囲内で合成パターンを形成する。また、上記の露光の際、第２アパーチャが複数のビーム偏向領域を有し、角領域に複数の図形開口と矩形開口とを備え、集束ビームの偏向制御が第１アパーチャを通過するビームを偏向制御して第２アパーチャの矩形開口と複数の図形開口の一部を選択する第１の偏向手段と、第２アパーチャの透過ビームをフォトマスク１上の所望の位置へ偏向制御するための第３の偏向制御手段とからなり、第２アパーチャの移動の後、フォトマスク１またはフォトマスク台上の基準マークを用いて、第１のビーム偏向制御または第２のビーム偏向制御の少なくとも一方と第３のビーム偏向制御の基準位置を校正し、所望の位置にフォトマスク１を移動してその後ビーム照射し合成パターンを形成する。
【００８３】
これにより、フォトマスク１の一つの矩形領域に対して、集積回路パターンを描画する。その後、これと対になる他の矩形領域に対してバッファメモリ５Ｊに格納されているマスク描画用パターンデータに基づいて、上記の処理を繰り返し、集積回路パターンを描画する。このため、補正を加えたマスク露光パターンとマスク検査データとの比較照合を容易にすることが可能となる。
【００８４】
なお、上記では、第２アパーチャの図形開口を用いたが、図形開口を用いないで矩形開口のみを用いて描画を行うようにしても良い。
【００８５】
上記のパターン露光方法を実現するためには、それに対応したマスク露光用パターンデータが電子ビーム露光装置５のバッファメモリ５Ｊに確実に転送される必要がある。上記の電子ビーム露光装置５では、バッファッメモリ５Ｊにデータを記憶するまでの処理に対して、データサムチャック機能等を備え、データ転送エラー、データ化等の異常を検出できる構造になっている。
【００８６】
上記のパターン露光を実現するための描画データは、上記の第１と第２のビーム偏向制御やビームブランキング制御などによって電子ビームを高速度に制御してオンオフ照射するため、バッファメモリ５Ｊからデータ読み出しされた後は、様々な制御データに変換される。その全てにおいてエラーチェックを行うことは非常に困難となるが、バッファメモリ５Ｊからの読み出しを繰り返して描画したパターンを比較照合する方法によって描画パターンが異常となった場合に検出ができ、描画パターンの信頼度を大幅に向上させることが可能となる。
【００８７】
次に、本実施の形態１の半導体集積回路装置の製造方法を、例えばツイン・ウエル方式のＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ  ＭＯＳ  ）の形成工程に適用した場合を図１２〜図１９によって説明する。
【００８８】
図１９はその製造工程中における半導体ウエハ７を構成する半導体基板７ｓの要部断面図である。半導体基板７ｓは、例えばｎ−  形のＳｉ単結晶からなり、その上部には、例えばｎウエル８ｎおよびｐウエル８ｐが形成されている。ｎウエル８ｎには、例えばｎ形不純物のリンまたはＡｓが導入されている。また、ｐウエル８ｐには、例えばｐ形不純物のホウ素が導入されている。
【００８９】
続いて、図１３に示すように、このような半導体基板７ｓの主面上に、例えばＳｉＯ２  からなるフィールド絶縁膜９をＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法等によって形成した後、そのフィールド絶縁膜９に囲まれた素子形成領域に、例えばＳｉＯ２  からなるゲート絶縁膜１０ｉを熱酸化法等によって形成する。
【００９０】
その後、その半導体基板７ｓ上に、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、ゲート電極１０ｇを形成する。
【００９１】
次いで、ｎチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｎ形不純物のリンまたはＡｓをイオン注入法等によって導入する。この際、ゲート電極１０ｇをマスクとして自己整合的にｎ形不純物を半導体基板７ｓに導入する。
【００９２】
続いて、ｐチャネル形のＭＯＳ・ＦＥＴ形成領域に、例えばｐ形不純物のホウ素をイオン注入法等によって導入する。この際、ゲート電極１０ｇをマスクとして自己整合的にｐ形不純物を半導体基板７ｓに導入する。
【００９３】
その後、半導体基板７ｓに対して熱処理を施すことにより、ｎチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｎ形の半導体領域１０ｎｄを形成するとともに、ｐチャネル形のＭＯＳ・ＦＥＴのソース領域およびドレイン領域を構成するｐ形の半導体領域１０ｐｄを形成する。
【００９４】
次いで、図１４に示すように、半導体基板７ｓ上に、例えばＳｉＯ２  からなる層間絶縁膜１１ａをＣＶＤ法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。
【００９５】
続いて、そのポリシリコン膜をフォトリソグラフィ技術およびエッチング技術によってパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１２Ｌおよび抵抗１２Ｒを形成する。
【００９６】
その後、図１５に示すように、半導体基板７ｓ上に、例えばＳｉＯ２  からなる層間絶縁膜１１ｂをＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）法等によって堆積した後、その層間絶縁膜１１ｂに半導体領域１０ｐｄ，１０ｎｄおよび配線１２Ｌの一部が露出するような接続孔１３ａをフォトリソグラフィ技術およびエッチング技術によって穿孔する。
【００９７】
その際に、図示はしていないが、前記した位置合せマークパターンを前記の回路パターンチップの周辺部におけるスクライブ領域またはその近傍に形成する。すなわち、上記の絶縁膜上に前記した内容のマークパターンの溝を形成する。
【００９８】
次いで、半導体基板７ｓ上に、例えばタングステン等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜を化学的研磨エッチング技術によって、接続孔以外の金属膜が除去されるまで、平坦化エッチングする。これにより、図１６に示すように、接続孔１３ａ内に金属膜１４ａを埋め込む。
【００９９】
続いて、図１７に示すように、例えばＡｌまたはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、第２層配線１４Ｌを形成する。
【０１００】
その後、図１８に示すように、半導体基板７ｓ上に、例えばＳｉＯ２  からなる層間絶縁膜１１ｃをＣＶＤ法等によって堆積した後、その一部に第２層配線１４Ｌの一部が露出するような接続孔１３ｂを穿孔する。
【０１０１】
次いで、例えばＡｌまたはＡｌ合金等からなる金属膜をスパッタリング法等によって堆積した後、その金属膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、第３層配線１５Ｌを形成する。その後、半導体基板７ｓ上に、例えばＳｉＯ２  からなる表面保護膜１６をＣＶＤ法等によって堆積して第３層配線１５Ｌを被覆する。
【０１０２】
このようなＳＲＡＭの製造プロセスにおけるフォトリソグラフィ工程、すなわち、露光工程を抽出し、フロー化した露光プロセス・フロー図を図２０に示す。
【０１０３】
同図において、ｎウエル・フォト工程Ｐ１は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上にｎウエル形成領域以外の領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１０４】
フィールド・フォト工程Ｐ２は、半導体基板上に窒化シリコン等からなる絶縁膜を堆積した後、その絶縁膜上に素子形成領域のみが被覆されるようなフォトレジストパターンを形成する工程である。
【０１０５】
ｐウエル・フォト工程Ｐ３は、ｐウエルのチャネルストッパ領域を形成するために、ｎウエル上を被覆するフォトレジストパターンを形成する工程である。
【０１０６】
ゲート・フォト工程Ｐ４は、半導体基板上にポリシリコン等からなる導体膜を堆積した後、その導体膜上にゲート電極形成領域が被覆されるようなフォトレジストパターンを形成する工程である。
【０１０７】
ｎチャネル・フォト工程Ｐ５は、ｎチャネル側にゲート電極をマスクとしてｎ形不純物をイオン注入するために、ｐチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１０８】
ｐチャネル・フォト工程Ｐ６は、逆に、Ｐチャネル側にゲート電極をマスクとしてｐ形不純物をイオン注入するために、ｎチャネル側を被覆するようなフォトレジストパターンを形成する工程である。
【０１０９】
多結晶シリコン・フォト工程Ｐ７は、配線または抵抗となる第２層多結晶シリコン膜をパターニングするために、半導体基板上に堆積された多結晶シリコン膜上に配線および抵抗領域を被覆するようなフォトレジストパターンを形成する工程である。
【０１１０】
Ｒ・フォト工程Ｐ８は、抵抗上にフォトレジストパターンを形成した状態で、その他の領域に不純物を導入する際のマスクとなるフォトレジストパターンをネガ・プロセスによってパターニングする工程である。
【０１１１】
コンタクト・フォト工程Ｐ９は、接続孔を形成するためのフォトレジストパターンをポジ・プロセスで形成する工程である。Ａｌ−１・フォト工程Ｐ１０は、第１層配線をパターニングする工程である。
【０１１２】
スルーホール・フォト工程Ｐ１１は、第１層配線と第２層配線とを接続する接続孔を開口するためのフォトレジストパターンを形成する工程である。
【０１１３】
Ａｌ−２・フォト工程Ｐ１２は、第２層配線をパターニングするための工程である。ボンディングパッド・フォト工程Ｐ１３は、表面保護膜にボンディングパッドに対応する１００μｍ程度の開口を形成するための工程であり、表面保護膜上にボンディングパッド形成領域以外を被覆するフォトレジストパターンを形成する工程である。
【０１１４】
これらの露光プロセスのうち、ｎウエル・フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャネル・フォト工程Ｐ６およびボンディングパッド・フォト工程Ｐ１３は、最小寸法が比較的大きいので、一般に、位相シフトマスクを用いる必要がないが、その他のフォト工程では、後に実施の形態２で説明する位相シフトパターンを有するフォトマスクを露光に際して用いると良い。
【０１１５】
特に、ゲート・フォト工程Ｐ４では、化学増幅系のネガ形フォトレジストを用いてゲート電極を形成し、コンタクト・フォト工程Ｐ９では、化学増幅系のポジ形フォトレジストを用いて接続孔を形成する。これにより、ゲート電極のゲート長および接続孔の開口径を、光露光方式で用いる露光光の波長以下（例えば０．３μｍ程度）に微細にすることができる。
【０１１６】
このように、本実施の形態１によれば、フォトマスク１に、集積回路パターンよりも微細な光近接補正効果用の補正パターンを有する場合でも、その補正パターンの良否を確実にかつ容易に検査することができる。したがって、欠陥のない高い品質のフォトマスク１を製造することが可能となる。また、そのフォトマスク１を用いて露光処理することにより、その露光処理において光近接効果補正を良好に行うことができ、像の解像度および焦点深度を増大させることができるので、半導体基板上に所望の形状および寸法の集積回路パターンを良好に転写することができる。したがって、半導体集積回路装置の歩留まり、信頼性および性能を向上させることが可能となる。
【０１１７】
（実施の形態２）
図２１は本発明の他の実施の形態である半導体集積回路装置の製造方法を説明するためのフロー図、図２２〜図２５は図２１の半導体集積回路装置の製造方法で用いるフォトマスクの要部断面図、図２６は図１の半導体集積回路装置の製造方法で用いるフォトマスクの製造方法を説明するためのフロー図である。
【０１１８】
本実施の形態２においては、前記一対の矩形領域に光近接補正パターンに変えて位相シフトパターンが形成されている。ただし、一対の矩形領域に位相シフトパターンと光近接効果補正パターンの両方を形成しても良い。それ以外は、前記実施の形態１と同じである。
【０１１９】
フォトマスクの全体的な構成は前記実施の形態１の説明で用いた図２と同じである。図２の一対の矩形領域であるメモリ回路領域Ａ１１，  Ｂ１１に位相シフトパターンが形成されている。位相シフト技術は、フォトマスクを透過する光の位相を操作することにより、投影像のコントラストの低下を防止する技術である。この位相シフトパターンの具体例を図２２〜図２５によって説明する。なお、各図において（ａ）は（ｂ）の図のＡ−Ａ線の断面図である。
【０１２０】
図２２には、例えばＭＯＳ・ＦＥＴのゲートパターンを形成するのに用いられるマスクパターンが示されている。マスク基板２の主面には、例えばＣｒ等からなる遮光膜Ｓ（ハッチングを付す）が被着されている。遮光膜Ｓの一部には、光が透過可能な矩形状の２つの開口パターン１７ａ，  １７ｂが形成されている。一方の開口パターン１７ａの中央にはその開口パターン１７ａを２等分するように長方形状の位相シフトパターン（以下、位相シフタという）１８ａが配置されている。また、他方の開口パターン１７ｂには、その半分を覆うように長方形状の位相シフトパターン１８ｂが配置されている。位相シフトパターン１８ａ，  １８ｂは、開口パターン１７ａ，  １７ｂにおいて位相シフトパターン１８ａ，  １８ｂのある領域と無い領域とを透過した各々の光の位相が互いに逆になるように露光光を操作する手段である。この場合の位相シフトパターン１８ａ，  １８ｂは、例えばＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）法で形成された透明な酸化シリコン膜等からなる。このようなマスクパターンでは、開口パターン１７ａ，  １７ｂにおいて位相シフトパターン１８ａ，  １８ｂのある領域と無い領域との境界部（位相シフトパターンのエッジの部分）に対応する半導体ウエハ面位置に投影される微細な影を集積回路パターン（ゲート電極）として転写する。したがって、開口パターン１７ａでは、２本のゲート電極パターンを転写でき、開口パターン１７ｂでは１本のゲート電極パターンを転写できる。このような投影露光では、図２４に示す帯状の遮光膜Ｓのパターン１９を有する遮光マスクを用いて重ね露光し、半導体ウエハ上に所定の集積回路パターン（ゲート電極）を形成する。
【０１２１】
図２３には、図２２の位相シフトパターン１８ａ，  １８ｂがマスク基板２の厚さ方向に掘られた溝で形成されている場合が示されている。なお、図２３の右側には開口パターン１７ａを３等分するように細い遮光パターンＳ１  が配置されている場合が示されている。細い遮光パターンＳ１  の幅は、例えば０．５μｍ程度である。この場合のフォトマスク１の露光方法は図２２の場合と同じである。
【０１２２】
図２５には、ラインパターンを転写するためのマスクパターンが示されている。マスク基板２の主面には、例えばＣｒ等からなる遮光膜Ｓ（ハッチングを付す）が被着されており、その一部には、光が透過可能な矩形状の開口パターン１７ｃ〜１７ｈが互いに平行に配置されている。
【０１２３】
また、開口パターン１７ｃ，  １７ｄ，  １７ｇ，  １７ｈの近傍には、それらよりも幅の狭い補助開口パターン１９ａ〜１９ｇが、開口パターン１７ｃ，  １７ｄ，  １７ｇ，  １７ｈの近傍に、かつ、開口パターン１７ｃ，  １７ｄ，  １７ｇ，  １７ｈの長辺に平行に配置されている。これらの補助開口パターン１９ａ〜１９ｇは、位相シフトパターン追加処理によって加えられるパターンであり、それ自体では明像を形成しないようになっており、その幅の寸法は、開口パターン１７ｃ〜１７ｈの１／３程度以下である。特に限定されないが、開口パターン１７ｃ〜１７ｈの幅は、例えば１．  ５μｍ程度、補助開口パターン１９ａ〜１９ｇの幅は、例えば０．３μｍ程度である。
【０１２４】
さらに、開口パターン１７ｄ，  １７ｆおよび補助開口パターン１９ａ，  １９ｄ〜１９ｇには位相シフトパターン１８ｃ〜１８ｉが配置されている。この位相シフトパターン１８ｃ〜１８ｉは、例えばマスク基板２の厚さ方向に掘られた溝で形成されている。この場合、その溝はその端部が遮光膜Ｓの端部下に若干入り込むように形成されている。これは、溝のエッジ面の乱反射を抑えて良好な投影像を転写可能とするため等の理由からである。もちろん、位相シフトパターン１８ｃ〜１８ｉを透明膜で形成しても良い。
【０１２５】
位相シフトパターン１８ｃ，  １８ｄは、互いに隣接する開口パターン１７ｃ〜１７ｈを透過した各々の光の位相が互いに逆になるように配置されている。また、補助開口パターン１９ａを透過した光の位相は、そこに配置された位相シフトパターン１８ｅにより、開口パターン１７ｃと透過した光の位相とは逆になるようになっており、これにより開口パターン１７ｃの投影像のエッジが強調されるようになっている。また、補正開口パターン１９ｂ，  １９ｃを透過した光の位相は、開口パターン１７ｄに配置された位相シフトパターン１８ｃにより、開口パターン１７ｄを透過した光の位相とは逆になるようになっており、これにより開口パターン１７ｄの投影像のエッジが強調されるようになっている。また、補正開口パターン１９ｄ，  １９ｅを透過した光の位相は、そこに配置された位相シフトパターン１８ｆ，  １８ｇにより、開口パターン１７ｇを透過した光の位相とは逆になるようになっており、これにより開口パターン１７ｇの投影像のエッジが強調されるようになっている。さらに、補正開口パターン１９ｆ，  １９ｇを透過した光の位相は、そこに配置された位相シフトパターン１８ｈ，  １８ｉにより、開口パターン１７ｈを透過した光の位相とは逆になるようになっており、これにより開口パターン１７ｈの投影像のエッジが強調されるようになっている。
【０１２６】
次に、本実施の形態２のフォトマスク１の製造方法および半導体集積回路装置の製造方法を図２１の工程図に沿って説明する。
【０１２７】
まず、半導体集積回路装置の設計データに上記した位相シフトパターンのデータを付加する。また、光透過領域内でそれ自体では明像を形成しない微細寸法の補助開口パターンのデータを付加する。この処理は、フォトマスク１上の集積回路パターンの一部分または全部に対し、少なくとも上記した一対の矩形領域の単位で、フォトマスク１の主面内において縦横方向に対応して繰り返し配置された領域単位に対して行う（工程１００）。
【０１２８】
続いて、その集積回路パターンデータ（位相シフトパターンおよび補助開口パターンのデータを含む）を電子ビーム描画用パターンデータに変換する（工程１０１）。その後、その電子ビーム描画用パターンデータに基づいて、マスク基板２（図２参照）に集積回路パターンおよび補助開口パターンを描画した後、位相シフトパターンを描画する。この際、上記した一対の矩形領域（例えばメモリ回路領域Ａ１１とメモリ回路領域Ｂ１１）のマスクパターン（集積回路パターン、補助開口パターンおよび位相シフトパターン）データを電子ビーム露光装置のバッファメモリに記憶した後（工程１０２）、そのデータのうち、上記一対の矩形領域の一方のパターンデータを読み出してショット分解し、それによって得られたデータに基づいて電子ビームを露光してマスク基板２の一方の矩形領域内にパターンを描画する（工程１０３）。その後、他方の矩形領域につき、パターンデータを再度ショット分解し、それによって得られたデータに基づいて電子ビームを露光してマスク基板２の他方の矩形領域内にパターンを描画する（工程１０４）。なお、当該電子ビーム描画に際して、遮光膜のパターンの形成時には、フォトマスク１のマスク基板２上に、例えばＣｒ等のような遮光膜が全面に被着されており、その上には電子線描画用の感電子線レジスト膜が塗布されている。また、位相シフトパターンの形成時には、フォトマスク１のマスク基板２上に感電子線レジスト膜が塗布されている。また、位相シフトパターンは、遮光膜のパターンに比べてパターン寸法が大であることから電子ビーム露光に代えて、レーザビーム露光を用いても良い。この場合も、一対の矩形領域のパターンデータをレーザビーム露光装置のバッファメモリに記憶しておき、そのデータを読み出してショット分解し、その一方の矩形領域に対応してレーザビーム露光処理を施し、その後、他方の矩形領域につき、パターンデータを再度ショット分解し、その他方の矩形領域に対応してレーザビーム露光を施してフォトマスク上にパターンを形成する。
【０１２９】
上記した一方の矩形領域のマスクパターンデータ（集積回路パターン、補助開口パターンおよび補位相シフトパターンのデータ）に対し、電子ビームの偏向フィールド分割のフォーマット変更を行い、電子ビーム露光装置のバッファメモリに記憶する。この間のパターンデータのフォーマット変更、転送、記憶処理については、コンピュータ処理によって、それぞれのデータ処理の過程において異常検出が可能であり、実用レベルでの異常の発生を無くすことができる。
【０１３０】
一方、当該バッファメモリからパターンデータを超高速に読み出し、ショット分解して、電子ビームによりパターン描画する工程についてはパターンの異常発生は無視できない。これは、電子ビーム露光装置では、パターン描画する工程において、ショット分解、ビーム偏向、ビームオンオフブランキング等の処理が、高真空中での電子ビームのチャージアップ、電子ビーム源寿命、外部電源からのノイズなどによって変動するので、電子ビームを所定の形状で所定の位置に照射することを保証することが極めて困難なことに起因する。
【０１３１】
そこで、フォトマスク１にマスクパターン（集積回路パターン、補助開口パターンおよび位相シフトパターン）を形成する際に、上記したデータの読み出し、ショット分解およびパターン描画の一連の処理を矩形領域毎に繰り返し行うようにする。すなわち、当該バッファメモリから矩形領域のマスクパターンデータを高速に読み出し、ショット分解して、パターンの描画を行う処理を上記した一対の矩形領域毎に行うようにする。これにより、電子ビーム露光装置のパターン描画において、一対の矩形領域の各々において同一位置に異常が発生することはほとんどないので、後述する一対の矩形領域の実際のパターンを比較する工程において異常の発生を検出することが可能となる。
【０１３２】
次いで、上述のような集積回路パターンおよび補助開口パターン形成のための電子ビーム露光処理の後、マスク基板２に対して現像処理を施して電子線レジストパターンを形成し、これをエッチングマスクとしてエッチング処理を施して遮光膜をパターニングすることにより、マスク基板２上に集積回路パターンおよび補助開口パターンを形成する。その後、位相シフトパターン形成のための電子ビーム露光処理後、マスク基板２に対して現像処理を施して電子線レジストパターンを形成し、これをエッチングマスクとしてエッチング処理を施して、溝または透明膜による位相シフトパターンを形成して、フォトマスク１を製造する（工程１０５）。
【０１３３】
続いて、フォトマスク１の外観検査を行う（工程１０６）。この際、本実施の形態２においては、少なくとも上記した一対の矩形領域に対しては双方の領域のパターン同士を比較する。すなわち、フォトマスク１における実際に形成されたパターン同士を比較検査する。これにより、集積回路パターンの１／３程度の寸法しかない微細なパターンの良否をも確実かつ容易に検査することが可能となる。また、問題となる位相シフトパターンの位相差誤差についても、その実際のフォトマスク１上のパターンの比較によって良否判定が可能となる。このフォトマスク１の具体的なパターン検査方法は前記実施の形態１において図７等を用いて説明したのと同じなので、ここでは説明を省略する。また、図２の周辺回路領域Ａ００についての検査も前記実施の形態１と同じなので説明を省略する。
【０１３４】
続いて、比較により判明したパターンの差異部の寸法、光検出強度による分類を行い、そのデータと共に、フォトマスク１における当該差異の発生箇所の位置座標データを記憶する。上記差異の発生箇所について、その位置座標データに従ってフォトマスク１の外観を観察し上記異常箇所の異常内容を、例えば遮光部の欠け、残りパターン欠陥、付着異物欠陥などに分類して欠陥の良否判定を行う。
【０１３５】
このような検査において、上記一対の矩形領域以外の領域のフォトマスク１上におけるパターンの少なくとも一部の領域に対しては、上記した位相シフトパターンや補助開口パターンを設けていないので、その箇所におけるパターンの検査は、そのパターンの上記のようにして得られた画像データと、フォトマスク１上にパターンを形成する際に用いたマスクパターンデータとの比較検査によって、パターンの外観検査を行うことが可能である。
【０１３６】
次いで、このような検査工程の後、検査結果に基づいて修正する。修正に際しては、比較検査でパターンが相違した箇所において、比較された双方のパターンの大きさや形状等が実質的に等しくなるように修正あるいは付着異物除去することで行う。
【０１３７】
続いて、このようにして得られたフォトマスク１を縮小露光装置に設置した後、縮小投影露光により、フォトマスク１のパターンを半導体ウエハに転写する（工程１０７）。この際、位相シフトパターンや補助開口パターンが配置された箇所では、露光光の干渉を利用して、フォトマスク上のパターンを半導体ウエハ上に精度良く転写することが可能である。
【０１３８】
その後、現像、エッチング等の一連のウエハプロセス処理を経て、半導体ウエハ上に所定の集積回路パターンを形成する（工程１０８）。その後、本実施の形態２においても、半導体ウエハ上に実際に転写された集積回路パターンを比較することでフォトマスク１上のパターンの良否を判定することも可能である（工程１０９）。すなわち、半導体ウエハにおいてフォトマスク１のメモリ回路領域Ａ１１が転写されて形成された集積回路パターンと、半導体集積回路の設計データとを比較することで良否判定することもできるし、あるいはフォトマスク１のメモリ回路領域Ａ１１が転写されて形成された集積回路パターンと、フォトマスク１のメモリ回路領域Ｂ１１が転写されて形成された集積回路パターンとを比較することで良否判定することもできる。これにより、集積回路パターンを形成するためのフォトレジストプロセス中に発生したランダム欠陥や付着異物を発見することが可能となる。すなわち、半導体ウエハ上に集積回路パターンを形成するプロセス処理の途中においてフォトマスク１に発生した、遮光膜の欠け、残り、位相シフトパターンの欠け、残り、付着異物および位相シフトパターンの位相差誤差などの異常を、半導体ウエハ上に形成された一対の矩形領域のパターン間の比較によってほとんど発見することが可能となる。本実施の形態２においても、半導体集積回路のマスクパターンデータとの比較を行わなくても、フォトマスクに形成されたパターンの信頼性の高い検査が可能である。このように本実施の形態２によれば、位相シフトパターンや補助開口パターンを有するフォトマスク１であっても、その検査工程において異常の摘出や良否判定、特に位相差誤差の有無の検査を確実にしかも容易に行うことが可能となる。
【０１３９】
次に、図２１のマスクプロセス処理（工程１０５）を図２６のフロー図によって詳細に説明する。フォトマスクのマスク基板は、例えば屈折率が１．４７  の透明な合成石英ガラスからなる。まず、このマスク基板の主面上に、例えばＣｒ等からなる遮光膜をスパッタリング法等によって形成した後（工程２０１）、その主面上に感電子ビームレジストをスピン塗布する（工程２０２）。
【０１４０】
続いて、上記した電子ビーム露光装置を用いて、フォトマスク１の主面上の感電子ビームレジスト膜に対して電子ビームを照射することにより、所定の集積回路パターンを描画する（工程２０３）。この電子ビーム描画装置では、集積回路パターン（補助開口パターンも含む）の個々の図形の寸法や位置座標などの情報を記述したパターンデータに基づいて、電子ビームを所定の形状にして、感電子ビームレジスト膜の所望の位置に照射する。ここで用いるパターンデータは、フォトマスク１上の光透過領域または遮光領域に対応したものであり、通常、電子ビームの照射面積が少なくなるように、ポジ形レジストとネガ形レジストとを選択する。例えばコンタクトホール等のパターンに対しては、ポジ形レジストを用いることで、露光面積を少なくすることができる。
【０１４１】
この露光工程では、上記のパターンの他に、マスク基板の周辺部の一部に位相シフトパターン形成用の２つの位置合わせマークのパターンを同時に露光する。特に限定されないが、このパターンは、例えば１００μｍ程度の大きさのクロスマークを用いている。また、上記パターンに加えて、上記したマスク基板の転写領域の周辺部に半導体ウエハとの位置合わせマーク用のパターンを同時に露光する。この位置合わせマークのパターンは、縮小投影露光装置に対応して指定されるものである。
【０１４２】
このような描画処理の後、ポジ形レジストでは露光領域、ネガ形レジストでは未露光領域に対して、その領域内のレジスト膜を現像液により除去する（工程２０４）。現像処理後、当該レジスト膜のパターンから露出した遮光膜をエッチング除去する。遮光膜のエッチング処理は、例えば硝酸セリウム、第二アンモニウムなどの湿式エッチングを用いて行うことができる（工程２０５）。このようなエッチング処理後、レジスト膜を除去し、マスク基板に対して洗浄処理を施す（工程２０６）。
【０１４３】
上記した遮光膜のパターンを形成した後、そのマスク基板上に、化学増幅系電子ビームレジストを塗布し、さらに、その上に導電性ポリマーを塗布する（工程２０７）。その後、上記した位置合わせ用のクロスマークを電子ビーム描画装置を用いて位置検出し、このマスク基板上に形成した遮光膜のパターンの座標系を合わせ、電子ビームを照射することで、所望のパターンを所定の位置に描画する。ここで、電子ビームを照射するパターンは、位相シフト領域（φ＝π領域）とするパターンである。電子ビーム描画装置の描画精度に関して、パターンの重ね合わせは、例えば０．１μｍ以下にすることができるので、この方式は、縮小率１／５の露光装置のフォトマスク（レチクル）に適用できる。上記の電子ビームレジストは、例えば化学増幅系のポジ形レジストを用いている（工程２０８）。
【０１４４】
続いて、ベーク処理の後、現像処理を施すことにより、レジストの露光部分を除去してレジストパターンを形成する（工程２０９）。化学増幅系電子ビームレジスト材料と導電性ポリマー材料との組合せによっては、導電性ポリマーを水洗除去した後、ベーク処理を行うようにしても良い。
【０１４５】
その後、そのレジストパターンをマスクとしてエッチング処理を施すことにより、マスク基板に所定深さの溝を選択的な領域に形成して位相シフトパターンを形成する（工程２１０）。この溝の深さｄは、露光光の波長をλ、マスク基板材料の屈折率をｎとすると、ｄ＝λ／２（ｎ−１）の関係を満たすように設定すればよいのであるが、エッチング終点判定を決めるのに以下の方法を採ることで溝形成精度を向上させることが可能である。
【０１４６】
まず、エッチング処理として、例えば平行平板形のプラズマエッチング処理を行う。エッチングガスとしては、例えばＣＦ４  またはＣＨＦ３  などを用いることができる。問題となるエッチング条件は、エッチング時間で設定する。この場合、プラズマエッチングの再現性は目標とする磯宇佐誤差に対して充分ではない。そこで、マスク基板にエッチング処理によって溝を形成することで位相シフトパターンを形成する場合、まず、目標の深さの９０％程度の深さの溝をドライエッチング処理によって時間設定をして形成し、続いて、エッチング領域と未エッチング領域とに関して光学的に位相差を測定し、目標の位相差を得ることが可能な溝の深さとの誤差を求める。光学的に位相差を測定する際、マスク基板上にはレジストパターンが形成されたままであり、エッチング領域に対して未エッチング領域は、マスク基板上においてドライエッチング処理前にマスク基板の露出領域を局所的にマスクする方法を採用した。エッチング前に測定個所とリファレンス基板との相対位相差を記憶しておき、エッチング処理後に同一箇所と比較する方式を採用しても良い。いずれにしても、上記エッチング処理後に位相差測定によって、目標とするエッチング深さに対する誤差を求める（工程２１１）。その後、フッ酸（ＨＦ）水溶液を用い、マスク基板に対してウエットエッチング処理を施す（工程２１２）。これにより、当該溝の所望の深さに対する誤差を減らすとともに、ドライエッチング処理で生じたマスク基板の表面のダメージを低減して滑らかにし、かつ、マスク基板面に付着する微小異物を低減することが可能となる。すなわち、とこのウエットエッチング処理によって、マスク基板に所望の深さの溝からなる位相シフトパターンを精度良く形成することができるとともに、ドライエッチングダメージおよび付着異物を低減することが可能となっている。したがって、フォトマスク間の製造ばらつきを実質的に小さくでき、マスク透過光の位相差を所望の値に設定することができる。
【０１４７】
このようなエッチング処理の後、レジストを除去しマスク基板に対して洗浄処理を施し、前記したフォトマスクの外観検査工程（工程１０６）を経て、透過光の位相差誤差の少ない位相シフトパターンを有するフォトマスクを製造することができる。
【０１４８】
このようなエッチング方法（ドライエッチング方法とウエットエッチング方法との組合せによる方法）は、本来位相シフトパターンを形成すべき領域が欠陥によって形成されていなかった領域を修正する工程に応用することができる。
【０１４９】
まず、当該欠陥個所を含む光透過領域に集束イオンビームを照射して、当該箇所のマスク基板部分をスパッタリング除去し、マスク基板に所定深さの約９０％程度の深さの溝をイオンビーム照射時間の設定または走査回数の設定によって形成する。この集束イオンビーム加工方法については、例えば特願平２−２４７１００号に記載してある。すなわち、イオン源がら放射されたイオンビームを集束レンズ等によって細く絞り、かつ、偏向器等によって所定の位置に照射することで当該照射箇所を除去したり、当該照射ガスに所定の反応ガスを流すことで所定の導体膜を成膜したりする技術が開示されている。このイオンビーム照射前に、試料表面にエッチングを促進させるガスを添加することで加工速度の向上が図れる。また、例えば塗布形の透明膜（ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）膜）で位相シフトパターンを形成した場合、位相シフトパターンを形成するための透明膜が余分な領域に残されているのを除去するのに、上記した所定のガスを添加した状態での集束イオンビームを用いることで、マスク基板とのエッチング選択比を大きくとすることができ良好なパターン形成が可能となる。
【０１５０】
続いて、上記と同様に位相シフトパターン形成後のフォトマスクの透過光を測定して位相差を測定して、所定の位相差との誤差を求め、その結果に基づいて誤差を無くすべく、再度、マスク基板の所定の領域に集束イオンビームを照射して位相シフトパターン用の溝の深さ補正を行う。この場合の照射量は、上記した所定の位相差との誤差測定結果によって決められる。今回は、例えばゼノンフロライドガスなどを添加しながら、集束イオンビームを照射することで、最初のイオンビーム照射によるマスク基板のダメージを低減させ、かつ、マスク基板に透過光において良好な位相差を形成できる所定深さの溝を形成する。これにより、本来位相シフトパターンを形成すべき領域が欠陥によって形成されなかった領域を高い精度で修正することが可能となる。
【０１５１】
このように、本実施の形態２においては、フォトマスク１に、位相シフトパターンや集積回路パターンよりも微細な補助開口パターンを有する場合でも、それらのパターンの良否を確実にかつ容易に検査することができる。したがって、欠陥のない高い品質のフォトマスク１を製造することが可能となる。また、そのフォトマスク１を用いて露光処理することにより、その露光処理において透過光の位相差操作を良好に行うことができ、像の解像度および焦点深度を増大させることができるので、半導体基板上に所望の形状および寸法の集積回路パターンを良好に転写することができる。したがって、半導体集積回路装置の歩留まり、信頼性および性能を向上させることが可能となる。
【０１５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１５３】
例えば前記実施の形態１，  ２においては、それぞれ光近接効果補正パターンおよび位相シフトパターンを有する領域についてフォトマスクに対をなす領域を設け、それらの領域のパターン同士を比較してパターンの外観検査を行う場合について説明したが、これに限定されるものではなく、例えばフォトマスクに微小斜め図形パターンまたは特定形状図形パターンが存在する場合には、それらの図形を有する領域と対をなすように、その領域と同じパターン構成の領域をフォトマスクに設け、それらの領域のパターン同士を比較してパターンの外観検査を行うようにしても良い。
【０１５４】
また、前記実施の形態１，  ２においては、ＤＲＡＭの製造方法に本発明を適用した場合について説明したが、これに限定されるものではなく種々適用可能であり、例えばＳＲＡＭやフラッシュメモリ（ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ））の製造方法あるいはマイクロプロセッサ等のような論理回路の製造方法に適用することもできる。
【０１５５】
また、前記実施の形態１においては、接続孔の投影像の歪みを補正すべく接続孔パターンの近傍に近接効果補正パターンを配置している領域を有するフォトマスクの検査に本発明を適用した場合について説明したが、これに限定されるものではなく、接続孔の投影像のエッジを強調すべく接続孔パターンの近傍に補助開口パターンを設け、かつ、そこに位相シフトパターンを配置している領域を有するフォトマスクの検査にも本発明を適用できる。
【０１５６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造技術に適用した場合について説明したが、それに限定されるものではなく、例えば液晶基板の製造技術等に適用できる。
【０１５７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【０１５８】
（１）．本発明によれば、同一フォトマスク内の一対の領域の各々に実際に形成されたパターン同士を比較することでパターンの良否を検査することにより、フォトマスクに、集積回路パターンよりも微細な光近接補正効果用の補正パターンが配置された領域がある場合でも、その補正パターンの良否を確実にかつ容易に検査することができる。したがって、欠陥のない高い品質のフォトマスクを製造することが可能となる。
【０１５９】
（２）．本発明によれば、第１領域および第２領域毎にパターンデータのショット分解および露光処理を時間的に差を付けて別々に行うことにより、フォトマスクのパターン転写に用いる露光装置に起因するパターン異常を検出することが可能となる。
【０１６０】
（３）．本発明によれば、上記（１），（２）  のフォトマスクを用いて露光処理することにより、その露光処理において光近接効果補正を良好に行うことができ、像の解像度および焦点深度を増大させることができるので、半導体基板上に所望の形状および寸法の集積回路パターンを良好に転写することができる。したがって、半導体集積回路装置の歩留まり、信頼性および性能を向上させることが可能となる。
【０１６１】
（４）．本発明によれば、同一フォトマスク内の一対の領域の各々に実際に形成されたパターン同士を比較することでパターンの良否を検査することにより、フォトマスクに、位相シフトパターンや集積回路パターンよりも微細な補助開口パターンが配置された領域がある場合でも、その位相シフトパターンや補助開口パターンの良否を確実にかつ容易に検査することができる。したがって、欠陥のない高い品質のフォトマスク１を製造することが可能となる。
【０１６２】
（５）．本発明によれば、上記（２），（３）  のフォトマスクを用いて露光処理することにより、その露光処理において透過光の位相差操作を良好に行うことができ、像の解像度および焦点深度を増大させることができるので、半導体基板上に所望の形状および寸法の集積回路パターンを良好に転写することができる。したがって、半導体集積回路装置の歩留まり、信頼性および性能を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の製造方法を説明するためのフロー図である。
【図２】図１の半導体集積回路装置の製造方法で用いるフォトマスクの全体平面図である。
【図３】（ａ），  （ｂ）は図２のフォトマスクに形成された光近接効果補正パターンを説明するためのフォトマスクの要部平面図である。
【図４】（ａ），  （ｂ）は図２のフォトマスクに形成された光近接効果補正パターンを説明するためのフォトマスクの要部平面図である。
【図５】（ａ），  （ｂ）は図２のフォトマスクに形成された光近接効果補正パターンを説明するためのフォトマスクの要部平面図である。
【図６】（ａ），  （ｂ）は図２のフォトマスクに形成された光近接効果補正パターンを説明するためのフォトマスクの要部平面図である。
【図７】図１の半導体集積回路装置の製造方法で用いるマスク検査装置の説明図である。
【図８】図１の半導体集積回路装置の製造方法で用いる電子ビーム露光装置の説明図である。
【図９】図８の電子ビーム露光装置の要部の説明図である。
【図１０】図８の電子ビーム露光装置の要部の説明図である。
【図１１】図８の電子ビーム露光装置の要部の説明図である。
【図１２】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１３】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１４】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１５】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１６】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１７】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１８】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図１９】図１の半導体集積回路装置の製造工程中における具体的な半導体集積回路装置の要部断面図である。
【図２０】図１２〜図１９の半導体集積回路装置の製造工程におけるフォトリソグラフィ工程を抜き出したフロー図である。
【図２１】本発明の他の実施の形態である半導体集積回路装置の製造方法を説明するためのフロー図である。
【図２２】（ａ）は図２１の半導体集積回路装置の製造方法で用いるフォトマスクの要部断面図、（ｂ）はそのＡ−Ａ線の断面図である。
【図２３】（ａ）は図２１の半導体集積回路装置の製造方法で用いるフォトマスクの要部断面図、（ｂ）はそのＡ−Ａ線の断面図である。
【図２４】（ａ）は図２１の半導体集積回路装置の製造方法で用いるフォトマスクの要部断面図、（ｂ）はそのＡ−Ａ線の断面図である。
【図２５】（ａ）は図２１の半導体集積回路装置の製造方法で用いるフォトマスクの要部断面図、（ｂ）はそのＡ−Ａ線の断面図である。
【図２６】図１の半導体集積回路装置の製造方法で用いるフォトマスクの製造方法を説明するためのフロー図である。
【符号の説明】
１  フォトマスク
２  マスク基板
３  遮光帯
４  マスク検査装置
４Ａ  ＸＹθステージ
４Ｂ  ステージ駆動系
４Ｃ  ステージ制御部
４Ｄ  レーザ干渉計
４Ｅ  検査光源
４Ｆ１，４Ｆ２    レンズ
４Ｇ  イメージセンサ
４Ｈ  記憶部
４Ｉ  画像データ比較部
５  電子ビーム露光装置
５Ａ  ステージ
５Ｂ  電子ビーム源
５Ｃ１    第１アパーチャ
５Ｃ１ａ  開口パターン
５Ｃ２    第２アパーチャ
５Ｃ２ａ  開口パターン
５Ｃ３    第３アパーチャ
５Ｄ  ブランキング電極
５Ｅ  電子レンズ
５Ｆ１    第１偏向器
５Ｆ２    第２偏向器
５Ｆ３  第３偏向器
５Ｇ  レーザ干渉計
５Ｈ  制御計算機
５Ｉ  描画データ記憶部
５Ｊ  バッファメモリ
５Ｋ  演算部
５Ｌ  ブランキング信号発生部
５ＬＣ    ブランキング制御
５Ｍ  第１偏向制御信号発生部
５ＭＣ    第１偏向制御部
５Ｎ  第２偏向制御信号発生部
５ＮＣ    第２偏向制御部
５Ｐ  移動制御信号発生部
５ＰＣ    移動制御部
５Ｑ  第３偏向信号発生部
５ＱＣ    第３偏向器制御部
５Ｒ  ステージ制御部
５Ｓ  電子検出器
５Ｔ  信号処理部
５Ｕ１，５Ｕ２    ステージ
６ａ０    矩形開口パターン
６ａ１  〜６ａ５    一括転写パターン
７  半導体ウエハ
７ｓ  半導体基板
８ｎ  ｎウエル
８ｐ  ｐウエル
９  フィールド絶縁膜
１０ｇ  ゲート電極
１０ｉ  ゲート絶縁膜
１０ｐｄ  半導体領域
１０ｎｄ  半導体領域
１１ａ〜１１ｃ  層間絶縁膜
１２Ｌ  第１層配線
１２Ｒ  抵抗
１３ａ，  １３ｂ  接続孔
１４ａ  金属膜
１４Ｌ  第２層配線
１５Ｌ  第３層配線
１６  表面保護膜
１７ａ〜１７ｈ  開口パターン
１８ａ〜１８ｉ  位相シフトパターン
１９ａ〜１９ｇ  補助開口パターン
Ａ，  Ｂ  チップ転写領域
Ａ００，  Ｂ００  周辺回路領域
Ａ１１  メモリ回路領域（第１領域）
Ａ１２，  Ａ２１  メモリ回路領域（第２領域）
Ａ２２  メモリ回路領域
Ｂ１１  メモリ回路領域（第２領域）
Ｂ１２，  Ｂ２１，  Ｂ２２  メモリ回路領域
ＴＨ  接続孔パターン
Ｈ１  〜Ｈ６    補正パターン
Ｌ１，Ｌ２    配線パターン
Ｌ１ａ  大面積パターン部
Ｌ１    引き出しパターン部
Ｌ２ａ  幅広パターン部
Ｌ２ｂ  引き出しパターン部
Ｌ３    長方形パターン
Ｌ３ａ  長方形パターン
ＥＢ  電子ビーム
Ｓ  遮光膜
Ｓ１    遮光パターン
【図１】
0003605268.tif 000002
【図２】
0003605268.tif 000003
【図３】
0003605268.tif 000004
【図４】
0003605268.tif 000005
【図５】
0003605268.tif 000006
【図６】
0003605268.tif 000007
【図７】
0003605268.tif 000008
【図８】
0003605268.tif 000009
【図９】
0003605268.tif 000010
【図１０】
0003605268.tif 000011
【図１１】
0003605268.tif 000012
【図１２】
0003605268.tif 000013
【図１３】
0003605268.tif 000014
【図１４】
0003605268.tif 000015
【図１５】
0003605268.tif 000016
【図１６】
0003605268.tif 000017
【図１７】
0003605268.tif 000018
【図１８】
0003605268.tif 000019
【図１９】
0003605268.tif 000020
【図２０】
0003605268.tif 000021
【図２１】
0003605268.tif 000022
【図２２】
0003605268.tif 000023
【図２３】
0003605268.tif 000024
【図２４】
0003605268.tif 000025
【図２５】
0003605268.tif 000026
【図２６】
0003605268.tif 000027