(57)【特許請求の範囲】
【請求項１】
走査線を一定ライン数毎に所定のライン数に変換する走査線変換装置であって、
前記一定ライン数毎に変換されるライン数を２のべき数として、当該２のべき数の２倍よりも大きい奇数に近似した前記一定ライン数を変換周期とする周期信号を一ライン毎に出力するライン周期作成回路と、
前記周期信号に基づいて、前記２のべき数を分母として表される係数を、前記変換周期毎に入力される走査線のそれぞれに乗じる重み係数として出力する係数発生器と、
前記重み係数を乗じた隣接する２本の走査線を加算する加算手段とを備えたことを特徴とする走査線変換装置。
【請求項２】
係数発生器は、重み係数の分子の値が偶数となる重み係数を用いて偶数フィールドの走査線を生成し、前記分子の値が奇数となる重み係数を用いて奇数フィールドの走査線を生成することを特徴とする請求項１に記載の走査線変換装置。
【請求項３】
走査線を一定ライン数毎に所定のライン数に変換する走査線変換方法であって、
前記一定ライン数毎に変換されるライン数を２のべき数として、当該２のべき数の２倍よりも大きい奇数に前記一定ライン数を近似し、
近似された前記一定ライン数を変換周期として、当該変換周期毎に入力される走査線のそれぞれに、前記２のべき数を分母として表される重み係数を乗じ、
前記重み係数を乗じた隣接する２本の走査線を加算することにより新たな走査線を生成することを特徴とする走査線変換方法。
【請求項４】
重み係数の分子の値が偶数となる重み係数を用いて偶数フィールドの走査線を生成し、前記分子の値が奇数となる重み係数を用いて奇数フィールドの走査線を生成することを特徴とする請求項３に記載の走査線変換方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、ＭＵＳＥ方式等により伝送されるハイビジョン信号を、ＮＴＳＣ方式のモニターで再生できる信号に変換する走査線変換装置に関するものである。
【０００２】
【従来の技術】
図１７は従来のＭＵＳＥ−ＮＴＳＣダウンコンバータを示すブロック図である。（参考文献：テレビジョン学会誌、１９９１  Ｖｏｌ．４５  Ｎｏ．１１  ５−２−３  ＭＵＳＥ−ＮＴＳＣダウンコンバータ  水谷芳樹著  社団法人テレビジョン学会編）図において、１はＭＵＳＥ信号を入力処理する入力信号処理回路、２はＭＵＳＥ系からＮＴＳＣ系に時間軸を変換する時間軸変換処理回路、３はＹ信号と色差信号を分離する信号分離回路、４はＹ信号を１１２５本の走査線から５２５本の走査線に変換するＹの走査線変換回路、５は信号分離回路３で分離された４倍に時間軸圧縮されて伝送されている色差信号を元にもどすために４倍の時間に伸長する時間伸長回路、６は色差信号を変換されたＹの走査線にあわせる色差の垂直フィルタ、７は変換した走査線の本数をさらに２／３に圧縮する垂直圧縮回路、８は２つの信号から１つの信号を選択する２−１セレクター、９は変換された信号にいろいろな信号処理をほどこす画像処理回路、１０は画像処理されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器、１２はＭＵＳＥ系のクロックの１６．２ＭＨＺの発振器、１３は１６：９のモニターで真円率が保てる変換モード（以後フルモードとする）と４：３のモニターで水平方向をほぼ全部変換し垂直方向変換をフルモードの２／３にして真円率を保つ変換モード（以後ワイドとする）のシステムロックである１４．７４２ＭＨＺの発振器、１４は４：３のモニターで水平方向を切り捨てて真円率を保つ変換モード（以後ズームモードとする）のシステムクロックである１０．０８ＭＨＺの発振器である。
【０００３】
図１８は図１７で示す時間軸変換処理回路２のブロック図である。図において１６はＭＵＳＥ信号からラインを検出して奇偶数のラインの判定信号を出力するライン判定回路、１７はＭＵＳＥ信号からＮＴＳＣ信号に時間軸変換するための時間軸変換メモリである。
【０００４】
図１９は図１７で示すＹの走査線変換回路４の具体的な一例のブロック図である。１８は走査線を変換するための垂直フィルタの係数を掛ける固定係数器、１９は加算器、図２０はＹの走査変換をサンプル点のモデルで解説したものである。
【０００５】
図２１は図１７で示す垂直圧縮回路７の具体的な一例のブロック図である。図において、２０は入力信号を１ライン遅延させるラインメモリ、２１は垂直圧縮用のメモリである。図２２は垂直圧縮をサンプル点のモデルで説明したものである。
【０００６】
次に動作について説明する。入力したＭＵＳＥ信号は入力信号処理回路１でディエンファシス、コントロール信号検出、ＰＬＬ等の処理が施される。この入力処理された信号を時間軸変換処理回路２で時間軸処理する。図１８で示すように入力処理された信号を奇数ラインと偶数ラインに分け、別々に時間軸変換メモリ１７に入力し１６．２ＭＨＺの信号を例えばフルモードとワイドモードの時は２−１セレクター８で１４．７４２ＭＨＺの発振器を選択しシステムクロック１４．７４２ＭＨＺに変換する。またズームモードの場合はシステムクロックを変更し、１０．０８ＭＨＺに変換する。時間軸変換された信号はＹ信号と色差信号に信号分離回路３で分離し、それぞれＹ信号の走査線変換回路４、色差信号の時間伸長回路５に入力される。
【０００７】
Ｙ信号に関して、まずＹ信号の走査線変換回路４はＭＵＳＥの有効走査線１０３２本を、５１６本に変換する。すなわち２本のＭＵＳＥ走査線から１本の走査線を作り出している。図１９はその具体的な一例のブロック図であり、時間軸変換処理回路２において奇数ラインと偶数ラインで時間軸を変換された信号を、信号分離回路３により色差信号を分離しＹ信号成分のみを含む奇数ラインと偶数ラインの信号を各々固定係数回路１８に入力して所定の固定係数を掛け加算器１９で足し合わされる。その様子を図２０のサンプリングモデルで示す。このように２本の走査線から１本の走査線を作り出す。図１９、図２０の例では固定係数は１／２である。ここでは最も単純な例を説明したが、１０３２本から５１６本を作り出すための垂直フィルタは、多くの走査線を用いて変換した方が折返し歪の少ない変換が可能であるので場合によっては、この垂直フィルタと２次元内挿回路を兼用することもある。
【０００８】
色差信号はＭＵＳＥ信号において１／４に時間軸圧縮されているので、時間伸長回路５で４倍に時間伸長される。このブロック図の場合時間伸長回路は奇数ライン色信号と偶数ライン色信号とに分かれて処理されているので、２回路必要である。時間軸伸長された色差信号は色差信号の垂直フィルタでＹ信号の走査線と垂直位置を合わせるフィルタを掛ける。色差信号は各５１６本ライン交代で送信されてくるので走査線を変換するのではなく、Ｙ信号と色差信号両方の垂直位置をあうように色差別々のフィルタをかける。走査変換されたＹ信号と垂直位相の合った色差信号は２−１セレクター８で選択され、フルモード、ズームモード時は画像処理回路９を通してＤ／Ａ変換器１０に接続される。
【０００９】
ワイドモード時は垂直圧縮回路７で有効垂直走査線を２／３に変換する。図２１でブロック図でしめすようにラインメモリ２０で遅延し、図４１のサンプル点のモデルで示すように３本のラインを用いるフィルタと２本のラインを用いるフィルタを図２１の切り替えスイッチにより切り替えることで３本の走査線から２本の走査線を作り出している。３ラインを用いるフィルタも２ラインを用いるフィルタも固定係数器１８の固定係数をかけるが、それぞれの固定係数器は同じ係数のものと異なる係数のものがあり、例えば下側の係数は１／２であるが上側は１／４、１／２、１／４である。有効走査線を２／３にするには同一時間では処理できないので、一度垂直圧縮メモリ２１に演算結果を記憶し順次出力することで垂直方向に２／３の有効走査線を変換することができる。この図１７のブロックでは図２１で示す回路がＹ信号、色差信号のそれぞれに必要である。
【００１０】
これらフルモード、ズームモード、ワイドモードで変換された信号は、画像処理回路９で例えば輪郭補正等の画像処理をされた上Ｄ／Ａ変換器１０でアナログ信号に変換される。
【００１１】
【発明が解決しようとする課題】
従来のＭＵＳＥ−ＮＴＳＣコンバータは以上のように構成されており、フルモードとズームモードでは、ＭＵＳＥ信号の有効走査線１０３２本を５１６本に変換するのに対し、ＮＴＳＣ変換した後の信号を受像するモニターは、有効走査線が５１６本より少ない４８３本であるため４８３本しか表示できず、画面上下の情報が消えてしまい、ワイドモードでの表示を行う場合は別の走査線変換回路が必要である。
【００１２】
この発明は上記のような問題点を解消するためになされたもので、複数の表示モードに対応する走査線変換をひとつの走査線変換回路で行うことが可能な走査線変換回路を提供することを目的とする。
【００１３】
本発明による走査線変換装置は、走査線を一定ライン数毎に所定のライン数に変換する走査線変換装置であって、
前記一定ライン数毎に変換されるライン数を２のべき数として、当該２のべき数の２倍よりも大きい奇数に近似した前記一定ライン数を変換周期とする周期信号を一ライン毎に出力するライン周期作成回路と、
前記周期信号に基づいて、前記２のべき数を分母として表される係数を、前記変換周期毎に入力される走査線のそれぞれに乗じる重み係数として出力する係数発生器と、
前記重み係数を乗じた隣接する２本の走査線を加算する加算手段とを備えたものである。
【００１４】
本発明による走査線変換方法は、走査線を一定ライン数毎に所定のライン数に変換する走査線変換方法であって、
前記一定ライン数毎に変換されるライン数を２のべき数として、当該２のべき数の２倍よりも大きい奇数に前記一定ライン数を近似し、
近似された前記一定ライン数を変換周期として、当該変換周期毎に入力される走査線のそれぞれに、前記２のべき数を分母として表される重み係数を乗じ、
前記重み係数を乗じた隣接する２本の走査線を加算することにより新たな走査線を生成するものである。
【００１９】
【実施例】
実施例１．
以下、この発明の一実施例を図について説明する。図１は本実施例のシステムブロック図であり、図１において３１は入力したＭＵＳＥ信号をディエンファシスやコントロール信号検出、リサンプリングのためのＰＬＬ同期処理、及びリサンプリングしたデータの２次元内挿等の処理を施す入力信号処理回路、３２は本実施例の垂直走査線変換回路、３３は本実施例の示す係数発生回路、３４は本実施例の示すライン周期作成回路、３５はＭＵＳＥ信号からＮＴＳＣ信号への時間軸変換処理回路、３６は輪郭補正やブランキング信号の付加等の画像処理回路、１０はデジタル信号をアナログ信号に変換するＤ／Ａ変換器である。
【００２０】
図２、３は本実施例の垂直走査変換処理回路周辺の具体的な一例であり、図において３７はＭＵＳＥ信号のＹ信号または色差信号を１ライン遅延させるラインメモリ、３８は係数発生回路３３からの係数に応じて信号に可変係数を掛ける可変係数器、３９は、係数発生回路３３の内部でライン周期作成回路３４の信号からラインに応じて係数を発生する２つの係数発生ＲＯＭ、４０はＭＵＳＥ信号から同期信号等のタイミング信号を発生するとともにライン周期作成回路３４を制御する信号を発生するタイミング信号発生回路である。図４は図２、図５は図３の各々の構成による垂直走査変換回路によるサンプル点の変換の様子を、モデル的に説明したものである。
【００２１】
次に動作について説明する。ＭＵＳＥ信号の有効走査線は１０３２本であるがハイビジョン信号の１０３５本から送信の都合上３本少なくしているので、ＭＵＳＥ信号も有効走査線を１０３５本と考えると、ＮＴＳＣの有効走査線は４８３本であり、どちらの有効走査線率も９２％になり、有効走査線の比は１５：７になる。すなわちＭＵＳＥ信号の有効走査線を７／１５に変換すれば、具体的にはＭＵＳＥ信号１５本から７本を作成すれば４８３本になりＮＴＳＣのモニターで垂直方向を全部再現できる。
【００２２】
図１において、入力信号処理回路３１でディエンファシスや２次元内挿の信号処理を施された１０３５本対応の信号を垂直走査変換回路３２に入力する。最も簡単に上記７／１５の変換を行なう垂直走査変換回路を図２で示す。タイミング信号発生回路４０で変換するラインの始まり、すなわち映像データの始まりの信号をライン周期作成回路３４に入力する。ライン周期作成回路３４では、この信号から１５ライン周期で１から１５までの信号を繰り返し係数発生回路３３に出力する。係数発生回路３３は、図２で示す係数ＲＯＭか図３で示す係数ＲＯＭと演算回路によって構成され、図４で示すように１／７から１（０を含む）までの係数を可変係数器３８に出力し可変係数器３８ではこの係数を入力処理した信号とこれを１ライン遅延した信号に掛ける。この例の場合２つの可変係数器３８は同じ物であるが、掛ける係数は図４の通り異なり、２つの係数の和は１になるように設計されている。このようにして垂直走査変換回路３２では１５本の走査線から７本の走査線に変換している。図３に垂直走査変換回路３２の別の例を示す。ここではラインメモリ３７を２本使用し１５本から７本を作成するとき３本の直線内挿を用いてフィルタ特性を改善しているだけで、図４で示すように係数が１／２８から１３／２８に変化しているが、基本的には１５本周期で係数が変化し同じである。このようにして走査線変換された信号を時間軸変換処理回路３５で時間軸を変換し画像処理回路３６で画像処理を施しＤ／Ａ変換器でアナログ信号にすればＮＴＳＣモニターで垂直方向を欠けることなく全部変換して再生することが可能である。
【００２３】
上記説明は走査線を４８３本に変換するモードすなわちフルモードとズームモードであるが、ワイドモードでも走査線を変換することができる。ワイドモードは真円率を保つためにフル、ズームモードの３／４の走査線に変換するので７／１５に３／４を乗算して７／２０の変換をするか７／１５変換をしたのち３／４の変換をすればよい。すなわち２０本の走査線から７本の走査線をつくるため、ライン周期作成回路３４は２０本周期で１から２０の信号を出力しこれを係数発生回路で１／７から１まで（０を含む）の係数を発生しコントロールすればワイドモードに変換することができるし、また上記説明の走査線変換で１５本を７本に変換した後、４本の走査線から３本の走査線を作成しても実現できる。
【００２４】
この例に於ける可変係数器は乗算器やＲＯＭと演算回路を用いても実現できる。例えばＲＯＭは１／１５、２／１５、３／１５を用意しておけばあとは加減算で簡単に係数を掛けることが可能である。またこの例では極めて簡単な垂直走査線変換回路を示したがより多くの複数のライン間の直線内挿を用いれば、走査線変換による折返し歪を低減することができる。またこの例では入力信号処理回路３１で２次元内挿したとして説明したが、垂直走査線変換回路３２で２次元内挿を兼用することも可能で兼用すればラインメモリを削減することができる。
【００２５】
実施例２．
以下、この発明の一実施例について説明する。システムブロックは実施例１の図１と同様なのでここでは省略し、Ｙの垂直走査変換部分についてのみ説明を行なう。図６上段は本発明の最も簡単なＹの垂直走査変換部分のブロック図で図において、４１はＭＵＳＥ信号のＹ成分を１ライン遅延させるＹのラインメモリ、４２は２のべき乗の分数の可変係数器、４３は変換後の２倍より多い奇数のライン周期作成回路である。図７はサンプル点のモデルを用いてこの変換の様子を説明した図であり、図６下段は本実施例の別の例を示す。
【００２６】
次に動作について説明する。実施例１で説明したように、フル、ズームモードの垂直走査線変換はＭＵＳＥ信号の有効走査線を７／１５すればＮＴＳＣの有効走査線に全ての走査線が変換できるが、そのため各ライン間の直線内挿の係数が複雑で回路構成上、乗算器やＲＯＭが複数必要になる。この垂直走査線変換の関係を示す比７／１５、の分子の値を２のべき乗の形で表現しえるように近似すれば、回路は２のべき乗の分数の可変係数器４２でよくなる。例えば７／１５を４／９で近似すればライン間の直線内挿の係数は０、１／４、１／２、３／４、１の五種類でよくこの係数はビットシフトと加算器と簡単なゲート回路で実現でき、回路規模を大幅に削減することが可能である。この４／９の係数では変換後の垂直走査線は４６０（＝１０３５×４／９）本になりＮＴＳＣの有効走査線内ではあるが誤差が２３本もあり大きいので、実際には８／１７や３２／６９を用いれば誤差は４本程度となり、８／１７、３２／６９とも分子が２のべき乗になるように選んであるのでライン間の係数はビットシフトと加算器と簡単なゲート回路で実現できる。以上のようにフル、ズームモードの垂直走査線変換では分子を２のべき乗とし分母を分子の２倍より大きい奇数とすることで近似することが可能である。
【００２７】
またワイドモードにおいても、実施例１（請求項１）で上述したように、７／２０に垂直走査線を変換するのであるが，フル、ズームモードと同様にこのままではライン間の直線内挿の係数が複数であるので、７／２０を分子が２のべき乗で分母が分子の２倍より大きい奇数で近似すると上述と同様に回路は極めて簡単になる。例えば７／２０を４／１１、８／２３等の比で近似すれば、ライン間の直線内挿の係数はビットシフトと加算器と簡単なゲート回路で実現できる。
【００２８】
上記説明を図６及び図７を用いて説明する。説明を簡単にするためフル、ズームモードで垂直走査線変換を最も簡単な４／９にした時、変換ラインの２倍より多い奇数のライン周期作成回路４３は９ライン周期で１から９までの信号を発生する。これを係数発生回路３３で０、１／４、１／２、３／４、１の五種類の係数を発生させ、２のべき乗の分数の可変係数器４２でラインに係数を掛け、ライン間で直線内挿する。このもようをサンプル点のモデルで説明したものが図７である。図７を見ればわかるように２ライン間の直線内挿は９ライン周期でしかも上述した様に極めて簡単な係数なので２のべき乗の分数の可変係数器４２は極めて簡単に構成できる。またフル、ズームモードの８／１７やワイドモードの８／２３はそれぞれ１７ライン周期、２３ライン周期でライン間の直線内挿の係数は、１／８から１（０を含む）でこの例の可変係数器より演算回路とビットシフトが１回路増えるだけで実現できる。
【００２９】
図６下段は本実施例の別の例を示す。ここでは垂直走査線変換の比は同じでライン間の直線内挿を３ラインにしフィルタ特性を改善している。回路動作は図６と同じで例えば４／９に垂直走査変換するならば９ライン周期で４本の出力をえるが３ラインの直線内挿にすれば係数は少し複雑になる。この例のようにより多くのラインの直線内挿を用いれば係数は複雑になるがフィルタ特性は改善でき、垂直走査変換による折り返し歪を削減できる。またこの例は垂直走査線変換を説明したがライン間で直線内挿する際にＹ信号のサブサンプル位相で水平方向の演算を加えることで２次元内挿の演算を兼用できラインメモリを削減することができる。
【００３０】
実施例３．
以下、この発明の一実施例について説明する。図８は本実施例の色差信号の垂直走査線変換を示すブロック図で図において、４４は色差信号を１ライン遅延させる色差信号のラインメモリ、４５はシステムで定めたＹの走査線変換の１／２の分数の可変係数器、４６はシステムで定めたＹの２倍のライン周期のライン周期作成回路である。図９は図８のブロックの動作をサンプル点のモデルで説明したものである。
【００３１】
従来の色差信号はフル、ズームモードでは、Ｙ信号の走査線を５１６本すなわち２本の走査線から１本の走査線を作成した点に垂直位相を合わせたフィルタを掛けただけで元の色差信号の走査線が５１６本であることから垂直走査線変換は無く、垂直フィルタだけであった。またワイドモードでは５１６本の走査線を２／３に色差信号もＹ信号も垂直走査変換していた。しかし実施例１、２で示すようにフル、ズームモードでＹ信号の有効走査線を１０３２本から４８３本に変換する場合は色差も５１６本から４８３本に変換しなければならず、ワイド時には１０３２本からダイレクトに７／２０すなわち約３６０本に色差も変換しなければならない。ＭＵＳＥ信号では色差信号はライン交代でＹ信号の走査線の半分で送信されてくるのでＹ信号と同一ライン周期で変換することは実施例１、２で示す例えば７／１５や４／９等の係数ではライン周期が奇数のため難しい。そこでＹ信号の２倍のライン周期で２倍の走査線に変換すればよく、例えばＹ信号が７／１５ならば色差信号は２８／３０、Ｙ信号が４／９や８／１７なら色差信号は１６／１８、３２／３４に変換すればよい。ここで分母の数字はＭＵＳＥ信号の走査線をしめし両色差信号を含んでいて、分子は両方の色差信号の変換後の走査線の和である。従って片方の色差で見れば分母、分子が半分になり上記変換は１４／１５、８／９、１６／１７となりライン間の直線内挿の係数はＹ信号の係数の１／２となる。例えば１／７が１／１４になり１／４が１／８となる。ワイドモードでも同様でＹ信号が７／２０なら片方の色差信号は１４／２０、両色差信号では２８／４０に変換すればよい。
【００３２】
上記説明を具体的なブロック図で説明すると、例えばフル、ズームモードで実施例２で説明したＹ信号の変換を４／９とするとこのとき色差信号の垂直走査変換はＹ信号の２倍のライン周期作成回路４６で１８本のライン周期を発生し、係数発生回路３３で係数を発生し、Ｙ信号の１／２の分数の可変係数器４５で係数を掛け、２ライン離れたライン間で直線内挿する。この様子をサンプル点のモデルで説明したものが図９である。図９において黒丸がＲ−Ｙ信号、斜線の丸がＢ−Ｙ信号である。この色差信号の変換後の垂直位置はＹ信号の垂直位置にあわせて設計してある。図からわかるようにＹ信号のライン間の直線内挿の係数の半分の係数すなわち１／８から１（０を含む）の係数である。さらに従来の色差信号の垂直フィルタは固定係数のフィルタであるため両色差信号とＹ信号の垂直位置を合わせるために色差信号に別々のフィルタが必要であったがこの垂直走査変換回路の場合は時系列に両色差信号を処理するためひとつの回路でよい。
【００３３】
また図８は最も簡単な本実施例の具体的なブロック図であり、さらに多くの色差のラインメモリを使用すれば垂直走査線変換による折り返し歪を削減できる。また垂直走査線変換回路の直線内挿時に色差信号のサブサンプル位相に合わせて水平方向の演算も同時に行なえば色差信号の２次元内挿回路と兼用でき回路規模とラインメモリを削減することができる。
【００３４】
実施例４．
以下、この発明の一実施例について説明する。図１０は本実施例の垂直走査線変換回路のブロック図である。図において３７はラインメモリ、３８は可変係数器、４０はタイミング信号発生回路、４７は第一の係数発生回路、４８は第一のライン周期作成回路、４９は第二の係数発生回路、５０は第二のライン周期作成回路、５１は垂直走査線変換モード切り換えスイッチである。図１１は図１０のブロックの動作をサンプル点のモデルで説明したものである。
【００３５】
次に動作について説明する。従来のＭ−Ｎコンバータではフル、ズームモードとワイドモードで別々の垂直走査線変換回路が必要であった。このためラインメモリや演算回路が複数必要で回路規模が大きかった。本実施例はこの問題を解決しかつ変換後ＭＵＳＥの有効走査線がＮＴＳＣの有効走査線内にすべて変換できる方式である。実施例１（請求項１）で上述したように、フル、ズームモードではＭＵＳＥ信号の垂直走査線を７／１５に変換すればＮＴＳＣの有効走査線４８３本内に変換できることをのべた。また同様にワイドモードにおいても真円率を保つ上でＭＵＳＥ信号の垂直走査線を７／２０に変換すればよい。ここでフル、ズームの７／１５の垂直走査線変換の係数とワイドの７／２０の垂直走査線変換の係数は、例えば２ライン間の直線内挿で垂直走査線変換を行なう場合、１／７から１（０をふくむ）であり、ライン周期を１５本周期と２０本周期に変え、ライン毎の係数発生を変えれば垂直走査線変換回路をほとんど兼用することができる。
【００３６】
図１０はその具体的な最も簡単な例である。タイミング信号発生回路４０でＭＵＳＥ信号の変換の開始の信号を出力しこの信号を受け、第一のライン周期作成回路では例えば１５本周期で１から１５を第一の係数発生回路４７に出力する。同様に第二のライン周期発生回路５０では例えば２０本周期で１から２０を第二の係数発生回路４９に出力する。第一、第二の係数発生回路では図１１で示すような係数を発生する。例えば第一の係数発生回路４７ではライン周期の４本目に５／７、１ライン遅延信号に２／７を出力するが、第二の係数発生回路４９では５本目に３／７、１ライン遅延出力に４／７を出力する。このように係数は１／７から１までの分数であるが、ライン周期と係数発生の順が変化しているのでモード切り換えスイッチ５１で２−１セレクター８を制御し、モードの変化に対応している。上記からわかるようにラインメモリ３７と可変係数器３８と加算器は兼用できるため、回路規模とラインメモリを削減することができる。
【００３７】
上述の説明ではフル、ズームとワイドモードの切り換えについて説明したが、別の真円率を保つ垂直走査線変換の必要なモードにおいてもライン周期と係数発生回路を変えて対応することができる。この場合、係数によっては可変係数器がまったく同一ではないかも知れないが兼用はできる。また本実施例では２線間の直線内挿で説明したがさらに多くのラインメモリを使用すれば垂直走査線変換による折り返し歪を削減できる。また垂直走査線変換回路の直線内挿時にサブサンプル位相に合わせて水平方向の演算も同時に行なえば２次元内挿回路と兼用でき回路規模とラインメモリを削減することができる。
【００３８】
実施例５．
以下この発明の一実施例について説明する。図１２は本実施例の最も簡単な垂直走査線変換回路のブロック図であり、図において５５はＭＵＳＥ信号を１ライン遅延できるラインメモリ、３８は可変係数器、５２はＹの係数発生回路、５３は色差の係数発生回路、５４は色差のライン周期作成回路、４０はタイミング信号発生回路である。図１３は図１２のブロック図の動作を示すサンプル点のモデルである。
【００３９】
次に動作について説明する。従来色差信号は垂直走査線変換を行なわず、走査変換されたＹ信号の垂直位置に合わせたフィルタをかけていたのでＹ信号の走査線変換回路とは別であった。またワイドモード時は色差信号も垂直走査線変換を行なっていたが色差信号を時間伸長した後なのでＹ信号と色差信号は別々の回路で変換されていたので回路規模が大きかった。そこで実施例３で示したＹの２倍のライン周期で１／２の係数を用い、かつＭＵＳＥ信号は水平方向にＹ信号と色差を時間軸上に時系列で多重していることを利用し、水平方向で信号のライン遅延とライン間の直線内挿の係数とを可変することで、１つの垂直走査線変換回路を、Ｙ信号と色差信号用の走査線変換回路と兼用することができ、ラインメモリと全体の回路規模を従来の構成に比して削減することができる。
【００４０】
図１２においてタイミング信号発生回路４０からＹ信号と色差信号の切り換え信号が出力される。この信号でライン遅延がＹ信号の時は１ライン遅延、色差信号の時は２ライン遅延になる。またライン間の直線内挿の係数も図１３で示すように切り換える。ここでは実施例３で上述した様に色差ライン周期をＹ信号の２倍とし、色差信号のライン間の直線内挿の係数をＹ信号の１／２とすれば、色差の係数に対応できる可変係数回路３８であればＹ信号の係数にも対応でき可変係数回路を兼用できる。例えば図１３で示すようにフル、ズームモードでＹ信号を４／９の垂直走査線変換とすると色差信号は両方で１６／１８となり１８ライン周期で走査線変換を行なえばＹ信号も色差信号も各々８ラインの変換となり、直線内挿の係数も色差信号の１／８が最小でありＹ信号の１／４を兼用できることから可変係数器３８を兼用することができる。
【００４１】
また本実施例では２線間の直線内挿で説明したがさらに多くのラインメモリを使用すれば垂直走査線変換による折り返し歪を削減できる。また垂直走査線変換回路の直線内挿時にサブサンプル位相に合わせて水平方向の演算も同時に行なえば２次元内挿回路と兼用でき回路規模とラインメモリを削減することができる。
【００４２】
実施例６．
以下、この発明の一実施例について説明する。図１４は本実施例の最も簡単な垂直走査線変換回路のブロック図であり、図において５５はＭＵＳＥ信号を１ライン遅延できるラインメモリ、４４は色差のラインメモリ、５６は第一のライン周期作成回路と係数発生回路、５７は第二のライン周期作成回路と係数発生回路、４２は２のべき乗の分数の可変係数器、５２はＹの係数発生回路、５３は色差の係数発生回路、５４は色差のライン周期作成回路、４０はタイミング信号発生回路、５１はモード切り換えスイッチである。
【００４３】
次に動作について説明する。実施例４、５で上述したように垂直走査線変換のモードが複数存在しモードによりライン周期と係数発生回路を切り換えてかつ水平方向でＹ信号と色差信号の垂直走査線変換を係数を切り換えることで垂直走査線変換回路を兼用する場合、全ての変換の係数を２のべき乗の分数にすることで係数器をビットシフトと簡単なゲート回路と加算器で構成することができ回路規模を極めて小さくすることができる。図１４は本実施例の最も簡単なブロック図について説明すると、例えばフル、ズームモードではＹ信号を８／１７、色差信号を３２／３４とし図１４の第一のライン周期作成回路と係数発生回路５６で動作するとするとライン周期は３４本周期で係数は最小が１／１６となる。また第二のライン周期作成回路と係数発生回路５７でワイドモードの変換を行なうとし、Ｙ信号を８／２３、色差信号を３２／４６とすれば係数の最小は１／１６となる。すなわちフル、ズームモードとワイドモードのＹ信号と色差信号は１／１６から１までの可変係数器で全て兼用できる。１／１６から１までの可変係数器は最大４ビットシフトと簡単なゲート回路と加算器で実現できＲＯＭや乗算器が必要でなく回路規模は大幅に削減できる。
【００４４】
また本実施例では２線間の直線内挿で説明したがさらに多くのラインメモリを使用すれば垂直走査線変換による折り返し歪を削減できる。また垂直走査線変換回路の直線内挿時にサブサンプル位相に合わせて水平方向の演算も同時に行なえば２次元内挿回路と兼用でき回路規模とラインメモリを削減することができる。
【００４５】
実施例７．
以下、この発明の一実施例について説明する。図１５は本実施例の最も簡単な垂直走査線変換回路のブロック図であり、図において５５はＭＵＳＥ信号を１ライン遅延できるラインメモリ、５８は第一フィールドの係数発生回路、５９は第二フィールドの係数発生回路、３８は可変係数器、６０はライン周期作成回路、４０はタイミング信号発生回路である。図１６はサンプル点のモデルで説明したものである。
【００４６】
つぎに動作について説明する。従来のＭ−Ｎコンバータでは厳密にフィールド間でインターレースを合わせるため、べつの垂直走査線変換回路を用いたり、若干の誤差を許容していた。本実施例では上述の実施例の垂直走査線変換回路をもちいて簡単にフィールド間のインターレースを確保することである。そのために図１５で示すようにタイミング信号発生回路４０の出力のフィールド判定信号をもちいて第一フィールドの係数発生回路５８と第二フィールドの係数発生回路５９の出力を切り換えて可変係数器３８で係数を掛け直線内挿する。このとき本来変換の係数の１／２の係数を用い第一フィールドの係数発生回路５８で発生する係数の分子を偶数とし第二フィールド係数発生回路５９の係数の分子を奇数とすれば簡単にインターレースが保てる。例えば図１６で示すようにフル、ズームモードで４／９の垂直走査線変換をするとき最小１／４の係数で良いところを１／８の係数をもちい第一フィールドでは分子が偶数すなわち１／４倍数の係数を用い、第２フィールドでは１／８の係数を用いることでインターレースを保つことができる。
【００４７】
【発明の効果】
本発明による走査線変換装置および走査線変換方法は、一定ライン数毎に変換されるライン数を２のべき数として、当該２のべき数の２倍よりも大きい奇数に前記一定ライン数を近似し、前記２のべき数を分母として表される重み係数を用いるので、走査線数の変換比率を容易に変更することができる。
【図面の簡単な説明】
【図１】実施例１によるＭ−Ｎコンバータのブロック図である。
【図２】実施例１による垂直走査線変換の周辺ブロック図である。
【図３】実施例１による垂直走査線変換のブロック図である。
【図４】実施例１（図２）のサンプル点のモデルである。
【図５】実施例１（図３）のサンプル点のモデルである。
【図６】実施例２による垂直走査線変換のブロック図である。
【図７】実施例２のサンプル点のモデルである。
【図８】実施例３による垂直走査線変換のブロック図である。
【図９】実施例３のサンプル点のモデルである。
【図１０】実施例４による垂直走査線変換のブロック図である。
【図１１】実施例４のサンプル点のモデルである。
【図１２】実施例５による垂直走査線変換のブロック図である。
【図１３】実施例５のサンプル点のモデルである。
【図１４】実施例６による垂直走査線変換のブロック図である。
【図１５】実施例７による垂直走査線変換のブロック図である。
【図１６】実施例７のサンプル点のモデルである。
【図１７】従来例によるＭ−Ｎコンバータのブロック図である。
【図１８】従来例による時間軸変換のブロック図である。
【図１９】従来例による走査線変換のブロック図である
【図２０】従来例による走査線変換のサンプル点のモデルである。
【図２１】従来例によるワイドモードの走査線変換のブロック図である。
【図２２】従来例によるワイドモードの走査線変換のサンプル点のモデルである。
【符号の説明】
１  入力信号処理回路，２  時間軸変換処理回路，３  信号分離回路，４  Ｙの垂直走査線変換回路，５  時間伸長回路，６  色差の垂直フィルタ，７  垂直圧縮回路，８  ２−１セレクター，９  画像処理回路，１０  Ｄ／Ａ変換器，１２  １６．２ＭＨＺ発振器，１３  １４．７４２ＭＨＺ発振器，１４  １０．０８ＭＨＺ発振器，１６  ライン判定回路，１７  時間軸変換メモリ，１８  固定係数器，１９  加算器，２０  ラインメモリ，２１  垂直圧縮メモリ，３１  入力信号処理回路，３２  垂直走査線変換回路，３３  係数発生回路，３４  ライン周期作成回路，３５  時間軸変換処理回路，３６  画像処理回路，３７  ラインメモリ，３８  可変係数器，３９  係数発生ＲＯＭ，４０  タイミング信号発生回路，４１  Ｙのラインメモリ，４２  ２のべき乗の分数の可変係数器，４３変換ラインの２倍より多い奇数のライン周期作成回路，４４  色差のラインメモリ，４５  Ｙの１／２の分数の可変係数器，４６  Ｙの２倍のライン周期作成回路，４７  第一係数発生回路，４８  第一ライン周期作成回路，４９  第二係数発生回路，５０  第二ライン周期作成回路，５１  モード切り換えスイッチ，５２  Ｙの係数発生回路，５３  色差の係数発生回路，５４  色差のライン周期作成回路，５５  ラインメモリ，５６  第一のライン周期作成回路と係数発生回路，５７  第二のライン周期作成回路と係数発生回路，５８  第一フィールド係数発生回路，５９  第二フィールド係数発生回路，６０  ライン周期作成回路，
【図１】
0003546857.tif 000002
【図２】
0003546857.tif 000003
【図３】
0003546857.tif 000004
【図４】
0003546857.tif 000005
【図５】
0003546857.tif 000006
【図６】
0003546857.tif 000007
【図７】
0003546857.tif 000008
【図８】
0003546857.tif 000009
【図９】
0003546857.tif 000010
【図１０】
0003546857.tif 000011
【図１１】
0003546857.tif 000012
【図１２】
0003546857.tif 000013
【図１３】
0003546857.tif 000014
【図１４】
0003546857.tif 000015
【図１５】
0003546857.tif 000016
【図１６】
0003546857.tif 000017
【図１７】
0003546857.tif 000018
【図１８】
0003546857.tif 000019
【図１９】
0003546857.tif 000020
【図２０】
0003546857.tif 000021
【図２１】
0003546857.tif 000022
【図２２】
0003546857.tif 000023