(57)【特許請求の範囲】
【請求項１】
駆動回路に供給される単一の直流電源と、半導体スイッチング素子の制御端子にスイッチング駆動信号を出力するプッシュプル回路と、コンデンサとダイオードの接続点を有し、前記コンデンサの他端は前記プッシュプル回路の出力段に、前記ダイオードの他端は駆動回路の共通電位側に接続した直列回路を設け、前記駆動信号の第１の極性時に前記コンデンサを充電する選択充電回路と、前記半導体スイッチング素子の制御端子と前記接続点との間に選択スイッチ回路とを有し、前記選択スイッチ回路は、前記駆動信号の第２の極性時に前記接続点の電位が共通電位を下回りかつ所定以上の電位差が生じている期間のみ導通するスイッチチャネルを備え、前記スイッチング駆動信号のＨの期間は、前記コンデンサは充電され、前記スイッチング駆動信号がＬに変化すると、前記選択スイッチ回路がオンし、前記制御端子の蓄積電荷が、前記選択スイッチ回路のスイッチチャネル、前記コンデンサ、前記プッシュプル回路を通じて急速に放電され、前記半導体スイッチング素子の電流がカットオフまで急激に下降しスイッチング損失が低減される半導体スイッチング素子の駆動回路。
【請求項２】
選択スイッチ回路のスイッチチャネルはトランジスタで構成し、トランジスタの制御端子と共通電位との間にツェナーダイオードを接続する構成とした請求項１に記載の半導体スイッチング素子の駆動回路。
【請求項３】
プッシュプル回路と、半導体スイッチング素子の制御端子との間に、プッシュ動作方向に電流が流れる極性のインピーダンスが大きくなるインピーダンス切替回路を挿入した請求項１に記載の半導体スイッチング素子の駆動回路。
【請求項４】
選択充電回路のコンデンサの容量を、半導体スイッチング素子の制御端子の入力容量以上に設定した請求項１に記載の半導体スイッチング素子の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の技術分野は電子レンジなどのようにマグネトロンを用いる誘電加熱、あるいは電磁調理器などのように誘導加熱コイルを用いる誘導加熱を行う高周波加熱装置、あるいはその他の分野のスイッチング電源装置において、この電源に使用されている半導体スイッチング素子の駆動回路に関するものである。
【０００２】
【従来の技術】
家庭用高周波加熱装置をはじめ、様々な機器には電源が搭載されている。従来の電源は重たく、かつ、大きいものであったので、その小型、軽量化が望まれてきた。このため、電源のスイッチング化による小型、軽量、低コスト化が現在の様々な分野で積極的に進められている。
【０００３】
さらには、高い周波数で動作する半導体スイッチング素子のスイッチング損失を低減するために、スイッチング電源の重要な技術である共振型回路方式を用いる方式も実現されている。
【０００４】
従来のマグネトロン駆動用電源は図６に示されるように、一つの半導体スイッチング素子１を使用する電圧共振型回路と呼ばれる回路構成を用いている。リーケージ型高圧トランス２と共振コンデンサ３とが、共振回路を構成し、この作用により、半導体スイッチング素子１の電圧波形が正弦波状になる。半導体スイッチング素子１の電圧と電流波形は、図７（ａ）、（ｂ）に示されるようになる。
【０００５】
この効果は、電圧がゼロになってから電流が流れ始めるので、オフからオンの変化時のスイッチング損失はほとんど発生しない。
【０００６】
またオンからオフの変化時は、電流は急峻に切れるが電圧が正弦波状に立上るので、その傾きは緩やかになり、オフ時のスイッチング損失が低減される。
【０００７】
このように、共振型回路は半導体スイッチング素子１のスイッチング損失を低減する効果を有する。
【０００８】
この電圧共振型回路の半導体スイッチング素子１の損失は、図７（ｃ）に示されるオン時の残留電圧による順方向損失と、図７（ｄ）に示されるオフ動作が瞬時にできないことによるオフ時のスイッチング損失とに分けられ、一般に前者は半導体スイッチング素子１の温度が高くなると徐々に低下するが、後者は増加する。
【０００９】
スイッチング損失が支配的になる高温時では、損失による温度上昇がさらなるスイッチング損失を生み出し、さらに素子温度を高めるという悪循環が生じ、ついには素子破壊につながる熱暴走現象を生じやすい。
【００１０】
このスイッチング損失を低減して前記素子破壊を防止するために、従来から半導体スイッチング素子の駆動回路には、さまざまな方式が提案されている。
【００１１】
例えば図８に示される従来の半導体スイッチング素子の駆動回路は、プラスマイナス電源４を用い、半導体スイッチング素子１をオフさせる時のスイッチング駆動信号５をマイナス電位とすることで、半導体スイッチング素子１の制御端子１ａの蓄積電荷の引き抜き能力を高め、ターンオフ動作を素早く行い、スイッチング損失を低減する方式である。
【００１２】
しかし、示される従来の半導体スイッチング素子の駆動回路は、プラスマイナス電源４を必要とし、小型、軽量、低コスト化の支障になるという課題を有していた。
【００１３】
また図９に示される他の従来の半導体スイッチング素子の駆動回路は、前記蓄積電荷を引き抜くトランジスタ６は、その能力の高いＮＰＮ型を使用して、プラスマイナス電源４を用いずにスイッチング損失を低減する方式である。
【００１４】
この方式は、駆動回路出力の二つのトランジスタ６、７が同一種類になるので、その出力論理を合わせるために、一方には極性反転回路８を一段挿入している。
【００１５】
したがってスイッチング制御信号９が二つのトランジスタ６、７の出力に伝送されるまでの時間に差が生じるので、両トランジスタ６、７間に貫通電流が流れ駆動回路の消費電流増加やノイズ発生という課題が生じる。
【００１６】
またこの方式であっても、スイッチング制御信号９を出力段のプッシュプル回路１０にレベル変換して伝える変換回路１１の素子数が多いので、小型、軽量、低コスト化の支障になるという課題を有していた。
【００１７】
【発明が解決しようとする課題】
本発明は前記従来の課題を解決するもので、プラスマイナス電源４を用いずに、また回路素子数増加を抑えつつ、前記したスイッチング損失を低減して熱暴走現象を防止した半導体スイッチング素子の駆動回路を提供することを目的としている。
【００１８】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体スイッチング素子の駆動回路は、供給される単一の直流電源１２と、スイッチング制御信号９をレベル変換する変換回路１３と、その出力をインピーダンス変換して半導体スイッチング素子１の制御端子１ａにスイッチング駆動信号１４を出力するプッシュプル回路１５と、コンデンサ１６とダイオード１７の接続点１８を有し、コンデンサ１６の他端は前記プッシュプル回路１５の出力に、ダイオード１６の他端は駆動回路の共通電位１９に接続した直列回路であり、前記スイッチング駆動信号１４の第１の極性時にコンデンサ１６を充電する選択充電回路２０と、半導体スイッチング素子１の制御端子１ａと前記接続点１８との間にスイッチチャネル２１を有し、前記スイッチング駆動信号１４の第２の極性時に前記接続点１８の電位が共通電位１９を下回りかつ所定以上の電位差が生じている期間のみ導通する選択スイッチ回路２２とを有する構成とし、前記スイッチング駆動信号のＨの期間は、前記コンデンサは充電され、前記スイッチング駆動信号がＬに変化すると、前記選択スイッチ回路がオンし、前記制御端子の蓄積電荷が、前記選択スイッチ回路のスイッチチャネル、前記コンデンサ、前記プッシュプル回路を通じて急速に放電され、前記半導体スイッチング素子の電流がカットオフまで急激に下降しスイッチング損失が低減されるようにしている。
【００１９】
このように構成することで、制御端子１ａの蓄積電荷の引き抜きは十分に成され、またプッシュプル回路１５のプル動作の能力が低下する期間のみコンデンサ１６に蓄えられたエネルギーを利用するので、コンデンサ１６の無用の充放電は無く、駆動回路の能力向上に伴う消費電流増加はわずかである。
【００２０】
【発明の実施の形態】
請求項１に記載の発明は、駆動回路に供給される単一の直流電源１２と、スイッチング制御信号９をレベル変換する変換回路１３と、その出力をインピーダンス変換して半導体スイッチング素子１の制御端子１ａにスイッチング駆動信号１４を出力するプッシュプル回路１５と、コンデンサ１６とダイオード１７の接続点１８を有し、コンデンサ１６の他端は前記プッシュプル回路１５の出力に、ダイオード１７の他端は駆動回路の共通電位１９側に接続した直列回路であり、前記スイッチング駆動信号１４の第１の極性時にコンデンサ１６を充電する選択充電回路２０と、半導体スイッチング素子１の制御端子１ａと前記接続点１８との間にスイッチチャネル２１を有し、前記スイッチング駆動信号１４の第２の極性時に前記接続点１８の電位が共通電位１９を下回りかつ所定以上の電位差が生じている期間のみ導通する選択スイッチ回路２２とを有し、前記スイッチング駆動信号のＨの期間は、前記コンデンサは充電され、前記スイッチング駆動信号がＬに変化すると、前記選択スイッチ回路がオンし、前記制御端子の蓄積電荷が、前記選択スイッチ回路のスイッチチャネル、前記コンデンサ、前記プッシュプル回路を通じて急速に放電され、前記半導体スイッチング素子の電流がカットオフまで急激に下降しスイッチング損失が低減されるので、前記第２の極性時において、その前半は半導体スイッチング素子１の制御端子１ａに蓄積された電荷は、プッシュプル回路１５のプル動作にて引き抜き動作を行うと同時に、前記第１の極性時に充電されたコンデンサ１６の他端を共通電位１９付近まで下げることで、接続点１８の電位を共通電位１９以下に大きく押し下げて共通電位１９に対する接続点１８の電位エネルギーを高める。
【００２１】
プル動作能力の低下する後半は、前半において共通電位１９に対してマイナス電位にありかつ電位エネルギーを高められた接続点１８と制御端子１ａとを選択スイッチ回路２２にて接続し、制御端子１ａの電位を共通電位１９以下まで急速に下降させて、蓄積電荷の引き抜きを行うことができる。
【００２２】
請求項２に記載の発明は、選択スイッチ回路２２のスイッチチャネルはトランジスタ２３で構成し、トランジスタ２３の制御端子２３ａと共通電位１９との間にツェナーダイオード２４を接続する構成としている。
【００２３】
したがって、接続点１８の電位が共通電位１９に対してツェナーダイオード２４のツェナー電圧以下に低下した時点より選択スイッチ回路２２は導通するので、蓄積電荷の引き抜きの後半において選択スイッチ回路２２を導通させるタイミングは、ツェナー電圧により決定されるようになる。
【００２４】
請求項３に記載の発明は、プッシュプル回路１５と、半導体スイッチング素子１の制御端子１ａとの間に、プッシュ動作方向に電流が流れる極性のインピーダンスが大きくなるインピーダンス切替回路２５を挿入している。プル動作時において選択スイッチ回路２２が導通する期間の電流方向は大きいインピーダンスが選択される極性なので、コンデンサ１６の電荷の放電は微小である。
【００２５】
したがって、コンデンサ１６のエネルギーは制御端子１ａの蓄積電荷の引き抜きに有効活用され、蓄積電荷の引き抜き能力向上に伴う駆動回路の消費電力増加は抑制されるようになる。
【００２６】
請求項４に記載の発明は、選択充電回路２０のコンデンサ１６の容量を、半導体スイッチング素子１の制御端子１ａの入力容量以上に設定しているので、選択スイッチ回路２２が導通しているときのコンデンサ１６の電圧変化は制御端子１ａのそれに比べて小さくなる。
【００２７】
したがって、蓄積電荷の引き抜きは十分成されるようになる。
【００２８】
【実施例】
以下、本発明の実施例について、図面を参照しながら説明する。
【００２９】
（実施例１）
本発明の実施例１について図１から図３を用いて説明する。
【００３０】
図１は実施例１の半導体スイッチング素子の駆動回路を示す回路図であり、従来例と名称および機能が同じ部分に付いては同一符号を用いている。
【００３１】
２６は、商用電源２７を整流して得られる単方向電源２８等を半導体スイッチング素子１で高周波スイッチングして高周波電源２９に変換するインバータ回路３０と、半導体スイッチング素子１を駆動する駆動回路３１と、駆動回路３１用の直流電源１２と、その１次側に前記高周波電源２９が印加されるリーケージ型高圧トランス２と、リーケージ型高圧トランス２と共振回路を構成する共振コンデンサ３と、リーケージ型高圧トランス２の２次側出力を整流して高圧電力３２をマグネトロン３３に印加する高圧整流回路３４よりなるマグネトロン駆動用電源である。
【００３２】
この回路方式は、半導体スイッチング素子１の電圧波形が正弦波状になるので、一般に電圧共振型と呼ばれている。
【００３３】
駆動回路３１は、スイッチング制御信号９をレベル変換する変換回路１３と、その出力をインピーダンス変換してスイッチング駆動信号１４を出力するプッシュプル回路１５と、プッシュプル回路１５の出力と半導体スイッチング素子１の制御端子１ａ間に接続された抵抗３５と、コンデンサ１６とダイオード１７の接続点１８を有し、コンデンサ１６の他端は前記プッシュプル回路１５の出力に、ダイオード１７の他端は駆動回路３１の共通電位１９側に接続した直列回路であり、前記スイッチング駆動信号１４がＨの時にコンデンサ１６を充電するようにダイオード１７の極性を設定した選択充電回路２０と、半導体スイッチング素子１の制御端子１ａと前記接続点１８との間にスイッチチャネル２１を有し、前記接続点１８の電位が共通電位１９を下回りかつ所定以上の電位差が生じている期間のみ導通する選択スイッチ回路２２より構成されている。
【００３４】
図２は実施例１の半導体スイッチング素子の駆動回路の動作説明図、図３はその波形図であり、以下各動作モードについて記述する。
【００３５】
プッシュプル回路１５の出力、すなわちスイッチング駆動信号１４は、スイッチング制御信号９のＬ、Ｈに対応してＨ、Ｌに変化するが、スイッチング駆動信号１４のＨの期間がモードａであり、等価回路は図２（ａ）、動作波形は図３のａの期間に示されるようになる。
【００３６】
この期間は、制御端子１ａはＨになり半導体スイッチング素子１はオンし、その電圧１ｂは約０Ｖ、電流１ｃは図のように直線状に増加する。
【００３７】
また同時に、選択充電回路２０のコンデンサ１６には矢印Ａの極性で直流電源１２の電圧Ｅまで充電され、ダイオード１７は導通しているので接続点１８の電位１８ａは共通電位１９になる。
【００３８】
次に、スイッチング駆動信号１４がＬに変化してモードｂになると等価回路は図２（ｂ）、動作波形は図３のｂの期間に示されるようになり、制御端子１ａの蓄積電荷はプッシュプル回路１５を通じて放電され、半導体スイッチング素子１はオンからオフに変化する。
【００３９】
したがって、半導体スイッチング素子１の電圧１ｂはリーケージ型高圧トランス２と共振コンデンサ３２の共振回路により正弦波状の緩やかな変化で上昇し、電流１ｃは急速に下降する。
【００４０】
また同時に、選択充電回路２０のコンデンサ１６への充電電流は流れなくなり、接続点１８の電位１８ａは共通電位１９を下回りマイナス方向に変化する。
【００４１】
接続点１８の電位１８ａが共通電位１９を下回り、かつ所定以上の電位差になると選択スイッチ回路２２がオンし、モードｃに移行する。
【００４２】
この電位差は、半導体スイッチング素子１の制御端子１ａの蓄積電荷に対するプッシュプル回路１５の引き抜き能力が低下する時点の電位差に設定することで、次に示すようにコンデンサ１６に貯えられたエネルギーが有効に機能する。
【００４３】
モードｃの等価回路は図２（ｃ）、動作波形は図３のｃの期間に示されるようになり、選択スイッチ回路２２がオンし、マイナス方向の大きな電位エネルギーを有する接続点１８と制御端子１ａとが接続されるので、制御端子１ａの蓄積電荷は、選択スイッチ回路２２のスイッチチャネル２１、コンデンサ１６、プッシュプル回路１５を通じて急速に放電され、その電圧１ｄは共通電位１９を横切り、マイナス電位まで急速に変化する。
【００４４】
したがって、半導体スイッチング素子１の電流１ｃは、カットオフまで急激に下降し、スイッチング損失が低減される。
【００４５】
またコンデンサ１６の電荷は、上記蓄積電荷の引き抜きに伴う放電とは別に、抵抗３６を通じても放電するので、接続点１８の電位１８ａは共通電位１９から所定値下回る電位に引き戻される。
【００４６】
上記引き戻しが完了すると選択スイッチ回路２２はオフし、モードｄに移行する。
【００４７】
モードｄの等価回路は図２（ｄ）、動作波形は図３のｄの期間に示されるようになり、半導体スイッチング素子１の電圧１ｂが正弦波状に上昇、下降した後、ゼロに到達するまで継続する。
【００４８】
モードｄが終了するとモードａに戻り、スイッチング駆動信号１４がＨに変化して半導体スイッチング素子１はオンし、再び上記サイクルを繰り返す。
【００４９】
このように、選択充電回路２０と選択スイッチ回路２２を追加することで、スイッチング損失低減効果が得られる。
【００５０】
（実施例２）
図４は実施例２における半導体スイッチング素子の駆動回路を示す回路図である。
【００５１】
この回路構成においては、前述の実施例１の選択スイッチ回路２２のスイッチチャネルはトランジスタ２３で構成し、トランジスタの制御端子２３ａと共通電位１９との間にツェナーダイオード２４を接続して、接続端子２３ａと共通電位１９との電位差がツェナー電圧以上の期間スイッチチャネルが閉じる構成にしている。
【００５２】
したがって、選択スイッチ回路２２を導通させるタイミングは、ツェナー電圧により決定されるようになる。
【００５３】
（実施例３）
図５は実施例３における半導体スイッチング素子の駆動回路を示す回路図である。この回路構成においては前述の実施例１の抵抗３５に代えてプッシュプル回路１５と、半導体スイッチング素子１の制御端子１ａとの間に、プッシュ動作方向に電流が流れる極性のインピーダンスが大きくなるインピーダンス切替回路２５を挿入している。
【００５４】
図２のモードｃではコンデンサ１６の電荷の一部は抵抗３５を通じて放電するが、この放電は制御端子１ａの蓄積電荷の引き抜きには寄与しない電力消費である。
【００５５】
しかし本実施例のモードｃでは大きい抵抗値が選択されるので抵抗３５を通じる放電は微小になる。
【００５６】
したがって、上記した無駄な電力消費が抑えられるので、コンデンサ１６のエネルギーは制御端子１ａの蓄積電荷の引き抜きに有効活用され、蓄積電荷の引き抜き能力向上に伴う駆動回路の消費電力増加は抑制されるようになる。
【００５７】
また、モードｂでは小さい抵抗値が選択されるので、プル動作による蓄積電荷の引き抜き能力も向上する。
【００５８】
さらにモードａでは、大きい抵抗値が選択されるので、制御端子１ａの入力容量を充電するスパイク電流は小さくなり、それに伴うノイズが低減される。
【００５９】
モードａにおいてインピーダンス切替回路２５の抵抗値を大きく設定できるのは、このモードにおける電圧共振型回路の半導体スイッチング素子１の電圧１ｂはゼロであり、また電流１ｃはゼロから上昇するので、制御端子１ａの電圧をゆっくり立ち上げて半導体スイッチング素子１をオフからオンに徐々に切り替えてもその損失には影響しないからである。
【００６０】
（実施例４）
また前述の実施例１において、選択スイッチ回路２０が導通した瞬間のコンデンサ１６の端子間電圧は直流電源１２の電圧Ｅに等しく、制御端子１ａの電圧１ｄはこの電圧Ｅに比べて小さく、さらにはコンデンサ１６の他端は共通電位１９に引き下げられる。ここで、選択充電回路２０のコンデンサ１６の容量を、半導体スイッチング素子１の制御端子１ａの入力容量以上に設定することで、選択スイッチ回路２０が導通している期間のコンデンサ１６の端子間電圧は、制御端子１ａの電圧１ｄに比べてその変化は小さくなり、制御端子１ａの電圧１ｄを共通電位１９以下にバイアスされる。
【００６１】
したがって、この設定により蓄積電荷の引き抜きは十分成されるようになる。
【００６２】
【発明の効果】
以上のように、本発明によれば、プラスマイナス電源４を用いずに、また回路素子は選択充電回路２０と選択スイッチ回路２２の追加のみに抑えつつ、前記した半導体スイッチング素子１のスイッチング損失を低減して熱暴走現象を防止した半導体スイッチング素子の駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例１における半導体スイッチング素子の駆動回路の回路図
【図２】本発明の実施例１における半導体スイッチング素子の駆動回路の動作図
【図３】本発明の実施例２における半導体スイッチング素子の駆動回路の波形図
【図４】本発明の実施例２における半導体スイッチング素子の駆動回路の回路図
【図５】本発明の実施例３における半導体スイッチング素子の駆動回路の回路図
【図６】従来の一般的なマグネトロン駆動用電源の回路図
【図７】従来の一般的なマグネトロン駆動用電源の動作波形図
【図８】従来の半導体スイッチング素子の駆動回路の回路図
【図９】従来の他の半導体スイッチング素子の駆動回路の回路図
【符号の説明】
１  半導体スイッチング素子
１ａ  制御端子
９  スイッチング制御信号
１２  直流電源
１３  変換回路
１４  スイッチング駆動信号
１５  プッシュプル回路
１６  コンデンサ
１７  ダイオード
１８  接続点
１９  共通電位
２０  選択充電回路
２１  スイッチチャネル
２２  選択スイッチ回路
２３  トランジスタ
２３ａ  制御端子
２４  ツェナーダイオード
２５  インピーダンス切替回路
３１  駆動回路
３５  抵抗
【図１】
0003570406.tif 000002
【図２】
0003570406.tif 000003
【図３】
0003570406.tif 000004
【図４】
0003570406.tif 000005
【図５】
0003570406.tif 000006
【図６】
0003570406.tif 000007
【図７】
0003570406.tif 000008
【図８】
0003570406.tif 000009
【図９】
0003570406.tif 000010