【事件の表示】
　平成　８年特許願第１３３２０７号「薄膜トランジスタ及びその製法と液晶表示装置とプロジェクション装置」拒絶査定不服審判事件〔平成　９年１０月１４日出願公開、特開平　９−２７０５２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理　由　
第１　手続の経緯
　本願は、平成８年５月２８日（優先権主張　平成８年１月３１日）の出願であって、平成１７年１２月２６日付けで拒絶査定がなされ、これに対し、平成１８年４月６日に拒絶査定に対する審判請求がなされるとともに、同年５月８日付けで手続補正がなされ、その後、当審において、平成２０年１月１５日付けで審尋がなされ、同年４月１６日に回答書が提出されたものである。
　
第２　平成１８年５月８日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　平成１８年５月８日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、以下のとおりである。
補正事項ａ
　補正前の請求項１ないし５、８ないし１１を削除し、補正前の請求項６及び７を補正後の請求項１及び２と補正するものであり、補正後の請求項１及び２は以下のとおりである。
「【請求項１】　ガラス基板上にライトシールドを形成し、
そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し、その絶縁膜上に一面にＭｏＣｒの金属材料のみをスパッタリングして金属薄膜を形成し、
その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し、
それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ、
前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面に近傍にｎ＋ａ−Ｓｉより成るオーミックコンタクト層を形成し、
そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、
そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、
その窒化シリコン膜上に金属製のゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２】　最初にガラス基板上にライトシールドを形成する工程と、その上に絶縁膜を形成する工程を削除し、ガラス基板上に直ちに前記金属薄膜を形成することを特徴とする請求項２に記載の薄膜トランジスタの製造方法。」
　
２　本件補正についての検討
２−１　補正事項の整理
　本件補正の内容を、以下に整理する。
・補正事項ａ
　補正前の請求項１ないし５、８ないし１１を削除すること。
・補正事項ｂ
　補正前の請求項６の項番である「【請求項６】」を、補正後の請求項１の項番である「【請求項１】」と補正すること。
・補正事項ｃ
　補正前の請求項６の「金属材料」を、補正後の請求項１の「ＭｏＣｒの金属材料のみ」と補正すること。
・補正事項ｄ
　補正前の請求項６の「界面近傍に」を、補正後の請求項１の「界面に近傍に」と補正すること。
・補正事項ｅ
　補正前の請求項６の「製法」を、補正後の請求項１の「製造方法」と補正すること。
・補正事項ｆ
　補正前の請求項７の項番である「【請求項７】」を、補正後の請求項２の項番である「【請求項２】」と補正すること。
・補正事項ｇ
　補正前の請求項７の「請求項４乃至６のいずれかにおいて、最初にガラス基板上に」を、補正後の請求項２の「最初にガラス基板上に」と補正するとともに、補正前の請求項７の「特徴とする薄膜トランジスタの」を、補正後の「特徴とする請求項２に記載の薄膜トランジスタの」と補正すること。
・補正事項ｈ
　補正前の請求項７の「金属薄膜」を、補正後の請求項２の「前記金属薄膜」と補正すること。
・補正事項ｉ
　補正前の請求項７の「製法」を、補正後の請求項２の「製造方法」と補正すること。
　
２−２　補正の目的の適否及び新規事項の追加の有無についての検討
・補正事項ａについて
　補正事項ａについての補正は、補正前の請求項１ないし５、８ないし１１を削除するものであり、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　また、補正事項ａについての補正は、請求項を削除するものであるから、願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）に記載した事項の範囲内でなされたものであることは明らかであり、特許法第１７条の２第３項に規定する要件を満たすものである。
・補正事項ｂ及びｆについて
　補正事項ｂ及びｆについての補正は、補正事項ａについての補正により、請求項１ないし５、８ないし１１が削除されたことに伴い、補正前の請求項６及び７の項番を繰り上げるものであるから、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。
・補正事項ｃについて
　補正事項ｃについての補正は、補正前の請求項６の「金属材料」を、補正後の請求項１の「ＭｏＣｒの金属材料のみ」とし、発明を特定する事項を限定したものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして、当初明細書等の特許請求の範囲の請求項３には、「前記ソース電極及びドレイン電極がモリブデン・クロム合金より成ること」と記載されており、また、当初明細書等の発明の詳細な説明の、例えば、【００２９】段落には、「（Ｂ）絶縁膜８上に金属膜（例えばＭｏＣｒ）１０を形成する。」と記載されている。よって、補正事項ｃについての補正は、当初明細書等に記載された事項の範囲内でなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
・補正事項ｄについて
　補正事項ｄについての補正は、補正前の請求項６の「界面近傍に」を、補正後の請求項１の「界面に近傍に」と補正することであるが、補正の前後でその表現しようとする事項は変わらず、また、補正前の請求項６の「界面近傍に」との記載自体は明瞭である。よって、補正事項ｄについての補正は、特許法第１７条の２第４項第３号又は第４号に掲げる、誤記の訂正又は明瞭でない記載の釈明のいずれにも該当しない。さらに、補正事項ｄについての補正が、特許法第１７条の２第４項第１号又は第２号に掲げる事項を目的とするものにも該当しないことは明らかである。
・補正事項ｅ及びｉ
　当初明細書等の発明の詳細な説明の【００３１】段落には、「上記（Ｄ）において半導体層（ａ−Ｓｉ）１１の代わりにａ−Ｓｉ層の上にＳｉＮｘ層を重ねた多層膜を用いて絶縁不良をより少なくすることもできる。請求項７の発明では、上記いずれかの製造方法において、ライトシールド７とその上の絶縁膜８を形成する工程が省略される。」と記載されている。よって、補正事項ｅ及びｉについての補正は、補正前の請求項６を引用する補正前の請求項７に関する当初明細書等の記載において、「製造方法」という用語が使用されていたのに対応して、補正前の請求項６及び７の「製法」を、補正後の請求項１及び２の「製造方法」に補正したものである。したがって、補正事項ｅ及びｉについての補正は、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当し、また、当初明細書等に記載された事項の範囲内でなされたものであるから、特許法第１７条の２第３項に規定する要件を満たすものである。
・補正事項ｇ
　補正事項ｇについての補正は、補正前の請求項７が補正前の請求項４乃至６のいずれかを引用する旨の特定を、補正後の請求項２が補正後の請求項２を引用する旨の特定とするものであるが、補正後の請求項２が補正後の請求項２を引用するとは、如何なることか不明である。よって、補正事項ｇについての補正は、特許法第１７条の２第４項第３号又は第４号に掲げる、誤記の訂正又は明瞭でない記載の釈明のいずれにも該当しない。さらに、補正事項ｇについての補正が、特許法第１７条の２第４項第１号又は第２号に掲げる事項を目的とするものにも該当しないことは明らかである。
・補正事項ｈ
　補正事項ｈについての補正は、補正後の請求項２の「金属薄膜」が、補正後の請求項１に記載された「金属薄膜」であることを明らかにするものであるから、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。
　また、補正事項ｈについての補正が、当初明細書等に記載された事項の範囲内でなされたことは明らかであるから、補正事項ｈについての補正は、特許法第１７条の２第３項に規定する要件を満たすものである。
　
　したがって、補正事項ｄ及びｇについての補正を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たしておらず、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３　独立特許要件についての検討
　補正事項ｄ及びｇについての補正を含む本件補正は、上記「２−２　補正の目的の適否及び新規事項の追加の有無についての検討」において検討したとおり特許法第１７条の２第４項に規定する要件を満たしていないが、以下においては、仮に、本件補正が、当初明細書等に記載した事項の範囲内においてなされ、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであって、本件補正が同法第１７条の２第３項に規定する要件を満たすものとみなして、本件補正後の請求項１に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか否かについても、さらに検討する。
　
３−１　補正後の発明
　本件補正後の請求項１に係る発明は、上記「第２　１　本件補正の内容」に記載したとおりのものである。
　
３−２　引用刊行物及び該引用刊行物記載の発明
　刊行物１．特開平４−２９０４４１号公報
　刊行物２．特開平８−２２０２９号公報
　刊行物３．特開平７−１６２００７号公報
　刊行物４．特開平４−２０９３０号公報
　刊行物５．特開平７−３０１８２２号公報
　刊行物６．特開昭６２−８１０６４号公報
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物１（特開平４−２９０４４１号公報）には、図１、図２、図８とともに、
「半導体装置の製造方法」（発明の名称）に関して、
「【０００３】
【従来の技術】スタガー型ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）は、図８（Ｄ）に示すように、透明絶縁性基板ａの上に間隔をおいて設けられたＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄと、これらの電極ｓ，ｄの間に形成されたａ−Ｓｉよりなる半導体層ｂと、半導体層ｂの上に積層されたゲート絶縁膜ｅ及びゲート電極ｇとによって構成されている。
【０００４】そして、ソース／ドレイン電極ｓ，ｄと半導体層ｂの接触抵抗を低減するために、接触領域にｎ　型ａ−Ｓｉよりなるコンタクト層ｃを設けており、このコンタクト層ｃは一般に次に述べる方法によって形成されている。
【０００５】即ち、図８（Ａ）に例示するように、透明絶縁性基板ａ上にソース／ドレイン電極ｓ，ｄを形成した後に、フォスフィン（ＰＨ３）等のＶ族系のガスを用いたプラズマ処理を行い、ソース／ドレイン電極ｓ，ｄ表面に燐（Ｐ）等のＶ族元素を付着させる。
【０００６】次に、同図（Ｂ）に示すように、不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成すると、電極ｓ，ｄ表面の燐は真性半導体層ｂの中に拡散し、真性半導体層ｂと電極ｓ，ｄの間にはコンタクト層ｃとなるｎ　型の半導体層が形成される。
【０００７】この後に、ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、アルミニウム膜ｈからコンタクト層ｃまでをパターニングして、ＴＦＴを完成させることになる。」、
「【００２５】
【実施例】（ａ）本発明の第１実施例の説明
図１は、本発明の第１実施例装置を示す断面図である。
【００２６】図１において、まず、ガラス等よりなる透明絶縁性基板１の上にスパッタ法により酸化インジウム錫（ＩＴＯ）等の透明導電膜２を例えば５００Å、モリブデン（Ｍｏ）等の金属膜３を例えば３００Åの厚さに形成する。この後に、フォトレジストを塗布してこれを露光、現像し、ソース／ドレイン領域を覆うマスク４を形成する（図１（Ａ））。
【００２７】次に、マスク４から露出した透明導電膜２、金属膜３を塩素系エッチング液等により選択的に除去し、少なくともトランジスタ領域のソース／ドレイン領域にそれらの膜２，３を残存させ、これによりソース電極５及びドレイン電極６を形成し、ついでマスク４を剥離する（図１（Ｂ））。
【００２８】この後に、スピンコーティング法によりネガ型フォトレジスト７を塗布し、続いて透明絶縁性基板１の裏面から紫外光等を照射して露光を行うと（図１（Ｃ））、金属膜３を有するソース／ドレイン電極５、６が露光用マスクとして作用し、これらの電極５，６を形成しない領域のフォトレジスト７だけが紫外線を多く受ける。
【００２９】この後に、ソース／ドレイン電極５，６の上のフォトレジスト７を現像により除去するとともに、透明絶縁性基板１に接している部分を残す（図１（Ｄ））。
【００３０】次に、１％ＰＨ３／Ｈ２を流量１００ｓｃｃｍで基板１に供給するとともに、基板温度２５０℃、パワー２０Ｗ、圧力０．３ｔｏｒｒの条件下で、プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して全体に燐（Ｐ）を付着すると（図２（Ｅ））、フォトレジスト７、電極５，６の表面とその隙間に燐が付着する。
【００３１】そしてこの後にフォトレジスト７を剥離し、ソース／ドレイン電極５，６表面にのみ燐を残す（図２（Ｆ））。
【００３２】この場合、レジスト剥離やその後の基板乾燥を１２０℃以下の温度で行えば、堆積している燐の酸化や消失は防止される。
【００３３】さらに、２０％ＳｉＨ４／Ｈ２を流量２００ｓｃｃｍで供給し、基板温度２５０℃、パワー３０Ｗ、圧力０．３ｔｏｒｒの条件にして、プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する。この場合、ソース／ドレイン電極５，６とｉ型半導体層８の間には、燐の拡散によりａ−Ｓｉよりなるｎ　型コンタクト層９が均一に形成される一方で、透明絶縁性基板１の表面には燐が存在しないために、ソース領域とドレイン領域の間の半導体層８はｎ型化することはない。
【００３４】この結果、ソース電極５とドレイン電極６の間に電圧を印加しても、それらの電極５，６間にリーク電流が殆ど流れない。
【００３５】そしてコンタクト層９を形成した後に、２０％ＳｉＨ４／Ｈ２及びＮＨ３をそれぞれ流量２００ｓｃｃｍで供給し、基板温度２５０℃、パワー５０Ｗ、圧力１．０ｔｏｒｒの条件に設定し、プラズマＣＶＤ法によりＳｉＮｘ等のゲート絶縁膜１０を例えば３０００Åの厚さに成長させる。さらに、アルミニウム等のゲート金属膜１１をスパッタ法により例えば２０００Åの厚さに堆積する（図２（Ｇ））。
【００３６】この後に、フォトリソグラフィー法を用いてゲート金属膜１１を所定の形状にエッチングしてゲート電極１２となし、ついで、ゲート絶縁膜１０、半導体層８及びコンタクト層９をＣＦ４系のガスを用いて選択的にドライエッチングし、トランジスタ領域にこれらを残存させる。
【００３７】これにより、図２（Ｈ）に示すようなＴＦＴ素子が完成する。」、
が、記載されている。
　
　以上の記載から、刊行物１には、図８に記載の従来の技術を主体として、以下の第１及び第２発明が記載されている。
［第１発明］
「ガラス等よりなる透明絶縁性基板ａ上にＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄを間隔をおいて形成し、
次に、フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ、
次に、不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成して、前記ソース電極ｓ及び前記ドレイン電極ｄの表面の燐を前記真性半導体層ｂの中に拡散させ、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域にｎ型ａ−Ｓｉよりなるコンタクト層ｃを形成し、
次に、ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして、薄膜トランジスタを完成させることを特徴とする薄膜トランジスタの製造方法。」、
［第２発明］
「ガラス等よりなる透明絶縁性基板ａの上に間隔をおいて設けられたＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄと、前記ソース電極ｓ及び前記ドレイン電極ｄの間に形成されたａ−Ｓｉよりなる真性半導体層ｂと、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域に設けらｎ型ａ−Ｓｉよりなるコンタクト層ｃと、前記真性半導体層ｂの上に積層されたゲート絶縁膜ｅ及びアルミニウム膜ｈからなるゲート電極ｇとによって構成されている薄膜トランジスタ。」
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物２（特開平８−２２０２９号公報）には、図１、図２、図９とともに、
「液晶表示装置及びその製造方法」（発明の名称）に関して、
「【０００４】以下、ＴＦＴとしてゲートを上層に配した正スタガー型を用いた液晶表示装置について従来例を説明する。図９はＴＦＴ基板の従来構造であり、（ａ）は平面図、（ｂ）は断面図である。透明な基板（５０）上に、ＴＦＴへの光の入射を防ぐ遮光層（５１）が、Ｃｒなどにより形成され、これを覆って層間絶縁層（１２）が形成されている。層間絶縁層（５２）上には、ソース電極（５５）部を有した表示電極（５３）とドレイン電極（５６）部を有したドレインライン（５４）が、ＩＴＯにより形成されている。また、ａ−Ｓｉと絶縁層の積層体上に形成されたＡｌからなるゲートライン（６０）がドレインライン（５４）に交差して配置されている。ゲートライン（６０）の一部がソース電極（５５）とドレイン電極（５６）上に配置された部分は、ａ−Ｓｉ（５７）、ゲート絶縁層（５８）及びゲート電極（５９）が積層された構成でＴＦＴとなっている。なお、図示は省略したが、通常は、ａ−Ｓｉ（５７）とソース電極（５５）、及び、ａ−Ｓｉ（５７）とドレイン電極（５６）の間に、不純物を大量に注入にして抵抗を下げたａ−Ｓｉ層を介在させ、オーミック特性を向上している。」、
「【００１５】
【実施例】続いて、本発明の実施例を図面を参照しながら説明する。図１は本発明の実施例に係る液晶表示装置の平面図（ａ）と断面図（ｂ）である。透明な基板（１０）上に、Ｃｒなどの遮光層（１１）及び遮光層（１１）を覆う層間絶縁層（１２）が形成されており、層間絶縁層（１２）上には、ＩＴＯからなる表示電極（１３）、ドレインライン（１４）、及び、表示電極（１３）と一体のソース電極（１５）、ドレインライン（１４）と一体のドレイン電極（１６）形成されている。ソース及びドレイン電極（１５，１６）上には、ａ−Ｓｉ（１７）、ゲート絶縁層（１８）及びゲート電極（１９）が積層され、ＴＦＴを構成している。ゲートライン（２０）はＡｌからなり、同じパターンのａ−Ｓｉ（１７）とゲート絶縁層（１８）上に形成され、ドレインライン（１４）に交差している。
【００１６】ゲート電極（１９）とゲートライン（２０）の線幅は、ゲート絶縁層（１８）の線幅よりも狭く、これらゲート配線（１９，２０）を構成するＡｌのラテラルヒロックがゲート絶縁層（１８）を挟んで下層に位置するソース・ドレイン配線（１４，１５，１６）にまで達するのが防がれる。即ち、ゲート絶縁層（１８）を挟んで上層にあるゲート配線（１９，２０）と下層にあるソース・ドレイン配線（１４，１５，１６）は、ゲート絶縁層（１８）の膜厚と、ゲート絶縁層（１８）のパターンエッジからゲート配線（１９，２０）のパターンエッジまでの距離を合わせた長さ分離間しているため、ゲート配線Ａｌのラテラルヒロックがソース・ドレイン配線（１４，１５，１６）にまで達することはない。
【００１７】次に、このような液晶表示装置の製造方法を説明する。まず、図２において、ガラスなどの基板（１０）上に、Ｃｒをスパッタリングにより積層し、これをエッチングすることにより遮光層（１１）を形成する。遮光層（１１）は、全体で厚さ１０００〜２０００Å程度に形成するが、スパッタリングの最後をＮ2雰囲気にすることにより、上の１００〜３００ÅをＣｒＮX（１１Ｎ）で形成する。ＣｒＮXはＣｒよりもエッチング速度が早いため、遮光層（１１）のエッジ部の断面をテーパー状に形成することができ、段差が緩和される。遮光層（１１）が形成された基板上には、例えば、窒化シリコンのＣＶＤ膜を全面に被覆して層間絶縁膜（１２）を形成している。」、
が、記載されている。
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物３（特開平７−１６２００７号公報）には、図１〜図３とともに、
「アクティブマトリクス基板の製造方法」（発明の名称）に関して、
「【０００３】図２に、スイッチング素子としてスタガ型ＴＦＴを用いた従来のアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラス基板２０１の上に遮光膜２０２が形成され、遮光膜２０２を覆って絶縁膜２０３が形成されている。絶縁膜２０３の上には、透明な導電性のＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる絵素電極２０４、ソース電極２０５およびドレイン電極２０６が形成されている。ソース電極２０５はソースバスライン（図示せず）に接続され、ドレイン電極２０６は、絵素電極２０４と接続された状態で形成されている。ソース電極２０５およびドレイン電極２０６の上には、第１および第２のｎ+ａ−Ｓｉ（アモルファスシリコン）コンタクト層２０８および２０９が形成され、両コンタクト層２０８および２０９に掛け渡した状態で、ＴＦＴのチャネルとなるａ−Ｓｉ膜２０７が形成されている。ａ−Ｓｉ膜２０７の上には、ゲート絶縁膜２１０を間に介してゲート電極２１１が形成されている。ゲート電極２１１は、ゲートバスライン（図示せず）に接続されている。」、
「【０００５】従来、上述のようなアクティブマトリクス基板は、以下のようにして作製されている。
【０００６】まず、図３（ａ）に示すように、ガラス基板２０１上に遮光膜２０２を形成する。
【０００７】次に、図３（ｂ）に示すように、絶縁膜２０３を成膜し、その上に絵素電極２０４、ソース電極２０５およびドレイン電極２０６形成する。
【０００８】その後、図３（ｃ）に示すように、基板の電極形成側からリンイオンをプラズマドーピングする。このことにより、絵素電極２０４、ソース電極２０５、ドレイン電極２０６およびソースバスライン等のＩＴＯからなるパターン全面にリンイオンが注入される。
【０００９】その上にａ−Ｓｉ膜を成膜し、リンを拡散させることによりｎ+ａ−Ｓｉ層が形成される。これをパターニングすることにより、図３（ｄ）に示すようなｎ+ａ−Ｓｉコンタクト層２０８、２０９およびＴＦＴのチャネルとなるａ−Ｓｉ膜２０７を形成する。
【００１０】次に、図３（ｅ）に示すように、ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する。」、
「００１８】（実施例１）図１（ｅ）に、本発明を用いて作製したアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラスからなる絶縁性基板１０１の上に遮光膜１０２が形成され、遮光膜１０２を覆って絶縁膜１０３が形成されている。絶縁膜１０３の上には、共に透明な導電性のＩＴＯからなる絵素電極１０４、ソース電極１０５およびドレイン電極１０６が形成されている。ソース電極１０５はソースバスライン（図示せず）に接続され、ドレイン電極１０６は、絵素電極１０４と接続された状態で形成されている。ソース電極１０５およびドレイン電極１０６の上には、第１および第２のｎ+ａ−Ｓｉ（アモルファスシリコン）コンタクト層１０８および１０９が形成され、両コンタクト層１０８および１０９に掛け渡した状態で、ＴＦＴのチャネルとなるａ−Ｓｉ膜１０７が形成されている。ａ−Ｓｉ膜１０７の上には、ゲート絶縁膜１１０を間に介してゲート電極１１１が形成されている。ゲート電極１１１は、ゲートバスライン（図示せず）に接続されている。
【００１９】このアクティブマトリクス基板は以下のようにして作製した。
【００２０】まず、図１（ａ）に示すように、絶縁性基板１０１上にスパッタによりクロムを厚み５００オングストロームに成膜し、これをパターニングして遮光膜１０２を形成した。
【００２１】次に、図１（ｂ）に示すように、遮光膜１０２と薄膜トランジスタとを絶縁させるための絶縁膜１０３として酸化シリコン膜を厚み４５００オングストロームに成膜した。その上に、ＩＴＯ膜を厚み６００オングストロームに成膜し、これをパターニングして絵素電極１０４、ソース電極１０５およびドレイン電極１０６形成した。」、
が、記載されている。
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物４（特開平４−２０９３０号公報）には、第１図とともに、
「配線構造」（発明の名称）に関して、
「第１図は、従来の逆スタガードＴＦＴアクティブマトリクスの断面模式図である。１０はガラス基板、１はゲート電極およびゲートバス、２はゲート絶縁膜、３は能動層、４は能動層保護膜、５はソース・ドレイン層、６は画素電極、７はソース・ドレイン電極およびデータバス、８は保護膜である。
　従来の数インチ程度の小型パネルのマトリクス配線、特に下層にくる配線はＴａ、Ｃｒ、Ｔｉなど比較的高抵抗の金属で構成していた。これらの金属は融点が高く、平滑な表面の膜堆積が可能であり、この上に、絶縁膜を介して、アモルファスＳｉＴＦＴを形成しても良好な特性が得られていた。また、これらはガラス、シリコン窒化膜などに対して単独でも接着性がよく、製造プロセスの安定性を保証できた。ところが、前述のように配線の大幅な低抵抗化が要請された場合、配線を太く、あるいは厚くするのは製造プロセス上などに限界があるため、これらの金属では要求を満足し得なくなる。したがって、超伝導材料を除けば、現存する材料で電気比抵抗の小さな、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｏなどに頼らざるを得ない。このうちＬＳＩでも実績があり、ガラスなどに対して接着性のよい材料は、ＡｌおよびＭｏに限定される。
　このうち、Ｍｏはバルクの電気比抵抗が５μΩ・ｃｍ程度と良好な値であるが、薄膜としては堆積条件による差異はあっても、１０〜２０μΩ・ｃｍ程度であり、階調表示など高画質の表示を考えた場合、１０インチ前後のパネルへの適用が限界となる。」（第２頁左上欄第１０行〜同頁右上欄第１９行）、
「〔実施例〕
　以下、本発明の配線構造の実施例について説明する。
　ガラス基板上にいわゆる逆スタガードＴＦＴによるアクティブマトリクスを作製した。その断面構造を第１図に示す。
　まず、ガラス基板１０上にＡｌを０．１μｍ、Ｃｒ１％含有Ｍｏを０．０５μｍ連続堆積し、レジストパタン形成後、通常のＡｌエッチング液、すなわち硝酸を含有する燐酸液により積層膜を連続エッチングし、ゲート電極およびゲートバスｌを形成した。パタンの側壁の傾斜は約５０°であり、この上に被覆される膜の段差部劣化は回避できた。次に、ゲート絶縁膜としてシリコン窒化膜２、能動層としてアモルファスＳｉ３、さらに能動層保護膜としてシリコン窒化膜４をプラズマＣＶＤ法により連続堆積してアクティブ領域を形成した。Ａｌ単独のゲート層で形成した場合、プラズマＣＶＤの基板加熱によりヒロックが成長し、表面が荒れてしまい、この上に形成されたＴＦＴの特性の劣化、ショート箇所の激増が認められた。一方、上記積層配線ではヒロック生成は防止され、表面は平滑なままであった。次いで、能動層保護膜にソース・ドレイン用コンタクトを開口した後、ソース・ドレインとしてリンをドープしたアモルファスＳｉ５を堆積し、パターニングした後、ＩＴＯを堆積して画素電極６を形成した。さらに、Ｃｒ１％含有Ｍｏを０．１μｍ、Ａｌを０．４μｍ堆積した。レジストパタン形成後、通常のＡｌエッチング液によりこの積層膜を連続エッチングし、ソース・ドレイン電極およびデータバス７を形成した。最後に、保護膜としてシリコン窒化膜８を堆積し、外部接続端子部分を開口してアクティブマトリクス基板の作製を終了した。」（第３頁右下欄第４行〜第４頁左上欄第１７行）、
「なお、上記実施例では逆スタガードＴＦＴによるアクティブマトリクス製作工程を例示したが、スタガードＴＦＴによるアクティブマトリクスでも当然ながら使用できる。この場合、下層にくるデータバスの抵抗削減が可能となり、一般に高速を要するデータバスが低抵抗化できるため、Ａｌ積層配線の導入効果は特に顕著である。」（第４頁左下欄第４〜１０行）、
が、記載されている。
　
　新たに引用する、本願の優先権主張日前に日本国内において頒布された刊行物５（特開平７−３０１８２２号公報）には、図１〜図４とともに、
「薄膜構造、及び薄膜構造形成方法」（発明の名称）に関して、
「【請求項１】  表面を有する基板と、該基板の表面に形成される薄膜構造と、を有する製品において、モリブデン−クロミウムを含む導電ラインを有する薄膜構造。
【請求項２】  表面を有する基板と、該基板の表面に形成される薄膜構造と、を有する製品における薄膜構造であって、
画像を表示するための光制御ユニットのアレイを有し、各光制御ユニットはユニット信号を受信するためのリードを有するとともに、アレイによって表示された画像のセグメントを表示させることによってそのユニット信号に応答し、
それぞれがモリブデン−クロミウムを含む２つ以上の導電ラインを有し、各導電ラインは、光制御ユニットの集合の各光制御ユニットのリードに接続されて、該集合内の光制御ユニットにユニット信号を付与する、薄膜構造。
【請求項３】  基板の表面に薄膜構造を形成する方法であって、
物理的蒸着を実行してモリブデン−クロミウムを含む第１の層を生成することを有し、
リソグラフィを実行してマスク材料のパターンを生成することを有し、該パターンは該第１の層の一部を被覆する部分を含み、第１の層の被覆部分は導電ラインの形状を有し、
第１の層の被覆部分がモリブデン−クロミウムを含む導電ラインを形成するようにエッチングを行なってマスク材料のパターンで被覆されてない領域を除去することを有し、
導電ラインを被覆するマスク材料のパターンの一部を除去する、薄膜構造形成方法。」、
「【０００３】Hikichi 他によるアメリカ特許第５、２７９、９８０号では、アルファ−タンタルから成る第１の配線部材を有する薄膜半導体デバイスの製造技術が示されている。その第１コラム５７行目から第２コラム５行目において述べられているように、ゲート電極、ソース電極、ドレイン電極、及び信号配線等の第１の配線部材は、ガラス基板に対して良好な接着性を備え且つ次の加熱処理において品質低下を避けるべく十分な耐熱性を有する導電性材料から構成されなければならない。タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及びクロミウム（Ｃｒ）等の高融点（耐熱）金属が従来から用いられているが、タンタルが最も広範囲に使用されている。同アメリカ特許の第２コラム１５乃至２３行目には、ＴａＷとＴａＭｏ等のタンタル合金がある領域において使用されているが、結果として得られる陽極酸化フィルムはより大きな耐電圧に貢献することなく、このような合金はα−タンタルよりも導電性が低いことが示されている。ＴａＭｏを備えた構造は同アメリカ特許の図１乃至図９Ｂに関して示され且つ述べられている。
【０００４】
【発明が解決しようとする課題】本発明は、基板の表面に薄膜構造を提供するものであり、薄膜構造はモリブデン（Ｍｏ）とクロミウム（Ｃｒ）から成る導電ラインを含む。
【０００５】
【課題を解決するための手段】本発明の一形態は、表面を有する基板と、該基板の表面に形成される薄膜構造と、を有する製品において、モリブデン−クロミウムを含む導電ラインを有する薄膜構造である。
【０００６】本発明の別の形態は、表面を有する基板と、該基板の表面に形成される薄膜構造と、を有する製品における薄膜構造であって、該薄膜構造は、画像を表示するための光制御ユニットのアレイを有し、各光制御ユニットはユニット信号を受信するためのリードを有するとともに、アレイによって表示された画像のセグメントを表示させることによってそのユニット信号に応答し、それぞれがモリブデン−クロミウムを含む２つ以上の導電ラインを有し、各導電ラインは、光制御ユニットの集合の各光制御ユニットのリードに接続されて、該集合内の光制御ユニットにユニット信号を付与する。
【０００７】本発明のさらに別の形態は、基板の表面に薄膜構造を形成する方法であって、物理的蒸着を実行してモリブデン−クロミウムを含む第１の層を生成することを有し、リソグラフィを実行してマスク材料のパターンを生成することを有し、該パターンは該第１の層の一部を被覆する部分を含み、第１の層の被覆部分は導電ラインの形状を有し、第１の層の被覆部分がモリブデン−クロミウムを含む導電ラインを形成するようにエッチングを行なってマスク材料のパターンで被覆されてない領域を除去することを有し、導電ラインを被覆するマスク材料のパターンの一部を除去する。
【０００８】本発明は、結果としてのモリブデン−クロミウム（ＭｏＣｒ）層が、それがＣｒであるように、但し純Ｃｒよりも大きな導電性を有する場合とほぼ同じ方法で処理できるように、ＭｏとＣｒを物理的に蒸着することによって実施することができる。ＭｏとＣｒは、順にターゲットを越えて基板を移動させることによって個別のＭｏとＣｒの各ターゲットからスパッタリングすることができる。あるいは、ＭｏとＣｒの両方を１つの合金ターゲットからスパッタリングすることもできる。ＭｏＣｒ層が形成された後で、マスク材料のパターンをリソグラフィ技法を用いて形成することもでき、エッチングによって、パターンで被覆されてない領域を除去することができる。パターンはＭｏＣｒ層の一部を被覆する導電ラインの形状を有する一部を含むので、被覆された部分はＭｏＣｒ導電ラインを形成する。さらに、マスク材料を導電ラインの上側から除去することができる。」、
「【００１２】本発明によるＭｏＣｒ導電ラインは、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）の光制御ユニットのアレイにおける走査ラインであってもよい。光制御ユニットはそれぞれ薄膜トランジスタ（ＴＦＴ）を含み、各導電ラインは例えば、ＴＦＴの集合のゲートに対し信号を付与するための走査ラインであってもよい。各走査ラインは、例えば、横列の光制御ユニットにおけるＴＦＴに接続され得る。
【００１３】本発明は幾つかの従来技術と比較して有益である。
【００１４】絶縁基板上のＣｒラインと比較すると、ＭｏＣｒ合金ラインは同様にエッチング可能であるが、シート抵抗率とフィルム応力が低くなり、より厚いフィルムを可能にすることになり、これによってＲＣ遅延時間を短縮する。代表的な１０００オングストローム膜厚のスパッタ蒸着Ｃｒフィルムは、蒸着条件によっては１０乃至３０オーム／スクエアの範囲内のシート抵抗率を有する。より高いアルゴン（Ａｒ）気圧で蒸着されたＣｒフィルムは応力が低くなり、従って、次の処理中ではフィルム破壊に影響されにくいが、不都合にもこのようなフィルムは抵抗率が高くなる。反対に、通常のスパッタリング条件のもとで蒸着されたＭｏＣｒ合金のフィルムは、フィルム応力と抵抗率が非常に低くなり、１０００オングストローム膜厚のＭｏＣｒフィルムは応力がゼロに近く、また３オーム／スクエア未満で適切に製造されている。アレイのサイズが大きくなるほど、ＭｏＣｒ合金ラインはＣｒラインよりもすぐれた働きを示す理由は、ＭｏＣｒの抵抗が小さく、従ってＲＣ遅延が少なくなるからである。ＭｏＣｒ合金システムでは、合金組成を変化させることによってある特性の微調整が可能である。つまり、フィルム応力、Ｃｒエッチングにおけるウェットエッチング速度、及び何か他の化学エッチング溶液に対する抵抗が微調整可能な特性の例である。さらに、ＭｏＣｒ合金システムは、異なるエッチング速度を付与するために層の内部で変化させることができ、テーパ状のエッジを可能にする。」、
「【００１６】Ｍｏ−Ｔａ合金ラインと比較して、ＭｏＣｒラインは、Ｃｒに適用可能なウェットエッチング技法を用いて製造することができ、一方、Ｍｏ−Ｔａラインは、広範囲且つしばしば均一性問題を有する、プラズマエッチング等のドライエッチング処理を用いて製造されるにすぎない。
【００１７】ＭｏＣｒラインはまた、ＭｏＣｒ合金システムによって大域アクティブマトリックスディスプレイの性能が向上されるので有利である。」、
「【００２０】「ＭｏＣｒ」又は「モリブデン−クロミウム」は、モリブデンとクロミウムを含む合金を意味する。ＭｏＣｒはまた、フィルム特性に影響を及ぼさない１つ以上の微量の付加金属を含むこともある。
【００２１】図１は、モリブデン−クロミウム（ＭｏＣｒ）導電ラインを含む薄膜構造を示す。図２はＭｏＣｒ導電ラインを生成する際の一般的な動作を示す。
【００２２】図１において断面図で示される製品１０は、薄膜構造１６が形成される表面１４を備えた基板１２を有する。薄膜構造１６は導電ライン１８を有し、導電ライン１８はモリブデン−クロミウムを含む。導電ライン１８は表面１４上にあってもよいが、図１の省略符号によって示唆されるように、薄膜構造１６は、ＭｏＣｒ導電ライン１８と表面１４の間に１つ以上の層を含むことがある。薄膜構造１６はまた、ＭｏＣｒ導電ライン１８上に１つ以上の層を含むこともある。
【００２３】図２において、ボックス３０における動作は物理的蒸着法（ＰＶＤ）を実行することによって始まり、モリブデン−クロミウムを含む層を生成する。ボックス３２における動作は、リソグラフィを実行することによって、導電ラインの形状を有するＭｏＣｒ層の一部を被覆するマスク材料のパターンを生成する。ボックス３４における動作はエッチングを行なうことによって、ボックス３２からのマスク材料のパターンで被覆されてない領域を除去する。ボックス３４におけるエッチングの結果、ＭｏＣｒ層の被覆部分はＭｏＣｒ導電ラインを形成する。ボックス３６における動作はＭｏＣｒ導電ラインからマスク材料のパターンを除去する。」、
「【００２５】図３はＭｏＣｒ走査ラインを備えたアレイの部分的配置を示す。図４は図３のアレイにおける光制御ユニットの配置を示す。
【００２６】図３におけるアレイ７０は、走査ライン７２、７４、・・・７６、及びデータライン８０、８２、・・・８４を含む。走査ライン７２、７４、・・・７６はＭｏＣｒ導電ラインであり、走査ライン７４・・・７６はそれぞれ、横列の光制御ユニットに接続されて、その列の光制御ユニットを選択する信号を付与する。図示の光制御ユニット９０は、例えば、走査ライン７４からその信号を受信する。
【００２７】ある具体例では、アレイ７０における各光制御ユニットはその走査ラインから２値走査信号を受信することによって、光制御ユニットが選択されたり、されなかったりする。従って、走査ラインの導電性が重要であるのは、導電性が低下すると走査信号が減衰且つ遅延することになるからである。ＭｏＣｒ導電ラインはこの問題を解消するために十分な導電性を付与する。
【００２８】図４は光制御ユニットを示すものであり、薄膜構造の幾つかの層を示し、上側層は、下側層を覆い隠す基板の表面から最も離れている。
【００２９】図４に示される最上層は上部金属層であり、光制御ユニットにおけるトランジスタのチャネルリードに接続されるデータライン１１０を形成し、上部金属層はまた、後述される他の幾つかの特徴も形成する。図示される次の層はインジウム−スズ−酸化物（ＩＴＯ）の層であり、これは透明電極１１２を形成する。次の層は上部窒化層であり、トランジスタの一部であるアイランド１４４を形成する。図示の最下層はＭｏＣｒ層であり、これはゲートライン１１６を形成し、これに接続されるとともにトランジスタのゲートリードとしての役割をするゲートリード１１８を形成する。
【００３０】データライン１１０は、０．２オーム／スクエア（ｓｑ．）の抵抗値で実行可能であり、−８Ｖ、０Ｖ、＋８Ｖにおいて駆動可能である。データライン１１０はデータ信号を、図４にその一つが図示される縦列の２進制御ユニットに付与する。ゲートリード１１８上に延出するデータライン１１０の一部はトランジスタのソースリードと接続する。
【００３１】ゲートライン１１６は同様にして、走査信号を横列の２進制御ユニットに付与する。ゲートライン１１６は１．４オーム／スクエア（ｓｑ．）の抵抗値で実行可能であり、＋１５Ｖと−１５Ｖで駆動可能である。」、
が、記載されている。
　
　新たに引用する、本願の優先権主張日前に日本国内において頒布された刊行物６（特開昭６２−８１０６４号公報）には、第１図とともに、
「薄膜トランジスタ」（発明の名称）に関して、
「「実施例」
　以下この発明による薄膜トランジスタをその製法と共に説明する。第１図Ａに示すようにガラスなどの透明基板１１上にＩＴＯなどの透明導電膜３１が形成され、その透明導電膜３１をエッチング処理して所定のパターンに形成し、第１図Ｂに示すようにドレイン電極１５ａ，ソース電極１９ａをそれぞれ形成する。更にこの実施例においてはこれら透明電極１５ａ，１９ａに対してリンを含有させる。即ちこれら基板１１，電極１５ａ，１９ａの表面にリン含有層３２を形成する。このリンを含有させるには例えばプラズマＣＶＤ法によって行うことができ、基板１１を２００℃乃至３００℃とし、ＰＨ３ガスをアルゴンガスで５０００ｐｐｍ．に稀釈し、１０ｃｃ／分の速度で供給し、圧力１０２Ｔｏｒｒの雰囲気で２０Ｗの高周波電力によりプラズマ化学的気相成長を数分間行うことによりリンを含有させる。
　このようにリン含有層３２を形成した後、第１図Ｃに示すように従来と同様に例えばアモルファスシリコンの半導体層２１を形成し、その上にチッ化シリコンのゲート絶縁膜２２を形成し、更にその上にゲート電極２３を形成し、その後エッチングにより所定のパターンとする。次に第１図Ｄに示すように保護層２６を例えばチッ化シリコンにより形成する。
　半導体層２１は高周波プラズマＣＶＤ法によって基板を２００℃乃至３００℃として形成されるが、その際にリン含有層３２のリンが半導体層２１に拡散し、半導体層２１と電極１５ａ，１９ａとの全接触面にわたってそれぞれリンを含むオーミック接触層３３，３４が形成される。このように形成されるためこのオーミック接触層３３は非常にごく薄いが確実に形成され、しかも半導体層２１と電極１５ａ及び１９ａとが互に接触してる全域にわたって形成され、良好なオーミック接触が得られ、従って前記Ｒｓの小さな薄膜トランジスタが得られる。また半導体層２１の厚さも薄くすることができ、この点からもＲｓを小さくすることができる。」（第３頁右上欄第１７行〜同頁右下欄第１６行）、
が、記載されている。
　
３−３　対比・判断
（１）補正後の請求項１に係る発明について
　補正後の請求項１に係る発明（以下、「本願補正後発明１」という。）と刊行物１に記載された第１発明（以下、「刊行物１発明１」という。）とを対比すると、刊行物１発明１の「ガラス等よりなる透明絶縁性基板ａ」、「ソース電極ｓ」、「ドレイン電極ｄ」、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」、「ｎ型ａ−Ｓｉよりなるコンタクト層ｃ」、「ゲート絶縁膜ｅとなる窒化膜ｆ」、「ゲート電極ｇとなるアルミニウム膜ｈ」は、それぞれ、本願補正後発明１の「ガラス基板」、「ソース電極」、「ドレイン電極」、「ａ−Ｓｉ層」、「ｎ＋ａ−Ｓｉより成るオーミックコンタクト層」、「窒化シリコン膜」、「金属製のゲート電極」に相当する。
　また、刊行物１発明１の「ソース電極ｓ及びドレイン電極ｄを間隔をおいて形成」することは、本願補正後発明１の「ソース電極及びドレイン電極を近接対向して形成」することに相当する。
　また、刊行物１発明１の「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」ることは、本願補正後発明１の「それらソース電極及びドレイン電極の形成されたガラス基板を」「Ｐ化合物ガス」「のプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」ることに相当する。
　また、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成して、前記ソース電極ｓ及び前記ドレイン電極ｄの表面の燐を前記真性半導体層ｂの中に拡散させ、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域にｎ型ａ−Ｓｉよりなるコンタクト層ｃを形成」することは、本願補正後発明１の「ａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面に近傍にｎ＋ａ−Ｓｉより成るオーミックコンタクト層を形成」することに相当する。
　また、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、」「パターニング」することは、本願補正後発明１の「その窒化シリコン膜上に金属製のゲート電極を形成すること」に相当する。
　また、刊行物１発明１の「ＩＴＯ等」と、本願補正後発明１の「金属薄膜」とは、いずれも、導電性薄膜である。
　すると、本願補正後発明１と刊行物１発明１とは、
「ガラス基板上に導電性薄膜を形成して、ソース電極及びドレイン電極を近接対向して形成し、
それらソース電極及びドレイン電極の形成されたガラス基板をＰ化合物ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ、
前記ガラス基板上にａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面に近傍にｎ＋ａ−Ｓｉより成るオーミックコンタクト層を形成し、
そのａ−Ｓｉ層の形成された前記ガラス基板上に窒化シリコン膜を形成し、
その窒化シリコン膜上に金属製のゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。」の点で一致し、
ａ．本願補正後発明１は、「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し」ているのに対して、刊行物１発明１は、「ガラス等よりなる透明絶縁性基板ａ上に」「ライトシールドを形成」しておらず、また、「そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し」ていない点（以下、「相違点１」という。）、
ｂ．本願補正後発明１は、「その絶縁膜上に一面にＭｏＣｒの金属材料のみをスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し」ているのに対して、刊行物１発明１は、「ガラス等よりなる透明絶縁性基板ａ上にＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄを間隔をおいて形成し」ているが、「ソース電極ｓ及びドレイン電極ｄ」の材料が、「ＭｏＣｒの金属材料のみ」ではなく、また、「スパッタリングして金属薄膜を形成し、その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し」ているものではない点（以下、「相違点２」という。）、
ｃ．本願補正後発明１は、「それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」るのに対して、刊行物１発明１は、「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」ているが、「前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」るにあたり、「ＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし」ているかどうか、不明である点（以下、「相違点３」という。）、
ｄ．本願補正後発明１は、「前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成」しているのに対して、刊行物１発明１は、「記ガラス基板上にａ−Ｓｉ層を形成」しているが、「前記ＰＣＶＤ装置内で」「一面に」形成しているかどうか、不明である点（以下、「相違点４」という。）、
ｅ．本願補正後発明１は、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し」ているのに対して、刊行物１発明１は、「前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして」いるので、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」も「パターニングして」いるが、その「パターニング」が、「エッチング処理」かどうか不明であり、また、「パターニング」により、「そのａ−Ｓｉ層を」「前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し」ているかどうか不明である点（以下、「相違点５」という。）、
ｆ．本願補正後発明１は、「そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し」ているのに対して、刊行物１発明１は、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成して、前記ソース電極ｓ及び前記ドレイン電極ｄの表面の燐を前記真性半導体層ｂの中に拡散させ、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域にｎ型ａ−Ｓｉよりなるコンタクト層ｃを形成し、次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成しているので、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成し」、「次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成しているが、「窒化膜ｆ」を「ＰＣＶＤ法で形成」しているかどうか不明である点（以下、「相違点６」という。）、
ｇ．本願補正後発明１は、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、その窒化シリコン膜上に金属製のゲート電極を形成する」のに対して、刊行物１発明１は、「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして、薄膜トランジスタを完成させる」ので、本願補正後発明１の「ａ−Ｓｉ層をエッチング処理」するものと、処理の順序が相違する点（以下、「相違点７」という。）、で相違している。
　そこで、上記相違点１ないし７について検討する。
ａ．相違点１について
　刊行物２の「図９はＴＦＴ基板の従来構造であり、（ａ）は平面図、（ｂ）は断面図である。透明な基板（５０）上に、ＴＦＴへの光の入射を防ぐ遮光層（５１）が、Ｃｒなどにより形成され、これを覆って層間絶縁層（１２）が形成されている。」（【０００４】段落）という記載と、「図１は本発明の実施例に係る液晶表示装置の平面図（ａ）と断面図（ｂ）である。透明な基板（１０）上に、Ｃｒなどの遮光層（１１）及び遮光層（１１）を覆う層間絶縁層（１２）が形成されており」（【００１５】段落）という記載と、図１、図９とを参照すると、刊行物２に記載の「遮光層」は、本願補正後発明１の「ライトシールド」に相当し、刊行物２に記載の「層間絶縁層」は、本願補正後発明１の「絶縁膜」に相当するので、刊行物２に記載の「透明な基板（５０）上に、ＴＦＴへの光の入射を防ぐ遮光層（５１）が、Ｃｒなどにより形成され、これを覆って層間絶縁層（１２）が形成されている」ことと、「透明な基板（１０）上に、Ｃｒなどの遮光層（１１）及び遮光層（１１）を覆う層間絶縁層（１２）が形成されて」いることは、いずれも、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することに相当する。
　また、刊行物３の「図２に、スイッチング素子としてスタガ型ＴＦＴを用いた従来のアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラス基板２０１の上に遮光膜２０２が形成され、遮光膜２０２を覆って絶縁膜２０３が形成されている。」（【０００３】段落）という記載と、「図１（ｅ）に、本発明を用いて作製したアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラスからなる絶縁性基板１０１の上に遮光膜１０２が形成され、遮光膜１０２を覆って絶縁膜１０３が形成されている。」（【００１８】段落）という記載と、図１、図２とを参照すると、刊行物３に記載の「遮光膜」は、本願補正後発明１の「ライトシールド」に相当し、刊行物３に記載の「絶縁膜」は、本願補正後発明１の「絶縁膜」に相当するので、刊行物３に記載の「ガラス基板２０１の上に遮光膜２０２が形成され、遮光膜２０２を覆って絶縁膜２０３が形成されている」ことと、「ガラスからなる絶縁性基板１０１の上に遮光膜１０２が形成され、遮光膜１０２を覆って絶縁膜１０３が形成されている」ことは、いずれも、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することに相当する。
　そして、上記刊行物２、３に記載のように、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１に、刊行物２、３に記載のような周知技術を適用して、本願補正後発明１のごとく、「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、当業者が適宜設定できた程度のことと認められる。
ｂ．相違点２について
　刊行物４には、「スタガードＴＦＴによるアクティブマトリクスでも当然ながら使用できる。」（第４頁左下欄第６〜７行）ものであり、「Ｃｒ１％含有Ｍｏを０．１μｍ、Ａｌを０．４μｍ堆積した。レジストパタン形成後、通常のＡｌエッチング液によりこの積層膜を連続エッチングし、ソース・ドレイン電極およびデータバス７を形成した。」（第４頁左上欄第１１〜１５行）ことが記載されており、「Ｃｒ１％含有Ｍｏ」は、「Ｃｒ」と「Ｍｏ」の合金であるから、本願補正後発明１の「ＭｏＣｒの金属材料」に相当し、また、刊行物４の上記の記載では、「Ｃｒ１％含有Ｍｏを０．１μｍ」「堆積した。レジストパタン形成後、通常の」「エッチング液によりこの積層膜を連続エッチングし、ソース・ドレイン電極およびデータバス７を形成した。」のであり、薄膜トランジスタの製造において、通常、金属材料の堆積が、スパッタリングで行われることは、当該技術分野の慣用技術であるから、本願補正後発明１の「一面にＭｏＣｒの金属材料」「をスパッタリングして金属薄膜を形成し、その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成」したことに相当する。
　しかしながら、刊行物４の上記の記載では、「Ａｌを０．４μｍ堆積した」ことで、本願補正後発明１と相違しているが、刊行物４には、従来の技術として、「第１図は、従来の逆スタガードＴＦＴアクティブマトリクスの断面模式図である。１０はガラス基板、１はゲート電極およびゲートバス、２はゲート絶縁膜、３は能動層、４は能動層保護膜、５はソース・ドレイン層、６は画素電極、７はソース・ドレイン電極およびデータバス、８は保護膜である。　従来の数インチ程度の小型パネルのマトリクス配線、特に下層にくる配線はＴａ、Ｃｒ、Ｔｉなど比較的高抵抗の金属で構成していた。」（第２頁左上欄第１０〜１９行）、「超伝導材料を除けば、現存する材料で電気比抵抗の小さな、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｏなどに頼らざるを得ない。このうちＬＳＩでも実績があり、ガラスなどに対して接着性のよい材料は、ＡｌおよびＭｏに限定される。」（第２頁右上欄第９〜１４行）と記載されており、配線として、ＣｒやＭｏの、一層の配線が記載されていて、この一層の配線は、ソース・ドレイン電極およびデータバスにも適用できることは当然のことであり、しかも、周知である。
　すると、刊行物４に記載の従来の技術のように、刊行物４に記載の「Ｃｒ１％含有Ｍｏを０．１μｍ、Ａｌを０．４μｍ堆積した」うちの、「Ｃｒ」「含有Ｍｏ」のみを用いて、一層のソース・ドレイン電極を形成することは、当業者が必要に応じて適宜なし得た程度のことである。
　また、刊行物５には、「表面を有する基板と、該基板の表面に形成される薄膜構造と、を有する製品において、モリブデン−クロミウムを含む導電ラインを有する薄膜構造。」（【請求項１】）であり、「結果としてのモリブデン−クロミウム（ＭｏＣｒ）層が、」「ＭｏとＣｒを物理的に蒸着することによって実施することができる。ＭｏとＣｒは、順にターゲットを越えて基板を移動させることによって個別のＭｏとＣｒの各ターゲットからスパッタリングすることができる。あるいは、ＭｏとＣｒの両方を１つの合金ターゲットからスパッタリングすることもできる。ＭｏＣｒ層が形成された後で、マスク材料のパターンをリソグラフィ技法を用いて形成することもでき、エッチングによって、パターンで被覆されてない領域を除去することができる。パターンはＭｏＣｒ層の一部を被覆する導電ラインの形状を有する一部を含むので、被覆された部分はＭｏＣｒ導電ラインを形成する。」（【０００８】段落）、「本発明によるＭｏＣｒ導電ラインは、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）の光制御ユニットのアレイにおける走査ラインであってもよい。光制御ユニットはそれぞれ薄膜トランジスタ（ＴＦＴ）を含み、各導電ラインは例えば、ＴＦＴの集合のゲートに対し信号を付与するための走査ラインであってもよい。」（【００１２】段落）、「Ｍｏ−Ｔａ合金ラインと比較して、ＭｏＣｒラインは、Ｃｒに適用可能なウェットエッチング技法を用いて製造することができ、」（【００１６】段落）と記載されている。
　すなわち、刊行物５には、「薄膜トランジスタ」に用いられる「ＭｏＣｒ導電ライン」を形成するにあたり、「スパッタリングすることができ」、「エッチングによって、パターンで被覆されてない領域を除去することができる」ものである。そして、刊行物５には、「Ｍｏ−Ｔａ合金ラインと比較して、ＭｏＣｒラインは、Ｃｒに適用可能なウェットエッチング技法を用いて製造することができ、」（【００１６】段落）と記載されており、「Ｍｏ−Ｔａ合金ライン」については、刊行物５に、「Hikichi 他によるアメリカ特許第５、２７９、９８０号では、アルファ−タンタルから成る第１の配線部材を有する薄膜半導体デバイスの製造技術が示されている。その第１コラム５７行目から第２コラム５行目において述べられているように、ゲート電極、ソース電極、ドレイン電極、及び信号配線等の第１の配線部材は、ガラス基板に対して良好な接着性を備え且つ次の加熱処理において品質低下を避けるべく十分な耐熱性を有する導電性材料から構成されなければならない。タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、及びクロミウム（Ｃｒ）等の高融点（耐熱）金属が従来から用いられているが、タンタルが最も広範囲に使用されている。同アメリカ特許の第２コラム１５乃至２３行目には、ＴａＷとＴａＭｏ等のタンタル合金がある領域において使用されているが、結果として得られる陽極酸化フィルムはより大きな耐電圧に貢献することなく、このような合金はα−タンタルよりも導電性が低いことが示されている。ＴａＭｏを備えた構造は同アメリカ特許の図１乃至図９Ｂに関して示され且つ述べられている。」（【０００３】段落）と記載されているので、「Ｍｏ−Ｔａ合金ライン」が、「薄膜半導体デバイス」の「ソース電極、ドレイン電極」に適用できることが、示されていることになる。
　すると、刊行物５に記載の「ＭｏＣｒ導電ライン」も、「Ｍｏ−Ｔａ合金ライン」と同様に、「ソース電極、ドレイン電極」に適用できるものであり、「ＭｏＣｒ導電ライン」の「ＭｏＣｒ」は、本願補正後発明１の「ＭｏＣｒの金属材料」に相当し、刊行物５に記載のものは、「ＭｏＣｒ導電ライン」を形成するにあたり、「スパッタリングすることができ」、「エッチングによって、パターンで被覆されてない領域を除去することができる」ものであるから、本願補正後発明１の「一面にＭｏＣｒの金属材料のみをスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成」することに相当する。
　また、上記の「ａ．相違点１について」において、記載したように、上記刊行物２、３に記載のように、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　したがって、刊行物１発明１の「ＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄを間隔をおいて形成」する際に、「ＩＴＯ等」の代わりに、刊行物４に記載の「Ｃｒ」「含有Ｍｏ」、刊行物５に記載の「ＭｏＣｒ」を採用し、さらに、刊行物４に記載の「エッチング」、刊行物５に記載の「スパッタリング」と「エッチング」を用いて、本願補正後発明１のごとく、「一面にＭｏＣｒの金属材料のみをスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成」するようになすことは、当業者が容易になし得たことと認められる。
ｃ．相違点３について
　刊行物１の「この後に、ソース／ドレイン電極５，６の上のフォトレジスト７を現像により除去するとともに、透明絶縁性基板１に接している部分を残す」（【００２９】段落）、「次に、１％ＰＨ３／Ｈ２を流量１００ｓｃｃｍで基板１に供給するとともに、基板温度２５０℃、パワー２０Ｗ、圧力０．３ｔｏｒｒの条件下で、プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して全体に燐（Ｐ）を付着すると（図２（Ｅ））、フォトレジスト７、電極５，６の表面とその隙間に燐が付着する。」（【００３０】段落）という記載によると、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して」「ソース／ドレイン電極５，６」「の表面」「に燐（Ｐ）を付着する」ことが、記載されている。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願補正後発明１の「ＰＣＶＤ」に相当する。
　また、例えば、刊行物６に記載されているように、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」する際に、「フォスフィン（ＰＨ３）」と不活性ガスとの混合ガスを用いることは、周知技術であり、刊行物６には、「第１図Ｂに示すようにドレイン電極１５ａ，ソース電極１９ａをそれぞれ形成する。更にこの実施例においてはこれら透明電極１５ａ，１９ａに対してリンを含有させる。即ちこれら基板１１，電極１５ａ，１９ａの表面にリン含有層３２を形成する。このリンを含有させるには例えばプラズマＣＶＤ法によって行うことができ、基板１１を２００℃乃至３００℃とし、ＰＨ３ガスをアルゴンガスで５０００ｐｐｍ．に稀釈し、１０ｃｃ／分の速度で供給し、圧力１０２Ｔｏｒｒの雰囲気で２０Ｗの高周波電力によりプラズマ化学的気相成長を数分間行うことによりリンを含有させる。」（第３頁左下欄第２〜１４行）と、記載されている。
　しかも、刊行物６には、「リンを含有させるには例えばプラズマＣＶＤ法によって行うことができ」ることも、記載されている。
　すると、刊行物１発明１の「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」る際に、刊行物１に記載の「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」することと、周知技術である、例えば、刊行物６に記載の「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」する際に、「フォスフィン（ＰＨ３）」と不活性ガスとの混合ガスを用いることを適用して、本願補正後発明１のごとく、「それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」るようになすことは、当業者が適宜なし得た程度のことと認められる。
ｄ．相違点４について
　刊行物１の「２０％ＳｉＨ４／Ｈ２を流量２００ｓｃｃｍで供給し、基板温度２５０℃、パワー３０Ｗ、圧力０．３ｔｏｒｒの条件にして、プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する。」（【００３３】段落）という記載によると、「プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する」ので、「ａ−Ｓｉ等のｉ型半導体層８を」「形成する」ために、「プラズマＣＶＤ」装置を用いることは明らかである。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願補正後発明１の「ＰＣＶＤ」に相当する。
　また、刊行物１には、「プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する」以前に、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して全体に燐（Ｐ）を付着」（【００３０】段落）することも、記載されているので、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」ためにも、「プラズマＣＶＤ」装置を用いることは明らかである。そして、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」のための「プラズマＣＶＤ」装置と、「ａ−Ｓｉ等のｉ型半導体層８を」「形成する」ための「プラズマＣＶＤ」装置は、同じ「プラズマＣＶＤ」装置を、用いることができるものである。
　また、上記の「ａ．相違点１について」において、記載したように、上記刊行物２、３に記載のように、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成」する際に、刊行物１に示唆されている「プラズマＣＶＤ」装置を用いて、本願補正後発明１のごとく、「前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成する」ことは、当業者が、適宜なし得た程度のことと認められる。
ｅ．相違点５について
　刊行物１の「フォトリソグラフィー法を用いてゲート金属膜１１を所定の形状にエッチングしてゲート電極１２となし、ついで、ゲート絶縁膜１０、半導体層８及びコンタクト層９をＣＦ４系のガスを用いて選択的にドライエッチングし、トランジスタ領域にこれらを残存させる。」（【００３６】段落）という記載によると、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、アルミニウム膜ｈからコンタクト層ｃまでをパターニング」することにおける「パターニング」することは、「エッチング」することと同義である。
　また、刊行物１の図８（Ｄ）を参照すると、「パターニング」された「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」は、「ソース電極ｓ及びドレイン電極ｄ」の間の領域と、その領域の近傍の「ソース電極ｓ」上と「ドレイン電極ｄ」上に連続していることが、示されている。
　また、上記の「ａ．相違点１について」において、記載したように、上記刊行物２、３に記載のように、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１の「前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニング」して、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」を「パターニング」する際に、刊行物１に記載の「エッチング」することにより、「ソース電極ｓ及びドレイン電極ｄ」の間の領域と、その領域の近傍の「ソース電極ｓ」上と「ドレイン電極ｄ」上に連続しているように「パターニング」して、本願補正後発明１のごとく、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残」すようになすことは、当業者が、適宜なし得たことと認められる。
ｆ．相違点６について
　刊行物１の「プラズマＣＶＤ法によりＳｉＮｘ等のゲート絶縁膜１０を例えば３０００Åの厚さに成長させる。」（【００３５】段落）という記載によれば、刊行物１の記載でも、「ＳｉＮｘ等のゲート絶縁膜１０」、すなわち、「窒化膜」を「プラズマＣＶＤ法により」形成している。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願補正後発明１の「ＰＣＶＤ」に相当する。
　また、上記の「ａ．相違点１について」において、記載したように、上記刊行物２、３に記載のように、本願補正後発明１の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　したがって、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成し」、「次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成する際に、刊行物１に記載の「窒化膜」を「プラズマＣＶＤ法により」形成することを用いて、本願補正後発明１の「そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成」することは、当業者が適宜なし得たことと認められる。
ｇ．相違点７について
　刊行物３の「その上にａ−Ｓｉ膜を成膜し、リンを拡散させることによりｎ+ａ−Ｓｉ層が形成される。これをパターニングすることにより、図３（ｄ）に示すようなｎ+ａ−Ｓｉコンタクト層２０８、２０９およびＴＦＴのチャネルとなるａ−Ｓｉ膜２０７を形成する。」（【０００９】段落）、「次に、図３（ｅ）に示すように、ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する。」（【００１０】段落）という記載によれば、その処理の順序は、「ａ−Ｓｉ膜を成膜し、」「パターニング」した後に、「ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する」ものである。
　したがって、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして、薄膜トランジスタを完成させる」ことに代えて、刊行物３に記載の、まず、「ａ−Ｓｉ膜を成膜し、」「パターニング」した後に、「ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する」ことを適用して、処理の順序として、本願補正後発明１のごとく、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、その窒化シリコン膜上に金属製のゲート電極を形成する」ようになすことは、当業者が適宜選択できた程度のことと認められる。
　
　よって、補正後の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１ないし６に記載の発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に基づき特許を受けることができないものである。
　
３−４　特許法第２９条第２項についての独立特許要件の検討のむすび
　以上のとおり、補正後の請求項１に係る発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるので、補正後の請求項２に係る発明についての検討をするまでもなく、本件補正は、特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合しない。
　
４　まとめ
　よって、本件補正は、上記の「第２　３　独立特許要件についての検討」において検討したとおりであるから、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
　平成１８年５月８日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１１に係る発明は、願書に最初に添付した明細書の特許請求の範囲の請求項１ないし１１に記載された事項により特定されるとおりのものであるところ、このうち、本願の請求項１及び６に係る発明は、以下のとおりのものである。
「【請求項１】　ガラス基板上に金属製のソース電極及びドレイン電極が近接対向して形成され、
　前記ガラス基板上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上にａ−Ｓｉ層が形成され、　そのａ−Ｓｉ層上にゲート絶縁膜が形成され、
　そのゲート絶縁膜上に金属製のゲート電極が形成され、
　前記ａ−Ｓｉ層の前記ソース電極及びドレイン電極との界面近傍にｎ+ ａ−Ｓiより成るオーミックコンタクト層が形成されて成る薄膜トランジスタ。」、
「【請求項６】　ガラス基板上にライトシールドを形成し、
　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し、
　その絶縁膜上に一面に金属材料をスパッタリングして金属薄膜を形成し、
　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し、
　それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ、
　前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面近傍にｎ+ａ−Ｓｉより成るオーミックコンタクト層を形成し、
　そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、
　そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、
　その窒化シリコン膜上に金属製のゲート電極を形成することを特徴とする薄膜トランジスタの製法。」
　
１　引用刊行物記載の発明
　原査定の拒絶の理由に引用された刊行物１ないし３、及びその記載事項は、上記の「第２　３−１」に刊行物１ないし３として記載したとおりである。
　また、上記の「第２　３−１」の刊行物６は周知文献６とする。
　
２　対比・判断
（１）本願の請求項１に係る発明について
　本願の請求項１に係る発明（以下、「本願発明１」という。）と刊行物１に記載された第２発明（以下、「刊行物１発明２」という。）とを対比すると、刊行物１発明２の「ガラス等よりなる透明絶縁性基板ａ」、「ソース電極ｓ」、「ドレイン電極ｄ」、「ａ−Ｓｉよりなる真性半導体層ｂ」、「ゲート絶縁膜ｅ」、「アルミニウム膜ｈからなるゲート電極ｇ」、「ｎ型ａ−Ｓｉよりなるコンタクト層ｃ」は、それぞれ、本願発明１の「ガラス基板」、「ソース電極」、「ドレイン電極」、「ａ−Ｓｉ層」、「ゲート絶縁膜」、「金属製のゲート電極」、「ｎ+ ａ−Ｓiより成るオーミックコンタクト層」に相当する。
　また、刊行物１発明２の「ガラス等よりなる透明絶縁性基板ａの上に間隔をおいて設けられたＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄ」は、本願発明１の「ガラス基板上に」「ソース電極及びドレイン電極が近接対向して形成され」ていることに相当する。
　また、刊行物１発明２の「前記ソース電極ｓ及び前記ドレイン電極ｄの間に形成されたａ−Ｓｉよりなる真性半導体層ｂ」は、本願発明１の「前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上にａ−Ｓｉ層が形成され」ていることに相当する。
　また、刊行物１発明２の「前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域に設けらｎ型ａ−Ｓｉよりなるコンタクト層ｃ」は、本願発明１の「前記ａ−Ｓｉ層の前記ソース電極及びドレイン電極との界面近傍にｎ+ ａ−Ｓiより成るオーミックコンタクト層が形成されて成る」ことに相当する。
　すると、本願発明１と刊行物１発明２とは、
「ガラス基板上にソース電極及びドレイン電極が近接対向して形成され、
　前記ガラス基板上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上にａ−Ｓｉ層が形成され、　そのａ−Ｓｉ層上にゲート絶縁膜が形成され、
　そのゲート絶縁膜上に金属製のゲート電極が形成され、
　前記ａ−Ｓｉ層の前記ソース電極及びドレイン電極との界面近傍にｎ+ ａ−Ｓiより成るオーミックコンタクト層が形成されて成る薄膜トランジスタ。」の点で一致し、
本願発明１は、「金属製のソース電極及びドレイン電極」を有するのに対して、刊行物１発明２は、「ＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄ」を有する点（以下、「相違点８」という。）、で相違している。
　そこで、上記相違点８について検討する。
ｈ．相違点８について
　例えば、以下の周知文献７ないし９に記載されているように、薄膜トランジスタにおいて、ソース電極及びドレイン電極として、金属製のソース電極及びドレイン電極を用いることは、周知技術である。
　周知文献７．特開平２−１６３９７１号公報（原審の拒絶理由通知の引用文献５）（第２図及び〔実施例２〕参照）には、「ガラス（コーニング７０５９ガラス）基板２０上にリン化ニッケルを含むモリブデンでソース・ドレイン配線２１を形成した（第２図（ａ））」（第３頁左上欄第１９行〜同頁右上欄第１行）ことが、記載されている。
　周知文献８．特開平６−１９４６８９号公報（前置報告の引用文献７）（図１及び【００２５】段落参照）には、「【００２５】図１−ａは平面図で図１−ｂはＡ−Ａ’に於ける断面図で有る。本発明に依るＡＭ基板では絶縁性基板上の最下層にチャンネル領域１０１、ソース領域１０２、ドレイン領域１０３から成る半導体層が有り、同層上にモリブデン、タングステン、クロム、バナジウム、ニオブ、タンタル等の高融点金属に依るデータ線１０４と同じ金属に依る画素電極取り出しパッド１０５が設けられている。ソース領域１０２の一部はデータ線１０４の一部を被い、ドレイン領域１０３の一部は金属の画素電極取り出しパッド１０５の一部を被っている。」ことが、記載されており、「ソース領域１０２の一部はデータ線１０４の一部を被」っている部分の「モリブデン、タングステン、クロム、バナジウム、ニオブ、タンタル等の高融点金属に依るデータ線１０４」は、ソース電極に相当し、「ドレイン領域１０３の一部は金属の画素電極取り出しパッド１０５の一部を被っている」部分の「モリブデン、タングステン、クロム、バナジウム、ニオブ、タンタル等の高融点金属に依る」「画素電極取り出しパッド１０５」は、ドレイン電極に相当する。
　周知文献９．特開平７−１５３９６４号公報（前置報告の引用文献８）（図１及び【００１３】段落参照）には、「図１を参照して、ガラスや石英等からなる透光性基板１１の上には、Ｃｒ、Ｍｏ等の高融点金属からなるソース電極１２及びドレイン電極１３が形成されている。」ことが、記載されている。
　すると、刊行物１発明２の「ＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄ」に代えて、上記周知技術である金属製のソース電極及びドレイン電極を用い、本願発明１のごとく、「金属製のソース電極及びドレイン電極」を有するようになすことは、当業者が適宜変更できた程度のことと認められる。
　
　したがって、本願の請求項１に係る発明は、刊行物１に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に基づき特許を受けることができないものである。
　
（２）本願の請求項６に係る発明について
　本願の請求項６に係る発明（以下、「本願発明６」という。）と刊行物１発明１とを対比すると、刊行物１発明１の「ガラス等よりなる透明絶縁性基板ａ」、「ソース電極ｓ」、「ドレイン電極ｄ」、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」、「ｎ型ａ−Ｓｉよりなるコンタクト層ｃ」、「ゲート絶縁膜ｅとなる窒化膜ｆ」、「ゲート電極ｇとなるアルミニウム膜ｈ」は、それぞれ、本願発明６の「ガラス基板」、「ソース電極」、「ドレイン電極」、「ａ−Ｓｉ層」、「ｎ＋ａ−Ｓｉより成るオーミックコンタクト層」、「窒化シリコン膜」、「金属製のゲート電極」に相当する。
　また、刊行物１発明１の「ソース電極ｓ及びドレイン電極ｄを間隔をおいて形成」することは、本願発明６の「ソース電極及びドレイン電極を近接対向して形成」することに相当する。
　また、刊行物１発明１の「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」ることは、本願発明６の「それらソース電極及びドレイン電極の形成されたガラス基板を」「Ｐ化合物ガス」「のプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」ることに相当する。
　また、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成して、前記ソース電極ｓ及び前記ドレイン電極ｄの表面の燐を前記真性半導体層ｂの中に拡散させ、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域にｎ型ａ−Ｓｉよりなるコンタクト層ｃを形成」することは、本願発明６の「ａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面近傍にｎ＋ａ−Ｓｉより成るオーミックコンタクト層を形成」することに相当する。
　また、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、」「パターニング」することは、本願発明６の「その窒化シリコン膜上に金属製のゲート電極を形成すること」に相当する。また、刊行物１発明１の「製造方法」は、本願発明６の「製法」に相当する。
　また、刊行物１発明１の「ＩＴＯ等」と、本願発明６の「金属薄膜」とは、いずれも、導電性薄膜である。
　すると、本願発明６と刊行物１発明１とは、
「ガラス基板上に導電性薄膜を形成して、ソース電極及びドレイン電極を近接対向して形成し、
　それらソース電極及びドレイン電極の形成されたガラス基板をＰ化合物ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ、
　前記ガラス基板上にａ−Ｓｉ層を形成すると共に、ａ−Ｓｉ層のソース電極及びドレイン電極との界面近傍にｎ+ａ−Ｓｉより成るオーミックコンタクト層を形成し、
　そのａ−Ｓｉ層の形成された前記ガラス基板上に窒化シリコン膜を形成し、
　その窒化シリコン膜上に金属製のゲート電極を形成することを特徴とする薄膜トランジスタの製法。」の点で一致し、
ｉ．本願発明６は、「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し」ているのに対して、刊行物１発明１は、「ガラス等よりなる透明絶縁性基板ａ上に」「ライトシールドを形成」しておらず、また、「そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成し」ていない点（以下、「相違点９」という。）、
ｊ．本願発明６は、「その絶縁膜上に一面に金属材料をスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し」ているのに対して、刊行物１発明１は、「ガラス等よりなる透明絶縁性基板ａ上にＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄを間隔をおいて形成し」ているが、「ソース電極ｓ及びドレイン電極ｄ」の材料が、「金属材料」ではなく、また、「スパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成し」ているものではない点（以下、「相違点１０」という。）、
ｋ．本願発明６は、「それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」るのに対して、刊行物１発明１は、「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」ているが、「前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」るにあたり、「ＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし」ているかどうか、不明である点（以下、「相違点１１」という。）、
ｌ．本願発明６は、「前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成」しているのに対して、刊行物１発明１は、「記ガラス基板上にａ−Ｓｉ層を形成」しているが、「前記ＰＣＶＤ装置内で」「一面に」形成しているかどうか、不明である点（以下、「相違点１２」という。）、
ｍ．本願発明６は、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し」ているのに対して、刊行物１発明１は、「前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして」いるので、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」も「パターニングして」いるが、その「パターニング」が、「エッチング処理」かどうか不明であり、また、「パターニング」により、「そのａ−Ｓｉ層を」「前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し」ているかどうか不明である点（以下、「相違点１３」という。）、
ｎ．本願発明６は、「そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し」ているのに対して、刊行物１発明１は、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成して、前記ソース電極ｓ及び前記ドレイン電極ｄの表面の燐を前記真性半導体層ｂの中に拡散させ、前記ソース電極ｓ及び前記ドレイン電極ｄと前記真性半導体層ｂとの接触領域にｎ型ａ−Ｓｉよりなるコンタクト層ｃを形成し、次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成しているので、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成し」、「次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成しているが、「窒化膜ｆ」を「ＰＣＶＤ法で形成」しているかどうか不明である点（以下、「相違点１４」という。）、
ｏ．本願発明６は、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、　そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、　その窒化シリコン膜上に金属製のゲート電極を形成する」のに対して、刊行物１発明１は、「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして、薄膜トランジスタを完成させる」ので、本願発明６の「ａ−Ｓｉ層をエッチング処理」するものと、処理の順序が相違する点（以下、「相違点１５」という。）、で相違している。
　そこで、上記相違点９ないし１５について検討する。
ｉ．相違点９について
　刊行物２の「図９はＴＦＴ基板の従来構造であり、（ａ）は平面図、（ｂ）は断面図である。透明な基板（５０）上に、ＴＦＴへの光の入射を防ぐ遮光層（５１）が、Ｃｒなどにより形成され、これを覆って層間絶縁層（１２）が形成されている。」（【０００４】段落）という記載と、「図１は本発明の実施例に係る液晶表示装置の平面図（ａ）と断面図（ｂ）である。透明な基板（１０）上に、Ｃｒなどの遮光層（１１）及び遮光層（１１）を覆う層間絶縁層（１２）が形成されており」（【００１５】段落）という記載と、図１、図９とを参照すると、刊行物２に記載の「遮光層」は、本願発明６の「ライトシールド」に相当し、刊行物２に記載の「層間絶縁層」は、本願発明６の「絶縁膜」に相当するので、刊行物２に記載の「透明な基板（５０）上に、ＴＦＴへの光の入射を防ぐ遮光層（５１）が、Ｃｒなどにより形成され、これを覆って層間絶縁層（１２）が形成されている」ことと、「透明な基板（１０）上に、Ｃｒなどの遮光層（１１）及び遮光層（１１）を覆う層間絶縁層（１２）が形成されて」いることは、いずれも、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することに相当する。
　また、刊行物３の「図２に、スイッチング素子としてスタガ型ＴＦＴを用いた従来のアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラス基板２０１の上に遮光膜２０２が形成され、遮光膜２０２を覆って絶縁膜２０３が形成されている。」（【０００３】段落）という記載と、「図１（ｅ）に、本発明を用いて作製したアクティブマトリクス基板のＴＦＴ部分の断面図を示す。このアクティブマトリクス基板は、ガラスからなる絶縁性基板１０１の上に遮光膜１０２が形成され、遮光膜１０２を覆って絶縁膜１０３が形成されている。」（【００１８】段落）という記載と、図１、図２とを参照すると、刊行物３に記載の「遮光膜」は、本願発明６の「ライトシールド」に相当し、刊行物３に記載の「絶縁膜」は、本願発明６の「絶縁膜」に相当するので、刊行物３に記載の「ガラス基板２０１の上に遮光膜２０２が形成され、遮光膜２０２を覆って絶縁膜２０３が形成されている」ことと、「ガラスからなる絶縁性基板１０１の上に遮光膜１０２が形成され、遮光膜１０２を覆って絶縁膜１０３が形成されている」ことは、いずれも、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することに相当する。
　そして、上記刊行物２、３に記載のように、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１に、刊行物２、３に記載のような周知技術を適用して、本願発明６のごとく、「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、当業者が適宜設定できた程度のことと認められる。
ｊ．相違点１０について
　上記の「第３　２　（１）　ｈ．相違点８について」に記載したように、薄膜トランジスタにおいて、ソース電極及びドレイン電極として、金属製のソース電極及びドレイン電極を用いることは、周知技術であり、また、例えば、以下の周知文献７ないし９に記載されているように、薄膜トランジスタの製法において、上記周知の金属製のソース電極及びドレイン電極を形成するために、金属材料をスパッタリングして金属薄膜を形成することと、その金属薄膜をエッチング処理することとは、いずれも、周知技術である。
　周知文献７．特開平２−１６３９７１号公報（原審の拒絶理由通知の引用文献５）（第１図、第２図、及び、〔実施例１〕、〔実施例２〕参照）には、「リン化ニッケルを含むモリブデン膜１６をスパッタ法で堆積し、ソース・ドレイン配線に加工した（第１図（ｅ））」（第２頁右下欄第１７〜１９行）こと、「リン化ニッケルを含むモリブデン膜の加工はモリブデンのみと同様に、ＣＣｌ３Ｐ３とＯ２のガスを用いたプラズマエッチング法で加工した。」（第３頁左上欄第５〜７行）こと、「リン化ニッケルを含む金属配線材料を形成する方法として、実施例では複数のターゲットを用いた同時スパッタを用いたが、リン化ニッケルを所望の濃度含んだターゲットを製作すれば一個のターゲットで上記リン化ニッケルを含む金属配線材料を形成することができることは明らかである。」（第３頁左下欄第２〜８行）ことが、記載されている。
　周知文献８．特開平６−１９４６８９号公報（前置報告の引用文献７）（図２及び【００２６】段落参照）には、「【００２６】この本発明に依るＡＭ基板の製造方法を図２を用いて説明する。まずガラス基板などの絶縁性基板上に金属膜を蒸着法或いはスパッター法などで堆積する。本実施例１ではスパッタ法に依り基板温度１５０℃にてクロムを２０００Å堆積した。この他にもモリブデンやタングステン等の高融点金属も可能で有る。この時のクロムのシート抵抗は１・１２Ω／□で有った。次にフォト・リソグラフィ工程に依りこの金属膜を加工してデータ線１０４と画素電極取り出しパッド１０５を形成する。（図２−ａ）」ことが、記載されている。
　周知文献９．特開平７−１５３９６４号公報（前置報告の引用文献８）（図１、図２、及び、【００１３】段落、【００１６】段落参照）には、「図１を参照して、ガラスや石英等からなる透光性基板１１の上には、Ｃｒ、Ｍｏ等の高融点金属からなるソース電極１２及びドレイン電極１３が形成されている。」こと、「【００１６】図２（ａ）を参照して、基板１１上にソース電極１２及びドレイン電極１３を形成する。これらのソース電極１２及びドレイン電極１３上に、リンやホウ素等の不純物を高濃度にドープしたソース領域半導体層１７及びドレイン領域半導体層１８を形成する。これらのソース領域半導体層１７及びドレイン領域半導体層１８は、不純物ガスを含んだ原料ガスを用いてＣＶＤ法等により、不純物を含有した半導体層として形成してもよいし、不純物を含有しないノンドープの半導体層を形成した後、半導体層にイオン注入等の方法によりドープしてもよい。ソース領域半導体層１７及びドレイン領域半導体層１８は、ソース電極１２及びドレイン電極１３とともに全面に形成した後エッチング等によりパターン化してもよいし、ソース電極１２及びドレイン電極１３をエッチング等によりパターン化した後に全面に不純物をドープした半導体層を形成し、エッチング等により不要部分を除去して図２（ａ）に示すように形成してもよい。」ことが、記載されている。
　また、刊行物１には、「ソース電極５及びドレイン電極６を形成」する際に、「ガラス等よりなる透明絶縁性基板１の上にスパッタ法により」「モリブデン（Ｍｏ）等の金属膜３を例えば３００Åの厚さに形成する。この後に、フォトレジストを塗布してこれを露光、現像し、ソース／ドレイン領域を覆うマスク４を形成する」（【００２６】段落）、「次に、マスク４から露出した」「金属膜３を塩素系エッチング液等により選択的に除去し、少なくともトランジスタ領域のソース／ドレイン領域にそれらの膜」「３を残存させ、これによりソース電極５及びドレイン電極６を形成」（【００２７】段落）することが、記載されており、この記載は、本願発明６の「一面に金属材料をスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成」することに相当する。
　また、上記の「ｉ．相違点９について」において、記載したように、上記刊行物２、３に記載のように、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１の「ＩＴＯ等よりなるソース電極ｓ及びドレイン電極ｄを間隔をおいて形成」する際に、「ＩＴＯ等」の代わりに、周知技術の金属製のソース電極及びドレイン電極を採用し、さらに、上記周知技術の金属製のソース電極及びドレイン電極を形成するために、周知技術である、金属材料をスパッタリングして金属薄膜を形成することと、その金属薄膜をエッチング処理することを用いて、本願発明６のごとく、「一面に金属材料をスパッタリングして金属薄膜を形成し、　その金属薄膜をエッチング処理して、ソース電極及びドレイン電極を近接対向して形成」するようになすことは、当業者が適宜になし得たことと認められる。
ｋ．相違点１１について
　刊行物１の「この後に、ソース／ドレイン電極５，６の上のフォトレジスト７を現像により除去するとともに、透明絶縁性基板１に接している部分を残す」（【００２９】段落）、「次に、１％ＰＨ３／Ｈ２を流量１００ｓｃｃｍで基板１に供給するとともに、基板温度２５０℃、パワー２０Ｗ、圧力０．３ｔｏｒｒの条件下で、プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して全体に燐（Ｐ）を付着すると（図２（Ｅ））、フォトレジスト７、電極５，６の表面とその隙間に燐が付着する。」（【００３０】段落）という記載によると、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して」「ソース／ドレイン電極５，６」「の表面」「に燐（Ｐ）を付着する」ことが、記載されている。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願発明６の「ＰＣＶＤ」に相当する。
　また、例えば、周知文献６（特開昭６２−８１０６４号公報）に記載されているように、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」する際に、「フォスフィン（ＰＨ３）」と不活性ガスとの混合ガスを用いることは、周知技術であり、周知文献６には、「第１図Ｂに示すようにドレイン電極１５ａ，ソース電極１９ａをそれぞれ形成する。更にこの実施例においてはこれら透明電極１５ａ，１９ａに対してリンを含有させる。即ちこれら基板１１，電極１５ａ，１９ａの表面にリン含有層３２を形成する。このリンを含有させるには例えばプラズマＣＶＤ法によって行うことができ、基板１１を２００℃乃至３００℃とし、ＰＨ３ガスをアルゴンガスで５０００ｐｐｍ．に稀釈し、１０ｃｃ／分の速度で供給し、圧力１０２Ｔｏｒｒの雰囲気で２０Ｗの高周波電力によりプラズマ化学的気相成長を数分間行うことによりリンを含有させる。」（第３頁左下欄第２〜１４行）と、記載されている。
　しかも、周知文献６には、「リンを含有させるには例えばプラズマＣＶＤ法によって行うことができ」ることも、記載されている。
　すると、刊行物１発明１の「フォスフィン（ＰＨ３）ガスを用いたプラズマ処理を行い、前記ソース電極ｓ及び前記ドレイン電極ｄの表面に燐（Ｐ）を付着させ」る際に、刊行物１に記載の「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」することと、周知技術である、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」する際に、「フォスフィン（ＰＨ３）」と不活性ガスとの混合ガスを用いることを適用して、本願発明６のごとく、「それらソース電極及びドレイン電極の形成されたガラス基板をＰＣＶＤ装置内で、不活性ガスとＰ化合物ガスとの混合ガスのプラズマにさらし、ソース電極及びドレイン電極上に微量のＰを堆積させ」るようになすことは、当業者が適宜なし得た程度のことと認められる。
ｌ．相違点１２について
　刊行物１の「２０％ＳｉＨ４／Ｈ２を流量２００ｓｃｃｍで供給し、基板温度２５０℃、パワー３０Ｗ、圧力０．３ｔｏｒｒの条件にして、プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する。」（【００３３】段落）という記載によると、「プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する」ので、「ａ−Ｓｉ等のｉ型半導体層８を」「形成する」ために、「プラズマＣＶＤ」装置を用いることは明らかである。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願発明６の「ＰＣＶＤ」に相当する。
　また、刊行物１には、「プラズマＣＶＤ法によりａ−Ｓｉ等のｉ型半導体層８を１５０Å形成する」以前に、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理して全体に燐（Ｐ）を付着」（【００３０】段落）することも、記載されているので、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」ためにも、「プラズマＣＶＤ」装置を用いることは明らかである。そして、「プラズマＣＶＤ法によりフォスフィン（ＰＨ３）をプラズマ処理」のための「プラズマＣＶＤ」装置と、「ａ−Ｓｉ等のｉ型半導体層８を」「形成する」ための「プラズマＣＶＤ」装置は、同じ「プラズマＣＶＤ」装置を、用いることができるものである。
　また、上記の「ｉ．相違点９について」において、記載したように、上記刊行物２、３に記載のように、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成」する際に、刊行物１に示唆されている「プラズマＣＶＤ」装置を用いて、本願発明６のごとく、「前記ＰＣＶＤ装置内で前記絶縁膜上に一面にａ−Ｓｉ層を形成する」ことは、当業者が、適宜なし得た程度のことと認められる。
ｍ．相違点１３について
　刊行物１の「フォトリソグラフィー法を用いてゲート金属膜１１を所定の形状にエッチングしてゲート電極１２となし、ついで、ゲート絶縁膜１０、半導体層８及びコンタクト層９をＣＦ４系のガスを用いて選択的にドライエッチングし、トランジスタ領域にこれらを残存させる。」（【００３６】段落）という記載によると、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、アルミニウム膜ｈからコンタクト層ｃまでをパターニング」することにおける「パターニング」することは、「エッチング」することと同義である。
　また、刊行物１の図８（Ｄ）を参照すると、「パターニング」された「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」は、「ソース電極ｓ及びドレイン電極ｄ」の間の領域と、その領域の近傍の「ソース電極ｓ」上と「ドレイン電極ｄ」上に連続していることが、示されている。
　また、上記の「ｉ．相違点９について」において、記載したように、上記刊行物２、３に記載のように、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　すると、刊行物１発明１の「前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニング」して、「不純物を含まないａ−Ｓｉ等の真性半導体層ｂ」を「パターニング」する際に、刊行物１に記載の「エッチング」することにより、「ソース電極ｓ及びドレイン電極ｄ」の間の領域と、その領域の近傍の「ソース電極ｓ」上と「ドレイン電極ｄ」上に連続しているように「パターニング」して、本願発明６のごとく、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残」すようになすことは、当業者が、適宜なし得たことと認められる。
ｎ．相違点１４について
　刊行物１の「プラズマＣＶＤ法によりＳｉＮｘ等のゲート絶縁膜１０を例えば３０００Åの厚さに成長させる。」（【００３５】段落）という記載によれば、刊行物１の記載でも、「ＳｉＮｘ等のゲート絶縁膜１０」、すなわち、「窒化膜」を「プラズマＣＶＤ法により」形成している。
　なお、刊行物１に記載の「プラズマＣＶＤ」は、本願発明６の「ＰＣＶＤ」に相当する。
　また、上記の「ｉ．相違点９について」において、記載したように、上記刊行物２、３に記載のように、本願発明６の「ガラス基板上にライトシールドを形成し、　そのライトシールドの形成されたガラス基板上に一面に絶縁膜を形成」することは、周知である。
　したがって、刊行物１発明１の「不純物を含まないａ−Ｓｉ等の真性半導体層ｂを形成し」、「次に、ゲート絶縁膜ｅとなる窒化膜ｆ」を形成する際に、刊行物１に記載の「窒化膜」を「プラズマＣＶＤ法により」形成することを用いて、本願発明６の「そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成」することは、当業者が適宜なし得たことと認められる。
ｏ．相違点１５について
　刊行物３の「その上にａ−Ｓｉ膜を成膜し、リンを拡散させることによりｎ+ａ−Ｓｉ層が形成される。これをパターニングすることにより、図３（ｄ）に示すようなｎ+ａ−Ｓｉコンタクト層２０８、２０９およびＴＦＴのチャネルとなるａ−Ｓｉ膜２０７を形成する。」（【０００９】段落）、「次に、図３（ｅ）に示すように、ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する。」（【００１０】段落）という記載によれば、その処理の順序は、「ａ−Ｓｉ膜を成膜し、」「パターニング」した後に、「ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する」ものである。
　したがって、刊行物１発明１の「ゲート絶縁膜ｅとなる窒化膜ｆと、ゲート電極ｇとなるアルミニウム膜ｈを積層し、ついで、前記アルミニウム膜ｈから前記コンタクト層ｃまでをパターニングして、薄膜トランジスタを完成させる」ことに代えて、刊行物３に記載の、まず、「ａ−Ｓｉ膜を成膜し、」「パターニング」した後に、「ゲート絶縁膜２１０を成膜し、その上にゲート電極２１１を形成する」ことを適用して、処理の順序として、本願発明６のごとく、「そのａ−Ｓｉ層をエッチング処理して、前記絶縁膜上の前記ソース電極とドレイン電極で挟まれた領域及びその領域の近傍のソース電極上及びドレイン電極上のものを残し、そのａ−Ｓｉ層の形成された前記絶縁膜上に窒化シリコン膜をＰＣＶＤ法で形成し、その窒化シリコン膜上に金属製のゲート電極を形成する」ようになすことは、当業者が適宜選択できた程度のことと認められる。
　
　よって、本願の請求項１及び６に係る発明は、刊行物１ないし３に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に基づき特許を受けることができないものである。
　
第４　むすび
　以上のとおりであるから、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。