(57)【特許請求の範囲】
【請求項１】
切出した所定のビット数を用いて受信信号レベルを検出し、該検出値と設定値とに基づいてしきい値を設定し、該しきい値を用いて受信信号のパスを検出するようにしたパス検出装置において、
所定時間内にパスが検出されるか否かを検出するパス検出手段と、
前記パス検出手段によるパス検出がない場合に、前記ビット切出しを行う切出し位置及び前記設定値を変更する変更設定手段と、
を備えたことを特徴とするパス検出装置。
【請求項２】
受信ベースバンド信号から所定のビット数を切出して入力し、受信ベースバンド信号と拡散符号との相関演算を行う相関演算手段と、
前記相関演算手段の出力に基づく信号をＬＰＦ処理してノイズレベルを測定するノイズレベル測定部と、
前記ノイズレベル測定部の出力と、下限値を入力し、どちらか大きい方を出力する第１の比較器と、第１の比較器の出力に、第１の比較器の出力の最大値の半分の値を加算してしきい値を生成するしきい値生成部と、
前記しきい値生成部の出力するしきい値と、前記相関演算手段の出力に基づく信号とを比較する第２の比較器と、
所定時間内に前記第２の比較器の出力からパスが検出されるか否かを検出するパス検出手段と、
前記パス検出手段によるパス検出がない場合に、前記下限値を変更する変更設定手段と、
を備えたことを特徴とするパス検出装置。
【請求項３】
請求項２記載のパス検出装置において、
前記相関演算手段は整合フィルタであり、前記変更設定手段は、前記パス検出手段によるパス検出がない場合に、任意の回数若しくは周期毎に前記ビット切出しを行う切出し位置を変更することを特徴とするパス検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＳ−ＣＤＭＡ（Ｄｉｒｅｃｔ  Ｓｅｑｕｅｎｃｅ  −  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：直接拡散−符号分割多元接続）方式の受信機において、受信信号からパスを検出するパス検出装置の改善に関わるものである。
【０００２】
【従来の技術】
ＤＳ−ＣＤＭＡ方式の受信機では、受信ベースバンド信号をフィルタ処理する整合フィルタ（Ｍａｔｃｈｅｄ  Ｆｉｌｔｅｒ：以下、単にＭＦと称す）出力の相関ピークのみを用いて復調タイミングを得るため、相関ピークの検出（パス検出）が重要となる。しかし、一般的に、受信ベースバンド信号は、マルチパスフェージングの影響を受け激しく変動するため、ＭＦ出力も変動し、さらに、雑音に埋もれるため、パス検出は困難を極める。
【０００３】
図５は、従来のパス検出装置の回路構成を示すブロック図である。
図５において、一般的に、ＭＦ部１０２で処理する信号のビット数が大きいとＭＦ部１０２の回路構成が大きくなるので、処理ビット数を小さくすることで小規模な回路構成を実現することが図られる。そのため、受信ベースバンド信号は、ビット数調整部１０１へ入力され、制御部１０４より設定されたビットの切出し位置で切出され、受信ベースバンド信号のビット数が調整される。
【０００４】
ビット数が調整された受信ベースバンド信号は、ＭＦ部１０２へ入力され、拡散符号発生器１０３で発生する拡散符号で逆拡散される。ＭＦ部１０２は、乗算器や累算器を用いて、受信ベースバンド信号と拡散符号との１シンボル時間分の相関演算を行っている。受信ベースバンド信号の拡散符号と前記拡散符号発生器１０３から出力される拡散符号の位相が合致すれば、ＭＦ部１０２では、拡散符号特有の鋭い相関ピークが検出される。これらのＭＦ出力には、伝搬路や情報信号による位相回転があるため、電力化回路１０５によりＭＦ出力を自乗して位相変動が除去される。
【０００５】
電力化回路１０５により位相変動が除去されたＭＦ出力は、加算器１０６とメモリ１０７とで累積加算される。
その累積加算出力例を図６（Ａ）に示す。
累積加算出力は、ノイズレベル測定部１０８に入力され、累積加算出力に含まれているノイズレベルが測定される。ノイズレベル測定部１０８は、例えばＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：ローパスフィルタ）で実現可能である。このノイズレベル測定出力例を累積加算出力例と共に図６（Ａ）に示す。
【０００６】
すなわち、図６（Ａ）は、時間軸で見た累積加算出力とノイズレベル測定出力の信号例の両者を示している。
図６（Ａ）において、ノイズレベル測定出力は、累積加算出力を時間平均した出力となっている。図６（Ａ）から明らかなように、ノイズレベル測定出力のレベルを変えて、それをしきい値とし、中心に存在するパスのみがしきい値を上回るようにすれば、受信パスタイミングとして判定可能になることが想定できる。
【０００７】
ノイズレベル測定部１０８からのノイズレベル測定出力は、第１の比較器１０９に入力され、制御部１０４より設定された下限値と比較される。第１の比較器１０９は、ノイズレベル測定出力と下限値を比較し、ノイズレベル測定出力が下限値より小さい時は下限値を出力し、ノイズレベル測定出力が下限値より大きい時はノイズレベル測定出力を出力する。
【０００８】
ノイズレベル測定出力例と下限値比較結果例を図６（Ｂ）に重ねて示す。図６（Ｂ）において、下限値比較結果は常に下限値を上回る。下限値比較結果はしきい値生成部１１０に入力され、しきい値生成部１１０は、例えば下限値比較結果に下限値比較結果の最大値の半分の値を加算することでしきい値を生成する。
下限値比較結果例としきい値を図６（Ｃ）に重ねて示す。
【０００９】
しきい値生成部１１０により生成されたしきい値は、第２の比較器１１１で累積加算出力と比較され、しきい値を上回る累積加算出力が受信パスタイミングとして判定される。しきい値例と累積加算出力例を図６（Ｄ）に重ねて示す。図６（Ｄ）から明らかなように、しきい値を上回った累積加算出力だけが受信パスタイミングとして判定される。判定された受信パスタイミングは制御部１０４に出力される。
【００１０】
上述したように、図５に示すパス検出装置において、制御部１０４は、２つのパラメータ、即ち、ビット数調整部１０１へのビットの切出し位置と、第１の比較器１０９への下限値を累積加算する前に一度だけ設定して固定値とし、パス検出制御処理を行うようになされている。
【００１１】
図７は、制御部１０４によるパス検出制御処理の際のフローチャートを示すものである。
図７に示すように、制御部１０４は、まず、累積加算用のメモリ１０７をクリアし、過去の累積加算値の影響をなくす（ステップ３０１）。次に、制御部１０４は、ビット数調整部１０１ヘビットの切出し位置を設定すると共に（ステップ３０２）、第１の比較器１０９へ下限値を設定する（ステップ３０３）。そして、ＭＦ出力に含まれるノイズが抑圧され、また、ＭＦ出力のフェージング変動を吸収するために、長区間（例えば４０ｍｓ）平均化するための時間待ちを行う（ステップ３０４）。
【００１２】
平均化待ち後、制御部１０４は、第２の比較器１１１からの受信パスタイミングを受け、パスを検出したか否か判定し（ステップ３０５）。パスを検出すれば（Ｙｅｓであれば）、パス検出フラグをセットして（ステップ３０６）、パス検出制御処理を終了する。一方、処理ステップ３０５において、パスが検出されなければ（Ｎｏであれば）、パス検出フラグをクリアして（ステップ３０７）、パス検出制御処理を終了する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来のパス検出装置においては、制御部１０４によるビット数調整部１０１へのビットの切出し位置と第１の比較器１０９への下限値の設定が、パス検出制御処理の間、固定的であるため、すなわち、それらの設定値が固定値であるため、フェージング変動で受信ベースバンド信号のレベルが変動する時、例えばレベルが変動して低くなった場合、ビット数を調整したＭＦ入力レベルも同様に低くなり、ＭＦ出力で相関ピークが得られ難く、また、レベル低下でしきい値が多少下がるものの下限値が高いまま固定されているため、パス検出が極めて困難になるという問題が生じる。
【００１４】
受信ベースバンド信号レベルが変動する時の作用の流れを図８を用いて説明する。
図８は、受信ベースバンド信号レベルがビット単位で時間的に低下していく時の従来のパス検出制御方式の累積加算出力としきい値との関係を示す。
図８（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定し、ＭＳＢビットは符号ビットで“０”は正の符号を表し“１”は負の符号を表す。ここでは、説明を簡単にするため、全て正符号としている。区間Ｔ１では、８ビット目が“１”であり、受信ベースバンド信号レベルが最大となるが、区間Ｔ２では８、７ビット目が“０”であり、受信ベースバンド信号レベルが低くなる。
【００１５】
ＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に、太枠内の４ビットがＭＦに入力される。また、下限値を設定した結果、しきい値がそれぞれの区間において、図８（Ｂ）（Ｃ）に示すようなレベルになったとする。図８（Ｂ）は区間Ｔ１での累積加算出力としきい値の関係を示している。一方、図８（Ｃ）は区間Ｔ２での累積加算出力としきい値の関係を示している。
【００１６】
図８（Ｂ）において、区間Ｔ１では受信ベースバンド信号レベルが最大であり、また、入カビットの切出し位置を上位３ビットとしているためＭＦ入力レベルも最大となる。この時の累積加算出力も最大となり、しきい値を上回るパスのみが受信パスタイミングとされる。一方、区間Ｔ２では受信ベースバンド信号レベルが低下しており、ＭＦ入力ビットの切出し位置を上位３ビットとしているためＭＦ入力レベルが極めて小さくなる。よって、図８（Ｃ）に示すよう累積加算出力も低下し、また、下限値が固定であるためしきい値も区間Ｔ１と同様のレベルのまま固定的となり、これを上回るパスが無く、受信パスタイミングが検出されない。
【００１７】
従来では、このようなレベル変動によるパス検出の不安定性を長区間（例えば４０ｍｓ程度）平均化することで回避していたが、長区間であるため時間がかかり、平均化中にレベルが回復しない場合はパス検出できないという問題があった。
【００１８】
本発明は、上述した従来例に係る問題点に鑑みてなされたものであり、受信ベースバンド信号レベルが変動した場合、ＭＦ入力レベルと下限値を最適化し、パス検出率を改善することができるパス検出装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るパス検出装置は、切出した所定のビット数を用いて受信信号レベルを検出し、該検出値と設定値とに基づいてしきい値を設定し、該しきい値を用いて受信信号のパスを検出するようにしたパス検出装置において、所定時間内にパスが検出されるか否かを検出するパス検出手段と、前記パス検出手段によるパス検出がない場合に、前記ビット切出しを行う切出し位置及び前記設定値を変更する変更設定手段とを備えたことを特徴とするものである。
また、本発明に係るパス検出装置は、受信ベースバンド信号から所定のビット数を切出して入力し、受信ベースバンド信号と拡散符号との相関演算を行う相関演算手段と、前記相関演算手段の出力に基づく信号をＬＰＦ処理してノイズレベルを測定するノイズレベル測定部と、前記ノイズレベル測定部の出力と、下限値を入力し、どちらか大きい方を出力する第１の比較器と、第１の比較器の出力に、第１の比較器の出力の最大値の半分の値を加算してしきい値を生成するしきい値生成部と、前記しきい値生成部の出力するしきい値と、前記相関演算手段の出力に基づく信号とを比較する第２の比較器と、所定時間内に前記第２の比較器の出力からパスが検出されるか否かを検出するパス検出手段と、前記パス検出手段によるパス検出がない場合に、前記下限値を変更する変更設定手段とを備えたことを特徴とするものである。
また、本発明に係るパス検出装置は、請求項２記載のパス検出装置において、前記相関演算手段は整合フィルタであり、前記変更設定手段は、前記パス検出手段によるパス検出がない場合に、任意の回数若しくは周期毎に前記ビット切出しを行う切出し位置を変更することを特徴とするものである。
【００２０】
なお、上記構成において、パス検出手段によりパスが検出されない場合は、まず、下限値を下げてパス検出の有無を判断し、パスが検出されない場合に、更にビット切出し位置を変更してビット数を大きく、例えばマッチドフィルタへ入力可能な最大数にすることが好ましい。
【００２１】
そして、以上のような構成によれば、受信ベースバンド信号レベルが低下した場合でも、周期的にＭＦ入力レベルを調整し下限値を変更することで、レベルの回復を待つことなく短区間の平均でパスが検出できる。
【００２２】
なお、本発明の実施の形態におけるパス検出装置は、受信ベースバンド信号を入力し、設定されたビットの切出し位置で切出してビット数の調整された受信ベースバンド信号を出力するビット数調整部と、前記ビット数調整部からの出力を逆拡散して１シンボル時間分の相関値を出力する整合フィルタと、前記整合フィルタの出力を電力化する電力化回路と、加算器と当該加算器の出力を格納するメモリとを有し、前記電力化回路の出力とメモリに格納された値とを加算器により加算することで累積加算値を得る累積加算手段と、前記累積加算手段の出力に含まれるノイズレベルを測定するノイズレベル測定部と、ノイズレベル測定出力と設定された下限値とを比較して、下限値が大きければ下限値を出力し、下限値が小さければノイズレベル測定出力を出力する第１の比較器と、前記第１の比較器の出力の最大値とその最大値の半値を加算した信号を出力するしきい値生成部と、前記しきい値生成部の出力と前記累積加算手段の出力とを比較し、しきい値生成部の出力を上回る累積加算手段の出力だけを受信パスタイミングとして出力する第２の比較器と、前記第２の比較器の出力に基づいて前記ビット数調整部へのビットの切出し位置と前記第１の比較器への下限値を設定する制御部とを備えたパス検出装置において、前記制御部は、内部にカウンタを有し、前記累積加算手段のメモリをクリアし、前記ビット数調整部にビットの切出し位置を設定すると共に前記第１の比較器に下限値を設定し、前記カウンタを初期化した後、前記カウンタによるカウント値が予め設定した任意のパス検出最大時間内か否かを判断し、前記カウンタのカウント値がパス検出最大時間内でなければパス検出フラグをクリアしてパス検出制御処理を終了し、前記カウンタのカウント値がパス検出最大時間内ならば所定時間待ち、前記第２の比較器から受信パスタイミングを受けパス検出したか否かを判断し、パス検出すればパス検出フラグをセットしてパス検出制御処理を終了し、パス検出しなければ、前記第１の比較器への下限値を変更して設定し、前記カウンタのカウント値が予め任意に設定された周期時間経過したか否かを判断し、前記カウンタが周期時間経過していれば前記ビット数調整部への切出し位置を変更すると共に前記第１の比較器への下限値を再設定し、一方、前記カウンタが一定時間経過していなければ、前記メモリをクリアし、前記カウンタを進め再度前記カウンタがパス検出最大時間内か否かを判断し、一連のパス検出制御処理が終了するまで繰り返し処理することを特徴としている。
【００２３】
【発明の実施の形態】
図１は、本発明の実施の形態に係るパス検出装置の構成を示すブロック図である。
図１において、図５に示す従来例と同一部分は同一符号を付してその説明は省略する。新たな符号として、２０４は、本実施の形態に係る制御部を示し、この制御部２０４は、内部にカウンタを有し、メモリ１０７をクリアし、ビット数調整部１０１Ａにビットの切出し位置を設定すると共に第１の比較器１０９Ａに下限値を設定し、カウンタを初期化した後、カウンタによるカウント値が図２で後述する予め設定した任意のパス検出最大時間内か否かを判断し、カウント値がパス検出最大時間内でなければパス検出フラグをクリアしてパス検出制御処理を終了し、カウント値がパス検出最大時間内ならば所定時間待ち、第２の比較器１１１から受信パスタイミングを受けパス検出したか否かを判断し、パス検出すればパス検出フラグをセットしてパス検出制御処理を終了し、パス検出しなければ、第１の比較器１０９Ａへの下限値を変更して設定し、カウント値が予め任意に設定された周期時間経過したか否かを判断し、カウンタが周期時間経過していればビット数調整部１０１Ａへの切出し位置を変更すると共に第１の比較器１０９Ａへの下限値を再設定し、一方、カウンタが一定時間経過していなければ、メモリ１０７をクリアし、カウンタを進め再度カウンタがパス検出最大時間内か否かを判断し、一連のパス検出制御処理が終了するまで繰り返し処理するようになされている。
【００２４】
すなわち、この実施の形態では、ＤＳ−ＣＤＭＡ方式の受信機において、受信信号からパスを検出する場合、短期間の加重平均でパスが検出されない場合は受信レベルが下がったと判断し、下限値を変更してしきい値を下げパス検出できるようにし、下限値を変更してもパスが複数回検出できない場合は、ビット切出し位置を変更してＭＦ部１０２への入力レベルを最大に設定し、下限値を再設定するもので、これにより、フェージング等による受信信号レベルの変化に対応可能にするものである。
【００２５】
次に、図１に示す構成を有するパス検出装置の動作について説明する。
図１において、一般的に、ＭＦ部１０２で処理する信号のビット数が大きいとＭＦ部１０２の回路構成が大きくなるので、処理ビット数を小さくすることで小規模な回路構成を実現することが図られる。そのため、受信ベースバンド信号はビット数調整部１０１Ａへ入力され、制御部２０４より設定されたビットの切出し位置で切出され、受信ベースバンド信号のビット数が調整される。
【００２６】
ビット数が調整された受信ベースバンド信号は、ＭＦ部１０２へ入力され、拡散符号発生器１０３で発生する拡散符号で逆拡散される。ＭＦ部１０２は、乗算器や累算器を用いて、受信ベースバンド信号と拡散符号との１シンボル時間分の相関演算を行っている。受信ベースバンド信号の拡散符号と前記拡散符号発生器１０３から出力される拡散符号の位相が合致すれば、ＭＦ部１０２では、拡散符号特有の鋭い相関ピークが検出される。これらのＭＦ出力には伝搬路や情報信号による位相回転があるため、電力化回路１０５によりＭＦ出力を自乗して位相変動を除去される。
【００２７】
電力化回路１０５により位相変動を除去したＭＦ出力は、加算器１０６とメモリ１０７とで累積加算される。その累積加算出力例は、従来例と同様に、図６（Ａ）に示される。
累積加算出力は、ノイズレベル測定部１０８に入力され、累積加算出力に含まれているノイズレベルが測定される。ノイズレベル測定部１０８は、例えばＬＰＦで実現可能である。ノイズレベル測定出力例は、従来例と同様に、図６（Ａ）に示される。
【００２８】
すなわち、図６（Ａ）は、時間軸で見た累積加算出力とノイズレベル測定出力の信号例の両者を示しており、ノイズレベル測定出力は、累積加算出力を時間平均した出力となっている。図６（Ａ）から明らかなように、ノイズレベル測定出力のレベルを変えて、それをしきい値とし、中心に存在するパスのみがしきい値を上回るようにすれば、受信パスタイミングとして判定可能にすることが想定できる。
【００２９】
ノイズレベル測定部１０８からのノイズレベル測定出力は、第１の比較器１０９Ａに入力され、制御部２０４より設定された下限値と比較される。第１の比較器１０９Ａは、ノイズレベル測定出力と下限値を比較し、ノイズレベル測定出力が下限値より小さい時は下限値を出力し、ノイズレベル測定出力が下限値より大きい時はノイズレベル測定出力を出力する。
【００３０】
ノイズレベル測定出力例と下限値比較結果例を図６（Ｂ）に重ねて示す。
図６（Ｂ）において、下限値比較結果は常に下限値を上回る。下限値比較結果はしきい値生成部１１０に入力され、しきい値生成部１１０は、例えば下限値比較結果に下限値比較結果の最大値の半分の値を加算することでしきい値を生成する。
下限値比較結果例としきい値を図６（Ｃ）に重ねて示す。
【００３１】
しきい値生成部１１０により生成されたしきい値は，第２の比較器１１１で累積加算出力と比較され、しきい値を上回る累積加算出力が受信パスタイミングとして認定される。しきい値例と累積加算出力例を図６（Ｄ）に重ねて示す。図６（Ｄ）から明らかなように，しきい値を上回った累積加算出力だけが受信パスタイミングとして判定される。判定された受信パスタイミングは制御部２０４に出力される。
【００３２】
図２は、本実施の形態に係る制御部２０４によるパス検出制御処理の際のフローチャートを示すものである。
ここで、カウンタ初期化ステップ５０４はカウンタを初期化する。カウンタ終了判断ステップ５０５はカウンタのカウント値が任意のパス検出最大時間（ＭＡＸ）（シンボル周期×任意の回数）を超えたか否かを判断する。平均化待ちステップ５０６はＭＦ出力を累積加算平均するために所定時間待つ。所定時間は従来技術より短く例えば２ｍｓ程度である。下限値変更ステップ５１０は現在設定されている下限値を変更して設定する。カウンタ周期判断ステップ５１１はカウンタ値と任意の周期（ＰＥＲＩＯＤ）（任意の回数）との剰余を求め、剰余が０ならば任意の周期時間が経過したと判断し、剰余が０でなければ任意の周期時間が経過していないと判断する。切出し位置変更ステップ５１２は現在設定されているビットの切出し位置を変更して設定する。下限値再設定ステップ５１３は任意の下限値を再設定する。カウンタインクリメントステップ５１５はカウンタを進める。
【００３３】
以下、図２に示すフローチャートに従う制御部２０４によるパス検出制御処理について説明する。
図２に示すように、まず、累積加算用のメモリ１０７をクリアし、過去の累積加算値の影響をなくす（ステップ５０１）。次に、ビット数調整部１０１Ａヘビットの切出し位置を設定し（ステップ５０２）、１０ビットで構成される受信ベースバンド信号から符号ビットを除く任意の３ビットをＭＦ入力とする。次に、第１の比較器１０９Ａへ下限値を設定し（ステップ５０３）、カウンタを初期化し（ステップ５０４）、任意のパス検出最大時間（ＭＡＸ）経過したか否かカウンタを調べ（ステップ５０５）、カウンタがパス検出最大時間内でなければ（Ｎｏであれば）、パス検出フラグをクリアして（ステップ５０７）、パス検出制御処理を終了する。
【００３４】
一方、前記ステップ５０５において、パス検出最大時間内であれば（Ｙｅｓであれば）、ＭＦ出力が平均化されるまで所定時間待ち（ステップ５０６）、パスが検出されたか否か調べる（ステップ５０８）。パスが検出されたら（Ｙｅｓであれば）パス検出フラグをセットし（ステップ５０９）、パス検出制御処理を終了する。
【００３５】
他方、前記ステップ５０８において、パスが検出されなければ（Ｎｏであれば）、下限値を変更し（ステップ５１０）、任意の周期時間（ＰＥＲＩＯＤ）経過したか否かについてカウンタを調べ（ステップ５１１）、経過していなければ（Ｎｏであれば）メモリクリアし（ステップ５１４）、カウンタを進め（ステップ５１５）、再び任意のパス検出最大時間（ＭＡＸ）経過したか否かカウンタを調べる（ステップ５０５）。
【００３６】
前記ステップ５１１において、任意の周期時間経過していれば（Ｙｅｓであれば）、ＭＦ入カビットを調整するため切出し位置を変更し（ステップ５１２）、下限値を再設定して（ステップ５１３）、メモリクリアし（ステップ５１４）、力ウンタを進め（ステップ５１５）、再び任意のパス検出最大時間（ＭＡＸ）経過したか否かカウンタを調べる（ステップ５０５）。カウンタ終了判断からカウンタを進めるまでの処理（ステップ５０５→５１５）は処理ステップ５０５でカウンタがパス検出最大時間を超えるまでか（Ｎｏとなるまでか）、またはステップ５０８でパスが検出されるまで（Ｙｅｓとなるまで）繰り返し行なわれる。
【００３７】
ここで、下限値変更（ステップ５１０）の作用の流れを図３を用いて説明する。
図３は、受信ベースバンド信号レベルがビット単位で時間的に低下していく中で、本発明のパス検出制御方式の下限値を変更した時の累積加算出力としきい値の関係を示す。
【００３８】
図３（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定し、ＭＳＢビットは符号ビットで“０”は正の符号を表し“１”は負の符号を表す。ここでは、説明を簡単にするため、全て正符号としている。区間Ｔ１では８ビット目が“１”であり受信ベースバンド信号レベルが最大となるが、区間Ｔ２では８ビット目が“０”であり受信ベースバンド信号レベルが若干低くなる。
【００３９】
切出し位置設定（ステップ５０２）でＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に太枠内の４ビットがＭＦ部に入力される。また、下限値設定（ステップ５０３）で下限値を設定した結果、しきい値が図３（Ｂ）に示すようなレベルになったとする。図３（Ｂ）は区間Ｔ１での累積加算出力としきい値の関係を示している。
【００４０】
図３（Ｂ）において、区間Ｔ１では受信ベースバンド信号レベルが最大であり、また、ＭＦ入力ビットの切出し位置を上位３ビットとしているためＭＦ入力レベルも最大となる。この時の累積加算出力も最大となり、しきい値を上回るパスのみが受信パスタイミングとされる。一方、区間Ｔ２では受信ベースバンド信号レベルが１ビット低下しており、ＭＦ入カビットの切出し位置を上位３ビットとしているためＭＦ入カレベルが区間Ｔ１より小さくなる。
【００４１】
よって、図３（Ｃ）に示すよう累積加算出力も低下する。図３（Ｃ）は区間Ｔ２での累積加算出力としきい値の関係を示している。図３（Ｃ）において、区間Ｔ２で区間Ｔ１と同じ下限値を使うとしきい値も区間Ｔ１と同様のレベルとなり、これを上回るパスが無く受信パスタイミングが検出されない。受信パスタイミングが検出されないとき、下限値変更（ステップ５１０）にて下限値を図３の区間Ｔ２のように下げることで、しきい値も下がり、これを上回ったパスだけが受信パスタイミングと認定される。
【００４２】
次に、切出し位置変更処理（ステップ５１２）と下限値再設定（ステップ５１３）の作用の流れを図４を用いて説明する。
図４は、受信ベースバンド信号レベルがビット単位で時間的に低下していく中で、本発明のパス検出制御方式のＭＦ入力ビットの切出し位置を変更し下限値を再設定したときの累積加算出力としきい値の関係を示す。
【００４３】
図４（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定し、ＭＳＢビットは符号ビットで“０”は正の符号を表し“１”は負の符号を表す。ここでは説明を簡単にするため全て正符号としている。区間Ｔ１、Ｔ２では８、７ビット目が“０”であり、受信ベースバンド信号レベルが低くなる。
【００４４】
切出し位置設定（ステップ５０２）でＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に区間Ｔ１では太枠内の４ビットがＭＦに入力される。また、下限値設定（ステップ５０３）で下限値を設定した結果、しきい値が図４（Ｂ）に示すようなレベルになったとする。図４（Ｂ）は区間Ｔ１での累積加算出力としきい値の関係を示している。
【００４５】
図４（Ｂ）において、区間Ｔ１では受信ベースバンド信号レベルが低いため、高い下限値ではパス検出されず、下限値変更（ステップ５１０）で下限値を下げると累積加算出力が低いため誤ったパスを受信パスタイミングとしてしまう。そのため、下限値を下げ過ぎる前に任意の周期時間が経過してもパスが検出されない場合はＭＦ入力が最大レベルになるよう切出し位置変更処理（ステップ５１２）でビットの切出し位置を変更する。さらに、周期時間経過前に下げた下限値を一旦上げる必要があるため下限値を再設定する（ステップ５１３）。
【００４６】
図４（Ａ）において、区間Ｔ２ではＭＦへの入力信号を受信ベースバンド信号の９、６、５、４ビット目に変更し、ＭＦ入力レベルを最大としている。よって図４（Ｃ）に示すよう累積加算出力も最大となる。図４（Ｃ）は区間Ｔ２での累積加算出力としきい値の関係を示している。図４（Ｃ）において区間Ｔ２では累積加算出力も最大となってパス検出が容易となり、しきい値を上回るパスのみが受信パスタイミングと判定される。
【００４７】
【発明の効果】
以上、詳細に説明した様に、本発明を実施することで、受信ベースバンド信号レベルが低下した場合でも、周期的にＭＦ入カレベルを調整し下限値を変更することで、レベルの回復を待つことなく短区間の平均でパスが検出できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るパス検出装置の構成を示すブロック図である。
【図２】図１に示す制御部２０４の処理フローチャートである。
【図３】受信ベースバンド信号のレベル低下と本発明のパス検出制御方式の下限値変更時の累積加算出力としきい値との関係を示す説明図である。
【図４】受信ベースバンド信号のレベル低下と本発明のパス検出制御方式のＭＦ入カビット変更、下限値再設定時の累積加算出力としきい値との関係を示す説明図である。
【図５】従来のパス検出装置の構成を示すブロック図である。
【図６】図５に示すパス検出装置の出力信号を説明する図である。
【図７】図５に示す制御部１０４の処理フローチャートである。
【図８】従来例における受信ベースバンド信号のレベル低下と累積加算出力としきい値との関係を示す説明図である。
【符号の説明】
１０１Ａ  ビット数調整部、１０２  整合フィルタ（ＭＦ）部、１０３  拡散符号発生器、２０４  制御部、１０５  電力化回路、１０６  加算器、１０７  メモリ、１０８  ノイズレベル測定部、１０９Ａ  第１の比較器、１１０  しきい値生成部、１１１  第２の比較器。
【図１】
0003587369.tif 000002
【図２】
0003587369.tif 000003
【図３】
0003587369.tif 000004
【図４】
0003587369.tif 000005
【図５】
0003587369.tif 000006
【図６】
0003587369.tif 000007
【図７】
0003587369.tif 000008
【図８】
0003587369.tif 000009