(57)【特許請求の範囲】
【請求項１】
トランスポートストリームを繰返し発生するトランスポートストリーム発生器において、
クロックを発生するクロック発生部と、
このクロック発生部のクロックごとに、アドレスを出力するアドレスカウンタと、
このアドレスカウンタのアドレスにより、トランスポートストリームパケットを出力する記憶部と、
この記憶部のトランスポートストリームパケットの先頭アドレスに最も近いプログラムクロックリファレンス（Ａ）と終了アドレスに最も近いプログラムクロックリファレンス（Ｂ）により、周波数ｆｃｋを、
ｆｃｋ＝１／（（ＡとＢの差）／Ｙ１×Ｙ２）
Ｙ１：ＡからＢまでのパケット数
Ｙ２：記憶部全体のパケット数
で求め、前記クロック発生部に設定する設定手段と
を有することを特徴とするトランスポートストリーム発生器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランスポートストリームを繰返し発生するトランスポートストリーム発生器に関し、特に、連続性を確保したトランスポートストリーム発生器に関するものである。
【０００２】
【従来の技術】
デジタル放送の圧縮符号化、多重化には国際標準であるＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）２規格が使われている。このＭＰＥＧ２規格のデジタル放送受信機器の試験装置として、トランスポートストリーム発生器があり、例えば、特開平１０−２５７４８７号公報等に記載されている。このトランスポートストリーム発生器を図３に示し説明する。
【０００３】
図において、クロック発生部１はクロックを発生する。クロック発生部１は、外部クロック入力端子１１、シンセサイザ１２、スイッチＳＷを有する。スイッチＳＷは、外部クロック入力端子１１とシンセサイザ１２とを切り替えて、クロックを出力する。プログラマブルアドレスカウンタ２は、クロック発生部１のクロックごとに、順次アドレスを出力する。メモリ３は、プログラマブルアドレスカウンタのアドレスにより、トランスポートストリームパケットを出力する。
【０００４】
このような装置の動作を以下に説明する。
トランスポートストリーム発生時のクロックの周波数は、符号化時の周波数と同じにすることにより、時間的に矛盾のない信号出力となる。このため、符号化時のデータレートのクロックを外部クロック入力端子１１に与えるか、符号化時のデータレートのクロックをシンセサイザ１２に設定する。
【０００５】
スイッチＳＷで、外部クロック入力端子１１か、シンセサイザ１２かを選択し、スイッチＳＷからプログラマブルアドレスカウンタ２にクロックを与える。プログラマブルアドレスカウンタ２は、クロックごとに、先頭アドレスから終了アドレスまで繰返し出力する。このアドレスを受けて、メモリ３は、先頭アドレスから終了アドレスまでのトランスポートストリームパケットを繰返し出力する。これにより、トランスポートストリームを出力している。
【０００６】
【発明が解決しようとする課題】
トランスポートストリームのデータレートは長い時間で見れば固定レートであるが、短時間で見れば固定でない。これは各フレームごとに圧縮率が異なるためである。トランスポートストリーム発生器は、先頭アドレスから終了アドレスまでをエンドレスに出力するため、データの抜き取り方によっては、符号時間をそのままクロックの周波数に設定すると時間的に誤差が生じてしまう。また、繰返して、トランスポートストリームを出力しているので、誤差が積算されてしまう。
【０００７】
そこで、本発明の目的は、時間的に矛盾がないトランスポートストリームを出力できるトランスポートストリーム発生器を実現することにある。
【０００８】
【課題を解決するための手段】
本発明は、
トランスポートストリームを繰返し発生するトランスポートストリーム発生器において、
クロックを発生するクロック発生部と、
このクロック発生部のクロックごとに、アドレスを出力するアドレスカウンタと、
このアドレスカウンタのアドレスにより、トランスポートストリームパケットを出力する記憶部と、
この記憶部のトランスポートストリームパケットの先頭アドレスに最も近いプログラムクロックリファレンス（Ａ）と終了アドレスに最も近いプログラムクロックリファレンス（Ｂ）により、周波数ｆｃｋを、
ｆｃｋ＝１／（（ＡとＢの差）／Ｙ１×Ｙ２）
Ｙ１：ＡからＢまでのパケット数
Ｙ２：記憶部全体のパケット数
で求め、前記クロック発生部に設定する設定手段と
を有することを特徴とするものである。
【０００９】
このような本発明では、設定手段が、記憶部のトランスポートストリームパケットの先頭アドレスに最も近いプログラムクロックリファレンス（Ａ）と終了アドレスに最も近いプログラムクロックリファレンス（Ｂ）により、周波数ｆｃｋを、ｆｃｋ＝１／（（ＡとＢの差）／Ｙ１×Ｙ２）で求め、クロック発生部に設定する。そして、クロック発生部はクロックを発生し、このクロックにより、アドレスカウンタはアドレスを出力する。このアドレスにより、記憶部はトランスポートストリームパケット（トランスポートストリーム）を出力する。
【００１０】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。
図１は本発明の一実施例を示した構成図である。
図において、クロック発生部１は、シンセサイザ１０を有し、クロックを発生する。プログラマブルアドレスカウンタ２は、クロック発生部１のクロックごとに、アドレスを出力する。メモリ（記憶部）３は、アドレスごとに、トランスポートストリームパケットを記憶し、プログラマブルアドレスカウンタ２のアドレスにより、トランスポートストリームパケットを出力する。ＣＰＵ４は、設定手段４０を含み、クロック発生部１、プログラマブルアドレスカウンタ２、メモリ３に接続し、これらをコントロールする。また、設定手段４０は、周波数を求め、クロック発生部１のシンセサイザ１０に設定する。
【００１１】
このような装置の動作を以下で説明する。
図２は、図１に示す装置の動作を説明する図である。
ＣＰＵ４の設定手段４０は、メモリ３からトランスポートストリームパケットを読み出し、先頭アドレスに最も近いプログラムクロックリファレンス（Ａ）と終了アドレスに最も近いプログラムクロックリファレンス（Ｂ）を求める。
【００１２】
そして、設定手段４０は、周波数ｆｃｋを下記の式により算出する。
ｆｃｋ＝１／（（Ｂ−Ａ）／Ｙ１×Ｙ２）
Ｙ１：ＡからＢまでのパケット数
Ｙ２：メモリ３全体のパケット数
但し、Ａ＜Ｂのとき
【００１３】
この算出した周波数ｆｃｋを、設定手段４０はシンセサイザ１０に設定する。ＣＰＵ４は、シンセサイザ１０、プログラマブルアドレスカウンタ２、メモリ３に動作開始を指示する。
【００１４】
シンセサイザ１０は、設定された周波数でクロックを出力する。このクロックを受けて、プログラマブルアドレスカウンタ２は、先頭アドレスから終了アドレスまで繰返し出力する。このアドレスを受けて、メモリ３は、先頭アドレスから終了アドレスまでのトランスポートストリームパケットを繰返し出力する。この結果、トランスポートストリームが繰返し出力される。
【００１５】
このように、設定手段４０が、周波数ｆｃｋを１／（（Ｂ−Ａ）／Ｙ１×Ｙ２）で求め、クロック発生部１に設定し、この周波数のクロックを、クロック発生部１（シンセサイザ１０）が発生するので、時間的矛盾、データの破綻が起こることなく、メモリ３からトランスポートストリームを繰返し出力することができる。また、設定手段４０が、自動的に周波数を算出するので、ユーザの使い勝手も向上する。
【００１６】
なお、本発明はこれに限定されるものではなく、メモリ３でトランスポートパケットを記憶する構成を示したが、ハードディスク等でもよい。
【００１７】
【発明の効果】
本発明によれば、設定手段が、周波数ｆｃｋを１／（（ＡとＢの差）／Ｙ１×Ｙ２）で求め、クロック発生部に設定し、この周波数のクロックを、クロック発生部が発生するので、時間的矛盾、データの破綻が起こることなく、記憶部からトランスポートストリームを繰返し出力することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を説明する図である。
【図３】従来のトランスポートストリーム発生器の構成を示した図である。
【符号の説明】
１  クロック発生部
２  プログラマブルアドレスカウンタ
３  メモリ
４  ＣＰＵ
１０  シンセサイザ
４０  設定手段
【図１】
0003570540.tif 000002
【図２】
0003570540.tif 000003
【図３】
0003570540.tif 000004