(57)【特許請求の範囲】
【請求項１】
半導体集積回路の内部に設けられたプログラム用のヒューズ素子をレイアウトするに際し、
前記半導体集積回路のレイアウトデータにおけるヒューズレイアウトに対し各々のヒューズ名をレイアウト情報として付与し、
前記レイアウトデータに付与されたヒューズの前記レイアウト情報を使用して特定ヒューズのヒューズ番号を割り付け、ヒューズ番号座標対応テーブルを作成する
半導体集積回路の設計方法。
【請求項２】
前記特定ヒューズは、半導体集積回路の内部での発生電圧の調整のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする
請求項１記載の半導体集積回路の設計方法。
【請求項３】
前記特定ヒューズは、チップの履歴や座標の認識のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする
請求項１記載の半導体集積回路の設計方法。
【請求項４】
前記特定ヒューズは、半導体記憶装置の欠陥救済のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする
請求項１記載の半導体集積回路の設計方法。
【請求項５】
前記特定ヒューズは、半導体回路の内部動作のタイミングの調整のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする
請求項１記載の半導体集積回路の設計方法。
【請求項６】
請求項１〜請求項５のいずれかに記載の半導体集積回路の設計方法により各々のヒューズ名をレイアウト情報として付加されたレイアウトデータから、前記ヒューズ名のレイアウト情報を計算機処理にて取り出してヒューズ番号とヒューズ座標を関連付けた対応ファイルを前記ヒューズ番号座標対応テーブルとして作成する
半導体集積回路の設計方法。
【請求項７】
請求項１〜請求項５のいずれかに記載の半導体集積回路の設計方法により各々のヒューズ名をレイアウト情報として付加された複数のヒューズブロックを搭載したチップレイアウトのレイアウトデータから、各々の該ブロックについてブロック毎のヒューズ番号座標対応テーブル群を作成し、前記テーブル群をあらかじめ定義されたブロック間の整列順序に従い統合して前記チップレイアウトに対応した前記ヒューズ番号座標対応テーブルを作成する半導体集積回路の設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の機能や特性の切換えおよび調整を行う手段として、ヒューズ素子のレーザー照射によりプログラミングする半導体集積回路の設計方法に関する。
【０００２】
【従来の技術】
近年の半導体装置は、その機能や電気的特性の切換えおよび調整のため、具体的には、半導体集積回路の内部での発生電圧の調整のため、チップの履歴や座標の認識のため、半導体回路の内部動作のタイミングの調整のためあるいは欠陥救済による歩留まり向上のために、チップ内部にヒューズ素子を搭載している。
【０００３】
中でも、ＤＲＡＭを始めとする大容量の記憶装置では、内部に欠陥メモリセルが存在した場合にあらかじめ備えた予備メモリセルに置き換える手段を持つ。この置き換えは、回路中にヒューズを備えており、そのヒューズを切断することにより実現する。
【０００４】
ヒューズ切断はレーザー照射により行うのが一般的である。レーザー照射を行うためには、切断するべきヒューズの座標をレーザー照射装置に与える必要があるが、同じレイアウトであっても通常はチップ毎に不良メモリセルは異なるため、切断ヒューズ座標情報もチップ毎に異なる。
【０００５】
そこで、従来では、同じレイアウトのチップについては、あらかじめ番号付けした全てのヒューズ座標情報をレーザー照射装置に与えておき、ヒューズ切断時には切断するべきヒューズの番号のみを入力する。この番号付けしたヒューズ座標情報をヒューズ番号座標対応テーブルと呼ぶ。
【０００６】
ヒューズを切断するフローについて簡単に説明する。
図６はレイアウトデータに基づいてヒューズ切断を行うまでのフロー図である。
【０００７】
図６において５１はレイアウトデータ、５３はヒューズ番号／座標テーブル、５４は対象ウエハー、５５はテスター、５６は不良アドレスファイル、５８は切断ヒューズ番号ファイル、５９はレーザー照射装置である。また、５２はレイアウトデータ５１からヒューズ番号／座標テーブル５３を作成するための番号付与作業を指し、５７は不良アドレスファイルからヒューズ番号への変換プログラムを示している。
【０００８】
図７はヒューズ番号／座標テーブルファイル５３の例であり、ヒューズ座標情報に番号付けをしたものである。図８は切断ヒューズ番号ファイル５８の例であり、切断すべきヒューズ番号を指定フォーマットに従ってチップ座標毎に記述したものである。
【０００９】
図６において、最初にレイアウトデータ５１に含まれるヒューズ部のレイアウト情報を、作業５２でヒューズ番号／座標テーブルファイル５３として作成する。
【００１０】
次に、レイアウトデータ５１に基づいて製造されたウエハー５４を、テスター５５で検査し、欠陥救済すべき不良アドレスファイル５６を出力する。そしてファイル５６の各アドレスから切断すべきヒューズ番号をステップ５７でプログラム計算して切断ヒューズ番号ファイル５８を作成する。
【００１１】
レーザー照射装置５９は、上記のヒューズ番号／座標テーブルファイル５３と切断ヒューズ番号ファイル５８を読み込み、ウエハー５４上の各チップのヒューズ切断を行う。
【００１２】
以上のフローで示す通り、ヒューズの切断にはレイアウトデータ毎にヒューズ番号／座標対応テーブルが必要である。
従来のヒューズ番号座標対応テーブルの作成方法を説明する。
【００１３】
図９は従来のヒューズレイアウト図である。
８０はレイアウトデータ、８１〜９０はヒューズ素子、９１はチップレイアウトを示している。
【００１４】
図１０は、図９のチップレイアウト９１に対する従来のヒューズ番号座標対応テーブルの作成フロー図であり、図６のステップ５２の詳細を示している。
まず、ステップ１でレイアウトデータ９１ａからデータ変換などによってヒューズの座標情報を算出する。次にステップ２では、個々のヒューズ座標に対しヒューズ番号を付与する。この番号付与作業は手作業、あるいは入力装置を使用したインターラクティブな作業である。ステップ３では、ヒューズ番号／座標対応テーブル９２を作成する。
【００１５】
【発明が解決しようとする課題】
しかしながら、各々のヒューズ座標に対しヒューズ番号を付与する作業には欠陥救済回路やレイアウトについての知識が必要であった。また、メモリ容量大規模化などによりヒューズ総数は増加の傾向にあり、工数も多く必要とした。
【００１６】
さらに、近年システムＬＳＩでは大容量のメモリマクロを１個ないしは複数個混載することが多くなり、それらのメモリマクロのヒューズ切断に関する工数の削減が課題であった。
【００１７】
そこで本発明では、前述のような半導体装置の欠陥救済のためのヒューズ切断処理に必要な工程を自動化，簡略化し、かつ工数を低減できる半導体集積回路の設計方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の半導体集積回路の設計方法は、ヒューズレイアウトに対し各々のヒューズ名をレイアウト情報として付与しておき、該ヒューズレイアウトが配置されたチップレイアウトデータについて、ヒューズ名レイアウト情報を抽出してヒューズ番号／座標対応テーブルを作成する。
【００１９】
本発明の請求項１記載の半導体集積回路の設計方法は、半導体集積回路の内部に設けられたプログラム用のヒューズ素子をレイアウトするに際し、前記半導体集積回路のレイアウトデータにおけるヒューズレイアウトに対し各々のヒューズ名をレイアウト情報として付与し、前記レイアウトデータに付与されたヒューズの前記レイアウト情報を使用して特定ヒューズのヒューズ番号を割り付け、ヒューズ番号座標対応テーブルを作成することを特徴とする。
【００２０】
本発明の請求項２記載の半導体集積回路の設計方法は、請求項１において、前記特定ヒューズは、半導体集積回路の内部での発生電圧の調整のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする。
【００２１】
本発明の請求項３記載の半導体集積回路の設計方法は、請求項１において、前記特定ヒューズは、チップの履歴や座標の認識のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする。
【００２２】
本発明の請求項４記載の半導体集積回路の設計方法は、請求項１において、前記特定ヒューズは、半導体記憶装置の欠陥救済のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする。
【００２３】
本発明の請求項５記載の半導体集積回路の設計方法は、請求項１記載の前記特定ヒューズは、半導体回路の内部動作のタイミングの調整のために決定されるヒューズであって、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断するものであることを特徴とする。
【００２４】
本発明の請求項６記載の半導体集積回路の設計方法は、請求項１〜請求項５のいずれかに記載の半導体集積回路の設計方法により各々のヒューズ名をレイアウト情報として付加されたレイアウトデータから、前記ヒューズ名のレイアウト情報を計算機処理にて取り出してヒューズ番号とヒューズ座標を関連付けた対応ファイルを前記ヒューズ番号座標対応テーブルとして作成することを特徴とする。
【００２５】
本発明の請求項７記載の半導体集積回路の設計方法は、請求項１〜請求項５のいずれかに記載の半導体集積回路の設計方法により各々のヒューズ名をレイアウト情報として付加された複数のヒューズブロックを搭載したチップレイアウトのレイアウトデータから、各々の該ブロックについてブロック毎のヒューズ番号座標対応テーブル群を作成し、前記テーブル群をあらかじめ定義されたブロック間の整列順序に従い統合して前記チップレイアウトに対応した前記ヒューズ番号座標対応テーブルを作成することを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図５に基づいて説明する。
（実施の形態１）
図１は本発明の半導体集積回路を示し、１０はチップレイアウト、２１〜２３はそれぞれ内部にヒューズをもつレイアウトブロックである。２１１〜２１５はブロック２１に含まれるヒューズで、それぞれの中心点にテキストＦ１〜Ｆ５が配置されている。２２１〜２２５はブロック２２に含まれるヒューズで、それぞれの中心点にテキストＦ１〜Ｆ５が配置されている。２３１〜２３５はブロック２３に含まれるヒューズで、それぞれの中心点にテキストＦ１〜Ｆ５が配置されている。テキストＦ１〜Ｆ５はブロック内でのヒューズ番号を示している。
【００２８】
図１のように構成されたレイアウト１０について、図２のフロー図を使用してヒューズ番号／座標対応テーブルの作成方法を説明する。
まず最初に、ヒューズレイアウトブロック２１〜２３のブロック間のヒューズの番号割りつけを規則化しておく。本実施例では、ブロック２１のヒューズ番号は１〜５、ブロック２３のヒューズ番号は６〜１０、ブロック２２のヒューズ番号は１１〜１５に割り付けるようにする。
【００２９】
チップレイアウト１０の中には、ブロック２１〜２３が配置されており、ブロック２１〜２３にはそれぞれ指定レイヤー、指定フォーマットのテキストＦ１〜Ｆ５が含まれている。Ｆ１〜Ｆ５のストリングはヒューズ番号を、前記座標はヒューズ座標を示すものである。
【００３０】
ステップ１では、チップレイアウト１０を表すレイアウトデータ１０ａより３組のテキストＦ１〜Ｆ５のストリング、座標、およびテキストが配置されているブロック名２１〜２３を抽出する。
【００３１】
ステップ２では、３組のＦ１〜Ｆ５の座標について、ブロック内でテキストのストリングに示されるヒューズ番号にしたがって整列を行う。
そしてステップ３では、あらかじめ定義された規則Ａによりブロック間の整列を行ない、ヒューズ番号／座標対応テーブル２５を作成する。
【００３２】
図３は前記のヒューズ番号／座標対応テーブル２５の記述例であり、ブロック２１，２２，２３のヒューズ座標を順に整列している。
上記図２のステップ１〜ステップ３の一連の作業は、全て計算機処理にて容易にプログラミング可能である。
【００３３】
このようにして求められる特定ヒューズは、半導体集積回路の内部での発生電圧の調整のために決定されるヒューズ、チップの履歴や座標の認識のために決定されるヒューズ、半導体記憶装置の欠陥救済のために決定されるヒューズ、半導体回路の内部動作のタイミングの調整のために決定されるヒューズなどで、特定ヒューズの座標に応じてレーザー照射して特定ヒューズを溶断する。
【００３４】
（実施の形態２）
図４と図５は（実施の形態２）を示す。
図４はチップレイアウトを示し、３０はチップレイアウトにおけるヒューズレイアウトブロック、３１〜３５はヒューズ素子、Ｆ１〜Ｆ５はそれぞれヒューズ素子３１〜３５の中心に配置したテキストである。Ｆ１〜Ｆ５は指定のレイヤーおよびストリングフォーマットで記述する。Ａ１〜Ａ５，Ｂ１〜Ｂ５はそれぞれＦ１〜Ｆ５の両端のノード名である。
【００３５】
図５は図４のように構成された、ヒューズレイアウトブロックを含むレイアウトデータ４１について、ヒューズ切断情報を加味した回路検証を行うフロー図である。
【００３６】
図５において、４１は図４のヒューズレイアウトブロック３０を内部に配置したレイアウトデータ、４２はレイアウトデータ４１に対応した回路情報ファイルである。
【００３７】
ここで図５のフロー図を用いて、レイアウトデータ４１の検証方法を説明する。
チップレイアウト中にはヒューズレイアウトブロック３０が配置されており、ブロック３０には指定レイヤー、指定フォーマットのテキストＦ１〜Ｆ５が含まれている。
【００３８】
ステップ１では、レイアウトデータ４１からヒューズレイアウトブロック３０の前記テキストＦ１〜Ｆ５を各々のヒューズ素子名あるいはノード名として反映させた回路情報ファイル４２を抽出する。抽出した回路情報４２の各々のヒューズ素子名は、ヒューズ切断時に使用するヒューズ番号に対応している。
【００３９】
ステップ２では、指定の番号のヒューズ素子、例えばＦ１が切断された状況を作り出す。すなわち、回路情報ファイル４２中のヒューズＦ１に関する記述を無効化した回路情報ファイル４３を作成する。これにより、回路情報ファイル４３では、ヒューズＦ１の両端のノードＡ１およびＢ１は分離される。
【００４０】
次にステップ３では、回路情報ファイル４３に対し回路シミュレーションを行ない、ヒューズＦ１を切断した場合の回路の動作の確認を行う。
ここで、全てのヒューズの組合せを計算機処理にて生成し、ステップ２〜ステップ３までを実行することにより、全てのヒューズ切断時の動作確認も可能である。
【００４１】
また、ステップ２のヒューズ番号情報として、図８に示す切断ヒューズ番号ファイルを入力するようにしてもよい。
【００４２】
【発明の効果】
以上のように本発明の半導体集積回路の設計方法によれば、レイアウト情報としてヒューズ番号と座標をあらかじめもつことができ、該ヒューズブロックを含む半導体回路を１チップレイアウト上にどのように配置したとしても各ヒューズ名はチップレイアウト上の座標情報とともに取り出すことができるため、容易にヒューズ番号／座標対応テーブルを作成することができる。
【００４３】
また、前記ヒューズブロックを１チップレイアウト上に複数配置した場合も、すべてのブロックから同様にヒューズ情報を抽出することができるので、ヒューズを含んだメモリマクロを複数搭載したシステムＬＳＩにも容易に対応できる。
【００４５】
このように本発明によれば、ヒューズ名をレイアウト情報として配置しておくことでヒューズ切断時に必要なヒューズ番号座標対応テーブルを容易に作成することができる。これにより、ヒューズの切断処理に必要な工程を自動化また簡略化し、かつ工数を低減することができるという効果がある。また、混載用のメモリマクロのヒューズを同様の方法でレイアウトすることによって、複数のメモリマクロを搭載したシステムＬＳＩにおいても同じ効果が得られる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）におけるヒューズブロックのレイアウト図
【図２】同実施の形態のヒューズ番号座標対応テーブルの作成フロー図
【図３】同実施の形態のヒューズ番号／座標テーブルファイル
【図４】本発明の（実施の形態２）におけるレイアウト説明図
【図５】同実施の形態のレイアウトから動作検証を行うフロー図
【図６】同実施の形態のレイアウトデータからヒューズ切断を行うまでのフロー図
【図７】同実施の形態のヒューズ番号／座標テーブルファイル
【図８】同実施の形態の切断ヒューズ番号ファイル
【図９】従来のヒューズレイアウト図
【図１０】従来のヒューズ番号座標対応テーブルの作成フロー図
【符号の説明】
２１，２２，２３，３０，８０    ヒューズブロック
２１１〜２１５，２２１〜２２５，２３１〜２３５，３１〜４０，８１〜８０
ヒューズ素子
Ａ１〜Ａ１０，Ｂ１〜Ｂ１０    ノード名
１０，４１，５１，９１    レイアウトデータ
Ｆ１〜Ｆ１０  ヒューズ名テキスト
２５，５３，９２    ヒューズ番号／座標対応テーブル
５４    対象ウエハー
５５    テスター
５６    不良アドレスファイル
５８    切断ヒューズ番号ファイル
５９    レーザー照射装置
【図１】
0003580759.tif 000002
【図２】
0003580759.tif 000003
【図３】
0003580759.tif 000004
【図４】
0003580759.tif 000005
【図５】
0003580759.tif 000006
【図６】
0003580759.tif 000007
【図７】
0003580759.tif 000008
【図８】
0003580759.tif 000009
【図９】
0003580759.tif 000010
【図１０】
0003580759.tif 000011