【事件の表示】
　平成１１年特許願第　９３４６８号「レベルシフタ」拒絶査定不服審判事件〔平成１２年１０月１３日出願公開、特開２０００−２８６３９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年３月３１日の出願であって、平成１８年２月２１日付けで拒絶査定がなされ、それに対して、同年３月３０日に拒絶査定に対する審判請求がなされ、同年４月２７日付けで手続補正がなされたものであって、「レベルシフタ」に関するものである。
　
２．平成１８年４月２７日付けの手続補正について
（１）補正の内容
　平成１８年４月２７日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし１０を補正後の特許請求の範囲の請求項１ないし７に補正するとともに、補正前の発明の詳細な説明全文を補正後の発明の詳細な説明全文に補正するものであり、補正後の特許請求の範囲の請求項１は以下のとおりである。
「　【請求項１】　半導体基板上に形成されるパワーデバイス制御駆動用のレベルシフタにおいて、
　中間電位回路と電気的に一端が接続されるレベルシフト抵抗と、
　前記レベルシフト抵抗の他端と電気的に一端が接続される高耐圧ピンチ抵抗領域と、
　前記レベルシフト抵抗の他端と前記高耐圧ピンチ抵抗領域の一端との間に接続される出力端子と、
　前記高耐圧ピンチ抵抗領域の他端と電気的にドレイン領域が接続されるＮチャネルの電界効果トランジスタ領域とを有し、
　前記電界効果トランジスタ領域のソース領域が低電位回路に接続されることを特徴とするレベルシフタ。」
　
（２）補正事項の整理
　本件補正による補正事項を整理すると以下のようになる。
（２−１）補正事項１
　補正前の請求項６、７及び１０を削除すること。
（２−２）補正事項２
　上記補正事項１についての補正に伴い、一部の請求項についての形式的な補正を行うこと。すなわち、補正前の請求項８及び９の項番を、請求項６及び７と補正するとともに、補正前の請求項９における「請求項８」を、補正後の請求項７における「請求項６」に補正すること。
（２−３）補正事項３
　発明の詳細な説明において、補正前の０００７段落の「Ｐ−基板１１６」、並びに００３６段落の「Ｐ基板」及び「Ｎ基板」を、各々補正後の０００７段落の「Ｐ−型基板１１６」、並びに００３６段落の「Ｐ−型基板」及び「Ｎ−型基板６４」と補正すること。
　
（３）補正の適否
（３−１）補正事項１について
　補正事項１についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、補正事項１についての補正は適法になされたものである。
（３−２）補正事項２について
　補正事項２についての補正は、補正事項１についての補正に伴う、請求項の項番の形式的な補正であるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。また、当該補正が願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、補正事項２についての補正は適法になされたものである。
（３−３）補正事項３について
　補正事項３についての補正は、Ｐ型及びＮ型の半導体基板についての呼称を変更するとともに、図面参照番号を付加したにすぎないものであるから、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、補正事項３についての補正は適法になされたものである。
（３−４）補正の適否についてのまとめ
　以上検討したとおり、補正事項１ないし３についての補正はいずれも適法になされたものであるから、本件補正は適法になされたものである。
　
３．本願発明
　本件補正は適法になされたものであるから、本願の請求項１ないし７に係る発明は、平成１８年４月２７日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし７により特定されるとおりのものであり、その内の請求項１に係る発明（以下、「本願発明」という。）は、上記２．（１）に記載されたとおりのものである。
　
４．原審における拒絶の理由の概要
　原審における拒絶の理由は、平成１７年１０月１９日付けの拒絶理由通知書に記載されたとおり、本願は、特許請求の範囲の記載が以下の点で、特許法第３６条第６項第１号に規定する要件を満たしていないというものである。
　
「請求項１〜５、８、９について
　本発明の課題は、【００１０】段落に記載されているように、ＭＯＳＦＥＴへの高バイアス印可を低減させることであると認められる。
　ここで、第１の実施の形態は、Ｎチャネルレベルシフタの構成例を開示しており、【００２１】段落に記載されているように、第１分離領域１４内にＮＭＯＳＦＥＴ５を形成し、第１の分離領域１４とは分離された第２分離領域８内に高耐圧ピンチ抵抗３等の高電位部を配置することにより、高耐圧ピンチ抵抗３等の高電位部の影響によるＮＭＯＳＦＥＴ５への高バイアス印可を低減させていると認められる。
　また、第２の実施の形態は、Ｐチャネルレベルシフタの構成例を開示しており、【００３０】段落に記載されているように、ＰＭＯＳＦＥＴのドレイン２１ｃからみて保護用ダイオードアノード２２ａを隔てた位置に高抵抗ピンチ抵抗２３を配置することにより、高耐圧ピンチ抵抗２３の高電位部の影響によるＰＭＯＳＦＥＴ２１への高バイアス印可を低減させていると認められる。
　このとき、請求項１に係る発明は、単にＮチャネルレベルシフタの各構成要素の接続関係を限定したに過ぎず、第１０図に記載されているような従来の技術と何ら異なるものではない。
　同様に、請求項２に係る発明は、単にＰチャネルレベルシフタの各構成要素の接続関係を限定したに過ぎず、第１１図に記載されているような従来の技術と何ら異なるものではない。
　したがって、上記各請求項に係る発明は、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載した範囲を超えていることは明かである。
　よって、請求項１〜５、８、９に係る発明は、発明の詳細な説明に記載したものでない。」
　
５．特許法第３６条第６項第１号に規定する要件について
（１）そこで、本願の特許請求の範囲の記載が、特許法第３６条第６項第１号に規定する要件を満たしているか否かについて以下に検討する。
　まず、請求項１の記載に基づいて分析すると、本願発明は以下のとおりである。
（構成ａ）「半導体基板上に形成されるパワーデバイス制御駆動用のレベルシフタ」に関する発明である。
（構成ｂ）「中間電位回路と電気的に一端が接続されるレベルシフト抵抗」を有するものである。
（構成ｃ）「前記レベルシフト抵抗の他端と電気的に一端が接続される高耐圧ピンチ抵抗領域」を有するものである。
（構成ｄ）「前記レベルシフト抵抗の他端と前記高耐圧ピンチ抵抗領域の一端との間に接続される出力端子」を有するものである。
（構成ｅ）「前記高耐圧ピンチ抵抗領域の他端と電気的にドレイン領域が接続されるＮチャネルの電界効果トランジスタ領域」を有するものである。
（構成ｆ）「前記電界効果トランジスタ領域のソース領域が低電位回路に接続される」ものである。
　
（２）ここにおいて、本願発明の「レベルシフト抵抗」についてみると、当該「レベルシフト抵抗」は、その一端が「中間電位回路」と電気的に接続され、他端が「高耐圧ピンチ抵抗領域」に接続されていることが明らかである。
　また、本願発明の「高耐圧ピンチ抵抗領域」についてみると、当該「高耐圧ピンチ抵抗領域」は、その一端が「レベルシフト抵抗」と電気的に接続され、他端が「Ｎチャネル電界効果トランジスタ領域」の「ドレイン領域」と電気的に接続されていることが明らかである。
　
（３）そこで、本願発明おける「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」の接続関係について整理すると、これら３つの要素は、上記（２）に記載された電気的な接続関係が特定されているのみであり、その空間的な配置、すなわち、「半導体基板」において、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」がどのような場所に形成され、互いにどのような位置関係を有するのかについては特定されていない。
　したがって、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」が上記（２）に記載された電気的な接続関係を満たす「レベルシフタ」であれば、半導体基板において「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」がどのような場所に形成され、互いにどのような位置関係を有するのかに関係がなく、本願発明の技術的範囲に含まれることは明らかであり、その一例として、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」が、上記（２）に記載された電気的な接続関係を満たすものの、半導体基板において相互に分離されていない近接した位置に存在する「レベルシフタ」も、本願発明の技術的範囲に含まれるものであることが明らかである。
　
（４）一方、本願の発明の詳細な説明には、以下のように記載されている。
「【０００１】
　　【発明の属する技術分野】
　本発明はパワーデバイスの制御駆動用等に用いられるレベルシフタに関し、特に半導体基板上に形成されたレベルシフタに関する。」
「【０００９】
　　【発明が解決しようとする課題】
　しかし、従来の構成のレベルシフタでは信頼性が十分ではなく、高温、高湿条件下においてＭＯＳＦＥＴに高バイアスが印加されるとＭＯＳＦＥＴのしきい値を低下させ、それによりレベルシフタの耐圧を低下させてしまうという問題点がある。
【００１０】
　本発明はこのような点に鑑みなされたものであり、ＭＯＳＦＥＴへの高バイアス印加を低減させ、信頼性を向上させたレベルシフタを提供することを目的とする。」
「【００１３】
　　【発明の実施の形態】
　以下、本発明の実施の形態を図面を参照して説明する。
　まず、本発明における第１の実施の形態について説明する。
【００１４】
　図２は、第１の実施の形態におけるレベルシフタ１の等価回路図である。
　本形態はＮチャネルレベルシフタの構成例であり、本形態のレベルシフタ１は、レベルシフト抵抗２、高耐圧ピンチ抵抗３、保護用ダイオード４及びＮＭＯＳＦＥＴ５によって構成されている。ここで、レベルシフト抵抗２はその一方を直流中間電位を基準とするＶfloat電位回路と電気的に接続し、他方をＯＵＴ端子及び高耐圧ピンチ抵抗３と電気的に接続されている。高耐圧ピンチ抵抗３はＮＭＯＳＦＥＴ５のドレイン及び保護用ダイオード４のカソードと電気的に接続され、ＮＭＯＳＦＥＴ５のソース及び保護用ダイオード４のアノードはＧＮＤに接続される。ここで、保護用ダイオード４にはＮＭＯＳＦＥＴ５よりも耐圧が低いツェナダイオード等を用い、ＮＭＯＳＦＥＴ５に過電圧が印加されたときであってもＮＭＯＳＦＥＴ５を保護できる構成とする。」
「【００２１】
　このように本形態では、Ｐ−型基板１３の上面内部に第１分離領域１４及び第２分離領域８を形成し、第１分離領域１４内にソース５ｃ、拡散領域１５及びドレイン５ｂを形成してその上部にゲート５ａを配置することによりＮＭＯＳＦＥＴ５を形成し、第１分離領域１４とは分離された第２分離領域８内に高耐圧ピンチ抵抗３等の高電位部が配置され、ワイヤ１８ａ、１８ｂによりＮＭＯＳＦＥＴ５と高電位部を接続することとしたため、高耐圧ピンチ抵抗３等の高電位部の影響によるＮＭＯＳＦＥＴ５への高バイアス印加を低減させることが可能になり、これにより長期的な信頼性の向上を図ることができる。」
「【００２５】
　次に、本発明における第２の実施の形態について説明する。
　図３は、第２の実施の形態におけるレベルシフタ２０の等価回路図である。
　本形態はＰチャネルレベルシフタの構成例であり、本形態のレベルシフタ２０は、レベルシフト抵抗２４、高耐圧ピンチ抵抗２３、保護用ダイオード２２及びＰＭＯＳＦＥＴ２１によって構成されている。ここで、レベルシフト抵抗２４はその一方をＧＮＤに電気的に接続され、他方をアウト端子及び高耐圧ピンチ抵抗２３に電気的に接続される。高耐圧ピンチ抵抗２３は、保護用ダイオード２２のアノード及びＰＭＯＳＦＥＴ２１のドレインに電気的に接続され、ＰＭＯＳＦＥＴ２１のソース及び保護用ダイオード２２のカソードは直流中間電位を基準とするＶfloat電位回路に電気的に接続される。ここでも、保護用ダイオード２２にはＰＭＯＳＦＥＴ２１よりも耐圧が低いツェナダイオード等を用い、ＰＭＯＳＦＥＴ２１に過電圧が印加されたときであってもＰＭＯＳＦＥＴ５を保護できる構成とする。」
「【００３０】
　このように本形態では、ドレイン２１ｃからみて保護用ダイオードアノード２２ａで隔てた位置にＰ−領域３３を配置し、Ｐ−領域３３に接続された高耐圧ピンチ抵抗２３の高電位側の引き出し端子であるＰ領域２６とドレイン２１ｃをワイヤ３４ａを介して電気的に接続することとしたため、高耐圧ピンチ抵抗２３の高電位部の影響によるＰＭＯＳＦＥＴ２１への高バイアス印加を低減することが可能になり、これにより長期的な信頼性の向上を図ることができる。」
「【００４７】
　　【発明の効果】
　以上説明したように本発明では、電界効果トランジスタをレベルシフト抵抗及び高耐圧ピンチ抵抗等の高電位部から引き離して配置することとしたため、それらの高電位部からの影響による電界効果トランジスタへの高バイアス印加を低減することが可能となり、レベルシフタの長期的な信頼性を向上させることができる。」
　
（５）以上より、発明の詳細な説明に記載されているのは、
　「従来の構成のレベルシフタでは信頼性が十分ではなく、高温、高湿条件下においてＭＯＳＦＥＴに高バイアスが印加されるとＭＯＳＦＥＴのしきい値を低下させ、それによりレベルシフタの耐圧を低下させてしまうという」課題を解決するために、
　「ＭＯＳＦＥＴへの高バイアス印加を低減させ、信頼性を向上させたレベルシフタを提供すること」を目的とし、
　「電界効果トランジスタをレベルシフト抵抗及び高耐圧ピンチ抵抗等の高電位部から引き離して配置する」という構成を有し、
　「高電位部からの影響による電界効果トランジスタへの高バイアス印加を低減することが可能となり、レベルシフタの長期的な信頼性を向上させることができる」という効果を奏する「レベルシフタ」に関する発明であり、その実施の形態として発明の詳細な説明に記載されているものも、全て「電界効果トランジスタをレベルシフト抵抗及び高耐圧ピンチ抵抗等の高電位部から引き離して配置する」構成を有している。
　したがって、上記（３）において例示した、本願発明の技術的範囲に含まれる、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」が、上記（２）に記載された電気的な接続関係を満たすものの、半導体基板において相互に分離されていない近接した位置に存在する「レベルシフタ」は、課題、目的、構成、実施の形態、効果のいずれの観点からみても、発明の詳細な説明の記載と対応しないものであるから、そのような「レベルシフタ」は発明の詳細な説明に記載されておらず、かつ、発明の詳細な説明の記載から自明なものでもないことは明らかである。
　したがって、本願発明は、発明の詳細な説明に記載されていない事項を技術的範囲に含むものであるから、発明の詳細な説明に記載されたものではない。
　
（６）なお、これに関連して、請求人は、請求の理由の「【本願が特許されるべき理由】」において、「つまり、請求項１ではレベルシフト抵抗の他端と高耐圧ピンチ抵抗領域の一端との間に出力端子が接続されるのに対し、第１０図ではレベルシフト抵抗１０１とドレイン１０４ａの間に出力端子が接続されており構成が異なっている。更に、請求項１では高耐圧ピンチ抵抗領域の他端と電気的にドレイン領域が接続されるのに対し、第１０図ではドレイン１０４ａと接続される側の高耐圧ピンチ抵抗領域を他端とすると高耐圧ピンチ抵抗領域の一端がソース１０２ｃに接続されることになるので、この点からも明らかに異なっている。このように、請求項１と第１０図では、構成が相違している。この請求項１の各構成要件の接続関係は、「電界効果トランジスタをレベルシフト抵抗及び高耐圧ピンチ抵抗等の高電位部から引き離して配置する」という構成に回路的に合致しており、したがって、「それらの高電位部からの影響による電界効果トランジスタへの高バイアス印加を低減することが可能となり、レベルシフタの長期的な信頼性を向上させることができる」という明細書に記載の効果を奏することは明らかである。」と主張しているので、これについて検討する。
　確かに、本願発明（上記主張において「請求項１」と言及されているもの）と本願の図１０に記載された従来例（同じく「第１０図」と言及されているもの）に記載された従来技術との間には、出願人が主張するとおり、「請求項１ではレベルシフト抵抗の他端と高耐圧ピンチ抵抗領域の一端との間に出力端子が接続されるのに対し、第１０図ではレベルシフト抵抗１０１とドレイン１０４ａの間に出力端子が接続されており構成が異なっている。更に、請求項１では高耐圧ピンチ抵抗領域の他端と電気的にドレイン領域が接続されるのに対し、第１０図ではドレイン１０４ａと接続される側の高耐圧ピンチ抵抗領域を他端とすると高耐圧ピンチ抵抗領域の一端がソース１０２ｃに接続されることになる」という回路接続上の差異は存在している。
　しかしながら、たとえ、そのような回路接続上の差異があったとしても、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、及び「Ｎチャネル電界効果トランジスタ領域」が半導体基板において相互に分離されていない近接した位置に存在するような場合には、電界効果トランジスタへ高いバイアスが印加され、「それらの高電位部からの影響による電界効果トランジスタへの高バイアス印加を低減することが可能となり、レベルシフタの長期的な信頼性を向上させることができる」という明細書に記載の効果を奏することができないことは明らかである。
　したがって、請求人の「この請求項１の各構成要件の接続関係は、「電界効果トランジスタをレベルシフト抵抗及び高耐圧ピンチ抵抗等の高電位部から引き離して配置する」という構成に回路的に合致しており、したがって、「それらの高電位部からの影響による電界効果トランジスタへの高バイアス印加を低減することが可能となり、レベルシフタの長期的な信頼性を向上させることができる」という明細書に記載の効果を奏することは明らかである。」という主張は、「レベルシフト抵抗」、「高耐圧ピンチ抵抗領域」、「Ｎチャネル電界効果トランジスタ領域」の回路的な接続関係と空間的な配置とを混同したものであり、採用することができない。
　
　以上検討したとおり、本願発明は、発明の詳細な説明に記載されたものではないから、本願の請求項１の記載は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。