(57)【特許請求の範囲】
【請求項１】
外部からのウエイト信号の入力に応じて一時的に待機動作に入るウエイト機能を有するマイクロコントローラと、
少なくとも１つは該マイクロコントローラに比べて動作速度が遅くウエイト動作を必要とする複数の周辺装置と、
前記マイクロコントローラと前記複数の周辺装置を接続するためのアドレス信号バスとデータ信号バスと制御信号バスと、
前記マイクロコントローラ及び前記複数の周辺装置が動作するために必要なクロック信号を発生するクロック発生回路とを備え、
前記ウエイト動作を必要とする周辺装置は、アクセスされた時に前記ウエイト信号を発生するウエイト調停回路を備えるマイクロコントローラシステムにおいて、
前記マイクロコントローラは、
前記ウエイト動作を必要とする周辺装置に割当てられたアドレスがアクセスされたことを検出して、所定時間ウエイト動作を行わせると共に、前記ウエイト調停回路で発生された前記ウエイト信号が入力されている間はウエイト動作を延長するように制御する自動ウエイト信号回路と、
前記クロック信号の整数倍の周期の整数倍クロック信号を発生する調停用信号発生回路とを備え、
前記ウエイト調停回路は、前記整数倍クロック信号に従って前記ウエイト信号を発生することを特徴とするマイクロコントローラシステム。
【請求項２】
前記整数倍クロック信号の前記クロック信号の周期に対する周期の倍率は、レジスタの設定によりプログラム可能であることを特徴とする請求項１に記載のマイクロコントローラシステム。
【請求項３】
前記自動ウエイト信号回路は、前記ウエイト動作を必要とする周辺装置がアクセスされたことを検出するアドレスデコーダと、
該アドレスデコーダの信号を受けて、前記ウエイト動作を必要とする周辺装置が動作可能な前記クロック信号より長いパルス幅の制御信号を生成するウエイト状態制御回路とを備えることを特徴とする請求項１に記載のマイクロコントローラシステム。
【請求項４】
前記クロック発生回路は、前記マイクロコントローラ内に設けられていることを特徴とする請求項１に記載のマイクロコントローラシステム。
【請求項５】
システムを構成するために、アドレス信号バスとデータ信号バスと制御信号バスを介して接続される複数の周辺装置と組み合わされるマイクロコントローラであって、
前記複数の周辺装置の少なくとも１つは、当該マイクロコントローラに比べて動作速度が遅くアクセスされた時にウエイト信号を発生し、当該マイクロコントローラは、前記ウエイト信号の入力に応じて一時的に待機動作に入るウエイト機能を有するマイクロコントローラにおいて、
当該マイクロコントローラ及び前記複数の周辺装置が動作するために必要なクロック信号を発生するクロック発生回路と、
前記ウエイト動作を必要とする周辺装置に割当てられたアドレスがアクセスされたことを検出して、所定時間ウエイト動作を行わせると共に、前記ウエイト信号が入力されている間はウエイト動作を延長するように制御する自動ウエイト信号回路と、
前記クロック信号の整数倍の整数倍クロック信号を発生する調停用信号発生回路とを備えることを特徴とするマイクロコントローラ。
【請求項６】
前記整数倍クロック信号の前記クロック信号の周期に対する周期の倍率は、レジスタの設定によりプログラム可能であることを特徴とする請求項５に記載のマイクロコントローラ。
【請求項７】
前記自動ウエイト信号回路は、前記ウエイト動作を必要とする周辺装置がアクセスされたことを検出するアドレスデコーダと、
該アドレスデコーダの信号を受けて、前記ウエイト動作を必要とする周辺装置が動作可能な前記クロック信号より長いパルス幅の制御信号を生成するウエイト状態制御回路とを備えることを特徴とする請求項５に記載のマイクロコントローラ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、マイクロコントローラと複数の周辺装置をアドレス信号バス、データ信号バス及び制御信号バスで接続したマイクロコントローラシステム及びそのためのマイクロコントローラに関し、特に高速のマイクロコントローラに低速の周辺装置を組み合わせて構成したマイクロコントローラシステム及びそれに適したマイクロコントローラに関する。
【０００２】
【従来の技術】
マイクロプロセッサ（ＭＰＵ）に各種の周辺機能を組み合わせてマイクロコンピュータシステムを構成することが行われている。ＭＰＵが独立したＩＣチップで、周辺機能用のＩＣチップを組み合わせてシステムを構成する場合も、全体を１個のＩＣチップに収容したものもある。更には、複数のメモリＩＣを搭載したメモリボードや外部記憶装置等を組み合わせてシステムを構成する場合もある。本発明は、いずれの場合にも適用可能なものであるが、主としてマイクロコンピュータボード、拡張メモリボード、入出力ボード等を組み合わせてシステムを構成する場合に適用されるため、ここでは、このような場合を例として説明を行う。このような場合、マイクロコンピュータシステムはマイクロコントローラと呼ばれることが多いので、この呼称を使用し、システム全体をマイクロコントローラシステムと呼び、接続される部分を周辺装置と呼ぶこととする。
【０００３】
近年、各種プロセッサの高速化、多機能化が進んでおり、マイクロコントローラシステムにおいても接続するメモリを高速化する等のインターフェースの高速化が必要である。しかし、その一方マイクロコントローラシステムに接続されるすべての周辺装置が高速に動作する必要があるわけではなく、低速でもよい周辺装置についてはコストを下げるために低速な周辺装置も使用される。
【０００４】
マイクロコントローラ（マイクロプロッサ）は、これまで段階を追って高速化及び高機能化されてきており、新しく開発されたマイクロコントローラはそれまでの同系列のマイクロコントローラと上位互換性を有し、それらで使用されていたソフトウエアや周辺装置がそのまま使用できることが要求されている。特に、各種の周辺装置は、マイクロコントローラの開発に合わせて開発されるわけではなく、マイクロコントローラに比べて開発の速度が遅く、新しいマイクロコントローラを使用する場合にも、所望の周辺装置が開発されていないために、従来のマイクロコントローラ用に作られた周辺装置を使用することがしばしば起こる。マイクロコントローラの高速化に従って、メモリ素子等の高速化も図られており、マイクロコントローラシステムのスループットを上げるためには高速のメモリが使用されるが、上記のような理由で、一部の周辺装置については、従来の低速のものが使用される。この場合、高いスループットを得るために、マイクロコントローラやメモリ素子等は高速のクロック信号に従って動作させるが、低速の周辺装置をこの高速のクロック信号による通常の動作でアクセスすることはできない。
【０００５】
そのため、マイクロコントローラはウエイト機能を有しており、ウエイト信号が入力されるとダミーのクロックサイクルを入れて、その時点の状態を維持し待機するようになっている。応答速度がマイクロコントローラのタイミングに合わないメモリや入出力（Ｉ／Ｏ）ポートがアクセスされる時には、調停回路と呼ばれる回路がこのアクセスを検出し、必要な長さのウエイト信号をマイクロコントローラに出力する。これにより、低速の周辺装置がアクセスされる場合には、この周辺装置が必要な動作を完了するまでマイクロコントローラは待機し、タイミングを合わせることが可能になる。
【０００６】
図７は、高速のマイクロコントローラに低速の周辺装置、この場合はメモリを接続したマイクロコントローラシステムの全体構成を示す図である。なお、本出願の図面においては、説明を容易にするために、同一の機能部分には同一の参照番号を付して表すこととする。
図７において、参照番号１はマイクロコントローラ（ＭＣＵ）を、２−１、…、２−ｍ、…、２−ｎは周辺装置を、３はアドレス信号バスを、４はデータ信号バスを、５は制御信号バスを、１２はＭＣＵ１内に設けられたクロック信号発生部を、２３は周辺装置２−ｍ内に設けられた制御部を示す。クロック信号発生部１７はＭＣＵ１の外に設けられている場合もある。図では、周辺装置２−ｍはメモリであり、制御部２３がＭＣＵ１からメモリ２２へのアクセスに必要な各種の制御を行う。制御部は各周辺装置に必要であり、それぞれ周辺装置の内部に設けられていても外部に設けられていてもかまわない。ＭＣＵ１は、種類によって異なるが、例えば、／ＲＤ、／ＷＲ、／ＭＲＥＱ（メモリリクエスト）、／ＩＯＲＱ（ＩＯリクエスト）、／ＲＦＳＨ（リフレッシュ）等の制御信号を出力し、ウエイト（／ＷＡＩＴ）、／ＩＮＴ等の信号を受ける。制御信号としては、マイクロコントローラの種類によって各種の信号が使用されるが、ここではその代表的な信号として、アドレスラッチイネーブル信号（ＡＬＥ）が使用されるものとする。更に、ＭＣＵ１の動作速度を決定するクロック信号φがクロック信号発生部１２で発生され、ＭＣＵ１の内部で使用されると共に、周辺装置にも出力される。
【０００７】
制御部２３は、上記の制御信号とアドレス信号（ＡＤ）の上位ビットを受け、周辺装置２−ｍがアクセスされた時にメモリ２２を動作させるのに必要な信号を出力すると共に、必要な期間ウエイト信号を発生するウエイト調停回路２４を有する。
図８はウエイト調停回路２４の回路構成を示す図であり、図９は周辺装置２−ｍがアクセスされた時のタイミングチャートを示す図である。
【０００８】
図８に示すように、ウエイト調停回路２４はアドレス信号の上位ビットをデコードするデコーダ２４１と、２個のＤ型フリップフロップ２４２と２４３で構成される。デコーダ２４１は、アドレス信号の上位数ビットをデコードして、マイクロコントローラシステムにおける周辺装置２−ｍが割当てられたアドレスであるかを検出する。この検出信号はメモリ２２への制御に使用されると共に、Ｄ型フリップフロップ２４２のデータ入力端子に入力される。図９に示すように、通常のアクセス動作はクロック信号φの２サイクル分で行われ、φの２サイクルの間アドレス信号ＡＤが出力される。ＭＣＵ１はアドレス信号ＡＤの出力に合わせてアドレスラッチイネーブル信号（ＡＬＥ）を出力する。そこでＤ型フリップフロップ２４２のクロック信号端子に信号ＡＬＥを反転して入力すると、ＡＬＥの立ち下がりのタイミングでウエイト信号ＷＡＩＴがアクティブになる。信号ＷＡＩＴはＤ型フリップフロップ２４３に入力されその出力でＤ型フリップフロップ２４２がリセットされる。Ｄ型フリップフロップ２４３の出力はクロック信号φの立ち上がりで変化するため、ウエイト信号ＷＡＩＴは信号ＡＬＥの立ち下がりからクロック信号φの半周期分アクティブになる。このウエイト信号ＷＡＩＴを受けて、ＭＣＵ１は周辺装置２−ｍへのアクセス動作を１周期分延ばす。
【０００９】
従来、上記のウエイト調停回路は、ＴＴＬ等の標準ロジックＩＣ等で構成するのが一般的であり、このようなデバイスは高速のものでも通常クロック信号のパルス幅が１２〜１５ｎｓ程度が動作速度の限界であった。従来の２０ＭＨｚ程度までのマイクロコントローラであれば、このような動作速度で十分であり、特に問題は生じなかった。しかし、近年、マイクロコントローラの動作速度は著しく高速化され、動作周波数が１００ＭＨｚ以上のものも現れるようになっており、動作周波数が３０ＭＨｚ以上のマイクロコントローラも広く使用されるようになっている。
【００１０】
しかし、標準ロジックＩＣ等で構成した図８のようなウエイト調停回路は、クロック信号ＣＫが３０ＭＨｚ以上になると、クロック信号及びアドレスラッチイネーブル信号ＡＬＥのパルス幅が１５ｎｓ程度になるため、動作しなくなる。そのため、動作速度が遅く、標準ロジックＩＣ等で構成した図８のようなウエイト調停回路を有する周辺装置は、動作速度が３０ＭＨｚ以上になるようなマイクロコントローラシステムでは、たとえウエイト機能を有するマイクロコントローラであっても、使用できないという問題が生じる。
【００１１】
一方、ウエイト機能をより使用し易くするために、あるあらかじめ定められたアドレス領域をアクセスする時には自動的に所定のサイクル数だけアクセスした状態で待機する自動ウエイト機能と呼ばれる機能を設けたマイクロコントローラがある。上記のような場合には自動ウエイト機能を有するマイクロコントローラを使用することが考えられる。
【００１２】
図１０は、自動ウエイト機能を実現する自動ウエイト回路のブロック構成図である。
図１０において、参照番号１１はマイクロコントローラの本体部であり、１２はクロック信号発生回路、１４はアドレスデコーダ、１５はウエイト状態制御回路を、１７は内部アドレス信号バスを、１８は内部データ信号バスを示す。
【００１３】
ウエイト動作を必要とする周辺装置が接続されるアドレス領域があらかじめ定められており、アドレスデコーダ１４にはその領域のアドレスが記憶されており、その領域がアクセスされた時にはＡＵＴＯＷＡＩＴ信号が出力される。従って、このマイクロコントローラを使用してシステムを構成する場合には、ウエイト動作を必要とする周辺装置はこのアドレス領域に接続する必要があり、逆にウエイト動作を必要としない周辺装置はこのアドレス領域に接続してはならない。
【００１４】
【発明が解決しようとする課題】
しかし、図１０に示す自動ウエイト回路では、待機する時間であるウエイトサイクル数をあらかじめ設定しておく必要がある。ウエイト動作を必要とする周辺装置は各種考えられ、必要とするウエイトサイクル数も各種あり得る。従って、接続される可能性のあるすべての外部デバイスをあらかじめ想定してウエイトサイクル数を設定しておくことが必要であるが、このような想定を行うことは実際には非現実的であり、たとえ可能でもマイクロコントローラの使用上の柔軟性を損なうことになるため、好ましくない。そのため、自動ウエイト機能を有するマイクロコントローラでは、ウエイトサイクル数は一定の値に設定されることになる。
【００１５】
しかし、これでは、ウエイト動作を必要とする周辺装置のうち使用できるものが制限されることになり、自由にシステムを構成できなくなるという問題が生じる。また、すべての周辺装置が高速のクロック信号で動作するようにした場合には、本来高速の動作を必要としない周辺装置についても高速で動作させることが必要になり、コストの増加という問題も生じる。
【００１６】
本発明は、このような要求を実現するためになされたものであり、高速のマイクロコントローラシステムに低速の周辺装置を接続してシステムを構成する場合に、使用できる周辺装置が制限されず、より柔軟にシステムが構成できるようにすることを目的とする。
【００１７】
【課題を解決するための手段】
本発明のマイクロコントローラシステムは、ウエイト信号の入力に応じて一時的に待機動作に入るウエイト機能を有するマイクロコントローラと、少なくとも１つはマイクロコントローラ１に比べて動作速度が遅くウエイト動作を必要とする複数の周辺装置と、マイクロコントローラと複数の周辺装置を接続するためのアドレス信号バスとデータ信号バスと制御信号バスと、マイクロコントローラ及び複数の周辺装置が動作するために必要なクロック信号を発生するクロック発生回路とを備え、ウエイト動作を必要とする周辺装置は、アクセスされた時にウエイト信号を発生する調停回路を備える。そして、上記目的を達成するため、上記のマイクロコントローラは、ウエイト動作を必要とする周辺装置に割当てられたアドレスがアクセスされたことを検出して、所定時間ウエイト動作を行わせる自動ウエイト信号を発生すると共に、外部からのウエイト信号が入力されている間はウエイト動作を行わせるように制御する自動ウエイト信号回路と、クロック信号の整数倍の周期の整数倍クロック信号を発生する調停用信号発生回路を更に備え、ウエイト調停回路は、整数倍クロック信号に従ってウエイト信号を発生することを特徴とする。
【００１８】
整数倍クロック信号のクロック信号の周期に対する周期の倍率は、レジスタの設定によりプログラム可能であることが望ましい。
調停用信号発生回路は、ウエイト動作を必要とする周辺装置がアクセスされたことを検出するアドレスデコーダと、アドレスデコーダの信号を受けて、ウエイト動作を必要とする周辺装置が動作するのに必要なクロック信号より長いパルス幅の制御信号を生成するウエイト状態制御回路とを備えることを特徴とする。
【００１９】
クロック発生回路は、マイクロコントローラ内に設けられるのが望ましい。
【００２０】
【作用】
本発明のマイクロコントローラシステムでは、ウエイト動作を必要とする周辺装置にアクセスした場合には、自動ウエイト機能により所定サイクル数マイクロコントローラを待機させ、その後従来の外部からマイクロコントローラに入力するウエイト信号によって更に必要なサイクル数だけマイクロコントローラを待機状態にさせる。
【００２１】
自動ウエイト機能はマイクロコントローラ内で実現されるため、高速のクロック信号であっても問題ないが、上記のように、ウエイト動作を必要とする低速の周辺装置は、高速のクロック信号に対してはアクセスされたこと自体が検出できず、ウエイト信号を発生することができない。本発明では、マイクロコントローラが高速のクロック信号の整数倍の周期の整数倍クロック信号を出力するので、低速の周辺装置はこの整数倍クロック信号に従ってアクセスされたことを検出し、ウエイト信号を発生する。自動ウエイト信号回路は、このウエイト信号に応じて更に必要なだけマイクロコントローラを待機させる。このようにすることにより、自動ウエイト機能の待機サイクル数は一定であっても、使用される低速の周辺装置が必要とする待機サイクル数分だけマイクロコントローラを待機させることが可能になる。
【００２２】
単に低速の周辺装置用が整数倍クロック信号に従ってウエイト信号を発生させたのでは、ウエイト信号の発生が遅れるため、ウエイト信号が発生された時にはマイクロコントローラは既に次の動作に移っていることが起こり得る。これは、信号スキューの問題と、ＷＡＩＴの様な非同期信号は通常内部で同期をとっているためである。そのような場合、正常に動作することができなくなる。そこで、本発明では、マイクロコントローラ内で実現される自動ウエイト機能を利用して所定サイクル数だけ待機状態にし、その間に低速の周辺装置用が整数倍クロック信号に従ってウエイト信号を発生させるようにしている。
【００２３】
【実施例】
図１は本発明の実施例のマイクロコントローラシステムの全体構成を示すブロック図である。
図１と図７を比較して明らかなように、本実施例は自動ウエイト信号回路１３及び整数倍クロック信号発生回路１６の部分、及びウエイト動作を必要とする第ｍ番目の周辺装置のウエイト調停回路２１がクロック信号φの整数倍の周期の整数倍クロック信号ＣＫとパルス幅の長いアドレスラッチイネーブル信号ｍＡＬＥに従って動作する点が従来例と異なる。ウエイト動作を必要とする第ｍ番目の周辺装置のウエイト調停回路２１は図８に示した回路と同様の構成を有し、入力される信号が上記のように低速のパルス幅の長い信号である点が異なる。他の周辺装置についても同様である。更に、図１では、クロック信号発生回路１２はマイクロコントローラ１の外部に設けられているが、図７と同様にマイクロコントローラ１内に設けることが可能であり、特に高速のクロック信号の場合には、マイクロコントローラ１の外部に設けると遅延の問題が生じるので、マイクロコントローラ１内に設けることが望ましい。
【００２４】
図２は図１のマイクロコントローラ１の構成を示すブロック図であり、クロック信号発生回路１２も含むものとして示してある。
図２において、参照番号１４と１５は自動ウエイト信号回路１３を構成するアドレスデコーダとバスステートマシン（ウエイト状態制御回路）を示す。アドレスデコーダ１４は、図１０に示したものと同様の公知のデコーダ回路であり、高速のアドレス信号の変化に追随して、あらかじめ定められた自動ウエイトをかける領域がアクセスされたかを検出する。図２の残りの部分は、図１０に示した対応する部分と同じであり、公知のものである。
【００２５】
図３はバスステートマシン１５の回路構成を示す図であり、図４はその状態遷移図であり、図５は整数倍クロック信号発生回路１６を示す図である。
図３及び図４に示すように、バスステートマシン１５は３つの状態Ｂ１，Ｂ１’，Ｂ２  を取り得るもので、出力ＡＣＫがマイクロコントローラ本体部１１に出力され、出力Ｂ１がｍＡＬＥとして外部に出力される。フリップフロップのプリセット端子には、初期化信号が入力される。その動作については後述する。
【００２６】
整数倍クロック信号発生回路図１６は、図５に示すように、Ｄ型フリップフロップによる１／２分周回路を３段に接続したもので、それぞれのＤ型フリップフロップからはクロック信号φを１／２分周、１／４分周、１／８分周した整数倍クロック信号が出力され、レジスタ１６１のビットｂ１、ｂ０の値の設定により、３種の整数倍クロック信号のいずれかが選択されて出力される。なお、この回路はフリップフロップではなく、ラッチ回路を用いて構成することもできる。
【００２７】
図６は、本実施例のタイムチャートである。図３、図４及び図６を参照して本実施例の動作を説明する。
図４に示すように、図３のバスステートマシン１５は３つの状態Ｂ１，Ｂ１’，Ｂ２  のいずれかにある。図３のノードＳ１とＳ０がそれぞれ０（低（Ｌ））：０、０：１（高（Ｈ））、１：１の時が状態Ｂ１，Ｂ１’，Ｂ２  である。状態Ｂ１の時に、アドレスデコーダ１４が自動ウエイトの領域がアクセスされたことを検出してＡＵＴＯＷＡＩＴが１になると、クロック信号φの立ち上がりで状態Ｂ１’  に遷移する。自動ウエイトの領域以外のがアクセスされた時には、ＡＵＴＯＷＡＩＴが０になり、状態Ｂ２に遷移する。状態Ｂ１’  では、クロック信号φの立ち上がりで状態Ｂ２に遷移する。状態Ｂ２では、外部から入力されるウエイト信号ＷＡＩＴが１の間その状態を保持し、ＷＡＩＴが０になるとクロック信号φの立ち上がりで状態Ｂ１に遷移する。バスステートマシン１５は、状態Ｂ２から状態Ｂ１に遷移する時に、マイクロコントローラ本体１１にＡＣＫ信号を出力する。マイクロコントローラ本体１１は、これを受けて１アクセス動作の終了を認識し、次の動作へ移る。
【００２８】
図６に示すように、本実施例ではクロック信号φの２倍の周期の信号を整数倍クロック信号とし、自動ウエイトはクロック信号φの１サイクル分としている。自動ウエイトをかけない領域がアクセスされる通常のバスサイクルでは、ＡＵＴＯＷＡＩＴが０であり、バスステートマシン１５はクロック信号φの周期で状態Ｂ１とＢ２の間で遷移を繰り返す。このクロック信号φの２周期間、アドレス信号バスに１つのアドレス信号が出力される。
【００２９】
自動ウエイトをかける領域がアクセスされると、ＡＵＴＯＷＡＩＴが１になる。これに応じて、バスステートマシン１５はクロック信号φの立ち上がりで状態Ｂ１’  に遷移し、更に次のクロック信号φの立ち上がりで状態Ｂ２に遷移する。従って、これにより、自動ウエイトがかかったことになり、クロック信号φの１サイクル分のウエイトがかかる。アクセスされた周辺装置がこの１サイクル分のウエイトで十分であれば、その周辺装置はウエイト信号ＷＡＩＴを出力しないので、次のクロック信号φの立ち上がりで状態Ｂ１に遷移する。もし、アクセスされた周辺装置が更に長いウエイトが必要であれば、その周辺装置のウエイト調停回路はクロック信号φの２倍の周期の信号ＣＫと通常の２倍のパルス幅のアドレスラッチイネーブル信号ｍＡＬＥにより、必要な期間だけウエイト信号ＷＡＩＴを出力する。この期間は、周辺装置に応じて定められる。図６では、更に１サイクル分だけウエイトがかけられ、バスステートマシン１５はもう１サイクルだけ状態Ｂ２に維持される。ウエイト信号ＷＡＩＴが０になると、バスステートマシン１５は次のクロック信号φの立ち上がりで状態Ｂ１に遷移する。状態Ｂ１に遷移する時には、上記のように、マイクロコントローラ本体１１にＡＣＫ信号が出力され、次の動作に移る。このようにして、図６では、２サイクル分のウエイト期間が入ることになる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、高速のマイクロコントローラシステムに低速の周辺装置を接続してシステムを構成する場合に、使用できる周辺装置が制限されないため、より柔軟にシステムが構成できる。そのため、周辺装置を本来必要な動作速度の安価なものにすることができ、低いコストで高いパーフォーマンスのシステムが実現できる。
【図面の簡単な説明】
【図１】本発明の実施例のシステムの全体構成を示すブロック図である。
【図２】実施例のマイクロコントローラの構成を示すブロック図である。
【図３】実施例のバスステートマシンの回路図である。
【図４】図３のバスステートマシンの状態遷移図である。
【図５】実施例の整数倍クロック信号発生回路の回路図である。
【図６】実施例のタイムチャートである。
【図７】マイクロコントローラシステムの全体構成を示すブロック図である。
【図８】従来のウエイト調停回路の回路図である。
【図９】従来のウエイト時のタイムチャートである。
【図１０】従来の自動ウエイト回路の回路図である。
【符号の説明】
１…マイクロコントローラ
２−１、２−ｍ、２−ｎ…周辺装置
３…アドレス信号バス
４…データ信号バス
５…制御信号バス
１１…マイクロコントローラ本体部
１２…クロック信号発生回路
１３…自動ウエイト信号回路
１４…アドレスデコーダ
１５…バスステートマシン
１６…整数倍クロック信号発生回路
２１…ウエイト調停回路
【図１】
0003565603.tif 000002
【図２】
0003565603.tif 000003
【図３】
0003565603.tif 000004
【図４】
0003565603.tif 000005
【図５】
0003565603.tif 000006
【図６】
0003565603.tif 000007
【図７】
0003565603.tif 000008
【図８】
0003565603.tif 000009
【図９】
0003565603.tif 000010
【図１０】
0003565603.tif 000011