(57)【特許請求の範囲】
【請求項１】
フルスキャン設計におけるテスト生成装置において、テスト生成時に、テストを生成するごとに、そのパターンに対する故障シュミレーションに加え、そのパターンをシフトパターンへ変換したものに対する故障シュミレーションも実行することを特徴とするテスト生成装置。
【請求項２】
シフトパターンへ変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加することを特徴とする請求項１に記載のテスト生成装置。
【請求項３】
フルスキャン設計におけるテスト生成方法において、テスト生成時に、テストを生成するごとに、そのパターンに対する故障シュミレーションを実行するとともに、その後、そのパターンをシフトパターンへ変換し、変換後のパターンに対する故障シュミレーションも実行することを特徴とするテスト生成方法。
【請求項４】
シフトパターンへ変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加することを特徴とする請求項３に記載のテスト生成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、フルスキャン設計におけるテスト生成時のテストパターン数の削減およびテスト生成の効率化に関するものである。
【０００２】
【従来の技術】
従来のフルスキャン設計におけるテスト生成装置では、シフト動作時の故障シュミレーションは実行されず、シフト動作だけで検出できる故障に対しても、新たにパターンを生成して検出していた。
そのため、シフト動作で検出できる故障を生成するためのテスト生成の重複およびテストパターン数の増大が発生していた。
【０００３】
以下に、従来のテスト生成装置のシステム構成およびフローを、図を用いて説明する。
図１０は、従来のテスト生成装置のシステム構成を示す。
１はテスト生成装置を示し、テスト生成ルーチン２、故障シュミレーションルーチン３、シフトパターン変換ルーチン４にて構成される。
テスト生成装置１には、ファンクションライブラリ５、回路ネット情報６が入力される。７は生成したテストパターンを蓄積しておくテストパターンデータベースを示し、８は各ノードに対する故障検出情報データベースを示す。９は最終的なテストパターンである。
【０００４】
図１１は、従来のテスト生成装置のフロー図を示す。
ステップＳ１ではテスト生成ルーチン２により回路中にあるノードの故障を検出できるテストパターンの生成を行う。
ステップＳ１で行うテスト生成では回路中の全スキャンレジスタは外部よりアクセス可能な仮想プライマリ入力／出力ピンとして考慮されている。
【０００５】
ステップＳ１で生成されたテストパターンは、一度、テストパターンデータベース７に蓄積され、更に故障シュミレーションルーチン３に入力される。
ステップＳ２において、そのテストパターンにより検出可能な故障を持つノードが認識され、各ノードに対する故障検出情報データベース８へ蓄積される。
【０００６】
ステップＳ３では回路中の検出可能な全故障と各ノードに対する故障検出情報データベース８を比較することにより、故障未検出のノードが存在するかどうかを判断する。
ステップＳ３でＹの場合は、故障未検出のノードに対してＳ１〜Ｓ３を繰り返す。
ステップＳ３でＮの場合は、Ｓ４にてテストパターンデータベース７として蓄積されたテストパターンをまとめる。
【０００７】
まとめられたテストパターンは回路中の全スキャンレジスタを仮想プライマリ入力／出力として考慮しているので、実際の回路のスキャンインピンよりシフトインあるいはスキャンアウトピンよりシフトアウト可能とするためＳ５にてテストパターン変換ルーチン４を用いてシフトパターン変換される。
シフトパターン変換されたテストパターンは最終的なテストパターン９となる。
【０００８】
【発明が解決しようとする課題】
第１の発明は、シフト動作時にも故障シュミレーションを行って、テスト生成の効率を向上でき、また、テストパターン数も削減できるテスト生成装置を得ようとするものである。
【０００９】
第２の発明は、シフト動作に無関係なプライマリ入力ピンにランダムパターンを印加したうえで故障シュミレーションを行うようにして、テスト生成の効率が向上し、また、テストパターン数も削減できるテスト生成装置を得ようとするものである。
【００１０】
第３の発明は、シフト動作時にも故障シュミレーションを行って、テスト生成の効率を向上でき、また、テストパターン数も削減できるテスト生成方法を得ようとするものである。
【００１１】
第４の発明は、シフト動作に無関係なプライマリ入力ピンにランダムパターンを印加したうえで故障シュミレーションを行うようにして、テスト生成の効率が向上し、また、テストパターン数も削減できるテスト生成方法を得ようとするものである。
【００１２】
【課題を解決するための手段】
第１の発明のテスト生成装置では、フルスキャン設計におけるテスト生成装置において、テスト生成時に、テストを生成するごとに、そのパターンに対する故障シュミレーションに加え、そのパターンをシフトパターンへ変換したものに対する故障シュミレーションも実行するものである。
【００１３】
第２の発明のテスト生成装置では、シフトパターンへ変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するものである。
【００１４】
第３の発明テスト生成方法では、フルスキャン設計におけるテスト生成方法において、テスト生成時に、テストを生成するごとに、そのパターンに対する故障シュミレーションを実行するとともに、その後、そのパターンをシフトパターンへ変換し、変換後のパターンに対する故障シュミレーションも実行するものである。
【００１５】
第４の発明のテスト生成方法では、シフトパターンへ変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するものである。
【００１６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の一形態を図について説明する。
図１は、シフト動作を考慮したテスト生成装置のシステム構成を示す。
１０はシフト動作を考慮したテスト生成装置を示す。
テスト生成装置１０は、テスト生成ルーチン２、故障シュミレーションルーチン３、シフトパターン変換ルーチン４にて構成される。
【００１７】
テスト生成装置１０には、ファンクションライブラリ５・回路ネット情報６が入力される。
７は生成したテストパターンを蓄積しておくテストパターンデータベースを示し、８は各ノードに対する故障検出情報データベースを示す。９は最終的なテストパターンである。
１１はシフトパターン変換されたテストパターンデータベースを示す。
【００１８】
図２は、シフト動作を考慮したテスト生成装置のフロー図を示す。
ステップＳ１において生成されたテストパターンは、ステップＳ２で故障シュミレーションに用いられる。この結果は、各ノードの故障検出情報データベース８に蓄積される。
【００１９】
ステップＳ５において、このテストパターンをシフトパターン変換した結果はシフトパターン変換されたテストパターンデータベース１１に蓄積され、更に、ステップＳ６において故障シュミレーションに用いられる。
この結果も、各ノードの故障検出情報データベース８に蓄積される。
【００２０】
ステップＳ３では、回路中の検出可能な全故障と各ノード故障検出情報データベース８とを比較することにより、故障未検出のノードが存在するかどうかを判断する。
ステップＳ３でＹの場合は、故障未検出のノードに対して、Ｓ１・Ｓ２・Ｓ５・Ｓ６・Ｓ３を繰り返す。
ステップＳ３にてＮの場合は、ステップＳ７にてシフトパターン変換されたテストパターンデータベース１１として蓄積されたテストパターンをまとめて最終的なテストパターン９となる。
【００２１】
この発明の実施の形態では、シフトパターン変換されたテストパターンに対する故障シュミレーションを追加することによって、同一のパターンを用いた場合に検出できる故障が増加する。
【００２２】
以下、図３を用いて説明する。
図３は、フルスキャン設計された回路例を示す。
１２・１４・１５はＡＮＤ素子、１３はＯＲ素子、１６・１７はスキャンＦＦを示す。
１６・１７は仮想のプライマリ入力／出力ピンとみなすことができるので、図３は、図４に示すとおり、四つの組み合わせブロックに分割できる。
以下、説明簡略のため各ブロックの出力信号のみに着目する。
【００２３】
テスト生成ルーチン２にて、素子１２〜１５の出力ピンに対する０故障を検出するテストパターンを生成したとする。
このテストパターンの例を図５に示す。
【００２４】
このテストパターンをシフトパターン変換すると、図６に示すとおり、仮想プライマリピンＥ・Ｆに対する入力を実際の回路のスキャンピンからシフト動作を用いてシリアルに入力することとなる。
【００２５】
一つめのシフト動作時には、スキャンＦＦ１６に０がアサインされることとなり、この場合、故障シュミレーションを行うとＡＮＤ素子１５に対する１故障が検出できる。
【００２６】
このように、シフトパターン変換されたテストパターンを用いて故障シュミレーションを行うと、同一のテストパターンを用いて、現状では検出されなかった故障を検出できる。すなわち、従来のフロー図におけるステップＳ１〜Ｓ３の繰り返し回数を削減でき、テスト生成の効率が向上する。
また、従来のテスト生成に比較してテストパターン数の削減が可能となる。
【００２７】
実施の形態２．
図７は、シフトパターン変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置のシステム構成を示す。
【００２８】
１８は、シフトパターン変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置を示す。
１９は、ランダムパターン挿入ルーチンを示し、２０はシフトパターン変換／ランダムパターン挿入後のテストパターンデータベースを示す。
【００２９】
図８は、シフトパターン変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置のフロー図を示す。
【００３０】
ステップＳ１〜Ｓ５は、実施の形態１と同様である。
ステップＳ８では、シフトパターン変換されたテストパターンに対し、ランダムパターン挿入ルーチン１９を用いてシフト動作に無関係なプライマリ入力ピンに対し、ランダムパターンを挿入する。
【００３１】
この結果は、シフトパターン変換／ランダムパターン挿入後のテストパターンデータベース２０に蓄積され、更にＳ９で故障シュミレーション入力される。この結果は、各ノードの故障検出情報データベース８へ蓄えられる。
【００３２】
ステップＳ３では、実施の形態１と同様、故障未検出のノードが存在するか判断する。
ステップＳ３でＹの場合は、故障未検出のノードに対して、ステップＳ１・Ｓ２・Ｓ５・Ｓ８・Ｓ９・Ｓ３を繰り返す。
ステップＳ３でＮの場合は、ステップＳ７にてシフトパターン変換／ランダムパターン挿入後のテストパターンデータベース２０として蓄積されたテストパターンをまとめて最終的なテストパターン９とする。
【００３３】
この発明の実施の形態では、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加することにより、実施の形態１より更に効率的にテストパターンを生成できる。
実施の形態１で説明した図６の一つめのシフト動作時に対して図９に示すように、シフト動作に関係ないプライマリ入力ピンＡに対し、ランダムパターンとして０を印加した場合は、ＯＲ素子１３に対する１故障も検出できる。
【００３４】
このように、シフト動作に無関係なプライマリ入力ピンに対しランダムパターンを印加することにより、同一のテストパターンを用いて実施の形態１でも検出されなかった故障を検出でき、テスト生成の効率が向上し、テストパターン数の削減が可能となる。
【００３５】
以上のように、この発明の実施の形態によればシフト動作時にも故障シュミレーションを行い、あるいはシフト動作に無関係なプライマリ入力ピンにランダムパターンを印加したうえで故障シュミレーションを行うよう構成したため、テスト生成の効率が向上し、また、テストパターン数も削減できる効果がある。
【００３６】
【発明の効果】
第１の発明によれば、シフト動作時にも故障シュミレーションを行って、テスト生成の効率を向上でき、また、テストパターン数も削減できるテスト生成装置を得ることができる。
【００３７】
第２の発明によれば、シフト動作に無関係なプライマリ入力ピンにランダムパターンを印加したうえで故障シュミレーションを行うようにして、テスト生成の効率が向上し、また、テストパターン数も削減できるテスト生成装置を得ることができる。
【００３８】
第３の発明によれば、シフト動作時にも故障シュミレーションを行って、テスト生成の効率を向上でき、また、テストパターン数も削減できるテスト生成方法を得ることができる。
【００３９】
第４の発明によれば、シフト動作に無関係なプライマリ入力ピンにランダムパターンを印加したうえで故障シュミレーションを行うようにして、テスト生成の効率が向上し、また、テストパターン数も削減できるテスト生成方法を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるシフト動作を考慮したテスト生成装置のシステム構成を示す図である。
【図２】この発明の一実施形態によるシフト動作を考慮したテスト生成装置のフロー図である。
【図３】この発明の一実施形態によるフルスキャン設計された回路例を示す図である。
【図４】図３を仮想プライマリ入力／出力ピンにより分割した例を示す図である。
【図５】図４に対するテストパターン例を示す図である。
【図６】図５をシフトパターン変換した例を示す図である。
【図７】この発明の他の実施形態を示すシフトパターン変換後のテストパターンに対し、故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置のシステム構成を示す図である。
【図８】この発明の他の実施形態を示すシフトパターン変換後のテストパターンに対し、故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置のフロー図である。
【図９】図６に対してシフト動作に関係ないプライマリ入力ピンに対し、ランダムパターンを印加する例を示す図である。
【図１０】従来のテスト生成装置のシステム構成を示す図である。
【図１１】従来のテスト生成装置のフロー図である。
【符号の説明】
１  テスト生成装置、２  テスト生成ルーチン、３  故障シュミレーションルーチン、４  シフトパターン変換ルーチン、５  ファンクションライブラリ、６回路ネット情報、７  テストパターンデータベース、８  各ノードに対する故障検出情報データベース、９  最終的なテストパターン、１０  シフト動作を考慮したテスト生成装置、シフトパターン変換されたテストパターンデータベース、１２・１４・１５  ＡＮＤ素子、１３  ＯＲ素子、１６・１７  スキャンＦＦ、１８  シフトパターン変換後のテストパターンに対し故障シュミレーションを実行する際、シフト動作に関係ないプライマリ入力ピンにランダムパターンを印加するテスト生成装置、１９  ランダムパターン挿入ルーチン、２０はシフトパターン変換／ランダムパターン挿入後のテストパターンデータベース。
【図１】
0003548336.tif 000002
【図２】
0003548336.tif 000003
【図３】
0003548336.tif 000004
【図４】
0003548336.tif 000005
【図５】
0003548336.tif 000006
【図６】
0003548336.tif 000007
【図７】
0003548336.tif 000008
【図８】
0003548336.tif 000009
【図９】
0003548336.tif 000010
【図１０】
0003548336.tif 000011
【図１１】
0003548336.tif 000012