(57)【特許請求の範囲】
【請求項１】
マルチキャリア変調方式のディジタル伝送装置において、
マルチキャリア変調により伝送チャネル帯域内に現われる複数本のキャリアの内、前記伝送チャネル帯域の隣接チャネル側の端部から所定本数のキャリアのレベルを、ゼロレベルを含む小さなレベルに低減させる手段と、
前記キャリアレベルを低減させる手段の機能を有効にしたり、無効にしたりする選択手段とを設け、
隣接チャネルの設定状況に応じ、前記選択手段により前記キャリアレベルを低減させる手段の機能を有効とするか、無効とするかの選択を行うことを特徴とするディジタル伝送装置。
【請求項２】
マルチキャリア変調方式のディジタル伝送装置において、
マルチキャリア変調により伝送チャネル帯域内に現われる複数本のキャリアの内、前記伝送チャネル帯域の隣接チャネル側の端部から所定本数のキャリアにダミーデータを割り当てる手段と、
前記ダミーデータを割り当てる手段の機能を有効にしたり、無効にしたりする選択手段とを設け、
隣接チャネルの設定状況に応じ、前記選択手段により前記ダミーデータを割り当てる手段の機能を有効とするか、無効とするかの選択を行うことを特徴とするディジタル伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチキャリア変調によるディジタル伝送装置に係り、特に直交周波数分割多重変調方式のディジタル伝送装置に関する。
【０００２】
【従来の技術】
近年、無線伝送の分野では、マルチパスフェージングに強い変調方式としてＯＦＤＭ方式が脚光を集めており、次世代のテレビ放送、ＦＰＵ、無線ＬＡＮなどの分野で多くの応用研究が、欧州や日本を初めとして各国で進められている。
【０００３】
ここで、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式とは、互いに直交する複数本のキャリア（搬送波）を用いて情報符号を伝送する直交周波数分割多重変調方式の略称であり、これはマルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたものとなる。
【０００４】
図１２は、このようなＯＦＤＭ信号を用いた伝送装置、つまり直交周波数分割多重変調信号伝送装置（以下、ＯＦＤＭ伝送装置という）の基本な構成を示すブロック図で、図示のように、処理Ａ１部１０１−１と処理Ａ２部１０１−２の各ブロックからなる送信側ＴＸと、処理Ｃ２部２０３−２と処理Ｃ１部２０３−１の各ブロックからなる受信側ＲＸで構成され、これらは、例えば電波を用いた無線の伝送路Ｌにより結ばれている。
【０００５】
まず、送信側ＴＸについて説明する。
処理Ａ１部１０１−１の伝送路符号化部１Ｔには、図１３（ａ）に示すような、連続シリアル状態の送信側データＤｉｎ  が入力され、ここでフレーム毎に処理され、エラー訂正用のパリティやインターリーブの付加と、エネルギー拡散などの処理が施され、図１３（ｂ）に示すように、間欠状態のレート変換済データＤｉｉ  として出力され、符号化部２Ｔに供給される。
【０００６】
また、このとき、伝送路符号化部１Ｔからは、フレーム周期である９００シンボル毎に送信側フレーム制御パルスＦＳＴを発生し、同期シンボル期間の開始を表わすフレームパルス信号として、符号化部２Ｔも含め、他のブロックに供給される。
符号化部２Ｔは、入力されたデータＤｉｉ  を符号化し、Ｉ軸とＱ軸の２軸にマッピングしたデータＲｆとデータＩｆ  を出力し、処理Ａ２部１０１−２に供給する。
【０００７】
処理Ａ２部１０１−２のＩＦＦＴ部３Ａは、これらのデータＲｆ  、Ｉｆ  を周波数成分と見なし、これにより、図１３（ｃ）に示すように、１０２４サンプルからなる時間波形信号Ｒ（実数成分）、Ｉ（虚数成分）に変換する。
ここで、ＩＦＦＴとは、逆フーリエ変換（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）のことである。
【０００８】
ガード付加部３Ｂは、１０２４サンプルからなる時間波形信号Ｒ、Ｉの開始期間における波形の中で、例えば最初の４８サンプルの波形を１０２４サンプル後に付加し、合計１０７２サンプルの時間波形からなる情報シンボルＲｇ、Ｉｇ  として出力する。
【０００９】
ここで付加した４８サンプルは、反射波混入時の緩衝帯となるものであり、従って、情報シンボルＲｇ  は、ガードインターバルデータ付加済時間波形の実数成分となり、情報シンボルＩｇ  は、ガードインターバルデータ付加済時間波形の虚数成分となる。
【００１０】
同期挿入部３Ｃは、これら情報シンボルＲｇ  、Ｉｇ  に対して、それの８９４サンプル毎に、予めメモリなどに記憶してある６シンボルからなる同期波形を挿入し、図１３（ｄ）に示すフレーム構成のデータＲｓｇ、Ｉｓｇ  を作成する。
従って、データＲｓｇ  は、同期シンボル及びガードインターバルデータ付加済時間波形の実数成分となり、データＩｓｇ  は、同期シンボル及びガードインターバルデータ付加済時間波形の虚数成分となる。
【００１１】
これらのデータＲｓｇ、Ｉｓｇ  は直交変調処理部８に供給され、ここでＤＡ変換器８１と直交変調器８２、それにローカル発振器８３により、周波数Ｆｃ  の搬送波によるＯＦＤＭ変調波信号ＲＦとして生成され、高周波増幅された上で、ＵＨＦ帯、又はマイクロ波帯を用いた伝送路Ｌに送出されることになる。
【００１２】
すなわち、この直交変調処理部８では、ＤＡ変換器８１により実数部の信号Ｒｓｇ  と虚数部の信号Ｉｓｇ  に対してディジタル−アナログ変換を行い、直交変調部８２では、まず実数部信号に対しては発振器８３からの周波数ｆｃ  のキャリア信号のままで変調し、他方、虚数部信号に対しては、発振器８３の周波数ｆｃ  のキャリア信号を９０°移相した信号で変調することにより直交変調を施し、これらの信号を合成して、例えば図２３の概念図に示すようなＯＦＤＭ変調波信号を得るのである。
【００１３】
このときの送信側ＴＸでの処理に必要な周波数１６ＭＨｚのクロック信号ＣＫは、図示のように、クロック発振器１１で発生され、各ブロックに送信側クロックＣＫとして供給されると共に、伝送路符号化部１Ｔから信号入力用のクロック信号ＣＫＴＸ  として外部に出力される。
【００１４】
次に、受信側ＲＸについて説明する。
受信側ＲＸで受信された周波数Ｆｃ  のＯＦＤＭ変調波信号は、まずＡＧＣ（自動利得制御）部９Ａに入力され、次いで直交復調処理部９Ｂに入力され、復調された上でベースバンドに変換された後、ＡＤ（アナログ・ディジタル）変換され、信号Ｒ’ｓｇ、Ｉ’ｓｇ  となる。
【００１５】
次いで、これらの信号Ｒ’ｓｇ、Ｉ’ｓｇ  は同期検出器＆相関処理部４Ａに入力され、ここで同期シンボル期間を検出し、これからシンボル期間の切れ目を表わすフレームパルスＦＳＴｒ  と、電圧制御クロック発生器１２からのクロックＣＫｒｃと信号Ｒ’ｓｇ、Ｉ’ｓｇ  の同期成分との比較結果に応じた相関出力Ｓｃ  が生成され、各部に供給される。
【００１６】
まず、ＦＳＴ補正部４Ｂでは、これらフレームパルスＦＳＴｒ  と相関出力Ｓｃ  に基づいて制御電圧ＶＣが出力され、これが電圧制御クロック発生器１２に供給されることにより、制御されたクロックＣＫｒｃ  が生成される。
【００１７】
また、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ：フーリエ変換）部３Ｄでは、フレームパルスＦＳＴｒ  からＦＦＴに利用するための１０２４サンプルのデータ期間を決定するゲート信号が作成され、これにより緩衝帯となる４８サンプルのガード期間信号が除外される。
【００１８】
そして、ＦＦＴ部３Ｄにより、これらの信号Ｒ’ｓｇ、Ｉ’ｓｇ  の１０２４サンプル分の時間波形信号が周波数成分信号Ｒ’ｆ、Ｉ’ｆ  に変換され、それが復号化部２Ｒに入力され、ここでマッピング位置が識別されてデータＤ’ｏ  になり、伝送路復号化部１Ｒにより連続した信号Ｄｏｕｔ  として出力される。
【００１９】
以下、この受信側での動作について、さらに詳しく説明する。
受信側では、まずＡＧＣ部９Ａで、受信された信号のレベルを適正レベルに修正するのに必要な制御信号Ｓａ  を発生し、これにより適正レベルにされたＯＦＤＭフレーム構成信号が直交復調処理部９Ｂに入力される。
【００２０】
この直交復調処理部９Ｂでの処理は、送信側とは逆の処理となる。
すなわち、直交復調器９１では、電圧制御発振器９３のキャリア信号Ｆｃ  で復調した信号分を実数部信号として検出し、キャリア信号を９０°移相した信号で復調した信号分は虚数部信号として検出する処理となる。
【００２１】
そして、これら実数部と虚数部の各復調アナログ信号はＡＤ変換器９２によりディジタル変換され、データＲ’ｓｇ、Ｉ’ｓｇ  として同期検出＆相関処理部４Ａに入力され、ここで、これらのデータＲ’ｓｇ、Ｉ’ｓｇ  からフレームの区切りを探索し、フレームの基準となるパルスＦＳＴｒｃ  を生成すると共に、相関出力Ｓｃ  が出力される。
【００２２】
ＦＦＴ部３Ｄは、パルスＦＳＴｒｃ  を基にしてシンボルを区切り、フーリエ変換によりＯＦＤＭ復調を行い、復調データＲ’ｆ、Ｉ’ｆ  を出力する。
そこで、復号化部２Ｒは、復調データＲ’ｆ、Ｉ’ｆ  を、例えばＲＯＭ（リード・オンリ・メモリ）テーブル手法により識別し、出力データＤ’ｏ  を算出する。
【００２３】
そして、伝送路復号化部１Ｒは、逆インターリーブ処理、エネルギー逆拡散処理、エラー訂正処理等を行い、出力データＤ’ｏ  から出力信号Ｄｏｕｔ  を再生し、クロックＣＫに基づいて生成したデータレートを表わすクロックＣＫＲＸ  と共に外部に出力するのである。
【００２４】
次に、図１２に示した各ブロックの詳細について説明する。
まず、送信側ＴＸから説明すると、図１４は伝送路符号化部１Ｔの詳細で、入力されてくるシリアルのデータＤｉｎ  は、シリアルパラレル変換器１Ｔ１によりパラレル信号に変換された上で、Ｄｉｎ  端子からＦＩＦＯ（ファーストイン・ファーストアウト）メモリ１Ｔ２に書込まれ、Ｄｏｕｔ  端子から読出される。
【００２５】
このとき、ＦＩＦＯメモリ１Ｔ２のデータの書込みは、ＷＣＫ端子に供給されているクロックＣＫｍ  により行われ、読出しは、ＲＥ端子のレベルに応じて、ＲＣＫ端子に供給されているクロックＣＫに同期して行われ、このため、クロックＣＫをＰＬＬ＆ＶＣＯ１Ｔ４に供給し、これにより、クロックＣＫｍ  を生成させ、ＦＩＦＯメモリ１Ｔ２のＷＣＫ端子に供給する。
ここで、ＰＬＬとは位相引込ループ回路のことで、ＶＣＯとは電圧制御発振器のことである。
【００２６】
また、クロックＣＫはＦＳＴカウンタ１Ｔ５にも供給され、これにより、送信側ＴＸでの処理におけるフレーム基準となるＦＳＴパルスがＦＳＴカウンタ１Ｔ５から発生されるようにする。
そして、このパルスＦＳＴをＦＩＦＯメモリ１Ｔ２のＷＲＳＴ端子とＲＲＳＴ端子に入力し、リセットの基準とする。
一方、ＦＩＦＯメモリ１Ｔ２のＲＥ端子には、デコーダ１Ｔ３から出力されるパルスを供給する。
【００２７】
次に、図１５は符号化部２Ｔの詳細で、まず信号Ｄｉｉ  はマッピングＲＯＭ２Ｔ１、２Ｔ２に入力され、ここで、ＩＱ軸の所定点に変換される。
このとき、不要キャリアに相当する期間の信号はＳＥＬ（選択器）２Ｔ３、２Ｔ４により０に置換し、これによりデータＲｆ、Ｉｆが作成される。
このため、これらのＳＥＬ２Ｔ３、２Ｔ４は、コントローラ２Ｔ５により、クロックＣＫとパルスＦＳＴによりタイミングが決められた状態で発生されてくるパルスＰｓｅｌ  で制御される。
【００２８】
次に、図１６はＩＦＦＴ変換部３Ａの詳細で、コントローラ３Ｂ１から出力される信号ＳＳＴと、クロックＣＫにより動作するＩＦＦＴ変換回路３Ａ１で構成され、コントローラ３Ｂ１は、クロックＣＫとパルスＦＳＴによりタイミングをとって信号ＳＳＴを発生するようになっている。
【００２９】
そして、これにより、ガード期間を含めたシンボル周期の信号を基準にして、入力信号Ｒｆ、Ｉｆを時間軸信号Ｒ、Ｉに変換することができる。
なお、このＩＦＦＴ変換回路３Ａ１としては、例えばプレッシー社のＰＤＳＰ１６５１０と呼ばれているＩＣなどを用いることにより、容易に実現することができる。
【００３０】
このＩＦＦＴ部３の動作について、図２２により、更に詳しく説明すると、このＩＦＦＴ部３は、周期１／ＳのクロックＣＫに同期して順次入力されてくるＮ個（Ｎ＝１０２４）の周波数成分を、ＩＦＦＴ変換により、図２２（ａ）に示すように、Ｎ個の周波数成分を持つ時間波形に変換するものである。
ここで、ＳはＩＦＦＴ部３の読出クロックの周波数であり、従って、このＩＦＦＴ部３の書き込みクロックＣＫｍ  の周波数は、Ｓ×Ｍ／Ｇとなる。
【００３１】
そして、このとき、図２２（ｂ）に示すように、１番目のデータｆ０は、直流成分であるキャリア０の振幅レベルを決定し、２番目のデータｆ１は、周期１０２４／Ｓのキャリア１の振幅レベルを決定する。そして３番目のデータｆ２は、周期５１２／Ｓのキャリア２の振幅レベルを決定する。
【００３２】
このように、入力されるＮ個目の周波数成分は、周期１０２４／（Ｎ×Ｓ）のキャリアＮの振幅を決定することになり、従って入力したデータ成分の個数が最高周波数、すなわち帯域幅を決定することになる。
【００３３】
なお、こうして個別に振幅が決定され、変換作成された計Ｎ本のキャリアは、キャリア毎に独立して出力されるのではなく、総加算され、図２２（ｃ）に示すように、１種類の時間波形Ｒとなる。但し、この時間波形Ｒは、総計で１０２４サンプルのデータから構成され、各サンプルデータは周期の１０２４倍の周波数となる。
【００３４】
次に、図１７はガード付加部３Ｂの詳細で、これに入力された時間軸信号Ｒ、Ｉは、１０２４サンプルの遅延時間をもつ遅延器３Ｂ１、３Ｂ２と、１０２５サンプル目から１０５６サンプル目のときだけ切替わるＳＥＬ３Ｂ３、３Ｂ４に入力され、これらのＳＥＬ３Ｂ３、３Ｂ４は、クロックＣＫと信号ＦＳＴによってタイミングが決められたコントローラ３Ｂ５によって制御される。
【００３５】
この結果、出力されるべき全１０５６サンプルからなるシンボルは、１０２５サンプル目から１０５６サンプル目に、１サンプルから３２サンプルの間の時間波形がガードとして付加され、情報シンボルＲｇ、Ｉｇ  となるのである。
【００３６】
次に、図１８は同期挿入部３Ｃの詳細で、まず、ＲＯＭ３Ｃ１、３Ｃ２は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ３Ｃ５により制御され、これにより、パルスＦＳＴに応じたタイミングで同期シンボル信号を発生する。
【００３７】
同様に、ＳＥＬ３Ｃ３、３Ｃ４は、クロックＣＫとパルスＦＳＴでタイミングが決められたコントローラ３Ｃ６により制御され、ガード付の時間情報シンボルＲｇ  、Ｉｇ  の、現段階では無信号期間である１シンボルから４シンボルまでの期間だけをＲＯＭ３Ｃ１、３Ｃ２から読み出した同期シンボル信号に切り替えて出力する。
【００３８】
ここで詳しい説明は省略するが、この同期シンボル信号には、ＮＵＬＬと呼ばれる部分と、ＳＷＥＥＰと呼ばれる部分が挿入される。
そして、まずＮＵＬＬとは無信号部分のことで、これを挿入した目的は、同期シンボル群の存在を大まかに見い出すためである。
【００３９】
次に、ＳＷＥＥＰとは、１シンボル期間に伝送帯域の下限周波数から上限周波数に変化する信号のことで、このＳＷＥＥＰを挿入した目的は、シンボルの切り替わり点が正確に求められるようにすることである。
【００４０】
次に、受信側ＲＸのブロックについて説明する。
まず、図１９は同期検出器＆相関処理部４Ａの詳細である。なお、相関Ｓｓ  を発生する部分については省略してある。
直交復調したディジタル信号である時間波形信号Ｒ’ｓｇ、Ｉ’ｓｇ  は、ＮＵＬＬ終了検出器４Ａ１とＳＷＥＥＰ演算部４Ａ２に入力される。
【００４１】
ＮＵＬＬ終了検出器４Ａ１は、フレーム構成のシンボル群から同期シンボル中で無信号状態にあるＮＵＬＬを検出し、同期シンボルの大まかな位置（タイミング）を検出し、ＮＵＬＬ終了時点からタイマ回路によりＳＷＥＥＰシンボル開始時点を推定して、ＳＷＥＥＰ期間指示パルスＳＴを出力する。
【００４２】
ＳＷＥＥＰ演算部４Ａ２は、ＳＷＥＥＰ期間指示パルスＳＴを参照し、ＮＵＬＬシンボルの後に存在するＳＷＥＥＰシンボルを検出し、各シンボルの正確な切替わりタイミングを捜索するもので、具体的には、予めＳＷＥＥＰシンボルのパターンが格納してあるメモリ４Ａ４を用い、入力されたＯＦＤＭ信号をメモリ４Ａ４から読出したパターンと相関演算し、両者が一致した時点で一致パルスＨを出力するように構成したものである。
【００４３】
そして、発生した一致パルスＨはフレームカウンタ４Ａ３のリセット端子Ｒｅ  に入力される。
このフレームカウンタ４Ａ３は、リセット端子Ｒｅ  に一致パルスＨが入力されてリセットした後、クロックＣＫのカウントを開始し、カウント数がフレーム周期に相当する値、例えば１０５６×４００という値になる毎にパルスＦＳＴｒ  を出力すると共に、カウント値を０に戻してから再びクロックＣＫのカウントを開始する。
【００４４】
従って、以後、このフレームカウンタ４Ａ３からは、一定カウント毎に、つまりフレーム開始点毎にパルスＦＳＴｒ  が出力され、これにより、受信側では、このパルスＦＳＴｒ  を用い、上記した高速フーリエ変換、復号、逆レート変換の開始タイミングとする。
【００４５】
そして、ＦＦＴ３Ｄは、このパルスＦＳＴｒ（＝ＦＳＴｒｃ）に基づいてシンボルを区切り、上記したように、フーリエ変換をすることによりＯＦＤＭ復調を行ない、データＲ’ｆ、Ｉ’ｆ  を出力する。
【００４６】
次に、復号化部２Ｒは、ＲＯＭテーブルによりデータＲ’ｆ、Ｉ’ｆ  を判別することによりデータＤ’ｏ  を算出するもので、図２０に示すように、ＲＯＭ２Ｒ１を備え、このＲＯＭ２Ｒ１をデータＲ’ｆ、Ｉ’ｆ  により検索し、データＤ’ｏ  を算出する。
【００４７】
そして、このとき、差分検出器２Ｒ２と積和回路２Ｒ３、それにカウンタ２Ｒ４を用い、クロックＣＫｒ（＝ＣＫｒｃ）とパルスＦＳＴｒ  により動作タイミングをとり、直交復調処理部９Ｂの電圧制御発振器９３を制御するための制御電圧ＶＣ２（図示してない）を生成するように構成してある。
【００４８】
次に、図２１は伝送路復号化部１Ｒの詳細で、この図から明らかなように、図１４に示した送信側ＴＸでの伝送路符号化部１Ｔを反転した構成になっている。すなわち、ＦＩＦＯメモリ１Ｒ１とパラレルシリアル変換器１Ｒ２、デコーダ１Ｒ３、ＦＳＴカウンタ１Ｒ４、それにＰＬＬ＆ＶＣＯ１Ｒ５を備えている。
【００４９】
そして、クロックＣＫｒ  とパルスＦＳＴｒ  により動作タイミングをとり、まずデータＤ’ｏ  をＦＩＦＯメモリ１Ｒ１に書き込み、その後、読み出してパラレルシリアル変換器１Ｒ２により、パラレル信号からシリアル信号に変換するのである。
【００５０】
ところで、図２４（ａ）は、このようなＯＦＤＭ伝送装置の送信側における符号化部２Ｔの出力が、ＩＦＦＴ部３Ａに入力されるときの状態と、それがマルチキャリア変調され直交変調処理部８により８００ＭＨｚ帯のＲＦ信号になった際のスペクトル例で、同図（ｂ）は、同じくスペクトルを隣接チャネルで使用した際のスペクトル例である。
【００５１】
この場合、図２４（ｂ）に示されているように、第ｎチャネルと第ｎ＋１チャネルの間隔は９ＭＨｚとなるが、一方、各々の占有帯域幅は８．５ＭＨｚであり、このため、チャネル間には、周波数が０．５ＭＨｚのスペースしか存在しないことが判る。
【００５２】
ここで、実際の信号伝送系では、混変調（ＩＭ）により帯域外に不要な膨らみが生じてしまうのが避けられないが、このとき、チャネル間にある周波数スペースが０．５ＭＨｚ程度と狭い場合には、図２４（ｃ）に示すように、隣接チャネルとの干渉が現われ、妨害を与えてしまう虞れがある。
【００５３】
そして、このような通過域と遮断域の帯域差が０．５ＭＨｚしかない隣接チャネルでのディジタル伝送の運用は、実例としても多くみられる。
ところで、この隣接チャネル妨害の抑止には、ＢＰＦ（帯域通過フィルタ）を送受信系の高周波段に設ける方法が極めて効果的である。
そこで、従来技術によるＯＦＤＭ方式のディジタル伝送装置では、ＢＰＦを用いて隣接チャネル妨害が起こらないようにしていた。
【００５４】
【発明が解決しようとする課題】
上記従来技術は、ＢＰＦの性能について配慮がされているとはいえず、隣接チャネルとの干渉防止と伝送特性の確保に問題があった。
隣接チャネル妨害の抑圧には、隣接チャネル間で充分な減衰量を与え、干渉が生じないようにする必要があり、このためには、急峻な遮断特性のＢＰＦが必要である。
【００５５】
何故なら、遮断特性が緩やかなＢＰＦでは、隣接チャネルに対して充分な減衰量を得ようとすると、通過帯域が狭くなって端キャリア（自チャネルの端部のキャリア）が減衰してしまうからである。
一方、端キャリアを減衰させる虞れのない急峻な遮断特性をもった、例えばシェープファクタが１に近いようなＢＰＦは大型になり、しかも高価になる。
【００５６】
ここで、シェープファクタとは、ＢＰＦの性能を表わすファクタの一種で、例えば−３ｄｂ減衰位置での帯域幅と、例えば−６０ｄｂ減衰位置での帯域幅の比であり、従って、１に近いほど遮断特性が良好であると言える。
更に急峻な遮断特性のＢＰＦはフィルタ段数が多くなり、損失も多くなってしまう。
【００５７】
従って、たとえＢＰＦの大型化や高価格化を甘受したとしても、本来のディジタル伝送に必要な性能が確保できなくなってしまう虞れがあり、更に、充分な性能のＢＰＦを用いたとしても、受信レベル差が２０〜４０ｄＢｍにもなった場合には、隣接チャネルとの干渉防止にはほとんど無力になってしまう。
【００５８】
本発明の目的は、隣接チャネル妨害の充分な抑圧がＢＰＦにより容易に得られるようにしたディジタル伝送装置を提供することにある。
【００５９】
【課題を解決するための手段】
上記目的は、マルチキャリア変調方式のディジタル伝送装置において、マルチキャリア変調により伝送チャネル帯域内に現われる複数本のキャリアの内、前記伝送チャネル帯域の隣接チャネル側の端部から所定本数のキャリアのレベルを、ゼロレベルを含む小さなレベルに低減させる手段と、前記キャリアレベルを低減させる手段の機能を有効にしたり、無効にしたりする選択手段とを設け、隣接チャネルの設定状況に応じ、前記選択手段により前記キャリアレベルを低減させる手段の機能を有効とするか、無効とするかの選択を行うようにして達成される。
同じく、上記目的は、マルチキャリア変調方式のディジタル伝送装置において、マルチキャリア変調により伝送チャネル帯域内に現われる複数本のキャリアの内、前記伝送チャネル帯域の隣接チャネル側の端部から所定本数のキャリアにダミーデータを割り当てる手段と、前記ダミーデータを割り当てる手段の機能を有効にしたり、無効にしたりする選択手段とを設け、隣接チャネルの設定状況に応じ、前記選択手段により前記ダミーデータを割り当てる手段の機能を有効とするか、無効とするかの選択を行うようにして達成される。
【００６０】
上記手段によれば、図３（ａ）に示すように、両端キャリアにデータを割り当てず、キャリアレベルを減らし、隣接干渉を低減する機能を選択可能とし、これにより、ＢＰＦ要求の通過域と遮断域の帯域差が約１．６ＭＨｚと緩くなり、サイズを別とすれば所要性能のＢＰＦを実現できる。
【００６１】
同じく上記手段によれば、一方の伝送装置では、図３(b)に示すように、周波数の高い側の片側キャリアにデータを割り当てないで、キャリアレベルを減らし、他方の伝送装置では、図３(c)に示すように、周波数の低い側の片側キャリアにデータを割り当てずキャリアレベルを滅らす特性を選択可能とする。
【００６２】
これにより、隣接使用時の状態は、図４に示すようになり、ＢＰＦ要求の通過域と遮断域の帯域差は約３．６ＭＨｚとさらに緩くでき、小型サイズでも所要性能のＢＰＦを実現できる。
【００６３】
【発明の実施の形態】
以下、本発明によるディジタル伝送装置について、図示の実施の形態により詳細に説明する。
図１は、本発明の第１の実施形態で、図において、上部の送信側における処理Ａ１部１０１−１と処理Ａ２部１０１−２、及び下部の受信側における処理Ｃ１部２０３−１と処理Ｃ２部２０３−２は、図１１の従来技術と同じである。
【００６４】
しかして、この図１の実施形態が、図１１の従来技術と異なっている点は、まず送信側では、伝送路符号化部１Ｔｎと符号化部２Ｔｎからなる処理Ａｎ部１０１−ｎが、処理Ａ１部１０１−１と並列に設けてあり、受信側でも、復号化部２Ｒｎと伝送路復号化部２Ｒｎからなる処理Ｃｎ部２０３−ｎが、同じく処理Ｃ１部２０３−１と並列に設けられている点にある。
【００６５】
そして、これに応じて、送信側では、ノーマル／ナロー切替信号によりノーマルモードとナローモードに切換動作する２個のＳＥＬ（選択回路）１０１−１０、１０１−１１が設けてあり、受信側には、同じく切換動作するＳＥＬ２０３−１０が設けてある。
【００６６】
これにより、送信側では、ＳＥＬ１０１−１０により、データレート用クロックＣＫＴＸ  の選択を行い、ノーマルモードでは、処理Ａ１部１０１−１の伝送路符号化部１Ｔから出力されているクロックを選択して、クロックＣＫＴＸ  として外部に出力させるが、ナローモードでは、処理Ａ１部１０１−ｎの伝送路符号化部１Ｔｎから出力されているクロックを選択するようになっている。
【００６７】
また、同じくＳＥＬ１０１−１１では、処理Ａ１部１０１−１と処理Ａ１部１０１−ｎの何れの出力を選択して、処理Ａ２部１０１−２に入力するのかの選択が行なわれ、ノーマルモードでは、処理Ａ１部１０１−１の符号化部２Ｔから出力されているデータＲｆ、Ｉｆ  が選択されるが、ナローモードでは、処理Ａ１部１０１−ｎの符号化部２Ｔｎから出力されるデータＲｆ−ｎ、Ｉｆ−ｎ  が選択されるようになっている。
【００６８】
次に、受信側では、ＳＥＬ２０３−１０により、処理Ｃ１部２０３−１と処理Ｃｎ部２０３−ｎの何れの出力を選択して、外部に出力するのかの選択が行なわれ、ノーマルモードでは、処理Ｃ１部２０３−１の出力が選択されるが、ナローモードでは、処理Ｃｎ部２０３−ｎの出力が選択されるようになっている。
【００６９】
ここで、上記したノーマルモードとは、図１２で説明した従来技術と同じ方式のマルチキャリア変復調動作を行なうモードのことで、ナローモードとは、後で図３により説明する方式のマルチキャリア変復調動作を行なうモードのことである。
【００７０】
従って、この実施形態は、ノーマルモードとナローモードがノーマル／ナロー切替信号により、任意に選択できるようにした上で、ノーマルモードとナローモードで使用するキャリアの本数を変え、ナローモードのときは、キャリアの本数を少なくしてマルチキャリア変復調を行なうようにしたものである。
【００７１】
このため、この実施形態では、変調側（受信側）と復調側（受信側）では、ノーマル／ナロー切替信号を同じモードに設定して使用するのが原則となる。
但し、ナローモードだけで動作するようにして実施しても良いことはいうまでもない。
【００７２】
以下、この実施形態の動作について、更に詳しく説明する。
まず、ノーマル／ナロー切替信号により、ノーマルモードに設定されたとすると、このときは、各ＳＥＬ１０１−１０、１０１−１１、２０３−１０により、上記したように、送信側では処理Ａ１部１０１−１が選択され、受信側では処理Ｃ１部２０３−１が選択される。
【００７３】
従って、このノーマルモードでは、５４４本のキャリアを使用してマルチキャリア変復調を行なうという、図１２で説明した従来技術と同じ動作状態になり、この状態でＯＦＤＭ方式のディジタル伝送装置として動作することになる。
【００７４】
しかし、このノーマルモードでは、同じく図１２で説明したように、隣接チャネル問題が発生する虞れがある。
従って、このノーマルモードは、隣接チャネルが存在しない場合に限定して使用するのが一般的といえる。
【００７５】
次に、ノーマル／ナロー切替信号により、今度はナローモードに設定されたとする。
そうすると、今度は、送信側では処理Ａｎ部１０１−ｎが選択され、受信側では処理Ｃｎ部２０３−ｎが選択される。
【００７６】
ここで、これら処理Ａｎ部１０１−ｎと処理Ｃｎ部２０３−ｎによるマルチキャリア変復調動作について説明する。
上記したように、この実施形態では、ノーマルモードとナローモードで使用するキャリアの本数を変え、ナローモードのときは、キャリアを１００本少なくしてマルチキャリア変復調が行なわれるようになっている。
【００７７】
ここで、ナローモードのときキャリアを少なくすることの意味には、マルチキャリア変調により伝送チャネル帯域内に現われる複数本のキャリアの一部のレベルを、ゼロレベルを含む小さなレベルに低減させることも含む。
【００７８】
具体的には、ノーマルモードでは５４４本のキャリアが使用されているのに対して、ナローモードでは４４４本とし、処理Ａｎ部１０１−ｎと処理Ｃｎ部２０３−ｎでは、４４４本のキャリアを使用してマルチキャリア変復調が行なわれるようにしてある。
【００７９】
そして、この実施形態では、このときのキャリアを減らす方法として、図３に示す３種の方法の何れかが適用されるように構成してある。
なお、この図３で未割り当てキャリアと記されているのは、減らされたキャリアのことであり、これは、この実施形態の場合、データを割当てないことによりキャリアのレベルを低下させ、発生を抑えるようにしているからである。
【００８０】
まず、図３（ａ）の方法は、キャリアを使用帯域の両端で５０本ずつ均等に減らすことにより、使用帯域の両端で占有帯域が夫々０．７８ＭＨｚ減少するようにしたもので、この場合、送信側で８００ＭＨｚのＲＦ信号に周波数変換されたとき、図示のように、７９８．０３ＭＨｚから８０４．９７ＭＨｚの帯域の中に４４４本のキャリアが生じることになる。
【００８１】
次に、図３（ｂ）と図３（ｃ）の方法は、何れもキャリアを使用帯域の一方の端部で１００本減らすことにより、全体で４４４本のキャリアにし、これにより１．５６ＭＨｚの帯域幅が減らせるようにしたものである。
【００８２】
そして、このとき、まず図３（ｂ）は、使用帯域の低周波側でキャリア数を１００本減らした場合で、このときは、ＲＦ信号に周波数変換されることにより、７９８．８１ＭＨｚから８０５．７５ＭＨｚの帯域内に４４４本のキャリアが生じることになる。
【００８３】
次に図３（ｃ）の方法は、使用帯域の高周波側でキャリア数を１００本減らした場合であり、このときは、ＲＦ信号に周波数変換されることにより、７９７．２５ＭＨｚから８０４．１９ＭＨｚの帯域内に４４４本のキャリアが生じることになる。
【００８４】
そこで、まず、図３（ａ）の方法は、多数のチャネルが隣接して設定されている伝送系で使用する場合に好適で、この場合は、隣接した各チャネルのディジタル伝送装置として、この実施形態によるディジタル伝送装置を用い、夫々ナローモードに切換えて運用することにより、チャネル間の周波数スペースとして、１．５６ＭＨｚ程度のスペースが得られることになる。
【００８５】
一方、既に図１２（ｂ）、（ｃ）で説明した従来技術の場合は、チャネル間の周波数スペースとして、図示のように、０．５ＭＨｚ程度と狭いスペースしか得られないから、これと比較すれば明らかなように、この実施形態の場合は、かなり広い１．５６ＭＨｚものチャネル間周波数スペースが得られることになる。
【００８６】
従って、この実施形態によれば、ＢＰＦに要求される通過域と遮断域が広くなって、急峻な遮断特性のＢＰＦを用いなくても、隣接チャネル間での干渉を充分に抑えることができる。
【００８７】
次に、図３（ｂ）と図３（ｃ）の方法は、隣接した２チャネルに設定されている伝送系で使用する場合に好適で、この場合は、周波数が高い方のチャネル（第ｎ＋１チャネル）に図３（ｂ）による方法を採用したディジタル伝送装置を用い、周波数が低い方のチャネル（第ｎチャネル）には図３（ｃ）による方法を採用したディジタル伝送装置を用い、夫々ナローモードに切換えて運用するのである。
【００８８】
図４は、このときのスペクトル図で、この場合は、図示のように、チャネル間の周波数スペースとして、３．６２ＭＨｚもの広いスペースが与えられることになり、従って、遮断特性がかなり緩やかな、例えば図示のように、シェープファクタが２以上にもなるＢＰＦを用いても、隣接チャネル間での干渉が充分に抑えられることが判る。
【００８９】
従って、この実施形態によれば、小型で廉価なＢＰＦを用いても、隣接チャネル間での干渉が容易に抑えられ、しかも、ＢＰＦに急峻な遮断特性を持たせる必要がないので、伝送特性が劣化する虞れがなく、マルチチャネル無線伝送に適用して、常に高性能を保つことができるディジタル伝送装置を容易に提供することができる。
【００９０】
ところで、この第１の実施形態の場合、図１に示したように、送信側では、処理Ａ１部１０１−１と処理Ａｎ部１０１−ｎを並列に２系統設けると共に、受信側でも、処理Ｃ１部２０３−１と処理Ｃｎ部２０３−ｎを並列に２系統設け、これらをノーマルモードとナローモードで切換えることにより、それぞれのモードで必要とするキャリア本数でのマルチキャリア変復調が得られるようになっている。
【００９１】
しかして、本発明は、処理Ａ１部と処理Ｃ１部の動作条件をノーマルモードとナローモードで切換え、夫々に対応したキャリア本数でのマルチキャリア変復調が得られるようにして実施することもでき、以下、このようにした実施形態について説明する。
【００９２】
図２は、本発明の第２の実施形態で、図示のように、処理Ａｓ部１０１−ｓと処理Ｃｓ部２０３−ｓの１系統の処理部を用い、これら自体の動作をノーマル／ナロー切替信号により切換えることにより、ノーマルモードとナローモードの夫々に対応したキャリア本数でのマルチキャリア変復調が得られるようにしたものである。
【００９３】
ここで、この第２の実施形態では、図２から明らかなように、送信側の処理Ａｓ部１０１−ｓは伝送路符号化器１Ｔｓと符号化器２Ｔｓで構成され、受信側の処理Ｃｓ部２０３−ｓは伝送路復号化器１Ｒｓと復号化器２Ｒｓで構成されている。
【００９４】
そして、送信側では、伝送路符号化器１Ｔｓと符号化器２Ｔｓにノーマル／ナロー切替信号が入力されるが、このとき、符号化器２Ｔｓには、更に別途、セットアップ切替信号も入力され、一方、受信側では、復号化器２Ｒｓと伝送路復号化器１Ｒｓにノーマル／ナロー切替信号が入力されるようになっているが、その他の構成は、図１に示した第１の実施形態と同じである。
【００９５】
従って、送信側では、データＤｉｎ  は伝送路符号化器１Ｔｓに入力され、データレートクロックＣＫＴＸ  とデータＤｉｉ−ｓ  が符号化器２Ｔｓに供給される。
そして、符号化器２Ｔｓの出力データＲｆ−ｓ、Ｉｆ−ｓ  は処理部Ａ２部１０１−２に入力され、クロックＣＫとＦＳＴ信号は伝送路符号化器１Ｔｓと符号化器２Ｔｓに入力される。
【００９６】
次に、受信側では、処理Ｃ２部２０３−２の出力Ｒ’ｆ、Ｉ’ｆ  は復号化器２Ｒｓに入力され、復号化器２Ｒｓから出力されるデータＤ’ｏ−ｓ  は伝送路復号化器１Ｒｓに入力される。
【００９７】
一方、処理Ｃ２部２０３−２から出力されるクロックＣＫｒｃ  とＦＳＴｒｃ  信号は復号化器２Ｒｓと伝送路復号化器１Ｒｓに入力される。
伝送路復号化器１Ｒｓと復号化器２Ｒｓは、ノーマル／ナロー切替信号に応じて、キャリアに割り当てるデータレートと、キャリアへのデータの割り当てを切替える。
【００９８】
次に、この図２の実施形態における各部の詳細について説明する。
まず、図５は伝送路符号化器１Ｔｓの詳細で、入力データＤｉｎ  はシリアルパラレル変挨器１−１でパラレル化されてからＦＩＦＯｌ−３のＤｉｎ  端子に入力され、この結果、出力端子Ｄｏｕｔ  からデータＤｉｉ−ｓが出力される。
【００９９】
ノーマル／ナロー切替信号はＰＬＬ＆ＶＣＯｌ−４とデコーダ１−６に入力され、ノーマルモードとナローモードでこれらの動作条件を切換え、データレートクロックＣＫＴＸ  となるクロックＣＫｍ  の周波数と、ＦＩＦＯｌ−３の読出イネーブル信号ＲＥのパターンをノーマルモードとナローモードで切換える。
【０１００】
そして、クロックＣＫｍ  は、シリアルパラレル変換器１−１のクロック入力とＦＩＦＯｌ−３のＷＣＫ端子に供給され、クロックＣＫＴＸ  として外部にも出力され、読出イネーブル信号ＲＥはＦＩＦＯｌ−３の読出イネーブル信号端子ＲＥに供給される。
【０１０１】
このとき、ＰＬＬ＆ＶＣＯｌ−４は、クロックＣＫからクロックＣＫｍ  を生成する周波数シンセサイザとして動作し、デコーダ１−６は、ＦＳＴカウンタ１−５のカウントデータから所定のパターンのパルス列を生成する働きをする。
【０１０２】
ＦＳＴカウンタ１−５は、クロックＣＫでカウント動作し、所定のカウント値ごとにＦＳＴ信号を発生してＦＩＦＯｌ−３のＷＲＳＴ端子とＲＲＳＴ端子に供給すると共に、そのカウント値を表わすパラレルデータを常時、デコーダ１−６に入力する働きをする。
【０１０３】
次に、図６により、この伝送路符号化器１Ｔｓの動作について説明する。
図示のように、連続（シリアル）形式の入力データＤｉｎ  は、まずシリアルパラレル変挨器１−１に入力され、クロックＣＫｍ  により、所定ビットのパラレルデータとしてＦＩＦＯｌ−３に逐次書込まれる。
【０１０４】
この後、ＦＩＦＯｌ−３に書込まれたデータは、デコーダ１−６から出力される読出イネーブル信号ＲＥにより読出されが、このとき読出イネーブル信号ＲＥのパターンを変えることにより、ノーマルモードとナローモードでの動作切換が得られるようになっている。
【０１０５】
すなわち、まず、ノーマルモードのときは、読出イネーブル信号ＲＥは、図示のように、１〜２７２サンプルと７５１〜１０２３サンプルの期間でＬになるパターンとなり、この結果、ＦＩＦＯｌ−３からは５４４サンプルずつ読出され処理される。
【０１０６】
次に、ナローモードのときは、読出イネーブル信号ＲＥは、１〜２２２サンプルと８０１〜１０２３サンプルの期間がＬとなるパターンとなり、この結果、４４４サンプルずつ読出され処理されることになる。
【０１０７】
次に、図７は、符号化器２Ｔｓの詳細で、データＤｉｉ−ｓは、ＲＯＭ２−１とＲＯＭ２−２のＡＤＲＥＳＳに入力され、ＲＯＭ２−１とＲＯＭ２−２の出力ＤＡＴＡは、それぞれＳＥＬ２−３と２−４に接続される。
【０１０８】
ＳＥＬ２−３と２−４の出力はセットアップ付加部２−６、２−７に夫々接続され、クロックＣＫとＦＳＴ信号はＣＮＴ（カウンタ）２−５に入力され、切替制御信号とセットアップ制御信号を出力する。
【０１０９】
そして、ノーマル／ナロー切替信号は、このＣＮＴ２−５に入力される。
【０１１０】
一方、セットアップ信号は、セットアップ付加部２−６、２−７に夫々接続され、これらセットアップ付加プラスチック２−６、２−７の夫々の出力は出力データＲｆ−ｓ、Ｉｆ−ｓ  として出力される。
【０１１１】
次に、この符号化器２Ｔｓの動作について、図８により説明する。
この図８において、このとき入力されるデータＤｉｉ−ｓが、図８の（ａ）で、出力に得られる信号が、図８の（ｂ）、（ｃ）である。
そして、まず、ナローモードのとき、ＳＥＬ２−３、２−４は、ＣＮＴ２−５からの２２３〜８０１シンボルの期間にＯＮとなる切替制御信号に応じて、その期間の出力レベルを０とする。
【０１１２】
このナローモードにおいて、セットアップ信号の状態がセットアップ無しに制御された場合、セットアップ付加部２−６、２−７は信号を素通しする。
このときに得られるのが、図８の（ｂ）に示す信号である。
【０１１３】
一方、セットアップ有りに制御されたときは、ＣＮＴ２−５からの２２３〜２７２シンボルと７５１〜８０１シンボルの期間にＯＮとなるセットアップ制御信号に応じて、出力データＲｆ−ｓ、Ｉｆ−ｓ  に所定のレベルを付加する。
この様子を示したのが図８の（ｃ）である。
【０１１４】
ここで、このセットアップについて説明すると、以下の通りである。
処理Ａ部（図１６）のＩＦＦＴ変換部３Ａでは、最大で１０２４本のキャリアの作成が可能であるが、このときのキャリアの発生は、キャリア番号に相当する入力順で入力されるデータのレベルに応じて行われる。
【０１１５】
従って、例えば入力順１番から入力順１０２４番まで、何もデータを入力しなければ、キャリアは１本も発生しないし、例えば入力順１番から入力順２７２番までと、入力順７５１番から入力順１０２３番までに有限のレベルのデータを入力すれば、５４４本のキャリアが発生されることになり、このときの各キャリアの大きさ（レベル）は、対応するデータのレベルに対応したものとなる。
【０１１６】
ここで、この図７の実施形態の場合、ナローモードにおいては、図８の（ｂ）に示すように、データを割り当てるキャリアに相当する入力順に１番から２２２番までと、８０１番から１０２３番までは、データが通常のレベルなので、４４４本のキャリアが発生する。
【０１１７】
ところで、適用対象となる伝送装置によっては、使用するキャリアの本数が規格化され、ある定められた本数のキャリアの送信が要求される場合がある。
そこで、この実施形態では、このような場合にも対応できるように、ナローモードにおいても、必要に応じて、セットアップを働かせることにより、ノーマルモードのときと同じ本数のキャリアが発生できるようにしたものである。
【０１１８】
但し、この場合、１番から２２２番までと、８０１番から１０２３番までの夫々のキャリアと同じレベルにしたのでは、ノーマルモードと同じになって、隣接チャネル同士で使用された場合、チャネル間干渉が現れてしまう。
【０１１９】
そこで、このセットアップにより発生されるキャリアのレベルが、通常のレベルによりも例えば３０ｄＢ、低くなるように、セットアップを付加するようになっており、これが上記した所定のレベルとなる。
そして、この結果、得られるスペクトル例は、図２５に示すようになる。
【０１２０】
ここで、セットアップ時の動作について説明すると、セットアップ制御信号がＯＮとなったセットアップ付加部（ＳＵ）２−６、２−７は、後述の内部ダミーデータ発生部から出力されるダミーデータ（実際には使用しないデータ）に出力を切り替える。従って、付加されるセットアップのレベルは、切り替えるダミーデータの振幅によって変化する。
【０１２１】
図２６に、このＳＵ２−６の内部構成の一実施例を示す。なお、ＳＵ２−７も同じ構成であるため、構成、動作説明を省略する。
切替器（ＳＥＬ）２−６−１の一方の入力には、図７のＳＥＬ２−３から供給される信号が印加され、他方の端子には、ダミーデータ発生器２−６−２の出力が接続される。
【０１２２】
ＳＥＬ２−６−１の切り替え制御端子へは、図７のＣＮＴ２−５からのセットアップ制御信号が入力される。
ダミーデータ発生器２−６−２は、常に平均パワーが一定となるランダム値を出力する。
ＳＥＬ２−６−１は、切り替え制御端子の状態により、図７のＳＥＬ２−３からの信号入力をスルー、若しくはダミーデータを出力する。
【０１２３】
ここで、ダミーデータ発生器２−６−２の平均パワーは、目的に応じて変更設定する必要がある。
通常キャリアと同一パワーのセットアップを付加する図２７の（３）のような場合、通常キャリアと同じ平均パワーとする。
通常キャリアより３０ｄＢ低いセットアップを付加する図２７の（２）のような場合、通常キャリアより３０ｄＢ低い平均パワーとする。
【０１２４】
通常キャリアと同一パワーであれば、図２７の（３）のように、通常キャリアと同じスペクトルが得られる。
通常キャリアから３０ｄＢ低いパワーであれば、図２７の（２）のように、通常キャリアよりも３０ｄＢ低いスペクトルが得られる。
完全に０のパワーであれば、図２７の（１）のように、キャリアは発生せず、ナローと同一なスペクトルが得られる。
【０１２５】
次に、図９は復号化器２Ｒｓの詳細で、まず、データＲ’ｆ、Ｉ’ｆ  は、ＲＯＭ２Ｒ−１のＡＤＲＥＳＳに入力され、ＤＡＴＡ端子からデータＤ’ｏ−ｓ  が出力され、伝送路復号化器１Ｒｓに供給される。
また、データＲ’ｆ、Ｉ’ｆ  は、差分検出部２Ｒ−３にも供給され、この差分検出部２Ｒ−３の出力が積和器２Ｒ−４に入力され、キャリア周波数のズレが検出される。
【０１２６】
具体的に説明すると、ＲＯＭ２Ｒ−１で復調（識別）されたデータと復調前のデータを比較すると、キャリア周波数のズレが判定されるからである。
このときのズレは、データが割り当てられているキャリアでしか判定できないので、データが割り当てられているキャリアが存在しているタイミングで実行される。
【０１２７】
そして、周波数が高い方にずれているときは、復調（識別）されたデータと、復調前のデータは左回りにずれ、反対に低い方向にずれているときは、右回りにずれることになり、このズレが差分であるが、このとき、フェージングにより誤差が含まれるので、積和器２Ｒ−４により積分し、誤差による影響を打ち消すようにしているのである。
【０１２８】
一方、クロックＣＫｒｃ  とＦＳＴｒｃ  信号はＣＮＴ２Ｒ−５に入力され、ここからキャリア補正情報を得るためのＳＧＣ信号が出力され、積和器２Ｒ−４のＥＮ端子に供給される。
このとき、ノーマル／ナロー切替信号は、ＣＮＴ２Ｒ−５に入力される。
【０１２９】
これにより、積和器２Ｒ−４は、まず、ノーマルモードのとき、１〜２７２シンボルと７５１〜１０２３シンボルの期間、積分を行ない、ナローモードのときは、１〜２２２シンボルと８０１〜１０２３シンボルの期間に積分を行なって、キャリア補正用の信号ＶＣ２を出力し、発振器９３に供給する。
【０１３０】
次に、図１０は伝送路復号化器１Ｒｓの詳細で、まず出力データデータＤ’ｏ−ｓ
はＦＩＦＯ７−３のＤｉｎ  端子に入力される。
一方、ＦＳＴｒｃ  信号は、ＦＳＴカウンタ７−５とＦＩＦＯ７−３のＷＲＳＴ端子及びＲＲＳＴ端子に入力され、クロックＣＫｒｃ  は、ＦＳＴカウンタ７−５とＦＩＦＯ７−３のＷＣＫ端子、それにＰＬＬ＆ＶＣＯ７−４に供給される。
【０１３１】
そして、ＦＳＴカウンタ７−５のカウント出力はデコーダ７−６に供給され、このデコーダ７−６の出力はＷＥ信号としてＦＩＦＯ７−３のＷＥ端子に供給されるが、このＷＥ信号は、データ割り当てキャリアの相当する出力があるときのみ、アクティブとなる信号で、これにより、データを選択してＦＩＦＯ７−３に取り込む。
【０１３２】
このとき、ＰＬＬ＆ＶＣＯ７−４からクロックＣＫｍ  が出力され、ＦＩＦＯ７−３のＲＣＫ端子とパラレルシリアル変換器７−１に供給され、この結果、パラレルシリアル変換器７−１により、ＦＩＦＯ７−３から読出されてくるパラレルデータがシリアル信号に変換され、信号Ｄｏｕｔ  として出力されることになる。
【０１３３】
このとき、ＰＬＬ＆ＶＣＯ７−４とデコーダ７−６には、ノーマル／ナロー切替信号が入力され、これにより、ノーマルモードとナローモードでＷＥ信号のパターンとクロックＣＫｍの周波数が切換えられるようになっている。
そして、ＰＬＬ＆ＶＣＯ７−４から出力されるクロックＣＫｍ  は、データレートを表わすクロックＣＫＲＸ  として外部に出力されることになる。
【０１３４】
従って、この図２で説明した第２の実施形態によっても、小型で廉価なＢＰＦにより、隣接チャネル間での干渉が容易に抑えられ、しかも、ＢＰＦに急峻な遮断特性を持たせる必要がないので、伝送特性が劣化する虞れがなく、マルチチャネル無線伝送に適用して、常に高性能を保つことができるディジタル伝送装置を容易に提供することができる。
【０１３５】
ところで、この第２の実施形態では、図３（ａ）で説明した方法、すなわち、キャリアを使用帯域の両端で減らすようにした場合の実施形態であるが、図１で説明した第１の実施形態の場合と同じく、図３（ｂ）と図３（ｃ）で説明した方法、すなわち、キャリアを使用帯域の一方の端部で減らす方法により実施してもよいことはいうまでもない。
【０１３６】
この場合、デコーダ１−４、７−６から出力されるタイミング制御用信号のパターンを変更し、データを未割り当てとするキャリアをチャネルの片側に寄せるようにしてやれば良い。
【０１３７】
ところで、以上の実施形態では、隣接干渉を低減するため、隣接干渉を引き起こすキャリアのレベルを、（１）  完全に無し（０）にするようにした場合と、（２）  ３０ｄＢ程度低くするようにした場合の２例について説明したが、以下に説明する実施形態では、隣接干渉を引き起こすキャリアのレベルを抑えるのではなくて、（３）として、対応するキャリアにダミーデータを割り当てるようにしたものである。
【０１３８】
このキャリアにダミーデータを割り当てるようにした（３）の場合でも、そこで使用する符号化器の回路構成は、図７、図２６の符号化器２Ｔｓと同じものでよい。
但し、このとき、セットアップ付加器２−６、２−７の出力値を通常のキャリアと同一にする。そして、隣接干渉を引き起こすキャリアには、送信すべきデータは割り当てないで、実際には使用しないデータ、つまりダミーデータを割り当てるのである。
【０１３９】
このような構成にすることにより、この（３）の実施形態の場合には、隣接チャネルのキャリアが増幅され、ＩＭ歪みによって発生したサイドローブ成分が自チャネルの端部キャリアが存在する帯域に漏れ込み、端部キャリアのデータが劣化（ＳＮ低下）した場合であっても、このデータはダミーデータで、実際には使用しないデータであるため、復号には何ら支障をきたすことはない。
【０１４０】
すなわち、この（３）の実施形態の場合、隣接チャネルからの漏れ込み分がノイズになってＳＮが低下してしまう端部キャリアのデータは復号対象から除外し、隣接チャネルからの漏れ込みの無いキャリアのデータだけを利用するようにしたものであり、従って、この（３）の実施形態によっても、回線品質を確保することができる。
【０１４１】
ここで、これら実施形態１と実施形態２及び実施形態３におけるキャリアのスペクトルのイメージは図２７に示すようになる。
この図２７において、実線が送信すべきデータが割り当てられたキャリアを表わし、ダミーデータが割り当てられたキャリアは破線で表わしてある。
【０１４２】
この（３）の実施形態の場合、（１）と（２）の実施形態に比較して、隣接チャネルへの漏れ込み量が多少多くなるが、実用上、特に問題になる程ではなく、一方、この（３）の実施形態によっても（１）と（２）の実施形態と同様、ＢＰＦに端部帯域での急峻な遮断特性を持たせる必要がないため、小型で廉価なＢＰＦを使用することがてぎる。
【０１４３】
【発明の効果】
本発明によれは、チャネル間の周波数スペースが広がるので、隣接干渉が低減でき、この結果、ＢＰＦに必要な性能が低くでき、小型化とローコスト化を大きく図ることができる。
また、ＢＰＦの設計が容易になり、通過損失が少ないタイプを小型サイズで実現できるため、隣接干渉に影響されない中継作業を容易に実現できる。
【図面の簡単な説明】
【図１】本発明によるディジタル伝送装置の第１の実施形態を示すブロック構成図である。
【図２】本発明によるディジタル伝送装置の第２の実施形態を示すブロック構成図である。
【図３】本発明による未割り当てキャリアの説明図である。
【図４】本発明の一実施形態におけるチャネル間でのキャリアの説明図である。
【図５】本発明の一実施形態における伝送路符号化器の詳細構成図である。
【図６】本発明の一実施形態における伝送路符号化器の動作を示すタイムチャートである。
【図７】本発明の一実施形態における符号化器の詳細構成図である。
【図８】本発明の一実施形態における符号化器の動作を示すタイムチャートである。
【図９】本発明の一実施形態における復号化器の詳細構成図である。
【図１０】本発明の一実施形態における伝送路復号化器の詳細構成図である。
【図１１】従来技術によるディジタル伝送装置の一例を示すブロック構成図である。
【図１２】マルチキャリア変調によるスペクトル分布の説明図である。
【図１３】ＯＦＤＭ波形成分の概念図である。
【図１４】直交周波数分割多重変調信号伝送装置におけるレート変換部の一例を示す詳細ブロック図である。
【図１５】直交周波数分割多重変調信号伝送装置における符号化部の一例を示す詳細ブロック図である。
【図１６】直交周波数分割多重変調信号伝送装置におけるＩＦＦＴ変換部の一例を示す詳細ブロック図である。
【図１７】直交周波数分割多重変調信号伝送装置におけるガード付加部の一例を示す詳細ブロック図である。
【図１８】直交周波数分割多重変調信号伝送装置における同期挿入部の一例を示す詳細ブロック図である。
【図１９】直交周波数分割多重変調信号伝送装置の同期検出部におけるタイミング再生部の一例を示す詳細ブロック図である。
【図２０】直交周波数分割多重変調信号伝送装置における復号化部の一例を示す詳細ブロック図である。
【図２１】直交周波数分割多重変調信号伝送装置におけるレート逆変換部の一例を示す詳細ブロック図である。
【図２２】直交周波数分割多重変調信号伝送装置におけるＩＦＦＴ部の動作を説明するための波形図である。
【図２３】直交周波数分割多重変調信号の一例を示す波形図である。
【図２４】直交周波数分割多重変調信号伝送装置における信号のスペクトル例を示す説明図である。
【図２５】本発明の一実施形態における信号のスペクトル例を示す説明図である。
【図２６】本発明の一実施形態におけるセットアップ付加部の詳細説明図である。
【図２７】本発明の一実施形態における信号のスペクトル例を示す説明図である。
【符号の説明】
１Ｔ  伝送路符号化部
２Ｔ  符号化部
３Ａ  ＩＦＦＴ部
３Ｂ  ガード付加部
３Ｃ  同期挿入部
３Ｄ  ＦＦＴ変換部
４Ａ  同期検出＆相関部
４Ｂ  ＦＳＴ補正部
２Ｒ  復号化部
１Ｒ  伝送路復号化部
１２  電圧制御クロック発振部
８  直交変調処理部
９Ａ  ＡＧＣ部
９Ｂ  直交復調処理部
１Ｔｎ  ナローモード設定された伝送路符号化部
２Ｔｎ  ナローモード設定された符号化部
１Ｔｓ  ノーマル／ナローモード切り替え設定可能な伝送路符号化部
２Ｔｓ  ノーマル／ナローモード切り替え設定可能な符号化部
１Ｒｎ  ナローモード設定された伝送路復号化部
２Ｒｎ  ナローモード設定された復号化部
１Ｒｓ  ノーマル／ナローモード切り替え設定可能な伝送路復号化部
２Ｒｓ  ノーマル／ナローモード切り替え設定可能な復号化部
ＦＳＴ  送信側フレーム制御パルス（フレーム周期）
ＣＫ  送信側サンプルクロック
Ｄｉｎ  送信側データ（連続シリアル状態）
Ｄｉｉ  レート変換済みデータ（間欠状態）
【図１】
0003581834.tif 000002
【図２】
0003581834.tif 000003
【図３】
0003581834.tif 000004
【図４】
0003581834.tif 000005
【図５】
0003581834.tif 000006
【図６】
0003581834.tif 000007
【図７】
0003581834.tif 000008
【図８】
0003581834.tif 000009
【図９】
0003581834.tif 000010
【図１０】
0003581834.tif 000011
【図１１】
0003581834.tif 000012
【図１２】
0003581834.tif 000013
【図１３】
0003581834.tif 000014
【図１４】
0003581834.tif 000015
【図１５】
0003581834.tif 000016
【図１６】
0003581834.tif 000017
【図１７】
0003581834.tif 000018
【図１８】
0003581834.tif 000019
【図１９】
0003581834.tif 000020
【図２０】
0003581834.tif 000021
【図２１】
0003581834.tif 000022
【図２２】
0003581834.tif 000023
【図２３】
0003581834.tif 000024
【図２４】
0003581834.tif 000025
【図２５】
0003581834.tif 000026
【図２６】
0003581834.tif 000027
【図２７】
0003581834.tif 000028