(57)【特許請求の範囲】
【請求項１】
複数の列電極と、前記列電極に交差して配列され各交差部に画素を形成する複数の行電極対とを有し、１フレームの画像を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割して階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記行電極対の内の少なくとも一方を複数の行電極群に分け、前記画素駆動データに応じて前記各行電極群毎に所定のサブフレームにおける点灯画素の有無を判別し、前記所定のサブフレームにおいて点灯画素が全く無い行電極群に対する駆動パルスの供給を停止することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記所定のサブフレームは、重み付けの最も重いビット桁に対応したサブフレームを含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネル（ＰＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
係るＡＣＰＤＰは、列電極及び列電極と直交し一対（行電極Ｘ、Ｙ）にて１行（１走査ライン）を構成する行電極対を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セルが形成されている。
【０００３】
係るＰＤＰを階調表示させる方法の一つとして１フレーム（１フィールド）の表示期間を、Ｎビットの表示データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する方法（いわゆるサブフレーム法）がある。
【０００４】
このサブフレーム法とは、図４に示すように、例えば画素駆動データが６ビットの場合、１フレームの表示期間をＳＦ１、ＳＦ２、……、ＳＦ６なる６個のサブフレームに分割する。この際、各サブフレームＳＦ１〜ＳＦ６では、例えば、順に１回、２回、４回、８回、１６回、３２回の維持放電発光が行われる。
【０００５】
各サブフレームは、例えば、一斉リセット期間（図４中黒色部分）、アドレス期間、維持放電期間（図４中斜線部分）及び壁電荷消去期間（図示しない）とからなり、図５に示すように、各種駆動パルスが印加される。
【０００６】
図５は、係るＡＣＰＤＰの従来の各種駆動パルスの印加タイミングを示す図である。同図において、まず、負極性のリセットパルスＲＰｙ  を全ての行電極Ｙ    １  〜Ｙｎ  に印加すると同時に、正極性のリセットパルスＲＰｘ  を全ての行電極Ｘ１  〜Ｘｎ  の各々に印加する。係るリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。
【０００７】
次に、各行毎の画素データに対応した画素データパルスＤＰ１  〜ＤＰｎ  を、順次列電極Ｄ１  〜Ｄｍ  に印加する。この画素データパルスＤＰ１  〜ＤＰｎ  各々の印加タイミングに同期して走査パルス（選択消去パルス）ＳＰを行電極Ｘ１  〜Ｘ    ｎ  へ順次印加して行く。この際、係る画素データパルスＤＰ、及び走査パルスＳＰが各々列電極及び行電極に同時に印加された放電セル（消灯画素）にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。
【０００８】
一方、走査パルスＳＰが印加されたものの画素データパルスＤＰが印加されない放電セル（点灯画素）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される（アドレス期間）。
【０００９】
次に、正極性の放電維持パルスＩＰｙ  を行電極Ｙ１  〜Ｙｎ  の各々に印加すると共に放電維持パルスＩＰｙ  の印加タイミングとはずれたタイミングにて正極性の放電維持パルスＩＰｘ  を行電極Ｘ１  〜Ｘｎ  の各々に印加する。このように放電維持パルスＩＰｘ  、ＩＰｙ  が交互に行電極対に印加され、壁電荷が残留している放電セル（点灯画素）は放電発光を繰り返す一方壁電荷が消滅した放電セル（消灯画素）は放電発光しない（維持放電期間）。
【００１０】
次に、全ての行電極Ｘ１  〜Ｘｎ  に一斉に消去パルスＥＰを印加して全放電セルの壁電荷を消去する（壁電荷消去期間）。
以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を１つの表示サイクル（１サブフレーム）として、これを繰り返し行うことにより、画像表示が行われる。
【００１１】
【発明が解決しようとする課題】
上記のサブフレーム法においては、各サブフレームの維持放電期間において放電発光（表示）するか否かに関係なくリセットパルス、走査パルス、放電維持パルス、消去パルス等の駆動パルスを行電極対に印加していた。
【００１２】
しかしながら、映像の内容によっては１フレーム内のいずれかのサブフレームに対応する画面について放電発光（表示）を行わなくてもよい場合が有り得る。また、１サブフレームに対応した画面全体ではなく、１サブフレームに対応した画面を複数の領域に分割した場合に、いずれかの領域について放電発光（表示）を行わなくてもよい場合はさらにその可能性が高くなる。従って、このような場合には駆動パルスの印加のために無駄な電力を消費していることとなる。
【００１３】
本発明は、上記の問題を解決するためになされたものであり、消費電力を低減させたプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、複数の列電極と、列電極に交差して配列され各交差部に画素を形成する複数の行電極対とを有し、１フレームの画像を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割して階調表示を行うプラズマディスプレイパネルの駆動方法であって、行電極対の内の少なくとも一方を複数の行電極群に分け、画素駆動データに応じて各行電極群毎に所定のサブフレームにおける点灯画素の有無を判別し、所定のサブフレームにおいて点灯画素が全く無い行電極群に対する駆動パルスの供給を停止することを特徴とする。
【００１５】
また、請求項２記載の発明は、請求項１記載のプラズマディスプレイパネルの駆動方法において、所定のサブフレームは、重み付けの最も重いビット桁に対応したサブフレームを含むことを特徴とする。
【００１６】
【作用】
本発明は以上の駆動方法を用いたので、点灯画素判別部は、各サブフレームに対応する行電極群に供給されるビットデータ（画素駆動データ）によって、各行電極群毎の点灯画素の有無を所定のサブフレームにおいて判別し、所定のサブフレームの表示期間において点灯画素が全く無い場合は、対応する行電極群に対する駆動パルスの供給を停止させるための制御信号を発生してこれを制御回路に供給することにより、その表示期間において、制御回路が、点灯表示に不要な駆動パルス（リセットパルス、走査パルス、維持パルス、消去パルス）を該当するサブフレームの行電極群に供給するのを停止するので、プラズマディスプレイパネルの駆動時における消費電力を低減することができる。
【００１７】
【発明の実施の形態】
図１は、本発明の一実施形態におけるプラズマディスプレイパネルの駆動方法で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
同図に示されるように、ＰＤＰ１１は、放電空間７を介して対向配置された一対のガラス基板１、２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。なお、行電極Ｘ、Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属電極）３とから構成されている。
【００１８】
一方、背面側のガラス基板２の内面上に行電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に、行電極Ｘ、Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００１９】
次に、図１のＰＤＰ１１を使用して行われる本発明によるプラズマディスプレイパネルの駆動方法について説明する。
図２は、本発明の駆動方法にてパネル駆動を行う駆動装置の構成を示す図である。なお、ここでは、行電極対の一方（行電極Ｘ）を上下に２つの行電極群に分割し、１フレームを２つのサブフレームで構成する場合で示している。
【００２０】
図２において、Ａ／Ｄ変換器２１は、入力された映像信号を制御回路２２から供給されるクロック信号に応じてサンプリングすることにより、１画素に対応したＮビットの画素データを得、これを順次画素データ処理回路に供給する。
【００２１】
画像データ処理回路２３は、制御回路２２から供給されるクロック信号、水平及び垂直同期信号、及び選択信号等に応じてデータ処理を行うデイザ処理回路、偽輪郭補正データ変換回路等から構成される。これらディザ処理回路、偽輪郭補正データ変換回路は、画素データのビット数を減らして疑似中間調表示を実現し、かつ、偽輪郭を補償した画素データを生成し、これをフレームメモリ２４に供給する。
【００２２】
フレームメモリ２４は、制御回路２２から供給される書込み制御信号に応じて画像データ処理回路２３から出力される画素データを順次書込む。さらにフレームメモリ２４は、書込まれた画素データを制御回路２２から供給される読み出し制御信号に応じて読み出し、これを列電極ドライバ２６に供給する。ここで、フレームメモリ２４から、サブフレームの表示順に従って各サブフレームに対応するビット桁のビットデータが順次読み出される。
【００２３】
制御回路２２は、入力される水平及び垂直同期信号に応じてリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を発生し、リセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を２つのサブフレームに対応する行電極群Ｘ１１〜Ｘ１ｎ、Ｘ２１〜Ｘ２ｎをそれぞれ駆動する行電極ドライバ（行電極Ｘドライバ）２５ａ、２５ｂに、またリセットタイミング信号、維持タイミング信号を行電極ドライバ（行電極Ｙドライバ）２５ｃに供給する。
【００２４】
プラズマディスプレイパネル（ＰＤＰ）１１において、行電極Ｘ、Ｙの一方（行電極Ｘ）は、２つの行電極群Ｘ１１〜Ｘ１ｎ、Ｘ２１〜Ｘ２ｎに分けられている。
この２つの行電極群Ｘ１１〜Ｘ１ｎ、Ｘ２１〜Ｘ２ｎに対応して行電極ドライバ（行電極Ｘドライバ）２５ａ、２５ｂが設けられている。一方、行電極Ｘ、Ｙの他方（行電極Ｙ）に対応して行電極ドライバ２５ｃ（行電極Ｙドライバ）が設けられている。
【００２５】
行電極ドライバ（行電極Ｘドライバ）２５ａ、２５ｂは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、画素データに応じて壁電荷を選択的に形成又は消去し点灯画素（セル）及び消灯画素（セル）を選択するための走査パルス（選択書込みパルス又は選択消去パルス）、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルス、全放電セルの壁電荷を消去するための消去パルスを発生し、これらを行電極群Ｘ１１〜Ｘ１ｎ、Ｘ２１〜Ｘ２ｎに供給する。
この際、走査パルスは、行電極Ｘ１１から行電極Ｘ２ｎへと順次走査にて印加されて行く。
【００２６】
行電極ドライバ（行電極Ｙドライバ）２５ｃは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルスを行電極Ｙ１１〜Ｙ２ｎに供給する。この際、行電極Ｙ１１〜Ｙ２ｎには同一タイミングでリセットパルス、維持パルスがそれぞれ印加される。
【００２７】
列電極ドライバ２６は、上記フレームメモリ２４から順次供給される各サブフレームに対応するビット桁のビットデータ（画素駆動データ）の論理値「１」及び「０」に対応した電圧値を有する画素データパルスを発生してＰＤＰ１１の列電極Ｄ１  〜Ｄｍ  に供給する。
【００２８】
第１点灯画素判別部２７ａは、上記フレームメモリ２４から順次供給される各サブフレームに対応するビット桁のビットデータ（画素駆動データ）に応じて、各サブフレームにおける行電極群Ｘ１１〜Ｘ１ｎに対応する表示領域（画面の上半分）Ｓａ内の点灯画素の有無を判別し、各サブフレームの表示期間において点灯画素が全く無い場合は、行電極群Ｘ１１〜Ｘ１ｎに対する駆動パルス（リセットパルス、走査パルス、維持パルス、消去パルス）の供給を停止させるための第１制御信号を発生してこれを制御回路２２に供給する。
【００２９】
同様に、第２点灯画素判別部２７ｂは、上記フレームメモリ２４から順次供給される各サブフレームに対応するビット桁のビットデータ（画素駆動データ）に応じて、各サブフレームにおける行電極群Ｘ２１〜Ｘ２ｎに対応する表示領域（画面の下半分）Ｓｂ内の点灯画素の有無を判別し、各サブフレームの表示期間において点灯画素が全く無い場合は、行電極群Ｘ２１〜Ｘ２ｎに対する駆動パルス（リセットパルス、維持パルス）の供給を停止させるための第２制御信号を発生してこれを制御回路２２に供給する。
【００３０】
制御回路２２は、第１及び第２点灯画素判別部２７ａ、２７ｂから供給される第１及び第２制御信号に応答して、行電極ドライバ（行電極Ｘドライバ）２５ａ、２５ｂへの上記リセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号の供給を停止（制御）する。
【００３１】
なお、各サブフレームの表示期間において表示領域Ｓａ、Ｓｂ内に点灯画素が１つ以上ある場合には、上記の制御信号は発生せず、結果として各行電極群に対して駆動パルスが供給される。
【００３２】
次に、駆動装置の動作について説明する。ここで、画素駆動データは４ビットとする。
図２において、第１点灯画素判別部２７ａは、上記フレームメモリ２４から順次供給されるライン１１〜１ｎ（行電極群Ｘ１１〜Ｘ１ｎ）に対応する表示領域（画面の上半分）Ｓａ内の画素に対するビットデータ（画素駆動データ）をサブフレーム毎に判別し、例えば、図３に示すように、ライン１１〜１ｎ（行電極群Ｘ１１〜Ｘ１ｎ）に対応する表示領域（画面の上半分）Ｓａ内の全画素に対する重み付けが最も重いビット桁のビットデータが全て非発光論理値である場合（すなわち、表示領域Ｓａ内の全画素が全て消灯画素である場合）は、重み付けが最も重いビット桁に対応するサブフレーム（発光期間が最も長いサブフレームＳＦ４）の表示期間において行電極群Ｘ１１〜Ｘ１ｎに対する駆動パルスの供給を停止させるための第１制御信号を発生してこれを制御回路２２に供給する。
図３は、本発明の駆動方法を用いて駆動中のＰＤＰの１フレームにおける画素の点灯状態を、各表示領域に対応するサブフレーム毎に表した図であり、図中斜線部分は表示期間において点灯画素が１つ以上ある場合のサブフレームを示し、ブランク部分は表示期間において点灯画素が全く無い場合のサブフレームをそれぞれ示している。
【００３３】
また、図２において、第２点灯画素判別部２７ｂは、上記フレームメモリ２４から順次供給されるライン２１〜２ｎ（行電極群Ｘ２１〜Ｘ２ｎ）に対応する表示領域（画面の下半分）Ｓｂ内の画素に対するビットデータ（画素駆動データ）をサブフレーム毎に判別し、例えば、図３に示すように、ライン２１〜２ｎ（行電極群Ｘ    ２１〜Ｘ２ｎ）に対応する表示領域（画面の下半分）Ｓｂ内の全画素に対する重み付けが２番目に重いビット桁のビットデータが全て非発光論理値である場合、重み付けが２番目に重いビット桁に対応するサブフレーム（発光期間が２番目に長いサブフレームＳＦ３）の表示期間において行電極群Ｘ２１〜Ｘ２ｎに対する駆動パルスの供給を停止させるための第２制御信号を発生してこれを制御回路２２に供給する。
【００３４】
制御回路２２は、第１点灯画素判別部２７ａから供給される第１制御信号に応答して、重み付けが最も重いビット桁に対応するサブフレーム（発光期間が最も長いサブフレームＳＦ４）の表示期間において行電極群Ｘ１１〜Ｘ１ｎに対する駆動パルスの供給を停止させるように行電極ドライバ（行電極Ｘドライバ）２５ａへのリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号の供給を停止（制御）し、第２点灯画素判別部２７ｂから供給される第２制御信号に応答して、重み付けが２番目に重いビット桁に対応するサブフレーム（発光期間が最も長いサブフレームＳＦ３）の表示期間において行電極群Ｘ２１〜Ｘ２ｎに対する駆動パルスの供給を停止させるように行電極ドライバ（行電極Ｘドライバ）２５ｂへリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号の供給を停止（制御）する。
【００３５】
以上の構成により、ＰＤＰの駆動装置は、駆動中のＰＤＰの１フレームの表示期間中において、点灯画素が全く無い場合のサブフレームに対応する行電極群に対しては、その表示期間中は駆動パルスの供給を停止するように駆動したので、放電に寄与しない駆動パルスの発生が抑えられ、したがってＰＤＰ駆動時における消費電力がその分低減する。
【００３６】
なお、図２では、行電極対の一方（行電極Ｘ）を上下に２つの行電極群に分割する例を示したが、これに限るものではなく、例えば行電極対の一方（行電極Ｘ）を奇数ラインと偶数ラインとに分け２つの行電極群に分割することもできる。
【００３７】
また、行電極対の一方（行電極Ｘ）を３つ以上の行電極群に分割することもできる。このように行電極群の分割数を増やした場合には、放電に寄与しない駆動パルスの発生の抑制が一層効果的となる。
【００３８】
また、上記実施形態においては、行電極対の他方（行電極Ｙ）は、全ライン
（行）で共通の駆動パルスが印加されるため分割せず駆動パルスの供給制限も行っていないが、行電極対の一方（行電極Ｘ）と同様に分割して駆動パルスの供給制限を行うようにすることもできる。
【００３９】
この場合、例えば行電極対の一方（行電極Ｘ）を４つの行電極群に分けると共に行電極対の他方（行電極Ｙ）を２つの行電極群に分け、各サブフレームの表示期間において、４つの行電極群に対応する表示領域毎に点灯画素の有無を判別して、各行電極群に対する駆動パルスの供給を選択的に制限するようにしてもよい。
【００４０】
さらに、上記の駆動方法では、３電極構造の反射型ＡＣＰＤＰを用いた例を示したが、これに限らず、例えばＤＣ（直流）型ＰＤＰ等の他の形式のＰＤＰにも適用できる。
【００４１】
【発明の効果】
本発明は以上の駆動方法を用いたため、点灯画素判別部は、各サブフレームに対応する行電極群に供給されるビットデータ（画素駆動データ）によって、各行電極群毎の点灯画素の有無を所定のサブフレームにおいて判別し、所定のサブフレームの表示期間において点灯画素が全く無い場合は、対応する行電極群に対する駆動パルスの供給を停止させるための制御信号を発生してこれを制御回路に供給することにより、その表示期間において、制御回路が、点灯表示に不要な駆動パルス（リセットパルス、走査パルス、維持パルス、消去パルス）を該当するサブフレームの行電極群に供給するのを停止するので、プラズマディスプレイパネルの駆動時における消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるプラズマディスプレイパネルの駆動方法で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【図２】本発明の駆動方法にてパネル駆動を行う駆動装置の構成を示す図である。
【図３】本発明の駆動方法を用いて駆動中のＰＤＰの１フレームにおける画素の点灯状態を、各表示領域に対応するサブフレーム毎に表した図である。
【図４】サブフレーム法を用いて駆動中のＰＤＰの１フレームの表示期間において、各サブフレームに印加する各種駆動パルスを表した図である。
【図５】ＡＣＰＤＰの従来の各種駆動パルスの印加タイミングを示す図である。
【符号の説明】
１・・・・・ガラス基板
２・・・・・ガラス基板
３・・・・・バス電極（金属電極）
４・・・・・透明電極
５・・・・・誘電体層
６・・・・・保護層
７・・・・・放電空間
８・・・・・蛍光体層
１０・・・・障壁
１１・・・・ＰＤＰ
２１・・・・Ａ／Ｄ変換器
２２・・・・制御回路
２３・・・・画像データ処理回路
２４・・・・フレームメモリ
２５ａ・・・行電極ドライバ（行電極Ｘドライバ）
２５ｂ・・・行電極ドライバ（行電極Ｘドライバ）
２５ｃ・・・行電極ドライバ（行電極Ｙドライバ）
２６・・・・列電極ドライバ
２７ａ・・・第１点灯画素判別部
２７ｂ・・・第２点灯画素判別部
【図１】
0003559135.tif 000002
【図２】
0003559135.tif 000003
【図３】
0003559135.tif 000004
【図４】
0003559135.tif 000005
【図５】
0003559135.tif 000006