【事件の表示】
　平成　８年特許願第　９２７０３号「低電源電圧半導体装置の入力バッファー」拒絶査定不服審判事件〔平成　８年１１月２２日出願公開、特開平　８−３０７２４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明　
　本願は，平成８年４月１５日（パリ条約による優先権主張　平成７年４月２４日　大韓民国）を出願日とする出願であって，本願の請求項１に係る発明（以下，「本願発明」という。）は，平成１８年８月１５日付けの手続補正により補正された明細書及び図面の記載からみて，その請求項１に記載された事項により特定される次のとおりのものである。　　　　　　　　　　　　　　　　　
「低電源電圧と共通ソースノードとの間に連結された電流ソーストランジスタと，
　前記共通ソースノードと接地との間に第１電流通路を形成する，ゲートに基準電圧が結合された第１トランジスタ及び前記第１トランジスタと直列に連結された第１負荷トランジスタと，
　前記共通ソースノードと接地との間に第２電流通路を形成する，ゲートに入力信号が連結された第２トランジスタ及び前記第２トランジスタと直列に連結された第２負荷トランジスタと，
　前記第２トランジスタのドレイン出力を内部回路に印加するためにバッファリングするバッファー手段と，
　ゲートに入力信号が印加され，ドレインが前記第２トランジスタのドレインに連結されたバイパストランジスタと，
　前記バイパストランジスタのソースに連結され，前記バイパストランジスタのソースを接地させる電流制限手段とを備えることを特徴とする低電源電圧半導体装置の入力バッファー。」
　　　　　　　　　　　　　　　　
２．引用発明　
　原査定の拒絶の理由に引用され，本願の優先日前である昭和６３年６月４日に頒布された特開昭６３−１３２５２６号公報（以下，「引用文献」という。）には，第１図とともに以下の記載がある。　
（イ）「この発明は，半導体集積回路で使用される入力バッファ回路に関する。」（第１頁右下欄第４〜５行）
（ロ）「（実施例）
　以下，図面を参照してこの発明の詳細な説明する。第１図はこの発明の一実施例に係る入力バッファ回路を示すもので，この入力バッファ（原文には「入力バッァ」と記載されているが，明らかな誤記のため修正した。）回路にあっては，差動増幅器１２とインバータ回路１３が相補的に動作する構造となっている。
　非同期に動作する差動増幅器１２は，Ｐチャンネル型ＭＯＳトランジスタＱｌｌ，Ｑ１２と，Ｎチャンネル型ＭＯＳトランジスタＱ１３，Ｑ１４とを備えており，トランジスタＱｌｌおよびＱ１２のソースは電源Ｖｃｃ（第２の電位供給源）にそれぞれ接続され，これらのトランジスタＱｌｌ，Ｑ１２のゲートは互いに接続されている。またトランジスタＱｌｌのゲートはそのドレインに接続されている。すなわち，トランジスタＱｌｌとＱ１２から成るカレントミラー回路がこの差動増幅器１２の定電流源として動作する。
　上記トランジスタＱｌｌのドレインにはＮチャンネル型ＭＯＳトランジスタＱ１３のドレインが接続され，このトランジスタＱ１３のソースは接地すなわち第１の電位供給源となる接地電源Ｖｓｓに接続されている。また，上記トランジスタＱ１２のドレインには，Ｎチャンネル型ＭＯＳトランジスタＱ１４のドレインが接続されており，このトランジスタＱ１４のソースは接地されている。すなわち，トランジスタＱ１３，Ｑ１４は差動トランジスタ対として動作するもので，トランジスタＱ１３のゲートには内部で発生した基準信号Ｖｒｅｆが供給され，トランジスタＱ１４のゲートには外部からの入力信号Ｖｉｎが供給される。この差動増幅器１２の出力は，トランジスタＱ１２とトランジスタＱ１４との接続点を出力ノードとして取出される。
　上記インバータ回路１３は，電源Ｖｃｃと接地電源Ｖｓｓとの間に電流通路が直列接続されたＰチャンネル型ＭＯＳランジスタＱ１５とＮチャンネル型ＭＯＳトランジスタＱ１６とから構成されるＣＭＯＳインバータであり，これらのトランジスタＱ１５，Ｑｌ６のゲートにも入力信号Ｖｉｎが供給される。
　このインバータ回路１３の出力ノードとなるトランジスタＱ１５とＱ１６との接続点は，差動増幅器１２の出力ノードに接続されている。したがって，この人力バッファ回路の出力信号ａは，差動増幅器１２からの出力とインバータ回路１３からの出力との和になっている。
　すなわち，入力信号Ｖｉｎの電位が基準信号Ｖｒｅｆよりも小さい場合には，トランジスタＱ１３のコンダクタンスがトランジスタＱ１４よりも大きくなり，トランジスタＱｌｌおよびＱｌ３に流れる電流値と等しい電流が電源Ｖｃｃから出力ノードＮ０１に流れ込む。この結果，出力ノードＮ０１の電位は電源Ｖｃｃの値に近付き“１”レベルとなる。自己ノイズにより接地電位の値が大きくなっている場合には，トランジスタＱ１３のコンダクタンスが減少するため，電源Ｖｃｃから出力ノードＮ０１に流れる電流が減少して，この差動増幅器１２の動作速度が著しく減少する。しかしながら，この時には，インバータ回路１３のトランジスタＱ１５がオン状態となっているため，トランジスタＱ１５を介して電源Ｖｃｃから出力へ電流が流れ込むので，差動増幅器１２とインバータ回路１３とから成る入力バッファ回路全体として見れば，最低限の動作速度は確保される。
　また，入力信号Ｖｉｎの電位が基準信号Ｖｒｅｆの値よりも大きい場合には，トランジスタＱ１４のコンダクタンスがトランジスタＱ１３のコンダクタンスよりも大きくなり，出力ノードＮ０１の電位は接地電源Ｖｓｓすなわち“０”レベルとなるが，接地電源Ｖｓｓに正のノイズがのっている時には，出力ノードＮ０１から引抜かれる電流が減少する。しかしながら，この時には，インバータ回路１３のトランジスタＱ１６がオン状態となっているため，このトランジスタＱ１６側へも電流が引抜かれる。したかって，この場合にも最低限の動作速度は確保される。
　このように，インバータ回路１３は，ノイズ発生時における差動増幅器１２のコンダクタンス変動を補うためのものであるので，その素子面積は比較的小さなもので良い。もちろん，差動増幅器１２とインバータ回路１３との大きさの関係は，使用する内部回路の特性に合せて決定すれば良い。」（第３頁左下欄第８行〜第４頁左下欄第８行），　　
　
　「半導体集積回路」は半導体装置のことであるから，上記摘記事項（イ）によれば，上記摘記事項（ロ）及び第１図に記載された実施例に係る発明は，半導体装置の入力バッファに関するものであり，
　上記摘記事項（ロ）及び第１図によれば，「Ｎチャンネル型ＭＯＳトランジスタＱｌ３」と「Ｎチャンネル型ＭＯＳトランジスタＱ１４」のソースは共通ソースノード（第１図最下部の「●」。）を備えていて，これは接地電源Ｖｓｓに接続されており，
　「Ｎチャンネル型ＭＯＳトランジスタＱ１３」，「Ｎチャンネル型ＭＯＳトランジスタＱ１４」を，各々，第１トランジスタ，第２トランジスタということは任意であり，
　上記摘記事項（ロ）及び第１図によれば，「Ｐチャンネル型ＭＯＳトランジスタＱｌｌ」は「Ｎチャンネル型ＭＯＳトランジスタＱ１３」の負加トランジスタであるから，第１負荷トランジスタということができ，また，これらのトランジスタにより電流通路が生成されているから，この電流通路を第１電流通路ということもでき，また，この「Ｎチャンネル型ＭＯＳトランジスタＱ１３」のゲートには「基準信号Ｖｒｅｆ」が与えられているが，このことは基準電圧が結合されていることであり，
　同様に，「Ｐチャンネル型ＭＯＳトランジスタＱ１２」は，「Ｎチャンネル型ＭＯＳトランジスタＱ１４」の負加トランジスタであるから，第２負荷トランジスタということができ，また，これらのトランジスタにより生成された電流通路を第２電流通路ということもでき，また，「Ｎチャンネル型ＭＯＳトランジスタＱ１４」には「入力信号Ｖｉｎ」が連結されており，
　「Ｐチャンネル型ＭＯＳランジスタＱ１５」及び「Ｎチャンネル型ＭＯＳトランジスタＱ１６」からなるＣＭＯＳ構成のインバータ回路において，それぞれドレインは前記「Ｎチャンネル型ＭＯＳトランジスタＱ１４」のドレインに連結されており，
「バッファ」とバッファーは単なる音表記の違いにすぎず，同じものである。
　
　したがって，上記引用文献の記載及び技術常識によれば，上記引用文献には，　
「接地電圧と共通ソースノードと，
　前記共通ソースノードと電源との間に第１電流通路を形成する，ゲートに基準電圧が結合された第１トランジスタ及び前記第１トランジスタと直列に連結された第１負荷トランジスタと，
　前記共通ソースノードと接地との間に第２電流通路を形成する，ゲートに入力信号が連結された第２トランジスタ及び前記第２トランジスタと直列に連結された第２負荷トランジスタと，
　ゲートに入力信号が印加され，ドレインが前記第２トランジスタのドレインに連結されたＰチャンネル型ＭＯＳランジスタ及びＮチャンネル型ＭＯＳトランジスタからなるＣＭＯＳ構成のインバータ回路とを備える半導体装置の入力バッファー。」（以下，「引用発明」という。）が開示されているものと認められる。　
　　　　　　　　　　　　　　　　　　
３．対比　
　　そこで，本願発明と引用発明とを対比する。　
　ａ）引用発明の「接地電圧」及び「電源」は，入力バッファー駆動のための電圧を付与する点において，本願発明の「低電源電圧」及び「接地」に対応するものであり，これらは電位を供給するためのものであるから，引用発明の「接地電圧」と本願発明の「低電源電圧」を一方の電位，この第１の電位に対して反対の電位を与えるという意味において，引用発明の「電源」と本願発明の「接地」を他方の電位ということができる。
　ｂ）引用発明の「ドレインが前記第２トランジスタのドレインに連結されたＰチャンネル型ＭＯＳランジスタ」は，上記摘記事項（ロ）にその動作が記載されているように，「第２トランジスタ」に流れる電流をバイパスするものであるから，その機能面から，バイパストランジスタということができる。
　　　　　　　　　　　
　したがって，本願発明と引用発明は，次の点で一致し，相違する。　
　　　　　　　　　　　　　　　
（一致点）　
　一方の電圧と共通ソースノードと，
　前記共通ソースノードと他方の電位との間に第１電流通路を形成する，ゲートに基準電圧が結合された第１トランジスタ及び前記第１トランジスタと直列に連結された第１負荷トランジスタと，
　前記共通ソースノードと接地との間に第２電流通路を形成する，ゲートに入力信号が連結された第２トランジスタ及び前記第２トランジスタと直列に連結された第２負荷トランジスタと，
　ゲートに入力信号が印加され，ドレインが前記第２トランジスタのドレインに連結されたバイパストランジスタとを備える半導体装置の入力バッファー。
　
（相違点１）　
　一方の電位及び他方の電位に関して，各々，本願発明は「低電源電圧」「接地」であるが，引用発明は「接地電圧」「電源」である。
（相違点２）
　本願発明は「低電源電圧と共通ソースノードとの間に連結された電流ソーストランジスタ」を備えているのに対して，引用発明は備えていない。
（相違点３）
　本願発明は「第２トランジスタのドレイン出力を内部回路に印加するためにバッファリングするバッファー手段」を備えているのに対して，引用発明は備えていない。
（相違点４）
　本願発明は「バイパストランジスタのソースに連結され，前記バイパストランジスタのソースを接地させる電流制限手段」を備えているのに対して，引用発明は備えていない。
（相違点５）
　半導体装置に関して，本願発明は「低電源電圧」との構成を付加しているが，引用発明の半導体装置が低電源電圧かは不明である。
　　　　　　　　　
　４．当審の判断　
　そこで，相違点について検討する。　
（相違点１）及び（相違点５）について　
　意見書等で請求人も認めているように，電源と接地，Ｐチャンネル型ＭＯＳランジスタとＮチャンネル型ＭＯＳトランジスタを同時に入れ替えることにより，等価な回路が構成できることは，当業者にとって周知自明なことである。
　次に，本願発明における「低電源電圧」の「低」について検討する。
入力バッファ回路を含む電子回路において，「低電源電圧」という記載は比較対象となる特定電圧の電源電圧があり，それに比して「低」い電源電圧の意として用いられるのが普通であって，入力バッファにおいて，ある決まった特定電圧が存在するという技術常識があるとはいえない以上，「低電源電圧」の「低」に格別な技術的構成を見出すことはできない。また，半導体装置における微細化は技術の流れであり，その過程で電源電圧を低下させることも周知自明のことにすぎないから，本願発明の「低電源電圧」は，電圧についての単なる限定にすぎないということもできる。
　したがって，引用発明の「接地電圧」「電源」を「低電源電圧」「接地」に変更することは，周知自明な技術事項間の単なる交換にすぎず，また，半導体装置の修飾語である「低電源電圧」についても格別な技術的意義を認めることはできない。
（相違点２）について
　第１電流通路，第２電流通路においる差動増幅器の駆動電流を制御するために電流ソーストランジスタを用いることは，原審で引用された特開平６−１２０８０６号公報からも明らかなように，常套手段であるから，低電源電圧と共通ソースノードとの間に連結された電流ソーストランジスタを備える点に格別な創意工夫を見出すことはできない。
（相違点３）について　
　審判請求書で請求人もほぼ認めているように，出力部にバッファー手段をもうけることは，原審で引用された特開平６−１２０８０６号公報からも明らかなように，この分野の常套手段であるから，「第２トランジスタのドレイン出力を内部回路に印加するためにバッファリングするバッファー手段」を備えることに格別な困難性はない。
（相違点４）について
　トランジスタの駆動電流を，電流路を構成するチャネルのサイズ，不純物濃度，付加抵抗値などによって決定することは，回路設計の最も基本な事項であり，また，引用発明のバイパストランジスタといえども，当業者はその駆動電流の調整を当然に実施するものということができるから，付加抵抗を含む電流制限手段を調整手段として選択する程度のことは，単なる設計的事項にすぎない。
　
　そして，バイパストランジスタの動作について，上記摘記事項（ロ）中には，「インバータ回路１３のトランジスタＱ１５がオン状態となっているため，トランジスタＱ１５を介して電源Ｖｃｃから出力へ電流が流れ込む」と記載されており，一方，本願の発明の詳細な説明中の「バイパストランジスタＭ６がＮ２に蓄積された電荷を速くバイパスさせてＮ２の電位を迅速にロー状態とする。」（段落【００１３】）と記載されており，電源と接地，Ｐチャンネル型ＭＯＳランジスタとＮチャンネル型ＭＯＳトランジスタを同時に入れ替えることにより，等価な回路が構成できることと併せると，実質的に同様の動作であるということができるから，引用発明においても本願発明の作用効果は当然に生ずるということができる。
　
５．むすび　
　以上のとおり，本願発明は，引用文献に記載された発明に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。　
　　　　　　　　　　　　　　
　よって，結論のとおり審決する。