【事件の表示】
　特願２００２−　２６５６３「ＬＣＤ電源制御方法とその制御回路及びこの制御回路を有する画像形成装置」拒絶査定不服審判事件〔平成１４年１１月２２日出願公開、特開２００２−３３３８７２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は、特許法第４１条に基づく優先権主張を伴う平成１４年２月４日（優先日：平成１３年３月７日、出願番号：特願２００１−６３９９２号）の出願であって、平成１８年１２月１４日付け（発送日：平成１８年１２月２６日）で拒絶査定がなされ、これに対して平成１９年１月２５日に拒絶査定不服審判の請求がなされるとともに、同年２月２６日付けで明細書を対象とする手続補正がなされたものであって、当審において、平成２１年３月２４日付け（発送日：平成２１年３月３１日）で拒絶の理由を通知したところ、これに対して平成２１年５月２９日付けで意見書が提出されるとともに、同日付けで明細書を対象とする手続補正がなされたものである。
　
２　本願発明について
　本願の請求項１に係る発明は、平成２１年５月２９日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲に記載された以下のとおりのものと認める。（以下「本願発明」という。）
　
「【請求項１】
　モジュール内のロジック回路用電源の電圧を電圧検出手段で検出して、ＬＣＤ駆動用電源から液晶ディスプレイの駆動回路への電圧の供給遮断をＬＣＤ電源供給／遮断手段により行わせるＬＣＤ電源制御方法において、前記電圧検出手段は、前記ロジック回路用電源の電圧降下を検出したとき、直ちに電圧降下を示す信号を出力して、前記ＬＣＤ電源供給／遮断手段を遮断状態にすると共に、強制放電手段を動作状態にして、前記ロジック回路用電源の電圧が「０Ｖ」になる前に前記液晶ディスプレイの駆動回路の残留電荷を前記強制放電手段により強制的に放電するように制御することを特徴とするＬＣＤ電源制御方法。」
　
３　引用刊行物に記載された発明
（１）原査定の拒絶の理由に引用され、本願の優先日前の平成１１年１０月１５日に頒布された刊行物である特開平１１−２８２４２７号公報（以下、「引用刊行物１」という。）には、「液晶ディスプレイの駆動電圧制御装置」の発明に関して、図面とともに以下の事項が記載されている。
　
＜記載事項１＞
「【０００１】
【発明の属する技術分野】本発明は、省電力モ−ドオフにおいては制御電圧および駆動電圧を出力し、省電力モ−ドオンにおいてはそれらの制御電圧および駆動電圧の出力を停止し待機電圧を出力する複数電源出力の省電力電源回路を有する機器の、該省電力電源回路から制御電圧および駆動電圧を受ける液晶ディスプレイの、駆動電圧の制御に関する。」
　
＜記載事項２＞
「【０００７】
【発明が解決しようとする課題】制御電圧＋５Ｖは、制御回路の電源として多く用いられており、接続される部品によっては、制御電圧＋５Ｖを制御回路に、駆動電圧＋２４Ｖをドライバ（駆動回路）に使用している物もある。これらの部品によっては、制御回路の電圧が駆動電圧より先に落ちると、該部品又はドライバがダメージを受ける場合がある。操作盤の表示に用いられている液晶ディスプレイもそのような物の一つであり、ダメージを受けた場合には、視覚的にも大きな影響を受けるため効果的な対策が必要である。
【０００８】本発明はこのような問題を解決することを目的とする。具体的には、省電力電源回路の省電力モ−ドオン／オフの切換わり時の液晶ディスプレイのダメージを防止することを目的とする。」
　
＜記載事項３＞
「【００１６】
【実施例】図１に本発明の一実施例を示す。ここに用いられている電源回路１０は、画像形成装置の省電力電源回路であり、図３に示したものと同一である。液晶ディスプレイＬＣＤは画像形成装置の表示盤にあるものであり、その内部の制御回路には省電力電源回路１０の＋５Ｖが直接に印加される。液晶ディスプレイＬＣＤの電極通電回路には、省電力用オン／オフコントロ−ラ７０のＦＥＴ８４を介して、省電力電源回路１０の＋２４Ｖが印加される。
【００１７】図２の（ａ）には、省電力モ−ドオンから省電力モ−ドオフに移行し、そしてその逆に移行するまでの、省電力電源回路１０の複数の出力の中の、制御電圧用＋５Ｖおよび駆動電圧用＋２４Ｖの時系列変化を示し、図２の（ｂ）には、制御電圧用＋５Ｖが印加されているときの、ＬＣＤの内部の制御回路が発生するタイミング信号の時系列変化を示す。
【００１８】図２において、Ｄは表示データ、ＣＰは表示データをＬＣＤにラッチ及びシフトするためのクロック、ＬＤはライン単位のコード信号、ＦＭはフレーム信号である。表示データＤは、ＬＣＤ内の図示しない制御回路（ＬＳＩ）のシリアルｎビットのシフトレジスタに、クロックＣＰに同期して入力される。ｎドット分表示デ−タを入力したところでＬＤパルスを発生し、シフトレジスタのデ−タをパラレル出力する。すなわち１行分の表示データを確定する。この時ＦＭ信号が“Ｈ”であるとＬＤ信号の立ち下がりで、１行目が選択されｎドットのデータが１行目に表示される。その他の行は非選択となり表示されない。２行目のデータを前述のようにラッチし、ＬＤ信号の立ち下がりでＦＭ信号が“Ｌ”であると、ＬＣＤの２行目に表示が行われる。以下同様にしてｍ行まで繰り返すと１フレームの表示が終了する。
【００１９】制御電圧用＋５Ｖは、省電力用オン／オフコントロ−ラ７０の第１のＤフリップフロップ８１に印加され、該Ｄフリップフロップ８１のＱ１出力が第２のフリップフロップ８２に印加され、第２のフリップフロップ８２のＱ２がインバ−タ８３に印加され、インバ−タ８３の出力により、ＦＥＴ８４がオン／オフ駆動される。第２のフリップフロップ８２のＱ２がＨ（インバ−タ８３の出力がＬ）のときＦＥＴ８４はオン（導通）、Ｑ２がＬ（インバ−タ８３の出力がＨ）のときＦＥＴ８４はオフ（非導通）となる。
【００２０】２つのＤフリップフロップ８１，８２のクロック端子ＣＰには、フレーム信号ＦＭが入力され、リセット端子Ｒには、リセット回路８０がリセット信号ＲＳＴを与える。２つのＤフリップフロップ８１，８２は、リセット信号ＲＳＴがＬに立下ったときにリセットされて、それらの出力Ｑ１，Ｑ２がＬ（ＦＥＴ８４オフ）となる。
【００２１】リセット回路８０は、いわゆる電源オンリセット回路に、電源オフ時の電圧降下開始時にもリセット信号を発生する回路を付加したものであり、この実施例では、電圧＋５Ｖの立上りより遅れて立上り、電圧＋５Ｖの立下りより遅れて立下る電圧を発生する時定数回路７６，２つの比較器７７およびナンドゲ−ト７９を用いた。比較器７７の出力は、電圧＋５Ｖの立上りより遅れて立上る時定数回路７６の電圧が、＋５Ｖの略５０％程度のレベル以上に達しているときにＨ、略５０％以下ではＬであるが、比較器７８の出力は、時定数回路７６の電圧が＋５Ｖの略９０％以上のレベルのときにＬ、略９０％未満のときにＨであり、これにより、リセット回路８０の出力（ナンドゲ−ト７９の出力）は、図２に示すように、電源回路１０の制御用電圧出力（＋５Ｖ）の印加が開始されたときには、時定数回路７６の電圧が略５０％程度のレベルに上昇したときにリセットレベルＬとなって、略９０％程度のレベルに上昇したときにＨとなる。電源回路１０の制御用電圧出力（＋５Ｖ）の印加が停止するときには、時定数回路７６の電圧が略９０％程度のレベル以下に下ったときにリセットレベルＬとなる。
【００２２】以下動作を図２のタイムチャートを用いて説明する。リセット（ＲＳＴ）状態では、２個のフリップフロップ８１，８２の出力Ｑ１，Ｑ２は、“Ｌ”になっており、Ｑ２の出力を反転するオープンコレクタインバータ８３の出力は“Ｈ”となる。その結果、ＦＥＴ８４はオフ状態となりＬＣＤ駆動電圧（ＶＥＥ）は出力されない。リセットが解除され、ＬＣＤ制御回路からフレーム信号ＦＭの一つ目が出力されると、１段目のフリップフロップ８１の出力Ｑ１が“Ｈ”になる。２つ目のフレーム信号ＦＭが出力されると、２段目のフリップフロップ８２はＱ１をラッチし、出力Ｑ２は“Ｈ”となる。これにより、インバータ８３の出力は“Ｌ”となり、ＦＥＴ８４がオンし、ＬＣＤ駆動電源（ＶＥＥ≒＋２４Ｖ）が出力される。
【００２３】次に、制御電圧＋５Ｖがオフされるときの動作について説明する。前述の定常状態すなわちＦＥＴ８４がオンでＶＥＥ≒＋２４Ｖが出力されている状態で、＋５Ｖがオフされると、＋５Ｖよりも若干小さい規定値（略９０％）にてリセット信号ＲＳＴが“Ｌ”となる。ＲＳＴが“Ｌ”になるとフリップフロップ８１，８２はリセットされ、出力Ｑ１，Ｑ２が“Ｌ”になるため、インバ−タ８３の出力は“Ｈ”となり、ＦＥＴ８４がオフとなる。これにより、ＶＥＥに出力されていた＋２４Ｖはオフとなる。このように＋５Ｖが十分残留している時点でＶＥＥ（＋２４Ｖ）の出力は瞬断される。
【００２４】上記のように、本発明では電源の立ち上がり時及び遮断時にもＬＣＤの駆動電圧（ＶＥＥ≒＋２４Ｖ）は、制御電圧（＋５Ｖ）よりも早く出力されたり、遅くまで残っていることが無く、駆動電圧がＬＣＤへダメージを与えることがない。本実施例では、タイミング信号としてフレーム信号ＦＭを使用したが、ＬＣＤによってはクロック信号（ＣＰ）やロード信号（ＬＤ）を使用しても同様の効果が得られる。
【００２５】なお、図中抵抗８５，８６は、ＦＥＴのバイアス用ブリーダ抵抗である。ＬＣＤ駆動電圧のオン，オフスイッチにＦＥＴ８４を使用している。これは、トランジスタのように電流駆動のスイッチを使用するとスイッチ部での電圧降下果が大きくなり、駆動電圧が低いことにより表示品位が低下することがありうる。特に駆動電圧の低下が問題となる場合には、ＦＥＴのオン抵抗が１０Ω以下のものを使用するのが有用である。これは、ＬＣＤ駆動電源の消費電流が数ｍＡであるため、オン抵抗１０Ω以下であれば電圧効果は、０．１Ｖ以下となり表示品位に影響を与えることが無いためである。したがってＦＥＴ８４は、オン抵抗１０Ω以下のものを用いた。」
　
　図面の図１からみて、リセット回路８０が省電力電源回路１０の制御用電圧出力（＋５Ｖ）の電圧を検出していることが見て取れる。
　
　よって、前記記載事項１乃至３及び図面の記載からみて、引用刊行物１には、以下の発明が記載されているものと認められる。
「省電力電源回路１０の複数の出力の中の制御回路（ＬＳＩ）の電源として用いられる制御用電圧出力（＋５Ｖ）の電圧をリセット回路８０で検出して、ＬＣＤ駆動電圧出力（＋２４Ｖ）からＬＣＤの電極通電回路へのＬＣＤ駆動電圧をＦＥＴ８４を使用してオンオフする液晶ディスプレイの駆動電圧制御方法において、前記リセット回路８０は、省電力電源回路１０の制御用電圧出力（＋５Ｖ）の電圧が＋５Ｖよりも若干小さい規定値以下になるとその出力がリセットレベルＬとなり、ＦＥＴ８４をオフにする液晶ディスプレイの駆動電圧制御方法。」（以下、「引用発明１」という。）
　
（２）原査定の拒絶の理由に引用され、本願の優先日前の平成１２年１１月２日に頒布された刊行物である特開２０００−３０５５２４号公報（以下、「引用刊行物２」という。）には、図面とともに以下の事項が記載されている。
　
＜記載事項４＞
「【００３４】そして、ディジタル電源系の電源電圧が２．７Ｖを切るとディジタル電源監視回路１７で低電圧が検出されスイッチ１８がオンになる。図１に示すようにスイッチ１８は抵抗１９を介し接地されている。よって、低電圧検出後のアナログ電源系の電圧は抵抗１９によりインピーダンスが低くなるため、電源平滑用コンデンサ１５より急速に電荷が抵抗１９を介して放電される。この実施の形態１ではアナログ電源系のインピーダンスをディジタル電源系のインピーダンスの１／１０程度になるように抵抗１９のインピーダンス（抵抗値）を設定している。
【００３５】以下、図３を用いて一次側電源用スライドスイッチ２により電源供給が遮断された場合のディジタル電源系およびアナログ電源系の動作について説明する。
【００３６】一次側電源監視回路６で一次側電源の電圧低下が検出されると、上述のようにマイコン８はＬＣＤパネル１６の表示動作を中止し、ＬＣＤ駆動回路１１へのアナログ電源およびディジタル電源の供給を遮断するようスイッチ９および１０に制御信号を出力する。よって、各電源平滑用コンデンサ１４，１５に蓄積された電荷は、図３に示すように徐々に放電されていく。一方、ディジタル電源監視回路１７でディジタル電源の低電圧が検出されるとスイッチ１８がオンとなり、アナログ電源系のインピーダンスが上述のように１／１０程度になる。従って、図３に示すように電源平滑用コンデンサ１５からの電荷の放電が加速される。この実施の形態１では、上述のようにアナログ電源系のインピーダンスはスイッチ１８がオンになると従来例の１／１０倍程度となるので、図に示すように１０倍程度の速度で一気に電源平滑用コンデンサ１５の電荷が放電される。
【００３７】上述のように、この実施の形態１は、ディジタル電源監視回路１７にてディジタル系電源の低電圧を検知し、アナログ電源系のインピーダンスを切り換えるように構成したので、ディジタル電源電圧が１．５Ｖを切る時点ではアナログ電源電圧を０．１Ｖ以下に抑えることができる。よって、ディジタル電源電圧がまだ十分ある間にアナログ電源電圧をすばやく放電できるので、ＬＣＤパネル１６の劣化、またはＬＣＤ駆動回路１１中のコモンドライバＩＣ、セグメントドライバＩＣの破壊などを防ぐことができる。また、回路構成も簡単な回路の追加で構成することができるので安価に実現することができる。」
　
　図面の図３からみて、ディジタル電源平滑用コンデンサ１４が放電して「０Ｖ」になる前に、アナログ電源平滑用コンデンサ１５が放電して「０Ｖ」になることが見て取れる。
　
　したがって、引用刊行物２には以下の事項が記載されている。
　
ア　ディジタル電源監視回路で低電圧を検出したら、抵抗１９を介し接地されているスイッチ１８がオンし、ディジタル電源電圧がまだ十分ある間にアナログ電源電圧をすばやく放電させることによって、ＬＣＤパネル１６の劣化、ＬＣＤ駆動回路１１の破壊を防ぐこと。（上記記載事項４）。
　
４　対比
　本願発明と引用発明１とを対比する。
　
　引用発明１の「制御回路（ＬＳＩ）」は、本願発明の「ロジック回路」に相当する。
　引用発明１のリセット回路８０は、制御用電圧出力（＋５Ｖ）の電圧を検出しているから、引用発明１の「リセット回路８０」は、本願発明の「電圧検出手段」に相当する。
　よって、引用発明１の「省電力電源回路１０の複数の出力の中の制御回路（ＬＳＩ）の電源として用いられる制御用電圧出力（＋５Ｖ）の電圧をリセット回路８０で検出して」と本願発明の「モジュール内のロジック回路用電源の電圧を電圧検出手段で検出して」とは、「ロジック回路用電源の電圧を電圧検出手段で検出して」という点で共通する。
　
　引用発明１の「ＬＣＤ駆動電圧出力（＋２４Ｖ）」、「ＦＥＴ８４」は、それぞれ本願発明の「ＬＣＤ駆動用電源」、「ＬＣＤ電源供給／遮断手段」に相当する。
　引用発明１の「ＬＣＤの電極通電回路」は、駆動電圧（＋２４Ｖ）が印加され、ＬＣＤの電極を通電する回路であるから、ＬＣＤを駆動する回路に含まれることは明らかである。よって、引用発明１の「ＬＣＤの電極通電回路」は、本願発明の「液晶ディスプレイの駆動回路」に相当する。
　引用発明１において、液晶ディスプレイの駆動電圧は省電力電源回路１０のＬＣＤ駆動電圧出力（＋２５Ｖ）から供給されるものであるから、引用発明１の「液晶ディスプレイの駆動電圧制御方法」は本願発明の「ＬＣＤ電源制御方法」に相当する。
　したがって、引用発明１の「ＬＣＤ駆動電圧出力（＋２４Ｖ）からＬＣＤの電極通電回路へのＬＣＤ駆動電圧をＦＥＴ８４を使用してオンオフする液晶ディスプレイの駆動電圧制御方法」は、本願発明の「ＬＣＤ駆動用電源から液晶ディスプレイの駆動回路への電圧の供給遮断をＬＣＤ電源供給／遮断手段により行わせるＬＣＤ電源制御方法」に相当する。
　
　引用発明１の「リセット回路８０」は比較器を用いて電圧を検出しており、制御電圧出力（＋５Ｖ）の電圧が規定値以下になると直ちに出力がリセットレベルＬになることから、引用発明１の「リセット回路８０は、省電力電源回路１０の制御電圧出力（＋５Ｖ）の電圧が＋５Ｖよりも若干小さい規定値以下になるとその出力がリセットレベルＬとなり、ＦＥＴ８４をオフにする」は、本願発明の「電圧検出手段は、前記ロジック回路用電源の電圧降下を検出したとき、直ちに電圧降下を示す信号を出力して、前記ＬＣＤ電源供給／遮断手段を遮断状態にするように制御する」に相当する。
　
　引用発明１の対象である「液晶ディスプレイの駆動電圧制御方法」は、本願発明の対象である「ＬＣＤ電源制御方法」に相当する。
　
　したがって、本願発明と引用発明１の両者は、以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「ロジック回路用電源の電圧を電圧検出手段で検出して、ＬＣＤ駆動用電源から液晶ディスプレイの駆動回路への電圧の供給遮断をＬＣＤ電源供給／遮断手段により行わせるＬＣＤ電源制御方法において、前記電圧検出手段は、前記ロジック回路用電源の電圧降下を検出したとき、直ちに電圧降下を示す信号を出力して、前記ＬＣＤ電源供給／遮断手段を遮断状態にするように制御することを特徴とするＬＣＤ電源制御方法。」
　
＜相違点１＞
　ロジック回路用電源が、本願発明では、モジュール内にあるのに対して、引用発明１には、そのような構成が明示されていない点。
　
＜相違点２＞
　ロジック回路用電源の電圧降下を検出したとき、直ちに電圧降下を示す信号を出力して、ＬＣＤの電源供給／遮断手段を遮断状態にするときに、本願発明では、強制放電手段を動作状態にして、前記ロジック回路用電源の電圧が「０Ｖ」になる前に液晶ディスプレイの駆動回路の残留電荷を前記強制放電手段により強制的に放電するように制御しているのに対して、引用発明１では、強制放電手段を備えておらず、当然に強制放電手段を用いた制御がされていない点。
　
５　判断
（１）相違点１
　ＬＣＤ駆動回路の分野において、駆動回路及び電源回路をモジュール化することは、引用例を示すまでもなく周知事項である。
　
　したがって、相違点１に係る本願発明の発明特定事項は、当業者であれば引用刊行物１に記載された発明及び周知事項に基づいて容易に想到し得ることである。
　
（２）相違点２
　当該技術分野において、液晶駆動電圧は、その供給を遮断した後も液晶駆動回路の容量、液晶の容量、回路のストレイ容量等の容量により、すぐにＧＮＤレベルにならず、表示制御信号がオフした後も液晶駆動回路が動作し続けることは、特開平４−３５２１８８号公報、特開平８−２２０５０８号公報に記載されているように周知事項である。
　また、引用刊行物２には、液晶表示装置の電源遮断時に、駆動用ＩＣのディジタル信号処理系を駆動するディジタル電源電圧の低下を検出したら、抵抗１９を介し接地されているスイッチ１８がオンし、ディジタル電源電圧がまだ十分ある間にＬＣＤパネルを駆動するアナログ電源電圧をすばやく放電させることによって、ＬＣＤパネル１６の劣化、ＬＣＤ駆動回路１１の破壊を防ぐことが記載されており、本願の優先日前の平成４年１２月７日に頒布された刊行物である特開平４−３５２１８８号公報には、液晶駆動回路の容量、液晶の容量により、自然放電ではすぐＧＮＤレベルにならない液晶駆動電圧を放電させて、液晶の短命化を防止することが記載されており、これらの刊行物に示されているように、液晶表示装置の駆動電圧の制御方法において、駆動電圧供給ラインを接地させて、駆動電圧供給ラインに残留する電荷を放電させることも周知事項である。
　したがって、引用発明１において、駆動電圧供給ラインに容量があり、駆動電圧供給ラインに残留電荷が生じるような場合に、液晶駆動電圧を制御電圧よりも前にオフさせるために、引用刊行物２に記載されている構成を適用して、制御電圧出力（＋５Ｖ）の電圧が「０Ｖ」になる前に、ＬＣＤ内部の残留電荷の放電を速くする目的で、液晶ディスプレイの駆動回路の残留電荷を強制的に放電させるようにすることは、当業者が容易に想到し得ることである。
　
　したがって、相違点２に係る本願発明の発明特定事項は、当業者であれば引用刊行物１、２に記載された発明及び周知事項に基づいて容易に想到し得ることである。
　
　そして、本願発明によって奏される効果は、引用刊行物１、２の記載から当業者が予測し得る程度のものに過ぎない。
　
　したがって、本願発明は、引用刊行物１、２に記載された発明及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６　むすび
　以上のとおり、本願発明は、引用刊行物１、２に記載された発明及び周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。