【事件の表示】
　特願２００３−　３６３６４「バイポーラトランジスタ及びその製造方法」拒絶査定不服審判事件〔平成１６年　９月　２日出願公開、特開２００４−２４７５４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年２月１４日の出願であって、平成１７年１２月２８日付けで拒絶査定がなされ、これに対し、平成１８年２月９日に拒絶査定に対する審判請求がなされるとともに、同年３月７日付けで手続補正がなされたものである。
　
第２　平成１８年３月７日付けの手続補正について
１　本件補正の内容
　本件補正は、特許請求の範囲の請求項７、請求項８、及び請求項１０を補正するとともに、明細書の００６５段落を補正するものであって、補正後の請求項７、請求項８、及び請求項１０は、以下のとおりである。 
「【請求項７】
　半導体基体中に少なくとも、Ｎ型のコレクタ領域と、該コレクタ領域上に形成されるＰ型のベース領域と、該ベース領域上に形成されるＮ型のエミッタ領域と、を有するＮＰＮバイポーラトランジスタであり、前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、
　前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とするバイポーラトランジスタの製造方法。」
「【請求項８】
　半導体基体中に少なくとも、Ｎ型のコレクタ領域と、該コレクタ領域上に形成されるＰ型のベース領域と、該ベース領域上に形成されるＮ型のエミッタ領域と、を有するＮＰＮバイポーラトランジスタであり、前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、
　前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物と、該第１の不純物よりもバンドギャップ端から浅い深さの不純物準位を形成するＰ型の第２の不純物との、少なくとも２つ以上の不純物を用いて、前記半導体基体中に前記ベース領域を形成する工程を、少なくとも含むことを特徴とするバイポーラトランジスタの製造方法。」
「【請求項１０】
　半導体基体中に少なくとも、Ｎ型のコレクタ領域と、該コレクタ領域上に形成されるＰ型のベース領域と、該ベース領域上に形成されるＮ型のエミッタ領域と、該エミッタ領域下部の前記ベース領域内に形成されるＰ型のパンチスルーストップ領域と、を有するＮＰＮバイポーラトランジスタであり、前記パンチスルーストップ領域内に空乏層が形成されない時の、前記パンチスルーストップ領域内のフリーキャリア濃度が、前記パンチスルーストップ領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいバイポーラトランジスタの製造方法であって、
　前記ベース領域を形成する工程と、
　前記半導体基体上にマスク材を堆積する工程と、
　前記ベース領域の一部が開口するように前記マスク材をパターニングする工程と、
　前記マスク材越しに前記ベース領域中に不純物を導入することで、Ｎ型のエミッタ領域を形成する工程と、
　前記マスク材を用いて、前記フリーキャリア濃度が前記空間電荷濃度よりも所定量だけ小さくなるような、Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物を、前記ベース領域内に導入して、前記パンチスルーストップ領域を形成する工程とを少なくとも含み、
　前記エミッタ領域を形成する工程と、前記パンチスルーストップ領域を形成する工程とが順不同であることを特徴とするバイポーラトランジスタの製造方法。」
　
２　本件補正についての検討
２−１　補正内容の整理
　本件補正の内容を以下のとおり整理する。
・補正事項ａ
　補正前の請求項７の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物」を、補正後の請求項７の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物」と補正すること。
・補正事項ｂ
　補正前の請求項８の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物」を、補正後の請求項８の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物」と補正すること。
・補正事項ｃ
　補正前の請求項１０の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物」を、補正後の請求項１０の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物」と補正すること。
・補正事項ｄ
　補正前の明細書の００６５段落の「第２導電型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する」を、補正後の明細書の００６５段落の「第導電型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する」と補正したこと。
　
２−２　新規事項の有無、及び補正の目的の適否についての検討
・補正事項ａについて
　本願の願書に最初に添付した明細書の発明の詳細な説明の【００２４】段落には、「また、前記第１の不純物とは、炭化珪素半導体中に、バンドギャップ端から250meVよりも離れた位置に不純物準位を形成する不純物である。」という記載があり、また、【００２５】段落には、「また、第1の不純物として、一般的な半導体不純物であるB（ほう素）を用いることができるため、製造工程が容易である。また、実際に第1の不純物としてB（ほう素）を用いると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくでき、炭化珪素半導体装置の素子耐圧と電流増幅率hFEのトレードオフ改善に非常に有効であることが実験でわかっている。」という記載があることから、補正事項ａについての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、特許法第１７条の２第３項に規定された要件を満たすものである。
　また、補正事項ａについての補正は、補正前の請求項７の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物」において、「第１の不純物」が、どのような不純物であっても所定の深さに不純物準位が形成されると言えるために、必ずしも明りょうではなかったので、明りょうにするために、補正前の請求項７の「所定深さ」を、補正後の請求項７の「所定深さよりも離れた位置に」と補正して、全体として、補正前の請求項７の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さの不純物準位を形成する第１の不純物」を、補正後の請求項７の「Ｐ型でかつ半導体基体のバンドギャップ端から所定深さよりも離れた位置に不純物準位を形成する第１の不純物」と補正したものである。
　よって、補正事項ａについての補正は、請求項７の記載を明りょうにするためになされたものであり、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　したがって、補正事項ａについての補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
・補正事項ｂ、ｃについて
　補正事項ｂ、ｃについての補正は、上記の補正事項ａについての補正と同等な補正である。
　したがって、補正事項ｂ、ｃについての補正は、上記「・補正事項ａについて」において検討したと同様の理由により、それぞれ、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、かつ、特許法第１７条の２台４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当するから、補正事項ｂ、ｃについての補正は、特許法第１７条の２第４項第３号及び第４号に規定する要件を満たす。
・補正事項ｄについて
　本願の願書に最初に添付した明細書の発明の詳細な説明の【００２４】段落には、「また、前記第１の不純物とは、炭化珪素半導体中に、バンドギャップ端から250meVよりも離れた位置に不純物準位を形成する不純物である。」という記載があり、また、【００２５】段落には、「また、第1の不純物として、一般的な半導体不純物であるB（ほう素）を用いることができるため、製造工程が容易である。また、実際に第1の不純物としてB（ほう素）を用いると、フリーキャリア濃度を空間電荷濃度よりも約二桁小さくでき、炭化珪素半導体装置の素子耐圧と電流増幅率hFEのトレードオフ改善に非常に有効であることが実験でわかっている。」という記載があることから、補正事項ｄについての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであり、特許法第１７条の２第３項に規定された要件を満たすものである。
　したがって、補正事項ａについての補正は、特許法第１７条の２第３項に規定する要件を満たすものである。
３　むすび
　以上のとおり、補正事項ａないしｄについての補正からなる本件補正は、特許法第１７条の２第４項第３号及び第４号に規定する要件を満たすものである。
　
第３　本願発明について
　平成１８年３月７日付けの手続補正は、上記の「第２　３　むすび」において検討したとおり適法であるので、本願の請求項１ないし１７に係る発明は、平成１８年３月７日付け手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１７に記載された事項により特定されるとおりのものであるところ、このうち、本願の請求項１に係る発明は、以下のとおりのものである。
「【請求項１】
　半導体基体中に少なくとも、第１導電型のコレクタ領域と、該コレクタ領域上に形成される第２導電型のベース領域と、該ベース領域上に形成される第１導電型のエミッタ領域と、を有するバイポーラトランジスタにおいて、
　前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいことを特徴とするバイポーラトランジスタ。」
　
第４　引用刊行物記載の発明
・刊行物１：特開２００２−３５９３７８号公報
　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物１（特開２００２−３５９３７８号公報）には、図３〜図５、図１９、図２０、図２２とともに、「半導体装置及びその製造方法」（発明の名称）に関して、以下の事項が記載されている。
「【請求項２】  第１導電型若しくは第２導電型の第１主電極領域と、
該第１主電極領域の上部に設けられ、該第１主電極領域よりも低不純物濃度で、２．２ｅＶよりも禁制帯の広い広禁制帯幅材料からなる第１導電型のドリフト領域と、
該ドリフト領域の表面に頂部を露出して、該ドリフト領域の内部に設けられ、前記ドリフト領域の表面から前記オーミックコンタクト領域に向かって、水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域と、
前記ドリフト領域の表面に頂部を露出して、前記複数個の深部膨張形拡散領域に挟まれて前記ドリフト領域の内部に設けられた第１導電型の第２主電極領域とを備え、前記深部膨張形拡散領域のそれぞれは、前記第１及び第２主電極領域間を流れる電流を制御する制御電極領域として機能することを特徴とする半導体装置。
【請求項３】  前記複数の深部膨張形拡散領域の間に、第２導電型のベース領域を更に備えることを特徴とする請求項２に記載の半導体装置。」、
「【請求項６】  前記複数の深部膨張形拡散領域のそれぞれは、
第１の不純物元素を含む上部領域と、
該上部領域の下部に位置し、前記第１の不純物元素よりも前記広禁制帯幅材料中における拡散係数の大きな第２の不純物元素を含む下部領域とからなることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。」、
「【請求項８】  前記広禁制帯幅材料が炭化珪素（ＳｉＣ）であり、前記第１不純物イオンがボロン（Ｂ）、前記第２不純物イオンがアルミニウム（Ａｌ）であることを特徴とする請求項７記載の半導体装置の製造方法。」、
「【０００６】
【発明が解決しようとする課題】しかしＳｉＣに対する不純物の拡散係数は、Ｓｉ中の不純物の拡散係数に比較して約数千分の１と非常に小さい。このため、プレデポジション（気相拡散）技術では無論のことイオン注入技術でも単純にはｐ＋領域を所望の不純物濃度及び幾何学的形状に設計することは困難である。」、
「【００１４】本発明の第２の特徴は、第１主電極領域、この第１主電極領域の上部に設けられた広禁制帯幅材料からなる第１導電型のドリフト領域、このドリフト領域の内部に設けられた複数個の第２導電型の深部膨張形拡散領域、複数個の深部膨張形拡散領域に挟まれてドリフト領域の内部に設けられた第１導電型の第２主電極領域とから構成された半導体装置であることを要旨とする。本発明の第１の特徴と同様に、深部膨張形拡散領域のそれぞれは、ドリフト領域の表面から第１主電極領域に近づくに従い、水平方向断面積が次第に広くなるような３次元形状を有する。この深部膨張形拡散領域のそれぞれは、第１及び第２主電極領域間を流れる電流を制御する制御電極領域として機能する。「第１主電極領域」とは、バイポーラトランジスタ（ＢＪＴ）や絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においてエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてはソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯサイリスタ）では、アノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第２主電極領域」とは、ＢＪＴ，ＩＧＢＴ等においては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域、ＦＥＴ，ＳＩＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。又、ＳＩサイリスタ、ＧＴＯサイリスタでは、「第２主電極領域」は、上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。即ち、第１主電極領域が、エミッタ領域であれば、第２主電極領域はコレクタ領域であり、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域であり、第１主電極領域がカソード領域であれば、第２主電極領域はアノード領域を意味する。又、「制御電極領域」とは第１主電極領域及び第２主電極領域の間を流れる電流を制御する半導体領域、ショットキー接合領域、絶縁ゲート構造の領域又は構造を意味する。例えば、ＩＧＢＴ、ＦＥＴ，ＳＩＴ，ＳＩサイリスタ，ＧＴＯサイリスタでは、ゲート領域、若しくはゲート構造を意味し、ＢＪＴでは外部ベース領域（ベース電極取り出し領域）を含むベース領域を意味する。
【００１５】第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。第１主電極領域は、第１導電型でも第２導電型でも構わない。ドリフト領域は、第１主電極領域よりも低不純物濃度である。深部膨張形拡散領域及び第２主電極領域は、ドリフト領域の表面に頂部を露出するように配置されている。
【００１６】本発明の第２の特徴によれば、深部膨張形拡散領域の幅、３次元的に言えば水平方向の断面積を、ドリフト領域の内部において、深くなるに従って、次第に拡げているので、半導体装置の制御電極領域に係る耐圧特性を損なうことなく、順方向の抵抗を十分に引き下げることが出来る。
【００１７】本発明の第２の特徴において、複数の深部膨張形拡散領域の間に、第２導電型のベース領域を更に備えるようにしても良い。第２導電型のベース領域の不純物濃度を低くし、第１及び第２主電極領域の間がほとんどパンチスルーするようにすれば。バイポーラモードＳＩＴ（ＢＳＩＴ）或いはノーマリオフ型ＳＩサイリスタとして機能する。一方、第２導電型のベース領域の不純物濃度を第１及び第２主電極領域の間に中性領域が残るように高めに設定すれば、ＢＪＴ或いはＧＴＯサイリスタとして機能する。」、
「【００３９】（第２の実施の形態）本発明の第２の実施の形態に係る半導体装置は、図５（ｉ）に示すような表面ゲート型ＳＩＴである。即ち、本発明の第２の実施の形態に係る表面ゲート型ＳＩＴは、第１主電極領域（ｎ型低抵抗ＳｉＣ基板）１１、この第１主電極領域１１の上部に設けられた広禁制帯幅材料からなる第１導電型のドリフト領域（ｎ型エピタキシャル成長層）２１、このドリフト領域２１の内部に設けられた複数個の第２導電型の深部膨張形拡散領域２５ａ，２５ｂ、複数個の深部膨張形拡散領域２５ａ，２５ｂに挟まれてドリフト領域２１の内部に設けられた第１導電型の第２主電極領域３５とから構成されている。本発明の第１の実施の形態と同様に、深部膨張形拡散領域２５ａ，２５ｂのそれぞれは、ドリフト領域２１の表面から第１主電極領域１１に近づくに従い、水平方向断面積が次第に広くなるような３次元形状を有する。」、
「【００４５】図５（ｉ）に示す表面ゲート型ＳＩＴは、以下の手順で製造可能である：
（イ）最初に、不純物濃度１×１０19 ｃｍ-3、厚さ３００μｍのｎ型低抵抗ＳｉＣ基板１１上にエピタキシャル成長法により不純物濃度３×１０15ｃｍ-3、厚さ１０μｍのｎ型エピタキシャル成長層２１を形成する。但し、ここではｎ型不純物としては窒素を用いるが、別の不純物、例えば燐を用いても良い。
【００４６】（ロ）次に、そのｎ型エピタキシャル成長層２１の表面に金属膜２４を真空蒸着法やスパッタリングにより堆積する。金属膜２４として、例えばＭｏが使用可能である。そして、金属膜２４の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、金属膜２４をパターニングし、図３（ａ）に示すようなイオン注入用マスク２４を形成する。金属膜２４のパターニングは、ＲＩＥを用いれば良い。そして、図３（ａ）に示すように、ｎ型エピタキシャル成長層２１の表面からイオン注入用マスク２４を介して、深い位置に11Ｂ+の選択イオン注入を行う（深部イオン注入工程）。ここで、11Ｂ+は、基板温度ＴSUB＝７００℃程度で加速エネルギーＥACC＝１００〜４００ｋｅＶ、総ドーズ量Φ＝６×１０15 ｃｍ-2の多段注入する。この結果、表面からの深さ０．２５〜０．８μｍの領域に不純物濃度１×１０20ｃｍ-3 の注入層が形成される。
【００４７】（ハ）次に、図３（ｂ）に示すように、ｎ型エピタキシャル成長層２１の表面からイオン注入用マスク２４をマスクとして11Ｂ+の射影飛程よりも浅い位置に、27Ａｌ+の選択イオン注入を行う（浅部イオン注入工程）。27Ａｌ+は、基板温度ＴSUB＝７００℃程度で、加速エネルギーＥACC＝１０〜１８０ｋｅＶ、総ドーズ量Φ＝２×１０15ｃｍ-2 の多段注入する。この結果、表面から深さ０．２５μｍの領域に、不純物濃度１×１０20  ｃｍ-3の27Ａｌ+注入層が形成される。
【００４８】（ニ）その後、イオン注入用マスク２４を除去し基板温度ＴSUB＝１６００℃程度の活性化熱処理により、図３（ｃ）に示すように、選択的にｐ型深部膨張形拡散領域２５ａ，２５ｂを形成する。ｐ型深部膨張形拡散領域２５ａ，２５ｂは、表面ゲート型ＳＩＴのゲート領域である。このとき深部膨張形拡散領域２５ａ，２５ｂのそれぞれの幅は表面付近で約２μｍである。又、一対の型深部膨張形拡散領域２５ａと深部膨張形拡散領域２５ｂに挟まれるチャネルの幅は表面付近で約１μｍになるようにする。
【００４９】（ホ）次にｎ型エピタキシャル成長層２１の表面に、多結晶シリコンをＣＶＤ法で堆積する。そして、この多結晶シリコンを熱酸化することにより、図４（ｄ）に示すように、ｎ型エピタキシャル成長層２１の表面に、酸化膜９１を形成する。この多結晶シリコンを熱酸化の際に、低抵抗ＳｉＣ基板１１の裏面にも、薄い酸化膜３０が形成される。更に、酸化膜９１の表面に第２金属膜３２を真空蒸着法やスパッタリングにより堆積する。第２金属膜３２として、例えばＭｏが使用可能である。そして、第２金属膜３２の上にレジスト３３をスピン塗布する。そして、フォトリソグラフィ技術により、レジスト３３を、図４（ｅ）に示すようにパターニングする。そして、パターニングされたレジスト３３をエッチングマスクとして用い、第２金属膜３２をパターニングし、図４（ｆ）に示すようなイオン注入用第２マスク３２Ｍを形成する。第２金属膜３２のパターニングは、ＲＩＥを用いれば良い。第２金属膜３２のＲＩＥに続き、その下地の酸化膜９１もＲＩＥで選択的に除去し、ｎ型エピタキシャル成長層２１の表面の一部を露出させる。そして、イオン注入用第２マスク３２Ｍを介して、図４（ｆ）に示すように、基板温度ＴSUB＝７００℃程度で、31Ｐ+を加速エネルギーＥACC＝１０〜２００ｋｅＶ、総ドーズ量Φ＝５×１０15 ｃｍ-2の条件で選択的に多段イオン注入する。その後、イオン注入用第２マスク３２Ｍ及び酸化膜９１を除去後、基板温度ＴSUB＝１６００℃程度の活性化熱処理により、図５（ｇ）に示すように、表面から深さ約０．３μｍの領域に不純物濃度１×１０20 ｃｍ-3のｎ型ソース領域３５を形成する。」、
「【００９６】（第５の実施の形態）図２０（ｆ）に示すように、本発明の第５の実施の形態に係る表面ゲート型バイポーラモードＳＩＴ（ＢＳＩＴ）は、第１導電型の第１主電極領域（ドレイン領域）１１、このドレイン領域１１の上部に設けられた広禁制帯幅材料からなる第１導電型のドリフト領域（ｎ型エピタキシャル成長層）２１、このドリフト領域２１の内部に設けられた複数個の第２導電型の深部膨張形拡散領域（ゲート領域）２５ａ，２５ｂ，・・・・・、複数個の深部膨張形拡散領域２５ａ，２５ｂ，・・・・・に挟まれた第２導電型のベース領域７２、ベース領域７２の内部の表面近傍に設けられた第１導電型の第２主電極領域（ソース領域）３５とから構成されている。ベース領域７２の不純物濃度を深部膨張形拡散領域２５ａ，２５ｂ，・・・・・よりも十分に低く設定し、ドレイン領域１１とソース領域３５との間は、ほとんどパンチングスルーしかけた状態となっている。しかし、ゲート領域２５ａ，２５ｂ，・・・・・に電圧を印加しない状態で、電子に対する電位障壁の高さが十分に高いので、ドレイン電流は流れず、表面ゲート型ＢＳＩＴはノーマリーオフ特性を示す。ゲート領域２５ａ，２５ｂ，・・・・・に、ビルトイン電圧以下の電圧を印加すれば、電子に対する電位障壁の高さが静電誘導効果で下がり、表面ゲート型ＢＳＩＴのドレイン電流が流れ始める。
【００９７】第２の実施の形態に係る表面ゲート型ＳＩＴと同様に、表面ゲート型ＢＳＩＴノ深部膨張形拡散領域２５ａ，２５ｂ，・・・・・のそれぞれは、ドリフト領域２１の表面からドレイン領域１１に近づくに従い、水平方向断面積が次第に広くなるような３次元形状を有する。第５の実施の形態においては、第１導電型としてｎ型を、又第２導電型としてｐ型を用いた場合について説明する。第１主電極領域（ドレイン領域）１１には、ドレイン電極４３が、第２主電極領域（ソース領域）３５には、ソース電極４１が、オーミック接触されている。更に、深部膨張形拡散領域（ゲート領域）２５ａ，２５ｂ，・・・・・のそれぞれには、ゲート電極４５ａ，４５ｂがオーミック接触されている。
【００９８】図２０（ｆ）に示す表面ゲート型ＢＳＩＴは、以下の手順で製造可能である：
（イ）最初に、不純物濃度１×１０19 ｃｍ-3、厚さ３００μｍのｎ型低抵抗ＳｉＣ基板１１上にエピタキシャル成長法により不純物濃度３×１０15ｃｍ-3、厚さ１０μｍのｎ型エピタキシャル成長層２１を形成する。但し、ここではｎ型不純物としては窒素を用いるが、別の不純物、例えば燐を用いても良い。次に、そのｎ型エピタキシャル成長層２１の表面に金属膜を真空蒸着法やスパッタリングにより堆積する。金属膜として、例えばＭｏが使用可能である。そして、金属膜の上にレジストをスピン塗布し、フォトリソグラフィ技術により、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、金属膜をパターニングし、イオン注入用マスクを形成する。そして、第２の実施の形態と同様に、ｎ型エピタキシャル成長層２１の表面からイオン注入用マスクを介して、深い位置に11Ｂ+の選択イオン注入を行う（深部イオン注入工程）。ここで、11Ｂ+は、基板温度ＴSUB＝室温〜７００℃、ここでは５００℃程度で加速エネルギーＥACC＝１００〜４００ｋｅＶ、総ドーズ量Φ＝６×１０14ｃｍ-2の多段注入する。この結果、表面からの深さ０．２５〜０．８μｍの領域に不純物濃度１×１０19ｃｍ-3の注入層が形成される。更に、ｎ型エピタキシャル成長層２１の表面からイオン注入用マスクをマスクとして11Ｂ+の射影飛程よりも浅い位置に、27Ａｌ+の選択イオン注入を行う（浅部イオン注入工程）。27Ａｌ+は、基板温度ＴSUB＝室温〜７００℃、ここでは５００℃程度で、加速エネルギーＥACC＝１０〜１５０ｋｅＶ、総ドーズ量Φ＝２×１０16ｃｍ-2の多段注入する。この結果、表面から深さ０．２５μｍの領域に、不純物濃度１×１０20ｃｍ-3の27Ａｌ+注入層が形成される。その後、イオン注入用マスクの金属膜を除去し、基板温度ＴSUB＝１６００℃程度の活性化熱処理により、図１９（ａ）に示すように、選択的にｐ型深部膨張形拡散領域２５ａ，２５ｂ，・・・・・を形成する。ｐ型深部膨張形拡散領域２５ａ，２５ｂ，・・・・・は、表面ゲート型ＢＳＩＴのゲート領域である。このとき深部膨張形拡散領域２５ａ，２５ｂ，・・・・・のそれぞれの幅は約２μｍである。又、一対の型深部膨張形拡散領域２５ａと深部膨張形拡散領域２５ｂに挟まれるチャネルの幅は表面付近で約１μｍになるようにする。ここでは、ボロンとアルミニウムについて上記のようなイオン注入の条件を用いたが、更にゲートによるピンチオフを効果的に行うために加速エネルギーＥACCとドーズ量Φを適当に調節してｐ型深部膨張形拡散領域２５ａ，２５ｂ，・・・・・を図３０に示すように略台形に形成することも可能である。上述したようにｐ型低抵抗領域の深い位置にアルミニウムと比較して数倍程度拡散係数が大きいボロンを意図的に注入しているため、図１９（ｂ）に示すように活性化熱処理後にはゲート領域２５ａ，２５ｂ，・・・・・の幅を基板内部に向かって効果的に拡がることが出来る。更にボロンを深い位置に注入した別の利点としては、アルミニウムと比較して質量が軽いため注入時の損傷をより軽減出来、その結果としてピンチオフ時のリーク電流を大幅に抑制出来ることがあげられる。
【００９９】（ロ）次にｎ型エピタキシャル成長層２１の表面の全面に、図１９（ａ）に示すように、ボロンを加速エネルギーＥACC＝１０〜２００ｋｅＶ、総ドーズ量Φ＝５×１０12ｃｍ-2の条件で多段イオン注入する。イオン注入用マスクを形成し、ゲート領域２５ａ，２５ｂ，・・・・・には、イオン注入されないような選択イオン注入をしても良い。
【０１００】（ハ）ボロンのイオン注入後、１６００℃程度の活性化熱処理を施し、図１９（ｂ）に示すように、ｎ型エピタキシャル成長層２１の表面から深さ約０．５μｍの位置及んで、不純物濃度１×１０17ｃｍ-3のｐ型ベース領域７２を形成する。次にｎ型エピタキシャル成長層２１の表面に、多結晶シリコンをＣＶＤ法で堆積する。そして、この多結晶シリコンを熱酸化することにより、図１９（ｂ）に示すように、ｎ型エピタキシャル成長層２１の表面に、酸化膜９１を形成する。この多結晶シリコンを熱酸化の際に、低抵抗ＳｉＣ基板１１の裏面にも、薄い酸化膜３０が形成される。又酸化膜の形成法としては、上記以外にＳｉＨ４及びＮ２Ｏ等を用いたＣＶＤ法で堆積してもよい。
【０１０１】（ニ）更に、酸化膜９１の表面に第２金属膜３２を真空蒸着法やスパッタリングにより堆積する。第２金属膜３２として、例えばＭｏが使用可能である。そして、第２金属膜３２の上にレジスト３３をスピン塗布する。そして、フォトリソグラフィ技術により、レジスト３３を、図１９（ｃ）に示すようにパターニングする。そして、パターニングされたレジスト３３をエッチングマスクとして用い、第２金属膜３２をＲＩＥでエッチングし、図２０（ｄ）に示すようなイオン注入用第２マスク３２Ｍを形成する。第２金属膜３２のＲＩＥに続き、その下地の酸化膜９１もＲＩＥで選択的に除去し、ｎ型エピタキシャル成長層２１の表面の一部を露出させる。そして、イオン注入用第２マスク３２Ｍを介して、図２０（ｄ）に示すように、基板温度ＴSUB＝７００℃程度で、31Ｐ+を加速エネルギーＥACC＝１０〜２００ｋｅＶ、総ドーズ量Φ＝５×１０15 ｃｍ-2の条件で選択的に多段イオン注入する。その後、イオン注入用第２マスク３２Ｍ及び酸化膜９１を除去後、基板温度ＴSUB＝１６００℃程度の活性化熱処理により、図２０（ｅ）に示すように、表面から深さ約０．３μｍの領域に不純物濃度１×１０20 ｃｍ-3のｎ型ソース領域３５を形成する。
【０１０２】（ホ）次に、基板表面に再度酸化膜３１をＣＶＤ法等により形成した後、上記の記述と同様にパターニングされたレジストをエッチングマスクとしてＲＩＥ等を用いて酸化膜３１をパターニングする。その後レジストを除去し、パターニングされた酸化膜３１の開口部をソースコンタクトホールとして利用する。その後、ソースコンタクトホールの開口された酸化膜３１の表面をレジストでカバーして、低抵抗ＳｉＣ基板１１の裏面の薄い酸化膜３０を希釈したフッ酸（ＨＦ）若しくは緩衝ＨＦ等でエッチングする。ｎ型低抵抗ＳｉＣ基板１１の裏面には、第３金属膜４３としてＮｉ膜を約１μｍの厚さで蒸着し、ドレイン電極４３を形成する。次に、ｎ型ソース領域３５の表面に第４金属膜として、Ａｌ膜を約１μｍの厚さで蒸着する。そして、第４金属膜の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、ソース領域３５の上部にレジストが残るように、レジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、第４金属膜をエッチングし、図２０（ｆ）に示すような第４金属膜をソース領域３５の上部に選択的に残し、ソース電極４１を形成する。次に、ソース電極４１及びソース電極４１から露出した酸化膜３１の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、深部膨張形拡散領域（ゲート領域）２５ａ，２５ｂ，・・・・・のそれぞれの上部に開口部を有するようにレジストをパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、酸化膜３１を選択的にエッチングし、ゲート領域２５ａ，２５ｂ，・・・・・の表面を露出させ、図２０（ｆ）に示すようなゲートコンタクトホールを開口する。その後、表面の全面にＴｉ膜を約２００ｎｍ、Ａｌ膜を約１μｍの厚さで順次蒸着する。このＡｌ膜の上にレジストをスピン塗布し、フォトリソグラフィ技術により、深部膨張形拡散領域（ゲート領域）２５ａ，２５ｂ，・・・・・のそれぞれの上部にレジストを残すようにパターニングする。そして、パターニングされたレジストをエッチングマスクとして用い、図２０（ｆ）に示すようにＡｌ膜、Ｔｉ膜を順次ＲＩＥで選択的にエッチングし、ゲート電極４５ａ，４５ｂのパターンを形成する。その後、基板温度ＴSUB＝８００〜１１５０℃、例えば９５０℃で５分程度シンター処理し、ソース電極４１、ドレイン電極４３ゲート電極４５ａ，４５ｂのオーミック接触を良好なものにする。これで、表面ゲート型ＢＳＩＴの概略工程は、終了する。」、
「【０１０６】更に、第５の実施の形態に係る発明は、図２２に示すバイポーラトランジスタ（ＢＪＴ）にも適用出来る。本発明の第５の実施の形態の変形例（第２の変形例）に係るＢＪＴは、ＳｉＣ基板からなる第１主電極領域（コレクタ領域）８１、この第１主電極領域８１の上部に設けられた広禁制帯幅材料からなる第１導電型のドリフト領域（ｎ型エピタキシャル成長層）２１、このドリフト領域２１の内部に設けられた複数個の第２導電型の深部膨張形拡散領域８２ａ，８２ｂ，・・・・・、複数個の深部膨張形拡散領域８２ａ，８２ｂ，・・・・・に挟まれたｐ型ベース領域８３、ｐ型ベース領域８３の内部に設けられた第１導電型の第２主電極領域（エミッタ領域）８４とから構成されている。
【０１０７】図２０（ｆ）に示すＢＳＩＴにおいては、ベース領域７２の不純物濃度は、深部膨張形拡散領域２５ａ，２５ｂ，・・・・・よりも十分に低く設定され、ドレイン領域１１とソース領域３５との間は、ほとんどパンチングスルーしかけた状態となっている。しかし、図２２に示すＢＪＴにおいては、ｐ型ベース領域８３の不純物濃度はベース領域７２よりも高く設定されている。例えば、ｐ型ベース領域８３の不純物濃度は、１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度に設定されている。このため、コレクタ領域８１とエミッタ領域８４との間には、中性のｐ型ベース領域８３が残り、コレクタ領域８１に印加されるコレクタ電圧が、エミッタ領域８４側に影響を与えにくくなっている。
【０１０８】深部膨張形拡散領域８２ａ，８２ｂ，・・・・・のそれぞれは、ドリフト領域２１の表面から第１主電極領域８１に近づくに従い、水平方向断面積が次第に広くなるような３次元形状を有する。この場合ｐ型深部膨張形拡散領域８２ａ，８２ｂ，・・・・はＢＪＴの外部ベース領域（ベース電極取り出し領域）として機能する。コレクタ領域８１には、コレクタ電極８７が、エミッタ領域８４には、エミッタ電極８６が、がそれぞれオーミック接触している。又、ベース電極取り出し領域８２ａ，８２ｂ，・・・・・にはＡｌ／Ｔｉ複合膜からなるベース電極８５がオーミック接触している。図２２に示すＢＪＴでは、ｐ型深部膨張形拡散領域８２ａ，８２ｂ，・・・・が基板内部に向かって効果的に拡がっているため内部ベースのｐ型ベース領域７２とは低抵抗に接続され、その結果ベース抵抗を大幅に削減することが出来る。即ちＢＪＴの高周波化が可能となる。又バイポーラデバイスであるため導電変調を利用出来、オン抵抗を更に低減することが可能となる。」、
が、記載されている。
　また、「ＳｉＣに対する不純物の拡散係数は、Ｓｉ中の不純物の拡散係数に比較して約数千分の１と非常に小さい。このため、プレデポジション（気相拡散）技術では無論のことイオン注入技術でも単純にはｐ＋領域を所望の不純物濃度及び幾何学的形状に設計することは困難である。」（【０００６】段落）の記載によれば、刊行物１には、ＳｉＣにＰ型領域を設けた半導体装置が、示されている。
　また、【請求項２】の「２．２ｅＶよりも禁制帯の広い広禁制帯幅材料からなる第１導電型のドリフト領域」は、【請求項８】に「前記広禁制帯幅材料が炭化珪素（ＳｉＣ）であり」と記載されているので、「ＳｉＣからなる第１導電型のドリフト領域」のことである。
　
　以上の記載から、刊行物１には、以下の発明が記載されている。
「ＳｉＣ基板からなる第１導電型の第１主電極領域８１と、前記第１主電極領域８１の上部に設けられ前記第１主電極領域８１よりも低不純物濃度で不純物濃度が３×１０15ｃｍ-3であるエピタキシャル成長層のＳｉＣからなる第１導電型のドリフト領域２１と、前記ドリフト領域２１の表面に頂部を露出して前記ドリフト領域２１の内部に設けられ前記ドリフト領域２１の表面から前記第１導電型の第１主電極領域８１に向かって水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域８２であり、前記複数個の第２導電型の深部膨張形拡散領域８２のそれぞれはアルミニウム（Ａｌ）からなる第１の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン（Ｂ）からなる第２の不純物元素を含む下部領域とからなる前記複数個の第２導電型の深部膨張形拡散領域８２と、前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３と、前記第２導電型のベース領域８３の内部に設けられた第１導電型の第２主電極領域８４とを備えたことを特徴とするバイポーラトランジスタ。」
　
第５　対比
　本願の請求項１に係る発明（以下、「本願発明１」という。）と刊行物１に記載された発明（以下、「刊行物１発明」という。）とを対比すると、本願の願書に添付した明細書の発明の詳細な説明の【００１２】段落の、「このように、本実施の形態1では、半導体基体中に少なくとも、N−型エピタキシャル領域20から構成されるコレクタ領域と、該コレクタ領域上に形成されるP型ベース領域30と、該P型ベース領域30上に形成されるN＋型エミッタ領域40とを有し」という記載を参照して、刊行物１発明の「前記第１主電極領域８１の上部に設けられ前記第１主電極領域８１よりも低不純物濃度で不純物濃度が３×１０15ｃｍ-3であるエピタキシャル成長層のＳｉＣからなる第１導電型のドリフト領域２１」は、本願発明１の「第１導電型のコレクタ領域」に相当し、刊行物１発明の「前記ドリフト領域２１の表面に頂部を露出して前記ドリフト領域２１の内部に設けられ前記ドリフト領域２１の表面から前記第１導電型の第１主電極領域８１に向かって水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域８２であり、前記複数個の第２導電型の深部膨張形拡散領域８２のそれぞれはアルミニウム（Ａｌ）からなる第１の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン（Ｂ）からなる第２の不純物元素を含む下部領域とからなる前記複数個の第２導電型の深部膨張形拡散領域８２」と「前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３」を併せた構成は、本願発明１の「該コレクタ領域上に形成される第２導電型のベース領域」に相当し、刊行物１発明の「前記第２導電型のベース領域８３の内部に設けられた第１導電型の第２主電極領域８４」は、本願発明１の「該ベース領域上に形成される第１導電型のエミッタ領域」に相当する。
　また、刊行物１発明のバイポーラトランジスタが、ＳｉＣからなる半導体基体中に形成されていることは、明らかである。
　すると、本願発明１と刊行物１発明とは、
「半導体基体中に少なくとも、第１導電型のコレクタ領域と、該コレクタ領域上に形成される第２導電型のベース領域と、該ベース領域上に形成される第１導電型のエミッタ領域とを有するバイポーラトランジスタ。」の点で一致し、
本願発明１は、「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するのに対して、刊行物１発明は、このような構成を有するかどうか、不明である点（以下、「相違点１」という。）で、一応、相違している。
　
第６　当審の判断
　そこで、上記相違点１について検討する。
１）本願の願書に添付した明細書の発明の詳細な説明の【００２６】、【００２７】段落には、
「今、P型ベース領域30に形成される空乏層中の空間電荷濃度をNAとすると、P型ベース領域30中の室温におけるフリーキャリア濃度NA−は以下の式（1）で求められる。」ことと、
「NA− =NA [1+g・exp ｛q(EA-EFp)/kT｝]−１　　　　　…(1)
　ここでEFpはP型ベース領域30中のフェルミ準位、EAは不純物準位を表し、ｇはdegeneracy factor でP型では“＝4”とした。ｋはボルツマン定数、Tは絶対温度である。」という式（１）が、記載されている。
　そこで、上記式（１）に、不純物準位「EA」として、炭化珪素半導体においてＰ型不純物となる、アルミニウム（Ａｌ）やほう素（Ｂ）の不純物準位「EA」を代入してみると、上記式（１）の「[1+g・exp ｛q(EA-EFp)/kT｝]」部分が１よりも大きくなるので、いずれのＰ型不純物でも、「NA− ＜NA」となる。
　このことは、一般に、炭化珪素半導体においてＰ型不純物となる物質は、すべて、フリーキャリア濃度NA−が、空乏層中の空間電荷濃度NAよりも、小さいことを意味し、本願発明１の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」に相当する。
　すると、刊行物１発明の「前記ドリフト領域２１の表面に頂部を露出して前記ドリフト領域２１の内部に設けられ前記ドリフト領域２１の表面から前記第１導電型の第１主電極領域８１に向かって水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域８２であり、前記複数個の第２導電型の深部膨張形拡散領域８２のそれぞれはアルミニウム（Ａｌ）からなる第１の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン（Ｂ）からなる第２の不純物元素を含む下部領域とからなる前記複数個の第２導電型の深部膨張形拡散領域８２」と「前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３」は、ボロン（Ｂ）やアルミニウム（Ａｌ）からなる領域が、いずれも、「エピタキシャル成長層のＳｉＣからなる」「ドリフト領域２１の内部に設けられ」ているから、上記式（１）への不純物準位「EA」の代入結果に基づいて、刊行物１発明は、本願発明１の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有していることになる。
２）本願の願書に添付した明細書の発明の詳細な説明の、例えば、【００２７】段落には、実施の形態として、「B（ほう素）を用い」た「P型ベース領域30」が記載されており、刊行物１発明の「前記ドリフト領域２１の表面に頂部を露出して前記ドリフト領域２１の内部に設けられ前記ドリフト領域２１の表面から前記第１導電型の第１主電極領域８１に向かって水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域８２であり、前記複数個の第２導電型の深部膨張形拡散領域８２のそれぞれはアルミニウム（Ａｌ）からなる第１の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン（Ｂ）からなる第２の不純物元素を含む下部領域とからなる前記複数個の第２導電型の深部膨張形拡散領域８２」と「前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３」を併せた構成は、少なくとも、「ボロン（Ｂ）からなる」「領域」を有しているので、本願発明１の「該コレクタ領域上に形成される第２導電型のベース領域」に相当するとともに、本願の願書に添付した明細書の発明の詳細な説明に実施の形態として説明されている、上記「B（ほう素）を用い」た「P型ベース領域30」にも相当する。
　また、本願の願書に添付した明細書の発明の詳細な説明の、例えば、【００１５】段落には、実施の形態として、「コレクタ領域となる」「N−型SiCエピタキシャル領域20」が記載されており、刊行物１発明の「前記第１主電極領域８１の上部に設けられ前記第１主電極領域８１よりも低不純物濃度で不純物濃度が３×１０15ｃｍ-3であるエピタキシャル成長層のＳｉＣからなる第１導電型のドリフト領域２１」は、本願発明１の「第１導電型のコレクタ領域」に相当するとともに、本願の願書に添付した明細書の発明の詳細な説明に実施の形態として説明されている、上記「コレクタ領域となる」「N−型SiCエピタキシャル領域20」にも相当する。
　すると、本願発明１の「前記ベース領域内のフリーキャリア濃度」と「前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度」に関係する領域である、本願発明１の「第１導電型のコレクタ領域」と、「該コレクタ領域上に形成される第２導電型のベース領域」の実施の形態である、上記「コレクタ領域となる」「N−型SiCエピタキシャル領域20」と、上記「B（ほう素）を用い」た「P型ベース領域30」は、本願発明１の「第１導電型のコレクタ領域」と、「該コレクタ領域上に形成される第２導電型のベース領域」に、それぞれ相当する、刊行物１発明の「前記第１主電極領域８１の上部に設けられ前記第１主電極領域８１よりも低不純物濃度で不純物濃度が３×１０15ｃｍ-3であるエピタキシャル成長層のＳｉＣからなる第１導電型のドリフト領域２１」と、「前記ドリフト領域２１の表面に頂部を露出して前記ドリフト領域２１の内部に設けられ前記ドリフト領域２１の表面から前記第１導電型の第１主電極領域８１に向かって水平方向断面積が次第に広くなるようにされた複数個の第２導電型の深部膨張形拡散領域８２であり、前記複数個の第２導電型の深部膨張形拡散領域８２のそれぞれはアルミニウム（Ａｌ）からなる第１の不純物元素を含む上部領域と前記上部領域の下部に位置するボロン（Ｂ）からなる第２の不純物元素を含む下部領域とからなる前記複数個の第２導電型の深部膨張形拡散領域８２」と「前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３」を併せた構成と、それぞれ、実施の形態としても、一致していることになる。
　したがって、「ベース領域内のフリーキャリア濃度」と「空乏層内の空間電荷濃度」の大小についても、刊行物１発明と本願発明１とは、当然ながら、同じになっているはずであり、刊行物１発明は、本願発明１の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するものである。
３）刊行物１発明の「不純物濃度が３×１０15ｃｍ-3であるエピタキシャル成長層のＳｉＣからなる第１導電型のドリフト領域２１」と、「前記複数個の深部膨張形拡散領域８２に挟まれた不純物濃度が１×１０18ｃｍ-3〜１×１０19ｃｍ-3程度のボロン（Ｂ）からなる第２導電型のベース領域８３」は、本願の願書に最初に添付した明細書の発明の詳細な説明の、【００１５】段落に記載の「コレクタ領域となる例えば不純物濃度が1×10１４〜1×10１８ｃｍ−３」「のN−型SiCエピタキシャル領域20」と、同じく、【００３６】段落に記載の「不純物濃度が1×10１４〜1×10１８ｃｍ−３」「のP型ベース領域31」と、それぞれ、不純物濃度の数値範囲が重なっている。
　そこで、上記「２）」の検討に、上記の不純物濃度の数値範囲が重なっていることをさらに加味すると、「ベース領域内のフリーキャリア濃度」と「空乏層内の空間電荷濃度」の大小について、刊行物１発明と本願発明１とは、やはり、同じになっているはずであり、刊行物１発明は、本願発明１の「前記ベース領域内に空乏層が形成されない時の、前記ベース領域内のフリーキャリア濃度が、前記ベース領域に空乏層が形成される時の、該空乏層内の空間電荷濃度よりも小さいこと」との構成を有するものである。
　
　そして、上記１）ないし３）で検討したように、上記相違点１において、本願発明１と刊行物１発明とは、実質的に相違しているものとは認められない。
　
　したがって、本願の請求項１に係る発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
第７　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第１項第３号に該当し、特許を受けることができないものであるので、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。