【事件の表示】
　特願２００１−３７５８１２「可変利得回路」拒絶査定不服審判事件〔平成１５年　６月２７日出願公開、特開２００３−１７９４４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明 
　本願は、平成１３年１２月１０日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、特許請求の範囲の請求項１に記載された次のとおりのものである。 
「　【請求項１】
　差動入力電圧にほぼ比例する電流を出力または入力する第１のＯＴＡ（オペレーショナル・トランスコンダクタンス・アンプ）と、
　前記第１のＯＴＡの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する第２のＯＴＡと、
　を備え、前記第１又は第２のＯＴＡ、あるいは前記第１及び第２のＯＴＡの駆動電流を可変することで出力電圧レベルが可変自在とされて成る、ことを特徴とする可変利得回路。」 
　　　
　　　  
２．引用例 
　原査定の拒絶の理由に引用文献１として引用された、
“Po-Chiun Huang,Li-Yu Chiou,Chorng-Kuang Wang ,A 3.3-V CMOS wideband exponential control variable-gain-amplifier,Proceedings of the 1998 IEEE International Symposium on Circuits and Systems, 1998. ，1998年6月3日，p.285-288”（以下「引用文献」という）
には、次の記載がなされている。
　　　
（ア）“Fig.2 depicts the block diagram of the proposed exponential gain control VGA. It consists of three parts, namely, gain cell, gain control block and common mode feedback.
The gain cell possesses the exponential gain transfer curve with respect to the linear gain control signal that is generated from the gain control block. Common mode feedback circuit is used to stabilize the output common mode level because all the circuits are fully differential structure. ”（ 第２頁左欄１行〜８行）
（訳：「第２図は、提案されている指数ゲインコントロールＶＧＡのブロック図を描いている。それは、３つの部分である、ゲインセル、ゲインコントロールブロック、コモンモードフィードバックで構成されている。ゲインセルは、ゲインコントロールブロックから生成された線形ゲインコントロール信号について、指数ゲイン伝達曲線を有している。コモンモードフィードバック回路は、全ての回路が完全な差動構造なので、同相出力を安定化するために使われる。」）
　　
（イ）“The circuit diagram is shown in Fig. 3. Gain cell is composed of an input source-coupled pair (M1 and M2) and diode connected loads (M3 and M4). The currents through input pair and load are constant that are equal to the upper P-MOS current sources (M7 and M8). The gain control block is formed by another P-MOS source-coupled pair (M11-M14). The gain control mechanism can be achieved by mirroring the gain control block differential output currents to the tail currents (M5 and M6) of input source-coupled pair and load respectively. Current mirrors (M5,M6,M13,M14) are long channel devices for better precision. ” （ 第２頁左欄９行〜２０行）
（訳：「第３図に回路図が示されている。ゲインセルは、ソース結合したペア（Ｍ１とＭ２）入力とダイオード接続された負荷（Ｍ３とＭ４）により構成される。入力ペアと負荷を通る電流は一定であり、上のＰ−ＭＯＳ電流源（Ｍ７とＭ８）に等しい。ゲインコントロールブロックは、他のＰ−ＭＯＳでソース結合したペア（Ｍ１１−Ｍ１４）によって形成されている。ゲインコントロールのメカニズムは、ゲインコントロールブロックの差動出力電流を、ソース結合ペア入力と負荷のそれぞれのテール電流（Ｍ５とＭ６）にミラーリングすることにより達成される。カレントミラー（Ｍ５，Ｍ６，Ｍ１３，Ｍ１４）は、より高い精度のためにロングチャネルデバイスである。」）
　　　　　　　　
　上記（ア）（イ）の記載、及び、Figure 3に記載された回路から、引用文献には、
「それぞれのゲートに差動入力電圧であるVi+とVi-が入力され、ソースが共通接続されてN-MOS M5のドレインに接続されたN-MOS M1及びN-MOS M2からなる入力ペアと、
　入力ペアの一方であるN-MOS M1のドレインと電源電位の間に電流源P-MOS M7が接続され、入力ペアの他方であるN-MOS M2のドレインと電源電位の間に電流源P-MOS M8が接続され、
　それぞれのゲートとドレインを接続し、ソースが共通接続されてN-MOS M6のドレインに接続され、それぞれのドレインがＶＧＡ回路の出力端子に接続されたN-MOS M3及びN-MOS M4からなる負荷と、
　入力ペアの一方であるN-MOS M1と負荷の一方であるN-MOS M3のドレイン同士が接続され、入力ペアの他方であるN-MOS M2と負荷の他方であるN-MOS M4のドレイン同士が接続され、
　Gain Controlブロック内のN-MOS M14とN-MOS M13を流れる電流を制御し、カレントミラー構成により入力ペアのテール電流であるN-MOS M5を流れる電流と負荷のテール電流であるN-MOS M6を流れる電流を可変とすることで、利得を制御するＶＧＡ回路」
の発明（以下、「引用発明」という。）が記載されている。 
　　　
　なお、Figure 3の記載では、接続点に黒丸（・）を打ったものと黒丸（・）を打たないものが混在しているが、例えば、電流源P-MOS M7についてはN-MOS M1及び N-MOS M3に接続されていることは上記（イ）の記載と技術常識から容易に判断でき、また、２本の配線が交差または重なる場合には一方の配線を交差点等で他の配線に交わらないように欠如した表記となっていることを考慮すれば、例えば、N-MOS M6のゲートとN-MOS M13のドレイン及びゲートが接続されていることは明らかである。
　　
　　　　
３．対比 
（１）本願発明と引用発明の対応関係
（１−１）本願発明の「第１のＯＴＡ」と引用発明との対応関係について
　引用発明において、N-MOS M1、N-MOS M2、P-MOS M7、P-MOS M8からなるアンプは、N-MOS M1とN-MOS M2のそれぞれのゲートに差動入力電圧が入力され、それぞれのドレインに電流源P-MOS M7及び電流源P-MOS M8が接続されているため、N-MOS M1、N-MOS M2のドレインにはそれぞれのゲートに入力された差動入力電圧に応じた電流が出力または入力される構成となっている。
　よって、引用発明のN-MOS M1、N-MOS M2、P-MOS M7、P-MOS M8からなるアンプと、本願発明の第１のＯＴＡは、差動入力電圧に対応する電流を出力または入力するアンプである点で共通する。
（１−２）本願発明の「第２のＯＴＡ」と引用発明との対応関係について
　引用発明において、N-MOS M3とN-MOS M4からなる回路は、N-MOS M3とN-MOS M4が入力端子であるゲートと出力端子であるドレインを接続してダイオード接続されており、かつ、それぞれのドレインはN-MOS M1とN-MOS M2のドレインに接続されているため、N-MOS M1、N-MOS M2のドレインからの出力または入力電流を受けて電圧に変換する構成となっている。
　よって、引用発明のN-MOS M3とN-MOS M4からなる回路と、本願発明の第２のＯＴＡは、アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流―電圧変換する回路となっている点で共通する。
（１−３）本願発明の「第１及び第２のＯＴＡの駆動電流を可変にする」構成と引用発明との対応関係について
　引用発明において、N-MOS M5のテール電流は可変とされ、N-MOS M1、N-MOS M2、P-MOS M7、P-MOS M8からなるアンプの駆動電流となっており、N-MOS M6のテール電流も可変とされ、N-MOS M3とN-MOS M4からなる回路の駆動電流となっており、N-MOS M5及びN-MOS M6のテール電流を可変してＶＧＡ回路の出力電圧レベルを可変する構成となっている。
　よって、引用発明と本願発明は、差動入力電圧に対応する電流を出力または入力するアンプの駆動電流、及び、前記アンプの出力または入力電流を受け入力端子と出力端子が接続されて電流―電圧変換する回路の駆動電流を可変とすることで、出力電圧レベルを可変とする点で共通する。
（１−４）本願発明の「可変利得回路」と引用発明との対応関係について
　本願明細書の段落１には、「本発明は、可変利得回路（ＶＧＡ：variable gain amplifier）に関し」と記載されていることから、引用発明の「ＶＧＡ回路」は、本願発明の「可変利得回路」に相当している。
　　　
（２）本願発明と引用発明の一致点と相違点
　そこで、本願発明と引用発明とを対比すると、本願発明と引用発明は、
「差動入力電圧に対応する電流を出力または入力するアンプと、
　前記アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流―電圧変換する回路と、
　を備え、前記アンプ及び前記回路の駆動電流を可変することで出力電圧レベルが可変自在とされて成る、
　ことを特徴とする可変利得回路。」
である点で一致し、　　　
（Ａ）本願発明では、差動入力電圧を受けて電流を出力または入力するアンプとして、「差動入力電圧にほぼ比例する電流を出力または入力する第１のＯＴＡ（オペレーショナル・トランスコンダクタンス・アンプ）」を用いているのに対し、引用発明では、そのようなものを用いるとはされていない点。
（Ｂ）本願発明では、アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する回路が、「第１のＯＴＡの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する第２のＯＴＡ」であるのに対し、引用発明では、そのようなものであるとはされていない点。
で、両者は相違する。
　
　　　
４．当審の判断 
（１）相違点Ａについて
　本願発明は、差動入力電圧に対応する電流を出力または入力するアンプとして、「差動入力電圧にほぼ比例する電流を出力または入力する第１のＯＴＡ（オペレーショナル・トランスコンダクタンス・アンプ）」を用いていることから、差動入力電圧に対応する電流を出力または入力するアンプとしてＯＴＡを用いることについて検討する。
　もともとＯＴＡ（オペレーショナル・トランスコンダクタンス・アンプ）は電圧を入力して電流を出力するアンプであり、入力電圧に対して出力電流の線形特性を向上させたＯＴＡの構成は、特開平１１−１０２４０７号公報、特開２０００−４０９２６号公報に記載されているように周知である。
　そして、線形特性の優れたアンプを利用して特性の改善を図ることはアンプの技術分野では技術常識であるから、引用発明のN-MOS M1、N-MOS M2、P-MOS M7、P-MOS M8からなるアンプの代わりに、上記周知の線形特性の優れた差動入力電圧に対して比例した差動出力電流を得るＯＴＡを用いることは、当業者ならば容易になし得たものである。
　
（２）相違点Ｂについて
　本願発明は、アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流―電圧変換する回路を、「第１のＯＴＡの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する第２のＯＴＡ」としている。そこで、第２のＯＴＡの本願発明における実施例の回路構成と引用発明の「アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流―電圧変換する回路」の構成を比較することで、引用発明の「アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流―電圧変換する回路」を本願発明の第２のＯＴＡとすることについて検討する。
（２−１）本願発明の「第２のＯＴＡ」に対応した発明の詳細な説明の記載内容について
　本願発明の「第２のＯＴＡ」については、本願明細書の段落３６及び３８に下記の事項が記載されている。
（ａ）「　【００３６】
　　【実施例】
　本発明の実施例について図面を参照して以下に説明する。図１は、本発明のＶＧＡの一実施例の構成を示すブロック図である。差動入力電圧ＶINにほぼ比例する電流を出力または入力する第１のＯＴＡ１１と、第１のＯＴＡ１１の出力電流（source　current：吐出電流）または入力電流（sink　current：吸込電流）を受け、入力端子と出力端子が接続されて電流−電圧変換する第２のＯＴＡ１２と、を備え、ＯＴＡ１１、１２の駆動電流を可変することで出力電圧レベルが可変自在とされる。すなわち、差動入力電圧を受ける二つの入力端子を有する第１のＯＴＡ１１と、第１のＯＴＡ１１の出力端子からの電流を受ける第１、第２の入力端子と、差動出力電圧を出力する第１、第２の出力端子を有し、前記第１の入力端子と前記第１の出力端子、前記第２の入力端子と前記第２の出力端子とがそれぞれ接続されている第２のＯＴＡ１２と、を有し、第１、第２のＯＴＡ１１、１２は、小信号時のトランスコンダクタンスgm1、gm2が、それぞれのＯＴＡの駆動電流の平方根（√）に比例するか、あるいは、前記ＯＴＡの駆動電流に比例しており、第１のＯＴＡ１１の駆動電流はＩ01(1+x)、第２のＯＴＡ１２の駆動電流はＩ02(1-x)（ただし、Ｉ01、Ｉ02は予め定められた定電流値、ｘは-1x１の範囲で可変される）とされている。」
（ｂ）「　　　【００３８】
　図２を参照すると、この実施例のＶＧＡは、ソースが共通接続され、電流が可変に制御される定電流源２１（駆動電流＝I0(1+x)）の一端に接続され、ゲートが第１、第２の入力端子IN1、IN2に接続されたＮチャネルＭＯＳトランジスタＭ１、Ｍ２と、ソースが共通接続され、電流が可変に制御される定電流源２２（駆動電流＝I0(1-x)）の一端に接続され、ドレインとゲートとが接続されて、第１、第２の出力端子OUT1、OUT2にそれぞれ接続されたＮチャネルＭＯＳトランジスタＭ３、Ｍ４とを備え、ＮチャネルＭＯＳトランジスタＭ１とＭ３のドレイン同士が接続され定電流源２３（駆動電流=Ｉ0）の一端に接続され、ＮチャネルＭＯＳトランジスタＭ２とＭ４のドレイン同士が接続されて定電流源２４（駆動電流＝Ｉ0）の一端に接続されている。定電流源２１、２２の他端はグランド側に接続され、定電流源２３、２４の他端は電源ＶDDに接続されている。第１、第２の入力端子IN1、IN2の入力電圧の差電圧はＶIN、第１、第２の入力端子OUT1、OUT2の出力電圧の差電圧はＶOUTである。定電流源２１、２２の駆動電流I0(1+x)、I0(1-x)において、ｘは-1x1とされ、ＶＧＡの電圧利得を制御する利得制御信号等で可変に設定される。図２のＭＯＳトランジスタＭ１、Ｍ２と電流源２３、２４は、図１のＯＴＡ１１に対応し、図２のＭＯＳトランジスタＭ３、Ｍ４は、図１のＯＴＡ１２に対応している。」
　上記（ａ）及び（ｂ）、図２の記載から、本願発明の「第２のＯＴＡ」は、「ソースが共通接続され、電流が可変に制御される定電流源２２（駆動電流＝I0(1-x)）の一端に接続され、ドレインとゲートとが接続されて、第１、第２の出力端子OUT1、OUT2にそれぞれ接続されたＮチャネルＭＯＳトランジスタＭ３、Ｍ４」により構成された「ＯＴＡ１２」に対応している。
（２−２）本願実施例の「ＯＴＡ１２」と引用発明との対応関係について
　引用発明の「N-MOS M3」、「N-MOS M4」は、上記本願実施例の「ＯＴＡ１２」の「ＮチャネルＭＯＳトランジスタＭ３」、「ＮチャネルＭＯＳトランジスタＭ４」に相当し、また、引用発明の「N-MOS M6」、「ＶＧＡ回路の出力端子」は、上記本願実施例の「電流が可変に制御される定電流源２２」、「第１、第２の出力端子OUT1、OUT2」に相当しているので、引用発明の「N-MOS M3」、「N-MOS M4」からなる回路は、本願実施例の「ＯＴＡ１２」に相当している。
（２−３）引用発明に対する本願発明の第２のＯＴＡの適用性について
　上記（２−１）及び（２−２）で述べたように、本願発明の「第２のＯＴＡ」は本願実施例の「ＯＴＡ１２」に対応し、かつ、引用発明の「アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する回路」である「N-MOS M3」、「N-MOS M4」からなる回路は、本願実施例の「ＯＴＡ１２」に相当している。
　よって、引用発明において、「アンプの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する回路」を「第１のＯＴＡの出力または入力電流を受け、入力端子と出力端子が接続されて電流−電圧変換する第２のＯＴＡ」とすることは格別なものではない。
　　　
　また、本願発明の作用効果も、引用発明及び上記周知技術から当業者が予測できる範囲のものである。　
　
　　
５．むすび 
　以上のとおり、本願発明は、当業者が引用発明及び上記周知技術に基いて容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、本願は、他の請求項について、検討するまでもなく拒絶されるべきものである。 
　よって、結論のとおり審決する。 
　　
　　
６．付記
　審判請求人は、審判請求書の請求の理由の「３．本願発明と引用例との対比（１）請求項１〜７、９〜１３、１６〜２６について」において、
・　本願では、指数特性を示す恒等式
　　　　e2x/a＝{(1+tanh(x/a))/(1-tanh(x/a))}
を示し、この恒等式に基づいて指数特性を有する可変利得回路を実現する。
・　引用文献１の記載を「解読」しても、電圧利得Ｇが、
　　　　Ｇ＝｛(1+X)/(1-X)｝0.5
となるように、２つのトランスコンダクタンスアンプの駆動電流を設定した可変利得回路しか「解読」することはできない。これに対し、本願には一般化した、
　　　　Ｇ≒｛(1+X)/(1-X)｝ｎ
となる可変利得回路と、
　　　　Ｇ＝｛(1+tanh(X/a))/(1-tanh(X/a))｝ｎ
を開示している。
等を主張しているが、請求項１に係る発明には、特定の恒等式や特定の電圧利得を限定する記載はないため、上記主張は請求項１の記載に基づかない主張であり、採用することはできない。