(57)【特許請求の範囲】
【請求項１】
ディジタル信号発生装置において、
出力電流が０，ｍＩ，（ｍ＋ｎ）Ｉの３つの状態を設定できる第１の電流源と、
ダイオードをｎ個並列接続してカソードがハイレベル設定電圧源に接続されアノードが前記第１の電流源に接続された第１のダイオード回路と、
ダイオードをｍ個並列接続してカソードが出力端子に接続されアノードが前記第１の電流源に接続された第２のダイオード回路と、
出力電流が０，−ｍＩ，−（ｍ＋ｎ）Ｉの３つの状態を設定できる第２の電流源と、
ダイオードをｎ個並列接続してアノードがローレベル設定電圧源に接続されカソードが前記第２の電流源に接続された第３のダイオード回路と、
ダイオードをｍ個並列接続してアノードが出力端子に接続されカソードが前記第２の電流源に接続された第４のダイオード回路と、
前記第１及び第２の電流源が２つの入力端子に接続され出力が前記出力端子に接続されるエミッタフォロワ回路とを備えると共に、
前記第２のダイオード回路及び前記第４のダイオード回路の接続点と前記出力端子との間に２本のダイオードを順方向接続及び逆方向接続し、
ハイレベル状態では前記第１及び第２の電流源の出力電流を（ｍ＋ｎ）Ｉ及び−ｍＩ、ローレベル状態では前記第１及び第２の電流源の出力電流をｍＩ及び−（ｍ＋ｎ）Ｉとし、ハイインピーダンス状態では前記第１及び第２の電流源の出力電流を零としたことを特徴とするディジタル信号発生装置。
【請求項２】
ディジタル信号発生装置において、
出力電流が０，ｍＩ，（ｍ＋ｎ）Ｉの３つの状態を設定できる第１の電流源と、
直列接続された２本のダイオードをｎ個並列接続してカソードがハイレベル設定電圧源に接続されアノードが前記第１の電流源に接続された第１のダイオード回路と、
直列接続された２本のダイオードをｍ個並列接続してカソードが出力端子に接続されアノードが前記第１の電流源に接続された第２のダイオード回路と、
出力電流が０，−ｍＩ，−（ｍ＋ｎ）Ｉの３つの状態を設定できる第２の電流源と、
直列接続された２本のダイオードをｎ個並列接続してアノードがローレベル設定電圧源に接続されカソードが前記第２の電流源に接続された第３のダイオード回路と、
直列接続された２本のダイオードをｍ個並列接続してアノードが出力端子に接続されカソードが前記第２の電流源に接続された第４のダイオード回路と、
前記第１及び第２の電流源が２つの入力端子に接続され出力が前記出力端子に接続されるエミッタフォロワ回路とを備えると共に、
前記第２のダイオード回路及び前記第４のダイオード回路の接続点と前記出力端子との間に２本のダイオードを順方向接続及び逆方向接続し、
ハイレベル状態では前記第１及び第２の電流源の出力電流を（ｍ＋ｎ）Ｉ及び−ｍＩ、ローレベル状態では前記第１及び第２の電流源の出力電流をｍＩ及び−（ｍ＋ｎ）Ｉとし、ハイインピーダンス状態では前記第１及び第２の電流源の出力電流を零としたことを特徴とするディジタル信号発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ試験装置等で用いられるディジタル信号発生装置に関し、特にタイミング精度の向上、リーク電流の低減及び出力インピーダンスの改善を可能にしたディジタル信号発生装置に関する。
【０００２】
【従来の技術】
従来のディジタル信号発生装置は出力電圧の電圧設定信号に基づき被試験ＬＳＩのピンに対して”ハイレベル状態”、”ローレベル状態”及び”ハイインピーダンス状態”の各種ディジタル信号を印加する装置である。すなわち、ハイインピーダンス出力が可能なバッファ回路にハイレベルの電圧信号若しくはローレベルの電圧信号を前述の電圧設定信号として印加することにより実現される。
【０００３】
図７はディジタル信号発生装置に用いられるバッファ回路の一例を示す回路図である。図７において１，２，１６及び１７は出力電流の”ＯＮ／ＯＦＦ”が可能な定電流源、３及び１８はツェナーダイオード、４，５，６，７，８，９，１０，１１，１２，１３，１４及び１５はトランジスタ、１９は抵抗、１００はハイレベルの電圧信号若しくはローレベルの電圧信号を印加する電圧設定信号、１０１は出力電圧である。
【０００４】
電圧設定信号１００はトランジスタ６及び７のベースに接続され、トランジスタ６のエミッタはトランジスタ５のエミッタに接続され、トランジスタ５のコレクタはトランジスタ５のベース及びトランジスタ４のエミッタにそれぞれ接続される。トランジスタ４のコレクタはトランジスタ４及び１０のベース、定電流源１及び１７の出力端子、ツェナーダイオード３のアノードにそれぞれ接続される。
【０００５】
一方、トランジスタ７のエミッタはトランジスタ８のコレクタ及びベースに接続され、トランジスタ８のエミッタはトランジスタ９のコレクタ及びベースに接続される。トランジスタ９のエミッタはトランジスタ１５のベース、定電流源２及び１６の出力端子、ツェナーダイオード１８のカソードにそれぞれ接続される。
【０００６】
また、トランジスタ１０のエミッタはトランジスタ１１のコレクタ及びベースに接続され、トランジスタ１１のエミッタはトランジスタ１２のコレクタ及びベースに接続される。トランジスタ１２のエミッタはトランジスタ１３のコレクタ及びベースと抵抗１９の一端に接続され、トランジスタ１３のエミッタはトランジスタ１４のコレクタ及びベースに接続され、トランジスタ１４のエミッタはトランジスタ１５のエミッタに接続される。さらに、抵抗１９の他端は出力端子として出力電圧１０１を出力する。
【０００７】
さらに、定電流源１及び２の他端、ツェナーダイオード３のカソード、トランジスタ７及び１０のコレクタは正電圧源にそれぞれ接続され、定電流源１６及び１７の他端、ツェナーダイオード１８のアノード、トランジスタ６及び１５のコレクタは負電圧源にそれぞれ接続される。
【０００８】
ここで、図７に示すバッファ回路の動作を図８を用いて説明する。図８は”ハイインピーダンス状態”から”ハイレベル状態”若しくは”ローレベル状態”への状態遷移を示すタイミング図である。
【０００９】
”ハイインピーダンス状態”の場合には定電流源１及び１６は内部のスイッチ回路等により出力電流を”ＯＦＦ”にし、定電流源２及び１７は内部のスイッチ回路等により出力電流を出力する。そして、定電流源１及び１６の出力が”ＯＦＦ”になることにより、トランジスタ４，５，６，７，８及び９もそれぞれ”ＯＦＦ”になる。
【００１０】
一方、定電流源２及び１７の出力電流によりツェナーダイオード３及び１８の両端にツェナー電圧が現われる。このため、図７中”Ｐ００１”には正電圧源の電圧からツェナーダイオード３のツェナー電圧が減算された電圧値が現われ、図７中”Ｐ００２”には負電圧源の電圧にツェナーダイオード１８のツェナー電圧を加算した電圧値が現われる。
【００１１】
また、図８に示すように出力電圧は図７中”Ｐ００２”の電圧と図７中”Ｐ００１”の電圧との間になるのでトランジスタ１０及び１５は”ＯＦＦ”となり、トランジスタ１１，１２，１３及び１４も”ＯＦＦ”となるので出力端子である抵抗１９の他端はハイインピーダンスになる。
【００１２】
従って、正電圧源及び負電圧源の電圧を”ＶＣＣ”及びＶＥＥ”、ツェナーダイオード３及び１８のツェナー電圧を”Ｖｚ３”及び”Ｖｚ１８”、”ハイインピーダンス状態”の出力電圧を”Ｖｏ”とすれば図８のに示すような電圧値を取ることになる。
【００１３】
この状態から定電流源２及び１７が”ＯＦＦ”になり、定電流源１及び１６が出力電流を出力すると、電圧設定信号１００に基づきトランジスタ４〜９が”ＯＮ”になり出力電圧１０１が”ハイレベル状態”若しくは”ローレベル状態”に遷移する。
【００１４】
この時、図７中”Ｐ００１”及び”Ｐ００２”の点は”ハイインピーダンス状態”の電圧から電圧設定信号１００に基づき決まる電圧に向かって変化する。例えば、電圧選定信号１００が”ハイレベル状態（Ｖｈ）”の場合には図７中”Ｐ００１”の電圧が”ＶＣＣ−Ｖｚ３”から”Ｖｈ”に向かって図８中”イ”に示すように変化する。
【００１５】
そして、図７中”Ｐ００１”の電圧が上昇してトランジスタ１０が”ＯＮ”になる。言い換えれば、図７中”Ｐ００１”の電圧が出力信号１０１の”ハイインピーダンス状態”における電圧を基準として一定値以上大きくなればトランジスタ１０が”ＯＮ”になる。これにより、トランジスタ１１及び１２が”ＯＮ”になり、出力信号１０１は図７中”Ｐ００１”の電圧と等しくなる。（厳密にはトランジスタ１０〜１２のベース・エミッタ間電圧分だけ低い電圧となる。）
【００１６】
最後に、図７中”Ｐ００１”の電圧が電圧設定信号１００と等しくなると（厳密にはトランジスタ４〜６のベース・エミッタ間電圧分だけ高い電圧となる。）出力信号１０１の電圧は”ハイレベル状態（Ｖｈ）”である電圧設定信号１００と等しくなる。また、”ローレベル状態”の場合も同様の動作をする。
【００１７】
この結果、電圧設定信号１００に基づき出力信号１０１を”ハイレベル状態”、”ローレベル状態”及び”ハイインピーダンス状態”にすることが可能になる。
【００１８】
但し、図７に示す従来例では”ハイインピーダンス状態”における図７中”Ｐ００１”及び”Ｐ００２”に示す点の電圧はバッファ回路の回路定数から個々に決まり、被試験ＬＳＩ等の外部の回路定数により決まる出力信号１０１の電圧に係わりなく一定である。
【００１９】
例えば、外部の回路定数により出力信号１０１の電圧が図８中”ロ”から図８中”ハ”に上昇した場合には、基準となる出力信号１０１の電圧上昇に伴い、”ハイレベル状態”若しくは”ローレベル状態”に切り換わる閾値電圧も図８中”ニ”から図８中”ホ”若しくは図８中”ヘ”から図８中”ト”に示すように変化する。このため、”ハイレベル状態”若しくは”ローレベル状態”に遷移するかにより図８中”チ”に示すような遅延時間が生じてしまうと言った問題点があった。
【００２０】
すなわち、”ハイレベル状態”若しくは”ローレベル状態”に遷移するかにより切り替え時間精度が悪化する。このような切り替え時間精度は、例えば、Ｉ／Ｏピンを備えるＲＩＳＣプロセッサ等の試験においては重要であり、切り替え時間精度の悪化は試験精度の悪化をもたらすことになる。
【００２１】
図９はこのような問題点を解決した従来のバッファ回路の一例を示す回路図である。図９において２０，２３，２４，２５，３０，３３，３４及び３５はトランジスタ、２１，２２，３１及び３２は抵抗、２６及び２９は定電流源，２７及び２８はスイッチ回路、３６は制御回路、１００ａは電圧設定信号、１０１ａは出力信号である。
【００２２】
電圧設定信号１００ａは抵抗２１及び２２の一端、トランジスタ２４及び２５のベースにそれぞれ接続され、抵抗２１及び２２の他端はトランジスタ２０及び２３のエミッタにそれぞれ接続される。トランジスタ２０のベースはトランジスタ２４及び３５のエミッタ、トランジスタ３３のベース、スイッチ回路２７及び２８の一方の出力端子にそれぞれ接続され、トランジスタ２３のベースはトランジスタ２５及び３４のエミッタ、トランジスタ３０のベース、スイッチ回路２７及び２８の他方の出力端子にそれぞれ接続される。
【００２３】
トランジスタ３０のエミッタは抵抗３１の一端に接続され、抵抗３１の他端は出力端子として出力信号１０１ａを出力すると共にトランジスタ３４及び３５のベース、抵抗３２の一端に接続される。抵抗３２の他端はトランジスタ３３のエミッタに接続される。また、スイッチ回路２７及び２８の入力端子は定電流源２６及び２９の一端に接続され、制御回路３６からの制御信号がスイッチ回路２７及び２８の制御端子にそれぞれ接続される。
【００２４】
さらに、トランジスタ２０，２４，３０及び３４のコレクタ、定電流源２６の他端は正電圧源にそれぞれ接続され、トランジスタ２３，２５，３３及び３５のコレクタ、定電流源２９の他端は負電圧源にそれぞれ接続される。
【００２５】
ここで、図９に示すバッファ回路の動作を図１０を用いて説明する。図１０は”ハイインピーダンス状態”から”ハイレベル状態”若しくは”ローレベル状態”への状態遷移を示すタイミング図である。但し、図７で問題となっていた”ハイインピーダンス状態”における図９中”Ｐ００３”及び”Ｐ００４”に示す点の電圧に関してのみ説明する。
【００２６】
”ハイインピーダンス状態”の場合には電流源２６及び２９からスイッチ回路２７及び２８の図９中”ロ”及び”ニ”の側に出力電流が出力されて、トランジスタ３０及び３３が”ＯＦＦ”になる。このため、トランジスタ３４及び３５は”ＯＮ”になり、出力端子の出力信号１０１ａがトランジスタ３４及び３５を介して図９中”Ｐ００３”及び”Ｐ００４”に帰還される。
【００２７】
すなわち、図９中”Ｐ００３”の電圧は出力信号１０１ａの電圧を”Ｖｏａ”とすれば、トランジスタ３４のベース・エミッタ間電圧”Ｖｂｅ３４”分だけ低い”Ｖｏａ−Ｖｂｅ３４”となり、同様に、図９中”Ｐ００４”の電圧はトランジスタ３５のベース・エミッタ間電圧”Ｖｂｅ３５”分だけ高い”Ｖｏａ＋Ｖｂｅ３５”となる。
【００２８】
図１０に示すように”ハイインピーダンス状態”の図９中”Ｐ００３”及び”Ｐ００４”の電圧は”ハイインピーダンス状態”の出力信号１０１ａの電圧”Ｖｏａ”に対して常にベース・エミッタ間電圧”Ｖｂｅ３４”若しくは”Ｖｂｅ３５”分だけ増減した電圧となる。
【００２９】
このため、”ハイインピーダンス状態”における図９中”Ｐ００３”及び”Ｐ００４”の電圧は出力信号１０１ａの電圧”Ｖｏａ”の変化に追従することになるので、”ハイレベル状態”若しくは”ローレベル状態”に切り換わる閾値電圧が変化せず前述のような遅延時間の発生を防止することが可能になる。
【００３０】
但し、図９に示す従来例では”ハイインピーダンス状態”の出力端子に帰還用のトランジスタ３４及び３５のベースが接続されるためリーク電流が増加すると言った問題点が生じる。また、帰還用の回路を付加することにより回路規模も大きくなってしまう。
【００３１】
このような”ハイインピーダンス状態”でのリーク電流の増加はＩｄｄｑ試験や直流パラメータ試験等の精度を悪化させることになる。
【００３２】
図１１はこのような問題点を解決した従来のディジタル信号発生装置の一例を示す回路図である。図１１において３７はハイレベル設定電圧源、３８及び４２はダイオードが”ｎ個”並列接続されたダイオード回路、３９は出力電流値を”０”，”ｍ・Ｉ”及び”（ｍ＋ｎ）・Ｉ”に切り換え可能な電流源、４０及び４１はダイオードが”ｍ個”並列接続されたダイオード回路、４３は出力電流値を”０”，”−ｍ・Ｉ”及び”−（ｍ＋ｎ）・Ｉ”に切り換え可能な電流源、４４はローレベル設定電圧源、１０１ｂは出力信号、１０２及び１０３は制御信号である。但し、”ｍ”及び”ｎ”は整数であり、”Ｉ”は任意の電流値である。
【００３３】
制御信号１０２及び１０３はハイレベル設定電圧源３７及びローレベル設定電圧源４４にそれぞれ接続され、ハイレベル設定電圧源３７の出力はダイオード回路３８のカソードに接続され、ダイオード回路３８のアノードは電流源３９の一端及びダイオード回路４０のアノードにそれぞれ接続される。
【００３４】
ダイオード回路４０のカソードは出力端子として出力信号１０１ｂを出力すると共にダイオード回路４１のアノードに接続される。ダイオード回路４１のカソードはダイオード回路４２のカソード及び電流源４３の一端にそれぞれ接続され、ダイオード回路４２のアノードはローレベル設定電圧源４４の出力端子に接続される。また、電流源３９の他端は正電圧源に、電流源４３の他端は負電圧源にそれぞれ接続される。
【００３５】
ここで、図１１に示す従来例の動作を図１２を用いて説明する。図１２は”ローレベル状態”、”ハイレベル状態”及び”ハイインピーダンス状態”における電流源の出力電流値及びダイオード回路の状態を示す表である。
【００３６】
”ハイインピーダンス状態”においてハイレベル設定電圧源３７及びローレベル設定電圧源４４の出力はハイインピーダンスにして、図１２に示すように電流源３９及び４３の出力電流値を”０Ａ”及び”０Ａ”とする。このため、図１２に示すようにダイオード回路３８，４０，４１及び４２はそれぞれ”ＯＦＦ”になり出力信号１０１ｂは”ハイインピーダンス状態”になる。
【００３７】
また、”ハイレベル状態”においてハイレベル設定電圧源３７は設定電圧”Ｖｈ”を出力して、ローレベル設定電圧源４４の出力はハイインピーダンスにする。図１２に示すように電流源３９及び４３の出力電流値を”（ｍ＋ｎ）・Ｉ”及び”−ｍ・Ｉ”とする。このため、図１２に示すようにダイオード回路３８，４０及び４１はそれぞれ”ＯＮ”になり、ダイオード回路４２が”ＯＦＦ”になる。
【００３８】
電流源３９からの出力電流のうち”ｎ・Ｉ”は”ｎ個”のダイオードが並列接続されたダイオード回路３８を介してハイレベル設定電圧源３７に流れ込み、”ｍ・Ｉ”は”ｍ個”のダイオードが並列接続されたダイオード回路４０及び４１を介して電流源４３に流れ込む。このため、出力信号１０１ｂはハイレベル設定電圧源３７の出力電圧と等しくなり、”ハイレベル状態”になる。
【００３９】
すなわち、ダイオード回路３８とダイオード回路４０の順方向電圧が等しくなるようにダイオード回路の並列個数、電流源３９及び４３の出力電流値が設定されている。また、”ローレベル状態”についても同様の動作をすることになる。
【００４０】
この結果、”ハイインピーダンス状態”においては図１１に示すディジタル信号発生装置によれば、図１１中”Ｐ００５”及び”Ｐ００６”の電圧はダイオード回路４０及び４１の端子間電圧が”０Ｖ”になるように動作するので、出力信号１０１ｂの電圧”Ｖｏｂ”の変化に追従することになり、図７に示す従来例で問題となった遅延時間は生じない。また、ダイオード回路４０及び４１は”ＯＦＦ”になるので出力端子からのリーク電流の増加も生じないことになる。
【００４１】
【発明が解決しようとする課題】
しかし、図１１に示す従来例では”ハイレベル状態”及び”ローレベル状態”の切り替え動作において外部の被試験ＬＳＩ等の回路の負荷容量を電流源３９及び４３により充放電させる構成であるためそのスルーレートが負荷容量によって悪化すると言った課題があった。
【００４２】
また、”ハイレベル状態”から”ローレベル状態”への遷移時間中に図１１中”Ｐ００５”及び”Ｐ００６”の点のインピーダンスはダイオード回路３８及び４２が同時に”ＯＦＦ”になることから高インピーダンスになり、出力インピーダンスも大きくなり伝送回路との不整合が発生して波形品位が劣化すると言った課題があった。
従って本発明が解決しようとする課題は、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの改善を可能にしたディジタル信号発生装置を実現することにある。
【００４３】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
ディジタル信号発生装置において、
出力電流が０，ｍＩ，（ｍ＋ｎ）Ｉの３つの状態を設定できる第１の電流源と、ダイオードをｎ個並列接続してカソードがハイレベル設定電圧源に接続されアノードが前記第１の電流源に接続された第１のダイオード回路と、ダイオードをｍ個並列接続してカソードが出力端子に接続されアノードが前記第１の電流源に接続された第２のダイオード回路と、出力電流が０，−ｍＩ，−（ｍ＋ｎ）Ｉの３つの状態を設定できる第２の電流源と、ダイオードをｎ個並列接続してアノードがローレベル設定電圧源に接続されカソードが前記第２の電流源に接続された第３のダイオード回路と、ダイオードをｍ個並列接続してアノードが出力端子に接続されカソードが前記第２の電流源に接続された第４のダイオード回路と、前記第１及び第２の電流源が２つの入力端子に接続され出力が前記出力端子に接続されるエミッタフォロワ回路とを備えると共に、前記第２のダイオード回路及び前記第４のダイオード回路の接続点と前記出力端子との間に２本のダイオードを順方向接続及び逆方向接続し、ハイレベル状態では前記第１及び第２の電流源の出力電流を（ｍ＋ｎ）Ｉ及び−ｍＩ、ローレベル状態では前記第１及び第２の電流源の出力電流をｍＩ及び−（ｍ＋ｎ）Ｉとし、ハイインピーダンス状態では前記第１及び第２の電流源の出力電流を零としたことにより、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの改善が可能になり、負荷に対して十分な電流を供給することが可能になる。
【００４４】
請求項２記載の発明は、
ディジタル信号発生装置において、
出力電流が０，ｍＩ，（ｍ＋ｎ）Ｉの３つの状態を設定できる第１の電流源と、直列接続された２本のダイオードをｎ個並列接続してカソードがハイレベル設定電圧源に接続されアノードが前記第１の電流源に接続された第１のダイオード回路と、直列接続された２本のダイオードをｍ個並列接続してカソードが出力端子に接続されアノードが前記第１の電流源に接続された第２のダイオード回路と、出力電流が０，−ｍＩ，−（ｍ＋ｎ）Ｉの３つの状態を設定できる第２の電流源と、直列接続された２本のダイオードをｎ個並列接続してアノードがローレベル設定電圧源に接続されカソードが前記第２の電流源に接続された第３のダイオード回路と、直列接続された２本のダイオードをｍ個並列接続してアノードが出力端子に接続されカソードが前記第２の電流源に接続された第４のダイオード回路と、前記第１及び第２の電流源が２つの入力端子に接続され出力が前記出力端子に接続されるエミッタフォロワ回路とを備えると共に、前記第２のダイオード回路及び前記第４のダイオード回路の接続点と前記出力端子との間に２本のダイオードを順方向接続及び逆方向接続し、ハイレベル状態では前記第１及び第２の電流源の出力電流を（ｍ＋ｎ）Ｉ及び−ｍＩ、ローレベル状態では前記第１及び第２の電流源の出力電流をｍＩ及び−（ｍ＋ｎ）Ｉとし、ハイインピーダンス状態では前記第１及び第２の電流源の出力電流を零としたことにより、、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの更なる改善が可能になり、負荷に対して十分な電流を供給することが可能になる。
【００４７】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るディジタル信号発生装置の一実施例を示す回路図である。
【００４８】
図１において３７〜４４，１０２及び１０３は図１１と同一符号を付してあり、４５及び４８はトランジスタ、４６及び４７は抵抗、１０１ｃは出力信号である。また、４５〜４８はエミッタフォロワ回路２００を構成している。
【００４９】
制御信号１０２及び１０３はハイレベル設定電圧源３７及びローレベル設定電圧源４４にそれぞれ接続され、ハイレベル設定電圧源３７の出力はダイオード回路３８のカソードに接続され、ダイオード回路３８のアノードは電流源３９の一端、ダイオード回路４０のアノード及びトランジスタ４５のベースにそれぞれ接続される。
【００５０】
ダイオード回路４０のカソードは出力端子として出力信号１０１ｂを出力すると共にダイオード回路４１のアノード、抵抗４６及び４７の一端に接続される。ダイオード回路４１のカソードはダイオード回路４２のカソード、電流源４３の一端及びトランジスタ４８のベースにそれぞれ接続され、ダイオード回路４２のアノードはローレベル設定電圧源４４の出力端子に接続される。
【００５１】
また、トランジスタ４５及び４８のエミッタは抵抗４６及び４７の他端にそれぞれ接続され、電流源３９の他端及びトランジスタ４５のコレクタは正電圧源にそれぞれ接続され、電流源４３の他端及びトランジスタ４８のコレクタは負電圧源にそれぞれ接続される。
【００５２】
ここで、図１に示す実施例の動作を図２、図３及び図４を用いて説明する。図２は”ローレベル状態”、”ハイレベル状態”及び”ハイインピーダンス状態”における電流源の出力電流値、ダイオード回路及びエミッタフォロワ回路の状態を示す表、図３は出力信号１０１ｃの波形を示す特性曲線図、図４は”ハイインピーダンス状態”におけるリーク電流を示す特性曲線図である。
【００５３】
”ハイレベル状態”においてハイレベル設定電圧源３７は設定電圧”Ｖｈ”を出力して、ローレベル設定電圧源４４の出力はハイインピーダンスにする。また、図２に示すように電流源３９及び４３の出力電流値を”（ｍ＋ｎ）・Ｉ”及び”−ｍ・Ｉ”とする。図２に示すようにこのため、ダイオード回路３８，４０及び４１はそれぞれ”ＯＮ”になり、ダイオード回路４２が”ＯＦＦ”になる。また、エミッタフォロワ回路２００は”ＯＮ”になる。
【００５４】
電流源３９からの出力電流のうち”ｎ・Ｉ”はダイオード回路３８を介してハイレベル設定電圧源３７に流れ込み、”ｍ・Ｉ”はダイオード回路４０及び４１を介して電流源４３に流れ込む。このため、出力信号１０１ｃはハイレベル設定電圧源３７の出力電圧と等しくなり、”ハイレベル状態”になる。”ローレベル状態”についても同様の動作をすることになる。
【００５５】
また、”ハイインピーダンス状態”において、図２に示すように電流源３９及び４３の出力電流値を”０Ａ”及び”０Ａ”とする。このため、図２に示すようにダイオード回路３８及び４２はそれぞれ”ＯＦＦ”になる。
【００５６】
この時、電流源３９及び４３の出力電流値が”０Ａ”になるためダイオード回路４０及び４１の端子間電圧も”０Ｖ”になり、図１中”Ｐ００７”及び”Ｐ００８”の点の電圧は出力信号の１０１ｃの電圧”Ｖｏｃ”とほぼ等しくなる。このため、エミッタフォロワ回路２００も”ＯＦＦ”になるので出力信号１０１ｃは”ハイインピーダンス状態”になる。
【００５７】
また、図１中”Ｐ００７”及び”Ｐ００８”の電圧はダイオード回路４０及び４１の端子間電圧が”０Ｖ”になるように動作するので、出力信号１０１ｃの電圧”Ｖｏｃ”の変化に追従することになる。
【００５８】
すなわち、図１に示す実施例では出力段にエミッタフォロワ回路２００を設けることにより、外部の被試験ＬＳＩ等の回路の負荷容量と分離されるので”ハイレベル状態”及び”ローレベル状態”の切り替え動作においてもスルーレートが負荷容量によって悪化することを改善できる。また、リーク電流の増加も防止することができる。
【００５９】
例えば、図３に示すように”ハイレベル状態（５Ｖ）”及び”ローレベル状態（０Ｖ）”の切り替え動作によるスルーレートの悪化は認められず、また、図４に示すように出力信号の電圧変化に対してもリーク電流が安定している。
【００６０】
また、従来例と同様に”ハイレベル状態”から”ローレベル状態”への遷移時間中にダイオード回路３８及び４２が同時に”ＯＦＦ”になる。但し、電流源３９及び４３の出力インピーダンスを”ＺＩＨ”及び”ＺＩＬ”、トランジスタ４５及び４８の電流増幅率を”ｈｆｅ”、ディジタル信号発生装置の出力インピーダンスを”Ｚｏｃ”とすれば、
Ｚｏｃ＝｛ＺＩＨ×ＺＩＬ／（ＺＩＨ＋ＺＩＬ）｝／２ｈｆｅ    （１）
となる。ここで、”ｈｆｅ＝１００”とすれば出力インピーダンスが”１／２００”程度に低減されることになる。
【００６１】
この結果、出力段にエミッタフォロワ回路２００を設けることにより、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの改善が可能になる。
【００６２】
また、図５は本発明に係るディジタル信号発生装置の他の実施例を示す回路図である。図５において、３７〜４８，１０２，１０３及び２００は図１と同一符号を付してあり、４９及び５０はダイオード、１０１ｄは出力信号である。また、４９及び５０はダイオード回路２０１を構成している。
【００６３】
接続関係についても図１に示す実施例とほぼ同一であり、異なる点はダイオード回路４０とダイオード回路４１の接続点にダイオード４９のカソード及びダイオード５０のアノードが接続され、出力端子である抵抗４６と抵抗４７の接続点にダイオード４９のアノード及びダイオード５０のカソードが接続された点である。
【００６４】
ここで、図５に示す実施例の動作を説明する。基本動作は図１に示す実施例と同様であり、異なる点は以下の通りである。すなわち、出力端子とダイオード回路４０とダイオード回路４１の接続点とを直接接続せずにダイオード回路２０１を介して接続して両者に若干の電位差を生じさせることにより、エミッタフォロワ回路の出力電流が電流源３９及び４３の出力電流値に制限されなくなるので外部の負荷に対して十分な電流を供給することが可能になる。
【００６５】
この結果、出力端子とダイオード回路４０とダイオード回路４１の接続点とをダイオード回路２０１を介して接続することにより、負荷に対して十分な電流を供給することが可能になる。
【００６６】
また、図６は本発明に係るディジタル信号発生装置の他の実施例を示す回路図である。図６において、３７，４４〜５０、１０２，１０３及び２０１は図５と同一符号を付してあり、３８ａ及び４２ａは直列接続された２本のダイオードを更に”ｎ個”並列接続したダイオード回路、４０ａ及び４１ａは直列接続された２本のダイオードを更に”ｍ個”並列接続したダイオード回路、５１及び５２はダイオード、５３及び５６はトランジスタ、５４及び５５は抵抗、１０１ｅは出力信号である。また、４５〜４８，５１〜５６はエミッタフォロワ回路２０２を構成している。
【００６７】
ここで、図６に示す実施例の動作を説明する。基本動作は図５に示す実施例と同様であり、異なる点は以下の通りである。すなわち、エミッタフォロワ回路２００を２段構成にすると、電流源３９及び４３の出力インピーダンスを”ＺＩＨ”及び”ＺＩＬ”、トランジスタ４５，４８，５３及び５６の電流増幅率をそれぞれ”ｈｆｅ”、ディジタル信号発生装置の出力インピーダンスを”Ｚｏｅ”とすれば、
Ｚｏｅ＝｛ＺＩＨ×ＺＩＬ／（ＺＩＨ＋ＺＩＬ）｝／（２ｈｆｅ×ｈｆｅ）    （２）
となる。ここで、”ｈｆｅ＝１００”とすれば式（１）に示す出力インピーダンスと比較して出力インピーダンスが更に”１／１００”程度に低減されることになる。
【００６８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１の発明によれば、出力段にエミッタフォロワ回路を設けると共に２つのダイオード回路の接続点と出力端子との間に２つのダイオードを順方向接続及び逆方向接続することにより、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの改善が可能になり、負荷に対して十分な電流を供給することが可能になる。
【００６９】
また、請求項２の発明によれば、エミッタフォロワ回路を２段構成にすると共に各ダイオード回路を直列接続された２本のダイオードから構成し、尚且つ、２つのダイオード回路の接続点と出力端子との間に２つのダイオードを順方向接続及び逆方向接続することにより、タイミング精度の向上、リーク電流の低減及び出力インピーダンスの更なる改善を可能になり、負荷に対して十分な電流を供給することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るディジタル信号発生装置の一実施例を示す回路図である。
【図２】”ローレベル状態”、”ハイレベル状態”及び”ハイインピーダンス状態”における電流源の出力電流値、ダイオード回路及びエミッタフォロワ回路の状態を示す表である。
【図３】出力信号の波形を示す特性曲線図である。
【図４】”ハイインピーダンス状態”におけるリーク電流を示す特性曲線図である。
【図５】本発明に係るディジタル信号発生装置の他の実施例を示す回路図である。
【図６】本発明に係るディジタル信号発生装置の他の実施例を示す回路図である。
【図７】ディジタル信号発生装置に用いられるバッファ回路の一例を示す回路図である。
【図８】”ハイインピーダンス状態”から”ハイレベル状態”若しくは”ローレベル状態”への状態遷移を示すタイミング図である。
【図９】問題点を解決した従来のバッファ回路の一例を示す回路図である。
【図１０】”ハイインピーダンス状態”から”ハイレベル状態”若しくは”ローレベル状態”への状態遷移を示すタイミング図である。
【図１１】問題点を解決した従来のディジタル信号発生装置の一例を示す回路図である。
【図１２】”ローレベル状態”、”ハイレベル状態”及び”ハイインピーダンス状態”における電流源の出力電流値及びダイオード回路の状態を示す表である。
【符号の説明】
１，２，１６，１７，２６，２９  定電流源
３，１８  ツェナーダイオード
４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，２０，２３，２４，２５，３０，３３，３４，３５，４５，４８，４９，５０，５３，５６トランジスタ
１９，２１，２２，３１，３２，４６，４７，５４，５５  抵抗
２７，２８  スイッチ回路
３６  制御回路
３７  ハイレベル設定電圧源
３８，３８ａ，４０，４０ａ，４１，４１ａ，４２，４２ａ，２０１  ダイオード回路
３９，４３  電流源
４４  ローレベル設定電圧源
５１，５２  ダイオード
１００，１００ａ  電圧設定信号
１０１，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ  出力電圧
１０２，１０３  制御信号
２００，２０２  エミッタフォロワ回路
【図１】
0003551760.tif 000002
【図２】
0003551760.tif 000003
【図３】
0003551760.tif 000004
【図４】
0003551760.tif 000005
【図５】
0003551760.tif 000006
【図６】
0003551760.tif 000007
【図７】
0003551760.tif 000008
【図８】
0003551760.tif 000009
【図９】
0003551760.tif 000010
【図１０】
0003551760.tif 000011
【図１１】
0003551760.tif 000012
【図１２】
0003551760.tif 000013