(57)【特許請求の範囲】
【請求項１】
半導体基板の主表面上の全面に絶縁膜が形成され、その上に半導体層が形成され、該半導体層の表面から前記絶縁膜に達する側部絶縁物領域を形成し、該半導体層をそれぞれ個々の素子領域に分割した絶縁分離型半導体装置において、
前記側部絶縁物領域により分割された素子領域のうち、前記側部絶縁物領域を挟んで隣合うとともに互いに電位的に独立した素子領域間に、前記絶縁膜あるいは前記側部絶縁物領域の必要耐圧である所定電圧を印加しつつ、前記隣合う素子領域間に流れる電流を検出するようにした絶縁分離型半導体装置の検査方法。
【請求項２】
前記隣合う素子領域の一方は、トランジスタ等の回路素子が形成され、他方は検査専用領域であることを特徴とする請求項１記載の絶縁分離型半導体装置の検査方法。
【請求項３】
前記検査専用領域の前記所定電圧を印加する領域は、前記半導体層に深く形成したＮ型領域であることを特徴とする請求項２記載の絶縁分離型半導体装置の検査方法。
【請求項４】
前記検査専用領域は、回路素子が形成された複数の素子領域の各々を囲み、かつ同一基板上において全て連続した配置とされたフィールド領域であることを特徴とする請求項２記載の絶縁分離型半導体装置の検査方法。
【請求項５】
前記フィールド領域を囲むように、前記半導体層の表面から前記絶縁膜に達する絶縁分離領域が形成されていることを特徴とする請求項４記載の絶縁分離型半導体装置の検査方法。
【請求項６】
前記フィールド領域のパッドは、回路素子が形成された素子領域のＧＮＤパッドとともにＧＮＤ端子にワイヤボンドされることを特徴とする請求項４記載の絶縁分離型半導体装置の検査方法。
【請求項７】
前記所定電圧を、極性を変えて印加するようにしたことを特徴とする請求項１乃至６のいずれかに記載の絶縁分離型半導体装置の検査方法。
【請求項８】
半導体基板の主表面上の全面に絶縁膜が形成され、その上に半導体層が形成され、該半導体層の表面から前記絶縁膜に達する側部絶縁物領域を形成し、該半導体層をそれぞれ個々の素子領域に分割した絶縁分離型半導体装置であって、
該半導体装置の周辺部は、前記半導体基板および前記半導体層により前記絶縁膜がサンドイッチ状に挟み込まれた状態にて露出し、
前記側部絶縁物領域により個々に分割された複数の素子領域の各々を囲み、同一基板上において全て連続した配置とされるともに、その電位が固定されるフィールド領域を有し、
さらに該フィールド領域を囲むとともに、前記半導体層の表面から前記絶縁膜に達するように形成された絶縁分離領域を有し、
当該絶縁分離領域により前記半導体装置の前記周辺部を前記フィールド領域から絶縁分離したことを特徴とする絶縁分離型半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、絶縁分離型半導体装置に関し、特にその絶縁特性を検査する検査方法およびその検査方法に適する絶縁分離型半導体装置を提供するものである。
【０００２】
【従来の技術】
従来、特開昭６１−５９８５２号公報に開示されているような絶縁分離型半導体装置が知られている。これは、土台となる半導体基板に例えば酸化膜等の絶縁膜を形成し、その上に半導体層を形成し、さらに半導体層の表面から前記絶縁膜に達するように側部絶縁物領域を形成し、素子領域を絶縁物により完全に区切るようにしたものである。
【０００３】
【発明が解決しようとする課題】
このような絶縁分離構造を有する半導体装置において、基板と素子領域を分離している底面絶縁膜、あるいは素子間を分離している側面絶縁領域に欠陥、製造中の異物混入などによる異常が存在する場合、底面絶縁膜を介して半導体基板上に形成される素子と半導体基板との分離耐圧の低下、素子特性劣化、半導体装置としての信頼性の低下という問題が発生する。
【０００４】
そこで、本発明は、絶縁分離型半導体装置において、絶縁物の欠陥を容易に検出することのできる検査方法を提供するものである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載の絶縁分離型半導体装置の検査方法においては、半導体基板の主表面上の全面に絶縁膜が形成され、その上に半導体層が形成され、該半導体層の表面から前記絶縁膜に達する側部絶縁物領域を形成し、該半導体層をそれぞれ個々の素子領域に分割した絶縁分離型半導体装置において、
前記側部絶縁物領域により分割された素子領域のうち、前記側部絶縁物領域を挟んで隣合うとともに、互いに電位的に独立した素子領域間に所定電圧を印加しつつ、前記隣合う素子領域間に流れる電流を検出するようにしたことを特徴としている。
【０００６】
そして前記所定電圧は、前記絶縁膜あるいは前記側部絶縁物領域の必要耐圧にしている。
また、請求項２に記載の絶縁分離型半導体装置の検査方法は、前記隣合う素子領域の一方を、トランジスタ等の回路素子が形成される素子領域とし、他方は検査専用領域としている。
【０００７】
また、請求項３に記載の絶縁分離型半導体装置の検査方法は、前記検査専用領域の前記所定電圧を印加する領域を、前記半導体層に深く形成したＮ型領域としている。
また、請求項４に記載の絶縁分離型半導体装置の検査方法は、前記検査専用領域を、回路素子が形成された複数の素子領域の各々を囲み、かつ同一基板上において全て連続した配置とされたフィールド領域としている。
また、請求項５に記載の絶縁分離型半導体装置の検査方法は、前記フィールド領域を囲むように、前記半導体層の表面から前記絶縁膜に達する絶縁分離領域が形成されている。
また、請求項６に記載の絶縁分離型半導体装置の検査方法は、前記フィールド領域のパッドを、回路素子が形成された素子領域のＧＮＤパッドとともにＧＮＤ端子にワイヤボンドしている。
【０００８】
また、請求項７に記載の絶縁分離型半導体装置の検査方法は、前記所定電圧をプラスおよびマイナスの極性を変えて印加するようにしている。
また、請求項８に記載の絶縁分離型半導体装置は、半導体基板の主表面上の全面に絶縁膜が形成され、その上に半導体層が形成され、該半導体層の表面から前記絶縁膜に達する側部絶縁物領域を形成し、該半導体層をそれぞれ個々の素子領域に分割した絶縁分離型半導体装置であって、
該半導体装置の周辺部は、前記半導体基板および前記半導体層により前記絶縁膜がサンドイッチ状に挟み込まれた状態にて露出し、
前記側部絶縁物領域により個々に分割された複数の素子領域の各々を囲み、同一基板上において全て連続した配置とされるともに、その電位が固定されるフィールド領域を有し、
さらに該フィールド領域を囲むとともに、前記半導体層の表面から前記絶縁膜に達するように形成された絶縁分離領域を有し、
当該絶縁分離領域により前記半導体装置の前記周辺部を前記フィールド領域から絶縁分離している。
【０００９】
【作用及び発明の効果】
請求項１に記載の絶縁分離型半導体装置の検査方法によると、前記側部絶縁物領域により分割された素子領域のうち、前記側部絶縁物領域を挟んで隣合うとともに、電位的に独立した素子領域間に所定電圧を印加しつつ、前記隣合う素子領域間に流れる電流を検出するようにしているため、この電流の程度により、前記側部絶縁物あるいは絶縁膜の欠陥の有無を判断できる。
【００１０】
そして前記所定の電圧を絶縁膜あるいは側部絶縁物の必要耐圧としているため、信頼性の高い絶縁検査を提供できる。
請求項２に記載の絶縁分離型半導体装置の検査方法によると、隣合う素子領域のうち一方を検査専用領域としているため、隣合う素子として確実に独立の電位状態とすることができる。これにより、確実に前記側部絶縁物あるいは絶縁膜の欠陥の有無を判断できる。
【００１１】
請求項３に記載の絶縁分離型半導体装置の検査方法によると、前記検査専用領域の前記所定電圧を印加する領域を、前記半導体層に深く形成したＮ型領域としているため、検出領域の検出抵抗を低下させることができ、従って微小な電流も精度良く検出でき、検出精度が向上する。
請求項４に記載の絶縁分離型半導体装置の検査方法によると、前記検査専用領域を、回路素子が形成された複数の素子領域の各々を囲み、かつ同一基板上において全て連続した配置とされたフィールド領域としているため、全ての素子領域は隣接する別の素子との間に、フィールド領域を挟むこととなる。
請求項５に記載の絶縁分離型半導体装置の検査方法によると、前記フィールド領域を囲むように、前記半導体層の表面から前記絶縁膜に達する絶縁分離領域が形成されているため、絶縁分離型半導体装置の検査において、当該絶縁分離型半導体装置の周辺部の影響をなくすことができ、より確実な検査が実施できる。
請求項６に記載の絶縁分離型半導体装置の検査方法によると、前記フィールド領域のパッドを、回路素子が形成された素子領域のＧＮＤパッドとともにＧＮＤ端子にワイヤボンドするようにしているため、フィールド領域の電位は固定され、各素子領域間の容量結合を防止する領域として機能させることができる。
【００１２】
請求項７に記載の絶縁分離型半導体装置の検査方法によると、所定電圧の極性を変えて印加するようにしているため、確実な検査が実行できる。
請求項８に記載の絶縁分離型半導体装置においては、該絶縁分離型半導体装置の周辺部において、半導体基板と半導体層とがショートしたとしても、フィールド領域を囲むように形成された絶縁分離領域により、その内側に形成された素子領域の耐圧検査においてその影響をなくすことができる。
【００１３】
【実施例】
以下、本発明の第１実施例を図面を参照して説明する。
図１において、１はシリコン基板領域と表面素子領域を電気的に分離する絶縁分離層、２は表面素子領域を個々の独立した素子に分離する絶縁分離領域である。３は個々の素子領域を示しており、この中にトランジスタ、ダイオード、抵抗等の回路素子が形成される。図１においては、Ｎ＋領域のコレクタ６、Ｐ＋領域のベース７、ベース７に設けられたＮ＋領域のエミッタ８から構成されるＮＰＮトランジスタが形成されており、１０、１１、１２は半導体装置から外部回路素子に接続するための入出力端子を表す。さらにこの領域３に形成された回路素子は相互に接続され、半導体素子に要求される特性を実現する。
【００１４】
また、表面素子領域において絶縁分離層１および２により個々の素子領域３と電気的に絶縁されたフィールド領域４が形成されており、素子領域内部に深く形成されたＮ＋  層５に、その電極端子９が接続され、図に示すようにコレクタ６の電極端子１０との間に直流電圧１３が印加され、また、直流電圧１３に直列に電流計１５が挿入され、直流回路が構成される。また、基板Ｓｕｂの１４は電流検出の際にこの半導体装置が検出装置のステージ上に固定されるため、その電位が接続されることを意味している。
【００１５】
図１に示す直流回路において、絶縁分離層１あるいは２の欠陥等がある場合、素子間リーク電流が流れる。この電流を電流計１５にて測定することで、電圧印加された素子領域３とフィールド領域４間の絶縁耐圧が正常な範囲にあるかどうかを確認し、絶縁分離層１あるいは２の欠陥をを検出することができる。このフィールド領域を設けることにより、回路素子の形成された全ての素子領域とにおいて、容易に絶縁耐圧を測定することが可能となる。
【００１６】
これは、絶縁分離層１あるいは絶縁分離領域２の絶縁耐圧を計測するためには、特にフィールド領域を形成せずとも、絶縁分離領域２を挟んでそれぞれ素子領域３を形成し、それらの素子領域間に所定の電圧を印加すればよい。しかしながら、素子領域に形成された回路素子は他の領域の回路素子と配線等で電気的に接続され、電位的に独立でないため、これらの間に電圧を印加しても、純粋に絶縁欠陥に起因する電流のみを検出することは非常に困難である。従って、本実施例のようにフィールド領域を設け、素子領域と電位的に独立した領域を形成し、その領域を用いて素子領域との間に電圧を印加するようにすれば、確実に絶縁分離層および領域の欠陥によるリーク電流を検出することが可能である。尚、隣接する素子領域内の回路素子が電位的に互いに独立であれば問題ない。
【００１７】
尚、図１に示す半導体装置の製造方法としては、例えばシリコン基板Ｓｕｂ上を熱酸化法によって絶縁分離層１を形成し、表面素子領域をエピタキシャル成長あるいは張り合わせ技術により形成し、さらに絶縁分離領域２を形成するための溝をドライエッチング等の異方性エッチングにより形成し、熱酸化法等により絶縁分離領域２を形成する。さらにイオン注入等を行い、素子領域にトランジスタ等の素子、あるいはフィールド領域の深いＮ＋層を形成する。その後、図示しない下地酸化膜、Ａｌ配線や表面保護膜等を形成し、半導体装置が完成する。
【００１８】
図２に第２実施例を示す。図１においては領域がトランジスタの形成された素子領域３とフィールド領域４との間のみに直流電圧を印加していたが、図２に示すように、複数の回路素子領域とフィールド領域との間に直流電圧を印加するようにしてもよい。
図２は素子のパターンレイアウトを示す図であり、２１ａは抵抗島が形成された素子領域であり、２１ｂは図１に示すようなトランジスタが形成された素子領域であり、それぞれの枠が絶縁分離領領域２に相当する。そして、この２１ａ，２１ｂの周囲がフィールド領域であり、素子領域を各々囲み、かつ同一基板上において全て連続した配置とする。また、図１に示すようなフィールド領域の深いＮ＋  領域は、図示しないが、素子領域２１ａ，２１ｂの周囲に形成されている。このような配置とすることで、全ての素子領域３は隣接する別の素子との間に、絶縁分離層２、フィールド領域４、さらに絶縁分離層２を挟んで接する事となる。また、斜線で描かれた領域はＡｌ配線を示し、その中で四角の中にクロスがある領域は、Ａｌ配線が例えば図１に示すエミッタ領域８等の半導体領域に接続するコンタクト領域を表すものであり、また四角のみの領域２２〜２６は、試験用のプローブピン、あるいはワイヤボンド等が接続されるパッド領域を表す。これは図３においても同様である。
【００１９】
そして、本実施例において、直流電圧は、パッド２３、２４および２５と２６との間に印加され、一度に素子領域２１ａ，ｂとフィールド領域との間の絶縁分離領域の絶縁耐圧の確認ができる。すなわち、電圧印加された素子領域３内の回路素子から電気的に接続された、全ての異なる素子領域とフィールド領域間の絶縁耐圧を確認できる。さらに、素子領域３とフィールド領域４間の絶縁耐圧が保証されることで異なる素子領域間の絶縁耐圧も保証されるようになるという効果もある。
【００２０】
図３に第３の実施例を示す。これは、図２に示されるパターンレイアウトにおいて、抵抗とトランジスタからなる回路を１つのＩＣチップとして、リードフレーム等に搭載される最小単位チップとした場合の図である。この図において、最外周の枠がＩＣチップの輪郭を表し、その内側に回路素子が図２に示すような回路素子が形成され、この回路素子と最外周との間にさらに絶縁分離領域３０を形成したものである。
【００２１】
これは、図３（ｂ）の断面図に示すように、ＩＣチップ３１の周辺部の張り合わせ部において、何らかの原因により、絶縁分離層１を挟んで基板の裏側と表側とがショートしてしまい、ＩＣチップ（あるいはチップに分離される前のウエハ）が検査段階にて検査装置のステージ上に置かれ、このステージを介し、周辺部を介して電流が流れ込むことがあり、その電流が検査の段階にて検出され、誤検出となる可能性がある。従って、絶縁分離領域３０を形成することで、絶縁分離層１あるいは絶縁分離領域２の絶縁耐圧検査において、ＩＣチップの周辺部の影響をなくすことができ、より確実な検査が実施できる。
【００２２】
最終的に図３に示されるようなＩＣチップは、図４に示すようにリードフレームのアイランド４０に搭載され、フィールド領域のパッド２６は、素子領域のパッド２４とともにＧＮＤ端子用のインナーリード４１にワイヤボンド４２により接続される。このようにすることで、フィールド領域の電位は固定され、各素子領域間の容量結合を防止する領域として機能する。
【００２３】
以上、説明したように、素子領域３とは電位の独立したフィールド領域４を設け、これらに電圧を印加し、リーク電流を測定することで、容易に絶縁分離層あるいは絶縁分離領域の欠陥を発見することができる。
また、上記各実施例においては、フィールド領域４に対し、素子領域３が高電位となるように電圧を印加したが、電圧の極性を逆にしてもよく、本発明者らの実験によると、何方か一方のみの電圧印加により、絶縁分離層あるいは絶縁分離領域の欠陥に起因するリーク電流が発生することがわかった。従って、極性をかえて電圧を印加することで、さらに確実に絶縁欠陥を検出することができる。
【００２４】
同様に、上記実施例においては電圧印加する検査方法を示したが、電流源を用いて、素子領域およびフィールド領域間に電流を流すようにし、絶縁分離領域あるいは絶縁分離層の必要耐圧よりも小さい電圧にてクランプするようにして、その際に生じるリーク電流を検出することで、絶縁耐圧を測定するようにしてもよい。従って、電圧印加および電流印加による二重の検査を行えば、信頼性の高い半導体装置を提供できることになる。
【図面の簡単な説明】
【図１】第１実施例を表す検査方法の断面図である。
【図２】第２実施例を表す検査方法のパターンレイアウト図である。
【図３】（ａ）は第３実施例に適用する半導体装置のパターンレイアウト図である。
（ｂ）は（ａ）図の模式的な半導体装置の断面図である。
【図４】ＩＣチップをリードフレームに搭載した状態を表す図である。
【符号の説明】
１  絶縁分離層
２  絶縁分離領域
３  素子領域
４  フィールド領域
５  Ｎ＋  層
１３  直流電圧
１５  電流計
【図１】
0003575073.tif 000002
【図２】
0003575073.tif 000003
【図３】
0003575073.tif 000004
【図４】
0003575073.tif 000005