【事件の表示】
　平成１０年特許願第３２５５６５号「高温酸化を用いた半導体素子のキャパシタ形成方法」拒絶査定不服審判事件〔平成１２年　１月２１日出願公開、特開２０００−　２２１１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１０年１１月１６日の出願（パリ条約優先権主張　１９９８年６月２５日、韓国）であって、平成１７年１１月２４日付けで拒絶査定がなされ、これに対して平成１８年２月２４日に拒絶査定に対する審判請求がなされるとともに、同年３月２４日付けで手続補正がなされ、当審において、平成２０年１月１５日付けで審尋がなされ、その後同年４月３０日に上申書が提出されたものである。
　　
第２　平成１８年３月２４日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１８年３月２４日付けの手続補正を却下する。
　［理由］
　１．本件補正の内容      　
　本件補正は、補正前の請求項１ないし８を、補正後の請求項１ないし７と補正するとともに、明細書の００１０段落を補正するものであって、補正後の請求項１は以下のとおりである。　
「【請求項１】　層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程と、
　前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程と、
　前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程と、
　前記高温酸化が進行された半導体基板に誘電体膜を積層する工程と、
　前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程と、を具備し、
　前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し、
　前記第３導電膜は、不純物がドーピングされたポリシリコンまたは金属を使用し、
　前記後処理工程で紫外線オゾン処理や酸化工程を進行することを特徴とする高温酸化を用いた半導体素子のキャパシタ形成方法。」　
　
　２．本件補正の内容の整理
　特許請求の範囲についての補正は、以下のとおりである。
　補正事項１　
　補正前の請求項８を削除すること。
　補正事項２　
　補正前の請求項１の「前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し、」の後に、補正後の請求項１の「前記第３導電膜は、不純物がドーピングされたポリシリコンまたは金属を使用し、」を追加すること。　
　
　３．本件補正についての検討（その１）　
　補正事項１　
　補正事項１についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　補正事項２
　補正事項２についての補正は、補正前の請求項１の、「上部電極」として形成される「第３導電膜」の材料を「前記第３導電膜は、不純物がドーピングされたポリシリコンまたは金属を使用」すると限定するものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
　したがって、補正事項１及び２についての補正を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定を満たす。　
　
　４．本件補正についての検討（その２） 
　上記３．において検討したとおり、補正前の請求項１についての補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、補正後の請求項１に係る発明が特許出願の際に独立して特許を受けられるものであるか否かについて、更に検討する。　 
　 
　（１）刊行物に記載される発明
　刊行物１．特開平４−２４９３５８号公報
　原審の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平４−２４９３５８号公報（以下、「刊行物１」という。）には、図１、図４ないし図６、及び図８とともに、以下の事項が記載されている。 
「【請求項３】一導電型を有する半導体基板上に少なくとも一層の絶縁膜を形成する工程、該絶縁膜上に、該絶縁膜の開口部を通じて上記半導体基板に電気的に接続された多結晶シリコン膜を形成する工程、該多結晶シリコン膜上に誘電体膜を形成する工程、該誘電体膜上に導電体膜を形成する工程からなる、キャパタ形成工程を有する半導体装置の製造方法において、上記誘電体膜形成工程は、上記多結晶シリコン膜上に高融点金属膜を形成する工程と、該高融点金属膜上に金属酸化膜を形成する工程と、上記高融点金属膜形成工程，あるいは上記金属酸化膜形成工程，または後工程のウエハプロセス時に含まれる、酸化剤及び熱により、上記多結晶シリコン膜表面に自然形成されている自然酸化膜を上記高融点金属膜により還元するとともに、上記高融点金属自身を酸化し、上記多結晶シリコン膜と上記金属酸化膜との間に上記高融点金属膜の酸化物を形成する工程と、からなることを特徴とする半導体装置の製造方法。」
「【００１３】以下、図５，図６・・・を用いて五酸化タンタル膜をキャパシタ誘電体膜として利用した半導体記憶装置の製造方法について説明する。まず図５（ａ）に示すように、Ｐ型シリコン基板１上にまず素子分離の酸化膜２を形成する。そして図５（ｂ）に示すように第１のゲート誘電体膜（絶縁膜）４を形成し、その上に減圧気相成長法により第１の多結晶シリコン膜５を形成する。さらにこの第１の多結晶シリコン膜５を整形し、この上からイオン注入法などで自己整合的にＮ型拡散層３，１３を形成する。その後、第１の多結晶シリコン膜５、Ｎ型拡散層３，１３と第１のゲート誘電体膜４からなるＭＯＳＦＥＴの上から第１の層間絶縁膜６を形成する。さらにこの第１の層間絶縁膜６上にフォトリソグラフィーにより開口部を定義し、反応性イオンエッチング法などにより開口部８を設ける（図５（ｃ））。
【００１４】次に、図５（ｄ）に示すように、この第１の層間絶縁膜６の上に減圧気相成長法により第２の多結晶シリコン膜１５を形成し、リンや砒素のイオン注入またはホスフィンなどを用いたリンデポジションによりＮ型不純物原子を添加する。この第２の多結晶シリコン膜１５もフォトリソグラフィーと反応性イオンエッチングなどを用いて整形する（図６（ａ））。
【００１５】そして、既に説明した減圧気相成長法により、五酸化タンタル膜等を第２のゲート誘電体膜１４として形成する（図６（ｂ））。この五酸化タンタルは多結晶シリコン膜の間に置かれ、かつ、８００℃以上の熱処理を受けると電極の多結晶シリコンと反応し、タンタルシリサイドが形成されてしまい、絶縁性を失ってしまう。このためキャパシタの上部電極２５としては、気相成長法などによるタングステンなどの高融点金属を用い、これが第２のゲート誘電体膜１４の上に形成される。そして、さらにフォトリソグラフィーと反応性イオンエッチングなどを用いて図６（ｃ）に示すように整形する。」　
「【００１７】
【発明が解決しようとする課題】ところで図８（ａ）に示すキャパシタ部の詳細な断面図・・・」
「【００２０】この発明は上記のような問題点を解決し、高誘電率を有する金属酸化膜を形成する際の下地膜の酸化を抑制し、結果としてキャパシタ誘電体膜を実質的に薄膜化することができる半導体装置の構造ならびにその製造方法を提供することを目的とする。」
「【００２２】また、この発明に係る半導体装置の製造方法は、一導電型を有する半導体基板上に少なくとも一層の絶縁膜を形成し、この上に絶縁膜の開口部を通じて上記基板に電気的に接続された多結晶シリコン膜を形成し、この上に誘電体膜を形成し、誘電体膜上に導電体膜を形成してキャパタを形成する工程を有するものにおいて、誘電体膜の形成を、多結晶シリコン膜上に高融点金属膜を形成する工程、この上に金属酸化膜を形成する工程、高融点金属膜形成工程，あるいは金属酸化膜形成工程，または後工程のウエハプロセス時に含まれる、酸化剤及び熱により、多結晶シリコン膜表面に自然形成されている自然酸化膜を高融点金属膜により還元するとともに高融点金属自身を酸化し、上記多結晶シリコン膜と上記金属酸化膜との間に上記高融点金属膜の酸化物を形成する工程とから構成したものである。
【００２３】
【作用】この発明においては、多結晶シリコン膜上には通常１ｎｍ以下程度の自然酸化膜が存在するが、この上にＴｉ等の高融点金属膜を成膜するとこの高融点金属膜は酸素等の酸化剤の障壁となり、上記多結晶シリコン膜が酸化雰囲気におかれた場合に、該高融点金属膜の表面が酸化し、その酸化膜が緻密であるため酸素が内部に拡散してゆくことができず、多結晶シリコン膜が酸化するのを防ぐ。また、この高融点金属は多結晶シリコン膜上に存在する１ｎｍ以下の自然酸化膜を還元し、取り除くと同時に高融点金属の酸化膜となり、酸素が多結晶シリコン膜に拡散して行くのを防ぐ。このため五酸化タンタル膜などの金属酸化膜を上記多結晶シリコン膜上に形成する際、シリコン酸化膜が上記多結晶シリコン膜上に形成されることがない。このため、金属酸化膜を誘電体膜として用いたキャパシタを形成した場合にも蓄積容量の低下が防止できる。
【００２４】さらに、Ｔｉ酸化膜は高誘電体膜であり、かつ、絶縁性が良好であるため、五酸化タンタル膜とＴｉ酸化膜の複合膜を用いたキャパシタは高い信頼性を有する。
【００２５】
【実施例】以下、図１を用いて本発明の一実施例による半導体装置の製造方法として、五酸化タンタル膜を用いたキャパシタの形成過程の一実施例を示す。
【００２６】図５（ａ）〜（ｄ）及び図６（ａ）で説明したように、第２の多結晶シリコン膜１５を形成するまでは従来例と同一である。この第２の多結晶シリコン膜１５が形成されたあと、図１（ａ）に示すように、上記第２の多結晶シリコン膜１５上に存在する自然酸化膜３４を沸化水素酸水溶液などを用いて除去する。この状態では、約１ｎｍ以下程度の自然酸化膜３４が常温の大気中で形成され、なお、多結晶シリコン膜１５上に残っている。
【００２７】このあとスパッタ法等のＰＶＤ法あるいはＣＶＤ法によりＴｉ膜６４を成膜する（図１（ｂ））。このＴｉ膜６４はＴｉ膜６４の形成時あるいはこの上に後に形成する五酸化タンタル膜の形成時，あるいはその後のウェハプロセス時にかかる熱処理や酸化剤により、多結晶シリコン１５上に形成されていた自然酸化膜３４を還元すると同時に、Ｔｉ膜６４自身は酸化されＴｉ酸化膜６５となる（図１（ｃ））。また、この段階でＴｉ酸化膜６５と第２の多結晶シリコン膜１５の界面にはＴｉシリサイド膜６６が薄く自然形成される。
【００２８】この多結晶シリコン膜１５上にＴｉ酸化膜６５が形成された状態で図４に示すような減圧気相成長装置を用いて五酸化タンタル膜２４を形成し、さらに減圧気相成長法を用いてタングステンなどの上部電極３５を形成する（図１（ｄ））。」
「【００３０】本実施例で形成したＴｉ酸化膜６５は酸化剤に対してマスク効果があるため、五酸化タンタル膜３５の形成時に酸化雰囲気中で熱処理を受けても多結晶シリコン膜１５上に成膜したＴｉ膜６４のうち、多結晶シリコン膜１５上に存在した自然酸化膜３４を還元して生成したＴｉ酸化膜６５になりきっていないＴｉが酸化するのみで、酸化が内部に拡散していって、多結晶シリコン膜が酸化することはない。従って本発明によるキャパシタ絶縁膜は、Ｔｉ酸化膜２４と五酸化タンタル膜３５の２層構造となる。
【００３１】以上のように、本実施例によれば、多結晶シリコン膜１５上には通常１ｎｍ以下程度の自然酸化膜３４が存在するが、この上にスパッタあるいはＣＶＤ法によりＴｉ６４を成膜するとこのＴｉ膜６４は酸素等の酸化剤の障壁となり、多結晶シリコン膜１５が酸化雰囲気におかれた場合に、Ｔｉ膜６４の表面が酸化し、その表面に形成されたＴｉ酸化膜が緻密であるため酸素が内部に拡散することができず、これにより多結晶シリコン膜１５表面の酸化を防止できる。
【００３２】また、このＴｉ膜６４は多結晶シリコン膜１５上に存在する１ｎｍ以下の自然酸化膜を還元し、これを取り除くと同時にそれ自身は酸化されてＴｉ酸化膜６５となり、これにより、酸素が多結晶シリコン膜１５に拡散して行くのを防止する。」
「【００３４】よって、キャパシタ誘電体膜の膜厚を、その下のＴｉ酸化膜２４と五酸化タンタル膜３５の２層の膜厚のみで決めることができ、実質的なキャパシタ誘電体膜の膜厚を薄くすることができ、キャパシタ蓄積容量の低下を防止することができる。
【００３５】さらに、Ｔｉ酸化膜６５自身も五酸化タンタルと同様に高誘電体膜であるため、従来よりもゲート誘電体膜の薄膜化，高信頼化を図ることができ、よりキャパシタの小型化ができ、従来よりも集積度の高いダイナミックランダムアクセスメモリの製造が可能となる。
【００３６】なお、上記実施例では沸化水素酸水溶液でまず多結晶シリコン膜１５上の自然酸化膜３４を除去する工程を設けたが、Ｔｉ膜成膜時にスパッタエッチ又はガス状の沸化水素酸により、自然酸化膜を除去し、Ｔｉ膜を成膜後に五酸化タンタル膜を成膜してもよい。
【００３７】また上記実施例では、多結晶シリコン膜形成後にＴｉを成膜するとしたが、この他にＷ，Ｍｏ，Ｔａ等の高融点金属でも同様の効果が得られる。
【００３８】更には、五酸化タンタル膜形成時の酸化剤による多結晶シリコン膜の酸化を防ぐために、Ｔｉ酸化膜を設けるようにしたが、これは上記Ｔｉ酸化膜の他にＷ，Ｍｏ，Ｔａ等の高融点金属の酸化物，窒化物，ケイ化物，ホウ化物，炭化物，硫化物でもよく、この場合においても上記実施例と同様の効果が得られる。」
「【００４１】
【発明の効果】以上のように本発明によれば、下部電極として多結晶シリコン膜を持ち、誘電体膜として熱またはプラズマ酸化により得られるＴｉ等高融点酸化膜と五酸化タンタル等の金属酸化膜を用い、上部電極としてタングステンなど高融点金属や多結晶シリコン膜からなるキャパシタを有するようにしたので、五酸化タンタル膜形成時または形成後の酸素雰囲気中でのアニール時には、五酸化タンタル膜と電極の多結晶シリコン膜の間には酸化剤に対してマスク効果のあるＴｉ酸化膜が形成されることとなり、多結晶シリコン膜が酸化され、シリコン酸化膜が形成される心配はない。よって、誘電体膜の膜圧はＴｉ酸化膜と五酸化タンタル２層の膜圧のみで決まり、実質的な膜圧をうすくできる効果がある。また、さらにはＴｉ酸化膜自身も五酸化タンタル膜と同様に高誘電体膜であるため、従来よりもよりゲート誘電体膜の薄膜化，高信頼化を図ることができ、キャパシタの小型化ができ、従来よりも集積度の高いダイナミックランダムアクセスメモリを実現することが可能となる効果がある。」
　
（ａ）ここで、図１（ｃ）及び００２７段落の「このＴｉ膜６４はＴｉ膜６４の形成時あるいはこの上に後に形成する五酸化タンタル膜の形成時，あるいはその後のウェハプロセス時にかかる熱処理や酸化剤により、多結晶シリコン１５上に形成されていた自然酸化膜３４を還元すると同時に、Ｔｉ膜６４自身は酸化されＴｉ酸化膜６５となる（図１（ｃ））。また、この段階でＴｉ酸化膜６５と第２の多結晶シリコン膜１５の界面にはＴｉシリサイド膜６６が薄く自然形成される。」との記載より、熱処理や酸化剤の働きにより、第２の多結晶シリコン膜１５の表面にはＴｉシリサイド膜とＴｉ酸化膜が形成されることは明らかである。
（ｂ）００３６段落の「上記実施例では沸化水素酸水溶液でまず多結晶シリコン膜１５上の自然酸化膜３４を除去する工程を設けたが、Ｔｉ膜成膜時にスパッタエッチ又はガス状の沸化水素酸により、自然酸化膜を除去し、Ｔｉ膜を成膜後に五酸化タンタル膜を成膜してもよい。」との記載を参照すると、多結晶シリコン膜上に、自然酸化膜を介さずに直接Ｔｉ膜を形成し、その後Ｔｉ膜上に五酸化タンタル膜を成膜することが記載されている。
（ｃ）また、００４１段落の「上部電極としてタングステンなど高融点金属や多結晶シリコン膜からなるキャパシタを有するようにした」との記載より、キャパシタの上部電極がタングステンなどの高融点金属や多結晶シリコン膜からなることが記載されている。　
　
　したがって、刊行物１には以下の発明が記載されている。
「一導電型を有する半導体基板上に少なくとも一層の絶縁膜を形成する工程と、
　前記絶縁膜上に絶縁膜の開口部を通じて上記基板に電気的に接続された、キャパシタの下部電極の多結晶シリコン膜を形成する工程と、
　前記多結晶シリコン膜上に誘電体膜を形成し、前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程を有する半導体装置の製造方法において、
　前記誘電体膜を形成する工程は、
　前記多結晶シリコン膜上に高融点金属膜を形成する工程と、
　前記高融点金属膜上に五酸化タンタル膜を形成する工程と、
　前記高融点金属膜を形成する工程、あるいは前記五酸化タンタル膜を形成する工程、または後工程のウエハプロセス時に含まれる、酸化剤及び熱処理により、前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成する工程とを備え、
　前記キャパシタの上部電極の導電体膜がタングステンなどの高融点金属や多結晶シリコン膜からなる
ことを特徴とする半導体装置の製造方法。」
　
　刊行物２．特開平７−２６３５７２号公報
　原審の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平７−２６３５７２号公報（以下、「刊行物２」という。）には、図１ないし図４とともに、以下の事項が記載されている。
「【請求項１】半導体メモリ装置の製造方法であって、
金属チタンを含む電極を、半導体基板に形成する工程と、
この電極をプラズマ酸化することにより、電極の表面に絶縁膜を形成する工程と、
この絶縁膜の表面に他の電極を形成する工程と、を有することを特徴とする半導体メモリ装置の製造方法。
【請求項２】請求項１に記載の半導体メモリ装置の製造方法において、プラズマ酸化を２８０℃以上５００℃以下の温度で行うことを特徴とする半導体メモリ装置の製造方法。」　
「【０００９】
【課題を解決するための手段】上記目的を達成するための、本発明の第１の特徴は、次の各工程を有する半導体メモリ装置の製造方法にある。
【００１０】（イ）半導体基板に、コンデンサの電極となる、金属チタンを含む電極を形成する工程。
【００１１】（ロ）工程（イ）で形成した電極をプラズマ酸化して、電極の表面にコンデンサの絶縁膜を形成する工程。
【００１２】（ハ）工程（ハ）で形成した絶縁膜の表面にコンデンサの他の電極を形成する工程。」
「【００１５】
【作用】本発明の第１の特徴によれば、高密度でかつ反応性の強い酸素プラズマにより金属チタンを酸化するので、熱酸化法などの他の酸化方法に比べ低温で、高誘電率の酸化チタン（以下ＴｉＯ２と記す）を含む絶縁膜を作製することができる。従って、熱酸化法などの他の酸化方法に比べ、下部電極の酸化及び半導体基板からのＳｉなどの拡散が起こりにくい。また、ＴｉＯ２は、化学的に、そして熱力学的に安定であるため、絶縁膜形成後のプロセスの影響により変質しにくい。さらに、ＴｉＯ２は、２元系の単純な化学組成を有するので、組成ずれが生じにくい。このため、低誘電率膜や低誘電率相を含まない高誘電率の絶縁膜を得ることができる。これにより、耐α線のために十分な静電容量を確保しながらコンデンサの微細化が可能になるので、半導体メモリ装置を高集積化することができる。」
「【００１８】（実施例１）図１は、本発明の実施例である半導体メモリ装置の製造方法を示す。但し、本図は、コンデンサ部の製造方法を示したものである。
ａ）まず、Ｓｉ基板１の上に、膜厚約１００ｎｍの熱酸化膜２を形成する。
ｂ）次に、下部電極として、スパッタリング法により厚さ約５００ｎｍの金属チタン（Ｔｉ）薄膜３を形成する。
ｃ）さらに、プラズマ酸化法により金属Ｔｉ薄膜３の表面を酸化し、膜厚約１００ｎｍのＴｉＯ２絶縁膜４を形成する。
ｄ）最後に、上部電極５として蒸着法により金（Ａｕ）薄膜を約５０ｎｍの厚さに形成し、コンデンサが完成する。スパッタリング法によるＴｉ薄膜の形成の際は、ターゲットとして金属Ｔｉを用い、アルゴンをスパッタガスとして、スパッタガス圧力１Ｐａ、及び基板温度３００℃の条件で成膜する。Ｔｉ薄膜の作製には、スパッタリング法のほか、化学的気相成長（ＣＶＤ）法を用いることも可能である。この場合、四塩化チタン（ＴｉＣｌ4）を水素（Ｈ２）雰囲気中でプラズマ分解することによりＴｉ薄膜を形成する。
【００１９】図２は、Ｔｉ薄膜のプラズマ酸化に用いるＥＣＲ（電子サイクロトロン共鳴）プラズマ処理装置を示す。・・・　　
【００２０】本ＥＣＲプラズマ処理装置を用いて、Ｔｉ薄膜を酸化する際は、真空容器101を１×１０−６Torr程度まで排気した後、１００ml／minの流量の酸素ガスを真空容器１０１内に導入し圧力を０.１Ｐａ とする。ここでマイクロ波を真空容器１０１内に導入すると、マイクロ波の電界と磁界コイルにより発生した磁界(875ガウス）とにより電子サイクロトロン共鳴が起きる。これにより、真空容器内の酸素ガスはプラズマ状態となる。このような励起状態の酸素及び酸素イオンによりＴｉ薄膜を酸化する。従って、通常の熱酸化に比べ、Ｔｉと酸素の反応が強く起こるので、酸化の際の基板温度を低減できる。」
「【００２２】図４は、本発明者が検討した、マイクロ波のパワーを６００Ｗとした時における、基板温度とＴｉＯ２膜の比誘電率の関係を示す。図３に示したように基板温度２８０℃でルチル構造のＴｉＯ２膜の回折ピークが現われ始めるのに対応して、比誘電率が急に増加する。そして、基板温度４００℃以上では１００を越える。しかし、５００℃以上では、比誘電率は飽和または減少傾向を示す。結晶性については、図３が示すように、基板温度が高い方が良い。しかし、Ｓｉ基板上に直接、Ｔｉ下部電極を形成した場合、５００℃程度以上でＳｉとＴｉが反応しチタンシリサイド（ＴｉＳｉ）が生成する。このように下部電極がＴｉＳｉとなると、ＳｉＯ２がＴｉＯ２絶縁膜との間に形成され静電容量が低下する。
【００２３】以上のように、基板温度を２８０〜５００℃の範囲にしてプラズマ酸化することにより、シリサイドによる静電容量の低下を起こさずに、高誘電率のルチル構造ＴｉＯ２を作製することができる。」
　　
　刊行物３．特開平９−１２１０３５号公報
　原審の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平９−１２１０３５号公報（以下、「刊行物３」という。）には、図１ないし図５とともに、以下の事項が記載されている。　
「【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方法に係り、特にＴａ２Ｏ５ 膜の酸素欠乏による漏れ電流を防止するための半導体素子のキャパシタ製造方法に関する。」
「【００１４】
【課題を解決するための手段】前記目的を達成するために本発明は、ストレージ電極の形成された半導体基板上にＴａ２Ｏ５ 膜を形成する第１段階と、前記Ｔａ２Ｏ５ 膜の形成された前記半導体基板にＵＶ−Ｏ３アニーリングを施す第２段階と、前記第１段階及び第２段階を一回以上繰り返し施す第３段階とを含むことを特徴とする半導体素子のキャパシタ製造方法を提供する。
【００１５】前記ＵＶ−Ｏ３アニーリングは２００℃〜４００℃の温度範囲内で施すことが望ましい。前記ＵＶ−Ｏ３アニーリングは１〜６０分程度施すことが望ましい。前記第１段階における前記Ｔａ２Ｏ５ 膜の厚さは１０Å〜５００Åで形成することが望ましい。
【００１６】かつ、前記第３段階後、前記半導体基板を６００℃〜８００℃の温度で１０〜６０分間、ドライ−Ｏ２アニーリングする段階をさらに備えることが望ましい。
【００１７】
【発明の実施の形態】以下、添付した図面に基づき本発明の実施の形態を詳細に説明する。図１乃至図５は本発明の望ましい実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。参照番号３０は半導体基板、３２はフィールド酸化膜、３４はソース領域、３６は絶縁層、３７はコンタクトホール、３８は導電性プラグ、４０はストレージ電極、４２は第１Ｔａ２Ｏ５ 膜、４４は第２Ｔａ２Ｏ５ 膜、４６はプレート電極をそれぞれ示す。
【００１８】図１を参照すると、フィールド酸化膜３２により活性領域及び分離領域に区分された半導体基板３０の上に絶縁物質を蒸着した後、これをリフローして平坦面を有する絶縁層（後続く工程で絶縁層３６でパタニングされるので図示せず）を形成する工程と、前記ソース領域３４が露出されるように前記絶縁層を食刻することによりコンタクトホール３７及び絶縁層３６を形成する工程と、前記コンタクトホールを充分に埋め立てる厚さを有する導電物質（後続く工程で導電性プラグ３８となるので図示せず）、例えば不純物のドーピングされた多結晶シリコンを前記結果物の全面に蒸着する工程と、前記絶縁層３６が露出されるまで前記不純物のドーピングされた多結晶シリコンをエッチバックすることにより前記コンタクトホールに導電性プラグ３８を形成する工程とを順次に行う。
【００１９】図２を参照すると、導電性プラグ３８の形成された前記結果物の全面に導電層（後続く工程でストレージ電極４０でパタニングされるので図示せず）を形成する工程と、前記導電性プラグ３８を含む所定の領域を除いた領域の絶縁層３６が露出されるように前記導電層を写真食刻してストレージ電極４０を形成する工程とを順次に行う。
【００２０】前記導電層は不純物のドーピングされた多結晶シリコン、ＷＮ、ＴｉＮ、ＰｔまたはＷＳｉの単一膜やこれらの複合膜よりなり、ＭＯＣＶＤ（ Metal OrganicCVD）、ＰＥＣＶＤ（ Plasma-Enhanced CVD）やＬＰＣＶＤ（ Low-Pressure CVD ）などの方法で形成する。図３を参照すると、前記ストレージ電極４０の形成された半導体基板３０の上に第１Ｔａ２Ｏ５ 膜４２を形成する。
【００２１】前記第１Ｔａ２Ｏ５ 膜４２はペンタ−エトキシ−タンタル（Ｔａ（ＯＣ２ Ｈ５）５ ）を材料物質としてスパッタリング、化学気相蒸着（ＣＶＤ）、液体ソースＣＶＤ、光学ＣＶＤまたはゾル−ゲル方法のうちいずれか一つの方法で４０Åの厚さに蒸着する。次いで、前記第１Ｔａ２Ｏ５ 膜４２に酸素を供給するためにＯ３及び紫外線を用いるアニーリング工程（ＵＶ−Ｏ３アニーリング）を施す。前記ＵＶ−Ｏ３アニーリングは温度３００℃で０．９ｖｏｌ％のＯ３を用いて１５分間施す。
【００２２】図４を参照すると、前記図３の工程を繰り返して前記第１Ｔａ２Ｏ５ 膜４２の上に第２Ｔａ２Ｏ５ 膜４４を形成した後、ドライ−Ｏ２アニーリングを施す。この際、前記第２Ｔａ２Ｏ５ 膜４４は４５Åの厚さに形成するが、結果的にＴａ２Ｏ５ 膜の総厚さは８５Åとなる。前記第２Ｔａ２Ｏ５ 膜４４の上に前記図３の工程を多数回繰り返すことができるが、この際、Ｔａ２Ｏ５ 膜の総厚さは５０〜１０００Åが望ましい。
【００２３】次いで、前記Ｔａ２Ｏ５ 膜の形成された半導体基板３０を８００℃の温度で３０分間ドライ−Ｏ２アニーリングをさらに施す。これはＴａ２Ｏ５ 膜を蒸着するために材料物質として用いられたペンタ−エトキシ−タンタルが熱分解して生成された炭素の濃度を低下するためである。図５を参照すると、前記Ｔａ２Ｏ５ 膜の上にプレート電極４６を形成する。前記プレート電極４６は不純物のドーピングされた多結晶シリコン、ＷＮ、ＴｉＮ、ＰｔまたはＷＳｉの単一膜やこれらの複合膜よりなる。」
「【００２７】
【発明の効果】したがって、本発明による半導体素子のキャパシタ製造方法は、ストレージ電極の形成された半導体基板上にＴａ２Ｏ５ 膜の蒸着とＵＶ−Ｏ３アニーリングを一回以上繰り返し施して所望の厚さのＴａ２Ｏ５ 膜を形成することにより、Ｔａ２Ｏ５ 膜内に酸素が充分に供給されて酸素欠乏による漏れ電流を防止することができる。」
　
　（２）対比
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載される発明（以下「刊行物発明」という。）とを対比する。
（ａ）刊行物発明の「一導電型を有する半導体基板」、「一層の絶縁膜」、「多結晶シリコン膜」、「高融点金属膜」、及び「キャパシタの上部電極の導電体膜」は、それぞれ、補正発明の「半導体基板」、「層間絶縁膜」、「第１導電膜」、「第２導電膜」、及び「第３導電膜」からなる「上部電極」に相当する。
（ｂ）刊行物発明の、キャパシタの下部電極の多結晶シリコン上に形成された「高融点金属膜」の酸化物は、補正発明の、キャパシタ下部電極上に形成された「第２導電膜」の酸化物に相当する。
（ｃ）刊行物１の００２６段落の「図５（ａ）〜（ｄ）及び図６（ａ）で説明したように、第２の多結晶シリコン膜１５を形成するまでは従来例と同一である。」との記載を参照すると、刊行物発明の「キャパシタの下部電極の多結晶シリコン膜」は、パターニングされた多結晶シリコン膜であることは明らかであるから、刊行物発明の「前記絶縁膜上に絶縁膜の開口部を通じて上記基板に電気的に接続された、キャパシタの下部電極の多結晶シリコン膜を形成する工程」は、補正発明の「層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程」に相当する。
　また、補正発明も、刊行物発明の「一導電型を有する半導体基板上に少なくとも一層の絶縁膜を形成する工程」に相当する工程を実質的に備えていることは明らかである。
（ｄ）刊行物発明における、「前記多結晶シリコン膜上に誘電体膜を形成」する工程の「前記誘電体膜を形成する工程」は、「前記多結晶シリコン膜上に高融点金属膜を形成する工程」を備えており、刊行物発明の「前記誘電体膜を形成する工程」の内の「前記多結晶シリコン膜上に高融点金属膜を形成する工程」は、補正発明の「前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程」に相当する。
（ｅ）刊行物発明の「前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成」する工程は、補正発明の「前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程」に相当する。
（ｆ）刊行物発明の「高融点金属」が「金属」であることは明らかであるから、刊行物発明の「前記キャパシタの上部電極の導電体膜がタングステンなどの高融点金属や多結晶シリコン膜からなる」は、補正発明の「前記第３導電膜は、不純物がドーピングされたポリシリコンまたは金属を使用」することに相当する。
（ｇ）刊行物発明の「前記多結晶シリコン膜上に誘電体膜を形成」する工程の内の「前記誘電体膜を形成する工程」における、「前記多結晶シリコン膜上に高融点金属膜を形成する工程と、　前記高融点金属膜上に五酸化タンタル膜を形成する工程」の内の「前記高融点金属膜上に五酸化タンタル膜を形成する工程」において、「五酸化タンタル膜」が誘電体膜であることは明らかであり、また、「五酸化タンタル膜」は、実質的に半導体基板に形成されているから、刊行物発明の「五酸化タンタル膜を形成する工程」は、補正発明の「半導体基板に誘電体膜を積層する工程」に相当する。
（ｈ）刊行物発明は、「キャパシタを形成する工程を有する半導体装置の製造方法」は、補正発明の「半導体素子のキャパシタ形成方法」に相当する。
　
　したがって、補正発明と刊行物発明とは、
「層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程と、
　前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程と、
　半導体基板に誘電体膜を積層する工程と、
　前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程と、を具備し、　
　前記第３導電膜は、不純物がドーピングされたポリシリコンまたは金属を使用したことを特徴とする半導体素子のキャパシタ形成方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　補正発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程と、　前記高温酸化が進行された半導体基板に誘電体膜を積層する工程と」を備えているの対して、
　刊行物発明は、「前記多結晶シリコン膜上に誘電体膜を形成し、前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記誘電体膜を形成する工程は、
　前記多結晶シリコン膜上に高融点金属膜を形成する工程と、
　前記高融点金属膜上に五酸化タンタル膜を形成する工程と、
　前記高融点金属膜を形成する工程、あるいは前記五酸化タンタル膜を形成する工程、または後工程のウエハプロセス時に含まれる、酸化剤及び熱処理により、前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成する工程とを備え」ている点。
　相違点２
　補正発明は、「前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し」、「前記後処理工程で紫外線オゾン処理や酸化工程を進行する」との構成を備えているのに対して、刊行物発明は、上記構成を備えていない点。　
　相違点３
　補正発明は、「高温酸化を用いた半導体素子のキャパシタ形成方法」であるのに対して、刊行物発明は、「キャパシタを形成する工程を有する半導体装置の製造方法」である点。
　
　（３）相違点の検討
　以下において、各相違点について検討する。
　相違点１について
　ア　刊行物１の図１及び００２７段落の「このＴｉ膜６４はＴｉ膜６４の形成時あるいはこの上に後に形成する五酸化タンタル膜の形成時，あるいはその後のウェハプロセス時にかかる熱処理や酸化剤により、多結晶シリコン１５上に形成されていた自然酸化膜３４を還元すると同時に、Ｔｉ膜６４自身は酸化されＴｉ酸化膜６５となる（図１（ｃ））。また、この段階でＴｉ酸化膜６５と第２の多結晶シリコン膜１５の界面にはＴｉシリサイド膜６６が薄く自然形成される。」との記載より、刊行物発明の「前記多結晶シリコン膜上に高融点金属膜を形成する工程」又はその後のプロセスでの、酸化剤や熱処理により、多結晶シリコン膜の表面には、高融点金属シリサイド及び高融点金属（Ｔｉ）膜の酸化膜が形成されることは明らかである。
　イ　刊行物１の図５、図６、００１３段落ないし００１５段落、及び００１７段落を参照すると、図８に記載されるキャパシタの構造の詳細な断面図は、図５及び図６に記載される半導体記憶装置のキャパシタの断面図を意味することは明らかであり、また、キャパシタの誘電体膜、例えば、図６の「１４　第２のゲート誘電体膜」が、「第２の多結晶シリコン膜１５」を「フォトリソグラフィーと反応性イオンエッチングなどを用いて整形（図６（ａ））」したもの（００１４段落）、言い換えると、「第２の多結晶シリコン膜１５」をパターンニングした下部電極、及び「第１の層間絶縁膜６」を含めた半導体基板上に形成されていることは明らかである。
　ウ　上記ア及びイでの検討及び刊行物１の００２７段落の記載（上記ア参照）より、第２の多結晶シリコン膜１５上にはＴｉシリサイド膜及びＴｉ酸化膜が形成され、層間絶縁膜６上にはＴｉ酸化膜６５が形成されることは当業者に明らかである。
　エ　刊行物発明においては、「前記高融点金属膜を形成する工程、あるいは前記五酸化タンタル膜を形成する工程、または後工程のウエハプロセス時に含まれる、酸化剤及び熱処理により、前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成」しており、言い換えると、高融点金属膜を形成する工程を含む、その後の、「前記五酸化タンタル膜を形成する工程」、または「後工程のウエハプロセス時」の酸化剤や熱処理のための工程において、「高融点金属膜の酸化物」及び「高融点金属シリサイド」が形成されている。　
　ここで、半導体装置の製造において、金属膜の酸化物（膜）を形成する酸化剤を伴う熱処理を行う際に、熱処理を行いうる任意の複数の工程がある場合に、いずれの工程において実施するかは、適宜選択し得るものであって、例えば、「高融点金属膜を形成する工程」と「五酸化タンタル膜を形成する工程」の間に、酸化剤を伴う熱処理を行うことは、当業者が必要に応じて適宜設定し得るものである。　
　
　オ　ところで、補正発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えているが、「前記第２導電膜が形成された半導体基板を高温酸化させ」るための「高温酸化」がどの程度の温度での酸化であるかは、補正発明には、何ら記載はない。
　ここで、本願の明細書及び図面を参照すると、請求項４ないし６、００１２段落、００２０段落に記載されるように、「半導体基板を熱処理装備のチャンバに入れて６５０〜８５０℃酸素雰囲気で３０秒から５分間急速酸化処理を進行すること」、「半導体基板をファーネスに入れて６５０〜８５０℃酸素雰囲気で５分から１時間乾式酸化処理を進行すること」又は「半導体基板をファーネスに入れて６００〜８００℃で５分から１時間湿式酸化処理を進行すること」の３種類の熱処理条件が記載されており、それらの温度範囲及び熱処理時間の範囲にかなり幅があることは明らかである。
　
　カ　刊行物２の請求項１、請求項２、００１５段落、００１８段落、００２２段落及び００２３段落には、以下の事項が記載されている。
　・半導体メモリ装置のコンデンサ部を形成する方法であって、シリコン酸化膜が形成された半導体基板上に、金属チタン薄膜を形成する工程と、前記金属チタン薄膜を２８０℃以上５００℃以下の温度でプラズマ酸化することにより、前記金属チタン薄膜の表面に金属チタン酸化膜からなる絶縁膜を形成する工程を備えた方法。
　・「高密度でかつ反応性の強い酸素プラズマにより金属チタンを酸化するので、熱酸化法などの他の酸化方法に比べ低温で、高誘電率の酸化チタン（以下ＴｉＯ２と記す）を含む絶縁膜を作製することができる」（００１５段落）こと。
　・プラズマ酸化雰囲気における酸化処理においては、「Ｓｉ基板上に直接、Ｔｉ下部電極を形成した場合、５００℃程度以上でＳｉとＴｉが反応しチタンシリサイド（ＴｉＳｉ）が生成する。このように下部電極がＴｉＳｉとなると、ＳｉＯ２がＴｉＯ２絶縁膜との間に形成され静電容量が低下する。」（００２２段落）
　
　キ　上記カで検討したとおり、刊行物２には、Ｓｉ基板上に直接形成した金属チタン膜を５００℃程度以上で、プラズマ酸化雰囲気中において熱処理すると、Ｓｉ基板表面には、チタンシリサイドが形成され金属チタン膜の表面は酸化されてＴｉＯ２絶縁膜が形成されることが記載されている。
　したがって、金属チタン膜を多結晶シリコン膜上に形成し、５００℃程度以上でプラズマ酸化雰囲気中において熱処理した場合においても、多結晶シリコン膜の表面にチタンシリサイドが形成され、金属チタン膜の表面は酸化されてＴｉＯ２絶縁膜が形成されることは、当然予想されることである。
　
　ク　上記カ及びキでの検討を考慮すると、多結晶シリコン膜の表面にチタンシリサイドを形成するとともに、金属チタン膜の表面にＴｉＯ２絶縁膜を形成するために、金属チタン膜を多結晶シリコン膜上に形成したものに対して行うプラズマ酸化雰囲気中での熱処理の温度条件として、５００℃程度以上の温度の中から、６００℃ないし８５０℃の温度範囲のいずれかの温度を選択することは、当業者が必要に応じて適宜なし得たものである。
　
　ケ　以上より、刊行物発明の「前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成」するための熱処理工程を、「高融点金属膜を形成する工程」と「五酸化タンタル膜を形成する工程」との間に設定するとともに、熱処理工程での熱処理温度を適宜設定することにより、刊行物発明が、補正発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」との構成を備えたものとすることは、当業者が何らの困難性もなくなし得たものである。
　
　コ　なお、刊行物２の「Ｓｉ基板上に直接、Ｔｉ下部電極を形成した場合、５００℃程度以上でＳｉとＴｉが反応しチタンシリサイド（ＴｉＳｉ）が生成する。このように下部電極がＴｉＳｉとなると、ＳｉＯ２がＴｉＯ２絶縁膜との間に形成され（る）」（００２２段落）には、熱処理すると、シリサイドと高融点金属酸化膜とともに、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成される旨記載されているが、本願明細書に記載される熱処理温度及び酸素雰囲気での熱処理は、刊行物２と同様な熱処理雰囲気であるから、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成される可能性がある。
　仮に、本願明細書に記載される熱処理温度及び酸素雰囲気での熱処理においては、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成されないとしても、補正発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」との工程を備えており、「キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物」が形成されることが特定されているのみであって、キャパシタ下部電極の酸化膜であるシリコン酸化膜が形成されるか否かは特定されていない。
　また、層間絶縁膜等の絶縁膜上に形成した高融点金属層を酸化膜とする際、高融点金属層の一部が金属層として残れば不都合である場合に、高融点金属層の全ての厚さに渡り酸化膜（絶縁膜）とすることは、当業者が必要に応じて適宜なし得ることである。
　したがって、刊行物１及び刊行物２には、多結晶シリコン膜又はＳｉ基板上に、Ｔｉシリサイド膜とＴｉ酸化膜と（ＴｉＯ２膜）が形成されることが記載されているのであるから、刊行物発明が、酸化雰囲気での熱処理により、キャパシタ下部電極の多結晶シリコン膜上には高融点金属シリサイド膜及び高融点金属酸化膜が形成され、絶縁膜上には高融点金属酸化膜が形成される工程を備えたもの、言い換えると、補正発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えたものとすることは当業者が容易になし得たものである。
　
　サ　さらに、補正発明の「前記高温酸化が進行された半導体基板に誘電体膜を積層する工程」は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」の後に、「半導体基板に誘電体膜を積層する工程」を行うものであり、また、刊行物発明においても、補正発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えたものとなると、刊行物発明の「前記多結晶シリコン膜上に誘電体膜を形成し、前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記多結晶シリコン膜上に誘電体膜を形成」する工程が、補正発明の「前記高温酸化が進行された半導体基板に誘電体膜を積層する工程」に相当するものとなることは明らかである。
　　
　相違点２について
　ア　刊行物３の図１ないし図５、０００１段落、００１４段落ないし００２３段落には、半導体素子のキャパシタ用絶縁膜のＴａ２Ｏ５ 膜での酸素欠乏による漏れ電流を防止するために、Ｔａ２Ｏ５ 膜が形成された後に、Ｔａ２Ｏ５ 膜に対してＵＶ−Ｏ３アニーリング工程、言い換えるとＯ３及び紫外線を用いるアニーリング工程を施すことが記載されている。
　イ　刊行物発明において、「五酸化タンタル膜を形成する工程」の後に、従来周知の課題である、Ｔａ２Ｏ５ 膜での酸素欠乏による漏れ電流を防止するために、上記アで検討したとおりの、刊行物３に記載される、Ｔａ２Ｏ５ 膜に対してＵＶ−Ｏ３アニーリング工程、言い換えるとＯ３及び紫外線を用いるアニーリング工程を施すことは、当業者が必要に応じて適宜なし得たものである。
　ウ　したがって、刊行物発明が、五酸化タンタル膜に対してＯ３及び紫外線を用いるアニーリング工程を、後処理の工程として備えたものとすること、言い換えると、補正発明の如く、「前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し」、「前記後処理工程で紫外線オゾン処理や酸化工程を進行する」との構成を備えたものとすることは、当業者が容易になし得たものである。　
　
　相違点３について
　上記「相違点１について」において検討したとおり、刊行物発明において、高融点金属シリサイド及び高融点金属の酸化膜を形成する工程において、高温での酸化を用いていることは明らかであるから、上記「相違点１について」において検討したと同様の理由により、刊行物発明を、補正発明の如く、「高温酸化を用いた半導体素子のキャパシタ形成方法」とすることは、当業者が容易になし得たものである。　
　
　５．むすび
　本件補正は、補正発明が、刊行物１ないし刊行物３に記載された発明及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、出願の際独立して特許を受けることができず、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　 
第３　本願発明 
　平成１８年３月２４日付けの手続補正は上記のとおり却下されたので、平成１７年３月３１日付けの手続補正により補正された明細書及び図面の記載からみて、本願の請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりである。 
　
「【請求項１】　層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程と、
　前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程と、
　前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程と、
　前記高温酸化が進行された半導体基板に誘電体膜を積層する工程と、
　前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程と、を具備し、
　前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し、
　前記後処理工程で紫外線オゾン処理や酸化工程を進行することを特徴とする高温酸化を用いた半導体素子のキャパシタ形成方法。」　
　　
第４　刊行物に記載された発明 
　刊行物１ないし３に記載される事項及び、刊行物１に記載された発明は、「第２　４．（１）」に記載されたとおりである。
　
第５　対比　
　本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「一導電型を有する半導体基板」、「一層の絶縁膜」、「多結晶シリコン膜」、「高融点金属膜」、及び「キャパシタの上部電極の導電体膜」は、それぞれ、本願発明の「半導体基板」、「層間絶縁膜」、「第１導電膜」、「第２導電膜」、及び「第３導電膜」からなる「上部電極」に相当する。
（ｂ）刊行物発明の、キャパシタの下部電極の多結晶シリコン上に形成された「高融点金属膜」の酸化物は、本願発明の、キャパシタ下部電極上に形成された「第２導電膜」の酸化物に相当する。
（ｃ）刊行物１の００２６段落の「図５（ａ）〜（ｄ）及び図６（ａ）で説明したように、第２の多結晶シリコン膜１５を形成するまでは従来例と同一である。」との記載を参照すると、刊行物発明の「キャパシタの下部電極の多結晶シリコン膜」は、パターニングされた多結晶シリコン膜であることは明らかであるから、刊行物発明の「前記絶縁膜上に絶縁膜の開口部を通じて上記基板に電気的に接続された、キャパシタの下部電極の多結晶シリコン膜を形成する工程」は、本願発明の「層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程」に相当する。
　また、本願発明も、刊行物発明の「一導電型を有する半導体基板上に少なくとも一層の絶縁膜を形成する工程」に相当する工程を実質的に備えていることは明らかである。
（ｄ）刊行物発明における、「前記多結晶シリコン膜上に誘電体膜を形成」する工程の「前記誘電体膜を形成する工程」は、「前記多結晶シリコン膜上に高融点金属膜を形成する工程」を備えており、刊行物発明の「前記誘電体膜を形成する工程」の内の「前記多結晶シリコン膜上に高融点金属膜を形成する工程」は、本願発明の「前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程」に相当する。
（ｅ）刊行物発明の「前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成」する工程は、本願発明の「前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程」に相当する。
（ｆ）刊行物発明の「前記多結晶シリコン膜上に誘電体膜を形成」する工程の内の「前記誘電体膜を形成する工程」における、「前記多結晶シリコン膜上に高融点金属膜を形成する工程と、　前記高融点金属膜上に五酸化タンタル膜を形成する工程」の内の「前記高融点金属膜上に五酸化タンタル膜を形成する工程」において、「五酸化タンタル膜」が誘電体膜であることは明らかであり、また、「五酸化タンタル膜」は、実質的に半導体基板に形成されているから、刊行物発明の「五酸化タンタル膜を形成する工程」は、本願発明の「半導体基板に誘電体膜を積層する工程」に相当する。
（ｇ）刊行物発明は、「キャパシタを形成する工程を有する半導体装置の製造方法」は、本願発明の「半導体素子のキャパシタ形成方法」に相当する。
　
　したがって、本願発明と刊行物発明とは、
「層間絶縁膜が形成された半導体基板に第１導電膜よりなるキャパシタ下部電極パターンを形成する工程と、
　前記キャパシタ下部電極が形成された半導体基板の全面に第２導電膜を積層する工程と、
　半導体基板に誘電体膜を積層する工程と、
　前記誘電体膜が積層された半導体基板に第３導電膜を利用して積層して上部電極を形成する工程と、を具備したことを特徴とする半導体素子のキャパシタ形成方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程と、　前記高温酸化が進行された半導体基板に誘電体膜を積層する工程と」を備えているの対して、
　刊行物発明は、「前記多結晶シリコン膜上に誘電体膜を形成し、前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記誘電体膜を形成する工程は、
　前記多結晶シリコン膜上に高融点金属膜を形成する工程と、
　前記高融点金属膜上に五酸化タンタル膜を形成する工程と、
　前記高融点金属膜を形成する工程、あるいは前記五酸化タンタル膜を形成する工程、または後工程のウエハプロセス時に含まれる、酸化剤及び熱処理により、前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成する工程とを備え」ている点。
　相違点２
　本願発明は、「前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し」、「前記後処理工程で紫外線オゾン処理や酸化工程を進行する」との構成を備えているのに対して、刊行物発明は、上記構成を備えていない点。　
　相違点３
　本願発明は、「高温酸化を用いた半導体素子のキャパシタ形成方法」であるのに対して、刊行物発明は、「キャパシタを形成する工程を有する半導体装置の製造方法」である点。
　
第６　当審の判断　
　以下において、各相違点について検討する。
　相違点１について
　ア　刊行物１の図１及び００２７段落の「このＴｉ膜６４はＴｉ膜６４の形成時あるいはこの上に後に形成する五酸化タンタル膜の形成時，あるいはその後のウェハプロセス時にかかる熱処理や酸化剤により、多結晶シリコン１５上に形成されていた自然酸化膜３４を還元すると同時に、Ｔｉ膜６４自身は酸化されＴｉ酸化膜６５となる（図１（ｃ））。また、この段階でＴｉ酸化膜６５と第２の多結晶シリコン膜１５の界面にはＴｉシリサイド膜６６が薄く自然形成される。」との記載より、刊行物発明の「前記多結晶シリコン膜上に高融点金属膜を形成する工程」又はその後のプロセスでの、酸化剤や熱処理により、多結晶シリコン膜の表面には、高融点金属シリサイド及び高融点金属（Ｔｉ）膜の酸化膜が形成されることは明らかである。
　イ　刊行物１の図５、図６、００１３段落ないし００１５段落、及び００１７段落を参照すると、図８に記載されるキャパシタの構造の詳細な断面図は、図５及び図６に記載される半導体記憶装置のキャパシタの断面図を意味することは明らかであり、また、キャパシタの誘電体膜、例えば、図６の「１４　第２のゲート誘電体膜」が、「第２の多結晶シリコン膜１５」を「フォトリソグラフィーと反応性イオンエッチングなどを用いて整形（図６（ａ））」したもの（００１４段落）、言い換えると、「第２の多結晶シリコン膜１５」をパターンニングした下部電極、及び「第１の層間絶縁膜６」を含めた半導体基板上に形成されていることは明らかである。
　ウ　上記ア及びイでの検討及び刊行物１の００２７段落の記載（上記ア参照）より、第２の多結晶シリコン膜１５上にはＴｉシリサイド膜及びＴｉ酸化膜が形成され、層間絶縁膜６上にはＴｉ酸化膜６５が形成されることは当業者に明らかである。
　エ　刊行物発明においては、「前記高融点金属膜を形成する工程、あるいは前記五酸化タンタル膜を形成する工程、または後工程のウエハプロセス時に含まれる、酸化剤及び熱処理により、前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成」しており、言い換えると、高融点金属膜を形成する工程を含む、その後の、「前記五酸化タンタル膜を形成する工程」、または「後工程のウエハプロセス時」の酸化剤や熱処理のための工程において、「高融点金属膜の酸化物」及び「高融点金属シリサイド」が形成されている。　
　ここで、半導体装置の製造において、金属膜の酸化物（膜）を形成する酸化剤を伴う熱処理を行う際に、熱処理を行いうる任意の複数の工程がある場合に、いずれの工程において実施するかは、適宜選択し得るものであって、例えば、「高融点金属膜を形成する工程」と「五酸化タンタル膜を形成する工程」の間に、酸化剤を伴う熱処理を行うことは、当業者が必要に応じて適宜設定し得るものである。　
　
　オ　ところで、本願発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えているが、「前記第２導電膜が形成された半導体基板を高温酸化させ」るための「高温酸化」がどの程度の温度での酸化であるかは、本願発明には、何ら記載はない。
　ここで、本願の明細書及び図面を参照すると、請求項４ないし６、００１２段落、００２０段落に記載されるように、「半導体基板を熱処理装備のチャンバに入れて６５０〜８５０℃酸素雰囲気で３０秒から５分間急速酸化処理を進行すること」、「半導体基板をファーネスに入れて６５０〜８５０℃酸素雰囲気で５分から１時間乾式酸化処理を進行すること」又は「半導体基板をファーネスに入れて６００〜８００℃で５分から１時間湿式酸化処理を進行すること」の３種類の熱処理条件が記載されており、それらの温度範囲及び熱処理時間の範囲にかなり幅があることは明らかである。
　
　カ　刊行物２の請求項１、請求項２、００１５段落、００１８段落、００２２段落及び００２３段落には、以下の事項が記載されている。
　・半導体メモリ装置のコンデンサ部を形成する方法であって、シリコン酸化膜が形成された半導体基板上に、金属チタン薄膜を形成する工程と、前記金属チタン薄膜を２８０℃以上５００℃以下の温度でプラズマ酸化することにより、前記金属チタン薄膜の表面に金属チタン酸化膜からなる絶縁膜を形成する工程を備えた方法。
　・「高密度でかつ反応性の強い酸素プラズマにより金属チタンを酸化するので、熱酸化法などの他の酸化方法に比べ低温で、高誘電率の酸化チタン（以下ＴｉＯ２と記す）を含む絶縁膜を作製することができる」（００１５段落）こと。
　・プラズマ酸化雰囲気における酸化処理においては、「Ｓｉ基板上に直接、Ｔｉ下部電極を形成した場合、５００℃程度以上でＳｉとＴｉが反応しチタンシリサイド（ＴｉＳｉ）が生成する。このように下部電極がＴｉＳｉとなると、ＳｉＯ２がＴｉＯ２絶縁膜との間に形成され静電容量が低下する。」（００２２段落）
　
　キ　上記カで検討したとおり、刊行物２には、Ｓｉ基板上に直接形成した金属チタン膜を５００℃程度以上で、プラズマ酸化雰囲気中において熱処理すると、Ｓｉ基板表面には、チタンシリサイドが形成され金属チタン膜の表面は酸化されてＴｉＯ２絶縁膜が形成されることが記載されている。
　したがって、金属チタン膜を多結晶シリコン膜上に形成し、５００℃程度以上でプラズマ酸化雰囲気中において熱処理した場合においても、多結晶シリコン膜の表面にチタンシリサイドが形成され、金属チタン膜の表面は酸化されてＴｉＯ２絶縁膜が形成されることは、当然予想されることである。
　
　ク　上記カ及びキでの検討を考慮すると、多結晶シリコン膜の表面にチタンシリサイドを形成するとともに、金属チタン膜の表面にＴｉＯ２絶縁膜を形成するために、金属チタン膜を多結晶シリコン膜上に形成したものに対して行うプラズマ酸化雰囲気中での熱処理の温度条件として、５００℃程度以上の温度の中から、６００℃ないし８５０℃の温度範囲のいずれかの温度を選択することは当業者が必要に応じて適宜なし得たものである。
　
　ケ　以上より、刊行物発明の「前記高融点金属膜の酸化物を形成し、前記多結晶シリコン膜の表面に高融点金属シリサイドを形成」するための熱処理工程を、「高融点金属膜を形成する工程」と「五酸化タンタル膜を形成する工程」との間に設定するとともに、熱処理工程での熱処理温度を適宜設定することにより、刊行物発明が、本願発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」との構成を備えたものとすることは、当業者が何らの困難性もなくなし得たものである。
　
　コ　なお、刊行物２の「Ｓｉ基板上に直接、Ｔｉ下部電極を形成した場合、５００℃程度以上でＳｉとＴｉが反応しチタンシリサイド（ＴｉＳｉ）が生成する。このように下部電極がＴｉＳｉとなると、ＳｉＯ２がＴｉＯ２絶縁膜との間に形成され（る）」（００２２段落）には、熱処理すると、シリサイドと高融点金属酸化膜とともに、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成される旨記載されているが、本願明細書に記載される熱処理温度及び酸素雰囲気での熱処理は、刊行物２と同様な熱処理雰囲気であるから、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成される可能性がある。
　仮に、本願明細書に記載される熱処理温度及び酸素雰囲気での熱処理においては、シリサイドと高融点金属酸化膜との間にシリコン酸化膜が形成されないとしても、本願発明は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」との工程を備えており、「キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物」が形成されることが特定されているのみであって、キャパシタ下部電極の酸化膜であるシリコン酸化膜が形成されるか否かは特定されていない。
　また、層間絶縁膜等の絶縁膜上に形成した高融点金属層を酸化膜とする際、高融点金属層の一部が金属層として残れば不都合である場合に、高融点金属層の全ての厚さに渡り酸化膜（絶縁膜）とすることは、当業者が必要に応じて適宜なし得ることである。
　したがって、刊行物１及び刊行物２には、多結晶シリコン膜又はＳｉ基板上に、Ｔｉシリサイド膜とＴｉ酸化膜と（ＴｉＯ２膜）が形成されることが記載されているのであるから、刊行物発明が、酸化雰囲気での熱処理により、キャパシタ下部電極の多結晶シリコン膜上には高融点金属シリサイド膜及び高融点金属酸化膜が形成され、絶縁膜上には高融点金属酸化膜が形成される工程を備えたもの、言い換えると、本願発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えたものとすることは当業者が容易になし得たものである。
　
　サ　さらに、本願発明の「前記高温酸化が進行された半導体基板に誘電体膜を積層する工程」は、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」の後に、「半導体基板に誘電体膜を積層する工程」を行うものであり、また、刊行物発明においても、本願発明の如く、「前記第２導電膜が形成された半導体基板を高温酸化させて、キャパシタ下部電極パターンの表面には第２導電膜と混合されたシリサイド及び第２導電膜の酸化物を形成し、層間絶縁膜の表面には第２導電膜の酸化物だけを形成する工程」を備えたものとなると、刊行物発明の「前記多結晶シリコン膜上に誘電体膜を形成し、前記誘電体膜上に、キャパシタの上部電極の導電体膜を形成してキャパシタを形成する工程」の「前記多結晶シリコン膜上に誘電体膜を形成」する工程が、本願発明の「前記高温酸化が進行された半導体基板に誘電体膜を積層する工程」に相当するものとなることは明らかである。
　　
　相違点２について
　ア　刊行物３の図１ないし図５、０００１段落、００１４段落ないし００２３段落には、半導体素子のキャパシタ用絶縁膜のＴａ２Ｏ５ 膜での酸素欠乏による漏れ電流を防止するために、Ｔａ２Ｏ５ 膜が形成された後に、Ｔａ２Ｏ５ 膜に対してＵＶ−Ｏ３アニーリング工程、言い換えるとＯ３及び紫外線を用いるアニーリング工程を施すことが記載されている。
　イ　刊行物発明において、「五酸化タンタル膜を形成する工程」の後に、従来周知の課題である、Ｔａ２Ｏ５ 膜での酸素欠乏による漏れ電流を防止するために、上記アで検討したとおりの、刊行物３に記載される、Ｔａ２Ｏ５ 膜に対してＵＶ−Ｏ３アニーリング工程、言い換えるとＯ３及び紫外線を用いるアニーリング工程を施すことは、当業者が必要に応じて適宜なし得たものである。
　ウ　したがって、刊行物発明が、五酸化タンタル膜に対してＯ３及び紫外線を用いるアニーリング工程を、後処理の工程として備えたものとすること、言い換えると、本願発明の如く、「前記誘電体膜を積層する工程の後に、誘電体膜を後処理する工程をさらに具備し」、「前記後処理工程で紫外線オゾン処理や酸化工程を進行する」との構成を備えたものとすることは、当業者が容易になし得たものである。　
　
　相違点３について
　上記「相違点１について」において検討したとおり、刊行物発明において、高融点金属シリサイド及び高融点金属の酸化膜を形成する工程において、高温での酸化を用いていることは明らかであるから、上記「相違点１について」において検討したと同様の理由により、刊行物発明を、本願発明の如く、「高温酸化を用いた半導体素子のキャパシタ形成方法」とすることは、当業者が容易になし得たものである。　
　
　したがって、本願発明は、刊行物１ないし刊行物３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　 
第７　むすび 
　したがって、本願は、他の請求項について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。 
　よって、結論のとおり審決する。