(57)【特許請求の範囲】
【請求項１】
半導体基板上に、第一のポジ型電子線レジスト，第二のポジ型電子線レジスト，第三のポジ型電子線レジストを順次に積層する第１の工程と、第１の工程の後、前記三層からなる電子線レジストの第一の領域を電子線を用いて露光する第２の工程と、第２の工程の後、第一の領域内で、第一の領域よりも狭い第二の領域を電子線を用いて露光する第３の工程と、第３の工程の後、第三の電子線レジストについて前記第一の領域を現像して第一の開口部を形成する第４の工程と、第４の工程の後、第二の電子線レジストを現像して第二の開口部を形成する第５の工程と、第５の工程の後、第一の電子線レジストについて前記第二の領域を現像して第三の開口部を形成する第６の工程と、第６の工程の後、前記３つの開口部を通して半導体基板にリセス溝を形成する第７の工程と、第７の工程の後、半導体基板の全面にゲート電極用の金属配線層を堆積する第８の工程と、第８の工程の後、上記金属配線層のうちでリセス溝に堆積した金属配線層を残して、前記第一および第二の電子線レジストおよびその上の不要な金属配線層をリフトオフ法により除去する第９の工程とを具備していることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、第三のレジストには、第一のレジストよりも高感度のものを用い、第一のレジストには、第三のレジストよりも高解像度のものを用いることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、第一および第三の電子線レジストの現像には有機現像液を用い、第二の電子線レジストの現像にはアルカリ現像液を用いることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、第三の電子線レジストの現像には高溶解性の現像液を用い、第一の電子線レジストの現像には低溶解性の現像液を用いることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法において、第一および第三の電子線レジストには、アルファメチルスチレンとアルファクロロアクリル酸の共重合体レジストを用い、第二の電子線レジストには、ポリメチルグルタルイミドを用いることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記三層からなる電子線レジストに対する電子線の露光時に、第二の領域の一方の端部を第一の領域の一方の端部と一致させるように、露光を行なうことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＨＥＭＴでは、遮断周波数の高周波化を図り、雑音指数を小さくするために、短ゲート長化が要求されている。しかしながら、単にゲート長を短縮すると、ゲート抵抗が増大して素子特性が劣化してしまう。この問題を回避するため、ゲート電極のチャネルに接する部分のみを短縮し、ゲート電極上部に低抵抗部分を設けた低抵抗ゲート電極が用いられている。このようなゲート電極は断面形状がＴ型をしているため、Ｔゲートまたはマッシュルームゲートと呼ばれている。
【０００３】
Ｔゲートを作製するには、先ず、基板上に、低感度，高感度，中間度の電子線レジストを下層，中層，上層のレジストとして順次に積層し、次いで、この３層のレジストを露光，現像することにより、基板に接触している下層のレジストについては、これをゲート長を規定する小さい線幅で形成し、また、中層のレジストについては、これを大きな線幅のパターンで形成し、また、上層のレジストについては、これを中層のレジストよりも小さな線幅のパターンであるが、ゲート電極上部に設ける低抵抗の部分を形成する目的に合った大きい線幅で形成して、中層レジストと上層レジストでリフトオフに有利なアンダーカット形状のレジストパターンを形成し、最後にゲート電極となるべき金属を蒸着してリフトオフする方法が一般的である（ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇ．，ｐ６１３−６１６（１９８３））。
【０００４】
また、特開平０２−２７５９５８号には、３層のレジストの形成工程において、現像のみを２段階にする方法で、ゲート電極上部に低抵抗の部分を作製するとともにゲート長をより短縮させる方法が提案されている。また、特開平０６−１６８８７０号には、レジストを２層積層して上層レジストに難溶化層を形成することで、オーバーハング形状を形成してＴゲートの低抵抗層部分を規定するとともにゲート長を短縮させる方法が提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の方法では、それぞれの開口の制御性，安定性を十分に確保できないという問題があった。例えば、特開平０２−２７５９５８号の方法では、電子線のビーム径は下層レジストの開口を規定することを最大の目的にしている。低抵抗層部分を規定する上層、および中層のレジストの感度のコントラストはほとんどない。そのため、低抵抗層部分の寸法の制御性，およびオーバーハング形状の制御性が十分ではないという問題があった。
【０００６】
本発明は、３層のレジストの開口寸法を精密に制御でき、かつ各層の開口寸法を独立して制御することの可能な半導体装置の製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、半導体基板上に、第一のポジ型電子線レジスト，第二のポジ型電子線レジスト，第三のポジ型電子線レジストを順次に積層する第１の工程と、第１の工程の後、三層からなる電子線レジストの第一の領域を電子線を用いて露光する第２の工程と、第２の工程の後、第一の領域内で、第一の領域よりも狭い第二の領域を電子線を用いて露光する第３の工程と、第３の工程の後、第三の電子線レジストについて第一の領域を現像して第一の開口部を形成する第４の工程と、第４の工程の後、第二の電子線レジストを現像して第二の開口部を形成する第５の工程と、第５の工程の後、第一の電子線レジストについて第二の領域を現像して第三の開口部を形成する第６の工程と、第６の工程の後、３つの開口部を通して半導体基板にリセス溝を形成する第７の工程と、第７の工程の後、半導体基板の全面にゲート電極用の金属配線層を堆積する第８の工程と、第８の工程の後、上記金属配線層のうちでリセス溝に堆積した金属配線層を残して、第一および第二の電子線レジストおよびその上の不要な金属配線層をリフトオフ法により除去する第９の工程とを具備していることを特徴としている。
【０００８】
また、請求項２記載の発明は、請求項１記載の半導体装置の製造方法において、第三のレジストには、第一のレジストよりも高感度のものを用い、第一のレジストには、第三のレジストよりも高解像度のものを用いることを特徴としている。
【０００９】
また、請求項３記載の発明は、請求項１記載の半導体装置の製造方法において、第一および第三の電子線レジストの現像には有機現像液を用い、第二の電子線レジストの現像にはアルカリ現像液を用いることを特徴としている。
【００１０】
また、請求項４記載の発明は、請求項３記載の半導体装置の製造方法において、第三の電子線レジストの現像には高溶解性の現像液を用い、第一の電子線レジストの現像には低溶解性の現像液を用いることを特徴としている。
【００１１】
また、請求項５記載の発明は、請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法において、第一および第三の電子線レジストには、アルファメチルスチレンとアルファクロロアクリル酸の共重合体レジストを用い、第二の電子線レジストには、ポリメチルグルタルイミドを用いることを特徴としている。
【００１２】
また、請求項６記載の発明は、請求項１記載の半導体装置の製造方法において、三層からなる電子線レジストに対する電子線の露光時に、第二の領域の一方の端部を第一の領域の一方の端部と一致させるように、露光を行なうことを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１（ａ）乃至（ｄ），図２（ｅ）乃至（ｈ）は本発明に係る半導体装置の製造方法の工程例を示す図である。この工程例では、半導体基板２１上に、第一のポジ型電子線レジスト４，第二のポジ型電子線レジスト５，第三のポジ型電子線レジスト６を順次に積層する工程と（図１（ａ））、前記三層からなる電子線レジスト４，５，６の第一の領域を電子線７を用いて露光する工程と（図１（ｂ））、第一の領域内で、第一の領域よりも狭い第二の領域を電子線８を用いて露光する工程と（図１（ｂ））、第三の電子線レジスト６について前記第一の領域を現像して第一の開口部９を形成する工程と（図１（ｃ））、第二の電子線レジスト５について前記第二の領域を現像して第二の開口部１０を形成する工程と（図１（ｄ））、第一の電子線レジスト４について前記第二の領域を現像して第三の開口部１１を形成する工程と（図２（ｅ））、前記３つの開口部９，１０，１１を通して半導体基板２１にリセス溝１２を形成する工程と（図２（ｆ））、半導体基板２１の全面にゲート電極用の金属配線層１３，１４を堆積する工程と（図２（ｇ））、上記金属配線層１３，１４のうちでリセス溝に堆積した金属配線層１３を残して、第一および第二のレジスト４，５およびその上の不要な金属配線層１４をリフトオフ法により除去する工程と（図２（ｈ））を有している。
【００１４】
ここで、第三のレジスト６には、第一のレジスト４よりも高感度のものが用いられ、また、第一のレジスト４には第三のレジスト６よりも高解像度のものが用いられる。
【００１５】
より詳しくは、第一および第三のレジスト４，６には、アルファメチルスチレンとアルファクロロアクリル酸の共重合体レジストが用いられ、また、第二のレジスト５には、ポリメチルグルタルイミドが用いられる。
【００１６】
また、現像工程において、第一および第三のレジスト４，６の現像には、有機現像液が用いられ、また、第二のレジスト５の現像には、アルカリ現像液が用いられる。また、第三のレジスト６の現像には、高溶解性の現像液が用いられ、また、第一のレジスト４の現像には、低溶解性の現像液が用いられる。
【００１７】
また、露光領域については、第一の領域および第二の領域に対する２回の電子線の露光を行なう工程で、露光量の少ない第一の領域内の任意の位置に露光量の多い第二の領域を描画（露光描画）することができる。
【００１８】
特に、露光量の多い第二の領域の一方の端部を、露光量の少ない第一の領域の一方の端部と一致させるように、露光を行なうことができる。
【００１９】
このように、本発明では、三層からなる電子線レジスト４，５，６の第一の領域を電子線７を用いて露光し、第一の領域内で、第一の領域よりも狭い第二の領域を電子線８を用いて露光し、第三の電子線レジスト６について前記第一の領域を現像して第一の開口部９を形成し、第二の電子線レジスト５について前記第二の領域を現像して第二の開口部１０を形成し、第一の電子線レジスト４について前記第二の領域を現像して第三の開口部１１を形成し、前記３つの開口部９，１０，１１を通して半導体基板２１にリセス溝１２を形成し、半導体基板２１の全面にゲート電極用の金属配線層１３，１４を堆積し、上記金属配線層１３，１４のうちでリセス溝に堆積した金属配線層１３を残して、第一および第二のレジスト４，５およびその上の不要な金属配線層１４をリフトオフ法により除去しているので、３層のレジストの開口寸法を精密に制御でき、かつ各層の開口寸法を独立して制御することができる。これにより、３層のレジストに希望形状の開口を容易に作製でき、希望形状のゲート電極を作製することが可能となり、半導体装置の低抵抗層部分の寸法の制御性，およびオーバーハング形状の制御性を著しく高めることが可能となる。特に、ＨＥＭＴの低抵抗ゲート電極を形成する工程に使用する際、低抵抗層部分の寸法の制御性，およびオーバーハング形状の制御性を高めることができ、希望形状のゲート電極を作製することができる。
【００２０】
また、露光量の多い第二の領域の一方の端部を露光量の少ない第一の領域の一方の端部と一致させることにより、半導体基板と接するゲート電極をソース電極に近付けることができて、ゲート・ソース間の寄生抵抗を低減することができ、半導体装置の雑音特性を向上させることができる。
【００２１】
【実施例】
実施例１
図３（ａ）乃至（ｄ），図４（ｅ）乃至（ｈ）は本発明の半導体装置の製造方法の実施例１の工程を示す図である。なお、この実施例１では、２回の電子線の露光において、露光量の多い第二の領域の一方の端部を、露光量の少ない第一の領域の一方の端部と一致させずに露光を行なった。
【００２２】
具体的に、この実施例１では、チャネル層となるＧａＡｓ層１，２次電子供給層となるＡｌＧａＡｓ層２，ソース・ドレインのオーミックコンタクト層となる高濃度ＧａＡｓ層３が順次に形成されたＨＥＭＴ基板２１上に、高解像度の電子線レジスト４、たとえばＺＥＰ５２０−１２（日本ゼオン製）を２０００Å程度の膜厚に塗布し、２００℃の温度で、３０分間、窒素雰囲気中でベーキングする。次に、電子線レジスト５として、ＰＭＧＩ  ＳＦ８（ＭＣＣ社製）を４６００Å程度の膜厚に塗布し、２００℃の温度で、３０分間、窒素雰囲気中でベーキングする。次に、高感度の電子線レジスト６として、例えばＺＥＰ７０００Ｂ（日本ゼオン製）を２０００Å程度の膜厚に塗布し、２００℃の温度で、３０分間、窒素雰囲気中でベーキングする。このようにして、図３（ａ）に示すように、ＨＥＭＴ基板２１上に、三層の電子線レジスト４，５，６を順次に積層する。
【００２３】
次に、図３（ｂ）に示すように、この基板２１上の三層のレジスト４，５，６に対して、電子線描画装置を用いて、電子線パターンを描画する。描画する電子線パターンは、図３（ｂ）に示すように、第一の領域に当たる幅広の０．８μｍのパターン７と、第二の領域にあたる幅細の０．１μｍのパターン８とが重なるようにする。描画条件は、加速電圧が２０ｋＶ，照射電流値が０．１ｎＡ，ビーム径が０．０２５μｍの条件で、幅広のパターンは線照射量１００ｎＣ／ｃｍ，幅細のパターンは線照射量２００ｎＣ／ｃｍの条件で描画する。
【００２４】
次に、図３（ｃ）に示すように、上層のレジスト６の現像を高溶解性の有機現像液であるＺＥＤ５００（日本ゼオン製）を用いて、室温２分間で行ない、さらにイソプロピルアルコールを用いて室温１分のリンス処理を行ない、第一の開口部９を形成する。次に、図３（ｄ）に示すように中層のレジスト５の現像をアルカリ現像液であるＮＭＤＷ（東京応化製）を用いて室温で４５秒で行ない、さらに純粋で室温１分間のリンス処理を行ない、第２の開口部１０を形成する。次に、図４（ｅ）に示すように、下層のレジスト４の現像を低溶解性の有機現像液であるＺＥＤ５０Ｎ（日本ゼオン製）で室温，３分間行ない、さらにイソプロピルアルコールで室温，１分間のリンス処理を行ない、第３の開口部１１を形成する。
【００２５】
しかる後、図４（ｆ）に示すように、レジストパターン４，５，６をマスクにクエン酸系のエッチャントでリセス形成のエッチングを行ない、基板２１の表面にＡｌＧａＡｓ層１２を露出させる。次に、図４（ｇ）に示すように、全面に金属，すなわちＴｉ／Ａｕ１３，１４を５０００Åの厚さに堆積する。その後、図４（ｈ）に示すように、前記開口部１１の底面１２に堆積されている金属１３のみを残して、リフトオフする。
【００２６】
上記実施例１によれば、描画するパターンをＴゲートの上の部分と下の部分に分けたこと、３層に積層したレジスト４，５，６をそれぞれ別々に現像できることにより、各層の開口９，１０，１１の寸法を独立に制御することができ、希望形状のゲート電極を容易に作製することが可能になる。この残された金属１３の部分がゲート電極となる。
【００２７】
実施例２
図５（ａ）乃至（ｄ），図６（ｅ）乃至（ｈ）は本発明の半導体装置の製造方法の実施例２の工程を示す図である。なお、この実施例２では、２回の電子線の露光において、露光量の多い第二の領域の一方の端部を、露光量の少ない第一の領域の一方の端部と一致させるように露光を行なった。
【００２８】
具体的に、この実施例２でも、実施例１と同様に、ＨＥＭＴ基板２１にレジスト４，５，６を塗布し、ベーキング後、電子線描画装置を用いて電子線パターン７，８を描画するが（図５（ａ），（ｂ））、この際、実施例２では、描画するパターンを図５（ｂ）に示すように、第一の領域の幅広の０．８μｍのパターン７と第二の領域の幅細の０．１μｍのパターン８とが重なり、且つ幅細のパターン８の端が幅広のパターン７の端と一致するようにする。
【００２９】
次に、図５（ｃ），（ｄ），図６（ｅ）に示すように、実施例１と同様にして、３層のレジスト４，５，６の現像処理を行なうが、実施例２では、幅細のパターン８の端が幅広のパターン７の端と一致するように露光したので、第三の開口部１１は、図６（ｅ）に示すように、幅広のパターンの中心ではなく、片側に寄った形で形成できる。次に、図６（ｆ）に示すように、基板２１の表面にＡｌＧａＡｓ層１２を露出させる。次に、図６（ｇ）に示すように、全面に金属，すなわちＴｉ／Ａｕ１３，１４を５０００Åの厚さに堆積する。その後、図６（ｈ）に示すように、前記開口部１１の底面１２に堆積されている金属１３のみを残してリフトオフする。この残された金属１３の部分がゲート電極となる。
【００３０】
上記実施例２によれば、半導体基板２１に接するゲート電極をソース電極に近付けることができるので、ゲート・ソース間の寄生抵抗を低減することができ、低雑音特性のＨＥＭＴを作製することができる。
【００３１】
【発明の効果】
以上に説明したように、請求項１乃至請求項５記載の発明によれば、半導体基板上に、第一のポジ型電子線レジスト，第二のポジ型電子線レジスト，第三のポジ型電子線レジストを順次に積層する第１の工程と、第１の工程の後、三層からなる電子線レジストの第一の領域を電子線を用いて露光する第２の工程と、第２の工程の後、第一の領域内で、第一の領域よりも狭い第二の領域を電子線を用いて露光する第３の工程と、第３の工程の後、第三の電子線レジストについて第一の領域を現像して第一の開口部を形成する第４の工程と、第４の工程の後、第二の電子線レジストを現像して第二の開口部を形成する第５の工程と、第５の工程の後、第一の電子線レジストについて第二の領域を現像して第三の開口部を形成する第６の工程と、第６の工程の後、３つの開口部を通して半導体基板にリセス溝を形成する第７の工程と、第７の工程の後、半導体基板の全面にゲート電極用の金属配線層を堆積する第８の工程と、第８の工程の後、上記金属配線層のうちでリセス溝に堆積した金属配線層を残して、前記第一および第二の電子線レジストおよびその上の不要な金属配線層をリフトオフ法により除去する第９の工程とを具備しているので、３層のレジストの開口寸法を精密に制御でき、かつ各層の開口寸法を独立して制御することができる。これにより、３層のレジストに希望形状の開口を容易に作製でき、希望形状のゲート電極を作製することが可能となり、半導体装置の低抵抗層部分の寸法の制御性，およびオーバーハング形状の制御性を著しく高めることが可能となる。特に、ＨＥＭＴの低抵抗ゲート電極を形成する工程に使用する際、低抵抗層部分の寸法の制御性，およびオーバーハング形状の制御性を高めることができ、希望形状のゲート電極を作製することができる。
【００３２】
また、請求項６記載によれば、露光量の多い第二の領域の一方の端部を露光量の少ない第一の領域の一方の端部と一致させることにより、半導体基板と接するゲート電極をソース電極に近付けることができて、ゲート・ソース間の寄生抵抗を低減することができ、半導体装置の雑音特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一工程例を示す図である。
【図２】本発明に係る半導体装置の製造方法の一工程例を示す図である。
【図３】実施例１の製造工程を示す図である。
【図４】実施例１の製造工程を示す図である。
【図５】実施例２の製造工程を示す図である。
【図６】実施例２の製造工程を示す図である。
【符号の説明】
１            ＧａＡｓ層
２            ２次電子供給用ＡｌＧａＡｓ層
３            高濃度ＧａＡｓ層
４            第１の電子線レジスト
５            第２の電子線レジスト
６            第３の電子線レジスト
７            幅広の電子線パターン
８            幅細の電子線パターン
９            第一の開口部
１０          第二の開口部
１１          第三の開口部
１２          リセス溝
１３，１４    金属配線層
２１          半導体基板
【図１】
0003570661.tif 000002
【図２】
0003570661.tif 000003
【図３】
0003570661.tif 000004
【図４】
0003570661.tif 000005
【図５】
0003570661.tif 000006
【図６】
0003570661.tif 000007