【事件の表示】
　特願２００１−２１８９６１「集積回路パッケージの製造方法」拒絶査定不服審判事件〔平成１４年　２月　８日出願公開、特開２００２−　４３４５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１３年７月１９日（パリ条約による優先権主張２０００年７月２１日、米国）の出願であって、平成１７年８月２３日付け拒絶理由通知に対して、平成１８年２月２８日付けで手続補正がされたが、平成１８年９月２９日付けで拒絶査定され、これに対し、平成１８年１２月２８日に拒絶査定不服審判が請求されるとともに、平成１９年１月２９日付けで手続補正がされたものである。
　
第２　平成１９年１月２９日付けの手続補正についての補正却下の決定
〔補正却下の決定の結論〕
　平成１９年１月２９日付けの手続補正（以下、「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正前及び本件補正後の本願発明
　本件補正は、補正前の請求項１、６及び８に記載された発明特定事項である「集積回路」について、「空洞より上部に配置された」点を限定するものであるから、特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか）否かを、請求項１に係る発明（以下、「本願補正発明」という。）について、以下検討する。
　本願補正発明は、次のとおりのものである。
　
「【請求項１】集積回路パッケージの製造方法であって、
　（ａ）第一の誘電層と、第二の領域から絶縁された第一の領域を有し、かつ前記第一の誘電層の上に配置された導電層と、前記導電層の上の、空洞を有する第二の誘電層とを有する基板を形成するステップであって、前記第一および第二の領域が前記空洞内に露出され、前記第一の領域が、第三の領域により第二の領域から絶縁されているようなステップと、
　（ｂ）前記空洞より上部に配置された集積回路の第一のリードを、前記露出された第一の領域に相互接続し、および前記空洞より上部に配置された集積回路の第二のリードを前記露出された第二の領域に相互接続するステップとを含む方法。」
　
２．引用例及びその記載事項
（１）これに対して、原査定の拒絶の理由に引用された、本願優先日前に頒布された刊行物である特開平１０−１６３６３５号公報（以下、「引用例１」という。）には、図１〜図７とともに、以下の事項が記載されている。
　
〔１ａ〕「【発明の属する技術分野】
　本発明は、絶縁基板上に、複数の配線層が、その間に絶縁層を介して形成されてなるプリント配線板に関する。詳しくは、電子部品を実装する際に、当該電子部品とワイヤボンディング法により接続される配線層の電極部の形状を改良することで、電子部品として高機能化及び高密度化された半導体素子を用いた場合にも対応可能なプリント配線板を提供することを目的とする。」（【０００１】）
　
〔１ｂ〕「本例のプリント配線板は、図１に示すように、絶縁基板１の相対向する主面１ａ，１ｂの両側に配線層が積層形成されてなるものである。
・・・
　すなわち、本例のプリント配線板は、第６の配線層、第５のレジスト層９、第５の配線層、第４のレジスト層８、第４の配線層、絶縁基板１、第３の配線層７、第３のレジスト層６、第２の配線層５、第２のレジスト層４、第１の配線層３、第１のレジスト層２が順次積層形成され、６層の配線層を有するプリント配線板となされている。
・・・
　そして、本例のプリント配線板においては、第３のレジスト層６の下層となる第３の配線層７中の電極部に対応する位置に第３の孔部１０を形成し、第２のレジスト層４の第３の孔部１０に対応する位置にこれよりも若干大径の第２の孔部１１を形成し、第１のレジスト層２の第２の孔部１０に対応する位置にこれよりも大径の第１の孔部１２を形成して、第３のレジスト層６、第２のレジスト層４、第１のレジスト層２により、絶縁基板１側から上層側に向かって上り階段状の段差部が形成されるようにしている。なお、上記第３の孔部１０、第２の孔部１１は、後述の半導体素子１８を取り囲むように枠状をなす。
・・・
　さらにまた、本例のプリント配線板においては、絶縁基板１の主面１ａ側の第３のレジスト層６、第２のレジスト層４が積層された上に第１の配線層３と同一高さで半導体素子１８が実装されている。
・・・
　そして、本例のプリント配線板においては、半導体素子１８の第１の電極１９と第１の配線層３中の電極部がアルミニウム等よりなる非常に細いワイヤ２０により接続され、半導体素子１８の第２の電極２１と第２の配線層５の電極部がアルミニウム等よりなる非常に細いワイヤ２２により接続され、半導体素子１８の第３の電極２３と第３の配線層７の電極部がアルミニウム等よりなる非常に細いワイヤ２４により接続されている。
・・・
　本例のプリント配線板においては、複数の配線層間に介在する第３のレジスト層６、第２のレジスト層４、第１のレジスト層２により絶縁基板１側から上層側に向かって上り階段状の段差部が形成されており、各レジスト層に段差部上面に開口する第３の孔部１０、第５の孔部１４、第４の孔部１３がそれぞれ形成され、下層となる第３の配線層７、第２の配線層５、第１の配線層３の一部である電極部がそれぞれ露呈しており、各電極部は高さの異なる配線層に形成されていることから、半導体素子１８の第１及び第２の電極１９，２１、第３の電極２３と対応する配線層の電極部をワイヤボンディング法により接続しても、接続に使用しているワイヤ２０，２２，２４間の高さ方向の間隔が確保されてこれらの接触が発生せず、高機能化及び高密度化された半導体素子への対応が可能である。
・・・
　また、各電極部を高さの異なる配線層に形成していることから、電極部間の間隔をさほど大きく採る必要はなく、配線回路パターンの高密度化を妨げることもない。
・・・
　さらに、本例のプリント配線板においては、半導体素子１８を第１の配線層３と同一の高さに配置していることから、これよりも下層となる第２の配線層５及び第３の配線層７においては、上記半導体素子１８の下部となる部分も配線回路パターン形成スペースとして使用することが可能であり、小型化が可能である。」（【００２３】〜【００３２】）
　
〔１ｃ〕「次に、本例のプリント配線板の製造方法について述べる。すなわち、先ず、図２に示すように相対向する主面１ａ，１ｂに第３の配線回路パターン７と図示しない第４の配線回路パターンがそれぞれ形成されている絶縁基板１を用意する。なお、これら第３の配線回路パターン７及び第４の配線回路パターンは銅等の金属をめっきして形成すれば良い。
・・・
　次に、図３に示すように、絶縁基板１の一方の主面１ａ側にソルダーレジストを塗布してこれを硬化させて第３のレジスト層６を形成する。この第３のレジスト層６は第３の配線層７を覆うものであるが、第３の配線層７中の電極部を露呈させ、後述の半導体素子を取り囲むような枠状の第３の孔部１０が形成されており、この第３の孔部１０は第３のレジスト層６を形成するべく、硬化させる際にこの形状となるように硬化させて形成すれば良い。さらに、この第３のレジスト層６上に第２の配線層５をやはり銅等の金属をめっきして形成する。
・・・
　続いて、図４に示すように、第３のレジスト層６及び第２の配線層５上にソルダーレジストを塗布してこれを硬化させて第２のレジスト層４を形成する。この第２のレジスト層４は第２の配線層５を覆うものであるが、第２の配線層５中の電極部を露呈させる第５の孔部１４が形成されるとともに、第３のレジスト層６の第３の孔部１０に対応する位置にこれよりも若干大径で後述の半導体素子を取り囲むような枠状の第２の孔部１１が形成されており、この第２の孔部１１及び第５の孔部１４は第２のレジスト層４を形成するべく、硬化させる際にこの形状となるように硬化させて形成すれば良い。さらに、この第２のレジスト層４上に第１の配線層３をやはり銅等の金属をめっきして形成する。
・・・
　さらに、図５に示すように、第２のレジスト層４及び第１の配線層３上にソルダーレジストを塗布してこれを硬化させて第１のレジスト層２を形成する。この第１のレジスト層２は第１の配線層３を覆うものであるが、第１の配線層３中の電極部を露呈させるような第４の孔部１３が形成されるとともに、第３のレジスト層６の第３の孔部１０に対応する位置にこれよりもかなり大径の第１の孔部１２が形成されており、この第１の孔部１２及び第４の孔部１３は第１のレジスト層２を形成するべく、硬化させる際にこの形状となるように硬化させて形成すれば良い。この第１の孔部１２は第２の孔部１１及び第３の孔部１０よりもかなり大径とされ、且つ第５の凹部１４よりも外周側となるように形成ており、第１の孔部１２内において第２及び第３のレジスト層４，６が積層される半導体素子載置部２５が形成されることとなる。
・・・
　次いで、図７に示すように、第１の孔部１２内の半導体素子載置部２５上に半導体素子１８を実装し、当該半導体素子１８の第１の電極１９と第１の配線層３中の電極部を金めっき膜１５を介してワイヤ２０により接続し、半導体素子１８の第２の電極２１と第２の配線層５の電極部を金めっき膜１６を介してワイヤ２２により接続し、半導体素子１８の第３の電極２３と第３の配線層７の電極部を金めっき膜１７を介してワイヤ２４により接続して半導体素子１８の実装を完了する。」（【００３３】〜【００３９】）
　
（２）上記引用例１の摘記事項〔１ａ〕〜〔１ｃ〕及び図１〜図７の記載を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「半導体素子載置部上に半導体素子を実装したプリント配線板の製造方法であって、
　相対向する主面１ａ、１ｂに第３の配線回路パターンと第４の配線パターンがそれぞれ形成されている絶縁基板を用意し、
　前記絶縁基板の一方の主面１ａ側にソルダーレジストを塗布してこれを硬化させることにより、第３の配線層中の電極部を露呈させ、半導体素子を取り囲むような枠状の第３の孔部が形成された第３のレジスト層を形成し、
　該第３のレジスト層上にソルダーレジストを塗布してこれを硬化させることにより、前記第３のレジスト層の前記第３の孔部に対応する位置にこれよりも若干大径で半導体素子を取り囲むような枠状の第２の孔部が形成された第２のレジスト層を形成し、
　さらに、前記第２のレジスト層上にソルダーレジストを塗布してこれを硬化させることにより、前記第３のレジスト層の前記第３の孔部に対応する位置にこれよりもかなり大径の第１の孔部が形成された第１のレジスト層を形成し、
　前記第１の孔部内において前記第２及び第３のレジスト層が積層される半導体素子載置部が形成され、
　該半導体素子載置部上に半導体素子が実装され、
　該半導体素子の第３の電極と前記第３の配線層の電極部を金めっき膜を介してワイヤにより接続してなるプリント配線板の製造方法。」
　
３．対比・判断
　そこで、本願補正発明と引用発明とを対比する。
（ア）引用発明の「半導体素子」及び「絶縁基板」は、本願補正発明の「集積回路」及び「第一の誘電層」に相当する。
（イ）引用発明の「第３の配線回路パターン」乃至「第３の配線層」は、絶縁基板の主面に形成されていることから、本願補正発明の「第一の誘電層の上に配置された導電層」に対応する。
（ウ）引用発明の「第３の配線層中の電極部を露呈させ、半導体素子を取り囲むような枠状の第３の孔部が形成された第３のレジスト層」は、本願補正発明の「導電層上の、空洞を有する第二の誘電層」であって、前記空洞内に前記導電層が露出するように構成されたものに対応する。
（エ）引用発明における「絶縁基板」、「第３の配線回路パターン」乃至「第３の配線層」、及び「第３のレジスト層」からなる部材は、本願補正発明の「基板」に対応する。
（オ）引用発明の「第１の孔部内において第２及び第３のレジスト層が積層される半導体素子載置部が形成され、該半導体素子載置部上に半導体素子が実装され」ている点は、前記半導体素子載置部が前記第３のレジスト層に形成される「空洞」より上部に設けられることから、本願補正発明において、「空洞より上部に」集積回路を配置する点に相当する。
（カ）引用発明の「半導体素子の第３の電極と前記第３の配線層の電極部を金めっき膜を介してワイヤにより接続」する点は、本願補正発明において、集積回路のリードを露出された導電層に相互接続する点に対応する。
（キ）引用発明の、集積回路を実装したプリント配線板の製造方法と、本願補正発明の「集積回路パッケージの製造方法」とは、集積回路実装構造の製造方法である点で一致する。
　
　上記（ア）〜（キ）を考慮すると、本願補正発明と引用発明とは次の点で一致する。
　
＜一致点＞
　「集積回路実装構造の製造方法であって、
（ａ）第一の誘電層と、前記第一の誘電層の上に配置された導電層と、前記導電層の上の、空洞を有する第二の誘電層とを有する基板を形成するステップであって、前記導電層が前記空洞内に露出されているようなステップと、
（ｂ）前記空洞より上部に配置された集積回路のリードを、前記露出された導電層に相互接続するステップとを含む方法。」
　
　一方で、本願補正発明と引用発明とは次の点で相違する。
　
＜相違点１＞
　第二の誘電層の空洞内に露出する導電層について、本願補正発明では、「第二の領域から絶縁された第一の領域を有」し、「前記第一および第二の領域が前記空洞内に露出され」、さらに、「前記第一の領域が、第三の領域により第二の領域から絶縁されているような」ものであるとしているのに対して、引用発明では、そのような構造が規定されておらず、また、当該導電層に相互接続される集積回路のリードについても、本願補正発明では、「集積回路の第一のリードを、前記露出された第一の領域に相互接続し」、「集積回路の第二のリードを、前記露出された第二の領域に相互接続する」としているのに対して、引用発明では、そのような相互接続構造が規定されていない点。
　
＜相違点２＞
　集積回路実装構造について、本願補正発明では、「集積回路パッケージ」としているのに対して、引用発明では、集積回路を実装した「プリント配線板」としている点。
　
　以下、上記相違点１、２について検討する。
　
＜相違点１について＞
　誘電層上に形成され、ワイヤボンディングによって集積回路と相互接続される導電層として、第三の領域により絶縁された第一の領域及び第二の領域を有し、かつ前記第一の領域及び第二の領域上部の空洞を通じて上記集積回路の第一のリードを上記第一の領域に相互接続し、上記集積回路の第二のリードを上記第二の領域に相互接続した構造は、以下の周知例１、２に記載されるように、本願優先日前既に周知である。
　そして、引用発明の、絶縁基板上に形成され、第３のレジスト層の第３の孔部内に露出し、且つ半導体素子の電極とワイヤにより接続される第３の配線層の構造、及び上記半導体素子と上記第３の配線層との相互接続構造として、上記周知の技術を適用することは、当業者が容易になし得たことである。
　
周知例１：特開平１１−３５４５６６号公報
〔周１ａ〕「本実施の形態の半導体装置は、多段のボンディング電極（多段リードともいう）が設けられた多層配線基板を用い、これに半導体チップを搭載するとともに、前記ボンディング電極と前記半導体チップの表面電極とがワイヤボンディングによって電気的に接続されているものである。」（【００２０】）
　
〔周１ｂ〕「図１〜図５を用いて、図１に示すＢＧＡ１０の構成について説明すると、半導体チップ１を支持する凹部であるキャビティ部２ａの周囲にボンディング電極が多段に設けられるとともに、最も外側の段に設けられた前記ボンディング電極が内側および外側の２列に配置され、前記内側のボンディング電極が前記外側のボンディング電極よりも肉厚の薄い薄肉部２ｂに設けられた多層配線基板２と、半導体チップ１のパッド１ａ（表面電極）とこれに対応する多層配線基板２の前記ボンディング電極とを電気的に接続するボンディング用のワイヤ３と、半導体チップ１とワイヤ３とを封止用樹脂によって封止する封止部４と、多層配線基板２に設けられた複数の外部端子である半田ボール５とからなり、前記内側のボンディング電極が薄肉部２ｂに設けられたことにより、前記内側のボンディング電極に接続されたワイヤ３と、前記外側のボンディング電極に接続されたワイヤ３とが電気的にショートすることなく離れて配置されているものである。」（【００２２】）
　
〔周１ｃ〕「キャビティ部２ａの前記上段には、図４に示すように、複数の信号電極２ｃが四角に配列され、さらに、この上段から一段下がった中段には電源電極２ｄが設けられ、かつ半導体チップ１に最も近い下段において、その内側（最も半導体チップ１に近い箇所）には、グランド電極２ｆが設けられ、これと同じ高さの面のグランド電極２ｆの外側には、複数の信号電極２ｅが信号電極２ｃと同様に四角に配列されて設けられている。・・・
　なお、多層配線基板２のキャビティ部２ａの中段の薄肉部２ｂに設けられた内側のボンディング電極である電源電極２ｄと、下段のグランド電極２ｆとは、図４に示すように、両者ともリング状に形成されている。」（【００２５】〜【００２６】）
　
〔周１ｄ〕「次に、図１〜図５を用いて、本実施の形態のＢＧＡ１０の製造方法について説明する。
・・・
　さらに、２枚のベース基板２ｈのうち、下段側に配置されるベース基板２ｈ（貫通孔の大きさの小さい方）には、その表面に、銅箔層２ｉにより、信号配線２ｌと、これに電気的に接続された信号電極２ｅと、この信号電極２ｅに並んでグランド電極２ｆとを形成しておき、かつ、その裏面には、グランド配線２ｎを形成しておく。
・・・
　続いて、図３（ｂ）に示すように、前記上段側に配置されるベース基板２ｈの裏面（電源配線２ｍが設けられている面）と、前記下段側に配置されるベース基板２ｈの表面（信号配線２ｌが設けられている面）とをプリプレグと呼ばれる接着層２ｊを介して熱圧着によって張り合わせる。
・・・
　その後、多層配線基板２の凹部であるキャビティ部２ａに半導体チップ１を配置して固定するダイボンドを行う。
・・・
　続いて、半導体チップ１のパッド１ａ（表面電極）とこれに対応する多層配線基板２の信号電極２ｃ（外側のボンディング電極）、電源電極２ｄ（内側のボンディング電極）、信号電極２ｅ（ボンディング電極）またはグランド電極２ｆ（ボンディング電極）とをボンディング用のワイヤ３によって電気的に接続するワイヤボンディングを行う。
・・・
　ここで、ワイヤボンディングを行う際には、図５に示すように、まず、下段の内側に設けられたグランド電極２ｆに対してワイヤボンディングし、その後、前記下段の外側に設けられた信号電極２ｅに対してワイヤボンディングを行う。
・・・
　グランド電極２ｆと信号電極２ｅに対してのワイヤボンディングは、両者とも同一の下段の段差面に対してのワイヤボンディングであるため、両者のワイヤ３のルーピングを比較的低い位置で形成できる。
・・・
　したがって、信号電極２ｅに対しての信号用のワイヤ３をグランド電極２ｆに対してのグランド用のワイヤ３より若干高い位置にルーピングすることにより、両ワイヤ３をショートさせることなく十分離してワイヤボンディングできる。
・・・
図１に示すＢＧＡ１０を完成させる。」（【００４５】〜【００７６】）
　
周知例２：特開平２−２７８７４２号公報
〔周２ａ〕「内側中央部に設けた凹部の底面に素子載置部を設けたセラミック容器と、前記凹部の上段水平面の内周縁部近傍に配列して設けた第１の内部リードと、前記第１の内部リードの外周に配列して設けた第２の内部リードと、前記第１の内部リードと前記第２の内部リードの少くとも中間に設けた絶縁膜と、前記素子載置部に搭載した半導体チップと、前記半導体チップの電極と前記第１及び第２の内部リードとの間を接続する金属細線とを有することを特徴とする半導体装置。」（第１頁左欄第５〜１４行）
　
〔周２ｂ〕「本発明は半導体装置に関し、特にセラミックパッケージ型の半導体装置に関する。」（第１頁左欄第１７行〜同頁右欄第１行）
　
〔周２ｃ〕「〔実施例〕・・・
第１図（ａ），（ｂ）に示すように、セラミック容器１の内側中央部に設けた凹部底面に素子載置部を設け、前記凹部の上段水平面の内側周縁部に第１の内部リード２ａを設け、内部リード２ａの外周に内部リード２ａと千鳥状に配列して第２のリード２ｂを設ける。次に、内部リード２ａと内部リード２ｂとの中間にポリイミド系樹脂等の帯状の絶縁膜３を選択的に設ける。次に前記素子載置部に半導体チップ４を搭載して半導体チップ４の電極と内部リード２ａ，２ｂとの間をそれぞれ金属細線５により接続する。
　ここで、内部リード２ｂに接続された金属細線５は絶縁膜３により保護されて垂れ下りによる内部リード２ａとの短絡事故を防止できる効果がある。」（第２頁左上欄第１４行〜同頁右上欄第１４行）
　
　なお、請求人は、平成１９年１１月７日提出の上申書及び平成２０年４月２８日付け審尋に対する平成２０年７月３１日提出の回答書において、「上記技術的特徴点において、第一の領域が第三の領域により第二の領域から絶縁されることが記載されていますが、第一と第二の領域を空洞内に定義していること共に考慮すると、第一乃至三の領域の全ては空洞内に存在することが示唆されます。つまり、本願独立請求項１及び６に記載の上記技術的特徴点は本願の図６の構成を示唆するものであります。具体的には、第一の領域を空洞内の導電層３０ａを含む部分とするなら、第二の領域は、空洞内の導電層３０ｂを含む部分であり、第三の領域は第一の導電層３０と同一平面上に存在する誘電層２２を含む部分であります。しかしながら、引用例５又は６は、第一の領域が第三の領域により第二の領域から絶縁されることが記載していると指摘されていますが、第三の領域が引用例５又は６内で開示されている半導体素子の構成のどの部分に相当するか把握できません。（つまり、第３の領域を開示していません）更に、引用例５又は６は第二の誘電層内の空洞に存在する第一乃至第三の領域を開示しておらず、これによって示唆される図６の構成を開示していないことから、引用例５又は６を引用例１に組み合わせたとしても本願発明に成り得ません。」と主張している。
　しかしながら、本願補正発明における「第三の領域」について、それが「第一の導電層と同一平面上に存在する誘電層を含む部分」であることは特許請求の範囲に何ら記載されていない事項であるのみならず、本願明細書及び図面の記載並びに本願優先日当時の技術常識に照らしても、上記「第三の領域」をそのように限定的に解さねばならない理由を見出すことはできない。
　そうすると、本願補正発明における、第一の領域を第二の領域から絶縁する「第三の領域」としては、「第一の導電層と同一平面上に存在する誘電層を含む部分」のような場合以外にも、例えば、空気絶縁をなす空間部分を配置する場合も含まれることは明らかである。
　したがって、上記主張は、その前提を欠くものであって、失当なものといわざるをえない。
　
　また、仮に、上記「第三の領域」を、「第一の導電層と同一平面上に存在する誘電層を含む部分」と解したとしても、導電層の２つの領域間を該導電層と同一平面上に存在する誘電層で絶縁する構造自体は、例えば、上記周知例２の摘記事項〔周２ａ〕〜〔周２ｃ〕に記載されるように、周知のものにすぎないことを付言しておく。
　
＜相違点２について＞
　集積回路実装構造として、該集積回路を配線の形成された基板上に実装するとともに、これを封止する等して、全体としてパッケージ化することは、慣用的に行われていることにすぎず（例えば、周知例１の摘記事項〔周１ａ〕、〔周１ｂ〕又は周知例２の摘記事項〔周２ａ〕、〔周２ｂ〕参照）、引用発明における、集積回路を実装した「プリント配線板」をパッケージ化して本願補正発明の如き「集積回路パッケージ」とすることに格別の困難性はない。
　
　そして、本願補正発明の効果は、引用発明及び上記周知事項から予測可能な範囲のものであって、格別顕著でない。
　したがって、本願補正発明は、引用発明及び上記周知事項に基づいて当業者が容易に発明をすることができたものである。
　
４．本件補正についてのむすび
　以上のとおりであるから、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１９年１月２９日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜９に係る発明は、平成１８年２月２８日付けの手続補正により補正された明細書の特許請求の範囲の請求項１〜９に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「【請求項１】集積回路パッケージの製造方法であって、
　（ａ）第一の誘電層と、第二の領域から絶縁された第一の領域を有し、かつ前記第一の誘電層の上に配置された導電層と、前記導電層の上の、空洞を有する第二の誘電層とを有する基板を形成するステップであって、前記第一および第二の領域が前記空洞内に露出され、前記第一の領域が、第三の領域により第二の領域から絶縁されているようなステップと、
　（ｂ）集積回路の第一のリードを、前記露出された第一の領域に相互接続し、および前記集積回路の第二のリードを前記露出された第二の領域に相互接続するステップとを含む方法。」
　
２．引用例及びその記載事項
　原査定の拒絶の理由で引用された引用例１及びその記載事項は、上記「第２　〔理由〕２．」に記載したとおりである。
　
３．対比・判断
　本願発明は、上記「第２　〔理由〕」で検討した本願補正発明から、その発明特定事項の一つである集積回路についての「空洞より上部に配置された」との限定を解除したものに相当する。
　そうすると、本願発明の発明特定事項を全て含み、さらに他の要件を付加したものに相当する本願補正発明が、上記「第２　〔理由〕３．」に記載したとおり、引用発明及び上記周知事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び上記周知事項に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、その余の請求項について論及するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。