(57)【特許請求の範囲】
【請求項１】
半導体素子上に第１の層を形成する工程と、
前記第１の層上に、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する材料で構成された第２の層を形成する工程と、
前記第２の層に不純物元素を注入する工程と、
前記第２の層上に第３の層を形成する工程と、
前記第３の層に第１の開口部を形成する工程と、
前記第３の層をマスクとして前記第２の層をエッチングして、前記第２の層に第２の開口部を形成する工程と、
少なくとも前記第２の層をマスクとして前記第１の層にコンタクトホールを形成する工程と
を有し、
前記第３の層に第１の開口部を形成する工程おいて、同じ径を持つ前記第１の開口部が複数形成され、
前記第２の層に第２の開口部を形成する工程において、前記第２の開口部が複数形成され、
前記第１の層にコンタクトホールを形成する工程において形成される前記コンタクトホールが、大径のコンタクトホールと小径のコンタクトホールとを含み、
前記第２の層に不純物元素を注入する工程において、前記第２の層の特定領域に前記不純物元素を注入し、前記特定領域以外の領域に前記不純物元素を注入せず、
前記第３の層に第１の開口部を形成する工程において、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域上に形成し、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域以外の領域上に形成する
ことを特徴とする半導体装置の製造方法。
【請求項２】
半導体素子上に第１の層を形成する工程と、
前記第１の層上に、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する材料で構成された第２の層を形成する工程と、
前記第２の層に不純物元素を注入する工程と、
前記第２の層上に第３の層を形成する工程と、
前記第３の層に第１の開口部を形成する工程と、
前記第３の層をマスクとして前記第２の層をエッチングして、前記第２の層に第２の開口部を形成する工程と、
少なくとも前記第２の層をマスクとして前記第１の層にコンタクトホールを形成する工程と
を有し、
前記第３の層に第１の開口部を形成する工程おいて、同じ径を持つ前記第１の開口部が複数形成され、
前記第２の層に第２の開口部を形成する工程において、前記第２の開口部が複数形成され、
前記第１の層にコンタクトホールを形成する工程において形成される前記コンタクトホールが、大径のコンタクトホールと小径のコンタクトホールとを含み、
前記第２の層に不純物元素を注入する工程が、前記第２の層の特定領域に第１の不純物元素を注入し、前記特定領域以外の領域に前記第１の不純物元素とは異なる第２の不純物元素を注入する工程であり、
前記第３の層に第１の開口部を形成する工程において、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域上に形成し、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域以外の領域上に形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の不純物元素がＶ族元素であり、前記第２の不純物元素がIII族元素であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体素子がゲート、ソース、及びドレインを有し、
前記大径のコンタクトホールを前記ゲート上に形成し、前記小径のコンタクトホールを前記ソース上及び前記ドレインのそれぞれの上に形成したことを特徴とする請求項１から３までのいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、層間絶縁膜にコンタクトホールを形成する方法に関する。
【０００２】
【従来の技術】
半導体装置には、動作の高速化及び低消費電力化のためデザインルールの一層の微細化が求められており、これに伴い、コンタクトホールの径の縮小も求められている。例えば、１００ｎｍノード世代のデバイスの場合には、最小で０．１６μｍ程度までコンタクトホールの径を縮小することが求められている。
【０００３】
一般に、コンタクトホールは、層間絶縁膜上にレジスト層を形成し、フォトリソグラフィ技術によりレジスト層に開口部を形成し、レジスト層をマスクとして層間絶縁膜をエッチングするという手順により形成される。しかし、コンタクトホールの径を縮小するために最小のデザインルールを用いてマスクを形成する場合には、高価な装置が必要となるため、デバイスの製造コストの増大を招く。そこで、レジスト層及び層間絶縁膜の開口部にサイドウォールを形成することによってコンタクトホールの径を縮小する方法が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平０５−２２６２７８号公報（図１）
【特許文献２】
特開平０４−１９６３１５号公報（第２頁左下欄〜第３頁右欄、及び第１図）
【特許文献３】
特開平０５−２９４７９号公報（段落００１５〜００２４、及び図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、サイドウォールを用いる上記方法は、レジスト層及び層間絶縁膜の複数の開口部の径をサイドウォールによって同じ値だけ縮小する方法であるので、同じ径の複数のコンタクトホールを同時に形成する場合に適しているが、異なる径の複数のコンタクトホールを同時に形成する場合には適さない。また、サイドウォールを用いる上記方法において、異なる径の複数のコンタクトホールを同時に形成するためには、レジスト層の各開口部の径を異なる値にしなければならないが、レジスト層の露光プロセスにおいてターゲットとした開口部の径と異なる値の径を持つ他の開口部に寸法不良が生じやすいという問題がある。
【０００６】
本発明の目的は、コンタクトホールの径をマスク開口部の径と異なる値に高精度に調整することができる半導体装置の製造方法を提供することにある。
【０００７】
また、本発明の他の目的は、半導体素子上の同じ層に異なる径の複数のコンタクトホールを同じエッチングプロセスにより形成することができる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体素子上に第１の層を形成する工程と、前記第１の層上に、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する材料で構成された第２の層を形成する工程と、前記第２の層に不純物元素を注入する工程と、前記第２の層上に第３の層を形成する工程と、前記第３の層に第１の開口部を形成する工程と、前記第３の層をマスクとして前記第２の層をエッチングして、前記第２の層に第２の開口部を形成する工程と、少なくとも前記第２の層をマスクとして前記第１の層にコンタクトホールを形成する工程とを有し、
前記第３の層に第１の開口部を形成する工程おいて、同じ径を持つ前記第１の開口部が複数形成され、前記第２の層に第２の開口部を形成する工程において、前記第２の開口部が複数形成され、前記第１の層にコンタクトホールを形成する工程において形成される前記コンタクトホールが、大径のコンタクトホールと小径のコンタクトホールとを含み、
前記第２の層に不純物元素を注入する工程において、前記第２の層の特定領域に前記不純物元素を注入し、前記特定領域以外の領域に前記不純物元素を注入せず、
前記第３の層に第１の開口部を形成する工程において、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域上に形成し、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域以外の領域上に形成することを特徴としている。
また、他の半導体装置の製造方法は、
半導体素子上に第１の層を形成する工程と、前記第１の層上に、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する材料で構成された第２の層を形成する工程と、前記第２の層に不純物元素を注入する工程と、前記第２の層上に第３の層を形成する工程と、前記第３の層に第１の開口部を形成する工程と、前記第３の層をマスクとして前記第２の層をエッチングして、前記第２の層に第２の開口部を形成する工程と、少なくとも前記第２の層をマスクとして前記第１の層にコンタクトホールを形成する工程とを有し、
前記第３の層に第１の開口部を形成する工程おいて、同じ径を持つ前記第１の開口部が複数形成され、前記第２の層に第２の開口部を形成する工程において、前記第２の開口部が複数形成され、前記第１の層にコンタクトホールを形成する工程において形成される前記コンタクトホールが、大径のコンタクトホールと小径のコンタクトホールとを含み、
前記第２の層に不純物元素を注入する工程が、前記第２の層の特定領域に第１の不純物元素を注入し、前記特定領域以外の領域に前記第１の不純物元素とは異なる第２の不純物元素を注入する工程であり、
前記第３の層に第１の開口部を形成する工程において、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域上に形成し、複数の前記第１の開口部の内の少なくとも一つを前記第２の層の特定領域以外の領域上に形成することを特徴としている。
【０００９】
【発明の実施の形態】
＜第１の実施形態＞
図１（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図１（ａ）〜（ｅ）に基づいて、第１の実施形態に係る半導体装置の製造方法を説明する。
【００１０】
先ず、図１（ａ）に示されるように、シリコン基板１及びゲート２を備えた半導体素子３上に、例えば、ＣＶＤ法等により層間絶縁膜４及びポリシリコン層５を順に形成する。半導体素子３は、ソース及びドレイン等のアクティブ領域（能動領域）を有する。ここで、半導体素子３の構造は、図示の構造に限定されない。また、層間絶縁膜４は、例えば、酸化シリコン又は窒化シリコン等で形成される。また、ポリシリコン層５は、インプラントされた不純物元素の種類（インプラント種）及び濃度（インプラント濃度）に応じてエッチングレートが変化する性質を持つ。
【００１１】
次に、図１（ｂ）に示されるように、ポリシリコン層５上に第１のレジスト層６を塗布し、フォトリソグラフィ技術を用いて第１のレジスト層６をパターニングし、ゲート２上を含む特定領域７のポリシリコン層５を露出させ、特定領域以外の領域８上に第１のレジスト層６を残す。次に、ポリシリコン層５の特定領域７にＶ族元素（不純物元素）、例えば、Ａｓ（ヒ素）又はＰ（リン）等をインプラントする（即ち、注入する）。その後、第１のレジスト層６を除去し、インプラントされた不純物元素を活性化させるため、１０００℃程度でアニールする。なお、ポリシリコン層５の特定領域７にＶ族元素等をインプラントするプロセスに代えて、特定領域以外の領域８にＩＩＩ族元素をインプラントするプロセスを行ってもよい。
【００１２】
次に、図１（ｃ）に示されるように、ポリシリコン層５上に第２のレジスト層９を塗布し、フォトリソグラフィ技術を用いて第２のレジスト層９をパターニングし、特定領域７に開口部１０を、特定領域以外の領域８に開口部１１を形成する。第１の実施形態においては、開口部１０及び１１は同じ径を持つように形成する。このことは、開口部１０及び１１の径を異なる大きさに形成することを禁止するものではなく、開口部１０及び１１の径を同じ大きさに形成しても、ポリシリコン層５の開口部１２及び１３を異なる大きさに形成でき、その結果コンタクトホールの径を異なる大きさに形成できるということである。なお、特定領域７及び特定領域以外の領域８の形状及び範囲、並びに、開口部１０及び１１の数及び配置は、シリコン基板１に形成された回路の形状や層間絶縁膜４に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決定すればよい。
【００１３】
次に、図１（ｄ）に示されるように、第２のレジスト層９をマスクとして、ポリシリコン層５をエッチングする。エッチングガスとしては、例えば、ＨＢｒとＯ２の混合ガス、Ｏ２とＨＢｒとＨｅの混合ガス等を用いる。エッチングガスの成分としては、Ｏ２、ＨＢｒ、Ｈｅの他に、Ｃｌ２やＣＦ４等を含めることができる。ポリシリコンは、Ｖ族元素のインプラントによりエッチングレートが高くなり、ＩＩＩ族元素のインプラントによりエッチングレートが低くなる性質を持つ。このため、同じエッチングプロセスによってポリシリコン層５の開口部１２及び１３を形成する場合には、図１（ｄ）に示されるように、第２のレジスト層９の開口部１１の真下に形成されたポリシリコン層５の開口部１３（図１（ｄ）において下側を小径とするテーパー状に描かれている）の径（層間絶縁膜４に接する箇所における径）を、第２のレジスト層９の開口部１０の真下に形成されたポリシリコン層５の開口部１２（図１（ｄ）において一定の径を持つ柱状に描かれている）の径（層間絶縁膜４に接する箇所における径）より小径にすることができる。また、特定領域７においてポリシリコン層５にインプラントされる不純物元素の種類及び濃度を変えることにより、特定領域７においてポリシリコン層５に形成される開口部１２の形成時間（エッチング終点検出までの時間）を短縮すれば、特定領域以外の領域８においてポリシリコン層５に形成される開口部１３の径を縮小できる。逆に、特定領域７においてポリシリコン層５にインプラントされる不純物元素の種類及び濃度を変えることにより、特定領域７においてポリシリコン層５に形成される開口部１２の形成時間を長くすれば、特定領域以外の領域８においてポリシリコン層５に形成される開口部１３の径を増加させることができる。
【００１４】
次に、図１（ｅ）に示されるように、ポリシリコン層５及び第２のレジスト層９をマスクとして層間絶縁膜４をエッチングして、特定領域７におけるポリシリコン層５の開口部１２の下に大径のコンタクトホール１４を、特定領域以外の領域８におけるポリシリコン層５の開口部１３の下に小径のコンタクトホール１５を形成する。なお、第２のレジスト層９を除去し、ポリシリコン層５のみをマスクとすることもできる。大径のコンタクトホール１４は、ゲート２上に形成される。小径のコンタクトホール１５は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール１４，１５内を含む領域に金属配線層（図示せず）を形成する。
【００１５】
以上に説明したように、第１の実施形態の製造方法によれば、ポリシリコン層５にインプラントされる不純物元素の種類及び濃度を調整し、ポリシリコン層５に異なる値の径を持つ開口部１２及び１３を形成することにより、コンタクトホール径を高精度に調整することができる。また、第１の実施形態の製造方法によれば、層間絶縁膜４に異なる径の複数のコンタクトホール１４及び１５を同じエッチングプロセスにより形成することができる。
【００１６】
また、第１の実施形態の製造方法におけるように、大径のコンタクトホール１４をゲート２上に、小径のコンタクトホール１５をソース及びドレイン上に形成する場合には、チップ面積の縮小に最も有効なソース／ドレイン領域を著しく縮小することができるという利点がある。さらに、設計上及び構造上大径化が可能なゲート２上のコンタクトホール１４については、コンタクトホール径の縮小（コンタクトホール内電極の径）の２乗（又はコンタクトホール内電極の断面積）に反比例して増加する抵抗値を低くするできるという利点がある。
【００１７】
次に、ポリシリコン層にインプラントされる不純物元素の種類及び濃度が、ポリシリコン層のエッチングレートに与える影響を説明する。ポリシリコン層に不純物元素を全面インプラントした場合のエッチングレートの測定結果を以下の表１に示す。
【００１８】
【表１】
0003543968.tif 000002
【００１９】
表１に示されるように、ポリシリコン層にＰ（リン）を５．０×１０１５ｃｍ−２（表では「５．０Ｅ１５」と表記する。）インプラントした場合にはポリシリコン層のエッチング終点検出は３５ｓｅｃで行われ、ポリシリコン層に不純物元素をインプラントしなかった場合にはポリシリコン層のエッチング終点検出は４５ｓｅｃで行われ、ポリシリコン層にＢ（ボロン）を５．０×１０１５ｃｍ−２インプラントした場合にはポリシリコン層のエッチング終点検出は５５ｓｅｃで行われた。ポリシリコン層は、Ｐ（リン）等のＶ族元素をインプラントした場合にはエッチングレートが高くなり、Ｂ（ボロン）等のＩＩＩ族元素をインプラントした場合にはエッチングレートが低くなる性質を持つが、表１の測定結果は、この性質を裏付けるものである。
【００２０】
また、ポリシリコン層にインプラントされる不純物元素の種類及び濃度が、ポリシリコン層のエッチングレートに与える影響は、本発明の製造プロセスと共通する製造プロセスを含むＣＭＯＳデバイスにおけるデュアルゲート加工に際して測定されたデータからも説明できる。デュアルゲート加工とは、ポリシリコンゲート加工前に予めＮチャネル領域にはＡｓ（ヒ素）やＰ（リン）等のＶ族元素をインプラントし、Ｐチャネル領域にはＢ（ボロン）等のＩＩＩ族元素をインプラントし、その後、インプラント種の異なるポリシリコン層を同時にゲート加工する手法である。表２にデュアルゲート加工により形成されたゲート構造の寸法測定結果を示す。なお、デュアルゲート加工におけるエッチング条件は、メインステップにおいて、ＨＢｒ流量１００ｓｃｃｍ（立方センチメートル毎分：ＳｔａｎｄａｒｄＣｕｂｉｃ  Ｃｅｎｔｉｍｅｔｅｒｓ  ｐｅｒ  Ｍｉｎｕｔｅ）、Ｏ２流量３ｓｃｃｍ、エッチング装置の上部電極印加電力２５０Ｗ、エッチング装置の下部電極印加電力３０Ｗ、エッチング装置内の気圧８ｍＴｏｒｒ、エッチング装置内の温度６０℃であり、エッチング終点検出によりエッチング処理を終了する。また、オーバーエッチングステップにおけるエッチング条件は、Ｏ２流量２ｓｃｃｍ、ＨＢｒ流量１００ｓｃｃｍ、Ｈｅ流量１００ｓｃｃｍ、エッチング装置の上部電極印加電力２５０Ｗ、エッチング装置の下部電極印加電力５０Ｗ、エッチング装置内の気圧６０ｍＴｏｒｒ、エッチング装置内の温度６０℃、エッチング時間６０秒である。
【００２１】
【表２】
0003543968.tif 000003
【００２２】
なお、図２は、Ｎチャネル領域においてポリシリコン層にインプラントされた不純物元素の濃度ＤＮ〔ｃｍ−２〕とポリシリコン層のエッチングにより形成されたゲート２１（図４に示す）の寸法ＬＮ〔μｍ〕との関係、及びＰチャネル領域においてポリシリコン層にインプラントされた不純物元素の濃度ＤＰ〔ｃｍ−２〕とポリシリコン層のエッチングにより形成されたゲート２２（図４に示す）の寸法ＬＰ〔μｍ〕との関係のグラフを示す。また、図３は、Ｎチャネル領域及びＰチャネル領域の不純物濃度差ＤＮ−（−ＤＰ）とゲート寸法差ＬＰ−ＬＮ〔μｍ〕との関係のグラフを示す。また、図４は、デュアルゲート加工に際してＮチャネル領域に形成されるゲート２１とＰチャネル領域に形成されるゲート２２とを概略的に示す断面図である。
【００２３】
表２及び図２乃至図４から、ポリシリコン層のエッチングレートは、インプラントされる不純物元素の種類及び濃度に応じて変化することがわかる。また、表２及び図２乃至図４に示される結果は、ポリシリコン層にＰ（リン）等のＶ族元素をインプラントした場合にはエッチングレートが高くなり、Ｂ（ボロン）等のＩＩＩ族元素をインプラントした場合にはエッチングレートが低くなる性質を裏付けるものである。
【００２４】
＜第２の実施形態＞
図５（ａ）〜（ｆ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図５（ａ）〜（ｆ）において、図１（ａ）〜（ｅ）に示される構成と同一又は対応する構成には同じ符号を付す。図５（ａ）〜（ｆ）に基づいて、第２の実施形態に係る半導体装置の製造方法を説明する。
【００２５】
先ず、図５（ａ）に示されるように、シリコン基板１及びゲート２を備えた半導体素子３上に、層間絶縁膜４及びポリシリコン層５を順に形成する。
【００２６】
次に、図５（ｂ）に示されるように、ポリシリコン層５上に第１のレジスト層３６ａを塗布し、フォトリソグラフィ技術を用いて第１のレジスト層３６ａをパターニングし、ゲート２上を含む特定領域３７のポリシリコン層５を露出させ、特定領域以外の領域３８上に第１のレジスト層３６ａを残す。次に、ポリシリコン層５の特定領域３７にＶ族元素（不純物元素）、例えば、Ａｓ（ヒ素）又はＰ（リン）等をインプラントする。その後、第１のレジスト層３６ａを除去する。
【００２７】
次に、図５（ｃ）に示されるように、ポリシリコン層５上に第２のレジスト層３６ｂを塗布し、フォトリソグラフィ技術を用いて第２のレジスト層３６ｂをパターニングし、特定領域以外の領域３８のポリシリコン層５を露出させ、特定領域３７上に第２のレジスト層３６ｂを残す。次に、ポリシリコン層５の特定領域以外の領域３８にＩＩＩ族元素（不純物元素）、例えば、Ｂ（ボロン）等をインプラントする。その後、第２のレジスト層３６ｂを除去し、インプラントされた不純物元素を活性化させるため、１０００℃程度でアニールする。
【００２８】
次に、図５（ｄ）に示されるように、ポリシリコン層５上に第３のレジスト層３９を塗布し、フォトリソグラフィ技術を用いて第３のレジスト層３９をパターニングし、特定領域３７に開口部４０を、特定領域以外の領域３８に開口部４１を形成する。開口部４０及び４１は同じ径を持つ。特定領域３７及び特定領域以外の領域３８の形状及び範囲、開口部４０及び４１の数及び配置は、シリコン基板１に形成された回路の形状、層間絶縁膜４に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決定すればよい。
【００２９】
次に、図５（ｅ）に示されるように、第３のレジスト層３９をマスクとして、ポリシリコン層５をエッチングする。エッチングガス等のエッチング条件は、第１の実施形態の場合と同じである。ポリシリコンは、Ｖ族元素のインプラントによりエッチングレートが高くなり、ＩＩＩ族元素のインプラントによりエッチングレートが低くなる性質を持つ。このため、同じエッチングプロセスによってポリシリコン層５の開口部４２及び４３を形成する場合には、第３のレジスト層３９の開口部４１の真下に形成されたポリシリコン層５の開口部４３（図５（ｅ）において下側を小径とするテーパー状に描かれている）の径（層間絶縁膜４に接する箇所における径）を、第３のレジスト層３９の開口部４０の真下に形成されたポリシリコン層５の開口部４２（図５（ｅ）において一定の径を持つ柱状に描かれている）の径（層間絶縁膜４に接する箇所における径）より小径にすることができる。また、特定領域３７においてポリシリコン層５にインプラントされる不純物元素の濃度及び特定領域以外の領域３８においてポリシリコン層５にインプラントされる不純物元素の濃度を変更することにより、特定領域３７においてポリシリコン層５に形成される開口部４２の径と、特定領域以外の領域３８においてポリシリコン層５に形成される開口部４３の径との比率を自由に調節できる。
【００３０】
次に、図５（ｆ）に示されるように、ポリシリコン層５及び第３のレジスト層３９をマスクとして層間絶縁膜４をエッチングして、大径のコンタクトホール４４及び小径のコンタクトホール４５を形成する。なお、第３のレジスト層３９を除去し、ポリシリコン層５をマスクとして用いることもできる。大径のコンタクトホール４４は、ゲート２上に形成されている。小径のコンタクトホール４５は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール４４，４５内を含む領域に金属配線層（図示せず）を形成する。
【００３１】
以上に説明したように、第２の実施形態の製造方法によれば、ポリシリコン層５にインプラントされる不純物元素の種類及び濃度を調整し、ポリシリコン層５に異なる値の径を持つ開口部４２及び４３を形成することにより、コンタクトホール径を高精度に調整することができる。また、第２の実施形態の製造方法によれば、層間絶縁膜４に異なる径の複数のコンタクトホール４４及び４５を同じエッチングプロセスにより形成することができる。
【００３２】
また、第２の実施形態の製造方法によれば、特定領域３７とそれ以外の領域３８の不純物濃度差を大きすることができるので、コンタクトホール径の寸法差を大きくすることができる。なお、特定領域３７又は特定領域以外の領域３８の一方の不純物濃度を１０の１６乗〜１７乗程度まで大きくした場合には、Ｎチャンネル領域におけるサイドエッチの発生やＰチャネル領域における過剰テーパによる未開口の発生が懸念される。Ｖ族元素及びＩＩＩ族元素をポリシリコン層５の異なる領域にインプラントする第２の実施形態の製造方法によれば、Ｖ族元素のインプラントによるエッチングレートの低下とＩＩＩ族元素のインプラントによるエッチングレートの上昇の両方を利用しているので、特定領域にのみ不純物をインプラントする場合に比べて、低い不純物濃度によってコンタクトホール径の寸法差を大きくすることができる。このため、Ｎチャンネル領域におけるサイドエッチの発生やＰチャネル領域における過剰テーパによる未開口の発生を抑制できる。
【００３３】
さらに、第２の実施形態の製造方法において、領域３７及び３８以外に、インプラント無しの領域を追加して設けることによって、さらに異なる径のコンタクトホールを形成することができる。また、不純物元素の濃度を２段階以上に変えることによって、コンタクトホール径の種類をさらに増やすこともできる。
【００３４】
＜第３の実施形態＞
図６（ａ）〜（ｅ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。図６（ａ）〜（ｅ）において、図１（ａ）〜（ｅ）に示される構成と同一又は対応する構成には同じ符号を付す。図６（ａ）〜（ｅ）に基づいて、第３の実施形態に係る半導体装置の製造方法を説明する。
【００３５】
先ず、図６（ａ）に示されるように、シリコン基板１及びゲート２を備えた半導体素子３上に、層間絶縁膜４及びポリシリコン層５を順に形成する。
【００３６】
次に、図６（ｂ）に示されるように、ポリシリコン層５の全域にＢ（ボロン）等のＩＩＩ族元素をインプラントする。その後、インプラントされた不純物元素を活性化させるため、１０００℃程度でアニールする。
【００３７】
次に、図６（ｃ）に示されるように、ポリシリコン層５上にレジスト層５９を塗布し、フォトリソグラフィ技術を用いてレジスト層５９をパターニングし、開口部６０及び６１を形成する。開口部６０及び６１は同じ径を持つ。また、開口部６０及び６１の数及び配置は、シリコン基板１に形成された回路の形状、層間絶縁膜４に形成すべきコンタクトホールの数及び配置等の各種条件に基づいて決定すればよい。
【００３８】
次に、図６（ｄ）に示されるように、レジスト層６９をマスクとして、ポリシリコン層５をエッチングする。エッチングガス等のエッチング条件は、第１の実施形態の場合と同じである。ポリシリコンは、ＩＩＩ族元素のインプラントによりエッチングレートが低くなる性質を持つので、ポリシリコン層５にレジスト層５９の開口部６０及び６１よりも径の小さい開口部６２及び６３（図６（ｄ）において下側を小径とするテーパー状に描かれている）を形成することができる。また、ポリシリコン層５にインプラントされる不純物元素の濃度を変えることにより、ポリシリコン層５に形成される開口部６２及び６３の径を連続的に調節できる。
【００３９】
次に、図６（ｅ）に示されるように、ポリシリコン層５及びレジスト層５９をマスクとして層間絶縁膜４をエッチングして、コンタクトホール６４及び６５を形成する。コンタクトホール６４は、ゲート２上に形成されている。コンタクトホール６５は、例えば、ソース及びドレインを含むアクティブ領域上に形成される。その後、コンタクトホール６４，６５内を含む領域に金属配線層（図示せず）を形成する。
【００４０】
以上に説明したように、第３の実施形態の製造方法によれば、マスクとしてのレジスト層５９の開口部６０及び６１の径と異なる値にコンタクトホール６４及び６５の径を高精度に調整することができる。また、インプラント濃度を変えることによって、ポリシリコン層５のエッチングレートが変化し、そのエッチング形状が異なるため、レジスト層５９の開口部６０及び６１のやエッチング条件を変更させることなく、エッチング時間のみを固定することによって、コンタクトホール径をインプラント濃度によって制御することができる。このため、コンタクト抵抗等の精度を向上させることができる。
【００４１】
＜変形例＞
なお、上記第１乃至第３の実施形態においては、不純物元素のインプラントによってエッチングレートを調整できる材料としてポリシリコンを用いた場合を説明したが、ポリシリコンに代えて、注入された不純物元素の種類及び濃度に応じてエッチングレートが変化する性質を持つ他の絶縁材料（酸化シリコン、窒化シリコン、ＳｉＯＣ、ＳｉＯＣＨ３、ＳｉＯＦ等）を用いることも可能である。
【００４２】
また、上記第１乃至第３の実施形態においては、ＭＯＳ型トランジスタのゲート上又はアクティブ領域上の層間絶縁膜４にコンタクトホールを形成する方法を説明したが、本発明の製造方法によるコンタクトホールの形成位置はこれらの位置に限定されない。
【００４３】
また、上記第１乃至第３の実施形態においては、層間絶縁膜が単一の層である場合を説明したが、層間絶縁膜は多層構造であってもよい。
【００４４】
また、上記第１乃至第３の実施形態（図１（ｄ）、図５（ｅ）、図６（ｄ）等）においては、ポリシリコン層５に形成される開口部１３，４３，６２，６３の形状を層間絶縁膜４側を小径としたテーパー状に描いているが、エッチング処理の条件を変化させた場合、例えば、メインステップとオーバーエッチングステップを含む場合には、図７に示されるように、メインステップによるエッチング部分７１（柱状部分）とオーバーエッチングステップによるエッチング部分７２（テーパー状部分）とが形成される。
【００４５】
【発明の効果】
以上に説明したように、本発明によれば、第２の層にインプラントされる不純物元素の種類及び濃度を調整することにより、第３の層の開口部の径と異なる値にコンタクトホールの径を高精度に調整することができるという効果がある。
【００４６】
また、本発明によれば、同じ層に異なる径の複数のコンタクトホールを同じエッチングプロセスにより形成することができるという効果がある。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。
【図２】Ｎチャネル領域及びＰチャネル領域のそれぞれにおいてゲートを構成するポリシリコン層にインプラントされた不純物元素の濃度とポリシリコン層のエッチングにより形成されたゲートの寸法との関係のグラフを示す。
【図３】不純物濃度差とゲート寸法差との関係のグラフを示す。
【図４】デュアルゲート加工に際してＮチャネル領域に形成されるゲートとＰチャネル領域に形成されるゲートとを概略的に示す断面図である。
【図５】（ａ）〜（ｆ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。
【図６】（ａ）〜（ｅ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各プロセスを概略的に示す断面図である。
【図７】ポリシリコン層の開口部の他の例を概略的に示す断面図である。
【符号の説明】
１  シリコン基板、
２  ゲート、
３  半導体素子、
４  層間絶縁膜、
５  ポリシリコン層、
６  第１のレジスト層、
７，３７  特定領域、
８，３８  特定領域以外の領域、
９  第２のレジスト層、
１０，４０，６０  ゲート上のレジスト層の開口部、
１１，４１，６１  アクティブ領域上のレジスト層の開口部、
１２，４２，６２  ゲート上のポリシリコン層の開口部、
１３，４３，６３  アクティブ領域上のポリシリコン層の開口部、
１４，４４，６４  ゲート上のコンタクトホール、
１５，４５，６５  アクティブ領域上のコンタクトホール、
３６ａ  第１のレジスト層、
３７ｂ  第２のレジスト層、
３９  第３のレジスト層、
５９  レジスト層。
【要約】【課題】コンタクトホールの径をマスク開口部の径と異なる値に高精度に調整する。また、半導体素子上の層に異なる径の複数のコンタクトホールを同じエッチングプロセスにより形成する。
【解決手段】半導体素子３上に層間絶縁膜４を形成する工程と、その上にポリシリコン層５を形成する工程と、ポリシリコン層５の特定領域７に不純物元素を注入する工程と、ポリシリコン層５上に第２のレジスト層９を形成する工程と、第２のレジスト層９に同じ値の径を持つ開口部１０，１１を形成する工程と、第２のレジスト層９をマスクとしてポリシリコン層５をエッチングして特定領域７の開口部１２と特定領域以外の領域８の開口部１３を形成する工程と、ポリシリコン層５及び第２のレジスト層９をマスクとして層間絶縁膜４に大径のコンタクトホール１４と小径のコンタクトホール１５を形成する工程とを有する。
【選択図】        図１【図１】
0003543968.tif 000004
【図２】
0003543968.tif 000005
【図３】
0003543968.tif 000006
【図４】
0003543968.tif 000007
【図５】
0003543968.tif 000008
【図６】
0003543968.tif 000009
【図７】
0003543968.tif 000010