(57)【特許請求の範囲】
【請求項１】
エントロピ符号化及び復号を行うエントロピ符号化/復号装置において、
入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する入力用ＦＩＦＯ（First In First Out）メモリと、
入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する出力用ＦＩＦＯメモリと、
ビットモデリング処理を行うビットモデリング手段と、
算術符号化処理及びその復号処理を行う算術符号化/復号手段と、
上記入力用ＦＩＦＯメモリから出力されるデータを、上記ビットモデリング手段及び算術符号化/復号手段に転送する入力データバスと、
上記ビットモデリング手段から出力されるデータ又は算術符号化/復号手段から出力されるデータのいずれか一方を選択して、上記出力用ＦＩＦＯメモリに転送するセレクタと、
上記入力用ＦＩＦＯメモリ及び上記出力用ＦＩＦＯメモリが保持するデータ並びに上記入力データバスが転送するデータの有効ビット数を制御する制御手段とを備え、
上記入力用ＦＩＦＯメモリは、符号化時には、外部から第１のビット数の多値データが入力され、当該多値データを上記入力データバスを介して上記ビットモデリング手段に出力し、復号時には、外部から上記多値データとは異なる第２のビット数の符号データが入力され、当該符号データを上記入力データバスを介して上記算術符号化/復号手段に出力し、
上記出力用ＦＩＦＯメモリは、符号化時には、上記算術符号化/復号手段から上記セレクタを介して上記第２のビット数の符号データが入力され、当該符号データを外部に出力し、復号時には、上記ビットモデリング手段から上記セレクタを介して上記第１のビット数の多値データが入力され、当該多値データを外部に出力し、
上記ビットモデリング手段は、符号化時には、上記入力用ＦＩＦＯメモリから上記入力データバスを介して多値データが入力され、当該多値データから算術符号化用の２値のシンボル及びその符号化方式を示すコンテキストを生成し、復号時には、上記算術符号化/復号手段からシンボルが入力され、当該シンボルに基づきコンテキストを生成するとともに多値データを生成し、
上記算術符号化/復号手段は、符号化時には、上記ビットモデリング手段からシンボル及びコンテキストが入力され、当該シンボル及びコンテキストに基づき符号データを生成し、復号時には、上記入力用ＦＩＦＯメモリから上記入力データバスを介して符号データが入力されるとともに上記ビットモデリング手段からコンテキストが入力され、当該符号データ及びコンテキストに基づきシンボルを生成し、
上記セレクタは、符号化時には、上記算術符号化/復号手段により生成された符号データを上記出力用ＦＩＦＯメモリに転送し、復号時には、上記ビットモデリング手段により生成された多値データを上記出力用ＦＩＦＯメモリに転送し、
上記入力用ＦＩＦＯメモリ、上記出力用ＦＩＦＯメモリ及び上記入力データバスのビット長は、第１のビット数又は第２のビット数のうちのいずれか多いビット長以上とされており、
上記制御手段は、符号化時には、上記入力用ＦＩＦＯメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第１のビット数とし、上記出力用ＦＩＦＯメモリが保持するデータの有効ビット数を上記第２のビット数とし、復号時には、上記入力用ＦＩＦＯメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第２のビット数とし、上記出力用ＦＩＦＯメモリが保持するデータの有効ビット数を上記第１のビット数とすること
を特徴とするエントロピ符号化/復号装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＪＰＥＧ２０００で用いられるＥＢＣＯＴ（  Ｅｍｂｅｄｄｅｄ  Ｂｌｏｃｋ  Ｃｏｄｉｎｇ  ｗｉｔｈ  Ｏｐｔｉｍｉｚｅｄ  Ｔｒｕｎｃａｔｉｏｎ  ）方式等のエントロピ符号化／復号装置に関するものである。
【０００２】
【従来の技術】
近年、ＪＰＥＧ２０００（ＩＳＯ／ＩＥＣ  ＪＴＣ  １／ＳＣ  ２９／ＷＧ１）と呼ばれる離散ウェーブレット変換を利用した静止画像圧縮方式が提案されている。
【０００３】
ＪＰＥＧ２０００では、離散ウェーブレット変換の特性を生かすため、エントロピ符号化処理にＥＢＣＯＴ（  Ｅｍｂｅｄｄｅｄ  Ｂｌｏｃｋ  Ｃｏｄｉｎｇ  ｗｉｔｈ  Ｏｐｔｉｍｉｚｅｄ  Ｔｒｕｎｃａｔｉｏｎ  ）と称する符号化処理が用いられている。
【０００４】
ＥＢＣＯＴは、ビットモデリング装置と、算術符号化／復号装置とを備えて構成されている。ビットモデリング装置は、離散ウェーブレット変換により生成されたウェーブレット変換係数から算術符号化用の２値のシンボルとその符号化方式を示すコンテキストを生成するビットモデリング処理と、その逆変換処理を行う。算術符号化／復号装置は、生成されたシンボル系列の出現確率に応じて確率直線を区間分割し、分割された区間内の位置を示す２進小数値をその符号系列に対する符号に割り当てる算術符号化処理と、その逆変換を行う。
【０００５】
ＥＢＣＯＴ方式のエントロピ符号化／復号装置を回路化する場合、符号化処理及び復号処理の中断を回避するため、入出力段にＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）メモリを設けるのが一般的である。
【０００６】
具体的に、入出力段にＦＩＦＯ設けたＥＢＣＯＴ方式のエントロピ符号化／復号装置の構成を、図６及び図７に示す。
【０００７】
エントロピ符号化／復号装置１０１は、入力されたウェーブレット変換係数を格納する変換係数入力用ＦＩＦＯ１０２と、入力された符号データを格納する符号データ入力用ＦＩＦＯ１０３と、出力する符号データを格納する符号データ出力用ＦＩＦＯ１０４と、出力するウェーブレット変換係数を格納する変換係数出力用ＦＩＦＯ１０５と、ビットモデリング装置１０６と、算術符号化／復号装置１０７とから構成される。なお、このエントロピ符号化／復号装置１０１に対して、入出力されるウェーブレット変換係数は１６ビットであり、符号データは８ビットである。
【０００８】
符号化時には、図６に示すように、変換係数入力用ＦＩＦＯ１０２に１６ビット長のウェーブレット変換係数が、外部のウェーブレット変換装置から入力される。変換係数入力用ＦＩＦＯ１０２は、格納しているウェーブレット変換係数を、順次にビットモデリング装置１０６に転送する。ビットモデリング装置１０６は、転送されてきたウェーブレット変換係数から、シンボル及びコンテキストを生成し、算術符号化／復号装置１０７に出力する。算術符号化／復号装置１０７は、シンボル及びコンテキストから、８ビット長の符号データを生成し、符号データ出力用ＦＩＦＯ１０４に出力する。符号データ出力用ＦＩＦＯ１０４は、格納している８ビット長の符号データを、順次に外部の符号形成装置に出力する。
【０００９】
復号時には、図７に示すように、符号データ入力用ＦＩＦＯ１０３に８ビット長の符号データが、外部の符号形成装置から入力される。符号データ入力用ＦＩＦＯ１０３は、格納している符号データを、順次に算術符号化／復号装置１０７に転送する。算術符号化／復号装置１０７は、転送された符号データ及びビットモデリング装置１０６から出力されるコンテキストから、シンボルを生成し、ビットモデリング装置１０６に出力する。ビットモデリング装置１０６は、シンボルから、コンテキスト並びに１６ビットのウェーブレット変換係数を生成する。ビットモデリング装置１０６は、コンテキストを算術符号化／復号装置１０７に出力し、１６ビットのウェーブレット変換係数を変換係数出力用ＦＩＦＯ１０５に出力する。変換係数出力用ＦＩＦＯ１０５は、格納している１６ビット長のウェーブレット変換係数を、順次に外部のウェーブレット変換装置に出力する。
【００１０】
エントロピ符号化／復号装置１０１では、以上のように入出力段にＦＩＦＯメモリを備えることによって、符号化処理時及び復号処理時における処理の中断を回避することできる。
【００１１】
【発明が解決しようとする課題】
ところで、ＥＢＣＯＴ方式のエントロピ符号化／復号処理は、符号化の前後並びに復号の前後で、データのビット長が異なる。すなわち、ウェーブレット変換係数と、算術符号化処理後の符号データとのビット長が異なる。そのため、ＥＢＣＯＴ方式のエントロピ符号化／復号装置の入出力段にＦＩＦＯメモリを備える場合、離散ウェーブレット係数の入力用、符号データの入力用、離散ウェーブレット係数の出力用、並びに、符号データの出力用の合計４つＦＩＦＯメモリが必要となっている。
【００１２】
しかしながら、このような４つのＦＩＦＯメモリを備えた構成の場合、符号化時には、復号時に用いられるＦＩＦＯメモリが動作しておらず、反対に、復号時には、符号化時に用いられるＦＩＦＯメモリが動作していない。従って、４つのＦＩＦＯメモリを備えた構成は、回路に無駄がある。また、エントロピ符号化／復号装置１０１の外部に、入力データを切り換えるためのセレクタ並びに出力データを切り換えるためのセレクタが必要となる。そのため、このセレクタの切り換えに伴って、エントロピ符号化／復号装置１０１のデータ転送速度が低下してしまう。特に、符号化システム全体（例えば、ＪＰＥＧ２０００の符号化システム全体）に共通に用いられる記憶装置を、ＦＩＦＯメモリとして利用している場合には、データ転送速度の低下が顕著に表れてしまう。
【００１３】
本発明は、このような実情を鑑みてなされたものであり、回路規模を縮小化し、且つ、データ転送速度を向上させたエントロピ符号化／復号装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係るエントロピ符号化/復号装置は、エントロピ符号化及び復号を行うものであって、入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する入力用ＦＩＦＯ（First In First Out）メモリと、入力されたデータを一時的に保持し、保持しているデータを入力順に従って出力する出力用ＦＩＦＯメモリと、ビットモデリング処理を行うビットモデリング手段と、算術符号化処理及びその復号処理を行う算術符号化/復号手段と、上記入力用ＦＩＦＯメモリから出力されるデータを、上記ビットモデリング手段及び算術符号化/復号手段に転送する入力データバスと、上記ビットモデリング手段から出力されるデータ又は算術符号化/復号手段から出力されるデータのいずれか一方を選択して、上記出力用ＦＩＦＯメモリに転送するセレクタと、上記入力用ＦＩＦＯメモリ及び上記出力用ＦＩＦＯメモリが保持するデータ並びに上記入力データバスが転送するデータの有効ビット数を制御する制御手段とを備えている。
上記入力用ＦＩＦＯメモリは、符号化時には、外部から第１のビット数の多値データが入力され、当該多値データを上記入力データバスを介して上記ビットモデリング手段に出力し、復号時には、外部から上記多値データとは異なる第２のビット数の符号データが入力され、当該符号データを上記入力データバスを介して上記算術符号化/復号手段に出力し、  上記出力用ＦＩＦＯメモリは、符号化時には、上記算術符号化/復号手段から上記セレクタを介して上記第２のビット数の符号データが入力され、当該符号データを外部に出力し、復号時には、上記ビットモデリング手段から上記セレクタを介して上記第１のビット数の多値データが入力され、当該多値データを外部に出力し、上記ビットモデリング手段は、符号化時には、上記入力用ＦＩＦＯメモリから上記入力データバスを介して多値データが入力され、当該多値データから算術符号化用の２値のシンボル及びその符号化方式を示すコンテキストを生成し、復号時には、上記算術符号化/復号手段からシンボルが入力され、当該シンボルに基づきコンテキストを生成するとともに多値データを生成し、上記算術符号化/復号手段は、符号化時には、上記ビットモデリング手段からシンボル及びコンテキストが入力され、当該シンボル及びコンテキストに基づき符号データを生成し、復号時には、上記入力用ＦＩＦＯメモリから上記入力データバスを介して符号データが入力されるとともに上記ビットモデリング手段からコンテキストが入力され、当該符号データ及びコンテキストに基づきシンボルを生成し、上記セレクタは、符号化時には、上記算術符号化/復号手段により生成された符号データを上記出力用ＦＩＦＯメモリに転送し、復号時には、上記ビットモデリング手段により生成された多値データを上記出力用ＦＩＦＯメモリに転送し、上記入力用ＦＩＦＯメモリ、上記出力用ＦＩＦＯメモリ及び上記入力データバスのビット長は、第１のビット数又は第２のビット数のうちのいずれか多いビット長以上とされており、上記制御手段は、符号化時には、上記入力用ＦＩＦＯメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第１のビット数とし、上記出力用ＦＩＦＯメモリが保持するデータの有効ビット数を上記第２のビット数とし、復号時には、上記入力用ＦＩＦＯメモリが保持するデータ及び入力データバスが転送するデータの有効ビット数を上記第２のビット数とし、上記出力用ＦＩＦＯメモリが保持するデータの有効ビット数を上記第１のビット数とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＥＢＣＯＴ（  Ｅｍｂｅｄｄｅｄ  Ｂｌｏｃｋ  Ｃｏｄｉｎｇ  ｗｉｔｈ  Ｏｐｔｉｍｉｚｅｄ  Ｔｒｕｎｃａｔｉｏｎ  ）符号化／復号装置について説明をする。ＥＢＣＯＴ符号化／復号装置は、ＪＰＥＧ２０００対応のエンコーダ／デコーダ等に用いられるエントロピ符号化／復号装置である。
【００２１】
図１に、本発明の実施の形態のＥＢＣＯＴ符号化／復号装置のブロック構成図を示す。
【００２２】
ＥＢＣＯＴ符号化／復号装置１は、符号化時には、外部のウェーブレット変換装置から多値のウェーブレット変換係数が入力され、このウェーブレット変換係数に対してＥＢＣＯＴ方式におけるビットモデリング処理並びにＥＢＣＯＴ方式における算術符号化処理を行い、符号データを生成し、外部の符号形成装置に出力する。また、ＥＢＣＯＴ符号化／復号装置１は、復号時には、外部の符号形成部から符号データが入力され、この符号データをＥＢＣＯＴ方式における算術符号の復号処理並びにＥＢＣＯＴ方式におけるビットモデリング処理を行い、多値のウェーブレット変換係数を生成し、外部のウェーブレット変換装置に出力する。なお、ウェーブレット変換係数のビット長と符号データのビット長とは異なるビット長である。ここでは、ウェーブレット変換係数のビット長が１６ビットであり、符号データのビット長が８ビットであるものとする。
【００２３】
ＥＢＣＯＴ符号化／復号装置１は、図１に示すように、ビットモデリング装置１１と、算術符号化／復号装置１２と、入力用ＦＩＦＯメモリ１３と、出力用ＦＩＦＯメモリ１４と、内部セレクタ１５と、制御装置１６とを備えて構成される。
【００２４】
ビットモデリング装置１１は、符号化時には、入力用ＦＩＦＯメモリ１３からウェーブレット変換係数が入力される。ビットモデリング装置１１は、入力されたウェーブレット変換係数に対して、ＥＢＣＯＴ方式におけるビットモデリング処理を行う。すなわち、ビットモデリング装置１１は、符号化時には、ウェーブレット変換係数から算術符号化用のシンボル及びコンテキストを生成する。ビットモデリング装置１１は、生成したシンボル及びコンテキストを、算術符号化／復号装置１２へ出力する。
【００２５】
ビットモデリング装置１１は、復号時には、算術符号化／復号装置１２からシンボルが入力される。ビットモデリング装置１１は、復号時には、符号化時の逆変換処理を行う。すなわち、ビットモデリング装置１１は、復号時には、入力されたシンボルから、コンテキスト及びウェーブレット変換係数を生成する。ビットモデリング装置１１は、生成したコンテキストを算術符号化／復号装置１２へ出力し、生成したウェーブレット変換係数を内部セレクタ１５を介して出力用ＦＩＦＯメモリ１４へ出力する。
【００２６】
算術符号化／復号装置１２は、符号化時には、ビットモデリング装置１１からシンボル及びコンテキストが入力される。算術符号化／復号装置１２は、入力されたシンボル及びコンテキストに対して算術符号化処理を行い、符号データを生成する。算術符号化とは、シンボル系列の出現確率に応じて確率直線を区間分割し、分割された区間内の位置を示す２進小数値をその符号系列に対する符号に割り当てる符号化処理である。算術符号化／復号装置１２は、生成した符号データを内部セレクタ１５を介して出力用ＦＩＦＯメモリ１４へ出力する。
【００２７】
算術符号化／復号装置１２は、復号時には、入力用ＦＩＦＯメモリ１３から符号データが入力される。算術符号化／復号装置１２は、入力された符号データに対して、符号化時とは逆の変換処理を行い、シンボルを生成する。算術符号化／復号装置１２は、復号したシンボルを、ビットモデリング装置１１へ出力する。ここで、復号時には、算術符号化／復号装置１２は、ビットモデリング装置１１から出力されるコンテキストを参照して符号データを生成しながら、シンボルを復号することとなる。この際に符号データは、算術符号化／復号装置１２の外部には出力されない。なお、最初の１シンボルの復号時には、ビットモデリング装置１１から算術符号化／復号装置１２に対してコンテキストが供給されないが、この場合には、任意に定めた初期値のコンテキストに基づきシンボルの復号がされる。
【００２８】
入力用ＦＩＦＯメモリ１３は、先入れ先出し式のデータバッファリング用のメモリである。つまり、入力用ＦＩＦＯメモリ１３は、入力されたデータを一時的に保持し、保持しているデータを、入力順に従って出力するメモリである。入力用ＦＩＦＯメモリ１３は、本ＥＢＣＯＴ符号化／復号装置１への入力データ専用のバッファメモリとして機能する。すなわち、符号化時には、ウェーブレット変換係数をバッファリングし、復号時には、符号データをバッファリングする。
【００２９】
出力用ＦＩＦＯメモリ１４もまた、先入れ先出し式のデータバッファリング用のメモリである。つまり、出力用ＦＩＦＯメモリ１４は、入力されたデータを一時的に保持し、保持しているデータを、入力順に従って出力するメモリである。出力用ＦＩＦＯメモリ１４は、本ＥＢＣＯＴ符号化／復号装置１からの出力データ専用のバッファメモリとして機能する。すなわち、符号化時には、符号データをバッファリングし、復号時には、ウェーブレット変換係数をバッファリングする。
【００３０】
入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、異なるビット長のデータを選択的に格納することが可能なメモリである。ビット長の異なるデータを選択的に格納するには、入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、例えば、入力データバスと出力データバスのデータ幅を、入力データの最大ビット長としておく。入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、最大ビット長よりも小さいビット長のデータが入力された場合には、有効なビットが転送されるラインだけ、有効として取り扱い、その他のラインを無効として取り扱う。
【００３１】
本装置の場合、入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、１６ビット長のデータ（ウェーブレット変換係数）と、８ビット長のデータ（符号データ）を選択的に格納することができる。１６ビット長のデータと８ビット長のデータを選択的に格納するには、例えば以下のように各ＦＩＦＯメモリを構成すればよい。
【００３２】
すなわち、入力用ＦＩＦＯメモリ１３及び出力用ＦＩＦＯメモリ１４は、入力データバスと出力データバスを入力される１６ビット長とし、１６ビットを上位８ビットと下位８ビットに分割してデータを格納する。１６ビット長のデータが入力された場合には、図２に示すように、入力データバスを全て有効としておき、入力された１６ビットデータを上位８ビットと下位８ビットに分割して格納する。そして、出力データバスも全て有効にしておき、格納している上位８ビットのデータと下位８ビットのデータを合成して、１６ビットの出力データバスに転送する。一方、８ビット長のデータが入力された場合には、図３に示すように、入力データバスのうち下位８ビットのみを有効とし、上位８ビットを無効として、入力された８ビット分のデータのみを格納する。そして、出力データバスは、上位８ビットを‘０’に固定しておき、下位８ビットに対して、格納している８ビットのデータを転送する。また、入力用ＦＩＦＯメモリ１３とビットモデリング装置１１との間を１６ビットのデータバスで接続し、算術符号化／復号装置１２には、この１６ビットのデータバスの下位８ビットを接続する。同様に、出力用ＦＩＦＯメモリ１４とビットモデリング装置１１との間を１６ビットのデータバスで接続し、算術符号化／復号装置１２には、この１６ビットのデータバスの下位８ビットを接続する。
【００３３】
内部セレクタ１５は、ビットモデリング装置１１と出力用ＦＩＦＯメモリ１４との接続、及び、算術符号化／復号装置１２と出力用ＦＩＦＯメモリ１４を、選択的に切り換える装置である。内部セレクタ１５は、符号化時には、算術符号化／復号装置１２と出力用ＦＩＦＯメモリ１４とを接続し、復号時には、ビットモデリング装置１１と出力用ＦＩＦＯメモリ１４とを接続する。
【００３４】
制御装置１６は、符号化処理又は復号処理の処理タイミングに応じて、各装置の機能を切り換える制御を行う。符号化時には、制御装置１６は、入力用ＦＩＦＯメモリ１３を１６ビット長のデータの格納モードとし、出力用ＦＩＦＯメモリ１４を８ビット長のデータの格納モードとする。また、制御装置１６は、符号化時には、ビットモデリング装置１１及び算術符号化／復号装置１２の処理モードを符号化時の処理モードに制御し、内部セレクタ１５を制御して算術符号化／復号装置１２と出力用ＦＩＦＯメモリ１４とを接続する。復号時には、制御装置１６は、入力用ＦＩＦＯメモリ１３を８ビット長のデータの格納モードとし、出力用ＦＩＦＯメモリ１４を１６ビット長のデータの格納モードとする。また、復号時には、制御装置１６は、ビットモデリング装置１１及び算術符号化／復号装置１２の処理モードを復号時の処理モードに制御し、内部セレクタ１５を制御してビットモデリング装置１１と出力用ＦＩＦＯメモリ１４とを接続する。
【００３５】
つぎに、符号化時のＥＢＣＯＴ符号化／復号装置１の処理の流れについて、図４を参照して説明をする。
【００３６】
符号化時には、入力用ＦＩＦＯ１３は１６ビットデータを格納するモードで動作し、出力用ＦＩＦＯ１４は８ビットデータを格納するモードで動作する。符号化時には、入力用ＦＩＦＯ１３に１６ビット長のウェーブレット変換係数が、外部のウェーブレット変換装置から入力される。入力用ＦＩＦＯ１３は、格納しているウェーブレット変換係数を、順次にビットモデリング装置１１に転送する。このとき、算術符号化／復号装置１２の入力データバスは無効とされている。ビットモデリング装置１１は、転送されてきたウェーブレット変換係数から、シンボル及びコンテキストを生成し、算術符号化／復号装置１２に出力する。算術符号化／復号装置１２は、ビットモデリング装置１１により生成されたシンボル及びコンテキストから、８ビット長の符号データを生成し、内部セレクタ１５を介して出力用ＦＩＦＯ１４に出力する。出力用ＦＩＦＯ１４は、格納している８ビット長の符号データを、順次に外部の符号形成装置に出力する。
【００３７】
つぎに、復号時のＥＢＣＯＴ符号化／復号装置１の処理の流れについて、図５を参照して説明をする。
【００３８】
復号時には、入力用ＦＩＦＯ１３は８ビットデータを格納するモードで動作し、出力用ＦＩＦＯ１４は１６ビットデータを格納するモードで動作する。復号時には、入力用ＦＩＦＯ１３に８ビット長の符号データが、外部の符号形成装置から入力される。入力用ＦＩＦＯ１３は、格納している符号データを、内部セレクタ１５を介して順次に算術符号化／復号装置１２に転送する。算術符号化／復号装置１２は、転送された符号データ及びビットモデリング装置１２から出力されるコンテキストから、シンボルを生成し、ビットモデリング装置１１に出力する。ビットモデリング装置１１は、シンボルから、コンテキスト並びに１６ビットのウェーブレット変換係数を生成する。ビットモデリング装置１１は、コンテキストを算術符号化／復号装置１２に出力し、１６ビットのウェーブレット変換係数を出力用ＦＩＦＯ１３に出力する。出力用ＦＩＦＯ１３は、格納している１６ビット長のウェーブレット変換係数を、順次に外部のウェーブレット変換装置に出力する。
【００３９】
以上のように本発明の実施の形態のＥＢＣＯＴ符号化／復号装置１では、符号化処理及び復号処理の中断を回避するために入出力段に設けられるＦＩＦＯメモリとして、入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有したＦＩＦＯメモリが設けられている。このため、本発明の実施の形態のＥＢＣＯＴ符号化／復号装置１では、２つのＦＩＦＯメモリのみで、従来と同様に、符号化処理及び符号処理の中断を回避することができる。すなわち、回路規模を削減することができる。また、本ＥＢＣＯＴ符号化／復号装置１では、入力データ及び出力データラインを切り換えるためのセレクタを外部に設ける必要がなくなり、セレクタによるデータラインの切り換えに伴うデータ転送速度の低下を回避することができる。
【００４０】
なお、本発明の実施の形態のＥＢＣＯＴ符号化／復号装置１では、ウェーブレット変換係数のビット長を１６ビット、符号データのビット長を８ビットとしているが、本発明では、１６ビットと８ビットの組み合わせに限らず、どのような組み合わせであってもよい。また、ＦＩＦＯメモリに入力されるデータのビット長が、３種類以上あってもよい。
【００４１】
さらに、本発明の実施の形態のＥＢＣＯＴ符号化／復号装置１では、１つのＦＩＦＯメモリの中での入出力は同一のビット長としているが、例えば、入力するデータのビット長が８ビットで、出力するデータのビット長を１６ビットというように、入力と出力のビット長を異なる値とするようにしてもよい。例えば、出力するデータが８ビットの場合であっても、上位８ビットを０とし、全体で１６ビットのデータを取り扱うようにしてもよい。
【００４２】
【発明の効果】
本発明にかかるエントロピ符号化/復号装置では、符号化処理及び復号処理の中断を回避するための入出力用のＦＩＦＯメモリが入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有しており、また、入力用ＦＩＦＯメモリからビットモデリング手段及び算術符号化/復号手段へのデータの転送を入力データバスで行い、ビットモデリング手段又は算術符号化/復号手段から出力用ＦＩＦＯメモリへのデータの転送をセレクタにより切り換えて行う。
【００４３】
このため、本発明では、回路規模を縮小化し、且つ、データ転送速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＥＢＣＯＴ符号化／復号装置のブロック構成図である。
【図２】１６ビットデータが入力された場合のＦＩＦＯメモリの動作を説明するための図である。
【図３】８ビットデータが入力された場合のＦＩＦＯメモリの動作を説明するための図である。
【図４】上記ＥＢＣＯＴ符号化／復号装置の符号化時における処理の流れを説明するための図である。
【図５】上記ＥＢＣＯＴ符号化／復号装置の復号時における処理の流れを説明するための図である。
【図６】従来のエントロピ符号化／復号装置の符号化時における処理の流れを説明するための図である。
【図７】従来のエントロピ符号化／復号装置の復号時における処理の流れを説明するための図である。
【符号の説明】
１  ＥＢＣＯＴ符号化／復号装置、１１  ビットモデリング装置、１２  算術符号化／復号装置、１３  入力用ＦＩＦＯメモリ、１４  出力用ＦＩＦＯメモリ、１５  セレクタ、１６  制御装置
【図１】
0003575466.tif 000002
【図２】
0003575466.tif 000003
【図３】
0003575466.tif 000004
【図４】
0003575466.tif 000005
【図５】
0003575466.tif 000006
【図６】
0003575466.tif 000007
【図７】
0003575466.tif 000008