【事件の表示】
　特願２００２−　　９６４７「半導体装置」拒絶査定不服審判事件〔平成１４年１１月２２日出願公開、特開２００２−３３４５７８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年１０月１７日に出願した特願平８−２７４７４５号の一部を平成１４年１月１８日に新たな特許出願としたものであって、平成１８年４月２８日付けで、平成１７年１０月１７日付けの手続補正を却下するとともに拒絶査定がなされ、これに対して同年６月８日に拒絶査定に対する審判請求がなされるとともに、同年７月６日付けで手続補正がなされ、その後当審において、平成２０年５月１２日付けで審尋がなされ、同年７月１８日に回答書が提出されたものである。
　
２．平成１８年７月６日付けの手続補正（以下、「本件補正」という。）について
　［補正の却下の決定の結論］
　平成１８年７月６日付けの手続補正を却下する。
　［理由］
（１）本件補正の内容
　本件補正は、補正前の特許請求の範囲の請求項１ないし６を補正後の特許請求の範囲の請求項１ないし６と補正するとともに、補正前の明細書の００２１段落を補正後の明細書００２１段落と補正するものであって、補正後の特許請求の範囲の請求項１ないし６（以下、「補正後請求項１」ないし「補正後請求項６」という。）は以下のとおりである。
「【請求項１】
　３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、
　複数の内部回路と、
　該半導体装置の該複数の内部回路に内部電圧を供給する複数の電圧供給回路と、
　該選択されたモードを示す信号に基づいて、前記３つの動作モードの各々に対してそれぞれ異なる数の電圧供給回路を駆動させる制御回路
を有し、半導体装置内の複数の部位に該電圧供給回路を設け、該制御回路は各部位で必要な電流量に応じた数の該電圧供給回路を駆動し、該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給することを特徴とする半導体装置。
【請求項２】
　前記半導体装置は同期型ＤＲＡＭであることを特徴とする請求項１記載の半導体装置。
【請求項３】
　前記複数の動作モードは、前記内部回路が非活性であるスタンバイモードと、データのアクセスを行なうアクティブモードを含むことを特徴とする請求項２記載の半導体装置。
【請求項４】
　前記制御回路は、前記複数の動作モードの各々を示す信号の論理演算によって駆動する前記電圧供給回路の数を決定することを特徴とする請求項１記載の半導体装置。
【請求項５】
　前記制御回路は、前記複数の電圧供給回路に分散されて配置されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
　前記内部電圧は前記内部回路を動作させるための内部駆動電圧であり、前記複数の電圧供給回路は、外部駆動電圧を降下させた前記内部駆動電圧を生成することを特徴とする請求項１記載の半導体装置。」
　
（２）補正事項の整理
　［補正事項１］
　補正前の請求項１の「３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、」と「該半導体装置の内部回路に内部電圧を供給する複数の電圧供給回路と、」との間に、「複数の内部回路と、」を追加すること。
　［補正事項２］
　補正前の請求項１の「内部回路に」を、補正後請求項１の「該複数の内部回路に」と補正すること。
　［補正事項３］
　補正前の請求項１の「電圧供給回路を騒動させる」を、補正後請求項１の「電圧供給回路を駆動させる」と補正すること。
　［補正事項４］
　補正前の請求項１の「該電圧供給回路は動作モードに応じた少なくとも２つの独立な電源供給回路にグループ分けされている」を、補正後請求項１の「該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給する」と補正すること。
　
（３）本件補正についての検討
（３−１）補正の目的の適否及び新規事項の追加について
［補正事項１について］
　補正事項１についての補正は、補正前の請求項１に係る発明の発明特定事項である「内部回路」が「複数」存在することを限定するものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、当初明細書の図３及び００３９段落に、「アドレス入力回路３０、コマンド入力回路３１、パワーダウンユニット３２」等の複数の内部回路が記載されているから、補正事項１についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
［補正事項２について］
　補正事項２についての補正は、上記補正事項１と同様に、「内部回路」が「複数」存在することを限定するものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、かつ、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
［補正事項３について］
　補正事項３についての補正は、「騒動」を「駆動」と訂正するものであるから、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。
［補正事項４について］
　補正事項４についての補正は、補正前の請求項１に係る発明の発明特定事項である「電圧供給回路」について、「動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給する」という限定を付すものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、当初明細書の図３及び００４９段落に「内部降圧回路５３乃至５５は、アクティブ信号のみを受け取り、アクティブモードに於てのみ、降圧電圧をＳＤＲＡＭの内部回路に供給する。」と記載され、当初明細書の００５０段落に「また内部降圧回路５５は、バンク３５及び３６とデータ入出力回路３７に降圧電圧を供給するために専用に設けられる。」と記載されているから、補正事項４についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。
　
　したがって、本件補正は、特許法第１７条の２第３項及び第４項に規定された要件を満たすと共に、同法同条第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものである。
　よって、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否かにつき、さらに検討を進める。
　
（３−２）独立特許要件について
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】
　３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、
　複数の内部回路と、
　該半導体装置の該複数の内部回路に内部電圧を供給する複数の電圧供給回路と、
　該選択されたモードを示す信号に基づいて、前記３つの動作モードの各々に対してそれぞれ異なる数の電圧供給回路を駆動させる制御回路
を有し、半導体装置内の複数の部位に該電圧供給回路を設け、該制御回路は各部位で必要な電流量に応じた数の該電圧供給回路を駆動し、該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給することを特徴とする半導体装置。」
　
（３−３）刊行物に記載された発明
　刊行物１：特開平０７−１０５６８２号公報
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平７−１０５６８２号公報（以下、「刊行物１」という。）には、図１ないし図３及び図６とともに、以下の事項が記載されている。
　
「【０００１】
【産業上の利用分野】本発明はダイナミックメモリ装置に関し、特に外部供給電源電圧を装置内部で降圧して動作電源電圧として各部へ供給するようにしたダイナミックメモリ装置に関するものである。」
　
「【０００５】図６はこの種の従来技術を説明する図であり、（Ａ）にその具体例回路を示す。図において、２つの降圧電源１，２が設けられており、先ず、降圧電源１について説明する。
【０００６】降圧電源１は差動アンプ型式のコンパレータ１１を有しており、このコンパレータ１１は差動対のＮＭＯＳトランジスタＱ１１，Ｑ１２と、定電流源ＮＭＯＳトランジスタＱ１３と負荷用カレントミラーＰＭＯＳトランジスタＱ１４，Ｑ１５とからなり、トランジスタＱ１１のゲートに内部降圧電圧ＶINT が、トランジスタＱ１２のゲートに基準電圧ＶREF が夫々印加されている。」
　
「【０００９】次に、降圧電源２について述べると、同様に差動アンプ型式のコンパレータ２１を有しており、このコンパレータ２１は差動対トランジスタＱ２１，Ｑ２２と、定電流源トランジスタＱ２３と、負荷用カレントミラートランジスタＱ２４，Ｑ２５とからなり、トランジスタＱ２１のゲートに内部降圧電圧ＶINT が、トランジスタＱ２２のゲートに基準電圧ＶREF が夫々に印加されている。」
　
「【００２３】図１は本発明の一実施例の回路図であり、図６（Ａ）と同等部分は同一符号にて示す。本実施例では、図６（Ａ）の構成の他に更に、第３の降圧電源３を付加しており、第１及び第２の降圧電源１及び２についての構成及び動作は図６（Ａ）のそれと同一であってその説明は省略する。」
　
「【００２６】降圧電源１はスタンバイ時及びアクティブ動作時（チップイネーブル期間）の両期間共に常時駆動される。」
　
「【００２８】降圧電源はチップイネーブル信号反転信号に同期した信号φ0 によりアクティブ期間中のみ駆動される。…
【００２９】降圧電源３は降圧電源２と同回路構成とされ、その活性化信号φ1 としてスタート時点がφ0 と同じで、そこから１００ｎｓ程度の遅延を持たせて立下る信号を用いる。
【００３０】ダイナミックメモリ回路における内部降圧電源の供給消費電流は図２のようにチップイネーブル反転信号の立下り直後１００ｎｓ程度までの間のセンス、リストア期間にピークがあり、その後はほとんど消費しない。…
【００３１】そこで、降圧電源３はこのようにφ1 により降圧電源に大きな駆動能力が必要な期間のみ活性化される。ドライバ２２とドライバ３２との駆動能力の比はどのように決めてもよく、例えばコンパレータの定電流をできるだけ減少させたい場合は、ドライバ２２のサイズを小とすればよいが、ドライバ２２とドライバ３２の駆動能力の和（ＣＭＯＳではサイズの和）はセンス、リストア時に充分な駆動能力があるように決定される。
【００３２】定電流Ｉ２とＩ３はセンス、リストア時メモリセルアレイへの充電を高速に行うに充分な応答速度が得られるだけ流す必要がある。」
　
「【００３４】本実施例では、図３の様に、降圧電源をチップ上で分散させても良い。この場合には、降圧電源２（２−１〜２−４）より３（３−１〜３−４）の台数を多くしてさらにコンパレータの定電流を小さくすることも可能となる。尚、図３において、４は制御信号φ0 ，φ1 を生成するための回路部分を示す。」
　
　ここにおいて、００２８段落に記載された「降圧電源」は、信号φ0 により駆動されることと、図１の記載からみて、「降圧電源２」の誤記であることは明らかである。
　また、図３における「２−１」ないし「２−４」及び「３−１」ないし「３−４」は、上記００３４段落の記載からみて、各々「降圧電源２」及び「降圧電源３」であることは明らかである。
　したがって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。
　
「スタンバイ時、アクティブ期間、及び降圧電源に大きな駆動能力が必要な期間で動作するダイナミックメモリ装置であって、
　前記ダイナミックメモリ装置の各部と、
　前記ダイナミックメモリ装置の各部に内部降圧電圧ＶINT を供給する降圧電源１、２−１ないし２−４及び３−１ないし３−４と、
　制御信号φ0 ，φ1 を生成するための回路部分４
を有し、前記降圧電源１、２−１ないし２−４及び３−１ないし３−４をチップ上で分散させ、前記降圧電源３−１ないし３−４は降圧電源に大きな駆動能力が必要な期間のみ前記内部降圧電圧ＶINT を供給するダイナミックメモリ装置。」
　
　刊行物２：特開平７−２２０４７２号公報
　原査定の拒絶の理由に引用され、本願の出願前に日本国内で頒布された特開平７−２２０４７２号公報（以下、「刊行物２」という。）には、図１及び図８とともに、以下の事項が記載されている。
　
「【０００３】図８は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のセンスアンプ駆動回路とその周辺回路とへ内部電源電位を供給する従来の内部電源回路の構成を示すブロック図である。」
　
「【００４３】［実施例１］図１は、この発明の実施例１による内部電源回路の全体構成を示す回路図である。」
　
「【００４９】周辺回路用のダウンコンバータ１６は、補助内部電源電位供給回路２０と、主内部電源電位供給回路２２とを備える。補助内部電源電位供給回路２０は制御信号に応答して活性化され、活性化されると外部電源電位ｅｘｔＶｃｃに基づいて内部電源電位ｉｎｔＶｃｃを出力ノード１２へ供給するためのものである。…
【００５０】センスアンプ用のダウンコンバータ１８は補助内部電源電位供給回路を構成し、制御信号φ２に応答して活性化され、活性化されると外部電源電位ｅｘｔＶｃｃに基づいて内部電源電位ｉｎｔＶｃｃを出力ノード１４へ供給するためのものである。」
　
「【００７５】また、待機状態においては、消費電力の大きい補助内部電源電位供給回路２０および１８は動作せず、消費電力の小さい主内部電源電位供給回路２２だけが動作しているため、電力はほとんど消費されない。しかも、待機状態においてはセンスアンプ駆動回路およびその周辺回路がともに動作していないため、この主内部電源電位供給回路２２だけによって非活性状態のセンスアンプ駆動回路およびその周辺回路に必要な電流が保証されている。」
　
「【００８１】以上のように活性状態においては、周辺回路用のダウンコンバータ１６とセンスアンプ用のダウンコンバータ１８とが出力ノード１２と出力ノード１４とへそれぞれ独立して内部電源電位ｉｎｔＶｃｃを供給することができる。」
　
「【００８３】また、活性状態においては、センスアンプ駆動回路およびその周辺回路がすべて動作するため、大量の電流が消費されることになるが、このときは大きい駆動能力の補助内部電源電位供給回路２０および１８がともに動作して、センスアンプ駆動回路およびその周辺回路に必要な電流を十分に保証することができる。」
　
（３−４）対比
　補正発明と刊行物発明とを対比する。
（ａ）刊行物発明の「アクティブ期間内の降圧電源に大きな駆動能力が必要な期間」、「アクティブ期間内の降圧電源に大きな駆動能力が必要でない期間」及び「スタンバイ時」は、各々補正発明の「動作モード」に対応するから、刊行物発明が補正発明と同様に「３つ以上の複数の動作モード」を有していることは明らかである。
　
（ｂ）刊行物発明の「前記ダイナミックメモリ装置の各部」は、補正発明の「複数の内部回路」に相当する。
　
（ｃ）刊行物発明の「内部降圧電圧ＶINT 」、「降圧電源１、２−１ないし２−４及び３−１ないし３−４」は、それぞれ補正発明の「内部電圧」、「複数の電圧供給回路」に相当する。
　
（ｄ）刊行物発明では、「アクティブ期間内の降圧電源に大きな駆動能力が必要な期間」では制御信号φ0 ，φ1 をともにＨレベルとして９個の降圧電源１、２−１ないし２−４及び３−１ないし３−４を駆動し、「アクティブ期間内の降圧電源に大きな駆動能力が必要でない期間」では制御信号φ0 をＨレベル，φ1 をＬレベルとして５個の降圧電源１及び２−１ないし２−４を駆動し、「スタンバイ時」では制御信号φ0 ，φ1 をともにＬレベルとして１個の降圧電源１を駆動している。したがって、刊行物発明の「制御信号φ0 ，φ1 を生成するための回路部分４」は、３つの動作モードの各々に対してそれぞれ異なる数の降圧電源を駆動しているから、補正発明の「制御回路」に相当する。
　
（ｅ）刊行物発明の「降圧電源１、２−１ないし２−４及び３−１ないし３−４をチップ上で分散させ」は、補正発明の「半導体装置内の複数の部位に該電圧供給回路を設け」に相当する。
　また、刊行物１には「定電流Ｉ２とＩ３はセンス、リストア時メモリセルアレイへの充電を高速に行うに充分な応答速度が得られるだけ流す必要がある。」（００３２段落）と記載されているから、刊行物発明においては、必要な電流量に応じた降圧電源が駆動されていると解される。
　また、刊行物発明の「前記降圧電源３−１ないし３−４」は「降圧電源に大きな駆動能力が必要な期間」に対応して設けられており、「降圧電源に大きな駆動能力が必要な期間」のみ内部降圧電圧ＶINT を供給しているから、補正発明の「該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する」「電源供給経路を介して該複数の内部回路のそれぞれに」「内部電圧を供給する」「電圧供給回路」に相当する。
　
（ｆ）刊行物発明の「ダイナミックメモリ装置」は、補正発明の「半導体装置」に相当する。
　
　したがって、補正発明と刊行物発明は、
「３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、
　複数の内部回路と、
　該半導体装置の該複数の内部回路に内部電圧を供給する複数の電圧供給回路と、
　該選択されたモードを示す信号に基づいて、前記３つの動作モードの各々に対してそれぞれ異なる数の電圧供給回路を駆動させる制御回路
を有し、半導体装置内の複数の部位に該電圧供給回路を設け、該制御回路は各部位で必要な電流量に応じた数の該電圧供給回路を駆動し、該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する電源供給経路を介して該複数の内部回路のそれぞれに内部電圧を供給することを特徴とする半導体装置。」である点で一致し、以下の点で相違する。
　
　相違点
　補正発明では「該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給する」のに対して、刊行物発明ではそのようなグループ分けについて記載されていない点。
　
（３−５）相違点の検討
　以下、相違点について検討する。
　刊行物２には、「活性状態においては、周辺回路用のダウンコンバータ１６とセンスアンプ用のダウンコンバータ１８とが出力ノード１２と出力ノード１４とへそれぞれ独立して内部電源電位ｉｎｔＶｃｃを供給する」（００８１段落）と記載されており、活性状態において、電源供給経路を、周辺回路用とセンスアンプ用という２つの独立な経路にグループ分けすることが記載されているものと認められる。
　ここで、「周辺回路用のダウンコンバータ１６は、補助内部電源電位供給回路２０と、主内部電源電位供給回路２２とを備える。」（００４９段落）と記載されていることから、周辺回路用の電源供給経路には補助内部電源電位供給回路２０が接続されており、「センスアンプ用のダウンコンバータ１８は補助内部電源電位供給回路を構成し」（００５０段落）と記載されていることから、センスアンプ用の電源供給経路には補助内部電源電位供給回路（以下、「補助内部電源電位供給回路１８」という。）が接続されている。
　そして、「待機状態においては、消費電力の大きい補助内部電源電位供給回路２０および１８は動作せず」（００７５段落）と「活性状態においては、…このときは大きい駆動能力の補助内部電源電位供給回路２０および１８がともに動作して」（００８３段落）との記載から、「補助内部電源電位供給回路２０および１８」は「活性状態」という特定の動作モードでのみ駆動されるものである。
　よって、刊行物２の「補助内部電源電位供給回路２０および１８」は、刊行物発明の「降圧電源３−１ないし３−４」及び本願発明の「電圧供給回路」に相当する。
　したがって、刊行物２には、本願発明の如く「該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給する」電圧供給回路に関する発明が記載されているものと認められる。
　そして刊行物発明と刊行物２に記載された発明とは、ともに動作モードに応じて内部電圧を供給する電圧供給回路という共通の技術分野に属する発明であるから、刊行物発明に対して刊行物２に記載された発明を適用して、刊行物発明が、本願発明の如く「該電圧供給回路は動作モードに対応して設けられ対応する動作モードでのみ内部電圧を供給する少なくとも２つの独立な電源供給経路にグループ分けされ、該少なくとも２つの独立な電源供給経路を介して該複数の内部回路のそれぞれに独立に内部電圧を供給する」構成を備えたものとすることは当業者が容易に想到し得た事項である。
　
　よって、補正発明は、刊行物１に記載された発明及び刊行物２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができるものではない。
　
（４）むすび
　よって、補正発明を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
３．本願発明
　平成１８年７月６日付けの手続補正は上記のとおり却下され、平成１７年１０月１７日付けの手続補正は既に却下されているので、本願の請求項１ないし６に係る発明は、平成１６年１１月１２日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、
　該半導体装置の内部回路に内部電圧を供給する複数の電圧供給回路と、
　該選択されたモードを示す信号に基づいて、前記３つの動作モードの各々に対してそれぞれ異なる数の電圧供給回路を騒動させる制御回路
を有し、半導体装置内の複数の部位に該電圧供給回路を設け、該制御回路は各部位で必要な電流量に応じた数の該電圧供給回路を駆動し、該電圧供給回路は動作モードに応じた少なくとも２つの独立な電源供給経路にグループ分けされていることを特徴とする半導体装置。」
　なお、ここにおいて、上記「騒動」は「駆動」の誤記であることは明らかであるから、以下においては、上記「騒動」を「駆動」と読み替えた上で検討を進める。
　
４．刊行物に記載された発明
　刊行物１の特開平０７−１０５６８２号公報には、「２．（３）（３−３）刊行物に記載された発明」の「刊行物１：特開平０７−１０５６８２号公報」に記載したとおり、以下の刊行物発明が記載されている。
「スタンバイ時、アクティブ期間、及び降圧電源に大きな駆動能力が必要な期間で動作するダイナミックメモリ装置であって、
　前記ダイナミックメモリ装置の各部と、
　前記ダイナミックメモリ装置の各部に内部降圧電圧ＶINT を供給する降圧電源１、２−１ないし２−４及び３−１ないし３−４と、
　制御信号φ0 ，φ1 を生成するための回路部分４
を有し、前記降圧電源１、２−１ないし２−４及び３−１ないし３−４をチップ上で分散させ、前記降圧電源３−１ないし３−４は降圧電源に大きな駆動能力が必要な期間のみ前記内部降圧電圧ＶINT を供給するダイナミックメモリ装置。」
　また、刊行物２の特開平７−２２０４７２号公報に記載された事項は、「２．（３）（３−３）刊行物に記載された発明」の「刊行物２：特開平７−２２０４７２号公報」に記載したとおりである。
　
５．対比
　本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「アクティブ期間内の降圧電源に大きな駆動能力が必要な期間」、「アクティブ期間内の降圧電源に大きな駆動能力が必要でない期間」及び「スタンバイ時」は、各々本願発明の「動作モード」に対応するから、刊行物発明が本願発明と同様に「３つ以上の複数の動作モード」を有していることは明らかである。
　
（ｂ）刊行物発明の「内部降圧電圧ＶINT 」、「降圧電源１、２−１ないし２−４及び３−１ないし３−４」は、それぞれ本願発明の「内部電圧」、「複数の電圧供給回路」に相当する。
　
（ｃ）刊行物発明では、「アクティブ期間内の降圧電源に大きな駆動能力が必要な期間」では制御信号φ0 ，φ1 をともにＨレベルとして９個の降圧電源１、２−１ないし２−４及び３−１ないし３−４を駆動し、「アクティブ期間内の降圧電源に大きな駆動能力が必要でない期間」では制御信号φ0 をＨレベル，φ1 をＬレベルとして５個の降圧電源１及び２−１ないし２−４を駆動し、「スタンバイ時」では制御信号φ0 ，φ1 をともにＬレベルとして１個の降圧電源１を駆動している。したがって、刊行物発明の「制御信号φ0 ，φ1 を生成するための回路部分４」は、３つの動作モードの各々に対してそれぞれ異なる数の降圧電源を駆動しているから、本願発明の「制御回路」に相当する。
　
（ｄ）刊行物発明の「降圧電源１、２−１ないし２−４及び３−１ないし３−４をチップ上で分散させ」は、本願発明の「半導体装置内の複数の部位に該電圧供給回路を設け」に相当する。
　また、刊行物１には「定電流Ｉ２とＩ３はセンス、リストア時メモリセルアレイへの充電を高速に行うに充分な応答速度が得られるだけ流す必要がある。」（００３２段落）と記載されているから、刊行物発明においては、必要な電流量に応じた降圧電源が駆動されていると解される。
　
（ｅ）刊行物発明の「ダイナミックメモリ装置」は、本願発明の「半導体装置」に相当する。
　
　したがって、本願発明と刊行物発明は、
「３つ以上の複数の動作モードのうちの選択された動作モードで動作する半導体装置であって、
　該半導体装置の内部回路に内部電圧を供給する複数の電圧供給回路と、
　該選択されたモードを示す信号に基づいて、前記３つの動作モードの各々に対してそれぞれ異なる数の電圧供給回路を駆動させる制御回路
を有し、半導体装置内の複数の部位に該電圧供給回路を設け、該制御回路は各部位で必要な電流量に応じた数の該電圧供給回路を駆動することを特徴とする半導体装置。」である点で一致し、以下の点で相違する。
　
　相違点
　本願発明では「該電圧供給回路は動作モードに応じた少なくとも２つの独立な電源供給経路にグループ分けされている」のに対して、刊行物発明ではそのような記載がない点。
　
６．相違点の検討
　以下、相違点について検討する。
　刊行物２には、「活性状態においては、周辺回路用のダウンコンバータ１６とセンスアンプ用のダウンコンバータ１８とが出力ノード１２と出力ノード１４とへそれぞれ独立して内部電源電位ｉｎｔＶｃｃを供給する」（００８１段落）と記載されており、活性状態において、電源供給経路を、周辺回路用とセンスアンプ用という２つの独立な経路にグループ分けすることが記載されているものと認められる。
　ここで、「周辺回路用のダウンコンバータ１６は、補助内部電源電位供給回路２０と、主内部電源電位供給回路２２とを備える。」（００４９段落）と記載されていることから、周辺回路用の電源供給経路には補助内部電源電位供給回路２０が接続されており、「センスアンプ用のダウンコンバータ１８は補助内部電源電位供給回路を構成し」（００５０段落）と記載されていることから、センスアンプ用の電源供給経路には補助内部電源電位供給回路（以下、「補助内部電源電位供給回路１８」という。）が接続されている。
　よって、刊行物２の「補助内部電源電位供給回路２０および１８」は、刊行物発明の「降圧電源３−１ないし３−４」及び本願発明の「電圧供給回路」に相当する。
　したがって、刊行物２には、本願発明の如く「該電圧供給回路は動作モードに応じた少なくとも２つの独立な電源供給経路にグループ分けされている」ことに関する発明が記載されているものと認められる。
　そして刊行物発明と刊行物２に記載された発明とは、ともに動作モードに応じて内部電圧を供給する電圧供給回路という共通の技術分野に属する発明であるから、刊行物発明に対して刊行物２に記載された発明を適用して、刊行物発明が、本願発明の如く「該電圧供給回路は動作モードに応じた少なくとも２つの独立な電源供給経路にグループ分けされている」構成とすることは当業者が容易に想到し得た事項である。
　
　よって、本願発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
７．むすび
　以上のとおりであるから、本願は、請求項２ないし６に係る発明は検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。