【事件の表示】
　平成８年特許願第５２９１４５号「半導体装置とその製造方法」拒絶査定不服審判事件〔平成８年１０月３日国際公開，ＷＯ９６／３０９４６〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１．手続の経緯 
　本願は，平成７年３月２９日を国際出願日とする出願であって，平成１８年６月１９日付けで手続補正がなされ，平成１９年３月７日付けで拒絶査定がなされ，これに対し，同年４月１２日に拒絶査定不服審判が請求されるとともに，同年５月１４日付けで手続補正がなされたものである。
　
第２．平成１９年５月１４日付けの手続補正について
［補正却下の決定の結論］
　平成１９年５月１４日付けの手続補正を却下する。
　
［理由］
１．補正の内容
　平成１９年５月１４日付けの手続補正（以下，「本件補正」という。）は，平成１８年６月１９日付けで補正された請求項（以下，「本件補正前の請求項」という。）１〜８を本件補正後の請求項１〜７と補正するものであり，本件補正前の請求項１〜８，並びに本件補正後の請求項１〜７は以下のとおりである。
（１）本件補正前の請求項
１．素子形成領域を有する半導体基板と，該半導体基板の素子形成領域の周辺部に形成された素子分離用の第１の絶縁物と，該半導体基板の素子形成領域上の一部に形成された第２の絶縁物と，該第２の絶縁物の表面に形成された第１の導電性膜と，該第１の導電性膜の側壁に形成された第３の絶縁物と，該第２の絶縁物が形成されていない該半導体基板の表面及び第１の導電性膜上に堆積したシリコン膜をシリサイド化したシリサイド膜とを有する半導体装置において，
　該第１の絶縁物又は第３の絶縁膜の下部に該シリコン膜が食い込んでいることを特徴とする半導体装置。
２．トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁膜上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁膜を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁膜を除去する工程と，該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において，
　該半導体膜を堆積する前に，該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより，該半導体膜が該第３の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
３．トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁膜上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁膜を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁膜を除去する工程と，該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において，
　該半導体膜を堆積する前に，該第１の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより，該半導体膜が該第１の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
４．請求項２又は３において，塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
５．請求項２又は３において，弗化水素水と硝酸との混合液，又はヒドラジンを用いて，ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
６．請求項１に記載の半導体装置を用いた計算機システム。
７．請求項１に記載の半導体装置を用いた光伝送システム。
８．請求項１に記載の半導体装置を用いた信号伝送処理装置。
（２）本件補正後の請求項
【請求項１】素子形成領域を有する半導体基板と，該半導体基板の素子形成領域の周辺部に形成された素子分離用の第１の絶縁物と，該半導体基板の素子形成領域上の一部に形成された第２の絶縁物と，該第２の絶縁物の表面に形成された第１の導電性膜と，該第１の導電性膜の側壁に形成された第３の絶縁物と，該第２の絶縁物が形成されていない該半導体基板の表面及び第１の導電性膜上に堆積したシリコン膜をシリサイド化したシリサイド膜とを有する半導体装置において，
　該第１の絶縁物又は第３の絶縁物の下部の複数の結晶面が現れた半導体基板に該シリコン膜が食い込んでいることを特徴とする半導体装置。
【請求項２】トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁物上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁物を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁物を除去する工程と，該第１の導電性膜，該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と，該シリコン膜をシリサイド化する工程とを含む半導体装置の製造方法において，
　該シリコン膜を堆積する前に，該第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去することにより，該第３の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し，該シリコン膜が該第３の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
【請求項３】トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁物上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁物を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁物を除去する工程と，該第１の導電性膜，該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と，該シリコン膜をシリサイド化する工程とを含む半導体装置の製造方法において，
　該シリコン膜を堆積する前に，該第１の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去することにより，該第１の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し，該シリコン膜が該第１の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
【請求項４】請求項２又は３において，塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
【請求項５】請求項１に記載の半導体装置を用いた計算機システム。
【請求項６】請求項１に記載の半導体装置を用いた光伝送システム。
【請求項７】請求項１に記載の半導体装置を用いた信号伝送処理装置。
　
２．補正事項の整理
　本件補正による補正事項を整理すると，以下のようになる。
（１）補正事項１
　本件補正前の請求項１の「該第１の絶縁物又は第３の絶縁膜の下部に該シリコン膜が食い込んでいること」を，本件補正後の請求項１の「該第１の絶縁物又は第３の絶縁物の下部の複数の結晶面が現れた半導体基板に該シリコン膜が食い込んでいること」と補正すること。
（２）補正事項２
　本件補正前の請求項２，３の「第２の絶縁膜」，「第３の絶縁膜」及び「半導体膜」を，本件補正後の請求項２，３の「第２の絶縁物」，「第３の絶縁物」及び「シリコン膜」と補正すること。
（３）補正事項３
　本件補正前の請求項２，３の「該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程と」を，本件補正後の請求項２，３の「該第１の導電性膜，該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と，該シリコン膜をシリサイド化する工程と」と補正すること。
（４）補正事項４
　本件補正前の請求項２の「該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を，本件補正後の請求項２の「該第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去することにより，該第３の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し，」と補正すること。
（５）補正事項５
　本件補正前の請求項３の「該第１の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を，本件補正後の請求項３の「該第１の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去することにより，該第１の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し」と補正すること。
（６）補正事項６
　本件補正前の請求項５を削除し，本件補正前の請求項６〜８を，本件補正後の請求項５〜７に繰り上げて補正すること。
　
３．補正事項４について
（１）新規事項の有無
　補正事項４についての補正により，本件補正後の請求項２を引用する請求項４は，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」構成と，「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなる。
　しかしながら，まず，本願の願書に最初に添付した明細書及び図面（以下，「当初明細書等」という。）には，真空中又は水素雰囲気中での熱処理によるエッチングについては，次の記載のみがある。
「素子分離用の絶縁膜やゲート横の絶縁物スペーサと選択成長させたシリコン膜との接する部分のファセットを小さくするには，選択シリコン膜をシリコン基板面上に堆積する前に，シリコン基板面と素子分離用の絶縁膜とが接する部分や，シリコン基板面と絶縁物スペーサとが接する部分に，第１図で示すように，素子分離用の絶縁膜１０１や絶縁物スペーサ１０８の下部に選択シリコン膜１１１の一部が食い込める構造にすることで達成される。なお，素子分離用の絶縁膜や絶縁物スペーサの下部に選択シリコン膜の一部が食い込んだ構造は，選択シリコンの堆積前にシリコン基板を
真空中
水素雰囲気中
実施例１
水素雰囲気中
「なお，選択シリコンの堆積前にシリコン基板を
真空中
水素雰囲気中
「２．半導体基板上のトランジスタが形成される領域上に，素子分離用の第１の絶縁物からなる溝を形成する工程と，第２の絶縁膜を形成する工程と，該第２の絶縁膜上に第１の導電性膜を形成する工程と，該第１の導電性膜を周知のフォトリソグラフィ技術で凸上に加工する工程と，凸状に加工された該第１の導電性膜とシリコン基板にはさまれた領域以外の該第２の絶縁膜を除去する工程と，絶縁膜を形成し該第２の絶縁膜の側壁と該第１の導電性膜の側壁部分にのみ第３の絶縁物を形成する工程と，半導体基板が露出している基板領域に半導体膜を堆積し該第１の絶縁物と該第３の絶縁物の上には該半導体膜を堆積させない選択成長工程において，該半導体膜が少なくとも該第１あるいは該第３の絶縁物と該半導体基板とが接する部分で該半導体基板側に食い込むことを特徴とする半導体装置の製造方法。
・・・
４．請求項２において，半導体膜を選択成長させる前に半導体基板を
水素雰囲気中
　また，当初明細書等には，塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いたエッチングについては，次の記載のみがある。
「また，素子分離用の絶縁膜やゲート横の絶縁物スペーサと選択成長させたシリコン膜との接する部分のファセットを小さくするには，第２１図で示すように，選択シリコン膜を堆積する前に，素子分離用の絶縁膜や絶縁物スペーサに対してソース，ドレイン領域のシリコン基板面をシリコン基板側に下げるエッチング領域２０１を設ける構造にすることで達成される。なお，素子分離用の絶縁膜や絶縁物スペーサに対してソース，ドレイン領域のシリコン基板面がシリコン基板側に下がった構造は，選択シリコンの堆積前にシリコン基板を塩酸ガスや
三弗化窒素ガス
三弗化塩素ガス
実施例２
塩化水素ガス
塩化水素ガス
実施例２
三弗化窒素ガス
三弗化塩素ガス
「なお，選択シリコンの堆積前にシリコン基板を塩酸ガスや
三弗化窒素ガス
三弗化塩素ガス
「５．半導体基板上のトランジスタが形成される領域上に，素子分離用の第１の絶縁物からなる溝を形成する工程と，第２の絶縁膜を形成する工程と，該第２の絶縁膜上に第１の導電性膜を形成する工程と，該第１の導電性膜を周知のフォトリソグラフィ技術で凸上に加工する工程と，凸状に加工された該第１の導電性膜とシリコン基板にはさまれた領域以外の該第２の絶縁膜を除去する工程と，絶縁膜を形成し該第２の絶縁膜の側壁と該第１の導電性膜の側壁部分にのみ第３の絶縁物を形成する工程と，半導体基板が露出している基板領域に半導体膜を堆積し該第１の絶縁物と該第３の絶縁物の上には該半導体膜を堆積させない選択成長工程において，該半導体膜を堆積させる前に該基板領域をエッチングすることを特徴とする半導体装置の製造方法。
６．請求項５における基板領域のエッチング工程において，少なくとも，
塩化水素ガス
三弗化窒素ガス
三弗化塩素ガス
　これらの記載によれば，当初明細書等では，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」構成は，実施例１及び請求項２を引用する請求項４として記載され，「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」構成は，実施例２及び請求項５を引用する請求項６として記載されているのであるから，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」ものでありながら，さらに「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」ものは，当初明細書等に記載されておらず，また，それらの記載から自明な事項とも認められない。
　したがって，補正事項４についての補正は，当初明細書等に記載された事項の範囲内においてなされたものではないから，平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第２項において準用する同法第１７条第２項に規定する要件を満たしていない。
（２）補正の目的の適否
　補正事項４についての補正は，本件補正前の請求項２の「該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を，本件補正後の請求項２の「該第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去することにより，該第３の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し，」と，エッチングにより除去する工程をより具体的に限定するものであるから，平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
（３）独立特許要件の検討
ア　以上で検討したとおり，補正事項４についての補正は，平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第２項において準用する同法第１７条第２項に規定する要件を満たしていないが，仮に，当該要件を満たすものとみなした場合には，補正事項４についての補正は，同法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから，補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものであるか否かについて，さらに検討を進める。
イ　特許請求の範囲の記載について（特許法第３６条第６項）
　本件補正後の請求項２及び４に係る発明は，上記第２．１．（２）に記載したとおりである。
　上記（１）において検討したとおり，本件補正後の請求項２を引用する請求項４は，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」構成と，「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなるが，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」ものでありながら，さらに「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」ものは，当初明細書等には記載されていない。したがって，本件補正後の請求項２を引用する請求項４に係る発明は，発明の詳細な説明に記載されたものではない。
　また，上記（１）において検討したとおり，本件補正後の請求項２を引用する請求項４は，「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」ものでありながら，さらに「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」ことになり，ソース領域及びドレイン領域を別の方法で２回エッチングすることの意味が不明である。すなわち，両者を満たすためには，まず「第３の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」ことにより，シリコン膜が第３の絶縁物の下部に食い込める構造とした上で，さらに「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」ような構成を想定する必要が生じるが，そのような場合には，既にシリコン膜に形成された食い込める構造にエッチングされたソース領域及びドレイン領域を，さらに同じマスクを用いた別の方法でエッチングすることになるため，このような構成を採用することにより，どのような技術的意義を有するのか不明であり，発明の範囲が不明確である。したがって，本件補正後の請求項２を引用する請求項４は，特許を受けようとする発明の構成に欠くことができない事項が不明りょうである。
　よって，本件補正後の請求項４に係る発明は，特許法第３６条第５項第１号及び第２号に規定する要件を満たしていない。
ウ　以上のとおり，補正事項４についての補正は，本件補正後の特許請求の範囲に記載された事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において読み替えて準用する同法第１２６条第５項の規定に違反する。
　
４．補正事項５について
　補正事項５についての補正により，本件補正後の請求項３を引用する請求項４は，「第１の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し，エッチングにより除去する」構成と，「塩化水素ガス，三弗化窒素ガス，三弗化塩素ガスのいずれかを含むエッチングガスを用いて，ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなる。
　したがって，補正事項５についての補正は，上記３．の補正事項４についての補正と同様に，平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第２項において準用する同法第１７条第２項の規定する要件を満たしておらず，また，仮に，補正事項５についての補正が該要件を満たすものであったとしても，補正事項５についての補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の同法第１７条の２第５項において読み替えて準用する同法第１２６条第５項の規定に違反する。
　
５．手続補正についてのむすび
　以上，検討したとおり，補正事項４及び５についての補正は，平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第２項において準用する同法第１７条第２項の規定する要件を満たしておらず，また，仮に，補正事項４及び５についての補正が該要件を満たすものであったとしても，補正事項４及び５についての補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の同法第１７条の２第５項において読み替えて準用する同法第１２６条第５項の規定に違反するので，本件補正は，特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成１９年５月１４日付けの手続補正は，上記のとおり却下されたので，本願の請求項１〜８に係る発明は，平成１８年６月１９日付けの手続補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜８に記載された事項により特定されるものであり，その内の請求項２に係る発明（以下，「本願発明」という。）は，次のとおりのものと認める。
「２．トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁物上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁物を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁物を除去する工程と，該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において，
　該半導体膜を堆積する前に，該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより，該半導体膜が該第３の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。」
　なお，上記第２．１．（１）の請求項２には，「第２の絶縁膜」及び「第３の絶縁膜」と記載されているが，それらがそれぞれ「第２の絶縁物」及び「第３の絶縁物」の誤記であることは文脈上明らかであるから，本願発明を上記のように認定した。
　
２．刊行物の記載
　これに対して，原査定の拒絶の理由において引用された特開昭６３−１５３８６３号公報（昭和６３年６月２７日出願公開，以下，「刊行物」という。）には，次の記載がある。
（１）「［概要］
　ＭＯＳトランジスタの
ソース，ドレーンに選択エピタキシャル成長を行なう前に
優先エツチングして，ソース，ドレーン領域のゲート側が浅く，該領域中央部が深い溝を形成後，選択エピタキシャル成長を行なう
（２）「［産業上の利用分野］
　本発明は，半導体装置の製造方法に関するものであり，さらに詳しく述べるならば，ＭＯＳトランジスタのショートチャネル化を防止するように改良された選択エピタキシャル成長工程を有することを特徴とする
半導体装置の製造方法
（３）第２図及び第３図を参照して，「　第２図および第３図は，選択エピタキシャル成長されたソースおよびドレーンを有する
ＭＯＳトランジスタ
１は通常（１００）面を有する半導体シリコン基板，２はフィールド酸化膜，３はゲート，４はゲート酸化膜，５はポリシリコン，６は絶縁膜，７，７’は選択エピタキシャル成長されたエピタキシャルＳｉ膜（以下，選択エピＳｉと略称する），８はソース領域，９はドレーン領域
通常のＬＯＣＯＳによりフィールド酸化膜２を形成し，ゲート３を形成した後，ＣＶＤ酸化膜（図示せず）を全面に形成し，ＣＶＤ酸化膜をソース８，ドレーン９領域から除去し，表出された半導体シリコン基板ｌにエピタキシャル成長を行なって，厚さが０．２−０．４μｍの選択エピＳｉ７，７’を形成
（４）第２図及び第３図を参照して，「また，選択エピＳｉ７，７’の表面の形状を調査したところ，
絶縁膜６との接触端
（５）「［問題点を解決するための手段］
　本発明は，
ゲート電極に設けられた絶縁膜の側壁面とフィールド酸化膜をマスクにして，所定方位を有する半導体単結晶基板の表面を，該方位とは異なる方位を優先的にエッチングするエッチング液でエッチングし，しかる後に，エッチングされた半導体単結晶基板の表面にエピタキシャル成長
（６）第３図を参照して，「［作用］
　本発明によると，従来の如く半導体単結晶基板の平坦表面にエピタキシャル成長を行なうと，ファセットが発生することは避けられないので，−シリコン基板の場合を例にとると−通常使用されている（１００）基板の方位である（１００）に対して角度を有する方向（例えば，（１１１）／（１００）の角度は５４．７度，（１１０）／（１００）の角度は９０度である）に優先的にエッチングが進行するエッチング液を用いると，基板面に平行にエッチングが進行するのではなく，（１００）にある角度をもつ斜の方向にエッチングが進行する。この結果
ファセット７ａ（第３図）とは逆方向のテーパの凹部がシリコン基板表面に形成され，ゲート３側で浅くなるエッチング溝，凹部等が作られる
（７）第１図及び第４図を参照して，「［実施例］
　第１図に示すように，
通常のＬＯＣＯＳによりフィールド酸化膜２を形成後，公知の方法でゲート酸化膜４，ポリシリコン５，絶縁膜６を形成
ＫＯＨ系エッチング液により半導体シリコン基板１の表出面のエッチングを行なう。このエッチング液はシリコンの（１１１）面を優先的にエッチングするが，ＳｉＯ
２
酸化膜２，６はエッチングしない選択性を有するもの
　
続いて，シリコンのエピタキシャル成長
　
３．刊行物に記載された発明
（１）上記２．（２）によれば，刊行物に記載された発明は，本願発明と同様に「半導体装置の製造方法」に関するものである。
（２）上記２．（１），（３）及び（７）によれば，刊行物には，通常のＬＯＣＯＳによりフィールド酸化膜２を形成し，ゲート３を形成した後，ＣＶＤ酸化膜を全面に形成し，ＣＶＤ酸化膜をソース領域８，ドレーン領域９から除去し，表出された半導体シリコン基板ｌのソース領域８，ドレーン領域９に選択エピタキシャル成長を行って，エピタキシャルＳｉ膜７，７’を形成することが記載されているから，ＭＯＳトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板１表面に素子分離用のフィールド酸化膜２を形成する工程と，ソース領域８及びドレーン領域９上にエピタキシャルＳｉ膜７，７’を選択的に堆積させる工程とが開示されている。
（３）上記２．（１），（５）〜（７）によれば，刊行物には，ソース領域８及びドレーン領域９に選択エピタキシャル成長を行う前に，ゲート電極に設けられた絶縁膜の側壁面とフィールド酸化膜をマスクにして，半導体シリコン基板のソース領域８，ドレーン領域９をエッチングすることが記載されているから，エピタキシャルＳｉ膜７，７’を堆積する前に，絶縁膜と接するソース領域８及びドレーン領域９の一部をエッチングにより除去することが開示されている。
（４）よって，刊行物には，以下の発明が記載されている。
「ＭＯＳトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板１表面に素子分離用のフィールド酸化物２を形成する工程と，ソース領域８及びドレーン領域９上にエピタキシャルＳｉ膜７，７’を選択的に堆積させる工程とを含む半導体装置の製造方法において，
　エピタキシャルＳｉ膜７，７’を堆積する前に，絶縁膜と接するソース領域８及びドレーン領域９の一部をエッチングにより除去することを特徴とする半導体装置の製造方法。」
　
４．本願発明と刊行物に記載された発明との対比
（１）上記２．（３）及び（７）の記載によれば，刊行物に記載された発明の「ＭＯＳトランジスタ」，「半導体シリコン基板１」，「フィールド酸化膜２」，「ゲート酸化膜４」，「ソース領域８」，「ドレーン領域９」，「ポリシリコン５」，「絶縁膜６」，「エピタキシャルＳｉ膜（選択エピＳｉ）７，７’」は，本願発明の「トランジスタ」，「半導体基板」，「第１の絶縁物」，「第２の絶縁物」，「ソース領域」，「ドレイン領域」，「第１の導電性膜」，「第３の絶縁物」，「半導体膜」にそれぞれ相当する。
（２）刊行物に記載された発明の「ＭＯＳトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板１表面に素子分離用のフィールド酸化膜２を形成する工程と，ソース領域８及びドレーン領域９上にエピタキシャルＳｉ膜７，７’を選択的に堆積させる工程」は，本願発明の「トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程」と「該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程」に相当する。
（３）刊行物に記載された発明の「エピタキシャルＳｉ膜７，７’を堆積する前に，絶縁膜と接するソース領域８及びドレーン領域９の一部をエッチングにより除去すること」は，本願発明が「該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより，該半導体膜が該第３の絶縁物の下部に食い込める構造とする」ことは別にして，本願発明の「該半導体膜を堆積する前に，該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去すること」に相当する。
（４）以上のことを踏まえると，本願発明と刊行物に記載された発明とは，
「トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第１の絶縁物を形成する工程と，該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において，
　該半導体膜を堆積する前に，該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することを特徴とする半導体装置の製造方法。」
である点で一致し，次の相違点１及び相違点２で相違する。
相違点１：本願発明は，「該半導体基板の素子形成領域上に第２の絶縁物を形成する工程と，該第２の絶縁物上のソース領域及びドレイン領域を除く表面に第１の導電性膜を形成する工程と，該第１の導電性膜の側壁に第３の絶縁物を形成する工程と，該ソース領域及びドレイン領域上の第２の絶縁物を除去する工程」を備えるのに対し，刊行物に記載された発明は，そのような工程を明示しない点。
相違点２：本願発明では，「該第３の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより，該半導体膜が該第３の絶縁物の下部に食い込める構造とする」のに対し，刊行物に記載された発明では，そのような構成を明示しない点。
　
５．当審の判断
（１）上記相違点１について検討すると，上記２．（７）の記載によれば，刊行物に記載された発明では，フィールド酸化膜２を形成後，
公知の方法でゲート酸化膜４，ポリシリコン５，絶縁膜６を形成
　
周知文献１：特開昭６３−１３３７９号公報
「　次に，このＧｅの選択エピタキシャル成長を用いた本実施例のトランジスタの製造工程について説明する。第３図（ａ）に示すように，通常のＭＯＳ形トランジスタの製造工程と同様に，
素子分離用絶縁膜５およびゲート絶縁膜２を形成
ゲート電極として例えばＰドープあるいはＡｓドープの多結晶Ｓｉ膜を形成し，ゲート電極３のパターニングを行なう
熱酸化することにより，第３図（ｂ）に示すようなゲート電極３を絶縁膜６で覆った構造ができる
公知の反応性イオンエッチング法等により，方向性をもってソース・ドレインとなる領域（ソース・ドレイン形成領域）上の酸化膜を除去
　次に，第３図（ｄ）に示すように，Ｓｉの選択エツチングにより，ソース・ドレイン形成領域のＳｉをエッチングする。その後に，前述したＧｅＨ４ガスあるいはＧｅＣ１４とＨ２ガスとを用いたＣＶＤ法によりｎ形Ｇｅ層７をＳｉ上にのみ選択成長させ，第３図（ｅ）の構造を得る。この構造の特徴は，前述したように，ソース・ドレインの形成温度を，容易に５００℃程度以下にすることができ，また，ソース・ドレイン層の深さは，Ｓｉのエッチング深さと等しいので，Ｓｉのエツチング速度と時間とを制御することにより，容易に浅くすることができることである。」（３頁左下欄１７行〜４頁左上欄８行）
　
周知文献２：特開昭６３−２９９２７４号公報
「　先ず，第１図（Ａ）に示す如く，ゲートＳｉ酸化膜２が形成されたｐ形（ｎ形）Ｓｉ基板ｌを準備する。これはｐ形（ｎ形）Ｓｉ基板１上をＳｉ酸化膜で覆い，ロコス（Ｌｏｃｏｓ）法によりフィールド酸化膜２ａを形成し，
ソース・ドレイン・ゲート領域間口部にゲートＳｉ酸化膜２を形成
　次に，第１図（Ｂ）に示す如く，
ゲートＳｉ酸化膜２上にＣＶＤ法によりポリＳｉ膜３を形成した後，第１図（Ｃ）に示す如く，ゲートＳｉ酸化膜２上のＳｉゲート４となるべき部分を残し，エッチングによってポリＳｉパターン形成
　次に，第１図（Ｄ）に示す如く，
ゲートＳｉ酸化膜２上に形成されたポリＳｉ部４’の表面を酸化させて表面Ｓｉ酸化膜４ａを形成
　次に，第１図（Ｅ）に示す如く，
ポリＳｉ部４’以外をエッチング除去して，再びソース・ドレイン領域開口部を形成
　
周知文献３：特開昭６０−１２７７２号公報
「　以下製造工程の１例について説明する。面方位１００，比抵抗約２Ω−ｃｍを有するｐ型シリコン基板２１の主表面を酸化して約１０００Åの二酸化シリコン膜２２を堆積し，ついで約１２００Åのチッ化シリコン膜２３を減圧ＣＶＤ法によって積層する。次に，ホトリソグラフィーによって，チッ化シリコン膜２３を選択的に蝕刻し，フィールド領域に，硼素のイオン注入を行ってチャンネルストッパ領域２１＋を形成する。そして酸化性雰囲気中で熱処理を施すことによって，約０．６μｍのフィールド酸化膜２４を形成する（第２図（Ａ））。
　次に，上記チッ化シリコン膜２３および，熱酸化二酸化シリコン膜２３を順次除去した後，
酸化性雰囲気に於て熱処理を施し，改ためて約２００Åの厚さのゲート酸化膜２５を形成
ホトリソグラフィーによって，上記熱酸化膜２７および多結晶シリコン膜２６とを順次エッチングして，ゲート領域２６を形成
　すなわち素子領域の端部であるＫａ点，Ｋｂ点とゲート領域２６の端部との間隔はそれぞれソース長ＬＳおよびドレイン長ＬＴとすると，マスク合せ誤差が零の場合，ＬＳ＝ＬＴ＝０．５μｍとなマスク合せ誤差が０．２μｍソース側にずれた場合，ＬＳ＝０．３μｍ，ＬＴ＝０．７μｍとなる。
　次に，８５０℃程度の温度の水蒸気雰囲気中で約３０分の酸化を行うと，高濃度に砒素を導入された多結晶シリコンゲート領域２６と，他の部分の酸化速度比は大きく，
多結晶シリコンゲート領域の側面には約０．２μｍの酸化膜２７が形成
　そして次に，
弗化水素酸と弗化アンモニウムの混合水溶液によって，ソース領域表面２５ａおよびドレイン領域表面２５ｂ上の酸化膜２５’を除去
　
周知文献４：特開昭５７−１９６５７３号公報
「　次に本発明の実施例を図を用いて説明する。第１図（ａ）〜（ｈ）は一実施例の製造工程を示すものである。まず比抵抗６〜８ΩｃｍＰ型，面（１００）のシリコン単結晶基板１１の表面に熱酸化技術を用いて１０００℃でシリコン酸化膜１２を厚み５０００Åだけ形成し，光露光技術と混式エッチング技術を用いてこの酸化膜１２を選択的にエッチングしてフィールド領域にのみ残し，続いて
熱酸化技術を用いて厚み３００Åのゲート酸化膜１３を形成
気相成長法を用いてゲート電極となる多結晶シリコン膜１４を厚み５０００Å形成する（ｂ）。その後，光露光技術と反応性イオンエッチング技術を用いて多結晶シリコン膜１４を選択的にエッチングしてゲート電極をパターニング
その表面を酸化し，厚み２０００Åのシリコン酸化膜１５を設ける
湿式エッチング法を用いて酸化膜を厚み１０００Åだけエッチングしシリコン基板表面を露出
　
（２）上記相違点２について検討すると，上記２．（７）の記載によれば，刊行物に記載された発明は，ＫＯＨ系エッチング液により半導体シリコン基板１の表出面のエッチングを行うものであるが，ＫＯＨ系エッチング液は，シリコンの（１１１）面を
優先的に
（３）また，本願明細書１２頁２１行〜１３頁２１行に記載された効果は，本願発明がシリサイド化工程や具体的なエッチングの方法を特定していないことから，本願発明の構成に基づかないものである。したがって，本願発明の構成によってもたらされる効果は，刊行物に記載された発明から当業者であれば容易に予測することができる程度のものであって，格別なものとはいえない。
　
６．まとめ
　以上検討したとおり，本願発明は，刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について審理するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。