【事件の表示】
　特願２００３−　１５５１７「半導体装置の製造方法および半導体モジュールの製造方法」拒絶査定不服審判事件〔平成１６年　８月１２日出願公開、特開２００４−２２８３９２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　出願　　　　　　　　　　　　　　　　：平成１５年　１月２４日
　手続補正　　　　　　　　　　　　　　：平成１７年　８月２９日付け
　拒絶理由通知　　　　　　　　　　　　：平成１９年　５月３０日付け
　意見書提出　　　　　　　　　　　　　：平成１９年　７月２５日付け
　手続補正　　　　　　　　　　　　　　：平成１９年　７月２５日付け
　拒絶査定　　　　　　　　　　　　　　：平成１９年１０月２５日付け
　審判請求　　　　　　　　　　　　　　：平成１９年１１月２９日
　手続補正（明細書）　　　　　　　　　：平成１９年１２月２８日付け
　手続補正（請求の理由）　　　　　　　：平成１９年１２月２８日付け
　前置報告　　　　　　　　　　　　　　：平成２０年　２月１３日付け
　審尋　　　　　　　　　　　　　　　　：平成２１年　６月２２日付け
　回答書提出　　　　　　　　　　　　　：平成２１年　７月２９日付け
　
第２　平成１９年１２月２８日付け手続補正についての補正却下の決定
〔補正却下の決定の結論〕
　平成１９年１２月２８日付け手続補正（以下、「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正の内容及び本件補正後の本願発明
　本件補正は、補正前の請求項１に係る発明の「前記半導体基板の前記開口部が形成された面の裏面から、前記半導体基板をスピンエッチングすることにより、前記半導体基板を薄型化して前記半導体基板に前記開口部を貫通させ、前記埋め込み電極を前記半導体基板の裏面から突出させる工程」との発明特定事項について、スピンエッチングする際のエッチングレートを「前記半導体基板のエッチングレートは、第１のエッチングレートから前記絶縁膜が前記半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階で前記第１のエッチングレートよりも遅い第２のエッチングレートに変化する」と限定する補正事項（以下、「本件補正事項」という。）を含むものであり、該本件補正事項は、特許法第１７条の２第４項にいう「特許請求の範囲の減縮」を目的とするものに該当する。
　そこで、本件補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか）否かを、その請求項１に係る発明（以下、「本願補正発明」という。）について、以下検討する。
　本願補正発明は、本件補正後の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
　
「【請求項１】　半導体基板に開口部を形成する工程と、
　前記開口部内に絶縁膜を形成する工程と、
　前記絶縁膜が形成された開口部内に埋め込み電極を形成する工程と、
　前記半導体基板の前記開口部が形成された面の裏面から、前記半導体基板をスピンエッチングすることにより、前記半導体基板を薄型化して前記半導体基板に前記開口部を貫通させ、前記埋め込み電極を前記半導体基板の裏面から突出させる工程と、
　前記絶縁膜の少なくとも一部を除去して前記埋め込み電極を前記絶縁膜から露出させる工程とを備え、
　前記半導体基板のエッチングレートは、第１のエッチングレートから前記絶縁膜が前記半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階で前記第１のエッチングレートよりも遅い第２のエッチングレートに変化することを特徴とする半導体装置の製造方法。」
　
２．引用例及びその記載事項並びに引用発明
　これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開２００３−１７５５８号公報（以下、「引用例１」という。）には、図６〜図１３とともに、以下の事項が記載されている。
　
〔１ａ〕「【請求項５】貫通電極を有する半導体装置の製造方法であって、
半導体基板の第１の主面上に絶縁膜を形成する工程と、
前記絶縁膜中に、前記半導体基板を露出する開口部を第１の径で形成する工程と、
前記半導体基板中に、前記絶縁膜をマスクとして前記半導体基板の主面に略垂直な方向に作用する異方性エッチングを行い、前記開口部から前記半導体基板中に延在する凹部を、前記凹部が前記半導体基板中において前記第１の径よりも大きな第２の径を有するように形成する工程と、
前記開口部および前記凹部を塗布絶縁膜により充填する工程と、
前記開口部中および前記凹部を充填している前記塗布絶縁膜を、前記絶縁膜をマスクとして、前記半導体基板の主面に略垂直な方向に異方性エッチングし、前記凹部中の塗布絶縁膜中に、前記開口部から連続的に延在する空間を形成する工程と、
前記絶縁膜上に、前記開口部および前記空間を充填するように導電層を堆積する工程と、
前記絶縁膜上において前記導電層を除去し、前記開口部および前記空間中に導電性プラグを形成する工程と、
前記半導体基板の第２の、前記第１の主面に対向する主面に対して、前記半導体基板の構成材料を除去する工程を行い、前記導電性プラグを露出させる工程とよりなることを特徴とする半導体装置の製造方法。
【請求項６】前記半導体基板の第２の主面に対して施される、前記半導体基板の構成材料を除去する工程はドライエッチング工程よりなり、前記塗布絶縁膜は、前記ドライエッチング工程に対して耐性を有する材料よりなることを特徴とする請求項５記載の半導体装置の製造方法。」（【特許請求の範囲】）
　
〔１ｂ〕「【発明の属する技術分野】本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体チップを多数積層した３次元半導体集積回路装置およびその製造方法に関する。」（【０００１】）
　
〔１ｃ〕「【発明の実施の形態】以下、本発明の一実施例による半導体装置の製造工程を、図６（Ａ）〜１３（Ｌ）を参照しながら説明する。・・・
図６（Ａ）を参照するに、Ｓｉ基板４１上には拡散領域４１Ａおよび４１Ｂの間にゲート電極４２が形成されており、前記Ｓｉ基板４１上には前記ゲート電極４２を覆うようにＳｉＯ2膜４３が形成されている。前記ＳｉＯ2膜４３の表面波平坦化されており、前記拡散領域４１Ａ，４１Ｂを露出するコンタクトボールにＷ等の導電性プラグ４３Ａ，４３Ｂが形成されている。・・・
さらに図６（Ａ）の構造では前記ＳｉＯ2膜４３上にレジスト膜４４が形成さされており、前記レジスト膜４４中に形成されたレジスト開口部４４Ａにおいて前記ＳｉＯ2膜４３が例えばＣＦ4系エッチングガスによりエッチングされており、その結果前記ＳｉＯ2膜４３中には前記Ｓｉ基板４１を露出する開口部４３Ｃが約１０μｍの径で形成されている。・・・
次に図６（Ｂ）の工程において、前記Ｓｉ基板４１は前記開口部４３Ｃにおいて例えばＳＦ6ガスと炭化水素系ガスとを交互に使う反応性イオンエッチング（ＲＩＥ）によりエッチングされ、前記Ｓｉ基板４１中には基板４１の主面に略垂直な方向に延在する凹部４１Ｃが、前記開口部４３Ｃに対応して形成される。その際、前記ＳｉＯ2膜４３はハードマスクとして作用し、エッチングは前記Ｓｉ基板４１中において選択的に生じる。かかるエッチングの際、前記凹部４１Ｃは側方へも拡大し、その結果凹部４１Ｃは前記開口部４３Ｃの径よりもやや大きい、例えば１１μｍ程度の径を有する。・・・
次に図７（Ｃ）の工程において、図６（Ｂ）の構造上に低誘電率の塗布絶縁膜４５がスピンコーティングにより形成される。かかる塗布絶縁膜としては、オルガノシロキサン系塗布絶縁膜、水素化シロキサン系塗布絶縁膜、有機ポリマー、あるいはこれらの材料よりなる多孔質塗布絶縁膜を使うことが可能である。これらの塗布絶縁膜は、典型的には３．０以下の低い比誘電率を有している。・・・
次に図７（Ｄ）の工程において前記塗布絶縁膜４５をキュアした後、酸素プラズマを使ったＲＩＥ法により、前記塗布絶縁膜４５を、前記ＳｉＯ2膜４３をマスクに前記基板４１に略垂直な方向にエッチングし、前記凹部４１Ｃを充填する塗布絶縁膜４５中に前記基板４１の主面に略垂直に延在する空間４５Ａを形成する。なお図７（Ｄ）の工程では前記ＲＩＥエッチングの結果、前記絶縁膜４３上からは前記塗布絶縁膜４５は除去されている。・・・
さらに図７（Ｄ）のＲＩＥエッチング工程を継続することにより、前記凹部４１Ｃ中の塗布絶縁膜４５中には前記空間４５Ａが前記開口部４３Ｃと実質的に同一の径で形成され、残留した前記塗布絶縁膜４５は前記凹部４１Ｃの内壁に沿ってスリーブ４５Ｂを形成する。図８（Ｅ）の例では、前記塗布絶縁膜４５は前記開口部４１Ｃの底部にも残されている。・・・
次に図８（Ｆ）の工程において図８（Ｅ）の構造上にＴｉＮ膜（図示せず）およびＣｕ膜（図示せず）が順次ＣＶＤ法により、前記ＳｉＯ2膜４３の表面および前記開口部４３Ｃの内壁面、さらに前記空間４５Ａの内壁面を一様に覆うように形成され、さらに前記Ｃｕ膜をシード層に電解めっきを行うことにより、前記ＳｉＯ2膜４３上に前記開口部４３Ｃおよび前記空間４５Ａを連続して充填するようにＣｕ層４６が形成される。本実施例では、前記ＳｉＯ2膜４３の表面にＳｉＮ膜などが堆積されることがないため前記開口部４３Ｃの径が狭められることがなく、その結果前記Ｃｕ層２６を堆積した場合、前記凹部４１Ｃ中にボイドが形成されることはない。・・・
さらに図９（Ｇ）の工程においてＣＭＰ法により前記Ｃｕ層４６を前記ＳｉＯ2膜表面から除去することにより、前記凹部４１Ｃ中にＣｕプラグ４６Ａを形成する。図９（Ｇ）よりわかるように前記Ｃｕプラグ４６Ａは前記凹部４１Ｃ中において塗布絶縁膜スリーブ４５Ｂにより囲まれた状態で形成される。
・・・
本発明ではさらに図１１（Ｊ）の工程において前記Ｓｉ基板４１の裏面にＳＦ6あるいはＣＦ4をエッチングガスとして使ったＲＩＥ工程を適用し、Ｓｉ基板４１の厚さを減少させる。図１１（Ｊ）の工程においては最初に前記Ｓｉ基板４１の裏面を研削し、その後ＲＩＥプロセスを適用してもよい。前記ＲＩＥプロセスは、図１１（Ｊ）に示すように前記Ｃｕプラグ４６Ａが前記塗布絶縁膜スリーブ４５Ｂにより覆われた状態で前記Ｓｉ基板４１の裏面に突出するまで実行される。その際、前記塗布絶縁膜としてＳｉ基板をドライエッチングするＲＩＥプロセスに対して十分な耐性を有するベンゾシクロブテン（ＢＣＢ）などの低誘電率塗布絶縁膜としておくと好都合である。・・・
次に図１２（Ｋ）の工程において前記Ｓｉ基板４１の裏面にＴｉＮ等の拡散防止膜（図示せず）を介してＣｕ層４９を略一様な厚さに堆積し、さらに図１２（Ｋ）中に破線で示したラインまでＣＭＰ法により前記Ｃｕ層４９を研磨する。その結果前記Ｃｕプラグ４６Ａが露出し、さらに図１３（Ｌ）の工程においてかかる露出したＣｕプラグ４６Ａの端面に、ＴｉＮなどの拡散防止膜（図示せず）を介してＡｕなどのコンタクトパッド５０を形成する。・・・
図１２（Ｋ）の工程を採用することにより、図１０（Ｉ）の構造において前記Ｓｉ基板４１の裏面を直接に研磨して前記Ｃｕプラグ４６Ａを露出させる場合に生じる、Ｓｉ基板４１とＣｕプラグ４６Ａとが同時に研磨される結果汚染が生じる問題が回避される。・・・なお、前記塗布絶縁膜４５としては、比誘電率が３．０以下の塗布絶縁膜が好ましいが、本発明はこれに限定されるものではなく、ＳＯＧ等の塗布絶縁膜を使うことも可能である。・・・
また図１１（Ｊ）の工程において、前記Ｓｉ基板４１の裏面に突出しているＣｕプラグ４６Ａの先端部を覆う塗布絶縁膜は、アッシング工程により除去することも可能である。
・・・
このようにして得られた半導体装置４０を図１の構成において前記半導体チップ１１Ａ〜１１Ｄの代わりに使うことにより、高速動作する信頼性の高い３次元半導体集積回路装置を構成することが可能になる。」（【００２０】）〜【００３５】）
　
　引用例１の上記摘記事項〔１ａ〕〜〔１ｃ〕及び図６〜図１３の記載を総合勘案すると、上記引用例１には、次の「半導体装置の製造方法」の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「貫通電極を有する半導体装置の製造方法であって、
　半導体基板の第１の主面上に絶縁膜を形成する工程と、
　前記絶縁膜中に、前記半導体基板を露出する開口部を第１の径で形成する工程と、
　前記半導体基板中に、前記絶縁膜をマスクとして前記半導体基板の主面に略垂直な方向に作用する異方性エッチングを行い、前記開口部から前記半導体基板中に延在する凹部を、前記凹部が前記半導体基板中において前記第１の径よりも大きな第２の径を有するように形成する工程と、
　前記開口部および前記凹部を塗布絶縁膜により充填する工程と、
　前記開口部中および前記凹部を充填している前記塗布絶縁膜を、前記絶縁膜をマスクとして、前記半導体基板の主面に略垂直な方向に異方性エッチングし、前記凹部中の塗布絶縁膜中に、前記開口部から連続的に延在する空間を形成する工程と、
　前記絶縁膜上に、前記開口部および前記空間を充填するように導電層を堆積する工程と、
　前記絶縁膜上において前記導電層を除去し、前記開口部および前記空間中に導電性プラグを形成する工程と、
　前記半導体基板の第２の、前記第１の主面に対向する主面に対して、前記導電性プラグが前記塗布絶縁膜により覆われた状態で前記半導体基板の裏面に突出するまで前記半導体基板の構成材料を除去するドライエッチング工程と、
　前記半導体基板の裏面を前記導電性プラグが露出するまでＣＭＰ法により研磨する工程とを含む半導体装置の製造方法において、
　前記塗布絶縁膜は、前記ドライエッチング工程に対して耐性を有する材料よりなる半導体装置の製造方法。」
　
３．対比
　そこで、本願補正発明と引用例１発明とを対比する。
（ア）引用例１発明における「凹部」、「第１の主面」、「塗布絶縁膜」、「導電性プラグ」、「第２の主面」及び「半導体基板の構成材料を除去」は、それぞれ本願補正発明における「開口部」、「開口部が形成された面」、「絶縁膜」、「埋め込み電極」、「裏面」及び「半導体基板を薄型化」に相当する。
（イ）引用例１発明における「前記半導体基板中に、前記絶縁膜をマスクとして前記半導体基板の主面に略垂直な方向に作用する異方性エッチングを行い、前記開口部から前記半導体基板中に延在する凹部を、前記凹部が前記半導体基板中において前記第１の径よりも大きな第２の径を有するように形成する工程」は、本願補正発明における「半導体基板に開口部を形成する工程」に相当する。
（ウ）引用例１発明における「前記開口部および前記凹部を塗布絶縁膜により充填する工程」と「前記開口部中および前記凹部を充填している前記塗布絶縁膜を、前記絶縁膜をマスクとして、前記半導体基板の主面に略垂直な方向に異方性エッチングし、前記凹部中の塗布絶縁膜中に、前記開口部から連続的に延在する空間を形成する工程」とは、本願補正発明における「前記開口部内に絶縁膜を形成する工程」に相当する。
（エ）引用例１発明における「前記絶縁膜上に、前記開口部および前記空間を充填するように導電層を堆積する工程」と「前記絶縁膜上において前記導電層を除去し、前記開口部および前記空間中に導電性プラグを形成する工程」とは、本願補正発明における「前記絶縁膜が形成された開口部内に埋め込み電極を形成する工程」に相当する。
（オ）引用例１発明における「ドライエッチング」と本願補正発明における「スピンエッチング」とは、半導体基板に対するエッチングである点で一致する。そして、引用例１発明における「前記半導体基板の第２の、前記第１の主面に対向する主面に対して、前記導電性プラグが前記塗布絶縁膜により覆われた状態で前記半導体基板の裏面に突出するまで前記半導体基板の構成材料を除去するドライエッチング工程」は、半導体基板が薄型化して上記導電性プラグが埋め込まれた凹部が上記半導体基板を貫通する構造にするとともに、上記導電性プラグが上記半導体基板の裏面から突出した構造とするものであるから、本願補正発明と引用例１発明とは、「前記半導体基板の前記開口部が形成された面の裏面から、前記半導体基板をエッチングすることにより、前記半導体基板を薄型化して前記半導体基板に前記開口部を貫通させ、前記埋め込み電極を前記半導体基板の裏面から突出させる工程」を備えている点で一致する。
（カ）引用例１発明における「前記半導体基板の裏面を前記導電性プラグが露出するまでＣＭＰ法により研磨する工程」は、上記ドライエッチング工程に対して耐性を有する材料よりなるものであって、上記ドライエッチング工程において除去されることなく残存して上記導電性プラグを覆っていた塗布絶縁膜が除去される工程といえるから、本願補正発明における「前記絶縁膜の少なくとも一部を除去して前記埋め込み電極を前記絶縁膜から露出させる工程」に相当する。
　
　そうすると、本願補正発明と引用例１発明とは、次の点で一致する。
　
＜一致点＞
「半導体基板に開口部を形成する工程と、
　前記開口部内に絶縁膜を形成する工程と、
　前記絶縁膜が形成された開口部内に埋め込み電極を形成する工程と、
　前記半導体基板の前記開口部が形成された面の裏面から、前記半導体基板をエッチングすることにより、前記半導体基板を薄型化して前記半導体基板に前記開口部を貫通させ、前記埋め込み電極を前記半導体基板の裏面から突出させる工程と、
　前記絶縁膜の少なくとも一部を除去して前記埋め込み電極を前記絶縁膜から露出させる工程と
　を備えた半導体装置の製造方法」
　
　一方、本願補正発明と引用例１発明とは、次の点で相違する。
　
＜相違点＞
　半導体基板を薄型化するために該半導体基板の裏面に対して施されるエッチングが、本願補正発明では、「スピンエッチング」であって、かつ「前記半導体基板のエッチングレートは、第１のエッチングレートから前記絶縁膜が前記半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階で前記第１のエッチングレートよりも遅い第２のエッチングレートに変化する」ものとされるのに対して、引用例１発明では、単に「ドライエッチング」とされる点
　
４．判断
　そこで、上記相違点について、以下検討する。
　半導体ウエハの厚みをより薄くするためのエッチングを半導体ウエハを回転させながら行うウエットエッチング、即ちスピンエッチングにより行い、その際のエッチングレートを半導体ウエハの終点厚みが近づくにつれてエッチングレートが遅くなるように制御して細かい厚みの制御を可能とすることは、下記周知例１、２に記載されるように、本願出願当時既に周知の技術である。
　そして、半導体ウエハ、即ち半導体基板の薄型化に用いられるエッチングとして周知の上記のようなスピンエッチングを引用例１発明における半導体基板の薄型化のためのドライエッチングに替えて用いることは、当業者が容易になし得たことである。
　
周知例１：特開２００１−２０３２４９号公報
〔周１ａ〕「半導体装置の製造において、近年、パターン付などの半導体ウエハの厚みをより薄くするエッチング工程の必要性が増大している。」（【０００２】）
　
〔周１ｂ〕「ウエットエッチング装置Ｂは、エッチング処理の対象（厚み計測装置Ａの計測対象）である半導体ウエハＷの一方の表面（以下、エッチング面という）を、エッチング液によってウエットエッチングするように構成されている。半導体ウエハＷは、エッチング面とは反対の面側に配置されたガラス基板などからなる保持基板２１によって保持された状態で、回転台２２上に固定される。回転台２２は、回転駆動部２３によって回転駆動され、これによって、ウエットエッチング中に半導体ウエハＷが回転される。半導体ウエハＷがパターン付である場合には、パターンのある面が保持基板２１側とされ、パターンとは反対側の面をエッチング面としてウエットエッチングが行われる。・・・
半導体ウエハＷのエッチング面へのエッチング液の供給は、エッチング液供給部２４によって行われる。エッチング液供給部２４は、半導体ウエハＷに対するエッチング液の供給及び停止、または洗浄水の供給などを行う。このエッチング液供給部２４によって、回転している半導体ウエハＷのエッチング面にノズル２４ａからエッチング液が供給されると、供給されたエッチング液は半導体ウエハＷの表面上で薄いエッチング液層Ｅを形成し、このエッチング液層Ｅによって、半導体ウエハＷの表面がウエットエッチングされる。」（【００４１】〜【００４２】）
　
〔周１ｃ〕「ウエットエッチングのエッチングレートについては、必ずしも一定のレートとしなくても良い。例えば、厚み計測によって得られた半導体ウエハＷの厚みの時間変化に基づいて、終点厚み（エッチングの終了時刻）が近づくにつれてエッチングレートが遅くなるようにエッチングを制御すれば、さらに細かい厚みの制御が可能となる。」（【００８５】）
　
周知例２：特開２００１−３１３２７９号公報
〔周２ａ〕「半導体装置の製造において、近年、パターン付などの半導体ウエハの厚みをより薄くするエッチング工程の必要性が増大している。」（【０００２】）
　
〔周２ｂ〕「ウエットエッチング装置Ｂは、エッチング処理の対象（厚み計測装置Ａの計測対象）である半導体ウエハＷの一方の表面（以下、エッチング面という）を、エッチング液によってウエットエッチングするように構成されている。半導体ウエハＷは、エッチング面とは反対の面側に配置されたガラス基板などからなる保持基板２１によって保持された状態で、回転台２２上に固定される。回転台２２は、回転駆動部２３によって回転駆動され、これによって、ウエットエッチング中に半導体ウエハＷが回転される。半導体ウエハＷがパターン付である場合には、パターンのある面が保持基板２１側とされ、パターンとは反対側の面をエッチング面としてウエットエッチングが行われる。・・・
半導体ウエハＷのエッチング面へのエッチング液の供給は、エッチング液供給部２４によって行われる。エッチング液供給部２４は、半導体ウエハＷに対するエッチング液の供給及び停止、または洗浄水の供給などを行う。このエッチング液供給部２４によって、回転している半導体ウエハＷのエッチング面にノズル２４ａからエッチング液が供給されると、供給されたエッチング液は半導体ウエハＷの表面上で薄いエッチング液層Ｅを形成し、このエッチング液層Ｅによって、半導体ウエハＷの表面がウエットエッチングされる。」（【００４６】〜【００４７】）
　
〔周２ｃ〕「ウエットエッチングのエッチングレートについては、必ずしも一定のレートとしなくても良い。例えば、厚み計測によって得られた半導体ウエハＷの厚みの時間変化に基づいて、終点厚み（エッチングの終了時刻）が近づくにつれてエッチングレートが遅くなるようにエッチングを制御すれば、さらに細かい厚みの制御が可能となる。」（【０１１９】）
　
　なお、審判請求人は、平成２１年７月２９日付け回答書において、「引用文献６，７には、半導体ウェハの厚みを制御することを目的として、エッチングレートを遅くするという一般的な内容が記載されているものの、埋め込み電極を半導体基板の裏面から突出させることとの関係において、エッチングレートをどのように遅くするかについては、具体的な記載がありません。本願発明の「絶縁膜が半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階で第１のエッチングレートよりも遅い第２のエッチングレートに変化させる」と言うエッチングレートを変更するタイミングについての特徴は、埋め込み電極を半導体基板の裏面から突出させる上で肝要な特徴であり、引用文献６，７には、このような記載はなく、それを示唆する記載もありません。そして、このようなエッチングレートの変更タイミングについての特徴から、本願発明は、半導体基板表面から貫通電極を突出して形成する際、エッチングレートが長時間に渡って低下することを防止しつつ、かつ、半導体基板のエッチング量の面内バラツキを低減させることが可能となり、そのため、半導体装置のスループットの低下を抑制しつつ、貫通電極の突出高さの均一性を向上させることが可能となるという特有の効果を奏するものとなります。したがいまして、引用文献１〜５に記載の技術に、引用文献６，７に記載の技術を適用したとしても、本願発明の構成に想到するものではなく、本願発明は引用文献に記載の技術に基づいて、当業者が容易に発明をすることができるものではありません。」と主張している（上記主張中の「引用文献６」、「引用文献７」及び「本願発明」は、それぞれ「周知例１」、「周知例２」及び「本願補正発明」に対応する。）。
　しかしながら、「絶縁膜が半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階」とは、半導体基板裏面のスピンエッチングが開始されてから上記絶縁膜の少なくとも一部が露出する直前までの期間及び上記絶縁膜の少なくとも一部が露出した瞬間から上記スピンエッチングが終了するまでの期間の両者を足し合わせた期間、即ちスピンエッチングが開始されてから終了するまでの全期間を意味すると解するほかないから、結局のところ、本願補正発明において、エッチングレートが第１のエッチングレートからより遅い第２のエッチングレートに変化するタイミングは、半導体基板裏面のスピンエッチングが開始されてから終了するまでの期間内であればどのタイミングであってもよいことになり、「エッチングレートを変更するタイミングについての特徴は、埋め込み電極を半導体基板の裏面から突出させる上で肝要な特徴」であるとの上記主張は、根拠を欠くものといわざるを得ない。
　また、「半導体基板表面から貫通電極を突出して形成する際、エッチングレートが長時間に渡って低下することを防止しつつ、かつ、半導体基板のエッチング量の面内バラツキを低減させることが可能となり、そのため、半導体装置のスループットの低下を抑制しつつ、貫通電極の突出高さの均一性を向上させることが可能となる」点が本願補正発明に特有の効果であると主張する点についても、このような効果は、エッチングの終点が近づくにつれてエッチングレートが遅くなるように制御した上記周知例１、２記載の周知技術から十分予測される範囲のものであるから、本願補正発明の特有の効果であるとも上記周知技術に比べて格別有利な効果であるともいえない。
　よって、上記主張は採用することができない。
　
　そして、本願補正発明の効果は、引用例１発明及び上記周知技術から予測可能な範囲のものであって、格別顕著でない。
　したがって、本願補正発明は、引用例１発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものである。
　
５．本件補正についてのむすび
　以上のとおりであるから、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、上記本件補正事項を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１９年１２月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１〜７に係る発明は、平成１９年７月２５日付けの手続補正により補正された明細書の特許請求の範囲の請求項１〜７に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「【請求項１】　半導体基板に開口部を形成する工程と、
　前記開口部内に絶縁膜を形成する工程と、
　前記絶縁膜が形成された開口部内に埋め込み電極を形成する工程と、
　前記半導体基板の前記開口部が形成された面の裏面から、前記半導体基板をスピンエッチングすることにより、前記半導体基板を薄型化して前記半導体基板に前記開口部を貫通させ、前記埋め込み電極を前記半導体基板の裏面から突出させる工程と、
　前記絶縁膜の少なくとも一部を除去して前記埋め込み電極を前記絶縁膜から露出させる工程とを備えることを特徴とする半導体装置の製造方法。」
　
２．引用例及びその記載事項並びに引用発明
　原査定の拒絶の理由で引用された引用例１及びその記載事項並びに引用例１発明は、前記「第２　〔理由〕２．」に記載したとおりである。
　
３．対比・判断
　本願発明は、上記「第２　〔理由〕」で検討した本願補正発明から、スピンエッチングについての「前記半導体基板のエッチングレートは、第１のエッチングレートから前記絶縁膜が前記半導体基板の裏面に露出する前若しくは少なくとも一部が露出した段階で前記第１のエッチングレートよりも遅い第２のエッチングレートに変化する」との限定を解除したものに相当する。
　そうすると、本願発明の発明特定事項を全て含み、さらに他の限定を付したものに相当する本願補正発明が上記「第２　〔理由〕４．」に記載したとおり、引用例１発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願発明（請求項１に係る発明）は、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、その余の請求項について検討するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。