(57)【特許請求の範囲】
【請求項１】
半導体素子の静電気保護回路において、
正の電源端子と負の電源端子との間で直列に連結されて逆バイアスされる第１ダイオード及び第２ダイオードからなる１次静電破壊防止回路であって、それらのダイオードの連結点が前記半導体素子の入、出力端子に接続され、前記入、出力端子を通じて印加された静電気をバイパスさせる１次静電破壊防止回路と、
前記正の電源端子と負の電源端子との間で直列に連結されて逆バイアスされる第３ダイオード、第４ダイオード、第５ダイオード及び第６ダイオードから構成される２次静電破壊防止回路であって、前記１次静電破壊防止回路と並列に連結され、かつ、前記第４ダイオードと第５ダイオードの連結点が前記半導体素子の入、出力端子に接続され、その入、出力端子を通じて印加された静電気をバイパスさせる２次静電破壊防止回路と、
前記２次静電破壊防止回路と並列に連結される、３次・４次・・・ｎ次静電破壊防止回路と
を含むことを特徴とする静電気保護回路。
【請求項２】
前記１次・２次・３次・４次・・・ｎ次静電破壊防止回路は、前記入、出力端子と前記半導体素子の内部回路との間に構成されることを特徴とする請求項１記載の静電気保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の静電気保護回路に関するもので、特に静電気の流入による素子の破壊を防止するようにした静電気保護回路に関する。
【０００２】
【従来の技術】
半導体装置には静電気によって素子が破壊されるのを防止するために、素子の入、出力端子の内部または外部に静電気保護回路を備えている。その例を図面に基づいて説明する。
図１ａは、素子の内部の静電気保護回路を示した図面で、図１ｂは、素子の外部の静電気保護回路を示したものである。
従来の素子内部の静電気保護回路は、入出力端子と正負の電源電圧にそれぞれ逆方向にダイオードを接続したものである。すなわち、図示のように正（＋）極性の電源電圧（Ｖｄｄ）端子に第１ダイオード１のアノード端子を接続し、そのカソード端子を内部回路の素子の入出力端子（またはパッド）に接続する。さらに、第１ダイオード１のカソード端子が連結された内部回路の入、出力端子に第２ダイオード２のアノード端子を接続し、そのカソード端子を負（−）極性の電源電圧（Ｖｓｓ）端子へと接続する。
第１ダイオード１は、正極性を有する静電気から内部回路を保護するためのもので、第２ダイオード２は、負極性を有する静電気から内部回路を保護するためのものである。第１、第２ダイオード１、２は、Ｐ導電型とＮ導電型と接合されたＰＮ接合ダイオードである。このようなダイオードの代わりにトランジスタを使用することができる。
【０００３】
図２ａは、トランジスタを使用して、素子内部の静電気保護回路を構成したもので、図２ｂは素子外部の静電気保護回路を構成したものである。
図２ａ乃至図２ｂの図示のように、ダイオードの代わりにＰＭＯＳトランジスタとＮＭＯＳトランジスタとをそれぞれダイオード接続としたＤＰＴとＤＮＴとを使用したものである。第１ダイオード１の代わりにＤＰＴを、第２ダイオード２の代わりにＤＮＴを使用している。
【０００４】
上記した従来の静電気保護回路の動作を以下の通り説明する。
まず、素子内部及び外部の静電気保護回路は、静電気保護回路を素子の入、出力端子中のいずれかに接続したもので、動作的にはいずれも異なることがないので、以下では素子内部の静電気保護回路のみを説明する。
図１ａの図示のように、パッドを通じて静電気が印加されると、正極性の静電気の場合、ノード“Ａ”点の電位は上昇する。その印加された静電気によって“Ａ”点の電位が、正極性の電源電圧（Ｖｄｄ）より、第１ダイオード１のターン−オン電圧（Ｖｏｎ）まで上昇すると、第１ダイオード１は導通される。従って、“Ａ”点の電位が、Ｖｄｄ＋Ｖｏｎとなると、第１ダイオード１を通じて電源回路へバイパスされるので、内部回路にはＶｄｄ＋Ｖｏｎ以上の電圧が伝わることはない。
【０００５】
逆に、パッドを通じて印加された静電気が負極性を有する場合は、“Ａ”点の電位は下降する。その印加された静電気によって、“Ａ”点の電位が負極性の電源電圧（Ｖｓｓ）より、第２ダイオード２のターン−オン電圧（Ｖｏｎ）まで下降すると、第２ダイオード２はターン−オンする。従って、“Ａ”点の電位が、Ｖｓｓ−Ｖｏｎ以上となると、第２ダイオード２を通じてバイパスされるので、内部回路にはＶｓｓ−Ｖｏｎ以下の電圧は伝わらない。
これは、図２のように、ダイオードの代わりにトランジスタを使用した場合でも同様である。
【０００６】
【発明が解決しようとする課題】
しかし、上記従来の静電気保護回路は、瞬間的に過度な静電気が印加されると、ダイオードの内部抵抗が破壊されることがあり、一旦ダイオード及びトランジスタが破壊されると、その以降静電気から内部回路を保護することができないという問題があった。
そのため、ダイオードまたはトランジスタのサイズを大きくしなければならないが、それは現在、素子の集積度及び小型化趨勢に鑑みて好ましくない。
【０００７】
本発明は、前記のような問題点を解決するために案出したもので、小型のダイオード及びトランジスタを使用して静電気保護回路を構成させようとするものである。
【０００８】
前記の目的を達成するための本発明の静電気保護回路は、正の電源端子と負の電源端子との間で直列に連結されて逆バイアスされる第１ダイオード及び第２ダイオードからなる１次静電破壊防止回路であって、それらのダイオードの連結点が前記半導体素子の入、出力端子に接続され、前記入、出力端子を通じて印加された静電気をバイパスさせる１次静電破壊防止回路と、前記正の電源端子と負の電源端子との間で直列に連結されて逆バイアスされる第３ダイオード、第４ダイオード、第５ダイオード及び第６ダイオードから構成される２次静電破壊防止回路であって、前記１次静電破壊防止回路と並列に連結され、かつ、前記第４ダイオードと第５ダイオードの連結点が前記半導体素子の入、出力端子に接続され、その入、出力端子を通じて印加された静電気をバイパスさせる２次静電破壊防止回路と、前記２次静電破壊防止回路と並列に連結される、３次・４次・・・ｎ次静電破壊防止回路とを含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明実施形態の静電気保護回路を、添付図面を参照して説明する。
図３ａは、本発明による素子内部の静電気保護回路を示したもので、図３ｂは素子外部の静電気保護回路を示したものである。図３ａと図３ｂとは、静電気保護回路を素子の内部に構成するか外部に構成するかだけの差異であるので、ここでは内部に構成する場合のみを説明する。
【００１０】
本実施形態は、図３ａの図示のように、素子の入、出力端子と素子内部回路との間に静電気保護回路を構成したもので、正極性の電源電圧（Ｖｄｄ）端子と内部回路の素子の入、出力端子（またはパッド）に第１ダイオード３１を、第１ダイオード３１のカソード端子が連結された内部回路の入、出力端子と負極性の電源電圧（Ｖｓｓ）端子とに第２ダイオード３２を従来同様に接続する。これらは１次静電気保護回路を構成している。本実施形態は、さらに第１ダイオード３１に並列に、すなわち、素子の入、出力端子と正極性の電源電圧（Ｖｄｄ）端子との間に２つの直列に接続された第３、第４ダイオード３３、３４を接続し、かつ第２ダイオード３２と並列に、すなわち素子の入、出力端子と負極性の電源との間に２つの直列に連結された第５、第６ダイオード３５、３６を接続している。これらの第３、４ダイオード、及び第５、６ダイオードは２次静電気保護回路を構成している。さらに、２次静電気保護回路に並列に３次、４次・・・ｎ次静電気保護回路を接続しても良い。
【００１１】
第３、第４ダイオード３３、３４は、入、出力端子とＶｄｄ端子との間に逆バイアスに連結され、第５、第６ダイオード３５、３６もまた、入、出力端子とＶｓｓ端子との間に逆バイアスに連結される。本実施形態ではそれぞれ２つのダイオードを直列に接続しているが１つのダイオードでも良い。
また、第１ダイオード３１と並列連結された第３、第４ダイオード３３、３４に並列にさらに他のダイオードを並列に接続することができる。そのダイオードは複数でも１つでもかまわない。負側でも同様である。
上記ダイオードの代わりにトランジスタを使用することができるのは従来同様である。
図４ａは、トランジスタを使用して、素子内部の静電気保護回路を構成したもので、図４ｂは、素子外部の静電気保護回路を構成したものである。
図４ａまたは図４ｂのように、ダイオードの代わりにＤＰＴとＤＮＴとを使用したものである。
正極性を有する静電気から内部回路を保護するために使用されるダイオード等の代わりにＤＰＴを、負極性を有する静電気から内部回路を保護するために使用されるダイオード等の代わりにＤＮＴを使用する。
【００１２】
上記のように構成された本実施形態の静電気保護回路の動作を以下の通りに説明する。
パッドを通じて正極性を有する静電気が印加されると、ノード“Ａ”点の電位は上昇する。その“Ａ”点の電位が、正極性の電源電圧（Ｖｄｄ）より、第１ダイオード３１のターン−オン電圧（Ｖｏｎ）まで上昇すると、第１ダイオード３１は導通する。従って、“Ａ”点の電圧がＶｄｄ＋Ｖｏｎになると、第１ダイオード３１を通じて静電気がバイパスされる。同様に、負極性の静電気がパッドを通じて印加されると、ノード“Ａ”点の電位は下降する。それによって、“Ａ”点の電位が負極性の電源電圧（Ｖｓｓ）より、第２ダイオード３２のターン−オン電圧（Ｖｏｎ）だけ下降すると、第２ダイオード３２は導通する。“Ａ”点の電位が、Ｖｓｓ−Ｖｏｎとなると、静電気は前記第２ダイオード３２を通じてバイパスする。このように、静電気から内部回路を保護することができる。
【００１３】
しかし、印加される正極性の静電気が過度となると、第１ダイオード３１を通じて流れる電流が増加して、“Ａ”点の電位がＶｄｄ＋Ｖｏｎより上昇するようになる。このとき、第３、第４ダイオード３３、３４には、少量の漏洩電流が流れるようになるが、この漏洩電流は“Ａ”点の電位が上昇することによって比例して増加する。従って、第１ダイオード３１と第３、第４ダイオード３３、３４との電流分配によって、過度な静電気の流入による第１ダイオード３１の破壊を防止することができる。
同様に、負極性の静電気が過度に印加される場合も、前記正極性の場合と同様に、第２ダイオード３２と、第５、第６ダイオード３５、３６とによる電流分配を通じて、第２ダイオード３２の静電破壊を防止する。
【００１４】
過度な正極性を有する、または負極性を有する静電気によって、第１ダイオード３１または第２ダイオード３２が万一破壊されたとしても、第３、第４ダイオード３３、３４または、第５、第６ダイオード３５、３６が第１、第２ダイオード３１、３２の役割の代わりを果たすので内部回路が完全に破壊されることはない。
【００１５】
【発明の効果】
上述したように、本発明の静電気保護回路は、静電破壊防止回路を構成するダイオードまたはトランジスタを多段に構成して、過度な静電気が流入される時、これを分配することによって、静電破壊防止回路自体の破損を防止することができ、その上、万一静電破壊防止回路の最初のダイオードが破損されても、これに並列に接続されている次段でそれを補償するので、内部回路に静電気が流入されることを遮断することができる。
【図面の簡単な説明】
【図１】従来静電気保護回路の構成図。
【図２】従来の他の例による構成図。
【図３】本発明実施形態の構成図
【図４】本発明の他の実施形態の構成図
【符号の説明】
３１：  第１ダイオード
３２：  第２ダイオード
３３、３４：  第３、第４ダイオード
３５、３６：  第５、第６ダイオー
【図１】
0003566512.tif 000002
【図２】
0003566512.tif 000003
【図３】
0003566512.tif 000004
【図４】
0003566512.tif 000005