(57)【特許請求の範囲】
【請求項１】
第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成される、半導体パッケージにおいて、
前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に形成された、図案またはマークを有する導電性インク層を有することを特徴とする半導体パッケージ。
【請求項２】
第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成され、
前記回路基板は、前記樹脂層の第２面に金属薄膜層を有する、半導体パッケージにおいて、
前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に形成された、図案またはマークを有する導電性インク層を有することを特徴とする半導体パッケージ。
【請求項３】
前記導電性インク層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記金属薄膜層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする請求項２に記載の半導体パッケージ。
【請求項５】
第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層とで構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
前記メインストリップから前記閉鎖部材を除去する段階と、
前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、
外部入出力端子として導電性ボールを融着する段階と、
前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
で構成されることを特徴とする半導体パッケージの製造方法。
【請求項６】
第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成された金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
前記メインストリップから前記閉鎖部材を除去する段階と、
前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に、図案またはマークを有する導電性インク層を形成する段階と、
外部入出力端子として導電性ボールを融着する段階と、
前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
で構成されることを特徴とする半導体パッケージの製造方法。
【請求項７】
第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成され、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されている金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
前記メインストリップから前記閉鎖部材を除去する段階と、
前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、
外部入出力端子として導電性ボールを融着する段階と、
前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
で構成されることを特徴とする半導体パッケージの製造方法。
【請求項８】
前記閉鎖部材接着段階が、各々のサブストリップに個々に接着される分離型閉鎖部材を前記閉鎖部材の一側がサブストリップとサブストリップとの間の境界に形成されたスロットを包含する領域上に各々複数枚独立的に接着させることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項９】
前記閉鎖部材接着段階が、各々のメインストリップに接着される一体型閉鎖部材をサブストリップとサブストリップとの間の境界に形成されたスロットに一致する位置に切断用小孔ラインが配置されるように接着させることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項１０】
前記閉鎖部材除去段階が、サブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側がメインストリップから分離されるように除去することを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項１１】
前記閉鎖部材接着段階で使用される閉鎖部材がカバーレイテープであることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項１２】
複数個の前記サブストリップが貫通スロットを境界に相互隣接して配置され、前記導電性回路パターンが前記各々のサブストリップ内の多数の貫通孔各々の周縁に隣接した少なくとも一表面上の領域に、接続手段により半導体チップと電気的に連結させるための多数のボンドフィンガー、外部入出力端子としての導電性ボールが融着領域である多数のボールランド及び、前記ボンドフィンガーと前記ボールランドとを電気的に連結する多数の連結部とで構成され、前記樹脂層及び前記回路パターン層の表面の、前記ボンドフィンガー及びボールランド以外の部分に、カバーコートがコーティングされることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項１３】
前記閉鎖部材接着段階で接着される閉鎖部材が前記各々のサブストリップ内の多数の貫通孔各々の周縁と半導体チップ実装領域の外周縁との間の領域一部にモールドゲートとしての通孔が形成され、前記通孔に一端が連結されたモールドランナーゲートを有することを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【請求項１４】
前記モールディング段階で封止材充填がトップダイに形成されたランナーと前記モールドランナーゲートを経由してゲートとしての前記通孔を通じてなることを特徴とする請求項１３に記載の半導体パッケージの製造方法。
【請求項１５】
前記通孔は円形、四角形及び折曲された四角形の中から選択されるいずれか一つの形状であり、前記モールドランナーゲートが金で鍍金されることを特徴とする請求項１４に記載の半導体パッケージの製造方法。
【請求項１６】
前記モールディング段階は、前記回路基板をダイの間に位置させ、前記入出力パッドが形成された半導体チップの表面に対応するダイにゲートを形成することによって、前記封止材が、前記入出力パッドが形成された半導体チップの表面から充填されるようにすることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージとその製造方法に係り、より詳しくは、超薄型かつ放熱性がよい半導体パッケージ、高密度積層実装が可能な半導体パッケージ、及び、各々半導体チップ実装用貫通孔を有する数十〜数百の回路基板を有し、分離型または切断小孔ラインを有する一体型カバーレイ（ｃｏｖｅｒ  ｌａｙ）テープと組合せることが可能な回路基板ストリップ（ｓｔｒｉｐ）を用いた、半導体パッケージの効率的な製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージは、ボールグリッドアレイ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）半導体パッケージ（以下、ＢＧＡ半導体パッケージという）、チップスケール（ｃｈｉｐ  ｓｃａｌｅ）半導体パッケージ及びマイクローボールグリッドアレイ（ｍｉｃｒｏ  ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）半導体パッケージ等のように漸次小型化及び薄型化の趨勢にある。
【０００３】
また、このような半導体パッケージに搭載される半導体チップも集積技術及び製造装備の発達により電力回路の高性能化、動作周波数の増加及び回路機能の拡大に附随して、半導体チップの作動中発生するチップの単位体積当り熱発生量も増加する傾向にある。
【０００４】
このような従来の多様な形態の半導体パッケージ中で、最も一般的なＢＧＡ半導体パッケージを図３４に図示する。
【０００５】
上記の図示された従来の一般的なＢＧＡ半導体パッケージの構造は、多数の電子回路が集積されており、その表面に入出力パッド４’が形成されている半導体チップ２’が接着層９１’を介在して比較的厚さのある印刷回路基板１０’の上面中央部に実装されている。
【０００６】
印刷回路基板１０’は、樹脂層１１’を中心層にしてその上面には半導体チップ２’実装部位を中心にその外周縁外部領域上に放射状にボンドフィンガー（注記：インナーリード、のことです。）１２’、連結部（導電性トレイス）１３’等を包含する回路パターン層が形成されており、底面にはボールランド１５’がグリッド形態に形成されている。回路パターン層を構成するボンドフィンガー１２’、連結部１３’及びボールランド１５’は銅等のような導電性系列の金属材で形成され、樹脂層１１’上面の連結部１３’と底面のボールランド１５’は導電性ビアホール１４’により連結されている。また、ボンドフィンガー１２’及びボールランド１５’と半導体チップ実装部位を除外した樹脂層１１’の上下面はカバーコート層１６’でコーティングされて外部環境から回路パターン層を保護すると共にショート等を防止する。
【０００７】
一方、半導体チップ２’の入出力パッド４’は印刷回路基板１０’の上面に形成されたボンドフィンガー１２’に導電性ワイア６’で連結されており、半導体チップ２’及び導電性ワイア６’、そのボンディング部等を有害な外部環境から保護するために半導体チップ２’等を包含する印刷回路基板１０’の上方部は封止材２０’で封止されている。
【０００８】
また、印刷回路基板１０’の底面に形成されたボールランド１５’には導電性ボール３０’が融着され、マザーボード（図示せず）に実装する時、半導体チップ２’とマザーボード間に所定の電気的信号を伝達できるようになっている。
【０００９】
このような構成の従来の一般的なＢＧＡ半導体パッケージは、半導体チップ２’の電気的信号が入出力パッド４’、導電性ワイア６’、ボンドフィンガー１２’、連結部１３’、ビアホール１４’、ボールランド１５’及び導電性ボール３０’を経由してマザーボードに伝達されるか、またこれとは逆順に電気的信号が伝達される。
【００１０】
しかし、このような従来のＢＧＡ半導体パッケージに於いては、半導体チップ２’が比較的その厚さが厚い印刷回路基板１０’上面に実装されるので、全体的な半導体パッケージの厚さも併せて大きくなる。これは前述のように最近の超小型化、超薄型化の趨勢を満足させることはできないので、結局いろいろな超小型電子機器、例えば、携帯電話、セルラーフォン、無線呼出器等の使用時に不満足であるという問題点がある。
【００１１】
また、前述のように、半導体チップの作動時の単位体積当り熱発生量は相対的に増加する趨勢である反面、放熱効率が低くなるので半導体チップの電気的性能が低下すると共に、場合によっては半導体チップの機能の麻痺を招き、これによって半導体チップを採用した半導体パッケージまたは電子機器の性能低下または機能停止を引き起こすおそれがある。
【００１２】
半導体チップの作動時、発生する熱を外部へ容易に発散させるための従来の方案として放熱板搭載半導体パッケージが提案されているが、この場合、前記放熱板の搭載によりその厚さだけ半導体パッケージの厚さも増大すると共に、製造価格もこれに伴って上昇するという問題点がある。
【００１３】
上記の諸問題に対しては、従来から部分的には、特に薄型化という点では、対策を施した技術が開示されている。図１〜図５、図８は各々、そのような従来技術による多様な形態の半導体パッケージを図示した断面図である。
【００１４】
図１を參照すれば、下部と上部に各々、第１面２ａ及び第２面２ｂを有し、下部の第１面２ａには多数の入出力パッド４が形成された半導体チップ２が具備されている。
【００１５】
半導体チップ２は回路基板１０に形成された一定の大きさの貫通孔１８の内側に位置している。貫通孔１８の広さは半導体チップ２の第１面２ａまたは第２面２ｂの広さより大きく形成されている。回路基板１０は下部と上部に各々、第１面１１ａ及び第２面１１ｂを有する樹脂層１１を中心に、前記のように半導体チップ２が配置される領域に貫通孔１８が形成されており、貫通孔１８の外側である樹脂層１１の第１面１１ａにはボールランド１５を包含する多数の導電性回路パターン層が形成されている。即ち、前記回路パターン層は導電性の銅（Ｃｕ）材質として貫通孔１８近辺から一連のボンドフィンガー１２、連結部１３、ボールランド１５の順序に形成されている。
【００１６】
ここで、ボンドフィンガー１２には、今後接続手段６との容易なボンディングのために金（Ａｕ）または銀（Ａｇ）を鍍金するのが望ましく、ボールランド１５には、今後導電性ボール３０との容易なボンディングのために金（Ａｕ）、銀（Ａｕ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）等を鍍金するのが望ましい。また、樹脂層１１としては硬質ＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ  ｔｒｉａｚｉｎｅ）系エポキシ樹脂層が望ましい。
【００１７】
ボンドフィンガー１２及びボールランド１５の周辺には、これら以外の回路パターン層を外部の物理的、化学的、電気的及び機械的な衝撃等から保護するためにカバーコート層１６がコーティングされている。カバーコート層１６としては一般的な絶縁性の高分子樹脂が望ましい。
【００１８】
半導体チップ２の入出力パッド４と回路基板１０の回路パターン層中、ボンドフィンガー１２とは相互電気的に接続されるように接続手段６で連結されている。ここで、接続手段６としては金（Ａｕ）ワイアやアルミニユウム（Ａｌ）ワイアのような導電性ワイアまたはリード（ｌｅａｄ）を利用するのが望ましい。
【００１９】
一方、貫通孔１８内の半導体チップ２、接続手段６及び回路基板１０の一部は外部の物理的、化学的及び機械的な衝撃等から保護するように封止材２０で封止されている。封止材２０は金型を用いたエポキシモールディングコンパウンド（ｅｐｏｘｙ  ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）、またはディスペンサー（ｄｉｓｐｅｎｓｅｒ）を用いた液相エポキシ樹脂等で形成し、半導体チップ２の第２面２ｂが封止材２０の外側に露出するように形成するのが望ましい。
【００２０】
回路基板１０の回路パターン層中、ボールランド１５には錫（Ｓｎ）、鉛（Ｐｂ）またはこれらの合金でなる多数の導電性ボール３０が融着されることによって、今後マザーボード（図示せず）に実装することが可能になっている。
【００２１】
ここで、半導体チップ２の第１面２ａと、ボンドフィンガー１２が形成された回路基板１０面は同一方向に形成されており、半導体チップ２の第２面２ｂは樹脂層１１の第２面１１ｂと同一面をなすようにすることによって、結局半導体パッケージの厚さを薄型化するように誘導し、また、半導体チップ２の第２面２ｂが封止材２０の外側に露出しているので、半導体チップ２からの熱が外部に容易に放出される。
【００２２】
參考に、以下の説明で開示される半導体パッケージの構造は、前述した図１の半導体パッケージと類似するので、その差異点だけを主に説明することにする。
【００２３】
図２に示すように、半導体チップ２の第２面２ｂ、封止材２０の一面（図面上、上面）及び樹脂層１１の第２面１１ｂの全体には、閉鎖部材としての絶縁性のフイルム層４０をさらに付着して、半導体チップ２の実装工程中、前記半導体チップを臨時に固定すると同時に第２面２ｂに対する外部環境からの保護を図ると共に、今後、説明する製造工程中、封止材が半導体チップ２の第２面２ｂの方へ流れ出すおそれを除去することもできる。また、絶縁性のフイルム層４０としては紫外線を照射すれば容易に分離される紫外線テープの利用も可能である。
【００２４】
さらに、図３に示すように、半導体チップ２の第２面２ｂ、封止材２０の上面及び樹脂層１１の第２面１１ｂ全体には、金属薄膜層５０をさらに付着して半導体チップ２の第２面２ｂを外部環境から保護すると共に、製造工程中、封止材が半導体チップ２の第２面２ｂの方へ流れないようにすることもできる。前記のように、金属薄膜層５０を形成する場合には、半導体チップ２の熱がより容易に外部へ放出され、また、半導体チップ２の一面が直接、グラウンディングされることによって、その電気的性能が向上する。ここで、金属薄膜層５０としては銅（Ｃｕ）薄膜を利用するのが望ましい。
【００２５】
図４に示すように、樹脂層１１の第１面１１ａには、通常的な銅材質の回路パターン層の代わりに接着層９０を介在してリードパターンを接着させることもできる。前記リードパターンは通常のリードフレームを利用したもので、連結部１３及びボールランド１５でなり、半導体チップ２の入出力パッド４と前記リードパターンの接続手段６はリード自身である。また、封止材２０としてはエポキシモールディングコンパウンドまたは液相封止材を使用することができる。図面中の未説明の符号１７は封止材２０として液相封止材を使用する場合、その液相封止材が外側へこれ以上流れないようにするダムである。ダム１７は封止材または金属材等で形成できる。
【００２６】
図５に示すように、樹脂層１１の第２面１１ｂには、放熱板６０をさらに付着することもできる。放熱板６０は半導体チップ２の熱を外部へ放出する役割の他に樹脂層１１が容易に曲がらないようにする補強材の役割も遂行する。放熱板６０は銅（Ｃｕ）またはアルミニユウム（Ａｌ）の材質で形成するのが望ましい。また、放熱板６０は前述した図１〜図４の半導体パッケージ及び今後説明する図６〜図９のすべての半導体パッケージに適用が可能である。
【００２７】
ここで、半導体チップ２の第１面２ａと、ボンドフィンガー１２が形成された回路基板１０面は同一方向に形成されており、半導体チップ２の第２面２ｂと、回路基板１０の一面に形成されている放熱板６０の一面、及び封止材２０の一面は同一平面をなすようにするのが望ましい。また、前記同一平面をなす半導体チップ２の第２面２ｂと、回路基板１０の一面に形成されている放熱板６０の一面、及び封止材２０の一面には、図示していない絶縁性フイルム層をさらに付着することもできる。このような絶縁性フイルム層の形成は図２に示す半導体パッケージだけでなく、図１、図３〜図８に示すすべての半導体パッケージに適用が可能である。
【００２８】
一方、最近の、上記のような超薄型半導体パッケージは、一般的に面積が約５×５ｍｍ、厚さが約１ｍｍである。よって、通常的なサイズの一つの回路基板ストリップに数十〜数百個の超薄型半導体パッケージを同時に製造するのが理想的であるのにも拘わらず、回路基板ストリップを構成する素材相互間の熱膨脹係数の差異に起因する「そり」現象（ｗａｒｐａｇｅ、曲がる現象）によるワイアボンディング不良及び／またはモールディング不良の問題、及び／またはモールディング工程中、蓄積された静電気の一時放電現象による半導体チップ及び／または回路基板ストリップの回路パターンの損傷問題等によって、現在は前記のように数十〜数百個の半導体パッケージを同時に製造できる回路基板ストリップは未だ実現されていない。
【００２９】
図３５は一面にランナーゲートが形成された従来の回路基板１０’を用いた従来の半導体パッケージの底面図で、回路基板１０’の一側角には半導体チップ（２’）等を外部環境から保護するための樹脂封止材２０’形成のために、高温高圧の溶融したモールディング樹脂が注入される通路であるランナーゲート（ＲＧ）が形成されている。図面中、未説明の符号３０’はモールディングの後、融着される外部入出力端子としての導電性ボールを示す。
【００３０】
図３６は従来の半導体パッケージの製造方法におけるモールディング状態を図示した断面図で、回路基板１０’上に半導体チップ２’が実装され、回路基板１０’上に形成された回路パターン（符号を附与せず）と半導体チップ２’相互間をワイアボンディングによって電気的に接続させた状態の中間品を、トップダイ（ＴＤ）とボトムダイ（ＢＤ）との間に位置させた後、溶融した樹脂封止材２０’を充填した状態を示している。
【００３１】
即ち、トップダイ（ＴＤ）には半導体チップ２’等を封止材２０’で封止し得るように一定の空間のキャビティ（ＣＶ）が形成されており、キャビティ（ＣＶ）にはゲート（Ｇ）及びランナー（Ｒ）が連なって溶融された封止材２０’が樹脂ポート（未図示）からランナー（Ｒ）及びゲート（Ｇ）を経由してキャビティ（ＣＶ）内へ充填されるようになっている。
【００３２】
一方、回路基板１０’の一面にはトップダイ（ＴＤ）のゲート（Ｇ）及びランナー（Ｒ）に対応する位置に、前述した図３５で既に説明したようなランナーゲート（ＲＧ）が形成されており、このランナーゲート（ＲＧ）は通常、金（ＡＵ）等の鍍金により形成される。
【００３３】
次に、図１０〜図１６は従来の典型的な半導体パッケージの製造方法をパッケージ１個について示した順次説明図である。
【００３４】
まず、第１面２ａと第２面２ｂを有する半導体チップ２が後工程で配置される貫通孔１８が具備された、第１面１１ａと第２面１１ｂを有する樹脂層１１を基本層にして、その第１面１１ａにボンドフィンガー１２、連結部１３、ボールランド１５等の導電性回路パターン層を形成し、ボンドフィンガー１２及びボールランド１５以外の回路パターン層にカバーコート層１６をコーティングした回路基板１０を提供する（図１０）。
【００３５】
次に、回路基板１０の第２面１１ｂに、貫通孔１８を覆うように閉鎖部材Ｃをさらに接着する（図１１）。
【００３６】
ここで、閉鎖部材Ｃは回路基板１０を提供する段階の前に予め具備し、閉鎖部材Ｃに、ボンドフィンガー１２が形成されていない側の回路基板１０面を接着させることもできる。
【００３７】
貫通孔閉鎖部材Ｃは、後で熱や紫外線により容易に剥がし得る絶縁テープを用いるか、または銅材質の金属薄膜層で形成できるし、これは、当業者の選択事項に過ぎない。
【００３８】
回路基板１０の貫通孔１８の内側に半導体チップ２を配置するが、入出力パッド４が形成された第１面２ａが下部へ向き、第２面１ｂが閉鎖部材（Ｃ）に接触または接着されるようにする（図１２）。
【００３９】
半導体チップ２の入出力パッド４と、回路基板１０のボンドフィンガー１２が電気的に接続し得るようにゴールドワイアやアルミニウムワイアのような導電性ワイアまたはリード等の接続手段６で入出力パッド４とボンドフィンガー１２とをボンディングする（図１３）。
【００４０】
閉鎖部材Ｃ底面の半導体チップ２、接続手段６、回路基板１０の一定領域をエポキシモールディングコンパウンドまたは液相封止材のような封止材２０で封止する（図１４）。
【００４１】
回路基板１０のボールランド１５に導電性ボール３０を融着して今後、マザボードに実装可能な形態にする（図１５）。
【００４２】
この時、導電性ボール３０を融着する方法としては多様な方法が可能であるが、スクリーンプリンティング（ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ）方法を利用するのが望ましい。即ち、回路基板１０のボールランド１５に比較的大きい粘性を有するフラックスをドッティング（ｄｏｔｔｉｎｇ）し、前記ドッティングされたフラックス上に導電性ボール３０を仮接着した後、回路基板１０をファーネス（ｆｕｒｎａｃｅ）に入れて導電性ボール３０がボールランド１５に融着されるようにする。
【００４３】
最後に、閉鎖部材Ｃがテープまたは紫外線テープである場合、回路基板１０の上面に熱または紫外線を照射して閉鎖部材Ｃを除去することによって、半導体チップ２の上面を外部に露出させる（図１６）。
【００４４】
ここで、閉鎖部材Ｃが金属薄膜層である場合は、閉鎖部材Ｃを除去せずに、そのまま製品化して使用することもできる。
【００４５】
また、閉鎖部材Ｃは回路基板１０のボールランド１５に導電性ボール３０を融着する前に除去することもできる。これは当業者の選択事項に過ぎない。
【００４６】
前記のように従来の半導体パッケージ製造方法に於いては、モールディングの時、回路基板の一面にランナーゲートを形成しなければならないという短所がある。前記ランナーゲートは通常、封止材との接着性が回路基板より相対的に小さい金（ＡＵ）等のような金属鍍金によりなるので、単価が高いと共に、前記ランナーゲート領域にはボールランドを形成できないので、外部入出力端子としての導電性ボールの個数増大が制限され、よって、回路パターン設計上の自由度を制限するという問題点がある。
【００４７】
また、金型製作に於いても前記回路基板のランナーゲートに対応する形状のランナー及びゲートを有する金型、即ちトップダイを製作しなければならないので、モールディングダイの複雑化及びこれに伴った製造単価の高価化の問題がある。
【００４８】
前記問題点と共に、モールディングの時、前記トップダイのランナー及びゲートと回路基板のランナーゲートが正確に一致しない場合、溶融した封止材がボールランドへ流れ出し、浸透する可能性があるし、これは後続する導電性ボールの前記ボールランドへの融着を妨害するので半導体パッケージの不良を誘発するおそれがある。
【００４９】
【発明が解決しようとする課題】
本発明の一番目の目的は、マーキングによりグラウンディング（ｇｒｏｕｎｄｉｎｇ）がなされる、電気的特性と熱放散性が優秀な半導体パッケージの提供にある。
【００５０】
本発明の二番目の目的は、上記の「そり」現象をおこさないで、一つの回路基板ストリップに数十〜数百個の超薄型半導体パッケージを同時に製造することができて、しかも、導電性ボールの個数を減らさないでランナーゲートが配置でき、あるいは、高価なランナーゲートを使わず、かつワイアスウィーピング（ｓｗｅｅｐｉｎｇ）を抑制して封止材を充填できる、半導体パッケージの製造方法の提供にある。
【００５１】
【課題を解決するための手段】
前記一番目の目的を達成するための、本発明による半導体パッケージは、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成される、半導体パッケージにおいて、
前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に形成された、図案またはマークを有する導電性インク層を有することを特徴とする。
【００５２】
前記一番目の目的を達成するための、本発明による半導体パッケージは、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成され、前記回路基板は、前記樹脂層の第２面に金属薄膜層を有する、半導体パッケージにおいて、
前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に形成された、図案またはマークを有する導電性インク層を有することを特徴とする。
【００５３】
好ましくは請求項３に係り、前記導電性インク層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする。
【００５４】
好ましくは請求項４に係り、前記金属薄膜層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする。
【００５５】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層とで構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップを提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５６】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成された金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップを提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５７】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成され、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されている金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５８】
好ましくは、前記閉鎖部材接着段階が、各々のサブストリップに個々に接着される分離型閉鎖部材を前記閉鎖部材の一側がサブストリップとサブストリップとの間の境界に形成されたスロットを包含する領域上に各々複数枚独立的に接着させることを特徴とする。
【００５９】
好ましくは、前記閉鎖部材接着段階が、各々のメインストリップに接着される一体型閉鎖部材をサブストリップとサブストリップとの間の境界に形成されたスロットに一致する位置に切断用小孔ラインが配置されるように接着させることを特徴とする。
【００６０】
好ましくは、前記閉鎖部材除去段階が、サブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側がメインストリップから分離されるように除去することを特徴とする。
【００６１】
好ましくは、前記閉鎖部材接着段階で使用される閉鎖部材がカバーレイテープであることを特徴とする。
【００６２】
好ましくは、複数個の前記サブストリップが貫通スロットを境界に相互隣接して配置され、前記導電性回路パターンが前記各々のサブストリップ内の多数の貫通孔各々の周縁に隣接した少なくとも一表面上の領域に、接続手段により半導体チップと電気的に連結させるための多数のボンドフィンガー、外部入出力端子としての導電性ボールが融着領域である多数のボールランド及び、前記ボンドフィンガーと前記ボールランドとを電気的に連結する多数の連結部とで構成され、前記樹脂層及び前記回路パターン層の表面の、前記ボンドフィンガー及びボールランド以外の部分に、カバーコートがコーティングされることを特徴とする。
【００６３】
好ましくは、前記閉鎖部材接着段階で接着される閉鎖部材が前記各々のサブストリップ内の多数の貫通孔各々の周縁と半導体チップ実装領域の外周縁との間の領域一部にモールドゲートとしての通孔が形成され、前記通孔に一端が連結されたモールドランナーゲートを有することを特徴とする。
【００６４】
好ましくは、前記モールディング段階で封止材充填がトップダイに形成されたランナーと前記モールドランナーゲートを経由してゲートとしての前記通孔を通じてなることを特徴とする。
【００６５】
好ましくは、前記通孔は円形、四角形及び折曲された四角形の中から選択されるいずれか一つの形状であり、前記モールドランナーゲートが金で鍍金されることを特徴とする。
【００６６】
好ましくは、前記モールディング段階は、前記回路基板をダイの間に位置させ、前記入出力パッドが形成された半導体チップの表面に対応するダイにゲートを形成することによって、前記封止材が前記入出力パッドが形成された半導体チップの表面から充填されるようにすることを特徴とする。
【００６７】
本発明による半導体パッケージに対して附言すれば次のようである。
【００６８】
前記回路基板は樹脂層の第２面に多数のボールランドを有する回路パターン層をさらに形成することもできる。前記樹脂層の第１面に形成された回路パターン層と第２面に形成された多数のボールランドを有する回路パターン層は導電性ビアホールで互いに連結させるのが望ましい。前記樹脂層の第２面に形成されている回路パターン層にはカバーコート層をさらに形成するのが望ましい。前記樹脂層の第２面に形成された、多数のボールランド以外の回路パターン層にカバーコート層を形成するのがもっと望ましい。
【００６９】
前記回路基板の樹脂層第２面に形成された前記ボールランドには導電性ボールをさらに融着させることもできる。
【００７０】
前記一番目の目的を達成するための、本発明による半導体パッケージに対して附言すれば次のようである。
【００７１】
前記半導体チップの第２面と前記樹脂層（回路基板）の第２面と前記封止材の一面との全部または一部を、金属薄膜層または導電性インクマーキングによりグラウンド（ｇｒｏｕｎｄ）ボンディングした半導体パッケージが提供される。
【００７２】
前記同一平面をなす前記半導体チップの第２面と、ボンドフィンガーが形成されていない側の前記回路基板面及び、前記封止材の一面には、図案を有する導電性インク層をさらに形成することができる。
【００７３】
前記同一平面をなす前記半導体チップの第２面と、封止材の一面及び、ボンドフィンガーが形成されていない側の前記回路基板面の一部にだけ図案を有する導電性インク層を形成することもできる。
【００７４】
前記同一平面をなす前記半導体チップの第２面と、回路基板の一面に形成されている放熱板の一面及び、封止材の一面には図案を有する導電性インク層をさらに形成することもできる。
【００７５】
前記同一平面をなす前記半導体チップの第２面と、封止材の一面及び、回路基板の一面に形成されている放熱板の一面の一部にだけ図案を有する導電性インク層をさらに形成することもできる。
【００７６】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法に対して附言すれば次のようである。
【００７７】
前記製造方法に於いて、トップダイ（ＴＤ）のキャビティ（ＣＶ）上方にモールドゲート（Ｇ）を形成させることによってモールディングの時、ワイアスウィーピング（ｓｗｅｅｐｉｎｇ）現象を最小化する製造方法が提供される。
【００７８】
前記グラウンドリングは回路パターンをなす少なくとも一つ以上の回路線に電気的に連結されるのが望ましく、前記グラウンドプレイン（ｐｌａｎｅ）はカバーコートにより被覆されず、前記グラウンドプレインはグラウンドリングに電気的に連結するのが望ましい。
【００７９】
前記メインストリップをなす回路基板ストリップ一面にはカバーレイテープ等のような閉鎖部材を接着することもできる。前記閉鎖部材は各々回路基板サブストリップに個々に接着するのが望ましい。また、前記各々の閉鎖部材は一側が回路基板サブストリップと回路基板サブストリップの間の境界に形成されたスロットまで覆うように接着するのが望ましい。
【００８０】
前記閉鎖部材に形成される通孔は半導体チップに接する部分の外周縁と貫通孔の内周縁の間に形成するのが望ましく、前記通孔の形状としては円形、四角形、折曲された四角形中、いずれか一つのものが可能であるが、これは本発明に於いて制限的ではない。
【００８１】
また、回路基板の回路パターン上のボールランドの数をより多く確保し得るように前記回路パターン形成面の上にモールドランナーゲートを形成しないのが望ましく、閉鎖部材の前記回路パターン形成面の反対面にモールドランナーゲートを形成し、その端部に通孔を形成するのが、モールドランナーゲートデザインの自由度を高めることができるので、望ましい。
【００８２】
前記閉鎖部材接着段階は回路基板ストリップ一面にカバーレイテープ、金属薄膜または導電性インク層等を接着またはコーティングすることによって形成できるが、完成の後に剥離させる場合に於いては剥離除去の容易性の側面でカバーレイテープが望ましい。
【００８３】
また、前記閉鎖部材は各々のサブストリップ領域をカバーし得るサイズの各々分離、独立された形態のものを複数個使用するか、または回路基板ストリップとほぼ同一のサイズの一体型としてサブストリップの間に切断用の穿孔小孔ラインを形成した形態のものを単一個使用するのが、長さに比例する熱膨脹係数次によるそり（ｗａｒｐａｇｅ）現象を最小化して半導体パッケージの製造工程中、各種の不良要因を未然に防止することができるので、より望ましい。
【００８４】
前記閉鎖部材接着段階で使用される閉鎖部材がサブストリップサイズの分離型である場合には、閉鎖部材の一側がサブストリップとサブストリップとの間の境界領域に形成されたスロットを覆うように接着するのが望ましく、一方、使用する閉鎖部材がメインストリップサイズの一体型である場合には、形成された切断小孔ラインがサブストリップとサブストリップの間の境界領域に形成されたスロット上に位置するように接着するのが望ましい。
【００８５】
前記閉鎖部材除去段階はサブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側が回路基板ストリップから分離されるようにして除去するのが望ましい。
【００８６】
前記のような本発明による半導体パッケージ用マトリックスタイプ回路基板ストリップを用いた半導体パッケージの製造方法によれば、回路基板ストリップを多数の貫通孔を有するサブストリップ及びこのサブストリップが多数形成されたメイン−ストリップに一体的に具備して一つの回路基板ストリップに数十〜数百個の半導体パッケージを同時に具現することができる。
【００８７】
また、半導体パッケージの製造工程中、サブストリップとサブストリップとの境界領域に具備されたスロットの間にパンチを通過させて閉鎖部材の一端が分離されるようにすることによって、容易に閉鎖部材の除去作業を遂行し、回路基板ストリップの破損を最小化することになる。
【００８８】
また、前記のような回路基板ストリップにはモールドにこのグラウンド用グラウンドリングやグラウンドプレインをさらに形成させることによって、モールディングの時、静電気の一時的放電による半導体チップの破損及び回路基板ストリップの回路パターンの破損等のおそれが除去される。
【００８９】
【発明の実施の形態】
以下、添付図面を参照して本発明をもっと詳細に説明することにする。
【００９０】
本発明による第１の実施例を図６、７により説明する。
図６に示すように、樹脂層１１（たとえば、前記硬質ＢＴ系エポキシ樹脂層）の第１面１１ａだけでなく第２面１１ｂにも所定の回路パターン層が形成できる。即ち、樹脂層１１の第１面１１ａにはボンドフィンガー１２、連結部１３及びボールランド１５でなる回路パターン層を形成し、樹脂層１１の第２面１１ｂにも連結部１３等でなる回路パターン層を形成する。ここで、樹脂層１１の第１面１１ａと第２面１１ｂに形成された回路パターン層は導電性ビアホール１４で連結可能であり、これ又、当業者の選択事項に過ぎない。また、樹脂層１１の第２面１１ｂに形成された回路パターン層の上面にはその回路パターン層を外部環境から保護するためにカバーコート層１６をさらにコーティングすることができる。樹脂層１１の第２面１１ｂにコーティングされたカバーコート層１６の表面と半導体チップ２の第２面２ｂ及び封止材２０の上面は同一面をなすように形成するのが望ましい。
【００９１】
図７に示すように、樹脂層１１の第２面１１ｂに形成された回路パターン層の連結部１３には多数のボールランド１５をさらに形成することもできる。（すべてのボールランド１５に導電性ボールを融着するならば、第１面の導電性ボール３０と合わせて導電性ボールの個数を倍増できることは、当事者にとり自明である）。この場合にも、同様に樹脂層１１の第１面１１ａに形成された回路パターン層と第２面１１ｂに形成された回路パターン層とを導電性ビアホール１４で連結することもできる。ボールランド１５はカバーコート層１６により被覆されておらず、これは、後で、多数の半導体パッケージを積層できることを意味する。即ち、樹脂層１１の第２面１１ｂに形成されたボールランド１５に、（他の半導体パッケージの）導電性ボール３０を融着することによって、多数の半導体パッケージが積層可能になる。
【００９２】
本発明による第２の実施例を図９、図８により説明する。
図９に示すように、半導体チップ２の第２面２ｂ、封止材２０の上面及び金属薄膜層５０の表面には一定の厚さの導電性インク層８０をさらに形成することもできる。導電性インク層８０は半導体パッケージの上面全体に形成するか、一部領域にだけ形成することもできる。
【００９３】
また、導電性インク層は、図１に図示された半導体パッケージ即ち、半導体チップ２の第２面２ｂ、封止材２０の上面及び樹脂層の第２面１１ｂ全体に形成するか、または、半導体チップ２の第２面２ｂを包含した一部領域にだけ形成することもできる、これは図１〜図８のすべての半導体パッケージに適用が可能である。
【００９４】
導電性インク層８０には、図案即ち、会社名、製品名、図形、絵画、またはこれらの混合された模様を陰刻または陽刻により形成するか、またはスクリーンプリント（ｓｃｒｅｅｎ  ｐｒｉｎｔ）することができる。
【００９５】
導電性インク層８０は、金属薄膜層５０、導電性ビアホール１４を介してグラウンディングされているので、電気的特性と熱放散性が優秀な半導体パッケージが、図案の表示を兼ねた簡便な方法により得られる。図９において、導電性インク層８０を樹脂層の第２面１１ｂ上にさらに延伸して、直接導電性ビアホール１４に接続するならば、金属薄膜層５０を省くこともできることは当事者には自明である。
【００９６】
図８に示すように、樹脂層１１の第２面１１ｂには、微細な回路パターン層の代わりに金属薄膜層５０を形成することができる。この場合は、樹脂層１１の第１面１１ａに形成された連結部１３の中でグラウンド（ｇｒｏｕｎｄ）用に使用される連結部１３を金属薄膜層５０とビアホール１４に連結することができる。また、図示されていないが、金属薄膜層５０にはこれを外部環境から保護するためにカバーコート層をさらに形成することもできるし、これは当業者の選択事項に過ぎない。
なお、このように、モールディング前の段階でチップ及び／または回路基板の各々の両面をグラウンディングすることにより、モールディング工程中、蓄積された静電気の一時放電現象による半導体チップ及び／または回路基板ストリップの回路パターンの損傷問題を防ぐことができる。
【００９７】
本発明による第３の実施例を図１７〜３３により説明する。
図１７〜２０は、各々、本発明による半導体パッケージの製造方法に係る回路基板ストリップ１００を示す平面図である。
【００９８】
まず図１７（上面図）を参照すると、ほぼ長方形の樹脂層１１を基本材料として、半導体チップ（図示せず）が後で配置される多数の貫通孔１８がマトリックス（ｍａｔｒｉｘ）形状に行並びに列を成して形成され、一定の間隔をおいて配置され、一つのサブストリップ１１０をなしている。また、サブストリップ１１０は、縦方向に所定の長さに貫通されたスロット１１１を境界として、複数個が横方向に連結されて一体的に一つのメインストリップ１１５をなしている。
【００９９】
各々のサブストリップ１１０内の、貫通孔１８の外周縁の樹脂層１１表面には、後で、半導体チップ２と、何らかの接続手段６、例えばゴールドワイア（ｇｏｌｄ  ｗｉｒｅ）やアルミニウムワイア（ａｌｕｍｉｎｕｍ  ｗｉｒｅ）等のような電気的接続手段６により接続される、ボンドフィンガー１２が形成されている。また、同様に後で、導電性ボール３０、例えばソルダボール（ｓｏｌｄｅｒ  ｂａｌｌ）等が融着される、ボンドフィンガー１２に連結されたボールランド１５が形成されている。樹脂層１１及び回路パターンの表面には、ボンドフィンガー１２及びボールランド１５だけを被覆しないように、高分子樹脂のカバーコート１６がコーティングされており、このようなカバーコート１６は回路パターンを外部環境から保護すると共に、全体的な回路基板ストリップ１００の強度を確保している（図１〜図９等參照）。
【０１００】
また、図１８（底面図）を参照すると、各貫通孔１８の、外周縁領域の樹脂層１１上には、ほぼ長方形リング形状の導電性グラウンドリング１１４が形成されており、このグラウンドリング１１４は少なくとも一つ以上の回路パターンをなす回路線に電気的に連結されている。これをもっと詳細に説明すれば、グラウンドリング１１４は、ボンドフィンガー１２及びボールランド１５を包含する回路パターンが形成された面の反対面に形成されており、回路パターンとはビアホール（図示せず）等を通じて連結されている。このようなグラウンドリング１１４は半導体チップ２の接地は勿論、全体的な回路基板ストリップ１００の強度を向上する。また、グラウンドリング１１４はその表面をカバーコート１６でコーティングするか、またはコーティングしないままで単に接着剤で樹脂層１１表面に接着させることもできるが、これは、当業者の選択事項に過ぎない。
【０１０１】
さらに、回路基板ストリップ１００のへりに位置する樹脂層１１表面には、一定の面積を有する導電性グラウンドプレイン１１３が形成されており、グラウンドプレイン１１３はカバーコートにより被覆されておらず、グラウンドリング１１４とは電気的に連結されている。グラウンドプレイン１１３はグラウンドリング１１４とは別に樹脂層１１の両面に形成できる、これにより製造工程中に発生する静電気を、より容易に外部へ放出できる利点がある。
【０１０２】
ここで、ボンドフィンガー１２及びボールランド１５を包含する回路パターン、グラウンドリング１１４及びグラウンドプレイン１１３等は銅（Ｃｕ）薄膜で形成するのが望ましいが、前記素材に限定せずに、導電性の物質であれば、何を使用しても差し支えない。
【０１０３】
次に図１９及び図２０は、各々、本発明に係る回路基板ストリップ１００に、閉鎖部材Ｃとしてカバーレイテープ１２０を接着させた状態を例示した底面図で、回路基板ストリップ１００の底面にカバーレイテープ１２０が接着された状態を示す。
【０１０４】
図１９に於いては、各々のサブストリップ１１０の底面に粘着性があるカバーレイテープ１２０が接着される。即ち、各々のサブストリップ１１０の底面に個々のカバーレイテープ１２０が接着されている。前記のようなカバーレイテープ１２０は、メインストリップ１１５と同一の大きさを有するように具備して前記メインストリップの底面全体に接着することもできるが、長さに比例して増加する熱膨脹係数差を緩和するために、このように、個々に分離されたカバーレイテープ１２０を各々のサブストリップ１１０の一面に接着するのが、より望ましい。
【０１０５】
一般的に、高温の温度条件が必要なワイアボンディング工程やモールディング工程中における、前記回路基板ストリップとカバーレイテープの熱膨脹係数差による変形量は次の式に依る。
△Ｌ＝Ｌ×α（ここで、△Ｌは変形量、Ｌはテープの長さ、αは変形率）
したがって、カバーレイテープの長さを短くすることによって、回路基板ストリップの高温工程下でそり（ｗａｒｐａｇｅ）現象を効率的に防止或いは緩和することができる。
【０１０６】
また、各々のカバーレイテープ１２０は一側がサブストリップ１１０とサブストリップ１１０との間の境界に形成されたスロット１１１まで覆うように具備するのが望ましい。これは後で説明する半導体パッケージ２００の製造に際して、カバーレイテープ１２０の除去を容易に実施するためである。
【０１０７】
一方、図２０に於いては、カバーレイテープ１２０をメインストリップ１１５と同一の大きさを有するように具備して、前記メインストリップの一面全体に接着するが、メインストリップ１１５上に接着される、一体型のカバーレイテープ１２０には、サブストリップ１１０とサブストリップ１１０との間の境界領域上に切断小孔ライン１２１を形成してある。
【０１０８】
切断小孔ライン１２１の形成により、熱膨脹係数の差異に起因する彎曲現象を緩和することができる。
【０１０９】
また、カバーレイテープ１２０の切断小孔ライン１２１は、サブストリップ１１０とサブストリップ１１０との間の境界領域上に位置するスロット１１１上に形成するのが望ましい。また、切断小孔ライン１２１の幅は制限的ではないが、スロットの幅より小さいのが望ましく、これは後で説明する半導体パッケージ２００の製造に際して、カバーレイテープ１２０の除去を容易に実施するためである。
【０１１０】
また、切断小孔ライン１２１は、カバーレイテープ１２０の幅（図面上で縦の幅）全体にわたって形成するが、貫通スロット１１１の領域を包含するカバーレイテープ１２０の幅中、一部領域にだけ形成することもできる、これは本発明において制限的ではない。
【０１１１】
図１９及び図２０における未説明の符号１１２は、回路基板ストリップ１００を各種の製造装備にローディング（ｌｏａｄｉｎｇ）及び固定するためのインデックスホールである。
【０１１２】
前記のような、本発明に係る半導体パッケージ用回路基板ストリップ１００は、多数の貫通孔１８を有するサブストリップ１１０が複数個で一体的に形成されてメインストリップ１１５を形成しているので、これを利用することによって一つの回路基板ストリップ１００により、数十〜数百の超薄型半導体パッケージを同時に製造できる。
【０１１３】
また、カバーレイテープ１２０が容易に剥離除去できるように設計することによって、カバーレイテープ１２０の剥離除去の際、回路基板ストリップ１００の破損を最小化し、グラウンドリング１１４及びグラウンドプレイン１１３により回路基板ストリップ１００の強度が増加すると共に、静電気による影響も最小化できる。
【０１１４】
次に、図２１及び図２２は回路基板の一面に接着される、通孔Ｈ及びランナーゲートＲＧが形成された閉鎖部材Ｃを図示した底面図である。
【０１１５】
図示したように、回路基板の一面に貫通孔１８を閉鎖し得るように閉鎖部材Ｃを接着するが、閉鎖部材Ｃには通孔Ｈを形成し、その通孔Ｈを通じて封止材２０が半導体チップ２等を封止するようになっている。閉鎖部材Ｃに形成された通孔Ｈは半導体チップ２に接する部分の外周縁と貫通孔１８の内周縁の間に形成するのが望ましい。通孔Ｈは円形、四角形、折曲された四角形中、いずれか一つの模様を選択して形成できるが、これは本発明に於いて任意的である。即ち、図２１に示すように長方形の形態に形成するか、または図２２に示すように折曲された長方形の形態に形成することもできる。閉鎖部材Ｃには半導体チップ２実装面の反対面にランナーゲートＲＧを形成するが、モールディングの時、ボトムダイＢＤのランナーＲ及びゲートＧに対応する部分に形成することもできる（後述する図２３參照）。
【０１１６】
ここで、閉鎖部材Ｃはモールディングダイの高温（約、３００℃）においてもその性質が変わらない素材であると共に、封止材２０との接着力は非常に小さいものを使用するのが望ましい。
【０１１７】
閉鎖部材Ｃは、通常回路基板の提供段階後、回路基板の一面に接着した後に半導体チップ２の接着、ワイアボンディング及び封止工程等を遂行するのが望ましいが、封止工程の前段階であれば、いずれの段階で接着しても差し支えない。
【０１１８】
一方、閉鎖部材ＣのランナーゲートＲＧには従来のように封止材２０が容易に流れるように封止材２０との接着力が回路基板面より相対的に小さい金（Ａｕ）等で鍍金できるが、これは、本発明に於いては任意的である。
【０１１９】
よって、ランナーゲートＲＧが回路基板面上に直接形成されていないので、回路基板面の全領域上に導電性ボール３０の融着が可能であるので、従来の場合よりもっと多数の入出力端子としての導電性ボール３０の確保が可能であり、これによって回路パターンの設計上の自由度がもっと増大する。
【０１２０】
図２３は、本発明に係る半導体パッケージの製造方法による半導体パッケージのモールディング状態を示す断面図で、トップダイＴＤには所定空間のキャビティＣＶが形成され、ボトムダイＢＤには閉鎖部材Ｃ底面のモールドランナーゲートＲＧに対応する位置にモールドランナーＲ及びモールドゲートＧが形成される。ここで、ボトムダイＢＤのゲートＧは閉鎖部材Ｃに形成された通孔Ｈとその位置が一致しなければならない。
【０１２１】
したがって、封止材２０が、ボトムダイＢＤのランナーＲ、ゲートＧ及び閉鎖部材Ｃの通孔Ｈに沿ってその上部のトップダイＴＤに形成されたキャビティＣＶ内側へ流入することによって、半導体チップ２を封止する。
【０１２２】
前記のような回路基板構造及びモールディング方法を採択することによって、回路基板または半導体パッケージに於いてより多い導電性ボールの確保が可能でパッケージの高性能化に有利であり、回路基板の設計上の自由度も高く、モールドランナーゲートの幅を自由に拡大することも可能であるので、数十〜数百のユニットを有するマトリックスタイプの回路基板ストリップに於いてもモールディングに対する障害がない。
【０１２３】
図２４は、本発明に係る、半導体パッケージの別の製造方法による半導体パッケージのモールディング状態を示す断面図で、トップダイＴＤには所定空間のキャビティＣＶが形成され、ボトムダイＢＤには半導体チップ２が実装されボンディングワイア６により半導体チップ２と電気的に接続された回路基板１０が配置される。トップダイＴＤとボトムダイＢＤとは相互係合されて閉鎖されたキャビティＣＶを形成する。
【０１２４】
図２４では、図２３と異なり、キャビティＣＶの上方に一定の口径を有するモールドゲートＧが形成されている。
【０１２５】
したがって、回路基板１０や閉鎖部材ＣにモールドゲートＧやモールドランナーＲを形成させる必要がないので、コストダウン（ｃｏｓｔ  ｄｏｗｎ）及び工程効率性が増大すると共に、キャビティＣＶの上方からモールディング樹脂が注入されるので、ワイアスウィーピング（ｓｗｅｅｐｉｎｇ）現象の最小化が可能であり、数十〜数百のユニットを有するマトリックスタイプの回路基板ストリップに於いてもモールディングに対する障害がない。
【０１２６】
図２５〜図３３は、本発明に係る半導体パッケージの製造方法を順次説明するための、複数の回路基板からなるサブストリップの断面図である。
【０１２７】
まず図２５に示すように、半導体チップ２が配置されるべき多数の貫通孔１８が行並びに列を成し、一定の間隔をおいて配置され一つの一体的なサブストリップ１１０をなし、サブストリップ１１０は一定の長さに貫通されたスロット１１１を境界として複数個が一体的に連結されて一つのメインストリップ（１１５、ただし図上には記載せず）を形成する樹脂層１１を用意する。
図２５には明示されていないが、樹脂層１１には、先に図１７、図１８に示したように、さらに、各サブストリップ１１０内の貫通孔１８外周縁の樹脂層１１表面には、後で半導体チップ２と接続手段６によって電気的に接続されるボンドフィンガー１２、後で導電性ボール３０が融着されるボールランド１５を包含して構成される回路パターンと、樹脂層１１及び回路パターンの表面の、ボンドフィンガー１２及びボールランド１５以外の部分にコーティングされたカバーコート１６が備えられている。
【０１２８】
次に、図２６又は図２７を参照すると、回路基板ストリップ１００の各サブストリップ１１０の一面にそのサブストリップ１１０に形成されたすべての貫通孔１８を閉鎖し得るように閉鎖手段としてのカバーレイテープ１２０を接着する。
【０１２９】
図２６の場合は、カバーレイテープ１２０はサブストリップ１１０の一面に、各々独立した形態に接着される。即ち、複数個のサブストリップ１１０各々にカバーレイテープ１２０を各々接着することによって各カバーレイテープ１２０が一定の間隔を有するようにしている。このようにして、長さに比例して増加する熱膨脹係数差を緩和でき、半導体パッケージの製造工程中、回路基板ストリップ１００のそり（ｗａｒｐａｇｅ）現象を緩和或いは防止できる。また、カバーレイテープ１２０はその一側がサブストリップ１１０とサブストリップ１１０との間の境界領域に形成されたスロット１１１を覆うように接着するのが望ましい。
【０１３０】
図２７の場合は、回路基板ストリップ１００とほぼ同一の大きさの一体型カバーレイテープ１２０がストリップ１００の一面に一体的に接着され、サブストリップ１１０とサブストリップ１１０との間の境界領域に位置するスロット１１１に対応する位置に、切断小孔ライン１２１が形成され切断小孔ライン１２１は多数の切断用小孔１２２からなる。
【０１３１】
このようにして熱膨脹係数差異に起因するそり（ｗａｒｐａｇｅ）現象が多数の切断小孔１２２等により緩和或いは防止できる。
【０１３２】
次に、回路基板ストリップ１００に形成された各々の貫通孔１８に半導体チップ２を配置するが、その際、半導体チップ２の第２面２ｂがカバーレイテープ１２０上に接着されるようにする（図２８）。
【０１３３】
次に、半導体チップ２と貫通孔１８外周縁に形成されたボンドフィンガー１２をゴールドワイアやアルミニウムワイアのような電気的接続手段６により接続する（図２９）。
【０１３４】
次に、半導体チップ２、接続手段６等を外部環境から保護するために貫通孔１８をエポキシモールディングコンパウンド（ｅｐｏｘｙ  ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）または液相エポキシ等の封止材２０でモールディングする（図３０）。
【０１３５】
次に、各々の貫通孔１８の外周縁領域上に形成されたボールランド１５にソルダボールのような導電性ボール３０を融着する（図３１）。次に、回路基板ストリップ１００からカバーレイテープ１２０を除去する（図３２）。
【０１３６】
その際、カバーレイテープ１２０の除去は、サブストリップ１１０とサブストリップ１１０との間の境界領域に形成されたスロット１１１にパンチ１５０を通過させてカバーレイテープ１２０の一側が回路基板ストリップ１００から分離されるようにして剥離除去するようになる。前記のような方法を使用すれば、接着されたカバーレイテープ１２０を容易に除去できるようになる。
【０１３７】
最後に、各々の貫通孔１８の外周縁を、隣接する貫通孔１８の中間線に沿ってカッティングして個々の半導体パッケージ１に分割する（図３３）。
【０１３８】
【発明の効果】
上述のように、本発明による半導体パッケージは、回路基板に形成された貫通孔内に半導体チップが配置されることによって、その半導体チップの厚さが前記回路基板の厚みに吸収されるので、半導体パッケージの厚さの超薄型化が可能であるという利点があり、また、半導体チップの他面（回路面と反対側の面）が封止材の外部へ直接露出されるか、または導電性薄膜層や放熱板が形成されることによって、放熱性が向上され、半導体チップの熱的、電気的性能の向上ができる利点もあるのに加えて、
回路基板の他面（ボンドフィンガーがある面と反対側の面）にもボールランドを設けてあるので、導電性ボールの個数をほぼ倍増できて回路設計の自由度が大きくなるだけではなく、隣接する半導体パッケージの導電性ボールを順次融着することにより、半導体パッケージの積層という３次元実装が可能になり、さらに高密度の実装を具現化できる。
【０１３９】
また、前記半導体チップの一面、これと同一面を形成する封止材及び回路基板の一定の領域に導電性インク層を形成することによって、マーキングと同時に、半導体チップを直接グラウンディングすることもできる利点がある。
【０１４０】
また、上述のように、本発明による半導体パッケージ用マトリックスタイプ回路基板ストリップ及びこれを用いた半導体パッケージの製造方法は、多数の貫通孔を有するサブストリップを複数個に一体的に連結して形成した回路基板ストリップを利用しているので、一つの回路基板ストリップで数十〜数百の半導体パッケージを同時に製造可能であるという長点がある。
【０１４１】
また、各々のサブストリップに対する分離型カバーレイテープ、またはすべてのサブストリップに対する一体型としてサブストリップの間に切断小孔ラインが形成されているカバーレイテープを接着することによって、相異なる素材相互間の熱膨脹係数差異によるそり（ｗａｒｐａｇｅ）現象を最小化して、マトリックスタイプ回路基板ストリップを用いた半導体パッケージの製造に際して、各種不良要因を未然に防止できる利点がある。
【０１４２】
さらに、半導体パッケージの製造時、前記スロットを通してパンチを通過させることによってカバーレイテープの一端が容易に分離できることによって、そのカバーレイテープの剥離除去作業を安全且つ容易に遂行できるし、回路基板ストリップの破損も防止或いは最小化し得る利点がある。
【０１４３】
また、回路基板ストリップにグラウンドリングやグラウンドプレインを形成することによって、モールディングの際に、静電気の蓄積を未然に防止することによって、静電気の一時的な放電による半導体チップ及び／または回路基板ストリップの回路パターン損傷等の問題を効果的に除去できる利点がある。
【０１４４】
一方、本発明により、回路基板に封止材を注入する際には、回路基板にランナーゲート及び通孔を形成することなく、トップダイとカバーレイテープ等のような閉鎖部材に直接注入形成することによって、入出力端子としての導電性ボールの数を増大させ得るし、これによって回路パターンの設計上の自由度が向上するという利点もある。
【０１４５】
また、本発明により、別の方法で回路基板に封止材を注入する際には、回路基板にランナーゲート及び通孔を形成することなく、閉鎖部材の、回路基板とは反対側の面に設置した大きな、ランナーゲート、及び通孔の利用が可能であるので、数十〜数百のユニットが集められているマトリックスタイプ回路基板ストリップに於いてもモールディングが確実且つ容易に遂行できるし、樹脂充填の度合いもまた非常に良好な利点がある。一方、金型の形状も単純化が可能であるので、製造費の節減ができる利点もある。
【０１４６】
また、本発明により、さらに別の方法で回路基板に封止材を注入する際には、回路基板や閉鎖部材にランナーゲート及び通孔を形成しないことによって、コストダウン及び／又は工程単純化を通じて工程効率性の向上ができるし、トップダイのキャビティ上方に形成された一定の口径を有するモールドゲートを通じて溶融樹脂を注入することによって、モールディングの際、ボンディングワイアのスウィーピング（ｓｗｅｅｐｉｎｇ）現象を最小化し得る利点もある。
【図面の簡単な説明】
【図１】従来の、多様な形態の半導体パッケージを示す断面図である。
【図２】従来の、多様な形態の半導体パッケージを示す断面図である。
【図３】従来の、多様な形態の半導体パッケージを示す断面図である。
【図４】従来の、多様な形態の半導体パッケージを示す断面図である。
【図５】従来の、多様な形態の半導体パッケージを示す断面図である。
【図６】本発明による多様な形態の半導体パッケージを示す断面図である。
【図７】本発明による多様な形態の半導体パッケージを示す断面図である。
【図８】本発明による多様な形態の半導体パッケージを示す断面図である。
【図９】本発明による多様な形態の半導体パッケージを示す断面図である。
【図１０】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１１】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１２】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１３】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１４】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１５】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１６】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１７】本発明による半導体パッケージの製造に使用される、回路基板ストリップの平面図及び底面図である。
【図１８】本発明による半導体パッケージの製造に使用される、回路基板ストリップの平面図及び底面図である。
【図１９】本発明による半導体パッケージの製造に使用される、回路基板ストリップにテープを接着させた状態を例示した底面図である。
【図２０】本発明による半導体パッケージの製造に使用される、回路基板ストリップにテープを接着させた状態を例示した底面図である。
【図２１】本発明による半導体パッケージの製造に使用される、回路基板の一面に接着される、通孔及びランナーゲートが形成された閉鎖部材を示す底面図である。
【図２２】本発明による半導体パッケージの製造に使用される、回路基板の一面に接着される、通孔及びランナーゲートが形成された閉鎖部材を示す底面図である。
【図２３】本発明による半導体パッケージの製造における、モールディングの例を示す断面図である。
【図２４】本発明による半導体パッケージ製造における、他のモールディングの例を示す断面図である。
【図２５】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２６】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２７】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２８】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２９】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３０】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３１】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３２】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３３】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３４】従来の半導体パッケージを示す断面図である。
【図３５】一面にランナーゲートが形成された従来の回路基板ユニットを用いた従来の半導体パッケージの底面図である。
【図３６】従来の半導体パッケージ製造方法における、モールディング状態を示す断面図である。
【符号の説明】
２  半導体チップ
２ａ  半導体チップの第１面
２ｂ  半導体チップの第２面
４  入出力パッド
６  接続手段
１０  回路基板
１１  樹脂層
１１ａ  樹脂層の第１面
１１ｂ  樹脂層の第２面
１２  ボンドフィンガー
１３  連結部
１４  導電性ビアホール
１５  ボールランド
１６  カバーコート層
１７  ダム
１８  貫通孔
２０  封止材
３０  導電性ボール
４０  絶縁性フイルム層
５０  金属薄膜層
６０  放熱板
８０  導電性インク層
９０  接着層
ＢＤ  ボトムダイ
Ｃ  閉鎖部材
ＣＶ  キャビティ
Ｇ  ゲート
Ｈ  通孔
Ｒ  ランナー
ＲＧ  ランナーゲート
ＴＤ  トップダイ
１００  （回路基板）ストリップ
１１０  （回路基板）サブストリップ
１１１  スロット
１１２  インデックスホール
１１３  グラウンドプレイン
１１４  グラウンドリング
１１５  （回路基板）メインストリップ
１２０  カバーレイ（ｌａｙ）テープ
１２１  切断小孔ライン
１２２  切断用小孔
１５０  パンチ
【図１】
0003575001.tif 000002
【図２】
0003575001.tif 000003
【図３】
0003575001.tif 000004
【図４】
0003575001.tif 000005
【図５】
0003575001.tif 000006
【図６】
0003575001.tif 000007
【図７】
0003575001.tif 000008
【図８】
0003575001.tif 000009
【図９】
0003575001.tif 000010
【図１０】
0003575001.tif 000011
【図１１】
0003575001.tif 000012
【図１２】
0003575001.tif 000013
【図１３】
0003575001.tif 000014
【図１４】
0003575001.tif 000015
【図１５】
0003575001.tif 000016
【図１６】
0003575001.tif 000017
【図１７】
0003575001.tif 000018
【図１８】
0003575001.tif 000019
【図１９】
0003575001.tif 000020
【図２０】
0003575001.tif 000021
【図２１】
0003575001.tif 000022
【図２２】
0003575001.tif 000023
【図２３】
0003575001.tif 000024
【図２４】
0003575001.tif 000025
【図２５】
0003575001.tif 000026
【図２６】
0003575001.tif 000027
【図２７】
0003575001.tif 000028
【図２８】
0003575001.tif 000029
【図２９】
0003575001.tif 000030
【図３０】
0003575001.tif 000031
【図３１】
0003575001.tif 000032
【図３２】
0003575001.tif 000033
【図３３】
0003575001.tif 000034
【図３４】
0003575001.tif 000035
【図３５】
0003575001.tif 000036
【図３６】
0003575001.tif 000037