(57)【特許請求の範囲】
【請求項１】
移動通信システムでＩＰを使用する基地局とＡＴＭデータを使用する基地局制御器との間のデータ変換装置であって、
ＡＴＭデータを利用する前記基地局制御器とデータ接続を形成する多数のラインインタフェース部と、
前記ラインインタフェース部を通じて受信したデータを物理階層処理する物理階層処理機と、
前記基地局制御器から受信したＡＴＭデータと前記ＩＰ基地局から受信したデータの変換及び伝達のためのスイッチングを遂行するＵＴＯＰＩＡスイッチと、
前記ＵＴＯＰＩＡスイッチに伝達するデータをＡＡＬ０階層のデータに変換し、前記ＩＰ基地局に伝達するデータをイーサネットデータに変換するデータ変換器と、
前記ＩＰ基地局と前記データ変換器との間のデータ送受信を遂行する多数の反復器と、
前記ＵＴＯＰＩＡスイッチから受信したデータをＵＴＯＰＩＡインタフェースするＵＴＯＰＩＡマッパーと、
前記ＵＴＯＰＩＡマッパーから受信したデータをＡＡＬ０階層、またはＡＡＬ２階層のデータに変換する階層変換器と、
前記階層変換器、前記ＵＴＯＰＩＡマッパー及び前記ＵＴＯＰＩＡスイッチの動作を制御する制御部と、を備えることを特徴とするデータ変換装置。
【請求項２】
前記制御部は、前記基地局制御器とＩＰＣ通信を遂行する請求項１記載のデータ変換装置。
【請求項３】
前記制御部は、前記ＩＰ基地局とＩＰＣ通信を遂行する請求項１記載のデータ変換装置。
【請求項４】
前記制御部と連結され、外部運用者装置と連結される外部接続装置をさらに備える請求項１記載のデータ変換装置。
【請求項５】
前記制御部で使用されるデータを貯蔵するメモリ部をさらに備える請求項１記載のデータ変換装置。
【請求項６】
前記物理階層処理機は、前記ＵＴＯＰＩＡスイッチから受信したデータを前記多数のラインインタフェース部を通じて前記基地局制御器に伝送する請求項１記載のデータ変換装置。
【請求項７】
前記データ変換器は、前記ＩＰ基地局から受信したトラヒック情報をＡＡＬ０階層のデータ信号に変換し、該変換データを前記階層変換器に伝達するために前記ＵＴＯＰＩＡスイッチに伝送する請求項１記載のデータ変換装置。
【請求項８】
移動通信システムでのデータ変換装置であって、
ＡＴＭデータを使用する基地局制御器から受信したデータを物理階層処理する物理階層処理機と、
前記基地局制御器から受信したＡＴＭデータと前記ＩＰ基地局から受信したデータの変換及び伝達のためのスイッチングを遂行するＵＴＯＰＩＡスイッチと、
前記ＵＴＯＰＩＡスイッチに伝達するデータをＡＡＬ０階層のデータに変換し、前記ＩＰ基地局に伝達するデータを第１データに変換するデータ変換器と、
前記ＵＴＯＰＩＡスイッチから受信したデータをＵＴＯＰＩＡインタフェースするＵＴＯＰＩＡマッパーと、
前記ＵＴＯＰＩＡマッパーから受信したデータをＡＡＬ０階層、またはＡＡＬ２階層のデータに変換する階層変換器と、
前記階層変換器、前記ＵＴＯＰＩＡマッパー及び前記ＵＴＯＰＩＡスイッチの動作を制御する制御部と、を備えることを特徴とするデータ変換装置。
【請求項９】
前記制御部は、前記基地局制御器とＩＰＣ通信を遂行する請求項８記載のデータ変換装置。
【請求項１０】
前記制御部は、前記ＩＰ基地局とＩＰＣ通信を遂行する請求項８記載のデータ変換装置。
【請求項１１】
前記制御部と連結され、外部運用者装置と連結される外部接続装置をさらに備える請求項８記載のデータ変換装置。
【請求項１２】
前記物理階層処理機は、前記ＵＴＯＰＩＡスイッチから受信したデータを前記基地局制御器に伝送する請求項８記載のデータ変換装置。
【請求項１３】
前記データ変換器は、前記ＩＰ基地局から受信したトラヒック情報をＡＡＬ０階層のデータ信号に変換し、該変換データを前記階層変換器に伝達するために前記ＵＴＯＰＩＡスイッチに伝送する請求項８記載のデータ変換装置。
【請求項１４】
前記第１データは、イーサネットデータである請求項８記載のデータ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は移動通信システムでデータを変換する装置に関するもので、特に非同期伝送モード（ＡＴＭ：Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）データ変換装置に関する。
【０００２】
【従来の技術】
現在、ＰＬＭＮ（Ｐｕｂｌｉｃ  Ｌａｎｄ  Ｍｏｂｉｌｅ  Ｎｅｔｗｏｒｋ）でのトラヒック（ｔｒａｆｆｉｃ）情報、例えば音声及びデータ伝送がますます速くなるにつれ、ＣＤＭＡ方式を使用するＩＳ−９５Ｃシステムの基礎において、高速データ伝送のためにＡＴＭデータ伝送を遂行することが推奨されつつある。このような傾向はＭＳＣ（Ｍｏｂｉｌｅ  Ｓｗｉｔｃｈｉｎｇ  Ｃｅｎｔｅｒ）だけでなく、ＢＳＣ（Ｂａｓｅ  Ｓｔａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）及びＢＴＳ（Ｂａｓｅ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｓｕｂｓｙｓｔｅｍ）にも見ることができる。また、ＰＬＭＮの伝達方式はａｌｌ  ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）に類似する形態に変化している。ＣＤＭＡシステムの場合、３ＧＰＰ（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｅｓｈｉｐ  Ｐｒｏｊｅｃｔ）や３ＧＰＰ２（３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ  ２）でａｌｌ  ＩＰ網に関する統一案がある程度、設けられているが、これを実用化した製品は未だなく、特定区間で専用プロトコル（Ｐｒｏｐｒｉｅｔａｒｙ  Ｐｒｏｔｏｃｏｌ）として具現されているだけである。
【０００３】
上述したように、ＭＳＣ、ＢＳＣ及びＢＴＳ間の信号と情報通路は、主にＡＴＭ方式（この場合、ＰＨＹ（Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｐｒｏｔｏｃｏｌ）、Ｅ１（Ｅｕｒｏｐｅａｎ  ｄｉｇｉｔａｌ  ｌｉｎｅ  ｉｎｔｅｒｆａｃｅ）を利用している）を基本としている。図１はシステム間ＩＰネットワーク上に形成することができるＭＳＣ（エアーエージェント１８及びアクセスＧ／Ｗ１６）とＢＳＣの結合システムの形態を示したシステム構成図である。図１を参照してＩＰネットワークを説明する。基地局（ＢＴＳ）１２はアンテナ１０−１、…、１０−ｎやＣＯＡＸ（Ｃｏａｘｉａｌ）回線を通じて端末と無線リンクで連結される。また、基地局１２は基地局制御器（ＢＳＣ）１４とＡＴＭ−Ｅ１リンクを通じて連結される。従って、基地局１２と基地局制御器１４はＨ／Ｗ（ＨａｒｄＷａｒｅ）形状やプログラム自体がＡＴＭデータを処理できるように設計されている。そして基地局制御器１４はＩＯＳ（Ｉｎｔｅｒ  Ｏｐｅｒａｂｉｌｉｔｙ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ）回線及びＴＤＭ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）回線を通じてアクセス（Ａｃｃｅｓｓ）Ｇ／Ｗ１６及びエアーエージェント（Ａｉｒ  Ａｇｅｎｔ）１８に連結され、ＩＰ網２０を通じてコールエージェント（Ｃａｌｌ  Ａｇｅｎｔ）２２及びメディア（Ｍｅｄｉａ）Ｇ／Ｗ２４に連結されるている。このようにして、基地局制御器１４は、端で公衆電話交換網（ＰＳＴＮ）３０と連結される。
【０００４】
上述したようにＢＴＳをＩＰ接続に変える場合、ＢＳＣのＨ／Ｗ形状やプログラムの再設計過程が必要となり、これによって多くの問題が発生する。即ち、ＢＴＳとＢＳＣ間の安定した運用のために多くのシステム性能をテストし、問題が発生する度にシステムに必要なＨ／ＷまたはＳ／Ｗ（ＳｏｆｔＷａｒｅ又はプログラム）の再設計及び安定化テストなどを遂行する必要があるので、多くの人的資源や時間が要求され、そしてそれに応じた追加費用が発生することになる。これは、ＩＰとＡＴＭの技術自体が完全に相異なるからである。そして、このことから、前述した問題をすべて解決して単一コンポーネントに変更することができない。
【０００５】
【発明が解決しようとする課題】
従って、本発明の目的は、ＩＰ−ＢＴＳとＡＴＭ−ＢＳＣ間でインタフェースすることができる装置を提供することにある。
【０００６】
【課題を解決するための手段】
上述した目的を達成するために本発明のデータ変換装置は、移動通信システムでＩＰを使用する基地局（ＢＴＳ）とＡＴＭデータを使用する基地局制御器（ＢＳＣ）又はセル制御器（ｃｅｌｌ  ｃｏｎｔｒｏｌｌｅｒ）との間に位置するデータ変換装置であって、ＡＴＭデータを利用する基地局制御器とデータ接続を形成する多数のラインインタフェース部と、ラインインタフェース部を通じて受信したデータを物理階層処理する物理階層処理機と、基地局制御器から受信したＡＴＭデータとＩＰ基地局から受信したデータの変換及び伝達のためのスイッチングを遂行するＵＴＯＰＩＡスイッチと、ＵＴＯＰＩＡスイッチに伝達するデータをＡＡＬ０階層のデータに変換し、ＩＰ基地局に伝達するデータをイーサネットデータに変換するデータ変換器と、ＩＰ基地局とデータ変換器との間のデータ送受信を遂行する多数の反復器と、ＵＴＯＰＩＡスイッチから受信したデータをＵＴＯＰＩＡインタフェースするＵＴＯＰＩＡマッパーと、ＵＴＯＰＩＡマッパーから受信したデータをＡＡＬ０階層、またはＡＡＬ２階層のデータに変換する階層変換器と、階層変換器、ＵＴＯＰＩＡマッパー及びＵＴＯＰＩＡスイッチの動作を制御する制御部と、を備えることを特徴とする。
【０００７】
このデータ変換装置による制御部は、基地局制御器とＩＰＣ通信を遂行することができ、ＩＰ基地局とＩＰＣ通信を遂行することができるとよい。
【０００８】
データ変換装置は、制御部と連結され、外部運用者装置と連結される外部接続装置をさらに備えることができ、制御部で使用されるデータを貯蔵するメモリ部をさらに備えることもできる。物理階層処理機は、ＵＴＯＰＩＡスイッチから受信したデータを多数のラインインタフェース部を通じて基地局制御器に伝送するようにするとよい。データ変換器は、ＩＰ基地局から受信したトラヒック情報をＡＡＬ０階層のデータ信号に変換し、この変換データを階層変換器に伝達するためにＵＴＯＰＩＡスイッチに伝送すると好ましい。
【０００９】
また、本発明では、ＡＴＭデータを使用する基地局制御器から受信したデータを物理階層処理する物理階層処理機と、基地局制御器から受信したＡＴＭデータとＩＰ基地局から受信したデータの変換及び伝達のためのスイッチングを遂行するＵＴＯＰＩＡスイッチと、ＵＴＯＰＩＡスイッチに伝達するデータをＡＡＬ０階層のデータに変換し、ＩＰ基地局に伝達するデータを第１データに変換するデータ変換器と、ＵＴＯＰＩＡスイッチから受信したデータをＵＴＯＰＩＡインタフェースするＵＴＯＰＩＡマッパーと、ＵＴＯＰＩＡマッパーから受信したデータをＡＡＬ０階層、またはＡＡＬ２階層のデータに変換する階層変換器と、階層変換器、ＵＴＯＰＩＡマッパー及びＵＴＯＰＩＡスイッチの動作を制御する制御部と、を備えることを特徴とする移動通信システムでのデータ変換装置を提供する。
【００１０】
このデータ変換装置による制御部は、前記基地局制御器とＩＰＣ通信を遂行することができ、ＩＰ基地局とＩＰＣ通信を遂行することができるようにするとよい。
【００１１】
また、データ変換装置は、制御部と連結され、外部運用者装置と連結される外部接続装置をさらに備えると好ましい。物理階層処理機は、ＵＴＯＰＩＡスイッチから受信したデータを基地局制御器に伝送するデータ変換するとよい。データ変換器は、ＩＰ基地局から受信したトラヒック情報をＡＡＬ０階層のデータ信号に変換し、この変換データを階層変換器に伝達するためにＵＴＯＰＩＡスイッチに伝送するようにしてもよい。なお、第１データは、イーサネット（登録商標）（Ｅｔｈｅｒｎｅｔ（登録商標））データであると好ましい。
【００１２】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
【００１３】
図２は本発明の望ましい実施形態に従うＩＰ−ＢＴＳとＡＴＭ−ＢＳＣ間のデータインタフェース装置のブロック構成図である。以下、図２を参照して本発明によるデータインタフェース装置の構成及び動作を詳細に説明する。
【００１４】
ラインインタフェース部（Ｅ１  ＬＩＵ）１１０、１１５はＡＴＭ−Ｅ１を支援するＢＳＣ内のＡＥＴＡボード（ＡＥＴＡ社で製造したボード）及びＥ１インタフェースを遂行するためのボードである。ラインインタフェース部１１０、１１５は一つのＰＭ４３５１（ＰＭＣ−ＳＩＥＲＲＡ社）が一つのＥ１ラインを支援するように構成されている。ＡＴＭ物理階層処理機（ＡＴＭ  Ｅ１  ＰＨＹ）１２０は個々の装置によってそれぞれ一つのＥ１ラインを支援するように構成される。このようなＡＴＭ物理階層処理機１２０は、ラインインタフェース部１１０、１１５から受信した２［ＭＨｚ］Ｅ１の多重化（Ｍｕｘｅｄ）データであるＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）データをＡＴＭデータに逆多重化（ｄｅｍｕｘｅｄ）し、これを出力する。即ち、セルマッピング（ｃｅｌｌ  ｍａｐｐｉｎｇ）を遂行する。また、ＡＴＭ物理階層処理機１２０はセルマッピングの逆過程も同様に遂行する。ＵＴＯＰＩＡ（Ｕｎｉｖｅｒｓａｌ  Ｔｅｓｔ  ａｎｄ  Ｏｐｅｒａｔｉｏｎｓ  Ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  Ｐｒｏｔｏｃｏｌ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ＡＴＭ）スイッチ１３０はＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）で構成することができ、ＢＳＣ端とＩＰ−ＢＴＳ間の簡単なＡＴＭスイッチング機能を遂行する。
【００１５】
ＵＴＯＰＩＡマッパー１３５は階層変換器１６０がＵＴＯＰＩＡインタフェース（ＵＴＯＰＩＡ  Ｉｎｔｅｒｆａｃｅ）を有していないので、階層変換器１６０の動作のためのインタフェース機能を遂行する。このようなＵＴＯＰＩＡマッパー１３５はＦＰＧＡで構成することができる。一般的に、既存のＣＤＭＡ−２０００システムではＢＳＣとＢＴＳ間の効率的なトラヒック（ｔｒａｆｆｉｃ）管理のために、トラヒック情報をＡＡＬ２階層のデータとして使用している。このような理由から、本発明でもトラヒック情報をＡＡＬ２階層のデータとして使用することを前提に説明する。従って、階層変換器１６０はＡＡＬ２階層のデータとＡＡＬ０階層のデータ間変換を遂行するプロセッサのようになる。これはＤＳＰ（Ｄｉｒｅｃｔｏｒｙ  Ｓｙｓｔｅｍ  Ｐｒｏｔｏｃｏｌ）（ＴＭＳ３２０Ｃ６２０２：ＴＩ）を利用して具現することができる。一方、ＵＴＯＰＩＡスイッチ１３０とＵＴＯＰＩＡレベルでデータを送受信するデータ変換器１４０、１４５は、ＵＴＯＰＩＡスイッチ１３０から受信したＡＡＬ０信号をイーサネット（登録商標）信号に変換してＩＰ−ＢＴＳに伝達する。この時、データ変換器１４０、１４５と連結されるライン（回線）はファストイーサネット（Ｆａｓｔ  Ｅｔｈｅｒ  Ｎｅｔ）を使用することができる。また、データ変換器１４０、１４５はモトローラ（登録商標）のＭＰＣ８２６０で具現することができる。
【００１６】
各データ変換器１４０、１４５と連結されるそれぞれの反復器１５０、１５５はファストイーサネットの物理階層チップからデータを受信する。ファストイーサネットＰＨＹチップは、レベルワン（Ｌｅｖｅｌ  ｏｎｅ）を使用し、例えばインテル（登録商標）ＬＸＴ９８０を４チャネル反復器（Ｃｈａｎｎｅｌ  Ｒｅｐｅａｔｅｒ）として利用することができる。従って、一つの反復器には多数個のＩＰ−ＢＴＳを連結することができ、この場合の連結は物理的な連結を意味する。
【００１７】
データ変換器１４０、１４５と制御部１９０間はイーサネット（Ｅｔｈｅｒｎｅｔ（登録商標））上でＩＰＣ（Ｉｎｔｅｒ  Ｐｒｏｃｅｓｓｏｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）を遂行するためのパスを形成する。そして制御部１９０は全体モジュールの制御を担当するプロセッサとして、各ＦＰＧＡの駆動と動作、階層変換器の制御、データ変換器１４０、１４５の制御及びＢＳＣとのＩＰＣ通信などを遂行する。フラッシュメモリ２１０とＳＤＲＡＭ２２０は制御部１９０のメモリであり、動作遂行中に発生する一時的なデータ、つまり、本発明に応じて動作するプログラムデータを貯蔵する。他のメモリであるＳＤＲＡＭ２３０は制御部１９０がＵＴＯＰＩＡサービスを遂行するためのローカルバスメモリとなる。即ちローカルバスに伝達されるデータの緩衝動作を遂行する。
【００１８】
外部接続部（例えば、ＵＡＲＴ：Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）２４０は制御部１９０と外部の特定装置、例えば運用者コンーピュータ、またはワークステーションなどとインタフェースで連結するための装置である。従って、ＲＳ−２３２Ｃポートを利用して構成することができる。そして、本発明による装置の同期を合わせるためにクロック信号を発生する同期クロック受信器及び送信器を設けている。同期クロック受信器と送信器は、一般的に同期の必要な装置にすべて設けられるものであるので、詳細な説明は省略する。また、図２では電源供給のための構成が符号１８０のブロックで示されているが、これに対する詳細な説明は省略する。
【００１９】
このような構成によって本発明で処理される過程を説明する。ＩＰ−ＢＴＳを通じて受信したトラヒック情報は、データ変換器１４０、１４５でＡＡＬ０階層の信号に変換される。この変換された情報はＵＴＯＰＩＡスイッチ１３０からＵＴＯＰＩＡマッパー１３５を通じて階層変換器１６０に伝達される。階層変換器１６０はＡＡＬ０階層の受信データをＡＡＬ２階層のデータに変換してＵＴＯＰＩＡマッパー１３５に伝達する。これによってＵＴＯＰＩＡマッパー１３５はＡＡＬ２階層に変換されたデータをＵＴＯＰＩＡスイッチ１３０に伝達する。従って、上述した過程を通じてＩＰデータがＡＴＭ階層のＡＡＬ２階層のデータに変換される。このように変換されたデータは物理階層処理機１２０で物理階層データに変換され、ラインインタフェース部１１０、１１５を通じて基地局制御器に伝達される。基地局制御器でも類似動作をしてＡＡＬ２をＡＡＬ０形態に変換した後、このＡＡＬ０をボコーダ（Ｖｏｃｏｄｅｒ）として動作するＤＳＰ（ｄｉｒｅｃｔｉｏｎ  ｓｙｓｔｅｍ  ｐｒｏｔｏｃｏｌ）を通じて音声（ＰＣＭ：ｐｕｌｓｅ  ｃｏｄｅ  ｍｏｄｕｌａｔｉｏｎ）に変換し、ＭＳＣ、または他のＢＳＣに伝達する。上述した過程は基地局から基地局制御器への動作であり、基地局制御器から受信したデータを基地局に伝達する過程は、上述した逆過程を通じて遂行される。
【００２０】
一方、本発明による図２のデータ変換装置は、ＩＰ−ＢＴＳとのＩＰＣ処理を遂行する。これを詳述すると、下記の通りである。ＡＡＬ５またはＡＡＬ０で伝達されたＩＰＣ信号は、反復器１５０、１５５とデータ変換器１４０、１４５を通じてＵＴＯＰＩＡスイッチ１３０に入力される。ＵＴＯＰＩＡスイッチ１３０は受信したデータの該当情報をＵＴＯＰＩＡインタフェースを通じて制御部１９０に直接伝達する。即ち、ＩＰ−ＢＴＳとデータ変換装置とのＩＰＣ通信は、上述した過程を通じて遂行される。またデータ変換装置とＩＰ−ＢＴＳ間のデータ処理過程は、前記過程の逆過程を通じて遂行される。
【００２１】
データ変換装置内部のＩＰＣ動作を説明する。制御部１９０と物理階層処理機１２０は先入先出バッファ（ＦＩＦＯ  Ｂｕｆｆｅｒ：図２に示せず）を通じてＩＰＣ通信を遂行する。同様に、制御部１９０と階層変換器１６０も先入先出バッファを通じてＩＰＣ通信を遂行する。一方、データ変換器１４０、１４５と制御部１９０間のＩＰＣ通信は、内部ＳＣＣ（Ｓｅｒｉａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）を利用したＨＤＬＣ（Ｈｉｇｈ  Ｌｅｖｅｌ  Ｄａｔａ  Ｌｉｎｋ  Ｃｏｎｔｒｏｌ）方式を利用して遂行することができる。イーサネット方式はデータをコミュニケーションライン１７０を通して送受信するように構成することもできる。
【００２２】
ＵＴＯＰＩＡスイッチ１３０はＵＴＯＰＩＡレベル２（ＵＴＯＰＩＡ  ｌｅｖｅｌ２）を支援することができるように内部設計されたＦＰＧＡである。従って、物理階層処理機１２０からデータ変換器１４０、１４５への方向は、８×３ポート（ｐｏｒｔ）形態の多重（ｍｕｘ）である“ＵｓＲｘ”と呼ばれ、データ変換器１４０、１４５から物理階層処理機１２０への方向は、３×８ポート（ｐｏｒｔ）形態の逆多重又は分離（ｄｅｍｕｘ）である“ＵｓＴｘ”と呼ばれる。ＵＴＯＰＩＡスイッチ１３０を構成するＦＰＧＡは、内部でＶＰＩとＶＣＩを分析して該当経路（ｐａｔｈ）に伝達する機能を遂行し、送信の場合は、データ変換器１４０、１４５への方向が高速であるので、別のキュー（Ｑｕｅｕｅ）を設けてデータの伝達を制御する。
【００２３】
【発明の効果】
上述したように、ＩＰ−ＢＴＳを既存のＢＳＣと連動するためにＩＰとＡＴＭ間のインタフェース装置を構成することにより、ＡＴＭレベルのデータ処理をするＢＳＣを修正なしで使用することができ、システム開発及び安定化のための時間や投資などを低減ことができる利点がある。
【図面の簡単な説明】
【図１】従来技術によるシステム間ＩＰネットワーク上に形成されたＭＳＣとＢＳＣの結合システムの構成図。
【図２】本発明の望ましい実施形態によるＩＰ−ＢＴＳとＡＴＭ−ＢＳＣ間のデータインタフェース装置のブロック構成図。
【図１】
0003605404.tif 000002
【図２】
0003605404.tif 000003