(57)【特許請求の範囲】
【請求項１】
発信端末側が接続される入側回線インタフェース部と、
着信端末側が接続される出側回線インタフェース部と、
前記入側回線インタフェース部と出側回線インタフェース部とを接続するスイッチとを具備したＡＢＲのＶＳ／ＶＤ制御を行うＲＭセル処理装置であって、
前記入側回線インタフェース部は、
発信端末側からのＦ−ＲＭセルを終端し、前記出側回線インタフェース部からのＢ−ＲＭセルの輻輳情報に基づいて着信端末側へ送出するＦ−ＲＭセルを挿入する第１のＶＣシェーパ部と、
前記出側回線インタフェース部からのＢ−ＲＭセルをバッファリングする第１の出側バッファ部と、
前記第１の出側バッファ部でバッファリングされたＢ−ＲＭセルを、発信端末側へ返送する際に発信端末側のＢ−ＲＭセルのパラメータに書き換えるＢ−ＲＭセル書き換え部とを有し、
前記出側回線インタフェース部は、
前記第１のＶＣシェーパ部からのＦ−ＲＭセルをバッファリングして着信端末側へ送出する第２の出側バッファ部と、
着信端末側からのＢ−ＲＭセルを終端し、前記第１のＶＣシェーパ部からのＦ−ＲＭセルを着信端末側の輻輳情報を付与したＢ−ＲＭセルとして前記入側回線インタフェース部へ折り返えす第２のＶＣシェーパ部とを有することを特徴としたＲＭセル処理装置。
【請求項２】
前記入側回線インタフェース部は、前記発信端末側からのＦ−ＲＭセルを終端する処理を行うＦ−ＲＭセル抽出部と、前記Ｆ−ＲＭセルの輻輳情報を保持する第１のＦ−ＲＭセルテーブルとを有する請求項１記載の装置。
【請求項３】
前記Ｂ−ＲＭセル書き換え部は、前記パラメータ書き換えの際に、前記第１のＦ−ＲＭセルテーブルの輻輳情報に基づくパラメータの書き換えを行う請求項２記載の装置。
【請求項４】
前記入側回線インタフェース部は、前記出側回線インタフェース部からのＢ−ＲＭセルの輻輳情報に基づいてＡＣＲ値を計算するＡＣＲ計算部を有し、前記ＡＣＲ値に基づいて前記第１のＶＣシェーパ部のセル送信レートを更新する請求項１記載の装置。
【請求項５】
前記Ｂ−ＲＭセル書き換え部は、前記パラメータ書き換えの際に、前記ＡＣＲ計算部における計算結果に基づくパラメータの書き換えを行う請求項４記載の装置。
【請求項６】
前記Ｂ−ＲＭセル書き換え部は、前記パラメータ書き換えの際に、前記第１のＶＣシェーパ部の輻輳判定に基づくパラメータの書き換えを行う請求項１記載の装置。
【請求項７】
前記第１のＶＣシェーパ部の輻輳判定には複数の閾値が用いられ、輻輳していく過程と輻輳から回復する過程とでは異なる閾値が与えられる請求項６記載の装置。
【請求項８】
前記第１のＶＣシェーパ部の非輻輳／軽輻輳／重輻輳の３つの輻輳判定結果に基づき、非輻輳時は送信端末からのＦ−ＲＭに示されたＥＲ値を、軽輻輳時はＡＣＲとＦ−ＲＭセルのＥＲ値の小さい方を、そして重輻輳時はＭＣＲ／規程最低レートをＥＲ値及びＣＩ＝１とする請求項７記載の装置。
【請求項９】
前記出側回線インタフェース部は、前記着信端末からのＢ−ＲＭセルを終端する処理を行うＢ−ＲＭセル抽出部と、前記Ｂ−ＲＭセルの輻輳情報を保持するＢ−ＲＭセルテーブルとを有する請求項１記載の装置。
【請求項１０】
前記出側回線インタフェース部は、前記入側回線インタフェース部からのＦ−ＲＭセルをモニタするＦ−ＲＭセルモニタ部と、前記Ｆ−ＲＭセルモニタ部によってモニタされたＦ−ＲＭセルの輻輳に関連する情報を保持する第２のＦ−ＲＭセルテーブルとを有する請求項１記載の装置。
【請求項１１】
前記出側回線インタフェース部は、前記Ｆ−ＲＭセルモニタ部によってモニタされたＦ−ＲＭセルの輻輳に関連する情報、前記第２の出側バッファ部の輻輳情報に基づいてＥＲ値を計算するＥＲ計算部を有する請求項１０記載の装置。
【請求項１２】
前記ＥＲ値は、個々の出側バッファ毎に与えられる請求項１１記載の装置。
【請求項１３】
前記第２のＶＣシェーパ部が折り返すＢ−ＲＭセルに付与する着信端末側の輻輳情報は、請求項９に記載のＢ−ＲＭセルテーブルの保持値、請求項１０に記載の第２のＦ−ＲＭセルテーブル保持値、請求項１１又は１２に記載のＥＲ値のいずれかを含む請求項１記載の装置。
【請求項１４】
前記Ｂ−ＲＭセルに付与する着信端末側の輻輳情報は、さらに前記第２の出側バッファ部の輻輳判定情報が含まれる請求項１３記載の装置。
【請求項１５】
前記第２の出側バッファ部の輻輳判定には複数の閾値が用いられ、輻輳していく過程と輻輳から回復する過程とでは異なる閾値が与えられる請求項１４記載の装置。
【請求項１６】
前記第２の出側バッファ部の軽輻輳／重輻輳の判定結果に基づき、軽輻輳時はＣＩ＝１とし、重輻輳時はＣＩ＝１，ＥＲ＝０／ＭＣＲ／最低レートとする請求項１５記載の装置。
【請求項１７】
前記入側回線インタフェース部において、
前記第１のＶＣシェーパ部は、発信端末側からのＦ−ＲＭセルを終端するのに代えて、前記発信端末側からのＦ−ＲＭセルをスルーで通過させ、さらにその通過によるＦ−ＲＭセルの有無を監視するＦ−ＲＭセル監視部を有し、
前記Ｂ−ＲＭセル書き換え部は、前記Ｆ−ＲＭセル監視部からのＦ−ＲＭセルの有無情報を前記Ｂ−ＲＭセルのパラメータ書き換え情報として用いる請求項１記載の装置。
【請求項１８】
前記出側回線インタフェース部において、
前記第２のＶＣシェーパ部は、着信端末側からのＢ−ＲＭセルを終端し且つ折り返されるＦ−ＲＭセルを挿入するのに代えて、前記着信端末側からのＢ−ＲＭセルをスルーで通過させる請求項１７記載の装置。
【請求項１９】
前記出側回線インタフェース部は、受信端末からのＢ−ＲＭセル到着を指示するＢ−ＲＭセル到着フラグを備え、前記Ｂ−ＲＭセル到着フラグをＦ−ＲＭセルの折り返し時に判定することによって、前のＦ−ＲＭセル折り返しから次のＦ−ＲＭセル折り返しまでの間に生じたＢ−ＲＭセル到着／未到着を確認し、その情報を折り返されるＦ−ＲＭセルのＴＡＧに付加することによって前記入側回線インタフェース部にＢ−ＲＭセルの到着／未到着を通知する請求項１記載の装置。
【請求項２０】
前記入側回線インタフェース部は、前記ＴＡＧに付加されたＢ−ＲＭセルの到着／未到着時間間隔を測定するＢ−ＲＭセル到着時間カウンタを有し、その測定された未到着時間間隔をＡＣＲ計算情報として用いる請求項１９記載の装置。
【請求項２１】
前記入側回線インタフェース部は、前記ＴＡＧに付加されたＢ−ＲＭセルの到着／未到着情報に基づき、到着情報を伴うＢ−ＲＭセルを通過させ、未到着情報を伴うＢ−ＲＭセルを廃棄するＢ−ＲＭセルフィルタリング部を有し、前記Ｂ−ＲＭセルの廃棄によって前段装置にＢ−ＲＭセルの未到着を通知する請求項１９記載の装置。
【請求項２２】
前記入側回線インタフェース部は、出側回線インタフェース部における折り返しの有無を指示する情報を前記出側回線インタフェース部へ送出するＦ−ＲＭセルのＴＡＧ情報として付加し、それによってＶＳ／ＶＤを行うＡＢＲコネクションとそれを行わないＡＢＲコネクションとが同一装置内で混在することを許容する請求項１記載の装置。
【請求項２３】
前記入側又は出側回線インタフェース部内において、ＶＣシェーピング処理を行う場合には折り返し処理を行い、それによってＶＳ／ＶＤを行うＡＢＲコネクションとそれを行わないＡＢＲコネクションとが混在することを許容する請求項１記載の装置。
【請求項２４】
前記出側回線インタフェース部において、前記Ｆ−ＲＭセルの折り返し時に受信端末側への送出を禁止し、且つ請求項１９記載のＢ−ＲＭセル到着フラグを到着有りに固定設定することにより、ノード内あるいは網内に限定したＡＢＲ制御を行う請求項１記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＴＭ交換装置の通話路部の構成に関し、特にＶＳ／ＶＤ  （Ｖｉｒｔｕａｌ  Ｓｏｕｒｃｅ／Ｖｉｒｔｕａｌ  Ｄｉｓｔｉｎａｔｉｏｎ）  によってＡＢＲ  （Ａｖａｉｌａｂｌｅ  Ｂｉｔ  Ｒａｔｅ）  を収容するＡＴＭ交換機におけるＲＭ  （Ｒｅｓｏｕｒｃｅ  Ｍａｎａｇｅｍｅｎｔ）セル処理装置に関するものである。
【０００２】
【従来の技術】
今日、音声から動画像までのマルチメディア通信を実現するプラットホームとして、ＡＴＭ通信網による高速ネットワークが有望とされている。このＡＴＭ通信網においてより効率的にデータ通信を行う方式としてＡＢＲが注目されている。
【０００３】
ＡＢＲは端末間にＲＭセルを周期的に巡回させ、網内の輻輳状況を通知して端末の通信レートを制御する方式である。よって、ＡＢＲを収容するためには、ＡＴＭ交換機にＲＭセル処理機能が必要となる。なお、ＡＢＲ、ＲＭセル及びＶＳ／ＶＤ等については「Ｔｈｅ  ＡＴＭ  Ｆｏｒｕｍ  Ｔ．Ｍ．Ｖ４．０」に記載されている。
【０００４】
図１は、ＡＢＲの基本的な収容形態を示したものである。
図１の（ａ）は、複数のノード（ＡＴＭ交換機２〜３）によるネットワークを介して発信端末１と着信端末５との間に１つのＲＭセルのループを作る方式例を示しており、また図１の（ｂ）は、図１の（ａ）に示すＲＭセルのループを一旦途中の中継ノード３で終端し、そのループを分割するＶＳ／ＶＤ方式の一例を示している。
【０００５】
後者のＶＳ／ＶＤの場合には、ノード３は発信端末１に対して着信端末として、そして着信端末５に対しては発信端末として動作する。このようなループ分割によって制御遅延を短くすることが出来るため、ＲＭセルによる輻輳制御がより有効に働き伝送路の使用効率が上がることになる。ただし、前述したようにＶＳ／ＶＤを実現するためにはノードが送信端末／受信端末の動作を仮想的に行う必要があり、特に送信端末として動作するには各ＶＣ（Ｖｉｒｔｕａｌ  Ｃｈａｎｎｅｌ）  コネクション毎に信号の送出レートを制御するＶＣシェーピング機能が必要になる。
【０００６】
図２は、ＶＳ／ＶＤ方式を用いた従来ノードの一構成例を示したものである。
図２において、ノードは、入側回線インタフェース部１００、スイッチ２００、及び出側回線インタフェース部３００を有するＡＴＭ交換機からなる。本例は、入側と出側の各回線インタフェース部１００、３００にそれぞれ上り／下り用のＶＣシェーパ１０１／１０２及び３０１／３０２を設け、両側の回線インタフェース部１００、３００でＶＳ／ＶＤ動作を実現する方式を示している。各ＶＣシェーパ１０１／１０２及び３０１／３０２は、対応するループ上で受信したＲＭセルのループ情報に基づいてそのループに送出する信号レートを制御する。
【０００７】
図２の場合、自ノード内にもスイッチ２００を介した閉ループが構成できることから、自ノード内だけのＡＢＲ制御を行うことも可能である。なお、ここで上り（Ｆｏｒｗａｒｄ）  方向とは送信端末から受信端末へ信号が流れる方向をいい、下り（Ｂａｃｋｗａｒｄ）方向はその逆方向をいう（以降、各例において同じ）。
【０００８】
図３は、ＶＳ／ＶＤ方式を用いた従来ノードの別の構成例を示したものである。
図３では、入側回線インタフェース部１００及びスイッチ２００に図２と同じものを用い、ＶＳ／ＶＤによるループ分割を前記入側回線インタフェース部１００の片側だけで行っている。出側回線インタフェース部３００を出力バッファ３０３だけの簡易構成としている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図２の構成によれば入側と出側の各回線インタフェース部にそれぞれ上りと下りの２つのＶＣシェーパが使用され、合計４つのＶＣシェーパが必要となる。高速動作が要求されるＶＣシェーパは比較的大規模なハードウエアで構成され、従ってその数を増やすことは装置サイズやコストを増大させるという問題があった。
【００１０】
一方、図３の構成は片側の回線インタフェース部にだけに２個のＶＣシェーパが使用される。この場合には入側と出側に使用する回線インタフェース部（ハード）の種類が２種類に増えてしまうため、その結果として装置コストを低減できず、またその管理や保守・運用等にも支障をきたすという問題があった。さらに、図３の簡易構成では図２で示した自ノード内に閉じたループが構成できず、自ノード内だけのＡＢＲ制御ができないという問題もあった。
【００１１】
そこで本発明の目的は、上記種々の問題点に鑑み、入側と出側の各回線インタフェース部の信号入力側だけにＶＣシェーパを配置し、前記ＶＣシェーパの前後でループ分割することによってノードに使用するＶＣシェーパの数を減らし、且つ両側の回線インタフェース部の構成を同一とし、さらには自ノード内に閉じたループ構成をも可能（自ノード内に閉じたＡＢＲ制御が可能）としたＡＴＭ交換機におけるＲＭセル処理装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明によれば、発信端末側が接続される入側回線インタフェース部と、
着信端末側が接続される出側回線インタフェース部と、前記入側回線インタフェース部と出側回線インタフェース部とを接続するスイッチとを具備したＡＢＲのＶＳ／ＶＤ制御を行うＲＭセル処理装置であって、前記入側回線インタフェース部は、発信端末側からのＦ−ＲＭセル（Ｆｏｒｗａｒｄ−ＲＭ  Ｃｅｌｌ）を終端し、前記出側回線インタフェース部からのＢ−ＲＭセル（Ｂａｃｋｗａｒｄ−ＲＭ  Ｃｅｌｌ）の輻輳情報に基づいて着信端末側へ送出するＦ−ＲＭセルを挿入する第１のＶＣシェーパ部と、前記出側回線インタフェース部からのＢ−ＲＭセルをバッファリングする第１の出側バッファ部と、前記第１の出側バッファ部でバッファリングされたＢ−ＲＭセルを、発信端末側へ返送する際に発信端末側のＢ−ＲＭセルのパラメータに書き換えるＢ−ＲＭセル書き換え部とを有し、前記出側回線インタフェース部は、前記第１のＶＣシェーパ部からのＦ−ＲＭセルをバッファリングして着信端末側へ送出する第２の出側バッファ部と、着信端末側からのＢ−ＲＭセルを終端し、前記第１のＶＣシェーパ部からのＦ−ＲＭセルを着信端末側の輻輳情報を付与したＢ−ＲＭセルとして前記入側回線インタフェース部へ折り返えす第２のＶＣシェーパ部とを有するＲＭセル処理装置が提供される。
【００１３】
また本発明によれば、前記入側回線インタフェース部において、前記第１のＶＣシェーパ部は、発信端末側からのＦ−ＲＭセルを終端するのに代えて、前記発信端末側からのＦ−ＲＭセルをスルーで通過させ、さらにその通過によるＦ−ＲＭセルの有無を監視するＦ−ＲＭセル監視部を有し、前記Ｂ−ＲＭセル書き換え部は、前記Ｆ−ＲＭセル監視部からのＦ−ＲＭセルの有無情報を前記Ｂ−ＲＭセルのパラメータ書き換え情報として用いるＲＭセル処理装置が提供される。
【００１４】
さらに本発明によれば、前記出側回線インタフェース部において、前記第２のＶＣシェーパ部は、着信端末側からのＢ−ＲＭセルを終端し且つ折り返されるＦ−ＲＭセルを挿入するのに代えて、前記着信端末側からのＢ−ＲＭセルをスルーで通過させるＲＭセル処理装置が提供される。
【００１５】
本発明によれば、前記出側回線インタフェース部は、受信端末からのＢ−ＲＭセル到着を指示するＢ−ＲＭセル到着フラグを備え、前記Ｂ−ＲＭセル到着フラグをＦ−ＲＭセルの折り返し時に判定することによって、前のＦ−ＲＭセル折り返しから次のＦ−ＲＭセル折り返しまでの間に生じたＢ−ＲＭセル到着／未到着を確認し、その情報を折り返されるＦ−ＲＭセルのＴＡＧに付加することによって前記入側回線インタフェース部にＢ−ＲＭセルの到着／未到着を通知する。
【００１６】
また、前記入側回線インタフェース部は、前記ＴＡＧに付加されたＢ−ＲＭセルの到着／未到着時間間隔を測定するＢ−ＲＭセル到着時間カウンタを有し、その測定された未到着時間間隔をＡＣＲ計算情報として用いる。
対応する入側回線インタフェース部は、前記ＴＡＧに付加されたＢ−ＲＭセルの到着／未到着情報に基づき、到着情報を伴うＢ−ＲＭセルを通過させ、未到着情報を伴うＢ−ＲＭセルを廃棄するＢ−ＲＭセルフィルタリング部を有し、前記Ｂ−ＲＭセルの廃棄によって前段装置にＢ−ＲＭセルの未到着を通知する。
【００１７】
さらに、前記入側回線インタフェース部は、出側回線インタフェース部における折り返しの有無を指示する情報を前記出側回線インタフェース部へ送出するＦ−ＲＭセルのＴＡＧ情報として付加し、それによってＶＳ／ＶＤを行うＡＢＲコネクションとそれを行わないＡＢＲコネクションとが同一装置内で混在することを許容する。また、前記入側又は出側回線インタフェース部内において、ＶＣシェーピング処理を行う場合には折り返し処理を行い、それによってＶＳ／ＶＤを行うＡＢＲコネクションとそれを行わないＡＢＲコネクションとが混在することを許容する。
【００１８】
そして、前記出側回線インタフェース部において、前記Ｆ−ＲＭセルの折り返し時に受信端末側への送出を禁止し、且つ請求項１９記載のＢ−ＲＭセル到着フラグを到着有りに固定設定することにより、ノード内あるいは網内に限定したＡＢＲ制御を行う。
【００１９】
【発明の実施の形態】
図４は、本発明によるＡＴＭ交換機におけるＲＭセル処理装置の基本構成を示したものである。
図４において、入側回線インタフェース部１００における送信端末からの信号の入側（Ｆｏｒｗａｒｄ  側）及び出側回線インタフェース部３００における受信端末からの信号の入側（Ｂａｃｋｗａｒｄ側）にはＶＣシェーパ１０１、３０１がそれぞれ設けられている。各端末に対する信号の出側には出側バッファ１０３、３０３がそれぞれ設けられている。また、入側回線インタフェース部１００には出側バッファ１０３から送出されるＢ−ＲＭセル（Ｂａｃｋｗａｒｄ−ＲＭ  ｃｅｌｌ）  のパラメータを書き換えるためのＢ−ＲＭセル書き換え部１０４が設けられている。
【００２０】
図４に示すように、送信端末と入側回線インタフェース部１００との間はＶＣシェーパ１０１の前段（入側）でループ分割され、同様に受信端末と出側回線インタフェース部３００との間はＶＣシェーパ３０１の前段（入側）でループ分割されている。さらに、ＶＣシェーパ１０１とＶＣシェーパ３０１の出力側（出側）はスイッチ２００を介してループ接続されている。
【００２１】
このように、本願発明の基本構成によれば、ＶＣシェーパの数を２つに減じたノード構成であるにも係わらず、図２で示したループ構成と等価なループ構成（自ノード内に閉じたループ構成を含む）を有し、且つ入側及び出側の回線インタフェース部１００、３００相互の構成上の対称性をも保有していることが分かる。以下、本願発明について詳細に説明する。
【００２２】
図４において、先ず送信端末から受信端末への信号の流れ（Ｆｏｒｗａｒｄ  側）を説明する。入側回線インタフェース部１００では、入力するＦ−ＲＭセル（Ｆｏｒｗａｒｄ−ＲＭ  ｃｅｌｌ）を抽出し、必要なパラメータのみを保持する。そしてＶＣシェーパ１０１に対してそのソースビヘイビアに従ってＦ−ＲＭを挿入しスイッチ２００を介して出側回線インタフェース部３００へ送出する。出側回線インタフェース部３００では前記到着するＦ−ＲＭセルの必要なパラメータを保持し、そのＦ−ＲＭセルは出力バッファ３０３を介して受信端末へ送出される。
【００２３】
次に、受信端末から送信端末への信号の流れ（Ｂａｃｋｗａｒｄ側）について説明する。出側回線インタフェース部３００では、入力するＢ−ＲＭセルを抽出し、必要なパラメータを保持する。そして、ＶＣシェーパ３０１に対してそのソースビヘイビアに従ってＢ−ＲＭセルを挿入しスイッチ２００を介して入側回線インタフェース部１００へ送出する。その際、前記Ｂ−ＲＭセルに挿入するパラメータは、出側回線インタフェース部３００において前記保持したＢ−ＲＭセルの受信パラメータ、出側バッファ３０３の輻輳状態、そして前述した到着Ｆ−ＲＭセルの保持パラメータから求める。
【００２４】
入側回線インタフェース部１００では、前記到着したＢ−ＲＭセルのパラメータから以降で詳細に説明する実際のセル送出レートとなるＡＣＲ（Ａｃｔｉｖｅ  Ｃｅｌｌ  Ｒａｔｅ）を算出し、それをＶＣシェーパ１０１の読み出しレート、すなわち送出レートとする。前記到着したＢ−ＲＭセルは、出側バッファ１０３を介してＢ−ＲＭセル書き換え部１０４に与えられる。そこでは前記保持したＦ−ＲＭパラメータとＶＣシェーパ１０１の輻輳状態によってそのＢ−ＲＭセルパラメータの値が書き換えられ、送信端末へと返送される。送信端末は、前記返送されたＢ−ＲＭセルのパラメータ値に基づいて信号の送出レートを制御する。
【００２５】
上述したように、本願発明の基本的な考え方は、先ず入側回線インタフェース部１００におけるＦ−ＲＭ挿入と出側回線インタフェース部３００におけるＦ−ＲＭ折り返し（Ｂ−ＲＭ挿入）とは、ともにインレート（ｉｎ−ｒａｔｅ  ）で行うため各ＶＣシェーパ部１０１、３０１で実行する。そして、前記Ｆ−ＲＭ折り返し後のＢ−ＲＭセルに書かれるパラメータを使って入側回線インタフェース部１００において、受信端末への信号送出レートを制御するＶＣシェーパ１０１の読み出しレートを決定する。
【００２６】
そのために、出側回線インタフェース部３００において前記Ｆ−ＲＭセルの折り返し時のパラメータとして受信端末側から到着するＢ−ＲＭセルの値（後段のネットワークの輻輳状態を反映）と出側バッファ３０３の輻輳状態を反映させた値を用い、その値を入側回線インタフェース部１００側へ返送する。また、送信端末へ返送されるＢ−ＲＭパラメータは、入側回線インタフェース部１００のＢ−ＲＭセル書き換え部１０４で前記保持したＦ−ＲＭのパラメータ（前段のネットワークの輻輳状態を反映）とＶＣシェーパ１０１の輻輳状態を反映させた値に書き換えられ、Ｂ−ＲＭセルが送信端末へ返送される。
【００２７】
従って、ここでは前記出側回線インタフェース部３００におけるＦ−ＲＭ折り返しは送信端末へ返送されるＢ−ＲＭセルの挿入タイミングを与えるだけのものであり、実際に送信端末へ返送されるＢ−ＲＭセルの折り返しパラメータは入側回線インタフェース部１００だけで設定されることになる。
【００２８】
図５は、本発明による具体的なＲＭセル処理装置のブロック構成例を示したものである。
図１０〜図１３は、図４におけるＲＭセルの処理フロー例を示したものである。
図１０の（ａ）及び（ｂ）はＶＣシェーパ部１０１、３０１の入力側処理フローを、図１０の（ｃ）及び（ｄ）は出側バッファ部１０３、３０３の入力側処理フローを、図１１の（ｅ）及び図１２の（ｆ）はＶＣシェーパ部１０１、３０１の出力側処理フローを、そして図１３の（ｇ）は出側バッファ部１０３の出力側処理フローをそれぞれ示している。
また、図６は、ＡＴＭ交換機におけるＲＭセル処理装置の具体的な配置構成例を示し、図７は出側バッファの輻輳判定構成の一例を示し、そして図９はＲＭセルフォーマットを示している。
【００２９】
ここでは、先ず図９のＲＭセルフォーマットの本願発明と関連する主な個所の説明をしておく。なお、図９の上側に点線枠で示したＴＡＧ部はＡＴＭ装置内のセルルーティングや装置内の付加的な制御情報を与えるため、その装置内に限定して使用される。
【００３０】
図９において、ＲＭセルは、ＡＴＭヘッダを“ＶＰコネクション：ＶＣＩ＝６，ＰＴＩ＝１１０及びＶＣコネクション：ＰＴＩ＝１１０”とすることで識別される。第７オクテットのＣＩ（Ｃｏｎｇｅｓｔｉｏｎ  Ｉｎｄｉｃａｔｉｏｎ）  ビットはＣＩ＝１で輻輳状態、ＣＩ＝０で非輻輳状態を示す。ＮＩ（Ｎｏ  Ｉｎｃｒｅａｓｅ）  ビットは、ＮＩ＝１で有効なセルレートＡＣＲ（Ａｃｔｉｖｅ  Ｃｅｌｌ  Ｒａｔｅ）の増加を禁止する。
【００３１】
第８及び９オクテットのＥＲ（Ｅｘｐｌｉｃｉｔ  ｃｅｌｌ  Ｒａｔｅ）は、要求するコネクション毎の最大レート（ＡＣＲ値）を示す。第１０及び１１オクテットのＣＣＲ（Ｃｕｒｒｅｎｔ  Ｃｅｌｌ  Ｒａｔｅ）  は、現在のＡＣＲ値を示す。そして、第１２及び１３オクテットのＭＣＲ（Ｍｉｎｉｍｕｍ  Ｃｅｌｌ  Ｒａｔｅ）  は、コネクション毎の最小セルレート（ＡＣＲ値）を示す。
【００３２】
次に、図５のブロック構成と図１０〜図１３の処理フローを使って本発明によるＲＭセル処理装置の処理動作について詳細に説明する。
図５において、送信端末からのＦ−ＲＭセルは入側回線インタフェース部１００のＦ−ＲＭセル抽出部１０５で抽出され、前段ネットワークの輻輳状態に関連する情報（ＣＩ、ＮＩ、ＥＲ，ＣＣＲ）がコネクション毎に第１のＦ−ＲＭパラメータテーブル１０６に保持される（図１０の（ａ）のＳ１１０、１１１）。前記保持データは後述するＢ−ＲＭセルの書き換えに用いられる。
【００３３】
受信端末からのＢ−ＲＭセルも同様に出側回線インタフェース部３００のＢ−ＲＭセル抽出部３０９で抽出され、後段ネットワークの輻輳状態に関連する情報（ＣＩ、ＮＩ、ＥＲ）がコネクション毎にＢ−ＲＭパラメータテーブル３０８に保持され、さらに後述するＢ−ＲＭセルの到着を通知するＢ−ＲＭセル到着検出フラグが立てられる（図１０の（ｂ）のＳ１２０〜１２２）。前記保持データは、Ｂ−ＲＭセルをＶＣシェーパ部３０１に挿入する際に使用される。
【００３４】
一方、入側回線インタフェース部１００のＢ−ＲＭセルモニタ部１０９では、出側回線インタフェース部３００からのＢ−ＲＭセルをモニタし、後段ネットワークの輻輳情報（ＣＩ、ＮＩ、ＥＲ、ＢＮ）をＡＣＲ計算部１０８に通知する（図１０の（ｄ）のＳ１４０）。ＡＣＲ計算部１０８では、前記Ｂ−ＲＭセル到着時に、通知されたＢ−ＲＭセルの輻輳情報（ＣＩ、ＮＩ、ＥＲ、ＢＮ）のうちＣＩ、ＮＩ、ＥＲを使って各ＶＣコネクション毎に以下のようにＡＣＲを算出する（図１０の（ｄ）のＳ１４１）。
【００３５】
・ＣＩ＝１の時：ＡＣＲ＝ｍａｘ（ＡＣＲ−ＡＣＲ＊ＲＤＦ，ＭＣＲ，ＬＣＲ）
・ＣＩ＝０，ＮＩ＝１の時：ＡＣＲ＝ｍｉｎ（ＡＣＲ，ＥＲ）
・ＣＩ＝０，ＮＩ＝０の時：ＡＣＲ＝ｍｉｎ（ＡＣＲ＋ＰＣＲ＊ＲＩＦ，ＰＣＲ，ＥＲ）
【００３６】
ここで、ＲＤＦ（Ｒａｔｅ  Ｄｅｃｒｅａｓｅ  Ｆａｃｔｏｒ）はセル送出レートの減少を制御し、反対にＲＩＦ（Ｒａｔｅ  Ｉｎｃｒｅａｓｅ  Ｆａｃｔｏｒ）はセル送出レートの増加を制御する。そしてＬＣＲ（Ｌｅａｓｔ  Ｃｅｌｌ  Ｒａｔｅ）  はＶＣシェーパのハードウェア構成により決定されるセル送出可能な最低レートを示し、ＰＣＲ（Ｐｅａｋ  Ｃｅｌｌ  Ｒａｔｅ）は最大（ピーク）セル送出レートを示す。
【００３７】
上記式より、前段ネットワークが輻輳時（ＣＩ＝１）には、ＡＣＲの上限値が決定され、反対に非輻輳時（ＣＩ＝０）にはＡＣＲの下限値が決定される。この算出されたＡＣＲ値に基づいて、ＶＣシェーパ部１０１から受信端末へ送られるセルの送出レートが更新される（図１０の（ｄ）のＳ１４２）。
【００３８】
一方、出側回線インタフェース部３００のＦ−ＲＭモニタ部３０４では、入側回線インタフェース部１００からのＦ−ＲＭセルをモニタし、回線番号、ＣＩ、ＮＩ，ＥＲの各値を第２のＦ−ＲＭパラメータテーブル３０６に保持し、さらにＥＲ計算部３０５にＣＣＲ値を通知する。そして、Ｆ−ＲＭセルの折り返しを指示する折り返しフラグをオンに設定する（図１０の（ｃ）のＳ１３０、１３１）。
【００３９】
ＥＲ計算部３０５では、Ｆ−ＲＭモニタ部３０４、出側バッファ部３０３の輻輳状態（ＣＩ）や負荷等を考慮したＥＲの計算を行う（図１０の（ｃ）のＳ１３２）。ＥＲ計算方式については様々な方式が適用可能である。図７には、出側バッファ部３０３の輻輳判定構成の一例を示している。本例では、図７の（ａ）に示すように輻輳状態をバッファの使用状況により非輻輳状態Ａ，軽輻輳状態Ｂ、そして重輻輳状態Ｃの三段階に分けて判定し、そのバッファ量と比較する３つの判定閾値を設けている。
【００４０】
図７の（ｂ）では、非輻輳状態から重輻輳状態に至る場合の判定閾値と、その逆方向に重輻輳状態から非輻輳状態に回復する場合の判定閾値との間にはヒステリシスが与えられており、輻輳状態が遷移する時の振動を防止している。また、重輻輳判定閾値をバッファ量より大きくすれば重輻輳状態を持たない制御も可能である。ここで、重輻輳解除閾値を軽輻輳判定閾値とは別に設けてもよい。このとき、軽輻輳判定閾値と輻輳解除閾値を０とすれば、非輻輳状態を持たない制御も可能である。
【００４１】
出側バッファ部３０３の前記各輻輳状態に応じて以下の様にパラメータを定める。
0003556081.tif 000002
ここで、Ｆ−ＲＭ保持値とは第２のＦ−ＲＭパラメータテーブル３０６の値を、そしてＢ−ＲＭ保持値とはＢ−ＲＭパラメータテーブル３０８の値を示す。また、“ｏｒ”は論理和をとることをいう。その結果、出側バッファ部３０３の輻輳が大きい時に、入側回線インタフェース部１００のＡＣＲの計算を通じてＶＣシェーパ部１０１の読み出しレートを押さえることができる。
【００４２】
なお、図６に示すように、実際の回線インタフェース部１００、３００には、ＶＣシェーパ部（ＶＣＳ）１０１，３０１に接続される多重分離部を介した複数の出側バッファ部が存在する。従って、前記ＥＲの計算結果は、出側回線インタフェース部３００における個々の出側バッファに応じて与えられる（図５のＥＲＱ）。
【００４３】
次に、入側回線インタフェース部１００のＦ−ＲＭ挿入部１０７では、Ｆ−ＲＭセル挿入時に前Ｆ−ＲＭセルを挿入してから所定時間（ＡＤＴＦ）以上経過していて、且つＡＣＲ＞ＩＣＲ（Ｉｎｉｔｉａｌ  Ｃｅｌｌ  Ｒａｔｅ）  の時に、ＡＣＲ＝ＩＣＲとする（図１１の（ｅ）のＳ１５０）。そして、ＶＣシェーパ部１０１の読み出し時に以下のどちらかの条件を満たしたときにユーザーセルを止めてそこにＦ−ＲＭセルを挿入する。
【００４４】
すなわち、１）前Ｆ−ＲＭセルを挿入してから２個以上のユーザセルを送出していて、且つ所定時間（Ｔｒｍ）が経過しているとき、又は２）前Ｆ−ＲＭセルを挿入してから、ＲＭ生成間隔内の最大セル数（ＮＲＭ）−１個のセルを送出していたとき、のいずれかにＦ−ＲＭセルを挿入する。挿入するＦ−ＲＭセルのパラメータは、ＤＩＲ＝０，ＢＮ＝０，ＣＩ＝０，ＮＩ＝０，ＥＲ＝ＰＣＲ，ＣＣＲ＝ＡＣＲである（図１１の（ｅ）のＳ１５１）。そして、そのＡＣＲ値に従って、ＶＣシェーパ部１０１のセル出力レートを更新する（図１１の（ｅ）のＳ１５２）。
【００４５】
一方、出側回線インタフェース部３００のＢ−ＲＭ挿入部３０７では、ＶＣシェーパの読み出し時に、Ｆ−ＲＭセル挿入条件を満たさず、Ｂ−ＲＭ送出要求があること、且つ次の条件、１）前Ｆ−ＲＭセルを挿入してから１つもＢ−ＲＭセルを送出してなかったとき、又は２）ＶＣシェーパにセルがなかったとき、のいずれかを満たしたときにユーザーセルを止めてＢ−ＲＭセルを挿入する。
【００４６】
挿入するＢ−ＲＭセルのパラメータは次の通りである。
・ＤＩＲ＝１，ＢＮ＝０，ＮＩ＝Ｆ−ＲＭ保持ＮＩ値  ｏｒ  Ｂ−ＲＭ保持ＮＩ値
・Ｆ−ＲＭモニタ部３０４により保持した回線番号に対応する出側バッファ部３０３の輻輳状態、ＥＲＱ値を参照し、
0003556081.tif 000003
ここで、Ｆ−ＲＭ保持値とは第２のＦ−ＲＭパラメータテーブル３０６の値を、そしてＢ−ＲＭ保持値とはＢ−ＲＭパラメータテーブル３０８の値を示す。また、“ｏｒ”は論理和をとることをいう（以下同じ）。なお、図１２の（ｆ）のＳ１６０〜１６５にその一例を示す。
【００４７】
最後に、入側回線インタフェース部１００のＢ−ＲＭセル書き替え部１０４では、対応するＶＣシェーパ部１０１の入側バッファ（図示せず）の輻輳状態に応じて、先に図７の例で説明した３つの輻輳判定構成を採用することによって以下の様にＢ−ＲＭセルのパラメータを書き換える。
0003556081.tif 000004
図１３の（ｇ）のＳ１７０〜１７４には上述した３つの輻輳状態を判定する場合の例を示している。
【００４８】
このように、ＶＣシェーパ部１０１がすいていれば、後段ネットワーク側が輻輳状態にある場合でも送信端末側には大きなセルレートを許可することができ、前記バッファをより効率的に利用することが可能となる。また、ＶＣシェーパ部１０１の輻輳が大きくなった時には前段ネットワーク側の送出レートを押さえることができる。また、例えばＶＣシェーパ部１０１の入側バッファ量が小さい等の理由で、ＶＣシェーパ部１０１の読み出しレートより大きいレートを許可すのが危険となる場合には、上記非輻輳状態をなくし軽／重輻輳の２状態とすることで対応できる。
【００４９】
前記２状態で輻輳を判定する場合には、対応するＶＣシェーパ部１０１の入側バッファ（図示せず）の輻輳状態やＡＣＲ値を参照し、例えば以下のように設定する。
0003556081.tif 000005
なお、前記非輻輳及び輻輳は、図１３の（ｇ）の軽輻輳（Ｓ１３７）と重輻輳（Ｓ１７４）にそれぞれ対応している。
【００５０】
図８は、本発明によるＲＭセル処理装置においてＢ−ＲＭセル未到着を通知する一構成例を示したものである。
図８では、ＲＭセル処理装置が２段接続され、後段のＲＭセル処理装置の出側インタフェース部にＢ−ＲＭセルが到着しない場合（×）には、受信端末に対するセル送信レートを下げる必要がある。
【００５１】
しかしながら、上述した図４の本発明の構成では受信端末にセルを送信するＶＣシェーパ部１０１は入側回線インタフェース部１００側にあり、且つ出側回線インタフェース部３００で折り返されたＦ−ＲＭセルのパラメータによって前記ＶＣシェーパの動作が制御される。従って、この構成のままだと入側回線インタフェース部１００では受信端末から返送されるＢ−ＲＭセルの未到着検出が出来ない。そこで、本例では折り返すＦ−ＲＭセル（Ｂ−ＲＭセル）にＢ−ＲＭ未検出ビットを付与することで入側回線インタフェース部１００にＢ−ＲＭ到着の有無を通知する（図１０の（ｂ）のＳ１２２）。前記Ｂ−ＲＭ未検出ビットは図９に示すＴＡＧ内の空きビットを利用する。
【００５２】
その動作は以下の通である。出側回線インタフェース部３００ではＢ−ＲＭセル到着フラグを用意し、受信端末からのＢ−ＲＭ到着時に前記フラグを立てる。そして、Ｆ−ＲＭセル折り返し時に、Ｂ−ＲＭ挿入部３０７で前記フラグが立っていたら折り返されるセルのＴＡＧのＢ−ＲＭ未検出ビットを例えば“０”に、フラグが立っていなければＢ−ＲＭ未検出ビットを“１”とし、入側回線インタフェース部１００にＢ−ＲＭセル未到着を通知する。最後に前記折り返し後に、Ｂ−ＲＭセル到着フラグをリセットする（図１２の（ｆ）のＳ１６４）。
【００５３】
入側回線インタフェース部１００では、所定のＢ−ＲＭセル未到着の時間間隔を計数するＢ−ＲＭ未到着時間カウンタ１１０を設け、前記Ｂ−ＲＭ未検出ビット＝０（Ｂ−ＲＭセル到着検出）且つＢＮ＝０のときだけ前記Ｂ−ＲＭ未到着時間カウンタ１１０をクリアする。前記Ｂ−ＲＭ未検出ビットはＢ−ＲＭセルモニタ部１０９がＡＣＲ計算部１０８に通知する。Ｂ−ＲＭ未到着時間カウンタがＢ−ＲＭセルの未到着により計数した情報はＡＣＲ計算のパラメータとして利用される。
【００５４】
例えば、ＡＣＲ計算部１０８でＢ−ＲＭセル未到着カウンタ１１０の値がＣＲＭ時間以上であったときにはＡＣＲ＝ｍａｘ（ＡＣＲ＊ＣＤＦ，ＭＣＲ，ＬＣＲ）とする。その結果として受信端末に対するセル送信レートが下げられる。ＡＣＲ計算部１０８は、セル時間毎にＢ−ＲＭセル未到着時間カウンタ１１０をカウントアップし、下りＢ−ＲＭセル到着時に、通知されたＢ−ＲＭセル中の未検出ビット＝０でＢＮ＝０の時、Ｂ−ＲＭセル未到着時間カウンタをリセットする。なお、本例では前記Ｂ−ＲＭ未検出ビットをＢ−ＲＭセルに付与しているが、それはＴＡＧ情報として与えられることから、Ｂ−ＲＭ未検出ビットをユーザーセルに付与することもできる。
【００５５】
図１４は、図４の本発明によるＲＭ処理装置の基本構成をより簡易化した構成例を示したものである。
そして、図１５〜図１８は、図１４のＲＭセルの処理フロー例を示したものである。
【００５６】
図１４では、入側回線インタフェース部１００においてＦ−ＲＭセルを抽出・挿入せず、単にスルーで通過させることで簡易化したＲＭ処理装置を実現している。送信端末側がソースビヘイビアに従っていれば入側回線インタフェース部１００で受信するセル中にＦ−ＲＭセルは正常に挿入されているはずであり問題は起こらない。しかしながら、Ｆ−ＲＭが正常に挿入されていない場合には、それ以降の制御が正常に動作しなくなる。
【００５７】
例えば、Ｆ−ＲＭセルが全く到着しない場合には、出側回線インタフェース部３００においてＢ−ＲＭセル（Ｆ−ＲＭセル折り返し）が挿入されず、ＲＭ処理装置側のバッファや後段のネットワーク等の輻輳を防止すべく送信端末側へ返送Ｂ−ＲＭセルを通してセルレートを下げるよう要求できなくなる。
【００５８】
この問題を回避するために、本例では入側回線インタフェース部１００に図４のＦ−ＲＭセル抽出部１０５及びＦ−ＲＭセル挿入部１０７に換えてＦ−ＲＭセル監視部１１１を設ける。正常動作時はユーザセルＮｒｍセル中に１セルＦ−ＲＭが挿入される。従って、Ｆ−ＲＭセル監視部１１１でユーザーセルＮｒｍ×Ｎ（Ｎ：保護係数）セル中のＦ−ＲＭセルの有無を監視（モニタ）することにより、Ｆ−ＲＭが正常に来ているかどうかを判断する。
【００５９】
本例の処理フロー図１５〜１７は、先に説明した図４の処理フロー図１０〜図１３とそれぞれ１対１に対応しており、図１５の（ａ）及び（ｂ）はＶＣシェーパ部１０１、３０１の入力側処理フローを、図１５の（ｃ）及び（ｄ）は出側バッファ部１０３、３０３の入力側処理フローを、図１６の（ｅ）及び図１７の（ｆ）はＶＣシェーパ部１０１、３０１の出力側処理フローを、そして図１８の（ｇ）は出側バッファ部１０３の出力側処理フローの各例をそれぞれ示している。
【００６０】
以下では、先に説明した図１０〜図１３の処理フローと相違する個所についてだけ説明する。先ず、図１５の（ａ）に示すＶＣシェーパ部１０１の入力側処理フローでは、Ｆ−ＲＭセル監視部１１１がＦ−ＲＭセルの到着間隔を監視（モニタ）し、検出したＦ−ＲＭセルのパラメータ（ＣＩ、ＮＩ、ＥＲ、ＣＣＲ）を保持する（Ｓ２１０、２１１）。前記Ｆ−ＲＭセルはそのまま次段のＶＣシェーパ部１０１に与えられる。
【００６１】
前記監視結果は、Ｂ−ＲＭセル書き替え部１０４に新たに追加された輻輳情報として与えられ、ＶＣシェーパ部１０１の入側バッファ（図示せず）の輻輳状態と共にＢ−ＲＭセル書き替え時の輻輳状態の判定に利用される。なお、図１５の（ａ）以外は全て図４の基本構成と同じ処理が行われる。
【００６２】
図１９は、図４の本発明によるＲＭ処理装置の基本構成をより簡易化した別の構成例を示したものである。
そして、図２０〜図２３は、図１９のＲＭセルの処理フロー例を示したものである。
【００６３】
図１９では、図１４の出側回線インタフェース部３００で更にＢ−ＲＭセルの抽出・挿入を行うことなくＢ−ＲＭセルをスルーで通過させる構成をとっている。本構成では受信端末側もソースビヘイビアに従っていれば受信端末側からのＢ−ＲＭセルが正常に挿入（受信）されることを前提としている。従って、受信端末側との制御ループが完成されている間は問題は起こらない。しかしながら、前記制御ループができるまではＢ−ＲＭセルを挿入できなくなるため、本構成の場合には初期の輻輳を回避すべくＩＣＲ（Ｉｎｉｔｉａｌ  Ｃｅｌｌ  Ｒａｔｅ）  を低くしておくことが望ましい。
【００６４】
本例の処理フロー図２０〜２２も先に説明した図４の処理フロー図１０〜図１３とそれぞれ１対１に対応している。すなわち図２０の（ａ）及び（ｂ）はＶＣシェーパ部１０１、３０１の入力側処理フローを、図２０の（ｃ）及び（ｄ）は出側バッファ部１０３、３０３の入力側処理フローを、図２１の（ｅ）及び図２２の（ｆ）はＶＣシェーパ部１０１、３０１の出力側処理フローを、そして図２３の（ｇ）は出側バッファ部１０３の出力側処理フローの各例をそれぞれ示している。
【００６５】
ここでも、図１０〜図１３の処理フローと相違する個所についてだけ説明する。図２０の（ａ）の処理フロー（Ｓ３１０，３１１）は、Ｆ−ＲＭセル監視部１１１の処理で説明した図１５の（ａ）の処理フローと同じである。さらに、本例では図５のＢ−ＲＭセル挿入部３０７の処理が不要となり、それと対応する図２０の（ｂ）ではＢ−ＲＭセルパラメータ（ＣＩ、ＮＩ，ＥＲ）の保持だけが行われる（Ｓ３２０）。
【００６６】
また、本例ではＦ−ＲＭセルの折り返しが行われないため、図２０の（ｃ）には図１０の（ｃ）における折り返しフラグの制御処理（Ｓ１３１）はなく、同様に図２２の（ｆ）に図１２の（ｆ）における折り返しフラグの制御処理（Ｓ１６４）もない。
【００６７】
図２４は、本願発明によるＲＭセル処理装置を中継系にも用い、その中継系にＶＣシェーパを配置しないネットワーク構成例を示したものである。
図２４では中継系でＶＣシェーピングを行わないことを想定している。その理由は、中継系では収容コネクションが多く、今後の高速伝送化によりＶＣシェーパを配置した場合にハードインパクトが大きくなるという弊害が予想されるからである。図２４の（ａ）及び（ｂ）には想定される２つの構成例を示している。
【００６８】
前者は、中継ノードにおいてＶＳ／ＶＤを行わないが、加入者を収容するノードではなお通常のＶＳ／ＶＤ機能が働く構成例を示している。それに対して後者は、加入者を収容するノードの中継回線側でもＶＣシェーピングは行わなず、加入者系−中継系−加入者系のネットワーク全体で１つのＶＳ／ＶＤ点を有した制御を行う構成例を示している。ＶＣシェーピングの使用の有無は、各ノードでＶＣシェーパを使用するか否かの識別テーブルを用意するか、また図２４の（ａ）の場合には中継ノードの設定等で判断することができる。
【００６９】
図２５は、中継系を含むノードにおける折り返しの判別構成例を示している。
図２４の（ａ）のようにノードが中継系／加入者系を兼ねる場合、又は先の図６で示したある回線インタフェースに複数種別の回線（中継系／加入者系）が混在する場合には中継系の回線インタフェースでＦ−ＲＭセルが加入者系／中継系のいずれから来たかによって折り返す場合と折り返さない場合が生じる。図２５はその判別構成を示している。
【００７０】
図２５の（ａ）の例では、加入者系と中継系が混在するノードにおいてＦ−ＲＭセルが与えられる入側回線インタフェース部１００でＦ−ＲＭセルを折り返す／折り返さないの識別ビットをセルのＴＡＧ（図９参照）に付与し、その出側回線インタフェース部３００で前記識別ビットを参照し、必要なら折り返しを実行する。図２５の（ａ）の左側に示すようにＦ−ＲＭセルが加入者系（送信端末）からくる場合には前記折り返しビットは例えば“０”（折り返さない）であり、図２５の（ａ）の右側に示すようにＦ−ＲＭセルが中継系からくる場合には前記折り返しビットは“１”（折り返す）である。
【００７１】
図２５の（ｂ）の例では、各ノードに備えられた回線インタフェース部の上りコネクションがＶＣシェーピングを行うか否かの識別テーブルを利用する。図２５の（ｂ）に示すように折り返しを行う箇所では必ずＶＣシェーピングを行っている。従って、折り返しを判定する際に、そのコネクションに対応する上りコネクションがＶＣシェーピングを行う回線インタフェース部の場合（図２５の（ｂ）右側のＶＣＳ使用）には折り返しを行い、それを行わない場合（図２５の（ｂ）左側のＶＣＳ未使用）には折り返しを行わない。
【００７２】
図２６は、中継系を含む場合のＢ−ＲＭセル未到着監視構成例を示したものである。
先に図８を用いて本発明によるＲＭセル処理装置のＢ−ＲＭセル未到着監視構成例を示した。図２４の（ａ）のような中継系を含むネットワーク構成には、受信端末側のノードが加入者系／中継系を含み、且つその中継系が上り側でＶＣシェーピング動作を実行するため図８に示したＢ−ＲＭセル未到着監視構成がそのまま適用できる。
【００７３】
しかしながら、図２４の（ｂ）に示すようにネットワークの送受信端のノードだけがＶＣシェーピングを行う構成の場合、図８の例のようにＴＡＧ情報を使ってＢ−ＲＭセル未到着を受信端のノードから送信端のノードに通知することができなくなる。なぜならＴＡＧは各ノード内でのみ有効な情報だからである。従って、図２４の（ｂ）の場合にはＢ−ＲＭセル未到着時にレートをさげる制御ができないことになる。
【００７４】
そのため、本例では先ず図８と同様にＢ−ＲＭ到着時に出側回線インタフェース部３００でＢ−ＲＭセル到着フラグを立てる。そして同一ノードの入側回線インタフェースでは前記到着フラグが立っていない時に折り返されたＢ−ＲＭセルをＢ−ＲＭセルフィルタリング部１１２によって廃棄し、それにより順次前段のノードにＢ−ＲＭ未到着を通知していく。送信端末と対向するノードまで前記通知がなされると、その上り側のＶＣシェーパは送信レートを下げる制御を行う。
【００７５】
図２６の（ａ）は、正常にＢ−ＲＭセルが到着している場合を示しており、出側回線インタフェース部３００で受信端末からのＢ−ＲＭセルを受信した時には前記Ｂ−ＲＭセル到着フラグを立てる。そして、Ｆ−ＲＭセル折り返し時に、前記フラグが立っているのでＢ−ＲＭ未検出ビットを“０”とし、入側回線インタフェース部１００にＢ−ＲＭセルが正常に到着していることを通知する。
【００７６】
同一ノードの入側回線インタフェース部１００では、Ｂ−ＲＭセルフィルタリング部１１２でＢ−ＲＭ未検出ビットが“０”のＢ−ＲＭセルをそのまま通過させる。送信端末と対向するノードの入側回線インタフェースでは図８で説明したＢ−ＲＭセル到着悪時間カウンタ部１１０によって同様の制御を行う。
【００７７】
図２６の（ｂ）は、Ｂ−ＲＭセルが未到着の場合（×）を示している。出側回線インタフェース部３００で受信端末からのＢ−ＲＭ未到着を検出した場合にＢ−ＲＭ到着フラグを立てない。そして、Ｆ−ＲＭセル折り返し時に、前記フラグが立っていないのでＢ−ＲＭ未検出ビットを“１”として、入側回線インタフェース部１００にＢ−ＲＭセルの未到着を通知する。
【００７８】
同一ノードの入側回線インタフェース部１００では、Ｂ−ＲＭセルフィルタリング部１１２でＢ−ＲＭ未検出ビットが“１”のＢ−ＲＭセルを廃棄する。従って、この場合は送信端末と対向するノードの入側回線インタフェースのＢ−ＲＭセル到着時間カウンタ部１１０はカウントアップし、図８で説明したのと同様の制御によって受信端末側に対するセル送信レートを下げる。
【００７９】
図２７は、本発明によるＲＭセル処理装置を用いて装置内／網内で閉じたＡＢＲ制御を行う構成例を示したものである。
本例は、ＡＢＲを用いて装置内／網内に閉じた輻輳制御を行い、それによって装置内／網内の通信品質を保証することを目的としている。これを実現するには、出側回線インタフェース部３００においてＦ−ＲＭセル折り返し時に、Ｆ−ＲＭセルをモニタするのではなく抽出する構成とする。また、Ｂ−ＲＭセルは必ず未到着となるが、そのままだとＡＣＲ計算においてレートが下がってしまうため、本コネクションに対してはＢ−ＲＭ到着フラグを立てたまま固定する。
【００８０】
図２７の（ａ）は、図２４の（ａ）に示した中継系／加入者系が混在するノード内だけにＡＢＲ制御を閉じる例を示しており、また図２７の（ｂ）は、同じ図２４の（ａ）でさらにその中継系全体を１つのループとして閉じる例を示している。
【００８１】
図２８は、本発明のＲＭセル処理装置を具体的に実現するための一構成例を示したものである。
図２９は、図２８の各テーブル例を示したものである。
本例は、基本的には図５に示す入側回線インタフェース部１００と出側回線インタフェース部３００とを１つにまとめた回線インタフェース部として構成したものであり、ＬＳＩ化することを前提とした構成となっている。本回線インタフェース部は当然に入側又は出側の両方の回線インタフェース部に使用可能である。
【００８２】
ここでは、図５で説明した各機能ブロック以外の主要なものについて簡単に説明しておくに留める。
図２８において、ＥＦＣＩコピー部４０１は、ユーザーセルのＰＴＩをモニタし、ＥＦＣＩ（Ｅｘｐｌｉｃｉｔ  Ｆｏｒｗａｒｄ  Ｃｏｎｇｅｓｔｉｏｎ  Ｉｎｄｉｃａｔｉｏｎ）状態をセルヘッダのＣＩビットにコピーする。対象は、ＰＴＩ＝ＯＸＸのセルのみであり、ＰＴＩ＝０１Ｘの時：ＣＩ＝１、そしてＰＴＩ＝００Ｘの時：ＣＩ＝０である。
【００８３】
なお、ＥＦＣＩはＲＭセルに対応していない装置にも対応可能とすべく設けられたものであり、そこで識別したユーザーセルのＥＦＣＩ状態はコネクション毎に保持されてＢ−ＲＭセル書換部１０４で使用される。ＥＦＣＩクリア部４０３は、ＶＣシェーパから読み出されたユーザーセルのＰＴＩ値をモニタし、ＥＦＣＩ表示がされていた場合にクリアする。
【００８４】
回線番号付与部４０２は、ＶＣシェーピング無しのコネクションのＢ−ＲＭセルに対して回線番号を付与する。上りＢ−ＲＭセル書換部４０４は、Ｂ−ＲＭセル挿入部３０７で挿入されるＢ−ＲＭセル以外でバッファから読み出されたＢ−ＲＭのパラメータを以下のように書き換える。
・ヘッダに付与された回線番号に対応するバッファの輻輳状態、ＥＲＱ値を参照し、
−非輻輳：ＥＲ＝ｍｉｎ（ＥＲＱ、自セルＥＲ値）、ＣＩ＝自セルＣＩ値
−軽輻輳：ＥＲ＝ｍｉｎ（ＥＲＱ、自セルＥＲ値）、ＣＩ＝１
−重輻輳：ＥＲ＝０，ＣＩ＝１
そして、Ｂ−ＲＭモニタ部４０７は、Ｂ−ＲＭセルの抽出は行わずにパラメータの監視だけを行う場合に使用する。
【００８５】
【発明の効果】
以上述べたように、本発明によれば入側と出側の各回線インタフェース部の信号入力側だけにＶＣシェーパを配置し、前記ＶＣシェーパの前後でループ分割することによって各ノードで使用するＶＣシェーパの数を減らし、且つ両側の回線インタフェース部構成を同一とすることで装置コストや保守・運用等のコスト低減を達成し、さらには自ノード内に閉じたループ構成も可能としたＡＴＭ交換機におけるＲＭセル処理装置を提供することが可能となる。
【図面の簡単な説明】
【図１】ＡＢＲの基本的な収容形態を示した図である。
【図２】ＶＳ／ＶＤ方式を用いた従来ノードの一構成例を示した図である。
【図３】ＶＳ／ＶＤ方式を用いた従来ノードの別の構成例を示した図である。
【図４】本発明によるＡＴＭ交換機におけるＲＭセル処理装置の基本構成を示した図である。
【図５】本発明による具体的なＲＭセル処理装置のブロック構成例を示した図である。
【図６】ＡＴＭ交換機におけるＲＭセル処理装置の具体的な配置構成例を示した図である。
【図７】出側バッファの輻輳判定構成の一例を示した図である。
【図８】Ｂ−ＲＭセルの未到着の通知構成例を示した図である。
【図９】ＲＭセルのセルフォーマットを示した図である。
【図１０】図４におけるＲＭセルの処理フロー例（１−１）を示した図である。
【図１１】図４におけるＲＭセルの処理フロー例（１−２）を示した図である。
【図１２】図４におけるＲＭセルの処理フロー例（１−３）を示した図である。
【図１３】図４におけるＲＭセルの処理フロー例（１−４）を示した図である。
【図１４】図４の本発明によるＲＭ処理装置の基本構成をより簡易化した構成例を示した図である。
【図１５】図１４におけるＲＭセルの処理フロー例（２−１）を示した図である。
【図１６】図１４におけるＲＭセルの処理フロー例（２−２）を示した図である。
【図１７】図１４におけるＲＭセルの処理フロー例（２−３）を示した図である。
【図１８】図１４におけるＲＭセルの処理フロー例（２−４）を示した図である。
【図１９】図４の本発明によるＲＭ処理装置の基本構成をより簡易化した別の構成例を示した図である。
【図２０】図１９におけるＲＭセルの処理フロー例（３−１）を示した図である。
【図２１】図１９におけるＲＭセルの処理フロー例（３−２）を示した図である。
【図２２】図１９におけるＲＭセルの処理フロー例（３−３）を示した図である。
【図２３】図１９におけるＲＭセルの処理フロー例（３−４）を示した図である。
【図２４】中継系にＶＣシェーパを配置しないネットワーク構成例を示した図である。
【図２５】中継系を含むノードにおける折り返しの判別構成例を示した図である。
【図２６】中継系を含む場合のＢ−ＲＭセル未到着監視構成例を示した図である。
【図２７】装置内／網内で閉じたＡＢＲ制御を行う構成例を示した図である。
【図２８】本発明のＲＭセル処理装置を具体的に実現するための一構成例を示した図である。
【図２９】図２８の各テーブル例を示した図である。
【符号の説明】
１…送信端末
５…受信端末
１００…入側回線インタフェース部
１０１、１０２、３０１、３０２…ＶＣシェーパ部
１０３、３０３…出側バッファ部
１０４…Ｂ−ＲＭセル書き換え部
１０５…Ｆ−ＲＭセル抽出部
１０７…Ｆ−ＲＭセル挿入部
１０８…ＡＣＲ計算部
１０９…Ｂ−ＲＭセルモニタ部
１１０…Ｂ−ＲＭセル到着時間カウンタ部
１１１…Ｆ−ＲＭセル監視部
１１２…Ｂ−ＲＭセルフィルタリング部
３０４…Ｆ−ＲＭセルモニタ部
３０５…ＥＲ計算部
３０７…Ｆ−ＲＭセル挿入部
３０９…Ｆ−ＲＭセル抽出部
【図１】
0003556081.tif 000006
【図２】
0003556081.tif 000007
【図３】
0003556081.tif 000008
【図４】
0003556081.tif 000009
【図５】
0003556081.tif 000010
【図６】
0003556081.tif 000011
【図７】
0003556081.tif 000012
【図８】
0003556081.tif 000013
【図９】
0003556081.tif 000014
【図１０】
0003556081.tif 000015
【図１１】
0003556081.tif 000016
【図１２】
0003556081.tif 000017
【図１３】
0003556081.tif 000018
【図１４】
0003556081.tif 000019
【図１５】
0003556081.tif 000020
【図１６】
0003556081.tif 000021
【図１７】
0003556081.tif 000022
【図１８】
0003556081.tif 000023
【図１９】
0003556081.tif 000024
【図２０】
0003556081.tif 000025
【図２１】
0003556081.tif 000026
【図２２】
0003556081.tif 000027
【図２３】
0003556081.tif 000028
【図２４】
0003556081.tif 000029
【図２５】
0003556081.tif 000030
【図２６】
0003556081.tif 000031
【図２７】
0003556081.tif 000032
【図２８】
0003556081.tif 000033
【図２９】
0003556081.tif 000034