(57)【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板上に設けられたコレクタ層と、該コレクタ層上に設けられたベース層と、該ベース層上に設けられたエミッタ層と、該エミッタ層上に設けられたエミッタコンタクト層と、前記エミッタコンタクト層と前記エミッタ層との間に設けられた半導体層と、を備え、
前記エミッタ層は、前記ベース層よりも大きいエネルギーバンドギャップを有し、
前記半導体層は、前記エミッタ層よりも小さいエネルギーバンドギャップを有し、
前記半導体層は、前記エミッタコンタクト層よりも低いキャリア濃度を有し、
前記キャリア濃度は、前記エミッタ層から前記エミッタコンタクト層へ向かう方向に沿って増加し、
前記半導体層のキャリア濃度は１×１０１８ｃｍ−３以下であり、
前記エミッタ層の厚さは２ｎｍ以上３０ｎｍ以下である、バイポーラトランジスタ。
【請求項２】
前記ベース層のキャリア濃度は、２．５×１０１９ｃｍ−３以上である請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記エミッタ層はＩｎＰから形成され、前記ベース層はＩｎＧａＡｓから形成される請求項１又は２に記載のバイポーラトランジスタ。
【請求項４】
前記エミッタ層はＩｎＡｌＡｓから形成され、前記ベース層はＩｎＧａＡｓから形成される請求項１又は２に記載のバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＩＩ−Ｖ族化合物半導体で形成されたバイポーラトランジスタに関する。
【０００２】
【従来の技術】
ＩＩＩ−Ｖ族化合物半導体で形成されるバイポーラトランジスタの一つに、トンネリング・エミッタ・バイポーラ・トランジスタ（Ｔｕｎｎｅｌｉｎｇ  Ｅｍｉｔｔｅｒ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＴＥＢＴ）がある。これは、例えば、文献（１）ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  Ｖｏｌ．  ＥＤＬ−７，  Ｎｏ．７，  Ｊｕｌｙ  １９８６、或いは文献（２）Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ５０（２６），  ２９  Ｊｕｎｅ  １９８７に報告されている。文献（１）に記載されるＴＥＢＴにおいては、ベース層とエミッタ層はＧａＡｓから形成される。これらの層の間には、ＧａＡｓよりエネルギーバンドギャップが大きいＡｌＧａＡｓからなる挿入層が設けられている。また、このＡｌＧａＡｓ挿入層の厚さは３ｎｍから２０ｎｍとされている。このような構成においては、電子は、挿入層をトンネル現象により通過し、エミッタ層からベース層に効率よく注入されるが、正孔は電子に比べてトンネル確率が小さいため、ベース層からエミッタ層への正孔の注入は抑制される。しかも、ＴＥＢＴの高周波特性を改善するため、ベース抵抗を下げた場合においても、正孔の注入は抑制されることができる。このため、上記の構成とすることにより、電流増幅率の向上と高周波特性の改善とが両立されたバイポーラトランジスタが得られる。
【０００３】
【発明が解決しようとする課題】
しかしながら、本発明者らは、ＴＥＢＴの電気的特性を更に改善するために鋭意研究を重ね、以下の課題を見出した。上述のＡｌＧａＡｓ層のように、ベース層に比べてエネルギーバンドギャップが大きい半導体で構成される挿入層は、電子がトンネルできる程度薄い。しかも、ベース抵抗を下げるため、ベース層には高濃度に不純物が添加されている。このため、エミッタコンタクト層の伝導帯とベース層の価電子帯との間で生じる再結合電流が増大してしまう。再結合電流が増加するとベース電流が増加し、電流増幅率が低下する事態となっていた。
【０００４】
そこで、本発明は、ベース電流の増加を引き起こす再結合電流が抑制され、電流増幅率の低下が防止されるバイポーラトランジスタを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の一側面に係るバイポーラトランジスタは、半導体基板と、半導体基板上に設けられたコレクタ層と、コレクタ層上に設けられたベース層と、ベース層上に設けられたエミッタ層と、エミッタ層上に設けられたエミッタコンタクト層と、エミッタコンタクト層とエミッタ層との間に設けられた半導体層と、を備える。エミッタ層は、ベース層よりも大きいエネルギーバンドギャップを有する。半導体層は、エミッタ層よりも小さいエネルギーバンドギャップを有する。半導体層は、エミッタコンタクト層よりも低いキャリア濃度を有する。キャリア濃度は、エミッタ層からエミッタコンタクト層へ向かう方向に沿って増加する。半導体層のキャリア濃度は１×１０１８ｃｍ−３以下である。エミッタ層の厚さは２ｎｍ以上３０ｎｍ以下である。
【０００６】
この構成においては、半導体層のキャリア濃度が上記の通りとされ、空乏層がエミッタキャップ層まで広がる。そのため、エミッタコンタクト層の伝導帯とベース層の価電子帯との間で生じる再結合電流が十分に防止される。したがって、電流増幅率の低下が防止される。また、上記構成のバイポーラトランジスタのエミッタ層は、ベース層およびエミッタコンタクト層よりも大きいエネルギーバンドギャップを有し、且つ、電子がトンネルできる程度の厚さを有する。このため、電子がエミッタキャップ層からベース層へ容易に注入される。
【０００８】
また、空乏層がエミッタ層から半導体層内まで広がることができる。そのため、エミッタキャップ層の伝導帯とベース層の価電子帯との間で生じる再結合電流を十分に防止することができる。したがって、電流増幅率の低下が防止されることができる。
【０００９】
半導体層のキャリア濃度は１×１０１８ｃｍ−３以下である。このようにすれば、空乏層がエミッタ層から半導体層へ確実に広がることができる。
【００１０】
エミッタ層の厚さは２ｎｍ以上３０ｎｍ以下である。エミッタ層の厚さがこの程度であれば、正孔がエミッタ層をトンネルするのを阻害できると共に、電子はエミッタ層を確実にトンネルできる。また、この程度の厚さであれば、正孔のトンネルが阻害されるため、ベース電流が不要に増加されるのが防止され、電流増幅率が向上される。
【００１１】
さらに、ベース層のキャリア濃度は、２．５×１０１９ｃｍ−３以上であると好適である。このようにすれば、ベース抵抗を低減できるため、電流増幅率を増加できる。しかも、エミッタ層が上述の通りの構成を有しているため、ベース層のキャリア濃度をこのように高くしても、エミッタキャップ層とベース層との間の再結合電流を抑制できる。
【００１２】
また、上記の構成のバイポーラトランジスタは、半導体基板およびコレクタ層の間にサブコレクタ層を更に備え、サブコレクタ層は、コレクタ層よりもキャリア濃度が高く、コレクタ層よりも面積が小さいと好適である。このようにすれば、サブコレクタ層により実効的なコレクタ領域が画定される。そのため、ベース・コレクタ間の静電容量が低減される。すなわち、当該バイポーラトランジスタにおいては、上述の通り電流増幅率の低下が防止されると共に、高周波特性が向上される。
【００１３】
上記エミッタ層はＩｎＰから形成され、上記ベース層はＩｎＧａＡｓから形成されると好ましい。また、エミッタ層はＩｎＡｌＡｓから形成され、ベース層はＩｎＧａＡｓから形成されることもできる。これらいずれの場合にも、本発明に係るバイポーラトランジスタが好適に構成されることができる。
【００１４】
【発明の実施の形態】
以下、本発明に係るバイポーラトランジスタの好適な実施形態について図面を参照しながら説明する。本実施形態では、ＩｎＰ基板を用いて製造されるＨＢＴについて説明する。なお、図面の説明においては、同一の要素には同一の符号を付し、重複する説明は省略する。また、図面においては、ＩｎＰ基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。また、結晶面方位および結晶軸方向は、例示的に示されたものであり、結晶学的に等価な面方位および軸方向を含む。
【００１５】
（一形態のバイポーラトランジスタ）初めに、ＨＢＴの構成について説明する。図１(Ａ)は、ＨＢＴの平面図である。図１(Ｂ)は、図１(Ａ)のＩ−Ｉ線に沿った断面図である。図１(Ｃ)は、図１(Ａ)のII−II線に沿った断面図である。図１(Ａ)において、Ｉ−Ｉ線は半導体結晶の結晶方位の〔０１−１〕方向に沿った線であり、II−II線は半導体結晶の結晶方位の〔０１１〕方向に沿った線である。
【００１６】
図１（Ｂ）において、ＨＢＴ１は、半絶縁性ＩｎＰ基板２と、同基板２の（１００）面上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、バッファ層３０およびサブコレクタ層４０の上に形成されたコレクタ層５０と、コレクタ層５０上のベース層６０と、ベース層６０上のエミッタ層７０と、エミッタ層７０の上方に形成されたエミッタコンタクト層８０とを有する。エミッタ層７０とエミッタコンタクト層８０との間には、半導体層９０が設けられている。
【００１７】
バッファ層３０は、アンドープＩｎｘＧａ１−ｘＡｓ（以下、ＩｎＧａＡｓ）から構成され、膜厚は３００〜５００ｎｍ程度である。サブコレクタ層４０は、ｎ型ＩｎＧａＡｓより構成され、膜厚は３００〜５００ｎｍ程度である。サブコレクタ層４０は、図１（Ａ）〜（Ｃ）に図示の通り、平面形状は略長方形に形成されており、その長辺が結晶方位の〔０１１〕方向に沿って延びている。また、サブコレクタ層４０の側面は、図１（Ｂ），（Ｃ）に示す通り、いずれも順メサ状に形成される。また、サブコレクタ層４０にはＳｉが高濃度に添加されている。サブコレクタ層４０の電子濃度の範囲は、０．５×１０１９〜２．０×１０１９ｍ−３である。
【００１８】
コレクタ層５０は、ｎ型ＩｎＧａＡｓより構成され、膜厚は３００〜５００ｎｍ程度である。コレクタ層５０は、平面形状が略長方形であり、一対の辺は結晶方位の〔０１１〕方向に沿い、他の一対の辺は〔０１−１〕方向に沿う。コレクタ層５０にはＳｉが添加されており、これによりコレクタ層５０の電子濃度は１×１０１６〜５×１０１６ｍ−３の範囲となっている。ベース層６０は、ｐ型ＩｎＧａＡｓより構成され、膜厚は約５０ｎｍである。ベース層６０にはＺｎまたは炭素（Ｃ）が高濃度に添加されており、ベース層６０の正孔濃度は１×１０１９〜３×１０１９ｃｍ−３の範囲である。
【００１９】
エミッタ層７０は、ｎ型ＩｎＰより構成され、その膜厚は１０ｎｍ程度である。エミッタ層７０は、ベース層６０と同一の平面形状を有する。エミッタ層７０にはＳｉが添加されている。エミッタ層７０の電子濃度は４×１０１８ｃｍ−３程度である。また、エミッタ層７０の厚さは、電子がエミッタ層７０をトンネルできる程度とされる。このようにすれば、電子はエミッタコンタクト層８０からベース層６０へ注入されることができる。具体的には、エミッタ層７０の厚さは、２ｎｍ以上３０ｎｍ以下が好ましい。エミッタ層７０の膜厚が２ｎｍより薄いと、電子ばかりでなく正孔もまたエミッタ層７０をトンネルしてしまう。すなわち、正孔がベース層６０からエミッタコンタクト層８０へ注入されてしまう。そのため、ベース電流が増加し、電流増幅率が低下してしまう。また、エミッタ層７０の膜厚が３０ｎｍより厚いと、電子はエミッタ層７０をトンネルし難くなってしまう。また、後述の通り、エミッタ層７０上にはベース電極１６が形成され、エミッタ層７０をトンネルしてベース電流が流れる。ここで、エミッタ層７０が３０ｎｍより厚いと、ベース電流が流れ難くなり、トランジスタの動作が劣化してしまうこととなる。
【００２０】
図１（Ｂ）を参照すると、ＨＢＴ１は、エミッタ層７０上に設けられた半導体層９０と、半導体層９０上に設けられたエミッタコンタクト層８０とを有する。エミッタコンタクト層８０および半導体層９０は、エミッタ層７０上においてサブコレクタ層４０と重なり合うよう形成されている。ここで、エミッタコンタクト層８０および半導体層９０は、結晶方位〔０１１〕方向に沿って形成される側面に逆メサ形状を有している。また、同〔０１−１〕方向に沿って形成される側面に順メサ形状を有している。
エミッタコンタクト層８０および半導体層９０は、Ｓｉが添加されたｎ型ＩｎＧａＡｓから形成されている。エミッタコンタクト層８０および半導体層９０の厚さおよび電子濃度を例示すると、以下の通りである。
・エミッタコンタクト層８０：  １９０ｎｍ、２×１０１９ｃｍ−３
・半導体層９０：  ２０ｎｍ、４×１０１７ｃｍ−３
【００２１】
エミッタコンタクト層８０および半導体層９０のいずれについても、電子濃度は各層内においてほぼ均一に分布している。上記の通り、半導体層９０の電子濃度は、エミッタコンタクト層８０の電子濃度よりも約２桁低い。エミッタ層７０に接する半導体層９０の電子濃度がこの程度低いと、ベース層６０とエミッタ層７０とがｐｎ接合されて生じる空乏層は半導体層９０まで広がることができる。そのため、半導体層９０内は概ね空乏化されることとなる。
【００２２】
なお、上述の通り、エミッタ層７０（ＩｎＰ）を除く他の層は、ＩｎｘＧａ１−ｘＡｓ半導体から成る。そして、この半導体のＩｎ組成比ｘはＩｎＰ基板に対して格子整合するように選択され、好ましくはｘ＝０．５３である。ここで、格子整合とは半導体層の格子定数と基板の格子定数との差が概ね−０．１〜＋０．１％の場合を意味する。
【００２３】
図１（Ｃ）を参照すると、ＨＢＴ１は、サブコレクタ層４０上にコレクタ電極１５を有する。コレクタ電極１５上には引き出し配線２５が設けられている。また、図１（Ｂ）を参照すると、エミッタ層７０上にベース電極１６を有し、エミッタコンタクト層８０上にエミッタ電極１８を有する。エミッタコンタクト層８０のキャリア濃度は２×１０１９ｃｍ−３程度であるため、エミッタコンタクト層８０とエミッタ電極１８とのオーム性接触が容易に実現される。ベース電極１６上には引き出し配線２６が設けられ、エミッタ電極１８上には引き出し配線２８が設けられている。
【００２４】
これらの電極１５，１６，１８は、チタン（Ｔｉ）、白金（Ｐｔ）、および金（Ａｕ）といった金属から構成される。また、引き出し配線２５，２６，２８は、アルミニウム（Ａｌ）により構成される。サブコレクタ層４０の周囲は順メサ形状を有しているため、図１（Ｂ）に示す通り、ベース電極１６はサブコレクタ層４０のエッジで鈍角状に折れ曲がることとなる。そのため、ベース電極１６に加わる応力が低減される。よって、引き出し配線２６の信頼性を向上でき、スクリーニング検査といった検査工程が簡略化されることができる。
【００２５】
さらに、ＨＢＴ１は、各電極１５，１６，１８の間の絶縁と半導体層の保護のために、絶縁膜３１、３２を備える。絶縁膜３１，３２は窒化ケイ素（Ｓｉ３Ｎ４、以下ＳｉＮ）から成ることができる。
【００２６】
次に、ＨＢＴ１の動作について説明する。今、エミッタ接地回路においてＨＢＴ１を動作させる場合を考えると、ベース・エミッタ電流は以下の経路を通って流れる。すなわち、ベース・エミッタ電流は、ベース−エミッタ間に印加される順バイアス電圧により、ベース電極１６からエミッタ層７０をトンネルしてベース層６０へ流れ、さらにベース層６０中を流れエミッタ領域に達する。この電流は、再び、エミッタ層７０のエミッタ領域を通過してエミッタコンタクト層８０へと流れ、エミッタ電極１８に至る。
【００２７】
ベース・エミッタ電流がこのように流れるとともに、コレクタ・エミッタ電流が以下のように流れる。すなわち、コレクタ−エミッタ間に印加される電圧によって、コレクタ・エミッタ電流は、コレクタ電極１５から、サブコレクタ層４０、コレクタ層５０、ベース層６０、エミッタ層７０、およびエミッタコンタクト層８０を順次経てエミッタ電極１８へと流れる。
【００２８】
ＨＢＴ１においては、サブコレクタ層４０の電子濃度はコレクタ層５０の電子濃度よりも約３桁高いため、サブコレクタ層４０の上面全面からコレクタ層５０へと電流が流れる。この電流はベース層６０へと流れる。すなわち、コレクタ層５０の電流通過部が電流増幅に寄与する実効的なコレクタ領域としての役割を有している。言い換えると、サブコレクタ層４０により、コレクタ層５０内に実効的なコレクタ領域が画定されている。
【００２９】
さらに、コレクタ・エミッタ電流は、コレクタ領域からベース層６０を介してエミッタ層７０に流れる。このとき、この電流は、エミッタコンタクト層８０に流れ込むようにエミッタ層７０の一部分を流れる。すなわち、エミッタ層７０のこの部分が電流増幅に寄与する実効的なエミッタ領域として機能する。また、ベース電極１６が形成されているエミッタ層７０の部分は、電流増幅に寄与するエミッタ領域としてではなく、ベース・エミッタ電流の経路として働く。
【００３０】
次に、図２(Ａ)，(Ｂ)および図３(Ａ)，(Ｂ)を参照しながら、ＨＢＴ１が有する効果について説明する。図２は比較のためのＨＢＴ(以下、ＨＢＴ５０)の構造を説明する図であり、図２(Ａ)はＨＢＴ５０の断面を示し、図２(Ｂ)は、ＨＢＴ５０の半導体層の電子濃度分布を示す。図３は、ＨＢＴ１の効果をＨＢＴ５０と対比して説明する図であり、図３(Ａ)はＨＢＴ５０のゼロバイアス時のエネルギーバンド構造を示し、図３(Ｂ)はＨＢＴ１のゼロバイアス時のエネルギーバンド構造を示す。これらのエネルギーバンド構造は、各層のバンドギャップエネルギーおよびキャリア濃度に基づいて数値計算により得られたものである。図３(Ａ)，(Ｂ)において、線ＥCは伝導帯の最小エネルギーレベルを示し、線ＥVは価電子帯の最大エネルギーレベルを示す。また、同図において、横軸はエミッタコンタクト層８０の表面(エミッタ電極１８との界面)からの深さを示す。
【００３１】
ＨＢＴ１の効果を理解し易くするため、先ず、比較のためのＨＢＴ５０について説明する。図２（Ａ）を参照すると、ＨＢＴ５０は、エミッタ層７０とエミッタコンタクト層８００との間に半導体層を有していない。このエミッタコンタクト層８００の厚さは２１０ｎｍ程度である。しかも、エミッタコンタクト層８００の電子濃度は、図２（Ｂ）に示す通り、２×１０１９ｃｍ−３程度であり、エミッタ層７０との界面からエミッタコンタクト層８００の表面（エミッタ電極１８との界面）に向かう方向に略均一に分布している。半導体層を有していない点、およびエミッタコンタクト層８００の厚さが異なる点を除き、ＨＢＴ５０は、ＨＢＴ１と同一の構成を有するよう作製されている。
【００３２】
図３（Ａ）において、ＥＣ，Ｅ，Ｂ，Ｃ，およびＳＣで示す領域は、順にエミッタコンタクト層８００、エミッタ層７０、ベース層６０、コレクタ層５０、およびサブコレクタ層４０に対応する。図３（Ａ）を参照すると、ベース層の価電子帯の最大エネルギーレベルＥｖは、半導体層の伝導帯の最小エネルギーレベルＥｃよりも高くなっている。しかも、エミッタ層の厚さは１０ｎｍ程度である。このため、図中に矢印で示すように、再結合電流Ｉｓが流れてしまう。このような再結合電流がＨＢＴ５０の動作時に発生すれば、ベース電流が増加することとなるため、エミッタ接地電流増幅率βが低下してしまう可能性がある。
【００３３】
図３（Ｂ）において、ＥＣ２，ＥＣ１，Ｅ，Ｂ，Ｃ，およびＳＣで示す領域は、順にエミッタコンタクト層８０、半導体層９０、エミッタ層７０、ベース層６０、コレクタ層５０、およびサブコレクタ層４０に対応する。図３（Ｂ）を参照すると、ベース層の価電子帯の最大エネルギーレベルＥｖは、エミッタコンタクト層８０の伝導帯の最小エネルギーレベルＥｃよりも高くなっている。しかしながら、図３（Ａ）と比較すると分かるように、エミッタコンタクト層８０の伝導帯とベース層の価電子帯との間隔Ｄは、ＨＢＴ５０に比べて大きい。このような比較的大きな間隔Ｄは、エミッタ層７０とエミッタコンタクト層８０との間に、厚さが２０ｎｍ程度である半導体層９０が設けられているために生じる。すなわち、半導体層９０のキャリア濃度は４×１０１７ｃｍ−３であるため、半導体層９０が概ね空乏化されるためである。具体的には、この間隔Ｄは３０ｎｍ程度である。この程度の間隔Ｄがあれば、エミッタコンタクト層８０の伝導帯とベース層６０の価電子帯との間で生じる再結合電流Ｉｓが十分に防止される。すなわち、ＨＢＴ１は、エミッタ接地電流増幅率βの低下を防止できるという利点を有している。
【００３４】
次に、ＨＢＴ１が有する他の利点について説明する。ＨＢＴ１においては、ベース層６０がエミッタ層７０に覆われていることから、ベース層６０の表面が保護されるといった効果が得られる。例えば、ベース層の表面が露出される場合には、ベース層表面には表面準位が形成されてしまい、この表面準位を介したリーク電流が増加する可能性がある。しかしながら、ＨＢＴ１においては、ベース層６０上はエミッタ層で覆われており、しかも、このエミッタ層７０はベース層６０上にＭＯＣＶＤにより連続して成長されることもできるため、ベース層６０表面の表面準位の数は低減される。その結果、この準位に起因するリーク電流が低減される。
【００３５】
また、ＨＢＴ１が有する更に他の利点としては、ベース・コレクタ間容量の低減による高周波動作特性の改善を挙げることができる。すなわち、サブコレクタ層４０がコレクタ層５０に覆われているため、ベース・コレクタ間の容量に寄与する面積がサブコレクタ層４０で制限される。そのため、ベース・コレクタ間の容量の低減が可能となり、高周波特性が改善される。
【００３６】
（ＨＢＴ１の製造方法）続いて、ＨＢＴ１の製造方法を説明する。図４(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、図６(Ａ)〜(Ｃ)、図７(Ａ)〜(Ｃ)、図８(Ａ)〜(Ｃ)、および図９(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。ここで、図４(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、および図６(Ａ)〜(Ｃ)は、ＨＢＴを半導体結晶方位の〔０１−１〕方向に沿って切断した面を示す。また、図７(Ａ)〜(Ｃ)、図８(Ａ)〜(Ｃ)、および図９(Ａ)〜(Ｃ)は、同〔０１１〕方向に沿って切断した面を示す。図４(Ａ)と図７(Ａ)とが、図４(Ｂ)と図７(Ｂ)とが、さらに図４(Ｃ)と図７(Ｃ)とが同一の工程終了時の断面図を示す。図５(Ａ)と図８(Ａ)とが、図５(Ｂ)と図８(Ｂ)とが、さらに図５(Ｃ)と図８(Ｃ)とが同一の工程終了時の断面図を示す。図６(Ａ)と図９(Ａ)とが、図６(Ｂ)と図９(Ｂ)とが、さらに図６(Ｃ)と図９(Ｃ)とが同一の工程終了時の断面図を示す。
【００３７】
上記ＨＢＴ１の製造方法は、サブコレクタ形成工程と、主要メサ部形成工程と、電極形成工程とに大きく分けられ、これらの工程が順次実施される。
【００３８】
サブコレクタ形成工程と、主要メサ部形成工程とにおけるエピタキシャル成長には、有機金属化学気相堆積（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法が用いられる。ＭＯＣＶＤ装置では、原料として、トリエチルガリウム（Ｔｒｉｅｔｈｙｌ  Ｇａｌｌｉｕｍ：ＴＥＧａ）、トリメチルインジウム（Ｔｒｉｍｅｔｈｙｌ  Ｉｎｄｉｕｍ：ＴＭＩｎ）、アルシン（ＡｓＨ３）、およびホスフィン（ＰＨ３）を用いることができる。また、エピタキシャル成長される半導体層の導電型およびキャリア濃度の制御のため、ｎ型不純物ドーピング原料としてシラン（ＳｉＨ４）を、ｐ型不純物ドーピング原料としてジエチル亜鉛（Ｄｉｅｔｈｙｌ  Ｚｉｎｃ：ＤＥＺｎ）または四臭化炭素（ＣＢｒ４）を用いることができる。
【００３９】
これらの原料を適宜組み合わせてＭＯＣＶＤ装置のチャンバに供給し、さらに原料の供給量を適宜調整することによって、所定の組成比およびキャリア濃度を有する半導体層が得られる。各半導体層の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても６００℃〜７５０℃が好ましい。
【００４０】
（第１エピタキシャル成長工程）
第１エピタキシャル成長工程について説明する。この工程では、先ず、図４（Ａ）および図７（Ａ）に示す通り、半絶縁性ＩｎＰ基板２の（１００）面上に、バッファ膜３とサブコレクタ膜４とをこの順にＭＯＣＶＤ装置によりエピタキシャル成長する。バッファ膜３はノンドープＩｎＧａＡｓより構成され、その厚さは３００〜５００ｎｍ程度である。サブコレクタ膜４はｎ型ＩｎＧａＡｓより構成され、その厚さは３００〜５００ｎｍ程度である。また、サブコレクタ膜４にはＳｉが高濃度に添加されており、その電子濃度は１×１０１９ｍ−３である。
【００４１】
（サブコレクタ形成工程）
次に、サブコレクタ膜４上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを転写しマスク層を形成する。このマスク層は略矩形の島状のレジスト領域を有し、その矩形の一対の辺の方向は結晶方位〔０１１〕に沿って延びる。このマスク層をマスクとしてエッチングを行うことにより、図４（Ｂ）および図７（Ｂ）に示す通り、所望の形状のサブコレクタ層４０が形成される。
【００４２】
サブコレクタ層４０の形成に使用されるエッチング液は、硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とが、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５００の比率で混合された混合液である。このような比率の混合液を用いることにより、図４（Ｂ）および図７（Ｂ）に示す通り、サブコレクタ層４０のいずれの辺においても、その側面は順メサとなる。また、エッチング量（深さ）は、エッチング時間により決定される。このエッチング時間は、予備実験等から求めておくと好ましい。また、バッファ膜３の上層部を１００ｎｍ程度エッチングすると好適である。このオーバーエッチングにより、エッチングされるべきサブコレクタ膜４が確実に除去される。これまでの工程により、サブコレクタ層４０の形成が終了する（図４（Ｂ）および図７（Ｂ））。
【００４３】
（第２エピタキシャル成長工程）
この後、第２エピタキシャル成長工程が以下のように実施される。サブコレクタ層４０が形成されたＩｎＰ基板２をＭＯＣＶＤ装置のチャンバ内に載置し、同基板２上にコレクタ膜５、ベース膜６、エミッタ膜７をこの順にエピタキシャル成長する。更に続けて、エミッタ膜７上に半導体層９０となるべき第１半導体膜９およびエミッタコンタクト層８０となるべき第２半導体膜８をこの順にエピタキシャル成長する。
【００４４】
第１半導体膜９は、ｎ型ＩｎＧａＡｓから成り、２０ｎｍ程度の厚さと、１×１０１８ｃｍ−３程度の電子濃度を有する。第２半導体膜８は、ｎ型ＩｎＧａＡｓから成り、１９０ｎｍ程度の厚さと、２×１０１９ｃｍ−３程度の電子濃度を有する。これまでの工程により、各膜のエピタキシャル成長が終了する（図４（Ｃ）および図７（Ｃ））。
【００４５】
（第１のメサ形成工程）
次いで、メサ形状のエミッタコンタクト層８０および半導体層９０を以下のように形成する。先ず、第２半導体膜８上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成しマスク層を得る。このマスク層は、平面形状が略矩形の島状のレジスト領域を有し、その矩形の一対の辺が〔０１１〕方向に沿って延びている。
【００４６】
次に、上記のマスク層が形成されたＩｎＰ基板２をエッチング液に浸し、半導体膜８０ａ，８０ｂの所定の部分を除去する。このとき、エッチング液としてはリン酸（Ｈ３ＰＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とがＨ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝５：１：１０の比率で混合された混合液を用いると好ましい。この混合液は、いわゆるエッチング選択性を有している。すなわち、ＩｎＰより成るエミッタ膜７に対するエッチング速度は、ＩｎＧａＡｓより成る半導体膜８０ａ，８０ｂに対するエッチング速度よりも十分に小さい。そのため、半導体膜８０ａ，８０ｂがエッチングされてエミッタ膜７が露出した後には、エッチングの進行が非常に遅くなる。これにより、エッチングが実質上停止される。また、エッチング選択性の無いエッチング液を用いても構わない。この場合には、予備的な実験により予め決定されたエッチング時間でエッチングを終了させる。これによって、半導体膜８０ａ，８０ｂの所定の部分が除去される。以上のエッチングにより、図５（Ａ）および図８（Ａ）に示す通り、半導体層９０およびエミッタコンタクト層８０が形成される。これまでの工程により、エミッタコンタクト層８０および半導体層９０からなる第１のメサ形成工程が終了する（図５（Ａ）および図８（Ａ））。
【００４７】
（第２のメサ形成工程）
次に、エミッタ膜７、ベース膜６、コレクタ膜５、およびバッファ膜３を加工してメサを形成する。すなわち、エミッタコンタクト層８０が設けられたエミッタ膜７上にレジスト膜を形成する。次に、フォトリソグラフィにより、レジスト膜に所定パターンを形成しマスク層を得る。このマスク層は、エミッタコンタクト層８０を覆うように形成される。このマスク層は、略矩形形状であり、その矩形の一対の辺が〔０１１〕方位に沿って延びる。
【００４８】
その後、上記のエッチング用マスクを用いてエッチングを行う。このエッチングは２段階に行なわれる。先ず、塩酸と純水との混合液をエッチング液として、エッチング用マスクで覆われていない部分のエミッタ膜７（ｎ型ＩｎＰ）を除去する。このエッチング液は選択性を有しているので、エミッタ膜７がエッチングされてベース膜６（ＩｎＧａＡｓ）が露出した後には、エッチングの進行が非常に遅くなる。これにより、先ず、エミッタ層７０が得られる。その後、硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とが、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５００の比率で混合された混合液をエッチング液として用いることにより、ベース膜６、コレクタ膜５、およびバッファ膜３の所定の部分を除去する。このエッチング液もまた選択性を有するため、いずれもＩｎＧａＡｓからなるベース膜６、コレクタ膜５、およびバッファ膜３がエッチングされてＩｎＰ基板２が露出した後には、エッチングの進行が非常に遅くなる。このエッチングにより、ベース層６０、コレクタ層５０、およびバッファ層３０が得られる。これまでの工程により、ＩｎＰ基板２上にメサ部１０が形成される（図５（Ｂ）および８（Ｂ））。メサ部１０は、エミッタコンタクト層８０、半導体層９０、エミッタ層７０、ベース層６０、コレクタ層５０、サブコレクタ層４０、およびバッファ層３０を含む。
【００４９】
なお、上述の通り、メサ部１０にはＨＢＴ１の主要部が含まれており、その周囲ではＩｎＰ基板２の表面が露出している。つまり、上述のメサ部１０の形成により、ＩｎＰ基板２上に形成され得る複数個のＨＢＴは電気的に互いに分離される。すなわち、メサ部１０の形成工程は、アイソレーション工程を兼ねる。
【００５０】
（電極形成工程）
第２のメサ形成工程が終了した後に、電極形成工程を実施する。始めに、ベース電極１６とエミッタ電極１８とがセルフアラインメントプロセスにより形成される。先ず、ＩｎＰ基板２上に絶縁膜３１として、ＳｉＮ膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により形成する。この後に、レジストのエッチング用マスクを絶縁膜３１上に形成する。エッチング用マスクは、エミッタ層７０およびエミッタコンタクト層８０上に所定の形状の開口部を有する。次に、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：ＲＩＥ）を行うと、レジスト開口部の絶縁膜３１が除去され、レジストの開口部にエミッタ層７０とエミッタコンタクト層８０とが露出する。
【００５１】
次に、リフトオフ法により、電極１６，１８を形成する。プラズマエッチング終了後、マスクのレジストを除去することなく、真空蒸着法を用いて、チタン（Ｔｉ）、白金（Ｐｔ）、および金（Ａｕ）といった金属膜をＩｎＰ基板２上に順に堆積する。ここでは、エミッタコンタクト層８０の〔０１１〕方向に伸びる縁は逆メサ構造であるため、エミッタ層７０上のエミッタ縁に沿った部分には、金属膜が堆積されない。金属膜が堆積されない部分により、エミッタ電極１８とベース電極１６とは確実に分離され得る。このようなセルフアラインメントプロセスを用いることにより、電極１６，１８はエッチング等を行うことなく容易に形成される。また、このプロセスによれば、電極１６，１８との分離が確保されるとともに、ベース電極１６をエミッタ領域に近接する位置に設けることができる。よって、ベース電極１６からベース領域（ベース層のエミッタ領域下の部分）へと流れる電流の経路を短くすることができる。そのため、ベース抵抗が減少し、ＨＢＴの高周波特性が向上される。
【００５２】
レジスト膜を除去することなく金属膜を堆積したため、レジスト膜上にも金属膜は形成されている。レジスト膜を剥離することにより、レジスト膜上の金属膜が除去され、これにより、エミッタ電極１８およびベース電極１６が完成する（図５（Ｃ）および図８（Ｃ））。高純度窒素ガス雰囲気下で４００℃、約１分間熱処理を行うと、電極金属がエミッタ層７０およびベース層６０と反応し、ベース電極１６のオーム性接触が実現される。
【００５３】
その後、エミッタ電極１８とベース電極１６とが形成されたＩｎＰ基板２上にレジスト膜を形成する。次に、通常のフォトリソグラフィにより、レジスト膜にパターンを形成しマスク層を得る。このパターンは、コレクタ電極１５が形成されるべき部分に所定の開口部を有する。そして、このマスクを用いて、レジスト開口部の絶縁膜３１をＲＩＥにより除去する。さらに、塩酸と純水との混合液、および硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２）と純水（Ｈ２Ｏ）とがＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５００の比率で混合された混合液をエッチング液として用いることにより、エミッタ層７０と、ベース層６０と、コレクタ層５０とをエッチングする。これにより、レジスト膜の開口部にサブコレクタ層４０が露出する。この後、リフトオフ法により、コレクタ電極１５を形成する。レジスト膜をＩｎＰ基板２上に残したまま、Ｔｉ，Ｐｔ，およびＡｕからなる金属膜を真空蒸着法により堆積する。絶縁膜３１上に残留するレジスト膜を剥離し、不要な金属膜を取り除く。以上の手順により、コレクタ電極１５が形成される（図６（Ａ）および図９（Ａ））。
【００５４】
次に、ＩｎＰ基板２上に、各電極１５，１６，１８を覆うように、ＳｉＮといった絶縁膜３２をＣＶＤ法により堆積する。そして、この絶縁膜３２上に、レジスト／酸化ケイ素（ＳｉＯ２）  ／レジストからなる３層の多層膜を形成した後、この多層膜に所定の開口部を形成し、多層膜マスクを得る。この開口部は、コレクタ電極１５に接続する引き出し配線２５、およびベース電極１６に接続する引き出し配線２６が形成される部分に設けられる。続けて、多層膜マスクを用いて絶縁膜３２のエッチングを行ない、引き出し配線２５，２６用のスルーホールを形成する。さらに、Ａｌ膜といった金属膜を形成する。この後、絶縁膜３２上に残しておいた多層膜を剥離することにより、このレジスト膜上の金属膜が除去される。これにより、引き出し配線２５，２６が形成される（図６（Ｂ）および図６（Ｂ））。
【００５５】
この後、引き出し配線２５，２６を形成した手順と同様の方法により、エミッタ電極に接続される引き出し配線２８のためのスルーホールを絶縁膜３２に形成する。そして、Ａｌ膜といった金属膜を形成し、リフトオフ法により引き出し配線２８を形成する（図６（Ｃ）および図９（Ｃ））。これまでの工程により、ＨＢＴ１が完成する。上記の製造方法によれば、半導体層９０およびエミッタコンタクト層８０とが所望の厚さおよび電子濃度で形成される。よって、所望の特性を有するＨＢＴ１を得ることができる。
【００５６】
（実施形態）続いて、実施形態によるＨＢＴについて説明する。実施形態のＨＢＴは、エミッタコンタクト層および半導体層の電子濃度分布が異なる点を除き、ＨＢＴ１と同一の構成を有する。以下、ＨＢＴ１との相違点を中心に、実施形態によるＨＢＴの構成および製造方法について説明する。
【００５７】
図１０(Ａ)は、実施形態によるＨＢＴ１００の平面図である。図１０(Ｂ)は、図１０(Ａ)のI−I線に沿う断面図である。図１と同様、I−I線は半導体結晶の結晶方位の〔０１−１〕方向に沿う線である。
【００５８】
図１１（Ａ）は、ＨＢＴ１００のエミッタコンタクト層８１および半導体層９１の電子濃度分布の一例を示す図である。同図から分かる通り、半導体層９１は、エミッタコンタクト層８１よりも低い電子濃度を有する。また、半導体層９１のキャリア濃度は、１×１０１８ｃｍ−３以下であり、エミッタ層７０からエミッタコンタクト層８１へ向かう方向に沿って単調に増加している。半導体層９１のキャリア濃度の最小値は４×１０１７ｃｍ−３程度である。また、エミッタコンタクト層８１において、電子濃度は、半導体層９１からエミッタ電極１８に向かう方向に沿って単調に増加している。エミッタコンタクト層８１の表面での電子濃度は、２×１０１９ｃｍ−３程度である。
【００５９】
半導体層９１の電子濃度は、１×１０１８ｃｍ−３以下であり、上述の通り分布しているため、ベース層６０とエミッタ層７０とがｐｎ接合されて生じる空乏層は、例えば、上述のＨＢＴ５０に比べ、エミッタコンタクト層８１内部深くまで広がることとなる。そのため、エミッタコンタクト層８１の伝導帯とベース層６０の価電子帯との間隔が広がり、その結果、再結合電流Ｉｓが低減される。したがって、エミッタ接地電流増幅率βの低下が防止される。
【００６０】
上述の構成を有するＨＢＴ１００は、上記の製造方法を以下のように変更することにより、製造されることができる。すなわち、ＨＢＴ１００を製造する際には、第２エピタキシャル成長工程において、第１半導体膜９および第２半導体膜８を成長する際、ドーピング原料ＳｉＨ４の流量は、半導体層９１およびエミッタコンタクト層８１の電子濃度分布が図１１(Ａ)となるように増加される。このようにすれば、第１半導体膜９から半導体層９１を形成でき、第２半導体膜８からエミッタコンタクト層８１を形成できる。よって、実施形態の製造方法をこのように変更した製造方法により、ＨＢＴ１００を製造することができる。
【００６１】
なお、半導体層９１およびエミッタコンタクト層８１の電子濃度は、図１１（Ａ）に示すように直線的に増加するに限らず、例えば、図１１（Ｂ）に曲線１１，１３で示すように、指数関数および対数関数に従って増加してもよい。また、図１１（Ｂ）中の曲線１２のような２つの変曲点を有する関数に従って電子濃度が変化してもよい。これらのいずれの場合であっても、上記の第１半導体膜９および第２半導体膜８の成長中にドーピング原料の供給量を適宜変化することにより、所望の不純物分布が得られる。
【００６２】
以下、一形態のバイポーラトランジスタの一例と比較例とを参照しながら、本発明に係るバイポーラトランジスタを更に詳しく説明する。
【００６３】
（一形態のバイポーラトランジスタの一例）先ず、この例について説明する。この例においては、上記において説明した製造方法に従い、ＨＢＴ１を作製した。例示のＨＢＴ１の各層の材料、導電型、厚さ、およびキャリア濃度を表１に示す。なお、例示のＨＢＴ１を作製する際、ｐ型ベース層にドーパントとして炭素を添加した。
【００６４】
【表１】
0003565274.tif 000002
【００６５】
（比較例）比較例として、上記において比較のために説明したＨＢＴ５０を作製した。比較例のＨＢＴ５０の各層の材料、導電型、厚さ、およびキャリア濃度を表２に示す。比較例のＨＢＴ５０を作製する際にも、ｐ型ベース層に炭素を添加した。
【００６６】
【表２】
0003565274.tif 000003
【００６７】
（一形態のバイポーラトランジスタの一例および比較例の評価結果）図１２(Ａ)は、比較例のＨＢＴ５０のコレクタ電流、ベース電流、およびエミッタ接地電流増幅率のベース−コレクタ電圧依存性を示す特性図である。図１２(Ｂ)は、例示のＨＢＴ１のコレクタ電流、ベース電流、およびエミッタ接地電流増幅率のベース−コレクタ電圧依存性を示す特性図である。図１２(Ａ)，(Ｂ)中、曲線３５はベース電流Ｉｂを示し、曲線３６はコレクタ電流Ｉｃを示し、曲線３７はエミッタ接地電流増幅率βを示す。また、図１２(Ｃ)は、図１２(Ａ)，(Ｂ)に示す特性を測定する際に使用した測定回路を示す回路図である。
【００６８】
先ず、図１２(Ａ)，(Ｂ)に示す特性の測定方法について説明する。初めに、例示のＨＢＴ１または比較例のＨＢＴを図１２(Ｃ)に示す通り接続した。すなわち、エミッタが接地され、エミッタ・ベース間に順バイアスの電圧Ｖｂｅが印加されると共に、ベース・コレクタ間が短絡される。このように接続された後、順バイアスの電圧Ｖｂｅの電圧値を変化させてベース電流Ｉｂおよびコレクタ電流Ｉｃの電流値を求めた。また、測定した電流値に基づいて、エミッタ接地電流増幅率β(＝Ｉｃ／Ｉｂ)を算出した。このようして測定した結果をガンメルプロットし、図１２(Ａ)，(Ｂ)を得た。
【００６９】
図１２(Ａ)および図１２(Ｂ)を比較すると、以下のことが分かる。すなわち、コレクタ電流Ｉｃには大きな相違は認められない一方で、ベース電流Ｉｂには大きな差が認められる。例示のＨＢＴ１では、ベース電流Ｉｂは、電圧Ｖｂｅが０．２Ｖのときに１×１０−９Ａ以下であり、電圧Ｖｂｅが約４．８Ｖでも１×１０−７以下に抑えられている。これに対し、比較例のＨＢＴ５０では、電圧Ｖｂｅが０．２Ｖのときに既に４×１０−８Ａ程度のベース電流Ｉｂが認められ、電圧Ｖｂｅが約０．４Ｖで１×１０−７Ａを超えている。また、ベース電流のこのような相違のため、電流増幅率βについても、例示のＨＢＴ１では、特に電圧Ｖｂｅが０．５Ｖ以下の場合に、比較例のＨＢＴ５０に比べて高くなっている。
【００７０】
上述の相違は以下のことから生じると考えることができる。図３(Ａ)を参照しながら説明した通り、比較例のＨＢＴ５０においては再結合電流Ｉｓが流れてしまうため、ベース電流が大きくなる。そのため、電流増幅率β（＝Ｉｃ／Ｉｂ）が低下することとなる。これに対して、例示のＨＢＴ１においては、エミッタコンタクト層８０は、半導体層９０およびエミッタコンタクト層８０からなり、しかも、半導体層９０のキャリア濃度が４×１０１７ｃｍ−３程度であるため、再結合電流Ｉｓが低減される。以上の結果から、例示のＨＢＴ１の効果が理解される。
【００７１】
また、例示のＨＢＴ１と比較例との比較から、例示のＨＢＴ１は以下の利点を有することが分かる。上述の通り、ＨＢＴ１では、特に電圧Ｖｂｅの低い範囲において、ベース電流Ｉｂが低減され、電流増幅率βが向上される。すなわち、ＨＢＴ１は低い駆動電圧での動作に適している。ＨＢＴ１を複数個有する半導体集積回路を製造すれば、この集積回路においては、消費電力が大幅に低減されることとなる。
【００７２】
以上、実施形態を参照しながら、本発明に係るバイポーラトランジスタを説明したが、本発明は、これらに限られることなく様々な変形が可能である。例えば、ＨＢＴ１，１００における各層３０、４０、５０、６０、７０、８０の厚さは、例示的に示されたものであり、適宜変更されてよい。また、ＨＢＴ１の半導体層９０およびエミッタコンタクト層８０の厚さもまた上述の値に限定されることはなく適宜最適化されてよい。さらに、半導体層９０とエミッタコンタクト層８０とは、必ずしも同一の半導体から形成されていなくてよい。例えば、半導体層９０をＧａＩｎＡｓＰから形成し、エミッタコンタクト層をＩｎＧａＡｓから形成しても構わない。また、半導体層９０をＧａＩｎＡｓＰから形成する場合、このＧａＩｎＡｓＰの組成は一様である必要はない。例えば、エネルギーバンドギャップがエミッタコンタクト層８０からエミッタ層７０に向かう方向に大きくなるよう組成が変化していてよい。
【００７３】
さらに、エミッタ層７０は、ＩｎＰに替わりＩｎＡｌＡｓから形成されることができる。ＩｎＰ基板に格子整合するＩｎＡｌＡｓはＩｎＧａＡｓよりも大きなエネルギーバンドギャップを有するため、エミッタ層７０がＩｎＡｌＡｓから形成されるＨＢＴもまた、エミッタ層７０がＩｎＰから構成されるＨＢＴ１，１００と同様の効果を有する。
【００７４】
また、ＨＢＴ１，１００においては、コレクタ層５０は、ＩｎＧａＡｓから構成されたが、エネルギーバンドギャップがより大きい材料、例えば、ＩｎＰ、ＧａＩｎＡｓＰ、またはＩｎＡｌＡｓから構成されてもよい。
【００７５】
実施形態および比較例では、ＩｎＰ基板を用いたＨＢＴを説明したが、本発明に係るバイポーラトランジスタはＧａＡｓ基板を用いて作製されるＨＢＴであることができる。このようなＨＢＴとしては、例えば、ＧａＡｓから形成されるコレクタ層、ベース層、および半導体層と、ＡｌＧａＡｓまたはＩｎＧａＰから形成されるエミッタ層とを含むことができる。
【００７６】
【発明の効果】
以上詳細に説明した通り、本発明によれば、ベース電流の増加を引き起こす再結合電流が抑制され、電流増幅率の低下が防止されるバイポーラトランジスタが提供される。
【図面の簡単な説明】
【図１】図１(Ａ)は、ＨＢＴの平面図である。図１(Ｂ)は、図１(Ａ)のＩ−Ｉ線に沿った断面図である。図１(Ｃ)は、図１(Ａ)のII−II線に沿った断面図である。
【図２】図２(Ａ)は、比較のためのＨＢＴの構造を示す断面図である。図２(Ｂ)は、図２(Ａ)に示すＨＢＴの半導体層の電子濃度分布を示す図である。
【図３】図３(Ａ)は、比較のためのＨＢＴのゼロバイアス時のエネルギーバンド構造を示す図である。図３(Ｂ)は、ＨＢＴのゼロバイアス時のエネルギーバンド構造を示す図である。
【図４】図４(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図５】図５(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図６】図６(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図７】図７(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図８】図８(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図９】図９(Ａ)〜(Ｃ)は、ＨＢＴの製造方法の各主要工程におけるＨＢＴの断面図である。
【図１０】図１０(Ａ)は、実施形態によるＨＢＴの平面図である。図１０(Ｂ)は、図１０(Ａ)のＨＢＴのI−I線に沿う断面図である。
【図１１】図１１(Ａ)は、実施形態によるＨＢＴにおける半導体層の電子濃度分布の一例を示す図である。図１１(Ｂ)は、実施形態によるＨＢＴにおける半導体層の電子濃度分布の他の例を示す図である。
【図１２】図１２(Ａ)は、比較例のＨＢＴのコレクタ電流、ベース電流、およびエミッタ接地電流増幅率のベース−コレクタ電圧依存性を示す特性図である。図１２(Ｂ)は、ＨＢＴのコレクタ電流、ベース電流、およびエミッタ接地電流増幅率のベース−コレクタ電圧依存性を示す特性図である。図１２(Ｃ)は、図１２(Ａ)および(Ｂ)の特性を測定するのに用いた回路を示す回路図である。
【符号の説明】
１，１００…ＨＢＴ、２…基板、３…バッファ膜、４…サブコレクタ膜、５…コレクタ膜、６…ベース膜、７…エミッタ膜、８０…第２半導体膜、９０…第１半導体膜、１０…メサ部、１５…コレクタ電極、１６…ベース電極、１８…エミッタ電極、２５，２６，２８…引き出し配線、３０…バッファ層、３１，３２…絶縁膜、４０…サブコレクタ層、５０…コレクタ層、６０…ベース層、７０…エミッタ層、８０，８１…エミッタコンタクト層、９０，９１…半導体層。
【図１】
0003565274.tif 000004
【図２】
0003565274.tif 000005
【図３】
0003565274.tif 000006
【図４】
0003565274.tif 000007
【図５】
0003565274.tif 000008
【図６】
0003565274.tif 000009
【図７】
0003565274.tif 000010
【図８】
0003565274.tif 000011
【図９】
0003565274.tif 000012
【図１０】
0003565274.tif 000013
【図１１】
0003565274.tif 000014
【図１２】
0003565274.tif 000015