【事件の表示】
　特願２００２−５５３３０９「ロック検出器、ロックアルゴリズム、拡張された範囲のＶＣＯおよび簡単化された二重モジュラス除算器を備えたシンセサイザ」拒絶査定不服審判事件〔平成１４年　７月　４日国際公開、ＷＯ０２／５２７２８、平成１６年１０月　７日国内公表、特表２００４−５３１１０７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
 　本願は、平成１３年１２月１７日（パリ条約による優先権主張２０００年１２月２２日、米国）を国際出願日とする出願であって、その請求項１に係る発明（以下、「本願発明」という。） は、平成２１年５月１１日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
　「【請求項１】各チャンネルが複数の隣接した整数Ｓの１つとして識別可能である複数のチャンネルの１つに各出力周波数がそれぞれ対応する複数の出力周波数を出力することが可能なシンセサイザ内に除算回路を搭載する装置であって、さらに予め定められたプログラムカウンタ値Ｐおよびプレスカラー除算値Ｎを含んでいる装置において、
　　予め定められた状態で初期化されてＰ個のパルスまで整数カウントし、Ｐ個のパルスがカウントされたときに出力パルスを生成し、現在のカウント出力もまた出力するプログラムカウンタと、
　　プログラムカウンタの連続した現在のカウント出力のそれぞれを受取り、プログラムカウンタが選択されたＳ値以上である整数値を出力したときデコーダ信号を生成するデコーダと、
　　（Ｎ＋１）および（Ｎ）の一方のみで除算し、シンセサイザ出力を受取り、再スタートの初期化のときに出力周波数を（Ｎ＋１）で除算して二重モジュラス出力を得、デコーダ信号が受取られると、次の再スタートの前に出力周波数を（Ｎ）で除算して二重モジュラス出力を得、二重モジュラス出力がプログラムカウンタに入力される二重モジュラスプレスカラー回路と、
を含んでいる装置。」
 　 
２．引用例
　（１）当審の拒絶の理由に引用された特開平１１−５５１０８号公報（以下、「刊行物１」という。）には、
　ア　「【００３９】周波数合成器１は特定の一実施形態では、図１に示すように、
・  比較周波数ｆcおよびループ周波数ｆb（後記する方法で得られる）を受け取る位相比較器２と、
・  入力部が位相比較器２からの出力を受け取るループフィルタ３と、
・  入力部がループフィルタ３からの出力を受け取り、合成器１の出力周波数ｆsを発生する電圧制御発振器（ＶＣＯ）４と、
・  合成器１の出力周波数ｆsからループ周波数ｆbを発生する周波数分割器５とを備える。
【００４０】一般的に比較周波数ｆcは、たとえば電圧制御水晶発振器（ＶＣＸＯ）などの共振素子（図示せず）により発生するクロック周波数ｆhを分割することにより得られる。
【００４１】出力周波数ｆsはｆs＝ｎ×ｆrとなるような周波数であり、ここでｎは２以上の整数（一般的にｎは２の累乗）である。無線周波数ｆrを直接合成する代わりに、無線周波数ｆrの倍数である出力周波数ｆsを発生する周波数合成器をもつことにより、とくに、機器に対する外部結合の衝撃を除去することが可能であり、それにより、伝送時に使用される遮へいを少なくし、受信時のオフセット電圧を下げることが可能となる。
【００４２】合成器１の下流側に設置される分割手段６により、合成器３からの出力周波数ｆsはｎ分され、その結果、無線周波数ｆrが得られる。
【００４３】位相同期ループにより、ループ周波数ｆbは比較周波数ｆcに収束する。その結果、合成器は、分割器５用に選択された総合分割比Ｄの関数として、Ｄ×ｆcに収束する出力周波数ｆsを発生する。言い換えれば、Ｄを変化させることにより全無線チャネルをアドレスすることが可能である。ｆs＝ｎ×ｆrであることから、（個別の無線チャネルに対応する）所望する任意のｆrの値について、Ｄ＝ｎ×ｆr／ｆcとなるようにＤが選択される。
【００４４】従って、ＤＣＳ１８００の場合、３．６ＧＨｚ付近に位置する範囲にある出力周波数ｆsを有するＶＣＯ４が使用され、４００ｋＨｚ（すなわちｎ＝２の場合ｎ×２００ｋＨｚ、ここでｎはｆs／ｆrの比）に等しい比較周波数ｆcが選択される。このような状況下では、無線周波数ｆsの帯域は１．８ＧＨｚ付近（より正確には、上り方向では１７１０−１７８５ＭＨｚ、下り方向では１８０５−１８８０ＭＨｚ）に位置することにも留意されたい。最後に、各チャネルは２００ｋＨｚの帯域幅を有し、従って各方向には３７４チャネルがある。
【００４５】上記例に戻ると、ＤＣＳ１８００に関して上り方向の第一チャネル（ｆr＝１７１０ＭＨｚを中心とする）をアドレスするためには、Ｄ＝ｎ×ｆr／ｆc＝２×１７１０ＭＨｚ／４００ｋＨｚ＝８５５０という選択が行われる。同様に、上り方向の最終チャネル（ｆr＝１７８５ＭＨｚを中心とする）をアドレスするためには、Ｄ＝ｎ×ｆr／ｆc＝２×１７８５ＭＨｚ／４００ｋＨｚ＝８９２５という選択が行われる。従って周波数分割器５は、ＤＣＳ１８００の上りチャンネルが全てアドレスされるように、８５５０から８９２５の範囲にある分割比Ｄを全て発生しなければならない。
【００４６】分割比Ｄを変化させることが可能である必要がある種々の範囲が存在することは明らかであり、前記範囲は、アドレスされるチャネルの方向（上りまたは下り）、ｆsとｆrとの間の比ｎ、および使用中の規格（ＧＳＭ９００、ＤＣＳ１８００、またはＰＣＳ１９００）に応じて変わる。」（１頁７欄２２行〜８欄３４行）、
　イ　「【００４７】図２は、本発明の周波数分割器の特定の一実施形態を示す図である。以下の記述では、本周波数分割器は、図１において符号５を付した分割器であり、従って周波数合成器１内に実施されるように設計されているとみなすことにする。
【００４８】しかしながら、本発明の分割器は他の状況にも適用することができ、より一般的には、大きな分割比Ｄを実現する必要はあるが低周波数部（すなわちプログラマブルカウンタ）を改造する必要がないあらゆる場合に適用することができることは明らかである。
【００４９】従来、周波数分割器５は、プレスケーラ７と、プログラマブルカウンタ８と、第一および第二比較器９および１０とを備える。これらの要素の役割および機能の概要を以下に記す。
【００５０】第一比較器９は、プログラマブルカウンタ８の現在値Ｃが所定のプログラマブル第一値Ｎに達したことを検出すると、プログラマブルカウンタ８を０にリセットする「リセット」信号１３を発生する。従って所定のプログラマブル第一値Ｎは、プログラマブルカウンタ８の分割比に相当する。
【００５１】第二比較器１０は、プログラマブルカウンタの現在値Ｃが所定のプログラマブル第二値Ａに達したことを検出すると、切り換え用の「係数制御」信号１２を発生する。ここでの切り換えは以下に記述する通りである。
【００５２】関係式０≦Ａ≦Ｎは必ずしも満たされなくてもよいことに留意されたい。
【００５３】プレスケーラ７は、ｋおよびｋ＋１と書かれる一対の分割比で動作する種類のものである。プレスケーラは、係数制御信号１２の受信時に、高分割比ｋ＋１を低分割比ｋに切り換える手段１１を含む。係数制御信号はたとえば、０から１に変化するある特別のビットに対応することがある。
【００５４】言い換えれば、プレスケーラ７はプログラマブルカウンタがＡに達するまでｋ＋１で分割し、次に、プログラマブルカウンタがＮに達するまでｋで分割する。従って、プログラマブルカウンタ８の分割比Ｄは、
Ｄ＝（ｋ＋１）×Ａ＋ｋ×（Ｎ−Ａ）＝ｋ×Ｎ＋Ａ
と書くことができる。」（５頁８欄３５行〜６頁９欄２４行）が記載されている。
　
　これらの記載ア〜イ及び図面図１〜図２によれば、刊行物１には、
「総合分割比Ｄを変化させるなどにより全無線チャネルをアドレスすることができる周波数合成器１内の周波数分割器５であって、周波数分割器５は、プレスケーラ７と、プログラマブルカウンタ８と、第一および第二比較器９および１０とを備え、周波数分割器5の総合分割比Ｄは、プレスケーラ７分割比ｋ（ｋ＋１）、プログラマブルカウンタ８の分割比Ｎ（プログラマブル第一値Ｎ）、プログラマブルカウンタ８の値Ｃがその値に達するとプレスケーラ７が係数制御信号を受け取る値Ａ（プログラマブル第二値Ａ）を用いて、Ｄ＝ｋ×Ｎ＋Ａであるものにおいて、第一比較器９は、プログラマブルカウンタ８の現在値Ｃが所定のプログラマブル第一値Ｎに達したことを検出すると、プログラマブルカウンタ８を０にリセットする「リセット」信号１３を発生するものであり、第二比較器１０は、プログラマブルカウンタの現在値Ｃが所定のプログラマブル第二値Ａに達したことを検出すると、切り換え用の「係数制御」信号１２を発生するものであり、プレスケーラ７は、ｋおよびｋ＋１との一対の分割比で動作する種類のものであって、係数制御信号１２の受信時に、高分割比ｋ＋１を低分割比ｋに切り換える手段１１を含み、プレスケーラ７はプログラマブルカウンタがＡに達するまでｋ＋１で分割し、次に、プログラマブルカウンタがＮに達するまでｋで分割するもの、を含む装置。」の発明（以下、「引用発明」という。）が記載されている。
　
　（２）当審の拒絶の理由に引用された特開平８−９７７１１号公報（以下、「刊行物２」という。）には、
　ウ　「【００６５】本実施例のＰＬＬ回路においては、時系列上でスタガ状に配列されたパルス列（ｂ）〜（ｅ）を発生させる手段として、メインカウンタ１２の出力側に接続されたシフトレジスタ１３を用いてこれを実現したが、図８で示すような、メインカウンタ１２の出力側に接続されたデコーダ２９〜３３を用いて、各デコーダ２９〜３３にてメインカウンタ１２のカウント値をプリスケーラ１１の出力（ｘ）に同期して、デコードすることでも容易にこれを実現することができることは明らかである。」（６頁１０欄３１行〜４０行、審決注：段落００６５中「ＰＬＬ回」は「ＰＬＬ回路」の誤植として、置き換えて引用した。）が記載されている。
　
（３）当審の拒絶の理由に引用された特開平６−２３２７３７号公報（以下、「刊行物３」という。）には、
　エ　「【０００１】
【産業上の利用分野】本発明は、入力パルスの数を計数する計数カウンタと、この計数カウンタの計数値が予め設定した複数の異なる設定値になったときに、対応した出力線に信号を出力するデコーダと、このデコーダの複数の出力信号のうちの１つを選択して計数カウンタへのリセット信号とする切換スイッチとを具備してなるＮ進カウンタに関するものである。
【０００２】
【従来の技術】従来、この種のＮ進カウンタは図３に示すように構成されていた。すなわち、入力パルスの一例としてのクロック信号のパルス数を計数カウンタ１０で計数し、その計数値をデコーダ１２の入力側に出力し、計数値Ｎが予め設定した複数の異なる設定値Ｎ1、Ｎ2、Ｎ3、Ｎ4になったときに、デコーダ１２の出力側の対応した出力線Ｌ1、Ｌ2、Ｌ3、Ｌ4にリセット用の信号Ｒ（例えばＨレベルの信号）を出力し、切換スイッチ１４で１つを選択して計数カウンタ１０のＣＬＲ端子（クリア端子）に出力することによって、Ｎ進カウンタのＮを設定値Ｎ1、Ｎ2、Ｎ3、Ｎ4のいずれかにしていた（すなわちＮ1、Ｎ2、Ｎ3、Ｎ4進カウンタのいずれかにしていた）。」（２頁1欄１７行〜３８行）、
　オ　「【０００６】
【課題を解決するための手段】本発明は、入力パルスの数を計数する計数カウンタと、この計数カウンタの計数値をデコードすることによって、前記計数値が予め設定した複数の異なる設定値になったときに対応した出力線に信号を出力するデコーダと、このデコーダの複数の出力信号のうちの１つを選択して前記計数カウンタへのリセット信号とする切換スイッチとを具備してなるＮ進カウンタにおいて、前記デコーダを、前記計数カウンタの計数値をアドレスとし、そのアドレスが前記複数の設定値となるデータ領域に前記切換スイッチへの出力信号に対応したデータを予め記憶したメモリで形成してなることを特徴とするものである。」（２頁２欄１７行〜２９行）が記載されている。
　
（４）当審の拒絶の理由に引用された特開平１０−１２６２５２号公報（以下、「刊行物４」という。）には、
　カ　「【０００３】図４は、従来のタイマー装置の構成をブロック図にて示したものである。図４を参照すると、クロック４４をカウントするカウンタ４１と、カウンタ４１のカウント値（カウント信号）４３を入力し予め設定された所定時間を検出するデコーダ４２と、を備えて構成されている。
【０００４】カウンタ４１は、必要とされる所定の周波数精度のクロック４１でカウント動作し、カウント信号４３をデコーダ４２に出力する。デコーダ４２では、入力されたカウント信号４２をデコードし、例えば所定時間と一致したら、カウンタリセット信号４１を出力して、カウンタ４１のカウント値をリセットする。」（２頁１欄３７行〜４８行）が記載されている。
　  
３．対比
　そこで、本件発明と引用発明とを対比すると、引用発明の「チャネル」、「周波数合成器」、「プログラマブルカウンタ８」、「プレスケーラ７」、「プログラマブルカウンタ８の分割比Ｎ」、「プログラマブル第二値Ａ」及び「プレスケーラ７分割比ｋ」は、本願発明の「チャンネル」、「シンセサイザ」、「プログラムカウンタ」、「プレスカラー」、「プログラムカウンタ値Ｐ」、「プログラムカウンタが選択されたＳ値」及び「プレスカラー除算値Ｎ」に相当する。
　引用発明の「周波数分割器５」は、プレスケーラ７と、プログラマブルカウンタ８という除算回路を搭載しているといえるから、本願発明の「除算回路を搭載する装置」に相当し、また、引用発明の「プログラマブルカウンタ８の分割比Ｎ」及び「プレスケーラ７分割比ｋ」は「周波数分割器５」の予め定めるべき設定値として含まれるものであるといえる。
　引用発明の「第一比較器９」を用いて動作を行っている「プログラマブルカウンタ８」は、刊行物１の図面図２での出力ｆｂは出力パルスといえること、第一比較器９が、プログラマブルカウンタ８の現在値Ｃが所定のプログラマブル第一値Ｎに達したことを検出すると、プログラマブルカウンタ８を０にリセットする「リセット」信号１３を発生するものであることから、プログラマブル第一値Ｎはプログラムカウンタ値Ｐに相当することを勘案すると、本願発明の「予め定められた状態で初期化されてＰ個のパルスまで整数カウントし、Ｐ個のパルスがカウントされたときに出力パルスを生成し、現在のカウント出力もまた出力するプログラムカウンタ」に相当する。
　引用発明の「第二比較器１０」は、プログラマブルカウンタの現在値Ｃが所定のプログラマブル第二値Ａに達したことを検出すると、切り換え用の「係数制御」信号１２を発生するものであるから、所定のプログラマブル第二値Ａはプログラムカウンタが選択されたＳ値に相当することを勘案すると、プログラムカウンタの連続した現在のカウント出力のそれぞれを受取り、プログラムカウンタが選択されたＳ値以上である整数値を出力したとき信号を生成する手段といえる。また、本願発明の「デコーダ信号を生成するデコーダ」は上位概念化すると「信号を生成する手段」といえる。
　引用発明の「プレスケーラ７」に関して、（１）「プレスケーラ７」が、ｋおよびｋ＋１との一対の分割比で動作する種類のものであって、係数制御信号１２の受信時に、高分割比ｋ＋１を低分割比ｋに切り換える手段１１を含み、プレスケーラ７はプログラマブルカウンタがＡに達するまでｋ＋１で分割し、次に、プログラマブルカウンタがＮに達するまでｋで分割するものであること、（２）プレスケーラ７分割比ｋはプレスカラー除算値Ｎに相当することを勘案すると、Ｎ＋１およびＮの一方のみで分割、即ち除算しているといえること（Ｎ＋１およびＮ以外では除算されていないこと。）、（３）刊行物１の図面図１図２での入出力関係を参酌すると、その入力はｆｓであり、ｆｓは「周波数合成器」の出力であるから、「周波数合成器」の出力を受け取るものであること、（４）刊行物１の図面図１図２での入出力関係を参酌すると、その出力は、プログラマブルカウンタに入力するものであること、（５）出力は、２個の係数の出力を生じることから、一般に、二重モジュラス出力といわれ、この様なプレスケーラ自体も二重モジュラスプレスケーラと呼ばれるものであること、（６）その動作は、プレスケーラ７分割比ｋをＮとすると、再スタートを繰り返すものであるといえ、また、再スタートの初期化のときに出力周波数を（Ｎ＋１）で除算して出力を得、係数制御信号１２が受取られると、次の再スタートの前に出力周波数を（Ｎ）で除算して出力を得るものであることから、引用発明の「プレスケーラ７」は、本願発明の「（Ｎ＋１）および（Ｎ）の一方のみで除算し、シンセサイザ出力を受取り、再スタートの初期化のときに出力周波数を（Ｎ＋１）で除算して二重モジュラス出力を得、生成した信号が受取られると、次の再スタートの前に出力周波数を（Ｎ）で除算して二重モジュラス出力を得、二重モジュラス出力がプログラムカウンタに入力される二重モジュラスプレスカラー回路」に相当する。
　したがって、本願発明と引用発明は、「シンセサイザ内に除算回路を搭載する装置であって、さらに予め定められたプログラムカウンタ値Ｐおよびプレスカラー除算値Ｎを含んでいる装置において、予め定められた状態で初期化されてＰ個のパルスまで整数カウントし、Ｐ個のパルスがカウントされたときに出力パルスを生成し、現在のカウント出力もまた出力するプログラムカウンタと、プログラムカウンタの連続した現在のカウント出力のそれぞれを受取り、プログラムカウンタが選択されたＳ値以上である整数値を出力したとき信号を生成する手段と、（Ｎ＋１）および（Ｎ）の一方のみで除算し、シンセサイザ出力を受取り、再スタートの初期化のときに出力周波数を（Ｎ＋１）で除算して二重モジュラス出力を得、生成した信号が受取られると、次の再スタートの前に出力周波数を（Ｎ）で除算して二重モジュラス出力を得、二重モジュラス出力がプログラムカウンタに入力される二重モジュラスプレスカラー回路と、を含んでいる装置。」の点で一致し、以下の点１〜３で相違する。
　相違点１
　本願発明の「シンセサイザ」は、「各チャンネルが複数の隣接した整数Ｓの１つとして識別可能である複数のチャンネルの１つに各出力周波数がそれぞれ対応する複数の出力周波数を出力することが可能なシンセサイザ」であるのに対して、引用発明は、「総合分割比Ｄを変化させるなどにより全無線チャネルをアドレスすることができる周波数合成器」であるが、「各チャンネルが複数の隣接した整数Ｓの１つとして識別可能である複数のチャンネルの１つに各出力周波数がそれぞれ対応する複数の出力周波数を出力することが可能なシンセサイザ」である点が記載されていない点。
　相違点２
　本願発明の「プログラムカウンタ」は、それ自体でプログラムカウンタ値Ｐの動作を行う構成としているのに対して、引用発明の「プログラマブルカウンタ８」は、「第一比較器９」を用いて、プログラム分割比Ｎの動作を行う構成としている点。
　相違点３
　本願発明の「信号を生成する手段」は、「デコーダ信号」を生成する「デコーダ」であるのに対して、引用発明の「信号を生成する手段」は、切り換え用の「係数制御」信号１２を発生する「第二比較器１０」である点。
　そして、本願発明の「二重モジュラスプレスカラー回路」は、生成した信号として「デコーダ信号」を受け取るのに対し、引用発明の「プレスケーラ７」は、生成した信号として「係数制御」信号１２を受け取る点
　
４．当審の判断 
　以下、相違点１〜３について検討する。
　相違点１について
　引用発明は、「総合分割比Ｄを変化させるなどにより全無線チャネルをアドレスすることができる周波数合成器」であり、その総合分割比Ｄは、Ｄ＝ｋ×Ｎ＋Ａとなっており、設定されている整数ｋの他に整数Ｎと整数Ａの可変操作により、周波数合成器は、複数のチャンネルの１つに各出力周波数がそれぞれ対応する複数の出力周波数を出力することを可能としたものといえる。そして該総合分割比Ｄの式を見れば明らかなように、隣接した各チャネルは、隣接した各整数Ａにより特定されているといえ、複数の隣接した整数Ａの１つとして識別可能である複数のチャンネルの１つに各出力周波数がそれぞれ対応するといえる。
　そして、上述のように、所定のプログラマブル第二値Ａはプログラムカウンタが選択されたＳ値に相当するといえる。
　してみると、引用発明において、周波数合成器が「各チャンネルが複数の隣接した整数Ｓの１つとして識別可能である複数のチャンネルの１つに各出力周波数がそれぞれ対応する複数の出力周波数を出力することが可能としたことは、当業者が、容易に想到できたことである。
　
　相違点２について
　引用発明の「プログラマブルカウンタ８」は、「第一比較器９」を用いて、プログラム分割比Ｎの動作を行っているものであるが、当該技術分野において、プログラマブルカウンタ自体で、プログラム分割比Ｎの設定によりその動作を行う構成は、一般的な技術事項である。そして、プログラマブルカウンタが現在のカウント出力を出力させる構成は周知な技術事項である。
　また、本件の場合、一般のプログラマブルカウンタと本願発明の「プログラムカウンタ」は同義であり、上述のとおりプログラム分割比Ｎはプログラムカウンタ値Ｐに相当するものである。
　してみると、引用発明に上記一般的な技術事項、周知な技術事項を採用し、「プログラマブルカウンタ８」が、「第一比較器９」を用いて、プログラム分割比Ｎの動作を行う構成に代え、プログラムカウンタそれ自体でプログラムカウンタ値Ｐの動作を行う構成とすることは、当業者が、容易になし得たことである。
　
　相違点３について
　引用発明の「信号を生成する手段」は、切り換え用の「係数制御」信号１２を発生する「第二比較器１０」であって、「第二比較器１０」は「プログラムカウンタの連続した現在のカウント出力のそれぞれを受取り、プログラムカウンタが選択されたＳ値以上である整数値を出力したとき信号を生成する手段」といえるのは上述したとおりである。
　そして、当該技術分野において、カウンタの連続した現在のカウント出力のそれぞれを受取り、カウンタが所定の値である整数値を出力したとき信号を生成する構成として「デコーダ」を用いることは、周知な技術事項である（例えば、刊行物２〜４参照。）。
　さらに、「デコーダ」を用い、引用発明の場合などと同様に、カウンタの連続した現在のカウント出力が単調増加するもので、特定な値である整数値以上である整数値を出力したときに信号を生成する場合には、慣用手段である「出力側にフリップフロップなどを介在させる」技術などを採用すれば良いことは、明らかである。また、デコーダを採用する際、デコーダが１つのみの整数値を検出するようにすることは普通のことであり、複数の整数値を検出するために複数の検出器であるデコーダを用いることは，例えば刊行物４に見られるように一般的なことである。
　なお、引用発明において、当業者が、「第二比較器１０」の機能に着目して、デコーダと同様な機能をしていることに鑑み、この機能を「デコーダ」と呼称することは、適宜なし得ることである。
　してみると、引用発明に上記周知な技術事項を採用し、「信号を生成する手段」を「デコーダ信号」を生成する「デコーダ」とすることは、当業者が、容易になし得たことである。
　そして、「信号を生成する手段」を「デコーダ信号」を生成する「デコーダ」とするに際して、引用発明の「プレスケーラ７」が、生成した信号として「デコーダ信号」を受け取ることとすることは、当業者が普通に採用する単なる設計事項に過ぎないといえる。
　
５．むすび
　以上のとおり、本願発明は、刊行物１〜４に記載された発明に基づき当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項に記載された発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する 。