(57)【特許請求の範囲】
【請求項１】
発破器に接続された入力端子と、
前記入力端子に接続された整流回路と、
前記入力端子と前記整流回路との間に接続された、非線形抵抗素子からなる側流回路と、
前記整流回路に接続され、前記発破器からの電源投入により供給された電気エネルギーを受けるエネルギー蓄積回路と、
前記エネルギー蓄積回路に接続され、前記電源投入の直後から、定常的な発振状態を有する発振パルスを出力する第１の発振回路と、
前記エネルギー蓄積回路に接続され、前記電源投入の直後からの一定期間においては前記第１の発振回路に比べて発振パルスの振幅レベルが小さく計数できない発振パルスであって遷移的な第１の発振状態を有する発振パルスを出力し、それに続いて、定常的な第２の発振状態を有する発振パルスを出力する第２の発振回路と、
前記第２の発振回路から出力される発振パルスの振幅レベルに関して所定の計数可能なレベルを設定する基準レベル設定手段と、
前記電源投入直後から、前記基準レベル設定手段を介して入力される、前記第１および第２の発信回路からの発振が同期された発振パルスを所定数計測することにより計時して、トリガ信号設定時間を計時したときにトリガ信号を出力すると共に、このトリガ信号とは別にイネーブル信号生成回路にも信号を出力するようにしたトリガ信号生成回路と、
前記トリガ信号生成回路からの信号に基づいて、イネーブル信号を生成するイネーブル信号生成回路と、
前記イネーブル信号に応答して、前記第１の発振回路の発振パルスの出力を停止させ、前記第２の発振回路からの発振パルスのみを出力させる発振状態切替回路と、
前記トリガ信号に応答して、前記エネルギー蓄積回路に蓄積された電気エネルギーを放電する放電回路と
を具え、
前記第２の発振回路は、Ｃ−ＭＯＳトランジスタにより構成された反転増幅器と、前記Ｃ−ＭＯＳトランジスタに供給される電流を制限する電流制限回路とを含み、
前記基準レベル設定手段で設定される基準レベルを、前記第２の発振回路から出力される定常的な第２の発振状態の振幅レベルよりも低く設定すると共に、
前記トリガ信号生成回路から前記イネーブル信号生成回路に信号が出力される時間を、トリガ信号が出力されるよりも前でかつ前記第２の発振回路からの発振が第２の発振状態に達した後となるように設定したことを特徴とする電子式遅延雷管。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、発破器のみからエネルギーを受け取り、該エネルギーによって遅延回路を駆動し、所定の遅延時間の後に雷管を点火する電子式遅延雷管に関する。
【０００２】
【従来の技術】
発破時の振動、騒音を低減するために発破振動波、発破音波の干渉を利用する発破工法が提案されており、精密な起爆時間精度が要求されている（特開平１−２８５８００号公報等参照）。
【０００３】
このような起爆時間精度を達成するための回路として、米国特許第４，４４５，４３５号（アトラス）等により、電子式遅延雷管が提案されている。
【０００４】
これらの電子式遅延雷管は、水晶振動子等を基準とする発振回路と該発振回路の出力パルスを計数してデジタル的に計時するカウンタとを具備し、発破器からの信号を基準に前記カウンタのリセット（初期化）が行われるように構成される。
【０００５】
図５に従来の電子式遅延雷管の構成、図６に同じく動作タイミングフロー図を示す。
【０００６】
図５および図６を用いて、従来の電子式遅延雷管の構成および動作を説明する。
【０００７】
図５において、符号１は、前記発破器である。発破器１は、発破器母線２，補助母線３および脚線４を介して、電子式遅延雷管１６の入力端子６−Ａおよび６−Ｂと接続されている。符号５−１ないし５−６は、それぞれの間の接続点である。
【０００８】
符号７は信号検知回路，符号８は整流回路，符号９はエネルギー蓄積コンデンサ，符号１０は発振回路，符号１１はカウンタ，符号１４は放電回路そして符号１５は点火ヒータ１５である。これらは、従来の電子式遅延雷管１６を構成している。
【０００９】
発破器１からは、起爆を行う際に、起爆遅延時間の基準となる信号と、起爆遅延時間の計時および起爆を行うためのエネルギーとなる電力を、電子式遅延雷管１６に供給している。
【００１０】
発破器１からの電力は、整流回路８を介して、エネルギー蓄積回路を構成するエネルギー蓄積コンデンサ９に蓄積される。
【００１１】
図６に示した入力電圧Ｖｓ  は、前記信号と前記エネルギーの供給とを行っている。信号は、入力電圧Ｖｓ  の振幅変化として送られ、電子式遅延雷管１６の雷管信号検知回路７で検知することで伝達される。
【００１２】
さて、起爆する際、発破器１から、各電子式遅延雷管の入力端子に入力電圧Ｖｓ  が印加されると、エネルギー蓄積コンデンサ９には、図６のエネルギー蓄積コンデンサ端子電圧に示すように、エネルギーが蓄積される。エネルギー蓄積コンデンサ９へのエネルギー蓄積に十分な時間の後、任意の時点で入力電圧の印加を停止する。この際の入力電圧Ｖｓ  の振幅変化が信号検知回路７で検知されて、リセット信号Ｒが生成される。リセット信号Ｒにより、カウンタ１１の初期化がなされ、カウンタ１１は、発振回路１０の出力パルスＰの計数を開始する。カウンタ１１に設定された遅延時間後、カウンタ１１は、トリガ信号を出力する。このトリガ信号により放電回路１４は、エネルギー蓄積コンデンサ９に蓄積されているエネルギーを点火ヒータ１５に供給し起爆を行う。
【００１３】
発振回路１０およびカウンタ１１は、エネルギー蓄積コンデンサーから電力の供給を受けているので、入力電圧Ｖｓ  が印加されなくなっても動作を継続する。
【００１４】
従来の電子式遅延雷管においては、何等かの外的要因により、入力電圧Ｖｓ  に波形の歪みが生じると、この波形の歪みが信号検知回路７で検知されて、誤ってリセット信号が生成される可能性がある。この場合は、入力電圧Ｖｓ  の歪みが生じた電子式遅延雷管は、見掛け上設定された遅延時間より早く起爆されることになる。
【００１５】
この外的要因による波形の歪みとしては、人手で接続された５−１ないし５−６の接続点が、何等かの要因により接触抵抗を生じることによるもの等がある。このため、発破器からエネルギーのみを受けて、発振回路が動作を開始し、所定時間の後に該発振回路の出力パルスをデジタル計時するカウンタとを具備する電子式遅延雷管が提案されている。
【００１６】
上記電子式遅延雷管においては、発破器のみからエネルギーを受け、カウンタのリセット信号も内部生成するため、入力する信号の歪みとは無関係に動作することができる。
【００１７】
このような構成の電子式遅延雷管の例として、特開平５−７９７９７号公報がある。
【００１８】
特開平５−７９７９７号公報に記載されている電子式遅延雷管においては、使用している発振回路において、発振周波数を変えずに発振安定までの時間を短縮するために、過励振を用いている。この構成では、過度の電流が必要とされる。
【００１９】
【発明が解決しようとする課題】
発破器のみからのエネルギーを受けて遅延時間を得る構成の電子式遅延雷管においては、遅延時間は、発破器から電子式遅延雷管へ電気エネルギーを供給し始めた時点からとなるため、遅延時間の精度を高めるために、発振回路が動作を開始してから安定して発振するまでの時間を短縮する必要がある。
【００２０】
また、電子式遅延雷管は、発破器のみからエネルギーの供給を受け、該エネルギーをエネルギー蓄積回路に蓄え、蓄えられたエネルギーのみによって起爆遅延時間の計時および起爆を行うため、構造上極力消費電力を抑える必要がある。
【００２１】
その上、実際の発破現場において使用する際には、発破現場において発生する迷走電流によって爆発しない配慮をする必要がある。加えて、発破器に多数の雷管を接続し、各々の接続が間違いなくなされていることを確認する必要がある。
【００２２】
従来の技術においては、その対策が必ずしも十分であるとはいえないという問題があった。
【００２３】
したがって、本発明の第１の目的は、発破器のみからエネルギー供給を受けて遅延時間を得る構成の電子式遅延雷管において、遅延時間の精度を高めるため、用いられている発振回路の動作を開始してから安定して発振するまでの時間を短縮することである。
【００２４】
本発明の第２の目的は、発破器のみからエネルギー供給を受けて遅延時間を得る構成の電子式遅延雷管において、遅延時間の精度を高めるため、用いられている発振回路の動作を開始してから安定して発振するまでの時間の計時を行わないようにすることである。
【００２５】
本発明の第３の目的は、発破器のみからエネルギーの供給を受けて遅延時間を得る構成の電子式遅延雷管において、用いられている発振回路の消費電力を少なくすることである。
【００２６】
本発明の第４の目的は、発破現場において発生する迷走電流により、暴発しない構成の電子式遅延雷管を提供することである。
【００２７】
また、本発明の第５の目的は、接続確認ができる構成の電子式遅延雷管を提供することである。
【００２８】
【課題を解決するための手段】
本発明は、発破器に接続された入力端子と、前記入力端子に接続された整流回路と、前記入力端子と前記整流回路との間に接続された、非線形抵抗素子からなる側流回路と、前記整流回路に接続され、前記発破器からの電源投入により供給された電気エネルギーを受けるエネルギー蓄積回路と、前記エネルギー蓄積回路に接続され、前記電源投入の直後から、定常的な発振状態を有する発振パルスを出力する第１の発振回路と、前記エネルギー蓄積回路に接続され、前記電源投入の直後からの一定期間においては前記第１の発振回路に比べて発振パルスの振幅レベルが小さく計数できない発振パルスであって遷移的な第１の発振状態を有する発振パルスを出力し、それに続いて、定常的な第２の発振状態を有する発振パルスを出力する第２の発振回路と、前記第２の発振回路から出力される発振パルスの振幅レベルに関して所定の計数可能なレベルを設定する基準レベル設定手段と、前記電源投入直後から、前記基準レベル設定手段を介して入力される、前記第１および第２の発信回路からの発振が同期された発振パルスを所定数計測することにより計時して、トリガ信号設定時間を計時したときにトリガ信号を出力すると共に、このトリガ信号とは別にイネーブル信号生成回路にも信号を出力するようにしたトリガ信号生成回路と、前記トリガ信号生成回路からの信号に基づいて、イネーブル信号を生成するイネーブル信号生成回路と、前記イネーブル信号に応答して、前記第１の発振回路の発振パルスの出力を停止させ、前記第２の発振回路からの発振パルスのみを出力させる発振状態切替回路と、前記トリガ信号に応答して、前記エネルギー蓄積回路に蓄積された電気エネルギーを放電する放電回路とを具え、前記第２の発振回路は、Ｃ−ＭＯＳトランジスタにより構成された反転増幅器と、前記Ｃ−ＭＯＳトランジスタに供給される電流を制限する電流制限回路とを含み、前記基準レベル設定手段で設定される基準レベルを、前記第２の発振回路から出力される定常的な第２の発振状態の振幅レベルよりも低く設定すると共に、前記トリガ信号生成回路から前記イネーブル信号生成回路に信号が出力される時間を、トリガ信号が出力されるよりも前でかつ前記第２の発振回路からの発振が第２の発振状態に達した後となるように設定したことを特徴とする。
【００３８】
【作用】
本発明によれば、電子式遅延雷管に含まれる発振回路が、蓄積エネルギーにより動作を開始し、速やかに発振パルスを出力する遷移的な第一の発振状態と、定常的な第二の発振状態とを有する発振パルスを出力する発振回路であるため、発振回路が動作を開始してから安定して発振するまでの時間を短縮することができる。
【００３９】
また、第一の発振状態における電流消費が、定常的な第二の発振状態における電流消費と比較して、同等かそれ以下である発振回路を用いると、電力消費が増加せず、速やかに発振パルスを出力することができる。
【００４０】
このため、電子式遅延雷管の遅延時間の設定が正確にできるようになる。
【００４１】
遷移的な第一の発振状態と定常的な第二の発振状態を有する本発明における電子式遅延雷管の発振回路は、種々の回路で実現できる。
【００４２】
発振開始初期において前記可変負荷容量を小さくし、定常状態に移行した後は、前記固体振動子の特性に合致した負荷容量に切り換えるよう構成することによって、発振起動時の消費電流を抑制することが可能となり、かつ極めて短時間に定常状態に達し、定常状態に達して後は安定に動作する発振回路が達成される。
【００４３】
また、前記発振回路がＣＲ発振回路の周波数が固体発振回路の発振周波数によって強制同期されるように固体発振回路とＣＲ発振回路をカスケード結合して構成した場合には、前記固体発振回路が定常状態に達するまでの間、前記ＣＲ発振回路の出力パルスを計数することによってデジタル計時が可能となる。
【００４４】
前記発振回路が有する固体発振回路へ供給される電源電圧を前記発振状態切り換え回路によって当初はエネルギー蓄積回路の蓄積電圧を印加し、その後降圧された電圧に切り換えるよう構成とすると、発振パルスが速やかに出力される。
【００４５】
前記発振回路の遷移的な第一の発振状態の期間に出力される発振パルスの計数を行わないことによっても、またこの期間長さおよび出力される発振パルスの精密度により、この間も計数を行うことによっても高い計時精度を得ることができる。
【００４６】
前記発振回路に固体発振回路を用い、該固体発振回路に使用されている反転増幅器をＣ−ＭＯＳトランジスタにより構成して、該Ｃ−ＭＯＳトランジスタに供給される電流を制限するようにしたので、発振回路の消費電力を少なくすることができる。
【００４７】
また、側流回路を配置することによって、発破現場において発生が危惧される迷走電流に対して安全に使用することができ、さらには、電子式遅延雷管の導通測定が可能となる。
【００４８】
前記側流回路に非線形抵抗素子を用いることにより、線形抵抗素子を用いた場合とほぼ同等に安全性が確保でき、かつ側流回路のエネルギー損失が必要最小限に抑制されるため、正常発破の際の斉発可能数を増やすことができる。
【００４９】
【実施例】
以下、図面を参照して、本発明の実施例を説明する。
【００５０】
（第１実施例）
図１は本発明の電子式遅延雷管の一実施例を示すブロック図である。図２は、その動作タイミングフローを示す動作タイミングフロー図である。ここで、図１において図５と同様の箇所には同一の符号を付して、その説明を省略する。
【００５１】
図１において、符号２０は発振回路，符号２１はトリガ信号生成回路，符号２６はイネーブル信号生成回路および符号２７は発振状態切り替え回路である。また、符号２９は、側流回路である。これらは、電子式遅延雷管の一部を構成する。
【００５２】
図１に示された本発明の実施例の動作を、図２の動作タイミングフロー図を参照しながら説明する。
【００５３】
発破器１から、起爆を行う際、電子式遅延雷管の入力端子６Ａおよび６Ｂに入力電圧Ｖｉｎが印加される。この電圧は、整流回路８を介して、エネルギー蓄積回路を構成するエネルギー蓄積コンデンサ９に蓄積エネルギーとして蓄積される。エネルギー蓄積コンデンサ９に蓄積されたエネルギーを示すのが、図２のエネルギー蓄積コンデンサ端子電圧Ｖｃ  である。エネルギー蓄積コンデンサ９に蓄積されたエネルギーにより、遅延時間の計時および起爆を行っている。
【００５４】
エネルギー蓄積コンデンサ９にエネルギーが蓄積されると、このエネルギーにより、発振回路２０は遷移的な第一の発振状態で速やかに発振を始め、発振パルスを出力する。この発振パルスは、トリガ信号生成回路２１に入力されて遅延時間が計時される。
【００５５】
所定時間後に、イネーブル信号生成回路２６から、イネーブル信号Ｅが出力され、発振状態切り替え回路２７に入力し、発振回路２０の発振状態を、遷移的な第一の発振状態から、定常的な第二の発振状態に切り替える。発振回路２０は、定常的な第２の発振状態で発振パルスを出力する。この発振パルスも、トリガ信号生成回路２１に入力されて、遅延時間が計時される。発振パルスを用いて計時することにより、トリガ信号生成回路２１に設定された設定時間が経過すると、トリガ信号生成回路２１からトリガ信号Ｔが出力され、放電回路１４に入力される。このトリガ信号Ｔが入力されると、放電回路１４は、エネルギー蓄積コンデンサ９に蓄積されているエネルギーを点火ヒータ１５に供給することで起爆を行う。
【００５６】
発振回路２０の遷移的な第一の発振状態における発振パルスの周波数は、必ずしも定常的な第二の発振状態における発振パルスの周波数と同じである必要はなく、遷移的な第一の発振状態で速やかに発振を開始すれば、多少外れてもよい。
【００５７】
側流回路２９は、迷走電流を側流するために設けられている。整流回路８は、エネルギー蓄積コンデンサ９に蓄積されたエネルギーが、側流回路２９に逆流しない役割も果たしている。
【００５８】
迷走電流に対しては、各国で安全基準が設けられており、所定の許容電流値の範囲で爆発が防止されなければならない。
【００５９】
例えば日本においては、ＪＩＳ    Ｋ    ４８０７「電気雷管」によれば、０．２５Ａの直流電流を３０秒間印加して発火しないことと規制されており、また火薬類取締法施工規則第５４条第１号によれば、発破しようとする場所に漏洩電流がある場合は、電気発破を行わないこと。ただし、安全な方法により行う場合には、この限りではないとある。
【００６０】
また、米国においては、Ｆｅｄｅｒａｌ    Ｓｐｅｃｉｆｉｃａｔｉｏｎ；Ｘ−Ｃ−５１ａ    ４．３．２．６    Ｔｅｓｔ    Ｎｏ．３−ｆｉｒｉｎｇ    ｃｕｒｒｅｎｔ    ｔｅｓｔ．によれば０．２０Ａの直流電流を５秒間印加して発火しないことと規制されている。
【００６１】
この側流回路２９に、微小電流を流すことにより、電子式遅延雷管の導通テストができる。
【００６２】
側流回路２９には、線形抵抗素子または非線形抵抗素子を用いて構成することができる。
【００６３】
なお、図１の実施例において、整流回路として、全波整流回路の例が示されているが、半波整流回路でもよい。この場合、入力端子６−Ａおよび６−Ｂのどちらか一方に接続すればよい。
【００６４】
（第２実施例）
図３は、本発明の電子式遅延雷管の他の一実施例を示すブロック図である。図４は、その動作タイミングフローを示す動作タイミングフロー図である。ここで、図４において図３と同様の箇所には同一の符号を付して、その説明を省略する。
【００６５】
図３において、符号３１は計数回路であり、符号２８はリセット回路であり、これらは、トリガ信号生成回路を構成している。
【００６６】
蓄積エネルギーにより、発振回路２０が、遷移的な第一の発振状態として動作を開始し、発振パルスを出力する。この発振パルスは計数回路３１に入力されるが、計数回路３１は、リセット回路２８によりリセット状態とされており、発振パルスの計数を行わない。
【００６７】
所定時間経過後、発振回路２０が、イネーブル信号生成回路２６からのイネーブル信号Ｅにより、定常的な第二の発振状態となると、同じイネーブル信号Ｅがリセット回路２８にも印加されて、計数回路３１は、リセット回路２５の出力によりリセット状態を解除されて計数を開始する。
【００６８】
計数回路３１は、計数回路３１に設定された時間の発振パルス数を計数すると、トリガ信号Ｔを生成し、放電回路１４に入力される。このトリガ信号Ｔが入力されると、放電回路１４は、エネルギー蓄積コンデンサ９に蓄積されているエネルギーを点火ヒータ１５に供給することで起爆を行う。
【００６９】
図１に示した実施例は、発振回路２０が遷移的な第一の発振状態として動作をしている期間を設定時間に含めているが、図３に示した実施例では、その期間を設定時間に含めていない。
【００７０】
発振回路２０において、遷移的な第一の発振状態では、速やかに発振を行うが、必ずしも定常的な第二の発振状態における発振パルスの周波数と同じではない。
【００７１】
また、発振回路２０において、遷移的な第一の発振状態では速やかに発振は行われるが、発振が開始される際のある期間は、計時ができるための十分な振幅の発振パルスが得られないこともある。
【００７２】
したがって、遷移的な第一の発振状態で発振される発振パルスを設定時間の計時に用いていない図３に示した構成は、より正確な設定時間が得られる。
【００７３】
（第３実施例）
図７は、図３に示されている電子式遅延雷管に用いられる発振回路２０を容量値が変化する負荷容量を有する固体発振器で構成した一実施例を示す。
【００７４】
図７において、図３と同様の箇所には同一の符号を付して、その説明を省略する。
【００７５】
符号４１は水晶振動子またはセラミック振動子などの固体振動子で、符号４２は帰還抵抗，符号４３は反転増幅器，符号４４および４８はゲート容量そして符号４５および４９はドレイン容量で、これらにより、固体発振回路４０を構成している。
【００７６】
イネーブル信号生成回路２６によりスイッチングされるＮチャンネルＭＯＳトランジスタ５１および５２は、図３に示されている第一の発振状態と第２の発振状態の発振状態切り換え回路２７を構成する。
【００７７】
電源投入直後においては、イネーブル信号生成回路２６の出力は、“Ｌ”となっており、Ｎチャンネルトランジスタ５１，５２はオフとなり、ゲート容量は容量４４のみ、ドレイン容量は容量４５のみで発振が起動される。この状態が、発振回路２０の第一の発振状態である。
【００７８】
所定時間後、イネーブル信号生成回路２６の出力は“Ｈ”となり、、ＮチャンネルＭＯＳトランジスタ５１，５２はオンとなり、ゲート容量は容量４４および４８の合成容量、ドレイン容量は容量４５および４９の合成容量によって発振を行う。
【００７９】
容量４４および容量４５は、発振を起動させるために最低限必要な容量値であり、この容量より大きい、容量４４，４８の合成容量と、容量４５および４９の合成容量は、安定した精度の良い発振を行わせるための最低限必要な容量値である。
【００８０】
このため、図７に示された固体発振回路４０は、遷移的な第一の発振状態では、発振周波数は定常的な第二の発振状態における周波数から少し外れるが急速に立ち上がる。また、図７に示された固体発振回路４０において、遷移的な第一の発振状態における消費電力は、定常的な第二の発振状態における消費電力より少ない。
【００８１】
本実施例においては、容量４４，４５，４８および４９の容量値を各々２ｐＦ，２ｐＦ，１０ｐＦおよび１０ｐＦとしたところ、第一の発振状態の起動時間は容量４８，４９のみを接続した場合の約５分の１程度に短縮されて、第一の発振状態の出力が速やかに生起した。
【００８２】
ここで容量４４，４５，４８，４９の最適な容量値は、使用する固体振動子４１の特性に大きく左右されるため、本実施例に記載する容量値には限定されない。
【００８３】
さらに、負荷容量を可変する構成としては、反転増幅器４３のゲートあるいはドレインまたは両方の容量に並列に複数容量を設け、負荷容量を細かく分割し、各々の分割容量にスイッチを設け、発振起動制御回路（図示せず）によって順次オン−オフ制御されるように構成すれば、容量が急激に変化することによる一時的な発振不安定状態を回避することが可能となる。
【００８４】
また、反転増幅器４３のゲートあるいはドレインのみの容量に並列に接続が制御される容量を一個あるいは複数容量を設けるように構成してもよい。
【００８５】
図８に本実施例の場合の動作タイミングフローを示す。
【００８６】
ここでは、図７に示した固体発振回路４０を図３に示されている電子式遅延雷管に用いられる発振回路２０の一実施例として説明したが、図１に示されている電子式遅延雷管の第１実施例に用いられる発振回路２０として構成できることは、当該技術分野の通常の知識を有する者なら十分理解できる。
【００８７】
この発振回路を記載したものとして、特開平３−１５５２０５号公報および特開平３−１５５２０６号公報がある。
【００８８】
本実施例で用いているイネーブル信号生成回路２６の一例を図９に示す。
【００８９】
イネーブル信号生成回路２６は、定電圧回路６１，時定数を決める抵抗６３およびコンデンサ６４，電圧レベルを決める抵抗６５，６６およびコンパレータ６７から構成される。
【００９０】
電圧が印加されると、抵抗６３の抵抗値、コンデンサ６４の容量値で定まる時定数でコンデンサの端子間電圧は上昇し、抵抗６５および６６で定められた電圧レベルに達する所定時間の後に、イネーブル信号Ｅがコンパレータ６７から出力される。
【００９１】
イネーブル信号Ｅは、発振状態切り替え回路２７を構成するトランジスタ５１，５２のゲートに印加される。
【００９２】
また、イネーブル信号Ｅは計数回路をリセット状態に保っているリセット回路にも印加され、計数回路のリセット状態を解除する。
【００９３】
（第４実施例）
図１０は、図１に示されている電子式遅延雷管に用いられる発振回路２０を固体発振回路とＣＲ発振回路とで構成した一実施例を示す。
【００９４】
図１１に、本実施例の場合の動作タイミングフローを示す（理解を容易とするため波形は矩形波とした）。
【００９５】
図１０において、図１および図７と同様の箇所には同一の符号を付している。
【００９６】
図１０において、符号４１は固体振動子，符号４２は帰還抵抗，符号４３は反転増幅器，符号４４はゲート容量，符号４５はドレイン容量および符号４６は固体振動子の直列抵抗であり、固体発振回路９１を構成している。
【００９７】
また、符号１０１は同期用コンデンサであり、符号１０２はＮＡＮＤゲート，符号１０３はコントロール端子付反転増幅器，符号１０４，１０５は抵抗，符号１０６コンデンサであり、ＣＲ発振回路９２を構成している。そして、固体発振回路９１とＣＲ発振回路９２とで、発振回路２０を構成している。
【００９８】
符号３１は発振パルスを所定値計数して、トリガ信号Ｔを出力する計数回路である。
【００９９】
図１１の動作タイミングフローを参照しながら、図１０に示される発振回路２０の実施例を説明する。
【０１００】
ＣＲ発振回路９２は、発振精度において固体発振回路９１の精度には及ばないが、極めて短時間に安定な発振を開始する。
【０１０１】
電源投入直後の初期段階では、固体発振回路の出力パルスＰ２  の振幅は、ＮＡＮＤゲート１０２のスレッシホールド・レベルに達せず、ＣＲ発振回路９２は、固体発振回路９１の出力を入力として検知せず、抵抗１０５およびコンデンサ１０６によって決定される時定数でＣＲ発振回路独自の発振を行い、出力パルスＰ１  を出力する。
【０１０２】
固体発振回路９１の出力パルスＰ２  の振幅が、ＣＲ発振回路９２のＮＡＮＤゲート１０２のスレッシホールド・レベルを越える状態に達した後は、ＣＲ発振回路９２の出力は、固体発振回路９１の出力に強制同期される。このときは、固体発振回路９１によって強制同期されたＣＲ発振回路９２の出力パルスＰ１  の周波数は、固体発振回路９１による出力パルスＰ２  の周波数と同じになる。
【０１０３】
計数回路３１は、トリガ信号Ｔを出力するとともに、設定時間より短い所定時間を計時したときにも信号を出力する。この信号はイネーブル信号生成回路３２に入力して、イネーブル信号Ｅの生成に用いられる。イネーブル信号生成回路３２は、計数回路３１から信号を入力すると、イネーブル信号Ｅは、発振状態切り替え回路２７を構成するインバータ１０３のコントロール端子２０３に印加され、インバータ１０３の動作を停止させ、ＣＲ発振回路９２の発振を停止させる。
【０１０４】
これ以後は、固体発振回路９１の出力パルスＰ２  が計数回路３１の入力とされる。
【０１０５】
本実施例では、固体発振回路９１とＣＲ発振回路９２とで、発振回路２０を構成している。ＣＲ発振回路９２がパルスを出力している状態が、発振回路２０の第一の発振状態であり、ＣＲ発振回路が９２停止され、固体発振回路９１がパルスを出力する状態が第二の発振状態である。
【０１０６】
電源投入直後の初期段階では、抵抗１０５およびコンデンサ１０６によって決定される時定数でＣＲ発振回路独自の発振を行う。固体発振回路９１によって強制同期されたＣＲ発振回路９２の出力パルス周波数Ｐ１  は、固体発振回路９１による出力パルスの周波数と同じになる。
【０１０７】
このため、遅延時間誤差は、ＣＲ発振回路９２の独自発振による出力パルスが出力される期間における固体発振回路９１とＣＲ発振回路９２の周期誤差のみとなり、加えて該期間が短いことから、高精度の遅延時間が得られる。
【０１０８】
ＮＡＮＤゲート１０２のスレッシホールド・レベルを比較的低レベルに設定することにより、ＣＲ発振回路９２は振幅成長段階の早い時期に固体発振回路９１により強制同期されるため、遅延時間誤差は小さなものとできる。
【０１０９】
上記回路については、特公昭６１−２５０７９号等で提案されている。
【０１１０】
（第５実施例）
図１２は、図３に示される電子式遅延雷管において、発振回路２０が、固体振動子と容量とを帰還回路に有する反転増幅器によって構成される固体発振回路であって、該固体発振回路へ供給される電源電圧を切り換え回路によって、降圧された電圧に切り替える場合についての一実施例を示す。
【０１１１】
図１２において、図３と同様の箇所には同一の符号を付して、その説明を省略する。
【０１１２】
図１２において、固体発振回路９１は、図１０に示した固体発振回路９１と同様であるので、同一符号を付して説明を省略する。
【０１１３】
固体発振回路９１の電源電圧は、スイッチング回路３６により、エネルギー蓄積コンデンサ９の端子電圧と、この端子電圧を降下して定電圧を得ている定電圧回路３５からの定電圧とを切り替えて印加できるように構成されている。
【０１１４】
発破器１からエネルギーが供給された時点においては、スイッチング回路３６はエネルギー蓄積コンデンサ９の端子と直接接続された状態にあり、固体発振回路９１にはエネルギー蓄積コンデンサ９から直接電圧が印加される。
【０１１５】
次いで固体発振回路９１の出力が定常状態に達した後に、イネーブル信号生成回路２６よりイネーブル信号が出力され、スイッチング回路３６の接続状態が変更され、発振回路２０の電源電圧は、定電圧回路３５の出力電圧となる。
【０１１６】
即ち、固体発振回路９１は、遷移的な第一の発振状態の期間のみエネルギー蓄積コンデンサ９からの高い電圧で動作するようにし、定常的な第二の発振状態においては、降圧された定電圧で動作するように構成されている。
【０１１７】
固体発振回路９１は、第一の発振状態においては高い電圧が印加されるので、発振パルスの周波数は定常状態の周波数とは異なる（多少高周波数）ものの、振幅の成長が加速されるため結果として発振の立ち上げが加速される。
【０１１８】
第一の発振状態の消費電力は、過度に増大しないことが必要であるが、消費電力の増加を定常状態に比べ数倍程度に抑えても、十分加速の効果が得られる。
【０１１９】
図１２の構成において、例えばエネルギー蓄積コンデンサ９の充電電圧を１５Ｖとすると、定電圧回路３５の出力の３．３Ｖで固体発振回路９１を起動する場合より該発振回路が定常状態に達する時間が３分の１程度となる。
【０１２０】
なお、イネーブル信号生成回路２６は、例えば図９に示した回路を用いればよい。
【０１２１】
上記発振回路の例として、特開平４−２０７３０４号公報等を参照されたい。
【０１２２】
ここでは、図１２に示した固体発振回路９１を、図３に示されている電子式遅延雷管に用いられる発振回路２０の一実施例として説明したが、図１に示されている電子式遅延雷管に用いられる発振回路２０として構成できることは、当該技術分野の通常の知識を有する者なら十分理解できる。
【０１２３】
（第６実施例）
図１３は、電子式遅延雷管において、側流回路に非線形抵抗を用いる場合の一実施例を示す。
【０１２４】
図１３において、図１、図３と同様の箇所には同一の符号を付して、その説明を省略する。
【０１２５】
図１３において、入力端子６−Ａ、６−Ｂを介して電流または電圧が側流回路１６に印加される。
【０１２６】
符号２０１，２０２は、定電流型非線形素子であり、例えばディプレッション型ＮチャンネルＭＯＳトランジスタが用いられる。このディプレッション型ＮチャンネルＭＯＳトランジスタ２０１，２０２が組合わされて、側流回路を構成している。
【０１２７】
このディプレッション型ＮチャンネルＭＯＳトランジスタ２０１，２０２が組合わされた非線形素子の側流回路の特性を図１４に示す。
【０１２８】
この側流回路は、迷走電流による暴発を防止するために挿入されている。例えば２５０ｍＡの迷走電流が流れ込むと、図１４に示されるように、端子電圧は３．７５Ｖまで上昇するが、発火限界が例えばＶｘであるため、発火には至らない。この特性の側流回路は、最大２５０ｍＡまでの迷走電流に対して安全に使用できる。
【０１２９】
図１４に示す定電流型非線形素子の特性は、任意に設計可能であり、電子式遅延雷管自身の発火感度に合わせて、例えばディプレッション型ＮチャンネルＭＯＳトランジスタ２０１，２０２の特性を変更することは容易である。
【０１３０】
側流回路を図１５に示す線形抵抗素子２０４で構成した場合と比較する。該非線形抵抗素子２０４の抵抗値を１５Ωとすると、２５０ｍＡの電流が流れ込むとすれば、該入力端子間の電位差は３．７５Ｖとなり、図１３の非線形抵抗素子１６による側流回路と同様の結果を得ることになる。
【０１３１】
しかしながら、この場合には、端子電圧が高くなり、全電流が多くなれば、側流回路１６へ側流される電流が増加するため、発破器から供給される電気エネルギーの電流ロスが生じる。
【０１３２】
側流回路１６を非線形素子２０１，２０２で構成した場合は、このようなロスは少ない。このため、直列接続による正常発破の際の斉発可能数を増やすことが可能である。
【０１３３】
また、例えば１０ｍＡ以下の微小電流を流すと、微小電流は、側流回路１６を介して流れている。この場合、側流回路１６の電圧降下が端子６Ａおよび６Ｂに現れるので、これを検知することによって電子式遅延雷管の導通測定が可能となり、発破前の結線の確認が可能となる。
【０１３４】
（第７実施例）
図１６は、電子式遅延雷管に用いられる発振回路２０に使用される、固体振動子と容量とを有する帰還回路を含む反転増幅器によって構成された固体発振回路であって、該反転増幅器をＣ−ＭＯＳトランジスタで構成し、該Ｃ−ＭＯＳトランジスタに供給される電流を制限する電流制限回路を用いた一実施例を示す。
【０１３５】
図１６において、符号２５１および２５３はＰチャンネルＭＯＳトランジスタ，符号２５２および２５４はＮチャンネルＭＯＳトランジスタである。符号２５７はインバータである。
【０１３６】
ＰチャンネルＭＯＳトランジスタ２５１およびＮチャンネルＭＯＳトランジスタ２５２で構成された反転増幅器４３と、固体振動子４１，抵抗４２，ゲート容量４４およびドレイン容量４５を含む帰還回路とで固体発振回路が構成されている。
【０１３７】
この固体発振回路が発振しているとき、反転増幅器４３の入力端子Ａには、反転増幅器４３の出力端子Ｂにおける出力信号ＶＢ  が帰還回路を介して帰還され、図１７に示す入力信号ＶＡ  が印加されている。入力信号ＶＡ  の波形がゆるやかに変化しているため、電源電圧ＶＤＤとＰチャンネルＭＯＳトランジスタ２５１およびＮチャンネルＭＯＳトランジスタ２５２のスレッシホールド電圧ＶＴＨで定まる期間（図１７  Δｔ１  ＋Δｔ２  ）、ＰチャンネルＭＯＳトランジスタ２５１およびＮチャンネルＭＯＳトランジスタ２５２は、オンとなり、貫通電流が流れることになる。
【０１３８】
しかし、ＰチャンネルＭＯＳトランジスタ２５３およびＮチャンネルＭＯＳトランジスタ２５４のゲートには、インバータ２５７により反転され、矩形化された反転増幅器４３の出力信号（図１７のＶＧ  ）が帰還されるため、ＰチャンネルＭＯＳトランジスタ２５１およびＮチャンネルＭＯＳトランジスタ２５２による貫通電流は減少し、固体発振回路によって消費される電力を効果的に低下させることができる。
【０１３９】
この電流制限回路の構成は、反転増幅器として、ＣＭＯＳトランジスタで構成した反転増幅器を用いた固体発振回路のすべてに対して適用できる。
【０１４０】
このような構成の固体発振回路として、特開昭５２−２１７５４号公報等参照されたい。
【０１４１】
なお、上記第１ないし第７の実施例で示した各回路は、それぞれ組み合わせても電子式遅延雷管を構成することができることは、この分野の通常の知識を有する者にとって自明のことである。
【０１４２】
【発明の効果】
以上説明したように、請求項１の本発明によれば、発破器のみからエネルギーを受けて遅延時間を得る構成の電子式遅延雷管において、２つの発振回路、すなわち、ＣＲ発振回路（第１の発振回路）と固体発振回路（第２の発振回路）とを備え、これら２つの発振回路の同期を極めて短時間にとるための短縮化手段として基準レベル設定手段を構成したので、電源投入直後からイネーブル信号を生成した後の一定期間が経過するまでの遅延時間を計測するに際して、電源投入直後からイネーブル信号を生成するまでの第１期間では第１の発振回路の発振パルスを用いて計測し、イネーブル信号を生成した後の第２期間では前記第２の発振回路の第２の発振パルスを用いて所定数計測することができ、これにより、遅延時間の計測精度を一段と向上させることができる。
【０１４３】
また、請求項２の本発明によれば、発破器のみからエネルギーを受けて遅延時間を得る構成の電子式遅延雷管において、１つの発振回路(すなわち、固体発振回路)を備えると共に、短縮化手段として合成容量が第１の負荷容量から該第１の負荷容量よりも大きな第２の負荷容量へ変化する容量可変手段を構成したので、電源投入直後からイネーブル信号を生成するまでの期間では第１の負荷容量によって遷移的な第１の発振状態を有する発振パルスを出力して時間の短縮化を図り、イネーブル信号Ｅを生成した後の一定期間では第１の負荷容量よりも大きな第２の負荷容量によって定常的な第２の発振状態を有する発振パルスを出力して遅延時間を計測するようにしたので、遅延時間の計測精度を一段と向上させることができる。
【０１４４】
また、本発明によれば、発破器のみからエネルギーを受けて遅延時間を得る構成の電子式遅延雷管において、発振回路を、Ｃ−ＭＯＳトランジスタにより構成された反転増幅器と、Ｃ−ＭＯＳトランジスタに供給される電流を制限する電流制限回路とにより構成したので、発振回路の消費電力を少なくし、ひいては正常な発破の斉発可能数を増加させることができる。
【０１４５】
また、本発明によれば、発破器のみからエネルギーを受けて遅延時間を得る構成の電子式遅延雷管において、入力端子と整流回路との間に、非線形抵抗素子からなる側流回路を接続したので、電源投入直後の遷移的な第１の発振状態の発振パルスの期間内で発生しやすい暴発を防止し、安全な起爆装置を得ることができるばかりでなく、線形抵抗素子を接続した場合よりも電流ロスを少なくすることができる。
【０１４７】
その上、本発明により、電子式遅延雷管の接続確認ができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すブロック図である。
【図２】第１実施例の動作タイミングフロー図である。
【図３】本発明の第２実施例を示すブロック図である。
【図４】第２実施例の動作タイミングフロー図である。
【図５】従来例を示すブロック図である。
【図６】従来例の動作タイミングフロー図である。
【図７】本発明の第３実施例を示す回路図である。
【図８】第３実施例の動作タイミングフロー図である。
【図９】本発明のイネーブル信号生成回路の一実施例を示す回路図である。
【図１０】本発明の第４実施例を示す回路図である。
【図１１】第４実施例の動作タイミングフロー図である。
【図１２】本発明の第５実施例を示す回路図である。
【図１３】本発明の第６実施例を示す回路図である。
【図１４】第６実施例の非線形素子の特性図である。
【図１５】側路回路にもちいる線形抵抗素子を示す図である。
【図１６】本発明の第７実施例を示す回路図である。
【図１７】第７実施例の動作タイミングフロー図である。
【符号の説明】
１  発破器
２  発破母線
３  補助母線
４  脚線
５−１ないし５−６  接続点
６−Ａ，６−Ｂ  入力端子
７  信号検知回路
８  整流回路
９  エネルギー蓄積コンデンサ
１０  発振回路
１１  カウンタ
１４  放電回路
１５  点火ヒータ
１６  従来の電子式遅延雷管
２０  発振回路
２１  トリガ信号生成回路
２６  イネーブル信号生成回路
２７  発振状態切り替え回路
２８  リセット回路
２９  側流回路
３０  電子式遅延雷管
３１  計数回路
４０  固体発振回路
４１  水晶振動子またはセラミック振動子などの固体振動子
４２  帰還抵抗
４３  反転増幅器、
４４，４８  ゲート容量
４５，４９  ドレイン容量
５１，５２  ＮチャンネルＭＯＳトランジスタ
６１  定電圧回路
６３，６５，６６  抵抗
６４  コンデンサ
６７  コンパレータ
９１  固体発振回路
９２  ＣＲ発振回路
１０１  同期用コンデンサ
１０２  ＮＡＮＤゲート
１０３  インバータ
１０５  抵抗
１０６  コンデンサ
２０３  コントロール端子
２０１，２０２  ディプレッション型ＮチャンネルＭＯＳトランジスタトランジスタ
２０４  線形抵抗素子
２５１，２５３  ＰチャンネルＭＯＳトランジスタ
２５２，２５４  ＮチャンネルＭＯＳトランジスタ
２５７  インバータ
【図１】
0003585526.tif 000002
【図２】
0003585526.tif 000003
【図３】
0003585526.tif 000004
【図４】
0003585526.tif 000005
【図５】
0003585526.tif 000006
【図６】
0003585526.tif 000007
【図７】
0003585526.tif 000008
【図８】
0003585526.tif 000009
【図９】
0003585526.tif 000010
【図１０】
0003585526.tif 000011
【図１１】
0003585526.tif 000012
【図１２】
0003585526.tif 000013
【図１３】
0003585526.tif 000014
【図１４】
0003585526.tif 000015
【図１５】
0003585526.tif 000016
【図１６】
0003585526.tif 000017
【図１７】
0003585526.tif 000018