(57)【特許請求の範囲】
【請求項１】
入力するパルス信号の入力数を計数して所定値になる毎に出力を発生するパルス計数手段と、該パルス計数手段へ入力する前記パルス信号を、計数対象のパルス信号と前記パルス計数手段の計数動作監視用であって前記計数対象のパルス信号より高い所定周波数の高周波パルス信号とに切換え可能な信号切換え手段と、前記計数対象のパルス信号の入力数が所定値になり前記パルス計数手段から発生する出力が入力すると前記パルス計数手段の入力パルス信号を前記高周波パルス信号へ切換わるよう前記信号切換え手段を制御する制御手段と、前記高周波パルス信号の入力数が前記所定値になる毎に前記パルス計数手段から発生する分周信号を入力し、該分周信号が所定周波数の時のみ前記パルス計数手段の計数動作が正常であることを示す正常判定出力を発生する周波数判別手段と、を備えて構成したことを特徴とする計数装置。
【請求項２】
前記制御手段は、前記計数対象のパルス信号がホールド端子に入力していることを条件に、前記パルス計数手段から発生する前記出力がトリガ端子に入力した時に出力信号を発生して前記トリガ端子に帰還し当該出力信号を自己保持する自己保持回路を備え、該自己保持回路の前記出力信号により前記信号切換え手段を制御する構成である請求の範囲第１項記載の計数装置。
【請求項３】
前記信号切換え手段は、前記高周波パルス信号を発生する発振器と、該発振器の高周波パルス信号と前記自己保持回路の出力信号の論理積を演算する論理積演算回路と、該論理積演算回路の論理積出力と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第１論理和演算回路と、を備えて構成した請求の範囲第２項記載の計数装置。
【請求項４】
前記信号切換え手段は、前記高周波パルス信号を発生する発振器と、該発振器の高周波パルス信号により前記自己保持回路の出力信号をスイッチングするトランジスタと、該トランジスタのスイッチング動作に同期して交流出力を生成するフォトカプラと、該フォトカプラの前記交流出力と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第２論理和演算回路と、を備えて構成した請求項２記載の計数装置。
【請求項５】
前記信号切換え手段は、前記自己保持回路の出力信号を駆動電源として前記高周波パルス信号を発生する発振器と、該発振器の前記高周波パルス信号と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第３論理和演算回路と、を備えて構成した請求項２記載の計数装置。
【請求項６】
前記周波数判別手段は、前記分周信号が所定周波数の時のみ当該分周信号を通過させる帯域フィルタと、該帯域フィルタの出力を整流する整流回路とを備えて構成した請求の範囲第１項記載の計数装置。
【請求項７】
回転体の回転停止を、前記請求の範囲第１項に記載の計数装置を用いて検出する構成の回転停止検出装置であって、前記回転体の回転速度に応じてパルス間隔が変化する回転検出信号を発生する回転センサの前記回転検出信号のパルス発生頻度を、前記計数装置で計測し、前記パルス発生頻度が所定以下の時に前記計数装置から回転停止を示す判定出力を発生する構成としたことを特徴とする回転停止検出装置。
【請求項８】
前記計数装置で前記回転検出信号のパルス間隔を計測し、前記パルス間隔が設定時間以上の時に前記パルス発生頻度が所定以下として前記計数装置から前記回転停止を示す判定出力を発生する構成とした請求の範囲第７項記載の回転停止検出装置。
【請求項９】
前記計数装置のパルス計数手段を前記回転検出信号の入力毎にリセットすると共に、信号切換え手段を介して計時用のクロック信号を前記パルス計数手段に入力し前記設定時間を計時した時にパルス計数手段から出力を発生させ、前記パルス計数手段から前記出力が発生した時は、制御手段により前記信号切換え手段を制御し高周波パルス信号が前記パルス計数手段に入力して周波数判別手段から前記回転停止を示す判定出力が発生する構成とした請求の範囲第８項記載の回転停止検出装置。
【請求項１０】
前記計数装置で所定時間当たりの前記回転検出信号のパルス発生数を計測し、前記パルス発生数が所定数以下の時に前記パルス発生頻度が所定以下として前記計数装置から前記回転停止を示す判定出力を発生する構成とした請求の範囲第７項記載の回転停止検出装置。
【請求項１１】
前記計数装置のパルス計数手段に信号切換え手段を介して前記回転検出信号を入力し、回転検出信号のパルス発生数が前記所定数になった時に前記パルス計数手段から出力が発生する構成とする一方、前記パルス計数手段の前記出力に同期してリセットされた時に前記パルス計数手段に対してリセット信号を出力し前記パルス計数手段の計数開始に同期して前記所定時間の計測を開始して前記所定時間が経過した時に出力を発生する時間計測手段を設け、前記パルス計数手段の計数動作中に前記時間計測手段の出力が発生した時に、制御手段により前記信号切換え手段を制御し高周波パルス信号が前記パルス計数手段に入力して周波数判別手段から前記回転停止を示す判定出力が発生する構成とした請求の範囲第10項記載の回転停止検出装置。
【発明の詳細な説明】
〔技術分野〕
本発明は、カウント動作が正しく行われているか否かを監視しつつ計数結果を出力することができる計数装置に関する。また、計数装置を用いて回転体の回転停止をフェールセーフに検出する回転停止検出装置に関する。
〔背景技術〕
従来、カウント動作が正常に行われているか否かを監視しつつ計数動作を行う計数装置としては、例えば特公平４−41532号公報等に開示された時素回路に適用されたものがある。
この時素回路では、発振周波数の異なる２つの発振器を備え、入力電圧が消滅した時に、一方の発振器から高周波の発振出力をカウンタに入力し、この高周波の発振出力が所定数になった時にカウンタをセット状態にし、カウンタからの出力により入力電圧消滅後の遅延出力を自己保持し、この自己保持出力により他方の発振器からの低周波の発振出力をカウンタに入力する。そして、低周波発振出力が所定数になった時にカウンタをリセットし自己保持回路の出力を停止させる。即ち、高周波発振出力が所定数になった後から低周波発振出力の入力数を計数して遅延時間を得るよう構成している。このように計数装置の使用により時素回路の確度を高めている。
ところで、上述の時素回路に適用した従来の計数装置では、低周波発振出力を計数する前に、高周波発振出力でカウンタを高速計数動作させることで、低周波発振出力の計数動作開始時点においてカウンタが正常に動作しているか否かを監視している。即ち、従来の計数装置では、計数対象の入力信号の計数動作以前にカウンタの動作の監視を行う構成であった。
しかしながら、本来、カウンタが正しく動作しているか否かは、計数対象の入力信号の計数動作が終了してから確かめられるべきであり、こうすることにより、最新のカウンタの動作状態を監視していることになる。
本発明は上記の事情に鑑みてなされたもので、第１の発明の目的は、計数動作が終了した後で動作状態が正常か否かを監視できる計数装置を提供する。また、第２の発明の目的は、回転体の回転停止を計数装置を用いてフェールセーフに検出する回転停止検出装置を提供する。
〔発明の開示〕
このため第１の発明の計数装置では、入力するパルス信号の入力数を計数して所定値になる毎に出力を発生するパルス計数手段と、該パルス計数手段へ入力する前記パルス信号を、計数対象のパルス信号と前記パルス計数手段の計数動作監視用であって前記計数対象のパルス信号より高い所定周波数の高周波パルス信号とに切換え可能な信号切換え手段と、前記計数対象のパルス信号の入力数が所定値になり前記パルス計数手段から発生する出力が入力すると前記パルス計数手段の入力パルス信号を前記高周波パルス信号へ切換わるよう前記信号切換え手段を制御する制御手段と、前記高周波パルス信号の入力数が前記所定値になる毎に前記パルス計数手段から発生する分周信号を入力し、該分周信号が所定周波数の時のみ前記パルス計数手段の計数動作が正常であることを示す正常判定出力を発生する周波数判別手段とを備えて構成した。
かかる構成では、パルス計数手段が計数対象のパルス信号を計数し入力数が所定数になると、制御手段からの出力により信号切換え手段が駆動して、計数対象のパルス信号より周波数の高い高周波パルス信号がパルス計数手段に入力する。パルス計数手段は、この高周波パルス信号の所定入力数毎に分周信号を発生し、この分周信号の周波数により計数動作が正常か否かを判断する。
分周信号の周波数が所定周波数であれば、パルス計数手段の計数動作が正常であることを示す出力信号が周波数判別手段から発生し、分周信号の周波数が所定周波数以外の時は周波数判別手段からの出力信号はなくパルス計数手段が異常であることを示す。
こうすることにより、計数対象のパルス信号の計数動作が終了してから、高周波パルス信号の入力に基づいてパルス計数手段の計数動作が正常か否かを監視できる。
前記制御手段は、具体的には、前記計数対象のパルス信号がホールド端子に入力していることを条件に、前記パルス計数手段の前記出力がトリガ端子に入力した時に出力信号を発生して前記トリガ端子に帰還し当該出力信号を自己保持する自己保持回路で構成するとよい。
かかる構成によれば、計数対象のパルス信号が立下がるまで、高周波パルス信号による計数動作の監視が継続される。
具体的には、前記信号切換え手段は、前記高周波パルス信号を発生する発振器と、該発振器の高周波パルス信号と前記自己保持回路の出力信号の論理積を演算する論理積演算回路と、該論理積演算回路の論理積出力と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第１論理和演算回路とを備えて構成する。
また、前記信号切換え手段の別の構成としては、前記高周波パルス信号を発生する発振器と、該発振器の高周波パルス信号により前記自己保持回路の出力信号をスイッチングするトランジスタと、該トランジスタのスイッチング動作に同期して交流出力を生成するフォトカプラと、該フォトカプラの前記交流出力と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第２論理和演算回路とを備えて構成してもよい。
また、前記信号切換え手段の更に別の構成としては、前記自己保持回路の出力信号を駆動電源として前記高周波パルス信号を発生する発振器と、該発振器の前記高周波パルス信号と前記計数対象のパルス信号の論理和を演算し論理和出力を前記パルス計数手段に入力する第３論理和演算回路とを備えて構成してもよい。
かかる構成によれば、自己保持回路が出力信号を発生している期間だけ、発振器が駆動して高周波パルス信号をパルス計数手段に入力するので、信号切換え手段の構成を簡素化できる。
第２の発明の回転停止検出装置は、回転体の回転停止を、前記請求の範囲第１項に記載の計数装置を用いて検出する構成の回転停止検出装置であって、前記回転体の回転速度に応じてパルス間隔が変化する回転検出信号を発生する回転センサの前記回転検出信号のパルス発生頻度を、前記計数装置で計測し、前記パルス発生頻度が所定以下の時に前記計数装置から回転停止を示す判定出力を発生する構成とした。
かかる構成では、計数装置の計数動作が正常か否かを常時監視しながら回転センサの回転検出信号のパルス発生頻度を計測し、パルス発生頻度が予め設定した所定頻度以下であれば回転体の回転停止と判断するので、回転停止検出の信頼性を向上できる。
パルス発生頻度の計測として、前記計数装置で前記回転検出信号のパルス間隔を計測し、前記パルス間隔が設定時間以上の時に前記パルス発生頻度が所定以下として前記計数装置から前記回転停止を示す判定出力を発生する構成とするとよい。
また、前記計数装置のパルス計数手段を前記回転検出信号の入力毎にリセットすると共に、信号切換え手段を介して計時用のクロック信号を前記パルス計数手段に入力し前記設定時間を計時した時にパルス計数手段から出力を発生させ、前記パルス計数手段から前記出力が発生した時は、制御手段により前記信号切換え手段を制御し高周波パルス信号が前記パルス計数手段に入力して周波数判別手段から前記回転停止を示す判定出力が発生する構成とするとよい。
かかる構成によれば、計数装置の計数結果の信頼性を高めることができる。
また、パルス発生頻度の計測としては、前記計数装置で所定時間当たりの前記回転検出信号のパルス発生数を計測し、前記パルス発生数が所定数以下の時に前記パルス発生頻度が所定以下として前記計数装置から前記回転停止を示す判定出力を発生する構成としてもよい。
前記計数装置のパルス計数手段に信号切換え手段を介して前記回転検出信号を入力し、回転検出信号のパルス発生数が前記所定数になった時に前記パルス計数手段から出力が発生する構成とする一方、前記パルス計数手段の前記出力に同期してリセットされた時に前記パルス計数手段に対してリセット信号を出力し前記パルス計数手段の計数開始に同期して前記所定時間の計測を開始して前記所定時間が経過した時に出力を発生する時間計測手段を設け、前記パルス計数手段の計数動作中に前記時間計測手段の出力が発生した時に、制御手段により前記信号切換え手段を制御し高周波パルス信号が前記パルス計数手段に入力して周波数判別手段から前記回転停止を示す判定出力が発生する構成とした。
【図面の簡単な説明】
第１図は、第１の発明に係る計数装置の第１実施例の回路図である。
第２図は、第１図の各回路の出力信号のタイムチャートである。
第３図は、第２実施例の要部回路図である。
第４図は、第３実施例の要部回路図である。
第５図は、第２の発明の回転停止検出装置の第１実施例の回路図である。第６図は、第５図の回路の動作タイムチャートである。第７図は、第２実施例の回路図である。第８図は、第７図の回路の動作タイムチャートである。第９図は、第３実施例の回路図である。第10図は、第９図の回路の動作タイムチャートである。
〔発明を実施するための最良の形態〕
以下、第１の発明に係る計数装置の実施例を図面に基づいて説明する。
第１図は、第１の発明に係る計数装置の第１実施例の回路構成を示す。
第１図において、計数対象である低周波のパルス信号P1をカウントするパルス計数手段としてのカウンタ１は、バイナリカウンタ２と論理回路３とで構成される。バイナリカウンタ２に第１論理和演算回路としてのORゲート４を介して前記パルス信号P1が入力すると、バイナリカウンタ２はパルス信号P1の入力数をカウントし、カウント数を示す計数信号を論理回路３に入力する。論理回路３は、バイナリカウンタ２の計数信号が所定数になる毎に自己保持回路５のトリガ端子Ｔに出力信号Ｉを入力する。
自己保持回路５は、ANDゲート６と整流回路7,8とフィードバック抵抗Rfを備えて構成され、パルス信号P1がホールド端子Ｒに入力しており、パルス信号P1の立下がりエッジでリセットされ、パルス信号P1がハイレベルの状態にある時に前記カウンタ１からの出力信号Ｉの入力によりトリガされてANDゲート６が交流信号を発生しこの交流信号を整流回路７で整流してフィードバック抵抗Rfを介してトリガ端子に帰還することによりANDゲート６の交流信号を自己保持する。この自己保持回路５は、故障時には出力信号を発生しないフェールセーフな構成であり、このようなフェールセーフな自己保持回路は、複数の抵抗とトランジスタで構成されるフェールセーフなANDゲートを適用して構成される、米国特許第4,757,417号明細書、米国特許5,027,114号明細書、WO94/23303及びWO94/23496等で従来公知のものである。
自己保持回路５は、ANDゲート６の交流信号を別の整流回路８で整流して出力信号Ｋとして論理積演算回路としてのANDゲート９の一方の入力端子に入力する。ANDゲート９の他方の入力端子には、発振器10から前記パルス信号P1より高い周波数の計数動作監視用の発振出力が入力する。従って、ANDゲート９は、自己保持回路５からの出力信号Ｋが入力した時に、発振器10からの発振出力に対応した高周波パルス信号P2を前記ORゲート４を介してカウンタ１のバイナリカウンタ２に入力する。ここで、前記自己保持回路５が制御手段を構成する。また、前記発振器10、ANDゲート９からなる高周波パルス信号発生回路20とORゲート４で信号切換え手段を構成する。
カウンタ１は、前記ANDゲート９からの高周波パルス信号P2をカウントし、所定数になる毎に出力信号を発生する。即ち、カウンタ１からはANDゲート９を介して入力する高周波パルス信号P2を分周した分周信号J1が発生する。このカウンタ１の分周信号J1は、帯域フィルタで構成されるフィルタ回路11に入力する。フィルタ回路11は、入力する分周信号J1が所定周波数の時のみこの分周信号J1を通過させて整流回路12に入力する。従って、カウンタ１の正常・異常を示す判定信号Ｈは、分周信号J2が所定周波数の時のみ発生してカウンタ１の計数動作が正常であることを示す。ここで、前記フィルタ回路11及び整流回路12とで周波数判別手段としての周波数判別回路30を構成する。
また、前記ANDゲート９は、前述した自己保持回路に適用するフェールセーフなANDゲート６と同様の構成のもので、米国特許4,661,880号明細書、WO94/23303及びWO94/23496等で従来公知のものである。
次に、各回路の出力信号の出力タイミングのタイムチャートを示す第２図を参照して動作を説明する。
第２図に示すような計数対象のパルス信号P1が、予めリセット信号Rsによってリセットされたバイナリカウンタ２にORゲート４を介して入力し、その入力数に対応する計数信号がバイナリカウンタ２から論理回路３に入力する。パルス信号P1の入力数が所定の計数値に達すると、出力信号Ｉが論理回路３から発生し、自己保持回路５のトリガ端子Ｔに入力する。
自己保持回路５はパルス信号P1がホールド端子Ｒに入力しており、論理回路３からの出力信号Ｉが入力する時には、パルス信号P1のＨレベルの信号が入力している。従って、自己保持回路５のANDゲート６は、出力信号Ｉの入力によって交流信号を発生し、整流回路７の整流出力がトリガ端子側にフィードバック抵抗Rfを介して帰還されANDゲート６の交流信号が自己保持される。これにより、自己保持回路５から整流回路８を介して出力信号Ｋが高周波パルス信号発生回路20のANDゲート９の一方の入力端子に入力される。
高周波パルス信号発生回路20では、自己保持回路５からの出力信号Ｋの入力によって発振器10から出力される高周波信号がANDゲート９を介して出力され、第２図に示す高周波パルス信号P2としてORゲート４を介してバイナリカウンタ２に入力される。バイナリカウンタ２は、この高周波パルス信号P2をカウントし計数値が所定値に達する毎に論理回路３から分周信号J1が発生する。従って、この分周信号J1は、第２図に示すように高周波パルス信号P2を分周した信号となる。
この分周信号J1は、周波数判別回路30のフィルタ回路11に入力する。フィルタ回路11は、分周信号J1が所定周波数の時のみ当該分周信号J1を通過させ整流回路12によって整流された判定信号Ｈが発生してカウンタ１の計数動作が正常であることを示す。カウンタ１からの分周信号J1は、パルス信号P1のパルス幅の期間で発生し、パルス信号P1の立下がりエッジによって自己保持回路５がリセットされ、高周波パルス信号発生回路20からの高周波パルス信号P2が停止し、再度、パルス信号P1がORゲート４を介してバイナリカウンタ２に入力してパルス信号P1のカウント動作が開始される。
かかる構成によれば、計数対象のパルス信号P1のカウント動作後に、高周波パルス信号P2を用いてバイナリカウンタ２を高速計数動作させて、バイナリカウンタ２の計数動作が正常か否かを監視することができる。監視のための計数動作をパルス信号P1のカウント終了毎に行うので、カウンタ１の計数値の信頼性を格段に高めることができる。従って、このような計数装置の計数動作を利用するタイマや遅延回路等の精度や信頼性を格段に高めることができる。
尚、カウンタ１の計数出力処理としては、例えば、周波数判別回路30からのカウンタ１が正常であることを示す判定信号Ｈが発生したら、カウンタ１の計数出力は正しい値であるとしてその時の計数出力を有効とすればよい。
次に、第３図に第２実施形態を示し説明する。
この実施形態は、高周波パルス信号発生回路にフォトカプラを利用した例である。尚、第１図の第１実施形態と同一要素には同一符号を付して説明を省略する。
第３図において、本実施形態の高周波パルス信号発生回路20′では、発振器10の高周波信号が結合コンデンサC1及びベース抵抗R1を介してトランジスタQ1のベースに入力する。R2はベース抵抗、Ｄは発振器10の高周波信号を電源電位VCCにクランプするクランプダイオードである。前記トランジスタQ1は、コレクタ側が自己保持回路５の出力端子に接続され、エミッタ側に電源電位VCCが印加される。自己保持回路５の出力端子とトランジスタQ1のコレクタとの間に、減流抵抗R3とフォトカプラ21のフォトダイオードPDが直列接続する。フォトダイオードPDに対向して光を受光するフォトトランジスタPTは、コレクタ側に減流抵抗R4を介して電源電位VCCが印加され、エミッタ側がアースに接続される。フォトトランジスタPTの受光出力は、結合コンデンサC2を介して高周波パルス信号P2として発生する。そして、パルス信号P1と高周波パルス信号発生回路20′の高周波パルス信号P2は、ワイヤード・オア接続されてバイナリカウンタ２に入力する。ここで、前記ワイヤード・オア接続部分が第２論理和演算回路に相当する。
次に動作を説明する。
抵抗R5を介して入力するパルス信号P1の入力数が所定数に達してカウンタ１から出力信号Ｉが発生し、自己保持回路５から出力信号Ｋが発生するまでは、第１図の第１実施形態と同様である。発振器10は、トランジスタQ1をその発振周波数でスイッチング動作させており、自己保持回路５から電源電位VCCが重畳された出力信号Ｋが発生すると、トランジスタQ1のスイッチング動作に基づいてフォトカプラ21のフォトダイオードPDが発振器10の発振周波数に対応して発光動作する。この発光をフォトトランジスタPTが受光し、その受光出力に基づく高周波パルス信号P2がバイナリカウンタ２の入力する。以後は、第１実施形態と同様に、この高周波パルス信号P2の分周信号J1に基づいてカウンタ１が正常か否かが第１図に示した周波数判別回路30の判定信号Ｈの有無によって判定される。
本実施形態の高周波パルス信号発生回路20′では、トランジスタQ1のエミッタ側が電源電位VCCにクランプされているので、自己保持回路５の整流回路８に出力電圧が発生しなければ、発振器10の発振出力がフォトカプラ21を介してカウンタ１側に伝達されることはない。
次に第４図に第３実施形態を示し説明する。尚、第１実施形態と同一要素には同一符号を付して説明を省略する。
第４図において、本実施形態の高周波パルス信号発生回路20″では、発振器10の駆動電源として自己保持回路５の出力信号Ｋを用いる構成としている。発振器10の高周波信号は結合コンデンサC3及び抵抗R6を介して高周波パルス信号発生回路20″の高周波パルス信号P2として出力される。パルス信号P1と高周波パルス信号P2はワイヤード・オア接続されてカウンタ１のバイナリカウンタ２に入力している。ここで、前記ワイヤード・オア接続部分が第３論理和演算回路に相当する。
次に動作を説明する。
パルス信号P1の入力数が所定数に達してカウンタ１から出力信号Ｉが発生し、自己保持回路５から出力信号Ｋが発生するまでは、第１図の第１実施形態と同様である。自己保持回路５から出力信号Ｋが発生して発振器10に入力すると、発振器10が駆動されて高周波信号を発生し、高周波パルス信号発生回路20″の高周波パルス信号P2が生成されてバイナリカウンタ２に入力する。以後は、第１実施形態と同様に、この高周波パルス信号P2の分周信号J1に基づいてカウンタ１が正常か否かが、第１図に示した周波数判別回路30の判定信号Ｈの有無によって判定される。
かかる構成によれば、自己保持回路５の出力信号Ｋが生成された時のみ発振器10が駆動されて高周波パルス信号P2が生成される構成となっているので、第１図のANDゲート９を省略することができ、高周波パルス信号発生回路20″の回路構成が簡素化できる。
以上のように、第１の発明に係る計数装置によれば、計数対象の信号の計数動作終了後にカウンタの計数動作が正常か否かを監視する構成としたので、計数装置の信頼性をより一層高めることができる。しかも、監視のための高速計数動作を１回の計数動作終了毎に連続的に行うので、計数装置の正常・異常の監視結果の信頼性が高い。
また、自己保持回路の出力を高周波パルス信号発生回路の発振器の駆動電源とする構成とすれば、高周波パルス信号発生回路の構成を簡素化できる。
次に、第１の発明の計数装置を利用した回転停止検出装置について説明する。
第５図は、第２の発明の回転停止検出装置の第１実施例の回路構成図を示す。
第５図において、センサ200は、図示しない回転体、例えばモータの回転を検出する回転センサである。センサ200は、例えば、モータの金属製の可動部表面に設けた凹凸部に対面させてトランスデューサ・コイルを近接させ、モータ回転に伴うコイルと可動部表面との間の距離変化に応じて交流信号ISを発生する。レベル検定器201は、センサ200からの交流信号ISをレベル検定しパルス信号IPに変換する。このパルス信号IPは、インバータ202により反転され、この反転信号IPは、第１の発明による計数装置を適用したタイマ回路203にリセット信号として入力する。
前記レベル検定器201は、従来公知のフェールセーフなウィンドウ・コンパレータ/ANDゲートでレベル検定し、その出力を倍電圧整流回路で整流してパルス信号IPとする構成とするとよい。前記フェールセーフなウィンドウ・コンパレータ/ANDゲート及び倍電圧整流回路は、WO94/23303及びWO94/23496等で従来公知のものである。
タイマ回路203は、一定間隔の計時用クロック信号CKを発生するクロック発生器204と、前記インバータ202の反転信号IP′の入力毎にリセットされ、反転信号IP′の立上がりで計数対象のパルス信号の入力数を計数し、入力数が所定数（予め設定する回転停止判定用の設定時間に相当する）になった時に出力信号S1を発生するパルス計数手段であるカウンタ205と、カウンタ205の出力信号S1が入力した時に前記カウンタ205で計数するパルス信号を切換えるための制御信号S2を出力する制御手段としての制御回路207と、該制御回路207からの制御信号S2の入力によって、カウンタ205に入力する計数対象のパルス信号を前記クロック信号CKから周波数の高い高周波パルス信号に切換える信号切換え手段である信号切換え回路208と、高周波パルス信号の入力数が所定数になる毎にカウンタ205から発生する分周信号S3の周波数を判定し、分周信号S3が所定周波数の時に回転停止を示すＨレベルの判定信号S4を発生する周波数判別回路209とを備えて構成される。
前記信号切換え回路208は、高周波パルス信号を発生する発振器210と、前記制御回路205から制御信号S2が入力した時に、発振器210の高周波パルス信号がカウンタ205に入力するようカウンタ205に対するクロック発生器204と前記発振器210の接続を切換える切換えスイッチ回路211とを備えて構成される。尚、信号切換え回路208を第１図の計数装置に対応させて説明すれば、発振器210が発振器10に対応し、切換えスイッチ回路211がANDゲート９とORゲートに対応する。また、制御回路207が自己保持回路５に対応し、この場合、自己保持回路207のホールド端子には例えば反転信号IP′を入力する構成とすればよい。
前記周波数判別回路209は、例えば所定周波数の信号のみ通過させる帯域フィルタ及び当該帯域フィルタの出力を整流する整流回路とで構成すればよい。カウンタ205は、例えば所定数のクロック信号を計数した時に出力が発生するよう予め設定する前記回転停止用の判定時間に対応して複数のＦ・Ｆ回路を従属接続して構成すればよい。
次に、本実施例の回転停止検出装置の動作を説明する。
図示しないモータの回転に伴ってセンサ200から交流信号ISが発生し、レベル検定器201でレベル検定されて第６図に示すパルス信号IPが発生する。このパルス信号IPは、モータの回転速度の低下に伴い発生するパルス間隔Ｔが長くなる。パルス信号IPは、インバータ202で反転され、その反転信号IP′がカウンタ205のアクティブ・ローのリセット端子に入力する。カウンタ205は、前記反転信号IP′の立下がりでリセットされ、立上がりでリセットが解除され、それ以後、入力するクロック信号CKのカウント動作を開始する。
モータの回転数が早い場合は、カウンタ205に入力するクロック信号CKが所定数に達する以前に、反転信号IP′がカウンタ205に入力し、カウンタ205はリセットされる。従って、カウンタ205から出力信号S1及び分周信号S3は発生せず、Ｈレベルに回転停止を示す判定信号S4は発生せず、モータ回転中であることを知らせる。
モータの回転数が低下し、第６図に示すように、パルス信号IPのパルス間隔Ｔが予め設定した前記回転停止判定用の設定時間ｔより長くなった場合、次の反転信号IP′でリセットされる以前に、クロック信号CKが所定数入力してカウンタ205から出力信号S1が発生する。制御回路207は前記出力信号S1の入力によって第６図に示すように制御信号S2を信号切換え回路208の切換えスイッチ回路211に出力する。切換えスイッチ回路211は、前記制御信号S2の入力により、発振器210側をカウンタ205に切換え接続し、高周波パルス信号をカウンタ205に入力する。カウンタ205は、入力する高周波パルス信号を計数して所定数に達する毎に第６図に示す分周信号S3を周波数判別回路209に出力する。前記分周信号S3の周波数が所定周波数であれば、周波数判別回路209から第６図に示すようにＨレベルの判定信号S4が発生する。この判定信号S4は、モータの回転停止を示すと共に、カウンタ205の計数動作が正常に行われていることを示している。
かかる構成によれば、クロック信号CKの計数動作後、高周波パルス信号を用いてカウンタ205の計数動作が正常か否かを監視する機能を、タイマ回路203が備えているので、タイマ回路203の信頼性が向上し、センサ200からの交流信号ISに基づくパルス信号IPの発生間隔をタイマで計測して回転停止検出を行うシステムの信頼性を高められる。
尚、カウンタ205に、リセット確認機能を持たせれば、より一層タイマ回路203の信頼性を高められる。
上記第１実施例では、モータの回転を示すパルス信号IPの発生頻度をパルス信号IPの発生間隔時間に基づいて決定し、パルス信号IPの発生間隔が所定時間ｔ以上の時はパルス発生頻度が所定以下と判断してモータの回転が十分低下したとして回転停止と判断するようにしている。
次に、第７図に回転停止検出装置の第２実施例の回路構成図を示す。これは、パルス信号IPの発生頻度を所定時間当たりのパルス発生数に基づいて決定するようにした実施例である。尚、第５図の実施例と同一要素には同一符号を付して説明を省略する。
第７図において、本実施例のタイマ回路300は、一定間隔のクロック信号CKを発生するクロック発生器301と、後述の切換えスイッチ回路306を介して入力するパルス信号を計数して所定数になった時に
0003566302.tif 000002
端子からＬレベルの出力を発生するパルス計数手段であるカウンタ302と、カウンタ302の
0003566302.tif 000003
出力に同期して立下がる信号S11（
0003566302.tif 000004
出力自体でもよい）でリセットされた時にカウンタ302にリセット信号RSをフィードバックしてカウンタ302をリセットし、カウンタ302の計数動作開始に同期して計時を開始し所定時間ｔ経過後に出力信号STを発生する時間計測手段であるタイマ303と、カウンタ302の
0003566302.tif 000005
出力とタイマ303の出力信号STの論理積を演算するANDゲート304と、ANDゲート304の出力信号S12が入力した時に前記カウンタ302に入力する計数パルス信号を切換えるための制御信号S13を出力する制御手段である制御回路305と、該制御回路305からの制御信号S13の入力でカウンタ302の計数パルス信号をパルス信号IPより周波数の高いクロック信号CKに切換える信号切換え手段である前記切換えスイッチ回路306と、クロック信号CKの計数動作に基づいて前記ANDゲート304から発生する分周信号S14の周波数を判定し分周信号S14が所定周波数の時にＨレベルの回転停止を示す判定信号S15を発生する周波数判別手段である周波数判別回路307とを備えて構成される。
前記カウンタ302は、Ｄ−Ｆ・Ｆ回路を従属接続したものである。また、カウンタ302は、ANDゲート304から出力信号S12が発生した時は例えば制御回路305の制御信号によりＱ出力と信号S11の同期を停止して信号S11をＨレベルに維持する構成である。
次に動作を説明する。
図示しないモータの回転に伴ってセンサ200から交流信号ISが発生し、レベル検定器201でレベル検定されてパルス信号IPが発生する。パルス信号IPは、タイマ回路300の切換えスイッチ回路306を介してカウンタ302に入力する。カウンタ302は、前記パルス信号IPの入力数を計数して所定数になると
0003566302.tif 000006
出力が立下がる。
0003566302.tif 000007
出力が立下がりに同期して信号S11がＬレベルとなってタイマ303がリセットされると共に、タイマ303からリセット信号RSがカウンタ302側にフィードバックされ、カウンタ302もリセットされる。リセット信号RSの立上がりで、カウンタ302とタイマ303が同時に計測動作を開始する。
モータの回転数が早くパルス信号IPの発生数が多い時は、カウンタ302に入力するパルス信号IPの入力数が所定数に達する時間が早く、第８図に示すように、出力信号STが発生する所定時間ｔ以前に
0003566302.tif 000008
出力が立下がる。従って、ANDゲート304の出力信号S12は発生せず、タイマ303及びカウンタ302が共にリセットされ、所定時間ｔの計時とパルス信号IPの計数動作をやり直す。
モータの回転数が低下し、パルス信号IPの発生数が少なくなって、第８図に示すように、カウンタ302に入力するパルス信号IPの入力数が所定値に達する以前に、所定時間ｔが経過してタイマ303から出力信号STが発生すると、ANDゲート304から出力信号S12が発生する。これにより、制御回路305から制御信号S13が発生し、切換えスイッチ回路306によってカウンタ302への入力パルスがクロック発生器301からのクロック信号CKに切換えられる。
その後は、信号S11が、Ｈレベルに保持されるためタイマ303のリセットはなく出力信号STが発生し続けるので、クロック信号CKがカウンタ302に所定数入力する毎に分周信号S14が発生する。そして、分周信号S14の周波数が所定周波数であれば、周波数判別回路307からＨレベルの判定信号S15が発生し、カウンタ302の計数動作正常及びモータ回転停止を知らせる。これにより、カウンタ403の計数動作を監視しながら、回転停止を知らせることができる。
第９図に、パルス信号IPの発生頻度を所定時間当たりのパルス発生数に基づいて決定するようにした別の実施例を示す。尚、第７図の実施例と同一要素には同一符号を付して説明を省略する。
第９図において、本実施例のタイマ回路400は、クロック発生器401と、カウンタ402と、タイマ403と、ANDゲート404と、制御回路405と、切換えスイッチ回路406と、周波数判別回路407とを備えて構成される。
本実施例の前記タイマ403は、外部からのリセット信号でリセットされ、外部クロック信号に基づき計時を行い、所定時間t0毎にカウンタ402のリセット信号RSを発生する。また、前記リセット信号RSの出力に同期して前記外部クロック信号に基づき計時を行い所定時間ｔ（ｔ＜t0）経過後に出力信号STをANDゲート404に出力する。前記カウンタ402は、タイマ403のリセット信号RSの入力でリセットされて
0003566302.tif 000009
端子出力が立上がり、入力パルスの計時を開始して所定数計時する毎に
0003566302.tif 000010
出力が立下がり、そのＬレベルの
0003566302.tif 000011
出力をANDゲート404に入力する構成である。
その他の前記クロック発生器401、制御回路405、切換えスイッチ回路406及び周波数判別回路407等の動作は、第８図の実施例のものと略同様であり、制御回路405は、ANDゲート404の出力信号S21が入力すると制御信号S22を切換えスイッチ回路406に出力してカウンタ402への入力パルス信号の切換えを制御する。周波数判別回路407は、パルス信号切換え後の分周信号S23を入力し、分周信号S23が所定周波数の時に、Ｈレベルの判定信号S24を発生する。
次に動作を説明する。
カウンタ402は、タイマ403からのリセット信号RSでリセットされ、切換えスイッチ回路406を介して入力するパルス信号IPのカウントを開始する。また、前記リセット信号RSによりカウンタ402の
0003566302.tif 000012
出力が立上がる。
モータの回転数が早くパルス信号IPの発生数が多い時は、カウンタ402に入力するパルス信号IPの入力数が所定数に達する時間が早く、第10図に示すように、出力信号STが発生する所定時間ｔ以前に
0003566302.tif 000013
出力が立下がる、従って、ANDゲート404の出力信号S21は発生しない。
モータの回転数が低下し、パルス信号IPの発生数が少なくなって、第10図に示すように、カウンタ402に入力するパルス信号IPの入力数が所定数に達する以前に、所定時間ｔが経過してタイマ403から出力信号STが発生すると、ANDゲート404から出力信号S21が発生する。これにより、制御回路405から制御信号S22が発生し、切換えスイッチ回路406によってカウンタ402への入力パルスがクロック信号CKに切換えられる。
その後は、タイマ403はリセット動作を停止して出力信号STの発生を継続するので、カウンタ403のＱ出力に基づいて分周信号S23が継続して発生する。この分周信号S23の周波数が所定周波数であれば、周波数判別回路407からＨレベルの判定信号S24が発生し、カウンタ302の計数動作正常及びモータ回転停止を知らせる。これにより、第２実施例と同様にカウンタ403の計数動作を監視しながら、回転停止を知らせることができる。
尚、本実施例の回転停止検出装置をフェールセーフに構成するには、タイマ403が、故障で出力信号STの発生時期が短縮されない特性を満足すればよい。
〔産業上の利用可能性〕
本発明は、計数装置を利用する各種装置やシステムの信頼性を高めることができ、産業上の利用可能性が大である。
【図１】
0003566302.tif 000014
【図２】
0003566302.tif 000015
【図３】
0003566302.tif 000016
【図４】
0003566302.tif 000017
【図５】
0003566302.tif 000018
【図６】
0003566302.tif 000019
【図７】
0003566302.tif 000020
【図８】
0003566302.tif 000021
【図９】
0003566302.tif 000022
【図１０】
0003566302.tif 000023