【事件の表示】
　特願２０００−　８９１７５「半導体装置」拒絶査定不服審判事件〔平成１３年１０月　５日出願公開、特開２００１−２７４３２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１２年３月２８日の出願であって、その請求項１に係る発明（以下、「本願発明１」という。）は、平成１８年１０月３１日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される、次のとおりのものである。
　
　「【請求項１】
　活性面の周縁部まで延び、上記活性面の最表面に露出して形成された表面配線膜を有する半導体チップと、
　上記半導体チップの非活性面に重ね合わせて接合される接合領域を有し、この接合領域の周縁部まで延びて形成された配線膜を有する固体装置と、
　上記半導体チップの端面を覆う絶縁膜と、
　この絶縁膜上に形成され、上記半導体チップの表面配線膜と上記固体装置の配線膜とを接続する厚膜化された導体膜とを含むことを特徴とする半導体装置。」
　
２．引用刊行物及びその摘記事項
　原査定の拒絶の理由に引用した本願出願前に国内において頒布された下記の刊行物１には、次の事項が記載されている。
　
　刊行物１：特開平８−２３６６８８号公報（平成１８年８月２８日付の拒　　　　　　絶理由通知の引用文献１）
　
＜刊行物１の摘記事項＞
ａ）「【００２７】
　　【発明の実施の形態】この発明は、電気的に相互接続された側面メタライゼーション層と端面メタライゼーション層とを有する電子モジュールを備えている。このために、電子モジュール上に側面メタライゼーション層と端面メタライゼーション層との相互接続を形成する特定の実施例を説明する。・・・以下に説明する技術は、ＩＣチップの長いスタックと小さいスタックとの両方に適用できるものである。
　　【００２８】図１は、ほぼ直線状の平行パイプ形状に形成されたＩＣチップ１１のスタックの部分断面図である。・・・トランスファ・メタライゼーション１７は、スタックの各ＩＣチップに関係しており、ＩＣチップをスタック内の他のチップまたは外部回路に接続するのに用いられる。スタッキングされた場合、チップ１１のトランスファ・メタライゼーション１７は、ＩＣチップのスタックの少なくとも１つの選択された側面に延びる。トランスファ・メタライゼーション１７の上下の各チップ１１の面上に設けられた絶縁体１３は、各トランスファ・メタライゼーションを、電気的に絶縁し物理的に分離する。ＩＣチップは、接着剤の薄層（図示せず）によって一緒に積層される。
　　【００２９】特定の実施例として、チップのスタックは、メモリ・モジュールを有している。各ＩＣチップ１１は、各ＩＣチップのアクティブ面上に形成された、・・・絶縁体１３をそれぞれ有している。絶縁体１３は、また、・・・各トランスファ・メタライゼーション１７を電気的に絶縁する。トランスファ・メタライゼーション１７は、絶縁体１３に形成された普通のメタライズド・バイアによって、各チップのアクティブ入力／出力（Ｉ／Ｏ）パッドに電気的に接続される。トランスファ・メタライゼーション層は、また、スタックの端部ＩＣチップ上のＩ／Ｏパッドから、電子モジュールの端面上に後に形成された電気コンタクトへの電気的接続・・・を容易にするコンタクト・パッド１９を有している。・・・
　　【００３０】“スタック”の端面上に、厚い絶縁膜１５・・・の堆積を続いて行う（図２）。」
　
ｂ）「【００３５】ＩＣチップのスタック上の側面メタライゼーション層を形成する他の方法を、以下に説明する。図２のチップのスタックの選択された側面を平坦化し、トランスファ・メタライゼーション１７の端部を露出させる。その後、薄い絶縁層２６を、電子モジュールの平坦化された側面上に堆積する（図３１）。次に、・・・薄い絶縁層２６内にバイア２８を開け、トランスファ・メタライゼーション１７の端部を露出させる（図３２）。次に、薄膜側面メタライゼーション層２５を堆積し、厚い絶縁層２７で覆う。薄膜メタライゼーション層の堆積により、Ｔ接続部３８が形成され、このＴ接続部はメタライゼーション層２５をトランスファ・メタライゼーション層１７に電気的に接続する。前述した実施例におけるように、薄膜絶縁層転移技術を用いて、薄い絶縁層２６と厚い絶縁層２７とを形成することができる。」
ｃ）図３３からは、上下に積層された各ＩＣチップのアクティブ面に形成されたトランスファ・メタライゼーション１７が側面にまで延出し、側面絶縁層２７内に形成された側面メタライゼーション層２５によって相互に連絡されている様子がみて取れる。
　
３．当審の判断
（１）刊行物１に記載された発明
ア）上記摘記事項ａ）の段落００２８には、「トランスファ・メタライゼーション１７の上下の各チップ１１の面上に設けられた絶縁体１３は、各トランスファ・メタライゼーションを、電気的に絶縁し物理的に分離する。ＩＣチップは、接着剤の薄層（図示せず）によって一緒に積層される。」と記載され、また、同じく段落００２９には、「各ＩＣチップ１１は、各ＩＣチップのアクティブ面上に形成された、・・・絶縁体１３をそれぞれ有している。」と記載されている。
　上記記載からみて、上下の各ＩＣチップ１１の側面に延びる上下のトランスファ・メタライゼーション１７は、上下の各ＩＣチップ１１のアクティブ面上に形成された絶縁体１３により被覆され、電気的に絶縁し物理的に分離されて形成されていることは明らかである。
イ）上下の各ＩＣチップ１１は、接着剤の薄層によって接合することで積層しているから、積層領域を有していることは当然であり、また、各ＩＣチップのアクティブ面に対して反対側の下面は、通常、電気的接続のない非アクティブ面に相当することも自明のことである。
　
　そうすると、上記ア）、イ）の事項を考慮しつつ、上記摘記事項ａ）、ｂ）及びｃ）の記載を整理すると、上記刊行物１には、「上下の各ＩＣチップのスタックからなる電子モジュールにおいて、上のＩＣチップの側面に延びる上のトランスファ・メタライゼーション層と、上のトランスファ・メタライゼーション層を被覆するように、上のＩＣチップのアクティブ面上に形成された絶縁体と、下のＩＣチップの側面に延びる下のトランスファ・メタライゼーション層と、下のトランスファ・メタライゼーション層を被覆するように、下のＩＣチップのアクティブ面上に形成された絶縁体上に、上のＩＣチップの非アクティブ面を積層して、接着剤の薄層によって接合することで積層領域を形成し、この積層領域の端部まで下のトランスファ・メタライゼーション層が延びており、さらに、上下の各ＩＣチップの側面上に薄い絶縁層を堆積し、さらに、薄膜側面メタライゼーション層を堆積して、上のＩＣチップに形成した上のトランスファ・メタライゼーション層と、下のＩＣチップに形成した下のトランスファ・メタライゼーション層とを電気的に接続した電子モジュール」に関する発明（以下、「刊行物１発明」という。）が記載されていることになる。
　
（２）対比・判断
　そこで、本願発明１と刊行物１発明とを対比すると、刊行物１発明の「上のＩＣチップ」、「上のＩＣチップの側面」、「アクティブ面」と「非アクティブ面」、「上のトランスファ・メタライゼーション層」は、本願発明１の「半導体チップ」、「端面」、「活性面」と「非活性面」、「表面配線膜」に相当するから、刊行物１発明における「上のトランスファ・メタライゼーション層が上のＩＣチップの活性面上で側面に伸びる点」は、本願発明１における「表面配線層が活性面の周縁部まで延びる点」に相当するものといえる。
　また、刊行物１発明の「積層領域」、「下のトランスファ・メタライゼーション層」、「下のＩＣチップ」、「薄膜側面メタライゼーション層」は、本願発明１の「接合領域」、「配線膜」、「固体装置」、「導体膜」に相当するから、「下のトランスファ・メタライゼーション層が延び」る「積層領域の端部」は、本願発明１における「接合領域の周縁部」に相当するものといえる。
　さらに、刊行物１発明の「電子モジュール」は、本願発明１の「半導体装置」に相当する。
　
　そうすると、両者は、「活性面の周縁部まで延び、上記活性面に形成された表面配線膜を有する半導体チップと、上記半導体チップの非活性面に重ね合わせて接合される接合領域を有し、この接合領域の周縁部まで延びて形成された配線膜を有する固体装置と、上記半導体チップの端面を覆う絶縁膜と、この絶縁膜上に形成され、上記半導体チップの表面配線膜と上記固体装置の配線膜とを接続する導体膜とを含む半導体装置」の点で一致するものの、次の点１、２で相違する。
　
　相違点１：表面配線膜について、本願発明１の表面配線膜は、活性面の最表面に露出して形成されているのに対し、刊行物１発明の上のトランスファ・メタライゼーション層、即ち表面配線膜は活性面の表面に露出して形成されていない点。
　相違点２：導体膜について、本願発明１の導体膜は厚膜化されているのに対し、刊行物１発明の薄膜側面メタライゼーション層、即ち導体膜は厚膜ではない点。
　
　次に、上記相違点１、２について検討する。
（２−１）相違点１について
　本願発明１の表面配線膜は、半導体チップの活性面の最表面に露出しているとしているが、本願明細書には明示されていないものの、活性面の最表面に形成した保護膜（絶縁膜）上に表面配線膜を露出して形成したものであることは明らかであり、刊行物１発明のように、表面配線膜を絶縁体から露出させずに被覆することで、電気的に絶縁し物理的に分離するか、本願発明１のように、表面配線膜を、活性面の最表面に形成した保護膜から露出させるかは、適宜に選択できる程度の設計的事項にすぎない。
　このように、設計的事項であることは、本願明細書の段落００１２に、「配線膜２１，３１，４１は、活性面２０ａ，３０ａ，４０ａの最表面に露出して形成された表面配線膜であってもよいし、絶縁材料からなる被覆膜で被覆された内部配線膜であってもよい。」と記載されていることからも裏付けることができる。
　
（２−２）相違点２について
　配線の電気抵抗を低下させるために、配線膜の膜厚を厚膜化することは、下記の周知例１、２に示すように本願出願時既に周知の技術であり、また一般に、半導体装置上に形成される配線膜を、高速動作を可能とするために低抵抗化した方が好ましいことは、当業者にとって常識的なことであるから、刊行物１発明において、薄膜側面メタライゼーション層の電気抵抗を低下させるために、薄膜側面メタライゼーション層の膜厚を厚膜化するようなことは、上記周知の技術から容易に想到することができたものである。
　
　周知例１：特開平８−１６０４５０号公報
　
　「【０００２】【従来技術】・・・基板の大型化、デバイス設計ルールの細線化にともない、より低い電気抵抗をもつ配線材料が求められるようになってきている。・・・このため、これまでにも金属膜配線を積層化することによって配線抵抗を低減しようとする試みがなされている。」
　
　周知例２：特開平５−２３５２０５号公報
　
　「【００１２】【作用】上記構成に係る半導体パッケージによれば、厚膜配線と比較して電気抵抗が大きな薄膜配線の長さが全配線長に対して占める比率を、従来より大幅に低減しているため、半導体素子から入出力ピンまでに至る全配線抵抗を大幅に低減できる。」
　
　そして、本願発明１は、刊行物１発明との上記相違点１、２について、格別顕著な作用効果も認められない。
　
　したがって、本願発明１は、刊行物１に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　
４．むすび
　以上のとおり、本願の請求項１に係る発明は特許を受けることができないものであり、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。