(57)【特許請求の範囲】
【請求項１】
多層プリント基板において、電気回路に接続した第１導体層、該第１導体層より内側配置であって、電気回路に接続した第２導電層、該第１導電層と該第２導電層との間に配置した低誘電率の第１誘電体層、該第２導電層より内側配置であって、第１電源に接続した第３導電層、該第２導電層と該第３導電層との間に配置した高誘電率の第２誘電体層，高誘電率の第３誘電体層を間にして、該第３導電層と隣接配置し、第２電源に接続した第４導電層、高誘電率の第４誘電体層を間にして、該第４導電層と隣接配置し、電気回路に接続した第５導電層、及び低誘電率の第４誘電体層を間にして、該第５導電層と隣接配置し、電気回路に接続した第６の導体層を有することを特徴とする多層プリント基板。
【請求項２】
前記低誘電率が３．９以下で、高誘電率４．０以上の材料で形成されていることを特徴とする請求項１に記載の多層プリント基板。
【請求項３】
前記低誘電率と高誘電率との差が０．１以上及び１．０以下であることを特徴とする請求項１又は２に記載の多層プリント基板。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は液晶表示装置、画像読取装置、画像形成装置、コンピュータ等の各種電子機器に用いられる多層プリント基板に関する。
【０００２】
【従来の技術】
従来の多層プリント基板を図１に示す。１は多層プリント基板、２は該プリント基板に実装される機能素子としての抵抗素子、３は配線パターン、４は接続パッド、５はスルーホールである。多層プリント基板１のうちａは導体層で電気回路を構成する目的で使用される。ｂは誘電層で異なる導体層ａ間の絶縁を目的とする。
【０００３】
誘電層ｂを隔てた導体層ａ間は、一般的にスルーホール５を使用して導通が可能な構成となっている。
【０００４】
【発明が解決しようとする課題】
多層プリント基板は、導体層間の絶縁に使用している材料が誘電率をもつために、導体層間の誘電結合（容量結合）は避けられないものとなっており、誘電結合を通じてノイズが他の導体層に侵入し、電気回路の誤動作を引き起こす等の問題を生じる場合がある。
【０００５】
これらの問題を解決するために誘電結合を小さくする手段には、低誘電率の材料を使用する方法があるが、低誘電率材料は一般的に高価であり、コストアップにつながる。
【０００６】
【課題を解決するための手段（及び作用）】
本発明によれば、多層プリント基板において、電気回路に接続した第１導体層、該第１導体層より内側配置であって、電気回路に接続した第２導電層、該第１導電層と該第２導電層との間に配置した低誘電率の第１誘電体層、該第２導電層より内側配置であって、第１電源に接続した第３導電層、該第２導電層と該第３導電層との間に配置した高誘電率の第２誘電体層，高誘電率の第３誘電体層を間にして、該第３導電層と隣接配置し、第２電源に接続した第４導電層、高誘電率の第４誘電体層を間にして、該第４導電層と隣接配置し、電気回路に接続した第５導電層、及び低誘電率の第４誘電体層を間にして、該第５導電層と隣接配置し、電気回路に接続した第６の導体層を有することを特徴とする多層プリント基板、とする構成によって、低コストで、導体層間の誘電結合を低減可能としたものである。
【０００７】
【実施例】
（好適な実施態様の説明）
本発明に用いられる導体層としては、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ等の低抵抗の導電体が用いられる。
【０００８】
又、誘電率の低い材料の誘電率が３．９以下であることが望ましい。
【０００９】
一方、誘電率の高い材料の誘電率が４．０以上であることが望ましい。
【００１０】
又、低誘電率材料と高誘電率材料との誘電率の差は０．１以上あればよく１．０以上がより好ましい。
【００１１】
材料は、ガラスエポキシ樹脂、ポリイミド樹脂等から所望の誘電率のものを選択して用いる。
【００１２】
（実施例１）
図２に本発明を適用した多層プリント基板の一実施例を示す。同図においてａ１〜ａ６は導体層、ｂ１〜ｂ５は誘電層である。また導体層ａ３、ａ４は電源（Ｖｃｃ及びＧＮＤ）と接続され、ａ１、ａ２、ａ５、ａ６は電気回路を形成する為の導体層であり所望の配線パターンに加工されている。さらに同図において、誘電層ｂ２〜４は比較的高誘電率ではあるが安価な材料ｃ、ｂ１とｂ５は高価であるが低誘電率の材料ｄより形成されている。
【００１３】
導体層ａ３、ａ４が電源層である為に、ノイズは発生せずまたノイズの影響を受けにくくなっている。また、導体層ａ２とａ５は距離が離れているため結合容量が小さくなっているとともに、間に電源層があるので、誘電結合が小さく且つシールドされている。
【００１４】
この構成で誘電結合が問題となるのは、導体層ａ１とａ２間、導体層ａ５とａ６間であるが、導体層ａ１とａ２間の誘電層ｂ１と、導体層ａ５とａ６間の誘電層ｂ５は低誘電率材料ｄであるため誘電結合が小さくなっており、他導体層からのノイズの侵入、他導体層へのノイズの輻射が小さい構成となっている。
【００１５】
また誘電層ｂ２〜４は比較的高誘電率材料ｃであるが、導体層ａ２〜ａ５間の誘電結合はもとより問題ではなく、材料ｃが安価であるため、低コストのプリント基板となっている。
【００１６】
尚、本実施例では
導体層として厚み７０μｍのＣｕを用い、
低誘電率材料の層としては、
厚みが０．３ｍｍのものを用い
高誘電率材料の層としては、
厚みが０．３ｍｍのものを用いた。
【００１７】
（実施例２）
図３に本発明を適用した多層プリント基板の第２の実施例を示す。同図においてａ７〜１２は導体層、ｂ６〜１０は誘電層である。
【００１８】
また、導体層ａ９はデジタル用電源（ＤＶｃｃ及びＤＧＮＤ）に接続される、導体層ａ７、ａ８はデジタル回路を形成する為の配線パターンが形成される導体層となっている。導体層ａ１０はアナログ用電源層（ＡＶｃｃ及びＡＧＮＤ）、導体層ａ１１、ａ１２はアナログ回路を形成する為の配線パターンが形成される導体層となっている。
【００１９】
さらに同図において、誘電層ｂ６、７、９、１０は比較的高誘電率ではあるが安価な材料ｃ、ｂ８は高価であるが低誘電率の材料ｄより形成されている。
【００２０】
図３における多層プリント基板はアナログ回路とデジタル回路の混在であり、デジタル回路のスイッチングノイズのアナログ回路への侵入を如何に抑えるかがポイントである。この構成ではアナログ回路とデジタル回路の境界となる誘電層ｂ８が低誘電率材料ｄであるため誘電結合が小さくなっており、デジタル回路のスイッチングノイズのアナログ回路への侵入を抑える構成となっている。
【００２１】
また誘電結合の問題とならない誘電層ｂ６、７、９、１０は安価な材料ｃであるため、低コストのプリント基板となっている。
【００２２】
以上説明した図２、３では実装される機能素子や具体的配線パターンの描写は省略しているが、これらは用いる電子機器の回路に応じて適宜図１の如く構成できる。
【００２３】
【発明の効果】
以上説明した様に、電気回路を構成する導体層と、該導体層間を絶縁する誘電層が、交互に形成されることによってなる多層プリント基板において、該誘電層が異なる２種類の誘電率の材料より構成することによって、低コストアップで、誘電結合を低減するといった効果を奏する。
【図面の簡単な説明】
【図１】多層プリント基板の従来例を示す模式的斜視図、
【図２】本発明を適用した多層プリント基板の実施例を示す模式的斜視図、
【図３】本発明を適用した多層プリント基板の実施例を示す模式的斜視図である。
【符号の説明】
ａ  導体層
ｂ  誘電層
ａ１〜ａ１２  導体層
ｂ１〜ｂ１０  誘電層
【図１】
0003591894.tif 000002
【図２】
0003591894.tif 000003
【図３】
0003591894.tif 000004