【事件の表示】
　平成　８年特許願第１３０５９３号「基準電圧供給回路」拒絶査定不服審判事件〔平成　８年１１月２２日出願公開、特開平　８−３０７２７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯・本願発明
　本願は、平成８年４月３０日（優先権主張、１９９５年５月１日、米国）の出願であって、平成１８年６月２２日付けで拒絶査定がなされ、これに対して、同年９月２９日に審判の請求がなされるとともに、同年１０月２６日付で手続補正がなされたものである。
　
　上記手続補正は、補正前の請求項２及び３を削除し、補正前の請求項１をそのまま新たな請求項１として残したものである。
　したがって、上記補正は、特許法第１７条の２第１項第３号に規定する、同法同条第４項第１号の請求項の削除を目的とするものであって、適法になされた補正である。
　
　その請求項１に係る発明（以下、本願発明という。）は、上記補正によって補正された明細書の特許請求の範囲、請求項１に記載された以下のとおりのものであると認める。　
　
「電圧源と、
　上記電圧源に結合され、第１の複数のタップを有する第１のユニット抵抗列と、
　第１と第２の終端、および該終端間の第２の複数のタップを有する第２のユニット抵抗列と、
　上記第１の複数のタップのうちの最初のタップに結合される入力、および上記第２のユニット抵抗列の上記第１の終端に結合される出力を有する第１の能動デバイスと、
　上記第１の複数のタップのうちの第２のタップに結合される入力、および上記第２のユニット抵抗列の上記第２の終端に結合される出力を有する第２の能動デバイスとから成る、基準電圧供給回路。」
　
第２．引用例
　原査定の拒絶の理由に引用された特開平２−５０５２３号公報（以下、「引用例」という。）には、図面とともに、以下の点が記載されている。
イ．「第１図は、この発明に係るＡ／Ｄ変換回路の一実施例の要部回路図が示されている。同図の各回路素子及び回路ブロックは、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような１個の半導体基板上において形成される。
　直列形態にされた抵抗Ｒ１、Ｒ２及びＲ３は、所定の動作電圧Ｖをその抵抗比に従い分圧して入力ダイナミックレンジを決定するハイレベル側の基準電圧ＶＲＨと、ロウレベル側の基準電圧ＶＲＬを形成する。上記抵抗Ｒ１、Ｒ２及びＲ３は、そこに流れる直流電流を小さくするために、比較的大きな抵抗値を持つようにされる。上記抵抗Ｒ１、Ｒ２及びＲ３により形成された分圧電圧は、インピーダンス変換動作を行うボルティージフォロワ形態にされたＣＭＯＳ演算増幅回路ＯＰＩとＯＦ２を介して上記基準電圧ＶＲＨとＶＲＬとして出力される。」（第２頁左下欄第４行目〜右下欄第１行目）
　
ロ．「上記基準電圧ＶＲＨとＶＲＬは、分圧抵抗回路の両端に供給される。分圧抵抗回路を構成する抵抗Ｒは、上記基準電圧ＶＲＨ−ＶＲＬを２Ｎ等分して、Ｎビットのディジタル信号Ｄｏｕｔに変換するためのスレッショルド電圧を形成する。
　上記分圧抵抗回路により形成された各スレッショルド電圧は、ＣＭＯＳ差動回路から構成される電圧比較回路ＶＣＩ〜ＶＣｎの一方の入力に供給される。電圧比較回路の他方の入力には、入力アナログ信号Ｖｉｎが共通に供給される。例えば、上記のようにＮビットのディジタル信号Ｄｏｕｔを得る場合、電圧比較回路の数ｎは、２Ｎ−１の２５５個になる。」（第２頁右下欄第７行目〜第１９行目）
　
　ここで、上記記載、関連図面ならびにこの分野における技術常識を考慮すると、第１図の直列形態にされた抵抗Ｒ１、Ｒ２及びＲ３は、Ｒ１とＲ２の間の接点においてＣＭＯＳ演算増幅回路ＯＰ１の入力と接続されているので、当該接点を「タップ」ということができ、同様に、Ｒ２とＲ３の間の接点においてＣＭＯＳ演算増幅回路ＯＰ２の入力と接続されているので、当該接点も「タップ」ということができ、上記２つのタップは抵抗Ｒ１、Ｒ２及びＲ３の「複数のタップ」である。
　なお、これらタップのうち、第１図上部にあるタップを便宜上「最初のタップ」ということができ、２番目のタップを「第２のタップ」ということができる。
　
　また、第１図の分圧抵抗回路において、ＣＭＯＳ演算増幅回路ＯＰ１の出力と接続される上記分圧抵抗回路の端点（ＶＲＨ）、及び、ＣＭＯＳ演算増幅回路ＯＰ２の出力と接続される上記分圧抵抗回路の端点（ＶＲＬ）は、それぞれ当該分圧抵抗回路の「終端」であって、便宜上、第１図の上部にある方（ＶＲＨ）を「第１の終端」、下部にある方（ＶＲＬ）を「第２の終端」ということができる。
　また、上記分圧抵抗回路は、各抵抗Ｒ間において電圧比較回路（ＶＣ１，ＶＣ２，・・・ＶＣｎ）と接続されている接点を有するので、これら接点を「タップ」ということができ、まとめて「複数のタップ」ということができる。
　
　なお、便宜上、上記抵抗Ｒ１、Ｒ２及びＲ３の「複数のタップ」を「第１の複数のタップ」といい、上記分圧抵抗回路の「複数のタップ」を「第２の複数のタップ」ということができる。
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が記載されている。
「動作電圧Ｖと、
　上記動作電圧Ｖに結合され、第１の複数のタップを有する抵抗Ｒ１、Ｒ２及びＲ３と、
　第１と第２の終端、および該終端間の第２の複数のタップを有する分圧抵抗回路と、
　上記第１の複数のタップのうちの最初のタップに結合される入力、および上記分圧抵抗回路の上記第１の終端に結合される出力を有するＣＭＯＳ演算増幅回路ＯＰ１と、
　上記第１の複数のタップのうちの第２のタップに結合される入力、および上記分圧抵抗回路の上記第２の終端に結合される出力を有するＣＭＯＳ演算増幅回路ＯＰ２とから成る、スレッショルド電圧を発生する回路。」
　
第３．対比・判断
　本願発明と引用例発明とを対比すると、
ａ．引用発明の「動作電圧Ｖ」は電圧源であり、
ｂ．引用発明の「抵抗Ｒ１、Ｒ２及びＲ３」は第１の抵抗列であり、
ｃ．引用発明の「分圧抵抗回路」は、各抵抗が全く同じ抵抗Ｒ、すなわち”ユニット”抵抗で構成されているので第２のユニット抵抗列であり、
ｄ．引用発明の「ＣＭＯＳ演算増幅回路ＯＰ１」は能動デバイスの一種であることから、第１の能動デバイスであり、
ｅ．同様に引用発明の「ＣＭＯＳ演算増幅回路ＯＰ２」も能動デバイスの一種であることから、第２の能動デバイスである。
ｆ．引用発明の「スレッショルド電圧を発生する回路」は、電圧比較回路（ＶＣ１，ＶＣ２，・・・ＶＣｎ）において、入力アナログ信号と比較するための基準となる、各スレッショルド電圧を発生して供給するものであるから、基準電圧供給回路の一種である。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違している。
　
（一致点）
「電圧源と、
　上記電圧源に結合され、第１の複数のタップを有する第１の抵抗列と、
　第１と第２の終端、および該終端間の第２の複数のタップを有する第２のユニット抵抗列と、
　上記第１の複数のタップのうちの最初のタップに結合される入力、および上記第２のユニット抵抗列の上記第１の終端に結合される出力を有する第１の能動デバイスと、
　上記第１の複数のタップのうちの第２のタップに結合される入力、および上記第２のユニット抵抗列の上記第２の終端に結合される出力を有する第２の能動デバイスとから成る、基準電圧供給回路。」
　
（相違点）
　「第１の抵抗列」に関し、本願発明の第１の抵抗列の各抵抗がそれぞれ同一、すなわちユニット抵抗である「ユニット抵抗列」であるのに対して、引用発明の第１の抵抗列の抵抗Ｒ１、Ｒ２及びＲ３はそれぞれ同一であるとは限らない点。
　
　上記相違点について検討するに、電圧源を分圧して任意の複数の電圧を得る場合に、抵抗列として各抵抗が同じであるユニット抵抗列とすることは、例えば特開平６−２１６７７２号公報（特に図２左端の抵抗Ｒの列を参照）に記載されているように周知であり、当該周知技術を引用発明の「基準電圧供給回路」に適用する上で阻害要因は何ら見あたらないから、引用発明の「第１の抵抗列」を「第１のユニット抵抗列」とすることは、当業者であれば適宜成し得ることである。
　
　そして、本願発明に関する作用・効果も引用発明および周知技術から当業者が予測できる範囲のものである。
　
第４．結語
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。