【事件の表示】
　平成　９年特許願第２９０７６５号「ＢＧＡ半導体パッケージの外部端子の製造方法」拒絶査定不服審判事件〔平成１０年　５月２２日出願公開、特開平１０−１３５３６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成９年１０月２３日（パリ条約による優先権主張１９９６年１０月２９日、大韓民国）の出願であって、平成１７年４月２１日付け拒絶理由通知に対して、同年７月２７日付けで手続補正がされたが、平成１８年７月２７日付けで拒絶査定され、これに対し、同年１０月３０日に拒絶査定不服審判が請求されるとともに、同年１１月２９日付けで手続補正がされたものである。
　
第２　平成１８年１１月２９日付けの手続補正についての補正却下の決定
〔補正却下の決定の結論〕
　平成１８年１１月２９日付けの手続補正（以下、「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正前及び本件補正後の本願発明
　本件補正前後の特許請求の範囲の記載は以下のとおりである。
　
＜補正前＞
「【請求項１】
　基板（１）内に所定の間隔を置いて複数の内部リード（２）を形成する工程と、
　前記複数の内部リード（２）が形成された前記基板（1 ）の上面に前記内部リード（２）と接触する複数の導電性物質のアイランド（122 ）を形成する工程と、
　前記アイランド（122 ）を被覆する感光膜（123 ）を前記基板上に形成する工程と、
　前記感光膜（１２３）をパターニングして前記アイランド（122 ）の表面を露出させる工程と、
　前記露出されたアイランド（122 ）上に導電性物質のバンプ部材（124 ）を形成する工程と、
　前記基板（1 ）上に残っている感光膜（123 ）を除去する工程と、を順次行なうことを特徴とするＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項２】
前記バンプ部材（124 ）は、無電解鍍金法を施して形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項３】
前記アイランド（122 ）は、銅を用いて形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項４】
前記バンプ部材（124 ）の高さは100 〜700 μm 、直径は 250〜700 μm であることを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項５】
前記バンプ部材（124 ）の表面にニッケル（125a）及び金（125b）を順次被覆する工程を追加して行なうことを特徴とする請求項1 〜４ 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項６】
前記ニッケル（125a）及び金（125b）は、鍍金して形成することを特徴とする請求項５記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項７】
前記バンプ部材（124 ）は、ソルダーを用いて形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項８】
前記バンプ部材（124 ）を形成した後、リフロー工程を追加して行なうことを特徴とする請求項７記載のＢＧＡ半導体パッケージの外部端子製造方法。
　　【請求項９】
前記基板（1 ）は、セラミックの基板又は溶融温度が300 ℃以上のＰＣＢ基板であることを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項１０】
前記バンプ部材（124 ）のSn／Pbの比率は、 90 ：10又は 80 ：20であることを特徴とする請求項７記載のＢＧＡ半導体パッケージの外部端子の製造方法。」
　
＜補正後＞
「【請求項１】
　所定の間隔を置いて複数の内部リード（２）が形成された基板（1 ）の上面に前記内部リード（２）と接触する複数の導電性物質のアイランド（122 ）を形成する工程と、
　前記アイランド（122 ）を被覆する感光膜（123 ）を前記基板上に形成する工程と、
　前記感光膜（１２３）をパターニングして前記アイランド（122 ）の表面を露出させる工程と、
　前記露出されたアイランド（122 ）上に導電性物質のバンプ部材（124 ）を形成する工程と、
　前記基板（1 ）上に残っている感光膜（123 ）を除去する工程と、を順次行なうことを特徴とするＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項２】
前記バンプ部材（124 ）は、無電解鍍金法を施して形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項３】
前記アイランド（122 ）は、銅を用いて形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項４】
前記バンプ部材（124 ）の高さは100 〜700 μm 、直径は 250〜700 μm であることを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項５】
前記バンプ部材（124 ）の表面にニッケル（125a）及び金（125b）を順次被覆する工程を追加して行なうことを特徴とする請求項1 〜４ 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項６】
前記ニッケル（125a）及び金（125b）は、鍍金して形成することを特徴とする請求項５記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項７】
前記バンプ部材（124 ）は、ソルダーを用いて形成することを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項８】
前記バンプ部材（124 ）を形成した後、リフロー工程を追加して行なうことを特徴とする請求項７記載のＢＧＡ半導体パッケージの外部端子製造方法。
　　【請求項９】
前記基板（1 ）は、セラミックの基板又は溶融温度が300 ℃以上のＰＣＢ基板であることを特徴とする請求項1 記載のＢＧＡ半導体パッケージの外部端子の製造方法。
　　【請求項１０】
前記バンプ部材（124 ）のSn／Pbの比率は、 90 ：10又は 80 ：20であることを特徴とする請求項７記載のＢＧＡ半導体パッケージの外部端子の製造方法。」
　
２．補正の適否
　本件補正の内、請求項１に係る補正（以下、「本件補正事項」という。）は、補正前の請求項１から「基板（１）内に所定の間隔を置いて複数の内部リード（２）を形成する工程と、」との記載を削除するとともに、同じく補正前の請求項１の「前記複数の内部リード（２）が形成された前記基板（１）」との記載を「所定の間隔を置いて複数の内部リード（２）が形成された基板（１）」に変更するものであるが、前者については、補正前に請求項１に直列的に記載された発明特定事項の一部を削除したものに当たることから、この点を含む本件補正事項が特許請求の範囲の減縮を目的とするものに該当しないことは明らかである。
　また、補正前の請求項１の「基板（１）内に所定の間隔を置いて複数の内部リード（２）を形成する工程と、前記複数の内部リード（２）が形成された前記基板（1 ）の上面に前記内部リード（２）と接触する複数の導電性物質のアイランド（122 ）を形成する工程」との記載自体に明らかな誤記が存在するわけではないし、この記載を含む補正前の請求項１の記載が明りょうでないともいえないので、本件補正事項は、請求項の削除、誤記の訂正及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　したがって、本件補正事項は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、本件補正事項を含む本件補正は、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１８年１１月２９日付け手続補正は上記のとおり却下されたので、本願の請求項１〜１０に係る発明は、平成１７年７月２７日付け手続補正により補正された明細書の特許請求の範囲の請求項１〜１０に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「【請求項１】
　基板（１）内に所定の間隔を置いて複数の内部リード（２）を形成する工程と、
　前記複数の内部リード（２）が形成された前記基板（1 ）の上面に前記内部リード（２）と接触する複数の導電性物質のアイランド（122 ）を形成する工程と、
　前記アイランド（122 ）を被覆する感光膜（123 ）を前記基板上に形成する工程と、
　前記感光膜（１２３）をパターニングして前記アイランド（122 ）の表面を露出させる工程と、
　前記露出されたアイランド（122 ）上に導電性物質のバンプ部材（124 ）を形成する工程と、
　前記基板（1 ）上に残っている感光膜（123 ）を除去する工程と、を順次行なうことを特徴とするＢＧＡ半導体パッケージの外部端子の製造方法。」
　
２．引用例及びその記載事項
（１）これに対して、原査定の拒絶の理由に引用された、本願優先日前に頒布された刊行物である特開平７−３２６８５３号公報（以下、「引用例１」という。）には、図１〜図５とともに、以下の事項が記載されている。
　
〔１ａ〕「【請求項１】　プリント配線板を他のプリント配線板に接続するためのボールバンプを形成する方法において、以下の各工程を有することを特徴とするプリント配線板のボールバンプ形成方法：
　ａ．銅張積層板に導通用バイヤホールを孔あけし銅めっきを施す工程；
　ｂ．前記ボールバンプの形成位置に対応するパッドを含む回路パターンをエッチングにより形成する工程；
　ｃ．前記ボールバンプ形成位置に対応するダム孔を有するソルダーレジスト層を前記ボールバンプの形成面に形成する工程；
　ｄ．両面にドライフィルムレジストを圧着し、前記ダム孔より大径のはんだめっき孔を前記ダム孔に重ねて形成する工程；
　ｅ．厚付けはんだめっき処理により前記ダム孔およびはんだめっき孔にはんだを供給する工程；
　ｆ．前記ドライフィルムレジストを剥離する工程；
　ｇ．加熱してはんだめっきをリフローしボールバンプとする工程。」（【特許請求の範囲】の【請求項１】）
　
〔１ｂ〕「そこで部品接続端子としてリードを用いずにボールバンプを用いる方法（Ball Grid Array ：略してＢＧＡと呼ばれる）が提案されている。・・・
　図３はこのＢＧＡ構造の寸法例を示す平面図、図４は代表的な構造例を示す断面図、図５は従来のボールバンプ形成方法の説明図である。図４において符合１０はサブキャリヤとなるプリント配線板である。１２は導通用バイヤ（ＶＩＡ）ホール、１４はパッド１６を含む回路パターンである。１８は配線板１０のチップ実装面（図４では上面）に塗布されたレジスト、２０はバンプ形成面（下面）に形成されたソルダレジストである。このソルダレジスト２０にはボールバンプ２２を形成する位置に対応するダム孔２４が形成されている（図５参照）。・・・
　基板１０のチップ実装面には、図４に示すようにＩＣチップ２６が固定され、このチップ２６の電極２８がボンディングワイヤ３０により所定のパッド１６に接続されている。３２はチップ２６を気密に覆うキャップである。」（【０００３】〜【０００５】）
　
〔１ｃ〕「本発明は・・・高価なはんだボールを用いる必要がなく、また設備も比較的簡単にすることができるプリント配線板のボールバンプ形成方法を提供することを目的とする。」（【００１３】）
　
〔１ｄ〕「ここにボールバンプを形成するプリント配線板は、ＩＣなどのパッケージとなるプリント配線板（サブキャリヤ等）だけでなく他の比較的小さいプリント配線板（ドーターボード等）であってもよい。プリント配線板は銅張積層板に回路パターンを形成したものに限られず、セラミック基板に回路パターンを形成したものであってもよい。」（【００１５】）
　
〔１ｅ〕「【実施例】
　図１は本発明の一実施例であるＩＣパッケージ用のプリント配線板（サブキャリヤ）にボールバンプを形成する際の工程説明図、図２は処理工程の流れ図である。図１の（Ａ）において、符号５０は両面銅張積層板であり、樹脂製の絶縁基板５２の両面に銅箔５４、５４を接着したものである（図２のステップ１００）。・・・
　この銅張積層板５０には、直径約０．２ｍｍの多数の導通用バイヤホール５６がドリルによって機械加工され（ステップ１０２）、さらに銅めっき層５８が形成される（ステップ１０４）。この銅めっき層５８は、バイヤホール５６の内面に導電性を付与するためのものであり、無電解金属めっきによりバイヤホール５６の孔の内面に導電性を付与した後、さらに電解銅めっき処理を行うことにより形成される。・・・
　この銅めっきを施した銅張積層板５０の両面には、公知のエッチング法により回路パターン６０、６０が形成される（図１の（Ｂ）、ステップ１０６）。・・・
　このプリント配線板５０Ａの一方の面、すなわちボールバンプ６２（図１の（Ｆ）参照）を形成する予定の面（以下バンプ形成面という）６４では、回路パターン６０の一部は、ボールバンプ６２が形成されるパッド６０Ａとなっている。次にバンプ形成面６４にはソルダーレジスト６６が塗布される（図１の（Ｃ）、ステップ１０８）。・・・
　ソルダーレジスト６６にはボールバンプ６２の形成予定位置に対応するダム孔６８が形成される。・・・
　次にこのプリント配線板５０Ａの両面にドライフィルムレジスト７０、７２を圧着し、ダム孔６８に重なる位置にこのダム孔６８より大きい孔すなわちはんだめっき孔７４を形成する（ステップ１１０）。このドライフィルムレジスト７０、７２は例えば感光性を有するアクリルを主成分とする樹脂で作られ、マスク用フィルムやマスク用ガラスプレートを重ねて露光し焼付けした後、現像し、不要なドライフィルムを除去する。・・・
　次にこのプリント配線板５０Ａには厚付けはんだめっき７６が施される（図１の（Ｄ）、ステップ１１２）。このはんだめっき７６はドライフィルムレジスト７０、７２には析出せず、ダム孔６８およびはんだめっき孔７４に臨むパッド６０Ａの上に析出する。・・・
　所定量のはんだめっき７６が析出した後、ドライフィルムレジスト７０、７２を剥離する（図１の（Ｅ）、ステップ１１４）。この剥離処理は、前記したようにアクリルを主成分とするドライフィルムレジスト７０、７２を用いる場合には、２％の苛性ソーダ溶液により行うことができる。この結果図１（Ｅ）に示すように、ソルダーレジスト６６のダム孔６８から、はんだめっき孔７４の大きさで所定厚さにはんだめっき７６が突出する状態になる。・・・
　このプリント配線板５０Ａは次に加熱装置（図示せず）内へ水平に保って入れられ、約２３０℃に加熱される（図１の（Ｆ）、ステップ１１６）。この加熱によりはんだめっき７６がリフローし、その溶融はんだの表面張力により球型になる。ここにダム孔６８の径は一定であり、溶融はんだの量も一定であるから、溶融はんだの大きさおよび高さも一定となる。この結果凝固した後には一定寸法のはんだのボールバンプ６２が形成される（ステップ１１８）。」（【００１６】〜【００２４】）
　
〔１ｆ〕引用例１の図１には、導通用バイヤホールが設けられた銅張積層板に形成された銅めっき層が、上記導通用バイヤホールの内面のみならず、上記銅張積層板の上面及び下面も覆っていることと、上記銅張積層板上面の銅めっき層から構成される回路パターンの一部をボールバンプが形成されるためのパッドとすることが示されている。
　
（２）引用例１の摘記事項〔１ａ〕〜〔１ｆ〕及び図１〜図５を総合勘案すると、引用例１には、次の発明（以下、「引用例１発明」という。）が記載されていると認められる。
　
「ＩＣなどのパッケージとなるプリント配線板にボールバンプを形成する方法において、以下の各工程を有することを特徴とするプリント配線板のボールバンプ形成方法：
ａ．銅張積層板に多数の導通用バイヤホールを孔あけし、その内面及び前記銅張積層板の上面を覆う銅めっきを施す工程；
ｂ．前記銅張積層板の上面の前記ボールバンプの形成位置に対応するパッドを含む回路パターンを前記銅めっきのエッチングにより形成する工程；
ｃ．前記ボールバンプ形成位置に対応するダム孔を有するソルダーレジスト層を前記ボールバンプの形成面に形成する工程；
ｄ．両面に感光性を有するアクリルを主成分とする樹脂で作られたドライフィルムレジストを圧着し、マスク用フィルムやマスク用ガラスプレートを重ねて露光し焼付けした後、現像し、不要なドライフィルムを除去することにより、前記ダム孔より大径のはんだめっき孔を前記ダム孔に重ねて形成する工程；
ｅ．厚付けはんだめっき処理により前記ダム孔およびはんだめっき孔にはんだを供給する工程；
ｆ．前記ドライフィルムレジストを剥離する工程；
ｇ．加熱してはんだめっきをリフローしボールバンプとする工程。」
　
３．対比・判断
　そこで、本願発明と引用例１発明とを対比する。
（ア）引用例１発明における「銅張積層板」、「感光性を有するアクリルを主成分とする樹脂で作られたドライフィルムレジスト」、「厚付けはんだめっき処理によりダム孔およびはんだめっき孔に供給されたはんだ」、「剥離」及び「ＩＣなどのパッケージとなるプリント配線板にボールバンプを形成する方法」は、それぞれ本願発明の「基板」、「感光膜」、「導電性物質のバンプ部材」、「除去」及び「ＢＧＡ半導体パッケージの外部端子の製造方法」に相当する。
（イ）引用例１発明の「銅張積層板に多数の導通用バイヤホールを孔あけし、その内面及び前記銅張積層板の上面を覆う銅めっきを施す工程」における「多数の導通用バイヤホール」は、銅張積層板即ち基板内に所定の間隔を置いて複数配置されたものであり、上記導通用バイヤホールに施された「銅めっき」は、該バイヤホールの内面に導電性を付与するための導電性部材である。そうすると、引用例１発明の「銅張積層板に多数の導通用バイヤホールを孔あけし、その内面及び前記銅張積層板の上面を覆う銅めっきを施す工程」と、本願発明の「基板内に所定の間隔を置いて複数の内部リードを形成する工程」とは、「基板内に所定の間隔を置いて複数の導電性部材を形成する工程」である点で一致する。
（ウ）引用例１発明の「銅張積層板の上面の前記ボールバンプの形成位置に対応するパッドを含む回路パターンを前記銅めっきのエッチングにより形成する工程」における「バッド」は、基板の上面に形成されるものであり、かつ導通用バイヤホールの内面に形成された銅めっきと一体化したもので、しかも、それ自体導電性物質からなる部材である。そうすると、引用例１発明の「銅張積層板の上面の前記ボールバンプの形成位置に対応するパッドを含む回路パターンを前記銅めっきのエッチングにより形成する工程」と、本願発明の「前記複数の内部リードが形成された前記基板の上面に前記内部リードと接触する導電性物質のアイランドを形成する工程」とは、「複数の導電性部材が形成された基板の上面に前記導電性部材と接触する導電性物質からなる部材を形成する工程」である点で一致する。
（エ）引用例１発明の「両面に感光性を有するアクリルを主成分とする樹脂で作られたドライフィルムレジストを圧着し、マスク用フィルムやマスク用ガラスプレートを重ねて露光し焼付けした後、現像し、不要なドライフィルムを除去することにより、前記ダム孔より大径のはんだめっき孔を前記ダム孔に重ねて形成する工程」と、本願発明の「アイランドを被覆する感光膜を基板上に形成する工程と、前記感光膜をパターニングして前記アイランドの表面を露出させる工程」とは、導電性物質からなる部材を被覆する感光膜を基板上に形成する工程と、前記感光膜をパターニングして前記導電性物質からなる部材の表面を露出させる工程とを有する点で一致する。
（オ）引用例１発明の「厚付けはんだめっき処理により前記ダム孔およびはんだめっき孔にはんだを供給する工程」と、本願発明の「露出されたアイランド上に導電性物質のバンプ部材を形成する工程」とは、露出された導電性物質からなる部材上に導電性物質のバンプ部材を形成する工程である点で一致する。
（カ）引用例１発明の「ドライフィルムレジストを剥離する工程」は、本願発明の「基板上に残っている感光膜を除去する工程」に相当する。
　
　以上の（ア）〜（カ）を考慮すると、本願発明と引用例１発明とは次の点で一致する。
　
＜一致点＞
「基板内に所定の間隔を置いて複数の導電性部材を形成する工程と、前記導電性部材が形成された基板の上面に前記導電性部材と接触する導電性物質からなる部材を形成する工程と、前記導電性物質からなる部材を被覆する感光膜を前記基板上に形成する工程と、前記感光膜をパターニングして前記導電性物質からなる部材の表面を露出させる工程と、前記露出された導電性物質からなる部材上に導電性物質のバンプ部材を形成する工程と、前記基板上に残っている感光膜を除去する工程と、を順次行うＢＧＡ半導体パッケージの外部端子の製造方法。」
　
　一方で、本願発明と引用例１発明とは、次の点で相違する。
　
＜相違点１＞
　基板内に所定の間隔を置いて複数形成されるとともに、該基板の上面の導電性物質からなる部材に接触して形成される導電性部材が、本願発明では、「内部リード」であるのに対して、引用例１発明では、導通用バイヤホールに施された銅めっきである点。
　
＜相違点２＞
　基板の上面に形成され、その上に導電性物質のバンプ部材が形成される「導電性物質からなる部材」が、本願発明では、「導電性物質のアイランド」乃至「アイランド」であるのに対して、引用例１発明では、導通用バイヤホールの内面及び基板の上面を覆う銅めっきのエッチングにより形成されたパッドである点。
　
　以下、上記相違点１、２について検討する。
　
＜相違点１、２について＞
　ＢＧＡ型半導体パッケージにおいて、（ａ）半導体チップが実装される基板の裏面側に外部端子としてのボールを形成し、前記基板の内部に裏面側の前記ボールへの電気的な導通を図るための配線パターン、即ち内部リードを形成することと、（ｂ）ボールを実装するために、前記基板裏面に露出された前記配線パターンの端部に電気的に接続した島状の導電性部材、即ち導電性物質のアイランドを形成することは、以下の周知例１、２に記載されるように、本願優先日前既に周知の事項である。
　そして、該周知の事項を引用例１発明に適用することにより、引用例１発明における「導通用バイアホールに施された銅めっき」及び「銅めっきのエッチングにより形成されたバッド」をそれぞれ本願発明の如く「内部リード」及び「導電性物質のアイランド」とすることは、当業者が容易になし得たことである。
　
周知例１：特開平８−２３０５０号公報
〔周１ａ〕「【請求項１】導体ボ−ルから成る複数の端子を下面に有する多層配線基板と、この多層配線基板の上に載置された半導体素子とを具え、前記端子が前記半導体素子の電極端子にそれぞれ接続されているＢＧＡ（ボ−ルグリッドアレイ）型半導体装置において、
　前記多層配線基板と前記半導体素子を接続するＴＡＢテ−プキャリアを具え、このＴＡＢテ−プキャリアのインナ−リ−ドが前記半導体素子の電極端子に、アウタ−リ−ドが前記多層配線基板の表面の配線パタ−ンに、それぞれ接続されていることを特徴とするＢＧＡ型半導体装置。」（【特許請求の範囲】の【請求項１】）
　
〔周１ｂ〕「［実施例１］
　図１に本発明によるＢＧＡ型半導体装置の断面を示す。また図２に一部分の拡大断面図を示す。このＢＧＡ型半導体装置は、底面に複数のボ−ル端子７を設けた多層配線基板１と、多層配線基板１上に設けられたＬＳＩチップ４（半導体素子）と、ＴＡＢテ−プキャリア１１から主に構成されている。ＴＡＢテ−プキャリア１１は、ポリイミドフィルム１２上に貼り付けられたインナ−リ−ド１３とアウタ−リ−ド１４を有する。インナ−リ−ド１３はＬＳＩチップ４の電極バンプ４ａに接合され、アウタ−リ−ド１４は、接合部１５を介して多層配線基板１の表面の配線パッド２ａに接合されている。ボ−ル端子７は多層配線基板１の底面のボ−ル形成ランド８の上に形成される。多層配線基板１の各層の配線パタ−ン２の導体はバイアホ−ル２ｂで相互に接続されている。・・・
　ＬＳＩチップ４は３００ピンの半導体素子である。ＴＡＢテ−プキャリア１１は、厚さ７５ミクロンのポリイミドフィルム１２上に厚さ２５ミクロンの銅箔をエポキシ系接着剤で貼り付けたものである。この銅箔のフォトケミカルエッチングによりインナ−リ−ド１３、アウタ−リ−ド１４、およびフィルム上の配線パタ−ンが形成される。これらの上には厚さ0.５ミクロンのニッケルめっきを施した上に厚さ0.５ミクロンの金めっきが施されている。・・・
　多層配線基板１は４層の導体層を有するセラミック基板である。各層の配線パタ−ン２の導体は銅ペ−スト厚膜印刷により形成される。最上層の配線パタ−ンには７ないし１０ミクロンの錫めっきが施されている。バイアホ−ル２ｂを介する各層の導体の接続には、モリブデンペ−ストの穴埋め印刷を用いた。」（【００２３】〜【００２５】及び図１参照。）
　
周知例２：特開平８−４６０８５号公報
〔周２ａ〕「図１乃至図４は本発明の一実施例である半導体装置１０を示している。図１は半導体装置１０の断面図であり、図２は半導体装置１０の平面図である。・・・
　各図に示すように、半導体装置１０は大略すると多層プリント基板１１，半導体素子１２，支持部材１３，半田ボール１４，及び封止樹脂１５（梨地で示す）等により構成されている。・・・
　多層プリント基板１１は、ガラス−エポキシ製のプリント基板単体層を複数枚積層した構成とされている（図１では、各プリント基板単体層が一体化された状態を示している）。・・・
　上記多層プリント基板１１を構成する各プリント基板単体層は、夫々その表面に所定の配線がプリント形成されており、よってこの多層プリント基板１１を積層して一体化するとにより、各プリント基板単体層に形成された配線は多層プリント基板１１の内部に埋設された配線となる（この配線を内部配線２０という）。また、複数枚積層されたプリント基板単体層間における電気的接続は、スルーホール１６を用いて行われている。このスルーホール１６は、各プリント基板単体層に形成された孔の内壁に例えば銅メッキを施した構成とされている。・・・
　また、半田ボール１４は外部接続端子として機能するものであり、半導体装置１０が実装される実装基板（図示せず）に接続されるものである。この半田ボール１４は、多層プリント基板１１の実装面１１ｂに形成されている外部接続用パッド２５に設けられている。この外部接続用パッド２５は、半田との接合性、及び前記したスルーホール１６を構成する銅との接合性が共に良好な材料により形成されている。・・・
　また、上記のように半導体素子１２と接続された電極部１９は、多層プリント基板１１内に形成されたスルーホール１６及び内部配線２０により多層プリント基板１１の実装面１１ｂに引き出され外部接続用パッド２５と電気的に接続されている。よって、半導体素子１２と半田ボール１４は、ワイヤ２６，電極部１９，スルーホール１６，内部配線２０，外部接続用パッド２５を介して電気的に接続された構成とされている。・・・
　上記のように、半導体素子１２と半田ボール１４とを電気的に接続するに際し、基板として多層プリント基板１１を用い、この多層プリント基板１１内に形成されたスルーホール１６及び内部配線２０を用いて配線の引き回しを行うことにより、配線設計を容易に行うことができると共に半導体素子１２から半田ボール１４に至る配線長を短い距離で行うことができる。このため、半導体素子１２から半田ボール１４に至る配線のインダクタンスの低減を図ることができ、配線間の相互干渉に起因した動作不良等の発生を防止することができる。」（【００５４】〜【００６４】及び図１参照。）
　
　そして、本願発明の効果は、引用例１発明及び前記周知事項から予測可能な範囲のものにすぎず、格別顕著でない。
　したがって、本願発明は、引用例１発明及び前記周知事項に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明（本願発明）は、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、その余の請求項について論及するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。