(57)【特許請求の範囲】
【請求項１】
下から順にゲート電極、ゲート絶縁膜、半導体薄膜及び層間絶縁膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置であって、
前記薄膜トランジスタは、ゲート電極に対面するチャネル領域とその両側に位置するソース領域及びドレイン領域とが該半導体薄膜に形成されており、
前記薄膜トランジスタは該層間絶縁膜の上から平坦化膜で覆われており、
前記層間絶縁膜の表面には該チャネル領域と重なる部分に導体膜が形成されており、該平坦化膜と該層間絶縁膜との間に生じる陽電荷からチャネル領域を電気的に遮蔽し、
前記導体膜は、ソース領域又はドレイン領域と同電位に接続されており、
前記導体膜はチャネル領域の幅寸法より大きな幅寸法を有し、且つ幅方向に関し該チャネル領域の全部と重なっており、
前記導体膜は長さ方向に関しチャネル領域の全部より小さな部分に重なっていることを特徴とする薄膜半導体装置。
【請求項２】
前記薄膜トランジスタは、一対のゲート電極に夫々対面する一対のチャネル領域が該半導体薄膜に形成されており、前記層間絶縁膜の表面には少なくとも片方のチャネル領域と重なる部分に導体膜が形成されていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項３】
所定の間隙を介して互いに接続した一対の絶縁基板と、該間隙に保持された電気光学物質とを備え、一方の絶縁基板には対向電極が形成され、他方の絶縁基板には下から順にゲート電極、ゲート絶縁膜、半導体薄膜及び層間絶縁膜を積層したボトムゲート構造の薄膜トランジスタ及び画素電極が集積形成された表示装置であって、
前記薄膜トランジスタは、ゲート電極に対面するチャネル領域とその両側に位置するソース領域及びドレイン領域とが該半導体薄膜に形成されており、
前記薄膜トランジスタは該層間絶縁膜の上から平坦化膜で覆われており、
前記層間絶縁膜の表面には該チャネル領域と重なる部分に導体膜が形成されており、該平坦化膜と該層間絶縁膜との間に生じる陽電荷からチャネル領域を電気的に遮蔽し、
前記導体膜は、ソース領域又はドレイン領域と同電位に接続されており、前記導体膜はチャネル領域の幅寸法より大きな幅寸法を有し、且つ幅方向に関し該チャネル領域の全部と重なっており、前記導体膜は長さ方向に関しチャネル領域の全部より小さな部分に重なっていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多結晶シリコン等を活性層とするボトムゲート型の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置に関する。又、薄膜半導体装置を駆動基板に用いた表示装置に関する。より詳しくは、ボトムゲート型の薄膜トランジスタの特性改善技術に関する。
【０００２】
【従来の技術】
薄膜膜半導体装置は表示用としてアクティブマトリクス型液晶ディスプレイ等の駆動基板に好適であり、現在盛んに開発が進められている。薄膜トランジスタの活性層（チャネル領域）には多結晶シリコン又は非晶質シリコンが用いられる。特に、多結晶シリコン薄膜トランジスタは小型で高精細のアクティブマトリクス型カラー液晶表示装置が実現でき、注目を集めている。透明なガラス等からなる絶縁基板上に画素スイッチング素子として薄膜トランジスタを形成するため、従来の半導体技術では電極材料や抵抗材料としてのみ活用されていた多結晶シリコン薄膜を活性層に利用する技術である。市場で求められる画像品位を実現するための高密度設計が可能な高性能のスイッチング素子用薄膜トランジスタを実現できる唯一の技術である。これは同時に、従来外付けのＩＣを用いていた周辺回路部を画素アレイ部と同一基板上に同一プロセスで形成することを可能にした。
【０００３】
ところで、薄膜トランジスタは従来トップゲート型の構造が主流であった。トップゲート構造は絶縁基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介して上方にゲート電極を形成する。液晶ディスプレイ用の薄膜半導体装置では、低コストの大型ガラス板を絶縁基板に使用する。このガラス板にはＮａ等の不純物金属が多く含まれているため、薄膜トランジスタを駆動する電圧に応じてＮａ等が極在化する。その電界によって薄膜トランジスタの特性が変動する。これに対処するため、近年ボトムゲート型の構造が開発されている。これは、ガラス板等の絶縁基板上に金属膜等からなるゲート電極を配置し、その上にゲート絶縁膜を介して半導体薄膜を形成している。ゲート電極がガラス板中の電界を遮蔽する効果があり、構造的な観点から信頼性上トップゲート型に比べボトムゲート型のほうが優れている。
【０００４】
【発明が解決しようとする課題】
図５は、従来の薄膜半導体装置を示す模式的な断面図である。この薄膜半導体装置は絶縁基板１上にボトムゲート構造の薄膜トランジスタ３を集積形成したものである。図示を簡略化するため、薄膜トランジスタは１個のみを示してある。薄膜トランジスタ３は下から順にゲート電極５、ゲート絶縁膜４、半導体薄膜２及び層間絶縁膜９を積層したボトムゲート構造である。薄膜トランジスタ３は、ゲート電極５に対面するチャネル領域２０とその両側に位置するソース領域７及びドレイン領域８とが半導体薄膜２に形成されている。チャネル領域２０の直上はストッパ６で保護されている。係る構造を有する薄膜トランジスタ３は層間絶縁膜９により被覆されている。その上にはアルミニウム等の導体膜１０Ｓ，１０Ｄが形成されており、層間絶縁膜９に開口したコンタクトホールを介して、それぞれソース領域７及びドレイン領域８に電気接続している。導体膜１０Ｓ，１０Ｄは電極及び配線としてパタニングされている。この薄膜半導体装置を表示装置の駆動基板に用いる場合、薄膜トランジスタ３や導体膜１０Ｓ，１０Ｄを平坦化膜１２で被覆する。平坦化膜１２の上に液晶等の電気光学物質５０が重なることになる。
【０００５】
ボトムゲート型の薄膜トランジスタ３では、チャネル領域２０の上部が、ＳｉＯ２  やＳｉＮ等からなる層間絶縁膜９やアクリル樹脂等からなる平坦化膜１２で覆われている。通常はこの構造で特に問題はない。しかしながら、表示装置等に組み込んだ場合信頼性上の問題が生じる。即ち、平坦化膜１２とその上の電気光学物質５０との界面に陽電荷が生じる。具体的には、ゲート電極５の電位等によって電気光学物質５０中の水分やイオンが引きつけられる。これらが陽電荷として平坦化膜１２と電気光学物質５０の界面に滞留する。更に、水分やイオンが平坦化膜１２中を下方拡散し、層間絶縁膜９と平坦化膜１２の界面に陽電荷が生じる。この陽電荷によりチャネル領域２０中にバックチャネルが形成され、薄膜トランジスタ３の閾電圧Ｖｔｈが変動したり電流リークが生じる。このように、ボトムゲート構造の薄膜トランジスタは使用状況によって外部からの不純物に対して特性変動を起こす要因を内在している。
【０００６】
図６はチャネル領域２０のエネルギーバンドを表した模式図である。チャネル領域２０は上下から層間絶縁膜９とゲート絶縁膜４により挟まれている。チャネル領域２０はＳｉ等の半導体薄膜からなり、層間絶縁膜９及びゲート絶縁膜４は例えばＳｉＯ２  膜からなる。チャネル領域２０の下側にはゲート絶縁膜４を介してメタルのゲート電極５が配されている。係る系では、伝導帯エネルギー端ＥＣは実線で示すプロファイルになる。尚ＥＦはフェルミレベルを表している。ＥＣがゲート絶縁膜４側で低くなるため、ゲート絶縁膜４との界面に沿って本来のチャネルＣＨができる。しかしながら、層間絶縁膜９の表面に陽電荷が蓄積されると、ＥＣが層間絶縁膜９の裏面側で点線のように落ち込み、層間絶縁膜９との界面に沿ってバックチャネルＢＣＨが形成される。これがボトムゲート構造の薄膜トランジスタの閾電圧変動や電流リークをもたらす。
【０００７】
【課題を解決するための手段】
上述した従来の技術の課題を解決するために以下の手段を講じた。本発明に係る薄膜半導体装置は基本的に、薄膜トランジスタを絶縁基板上に集積形成したものである。薄膜トランジスタはボトムゲート構造を有し、下から順にゲート電極、ゲート絶縁膜、半導体薄膜及び層間絶縁膜を積層している。薄膜トランジスタはゲート電極に対面するチャネル領域とその両側に位置するソース領域及びドレイン領域とが半導体薄膜に形成されている。特徴事項として、前記薄膜トランジスタは該層間絶縁膜の上から平坦化膜で覆われており、層間絶縁膜の表面にはチャネル領域と重なる部分に導体膜が形成されており、該平坦化膜と該層間絶縁膜との間に生じる陽電荷からチャネル領域を電気的に遮蔽する。即ち、前記導体膜はソース領域又はドレイン領域と同電位に接続されている。又、前記導体膜はチャネル領域の幅寸法より大きな幅寸法を有し且つ幅方向に関し該チャネル領域の全部と重なっている。さらに前記導体膜は長さ方向に関しチャネル領域の全部より小さな部分に重なっている。応用例では、前記薄膜トランジスタは一対のゲート電極にそれぞれ対面する一対のチャネル領域が該半導体薄膜に形成されたダブルゲート構造である。この場合、前記層間絶縁膜の表面には少なくとも片方のチャネル領域と重なる部分に導体膜を形成する。
【０００８】
本発明は上述した薄膜半導体装置に加えて表示装置を包含している。表示装置は所定の間隙を介して互いに接続した一対の絶縁基板と、該間隙に保持された電気光学物質とを備えている。一方の絶縁基板には対向電極が形成され、他方の絶縁基板には薄膜トランジスタ及び画素電極が集積形成されている。薄膜トランジスタはボトムゲート構造を有し、下から順にゲート電極、ゲート絶縁膜、半導体薄膜及び層間絶縁膜を積層している。薄膜トランジスタはゲート電極に対面するチャネル領域とその両側に位置するソース領域及びドレイン領域とが該半導体薄膜に形成されている。特徴事項として、前記薄膜トランジスタは該層間絶縁膜の上から平坦化膜で覆われており、前記層間絶縁膜の表面には該チャネル領域と重なる部分に導体膜が形成されており、該平坦化膜と該層間絶縁膜との間に生じる陽電荷からチャネル領域を電気的に遮蔽する。前記導体膜はソース領域又はドレイン領域と同電位に接続されている。又、前記導体膜はチャネル領域の幅寸法より大きな幅寸法を有し且つ幅方向に関し該チャネル領域の全部と重なっている。さらに前記導体膜は長さ方向に関しチャネル領域の全部より小さな部分に重なっている。
【０００９】
本発明によれば、チャネル領域の上部が導体膜で覆われている。このため、外部から陽電荷が供給されても、チャネル領域は導体膜の電位によって電気的に遮蔽（シールド）されるので、バックチャネルは形成されない。従って、ボトムゲート構造を有する薄膜トランジスタの閾電圧変動や電流リークを抑制することができる。
【００１０】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る薄膜半導体装置の部分断面図及び部分平面図である。（Ａ）に示すように、本薄膜半導体装置は薄膜トランジスタ３をガラス等からなる絶縁基板１に集積形成したものである。理解を容易にするため、１個の薄膜トランジスタ３のみを示してある。薄膜トランジスタ３はボトムゲート構造を有し、下から順にゲート電極５、ゲート絶縁膜４、半導体薄膜２及び層間絶縁膜９を積層している。ゲート電極５は金属膜をパタニングしたものであり、ゲート絶縁膜４はＳｉＯ２  やＳｉＮの単層膜又は多層膜からなり、半導体薄膜２は多結晶シリコン等からなり、層間絶縁膜９はＳｉＯ２  等からなる。薄膜トランジスタ３の素子領域となる半導体薄膜２には、ゲート電極５に対面するチャネル領域２０とその両側に位置するソース領域７及びドレイン領域８とが形成されている。チャネル領域２０の直上はＳｉＯ２  等からなるストッパ６で被覆されている。層間絶縁膜９の上にはアルミニウム等からなる導体膜１０Ｓ，１０Ｄがパタニング形成されている。導体膜１０Ｓは層間絶縁膜９に開口したコンタクトホールを介して薄膜トランジスタ３のソース領域７に電気接続している。導体膜１０Ｄは同じく層間絶縁膜９に開口したコンタクトホールを介して薄膜トランジスタ３のドレイン領域８に電気接続している。これらの導体膜１０Ｓ，１０Ｄは電極並びに配線として機能する。導体膜１０Ｓ，１０Ｄはアクリル樹脂等からなる平坦化膜１２により被覆されている。特徴事項として、層間絶縁膜９の表面にはチャネル領域２０と重なる部分に導体膜１０Ｓが延設されており、外部からチャネル領域２０を電気的に遮蔽する。係る構成により、チャネル領域２０にバックチャネルが形成されることを防止し、薄膜トランジスタ３の閾電圧変動や電流リークを抑制することが可能になる。本実施形態ではソース電極及び信号配線としてパタニングされた導体膜１０Ｓの一部を電気シールドとして利用している。即ち、シールド用の導体膜１０Ｓはソース領域７と同電位に接続されている。場合によってはドレイン電極としてパタニングされた導体膜１０Ｄを電気シールドに用いてもよい。或いは、ソース電極やドレイン電極とは別にチャネル領域２０の直上に電気シールド用の導体膜を形成してもよい。この場合、電気シールド用の導体膜はソース領域及びドレイン領域とは異なる電位（例えばゲート電位）に接続することができる。場合によっては、浮遊電位であっても電気シールドとして機能する。
【００１１】
（Ｂ）は、（Ａ）に示した薄膜トランジスタ３の模式的な平面図である。ゲート電極５と交差するようにゲート絶縁膜を挟んでアイランド状の半導体薄膜２が形成されている。ゲート電極５と重なる部分がチャネル領域２０となっている。導体膜１０Ｓは層間絶縁膜に開口したコンタクトホールＣＯＮを介してソース領域に接続し、導体膜１０Ｄは同じく層間絶縁膜に開口したコンタクトホールＣＯＮを介してドレイン領域に接続している。ソース側の導体膜１０Ｓがチャネル領域２０と重なるように延設されている。導体膜１０Ｓはチャネル領域２０の幅寸法Ｗ２より大きな幅寸法Ｗ１を有する。これにより、ソース領域／ドレイン領域間の電流リーク経路を完全に遮断することができる。又、導体膜１０Ｓはチャネル領域の全長Ｌ２より小さな部分Ｌ１に重なっている。このように、チャネル領域２０の少なくとも一部を電気的に遮蔽することで、電流リークを抑制することが可能である。（Ｃ）は変形例を表しており、導体膜１０Ｓはチャネル領域２０の全体と重なるように延設されている。
【００１２】
図２は、図１に示した薄膜半導体装置の製造方法を示す工程図である。まず（Ａ）に示すように、ガラス等からなる絶縁基板１の上に金属膜５ａをスパッタ法で全面的に形成する。この金属膜５ａは低抵抗であることが好ましく、更には高融点であることが望ましいので、一般的にＷ，Ｃｒ，Ｍｏ，Ｔｉを用いる。その膜厚は例えば１００ｎｍ程度である。
【００１３】
次に（Ｂ）に示すように、金属膜５ａを例えば等方性のドライエッチングでパタニングし、ゲート電極５に加工する。等方性のドライエッチングを行うことにより、ゲート電極５の断面形状を台形に加工することができる。即ち、ゲート電極５の端面は５°乃至１５°の範囲でテーパーが付けられる。続いて（Ｃ）に示すように、例えばプラズマＣＶＤ法（ＰＥ−ＣＶＤ法）でＳｉＯ２  を例えば１００乃至２００ｎｍの厚みで堆積し、ゲート電極５を被覆するゲート絶縁膜４とする。更にその上に、非晶質シリコンを例えば２０乃至６０ｎｍの厚みで堆積して半導体薄膜２を設ける。同一の成膜チャンバで真空を破らずにゲート絶縁膜４及び半導体薄膜２を連続成長させることができる。ここで、絶縁基板１を例えば４００℃の温度まで加熱する。ＰＥ−ＣＶＤ法で成膜した非晶質シリコンの半導体薄膜２には約１０％の水素が含まれており、４００℃の熱処理でこの水素は脱離する。このあと、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザ光を照射して半導体薄膜２の結晶化を図る。レーザ光のエネルギーによって非晶質シリコンが溶融し、固まるときに多結晶シリコンとなる。このとき、ゲート電極５は台形形状に加工されているため、段差部における半導体薄膜２の段切れを防止することが可能である。
【００１４】
更に（Ｄ）に示すように、半導体薄膜２の上にＳｉＯ２  をＰＥ−ＣＶＤ法で堆積する。その膜厚は例えば２００ｎｍ程度である。ここで裏面露光技術を使ってＳｉＯ２  をパタニングし、ストッパ６に加工する。即ち、遮光性を有するゲート電極５をマスクとして裏面露光を行うことによりセルフアライメントでゲート電極５に整合したストッパ６を得ることができる。ここで、ストッパ６をマスクとしてイオンドーピング法により不純物（例えば燐）を所定濃度で半導体薄膜２に注入する。これにより、ソース領域７及びドレイン領域８が形成される。又、ストッパ６の直下には不純物が注入されていないチャネル領域２０が残されることになる。以上により、ボトムゲート構造を有する薄膜トランジスタ３の基本構造が得られる。
【００１５】
最後に（Ｅ）に示すように、ドーピングされた原子を活性化するために再度レーザ光を照射する。結晶化と同一方法であるが、結晶を大きくする必要がないため弱いエネルギーで十分である。このあと、配線間の絶縁のためにＳｉＯ２  を例えば３００ｎｍの厚みで堆積して層間絶縁膜９とする。この層間絶縁膜９にコンタクトホールを開口した後、金属アルミニウム等をスパッタで堆積し、所定の形状にパタニングして導体膜１０Ｓ，１０Ｄに加工する。この際、パタニング用のマスクを改良して、ソース側の導体膜１０Ｓをチャネル領域２０上まで延在させる。こうすると、外部から陽電荷が供給されてもチャネル領域２０が導体膜１０Ｓの電位でシールドされるため、バックチャネルは形成されない。従って、ボトムゲート型の薄膜トランジスタ３に閾電圧変動や電流リークが生じなくなる。尚、導体膜１０Ｓはチャネル領域２０全体を被覆してもよいが、図示のように一部だけでも十分である。但し、チャネル領域の幅方向に沿って導体膜１０Ｓが欠損する部分ができないようにする必要がある。
【００１６】
図３は本発明に係る薄膜半導体装置の他の実施形態を示す模式的な部分断面図である。図示するように、本薄膜半導体装置は下から順にゲート電極５、ゲート絶縁膜４、半導体薄膜２及び層間絶縁膜９を積層したボトムゲート構造の薄膜トランジスタ３をガラス等からなる絶縁基板１上に集積形成したものである。本薄膜半導体装置はアクティブマトリクス型表示装置の駆動基板に用いられる。このため、薄膜トランジスタ３には画素電極１４が接続されている。又、薄膜トランジスタ３は信頼性を高めるためダブルゲート構造となっている。即ち、薄膜トランジスタ３は一対のゲート電極５にそれぞれ対面する一対のチャネル領域２０が半導体薄膜２に形成されている。
【００１７】
ゲート電極５はＳｉＯ２  等からなるゲート絶縁膜４により被覆されている。その上には多結晶シリコン等からなる半導体薄膜２が成膜されている。その上には各ゲート電極５と整合するようにストッパ６がパタニング形成されている。ストッパ６の直下に位置する半導体薄膜２の部分がチャネル領域２０となる。又、半導体薄膜２には不純物が高濃度で注入されたソース領域７及びドレイン領域８が形成されている。更に、不純物が低能度で注入されたＬＤＤ領域７１，７８，８１も形成されている。係る構成を有する薄膜トランジスタ３はＳｉＯ２  等からなる層間絶縁膜９により被覆されている。層間絶縁膜９の上には信号配線を兼ねた導体膜１０Ｓがパタニング形成されており、コンタクトホールを介して薄膜トランジスタ３のソース領域７に電気接続している。この導体膜１０Ｓはアルミニウム等からなり、一方のチャネル領域２０の上まで延設されており、電気的なシールドとしても機能する。同様に、ドレイン領域８側にも導体膜１０Ｄがパタニング形成されており、他方のチャネル領域２０の上まで延設されている。これらの導体膜１０Ｓ，１０Ｄは平坦化膜１２により被覆されている。平坦化膜１２の上にはＩＴＯ等からなる画素電極１４がパタニング形成されている。この画素電極１４は平坦化膜１２に開口したコンタクトホール及び接続用の導体膜１０Ｄを介して薄膜トランジスタ３のドレイン領域８に電気接続している。
【００１８】
本実施形態では薄膜トランジスタ３は一対のゲート電極５にそれぞれ対面する一対のチャネル領域２０が半導体薄膜２に形成されており、層間絶縁膜９の表面には各チャネル領域２０と重なる部分に導体膜１０Ｓ，１０Ｄがそれぞれ形成されている。尚、本発明の効果を奏するためには、少なくとも片方のチャネル領域２０と重なる部分に電気シールドを形成すればよい。又、導体膜１０Ｓ，１０Ｄはアルミニウム以外の金属を用いることができる。或いは、画素電極１４をチャネル領域の上まで延設することにより、電気シールドとして用いることも可能である。尚、薄膜トランジスタ３は画素電極１４のスイッチング駆動に用いられており、交流化された画像信号が薄膜トランジスタ３に印加される。従って、実際のスイッチング動作ではソース領域７とドレイン領域８が交互に入れ替わる。換言すると、導体膜１０Ｓ，１０Ｄの電位が変動する。この電位が薄膜トランジスタ３のバックゲート側の閾電圧を超えることがないように、層間絶縁膜９及びストッパ６の膜厚を設定する必要がある。
【００１９】
尚、本薄膜半導体装置を用いて表示装置を組み立てる場合には、所定の間隙を介して一方の絶縁基板６０に他方の絶縁基板１を接合する。一方の絶縁基板６０はガラス等からなり、その表面には予め対向電極６１が形成されている。両基板６０，１の間隙には電気光学物質５０として例えば液晶が保持される。
【００２０】
最後に図４は、本発明に係る薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な斜視図である。この表示装置は駆動基板１と対向基板６０との間に液晶等からなる電気光学物質５０を保持した構造となっている。駆動基板１には画素アレイ部と周辺回路部とが集積形成されている。周辺回路部は垂直走査回路４１と水平走査回路４２とに分かれている。又、駆動基板１の上端側には外部接続用の端子電極４７も形成されている。各端子電極４７は配線４８を介して垂直走査回路４１および水平走査回路４２に接続されている。画素アレイ部には互いに交差するゲート配線４３と信号配線１０が形成されている。ゲート配線４３は垂直走査回路４１に接続し、信号配線１０は水平走査回路４２に接続している。両配線４３，１０の交差部には画素電極１４とこれを駆動する薄膜トランジスタ３とが形成されている。この薄膜トランジスタ３は図３に示したようにダブルゲート構造を有している。又、垂直走査回路４１及び水平走査回路４２を構成する薄膜トランジスタは、例えば図１に示したシングルゲート構造の薄膜トランジスタ３を用いている。対向基板６０の内表面には図示しないが対向電極も形成されている。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、層間絶縁膜の表面にはチャネル領域と重なる部分に導体膜が形成されており、外部からチャネル領域を電気的に遮蔽している。これにより、ボトムゲート構造の薄膜トランジスタの動作不安定要因を除き、安定動作を確保することが可能になり、高信頼性及び高品質のデバイスを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置の実施形態を示す模式的な部分断面図及び部分平面図である。
【図２】図１に示した薄膜半導体装置の製造方法を示す工程図である。
【図３】本発明に係る薄膜半導体装置の他の実施形態を示す部分断面図である。
【図４】本発明に係る表示装置の模式的な斜視図である。
【図５】従来の薄膜半導体装置を示す部分断面図である。
【図６】従来の薄膜半導体装置の課題を説明するためのエネルギーバンド図である。
【符号の説明】
１・・・絶縁基板、２・・・半導体薄膜、３・・・薄膜トランジスタ、４・・・ゲート絶縁膜、５・・・ゲート電極、７・・・ソース領域、８・・・ドレイン領域、９・・・層間絶縁膜、１０Ｓ・・・導体膜、１０Ｄ・・・導体膜、１２・・・平坦化膜、１４・・・画素電極、５０・・・電気光学物質、６０・・・絶縁基板、６１・・・対向電極
【図１】
0003587040.tif 000002
【図２】
0003587040.tif 000003
【図３】
0003587040.tif 000004
【図４】
0003587040.tif 000005
【図５】
0003587040.tif 000006
【図６】
0003587040.tif 000007