(57)【特許請求の範囲】
【請求項１】
有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、
前記オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号の立ち上がりから前記固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数する第１の計数回路と、
前記第１の計数回路の計数出力をデコードし、前記水平駆動停止期間の設定された水平駆動信号を出力する第１のデコード回路と、
前記基準信号の立ち上がりから前記水平駆動信号の前記水平駆動停止期間および有効画素信号部分を越えて前記クランプ信号を出力するまでの期間を計数する第２の計数回路と、
前記第２の計数回路の計数出力をデコードし、前記クランプ信号を出力する第２のデコード回路とを備えた固体撮像素子駆動装置。
【請求項２】
第２の計数回路は、複数の計数段と、前記各計数段の同時変化数および負荷容量を等しくする手段とからなることを特徴とする請求項１記載の固体撮像素子駆動装置。
【請求項３】
有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、
前記固体撮像素子の水平駆動信号の駆動開始点に対応する水平駆動開始信号を出力する水平駆動開始信号発生回路と、
前記水平駆動開始信号の立ち上がりから所定の期間経過後に、前記オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号を出力する基準信号発生回路と、
前記基準信号の立ち上がりから前記水平駆動信号の駆動終了点となるまでの第１の期間を計数するとともに、前記基準信号の立ち上がりから前記水平駆動信号の有効画素信号部分を越えて前記クランプ信号を出力するまでの第２の期間を計数する計数回路と、
前記水平駆動開始信号および前記計数回路の前記第１の期間の計数出力をデコードし、前記水平駆動停止期間の設定された水平駆動信号を出力する第１のデコード回路と、
前記計数回路の前記第２の期間の計数出力をデコードし、前記クランプ信号を出力する第２のデコード回路とを備えた固体撮像素子駆動装置。
【請求項４】
有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、
前記オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号を出力するとともに、前記基準信号の立ち上がりから前記固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数する第１の計数回路と、
前記第１の計数回路の計数出力をデコードし、前記水平駆動停止期間に対応する信号を出力する第１のデコード回路と、
前記第１のデコード回路の出力信号を論理演算して前記水平駆動停止期間の設定された水平駆動信号を出力する論理回路と、
前記第１の計数回路の前記基準信号の立ち上がりから前記水平駆動信号の有効画素信号部分を越えて前記クランプ信号を出力するまでの期間を計数する第２の計数回路と、
前記第２の計数回路の計数出力をデコードし、前記クランプ信号を出力する第２のデコード回路とを備えた固体撮像素子駆動装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、固体撮像素子駆動装置に関するものである。
【０００２】
【従来の技術】
近年、マルチメディアの発達は著しく、ＡＶ機器とＯＡ関連機器の統合を筆頭に従来になかった分野の市場開拓に各企業ともに力を注いでいる。特にＣＣＤ等の固体撮像素子を用いたビデオカメラやスチルカメラ等のコンピュータへの画像入力機器の開発は従来にない内容の商品開発が必要である。
【０００３】
従来のビデオカメラ出力信号は、ＮＴＳＣやＰＡＬ等のテレビジョン規格をもとにしている。固体撮像素子についても、ほとんどはテレビジョン規格で定められた周波数を持つ水平同期信号（以下「ＨＤ信号」と略す）を基準にして作成された駆動信号によって駆動されている。しかし、コンピュータへの画像入力の場合、画像入力機器はテレビジョン規格の制約を受ける必要がなく、逆に画像処理時間等を考慮にいれた新たな入力方法が必要になってくる。例えば、動画を１つの静止画毎に画像処理しながら入力したり、静止画を１水平ライン毎に処理しつつ入力してゆく必要がある場合、処理時間を考慮にいれて、ＨＤ信号より周期の長い別の基準信号を入力する必要がある。
【０００４】
一例として、ＣＣＤの水平方向の画素配列が有効画素とオプティカルブラック（以下「ＯＢ」と略す）の二種類で構成されている場合をあげる。有効画素とは、フォトダイオードによって光学的映像信号を電気信号に光電変換する部分で、ＯＢとは映像信号でなく、常時黒基準信号を出力する部分である。
従来の固体撮像素子駆動装置の構成およびその動作を図８および図９を参照しながら説明する。
【０００５】
図８に従来の固体撮像素子駆動装置の一構成例を示す。図８において、１は従来の固体撮像素子駆動装置、２は計数回路、３は第１のデコード回路、４は第２のデコード回路、５は固体撮像素子駆動装置１に入力されるテレビジョン規格で定められた周波数を持つＨＤ信号より周期の長い基準信号、６は固体撮像素子駆動装置１から出力されるＣＣＤの水平駆動信号、７は固体撮像素子駆動装置１から出力されるＣＣＤのＯＢ部をクランプしてＣＣＤ画素信号の黒基準信号を測定する信号（以下「ＣＰＯＢ信号」と略す）、８，９，１０はそれぞれ計数回路２の基準信号５の立ち上がりからの計数出力である。
【０００６】
図８の従来の固体撮像素子駆動装置の各部の信号電圧波形を図９に示す。図９において、１１はテレビジョン規格で定められた周波数を持つＨＤ信号である。また、１５〜１７はそれぞれ計数回路２の計数出力８〜１０が計数する計数期間である。１８〜２０はＣＣＤの水平駆動信号６において転送されるＣＣＤ出力画素信号の内訳であり、１８はＣＣＤの有効画素部分を転送する駆動信号部分（有効画素部分）、１９はＣＣＤのＯＢ信号部分を転送する駆動信号部分（ＯＢ信号部分）、２０はＣＣＤの信号を全て転送しおえた後の無信号すなわち空送りの駆動信号部分（空送り部分）である。２１はＣＣＤの水平駆動信号６において駆動が停止して、信号を転送しない水平駆動停止期間、２２はＣＣＤの水平駆動信号６において駆動開始してから次のＨＤ信号１１が立ち上がるまでに要する期間である。
【０００７】
図８の回路において、テレビジョン規格に準拠した固体撮像素子を使用し、静止画を１水平ライン毎に処理しつつ入力してゆく場合、すなわち処理時間を付け足してＨＤ信号１１より周期が長くなった基準信号５を入力した場合の固体撮像素子駆動装置の動作について説明する。
固体撮像素子駆動装置１において、計数回路２は基準信号５の立ち上がりから計数を開始する。計数回路２は、基準信号５の立ち上がりから計数を開始し、ＣＣＤの水平駆動信号６の有効画素部分１８の転送開始点で停止する。停止する必要があるのは、有効画素部分１８の転送中に計数回路２が動作した場合、計数回路２の動作によって発生する不均一な消費電流発生によって有効画素部分１８の波形にノイズ等の影響が発生するのを防止するためである。計数回路２の計数出力８は基準信号５の立ち上がりから期間１５だけ計数する。計数出力９は期間１６だけ計数する。第１のデコード回路３は計数出力８をデコードしてＣＣＤの水平駆動信号６の水平駆動停止期間２１の開始点を、計数出力９をデコードして水平駆動停止期間２１の終了点をつくる。ＣＣＤの水平駆動信号６の構成は、計数回路２の計数出力９をデコードして基準信号５の立ち上がりから期間１６だけ経てからＣＣＤの水平駆動を開始し、まず有効画素信号部分１８を転送する。その後ＯＢ信号部分１９を転送する。
【０００８】
ここで、基準信号５の代わりに、テレビジョン規格の周波数を持つＨＤ信号１１が入力とした場合、水平駆動停止期間２１から期間２２離れた有効画素部分１８の転送途中に次の立ち上がりがきて、計数回路２が再び計数を開始し、計数回路２が期間１５を計数したと同時にＯＢ信号部分１９の転送を終了し、駆動を停止して水平駆動停止期間２１となる。この場合、ＣＰＯＢ信号７はＯＢ信号転送途中の期間１７を経て立ち上がり、ＯＢ信号部を正確にクランプして映像信号の黒基準信号を測定する。ＣＣＤの有効画素信号部分１８の前にＯＢ信号部分を持つ場合があるが、ＣＣＤ信号出力部に近いためにノイズ等の影響を受け易いので、通常はＣＣＤの有効画素信号部分１８の後のＯＢ信号部分１９をクランプする。よって、計数回路２で基準信号５の立ち上がりから計数した期間１７をデコードして作成したＣＰＯＢ信号７は、実際には一つ前の水平期間のＯＢ信号をクランプしていることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら上記従来の構成によれば、図９の基準信号５のように、コンピュータの処理時間を考慮に入れた為にＨＤ信号１１より周期が長くなった場合、ＣＣＤの水平駆動信号６は、ＨＤ信号１１より周期の長い基準信号５の立ち上がりから期間１６の後に有効画素信号部分１８、そしてＯＢ信号部分１９を転送してゆくが、水平期間がＨＤ信号１１の場合より長いので、ＯＢ信号部分１９の転送を終了してもまだ基準信号５の次の立ち上がりはなく、何の信号も送らない空送り部分２０を続ける。よって、空送り途中に基準信号５の次の立ち上がりが計数回路２に入力され、期間１７を経てＣＰＯＢ信号７が立ち上がっても、空送り部分２０をクランプしてしまうので、最適な黒基準信号を測定することができないという問題が発生する。
【００１０】
この発明は、基準信号がテレビジョン規格の水平同期信号（ＨＤ信号）より周期が長くても、オプティカルブラックのクランプ信号（ＣＰＯＢ信号）をＣＣＤのオプティカルブラック信号（ＯＢ信号）部分にあわせて出力でき、最適な黒基準信号を測定することができる固体撮像素子駆動装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
請求項１の固体撮像素子駆動装置は、有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号の立ち上がりから固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数する第１の計数回路と、第１の計数回路の計数出力をデコードし、水平駆動停止期間の設定された水平駆動信号を出力する第１のデコード回路と、基準信号の立ち上がりから水平駆動信号の水平駆動停止期間および有効画素信号部分を越えてクランプ信号を出力するまでの期間を計数する第２の計数回路と、第２の計数回路の計数出力をデコードし、クランプ信号を出力する第２のデコード回路とを備えている。
【００１２】
請求項２の固体撮像素子駆動装置は、請求項１の固体撮像素子駆動装置において、第２の計数回路は、複数の計数段と、各計数段の同時変化数および負荷容量を等しくする手段とからなることを特徴とする。
請求項３の固体撮像素子駆動装置は、有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、固体撮像素子の水平駆動信号の駆動開始点に対応する水平駆動開始信号を出力する水平駆動開始信号発生回路と、水平駆動開始信号の立ち上がりから所定の期間経過後に、オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号を出力する基準信号発生回路と、基準信号の立ち上がりから水平駆動信号の駆動終了点となるまでの第１の期間を計数するとともに、基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてクランプ信号を出力するまでの第２の期間を計数する計数回路と、水平駆動開始信号および計数回路の第１の期間の計数出力をデコードし、水平駆動停止期間の設定された水平駆動信号を出力する第１のデコード回路と、計数回路の第２の期間の計数出力をデコードし、クランプ信号を出力する第２のデコード回路とを備えている。
【００１３】
請求項４の固体撮像素子駆動装置は、有効画素信号とオプティカルブラック信号を出力する固体撮像素子を駆動する固体撮像素子駆動装置であって、オプティカルブラック信号部分をクランプするクランプ信号の出力のタイミングを決めるための基準となる基準信号を出力するとともに、基準信号の立ち上がりから固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数する第１の計数回路と、第１の計数回路の計数出力をデコードし、水平駆動停止期間に対応する信号を出力する第１のデコード回路と、第１のデコード回路の出力信号を論理演算して水平駆動停止期間の設定された水平駆動信号を出力する論理回路と、第１の計数回路の基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてクランプ信号を出力するまでの期間を計数する第２の計数回路と、第２の計数回路の計数出力をデコードし、クランプ信号を出力する第２のデコード回路とを備えている。
【００１４】
【作用】
請求項１の固体撮像素子駆動装置は、第１の計数回路が基準信号の立ち上がりから固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数し、この計数出力を第１のデコード回路がデコードし、水平駆動停止期間の設定された水平駆動信号を出力する。そして、第２の計数回路が基準信号の立ち上がりから水平駆動信号の水平駆動停止期間および有効画素信号部分を越えてＯＢ信号部分に対応するまでの期間を計数し、この計数出力を第２のデコード回路がデコードし、ＣＰＯＢ信号を出力することにより、基準信号がテレビジョン規格の水平同期信号より周期が長くても、また、基準信号の周波数が変化しても、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。
【００１５】
さらに、請求項２の構成によれば、有効画素信号部分に対応する期間も計数を行う第２の計数回路が、複数の計数段と、各計数段の同時変化数および負荷容量を等しくする手段とからなることにより、第２の計数回路が不均一な電力消費を起こさず、有効画素信号にノイズ等の影響を与えることもない。
請求項３の構成によれば、水平駆動開始信号発生回路が固体撮像素子の水平駆動信号の駆動開始点に対応する水平駆動開始信号を出力する。そして、基準信号発生回路が水平駆動開始信号の立ち上がりから所定の期間経過後に基準信号を出力する。計数回路がこの基準信号の立ち上がりから水平駆動信号の駆動終了点となるまでの第１の期間を計数するとともに、基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてＯＢ信号部分に対応するまでの第２の期間を計数する。第１のデコード回路が水平駆動開始信号および計数回路の第１の期間の計数出力をデコードし、水平駆動停止期間の設定された水平駆動信号を出力する。そして、第２のデコード回路が、計数回路の第２の期間の計数出力をデコードし、ＣＰＯＢ信号を出力することにより、基準信号がテレビジョン規格の水平同期信号より周期が長くても、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。また、基準信号発生回路が水平駆動開始信号の立ち上がりから所定の期間経過後に基準信号を出力するが、所定の期間を変えて基準信号の周波数を自由に設定できる。
【００１６】
請求項４の構成によれば、第１の計数回路が、ＣＰＯＢ信号の出力のタイミングを決めるための基準となる基準信号を出力するとともに、基準信号の立ち上がりから固体撮像素子の水平駆動信号の水平駆動停止期間の開始点および終了点となるまでの期間を計数し、この計数出力を第１のデコード回路がデコードし、水平駆動停止期間に対応する信号を出力する。この第１のデコード回路の出力信号を論理回路が論理演算して水平駆動停止期間の設定された水平駆動信号を出力する。そして、第２の計数回路が、第１の計数回路の基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてＯＢ信号部分に対応するまでの期間を計数し、この第２の計数回路の計数出力を第２のデコード回路がデコードし、ＣＰＯＢ信号を出力することにより、第１の計数回路の出力する基準信号がテレビジョン規格の水平同期信号より周期が長くても、また、基準信号の周波数に関わらず、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。
【００１７】
【実施例】
以下、この発明の実施例について、図面を参照しながら説明する。
まず、請求項１，２に対応するこの発明の第１の実施例について、図１ないし図３を参照しながら説明する。
図１はこの発明の第１の実施例の固体撮像素子駆動装置の構成を示すブロック図である。図１において、３１はこの実施例の固体撮像素子駆動装置、３２は第１の計数回路、３３は第２の計数回路、３４は第１のデコード回路、３５は第２のデコード回路、３６はテレビジョン規格のＨＤ信号より周期が長く，ＣＰＯＢ信号の出力のタイミングを決めるための基準となる基準信号、３７はＣＣＤの水平駆動信号、３８はＣＰＯＢ信号、３９は第１の計数回路３２の第１の計数出力、４０は第１の計数回路３２の第２の計数出力、４１は第２の計数回路３３の計数出力である。
【００１８】
図１の固体撮像素子駆動装置の各部の信号電圧波形を図２に示す。図２において、１１はテレビジョン規格のＨＤ信号である。４６〜４８は第１の計数回路３２と第２の計数回路３３の計数回路出力で、それぞれ基準信号３６の立ち上がりからの計数期間である。４６は第１の計数回路３２の第１の計数出力３９の計数期間、４７は第１の計数回路３２の第２の計数出力４０の計数期間、４８は第２の計数回路３３の計数出力の計数期間である。４９はＣＣＤの水平駆動信号３７の駆動停止している水平駆動停止期間である。５０〜５２はＣＣＤの水平駆動信号３７にて転送されるＣＣＤ出力画素信号の内訳であり、５０はＣＣＤの有効画素部分の信号を転送する駆動信号部分（有効画素信号部分）、５１はＣＣＤのＯＢ部分の信号を転送する駆動信号部分（ＯＢ信号部分）、５２は空送りの駆動信号部分（空送り部分）である。
【００１９】
この固体撮像素子駆動装置３１の第１の計数回路３２は基準信号３６の立ち上がりから計数を開始する。計数出力３９は基準信号３６の立ち上がりから期間４６だけ計数する。計数出力４０は期間４７だけ計数する。第１のデコード回路３４は、期間４６の計数出力３９をデコードしてＣＣＤの水平駆動信号３７の水平駆動停止期間４９の開始点を作成し、期間４７の計数出力４０をデコードして水平駆動停止期間４９の終了点を作成する。第２の計数回路３３の計数出力４１は、第１の計数回路３２と同様に基準信号３６の立ち上がりから計数を開始し、期間４７とＣＣＤの有効画素信号部分５０の転送期間計数し続け、ＯＢ信号部分５１に合わせて期間４８を設定する。第２のデコード回路３５は、第２の計数回路３３の計数出力４１をデコードしてＣＰＯＢ信号３８を作成する。
【００２０】
この実施例によれば、従来方法と異なり、第２の計数回路３３でＣＣＤの水平駆動開始期間４７とＣＣＤの有効画素信号部分５０とＯＢ信号部分５１の期間の和の期間だけ計数するので、基準信号３６が図２のようにＨＤ信号１１より長い周期であっても、ＯＢ信号部分５１にあわせてＣＰＯＢ信号３８を立ち上がらせることができる。但し、有効画素信号部分５０の転送期間に第２の計数回路３３を動作させるので、第２の計数回路３３がノイズの原因となる不均一な電力消費を起こさないように、第２の計数回路３３にはグレーコード型の計数回路を使用する。図３にグレーコード型の計数回路の一構成例を示す。
【００２１】
図３において、６０はクロック信号入力、６１〜６６は計数回路としての出力を発生させるＪ−Ｋフリップフロップの計数段、６７〜８２は計数回路の同時変化数を均一にするＡＮＤゲート、８３〜９７は計数段６１〜６６の出力負荷容量を均一にするＡＮＤゲート、９８が計数回路の計数出力を出力するＡＮＤゲートである（この計数回路の詳細な構成並びに動作については、特願平２−１１９４３号を参照）。
【００２２】
第１の計数回路３２は、従来例の図８の計数回路２と同様に、基準信号３６の立ち上がりから計数を開始し、ＣＣＤの有効画素信号部分５０にかからないように停止するが、グレーコード型の第２の計数回路３３は、有効画素信号部分５０の期間中は均一な電力消費で動作を続ける。このグレーコード型の計数回路を第２の計数回路３３に使用して基準信号３６の立ち上がりからＣＣＤのＯＢを含む画素転送期間を作成することによって、基準信号３６がＨＤ信号１１の周期に比べて大きく、かつ周波数（あるいは周期）が変化する場合であっても、最適位置のＯＢ信号部分５１をクランプできるＣＰＯＢ信号３８を作成することが可能である。この実施例では基準信号３６を外部から入力する構成をとっているが、固体撮像装置３１の内部で基準信号３６を作成しても支障はない。
【００２３】
また、第２の計数回路３３には、ＣＣＤの有効画素信号部分５０にノイズ等の影響を与えないものであれば、グレーコード型の計数回路の代わりに用いても、同様の効果を得ることができる。
次に、請求項３に対応するこの発明の第２の実施例について、図４および図５を参照しながら説明する
図４はこの発明の第２の実施例の固体撮像素子駆動装置の構成を示すブロック図である。図４の実施例では、図１の実施例と異なり、グレーコード型の計数回路を使用しない構成であり、基準信号を作成する同期信号発生回路（以下「ＳＳＧ」と略す）と、ＣＣＤを駆動する固体撮像素子駆動回路（以下「ＣＧ」と略す）とで固体撮像素子駆動装置を構成し、ＳＳＧでＣＣＤの有効画素部分の計数を実施し、ＣＧは従来のようにＣＣＤの有効画素部分では計数を停止するので、ノイズ等の発生はなく、グレーコード型の計数回路を使用する必要はない。
【００２４】
図４において、１００はこの実施例の固体撮像素子駆動装置のＳＳＧ、１０１はこの実施例の固体撮像素子駆動装置のＣＧ、１０２はＳＳＧ１００の第１の計数回路（水平駆動開始信号発生回路）、１０３はＳＳＧ１００の第２の計数回路（基準信号発生回路）、１０４はＣＧ１０１の計数回路、１０５はＣＧ１０１の第１のデコード回路、１０６はＣＧ１０１の第２のデコード回路、１０７はＳＳＧ１００の第１の計数回路１０２の計数出力（水平駆動開始信号）、１０８はテレビジョン規格のＨＤ信号より周期の長い基準信号、１０９はＣＣＤの水平駆動信号、１１０はＣＰＯＢ信号、１１１はＣＧ１０１の計数回路１０４の第１の計数出力、１１２はＣＧ１０１の計数回路１０４の第２の計数出力である。
【００２５】
図４の固体撮像素子駆動装置の各部の信号電圧波形を図５に示す。図５において、１１はテレビジョン規格のＨＤ信号である。１２５はＳＳＧ１００の第２の計数回路１０３で計数する計数期間（所定の期間）、１２６，１２７はＣＧ１０１の計数回路１０４の基準信号１０８の立ち上がりからの計数期間（第１の期間，第２の期間）、１２８はＣＣＤの水平駆動信号１０９の水平駆動停止期間である。１２９と１３０はＣＣＤの水平駆動信号１０９にて転送されるＣＣＤ出力画素信号の内訳であり、１２９はＣＣＤの有効画素部分の信号を転送する駆動信号部分（有効画素信号部分）、１３０はＣＣＤのＯＢ部分の信号を転送する駆動信号部分（ＯＢ信号部分）である。
【００２６】
この実施例の固体撮像素子駆動装置は、第１の計数回路１０２および第２の計数回路１０３を有するＳＳＧ１００と、計数回路１０４，第１のデコード回路１０５および第２のデコード回路１０６を有するＣＧ１０１とからなる。ＳＳＧ１００の第１の計数回路１０２は、回路の原発振クロックを分周してＣＣＤの水平駆動信号の駆動開始点を作成する。この場合の原発振クロック周波数および分周段数は自由に設定できる。ＳＳＧ１００の第２の計数回路１０３は、ＳＳＧ１００の第１の計数回路１０２の計数出力１０７の立ち上がりから計数を開始し、ＣＰＯＢ信号１１０がＣＣＤの水平駆動信号１０９のうちのＯＢ信号部分１３０の適切な位置で立ち上がってＯＢレベルをクランプできるように、所定の期間１２５を計数して水平基準信号１０８を作成する。ＣＧ１０１の計数回路１０４は基準信号１０８の立ち上がりから計数を開始し、デコード回路１０５に期間１２６の計数出力１１１を出力し、ＣＣＤの水平駆動信号１０９の水平駆動停止期間１２８の開始点に使用する。次に水平駆動停止期間１２８の終了点、すなわち水平駆動信号１０９の駆動開始点として、ＳＳＧ１００から第１の計数回路１０２の計数出力１０７をＣＧ１０１の第１のデコード回路１０５に入力する。そして、第１のデコード回路１０５からＣＣＤの水平駆動信号１０９が出力される。
【００２７】
ＣＰＯＢ信号１１０は、ＣＧ１０１の第２のデコード回路１０６で計数回路１０４からの期間１２７の計数出力１１２をデコードして作成するが、ＳＳＧ１００の第１の計数回路１０２の計数出力１０７の立ち上がりから基準信号１０８の立ち上がりまでの期間１２５は従来例の図９の期間２２に等しいので、期間１２７を従来例の図９のＣＰＯＢ信号７の計数期間１７と同じに設定すれば、最適位置のＯＢ信号部分１３０をクランプできるＣＰＯＢ信号１１０を作成することが可能である。基準信号１０８の周波数についても、ＳＳＧ１００の第１の計数回路１０２の計数期間を変えることで、自由に設定できる。
【００２８】
次に、請求項４に対応するこの発明の第３の実施例について、図６および図７を参照しながら説明する。
図６はこの発明の第３の実施例の固体撮像装置駆動装置の構成を示すブロック図である。図６の実施例も図４の実施例と同様、グレーコード型の計数回路を使用しない構成であるが、図４の実施例とはＳＳＧおよびＣＧの回路構成、および出力信号が異なる。
【００２９】
図６において、１４０はこの実施例の固体撮像素子駆動装置のＳＳＧ、１４１はこの実施例の固体撮像素子駆動装置のＣＧ、１４２はＳＳＧ１４０の計数回路（第１の計数回路）、１４３はＳＳＧ１４０のデコード回路（第１のデコード回路）、１４４はＣＧ１４１の計数回路（第２の計数回路）、１４５はＣＧ１４１のデコード回路（第２のデコード回路）、１４６はＣＧ１４１の論理回路、１４７はＳＳＧ１４０の計数回路１４２の計数出力で、テレビジョン規格のＨＤ信号より周期が長く，ＣＰＯＢ信号の出力のタイミングを決めるための基準となる基準信号、１４８はＣＣＤの水平駆動信号、１４９はＣＰＯＢ信号、１５０はＳＳＧ１４０のデコード回路１４３の出力のデコード信号であり水平駆動信号１４８の水平駆動停止期間を作る信号、１５１と１５２はＳＳＧ１４０の計数回路１４２の計数出力で、計数出力１５１で水平駆動停止期間を作成するもととなる信号１５０の立ち上がりを作成し、計数出力１５２で信号１５０の立ち下がりを作成する。すなわちそれぞれ水平駆動信号１４８の駆動停止および開始点を作成する信号である。１５３はＣＧ１４１の計数回路１４４の計数出力である。
【００３０】
図７は図６の固体撮像素子駆動装置の各部の信号電圧波形図である。
図７において、１１はテレビジョン規格のＨＤ信号である。１６５は水平駆動停止期間を作成するもととなるデコード信号１５０の立ち下がりから基準信号１４７の立ち上がりまでの期間、１６６と１６７はそれぞれＳＳＧ１４０の計数回路１４２の計数出力１５１と１５２の計数期間となり、計数期間１６６と１６７の差はＣＣＤの水平駆動信号１４８の水平駆動停止期間、すなわち水平駆動停止期間を作成するもととなるデコード信号１５０の立ち上がった期間である。１６８はＣＧ１４１の計数回路１４４の計数出力１５３の計数期間で、基準信号１４７の立ち上がりからＣＰＯＢ信号１４９の立ち上がりまでを計数している。１６９と１７０はＣＣＤの水平駆動信号１４８にて転送されるＣＣＤ出力信号の内訳であり、１６９はＣＣＤの有効画素部分の信号を転送する駆動信号部分（有効画素信号部分）、１７０はＣＣＤのＯＢ部分の信号を転送する駆動信号部分（ＯＢ信号部分）である。
【００３１】
この実施例の固体撮像素子駆動装置は、計数回路１４２およびデコード回路１４３を有するＳＳＧ１４０と、計数回路１４４，デコード回路１４５および論理回路１４６を有するＣＧ１４１とからなる。ＳＳＧ１４０の計数回路１４２は、任意の計数段からなるカウンタで構成され、基準信号１４７を作成する。また、デコード信号１５０を作成するための計数出力１５１と１５２を出力する。ＳＳＧ１４０の計数回路１４２の計数出力は基準信号１４７としてＣＧ１４１に入力され、計数回路１４４とデコード回路１４５でＣＰＯＢ信号１４９が作成される。ＳＳＧ１４０の計数回路１４２は計数出力１５１と１５２を出力し、デコード回路１４３で水平駆動停止期間を作成するもととなる信号１５０を作成する。このデコード信号１５０はＣＧ１４１に入力されてＯＲゲートもしくはＡＮＤゲート等の論理回路１４６を用いて論理演算することでＣＣＤの水平駆動信号１４８を作成する。期間１６５を、従来例の図９の期間２２と同じに設定すれば、ＳＳＧ１４０の計数回路１４２で作成される基準信号１４７の周波数に関わらず、最適位置のＯＢ信号部分１７０をクランプするＣＰＯＢ信号１４９を作成することが可能である。
【００３２】
この実施例では、水平駆動信号１４８の水平駆動停止期間の作成に論理回路１４６を使用しているが、デコード信号１５０によって、回路がリセットされて駆動を停止する構成等、デコード信号１５０を用いて水平駆動信号の水平駆動停止期間が作成される回路であれば、同等の効果を得ることができる。
以上のように上記第１〜第３の実施例によれば、基準信号の周期の長さに関係なくＣＣＤのＯＢ信号部分にあわせてＣＰＯＢ信号を作成して、最適な黒基準信号を測定することができる。したがって、その実用的効果は極めて大である。
【００３３】
なお、上記第１〜第３の実施例では、ＣＣＤの水平の画素構成が有効画素部分とＯＢ部分の２つで構成されている場合について説明しているが、他の画素構成を持つＣＣＤを使用しても、例えば第１の実施例では、図１の第２の計数回路３３の計数出力４１の計数期間４８（図２）を変えてＣＰＯＢ信号３８をＯＢ信号部分５１（図２）に合わせるように設定すれば、他の画素構成のＣＣＤにおいても容易に実現することができる。第２および第３の実施例についても同様に、基準信号並びに水平駆動信号とＣＰＯＢ信号を作成する計数回路の計数期間を変えてＣＰＯＢ信号をＯＢ信号部分に合わせるように設定すれば、容易に実現可能である。
【００３４】
【発明の効果】
請求項１の固体撮像素子駆動装置は、第２の計数回路が、基準信号の立ち上がりから水平駆動信号の水平駆動停止期間および有効画素信号部分を越えてＯＢ信号部分に対応するまでの期間を計数し、この計数出力を第２のデコード回路がデコードし、ＣＰＯＢ信号を出力することにより、基準信号がテレビジョン規格の水平同期信号より周期が長くても、また、基準信号の周波数が変化しても、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。
【００３５】
さらに、請求項２の固体撮像素子駆動装置は、有効画素信号部分に対応する期間も計数を行う第２の計数回路が、複数の計数段と、各計数段の同時変化数および負荷容量を等しくする手段とからなることにより、第２の計数回路が不均一な電力消費を起こさず、有効画素信号にノイズ等の影響を与えることもない。
請求項３の固体撮像素子駆動装置は、基準信号発生回路が、水平駆動開始信号発生回路の出力する水平駆動開始信号の立ち上がりから所定の期間経過後に基準信号を出力し、計数回路が基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてＯＢ信号部分に対応するまでの第２の期間を計数し、第２のデコード回路が第２の期間の計数出力をデコードしＣＰＯＢ信号を出力することにより、基準信号がテレビジョン規格の水平同期信号より周期が長くても、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。また、基準信号発生回路が水平駆動開始信号の立ち上がりから所定の期間経過後に基準信号を出力するが、所定の期間を変えることにより基準信号の周波数を自由に設定できる。
【００３６】
請求項４の固体撮像素子駆動装置は、第２の計数回路が、第１の計数回路の出力する基準信号の立ち上がりから水平駆動信号の有効画素信号部分を越えてＯＢ信号部分に対応するまでの期間を計数し、この第２の計数回路の計数出力を第２のデコード回路がデコードし、ＣＰＯＢ信号を出力することにより、第１の計数回路の出力する基準信号がテレビジョン規格の水平同期信号より周期が長くても、また、基準信号の周波数に関わらず、ＣＰＯＢ信号をＣＣＤのＯＢ信号部分にあわせて出力でき、最適な黒基準信号を測定することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例の固体撮像素子駆動装置の構成を示すブロック図。
【図２】この発明の第１の実施例の固体撮像素子駆動装置の各部の信号電圧波形図。
【図３】この発明の第１の実施例における第２の計数回路の構成例を示すブロック図。
【図４】この発明の第２の実施例の固体撮像素子駆動装置の構成を示すブロック図。
【図５】この発明の第２の実施例の固体撮像素子駆動装置の各部の信号電圧波形図。
【図６】この発明の第３の実施例の固体撮像素子駆動装置の構成を示すブロック図。
【図７】この発明の第３の実施例の固体撮像素子駆動装置の各部の信号電圧波形図。
【図８】従来の固体撮像素子駆動装置の構成を示すブロック図。
【図９】従来の固体撮像素子駆動装置の各部の信号電圧波形図。
【符号の説明】
１１        テレビジョン規格のＨＤ信号
３１        固体撮像素子駆動装置
３２        第１の計数回路
３３        第２の計数回路
３４        第１のデコード回路
３５        第２のデコード回路
３６        基準信号
３７        ＣＣＤの水平駆動信号
３８        ＣＰＯＢ信号
３９        第１の計数回路の計数出力
４０        第１の計数回路の計数出力
４１        第２の計数回路の計数出力
４６        第１の計数回路の計数出力の計数期間
４７        第１の計数回路の計数出力の計数期間
４８        第２の計数回路の計数出力の計数期間
４９        水平駆動停止期間
５０        ＣＣＤの有効画素部分の信号を転送する駆動信号部分
５１        ＣＣＤのＯＢ部分の信号を転送する駆動信号部分
５２        空送りの駆動信号部分
６０        クロック信号入力
６１〜６６  Ｊ−Ｋフリップフロップの計数段
６７〜８２  計数回路の同時変化数を均一にするＡＮＤゲート
８３〜９７  計数段６１〜６６の出力負荷容量を均一にするＡＮＤゲート
９８        計数回路の計数出力
１００      同期信号発生回路（ＳＳＧ）
１０１      固体撮像素子駆動回路（ＣＧ）
１０２      ＳＳＧ１００の第１の計数回路
１０３      ＳＳＧ１００の第２の計数回路
１０４      ＣＧ１０１の計数回路
１０５      ＣＧ１０１の第１のデコード回路
１０６      ＣＧ１０１の第２のデコード回路
１０７      ＳＳＧ１００の第１の計数回路１０２の計数出力
１０８      基準信号
１０９      ＣＣＤの水平駆動信号
１１０      ＣＰＯＢ信号
１１１      ＣＧ１０１の計数回路１０４の計数出力
１１２      ＣＧ１０１の計数回路１０４の計数出力
１２５      ＳＳＧ１００の第２の計数回路１０３で計数する計数期間
１２６      計数回路１０４のＨＤ信号の立ち上がりからの計数期間
１２７      計数回路１０４のＨＤ信号の立ち上がりからの計数期間
１２８      水平駆動停止期間
１２９      ＣＣＤの有効画素部分の信号を転送する駆動信号部分
１３０      ＣＣＤのＯＢ部分の信号を転送する駆動信号部分
１４０      ＳＳＧ
１４１      ＣＧ
１４２      ＳＳＧ１４０の計数回路
１４３      ＳＳＧ１４０のデコード回路
１４４      ＣＧ１４１の計数回路
１４５      ＣＧ１４１のデコード回路
１４６      ＣＧ１４１の論理回路
１４７      基準信号
１４８      ＣＣＤの水平駆動信号
１４９      ＣＰＯＢ信号
１５０      水平駆動信号の水平駆動停止期間を作るデコード信号
１５１      ＳＳＧ１４０の計数回路１４２の計数出力
１５２      ＳＳＧ１４０の計数回路１４２の計数出力
１５３      ＣＧ１４１の計数回路１４４の計数出力
１６５      水平駆動停止期間を作成するもととなるデコード信号１５０の立ち
下がりから基準信号１４７の立ち上がりまでの期間
１６６      ＳＳＧ１４０の計数回路１４２の計数出力
１６７      ＳＳＧ１４０の計数回路１４２の計数出力
１６８      ＣＧ１４１の計数回路１４４の計数出力１５３の計数期間
１６９      ＣＣＤの有効画素部分の信号を転送する駆動信号部分
１７０      ＣＣＤのＯＢ部分の信号を転送する駆動信号部分
【図１】
0003587577.tif 000002
【図２】
0003587577.tif 000003
【図３】
0003587577.tif 000004
【図４】
0003587577.tif 000005
【図５】
0003587577.tif 000006
【図６】
0003587577.tif 000007
【図７】
0003587577.tif 000008
【図８】
0003587577.tif 000009
【図９】
0003587577.tif 000010