(57)【特許請求の範囲】
【請求項１】
基板を処理する真空チャンバを備える製造装置であって、
前記真空チャンバ内に、
前記基板を保持する基板ホルダーと、
前記基板ホルダーが位置する側の空間と他の部分の側の空間とを遮断する遮断開通自在の遮断手段とを備え、
前記遮断手段が、前記真空チャンバの内周壁に弁座部を取り付けられ、前記真空チャンバを分断するように設けられたバルブであり、
前記遮断手段から見て、前記基板ホルダーの側の空間に、前記基板をエッチングするガスを導入するガス導入手段を備え、
前記他の部分の側の空間に、開口部を前記基板ホルダーに向けた複数の成膜源装置を備える、半導体装置の製造装置。
【請求項２】
前記成膜源装置の少なくとも１つがラジカルガン装置として用いられる、請求項１に記載の半導体装置の製造装置。
【請求項３】
前記遮断手段から見て、前記基板ホルダーの側の空間に、前記基板をエッチングするガスを導入するガス導入手段を備え、
前記他の部分の側の空間に、前記基板にラジカル水素処理を施すためのラジカルガン装置および前記基板に薄膜を形成するための成膜源装置を備える、請求項１または２に記載の半導体装置の製造装置。
【請求項４】
前記基板ホルダーは前記基板をその表面が下向きになるように保持し、前記他の部分の側の空間に配置された前記装置が前記基板ホルダーの下方において前記基板ホルダーに開口を向けており、前記バルブが、前記真空チャンバを水平に分断するように設けられている、請求項１〜３のいずれかに記載の半導体装置の製造装置。
【請求項５】
前記成膜源装置が、少なくとも１つの半導体材料の成膜源装置および少なくとも１つの金属材料の成膜源装置を備える、請求項１〜４のいずれかに記載の半導体装置の製造装置。
【請求項６】
前記成膜源装置として、Ｚｎ、Ｓｅ、ＺｎＣｌ2、ＴｉおよびＡｕの成膜源装置を備える、請求項１〜５のいずれかに記載の半導体装置の製造装置。
【請求項７】
前記ガス導入手段が塩酸ガスを導入するガス導入手段である、請求項１〜６のいずれかに記載の半導体装置の製造装置。
【請求項８】
前記遮断手段から見て、前記成膜源装置が位置する側の空間から排気する第１の排気部と、前記基板ホルダーが位置する側の空間から排気する第２の排気部とを備える、請求項１〜７のいずれかに記載の半導体装置の製造装置。
【請求項９】
前記遮断手段が、所定のタイミングで自動的に遮断状態に移行し、また自動的に開通状態に戻る自動制御手段を備える、請求項１〜８のいずれかに記載の半導体装置の製造装置。
【請求項１０】
基板ホルダーと、塩酸ガス導入口と、ラジカルガン装置および成膜源装置と、前記ラジカルガン装置および成膜源装置の位置する空間と前記基板ホルダーおよび前記塩酸ガス導入口の位置する空間とを遮断する遮断開通自在の遮断手段とを有する真空チャンバ内においてＺｎＳｅ半導体基板に処理を施す、半導体装置の製造方法であって、
前記遮断手段を遮断状態として、前記塩酸ガス導入口から塩酸ガスを導入して前記ＺｎＳｅ半導体基板をエッチングする工程と、
前記エッチング工程の後、前記遮断手段を開通状態に戻した後で、前記ＺｎＳｅ半導体基板をラジカル水素で処理する工程と、
前記ラジカル水素処理の後に、前記成膜源装置を用いて前記ＺｎＳｅ半導体基板上にＺｎＳｅ半導体薄膜をエピタキシャル成長させる工程と、
前記ＺｎＳｅエピタキシャル薄膜に前記成膜源装置を用いて金属膜を形成する工程とを備える、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびその製造装置に関し、より具体的には、たとえば、液晶表示装置のバックライトに用いられるＺｎＳｅ系ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の化合物半導体装置の製造方法およびその製造装置に関する。
【０００２】
【従来の技術】
ＬＥＤ等の化合物半導体装置を駆動させるためには、ＺｎＳｅなどの化合物半導体に電極を形成することが必要である。たとえば、ＺｎＳｅ系ＬＥＤチップを製品化するには、ＺｎＳｅ基板裏面にオーミック接触の電極を形成する必要がある。しかし、ＺｎＳｅ基板にオーミック電極を形成することは、次の理由により、容易に行なうことができない。
（ａ）ＺｎＳｅ基板のキャリア濃度を限度まで高くしても１０１７台後半と低い。キャリア濃度が１０１７台後半を超えるＺｎＳｅ基板はこれまで製造されたことがない。とくにｐ型ＺｎＳｅ基板は、キャリア濃度を１０１７台にすることは不可能である。
（ｂ）基板表面に酸化物が生成しやすい。
（ｃ）発光部分の活性層やクラッド層の保護のため、電極形成時の処理温度を２５０℃以下にしなければならない。
【０００３】
従来よりオーミック接触を実現する電極金属として、低融点金属であるＩｎが知られている。上記のＺｎＳｅ基板に対してもＩｎを融着させることにより、オーミック電極を形成することができる。
【０００４】
しかしながら、Ｉｎを融着したＺｎＳｅ系ＬＥＤは、はんだリフロー時やトランスファーモールド時にＩｎの低融点に起因する種々の不良が発生する。たとえば、ＺｎＳｅ系ＬＥＤを２００℃〜２５０℃に加熱すると、Ｉｎの融点は１５７℃程度なので、ボールアップが生じる。このため、オーミック接触は部分的に実現されるが、平坦な界面を得ることができない。したがって、均一なオーミック接触を得ることができない。平坦なオーミック電極が形成されないと、ＬＥＤ装置全体に不必要に高い電圧を印加しなければならず、必要電池個数の増大等をもたらす。この結果、携帯電話器の液晶表示画面等のバックライトに使用しにくくなる。Ｉｎを用いないで、化合物半導体に対して熱的にも機械的にも安定なオーミック電極の開発が強く望まれている。
【０００５】
上記の課題を解決するために、低キャリア濃度の半導体基板に蒸着法により電極を形成する次の処理方法が開発された（特願２０００−３６７０５０）。
（１）低キャリア濃度の半導体基板の表面をクリーニングする。このクリーニング工程では、（ａ）２５０℃以下で塩酸ガスにより半導体基板表面の酸化膜や炭化物を除去する塩酸ガスクリーニング工程と、（ｂ）塩酸ガスでエッチングされた半導体基板表面にラジカル水素処理を行なうラジカル水素クリーニング工程とを備える。
（２）上記の２つのクリーニング工程の後、半導体基板上に高キャリア濃度の半導体層を成膜する。
（３）蒸着などによって金属膜などの導電性薄膜の形成を行なう。
【０００６】
上記の製造方法では、２５０℃程度以下のクリーニング処理により清浄表面を得ることに大きな特徴を有する。このため、半導体基板の表面側に形成した発光構造の部分を損なうことなく、清浄表面に高キャリア濃度の半導体層をエピタキシャル成長させ、金属電極へと連続させることができる。
【０００７】
上記の製造方法では、基板表面を一連の処理途中で大気中に暴露しないことが必要である。このため、図７に示すように、上記処理に用いられる処理装置が超高真空搬送路１３１で連結された装置が用いられる。すなわち、塩酸ガスエッチングを行うガス処理装置１３２と、ラジカル水素処理と半導体膜の成膜処理とを行なうＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）装置１３３と、金属膜の蒸着を行う導電層蒸着装置１３４とが超高真空路で連結されている。この製造装置を用いることにより、再酸化やパーティクルの再付着を防止して、ＺｎＳｅ系ＬＥＤの発光面と逆の面の側にオーミック電極を容易に形成することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の処理装置は、各処理装置を連続化したものを直列に配列したものなので、全体として見た場合、処理装置が大型化してかつ高価になる。また、処理装置の間を半導体基板を移動させるので処理時間が長引き、発光素子の値段を高価なものにしてしまう。
【０００９】
また、上記の各処理装置を１つの処理装置としてまとめて収納した場合には、たとえばエッチングの際にエッチングガスを導入した場合、エッチングガスにより、加熱された成膜源装置の材料や部品が損傷を受ける場合が生じる。
【００１０】
そこで、本発明は、真空容器外に暴露しないで複数の処理を連続して行なう場合、短時間で能率よく処理することを可能にする安価な製造装置および製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造装置は、基板を処理する真空チャンバを備える製造装置である。この装置は、真空チャンバ内に、基板を保持する基板ホルダーと、基板ホルダーが位置する側の空間と他の部分の側の空間とを遮断する遮断開通自在の遮断手段とを備える。また、上記の遮断手段を、真空チャンバの内周壁に弁座部が取り付けられ、真空チャンバを分断するように設けられたバルブとする。さらに上記遮断手段から見て、基板ホルダーの側の空間に、基板をエッチングするガスを導入するガス導入手段を備え、他の部分の側の空間に、開口部を基板ホルダーに向けた複数の成膜源装置を備える（請求項１）。
【００１２】
この構成により、真空チャンバを基板ホルダー側とそれ以外の部分とに分けることができる。このため、基板ホルダー側の空間に、たとえばエッチングガス等を導入口を設け、また、他方の空間に、たとえば成膜源装置などを配置することができる。この場合、上記遮断手段を遮断状態にして、腐食性のエッチングガスを導入して基板をエッチングしても、他方の空間の成膜源装置が腐食されて耐久性が劣化することがなくなる。また、たとえば、上記のエッチング後に上記遮断手段を開通状態にして、基板上に薄膜を形成することができる。このため、他の成膜装置に基板を移動させる必要がないので、清浄表面に能率よく薄膜を形成することが可能となる。また、上記の構成により、バルブの開閉により上記の遮断および開通を行なうことができる。このため、汎用性があり信頼性も高いバルブという安価な機械部品を用いて簡単な操作で遮断作用を得ることができる。また、バルブは自動化の実績も多いので、自動化を容易に行なうことができる。バルブは、弁の移動が大きなスペースを要しないという点で仕切弁を用いるのが好ましいが、真空チャンバの形状に応じて、止め弁などどのような弁を用いてもよい。さらに上記の構成により、エッチング処理と成膜処理とを同じ真空チャンバ内で行うことが可能になる。このため、製造能率向上や上記２つの処理の間で基板を真空チャンバ外に出さないことによる製品の品質向上を得ることができる。
【００１３】
上記のように、本発明では真空チャンバ内に上記遮断手段を設け、遮断状態と開通状態とをとることにより、上記遮断手段がない場合には同じ真空チャンバ内での共存がありえない複数の装置を同じ真空チャンバ内に配置して使用することが可能となる。このため、別々の装置で処理していた処理を１つの真空チャンバ内で行うことができる。この結果、（ａ）製造能率向上、（ｂ）高真空中での連続処理による汚染機会の排除、その結果得られる品質向上や歩留り向上、（ｃ）製造ラインの小型化、省スペース化、（ｄ）製造ライン設置の低コスト化、などを得ることができる。ここで、基板としては、半導体基板、ガラス基板等どのような基板を用いてもよい。たとえば、ＺｎＳｅ半導体基板、Ｓｉ半導体基板、ガラス基板に半導体膜を蒸着した基板などが対象となる。
【００１８】
本発明の半導体装置の製造装置では、成膜源装置の少なくとも１つがラジカルガン装置として用いられることができる（請求項２）。
【００１９】
たとえば成膜源装置にＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法の分子線発生装置であるＫセルを配置した場合に、Ｋセルは電力が投入されるセルであり、水素ガスをラジカル化するラジカルガン装置としてポートを兼用することができる。このため、Ｋセルと別構造のラジカルガン装置をとくに配置しなくても、Ｋセルのみを配置することにより、ガスのラジカル化ができる。このため、たとえば、バルブによって遮断された基板ホルダーと逆側の空間に成膜源装置のみを配置して、塩酸ガスクリーニングの際に吸着した塩素をＫセルを用いて除去することができる。
【００２０】
また、上記構成により、たとえば半導体基板表面を塩酸ガスでクリーニングのためのエッチングをした後、塩素が吸着している場合、その塩素を除いて清浄表面を得ることができる。この結果、たとえば、この清浄表面に半導体膜をエピタキシャル成長させることが可能となる。さらに上記エピタキシャル半導体膜の不純物濃度を高めることにより、オーミック電極を容易に形成することが可能となる。
【００２１】
本発明の半導体装置の製造装置では、遮断手段から見て、基板ホルダーの側の空間に、基板をエッチングするガスを導入するガス導入手段を備え、他の部分の側の空間に、基板にラジカル水素処理を施すためのラジカルガン装置および基板に薄膜を形成するための成膜源装置を備えることができる（請求項３）。
【００２２】
上記の構成により、通常は同じ真空チャンバ内での共存がありえないエッチング処理装置と、ラジカルガン装置および成膜処理装置とを共存させることができる。上記の場合、エッチング処理の際は、遮断手段を遮断状態にして基板にエッチング処理を施し、その後、遮断手段を開通状態に戻す。この開通状態において、基板を別の処理装置に移動することなく同じ真空チャンバ中でラジカル水素処理と成膜処理とを施すことができる。このため、処理効率が大幅に向上して製造コストを下げることができる。また、塩酸ガスエッチングに際して、塩酸ガスがラジカルガン装置や成膜源装置に触れてラジカルガン装置や成膜源装置などの耐久性を劣化することを防止することができる。さらに、塩酸ガスクリーニングをした後、真空チャンバ外の雰囲気にさらすことなく半導体基板を同じ真空チャンバ内でラジカル水素処理や成膜処理できるので、オーミック電極高品質の清浄表面を得ることができる。なお、上記製造装置には、ラジカル水素処理の水素を所定の圧力、たとえば１×１０−５Ｔｏｒｒにて供給する装置が備えられている。
【００２３】
本発明の半導体装置の製造装置では、基板ホルダーは基板をその表面が下向きになるように保持し、他の部分の側の空間に配置された装置が基板ホルダーの下方において基板ホルダーに開口を向けており、バルブが、真空チャンバを水平に分断するように設けられることができる（請求項４）。
【００２４】
この構成により、基板をパーティクル等が付着しにくい下向き配置とし、成膜源装置の配置を溶融金属などが安定に加熱される上向き配置とすることができる。また、上記の配置において、ドライエッチングにより基板をエッチングする場合には、エッチングに支障をきたすことはない。上記のような上部に基板ホルダーを、また下部に成膜源装置などを配置した場合には、バルブは、たとえば次のように配置される。すなわち、真空チャンバの内周壁にバルブの弁座部を固定して、その弁座部の中央に位置する孔部に弁がくるように配置することができる。このため、従来の装置を大幅に変えるのではなく、少しの改修により、安価に本発明の装置を形成することができる。
【００２５】
本発明の半導体装置の製造装置では、成膜源装置が、少なくとも１つの半導体材料の成膜源装置および少なくとも１つの金属材料の成膜源装置を備えることができる（請求項５）。
【００２６】
この構成により、クリーニングが終了した清浄表面に半導体薄膜および金属膜を連続して形成することができる。このため、たとえば、半導体基板上にオーミック電極などを容易に形成することができる。
【００２７】
本発明の半導体装置の製造装置では、成膜源装置として、Ｚｎ、Ｓｅ、ＺｎＣｌ2、ＴｉおよびＡｕの成膜源装置を備えることができる（請求項６）。
【００２８】
上記構成により、ＺｎＳｅ系化合物半導体基板上に、たとえば不純物を高濃度に含むＺｎＳｅ半導体膜をエピタキシャル成長させ、さらにその上にＴｉ膜、次いでＡｕ膜を形成することもできる。このため、ＺｎＳｅ系ＬＥＤチップの裏面電極をオーミック電極として形成することができる。
【００２９】
本発明の半導体装置の製造装置では、ガス導入手段が塩酸ガスを導入するガス導入手段であるように構成することができる（請求項７）。
【００３０】
上記構成により、遮断手段を遮断状態にして、基板を塩酸ガスでエッチングして、表面に塩素の吸着は残すものの、パーティクルなどの各種汚染物を除去することができる。このため、成膜源装置などに塩酸ガスによる損傷を与えることなく所定のクリーニング処理を行うことが可能となる。
【００３１】
本発明の半導体装置の製造装置では、遮断手段から見て、ラジカルガン装置が位置する側の空間から排気する第１の排気部と、前記基板ホルダーが位置する側の空間から排気する第２の排気部とを備えることが望ましい（請求項８）。
【００３２】
この構成において、互いに遮断された２つの空間から別々の排気孔を通って排気をすることができる。この場合、真空ポンプや配管などは、それぞれ共通の１台または共通部分を用いてもよく、そのほうが設備コスト的に好ましい。排気手段を遮断状態の両方の空間に設けることにより、開通状態に戻したとき、基板表面の清浄度を劣化させず、すぐに次の処理を開始することが可能となる。
【００３３】
本発明の半導体装置の製造装置では、遮断手段が、所定のタイミングで自動的に遮断状態に移行し、また自動的に開通状態に戻る自動制御手段を備えることが望ましい（請求項９）。
【００３４】
たとえば、塩酸ガスを導入しようとするとき、遮断手段を遮断状態に自動的に移行させ、塩酸ガスの導入がなくかつ塩酸ガスが所定濃度以下の場合に上記遮断手段を開通状態に自動的に戻すことができる。この結果、誤動作なく半導体基板にオーミック電極を形成した上で、成膜源装置の耐久性を向上させ、メンテナンス費用を節減することができる。
【００３５】
本発明の半導体装置の製造方法は、基板ホルダーと、塩酸ガス導入口と、ラジカルガン装置および複数の成膜源装置と、ラジカルガン装置および成膜源装置の位置する空間と基板ホルダーおよび塩酸ガス導入口の位置する空間とを遮断する遮断開通自在の遮断手段とを有する真空チャンバ内において半導体基板に処理を施す、半導体装置の製造方法である。この製造方法は、遮断手段を遮断状態として、塩酸ガス導入口から塩酸ガスを導入して基板ホルダーに保持されたＺｎＳｅ半導体基板をエッチングする工程と、エッチング工程の後、遮断手段を開通状態に戻した後で、ＺｎＳｅ半導体基板をラジカル水素で処理する工程と、ラジカル水素処理の後に、成膜源装置を用いてＺｎＳｅ半導体基板上に不純物を含むＺｎＳｅ半導体薄膜をエピタキシャル成長させ、次いで他の成膜源装置を用いてＺｎＳｅエピタキシャル膜の上に金属膜を形成する工程とを備える（請求項１０）。
【００３６】
この構成により、遮断手段付き真空チャンバを備える製造装置を用いて、ＺｎＳｅ系半導体基板にオーミック電極を容易に形成することができる。このとき、次の利点を有する。（Ａ１）塩酸ガスによって成膜源装置やラジカルガン装置を損傷しない。（Ａ２）製造能率を向上させることができる。（Ａ３）高真空中での連続処理によってＺｎＳｅ系半導体基板が高パーティクルの環境に暴露される機会を排除することができる。このため、半導体装置の品質向上を確保し、さらに製造歩留り向上を得ることができる。（Ａ４）製造ラインを小型化し、省スペース化することができる。（Ａ５）製造ライン設置の初期投資額などを減額することができる。
【００３７】
なお、上記の金属膜にはＴｉ膜およびＡｕ膜を用いることができる。
【００３８】
【発明の実施の形態】
次に図面を用いて本発明の実施の形態について説明する。図１は、本発明の実施例に用いたＬＥＤの製造装置である。この半導体装置の製造装置１０では、真空チャンバ２４内に基板ホルダー２１が下向きにマニピュレータ２９によって保持されている。この基板ホルダーには基板を加熱する加熱装置が備えられている。ＺｎＳｅ半導体基板１は、上記基板ホルダーに保持され、その処理される面を下方に向けている。マニピュレータ２９はその軸のまわりに回転し、ＺｎＳｅ系基板を回転させている。
【００３９】
遮断手段は、バルブの１種である仕切り弁２２によって構成されている。仕切り弁２２は、真空チャンバ２４の内壁に交差するように固定された弁座固定部２２ｂと、弁２２ａとを備えている。弁座固定部２２ｂは、弁２２ａを収容する弁座と、仕切り弁全体を真空チャンバ内周壁に固定する固定部とを備えている。弁２２ａは、遮断状態では、図２に示すように、弁座固定部２２ｂに囲まれた孔を塞ぐように配置される。また、開通状態では、図３に示すように、上記孔が開通するように配置される。図１では、弁２２ａは開通状態の配置をとっている。
【００４０】
仕切り弁２２からみて、基板ホルダーの側には塩酸ガスをＺｎＳｅ系基板に向けて流すノズル２３が配置されている。
【００４１】
また、仕切り弁２２の下方には、開口をＺｎＳｅ系基板に向けた成膜源装置であるＫセル２５，２５が配置されている。Ｋセル２５は、ラジカルガン装置として用いるものであり、Ｋセル２６は成膜源用のものである。図１では、Ｋセル２６は、模式的に１つの成膜源装置を表わしているが、実際は複数個のＫセルが配置されている。複数個のＫセルは、たとえばＺｎ用Ｋセル、Ｓｅ用Ｋセル、ＺｎＣｌ２用Ｋセル、Ｔｉ用ＫセルおよびＡｕ用Ｋセルの５個のＫセルから構成される。より多くの数のＫセルまたはＥＢガンを設けてもよい。これらＫセルまたはＥＢガンに近接させて、水冷シュラウド２７を設置する。この水冷シュラウドは、Ｋセル等の雰囲気温度を一定として、この製造装置の制御性を向上させるのに有効である。
【００４２】
仕切り弁２２の上側の空間からの排気はポンプ２８ａによって、また下側の空間からの排気はポンプ２８ｂによってなされる。仕切り弁で隔てられるそれぞれの空間から独立に排気を行うことによって、たとえば遮断状態から開通状態に戻った後、迅速にラジカル水素処理や成膜処理を行うことが可能になる。
【００４３】
（実施例）
次に、この半導体装置の製造装置を用いてＺｎＳｅ系半導体基板上にオーミック電極を形成する実施例について説明する。このオーミック電極は、たとえば図４に示すＺｎＳｅ系ＬＥＤの基板１の裏面電極３，５，６として形成される。
（１）まず、基板１の温度を２００℃まで昇温する。次に、バルブ２２を図２に示すように閉じ、塩酸ガスをノズル２３から基板表面に供給する。基板部分の真空度は５×１０−５Ｔｏｒｒ程度とする。また、Ｋセル２５，２６の付近の真空度は１×１０−７Ｔｏｒｒ以下を維持するように、ポンプ２８ｂを稼動させる。塩酸ガスによるクリーニング処理後、塩酸ガスの供給を停止し、バルブ２２を図３に示すように開状態とする。この塩酸ガスによるクリーニングの後は、図５に示すように、基板表面に塩素が吸着されている。この塩素を除くために、次のラジカル水素処理を行なう。
（２）基板温度を維持したまま基板部分の水素圧力が１×１０−５Ｔｏｒｒ程度となるようにして、ラジカル化電力１００Ｗ程度でラジカル水素処理を行なう。このラジカル水素処理によって、図５に示すように、塩素が除かれ清浄表面が得られる。この清浄表面の上に、図４に示すようなＺｎＳｅ膜３をエピタキシャル成長させることができる。
（３）この後、基板温度を維持してキャリア濃度５×１０１９／ｃｍ３のＺｎＳｅ膜３を２００ｎｍの厚さにエピタキシャル成長させる。このとき、基板１とＺｎＳｅ膜３との間に界面２が形成される。ＺｎＳｅ膜３はエピタキシャル成長した膜なので、界面２では基板１と膜３との結晶配列が大きく乱されることはなく、基板から膜にかけて連続的な結晶配列が得られる。
（４）次いで、基板温度を室温にまで降温し、Ｔｉ膜５を１００ｎｍ成膜し、その上に接してＡｕ膜６を１００ｎｍ成膜する。このとき、Ｔｉ膜５とＺｎＳｅ膜３との間に界面４が形成される。この界面４では、キャリア密度が高いので、オーミック接触を実現するために結晶配列が連続的に形成されている必要はない。
【００４４】
上記の処理工程を経て形成されたオーミック電極は、図４に示すように、ＺｎＳｅ基板上に形成された発光部側と逆の裏面側に形成されている。
【００４５】
上記実施例の裏面電極処理は、ＺｎＳｅ基板上に連続して形成されるＬＥＤチップ８個について行われた。ＺｎＳｅ基板上に連続する上記ＬＥＤチップ８個について、ＬＥＤ駆動電圧Ｖｆを評価した。評価の結果を図６に示す。
【００４６】
図６によれば、ＬＥＤ駆動電圧はＺｎＳｅ基板の全面にわたって均一であり、２．５Ｖとという低い値が得られた。このため、軽量性が重要視される携帯端末の液晶表示装置のバックライトに用いるのに好適である。また、消費電力Ｐも基板全面にわたって均一であり、１．３７ｍＷという低い値であった。
【００４７】
上記の実施例により、大容積を要し処理装置間の移動に時間がかかる、図７に示す装置に比較して、コンパクトな本発明の装置を用いることにより高能率で高品質の製品を製造できることが分かる。
【００４８】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【００４９】
【発明の効果】
本発明の半導体装置の製造装置を用いることにより、たとえば、ドライエッチング処理と成膜処理のように、本来、１台の装置内で行うことが困難であった処理を１台の処理装置内で行うことができるようになる。この結果、製造能率を向上させ、さらに、高真空中での連続処理によってＺｎＳｅ系半導体基板がクリーンルーム雰囲気など高パーティクルの環境に暴露される機会を排除することができる。このため、半導体装置の品質向上を確保し、さらに製造歩留り向上を得ることができる。さらに、製造ラインを小型化し、省スペース化することができ、製造ライン設置の初期投資額などを減額することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体装置の製造装置を示す構成図である。
【図２】図１の半導体装置の製造装置の閉状態を示す図である。
【図３】図１の半導体装置の製造装置の開状態を示す図である。
【図４】本発明の半導体装置の製造装置を用いて製造した半導体装置の積層構成を示す図である。
【図５】本発明の実施例において、ＺｎＳｅ基板にわたって形成したＬＥＤの特性を示す図である。
【図６】ＺｎＳｅ系ＬＥＤの裏面電極形成時の基板表面のクリーニング工程を示す図である。
【図７】従来の半導体装置の製造装置を示す構成図である。
【符号の説明】
１  ＺｎＳｅ系基板、２    ＺｎＳｅ系基板／ＺｎＳｅエピタキシャル膜界面３  ＺｎＳｅエピタキシャル膜、４  ＺｎＳｅエピタキシャル膜／Ｔｉ膜界面、５  Ｔｉ膜、６  Ａｕ膜、１０  ＬＥＤの製造装置、２１  基板ホルダー、２２仕切り弁（バルブ（遮断装置））、２２ａ  弁、２２ｂ  弁座固定部、２３  ノズル（塩酸ガス）、２４  真空チャンバ、２５，２６  Ｋセル、２７  水冷シュラウド、２８ａ，２８ｂ  ポンプ、２９  マニピュレータ。
【図１】
0003551946.tif 000002
【図２】
0003551946.tif 000003
【図３】
0003551946.tif 000004
【図４】
0003551946.tif 000005
【図５】
0003551946.tif 000006
【図６】
0003551946.tif 000007
【図７】
0003551946.tif 000008