【事件の表示】
　特願２００２−２０４１６７「フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム」拒絶査定不服審判事件〔平成１６年　２月１２日出願公開、特開２００４−　４６５９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明 
　本願は、平成１４年７月１２日の出願であって、平成１８年１月２０日付けで拒絶理由通知がなされ、同年６月１６日付けで拒絶理由通知がなされ、同年１０月１９日付けで拒絶査定がなされ、これに対し、同年１１月３０日に審判請求がなされたものである。
　そして、その請求項１に係る発明（以下「本願発明」という。）は、平成１４年７月１２日の出願の願書に添付された明細書の特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　
　「プロセッサ、メモリを含むコンピューティングモジュールを複数備え、各コンピューティングモジュールがクロック同期して同じ命令列を処理するロックステップ方式のフォルトトレラントコンピュータ装置において、
　前記各コンピューティングモジュール内の前記各プロセッサ間の外部バスへのアクセス状態の不一致を検出した場合であって、前記各コンピューティングモジュールを含む装置全体の故障が検出されない場合に、全ての前記各プロセッサに対して割り込みを発生させ、前記コンピューティングモジュール間の命令実行状況を一致させる遅延調整を行った後、前記各コンピューティングモジュールに対してクロック同期での動作の再開処理を行うことを特徴とするフォルトトレラントコンピュータ装置。」
　
２．引用文献
　
Ａ．原査定の拒絶の理由に引用された刊行物である特開平４−３２９５５号公報（以下、「引用文献」という。）には以下の事項が記載されている。（注意：下線は便宜上、当審にて付与したもの。） 
　
（ア）「（産業上の利用分野）
　本発明は、
同一の処理対象を並行して処理する複数のプロセッサ
　（従来の技術）
　コンピュータはその利用目的により各種の構成が構築される。通常、１台のコンピュータにおいて、各種処理対象（タスク等）の処理実行は１つのプロセッサで行なわれる。この場合、このプロセッサに異常が発生すると処理結果が信頼できなくなる。このため、信頼性を向上させるために、１台のコンピュータに複数のプロセッサを搭載し、これらのプロセッサに同一の処理対象を並行して処理させる
マルチプロセッサのコンピュータ
　
（イ）「（発明が解決しようとする課題）
　以上の様に、従来はプロセッサ１，２の特性上発生する恐れのある同期ずれに関しても、プロセッサ１，２の異常として判断されてしまいその動作を停止していた。このため、円滑な処理実行の妨げとなり、さらには、プロセッサ１，２の異常検出のための診断作業等を行なった後再度立ち上げるといった煩わしい作業を強いられていた。
　本発明は以上の点に着目してなされたもので、各
プロセッサの同期ずれが発生する度にプロセッサの処理を停止することなく
確実にプロセッサの異常が発生した場合のみプロセッサの処理を停止するプロセッサ障害検出装置
　
（ウ）「プロセッサ１，２は、この
制御クロックｔに同期して処理を実行
　
（エ）「（作用）
　この装置は、複数のプロセッサを用いて同一の処理対象を並行して処理する場合、処理の過程で発生する中間データを比較部において比較する。この比較は連続して各プロセッサから、それぞれ出力される少なくとも３個以上の中間データの間で実行され、この比較方法は、同一のクロックで出力された中間データの他に、１クロック分シフトさせた、即ちプロセッサから出力されたタイミングが１クロック分異なる組合わせの中間データの間でも実行される。同一のクロックで出力された中間データの比較が不一致で、このシフトを行なった場合の比較が一致した場合、各プロセッサの同期がずれたものとして、
同期調整部が各プロセッサの同期の調整を行なう
プロセッサの異常の監視と共に同期ずれの監視を行なう対策を講じる
（実施例）
　第１図に、本発明のプロセッサ障害検出装置のブロック図を示す。
　図には、一対のプロセッサ１，２と、クロック発生部３、異常処理部５、クロック制御部（同期調整部）３１、一致検出部４０〜４２、レジスタ６０〜６２及びレジスタ７０〜７２から構成されている。
　・・・（中略）・・・
　一致検出部４０から、異常処理部５に向けて、比較結果信号Ａ１，Ａ２が出力される。同様に一致検出部４１からは比較結果信号Ｂｌ，Ｂ２が、一致検出部４２からは比較結果信号Ｃ１，Ｃ２が出力される。異常処理部５からは、プロセッサ１，２及び図示しない上位装置に向けて異常通知信号Ｆが出力され、さらにクロック制御部３１に向けて、障害通知信号Ｄ，Ｅが出力される。
　プロセッサ１．２は、同一の処理対象を並行して実行するものである。クロック発生部３は、プロセッサ１，２及びプロセッサ障害検出装置を構成する各部の動作タイミングを制御するクロックａを生成するものである。クロック制御部３１は、クロックａに基づいて、制御クロックｂ１，ｂ２を生成するものである。異常処理部５は、一致検出部４０〜４２から出力される
各比較結果信号の内容に基づいて、プロセッサ１，２の同期ずれ及び異常発生を把握する
　
（オ）「次に、第５図は本発明に係る異常処理部５の動作説明図である。
　図は、異常処理部５に入力する各比較結果信号と、出力信号（障害通知信号及び異常通知信号）を対応付けたものである。
　図の項目１〜３に示すように、比較結果信号Ｂ１，Ｂ２が共に真の場合、比較結果信号Ｂ２，Ｃ１が共に真の場合、そして比較結果信号Ｂ２が真の場合は、プロセッサ１，２は正常に動作しているものとして、障害通知信号Ｄ，Ｅ及び異常通知信号Ｆを無効状態（偽）に設定する。
　次に、
比較結果信号Ａ
１
，Ｂ
２
が共に真の場合、プロセッサｌの同期ずれ
比較結果信号Ｃ
１
，Ｃ
２
が共に真の場合、即ちプロセッサ２の同期ずれ
　以上の
５項目以外の組合わせの場合、プロセッサ１，２に異常が発生したもの
　
（カ）「次に、時刻ｔ５において、レジスタ６０〜６２には、データＧ、Ｆ、Ｅが、レジスタ７０〜７２には、データＦ、Ｅ、Ｇが格納される。この場合、一致検出部４２の出力する比較結果信号Ｃ１、Ｃ２が真となり、異常処理部５はプロセッサ２の同期ずれ（１τ遅れ）と判断し、障害通知信号Ｅを有効状態（真）に設定する（第４図の第５項目）。クロック制御部３１は、障害通知信号Ｅが真になったのを受けて、時刻ｔ６において制御クロックｂ１を出力するのを中止する。このため、プロセッサ１は１クロック分動作を停止し、レジスタ６０〜６２の内容は、データＧ、Ｆ、Ｅに保たれる。一方、プロセッサ２については、時刻ｔ６において制御クロックｂ２が供給されるため、処理を実行し、レジスタ７０〜７２の内容がデータＧ、Ｆ、Ｅに変更される。
　この時刻ｔ６において、レジスタ６０〜６２とレジスタ７０〜７２の内容がデータＧ、Ｆ、Ｅで一致するため、
以後プロセッサ１，２は、同期の取れた状態で処理を継続する
　プロセッサ１の動作が１で遅れた場合も同様の手順を経た対策を講じることができる。
　以上説明の様に、プロセッサ１，２の同期がずれた場合を把握し、対策を講じるため、プロセッサ１．２の処理実行を中止する事態を回避することができる。
　（発明の効果）
　本発明によると、
プロセッサの異常の監視
同期のずれも監視
同期ずれが原因でプロセッサの動作を停止させてしまうといった事態を回避
　
　（ア）における記載「本発明は、同一の処理対象を並行して処理する複数のプロセッサの障害を検出するプロセッサ障害検出装置に関する。」、「信頼性を向上させるために、１台のコンピュータに複数のプロセッサを搭載し、これらのプロセッサに同一の処理対象を並行して処理させるマルチプロセッサのコンピュータがある。」、及び（ウ）における記載「プロセッサ１，２は、この制御クロックｔに同期して処理を実行し、出力信号線６，７にデータを出力する。」からすると、
　引用文献には、プロセッサを複数備え、各プロセッサがクロック同期して同一の処理を行う（すなわち、同じ命令列を処理する）ことで、信頼性を向上させるマルチプロセッサコンピュータシステムに関する発明が記載されていると解される。
　
　そして、（エ）における記載「この様に、プロセッサの異常の監視と共に同期ずれの監視を行なう対策を講じるため、同期ずれに伴う不必要なプロセッサの処理停止を回避することができる。」、及び（カ）における記載「本発明によると、プロセッサの異常の監視の他、同期のずれも監視し、同期のずれが検出された場合にはその調整を行ない同期ずれを解消する」からすると、引用文献１記載の「信頼性を向上させるマルチプロセッサコンピュータシステム」は、プロセッサの異常の監視と同期のずれを監視するものであると解される。
　
　そして、（ウ）における記載「プロセッサ１，２は、この制御クロックｔに同期して処理を実行し、出力信号線６，７にデータを出力する。一方、一致検出部４は、制御クロックｔの発生するタイミングで出力信号線６，７の内容を読取ってその比較を行ない、判定信号ａを出力する。この判定信号ａは、比較結果が一致した場合にハイレベルに設定され、不一致の場合にロウレベルに設定される。異常処理部５では、判定信号ａが有効状態の場合、異常通知信号ａを無効に設定しレベルに基づいて、プロセッサ１，２の異常の判断を行なう。」、（エ）における記載「異常処理部５からは、プロセッサ１，２及び図示しない上位装置に向けて異常通知信号Ｆが出力され、さらにクロック制御部３１に向けて、障害通知信号Ｄ，Ｅが出力される。」、「異常処理部５は、一致検出部４０〜４２から出力される各比較結果信号の内容に基づいて、プロセッサ１，２の同期ずれ及び異常発生を把握するものである。」、及び（オ）における記載「比較結果信号Ａ１，Ｂ２が共に真の場合、プロセッサｌの同期ずれ、１クロック分の時間１τ遅れているものとして、障害通知信号Ｄを有効状態（真）に設定する（項目４）。同様に、比較結果信号Ｃ１，Ｃ２が共に真の場合、即ちプロセッサ２の同期ずれの場合は、障害通知信号Ｅを有効状態（真）に設定する（項目５）。
　以上の５項目以外の組合わせの場合、プロセッサ１，２に異常が発生したものとして異常通知信号Ｆを真に設定する。」からすると、引用文献１記載の「信頼性を向上させるマルチプロセッサコンピュータシステム」は、プロセッサ間の出力信号線へのデータ出力状態の不一致を検出した場合に、各プロセッサの同期ずれであるのか、または各プロセッサにおいて異常が発生したものであるのか、を把握して、各プロセッサにおいて異常が発生したものでない場合にプロセッサの同期ずれを示す障害通知信号を発生させ、各プロセッサにおいて異常が発生したものである場合に異常通知信号をすべての前記プロセッサに対して通知すると解される。
　なお、（オ）における前記記載「以上の５項目以外の組合わせの場合、プロセッサ１，２に異常が発生したものとして異常通知信号Ｆを真に設定する。」からすると、前記「プロセッサの同期ずれを示す障害通知信号を発生」させる場合が、前記各プロセサを含む装置全体において異常を検出されない場合であることは、当業者にとって自明である。
　
　そして、（エ）における記載「各プロセッサの同期がずれたものとして、同期調整部が各プロセッサの同期の調整を行なう。」及び（カ）における記載「この時刻ｔ６において、レジスタ６０〜６２とレジスタ７０〜７２の内容がデータＧ、Ｆ、Ｅで一致するため、以後プロセッサ１，２は、同期の取れた状態で処理を継続することになる。」からすると、同期ずれが発生したと検出した場合、前記プロセッサ間の命令実行状況を一致させる遅延調整を行った後、前記各プロセッサに対してクロック同期での動作の再開処理を行うものと認められる。
　
　なお、引用発明の「信頼性を向上させるマルチプロセッサコンピュータシステム」は、プロセッサを複数備え、各プロセッサがクロック同期して同じ命令列を処理する（すなわち、冗長化構成の複数のプロセッサを備え、複数のプロセッサが同一のデータを同期して並列処理する）ものであって、各プロセッサ間の同期ずれを検出し、前記プロセッサ間の命令実行状況を一致させる遅延調整を行う（すなわち、複数のプロセサからの出力を比較してエラーを検出すると、そのエラーを修復する）ものであることからすると、ロックステップ方式のマルチプロセッサコンピュータシステムであることは、当業者にとって自明である。
 　 
　よって、（ア）〜（カ）における記載及び関連する図面からすると、引用文献には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。  
　  
　プロセッサを複数備え、各プロセッサがクロック同期して同じ命令列を処理するロックステップ方式のマルチプロセッサコンピュータシステムにおいて、
　前記各プロセッサ間の出力信号線へのデータ出力状態の不一致を検出した場合であって、前記各プロセッサを含む装置全体において異常を検出されない場合に、プロセッサの同期ずれが発生したものと判断して、プロセッサの同期ずれを示す障害通知信号を発生させ、前記プロセッサ間の命令実行状況を一致させる遅延調整を行った後、前記各プロセッサに対してクロック同期での動作の再開処理を行うことを特徴とするマルチプロセッサコンピュータシステム。
  
３．対比  
　ここで、本願発明と引用発明とを比較する。  
　引用発明の「プロセッサ」と、本願発明の「プロセッサ、メモリを含むコンピューティングモジュール」とは、ともに、少なくともプロセッサを含む制御装置である点で一致する。  
　そして、引用発明の「ロックステップ方式のマルチプロセッサコンピュータシステム」は、本願発明の「ロックステップ方式のフォルトトレラントコンピュータ装置」に対応する。 
　また、引用発明の「出力信号線へのデータ出力状態」は、外部バスラインへのアクセス状態であると解されるから、引用発明の「出力信号線へのデータ出力状態」は本願発明の「外部バスへのアクセス状態」に相当する。 
　 
　そして、引用発明の「前記各プロセッサ間の出力信号線へのデータ出力状態の不一致を検出した場合であって、前記各プロセサを含む装置全体において異常を検出されない場合に、プロセッサの同期ずれが発生したものと判断して、プロセッサの同期ずれを示す障害通知信号を発生させ」ることと本願発明の「前記各コンピューティングモジュール内の前記各プロセッサ間の外部バスへのアクセス状態の不一致を検出した場合であって、前記各コンピューティングモジュールを含む装置全体の故障が検出されない場合に、全ての前記各プロセッサに対して割り込みを発生させ」ることとは、ともに、前記各制御装置の外部バスへのアクセス状態の不一致を検出した場合であって、前記各制御装置を含む装置全体の故障が検出されない場合に、通知信号を発生させる点で一致する。 
　 
　以上から、本願発明と引用発明とは、以下の点で一致し、また、相違している。 
　 
（一致点） 
　少なくともプロセッサを含む制御装置を複数備え、各制御装置がクロック同期して同じ命令列を処理するロックステップ方式のフォルトトレラントコンピュータ装置において、
　前記各制御装置の外部バスへのアクセス状態の不一致を検出した場合であって、前記各制御装置を含む装置全体の故障が検出されない場合に、通知信号を発生させ、前記制御装置間の命令実行状況を一致させる遅延調整を行った後、前記各制御装置に対してクロック同期での動作の再開処理を行うことを特徴とするフォルトトレラントコンピュータ装置。 
　 
（相違点１） 
　本願発明の「ロックステップ方式のフォルトトレラントコンピュータ装置」は「プロセッサ、メモリを含むコンピューティングモジュール」を複数備えたものであって、各コンピューティングモジュールがクロック同期して同じ命令列を処理するのに対して、引用発明の「ロックステップ方式のマルチプロセッサコンピュータシステム」は、「プロセッサ」を複数備えたものであって、各プロセッサがクロック同期して同じ命令列を処理するものである点。 
　 
（相違点２） 
　本願発明は、各コンピューティングモジュール内の前記各プロセッサ間の外部バスへのアクセス状態の不一致を検出した場合であって、前記各コンピューティングモジュールを含む装置全体の故障が検出されない場合に、「全ての前記各プロセッサに対して割り込みを発生させ」、「前記コンピューティングモジュール間の命令実行状況を一致させる遅延調整を行った後、前記各コンピューティングモジュールに対してクロック同期での動作の再開処理を行う」のに対して、引用発明は、各プロセッサ間のバスラインへのデータ出力状態の不一致を検出した場合であって、前記各プロセッサを含む装置全体において異常が発生したものとされない場合に、「プロセッサの同期ずれを示す障害通知信号を発生させ」、「前記プロセッサ間の命令実行状況を一致させる遅延調整を行った後、前記各プロセッサに対してクロック同期での動作の再開処理を行う」点。 
　 
４．判断 
　相違点１及び相違点２について検討する。 
　本願の出願の日前の平成１４年２月１５日に頒布された刊行物である特開２００２−４９５０１号公報に 
「【０００７】図１０に示すように、この耐故障性システムでは同じスペックの二つの情報処理装置１０６０，１０７０を備えている。各情報処理装置１０６０，１０７０は、それぞれ中央処理装置（以下、ＣＰＵと言う）１０６１，１０７１、主記憶装置１０６２，１０７２、Ｉ／Ｏ装置１０６３，１０７３及びそれらを接続するバス１０６４，１０７４等から構成されている。 
【０００８】情報処理装置１０６０，１０７０のバス１０６４，１０７４には、照合回路１０８０が接続されている。照合回路１０８０は、バス１０６４，１０７４のそれぞれに流れる情報を引き込み、二つの情報を比較する。
【０００９】二つの情報が一致している場合、故障はないと判断し、そのままサービスを継続する。二つの情報が不一致の場合、照合回路１０８０は、いずれかの情報処理装置に異常が発生したと判断し、その旨を（図示しない割り込み通知の線にて）両方の情報処理装置１０６０，１０７０へ通知する。
「【００１０】
　・・・（中略）・・・従来の三重化による耐故障性システムにおける、故障した情報処理装置を切り分けは、三つの情報処理装置で全く同一の処理を行い、・・・（中略）・・・また、従来の二重化による耐故障性システムにおける、故障した情報処理装置を切り分けは、二つの情報処理装置で全く同一の処理を行い、・・・（後略）」と記載されているように、ＣＰＵ（すなわち、プロセッサ）、主記憶装置（すなわち、メモリ）を含む同じスペックの情報処理装置（すなわち、コンピューティングモジュール）を複数備え、各コンピューティングモジュールが同一の処理を行う耐故障性システム（すなわち、フォルトトレラントコンピュータ装置）は、当業者にとって周知の技術であって、かつ、前記各コンピューティングモジュール間のバスに流れる情報の不一致を検出した場合に、全ての前記各コンピューティングモジュールのプロセッサに対して割り込み通知の線にて通知する（すなわち、割り込みを発生させる）ことは、当業者にとって周知の技術である。
　
　そして、特開平１−２５８０５７号公報に 
「プロセッサは一般に外部割り込みの発生の都度同期されるが、システム設計者は任意の同期事象を自由に定義できる。同期を必要とする事象がプロセッサに付設の同期論理回路によって検出されると、同期論理回路が次のプロセッサ事象後に待ち信号を発生する。各プロセッサに付設の比較回路が、システム内における他の事象カウンタをテストし、対応プロセッサが他のプロセッサより遅れていないかどうかを判定する。遅れていれば、同期論理回路は次のプロセッサ事象まで待ち信号を取り除く。次いで比較回路が、その対応プロセッサがまだ遅れているかどうかを再チェックする。プロセッサは、その事象カウンタが最も速いプロセッサの事象カウンタと一致したときに停止される。各事象カウンタが同一値を有する状態で全てのプロセッサが停止されるまで、上記のプロセスが続けられる。」（４頁右上欄１０行目〜左下欄６行目。）と記載されているように、複数のプロセッサが同期するフォルトトレラントコンピュータ装置において、前記プロセッサ間に同期ずれが発生した場合に、割り込みを契機として各プロセッサが同期調整処理を行うことが、当業者にとって周知の技術であることを勘案すれば、引用発明の「プロセッサを複数備え、各プロセッサがクロック同期して同じ命令列を処理するロックステップ方式のマルチプロセッサコンピュータシステム」を、プロセッサ、メモリを含むコンピューティングモジュールを複数備え、各コンピューティングモジュールがクロック同期して同じ命令列を処理するロックステップ方式のフォルトトレラントコンピュータ装置とし、各コンピューティングモジュール内の前記各プロセッサ間の外部バスへのアクセス状態の不一致を検出した場合であって、前記各コンピューティングモジュールを含む装置全体の故障が検出されない場合において、全ての前記各プロセッサに対して、プロセッサの同期ずれを示す障害通知信号を割り込み通知の線にて通知させ（すなわち、割り込みを発生させ）、前記コンピューティングモジュール間の命令実行状況を一致させる遅延調整を行った後、前記各コンピューティングモジュールに対してクロック同期での動作の再開処理を行うようにすることは、当業者であれば容易に想到し得たことである。 
　よって、相違点１及び相違点２は格別のものではない。 
　 
　上記で検討したごとく、相違点１及び相違点２は格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。 
　以上のとおり、本願発明は、引用文献に記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。 
　 
５．結び 
　以上のとおり、本願の請求項１に係る発明は、その出願前日本国内又は外国において頒布された刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　  
　よって、結論のとおり審決する。