【事件の表示】
　平成　９年特許願第３２１３５４号「プログラムコードメモリシステム」拒絶査定不服審判事件〔平成１１年　６月　８日出願公開、特開平１１−１５４０８２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成９年１１月２１日の出願であって、平成１９年２月１５日付けで拒絶理由通知がなされ、同年４月１６日付けで手続補正がなされ、同年５月７日付けで最後の拒絶理由通知がなされ、同年７月３１日付けで拒絶査定がなされ、これに対し、同年９月７日付けで審判請求がなされたが、平成２１年４月２４日付けで当審より拒絶理由通知がなされ、同年６月２３日付けで意見書が提出されるとともに手続補正がなされたものである。
　
　そして、その特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年６月２３日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「【請求項１】
　ＣＰＵ内部に設けられる内部ＲＯＭと、前記ＣＰＵ外部に設けられる外部ＲＯＭとを備えたプログラムコードメモリシステムにおいて、
前記内部ＲＯＭ内に記憶されたプログラムおよび前記外部ＲＯＭ内に記憶されたプログラムのいずれか一方によって前記ＣＰＵを作動させるか否かを設定する動作形態設定手段を前記ＣＰＵ外部に備え、
前記ＣＰＵの特定の出力ポートを介して前記動作形態設定手段の設定が可能であり、前記内部ＲＯＭおよび前記外部ＲＯＭのメモリ領域の一部に同一のプログラムコードを保持し、前記メモリ領域内のプログラム実行中に前記出力ポートから前記動作形態設定手段への出力信号レベルを変化させ、前記メモリ領域内のプログラム実行中に前記内部ＲＯＭのプログラムによる動作から前記外部ＲＯＭのプログラムによる動作への移行又はその逆の移行を行うことを特徴とするプログラムコードメモリシステム。」
　
　
２．当審の拒絶理由
　平成２１年４月２４日付けで当審から通知した拒絶の理由の概要は、次のとおりである。
　
「１．この出願は、発明の詳細な説明の記載が下記の点で、特許法第３６条第４項に規定する要件を満たしていない。 
 　 
 　　　　　　　　　　　　　　　　　記 
 　 
 　本願明細書の段落【０００５】の記載は、以下の点で不明であるため、この出願の発明の詳細な説明は、当業者が請求項１〜３に係る発明を実施することができる程度に明確かつ十分に記載されているとは認められない。 
 (１)「以上のように、本実施形態のプログラムコードメモリシステムでは、実行中のプログラムが、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行、或いは、その逆の移行を行いたい場合には、ＣＰＵ１０１の出力ポートＰＯｘからの出力信号レベルを変化させて、何れのプログラムによって当該ＣＰＵ１０１を動作させるかを、端子ＥＡ＃のレベル設定により再設定することができるので、プログラム実行中に、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を容易に行うことができる。」と記載されている。 
 　すなわち、「実行中のプログラムが……出力ポートＰＯｘからの出力信号レベルを変化」させれば、直ちに、「プログラムの実行中に、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を容易に行うことができる」と記載されている。 
 　しかしながら、本願明細書には、前記外部ＲＯＭ１０３内のプログラムと前記内部ＲＯＭ１０２内のプログラムの全体が、たとえば、それぞれのＲＯＭの同じアドレス領域に格納された同一のコードからなるプログラムであるとは記載されていない。よって、前記外部ＲＯＭ１０３内のプログラムと前記内部ＲＯＭ１０２内のプログラムとは、仮にその一部に同じコードを有するとしても、異なる別のプログラムであると認められる。したがって、実行中のプログラムの状態やＣＰＵ内の処理は、前記外部ＲＯＭ１０３内のプログラムと前記内部ＲＯＭ１０２内のプログラムとでは、当然、異なるものと認められる。 
 　よって、単に、実行中のプログラムが出力ポートＰＯｘから出力信号のレベルを変化させるだけで、その時点での実行中のプログラムの状態やＣＰＵの処理内容等の如何にかかわらず、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由が不明である。 
　　　　……(中略)……
 　よって、この出願の発明の詳細な説明は、当業者が請求項１〜３に係る発明を実施することができる程度に明確かつ十分に記載されていない。 
 　 
 　 
 ２．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。 
 　　 
 　　　　　　　　　　　　　　　　　記 
　　　　……(中略)……
 (２)請求項１の「前記メモリ領域内のプログラム実行中に」という記載における「プログラム」と、同項の「同一のコード」との関係が不明である。また、前記「同一のコード」とは、“プログラムコード”であるのか、単なるデータであるのか、不明である。さらに、前記「同一のコード」とは何に使うコードであるのかも、不明である。 
 　なお、以上の３点は、明細書の発明の詳細な説明を参照しても、不明瞭である。 
 　請求項１を引用する請求項２および３についても、同様である。 
　　　　……(中略)……
 　 
 ３．この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
 　 
 　　　　　　　　　　　　　　　　　記 
 　　　　　　　　　　　引　用　文　献　等　一　覧 
 　　　　　　　　　１．特開平０４−２４２４５３号公報 
 　　　　　　　　　２．特開平０５−０８１４４６号公報 
 　　　　　　　　　３．特開昭６２−２４５３５０号公報 
 　　　　　　　　　４．特開平０６−００４３０３号公報 
 　　　　　　　　　５．特開平０３−２９３１７２号公報 
 　　　　　　　　　６．特開昭６３−１０９５０６号公報 
 　 
 ・請求項　　：１ 
 ・引用文献等：１〜２ 
 ・備考　 
　　　　……(後略)……」
　
　
３．拒絶理由の１について
　前記当審の拒絶理由の１で「本願明細書の段落【０００５】の記載は、以下の点で不明であるため、この出願の発明の詳細な説明は、当業者が請求項１〜３に係る発明を実施することができる程度に明確かつ十分に記載されているとは認められない。」とした点のうち、特に「(１)」で指摘した点について、以下に検討する。
　
３−１．審判請求人の主張
　前記当審の拒絶理由の１に対し、審判請求人は平成２１年６月２３日付けの意見書において、概略、次のように主張している。
「特許法第３６項第４項については、以下のような説明により不明瞭な点は解消されるものと思料しております。
　５−１）不明点（１）について：
　このことは本願図面の図２より明らかであります。すなわち、内部ＲＯＭと外部ＲＯＭはその一部が同一コードであり、切替を行うときは、この意見書の末尾に添付した図面の例えば図Ａの切替え例に示したように一旦同一コードにジャンプまたはコールして動作形態設定手段による設定変更や必要な処理を行ないます。」
　
　審判請求人の前記主張は、
ア．「このこと」、すなわち、前記「(１)」で指摘した「外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由」は、「本願図面の図２より明らか」である。
　すなわち、
イ．「切替」を行うときは、一旦、「同一コード」の領域にジャンプまたはコールして「設定変更や必要な処理」を行い、その後図Ａのように、ジャンプまたはコールする前のＲＯＭの動作に戻る、という処理を本願の「プログラムコードメモリシステム」は行う。
というものである。
　
３−２．検討
　アについて
　本願明細書に添付された図２から把握できる事項は、内部ＲＯＭ１０２及び外部ＲＯＭ１０３は「同一コード領域」を有していること、前記「同一コード領域」は各ＲＯＭにおける先頭部分に設けられているかのように図示されていること、のみである。
　したがって、前記図２の開示内容のみから、「外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由」が明らかであるとは認められない。
　
　一方、本願明細書の発明の詳細な説明には、同図の説明として、段落【０００５】に、
「また、図２の内部ＲＯＭ１０２および外部ＲＯＭ１０３のメモリマップに示すように、内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１には、同一のコードが保持されており、このメモリ領域内では、実行中のプログラムが、出力ポートＰＯｘから出力する信号レベルを変化させても、メモリアクセスが内部ＲＯＭ１０２または外部ＲＯＭ１０３に切り替わるのみで、処理内容に変化はない。」
と記載されている。すなわち、
・「内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１には、同一のコードが保持されて」いる。
・「このメモリ領域内」では「実行中のプログラムが、出力ポートＰＯｘから出力する信号レベルを変化させても、メモリアクセスが内部ＲＯＭ１０２または外部ＲＯＭ１０３に切り替わるのみで、処理内容に変化はない。」
ことが記載されている。
　
　ここで、「内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１」は、図２を参照すると、「同一コード領域」を指している。したがって、前記「このメモリ領域内」は、「内部ＲＯＭおよび外部ＲＯＭのメモリ領域」における、それぞれの「同一のコード」が保持された領域を指す、と認められる。
　してみれば、段落【０００５】の前記記載は、「内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１には、同一のコード」を保持し、該「同一のコード」が保持された領域内では、実行中のプログラムが、「出力ポートＰＯｘから出力する信号レベルを変化させ」て「メモリアクセスが内部ＲＯＭ１０２または外部ＲＯＭ１０３に切り替」えても、「処理内容に変化はない」、という意味であると解される。
　ところで、前記当審の拒絶理由の１の前記「(１)」で指摘したように、前記外部ＲＯＭ１０３内のプログラムと前記内部ＲＯＭ１０２内のプログラムとは、仮にその一部に同じコードを有するとしても、異なる別のプログラムであると認められる。したがって、前記同一のコードが保持された領域の外では、実行中のプログラムやＣＰＵの処理内容は、外部ＲＯＭ１０３内のプログラムと内部ＲＯＭ１０２内のプログラムとでは、通常、異なるものと認められる。したがって、上記のように、前記「この領域内」のプログラムを実行中に該プログラムが、「出力ポートＰＯｘから出力する信号レベルを変化させ」て「メモリアクセスが内部ＲＯＭ１０２または外部ＲＯＭ１０３に切り替」えれば、切り替え直前のＲＯＭの前記同一コード領域からＣＰＵが読み出すプログラムと、切り替え直後のＲＯＭの前記同一コード領域からＣＰＵが読み出すプログラムとが、同一であるという点で「処理内容に変化はない」と認められる。
　しかしながら、ＣＰＵ内部の状態は、過去のプログラムの実行経路（切り替え前に、前記同一コード領域以外の領域２２２ないし２３２内のどのプログラムをどのような順序で実行してきたか）によって異なるものであるから、前記「この領域内」のプログラムを実行中に該プログラムが「信号レベルを変化させ」る時点でのＣＰＵ内部の状態は、前記外部ＲＯＭ１０３内のプログラムを実行していたときと前記内部ＲＯＭ１０２内のプログラムを実行していたときとで、異なっているものと認められる。
 　よって、単に、実行中のプログラムが出力ポートＰＯｘから出力信号のレベルを変化させるだけで、その時点でのＣＰＵ内部の状態等の如何にかかわらず、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由が、依然として不明である。
　
　なお、段落【０００５】には、「このメモリ領域内では、実行中のプログラムが、出力ポートＰＯｘから出力する信号レベルを変化させても」と記載されていることから、「信号レベルを変化させ」るのは、必ずしも「このメモリ領域内」ではないと記載されているものである。
　そして、前記「同一のコード」が保持された領域外で、「出力ポートＰＯｘから出力する信号レベルを変化させ」るのであれば、該「信号レベルを変化させ」る時点でのＣＰＵ内部の状態が、前記外部ＲＯＭ１０３内のプログラムを実行していたときと前記内部ＲＯＭ１０２内のプログラムを実行していたときとで異なっているだけでなく、該「信号レベルを変化させ」ることによる切り替え後の処理内容までが異なることになる。
　したがって、この場合も、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由が、依然として不明である。
　
　以上から、本願明細書に添付された図２、及び、同図について説明した本願明細書の記載から、前記「(１)」で指摘した「外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由」が把握できるとは、認められない。
　
　イについて
　審判請求人が主張における「切替」は、外部ＲＯＭないし内部ＲＯＭへのメモリアクセスの「切替」を意味することは明らかである。
　してみれば、審判請求人の主張は、「内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１」に保持された「同一のコード」とは、「メモリアクセスが内部ＲＯＭ１０２または外部ＲＯＭ１０３に切り替わる」という処理を実現するためのプログラムコードである、というものである。
　しかしながら、本願明細書には、「内部ＲＯＭ１０２のメモリ領域２２１および外部ＲＯＭ１０３のメモリ領域２３１」に保持された「同一のコード」が、内部ＲＯＭのプログラムによる動作から外部ＲＯＭのプログラムによる動作への移行又はその逆の移行を行うためのプログラムコードである旨の記載は存在しない。さらには、前記「同一のコード」と実行中のプログラムないしＣＰＵの処理内容との関係についての記載もない。
　したがって、審判請求人の主張は本願明細書の記載に基づかないものであり、前記「(１)」で指摘した「外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由」は、本願明細書の記載からは不明である。
　
　仮に、本願明細書に添付された図２及び本願明細書における同図の説明に接した当業者にあっては、前記「同一のコード」が、図Ａの切替え例に示されるような処理を行うためのプログラムコードであることが、自明であるとした場合につき、検討する。
　このとき、前記プログラムコードがコールされれば、直ちに、前記プログラムコードの処理により前記「移行およびその逆の移行」がなされると解される。
　しかしながら、前記コールされる前の、プログラムが外部ＲＯＭないし内部ＲＯＭの前記「同一のコード」の領域の外で実行されていた時は、前記のように、前記プログラムないしＣＰＵの処理内容は、外部ＲＯＭと内部ＲＯＭとで異なっていたと認められる。
　したがって、この場合であっても、実行中のプログラムが出力ポートＰＯｘから出力信号のレベルを変化させるだけで、その時点での実行中のプログラムの状態やＣＰＵの処理内容等の如何にかかわらず、外部ＲＯＭ１０３内のプログラムによる動作から内部ＲＯＭ１０２内のプログラムによる動作への移行およびその逆の移行を、エラーが発生することなく、プログラムの実行中に行うことができる理由が、依然として不明である。
　
　
　以上のとおりであるから、本願明細書の発明の詳細な説明を全体としてみても、該発明の詳細な説明には、「前記メモリ領域内のプログラム実行中に前記内部ＲＯＭのプログラムによる動作から前記外部ＲＯＭのプログラムによる動作への移行又はその逆の移行を行うこと」を発明特定事項の一つとして含む本願発明を、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載されてはいない。
　
３−３．小括
　以上のとおり、本願は、明細書及び図面の記載が、特許法第３６条第４項に規定する要件を満たしていないから、特許を受けることができない。
　
　
４．拒絶理由の２について
　前記当審の拒絶理由の２における、特に「(２)」で指摘した点について、以下に検討する。
　
４−１．審判請求人の主張
　前記当審の拒絶理由の２に対し、審判請求人は平成２１年６月２３日付けの意見書において、概略、次のように主張している。
「６−２）不明点（２）について：
　同一のコードとはプログラムやデータを含めて同一ということですので、「同一のコード」とは「同一のプログラム」あるいは「同一のプログラムコード」を意味します。ただし、請求項１では「プログラムコード」に限定することにして、「同一のプログラムコード」と補正しました。」
　
４−２．検討
　前記「(２)」で指摘したのは、
「請求項１の「前記メモリ領域内のプログラム実行中に」という記載における「プログラム」と、同項の「同一のコード」との関係が不明である。また、前記「同一のコード」とは、“プログラムコード”であるのか、単なるデータであるのか、不明である。さらに、前記「同一のコード」とは何に使うコードであるのかも、不明である。」という３点である。
　そして、請求項１の補正、及び、前記主張により、前記「また、前記「同一のコード」とは、“プログラムコード”であるのか、単なるデータであるのか、不明である。さらに、前記「同一のコード」とは何に使うコードであるのかも、不明である。」という点（すなわち、前記３点のうち、後者の２点）については明確になった。
　ところで、平成２１年６月２３日付けの手続補正書により補正された特許請求の範囲の請求項１には、
「前記内部ＲＯＭ内に記憶されたプログラムおよび前記外部ＲＯＭ内に記憶されたプログラムのいずれか一方によって前記ＣＰＵを作動させる」、
「前記内部ＲＯＭおよび前記外部ＲＯＭのメモリ領域の一部に同一のプログラムコードを保持し、前記メモリ領域内のプログラム実行中に前記出力ポートから前記動作形態設定手段への出力信号レベルを変化させ、前記メモリ領域内のプログラム実行中に前記内部ＲＯＭのプログラムによる動作から前記外部ＲＯＭのプログラムによる動作への移行又はその逆の移行を行う」
と記載されている。
　したがって、「前記メモリ領域内のプログラム実行中に」という記載における「プログラム」と、「同一のプログラムコード」との関係、すなわち、「前記メモリ領域内のプログラム実行中に」という記載における「プログラム」とは、前記「同一のプログラムコード」を指すのか、あるいは、「内部ＲＯＭ」または「外部ＲＯＭ」の「メモリ領域」内に記憶された「プログラム」そのものを指すのか、前記補正をすることにより、より不明なものとなった。
　すなわち、前記３点のうち、最初に指摘した点は依然として不明である。
　
４−３．小括
　以上のとおり、本願は、特許請求の範囲の記載が、特許法第３６条第６項第２号に規定する要件を満たしていないから、特許を受けることができない。
　
　
５．拒絶の理由３について
５−１．引用発明
　当審からの平成２１年４月２４日付けの拒絶理由通知で引用された刊行物である特開平０４−２４２４５３号公報（以下、「引用文献１」という。）には、図面とともに以下の記載がある。（下線は、便宜上、当審において付したものである。以下、同様。）
Ａ．「【請求項１】　制御・演算装置の同一プログラムアドレス領域に制御プログラムを格納した記憶装置を複数個配置し、
１の記憶装置に格納された制御プログラムの実行中に他の記憶装置に格納された制御プログラムへ移行して
　……(中略)……
【請求項５】　
制御・演算装置の同一プログラムアドレス領域に制御プログラムを格納した記憶装置
各記憶装置には記憶装置の切替を許容できる状態の時に前記制御・演算装置から切替許容出力を発生するよう構成した制御プログラムを格納する
　
Ｂ．「【０００１】  
 【産業上の利用分野】この発明は、
ＣＰＵ等の制御・演算装置の動作を継続したまま、同一プログラムアドレス領域に配置した複数の記憶装置の切替えを行なう
　
Ｃ．「【０００７】この発明はこのような課題を解決するためなされたもので、いかなるタイミングで記憶装置の切替要求が発生しても、制御動作等に異常をきたすことなく記憶装置の切替えを行なうことのできる記憶装置の切替制御装置を提供することを目的とする。」
　
Ｄ．「【００１８】請求項５に係る記憶装置の切替制御装置は、
制御・演算装置が現在実行中のプログラムによって特定の出力ポート等に切替許容出力を発生すると、記憶装置切替手段は制御・演算装置がアクセスする記憶装置を変更する。よって、実行するプログラムの切替えがなされる
　
Ｅ．「【００２１】
【実施例】以下、この発明の実施例を添付図面に基づいて説明する。図１は請求項１および２に係る記憶装置の切替制御装置の全体ブロック構成図である。この記憶装置の切替制御装置１は、制御部２と切替制御部３からなる。制御部２は、制御・演算装置（ＣＰＵ）２１と、入出力インタフェース回路２２を介して接続された入力装置２３及び出力装置２４を備える。
【００２２】切替制御部３は、第１の記憶装置３１ならびに第２の記憶装置３２と、切替許容アドレス出力手段３３と、切替許容アドレスアクセス検出手段３４と、記憶装置切替手段３５と、インバータ回路３６とを備える。
【００２３】
第１および第２の記憶装置３１，３２はＲＯＭもしくはバックアップ電源を備えたＲＡＭ等で構成しており、アドレスバスＡ、データバスＤおよび制御バスＣを介して制御・演算装置（ＣＰＵ）２１へ接続する
各記憶装置３１，３２のチップセレクト端子３１ａ，３２ａには記憶装置切替手段３５の記憶装置切替制御信号ＣＳＡ、および、その信号ＣＳＡをインバータ回路３６で反転した信号ＣＳＢをそれぞれ印加している。
【００２７】以上の構成であるから、端子３７へ記憶装置切替要求指令ＰＸを与えると、現在実行中の制御プログラムによって切替許容アドレスがアセスされた時点で、記憶装置切替制御信号ＶＳＡが反転され、制御・演算装置２１がアクセスする記憶装置３１，３２の切替がなされる。」 
　
Ｆ．「【００５９】図１１は請求項５に係る記憶装置の切替制御装置の全体ブロック構成図、図１２は記憶装置に格納されたプログラムの要部構成の一例を示すフローチャートである。この記憶装置の切替制御装置５１は、制御部２と切替制御部５０からなる。
【００６０】切替制御部５０の構成は図６に示したものとほぼ同じである。
アクセス可能記憶装置切替手段５２は、制御部２内の入出力インタフェース回路２２から出力される切替許可状態信号５２ａに基づいて、記憶装置切替要求指令ＰＸを取り込み、記憶装置切替制御信号ＣＳＡを発生する
【００６１】また、この実施例では、図１２に示すように、処理Ａ（Ｓ１）と処理Ｂ（Ｓ７）の間に、
制御・演算装置（ＣＰＵ）２１の例えばポート出力から切替許可状態信号５２ａを出力する
入出力インタフェース回路２２を介して、もしくは、制御・演算装置２１から直接出力される切替許可状態信号５２ａに基づいて、プログラムの切替がなされる
 　 
Ｇ．「【００６３】請求項３〜５に係る記憶装置の切替制御装置は、
現在実行中のプログラムがその変更を行なっても支障のない時にプログラム変更許容に係る情報を出力し、プログラム変更要求がなされている場合はそのプログラム変更許容情報に対応してプログラムを格納した記憶装置の切替えを行なう
　
Ｈ．「【図面の簡単な説明】
　……(中略)……
【図１１】
　請求項５に係る記憶装置の切替制御装置の全体ブロック構成図
【図１２】
　
記憶装置に格納されたプログラムの要部構成
　
Ｉ．図１１には、アクセス可能記憶装置切替手段５２はＣＰＵ２１が設けられた制御部２の外部に備えられ、前記アクセス可能記憶装置切替手段５２が出力する記憶装置切替制御信号ＣＳＡ及び該信号ＣＳＡをインバータ回路３６で反転した信号ＣＳＢを、それぞれ、記憶装置３１、３２のチップセレクト端子３１ａ、３２ａに印加していることが図示されている。
　また、図１２には、「Ｓ２１」の処理として、Ｓ２１のブロック内に「切替許可状態信号を所定時間出力する」と記載されている。
　
Ｊ．「【００３９】また、管理用のＣＰＵ８７は、パーソナルコンピュータ９１のキーボード９１ａからの操作入力に基づいて通信手段８８を介して送られてくるプログラム切替要求情報を受けて、記憶装置切替要求指令ＰＸを発生する。」 
　
Ｋ．「【００５０】記憶装置切替手段３５は、Ｄ型フリップフロップで構成しており、クロック入力端子３５ａに印加される切替許可状態信号３８ｂに基づいて、Ｄ入力端子３５ｂへ印加されている記憶装置切替要求指令ＰＸをラッチして、Ｑ出力端子３５ｃから記憶装置切替出力信号ＣＳＡを出力するよう構成している。
【００５１】そして、図６の全体ブロック構成図に示すように、切替要求指令入力端子３６にＨレベルの記憶装置切替要求指令ＰＸが印加されている場合は、例えば第２の記憶装置３２を動作可能な状態へ切替えることができ、その逆にＬレベルの記憶装置切替要求指令ＰＸが印加されている場合は、第１の記憶装置を動作可能な状態へ切替えるよう構成している。」
　
　
ａ．Ｅの「第１および第２の記憶装置３１，３２はＲＯＭもしくはバックアップ電源を備えたＲＡＭ等で構成しており、アドレスバスＡ、データバスＤおよび制御バスＣを介して制御・演算装置（ＣＰＵ）２１へ接続する」から、ＲＯＭで構成される前記第１および第２の記憶装置３１、３２は、アドレスバスＡ、データバスＤおよび制御バスＣを介してＣＰＵ２１へ接続されているので、ＣＰＵ２１の外部に設けられていると解される。
　したがって、Ａの「制御・演算装置の同一プログラムアドレス領域に制御プログラムを格納した記憶装置」、Ｂの「ＣＰＵ等の制御・演算装置の動作を継続したまま、同一プログラムアドレス領域に配置した複数の記憶装置の切替えを行なう」、Ｅの前記記載から、引用文献１には、
　ＣＰＵの制御プログラムを格納し、前記ＣＰＵの外部に設けられる第１のＲＯＭ及び第２のＲＯＭを備えた制御プログラム記憶装置、
が記載されていると解される。
　
ｂ．Ｄの「制御・演算装置が現在実行中のプログラムによって特定の出力ポート等に切替許容出力を発生すると、記憶装置切替手段は制御・演算装置がアクセスする記憶装置を変更する。よって、実行するプログラムの切替えがなされる」、Ｆの「アクセス可能記憶装置切替手段５２は、制御部２内の入出力インタフェース回路２２から出力される切替許可状態信号５２ａに基づいて、記憶装置切替要求指令ＰＸを取り込み、記憶装置切替制御信号ＣＳＡを発生する」及び「入出力インタフェース回路２２を介して、もしくは、制御・演算装置２１から直接出力される切替許可状態信号５２ａに基づいて、プログラムの切替がなされる」の各記載、Ｉの図１１についての図示態様から、引用文献１には、
　第１のＲＯＭに格納された制御プログラム及び第２のＲＯＭに格納された制御プログラムのいずれか一方の制御プログラムをＣＰＵが実行するように、前記ＣＰＵがアクセスできるＲＯＭを切り替えるアクセス可能記憶装置切替手段を前記ＣＰＵの外部に備える、
ことが記載されている。
　
ｃ．Ｆの「アクセス可能記憶装置切替手段５２は、制御部２内の入出力インタフェース回路２２から出力される切替許可状態信号５２ａに基づいて、記憶装置切替要求指令ＰＸを取り込み、記憶装置切替制御信号ＣＳＡを発生する」における「記憶装置切替制御信号ＣＳＡ」は、Ｉの図１１についての図示態様から、記憶装置３１のチップセレクト端子３１ａに印加される。したがって、Ｆの前記記載から、アクセス可能記憶装置切替手段は、発生する記憶装置切替制御信号ＣＳＡの信号レベルを、「切替許可状態信号５２ａに基づいて、記憶装置切替要求指令ＰＸを取り込み」することで、設定していると解される。
　ところで、アクセス可能記憶装置切替手段５２について説明したＦの前記記載の前に「切替制御部５０の構成は図６に示したものとほぼ同じである。」と記載されている。そして、引用文献１の図６に記載された切替制御部３０における記憶装置切替手段を説明したＫには「記憶装置切替手段３５は、Ｄ型フリップフロップで構成しており、クロック入力端子３５ａに印加される切替許可状態信号３８ｂに基づいて、Ｄ入力端子３５ｂへ印加されている記憶装置切替要求指令ＰＸをラッチして、Ｑ出力端子３５ｃから記憶装置切替出力信号ＣＳＡを出力する」と記載されている。してみると、Ｆの前記記載における「切替許可状態信号５２ａに基づいて、記憶装置切替要求指令ＰＸを取り込み」するとは、切替許可状態信号５２ａの信号レベルを変化させて、記憶装置切替要求指令ＰＸを取り込むことを意味すると解される。
　以上から、Ｄの「制御・演算装置が現在実行中のプログラムによって特定の出力ポート等に切替許容出力を発生すると、記憶装置切替手段は制御・演算装置がアクセスする記憶装置を変更する」、Ｆの前記記載及び「制御・演算装置（ＣＰＵ）２１の例えばポート出力から切替許可状態信号５２ａを出力する」、Ｇの「現在実行中のプログラムがその変更を行なっても支障のない時にプログラム変更許容に係る情報を出力し、プログラム変更要求がなされている場合はそのプログラム変更許容情報に対応してプログラムを格納した記憶装置の切替えを行なう」から、引用文献１には、
　ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の信号レベルが設定される、
ことが記載されていると解される。
　
ｄ．Ａの「各記憶装置には記憶装置の切替を許容できる状態の時に前記制御・演算装置から切替許容出力を発生するよう構成した制御プログラムを格納する」、Ｆの「図１２に示すように、処理Ａ（Ｓ１）と処理Ｂ（Ｓ７）の間に、制御・演算装置（ＣＰＵ）２１の例えばポート出力から切替許可状態信号５２ａを出力する処理（Ｓ２１）を設けている。」、及び、Ｈの「記憶装置に格納されたプログラムの要部構成」の各記載から、引用文献１には、
　第１および第２のＲＯＭに格納された制御プログラムは、ＲＯＭの切替を許容できる状態の時にＣＰＵの特定の出力ポートから切替許可状態信号を出力する処理に関する、同一のプログラムコードを含む、
ことが記載されていると解される。
　
ｅ．前記ｃで検討した、ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルの変化、すなわち、該切替許可状態信号の発生は、前記ｄで検討した、ＲＯＭの切替を許容できる状態の時にＣＰＵの特定の出力ポートから切替許可状態信号を出力する処理に関するプログラムコードの実行中に生じることは、Ｉに該プログラムコードが「切替許可状態信号を所定時間出力する」プログラムであると記載されていることから明らかである。そして、当該プログラムコードは、それぞれのＲＯＭに格納された制御プログラムの一部である。したがって、前記切替許可状態信号の信号レベルの変化は、それぞれのＲＯＭに格納された制御プログラムの実行中に生じるものであると同時に、前記プログラムコードの実行中に生じるものでもある。
　してみれば、Ａの請求項１における「１の記憶装置に格納された制御プログラムの実行中に他の記憶装置に格納された制御プログラムへ移行して」の記載を参酌すれば、Ｄ、Ｆの各記載、及び、Ｇの「現在実行中のプログラムがその変更を行なっても支障のない時にプログラム変更許容に係る情報を出力し、プログラム変更要求がなされている場合はそのプログラム変更許容情報に対応してプログラムを格納した記憶装置の切替えを行なう」の記載から、引用文献１には、
　第１および第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に、ＣＰＵの特定の出力ポートからアクセス可能記憶装置切替手段に印加される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行する、
ことが記載されていると解される。
　
　ａ〜ｅから、引用文献１には、次の発明(以下、「引用発明」という。)が記載されている。
　
　ＣＰＵの制御プログラムを格納し、前記ＣＰＵの外部に設けられる第１のＲＯＭ及び第２のＲＯＭを備えた制御プログラム記憶装置において、
　前記第１のＲＯＭに格納された制御プログラム及び前記第２のＲＯＭに格納された制御プログラムのいずれか一方の制御プログラムを前記ＣＰＵが実行するように、前記ＣＰＵがアクセスできるＲＯＭを切り替えるアクセス可能記憶装置切替手段を前記ＣＰＵの外部に備え、
　前記ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の信号レベルが設定され、
　前記第１のＲＯＭ及び第２のＲＯＭに格納された制御プログラムは、ＲＯＭの切替を許容できる状態の時に前記ＣＰＵの特定の出力ポートから前記切替許可状態信号を出力する処理に関する同一のプログラムコードを含み、
　前記第１および第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に、前記ＣＰＵの特定の出力ポートから前記アクセス可能記憶装置切替手段に印加される前記切替許可状態信号の信号レベルを変化させて前記記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行することを特徴とする制御プログラム記憶装置。
　
　
５−２．対比
　本願発明と引用発明とを対比する。
　
　引用発明の「ＣＰＵの外部に設けられる」ところの「第２のＲＯＭ」は、本願発明の「ＣＰＵ外部に設けられる外部ＲＯＭ」に相当する。また、引用発明の「制御プログラム」及び「格納された」は、それぞれ、本願発明の「プログラム」及び「記憶された」に相当する。
　本願発明の「プログラムコードメモリシステム」は、字義とおりに解すれば、プログラムを記述するコードを記憶するシステム、である。してみれば、引用発明の「制御プログラム記憶装置」と、本願発明の「プログラムコードメモリシステム」とは、プログラムを記述するコードを記憶するシステムである点で共通する。
　
　引用発明において、「制御プログラムを前記ＣＰＵが実行する」ことで、ＣＰＵは制御プログラムによって作動すると認められる。したがって、引用発明における「制御プログラムを前記ＣＰＵが実行する」ことは、本願発明の「プログラム」によって「前記ＣＰＵを作動させる」ことに相当する。
　また、引用発明の「アクセス可能記憶装置切替手段」は「前記ＣＰＵがアクセスできるＲＯＭを切り替える」が、該「切り替え」により、第１のＲＯＭ及び第２のＲＯＭのいずれに格納された制御プログラム前記ＣＰＵが実行するか、すなわち、いずれに格納された制御プログラムによって前記ＣＰＵを作動させるか、が設定されるものである。
　したがって、引用発明が「前記第１のＲＯＭに格納された制御プログラム及び前記第２のＲＯＭに格納された制御プログラムのいずれか一方の制御プログラムを前記ＣＰＵが実行するように、前記ＣＰＵがアクセスできるＲＯＭを切り替えるアクセス可能記憶装置切替手段」をＣＰＵの外部に備えることと、本願発明が「前記内部ＲＯＭ内に記憶されたプログラムおよび前記外部ＲＯＭ内に記憶されたプログラムのいずれか一方によって前記ＣＰＵを作動させるか否かを設定する動作形態設定手段」をＣＰＵ外部に備えることとは、２つのＲＯＭ内に記憶されたプログラムのいずれか一方によって前記ＣＰＵを作動させるか否かを設定する動作形態設定手段をＣＰＵ外部に備える点で共通する。
　
　本願発明において、「前記ＣＰＵの特定の出力ポートを介して前記動作形態設定手段の設定が可能」であることは、前記ＣＰＵの特定の出力ポートの出力によって、前記動作形態設定手段の設定が可能であることを意味すると認められる。
　これに対して、引用発明は「前記ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の論理レベルが設定され」る。ここで、「前記アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の論理レベルが設定され」ることは、前記アクセス可能記憶装置切替手段の状態が設定された結果、その出力である記憶装置切替制御信号の論理レベルが設定されると解される。
　してみれば、引用発明において「前記ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の論理レベルが設定され」ることと、本願発明において「前記ＣＰＵの特定の出力ポートを介して前記動作形態設定手段の設定が可能」であることとは、前記ＣＰＵの特定の出力ポートの出力に基づいて動作形態設定手段の設定が可能である点で共通する。
　
　引用発明の「前記第１のＲＯＭ及び第２のＲＯＭに格納された制御プログラムは、ＲＯＭの切替を許容できる状態の時に前記ＣＰＵの特定の出力ポートから前記切替許可状態信号を出力する処理に関する同一のプログラムコードを含」むことと、本願発明の「前記内部ＲＯＭおよび前記外部ＲＯＭのメモリ領域の一部に同一のプログラムコードを保持」することとは、２つのＲＯＭのメモリ領域の一部に同一のプログラムコードを保持する点で共通する。
　
　引用発明において「前記第１および第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に、ＣＰＵの特定の出力ポートからアクセス可能記憶装置切替手段に印加される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は」移行するすることと、本願発明において「前記メモリ領域内のプログラム実行中に前記出力ポートから前記動作形態設定手段への出力信号レベルを変化させ」移行又はその逆の移行を行うこととは、２つのＲＯＭのメモリ領域内のプログラム実行中にＣＰＵの特定の出力ポートから前記動作形態設定手段への出力信号レベルに基づいて、移行又はその逆の移行を行う点で共通する。
　
　また、引用発明において、「前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行する」ことは、前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中で該一方のＲＯＭに格納された制御プログラムによる動作を行っている状態から、他方のＲＯＭに格納された制御プログラムによる動作を行う状態に移行することを意味するものである。
　してみれば、引用発明の「前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行する」ことと、本願発明における、内部ＲＯＭおよび外部ＲＯＭの「前記メモリ領域内のプログラム実行中に前記内部ＲＯＭのプログラムによる動作から前記外部ＲＯＭのプログラムによる動作への移行又はその逆の移行を行う」こととは、２つのＲＯＭの一方のＲＯＭのメモリ領域内のプログラム実行中に前記一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行又はその逆の移行を行う点で共通する。
　
　
　以上から、本願発明と引用発明とは、以下の点で、一致し、また、相違している。
（一致点）
　２つのＲＯＭとを備えたプログラムを記述するコードを記憶するシステムにおいて、
　前記２つのＲＯＭ内に記憶されたプログラムのいずれか一方によって前記ＣＰＵを作動させるか否かを設定する動作形態設定手段を前記ＣＰＵ外部に備え、
　前記ＣＰＵの特定の出力ポートの出力に基づいて前記動作形態設定手段の設定が可能であり、
　前記２つのＲＯＭのメモリ領域の一部に同一のプログラムコードを保持し、
　前記メモリ領域内のプログラム実行中に前記出力ポートから前記動作形態設定手段への出力信号レベルに基づいて、２つのＲＯＭの一方のＲＯＭのメモリ領域内のプログラム実行中に前記一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行又はその逆の移行を行うことを特徴とするプログラムを記述するコードを記憶するシステム。
　
（相違点１）
　引用発明は、２つのＲＯＭが「前記ＣＰＵの外部に設けられる第１のＲＯＭ及び第２のＲＯＭ」であるのに対して、本願発明は、２つのＲＯＭが「ＣＰＵ内部に設けられる内部ＲＯＭと、前記ＣＰＵ外部に設けられる外部ＲＯＭ」である点。
　
（相違点２）
　引用発明は「前記ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルを変化させて記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は、前記アクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の信号レベルが設定され」ることで、前記第１および第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に「前記ＣＰＵの特定の出力ポートから前記アクセス可能記憶装置切替手段に印加される前記切替許可状態信号の信号レベルを変化させて前記記憶装置切替要求指令を取り込み、前記記憶装置切替要求指令がなされている場合は」制御プログラムによる動作の移行を行うのに対して、本願発明は「前記ＣＰＵの特定の出力ポートを介して前記動作形態設定手段の設定が可能」であることで、メモリ領域内のプログラム実行中に「前記出力ポートから前記動作形態設定手段への出力信号レベルを変化させ」てプログラムによる動作の移行又はその逆の移行を行う点。
　
　
５−３．判断
相違点１について
　当審からの平成２１年４月２４日付けの拒絶理由通知で引用された刊行物である特開平０５−０８１４４６号公報（以下、「引用文献２」という。）には、図面とともに以下の記載がある 。
ア．「【請求項１】　
外部ＲＯＭ（１）と、内／外部ＲＯＭ切替端子（Ｔ）に加える信号（ＳＷ）により内部ＲＯＭ（２）又は外部ＲＯＭ（１）に切り替えて動作可能なチップコンピュータ（３）とを備えるマイクロコントローラの内／外部ＲＯＭ切替方式
　手動又はプログラム動作による内／外部ＲＯＭ切替の要求を受けてチップコンピュータ（３）に対するリセット信号（ＲＳ）を付勢し、次に内／外部ＲＯＭ切替端子（Ｔ）に加える信号（ＳＷ）を変更し、次にリセット信号（ＲＳ）を消勢する切替制御部（４）を備え、
　チップコンピュータ（３）が複数のアプリケーションプログラムを切り替えて動作することを特徴とするマイクロコントローラの内／外部ＲＯＭ切替方式。」
　
イ．「【００１３】そこで、予め内部ＲＯＭ２にはアプリケーションプログラムＡを、かつ外部ＲＯＭ１にはアプリケーションプログラムＢを入れておき、例えば
電源投入により内部ＲＯＭ２のプログラムＡの所定番地よりＣＰＵ３１を立ち上げて機器制御Ａを実現する。
スイッチ５を押すことにより、又は入出力ポート３３ａを使用したプログラムＡの制御により内／外部ＲＯＭ切替の要求ＲＱが発生すると
ＣＰＵ３１は外部ＲＯＭ１のプログラムＢの所定番地より立ち上がり、引き続き機器制御Ｂを実現する
　
ウ．「【００１５】さらに、入出力ポート３３ａを使用したプログラム制御により、機器制御Ａの状態から内／外部ＲＯＭ切替要求ＲＱを出して機器制御Ｂに自動的にジャンプし、又は機器制御Ｂの状態から内／外部ＲＯＭ切替要求ＲＱを出して機器制御Ａに自動的にジャンプするようにした場合は、例えば
通常は内部ＲＯＭ２による機器制御Ａで正常時の機器制御を行い、該機器に何らかの異常が発見されると自動的に外部ＲＯＭ１による保守モード制御Ｂに切替え、異常解析のための情報を収集することも可能である。
　
　同様に、当審からの平成２１年４月２４日付けの拒絶理由通知で引用された刊行物である特開昭６２−２４５３５０号公報（以下、「引用文献３」という。）には、図面とともに以下の記載がある 。
エ．「
内部リードオンリメモリ１２と外部リードオンリメモリ２２−１〜２２−ｎとをページ構成とし
　レジスタ１４にロードされたページ情報とページ内アドレスとは、
セレクタ１８を介してページレジスタ１５にページ情報が、又セレクタ１７を介してプログラムカウンタ１３にページ内アドレスがそれぞれロードされる
　
オ．「例えば、ページレジスタ１５にロードされたページ情報によって
ページ０（内部リードオンリメモリ１２）が、プログラムカウンタ１３の内容に従ってアクセスされ、ジャンプ命令が読出されて命令レジスタ１９，２０を介してデコーダ２１に加えられ、デコードされた
　そして、セレクタ１７，１８が制御され、セレクタ１７を介してレジスタ１４からプログラムカウンタ１３にページ内アドレスがロードされ、セレクタ１８を介してページレジスタ１５にページ情報がロードされる。
このページ情報により、例えば、ページ１が指定されている場合は、ページ１（外部リードオンリメモリ２２−１）がページレジスタ１５にロードされたページ情報によって指定され、プログラムカウンタ１３にロードされたページ内アドレスによってアクセスされる
　
　同様に、当審からの平成２１年４月２４日付けの拒絶理由通知で引用された刊行物である特開平０６−００４３０３号公報（以下、「引用文献４」という。）には、図面とともに以下の記載がある 。
カ．「【０００９】
マイクロコンピュータ(1)内部において、(5)は内部ＲＯＭであり、該内部ＲＯＭ(5)にはマイクロコンピュータ(1)を動作させる為のプログラムデータが記憶されており
内部ＲＯＭ(5)及び外部ＲＯＭ(2)には各々異なるプログラムデータが記憶されているものとする
(7)はＣＰＵであり、該ＣＰＵ(7)はセレクタ(6)から切換出力された内部ＲＯＭ(5)又は外部ＲＯＭ(2)のプログラムデータを解読し、論理演算等、各種動作を実行するものである。
出力ＤＳが０の時、内部ＲＯＭ(5)のプログラムデータがＣＰＵ(7)に切換出力され、コントローラ(8)の出力ＤＳが１の時、外部ＲＯＭ(2)のプログラムデータがＣＰＵ(7)に切換出力される
　
キ．「【００１３】以下、本実施例の動作を説明する。まず、マイクロコンピュータ(1)内部において、コントローラ(8)からは０の信号ＤＳ及び０の割込禁止信号ＩＮＨが出力されているものとする。即ち、
ＣＰＵ(7)は内部ＲＯＭ(5)のプログラムデータに基づいて動作
　
ク．「【００１５】前記命令(Ｎ−１)が実行された後、ＣＰＵ(7)内部のプログラムカウンタから次のアドレスデータが発生し、該アドレスデータが内部ＲＯＭ(5)及び外部ＲＯＭ(2)に供給されると、
内部ＲＯＭ(5)のプログラムデータがセレクタ(6)を介してＣＰＵ(7)に取り込まれ、命令Ｎが実行される。すると、ＣＰＵ(7)からは０から１に変化するデータＤ１及び信号Ｃ１が発生する。
【００１６】前記命令Ｎが実行されたにも関わらず、
信号ＤＳは未だ０の状態を継続している。
内部ＲＯＭ(5)のプログラムデータがセレクタ(6)を介してＣＰＵ(7)に再度取り込まれることになり、命令(Ｎ＋１)に伴う処理が施される。
【００１７】前記命令(Ｎ＋１)が実行された後、命令(Ｎ＋２)を実行しようとすると、ラッチ回路(13)には信号ＩＳの立上りに同期してデータｃが取り込まれ、
該ラッチ回路(13)からは信号ＩＳの立上りに同期して１に変化する信号ＤＳが出力される。
その後の命令は外部ＲＯＭ(2)のプログラムデータに基づいて実行される
　
　ア〜クから、プログラムがそれぞれ記憶された２つのＲＯＭを備え、一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行が可能なコンピュータシステムにおいて、前記２つのＲＯＭの一方を前記ＣＰＵ内部に設けられる内部ＲＯＭとし、他方を前記ＣＰＵ外部に設けられる外部ＲＯＭとすることは、周知慣用の技術にすぎない。
　そして、引用発明は、前記「５−１」の前記Ａ及びＢに記載されるように、第１のＲＯＭ及び第２のＲＯＭの一方に格納された制御プログラムの実行中に、他方に格納された制御プログラムの動作に移行することを課題とするものであり、前記第１のＲＯＭ及び第２のＲＯＭの一方をＣＰＵの内部に設けることを妨げる記載は、引用文献１には存在しない。
　したがって、引用発明において、ＣＰＵの外部に設けられる第１のＲＯＭ及び第２のＲＯＭの一方を、前記周知慣用の技術のように、前記ＣＰＵの内部に設けることは、当業者であれば容易に為し得た事項であると認められる。
　
　以上から、相違点１は格別のものではない。
　
　
相違点２について
　「相違点１について」の検討において例示した引用文献４には、前記カ〜クに加えて、以下の事項が記載されている。
ケ．「【００１０】以上の如く構成された図１回路において、コントローラ(8)の具体例を図２を用いて説明する。図２において、
ＣＰＵ(7)からコントローラ(8)には各種のデータ及び信号が取り込まれている。その中で、Ｄ１は内部ＲＯＭ(5)及び外部ＲＯＭ(2)を切換える為のデータ
Ｃ１は後述の初段のラッチ回路にデータＤ１を取り込む為の信号
【００１１】
コントローラ(8)内部において、(10)(11)(12)(13)はシリアル接続されたラッチ回路
このラッチ回路(13)からはセレクタ(6)の切換動作を制御する為の信号ＤＳが出力される
　
　カの「(6)はセレクタであり、内部ＲＯＭ(5)及び外部ＲＯＭ(2)のプログラムデータを切換出力する」、ケの「コントローラ(8)内部において、(10)(11)(12)(13)はシリアル接続されたラッチ回路であり…(中略)…このラッチ回路(13)からはセレクタ(6)の切換動作を制御する為の信号ＤＳが出力される」から、内部ＲＯＭ(5)及び外部ＲＯＭ(2)の２つのＲＯＭの、一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行は、コントローラ(8)が出力する信号ＤＳによって切替制御されるものである。
　ケの「ＣＰＵ(7)からコントローラ(8)には各種のデータ及び信号が取り込まれている。その中で、Ｄ１は内部ＲＯＭ(5)及び外部ＲＯＭ(2)を切換える為のデータであり、内部ＲＯＭ(5)を選択する時に０、外部ＲＯＭ(2)を選択する時に１となるものである。また、Ｃ１は後述の初段のラッチ回路にデータＤ１を取り込む為の信号であり…(中略)…ＩＳ及びＩＥは、内部ＲＯＭ(5)又は外部ＲＯＭ(2)のプログラムデータに基づき各命令の開始直後及び終了直前に所定時間１となる信号である。」から、前記コントローラ(8)はＣＰＵ(7)からのデータ及び信号のみによって制御されている。
　そして、クの「内部ＲＯＭ(5)のプログラムデータがセレクタ(6)を介してＣＰＵ(7)に取り込まれ、命令Ｎが実行される。すると、ＣＰＵ(7)からは０から１に変化するデータＤ１及び信号Ｃ１が発生する。…(中略)…信号ＤＳは未だ０の状態を継続している。従って、前記命令Ｎが実行された後、ＣＰＵ(7)内部のプログラムカウンタから発生した次のアドレスデータが内部ＲＯＭ(5)及び外部ＲＯＭ(2)に供給されると、内部ＲＯＭ(5)のプログラムデータがセレクタ(6)を介してＣＰＵ(7)に再度取り込まれることになり、命令(Ｎ＋１)に伴う処理が施される。…(中略)…命令(Ｎ＋２)を実行しようとすると、ラッチ回路(13)には信号ＩＳの立上りに同期してデータｃが取り込まれ、該ラッチ回路(13)からは信号ＩＳの立上りに同期して１に変化する信号ＤＳが出力される。…(中略)…外部ＲＯＭ(2)のプログラムデータがセレクタ(6)を介してＣＰＵ(7)に取り込まれ、命令(Ｎ＋２)が実行される。この時、信号ｅが１に変化する為にラッチ回路(10)はセットされ、同時にＡＮＤゲート(16)が閉状態となる為にラッチ回路(15)には信号Ｃ２が供給されなくなる。即ち、信号ＤＳはＣＰＵ(7)の出力に関係なく１に固定され、その後の命令は外部ＲＯＭ(2)のプログラムデータに基づいて実行されることになる。」から、内部ＲＯＭ(5)のプログラムデータの実行中にＣＰＵ(7)が内部ＲＯＭ(5)及び外部ＲＯＭ(2)を切換える為のデータＤ１を出力すると、これによってコントローラ(8)から信号ＤＳが出力され、前記ＣＰＵ(7)はリセットされることなく外部ＲＯＭ(2)のプログラムデータを実行することが記載されている。すなわち、前記一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行は、前記一方のＲＯＭのプログラム実行中になされると解される。
　
　以上から、引用文献４には、
　ＣＰＵ内部に設けられた内部ＲＯＭと、前記ＣＰＵ外部に設けられた外部ＲＯＭとを備え、前記内部ＲＯＭ及び前記外部ＲＯＭの一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行を、前記一方のＲＯＭのプログラム実行中に行うコンピュータにおいて、前記移行を前記ＣＰＵから出力されるデータ及び信号のみによって制御する、
ことが記載されている。
　
　ところで、引用発明は、前記「５−１」のＣに記載されるように、「いかなるタイミングで記憶装置の切替要求が発生しても、制御動作等に異常をきたすことなく記憶装置の切替えを行なうことのできる記憶装置の切替制御装置を提供することを目的」とするものである。
　前記目的を果たすために、引用発明は、いかなるタイミングで「記憶装置切替要求指令」がなされても、ＣＰＵが「ＲＯＭの切替を許容できる状態の時に前記ＣＰＵの特定の出力ポートから前記切替許可状態信号を出力する処理に関する同一のプログラムコード」を実行することで「前記ＣＰＵの特定の出力ポートから前記アクセス可能記憶装置切替手段に印加される前記切替許可状態信号の信号レベルを変化」させて、前記切替許可状態信号の信号レベルが変化したときに「前記記憶装置切替要求指令を取り込み」することで「記憶装置切替制御信号の信号レベルが設定」され、そして、前記記憶装置切替制御信号の信号レベルに従って「前記第１のＲＯＭ及び第２のＲＯＭの一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行する」ものである。
　すなわち、引用発明において、「一方のＲＯＭに格納された制御プログラムの実行中に他方のＲＯＭに格納された制御プログラムへ移行」を制御する「記憶装置切替制御信号の信号レベル」を設定するタイミングを決定し、前記移行を実質的に制御しているのは、「ＣＰＵの特定の出力ポート」から出力される「切替許可状態信号」である。
　一方、「記憶装置切替要求指令」は、たとえば、前記「５−１」のＪにおけるユーザにより任意に設定される指令や、同ＫにおけるＤ型フリップフロップのＤ入力端子に固定的に設定される指令であり、したがって、「ＲＯＭの切替を許容できる状態」であっても前記移行を行わない制御を可能にするために設定される指令であると認められる。
　
　そして、前述のとおり、プログラムを記憶する２つのＲＯＭを備え、一方のＲＯＭのプログラムによる動作から他方のＲＯＭのプログラムによる動作への移行を、前記一方のＲＯＭのプログラム実行中に行うコンピュータにおいて、前記移行を前記ＣＰＵの出力のみによって制御することは、引用文献４に記載され、公知技術である。
　
　したがって、引用発明において、「ＲＯＭの切替を許容できる状態」であっても前記移行を行わないという制御の要否に応じて、そのような制御が不要な場合は、前記公知技術のように前記移行をＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルのみで制御することで、前記ＣＰＵの特定の出力ポートを介してアクセス可能記憶装置切替手段の出力である記憶装置切替制御信号の信号レベルが設定し、ＣＰＵの特定の出力ポートに出力される切替許可状態信号の信号レベルのみで前記移行を行うことは、当業者が容易に想到し得たものと認められる。
　
　以上から、相違点２は格別のものではない。
　
　
５−４．小括
　以上のとおり、本願発明は、引用文献１、２、３及び４に記載された発明から、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により、特許を受けることができない。
　
　
６．むすび
　したがって、本願は、明細書及び図面の記載が、特許法第３６条第４項及び同法同条第６項第２号に規定する要件を満たしていない。
　また、本願発明は、引用文献１、２、３及び４に記載された発明から、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。