(57)【特許請求の範囲】
【請求項１】
内部電極が埋設された、相対向する端面とその端面に連なる側面とからなるセラミック素子の、その端面に導電ペーストを塗布、焼付けて、前記内部電極と接続する外部電極を形成するセラミック電子部品の製造方法であって、前記セラミック素子の端面の角部および稜部に丸み面が形成されたセラミック素子を用意する工程と、前記丸み面の曲率半径以下の厚みとなるように形成した第１導電ペースト層に浸漬して引き上げることにより、前記セラミック素子の端面を覆い、その端面から丸み面に至るように導電ペーストを塗布して第１導電ペースト膜を形成する工程と、前記セラミック素子に形成された第１導電ペースト膜を覆い、前記丸み面から前記セラミック素子の側面に至るように第２導電ペースト膜を形成する工程と、前記セラミック素子に形成された前記第１導電ペースト膜および第２導電ペースト膜を同時、または別々に焼付ける工程を備えたセラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック電子部品の製造方法に関し、特に、外部電極の水分に対するシール性が優れるとともに、回路基板に実装した時の機械的ストレスに強いセラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
例えば、セラミック電子部品である積層セラミックコンデンサは、図５に示すように、セラミック素子１０と、この素子１０の相対向する端部に形成された外部電極４０とから構成される。そして、このセラミック素子１０は、複数の内部電極２０がセラミック層３０を介して重なり合うように配置され、かつ交互に両端面に引き出された構造を有し、また、外部電極４０は、セラミック素子１０の両端部に導電ペーストを塗布、焼付けして形成され、内部電極２０と接続される。
【０００３】
このような積層セラミックコンデンサを、外部電極４０上に湿式メッキ膜を形成したり、湿度の高い環境に放置したりする際、外部電極４０の厚みが薄いと、水分に対するシール性が損なわれ、水分がセラミック素子１０の内部に浸入し、絶縁抵抗が低下するという問題が生じる。そこで、外部電極４０のシール性が損なわれないように、厚みの厚い外部電極４０をセラミック素子１０の端面に形成することが行われている。具体的には、導電ペーストをセラミック素子１０の各端部に２回以上塗布した後、焼付けて外部電極４０を形成する方法が採用されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のようにして、セラミック素子１０の端部に肉厚に形成された外部電極４０は、図５に示すように、セラミック素子１０の端面のみならず、その端面に連なる側面においても、その厚みが厚く形成されることから、焼付け時の収縮応力が、セラミック素子１０の側面に与えられ、その部分のセラミック強度が弱くなることがある。
【０００５】
このような積層セラミックコンデンサを、図６に示すように、外部電極４０を回路基板７０のランド５０に、はんだ６０で接続固定して実装した後、基板７０に矢印８０の方向に機械的ストレスを与えると、セラミック素子１０の側面にクラック９０が発生しやすくなって、導通不良や絶縁抵抗不良が発生する問題が生じる。
【０００６】
そこで、本発明の目的は、外部電極の水分に対するシール性が優れるとともに、回路基板に実装した時の機械的ストレスに強い、セラミック電子部品の製造方法を提供するものである。
【０００７】
【課題を解決するため手段】
本発明は、内部電極が埋設された、相対向する端面とその端面に連なる側面とからなるセラミック素子の、その端面に導電ペーストを塗布、焼付けて、前記内部電極と接続する外部電極を形成するセラミック電子部品の製造方法であって、前記セラミック素子の端面の角部および稜部に丸み面が形成されたセラミック素子を用意する工程と、前記丸み面の曲率半径以下の厚みとなるように形成した第１導電ペースト層に浸漬して引き上げることにより、前記セラミック素子の端面を覆い、その端面から丸み面に至るように導電ペーストを塗布して第１導電ペースト膜を形成する工程と、前記セラミック素子に形成された第１導電ペースト膜を覆い、前記丸み面から前記セラミック素子の側面に至るように第２導電ペースト膜を形成する工程と、前記セラミック素子に形成された前記第１導電ペースト膜および第２導電ペースト膜を同時、または別々に焼付ける工程を備えたセラミック電子部品の製造方法である。
【０００８】
本発明によれば、セラミック素子に形成された外部電極が、セラミック素子の端面を覆うとともに、その端面から丸み面に至るように形成した第１電極層と、その第１電極層を覆うとともに、丸み面からセラミック素子の側面に至るように形成した第２電極層とからなるセラミック電子部品を容易に製造することができる。よって、この製造方法により製造されたセラミック電子部品の外部電極は、比較的厚みが厚く、セラミック素子の側面に形成された外部電極は、端面に形成された外部電極に比べ、厚みが薄くなる。このため、この外部電極を有するセラミック電子部品は、水分に対するシール性が優れるとともに、強度が弱くならない。
【００１０】
【発明の実施の形態】
本発明の製造方法により製造されたセラミック電子部品である積層セラミックコンデンサを図１、図２を用いて説明する。
【００１１】
本発明の積層セラミックコンデンサは、図１に示すような、端面の角部および稜部に丸み面９を有する、直方体状のセラミック素子１の相対向する両端部に、導電ペーストを塗布、焼付けて、図２の断面図に示すような、外部電極４が形成される。この外部電極４は、セラミック素子１の端面を覆うとともに、その端面から丸み面９に至るように形成された、セラミック素子１に接する第１電極層４ａと、その第１電極層４ａを覆うとともに、セラミック素子１の丸み面９から側面に至るように形成された第２電極層４ｂとからなる。そして、この第１、第２電極層４ａ、４ｂは、内部電極２と接続される。また、セラミック素子１は、複数の内部電極２がセラミック層３を介して重なり合うように配置され、かつ交互に両端面に引出されている構造を有する。
【００１２】
本発明によれば、セラミック素子１に形成された外部電極４が、内部電極２が引き出された端面の角部および稜部に丸み面９を有するセラミック素子１の端面を覆うとともに、その端面から丸み面９に至るように形成した第１電極層４ａと、その第１電極層４ａを覆うとともに、丸み面９からセラミック素子１の側面に至るように形成した第２電極層４ｂとからなる。よって、セラミック素子１の端面に形成された外部電極４は、比較的厚みが厚く、セラミック素子１の側面に形成された外部電極４は、端面に形成された外部電極４に比べ、厚みが薄くなる。このため、この外部電極４を有するセラミック電子部品は、水分に対するシール性が優れるとともに、そのセラミック素子１の側面に与えられる焼付け時の収縮応力が小さくなって、その部分のセラミック強度が弱くならない。
【００１３】
次に、本発明のセラミック電子部品の製造方法の一例を、図を用いて以下に説明する。
【００１４】
まず、図１に示すような、内部電極２が端面に引出された、直方体状のセラミック素子１を用意する。この素子１の相対向する端面の角部および稜部には丸み面９が形成されている。この丸み面９は、多数のセラミック素子１を研磨剤などとバレルポットの中に入れて回転させるなどして形成する。次に、平板５上にＡｇなどからなる導電ペーストを供給し、丸み面９の曲率半径以下の厚みｔになるように、図３（ａ）に示すような第１導電ペースト層１２を形成する。次いで、図３（ｂ）に示すように、第１導電ペースト層１２に、セラミック素子１の一方の端部を平板５に対し垂直に押し当てて浸漬した後、図３（ｃ）に示すように、第１導電ペースト層１２からセラミック素子１を引き上げて、セラミック素子１の端面を覆い、その端面から丸み面９に至るように、セラミック素子１に導電ペーストを付着する。すなわち、セラミック素子１の側面に導電ペーストを付着させることなく、セラミック素子１の端面に第１導電ペースト膜１３を形成する。次に、セラミック素子１の他方の端部にも、上記と同様の方法で第１導電ペースト膜１３を形成する。なお、第１導電ペースト膜１３の形成方法は、上記の方法に限ることなく、セラミック素子１の端部を平板５に押し当てないで塗布する方法でもよい。
【００１５】
次に、平板６上にＡｇなどからなる導電ペーストを供給し、必要な厚みになるように、図４（ａ）に示すような第２導電ペースト層１４を形成する。次いで、図４（ｂ）に示すように、第２導電ペースト層１４に、第１導電ペースト膜１３が形成されたセラミック素子１の端部を、第１導電ペースト膜１３を覆い、かつセラミック素子１の丸み面９から側面に導電ペーストが付着するように、平板６上に対し垂直に押し当てて浸漬する。その後、図４（ｃ）に示すように、第２導電ペースト層１４からセラミック素子１を引き上げて第２導電ペースト膜１５を形成する。なお、第２導電ペースト膜１５の形成方法も、平板６対し垂直に押し当てないで塗布する方法であってもよい。
【００１６】
次に、第１導電ペースト膜１３が形成されたセラミック素子１の他方の端部にも、上記と同様の方法で第２導電ペースト膜１５を形成する。
【００１７】
このようにして、セラミック素子１の端面には、第１、第２導電ペースト膜１３、１５の２層からなる導電ペースト膜が形成され、その導電ペースト膜の厚みは比較的厚くなるとともに、セラミック素子１の側面には、第２導電ペースト膜１５の１層からなる導電ペースト膜が形成され、その導電ペースト膜の厚みは、端面の導電ペースト膜の厚みに比べ薄くなる。
【００１８】
次に、セラミック素子１の両端部それぞれに形成した第１、第２導電ペースト膜１３、１５を同時に焼付けて外部電極４を形成し、さらに、必要があれば、外部電極４の上に湿式メッキ膜を形成して積層セラミックコンデンサを作製する。
【００１９】
なお、第１、第２導電ペースト膜１３、１５の焼付けは、上記実施例のように、第１、第２導電ペースト膜１３、１５を形成した後に同時に行うのではなく、それぞれの導電ペースト膜を形成する毎に別々に行ってもよい。
【００２０】
次に、本発明のセラミック電子部品の効果を確認するために、上記実施例の製造方法に従って作製した積層セラミックコンデンサ（本発明品）と、比較例として従来の外部電極構造を有する積層セラミックコンデンサ（比較品）それぞれを２０個用意し、この積層セラミックコンデンサをガラスエポキシ基板に実装して耐基板曲げ試験を行い、セラミック素子にクラックが入ったときの基板のたわみ量を測定した。
この測定結果を以下の表１に示す。
【００２１】
【表１】
0003548883.tif 000002
【００２２】
表１より、比較品は、セラミック素子の端面に形成された外部電極の厚みが平均９４μｍ、側面に形成された外部電極の厚みが平均４５μｍあり、この比較品の耐基板曲げ試験でのたわみ量は平均３．４ｍｍであった。
【００２３】
これに対し、本発明品のセラミック素子の端面に形成された外部電極の厚みは平均９５μｍと比較品とほぼ同じ厚みであるものの、側面に形成された外部電極の厚みは平均２３μｍと比較品に比べ約１／２と薄く、この本発明品の耐基板曲げ試験でのたわみ量は、平均５．２ｍｍと比較品に比べ約１．５倍大きい結果を得た。
【００２４】
また、上記の本発明品と比較品について、相対湿度が９０％以上の環境の中に１０００時間放置する耐湿試験を行った結果、本発明品および比較品は共に、絶縁抵抗が低下しないことを確認した。
【００２５】
従って、本発明品は、セラミック素子の端面に形成された外部電極の厚みが比較品とほぼ同じ厚みで比較的厚く、セラミック素子の側面に形成された外部電極の厚みが、端面に形成された外部電極の厚みに比べ薄いため、外部電極の水分に対するシール性が損なわれることなく、回路基板に実装した時の機械的ストレスが、比較品に比べ強いことが分かる。
【００２６】
なお、本発明のセラミック電子部品は、上記実施例の積層セラミックコンデンサに限ることなく、内部電極が埋設されたセラミック素子と、このセラミック素子の相対向する端面に引き出された内部電極と接続する外部電極とを備えたセラミック電子部品、たとえば、積層インダクタ、積層ＬＣフイルタなどであってもよい。
【００２７】
また、本発明のセラミック電子部品の製造方法は、上記実施例に記載した内容に限ることなく、本発明の趣旨を逸脱しない範囲の変更を任意に行い得る。たとえば、導電ペーストは、Ａｇなどからなるものに限るものでなく、ＰｄやＰｄ／Ａｇ合金、Ｎｉ、Ｃｕなど、他の金属などからなるものであってもよい。また、セラミック素子の形状は、上記実施例のような直方体状に限るものでなく、円柱状など、その他の形状であってもよい。
【００２８】
【発明の効果】
本発明の製造方法によれば、セラミック素子に形成された外部電極が、内部電極が引き出された端面の角部および稜部に丸み面を有するセラミック素子の端面を覆うとともに、その端面から丸み面に至るように形成した第１電極層と、その第１電極層を覆うとともに、丸み面からセラミック素子の側面に至るように形成した第２電極層とからなるセラミック電子部品を容易に作成することができる。よって、この製造方法により製造されたセラミック電子部品の端面に形成された外部電極は、比較的厚みが厚く、セラミック素子の側面に形成された外部電極は、端面に形成された外部電極に比べ厚みが薄くなる。このため、この外部電極を有するセラミック電子部品は、水分に対するシール性が優れるとともに、そのセラミック素子の側面に与えられる焼付け時の収縮応力が小さくなって、その部分のセラミック強度が弱くならない。したがって、この外部電極上に湿式メッキ膜を形成したり、この外部電極を有するセラミック電子部品を湿度の高い環境に放置したりしても、絶縁抵抗が低下することなく、回路基板に実装した時の機械的ストレスの強い外部電極を有するセラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に用いられるセラミック素子の斜視図である。
【図２】本発明の製造方法により製造されるセラミック電子部品の断面図である。
【図３】（ａ）〜（ｃ）は、本発明に係る第１導電ペースト膜形成方法の説明図である。
【図４】（ａ）〜（ｃ）は、本発明に係る第２導電ペースト膜形成方法の説明図である。
【図５】従来のセラミック電子部品の断面図である。
【図６】積層セラミックコンデンサが実装された回路基板に機械的ストレスを与えた状態を示す説明図である。
【符号の説明図】
１・・・セラミック素子
２・・・内部電極
３・・・セラミック層
４・・・外部電極
４ａ・・・第１電極層
４ｂ・・・第２電極層
９・・・丸み面
１２・・・第１導電ペースト層
１３・・・第１導電ペースト膜
１４・・・第２導電ペースト層
１５・・・第２導電ペースト膜
【図１】
0003548883.tif 000003
【図２】
0003548883.tif 000004
【図３】
0003548883.tif 000005
【図４】
0003548883.tif 000006
【図５】
0003548883.tif 000007
【図６】
0003548883.tif 000008