【事件の表示】
　特願２００１−３７５６２６「Ｄ／Ａコンバータ回路」拒絶査定不服審判事件〔平成１５年　６月２７日出願公開、特開２００３−１７９４９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 ・本願発明
　本願は、平成１３年１２月１０日の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年１２月１５日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「入力されるデータを量子化すると共に、その際に発生する量子化ノイズを入力側に帰還させるノイズシェーパを備えたＤ／Ａコンバータ回路において、
前記ノイズシェーパに入力される音声データがゼロデータを含んで無音に対応することを検出する第１検出手段と、
前記ノイズシェーパの出力データに含まれるゼロデータが所定個以上連続することを検出する第２検出手段と、
前記ノイズシェーパに入力される音声データに直流成分を加算する加算手段と、を備え、
前記第１検出手段により無音に対応する音声データが検出され、且つ、前記第２検出手段によって前記ゼロデータが所定個以上連続することが検出されるとき、前記ノイズシェーパをリセットすることを特徴とするＤ／Ａコンバータ回路。」
　
２．引用刊行物記載の発明
　これに対して、原査定の拒絶の理由に引用された、特開平２−２０９３３号公報 （以下、「引用例」という。）には、図面とともに次の事項が記載されている。
　
ア．「入力信号が一定期間連続してゼロであることを検出する第１のゼロ検出器と、前記入力信号の量子化を行う二重積分型量子化器と、前記二重積分型量子化器の出力が一定期間連続してゼロであることを検出する第２のゼロ検出器と、前記第１のゼロ検出器と前記第２のゼロ検出器の出力に基づき、前記二重積分型量子化器の初期化を行う初期化手段と、前記第１のゼロ検出器と前記第２のゼロ検出器の出力に基づき前記入力信号の変更を行う変更手段とを有することを特徴とする二重積分型ノイズシェーパ。」
（第１頁左下欄第５−１５行、特許請求の範囲）
　
イ．「産業上の利用分野
　本発明は長時間ゼロ入力が与えられた際に、ノイズシェーパをリセットする方法を用いた二重積分型ノイズシェーパに関するものである。」
（第１頁左下欄第１７−２０行）
　
ウ．「近年ノイズシェーパを用いたＡＤ／ＤＡ変換器がよく用いられている」
（第１頁右下欄第２、３行）
　
エ．「第３図は二重積分型ノイズシェーパの他の従来例である。第３図において、１，２，３は加算器で、加算器１は２入力の加算を行い、加算器２，３は正側の入力から負側の入力の減算を行う。ここで、加算器１に与えられる入力は１６ビットのディジタル信号であるものとする。４は局部量子化器で、入力信号の量子化は第１表に示すとおりである。１０５，１０６は遅延回路である。７はシフタであり、入力信号の１ビット左シフト、即ち入力信号を２倍して出力する。　・・・（中　略）・・・　　このようにして入力Ｘと出力Ｙとの間には第２図で示した（３）式と同一の関係式が得られる。つまり、第３図に示す二重積分型ノイズシェーパであっても、１２ｄＢ／　ｏｃｔ（審決注：引用例の「１２ｄ状／ｏｃｔ」という記載を誤記と認め、訂正したものを記載した。）の特性で低域ほど量子化雑音が低減されるという効果が得られる。」
（第２頁左上欄第１７行−右上欄第１９行）
　
オ．「しかしながら上記のような構成では、長時間にわたるゼロデータ（以下インフィニティゼロと称す）が入力に与えられた場合においても必ず遅延回路１０５，１０６にゼロ以外のデータが残っているため、遅延回路１０５，１０６の値は刻々変化し、通常発振現象をおこし、本回路が動作することに伴うアナログ的なノイズが発生する。
　逆に、初期状態（遅延回路をリセットし、解除した状態）ではゼロ以外の入力が与えられるまで動作は停止しているため上記のようなノイズは発生しない。このため、本回路が動作する前と後でＳＮ比が異なり、しかも動作後の方がＳＮ比が悪くなる。また、インフィニティゼロ入力時に強御的に遅延回路をリセットすると通常ショックノイズが発生するという問題点があった。
　本発明は上記の問題点に鑑み、インフィニティゼロ入力時にはショックノイズ等を発生することなく動作が静かに停止し、アナログ的なノイズが発生しない二重積分型ノイズシェーパを提供するものである。」
（第２頁左下欄第１−２０行）
　
カ．「作　　用
　本発明は上記のようにインフィニティゼロ入力を検出し、インフィニティゼロ入力時には二重積分型ノイズシェーパに特定のデータを入力し、二重積分型ノイズシェーパの出力が一定期間連続してゼロを出力すると二重積分型ノイズシェーパ内にあるレジスタをリセットするようにしたため、リセット時にノイズが発生せず、静かに二重積分型ノイズシェーパの動作を停止させることが出来るものである。」
（第２頁右下欄第１３行−第３頁左上欄第２行）
　
キ．「第１図は本発明の一実施例による二重積分型ノイズシェーパのブロック図である。なお第１図において、先に述べた第２図と同一機能を有するものについては同一の符号を付し、細かな説明は省略する。
図中５，６は遅延回路で、端子Ｒに“１”のパルスが加わるとデータがリセットされるものである。８，９はゼロ検出器で、一定期間以上連続してゼロデータが入力される（即ちインフィニティゼロが入力される）と“１”を出力し、ゼロ以外のデータが入力されると直ちに出力は“０”になる。１０はデータセット回路で、端子Ｃに与えられる制御信号が“０”の時は端子Ｘに与えられるデータを端子Ｙから出力し、端子Ｃに与えられる制御信号が“１”の時は−１を端子Ｙから出力する。１１，１２はＡＮＤゲート、１３はインバータである。
　次に第１図の動作について説明する。
　入力がインフィニティゼロでない時は、ゼロ検出器９が“０”を出力するので、ＡＮＤゲート１１，の出力は“０”であり、従来例にて述べた二重積分型ノイズシェーパと同様に動作する。
　ここで、入力がインフィニティゼロに変化した場合について考えると、一定期間入力がゼロになるとゼロ検出器９が“１”を出力する。またゼロ検出器８が“０”を出力していたとすると、ＡＮＤゲート１１が“１”を出力し、データセット回路１０は−１を出力する。」
（第３頁左上欄第６行−右上欄第１３行）
　
ク．「つまり、二重積分型量子化器に小さな値（ここでは−１）を入力すると、差が徐々に小さくなるとともに局部量子化器４の出力が連続してゼロを出力する回数も増加されていく。このようにゼロが一定数以上連続して出力される時に二重積分型ノイズシェーパをリセットする（この場合では遅延回路５，６をリセットする）ことによりノイズを殆ど発生させることなく二重積分型ノイズシェーパをリセットすることが出来る。」
（第４頁右上欄第５−１４行）
　
ケ．「またゼロ検出器９が“１”になった時、ゼロ検出器８が“１”を出力している場合は二重積分型ノイズシェーパに直ちにリセットがかかるが、この時には元々連続してゼロを連続して出力しているのでノイズを発生することはない。」
（第４頁右上欄第１５−１９行）
　
コ．「また、本実施例におけるデータセット回路１０では、制御信号により−１を出力するようにしているが、無論＋１を出力するようにしても良いものである。要は微少な直流成分を出力するようなものであれば良い。」
（第４頁左下欄第４−８行）
　
サ．「また、ゼロ検出器８においてどの程度ゼロが連続すると“１”を出力するかについては、連続するゼロの個数が多くなるほどショックノイズが小さくなる。故にノイズが小さくなければならない場合には多く、それほど小さくなくてもよい場合には少ない個数で“１”が出力されるように設定すればよいものである。」
（第４頁左下欄第８−１４行）
　
（１）引用例に記載された二重積分型量子化器の基本構成は、上記エ．の記載とともに引用例第１，３図に示されており、引用例第１，３図には、加算器(1,2,3)、局部量子化器(4)、遅延回路(5,6)、シフタ(7)が記載されており、加算器(3)が局部量子化器(4)の入力から出力を減算することにより量子化雑音が求められ、当該量子化雑音が最終的には加算器(1)によって入力側に帰還されているものである。
　
（２）上記ア．の「入力信号が一定期間連続してゼロであることを検出する第１のゼロ検出器」について着目すると、その具体的構成は上記キ．及びケ．に記載されたゼロ検出器(9)であって、上記キ．の「…８，９はゼロ検出器で、一定期間以上連続してゼロデータが入力される（即ちインフィニティゼロが入力される）と、…」、及び上記カ．「本発明は上記のようにインフィニティゼロ入力を検出し、…」という記載から、前記入力信号を“入力データ”とすれば、“入力データがゼロデータを含んでインフィニティゼロに対応することを検出する”ものであるということができる。
　
（３）上記ア．に記載された「二重積分型量子化器の出力が一定期間連続してゼロであることを検出する第２のゼロ検出器」については、対応する記載として、上記ク．に「…差が徐々に小さくなるとともに局部量子化器４の出力が連続してゼロを出力する回数も増加されていく。このようにゼロが一定数以上連続して出力される時に二重積分型ノイズシェーパをリセットする…」という記載がある。このことから、引用例では「一定期間連続してゼロ」であることと、「一定個数連続してゼロである」こととを実質同じと見なしていると解せる。したがって、引用例の「第２のゼロ検出器」の動作については、これを「二重積分型量子化器の出力が一定個数連続してゼロであることを検出する」ものとみることができるのは明らかなことである。
　
（４）上記キ．には「…１０はデータセット回路で、端子Ｃに与えられる制御信号が“０”の時は端子Ｘに与えられるデータを端子Ｙから出力し、端子Ｃに与えられる制御信号が“１”の時は−１を端子Ｙから出力する。…」と記載されており、端子Ｘに二重積分型量子化器に入力される入力データが与えられる点（第１図）と、“−１”を「直流成分」と表現している点（上記コ．）とを考慮すれば、データセット回路は、これを「二重積分型量子化器に入力される入力データと直流成分とを選択的に出力するもの」ということができる。
　
（５）上記ア．の「前記第１のゼロ検出器と前記第２のゼロ検出器の出力に基づき前記入力信号の変更を行う」の記載、上記カ．及び上記ク．の記載、並びに、第１図のＡＮＤゲート１２に、ゼロ検出器(9)（「第１のゼロ検出器」）の出力と、ゼロ検出器(8)（「第２のゼロ検出器」）の出力とが与えられている図示から、引用例の二重積分型ノイズシェーパには、“第１のゼロ検出器によりインフィニティゼロに対応するゼロデータが検出され、且つ、第２のゼロ検出器によってゼロデータが所定個数以上連続することが検出されるとき、二重積分型量子化器をリセットする”という動作の存在を見いだすことができる。
　
　したがって、上記（１）−（５）を総合すると、上記ウ．の記載から引用例に記載された二重積分型ノイズシェーパは「ＤＡ変換器」を対象としているから、引用例には以下の発明（以下、「引用発明」という。）が開示されていると認められる。
　
「入力されるデータを量子化すると共に、その際に発生する量子化ノイズを入力側に帰還させる二重積分型量子化器を備えたＤＡ変換器において、
前記二重積分型量子化器に入力される入力データがゼロデータを含んでインフィニティゼロに対応することを検出する第１のゼロ検出器と、
前記二重積分型量子化器の出力データに含まれるゼロデータが所定個数以上連続することを検出する第２のゼロ検出器と、
前記二重積分型量子化器に入力される入力データと直流成分とを選択的に出力するデータセット回路と、を備え、
前記第１のゼロ検出器によりインフィニティゼロに対応するゼロデータが検出され、且つ、前記第２のゼロ検出器によって前記ゼロデータが所定個数以上連続することが検出されるとき、前記二重積分型量子化器をリセットするＤＡ変換器。」
　
３．対比
　本願発明と引用発明を対比する。
　
・引用発明の「二重積分型量子化器」はノイズシェーパの一種であるから、本願発明の「ノイズシェーパ」に相当する。
・「ＤＡ変換器」は「Ｄ／Ａコンバータ」であり、回路であることも明らかである。　
・引用発明の「第１のゼロ検出器」は、本願発明の「第１検出手段」に対応するものであるが、その動作に関し、引用発明の「入力データがゼロデータを含んでインフィニティゼロに対応することを検出する」ことと、本願発明の「音声データがゼロデータを含んで無音に対応することを検出する」こととは、少なくとも「入力データがゼロデータを含んで無信号に対応することを検出する」点において共通する。
　
・引用発明の「第２のゼロ検出器」は、本願発明の「第２検出手段」に相当する。
　
・引用発明の「データセット回路」は、本願発明の「加算手段」に対応するものである。
　ここで、本願発明の「加算手段」は、「ノイズシェーパに入力される音声データに直流成分を加算する」ものであるが、実際の動作としては、ノイズシェーパの出力を積極的に変化させゼロデータを出力する頻度を増大させるために、微少な直流に対応するデータ（本願明細書段落１８、２３）と、この時の入力データである無音に対応するデータ（全てのビットデータが「０」であるデータであるゼロデータが連続した状態（段落１５））とを加算するもの（段落１７）を含むもので、その加算の結果として微少な直流に対応するデータを発するものを含むものである。
　このような本願発明の「加算手段」と、引用発明の「二重積分型量子化器に入力される入力データと直流成分とを選択的に出力するデータセット回路」とは、少なくとも「ノイズシェーパに入力される入力データ」及び「直流成分」を扱う点で共通しており、また、出力に関しては、「直流成分を出力する」点で共通しているということができる。
　よって、両者は、「ノイズシェーパに入力される入力データと直流成分を扱い、該直流成分を出力する手段」で共通しているものである。
　
　すると、引用発明と本願発明とは次の点で一致する。
　
（一致点）
「入力されるデータを量子化すると共に、その際に発生する量子化ノイズを入力側に帰還させるノイズシェーパを備えたＤ／Ａコンバータ回路において、
前記ノイズシェーパに入力される入力データがゼロデータを含んで無信号に対応することを検出する第１検出手段と、
前記ノイズシェーパの出力データに含まれるゼロデータが所定個以上連続することを検出する第２検出手段と、
前記ノイズシェーパに入力される入力データと直流成分を扱い、該直流成分を出力する手段と、を備え、
前記第１検出手段により無信号に対応する入力データが検出され、且つ、前記第２検出手段によって前記ゼロデータが所定個以上連続することが検出されるとき、前記ノイズシェーパをリセットすることを特徴とするＤ／Ａコンバータ回路。」
　
　一方で、両者は、次の点で相違する。
　
（相違点１）
「入力データ」の態様に関し、本願発明は「音声データ」であるのに対し、引用発明は不明な点、
（相違点２）
「第１の検出手段」が検出する「無信号」の態様に関し、本願発明は「無音」であるのに対し、引用発明は「インフィニティゼロ」である点、
（相違点３）
「ノイズシェーパに入力される入力データと直流成分を扱い、該直流成分を出力する手段」の態様に関し、本願発明は、「入力データに直流成分を加算する加算手段」であるのに対し、引用発明は、「二重積分型量子化器に入力される入力データと直流成分とを選択的に出力するデータセット回路」である点。
　
　
４．当審の判断
　相違点１及び相違点２について検討する。
　ノイズシェーパを含むＤＡ変換器が音声データの変換用途に適していることはこの技術分野において良く知られている事項であるから、引用発明において「入力データ」を「音声データ」とすることは適宜なし得る事項と認められる。そして、引用発明の入力データを「音声データ」とした場合には、「第１のゼロ検出器」（「第１検出手段」）は、「無音に対応することを検出する」ものになることは自明な事項である。したがって、相違点１及び相違点２は格別なものではない。
　次に、相違点３について検討する。
　一般に、２つのディジタル信号（例えば、信号Ａと信号Ｂとする。）を扱うもので一方の信号（例えば、信号Ｂ）を出力する手段の具体的構成として、外形上は加算手段に信号Ａと信号Ｂとを入力しておき、信号Ｂを出力する場合に信号Ａをゼロに固定しておくことは、例えば、『特開昭６３−６７８２８号公報』（第２頁右下欄第１９行−第３頁左上欄第２行）、『特開平４−２４５７１７号公報』（第９頁左欄第５−８行、第３８−４２行）、『特開平４−１８９０３２号公報』（特許請求の範囲、第３頁右上欄第３−９行、第４頁左上欄第２−６行、第４頁左下欄第１５−２０行、第１図のノイズシェーパを備えたＤＡＣにおいて、加算器５には、入力データＤｉ及びリセット信号回路６による微少レベルが入力される点）等に記載されているように周知技術であり、当該周知技術を引用発明に適用し、引用発明の「データセット回路」に換えて、外形上「ノイズシェーパに入力される音声データ」と「直流成分」とを入力する「加算手段」とする、即ち「ノイズシェーパに入力される音声データに直流成分を加算する加算手段」とすることは、当業者が容易になし得たものである。
　
５．むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。