(57)【特許請求の範囲】
【請求項１】
耐圧構造部にオフセット領域を有する半導体装置において、第一導電形の第一領域と、第一領域の第一主面の表面層に選択的に形成される第二導電形の第二領域と、第一領域の第一主面の表面層に第二領域と離して選択的に形成される第一導電形の第三領域と、第一領域の第一主面の表面層に第二領域と第三領域の間に形成される第二導電形のオフセット領域と、該オフセット領域上に絶縁膜を介して選択的に形成される導電性薄膜と、該導電性薄膜上に選択的に形成される半絶縁膜とを備えることを特徴とした半導体装置。
【請求項２】
前記導電性薄膜と前記半絶縁膜との間に層間絶縁膜が形成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電性薄膜と前記半絶縁膜との間に層間絶縁膜が形成され、該層間絶縁膜を貫通し、前記導電性薄膜と前記半絶縁膜を接続する金属電極が選択的に形成されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電性薄膜が複数個形成され、独立して各導電性薄膜と接続する金属電極が形成されることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力変換装置に用いられるパワーデバイスおよびその制御駆動用に用いられる高耐圧ＩＣなどの半導体装置に関する。
【０００２】
【従来の技術】
絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）や絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）などのパワーデバイスは、モータ制御用のインバータやコンバータなど多くの分野で広く利用されており、最近では電源の高電位側に位置するハイサイドのＩＧＢＴやＭＯＳＦＥＴなどをグランド（ＧＮＤ）電位に対して直接駆動する高耐圧ＩＣ（以下、パワーＩＣと称す）が登場している。
【０００３】
これらパワーデバイスにとって必要な素子耐圧は一般にＡＣ２００Ｖ系、２２０Ｖ系の商用電源に対しては素子耐圧として６００Ｖ、またＡＣ４００Ｖ系、ＡＣ４４０Ｖ系の電源に対しては素子耐圧として１２００Ｖが必要であり、負荷に電力を供給するＩＧＢＴやＭＯＳＦＥＴと同様に、パワーＩＣにもこれらの素子耐圧が求められる。そのため、パワーデバイスはこの素子耐圧を保証するための耐圧構造を有している。
【０００４】
ＩＧＢＴやＭＯＳＦＥＴなどのパワーデバイスは、基板表面に対して垂直方向に流れるため、縦型デバイスと呼ばれ、パワーＩＣなど基板表面上にソース、ドレインあるいはエミッタ、コレクタが形成され、電流が基板面に対して水平方向に流れるものは横型デバイスと呼ばれている。
縦型デバイスの耐圧構造は、一般に素子の外周部に位置し、活性領域を取り囲むように設けられる。一般に、プレーナ接合の場合、電圧が印加された場合に、活性領域の最外周に位置するｐｎ接合から広がる空乏層が、表面の界面電荷などの影響により広がり難く、プレーナ接合の曲率部分の電界が大きくなる。そこで、電圧印加時に活性領域の最外周ｐｎ接合から基板表面に広がる空乏層を、基板の外周方向に効果的に広げて、曲率部分の電界を緩和する耐圧構造が用いられる。
【０００５】
最も一般的なものに、ガードリング構造とフィールドプレート構造とがあり、つぎにその具体例を示す。
図８は代表的なガードリング構造の縦型デバイスの要部断面図である。  複数本のｐガードリング領域８５をｐアノード領域８２から外周部に向けて、ｐアノード領域８２を取り囲むように環状に設ける。ｐアノード領域８２に対してｎ基板８１に高電位が与えられるとｐアノード領域８２とｎ基板８１のｐｎ接合から空乏層が広がり、電位をさらに上げることで、この空乏層９４がさらにその外周のｐガードリング領域８５に到達し、さらに外側のｐガードリング領域８６に電位が与えられる。図示した空乏層９４は広がった状態を示している。
【０００６】
このｐガードリング領域８５がｎ基板８１に対して逆バイアスされるために、電圧をさらに上げると空乏層が横方向に広がり、結果として、ｐアノード領域８２とｎ基板８１のｐｎ接合の曲率部分における電界が緩和される。それはｐガードリング領域８５の幅がドーパント（拡散不純物原子）の拡散長を考慮すると最低でも数μｍ以上あり、高耐圧化のためには、数多くのｐガードリング領域８５を形成する必要があり、一般的に面積的には不利である。
【０００７】
尚、８３は空乏層９４の伸びを止めるストッパーの働きをするｎ領域、８４は金属電極９１とオーミックコンタクトをさせるためのｎ＋  領域、８６はｐアノード領域８２やｎ領域８３とｎ基板８１のｐｎ接合の曲率部分での電界を緩和させるためのポリシリコン膜、８７は層間絶縁膜、８８は抵抗性フィールドプレートの働きをする半絶縁膜、８９はアノード電極、９０はカソード電極、９１は金属電極、９２はアノード端子、９３はカソード端子である。また、アノード電極８９はｐアノード領域８２とアノード側のポリシリコン膜８６に接続し、金属電極９１はｎ＋  領域８４とｎ＋  領域側のポリシリコン膜８６に接続する。
【０００８】
図９は代表的なフィールドプレート構造の縦型デバイスの要部断面図である。この縦型デバイスは図８のｐガードリング８５を削除した構造である。また、図８と同一部分には図８と同一符号を付した。
フィールドプレート構造では層間絶縁膜８７の上に半絶縁膜８８を設け、高電位側から低電位側に（金属電極９１から金属電極８９に）漏れ電流程度の電流を半絶縁膜８８に流すことで、半絶縁膜８８に電界一定の電位勾配を形成する。この半絶縁膜８８とｎ基板８１で形成されるコンデンサの容量（静電容量のこと）で決まる電位勾配がｎ基板８１の表面層に形成される。この電位勾配をつけることで、ｎ基板８１の空乏層９４を広げて、曲率部分で電界を緩和させる。尚、通常のコンデンサでは、コンデンサの電極内の電位は同電位であるが、ここでは半絶縁膜８８の電極であるため、電極内で電位勾配をもっている。
【０００９】
この方法によると、半絶縁膜８８における電界は一定であるため、等電位線が等間隔に半絶縁膜８８に形成され、電界緩和の方法としては非常に効果的であり、面積も前記のガードリング構造に比べると小さくて済むという利点がある。しかし、半絶縁膜８８としてしばしば用いられる抵抗性窒化膜やＳＩＰＯＳ（Ｓｅｍｉ  Ｉｎｓｕｌａｔｉｎｇ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ）膜は、膜の組成によって、抵抗値が大きくばらつきくとがある。
【００１０】
また、一般に、これら半絶縁膜８８の抵抗値の温度係数は負であるため、温度が低下すると抵抗値が増加し、漏れ電流が減少する。そのため、低温になると、ｎ基板８１の表面と半絶縁膜８８で形成される容量に見合った電荷が半絶縁膜８８に供給されなくなる。そうすると、ｎ基板８１の表面に理想的な電位勾配が形成されなくなり、室温に比べて、低温では著しく耐圧が劣化することがある。一方、低温で十分な漏れ電流を確保すようとすれば、高温において漏れ電流が増加し、損失が増大する。
【００１１】
つぎに、横型デバイスの場合、一つの半導体チップには低電圧が印加される横型デバイスによって構成される回路部分と、高電圧が印加される横型デバイスの回路部分とが混在するために、半導体チップの外周部に耐圧構造部を設ける縦型デバイスとは異なり、半導体チップの一部分に耐圧構造部１００を設けるのが一般的である。
【００１２】
図１０は耐圧構造がダブルＲＥＳＵＲＦ構造の横型デバイスで、同図（ａ）は要部断面図、同図（ｂ）は電位分布図、同図（ｃ）は電界分布図である。このダブルＲＥＳＵＲＦ（ＲＥｄｕｃｅｄ  ＳＵＲｆａｃｅ  ｅｌｅｃｔｒｉｃ  Ｆｉｅｌｄ）構造は横型デバイスの代表的な耐圧構造である。ダブルとなっているのはｐオフセット領域１０５とｎウエル領域１０２のｐｎ接合とｎウエル領域１０２とｐ基板１０１のｐｎ接合の２つのｐｎ接合から空乏層を広げて、電界を緩和するためである。
【００１３】
図１０（ａ）は、ｎチャネルＭＯＳＦＥＴと、ＲＥＳＵＲＦ構造の耐圧構造部１００を組み合わせた構造である。そのＲＥＳＵＲＦ構造は、ｐ基板の場合、ｐ基板１０１の表面層に形成するｎウエル領域１０２と、その表面層に形成した低濃度のｐオフセット領域１０５で構成される。このｐオフセット領域１０５は、ｎウエル領域２の表面層に形成されたｐウエル領域１０３とｎドレイン領域１０４に接するように形成される。ｐウエル領域１０３の表面層にｎソース領域１０６を形成し、ｎソース領域１０６とｎウエル領域１０２に挟まれたｐウエル領域１０３上にゲート絶縁膜１２１を介してゲート電極１２２を形成する。
【００１４】
ｐオフセット領域１０５上に層間絶縁膜１１５を介してソース側とドレイン側にポリシリコン膜１１１が形成される。ｎソース領域１０６上とソース側のポリシリコン膜１１１上にソース電極１２３を形成し、ｎドレイン領域１０４上にオーミックコンタクトのためのｎ＋  領域１０７を形成し、ｎ＋  領域１０７上とドレイン側のポリシリコン膜１１１上にドレイン電極１２４を形成する。ソース電極１２３上、層間絶縁膜上１１５上およびドレイン電極１２４上に抵抗性フィールドプレートの働きをさせる半絶縁膜１１２を形成する。ソース電極１２３とドレイン電極１２４はソース端子１２５とドレイン端子に接続する。尚、ｐオフセット領域１０５を形成しない構造の場合もあり、また、パッシベーション膜に通常の絶縁膜を使用する場合もある。
【００１５】
つぎに、動作を説明する。ｎソース領域１０６を低電位にし、ｎドレイン領域１０４を高電位になるようにソース端子１２５とドレイン端子１２６の間に電圧を印加すると、ｐ基板１０１とｎウエル領域１０２のｐｎ接合と、ｎウエル領域１０２とｐオフセット領域１０５のｐｎ接合から空乏層が広がり始め、電圧を上昇させると、ｎドレイン領域１０４とｐウエル領域１０３に挟まれたｎウエル領域１０２とｐオフセット領域１０５は完全に空乏化してしまう。
【００１６】
これに対応する電位は図１０（ｂ）に示めすように、ｐウエル領域１０３からｎドレイン領域１０４に向かって逆Ｓ字を描いて上昇し、電位の場所に対する変化率（ｄＶ／ｄＸ）、即ち、電界は、ｐオフセット領域１０５の中央部で最低となり、ｐウエル領域１０３およびｎドレイン領域１０４とｐオフセット領域１０５が接する付近（Ｘ１  近傍およびＸ２  近傍）で最大になる。それに対応したｐオフセット領域１０５の表面層で見られる電界分布は図１０（ｃ）に示すように、ソース側とドレイン側の２か所に電界のピーク（Ｅ１  およびＥ２  ）が存在し、どちらか電界が大きい方で降伏し、その部分で耐圧が決まる。
【００１７】
この構造は低温になると前記したフィールドプレート構造と同様に半絶縁膜１１２の抵抗が高くなり、フィールドプレートの働きがなくなるので、ｐオフセット領域１０５と層間絶縁膜１１４との界面電荷の影響を受けやすく、安定した耐圧特性を得にくい。
図１１はダブルＲＥＳＵＲＦと容量性フィールドプレート併用の耐圧構造を有する横型デバイスの要部断面図である。この耐圧構造部２００は、前記と同様の半絶縁膜６２の抵抗性フィールドプレートと、ポリシリコン膜６１と金属電極６３を用いた容量性のフィールドプレートで構成される。このポリシリコン膜６１と金属電極６３は図示しない活性領域を環状に囲んでいる。
【００１８】
ポリシリコン膜６１と金属電極６３の間、あるいは隣り合うポリシリコン膜６１の間に形成される円内Ｇに示したコンデンサが形成される。前記の容量性フィールドプレートは、この多数のコンデンサが高電位側から低電位側に直列に接続される構造となっている。この容量性フィールドプレートと前記の抵抗性フィールドプレートを組み合わせているため、素子間の耐圧特性のばらつきは少なく良好である。
【００１９】
しかし、前記の容量性フィールプレートを構成するポリシリコン膜６１はフローティングであるため、一度、電荷がトラップされると取り除くことが難しいために、安定した耐圧特性を得にくい。
【００２０】
【発明が解決しようとする課題】
前記したように、耐圧構造をガードリング構造で構成した場合、耐圧特性は安定するが耐圧構造部分が占める占有面積が大きくなるという問題がある。抵抗性フィールドプレート構造により構成した場合、小面積で効果的に高耐圧を得ることができるが、耐圧特性ばらつきと、低温での耐圧特性の安定性に問題がある。抵抗性フィールドプレートと容量性フィールドプレートで構成した場合、ガードリング構造と比べると小面積で構成できるが、容量性フィールドプレートを構成するポリシリコン膜がチャージアップして、耐圧特性が悪化し、また耐圧特性の安定性の面で問題がある。
【００２１】
この発明の目的は、前記の問題を解決して、より小さい面積で、安定した耐圧特性が得られる耐圧構造を有する半導体装置を提供することにある。
【００２２】
【課題を解決するための手段】
前記の目的を達成するために、耐圧構造にオフセット領域を有する半導体装置において、第一導電形の第一領域と、第一領域の第一主面の表面層に選択的に形成される第二導電形の第二領域と、第一領域の第一主面の表面層に第二領域と離して選択的に形成される第一導電形の第三領域と、第一領域の第一主面の表面層に第二領域と第三領域の間に形成される第二導電形のオフセット領域と、該オフセット領域上に絶縁膜を介して選択的に形成される導電性薄膜と、該導電性薄膜上に選択的に形成される半絶縁膜とを備える構成とする。
【００２３】
前記導電性薄膜と前記半絶縁膜との間に層間絶縁膜が形成されるとよい。
前記導電性薄膜と前記半絶縁膜との間に層間絶縁膜が形成され、該層間絶縁膜を貫通し、前記導電性薄膜と前記半絶縁膜を接続する金属電極が選択的に形成されると効果的である。
前記導電性薄膜が複数個形成され、独立して該各導電性薄膜と接続する金属電極が形成されると好ましい。
【００２４】
【発明の実施の形態】
図１はこの発明の第１実施例の横型デバイスの要部断面図である。ｐ基板１上の表面層にｎウエル領域２を選択的に形成し、ｎウエル領域２の表面層にｐウエル領域３と、ｐウエル領域３と離してｎドレイン領域４を形成する。ｐウエル領域３の表面層にｎソース領域６を形成する。
【００２５】
ｐウエル領域３とｎドレイン領域４に接するように、ｎウエル領域２の表面層に低濃度のｐオフセット領域５を形成する。ｎソース領域６とｎウエル領域２に挟まれたｐウエル領域３上にゲート絶縁膜２１を介してゲート電極２２を形成する。ｐオフセット領域５上に第１層間絶縁膜１４を形成し、第１層間絶縁膜１４上に導電性薄膜であるポリシリコン膜１１を多数離して形成し、その上にコンタクトホール１６を有する第２層間絶縁膜１５を形成する。
【００２６】
このコンタクトホール１６を金属で充填し、金属電極１３を形成する。この上に半絶縁膜１２を形成し、各ポリシリコン膜１１と半絶縁膜１２が金属電極１３を介して接続する。またｎソース領域６はソース電極２３と接続し、ｎドレイン領域４はオーミックコンタクトをさせるためのｎ＋  領域７を介してドレイン電極２４と接続する。ソース電極２３とソース端子を接続し、ドレイン電極２４とドレイン端子２６を接続する。
【００２７】
この半絶縁膜１２は抵抗性フィールドプレートの働きをし、前記の多数のポリシリコン膜１１が容量性フィールドプレートの働きをする。また、半絶縁膜１２としては抵抗性窒化膜などが最適である。
前記のｐ基板１の比抵抗は１００Ω・ｃｍ〜２００Ω・ｃｍ程度であり、ｎウエル領域２の不純物濃度はドーズ量で表して５×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度で厚みは数μｍ〜１０μｍ程度であり、ｐオフセット領域５の不純物濃度はドーズ量で表して１０１３ｃｍ−２のオーダーで、厚みは１μｍ程度である。また、前記のポリシリコン膜１１の不純物濃度はドーズ量で表して１０１５ｃｍ−２のオーダーで、厚みは数１０００Å程度、幅は数μｍから１０μｍ程度である。
【００２８】
また、金属電極１３はアルミニウムなどで形成し、半絶縁膜１２の抵抗値は、常温で、漏れ電流の大きさが数μＡ程度になるように設定する。
前記の容量性フィールドプレートは、第１層間絶縁膜１４上に互いに小さな間隔で配置された多数のポリシリコン膜１１で構成される。さらに詳細に説明すると、この容量性フィールドプレートは、ポリシリコン膜１１とｐオフセット領域５を両電極として、この両電極に挟まれた第１層間絶縁膜１４を誘電体として形成される微小コンデンサと、ポリシリコン膜１１を両電極とし、このポリシリコン膜１１に挟まれた第２層間絶縁膜１５を誘電体として形成される微小コンデンサからなり、これらの微小コンデンサがソース電極２３とドレイン電極２４の間に多数個配置された構造である。この誘電体としては、熱ＳｉＯ２  、ＣＶＤ−ＳｉＯ２  、ＰＳＧ（リンガラス）、ＢＰＳＧ（ボロン・リンガラス）、ＨＴＯ（高温酸化膜）、ＬＴＯ（低温酸化膜）などがある。
【００２９】
また、抵抗性フィールドプレートは抵抗性窒化膜などの半絶縁膜１２で形成される。ｐオフセット領域５を含め、このｐオフセット領域５上に形成されたポリシリコン膜１１および半絶縁膜１２および金属電極１３が耐圧構造１０を構成する。
また、ポリシリコン膜１１とｐオフセット領域５との間に形成される第１層間絶縁膜１４に、ゲート絶縁膜２１（絶縁膜としては酸化膜がよく用いられる）や図示しないフィールド酸化膜を用いて、膜厚を変えたり、また、ポリシリコン膜１１の間隔やポリシリコン膜１１の幅を変えることで、容量性フィールドプレートのコンデンサ容量を最適化することができる。
【００３０】
ｐオフセット領域５を有する横型デバイスにおいて、前記のように、容量性フィールドプレートと抵抗性フィールドプレートを併用することで、常温以上では抵抗性フィールドプレートを働かせ、低温においては容量性フィールドプレートを働かせて、良好な耐圧特性を得ることができる。また、これらのフィールドプレート間を金属電極１３で接続することで、何らかの原因でポリシリコン膜１１に捕獲された電荷が金属電極１３を経由して半絶縁膜１２である抵抗性フィールドプレートに逃がすことができるために、耐圧特性の安定化を図ることができる。
【００３１】
尚、耐圧構造部１０の第２層間絶縁膜１５を除去しても同様の効果が期待できる。さらに、ポリシリコン膜１１と半絶縁膜１２との電気的接触性が良好な場合は金属電極１３を除去しても同様の効果が期待できる。
図２は図１の耐圧構造部の要部平面図である。この耐圧構造１０は容量性フィールドプレートであるポリシリコン膜１１の平面図である。図２において点線で挟まれた領域がコンタクトホール１６でハッチングで示した領域がポリシリコン膜１１で太実線で挟まれた細い領域が第２層間絶縁膜１５である。またＡ−Ａ線で切断した断面が図１に示したポリシリコン膜１１である。パターンはストライプパターンで、ポリシリコン膜１１も、このポリシリコン膜１１上の第２層間絶縁膜１５に形成されるコンタクトホール１６もストライプ状をしている。このパターンは比較的寸法が大きい場合に適用され、また、図示しない活性領域を環状に取り囲んでいる。
【００３２】
図３は図１の横型デバイスに電圧を印加した場合で、図３（ａ）は電位分布図、図３（ｂ）は電界分布図である。ここでの電位分布図と電界分布図はｐオフセット領域５の表面層のものである。
横型デバイスのドレイン電極が高電位、ソース電極が低電位になるように電圧を印加する。電位分布は図３（ａ）のようにソース電極側（ｐオフセット領域左端Ｘ１  ） からドレイン電極側（ｐオフセット領域右端Ｘ２  ）に向かって、階段状に上昇し、その平均値は中だるみなく、直線的に上昇する。この階段部分の電位の場所に対する変化率は、ポリシリコン膜１１を細かく多数配置することで、図１０で示した従来構造のソース電極側（ｐオフセット領域左端Ｘ１  の近傍）およびドレイン電極側（ｐオフセット領域右端Ｘ２  の近傍）での変化率より小さくなる。
【００３３】
また、電界は、電位分布の場所に対する変化率（ｄＶ／ｄＸ）となり、図３（ｂ）のように、電界は、従来のＲＥＳＵＲＦ構造と同様にｐオフセット領域５の両端とフィールドプレートを形成するポリシリコン膜１１の間でピークを持ち、ポリシリコン膜下では電界が小さいため、電位分布としては階段状になる。ポリシリコン膜１１内部には電界を生じないため、ｐオフセット領域５の表面層の電界を極力一定に保ち、小寸法で高耐圧構造を実現するには、ポリシリコン膜１１の寸法は小さい方がよい。また、図１０の従来のＲＥＳＵＲＦ構造に比べて、図１の耐圧構造１０では中間部における電界の落ち込みが小さく、各ポリシリコン膜１１の間で比較的小さな電界を担うため、全体としては、高電圧を担うことができる。従って、小面積で高耐圧素子とすることができる。
【００３４】
この構造においても、抵抗性フィールドプレートに半絶縁膜１２を用いるため、低温で抵抗性フィールドプレートに漏れ電流が流れにくくなる。しかしながら、抵抗性フィールドプレートの効果が小さくなった場合でも、ポリシリコン膜１１で容量性フィールドプレートが形成されているため、従来のように、抵抗性フィールトプレートのみの場合に比べて、耐圧低下が少なく、また耐圧特性が安定する。
【００３５】
また、図１１の従来の容量性フィールドプレートにおいては、容量性フィールドプレートを構成するポリシリコン膜６１はフローティングであるため、何らかの原因で電荷がこのポリシリコン膜６１に捕獲され、チャージアップすると耐圧構造全体として、均等な電圧勾配が形成されなくなる。この第１実施例においては半絶縁膜１２によって、捕獲された電荷が放電されて、電位が固定されるので、低温においてもチャージアップの問題は生じない。そのため、耐圧特性が安定する。
【００３６】
図４はこの発明の第２実施例の横型デバイスの要部断面図である。この実施例はパターンが微細化されて、図２のようにコンタクトホール１６をストライプ状に形成できない場合に適用される。図１と同一部分には同一符号を付している。３１ａ、３１ｂ、３１ｃ、３１ｄはポリシリコン膜、３２は半絶縁膜、３３は金属電極、３５は第２層間絶縁膜、３６ａはコンタクトホールである。
【００３７】
図５は図４の耐圧構造部の要部平面図である。コンタクトホール３６ａ、３６ｂは点線で表わされている。図４のソース電極２３とポリシリコン膜３１ｃおよびドレイン電極２４とポリシリコン３１ｄを接続するためのコンタクトホール３６ｂはストライプ状であり、これらのストライプ状のコンタクトホール３６ｂに挟まれた領域に形成されるコンタクトホール３６ａの形状をここでは一例として正方形とした。このように多数の正方形のコンタクトホール３６ａとする理由はポリシリコン膜３１ａ、３１ｂを微細化してくると、この正方形のコンタクトホール３６ａの幅が、ポリシリコン膜３１ａ、３１ｂの幅と等しくなるために、コンタクトホール３６ａをストライプ状には形成できないためである。
【００３８】
また、ポリシリコン膜３１ａ、３１ｂ、３１ｃ、３１ｄは図示しない活性領域を環状に取り囲み、ポリシリコン膜３１ａ、３１ｂ、３１ｃ、３１ｄの上には等間隔にコンタクトホール３６ａが形成されている。また、隣合うポリシリコン膜３１ａ上に形成されるコンタクトホール３６ａは図５のように互いに隣合わないように配置される。
【００３９】
この実施例ではコンタクトホール３６ａがあるポリシリコン膜３１ａ、３１ｂのパターン角度が円内Ｄ（ここでは代表として１箇所示した）のコーナー部で９０度になるため、図４のポリシリコン膜３１ａ、３１ｂとｐオフセット領域５の間に形成された第１層間絶縁膜１４の厚みが薄いと、等電位線がポリシリコン膜３１ａ、３１ｂのパターン形状に沿って折れ曲がり、円内Ｄのコーナー部で電界が集中し、耐圧が劣化する可能性がある。
【００４０】
この場合、第１層間絶縁膜１４を厚くすることで、容量性フィールドプレートであるポリシリコン膜３１ａ、３１ｂ、３１ｃ、３１ｄとｐオフセット領域５の間の容量を小さくし、ポリシリコン膜３１ａ、３１ｂ、３１ｃ、３１ｄの円内Ｄのコーナー部の電界を緩和し、良好な耐圧特性を得ることができる。
図６はこの発明の第３実施例の横型デバイスの耐圧構造部の要部平面図である。要部断面構造は図４と同様であるが、容量性フィールドプレートであるポリシリコン膜３１ａ、３１ｂ、３１ｃ、３１ｄのコーナー部のパターン形状を円内Ｅのように９０度より大きくすることで、電界集中を緩和できる。これは、コーナー部の角度が鈍角になるほど、等電位線の折れ曲がりが緩やかになるからである。
【００４１】
前記のパターン以外にも、多角形や丸形にすることで、電界集中を緩和することができる。
図７はこの発明の第４実施例の縦型デバイスの要部断面図である。図と同一部分には同一符号を付した。
ｐウエル領域３と接っするｐオフセット領域５ａを有し、このｐオフセット領域５ａ上とｎウエル領域２上に図１の容量性フィールドプレートであるポリシリコン膜１１と抵抗性フィールドプレートである半絶縁膜１２を配置し、各々はアルミニウムで形成された金属電極１３を介して接続している。効果は図１と同様である。
【００４２】
【発明の効果】
この発明によれば、ポリシリコン膜などの導電性薄膜を多数個、オフセット領域上に配置して容量性フィールドプレートとし、その上に抵抗性窒化膜などの半絶縁膜を被覆して抵抗性フィールドプレートとし、互いのフィールドプレートを金属電極で接続することで、小面積で、良好な耐圧特性と、この耐圧特性の安定性を確保できる耐圧構造とすることができる。
【００４３】
とくに、低温において、半絶縁膜が抵抗性フィールドプレートの働きが弱まっても、容量性フィールドプレートの働きにより、その効果は維持できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の横型デバイスの要部断面図
【図２】図１の耐圧構造部の要部平面図
【図３】図１の横型デバイスに電圧を印加した場合で、（ａ）は電位分布図、（ｂ）は電界分布図
【図４】この発明の第２実施例の横型デバイスの要部断面図
【図５】図４の耐圧構造部の要部平面図
【図６】この発明の第３実施例の横型デバイスの耐圧構造部の要部平面図
【図７】この発明の第４実施例の縦型デバイスの要部断面図
【図８】代表的なガードリング構造の縦型デバイスの要部断面図
【図９】代表的なフィールドプレート構造の縦型デバイスの要部断面図
【図１０】耐圧構造がダブルＲＥＳＵＲＦ構造の横型デバイスで、（ａ）は要部断面図、（ｂ）は電位分布図、（ｃ）は電界分布図
【図１１】ダブルＲＥＳＵＲＦと容量性フィールドプレート併用の耐圧構造を有する横型デバイスの要部断面図
【符号の説明】
１    ｐ基板
２    ｎウエル領域
３    ｐウエル領域
４    ｎドレイン領域
５    ｐオフセット領域
５ａ  ｐオフセット領域
６    ｎソース領域
７    ｎ＋  領域
１０    耐圧構造部
１１    ポリシリコン膜
１２    半絶縁膜
１３    金属電極
１４    第１層間絶縁膜
１５    第２層間絶縁膜
１６    コンタクトホール
２１    ゲート絶縁膜
２２    ゲート電極
２３    ソース電極
２４    ドレイン電極
２５    ソース端子
２６    ドレイン端子
３１ａ〜３１ｄ  ポリシリコン膜
３５    第２層間絶縁膜
３６ａ、２６ｂ  コンタクトホール
５１    ｐ基板
５２    ｎウエル領域
５３    ｐウエル領域
５４    ｎドレイン領域
５５    ｐオフセット領域
５６    ｎソース領域
５７    ｎ＋  領域
６１    ポリシリコン膜
６２    半絶縁膜
６３    金属電極
６４    層間絶縁膜
７１    ゲート絶縁膜
７２    ゲート電極
７３    ソース電極
７４    ドレイン電極
８１    ｎ基板
８２    ｐアノード領域
８３    ｎ領域
８４    ｎ＋  領域
８５    ｐガードリング領域
８６    ポリシリコン膜
８７    層間絶縁膜
８８    半絶縁膜
８９    アノード電極
９０    カソード電極
９１    金属電極
９２    アノード端子
９３    カソード端子
９４    空乏層
１０１    ｐ基板
１０２    ｎウエル領域
１０３    ｐウエル領域
１０４    ｎドレイン領域
１０５    ｐオフセット領域
１０６    ｎソース領域
１０７    ｎ＋  領域
１００    耐圧構造部
１１１    ポリシリコン膜
１１２    半絶縁膜
１１５    層間絶縁膜
１２１    ゲート絶縁膜
１２２    ゲート電極
１２３    ソース電極
１２４    ドレイン電極
１２５    ソース端子
１２６    ドレイン端子
２００    耐圧構造部
Ｘ１      ｐオフセット領域左端
Ｘ２      ｐオフセット領域右端
【図１】
0003591301.tif 000002
【図２】
0003591301.tif 000003
【図３】
0003591301.tif 000004
【図４】
0003591301.tif 000005
【図５】
0003591301.tif 000006
【図６】
0003591301.tif 000007
【図７】
0003591301.tif 000008
【図８】
0003591301.tif 000009
【図９】
0003591301.tif 000010
【図１０】
0003591301.tif 000011
【図１１】
0003591301.tif 000012