(57)【特許請求の範囲】
【請求項１】
入来する１フレーム分の画像信号がライン毎に振り分けて書き込まれる第１乃至第Ｍ（Ｍは２以上の整数）の垂直補間メモリ領域と、
前記第１乃至第Ｍの垂直補間メモリ領域から同時に読み出される、１フレーム内で隣接するＭライン分の画像信号を、ライン番号の順に並び替えて同時に出力するライン並べ替え手段と、
前記ライン並べ替え手段から同時に出力される前記Ｍライン分の画像信号に基づき垂直方向のライン補間を行う垂直補間手段と、
入来する１ライン分の画像信号が画素毎に振り分けて書き込まれる第１乃至第Ｎ（Ｎは２以上の整数）の水平補間メモリ領域と、
前記第１乃至第Ｎの水平補間メモリ領域から同時に読み出される、１ライン内で隣接するＮ画素分の画像信号を、画素番号の順に並び替えて同時に出力する画素並べ替え手段と、
前記画素並べ替え手段から同時に出力される前記Ｎ画素分の画像信号に基づき水平方向の画素補間を行う水平補間手段とを備える電子ズーム回路であり、
前記第１乃至第Ｍの垂直補間メモリ領域は、夫々、１／Ｍフレーム分のメモリ容量を有し、１フレーム内で隣接するＭラインが全て異なる垂直補間メモリ領域に書き込まれ、
前記第１乃至第Ｎの水平補間メモリ領域は、夫々、１／Ｎライン分のメモリ容量を有し、１ライン内で隣接するＮ画素が全て異なる水平補間メモリ領域に書き込まれるようにしたことを特徴とする電子ズーム回路。
【請求項２】
前記Ｍ及びＮの値を共に２としたことを特徴とする請求項１記載の電子ズーム回路。
【請求項３】
前記Ｍ及びＮの値を共に４としたことを特徴とする請求項１記載の電子ズーム回路。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、カメラ一体型ビデオテープレコーダ等で使用するのに好適な電子ズーム回路に関する。
【0002】
【従来の技術】
図６は、従来の電子ズーム回路を説明するための図であり、信号処理回路３１にて所定の信号処理が施された画像信号がフレームメモリ３２に書き込まれる。そして、電子ズームの倍率に応じた読み出しアドレスが図示しないＣＰＵ等により決定され、この読み出しアドレスに基づき１ライン分ずつ画像信号が読み出される。
【0003】
フレームメモリ３２から読み出された画像信号は、１ライン分ずつ第１のラインメモリ３３を介して垂直補間回路３４に入力される一方、フレームメモリ３２から直接、垂直補間回路３４にも入力される。ここで、第１のラインメモリ３３は、入力される１ライン分の画像信号を所定時間だけ遅延させて出力しているため、垂直補間回路３４には垂直方向に隣接する２ライン分の画像信号が同時に入力される。そして、垂直補間回路３４では、電子ズームの倍率に応じた垂直方向の画素補間を行い、前記隣接する２ラインの間を補間するラインの画像信号を出力する。なお、垂直補間回路３４は、画面の上端部や下端部のように垂直方向に隣接する２ライン分の画像信号が同時に入力されない場合は垂直方向の画素補間を行わない。
【0004】
図７は、画面水平方向及び垂直方向に２倍のズーム処理を行った際に、画面中央の画像が拡大されるようすを示す図であり、▲１▼及び▲２▼に示す如く、垂直ズーム処理により垂直方向ａ／２ライン分の画像信号から垂直方向ａライン分の画像信号が補間生成される。即ち、フレームメモリ３２から垂直方向のズーム処理に必要となるラインの画像信号を繰り返し読み出し、この読み出した画像信号に垂直補間処理を施すよう図示しないＣＰＵ等が制御することで、垂直方向ａ／２ライン分の画像信号から垂直方向ａライン分の画像信号が補間生成される。
【0005】
また、このような垂直ズーム処理が施された画像信号は、次に１ライン分ずつ第２のラインメモリ３５に書き込まれ、第２のラインメモリ３５は、この画像信号を１画素ずつフリップフロップ３６（ＦＦ）を介して水平補間回路３７に出力する一方、直接、水平補間回路３７にも出力する。
【0006】
ここで、フリップフロップ３６は、入力される１画素分の画像信号を所定時間だけ遅延させて出力しているため、水平補間回路３７には水平方向に隣接する２画素分の画像信号が同時に入力される。そして、水平補間回路３７では、電子ズームの倍率に応じた水平方向の画素補間が施され、１ラインを構成する画素数分の画像信号が出力される。なお、水平補間回路３７は、画面の左端部や右端部のように水平方向に隣接する２画素分の画像信号が同時に入力されない場合は水平方向の画素補間を行わない。そして、この水平方向の画素補間を１フレームを構成するライン数分行う。
【0007】
なお、図７における▲２▼及び▲３▼に示す如く、水平方向の補間処理の際には、垂直方向ｂ／２画素分の画像信号から垂直方向ｂ画素分の画像信号が補間生成されている。即ち、第２のラインメモリ３５から水平方向のズーム処理に必要となる画素の画像信号を繰り返し読み出し、この読み出した画像信号に水平補間処理を施すよう図示しないＣＰＵ等が制御することにより、垂直方向ｂ／２画素分の画像信号から垂直方向ｂ画素分の画像信号が補間生成される。
【0008】
【発明が解決しようとする課題】
ところが、以上のような従来の電子ズーム回路では、画像の拡大に対しては１．５倍、３倍、４．５倍等の整数単位ではない連続可変倍率でズーム処理を行うことができるが、画像の縮小に関しては、１／２倍、１／３倍等、整数分の１の倍でしかズーム処理を行うことができなかった。
【0009】
ここで、垂直補間回路３４に同時に入力される垂直方向に隣接する２ライン分の画像信号について詳述する。
まず、画像の拡大処理について説明すると、垂直補間回路３４に第ｍライン目の画像信号と第ｍ＋１ライン目の画像信号とが入力され、補間後の第１ライン目の画像信号を得た場合、補間後の第１ライン目の画像信号に続く第２ライン目の画像信号を得るためには、垂直補間回路３４に第ｍライン目の画像信号と第ｍ＋１ライン目の画像信号（２ライン分とも同一の画像信号）を入力するか、あるいは第ｍ＋１ライン目の画像信号と第ｍ＋２ライン目の画像信号（１ラインが同一でもう一方のラインがこれと隣接する新たなラインの画像信号）を入力すれば良い。
【0010】
即ち、図６で示したフレームメモリ３２からの読み出しアドレスの制御及び第１のラインメモリ３３の書き込み禁止制御を行うことにより、拡大処理に必要となる以上のような垂直方向に隣接する２ライン分の画像信号を得ることができる。
【0011】
ところが、画像の縮小処理を行う際には、例えば、垂直補間回路３４に第ｍライン目の画像信号と第ｍ＋１ライン目の画像信号とが入力され、補間後の第１ライン目の画像信号を得た場合、補間後の第１ライン目の画像信号に続く第２ライン目の画像信号を得るために、垂直補間回路３４に第ｍ＋４ライン目の画像信号と第ｍ＋５ライン目の画像信号等、補間後の第１ライン目を得るために使用したラインとは全く異なる新たな２ライン分の画像信号が必要となる場合がある。
【0012】
即ち、図６で示したような従来の電子ズーム回路では、フレームメモリ３２から１ライン分ずつの画像信号しか出力されないため、垂直方向に隣接するこのような新たな２ライン分の画像信号を垂直補間回路３４に入力することができず、不必要なラインの情報を間引いて出力する整数分の１倍の縮小処理を除き、対応することができない。
【0013】
また、水平方向の縮小処理に関しても全く同一であり、水平方向に隣接する新たな２画素分の画像信号を水平補間回路３７に入力することができず、不必要なラインの情報を間引いて出力する整数分の１倍の縮小処理を除き、対応することができない。
【００１４】
【課題を解決するための手段】
以上の課題を解決するために、本発明に係る電子ズーム回路は、
入来する１フレーム分の画像信号がライン毎に振り分けて書き込まれる第１乃至第Ｍ（Ｍは２以上の整数）の垂直補間メモリ領域と、
前記第１乃至第Ｍの垂直補間メモリ領域から同時に読み出される、１フレーム内で隣接するＭライン分の画像信号を、ライン番号の順に並び替えて同時に出力するライン並べ替え手段と、
前記ライン並べ替え手段から同時に出力される前記Ｍライン分の画像信号に基づき垂直方向のライン補間を行う垂直補間手段と、
入来する１ライン分の画像信号が画素毎に振り分けて書き込まれる第１乃至第Ｎ（Ｎは２以上の整数）の水平補間メモリ領域と、
前記第１乃至第Ｎの水平補間メモリ領域から同時に読み出される、１ライン内で隣接するＮ画素分の画像信号を、画素番号の順に並び替えて同時に出力する画素並べ替え手段と、
前記画素並べ替え手段から同時に出力される前記Ｎ画素分の画像信号に基づき水平方向の画素補間を行う水平補間手段とを備える電子ズーム回路であり、
前記第１乃至第Ｍの垂直補間メモリ領域は、夫々、１／Ｍフレーム分のメモリ容量を有し、１フレーム内で隣接するＭラインが全て異なる垂直補間メモリ領域に書き込まれ、
前記第１乃至第Ｎの水平補間メモリ領域は、夫々、１／Ｎライン分のメモリ容量を有し、１ライン内で隣接するＮ画素が全て異なる水平補間メモリ領域に書き込まれるようにしたことを特徴とするものであり、
更に、前記Ｍ及びＮの値を共に２としたことを特徴とするものであり、
また、前記Ｍ及びＮの値を共に４としたことを特徴とするものである。
【0015】
【発明の実施の形態】
図１は、本発明に係る電子ズーム回路を説明するための図であり、図６で示した従来の電子ズーム回路と同一の構成に関しては同一符号を付している。
即ち、図１で示す本発明に係る電子ズーム回路は、従来の電子ズーム回路におけるフレームメモリ３２及び第１のラインメモリ３３の構成を、１／２フレームメモリ１ａ及び１ｂ、そして第１の信号セレクタ２に置き換え、第２のラインメモリ３５及びフリップフロップ３６の構成を、１／２ラインメモリ３ａ及び３ｂ、そして第２の信号セレクタ４に置き換えたものである。
【0016】
ＣＣＤから出力されるか、あるいは磁気テープから再生された信号に信号処理回路３１で所定の信号処理が施された画像信号は、１ライン毎に画像信号が出力され、偶数番目のラインの画像信号は１／２フレーム分のメモリ容量を有する１／２フレームメモリ１ａに書き込まれる一方、奇数番目のラインの画像信号は１／２フレーム分のメモリ容量を有する１／２フレームメモリ１ｂに書き込まれる。
【0017】
そして、電子ズームの倍率に応じた読み出しアドレスが図示しないＣＰＵ等により決定され、この読み出しアドレスに基づき１／２フレームメモリ１ａ及び１ｂから１ライン分ずつの画像信号が同時に読み出される。
【0018】
図２は、１／２フレームメモリ１ａ及び１ｂから読み出される画像信号と、第１の信号セレクタ２によるラインの切り替えとの関係を示す図である。
ここで、垂直補間回路３４に出力すべきラインの画像信号が、例えば第０ライン目の画像信号と第１ライン目の画像信号のように、偶数ラインが小さなライン番号となっている場合には、１／２フレームメモリ１ａ及び１ｂには０の如く同一の読み出しアドレスが与えられ、この時第１の信号セレクタ２内の第１及び第２のスイッチ（ＳＷ１及びＳＷ２）は端子イ側に切り替えられる。
【0019】
また、垂直補間回路３４に出力すべきラインの画像信号が、例えば第１ライン目の画像信号と第２ライン目の画像信号のように、奇数ラインが小さなライン番号となっている場合には、１／２フレームメモリ１ａには１、１／２フレームメモリ１ｂには０の如く、１つずれた読み出しアドレスが与えられ、この時第１の信号セレクタ２内の第１及び第２のスイッチ（ＳＷ１及びＳＷ２）は端子ロ側に切り替えられる。
【0020】
このようにして、読み出しアドレスの制御及びラインの並び替えが行われた垂直方向に隣接する２ライン分の画像信号は、垂直補間回路３４に同時に入力されて、電子ズームの倍率に応じた垂直方向の画素補間が行われ、前記垂直方向に隣接する２ラインの間を補間するラインの画像信号が出力される。
【0021】
垂直補間回路３４における垂直方向の補間が完了した１ライン分の画像信号は、その先頭画素から順番に出力され、偶数番目の画素である画像信号は１／２ライン分のメモリ容量を有する１／２ラインメモリ３ａに書き込まれる一方、奇数番目の画素である画像信号は１／２ライン分のメモリ容量を有する１／２ラインメモリ３ｂに書き込まれる。
【0022】
そして、電子ズームの倍率に応じた読み出しアドレスが図示しないＣＰＵ等により決定され、この読み出しアドレスに基づき１／２ラインメモリ３ａ及び３ｂから１画素分ずつの画像信号が同時に読み出される。
【0023】
ここで、第２の信号セレクタ４の構成は、図２で示した第１の信号セレクタ２の構成と同一であり、水平補間回路３７に出力すべき画像信号が、例えば第０番目の画素の画像信号と第１番目の画素の画像信号のように、偶数番目の画素が小さな画素番号となっている場合には、１／２ラインメモリ３ａ及び３ｂは図２を用いて説明したように同一の読み出しアドレスが与えられ、この時第２の信号セレクタ４内の第１及び第２のスイッチ（ＳＷ１及びＳＷ２）は端子イ側に切り替えられる。
【0024】
また、水平補間回路３４に出力すべき画像信号が、例えば第１番目の画素の画像信号と第２番目の画素の画像信号のように、奇数番目の画素が小さな画素番号となっている場合には、１／２ラインメモリ３ａ及び３ｂは図２を用いて説明したように１つずれた読み出しアドレスが与えられ、この時第２の信号セレクタ４内の第１及び第２のスイッチ（ＳＷ１及びＳＷ２）は端子ロ側に切り替えられる。
【0025】
このようにして、読み出しアドレスの制御及び画素の並び替えが行われた水平方向に隣接する２画素分の画像信号は、水平補間回路３７に同時に入力されて、電子ズームの倍率に応じた水平方向の画素補間が行われ、前記垂直方向に隣接する２画素の間を補間する画素の画像信号が出力される。
【0026】
なお、以上の実施例では、垂直補間回路３４で２ライン分の画像信号に基づく垂直補間を行い、水平補間回路３７で２画素分の画像信号に基づく水平補間を行った例を示したが、垂直補間回路及び水平補間回路で更に多くのライン及び画素の画像信号に基づき垂直補間及び水平補間を行うよう構成しても良い。
【0027】
即ち、本発明に係る電子ズーム回路は、１／Ｍフレーム分のメモリ容量を有するメモリをＭ個用いてＭライン分の画像信号に基づく垂直補間を行い、１／Ｎライン分のメモリ容量を有するメモリをＮ個用いてＮ画素分の画像信号に基づく水平補間を行うものである（但し、Ｍ、Ｎは２以上の整数）。
【0028】
図３は、４ライン分の画像信号に基づき垂直補間を行う垂直補間回路３８及び４画素分の画像信号に基づき水平補間を行う水平補間回路３９を用いた時の構成を示すものである。このように、垂直方向に隣接する４ライン分の画像信号を同時に垂直補間回路３８に入力する必要がある場合には、１／４フレーム分のメモリ容量を有する１／４フレームメモリ５ａ乃至５ｄを使用し、また、水平方向に隣接する４画素分の画像信号を同時に水平補間回路３９に入力する必要がある場合には、１／４ライン分のメモリ容量を有する１／４ラインメモリ７ａ乃至７ｄを使用する。
【0029】
そして、１／４フレームメモリ５ａ乃至５ｄにおける読み出しアドレスの制御及び第３の信号セレクタ６におけるラインの並び替えは、図４及び図５に示される如くである。
【0030】
即ち、垂直補間回路３８に出力すべきラインの画像信号が、例えば第０乃至第３ライン目の画像信号のように、４ｋライン（但し、ｋは０以上の整数）が最も小さなライン番号となっている場合には、１／４フレームメモリ５ａ乃至５ｄに、例えば０，０，０，０の如く同一の読み出しアドレスが与えられ、第３の信号セレクタ５内の第１乃至第３のスイッチ（ＳＷ１乃至４）は端子イ側に切り替えられる。
【0031】
そして、例えば第１乃至第４ライン目の画像信号のように、４ｋ＋１ラインが最も小さなライン番号となっている場合には、１／４フレームメモリ５ａ乃至５ｄに、例えば１，０，０，０の如く異なる読み出しアドレスが与えられ、第３の信号セレクタ５内の第１乃至第４のスイッチ（ＳＷ１乃至４）は端子ロ側に切り替えられる。
【0032】
また、例えば第２乃至第５ライン目の画像信号のように、４ｋ＋２ラインが最も小さなライン番号となっている場合には、１／４フレームメモリ５ａ乃至５ｄに、例えば１，１，０，０の如く異なる読み出しアドレスが与えられ、第３の信号セレクタ５内の第１乃至第４のスイッチ（ＳＷ１乃至４）は端子ハ側に切り替えられ、例えば第３乃至第６ライン目の画像信号のように、４ｋ＋３ラインが最も小さなライン番号となっている場合には、１／４フレームメモリ５ａ乃至５ｄに、例えば１，１，１，０の如く異なる読み出しアドレスが与えられ、第３の信号セレクタ５内の第１乃至第４のスイッチ（ＳＷ１乃至４）は端子ニ側に切り替えられる。
【0033】
このようにして、読み出しアドレスの制御及びラインの並び替えが行われた垂直方向に隣接する４ライン分の画像信号は、垂直補間回路３７に同時に入力されて、電子ズームの倍率に応じた垂直方向の画素補間が行われ、前記垂直方向に隣接する４ラインの画像信号に基づき垂直補間されたラインの画像信号が出力される。
【0034】
また、第４の信号セレクタ８の構成もまた、図４で示す第３の信号セレクタ５の構成と同一であり、第３の信号セレクタ５と同一の手法にて、水平方向に隣接する４画素分の画像信号を同時に水平補間回路３７に出力することが可能となる。
【0035】
以上に示す実施例では、従来の電子ズーム回路におけるフレームメモリ３２及び第１のラインメモリ３３に代わり、２つの１／２フレームメモリ１ａ及び１ｂ、あるいは４つの１／４フレームメモリ５ａ乃至５ｄを使用し、また、第２のラインメモリ３５及びフリップフロップ３６に代わり、２つの１／２ラインメモリ３ａ及び３ｂ、あるいは４つの１／４ラインメモリ７ａ乃至７ｄを使用したため、ラインメモリ３３のような垂直補間用のラインメモリを搭載する必要がなくなった。
【0036】
そして、本発明に係る電子ズーム回路は、以上のような構成に限定されず、１つのフレームメモリのバンクを４つに分割し、分割して得た４つのバンクを夫々１／４フレームメモリ５ａ乃至５ｄとして使用しても構わず、同様に１つのラインメモリのバンクを４つに分割し、分割して得た４つのバンクを夫々１／４ラインメモリ７ａ乃至７ｄとして使用しても構わない。
【００３７】
【発明の効果】
本発明に係る電子ズーム回路では、第１乃至第Ｍの垂直補間メモリ領域から垂直方向に隣接するＭライン分の画像信号を同時に得ることができ、また、第１乃至第Ｎの水平補間メモリ領域から水平方向に隣接するＮ画素分の画像信号を同時に得ることができるため、画像の縮小処理を行う際に、１／２倍、１／３倍等ののライン情報を間引くことによる縮小処理でなく、ライン補間及び画素補間による縮小処理が可能となり、高画質な縮小画像を得ることができるという効果を奏する。
【0038】
【図面の簡単な説明】
【図１】本発明に係る電子ズーム回路の構成を説明するための図である。
【図２】１／２ラインメモリからの画像信号の読み出しを説明するための図である。
【図３】本発明に係る電子ズーム回路の他の構成を説明するための図である。
【図４】１／４ラインメモリからの画像信号の読み出しを説明するための図である。
【図５】１／４ラインメモリの読み出しアドレスと信号セレクタにおけるラインの切り替えの関係を示す図である。
【図６】従来の電子ズーム回路の構成を説明するための図である。
【図７】水平・垂直に２倍のズーム処理を行った際に画像が拡大されるようすを示す図である。
【符号の説明】
１ａ、１ｂ…１／２フレームメモリ
２、４、６、８…信号セレクタ
３ａ、３ｂ…１／２ラインメモリ
５ａ、５ｂ、５ｃ、５ｄ…１／４フレームメモリ
７ａ、７ｂ、７ｃ、７ｄ…１／４ラインメモリ
３１…信号処理回路
３２…フレームメモリ
３３、３５…ラインメモリ
３４、３８…垂直補間回路
３６…フリップフロップ
３７、３９…水平補間回路
【図１】
0003543657.tif 000002
【図２】
0003543657.tif 000003
【図３】
0003543657.tif 000004
【図４】
0003543657.tif 000005
【図５】
0003543657.tif 000006
【図６】
0003543657.tif 000007
【図７】
0003543657.tif 000008