【事件の表示】
　特願２００３−４３０２４８「有機エレクトロルミネセンス素子とその製造方法」拒絶査定不服審判事件〔平成１６年　７月２９日出願公開、特開２００４−２１２９９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年（２００３年）１２月２５日（パリ条約による優先権主張、平成１４年１２月３１日、大韓民国）の出願（特願２００３−４３０２４８号）であって、平成１８年１０月１６日付で拒絶査定がなされ、これに対して、平成１９年１月２２日に拒絶査定不服審判の請求がなされ、平成１９年２月２１日付で手続補正がなされたものである。
　
第２　平成１９年２月２１日付の手続補正についての補正の却下の決定について
　
［補正の却下の決定の結論］
　平成１９年２月２１日付の手続補正（以下、「本件補正」という。）を却下する。
　
［理由］新規事項の追加違反・補正目的違反・独立特許要件違反
　
１　本件補正について
　本件補正により、特許請求の範囲の請求項１に係る発明は、出願当初の願書に添附された特許請求の範囲の請求項１に記載の、
「基板上に形成されたゲート配線と;ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線と;上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;上記ゲート配線と垂直に交差し上記基板の上部に形成されて，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極と;上記第1電極の上部に構成された発光層と;上記発光層上部の基板の全面に構成された透明な第2電極を含むことを特徴とする有機エレクトロルミネセンス素子。」が、
　
「基板上に形成されたゲート配線と;
　ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線と;
　上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;
　上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;
　上記ゲート配線と垂直に交差し上記基板の上部に形成されて，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;
　上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極と;及び
　上記第1電極の上部に構成された発光層と;
　上記発光層上部の基板の全面に構成された透明な第2電極を含み；
　上記駆動薄膜トランジスタの各々が駆動ゲート電極、駆動アクティブ層、駆動ソース電極及び駆動ドレイン電極を含み、
　上記駆動ソース電極及び駆動ドレイン電極はＨ型の形状を有し、上記駆動アクティブ層とオーバーラップし、
　上記駆動ゲート電極は上記駆動ソース電極及び駆動ドレイン電極を貫通し、上記駆動アクティブ層とオーバーラップし、
　上記駆動アクティブ層の４つの角部は上記駆動ソース電極及び駆動ドレイン電極とオーバーラップする
　ことを特徴とする有機エレクトロルミネセンス素子。」（以下、「本願補正発明」という。）と補正された。
　
　この本件補正による請求項１の補正は、
（１）「駆動薄膜トランジスタの各々が駆動ゲート電極、駆動アクティブ層、駆動ソース電極及び駆動ドレイン電極を含」む点を追加する補正事項、
（２）「上記駆動ソース電極及び駆動ドレイン電極はＨ型の形状を有し、上記駆動アクティブ層とオーバーラップ」する点を追加する補正事項、
（３）「上記駆動ゲート電極は上記駆動ソース電極及び駆動ドレイン電極を貫通し、上記駆動アクティブ層とオーバーラップ」する点を追加する補正事項、
（４）「上記駆動アクティブ層の４つの角部は上記駆動ソース電極及び駆動ドレイン電極とオーバーラップ」する点を追加する補正事項
からなる。　
　
　なお、請求項１以外の請求項の補正については、
（５）請求項１４において、多数の駆動薄膜トランジスタが、スイッチング素子および上記駆動ゲート電極と，駆動アクティブ層と，駆動ソースおよびドレイン電極で「各々」構成された点を限定する補正、
（６）請求項１４において、上記請求項１における（２）〜（４）の補正事項と同様の事項を追加する補正、
（７）請求項３０−６２を削除する補正がなされている。
　
２　新規事項の追加の違反について
（１）上記の請求項１に関する補正事項（２）の補正について
　「駆動ソース電極及び駆動ドレイン電極はＨ型の形状を有し」の記載では、Ｈ型の形状の向きについて種々の方向に向いたものが含まれ、また、複数の駆動ソース電極及び駆動ドレイン電極のＨ型の形状の向きが全て同じものの他、一部異なるものも含まれ、また、複数の駆動ソース電極及び駆動ドレイン電極の全てがＨ型のもの、一部がＨ型のものなど各種の態様が含まれるところ、上記の「駆動ソース電極及び駆動ドレイン電極はＨ型の形状を有し」に関して、願書に最初に添付した特許請求の範囲、明細書及び図面に記載されているものは、【図６】に記載されたもののみであるから、上記補正は、願書に最初に添付した特許請求の範囲、明細書又は図面に記載した事項の範囲内以外の事項も含むことになり、したがって、上記補正は、願書に最初に添付した特許請求の範囲、明細書又は図面に記載した事項の範囲内においてしたものということはできない。
　
（２）上記の請求項１に関する補正事項（４）の補正について
　「駆動アクティブ層の４つの角部は上記駆動ソース電極及び駆動ドレイン電極とオーバーラップする」の記載では、駆動アクティブ層の４つの角部の各々が上記駆動ソース電極及び駆動ドレイン電極とオーバーラップするもの、駆動アクティブ層の４つの角部の内の一部の角部が上記駆動ソース電極とオーバラップし残りの角部が駆動ドレイン電極とオーバーラップするもの両方の形態を含み、また、オーバーラップの形態や面積等についても種々のものが含まれることとなるが、上記の「駆動アクティブ層の４つの角部は上記駆動ソース電極及び駆動ドレイン電極とオーバーラップする」に関して、願書に最初に添付した特許請求の範囲、明細書及び図面に記載されているものは、【図６】に記載されたもののみで、上記の限定に対応する技術思想が示されているとはいえないから、上記補正は、願書に最初に添付した特許請求の範囲、明細書又は図面に記載した事項の範囲内以外の事項も含むことになり、したがって、上記補正は、願書に最初に添付した特許請求の範囲、明細書又は図面に記載した事項の範囲内においてしたものということはできない。
　
　したがって、本件補正は平成１８年改正前特許法第１７条の２第３項の規定に違反するものであるから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定によって却下されるべきものである。
　
３　補正目的違反について
　上記の請求項１に関する補正事項（２）〜（４）の補正により、発明の解決しようとする課題には、駆動ソース電極及び駆動ドレイン電極の形状に関連する課題や、各薄膜トランジスタの駆動ゲート電極、駆動アクティブ層、駆動ソース電極及び駆動ドレイン電極の関連構造に関する課題が加わることになり、それは、本件補正前には全く記載のない、想定し得なかった技術課題であり、よって、本件補正の前後によって発明が解決しようとする課題は変更されたといえる。したがって、本件補正における請求項１の補正は、いわゆる限定的減縮を目的とするものということはできないから、平成１８年改正前特許法第１７条の２第４項第２号に掲げる事項を目的とするものではなく、また、同法第１７条の２第４項第１，３，４号に掲げる事項を目的とするものでもない。
　すなわち、本件補正は、同法第１７条の２第４項の規定に違反するものであるから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定によって却下されるべきものである。
　　
４　独立特許要件についての検討
　念のため、仮に、上記の本件補正が、全体として平成１８年改正前特許法第１７条の２第４項第２号に掲げる事項を目的とする補正である場合に、本願補正発明が特許出願の際独立して特許を受けることができるものであるかについて検討する。
　
（１）本願補正発明について
　本願補正発明は、平成１９年２月２１日付手続補正により、補正された特許請求の範囲の請求項１に記載された事項により特定されるものである。（上記「１　本件補正について」の記載参照。）
　
（２）引用例
　原査定の拒絶の理由に引用され、本願の出願前の２００２年６月２１日に頒布された刊行物である特開２００２−１７５０２９号公報（以下、「引用例１」という。）には、以下の事項が記載されている。
　
ア　「【０００４】図１は、ｍ行ｎ列のアクティブマトリクス型ＥＬ表示装置における１画素当たりの回路構成を示している。ＥＬ表示装置では、基板上に複数本のゲートラインＧＬが行方向に延び、複数本のデータラインＤＬ及び電源ラインＶＬが列方向に延びている。また各画素は有機ＥＬ素子５０と、スイッチング用ＴＦＴ（第１ＴＦＴ）１０、ＥＬ素子駆動用ＴＦＴ（第２ＴＦＴ）２０及び補助容量Ｃｓを備えている。」
　
イ　「【００７７】次に本実施形態２に係る表示装置の断面構造について図１０（ｂ）を参照して説明する。図１０（ｂ）は、第２ＴＦＴ２０及びこのＴＦＴ２０と接続される有機ＥＬ素子５０の断面構造を示している。なお図示しない第１ＴＦＴ１０については、チャネルの長さ、ダブルゲートであること、及び能動層６の導電型が異なること等を除けば、基本構成は、図１０（ｂ）の第２ＴＦＴ２０とほぼ共通している。
【００７８】　実施形態１において例示した第１及び第２ＴＦＴは、共にボトムゲート構造であるが、本実施形態２では第１及び第２ＴＦＴ１０，２０は、能動層よりゲート電極が上層に形成されたトップゲート構造を採用している。もちろん、トップゲート構造に限られるものではなく、ボトムゲート構造であってもよい。
【００７９】第２ＴＦＴ２０の能動層１６及び第１ＴＦＴ１０の能動層６は、上述のように共に、基板１上に形成されたアモルファスシリコン層をレーザアニールして多結晶化して得られた多結晶シリコンより構成されている。多結晶シリコンからなる能動層６及び能動層１６の上にはゲート絶縁膜４が形成されている。第１ＴＦＴ１０及び第２ＴＦＴ２０の各ゲート電極２及び２５は、このゲート絶縁膜４の上に形成されており、第２ＴＦＴ２０のゲート電極２５は、第１ＴＦＴ１０の能動層６と一体の補助容量Ｃｓの第２電極８に接続され、図１０（ａ）に示すように補助容量Ｃｓとの接続部分から列方向に延びてゲート絶縁膜４上に能動層１６の上方を広く覆うようにパターニングされている。
【００８０】第２ＴＦＴ２０の能動層１６は、ゲート電極２５によって上方が覆われている領域がチャネル領域１６ｃであり、このチャネル領域１６ｃの両側にはそれぞれソース領域１６ｓと、ドレイン領域１６ｄが形成されている。本実施形態２では、この能動層１６のソース領域１６ｓは、補助容量Ｃｓの近傍において、ゲート絶縁膜４及び層間絶縁膜１４を貫通して形成されたコンタクトホールを介して電源ラインＶＬと電気的に接続されている。また、ドレイン領域１６ｄは、マトリクスの次行に相当するゲートラインＧＬの近傍で、ゲート絶縁膜４及び層間絶縁膜１４を貫通して形成されたコンタクトホールを介してコネクタ（配線層）４０と接続されている。コネクタ４０は、ドレイン領域１６ｄとの接続領域から有機ＥＬ素子５０の形成領域まで延び、上記層間絶縁膜１４及び電源ラインＶＬ及びコネクタ４０を覆って形成されている第１平坦化絶縁層１８に形成されたコンタクトホールを介して有機ＥＬ素子５０のＩＴＯ電極（陽極）５２と電気的に接続されている。」
　
ウ　「【００９１】図１３に示す例では、第２ＴＦＴ２０の数を３とし、これら３つのＴＦＴ２０−１、２０−２、２０−３を電源ラインＶＬと有機ＥＬ素子５０の陽極５２との間に並列接続している。３つの第２ＴＦＴ２０の能動層１６は、一体であり、チャネル長方向は図中の行方向に設定されている。第２ＴＦＴ２０ー１〜３の各チャネル領域１６ｃ１〜３は、互いにそのチャネル幅方向において、能動層１６のパターンが開口されていることで分離されている。
【００９２】この３つの第２ＴＦＴ２０は、ここでは、電源ラインＶＬと１カ所で接続され、また単一の配線層４０により、有機ＥＬ素子５０の陽極５２とも１カ所で接続され、ゲート電極２５は、３つのＴＦＴについて共通であり、補助容量Ｃｓの第２電極８に電気的に接続され、かつ補助容量Ｃｓ付近から列方向に延びた金属配-線によって構成されている。図１３の構成例では、３つの第２ＴＦＴ２０−１〜３と有機ＥＬ素子５０とが１つのコンタクト部によって接続されており、有機ＥＬ素子５０の形成領域に占めるコンタクト部の割合を低くでき、１画素当たりの開口率、つまり、発光面積を高くすることができる。
【００９３】図１４に示す例では、第２ＴＦＴ２０の数を４とし、これら４つのＴＦＴ２０−１〜４は、電気的には電源ラインＶＬと有機ＥＬ素子５０の陽極５２との間に並列接続されている。４つの第２ＴＦＴ２０の能動層１６は、一体で構成され、各ＴＦＴ２０ー１〜４のチャネル長方向は、図１２等と同様、画素領域の長手方向又はデータラインＤＬの延在方向に平行に設定され、４つがほぼ一直線上に並んでいる。
【００９４】４つの第２ＴＦＴ２０−１〜４は、ここでは、電源ラインＶＬと３カ所で接続され、第１、第２配線層４０−１及び４０−２により、有機ＥＬ素子５０の陽極５２と２カ所で接続されている。図１４の構成例では、単一の能動層１６の最も外側に位置するＴＦＴ２０−１、２０−４の各ソース領域１６ｓ1、１６ｓ4がそれぞれ単独で電源ラインＶＬと接続され、中央に位置するＴＦＴ２０−２，２０−３の各ソース領域１６ｓ2及び１６ｓ3が、共通で電源ラインＶＬに接続されている。第２ＴＦＴ２０−１及び２０−２と、有機ＥＬ素子５０とは、第２ＴＦＴ２０−１及び２０−２の間から素子５０に延びる第１配線層４０−１にドレイン領域１６ｄ1及び１６ｄ2が接続され、この第１配線層４０−１は有機ＥＬ素子５０の形成領域に延び、素子の陽極５２と接続されている。また、第２ＴＦＴ２０−３及び２０−４と、有機ＥＬ素子５０とは、第２ＴＦＴ２０−３及び２０−４の間から素子５０に延びる第２配線層４０−２にドレイン領域１６ｄ3及び１６ｄ4が接続され、この第２配線層４０−２は有機ＥＬ素子５０の形成領域に延び、素子の陽極５２と接続されている。このように、４つの第２ＴＦＴ２０−１〜４と有機ＥＬ素子５０とは２カ所のみ接続されており、４つの第２ＴＦＴ２０−１〜４を設けることによる発光領域の減少を抑制している。
【００９５】また、図１４の構成においては、４つの第２ＴＦＴ２０−１〜４を画素の長手方向に沿ってほぼ一直線上にチャネル長方向が向くように配置しているため、第２ＴＦＴ２０−１〜４を効率的に１画素内に配置することを可能としている。」
　
エ　【図１４】には、アクティブマトリクス型有機ＥＬパネルの１画素当たりの平面構成例の平面図が記載されており、該１画素当たりの平面構成が、水平方向に平行に延びる２本のゲートラインＧＬと、各ゲートラインＧＬに直交して平行に延びるデータラインＤＬ及び電源ラインＶＬが平行によって区画された領域内に形成されていることが見取れる。そして、上記領域内に、第１ＴＦＴ（スイッチング用ＴＦＴ）１０，補助容量Ｃｓ，第２ＴＦＴ（素子駆動用ＴＦＴ）２０，有機ＥＬ素子５０等が配設されており、第１ＴＦＴ（スイッチング用ＴＦＴ）は、上記領域内のゲートラインＧＬとデータラインＤＬの交差する点に近傍に配置されていることが見取れる。また、ゲート電極２５は、補助容量Ｃｓを介して第１ＴＦＴ（スイッチング用ＴＦＴ）１０と接続され、また、４個所において能動層１６上を横切り、該横切った部分で第２ＴＦＴ２０−１〜４を形成していることが見取れる。
　また、【図１０(b)】には、アクティブマトリクス型有機ＥＬパネルの１画素当たりの平面構成例の断面図が記載されており、第２ＴＦＴ２０の配線層４０の上部に陽極５２が構成され、その上部に発光素子層５１が構成され、さらにその上部に陰極５７が構成されていることが見取れる。
　
　上記記載事項アないしエから、
・「基板上に複数本のゲートラインＧＬが行方向に延び、複数本のデータラインＤＬ及び電源ラインＶＬが列方向に延びている」こと、
・「１画素当たりの平面構成が、水平方向に平行に延びる２本のゲートラインＧＬと、各ゲートラインＧＬに直交して平行に延びるデータラインＤＬ及び電源ラインＶＬが平行によって区画された領域内に形成されている」こと、
・「第１ＴＦＴ（スイッチング用ＴＦＴ）は、上記領域内のゲートラインＧＬとデータラインＤＬの交差する点に近傍に配置されている」こと、
・「ゲート電極２５が、補助容量Ｃｓを介して第１ＴＦＴ（スイッチング用ＴＦＴ）１０と接続され、また、４個所において能動層１６上を横切り、該横切った部分で第２ＴＦＴ２０−１〜４を形成している」こと、
・「４つのＴＦＴ２０−１〜４は、電気的には電源ラインＶＬと有機ＥＬ素子５０の陽極５２との間に並列接続されている」こと、
・「４つの第２ＴＦＴ２０の能動層１６は、一体で構成され、各ＴＦＴ２０ー１〜４のチャネル長方向は、図１２等と同様、画素領域の長手方向又はデータラインＤＬの延在方向に平行に設定され、４つがほぼ一直線上に並んでいる」こと、
・「第２ＴＦＴ２０の配線層４０の上部に陽極５２が構成され、さらにその上部に発光素子層５１が構成されている」こと、
・「第２ＴＦＴ２０の能動層１６は、・・・基板１上に形成されたアモルファスシリコン層をレーザアニールして多結晶化して得られた多結晶シリコンより構成されている」こと、
・「第２ＴＦＴ２０の能動層１６は、ゲート電極２５によって上方が覆われている領域がチャネル領域１６ｃであり、このチャネル領域１６ｃの両側にはそれぞれソース領域１６ｓと、ドレイン領域１６ｄが形成されている」こと、
が記載事項として抽出される。
　
　したがって、引用例１には、
「基板上に延びるゲートラインＧＬと、
　ゲートラインに垂直に上記基板上に形成されて、１画素当たりの平面の領域を構成するデータラインＤＬと;
　上記ゲートラインＧＬとデータラインＤＬが交差する点の近傍の、上記１画素当たりの平面の領域内に配置された第１ＴＦＴ１０と;
　上記第１ＴＦＴ１０とゲート電極２５を通して電気的に接続され、データラインＤＬの延在方向に平行に、一直線上に並んで配置された４つの第２ＴＦＴ２０−１〜４を含む駆動素子と;
　上記ゲートラインＧＬと直交し上記基板上に形成されて，ゲートラインＧＬおよびデータラインＤＬと１画素当たりの平面の領域を構成し上記４つの第２ＴＦＴ２０−１〜４と接続する電源ラインＶＬと;
　上記４つの第２ＴＦＴ２０−１〜４と、それぞれ接続し、上記駆動素子の上部に形成された陽極５２と;及び
　上記第陽極５２の上部に構成された発光素子層５１と;
　上記発光素子層５１の上部に構成された陰極５７を含み；
　上記第２ＴＦＴ２０−１〜４の各々がゲート電極２５、並びに、多結晶シリコンにより形成された能動層１６の、チャンネル領域１６ｃ、ソース領域１６ｓ及びドレイン領域１６ｄを含み、
　上記ゲート電極２５は上記能動層１６を横切って第２ＴＦＴ２０を形成し、第２ＴＦＴ２０の能動層１６は、ゲート電極２５によって上方が覆われている領域がチャネル領域１６ｃであり、このチャネル領域１６ｃの両側にはそれぞれソース領域１６ｓと、ドレイン領域１６ｄが形成される有機ＥＬ素子。」の発明（以下、「引用発明」という。）が記載されている。
　
　また、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開２０００−３４０８０１号公報（以下、「引用例２」という。）には、図面の記載とともに以下の事項が記載されている。
　
「【０１０３】ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図１７（Ａ）に、回路図を図１７（Ｂ）に示す。図１６（Ａ）において、基板２１０１上に設けられたスイッチング用ＴＦＴ２１０２は図２（Ｃ）の画素部のｎチャネル型ＴＦＴ１６４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０４】また、電流制御用ＴＦＴ２１０３は図２（Ｃ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴ１６３を用いて形成する。このとき、スイッチング用ＴＦＴ２１０２のドレイン線２１３５は配線２１３６によって電流制御用ＴＦＴのゲート電極２１３７に電気的に接続されている。また、２１３８で示される配線は、スイッチング用ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電気的に接続するゲート線である。
【０１０５】電流制御用ＴＦＴ２１０３やスイッチング用ＴＦＴ２１０２を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数（Ｓ値）、オン電流などのＴＦＴの主要特性を向上させることができ、また個々のＴＦＴの特性のバラツキを低減させることができるので、ＥＬ表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、ＴＦＴの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【０１０６】また、本実施例では電流制御用ＴＦＴ２１０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０７】また、図１７（Ａ）に示すように、電流制御用ＴＦＴ２１０３のゲート電極２１３７となる配線は２１０４で示される領域で、電流制御用ＴＦＴ２１０３のドレイン線２１４０と絶縁膜を介して重なる。このとき、２１０４で示される領域ではコンデンサが形成される。このコンデンサ２１０４は電流制御用ＴＦＴ２１０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線２１４０は電流供給線（電源線）２２０１に接続され、常に一定の電圧が加えられている。
【０１０８】　スイッチング用ＴＦＴ２１０２及び電流制御用ＴＦＴ２１０３の上には第１パッシベーション膜２１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜２１４２が形成される。平坦化膜２１４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０９】また、２１４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２１０３のドレインに電気的に接続される。画素電極２１４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク２１４４a、２１４４bにより形成された溝（画素に相当する）の中に発光層２１４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１０】具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１１】本実施例では発光層２１４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層２１４６を設けた積層構造のＥＬ層としている。そして、正孔注入層２１４６の上には透明導電膜でなる陽極２１４７が設けられる。本実施例の場合、発光層２１４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１２】陽極２１４７まで形成された時点でＥＬ素子２１０５が完成する。なお、ここでいうＥＬ素子２１０５は、画素電極（陰極）２１４３、発光層２１４５、正孔注入層２１４６及び陽極２１４７で形成されたコンデンサを指す。図１７（Ａ）に示すように画素電極２１４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１３】ところで、本実施例では、陽極２１４７の上にさらに第２パッシベーション膜２１４８を設けている。第２パッシベーション膜２１４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１４】以上のように本願発明のＥＬ表示パネルは図２２のような構造の画素からなる画素部を有し、スイッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そして、本発明の水素化方法を用いて作製されたこれらのＴＦＴはきわめて安定な特性を示し、ＥＬ表示装置において良好な画像表示を可能とする。」  
　
　また、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である実願平２−７１５８４号（実開平４−３１２９９号）のマイクロフィルム（以下、「引用例３」という。）には、図面の記載とともに以下の事項が記載されている。
　
「また、ＴＦＴ基板２１上に形成された薄膜トランジスタ（ＴＦＴ）の具体的構成について説明する。
　ＴＦＴ基板２１上に、クロム（Ｃｒ）のゲート電極２２、シリコン窒化膜（ＳｉＮｘ）のゲート絶縁層２３、アモルファスシリコン（ａ−Ｓｉ）の半導体活性層２４、ＳｉＮｘのチャンネル保護膜２５が順次積層され、チャンネル保護膜２５を挟んでアルミニウム（Ａｌ））等でソース電極３０とドレイン電極３１が形成され、ＴＦＴを保護するためにパシペーション膜２９が形成されている」（第９ページ第３〜１３行）
　
　また、原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平９−８１０５３号公報（以下、「引用例４」という。）には、図面の記載とともに以下の事項が記載されている。
　
「【００２５】また、第２半導体層１７のゲート電極２０Ｃの両側方には、第２半導体層１７に接続されたソース電極２２Ｂ及びドレイン電極２２Ａが形成されている。このように、第２半導体層１７と、第２ゲート絶縁膜１９と、ゲート電極２０Ｃと、ソース・ドレイン電極２２Ａ、２２Ｂと、から第２薄膜トランジスタＱ2が構成されている。なお、ドレイン電極２２Ａは、図１に示すように、電源線２３と一体的にパターン形成されている。また、ソース電極２２Ｂは、上記した下部電極１４Ａと対向する上部電極２４と接続されるように一体的にパターン形成されている。ところで、この上部電極２４と下部電極１４との間には有機発光層２５が介在されており、上部電極２４と下部電極１４と有機半導体層２５とで画素部２６が構成されている。」
　
（３）対比
　ここで、引用発明と本願補正発明とを対比する。
　引用発明の「ゲートラインＧＬ」、「データラインＤＬ」、「電源ラインＶＬ」、「１画素当たりの平面の領域」、「第１ＴＦＴ１０」、「４つの第２ＴＦＴ２０−１〜４」、「陽極５２」、「発光素子層５１」、「陰極５７」及び「有機エレクトロルミネセンス素子」は、それぞれ、本願補正発明の「ゲート配線」、「データ配線」、「電源配線」、「画素領域」、「スイッチング素子」、「多数の駆動薄膜トランジスタ」、「第１電極」、「発光層」、「第２電極」及び「有機ＥＬ素子」に相当する。
　したがって、順次、下記に対応関係を示すと、
　引用発明の「基板上に延びるゲートラインＧＬ」は、本願補正発明の「基板上に形成されたゲート配線」に相当する。
　引用発明の「ゲートラインに垂直に上記基板上に形成されて、１画素当たりの平面の領域を構成するデータラインＤＬ」は、本願補正発明の「ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線」に相当する。
　引用発明の「上記ゲートラインＧＬとデータラインＤＬが交差する点の近傍の、上記１画素当たりの平面の領域内に配置された第１ＴＦＴ１０」は、本願補正発明の「上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子」に相当する。
　引用発明の「上記第１ＴＦＴ１０とゲート電極２５を通して電気的に接続され、データラインＤＬの延在方向に平行に、一直線上に並んで配置された４つの第２ＴＦＴ２０−１〜４を含む駆動素子」は、本願補正発明の「上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子」に相当する。
　引用発明の「上記ゲートラインＧＬと直交し上記基板上に形成されて，ゲートラインＧＬおよびデータラインＤＬと１画素当たりの平面の領域を構成し上記４つの第２ＴＦＴ２０−１〜４と接続する電源ラインＶＬ」は、本願補正発明の「上記ゲート配線と垂直に交差し上記基板の上部に形成されて，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線」に相当する。
　引用発明の「上記４つの第２ＴＦＴ２０−１〜４と、それぞれ接続し、上記駆動素子の上部に形成された陽極５２」は、本願補正発明の「上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極」に相当する。
　引用発明の「上記陽極５２の上部に構成された発光素子層５１」は、本願補正発明の「上記第1電極の上部に構成された発光層」に相当する。
　引用発明の「上記発光素子層５１の上部に構成された陰極５７」と、本願補正発明の「上記発光層上部の基板の全面に構成された透明な第2電極」とは、「上記発光層上部に構成された透明な第2電極」である点で一致している。
　
　また、引用発明の「電極ゲート２５」は、本願補正発明の「駆動電極ゲート」に相当する。また、引用発明の「多結晶シリコンにより形成された能動層１６の、チャンネル領域１６ｃ」は、半導体のスイッチング機能を奏する部材であるから、本願補正発明の「駆動アクティブ層」に相当する。また、引用発明の「多結晶シリコンにより形成された能動層１６の、ソース領域１６ｓ及びドレイン領域１６ｄ」と、本願補正発明の「駆動ソース電極及び駆動ドレイン電極」とは、『駆動アクティブ層と、電源配線及び第１電極を接続する部材』である点で一致している。
　よって、引用発明の「上記第２ＴＦＴ２０−１〜４の各々がゲート電極２５、並びに、多結晶シリコンにより形成された能動層１６の、チャンネル領域１６ｃ、ソース領域１６ｓ及びドレイン領域１６ｄを含み」と、本願補正発明の「上記駆動薄膜トランジスタの各々が駆動ゲート電極、駆動アクティブ層、駆動ソース電極及び駆動ドレイン電極を含み」とは、「上記駆動薄膜トランジスタの各々が駆動ゲート電極と、駆動アクティブ層と、『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を含み」である点で一致しているといえる。
　
　また、引用発明の「上記ゲート電極２５は上記能動層１６を横切」ることと、本願補正発明の「上記駆動ゲート電極は上記駆動ソース電極及び駆動ドレイン電極を貫通」することは、「上記駆動ゲート電極は『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を貫通」する点で一致している。また、引用発明の「ゲート電極２５によって上方が覆われている領域がチャネル領域１６ｃ」である点は、本願補正発明の「上記駆動ゲート電極は・・・上記駆動アクティブ層とオーバーラップ」する点に相当する。よって、引用発明の「上記ゲート電極２５は上記能動層１６を横切って第２ＴＦＴ２０を形成し、第２ＴＦＴ２０の能動層１６は、ゲート電極２５によって上方が覆われている領域がチャネル領域１６ｃであり、」と、本願補正発明の「上記駆動ゲート電極は上記駆動ソース電極及び駆動ドレイン電極を貫通し、上記駆動アクティブ層とオーバーラップし」とは、「上記駆動ゲート電極は『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を貫通し、上記駆動アクティブ層とオーバーラップし」である点で一致している。
　
　したがって、引用発明と本願補正発明とは、
「基板上に形成されたゲート配線と;
　ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線と;
　上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;
　上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;
　上記ゲート配線と垂直に交差し上記基板の上部に形成されて，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;
　上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極と;及び
　上記第1電極の上部に構成された発光層と;
　上記発光層上部の基板上に構成された第2電極を含み；
　上記駆動薄膜トランジスタの各々が駆動ゲート電極と、駆動アクティブ層と、『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を含み
  上記駆動ゲート電極は『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を貫通し、上記駆動アクティブ層とオーバーラップする有機エレクトロルミネセンス素子。」の点で一致し、以下の各点で相違する。
　
ア　相違点１；
　第２電極が、本願補正発明においては、「基板全面に構成された透明な」ものであるのに対し、引用発明においてはそのような限定がなされていない点。
　
イ　相違点２；
　『駆動アクティブ層と、電源配線及び第１電極を接続する部材』が、本願補正発明においては、「駆動ソース電極及び駆動ドレイン電極」で構成されているのに対し、引用発明においては、「多結晶シリコンにより形成された能動層１６の、ソース領域１６ｓ及びドレイン領域１６ｄ」で構成されている点。
　
ウ　相違点３；
　本願補正発明は「駆動ソース電極及び駆動ドレイン電極はＨ型の形状を有」するのに対し、引用発明においてはそのような限定がない点。
　
エ　相違点４；
　本願補正発明は、「駆動ソース電極及び駆動ドレイン電極は駆動アクティブ層とオーバーラップ」するのに対し、引用発明においてはそのような限定がない点。
　
オ　相違点５；
　本願補正発明は「駆動アクティブ層の４つの角部は駆動ソース電極及び駆動ドレイン電極とオーバーラップ」するのに対し、引用発明においてはそのような限定がない点。
　
（４）当審の判断
　以下において、上記各相違点について検討する。
　
ア　相違点１について
　有機ＥＬ表示装置において、上側の電極を透明部材で形成し、上部発行方式とすることは周知の技術である。この周知技術に関して、引用例２には、引用例２における上記記載事項及び【図１６】【図１７】の記載から、有機ＥＬ表示装置において、陰極を「基板全面に構成された透明な」陰極とすることが記載されているといえる。
　そして、該引用例２に記載された上記周知技術を、同じ技術分野に属する引用発明に採用し、上記相違点１に係る発明特定事項を得ることは、当業者が容易に想到し得たことである。したがって、上記相違点１に係る発明特定事項は、引用例２から当業者が容易に想到し得た事項である。
　
イ　相違点２について
　ＥＬ表示装置のＴＦＴにおいて、『駆動アクティブ層と、電源配線及び第１電極を接続する部材』を「ソース電極及びドレイン電極」で構成することは、例えば、上記引用例３、引用例４（記載個所・内容は、「（２）引用例」の記載事項参照）にも記載されているように周知の技術的事項である。
　そして、上記引用例３、引用例４に記載された周知の技術的事項を、同じ技術分野に属する引用発明に採用し、上記相違点２に係る発明特定事項を得ることは、当業者が容易に想到し得たことである。したがって、上記相違点２に係る発明特定事項は、上記引用例３、引用例４に記載された周知の技術的事項から当業者が容易に想到し得た事項である。
　
ウ　相違点３について
　本願補正発明において、駆動ソース電極及び駆動ドレイン電極をＨ型の形状とした点は、それによる作用効果が明細書に何ら記載されておらず、駆動ソース電極及び駆動ドレイン電極をＨ型の形状とすることの技術的な意義が認められず、単なる設計的事項に過ぎないものといえる。したがって、上記相違点３に係る発明特定事項は、単なる設計的事項であり、当業者が容易に想到し得た事項である
　　
エ　相違点４について
　ＥＬ表示装置のＴＦＴにおいて「駆動ソース電極及び駆動ドレイン電極は駆動アクティブ層とオーバーラップ」する構成については、例えば、上記引用例３の第３図の記載からも認められるように周知の技術的事項であるといえる。
　そして、上記引用例３に記載された上記の周知の技術的事項を、同じ技術分野に属する引用発明に採用し、上記相違点４に係る発明特定事項を得ることは、当業者が容易に想到し得たことである。したがって、上記相違点４に係る発明特定事項は、上記引用例３に記載された周知の技術的事項から当業者が容易に想到し得た事項である。
　
オ　相違点５について
　本願補正発明において、「駆動アクティブ層の４つの角部は駆動ソース電極及び駆動ドレイン電極とオーバーラップ」する構成とした点は、それによる作用効果が明細書に何ら記載されておらず、上記構成の技術的な意義が認められず、単なる設計的事項に過ぎないものといえる。したがって、上記相違点５に係る発明特定事項は、単なる設計的事項であり、当業者が容易に想到し得た事項である
　
　そして、本願補正発明によってもたらされる効果は、上記引用発明、上記引用例２に記載された周知技術及び上記引用例３，４に記載された周知技術から当業者が予測し得る程度のものである。
　
　したがって、本願補正発明は、引用例１に記載された発明及び上記引用例２ないし４に記載された周知技術に基づいて当業者が容易に発明することができたものである。 
　
（５）むすび
　以上のとおり、本願補正発明は、引用例１に記載された発明及び上記引用例２ないし４に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。したがって、本件補正は、平成１８年改正前特許法第１７条の２第４項第２号に掲げる事項を目的とする補正である場合には、同法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定によって却下されるべきものである。
　
第３　本願発明について
１　本願発明
　平成１９年２月２１日付の手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、出願当初の願書に添附された特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。（上記「第２　平成１９年２月２１日付の手続補正についての補正却下の決定について」の「１　本件補正について」の記載参照。）
　
２　引用例
　原査定の拒絶の理由に引用された引用例１，２の記載事項は、上記「第２　平成１９年２月２１日付の手続補正についての補正却下の決定について」の「４　独立特許要件についての検討」の「（２）引用例」に記載したとおりである。引用例１の記載から抽出される上記「（２）引用例」に記載された発明を引用発明とする点についても、上記「（２）引用例」に記載したとおりである。
　
３　対比
　ここで、引用発明と本願発明とを対比すると、上記「第２　平成１９年２月２１日付の手続補正についての補正却下の決定について」の「４　独立特許要件についての検討」の「（３）対比」に記載した対比と同様の対比により、両者は、
「基板上に形成されたゲート配線と;
　ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線と;
　上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;
　上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;
　上記ゲート配線と垂直に交差し上記基板の上部に形成されて，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;
　上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極と;及び
　上記第1電極の上部に構成された発光層と;
　上記発光層上部の基板上に構成された第2電極を含む有機エレクトロルミネセンス素子。」の点で一致し、以下の各点で相違する。
　
相違点；
　第２電極が、本願発明においては、「基板全面に構成された透明な」ものであるのに対し、引用発明においてはそのような限定がなされていない点。
　
４　当審の判断
　以下において、上記相違点について検討する。
　有機ＥＬ表示装置において、上側の電極を透明部材で形成し、上部発行方式とすることは周知の技術である。この周知技術に関して、引用例２には、引用例２における上記記載事項及び【図１６】【図１７】の記載から、有機ＥＬ表示装置において、陰極を「基板全面に構成された透明な」陰極とすることが記載されているといえる。
　そして、該引用例２に記載された上記周知技術を、同じ技術分野に属する引用発明に採用し、上記相違点に係る発明特定事項を得ることは、当業者が容易に想到し得たことである。したがって、上記相違点に係る発明特定事項は、引用例２から当業者が容易に想到し得た事項である。
　
　そして、本願発明によってもたらされる効果は、上記引用発明、上記引用例２に記載された周知技術から当業者が予測し得る程度のものである。
　
　したがって、本願発明は、引用例１に記載された発明及び上記引用例２に記載された周知技術に基づいて当業者が容易に発明することができたものである。 
　　
５　むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び上記引用例２に記載された周知技術に基づいて当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
　よって、結論のとおり審決する。