(57)【特許請求の範囲】
【請求項１】
基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側に  形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記発光薄膜が発光するアクティブマトリクス型表示装置において、
前記データ線および／または前記走査線に沿って、前記発光薄膜の形成領域を取り囲む様に配置され、前記対向電極の下層側に前記発光薄膜よりも厚く形成された絶縁膜からなるバンク層を有し、  隣り合う画素の対向電極部分同士が、前記バンク層に設けられた途切れ部分を介して接続されていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１において、前記導通制御回路は、前記走査信号がゲート電極に供給される第１の薄膜トランジスタ、および該第１の薄膜トランジスタを介してゲート電極が前記データ線に接続する第２の薄膜トランジスタを備え、
該第２の薄膜トランジスタと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１または２において、前記絶縁膜は、当該絶縁膜で区画された領域内に前記発光薄膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層であることを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項３において、前記バンク層は、膜厚が１μｍ以上であることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項１ないし４のいずれかにおいて、前記バンク層は、前記データ線および前記走査線の各延設方向で隣り合う画素の間に相当する部分に前記途切れ部分を備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項１ないし４のいずれかにおいて、前記バンク層は、前記走査線の延設方向で隣り合う画素の間に相当する部分に前記途切れ部分を備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
請求項１ないし４のいずれかにおいて、前記バンク層は、前記データ線の延設方向で隣り合う画素の間に相当する部分に前記途切れ部分を備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項１ないし４のいずれかにおいて、前記バンク層は、前記データ線に沿ってストライプ状に形成され、該形成方向の少なくとも一方の端部に前記途切れ部分を備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
請求項５ないし８のいずれかにおいて、前記画素電極の形成領域のうち、前記導通制御回路の形成領域と重なる領域は前記バンク層で覆われていることを特徴とするアクティブマトリクス型表示装置。
【請求項１０】
請求項１ないし９のいずれかにおいて、前記表示部の周囲には、前記データ線を介してデータ信号を供給するデータ線駆動回路、および前記走査線を介して走査信号を供給する走査線駆動回路を有し、該走査線駆動回路および前記データ線側駆動回路の上層側にも前記バンク層が形成されているとともに、
前記対向電極の表示部側と基板周辺側が、前記走査線駆動回路の形成領域と前記データ側駆動回路の形成領域との間に相当する位置に設けられた前記バンク層の途切れ部分を介して接続されていることを特徴とするアクティブマトリクス型表示装置。
【請求項１１】
請求項１ないし１０のいずれかにおいて、前記バンク層は、有機材料からなることを特徴とするアクティブマトリクス型表示装置。
【請求項１２】
請求項１ないし１０のいずれかにおいて、前記バンク層は、無機材料からなることを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機半導体膜等の発光薄膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子またはＬＥＤ（発光ダイオード）素子などの薄膜発光素子を薄膜トランジスタ（以下、ＴＦＴという。）で駆動制御するアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
ＥＬ素子またはＬＥＤ素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。
【０００３】
図１３は、このような電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス型表示装置のブロック図を示してある。この図に示すアクティブマトリクス型表示装置１Ａでは、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、該データ線ｓｉｇに並列する複数の共通給電線ｃｏｍと、データ線ｓｉｇと走査線ｇａｔｅとによってマトリクス状に形成された複数の画素７とが構成されている。データ線ｓｉｇおよび走査線ｇａｔｅに対してはデータ線駆動回路３および走査線駆動回路４が構成されている。各々の画素７には、走査線ｇａｔｅを介して走査信号が供給される導通制御回路５０と、この導通制御回路５０を介してデータ線ｓｉｇから供給される画像信号に基づいて発光する薄膜発光素子４０とが構成されている。ここに示す例において、導通制御回路５０は、走査線ｇａｔｅを介して走査信号がゲート電極に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０とから構成されている。第２のＴＦＴ３０と薄膜発光素子４０とは、詳しくは後述する対向電極ｏｐと共通給電線ｃｏｍとの間に直列に接続している。この薄膜発光素子４０は、第２のＴＦＴ３０がオン状態になったときには共通給電線ｃｏｍから駆動電流が流れ込んで発光するとともに、この発光状態は保持容量ｃａｐによって所定の期間、保持される。
【０００４】
このような構成のアクティブマトリクス型表示装置１Ａでは、図１４および図１５（Ａ）、（Ｂ）に示すように、いずれの画素７においても、島状の半導体膜を利用して第１のＴＦＴ２０および第２のＴＦＴ３０が形成されている。第１のＴＦＴ２０は、ゲート電極２１が走査線ｇａｔｅの一部として構成されている。第１のＴＦＴ２０は、ソース・ドレイン領域の一方に第１層間絶縁膜５１のコンタクホールを介してデータ線ｓｉｇが電気的に接続し、他方にはドレイン電極２２が電気的に接続している。ドレイン電極２２は、第２のＴＦＴ３０の形成領域に向けて延設されており、この延設部分には第２のＴＦＴ３０のゲート電極３１が第１の層間絶縁膜５１のコンタクトホールを介して電気的に接続している。第２のＴＦＴ３０のソース・ドレイン領域の一方には、第１の層間絶縁膜５１のコンタクトホールを介して中継電極３５が電気的に接続し、この中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介して薄膜発光素子４０の画素電極４１が電気的に接続している。
【０００５】
画素電極４１は、図１４および図１５（Ｂ）、（Ｃ）からわかるように各画素７毎に独立して形成されている。画素電極４１の上層側には、有機半導体膜４３および対向電極ｏｐがこの順に積層されている。有機半導体膜４３は画素７毎に形成されているが、複数の画素７に跨がってストライプ状に形成される場合もある。図１３からわかるように、対向電極ｏｐは、画素７が構成されている表示部１１だけでなく、透明基板１０の略全面に形成されている。
【０００６】
再び、図１４および図１５（Ａ）において、第２のＴＦＴ３０のソース・ドレイン領域のもう一方には、第１の層間絶縁膜５１のコンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。共通給電線ｃｏｍの延設部分３９は、第２のＴＦＴ３０のゲート電極３１の延設部分３６に対して、第１の層間絶縁膜５１を誘電体膜として挟んで対向し、保持容量ｃａｐを構成している。
【０００７】
【発明が解決しようとする課題】
しかしながら、前記のアクティブマトリクス型表示装置１Ａにおいて、画素電極４１に対向する対向電極ｏｐは、液晶アクティブマトリクス型表示装置と相違して、同じ透明基板１０上においてデータ線ｓｉｇとの間に第２の層間絶縁膜５２しか有しないので、データ線ｓｉｇには大きな容量が寄生し、データ線駆動回路３の負荷が大きい。
【０００８】
そこで、本願発明者は、図１３、図１４、および図１６（Ａ）、（Ｂ）、（Ｃ）に示すように、対向電極ｏｐとデータ線ｓｉｇなどとの間に厚い絶縁膜（バンク層ｂａｎｋ／左下がりの斜線を広いピッチで付した領域）を設け、データ線ｓｉｇに寄生する容量を低減することを提案する。併せて、この絶縁膜（バンク層ｂａｎｋ）で有機半導体膜４３の形成領域を囲むことによって、インクジェットヘッドから吐出した液状の材料（吐出液）から有機半導体膜４３を形成する際に吐出液をバンク層ｂａｎｋでせき止め、吐出液が側方にはみ出すことを防止することを提案する。しかし、かかる構造を採用すると、厚いバンク層ｂａｎｋの存在に起因して大きな段差ｂｂが形成され、このバンク層ｂａｎｋの上層に形成される対向電極ｏｐが前記の段差ｂｂの部分で断線しやすい。このような段差ｂｂで対向電極ｏｐに断線が生じると、この部分の対向電極ｏｐは周囲の対向電極ｏｐから絶縁状態になって表示の点欠陥あるいは線欠陥を発生させる。また、データ側駆動回路３や走査側駆動回路４の表面を覆うバンク層ｂａｎｋの外周縁に沿って対向電極ｏｐに断線が起こると、表示部１１の対向電極ｏｐと端子１２との間が完全に絶縁状態になって表示が全くできなくなる。
【０００９】
そこで、本発明の課題は、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑え、この厚い絶縁膜の上層に形成する対向電極に断線などが発生しないアクティブマトリクス型表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側に  形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記発光薄膜が発光するアクティブマトリクス型表示装置において、
前記データ線および／または前記走査線に沿って、前記発光薄膜の形成領域を取り囲む様に配置され、前記対向電極の下層側に前記発光薄膜よりも厚く形成された絶縁膜からなるバンク層を有し、隣り合う画素の対向電極部分同士が、前記バンク層に設けられた途切れ部分を介して接続されていることを特徴とする。
【００１１】
本発明において、対向電極表示部に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ線駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、厚い絶縁膜を形成すると、この絶縁膜は大きな段差を形成し、その上層側に形成される対向電極に断線が発生させるおそれがあるが、本発明では、厚い絶縁膜の所定の位置に途切れ部分を構成し、この部分を平坦にしてある。従って、各領域毎の対向電極は平坦部分に形成された部分を介して電気的に接続するので、たとえ、絶縁膜に起因する段差によってこの部分で断線しても、絶縁膜の途切れ部分に相当する平坦部分を介して確実に電気的に接続しているので、対向基板の断線という不具合が発生しない。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。
【００１２】
本発明では、前記導通制御回路は、前記走査信号がゲート電極に供給される第１のＴＦＴ、および該第１のＴＦＴを介してゲート電極が前記データ線に接続する第２のＴＦＴを備え、該第２のＴＦＴと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を１つのＴＦＴと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を２つのＴＦＴと保持容量で構成することが好ましい。
【００１３】
本発明において、前記絶縁膜は、当該絶縁膜で区画された領域内に前記発光薄膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用することが好ましい。それには、前記絶縁膜は、膜厚が１μｍ以上であることが好ましい。
【００１４】
本発明においては、前記絶縁膜は、前記データ線および前記走査線に沿って前記発光薄膜の形成領域の周りを囲んでいる場合には、前記データ線の延設方向で隣り合う画素の間、前記走査線の延設方向で隣り合う画素の間、またはそれら双方の方向で隣り合う画素の間に相当する部分に前記途切れ部分を構成する。
【００１５】
上記の形態と違って、前記絶縁膜は前記データ線に沿ってストライプ状に延設される場合があり、この場合には、該延設方向の少なくとも一方の端部に前記途切れ部分を構成してもよい。
【００１６】
本発明において、前記画素電極の形成領域のうち、前記導通制御回路の形成領域と重なる領域は前記絶縁膜で覆われていることが好ましい。すなわち、前記画素電極の形成領域のうち、前記導通制御回路の形成されていない平坦部分のみで前記の厚い絶縁膜を開口し、この内側のみに有機半導体膜を形成することが好ましい。このように構成すると、有機半導体膜の膜厚ばらつきに起因する表示むらを防止できる。また、画素電極が形成されていても導通制御回路と重なる領域では、たとえ対向電極との間に駆動電流が流れて有機半導体膜が発光しても、この光は導通制御回路に遮られ、表示には寄与しない。かかる表示に寄与しない部分で有機半導体膜に流れる駆動電流は、表示という面からみて無効電流といえる。そこで、本発明では、従来ならこのような無効電流が流れるはずの部分に前記の厚い絶縁膜を形成し、そこに駆動電流が流れることを防止する。その結果、共通給電線に流れる電流が小さくすることができるので、その分、共通給電線の幅を狭くすれば、その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００１７】
本発明では、前記表示部の周囲には、前記データ線を介してデータ信号を供給するデータ線駆動回路、および前記走査線を介して走査信号を供給する走査線駆動回路を有し、該走査線駆動回路および前記データ線駆動回路の上層側にも前記絶縁膜が形成されているとともに、当該絶縁膜は、前記走査線駆動回路の形成領域と前記データ線駆動回路の形成領域との間に相当する位置には前記対向電極を前記表示部側と基板外周側とを当該絶縁膜に起因する段差のない平坦部分を介して接続させる途切れ部分を備えていることが好ましい。このように構成すると、データ線駆動回路や走査線駆動回路の表面を覆う絶縁膜の外周縁に沿って対向電極に断線が起きても、表示部側の対向電極と基板外周側の対向電極とは該絶縁膜に起因する段差のない平坦部分を介して接続し、表示部側の対向電極と基板外周側の対向電極との間の電気的接続を確保できる。
【００１８】
本発明において、前記絶縁膜をレジスト膜などの有機材料から構成した場合には厚い膜を容易に形成できる。これに対して、前記絶縁膜を無機材料から構成した場合には、発光薄膜と接触した状態にあっても、発光薄膜の変質を防止することができる。
【００１９】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図１３ないし図１６を説明した要素と共通する部分には同一の符号を付してある。
【００２０】
［実施の形態１］
（全体構成）
図１は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図２は、それに構成されている画素の１つを抜き出して示す平面図、図３（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図２のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【００２１】
図１に示すアクティブマトリクス型表示装置１では、その基体たる透明基板１０の中央部分が表示部１１とされている。透明基板１０の外周部分のうち、データ線ｓｉｇの端部には画像信号を出力するデータ側駆動回路３が構成され、走査線ｇａｔｅの端部には走査信号を出力する走査側駆動回路４が構成されている。これらの駆動回路３、４では、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが構成され、この相補型ＴＦＴは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。表示部１１では、液晶アクティブマトリクス型表示装置のアクティブマトリクス基板と同様、透明基板１０上に、複数の走査線ｇａｔｅと、該走査線ｇａｔｅの延設方向に対して交差する方向に延設された複数のデータ線ｓｉｇと、データ線ｓｉｇと走査線ｇａｔｅとによってマトリクス状に形成された複数の画素７とが構成されている。
【００２２】
各々の画素７には、走査線ｇａｔｅを介して走査信号が供給される導通制御回路５０と、この導通制御回路５０を介してデータ線ｓｉｇから供給される画像信号に基づいて発光する薄膜発光素子４０とが構成されている。ここに示す例においては、導通制御回路５０は、走査線ｇａｔｅを介して走査信号がゲート電極に供給される第１のＴＦＴ２０と、この第１のＴＦＴ２０を介してデータ線ｓｉｇから供給される画像信号を保持する保持容量ｃａｐと、この保持容量ｃａｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３０とから構成されている。第２のＴＦＴ３０と薄膜発光素子４０とは、詳しくは後述する対向電極ｏｐと共通給電線ｃｏｍとの間に直列に接続している。
【００２３】
このような構成のアクティブマトリクス型表示装置１では、図２および図３（（Ａ）、（Ｂ）に示すように、いずれの画素７においても、島状の半導体膜（シリコン膜）を利用して第１のＴＦＴ２０および第２のＴＦＴ３０が形成されている。
【００２４】
第１のＴＦＴ２０は、ゲート電極２１が走査線ｇａｔｅの一部として構成されている。第１のＴＦＴ２０は、ソース・ドレイン領域の一方に第１層間絶縁膜５１のコンタクホールを介してデータ線ｓｉｇが電気的に接続し、他方にはドレイン電極２２が電気的に接続している。ドレイン電極２２は、第２のＴＦＴ３０の形成領域に向けて延設されており、この延設部分には第２のＴＦＴ３０のゲート電極３１が第１の層間絶縁膜５１のコンタクトホールを介して電気的に接続している。
【００２５】
第２のＴＦＴ３０のソース・ドレイン領域の一方には、第１の層間絶縁膜５１のコンタクトホールを介して、データ線ｓｉｇと同時形成された中継電極３５が電気的に接続し、この中継電極３５には第２の層間絶縁膜５２のコンタクトホールを介して薄膜発光素子４０のＩＴＯ膜からなる透明な画素電極４１が電気的に接続している。
【００２６】
図２および図３（Ｂ）、（Ｃ）からわかるように、画素電極４１は各画素７毎に独立して形成されている。画素電極４１の上層側には、発光薄膜としてポリフェニレンビニレン（ＰＰＶ）などのからなる有機半導体膜４３、およびリチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極ｏｐがこの順に積層され、薄膜発光素子４０が構成されている。有機半導体膜４３は各画素７に形成されているが、複数の画素７に跨がってストライプ状に形成される場合もある。対向電極ｏｐは、表示部１１全体と、透明基板１０の端子１２が形成されている部分の周囲を除いた領域とに形成されている。この端子１２は、対向電極ｏｐと同時形成された配線（図示せず。）に接続する対向電極ｏｐの端子を含んでいる。
【００２７】
なお、薄膜発光素子４０としては、正孔注入層を設けて発光効率（正孔注入率）を高めた構造、電子注入層を設けて発光効率（電子注入率）を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。
【００２８】
再び、図２および図３（Ａ）において、第２のＴＦＴ３０のソース・ドレイン領域のもう一方には、第１の層間絶縁膜５１のコンタクトホールを介して共通給電線ｃｏｍが電気的に接続している。共通給電線ｃｏｍの延設部分３９は、第２のＴＦＴ３０のゲート電極３１の延設部分３６に対して、第１の層間絶縁膜５１を誘電体膜として挟んで対向し、保持容量ｃａｐを構成している。
【００２９】
このようにアクティブマトリクス型表示装置１において、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線ｓｉｇからの画像信号が第１のＴＦＴ２０を介して第２のＴＦＴ３０のゲート電極３１に印加されるとともに、画像信号が第１のＴＦＴ２０を介して保持容量ｃａｐに書き込まれる。その結果、第２のＴＦＴ３０がオン状態になると、対向電極ｏｐおよび画素電極４１をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。従って、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の光は、対向電極ｏｐに反射されて透明な画素電極４１および透明基板１０を透過して出射される。このような発光を行うための駆動電流は、対向電極ｏｐ、有機半導体膜４３、画素電極４１、第２のＴＦＴ３０、および共通給電線ｃｏｍから構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。但し、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、保持容量ｃａｐによって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量ｃａｐに書き込まれて、第２のＴＦＴ３０がオフ状態になるまで維持される。
【００３０】
（バンク層の構造）
このように構成したアクティブマトリクス型表示装置１において、本形態では、データ線ｓｉｇには大きな容量が寄生することを防止するため、図１、図２、および図３（Ａ）、（Ｂ）、（Ｃ）に示すように、データ線ｓｉｇおよび走査線ｇａｔｅに沿って、レジスト膜、あるいはポリイミド膜からなる厚い絶縁膜（バンク層ｂａｎｋ／左下がりの斜線を広いピッチで付した領域）を設け、このバンク層ｂａｎｋの上層側に対向電極ｏｐを形成してある。このため、データ線ｓｉｇと対向電極ｏｐとの間には、第２の層間絶縁膜５２と厚いバンク層ｂａｎｋが介在しているので、データ線ｓｉｇに寄生する容量が極めて小さい。それ故、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００３１】
また、図１に示すように、透明基板１０の周辺領域（表示部１１の外側領域）にもバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われている。対向電極ｏｐは、少なくとも表示部１１に形成される必要があり、駆動回路領域に形成する必要はない。しかし、対向電極ｏｐは、通常、マスクスパッタ法で形成されるため、合わせ精度が悪く、対向電極ｏｐと駆動回路とが重なることがある。しかるに本形態では、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるため、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００３２】
さらに、本形態では、画素電極４１の形成領域のうち、導通制御回路５０の中継電極３５と重なる領域にもバンク層ｂａｎｋが形成されている。このため、中継電極３５と重なる領域には有機半導体膜４３が形成されない。すなわち、画素電極４１の形成領域のうち、平坦な部分のみに有機半導体膜４３が形成されるので、有機半導体膜４３は一定の膜厚で形成され、表示むらを起こさない。また、中継電極３５と重なる領域にバンク層ｂａｎｋがないと、この部分でも対向電極ｏｐとの間に駆動電流が流れて有機半導体膜４３が発光する。しかし、この光は中継電極３５と対向電極ｏｐとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層ｂａｎｋを形成し、そこに駆動電流が流れることを防止するので、共通給電線ｃｏｍに無駄な電流が流れることが防止できる。それ故、共通給電線ｃｏｍの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
【００３３】
さらにまた、本形態では、データ線ｓｉｇおよび走査線ｇａｔｅに沿ってバンク層ｂａｎｋを形成してあるため、いずれの画素７も厚いバンク層ｂａｎｋで囲まれている。このため、このままでは、各画素７の対向電極ｏｐはバンク層ｂａｎｋを乗り越えて隣接する画素７の対向電極ｏｐと接続することになる。しかるに本形態では、バンク層ｂａｎｋには、データ線ｓｉｇの延設方向で隣り合う画素７の間に相当する部分に途切れ部分ｏｆｆが形成されている。また、バンク層ｂａｎｋには、走査線ｇａｔｅの延設方向で隣り合う画素７の間に相当する部分にも途切れ部分ｏｆｆが形成されている。さらに、バンク層ｂａｎｋには、データ線ｓｉｇおよび走査線ｇａｔｅの各延設方向の端部のそれぞれに途切れ部分ｏｆｆが形成されている。
【００３４】
このような途切れ部分ｏｆｆは厚いバンク層ｂａｎｋがないので、バンク層ｂａｎｋに起因する大きな段差のない平坦部分であり、この部分に形成されている対向電極ｏｐは断線することがない。従って、各画素７の対向電極７は、バンク層ｂａｎｋに起因する段差のない平坦部分を介して確実に接続していることになる。それ故、画素７の周りに厚い絶縁膜（バンク層ｂａｎｋ）を形成して寄生容量などを抑えても、この厚い絶縁膜（バンク層ｂａｎｋ）の上層に形成する対向電極ｏｐに断線が発生しない。
【００３５】
しかも、走査側駆動回路４およびデータ側駆動回路３の上層側に形成されたバンク層ｂａｎｋは、走査側駆動回路４の形成領域とデータ側駆動回路３の形成領域との間に相当する位置に途切れ部分ｏｆｆが形成されている。このため、表示部１１の側の対向電極ｏｐと基板外周側の対向電極ｏｐとは、バンク層ｂａｎｋの途切れ部分ｏｆｆを介して接続し、この途切れ部分ｏｆｆもバンク層ｂａｎｋに起因する段差のない平坦部分である。従って、この途切れ部分ｏｆｆに形成されている対向電極ｏｐは断線することがないので、表示部１１の側の対向電極ｏｐと基板外周側の対向電極ｏｐとは、バンク層ｂａｎｋの途切れ部分ｏｆｆを介して確実に接続し、この基板外周側の対向電極ｏｐに配線接続されている端子１２と表示部１１の対向電極ｏｐとは確実に接続している。
【００３６】
なお、バンク層ｂａｎｋを黒色のレジストによって形成すると、バンク層ｂａｎｋはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置１では、対向電極ｏｐが透明基板１０の表面側において画素７の全面に形成されるため、対向電極ｏｐでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層ｂａｎｋを黒色のレジストで構成すると、バンク層ｂａｎｋはブラックマトリクスとしても機能し、対向電極ｏｐからの反射光を遮るので、コントラスト比が向上する。
【００３７】
（アクティブマトリクス型表示装置の製造方法）
このように形成したバンク層ｂａｎｋは、有機半導体膜４３の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料（吐出液）から有機半導体膜４３を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置１の製造方法において、透明基板１０上に第１のＴＦＴ２０および第２のＴＦＴ３０を製造するまでの工程は、液晶アクティブマトリクス型表示装置１のアクティブマトリクス基板を製造する工程と略同様であるため、図３（Ａ）、（Ｂ）、（Ｃ）を参照してその概略を簡単に説明する。
【００３８】
まず、透明基板１０に対して、必要に応じて、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２０００〜５０００オングストロームのシリコン酸化膜からなる下地保護膜（図示せず。）を形成した後、下地保護膜の表面にプラズマＣＶＤ法により厚さが約３００〜７００オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。
【００３９】
次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６００〜１５００オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜５７を形成する。
【００４０】
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極２１、３１、およびゲート電極３１の延設部分３６を形成する（ゲート電極形成工程）。この工程では走査線ｇａｔｅも形成する。
【００４１】
この状態で、高濃度のリンイオンを打ち込んで、ゲート電極２１、３１に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャネル領域となる。
【００４２】
次に、第１の層間絶縁膜５１を形成した後、各コンタクトホールを形成し、次に、データ線ｓｉｇ、ドレイン電極２２、共通給電線ｃｏｍ、共通給電線ｃｏｍの延設部分３９、および中継電極３５を形成する。その結果、第１のＴＦＴ２０、第２のＴＦＴ３０、および保持容量ｃａｐが形成される。
【００４３】
次に、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール形成する。次に、第２の層間絶縁膜５２の表面全体にＩＴＯ膜を形成した後、パターニングし、コンタクトホールを介して第２のＴＦＴ３０のソース・ドレイン領域に電気的に接続する画素電極４１を画素７毎に形成する。
【００４４】
次に、第２の層間絶縁膜５２の表面側にレジスト層を形成した後、このレジストを走査線ｇａｔｅおよびデータ線ｓｉｇに沿って残すようにパターニングし、バンク層ｂａｎｋを形成する。また、バンク層ｂａｎｋの所定部分には途切れ部分ｏｆｆを形成しておく。このとき、データ線ｓｉｇに沿って残すレジスト部分は共通給電線ｃｏｍを覆うように幅広とする。その結果、発光素子４０の有機半導体膜４３を形成すべき領域はバンク層ｂａｎｋに囲まれる。
【００４５】
次に、バンク層ｂａｎｋでマトリクス状に区画された領域内にインクジェット法を利用してＲ、Ｇ、Ｂに対応する各有機半導体膜４３を形成していく。それには、バンク層ｂａｎｋの内側領域に対してインクジェットヘッドから、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、それをバンク層ｂａｎｋの内側領域で定着させて有機半導体膜４３を形成する。ここで、バンク層ｂａｎｋはレジストから構成されているため、撥水性である。これに対して、有機半導体膜４３の前駆体は親水性の溶媒を用いているため、たとえ有機半導体膜４３の形成領域を区画するバンク層ｂａｎｋに途切れ部分ｏｆｆがあったとしても、かかる途切れ部分ｏｆｆは狭いので、有機半導体膜４３の塗布領域はバンク層ｂａｎｋによって確実に規定され、隣接する画素７にはみ出ることがない。それ故、有機半導体膜４３などを所定領域内だけに形成できる。この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約２μｍないし約４μｍの厚さに盛り上がるため、バンク層ｂａｎｋは約１μｍないし約３μｍの厚さが必要である。なお、定着した後の有機半導体膜４３の厚さは約０．０５μｍから約０．２μｍである。なお、予めバンク層ｂａｎｋからなる隔壁が１μｍ以上の高さであれば、バンク層ｂａｎｋが撥水性でなくても、バンク層ｂａｎｋは隔壁として十分に機能する。かかる厚いバンク層ｂａｎｋを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜４３を形成する場合でもその形成領域を規定できる。
【００４６】
しかる後には、透明基板１０の略全面に対向電極ｏｐを形成する。
【００４７】
このような製造方法によれば、インクジェット法を利用して所定の領域にＲ、Ｇ、Ｂに対応する各有機半導体膜４３を形成していけるので、フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できる。
【００４８】
なお、図１に示すデータ側駆動回路３や走査側駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは前記の画素７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素７のＴＦＴと同一の層間に形成されることになる。また、前記第１のＴＦＴ２０、および第２のＴＦＴ３０については、双方がＮ型、双方がＰ型、一方がＮ型で他方がＰ型のいずれでもよいが、このようないずれの組合せであっても周知の方法でＴＦＴを形成していけるので、その説明を省略する。
【００４９】
［実施の形態１の変形例１］
図４は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図５は、それに構成されている画素の１つを抜き出して示す平面図、図６（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図５のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。なお、本形態と実施の形態１とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【００５０】
図４、図５、および図６（Ａ）、（Ｂ）、（Ｃ）に示すように、本形態のアクティブマトリクス型表示装置１でも、データ線ｓｉｇおよび走査線ｇａｔｅに沿って、レジスト膜からなる厚い絶縁膜（バンク層ｂａｎｋ／左下がりの斜線を広いピッチで付した領域）を設け、このバンク層ｂａｎｋの上層側に対向電極ｏｐを形成してある。このため、データ線ｓｉｇと対向電極ｏｐとの間には、第２の層間絶縁膜５２と厚いバンク層ｂａｎｋが介在しているので、データ線ｓｉｇに寄生する容量が極めて小さい。それ故、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５１】
また、透明基板１０の周辺領域（表示部１１の外側領域）にもバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるため、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５２】
さらに、本形態では、画素電極４１の形成領域のうち、導通制御回路５０の中継電極３５と重なる領域にもバンク層ｂａｎｋが形成されているため、無駄な無効電流が流れることを防止できる。それ故、共通給電線ｃｏｍの幅はその分、狭くてよい。
【００５３】
さらにまた、本形態では、データ線ｓｉｇおよび走査線ｇａｔｅに沿ってバンク層ｂａｎｋを形成してあるため、いずれの画素７もバンク層ｂａｎｋで囲まれている。このため、インクジェット法を利用して所定の領域にＲ、Ｇ、Ｂに対応する各有機半導体膜４３を形成していけるので、フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できる。
【００５４】
しかも、バンク層ｂａｎｋには、走査線ｇａｔｅの延設方向で隣り合う画素７の間に相当する部分に途切れ部分ｏｆｆが形成されている。また、バンク層ｂａｎｋには、データ線ｓｉｇおよび走査線ｇａｔｅの各延設方向の端部のそれぞれにも途切れ部分ｏｆｆが形成されている。さらに、走査側駆動回路４およびデータ側駆動回路３の上層側に形成されたバンク層ｂａｎｋは、走査側駆動回路４の形成領域とデータ側駆動回路３の形成領域との間に相当する位置に途切れ部分ｏｆｆが形成されている。従って、対向電極ｏｐは、バンク層ｂａｎｋに起因する段差のない平坦部分（途切れ部分ｏｆｆ）を介して確実に接続し、断線することがない。
【００５５】
［実施の形態１の変形例２］
図７は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図８は、それに構成されている画素の１つを抜き出して示す平面図、図９（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図８のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。なお、本形態と実施の形態１とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【００５６】
図７、図８、および図９（Ａ）、（Ｂ）、（Ｃ）に示すように、本形態のアクティブマトリクス型表示装置１でも、データ線ｓｉｇおよび走査線ｇａｔｅに沿って、レジスト膜からなる厚い絶縁膜（バンク層ｂａｎｋ／左下がりの斜線を広いピッチで付した領域）を設け、このバンク層ｂａｎｋの上層側に対向電極ｏｐを形成してある。このため、データ線ｓｉｇと対向電極ｏｐとの間には、第２の層間絶縁膜５２と厚いバンク層ｂａｎｋが介在しているので、データ線ｓｉｇに寄生する容量が極めて小さい。それ故、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５７】
また、透明基板１０の周辺領域（表示部１１の外側領域）にもバンク層ｂａｎｋ（形成領域に斜線を付してある。）を形成する。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるため、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００５８】
さらに、本形態では、画素電極４１の形成領域のうち、導通制御回路５０の中継電極３５と重なる領域にもバンク層ｂａｎｋが形成されているため、無駄な無効電流が流れることを防止できる。それ故、共通給電線ｃｏｍの幅はその分、狭くてよい。
【００５９】
さらにまた、本形態では、データ線ｓｉｇおよび走査線ｇａｔｅに沿ってバンク層ｂａｎｋを形成してあるため、いずれの画素７もバンク層ｂａｎｋで囲まれている。このため、インクジェット法を利用して所定の領域にＲ、Ｇ、Ｂに対応する各有機半導体膜４３を形成していけるので、フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できる。
【００６０】
しかも、バンク層ｂａｎｋには、データ線ｓｉｇの延設方向で隣り合う画素７の間に相当する部分に途切れ部分ｏｆｆが形成されている。また、バンク層ｂａｎｋには、データ線ｓｉｇおよび走査線ｇａｔｅの各延設方向の端部のそれぞれにも途切れ部分ｏｆｆが形成されている。さらに、走査側駆動回路４およびデータ側駆動回路３の上層側に形成されたバンク層ｂａｎｋは、走査側駆動回路４の形成領域とデータ側駆動回路３の形成領域との間に相当する位置に途切れ部分ｏｆｆが形成されている。従って、対向電極ｏｐは、バンク層ｂａｎｋに起因する段差のない平坦部分（途切れ部分ｏｆｆ）を介して確実に接続し、断線することがない。
【００６１】
［実施の形態２］
図１０は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図１１は、それに構成されている画素の１つを抜き出して示す平面図、図１２（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図１１のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。なお、本形態と実施の形態１とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。
【００６２】
図１０、図１１、および図１２（Ａ）、（Ｂ）、（Ｃ）に示すように、本形態のアクティブマトリクス型表示装置１では、データ線ｓｉｇに沿って、レジスト膜からなる厚い絶縁膜（バンク層ｂａｎｋ／左下がりの斜線を広いピッチで付した領域）がストライプ状に形成され、このバンク層ｂａｎｋの上層側に対向電極ｏｐを形成してある。このため、データ線ｓｉｇと対向電極ｏｐとの間には、第２の層間絶縁膜５２と厚いバンク層ｂａｎｋが介在しているので、データ線ｓｉｇに寄生する容量が極めて小さい。それ故、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００６３】
また、透明基板１０の周辺領域（表示部１１の外側領域）にもバンク層ｂａｎｋ（形成領域に斜線を付してある。）が形成されている。従って、データ側駆動回路３および走査側駆動回路４はいずれも、バンク層ｂａｎｋによって覆われているため、これらの駆動回路の形成領域に対して対向電極ｏｐが重なる状態にあっても、駆動回路の配線層と対向電極ｏｐとの間にバンク層ｂａｎｋが介在することになる。それ故、駆動回路３、４に容量が寄生することを防止できるため、駆動回路３、４の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
【００６４】
さらに、本形態では、データ線ｓｉｇに沿ってバンク層ｂａｎｋを形成してあるため、バンク層ｂａｎｋでストライプ状に区画された領域内にインクジェット法を利用してＲ、Ｇ、Ｂに対応する各有機半導体膜４３をストライプ状に形成していけるので、フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できる。
【００６５】
しかも、バンク層ｂａｎｋには、データ線ｓｉｇの延設方向の端部に途切れ部分ｏｆｆが形成されている。従って、各画素７の対向電極ｏｐは、走査線ｇａｔｅの延設方向では、隣接する画素７の対向電極ｏｐに対して厚いバンク層ｂａｎｋを乗り越えて接続している。それでも、データ線ｓｉｇの延設方向を辿っていくと、各画素７の対向電極ｏｐは、データ線ｓｉｇの端部で途切れ部分ｏｆｆ（（バンク層ｂａｎｋに起因する段差のない平坦部分）を介して、走査線ｇａｔｅの延設方向で隣接する画素７の列と接続している。それ故、各画素７の対向電極ｏｐは、バンク層ｂａｎｋに起因する段差のない平坦部分を介して他の画素７の対向電極ｏｐに接続しているといえ、いずれの画素７の対向電極ｏｐも断線状態になることはない。
【００６６】
［その他の実施の形態］
なお、バンク層ｂａｎｋ（絶縁膜）についてはレジスト膜、ポリイミド膜などの有機材料から構成した場合には厚い膜を容易に形成できるが、バンク層ｂａｎｋ（絶縁膜）をＣＶＤ法あるいはＳＯＧ法で成膜したシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成した場合には、有機半導体膜４３と接触した状態にあっても有機半導体膜４３の変質を防止することができる。
【００６７】
また、保持容量ｃａｐについては共通給電線ｃｏｍとの間に形成した構造の他、走査線ｇａｔｅと並列に形成した容量線との間に形成してもよい。
【００６８】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス型表示装置では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。それ故、データ線駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、厚い絶縁膜の所定の位置に途切れ部分を構成し、この部分を平坦にしてある。従って、各領域毎の対向電極は平坦部分に形成された部分を介して電気的に接続するので、たとえ、絶縁膜に起因する段差によってこの部分で断線しても、絶縁膜の途切れ部分に相当する平坦部分を介して確実に電気的に接続している。よって、有機半導体膜等の発光薄膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図２】図１に示すアクティブマトリクス型表示装置に構成されている画素の１つを抜き出して示す平面図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図２のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【図４】本発明の実施の形態１の変形例１に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図５】図４に示すアクティブマトリクス型表示装置に構成されている画素の１つを抜き出して示す平面図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図５のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【図７】本発明の実施の形態１の変形例２に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図８】図７に示すアクティブマトリクス型表示装置に構成されている画素の１つを抜き出して示す平面図である。
【図９】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図８のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【図１０】本発明の実施の形態２に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図１１】図１０に示すアクティブマトリクス型表示装置に構成されている画素の１つを抜き出して示す平面図である。
【図１２】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図１１のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【図１３】従来および本発明の比較例に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。
【図１４】図１３に示すアクティブマトリクス型表示装置に構成されている画素の１つを抜き出して示す平面図である。
【図１５】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図１４のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【図１６】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ図１４の別のＡ−Ａ′断面図、Ｂ−Ｂ′断面図、およびＣ−Ｃ′断面図である。
【符号の説明】
１          アクティブマトリクス型表示装置
２          表示部
３          データ側駆動回路
４          走査側駆動回路
７          画素
１０        透明基板
１２        端子
２０        第１のＴＦＴ
２１        第１のＴＦＴのゲート電極
３０        第２のＴＦＴ
３１        第２のＴＦＴのゲート電極
４０        発光素子
４１        画素電極
４３        有機半導体
ｂａｎｋ    バンク層（絶縁膜）
ｃａｐ      保持容量
ｃｏｍ      共通給電線
ｇａｔｅ    走査線
ｏｐ        対向電極
ｓｉｇ      データ線
ｏｆｆ      バンク層の途切れ部分
【図１】
0003580092.tif 000002
【図２】
0003580092.tif 000003
【図３】
0003580092.tif 000004
【図４】
0003580092.tif 000005
【図５】
0003580092.tif 000006
【図６】
0003580092.tif 000007
【図７】
0003580092.tif 000008
【図８】
0003580092.tif 000009
【図９】
0003580092.tif 000010
【図１０】
0003580092.tif 000011
【図１１】
0003580092.tif 000012
【図１２】
0003580092.tif 000013
【図１３】
0003580092.tif 000014
【図１４】
0003580092.tif 000015
【図１５】
0003580092.tif 000016
【図１６】
0003580092.tif 000017