(57)【特許請求の範囲】
【請求項１】
第１の電圧信号を入力するための第１の入力信号線と、
第２の電圧信号を入力するための第２の入力信号線と、
上記第１または第２の電圧信号を出力するための出力信号線と、
上記第１の入力信号線と上記出力信号線との間に配置され且つ少なくとも１つのトランジスタを備える第１のスイッチング手段と、
上記第２の入力信号線と上記出力信号線との間に配置され且つ直列接続された少なくとも２つのトランジスタを備える第２のスイッチング手段と、
上記第２の電圧信号が上記第１の電圧信号よりも所定値以上に高い電圧を有するか否かを検出する検出手段と、
上記検出手段での検出の結果、上記第２の電圧信号が上記第１の電圧信号よりも所定値以上に高い電圧を有する時に、上記第１のスイッチング手段をオフ状態に、上記第２のスイッチング手段をオン状態にし、その他の時に、上記第１のスイッチング手段をオン状態に、上記第２のスイッチング手段をオフ状態にする制御手段とを有するものであり、
上記検出手段は、上記第１の電圧信号及び上記第２の電圧信号を入力し、上記検出結果の第１の出力電圧を上記制御手段に出力するとともに、当該第１の出力電圧と論理的に反転関係にある出力電圧を上記第２のスイッチング手段の一方のトランジスタに出力し、
上記制御手段は、上記第１の出力電圧及び制御入力電圧を少なくとも入力し、上記第１の出力電圧と上記制御入力電圧とに基づいて生成された第２の出力電圧を上記第２のスイッチング手段の他方のトランジスタに出力するとともに、当該第２の出力電圧と論理的に反転関係にある出力電圧を上記第１のスイッチング手段に出力することを特徴とする電圧変換装置。
【請求項２】
上記第２のスイッチング手段に含まれる上記２つのトランジスタがいずれもＰチャネルＭＯＳＦＥＴであることを特徴とする請求項１に記載の電圧変換装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えば、ＥＰＲＯＭ（紫外線消去可能なプログラマブルＲＯＭ）やフラッシュＥＥＰＲＯＭ（電気的に一括消去可能なプログラマブルＲＯＭ）などに用いられる電圧変換装置に関する。
【０００２】
【従来の技術】
ＥＰＲＯＭやフラッシュＥＥＰＲＯＭなどの不揮発性のメモリＬＳＩには、２種類の電源電圧を必要とするものが多い。第１の電源電圧ＶＤＤは、読み出し時やプログラム時及びその他の動作モード時において必要な電源電圧となるものであり、例えば、一般のＥＰＲＯＭにおいては５Ｖである。
【０００３】
第２の電源電圧ＶＰＰは、不揮発性メモリセルのプログラムや消去に必要な高電圧を供給する電源電圧で、例えば、一般のＥＰＲＯＭにおいては１２Ｖである。
【０００４】
ここで、第１の電源電圧ＶＤＤは、メモリＬＳＩが動作状態にある間は、定格の電圧範囲（例えば、一般的に５Ｖ±１０％）内にある必要がある。一方、第２の電源電圧ＶＰＰは、プログラム時や消去時においては高電圧（例えば、一般的に１２Ｖ±５％）が必要となるが、読み出し時やスタンバイ時においては、接地電圧から第１の電源電圧ＶＤＤの範囲内にあればよい。
【０００５】
この時のメモリＬＳＩに内蔵される電源電圧変換回路には、以下に説明するような機能及び性能が要求される。
【０００６】
すなわち、読み出し時やスタンバイ時などの第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い時において、第１の電源電圧ＶＤＤから第２の電源電圧ＶＰＰに対して電流経路（リーク電流）が生じないようにする必要があり、そこでリーク電流が発生すると、不必要な電流が消費されてしまう。
【０００７】
また、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い時においては、電源電圧変換回路の出力は、第１の電源電圧ＶＤＤでクランプされ、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより所定値以上高い時に、電源電圧変換回路の出力が第２の電源電圧ＶＰＰになる必要がある。もし、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い時において、電圧変換装置の出力が第２の電源電圧ＶＰＰと同じであった場合、電源電圧変換回路の出力が接続される回路では、読み出し時やスタンバイ時において電圧が低いため正常な動作ができなくなる。
【０００８】
このため、電源電圧変換回路は、第２の電源電圧ＶＰＰの値やプログラム信号などの制御信号に応じて、第２の電源電圧ＶＰＰと第１の電源電圧ＶＤＤのいずれかにスイッチングする方式がとられている。
【０００９】
しかしながら、従来の技術では、以下に説明するように、このスイッチングのために第２の電源電圧ＶＰＰよりさらに高い電圧を必要としていた。
【００１０】
図４に従来の電源電圧変換回路の回路図を示す。
【００１１】
同図において、ＶＣ１は電源電圧変換回路であり、端子Ｔ２１〜Ｔ２５で外部及びメモリＬＳＩのその他の回路と接続されている。
【００１２】
Ｔ２１は、第２の電源電圧ＶＰＰが供給される入力端子であり、Ｎ２１はその信号線を示している。Ｔ２２は、第１の電源電圧ＶＤＤが供給される入力端子であり、Ｎ２２はその信号線を示している。Ｔ２３は、第１の制御入力電圧ＶＣＮＴ  が供給される入力端子であり、Ｎ２３はその信号線を示している。Ｔ２４は、第２の制御入力電圧ＶＣＮＴＢが供給される入力端子であり、Ｎ２７はその信号線を示している。Ｔ２５は、電源電圧変換回路ＶＣ１の出力電圧ＶＩＮＴ  を出力するための出力端子であり、Ｎ２６はその信号線を示している。
【００１３】
トランジスタＭ２１〜Ｍ２４は、Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）であり、また、Ｇは接地端子で、Ｎ２８及びＮ２９はその信号線を示している。ＨＶＳＷは高電圧スイッチ回路、ＰＵＭＰは昇圧回路である。
【００１４】
次に、電源電圧変換回路ＶＣ１の接続について説明する。
【００１５】
高電圧スイッチ回路ＨＶＳＷには、信号線Ｎ２３が第１の制御入力電圧ＶＣＮＴ  の入力用として接続され、信号線Ｎ２１が第２の電源電圧ＶＰＰの入力用として接続され、信号線Ｎ２２が第１の電源電圧ＶＤＤの入力用として接続され、信号線Ｎ２８が接地信号線として接続され、信号線Ｎ２４が出力電圧ＶＸ  の出力用として接続されている。
【００１６】
昇圧回路ＰＵＭＰには、信号線Ｎ２３が第１の制御入力電圧ＶＣＮＴ  の入力用として接続され、信号線Ｎ２１が第２の電源電圧ＶＰＰの入力用として接続され、信号線Ｎ２２が第１の電源電圧ＶＤＤの入力用として接続され、信号線Ｎ２９が接地信号線として接続され、信号線Ｎ２５が出力電圧ＶＰＵＭＰの出力用として接続されている。
【００１７】
トランジスタＭ２１のゲートには信号線Ｎ２４が接続され、ドレインには信号線Ｎ２２が接続され、ソースには信号線Ｎ２６が接続されている。
【００１８】
トランジスタＭ２２のゲートには信号線Ｎ２７が接続され、ドレインには信号線Ｎ２２が接続され、ソースには信号線Ｎ２６が接続されている。
【００１９】
トランジスタＭ２３のゲートには信号線Ｎ２５が接続され、ドレインには信号線Ｎ２１が接続され、ソースには信号線Ｎ２６が接続されている。
【００２０】
トランジスタＭ２４のゲートには信号線Ｎ２３が接続され、ドレインには信号線Ｎ２１が接続され、ソースには信号線Ｎ２６が接続されている。
【００２１】
電源電圧変換回路ＶＣ１において、トランジスタＭ２１〜Ｍ２４のしきい値Ｖｔｍは、例えば０．８Ｖであり、第１の電源電圧ＶＤＤは０〜７Ｖの範囲で可変であり、第２の電源電圧ＶＰＰは０〜１２Ｖの範囲で可変である。
【００２２】
また、高電圧スイッチ回路ＨＶＳＷは、制御入力である信号線Ｎ２３にローレベルが入力された時に第２の電源電圧ＶＰＰを出力し、制御入力である信号線Ｎ２３にハイレベルが入力された時に接地電圧０Ｖを出力する。昇圧回路ＰＵＭＰは、制御入力である信号線Ｎ２３にローレベルが入力された時に接地電圧０Ｖを出力し、制御入力である信号線Ｎ２３にハイレベルが入力された時に第２の電源電圧ＶＰＰより高い電圧、例えばＶＰＰ＋３Ｖを出力する。
【００２３】
次に、表１及び図４を参照しながら電源電圧変換回路ＶＣ１の動作を説明する。
【００２４】
【表１】
0003566745.tif 000002
【００２５】
表１は、第２の電源電圧ＶＰＰの値に応じた各信号線Ｎ２３〜Ｎ２７のそれぞれの電圧値ＶＣＮＴ  、ＶＸ  、ＶＰＵＭＰ、ＶＩＮＴ  、ＶＣＮＴＢ及びトランジスタＭ２１〜Ｍ２４のスイッチ状態を示したものである。
【００２６】
まず、第２の電源電圧ＶＰＰの値が０Ｖから第１の電源電圧ＶＤＤの間の時は、第１の制御入力電圧ＶＣＮＴ  が０Ｖであり、第２の制御入力電圧ＶＣＮＴＢがＶＤＤであり、信号線Ｎ２３がローレベルとなるため、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  は第２の電源電圧ＶＰＰとなり、昇圧回路ＰＵＭＰの出力電圧ＶＰＵＭＰは０Ｖとなる。
【００２７】
トランジスタＭ２１〜Ｍ２４はＮチャネルエンハンスメント型であるので、トランジスタＭ２１及びＭ２２はオン状態となり、トランジスタＭ２３及びＭ２４はオフ状態となる。
【００２８】
この時、信号線Ｎ２６に現れる出力電圧ＶＩＮＴ  は、ＶＤＤ＞ＶＰＰであるため、ＶＤＤ−Ｖｔｍとなってしまう。
【００２９】
次に、第２の電源電圧ＶＰＰの値が第１の電源電圧ＶＤＤから１２Ｖの間で、第１の制御入力電圧ＶＣＮＴ  が０Ｖであり、第２の制御入力電圧ＶＣＮＴＢが第１の電源電圧ＶＤＤである時は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  は第２の電源電圧ＶＰＰとなり、昇圧回路ＰＵＭＰの出力電圧ＶＰＵＭＰは０Ｖとなる。
【００３０】
トランジスタＭ２１、Ｍ２２はオン状態となり、トランジスタＭ２３、Ｍ２４はオフ状態となる。
【００３１】
この時、信号線Ｎ２６に現れる出力電圧ＶＩＮＴ  は、ＶＰＰ＞（ＶＤＤ＋Ｖｔｍ）であれば、第１の電源電圧ＶＤＤとなる。
【００３２】
さらに、第２の電源電圧ＶＰＰの値が第１の電源電圧ＶＤＤから１２Ｖの間で、第１の制御入力電圧ＶＣＮＴ  が第１の電源電圧ＶＤＤであり、第２の制御入力電圧ＶＣＮＴＢが０Ｖである時は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  は０Ｖとなり、昇圧回路ＰＵＭＰの出力電圧ＶＰＵＭＰは、昇圧を行うので、例えばＶＰＰ＋３Ｖとなる。
【００３３】
この時、トランジスタＭ２１、Ｍ２２がオフ状態となり、トランジスタＭ２３、Ｍ２４がオン状態となるので、信号線Ｎ２６に現れる出力電圧ＶＩＮＴ  は、トランジスタＭ２３の基板バイアス効果を考慮したしきい値Ｖｔｍが３Ｖより小さいという条件において、第２の電源電圧ＶＰＰとなる。
【００３４】
【発明が解決しようとする課題】
以上、従来の電源電圧変換回路ＶＣ１について説明したが、この従来の電源電圧変換回路ＶＣ１には以下に述べるような不具合があった。
【００３５】
すなわち、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより高い場合において、トランジスタＭ２３をオン状態にして第２の電源電圧ＶＰＰを出力電圧ＶＩＮＴ  の信号線Ｎ２６に供給するためには、トランジスタＭ２３のゲートに供給される出力電圧ＶＰＵＭＰを第２の電源電圧ＶＰＰより高くする必要があり、その出力電圧ＶＰＵＭＰを発生させるための昇圧回路ＰＵＭＰが必要となる。
【００３６】
一般に集積回路において、高電圧を使用する場合、トランジスタの耐圧やトランジスタ間の素子分離の耐圧を高耐圧とするため、パターンレイアウト上のルールを通常のトランジスタに比べて緩くしたり、高耐圧を確保するための余分なマスク工程を追加したりしなければならない。
【００３７】
その結果、集積回路のパターンレイアウト面積が大きくなったり、製造工程の増加による製造コストの増加を招き、この製造コストの増加は電圧値が高いほど顕著になる。
【００３８】
上記の電源電圧変換回路ＶＣ１においても、第２の電源電圧ＶＰＰ以上の電圧を昇圧回路ＰＵＭＰで発生させる必要があるために、以上に述べたような不都合が生じる。
【００３９】
また、電源電圧変換回路ＶＣ１は、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い場合において、出力電圧ＶＩＮＴ  としてＶＤＤ−Ｖｔｍの電圧しか出力できず、この結果、出力電圧ＶＩＮＴ  がＶＤＤよりも小さくなって、出力電圧ＶＩＮＴ  が供給される回路は、動作速度が遅くなったり、動作できなくなったりする。
【００４０】
さらに、上記電源電圧変換回路ＶＣ１は、電源電圧を変換するものであるので、出力電圧ＶＩＮＴ  を出力するときの出力インピーダンスはできるだけ小さいほうが望ましい。
【００４１】
しかしながら、出力電圧ＶＩＮＴ  として第２の電源電圧ＶＰＰを出力する時は、トランジスタＭ２３の出力インピーダンスはかなり大きくなる。これは、トランジスタＭ２３のオン電流が、以下に示すようなトランジスタの三極管領域の式で表されるためである。すなわち、
（トランジスタＭ２３のオン電流）＝β×（Ｖｇｓ−Ｖｔｍ）Ｖｄｓ−Ｖｄｓ２  ／２…（１）
となる。
ここで、β  ：トランジスタの移動度、ゲート酸化膜厚、トランジスタのゲート長及びゲート幅によって決まる定数
Ｖｇｓ：トランジスタＭ２３のゲート−ソース間の電位差
Ｖｄｓ：トランジスタＭ２３のドレイン−ソース間の電位差
である。
【００４２】
この（１）式により、上記電源電圧変換回路ＶＣ１において、ゲート−ソース間の電位差Ｖｇｓは例えば３Ｖと小さく、しきい値Ｖｔｍは基板バイアス効果により例えば２Ｖとなるため、Ｖｇｓ−Ｖｔｍの値を大きくできず、オン電流も大きくできないことがわかる。
【００４３】
さらに別の従来例として、特開平５−１０１６８６号公報には、ＥＰＲＯＭ内蔵マイクロコンピュータにおいて、マイクロコンピュータ駆動用電圧が供給されるＶＤＤ端子からデータ書き込み用電圧が供給されるＶＰＰ端子に向けて流れるリーク電流を阻止するようにした回路が記載されている。
【００４４】
この回路において、書き込み用電圧ＶＰＰの値が、駆動用電圧ＶＤＤからＰチャネルＭＯＳトランジスタのしきい値分を引いた値（例えば、ＶＤＤ＝５Ｖ、ＰチャネルＭＯＳトランジスタのしきい値の絶対値を０．８ＶとするとＶＰＰ＝４．２Ｖ）以下であれば、ＶＤＤ端子からＶＰＰ端子へのリーク電流を防止できる。
【００４５】
しかし、書き込み用電圧ＶＰＰの値が例えば４．２Ｖから５Ｖの間の電圧のときは、リーク電流を阻止するためのトランジスタがオン状態とはならないので、ＶＤＤ端子からＶＰＰ端子へのリーク電流は完全にはなくならない。
【００４６】
しかも、書き込み用電圧ＶＰＰが駆動用電圧ＶＤＤより高く、かつＰＧＭ信号がローレベルの時は、ＶＰＰ端子と出力信号線との間に接続されるトランジスタは、ゲートに書き込み用電圧ＶＰＰからダイオードの順方向電圧分を引いた値が入力されるため、完全にオフ状態とはならず、ＶＰＰ端子からＶＤＤ端子へリーク電流が流れてしまう。
【００４７】
そこで、本発明の目的は、ＶＰＰよりも高い電圧を必要とせずに且つ比較的ローインピーダンスで電源電圧を出力できると共に、ＶＤＤとＶＰＰの間でリーク電流が発生することのない電圧変換装置を提供することである。
【００４８】
【課題を解決するための手段】
上述した課題を解決するために、本発明の電圧変換装置は、第１の電圧信号を入力するための第１の入力信号線と、第２の電圧信号を入力するための第２の入力信号線と、上記第１または第２の電圧信号を出力するための出力信号線と、上記第１の入力信号線と上記出力信号線との間に配置され且つ少なくとも１つのトランジスタを備える第１のスイッチング手段と、上記第２の入力信号線と上記出力信号線との間に配置され且つ直列接続された少なくとも２つのトランジスタを備える第２のスイッチング手段と、上記第２の電圧信号が上記第１の電圧信号よりも所定値以上に高い電圧を有するか否かを検出する検出手段と、上記検出手段での検出の結果、上記第２の電圧信号が上記第１の電圧信号よりも所定値以上に高い電圧を有する時に、上記第１のスイッチング手段をオフ状態に、上記第２のスイッチング手段をオン状態にし、その他の時に、上記第１のスイッチング手段をオン状態に、上記第２のスイッチング手段をオフ状態にする制御手段とを有するものであり、上記検出手段は、上記第１の電圧信号及び上記第２の電圧信号を入力し、上記検出結果の第１の出力電圧を上記制御手段に出力するとともに、当該第１の出力電圧と論理的に反転関係にある出力電圧を上記第２のスイッチング手段の一方のトランジスタに出力し、上記制御手段は、上記第１の出力電圧及び制御入力電圧を少なくとも入力し、上記第１の出力電圧と上記制御入力電圧とに基づいて生成された第２の出力電圧を上記第２のスイッチング手段の他方のトランジスタに出力するとともに、当該第２の出力電圧と論理的に反転関係にある出力電圧を上記第１のスイッチング手段に出力する。
【００４９】
本発明の電圧変換装置における他の態様は、上記第２のスイッチング手段に含まれる上記２つのトランジスタがいずれもＰチャネルＭＯＳＦＥＴである。
【００５１】
【作用】
本発明においては、直列接続された少なくとも２つのトランジスタを第２のスイッチング手段に設けることにより、第２の電圧が第１の電圧より低くなっている時においても、第２のスイッチング手段を完全にオフ状態にできるので、第１及び第２の電圧の間でリーク電流が発生することがない。
【００５２】
また、上記第２のスイッチング手段に含まれるトランジスタをＰチャネルＭＯＳＦＥＴとすることにより、電圧昇圧を行うことなく比較的ローインピーダンスで入力電圧を出力できる。
【００５３】
【実施例】
以下、本発明を実施例につき図１〜図３を参照しながら説明する。
【００５４】
図１は、本発明の一実施例による電源電圧変換回路を示す回路図である。
【００５５】
図１において、ＶＣＮは本実施例の電源電圧変換回路であり、端子Ｔ１  〜Ｔ４  で外部及びメモリＬＳＩのその他の回路と接続されている。
【００５６】
Ｔ１  は、第２の電源電圧ＶＰＰが供給される入力端子であり、Ｎ１  はその信号線を示している。Ｔ２  は、第１の電源電圧ＶＤＤが供給される入力端子であり、Ｎ２  はその信号線を示している。Ｔ３  は、本実施例の電源電圧変換回路ＶＣＮの制御入力電圧ＶＣＮＴ  が供給される入力端子であり、Ｎ３  はその信号線を示している。Ｔ４  は、電源電圧変換回路ＶＣＮの出力電圧ＶＩＮＴ  を出力するための出力端子であり、Ｎ８  はその信号線を示している。
【００５７】
トランジスタＭ１  〜Ｍ３  は、Ｐチャネルエンハンスメント型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）であり、Ｇは接地端子で、Ｎ１０及びＮ１１はその信号線を示している。ＨＶＳＷは高電圧スイッチ回路、ＤＴＶは高電圧反転回路である。
【００５８】
次に、本実施例の電源電圧変換回路ＶＣＮの接続について説明する。
【００５９】
高電圧スイッチ回路ＨＶＳＷには、信号線Ｎ３  が制御入力電圧ＶＣＮＴ  の入力用として接続され、信号線Ｎ１  が第２の電源電圧ＶＰＰの入力用として接続され、信号線Ｎ２  が第１の電源電圧ＶＤＤの入力用として接続され、信号線Ｎ１１が接地信号線として接続され、信号線Ｎ６  が出力電圧ＶＸ  の出力用として接続され、信号線Ｎ７  が出力電圧ＶＸ  と論理的に反転関係にある出力電圧ＶＸＢの出力用として接続されている。
【００６０】
高電圧反転回路ＤＴＶには、信号線Ｎ１  が第２の電源電圧ＶＰＰの入力用として接続され、信号線Ｎ２  が第１の電源電圧ＶＤＤの入力用として接続され、信号線Ｎ１０が接地信号線として接続され、信号線Ｎ４  が出力電圧ＶＨＤの出力用として接続され、信号線Ｎ５  が出力電圧ＶＨＤと論理的に反転関係にある出力電圧ＶＨＤＢ  の出力用として接続されている。
【００６１】
トランジスタＭ１  のゲートには出力電圧ＶＨＤＢ  の信号線Ｎ５  が接続され、ソースには第２の電源電圧ＶＰＰの信号線Ｎ２２が接続され、ドレイン及び基板には電圧ＶＭ  の信号線Ｎ９  が接続されている。
【００６２】
トランジスタＭ３  のゲートには出力電圧ＶＸＢの信号線Ｎ７  が接続され、ドレイン及び基板には第１の電源電圧ＶＤＤの信号線Ｎ２  が接続され、ソースには出力電圧ＶＩＮＴ  の信号線Ｎ８  が接続されている。
【００６３】
トランジスタＭ２  のゲートには出力電圧ＶＸ  の信号線Ｎ６  が接続され、ドレイン及び基板には電圧ＶＭ  の信号線Ｎ９  が接続され、ソースには出力電圧ＶＩＮＴ  の信号線Ｎ８  が接続されている。
【００６４】
電源電圧変換回路ＶＣＮにおいて、トランジスタＭ１  〜Ｍ３  のしきい値Ｖｔｍは、例えば−０．８Ｖであり、第１の電源電圧ＶＤＤは０〜７Ｖの範囲で可変であり、第２の電源電圧ＶＰＰは０〜１２Ｖの範囲で可変である。
【００６５】
また、高電圧スイッチ回路ＨＶＳＷは、図３に示すような回路構成になっており、信号線Ｎ３  から制御入力としてローレベルが入力された時は、信号線Ｎ６  に第２の電源電圧ＶＰＰを出力し、信号線Ｎ７  に接地電圧０Ｖを出力する。信号線Ｎ３  から制御入力としてハイレベルが入力された時は、信号線Ｎ６  に接地電圧０Ｖを出力し、信号線Ｎ７  に第２の電源電圧ＶＰＰを出力する。
【００６６】
高電圧反転回路ＤＴＶは、図２に示すような回路構成になっており、第１の電源電圧ＶＤＤより第２の電源電圧ＶＰＰが所定値以上、例えば４Ｖ以上高い時に、信号線Ｎ５  に接地電圧０Ｖを出力し、信号線Ｎ４  に第１の電源電圧ＶＤＤを出力する。それ以外の時には、信号線Ｎ５  に第１の電源電圧ＶＤＤを出力し、信号線Ｎ４  に接地電圧０Ｖを出力する。
【００６７】
次に、表２及び図１を参照しながら電源電圧変換回路ＶＣＮの動作を説明する。
【００６８】
【表２】
0003566745.tif 000003
【００６９】
表２は、第２の電源電圧ＶＰＰの値及び制御入力の論理レベルに応じた各信号線Ｎ３  〜Ｎ９  のそれぞれの電圧値ＶＣＮＴ  、ＶＨＤ、ＶＨＤＢ  、ＶＸ  、ＶＸＢ、ＶＩＮＴ  、ＶＭ  及びトランジスタＭ１  〜Ｍ３  のスイッチ状態を示したものである。
【００７０】
まず、第２の電源電圧ＶＰＰの値が０Ｖから第１の電源電圧ＶＤＤの間で、制御入力電圧ＶＣＮＴ  が０Ｖの時は、信号線Ｎ３  がローレベルとなるため、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ６  の出力電圧ＶＸ  は第２の電源電圧ＶＰＰとなり、信号線Ｎ７  の出力電圧ＶＸＢは０Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ４  の出力電圧ＶＨＤは０Ｖとなり、信号線Ｎ５  の出力電圧ＶＨＤＢ  は第１の電源電圧ＶＤＤとなる。
【００７１】
トランジスタＭ１  〜Ｍ３  はＰチャネルエンハンスメント型であるので、トランジスタＭ３  はオン状態となり、信号線Ｎ８  の出力電圧ＶＩＮＴ  が第１の電源電圧ＶＤＤとなる。
【００７２】
電源電圧の値がＶＰＰ＜ＶＤＤ＋Ｖｔｍの時は、トランジスタＭ２  はゲート電圧が第２の電源電圧ＶＰＰとなり、ソース電圧が第１の電源電圧ＶＤＤとなるので、トランジスタＭ２  はオン状態で、信号線Ｎ９  の電圧ＶＭ  は第１の電源電圧ＶＤＤとなる。
【００７３】
一方、トランジスタＭ１  はドレイン電圧が第２の電源電圧ＶＰＰとなり、ゲート電圧、ソース電圧、基板電圧が第１の電源電圧ＶＤＤとなるので、トランジスタＭ１  はオフ状態となり、出力電圧ＶＩＮＴ  の信号線Ｎ８  から第２の電源電圧ＶＰＰの信号線Ｎ１  へのリーク電流は生じない。
【００７４】
また、電源電圧の値がＶＤＤ＞ＶＰＰ＞ＶＤＤ＋Ｖｔｍの時は、トランジスタＭ２  のゲートとソースとの電位差が｜Ｖｔｍ｜以上ないため、トランジスタＭ２  のチャネルはオン状態にはならない。しかし、、信号線Ｎ９  にはトランジスタＭ２  の基板が接続されているため、ソース−基板間のＰＮ接合が順方向となり、電圧ＶＭ  の信号線Ｎ９  は、第１の電源電圧ＶＤＤからＰＮ接合の順方向電圧（例えば０．７Ｖ）を引いた電圧（ＶＤＤ−０．７Ｖ）となる。
【００７５】
一方、トランジスタＭ１  はドレイン電圧が第２の電源電圧ＶＰＰとなり、ゲート電圧が第１の電源電圧ＶＤＤとなり、ソース電圧及び基板電圧がＶＤＤ−０．７Ｖから第１の電源電圧ＶＤＤとなるので、トランジスタＭ１  はオフ状態となり、出力電圧ＶＩＮＴ  の信号線Ｎ８  から第２の電源電圧ＶＰＰの信号線Ｎ１  へのリーク電流は生じない。
【００７６】
次に、第２の電源電圧ＶＰＰの値が第１の電源電圧ＶＤＤから９Ｖの間で、制御入力電圧ＶＣＮＴ  が０Ｖである時は、信号線Ｎ３  がローレベルとなるため、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ６  の出力電圧ＶＸ  は第２の電源電圧ＶＰＰとなり、信号線Ｎ７  の出力電圧ＶＸＢは０Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ４  の出力電圧ＶＨＤは０Ｖとなり、信号線Ｎ５  の出力電圧ＶＨＤＢ  は第１の電源電圧ＶＤＤとなる。
【００７７】
この時、トランジスタＭ１  〜Ｍ３  の動作状態は、上述の電源電圧の値がＶＤＤ＞ＶＰＰ＞ＶＤＤ＋Ｖｔｍの時と同じであるので、トランジスタＭ１  、Ｍ２  はオフ状態となり、トランジスタＭ３  はオン状態となる。従って、出力電圧ＶＩＮＴ  は第１の電源電圧ＶＤＤとなる。
【００７８】
さらに、第２の電源電圧ＶＰＰの値が９Ｖから１２Ｖの間で、制御入力電圧ＶＣＮＴ  が０Ｖである時は、信号線Ｎ３  がローレベルとなるため、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ６  の出力電圧ＶＸ  は第２の電源電圧ＶＰＰとなり、信号線Ｎ７  の出力電圧ＶＸＢは０Ｖとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ４  の出力電圧ＶＨＤは第１の電源電圧ＶＤＤとなり、信号線Ｎ５  の出力電圧ＶＨＤＢ  は０Ｖとなる。
【００７９】
この時、トランジスタＭ３  はオン状態となり、トランジスタＭ１  はドレイン電圧が第２の電源電圧ＶＰＰであり、ゲート電圧が０Ｖとなるのでオン状態となり、トランジスタＭ１  のソース及び基板の電圧ＶＭ  は第２の電源電圧ＶＰＰに変化する。トランジスタＭ２  はゲート電圧が第２の電源電圧ＶＰＰ、ドレイン及び基板の電圧ＶＭ  が第２の電源電圧ＶＰＰ、ソース電圧が第１の電源電圧ＶＤＤとなるのでオフ状態のままである。従って、出力電圧ＶＩＮＴ  は依然第１の電源電圧ＶＤＤである。
【００８０】
また、第２の電源電圧ＶＰＰの値が９Ｖから１２Ｖの間で、制御入力電圧ＶＣＮＴ  が第１の電源電圧ＶＤＤである時は、信号線Ｎ３  がハイレベルとなるため、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ６  の出力電圧ＶＸ  は０Ｖとなり、信号線Ｎ７  の出力電圧ＶＸＢは第２の電源電圧ＶＰＰとなる。また、高電圧反転回路ＤＴＶの信号線Ｎ４  の出力電圧ＶＨＤは第１の電源電圧ＶＤＤとなり、信号線Ｎ５  の出力電圧ＶＨＤＢ  は０Ｖとなる。
【００８１】
この時、トランジスタＭ３  はゲート電圧が第２の電源電圧ＶＰＰとなり、ソース電圧及び基板電圧は第１の電源電圧ＶＤＤであるので、トランジスタＭ３  はオフ状態に変化する。トランジスタＭ１  はゲート電圧が０Ｖであり、ドレイン電圧が第２の電源電圧ＶＰＰであるので、トランジスタＭ１  はオン状態となり、ソース及び基板の電圧ＶＭ  は第２の電源電圧ＶＰＰとなる。トランジスタＭ２  はゲート電圧が０Ｖであり、ドレイン及び基板の電圧ＶＭ  が第２の電源電圧ＶＰＰであるので、トランジスタＭ２  もオン状態に変化し、ソース電圧は第２の電源電圧ＶＰＰとなる。従って、出力電圧ＶＩＮＴ  は第２の電源電圧ＶＰＰに変化する。
【００８２】
次に、図１の高電圧反転回路ＤＴＶにつき、図２を参照しながら説明する。
【００８３】
図２において、Ｔ１  は、第２の電源電圧ＶＰＰが供給される入力端子であり、Ｎ１  はその信号線を示している。Ｔ２  は、第１の電源電圧ＶＤＤが供給される入力端子であり、Ｎ２  はその信号線を示している。Ｔ５  は、高電圧反転回路ＤＴＶの出力電圧ＶＨＤを出力するための第１の出力端子であり、Ｎ４  はその信号線を示している。Ｔ６  は、高電圧反転回路ＤＴＶの出力電圧ＶＨＤＢ  を出力するための第２の出力端子であり、Ｎ５  はその信号線を示している。Ｇは接地端子であり、Ｎ１０はその信号線を示している。
【００８４】
トランジスタＭ４  、Ｍ５  、Ｍ７  はＮチャネルエンハンスメント型ＭＯＳＦＥＴであり、トランジスタＭ６  はＰチャネルエンハンスメント型ＭＯＳＦＥＴである。ＩＶ１  〜ＩＶ３  は論理インバータであり、図２には示していないが、各論理インバータＩＶ１  〜ＩＶ３  の電源線及びグランド線には、それぞれ第１の電源電圧ＶＤＤ及び接地電圧が供給される。
【００８５】
次に、本実施例の高電圧反転回路ＤＴＶの接続について説明する。
【００８６】
トランジスタＭ４  のドレイン及びゲートには第２の電源電圧ＶＰＰの信号線Ｎ１  が接続され、ソースには信号線Ｎ１１が接続されている。
【００８７】
トランジスタＭ５  のドレイン及びゲートには信号線Ｎ１１が接続され、ソースには信号線Ｎ１２が接続されている。
【００８８】
トランジスタＭ６  のソース及び基板には信号線Ｎ１２が接続され、ゲートには第１の電源電圧ＶＤＤの信号線Ｎ２  が接続され、ドレインには信号線Ｎ１３が接続されている。
【００８９】
トランジスタＭ７  のドレインには信号線Ｎ１３が接続され、ゲートには第１の電源電圧ＶＤＤの信号線Ｎ２  が接続され、ソースには接地線Ｎ１０が接続されている。
【００９０】
なお、図２には示していないが、トランジスタＭ４  、Ｍ５  、Ｍ７  の基板には接地端子が接続されている。
【００９１】
インバータＩＶ１  の入力は信号線Ｎ１３に接続され、出力は信号線Ｎ１４に接続されている。
【００９２】
インバータＩＶ２  の入力は信号線Ｎ１４に接続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶＨＤを出力するための信号線Ｎ４  に接続されている。
【００９３】
インバータＩＶ３  の入力は高電圧反転回路ＤＴＶの出力電圧ＶＨＤを出力するための信号線Ｎ４  に接続され、出力は高電圧反転回路ＤＴＶの出力電圧ＶＨＤＢ  を出力するための信号線Ｎ５  に接続されている。
【００９４】
次に、高電圧反転回路ＤＴＶの動作について説明する。
【００９５】
まず、第１の電源電圧ＶＤＤより第２の電源電圧ＶＰＰが低い場合、トランジスタＭ７  はゲート電圧が第１の電源電圧ＶＤＤ（例えば５Ｖ）であり、ソース電圧が接地電圧（例えば０Ｖ）であるので、トランジスタＭ７  はオン状態となる。トランジスタＭ６  はＰチャネルエンハンスメント型のＭＯＳＦＥＴであり、ゲート電圧は第１の電源電圧ＶＤＤであり、ソース電圧及び基板電圧は第１の電源電圧ＶＤＤ以下の電圧であるので、トランジスタＭ６  はオフ状態となる。
【００９６】
従って、信号線Ｎ１３の電圧は接地電圧となり、信号線Ｎ１４の電圧は第１の電源電圧ＶＤＤとなり、高電圧反転回路ＤＴＶの出力電圧ＶＨＤは接地電圧となり、高電圧反転回路ＤＴＶの出力電圧ＶＨＤＢ  は第１の電源電圧ＶＤＤとなる。
【００９７】
第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより高くなって、例えばＶＤＤ＋３Ｖとなり、信号線Ｎ１２の電圧が第１の電源電圧ＶＤＤよりトランジスタＭ６  のしきい値電圧分（例えば０．８Ｖ）高くなった時に、トランジスタＭ６  はオン状態となる。この時、トランジスタＭ７  もオン状態であるので、信号線Ｎ１３の電圧はトランジスタＭ６  とＭ７  とのオン抵抗の比率で決定される。
【００９８】
第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤよりさらに高くなって、例えばＶＤＤ＋４Ｖとなり、トランジスタＭ６  のオン抵抗がトランジスタＭ７  のオン抵抗に比べて十分に低くなった時は、信号線Ｎ１３の電圧は第１の電源電圧ＶＤＤに近くなる。そして、インバータＩＶ１  のしきい値が接地電圧と第１の電源電圧ＶＤＤの中間のレベルにあるとすると、信号線Ｎ１４の電圧は接地電圧となり、高電圧反転回路ＤＴＶの出力電圧ＶＨＤは第１の電源電圧ＶＤＤとなり、高電圧反転回路ＤＴＶの出力電圧ＶＨＤＢ  は接地電圧となる。
【００９９】
なお、信号線Ｎ１２の電圧は、トランジスタＭ６  がオフ状態の時は、第２の電源電圧ＶＰＰからトランジスタＭ１  とＭ２  のしきい値分を引いた値となる。
【０１００】
以上説明したように、本実施例の高電圧反転回路ＤＴＶは、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより所定値高くなった時に、高電圧反転回路ＤＴＶの出力電圧ＶＨＤ及びＶＨＤＢ  を反転する。
【０１０１】
次に、図１の高電圧スイッチ回路ＨＶＳＷにつき、図３を参照しながら説明する。
【０１０２】
図３において、Ｔ１  は、第２の電源電圧ＶＰＰが供給される入力端子であり、Ｎ１  はその信号線を示している。Ｔ２  は、第１の電源電圧ＶＤＤが供給される入力端子であり、Ｎ２  はその信号線を示している。Ｎ３  は制御入力電圧ＶＣＮＴ  が入力される入力端子であり、Ｎ３  はその信号線を示している。Ｔ５  は、高電圧反転回路ＤＴＶの出力電圧ＶＨＤを入力するための入力端子であり、Ｎ４  はその信号線を示している。Ｔ８  は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  を出力するための第１の出力端子であり、Ｎ１６はその信号線を示している。Ｔ７  は、高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸＢＢを出力するための第２の出力端子であり、Ｎ１７はその信号線を示している。Ｇは接地端子であり、Ｎ１１はその信号線を示している。
【０１０３】
トランジスタＭ８  、Ｍ１１はＮチャネルエンハンスメント型ＭＯＳＦＥＴであり、トランジスタＭ９  、Ｍ１０はＰチャネルエンハンスメント型ＭＯＳＦＥＴである。ＮＤ１  は２入力ＮＡＮＤゲート（論理積ゲートの反転）であり、図２には示していないが、２入力ＮＡＮＤゲートＮＤ１  の電源線及びグランド線には、それぞれ第１の電源電圧ＶＤＤ及び接地電圧が供給される。
【０１０４】
次に、本実施例の高電圧スイッチ回路ＨＶＳＷの接続について説明する。
【０１０５】
２入力ＮＡＮＤゲートＮＤ１  の１入力には制御入力電圧ＶＣＮＴ  の信号線Ｎ３  が接続され、もう一方の入力には高電圧反転回路ＤＴＶの出力電圧ＶＨＤの信号線Ｎ４  が接続され、出力には信号線Ｎ１５が接続される。
【０１０６】
トランジスタＭ８  のドレインには信号線Ｎ１５が接続され、ゲートには第１の電源電圧ＶＤＤの信号線Ｎ２  が接続され、ソースには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  の信号線Ｎ１６が接続されている。
【０１０７】
トランジスタＭ９  のソース及び基板には第２の電源電圧ＶＰＰの信号線Ｎ１  が接続され、ゲートには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸＢの信号線Ｎ１７が接続され、ドレインには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  の信号線Ｎ１６が接続されている。
【０１０８】
トランジスタＭ１０のソース及び基板には第２の電源電圧ＶＰＰの信号線Ｎ１  が接続され、ゲートには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  の信号線Ｎ１６が接続され、ドレインには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸＢの信号線Ｎ１７が接続されている。
【０１０９】
トランジスタＭ１１のゲートには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸ  の信号線Ｎ１６が接続され、ドレインには高電圧スイッチ回路ＨＶＳＷの出力電圧ＶＸＢの信号線Ｎ１７が接続され、ソースには接地線Ｎ１１が接続されている。
【０１１０】
次に、高電圧スイッチ回路ＨＶＳＷの動作について説明する。
【０１１１】
まず、制御入力電圧ＶＣＮＴ  の入力端子Ｔ３  と高電圧反転回路ＤＴＶの出力電圧ＶＨＤの入力端子Ｔ５  の両方に第１の電源電圧ＶＤＤを入力した時は、信号線Ｎ１５の電圧は接地電圧（例えば０Ｖ）となる。トランジスタＭ８  のゲート電圧は第１の電源電圧ＶＤＤであるのでトランジスタＭ８  はオン状態であり、２入力ＮＡＮＤゲートＮＤ１  の出力インピーダンス及びトランジスタＭ８  のオン抵抗をトランジスタＭ９  のオン抵抗に比べて十分小さくすることにより、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ１６の出力電圧ＶＸ  は接地電圧となる。
【０１１２】
この時、トランジスタＭ１１はオフ状態となり、トランジスタＭ１０はオン状態となり、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ１７の出力電圧ＶＸＢは第２の電源電圧ＶＰＰとなる。トランジスタＭ９  は、ゲート電圧が第２の電源電圧ＶＰＰになるとオフ状態となる。
【０１１３】
制御入力電圧ＶＣＮＴ  の入力端子Ｔ３  または高電圧反転回路ＤＴＶの出力電圧ＶＨＤの入力端子Ｔ５  に接地電圧を入力した時は、信号線Ｎ１５の電圧は第１の電源電圧ＶＤＤとなる。トランジスタＭ８  のゲート電圧も第１の電源電圧ＶＤＤであるので、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ１６の出力電圧ＶＸ  は少なくとも、第１の電源電圧ＶＤＤからトランジスタＭ８  のしきい値（例えば０．８Ｖ）を引いた値になる。
【０１１４】
この電圧値でのトランジスタＭ１１のオン抵抗をトランジスタＭ１０のオン抵抗に比べて十分小さくすることにより、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ１７の出力電圧ＶＸＢは接地電圧となる。
【０１１５】
この時、トランジスタＭ９  はオン状態となり、高電圧スイッチ回路ＨＶＳＷの信号線Ｎ１６の出力電圧ＶＸ  は第２の電源電圧ＶＰＰに上昇する。
【０１１６】
以上説明したように、本実施例の電源電圧変換回路ＶＣＮは、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い時でも、第１の電源電圧ＶＤＤから第２の電源電圧ＶＰＰにリーク電流が流れないようにできる。
【０１１７】
また、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い場合において、第１の電源電圧ＶＤＤを出力する時の出力電圧ＶＩＮＴ  が、第１の電源電圧ＶＤＤより低くならないようにできる。
【０１１８】
さらに、出力電圧ＶＩＮＴ  として第２の電源電圧ＶＰＰが出力される時にも、従来の電源電圧変換回路に使用されているような昇圧回路を必要とせず、製造工程の簡便化やパターンレイアウト面積の縮小化が可能となる。
【０１１９】
また、出力電圧ＶＩＮＴ  として第２の電源電圧ＶＰＰが出力される時の出力インピーダンスが、従来の電源電圧変換回路に比べて低くできる。すなわち、出力インピーダンスを決定するトランジスタＭ１  、Ｍ２  のオン電流は、以下に示すトランジスタの飽和領域の式（２）で表される。
（トランジスタＭ１  、Ｍ２  のオン電流）＝０．５β（Ｖｇｓ−Ｖｔｍ）２  …（２）
【０１２０】
この（２）式により、第２の電源電圧ＶＰＰが出力される時のトランジスタＭ１  、Ｍ２  のソース電圧が第２の電源電圧ＶＰＰ、ゲート電圧が０Ｖとなるため、トランジスタＭ１  、Ｍ２  のゲート−ソース間電圧Ｖｇｓを大きくでき、トランジスタＭ１  、Ｍ２  がＰチャネル型で実効移動度がＮチャネル型のトランジスタより１／２程度と小さいことを考慮しても、従来の電源電圧変換回路に比べて大きなオン電流が得られることがわかる。
【０１２１】
また、本実施例の電圧変換回路によれば、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより高い場合においても、制御入力信号により出力電圧ＶＩＮＴ  を第２の電源電圧ＶＰＰまたは第１の電源電圧ＶＤＤにスイッチングできる。
【０１２２】
以上、本発明の一実施例を説明したが、本発明は上述の実施例に限定されるものではなく、上述の実施例は本発明の技術的思想に基づき各種の有効な変更が可能である。例えば、図１に示す実施例の電圧変換回路におけるトランジスタＭ３  はＰチャネルＭＯＳトランジスタであるが、ＮチャネルＭＯＳトランジスタとしてもよい。ただし、その場合、第２の電源電圧ＶＰＰが第１の電源電圧ＶＤＤより低い場合においては、図４に示す従来の電源電圧変換回路と同様に、出力電圧ＶＩＮＴ  が第１の電源電圧ＶＤＤ以下に下がるようになる。
【０１２３】
また、出力電圧ＶＩＮＴ  の信号線Ｎ８  と第１の電源電圧ＶＤＤの信号線Ｎ２  や第２の電源電圧ＶＰＰの信号線Ｎ１  との間に、制御用としてのトランジスタを追加することも可能である。
【０１２４】
さらに、本実施例の高電圧スイッチ回路ＨＶＳＷや高電圧反転回路ＤＴＶは、トランジスタＭ１  〜Ｍ３  をスイッチングさせるための一手段であって、他の手段を用いてもよい。
【０１２５】
【発明の効果】
本発明によれば、直列接続された少なくとも２つのトランジスタを第２のスイッチング手段に設けることにより、第２の電圧が第１の電圧より低くなっている時においても、第２のスイッチング手段を完全にオフ状態にできるので、第１及び第２の電圧の間でリーク電流が発生することがない。
【図面の簡単な説明】
【図１】本発明の一実施例による電源電圧変換回路を示す回路図である。
【図２】本発明の一実施例による電源電圧変換回路に使用されている高電圧反転回路を示す回路図である。
【図３】本発明の一実施例による電源電圧変換回路に使用されている高電圧スイッチ回路を示す回路図である。
【図４】従来の電源電圧変換回路を示す回路図である。
【符号の説明】
ＶＣＮ  電圧変換回路
ＤＴＶ  高電圧反転回路
ＨＶＳＷ  高電圧スイッチ回路
Ｍ１  、Ｍ２  、Ｍ３  、Ｍ６  、Ｍ９  、Ｍ１０    Ｐチャネルエンハンスメント型ＭＯＳＦＥＴ
Ｍ４  、Ｍ５  、Ｍ７  、Ｍ８  、Ｍ１１    Ｎチャネルエンハンスメント型ＭＯＳＦＥＴ
ＩＶ１  、ＩＶ２  、ＩＶ３    インバータ
ＮＤ１    ＮＡＮＤゲート
Ｔ１  〜Ｔ８    端子
Ｎ１  〜Ｎ１７    信号線
Ｇ  接地端子
【図１】
0003566745.tif 000004
【図２】
0003566745.tif 000005
【図３】
0003566745.tif 000006
【図４】
0003566745.tif 000007