【事件の表示】
　特願２００４−　９３３９８「水平電界印加型液晶表示装置及びその製造方法」拒絶査定不服審判事件〔平成１６年１０月２８日出願公開、特開２００４−３０２４６６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
第１　手続の経緯
　
　本願は、平成１６年３月２６日（パリ条約による優先権主張２００３年３月２９日、韓国）の出願であって、平成１８年９月２０日に手続補正がなされ、同年１２月１２日付けで拒絶査定がなされ、これに対して、平成１９年３月１９日に拒絶査定不服審判が請求されるとともに、同年４月１２日に手続補正がなされたものである。
　
第２　平成１９年４月１２日付け手続補正についての補正却下の決定
　
〔補正却下の決定の結論〕
　平成１９年４月１２日付け手続補正（以下「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正の内容・目的
　本件補正は、特許請求の範囲及び明細書についてするもので、特許請求の範囲の請求項１について、本件補正前に、
「基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び前記共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決めるデータラインと、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記画素領域に形成されて、前記共通ラインと接続された共通電極と、前記薄膜トランジスタと接続され、前記画素領域に前記共通電極と水平電界を形成するように形成された画素電極と、前記ゲートラインに含まれた少なくとも一つの導電層で形成されたゲートパッドと、前記データラインに含まれた少なくとも一つの導電層で形成されたデータパッドと、前記共通ラインに含まれた少なくとも一つの導電層で形成された共通パッドと、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜とを具備する薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と合着されて、その間に液晶が満たされるようにするカラーフィルターアレイ基板と、前記薄膜トランジスタアレイ基板の露出したパッドと接続された導電性フィルムとを具備し、前記画素電極は、前記データラインと同一物質で同時に形成されることを特徴とする水平電界印加型液晶表示装置。」
とあったものを、
　
「基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び前記共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決めるデータラインと、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記画素領域に形成されて、前記共通ラインと接続された共通電極と、前記薄膜トランジスタと接続され、前記画素領域に前記共通電極と水平電界を形成するように形成された画素電極と、前記ゲートラインに含まれた少なくとも一つの導電層で形成されたゲートパッドと、前記データラインに含まれた少なくとも一つの導電層で形成されたデータパッドと、前記共通ラインに含まれた少なくとも一つの導電層で形成された共通パッドと、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる
コンタクトホールを有する
前記保護膜のコンタクトホールを通じて露出された前記ゲートパッド、共通パッド及びデータ
と補正しようとする内容を含むものである。
　
　上記請求項１に係る補正は、発明を特定するために必要な事項として本件補正前の請求項１に記載されていた「前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜」が、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる「コンタクトホールを有する」との限定を付加したうえで、同じく請求項１に記載されていた、前記ゲートパッドと、前記データパッドと、前記共通パッドと、前記保護膜とを具備する「薄膜トランジスタアレイ基板」の、導電性フィルムが接続される「露出したパッド」について、「前記保護膜のコンタクトホールを通じて露出された前記ゲートパッド、共通パッド及びデータパッド」とさらに具体的に特定して限定するものであるから、平成１８年改正前特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものである。
　
　そこで、本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
２．刊行物の記載事項
　
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００２−９０７７９号公報（以下「引用例」という。）には、図面とともに次の事項が記載されている。
　
（１）「【００２１】実施例１．
《等価回路》図５４は本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図であるが、実際の幾何学的配置に対応して描かれている。
【００２２】同図において、
透明基板ＳＵＢ１があり、この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵＢ２と対向して配置され
【００２３】前記
透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、このゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され
【００２４】各画素領域には、一方のゲート信号線ＧＬからの走査信号（電圧）の供給によって駆動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して一方のドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＸが形成されている。
【００２５】また、画素電極ＰＸと前記一方のゲート信号線ＧＬと隣接する他方のゲート信号線ＧＬとの間には容量素子Ｃａｄｄが形成され、この容量素子Ｃａｄｄによって、前記薄膜トランジスタＴＦＴがオフした際に、画素電極ＰＸに供給された映像信号を長く蓄積させるようになっている。
【００２６】各画素領域における画素電極ＰＸは、液晶を介して対向配置される他方の透明基板ＳＵＢ２の液晶側の面にて各画素領域に共通に形成された対向電極ＣＴ（図示せず）との間に電界を発生せしめるようになっており、これにより各電極の間の液晶の光透過率を制御するようになっている。
【００２７】
各ゲート信号線ＧＬの一端は透明基板の一辺側（図中左側）に表示部ＡＲを超えて延在され、その延在部（後にゲート端子部ＧＴＭと称す）は該透明基板ＳＵＢ１に搭載される垂直走査回路（半導体集積回路）Ｖのバンプと接続されるようになってい
【００２８】また、
各ドレイン信号線ＤＬの一端も透明基板ＳＵＢ１の一辺側（図中上側）に表示部ＡＲを超えて延在され、その延在部（後にドレイン端子部ＤＴＭと称す）は該透明基板ＳＵＢ１に搭載される映像信号駆動回路（半導体集積回路）Ｈｅのバンプと接続される
【００２９】前記透明基板ＳＵＢ２は、透明基板ＳＵＢ１のうち垂直走査回路Ｖおよび映像信号駆動回路Ｈｅが搭載される部分を回避した領域（表示部ＡＲ）に対向配置されている。
【００３０】
透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ
《画素の構成》図１は透明基板ＳＵＢ１の液晶側の画素（図５４の点線枠Ａに相当する）の構成、およびこの画素に走査信号および映像信号を供給するための端子部の構成を示している。なお、図１の２−２線における断面図を図２に、３−３線における断面図を図３に、４−４線における断面図を図４に、５−５線における断面図を図５に、６−６線における断面図を図６に示している。
【００３１】透明基板ＳＵＢ１の液晶側の面に、まず、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは
２層構造からなり、ＩＴＯ（Indim-Tin-Oxide）膜を下層としモリブデン（Ｍｏ）膜を上層として
【００３２】また、このゲート信号線ＧＬはその一端（図中左側）が表示部ＡＲ外にまで延在され、その延在部において比較的面積が大きく形成されたゲート端子部ＧＴＭが形成されている。
・・・（略）・・・
【００６１】
透明基板ＳＵＢ２の液晶ＬＣ側の面は
各画素に対応した色のカラーフィルタＦＩＬが形成されている
　
（２）「【００９６】・・・（略）・・・
《ゲート端子部ＧＴＭ》ゲート端子部ＧＴＭの断面は図５に示されている。ゲート端子部ＧＴＭはゲート信号線ＧＬの延在端を保護膜ＰＳＶおよび絶縁膜ＧＩの順次孔開け（ドライエッチングによる選択エッチング）によって露出させることによって形成される。この孔開けは、画素領域における保護膜ＰＳＶの孔開けと同時に行われる。
【００９７】同図から明らかなように、下層をＩＴＯ膜ｇ１、上層をＭｏ層ｇ２として形成されるゲート信号線ＧＬはそのゲート端子部ＧＴＭにおいて上層のＭｏ層ｇ２が除去された状態で形成されている。
保護膜ＰＳＶおよび絶縁膜ＧＩのドライエッチングによる孔開けの際に、選択比のとれないＭｏ層ｇ２がエッチングされてしまうからである。【００９８】しかし、下層のＩＴＯ膜ｇ１は該エッチングのストッパーとしての機能を有して残存し、このＩＴＯ膜ｇ１によって充分にゲート端子部ＧＴＭとしての機能を有するようになる。しかも、このＩＴＯ膜ｇ１は酸化され難い材料からなるので、たとえば電食に対して信頼性のあるゲート端子部ＧＴＭを形成することができる
　
（３）「【０１３９】実施例４．上述した各実施例は、透明基板ＳＵＢ１側の
各画素領域にそれぞれ画素電極が形成され
【０１４０】しかし、このような横電界方式の液晶表示装置に限定されることはなく、透明基板ＳＵＢ１の各画素領域に画素電極と対向電極とが形成され、
これら各電極の間に発生する該透明基板ＳＵＢ１とほぼ平行な電界成分によって液晶の光透過率を制御させるいわゆる横電界方式の液晶表示装置
【０１４１】図２５はこのような横電界方式の液晶表示装置の画素の構成を示す平面図で、図１と対応した図となっている。なお、図２５において２６−２６線における断面を図２６に、２７−２７線における断面を図２７に示している。
【０１４２】図１の構成と比較して異なる構成は次のとおりである。
【０１４３】図２５において、まず、画素電極ＰＸおよび対向電極ＣＴがそれぞれドレイン信号線ＤＬと平行に延在されたストライプ形状をなす複数本からなり、それらが交互に配置されて形成されている。
【０１４４】この実施例では、画素電極ＰＸが２本、対向電極ＣＴが３本からなり、それらが交互に配置される結果、各対向電極ＣＴのうち２本が両脇に、換言すればドレイン信号線ＤＬに隣接されて形成されるようになっている。
【０１４５】この両脇に配置される対向電極ＣＴはドレイン信号線ＤＬからの電界が画素電極ＰＸに影響させないようにシールド機能をもたせており、他の電極よりも幅が広く形成されている。
【０１４６】また、
対向電極ＣＴはゲート信号線ＧＬと同時に形成され、該ゲート信号線ＧＬと同材料で形成されている。
【０１４７】３本の各対向電極ＣＴは、
画素領域の中央にゲート信号線ＧＬと平行に形成される対向電圧信号線
【０１４８】
この対向電圧信号線ＣＬは図中ｘ方向に並設される画素群に共通に形成され、図中ｙ方向に配設される各画素群の他の対向電圧信号線ＣＬと共通接続され、表示部外にまで延在された共通接続線に形成されたコモン端子部ＣＴＭから対向電圧信号が供給される
【０１４９】画素電極ＰＸは対向電極ＣＴ（対向電圧信号線ＣＬ）に対して絶縁膜ＧＩを介して異なる層として形成されている。
【０１５０】２本の各画素電極ＰＸは対向電圧信号線ＣＬ上にて互いに接続されたパターンとして形成され、この接続部において該対向電圧信号線ＣＬとの間に前記絶縁膜ＧＩを誘電体とする容量素子Ｃｓｔｇが形成されている。
【０１５１】２本の各画素電極のうち薄膜トランジスタＴＦＴに近接する画素電極ＰＸはその端部が該薄膜トランジスタＴＦＴの半導体層ＡＳの上面にまで延在されて該薄膜トランジスタＴＦＴのソース電極を構成している。
【０１５２】そして、この薄膜トランジスタＴＦＴはたとえば実施例１で示したレジストリフロー方式によって形成されたものとなっている。
《容量素子Ｃｓｔｇ》図２６は容量素子Ｃｓｔｇの断面を示す図である。対向電圧信号線ＣＬの一部の上層に絶縁膜ＧＩを介して画素電極ＰＸの一部が重畳されて構成され、その誘電体膜は前記絶縁膜ＧＩとなっている。
【０１５３】画素電極ＰＸは保護膜ＰＳＶの下層に位置づけて形成しているため、容量素子Ｃｓｔｇの誘電体膜は該保護膜ＰＳＶと絶縁膜ＧＩの２層構造とはならず該絶縁膜ＧＩのみとなる。
【０１５４】このため容量素子Ｃｓｔｇの容量値は絶縁膜ＧＩの膜厚と対向電圧信号線ＣＬと画素電極ＰＸとの重畳面積によって設定でき、その設定が容易にできるようになる。
《対向電極ＣＴ》対向電極ＣＴの断面は図２７に示されている。
【０１５５】２層構造からなる対向電極ＣＴは、各層のエッチングレートを考慮した選択エッチングによって、その側壁に透明基板ＳＵＢ１側に末広がり状となるテーパ面を形成できる。これにより、絶縁膜ＧＩの乗り越え部におけるクラック等の障害を回避でき、画素電極ＰＸとの間の電界の分布等を安定化できる。
《ドレイン信号線ＤＬ》ドレイン信号線ＤＬの断面は図２７に示されている。
【０１５６】ドレイン信号線ＤＬはレジストリフロー方式からなる薄膜トランジスタＴＦＴと並行して形成され、半導体層ＡＳ、高濃度層ｄ０、Ｍｏ層ｄ１の順次積層体から構成され、その側壁において、透明基板ＳＵＢ１側に末広がり状となるテーパが形成されるようになり、しかも、このテーパ面の途中において、詳しくは高濃度層ｄ０の下層の半導体層ＡＳの部分において段差が形成されるようになる。なお、薄膜トランジスタＴＦＴの形成にはレジストリフロー方式に代えて上述のハーフ露光を行ってもよい。
【０１５７】このため、このドレイン信号線ＤＬの上層に形成される保護膜ＰＳＶおよび配向膜ＯＲＩの乗り越え障害を充分に回避することができる。
《ゲート端子部ＧＴＭ、コモン端子部ＣＴＭ》実施例１に示した
ゲート端子部ＧＴＭ（図５）と同様の構成となっている。また、コモン端子部ＣＴＭにおいても、その対向電圧信号線ＣＬがゲート信号線ＧＬと同層でかつ同材料からなる２層構造であることから該ゲート端子部ＧＴＭと同様の構成となっている
《ドレイン端子部ＤＴＭ》実施例１に示したドレイン端子部ＤＴＭ（図６）と同様の構成となっている。
《薄膜トランジスタＴＦＴ》実施例１に示した薄膜トランジスタＴＦＴ（図２）と同様の構成となっている。
【０１５８】実施例５．図２８は横電界方式の液晶表示装置の画素の他の実施例を示す平面図である。
【０１５９】同図は画素電極ＰＸおよび対向電極ＣＴをともにたとえばＩＴＯ膜等のような透明導電層で形成するとともにたとえば対向電極ＣＴは画素電極ＰＸと重ねられて画素領域のほぼ全域に形成されている。
【０１６０】すなわち、対向電極ＣＴは透明基板ＳＵＢ１面にて画素領域の僅かな周辺を除く中央部の全域に形成されている。
【０１６１】この対向電極ＣＴには、画素領域の中央にて図中ｘ方向に走行して形成される対向電圧信号線ＣＬを介して対向電圧信号が供給されるようになっている。
【０１６２】この対向電圧信号線ＣＬは対向電極ＣＴ上に直接形成されるもので、ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。このため、対向電圧信号線ＣＬは２層構造となっており、その下層はＩＴＯ膜で上層はＭｏ層で構成されている。
【０１６３】また、画素電極ＰＸは、対向電極ＣＴ（対向電圧信号線ＣＬ）を被う絶縁膜ＧＩ上に形成され、たとえばドレイン信号線ＤＬと平行に延在されたストライプ状のパターンをなし、該ドレイン信号線ＤＬと直交する方向に並設された複数の電極からなる。
【０１６４】これら各画素電極ＰＸは薄膜トランジスタＴＦＴ側の端部にて共通接続されるとともに、薄膜トランジスタＴＦＴの半導体層ＡＳ面にまで延在されて該薄膜トランジスタＴＦＴのソース電極ＳＤ２を構成する。
【０１６５】この薄膜トランジスタＴＦＴは、実施例１と同様にレジスタリフロー方式によって形成されている。
《対向電圧信号線ＣＬ》対向電圧信号線ＣＬの断面は図３０に示されている。
【０１６６】２層構造からなる対向電圧信号線ＣＬは、各層のエッチングレートを考慮した選択エッチングによって、その側壁に透明基板ＳＵＢ１側に末広がり状となるテーパ面を形成できる。これにより、絶縁膜ＧＩの乗り越え障害を回避できる。
【０１６７】また、対向電圧信号線ＣＬは、ＩＴＯ膜からなる対向電極ＣＴの上面に形成され、その下層はＩＴＯ膜で構成されていることから、該対向電極ＣＴとの密着性を確保することができる。
《ドレイン信号線ＤＬ》ドレイン信号線ＤＬの断面は図２９に示されている。ドレイン信号線ＤＬはレジストリフロー方式からなる薄膜トランジスタＴＦＴと並行して形成され、半導体層ＡＳ、高濃度層ｄ０、Ｍｏ層ｄ１の順次積層体から構成され、その側壁において、透明基板ＳＵＢ１側に末広がり状となるテーパが形成されるようになり、しかも、このテーパ面の途中において、詳しくは高濃度層ｄ０の下層の半導体層ＡＳの部分において段差が形成されるようになる。なお、薄膜トランジスタＴＦＴの形成にはレジストリフロー方式に代えて上述のハーフ露光を用いてもよい。
【０１６８】このため、このドレイン信号線ＤＬの上層に形成される保護膜ＰＳＶおよび配向膜ＯＲＩの乗り越え障害を充分に回避することができる。
《ゲート端子部ＧＴＭ、コモン端子部ＣＴＭ》
実施例１に示したゲート端子部ＧＴＭ（図５）と同様の構成となっている
《ドレイン端子部ＤＴＭ》実施例１に示したドレイン端子部ＤＴＭ（図６）と同様の構成となっている。
《薄膜トランジスタＴＦＴ》実施例１に示した薄膜トランジスタＴＦＴ（図２）と同様の構成となっている。
【０１６９】実施例６．図３１は本発明による液晶表示装置の画素の他の実施例を示す平面図で、図２５と対応した図となっている。
【０１７０】図３１は、ハーフ露光方式を経て形成された画素の構成を示す。ここで、ゲート信号線ＧＬは上述した実施例と同様にＩＴＯ膜とＭｏ層との２層構造となっているがこの構成は図示されていない。
《容量素子Ｃｓｔｇ》容量素子Ｃｓｔｇの断面は図３２に示されている。
【０１７１】容量素子Ｃｓｔｇは対向電圧信号線ＣＬの上面に絶縁膜ＧＩを介して画素電極をＰＸを重畳させて構成されている。
【０１７２】対向電圧信号線ＣＬはゲート信号線ＧＬと同様に下層がＩＴＯ膜ｇ１で上層がＭｏ層ｇ２の２層構造からなり、画素電極ＰＸは半導体層ＡＳ、高濃度層ｄ０、Ｍｏ層ｄ１、ＩＴＯ膜ＩＴＯ１の順次積層体からなっている。
《画素電極ＰＸ》画素電極ＰＸの断面は図３３において明確に示されている。
【０１７３】上述したように、
画素電極ＰＸは半導体層ＡＳ、高濃度層ｄ
０
、Ｍｏ層ｄ
１
、ＩＴＯ膜の順次積層体からなっている
【０１７４】この場合、画素電極ＰＸによる段差の不都合が考えられるが、その側壁は透明基板ＳＵＢ１側に末広がりとなるなだらかなテーパ面が形成されることから、この上面に形成される保護膜ＰＳＶおよび配向膜ＯＲＩの乗り越え障害を充分緩和させることができる。
《ドレイン信号線ＤＬ》ドレイン信号線ＤＬの断面は図３３に示されている。
【０１７５】
ドレイン信号線ＤＬも、画素電極ＰＸと同様に、半導体層ＡＳ、高濃度層ｄ
０
、Ｍｏ層ｄ
１
、ＩＴＯ膜の順次積層体からなっている
【０１７６】このため、ドレイン信号線ＤＬによる段差の不都合が考えられるが、その側壁は透明基板ＳＵＢ１側に末広がりとなるなだらかなテーパ面が形成されることから、この上面に形成される保護膜ＰＳＶおよび配向膜ＯＲＩの乗り越え障害を充分緩和させることができる。
《ゲート端子部ＧＴＭ》ゲート端子部ＧＴＭの断面は図３５に示されている。
【０１７７】
ゲート端子部ＧＴＭはゲート信号線ＧＬの延在端を保護膜ＰＳＶおよび絶縁膜ＧＩの順次孔開け（ドライエッチングによる選択エッチング）によって露出させることによって形成される
【０１７８】同図から明らかなように、下層をＩＴＯ膜ｇ１、上層をＭｏ層ｇ２として形成されるゲート信号線ＧＬはそのゲート端子部ＧＴＭにおいて上層のＭｏ層が除去された状態で形成されている。保護膜ＰＳＶおよび絶縁膜ＧＩのドライエッチングによる孔開けの際に、選択比のとれないＭｏ層がエッチングされてしまうからである。
【０１７９】しかし、下層のＩＴＯ膜ｇ１は該エッチングのストッパーとしての機能を有して残存し、このＩＴＯ膜ｇ１によって充分にゲート端子部ＧＴＭとしての機能を有するようになる。しかも、このＩＴＯ膜ｇ１は酸化され難い材料からなるので、たとえば電食に対して信頼性のあるゲート端子部を構成することができる。
《ドレイン端子部ＤＴＭ》ドレイン端子部ＤＴＭの断面は図３６に示されている。
【０１８０】
ドレイン信号線ＤＬは半導体層ＡＳ、高濃度層ｄ
０
、Ｍｏ層ｄ
１
、ＩＴＯ膜ＩＴＯ１の順次積層体から構成されているため、保護膜ＰＳＶに孔開けを行うことによりドレイン端子部ＤＴＭが形成される
【０１８１】保
護膜ＰＳＶの孔開けによってドレイン信号線ＤＬの表面のＩＴＯ膜が露出されるので、電食防止のためのＩＴＯ膜形成を特に行う必要はなくなる
《薄膜トランジスタＴＦＴ》この実施例では、薄膜トランジスタＴＦＴはハーフ露光方式で形成されたものとなっている。
【０１８２】図３７（ａ）ないし（ｆ）は前記薄膜トランジスタＴＦＴの形成方法の一実施例を示した工程図である。
【０１８３】まず、図３７（ａ）に示すように、ゲート信号線ＧＬ、ゲート絶縁膜ＧＩの形成の後、この
ゲート絶縁膜ＧＩ
【０１８４】図３７（ｂ）に示すように、ＩＴＯ膜の表面にホトレジスト膜ＰＲＥＳを形成し、ホトマスクを用いた選択露光を行う。この場合のホトマスクとしては、格子構造のマスク、あるいはＭｏＳｉのような半透過型膜の膜厚を制御して製作されたマスクを用い、ドレイン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極の形成領域、これら各電極の間の領域（チャネル部）に相当する部分の前記ホトレジスト膜ＰＲＥＳを残存させるようにする。この場合、チャネル部上のホトレジスト膜ＰＲＥＳの膜厚はそれ以外の領域上のホトレジスト膜ＰＲＥＳの膜厚よりも小さくなるようにする。
【０１８５】すなわち、チャネル部において、ホトレジスト、Ｍｏ層ｄ１、高濃度層ｄ０のエッチング終了時間が、Ｍｏ層ｄ１、高濃度層ｄ０、半導体層ＡＳのエッチング終了時間と同一（ほぼ同一）になるようにレジスト条件を制御する。
【０１８６】図３７（ｃ）に示すように、ホトレジスト膜ＰＲＥＳをマスクとして、このマスクから露出されたＩＴＯ層、Ｍｏ層ｄ１、高濃度層ｄ０、半導体層ＡＳを選択エッチングする（たとえば半導体層ＡＳ及び高濃度層ｄ０の選択エッチング用ガスとしてＳＦ6、ＣＦ4等のフッ素系ガスが選定される）。
【０１８７】これにより、薄膜トランジスタＴＦＴを構成する半導体層ＡＳは島状にエッチングされることになるが、そのチャネル部は少なくとも高濃度層ｄ０をエッチングするに止まる。その後前記ホトレジスト膜ＰＲＥＳを除去する。
【０１８８】図３７（ｄ）に示すように、
保護膜ＰＳＶを形成する
【０１８９】図３７（ｅ）に示すように、
保護膜ＰＳＶの表面に画素領域の
中央部に開口がなされたホトレジスト膜ＰＲＥＳを形成する
【０１９０】図３７（ｆ）に示すように、
このホトレジスト膜ＰＲＥＳをマスクとし、このマスクから露出された保護膜ＰＳＶを除去する。なお、この保護膜ＰＳＶの孔開けの際は、ゲート端子部ＧＴＭおよびドレイン端子部ＤＴＭにおける孔開けも同時に行う。
《製造方法》図３８（ａ）ないし（ｅ）は、上述した液晶表示装置の製造方法の一実施例を示す工程図である。
【０１９１】同図は、図３７の工程図に、さらにゲート端子部ＧＴＮの部分の工程図をも併せ描いた図となっている。
【０１９２】図３８（ａ）は図３７（ｂ）に対応し、図３８（ｃ）は図３７（ｃ）に対応し、図３８（ｄ）は図３７（ｅ）に対応し、図３８（ｅ）は図３７（ｆ）に対応している。
【０１９３】一連の工程は図３９の表に示すようになっており、この表から判るように、
ホト工程は、ゲート信号線ＧＬのパターニング、ドレイン信号線ＤＬ（ドレイン電極、ソース電極）のパターニング、保護膜ＰＳＶのパターニングの３回で済む
　
（４）図３１の記載から、次のア〜オの点が見てとれる。
ア．ドレイン信号線ＤＬは、ゲート信号線ＧＬ及び対向電圧信号線ＣＬと交差している
イ．隣接するドレイン信号線ＤＬの２本と、この２本が交差する隣接するゲート信号線ＧＬの２本とで、四方が囲まれ、画素領域が決まっている
ウ．ドレイン信号線ＤＬ及びゲート信号線ＧＬの交差部に薄膜トランジスタＴＦＴが形成されている
エ．画素電極ＰＸが薄膜トランジスタＴＦＴと接続されている
オ．図３３の断面図の対応箇所を示す３３−３３線
　
（５）図３１の３３−３３線における断面図である図３３（審決注：【図面に簡単な説明】の【図３３】には「図２５の３３−３３線における断面図である。」と記載されているが、この記載は、図２５には３３−３３線の記載が無いこと、図３１には３３−３３線の記載があること、及び、図３１に関する実施例６について記載されている段落０１７２及び０１７４に「図３３」の記載があることから、「図３１の３３−３３線における断面図である。」の誤記であることが明らかである。）の記載から、ドレイン信号線ＤＬと画素電極ＰＸとは、いずれも、半導体層ＡＳ、高濃度層ｄ０、Ｍｏ層ｄ１、ＩＴＯ膜の順次積層体からなっていて、同じ層に同じ物質で形成されていることが見てとれる。
　
（６）上記（１）ないし（５）からみて、引用例には、
「第１透明基板と、該第１透明基板に液晶を介して対向して配置され、かつ、シール材によって第１透明基板に固定された、カラーフィルタが形成されている第２透明基板とを具備し、前記第１透明基板に半導体集積回路が搭載された液晶表示装置であって、
　前記第１透明基板には、その液晶側の面に、
　まず、ＩＴＯ膜を下層としモリブデン膜を上層とした２層構造からなるゲート信号線が形成され、該ゲート信号線と同時に画素領域の中央に対向電極が形成され、前記ゲート信号線と並行に、前記対向電極と一体的に前記ゲート信号線と同層でかつ同材料からなる２層構造である対向電圧信号線が形成され、前記ゲート信号線はその一端が延在されゲート端子部が形成され、前記対向電圧信号線は各画素群の他の対向電圧信号線と共通接続され、表示部外にまで延在された共通接続線に前記ゲート端子部と同様の構成となっているコモン端子部が形成され、
　次に、ゲート絶縁膜が形成された後、前記ゲート信号線と前記ゲート絶縁膜を介して絶縁されて、前記ゲート信号線及び前記対向電圧信号線と交差して、半導体層、高濃度層、Ｍｏ層、ＩＴＯ膜の順次積層体からなっているドレイン信号線が形成され、前記画素領域には、前記ドレイン信号線と同じ層に同じ物質で画素電極が形成され、前記ドレイン信号線及び前記ゲート信号線の交差部に該画素電極と接続されて薄膜トランジスタが形成され、
　最後に、保護膜が形成されており、
　前記ドレイン信号線の一端が延在された延在部であるドレイン端子部及び画素領域の中央部と、前記ゲート端子部及び前記コモン端子部とのそれぞれの前記保護膜に同時に孔開けが行われて、前記ドレイン信号線の表面のＩＴＯ膜が露出され、続いて前記ゲート端子部及び前記コモン端子部の前記ゲート絶縁膜の孔開けも同時行われて、前記ゲート端子部及び前記コモン端子部の表面となるＩＴＯ膜が露出されることにより、
　前記第１透明基板におけるホト工程は、前記ゲート信号線のパターニング、前記ドレイン信号線及び前記薄膜トランジスタのドレイン電極とソース電極のパターニング、前記保護膜及び前記ゲート絶縁膜の孔開けの３回で済むようにされており、
　前記露出されたゲート端子部及びドレイン端子部は前記半導体集積回路のバンプと接続され、前記露出されたコモン端子部から対向電圧信号が供給されるようになっており、
　隣接する前記ドレイン信号線の２本と、この２本が交差する隣接する前記ゲート信号線の２本とで、四方が囲まれて前記画素領域が決まっており、前記画素電極及び前記対向電極の間に発生する前記第１透明基板とほぼ平行な電界成分によって液晶の光透過率を制御する横電界方式の液晶表示装置。」の発明（以下「引用発明」という。）が記載されていると認められる。
　
３．対比
　
　本願補正発明と引用発明とを対比する。
　
（１）引用発明の第１透明基板には薄膜トランジスタが形成されているから、本願補正発明の「薄膜トランジスタアレイ基板」に相当する。
　
（２）引用発明の「カラーフィルタが形成されている第２透明基板」、「横電界方式の液晶表示装置」、「ゲート信号線」、「対向電圧信号線」、「ゲート絶縁膜」、「画素領域」、「ドレイン信号線」、「薄膜トランジスタ」、「対向電極」、「画素電極」、「ゲート端子部」、「ドレイン端子部」、「コモン端子部」、「孔」、「保護膜」及び「液晶」は、それぞれ、本願補正発明の「カラーフィルターアレイ基板」、「水平電界印加型液晶表示装置」、「ゲートライン」、「共通ライン」、「ゲート絶縁膜」、「画素領域」、「データライン」、「薄膜トランジスタ」、「共通電極」、「画素電極」、「ゲートパッド」、「データパッド」、「共通パッド」、「コンタクトホール」、「保護膜」及び「液晶」に相当する。
　
（３）引用発明のゲート信号線は、第１透明基板に形成されているから、本願補正発明のゲートラインと「基板上に形成された」点で一致する。
　
（４）引用発明の対向電圧信号線は、ゲート信号線と並行に形成されているから、本願補正発明の共通ラインと「前記ゲートラインと平行に形成された」点で一致する。
　
（５）引用発明において、ドレイン信号線はゲート信号線とゲート絶縁膜を介して絶縁されており、かつ、対向電圧信号線はゲート信号線と同層であるから、ドレイン信号線はゲート信号線及び対向電圧信号線とゲート絶縁膜を介して絶縁されていることが当業者に自明である。また、引用発明のドレイン信号線はゲート信号線及び対向電圧信号線と交差して形成されていている。さらに、引用発明において、隣接するドレイン信号線の２本と、この２本が交差する隣接するゲート信号線の２本とで、四方が囲まれて画素領域が決まっているから、ドレイン信号線は画素領域を決めるものである。よって、引用発明のドレイン信号線は、本願補正発明のデータラインと「ゲートライン及び共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決める」点で一致する。
　
（６）引用発明の薄膜トランジスタは、ドレイン信号線及びゲート信号線の交差部に形成されているから、本願補正発明の薄膜トランジスタと「前記ゲートライン及び前記データラインの交差部に形成された」点で一致する。
　
（７）引用発明において、対向電圧信号線は対向電極と一体的に形成されているから、対向電極と対向電圧信号線とは接続されていることが明らかである。そして、引用発明の対向電極は画素領域の中央に形成されている。よって、引用発明の対向電極は、本願補正発明の共通電極と「画素領域に形成されて、共通ラインと接続され」ている点で一致する。
　
（８）引用発明の画素電極は、画素領域に、薄膜トランジスタと接続されて形成されており、対向電極との間に第１透明基板とほぼ平行な電界成分を発生するようになっているから、本願補正発明の画素電極と「薄膜トランジスタと接続され、画素領域に共通電極と水平電界を形成するように形成された」点で一致する。
　
（９）引用発明のゲート端子部は、ゲート信号線の一端が延在され、ゲート絶縁膜の孔開けによりその表面となるＩＴＯ膜を露出されることにより形成されたものであるから、そのＩＴＯ膜はゲート信号線に含まれた一つの導電層である。よって、引用発明のゲート端子部は、本願補正発明のゲートパッドと「ゲートラインに含まれた少なくとも一つの導電層で形成された」点で一致する。
　
（１０）引用発明のドレイン端子部は、ドレイン信号線の一端が延在された延在部の保護膜に孔開けが行われて、ドレイン信号線の表面のＩＴＯ膜が露出さて形成されたものであるから、ドレイン信号線と同じ導電層で形成されてなるものである。よって、引用発明のドレイン端子部は、本願補正発明のデータパッドと「データラインに含まれた少なくとも一つの導電層で形成された」点で一致する。
　
（１１）引用発明のコモン端子部は、対向電圧信号線が共通接続され延在された共通接続線に形成されゲート絶縁膜の孔開けによりその表面となるＩＴＯ膜を露出されることにより形成されたものであるから、そのＩＴＯ膜は対向電圧信号線及びその共通接続線に含まれた一つの導電層である。よって、引用発明のコモン端子部は、本願補正発明の共通パッドと「共通ラインに含まれた少なくとも一つの導電層で形成された」点で一致する。
　
（１２）引用発明は、ドレイン信号線の一端が延在された延在部であるドレイン端子部及び画素領域の中央部と、ゲート端子部及びコモン端子部とのそれぞれの保護膜に同時に孔開けが行われて、ドレイン信号線の表面のＩＴＯ膜が露出され、続いてゲート端子部及びコモン端子部のゲート絶縁膜の孔開けも同時行われて、ゲート端子部及びコモン端子部の表面となるＩＴＯ膜を露出されるものであるから、前記保護膜の孔は、ゲート端子部、ドレイン端子部及びコモン端子部を露出させるためのコンタクトホールである。よって、引用発明の保護膜は、本願補正発明の保護膜と「ゲートパッド、データパッド、及び共通パッドを露出させるコンタクトホールを有する」点で一致する。
　
（１３）引用発明の第１透明基板には、ゲート信号線、対向電圧信号線、ドレイン信号線、薄膜トランジスタ、対向電極、画素電極、ゲート端子部、ドレイン端子部、コモン端子部、保護膜が形成されているから、引用発明の第１透明基板は、本願補正発明の薄膜トランジスタアレイ基板と「ゲートラインと、共通ラインと、データラインと、薄膜トランジスタと、共通電極と、画素電極と、ゲートパッドと、データパッドと、前共通パッドと、保護膜とを具備する」点でも一致する。
　
（１４）引用発明の「カラーフィルタが形成されている第２透明基板」は、第１透明基板に液晶を介して対向して配置され、かつ、シール材によって第１透明基板に固定されたものであるから、本願補正発明の「カラーフィルターアレイ基板」と、「薄膜トランジスタアレイ基板と合着されて、その間に液晶が満たされるようにする」点で一致する。
　
（１５）引用発明において、保護膜に孔開けが行われて露出されたゲート端子部及びドレイン端子部は半導体集積回路のバンプと接続され、露出されたコモン端子部から対向電圧信号が供給されるようになっているから、孔開けにより形成された孔を通じて露出された各端子部は、上記対応するバンプ又は電圧信号供給手段と、何らかの電気的接続手段によって接続されるものである。
　また、本願補正発明の「前記保護膜のコンタクトホールを通じて露出された前記ゲートパッド、共通パッド及びデータパッドと接続された導電性フィルムとを具備」する点に関して、本願明細書には実施例として、段落０１１５に「薄膜トランジスタアレイ基板のパッド領域にドライブＩＣが実装されたＴＣＰ１７０，１８０を導電ボル１８４が含まれたＡＣＦ（Anisotrophic　Conductive　Film）１８２を利用いて付着させるようになる。これによって、ＴＣＰ１７０，１８０に形成された出力パッド１７４，１７６，１７８はＡＣＦ１８２の導電ボル１８４を通じてゲートパッド１２４、データパッド１３０、及び共通パッド１３６のそれぞれと電気的に接続される。」が、同じく段落０１４４に「薄膜トランジスタアレイ基板のパッド領域にドライブＩＣが実装されたＴＣＰ１７０，１８０を導電ボル１８４が含まれたＡＣＦ（Anisotrophic　Conductive　Film）１８２を利用いて付着させるようになる。これによって、ＴＣＰ１７０，１８０に形成された出力パッド１７４，１７６，１７８はＡＣＦ１８２の導電ボル１８４を通じてゲートパッド１２４、データパッド１３０、及び共通パッド１３６それぞれと電気的に接続される。」がそれぞれ記載されている（審決注：「導電ボル」は「導電ボール」の誤記、「利用いて」は「利用して」又は「用いて」の誤記であると認めた。）。
　これらの記載からみて、本願補正発明の「導電性フィルム」は、電気的接続のためのものであって、電気的接続手段である「ＡＣＦ（Anisotrophic　Conductive　Film）」を含むものであると解される。
　よって、引用発明と本願補正発明とは、「保護膜のコンタクトホールを通じて露出されたゲートパッド、共通パッド及びデータパッドと接続された電気的接続手段」を具備する点で一致する。
　
（１６）引用発明の第１透明基板におけるホト工程は、ゲート信号線のパターニング、ドレイン信号線及び薄膜トランジスタのドレイン電極とソース電極のパターニング、保護膜及びゲート絶縁膜の孔開けの３回で済むようにされており、画素電極はドレイン信号線と同じ層に同じ物質で形成されているから、引用発明の画素電極は、ドレイン信号線と同一物質で同時に形成されるものであることが当業者に自明である。よって、引用発明の画素電極は、本願補正発明の画素電極と「データラインと同一物質で同時に形成される」点で一致する。
　
（１７）上記（１）〜（１６）から、本願補正発明と引用発明とは、
「基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び前記共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決めるデータラインと、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記画素領域に形成されて、前記共通ラインと接続された共通電極と、前記薄膜トランジスタと接続され、前記画素領域に前記共通電極と水平電界を形成するように形成された画素電極と、前記ゲートラインに含まれた少なくとも一つの導電層で形成されたゲートパッドと、前記データラインに含まれた少なくとも一つの導電層で形成されたデータパッドと、前記共通ラインに含まれた少なくとも一つの導電層で形成された共通パッドと、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させるコンタクトホールを有する保護膜とを具備する薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と合着されて、その間に液晶が満たされるようにするカラーフィルターアレイ基板と、前記保護膜のコンタクトホールを通じて露出された前記ゲートパッド、共通パッド及びデータパッドと接続された電気的接続手段とを具備し、前記画素電極は、前記データラインと同一物質で同時に形成される水平電界印加型液晶表示装置。」の点で一致し、次の点で相違する。 
　
相違点：
　本願補正発明においては、電気的接続手段として「導電性フィルム」を用いているのに対して、引用発明の電気的接続手段の具体的構成は不明である点。
　
４．判断
　
　上記相違点について検討する。
　
　液晶表示装置にドライバＩＣを実装する際などの電気的接続手段として異方性導電性フィルム（ＡＣＦ）を用いることは、本願の優先日前に周知であるから（例．特開２０００−１３７４４５号公報（段落００３１及び図２参照。）、特開２００１−３１１９５４号公報（１１頁右欄１６〜４５行の記載及図１１参照。）、特開２００２−１４８６５９号公報（段落００７９及び図５参照。）、特開２００２−１８２２２１号公報（段落０１４２、０１４８、０１４９、図２及び図１０参照。）、特開２００２−２２９０６５号公報（段落００７９、００８６、図８及び図９参照。）、特開２００３−３６０４０号公報（段落０１２２、０１４０、図１９及び図２０参照。））、引用発明の電気的接続手段として異方性導電性フィルム（ＡＣＦ）を用いて上記相違点に係る本願補正発明の構成となすことは、上記周知技術に基づいて当業者が容易に想到することができた程度のことである。
　
　そして、本願補正発明の奏する効果は、引用発明の効果及び上記周知技術の効果から当業者が予測できた程度のものである。
　
　したがって、本願補正発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
５．むすび
　
　以上のとおり、本件補正は、平成１８年改正前特許法１７条の２第５項で準用する同法１２６条５項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。
　
第３　本願発明について
　
１．本願発明
　
　本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１８年９月２０日付けの手続補正書によって補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜３７に記載された事項によって特定されるものであるところ、請求項１に係る発明（以下「本願発明」という。）は、上記「第２〔理由〕１」で、本件補正前の請求項１として記載されたとおりのものである。
　
２．引用例
　
　原査定の拒絶の理由に引用された引用例及びその記載事項は、前記「第２〔理由〕２」に記載したとおりである。
　
３．対比・判断
　
　本願発明は、前記第２で検討した本願補正発明から、「前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜」についの「コンタクトホールを有する」との限定を省くとともに、薄膜トランジスタ基板が具備する「前記保護膜のコンタクトホールを通じて露出された前記ゲートパッド、共通パッド及びデータパッド」との限定した特定を「前記薄膜トランジスタ基板の露出したパッド」との特定に戻したものに相当する。
　
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加するとともに発明特定事項を更に限定した特定事項としたものに相当する本願補正発明が、前記「第２〔理由〕４」に記載したとおり、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび 
　
　以上のとおり、本願発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。