(57)【特許請求の範囲】
【請求項１】
映像信号に特殊効果を施すために用いるキー入力信号を１クロック単位で順次遅延し、該遅延したキー信号を出力する信号遅延回路と、
前記キー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、選択制御信号に基づいて、それぞれ、所定の遅延関係にある２対の信号組を選択する信号選択回路と、
該信号選択回路から出力された第１組の１対の信号について第１の係数を用いて信号補間を行う第１の信号補間回路と、
前記信号選択回路から出力された第２組の１対の信号について第２の係数を用いて信号補間を行う第２の信号補間回路と、
前記第１の信号補間回路の出力と前記第２の信号補間回路の出力を信号合成して映像信号処理用キー信号として出力する信号合成回路と
を有する映像信号処理用キー信号処理装置。
【請求項２】
前記信号合成回路はポジティブＮＡＭ演算およびネガティブＮＡＭ演算を行う回路を有し、これらの演算がモード信号に基づいて行われる
請求項１記載の映像信号処理用キー信号処理装置。
【請求項３】
映像信号に特殊効果を施すために用いるキー入力信号を映像信号の１水平同期期間に相当する時間単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記キー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと、
前記第２方向信号調整された信号に対して、所定の係数をキー信号処理する階層数だけ乗ずる乗算ユニットと、
該乗算ユニットからのキー信号処理する階層数に相当する複数の乗算結果を信号合成して映像信号処理用キー信号として出力する信号合成回路と
を有する映像信号処理用キー信号処理装置。
【請求項４】
前記信号合成回路はポジティブＮＡＭ演算およびネガティブＮＡＭ演算を行う回路を有し、これらの演算がモード信号に基づいて行われる
請求項３記載の映像信号処理用キー信号処理装置。
【請求項５】
複数のキー入力信号を選択制御信号に基づいて選択して出力するセレクタと、  該セレクタから出力されるキー信号を受入れ、それらキー信号の波形を変形する複数のキー信号変形回路であって、該複数のキー信号変形回路のそれぞれが、
前記セレクタから出力されたキー入力信号を映像信号の１水平同期期間に相当する時間単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記セレクタから出力されたキー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと
を有するものであり、
前記複数のキー信号変形回路の複数の出力にそれぞれ所定の係数を乗ずる複数の乗算回路と、
該乗算回路の複数の乗算結果を信号合成する第１の信号合成回路と
を有する
映像信号処理用キー信号処理装置。
【請求項６】
前記第１の信号合成回路はポジティブＮＡＭ演算およびネガティブＮＡＭ演算を行う回路を有し、これらの演算がモード信号に基づいて行われる
請求項５記載の映像信号処理用キー信号処理装置。
【請求項７】
各々が請求項５記載の構成を持つ映像信号処理用キー信号処理装置が複数縦続接続されており、複数の映像信号処理用キー信号処理装置のうちの１の当該映像信号処理用キー信号処理装置は、
当該映像信号処理用キー信号処理装置の前段に位置する映像信号処理用キー信号処理装置の信号処理キー信号を受け入れて、前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第１の遅延回路と、
前記セレクタからの選択キー信号を前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第２の遅延回路と、
前記第１の遅延回路の出力または前記第２の遅延回路の出力を選択して前記第２の信号合成回路に印加するスイッチング回路と、
前記第１の信号合成回路の結果と、前記スイッチング回路で選択された前記第１の遅延回路の出力または前記第２の遅延回路の出力のいずれかとの信号合成を行う第２の信号合成回路と
をさらに具備する、
請求項５記載の映像信号処理用キー信号処理装置。
【請求項８】
前記第２の信号合成回路はポジティブＮＡＭ演算およびネガティブＮＡＭ演算を行う回路を有し、これらの演算がモード信号に基づいて行われる、
請求項７記載の映像信号処理用キー信号処理装置。
【請求項９】
キー入力信号を受入れ、映像信号の１ラインに相当する時間順次遅延する複数の遅延回路を有する第１のライン遅延回路手段と、
該第１のライン遅延回路手段で遅延された複数の遅延キー信号および元のキー入力信号を受入れ、これらの遅延キー信号および元のキー信号に対して信号調整を行う第１の信号調整回路手段であって、該第１の信号調整回路手段が下記の回路、すなわち、
複数のキー入力信号を選択制御信号に基づいて選択して出力するセレクタと、
該セレクタから出力されるキー信号を受入れ、それらキー信号の波形を変形する複数のキー信号変形回路であって、該複数のキー信号変形回路のそれぞれが、
前記セレクタから出力されたキー入力信号を映像信号の１水平同期期間に相当する時間単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記セレクタから出力されたキー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと
を有するものであり、
前記複数のキー信号変形回路の複数の出力にそれぞれ所定の係数を乗ずる複数の乗算回路と、
該乗算回路の複数の乗算結果を信号合成する第１の信号合成回路と、
前段の映像信号処理用キー信号処理装置の信号処理キー信号を受け入れて、前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第１の遅延回路と、
前記セレクタからの選択キー信号を前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第２の遅延回路と、
前記第１の遅延回路の出力または前記第２の遅延回路の出力を選択して前記第２の信号合成回路に印加するスイッチング回路と、
前記第１の信号合成回路の結果と、前記スイッチング回路で選択された前記第１の遅延回路の出力または前記第２の遅延回路の出力のいずれかとの信号合成を行う第２の信号合成回路と
を有するものであるもの
を具備する、
映像信号処理用キー信号処理装置。
【請求項１０】
各々が請求項５記載の構成を持つ映像信号処理用キー信号処理装置が複数縦続接続されており、複数の映像信号処理用キー信号処理装置のうちの１の当該映像信号処理用キー信号処理装置は、
前記複数の映像信号処理用キー信号処理装置の複数のキー信号変形回路のうちの１つのキー信号変形回路の出力を受入れ、映像信号の１ラインに相当する時間順次遅延する複数の遅延回路を有する第２のライン遅延回路手段と、
該第２のライン遅延回路手段で遅延された複数の遅延キー信号を受入れ、および、前記映像信号処理用キー信号処理装置の第２の信号合成回路の出力を前記当該映像信号処理用キー信号処理装置の前段に位置する映像信号処理用キー信号処理装置の信号処理キー信号として受入れ、これら複数の遅延キー信号および信号処理用キー信号に対して第２の信号調整を行う第２の信号調整回路手段であって、該第２の信号調整回路手段が下記の回路、すなわち、
前記第２のライン遅延回路手段の複数の遅延回路で遅延された複数の遅延キー信号を選択制御信号に基づいて選択して出力するセレクタと、
該セレクタから出力されるキー信号を受入れ、それら受け入れたキー信号の波形を変形する複数のキー信号変形回路であって、該複数のキー信号変形回路のそれぞれが、
前記セレクタから出力されたキー入力信号を映像信号の１水平同期期間に相当する時間単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記セレクタから出力されたキー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと
を有するものであり、
前記複数のキー信号変形回路の複数の出力にそれぞれ所定の係数を乗ずる複数の乗算回路と、
該乗算回路の複数の乗算結果を信号合成する第１の信号合成回路と、
前記当該映像信号処理用キー信号処理装置の前段に位置する映像信号処理用キー信号処理装置の信号処理キー信号を前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第１の遅延回路と、
前記セレクタからの選択キー信号を前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第２の遅延回路と、
前記第１の遅延回路の出力または前記第２の遅延回路の出力を選択して前記第２の信号合成回路に印加するスイッチング回路と、
前記第１の信号合成回路の結果と、前記スイッチング回路で選択された前記第１の遅延回路の出力または前記第２の遅延回路の出力のいずれかとの信号合成を行う第２の信号合成回路と
を有するものであるもの
を具備する、
請求項５に記載の映像信号処理用キー信号処理装置。
【請求項１１】
前記第２の信号合成回路の出力を２ライン遅延する２ライン遅延回路と、
前記第２の信号合成回路の出力または前記２ライン遅延回路の出力を切り換えて前記第２の信号調整回路手段に前段の映像信号処理用キー信号処理装置のキー信号として印加するスイッチング回路と
をさらに有する
請求項１０記載の映像信号処理用キー信号処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、映像信号に特殊効果を付与するためのキー信号を信号処理するディジタル・ビデオ信号・スイッチャーなどにおいて使用する映像信号処理用キー信号処理装置に関する。
特定的には、本発明は、ピクセル間隔より狭いサブピクセルレベルの特殊効果を可能ならしめるキー信号を生成する、映像信号処理用キー信号処理装置に関する。
また特定的には、本発明は、ソフトのかかったボーダーライン処理を可能にするキー信号、ソフトのかかったドロップボーダー処理を可能にするキー信号などを処理するのに好適な映像信号処理用キー信号処理装置に関する。
さらに特定的には、本発明は、キー信号を複合処理するに好適なＩＣ回路構成が可能な映像信号処理用キー信号処理装置に関する。
またさらに特定的には、本発明は、映像信号をデフォーカスするキー信号を生成する映像信号処理用キー信号処理装置（キー信号デフォーカス装置）に関する。
【０００２】
【従来の技術】
ディジタル・ビデオ信号・スイッチャーにおいては、映像信号に対して、種々の特殊効果を施す。
特殊効果としては、たとえば、ボーダーライン、ドロップボーダー、シャドー、アウトラインなど種々のものがある。
そのような特殊効果を施すためにキー信号を用いるが、その特殊効果の内容に応じてキー信号に種々の処理を施すことが必要となる。
【０００３】
【発明が解決しようとする課題】
高度な特殊効果を施す場合に、映像信号のピクセル間隔以下の特殊効果、つまり、サブピクセルレベルの特殊効果が要望されているが、従来、そのような特殊効果を行うためのキー信号を有効に処理する簡単な回路構成の回路（装置）はまだ知られていない。
【０００４】
また、従来の方法で、２つのキー信号の信号合成、たとえば、キー信号の幅を広げるためのポジティブＮＡＭ（非加算混合）演算を行ったとしても、２つのキー信号相互の時間（位相）が大きく離れていると、単に２つのキー信号を分離して出力した場合の結果と同等になり、キー信号の幅を希望するように広げることができない。つまり、従来の方法では、２つのキー信号相互の時間間隔が大きいとポジティブＮＡＭ演算を行っても希望する信号合成ができないという問題がある。
【０００５】
さらに、上述した処理の拡張機能になる、ソフトのかかったボーダーライン処理を可能にするキー信号、または、ソフトのかかったドロップボーダー処理を可能にするキー信号などを処理するのに好適な映像信号処理用キー信号処理装置もまだ知られていない。
【０００６】
上述したキー信号を、たとえば、ソフトのかかったボーダーライン処理し、さらに、ソフトのかかったドロップボーダー処理するという複合的かつ効果的に行うために好適な構成の映像信号処理用キー信号処理装置も知られていない。
【０００７】
また、滑らかな縁取りを施す特殊効果を必要となるが、そのようなキー信号を好適に生成可能な映像信号処理用キー信号処理装置はまだ知られていない。
【０００８】
また、滑らかな変化を示すデフォーカスしたキー信号を提供する映像信号処理用キー信号処理装置も知られていない。
【０００９】
本発明の第１の目的は、簡単な回路構成で、ピクセル間隔以下のサブピクセルレベルの特殊効果を実現可能なキー信号を提供可能な映像信号処理用キー信号処理装置を提供することにある。
また本発明の第２の目的は、信号合成を行う２つのキー信号の時間差（位相差）が大きい場合にも、有効な信号合成が可能な映像信号処理用キー信号処理装置を提供することにある。
さらに本発明の第３の目的は、上記第１の目的および第２の目的を同時に達成する映像信号処理用キー信号処理装置を提供することにある。
【００１０】
本発明の第４の目的は、ソフトのかかったボーダーライン処理を可能にするキー信号、または、ソフトのかかったドロップボーダー処理を可能にするキー信号を生成するのに好適な映像信号処理用キー信号処理装置を提供することにある。
本発明の第５の目的は、上述した処理が施されたキー信号を複合的に行う好適な構成の映像信号処理用キー信号処理装置を提供することにある。
本発明の第６の目的は、上述した処理が施され、さらに滑らかな縁取りが可能なキー信号を生成可能な映像信号処理用キー信号処理装置を提供することにある。
【００１２】
【課題を解決するための手段、および、作用】
上記第１〜第３の目的を達成する本発明の映像信号処理用キー信号処理装置は、
映像信号に特殊効果を施すために用いるキー入力信号を１クロック単位で順次遅延し、該遅延したキー信号を出力する信号遅延回路と、
前記キー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、選択制御信号に基づいて、それぞれ、所定の遅延関係にある２対の信号組を選択する信号選択回路と、
該信号選択回路から出力された第１組の１対の信号について第１の係数を用いて信号補間を行う第１の信号補間回路と、
前記信号選択回路から出力された第２組の１対の信号について第２の係数を用いて信号補間を行う第２の信号補間回路と、
前記第１の信号補間回路の出力と前記第２の信号補間回路の出力を信号合成して映像信号処理用キー信号として出力する信号合成回路と
を有する。
作用
信号遅延回路は、映像信号に特殊効果を施すために用いるキー入力信号を、映像信号の１ピクセル分のデータをデータを転送する時間に対応したクロックに基づいて順次遅延し、遅延された複数のキー信号を出力する。これにより、位相調整および信号合成における位相差が離れたときの救済を行う複数の遅延キー信号が生成される。信号選択回路によって希望する２対の信号組が選択される。それぞれの信号組の１対の信号としては、好適には、１クロックだけ時間差のある信号組が選択される。第１の信号補間回路および第２の信号補間回路はそれぞれ選択された信号組について補間を行い、係数を乗ずる。これにより、ピクセル間隔以内のサブピクセルレベルの信号が生成される。特に、係数を乗ずることにより、任意の値に補間できる。信号合成回路は第１の信号補間結果と第２の信号補間結果とを信号合成する。
信号合成としては、たとえば、ポジティブＮＡＭ演算またはネガティブＮＡＭ演算を行う。
このようにして信号合成されたキー信号は、１次元的な処理を施されたキー信号である。
【００１３】
３次元的なキー処理が必要な上記第４の目的を達成する映像信号処理用キー信号処理装置は、
映像信号に特殊効果を施すために用いるキー入力信号を映像信号の１水平同期期間に相当する時間（１Ｈライン）単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記キー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向、たとえば、垂直方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向、たとえば、水平方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと、
前記第２方向信号調整された信号に対して、所定の係数をキー信号処理する階層数だけ乗ずる乗算ユニットと、
該乗算ユニットからのキー信号処理する階層数に相当する複数の乗算結果を信号合成して映像信号処理用キー信号として出力する信号合成回路と
を有する。
作用
信号遅延回路は、映像信号に特殊効果を施すために用いるキー入力信号を、１Ｈライン単位で順次遅延し、遅延された複数のキー信号を出力する。これにより、信号調整および信号合成における時間差がある場合の救済を行う遅延キー信号が生成される。
第１の方向、たとえば、垂直方向の信号調整ユニットは、キー信号処理する階層数だけ、キー信号について、垂直方向について、垂直方向位置調整、および、キー信号の幅の調整を行う。つまり、キー入力信号および信号遅延回路からのそれぞれの遅延キー信号を受入れ、垂直方向選択制御信号に基づいて所定の遅延した関係にある信号組を選択し、該選択された信号について垂直方向の位相をキー信号処理する階層数だけ調整し、調整した信号の幅をキー信号処理する階層数だけ調整する。
第２方向、たとえば、水平方向の信号調整ユニットは、キー信号処理する階層数だけ、キー信号について、水平方向について、水平方向位置調整、および、キー信号の幅の調整を行う。つまり、垂直方向信号調整ユニットで調整した結果について、水平方向選択制御信号に基づいて所定の遅延した関係にある信号組を選択し、該選択された信号について水平方向の位置をキー信号処理する階層数だけ調整し、位相調整した信号の幅をキー信号処理する階層数だけ調整する。
水平方向の調整と垂直方向の調整とは、まず、垂直方向の調整を行い、その結果に対して水平方向の調整を行う、あるいは、その逆の信号調整を行う。または、水平方向の調整と垂直方向の調整を独自に行って、その結果を合成してもよい。
乗算ユニットは、上述のごとく水平方向および垂直方向について調整された結果に対して、高さ方向の調整を行う。つまり、乗算ユニットは、垂直方向調整および水平方向調整された信号に対して、所定の係数をキー信号処理する階層数だけ乗ずる。
信号合成回路は、このようにして得られた３次元的に調整された複数のキー信号を合成する。信号合成としては、好適には、ポジティブＮＡＭ演算またはネガティブＮＡＭ演算を行う。
【００１４】
上記第５の目的を達成する映像信号処理用キー信号処理装置は、基本回路構成として、
複数のキー入力信号を選択制御信号に基づいて選択して出力するセレクタと、  該セレクタから出力されるキー信号を受入れ、それらキー信号の波形を変形する複数のキー信号変形回路であって、該複数のキー信号変形回路のそれぞれが、    前記セレクタから出力されたキー入力信号を映像信号の１水平同期期間（１Ｈライン）に相当する時間単位で順次遅延し、該遅延した複数のキー信号を出力する信号遅延回路と、
前記セレクタから出力されたキー入力信号および該信号遅延回路から出力される複数の遅延キー信号を受入れ、映像信号の第１方向について所定の遅延関係にあるそれぞれ１対の信号組を選択し、該選択された信号について映像信号の第１方向について所定の階層数だけそれらの信号の幅を調整する第１方向信号調整ユニットと、
該第１方向信号調整ユニットで信号調整された結果を受入れ、それらの信号に対して前記第１の方向と直交関係にある映像信号の第２方向について、所定の階層数だけそれらの信号の幅を調整する第２方向信号調整ユニットと
を有しており、
前記複数のキー信号変形回路の複数の出力にそれぞれ所定の係数を乗ずる複数の乗算回路と、
該乗算回路の複数の乗算結果を信号合成する第１の信号合成回路と
を有する。
好適には、当該映像信号処理用キー信号処理装置の前段に位置する映像信号処理用キー信号処理装置の信号処理キー信号を受け入れて、前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第１の遅延回路と、
前記セレクタからの選択キー信号を前記キー信号変形回路および前記乗算回路で要する演算時間だけ遅延する第２の遅延回路と、
前記第１の遅延回路の出力または前記第２の遅延回路の出力を選択して前記第２の信号合成回路に印加するスイッチング回路と
前記第１の信号合成回路の結果と、前記スイッチング回路で選択された前記第１の遅延回路の出力または前記第２の遅延回路の出力のいずれかとの信号合成を行う第２の信号合成回路と
をさらに具備する。
【００１５】
さらに好適な第５の目的を達成する映像信号処理用キー信号処理装置は、上述した映像信号処理用キー信号処理装置を１組として、必要な数の映像信号処理用キー信号処理装置を縦続接続する。つまり、本発明の映像信号処理用キー信号処理装置は、
上記第１のライン遅延回路手段と、
上記第１の信号調整回路手段と、
上記第１のライン遅延回路手段と上記第１の信号調整回路手段とを有する前段の映像信号処理用キー信号処理装置の複数のキー信号変形回路の出力を受入れ、映像信号の１ラインに相当する時間順次遅延する複数の遅延回路を有する、上記第１のライン遅延回路手段と同等の回路構成を有する第２のライン遅延回路手段と、
該第２のライン遅延回路手段で遅延された複数の遅延キー信号を受入れ、および、前記映像信号処理用キー信号処理装置の第１の信号合成回路の出力を前段の映像信号処理用キー信号処理装置の信号処理キー信号として受入れ、これらのキー信号に対して第２の信号調整を行う、上記第１の信号調整回路手段と同等の回路構成を有する第２の信号調整回路手段と
を有する。
作用
第１の信号調整回路手段と第２の信号調整回路手段とをそれぞれＩＣとして一体構成することにより、ＩＣを必要段数だけ縦続接続可能となる。
好適には、前段の信号調整回路手段における信号合成結果を次段の信号合成に用いる。
【００１６】
さらに上述した第６の目的を達成するためには、前記第１の信号調整回路手段の第２の信号合成回路の出力を２ライン遅延する２ライン遅延回路と、
前記第１の信号調整回路手段の第２の信号合成回路の出力または前記２ライン遅延回路の出力を切り換えて前記第２の信号調整回路手段に前段の映像信号処理用キー信号処理装置のキー信号として印加するスイッチング回路と
をさらに有する。
【００１８】
第１実施例
本発明の映像信号処理用キー信号処理装置の第１実施例を図１を参照して述べる。第１実施例の映像信号処理用キー信号処理装置は１つのキー信号について１次元の調整（時間幅調整）を行う信号処理装置である。
図１に図解した映像信号処理用キー信号処理装置は、キー信号遅延回路１０Ａ、マトリクス回路（信号選択回路）２０Ａ、第１の信号補間回路３０Ａ、第２の信号補間回路３０Ｂ、および、信号合成回路４０Ａを有する。
【００１９】
図２は１種類のキー信号を処理する最も基本的な処理を行うキー信号調整回路の構成図である。
図２に示したキー信号調整回路は、図１に示したキー信号遅延回路１０Ａに対応しておりその構成を簡略化して示したキー信号遅延回路１０、図１に示したマトリクス信号選択回路２０Ａに対応しておりその構成を簡略化して示した信号選択回路２０、および、図１に示した第１の信号補間回路３０Ａおよび第２の信号補間回路３０Ｂを総称しておりその構成を簡略化して示した信号補間回路３０を有する。
以上から、図１に示した映像信号処理用キー信号処理装置は、基本回路構成を示した図２のキー信号調整回路と、信号合成回路４０Ａとを組み合わせた回路構成をしている。
【００２０】
図２に示したキー信号調整回路を参照して、キー信号の時間幅調整動作の基本を述べる。
このキー信号調整回路には、白／黒（または、０／１）の２値信号であるキー入力信号ＫＥＹＩＮが入力される。
【００２１】
キー信号遅延回路１０は単位クロック遅延回路１１〜１５を有し、これらの単位クロック遅延回路１１〜１５はキー入力信号ＫＥＹＩＮをクロックＣＬＫに基づいて順次遅延する。１クロックＣＬＫの値は、キー信号を用いて特殊効果を施す対象の映像信号の１ピクセル分のデータを転送する時間に対応している。したがって、キー信号遅延回路１０に入力されたキー入力信号ＫＥＹＩＮは、単位クロック遅延回路１１〜１５において順次、１ピクセル間隔の映像信号に対応する遅延時間で遅延されていく。
図１に示したキー信号遅延回路１０Ａは、図２に示したキー信号遅延回路１０に相当した回路構成をしており、キー入力信号ＫＥＹＩＮを順次、１クロックＣＬＫごと遅延するｎ個の遅延回路Ｄ0 〜Ｄn-1 が縦続接続されている。
【００２２】
図２に示した信号選択回路２０は、キー入力信号ＫＥＹＩＮそのもの、および、キー信号遅延回路１０において１クロック単位で順次遅延されたキー入力信号を受入れ、選択制御信号ＳＥＬＣＮＴに基づいて任意の遅延関係にあるキー入力信号と遅延キー信号、または、任意の遅延関係にある遅延キー信号の１対を選択して出力端子Ｏ0,Ｏ1 から出力する。
本実施例では、好適には、１クロックだけ遅延関係にある１対のキー信号を出力端子Ｏ0,Ｏ1 から出力する。１クロックだけ離れた２つの信号を選択すると、信号補間回路３０において補間の対象となる２つの信号の時間差に大きな隔たりがなく、たとえば、非加算混合（Non-Additive Mixing : ＮＡＭ）などのその後の演算処理において有益なキー信号が提供される。以下、本実施例においては、１クロックだけ遅延関係にある１対のキー信号を選択して出力した場合について述べる。
もちろん、信号選択回路２０は選択制御信号ＳＥＬＣＮＴの指令に応じて任意の遅延関係にある１対のキー信号を選択することができる。
図１に示したマトリクス回路２０Ａは、図２に示した信号選択回路２０と同様に、選択制御信号ＳＥＬＣＮＴに基づいてキー信号遅延回路１０Ａにおいて順次遅延された遅延キー信号から、それぞれ１対の２組の選択信号を出力する。第１組の１対の選択信号は出力端子ＯＵＴ１，ＯＵＴ２から出力され、第１の信号補間回路３０Ａに印加される。第２組の１対の選択信号は出力端子ＯＵＴ２，ＯＵＴ３から出力され、第２の信号補間回路３０Ｂに印加される。
なお、本実施例においては、出力端子ＯＵＴ０，ＯＵＴ１から出力される２つの遅延キー信号は１クロックＣＬＫだけずれたものである。つまり、第１組の１対の選択信号、すなわち、第１組の第１の選択信号と第２の選択信号とは、１クロックだけ離れた任意の遅延キー信号である。
同様に、出力端子ＯＵＴ２，ＯＵＴ３から出力される２つのキー信号は１クロックＣＬＫだけずれたものである。つまり、第２組の１対の選択信号、すなわち、第２組の第１の選択信号と第２の選択信号とは１クロックだけ離れた任意のキー信号である。
【００２３】
図２に示した信号補間回路３０は、信号選択回路２０で選択出力された１対のキー信号を入力し、その２つのキー信号の補間処理を行う。
図３（Ａ）〜（Ｃ）を参照して、信号補間回路３０の動作を述べる。
図３（Ａ）は図２のキー信号調整回路内の信号選択回路２０から出力された第１のキー信号の時間変化を示すグラフであり、図３（Ｂ）は信号選択回路２０から出力された第２のキー信号の時間変化を示すグラフであり、図３（Ｃ）は信号補間回路３０の補間結果を示すグラフである。
図３（Ａ）〜（Ｃ）において、横軸の１目盛りは１クロックＣＬＫの時間に対応している。
第２のキー信号ＩＮＢは、第１のキー信号ＩＮＡに対して１クロックＣＬＫだけ遅延している。この遅延関係は、キー入力信号ＫＥＹＩＮとキー信号遅延回路１０の単位クロック遅延回路１１の出力、または、単位クロック遅延回路１１の前後の信号など、１クロックＣＬＫだけ遅延しているものであれば、任意のものでよい。その選択は信号選択回路２０に印加された選択制御信号ＳＥＬＣＴＬによって規定されている。
信号補間回路３０は下記式に基づく信号補間演算を行う。
【００２４】
【数１】
ＯＵＴ３０＝Ｋ×ＩＮＡ＋（１−Ｋ）×ＩＮＢ      ・・（１）
ただし、Ｋは０〜１の値の補間係数であり、
ＩＮＡは第１のキー信号であり、
ＩＮＢは第２のキー信号であり、
ＯＵＴ３０は補間結果である。
【００２５】
図３（Ｃ）は係数Ｋ＝０．５の場合の信号補間回路３０の補間結果ＯＵＴ３０を示すグラフである。
図３（Ｃ）に図解したグラフは、係数Ｋ＝０．５の場合の第１のキー信号ＩＮＡと第２のキー信号ＩＮＢとの平均をとったキー信号の波形を示している。その結果、第１のキー信号ＩＮＡおよび第２のキー信号ＩＮＢはともに１クロックＣＬＫ単位で遅延する信号であったが、補間によって１クロックＣＬＫ以内の値も取りうることになる。１クロックが１ピクセル間隔に対応しているから、補間によって１ピクセル間隔以内、つまり、サブピクセルレベルのキー信号が得られたことになる。すなわち、信号補間結果ＯＵＴ３０は、ピクセル間隔の第１のキー信号ＩＮＡとピクセル間隔の第２のキー信号ＩＮＢとを用いて得られたサブピクセルレベルの補間キー信号を意味している。換言すれば、信号補間結果ＯＵＴ３０は、ピクセル間隔のキー入力信号ＫＥＹＩＮをサブピクセルレベルに信号調整した結果を意味している。係数Ｋは適宜設定できるから、係数Ｋを適切に設定することによって、信号調整量を調整できる。
このように補間結果ＯＵＴ３０は、１クロックＣＬＫごとではなく、１クロックＣＬＫ未満の時間に調整されているから、この補間結果ＯＵＴ３０を用いれば、従来のように、ピクセルごとの特殊効果処理ではなく、１ピクセル以下のサブピクセルレベルの特殊効果処理が可能になる。
キー入力信号ＫＥＹＩＮに対していかに信号調整するかについては、係数Ｋおよび信号選択回路２０で選択する１対のキー信号にとって規定される。換言すれば、係数Ｋと選択制御信号ＳＥＬＣＴＬによって信号調整量を規定できる。
【００２６】
図１に示した第１の信号補間回路３０Ａは、係数Ｋ０を用いて第１組の第１の選択信号と第２の選択信号について、式１においてＫ＝Ｋ０とした補間演算を行う。その結果、第１の信号補間回路３０Ａにおいて、第１組の第１の選択信号と第２の選択信号を用いた第１の信号調整が行われる。
図１に示した第２の信号補間回路３０Ｂは、係数Ｋ１を用いて第２組の第１の選択信号と第２の選択信号について、式１においてＫ＝Ｋ０とした補間演算を行う。その結果、第２の信号補間回路３０Ｂにおいて、第２組の第１の選択信号と第２の選択信号を用いた第２の信号調整が行われる。
【００２７】
図１に示した信号合成ユニット４０Ａには、第１の信号補間回路３０Ａから第１の信号調整された第１のキー信号ＩＮＡおよび第２の信号補間回路３０Ｂから第２の調整された第２のキー信号ＩＮＢが印加されている他、キー信号遅延回路１０Ａから１クロックごと遅延された遅延キー信号が印加されている。
【００２８】
図４は、図１に示した信号合成ユニット４０Ａに対応しており、構成を簡略化した信号合成回路４０の回路図である。
信号合成回路４０は、第１のキー信号ＩＮＡおよび第２のキー信号ＩＮＢを入力し、モード信号ＭＯＤＥの種類に基づいて信号合成を行い、合成結果ＯＵＴ４０を出力する。
ここで、本実施例におけるモード信号ＭＯＤＥの種類とその処理内容の例を表１に示す。
【００２９】
【表１】
0003543405.tif 000002
【００３０】
図５は図４に示した信号合成回路４０の動作を示すグラフであり、図５（Ａ）は信号合成回路４０に入力された第１のキー信号の時間変化を示すグラフであり、図５（Ｂ）は信号合成回路４０に入力された第２のキー信号の時間変化を示すグラフであり、図５（Ｃ）は第１のモード（モード０）に基づく信号合成回路４０の合成結果を示すグラフあり、図５（Ｄ）は第２のモード（モード１）に基づく信号合成回路４０の合成結果を示すグラフある。
図５（Ａ）に示し第１のキー信号ＩＮＡと図５（Ｂ）に示す第２のキー信号ＩＮＢを用いて、信号合成回路４０においてモード０（ポジティブＮＡＭ演算）の信号合成をすれば、図５（Ｃ）に図解したように、その合成結果ＯＵＴ４０の幅は広くなる。また、モード１（ネガティブＮＡＭ演算）の信号合成をすれば、図５（Ｄ）に図解したように、その合成結果ＯＵＴ４０の幅は狭くなる。
つまり、信号合成回路４０を用いて、モード０の信号合成を行えばキー信号の幅を広げることができ、モード１（ネガティブＮＡＭ演算）の信号合成を行えばキー信号の幅を狭くすることができる。したがって、モード０で信号合成したキー信号を用いれば、ボーダーライン処理、つまり、映像信号の幅を太く（広く）することができる。逆に、モード１で信号合成したキー信号を用いれば、映像信号の幅を狭くすることができる。
【００３１】
図６は図４に示した信号合成回路４０の他の動作を示すグラフであり、図６（Ａ）は信号合成回路４０に入力された第１のキー信号の時間変化を示すグラフであり、図６（Ｂ）は信号合成回路４０に入力された第２のキー信号の時間変化を示すグラフであり、図６（Ｃ）は第１のモード（モード０：ポジティブＮＡＭ演算）に基づく信号合成回路４０の合成結果を示すグラフある。
図６（Ａ）、（Ｂ）に示した第１のキー信号ＩＮＡと第２のキー信号ＩＮＢとは、時間差が相当ある。その結果、信号合成回路４０でモード０（ポジティブＮＡＭ演算）による信号合成を行うと、第１のキー信号ＩＮＡと第２のキー信号ＩＮＢとの信号の幅を拡張するような信号合成は行われず、合成結果ＯＵＴ４０は第１のキー信号ＩＮＡと第２のキー信号ＩＮＢとが単に出力された不連続な状態のキー信号となる。そのような不連続なキー信号は特殊効果処理には有効に使用できない。
【００３２】
このような２つの時間差が大きい第１のキー信号ＩＮＡおよび第２のキー信号ＩＮＢに対するモード０（ポジティブＮＡＭ演算）における信号合成の不具合を防止するためには、信号合成回路４０の信号合成に際しても、図１および図２を参照して述べたと同様に、キー入力信号ＫＥＹＩＮをクロックＣＬＫごと遅延したキー信号を用いることが望ましい。そのため、図１に示した信号合成ユニット４０Ａには、図１に示したキー信号遅延回路１０Ａからの遅延キー信号が印加されている。
図７（Ａ）〜（Ｆ）は図１に示したキー信号遅延回路１０Ａにおける信号合成を示すグラフである。つまり、図７はキー信号の時間幅を拡大するための第１のモードにおける信号合成の動作を示すグラフであり、図７（Ａ）は第１のキー信号ＩＮＡ−１、つまり、キー入力信号ＫＥＹＩＮの時間変化を示すグラフであり、図７（Ｂ）〜（Ｄ）は順次単位クロックだけ遅延された第１のキー信号ＩＮＡ−２〜ＩＮＡ−４の時間変化を示すグラフである。図７（Ｅ）は第２のキー信号ＩＮＢの時間変化を示すグラフである。図７（Ｆ）は第１のモードに基づく、図７（Ａ）〜（Ｄ）に図解した第１のキー信号ＩＮＡ−１〜ＩＮＡ−４と、図７（Ｅ）に図解した第２のキー信号ＩＮＢとの信号合成結果を示すグラフある。
このように、１クロックＣＬＫだけ遅延した第１のキー信号ＩＮＡと、第２のキー信号ＩＮＢとを合成すれば、第１のキー信号ＩＮＡと第２のキー信号ＩＮＢとの間に、図６（Ａ）、（Ｂ）に例示したような時間差があっても、キー信号の時間幅は不連続にならず、キー信号を連続した広い幅の信号に生成できる。
【００３３】
図８は図１に図解した信号合成ユニット４０Ａの回路構成図である。
信号合成ユニット４０Ａは、信号合成回路４０１〜４０７が図示のごとく接続されている。それぞれの信号合成回路４０１〜４０７の動作は、図４を参照して図解した信号合成回路４０と同様である。
第１の信号合成回路４０１は、キー信号遅延回路１０Ａの第２段の遅延回路Ｄ1 の入力キー信号ＩＮ１と第２段の遅延回路Ｄ1 の出力キー信号ＩＮ２（第３段の遅延回路Ｄ2 の入力キー信号ＩＮ２）との信号合成を行う。
この実施例における信号合成は、２つの信号の幅を広げるモード０（ポジティブＮＡＭ演算）の信号合成である。その他の信号合成回路４０２〜４０３も、信号合成回路４０１と同様にモード０（ポジティブＮＡＭ演算）で１クロックずれた２つの遅延キー信号の信号合成を行う。
信号合成ユニット４０Ａは、信号合成回路４０６において、基本的に、第１の信号補間回路３０Ａから第１の信号調整された第１のキー信号ＩＮＡと、第２の信号補間回路３０Ｂから第２の信号調整された第２のキー信号ＩＮＢとの信号合成を行うが、図１を図解して述べたように、キー信号遅延回路１０Ａからの遅延キー信号をも用いているから、かりに第１の信号補間回路３０Ａから第１の信号調整された第１のキー信号ＩＮＡと第２の信号補間回路３０Ｂから第２の信号調整された第２のキー信号ＩＮＢとの間に、図６（Ａ）、（Ｂ）を参照して図解した大きな時間差が存在しても、キー入力信号ＫＥＹＩＮの幅を広げることができる。
信号合成ユニット４０Ａは、図８に図解したモード０（ポジティブＮＡＭ演算）に限らず、表１に示した他の演算を行う回路を有しており、モード信号ＭＯＤＥに応じて表１に示した各種モードの演算を行うことができる。
【００３４】
以上述べたように、図１に図解した本発明の第１実施例の映像信号処理用キー信号処理装置を用いれば、マトリクス回路２０Ａにおいて選択制御信号ＳＥＬＣＮＴに基づいた任意の１対の組合せの第１および第２の組の遅延キー信号を選択し、第１の信号補間回路３０Ａおよび第２の信号補間回路３０Ｂにおいてこれら選択された２対の遅延キー信号についてそれぞれ係数Ｋ０および係数Ｋ１に基づいた信号補間を行い、さらに、信号合成ユニット４０Ａにおいてモード信号ＭＯＤＥで指定したモードに応じて信号補間されたキー信号を合成することができる。
【００３５】
本発明の第１実施例の映像信号処理用キー信号処理装置の実施に際しては、上述した例示に限らず種々の変形態様をとることができる。
たとえば、図１に示したマトリクス回路２０Ａまたは図２に示した信号選択回路２０においては、１クロック遅延した関係にある１対のキー信号のみを選択出力する場合について例示したが、１クロックだけ離れた１対のキー信号選択に限らず、選択制御信号ＳＥＬＣＮＴの値を任意に設定して任意の時間が離れたキー信号、たとえば、２クロック遅延関係にあるを選択出力してもよい。
また、図１のキー信号遅延回路１０Ａまたは図２のキー信号遅延回路１０は、単位遅延回路（素子）を縦続接続する場合について述べたが、キー信号遅延回路１０およびキー信号遅延回路１０Ａとしては、たとえば、１つのＲＡＭを用いて構成し、そのＲＡＭにキー入力信号を連続的に書き込み、読み出しクロックに応じて読み出すようにしても、１クロックごと遅延した遅延キー信号が提供される。
【００３６】
本発明の第１実施例の映像信号処理用キー信号処理装置によれば、キー信号をピクセル間隔より小さなサブピクセルレベルで調整することができる。
また本発明の第１実施例によれば、２つのキー信号の時間差が相当存在していても、キー入力信号の幅を連続させ、設定されたモードに応じて問題なく調整できる。
さらに本発明の第１実施例によれば、上述したようにサブピクセルレベルで調整した２つの信号を、希望するモードで信号合成することができる。
【００３７】
第２実施例
本発明の第２実施例の映像信号処理用キー信号処理装置について述べる。
図９はソフトのかかったボーダーライン処理を図解するグラフである。このような元の映像信号を３次元的なピラミッド状に展開していく画像処理には、３次元的な大きさを持つキー信号を作成する必要がある。
図１０はソフトのかかったドロップボーダー処理を図解するグラフである。このような元の映像信号を３次元的に連続し、その大きさを変化させていく画像処理には、３次元的な大きさを持つキー信号を作成する必要がある。
図９および図１０に示すように、ソフトのかかったボーダーライン処理またはソフトのかかったドロップボーダー処理を行うには、上述した１次元の信号調整を行う第１実施例のキー信号処理では充分でなく、キー信号の処理を２次元的な信号調整、さらには３次元的な信号調整に拡張する必要がある。
【００３８】
図１１は図９に示したソフトのかかったボーダーライン処理、および、図１０に示したソフトのかかったドロップボーダー処理を可能にするキー信号を生成する本発明の第２実施例の映像信号処理用キー信号処理装置の構成図である。
図１１に図解した映像信号処理用キー信号処理装置は、キー信号遅延回路１００、信号伝送バス２００、第１方向信号調整ユニットとしての縦（垂直）方向信号調整ユニット３００、第２方向信号調整ユニットとしての横（水平）方向信号調整ユニット４００、乗算ユニット５００、および、信号合成回路６００を有する。
この映像信号処理用キー信号処理装置の動作の概要を述べる。
キー信号遅延回路１００で信号調整および信号合成に用いるキー入力信号ＫＥＹＩＮを遅延する。
キー入力信号ＫＥＹＩＮおよび遅延されたキー信号は信号伝送バス２００を介して縦（垂直）方向信号調整ユニット３００に印加され、垂直方向に信号調整され、さらに信号合成されてその幅が拡張される。
縦（垂直）方向信号調整ユニット３００の出力は、横（水平）方向信号調整ユニット４００に印加されて、横（水平）方向信号調整ユニット４００において、水平方向に信号調整され、さらに信号合成されてその幅が拡張される。
このように垂直方向および水平方向に信号調整されたキー信号が、乗算ユニット５００において係数ＨＫ１〜ＨＫ８が乗ぜられて高さ方向の大きさが調整される。
信号合成回路６００において、このように信号調整されたキー信号がモード信号ＭＯＤＥに基づいて信号合成される。
【００３９】
第２実施例の映像信号処理用キー信号処理装置を詳細に述べる。
キー信号遅延回路１００はそれぞれキー信号を１Ｈ（映像信号の１水平同期期間に相当する時間）だけ遅延していく１Ｈライン遅延回路１０１〜１０４、縦（垂直）方向信号調整ユニット３００は８系列の垂直方向信号調整回路３０１〜３０３、横（水平）方向信号調整ユニット４００も８系列の水平方向信号調整回路４０１〜４０３、乗算ユニット５００も８系列の乗算回路５０１〜５０３を有する。
１Ｈライン遅延回路１０１〜１０４の段数は、キー信号処理をする映像信号の調整量および映像信号の数に応じて規定される。
縦（垂直）方向信号調整ユニット３００、横（水平）方向信号調整ユニット４００および乗算ユニット５００は、本実施例では、それぞれ８系列の回路を有する。８系列は、たとえば、図９に示したソフトがかかったボーダーライン処理の場合、その高さに相当する。図１０に示したソフトのかかったドロップボーダーの場合はその連続数に相当する。
【００４０】
キー信号遅延回路１００は、キー入力信号ＫＥＹＩＮを順次、１Ｈラインごとに遅延していく１Ｈライン遅延回路１０１〜１０４が縦続接続されて構成されている。これら１Ｈライン遅延回路１０１〜１０４としては、たとえば、映像信号処理に用いるフレームメモリなどを用いることができる。フレームメモリにキー入力信号ＫＥＹＩＮを書き込み、それを読みだすと、１Ｈ遅延されたキー信号となる。
上述した第１実施例の映像信号処理用キー信号処理装置におけるキー信号遅延回路１０Ａおよび図２に示した基本回路としてのキー信号遅延回路１０においては、キー入力信号に対してクロックに対応したピクセル単位の遅延を行っていたが、本実施例では、広がりを持った画像処理に適用可能なキー信号を生成するため、キー入力信号ＫＥＹＩＮを１Ｈラインについて遅延して信号処理する。もちろん、１Ｈラインの遅延の基準はクロックＣＬＫである。
中央の１Ｈライン遅延回路１０２の出力の遅延キー信号が、縦（垂直）方向信号調整ユニット３００、横（水平）方向信号調整ユニット４００などにおける信号処理のタイミング的な基準信号となる。つまり、中央の１Ｈライン遅延回路１０２の出力の遅延キー信号を中心として、縦（垂直）方向信号調整ユニット３００、横（水平）方向信号調整ユニット４００などはその前後について信号処理を行う。
【００４１】
信号伝送バス２００は、キー入力信号ＫＥＹＩＮおよびキー信号遅延回路１００で遅延した遅延キー信号を、縦（垂直）方向信号調整ユニット３００に印加する。
【００４２】
縦（垂直）方向信号調整ユニット３００は、キー入力信号ＫＥＹＩＮおよびキー信号遅延回路１００において遅延された遅延キー信号を入力して、入力したキー信号の垂直方向の大きさを調整する。
縦（垂直）方向信号調整ユニット３００は、この実施例においては、８個並列に設けられた垂直方向信号調整回路３０１〜３０３からなり、これらの回路３０１〜３０３は同じ回路構成している。
８個の垂直方向信号調整回路３０１〜３０３のそれぞれは、図１を参照して述べた第映像信号処理用キー信号処理装置におけるマトリクス回路２０Ａ、第１の信号補間回路３０Ａおよび第２の信号補間回路３０Ｂ、および、信号合成ユニット４０Ａに相当する回路で構成されている。ただし、第２実施例においては、キー信号遅延回路１００においてキー信号を遅延しているから、図１に示したクロック単位のキー信号遅延回路１０Ａは不要である。第２実施例における信号選択、信号補間、および、信号合成処理は図１を参照して述べた映像信号処理用キー信号処理装置と基本的に同様である。ただし、縦（垂直）方向信号調整ユニット３００においては、垂直方向について信号処理を行う。
【００４３】
横（水平）方向信号調整ユニット４００も、第２実施例においては、８個並列に設けられた水平方向信号調整回路４０１〜４０３からなり、これらの回路４０１〜４０３は同じ回路構成をしている。
８個の水平方向信号調整回路４０１〜４０３のそれぞれは、図１を参照して述べた映像信号処理用キー信号処理装置におけるマトリクス回路２０Ａ、第１の信号補間回路３０Ａおよび第２の信号補間回路３０Ｂ、および、信号合成ユニット４０Ａに相当する回路で構成されている。ただし、第２実施例においては、キー信号遅延回路１００において１Ｈごとキー信号を遅延しているから、図１に示した１クロックごと遅延するキー信号遅延回路１０Ａは不要である。第２実施例における信号選択、信号補間および信号合成処理は図１を参照して述べた映像信号処理用キー信号処理装置と基本的に同様である。ただし、横（水平）方向信号調整ユニット４００においては、水平方向について信号処理を行う。
【００４４】
乗算ユニット５００は、この実施例においては、８系列の乗算回路５０１〜５０３を有しており、縦（垂直）方向信号調整ユニット３００において垂直方向の信号調整、横（水平）方向信号調整ユニット４００において水平方向の信号調整した結果に、高さ方向の信号調整を行う。その信号調整は係数ＨＫ１〜ＨＫ８を乗ずることである。従って、乗算回路５０１〜５０３は水平方向信号調整回路４０１〜４０３の結果に係数ＨＫ１〜ＨＫ８を乗ずる。この乗算係数ＨＫ１〜ＨＫ８は選択制御信号ＳＥＬＣＮＴ、モード信号ＭＯＤＥなどと同様に操作者から設定される。
【００４５】
信号合成回路６００は上述した３次元的に信号調整されたキー信号を信号合成する。
その信号合成内容としては、モード０、つまり、ポジティブＮＡＭ演算が一般的であるが、キー信号の使用目的に応じては、ネガティブＮＡＭ演算、その他、表１に示した信号合成を行うことができる。その指定は操作者が設定したモード信号ＭＯＤＥによって行う。
【００４６】
以上のように第２実施例の映像信号処理用キー信号処理装置で信号処理されたキー信号を用いれば、映像信号に対して図９に示したソフトがかかったボーダーライン処理、あるいは、図１０に示したソフトがかかったドロップボーダー処理などが可能になる。
【００４７】
本発明の第２実施例の映像信号処理用キー信号処理装置の実施に際しては、図１１に図解した回路構成に限らず、種々の構成をとることができる。
たとえば、縦（垂直）方向信号調整ユニット３００と横（水平）方向信号調整ユニット４００の位置を逆にしてもよい。
あるいは、縦（垂直）方向信号調整ユニット３００の処理と横（水平）方向信号調整ユニット４００の処理を独立に行い、その結果を合成してもよい。
【００４８】
本発明の第２実施例の映像信号処理用キー信号処理装置によれば、第１実施例と同様に、キー信号をサブピクセルレベルで調整することができる。
また本発明の第２実施例によれば、第１実施例と同様に、２つの信号の時間が相当離れていても、キー信号の幅を連続させてモード信号にモードに応じて問題なく調整できる。
さらに本発明の第２実施例によれば、第１実施例と同様に、キー信号をサブピクセルレベルで調整した２つの信号を任意のモードで信号合成することができる。
【００４９】
加えて、本発明の第２実施例によれば、ソフトがかかったボーダーライン処理、または、ソフトがかかったドロップボーダー処理に好適なキー信号を生成可能である。
さらに本発明の映像信号処理用キー信号処理装置を、キー信号の垂直、水平両方向に対して効果を奏する帯域フィルタとして用いる場合、フィルタの性能が向上する。
【００５０】
第３実施例
本発明の第３実施例として、ソフトのかかったボーダーライン処理を可能にするキー信号、または、ソフトのかかったドロップボーダー処理を可能にするキー信号の生成を複合的に効率よく行う本発明の映像信号処理用キー信号処理装置について述べる。
図１２は本発明の第３実施例の映像信号処理用キー信号処理装置の構成図である。
この映像信号処理用キー信号処理装置は、セレクタ１１０、複数のキー信号変形回路１３１〜１３４からなるキー信号変形ユニット１３０、複数の乗算器１４１〜１４４からなる乗算ユニット１４０、第１の信号合成回路１５０、第２の信号合成回路１７０、第１の遅延回路１２１および第２の遅延回路１２２からなるタイミング調整回路１２０およびスイッチング回路１６０を有する。
図１２に示した映像信号処理用キー信号処理装置は、上述した第１実施例および第２実施例の映像信号処理用キー信号処理装置を構成する回路を用いて実現される。
【００５１】
図１２に示した映像信号処理用キー信号処理装置は、５つのキー信号ＫＩＮ０〜ＫＩＮ４について信号処理する構成である。これらのキー信号ＫＩＮ０〜ＫＩＮ４はセレクタ１１０に印加され、図１に示したマトリクス回路２０Ａまたは図２に示した信号選択回路２０と同様に、選択制御信号ＳＥＬＣＮＴに基づいて選択された任意の１対の信号が複数組選択される。
セレクタ１１０で選択された１対の組のキー信号はキー信号変形回路１３１〜１３４に印加される。
キー信号変形回路１３１〜１３４にはそれぞれ、図１および図２に示した信号遅延回路が設けられ、これら信号遅延されたキー信号について、図１１に示した信号調整が行われる。
キー信号変形回路１３１〜１３４のそれぞれは図１１に示した映像信号処理用キー信号処理装置の縦（垂直）方向信号調整ユニット３００と横（水平）方向信号調整ユニット４００とを組み込んだ回路構成になっている。つまり、キー信号変形回路１３１〜１３４のそれぞれの回路において、垂直方向の信号調整を行い、その結果について水平方向の信号を行う。あるいは、キー信号変形回路１３１〜１３４のそれぞれの回路において、水平方向の信号調整を行い、その結果について垂直方向の信号を行う。
乗算器１４１〜１４４において、図１１に示した乗算ユニット５００と同様に、キー信号変形回路１３１〜１３４で信号調整されたキー信号に対して係数を乗じて高さ方向の信号調整を行う。
その結果について、第１の信号合成回路１５０において、図１１に示した信号合成回路６００と同様に、第１のモード信号ＭＯＤＥＡに基づいて信号合成、つまり、この例では、ポジティブＮＡＭ演算を行う。
【００５２】
図１２に示した映像信号処理用キー信号処理装置はさらに第２の信号合成回路１７０において、第１の遅延回路１２１に入力される組合入力信号ＣＭＶＩＮと第１の信号合成回路１５０の出力と、または、セレクタ１１０で選択したキー信号ＫＩＮ０〜ＫＩＮ４のいずれかと第１の信号合成回路１５０の出力と、第２のモード信号ＭＯＤＥＢに基づいて信号合成を行う。第２の信号合成回路１７０における信号合成は、この例においては、たとえば、ポジティブＮＡＭ演算である。
この信号合成に際しては、第１の遅延回路１２１に入力される組合入力信号ＣＭＶＩＮと、セレクタ１１０で選択したキー信号ＫＩＮ０〜ＫＩＮ４のいずれかを選択するためにスイッチング回路１６０を用いる。スイッチング回路１６０は、カスケード回路構成の初段の場合、セレクタ１１０で選択したキー信号ＫＩＮ０〜ＫＩＮ４のいずれかを第２の信号合成回路１７０に印加する。また、カスケード回路構成の２段以降の場合、スイッチング回路１６０は、組合入力信号ＣＭＶＩＮを第２の信号合成回路１７０に印加する。つまり、カスケード回路構成の初段の場合、セレクタ１１０からのキー信号と第１の信号合成回路１５０からの結果とが第２の信号合成回路１７０において信号合成され、カスケード回路構成の２段以降は、組合入力信号ＣＭＶＩＮと第１の信号合成回路１５０からの結果とが第２の信号合成回路１７０において信号合成される。
第１の遅延回路１２１は、組合入力信号ＣＭＶＩＮと、セレクタ１１０から出力されキー信号変形ユニット１３０、乗算ユニット１４０および第１の信号合成回路１５０で信号処理された結果とのタイミングを合わせるための回路である。同様に、第２の遅延回路１２２は、セレクタ１１０で選択されたキー信号ＫＩＮ０〜ＫＩＮ４のいずれかと、セレクタ１１０から出力されキー信号変形ユニット１３０、乗算ユニット１４０および第１の信号合成回路１５０で信号処理された結果とのタイミングを合わせるための回路である。
【００５３】
第２の信号合成回路１７０の信号合成結果、つまり、組合出力信号ＣＭＶＯＵＴは、そのまま信号処理したキー信号として、あるいは、図１３に示す複合処理を行うために、次段の映像信号処理用キー信号処理装置に印加される。
また、キー信号変形回路１３４の出力がカスケード出力ＣＡＳＯＵＴとして次段の処理のために出力される。
第３実施例の映像信号処理用キー信号処理装置の詳細動作については、第４実施例の映像信号処理用キー信号処理装置とともに後で述べる。
【００５４】
第４実施例
本発明の第４実施例の映像信号処理用キー信号処理装置を図１３を参照して述べる。
図１３は本発明の第４実施例として、図１２に示した映像信号処理用キー信号処理装置を拡張した映像信号処理用キー信号処理装置の構成図である。
図１３に示した映像信号処理用キー信号処理装置は、図１２に示した映像信号処理用キー信号処理装置を１つの集積回路（ＩＣ）として構成し、これを必要段数だけ縦続接続を可能にしたものである。
図１３に示した映像信号処理用キー信号処理装置は、それぞれ映像信号１ライン走査する時間に相当する時間だけ遅延する１ライン遅延回路２１１〜２１４からなる第１の信号遅延ユニット２１０、図１２に示した映像信号処理用キー信号処理装置をＩＣにした映像信号処理用キー信号処理ＩＣ２２０、映像信号２ライン走査する時間に相当する時間だけ遅延する２ライン遅延回路２３０、スイッチング回路２４０、それぞれ映像信号１ライン走査する時間に相当する時間だけ遅延する１ライン遅延回路２５１〜２５４からなる第２の信号遅延ユニット２５０および映像信号処理用キー信号処理ＩＣ２２０と同等の第２の映像信号処理用キー信号処理ＩＣ２６０からなる。
第１の映像信号処理用キー信号処理ＩＣ２２０および第２の映像信号処理用キー信号処理ＩＣ２６０の基本動作については、図１２を参照して述べた。第１の映像信号処理用キー信号処理ＩＣ２２０には、前段の組合入力信号ＣＭＶＩＮが入力されないので、図１２に示したスイッチング回路１６０においてセレクタ１１０から出力したキー信号を第２の信号合成回路１７０に印加するが、第２の映像信号処理用キー信号処理ＩＣ２６０には、第１の映像信号処理用キー信号処理ＩＣ２２０の組合出力信号ＣＭＶＯＵＴが第２の映像信号処理用キー信号処理ＩＣ２６０の組合入力信号ＣＭＶＩＮとして印加されるので、この組合入力信号ＣＭＶＩＮを第２の信号合成回路１７０における信号合成に用いる。
第１の信号遅延ユニット２１０および第２の信号遅延ユニット２５０の基本機能は、図１１に示した１Ｈライン遅延回路１００と同様である。
スイッチング回路２４０は、第１の映像信号処理用キー信号処理ＩＣ２２０の組合出力信号ＣＭＶＯＵＴを直接選択して第２の映像信号処理用キー信号処理ＩＣ２６０の組合入力信号ＣＭＶＩＮとして出力するか、２ライン遅延回路２３０においてタイミング調整した結果を第１の映像信号処理用キー信号処理ＩＣ２２０の組合入力信号ＣＭＶＩＮとして印加するかを切り換える。
【００５５】
図１３に図解したように、第１の信号遅延ユニット２１０および第１の映像信号処理用キー信号処理ＩＣ２２０を１組として、スイッチング回路２４０および２ライン遅延回路２３０を介して、次段の組、つまり、第２の信号遅延ユニット２５０および第２の映像信号処理用キー信号処理ＩＣ２６０を、適宜、縦続接続して、必要なだけ、キー信号の複合処理を行うことができる。
２ライン遅延回路２３０は後述するように、滑らかな縁取りを行うための回路である。
【００５６】
第３実施例および第４実施例の動作説明
図１２に示した第３実施例の映像信号処理用キー信号処理装置、および、図１３に示した第４実施例の映像信号処理用キー信号処理装置の具体的な動作を述べる。
図１４は処理の対象となる基本となるキー入力信号ＫＥＹＩＮを立体的（斜視的に）に図解した図である。このキー入力信号ＫＥＹＩＮは、垂直方向にｖ０、水平方向にｈ０、高さ（レベル）ｌ（エル）０が一様な直方体として表されている。
図１４に示したキー入力信号ＫＥＹＩＮが図１３に示した映像信号処理用キー信号処理装置の第１の信号遅延ユニット２１０に印加されると、順次、図１５（Ａ）〜（Ｄ）に示したように、原点（基準時間）０に対して１Ｈずつ遅延されていく。
【００５７】
これら遅延されたキー信号ＫＩＮ０〜ＫＩＮ４が図１３に示した第１の映像信号処理用キー信号処理ＩＣ２２０に印加される。
第１の映像信号処理用キー信号処理ＩＣ２２０は、図１２の映像信号処理用キー信号処理装置と同等であり、上記第１の信号遅延ユニット２１０からのキー信号ＫＩＮ０〜ＫＩＮ４は、図１２のセレクタ１１０に印加され、キー信号変形ユニット１３０において垂直方向および水平方向について信号調整される。
ここでは、１例として、キー信号に影をつける例を述べる。図１６（Ａ）〜（Ｄ）はそれぞれ、キー信号変形回路１３１〜１３４の結果を示すグラフである。キー信号変形回路１３１〜１３４はそれぞれ、垂直方向に１Ｈ、水平方向に２クロックずつ順次ずらしている。
【００５８】
図１３の第１の映像信号処理用キー信号処理ＩＣ２２０内の図１２に示した乗算器１４１〜１４４において、図１６に示した結果に、それぞれ、係数＝８／９，７／９，６／９，５／９を乗ずる。つまり、図１６に示したキー信号の高さを上記係数に基づいて調整する。その結果を図１７（Ａ）〜（Ｄ）に図解する。
図１７（Ａ）〜（Ｄ）に図解したキー信号を、図１２に図解した第１の信号合成回路１５０および第２の信号合成回路１７０において合成すると、図１８に示したキー信号が得られる。この場合、図１２におけるスイッチング回路１６０はカスケード回路構成の初段側に選択され、セレクタ１１０から選択されたキー信号ＫＩＮ０が第２の遅延回路１２２を介して第２の信号合成回路１７０において第１の信号合成回路１５０からのキー信号と合成される。
【００５９】
以上、主として、図１２に示した映像信号処理用キー信号処理装置、つまり、図１３に示した第１の映像信号処理用キー信号処理ＩＣ２２０の動作例を述べた。
図１２に示したキー信号変形回路１３４または第１の映像信号処理用キー信号処理ＩＣ２２０からは、カスケード出力ＣＡＳＯＵＴとして出力されている。このカスケード出力ＣＡＳＯＵＴは、図１６（Ｄ）に示したキー信号である。
このカスケード出力ＣＡＳＯＵＴを、図１３に示したように、次段の第２の信号遅延ユニット２５０を介して、第２の信号遅延ユニット２５０に導く。それにより、第２の信号遅延ユニット２５０においても、上述した同様のキー信号処理を行うことができる。その処理結果を、図１９（Ａ）〜（Ｄ）に示す。
第２の映像信号処理用キー信号処理ＩＣ２６０においては、図１２に示すように、スイッチング回路１６０のカスケード回路構成の２段以降のスイッチが選択されて、第１の映像信号処理用キー信号処理ＩＣ２２０の組合出力信号ＣＭＶＯＵＴが第２の信号合成回路１７０において信号合成される。その結果を図２０に示す。
以上の処理により、図２０に図解したように３次元的な影を作るキー信号を生成することができる。
【００６０】
次に、図１３において、第１の映像信号処理用キー信号処理ＩＣ２２０と第２の映像信号処理用キー信号処理ＩＣ２６０との間に設けられた２ライン遅延回路２３０の機能について述べる。結論を先に述べると、２ライン遅延回路２３０は滑らかな縁取りを行うためのものである。
第１の映像信号処理用キー信号処理ＩＣ２２０での結果が、特定的には、図１２に示したキー信号変形ユニット１３０の結果が、図２１（Ａ）〜（Ｄ）に図解したようになっていると仮定する。図２１（Ａ）〜（Ｄ）に図解したキー信号は、図１４に図解したキー入力信号ＫＥＹＩＮを、２ライン＋４クロックだけ遅延したものを基準に、垂直方向に０．５Ｈ、水平方向に１クロックだけ幅を広げたものである。図２１（Ｄ）に示したキー信号は、キー信号変形回路１３４からカスケード出力ＣＡＳＯＵＴとして出力される。
図１２の乗算器１４１〜１４４から出力されるキー信号を図２２（Ａ）〜（Ｄ）に図解する。
第１の信号合成回路１５０の合成結果を図２３に示す。
図１２のスイッチング回路１６０はカスケード回路構成の初段側に選択されており、第２の遅延回路１２２に印加されるキー信号としては、セレクタ１１０において２ライン遅延したキー信号ＫＩＮ１が選択されている。第２の遅延回路１２２では４クロック分の遅延を行う。
図１３に示した第２の映像信号処理用キー信号処理ＩＣ２６０における、図１２に図解した乗算ユニット１４０と同等の乗算ユニットの結果を、図２４（Ａ）〜（Ｄ）に図解する。
図２４（Ａ）〜（Ｄ）に示した結果を、第２の映像信号処理用キー信号処理ＩＣ２６０内の第１の信号合成回路１５０で信号合成した結果を図２５に示す。第１の映像信号処理用キー信号処理ＩＣ２２０から出力される組合出力信号ＣＭＶＯＵＴは図２３に図解したキー信号であり、図１３に示すスイッチング回路２４０を２ライン遅延回路２３０を選択することにより２ラインだけ遅延される。その目的は、信号合成結果が、図２６に図解したように、ピラミッド型のキー信号の中央に第１の映像信号処理用キー信号処理ＩＣ２２０の結果を重ねるためである。
その結果、図２６に図解したように、第１の映像信号処理用キー信号処理ＩＣ２２０の結果と、第１の映像信号処理用キー信号処理ＩＣ２２０の結果とを希望するように重ねることができ、結果的に滑らかな縁取りをするキー信号が得られる。
【００６１】
以上の通り、第１の映像信号処理用キー信号処理ＩＣ２２０および第２の映像信号処理用キー信号処理ＩＣ２６０をカスケード（縦続）接続することにより、上述した第１実施例および第２実施例の効果に加えて、下記に例示する効果を奏する。
（１）キー信号の縁取り（ボーダーライン）が広くできる。
（２）キー信号の影を作る場合、影を長くできる。
（３）本実施例の映像信号処理用キー信号処理装置をキー信号の垂直、水平両方向に対して効果を奏する帯域フィルタとして用いる場合、フィルタの性能が向上する。
【００６２】
また、本実施例においては、図１２に示した映像信号処理用キー信号処理装置はＩＣとして実現され、そのＩＣを必要段数だけ縦続接続することにより、希望する複合的なキー信号の処理を容易に行うことができる。
【００６３】
以上述べた、図１２および図１３のキー信号処理例は例示であり、本発明の映像信号処理用キー信号処理装置は上述した用途に限らず、種々のキー信号処理に適用できる。
【００６４】
第５実施例
本発明の映像信号処理用キー信号処理装置の第５実施例としてのキー信号デフォーカス装置の構成図を図２７に示す。
図２７に示したキー信号デフォーカス装置は、単位クロック遅延回路１１Ｃ〜１４Ｃからなるキー信号遅延回路１０Ｃ、信号選択回路２０Ｃ、信号調整回路３１Ｃ〜３３Ｃからなる信号調整ユニット３０Ｃ、乗算回路４１Ｃ〜４３Ｃからなる信号乗算ユニット４０Ｃ、および、信号合成回路５０Ｃを有する。
図２７に図解したキー信号デフォーカス装置および図２８に示した位相調整回路は、上述した実施例の映像信号処理用キー信号処理装置を構成する回路の組み合わせである。つまり、図２７のキー信号遅延回路１０Ｃは図１のキー信号遅延回路１０Ａと実質的に同じであり、図２７の信号選択回路２０Ｃは図１のマトリクス回路２０Ａまたは図１２のセレクタ１１０と実質的に同じであり、図２７の信号合成回路５０Ｃは図１の信号合成回路４０Ａと実質的に同じである。ただし、信号調整ユニット３０Ｃのそれぞれの信号調整回路３１Ｃ〜３３Ｃは、図２８に示すように、それぞれ、第１の垂直方向信号調整回路３１１と第１の水平方向信号調整回路３１２、第２の垂直方向信号調整回路３２１と第２の水平方向信号調整回路３２２、第３の垂直方向信号調整回路３３１と第３の水平方向信号調整回路３３２、第４の垂直方向信号調整回路３４１と第４の水平方向信号調整回路３４２からなる。
なお、図２７においては、ｍ系統の信号調整回路３１Ｃ〜３３Ｃを示したが、図２８においては、ｍ＝４として４系統だけを図解している。以下の記述においては、４系統の場合について述べる。したがって、図２７に示した信号乗算ユニット４０Ｃ内の乗算回路（乗算器）も、図２８に図解したように４系統あるものとする。
【００６５】
図２７および図２８に図解したキー信号デフォーカス装置の動作について、図２９〜図３２を参照して述べる。
図２９（Ａ）に図解したキー入力信号ＫＥＹＩＮがキー信号デフォーカス装置に印加されたとき、キー信号遅延回路１０Ｃおよび信号選択回路２０Ｃを介して、信号調整ユニット３０Ｃ内の垂直方向信号調整回路３１１、３２１、３３１、３４１（図２８）で信号調整されたキー信号を図２９（Ｂ）〜（Ｅ）に図解する。ここでは、それぞれ縦方向が狭められている。
さらに、水平方向信号調整回路３１２、３２２、３３２、３４２（図２８）で信号調整されたキー信号を図２９（Ｆ）〜（Ｉ）に図解する。ここでは、それぞれ横方向が狭められている。
水平方向信号調整回路３１２、３２２、３３２、３４２の調整結果に、図２８に示した乗算器４１Ｂ〜４４Ｂで重みづけ処理をした結果を、図３０（Ａ）〜（Ｄ）に示す。
乗算器４１Ｃ〜４４Ｃの結果を信号合成回路５０Ｃで加算した結果、つまり、デフォーカス処理したキー信号を図３０（Ｅ）に示す。
【００６６】
以上の信号処理は、１方向、たとえば、垂直方向をみると、図３１（Ａ）に示したキー入力信号ＫＥＹＩＮに対して、図３１（Ｂ）〜（Ｄ）に示した波形のように垂直方向信号調整回路３１１、３２１、３３１、３４１において垂直方向の信号調整をし、さらに乗算回路４１Ｃ〜４４Ｃにおいて重みづけをし、図３１（Ｅ）に示したように信号合成回路５０Ｃにおいて信号合成をした結果ＫＥＹＯＵＴと同等になる。信号合成回路５０Ｃからのデフォーカス処理したキー出力信号ＫＥＹＯＵＴはキー入力信号ＫＥＹＩＮよりも滑らかなものとなる。
その結果を３次元的に見ると、図３２に示したように、滑らかな斜面をもつピラミッド型のデフォーカス信号となる。ただし、図３２に示したデフォーカスされたキー信号は、図３０（Ｅ）に示した４段ではなく、より実際的なものとして、１０段にした場合を示している。
【００６７】
本発明の映像信号処理用キー信号処理装置の実施に際しては、上述した種々の実施例に限らず、さらに種々の変形態様をとることができる。たとえば、上述した実施例を適宜組み合わせることは当業者にとって自明であるし、上述した実施例の修正、変形も当業者にとって自明である。
【００６８】
【発明の効果】
本発明によれば、キー信号をピクセル間隔以下のサブピクセルレベルで調整することができる。
また本発明によれば、２つのキー信号の時間が相当離れていても、キー信号の幅を連続してものとして、モード信号にモードに応じて問題なく調整できる。
さらに本発明によれば、キー信号をサブピクセルレベルで調整した２つの信号を任意のモードで信号合成することができる。
【００６９】
また本発明によれば、ソフトがかかったボーダーライン処理、または、ソフトがかかったドロップボーダー処理に好適なキー信号を生成可能である。
本発明によれば、キー信号の縁取り（ボーダーライン）が広くできる。
また本発明によれば、キー信号の影を作る場合、影を長くできる。
さらに本発明の映像信号処理用キー信号処理装置をキー信号の垂直、水平両方向に対して効果を奏する帯域フィルタとして用いる場合、フィルタの性能が向上する。
また本発明によれば、映像信号処理用キー信号処理装置をＩＣとして実現でき、そのＩＣを、必要段数だけ、縦続接続することにより、希望する複合的なキー信号の処理を容易に行うことができる。
【図面の簡単な説明】
【図１】図１は本発明の映像信号処理用キー信号処理装置の第１実施例の回路構成図である。
【図２】図２は図１における信号調整回路の構成図である。
【図３】図３は図２に示した信号調整回路の動作を示すグラフであり、図３（Ａ）は図１の信号調整回路内の信号選択回路から出力された第１のキー信号の時間変化を示すグラフであり、図３（Ｂ）は図２の信号調整回路内の信号選択回路から出力された第２のキー信号の時間変化を示すグラフであり、図３（Ｃ）は図２の信号調整回路内の信号補間回路の補間結果を示すグラフである。
【図４】図４は図１における信号合成回路の構成図である。
【図５】図５は図４に示した信号合成回路の動作を示すグラフであり、図５（Ａ）は信号合成回路に入力された第１のキー信号の時間変化を示すグラフであり、図５（Ｂ）は信号合成回路に入力された第２のキー信号の時間変化を示すグラフであり、図５（Ｃ）は第１のモードに基づく信号合成回路の合成結果を示すグラフあり、図５（Ｄ）は第２のモードに基づく信号合成回路の合成結果を示すグラフある。
【図６】図６は２つのキー信号相互の時間差が大きい場合、第１のモードにおける信号合成の動作を示すグラフであり、図６（Ａ）は信号合成回路に入力された第１のキー信号の時間変化を示すグラフであり、図６（Ｂ）は信号合成回路に入力された第２のキー信号の時間変化を示すグラフであり、図６（Ｃ）は第１のモードに基づく信号合成回路の合成結果を示すグラフある。
【図７】図７はキー信号の幅を拡大するためのポジティブＮＡＭ演算による信号合成の動作を示すグラフであり、図７（Ａ）は第１のキー信号の時間変化を示すグラフであり、図７（Ｂ）〜（Ｄ）は順次、単位クロックだけ遅延された第１のキー信号の時間変化を示すグラフであり、入力された第２のキー信号の時間変化を示すグラフであり、図７（Ｅ）は第２のキー信号の時間変化を示すグラフであり、図７（Ｆ）はポジティブＮＡＭ演算に基づく信号合成回路の合成結果を示すグラフある。
【図８】図８は図１に図解した信号合成ユニットの回路構成図である。
【図９】図９は本発明によるソフトのかかったボーダーライン処理を図解するグラフである。
【図１０】図１０は本発明によるソフトのかかったドロップボーダー処理を図解するグラフである。
【図１１】図１１は本発明の映像信号処理用キー信号処理装置の第２実施例として、図９に示したソフトのかかったボーダーライン処理、および図１０に示したソフトのかかったドロップボーダー処理を可能するキー信号を処理する映像信号処理用キー信号処理装置の構成図である。
【図１２】図１２は本発明の映像信号処理用キー信号処理装置の第３実施例として、ソフトのかかったボーダーライン処理を可能にするキー信号、または、ソフトのかかったドロップボーダー処理を可能にするキー信号などの処理を複合的に効率よくに行う映像信号処理用キー信号処理装置の構成図である。
【図１３】図１３は本発明の映像信号処理用キー信号処理装置の第４実施例として、図１２に示した映像信号処理用キー信号処理装置を拡張した構成図である。
【図１４】図１４は本発明の第３実施例および第４実施例の映像信号処理用キー信号処理装置において処理の対象となる基本となるキー信号を立体的に図解した図である。
【図１５】図１５（Ａ）〜（Ｄ）は、図１４に示したキー入力信号を順次、１Ｈラインずつ遅延した状態を示すグラフである。
【図１６】図１６（Ａ）〜（Ｄ）はそれぞれ、図１５に示したキー信号に対して、図１２に示したキー信号変形回路において、影をつけた結果を示すグラフである。
【図１７】図１７（Ａ）〜（Ｄ）は、図１６（Ａ）〜（Ｄ）に示した結果に、図１３の第１の映像信号処理用キー信号処理ＩＣ２２０内の図１２に示した乗算器において、それぞれ、係数＝８／９，７／９，６／９，５／９を乗じた結果を示すグラフである。
【図１８】図１８は、図１７（Ａ）〜（Ｄ）に示した結果を、図１２の第２の信号合成回路において信号合成した結果を示すグラフである。
【図１９】図１９（Ａ）〜（Ｄ）は、図１８に示した結果に、図１３の第２の映像信号処理用キー信号処理ＩＣで信号処理した結果を示すグラフである。
【図２０】図２０は、図１９（Ａ）〜（Ｄ）に示した結果を、図１３の第２の映像信号処理用キー信号処理において信号合成した結果を示すグラフである。
【図２１】図２１（Ａ）〜（Ｄ）は、図１３の第１の映像信号処理用キー信号処理ＩＣ内の、図１２に示したキー信号変形ユニットの処理結果を示すグラフである。
【図２２】図２２（Ａ）〜（Ｄ）は、図１３の第１の映像信号処理用キー信号処理ＩＣ内の、図１２に示した乗算ユニットの処理結果を示すグラフである。
【図２３】図２３は、図２２（Ａ）〜（Ｄ）に示した結果を、図１２の第１の信号合成回路において信号合成した結果を示すグラフである。
【図２４】図２４（Ａ）〜（Ｄ）は、図２３（Ａ）〜（Ｄ）に示した結果を、図１３の第２の映像信号処理用キー信号処理ＩＣ内の乗算ユニットで演算した結果を示すグラフである。
【図２５】図２５は、図２４（Ａ）〜（Ｄ）に示した結果を、第２の映像信号処理用キー信号処理ＩＣ内の第１の信号合成回路で信号合成した結果を示すグラフである。
【図２６】図２６は図２５に示した結果を、滑らかに縁取りするため、図１３の２ライン遅延回路の機能を説明するグラフである。
【図２７】図２７は、本発明の映像信号処理用キー信号処理装置の第５実施例のキー信号デフォーカス装置の構成図である。
【図２８】図２８は図２７の信号調整回路の回路構成図である。
【図２９】図２９は図２７および図２８に示したキー信号デフォーカス装置の動作例を示すグラフであり、図２９（Ａ）はキー入力信号、図２（Ｂ）〜（Ｅ）は垂直方向位相調整結果、図２９（Ｆ）〜（Ｉ）は水平方向位相調整結果を示すグラフである。
【図３０】図３０は図２７および図２８に示したキー信号デフォーカス装置の動作例を示すグラフであり、図３０（Ａ）〜（Ｄ）は乗算回路の重みづけ処理結果を示すグラフである。
【図３１】図３１は図２７および図２８のキー信号デフォーカス装置の処理を示すグラフであり、図３１（Ａ）はキー入力信号、図３１（Ｂ）〜（Ｄ）は垂直方向信号調整回路において垂直方向の位相調整をしさらに乗算回路において重みつけをした結果、図３１（Ｅ）は信号合成回路において信号合成をした結果を示すグラフである。
【図３２】図３２は図３１の結果を３次元的に表したデフォーカス処理されたキー信号の斜視図である。
【符号の説明】
１０・・キー信号遅延回路
１０Ａ・・キー信号遅延回路
１１〜１５・・単位クロック遅延回路
２０・・信号選択回路
２０Ａ・・マトリクス信号選択回路
３０・・信号補間回路
３０Ａ・・第１の信号補間回路
３０Ｂ・・第２の信号補間回路
３０Ｃ・・信号調整ユニット
３１Ｃ〜３３Ｃ・・信号調整回路
４０・・信号合成回路
４０Ａ・・信号合成ユニット
４０１〜４０７・・信号合成回路
４０Ｃ・・信号乗算ユニット
４１Ｃ〜４４Ｃ・・乗算器
５０Ｃ・・信号合成回路
１００・・キー信号遅延回路
１０１〜１０４・・１Ｈライン遅延回路
２００・・信号伝送バス
３００・・縦（垂直）方向信号調整ユニット
３０１〜３０３・・垂直方向信号調整回路
４００・・横（水平）方向信号調整ユニット
４０１〜４０３・・水平方向信号調整回路
５００・・乗算ユニット
５０１〜５０３・・乗算回路
６００・・信号合成回路
１１０・・セレクタ
１２０・・タイミング調整回路
１２１・・第１の遅延回路
１２２・・第２の遅延回路
１３０・・キー信号変形ユニット
１３１〜１３４・・キー信号変形回路
１４０・・乗算ユニット
１４１〜１４４・・乗算器
１５０・・第１の信号合成回路
１６０・・スイッチング回路
１７０・・第２の信号合成回路
２１０・・第１の信号遅延ユニット
２１１〜２１４・・１ライン遅延回路
２２０・・第１の映像信号処理用キー信号処理ＩＣ
２３０・・２ライン遅延回路
２４０・・スイッチング回路
２５０・・第２の信号遅延ユニット
２５１〜２５４・・１ライン遅延回路
２６０・・第２の映像信号処理用キー信号処理ＩＣ
３００・・縦（垂直）方向信号調整ユニット
３０１〜３０３・・垂直方向信号調整回路
４００・・横（水平）方向信号調整ユニット
４０１〜４０３・・水平方向信号調整回路
５００・・乗算ユニット
５０１〜５０３・・乗算回路
６００・・信号合成回路
【図１】
0003543405.tif 000003
【図２】
0003543405.tif 000004
【図３】
0003543405.tif 000005
【図４】
0003543405.tif 000006
【図５】
0003543405.tif 000007
【図６】
0003543405.tif 000008
【図７】
0003543405.tif 000009
【図８】
0003543405.tif 000010
【図９】
0003543405.tif 000011
【図１０】
0003543405.tif 000012
【図１１】
0003543405.tif 000013
【図１２】
0003543405.tif 000014
【図１３】
0003543405.tif 000015
【図１４】
0003543405.tif 000016
【図１５】
0003543405.tif 000017
【図１６】
0003543405.tif 000018
【図１７】
0003543405.tif 000019
【図１８】
0003543405.tif 000020
【図１９】
0003543405.tif 000021
【図２０】
0003543405.tif 000022
【図２１】
0003543405.tif 000023
【図２２】
0003543405.tif 000024
【図２３】
0003543405.tif 000025
【図２４】
0003543405.tif 000026
【図２５】
0003543405.tif 000027
【図２６】
0003543405.tif 000028
【図２７】
0003543405.tif 000029
【図２８】
0003543405.tif 000030
【図２９】
0003543405.tif 000031
【図３０】
0003543405.tif 000032
【図３１】
0003543405.tif 000033
【図３２】
0003543405.tif 000034