(57)【特許請求の範囲】
【請求項１】
高電圧電源の高電位側に主端子の一方が接続され、負荷に主端子の他方が接続された１個以上のパワーデバイスのゲートを駆動するための高耐圧ＩＣで、高電圧電源の低電位側を基準とした低電圧電源により電流を供給される低電位側低耐圧回路部分を含む高耐圧のＩＣチップと、前記パワーデバイスの主端子のうちどちらか一方を基準とした低電圧電源により電流が供給される高電位側低耐圧回路部分を含むゲート駆動用のＩＣチップとを備えたハイブリッド型の高耐圧ＩＣであって、前記低電位側低耐圧回路部分と高電位側低耐圧回路部分との間の信号をレベルシフトして伝送するための高耐圧トランジスタを高耐圧ＩＣチップ側に備え、絶縁するために高電圧が印加される接合の終端部の構造がループ状に形成された高耐圧接合終端構造をこの高耐圧トランジスタが備え、この高耐圧トランジスタのドレイン（コレクタ）電極が前記ループ状の高耐圧接合終端構造のループの一方側に、ソース（エミッタ）電極とゲート（ベース）電極とが前記ループ状の高耐圧接合終端構造のループの他方側に配置されたものであって、前記高耐圧トランジスタのドレイン電極から前記高電位側低耐圧回路部分への信号配線が前記高耐圧接合終端構造をまたいで設けられ、かつ、この信号配線が前記高耐圧接合終端構造表面から離れて設けられたことを特徴とする高耐圧ＩＣ。
【請求項２】
前記高耐圧トランジスタが低電位側低耐圧回路部分からの信号を高電位側低耐圧回路部分へレベルシフトして伝送するための高耐圧ｎチャネルトランジスタであり、ドレイン電極が高耐圧接合終端構造のループの内側であることを特徴とする請求項１に記載の高耐圧ＩＣ。
【請求項３】
前記高耐圧トランジスタが高電位側低耐圧回路部分からの信号を低電位側低耐圧回路部分へレベルシフトして伝送するための高耐圧ｐチャネルトランジスタであり、ドレイン電極が高耐圧接合終端構造のループの外側であることを特徴とする請求項１に記載の高耐圧ＩＣ。
【請求項４】
請求項１の個別のＩＣチップが同一プリント板に設置されたことを特徴とする請求項１に記載の高耐圧ＩＣ。
【請求項５】
高耐圧トランジスタがＭＯＳＦＥＴであることを特徴とする請求項１に記載の高耐圧ＩＣ。
【請求項６】
信号配線がボンディングワイヤーであることを特徴とする請求項１に記載の高耐圧ＩＣ。
【請求項７】
高耐圧接合終端構造の低電位側低耐圧回路部分の端と信号配線との距離が１００μｍ以上で５ｍｍ以下であることを特徴とする請求項１に記載の高耐圧ＩＣ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、パワーデバイスの制御駆動用などに用いられる高耐圧ＩＣで、パワーデバイスとは別の半導体基板または同一半導体基板上に形成される高耐圧ＩＣに関する。
【０００２】
【従来の技術】
ここでは参考文献が多数あるため、文献名はまとめて番号を付けて〔発明が解決しようとする課題〕の項の最後に記載し、文章中では文献名の番号を［    ］で示すことに留めた。また参考文献のＵＳＰ  Ｎｏの後に（  ）で示した内容は特許内容を簡単に説明したものである。
【０００３】
パワーデバイス［１］  〜［４］  は、モータ制御用のインバータやコンバータ、照明用のインバータ、各種電源およびソレノイドやリレーの駆動用スイッチ等の多くの分野で広く利用されている。このパワーデバイスの駆動や制御は、従来個別の半導体素子や電子部品を組み合わせて構成した電子回路［５］，［６］  によっていたが、近年ＬＳＩ（高集積度ＩＣ、ＩＣとは集積回路のこと）技術を利用した数十Ｖ級の低耐圧ＩＣ［７］，［８］  や数百Ｖ級の高耐圧ＩＣ［９］，［１０］が実用化されており、さらに駆動・制御回路とパワーデバイスとを同一半導体基板に集積化したパワーＩＣ［１１］，［１２］  が用いられインバータやコンバータなどの変換装置の小型化や高信頼性化が図られている。
【０００４】
図６はモータ制御用インバータのパワー部分を中心に説明する回路構成図である。三相モータＭｏを駆動するために用いるパワーデバイス（ここではＩＧＢＴであるＱ１〜Ｑ６とダイオードであるＤ１〜Ｄ６を示す）はブリッジ回路を構成し同一パッケージに収納されたパワーモジュール［１３］の構造をしている。ここでＩＧＢＴとは絶縁ゲート型バイポーラトランジスタのことである。主電源ＶＣＣは通常直流１００〜４００Ｖと高電圧である。主電源ＶＣＣの高電位側をＶＣＣＨ  、低電位側をＶＣＣＬ  と表した場合、ＶＣＣＨ  に接続されるＩＧＢＴＱ１〜Ｑ３を駆動するためには、ＩＧＢＴのゲート電極の電位はこれよりさらに高電位となるため、駆動回路にはフォトカプラー（ＰＣ：Ｐｈｏｔｏ  Ｃｏｕｐｌｅｒ）や高耐圧ＩＣ（ＨＶＩＣ：Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が用いられる。駆動回路の入出力端子Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）は通常マイクロコンピュータへ接続され、そのマイクロコンピュータによりインバータ全体の制御がなされる。
【０００５】
図７は図６で用いられる高耐圧ＩＣ（ＨＶＩＣ）の内部構成ユニットのブロック図を示す。その構成をつぎに説明する。入出力端子Ｉ／Ｏを通してマイクロコンピュータと信号のやりとりを行い、どのＩＧＢＴをオンさせ、どれをオフさせるかの制御信号を発生させる制御回路ＣＵ（Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）と、この制御回路ＣＵからの信号を入力ラインＳＩＮ４〜６で受けてＩＧＢＴのゲートドライブ用の出力ラインＯＵＴ４〜６から信号を出力し、またＩＧＢＴの過電流を電流検出端子［１４］ＯＣ４〜６で、過熱を温度端子［１５］ＯＴ４〜６で検出し、異常信号を出力ラインＳＯＵＴ４〜６で出力し、図６の主電源ＶＣＣの低電位側ＶＣＣＬ  に接続するＩＧＢＴＱ４〜Ｑ６を駆動する、ゲート駆動回路ＧＤＵ（ＧａｔｅＤｒｉｖｅ  Ｕｎｉｔ）４〜６と、ＧＤＵ４〜６と同じ機能で主電源ＶＣＣの高電位側ＶＣＣＨ  に接続するＱ１からＱ３を駆動するゲート駆動回路ＧＤＵ１〜３と、ＶＣＣＬ  レベルの制御回路ＣＵの信号とＶＣＣＨ  レベルとＶＣＣＬ  レベルの間を行き来するＧＤＵ１〜３の信号（ＳＩＮ１〜３、ＳＯＵＴ１〜３）との間を媒介する働きをするレベルシフト回路ＬＳＵ（Ｌｅｖｅｌ  Ｓｈｉｆｔ  Ｕｎｉｔ）とから構成されている。ＧＤＵ１〜３におけるドライブ電源ＶＤＤ１  〜ＶＤＤ３  （図８参照）からの高電位側をＶＤＤＨ１〜ＶＤＤＨ３、低電位側をＶＤＤＬ１〜ＶＤＤＬ３で示し、ＧＤＵ４〜６におけるドライブ電源からの共通電源がＶＤＤＣ  （図８でも省略されている）であり、この共通電源ＶＤＤＣ  の高電位側をＶＤＤＨＣ、低電位側をＶＤＤＬＣで示す。またＧＤＵ４〜６およびＣＵにおけるドライブ共通電源ＶＤＤＣ  は１０〜２０Ｖ程度であり、この共通電源ＶＤＤＣ  の低電位側ＶＤＤＬＣは図６の主電源ＶＣＣの低電位側ＶＣＣＬ  に接続する。
【０００６】
図８は図７のＧＤＵ１とＩＧＢＴＱ１のさらに詳細な接続図を示す。ここではその他のＧＤＵとＩＧＢＴは省略している。ＧＤＵ１のドライブ電源ＶＤＤ１  は１０〜２０Ｖ程度であり、その低電位側ＶＤＤＬ１はＩＧＢＴＱ１  のエミッタ端子Ｅに即ちインバータ出力のＵ相に接続され、ＩＧＢＴＱ１のコレクタ端子Ｃが主電源ＶＣＣの高電位側ＶＣＣＨ  に接続されている。このため、ＩＧＢＴＱ１がオンした時はＶＤＤＬ１の電位はＶＣＣＨ  の電位とほぼ等しくなり、またＩＧＢＴＱ１がオフした時はＶＤＤＬ１の電位はＶＣＣＬ  の電位とほぼ等しくなる。従って、ＧＤＵ１と他の回路ユニットとの間には主電源ＶＣＣの電圧より、さらに高い絶縁耐圧が必要であり、このことはＧＤＵ２、３についても同様である。そしてレベルシフト回路ＬＳＵはそれ自体が高耐圧でなければならない。同図においてＩＧＢＴＱ１は電流検出端子［１６］Ｍと温度検出素子θおよび温度検出端子［１７］Ｔｅｍｐを備え、ゲート駆動回路ＧＤＵ１は電流検出端子ＯＣ１や温度検出端子ＯＴ１によりＩＧＢＴＱ１の異常を検出し、異常信号を出力ラインＳＯＵＴ１から出力する。ＯＵＴ１はゲート駆動端子である。
【０００７】
図９は図６と同一回路をインテリジェントパワーモジュール［１８］と呼ばれる製品を用いて構成した構成図である。この場合ゲート駆動回路ＧＤＵ１〜ＧＤＵ６は、低耐圧ＩＣや個別電子部品および半導体素子からなり、パワーデバイス（Ｑ１〜Ｑ６、Ｄ１〜Ｄ６）とともにパワーデバイス側のパッケージに備えられている。この場合でも、外付けの駆動回路としてはフォトカプラー（ＰＣ）や高耐圧ＩＣ（ＨＶＩＣ）が用いられる。
【０００８】
図１０は図９のＩＧＢＴＱ１およびＧＤＵ１のまわりの回路を詳細に示したものである。ＳＩＮ１およびＳＯＵＴ１は外部の構成となるＰＣやＨＶＩＣに接続される。
またその他の構成例として、ＧＤＵ１とＱ１を１チップ（同一の半導体基板）に集積化するパワーＩＣ技術［１９］，［２０］  や図９の全ての回路を１チップに集積化するパワーＩＣ技術［１１］，［１２］  も開示されている。
【０００９】
図１１は図７に示した高耐圧ＩＣ（ＨＶＩＣ）のチップの平面図を示し、各回路ユニットの配置が分かるように描いている。他の回路ユニットから高耐圧で分離される必要のあるＧＤＵ１は接合分離［２１］，［２２］，［１０］や誘電体分離［２３］，［１１］，［１２］により電気的に分離された島の中に形成されており、その周縁部を高耐圧接合終端構造［１１］，［２１］  ＨＶＪＴ（絶縁するために高電圧が印加される接合の終端部の構造をいう）により囲まれている。レベルシフト回路ＬＳＵの中には主電源ＶＣＣの低電位側の電位ＶＣＣＬ  レベルの信号をドライブ電源ＶＤＤ１  の低電位側の電位ＶＤＤＬ１レベルの信号（入力ラインＳＩＮ１の信号）にレベルシフトするための高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）が設けられている。この高耐圧ｎチャネルＭＯＳＦＥＴには、中心のドレイン電極ＤＮ  を囲んで高耐圧接合終端構造［１０］，［１１］  ＨＶＪＴが設けられている。またＧＤＵ１の分離された島の中にはＶＤＤＬ１レベルの信号（出力ラインＳＯＵＴ１の信号）をＶＣＣＬ  レベルの信号にレベルシフトするための高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）が設けられており、この場合もドレイン電極ＤＰ  を囲んで高耐圧接合終端構造ＨＶＪＴが設けられている。そして、ＧＤＵ１の入力ラインＳＩＮ１と出力ラインＳＯＵＴ１が、高耐圧接合終端構造ＨＶＪＴの上を通ってＧＤＵ１とＬＳＵの間にそれぞれ跨がって配線されている。また各ＧＤＵには図８で示したＯＵＴ端子、ＯＣ端子、ＯＴ端子が配置され、ＧＤＵ１〜ＧＤＵ３にはＶＤＤＨ１〜ＶＤＤＨ３の端子、ＶＤＤＬ１〜ＶＤＤＬ３の端子が配置され、またＧＤＵ４〜ＧＤＵ６にはＶＤＤＨＣの端子とＶＤＤＬＣの端子が配置されている。同図ではＧＤＵ１とＧＤＵ４の詳細な説明をし、他のＧＤＵは詳細な配置説明は省略した。
【００１０】
前記した従来の高耐圧ＩＣやパワーＩＣの課題は６００Ｖを越える高耐圧化が困難なこと、製造コストが高いことなどであるが、さらに詳細に説明すると次のようになる。
（１）分離技術に関する課題
先に述べたように、他の部分と電位の大きく異なる回路ユニット（例えば図１１のＧＤＵ１、２、３）を他の部分から電気的に高耐圧で分離する分離技術には誘電体分離［１１］，［１２］，［２３］、接合分離［１０］，［２１］，［２２］、自己分離［２０］，［２４］  などの技術がある。しかし誘電体分離や接合分離は分離構造が複雑で製造コストが高く、耐圧が高くなるほど、この製造コストがさらに高くなる。また自己分離は製造コストは低く抑えられるが、ＣＭＯＳ（相補形ＭＯＳＦＥＴ）構成では高耐圧化技術が未だ開発されておらず、一方、高耐圧化が可能なＮＭＯＳ（ｎチャネルＭＯＳＦＥＴ）構成ではアナログ回路（先で述べた電流検出回路や温度検出回路を指す）の高精度化が極めて困難である。
（２）高耐圧接合終端構造ＨＶＪＴに関する課題
高耐圧接合終端構造は、縦型パワーデバイス用のもの［２５］，［２６］  、横型高耐圧デバイス用のもの［２７］，［２８］，［２９］など個々の用途別に各種構造が開示されている。しかしながら、高耐圧化したＩＣであるＨＶＩＣやパワーデバイスを集積した高耐圧パワーＩＣにおいては、集積回路ユニット間の高耐圧接合終端構造（図１１のＧＤＵ１〜３の回り）、高耐圧横型ｎチャネルＭＯＳＦＥＴ用の高耐圧接合終端構造（図１１のＨＶＮのＤＮ  の回り）、高耐圧横型ｐチャネルＭＯＳＦＥＴ用の高耐圧接合終端構造（図１１のＨＶＰのＤＰ  の回り）、さらには縦型パワーデバイス用の高耐圧接合終端構造など多くの用途の高耐圧接合終端構造を同一チップ上に形成する必要がある。従来のような汎用性の少ない構造で高耐圧ＩＣやパワーＩＣを実現しようとすると、多くの異なる高耐圧接合終端構造ＨＶＪＴを同一チップ上に形成しなければならず、製造コストが高くなる。
【００１１】
【発明が解決しようとする課題】
信号配線下の高耐圧接合終端構造に関する課題として次のものがある。
高耐圧ＩＣでは、電位の大きく異なる集積回路ユニット（例えば図１１のＧＤＵ１とＬＳＵ）間での信号のやり取りを行うため、高耐圧接合終端構造ＨＶＪＴ上に信号配線を通すことが必要とされる。ところが、高耐圧接合終端構造ＨＶＪＴ上を信号配線を通すとこの信号配線の電位の影響を受けて、高耐圧接合終端構造ＨＶＪＴの耐圧が低下する問題がある［３０］。この問題を解決するために、いくつかの構造［１０］，［１１］，［１２］，［３１］  が提案されているが、構造が複雑なため製造コストが高くなる。またこれらの提案されている構造では信号配線の影響を皆無にできなく、耐圧低下の程度を少なくしている丈であり、６００Ｖ程度の耐圧までは実用化できても、それ以上の耐圧のものはまだ実現していない。
【００１２】
この発明は、高耐圧接合終端構造ＨＶＪＴ上を信号配線を通すとこの信号配線の電位の影響を受けて、高耐圧接合終端構造ＨＶＪＴの耐圧が低下するという前記課題を解決し、低コストな高耐圧ＩＣおよびそれに用いる高耐圧レベルシフト回路を提供することを目的とする。
参考文献
〔１〕ＵＳＰ  ４，３６４，０７３（ＩＧＢＴ関連）
〔２〕ＵＳＰ  ４，８９３，１６５（ノンパンチスルー形ＩＧＢＴ関連）
〔３〕ＵＳＰ  ５，００８，７２５（パワーＭＯＳＦＥＴ関連）
〔４〕ＥＰ  ０，０７１，９１６、特開昭５８−３９０６５に対応（  高速ダイオード内蔵パワーＭＯＳＦＥＴ関連）
〔５〕ＵＳＰ  ５，０９１，６６４（駆動回路関連）
〔６〕ＵＳＰ  ５，２８７，０２３（駆動回路関連）
〔７〕ＵＳＰ  ４，９４７，２３４（低耐圧ＩＣとパワーデバイス関連）
〔８〕ＵＳＰ  ４，９３７，６４６（低耐圧ＩＣとパワーデバイス関連）
〔９〕Ａ．Ｗｅｇｅｎｅｒ  ａｎｄ  Ｍ．Ａｍａｔｏ  ”Ａ  ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＩＮＴＥＲＦＡＣＥ  ＩＣ  ＦＯＲ  ＨＡＬＦ−ＢＲＩＤＧＥＣＩＲＣＵＩＴＳ”  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ，ｖｏｌ．８９−１，ｐｐ．４７６−４７８（１９８９）
〔１０〕Ｔ．Ｔｅｒａｓｈｉｍａ  ｅｔ  ａｌ  ”Ｓｔｒｕｃｔｕｒｅ  ｏｆ  ６００Ｖ  ＩＣ  ａｎｄ  Ａ  Ｎｅｗ  Ｖｏｌｔａｇｅ  Ｓｅｎｓｉｎｇ  Ｄｅｖｉｃｅ”  ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．２２４−２２９（１９９３）
〔１１〕Ｋ．Ｅｎｄｏ  ｅｔ  ａｌ  ”Ａ  ５００Ｖ  １Ａ  １−ｃｈｉｐ  Ｉｎｖｅｒｔｅｒ  ＩＣ  ｗｉｔｈ  ａ  Ｎｅｗ  Ｅｌｅｃｔｒｉｃ  Ｆｉｅｌｄ  Ｒｅｄｕｃｔｉｏｎ  Ｓｔｒｕｃｔｕｒｅ”  ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ６ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．３７９−３８３（１９９４）
〔１２〕Ｎ．Ｓａｋｕｒａｉ  ｅｔ  ａｌ  ”Ａ  ｔｈｒｅｅ−ｐｈａｓｅ  ｉｎｖｅｒｔｅｒ  ＩＣ  ｆｏｒ  ＡＣ２２０Ｖ  ｗｉｔｈ  ａ  ｄｒａｓｔｉｃａｌｌ  ｓｍａｌｌ  ｃｈｉｐ  ｓｉｚｅ  ａｎｄ  ｈｉｇｈｌｙ  ｉｎｔｅｌｌｉｇｅｎｔ  ｆｕｎｃｔｉｏｎｓ”  ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  Ｔｈｅ  ５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄＩＣｓ，ｐｐ．３１０−３１５（１９９３）
〔１３〕Ｍ．Ｍｏｒｉ  ｅｔ  ａｌ  ”Ａ  ＨＩＧＨ  ＰＯＷＥＲ  ＩＧＢＴ  ＭＯＤＵＬＥ  ＦＯＲ  ＴＲＡＣＴＩＯＮ  ＭＯＴＯＲ  ＤＲＩＶＥ”ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．２８７−２８９（１９９３）
〔１４〕ＵＳＰ  ５，１５９，５１６  （電流検出方法関連）
〔１５〕ＵＳＰ  ５，０７０，３２２  （温度検出方法関連）
〔１６〕ＵＳＰ  ５，０９７，３０２  （電流検出用素子関連）
〔１７〕ＵＳＰ  ５，３０４，８３７  （温度検出用素子関連）
〔１８〕Ｋ．Ｒｅｉｎｍｕｔｈ  ｅｔ  ａｌ  ”Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅｓ  ｆｏｒ  Ｄｒｉｖｉｎｇ  Ｓｙｓｔｅｍｓ”ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ６ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．９３−９７（１９９４）
〔１９〕ＵＳＰ  ４，６７７，３２５  （ＩＰＳ関連）
〔２０〕ＵＳＰ  ５，０５３，８３８  （ＩＰＳ関連）
〔２１〕Ｒ．Ｚａｍｂｒａｎｏ  ｅｔ  ａｌ  ”Ａ  Ｎｅｗ  Ｅｄｇｅ  Ｓｔｒｕｃｔｕｒｅ  ｆｏｒ  ２ｋＶｏｌｔ  Ｐｏｗｅｒ  ＩＣ  Ｏｐｅｒａｔｉｏｎ”  ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ６ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．３７３−３７８（１９９４）
〔２２〕Ｍ．Ｆ．Ｃｈａｎｇ  ｅｔ  ａｌ  ”Ｌａｔｅｒａｌ  ＨＶＩＣ  ｗｉｔｈ  １２００−Ｖ  Ｂｉｐｏｌａｒ  ａｎｄ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｄｅｖｉｃｅｓ”ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−３３，Ｎｏ．１２，ｐｐ．１９９２−２００１（１９８６）
〔２３〕Ｔ．Ｏｈｏｋａ  ｅｔ  ａｌ  ”Ａ  ＷＡＦＥＲ  ＢＯＮＤＥＤ  ＳＯＩ  ＳＴＲＵＣＴＵＲＥ  ＦＯＲ  ＩＮＴＥＬＬＩＧＥＮＴ  ＰＯＷＥＲ  ＩＣｓ”  ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  ５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ，ｐｐ．１１９−１２３（１９９３）
〔２４〕Ｊ．Ｐ．ＭＩＬＬＥＲ  ”Ａ  ＶＥＲＹ  ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＴＥＣＨＮＯＬＯＧＹ（ｕｐ  ｔｏ  １２００Ｖ）  ＦＯＲ  ＶＥＲＴＩＣＡＬ  ＳＭＡＲＴ  ＰＯＥＷＲ  ＩＣｓ”  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ，ｖｏｌ．８９−１，ｐｐ．４０３−４０４（１９８９）
〔２５〕ＵＳＰ  ４，３９９，４４９  （パワーデバイスのＨＶＪＴ関連）
〔２６〕ＵＳＰ  ４，６３３，２９２  （パワーデバイスのＨＶＪＴ関連）
〔２７〕ＵＳＰ  ４，８１１，０７５  （横型ＭＯＳＦＥＴのＨＶＪＴ関連）
〔２８〕ＵＳＰ  ５，２５８，６３６  （横型ＭＯＳＦＥＴのＨＶＪＴ関連）
〔２９〕ＵＳＰ  ５，０８９，８７１  （横型ＭＯＳＦＥＴのＨＶＪＴ関連）
〔３０〕Ｐ．Ｋ．Ｔ．ＭＯＫ  ａｎｄ  Ｃ．Ａ．Ｔ．ＳＡＬＡＭＡ  ”Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｉｎｄｕｃｅｄ  Ｂｒｅａｋｄｏｗｎ  ｉｎ  ＨＶＩＣ’ｓ”  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ，ｖｏｌ．８９−１，ｐｐ．４３７−４３８（１９８９）
〔３１〕ＵＳＰ  ５，０４３，７８１  （  パワーＩＣ関連）
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、解決手段として、高電圧電源の高電位側に主端子の一方が接続され、負荷に主端子の他方が接続された１個以上のパワーデバイスのゲートを駆動するための高耐圧ＩＣで、高電圧電源の低電位側を基準とした低電圧電源により電流を供給される低電位側低耐圧回路部分を含む高耐圧のＩＣチップと、前記パワーデバイスの主端子のうちどちらか一方を基準とした低電圧電源により電流が供給される高電位側低耐圧回路部分を含むゲート駆動用のＩＣチップとを備えたハイブリッド型の高耐圧ＩＣであって、前記低電位側低耐圧回路部分と高電位側低耐圧回路部分との間の信号をレベルシフトして伝送するための高耐圧トランジスタを高耐圧ＩＣチップ側に備え、絶縁するために高電圧が印加される接合の終端部の構造がループ状に形成された高耐圧接合終端構造をこの高耐圧トランジスタが備え、この高耐圧トランジスタのドレイン（コレクタ）電極が前記ループ状の高耐圧接合終端構造のループの一方側に、ソース（エミッタ）電極とゲート（ベース）電極とが前記ループ状の高耐圧接合終端構造のループの他方側に配置されたものであって、前記高耐圧トランジスタのドレイン電極から前記高電位側低耐圧回路部分への信号配線が前記高耐圧接合終端構造をまたいで設けられ、かつ、この信号配線が前記高耐圧接合終端構造表面から離れて設ける。そして、前記高耐圧トランジスタが低電位側低耐圧回路部分からの信号を高電位側低耐圧回路部分へレベルシフトして伝送するための高耐圧ｎチャネルトランジスタであり、ドレイン電極が高耐圧接合終端構造のループの内側であることとする。あるいは、前記高耐圧トランジスタが高電位側低耐圧回路部分からの信号を低電位側低耐圧回路部分へレベルシフトして伝送するための高耐圧ｐチャネルトランジスタであり、ドレイン電極が高耐圧接合終端構造のループの外側であることとする。更に、個別のＩＣチップが同一プリント板に設置されたこととする。また。高耐圧トランジスタがＭＯＳＦＥＴであるとよい。信号配線がボンディングワイヤーであるとよく、高耐圧接合終端構造の低電位側低耐圧回路部分の端と信号配線との距離が１００μｍ以上で５ｍｍ以下であると効果的である。
【００１４】
尚、文章中の表現でソース、ゲート、ドレインはＭＯＳＦＥＴの場合で、括弧で示したエミッタ、ベース、コレクタはその他のトランジスタの場合を示す。
また、「パワーデバイスの主端子のうちどちらか一方を基準とした低電圧電源により電流を供給される高電位側低耐圧回路部分」の文章中で、どちらか一方とは、高電位側のパワーデバイスがｎチャネル素子の場合は負荷側が基準となり、ｐチャネル素子の場合には電源側が基準となることを意味している。ここで基準となるとは、パワーデバイスのソース（エミッタ）電極が基準電位点（通称アース点）となることを意味する。
【００１５】
請求項１〜７によれば、信号配線と高耐圧接合終端構造の距離が従来と比較して一桁以上大きくできるので、信号配線と高耐圧接合終端構造との間の空間容量（浮遊容量）が従来より一桁以上小さくなり、従って、信号配線による高耐圧接合終端構造の耐圧低下の影響も従来より一桁以上小さくすることができる。
【００１６】
【発明の実施の形態】
以下の図中の各符号は前記と同様であり、説明は省略する。
図１は第一参考例で、同図（ａ）は平面図、同図（ｂ）は側面図を示す。高耐圧接合終端構造ＨＶＪＴが高電位側低耐圧回路であるＧＤＵ１〜ＧＤＵ３と、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）および高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）にそれぞれ設けられている。高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）および高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）は、ドレイン電極が高耐圧接合終端構造ＨＶＪＴのループの内側に、ソース電極とゲート電極とが高耐圧接合終端構造ＨＶＪＴのループの外側に配置されている。そして、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）のドレイン電極ＤＮ  とＧＤＵ１、高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）のドレイン電極ＤＰ  とＬＳＵとがＳＩＮ１およびＳＯＵＴ１でそれぞれ接続される。このＳＩＮ１、ＳＯＵＴ１は金線などのボンディングワイヤで形成される。またＧＤＵ１〜ＧＤＵ３の各高耐圧接合終端構造ＨＶＪＴの外側の端、およびＨＶＮ、ＨＶＰの各高耐圧接合終端構造ＨＶＪＴの外側の端とボンディングワイヤとの間隔を１００μｍ以上離すことによって、空間容量（浮遊容量）を従来より１桁小さくできる。またこの間隔は大きいほど空間容量を小さくできるが実用的には５ｍｍ程度が最大で、通常１ｍｍ程度がよい。ここで外側の端とはＧＤＵ１〜ＧＤＵ３の各高耐圧接合終端構造ＨＶＪＴおよびＨＶＮの場合は低電位側低耐圧回路と接する箇所、ＨＶＰの場合は高電位側低耐圧回路と接する箇所を意味する。
【００１７】
図２は第二参考例で、同図（ａ）は平面図、同図（ｂ）は側面図を示す。高耐圧接合終端構造ＨＶＪＴがＧＤＵ４〜ＧＤＵ６とＣＵおよびＬＳＵとで構成される低電位側低耐圧回路、ＧＤＵ１〜ＧＤＵ３、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）および高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）にそれぞれ設けられ、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）とＧＤＵ１、高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）とＬＳＵとがＳＩＮ１およびＳＯＵＴ１で接続される。このＳＩＮ１、ＳＯＵＴ１は金線などのボンディングワイヤである。またＧＤＵ１〜ＧＤＵ３の各高耐圧接合終端構造ＨＶＪＴの外側の端、およびＨＶＮ、ＨＶＰの高耐圧接合終端構造ＨＶＪＴの外側の端とボンディングワイヤとは１００μｍ以上離すことによって、前記と同様の効果が得られる。
【００１８】
図３は第三参考例で、同図（ａ）は平面図、同図（ｂ）は側面図を示す。高耐圧接合終端構造ＨＶＪＴがチップ周辺部、ＧＤＵ１〜ＧＤＵ３、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）および高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）にそれぞれ設けられ、高耐圧ｎチャネルＭＯＳＦＥＴ（ＨＶＮ）とＧＤＵ１、高耐圧ｐチャネルＭＯＳＦＥＴ（ＨＶＰ）とＬＳＵとがＳＩＮ１およびＳＯＵＴ１で接続される。このＳＩＮ１、ＳＯＵＴ１は金線などのボンディングワイヤである。またＧＤＵ１〜ＧＤＵ３の各高耐圧接合終端構造ＨＶＪＴの外側の端、およびＨＶＮ、ＨＶＰの高耐圧接合終端構造ＨＶＪＴの外側の端とボンディングワイヤとは１００μｍ以上離すことによって、前記と同様の効果が得られる。
【００１９】
図４は第一実施例の平面図を示す。図７の高耐圧ＩＣの構成するゲート駆動ユニットＩＣであるＧＤＵＩＣ１〜ＧＤＵＩＣ６を個別のベアチップ（裸のチップのこと）で製作し、その他の構成要素であるＨＶＮ、ＨＶＰ、ＬＳＵ、ＣＵで構成される高耐圧のＩＣ（ＨＶ−ＩＣ）をそれらとは別のベアチップで製作し、これらのベアチップをプリント板ＰＣＢ上に配置する。ＨＶＮのドレイン電極ＤＮ  とＳＩＮ１の一端とボンディングワイヤで接続され、ＨＶＰのソース電極ＳＰ  、ゲート電極ＧＰ  とＶＤＤＨ１、ＳＯＵＴ１との一端とそれぞれボンディングワイヤで接続される。ＨＶＮは、ドレイン電極が高耐圧接合終端構造ＨＶＪＴの内側で、ソース電極とゲート電極が外側である。  ＨＶＰは、ドレイン電極が高耐圧接合終端構造ＨＶＪＴの外側で、ソース電極とゲート電極が内側である。また、この他図中の円弧はボンディングワイヤでの接続を示している。このボンディングワイヤと高耐圧接合終端構造ＨＶＪＴとは１００μｍ以上離すことで空間容量を減らす。前記のベアチップの代わりに、当然ながらパッケージに組み立てたものを用いてもよい。また個別チップ化されたＧＤＵＩＣ１〜ＧＤＵＩＣ６をインテリジェントパワーモジュール（ＩＰＭ）内に組み込み、この機能を除いた高耐圧のＩＣ（ＨＶ−ＩＣ）が組み込まれたプリント板をＩＰＭのケース上に搭載する場合もある。
【００２０】
図５は第四参考例で、高耐圧レベルシフト回路図を示す。電圧発生手段であるＲＮ１、ＲＰ１、負荷手段であるＲＮ２、ＲＰ２には抵抗もしくはデプレツ  ションモードのＭＯＳＦＥＴなどによる定電流源を用いるのがよい。電圧制限手段であるＺＮ１、ＺＰ１はツェナーダイオードを用いてもよいが、ＭＯＳダイオード（ＭＯＳＦＥＴのソースとゲートを短絡してダイオードとして用いたもの）を用いるほうがツェナー電圧を低く抑えられるので優れている。電流制限手段であるＲＮ３、ＲＰ３は抵抗で、この場合、ＭＯＳダイオードであるＺＮ１、ＺＰ１に流れる電流を制限するために付加してあるが、流れる電流を制限する必要が無い場合は当然この抵抗は付加しなくても良い。
【００２１】
尚、「パワーデバイスの主端子のうちどちらか一方を基準とした低電圧電源により電流を供給される高電位側低耐圧回路部分」の文章中で、どちらか一方とは、高電位側のパワーデバイスがｎチャネル素子の場合は負荷側が基準となり、ｐチャネル素子の場合には電源側が基準となることを意味している。ここで基準となるとは、パワーデバイスのソース（エミッタ）電極が基準電位点（通称アース点）となることを意味する。
【００２２】
高耐圧ｎチャネルもしくはｐチャネルトランジスタにはＭＯＳＦＥＴが適しているが、ＪＦＥＴ（接合型電界効果トランジスタ）、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型トランジスタ）、ＳＩＴ（静電誘導型トランジスタ）などのトランジスタでもよい。
また信号配線（ＳＩＮ１、ＳＯＵＴ１など）には金線を用いるがアルミ線でもよい。高耐圧接合終端構造ＨＶＪＴの信号配線との電位が大きく異なる側と、信号配線との距離が１００μｍ以上あると、信号配線の電位の影響が高耐圧接合終端構造ＨＶＪＴに殆ど影響を及ぼすことなく、また信号配線と高耐圧接合終端構造ＨＶＪＴ間の放電現象も生じなくなる。
【００２３】
【発明の効果】
この発明によると、信号配線による高耐圧接合終端構造の耐圧低下の影響を小さくし、低コストで高性能な高耐圧ＩＣが実現できる。さらにこれらを用いて低コストで高性能なパワーデバイスの駆動回路を実現できる。
【図面の簡単な説明】
【図１】この発明の第一参考例で、（ａ）は平面図、（ｂ）は側面図
【図２】この発明の第二参考例で、（ａ）は平面図、（ｂ）は側面図
【図３】この発明の第三参考例で、（ａ）は平面図、（ｂ）は側面図
【図４】この発明の第一実施例の平面図
【図５】この発明の第四参考例の高耐圧レベルシフト回路図
【図６】モータ制御用インバータのパワー部分を中心に説明する回路構成図
【図７】図６で用いられる高耐圧ＩＣ（ＨＶＩＣ）の内部構成ユニットのブロック図
【図８】図７のＧＤＵ１とＩＧＢＴＱ１のさらに詳細な接続図
【図９】図６と同一回路をインテリジェントパワーモジュールと呼ばれる製品を用いて構成した構成図
【図１０】図９のＩＧＢＴＱ１およびＧＤＵ１のまわりの回路を詳細に示した図
【図１１】図７に示した高耐圧ＩＣ（ＨＶＩＣ）のチップの平面図
【符号の説明】
ＨＶＩＣ    高耐圧ＩＣ
ＨＶＪＴ    高耐圧接合終端構造
ＶＤＤ１          ドライブ電源
Ｓ    ソース端子
Ｄ    ドレイン端子
Ｇ    ゲート端子
Ｑ１    パワーデバイス（ＩＧＢＴ）
Ｑ２    パワーデバイス（ＩＧＢＴ）
Ｑ３    パワーデバイス（ＩＧＢＴ）
Ｑ４    パワーデバイス（ＩＧＢＴ）
Ｑ５    パワーデバイス（ＩＧＢＴ）
Ｑ６    パワーデバイス（ＩＧＢＴ）
Ｄ１    パワーデバイス（ダイオード）
Ｄ２    パワーデバイス（ダイオード）
Ｄ３    パワーデバイス（ダイオード）
Ｄ４    パワーデバイス（ダイオード）
Ｄ５    パワーデバイス（ダイオード）
Ｄ６    パワーデバイス（ダイオード）
Ｍｏ    モータ
ＶＣＣ    主電源
ＰＣ    フォトカプラ
Ｉ／Ｏ    入出力端子
ＣＵ    制御回路
ＬＳＵ    レベルシフト回路
ＧＤＵ１    ゲート駆動回路
ＧＤＵ２    ゲート駆動回路
ＧＤＵ３    ゲート駆動回路
ＧＤＵ４    ゲート駆動回路
ＧＤＵ５    ゲート駆動回路
ＧＤＵ６    ゲート駆動回路
ＳＩＮ    入力ライン
ＳＯＵＴ    出力ライン
ＶＤＤＣ          共通電源
ＶＤＤＨＣ    共通電源の高電位側
ＶＤＤＬＣ    共通電源の低電位側
ＶＤＤ    ドライブ電源
ＶＤＤＨ１    ドライブ電源の高電位側
ＶＤＤＨ２    ドライブ電源の高電位側
ＶＤＤＨ３    ドライブ電源の高電位側
ＶＤＤＬ１    ドライブ電源の低電位側
ＶＤＤＬ２    ドライブ電源の低電位側
ＶＤＤＬ３    ドライブ電源の低電位側
ＯＵＴ    ゲート駆動端子
ＯＣ    電流検出端子
ＯＴ    温度検出端子
Ｍ    電流検出端子（ＩＧＢＴ側）
Ｔｅｍｐ    温度検出端子（温度検出素子側）
θ    温度検出素子
Ｋ    カソード
Ａ    アノード
Ｕ    Ｕ相
ＨＶＮ    高耐圧ｎチャネルＭＯＳＦＥＴ
ＨＶＰ    高耐圧ｐチャネルＭＯＳＦＥＴ
ＤＮ          ドレイン電極
ＤＰ          ドレイン電極
ＳＰ          ソース電極
ＧＰ          ゲート電極
【図１】
0003565181.tif 000002
【図２】
0003565181.tif 000003
【図３】
0003565181.tif 000004
【図４】
0003565181.tif 000005
【図５】
0003565181.tif 000006
【図６】
0003565181.tif 000007
【図７】
0003565181.tif 000008
【図８】
0003565181.tif 000009
【図９】
0003565181.tif 000010
【図１０】
0003565181.tif 000011
【図１１】
0003565181.tif 000012