【事件の表示】
　特願２００１−３６１５８０「スイッチング増幅装置」拒絶査定不服審判事件〔平成１５年　６月　６日出願公開、特開２００３−１６３６０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年１１月２７日の出願であって、平成１８年９月２８日付けで拒絶理由通知がなされ、同年１２月４日付けで手続補正がなされたが、同年１２月２５日付けで拒絶査定がなされ、これに対し、平成１９年２月８日に拒絶査定不服審判の請求がなされるとともに、同年３月６日付けで手続補正がなされたものである。
　
　
２．本願発明 
　平成１９年３月６日付け手続補正による特許請求の範囲の補正は、補正前の請求項１を削除し、補正前の請求項４のうち補正前の請求項１を引用するものを補正後の請求項１とする補正である。
　当該補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号の請求項の削除を目的とするものに該当することから、平成１９年３月６日付け手続補正による特許請求の範囲の補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に適合するものである。
　
　よって、本願の請求項１に係る発明は、平成１９年３月６日付け手続補正書により補正された明細書及び図面の記載からみて、次のものと認める（以下、「本願発明」という。）。
「デジタル信号を１ビット信号に変換する１ビット信号生成手段と、
　上記１ビット信号の振幅増幅を行うスイッチング増幅手段と、
　上記振幅増幅が行われた１ビット信号をアナログ信号に変換して上記デジタル信号の再生信号として出力するアナログ信号生成手段と、
　上記１ビット信号が上記スイッチング増幅手段で振幅増幅されてから、上記アナログ信号生成手段による上記再生信号の出力までの間の信号にデ・エンファシスを行うデ・エンファシス回路とを備えており、
　上記アナログ信号生成手段は振幅増幅後の上記１ビット信号をアナログ信号に変換するローパスフィルターを備えており、
　上記デ・エンファシス回路は、上記ローパスフィルターの後段に、デ・エンファシス特性を有する周波数特性回路として設けられることを特徴とするスイッチング増幅装置。」
　
　
３．引用例
　原査定の拒絶の理由に引用された、特開平７−２２８６１号公報（以下、「引用例１」という。）及び特開平１１−６８５７１号公報（以下、「引用例２」という。）には、図面とともに次の事項が記載されている。
　
（引用例１）　
Ａ．「【０００１】
【産業上の利用分野】本発明はパルス幅変調器に関し、特にΔΣ変調のようなパルス幅変調器を応用したパルス幅変調器に関する。
【０００２】
【従来の技術】本願出願人は特願平４−２００２８４号においてΣΔ変調を利用した電力増幅装置を提案している。図１２はΔΣ変調を利用したスピーカシステムを示したものである。図において、アナログ信号はΔΣ変調器１４によってパルス幅変調（以下、ＰＷＭと略記する）されて出力され、Ｄ級増幅器によってＤ級増幅され、ローパスフィルタ（以下、ＬＰＦと略記する）によってアナログに変換され、負荷６であるスピーカに電力が供給されている。」
　
Ｂ．「【０００６】
【作用】パルス幅変調器は、ΔΣ変調器から出力されるＰＷＭ信号を基準クロックを用いて等間隔にグループ分けし、そのグループ内のパルス数に応じたパルス幅を持つ新しいＰＷＭ信号を生成する低周波化手段を設ける。すなわち、ΔΣ変調方式から成る１ビットＤ／Ａコンバータから出力されるＰＷＭ信号を基準クロックであるビットクロックで等間隔にグループ分けする。ビットクロックの周波数がｎ・ｆｓであれば、１グループはｎビットクロックの間隔となる。各グループ内に存在する１ビットＤ／Ａコンバータから出力されたＰＷＭ信号の１の各ビットを一纏めにし、残りの０の各ビットも一纏めにしてそのグループ内のパルス数に応じたパルス幅を持つ新しいＰＷＭ信号を生成する。すなわち、１ビットＤ／Ａコンバータから出力されたＰＷＭ信号の周波数は低周波化手段によって１／ｎに低周波化されるわけである。Ｄ級増幅器は、パルス幅を拡げたＰＷＭ信号をスイッチング増幅するので、十分なドライブが可能となり、スイッチング効率が向上し、十分なパワーが得られ熱損失も減少する。ＬＰＦは、Ｄ級増幅器からの出力をアナログに変換して負荷に供給する。１ビットＤ／Ａコンバータの採用によりＬＰＦ迄のデジタル伝送が可能となりＤ級増幅以前でのノイズ対策が大幅に軽くなる。スピーカ自体を強力なバッシブフィルタとしてＬＰＦと整合性を取れば、ＰＷＭ信号→アナログ信号への復調フィルタと量子化誤差を除去するためのポストフィルタとが１つのフィルタで済むことになるので回路規模の縮小が図られる。」
　
Ｃ．「【０００７】
【実施例】図１は本発明のパルス幅変調器を設けた電力増幅装置のブロック図である。図において、１はパルス幅変調器であり、ディジタルソース１５からのサンプリング周波数（以下、ｆｓと略記する）の信号を入力する。２は第一のパルス幅変調器であり、実施例ではΔΣ変調器による１ビットＤ／Ａコンバータを使用している。この１ビットＤ／Ａコンバータ２からは、ビットクロックに同期した正相のみを用いた１ビット方式のＰＷＭ信号が出力される。３は低周波化手段であり、ビットクロックの一定数毎に１ビットＤ／Ａコンバータ２からのＰＷＭ信号をグループ分けし、グループ内のパルス数に応じたパルス幅を持つ新しいＰＷＭ信号を生成する。すなわち、１ビットＤ／Ａコンバータ２からの出力周波数を低減する。Ｄ級増幅器４は低減された低周波化手段３のＰＷＭ信号を容易にＤ級増幅することができ、Ｄ級増幅器４からの出力はＬＰＦ５でアナログに変換されて負荷６に供給される。」
　
　上記Ｃには、「１はパルス幅変調器であり、ディジタルソース１５からのサンプリング周波数（以下、ｆｓと略記する）の信号を入力する。２は第一のパルス幅変調器であり、実施例ではΔΣ変調器による１ビットＤ／Ａコンバータを使用している。この１ビットＤ／Ａコンバータ２からは、ビットクロックに同期した正相のみを用いた１ビット方式のＰＷＭ信号が出力される。」と説明されていることから、「１ビットＤ／Ａコンバータ」にはデジタル信号が入力されるものと解される。また、図２に示される「１ビットＤ／Ａコンバータ」の出力波形及び「Ｄ級増幅器」の入力信号となる「低周波手段」の出力波形は、何れもデジタル信号の波形を示すものであり、上記Ｂには「１ビットＤ／Ａコンバータの採用によりＬＰＦ迄のデジタル伝送が可能となりＤ級増幅以前でのノイズ対策が大幅に軽くなる。」と説明されていることからみても、当該「１ビットＤ／Ａコンバータ」は入力されたデジタル信号を１ビットの信号に変換するものと解される。
　また、上記Ｃには、「Ｄ級増幅器４からの出力はＬＰＦ５でアナログに変換されて負荷６に供給される。」と説明されていることから、「ＬＰＦ」はＤ級増幅器から出力される１ビット信号を変換してアナログ信号を生成する「アナログ信号生成手段」を構成しているものと解される。そして、当該「ＬＰＦ」でアナログ信号に変換された信号はデジタル信号の再生信号ということができる。
　
　よって、上記Ａ〜Ｃの記載及び関連する図面を参照すると、引用例１には、実質的に、次の発明が記載されているものと認められる（以下、「引用例１記載の発明」という。）。
「デジタル信号を１ビット信号に変換する１ビットＤ／Ａコンバータと、
　上記１ビット信号のスイッチング増幅を行うＤ級増幅器と、
　上記スイッチング増幅が行われた１ビット信号をアナログ信号に変換して上記デジタル信号の再生信号として出力するアナログ信号生成手段と、
　上記アナログ信号生成手段はスイッチング増幅後の上記１ビット信号をアナログ信号に変換するＬＰＦを備えている電力増幅装置。」
　
（引用例２）
Ｄ．「【０００１】
【発明の属する技術分野】本発明は、デジタルオーディオシステムで好適に実施され、ΔΣ変調によって得られた１ビット信号を、伝送または記録再生するための装置に関する。」
　
Ｅ．「【００１７】図１は、本発明の実施の一形態の１ビット信号記録再生装置１の電気的構成を示すブロック図である。この１ビット信号記録再生装置１は、音声信号の記録再生のために用いられる。入力端子２に入力されたアナログ音声信号は、プリエンファシス回路３において、後述するようにプリエンファシス処理が施されて高域成分が強調された後、アナログ／デジタル変換器４に入力される。アナログ／デジタル変換器４は、入力されたアナログ音声信号を、ΔΣ変調によって１ビット信号に符号化し、記録装置５へ出力する。記録装置５は、前記１ビット信号を、光磁気ディスクや磁気ディスクなどの記録媒体６に記録する。再生装置７によって前記記録媒体６から再生された１ビット信号は、デジタル／アナログ変換器８によってアナログ音声信号に復調された後、ディエンファシス回路９において、高域成分を抑制するディエンファシス処理が施された後、出力端子１０から出力される。」
　
Ｆ．「【００２５】これに対応して、ディエンファシス回路９は、たとえば図４で示されるように構成されている。このディエンファシス回路９は、信号経路に直列に介在される抵抗Ｒ３と、この抵抗Ｒ３の出力端と接地電位との間に選択的に介在されるコンデンサＣ３１，Ｃ３２，Ｃ３３と、前記エンファシス制御信号ＥＭＰに応答して、前記コンデンサＣ３１，Ｃ３２，Ｃ３３を選択的に切換えるスイッチＳＷ３とを備えて構成されるパッシブ型の一次のハイカットフィルタである。前記コンデンサＣ３１が選択されているときには、ディエンファシス特性は、前記図３において参照符α２で示すように、ターンオーバ周波数ｆ１から減衰を開始するのに対して、コンデンサＣ３２，…を選択することによって、参照符α２ａで示すように、ターンオーバー周波数ｆ１ａから減衰を開始する。
【００２６】これによって、前記プリエンファシス特性と逆特性のディエンファシス特性を実現し、出力端子１０に出力されるアナログ音声信号の周波数特性を、参照符α３で示すような平坦な特性とする。このようにして、音声信号の記録再生にあたって、高域成分のノイズを抑制することができる。」
　
　上記Ｆの記載及び図４をみると、ディエンファシス回路は、具体的には抵抗とコンデンサで構成されるフィルタであり、当該フィルタは図３に示されるような周波数特性を有する回路であると解される。
　
　よって、上記Ｄ〜Ｆの記載及び関連する図面を参照すると、引用例２には、実質的に、次の発明が記載されているものと認められる（以下、「引用例２記載の発明」という。）。
「デジタル信号である１ビット信号をデジタル／アナログ変換した後のアナログ信号に対してディエンファシスを行うディエンファシス回路であって、当該ディエンファシス回路はディエンファシス特性を有する周波数特性回路で構成されること。」
　
　
４．対比
　本願発明と引用例１記載の発明とを対比すると、引用例１記載の発明における「１ビットＤ／Ａコンバータ」、「スイッチング増幅」、「Ｄ級増幅器」、「ＬＰＦ」、「電力増幅装置」は、それぞれ、本願発明における「１ビット信号生成手段」、「振幅増幅」、「スイッチング増幅手段」、「ローパスフィルター」、「スイッチング増幅装置」に相当するから、本願発明と引用例１記載の発明とは、次の点で一致し、また相違するものと認められる。
　
（一致点）
「デジタル信号を１ビット信号に変換する１ビット信号生成手段と、
　上記１ビット信号の振幅増幅を行うスイッチング増幅手段と、
　上記振幅増幅が行われた１ビット信号をアナログ信号に変換して上記デジタル信号の再生信号として出力するアナログ信号生成手段とを備えており、
　上記アナログ信号生成手段は振幅増幅後の上記１ビット信号をアナログ信号に変換するローパスフィルターを備えているスイッチング増幅装置。」
　
（相違点）
　本願発明では、スイッチング増幅装置に「デ・エンファシス回路」を備えており、特に、当該「デ・エンファシス回路」は、「１ビット信号がスイッチング増幅手段で振幅増幅されてから、アナログ信号生成手段による再生信号の出力までの間の信号にデ・エンファシスを行う」ものであり、更に「ローパスフィルターの後段に、デ・エンファシス特性を有する周波数特性回路として設けられる」ものであるに対して、引用例１記載の発明では、そのような回路を備えていない点。
　
　
５．当審の判断
　そこで、上記相違点について検討する。
　
　一般に、オーディオ信号のノイズ抑制のために、予めエンファシス処理を行った信号について、再生時に正常な特性に戻す処理、いわゆるディエンファシス処理を行うことは知られており、特に、引用例２記載の発明にみられるように、デジタル信号である１ビット信号をデジタル／アナログ変換した後のアナログ信号に対してディエンファシスを行うディエンファシス回路も公知である（注：予めエンファシス処理を行った信号を再生時に正常な特性に戻す信号処理について、英語表記は「ｄｅ−ｅｍｐｈａｓｉｓ」とされ、当該日本語訳は、「ディエンファシス」、「デ・エンファシス」等と表記されるが何れも同じ意味である。）。
　
　引用例１の上記Ａの【０００２】段落に記載されるように、引用例１記載の発明における「電力増幅器」は、負荷であるスピーカーを駆動することを想定していることから、扱う信号がオーディオ信号を含む信号であることは自明であり、引用例１記載の発明においても、「電力増幅器」が扱うオーディオ信号に生じるノイズをできる限り抑制しようとすることは当業者にとって当然の課題である。　
　すると、引用例１記載の発明において、引用例２記載の発明にみられるようなノイズ抑制のため回路である「ディエンファシス回路」を備えようとすることは当業者が容易に想到し得るものである。
　また、引用例１記載の発明における信号の形態は、「ＬＰＦ」に入力される信号までがデジタル信号であり、「ＬＰＦ」から出力される信号以降がアナログ信号となることを考慮すれば、引用例１記載の発明に引用例２記載の発明にみられるようなアナログ信号に対してディエンファシスを行う「ディエンファシス回路」を配置する際、引用例１記載の発明において、アナログ信号となる「ＬＰＦ」の後段以降の箇所に、当該「ディエンファシス回路」をまず配置しようと試みることは、当業者にとって自然な発想であると認められる。
　なお、その際、「ディエンファシス回路」の前後に配置されることとなる「ＬＰＦ」や負荷となる「スピーカ」等の回路との電気的な整合等について配慮し、回路全体の特性等を最適なものとするようなことは、当業者であれば適宜なし得る程度のものである。
　
　よって、引用例１記載の発明において、引用例２記載の発明にみられるような「ディエンファシス回路」を適用し、本願発明の構成のような「上記１ビット信号が上記スイッチング増幅手段で振幅増幅されてから、上記アナログ信号生成手段による上記再生信号の出力までの間の信号にデ・エンファシスを行うデ・エンファシス回路とを備え」、かつ「デ・エンファシス回路」が「上記ローパスフィルターの後段に、デ・エンファシス特性を有する周波数特性回路として設けられる」ものとすることは、当業者が容易に想到し得るものである。
　
（本願発明の効果について）
　そして、本願発明の構成によってもたらされる効果も、引用例１及び２記載の発明から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。
　
　
６．むすび
　以上のとおり、本願発明は、引用例１及び２記載の発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。