(57)【特許請求の範囲】
【請求項１】
高不純物濃度の第１導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第１導電形の半導体層と、該半導体層の表面側に少なくとも２以上の領域に亘り隣接して設けられる第２導電形の半導体領域と、前記半導体層および前記第２導電形の半導体領域の表面に設けられるショットキーバリアを形成する金属層とからなり、前記隣接する第２導電形の半導体領域の間隔と、該第２導電形の半導体領域の底面および前記第１導電形の半導体層の底面の間隔との比が１：１〜２になるように前記第２導電形の半導体領域が形成されてなるショットキーバリア半導体装置。
【請求項２】
前記隣接する第２導電形半導体領域の間隔が、所望の逆耐圧に対して前記隣接する第２導電形半導体領域により前記第１導電形半導体層に形成される空乏層同士が接する程度の間隔になるように形成されてなる請求項１記載のショットキーバリア半導体装置。
【請求項３】
前記第２導電形の半導体領域が形成されないで動作領域となる前記低不純物濃度の第１導電形の半導体層の厚さが、前記第２導電形の半導体領域の上面と前記半導体基板の上面との距離より小さくなるように、前記半導体層の表面側がエッチングされ、または前記半導体基板側の前記半導体層に第１導電形の高不純物濃度の埋込領域が形成されてなる請求項１または２記載のショットキーバリア半導体装置。
【請求項４】
前記第２導電形の半導体領域が、マトリクス状に形成されてなる請求項１、２または３記載のショットキーバリア半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板上の動作層とする半導体層上にショットキーバリアを形成する金属層が設けられるショットキーバリア半導体装置に関する。さらに詳しくは、リーク電流が少なく、かつ、順方向電圧の低いショットキーバリア半導体装置に関する。
【０００２】
【従来の技術】
ショットキーバリアダイオード（ＳＢＤ）は、スイッチング特性が高速で、順方向損失が小さいため、高周波用の整流回路に広く用いられている。従来のＳＢＤは、たとえば図６に断面説明図が示されるような構造になっている。すなわち、図６において、１はたとえばシリコンなどからなるｎ＋  形の半導体基板で、２は半導体基板１の上にエピタキシャル成長された、たとえばｎ−  形の動作層となる半導体層、３はモリブデン（Ｍｏ）などからなり、ショットキーバリアを形成する金属層、４は金属層３の外周近傍の半導体層２の表面側にｐ＋  形ドーパントが拡散されて、ショットキー接合の周辺部での耐圧を向上させるために形成されたガードリングである。５は半導体層２の表面に熱酸化法またはＣＶＤ法などにより形成された、たとえばＳｉＯ２  などからなる絶縁膜である。
【０００３】
この金属層３と半導体層２とのショットキー接合により得られるＳＢＤの順方向電圧ＶＦ  や逆方向のリーク電流ＩＲ  の特性は、金属材料と半導体層との固有の障壁値により、図７に示されるように変化する。この種のショットキー接合を得るための金属材料としては、取扱い易さ、経済性、信頼性などの点からＴｉやＭｏなどが実用的に用いられるが、それらの材料の障壁値に応じて、順方向電圧および逆方向のリーク電流が定まる。そして、順方向電圧と逆方向のリーク電流との間には相反関係があり、リーク電流が小さい材料は順方向電圧が高くなり、順方向電圧の低い材料は逆方向のリーク電流が大きくなり、リーク電流および順方向電圧の両方を共に低くすることができない。
【０００４】
一方、特公昭５９−３５１８３号公報には、ショットキーバリア半導体装置の逆方向リーク電流を低くすることにより逆方向の耐圧を高くするため、図８に示されるような構造が開示されている。すなわち、図８において、１〜５は図６と同じ部分を示し、６は動作層とするｎ−  形の半導体層２の表面に島状または短冊状に設けられるｐ＋  形の半導体領域で、半導体層２側に形成される空乏層により逆方向のリーク電流を減少させることにより耐圧を向上させる構造である。
【０００５】
【発明が解決しようとする課題】
前述のように、従来のショットキーバリアを形成する実用的な金属材料を使用するショットキーバリア特性は、その材料に応じた順方向電圧およびリーク電流の特性を有しており、その相反特性を避けることができない。また、逆方向のリーク電流を低下させるため、前述の動作層とする半導体層の表面にその半導体層と異なる導電形（たとえばｎ形半導体層に対するｐ形領域）の半導体領域を形成すると、そのｐ形領域は動作領域にならないため、半導体層の動作領域の面積が小さくなる。面積が小さくなると、金属層と半導体基板の裏面に設けられる電極との間の直列抵抗が増大し、結局は順方向電圧が高くなるという問題がある。ショットキーバリア半導体装置は、その順方向電圧が低いことに特徴があるが、近年の電子機器の軽薄短小化および省電力で低電圧駆動化に伴い、チップ面積を大きくしないで、順方向電圧および逆方向リーク電流の両方をなお一層低下させた高性能のショットキーバリア半導体装置が要望されている。
【０００６】
また、たとえば特公昭５９−３５１８３号公報にも示されるように、従来は逆方向耐圧を高くすることが課題の１つであり、逆方向の耐圧を高くするためには、ｐ形の拡散領域の下端と半導体層２の下端との距離を大きくする必要がある。そのため、一層順方向の直列抵抗が大きくなり、順方向電圧が高くなるという問題がある。一方、近年ではショットキーバリア半導体装置もＩＣなどと共に電源の２次側の低い電圧で使用されるケースが多くなり、逆方向耐圧もたとえば３０Ｖ程度の数十Ｖを満たせばよい反面、前述のように、電子機器の省電力化、低電圧駆動化に伴って、より一層順方向電圧が低く、リーク電流の小さいショットキーバリア半導体装置が要望されている。
【０００７】
本発明はこのような問題を解決するためになされたもので、逆方向のリーク電流を小さくしながら順方向電圧が低い、省電力で低電圧駆動が可能なショットキーバリア半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるショットキーバリア半導体装置は、高不純物濃度の第１導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第１導電形の半導体層と、該半導体層の表面側に少なくとも２以上の領域に亘り隣接して設けられる第２導電形の半導体領域と、前記半導体層および前記第２導電形の半導体領域の表面に設けられるショットキーバリアを形成する金属層とからなり、前記隣接する第２導電形の半導体領域の間隔と、該第２導電形半導体領域の底面および前記第１導電形半導体層の底面の間隔との比が１：１〜２になるように前記第２導電形半導体領域が形成されている。
【０００９】
この構造にすることにより、第２導電形の半導体領域間は空乏層が接する程度の間隔に形成されることにより、殆ど空乏層により覆われてリーク電流が遮断され、第２導電形の半導体領域の下側はｐｎ接合による空乏層の下にさらに半導体層の厚さが１〜３μｍ程度確保され、たとえば３０Ｖ程度の数十Ｖの耐圧を確保することができる。一方、エピタキシャル層の厚さは数十Ｖの耐圧に耐え得る最低限の厚さであるため、ショットキーダイオードの直列抵抗も非常に小さく、順方向電圧を上昇させないで、低い順方向電圧の素子が得られる。
【００１０】
前記隣接する第２導電形半導体領域の間隔が、所望の逆耐圧に対して前記隣接する第２導電形半導体領域により前記第１導電形半導体層に形成される空乏層同士が接する程度の間隔になるように形成されることにより、リーク電流を効率よく遮断することができる。
【００１１】
前記第２導電形の半導体領域が形成されないで動作領域となる前記第１導電形の低不純物濃度の半導体層の厚さが、前記第２導電形の半導体領域の上面と前記半導体基板の上面との距離より小さくなるように、前記半導体層の表面側がエッチングされ、または前記半導体基板側の前記半導体層に第１導電形の高不純物濃度の埋込領域が形成されていることが、ショットキーバリア半導体装置の両電極間の第１導電形の半導体層の距離が短くなり、直列抵抗が低下して順方向電圧を下げることに寄与するため好ましい。
【００１２】
前記第２導電形の半導体領域が、マトリクス状に形成されておれば、動作領域となる半導体層に効果的に空乏層を形成することができて、リーク電流を減少させることができるため好ましい。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のショットキーバリア半導体装置について説明をする。
【００１４】
本発明のショットキーバリア半導体装置は、その一実施形態の断面説明図が図１（ａ）に示されるように、たとえばｎ＋  形である高不純物濃度の第１導電形の半導体基板１上にｎ−  形である低不純物濃度の第１導電形の半導体層２がエピタキシャル成長され、その半導体層２の表面側に少なくとも２以上の領域に亘り、ｐ＋  形である第２導電形の半導体領域６が隣接して設けられ、半導体層２の動作領域の表面にショットキーバリアを形成する金属層３が設けられている。そして、前記隣接する第２導電形の半導体領域６の間隔ｗと、第２導電形の半導体領域６の底面および半導体層２の底面の間隔ｄとの比ｗ：ｄが１：１〜２になるように前記第２導電形の半導体領域６が形成されていることに特徴がある。
【００１５】
半導体基板１は、たとえば不純物濃度が１×１０１９ｃｍ−３程度のｎ＋  型のシリコンからなり、厚さがたとえば２００〜２５０μｍ程度に形成されている。半導体基板１の上に設けられる半導体層２は、不純物濃度がたとえば１×１０１５ｃｍ−３程度のｎ−  型のシリコン半導体層で、たとえば４〜６．５μｍ程度の厚さにエピタキシャル成長されている。
【００１６】
半導体層２の動作領域となる部分の外周部の表面にガードリング４とするｐ＋  形領域が１．５〜２μｍ程度の深さに設けられている。このガードリング４と同時に動作領域となる半導体層２の表面に図１（ｂ）に平面図が示されるように、ｐ＋  形の半導体領域６がマトリクス状に形成されている（図では９個示されているが、実際には数百個程度形成される）。このｐ＋  形の半導体領域６は、マトリクス状でなくても短冊状でもよいが、マトリクス状に設けることにより、動作領域の面積の減少を最低限にしながら、動作領域における空乏層を最大限に広げることができるため好ましい。半導体領域６のの大きさは、たとえば２μｍ四方程度の大きさで、深さはガードリング４と同じ１．５〜２μｍ程度の深さに形成される。また、その間隔ｗは隣接する半導体領域６のｐｎ接合の空乏層が接する程度の幅に形成され、たとえば空乏層の広がる幅が１．５μｍ程度であれば、２．５〜３．５μｍ程度に形成される。
【００１７】
一方、ｐ＋  形の半導体領域６の下層の半導体層２の厚さ（深さ）ｄは、数十Ｖの耐圧を得るためには、空乏層の広がり（１．５μｍ程度）の下側にさらに１〜３μｍ程度の厚さを確保する必要があり、２．５〜４．５μｍ程度になるように形成される。すなわち、ｐ＋  形の半導体領域６の間隔ｗと、ｐ＋  形の半導体領域６の下側の半導体層２の深さｄとの比が１：１〜２程度になるように形成されることにより、通常の使用に対する数十Ｖの耐圧を確保しながら順方向の抵抗を下げて順方向電圧を低くすることができることを見出した。
【００１８】
金属層３は、半導体層とショットキーバリア（ショットキー接合）を形成するためのもので、ｐ＋  形の半導体領域６が形成された半導体層２の動作領域の外周のガードリング４の一部より外側には絶縁膜５を形成しておき、動作領域の表面上に（ｐ＋  形の半導体領域６も含めて）スパッタリング、真空蒸着などにより０．１〜１μｍ程度の厚さに形成されている。この金属層３としては、前述のようにその材料により障壁値が異なるが、たとえばチタン（Ｔｉ）またはモリブデン（Ｍｏ）などが用いられる。この金属層３の表面には、さらに銀（Ａｇ）またはアルミニウム（Ａｌ）などの図示しないオーバーメタルがスパッタリング、真空蒸着などの方法により、１〜５μｍ程度の厚さに設けられ、金属層３と完全に電気的に接続されて電極パッドとされている。また、図示されていないが、半導体基板１の裏面にはＮｉやＡｕなどからなる電極が形成される。
【００１９】
図１に示される構造のショットキーバリアダイオードの順方向電圧ＶＦ  に対する順方向電流ＩＦ  の関係を図４に、逆方向電圧ＶＲ  に対するリーク電流ＩＲ  の関係を図５に、それぞれ従来の図６に示される構造の特性Ｑ１および図８に示される構造の特性Ｑ２と対比して本発明の特性Ｐで示す。図４から明らかなように、順方向電圧については、従来の図８に示される構造の特性Ｑ２が電流が多くなると順方向電圧も高くなるのに対して、本発明の特性Ｐは、電流が多くなっても順方向電圧の上昇はそれ程大きくならない。また、逆方向電圧に対するリーク電流の本発明の特性Ｐは、従来の図８に示される構造の特性Ｑ２と殆ど差がなく、リーク電流に関しても高特性を維持していることが分る。
【００２０】
本発明によれば、動作層とする第１導電形の半導体層の表面に第２導電形の半導体領域が複数個隣接して設けられ、その間隔が空乏層の接する程度の間隔に形成され、その下側の第１導電形の半導体層の厚さｄが第２導電形の半導体領域の間隔ｗの１〜２倍になるように形成されている。そのため、動作領域である第１導電形の半導体層は殆ど空乏層により覆われ、リーク電流を阻止することができて逆方向のリーク電流を非常に小さくすることができる。一方、第１導電形の半導体層は、第２導電形の半導体領域の下側に数十Ｖの逆耐圧を確保することができる最低限の厚さに設定されているため、逆方向耐圧を確保しながら、直列抵抗を小さくすることができ、順方向電圧が低くなっている。すなわち、第２導電形の半導体領域を動作層に設けることによる動作領域の面積の縮小による直列抵抗の増加を厚さを薄くすることにより相殺し、リーク電流と順方向電圧が共に小さくなっている。
【００２１】
図２〜３は、さらに順方向電圧を低くする他の実施形態の断面説明図である。すなわち、前述の図１に示される例で、第１導電形の半導体層が最低限の厚さに形成されていることにより、順方向電圧が低くなっているが、動作領域の電流の経路は、第２導電形の半導体領域のない部分である。したがって、この第２導電形の半導体領域のない部分の第１導電形の半導体層の厚さを薄くすることにより、さらに順方向電圧を低くすることができる。
【００２２】
図２はこの観点に基づき、動作領域（動作層のうち第２導電形の半導体領域６が形成されない真の動作領域）Ａの半導体層を薄くしたものである。図２において、図１と同じ部分には同じ符号を付してその説明を省略する。前述のように、図１の例と異なるところは、第１導電形（ｎ−  形）の半導体層２が金属層３と直接接触している動作領域Ａの部分の表面がエッチングなどにより凹部１４が形成されており、金属層３と高濃度不純物領域である半導体基板１との距離ｈが凹部１４の深さだけ小さくなった３〜５μｍ程度に形成されている。すなわち、凹部１４の深さが、ｐ＋  形半導体領域６の深さを越えない１〜１．５μｍ程度の深さに形成されることにより、真の動作領域Ａのｎ−  形の半導体層２の厚さを薄くすることができ、順方向電圧をさらに低くすることができる。
【００２３】
一方、ｐ＋  形の半導体領域６との間に形成されるｐｎ接合の空乏層は図１の例と同様に形成され、リーク電流を阻止する。その結果、リーク電流が小さくしかも順方向電圧をさらに小さくしたショットキーバリア半導体装置が得られる。なお、この凹部１４の形成方法としては、表面にマスクを設けてこの部分を露出させてからエッチングをしたり、この凹部１４を形成する部分以外の場所にチッ化シリコン膜のような耐酸化性のマスクを形成し、半導体層を酸化させた後にその酸化膜をエッチングにより除去する方法などにより形成することができる。
【００２４】
図３は図２と同様にさらに順方向電圧を低下させる他の例の断面説明図で、図２と同じ部分には同じ符号を付してその説明を省略する。この例も、動作領域Ａのｎ−  形の半導体層２の厚さを小さくするもので、この例では動作領域Ａにおける半導体層２の半導体基板１側に、ｎ＋  形である高不純物濃度の埋込領域７が形成されることにより、ｎ−  形の半導体層２の厚さｈを動作領域Ａのみで小さくしている。すなわち、動作領域Ａの部分は、ｐ＋  形層がなく、高不純物濃度の埋込領域７との距離が近くなっても、逆方向耐圧を低下させる要因はない。したがって、半導体層２をエピタキシャル成長する前に、半導体基板１のこの部分にｎ形不純物を導入しておき、半導体層２をエピタキシャル成長する際の拡散により、高さが１〜２μｍ程度の高不純物濃度の埋込領域７を形成することができる。その結果、図２の例と同様に順方向電圧が低く、リーク電流の小さいショットキーバリア半導体装置が得られる。
【００２５】
【発明の効果】
本発明によれば、動作層とする第１導電形半導体層に、第２導電形領域が一定間隙を有して設けられているため、空乏層の広がりによりリーク電流を防止することができ、しかも、第２導電形半導体領域を設けることによる動作領域の面積の減少に伴う抵抗の増加を第１導電形の半導体層を必要最低限の厚さにすることにより相殺しているため、直列抵抗を小さくすることができ、順方向電圧を低くすることができる。その結果、低い順方向電圧で、リーク電流も小さい高特性のショットキーバリア半導体装置が得られ、電子機器の軽薄短小化および省電力化に大きく寄与する。
【図面の簡単な説明】
【図１】本発明のショットキーバリア半導体装置の一実施形態の説明図である。
【図２】本発明のショットキーバリア半導体装置の他の実施形態の断面説明図である。
【図３】本発明のショットキーバリア半導体装置の他の実施形態の断面説明図である。
【図４】図１のショットキーバリア半導体装置のＶＦ  −ＩＦ  特性を示す図である。
【図５】図１のショットキーバリア半導体装置のＶＲ  −ＩＲ  特性を示す図である。
【図６】従来のショットキーバリア半導体装置の断面説明図である。
【図７】半導体層と金属層との間の障壁値と順方向電圧ＶＦ  および逆方向のリーク電流ＩＲ  との関係図である。
【図８】従来のショットキーバリア半導体装置の他の構造の断面説明図である。
【符号の説明】
１    半導体基板
２    ｎ−  形半導体層
３    金属層
６    ｐ＋  形半導体領域
【図１】
0003581027.tif 000002
【図２】
0003581027.tif 000003
【図３】
0003581027.tif 000004
【図４】
0003581027.tif 000005
【図５】
0003581027.tif 000006
【図６】
0003581027.tif 000007
【図７】
0003581027.tif 000008
【図８】
0003581027.tif 000009