(57)【特許請求の範囲】
【請求項１】
ホストコンピュータから送信される印刷データを受信し、プリンタを制御するプリンタ制御装置において、
バッファと、バッファに書きこむ印刷データの１の数をかぞえて出力データを生成するパリティデータ生成回路と、バッファに書き込まれる印刷データのバイト数をかぞえて印刷ページデータの最終データを検出した時パリティデータ生成回路から出力されるデータを反転させてバッファの上位１ビットに書き込む書き込み最終データ検出回路と、バッファから読み出される印刷データのバイト数をかぞえて印刷ページデータの最終データを検出した時バッファから出力されるデータの上位１ビットのみ反転させてパリティチェック回路に出力する読み出し最終データ検出回路と、バッファから読み出した下位８ビットの印刷データと読み出し最終データ検出回路からのデータをチェックするパリティチェック回路を設けたことを特徴とするプリンタ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタ制御装置に関するものである。
【０００２】
【従来の技術】
図２に従来のプリンタ制御装置におけるメモリチェック回路１、及び図３に従来のメモリチェック回路２の全体概略ブロック図を示す。従来のメモリチェック回路１の場合、ホストコンピュータから送信されるデータをデータ受信部１が受信後、メイン制御部２が受信したデータを解析し、編集処理部３に送信する。編集処理部３は、送信されたデータを展開処理のためのコマンド・パラメータに編集し、ページ展開部４に送信する。ページ展開部４はコマンド・パラメータに従い、ビットマップ形式の印刷ページデータをページメモリ５に展開処理を行う。ページメモリ５に１ページ分の印刷ページデータが展開終了後、データ転送制御部６はページメモリ５から印刷ページデータを３２ビット単位で読み出し、読み出した３２ビットのデータを８ビット単位に分割して、９ビットのバス幅を持つバッファ８の下位８ビットに書き込む。この際、最終データ生成回路７は読み出したデータのバイト数をカウントし、読み出した印刷ページデータが１ページの最終データでない時は’０’をバッファ８の上位１ビットに書き込み、読み出した印刷ページデータが最終データの時は’１’をバッファ８の上位１ビットに書き込む。バッファ８に書き込まれた印刷ページデータは、印刷データ出力部１０により読み出され、最終データ検出回路９により、読み出されたデータのバイト数をカウントし、バッファ８から読み出されたデータが最終データの時、最終データの上位１ビットが’１’であるかどうか確認する。もし、最終データの上位１ビットが’１’ならば、ページメモリ５から印刷データ出力部１０に印刷ページデータが正常に転送された事になり、バッファ８から読み出された印刷ページデータはプリンタに出力される。もし、最終データの上位１ビットが’０’ならば、バッファ８に書き込んだ印刷データのバイト数とバッファ８から読み出した印刷データのバイト数に違いが有り、正常に印刷ページデータが転送されなかった事になり、エラーを報告する。本メモリチェック方式では、９ビットのバス幅を持つバッファ８の上位１ビットを利用することにより、バッファ８に書き込む印刷ページデータのバイト数とバッファ８から読み出した印刷ページデータのバイト数を比較し、１ページの印刷データがページメモリ５から印刷データ出力部１０に正常に転送されたかどうかの確認を行っていたが、印刷データが正しいかどうかの確認は行っていなかった。
また、従来のメモリチェック回路２の場合、ページメモリ５に１ページ分の印刷ページデータが展開終了後、データ転送制御部６はページメモリ５から印刷ページデータを３２ビット単位で読み出し、読み出した３２ビットのデータを８ビット単位に分割して、９ビットのバス幅を持つバッファ８の下位８ビットに書き込む。この際、パリティデータ生成回路１１は、バッファ８に書かれる印刷データの’１’の数をかぞえて偶数個’１’が存在する時は’１’をバッファ８の上位１ビットに書き込み、奇数個の時は’０’をバッファ８の上位１ビットに書き込む。バッファ８に書かれた印刷データは、印刷データ出力部１０により９ビット単位で読み出され、パリティチェック回路１２により、読み出された印刷データの’１’の数をかぞえて、奇数個の場合、８ビットの印刷データが正常であると判断し、印刷ページデータはプリンタに出力される。また、バッファ８から読み出された印刷データの’１’の数が偶数個の場合、印刷データが異常であると判断し、エラー報告を行う。本メモリチェック方式では、９ビットのバス幅を持つバッファ８の上位１ビットを利用することにより、印刷データが正しいかどうかの確認を行っていたが、１ページの印刷データがページメモリ５から印刷データ出力部１０に正常に転送されたかどうかの確認は行っていなかった。
上記従来のメモリチェック方式１及び２では、９ビットのバス幅を持つバッファ８の上位１ビットに、１ページの印刷ページデータが正常に転送されたかどうか確認する為のデータを格納してデータ転送の確認を行うか、または、印刷データが正しいかどうかの確認を行う為のデータを格納して印刷データの確認を行うか、どちらか一方の確認用として使用していた為、同時にデータ転送の確認とデータの確認を行うことが出来ず、印刷ページデータの信頼性が低いという課題があった。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、９ビットのバス幅を持つバッファを使用して、１ページの印刷ページデータが正常に転送されたかどうか確認すると共に、転送されるデータ毎にデータ保障を行うことにより、データの信頼性を向上させることである。
【０００４】
【課題を解決するための手段】
上記課題は、バッファに書き込まれる印刷データのバイト数をかぞえて印刷ページデータの最終データを検出した時パリティデータ生成回路から出力されるデータを反転させてバッファに書き込む書き込み最終データ検出回路と、バッファから読み出される印刷データのバイト数をかぞえて印刷ページデータの最終データを検出した時バッファから出力されるデータの上位１ビットのみ反転させてパリティチェック回路に出力する読み出し最終データ検出回路を設けることにより達成できる。
【０００５】
【発明の実施の形態】
プリンタ制御装置は、主にホストコンピュータから送信されるデータを受信するデータ受信部と、受信したデータの解析及びプリンタ制御装置全体の制御を行うメイン制御部と、上記メイン制御部で解析されたデータを編集する編集処理部と、編集データを基にビットマップ形式の印刷ページデータに展開処理を行うページ展開部と、上記ビットマップ形式のデータに展開された印刷ページデータを格納するページメモリと、ページメモリに展開された印刷ページデータを読み出し９ビットのバス幅を持つバッファに転送するデータ転送制御部と、バッファに格納されているデータをプリンタに送信する印刷データ出力部より構成されている。
【０００６】
図１に本発明の一実施例であるプリンタ制御装置におけるメモリチェック回路の概略ブロック図を示す。ページメモリ５に１ページ分の印刷ページデータが展開終了後、データ転送制御部６はページメモリ５から印刷ページデータを３２ビット単位で読み出し、読み出した３２ビットのデータを８ビット単位に分割して、９ビットのバス幅を持つバッファ８の下位８ビットに書き込む。パリティデータ生成回路１１は、バッファ８に書き込む８ビットの印刷データの’１’の数をかぞえて偶数個’１’が存在する時は’１’をバッファ８の上位１ビットに書き込み、奇数個の時は’０’をバッファ８の上位１ビットに書き込む。この際、書き込み最終データ検出回路１３は、バッファ８に書き込まれる印刷データのバイト数をカウントし、バッファ８に書き込まれる印刷データが最終データの時、パリティデータ生成回路１１から出力されるデータを反転させて、バッファ８の上位１ビットに格納する。バッファ８に書かれた印刷データは、印刷データ出力部１０により読み出され、パリティチェック回路１２により、読み出された印刷データの’１’の数をかぞえて、奇数個の場合、８ビットの印刷データが正常であると判断し、印刷ページデータはプリンタに出力される。また、バッファ８から読み出された印刷データの’１’の数が偶数個の場合、印刷データが異常であると判断し、エラー報告を行う。ここで、読み出し最終データ検出回路１４はバッファ８から読み出される印刷データのバイト数をかぞえて、バッファ８から読み出されたデータが最終データの時、バッファ８から出力されるデータの上位１ビットのみ反転させてパリティチェック回路１２に出力する。このことにより、バッファ８に書き込む印刷ページデータのバイト数とバッファ８から読み出された印刷ページデータのバイト数が等しい場合のみ、書き込み最終データ検出回路１３により反転されたデータが、再び読み出し最終データ検出回路１４により反転される為、パリティチェック回路１２からのエラー報告は発生せず、１ページの印刷ページデータが正常に転送されたかどうかの確認を行うことが出来る。
【０００７】
本方式を備えたプリンタ制御装置により、バッファ８のデータバス幅を増やす事無く、１ページの印刷ページデータが正常に転送されたかどうかの確認と、転送されるデータ単位でデータ保障を行うことが可能となり、前記目的が達成することができる。
【０００８】
【発明の効果】
バッファのデータバス幅を増やす事無く、印刷ページデータが正常に転送されたかどうか確認すると共に、転送されるデータ毎にデータ保障を行うことにより、データの信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例であるメモリチェック回路を示すブロック図である。
【図２】従来のメモリチェック回路のブロック図である。
【図３】従来のメモリチェック回路のブロック図である。
【符号の説明】
１…データ受信部、２…メイン制御部、３…編集処理部、４…ページ展開部、５…ページメモリ、６…データ転送制御部、７…最終データ生成回路、８…バッファ、９…最終データ検出回路、１０…印刷データ出力部、１１…パリティデータ生成回路、１２…パリティチェック回路、１３…書き込み最終データ検出回路、１４…読み出し最終データ検出回路。
【図１】
0003587252.tif 000002
【図２】
0003587252.tif 000003
【図３】
0003587252.tif 000004