(57)【特許請求の範囲】
【請求項１】
増幅器（２１）であって、
第１の電極、バイアス電圧を受けるよう結合された制御電極、および第２の電極を有する第１のトランジスタ（２６）、
前記第１のトランジスタ（２６）の前記第２の電極に結合された第１の端子および第２の端子を有する第１の抵抗（２７）、
前記第１の抵抗（２７）の前記第２の端子に結合された第１の端子および第２の端子を有する第２の抵抗（２８）、そして
前記第２の抵抗（２８）の前記第２の端子に共通に結合された第１の電極および制御電極と、電源電圧を受けるよう結合された第２の電極を有する第２のトランジスタ（２９）、
を具備し、前記増幅器（２１）は入力信号を受けるための前記第１の抵抗（２７）の前記第２の端子に結合された入力および出力信号を提供するための前記第１のトランジスタ（２６）の前記第１の電極に結合された第１の出力を有することを特徴とする増幅器（２１）。
【請求項２】
さらに、第１の電極、前記第２のトランジスタ（２９）の前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第３のトランジスタ（３２）を含み、前記増幅器（２１）は前記第３のトランジスタ（３２）の前記第１の電極に結合された第２の出力を有し、前記増幅器（２１）は前記第１および第２の出力において差動出力信号を提供することを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第１（２７）および第２（２８）の抵抗は３次調波ひずみをゼロにするために前記第１および第２のトランジスタ（２６，２９）のインピーダンスのほぼ半分のインピーダンスを有することを特徴とする請求項１または２に記載の増幅器。
【請求項４】
第１の差動入力（４６）、第２の差動入力（４７）、バイアス電圧を受けるための入力（４８）、第１の差動出力（４４）、および第２の差動出力（４５）を有する増幅器（４１）であって、
前記増幅器（４１）の前記第１の差動出力に結合された第１の電極、前記増幅器（４１）の前記入力に結合された制御電極、および第２の電極を有する第１のトランジスタ（４９）、
前記第１のトランジスタ（４９）の前記第２の電極に結合された第１の端子および前記増幅器（４１）の前記第１の差動入力に結合された第２の端子を有する第１の抵抗（５１）、
前記増幅器（４１）の第１の差動入力に結合された第１の端子および第２の端子を有する第２の抵抗（５２）、
前記第２の抵抗（５２）の前記第２の端子に共通に結合された第１の電極および制御電極、そして電源電圧を受けるよう結合された第２の電極を有する第２のトランジスタ（５３）、
前記増幅器（４１）の前記第２の差動出力に結合された第１の電極、前記第２のトランジスタ（５３）の前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第３のトランジスタ（５４）、
前記増幅器の前記第２の差動出力に結合された第１の電極、前記増幅器の前記入力に結合された制御電極、および第２の電極を有する第４のトランジスタ（５６）、
前記第４のトランジスタの前記第２の電極に結合された第１の端子および前記増幅器の前記第２の差動入力に結合された第２の端子を有する第３の抵抗（５７）、
前記増幅器の前記差動入力に結合された第１の端子および第２の端子を有する第４の抵抗（５８）、
前記第４の抵抗の前記第２の端子に共通に結合された第１の電極および制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第５のトランジスタ（５９）、そして
前記増幅器の前記第１の差動出力に結合された第１の電極、前記第５のトランジスタの前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第６のトランジスタ（６１）、
を具備することを特徴とする増幅器（４１）。
【請求項５】
増幅器（８０）であって、
第１の電極、バイアス電圧を受けるよう結合された制御電極、および第２の電極を有する第１のトランジスタ（８１）、
前記第１のトランジスタの前記第２の電極に結合された第１の端子および前記増幅器の第１の入力に結合された第２の端子を有する第１の抵抗（８２）、
前記増幅器の前記第１の入力に共通に結合された第１の電極および制御電極、および第２の電極を有する第２のトランジスタ（８３）、そして
前記第２のトランジスタの前記第２の電極に結合された第１の端子および電源電圧を受けるよう結合された第２の端子を有する第２の抵抗（８４）、
を具備し、前記第１のトランジスタは前記増幅器の前記第１の入力に印加される入力信号に対しリニアな関係を有する信号を前記第１の電極に提供することを特徴とする増幅器（８０）。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般には、増幅器に関し、かつより特定的には、リニアな伝達関数を有する増幅器に関する。
【０００２】
【従来の技術】
増幅器は入力信号を受けかつ増幅された出力信号を提供する回路である。入力信号対出力信号の伝達関数はしばしば増幅器を特定の用途のために選択する場合に重要なパラメータとなる。特に、増幅器はリニアな入力信号対出力信号の伝達関数を持つことが要求される。リニア増幅器の伝達関数の非線形性は入力信号のひずみ成分を生じさせることになる。
【０００３】
リニアな伝達関数を有する増幅器を使用する回路の例は高周波キャリア信号を局部発振信号と混合するためのミキサ回路である。ミキサ回路は典型的には高周波のキャリア信号の周波数を低減する。ミキサ回路の性能を測定するために使用される特性は、ゲイン、ノイズ、静止電流（ｑｕｉｅｓｃｅｎｔ  ｃｕｒｒｅｎｔ）、ピーク可能電流、リニアリティ、およびひずみである。リニアリティまたは線形性は特に重要なものであるが、それはリニアリティがより低い周波数が発生される精度を決定するからである。ミキサ回路の何らかの非線形性はまた回路性能に影響を与える相互変調周波数を発生する。
【０００４】
【発明が解決しようとする課題】
リニア増幅器として使用される一般的な回路は電流源によってバイアスされる差動入力段（差動対のトランジスタ）である。該差動入力段にバイポーラトランジスタのような非線形エレメントが使用される場合、差動入力段の応答を線形化するために負帰還（Ｄｅｇｅｎｅｒａｔｉｏｎ）抵抗が使用される。負帰還抵抗はリニアな応答を生じるバイポーラトランジスタの非線形特性を支配する。リニアリティは前記負帰還抵抗を増大することによって増大することができるが、トランスコンダクタンスの低減およびノイズの増大の犠牲を払う。一般に、特定の性能特性の増強は通常他の動作パラメータの悪化を生じる結果となる。
【０００５】
他の性能要因を妥協することなくリニアな伝達関数を提供する増幅器が提供できれば非常な利点となる。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば増大したリニアリティ、低い入力インピーダンス、および低いノイズの増幅器が提供される。
【０００７】
本発明に係わる増幅器（２１）は、第１の電極、バイアス電圧を受けるよう結合された制御電極、および第２の電極を有する第１のトランジスタ（２６）、前記第１のトランジスタ（２６）の前記第２の電極に結合された第１の端子および第２の端子を有する第１の抵抗（２７）、前記第１の抵抗（２７）の前記第２の端子に結合された第１の端子および第２の端子を有する第２の抵抗（２８）、そして前記第２の抵抗（２８）の前記第２の端子に共通に結合された第１の電極および制御電極と、電源電圧を受けるよう結合された第２の電極を有する第２のトランジスタ（２９）、を具備し、前記増幅器（２１）は入力信号を受けるための前記第１の抵抗（２７）の前記第２の端子に結合された入力および出力信号を提供するための前記第１のトランジスタ（２６）の前記第１の電極に結合された第１の出力を有する。
【０００８】
さらに、第１の電極、前記第２のトランジスタ（２９）の前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第３のトランジスタ（３２）を含み、前記増幅器（２１）は前記第３のトランジスタ（３２）の前記第１の電極に結合された第２の出力を有し、前記増幅器（２１）は前記第１および第２の出力において差動出力信号を提供するよう構成できる。
【０００９】
また、前記第１（２７）および第２（２８）の抵抗は３次調波ひずみをゼロにするために前記第１および第２のトランジスタ（２６，２９）のインピーダンスのほぼ半分のインピーダンスを有するよう構成すると好都合である。
【００１０】
本発明の別の態樣では、第１の差動入力（４６）、第２の差動入力（４７）、バイアス電圧を受けるための入力（４８）、第１の差動出力（４４）、および第２の差動出力（４５）を有する増幅器（４１）が提供され、該増幅器は、該記増幅器（４１）の前記第１の差動出力に結合された第１の電極、前記増幅器（４１）の前記入力に結合された制御電極、および第２の電極を有する第１のトランジスタ（４９）、前記第１のトランジスタ（４９）の前記第２の電極に結合された第１の端子および前記増幅器（４１）の前記第１の差動入力に結合された第２の端子を有する第１の抵抗（５１）、前記増幅器（４１）の第１の差動入力に結合された第１の端子および第２の端子を有する第２の抵抗（５２）、前記第２の抵抗（５２）の前記第２の端子に共通に結合された第１の電極および制御電極、そして電源電圧を受けるよう結合された第２の電極を有する第２のトランジスタ（５３）、前記増幅器（４１）の前記第２の差動出力に結合された第１の電極、前記第２のトランジスタ（５３）の前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第３のトランジスタ（５４）、前記増幅器の前記第２の差動出力に結合された第１の電極、前記増幅器の前記入力に結合された制御電極、および第２の電極を有する第４のトランジスタ（５６）、前記第４のトランジスタの前記第２の電極に結合された第１の端子および前記増幅器の前記第２の差動入力に結合された第２の端子を有する第３の抵抗（５７）、前記増幅器の前記差動入力に結合された第１の端子および第２の端子を有する第４の抵抗（５８）、前記第４の抵抗の前記第２の端子に共通に結合された第１の電極および制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第５のトランジスタ（５９）、そして前記増幅器の前記第１の差動出力に結合された第１の電極、前記第５のトランジスタの前記制御電極に結合された制御電極、および前記電源電圧を受けるよう結合された第２の電極を有する第６のトランジスタ（６１）、を具備することを特徴とする。
【００１１】
本発明の別の態樣に係わる増幅器（８０）では、第１の電極、バイアス電圧を受けるよう結合された制御電極、および第２の電極を有する第１のトランジスタ（８１）、前記第１のトランジスタの前記第２の電極に結合された第１の端子および前記増幅器の第１の入力に結合された第２の端子を有する第１の抵抗（８２）、前記増幅器の前記第１の入力に共通に結合された第１の電極および制御電極、および第２の電極を有する第２のトランジスタ（８３）、そして前記第２のトランジスタの前記第２の電極に結合された第１の端子および電源電圧を受けるよう結合された第２の端子を有する第２の抵抗（８４）、を具備し、前記第１のトランジスタは前記増幅器の前記第１の入力に印加される入力信号に対しリニアな関係を有する信号を前記第１の電極に提供する。
【００１２】
【発明の実施の形態】
増幅器は数多くのアナログ回路にとってありふれた要素である。例えば、増幅器はアナログミキサ、フィルタ、乗算器、および発振器に使用される。入力信号は増幅器に印加されかつ該増幅器によって増幅される。増幅器に印加される入力信号と増幅器によって提供される出力信号との間の関係は伝達関数として知られている。一般に、リニアな伝達関数を有するまたは入力信号と出力信号との間にリニアな関係を有する増幅器は数多くの異なる回路の用途にとって重要である。伝達関数は増幅器の設計において唯一の重要なパラメータではなく、増幅器の性能に影響を与える他のパラメータは、トランスコンダクタンス、ダイナミックレンジ、周波数レンジ、ノイズ、および電力消費である。
【００１３】
図１は従来技術の増幅器１１の回路図を示す。増幅器１１はトランスコンダクタンス増幅器でありかつ広い入力電圧範囲および高いリニアリティを必要とする回路に広く使用されている。さらに、増幅器１１は高い周波数で動作するミキサ回路にしばしば使用される。増幅器１１は差動入力段１２および差動入力段１３を備えている。電流源１４および１５がそれぞれ差動入力段１２および１３をバイアスする。
【００１４】
増幅器１１は、加算されたときダイナミックレンジを増大する２つのオフセットした伝達関数を使用する。オフセットした伝達関数は差動入力段１２および１３が不平衡であることによって生成される。不平衡の差動入力段は異なるエミッタ面積を有するトランジスタから構成される。図１において、差動入力段１２または１３を構成するトランジスタはＭのエミッタ面積比で寸法的に異なっている。増幅器１１のリニアな範囲は差動入力段１２および１３を構成するトランジスタのエミッタ面積比および電流源１４および１５の電流の大きさによって決定される。増幅器１１の応答は差動入力段１２または１３を構成するトランジスタの一方を通って電流源１４または１５によって供給される電流が支配的に流れる場合に非線形となる。
【００１５】
増幅器１１の単一の変形のみが示されているが、一般に使用される増幅器には数多くの異なる実施例がある。さらに、これらの異なる実施例は電流源によってバイアスされる不平衡の差動入力段を有する同じ基本的原理の下で動作する。増幅器１１において負帰還抵抗を使用することはそのリニアリティを増大するための典型的な変形である。
【００１６】
増幅器１１の種々の変形は、ジェイ・ボーアマン（Ｊ．Ｖｏｏｒｍａｎ）による米国特許第４，７２３，１１０号、回路およびシステムに関するＩ．Ｅ．Ｅ．Ｅ．紀要−１：基本的理論および応用、第４１巻、第５号、１９９４年５月、「２つの交差結合した、エミッタ結合対を使用したいくつかの回路設計技術（Ｓｏｍｅ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ  Ｔｅｃｈｎｉｑｕｅｓ  Ｕｓｉｎｇ  Ｔｗｏ  Ｃｒｏｓｓ−Ｃｏｕｐｌｅｄ，Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ  Ｐａｉｒｓ）」、キムラ・カツジ、そしてソリッドステイト回路のＩ．Ｅ．Ｅ．Ｅ．ジャーナル、第２９巻、第１号、１９９４年１月、「不平衡エミッタ結合対からなるバイポーラ４象限アナログ・クォータスケア乗算器およびその入力範囲の拡大（Ａ  Ｂｉｐｏｌａｒ  Ｆｏｕｒ−Ｑｕａｄｒａｎｔ  Ａｎａｌｏｇ  Ｑｕａｒｔｅｒ−Ｓｑｕａｒｅ  Ｍｕｌｔｉｐｌｉｅｒ  Ｃｏｎｓｉｓｔｉｎｇ  ｏｆ  Ｕｎｂａｌａｎｃｅｄ  Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ  Ｐａｉｒｓ  ａｎｄＥｘｐａｎｓｉｏｎｓ  ｏｆ  Ｉｔｓ  Ｉｎｐｕｔ  Ｒａｎｇｅｓ）」、キムラ・カツジ、に開示されており、これらの内容は参照のためここに導入される。
【００１７】
増幅器１１は増大したダイナミックレンジを提供するが、トランスコンダクタンスおよび雑音指数のような他の動作特性を妥協している。増幅器の個々の動作特性は相互に関係しており、これらの動作特性（リニアリティ、ダイナミックレンジ、雑音指数、電力消費、トランスコンダクタンス、その他）は典型的には増幅器の設計において１つの特定の特性が大幅に低下しないようにバランスがとられる。
【００１８】
増幅器１１の設計にとって本質的な特性は高い非線形入力インピーダンスである。入力信号を提供する電圧源のインピーダンスに整合するために低い入力インピーダンスがしばしば必要とされる。低い入力インピーダンスは増幅器１１の入力間に抵抗を結合することによって与えられる。該抵抗は入力電力の一部をシャントする受動素子でありかつ増幅器１１の雑音指数を増大する雑音源である。
【００１９】
図２は単一終端（ｓｉｎｇｌｅ−ｅｎｄｅｄ）入力および差動出力を有する増幅器２１の回路図である。増幅器２１は単一の出力を使用して動作することもできるがひずみが増大する。増幅器２１は入力信号を受けるための入力２２、および差動出力信号を提供するための出力２３および３３を有する。回路３４は増幅器２１の入力２２に対し入力信号を提供する。増幅器２１はトランジスタ２６，２９および３２、そして抵抗２７および２８から構成される。増幅器２１はソースインピーダンスに整合するよう仕立てられた入力インピーダンス、広いダイナミックレンジ、低いノイズ、高いピーク電流、低い静止電流、高いトランスコンダクタンス、および高いリニアリティを有する。
【００２０】
トランジスタ２６，２９および３２はそれぞれ第１の電極、制御電極、および第２の電極に対応するコレクタ、ベースおよびエミッタを有するバイポーラトランジスタである。トランジスタ２９はコレクタおよびベースが共通にノード３１に接続されたダイオード構成になっており、かつエミッタは電源電圧（例えば、グランド）を受けるよう接続されている。抵抗２８はノード３１に結合された第１の端子および入力２２に結合された第２の端子を有する。抵抗２７は入力２２に結合された第１の端子および第２の端子を有する。トランジスタ２６はコレクタが出力２３に結合され、ベースがバイアス電圧ＶＢＩＡＳを受けるよう結合され、そしてエミッタが抵抗２７の第２の端子に結合されている。トランジスタ３２はトランジスタ２９の電流を反映する（ｍｉｒｒｏｒｓ）。トランジスタ３２はコレクタが出力３３に結合され、ベースがノード３１に結合され、そしてエミッタが電源電圧（例えば、グランド）を受けるよう結合されている。
【００２１】
好ましい実施形態では、回路３４からの入力信号は入力２２に対しＡＣ結合される。トランジスタ２６，２９および３２は同じ形状を有する。同様に、抵抗２７および２８は同じ抵抗値を有する。増幅器２１の入力インピーダンスは回路３４のソースインピーダンスに整合されている。増幅器２１の入力インピーダンスを回路３４のソースインピーダンスに整合することにより電力転送を最大にしかつ動作効率を増大させる。
【００２２】
図１の従来技術の増幅器１１は本質的に高い入力インピーダンスを有する。ソースインピーダンスを整合するための入力インピーダンスの値は典型的には５０または７５オームであり、これは増幅器１１（図１）の入力インピーダンスより大幅に小さい。増幅器１１の入力インピーダンスを下げるために５０または７５オームの値を有する抵抗が使用される。該抵抗は増幅器１１の入力に結合され他の動作特性（ノイズおよびトランスコンダクタンス）を害する。
【００２３】
増幅器２１の構成は入力インピーダンスを下げるためにその入力に付加的な抵抗を設けることを必要としない。抵抗を除去することは増幅器２１のトランスコンダクタンスを増大しかつノイズを低減する。増幅器２１の入力インピーダンスは次の数式１に示される。
【００２４】
【数１】
Ｚｉｎ＝（Ｒ＋ｒｅ）／２
【００２５】
この式において、Ｒは抵抗２７（または抵抗２８）の値であり、かつｒｅはＶｔ／Ｉｃ（トランジスタ２６および２９のインピーダンス）である。Ｖｔはトランジスタ２６または２９の熱電圧（ｔｈｅｒｍａｌ  ｖｏｌｔａｇｅ）である。Ｉｃはトランジスタ２６および２９のコレクタ電流である。静止状態（入力信号がない状態）では、トランジスタ２６および２９の電流および熱電圧はほぼ等しい。前に述べたように、Ｚｉｎは入力２２に結合された回路３４のソースインピーダンスに整合するよう（例えば、５０または７５オームに）選択される。
【００２６】
抵抗２７および２８は増幅器２１の入力から出力への伝達関数を線形化する。非線形ひずみがトランジスタ２６および２９によって生じる。単一の出力、例えば、出力２３のみがアクティブである単一終端の用途では、トランジスタ２６および２９の非線形特性により偶数および奇数調波ひずみが発生される。偶数調波ひずみはミラートランジスタ３２を加えかつ出力２３および３３に差動出力信号を発生することにより除去される。残りの奇数調波ひずみは３次調波で最大でありかつ各々の調波の次数の増大と共に大きさが低減する（第５次、第７次、その他）。
【００２７】
出力２３および３３において発生する３次調波ひずみは抵抗２７および２８に対して特定の値を選択することにより打ち消される。Ｒ（抵抗２７および２８）に対する特定の値は次の数式２で規定される。
【００２８】
【数２】
Ｒ＝ｒｅ／２
【００２９】
回路３４のソースインピーダンスを整合しかつ３次調波ひずみをゼロにするための増幅器２１の入力インピーダンス（Ｚｉｎ）は次の数式３に示されている。
【００３０】
【数３】
Ｚｉｎ＝３／４＊ｒｅ
【００３１】
この場合、Ｚｉｎは増幅器２１への信号転送を最大にするために回路３４のソースインピーダンスに整合するよう（または近似するよう）選択される。トランジスタ２９および２６は数式３に基づきｒｅのための値を発生するようバイアスされる。バイアス電流はトランジスタ２６，２９および３２の静止コレクタ電流（Ｉｃ）を設定するためにトランジスタ２６のベースに印加されるバイアス電圧ＶＢＩＡＳによって調整される。前記コレクタ電流（Ｉｃ）は次の数式４で規定される。
【００３２】
【数４】
Ｉｃ＝（ＶＢＩＡＳ−２＊Ｖｂｅ）／（２＊Ｒ）
【００３３】
この場合、Ｖｂｅはトランジスタ２６および２９のベース−エミッタ電圧である。抵抗２７および２８は同じであり（Ｒ）およびトランジスタ２６，２９および３２は寸法が同じである（または、できるだけ近くなるよう整合される）。
【００３４】
増幅器２１の回路構成によって３次調波ひずみをゼロまたはヌルにすることができる。増幅器２１によって生成されるひずみを低減することによりリニアリティを改善できる。前記図１の増幅器１１によってソースインピーダンスに整合させるためにその入力インピーダンスを低下させるのに必要とされる抵抗を除去することにより、図２の回路では図１の増幅器１１の回路構成と比較した場合ノイズが低減されかつトランスコンダクタンスが増大する。
【００３５】
増幅器２１はプッシュプル増幅器として説明される。トランジスタ２６はコモンベース段としてバイアスされる入力２２に印加される入力信号はトランジスタ２６のベース−エミッタ接合および抵抗２７の間の電圧、およびトランジスタ２９のベース−エミッタ接合および抵抗２８の間の電圧を変化させる。好ましい実施形態では、回路３４からの入力信号は増幅器２１の入力２２にＡＣ結合される。
【００３６】
単一終端出力が使用される場合は、例えば出力２３が使用される場合は、入力２２に印加される入力信号はトランジスタ２６によって供給される電流を増大または低減する。電圧スイングは、トランジスタ２６がターンオフする場合は、入力２２における正の電圧遷移に対して制限される。入力における負の電圧スイングはトランジスタ２６の最大電流能力によってのみ制限される。
【００３７】
好ましい実施形態においては、差動出力信号が出力２３および３３に発生される。入力２２に印加される正の電圧遷移を有する入力信号はトランジスタ２６のベース−エミッタ接合および抵抗２７における電圧を低減する。逆に、トランジスタ２９のベース−エミッタ接合および抵抗２８における電圧は増大する。トランジスタ３２はトランジスタ２９および３２によって形成されるカレントミラー回路のミラートランジスタである。トランジスタ２９のベース−エミッタ電圧の増大はトランジスタ３２に反映され出力３３において提供される電流を増大する。
【００３８】
入力２２に印加される負の電圧遷移を有する入力信号は反対の効果を有する。トランジスタ２６のベースエミッタ間電圧および抵抗２７の電圧は前記負の電圧遷移によって増大される。逆に、トランジスタ２９のベース−エミッタ接合および抵抗２８の間の電圧は低減される。負の電圧遷移を有する前記入力信号は出力２３における電流の増大を生じかつ出力３３における電流の低減を生じる結果となる。
【００３９】
増幅器２１は広い入力電圧範囲にわたりリニアに留まっている。増幅器２１のバイアス電流はそれが図１の増幅器１１に対する場合のようにダイナミックレンジを制限することはない。図１の増幅器１１は電流源１４または１５によって供給される電流によって制限される入力電圧範囲を有する。電流源１４および１５の電流を増大することによりダイナミックレンジが増大するが電力消費も増大することになる。さらに、トランスコンダクタンス増幅段１１のリニアリティは差動入力段１２または１３を構成するトランジスタ（図１）の内の１つを通して支配的に流れる場合に悪影響を受ける。
【００４０】
図２に戻ると、増幅器２１の構成は回路段をバイアスする電流源によって制限されない。増幅器２１は大きな入力信号によりトランジスタ２６またはトランジスタ２９のいずれかがターンオフする極端な条件の下でリニアに動作し続ける。例えば、入力２２に印加された大きな正の電圧遷移を有する入力信号がトランジスタ２６をターンオフするが、トランジスタ２８および２９を通る電流をリニアに増大しこの電流はトランジスタ３２によって出力３３に反映される。同様に、入力２２に印加される大きな負の電圧遷移を有する入力信号はトランジスタ２９および３２をターンオフするが、抵抗２７およびトランジスタ２６を通る、出力２３に提供される電流をリニアに増大させる。したがって、増幅器は大きな入力電圧スイングの下でもリニアに留まっている。
【００４１】
増幅器２１の構成は他の増幅器と比較した場合いくつかの利点を提供する。第１に、それは広い入力電圧範囲にわたりほぼ一定の入力インピーダンスを与える。第２に、該入力インピーダンスはソースインピーダンスに整合され、最大の信号転送のための入力信号を提供する。第３に、増幅器２１はしばしば差動入力よりも好都合な単一終端入力を有する。第４に、差動出力構成において、増幅器２１は偶数調波ひずみがなくかつ３次調波ひずみをゼロとしこれはリニアリティを増大する。第５に、それは極めて広い入力電圧範囲にわたりリニアな特性を有する。第６に、広い入力電圧範囲にわたりトランスコンダクタンスの変化が極めて少ない。最後に、増幅器２１は他の増幅器の構成において通常使用される入力インピーダンス整合抵抗を除去することにより大きなトランスコンダクタンスおよび低減されたノイズを有する。
【００４２】
図３は、差動入力および差動出力を有する増幅器４１の回路図である。増幅器４１は図２の増幅器２１と同様の増幅器４２および４３を備えている。増幅器４１は入力４６、入力４７、バイアス入力４８、出力４４、および出力４５を有する。
【００４３】
この好ましい実施形態においては、トランジスタ４９，５３，５４，５６，５９および６１はそれぞれ第１の電極、制御電極および第２の電極に対応するコレクタ、ベースおよびエミッタを有するバイポーラトランジスタである。増幅器４２はトランジスタ４９，５３および５４、そして抵抗５１および５２を具備する。トランジスタ４９は出力４４に結合されたコレクタ、バイアス電圧ＶＢＩＡＳを受けるためにバイアス入力４８に結合されたベース、およびエミッタを有する。抵抗５１はトランジスタ４９のエミッタに結合された第１の端子および入力４６に結合された第２の端子を有する。抵抗５２は入力４６に結合された第１の端子および第２の端子を有する。トランジスタ５３は共通に抵抗５２の第２の端子に結合されたコレクタおよびベース、そして電源電圧（例えば、グランド）を受けるよう結合されたエミッタを有する。トランジスタ５４は出力４５に結合されたコレクタ、トランジスタ５３のベースに結合されたベース、および前記電源電圧を受けるよう結合されたエミッタを有する。
【００４４】
トランスコンダクタンス増幅器４３はトランジスタ５６，５９および６１、および抵抗５７および５８を具備する。トランジスタ５６は出力４５に結合されたコレクタ、バイアス電圧ＶＢＩＡＳを受けるためのバイアス入力４８に結合されたベース、およびエミッタを有する。抵抗５７はトランジスタ５６のエミッタに結合された第１の端子、および入力４７に結合された第２の端子を有する。抵抗５８は入力４７に結合された第１の端子および第２の端子を有する。トランジスタ５９は抵抗５８の第２の端子に共通に結合されたコレクタおよびベース、そして電源電圧（例えば、グランド）を受けるよう結合されたエミッタを有する。トランジスタ６１は出力４４に結合されたコレクタ、トランジスタ５９のベースに結合されたベース、そして前記電源電圧を受けるよう結合されたエミッタを有する。
【００４５】
増幅器４１はその設計において完全に差動的である。好ましい実施形態では、トランジスタ４９，５３，５４，５６，５９および６１は寸法が同じである。同様に、抵抗５１，５２，５７および５８は同じ抵抗値を有する。抵抗値Ｒ＝ｒｅ／２（Ｒ＝抵抗５１，５２，５７および５８の抵抗、ｒｅ＝トランジスタ４９，５３，５６および５９のインピーダンス）は増幅器４１によって生成される３次調波ひずみをゼロにする。また、増幅器４１の入力インピーダンスは入力信号を提供するために入力４６および４７に結合された回路（図示せず）のソースインピーダンスに整合される。トランジスタ４９，５３，５６および５９のインピーダンスはバイアス入力４８に印加されるバイアス電圧ＶＢＩＡＳを変えることによって調整される。
【００４６】
好ましい実施形態では、差動電圧は入力４６および４７にＡＣ結合される。静止状態では、入力４６および４７の電圧は同じである。入力４６および４７の間の正の電圧遷移を有する入力電圧（入力４６における電圧が入力４７における電圧より大きい）はトランジスタ４９および５９の電流を低減し、かつトランジスタ５３および５６の電流を増大させる。トランジスタ４９および６１（それはトランジスタ５９を反映する）の電流が減少し、それによって出力４４における電流を低減する。トランジスタ５４（それはトランジスタ５３を反映する）および５６の電流が増大し、それによって出力４５における電流を増大させる。
【００４７】
入力４６および４７の間の負の電圧遷移（入力４６の電圧が入力４７の電圧より小さい）を有する差動入力信号はトランジスタ４９および５９の電流を増大させ、かつトランジスタ５３および５６の電流を減少させる。トランジスタ４９および６１（それはトランジスタ５９を反映する）の電流が増大し、それによって出力４４における電流を増大させる。トランジスタ５４（それはトランジスタ５３を反映する）および５６の電流が減少し、それによって出力４５における電流を低減する。増幅器４１は図２の詳細な説明において前に説明した基本的な原理を使用した全差動増幅器である。
【００４８】
図４は、信号をミキシングするための増幅器８０の回路図を示す。増幅器８０は図２の増幅器２１の別の実施形態である増幅器８５を含む。一般に、増幅器８０は第１の信号を第２の信号と混合して第１の信号の周波数を低減する。第１の信号は典型的にはミキシング処理によって影響を受けない変調情報を有する。増幅器８０は第１の信号を受けるための入力７１、出力信号を提供するための出力７２および７３、第２の信号を受けるための入力７６および７７、そしてバイアス電圧を受けるためのバイアス入力７４を有する。
【００４９】
増幅器８０はトランジスタ７８，７９，８１，８３，８６，８７，８８および９３、そして抵抗８２，８４および９２を具備する。トランジスタ７８，７９，８１，８３，８６，８７，８８および９３はおのおのそれぞれ第１の電極、制御電極および第２の電極に対応するコレクタ、ベースおよびエミッタを有する。トランジスタ７８および７９は差動入力段を形成する。トランジスタ７８は出力７２に結合されたコレクタ、入力７６に結合されたベース、およびノード８９に結合されたエミッタを有する。トランジスタ７９は出力７３に結合されたコレクタ、入力７７に結合されたベース、およびノード８９に結合されたエミッタを有する。トランジスタ８７および８８は第２の差動入力段を形成する。トランジスタ８７は出力７３に結合されたコレクタ、入力７６に結合されたベース、およびノード９１に結合されたエミッタを有する。トランジスタ８８は出力７２に結合されたコレクタ、入力７７に結合されたベース、およびノード９１に結合されたエミッタを有する。
【００５０】
増幅器８５はトランジスタ８１，８３，８６および９３、そして抵抗８２および８３を具備する。トランジスタ８１はノード８９に結合されたコレクタ、バイアス入力７４に結合されたベース、およびエミッタを有する。抵抗８２はトランジスタ８１のエミッタに結合された第１の端子および入力７１に結合された第２の端子を有する。トランジスタ８３は入力７１に共通に結合された第１の電極および制御電極、そしてエミッタを有する。抵抗８４はトランジスタ８３のエミッタに結合された第１の端子、および電源電圧（例えば、グランド）に結合された第２の端子を有する。トランジスタ９３はノード９１に結合されたコレクタ、バイアス入力７４に結合されたべース、およびエミッタを有する。トランジスタ８６はトランジスタ９３のエミッタに結合されたコレクタ、トランジスタ８３のベースに結合されたベース、およびエミッタを有する。抵抗９２はトランジスタ８６のエミッタに結合された第１の端子、および前記電源電圧を受けるよう結合された第２の端子を有する。
【００５１】
増幅器８５は図２のトランスコンダクタンス増幅器２１と同様に動作する。好ましい実施形態では、トランジスタ８１，８３，８６および９１は同じ寸法を有するよう整合されている。抵抗８２，８３および９２は同じ抵抗値を有するよう整合されている。トランジスタ８１は共通ベース増幅器である。抵抗８２および８４は増幅器８５の入力信号の出力信号への伝達関数を線形化するための負帰還抵抗である。トランジスタ８３はダイオード構成になっておりかつトランジスタ８１のコレクタに提供される信号に対し相補的な信号を発生する。トランジスタ８３および８６はカレントミラーを形成する。トランジスタ８６および抵抗９２はそれぞれトランジスタ８３および抵抗９４と整合して等しい電流を提供する。抵抗９２はトランジスタ８６の出力インピーダンス（コレクタにおける）の増大という付加的な利益を与える。トランジスタ９３はトランジスタ８６における電圧を低減するためのカスコードトランジスタである。
【００５２】
増幅器８５は入力７１に結合された入力信号を提供する回路９４のソースインピーダンスに整合された入力インピーダンスを有する。偶数調波ひずみは増幅器８５によってノード８９および９１に提供される差動信号により打ち消される。増幅器８５の３次調波ひずみはＲ＝ｒｅ／２に選択することによりゼロにされ、この場合Ｒは抵抗８２，８４および９３の抵抗値であり、かつｒｅはトランジスタ８１および８３の（エミッタにおける）インピーダンスである。前記入力インピーダンスはＺｉｎ＝３／４＊ｒｅに選択することにより整合される。トランジスタ８１および８３のインピーダンスはバイアス入力７４に印加されるバイアス電圧により調整される。該バイアス電圧はトランジスタ８１および８３を通る電流を調整し、それによってｒｅの値を決定する。入力７１に印加される入力信号はトランジスタ８１および９３のコレクタにおけるリニアな変化を生じさせる。
【００５３】
差動入力信号が入力７６および７７に印加される。入力７６および７７はトランジスタ７８および７９、およびトランジスタ８７および８８からなる差動入力段に結合されている。トランジスタ８１および８５からの電流はそれぞれトランジスタ７８および７９、およびトランジスタ８７および８８をバイアスする。入力７１に印加される入力信号によるバイアス電流の変化は前記差動入力信号と混合され当業者によく知られているように出力７２および７３に低減された周波数の信号を生成する。一般に、高い周波数のキャリア信号は入力７１または入力７６および７７に印加される。高周波キャリアは変調された情報を含む。局部発振器の信号が前記高周波キャリアと混合されかつ残りの入力に供給される。前記高周波キャリアより低い差分周波数が出力７２および７３に発生される。高周波キャリアにおける変調された情報は前記ミキシングによって影響を受けずかつ前記差分周波数にも残っている。増幅器８０における増幅器８５は信号をミキシングするための他の設計の増幅器と比較した場合より少ないひずみおよびノイズの出力信号を生成し、それによってより少ないひずみおよびノイズの差分周波数を発生する。
【００５４】
【発明の効果】
以上から、低い入力インピーダンス、低いひずみ、高いリニアリティ、高いトランスコンダクタンス、および低いノイズを有するトランスコンダクタンス増幅器が提供されたことが理解されるべきである。
【００５５】
本発明の特定の実施形態が示されかつ説明されたが、当業者にはさらに他の修正および改善をなすことができる。本発明は示された特定の形態に限定されるのではなくかつ添付の特許請求の範囲はこの発明の精神および範囲から離れることのないすべての修正をカバーすることを意図していることが理解されるべきである。
【図面の簡単な説明】
【図１】一対の不平衡差動入力段を備えた増幅器の従来技術の回路を示す電気回路図である。
【図２】本発明に係わる増幅器の電気回路図である。
【図３】図２の増幅器を一対備えて構成される全差動増幅器の電気回路図である。
【図４】本発明に係わる第１の信号を第２の信号とミキシングするための増幅器を示す電気回路図である。
【符号の説明】
２１  増幅器
２２  入力端子
２３，３３  出力端子
２６，２９，３２  トランジスタ
２７，２８  抵抗
３４  入力供給回路
４１  増幅器
４２，４３  増幅器ユニット
４４，４５  出力端子
４６，４７  入力端子
４８  バイアス入力端子
４９，５３，５４，５６，５９，６１  トランジスタ
５１，５２，５７，５８  抵抗
８０  増幅器
７２，７３  出力端子
７４  バイアス入力端子
７１，７６，７７  入力端子
７８，７９，８１，８３，８７，８８，９３，８６  トランジスタ
８５  増幅器ユニット
９４  入力供給回路
【図１】
0003575898.tif 000002
【図２】
0003575898.tif 000003
【図３】
0003575898.tif 000004
【図４】
0003575898.tif 000005