【事件の表示】
　平成１０年特許願第　８０６４３号「バイポーラトランジスター及びその製造方法」拒絶査定不服審判事件〔平成１０年１０月２３日出願公開、特開平１０−２８４５０４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯　
　本願は、平成１０年３月２７日（パリ条約による優先権主張１９９７年４月１日、大韓民国）の出願であって、平成１８年３月２７日付けで拒絶査定がなされ、これに対して同年６月２２日に拒絶査定に対する審判請求がなされるとともに、手続補正がなされ、その後、当審において平成２０年７月４日に審尋がなされ、同年１０月８日に回答書が提出されたものである。
　　
２．平成１８年６月２２日付けの手続補正（以下、「本件補正」という。）について　
［補正却下の決定の結論］　
　平成１８年６月２２日付けの手続補正を却下する。　
［理由］　
（１）本件補正の内容　
　本件補正は、特許請求の範囲及び発明の詳細な説明を補正するものであり、特許請求の範囲の補正は、補正前の請求項１ないし３を補正後の請求項１と補正し、補正前の請求項４及び５を削除し、補正前の請求項６を補正後の請求項２と補正するものであり、発明の詳細な説明の、０００１段落、０００６段落、００１０段落ないし００１３段落、００１６段落、００１８段落、００１９段落、００２２段落ないし００２５段落、００３０段落、００３２段落、及び００３３段落を補正するものであり、補正後の請求項１及び２は以下のとおりである。
「【請求項１】
　半導体基板の表面付近まで広がるコレクタ領域を有する半導体基板を形成する工程と、
　前記半導体基板の上に第１の導電層を形成する工程と、
　前記第１の導電層の第１の部分に第１の導電型不純物イオンを、前記第１の導電層の第２の部分に第２の導電型不純物イオンをそれぞれ注入する工程と、
　前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させるとともに、前記半導体基板の表面の部分を露出させる工程と、
　前記半導体基板の表面に第２の導電型不純物イオンを注入して真性ベース領域を形成する工程と、
　前記第１及び第２の側壁及び真性ベース領域上に第１及び第２の導電性スペーサをそれぞれ形成する工程と、
　前記第１の導電層の前記第１の部分から前記真性ベース領域へ、前記第１の導電性スペーサを経て、エミッタ領域を定義するために第１導電型不純物イオンを拡散し、
　一方、同時に、前記第１の導電層の前記第２部分から前記真性ベース領域へ、前記第２の導電性スペーサを経て、外因性ベース領域を定義するために第２導電型不純物イオンを拡散する工程と、
　前記第１の導電層の前記第１及び第２の部分、第１及び第２の導電性スペーサ、並びに前記第１及び第２の導電性スペーサの間に広がる真性ベース領域の前記表面の部分の上に酸化物層を形成する工程と、
　前記酸化物層を通じて前記半導体基板の前記表面の部分に第２の導電型不純物イオンを注入してベースリンクアップ領域を形成する工程と、
　前記酸化物層を除去して、前記第１の導電層の前記第１及び第２の部分、並びに前記第１及び第２の導電性スペーサを露出させる工程と、
　前記第１及び第２の導電性スペーサ上に側壁絶縁スペーサを形成する工程と、
　前記第１の導電層の前記第１及び第２の部分上に第１及び第２のシリサイド膜をそれぞれ形成する工程と、
　前記第１及び第２のシリサイド膜上にエミッタ及びベース電極をそれぞれ形成する工程と、
　を有することを特徴とするバイポーラトランジスタの製造方法。
　【請求項２】
　前記第１及び第２の導電性スペーサ上に側壁絶縁スペーサを形成する工程は、
　前記第１の導電層の前記第１及び第２の部分、並びに前記第１及び第２の導電性スペーサ上に厚さが１０００Å〜２０００Åの酸化物層を配置する工程と、
　前記第１の導電層の前記第１及び第２の部分を露出させるために前記酸化物層をエッチングする工程と、を含むことを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。」
　　
（２）補正の目的の適否について
　本件補正のうち、補正前の請求項１ないし３を補正後の請求項１と補正することについて、以下に検討する。
（ア）補正前の請求項１ないし３と、補正後の請求項１とは、１対１に対応しているとは言えないが、補正前の請求項１が補正後の請求項１に対応するものとみて検討する。補正前の請求項１についてなされた補正は、補正前の請求項１の「半導体基板表面付近」を、補正後の請求項１の「半導体基板の表面付近」とし、補正前の請求項１の「前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオンを注入する工程と」を、補正後の請求項１の「前記第１の導電層の第１の部分に第１の導電型不純物イオンを、前記第１の導電層の第２の部分に第２の導電型不純物イオンをそれぞれ注入する工程と」とし、補正前の請求項１の「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程と」を、補正後の請求項１の「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させるとともに、前記半導体基板の表面の部分を露出させる工程と」とし、補正後の請求項１の「前記半導体基板の表面の部分を露出させる工程と、」の後に、補正後の請求項１の「前記半導体基板の表面に第２の導電型不純物イオンを注入して真性ベース領域を形成する工程と、」を追加し、補正前の請求項１の「前記第１及び第２の側壁上に」を、補正後の請求項１の「前記第１及び第２の側壁及び真性ベース領域上に」とし、補正前の請求項１の「前記第１の導電層の前記第１の部分から前記半導体基板へ」を、補正後の請求項１の「前記第１の導電層の前記第１の部分から前記真性ベース領域へ」とし、補正前の請求項１の「ベース領域を定義するために第２導電型不純物イオンを拡散する工程と」を、補正後の請求項１の「外因性ベース領域を定義するために第２導電型不純物イオンを拡散する工程と」とし、補正前の請求項１の「第１及び第２導電性スペーサ」を、補正後の請求項１の「第１及び第２の導電性スペーサ」とし、補正前の請求項１の「並びに前記第１及び第２の導電性スペーサの間に広がる半導体基板」を、補正後の請求項１の「並びに前記第１及び第２の導電性スペーサの間に広がる真性ベース領域」とし、補正後の請求項１の「前記酸化物層を通じて前記半導体基板の前記表面の部分に第２の導電型不純物イオンを注入してベースリンクアップ領域を形成する工程と、」の後に、補正後の請求項１の「前記酸化物層を除去して、前記第１の導電層の前記第１及び第２の部分、並びに前記第１及び第２の導電性スペーサを露出させる工程と、　前記第１及び第２の導電性スペーサ上に側壁絶縁スペーサを形成する工程と、　前記第１の導電層の前記第１及び第２の部分上に第１及び第２のシリサイド膜をそれぞれ形成する工程と、　前記第１及び第２のシリサイド膜上にエミッタ及びベース電極をそれぞれ形成する工程と、」を追加するものであり、実質的に、補正前の請求項１に記載された発明を特定する事項に、「前記半導体基板の表面に第２の導電型不純物イオンを注入して真性ベース領域を形成する工程」、「前記酸化物層を除去して、前記第１の導電層の前記第１及び第２の部分、並びに前記第１及び第２の導電性スペーサを露出させる工程」、「前記第１及び第２の導電性スペーサ上に側壁絶縁スペーサを形成する工程」、「前記第１の導電層の前記第１及び第２の部分上に第１及び第２のシリサイド膜をそれぞれ形成する工程」及び「前記第１及び第２のシリサイド膜上にエミッタ及びベース電極をそれぞれ形成する工程」を追加する補正を含むものであり、特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定する補正ではない。よって、補正前の請求項１についてなされた補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、上記工程を追加する補正を含む、補正前の請求項１についてなされた補正が、同法第１７条の２第４項第１号、第３号及び第４号に掲げる請求項の削除、誤記の訂正及び明りょうでない記載の釈明のいずれの事項を目的とするものにも該当しないことは明らかである。
（イ）次に、補正前の請求項２が補正後の請求項１に対応するものとみて検討する。補正前の請求項２についてなされた補正は、実質的に、補正前の請求項１を引用する補正前の請求項２に記載された発明を特定する事項に、「前記半導体基板の表面に第２の導電型不純物イオンを注入して真性ベース領域を形成する工程」を追加する補正を含むものであり、特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定する補正ではない。よって、補正前の請求項２についてなされた補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、上記工程を追加する補正を含む、補正前の請求項２についてなされた補正が、同法第１７条の２第４項第１号、第３号及び第４号に掲げる請求項の削除、誤記の訂正及び明りょうでない記載の釈明のいずれの事項を目的とするものにも該当しないことは明らかである。
（ウ）さらに、補正前の請求項３が補正後の請求項１に対応するものとみて検討する。補正前の請求項３についてなされた補正は、実質的に、補正前の請求項１を引用する補正前の請求項３に記載された発明を特定する事項に、「前記酸化物層を除去して、前記第１の導電層の前記第１及び第２の部分、並びに前記第１及び第２の導電性スペーサを露出させる工程」、「前記第１及び第２の導電性スペーサ上に側壁絶縁スペーサを形成する工程」、「前記第１の導電層の前記第１及び第２の部分上に第１及び第２のシリサイド膜をそれぞれ形成する工程」及び「前記第１及び第２のシリサイド膜上にエミッタ及びベース電極をそれぞれ形成する工程」を追加する補正を含むものであり、特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定する補正ではない。よって、補正前の請求項３についてなされた補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、上記工程を追加する補正を含む、補正前の請求項３についてなされた補正が、同法第１７条の２第４項第１号、第３号及び第４号に掲げる請求項の削除、誤記の訂正及び明りょうでない記載の釈明のいずれの事項を目的とするものにも該当しないことは明らかである。
（エ）したがって、上記（ア）ないし（ウ）において検討したとおり、補正後の請求項１が、補正前の請求項１ないし３のいずれに対応するものとみても、補正後の請求項１とする補正を含む本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反する補正を含むものである。
　
（３）補正の目的の適否についてのまとめ
　したがって、上記「２．（２）補正の目的の適否について」において検討したとおり、補正前の請求項１ないし３を、補正後の請求項１とする補正を含む本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１８年６月２２日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成１７年１２月７日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし６に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】
　半導体基板表面付近まで広がるコレクタ領域を有する半導体基板を形成する工程と、
　前記半導体基板の上に、第１の導電層を形成する工程と、
　前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオンを注入する工程と、
　前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、
　前記半導体基板の表面の部分を露出させる、工程と、
　前記第１及び第２の側壁上に第１及び第２の導電性スペーサをそれぞれ形成する工程と、
　前記第１の導電層の前記第１の部分から前記半導体基板へ、前記第１の導電性スペーサを経て、エミッタ領域を定義するために第１導電型不純物イオンを拡散し、
　一方、同時に、前記第１の導電層の前記第２部分から前記半導体基板へ、前記第２の導電性スペーサを経て、ベース領域を定義するために第２導電型不純物イオンを拡散する工程と、
　前記第１の導電層の前記第１及び第２の部分、第１及び第２導電性スペーサ、並びに前記第１及び第２の導電性スペーサの間に広がる半導体基板の前記表面の部分の上に酸化物層を形成する工程と、
　前記酸化物層を通じて前記半導体基板の前記表面の部分に第２の導電型不純物イオンを注入してベースリンクアップ領域を形成する工程と、
　を有することを特徴とするバイポーラトランジスタの製造方法。」
　
４．刊行物に記載された発明
（１）刊行物１：特開平３−１２９６１号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に頒布された刊行物である特開平３−１２９６１号公報（以下、「刊行物１」という。）には、図１とともに以下の事項が記載されている。
「［実施例］
　次に、本発明を図面を参照して説明する。
　第１図は本発明の第１実施例としてバイポーラトランジスタに適用した場合の断面図である。
　第１図において、１０１はｐ型のシリコン基板であり、ここにはｎ＋型埋込コレクタ層１０２を形成し、更にｎ型エピタキシャル層１０３を形成する。また、素子分離絶縁膜１０４を形成し、エミッタ形成領域とコレクタ引出領域を画成している。このコレクタ引出領域にはｎ＋型コレクタ引出層１０５を形成する。
　そして、エミッタ形成領域上に第１のシリコン酸化膜１０６を１０００〜３０００Å程度の厚さに形成し、続いて、多結晶シリコン膜を２０００〜４０００Å程度形成し、フォトリソグラフィ技術によりこれらの膜をエミッタ形成領域上で二分するようにエッチング形成する。
　その後、二分された多結晶シリコン膜をマスクにしてそれぞれに異なる導電型の不純物を導入する。ここでは、一方の多結晶シリコン膜にｐ型不純物を、他方の多結晶シリコン膜にｎ型不純物をそれぞれ高濃度に導入してｐ＋型多結晶シリコン膜１０７，ｎ＋型多結晶シリコン膜１０８とする。
　次に、前記多結晶シリコン１０７，１０８間に露出された前記ｎ型エピタキシャル層１０３にｐ型不純物をイオン注入法により導入し、ベース領域１０９を形成する。続いて、多結晶シリコン膜を１０００〜５０００Å程度全面に形成した後、異方性エッチングによりエッチングバックし、開孔部の側面に多結晶シリコン膜の側壁１１０を形成する。そして、熱処理を加えることで前記ｐ＋型多結晶シリコン膜１０７からはｐ型不純物を、ｎ＋型多結晶シリコン膜１０８からはｎ型不純物を、それぞれ前記側壁１１０に拡散させ、更にここから前記ベース領域１０９中に拡散してグラフトベース領域１１１及びエミッタ領域１１２を形成する。
　その上で、全面に第２のシリコン酸化膜１１３を形成し、更にこれにコンタクトを形成することで第１図に示すバイポーラトランジスタが形成される。
　以上説明した方法により製造されるバイポーラトランジスタでは、エミッタ領域１１２の幅が側壁１１０の厚さのみで決定されるため、エミッタ幅のコントロールが容易となる。」（第３頁右上欄第１行ないし同頁右下欄第４行）
　
（ア）刊行物１には、「第１図において、１０１はｐ型のシリコン基板であり、ここにはｎ＋型埋込コレクタ層１０２を形成し、更にｎ型エピタキシャル層１０３を形成する。また、素子分離絶縁膜１０４を形成し、エミッタ形成領域とコレクタ引出領域を画成している。このコレクタ引出領域にはｎ＋型コレクタ引出層１０５を形成する。　そして、エミッタ形成領域上に第１のシリコン酸化膜１０６を１０００〜３０００Å程度の厚さに形成し、続いて、多結晶シリコン膜を２０００〜４０００Å程度形成し、フォトリソグラフィ技術によりこれらの膜をエミッタ形成領域上で二分するようにエッチング形成する。」（第３頁右上欄第５行ないし第１７行）と記載されており、「ｎ型エピタキシャル層１０３」は「エミッタ形成領域」である旨記載されている。しかし、刊行物１の第１図には、「ｎ型エピタキシャル層１０３」は、「ベース領域１０９」及び「グラフトベース領域１１１」と、「ｎ＋型埋込コレクタ層１０２」との間に位置する「ｎ型」の導電型を有する領域であることが示されていること、刊行物１には「ｎ＋型多結晶シリコン膜１０８からはｎ型不純物を、それぞれ前記側壁１１０に拡散させ、更にここから前記ベース領域１０９中に拡散してグラフトベース領域１１１及びエミッタ領域１１２を形成する。」（第３頁左下欄第１２行ないし第１６行）、及び「以上説明した方法により製造されるバイポーラトランジスタでは、エミッタ領域１１２の幅が側壁１１０の厚さのみで決定されるため、エミッタ幅のコントロールが容易となる。」（第３頁右下欄第１行ないし第４行）と記載され、エミッタ形成領域は、「ｎ型エピタキシャル層」の表面の一部の、「ｎ型不純物」が導入された領域であることは明らかであるから、「ｎ型エピタキシャル層１０３」がコレクタ領域であることは明らかである。
（イ）刊行物１には、「そして、エミッタ形成領域上に第１のシリコン酸化膜１０６を１０００〜３０００Å程度の厚さに形成し、続いて、多結晶シリコン膜を２０００〜４０００Å程度形成し、フォトリソグラフィ技術によりこれらの膜をエミッタ形成領域上で二分するようにエッチング形成する。」（第３頁右上欄第１２行ないし第１７行）と記載されており、また、第１図には、「ｎ型エピタキシャル層１０３」上に「第１のシリコン酸化膜１０６」及び「多結晶シリコン膜」が形成されることが図示されているから、「第１のシリコン酸化膜１０６」及び「多結晶シリコン膜」を「二分するようにエッチング形成」することにより、「ｎ型エピタキシャル層１０３」の一部が露出することは明らかである。
　
　したがって、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。
「シリコン基板の表面にコレクタ領域となるｎ型エピタキシャル層１０３を形成する工程と、
前記ｎ型エピタキシャル層１０３の上に、第１のシリコン酸化膜１０６を形成し、続いて、第１の多結晶シリコン膜を形成する工程と、
前記第１のシリコン酸化膜１０６及び前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程と、
前記二分された第１の多結晶シリコン膜の一方にｐ型不純物を高濃度に導入してｐ＋型多結晶シリコン膜１０７とし、前記二分された第１の多結晶シリコン膜の他方にｎ型不純物を高濃度に導入してｎ＋型多結晶シリコン膜１０８とする工程と、
前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の間に露出された前記エピタキシャル層１０３にｐ型不純物をイオン注入法により導入し、ベース領域１０９を形成する工程と、
第２の多結晶シリコン膜を全面に形成した後、異方性エッチングによりエッチングバックし、前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の側面に多結晶シリコン膜の側壁１１０を形成する工程と、
熱処理を加えることで前記ｐ＋型多結晶シリコン膜１０７からはｐ型不純物を、前記ｎ＋型多結晶シリコン膜１０８からはｎ型不純物を、それぞれ前記側壁１１０に拡散させ、更に前記ベース領域１０９中に拡散してグラフトベース領域１１１及びエミッタ領域１１２を形成する工程と、
を有することを特徴とするバイポーラトランジスタの製造方法。」
　
５．当審の判断
（１）対比
　本願発明と刊行物発明とを対比する。
（ア）刊行物発明の「シリコン基板の表面」に形成された「コレクタ領域となるｎ型エピタキシャル層１０３」が表面を有することは明らかであるから、刊行物発明の「コレクタ領域となるｎ型エピタキシャル層１０３」は、本願発明の「半導体基板表面付近まで広がるコレクタ領域」に相当し、刊行物発明の「シリコン基板の表面にコレクタ領域となるｎ型エピタキシャル層１０３を形成する工程」は、本願発明の「半導体基板表面付近まで広がるコレクタ領域を有する半導体基板を形成する工程」に相当する。
（イ）刊行物発明の「第１の多結晶シリコン膜」は、本願発明の「第１の導電層」に相当し、刊行物発明の「前記ｎ型エピタキシャル層１０３の上に」「第１の多結晶シリコン膜を形成する工程」は、本願発明の「前記半導体基板の上に、第１の導電層を形成する工程」に相当する。
（ウ）刊行物発明の「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」により、「二分」された「第１の多結晶シリコン膜」に側面が露出することは明らかであるから、刊行物発明の「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」は、本願発明の「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程」に相当する。
（エ）刊行物発明の「多結晶シリコン膜の側壁１１０」は、本願発明の「第１及び第２の導電性スペーサ」に相当し、刊行物発明の「第２の多結晶シリコン膜を全面に形成した後、異方性エッチングによりエッチングバックし、前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の側面に多結晶シリコン膜の側壁１１０を形成する工程」は、本願発明の「前記第１及び第２の側壁上に第１及び第２の導電性スペーサをそれぞれ形成する工程」に相当する。
（オ）刊行物発明の「グラフトベース領域１１１」及び「エミッタ領域１１２」は、それぞれ本願発明の「ベース領域」及び「エミッタ領域」に相当し、刊行物発明の「熱処理を加えることで前記ｐ＋型多結晶シリコン膜１０７からはｐ型不純物を、前記ｎ＋型多結晶シリコン膜１０８からはｎ型不純物を、それぞれ前記側壁１１０に拡散させ、更に前記ベース領域１０９中に拡散してグラフトベース領域１１１及びエミッタ領域１１２を形成する工程」は、本願発明の「前記第１の導電層の前記第１の部分から前記半導体基板へ、前記第１の導電性スペーサを経て、エミッタ領域を定義するために第１導電型不純物イオンを拡散し、　一方、同時に、前記第１の導電層の前記第２部分から前記半導体基板へ、前記第２の導電性スペーサを経て、ベース領域を定義するために第２導電型不純物イオンを拡散する工程」に相当する。
　
　よって、本願発明と刊行物発明とは、
「半導体基板表面付近まで広がるコレクタ領域を有する半導体基板を形成する工程と、
　前記半導体基板の上に、第１の導電層を形成する工程と、
　前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、
　前記半導体基板の表面の部分を露出させる、工程と、
　前記第１及び第２の側壁上に第１及び第２の導電性スペーサをそれぞれ形成する工程と、
　前記第１の導電層の前記第１の部分から前記半導体基板へ、前記第１の導電性スペーサを経て、エミッタ領域を定義するために第１導電型不純物イオンを拡散し、
　一方、同時に、前記第１の導電層の前記第２部分から前記半導体基板へ、前記第２の導電性スペーサを経て、ベース領域を定義するために第２導電型不純物イオンを拡散する工程と、
　を有することを特徴とするバイポーラトランジスタの製造方法。」
である点で一致し、以下の点で相違する。
〈相違点１〉
　本願発明は、「前記半導体基板の上に、第１の導電層を形成する工程」を有するのに対し、刊行物発明は、「前記ｎ型エピタキシャル層１０３の上に、第１のシリコン酸化膜１０６を形成し、続いて、第１の多結晶シリコン膜を形成する工程」を有し、「前記ｎ型エピタキシャル層１０３の上に」「第１の多結晶シリコン膜を形成する」ものの、「前記ｎ型エピタキシャル層１０３」と「第１の多結晶シリコン膜」との間に「第１のシリコン酸化膜１０６」を形成する点。
〈相違点２〉
　本願発明は、「前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオンを注入する工程と、　前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程と」を有するものであるのに対し、刊行物発明は、「前記第１のシリコン酸化膜１０６及び前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程と、　前記二分された第１の多結晶シリコン膜の一方にｐ型不純物を高濃度に導入してｐ＋型多結晶シリコン膜１０７とし、前記二分された第１の多結晶シリコン膜の他方にｎ型不純物を高濃度に導入してｎ＋型多結晶シリコン膜１０８とする工程」を有するものであり、「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」と、「第１の多結晶シリコン膜」の異なる部分に「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する工程とを有するものの、「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」の後に、「第１の多結晶シリコン膜」の異なる部分に「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する工程を行い、「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する方法が注入に限定されておらず、さらに、「前記第１のシリコン酸化膜１０６」を「二分するようにエッチング」する点。
〈相違点３〉
　本願発明は、ベース領域を形成する工程について特定されていないのに対し、刊行物発明は、「前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の間に露出された前記エピタキシャル層１０３にｐ型不純物をイオン注入法により導入し、ベース領域１０９を形成する工程」を有する点。
〈相違点４〉
　本願発明は、「前記第１の導電層の前記第１及び第２の部分、第１及び第２導電性スペーサ、並びに前記第１及び第２の導電性スペーサの間に広がる半導体基板の前記表面の部分の上に酸化物層を形成する工程と、　前記酸化物層を通じて前記半導体基板の前記表面の部分に第２の導電型不純物イオンを注入してベースリンクアップ領域を形成する工程」を有するものであるのに対し、刊行物発明はそのような工程を有さない点。
　
（２）相違点の検討
　以下、各相違点について検討する。
〈相違点１について〉
　本願発明は、「前記半導体基板の上に、第１の導電層を形成する工程と」「を有することを特徴とするバイポーラトランジスタの製造方法」であり、「前記半導体基板の上に」「第１の導電層」の他に、他の層をも形成することを排除するものではなく、また、本願の願書に添付された明細書及び図面（以下、「本願明細書等」という。）の発明の詳細な説明には、「図２（Ｂ）から見せるように、ｎ型エピタキシャル層１０４と素子分離領域１０６を含んで、半導体基板上に１０〜１００ｎｍ厚さの薄い絶縁膜１０８が形成される。それから、ｐ型不純物イオン１０９を活性領域“ａ”に注入すると、図３（Ａ）に図示されているように、ｎ型エピタキシャル層１０４内に真性ベース領域が形成される。　【００１６】　図３（Ｂ）を参照すると、ポリシリコン膜１１２は絶縁膜上に形成される。ポロシリコン膜１１２が形成される前に絶縁膜１０８上に１００〜２００ｎｍ程度のＣＶＤ酸化膜を形成することもできる。」（００１５段落及び００１６段落）、及び「図７（Ｂ）において、ｎ型エピタキシャル層２０４と素子分離領域２０６を含んで半導体基板２００上に１０−１００ｎｍ程度の薄い絶縁膜２０８を形成する。図８（Ａ）を参照すると、絶縁膜２０８上にポリシリコン膜２１０を形成する。この時、ポリシリコン膜２１０形成する前に絶縁膜２０８上に５０−２００ｎｍ程度のＣＶＤ酸化膜を形成することができる。」（００２７段落）と記載されており、本願明細書等の発明の詳細な説明の００１４段落ないし００３２段落に記載された、特許請求の範囲に記載された発明の実施例においても、「ポリシリコン膜１１２」又は「ポリシリコン膜２１０」を形成する前に、「ｎ型エピタキシャル層１０４」又は「ｎ型エピタキシャル層２０４」の上に「絶縁膜１０８」又は「絶縁膜２０８」を形成していることから、本願発明は、「第１の導電層」を形成する前に、「半導体基板」の上に絶縁膜を形成する工程を含むものである。よって、刊行物発明において、「第１の多結晶シリコン膜」を形成する前に、「ｎ型エピタキシャル層１０３」の上に「第１のシリコン酸化膜１０６」を形成することは、実質的な相違点ではなく、本願発明と刊行物発明とは、相違点１において実質的に相違しない。
　
〈相違点２について〉
　相違点２は、次のとおり、相違点２−１、相違点２−２、及び相違点２−３に区分し、検討する。
〈相違点２−１〉
　本願発明は、「前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオン」を導入する工程の後に、「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程」を実施するのに対し、刊行物発明は、「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」の後に、「第１の多結晶シリコン膜」の異なる部分に「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する工程を行う点。
〈相違点２−２〉
　本願発明は、「前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオンを注入する工程」を有するのに対し、刊行物発明は、「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する方法が注入に限定されていない点。
〈相違点２−３〉
　本願発明は、「前記第１の導電層を加工」するものであるのに対し、刊行物発明は、「第１の多結晶シリコン膜」と同時に、「前記第１のシリコン酸化膜１０６」も「二分するようにエッチング」する点。
　
〈相違点２−１について〉
（ア）ｐ型不純物が導入された多結晶シリコン膜と、ｎ型不純物が導入された多結晶シリコン膜とを形成する工程として、多結晶シリコンを形成後、多結晶シリコンの異なる部分にそれぞれｐ型不純物またはｎ型不純物を注入し、その後、多結晶シリコンを側面が露出するようにエッチングする工程は、以下の周知文献１及び２に記載されているように周知技術である。
・周知文献１．特開平５−１７５２０３号公報（００１６段落、００１７段落、図１及び図２参照）には、第１のポリシリコン膜１０４（本願発明の「第１の導電層」に相当）を成長後、ボロン及びヒ素をイオン注入により選択的に注入し、第１のポリシリコン膜１０４を側面が露出するようにエッチングし、ヒ素ドープトポリシリコン膜１０４ａ及びボロンドープトポリシリコン膜１０４ｂを形成する技術が記載されている。
「【００１６】まず、図１に示すように、シリコン基板１０１表面に熱酸化により２００ｎｍの厚さの酸化シリコン膜１０２を形成し、気相成長法により厚さ３００ｎｍ第１の窒化シリコン膜１０３を成長し、さらに気相成長法により厚さ５００ｎｍの第１のポリシリコン膜１０４を成長後高濃度のボロン及びヒ素をイオン注入により選択的に注入してヒ素ドープトポリシリコン膜１０４ａ及びボロンドープトポリシリコン膜１０４ｂに変換する。次に厚さ５００ｎｍの第２の窒化シリコン膜１０５を気相成長法により形成する。
【００１７】次に図２に示すように、第１のフォトレジスト膜１０６をマスクとして第２の窒化シリコン膜１０５及びヒ素ドープトポリシリコン膜１０４ａとボロンドープトポリシリコン膜１０４ｂさらに第１の窒化シリコン膜１０３を順次エッチング除去する。この時第１のフォトレジスト膜１０６をマスクとしてエッチングされる領域内にヒ素ドープトポリシリコン膜１０４ａとボロンドープトポリシリコン膜１０４ｂがほぼ等量づつエッチングされる様にパターン設計しておく。続いて酸化シリコン膜１０２を通して低濃度のボロンをイオン注入してベース領域１０７を形成する。」
・周知文献２．特開平６−３４２８０２号公報（００２１段落ないし００２３段落、図１２ないし図１４参照）には、真性ポリシリコン層５４（本願発明の「第１の導電層」に相当）を形成後、真性ポリシリコン層５４の所定の部分にそれぞれＰ＋注入又はＮ＋注入を行い、その後、真性ポリシリコン層５４を側面が露出するようにエッチングし、Ｐ＋注入又はＮ＋注入がされたポリシリコン構成体を形成する工程が記載されている。
「【００２１】図１２を参照すると、本装置の表面上に真性ポリシリコン層５４を形成する。本装置の全表面に亘ってボロンを使用してマスクなしでのＰ注入を行なう。酸化物５６を形成するように酸素雰囲気中においてＰ型物質をアニールし、且つＰ型物質が該ポリシリコンから単結晶ベース領域内に拡散されて、ベース領域１８内の平均的ドーパント濃度が約１×１０１７乃至２×１０１８原子数／ｃｍ３の間となり、好適にはこの平均ドーパント濃度は約１×１０１８原子数／ｃｍ３である。このベース注入は、約２０乃至６０ＫｅＶの間の注入エネルギを使用し、尚好適なエネルギは約３０乃至５０ＫｅＶの間である。好適実施例においては、この拡散ステップによって、バイポーラエミッタの下側のべース厚さは約０．１５乃至０．２５ミクロンの間となり好適な厚さは約０．２０ミクロンである。この注入は、更に、例えば抵抗として作用する軽度にドープしたポリシリコン領域を形成するために使用される。
【００２２】図１３に示した如く、次いで、ベースコンタクト領域２４ａ及び２４ｂ及び抵抗４のコンタクト部分を画定するために本装置の上にマスクを形成する。ボロンを使用してＰ＋注入を行なって、これらの領域を約１×１０２０原子数／ｃｍ３の濃度へドープする。該Ｐ＋マスクを除去し、且つＮ＋マスク及び注入を使用して、エミッタコンタクト領域２２及びコレクタコンタクト領域１６を形成する。次いで該Ｎ＋マスクを除去し、且つ窒化物層５７を付着形成させる。これらのＮ＋及びＰ＋注入は、好適には、約４０乃至１００ＫｅＶの間の注入エネルギを使用する。
【００２３】次いで、Ｐ＋抵抗／ベースコンタクト２４ａ、ベースコンタクト２４ｂ、エミッタコンタクト２２及びコレクタコンタクト１６を保護するように本装置をマスクする。露出したポリシリコンをエッチングして図１４に示したポリシリコン構成体を与える。」
（イ）そして、刊行物発明において、「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」と、「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する工程とを入れ替えても、「ｐ＋型多結晶シリコン膜１０７」及び「ｎ＋型多結晶シリコン膜１０８」を形成できることは明らかであるから、上記周知技術に基づき、「前記第１の多結晶シリコン膜を二分するようにエッチングし、前記エピタキシャル層１０３を露出する工程」の前に、「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する工程を行い、本願発明の如く、「前記第１の導電層の第１及び第２の部分に、第１及び第２の導電型不純物イオン」を導入する工程の後に、「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程」を行うことは、当業者が容易になし得たことに過ぎない。
〈相違点２−２について〉
（ア）多結晶シリコン膜に、ｐ型不純物又はｎ型不純物を高濃度に導入する方法として、イオン注入法を用いることは、上記「〈相違点２−１〉について（ア）」において検討したように、周知技術である。
（イ）そして、刊行物発明において、「第１の多結晶シリコン膜」の異なる部分に「ｐ型不純物」又は「ｎ型不純物」を「高濃度に導入」する具体的な方法として、上記周知技術であるイオン注入法を用いることは、当業者が適宜なし得たことにすぎない。
〈相違点２−３について〉
　本願発明は、「前記第１の導電層を加工して、前記第１の導電層の前記第１及び第２の部分に第１及び第２の側壁をそれぞれ露出させ、　前記半導体基板の表面の部分を露出させる、工程」「を有することを特徴とするバイポーラトランジスタの製造方法」であり、「第１の導電層」の他に、他の層をも「加工」することを排除するものではなく、また、本願明細書等の発明の詳細な説明には、「図４（Ｂ）に示しているように、他のフォトレジストパターン１１８を除去した後、真性ベース領域１１０の一部が露出される時まで、ポリシリコン膜１１６と１２０の間のインタフェースと絶縁膜を蝕刻する。」（００１８段落）、及び「次に、図９（Ａ）を参照して、他の所定のフォトレジストパターン２１６を除いた後、エピタキシャル層２０４の一部が露出されるポリシリコン膜２１４と２１８の間のインタフェース絶縁膜２０８を蝕刻してウィンドーを形成する。」（００２９段落）と記載されており、本願明細書等の発明の詳細な説明の００１４段落ないし００３２段落に記載された、特許請求の範囲に記載された発明の実施例においても、「ポリシリコン膜１１２」又は「ポリシリコン膜２１０」と同時に、「絶縁膜１０８」又は「絶縁膜２０８」を蝕刻していることから、本願発明は、「第１の導電層」と同時に、絶縁膜を蝕刻する工程を含むものである。よって、刊行物発明において、「第１の多結晶シリコン膜」と同時に、「前記第１のシリコン酸化膜１０６」も「二分するようにエッチング」することは、実質的な相違点ではなく、本願発明と刊行物発明とは、相違点２−３において実質的に相違しない。
　
〈相違点３について〉
　本願発明は、「バイポーラトランジスタの製造方法」であるから、ベース領域を形成する何らかの工程を含むことは明らかである。そして、本願明細書等の発明の詳細な説明には、特許請求の範囲に記載された発明の実施例について、「ウィンドー２２０を通じてｐ型不純物イオン２２３をエピタキシャル層２０４内に注入してエピタキシャル層２０４内に真性ベース領域２２４を形成する。」（００２９段落）と記載されており、本願発明は、「前記第１の導電層を加工して」露出された「半導体基板の表面の部分」に不純物イオンを注入して真性ベース領域を形成する工程を含むものである。そして、刊行物発明の「前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の間に露出された前記エピタキシャル層１０３」は、「前記第１の導電層を加工して」露出された「半導体基板の表面の部分」に対応し、同じく刊行物発明の「ｐ型不純物をイオン注入法により導入し、ベース領域１０９を形成する」ことは、不純物イオンを注入して真性ベース領域を形成することに対応するものであるから、刊行物発明において、「前記ｐ＋型多結晶シリコン膜１０７及び前記ｎ＋型多結晶シリコン膜１０８の間に露出された前記エピタキシャル層１０３にｐ型不純物をイオン注入法により導入し、ベース領域１０９を形成する工程」を有することは、実質的な相違点ではなく、本願発明と刊行物発明とは、相違点３において実質的に相違しない。
　
〈相違点４について〉
（ア）バイポーラトランジスタにおいて、エミッタ領域とコレクタ領域との間に位置する真性ベース領域と、ベース電極と接続する外因性ベース領域との間の領域の抵抗を下げるため、ベース領域と同一の導電型不純物イオンを注入し、低抵抗領域、すなわちベースリンクアップ領域を形成することは、以下の周知文献３及び４に記載されているように周知技術である。
・周知文献３．特開平６−３２６１１６号公報（００２９段落、００３１段落、００３３段落、及び図２参照）には、真性ベース領域５８とグラフトベース拡散領域５２との間に不純物のイオン注入を行い、リンクベース拡散領域４６（本願発明の「ベースリンクアップ領域」に相当）を形成することが記載されている。
「【００２９】次に、図２（Ｆ）に示すように、第１サイドウォール４０ａを除去する。サイドウォール４０ａが窒化シリコンで構成される場合には、サイドウォール４０ａの除去は、加熱燐酸を用いたウェットエッチングにより行なう。次に、第１マスク層３４および第２マスク層４４をマスクとして、第１開口部３６内底部で、第２マスク層４４により覆われていないエピタキシャル層３０の表面に、不純物のイオン注入を行い、リンクベース拡散領域４６を形成する。このイオン注入時には、不純物種が絶縁層３８を通過するが、第２マスク層４４を通過しないように、イオン注入エネルギーを調節する。リンクベース拡散領域４６の導電型は、Ｐ型である。なお、リンクベース拡散領域４６形成方法は、イオン注入法に限定されない。」
「【００３１】その後、熱処理を行ない、ベース取り出し電極を構成するポリシリコン層に含まれるＰ型不純物を、エピタキシャル層３０の表面に熱拡散させ、図２（Ｈ）に示すＰ＋のグラフトベース拡散領域５２を形成する。第２サイドウォール形成用層４８の種類によっては、この熱処理が、層４８の致密化を兼ねることになる。」
「【００３３】次に、図２（Ｉ）に示すように、第２開口部５０内に入り込むように、エミッタ電極取り出し層５４を成膜する。エミッタ電極取り出し層５４は、たとえばＣＶＤ法により成膜されるポリシリコン層で構成され、その膜厚は、特に限定されないが、たとえば１００〜２００ｎｍである。このポリシリコン層には、まずＰ＋の不純物をイオン注入し、熱処理を行なうことにより、不純物をエピタキシャル層３０の表面に熱拡散させ、Ｐ＋の真性ベース拡散領域５８を形成する。次に、Ｎ＋の不純物をイオン注入し、熱処理を行なうことにより、不純物を、エピタキシャル層３０の表面に熱拡散させ、Ｐ＋の真性ベース拡散領域５８の内部に、Ｎ＋のエミッタ拡散領域５６を形成する。」
・周知文献４．特開平８−３１９６５号公報（００１４段落、００１６段落、００１７段落、図１参照）には、真性ベースと、ベースコンタクト形成領域との間の領域の抵抗を下げるためのイオン注入を行い、ベース接続層（本願発明の「ベースリンクアップ領域」に相当）を形成することが記載されている。
「その後、ＮＰＮバイポーラトランジスタ領域のベース／エミッタ形成領域の、ポリシリコン膜１８／ゲート酸化膜１７を周知の異方性エッチング技術にて除去、開口する。なお、上記したＢＦ２＋イオン注入によるベース層１９の形成は、この段階で行ってもよい。これにより、ベース層１９を真性ベースに対し自己整合で形成可能となる利点がある。」（００１４段落）
「【００１６】次に、ＣＶＤ法にてＳｉＮ膜を例えば２００〜４００ｎｍの膜厚になるように堆積させ、異方性エッチングにてエッチバックすることにより、図１（Ｃ）に示すような、バイポーラトランジスタのエミッタ／ベース電極分離用のサイドウォールスペーサ２２及びＬＤＤスペーサ２３を形成する。このとき、バイポーラトランジスタのベースコンタクト形成領域、ＭＯＳＦＥＴのソース、ドレイン形成部のゲート酸化膜を除去し、シリコン層を露出させる。なお、このとき、ＳｉＮの対ＳｉＯ２高選択比エッチ技術を用いることで、ゲート酸化膜時のシリコン層のエッチング量が抑制される利点がある。次に、ＭＯＳ部にイオン注入を行い、ソース、ドレイン拡散層を形成する。その後、ＣＶＤによりポリシリコン膜２４を堆積させ、周知のドライエッチング技術にてエッチバックすることにより、バイポーラトランジスタのベース電極形成部、ＭＯＳトランジスタのソース、ドレイン形成部のみに自己整合で２００〜４００ｎｍの膜厚の上記ポリシリコン膜２４を残す。なお、このとき、選択エピタキシャル技術を用いてもよい。そして、このポリシリコン膜２４が後記する（第２の）ベース接続層のイオン注入時、及びポケットイオン注入時のマスクとして機能すると共に、同時にバイポーラトランジスタのベース電極、ＭＯＳＦＥＴのソース、ドレイン電極として機能する。」
「【００１７】次に、図１（Ｄ）に示すように、サイドウォールスペーサ２２及びＬＤＤスペーサ２３を除去し、ＭＯＳ部にポケットイオン注入を、バイポーラ部に（第２の）ベース接続層のイオン注入を行う。このとき、ＭＯＳ部においてはゲート電極と、ソース、ドレイン拡散層上のポリシリコン膜２４がマスクとして機能し、ソース、ドレイン近傍のＬＤＤ領域直下のみ自己整合でポケットイオン注入することが可能となる。また、バイポーラトランジスタ部については、真性ベース／エミッタ形成部に存在するポリシリコン膜２４がマスクとして機能し、これらに対し自己整合で（第２の）ベース接続層が形成されるため、図１（Ａ）に示した工程において形成する場合に比較して高濃度化が可能となり、ベース抵抗の削減に寄与する。」
（イ）また、一般に、イオン注入を行う前に、下層へのダメージを低減するために、バッファー酸化膜を形成することは、以下の周知文献５及び６に記載されているように周知技術であり、半導体装置を製造する技術分野における技術常識である。
・周知文献５．特開平１−２６０８３２号公報（第２頁右上欄第１６行ないし左下欄第３行、及び第１図参照）には、保護用酸化膜１２（本願発明の「酸化物層」に相当）を全面に形成した後、Ａｓ＋イオンを打込むことが記載されている。
「まず第１図（ａ）に示すように、抵抗２０〜３０Ω・ｃｍのＰ型シリコン基板１１の表面にイオン打込み時の保護用酸化膜１２を形成した後、その上にレジストパターン１３を形成し、そのレジストパターン１３をマスクとしてＡｓ＋イオンを１００ｋｅＶ程度の高エネルギ、１Ｅ１５（ｌｃｍ２）のドーズ量で基板１１に打込むことにより、該基板１１の一部にＮ型拡散層１４を形成する。」（第２頁右上欄第１６行ないし第３行）
・周知文献６．特開平７−１７６７４２号公報（０００７段落、及び図４参照）には、保護酸化膜３（本願発明の「酸化物層」に相当）を全面に形成し、その上にレジストパターン４を形成した後、このレジストパターン４をマスクとしてＮ型不純物をＳｉ基板１にイオン注入法により注入することが記載されている。
「すなわち、この従来方法では、図４（Ａ）に示す如くまず、Ｓｉ基板１上に保護酸化膜３を形成し、その上にレジストパターン４を形成した後、このレジストパターン４をマスクとしてＮ型不純物をＳｉ基板１にイオン注入法により注入することにより、Ｎ型の拡散層１０をＳｉ基板１内に形成する。」（０００７段落）
（ウ）そして、刊行物発明において、「ｎ＋型多結晶シリコン膜１０８」に形成された「側壁１１０」と、「ｐ＋型多結晶シリコン膜１０７」に形成された「側壁１１０」とが、互いに離間していることは明らかであり、各「側壁１１０」に整合して形成される「エミッタ領域１１２」及び「グラフトベース領域１１１」が離間していることも明らかであるから、「エミッタ領域１１２」と「コレクタ領域」との間に位置するベース領域と、「グラフトベース領域１１１」とが離間していることは明らかである。したがって、「エミッタ領域１１２」と「コレクタ領域」との間に位置するベース領域と、「グラフトベース領域１１１」との間の領域を低抵抗にすることは当業者であれば当然考慮する課題であり、当該課題を解決するために、上記（ア）において掲げた周知技術を採用し、「エミッタ領域１１２」と「コレクタ領域」との間に位置するベース領域と、「グラフトベース領域１１１」との間の領域の低抵を下げるためのイオン注入を行い、低抵抗領域、すなわちベースリンクアップ領域を形成することは、当業者が容易に想到し得たことである。その際、イオン注入による下層へのダメージのを低減するため、イオン注入を行う前にバッファー酸化膜を全面に形成することは、上記（イ）において掲げた技術常識に基づいて当業者が適宜なし得たことにすぎない。
　したがって、刊行物発明において、上記（ア）及び（イ）において掲げた周知技術と技術常識に基づき、本願発明の如く、「前記第１の導電層の前記第１及び第２の部分、第１及び第２導電性スペーサ、並びに前記第１及び第２の導電性スペーサの間に広がる半導体基板の前記表面の部分の上に酸化物層を形成する工程と、　前記酸化物層を通じて前記半導体基板の前記表面の部分に第２の導電型不純物イオンを注入してベースリンクアップ領域を形成する工程」とを行うことは、当業者が容易になし得たことである。
　
　したがって、本願発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく拒絶されるべきものである。
　よって、結論のとおり審決する。