(57)【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは自然数）の走査電極と複数のデータ電極とを有し、前記走査電極に印加される走査電圧と前記データ電極に印加されるデータ電圧とに応じて、表示データを表示する液晶パネルと、
１フレームあたりＬライン分（ＬはＬ≧Ｎを満たす自然数）の前記表示データと、前記表示データの１ライン分を転送する周期であるラインクロックとを出力するコントロール部と、
前記走査電圧を生成する走査電極駆動部と、
前記データ電圧を生成するデータ電極駆動部と、を備えた液晶表示装置であって、
前記走査電極駆動部は、
前記ラインクロックに従って、前記Ｎ個の走査電極をｍ個（ｍはｍ≦Ｎを満たす自然数）単位で順次選択する走査電極選択手段と、
前記電極選択手段において前記ｍ個の走査電極を選択する毎に、当該選択したｍ個の走査電極に、予め生成したｍ個の直交関数に応じた、表示を有効にする電圧レベルを割り当て、残りの走査電極に表示を無効にする電圧レベルを割り当てる電圧レベル割当手段と、
前記電圧レベル割当手段において割り当てた電圧レベルを走査電圧として前記走査電極に印加する走査電圧印加手段とを有し、
前記データ電極駆動部は、
前記ラインクロックに従って、前記走査電極選択手段が選択した前記ｍ個の走査電極に対応する表示データを、当該各走査電極の各々毎に１ライン分ずつ取り込む表示データ格納手段と、
前記取り込んだｍ個の走査電極に対応する表示データと前記ｍ個の直交関数とにより定まる電圧レベルのデータ電圧を前記データ電極に印加するデータ電圧印加手段と、
前記データ電圧印加手段で印加する電圧を強制的に一定レベルにする制御を行う制御手段と、を備え、
前記制御手段は、前記１フレームのライン数Ｌの表示データのうち、当該フレームの先頭の表示データから、前記走査電極選択手段によりｍ個単位で順次選択される走査電極に対応する表示データが前記表示データ格納手段に取り込まれた後、最後に余ったｍ個に満たないＲ個（Ｒは自然数）の走査電極に対応する表示データが前記表示データ格納手段に取り込まれる際、上記制御を行うこと
を特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置であって、
前記直交関数は、ｍフレーム間で、各々が直交すること
を特徴とする液晶表示装置。
【請求項３】
請求項１記載の液晶表示装置であって、
前記データ電極駆動部の制御手段は、前記演算手段の演算結果を一定値にすることで、データ電圧を一定レベルすること
を特徴とする液晶表示装置。
【請求項４】
請求項１、２、または、３記載の液晶表示装置であって、
前記格納手段は、
少なくともｍ個の連続した走査電極に対応する表示データを、当該走査電極の各々毎に１ライン分ずつ取り込む第１のラッチ回路と、
当該第１のラッチ回路が取り込んだｍライン分の表示データを取り込み、取り込んだｍライン分の表示データを前記ラインクロックのｍ周期の期間保持する第２のラッチ回路とからなること
を特徴とする液晶表示装置。
【請求項５】
請求項１、２、または、３記載の液晶表示装置であって、
前記液晶パネルの駆動に用いられる複数の駆動電圧を生成し、生成した駆動電圧を、前記データ電極駆動部と走査電極駆動部に供給する電源部を有し、
前記走査電圧印加手段は、供給される複数の駆動電圧の内の、前記走査電極選択手段が各走査電極に割り当てた電圧レベルの駆動電圧を、前記走査電極に印加し、前記データ電圧印加手段は、前記供給される複数の駆動電圧の内の、前記演算手段が各データ電極毎に求めた電圧レベルの駆動電圧を、前記走査電極に印加すること
を特徴とする液晶表示装置。
【請求項６】
Ｎ個（Ｎは自然数）の走査電極と複数のデータ電極とを有し、前記走査電極に印加される走査電圧と前記データ電極に印加されるデータ電圧とに応じて、表示データを表示する液晶パネルと、
１フレーム分の前記表示データと、前記表示データの１ライン分を転送する周期であるラインクロックと、を出力するコントロール部と、
前記走査電圧を生成する走査電極駆動部と、
前記データ電圧を生成するデータ電極駆動部と、を備えた液晶表示装置であって、
前記走査電極駆動部は、
前記ラインクロックに従って、前記Ｎ個の走査電極をｍ個（ｍはｍ≦Ｎを満たす自然数）単位で順次選択する走査電極選択手段と、
前記電極選択手段において前記ｍ個の走査電極を選択する毎に、当該選択したｍ個の走査電極に、予め生成したｍ個の直交関数に応じた、表示を有効にする電圧レベルを割り当て、残りの走査電極に表示を無効にする電圧レベルを割り当てる電圧レベル割当手段と、
前記電圧レベル割当手段において割り当てた電圧レベルを走査電圧として前記走査電極に印加する走査電圧印加手段とを有し、
前記データ電極駆動部は、
前記ラインクロックに従って、前記走査電極選択手段が選択した前記ｍ個の走査電極に対応する表示データを、当該各走査電極の各々毎に１ライン分ずつ取り込む表示データ格納手段と、
前記取り込んだｍ個の走査電極に対応する表示データと前記ｍ個の直交関数とにより定まる電圧レベルのデータ電圧を前記データ電極に印加するデータ電圧印加手段と、
前記データ電圧印加手段で印加する電圧を強制的に一定レベルにする制御を行う制御手段と、を備え、
前記制御手段は、前記１フレームの表示データのうち、Ｎ個の走査電極に対応する表示データが前記走査電極選択手段によりｍ個単位で順次選択されて前記表示データ格納手段に取り込まれた後、最後に余ったｍに満たないＲ個（Ｒは自然数）の走査電極に対応する表示データが前記表示データ格納手段に取り込まれる際、上記制御を行うこと
を特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、同時に複数の走査電極を駆動する単純マトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】
従来、単純マトリックス形の液晶パネルを有する液晶表示装置には、液晶パネルの駆動方式として「液晶デバイスハンドブック」（Ｐ．３９５〜Ｐ．３９９）記載の電圧平均化方式が広く採用されている。この方式は、液晶パネルの行に対応する走査電極を１ずつ選択し、選択した走査電極に駆動レベルの走査電圧を印加するもので、１フレーム期間で全ての走査電極を駆動する。液晶パネルの列に対応するデータ電極には、表示データの値に対応したデータ電圧を、非選択の走査電極に印加する電圧レベルを中心に印加する。さらに、この方式では、走査電極とデータ電極に印加する電圧の極性を一定の期間毎に反転する交流化動作を行う。
【０００３】
また、液晶パネルの駆動方式には、特開平６−６７６２８号公報記載の複数ライン選択駆動方式がある。この方式では、走査電極を複数個ずつ選択し、選択した複数の走査電極に直交関数（例えば、ウォルシュ関数）に対応した走査電圧（選択電圧）を印加する。この動作を模式的に示したものが図２である。図では、液晶パネルの走査電極の総数をＮとし、同時に選択する走査電極の数を８とした場合を示している。データ電極には、選択されたラインにおける直交関数の値と表示データの値との一致数に対応したデータ電圧を印加する。
【０００４】
なお、電圧平均化方式の装置では、交流化動作時に、データ電圧を生成するデータドライバと、走査電圧を生成する走査ドライバの電圧を、走査ドライバの選択電圧付近までレベルシフトするため、各ドライバの出力振幅値は等しくなり、その値ＶＬＣＤ  は、走査電極の総数Ｎを用いて、
【０００５】
【数１】
0003556023.tif 000002
【０００６】
で与えられる。ここで、Ｖｏｆｆ  は表示オフ時に液晶に印加される電圧実効値であり、通常２．０〜２．５［Ｖ］の値をとる。これに対し、複数ライン選択駆動方式の装置では、データドライバと走査ドライバの各出力振幅Ｖｇ  ，Ｖｆ  は、同時に選択する走査電極の数ｍと、走査電極の総数Ｎを用いて、
【０００７】
【数２】
0003556023.tif 000003
【０００８】
【数３】
0003556023.tif 000004
【０００９】
で与えられる。液晶表示装置の消費電力はデータドライバの消費電力が大半を占めるため、両方式の消費電力をデータ電圧の振幅値で比較すると、複数ライン選択駆動方式では、例えばｍ＝１，Ｎ＝２４０，Ｖｏｆｆ＝２．２［Ｖ］の場合に、（数２）より約３．３［Ｖ］となり、電圧平均化法では、同じ条件において（数１）より２５［Ｖ］となる。このように、複数ライン選択駆動方式では、同時に駆動する走査電極の数ｍが比較的小さい場合に、電圧平均化法に比べてデータドライバの振幅が大幅に小さくなる。すなわち、複数ライン選択駆動方式は、電圧平均化法に比べて低消費電力な駆動方式であるといえる。
【００１０】
【発明が解決しようとする課題】
上述のように、複数ライン選択駆動方式の装置では、ｍ行の単位で走査電極を駆動するが、走査電極の総数Ｎがｍの倍数とならない場合には、Ｎをｍで割った余りのＲ行の駆動時にデータ電圧が異常値となり、フリッカ（ちらつき）、縦縞、表示流れ等の表示障害が生じていた。
【００１１】
また、表示装置が走査電極の選択や表示データの取り込みに用いるラインクロックには、垂直帰線期間等、各フレームの表示に直接関係しない期間（クロック）が含まれることがあるが、この期間等により１フレームのラインクロック数Ｌが上記ｍの倍数とならない場合にも、上記の余りのＲ行の駆動時と同様に、Ｌをｍで割った余りのクロックの期間に取り込まれた表示データに応じて出力されるデータ電圧の影響で、表示障害が生じていた。
【００１２】
そこで、本発明は、走査電極数Ｎ、または、１フレームのラインクロック数Ｌが、同時に駆動される走査電極の数ｍの倍数とならない場合に生じる表示障害を低減させた液晶表示装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は、Ｎ個の走査電極と複数のデータ電極を有し、走査電極に印加される走査電圧と、データ電極に印加されるデータ電圧とに応じて、画像を表示する液晶パネルと、１フレーム当たりＬ（＝ｎ×ｍ＋Ｒ）個のラインクロックを含む同期信号と、１フレーム当たりＬライン分の表示データとを生成する信号生成部と、前記同期信号に応じて、所定のｍ個の直交関数を生成する直交関数生成部と、前記走査電圧を生成する走査電極駆動部と、前記データ電圧を生成するデータ電極駆動部とを備えた液晶表示装置であって、前記走査電極駆動部は、前記同期信号に応じて、前記Ｎ個の走査電極をｍ個単位で順次に選択する走査電極選択手段と、前記選択したｍ個の走査電極に、前記ｍ個の直交関数に応じた、表示を有効にする電圧レベルを割り当てるとともに、他の走査電極には表示を無効にする電圧レベルを割り当てる手段と、割り当てた電圧レベルの走査電圧を前記走査電極に印加する走査電圧印加手段を有し、前記データ電極駆動部は、前記同期信号に応じて、Ｎ個のラインクロックで前記走査電極選択手段が選択した走査電極に対応する表示データを、当該各走査電極の各々毎に１ライン分ずつ取り込む格納手段と、取り込んだｍ行分の表示データと前記ｍ個の直交関数とに応じて、前記複数のデータ電極に印加するデータ電圧のレベルを求める演算手段と、求めた電圧レベルのデータ電圧を前記データ電極に印加するデータ電圧印加手段と、前記Ｌをｍで割った余りのＲ個の、１フレーム期間の最後尾のラインクロックの期間に前記格納手段に取り込まれる表示データに応じて前記データ電極に印加されるデータ電圧を、強制的に一定レベルにする制御手段を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下で、本発明の一実施例を、図１および図３〜図１１を用いて説明する。
【００１５】
図１は、本発明の一実施例に係る液晶表示装置において液晶パネルに印加される電圧を示すタイミング図であり、走査電極数Ｎを１０、同時選択行数ｍを２、１フレーム期間におけるラインクロック数Ｌを１１とした場合を示す。本表示装置では、Ｌはｍの倍数とならいが、Ｌをｍで割った余りのクロック（Ｒ＝１）に対応する期間（図１のＴ１）においてデータ電圧を強制的に一定電圧にすることで、従来、その期間（Ｔ１）に生じていた表示障害をなくしている。
【００１６】
図３は、本液晶表示装置の構成を示すブロック図である。
【００１７】
図で、本表示装置は、横ｊドット，縦１０ドットで構成された液晶パネル１０１と、その液晶パネル１０１に走査電圧を供給する走査ドライバ１０２と、液晶パネル１０１にデータ電圧を供給するデータドライバ１０３と、表示データおよび各種同期・制御信号１０４〜１０８を上記のドライバ１０２，１０３に供給する液晶ドライバコントローラ１０９と、液晶駆動電圧群１１４，１１５を上記のドライバ１０２，１０３に供給する電源回路１１６と、電源電圧１１７〜１１９を電源回路１１６に供給する表示システム本体１２０とで構成されている。ここで、液晶コントローラ１０９で生成される信号１０４〜１０８は、それぞれ、８ビットパラレルの表示データ（Ｄ７〜Ｄ０）、表示データの取り込みに用いられるデータラッチクロック（ＣＬ２）、１ライン分信号ラインクロック（ＣＬ１）、先頭ラインクロック（ＦＬＭ）、表示オフ制御信号（ＤＩＳＰＯＦＦ）である。ラインクロックＣＬ１の１周期（１ライン期間）において１ライン分の表示データが転送され、先頭ラインクロックＦＬＭの１周期（１フレーム期間）において１フレーム分の表示データが転送される。また、表示オフ制御信号ＤＩＳＰＯＦＦが”０”の時、液晶パネル１０１の表示は停止される。表示システム本体１２０から出力される電源電圧１１７〜１１９は、それぞれ、液晶駆動電圧群１１４，１１５の基となる外部電源電圧ＶＣＣ，ＶＥＥ（ＧＮＤ），液晶駆動電圧群の電圧レベルを調節する電圧ＶＣＯＮである。なお、本実施例では、従来のディスプレイシステムに一般的に用いられている、液晶コントローラ１０９と表示システム１２０をそのまま利用している。
【００１８】
次に、上記の液晶表示装置の各ブロックについて説明する。
【００１９】
まず、走査ドライバ１０２の一例について図４〜図７を用いて説明する。
【００２０】
図４は走査ドライバ１０２の構成図であり、図５は走査ドライバ１０２の内部で生成させる直交関数の説明図、図６は走査ドライバ１０２の出力電圧の説明図、図７は走査ドライバ１０２の動作タイミング図である。
【００２１】
図４に示すように、走査ドライバ１０２は、入力信号レベルシフタ４０１と、出力信号レベルシフタ４０２と、直交関数発生回路４０３と、直交関数ラッチ回路４０４と、クロック制御回路４０５と、走査ラインセレクタ４０６と、ラインラッチ４０７と、液晶電圧レベルシフタ４０８と、液晶電圧デコーダ４０９と、液晶電圧セレクタ４１０と、走査電極数分の液晶電圧出力端子（図示略）とから構成されている。
【００２２】
入力信号レベルシフタ４０１は、電圧レベルがＶｃｃ，ＧＮＤ間の値となる入力信号１０６〜１０７の電圧レベルを、内部ロジックで使用されるＶｙＣ，ＶｙＬ間の電圧レベルにレベルシフトするための回路であり、出力信号レベルシフタ４０２は、反対に、内部ロジックで生成されるＶｙＣ，ＶｙＬ間の電圧レベルの信号群の電圧レベルを、Ｖｃｃ，ＧＮＤ間の電圧レベルにレベルシフトするための回路である。
【００２３】
直交関数発生回路４０３は、クロック制御回路４０５が生成したフレーム基準信号（ＦＬＭ３）４１５と、入力レベルシフタ４０１でレベルシフトされた１ライン分クロックＣＬ１信号を入力して、それぞれをカウンタ（図示略）でカウントし、それにより得られるＦＬＭ３信号４１５のカウント値（ＦＣ）と、ＣＬ１信号１０６のカウント値（ＬＣ）に基づいて、直交関数Ｗ１信号４１１，Ｗ２信号４１２を生成して出力する。具体的には、図５に示すように、カウント値ＦＣとＬＣにより決まる４種類のパターンａ〜ｄの内のいずれかのパターンを出力する。
【００２４】
クロック制御回路４０５は、レベルシフトされたＦＬＭ信号１０７とＣＬ１信号１０６を入力し、ＦＬＭ信号１０７をＣＬ１信号の２（＝ｍ）周期分遅らせたものであるフレーム基準ＦＬＭ３信号４１５を生成して出力する。
【００２５】
走査ラインセレクタ４０６は、走査電圧出力端子数分のセレクト回路（図示略）を有し、カウント値ＬＣＳに基づいて、図７に示すタイミングでライン選択信号Ｓ１〜Ｓ１０を生成して出力する。このライン選択信号Ｓ１〜Ｓ１０は、それぞれ１０個の走査電極に１対１で対応しており、同時に駆動する２つの走査電極に対応する２つのライン選択信号のみが同時に“１”となる。
【００２６】
直交関数ラッチ回路４０４は、タイミング調整のために、直交関数発生回路４０３が出力する直交関数Ｗ１信号４１１，Ｗ２信号４１２をＣＬ１信号に従って取り込み、取り込んだ信号をＷ１Ｌ信号４１３，Ｗ２Ｌ信号４１４として出力する。同様の理由で、ラインラッチ回路４０７は、走査ラインセレクタ４０６が出力するライン選択信号Ｓ１〜Ｓ１０をＣＬ１信号に従って取り込んでその結果を出力する。液晶電圧レベルシフタ４０８は、内部ロジック（４０４，４０７）から供給される信号の電圧レベルを、液晶駆動用の高電圧ＶｙＨ，ＶｙＬのレベルにレベルシフトして出力する。
【００２７】
液晶電圧デコーダ４０９および液晶電圧セレクタ４１０は、レベルシフトされたライン選択信号Ｓ１〜Ｓ１０と直交関数Ｗ１Ｌ，Ｗ２Ｌを入力して、両者を比較し、各ライン選択信号毎に、図６に示す対応関係に従って液晶駆動用の走査電圧ＶｙＬ，Ｖｙ０，ＶｙＨの内の１レベルを選択して出力する。つまり、直交関数が“０”の時、ライン選択信号が“１”ならばＶｙＬ電圧３０３が選択され（パターンａ）、ライン選択信号が“０”ならばＶｙ０電圧３０４が選択される（ｂ）。
【００２８】
以上の構成による走査ドライバ１０２の動作を、図７を用いて説明する。
【００２９】
直交関数発生回路４０３は、ＣＬ１信号のカウント値ＬＣと、ＦＬＭ３信号のカウント値ＦＣとに従い、１ライン周期毎に直交関数Ｗ１，Ｗ２を生成して出力する。これと並行して、走査ラインセレクタ４０６は、カウント値ＦＣおよびＬＣをデコードすることでライン選択信号Ｓ１〜Ｓ１０を生成する。具体的には、各表示フレームにおいて、ＬＣＳ＝１，２の時に選択信号Ｓ１，Ｓ２のみを“１”とし、ＬＣＳ＝３，４の時にＳ３とＳ４のみを“１”とし、以下同様に２信号単位で順次に”１”とし、ＬＣＳ＝１１の時には、Ｓ１〜Ｓ１０を全て“０”にする。そして、“１”となった選択信号に対応する２つの走査電極に、液晶電圧デコーダ４０９と液晶電圧セレクタ４１０により選択された、液晶駆動用走査電圧ＶｙＬ，Ｖｙ０，ＶｙＨの内の１つの電圧がそれぞれ供給される。
【００３０】
次に、データドライバ１０３について説明する。
【００３１】
図８はデータドライバ１０３の構成図、図９はデータドライバ１０３の各部の動作説明図、図１０はデータドライバ１０３の動作タイミング図である。
【００３２】
図８に示すように、データドライバ１０３は、ラッチアドレスセレクタ５０１と、クロック制御回路５０２と、入力データラッチ回路Ａ５０３と、ラインデータラッチ回路Ｂ５０４，Ｃ５０５，Ｄ５０６と、直交関数ラッチ回路５０７と、演算回路５０８と、データラッチ回路Ｅ５０９，Ｆ５１０と、液晶電圧デコーダ５１１と、液晶電圧セレクタ５１２と、ｊ個のデータ電圧出力端子（図示略）で構成されている。なお、データドライバ１０３の各部は全て、ＶｘＨ，ＶｘＬ間（５Ｖ程度）の低電圧で駆動される。
【００３３】
上記の構成において、ラッチアドレスセレクタ５０１は、データラッチクロックＣＬ２信号１０５をカウントし、カウント値に従って入力データラッチ回路Ａ５０３のデータ取り込み信号ＬＡＴＡ＿を生成する回路であり、ラインクロックＣＬ１信号１０６でリセットされる。入力データラッチ回路Ａ５０３はラッチアドレスセレクタ５０１により生成されたデータ取り込み信号ＬＡＴＡ＿により表示データＤ７〜Ｄ０を１ライン分取り込む回路である。
【００３４】
クロック制御部５０２は、ＣＬ１信号１０６のカウント値に応じて各種制御信号を生成する回路であり、先頭ラインクロックＦＬＭ信号１０７でリセットされる。この制御部５０２は、ＣＬ１信号１０６のカウント値が奇数値のときデータラッチ回路ＢのラッチクロックＬＡＴＢを出力し、同カウント値が偶数のときデータラッチ回路Ｃ５０５，Ｄ５０６のラッチクロックＬＡＴＣＤを出力する。また、クロック制御部５０２には、ＦＬＭ信号１０７が与えられた後、ＣＬ１信号１０６をカウントしてカウント値ＬＩＮＥを出力し、２カウントした時点で自らをリセットするカウンタ回路と、ＦＬＭ信号１０７が与えられた時点のカウント値ＬＩＮＥが“０”の場合に、ＦＬＭ信号１０７が与えられた直後の１ライン期間に“１”となるＭＡＳＫ信号を生成するデコーダ回路（図示略）が備えられている。
【００３５】
データラッチ回路Ｂ５０４はクロック制御回路５０２で生成したＬＡＴＢによりデータラッチ回路Ａ５０３の出力する表示データを２ライン毎にラッチする回路である。データラッチ回路Ｃ５０５、Ｄ５０６はクロック制御回路５０２で生成したＬＡＴＣＤによりデータラッチ回路Ａ５０３とデータラッチ回路Ｂ５０４の出力する表示データを２ライン毎にラッチする回路であり、その出力を演算回路５０８に伝える。直交関数ラッチ回路５０７は、走査ドライバ１０２から与えられる直交関数Ｗ１信号４１１，Ｗ２信号４１２をＣＬ１信号１０６によりラッチし、走査ドライバ１０２との出力の同期を図るものである。
【００３６】
演算回路５０８は、電圧出力端子数分の演算回路で構成され、ＭＡＳＫ信号が“０”の場合、図９に示すように、データラッチ回路Ｃ５０５，Ｄ５０６の出力値ＬＤＣ，ＬＤＤと、直交関数ラッチ回路５０７でラッチした直交関数Ｗ１Ｌ信号，Ｗ２Ｌ信号の値をそれぞれ一致回路により比較し、その比較により検出した一致数を２ビットの一致数データＤｋ１，Ｄｋ２としてそれぞれ出力する。ＭＡＳＫ信号が“１”の場合には、一致数データＤｋ１，Ｄｋ２は強制的に各々”１”，”０”となる。この一致数Ｄｋ１，Ｄｋ２は出力同期を図るため、データラッチ回路Ｅ５０９，Ｆ５１０においてＣＬ１信号１０６によりラッチされる。なお、表示オフ制御ＤＩＳＰＯＦＦ信号１０８が“０”ならば、一致数データＤｋ１，Ｄｋ２は強制的にそれぞれ“１”，“０”となる。
【００３７】
液晶電圧デコーダ５１１および液晶電圧セレクタ５１２は、演算回路５０８の出力する一致数データＤｋに従い、３レベルの液晶駆動用データ電圧の中から１レベルを選択して出力する。例えば図９に示すように一致数Ｄｋ１とＤｋ２の和が十進表示で「０」の時Ｖｘ０電圧３０９が選択され、一致数が「１」の時Ｖｘ１電圧３０８が選択され，一致数が「２」の時Ｖｘ２電圧３０７が選択され出力される。
【００３８】
以上の構成によるデータドライバ１０３の動作を図１０を用いて説明する。
【００３９】
ラッチアドレスセレクタ５０１のデータ取り込み信号ＬＡＴＡ＿に従い、データラッチ回路Ａ５０３に１ライン分の表示データが順次に取り込まれる。そして、クロック制御回路５０２の出力するラッチ信号に応じて、奇数番目のラインの表示データ列がデータラッチ回路Ｃに、それに続く偶数番目のラインの表示データ列がデータラッチ回路Ｄにそれぞれ取り込まれる。そして、演算回路５０９により、データラッチ回路Ｃ，Ｄの表示データ列とＷ１Ｌ，Ｗ２Ｌ信号との一致数が求められ、その結果の一致数データＤｋ１，Ｄｋ２に対応するデータ電圧がデータ電極Ｙ１〜Ｙｊに出力される。また、以上の動作において、１１番目のラインクロックの期間に取り込まれた表示データ（Ｄａｔａ  １−１１，２−１１・・・）に対する演算処理の期間には、クロック制御回路４０５より“１”のＭＡＳＫ信号が出力されて、一致数Ｄｋ１，Ｄｋ２がそれぞれ”１”，”０”となるため、データ電極Ｙ１〜Ｙｊには、Ｖｘ１電圧が出力される。
【００４０】
そして、以上で説明した走査ドライバおよびデータドライバにより、液晶パネルには、図１に示すタイミングで走査電圧Ｙ１〜Ｙ１０とデータ電圧Ｘ１〜Ｘｊが出力され、１１番目のラインクロックの期間に対応する駆動期間（Ｔ１）には常に一定電圧（この場合Ｖｘ１）が出力される。なお、ラインクロックが垂直帰線期間を含む場合にも、以上と同じ動作で、余り１（＝Ｒ）個のラインクロックに対応する駆動期間には常に一定電圧が出力される。
【００４１】
次に、電源回路１１６の一例について図１１を用いて説明する。図１１は電源回路１１６の構成図であり、液晶駆動用データ電圧Ｖｘ２とＶｘ０の差が５［Ｖ］以下の場合を示す。図１１において、３０１〜３０４は走査ドライバ電源電圧ＶｙＨ，Ｖｙ０，ＶｙＬ，ＶｙＣであり、共に走査ドライバ１０２へ供給される。また、３０７〜３０９は液晶駆動用データ電圧Ｖｘ０〜Ｖｘ２であり、共にデータドライバ１０３へ供給される。これら各電圧は、ＶＣＣ（５Ｖ）で駆動するＤＣ−ＤＣコンバータ３１０、分圧抵抗Ｒ１〜Ｒ６、およびオペアンプ３１１により生成される。走査ドライバ電源電圧ＶｙＨ電圧３０１，ＶｙＬ電圧３０３と、データドライバ電源ＶｘＨ電圧３０５，ＶｘＬ電圧３０６は、それぞれＤＣ−ＤＣコンバータ３１０により直接生成され、このうちＶｙＨ電圧３０１とＶｙＬ電圧３０２は調整電圧Ｖｃｏｎにより可変され、ＶｘＨ電圧３０５，ＶｘＬ電圧３０６はそれぞれ５［Ｖ］，０［Ｖ］に固定されている。また、液晶駆動用データ電圧３０７〜３０９と液晶駆動用非走査Ｖｙ０電圧３０２と走査ドライバ電源ＶｙＣ電圧３０４は、走査ドライバ電源ＶｙＨ電圧３０１とＶｙＬ電圧３０３間を抵抗Ｒ１〜Ｒ４またはＲ５，Ｒ６で分圧することで生成される。なお、この抵抗Ｒ１〜Ｒ４の各抵抗値の間には、
Ｒ１＝Ｒ４，
Ｒ２＝Ｒ３
という関係がある。また、上記の各電圧間には、
ＶｙＨ＞Ｖｙ０＞ＶｙＬ，
ＶｙＨ−Ｖｙ０＝Ｖｙ０−ＶｙＬ，
ＶｘＨ＞Ｖｘ２＞Ｖｘ１＞Ｖｘ０＞ＶｘＬ，
Ｖｘ２−Ｖｘ１＝Ｖｘ１−Ｖｘ０，
Ｖｙ０＝Ｖｘ１，
ＶｘＨ−ＶｘＬ＝５［Ｖ］，
ＶｙＣ−ＶｙＬ＝５［Ｖ］±１０％
の関係がある。走査ドライバの内部ロジックを正常に動作させるためには、ＶｙＣ−ＶｙＬ＝５［Ｖ］±１０％の関係を常に保つ必要があり、これを実現できるように抵抗Ｒ５とＲ６の抵抗値の比およびＶｃｏｎによるＶｙＨとＶｙＬの調整幅を決める必要がある。なお、Ｖｘ２電圧３０７とＶｘ０電圧３０９の電位差は数２で与えられ、ＶｙＨ電圧３０１とＶｙＬ電圧３０３の電位差は数３で与えられる。ここで、液晶駆動用データ電圧３０７〜３０９および液晶駆動用走査Ｖｙ０電圧３０２は、オペアンプ３１１を用いたボルテージフォロア回路においてインピーダンスを変換された後に出力される。オペアンプ３１１は、データドライバ電源ＶｘＨ電圧３０５，ＶｘＬ電圧３０６を電源としている。
【００４２】
以上のように、本実施例では、１フレーム当たりのラインクロック数Ｌを、同時に駆動する走査電極の数ｍで割った余りのＲ個のクロックの期間において取り込まれた表示データに応じて出力されるデータ電圧は、強制的に一定レベルとなるため、フリッカ、縦縞、表示流れ等の表示障害は生じない。
【００４３】
また、以上の実施例では、走査電極駆動回路に走査関数発生回路を内蔵したこと、データ電極駆動回路にｍ行のラッチ回路を内蔵したことにより、従来の表示装置用に普及している液晶コントローラの表示データや制御信号をそのまま入力できるという利点もある。
【００４４】
なお、以上の実施例では、同時に選択する行数ｍを２として説明したがこれに限られることはなく、走査ドライバおよびデータドライバの各部の回路規模を変更することでｍ＞２の表示装置を実現できる。具体的には、データドライバにラッチ回路Ｂを（ｍ−１）行分、ラッチ回路Ｃ，Ｄを計ｍ行分設けて、このｍ行分のラッチ回路に取り込んだ表示データと、ｍ個の走査関数との比較演算により、ｍ＋１レベル中の１レベルの液晶駆動電圧を決定するようにし、さらに、上記の余りＲ個のラインクロックの期間において取り込まれた表示データに対する演算処理の期間に、“１”のＭＡＳＫ信号を出力するようにクロック制御回路を構成すればよい。なお、この場合の一定電圧は、ｍ＋１レベルのデータ電極駆動電圧の内のどのレベルでも何ら問題はない。
【００４５】
次に、本発明の第２の実施例について説明する。
【００４６】
本実施例に係る液晶表示装置は、第１の実施例で演算回路のイネーブル信号として用いたＭＡＳＫ信号を、データラッチ回路Ｃ，Ｄのセット信号として用い、さらに、ｍフレーム間において直交する直交関数を用いることで、フリッカの低減を図るものである。
【００４７】
本実施例に係る液晶表示装置のデータドライバのブロック図を図１２に示し、動作タイミング図を図１３に示す。
【００４８】
図１２のデータドライバでは、データラッチ回路Ｃ６０５，Ｄ６０６は、データラッチ回路Ａ６０３，Ｂ６０４の出力する表示データをＬＡＴＣＤにより２ライン期間毎にラッチしていき、クロック制御回路６０２から“１”のＭＡＳＫ信号を入力した場合にはセット状態となって、ラッチ出力ＬＤＣ，ＬＤＤを“１”にする。演算回路６０８は、ＭＡＳＫ信号が“１”の間には、データラッチ回路Ｃ６０５，Ｄ６０６から全“１”の出力を受けて、Ｗ１Ｌ信号，Ｗ２Ｌ信号の値をそのまま一致数データＤｋ１，Ｄｋ２として出力する。他の回路は第１の実施例と同じ動作を行い、一致数データＤｋ１，Ｄｋ２に応じたデータ電圧がデータ電極に出力される。また、本実施例では、生成する直交関数の各々が、２（＝ｍ）フレーム間で異なり、２（＝ｍ）フレームにおいて直交するように、直交関数発生回路が構成されている。
【００４９】
上記の構成において、ＭＡＳＫ信号に“１”が与えられている期間のデータ電圧の実効値は、直交関数Ｗ１，Ｗ２に応じて１フレーム内では異なるが、２（＝ｍ）フレーム単位で比較した場合には、直交関数Ｗ１，Ｗ２の各々が直交することから、実効値（平均）は等しくなる。このため、従来問題となっていた縦縞や表示流れは解消され、フリッカに対しては低減される。
【００５０】
なお、上記のＭＡＳＫ信号をデータラッチ回路Ｃ，Ｄのリセット信号として用いて、ラッチ出力ＬＤＣ，ＬＤＤを強制的に“０”にするようにしてもよい。また、上記の表示装置ではＭＡＳＫ信号により、演算回路の出力する一致数データＤｋ１，Ｄｋ２を固定にするため、ＦＲＣ制御による階調表示で、フレーム毎に異なる表示データがデータドライバに入力されても問題ない。
【００５１】
また、走査電極数Ｎがｍの倍数とならない場合には、Ｎをｍで割った余りＲ個の走査電極に対し、直交関数に応じた走査電圧を出力しないようにすればよい。この場合には、走査電極数Ｎがｍの倍数とならず、かつ、ラインクロック数Ｌがｍの倍数にならない時にも、上記の効果が得られる。
【００５２】
【効果】
本発明によれば、走査電極数Ｎ、または、１フレームのラインクロック数Ｌが、同時に駆動される走査電極の数ｍの倍数とならない場合に生じる表示障害を低減した液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１実施例の走査電圧およびデータ電圧である。
【図２】従来の走査電圧の電圧関数を示す図である。
【図３】本発明の第１実施例の液晶表示装置の構成図である。
【図４】図３の走査ドライバのブロック図である。
【図５】図４の走査ドライバに内蔵される走査関数発生回路の動作説明図である。
【図６】図４の走査ドライバの出力動作を説明するための図である。
【図７】図４の走査ドライバの出力タイミング動作を説明するための図である。
【図８】図３のデータドライバのブロック図である。
【図９】図８のデータドライバの出力動作を説明するための図である。
【図１０】図８のデータドライバの動作タイミングを説明するための図である。
【図１１】図３の電源回路の構成図である。
【図１２】本発明の第２実施例におけるデータドライバのブロック図である。
【図１３】図１２のデータドライバの動作タイミングを説明するための図である。
【符号の説明】
１０１…液晶パネル、１０２…走査ドライバ、１０３…データドライバ、１０４…表示データ、１０５…データラッチクロック、１０６…ラインクロック、１０７…先頭ラインクロック、１０８…表示オフ制御信号、１０９…液晶コントローラ、１１４，１１５…電源群、１１６…電源回路、１１７，１１８…液晶駆動基準電圧、１１９…液晶駆動電圧制御用電圧、１２０…表示システム本体、３１０…ＤＣーＤＣコンバータ、３１１…オペアンプ、４０１…入力信号レベルシフタ、４０２…出力信号レベルシフタ、４０３…直交関数発生回路、４０４…直交関数ラッチ、４０５…クロック制御回路、４０６…走査ラインセレクタ、４０７…ラインラッチ、４０８…液晶電圧レベルシフタ、４０９…液晶電圧デコーダ、４１０…液晶電圧セレクタ、５０１，６０１…ラッチアドレスセレクタ、５０２、６０２…クロッデータク制御回路、５０３，６０３…入力データラッチ回路Ａ、５０４，６０４…データラッチ回路Ｂ、５０５，６０５…データラッチ回路Ｃ、５０６，６０６…データラッチ回路Ｄ、５０７，６０７…直交関数ラッチ回路、５０８，６０８…演算回路、５０９，６０９…データラッチ回路Ｅ、５１０，６１０…データラッチ回路Ｆ、５１１，６１１…液晶電圧デコーダ、５１２，６１２…液晶電圧セレクタ。
【図１】
0003556023.tif 000005
【図２】
0003556023.tif 000006
【図３】
0003556023.tif 000007
【図４】
0003556023.tif 000008
【図５】
0003556023.tif 000009
【図６】
0003556023.tif 000010
【図７】
0003556023.tif 000011
【図８】
0003556023.tif 000012
【図９】
0003556023.tif 000013
【図１０】
0003556023.tif 000014
【図１１】
0003556023.tif 000015
【図１２】
0003556023.tif 000016
【図１３】
0003556023.tif 000017