(57)【特許請求の範囲】
【請求項１】
複数の制御対象から検出されるアナログ信号を入力し、前記複数の制御対象を制御する制御装置であって、
それぞれ任意の設定値が設定可能な、複数の出力を持つＤ−Ａコンバータと、
前記複数の制御対象からの複数のアナログ信号を入力して、所望のアナログ信号を選択するアナログマルチプレクサと、
前記Ｄ−Ａコンバータの第１の出力と前記アナログマルチプレクサの出力とを比較する第１のコンパレータと、
前記第１のコンパレータの出力に応じて前記Ｄ−Ａコンバータの第２の出力とＧＮＤ電位とを切り替える複数電子スイッチからなる第１の電子スイッチ手段と、
任意の周期に設定可能な三角波発生回路と、
複数時定数回路のそれぞれの出力と前記三角波発生回路の出力を比較し、それぞれパルス幅変調信号を出力する複数の第２のコンパレータと、
前記複数時定数回路のそれぞれの入力端子に接続される複数の第２の電子スイッチ手段と、
前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１の電子スイッチ手段、前記複数の第２の電子スイッチ手段を所望のタイミングにて時分割制御する為の時分割タイミング信号を出力するタイミング回路と、
前記タイミング回路、前記三角波発生回路、前記Ｄ−Ａコンバータに対して各種値を設定するためのマイクロコンピュータと、
を有し、
前記アナログマルチプレクサは前記時分割タイミング信号に基づいて１つのアナログ信号を選択し、
前記Ｄ−Ａコンバータは前記第１のコンパレータにおける前記マルチプレクサで選択されたアナログ信号の比較対象となる第１の出力及び前記制御対象に出力されるパルス幅変調信号の最大パルス幅を制限するための第２の出力を前記時分割タイミング信号に基づいて前記第１のコンパレータ、前記第１のスイッチ手段へ出力し、
前記第１のスイッチ手段は、前記第１のコンパレータにより、前記アナログ信号が前記第１の出力よりも小さい場合は前記時定数回路を充電するために前記第２の出力を前記複数の第２の電子スイッチ手段へ供給し、前記アナログ信号が前記第１の出力よりも大きい場合は前記時定数回路を放電させるために前記ＧＮＤ電位を前記複数の第２のスイッチ手段へ供給し、
前記複数の第２の電子スイッチ手段のうち前記時分割タイミング信号で選択される第２の電子スイッチ手段は、前記第１の電子スイッチ手段から供給される出力を前記時定数回路を介して前記複数の第２のコンパレータのうち接続されている第２のコンパレータの一方の入力端子に供給し、
前記第２のコンパレータは前記第２のスイッチ手段の出力と他方の入力に入力される前記三角波発生回路の出力とを比較し、前記制御対象を制御するためのパルス幅変調信号を出力することを特徴とする制御装置。
【請求項２】
前記マイクロコンピュータ、前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１のコンパレータ、前記第１の電子スイッチ手段、前記三角波発生回路、前記複数の第２のコンパレータ、前記複数の第２の電子スイッチ手段及び前記タイミング回路は１チップに集積されていることを特徴とする請求項１記載の制御装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、複写機，プリンタ等の画像形成装置に好適な制御装置、およびこの制御装置を用いた画像形成装置に関するものである。
【０００２】
【関連技術】
従来、１つの制御対象装置に対し、その出力検出信号を基準値と比較する誤差増幅器と、この誤差増幅器の出力に応じたパルス幅の信号を得るＰＷＭ回路からなる制御回路が個々に形成されるのが一般的であった。
【０００３】
近年の半導体技術の進展に呼応して、出力検出信号をＡ−Ｄ変換してマイクロコンピュータに取り込み、演算結果に応じてパルス幅制御を行うデジタル制御方式も提案されているが、演算スピードやコストパーフォーマンスの点で一般化されていない。
【０００４】
本出願人等は、スピードとコストの双方を解決するために、１個のコンパレータを時分割駆動することによって、多数の制御対象装置の出力を、マイクロコンピュータの制御データをＤ−Ａコンバータでアナログ変換した値と比較し、この比較結果に応じてカウンタを制御してＰＷＭ出力を得る方式を提案した。この提案では時分割されたコンパレータの出力を直接制御対象装置の駆動回路に入力して、構成を簡素化する方式も提案している。
【０００５】
【発明が解決しようとする課題】
既提案の方式では、誤差増幅器をコンパレータに変えたり、時分割によってコンパレータやＤ−Ａコンバータを多数の制御系に共有することによって、外部回路との接続端子を極力少なくし、且つ、チップ面積の増大を押えていた。
【０００６】
ところがＰＷＭ回路部が、カウンタで構成されるために回路を構成する素子の数が多くなり、チップ面積を押えるためにＰＷＭ回路の数を多くすることができず、結果的にコンパレータ出力を直接、駆動回路に入力する簡易な制御方式を併用せざるを得なかった。
【０００７】
このため、簡易的な制御方式を用いた系では、負荷変動，入力変動に対して、制御周波数が大きく変動し、駆動回路のスイッチングトランジスタ等にストレスを与えたり、出力の変動等を招いていた。
【０００８】
本発明は、このような問題を解決するためなされたもので、制御精度の低下を招くことなく構成を簡素化でき、１チップに集積する際のチップ面積を小さくできる、制御装置，画像形成装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
前記目的を達成するため，本発明では、制御装置を次の（１），（２）のとおりに構成する。
（１）複数の制御対象から検出されるアナログ信号を入力し、前記複数の制御対象を制御する制御装置であって、
それぞれ任意の設定値が設定可能な、複数の出力を持つＤ−Ａコンバータと、
前記複数の制御対象からの複数のアナログ信号を入力して、所望のアナログ信号を選択するアナログマルチプレクサと、
前記Ｄ−Ａコンバータの第１の出力と前記アナログマルチプレクサの出力とを比較する第１のコンパレータと、
前記第１のコンパレータの出力に応じて前記Ｄ−Ａコンバータの第２の出力とＧＮＤ電位とを切り替える複数電子スイッチからなる第１の電子スイッチ手段と、
任意の周期に設定可能な三角波発生回路と、
複数時定数回路のそれぞれの出力と前記三角波発生回路の出力を比較し、それぞれパルス幅変調信号を出力する複数の第２のコンパレータと、
前記複数時定数回路のそれぞれの入力端子に接続される複数の第２の電子スイッチ手段と、
前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１の電子スイッチ手段、前記複数の第２の電子スイッチ手段を所望のタイミングにて時分割制御する為の時分割タイミング信号を出力するタイミング回路と、
前記タイミング回路、前記三角波発生回路、前記Ｄ−Ａコンバータに対して各種値を設定するためのマイクロコンピュータと、
を有し、
前記アナログマルチプレクサは前記時分割タイミング信号に基づいて１つのアナログ信号を選択し、
前記Ｄ−Ａコンバータは前記第１のコンパレータにおける前記マルチプレクサで選択されたアナログ信号の比較対象となる第１の出力及び前記制御対象に出力されるパルス幅変調信号の最大パルス幅を制限するための第２の出力を前記時分割タイミング信号に基づいて前記第１のコンパレータ、前記第１のスイッチ手段へ出力し、
前記第１のスイッチ手段は、前記第１のコンパレータにより、前記アナログ信号が前記第１の出力よりも小さい場合は前記時定数回路を充電するために前記第２の出力を前記複数の第２の電子スイッチ手段へ供給し、前記アナログ信号が前記第１の出力よりも大きい場合は前記時定数回路を放電させるために前記ＧＮＤ電位を前記複数の第２のスイッチ手段へ供給し、
前記複数の第２の電子スイッチ手段のうち前記時分割タイミング信号で選択される第２の電子スイッチ手段は、前記第１の電子スイッチ手段から供給される出力を前記時定数回路を介して前記複数の第２のコンパレータのうち接続されている第２のコンパレータの一方の入力端子に供給し、
前記第２のコンパレータは前記第２のスイッチ手段の出力と他方の入力に入力される前記三角波発生回路の出力とを比較し、前記制御対象を制御するためのパルス幅変調信号を出力する制御装置。
（２）前記マイクロコンピュータ、前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１のコンパレータ、前記第１の電子スイッチ手段、前記三角波発生回路、前記複数の第２のコンパレータ、前記複数の第２の電子スイッチ手段及び前記タイミング回路は１チップに集積されている前記（１）記載の制御装置。
【００２０】
【実施例】
以下本発明を実施例により詳しく説明する。
【００２１】
（実施例１）
図１は、実施例１である“制御装置”のブロック図であり、図２はそのタイミングチャートである。そして本実施例の回路は全て１チップに集積されている。
【００２２】
図１において、１はマイクロコンピュータで、内部にＣＰＵコアの他にＲＯＭ，ＲＡＭ等のメモリ、各種タイマ等の周辺回路をもっており、外部に図示していないけれども各種シーケンス制御用の入出力端が接続される。５はタイミング回路で、マイクロコンピュータ１のクロック信号或いはタイマ回路出力信号を分周して、Ｄ−Ａコンバータ２，アナログマルチプレクサ６の時分割信号（イ）〜（ニ），電子スイッチ回路８の出力のサンプリング信号（ホ）〜（チ）をそれぞれの回路に制御信号として印加している。
【００２３】
Ｐ１−１〜Ｐ１−４は外部出力端子であるＰＷＭ出力端子で、チップ外部の電源装置，露光装置，定着装置，モータ駆動装置等の各種制御系の駆動回路に接続される。Ｐ２−１〜Ｐ２−４は、それぞれＰ１−１〜Ｐ１−４に対応する制御系の出力検出信号が入力される外部入力端子である。
【００２４】
アナログマルチプレクサ６で選択された信号は、高精度コンパレータ３でＤ−Ａコンバータ２の第１の出力Ｖｒ１と比較される。Ｄ−Ａコンバータ２の第１の出力Ｖｒ１には、各種制御系の基準信号が、時分割タイミングに応じて制御系毎に切換えられて出力される。
【００２５】
コンパレータ３の出力は電子スイッチ回路８の駆動パルスとして回路８へ入力される。電子スイッチ回路８の出力は、コンパレータ３の出力に応じてＤ−Ａコンバータ２の第２の出力電圧Ｖｒ２とグランド電位とに切換えられる。Ｄ−Ａコンバータ２の第２の出力Ｖｒ２は、各種制御系の駆動回路の特性に応じたＰＷＭ出力の限界値（最大パルス幅）を与える。この第２の出力Ｖｒ２をプログラミング制御することによって、制御系の出力タイミング，ソフトスタート，ソフトストップ等の制御が可能となる。
【００２６】
電子スイッチ回路８の出力は、電子スイッチＳ３−１〜Ｓ３−４を介して、それぞれコンパレータＱ１−１〜Ｑ１−４の片側入力に接続された積分回路へ入力される。積分回路の積分コンデンサＣ１−１〜Ｃ１−４は、図２の（ル）に示すように、スイッチＳ３が閉じたタイミングに所定の時定数で、コンパレータ３の出力に応じて充放電を行い、それ以外のタイミングでは電荷はホールドされた状態を保つ。
【００２７】
コンパレータＱ１−１〜Ｑ１−４は、積分コンデンサＣ１の電位と、他方の入力に加えられた三角波発生回路４からの三角波を比較して、ＰＷＭ出力（ヲ）を出力する。このＰＷＭ出力は、外部端子Ｐ１−１〜Ｐ１−４を介して、それぞれに対応する制御系の駆動回路に供給される。
【００２８】
以下図２に示す動作例により本実施例の動作を説明する。時刻ｔ１には、アナログマルチプレクサ６は、タイミング回路５の制御信号により図２（イ）に示すように入力端子Ｐ２−１を選択しており、この入力端子Ｐ２−１に接続された制御系の出力検出信号がコンパレータ３の一方の入力端子に供給される。Ｄ−Ａコンバータ２は、タイミング回路５の制御信号により前記制御系の基準信号を時分割で変換しており、変換された基準信号Ｖｒ１はコンパレータ３の他方の入力端子に供給される。
【００２９】
時刻ｔ１においては、入力端子Ｐ２−１の出力検出信号は基準信号より小さいので、図２（ヌ）に示すようにコンパレータ３は“Ｈ”レベルを出力する。Ｄ−Ａコンバータ２はまた前記制御系のＰＷＭ出力の制御限界値を与える制御限界信号Ｖｒ２を電子スイッチ回路８に供給している。電子スイッチ回路８の電子スイッチＳ１，Ｓ２は、コンパレータ３の出力“Ｈ”により、夫々オン，オフしているので、各電子スイッチＳ１−１〜Ｓ３−４の一端にはＤ−Ａコンバータ２から制御限界信号Ｖｒ２が供給される。
【００３０】
各電子スイッチＳ３−１〜Ｓ３−４は、図２（ホ）〜（チ）に示すタイミングでオンしており、時刻ｔ１からｔ２にかけては電子スイッチＳ３−１がオンするので、制限信号Ｖｒ２は、抵抗Ｒ１−１，積分コンデンサＣ１−１からなる積分回路に供給され、積分コンデンサＣ１−１の電位は図２（ル）に示すように上昇し、時刻ｔ２の値が保持される。
【００３１】
コンパレータＱ１−１の−入力端子には、三角波発生回路４から図２（リ）に示す三角波が供給されており、一方＋入力端子には、積分コンデンサＣ１−１の電圧が供給されているので、コンパレータＱ１−１の出力端子Ｐ１−１には、図２（ヲ）を示すように、時刻ｔ２から時刻ｔ３にかけては前回よりデューティの増大したＰＷＭ出力が得られる。
【００３２】
時刻ｔ３においても、アナログマルチプレクサ６の入力端子Ｐ２−１に接続された制御系の出力検出信号がその基準信号より小さいので、積分コンデンサＣ１−１は更に充電されて電位が上昇し、コンパレータＱ１−１の出力端子Ｐ１−１には、更にデューティの増大したＰＷＭ出力が得られる。
【００３３】
積分コンデンサＣ１−１の電位の上限はＤ−Ａコンバータ２から出力される制御限界信号Ｖｒ２の値で決まるので、これにより前記出力端子Ｐ１−１に接続された制御系に特有の制御特性の出力タイミング，ソフトスタート，ソフトストップ等の制御ができる。
【００３４】
時刻ｔ４においては、入力端子Ｐ２−１に接続された制御系の出力検出信号がその基準信号より大きいので、コンパレータ３の出力が“Ｌ”となり、ＰＷＭ出力の制御限界信号Ｖｒ２は電子スイッチＳ１でカットされ、積分コンデンサＣ１−１は抵抗Ｒ１−１，電子スイッチＳ３−１，Ｓ２を介して接地され、積分コンデンサＣ１−１の電位は、図２（ル）に示すように低下する。よって出力端子Ｐ１−１のＰＷＭ出力のデューティは図２（ヲ）に示すように前回より減少する。
【００３５】
アナログマルチプレクサ６の他の入力端子Ｐ２−２〜Ｐ２−４に接続された各制御系も時分割で同様に動作する。
【００３６】
このように、本実施例では、多数の制御系にＤ−Ａコンバータ２，コンパレータ３を時分割で共用させて構成を簡素化でき、またマイクロコンピュータ１により、各制御系特有の制御特性で制御を行うことができる。
【００３７】
（実施例２）
図３は実施例２のブロック図であり、図４は実施例２のタイミングチャートである。本実施例は、高精度コンパレータ３，Ｄ−Ａコンパレータ２−１に、制御回路だけでなくＡ−Ｄコンバータの動作をさせるようにしたものである。Ａ−Ｄ変換入力信号は、制御系の出力検出信号と同じようにアナログマルチプレクサ６の入力端子Ｐ２−５に入力される。
【００３８】
図４に示すように、Ａ−Ｄ変換の時分割タイミングでは、Ｄ−Ａコンバータ２−１の第１の出力Ｖｒ１には最初１／２ＭＳＢが出力され、Ａ−Ｄ変換入力とコンパレータ３で比較される。図４（カ）に示すように、コンパレータ３の比較結果に応じて、第１の出力Ｖｒ１には順次１／４，１／８，１／１６のレベルが加減算され、Ａ−Ｄ変換値が決定される。このようにして逐次比較方式Ａ−Ｄ変換が行われる。図４には、図示しやすいように４ビットの変換の例を示したが、ビット数を自由に選べることは言うまでもない。
【００３９】
図４に示すようにＡ−Ｄ変換の１ビット処理は、ＰＷＭ処理の１チャンネル分のタイミングと並列の時分割タイミングで行われる。また、Ｄ−Ａコンバータ２の第３の出力Ｖｒ３は、アナログマルチプレクサ６の入力に接続され、本チップの製造時の自己診断プログラミングによって、Ｄ−Ａ変換器２−１，アナログマルチプレクサ６，コンパレータ３の精度を総合的にＡ−Ｄ変換精度として測定し、結果をシリアルインターフェース、或いは外部バス等の通信手段を介して外部機器へ送る。
【００４０】
（実施例３）
図５は実施例３のブロック図である。実施例２では、１チャンネルのＡ−Ｄ変換の例を示したが、本実施例は多チャンネルのＡ−Ｄ変換を可能にした例である。
【００４１】
アナログマルチプレクサ９で外部入力端子Ｐ３−１〜Ｐ３−４に入力されたアナログ信号を時分割してアナログマルチプレクサ６に入力する。
【００４２】
アナログマルチプレクサ９で時分割する代りに、マイクロコンピュータ１の制御信号によってＡ−Ｄ変換入力を選択することも可能である。また、Ｄ−Ａコンバータ２−２の第３の出力は、アナログマルチプレクサ６及び９の入力に接続され、本チップの製造時の自己診断プログラミングによって、Ｄ−Ａ変換器，アナログマルチプレクサ，コンパレータの精度を総合的にＡ−Ｄ変換精度として測定し、結果をシリアルインターフェース、或いは外部バス等の通信手段を介して外部機器へ送る。
【００４３】
（実施例４）
図６は実施例４のブロック図である。積分コンデンサＣ１−１〜Ｃ１−４は、シリコンチップ上に形成されるので、その容量はせいぜい数ｐＦに制限される。このため、適正な充放電スピードを得るためには１μＡ以下の充放電電流に絞る必要があり、実施例１〜３の抵抗Ｒ１−１〜Ｒ１−４の値は１ＭΩ以上の高抵抗になり、かかる高抵抗で、且つ、高精度の抵抗をチップ上に形成することは非常に難しくなる。無理に形成しても、充放電スピードが著しくばらつくために、制御系のループ応答が不安定になる危険性をはらんでくる。かかる危険性を排除するためには、外部回路での位相補正の条件が厳しくなって補正回路の調整が必要になってくる。
【００４４】
本実施例では、正，負の標準電流源を設け、この電流源を電子スイッチ回路８−１で切換えることで抵抗Ｒ１−１〜Ｒ４−１の抵抗をなくしたものである。
【００４５】
電子スイッチ回路８−１のＱ４１，Ｑ４２は電流ミラー回路で、それぞれ外部端子Ｐ４，Ｐ５を介して与えられる外部の標準電流源電流とほぼ等しい電流を、スイッチＳ１，Ｓ２へ与える。
【００４６】
４１はリミッタ回路で、電流ミラー回路Ｑ４１の出力の最大電圧レベルをＤ−Ａコンバータの第２の出力Ｖｒ２以下に制限する。Ｄ−Ａコンバータの第２の出力Ｖｒ２は、各制御系ごとに端子Ｐ１−１〜Ｐ１−４に接続される駆動回路に最適の制御限界値が供給されるように、マイクロコンピュータ１の内蔵プログラミングによって与えられる。
【００４７】
本実施例では、コンパレータ，Ｄ−Ａコンバータ，ＰＷＭ回路等のアナログ回路のうち、高精度を要求されるコンパレータ３は電荷制御型で構成され、ＰＷＭ回路の内部コンパレータＱ１−１〜Ｑ１−４は低精度の最小素子構成の回路で構成されること、さらに従来制御回路に不可欠であった誤差増幅器をなくすことが可能となったこと、高精度を要求される抵抗やコンデンサのチップ内搭載を避ける構成になったこと等によってＣＭＯＳプロセスでの製造が可能である。
【００４８】
（実施例５）
図７は実施例５におけるマイクロコンピュータの制御プログラムのタイミングチャートを示し、図８は実施例５のフローチャートを示す。ハード構成は図６と同じである。
【００４９】
本実施例では、実施例４で明らかにしたＰＷＭ出力の制限機能をさらに発展させて、各制御系の出力の立上がり時に制御系の駆動回路の固有の特性に応じたソフトスタート機能を持たせたものである。
【００５０】
図８に示すようなＰＷＭ１〜ＰＷＭ４の制御プログラムは、ハードタイマ及びタイミングコントロール回路で作られる割込み信号（図７（ヨ）に示す）によって、メインプログラムに割込みがかけられ、所定の繰返し周波数で時分割して個々のＰＷＭ制御用のサブプログラムに切替えられる。図７（ネ）〜（ム）に示す各ＰＷＭ回路のサンプリングパルス、すなわち図６のスイッチＳ３−１〜Ｓ３−４の駆動パルスはそれぞれの制御プログラムの終了後に発生する。
【００５１】
ＰＷＭ１のサブプログラムを図８にしたがって説明する。割込み信号によって、ＰＷＭ１のサブプログラムがアクセスされると、メインプログラムによって設定されたＰＷＭ１の出力の発生状態を示すフラグＡ，ＰＷＭ出力の立上がりのステップ幅を決定する変数Ｐ１及びＰＷＭ出力の限界値を決定する変数Ｍ１の値を読み出す（Ｓ１）。
【００５２】
フラグＡが、０ならばＤ−Ａコンバータ２−３の入力の１つであるＰＷＭ１専用の不図示のデータメモリＸ１を０にする。この状態でＤ−Ａコンバータ２−３の出力２は零となり、電子スイッチ回路８−１の電流ミラー回路Ｑ４１の出力は、三角波の負ピーク以下に設定されるので外部出力端子Ｐ１−１にはＰＷＭ出力は発生しない（Ｓ６）。フラグＡが１に変ると、Ｘ１をＰ１にする。ＰＷＭ１の制御タイミング毎にＰ１の値が加算されていく（Ｓ３）。ＰＷＭ１の出力がその制御系の駆動回路に加えられて、制御系の出力が目標に達するまでは（Ｓ４，ＮＯ）コンパレータ３の出力は電子スイッチ回路８−１のスイッチＳ１を導通させるのでコンデンサＣ１−１の充電電圧は上昇し続け、ＰＷＭ１出力（デューティ）は制御タイミングごとに大きくなる。
【００５３】
制御系の出力が目標に達すると、コンパレータ３の出力は制御系の出力の検出信号の増減に応じて反転を繰返すようになり、ＰＷＭ出力は最小のパルス幅変動をもって安定化する。
【００５４】
Ｘ１の値が限界値Ｍ１を越えるとＸ１はＭ１に変更され（Ｓ５）、電流ミラー回路Ｑ４１の出力はデジタル出力Ｍ１に相当する電圧レベルに保持される。
【００５５】
制御系の駆動回路や出力検出回路の異常、制御系の負荷の適正値からの大幅なズレ等によって、コンパレータ３の出力がスイッチＳ１を選択したままになると、コンデンサＣ１−１の充電電圧はその限界値に保持されたままになる。
【００５６】
以上ＰＷＭ１の回路について説明したが、他のＰＷＭ回路においてもそれぞれ接続される駆動回路に応じて、最適なソフトスタートの制御が可能なことは言うまでもない。
【００５７】
（実施例６）
図９は実施例６のブロック図である。本実施例はチップ製造時の検査に関するもので、特にアナログ回路部分の検査を一般のデジタル専用ＬＳＩと同一工程で検査できるようにしたものである。外部接続端子Ｐ７に接続された検査モード切換えスイッチＳ６１をグランドへ切換えることによって、ＣＰＵ１は自己診断プログラムに切換えられる。
【００５８】
また、ＰＷＭ出力端子Ｐ１−１〜Ｐ１−４には、それぞれ積分回路６１−１〜６１−４が接続されて各ＰＷＭ出力をパルス幅−電圧変換する。この変換出力は、外部入力端子Ｐ２−１〜Ｐ２−４を介してアナログマルチプレクサ６に入力される。
【００５９】
この構成でＤ−Ａコンバータ２−４，高精度コンパレータ３，アナログマルチプレクサ６の精度チェックは、以下のように行われる。Ｄ−Ａコンバータ２−４の第３の出力に所定値を出力し、アナログマルチプレクサ６を介してコンパレータ３の第１の入力に与える。この所定値に対するコンパレータ３のスレッシュホールドレベルの上限値と下限値をＤ−Ａコンバータ２−３の第１の出力に出力し、コンパレータの第２の入力に与える。この時のコンパレータ３の出力をＣＰＵ１に送り、予めプログラミングされた結果と比較して判定する。判定結果はシリアルＩ／Ｏ回路を介して外部チェッカへ送られる。本チェックはコンパレータ３の入力のダイナミックレンジの上限，中間，下限の３ポイントで行われる。
【００６０】
ＰＷＭ回路、すなわち三角波発生回路４，アナログコンパレータＱ１−１〜Ｑ１−４，積分用コンデンサＣ１−１〜Ｃ１−４，サンプリング用スイッチＳ３−１〜Ｓ３−４，電子スイッチ回路８−１，リミッタ回路４１の回路の精度チェックは、以下のように行われる。
【００６１】
まず、Ｄ−Ａコンバータ２−４の第１及び第３の出力に所定値を出力して、コンパレータ３の出力がスイッチＳ２を常時オンするようにする。この時のＰＷＭ出力を、積分回路６１−１〜６１−４でパルス幅−電圧変換してアナログマルチプレクサに入力し、これをＡ−Ｄ変換して出力が零であることを確認する。
【００６２】
次に、Ｄ−Ａコンバータ２−４の第１，第３の出力を変えて、スイッチＳ１を常時オンさせる。Ｄ−Ａコンバータ２−４の第２の出力に所定値を与えて、この時のＰＷＭ出力パルス幅−電圧変換出力をＡ−Ｄ変換し、ＣＰＵ１により適正範囲に入っているかどうかを判定し、判定結果を外部チェッカに送る。この時のＤ−Ａコンバータ２−４の第２の出力は、アナログコンパレータＱ１−１〜Ｑ１−４の入力のダイナミックレンジの上限，中間，下限の３レベルが選ばれる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、制御精度の低下を招くことなく構成を簡略化でき、各駆動回路に応じた立ち上げ，立ち下げ制御ができ、１チップに集積する際のチップ面積を小さくできる。
【図面の簡単な説明】
【図１】実施例１のブロック図
【図２】実施例１のタイミングチャート
【図３】実施例２のブロック図
【図４】実施例２のタイミングチャート
【図５】実施例３のブロック図
【図６】実施例４のブロック図
【図７】実施例５のタイミングチャート
【図８】実施例５のフローチャート
【図９】実施例６のブロック図
【符号の説明】
２    Ｄ−Ａコンバータ
３    コンパレータ
４    三角波発生回路
６    アナログマルチプレクサ
８    電子スイッチ回路
Ｑ１−１〜Ｑ１−４  コンパレータ
Ｐ１−１〜Ｐ１−４  外部出力端子
Ｐ２−１〜Ｐ２−４  外部入力端子
Ｓ３−１〜Ｓ３−４  電子スイッチ
【図１】
0003559570.tif 000002
【図２】
0003559570.tif 000003
【図３】
0003559570.tif 000004
【図４】
0003559570.tif 000005
【図５】
0003559570.tif 000006
【図６】
0003559570.tif 000007
【図７】
0003559570.tif 000008
【図８】
0003559570.tif 000009
【図９】
0003559570.tif 000010