(57)【特許請求の範囲】
【請求項１】
ＳＯＩ基板表面に熱酸化膜を形成する工程を有する半導体装置の製造方法において、
前記ＳＯＩ基板にボロンを１×１０13原子／ｃｍ2以下のドーズ量でイオン注入し、ドライブインして拡散層を形成した後、その表面に前記熱酸化膜を形成し、この後、１１５０℃以上の温度で、２０分以上７０分以下の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱酸化膜は、熱酸化膜の形成およびその熱酸化膜のウェットエッチングによる除去を行った後に、再度熱酸化して形成された熱酸化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
ＳＯＩ基板表面に熱酸化膜を形成する工程を有する半導体装置の製造方法において、
前記ＳＯＩ基板にリンを３×１０15原子／ｃｍ2以下のドーズ量でイオン注入し、ドライブインして拡散層を形成した後、その表面に前記熱酸化膜を形成し、この後、１１５０℃以上の温度で、２０分以上６０分以下の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項４】
前記熱酸化膜は、熱酸化膜の形成を行った後に再度の熱酸化により膜厚が大きくなった熱酸化膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ＳＯＩ基板の前記熱酸化膜を形成する領域とは異なる領域に半導体素子を形成する工程を有し、前記熱処理を、前記半導体素子を形成するための一工程と兼用して行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
ＳＯＩ基板を用意し、
前記ＳＯＩ基板における第１のキャパシタ形成領域にリンを３×１０15原子／ｃｍ2以下のドーズ量でイオン注入しドライブインして第１の拡散層を形成し、また前記ＳＯＩ基板における第２のキャパシタ形成領域にボロンを１×１０13原子／ｃｍ2以下のドーズ量でイオン注入しドライブインして第２の拡散層を形成し、
前記第１の拡散層の表面に第１の熱酸化膜を形成するとともに前記第２の拡散層の表面に第２の熱酸化膜を形成し、
この後、１１５０℃以上の温度で、２０分以上６０分以下の熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の熱酸化膜および前記第２の熱酸化膜の上にキャパシタの電極となるポリシリコンをそれぞれパターン形成した後に、前記熱処理を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１、第２の拡散層の形成後、前記第１、第２のキャパシタ形成領域を熱酸化し、この後第２の領域の熱酸化膜を除去し、そして再度熱酸化して、前記第１のキャパシタ形成領域に２回の熱酸化による熱酸化膜を前記第１の熱酸化膜として形成し、前記第２のキャパシタ形成領域に２回目の熱酸化による熱酸化膜を前記第２の熱酸化膜として形成することを特徴とする請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記ＳＯＩ基板の前記第１、第２の領域と素子分離された領域にＬＤＭＯＳを形成する工程を有し、前記熱処理を、前記ＬＤＭＯＳのチャネルを形成するための工程と兼用して行うことを特徴とする請求項６ないし８のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板表面に酸化膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、キャパシタあるいはＭＯＳトランジスタにおいては、シリコン基板に高濃度に不純物が注入された高不純物濃度層を形成し、その上に酸化膜を形成し、この酸化膜の上にポリシリコン等による電極が形成される。
【０００３】
【発明が解決しようとする課題】
上記したような半導体装置において、酸化膜に高耐圧、高品質が要求される場合がある。しかしながら、高不純物濃度層の上に酸化膜を形成すると、高不純物濃度層がゲッタリングサイトとなり、重金属不純物等の汚染下、膜寿命の低下等の酸化膜の品質の低下をもたらす。
【０００４】
この場合、シリコン基板にゲッタリング層を形成すれば、酸化膜の品質を向上させることが可能であるが、ＳＯＩ基板を用いた半導体装置では、一般に基板にゲッタリング層を形成することが困難である。また、特開平１０−２５６２号公報には、ＳＯＩ基板にゲッタリング層を形成することが提案されているが、そのようにしても、ゲッタリング層を形成するための工程が必要となる。
【０００５】
本発明は上記問題に鑑みたもので、ＳＯＩ基板を用いた半導体装置において、ゲッタリング層を形成する工程を用いずに、酸化膜の品質を向上させることを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、ＳＯＩ基板にボロンを１×１０13原子／ｃｍ2以下のドーズ量でイオン注入し、ドライブインして拡散層を形成した後、その表面に熱酸化膜を形成し、この後、１１５０℃以上の温度で、２０分以上７０分以下の熱処理を行うことを特徴している。
【０００７】
このような高温熱処理を行うことにより、熱酸化膜中の汚染物質をアニールアウトし、熱酸化膜の品質を向上させることができる。
【０００８】
この場合、請求項２に記載の発明のように、熱酸化膜を、熱酸化膜の形成およびその熱酸化膜のウェットエッチングによる除去を行った後に、再度熱酸化して形成された熱酸化膜とした場合でも、上記した熱処理を行うことにより、熱酸化膜の品質を向上させることができる。
【０００９】
また、請求項３に記載の発明では、ＳＯＩ基板にリンを３×１０15原子／ｃｍ2以下のドーズ量でイオン注入し、ドライブインして拡散層を形成した後、その表面に熱酸化膜を形成し、この後、１１５０℃以上の温度で、２０分以上６０分以下の熱処理を行うことをことを特徴している。このことにより、酸化膜の品質を十分高めることができる。また、請求項４に記載の発明のように、熱酸化膜を、熱酸化膜の形成を行った後に再度の熱酸化により膜厚が大きくなった熱酸化膜とした場合でも、上記した熱処理を行うことにより、熱酸化膜の品質を向上させることができる。
【００１０】
また、請求項５に記載の発明のように、上記した熱処理を、ＳＯＩ基板の他の領域おける半導体素子を形成するための一工程と兼用して行うようにすれば、工程数を増やすことなく、上記した熱処理を行うことができる。
【００１１】
請求項６に記載の発明においては、ＳＯＩ基板の第１のキャパシタ形成領域にリンを３×１０15原子／ｃｍ2以下のドーズ量でイオン注入しドライブインして第１の拡散層を形成し、またＳＯＩ基板の第２のキャパシタ形成領域にボロンを１×１０13原子／ｃｍ2以下のドーズ量でイオン注入しドライブインしてに第２の拡散層を形成し、そして第１の拡散層の表面に第１の熱酸化膜を形成するとともに第２の拡散層の表面に第２の熱酸化膜を形成し、この後、１１５０℃以上の温度で、２０分以上６０分以下の熱処理を行うことを特徴としている。
【００１２】
このようにすれば、２つのキャパシタにおける熱酸化膜を、１回の熱処理工程で、それぞれの品質を向上させることができる。
【００１３】
この場合、請求項７に記載の発明のように、第１の熱酸化膜および第２の熱酸化膜の上にキャパシタの電極となるポリシリコンをそれぞれパターン形成した後に、上記した熱処理を行うのが好ましい。
【００１５】
また、請求項８に記載の発明のように、第１、第２のキャパシタ形成領域を熱酸化し、この後第２のキャパシタ形成領域の熱酸化膜を除去し、そして再度熱酸化して、第１のキャパシタ形成領域に２回の熱酸化による熱酸化膜を前記第１の熱酸化膜として形成し、また第２のキャパシタ形成領域に２回目の熱酸化による熱酸化膜を前記第２の熱酸化膜として形成した場合でも、上記した熱処理を行うことにより、熱酸化膜の品質を向上させることができる。
【００１６】
また、請求項９に記載の発明のように、上記した熱処理を、ＳＯＩ基板において素子分離された他の領域おけるＬＤＭＯＳのチャネルを形成するための工程と兼用して行うようにすれば、工程数を増やすことなく、上記した熱処理を行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
【００１８】
まず、本発明の一実施形態として、キャパシタを製造する方法について説明する。このキャパシタは、ＳＯＩ基板上に熱酸化膜を形成し、その上にポリシリコンによる電極を形成することにより製造される。図１にその製造工程を示す。なお、ＳＯＩ基板は、２つのシリコン基板を絶縁膜（例えば酸化膜）で挟んだ構成となっているが、図１では、絶縁膜からその上にある一方のシリコン基板の部分的な断面を示している。
【００１９】
まず、図１（ａ）の工程において、ＳＯＩ基板１の表面に不純物をイオン注入しドライブインして所定の深さまで拡散させ、高不純物濃度層２を形成する。この高不純物濃度層２は、キャパシタにおける両電極間の抵抗値を下げるために形成される。
【００２０】
次に、図１（ｂ）の工程において、素子分離のためにＬＯＣＯＳ酸化を行い、ＬＯＣＯＳ酸化膜３を形成する。この後、図１（ｃ）の工程において、全面に熱酸化膜４を形成する。
【００２１】
次に、図１（ｄ）の工程において、熱酸化膜４上に、リンデポのポリシリコンをパターニング形成して電極５を形成する。この後、例えば１１５０℃、３０分の高温熱処理を行う。具体的には、Ｎ２（窒素）１０Ｌ／分、Ｏ２（酸素）０．１Ｌ／分の雰囲気中（以下、単にＮ２雰囲気中という）で、８００℃から１１５０℃まで１０℃／分のレートで昇温し、１１５０℃の温度を３０分間継続させ、その後温度を低下させる。このこうな高温熱処理を行い、熱酸化膜４中の汚染物質をアニールアウトする。
【００２２】
この後、ＢＰＳＧ膜６を形成し、電極５および高濃度不純物層２に対し電気的な接続をそれぞれ取るためにＡｌ配線７を形成する。このようにしてキャパシタが形成される。
【００２３】
このような製造方法において、上記した高温熱処理を用いることにより、熱酸化膜４中の汚染物質をアニールアウトし、熱酸化膜４の品質を向上させることができる。すなわち、図２に示すように、上記した高温熱処理を行う前の状態においては、高不純物濃度層２がゲッタリングサイトとなり、熱酸化膜４中に重金属などの汚染物質が取り込まれているが、この状態で、上記した高温熱処理を行うと、熱酸化膜４中に取り込まれた汚染物質がアニールアウトされる。このことにより、熱酸化膜４の品質、すなわち膜質を向上させることができる。
【００２４】
また、上記したキャパシタの熱酸化膜以外に、ＭＯＳトランジスタのゲート酸化膜についても同様に、上記した高温熱処理を行うことにより、その膜質を向上させることができる。
【００２５】
ところで、同一のＳＯＩ基板上に複数の膜厚の熱酸化膜を有する素子を形成する場合、熱酸化とウェットエッチングを用いた除去を繰り返し行って熱酸化膜を形成したり、熱酸化膜の上に熱酸化膜を足して熱酸化膜を形成する場合がある。その一例を、酸化膜厚の異なる２種類のキャパシタを製造する場合について説明する。
【００２６】
図３に、その製造工程を示す。この図３も、図１と同様、ＳＯＩ基板における絶縁膜からその上にあるシリコン基板の部分的な断面を示している。
【００２７】
まず、図３（ａ）の工程において、ＳＯＩ基板１１の表面の第１のキャパシタ形成領域（以下、領域Ａという）に、マスクを用いてリンをイオン注入しドライブインして第１の高不純物濃度層１２を形成する。同様にして、図３（ｂ）の工程において、ＳＯＩ基板１１の表面の第２のキャパシタ形成領域（以下、領域Ｂという）に、マスクを用いてボロンをイオン注入しドライブインして第２の高不純物濃度層１３を形成する。
【００２８】
次に、図３（ｃ）の工程において、領域Ａと領域Ｂを素子分離するためにＬＯＣＯＳ酸化してＬＯＣＯＳ酸化膜１４を形成する。
【００２９】
この後、図３（ｄ）の工程において、熱酸化を行い熱酸化膜１５を形成する。次に、図３（ｅ）の工程において、マスクを用いて領域Ｂの熱酸化膜１５のみをウェットエッチングで除去し、続いて図３（ｆ）の工程において、所定の量の熱酸化を行う。このことにより、領域Ａには、１回目と２回目の熱酸化で厚い熱酸化膜１５が形成され、領域Ｂには、２回目の熱酸化のみの薄い熱酸化膜１６が形成される。
【００３０】
この後、図３（ｇ）の工程において、リンデポのポリシリコンをパターニング形成して、それぞれの電極１７、１８を形成する。
【００３１】
上記した工程において、熱酸化膜１６は、熱酸化膜１５をウェットエッチングにより除去した後、再度の熱酸化で形成される。また。熱酸化膜１５は、熱酸化膜１６の形成時にさらに熱酸化膜が足されて膜厚が厚くなっている。
【００３２】
本発明者らの実験によれば、熱酸化とウェットエッチングを用いた除去を繰り返し行って熱酸化膜を形成したり、熱酸化膜の上にさらに熱酸化膜を足して熱酸化膜を形成した場合には、膜質が低下することがわかった。その実験結果を以下に説明する。
【００３３】
図４に、熱酸化とその除去を行って酸化膜を形成する場合の仮酸化回数に対する熱酸化膜の不良率（耐圧が９ＭＶ／ｃｍ以下のものを不良とした場合の不良率）を示す。なお、図１、図３に示す工程において、図示しなかったが、ＬＯＣＯＳ酸化膜の形成後、熱酸化膜を形成する前に、犠牲酸化を行いそれを除去するようにしており、その犠牲酸化を含めて仮酸化の回数としている。従って、仮酸化回数が１回は、上記した犠牲酸化を行いそれを除去した後に熱酸化膜を形成する場合であり、酸化回数が２回以上は、上記した犠牲酸化を行いそれを除去した後、熱酸化膜の形成とその熱酸化膜をウェットエッチングで除去し、再度熱酸化膜を形成する場合で、図３に示す熱酸化膜１６の場合、２回酸化となる。
【００３４】
この実験に用いたキャパシタは、ボロンを１×１０１３原子／ｃｍ２のドーズ量でイオン注入し、ドライブインして高不純物濃度層を形成し、その上に最終的に膜厚３２ｎｍ、面積０．０８ｍｍ２の熱酸化膜を形成し、その形成後に１０５０℃、４３０分の熱処理を行ったものである。この図４から、酸化回数が２回、３回と増えるについて不良率が高くなっていることがわかる。
【００３５】
また、図５に、熱酸化膜の上にさらに熱酸化膜を足して熱酸化膜を形成する場合の酸化回数に対する熱酸化膜の不良率（耐圧が８ＭＶ／ｃｍ以下のものを不良とした場合の不良率）を示す。図３に示す熱酸化膜１５は、２回酸化となる。
【００３６】
この実験に用いたキャパシタは、リンを３×１０１５原子／ｃｍ２のドーズ量でイオン注入し、ドライブインして高不純物濃度層を形成し、面積０．０８ｍｍ２の熱酸化膜を形成し、その形成後に１０５０℃、４３０分の熱処理を行ったものである。なお、１回の酸化を行った熱酸化膜の膜厚は３２ｎｍ、２回の酸化を行った熱酸化膜の膜厚は８０ｎｍとした。この図５から、酸化回数が２回になると、不良率が高くなっていることがわかる。
【００３７】
そこで、このような場合の熱酸化膜の膜質を向上するため、熱酸化膜形成後の高温熱処理について検討を行った。
【００３８】
まず、熱酸化とその除去の繰り返しによる熱酸化膜の膜質低下について検討を行った。このため、図４に示すものと同様、ボロンを１×１０１３原子／ｃｍ２のドーズ量でイオン注入し、ドライブインして高不純物濃度層（この場合、その不純物濃度は１×１０１７ｃｍ−３）を形成し、その上に最終的に膜厚３２ｎｍ、面積０．０８ｍｍ２の熱酸化膜を形成したものを対象として実験を行った。そして、熱酸化の形成後に行う高温熱処理の温度、時間と熱酸化膜の不良率（図４の場合と同じ）の関係について検討を行った。
【００３９】
図６に、熱処理温度と熱酸化膜の不良率の関係を示す。この図６より、熱処理温度が１１５０℃以上のときに、熱酸化膜の不良率が大きく低下していることがわかる。
【００４０】
図７に、熱処理時間と熱酸化膜の不良率の関係を示す。この場合、熱処理温度は１１７０℃とした。図７より、熱処理時間が２０分以上のときに、熱酸化膜の不良率が大きく低下していることがわかる。
【００４１】
図６、図７から、高温熱処理の時間と温度は図８に示す関係となり、高濃度不純物層における不純物としてボロンを用いた場合には、熱処理温度が１１５０℃以上で、熱処理時間が２０分以上のときに、熱酸化膜の不良率が大きく低下し、熱酸化膜の膜質を向上させることができる。
【００４２】
次に、熱酸化膜の上にさらに熱酸化膜を足したものの膜質低下について検討を行った。このため、図５に示すものと同様、リンを３×１０１５原子／ｃｍ２のドーズ量でイオン注入し、ドライブインして高不純物濃度層（この場合、その不純物濃度は３×１０１９ｃｍ−３）を形成し、その上に最終的に膜厚８０ｎｍ、面積０．０８ｍｍ２の熱酸化膜を形成したものを対象として実験を行った。そして、熱酸化の形成後に行う高温熱処理の温度、時間と熱酸化膜の不良率（図５の場合と同じ）の関係について検討を行った。
【００４３】
図９に、熱処理温度と熱酸化膜の不良率の関係を示す。この図９より、熱処理温度が１１５０℃以上のときに、熱酸化膜の不良率が大きく低下していることがわかる。
【００４４】
図１０に、熱処理時間と熱酸化膜の不良率の関係を示す。図中で、かっこ無しの白丸は熱処理温度１１７０℃の場合を示し、かっこ付きの白丸は熱処理温度１１５０℃の場合を示す。この図１０より、２０分以上５０分以下のときに、熱酸化膜の不良率が大きく低下していることがわかる。
【００４５】
図９、図１０から、高温熱処理の時間と温度は図１１に示す関係となり、高濃度不純物層における不純物としてリンを用いた場合には、熱処理温度が１１５０℃以上で、熱処理時間が２０分以上５０分以下のときに、熱酸化膜の不良率が大きく低下し、熱酸化膜４の膜質を向上させることができる。
【００４６】
なお、高濃度不純物層の不純物濃度によって、高温熱処理の条件は変わる。この場合、不純物濃度が低いほど高温熱処理の条件は緩くなるが、その場合でも図６ないし図１１に示す高温熱処理条件を満足することにより、熱酸化膜の膜質を向上させることができる。また、そのような高温熱処理条件とすることにより、図１に示すような１回酸化の場合でも、熱酸化膜の膜質を向上させることができる。
【００４７】
そして、図３に示す製造方法において、ポリシリコン１７、１８の形成後に、Ｎ２雰囲気中で、上記の高温熱処理条件を満たす、例えば１１７０℃、３０分の高温熱処理を行うことにより、熱酸化膜１５、１６の膜質を向上させることができる。この場合、１回の高温熱処理工程で、熱酸化膜１５、１６の膜質を同時に向上させることができる。
【００４８】
また、上記した高温熱処理は、それ専用の工程とすることなく、複数の素子からなる複合デバイスの場合、他の素子の形成に用いる工程と兼用することができる。以下、この実施形態について説明する。この実施形態は、例えば、特開平９−１３９４３８号公報に記載されているような、表面電界緩和型ＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）と上記した膜厚の異なる２種類のキャパシタを製造するものである。
【００４９】
まず、そのＬＤＭＯＳの概要について説明する。このＬＤＭＯＳは、図１２に示すように、Ｎ型基板２１にＰウェル２２が形成され、その中にＮウェル２３が形成されている。このＮウェル２３内にチャネルＰウェル２４が形成されるとともに、チャネルＰウェル２４内にＮ型拡散層２５が形成され、またＮウェル２３内にＮ型拡散層２６が形成されている。基板表面には、ＬＯＣＯＳ酸化膜２７が形成され、またゲート酸化膜２８を介してゲート電極２９が形成されており、ゲート電極２９直下のチャネルＰウェル２４の表面領域にはチャネル領域３０が形成されている。なお、３１、３２はそれぞれソース電極、ドレイン電極であり、３３はチャネルＰウェル２４の電位を取るための拡散層、３４は層間絶縁膜である。
【００５０】
このＬＤＭＯＳは、Ｎ型拡散層２５をソース領域、Ｎ型拡散層２６をドレイン領域とし、ＬＯＣＯＳ酸化膜２７下のＮウェル２３をドリフト領域として、動作する。なお、Ｎウェル２３のドリフト領域は、いわゆるＲＥＳＵＲＦ条件を満たすようにドーパント濃度が設定されている。
【００５１】
このようなＬＤＭＯＳと上記した膜厚の異なる２種類のキャパシタとを製造する方法を図１３、図１４に示す工程図を用いて説明する。
【００５２】
まず、図１３（ａ）の工程において、Ｎ＋  基板４１ｂ上にＮ−  層（図１２に示すＮ型基板２１に相当する層）４１ａを形成したＮ型基板４１を絶縁膜４２の上に有するＳＯＩ基板を用意し、それにトレンチ溝を形成するとともに、その溝内に酸化膜４３を形成し、さらに多結晶シリコン４４を埋設する。そして、ＬＤＭＯＳの形成領域にディープＮ＋  層４５を形成し、その後、Ｐウェル２２、Ｎウェル２３を形成するためのイオン注入を行い、それらを同時拡散させる。この場合、Ｐウェル２２にはボロン、Ｎウェル２３には砒素を用い、両者の拡散係数の相違により、Ｐウェル２２を深く、Ｎウェル２３を浅く形成する。
【００５３】
次に、図１３（ｂ）の工程において、キャパシタ形成領域に、図３（ａ）に示す工程と同様に、領域Ａにリンをイオン注入しドライブインして高不純物濃度層１２を形成し、領域Ｂにボロンをイオン注入しドライブインして高不純物濃度層１３を形成する。
【００５４】
次に、図１３（ｃ）の工程において、ＬＯＣＯＳ酸化を行い、ＬＯＣＯＳ酸化膜４６を形成する。このＬＯＣＯＳ酸化膜４６は、ＬＤＭＯＳ形成領域では、図１２のＬＯＣＯＳ酸化膜２７となり、キャパシタ形成領域では、図３中のＬＯＣＯＳ酸化膜１４となる。この後、図１３（ｄ）の工程において、図３（ｄ）に示す工程と同様に、熱酸化を行って熱酸化膜１５を形成する。
【００５５】
次に、図１４（ａ）の工程において、マスクを用いて領域Ｂの熱酸化膜１５およびＬＤＭＯＳのゲート酸化膜を形成する領域の熱酸化膜１５をウェットエッチングで除去する。そして、図１４（ｂ）の工程において、所定の量の熱酸化を行う。このことにより、領域Ａでは、１回目と２回目の熱酸化で形成された厚い熱酸化膜１５が形成され、領域Ｂでは２回目の熱酸化で得られた薄い熱酸化膜１６が形成される。また、ＬＤＭＯＳ形成領域には、２回目の熱酸化でゲート酸化膜２８が形成される。
【００５６】
そして、図１４（ｃ）の工程において、リンドープのポリシリコンをパターン形成し、ＬＤＭＯＳのゲート電極２９および２つのキャパシタの電極１７、１８をそれぞれ形成する。この後、ＬＤＭＯＳのチャネル領域を形成するために、ボロンをイオン注入し、続いて、Ｎ２雰囲気中で、例えば１１７０℃、３０分の高温熱処理を行う。このことにより、ＬＤＭＯＳ形成領域にチャネルＰウェル２４が形成されるとともに、キャパシタ形成領域の熱酸化膜１５、１６の膜質を向上させることができる。
【００５７】
この後は、通常の素子形成工程と同様の工程を施し、ＬＤＭＯＳおよびキャパシタを最終的に形成する。なお、図１４（ｃ）以降の工程においては、図１４（ｃ）の高温熱処理と同等もしくはそれよりも高い温度での熱処理工程は、行わない。
【００５８】
なお、この実施形態では、ＬＤＭＯＳおよびキャパシタを形成する製造方法について示したが、それに加えて、ＣＭＯＳ、バイポーラトランジスタを形成するようにしてもよい。この場合、上記した高温熱処理を行うことにより、それぞれの素子における酸化膜の膜質を向上させることができる。
【００５９】
また、バイポーラトランジスタ（例えばＮＰＮトランジスタ）をトレンチ分離した領域に形成する場合、トレンチで発生する結晶欠陥により、リーク、ｈＦＥばらつきが発生するという問題がある。この点について本発明者らが検討を行ったところ、図１５に示すように、１０５０℃の熱処理では、ｈＦＥばらつきが大きいが、１１００℃以上の熱処理を行うとｈＦＥばらつきが低減することがわかった。従って、ＬＤＭＯＳ、キャパシタ、ＣＭＯＳ、およびバイポーラトランジスタを有する複合デバイスの場合、上記したような１１５０℃以上の高温熱処理を行うことにより、バイポーラトランジスタにおけるｈＦＥばらつきも低減できるという効果を有する。
【００６０】
また、上記した種々の実施形態において、膜質を向上させるための酸化膜は、熱酸化膜に限らず、堆積酸化膜、ＯＮＯ膜などであってもよい。また、高温熱処理を行う場合のポリシリコンは、ドープトポリ（不純物が導入された状態のポリシリコン）、インプラ（ポリシリコン形成後にイオン注入したもの）、アズデポのいずれのものであってもよい。さらに、高温熱処理は、ポリシリコンが形成された後でなく、ポリシリコン形成前に行うようにしてもよい。さらに、本発明は、酸化膜の下地となる高不純物濃度層として、上記したリン、ボロン以外に、砒素などを不純物とした高不純物濃度層の場合にも同様に適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るキャパシタの製造方法を示す工程図である。
【図２】図１に示す製造工程で高温熱処理を用いることにより、熱酸化膜の品質を向上させることができることを説明するための説明図である。
【図３】酸化膜厚の異なる２種類のキャパシタを製造する場合の工程図である。
【図４】熱酸化とその除去を行って酸化膜を形成する場合の酸化回数に対する熱酸化膜の不良率を示す図である。
【図５】熱酸化膜の上にさらに熱酸化膜を足して熱酸化膜を形成する場合の酸化回数に対する熱酸化膜の不良率を示す図である。
【図６】ボロンを不純物として高不純物濃度層を形成した場合の、熱処理温度と熱酸化膜の不良率の関係を示す図である。
【図７】ボロンを不純物として高不純物濃度層を形成した場合の、熱処理時間と熱酸化膜の不良率の関係を示す図である。
【図８】図６、図７の結果から得られる、高温熱処理の時間と温度の関係を示す図である。
【図９】リンを不純物として高不純物濃度層を形成した場合の、熱処理温度と熱酸化膜の不良率の関係を示す図である。
【図１０】リンを不純物として高不純物濃度層を形成した場合の、熱処理時間と熱酸化膜の不良率の関係を示す図である。
【図１１】図９、図１０の結果から得られる、高温熱処理の時間と温度の関係を示す図である。
【図１２】ＬＤＭＯＳの断面構成を示す図である。
【図１３】図３に示す酸化膜厚の異なる２種類のキャパシタを、ＬＤＭＯＳとともに製造する方法を示す工程図である。
【図１４】図１３に続く工程図である。
【図１５】バイポーラトランジスタの熱処理に対するｈＦＥばらつきを示す図である。
【符号の説明】
１…ＳＯＩ基板、２…高不純物濃度層（拡散層）、３…ＬＯＣＯＳ酸化膜、
４…熱酸化膜、５…ポリシリコン（電極）、１１…ＳＯＩ基板、
１２…第１の高不純物濃度層（第１の拡散層）、
１３…第２の高不純物濃度層（第２の拡散層）、１４…ＬＯＣＯＳ酸化膜、
１５…熱酸化膜（第１の酸化膜）、１６…熱酸化膜（第２の酸化膜）、
１７、１８…ポリシリコン（電極）。
【図１】
0003546789.tif 000002
【図２】
0003546789.tif 000003
【図３】
0003546789.tif 000004
【図４】
0003546789.tif 000005
【図５】
0003546789.tif 000006
【図６】
0003546789.tif 000007
【図７】
0003546789.tif 000008
【図８】
0003546789.tif 000009
【図９】
0003546789.tif 000010
【図１０】
0003546789.tif 000011
【図１１】
0003546789.tif 000012
【図１２】
0003546789.tif 000013
【図１３】
0003546789.tif 000014
【図１４】
0003546789.tif 000015
【図１５】
0003546789.tif 000016