【事件の表示】
　特願２００２−３１２９９４「半導体装置、及び、半導体装置の製造方法」拒絶査定不服審判事件〔平成１６年　５月２７日出願公開、特開２００４−１５２７９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯  
　本願は、平成１４年１０月２８日の出願であって、平成１８年９月１４日付けで拒絶査定がなされ、これに対して同年１０月１９日に拒絶査定に対する審判請求がなされるとともに、同年１１月２０日付けで手続補正がなされたものであって、その後、当審において、平成２１年３月３日付けで審尋がなされ、平成２１年４月２４日に回答書が提出されたものである。  
　
　
第２．平成１８年１１月２０日付け手続補正(以下、「本件補正」という。）の却下の決定　 
　［補正却下の決定の結論］ 
　平成１８年１１月２０日付けの手続補正を却下する。 
　［理由］ 
１．本件補正の内容 
　本件補正は、発明の名称、明細書の０００１段落、０００８段落及び０００９段落を補正し、補正前の特許請求の範囲の請求項１乃至５を、補正後の特許請求の範囲の請求項１及び２と補正するものであって、補正前の請求項４、５及び補正後の請求項１、２は以下のとおりである。
　
（補正前の請求項４）
「【請求項４】　
　半導体基板１上に島状の素子領域を形成する工程と、
　前記素子領域の外周部に素子分離領域を形成する工程と、
　前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、
　前記素子分離領域に前記ダミーゲートより低い第１領域を形成する工程と、
　前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、
　前記ソースドレイン領域の周辺部に側壁を形成する工程と、
　前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、
　ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、
　前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、
　前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、
　前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、
　前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程
　とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」
　
（補正前の請求項５）
「【請求項５】
　前記ソースドレイン電極がシリサイドを有することを特徴とする請求項４に記載の半導体装置の製造方法。」
　
（補正後の請求項１）
「【請求項１】　
　半導体基板上に島状の素子領域を形成する工程と、
　前記素子領域の外周部に素子分離領域を形成する工程と、
　前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、
　前記素子分離領域に前記ダミーゲートより低い第１領域を形成する工程と、
　前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、
　前記ソースドレイン領域の周辺部に側壁を形成する工程と、
　前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、
　ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去し、ゲート溝を形成する工程と、
　前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、
　前記ゲート溝にゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上にメタルからなるゲート電極を形成する工程と、
　前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、
　前記ソースドレイン不純物拡散層上にメタルからなるソースドレイン電極を形成する工程
　とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」
　
（補正後の請求項２）
「【請求項２】
　前記ゲート電極は、窒化チタン、窒化タングステン、窒化タンタル、タングステン、タンタル、モリブデン、白金、金のいずれかで形成されることを特徴とする請求項１記載の半導体装置の製造方法。」
　 
２．補正後の請求項２についての補正の目的の検討 
（１）補正後の請求項２は、引用する補正後の請求項１の「ゲート電極」について「前記ゲート電極は、窒化チタン、窒化タングステン、窒化タンタル、タングステン、タンタル、モリブデン、白金、金のいずれかで形成されること」と限定するものである。
　一方、補正前の請求項５は、引用する補正前の請求項４の「ソースドレイン電極」について「前記ソースドレイン電極が、シリサイドを有すること」と限定するものである。
（２）ここで、補正前の請求項４は、補正後の請求項１と補正されており、また、補正前の請求項４は、補正後の請求項１に対応しているが、上記（１）で検討したように、補正前の請求項５は、引用する補正前の請求項４の「ソースドレイン電極」についてその材料を限定するものであるのに対して、補正後の請求項２は、引用する補正後の請求項１の「ゲート電極」についてその材料を限定するものであって、限定する構成が、補正前の請求項５の「ソースドレイン電極」に対して、補正後の請求項２の「ゲート電極」と明らかに異なっている。
　したがって、補正後の請求項１を引用する補正後の請求項２は、補正前の請求項４を引用する補正前の請求項５に対応する請求項であるといえず、補正後の請求項２は、補正前の請求項５を補正したものとは認められず、補正前の請求項５を、補正後の請求項２とする補正は、実質的に、補正前の請求項５を削除し、補正後の請求項２を追加するものであり、また、請求項を追加する補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の各号に掲げるいずれの事項を目的とするものにも該当しない。
　
３．むすび 
　以上のとおりであるから、補正後の請求項２についての補正を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。　 
　
　
第３．拒絶理由通知、意見書、拒絶査定及び審判請求書の概要 
１．原審における平成１８年６月１５日付けの拒絶理由通知(以下、「拒絶理由通知」という。）の概要　 
　
「１．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第１号に規定する要件を満たしていない。
２．この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
（略）
　　　　　　　　　　　　　　　　　記
　
請求項１−５
理由１：
　本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。
　しかしながら、本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている（【０００６】）。
　更に、明細書には、以下の記載がなされている。
　「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」（【００２１】参照）
　「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接している場合には、その接触面を介してソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間にリーク電流が流れる場合がある。第１の実施の形態の半導体装置では、ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接していないので、ソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間でリーク電流は流れにくい。」（【００２２】参照）
　そうすると、本願発明の詳細な説明には、ゲート電極としてメタル電極を採用し、且つ、ソースドレイン電極としてメタル電極を採用した発明しか記載されておらず、他の材料、例えば、多結晶シリコンをゲート電極及びソースドレイン電極として採用した発明は、意図していないものと認められる。
（例えば、ソース・ドレイン電極として多結晶シリコンを用いた際には、本願発明の課題すら発生しない。）
　したがって、本願の請求項１乃至５に係る発明は、発明の詳細な説明に記載されたものとは認められない。」（以下、「拒絶の理由１」という。）
　
「請求項４
理由１，２，３：
（略）
・請求項４には、「前記ダミーゲートに換えて」という文言が記載されているが、当該工程以前に、すでに、ダミーゲートが除去されているため、日本語として不明確である。
（なお、「ダミーゲートに換えて」とは、一般的には、「ダミーゲート」を除去してその箇所に他のものを形成するという意味ではないのか？）
（略）
　よって、この出願の発明の詳細な説明は、請求項４に係る発明について、経済産業省令で定めるところにより記載されたものでない。」（以下、「拒絶の理由２」という。）
　
　
２．原審における平成１８年８月２８日付け意見書(以下、「意見書」という。）の概要　　 
　 
　「拒絶の理由１」及び「拒絶の理由２」についての「意見書」における、請求人の主張は以下のとおりである。 
　
「（Ａ）請求項１−５　理由１：
本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている（【０００６】）。更に、明細書には、以下の記載がなされている。「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」（【００２１】参照）「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接している場合には、その接触面を介してソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間にリーク電流が流れる場合がある。第１の実施の形態の半導体装置では、ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接していないので、ソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間でリーク電流は流れにくい。」（【００２２】参照）
又、本願発明は、ダマシンゲートである点に特徴を有し、特にシリサイド電極に限定されるものではない。
したがって「本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項１の記載を以下の通り補正する。
「【請求項１】　
　第１上面を有する素子領域と、前記第１上面より低い第２上面を有し前記素子領域を囲む分離領域を有する半導体基板と、
　前記第２上面上に設けられ前記素子領域に接し前記第１上面より高い第３上面を有する第１絶縁体と、前記第２上面上に設けられ前記素子領域と前記第１絶縁体に接し前記第３上面より高い第４上面を有する第２絶縁体を有する素子分離絶縁体と、
　前記第１上面上に設けられ前記第２絶縁体の側面に接する第１側壁と、前記第１上面上に設けられ両端部が前記第１側壁の両端部にそれぞれ接続する第２側壁を有するソース側壁絶縁体と、
　前記第１上面上に設けられ前記第２絶縁体の側面に接する第３側壁と、前記第１上面上に前記第２側壁に平行に設けられ両端部が前記第３側壁の両端部にそれぞれ接続する第４側壁を有するドレイン側壁絶縁体と、
　前記第１上面上と前記第３上面上に設けられ、前記第２絶縁体、前記第２側壁と前記第４側壁の側面に接するゲート絶縁膜と、
　前記ゲート絶縁膜上に設けられ、側面が前記ゲート絶縁膜に接するメタルで構成されたゲート導電体と、
　前記第１上面上方に設けられ、前記第１上面と電気的に接続し、側面が前記第１側壁と第２側壁に接するメタルで構成されたソース導電体と、
　前記第１上面上方に設けられ、前記第１上面と電気的に接続し、側面が前記第３側壁と第４側壁に接するメタルで構成されたドレイン導電体
　とを備え、前記ゲート導電体は、前記ソース導電体および前記ドレイン導電体よりも先に形成することを特徴とする半導体装置。」」（以下、「意見書での主張１」という。）
　
「（Ｃ）請求項４　理由１，２，３：
（略）
「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。（その後、）ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。
（略）
「この出願の発明の詳細な説明は、請求項４に係る発明について、経済産業省令で定めるところにより記載されたものでない。」との審査官殿の御指摘については、不明瞭な記載を明確化するように、請求項４の記載を以下の通り、補正する。
「【請求項４】　半導体基板上に島状の素子領域を形成する工程と、
　前記素子領域の外周部に素子分離領域を形成する工程と、
　前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、
　前記素子分離領域に前記ダミーゲートより低い第１領域を形成する工程と、
　前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、
　前記ソースドレイン領域の周辺部に側壁を形成する工程と、
　前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、
　ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、
　前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、
　前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、
　前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、
　前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程
　とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」」（以下、「意見書での主張２」という。）
　
３．原審における平成１８年９月１４日付け拒絶査定（以下、「拒絶査定」という。）の概要　 
　 
　拒絶査定において、審査官は、「この出願については、平成１８年６月１５日付け拒絶理由通知書に記載した理由１，２及び４によって、拒絶をすべきものである。」と判断しており、その備考における、出願人の「意見書での主張１」及び「意見書での主張２」に対する審査官の判断は、以下のとおりである。
　
（ア）「意見書での主張１」に対する判断
「・請求項４及び５について
・理由１
　出願人は意見書において、「「本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項１の記載を・・・補正する。」と主張している。
　しかしながら、請求項４及び５については、ゲート導電体、ソースドレイン電極の材料がメタルであることについては規定していないため、依然として、特許法第３６条第６項第１号の要件を満たしていない。
　よって、出願人の意見書における主張は採用することができない。
　したがって、本願の請求項４及び５に係る発明は、特許法第３６条第６項第１号に規定する要件を満たしていない。」（以下、「拒絶査定の備考１」という。）
　
（イ）「意見書での主張２」に対する判断
「・請求項４について
・理由２
　出願人は意見書において、「「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。（その後、）ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。」と主張しているが、上記記載は、依然として不明である。
（上記工程のときには、すでに、ダミーゲートが除去されているため、日本語として不明である。）
　よって、出願人の意見書における主張は採用することができない。
　したがって、本願の請求項４に係る発明は、特許法第３６条第６項第２項に規定する要件を満たしていない。」（以下、「拒絶査定の備考２」という。）
　
４．平成１８年１１月２０日付けの手続補正で補正した審判請求書（以下「審判請求書」という。）の請求理由の概要　 
　 
　審判請求書の請求理由における【本願が特許されるべき理由】の、「拒絶査定の備考１」及び「拒絶査定の備考２」に対する請求人の主張は以下のとおりである。　 
　
（ア）「拒絶査定の備考１」に対する主張
「本件出願人は上記審査官殿のご指摘を受けて、明細書の特許請求の範囲の記載を補正した。即ち、審査官殿のご指摘を受け、同日付け手続補正書に示す通り、請求項１乃至３の記載を削除し、かつ請求項４において、ソースドレイン電極及びゲート電極がいずれもメタルからなる旨補正した。
　本願発明において、「メタル」という文言は「シリサイド」を含まない。この点は、本願明細書の段落[００２０]において、「ソース導電体２１と前記ドレイン導電体２２がメタルである。また、ソース導電体２１とドレイン導電体２２は、シリサイドであってもよい。」と記載されており、「メタル」という文言は「シリサイド」を含まない意味で区別して使用されている通りである。
　同様に、段落[００２２]において、「また、ソースドレイン電極もメタルにすることでソースドレイン電極の抵抗を低減できる」と記載されているが、このようにソースドレイン電極をメタルで形成する場合、シリサイドは含まれないことは明らかである。
　以下に詳述する。
（Ａ）「請求項４及び５について、出願人は意見書において、「「本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項１の記載を・・・補正する。」と主張している。しかしながら、請求項４及び５については、ゲート導電体、ソースドレイン電極の材料がメタルであることについては規定していないため、依然として、特許法第３６条第６項第１号の要件を満たしていない。よって、出願人の意見書における主張は採用することができない。したがって、本願の請求項４及び５に係る発明は、特許法第３６条第６項第１号に規定する要件を満たしていない。」との審査官殿の御指摘に対しては、本願出願人は、同日付手続補正書に示す通り、請求項の記載を補正した。即ち、請求項１乃至請求項３の記載を削除し、本願発明を半導体装置の製造方法に係る発明に限定し、かつ、ゲート電極、ソースドレイン電極がいずれもメタルで形成される点を明確化した。」（以下、「審判請求書での主張１」という。）
　
（イ）「拒絶査定の備考２」に対する主張
「（Ｃ）請求項４について、出願人は意見書において、「「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。（その後、）ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。」と主張しているが、上記記載は、依然として不明である。
（上記工程のときには、すでに、ダミーゲートが除去されているため、日本語として不明である。）よって、出願人の意見書における主張は採用することができない。したがって、本願の請求項４に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。」との審査官殿の御指摘に対しては、本願出願人は、同日付手続補正書に示す通り、請求項４の半導体装置の製造方法（手続補正書の補正された請求項１）の記載を以下の通り補正し、審査官殿の御指摘の事項を明確化した。
即ち、以下の下線部分に対応する記載によって明確化した。
「［請求項１］　
　半導体基板上に島状の素子領域を形成する工程と、
　前記素子領域の外周部に素子分離領域を形成する工程と、
　前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、
　前記素子分離領域に前記ダミーゲートより低い第１領域を形成する工程と、
　前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、
　前記ソースドレイン領域の周辺部に側壁を形成する工程と、
　前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、
　ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　
前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去し、ゲート溝を形成する工程と、
　
前記ゲート溝にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にメタルからなるゲート電極を形成する工程と、
　前記ソースドレイン不純物拡散層上にメタルからなるソースドレイン電極を形成する工程
　とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」
　上記下線部分の補正の根拠は、原明細書の段落番号[００３１]の記載、「図１８に示すように、
シリコン酸化膜１８、５２、５３をマスクに、バッファ酸化膜２をストッパーとして、ダミーゲートの多結晶シリコン３をエッチングする。
素子領域に設けられたダミーゲートが除去され、ゲート電極が埋め込まれるゲート溝が形成される。
ゲート絶縁膜１９を堆積させる。ゲート電極材料となるメタルを堆積させる。
このことで、図２１と図２２に示すように、ゲート溝にゲート絶縁膜１９とゲート電極２０が埋め込まれ、
　
　
第４．本願の明細書について 
　平成１８年１１月２０日付けの手続補正は上記第２．のとおり却下されたので、本願の請求項１乃至請求項５に係る発明は、平成１８年８月２８日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至請求項５に記載された事項により特定されるものであり、その請求項４に係る発明（以下、「本願第４発明」という。）は、請求項４に記載された事項により特定される以下のとおりのものである。　  
　 
「【請求項４】　
　半導体基板１上に島状の素子領域を形成する工程と、
　前記素子領域の外周部に素子分離領域を形成する工程と、
　前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、
　前記素子分離領域に前記ダミーゲートより低い第１領域を形成する工程と、
　前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、
　前記ソースドレイン領域の周辺部に側壁を形成する工程と、
　前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、
　ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、
　前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、
　前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、
　前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、
　前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程
　とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」
　
　
第５．当審の判断 
１．「拒絶の理由１」について　 　 
　上記第４．に記載される、請求項４について以下に検討する。 
　
（１）原審における拒絶理由通知において、請求項４について、以下の理由により、特許法第３６条第６項第１号に規定する要件を満たしていないと指摘している。 
　「本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。
　しかしながら、本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている（【０００６】）。
　更に、明細書には、以下の記載がなされている。
　「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」（【００２１】参照）
　「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接している場合には、その接触面を介してソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間にリーク電流が流れる場合がある。第１の実施の形態の半導体装置では、ソースドレイン不純物拡散層１３、１６が第２絶縁体５１に接していないので、ソースドレイン不純物拡散層１３、１６とソースドレイン不純物拡散層１３、１６の下の半導体基板１の間でリーク電流は流れにくい。」（【００２２】参照）
　そうすると、本願発明の詳細な説明には、ゲート電極としてメタル電極を採用し、且つ、ソースドレイン電極としてメタル電極を採用した発明しか記載されておらず、他の材料、例えば、多結晶シリコンをゲート電極及びソースドレイン電極として採用した発明は、意図していないものと認められる。
（例えば、ソース・ドレイン電極として多結晶シリコンを用いた際には、本願発明の課題すら発生しない。）
　したがって、本願の請求項１乃至５に係る発明は、発明の詳細な説明に記載されたものとは認められない。」 
（２）拒絶理由通知における、上記（１）の指摘に対して、請求人は意見書において、「意見書での主張１」として、以下のとおり反論している。 
　「・・・したがって「本願の請求項１乃至５に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項１の記載を以下の通り補正する。
（略）」 
（３）しかしながら、請求項４においては、依然としてゲート電極、ソースドレイン電極の材料が、メタルであることが限定されておらず、本願明細書の「・・・　本発明は、・・・その目的とするところは、メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置を提供することにある。」（【０００６】）、「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」（【００２１】）及び「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。・・・」（【００２２】）という記載からみて、メタルからなるゲート電極及びソースドレイン電極を備えた半導体装置の製造方法しか記載されていない本願明細書には、請求項４に記載されたような、メタル以外の材料をも含むゲート電極及びソースドレイン電極を備えた半導体装置の製造方法までは記載されていないものと認められる。
　よって、本願第４発明は、本願明細書の発明の詳細な説明に記載されたものではなく、本願は、特許法第３６条第６項第１号に規定する要件を満たしていない。 
　　 
２．「拒絶の理由２」について 
　上記第４．に記載される、請求項４について以下に検討する。 
　 
（１）原審における拒絶理由通知において、請求項４について、以下の理由により、特許法第３６条第６項第２号に規定する要件を満たしていないと指摘している。 
　 
「（略）
・請求項４には、「前記ダミーゲートに換えて」という文言が記載されているが、当該工程以前に、すでに、ダミーゲートが除去されているため、日本語として不明確である。
（なお、「ダミーゲートに換えて」とは、一般的には、「ダミーゲート」を除去してその箇所に他のものを形成するという意味ではないのか？）
（略）」
　
（２）拒絶理由通知における、上記（１）の指摘に対して、請求人は意見書において、「意見書での主張２」として、以下のとおり反論している。 
　「（略）
「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。（その後、）ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。
（略）」
（３）しかしながら、請求項４には、
「（略）
　前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、
　前記シリコン酸化膜をマスクに、前記素子領域に設けられた
ダミーゲートを除去する
　前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、
　
前記ダミーゲートを除去して
（略）」
のように、「ダミーゲートを除去」する工程が２回記載されている。
（４）ここで、本願明細書の発明の詳細な説明には、
「ダミーゲートは上層４がシリコン窒化層であり上層４の下の層３が多結晶シリコン層３である２層構造を有する。」（【００２６】）、
「図１５に示すように、多結晶シリコン膜１７の上面を熱酸化し、シリコン酸化膜１８を形成する。」（【００２９】、以下、「工程１」という。）、
「図１６と図１７に示すように、シリコン酸化膜１８・・・をマスクに、露出しているシリコン窒化膜４をエッチングする。」（【００３０】、以下、「工程２」という。）、
「図１８に示すように、シリコン酸化膜１８・・・をマスクに、バッファ酸化膜２をストッパーとして、ダミーゲートの多結晶シリコン３をエッチングする。」（【００３１】、以下、「工程３」という。）、
「図１９と図２０に示すように、多結晶シリコン膜１７と半導体基板１をエッチングストッパーに、異方性エッチングにより、素子分離領域に設けられたダミーゲートパターンのシリコン酸化膜５２、５３を掘って後退させ、シリコン酸化膜１８とバッファ酸化膜２を除去する。（【００３２】、以下、「工程４」という。）
「このことにより、素子領域に設けられたダミーゲートが除去され、ゲート電極が埋め込まれるゲート溝が形成される。」（【００３２】、以下、「工程５」という。）
「ゲート絶縁膜１９を堆積させる。ゲート電極材料となるメタルを堆積させる。」（【００３３】、以下、「工程６」という。）
と記載されており、当該記載からすれば、請求項４における「前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程」は、発明の詳細な説明における「工程１」に、
請求項４における「前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程」は、「工程２」及び「工程３」に、
請求項４における「前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程」は、「工程４」にそれぞれ相当するものと認められる。
（５）しかしながら、【００３２】段落の「このことにより」とは、【００３０】段落乃至【００３２】段落の「工程２」乃至「工程４」を意味しており、「工程５」は、「工程２」乃至「工程４」により、「ゲート溝」を形成する工程である。
　そして、請求項４の「前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程」が、「工程５」及び「工程６」に対応しているから」、請求項４は、「工程２」乃至「工程４」を２回ずつ含むものと解せられる。
（６）ところで、上記（５）で検討したとおり、請求項４が、「工程２」乃至「工程４」を２回ずつ含むものと解せられるから、拒絶理由の２で指摘したとおり、請求項４における２回目の「ダミーゲートを除去」する工程、すなわち「前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程」を行う時点では、既にダミーゲートは除去されており、当該工程において除去する対象となるダミーゲートは存在せず、請求項４に係る発明は、依然として明確でない。
　よって、本願は、特許法第３６条第６項第２号に規定する要件を満たしていない。 
　
　
第６．むすび 
　以上のとおりであるから、本願は、明細書の記載が特許法第３６条第６項第１号及び第２号に規定する要件を満たしていないから拒絶されるべきものである。 
　よって、結論のとおり審決する。