(57)【特許請求の範囲】
【請求項１】
ディジタルフェーズロックドループであって、
コントローラ（２）及び位相検出器（１）を有しており、
前記コントローラ（２）の出力側は可制御発振器（３）に結合されており、
前記位相検出器（１）の２つの入力側は基準信号（ＲＥＦ）と、前記発振器によって発生される発振器信号（ＯＳＣ）を受信するために設けられており、
前記位相検出器（１）には第１回路分岐（３６）及び第２回路分岐（７）が設けられており、
前記第１回路分岐（３６）は、前記位相検出器の基準信号と発振器信号の基準点間の時間差から第１の値を導出し、
前記第２回路分岐（７）はカウンタ装置を有しており、該カウンタ装置は基準時点（ｔ＝０）を基にして検出された、前記基準信号に対する基準点の数と前記発振器信号に対する基準点の数との差を検出して、第２の値を生成するように構成されており、
結合値を形成するために、前記第１の値と第２の値を結合するための結合手段が設けられており、
当該結合値は前記コントローラの入力側に供給され、
当該コントローラの出力側は前記発振器をコントロールする、ことを特徴とするディジタルフェーズロックドループ。
【請求項２】
前記第１回路分岐（３６）は、
パルス状である前記基準信号及び発振器信号（ＲＥＦ, ＯＳＣ）を受信し、
基準点として用いられる、前記基準信号及び発振器信号の２つの順次連続する所定のパルス側縁間の時間間隔から導出されるパルス幅を有するパルス状信号（Ｑ）を形成し、
当該パルス状信号（Ｑ）にローパスフィルタリングを施し、
ＬＳＢを示す第１の数（Ｎｆ）を以てローパスフィルタリングされた信号（ＱＭ）のサンプリング値をコード化し、
前記第２回路分岐（７）は、ＭＳＢを示す第２の数（Ｎｇ）を以て前記第２の値をコード化する、請求項１記載のディジタルフェーズロックドループ。
【請求項３】
前記第２回路分岐における前記カウンタ手段はアップ・ダウンカウンタ（２２）を有しており、
当該アップ・ダウンカウンタの入力側には前記基準信号及び発振器信号（ＲＥＦ，ＯＳＣ）が加わる、請求項１又は２記載のディジタルフェーズロックドループ。
【請求項４】
前記位相検出器の第２回路分岐の入力側は第１回路分岐の信号を受け取るように構成されており、
ＨＰＦ（２３）を有する微分器が、第１回路分岐の前記信号を受け取るように第２回路分岐に配置されており、
限界値検出器（２４）がＨＰＦを有する前記微分器の出力側に結合されており、
アップ・ダウンカウンタ（２５）が前記限界値検出器（２４）の出力側に結合されている、請求項１又は２記載のディジタルフェーズロックドループ。
【請求項５】
前記位相検出器の第２回路分岐は第１回路分岐の出力側に結合されており、
第２回路分岐は、連続する２つの位相差サンプリング値間の差を形成する手段（２６，２７）を有しており、
当該差は限界値検出器（２９）に供給され、
アキュムレータ手段（３０）が前記限界値検出器（２９）の出力値を積分するため設けられている、請求項１又は２記載のディジタルフェーズロックドループ。
【請求項６】
前記位相検出器の第２回路分岐は、非直線性特性（３５）に従って位相差サンプリング値を処理する手段を有している、請求項１から５までのうちいずれか１項記載の装置。
【請求項７】
前記第２回路分岐にて生成されたＭＳＢを示す数は、重み付け係数（３１）によって乗算される、請求項１または２記載のディジタルフェーズロックドループ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はディジタルフェーズロックドループに関する。
【０００２】
【従来の技術】
通信技術においては発振器の周波数及び位相を基準信号と同期化する問題が屡屡起きる。この問題を解決するため所謂“フェーズロックドループ”が使用される。アナログ信号で動作するアナログフェーズロックドループと、ディジタルフェーズロックドループ（これは時間離散的及び／又は値離散的な信号によって制御回路内で動作する）とが区別される。
【０００３】
米国特許第４１０７６２３号明細書からは或発振器の周波数及び位相を基準発振器の周波数及び位相と同期化するためのフェーズロックドループが公知である。当該装置構成は発振器信号の周波数を微調整するためのアナログ制御ループと、粗調整するためのディジタル制御ループとを有する。ディジタルフェーズロックドループの使用により、２つの同期化すべき発振器間の大きな位相差も処理可能である。
【０００４】
【発明の効果】
本発明の課題は、高い分解能と大きなダイナミックレンジを備えたディジタルフェーズロックドループを提供することにある。
【０００５】
【発明の構成】
次のようなディジタルフェーズロックドループによって上述の課題は解決される。すなわち、コントローラ及び位相検出器を有しており、前記コントローラの出力側は可制御発振器に結合されており、前記位相検出器の２つの入力側は基準信号と、前記発振器によって発生される発振器信号とを受信するために設けられており、前記位相検出器には第１回路分岐及び第２回路分岐が設けられており、前記第１回路分岐（は、前記位相検出器の基準信号と発振器信号の基準点間の時間差から第１の値を導出し、前記第２回路分岐はカウンタ装置を有しており、該カウンタ装置は基準時点を基にして検出された前記基準信号に対する基準点の数と、前記発振器信号に対する基準点の数との差を検出して、第２の値を生成するように構成されており、結合値を形成するために、前記第１の値と第２の値を結合する結合手段が設けられており、当該結合値は前記コントローラの入力側に供給され、当該コントローラの出力側は前記発振器をコントロールする、ことを特徴とするディジタルフェーズロックドループである。
【０００６】
ディジタル通信システムでは、受信信号のクロックを送信信号のクロックと同期化することが必要である。通常、送信信号のクロックはデータ信号から導出される。受信系における発振器の出力信号を表わす、導出されたこのクロックは、基準信号と見做さるべき送信信号のクロックと、周波数及び位相に関して一致しなければならない。パルス状発振器信号をパルス状基準信号と同期化するためにディジタルフェーズロックドループが使用される。ディジタルフェーズロックドループは、信号プロセッサを用いて容易に実現可能なディジタルコントローラを有する。当該適用例向けの適当なコントローラは例えばＰＩコントローラである。このコントローラは比例素子と積分素子を有する。更に、可制御発振器が設けられている。この発振器の周波数は、当該コントローラのディジタル出力信号で調整される。発振器の出力側には位相検出器の第１入力側が結合されており、位相検出器の第２入力側はパルス状基準信号の受信のために設けられている。位相検出器の出力信号によって基準信号と発振器信号の位相差が定められる。位相検出器の出力側は、ディジタルコントローラの入力側に接続されている。
【０００７】
ディジタルフェーズロックドループの定常状態において、発振器信号の位相ないし周波数の可及的滑らかな特性経過（変化）を生じさせるために、フェーズロックドループないしディジタルコントローラを次ぎのように配置設計すると有利である。即ち、ディジタルフェーズロックドループの帯域幅がわずかになるように配置設計すると有利である。しかし、当該フェーズロックドループのわずかな帯域幅に基づき、基準信号と発振器信号の位相差の急激な変化の際、（該変化は殊にフェーズロックドループの初期に現れる）位相差の大きな偏差が現われる。この理由により位相検出器は大きなダイナミックレンジを有していなければならない。
【０００８】
位相検出器の第１分岐にてパルス状の基準信号と発振器信号からパルス状信号が形成される。このパルス状信号の幅は、発振器信号及び基準信号の２つの順次連続する側縁の間隔に相応する。所定のパルス側縁は、立ち上がりパルスエッジ又は立ち下がりパルスエッジであり得る。基準信号と発振器信号の位相差に対する尺度は、それら２つの信号から得られたパルス状信号のデューティサイクルである。瞬間デューティサイクルの形成のためにはパルス幅と隣接するパルス休止期間との和によって、当該パルス幅が除算される。位相差をラディアン（ｒａｄ）で表わすと、０のデューティサイクルには位相差０が相応し、１のデューティサイクルには位相差２πが相応する（基準信号及び発振器信号の所定の側縁が双方の場合において立ち上がり側縁である場合）。当該デューティサイクルを用いては０と２πの間の領域における位相差しか表わされない。位相差が例えば値２πを越えると、デューティサイクルは値１から値０に急激に変化する。一般的には位相差が２πの正又は負の整数倍を越えると、デューティサイクルは値１から値０に急激に変化する。基準信号及び発振器信号の所定の側縁が一方の信号において立ち上がり側縁であり、他方の信号において立ち下がり側縁である場合には、０のデューティサイクルには位相差πが相応し、０．５のデューティサイクルには位相差０または２πが相応する。このことはフェーズロックドループの動作点のシフトのために利用され得る。基準信号及び発振器信号から形成されたパルス状信号はローパスフィルタ（ＬＰＦ）に供給される。ＬＰＦの遮断周波数は次ぎのような低さに選定されている。即ち、基準信号及び発振器信号のクロック周波数を強く減衰させるような周波数部分が生じるような低さに選定されている。基準信号と発振器信号の位相差変化をカバーする周波数領域は次ぎのような周波数を含む。即ち基準信号及び発振器信号の周波数より、数オーダ分低い周波数を含む。しかし、ＬＰＦの遮断周波数は、ＬＰＦ入力信号のデューティサイクルの急激な変化が、ＬＰＦの出力側での急激な側縁によって表されるような大きさである。当該変化は位相差が２πの正又は負の整数倍を上回るか、又は下回ると生起する（以下２π領域超過と称する）。それにひきつづいてＬＰＦ信号はサンプリングされ、量子化され、ＬＳＢの第１の数でコード化される。
【０００９】
更に、位相検出器には第２の回路分岐が配置されている。第２回路分岐の入力側は、第１回路分岐の入力側又は出力側に結合されるか、又は択一的に第１分岐内の１つのポイントに結合されている。パルス状信号（これは第１回路分岐のＬＰＦに供給される）のパルス幅ないしパルス休止期間は、基準信号及び発振器信号の２つの所定の側縁により定まる。例えば基準信号の所定の側縁によりパルスが導入され、発振器信号の後続の所定の側縁により当該パルスが終了される。基準信号の２つの所定の側縁間に発振器信号の１つの所定の側縁が生起すると、位相差は２π領域を超過しない。しかし基準信号の２つの順次連続する所定の側縁間で、発振器信号の側縁が生じない、または１より多く発振器信号の側縁が生じる場合、位相差は２π領域を超過する。それらの場合において第２回路分岐中に設けられたカウント装置のカウンタ状態が１だけ高められる、又は低められる。カウント装置はＭＳＢの第２の数を以てカウンタ状態をコード化する。
【００１０】
位相検出器の第１回路分岐では基準信号と発振器信号の位相差が、細かくステップ（段階）付けられた段階状特性曲線で量子化される。当該特性曲線は位相差の各２πの間隔をおいて跳躍的（急激）変化個所を有し、これにより鋸歯状の経過（パターン）が特性曲線に付与される。第２回路分岐では位相差は粗く段階付けられた段階状の特性曲線で量子化される。
【００１１】
段階状ステップの始点はそれぞれ第１特性曲線の跳躍（ジャンプ）個所に位置する。位相検出器の特性曲線は位相検出器の第１回路分岐の特性曲線と、第２回路分岐の特性曲線の重畳により得られる。第１回路分岐での細かい量子化により位相検出器の高い分解能が得られ、第２回路分岐中で行なわれる位相差の粗い量子化により位相検出器の大きなダイナミックレンジが得られる。位相検出器の第１回路分岐の量子化特性曲線と、第２回路分岐の量子化特性曲線の重畳は、ビット語を形成するための、第１回路分岐よって形成されるＬＳＢと、第２回路分岐よって形成されるＭＳＢとの統合に相応する。位相検出器の高い分解能により非直線性効果、例えばリミット周波数サイクルが生じる。位相検出器の大きなダイナミックレンジによりディジタルフェーズロックドループの大きな引込及びホールド領域が生じる。
【００１２】
本発明の発展形態は下記の特徴点を有する、即ち、前記第１回路分岐は、パルス状である前記基準信号及び発振器信号を受信し、基準点として用いられる、前記基準信号及び発振器信号の２つの順次連続する所定のパルス側縁間の時間間隔から導出されるパルス幅を有するパルス状信号を形成し、当該パルス状信号にローパスフィルタリングを施し、ＬＳＢを示す第１の数を以てローパスフィルタリングされた信号のサンプリング値をコード化し、前記第２回路分岐は、ＭＳＢを示す第２の数を以て前記第２の値をコード化する、という特徴である。
【００１３】
第１回路分岐にて基準信号及び発振器信号から該基準信号と発振器信号の位相差を表わすパルス状信号を導出生成するためには、変換装置が必要である。そのような変換装置は有利にはトリガ素子として構成実施される。このトリガ素子の出力状態は次ぎのような際に変えられる。即ち入力側に基準信号又は発振器信号の立ち上がり側縁または立ち下がり側縁が加わる際に変えられる。このようにして変換装置の簡単かつコスト上有利な実現が可能になる。
【００１４】
本発明の発展形態によれば上記第２回路装置における当該カウンタ手段はアップ・ダウンカウンタとして構成されており、該カウンタの入力側には当該基準信号及び発振器信号が加わる。
【００１５】
第２回路分岐の機能は、何回、及びどの方向で、位相差が２πの正又は負の整数倍を上回ったか、又は下回ったかをカウント検出することである。そのようなカウント装置は例えばアップ・ダウンカウンタにより実現され得る。基準信号及び発振器信号が当該カウンタの２つの入力側に供給される。当該カウンタ状態例えば次ぎのような際に高められる。即ち基準信号の所定の側縁がカウンタ入力側に加わる際に高められる。カウンタの他方の入力側に発振器信号の所定の側縁が加わると当該カウンタ状態は値１だけ低められる。基準信号及び発振器信号の所定の側縁は、上述のように基準信号及び発振器信号の立ち上がり又は立ち下がり側縁であり得る。従って、カウンタ状態は連続的に変動する。２つの順次連続するカウンタ状態のうちの比較的に小さいものが、カウントされるべき位相差関与分を２πの倍数で表示する。
【００１６】
本発明を拡大する別の手法によれば、位相検出器の第２回路分岐の入力側は第１回路分岐のローパスフィルタリングされたパルス状信号を受け取るように構成されており、微分器ないし識別器、即ちハイパスフィルター（ＨＰＦ）が第２回路分岐の入力側に配置されており、更に限界値検出器が上記微分器、即ちＨＰＦの出力側に結合されており、更にアップ・ダウンカウンタが限界値検出器の出力側に結合されている。
【００１７】
発振器信号及び基準信号の周波数が高い場合は、カウンタへ当該信号を直接供給しないようにするのが有利である。この回路装置では、位相検出器の第１回路分岐のＬＰＦの出力側に現れ、０と２πとの間で位相差を表わす信号が、微分器ないしＨＰＦに供給される。ＨＰＦは第１回路分岐のＬＰＦの遮断周波数より小さい遮断周波数を有していなければならない。位相差をあらわし、第１回路分岐のＬＰＦの出力側に生じる信号の急峻な側縁は、微分器ないしＨＰＦによってフィルタリング除去される。急峻な側縁は、２π領域超過の生じる個所で見出される。微分器ないしＨＰＦの入力側に生じる入力信号の急峻な側縁は、出力側でスパイク状パルスに変換される。入力信号の残りの信号成分は著しく減衰される。そのように生ぜしめられた信号は限界値検出器に供給される。正のスパイクパルスが生じる時、即ち正の限界値を上回る時は常に、限界値検出器は第１のカウントパルスをアップ・ダウンカウンタに供給する。限界値検出器の入力側にて負のスパイクパルスが加わると、即ち限界値検出器の負の限界値を下回ると、第２のカウントパルスがアップ・ダウンカウンタに供給される。第１のカウントパルスがアップ・ダウンカウンタに生じている場合にはカウント状態は値１だけ減少され、第２のカウントパルスが生じている場合にはカウント状態は値１だけ高められる。有利にはそのような位相検出器付きフェーズロックドループは、基準信号及び発振器信号が著しく高周波の時に適用される。位相差の２π領域通過の際にのみカウンタ装置のカウンタの入力側にカウントパルスが加わる。カウンタの入力側に加わるカウントパルスの周波数は、基準信号及び発振器信号のクロック周波数より数オーダだけ下回る。カウンタのカウント状態はＭＳＢを示す第２の数でコード化される。
【００１８】
本発明の発展形態によれば上記位相検出器の第２回路分岐は第１回路分岐の出力側に結合されており、更に、第２回路分岐は、ディジタルフェーズロックドループのディジタル部分に配置されており、上記第２回路分岐はビットの第１の数を以てコード化された２つの順次連続する位相差サンプリング値の差を生成するための手段を有し、上記差は限界値検出器に導かれ、更にアキュムレータ手段が限界値検出器の出力値を積分するため設けられている。
【００１９】
ディジタルフェーズロックドループのディジタル部分（ここにおいてはディジタルコントローラも実現される）では、計算容量がしばしば非使用の空き状態になっている。この場合において、位相検出器の第２回路分岐をフェーズロックドループのディジタル部分に配置すると有利である。この場合、第２回路分岐には第１回路分岐の出力側にあらわれるＬＳＢが供給される。このようにしてフェーズロックドループのディジタル部分の計算容量の一層良好な利用が可能になる。第２回路分岐は計算プログラムを用いて実現される。第２回路分岐の実現のための付加的構成部分は必要でない。
【００２０】
位相差がサンプリングされるサンプリング周波数ないしレート（該サンプリング周波数ないしレートはフェーズロックドループのディジタル部分におけるクロック周波数に相応する）が、基準信号と発振器信号の位相差の周波数部分に比べて大である場合、第１回路分岐における位相差のサンプリング値は極めて相互に密に近付き合っているので、位相差（これは位相差の２つの相並ぶサンプリング値に相応する）は２πに比べて小さい。第１回路分岐における位相差の２つの順次連続するサンプリング値の差は限界値検出器に供給され、該検出器は適当な限界値を上回る、又は下回るとき、正又は負のカウント値を出力する。他の場合においては限界値検出器の出力側に０が現れる。従って、位相差の２π領域超過が生じている場合のように、第１回路分岐における信号の急峻な変化が検出される。限界値検出器の各出力値はアキュムレータを用いて加算される。当該アキュムレータはカウンタの機能を引き受ける。アキュムレータの出力値はＭＳＢの第２の数を以てコード化される。
【００２１】
本発明の発展形態として、フェーズロックドループのディジタル部分において、非直線性特性曲線による位相差の処理が行なわれる。
【００２２】
基準信号及び発振器信号の可及的精確な同期化を行なわせ得るために、フェーズロックドループを狭帯域フェーズロックドループとして設計すると有利である。既述のように狭帯域フェーズロックドループの場合、殊に同期化の初期において基準信号と発振器信号間の位相差の大きな値が生じる。フェーズロックドループの定常状態、即ち動作点は緩慢にしか達せられない。フェーズロックドループの各利得係数の積を成すループ利得は、フェーズロックドループの帯域幅と結び付いている。ループ利得が上昇すると、フェーズロックドループの帯域幅が上昇する。フェーズロックドループの初期の場合、即ち基準信号と発振器信号の位相差が大きい場合、位相差に応じてループ利得は適応して上昇し、フェーズロックドループの初期期間は著しく短縮される。このフェーズロックドループの定常的状態、すなわち動作点は有利には、ループ利得が適応化されていないフェーズロックドループにおけるより迅速に達せられる。フェーズロックドループのループ利得のそのような適応化は、位相検出器とディジタルコントローラとの間の設けられた付加的な回路ブロックにて実現され得る。さらなる利点となるのは、コントロールループにおけるディジタル信号のダイナミックレンジがより小さいことである。従ってディジタルコントローラの語長は短縮される。上記回路ブロックを、ディジタルコントローラの出力側に設けることもできる。上記回路ブロックは、非直線性の特性カーブ（それの勾配は位相差の増大と共に増加する）に従って入力信号を処理する。この特性曲線の勾配は利得係数に相応する。当該非直線性特性曲線はコンピュータプログラムを用いて実現される。有利にはフェーズロックドループのディジタル部分におけるなお非使用状態（未利用）のコンピュータ容量が活用されるので、付加的回路装置は必要とされない。
【００２３】
本発明のさらなる発展形態によれば上記第２回路分岐にて生成されたＭＳＢは重み付け係数によって乗算される。
【００２４】
このようにして、当該ディジタル部分において実現される上述の非直線性特性カーブの有利な作用が得られ、このようにして、位相検出器の第２回路分岐の当該特性カーブのステップ高さが増大される。それにより、位相検出器の総合特性カーブ（これは第１回路分器および第２回路分岐の各特性カーブの重畳により得られる）の平均勾配が増大する。２πと等しいか２πより大である位相差は、利得係数が使用されているあいだに、フェーズロックドループによって後続処理される。当該重み付け係数はビットシフトにより容易に実現可能である。そのような操作のためにはごくわずかな計算容量しか必要とされない。
【００２５】
次に図を用いて本発明の実施例を説明する。
【００２６】
【実施例】
図１に示すディジタルフェーズロックドループは位相検出器１を有しており、該位相検出器の２つの入力側には基準信号ＲＥＦと、発振器信号ＯＳＣが供給される。位相検出器１は基準信号と発振器信号の差をＬＳＢを示す第１の数ＮｆとＭＳＢを示す第２の数Ｎｇによってコード化する。位相検出器１の出力側はオプションである回路ブロック３５の入力側に接続されている。該回路ブロックは非直線性の特性曲線に従って入力信号を処理する。利得係数に相応する当該特性曲線の勾配は小さな入力値の場合値１を有し、入力値の増大と共に増大する。このようにして、位相差が大きな場合、フェーズロックドループのループ利得が増大する。ここにおいてループ利得はフェーズロックドループのすべての利得係数の積から成る。フェーズロックドループの帯域幅は、ループ利得が増大すると広くなり、立ち上がり過程が加速され、動作点に比較的に早く到達する。フェーズロックドループのディジタル部分におけるダイナミックレンジひいては所要の語長が減少される。上記回路ブロック３５の出力側にはディジタルコントローラ２が結合されている。ディジタルコントローラ２は例えばＰＩコントローラである。コントローラ２の出力側は可制御発振器３の入力側に接続されている。可制御発振器３はディジタルコントローラ２のディジタル出力信号によってコントロールされる。発振器３の出力側（ここにはパルス状信号が現われる）は位相検出器の入力側に接続されている。
【００２７】
位相検出器１にも、回路ブロック３５にも、ディジタルコントローラ２にも、可制御発振器１にも、周波数ｆＡのクロック信号が供給される。周波数ｆＡは、基準信号と発振器信号との間の位相差のサンプリングレートを表わす。可制御発振器３のパルス状出力信号は取り出され、例えば通信電送系の受信部にクロック信号を供給するために使用される。
【００２８】
図２はディジタルフェーズロックドループの位相検出器１の構成を示す。この位相検出器は２つの回路分岐を有する。上記位相検出器の第１回路分岐３６の２つの入力側（これは位相検出器の２つの入力側でもある）にはパルス状基準信号ＲＥＦ及びパルス状発振器信号ＯＳＣが供給され、これらの信号は、第１回路分岐の入力側に設けられた変換装置４に供給される。この変換装置は、基準信号と発振器信号の時間経過（時間遅れ）をパルス状信号に変換する。該パルス状信号のパルス長及びパルス休止期間、すなわちデューティサイクル（オン、オフ比）は位相差の時間経過（時間遅れ）により定まる。このことはパルス幅変調に相応する。変換装置４の出力側は、ローパスフィルタ５の入力側に結合される。ローパスフィルタ５は、変換装置４のパルス幅変調された出力信号を振幅変調されたアナログ信号に変換する。ＬＰＦ５の出力信号はＡ−Ｄ変換器６に供給され、該変換器はサンプリング、量子化、及びＮｆビットでのコード化を行なう。
【００２９】
第２回路分岐７は第１回路分岐内部における入力側又は出力側又は１つの点に結合されている。この第２回路分岐７中にカウント装置が設けられており、このカウント装置は次ぎのような際、それのカウンタ状態を１だけ高めたり低めたりする。即ち基準信号と発振器信号との位相差が２πの正又は負の整数倍を上回るか又は下回る際（以下で位相差の２π領域超過と称される）１だけ高めたり、低めたりする。当該カウンタ状態はＮｇであらわされたＭＳＢでコード化される。
【００３０】
第１回路分岐により生ぜしめられるＬＳＮｆビットと第２回路分岐により生ぜしめられるＭＳＮｇビットがまとめられる。それらは、拡大可能な任意の測定レンジにて基準信号と発振器信号の位相差を表わすための数値を与える。
【００３１】
図３はディジタルフェーズロックドループの位相検出器のシミュレーションモデルを示す。このシミュレーションモデルによってプログラミングされたコンピュータプログラムは位相検出器の特性を求めるため用いられる。上記モデルの入力側にて基準信号と発振器信号の位相差ψが形成される。ラディアンの単位で表わされた位相差に対するディジタル的に生起するこの数値は第１の機能分岐に供給され、この分岐によって位相検出器の第１の回路分岐がシミュレートされる。機能ブロック８は位相差を値２πに正規化し、係数Ｋｄｌとの乗算を実施する。それに引き続いて、機能ブロック９を用いて、鋸歯状特性曲線を以て量子化が実施される。Ｋｄ１モジュロ量子化が行なわれる。量子化特性曲線は高さ１のＫｄｌレベル（ステップ高さ）を有する。任意の大きさの規定領域は、０とＫｄｌ−１との間の値を有する限られた値域に割り当てられる。機能ブロック１０によって供給される数値は係数ｉｖｌと乗算される。
【００３２】
さらに、位相差ψを表わす数値が第２機能ブロック（これは位相検出器の第２回路分岐をシミュレートする）に供給される。機能ブロック１１は値２πへの正規化、及び係数Ｋｄ２との乗算を実施する。そのようにして得られた数値は高さ１のレベル１を有する段階状の特性曲線を以て機能ブロック１２により量子化される。この特性曲線は可用の数値領域によってのみ制限された定義（規定）及び値領域を有する。そのようにして得られた数値は機能ブロック１３によって係数ｉｖ２と乗算される。
【００３３】
第１機能分岐と第２機能分岐の出力値は合算され、機能ブロック１４により値Ｋｄ１で除算される。
【００３４】
第１機能分岐では細かい量子化が実施される。機能ブロック９の量子化特性曲線のＫｄ１ステップ高さは、ＮｆであらわされたＬＳＢで量子化される。本実施例では２５６のステップ高さ、すなわちＮｆ＝８ビットでのコード化が設定されている。第１機能分岐は０〜２５５の数値（これは０と２πとの間の位相差に相応する）を供給する。
【００３５】
第２機能分岐は、位相差を表わす数値のＮｇビットでのコード化及び粗い量子化を実施する。粗量子化特性曲線のダイナミックレンジは、ステップ高さのコード化のため用いられ得るＭＳＢの数Ｎｇにのみ依存する。係数ｉｖ２は本実施例では２５６に選択されている。それにより、第２機能分岐の特性曲線のステップ高さは値２５６を有する。
【００３６】
位相検出器の微量子化特性曲線及び粗量子化特性曲線の重畳により得られる、総合量子化特性曲線によって、微量子化特性曲線の高い分解能の利点と、粗量子化特性曲線の大きなダイナミックレンジの利点が結合される。第１機能分岐の鋸歯状特性曲線における跳躍的変化の高さは、第２機能分岐の特性曲線のステップ高さに等しい。従って総合量子化特性曲線は“滑らかな”パターンを有する。
【００３７】
Ｋｄ１の２進数値によって、第１機能分岐の出力値と第２機能分岐の出力値の和を除算することにより正規化が行なわれる。例えばここで数値差１は２πの位相差に相応する。
【００３８】
図４及び図５はどのように第１回路分岐及の量子化特性曲線と第２回路分岐の量子化特性曲線が相加えられて１つの量子化特性曲線が形成されるかを明示する。図４には第２回路分岐の量子化特性曲線が示してある。特性曲線１５の関数値、及び第１回路分岐の図示してない鋸歯状量子化特性曲線の関数値が相加えられる。而して、第２回路分岐の量子化特性曲線の大きなダイナミックレンジを、第１回路分岐の量子化特性曲線の高い分解能と結合する量子化特性曲線１６が得られる。図５では第２回路分岐の量子化特性曲線のステップ高さが倍にされている。第１回路分岐の量子化特性曲線は変わらない。２πを越える大の位相差に対して付加的な利得係数が得られ、これによりループ利得が高められる。２πを越える大の位相差は殊にフェーズロックドループの初期において生じる。ループ利得の増大により（該ループ利得はフェーズロックドループのすべての利得係数の積を成す）、フェーズロックドループの帯域幅が高められ、過渡立ち上がり過程が短縮される。フェーズロックドループの通常状態が一層迅速に達せられる。
【００３９】
図６には位相検出器が示してあり、この位相検出器はすべての実施例において同じ第１回路分岐の他に第２回路分岐の第１実施例を備える。位相検出器の第１の回路分岐の入力側にはエッジトリガ形フリップフロップ１９が設けられており、このフリップフロップの２つの入力側に基準信号及び発振器信号が供給される。フリップフロップ１９は基準信号の正の側縁のもとでセットされ、発振器信号の負の側縁のもとでリセットされる。基準信号と発振器信号の位相差はパルス幅変調されたパルス状信号Ｑに変換される。パルス状信号Ｑのデューティサイクルは、０〜２πの間の領域での位相差を表わす。０の位相差は０のデューティサイクルに相応し、２πの位相差は１のデューティサイクルに相応する。２πより大又は０より小の位相差は０と２πとの間の領域に変換され、これは、２πの整数倍の加算又は減算に相応する。信号ＱはＬＰＦ２０に供給され、このＬＰＦはパルス幅変調された信号Ｑを振幅変調された信号ＱＭに変換する。この信号ＱＭはＡ／Ｄ変換器２１に供給され、この変換器２１は当該信号をサンプリングし、量子化、それにひきつづいてＮｆビットによるコード化を実施する。サンプリング周波数はｆＡに等しい。
【００４０】
位相検出器の第２回路分岐中にアップ・ダウンカウンタ２２が設けられている。このアップ・ダウンカウンタ２２には基準信号及び発振器信号が供給される。基準信号の正の側縁がカウンタ２２の第１入力側に加わると、カウンタ状態は値１だけ高められる。カウンタ状態が１だけ低められるのはカウンタ２２の第２入力側に発振器信号の正の側縁が加わる時である。２つの順次連続するカウンタ状態の内の小さいほうのものが、Ｎｇビットでコード化される。フェーズロックドループの初期期間の始めにてカウンタは、状態値０にセットされる。カウンタ２２のコード化されたカウンタ状態が読出され、その際カウンタ２２は周波数ｆＡでクロック制御される。カウンタ２２の出力ビットは、Ａ−Ｄ変換器２１の出力ビットと共に、フェーズロックドループのディジタルコントローラに供給される。
【００４１】
図７と図８には２つの事例に対して、基準信号と、発振器信号と、フリップ・プロップ１９の出力信号の時間ダイヤグラムが示してある。カウンタ２２のカウンタ状態が０におかれている基準時点ｔ＝０は任意に設定されている。図７のハッチングで示す領域では位相差は値０を下回る。明らかなように、当該領域では、基準信号の２つの正の側縁間に発振器信号の２つの正の側縁が位置する。当該カウンタ状態は値１だけ低められる、即ちカウンタ状態−１ヘセットされる。図８のハッチング領域では、位相差は値２πを上回る。この領域では、基準信号の２つの正の側縁間に、発振器信号の正の側縁は存在しない。カウンタ状態は０から１に高められる。
【００４２】
図９には位相検出器の第２実施例が示してある。位相検出器の第１の回路分岐は図６に示された第１の回路分岐と一致する。第２回路分岐の第２実施例はＬＰＦ２０の出力側に結合されている。ＬＰＦ２０の出力信号ＱＭはＨＰＦ２３に供給され、このＨＰＦは近似的に微分器として作用する。ＨＰＦの出力側は限界値検出器に供給されており、この検出器は第１限界値の超過及び第２限界値の下回りを検出する。限界値検出器２４の出力信号はアップ・ダウンカウンタ２５に供給される。アップ・ダウンカウンタのカウンタ状態はＮｇビットでコード化される。
【００４３】
図１０を用いて、図９に示された位相検出器の第２回路分岐の動作を説明する。図１０の第１のダイヤグラムには、基準信号と発振器信号の位相差の特性経過例が示してある。第２のダイヤグラムはＬＰＦ２０の出力信号の所属の時間経過を示す。位相差が２πの整数倍を上回るか下回ると、当該箇所に、ＬＰＦ２０の出力信号の急峻な立ち下がり又は立上がり側縁が生起する。第３のダイヤグラムにはＨＰＦ２３の出力信号の信号特性経過が示されている。ＨＰＦの遮断周波数は、ＬＰＦ２０の遮断周波数より、近似的に１０倍小さい。ＨＰＦの遮断周波数は位相差信号の基本波の遮断周波数より２つより多いオーダ分大である。入力信号ＱＭの正の側縁または負の側縁は、正または負のスパイクパルスに変換される。入力信号ＱＭの残りの信号部分は著しく減衰される。さらに、第３のダイヤグラムには限界値検出器２４の正及び負の限界値が示してある。スパイクパルスのみが、当該の２つの限界値間の領域の外に位置する。限界値検出器２４の下方限界値を下回ると、該決定回路は第１のカウンタパルスをアップ・ダウンカウンタ２５に供給し、当該カウンタのカウンタ状態は１だけ高められる。限界値検出器２４の上方限界値を上回ると、類似的に、カウンタ状態は１だけ低められる。本事例におけるカウンタ状態の時間経過は図１０に記載された第４のダイヤグラムから明らかである。当該カウンタ状態は再びサンプリング周波数ｆＡでサンプリングされ、ＮｇであらわされたＭＳＢでコード化される。
【００４４】
図１１には第２回路分岐の第３実施例が示してある。第２回路分岐の入力側は第１回路分岐の出力側に結合されている。第２回路分岐はフェーズロックドループのディジタル部分内に配置されている。
【００４５】
第２回路分岐の入力側には遅延素子２６が配置されている。減算器２７は第２回路分岐の入力側と遅延素子２６の出力側に接続されており、位相差の２つの順次連続するサンプリング値の差を形成する。スイッチ２８（これは位相差の第３のサンプリング値から閉成される）を介して減算器２７の出力側は限界値検出器２９の入力側に結合されている。順次連続するサンプリングされた２つの位相差値の差がπより小である場合、限界値検出器２９は出力値０を送出する。当該差がπより大きい又はπと等しい、又は、−πより小さい又は−πと等しい場合、限界値検出器２９は出力値−１又は１を送出する。位相差のサンプリング周波数ｆＡが十分大に選ばれた場合、ＬＰＦ２０の出力信号のそれぞれの急峻な側縁、ひいては位相差のそれぞれの２π領域超過が検出される。これらの場合において、限界値検出器２９の出力側に値−１又は１が現れる。限界値検出器２９の出力値はディジタルアキュムレータ３０に供給される。このアキュムレータはアップ・ダウンカウンタの機能を有する。アキュムレータ３０の出力側にＮｇであらわされたＭＳＢが現れる。これらのビットはマルチプレクサ３１を用いて所属の最上位にシフトされる。
【００４６】
第１加算器３２は遅延素子２６の出力値と、減算器２７の出力値とを加算するために用いられる。上記加算器は第１回路分岐により送出された、位相差の実際のサンプリング値を再構成する。第２加算器３３を用いて、当該の数値に値Ｋｄ１／２が加算される。数値Ｋｄ１／２は鋸歯状特性経過の半分の利用可能な領域、換言すれば鋸歯状波形の半分の幅に相応する。上記の加算によっては動作点のセンタリングが生ぜしめられる。第３の加算器３４は第２加算器３３の出力値と乗算器３１の出力値を合算する。上記加算器は第１回路分岐のＮｆＬＳＢと第２回路分岐のＮｇＭＳＢをまとめる。当該出力値は基準信号と発振器信号の位相差を表わす。上記数値はフェーズロックドループのディジタルコントローラに供給される。
【００４７】
【発明の効果】
本発明に従って、高い分解能及び大きなダイナミックレンジを備えたディジタルフェーズロックドループが実現される。
【図面の簡単な説明】
【図１】本発明のディジタルフェーズロックドループの回路略図である。
【図２】２つの回路分岐を有する位相検出器の回路構成図である。
【図３】位相検出器のシミュレーションモデルの概念図である。
【図４】位相検出器の或１つの特性曲線図である。
【図５】位相検出器の別の特性曲線図である。
【図６】フェーズロックドループの位相検出器の１つの実施例の構成図である。
【図７】基準信号及び発振器信号並びに位相差を表わすパルス幅変調信号の時間経過を示す特性図である。
【図８】基準信号及び発振器信号並びに位相差を表わすパルス幅変調信号の時間経過を示す、別の特性図である。
【図９】位相検出器の別の実施例の概略図である。
【図１０】第２回路分岐におけるカウンタのカウンタ状態及びＨＰＦ出力信号及びＬＰＦ出力信号及び位相差の時間経過の例を示す特性図である。
【図１１】位相検出器のさらに別の実施例の構成図である。
【符号の説明】
１    位相検出器
２    ディジタルコントローラ
３    可制御発振器
４    変換装置
５    ＬＰＦ
６    Ａ−Ｄ変換器
７    第２回路分岐
【図１】
0003605132.tif 000002
【図２】
0003605132.tif 000003
【図３】
0003605132.tif 000004
【図４】
0003605132.tif 000005
【図５】
0003605132.tif 000006
【図６】
0003605132.tif 000007
【図７】
0003605132.tif 000008
【図８】
0003605132.tif 000009
【図９】
0003605132.tif 000010
【図１０】
0003605132.tif 000011
【図１１】
0003605132.tif 000012