【事件の表示】
　特願２００３−５１９７８７「アプリケーションおよびファイル用不揮発性記憶装置からブートを行うシステムおよび方法」拒絶査定不服審判事件〔平成１５年　２月２０日国際公開、ＷＯ０３／１４９２３、平成１６年１２月２４日国内公表、特表２００４−５３８５７１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　１．手続の経緯
　本願は、２００２年８月６日（パリ条約による優先権主張２００１年８月６日、米国）を国際出願日とする出願であって、平成１５年６月５日付けで特許法第１８４条の４第１項の規定により明細書の翻訳文及び翻訳図面が提出され、平成１７年７月１４日付けで拒絶理由通知がなされ、平成１８年１月１９日付けで手続補正がなされたが、同年１月３０日付けで拒絶査定がなされ、これに対し、同年５月８日に審判請求がなされるとともに、同年６月７日付けで手続補正がなされ、平成１９年３月２７日付けで前置報告がなされ、平成２０年９月９日付けで当審より審尋がなされ、それに対して同年１２月１６日付けで回答書が提出されたものである。
　
　２．平成１８年６月７日付けの手続補正についての補正却下の決定
　［補正却下の決定の結論］
　平成１８年６月７日付けの手続補正を却下する。
　
　［補正却下の決定の理由］
　（2-1）補正の内容
　平成１８年６月７日付けの手続補正（以下「本件補正」という。）は、平成１８年１月１９日付けの手続補正により補正された特許請求の範囲（以下、「補正前の特許請求の範囲」という。）の記載
　
「【請求項１】　インテリジェント・デバイスの動作を始動させるシステムにおいて、
　基本入出力システム（ＢＩＯＳ）用インタフェースを含む１度に１ページのデータを有するデータファイルのうちの１以上のデータファイルの読出しを行うように構成されるＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置と、
　ランダムアクセスメモリ（ＲＡＭ）と、
　前記記憶装置から前記ＲＡＭの中へ前記ＢＩＯＳの一部分をコピーするロード用論理回路と、
　を備えることを特徴とするシステム。
　【請求項２】　マイクロプロセッサを用いずに、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から前記ＲＡＭの中へ前記ＢＩＯＳの一部分をコピーするように前記ロード用論理回路を構成することを特徴とする請求項１記載のシステム。
　【請求項３】　フィールドプログラマブル・ゲートアレイ（ＦＰＧＡ）の中に前記ロード用論理回路を含むことを特徴とする請求項１記載のシステム。
　【請求項４】　プログラマブル論理素子の中に前記ロード用論理回路を含むことを特徴とする請求項１記載のシステム。
　【請求項５】　前記回路は、基板レベルの構成要素を備えることを特徴とする請求項１記載のシステム。
　【請求項６】　前記ロード用論理回路は、前記記憶装置の任意の位置にＢＩＯＳを記憶することを特徴とする請求項１記載のシステム。
　【請求項７】　前記ロード用論理回路は、ＲＡＭ内の任意の位置へＢＩＯＳをコピーすることを特徴とする請求項１記載のシステム。
　【請求項８】　前記ロード用論理回路は、前記記憶装置の位置へのＢＩＯＳの上書きを防止する書込み保護メカニズムを備えることを特徴とする請求項１記載のシステム。
　【請求項９】　前記書込み保護メカニズムは、マイクロプロセッサの各書込みストローブ信号用の第１および第２の書込みストローブ信号を生成することを特徴とする請求項８記載のシステム。
　【請求項１０】　前記第１の書込みストローブ信号が前記第２の書込みストローブ信号から或る期間だけ分離され、前記第１の書込みストローブ信号が前記記憶装置にＢＩＯＳの位置を記録し、前記記憶装置に対してコマンドコードを記録し、前記第２の書込みストローブ信号が前記記憶装置の書込みを起動することを特徴とする請求項９記載のシステム。
　【請求項１１】　前記マイクロプロセッサが前記記憶装置内のＢＩＯＳの位置へ書込みを試みるとき、前記第２の書込みストローブ信号が生成されないため、ＢＩＯＳが上書きされないことを特徴とする請求項１０記載のシステム。
　【請求項１２】　スマートデバイスを始動する方法において、
　マイクロプロセッサの動作をリセットするステップと、その後
　前記マイクロプロセッサの動作を一時的に停止するステップと、その後
　ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置からＲＡＭの中へページ毎に読出されるＢＩＯＳの一部分をコピーするステップと、その後
　前記マイクロプロセッサの動作を始動させるステップと、
　を有することを特徴とする方法。
　【請求項１３】　前記記憶装置が複数のＢＩＯＳを備え、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置からどのＢＩＯＳをコピーしてＲＡＭの中へ入れるかをユーザが選択することができることを特徴とする請求項１２記載の方法。
　【請求項１４】　前記マイクロプロセッサの動作を始動するステップの後、前記中央演算処理装置を用いて前記ＲＡＭからＢＩＯＳの一部分を読出すステップをさらに有することを特徴とする請求項１２記載の方法。
　【請求項１５】　メモリ記憶装置からＲＡＭの中へＢＩＯＳをコピーするステップは、状態マシンにより制御されることを特徴とする請求項１２記載の方法。
　【請求項１６】　前記状態マシンは、ＡＳＩＣにおいて実現されることを特徴とする請求項１５記載の方法。
　【請求項１７】　前記状態マシンは、ＦＰＧＡにおいて実現されることを特徴とする請求項１５記載の方法。
　【請求項１８】　オペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法において、
　ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置の中に前記インタフェースを記憶するステップと、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から前記インタフェースをマイクロプロセッサを用いずにＲＡＭの中へコピーするステップと、
　を有することを特徴とする方法。
　【請求項１９】　前記インタフェースは、ルーチンの基本入出力システム（ＢＩＯＳ）であることを特徴とする請求項１８記載の方法。
　【請求項２０】　前記インタフェースをコピーするステップは、ロード用論理回路により制御されることを特徴とする請求項１８記載の方法。
　【請求項２１】　前記回路は、基板レベルの構成要素上に実現されることを特徴とする請求項２０記載の方法。
　【請求項２２】　前記マイクロプロセッサを用いて前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置からＲＡＭの中へ追加のインタフェース装置用コマンドをコピーするステップをさらに有することを特徴とする請求項１８記載の方法。
　【請求項２３】　前記インタフェースをコピーするステップは、
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置と前記ＲＡＭとを起動するステップと、その後
　アドレスカウンタが値を出力できるようにするステップと、その後
　前記値をＲＡＭアドレスと相関づけるステップと、その後
　データバスを介して前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置からデータを前記ＲＡＭアドレスへ送るステップと、その後
　前記アドレスカウンタを増分するステップと、
　を有することを特徴とする請求項１８記載の方法。
　【請求項２４】　前記インタフェースをコピーするステップは、誤り訂正符号を利用するステップをさらに有することを特徴とする請求項１８記載の方法。
　【請求項２５】　マイクロプロセッサ制御デバイスをブートするシステムにおいて、
　複数のファイルを有するＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置であって、最小限の１ページのデータを前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から１度に読出さなければならないように構成されるＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置と、
　ランダムアクセスメモリと、
　マイクロプロセッサと、
　対人用インタフェース装置と、
　前記マイクロプロセッサと、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置と、前記対人用インタフェースとの間の通信用インタフェースであって、前記インタフェースが前記ファイル記憶装置のファイル内に常駐する通信用インタフェースと、
　前記マイクロプロセッサを用いずに、前記インタフェースの一部分を前記ランダムアクセスメモリの中へコピーする手段と、
　を備えることを特徴とするシステム。
　【請求項２６】　前記ファイル記憶装置上の前記ファイルを上書きから保護する手段をさらに備えることを特徴とする請求項２５記載のシステム。
　【請求項２７】　前記ロード用論理回路は、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置の基本入出力システム（ＢＩＯＳ）用インタフェースを上書きから保護する手段をさらに備えることを特徴とする請求項１記載のシステム。」
　
を、
　
「【請求項１】　インテリジェント・デバイスの動作を始動させ、制御するシステムにおいて、
　基本入出力システム（ＢＩＯＳ）用インタフェースを含む１以上のデータファイルの読出しと書込みとを行うように構成されるＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）と、
　ランダムアクセスメモリ（ＲＡＭ）と、
　ロード用論理回路（ＬＬＣ）であって、
　　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）を動作させるように構成し、
　　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）のチップ可能信号を活動状態にしておき、
　　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）のデータバスを介して、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）へコマンドを送り、
　　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）が前記コマンドを処理中に、ビジー状態からレディ状態に変わるのを待ち、
　　前記コマンドラッチ可能信号と読出しアドレスラッチ可能信号を不活動状態に設定し、
　　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）に読出し可能信号を送り、
　　前記ＲＡＭに書込み信号を送り、さらに
　　それにより、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）から前記ＢＩＯＳの一部分を前記ＲＡＭの中へコピーするロード用論理回路（ＬＬＣ）と、
　から構成されることを特徴とするシステム。
　【請求項２】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）から前記ＢＩＯＳの一部分をマイクロプロセッサを用いずに、前記ＲＡＭの中へコピーするように前記ロード用論理回路（ＬＬＣ）を構成することを特徴とする請求項１記載のシステム。
　【請求項３】　フィールドプログラマブル・ゲートアレイ（ＦＰＧＡ）の中に前記ロード用論理回路（ＬＬＣ）を設けることを特徴とする請求項１記載のシステム。
　【請求項４】　プログラマブル論理素子の中に前記ロード用論理回路（ＬＬＣ）を設けることを特徴とする請求項１記載のシステム。
　【請求項５】　前記ロード用論理回路（ＬＬＣ）は、基板レベルの構成要素を備えることを特徴とする請求項１記載のシステム。
　【請求項６】　前記ロード用論理回路（ＬＬＣ）は、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の任意の位置に前記ＢＩＯＳを記憶することを特徴とする請求項１記載のシステム。
　【請求項７】　前記ロード用論理回路（ＬＬＣ）は、前記ＲＡＭ内の任意の位置へ前記ＢＩＯＳをコピーすることを特徴とする請求項１記載のシステム。
　【請求項８】　前記ロード用論理回路（ＬＬＣ）は、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の位置への前記ＢＩＯＳの上書きを防止する書込み保護メカニズムを備えることを特徴とする請求項１記載のシステム。
　【請求項９】　前記書込み保護メカニズムは、マイクロプロセッサの各書込みストローブ信号用の第１および第２の書込みストローブ信号を生成することを特徴とする請求項８記載のシステム。
　【請求項１０】　前記第１の書込みストローブ信号が前記第２の書込みストローブ信号から或る期間だけ分離され、前記第１の書込みストローブ信号が前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）に前記ＢＩＯＳの位置を記録し、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）に対してコマンドコードを記録し、前記第２の書込みストローブ信号が前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の書込みを起動することを特徴とする請求項９記載のシステム。
　【請求項１１】　前記マイクロプロセッサが前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）内の前記ＢＩＯＳの位置へ書込みを試みるとき、前記第２の書込みストローブ信号が生成されないため、前記ＢＩＯＳが上書きされないことを特徴とする請求項１０記載のシステム。
　【請求項１２】　スマートデバイスを始動する方法において、
　マイクロプロセッサの動作をリセットするステップと、その後
　前記マイクロプロセッサの動作を一時的に停止するステップと、その後
　ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の一部分として設けられたものではないシステムレべルの回路を用いて前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の動作を可能にするステップと、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からページ毎の基準で読出されるＢＩＯＳの一部分を、前記システムレベルの回路を用いて、ＲＡＭの中へコピーするステップと、その後
　前記マイクロプロセッサの動作を始動させるステップと、
　から構成されることを特徴とする方法。
　【請求項１３】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）が複数のＢＩＯＳを備え、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からどのＢＩＯＳをコピーして前記ＲＡＭの中へ入れるかをユーザが選択することができることを特徴とする請求項１２記載の方法。
　【請求項１４】　前記マイクロプロセッサの動作を始動させるステップの後、中央演算処理装置を用いて前記ＲＡＭから前記ＢＩＯＳの一部分を読出すステップとからさらに構成されることを特徴とする請求項１２記載の方法。
　【請求項１５】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からＢＩＯＳの一部分をＲＡＭの中へコピーするステップは、状態マシンにより制御されることを特徴とする請求項１２記載の方法。
　【請求項１６】　前記状態マシンは、ＡＳＩＣにおいて実現されることを特徴とする請求項１５記載の方法。
　【請求項１７】　前記状態マシンは、ＦＰＧＡにおいて実現されることを特徴とする請求項１５記載の方法。
　【請求項１８】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）は、フラッシュメモリ素子であることを特徴とする請求項１２記載の方法。
　【請求項１９】　オペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法において、
　ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の中に前記インタフェースを記憶するステップと、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）から前記インタフェースを、
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）とＲＡＭとを起動し、その後
　アドレスカウンタが値を出力できるようにし、その後
　前記値をＲＡＭアドレスと相関づけ、その後
　データバスを介して前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からデータを前記ＲＡＭアドレスへ送り、その後
　前記送られたデータを誤り訂正符号を用いて検証し、さらに、その後
　前記アドレスカウンタを増分することにより、マイクロプロセッサを用いずに、前記ＲＡＭの中へコピーするステップと、
　から構成されることを特徴とする方法。
　【請求項２０】　マイクロプロセッサ制御デバイスをブートし、動作させるシステムにおいて、
　複数のファイルを有するＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）と、
　ランダムアクセスメモリ（ＲＡＭ）と、
　マイクロプロセッサと、
　対人用インタフェース装置と、
　前記マイクロプロセッサと、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）と、前記対人用インタフェース装置との間の通信用インタフェースであって、前記インタフェースが前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）のファイル内にある通信用インタフェースと、
　前記インタフェースの一部分をマイクロプロセッサを用いずに、前記ＲＡＭの中へコピーし、さらに前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の読出しと書き込みとを直接制御するように機能する手段と、
　から構成されることを特徴とするシステム。
　【請求項２１】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）は、不揮発性半導体メモリ素子で構成されることを特徴とする請求項２０記載のシステム。
　【請求項２２】　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル
用記憶装置（ＡＦＳＤ）上の前記ファイルを上書きから保護する手段とからさらに構成されることを特徴とする請求項２０記載のシステム。
　【請求項２３】　前記ロード用論理回路（ＬＬＣ）は、前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の前記基本入出力システム（ＢＩＯＳ）用インタフェースを上書きから保護する手段をさらに備えることを特徴とする請求項１記載のシステム。
　【請求項２４】　スマートデバイスを動作させる方法において、
　ユーザファイル蓄積用の、一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）を設けるステップと、
　前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の小部分を前記デバイスのＢＩＯＳに割当てるステップと、
　マイクロプロセッサの動作をリセットするステップと、その後
　前記マイクロプロセッサの動作を一時的に停止するステップと、その後
　前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）から前記ＢＩＯＳの一部分を、
　　前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）とＲＡＭとを起動し、その後
　アドレスカウンタが値を出力できるようにし、その後
　前記値をＲＡＭアドレスと相関づけ、その後
　データバスを介して前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からデータを前記ＲＡＭアドレスへ送り、さらに、その後
　前記アドレスカウンタを増分することにより、前記ＲＡＭの中へコピーするステップと、
　前記マイクロプロセッサの動作を始動させるステップと、
　ユーザファイルの読出しと書込みとを行うために前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）を使用するステップと、
　このような使用中に前記ＢＩＯＳの上書きを防止するステップと、
　から構成されることを特徴とする方法。
　【請求項２５】　オペレーティング・システム、ハードウェアデバイス、および前記オペレーティング・システムとハードウェアデバイス間にインタフェースを備えるプロセッサ制御システムの始動および操作方法において、
　直接アクセスされたＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）に前記インタフェースを記憶するステップと、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）から前記インタフェースを、
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）とＲＡＭとを起動し、その後
　アドレスカウンタが値を出力できるようにし、その後
　前記値をＲＡＭアドレスと相関づけ、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）からデータを送り、さらに、その後
　前記アドレスカウンタを増分することにより、前記ＲＡＭの中へコピーするステップと、
　から構成されることを特徴とする方法。」（以下、「補正後の特許請求の範囲」という。）
　
に補正するものである（なお、以下では、補正前の特許請求の範囲に記載されている請求項と、補正後の特許請求の範囲に記載されている請求項を、それぞれ「補正前の請求項」、「補正後の請求項」という。）。
　
　（2-2）補正の適否
　まず、補正前の請求項と補正後の請求項の対応関係を確認する。
　（2-2-1）補正前の請求項１と、補正後の請求項１は、いずれも、「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置」と「ランダムアクセスメモリ（ＲＡＭ）」と「ロード用論理回路」とを構成要件として備える「システム」である点で共通し、補正前の請求項１の「システム」を構成する前記構成要件の各々をそれぞれ修飾する字句を削除、追加、変更等することによって補正後の請求項１が得られるという関係になっているから、補正前の請求項１と補正後の請求項１とが対応している。
　（2-2-2）補正前後の請求項２は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項２はいずれも「ロード用論理回路」がマイクロプロセッサを用いずにＢＩＯＳの一部分をコピーするという構成要件を有しているので、補正前の請求項２と補正後の請求項２とが対応している。
　（2-2-3）補正前後の請求項３は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項３はいずれも「ロード用論理回路」がＦＰＧＡの中に設けられるという趣旨の記載になっているから、補正前の請求項３と補正後の請求項３とが対応している。
　（2-2-4）補正前後の請求項４は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項４はいずれも「ロード用論理回路」がプログラマブル論理素子の中に設けられるという趣旨の記載になっているから、補正前の請求項４と補正後の請求項４とが対応している。
　（2-2-5）補正前後の請求項５は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項５はいずれも「基板レベルの構成要素」を備えるという趣旨の記載になっているから、補正前の請求項５と補正後の請求項５とが対応している。
　（2-2-6）補正前後の請求項６は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項６はいずれもロード用論理回路が記憶装置の任意の位置にＢＩＯＳを記憶するという趣旨の記載になっているから、補正前の請求項６と補正後の請求項６とが対応している。
　（2-2-7）補正前後の請求項７は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項７はいずれもロード用論理回路がＲＡＭ内の任意に位置へＢＩＯＳをコピーするという趣旨の記載になっているから、補正前の請求項７と補正後の請求項７とが対応している。
　（2-2-8）補正前後の請求項８は、それぞれ補正前後の請求項１を引用して記載されている「システム」であって、補正前後の請求項８はいずれもＢＩＯＳの上書きを防止する書込み保護メカニズムを備えるという趣旨の記載になっているから、補正前の請求項８と補正後の請求項８とが対応している。
　（2-2-9）補正前後の請求項９は、それぞれ補正前後の請求項８を引用して記載されている「システム」であって、補正前後の請求項９はいずれも書込み保護メカニズムがマイクロプロセッサの各書込みストローブ信号用の第１および第２の書込みストローブ信号を生成するという趣旨の記載になっているから、補正前の請求項９と補正後の請求項９とが対応している。
　（2-2-10）補正前後の請求項１０は、それぞれ補正前後の請求項９を引用して記載されている「システム」であって、補正前後の請求項１０はいずれも第１の書込みストローブ信号と第２の書込みストローブ信号の関係を特定する記述を有する点において共通しているから、補正前の請求項１０と補正後の請求項１０とが対応している。
　（2-2-11）補正前後の請求項１１は、それぞれ補正前後の請求項１０を引用して記載されている「システム」であって、補正前後の請求項１１はいずれも第２の書込みストローブ信号が生成されないためにマイクロプロセッサによってＢＩＯＳが上書きされないという趣旨の記載になっているから、補正前の請求項１１と補正後の請求項１１とが対応している。
　（2-2-12）補正前の請求項１２と、補正後の請求項１２は、いずれも、「マイクロプロセッサの動作をリセットするステップ」と「マイクロプロセッサの動作を一時的に停止するステップ」と「ＢＩＯＳの一部分をコピーするステップ」と「マイクロプロセッサの動作を始動させるステップ」とを構成要件として有する「スマートデバイスを始動する方法」であるという点で共通しており、補正前の請求項１２の「スマートデバイスを始動する方法」を構成する前記構成要件の各々をそれぞれ修飾する字句に対し、追加、変更、語順の入れ替えを行うとともに、補正前の請求項１２に「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の一部分として設けられたものではないシステムレべルの回路を用いて前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の動作を可能にするステップ」を追加することによって補正後の請求項１２が得られるという関係にあるから、補正前の請求項１２と補正後の請求項１２とが対応している。
　（2-2-13）補正前後の請求項１３は、それぞれ補正前後の請求項１２を引用して記載されている「方法」であって、補正前後の請求項１３はいずれも複数存在するＢＩＯＳのうちのどれをコピーしてＲＡＭの中へ入れるかをユーザが選択可能であるという趣旨の記載になっているから、補正前の請求項１３と補正後の請求項１３とが対応している。
　（2-2-14）補正前後の請求項１４は、それぞれ補正前後の請求項１２を引用して記載されている「方法」であって、補正前後の請求項１４はいずれも、マイクロプロセッサの動作を始動するステップの後に中央演算処理装置を用いてＲＡＭからＢＩＯＳの一部分を読出すステップをさらに有するという趣旨の記載になっているから、補正前の請求項１４と補正後の請求項１４とが対応している。
　（2-2-15）補正前後の請求項１５は、それぞれ補正前後の請求項１２を引用して記載されている「方法」であって、補正前後の請求項１５はいずれも、ＢＩＯＳをコピーするステップが状態マシンにより制御されるという趣旨の記載になっているから、補正前の請求項１５と補正後の請求項１５とが対応している。
　（2-2-16）補正前後の請求項１６は、それぞれ補正前後の請求項１５を引用して記載されている「方法」であって、補正前後の請求項１６はいずれも、状態マシンがＡＳＩＣにおいて実現されるという趣旨の記載になっているから、補正前の請求項１６と補正後の請求項１６とが対応している。
　（2-2-17）補正前後の請求項１７は、それぞれ補正前後の請求項１５を引用して記載されている「方法」であって、補正前後の請求項１７はいずれも、状態マシンがＦＰＧＡにおいて実現されるという趣旨の記載になっているから、補正前の請求項１７と補正後の請求項１７とが対応している。
　（2-2-18）補正後の請求項１８は、補正後の請求項１２（スマートデバイスを始動する方法）を引用して記載されている方法（すなわち、補正後の請求項１８も「スマートデバイスを始動する方法」である）であって、「前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）は、フラッシュメモリ素子であることを特徴とする請求項１２記載の方法。」というものであるが、これに対応する記載を有する「スマートデバイスを始動する方法」であるような補正前の請求項は存在していないので、補正後の請求項１８は、今回新たに追加されたものである。
　（2-2-19）補正前の請求項１８〜２４と、補正後の請求項１９は、ともに、「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置の中にインタフェースを記憶するステップ」と、「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置からインタフェースをマイクロプロセッサを用いずにＲＡＭの中へコピーするステップ」とを構成要件として有する「オペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法」である点で共通しており、補正前の請求項１８に対し、補正前の請求項２３及び補正前の請求項２４の内容とを書き加えたものが補正後の請求項１９になっているという関係にあり、また、補正前の請求項１９〜２２は削除されている。したがって、補正前後の請求項の一対一対応の関係としては、以下の（ａ）〜（ｃ）の３とおりの解釈が可能であるが、いずれに解釈しても、以後の議論には影響しない。
　　（ａ）補正前の請求項１８が補正後の請求項１９に対応し、補正前の請求項１９〜２４が削除されたという解釈。
　　（ｂ）補正前の請求項２３が補正後の請求項１９に対応し、補正前の請求項１８〜２２、２４が削除されたという解釈。
　　（ｃ）補正前の請求項２４が補正後の請求項１９に対応し、補正前の請求項１８〜２３が削除されたという解釈。
　（2-2-20）補正前の請求項２５と、補正後の請求項２０は、いずれも、「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置」と「ランダムアクセスメモリ」と「マイクロプロセッサ」と「対人用インタフェース装置」と「通信用インタフェース」とを構成要件として有する、マイクロプロセッサ制御デバイスをブートする「システム」である点で共通しており、
　（イ）補正前の請求項２５の「ブートするシステムにおいて」という記載を「ブートし、動作させるシステムにおいて」と補正し、
　（ロ）補正前の請求項２５の「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置」を特定する「最小限の１ページのデータを前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から１度に読出さなければならないように構成される」という発明特定事項（以下これを「発明特定事項Ａ」という。）を削除し、
　（ハ）補正前の請求項２５のインタフェースがファイル内に「常駐」するという記載をインタフェースがファイル内に「ある」という記載に補正し、
　（ニ）補正前の請求項２５の「前記マイクロプロセッサを用いずに、前記インタフェースの一部分を前記ランダムアクセスメモリの中へコピーする手段」という発明特定事項（以下これを「発明特定事項Ｂ」という。）を、「前記インタフェースの一部分をマイクロプロセッサを用いずに、前記ＲＡＭの中へコピーし、
さらに前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の読出しと書き込みとを直接制御するように機能する
という、上記（イ）〜（ニ）の補正を補正前の請求項２５に施すことによって補正後の請求項２０が得られるという関係になっているので、上記（イ）〜（ニ）の補正の是非の検討はひとまずおく（後ほど検討する）として、形式的には補正後の請求項２０が補正前の請求項２５に対応している。
　（2-2-21）補正後の請求項２１は、補正後の請求項２０（マイクロプロセッサ制御デバイスをブートし、動作させるシステム）を引用して記載されているシステム（すなわち補正後の請求項２１も「マイクロプロセッサ制御デバイスをブートし、動作させるシステム」である）であって、「前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）は、不揮発性半導体メモリ素子で構成されることを特徴とする請求項２０記載のシステム。」というものであるが、これに対応する記載を有する「マイクロプロセッサ制御デバイスをブートし、動作させるシステム」であるような補正前の請求項は存在していないので、補正後の請求項２１は、今回新たに追加されたものである。
　（2-2-22）補正後の請求項２２は補正後の請求項２０を引用して記載されている「システム」であり、補正前の請求項２６は補正前の請求項２５を引用して記載されている「システム」であり、補正後の請求項２２と補正前の請求項２６はいずれも記憶装置上のファイルを上書きから保護する手段を有するという趣旨の記載になっており、また、上記（2-2-20）で述べたように補正前の請求項２５と補正後の請求項２０とが対応しているから、補正前の請求項２６と補正後の請求項２２とが対応している。
　（2-2-23）補正後の請求項２３は補正後の請求項１を引用して記載されている「システム」であり、補正前の請求項２７は補正前の請求項１を引用して記載されている「システム」であり、補正後の請求項２３と補正前の請求項２７はいずれもロード用論理回路がＢＩＯＳ用インタフェースを上書きから保護する手段を備えるという趣旨の記載になっており、また、上記（2-2-1）で述べたように補正前後の請求項１が対応しているので、補正前の請求項２７と補正後の請求項２３が対応している。
　（2-2-24）補正後の請求項２４は独立形式で記載された「スマートデバイスを動作させる方法」であって、少なくとも「ユーザファイル蓄積用の、一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）を設けるステップ」と「前記一般用ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の小部分を前記デバイスのＢＩＯＳに割当てるステップ」とを構成要件として有する「スマートデバイスを動作させる方法」であるが、これに対応する記載を有する「スマートデバイスを動作させる方法」は補正前の請求項には存在していないので、補正後の請求項２４は、今回新たに追加されたものである。
　（2-2-25）補正後の請求項２５は独立形式で記載された「オペレーティング・システム、ハードウェアデバイス、および前記オペレーティング・システムとハードウェアデバイス間にインタフェースを備えるプロセッサ制御システムの始動および操作方法」であるが、これに対応する「オペレーティング・システム、ハードウェアデバイス、および前記オペレーティング・システムとハードウェアデバイス間にインタフェースを備えるプロセッサ制御システムの始動および操作方法」は補正前の請求項には存在していないので、補正後の請求項２５は、今回新たに追加されたものである。
　
　上記（2-2-18）、（2-2-21）、（2-2-24）、（2-2-25）で述べたように、本件補正は対応する補正前の請求項が存在していない補正後の請求項１８、２１、２４、２５を新たに追加する補正を行っており、このように新たな請求項を追加する補正は、特許法第１７条の２第４項第１号（請求項の削除）、同項第２号（特許請求の範囲の減縮）、同項第３号（誤記の訂正）、同項第４号（明りようでない記載の釈明）のいずれを目的とする補正でもないから、このように請求項を新たに追加する補正を含む本件補正は、特許法第１７条の２第４項に規定されている要件を満たしていない。
　
　また、前記（2-2-20）において行われている補正の内容についても、検討しておく。
　前記（2-2-20）の（ロ）の如く、発明特定事項Ａを削除する補正は、特許法第１７条の２第４項第１号（請求項の削除）を目的とする補正ではなく、同項第２号（特許請求の範囲の減縮）を目的とする補正でもない。また、前記発明特定事項Ａは誤記ではないし、原審において記載不備が指摘されていた事項でもないから、そのような発明特定事項Ａを削除する補正は特許法第１７条の２第４項第３号（誤記の訂正）、同項第４号（明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。） ）を目的とする補正でもないので、上記（ロ）の如き補正を含む本件補正は、特許法第１７条の２第４項に規定されている要件を満たしていない。
　また、前記（2-2-20）の（ニ）の補正であるが、前記発明特定事項Ｃにおいて追加されている「さらに前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置（ＡＦＳＤ）の読出しと
書き込みとを
書き込みとを
　
　（2-3）本件補正についてのまとめ
　上述の如く、本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　３．本願発明について
　平成１８年６月７日付けの手続補正は上記のとおり却下されたので、本願の請求項１８に係る発明（以下、同項記載の発明を「本願発明」という。）は、補正前の請求項１８に記載された事項により特定される、以下のとおりのものである。
　
　「オペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法において、
　ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置の中に前記インタフェースを記憶するステップと、その後
　前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から前記インタフェースをマイクロプロセッサを用いずにＲＡＭの中へコピーするステップと、
　を有することを特徴とする方法。」
　
　４．引用文献
　原審の拒絶の理由に引用された英国特許出願公開第２３０４２０９号明細書（以下「引用文献」という。）には、図面とともに以下の（Ａ）〜（Ｅ）の記載がある。
　（Ａ）「Accordingly, the invention provides a processor system comprising a Central Processing Unit（CPU）, a Direct Memory Access Cntoroller（DMAC） coupled to the CPU, a non-volatile storage device for storing at least initial operating code, volatile Random Access Memory（RAM） coupled to the CPU, and a start-up logic circuit coupled to the DMAC, the start-up logic circuit enabling the DMAC when a start-up signal is received, the DMAC being configured to access the non-volatile data storage device to load at least the initial operating code for the  CPU into the volatile RAM and, when at least part of the initial operating code is loaded in the volatile RAM, to enable the CPU to start to access at least part of the initial operating code from the volatile RAM, thereby initiating start-up of the CPU.（従って、本発明は中央処理装置（ＣＰＵ）と、前記ＣＰＵに結合されたダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）と、少なくとも
初期動作コード（initial operating code）を格納する不揮発性記憶装置
揮発性ランダム・アクセス・メモリ（ＲＡＭ）
前記ＤＭＡＣは前記ＣＰＵのために少なくとも前記初期動作コードを前記揮発性ＲＡＭにロードするために前記不揮発性記憶装置をアクセスし、そして前記初期動作コードの少なくとも一部が前記揮発性ＲＡＭにロードされた時に前記初期動作コードの少なくとも一部を前記揮発性ＲＡＭからアクセスするように前記ＣＰＵをイネーブルにする
ＣＰＵの始動（start-up）を開始（initiating）する
　
　（Ｂ）「In a preferred embodiment, the start-up logic circuit is coupled to the CPU to restrain the CPU from accessing the volatile RAM when a start-up signal is received until the DMAC enables the CPU.（好ましい実施例では、始動信号が受信される時、
前記ＤＭＡＣが前記ＣＰＵをイネーブルにするまで、前記ＣＰＵが前記揮発性ＲＡＭをアクセスすることを抑制（restrain）する
　
　（Ｃ）「Although the non-volatile storage device is preferably a Non-Volatile Memory（NVM）, which is preferably coupled to the DMAC, it could alternatively be a hard file, such as a disc, CD, or optical CD, or other storage medium, such  as magnetic tape. （好ましくは、
前記不揮発性記憶装置は
ディスク
であってもよい
　
　（Ｄ）「The non-volatile storage device can store complete operating software for the CPU, as well as the initial operating code, or the operating software can be stored on other non-volatile storage devices, which can be accessed by the DMAC after the CPU is started-up.（
前記不揮発性記憶装置は、前記初期動作コードだけでなく
完全なオペレーティング・ソフトウェア
　
　（Ｅ）「After power has been applied, Power-On Circuit 1 sends a start-up signal on line 2 to keep the reset input of CPU 3 asserted. This prevents CPU 3 from running until initial operating code has been placed in the volatile RAM 8.（電力（power）が与えられ（applied）た後、ＣＰＵ３のリセット入力を有効（asserted）に保つため、パワー・オン回路１は始動信号を信号線２へ送る。これは、
初期動作コードが揮発性ＲＡＭ８に配置されるまで、ＣＰＵ３を妨げて（prevent）動作（running）させない
　
　上記（Ａ）、（Ｃ）、（Ｄ）の記載に鑑みれば、引用文献において、不揮発性記憶装置であるところのディスクには、完全なオペレーティング・ソフトウェアと、初期動作コードが予め格納されているものと解される。このように、前記ディスクに前記完全なオペレーティング・ソフトウェアと前記初期動作コードが予め格納されている以上、当該完全なオペレーティング・ソフトウェアと当該初期動作コードを当該ディスクに記憶するステップが引用文献において存在することは当然である。
　また、引用文献のディスクは、「完全なオペレーティング・ソフトウェア」と「初期動作コード」とを記憶していることからすると、ファイル用ディスクであることは、当業者にとって自明である。
　
　次に、上記（Ａ）、（Ｂ）、（Ｅ）の記載から、引用文献においてＤＭＡＣが不揮発性記憶装置にアクセスして初期動作コードを揮発性ＲＡＭへロードしている期間中は、ＣＰＵは動作を妨げられ、ＣＰＵは揮発性ＲＡＭへのアクセスも抑制されるものと解される。
　
　また、上記（Ａ）の記載から、初期動作コードの少なくとも一部が揮発性ＲＡＭにロードされた後には、該ロードされた初期動作コードの少なくとも一部を用いてＣＰＵの始動を開始するものと解される。
　
　したがって、引用文献には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　
「初期動作コードを用いてＣＰＵの始動を開始する方法において、
　ファイル用ディスクの中に完全なオペレーティング・ソフトウェアと前記初期動作コードを記憶するステップと、その後、
　ＣＰＵを妨げて動作させず、ＣＰＵが揮発性ＲＡＭにアクセスすることを抑制しつつＤＭＡＣが前記ファイル用ディスクから前記初期動作コードを前記揮発性ＲＡＭにロードするステップと、
　を有することを特徴とする方法。」
　
　５．対比
　ここで、本願発明と引用発明とを対比する。
　引用発明の「ファイル用ディスク」と本願発明の「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置」とは、ファイル用記憶装置である点で共通する。
　引用発明の「ＣＰＵを妨げて動作させず、ＣＰＵが揮発性ＲＡＭにアクセスすることを抑制しつつＤＭＡＣが前記ファイル用ディスクから前記初期動作コードを前記揮発性ＲＡＭにロードする」と、本願発明の「前記ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置から前記インタフェースをマイクロプロセッサを用いずにＲＡＭの中へコピーする」とは、ともに、ファイル用記憶装置からマイクロプロセッサを用いずにＲＡＭの中へプログラムをコピーするという点で共通する。
　また、引用発明の「初期動作コードを用いてＣＰＵの始動を開始する方法」と、本願発明の「オペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法」とは、ともに、プログラムを用いて初期設定処理を行う方法である点で共通する。
　
　よって、本願発明と引用発明は、以下の点で一致し、また、相違している。
　
　（一致点）
　プログラムを用いて初期設定処理を行う方法において、
　ファイル用記憶装置の中に前記プログラムを記憶するステップと、その後、
　前記ファイル用記憶装置から前記プログラムをマイクロプロセッサを用いずにＲＡＭの中へコピーするステップと、
　を有することを特徴とする方法。」
　
　（相違点１）
　本願発明はオペレーティング・システムとハードウェアデバイス間にインタフェースを設ける方法であって、前記「インタフェース」が「記憶装置」に記憶され当該「記憶装置」からＲＡＭの中へコピーされるのに対し、引用発明は、初期動作コードを用いてＣＰＵの始動を開始する方法であって、前記「初期動作コード」がディスク（すなわち「記憶装置」）に記憶され当該「記憶装置」からＲＡＭの中へコピーされる点。
　
　（相違点２）
　「ファイル用記憶装置」について、本願発明では「ＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置」であるのに対し、引用発明では「完全なオペレーティング・ソフトウェアと初期動作コードを記憶するファイル用ディスク」である点。すなわち、引用発明の「ファイル用ディスク」が「ＮＡＮＤフラッシュメモリ」であることも、「アプリケーション用」であることも不明である点。
　
　６．判断
　上記相違点の各々について判断する。
　まず、上記相違点１であるが、初期動作コードを用いてＣＰＵの始動を開始する手法として、ＢＩＯＳを記憶装置からＲＡＭへコピーすることは周知技術であるから、引用発明においてディスクから揮発性ＲＡＭへロードすることによってＣＰＵの始動を開始する初期動作コードとして、前記周知なＢＩＯＳを採用することは、当業者が容易に想到し得た事項に過ぎない。
　なお、ＢＩＯＳがオペレーティング・システムとハードウェアデバイス間のインタフェースであることは当業者にとっての技術常識である（例えば原審の拒絶の理由に引用された特開平３−９１８３８号公報の第６頁右上欄第１１〜１３行の「ＢＩＯＳはハードウェアとオペレーティングシステムのソフトウェアの間にインターフェースを与え」という記載参照）から、上述の如く引用発明の初期動作コードとしてＢＩＯＳを採用すれば、その結果として、引用発明においてオペレーティング・システムとハードウェアデバイス間にインタフェースが設けられたことになるのは、当然の帰結に過ぎない。
　したがって、上記相違点１は格別のものではない。
　
　次に、上記相違点２について検討する。
　ディスクの代わりにＮＡＮＤ型のフラッシュメモリを使用することは、例えば以下の参考文献１（第４７０頁左コラム第２乃至第６行の「フラッシュメモリをセル構成の観点から分類すると、大きくＮＯＲ型とＮＡＮＤ型に分類される（図１参照）。データ保存用途、例えばＨＤＤなどの磁気ディスク代替が中心のＮＡＮＤ型」という記載参照）や、参考文献２（第２５頁右コラムの下から１４行目乃至同コラム末行の「【フラッシュ・メモリー】（中略）ハード・ディスクに変わる外部記憶デバイスとしても使われる（中略）ＮＡＮＤ型フラッシュ・メモリーは（中略）ハード・ディスクの代替としてはＮＡＮＤ型の方が適している」という記載参照）を見ても判るように、当業者にとって周知な事項であり、また、ディスクの中にアプリケーションを格納することは周知技術であることを勘案すれば、引用発明のファイル用ディスクとしてＮＡＮＤフラッシュメモリ・アプリケーションおよびファイル用記憶装置を採用することは、当業者が容易に想到し得た事項に過ぎない。したがって、上記相違点２も、格別のものではない。
　
　【参考文献１】
　小山健一・他、「不揮発性メモリとそのスケーリング」、電子情報通信学会誌、第７９巻、第５号、社団法人電子情報通信学会、１９９６年５月２５日、第４６９乃至４８４頁、ISSN:0913-5693
　
　【参考文献２】
　「組み込みシステム向けファイル・システム　フラッシュ・メモリー用のジャーナル・ファイル・システムが公開」、日経Ｌｉｎｕｘ、第２巻、第６号、日経ＢＰ社、２０００年６月８日、第２５頁、ISSN:1345-0182
　
　そして、上記で検討した如く、相違点１及び相違点２は格別のものではなく、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。 
　
　７．結び
　以上のとおり、本願発明は引用発明及び上述の周知技術の各々に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　よって、結論のとおり審決する。