【事件の表示】
　特願２００３−１３９３２７「非貫通導通穴を有する多層基板」拒絶査定不服審判事件〔平成１６年１２月　２日出願公開、特開２００４−３４２９３０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１５年５月１６日に出願したものであって、平成１８年１１月１日付けの拒絶理由通知に対して、同年１２月２７日付けで手続補正がされたが、平成１９年６月２１日付で拒絶査定がされ、これに対し、同年７月２７日に拒絶査定不服審判が請求されるとともに、同日付で手続補正がされたものである。
　
２．平成１９年７月２７日付の手続補正についての補正却下の決定
　［補正却下の決定の結論］
　平成１９年７月２７日付の手続補正（以下、「本件補正」という。）を却下する。
　
　［理由］
　本件補正は、特許請求の範囲及び発明の詳細な説明についてするもので、特許請求の範囲については、補正前の請求項１に、
「【請求項１】ダイシング用の分割切断線上に端面電極用の非貫通導通穴を有する配線基板において、電子部品や電子部品素子を実装する部品接続ランドを備えた上部配線基板と、上記分割切断線上に配置する下部配線基板の第２のブラインドビア（Ｂ２）と、上記の上部配線基板の部品接続ランドと下部配線基板の第２のブラインドビア（Ｂ２）とを電気的に接続する第１のブラインドビア（Ｂ１）とを備え、上記第１のブラインドビア（Ｂ１）の直径が、上記第２のブラインドビア（Ｂ２）の直径以下である非貫通導通穴を有する多層基板。」
とあったものを、
「【請求項１】ダイシング用の分割切断線上に端面電極用の非貫通導通穴を有する配線基板において、電子部品や電子部品素子を実装する配線基板の上面導体（Ｌ１）と、配線基板の下面導体（Ｌ３）と、配線基板の銅箔の内層導体（Ｌ２）とからなる３層導体構造であって、電子部品や電子部品素子を実装する部品接続ランドを備えた上部配線基板と、上記内層導体（Ｌ２）上に設けた、上記の分割切断線上の下部配線基板に配置する端面電極用の第２のブラインドビア（Ｂ２）と、上記の上部配線基板の部品接続ランドと下部配線基板の第２のブラインドビア（Ｂ２）とを電気的に接続する第１のブラインドビア（Ｂ１）と、からなることを特徴とする非貫通導通穴を有する多層基板。」
と補正しようとする事項を含むものである。
　
　すると、本件補正における、特許請求の範囲の請求項１についてする補正は、補正前の請求項１に係る発明が具備していた「上記第１のブラインドビア（Ｂ１）の直径が、上記第２のブラインドビア（Ｂ２）の直径以下である」という発明特定事項を削除すること、すなわち、直列的に記載された発明特定事項の一部を削除することを含むものであるから、本件補正は、特許法第１７条の２第４項第２号に掲げる事項、すなわち、特許請求の範囲の減縮を目的とする補正であるとは認められない。
　
　また、特許請求の範囲についてする前記補正が、特許法第１７条の２第４項に規定する他の事項を目的とするものとも認められない。
　
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　平成１９年７月２７日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年１２月２７日付の手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定されるとおりのものであると認める。
　
（３−１）引用例
　原査定の拒絶の理由に引用された、本願の出願前に頒布された刊行物である、特開２００２−１６４６５８号公報（以下、「引用例２」という。）、特開平５−２１８６５３号公報（以下、「引用例１」という。）には、図面とともに以下の技術事項が記載されている。
　
（３−１−１）引用例２（特開２００２−１６４６５８号公報）
（１ａ）「【請求項１】多層基板の表面に電子部品が実装され、外部との電気的接続に使用する電極として前記多層基板の側面に導通溝が形成された，モジュール基板であって、上記多層基板の少なくとも一層には、上記導通溝が形成されていないモジュール基板。」（【請求項１】）  
 　 
（１ｂ）「基板に形成されている配線パターンとチップの端子との電気的接続は、フェイスアップに搭載したチップ部品の端子をワイヤで基板の配線パターンに接続するワイヤボンディングや、フェイスダウンに搭載したチップ部品の端子を半田等で基板の配線パターンに接続する直接接続等で行われている。」（【０００３】） 
 　 
（１ｃ）「【発明の実施の形態】以下、この発明の実施形態であるモジュール基板について説明する。」（【００２８】） 
 　 
（１ｄ）「表面層基板５には、図２に示すように半導体集積回路素子１１や、抵抗素子、インダクタ素子、コンデンサ素子等の受動素子１２が実装されている。半導体集積回路素子１１および受動素子１２がこの発明で言う電子部品に相当する。」（【００３１】） 
 　 
（１ｅ）「中間層基板６および底面層基板７の側面には半円筒形状の導通溝２１が形成されているが、表面層基板５の側面には上記導通溝２１は形成されていない。導通溝２１は、例えば直径０．５ｍｍの半円筒形である。導通溝２１の表面には、Ｎｉ−Ｓｎメッキ、Ｎｉ−Ａｕメッキや半田メッキ等で導体層が形成されている。この導通溝２１は、外部との電気的接続に使用する端面電極である。図２では、表面層基板５にフェイスアップに実装した半導体集積回路素子１１を示している。この半導体集積回路素子１１は、表面層基板５に形成されている配線パターン１５にワイヤ１６で電気的に接続されている。表面層基板５に形成されている配線パターン１５は、例えば線幅０．８ｍｍ、線厚３０μｍであり、周知のエッチングで形成できる。」（【００３２】−【００３３】） 
　
（１ｆ）「異なる面に形成されている配線パターン１５は、基板２に形成したスルーホール１７（またはビアホール）により電気的に接続されている。スルーホール１７の内面には、Ｎｉ−Ｓｎメッキ、Ｎｉ−Ａｕメッキや半田メッキ等で導体層が形成されている。」（【００３５】）
　
（１ｇ）「以下、上述のモジュール基板１の製造工程を説明する。図３（Ａ）に示す大面積表面層基板５Ａには表面層基板５の配線パターンが複数個形成されており、図３（Ｂ）に示す大面積中間層基板６Ａには中間層基板６の配線パターンが複数個形成されており、図３（Ｃ）に示す大面積底面層基板７Ａには底面層基板７の配線パターンが複数個形成されている。・・・上記大面積中間層基板６Ａと大面積底面層基板７Ａとを、表面に形成されている配線パターンの位置を合わせて貼り合わせる。その後、上述のモジュール基板１において導通溝２１を形成する位置にスルーホール２１Ａを形成する。スルーホール２１Ａの内面にＮｉ−Ｓｎメッキ、Ｎｉ−Ａｕメッキや半田メッキ等で導体層を形成する（図４参照）。・・・次に、スルーホール２１Ａを形成した大面積中間層基板６Ａと大面積底面層基板７Ａに対して、大面積表面層基板５Ａを貼り合わせる（図５参照）。・・・その後、大面積表面層基板５Ａ、大面積中間層基板６Ａ、および大面積底面層基板７Ａの表裏面に形成されている配線パターンを電気的に接続するためのスルーホール１７を形成する。そして、ワイヤボンディングや半田付けで、半導体集積回路素子１１や受動素子１２を大面積表面層基板５Ａの表面に実装する（図６参照）。・・・スルーホール２１Ａは、開口面が大面積表面層基板５Ａに覆われている。したがって、上述の封止樹脂３による被覆において、封止樹脂３がスルーホール２１Ａに流入することはない。・・・そして、ダイシング等で個々のモジュール基板１に切り離す。このとき、スルーホール２１Ａの中心を通る線で切り離す。これにより、上述の図１、図２に示した、中間層基板６と底面層基板７との側面に半円筒形状の導通溝２１が形成され、表面層基板５の側面に該導通溝３が形成されていないモジュール基板１が得られる。」（【００３８】−【００４４】） 
　
（１ｈ）「なお、上記実施形態では基板２を３層の基板であるとしたが、２層、４層、５層等の基板であってもよい。また、上記実施形態では表面層基板５にのみ導通溝２１を形成しない例を示したが、導通溝２１を形成しない層は表面層基板５に限定されず、中間層基板６であってもよい。また、導通溝２１を形成しない層も１層に限定されず、複数層であってもよい。」（【００４８】）
　
（３−１−２）引用例１（特開平５−２１８６５３号公報） 
（２ａ）「【請求項１】表面には電子部品を電気的に接続するための回路パターンが形成され、かつ、裏面には他の回路基板に電気的に接続するための端子が形成されたセラミック多層回路基板において、前記セラミック多層回路基板の側面に溝が基板裏面から基板中間層まで形成され、基板表面の前記回路パターンと前記基板中間層とはスルーホールを介して電気的に接続されていることを特徴とするセラミック多層回路基板。」（【請求項１】）
　
（２ｂ）「上記セラミック多層回路基板１１にあっては電気的には部品搭載面１２ａ上の電子部品５０と印刷配線層１３、１４、１５の配線パターン及び端子１８とを接続する形でスルーホール１６及び溝１７が形成されている。そして、スルーホール１６が部品搭載面１２ａ上の配線パターン１２ｂにおけるランド部に形成されており、またスルーホール１６の径は０．２〜０．３ｍｍと非常に小さいため、部品搭載面１２ａにおける実質的な部品搭載面積を狭めることはない。従って、図５における従来のセラミック多層回路基板２１の側面に１ｍｍ程度と大きな直径の貫通溝２７が形成された構造に較べ、実際の部品搭載面積を大きくとることができ、セラミック多層回路基板１１のさらなる小型化を図ることができる。」（【００１６】） 
 　 
（３−２）当審の判断 
（３−２−１）引用例２に記載の発明 
　上記引用例２の摘記（１ｂ）には、基板に形成されている配線パターンとチップの端子との電気的接続が、フェイスダウンに搭載したチップ部品の端子を半田等で基板の配線パターンに接続する直接接続等で行われていることが記載されている。また、摘記（１ｅ）には、「導通溝２１」が「外部との電気的接続に使用する端面電極である」ことが記載されている。
　そうすると、引用例２の摘記（１ａ）〜（１ｈ）をまとめると、引用例２には、
「モジュール基板１において、外部との電気的接続に使用する端面電極となる導通溝２１を形成する位置に、内面に導体層を形成したスルーホール２１Ａを形成した大面積中間層基板６Ａと大面積底面層基板７Ａに対して、大面積表面層基板５Ａを貼り合わせた基板２において、
　ダイシング等で個々のモジュール基板１に切り離す際には、上記スルーホール２１Ａは中心を通る線で切り離されて、該切り離されたスルーホール２１Ａは、中間層基板６と底面層基板７との側面に形成された、例えば直径０．５ｍｍの半円筒形状の導通溝２１となるものであって、
　半導体集積回路素子や、抵抗素子、インダクタ素子、コンデンサ素子等の受動素子の端子を半田等で直接接続する基板の配線パターンを備えた大面積表面層基板５Ａと、
　大面積表面層基板５Ａ、大面積中間層基板６Ａ、および大面積底面層基板７Ａの表裏面に形成されている配線パターンを電気的に接続するためのスルーホール１７とを備えた基板２」
の発明（以下、「引用例２発明」という。）が記載されていると認められる。
　
（３−２−２）対比 
　本願発明と引用例２発明とを対比する。
　引用例２発明の「内面に導体層を形成したスルーホール２１Ａ」は、「大面積中間層基板６Ａと大面積底面層基板７Ａ」に形成され、「大面積表面層基板５Ａ」には、形成されないのであるから、「大面積中間層基板６Ａと、大面積底面層基板７Ａと、大面積表面層基板５Ａを貼り合わせた基板２」における「非貫通導通穴」であるといえる。また、「ダイシング等で個々のモジュール基板１に切り離す際には、上記スルーホール２１Ａは中心を通る線で切り離されて、該切り離されたスルーホール２１Ａは、中間層基板６と底面層基板７との側面に形成された、例えば直径０．５ｍｍの半円筒形状の導通溝２１となる」のであるから、前記「非貫通導通穴」は、「ダイシング用の分割切断線上に形成された端面電極用の非貫通導通穴」であるといえる。
　そして、引用例２発明の「大面積中間層基板と大面積底面層基板に対して、大面積表面層基板を貼り合わせた基板」は、本願発明の「配線基板」及び「多層基板」に相当する。
　また、引用例２発明の「半導体集積回路素子や、抵抗素子、インダクタ素子、コンデンサ素子等の受動素子」、「端子を半田等で直接接続する基板の配線パターン」、「大面積表面層基板」、「大面積底面層基板」、「スルーホール２１Ａ」、「スルーホール１７」は、それぞれ順に本願発明の「電子部品や電子部品素子」、「素子を実装する部品接続ランド」、「上部配線基板」、「下部配線基板」、「第２のブラインドビア（Ｂ２）」、「第１のブラインドビア（Ｂ１）」に相当する。
　さらに、導通溝２１は、外部との電気的接続に使用する端面電極となるのであるから、「大面積表面層基板５Ａ、大面積中間層基板６Ａ、および大面積底面層基板７Ａの表裏面に形成されている配線パターンを電気的に接続するためのスルーホール１７」は、「端子を半田等で直接接続する基板の配線パターン」、すなわち、「上部配線基板の部品接続ランド」と、「中心を通る線で切り離すことによって導通溝２１となるスルーホール２１Ａ」、すなわち「下部配線基板の第２のブラインドビア（Ｂ２）」とを電気的に接続するものといえる。
 　 
　そうすると、本願発明と引用例２発明は、 
「ダイシング用の分割切断線上に端面電極用の非貫通導通穴を有する配線基板において、電子部品や電子部品素子を実装する部品接続ランドを備えた上部配線基板と、上記分割切断線上に配置する下部配線基板の第２のブラインドビア（Ｂ２）と、上記の上部配線基板の部品接続ランドと下部配線基板の第２のブラインドビア（Ｂ２）とを電気的に接続する第１のブラインドビア（Ｂ１）とを備えた非貫通導通穴を有する多層基板。」
の点で一致し、次の点で相違する。 
 　 
　相違点１：本願発明において「第１のブラインドビア（Ｂ１）の直径が、上記第２のブラインドビア（Ｂ２）の直径以下である」であるのに対して、引用例２には、本願発明の「下部配線基板の第２のブラインドビア（Ｂ２）」に相当する「スルーホール２１Ａ」の直径が例えば０．５ｍｍであることは記載されているが、「第１のブラインドビア（Ｂ１）」に相当する「スルーホール１７」の直径が明示されていない点。 
　
（３−２−３）判断 　 
相違点１について 
　引用例１には、表面には電子部品を電気的に接続するための回路パターンが形成され、かつ、裏面には他の回路基板に電気的に接続するための端子が形成された多層回路基板において、前記多層回路基板の側面に溝が基板裏面から基板中間層まで形成され、基板表面の前記回路パターンと前記基板中間層とはスルーホールを介して電気的に接続されていることを特徴とする点で、引用例２発明と構造を共通とする多層回路基板に係る発明が記載されている。そして、引用例１の摘記（２ｂ）には、貫通溝の１ｍｍ程度の直径に対して、スルーホールの径を０．２〜０．３ｍｍとすることで、部品搭載面１２ａにおける実質的な部品搭載面積を狭めることがなくなり、多層回路基板のさらなる小型化を図ることができることが示されている。
　一方、引用例２発明においても、多層基板の更なる小型化が望ましいことは明らかである。
　そして、引用例１に記載された前記「スルーホール」、「貫通溝」は、それぞれの機能に着目すれば、引用例２発明の「スルーホール１７」、「スルーホール２１Ａの中心を通る線で切り離すことで得られた半円筒形状の導通溝２１」に相当するといえる。
　してみれば、当業者であれば、引用例２発明において、多層基板の更なる小型化という効果を考慮して、スルーホール１７の直径を、スルーホール２１Ａの直径以下の、例えば０．２〜０．３ｍｍと設定すること、すなわち、引用例２発明において「第１のブラインドビア（Ｂ１）の直径が、上記第２のブラインドビア（Ｂ２）の直径以下」となるように設定することは容易になし得たことであると認められる。
　
　また、このような構成を採用したことによる効果も当業者が予測し得る範囲のものである。
  
４．むすび
　以上のとおり、本願発明は、引用例２及び引用例１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。