(57)【特許請求の範囲】
【請求項１】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、
前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、
前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、
前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、
前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、
前記オフセット検出手段により検出された検出されたオフセットの絶対値が所定の閾値を超えた場合に、少なくとも前記所定の閾値を超えたオフセット分について前記第１のオフセット補正手段により補正するためのオフセット振り分け手段と、
を具備することを特徴とする直流オフセット除去機能を備えた受信機。
【請求項２】
前記直流オフセット保持手段により保持された前記直流オフセット信号は、前記オフセット検出手段によりオフセットを検出する毎に更新されることを特徴とする請求項１に記載の直流オフセット除去機能を備えた受信機。
【請求項３】
前記所定の閾値は、２のべき乗であることを特徴とする請求項１に記載の直流オフセット除去機能を備えた受信機。
【請求項４】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、
前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、
前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、
前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、
前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、
前記オフセット保持手段に保持されているオフセットの上位ビットを前記ＤＡ変換部によりアナログ値に変換して前記第１のオフセット補正手段によりオフセットを補正すると共に、前記オフセット保持手段に保持されているオフセットの下位ビットを用いて前記第２のオフセット補正手段によりオフセットを補正することを特徴とする直流オフセット除去機能を備えた受信機。
【請求項５】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、
前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、
前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、
前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、
前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、
前記オフセット保持手段は、少なくとも前記オフセット検出手段により検出されたオフセットの初期値を保持する第１の記憶手段と、このオフセットの初期値に基づいて前記第１および第２のオフセット補正手段によりオフセットが補正された後に前記オフセット検出手段により検出された時間と共に変化するオフセットの変動分を保持する第２の記憶手段と、を備えることを特徴とする直流オフセット除去機能を備えた受信機。
【請求項６】
前記第１の記憶手段に記憶されている前記オフセットの初期値は、前記オフセット検出手段により１回だけ検出されてその後は変更されないことを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項７】
前記第１の記憶手段に記憶されている前記オフセットの初期値は、電源投入時に検出されて設定されていることを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項８】
前記第１の記憶手段に記憶されている前記オフセットの初期値は、所定の期間が経過する毎に検出され更新されることを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項９】
前記第１の記憶手段に記憶されている前記オフセットの初期値は、時間と共に変化する前記オフセットの変動分が所定の値を超えた場合に更新されることを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項１０】
前記第２の記憶手段に記憶されている前記オフセットの変動分は、前記ディジタル信号処理部に設けられた前記第２のオフセット補正手段により補正されることを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項１１】
前記第１の記憶手段に記憶されている前記オフセットの初期値は、前記アナログ信号処理部に設けられた前記第１のオフセット補正手段により補正され、前記第２の記憶手段により記憶されている前記オフセットの変動分は、前記ディジタル信号処理部に設けられた前記第２のオフセット補正手段により補正されることを特徴とする請求項５に記載の直流オフセット除去機能を備えた受信機。
【請求項１２】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、
前記受信部を介して入力される受信電界強度を測定する手段と、前記受信電界強度に基づいて前記アナログ信号処理部に複数の利得を設定する手段と、前記アナログ信号処理部に設定される前記複数の利得に対応して発生する複数の直流オフセット値を検出する前記オフセット検出手段と、前記複数の直流オフセット値を保持する前記オフセット保持手段と、前記アナログ信号処理部に設定された利得に対応した直流オフセット値を補正する前記第１のオフセット補正手段と、を備え、
さらに、前記アナログ信号処理部は、前記受信部に入力される前記無線周波数信号の少なくとも同相成分と直交成分との互いに直交する信号を周波数変換するミキサ対と、このミキサ対の出力である同相成分チャネルおよび直交成分チャネルにそれぞれ設けられたベースバンドフィルタとを備え、前記第１のオフセット補正手段は、前記アナログ信号処理部で発生した前記直流オフセットを補正するため少なくとも前記ベースバンドフィルタの前段に設けられていることを特徴とする直流オフセット除去機能を備えた受信機。
【請求項１３】
第１の利得値に設定された前記アナログ信号処理部と、このアナログ信号処理部の出力をディジタル値に変換する前記ＡＤ変換部と、このＡＤ変換部のオーバーフロー状態を検出するオーバーフロー検出回路と、前記オーバーフロー検出回路によりオーバーフロー状態が検出されたときに前記アナログ信号処理部の利得を前記第１の利得値よりも小さな第２の利得値に設定するように制御する制御手段とを備えることを特徴とする請求項１２に記載の直流オフセット除去機能を備えた受信機。
【請求項１４】
前記アナログ信号処理部は、入力された無線周波数信号より発生する直流オフセットを検出して記憶する記憶手段を備え、前記第１のオフセット補正手段は、１回の受信でも前記記憶手段より読み出した第１の利得値に基づいて直流オフセットを補正することを特徴とする請求項１３に記載の直流オフセット除去機能を備えた受信機。
【請求項１５】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、
前記アナログ信号処理部に入力される前記アナログ信号を無入力とするアナログ信号無入力手段を設け、前記アナログ信号が無入力のときに前記オフセット検出手段が前記直流オフセットを検出して、このとき検出された直流オフセット値に基づいて前記第１のオフセット補正手段が直流オフセットを補正し、
前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器と前記受信部との間に設けられた切り替えスイッチにより構成され、
前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器に並列に接続されたアッテネータと、前記増幅器およびアッテネータの前後段にそれぞれ設けられた４つのスイッチと、前記増幅器およびアッテネータの前段の接続線に設けられた５番目のスイッチと、より構成され、前記受信部から前記アナログ信号処理部への信号供給路は常に接続されていても、前記アナログ信号処理部を無入力状態にできることを特徴とする直流オフセット除去機能を備えた受信機。
【請求項１６】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、
前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、
前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、
前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、
前記オフセット検出手段は前記ＡＤ変換部の出力の時間平均により前記直流オフセットを検出し、前記第１のオフセット補正手段は前記ＤＡ変換部によりアナログ信号に変換された直流オフセットを前記アナログ処理部で処理されるアナログ信号より減じることにより直流オフセットを補正し、
前記オフセット検出手段は時分割多重接続システムにおける過去の受信スロットより検出した直流オフセットの時間平均値を初期値として現在の受信スロットの直流オフセットを検出し、前記第１のオフセット補正手段は検出された現在の受信スロットの直流オフセットを補正し、
前記オフセット検出手段は、前記ＡＤ変換部から入力されるディジタル信号を累積加算する累積加算回路と、この累積加算された信号を除算する除算回路とより構成され、前記オフセット保持手段は、前記オフセット検出手段の出力を所定時間ずつ遅延させる複数の遅延回路と、前記遅延回路により遅延させられた値に前記直流オフセットに近いほど重くなるように予め設定された重み付け係数を乗じて出力する複数の重み付け回路と、この重み付け回路の出力の総和を取りその値を直流オフセット値として出力する加算回路と、より構成されていることを特徴とする直流オフセット除去機能を備えた受信機。
【請求項１７】
前記複数の重み付け回路のそれぞれの重み付け係数は、古いほど軽く新しいほど重くなるように設定されていることを特徴とする請求項１６に記載の直流オフセット除去機能を備えた受信機。
【請求項１８】
前記複数の重み付け回路に設定されている前記重み付け係数は、前記オフセット検出右手段により検出される直流オフセットにおける時間と共に変化する変動量に応じて変化することを特徴とする請求項１６に記載の直流オフセット除去機能を備えた受信機。
【請求項１９】
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、
前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、
前記アナログ信号処理部の帯域制限特性を試験するためのテストモードを備えると共に、前記ディジタル信号処理部が、前記アナログ信号処理部の前記帯域制限特性をテストするためのテスト信号を発生させるテスト信号発生器と、前記テストモード時に前記テスト信号発生器より出力される前記テスト信号を前記直流オフセット信号に加算する加算器と、を備え、前記第１の補正手段は、前記ＤＡ変換部によりアナログ信号に変換された後の前記加算器の出力を前記アナログ信号処理部に設けられた帯域制限回路の入力として供給することを特徴とする直流オフセット除去機能を備えた受信機。
【請求項２０】
前記アナログ信号処理部は、前記オフセット検出手段により前記直流オフセットが検出され、前記オフセット保持手段によりこの直流オフセットが保持された後に、このアナログ信号処理部における帯域制限特性を試験することを特徴とする請求項１９に記載の直流オフセット除去機能を備えた受信機。
【請求項２１】
前記アナログ信号処理部は、周波数特性制御信号により前記アナログ信号の帯域制限特性を調整できる機能を有する帯域制限回路を備え、前記ディジタル信号処理部は、前記テストモード時に前記帯域制限回路に供給された前記テスト信号により検出した周波数特性と所望の周波数特性とのずれに応じて、前記周波数特性制御信号を発生させる周波数特性制御手段を備えることを特徴とする請求項１９に記載の直流オフセット除去機能を備えた受信機。
【請求項２２】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット検出手段により検出された検出されたオフセットの絶対値が所定の閾値を超えた場合に、少なくとも前記所定の閾値を超えたオフセット分について前記第１のオフセット補正手段により補正するためのオフセット振り分け手段と、を具備する直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【請求項２３】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、を備え、前記オフセット保持手段に保持されているオフセットの上位ビットを前記ＤＡ変換部によりアナログ値に変換して前記第１のオフセット補正手段によりオフセットを補正すると共に、前記オフセット保持手段に保持されているオフセットの下位ビットを用いて前記第２のオフセット補正手段によりオフセットを補正する直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【請求項２４】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット保持手段は、少なくとも前記オフセット検出手段により検出されたオフセットの初期値を保持する第１の記憶手段と、このオフセットの初期値に基づいて前記第１および第２のオフセット補正手段によりオフセットが補正された後に前記オフセット検出手段により検出された時間と共に変化するオフセットの変動分を保持する第２の記憶手段と、を備える直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【請求項２５】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記受信部を介して入力される受信電界強度を測定する手段と、前記受信電界強度に基づいて前記アナログ信号処理部に複数の利得を設定する手段と、前記アナログ信号処理部に設定される前記複数の利得に対応して発生する複数の直流オフセット値を検出する前記オフセット検出手段と、前記複数の直流オフセット値を保持する前記オフセット保持手段と、前記アナログ信号処理部に設定された利得に対応した直流オフセット値を補正する前記第１のオフセット補正手段と、を具備し、さらに、前記アナログ信号処理部は、前記受信部に入力される前記無線周波数信号の少なくとも同相成分と直交成分との互いに直交する信号を周波数変換するミキサ対と、このミキサ対の出力である同相成分チャネルおよび直交成分チャネルにそれぞれ設けられたベースバンドフィルタとを備え、前記第１のオフセット補正手段は、前記アナログ信号処理部で発生した前記直流オフセットを補正するため少なくとも前記ベースバンドフィルタの前段に設けられている直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【請求項２６】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部に入力される前記アナログ信号を無入力とするアナログ信号無入力手段を設け、前記アナログ信号が無入力のときに前記オフセット検出手段が前記直流オフセットを検出して、このとき検出された直流オフセット値に基づいて前記第１のオフセット補正手段が直流オフセットを補正し、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器と前記受信部との間に設けられた切り替えスイッチにより構成され、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器に並列に接続されたアッテネータと、前記増幅器およびアッテネータの前後段にそれぞれ設けられた４つのスイッチと、前記増幅器およびアッテネータの前段の接続線に設けられた５番目のスイッチと、より構成され、前記受信部から前記アナログ信号処理部への信号供給路は常に接続されていても、前記アナログ信号処理部を無入力状態にできる直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【請求項２７】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記オフセット検出手段は前記ＡＤ変換部の出力の時間平均により前記直流オフセットを検出し、前記第１のオフセット補正手段は前記ＤＡ変換部によりアナログ信号に変換された直流オフセットを前記アナログ処理部で処理されるアナログ信号より減じることにより直流オフセットを補正し、前記オフセット検出手段は時分割多重接続システムにおける過去の受信スロットより検出した直流オフセットの時間平均値を初期値として現在の受信スロットの直流オフセットを検出し、前記第１のオフセット補正手段は検出された現在の受信スロットの直流オフセットを補正し、前記オフセット検出手段は、前記ＡＤ変換部から入力されるディジタル信号を累積加算する累積加算回路と、この累積加算された信号を除算する除算回路とより構成され、前記オフセット保持手段は、前記オフセット検出手段の出力を所定時間ずつ遅延させる複数の遅延回路と、前記遅延回路により遅延させられた値に前記直流オフセットに近いほど重くなるように予め設定された重み付け係数を乗じて出力する複数の重み付け回路と、この重み付け回路の出力の総和を取りその値を直流オフセット値として出力する加算回路と、より構成されている直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。

【請求項２８】
音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、
前記無線周波数信号を送信および受信するための通信網と、
前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部の帯域制限特性を試験するためのテストモードを備えると共に、前記ディジタル信号処理部は、前記アナログ信号処理部の前記帯域制限特性をテストするためのテスト信号を発生させるテスト信号発生器と、前記テストモード時に前記テスト信号発生器より出力される前記テスト信号を前記直流オフセット信号に加算する加算器と、を備え、前記第１の補正手段は、前記ＤＡ変換部によりアナログ信号に変換された後の前記加算器の出力を前記アナログ信号処理部に設けられた帯域制限回路の入力として供給する直流オフセット除去機能を備えた受信機と、
を備えることを特徴とする通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムで使用可能な携帯無線端末に組込れる受信機およびこれを用いた無線通信システムに係り、特にダイレクトコンバージョン受信方式およびスーパーへテロダイン受信方式を用いたものに発生する不要な直流成分である直流オフセット（以下、必要に応じてＤＣオフセットともいう）を除去する機能を備える小型の受信機およびこれを用いた無線通信システムに関する。
【０００２】
【従来の技術】
近年の無線通信システムの飛躍的な発展に伴い、無線端末に対し小型化・低価格化の要求が高まっている。ダイレクトコンバージョン受信方式は、この要求に答える受信方式として注目を集めている。以下、図面を用いてダイレクトコンバージョン受信機の構成と動作原理について説明する。
【０００３】
図５３はダイレクトコンバージョン受信機の基本的な構成を示す図である。ここで、受信部１のアンテナ２で受信された高周波信号は、アナログ信号処理回路１０において、ＲＦ増幅器１１で増幅された後、２系統に分配される。そして、ミキサ１６，ミキサ１７により、各々局部発信器１８から供給される受信信号とほぼ同じ周波数の搬送波とミキシングされ、直接基底周波数帯（ベースバンド）へと周波数変換される。ここで、局部発信器１８は、ミキサ１６には直接接続され、また、ミキサ１７にはπ／２移相器１９を介して接続されている。従って、ベースバンドに周波数変換された２系統の信号はお互いにπ／２の位相を持っている。この２系統のベースバンド信号は、各々チャネル選択の役目をするローパスフィルタ（以下、ＬＰＦ―Ｌｏｗ−Ｐａｓｓ    Ｆｉｌｔｅｒ―と略記する。）２２，２３によって不要周波数成分が除去される。この後、ベースバンド信号は、ベースバンド増幅器２６，２７によって所望の信号レベルまで増幅された後、アナログ／ディジタル（以下、Ａ／Ｄと略記する。）変換器３にてＡ／Ｄ変換され、ディジタル信号処理回路４０を構成する検波・復調手段にて原データに復調される。
【０００４】
このダイレクトコンバージョン受信方式においては、受信信号を直接ベースバンドに周波数変換するため、中間周波数を持たず、原理的にイメージ応答が存在しない。従って、スーパーへテロダイン方式で必須のイメージ除去用の急峻なフィルタが不要になるという利点がある。また、チャネル選択用のＬＰＦ２２，２３を大規模集積回路（ＬＳＩ）化することが可能であり、近年のＬＳＩの飛躍的な進歩と共に、受信機の小型化、低価格化を実現できる利点があった。
【０００５】
さて、ダイレクトコンバージョン受信方式は小形化・低価格化には適しているが、この受信方式においては以下のような問題点がある。この問題点について、図５４を用いて説明する。
【０００６】
図５４（ａ）で、ミキサ１６（または１７）で周波数変換操作を行なうために必要な基準搬送波が局部発振器１８から供給される。ここで、ミキサ１６のローカルポート１６ａとＲＦポート１６ｂ間のアイソレーションは、理想的には無限大であることが望ましいが、実際には概ね３０ｄＢ程度である。したがって、ローカルポート１６ａから入力された基準搬送波はＲＦポート１６ｂ側にリークされて、その一部はＲＦ増幅器１１の出力側で反射して反射波３２となり、ミキサ１６に再入力される。あるいは、ＲＦ増幅器１１を通過してアンテナ２へリークされて、符号３４に示すように、アンテナ２から外部へ放射された後、反射物３６で反射してアンテナ２から再入力され、反射波３５となって再度ミキサ１６に入力される。これら反射波３２，３５は、局部発振器１８からの基準搬送波とミキサ１６でミキシングされることになる（セルフミキシング）。ここで、反射波３２，３５は、基準搬送波と同じ周波数であるため、セルフミキシングによってミキサ１６の出力の中に直流出力成分（以下ＤＣオフセット）となって表れる。
【０００７】
図５４（ｂ）は、このＤＣオフセットの様子を周波数軸上で表した図である。すなわち、ダイレクトコンバージョン方式では、所望波は本来ＤＣ成分を含むベースバンド周波数帯に周波数変換されるため、反射によって生じたＤＣオフセット成分７が所望波６に重畳する形になる。この種のＤＣオフセットは、特に遅延検波に於いては受信誤り率を劣化させる要因となることが知られており、所望の受信誤り率を得るためのＤ（＝所望波）Ｕ（＝ＤＣオフセット成分）比（以下Ｄ／Ｕ）として、例えば２０〜３０ｄＢを得られる程度までＤＣオフセット成分を減衰させる必要がある。しかし、局部発振器１８から供給される基準搬送波は、通常０ｄＢｍ程度もあり、これに伴って生じる反射波３２，３５も、本来受信すべき所望波レベルよりも大きなレベルになるのが普通である。そのため、所望のＤ／Ｕを得る必要上から、ミキサ１６の出力側でＤＣオフセット成分のみを除去する手段が必要となる。
【０００８】
このＤＣオフセットを除去するために従来から用いられていた方法としては、図５３に示すように、ミキサ１６，１７の出力に交流結合手段（以下、ＡＣカップル）３０，３１を備える方法がある。この方法は、ＤＣオフセットが常時一定である場合には効果があるが、ＤＣオフセットが時間と共に変動する場合には次のような問題がある。図５５（ａ）は、ＡＣカップル無しのミキサ１６の出力であり、所望波１０８にＤＣオフセット１０４が重畳した場合を示している。ここで期間１０１でのＤＣオフセット１０４が、時刻ｔ’１０３で、ＤＣオフセット１０５に変化したとする。これは、図５４でＲＦ増幅器１１の回路の動作条件が変化した場合に相当し、例えば、時刻ｔ’１０３でディジタル信号処理回路４からの制御信号３３に基づいてＲＦ増幅器１１の利得を切り換えた場合に、ＲＦ増幅器１１の出力インピーダンスが変化して反射量３２が変動する場合などが考えられる。
【０００９】
このとき、図５５（ａ）の時刻ｔ’１０３前までのＤＣオフセット１０４と時刻ｔ’１０３後のＤＣオフセット１０５の差分１０６が、ＤＣオフセット変動となる。このような場合に、ミキサ１６の出力にＡＣカップル３０を施した状態を図５５（ｂ）に示す。すなわち、上記ＤＣオフセットの差分１０６の影響で、ＡＣカップル３０の時定数に対応した過渡応答１０９が期間１０７で生じる。この過渡応答１０９が収まるまでに受信すべき信号が到来すると、所望波はＤＣオフセットの影響を受け、受信特性の劣化を生じる。すなわち、ＡＣカップル３０を用いてもＤＣオフセットの影響を除去できないことになる。さらに、ＡＣカップル３０を用いる場合には、図５５（ｂ）に示すように、ＤＣ成分の含まれる所望信号に対しては、図５４（ｂ）に示すＡＣカップルの周波数特性８により所望波の一部が削除され、これによっても受信特性が劣化するという欠点があった。
【００１０】
上述のように、ＲＦ増幅器１１に対して利得を切り換える手段をもうけることは、特にダイレクトコンバージョン受信機においては、受信ダイナミックレンジを拡大するためにしばしば用いられる方法である。また、小形受信機においてバッテリの消耗を防ぐためにも通常行なわれる方法である。このようなＲＦ回路に対するバッテリセービング制御によっても回路の動作条件の変化が生じるため、上記と同様のＤＣオフセット変動が生じる。したがって、上記の様なＤＣオフセット変動の影響を回避することは、小形受信機、特にダイレクトコンバージョン受信機では必須のものとなる。
【００１１】
また、これまでの説明からも分かるように、一般にＤＣオフセットの変動する速さは、ミキサ１６へ再入力する反射波の変動する速さに対応している。これについては、これまで図５３のＲＦ増幅器１１からの反射波３２を中心に説明してきた。これに対して、図５４（ａ）において、アンテナ２から放射されて外部の反射物３６によって反射されミキサ１６に再入力する場合には、外部の反射物３６の状態の変化する速さに対応してミキサ１６の出力におけるＤＣオフセット量も変動することになる。例えば、外部の反射物３６が移動車両であるような場合には、移動速度に基づいて生じるフェージングピッチと同じ速さでＤＣオフセット量が変化することになる。
【００１２】
この状況を示したのが図５６である。ここで、図５６（ｂ）の１１１はＴＤＭＡフレームであり、周期的に自端末に割り当てられた受信スロット１１２，１１６を周期的に受信している。図５６（ａ）はＤＣオフセットを表しており、１０５はフェージングピッチに対応して生じる比較的高速のＤＣオフセット変動である。一方、１１３，１１４もＤＣオフセットであり、時刻ｔ’１０３でバッテリセービングもしくは利得切り換え等が行なわれることにより変化するような比較的遅いＤＣオフセットの変動分である。したがって、実環境下でのダイレクトコンバージョン受信機では、この様な高速なＤＣオフセット変動と、低速なＤＣオフセット変動が混在している。このため、実用的には、ＤＣオフセットの生じる原因やＤＣオフセットの時間変動の違い等に応じて、より柔軟にＤＣオフセット変動の影響を除去できるようにすることが望ましい。
【００１３】
また、以上に述べたＤＣオフセット変動に関する問題点は、上述したゼロＩＦ受信機ばかりでなく、図５７に示すような受信周波数を一度中間周波数に周波数変換した後、再度、ベースバンドに周波数変換するいわゆるスーパヘテロダイン受信方式においても同様に発生する。すなわち、図５７は、アナログの直交復調部を備える受信機の基本的な構成を示す図である。ここで、アンテナ２を含む受信部１により受信された高周波信号は、ＲＦ増幅器１１にて増幅される。この信号は、周波数変換部１２により中間周波数に周波数変換される。
【００１４】
すなわち、周波数変換部１２のミキサ１４で局部発振器１３からの基準信号と乗算され、ＢＰＦ（バンドパスフィルタ）１５で乗算の際に生じた広域成分が取り除かれる。この周波数変換部１２により中間周波数に周波数変換された受信信号は、この後で２系統に分配される。そして、ミキサ１６，ミキサ１７で、それぞれ局部発振器１８から供給される中間周波数信号とほぼ同じ周波数の搬送波とミキシングされ、ベースバンド周波数帯に周波数変換（直交復調）される。ここで、局部発振器１８は、ミキサ１６に接続されると共に、π／２移相器１９を介してミキサ１７にも接続されている。したがって、ベースバンドに周波数変換された２系統の信号は、互いにπ／２の位相を持っている。この２系統のベースバンド信号は、それぞれ、チャネル選択の役目をするＬＰＦ（ローパスフィルタ）１８，ＬＰＦ１９によって、所望チャネル以外の不要周波数成分が除去される。この後、ベースバンド増幅器２６，２７によって所望の信号レベルまで増幅された後、Ａ／Ｄ変換器３にてＡ／Ｄ変換され、ディジタル信号処理回路４に内蔵される検波器で原信号に復調される。尚、ＲＦ増幅器１１の後段にイメージ除去用のフィルタが必要であるが、以後もこのフィルタについては省略する。
【００１５】
図５７に示す構成を有するスーパヘテロダイン受信機においても、上述したゼロＩＦ受信機と同様に動作するので、図５４ないし図５６を用いて説明したＤＣオフセットの時間変動に伴う問題点と同様の問題点が生じていた。
【００１６】
また、上記直交復調部を備える受信機やゼロＩＦ受信機においては、無線部での利得切替を行なう必要がある。この利得切替を行なう場合の従来例について、図５８ないし図６２を用いて説明する。図５８は、ゼロＩＦ受信機に無線部利得切替を適用した従来例を示している。図５８において、アナログ信号処理回路１０Ａは、ＡＣカップル３０，３１がないことを除けば、図５３のアナログ信号処理回路１０と同一の構成を備えている。無線部利得切替の無線部は、例えば図５８においては、ＲＦ増幅器１１、ミキサ１６，１７、増幅器２６，２７を含む前記アナログ信号処理回路１０Ａのことをいう。
【００１７】
図５８においては、検波器３６の前段のＩＱ信号１１７を取り出して、受信電界強度の検出と比較を行なう強度検出・比較回路３７に入力している。この強度検出・比較回路３７により受信電界強度が計算されて、基準電圧３８と比較される。これにより、ＲＦ増幅器１１、ミキサ１６，１７、増幅器２６，２７に設定すべき最適な利得が決定され、利得制御信号１２１が送出される。すなわち、ＲＦ増幅器１１、ミキサ１６，１７、増幅器２６，２７に対して、利得制御信号１１８，１１９，１２０が供給される。利得切替制御は受信電界強度に応じて、例えば図５９に示す表のように、各回路の利得を設定することにより行なわれる。図５９においては、無線部の利得の組み合わせによりモードＡからＥまでの５つの受信モードを設け、１００ｄＢの受信ダイナミックレンジを確保できるようにしている。
【００１８】
ところが、図５８に示す無線部利得切替を行なう場合には、特にＤＣオフセットに関して次の様な問題が生じる。この問題を図６０および図６１を用いて説明する。図６０（ａ），図６１（ａ）は、図５８のゼロＩＦ受信機のＩＱチャネルの内の一方のチャネルのみを示した図である。ここで、ＲＦ増幅器１１の利得を切り換えることによりミキサ１６のＤＣオフセット出力が変動することを説明する。図６０（ａ）は図５９でモードＥの状態、すなわちＲＦ増幅器１１の利得が０ｄＢに設定されている状態を示している。一方、図６１（ａ）はモードＤの状態、すなわちＲＦ増幅器１１の利得は２０ｄＢに設定されている。図６０（ａ）の状態から、制御部（図示せず）から送出されたＲＦ増幅器利得切替制御信号１１８によって、ＲＦ増幅器１１の利得が図６１の２０ｄＢに切り替わったとする（図５９のモードＥからモードＤ）。この時、局部発振器１８からミキサ１６を通過してＲＦ増幅器１１により反射される量は、図６０（ａ）の反射波１２４と図６１（ａ）の反射波１２５では異なる値となる。これは、ＲＦ増幅器１１の出力インピーダンスが図６０（ｂ）と図６１（ｂ）とでは異なる値となるからである。このとき、図６０（ｂ）および図６１（ｂ）のいずれの場合も、ミキサ出力１２２にはセルフミキサシングによる直流（ＤＣ）成分が所望信号成分１２３に重畳して生じる。ここで、図６０（ｂ）の場合のミキサＤＣ出力ＤＣＬＯＷと、図６１（ｂ）の場合のミキサのＤＣ出力ＤＣＨＩＧＨは上記の理由から異なった値となる。したがって、ＲＦ増幅器１１の利得が０ｄＢ（図６０（ｂ）の状態）から２０ｄＢ（図６１（ｂ）の状態）に切り替わった時点（図５９のモードＥからモードＤ）で、ミキサ１６の出力にはＤＣＬＯＷとＤＣＨＩＧＨの差分のＤＣオフセット変動が発生する。
【００１９】
以上のように、ミキサ１６の利得が一定（モードＥからモードＤ切替時のミキサ利得の変化分＝０ｄＢ）であっても、ミキサ１６の出力にはＲＦ増幅器１１の利得切替に従ってＤＣオフセット変動が生じることになる。
【００２０】
以上に説明したＤＣオフセット出力が変化する現象は、ＲＦ増幅器１１の利得を変化させた場合にだけ発生するわけではない。ミキサ１６、増幅器２６などの利得の変化によってもＲＦ増幅器１１の利得変化の場合と同様にＤＣオフセットの変化が生じる。さらに、利得の異なる回路では、回路単体での出力ＤＣ成分が異なるため、このことによっても回路の利得を切り換えた時点でＤＣオフセット変動が生じる。
【００２１】
通話中に、このようなＤＣオフセットの変動が生じると、非常に高速のＤＣオフセット変動の補正が要求される。この様子を図６２を用いて説明する。図６２（ａ）はＴＤＭＡの受信タイムスロットを示す図、図６２（ｂ）は受信タイムスロットの拡大図である。図６２（ａ）において符号ＴはＴＤＭＡフレーム長である。自端末に割り当てられた受信タイムスロット１２６を図５９のモードＥで受信した後、利得切替タイミング１２９でモードＤに移り、次のスロット１２７を受信することを考える。ここで、利得切替タイミング１２９で、ＤＣオフセットはＤからＥへ変動する。ＤＣオフセットを補正する場合には、受信タイムスロットの開始時間１３０までにＤＣオフセット補正を行なう必要がある。しかし、フレーム長Ｔが非常に短いシステムにおいては、所要の演算時間が間に合わない可能性もある。さらに、図６２（ｂ）に示すように、自端末に割り当てられた受信タイムスロット１２７の中で、モードＡ、モードＢ、モードＣ、モードＤ、モードＥの利得切替行なう必要がある場合には、瞬時にＤＣオフセット補正を行なう必要がある。瞬時のＤＣオフセット補正が実現できない場合には、図６２（ｂ）に示す様に各受信モードでのＤＣオフセットＡ、Ｂ、Ｃ、Ｄ、Ｅが異なるため、これらのＤＣオフセット変動分が所望信号に重畳し、受信特性が非常に劣化することになる。
【００２２】
また、従来のダイレクトコンバージョン受信機においては、ＬＰＦ１８，１９のＬＳＩ化が可能ではあるが、ＬＳＩ化する素子のばらつきによりカットオフ周波数のばらつきのため、十分なチャネル選択ができなかったり、必要な信号まで削られてしまうことになり、受信特性が劣化してしまうことがあった。
【００２３】
【発明が解決しようとする課題】
以上説明したように、従来のダイレクトコンバージョン受信機においては、受信した信号をアナログ信号処理回路で処理する際に発生するＤＣオフセットにより、受信誤り率が劣化してしまうという問題があった。また、また、スーパーへテロダイン受信機においても、ＤＣオフセットの時間変動に伴う受信誤り率の低下は問題となっている。
【００２４】
また、ＡＣカップルのみによりこのＤＣオフセットを除去しようとしても、ＤＣオフセットに時間変動が生じた場合にはＡＣカップルにおける過渡応答のためＤＣオフセットの影響を完全に除去できないという欠点があった。さらには、直流の信号成分を有する受信信号に対して、ＡＣカップルは信号成分の一部を削除することになるので、この信号成分の一部削除に伴って受信特性を劣化させてしまう場合もあり、ＡＣカップルをアナログ信号処理部に設けるだけでは充分なＤＣオフセット除去機能を発揮することができないと言う問題もあった。
【００２５】
このように受信した信号をアナログ信号処理回路で処理する際に発生するＤＣオフセットによる受信誤り率の劣化のため、このような受信機を用いるシステムでは良好な通話できないという欠点があった。
【００２６】
また、従来の直交復調部を備えた受信機においては、アナログ信号処理部で発生するＤＣオフセットによる受信特性の劣化が問題となっていた。また、ＤＣオフセットを検出して、補正する方法も考えられるが、ＤＣオフセット検出・補正に掛かる時間が問題となっていた。従って、受信レベルに急激な振幅変化があった場合や、受信レベルが不明な場合に必要となる無線部の高速利得切替の際に発生するＤＣオフセット変動には対応できないという問題があった。
【００２７】
また、ＬＳＩ化するフィルタのカットオフ周波数のばらつきにより受信特性が劣化するという問題もあった。このように受信した信号をアナログ信号処理回路で処理する際に発生するＤＣオフセットやフィルタのカットオフ周波数のばらつきによる受信誤り率の劣化のため、このような受信機を用いシステムでは良好な通話ができないという欠点があった。
【００２８】
さらに、ＤＣオフセット検出を行なう場合、検出すべきＤＣオフセット成分以外にＤＣ成分を持つ信号波が受信されると、ＤＣオフセットを正確に検出出来なくなる。このため、アンテナから、特に他の無線通信システムで使用されている電波が受信されると、この到来波の影響でＤＣオフセット検出が正確にできなくなる可能性があった。
【００２９】
本発明は、アナログ処理部に発生するＤＣオフセットが時間と共に変動する場合であっても、この時間変動に追従して正確にＤＣオフセットの除去を行なうことのできる受信機およびこの受信機を用いた通信システムを提供することを目的としている。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット検出手段により検出された検出されたオフセットの絶対値が所定の閾値を超えた場合に、少なくとも前記所定の閾値を超えたオフセット分について前記第１のオフセット補正手段により補正するためのオフセット振り分け手段と、を具備することを特徴としている。
【００３１】
また、請求項２に係る受信機は、請求項１に記載された受信機において、前記オフセット保持手段に保持された直流オフセットは、前記オフセット検出手段によりオフセットを検出する毎に更新されることを特徴としている。
【００３２】
また、請求項３に係る受信機は、請求項１に記載された受信機において、前記所定の閾値は、２のべき乗であることを特徴としている。
【００３３】
また、請求項４に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット保持手段に保持されているオフセットの上位ビットを前記ＤＡ変換部によりアナログ値に変換して前記第１のオフセット補正手段によりオフセットを補正すると共に、前記オフセット保持手段に保持されているオフセットの下位ビットを用いて前記第２のオフセット補正手段によりオフセットを補正することを特徴としている。
【００３４】
また、請求項５に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット保持手段は、少なくとも前記オフセット検出手段により検出されたオフセットの初期値を保持する第１の記憶手段と、このオフセットの初期値に基づいて前記第１および第２のオフセット補正手段によりオフセットが補正された後に前記オフセット検出手段により検出された時間と共に変化するオフセットの変動分を保持する第２の記憶手段と、を備えることを特徴としている。
【００３５】
また、請求項６に係る受信機は、請求項５に記載の受信機において、前記第１の記憶手段に記憶されている前記オフセットの初期値は、前記オフセット検出手段により１回だけ検出されてその後は変更されないことを特徴としている。
【００３６】
また、請求項７に係る受信機は、請求項５に記載の受信機において、前記第１の記憶手段に記憶されている前記オフセットの初期値は、電源投入時に検出されて設定されていることを特徴としている。
【００３７】
また、請求項８に係る受信機は、請求項５に記載の受信機において、前記第１の記憶手段に記憶されている前記オフセットの初期値は、所定の期間が経過する毎に検出され更新されることを特徴としている。
【００３８】
また、請求項９に係る受信機は、請求項５に記載された受信機において、前記第１の記憶手段に記憶されている前記オフセットの初期値は、時間と共に変化する前記オフセットの変動分が所定の値を超えた場合に更新されることを特徴としている。
【００３９】
また、請求項１０に係る受信機は、請求項５に記載の受信機において、前記第２の記憶手段に記憶されている前記オフセットの変動分は、前記ディジタル信号処理部に設けられた前記第２のオフセット補正手段により補正されることを特徴としている。
【００４０】
また、請求項１１に係る受信機は、請求項５に記載の受信機において、前記第１の記憶手段に記憶されている前記オフセットの初期値は、前記アナログ信号処理部に設けられた前記第１のオフセット補正手段により補正され、前記第２の記憶手段により記憶されている前記オフセットの変動分は、前記ディジタル信号処理部に設けられた前記第２のオフセット補正手段により補正されることを特徴としている。
【００４１】
また、請求項１２に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記受信部を介して入力される受信電界強度を測定する手段と、前記受信電界強度に基づいて前記アナログ信号処理部に複数の利得を設定する手段と、前記アナログ信号処理部に設定される前記複数の利得に対応して発生する複数の直流オフセット値を検出する前記オフセット検出手段と、前記複数の直流オフセット値を保持する前記オフセット保持手段と、前記アナログ信号処理部に設定された利得に対応した直流オフセット値を補正する前記第１のオフセット補正手段と、を備え、さらに、前記アナログ信号処理部は、前記受信部に入力される前記無線周波数信号の少なくとも同相成分と直交成分との互いに直交する信号を周波数変換するミキサ対と、このミキサ対の出力である同相成分チャネルおよび直交成分チャネルにそれぞれ設けられたベースバンドフィルタとを備え、前記第１のオフセット補正手段は、前記アナログ信号処理部で発生した前記直流オフセットを補正するため少なくとも前記ベースバンドフィルタの前段に設けられていることを特徴としている。
【００４２】
また、請求項１３に係る受信機は、請求項１２に記載された受信機において、第１の利得値に設定された前記アナログ信号処理部と、このアナログ信号処理部の出力をディジタル値に変換する前記ＡＤ変換部と、このＡＤ変換部のオーバーフロー状態を検出するオーバーフロー検出回路と、前記オーバーフロー検出回路によりオーバーフロー状態が検出されたときに前記アナログ信号処理部の利得を前記第１の利得値よりも小さな第２の利得値に設定するように制御する制御手段とを備えることを特徴としている。
【００４３】
また、請求項１４に係る受信機は、請求項１３に記載の受信機において、前記アナログ信号処理部は、入力された無線周波数信号より発生する直流オフセットを検出して記憶する記憶手段を備え、前記第１のオフセット補正手段は、１回の受信でも前記記憶手段より読み出した第１の利得値に基づいて直流オフセットを補正することを特徴としている。
【００４４】
また、請求項１５に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部に入力される前記アナログ信号を無入力とするアナログ信号無入力手段を設け、前記アナログ信号が無入力のときに前記オフセット検出手段が前記直流オフセットを検出して、このとき検出された直流オフセット値に基づいて前記第１のオフセット補正手段が直流オフセットを補正し、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器と前記受信部との間に設けられた切り替えスイッチにより構成され、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器に並列に接続されたアッテネータと、前記増幅器およびアッテネータの前後段にそれぞれ設けられた４つのスイッチと、前記増幅器およびアッテネータの前段の接続線に設けられた５番目のスイッチと、より構成され、前記受信部から前記アナログ信号処理部への信号供給路は常に接続されていても、前記アナログ信号処理部を無入力状態にできることを特徴としている。
【００４５】
また、請求項１６に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記オフセット検出手段は前記ＡＤ変換部の出力の時間平均により前記直流オフセットを検出し、前記第１のオフセット補正手段は前記ＤＡ変換部によりアナログ信号に変換された直流オフセットを前記アナログ処理部で処理されるアナログ信号より減じることにより直流オフセットを補正し、前記オフセット検出手段は時分割多重接続システムにおける過去の受信スロットより検出した直流オフセットの時間平均値を初期値として現在の受信スロットの直流オフセットを検出し、前記第１のオフセット補正手段は検出された現在の受信スロットの直流オフセットを補正し、前記オフセット検出手段は、前記ＡＤ変換部から入力されるディジタル信号を累積加算する累積加算回路と、この累積加算された信号を除算する除算回路とより構成され、前記オフセット保持手段は、前記オフセット検出手段の出力を所定時間ずつ遅延させる複数の遅延回路と、前記遅延回路により遅延させられた値に前記直流オフセットに近いほど重くなるように予め設定された重み付け係数を乗じて出力する複数の重み付け回路と、この重み付け回路の出力の総和を取りその値を直流オフセット値として出力する加算回路と、より構成されていることを特徴としている。
【００４６】
また、請求項１７に係る受信機は、請求項１６に記載された受信機において、前記複数の重み付け回路のそれぞれの重み付け係数は、古いほど軽く新しいほど重くなるように設定されていることを特徴としている。
【００４７】
さらに、請求項１８に係る受信機は、請求項１６に記載された受信機において、前記複数の重み付け回路に設定されている前記重み付け係数は、前記オフセット検出右手段により検出される直流オフセットにおける時間と共に変化する変動量に応じて変化することを特徴としている。
【００４８】
また、請求項１９に係る受信機は、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、を備える直流オフセット除去機能を備えた受信機において、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部の帯域制限特性を試験するためのテストモードを備えると共に、前記ディジタル信号処理部が、前記アナログ信号処理部の前記帯域制限特性をテストするためのテスト信号を発生させるテスト信号発生器と、前記テストモード時に前記テスト信号発生器より出力される前記テスト信号を前記直流オフセット信号に加算する加算器と、を備え、前記第１の補正手段は、前記ＤＡ変換部によりアナログ信号に変換された後の前記加算器の出力を前記アナログ信号処理部に設けられた帯域制限回路の入力として供給することを特徴としている。
【００４９】
また、請求項２０に係る受信機は、請求項１９に記載された受信機において、前記アナログ信号処理部は、前記オフセット検出手段により前記直流オフセットが検出され、前記オフセット保持手段によりこの直流オフセットが保持された後に、このアナログ信号処理部における帯域制限特性を試験することを特徴としている。
【００５０】
また、請求項２１に係る受信機は、請求項１９に記載された受信機において、前記アナログ信号処理部は、周波数特性制御信号により前記アナログ信号の帯域制限特性を調整できる機能を有する帯域制限回路を備え、前記ディジタル信号処理部は、前記テストモード時に前記帯域制限回路に供給された前記テスト信号により検出した周波数特性と所望の周波数特性とのずれに応じて、前記周波数特性制御信号を発生させる周波数特性制御手段を備えることを特徴としている。
【００５１】
また、請求項２２に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット検出手段により検出された検出されたオフセットの絶対値が所定の閾値を超えた場合に、少なくとも前記所定の閾値を超えたオフセット分について前記第１のオフセット補正手段により補正するためのオフセット振り分け手段と、を具備する直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００５２】
また、請求項２３に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、を備え、前記オフセット保持手段に保持されているオフセットの上位ビットを前記ＤＡ変換部によりアナログ値に変換して前記第１のオフセット補正手段によりオフセットを補正すると共に、前記オフセット保持手段に保持されているオフセットの下位ビットを用いて前記第２のオフセット補正手段によりオフセットを補正する直流オフセット除去機能を備えた受信機とを備えることを特徴としている。
【００５３】
また、請求項２４に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記ディジタル信号処理部に設けられて前記オフセット保持手段により保持された前記直流オフセット信号の一部をディジタル的に減じて前記直流オフセットを低減させる第２のオフセット補正手段と、前記オフセット保持手段は、少なくとも前記オフセット検出手段により検出されたオフセットの初期値を保持する第１の記憶手段と、このオフセットの初期値に基づいて前記第１および第２のオフセット補正手段によりオフセットが補正された後に前記オフセット検出手段により検出された時間と共に変化するオフセットの変動分を保持する第２の記憶手段と、を備える直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００５４】
また、請求項２５に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、前記受信部を介して入力される受信電界強度を測定する手段と、前記受信電界強度に基づいて前記アナログ信号処理部に複数の利得を設定する手段と、前記アナログ信号処理部に設定される前記複数の利得に対応して発生する複数の直流オフセット値を検出する前記オフセット検出手段と、前記複数の直流オフセット値を保持する前記オフセット保持手段と、前記アナログ信号処理部に設定された利得に対応した直流オフセット値を補正する前記第１のオフセット補正手段と、を具備し、さらに、前記アナログ信号処理部は、前記受信部に入力される前記無線周波数信号の少なくとも同相成分と直交成分との互いに直交する信号を周波数変換するミキサ対と、このミキサ対の出力である同相成分チャネルおよび直交成分チャネルにそれぞれ設けられたベースバンドフィルタとを備え、前記第１のオフセット補正手段は、前記アナログ信号処理部で発生した前記直流オフセットを補正するため少なくとも前記ベースバンドフィルタの前段に設けられている直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００５５】
また、請求項２６に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部に入力される前記アナログ信号を無入力とするアナログ信号無入力手段を設け、前記アナログ信号が無入力のときに前記オフセット検出手段が前記直流オフセットを検出して、このとき検出された直流オフセット値に基づいて前記第１のオフセット補正手段が直流オフセットを補正し、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器と前記受信部との間に設けられた切り替えスイッチにより構成され、前記アナログ信号無入力手段は、前記アナログ信号処理部に設けられた無線周波数信号増幅器に並列に接続されたアッテネータと、前記増幅器およびアッテネータの前後段にそれぞれ設けられた４つのスイッチと、前記増幅器およびアッテネータの前段の接続線に設けられた５番目のスイッチと、より構成され、前記受信部から前記アナログ信号処理部への信号供給路は常に接続されていても、前記アナログ信号処理部を無入力状態にできる直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００５６】
また、請求項２７に係る通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記オフセット検出手段は前記ＡＤ変換部の出力の時間平均により前記直流オフセットを検出し、前記第１のオフセット補正手段は前記ＤＡ変換部によりアナログ信号に変換された直流オフセットを前記アナログ処理部で処理されるアナログ信号より減じることにより直流オフセットを補正し、前記オフセット検出手段は時分割多重接続システムにおける過去の受信スロットより検出した直流オフセットの時間平均値を初期値として現在の受信スロットの直流オフセットを検出し、前記第１のオフセット補正手段は検出された現在の受信スロットの直流オフセットを補正し、前記オフセット検出手段は、前記ＡＤ変換部から入力されるディジタル信号を累積加算する累積加算回路と、この累積加算された信号を除算する除算回路とより構成され、前記オフセット保持手段は、前記オフセット検出手段の出力を所定時間ずつ遅延させる複数の遅延回路と、前記遅延回路により遅延させられた値に前記直流オフセットに近いほど重くなるように予め設定された重み付け係数を乗じて出力する複数の重み付け回路と、この重み付け回路の出力の総和を取りその値を直流オフセット値として出力する加算回路と、より構成されている直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００５７】
また、請求項２８に係る無線通信システムは、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備すると共に、前記アナログ信号処理部の帯域制限特性を試験するためのテストモードを備えると共に、前記ディジタル信号処理部は、前記アナログ信号処理部の前記帯域制限特性をテストするためのテスト信号を発生させるテスト信号発生器と、前記テストモード時に前記テスト信号発生器より出力される前記テスト信号を前記直流オフセット信号に加算する加算器と、を備え、前記第１の補正手段は、前記ＤＡ変換部によりアナログ信号に変換された後の前記加算器の出力を前記アナログ信号処理部に設けられた帯域制限回路の入力として供給する直流オフセット除去機能を備えた受信機と、を備えることを特徴としている。
【００６０】
上述の如く通信システムを構成すれば、受信機のＡ／Ｄ変換器の入力でアナログ信号処理回路で発生するＤＣオフセットを低減できるので、信号がＤＣオフセットによりＡ／Ｄ変換器の入力範囲を越え歪むのを防ぐことができ受信誤り率の劣化を低減でき、良好な通信を行なうことができる。また、ＡＣカップルを用いないので、ＤＣオフセットの時間変化の過渡応答による影響を受けないので、受信誤り率を劣化させることはないので良好な通信を行なうことができる。さらに、特にＤＣを含む低周波成分を多く含む変調方式を用いる信号に対して誤差となるＤＣオフセット成分のみを除去できるので、受信信号の誤り率を低減することででき、良好な通信を行なうことができる。
【００６１】
また、以上のように構成すれば、電源投入時に１度だけオフセット値を記憶させることにより大まかなオフセットは通話開始直後であっても除去できるため受信誤り率の劣化を低減することができる。
【００６２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明に係る直流オフセット除去機能を備えた受信機の好適な実施形態について詳細に説明する。図１は、本発明の第１実施形態に係るＤＣオフセット除去機能を備えた受信機の構成を示すブロック構成図である。
【００６３】
図１において、信号入力部１を構成するアンテナ２で受信された高周波信号はアナログ信号処理回路１０において、ＲＦ増幅器１１で増幅された後、局部発振器１３，ミキサ１４，バンドパスフィルタ（以下、ＢＰＦ―Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ―と略記する）１５で構成される周波数変換器２０２で一度中間周波数に変換した後、２系統に分配される。そして、ミキサ１６，ミキサ１７で、各々局部発信器１８から供給される中間周波信号とほぼ同じ周波数の搬送波とミキシングされ、直接ベースバンド周波数帯に周波数変換される。ここで、局部発信器１８は、ミキサ１６には直接接続され、また、ミキサ１７にはπ／２移相器１９を介して接続されている。従って、ベースバンドに周波数変換された２系統の信号はお互いにπ／２の位相差を持っている。この２系統のベースバンド信号は、各々チャネル選択の役目をするＬＰＦ２２，ＬＰＦ２３によって不要周波数成分を除去される。この後、ベースバンド信号は、ベースバンド増幅器２８，２９によって所望の信号レベルまで増幅された後、Ａ／Ｄ変換器３によりＡ／Ｄ変換され、ディジタル信号処理回路４０を構成する検波・復調手段５０により原データに復調されることになる。
【００６４】
ディジタル信号処理回路４０では、ＤＣオフセット検出手段４１，４２により各々のベースバンド信号に重畳されているＤＣオフセットを検出し、ＤＣオフセット保持手段４３，４４にて各々のＤＣオフセットを保持している。この保持されたＤＣオフセットはＤ／Ａ変換器５によりディジタルからアナログ信号に変換され、ＬＰＦ２２，２３の出力に設けた第１のオフセット補正手段２４，２５或は、増幅器２６，２７の出力側に設けた第１のオフセット手段２８，２９によりベースバンド信号からＤ／Ａ変換器５でアナログ信号に変換したＤＣオフセットを差し引くようにしている。
【００６５】
これにより、Ａ／Ｄ変換器３の入力でアナログ信号処理回路１０で発生するＤＣオフセットを低減でき、受信誤り率を低減できる。また、信号がＤＣオフセットによりＡ／Ｄ変換器の入力範囲を超えて歪むのを防ぐこともでき、さらにこの歪みに起因する受信誤りを防ぐこともできる。さらに、ＡＣカップルを用いないのでＤＣオフセットの時間変化の過渡応答による影響を受けなくなり、受信誤り率を劣化させることはない。特にＤＣを含む低周波成分を多く含む変調方式の信号に対して誤差となるＤＣオフセット成分のみを除去できるので、受信信号の誤り率の劣化を低減することができる。
【００６６】
また、ミキサ１６，１７の直後に第１のオフセット補正手段２０，２１により周波数変換されたベースバンド信号からＤ／Ａ変換器５でアナログ信号に変換されたＤＣオフセットを差し引いてもよい。特に、この場合は、予め所定の利得でのＤＣオフセットを検出保持しておくことにより、周波数変換前での利得切り替えなどで生じるＤＣオフセットの変化に対して、ミキサ出力（ＬＰＦ入力）でＤＣオフセットをキャンセルできるので、ＬＰＦ出力以降でキャンセルする場合に比べ、ＬＰＦの時定数による残留ＤＣオフセットの過渡応答を小さく抑えることができるという特徴がある。
【００６７】
なお、図１中、周波数変換器１２がないダイレクトコンバージョン受信機においてもＤＣオフセットを除去し受信信号の誤り率を低減できるのは全く同じである。また、無線通信システムに、このような受信機を用いることにより、受信信号の誤り率を低減することができ、良好な通信を行なうことができる。
【００６８】
図２は、ディジタル信号処理回路４０内に第２のオフセット補正手段４５，４６を設けた第２実施形態に係る受信機を示している。図２において、ＤＣオフセット保持手段４３，４４で保持されるＤＣオフセットの一部を第２のオフセット補正手段４５，４６で除去するものである。これにより、アナログ信号処理回路１０では、第１のオフセット補正手段２０，２１により信号がＤＣオフセットによりＡ／Ｄ変換器の入力範囲を超えて歪むのを防ぐ程度の大まかなＤＣオフセットの補正を行ない、ディジタル信号処理回路４０内では第２のオフセット補正手段４６，４７により細かなＤＣオフセット補正を行なうことが可能となる。よって、Ｄ／Ａ変換器５の精度及び第１のオフセット補正手段２０，２１による補正の精度を緩和できるので、高価な高精度のＤ／Ａ変換器５や第１のオフセット補正手段２０，２１のための高精度なアナログ減算器が不必要となりコストを低減できる。
【００６９】
なお、ＤＣオフセットの時間的な変化に対しては、ＤＣオフセット検出手段による検出を度々行ない、オフセット検出毎にオフセット保持手段に保持するオフセットの値を更新することにより、ＤＣオフセット除去を精度よく行なうことができる。例えば、受信信号がＴＤＭＡの場合、周期的に自端末に割り当てられる受信スロットが始まる前に行なえばよい。
【００７０】
また、図２におけるオフセット保持手段４３は、図３に示すようにオフセットの初期値を保持する第１の記憶手段４７と、このオフセットの初期値に基づきオフセット補正後、ＤＣオフセット検出手段にて検出した時間とともに変わるオフセットの変動部分を保持する第２の記憶手段４８を備えることで、ＤＣオフセットの時間的な変化に対応しても良い。なお、オフセット保持手段４４も図３に示されたオフセット保持手段４３と同一構成を備えている。
【００７１】
例えば出荷時或は、電源投入時などにアンテナからの入力を切断した状態で、ＤＣオフセット検出手段にて検出したＤＣオフセットを初期値とすれば良い。特に、フェージングピッチに対応して起こるＤＣオフセットなど、ＤＣオフセットの時間的変化分がＤＣオフセット全体からみて小さい時は出荷時に一度初期値を設定しておくだけでよい。これにより、予め第１の記憶手段に保持されているＤＣオフセットを除去しているので、電源投入後はじめて自端末に割り当てられている受信スロットを受信する時の受信誤り率の劣化を低減できる。
【００７２】
図２において、第１と第２のオフセット補正手段への補正するＤＣオフセットの振り分けは、例えば図４に示す第３実施形態のように、所定の閾値Ｒｅｆ１により第１及び第２のオフセット補正手段において補正するＤＣオフセットを振り分ける振分手段５１、５２により行なわれており、ＤＣオフセットがあっても信号がＡ／Ｄ変換器３の入力範囲を越えて歪まない値に閾値Ｒｅｆ１を設定しておけばよい。
【００７３】
図５は、オフセット振分手段５１（または５２）の具体的な構成の一例を示すブロック図である。オフセット保持手段４３（または４４）より入力したＤＣオフセットは、絶対値算出手段５３によりＤＣオフセットの絶対値を算出された所定の閾値と比較手段５４において比較される。また、極性選択回路５５により閾値Ｒｅｆ１の極性を入力したＤＣオフセットの極性と合わせ、減算回路５６により入力されたＤＣオフセットから引き算される。入力したＤＣオフセットの絶対値が閾値Ｒｅｆ１より大きい時は、比較手段５４の出力によりスイッチ手段ＳＷ２で減算回路５６の出力が選択され、Ｄ／Ａ変換器５によりアナログ値に変換され第１のオフセット補正手段２０，２１へ出力され、また、第２のオフセット補正手段には極性選択回路５５の出力がスイッチ手段ＳＷ１によって選択され出力される。入力したＤＣオフセットの絶対値が閾値Ｒｅｆ１より小さい時は、比較手段５４の出力によりＤ／Ａ変換器５への出力はスイッチ手段ＳＷ２でゼロが選択される。また、第２のオフセット補正手段４５（または４６）にはスイッチ手段ＳＷ１にて入力したＤＣオフセットが選択される。
【００７４】
上記のように、オフセット振分手段５１および５２を構成することにより、入力するＤＣオフセットの絶対値が閾値Ｒｅｆ１を超えた場合には、その越えた分が、Ｄ／Ａ変換器５を介して第１のオフセット補正手段２０，２１に出力され、閾値ＲｅＦ１に相当する分が第２のオフセット補正手段４５，４６に出力されることになる。また、入力するＤＣオフセットの絶対値が閾値Ｒｅｆ１を越えない場合には、ＤＣオフセットは全て第２のオフセット補正手段４５，４６に出力することができる。
【００７５】
図６は閾値Ｒｅｆ１が２のべき乗で表される値に選んだ時の図５における比較手段５４の具体例である。図６においては、最上位ビット（ＭＳＢ）からＮ番目のビットを閾値に選んだ場合を示している。比較手段５４を構成するオア回路５４Ａにより、入力したＤＣオフセットのＭＳＢからＮ番目のビットまでのＮ本の信号のオアを取ることにより、ＤＣオフセットが閾値以上であるかどうかが分かり、複雑なコンパレータ回路は不要となる。このように閾値Ｒｅｆ１を２のべき乗で表される値に選ぶことにより、オフセット振分手段５１および５２を簡略化できる。
【００７６】
図７は、本発明の第４実施形態に係る受信機を示すブロック構成図である。第１のオフセット補正手段では、検出・保持されたＤＣオフセットの上位ビット分を、また、第２のオフセット補正手段では、検出・保持されたＤＣオフセットの下位ビット分を除去するものである。したがって、上位ビットはアナログ信号処理部１０において大まかにオフセット補正され、下位ビットはディジタル信号処理部４０により細かなオフセット補正が行なわれる。これにより、オフセットの振分手段を簡略化できる。
【００７７】
なお、上述した第２実施形態に係るオフセット保持手段の具体的な構成を示す図３において、第１の記憶手段４７はオフセットの初期値を保持して出力し、第２の記憶手段４８は時間経過に伴うオフセットの変動分を保持して出力するように構成してもよい。この初期値の設定方法の４つの具体例を図８ないし図１２を参照しながら第５実施形態として説明する。
【００７８】
図８は、第１の初期値設定方法を示すフローチャートである。出荷時にアンテナからの入力を切断した状態で、ＤＣオフセット検出手段４１，４２により検出されたＤＣオフセットを初期値とする。すなわち、図８にステップＳＴ１に示すようにアンテナ端子を終端させ、ＳＴ２に示すようにＤＣオフセットを検出する。その後ステップＳＴ３に示すように第１の記憶手段４７に初期値を記憶させる。温度変化や経年変化などによるＤＣオフセットの変化がＤＣオフセット全体から見て小さいときには出荷時に一度初期値を設定しておくだけでよい。これにより予め第１の記憶手段に保持されているＤＣオフセットは除去されることになるので、通話開始時に自端末に割り当てられている初めての受信スロットを受信する際の受信誤り率の劣化を低減できる。図８に示されるようなステップを工場出荷時に一度だけ行なえばよい。また、この第１の初期値設定方法をとる場合、第１の記憶手段４７はＲＯＭなどの読み出し専用メモリを用いるのが適当である。
【００７９】
また、従来の受信機のように無線部が複数の利得モードを有し、それぞれの利得モードで異なるＤＣオフセットを発生させるような場合には、上記と同じ操作を利得モードの数だけ繰り返してそれぞれの利得モードについてのＤＣオフセットを上記第１の記憶手段４７に記憶させることにより、有効なＤＣオフセットの除去が可能となる。
【００８０】
次に、第２の初期値設定方法は、電源投入時にアンテナからの入力を切断した状態で、ＤＣオフセット検出手段４１，４２により検出したＤＣオフセットを初期値とする。特に、フェージングピッチに対応して発生するＤＣオフセットのように、ＤＣオフセットの時間的変動分がＤＣオフセット全体からみて小さいときには、電源投入時に一度初期値を設定しておくだけでよい。これにより、予め第１の記憶手段４７に保持されているＤＣオフセットを除去しているので、自端末に割り当てられている受信スロットを電源投入後初めて受信する際の受信誤り率の劣化を低減できる。
【００８１】
この処理ステップは、図９に示されており、ＳＴ０において電源スイッチを投入し、ステップＳＴ１に示すようにアンテナ端子を終端させ、ＳＴ２に示すようにＤＣオフセットを検出する。その後ステップＳＴ３に示すように第１の記憶手段４７に初期値を記憶させる。以上の処理ステップを電源投入毎に行なえばよい。この方法をとる場合、第１の記憶手段４７はＲＡＭなど読み出し／書き込み可能なメモリを用いるのが適当である。
【００８２】
また、第１の初期値設定方法と同様に、従来の受信機のように無線部が複数の利得モードを有し、それぞれの利得モードで異なるＤＣオフセットを発生させるような場合には、上記と同じ操作を利得モードの数だけ繰り返してそれぞれの利得モードについてのＤＣオフセットを上記第１の記憶手段４７に記憶させることにより、有効なＤＣオフセットの除去が可能となる。
【００８３】
第３の初期値設定方法は、所定の期間経過後、オフセット検出手段４１，４２により検出されたＤＣオフセットにより随時第１の記憶手段４７の記憶内容を更新するものである。ＤＣオフセットが温度等によって変化する場合であっても、この第３の方法によれば初期値を有効に更新することができ、常に受信誤り率の劣化を低減できる。
【００８４】
具体的な処理動作としては、図１０のステップＳＴ１に示すようにアンテナ端子を終端させ、ＳＴ２に示すようにＤＣオフセットを検出し、その後ステップＳＴ３に示すように第１の記憶手段４７に初期値を記憶させ、最後にステップＳＴ４に示すように所定の期間が経過するのを待てばよい。以上の処理ステップを繰り返し行なうことにより、第１の記憶手段４７には常に最新のＤＣオフセットの値が保持されることになり、より正確に初期値の設定を行なうことができる。
【００８５】
第４の初期値設定方法としては、オフセット検出手段４１，４２により検出されたＤＣオフセットの値が予め定められた閾値を超えた場合に、第１の記憶手段４７に記憶されている初期値を更新するものである。ＤＣオフセットは温度や経年変化により変動するものであり、この変動が所定の範囲内であれば、前記第２の記憶手段４８に記憶されているオフセット値を用いてＤＣオフセットの補正を行なうことにより、受信誤り率の劣化を低減することが可能であるが、所定の範囲を超過すると、前記第２の記憶手段を用いたＤＣオフセットの補正では、充分な補正を行うことができなくなる場合があるため、これを防止することが必要になる。
【００８６】
この第４の初期値設定方法の処理ステップを図１１により説明する。図１１に示すように、ステップＳＴ１でアンテナ端子を終端し、ステップＳＴ２でＤＣオフセットを検出する動作は他の初期値設定方法と同様である。ステップＳＴ２の後で、ステップＳＴ５においてＤＣオフセットが予め定められた閾値Ｖｔｈを超えているか否かが判断される。ＤＣオフセットの値が予め定められた閾値Ｖｔｈを超えているものと判断された場合には、ステップＳＴ３に進み、このＤＣオフセットを初期値として第１の記憶手段４７に記憶させる。ステップＳＴ５において、ＤＣオフセットの値が予め定められた閾値Ｖｔｈを超えてい内ものと判断された場合には、ステップＳＴ４に進み、所定の期間が経過するまでなにもしないで待つことになる。
【００８７】
以上の処理を繰り返し行なうことにより、第１の記憶手段４７に記憶されているＤＣオフセットの値は必要に応じて更新されることになり、より正確な初期値の設定が可能となる。
【００８８】
次に、上記所定の閾値Ｖｔｈの設定の仕方について図１２を参照しながら説明する。いま、Ａ／Ｄ変換器のダイナミックレンジをＶａｄとし、このＡ／Ｄ変換器に入力される信号の最大レベルをＶｓｉｇ（ｐ−ｐ）とする。このとき、第２のオフセット補正手段で補正できるＤＣオフセットは、最大で±（Ｖａｄ−Ｖｓｉｇ）／２である。したがって、「Ｖｔｈ＝（Ｖａｄ−Ｖｓｉｇ）／２」とすることにより、この第５実施形態は最も効率的に作用することになる。ただし、実際には所定のマージンαを見込んで「Ｖｔｈ＝（Ｖａｄ−Ｖｓｉｇ）／２−α」とするのが現実的である。
【００８９】
以上の第１ないし第４の初期値設定方法よりなる第５実施形態の受信機を用いることにより、特に第２の記憶手段４８に保持された、時間と共に変換するオフセットの変動分が、ディジタル処理部４０内に設けられた第２のオフセット補正手段により補正される。なぜならば、第２の記憶手段４８に記憶されている時間と共に変化するオフセットの変動分は、その変化の度合が比較的速いために、なるべく瞬時に除去する必要があるからである。したがって、このオフセットの変動分は、第２のオフセット補正手段によりディジタル的に除去することが時間的には最も速いので有利である。ディジタル的にオフセットを除去する第２のオフセット補正手段は、アナログ的にオフセットを補正する第１のオフセット補正手段と比較して、一般的に補正できる範囲は狭いが固定的に発生するオフセットに比べて時間と共に変化するオフセットはの変動分は充分に小さいものと考えられるので、大きな問題となることはない。
【００９０】
また、第１の記憶手段４７に記憶された無線部の各利得モードについてのＤＣオフセットの初期値については、第１のオフセット補正手段によりオフセット補正を行なう方が有効である。なぜならば、第１の記憶手段に記憶されている固定的なオフセット値は、第２の記憶手段に記憶されているオフセットの変動分に比べてその値がかなり大きいために、補正できる範囲の広い第１のオフセット補正手段により補正した方が有効である。さらに第１の記憶手段に記憶されている固定的なオフセット値の補正は、一度設定された後は変更されることがないか、または変更されたとしても時間的に非常に長い周期で変更されるために、第１のオフセット補正手段によりアナログ的に補正されても時間遅れの問題などが発生することがないからである。
【００９１】
次に、ＤＣオフセットの補正とアナログ信号処理部の利得の切換制御を行なうようにした実施形態について説明する。ここからの幾つかの実施形態は、受信機の複数の利得毎にＤＣオフセットを検出しこれをメモリに記憶させてその状態毎にＤＣオフセットを最適に補正するものである。
【００９２】
図１３は、第６実施形態に係る受信機の構成を示すブロック図であり、この第６実施形態に係る受信機の基本構成は図１に示された第１実施形態の構成と略同じなので、図中に同一符号を付して重複説明を省略する。異なる点は、アナログ信号処理部１０が受信部１のアンテナ２からの無線周波数信号を受け入れる箇所にスイッチ４が設けられている点、ディジタル信号処理部４０の受信電界強度を検出する受信電界強度検出手段５７が設けられ、この電界強度検出手段５７により検出された電界強度に基づいて利得切換制御信号５８がアナログ信号処理部１０に出力されている。具体的には、ＲＦ増幅器１１にはＲＦ増幅器利得切換制御信号５９が供給され、ミキサ１６および１７の直交復調部にはミキサ利得切換制御信号６０が供給され、また基底周波数のアナログ信号を増幅するベースバンド増幅器２６および２７には増幅器利得切換制御信号６１が供給されている。
【００９３】
以上の構成に基づく第６実施形態に係る受信機の動作を説明する。無線基地局から送信される高周波信号はアンテナ２により受信され、スイッチ４を介してＲＦ増幅器１１により低雑音増幅される。このＲＦ増幅器１１は、ディジタル信号処理部４０から供給される切換制御信号５９によって利得可変な構成となっている。ＲＦ増幅器１１により増幅された高周波信号は、周波数変換器１２において局部発信器１３からの基準搬送波信号とミキサ１４によりミキシングされてからＢＰＦ１５により不要成分を除去されることにより中間周波数信号に変換され、その出力は同相成分と直交成分との２系統に分けられる。２系統に分けられた同相成分と直交成分とは、それぞれミキサ１６，１７により基底周波数に周波数変換される。この直交復調部の動作についても図１に示した第１実施形態の受信機と同様であるので重複説明を省略する。なお、このミキサ１６，１７にも、ディジタル信号処理部４０よりミキサ利得切換制御信号６０が供給されている。ミキサ１６および１７の後段には第１のオフセット補正手段２０，２１によりそれぞれＤＣオフセット成分が除去されるが、この構成および動作についても第１実施形態の受信機と同じである。
【００９４】
ミキサ１６および１７によりベースバンドに周波数変換された所望信号は、ＬＰＦ２２，２３に入力されるが、このＬＰＦ２２，２３は所望波以外の不要波や隣接チャネル波を削除するチャネル選択機能や、後段のＡ／Ｄ変換器３の前でアンチエリアジング機能を持たせるために挿入されている。ＬＰＦ２２，２３の後段の増幅器２６，２７は、可変利得増幅器であり所望波を後段のＡ／Ｄ変換器３に所望の電圧レベルで供給するために設けられている。なお、この可変利得増幅器２６，２７の利得は、前記ディジタル信号処理部４０より供給される増幅器利得切換制御信号６１により可変制御されている。したがって、Ａ／Ｄ変換器３のダイナミックレンジが充分に広い場合には増幅器２６，２７は省略することも可能である。
【００９５】
なお、図１３においては周波数変換器１２のミキサ１３に対して利得可変機能が無いものとして説明したが、本発明はこれに限定されず必要に応じてミキサ１３にも利得可変機能を持たせる構成としてもよい。また、図１３に示される第６実施形態の受信機においては、周波数変換器１２が設けられているものとして説明したが、本発明は原理的には同相成分（Ｉ）と直交成分（Ｑ）の２つのチャネルを備えた直交復調部（ミキサ２２，２３）を備えていれば充分であり、周波数変換器１２や増幅器２６，２７はＬＰＦ２２，２３の出力信号を充分な振幅でＡ／Ｄ変換器３に受け渡すために設けられている。したがって、Ａ／Ｄ変換器３が例えば多ビットの変換器である場合には、増幅器２６，２７は省略しても本発明の要旨を逸脱するものではない。
【００９６】
上記を具現すると、図１４に示す第７実施形態に係る受信機となる。図１４においては、上述のように周波数変換器１２，利得可変増幅器２６，２７が省略されている。また、ディジタル信号処理部４０に設けられるＤＣオフセット検出手段４１，４２とＤＣオフセット保持手段４３，４４は図１５（ａ）（ｂ）のように構成されている。すなわち第１の具体例を示す図１５（ａ）は、基準平均値補正回路６２を追加したものであり、この基準平均値補正回路６２は基準平均値保持部６３と、加算器６４とを備えている。保持部６３に保持されている基準平均値は変調信号成分が本来有している直流成分であり、この場合に画一的にＤＣオフセットの補正を行なうと本来のＤＣ成分まで除去してしまうことになる。したがって、そのシステムで用いられている変調方式のＤＣ成分が既知である場合には、そのＤＣ成分の基準平均値を予め用意しておいてＤＣオフセット検出手段４１（または４２）により求められたＤＣオフセットからこの基準平均値を減算して正確なＤＣオフセットを求めて、これをＤＣオフセット保持手段４３（または４４）により保持する。なお、第２の具体例を示す図１５（ｂ）のように、Ａ／Ｄ変換器３から入力された基底周波数信号から基準平均値を先に減算してからＤＣオフセットを検出する基準平均値補正回路６５のように構成してもよい。
【００９７】
次に、第７実施形態に係る受信機の動作手順について、図１４の受信機の場合についてフローチャートを参照しながら詳細に説明する。受信部の利得切替モードは、図１６に示す４つの受信モードを想定する。図１６では、ＲＦ増幅器１１の利得を１０ｄＢと−３０ｄＢの２通りとし、ミキサ１６、１７の利得を２０ｄＢと０ｄＢの２通りとして計４つの受信モードを設定している。尚、図１３の受信機に対しても、増幅器２６、２７に対する利得切替制御（制御信号６１）が存在するだけで、基本的な動作は以後説明する操作手順と同様である。本受信機は、図１７に示すようなＴＤＭＡシステムへの適用が適当である。以下では、図１７に示す周期ＴのＴＤＭＡフレーム６６で、自端末に割り当てられた受信タイムスロット６７、６８のみを受信する動作を繰り返す受信を想定する。
【００９８】
本発明による受信機では、アナログ信号処理部２の各受信モードに対して発生するＤＣオフセットを予め想定し保持しておき、使用する各受信モードで読み出してＤＣオフセット補正を行なうことが特徴である。
【００９９】
まず、ＤＣオフセットを検出し、ＤＣオフセット補正値として図１４のＤＣオフセット保持手段４３、４４に格納する操作手順について、図１８のフローチャートを参照しながら説明する。
【０１００】
図１８のフローチャートで、始めにアナログ信号処理部１０をＤＣオフセットを測定できる状態に設定する（ＳＴ１１）。図１４のアナログ信号処理部１０で発生するＤＣオフセットを単体で測定するためには、信号入力部１から外部の信号が入力されないようにする必要がある。そのためには、例えば、アンテナ２の後段に信号入力部１の入力を遮断するような高周波スイッチ４を設けておき、ＤＣオフセット測定時にはこのスイッチ４を「断」としておくように構成すればよい。この高周波スイッチ４は、例えば、ＴＤＭＡ／ＴＤＤシステム用の受信機では、送受切替スイッチと兼用することができる。また、実際の動作状態で発生するＤＣオフセットを測定する為、アナログ信号処理部１０を受信状態とする。すなわち、アナログ信号処理部１０の各回路にバッテリーセービング機能（図示せず）が備わっている場合には解除し、局部発振器１８も動作状態として、ミキサ１６、１７に基準搬送波信号を送出するように設定しておく。
【０１０１】
次に、ｎを受信モードとして、初期値「１」を設定する（ＳＴ１２）。ここで、図１６の受信モードに従って、ｎ＝１〜４を、図１６の受信モードＡ〜Ｄにそれぞれ対応させると、ｎ＝１は、モードＡとなり、ＲＦ増幅器１２に１０ｄＢ、ミキサ１６に２０ｄＢが設定される（ＳＴ１３）。このモードＡに設定された状態で、アナログ信号処理部２出力に発生するＤＣオフセットを、前述の図１５に示した構成のＤＣオフセット検出手段４１（または４２）により検出する（ＳＴ１４）。この検出されたＤＣオフセット値は、アナログ信号処理部１０をモードＡに設定した場合の「ＤＣオフセット補正値」としてＤＣオフセット保持手段４３、４４に格納される（ＳＴ１５）。引き続き、ｎ＝２、すなわち受信モードＢの場合について（ＳＴ１７）、同様にアナログ信号処理部１０で発生するＤＣオフセット値を測定し、ＤＣオフセット保持手段４３、４４に格納していく。
【０１０２】
最後に、ｎ＝４（受信モードＤ）出のＤＣオフセット値を測定し、ＤＣオフセット保持手段４３、４４に格納して終了する（ＳＴ１６）。したがって、受信モードＡ〜Ｄに対応して夫々、ＤＣオフセット値（＝ＤＣオフセット補正値）が得られる。このＤＣオフセットをＡ〜Ｄとして、図１６の最右列に列記した。図１３、図１４のＤＣオフセット保持手段４３には、ＤＣオフセット測定値が、図１６のような形式で格納・保持されている。なお、ＤＣオフセット測定時の各受信モード測定順序は任意に設定できる。
【０１０３】
次に、本ＤＣオフセット補正を採用した第７実施形態に係る受信機の受信モードの選択・設定手順について図１４と図１９とを参照しながら説明する。図１９は、受信機に最適な受信部の利得、すなわち受信モードを設定するための操作手順を示す図である。受信機の利得を所期設定する場合の問題点は、受信される信号レベルについての情報が全く無いことである。そのため、信号レベルが極端に大きい場合や極端に小さい場合には、受信電界強度測定ができず、受信機の利得を設定できないという問題が生じる。
【０１０４】
図１９の操作手順は、受信機が受信電化強度を測定しながら、アナログ信号処理部１０の各回路に最適な利得を設定していく手法である。ここでは、図１６に示す受信モードＡ〜Ｄの４つの受信モードを仮定し、受信モードＡ〜Ｄをｎ＝１〜４に対応させて説明する。図１９に従えば、まずｎ＝１でアナログ信号処理部１０の各回路の利得を受信モードＡに設定する（ＳＴ２１、ＳＴ２２）。その後ＤＣオフセット補正値として、受信モードＡに対応する値（図１６のＡ）をＤＣオフセット保持手段４３、４４から読み出して、第１のオフセット補正手段２４、２５に送出し、ＤＣオフセット補正の設定を行なう（ＳＴ２３）。この状態で、到来信号を受信し（ＳＴ２４）、受信電界強度検出回路５７で受信電界強度を測定し検出する（ＳＴ２５）。このステップＳＴ２５の操作手順については後述する。
【０１０５】
以下、純モードを逐次設定しながら（ＳＴ１２、ＳＴ１２）、受信電界強度検出が可能なＣ／Ｎ（Ｃ：信号強度、Ｎ：受信機熱雑音）、になった時点（ＳＴ１６）で、入力信号レベルを受信する最適受信モードの設定（ＳＴ２８）を行う。ここで、受信モードは、図１６に示す利得の大きなモードから小さなモード（モードＡからモードＤ）へ順次設定しても良いし、その逆であっても良い。また、高速に最適受信モードを設定する必要がある場合には、必ずしも１つずつ順に設定する必要はなく、１つおき、もしくは幾つかずつ飛ばして設定するようにしても良い。
【０１０６】
ここで、図１９のＳＴ２５に示した受信電界強度検出の方法について図２０を参照しながら説明する。図２０は、電界強度測定のための操作手順を示す図である。本受信機において、アンテナ２の入力端における受信電界強度の絶対値を測定することは、アナログ信号処理部２の利得を最適な値に設定するために必要である。図１３、図１４に示す直交復調部を備えた受信機では、受信電界強度検出回路５７でＡ／Ｄ変換器３へ入力する信号電圧をディジタル演算によって計算することができる。この演算は、例えばＩＱ各チャンネルの２乗和のルートを取ることにより容易に実現できる。
【０１０７】
そこで、受信電界強度検出回路５７で信号電圧レベル（ＰＡＤ）を求め（図２０のＳＴ２９）、この値からアナログ信号処理部２の全利得を差し引くことによって、アンテナ入力端での受信電界強度（ＰＲＦ）を算出することができる。すなわち、ＰＡＤからＲＦ増幅器１１の利得（Ｒ）、ミキサ１６の利得（Ｍ）、さらに、ＬＰＦ２２や増幅器２６等のベースバンド部の利得（Ｂ）を差し引けば良い（ＳＴ３０）。なお、アナログ信号処理部１０の各回路の利得は、図１７に示す自端末に割り当てられた受信タイムスロット６７、６８ごとに逐次更新されるが、各回路に設定される利得の値はその都度メモリ等に蓄えておけば良い。
【０１０８】
次に、以上に説明したＤＣオフセット検出、受信モード選択、受信電界強度測定を適用した本受信機の通話時の受信操作手順について説明する。本受信操作手順は、特にＴＤＭＡもしくはＴＤＤシステムに本受信機を適用する場合に特に有孔である。そこで、まず本受信操作手順が前提とするシステムのフレーム構成について説明する。図２１は、ＴＤＭＡもしくはＴＤＤシステムにおけるフレーム構成を示す図である。図２１で、Ｔが１フレーム長、６７、６８が自端末に割り当てられた受信タイムスロットである。
【０１０９】
今、タイムスロット６８を受信する場合、受信モードの設定は、１つ前のフレームのタイムスロット６７で検出された受信電界強度を基にしてスロット６８の受信前迄に行われる。つまり、スロット６７で求めた受信電界強度から後続の６８の受信電界強度を予測してアナログ信号処理部１０の受信モードを設定する。これは、図２１のフェージング時の受信電界強度７０の変動によって定まるフェージング周期ＦＴが、１フレーム長Ｔに比べて充分に長ければ、先行フレームの受信スロット６７の受信電界強度から後続フレームの受信スロット６８の受信電界強度をある程度予測できることに基づいている。
【０１１０】
次に、図２２を参照しながら、受信操作手順の詳細を説明する。図２２は、本受信機の通話時の基本的な受信操作手順を示すフローチャートである。ここで、図２１の受信タイムスロットを受信することを考える。受信機は、電源ＯＮ（ＳＴ３１）の後、初期設定（ＳＴ３２）で、ＤＣオフセット測定（図１８）、アナログ信号処理部１０の利得の設定（図１９）を行い、受信可能な状態となる。この後、受信スロット６７にて（ＳＴ３３）、受信電界強度ＰＲＦを測定する（ＳＴ３４）。この受信スロット６７の受信電界強度から後続の６８を受信するための受信モードを設定すると共に、この受信モードに対応するＤＣオフセット補正値をＤＣオフセット保持手段４３、４４から読み出して設定する。そして、後続（ＳＴ３６）の所望スロット６８を受信する（ＳＴ３７）。第７実施形態では、１スロット６８の間で受信電界強度はほぼ一定であるとみなし、設定された受信モードはスロット６８受信中は固定するものとしている。
【０１１１】
なお、アナログ信号処理部１０の各回路で発生するＤＣオフセットは、同じ純モードであっても、時間の経過と共に回路の温度特性などによって微妙に変動する。その場合には、電源ＯＮ（ＳＴ３１）の直後の初期設定（ＳＴ３２）以外の時間帯でＤＣオフセットを検出し、ＤＣオフセット保持手段４３の内容を更新しておくことが必要である。電源ＯＮ時以外にＤＣオフセットを検出する時間は、所望の受信スロット以外の時間帯であることが必要である。例えば、バッテリーセービングモード時の所望スロット受信以外の時間で、所定の時間毎、あいるは所定のフレーム毎にＤＣオフセット検出を行えば良い。
【０１１２】
次に、図１７を参照しながら、ディジタル信号処理回路４０からアナログ信号処理部１０へ送出される利得制御信号と、ＤＣオフセット制御信号のタイミング関係について説明する。図１７で、７１はアナログ信号処理部１０の受信モードを設定するための利得制御信号、７２はＤＣオフセットを補正するための制御信号である。受信スロット６７では制御信号値７３に対応する受信モードで受信して、この受信モードに対応するＤＣオフセット制御は、制御信号７５で行うものとする。また、受信スロット６８では制御信号値７５に対応する受信モードで受信し、この受信モードに対応するＤＣオフセット制御は、制御信号７６で行うものとする。本受信機では、受信モードは先行する受信スロット６７で測定された受信電界強度に基づいて決定される。このため、受信モードを設定する利得制御信号７１は、受信スロット６７での制御信号値７３から、後続の受信スロット６８前にタイミングｔ２で制御信号値７４に切り替わる。ここでｔ２は受信スロット開始時刻ｔ３よりも前であれば良い。一方、ＤＣオフセット補正をアナログ信号処理部１０で行うためのＤＣオフセット制御信号７２も、７５から７６に切り替わる。この切替タイミングｔ１′は、基本的には、後続の受信スロット６８開始時刻ｔ３の前であれば良い。従って、制御信号７２が７５、７６に切り替わることによってアナログ信号処理部１０での回路的不具合が発生しなければ、利得制御信号７１の利得切替タイミングｔ２に関わらず、ｔ１、ｔ１′のいずれで切り替わっても良い。
【０１１３】
図２２を用いて説明した受信操作手順は、図１７の受信フレームの先行受信スロット６７の受信電界強度に基づき後続受信スロットの受信モードを設定する方法である。しかし、より実用的には、スロット６８を受信する際の受信モードは、所望受信スロット６８の受信時の受信電界強度によって決定・設定することが望ましい。以下にこの方法について説明する。最初に、受信スロット６８の一般的な構成を図２３に示す。ここでスロット６８が所望の受信スロットであり、７７、７８が隣接スロット、８０、８１はガードタイムである。スロット７６は、スタートシンボル８２、プリアンブル８３、ユニークワード８４、情報部分８５等から構成されている。ここで、例えば、プリアンブル８３区間で受信電界強度の測定ができれば、その情報に基づき、このスロット内の情報部分８５部分を受信するためのより適切な受信モード設定が可能となる。
【０１１４】
以下、図２４を参照しながら、所望受信スロット６８内で受信電界強度測定を行い、受信モード設定・ＤＣオフセット補正を行って情報部分８５を受信する操作手順について説明する。図２４で、電源ＯＮ（ＳＴ４１）、初期設定（ＳＴ４２）の操作は、図２２で説明した内容と同じである。ＳＴ４３に記したｎ＝１は、図２２の場合と異なり、現時点で既に所望受信スロット６７を受信していることを示している。この時のアナログ信号処理部１０の受信モードは、初期設定（ＳＴ４２）で設定された受信モードとなっており、この受信モードに対応したＤＣオフセット補正が行われている（ＳＴ４４）。そして、受信スロット６７の先頭部分（例えば、図２３のプリアンブル８３）を用いて、現在受信している受信スロットでの受信電界強度ＰＲＦ′を測定する（ＳＴ８５）。そして、このＰＲＦ′に基づいて最適な受信モードを設定し、併せてこの受信モードに対応するＤＣオフセット補正値をＤＣオフセット保持手段４３、４４から読み出して設定する（ＳＴ４６）。
その後、プリアンブル８３以降の受信スロットを受信する（ＳＴ４７）。後続のフレーム（ｎ≧２：ＳＴ４９）からは、受信電界強度測定（ＳＴ４５）によって設定する受信モードの初期値は、１つ前のフレーム（ｎ＝１）を受信する際に使用した受信モードに設定しておくのが効果的である。例えば、ｎ＝１で図１６の受信モードＢで受信した場合には、ｎ＝２での受信電界強度測定（ＳＴ４５）の初期値として受信モードＢを使用すれば良い。あるいは、ｎ＝２での受信電界強度測定（ＳＴ４５）の際のＡ／Ｄ変換器３の飽和を避けるという観点からは、ｎ＝１よりも１ランクしたの利得の少ない受信モードを初期値としても良い。
【０１１５】
以上に説明した受信操作手順により、本発明の受信機ではなく、アナログ信号処理部１０でＤＣオフセットが発生しても、その影響を受けることなく良好な受信性能を実現することが可能である。
【０１１６】
ここで、図１３、図１４に記載されているアナログ信号処理部１０の第１のオフセット補正手段の構成・動作について図１４、図２５を参照しながら説明する。この動作を行う受信機は、特に受信スロット内でＤＣオフセット補正を行いながら受信を行う場合に有効である。図２５は、ミキサ１６の出力に発生するＤＣ成分がＬＰＦ２２、２３の時定数によって影響を受けることを示す図である。図２５（ａ）は、図１４の利得切替制御信号５８のタイミングを表す図であり、時刻ｔ′でアナログ信号処理部１０の各回路に対する利得の切替が行われる。図２５（ｂ）は、ミキサ出力（ＬＰＦ入力）のＤＣ成分の変化を表す図であり、時刻ｔでアナログ信号処理部１０の利得が変化したのに伴い、ＤＣオフセット変動８６が生じている。
【０１１７】
このＤＣオフセット変動８６は、例えば、図６１（ｂ）のＤＣＨＩＧＨと図６０（ｂ）のＤＣＬＯＷの差分に相当する。尚、この時点では未だＤＣオフセット補正は行っていないものとしている。次の図２５（ｃ）は、図２５（ｂ）を入力した時の、ＬＰＦ２２の出力を表す図である。ここでＬＰＦの時定数による応答８７が生じ、出力が整定するまでに８９の遅延が生じている。図２５（ｄ）はＤＣオフセット分８６の逆特性となっている。この図２５（ｄ）の信号でＬＰＦ２２の出力を示す図２５（ｃ）に対して補正を掛けたものが図２５（ｅ）である。すなわち、ＬＰＦ２２の時定数の影響による遅延分８９の区間は、ＤＣオフセット補正出力は８８のようになり、正確な補正が実現できていない。
【０１１８】
これを解決するためには、ＬＰＦ２２の前段でＤＣオフセット補正を行えば良い。この方法によれば、図２５（ｆ）のようにＤＣオフセット補正回路出力は遅延８９の影響なく、完全なＤＣオフセット補正を実現することができる。このように、本受信機においては、ＬＰＦ２２、２３の時定数の影響を受けないようにするため、好ましくは第１のオフセット補正手段は、ＬＰＦ２２、２３の少なくとも前段（図１３、図１４では２０、２１の位置）に設定することが望ましい。尚、このことは、先に説明した図２２の受信手順、つまり所望受信スロット以外の区間でＤＣオフセット補正を行う場合も同様である。すなわちＬＰＦ２２、２３の時定数の影響を極力受けることのないように、第１のオフセット補正手段はＬＰＦ２２、２３の少なくとも前段に設定することが好ましい。
【０１１９】
以上、図１３と図１４では、ＤＣオフセットをアナログ信号処理部１０のみで補正する場合の構成について説明した。しかし、本発明はこの第７実施形態以外、すなちわディジタル信号処理回路４０でＤＣオフセットを補正する構成の受信機に対しても有効であること明らかである。すなわち、図２６は、図１３において、ディジタル信号処理回路４０内に第２のＤＣオフセット補正手段４５、４６を設けた第８実施形態に係る受信機で、この部分の動作は図２を用いて説明した第２実施形態と同様である。
【０１２０】
さらに、図２７に示す第９実施形態のように、補正するＤＣオフセットの量を、アナログ信号処理部１０のとディジタル信号処理回路４０に振り分ける方式も考えられる。すなわち、ＤＣオフセット振り分け手段５１、５２を追加する構成を採れば良い。これについても、図４に示す第３実施形態と同様の構成を採ることによって容易に実現できる。また、受信手順については、これまでに説明したＤＣオフセット補正値の検出・設定・補正の手順の全ての手順を、アナログ値のみでなく、ディジタル値についても行なうようにすれば良い。
【０１２１】
図２８を用いて、ディジタル系とアナログ系にＤＣオフセット補正を振り分けながら受信する受信操作手順について説明する。ここでは、図２１に示した受信スロットを受信することを考える。受信機は、電源ＯＮ（ＳＴ５０）の後、初期設定（ＳＴ５１）で、ＤＣオフセット測定（図１８）、アナログ信号処理部１０の利得の設定（図１９）を行ない、受信可能な状態となる。ＤＣオフセット測定では、測定したＤＣオフセットから、アナログ信号処理部２とディジタル信号処理回路４０で補正するＤＣオフセット成分の振り分けを行う。この部分の構成については、図４に示す第３実施形態と同様である。この後、受信スロット６７にて（ＳＴ５２）、受信電界強度ＰＲＦを測定する（ＳＴ５３）。この受信スロット６７の受信電界強度から後続の６８を受信するための受信モードを決定・設定する。合わせて、この受信モードに対応するＤＣオフセット補正値をＤＣオフセット保持手段４３，４４から読み出し、アナログ信号処理部１０とディジタル信号処理回路４０のＤＣオフセット補正手段に対してそれぞれ設定する（ＳＴ５４）。尚、手順ＳＴ５５からＳＴ５８については後述する。そして、後続（ＳＴ５９）の所望スロット６８を受信する（ＳＴ６０）。本実施形態では、１スロット６８の間で受信電界強度はほぼ一定であるとみなし、設定された受信モードはスロット６８の受信中は固定するものとしている。
【０１２２】
図２２で説明したように、アナログ信号処理部１０の各回路で発生するＤＣオフセットは、同じ受信モードであっても、時間の経過と共に回路の温度特性などによって微妙に変動する。そのため、逐次ＤＣオフセットを検出し、ＤＣオフセット保持手段４３の内容を更新しておくことが必要である。この時、ＤＣオフセットをアナログ信号処理部１０で補正するか、ディジタル信号処理回路４０で補正するかの振り分け方を逐次更新して行くと、より柔軟に対応できる。図２８中の、手順ＳＴ５５からＳＴ５８は、この内容を実現するための手順である。
【０１２３】
まず、ＳＴ５５では、設定された受信モードと、アナログ信号処理部１０とディジタル信号処理回路４０でのＤＣオフセット補正の状態で、受信動作を行ないＤＣオフセットを検出する。そして、ディジタル信号処理回路４０でのＤＣオフセット補正量が所定の値を越え、アナログ信号処理部１０で補正した方が良いと判断（ＳＴ５６）される場合には、アナログ信号処理部１０でのＤＣオフセット補正量を変更する。アナログ信号処理部１０で行うＤＣオフセット補正の補正量の変更は、例えば図１６の最右列のＤＣオフセット補正値テーブルの更新によって実現する（ＳＴ５８）。このテーブルを更新した場合には、アナログ信号処理部１０の補正量を考慮したディジタル信号処理回路４０の補正量を再度算出し設定する（ＳＴ５７）。また、手順ＳＴ５６で、アナログ信号処理部１０のＤＣオフセット補正量を変更する必要が無いと判断される場合には、ディジタル信号処理回路４０のみのＤＣオフセット補正値を更新しておく（ＳＴ５７）。
【０１２４】
ここで、アナログ信号処理部１０では、各受信モードについてＤＣオフセット補正を行なっているため、ディジタル信号処理回路４０で補正するＤＣオフセット量は、アナログ信号処理部１０で補正するＤＣオフセット量よりも小さくて済む。したがって、ディジタル信号処理回路４０で行なうＤＣオフセット補正量はアナログ信号処理部１０の各受信モードごとに対応させて全てテーブル化しておく必要はない。
【０１２５】
本手順のＳＴ５５からＳＴ５８に示したＤＣオフセット検出及び、アナログ信号処理部１０とディジタル信号処理回路４０へのＤＣオフセットの再振り分けについては、通常、毎フレームごとに行う必要はなく、数フレームに１回の割合で行なえば良い。
【０１２６】
以上に説明した第８および第９実施形態に係る受信機については、図２６、図２７で周波数変換器１２の無い直接変換受信機においても、本発明が有効に適用できることは明らかである。
【０１２７】
以下、図面を用いて本ＤＣオフセット除去機能を備えた第１０実施形態に係る受信機のバースト捕捉時の動作について詳細に説明する。第１０実施形態の受信機に入力される受信信号は図２１に示すバースト状の信号である。ＴＤＭＡ通信の場合、このバースト状の信号が定められた周期で受信される。この周期がフェージングの周期に比べて十分に早い場合には、前バーストの情報を用いて、受信機の利得設定、すなわち受信モードの選択を行なうことができる（第７実施形態の一部）。
【０１２８】
これに対し、基地局との同期が取れていても、バースト周期に比べてフェージング周期が短い場合には、前バーストの受信電界強度と現バーストの受信電界強度は相関が無い。従って、前バーストの情報を用いて受信モード設定を行うことが出来無い状態で、到来信号を捕捉・受信する必要が有る。これは、バッテリーセービング（以下ＢＳ）中に制御信号を受信する場合、いわゆる「同期時バースト受信」に相当する。また、基地局との初期接続を行う際は、まず端末の電源をＯＮとして、いわゆる「非同期連続受信」を行い、基地局から送信される制御信号を捕捉する必要がある。この場合には、基地局との同期も取れておらず、どの時刻に基地局から信号が到来するかが分からない。すなわち、無信号区間から突然出現する基地局からの到来信号を受信する必要が有る。
【０１２９】
本第１０実施形態ではこの課題を解決し、無信号区間からのバースト到来信号に対しても、到来した１バースト内で受信モードを決定し、受信情報を復調することを可能とするＤＣオフセット除去機能を備えた受信機を提供する。以下、図１４に示す構成の受信機に対して、図２９から図３２に示す受信操作手順を適用した場合の第１０実施形態について説明する。なお、簡潔に説明するため、ＤＣオフセット補正はアナログ信号処理部１０のみで行なうようにして説明したが、ディジタル信号処理回路４０内でのＤＣオフセット補正をする場合も、前述と同様に有効に適用可能である。
【０１３０】
図２９は本受信機のディジタル信号処理回路４０内の受信モード及びＤＣオフセットに対する制御を行う制御部（図示せず）の操作手順を示す図である。ここで、図１４の受信機に対して、図１６に示す受信モードが設定されているものとする。また、本手順は図２３に示すプリアンブル８３の区間に終了し、受信モードが設定された後に、ユニークワード８４以降の情報を受信することを目的としている。
【０１３１】
制御部では次の手順により受信操作を行う。電源ＯＮ（ＳＴ６２）の後、まず、ＤＣオフセットをすべての受信モードについて測定し、ＤＣオフセット保持手段４３，４４に格納する（ＳＴ６３）。この手順は図１８の通りである。そして受信周波数を、基地局からの制御信号が送信されてくる制御チャネルに設定し（ＳＴ６４）、アナログ信号処理部１０の利得を最大値に設定する（ＳＴ６５）。図１６の受信モードでは、モードＡに相当する。次に、時間を計測するカウンタをリセット（ｔ＝０）する（ＳＴ６６）。ＣＤＷ、現在の受信モード（モードＡ）に対応するＤＣオフセット補正値（図１６のＡ）を、ＤＣオフセット保持手段４３，４４から読み出して設定する（ＳＴ６７）。この状態で、連続受信を行い（ＳＴ６８）、基地局から送信されてくる制御信号の到来を待つ。
【０１３２】
Ａ／Ｄ変換器のオーバーフローを検出した場合には（ＳＴ６９）、信号が到来したことになる。オーバーフローはＡ／Ｄ変換器の出力する最大値のディジタルデータが出現することにより検出される。もしくは、Ａ／Ｄ変換器にオーバーフロー検出機能を持たせて、そのフラグが立ったときを持ってオーバーフローとしても良い。オーバーフローが生じた時は、アナログ信号処理部１０の利得を下げる（ＳＴ７２）。
【０１３３】
例えば、図１６でモードを１つ下げるのであればモードＢに移る。モードが変わる際に、制御遅延やアナログ信号処理部１０の応答による遅延により、ディジタル信号処理回路４０の制御回路に信号が到達するまでに遅延が生じる。この遅延区間では利得の落ちた信号の振幅強度が正確に測定できない。そこで、予め前記遅延時間を計算しておき、その遅延時間（ｔ１）区間でオーバーフロー検出を停止させておく（ＳＴ７４）。もしくは、オーバーフロー検出を制御回路で無視しても良い。その後、再び時間カウンタをリセット（ｔ＝０）し、オーバーフロー検出を開始する。以後、ディジタル信号処理回路４０に供給されるクロック速度で定まれる△ｔの分解能で、この操作を繰り返す（ＳＴ７０）。そして、予め定められた時間区間（ｔ＝ｔ０）でオーバーフローが検出されなかった場合には、最適な受信モードが選択され、Ｄ／Ａ変換器５のダイナミックレンジ内に受信信号が入ったものと判断する。
【０１３４】
以上の受信操作手順は、図２３のプリアンブル８３の期間中に終了し、この後この受信モードで後続のユニークワード８４を受信する（ＳＴ７５）。ユニークワード（ＵＷ）を検出できた場合には（ＳＴ７６）、基地局から自局に対して送信された制御信号であるので、後続の情報部分８５を受信し、この後、通常の受信状態に入る（ＳＴ７７）。なお、ユニークワードを検出できなかった場合には、何らかの干渉波等によりオーバーフローが生じたものとして、再度初期受信状態（ＳＴ６５）に戻る。
【０１３５】
なお、オーバーフローが生じ（ＳＴ６９）て、利得を下げ（ＳＴ７２）、全ての受信モードを用いてもまだオーバーフローしている状態（ＳＴ７３）は、受信電界強度が非常に高く、受信機のダイナミックレンジを越えている状態である。図１６の例では、モードＤ（最低利得）に設定しても、オーバーフローが発生する場合である。この状態では、到来信号の受信は不可能であるので、直ぐに初期受信状態（ＳＴ６５）に戻しても良いが、現時点の利得で後続の情報を受信してみて（ＳＴ７５）から初期状態に戻しても良い。
【０１３６】
図３０は第１１実施形態に係る受信機のディジタル信号処理回路４０内の受信モード及びＤＣオフセットに対する制御を行う制御部（図示せず）の異なる操作手順を示す図である。この第１１実施形態は、基本的には図２９と同様であり、最大利得から順次利得を下げながら受信して行く方法である。ただし、図２９と異なるのは、アナログ信号処理部１０が最大利得時でもＡ／Ｄ変換器３がオーバーフローを生じない場合の手順ＳＴ７８ないしＳＴ８３が挿入されている点である。
【０１３７】
本手順は、Ｄ／Ａ変換器５に非常に多ビットのＡ／Ｄ変換器が使用された場合に有効である。つまりＡ／Ｄ変換器のダイミナミックレンジが大きく、信号レベルが小さい場合に、アナログ信号処理部１０を最大利得にしてもオーバーフローしない場合である。図３０で、手順ＳＴ６５までは図２９と同じであり、受信モードは最大利得に設定されている。その後、時間を計測するカウンタをリセット（ｔ＝０）し（ＳＴ７８）、現在の受信モードに対応するＤＣオフセット補正値とを、ＤＣオフセット保持手段４３，４４から読み第して設定する（ＳＴ７９）。この状態で連続受信を行い（ＳＴ８０）、基地局から送信されていくる制御信号の到来を持つ。
【０１３８】
手順ＳＴ８１では、Ａ／Ｄ変換器３の所定のビットの検出、またはオーバーフロー検出が行われる。まず、Ａ／Ｄ変換器３の出力の所定ビットの検出により、入力信号が所定レベル以上であるかどうかを判定する。もし所定レベル以上である場合には、信号到着したと判定し、最大利得のまま手順ＳＴ７５に行き受信動作を行う。また、手順ＳＴ８１の時点で、仮にＡ／Ｄ変換器３のオーバーフローを検出した場合にも、信号が到来したと判定したことが分かり、手順ＳＴ７２以下、図２９と同じ受信操作手順を行う。なお、手順ＳＴ８１で信号レベルが所定レベル以上とならない場合には、信号が到来していないとみなす。以上説明した図３０では、図２９に手順ＳＴ７８〜ＳＴ８３の部分が挿入された形になっている。
【０１３９】
図３１は第１２実施形態に係る受信機のディジタル信号処理回路４０内の受信モード及びＤＣオフセットに対する制御を行う制御部（図示せず）操作手順を示す図である。図２９、図３０の第１０、第１１実施形態では、アナログ信号処理部１０の利得を最大値に設定し順次下げていくことで最適な受信モードを選択した。この第１２実施形態（図３０）では逆に、アナログ信号処理部１０の利得を最低値に設定し順次上げていくことで最適な受信モードを操作する。図３１で、手順ＳＴ６２、ＳＴ６３、ＳＴ６４は、図２９と同様である。次に、アナログ信号処理部１０の利得を最低値に設定する（ＳＴ８５）。これは、図１６に受信モードでは、モードＤに相当する。
【０１４０】
次に、時間を計測するカウンタをリセットし（ＳＴ６６）、現在の受信モード（モードＤ）に対応するＤＣオフセット補正値（図１６のＤ）を設定する（ＳＴ６７）。この状態で、連続受信を行ない（ＳＴ６８）、基地局から送信されてくる制御信号の到来を持つ。ここで、Ａ／Ｄ変換器３の出力の所定ビットが立ったか否かを判定する（ＳＴ８６）。これはＡ／Ｄ変換器３へ入力される信号レベルが所定のレベル以上になっているか否かを判定していることになる。この判定は、△ｔの分解能で、予め定められた時間区間（ｔ＝ｔ０）で繰り返される（ＳＴ７０，ＳＴ７１）。Ａ／Ｄ変換器３へ入力される信号レベルが不足していると判定される場合には、アナログ信号処理部２の利得を上げる必要がある（ＳＴ８７）。図１６の例では、受信モードＤをＣに移して利得を上げる。利得を上げた後は、図２９の場合と同様に、制御遅延やアナログ信号処理部１０の応答を考慮した遅延ｔ１区間だけ、レベル検出を停止する（ＳＴ８８）。その後、再び時間カウンタをリセット（ｔ＝０）し、レベル検出を開始する。手順ＳＴ８６で、Ａ／Ｄ変換器３に十分な信号レベルが入力されていると判定された時には、アナログ信号処理部１０に最適の利得が設定されているものと判断する。
【０１４１】
ここまでの手順は、図２３のプリアンブル８３の期間中に終了し、ここで決定した受信モードで後続のユニークワード８４を受信する（ＳＴ７５）。ユニークワード（ＵＷ）を検出できた場合には（ＳＴ７６）、基地局から自局に対して送信された制御信号であるので、後続の情報部分８５を受信し、この後、通常の受信状態に入る（ＳＴ７７）。なお、ユニークワードを検出できなかった場合には、信号が到来していないとみなし、再度初期受信状態（ＳＴ８５）に戻る。
【０１４２】
なお、手順ＳＴ８７で、アナログ信号処理部１０の利得を上げ、全ての受信モードを用いてもまだ信号レベルが充分でない状態（ＳＴ７３）は、受信電界強度が非常に弱く、受信機の雑音レベルに所望波が埋もれている状態であると考えられる。この状態では、到来信号の受信は不可能であるので、直ぐに初期受信状態（ＳＴ８５）に戻しても良いが、現時点の利得で後続の情報を受信してみて（ＳＴ７５）から初期状態に戻しても良い。
【０１４３】
図３２は第１３実施形態に係る受信機のディジタル信号処理回路４０内の受信モード及びＤＣオフセットに対する制御を行う制御部（図示せず）の操作手順を示すである。図３２で、手順ＳＴ６３までは図２９と同じである。次の手順で、受信モードを初期モード、具体的には最低利得の１つ上（１段階利得の高い）の受信モードに設定する。図１６の例ではモードＣに対応する。次に、時間を計測擦るカウンタをリセットし（ＳＴ６５）。現在の受信モード（モードＣ）に対応するＤＣオフセット補正値（図１６のＣ）を、ＤＣオフセット保持手段４３，４４から読出して設定する（ＳＴ６７）。この状態で、連続受信を行なう（ＳＴ６８）基地局から送信されてくる制御信号の到来を持つ。
【０１４４】
ここで、Ａ／Ｄ変換器のオーバーフローを検出した場合には（ＳＴ６９）、受信モードを１つ下げる（利得を一段階下げる）（ＳＴ９１）。すなわち、この時は最低利得（図１６では受信モードＤ）となる。そして、そのまま受信モードでプリアンブル以降を受信する（ＳＴ７５）。これは、初期段階で（ＳＴ９０）、最低利得の１つ上（１段階利得の高い）の受信モードに設定されていたため、オーバーフローすれば、最低利得で受信するしか方法が無いからである。逆に、予め定められて時間区間（ｔ＝ｔ０）でオーバーフローが検出されなかった場合には、無線部の利得が不足していると判定され、アナログ信号処理部１０の利得を上げる（ＳＴ８７）。図１６の例では、受信モードをＣからＢに移して利得を上げる。利得を上げた後は、図２９の場合と同様に、制御遅延やアナログ信号処理部１０の応答を考慮した遅延ｔ１区間だけ、オーバーフロー検出を停止する（ＳＴ７４）。
【０１４５】
その後、再び時間カウンタをリセット（ｔ＝０）して、オーバーフロー検出を開始し、これ以後、ディジタル信号処理回路４０に供給されるクロック速度により定まる△ｔの分解能で、オーバーフローが生じるまでこの操作を繰り返す（ＳＴ７０）。そして、オーバーフローが生じた場合には、１つ前、すなわち利得が１段階下受信モードに戻して（ＳＴ９１）、プリアンブル以降の受信動作を行う（ＳＴ７５）。本第１３実施形態における受信操作手順では利得の小さい受信モードから利得を順次上げていく方式であるため、、オーバーフローが発生したら、１つ前の受信モードを最適な受信モードとみなすことができるのが特徴である。
【０１４６】
なお、手順ＳＴ８７で、全ての受信モードを用いてもまたオーバーフローしない状態（ＳＴ７３）は、受信電界強度が非常に弱く、受信機の雑音レベルに所望波が埋もれている状態であると考えられる。この状態では、到来信号の受信は不可能であるので、直ぐに初期受信応対（ＳＴ８５）に戻しても良いが、現時点の利得で後続の情報を受信してみて（ＳＴ７５）から初期状態に戻しても良い。
【０１４７】
ここで、図２９〜図３２に示す受信操作手順を比較する。まず、受信モード設定までの所要時間について比較する。図３１、図３２は、小さな利得から大きな利得に切替えながら受信操作を行なうため、ＬＰＦ２２の時定数による過度応答の影響を受けにくい。すなわち、利得切替前の信号の過度応答が存在しても、後続の信号レベルの方が大きいので、このレベルを誤検出することは少ない。
【０１４８】
この様子を図３３を用いて説明する。図３３（ａ）は高利得から低利得に切り替えた場合のＬＰＦ２２の出力である。また、図３３（ｂ）は低利得から高利得に切り替えた場合のＬＰＦ２２の出力である。図３３（ａ）の場合、時刻ｔ′で高利得から低利得に切り替わると、信号レベルは、９１から９２に変化する。しかし、ＬＰＦの時定数の影響で、信号９１は利得切替（ｔ′）後も９３となって残り、所望信号９２に重畳する。信号９３のＬＰＦの時定数で減衰するが、切り替え後の９７に示す区間は、この信号９３の影響で所望信号９２のレベルを正確に判定することが出来ない。したがって、所望信号９２のレベルを判定を行う為には、９７に示す時間以降まで持つ必要が有る。すなわち、検出無視区間が必要となり、所望信号９２のレベル判定に９７の遅延が生じる。
【０１４９】
これに対して、利得切替を、低利得から高利得にする場合を示したものが図３３（ｂ）である。図３３（ｂ）では、時刻ｔ′で低利得から高利得に切り替わると、信号レベルは、９４から９５に変化する。そして図３３（ａ）と同様にＬＰＦの時定数の影響で、信号９４は利得切替（ｔ′）後も９６となって残り、所望信号に重畳する。しかし、所定信号９５は高利得に切り替えられた為、重畳する信号９６よりも信号レベルが大きく、レベル判定においても影響は少ない。したがって、図３３（ｂ）は時刻ｔ′後に直ぐに所望信号９６のレベル判定を行なうことができる。このように、低利得から高利得に切り替えて判定するほうが、検出無視区間を短くすることができる。この様に、図３１、図３２の手法では、各手法で必要となっている「検出無視区間：ｔ１」（ＳＴ７４、ＳＴ８８）の遅延が短くて済む。そのため、高速に受信モードの設定を行なうことが出来る。
【０１５０】
これに対して、図２９、図３９の受信操作手順の「高利得から低利得に切り替える方式」では、上述のように検出無視区間は、図３１、図３２よりも長めに採る必要が有る。
【０１５１】
次に、受信形態における適性について比較する。本受信操作手順が必要なのは、端末電源をＯＮとして基地局との初期接続を行う際の「非同期連続受信」形態である。図２９、図３０の受信操作手順は、端末電源をＯＮとして基地局との初期接続を行う際の「非同期連続受信」、またＢＳ時の「同期時バースト受信」時のいずれの場合にも有効である。特に、端末の電源ＯＮ直後の「非同期連続受信」時にいつ信号が到来するか不明な場合でも、最大利得で待っているため、オーバーフロー検出により、信号の到来を判定することができる。
【０１５２】
これに対して、図３１、図３２の受信操作手順は、無信号区間でバースト到来信号を検出することが難しい、これは、本受信手段では低利得で信号を待っているため、いつ信号が到来するか分からない状態（電源ＯＮ直後の非同期状態）では、到来信号の有無が判断しにくいためである。したがって、図３１、図３２の受信操作手順は「非同期連続受信」時よりも「同期時バースト受信」時に適している。
【０１５３】
以上説明した様に、各操作手順には特徴がある。すなわち、図２９、図３０の手順は、「非同期連続受信」に向いており、図３１、図３２の手順は、受信モードを決定する迄の時間が短くて済み、同期時バースト受信」の際に有効である。したがって、端末電源ＯＮ時の「非同期連続受信」の際には、図２９、図３０のいずれかの受信操作手順を用い、「同期時バースト受信」の際には図３１、図３２のいずれかの受信操作手順を用いる等、必要に応じて適宜組み合わせて用いる方法が有効である。例えば、図３１や図３２の電源ＯＮ（ＳＴ６１）の後に、図２９、図３０に示す受信操作手順、すなわち「同期時バースト受信」の手順を挿入する。そして、一旦同期が確立した後のＢＳ状態では、図３１、図３２の方法を用いてバースト捕捉を行なえば良い。
【０１５４】
次に、本発明の第１４ないし第１６実施形態に係る受信機について図３４ないし図３８を参照して説明する。ＤＣオフセット検出を行う場合、検出すべきＤＣオフセット成分以外にＤＣ成分を持つ信号波が受信されると、ＤＣオフセットを正確に検出できなくなる。このため、アンテナ２から、特に他の無線通信システムで使用されている電波が受信されてしまうと、この到来波の影響でＤＣオフセット検出が正確にできなくなる可能性がある。
【０１５５】
本受信機では、この影響を防ぐために、ＤＣオフセット成分を検出する時に、アンテナから信号が受信されないようにする手段、すなわち受信信号をオフとする手段を備えていることが特徴である。この方法に付いて、幾つかの実施形態を図面を用いて説明する。
【０１５６】
図３４（ａ）は本発明の第１４実施形態を説明するための図である。ここで、アンテナ２で受信された信号を、オフと遮断するために、スイッチ４ａが設けられている。スイッチ４ａは、ＤＣオフセット検出を行う場合にはアンテナ２からの信号経路をオフとする。そして、アンテナ２の入力インピーダンスと同じ値に設定されている終端抵抗４ｂ側に接続される。この操作により、アンテナ２で受信された到来信号が、アナログ信号処理部１０、ディジタル信号処理部４０に送出されることを防ぐ。さらに、ＲＦ増幅器１１の入力が、終端抵抗４ｂ、すなわちアンテナ２の入力インピーダンスで終端される。これは、ＤＣオフセット検出時と所望信号受信時とで、ＲＦ増幅器の入力インピーダンスの値によるＤＣオフセット出力が変化が生じないようにするためである。
【０１５７】
図３４（ａ）のスイッチ４ａは、図３４（ｂ）のように、ＭＯＳスイッチ、ＳＷ１、ＳＷ２によって容易に構成できる。この時のＳＷ１、ＳＷ２の動作モードが図３５に示されている。すなわち、通常受信時には、ＳＷ１がオン、ＳＷ２がオフ、ＤＣオフセット検出時には、ＳＷ１がオフ、ＳＷ２がオンとなるように制御を行う。ＳＷ１、ＳＷ２のゲートには、ＤＣオフセット検出の有無の状態に応じ、ディジタル信号処理部から制御信号が送出され、オン／オフ動作が行なわれている。
【０１５８】
なお、スイッチ４ａは、原理的にはＤＣオフセット検出を行なうよりも前にあれば良い。一般的には、利得を与えるブロックの前にあることが望ましく、ＲＦ増幅器１２の前段におくことが望ましい。
【０１５９】
次に、受信信号をオフとする他の構成としての第１５実施形態に係る受信機を説明する。図３６は、ＲＦ増幅器１１と並列にアッテネータ９０が接続されている例である。このアッテネータ９０の入力インピーダンスは、アンテナ２、ＲＦ増幅器１１の入力インピーダンスと同じ値、例えば５０Ωに設定されている。このアッテネータ９０は、強電界入力時にＲＦ増幅器１１に替わって用いられ、受信機が飽和するのを防ぐ役目をする。すなわち、通常レベルの信号受信時には、ＲＦ増幅器１１が用いられ、所定の値よりも受信信号レベルが大きい場合には、アッテネータ９０が用いられる。この時の図３６におけるＭＯＳスイッチＳＷ１〜ＳＷ７の動作モードを図３７に示した。すなわち、通常レベルの受信時には、ＳＷ３とＳＷ６がオンとなり、ＳＷ４、ＳＷ７がオフとなり、ＲＦ増幅器１１が動作する。一方、所定の値よりも受信信号レベルが大きい場合には、アッテネータモードとなり、ＳＷ３とＳＷ６がオフとなり、ＳＷ４、ＳＷ７がオンとなり、アッテネータ９０が動作する。
【０１６０】
さらに、本構成では、ＳＷ５が設けられていることが特徴であり、ＤＣオフセット検出時には、このＳＷ５、さらにＳＷ６がオンとなり、ＳＷ３、ＳＷ４、ＳＷ７がオフとなる。この状態では、アンテナ２からの信号入力はオフとなり、かつＲＦ増幅器１１は、アッテネータ９０の入力インピーダンス、すなわちアンテナ２の入力インピーダンスと同じ値で終端されている。このようにすれば、ＤＣオフセット検出時と所望信号受信時とで、ＲＦ増幅器１１の入力インピーダンスの値によるＤＣオフセット出力が変化が生じないように設定できる。
【０１６１】
以上の様な方法を採ることにより、ＤＣオフセット検出時に、アンテナ２から何等かの電波が受信されても、この到来波の影響を受けることなく、良好にＤＣオフセット検出を行うことができる。
【０１６２】
上記の第１４、１５実施形態では、ＤＣオフセット成分が他の信号成分に埋もれて検出できない場合について説明した。しかし、アンテナから受信される到来波レベルが小さく、到来波無しとみなせるような場合には、ＤＣオフセット検出に影響を及ぼさない場合もある。このような場合のために、受信信号強度を検出する手段（ＲＳＳＩ：受信電界強度検出装置）を具備し、到来波の受信信号強度が所定の値より小さくなったときには、ＤＣオフセット検出を行なうようにしても良い。
【０１６３】
図３８は、上記の方法に関する第１６実施形態を説明するための図である。なお、図３８はＩＱチャネルの内の１系統のみを図示している。ここで、Ａ／Ｄ変換器３の出力は、ＲＳＳＩ検出手段９８に入力され、アンテナ２にて受信された到来波のディジタル信号処理部４０への入力電圧が検出される。本受信器では、この検出値が所定値よりも小さい場合には、ＤＣオフセット検出には影響が無いものとして、ＤＣオフセット検出動作を行なう。具体的には、前記検出値がディジタル信号処理回路４０内の復調器５０で許容されるＤＣオフセット値から１０ｄＢ程度低ければＤＣオフセット検出には影響は無い。ＲＳＳＩ検出の結果、アンテナ２から受信された到来波の受信電界強度が低く、到来波無しと判定された場合には、ＤＣオフセット検出手段４１に対して制御信号９９を送出し、ＤＣオフセット検出を実行する。なお、制御信号９９は、検波・復調手段５０から送出されるようにしておいても差し支えない。
【０１６４】
図１におけるＤＣオフセット検出手段４１（または４２）は、図３９に示すように構成することができる。図中４１１は累積加算回路、４１２は除算回路である。次に本発明の第１７実施形態に係る受信機の動作について説明する。
【０１６５】
Ａ／Ｄ変換器３の出力信号はアンテナ２からの入力信号をベースバンドに周波数変換し、その信号をさらにディジタル信号に変換した信号である。この信号は累積加算回路４１１に入力される。累積加算回路４１１に入力される信号はＤＣオフセットの重畳した変調信号である。
【０１６６】
累積加算回路４１１ではＡ／Ｄ変換器３の出力であるディジタルデータを１サンプル毎に加算してゆく。このように入力信号を累積加算することにより、Ａ／Ｄ変換器３の出力信号に含まれるＤＣオフセット成分のみが加算されてゆく。なぜならば、ＤＣオフセット以外の変調信号は、その信号を長い期間にわたって累積加算すると、その平均値は０になるからである。
【０１６７】
この信号を除算回路４１２において累積されたデータの数で除算することでＡ／Ｄ変換器３の出力に含まれているＤＣオフセットの絶対値が得られる。またここで累積するデータの数を２のべき乗とすることにより、この除算回路４２はビットシフトにより非常に簡単に実現できる。
【０１６８】
以上のように累積加算回路４１１と除算回路４１２を用いてＤＣオフセット検出手段４１を構成することにより、Ａ／Ｄ変換器３の出力信号の時間平均を算出することでＤＣオフセット値を検出することができる。
【０１６９】
この累積加算するデータの数（積分期間）は変調信号に含まれるＤＣ成分が充分除去できる程度に長くとれば正確に検出できるが補正するまでに時間差が生じる一方、短時間で補正するために積分期間を短く設定すればＤＣオフセットの検出誤差が増大するため、適切な値に設定することが重要である。本第１７実施形態によれば、積分期間の設定は累積加算回路における加算するデータ数を変えることにより非常に簡易に実現でき、また設定変更も容易である。
【０１７０】
図４０は、オフセット成分を有する受信信号を示す図である。ここで、受信信号４０４が受信された熱雑音及びＤＣオフセット成分を有する受信信号であり、元信号４０２は比較の為に図示してある。ここで、（アナログ）グランドレベル４０５からのＤＣ成分のずれがＤＣオフセット成分４０６である。ディジタル信号に変換して信号処理を行なう。図４１は、この様子を説明する為の図である。図４１で、Ｔは１シンボル区間、５０１は受信信号波形、５０３は（アナログ）グランドレベルを表している。図４１（ａ）では、１シンボル区間Ｔを５サンプル（〇）してＤＣオフセットを検出している。すなわち、このサンプルポイント５０４を、図１のＤＣオフセット検出手段４１に入力し、累積加算、除算などの操作により、ＤＣオフセットを検出する（５０６は、図４１（ａ）で検出されたＤＣオフセット成分を表している）。これに対して、図４１（ｂ）では、１シンボル区間Ｔを１０サンプル（〇と黒丸の両方）してＤＣオフセット５０７を検出している。
【０１７１】
図４１（ａ）と図４１（ｂ）とを比較すると、サンプルポイントの多い図４１（ｂ）の方が、より受信信号波形を良く近似できることは明らかである。したがって、ＤＣオフセット成分についても、図４１（ａ）の５０６よりも、図４１（ｂ）の５０７の方がより正確にＤＣオフセット成分を検出している。しかし、サンプリング数を増加させると、その分ディジタル部の信号処理が増し、演算時間、さらに消費電流が増加するという不具合も生じる。一般に、受信信号のＣ／Ｎが良い場合、サンプリングポイント数の大小が、受信誤り率特性や検出されるＤＣオフセット量へ与える影響はより少なくなる。従って、受信信号のＣ／Ｎの状態によって、サンプリング数を適宜可変とし、不必要にディジタル部の演算量を増加させること無く、良好な受信誤り率、所望の精度のＤＣオフセット検出を行なうことが出来る。ここで、Ｃ／Ｎの状態を把握する為には、例えば、ユニークワードなどの既知パターンの受信誤り率を適宜観測すること、また、ダイバーシティーを行なっている受信機では、ダイバーシティーの生じ方（ダイバーシティー切替数が少ない方が受信信号のＣ／Ｎは良い）を観測することにより行なうことができる。
【０１７２】
以上のようにＡ／Ｄ変換器３の出力のＤＣオフセットを累積加算し加算したデータ数で除算することによりＤＣオフセットの正確な検出が可能となる。また加算するデータの数を２のべき乗に定めることにより除算回路４１２をビットシフトによって実現することが可能となる。
【０１７３】
以上の構成によるＤＣオフセット補正での問題として、信号成分自体がＤＣ成分を有している場合である。次に、この様な場合についても有効なＤＣオフセット検出方法について説明する。
【０１７４】
図４２は、図２のＤＣオフセット検出手段４１にＤＣオフセットの基準平均値補正回路を追加した場合の実施形態を示す図である。ここで、基準平均値６３は、変調信号成分が本来有しているＤＣ成分である。変調信号成分がＤＣ成分をもっている際には、ＤＣオフセット補正を行なうと本来のＤＣ成分まで除去してしまうことになる。したがって、システムで使用されている変調方式のＤＣ成分が既知である場合には、そのＤＣ成分の基準平均値を予め用意しておく。そして、ＤＣオフセット検出手段４１で検出されたＤＣ成分から減算回路６４で減算することにより、ＤＣオフセット成分のみを正確に検出することができる。ここで、図４２ではこの基準平均値をＤＣオフセット検出手段４１の出力から減算した。また、図４３のように、Ａ／Ｄ変換器３の出力から基準平均値を減算する構成を採っても良い。この図４３の構成を採ると、ＤＣオフセット検出手段４１に含まれる累積加算回路４１１の前に本来信号成分がもつＤＣオフセットは基準平均値を減算出来る。従って、図４３の構成では、図４２よりも演算量は増加するものの、時間軸でより細かく本来信号成分が有するＤＣ成分を除去することができる利点がある。従って、高精度にＤＣオフセット検出が要求される場合には、図４３の構成を採り、基準平均値６３を減算する時間間隔を短く設定することによって、柔軟に対応することができる。
【０１７５】
次に、本発明のＤＣオフセット除去機能を備えた第１８実施形態に係る受信機について図面を用いて説明する。図４４は、本受信機が使用されるＴＤＭＡシステムのＴＤＭＡフレームフォーマットを示す図である。ここで、３００１，３００２，３００３，３００４は受信スロットに割り当てられており、３００５は受信スロット以外のスロット（例えば、３００１と３００２、または３００２と３００３）で、受信機の状態（温度変化等）、周囲の電波環境（フェージング）が変化しない場合には、これらのスロットで発生するＤＣオフセットの量は非常に近いものと予想される。本受信機では、各隣接する受信スロットで検出したＤＣオフセット量を、後続の受信スロット発生するＤＣオフセット量とみなして処理を行なう。これにより、高速に、また限られた時間内でより正確にＤＣオフセットを検出することができ、したがって、ＤＣオフセット補正もより高速に行なうことができる。
【０１７６】
図４５は、このためのＤＣオフセット検出手段の一構成例を示す図である。図４５で、ＤＣオフセット初期値１３０１には、前の受信スロットで検出されたＤＣオフセット値がＤＣオフセットの初期値としてメモリされている。減算回路１３０２では、Ａ／Ｄ変換器３にてディジタル信号に変換された受信信号から、このＤＣオフセット初期値１３０１が減算されＤＣオフセット検出手段４１に送られる。ＤＣオフセット検出手段４１は前述の構成であり、ここで検出されたＤＣオフセット値はＤＣオフセット保持手段４３送られてＤＣオフセットの補正に用いられる。
【０１７７】
ＴＤＭＡシステムの各隣接する受信スロットで発生するＤＣオフセット量が全く同じ場合には、受信信号から前受信スロットのＤＣオフセット値（初期値）を減算することによって、ＤＣオフセットは完全に除去できる。ＤＣオフセット量が全く同じでない場合でも、隣接する受信スロット間では、受信機の状態、周囲の電波環境の変化が少ない為、ＤＣオフセット量は非常に近い値であると考えられる。従って本構成により、前受信スロットのＤＣオフセット値を初期値として使用しない場合よりも、より高速に、少ない演算量でＤＣオフセットの検出が出来ることは明らかである。
【０１７８】
なお、図４５で、ＤＣオフセット検出手段４１は、前述の基準平均値補正手段を備えたＤＣオフセット検出手段６２（もしくは６５）であっても良いのは明らかである。また、各受信スロットで、ＤＣオフセット初期値１３０１は、前スロットのみで検出されたＤＣオフセット値でなく、より以前の受信スロットで検出されたＤＣオフセット値を考慮して設定しても良い。
【０１７９】
図４５では、ＤＣオフセット初期値１３０１の減算をＡ／Ｄ変換器３の後、ディジタル部で行なったが、Ａ／Ｄ変換器３の前段、すなわちアナログ部にて行なうことも可能である。図４６は、ＤＣオフセット初期値１４０１の減算を、Ａ／Ｄ変換器３の前段に設けたアナログの減算回路１４０２で行なった場合の一構成例である。この様に、ＤＣオフセット初期値１４０１をアナログ部で減算する構成は、ＤＣオフセット初期値が大きく、予めアナログ部で減算しておかないと後段のＡ／Ｄ変換器３が飽和してしまう恐れがある様な場合に特に有効である。ここで、ＤＣオフセット検出手段４１は、前述の基準平均値補正手段を備えたＤＣオフセット検出手段６２（もしくは６５）であっても良い。または、図４５に示した１３０３としても良い。この場合には、ＤＣオフセット初期値をディジタルとアナログの両方に振り分けて減算する構成となる。
【０１８０】
次に本発明の第１９実施形態に係る受信機について説明する。上述した侍史形態においては、検出されたＤＣオフセットを次のスロットで差し引くという方法をとっている。ここで、ＤＣオフセット量を正確に検出するためには、検出の期間（積分期間）が長い方が好ましい。しかしながらフェージング等に起因するＤＣオフセットの変動に追随するためには、積分期間は短い方がよい。すなわちＤＣオフセットのキャンセリングの精度と変動に対する追従性はトレードオフの関係にあり、適正な積分期間を選ぶ必要がある。しかしながら、ＤＣオフセットの変動量が大きくなったり小さくなったりするような場合、予め固定的な積分期間を設定することが困難である。
【０１８１】
このような問題を回避するために、この第１９実施形態においては次のような方法でオフセットの検出・除去を行なう。すなわち、予め定められた数の過去の各スロットのＤＣオフセット検出値を保持しておき、それぞれのＤＣオフセット値に重み付けを施して平均をとる。
【０１８２】
本第１９実施形態の構成を図４７に示す。図中Ａ／Ｄ変換器３、および累積加算回路４２１、除算回路４２２より構成されるＤＣオフセット検出手段４２は図２に示すものと同一であるため説明を省略する。４３はＤＣオフセット保持手段であり、遅延回路４３１、重み付け係数回路４３２、加算回路４３３、除算回路４３４よりなる。
【０１８３】
遅延回路４３１はＤＣオフセット検出手段から出力された値を１スロット分保持した後にその値を出力するものである。したがって図中一番左の遅延回路４３１−１の出力は１スロット前の検出値Ｖ１、左から２番目の遅延回路４３１−２の出力は２スロット前の検出値Ｖ２、一番右の遅延回路４３１−Ｎの出力はＮスロット前の検出値Ｖｎ  となる。重み付け係数回路４３２は入力された値に予め設定された重み付け係数値Ｗｎ  を乗じて出力する。
【０１８４】
加算回路４３３は重み付け係数回路の出力の総和をとり、その値を出力する。除算回路４３４は入力された値を重み付け係数値の合計で除算して出力する。除算回路４３４で割る数ａは重み付け係数値の合計（Ｗ１＋Ｗ２＋…＋Ｗｎ  ）である。
【０１８５】
次に、第１９実施形態に係る受信機におけるＤＣオフセットキャンセル装置の動作について説明する。Ｎスロット前に検出されたＤＣオフセット値をＶｎとし（Ｎ−１）スロット前に検出されたＤＣオフセット値をＶｎ−１とし、１スロット前に検出されたＤＣオフセット値をＶ１とする。これらの値はそれぞれ遅延回路４３１の出力に相当する。
【０１８６】
またＮスロット前の情報に対する重み付け係数をＷｎ  、（Ｎ−１）スロット前の情報に対する重み付け係数をＷｎ−１、  ……１スロット前の情報に対する重み付け係数をＷ１とする。これらの値はそれぞれ重み付け係数回路４３２に保持されている。このときＤＣオフセットの推定値Ｖｅ  に相当する除算回路４３４の出力は次のようなものとなる。
Ｖｅ  ＝（Ｗｎ  ・Ｖｎ  ＋Ｗｎ−１・Ｖｎ−１＋……＋Ｗ１・Ｖ１）／（  Ｗｎ  ＋Ｗｎ−１  ＋……＋Ｗ１）
この式の分子が加算回路４３３の出力値すなわち除算回路４３４の入力値であり、また分母が重み付け係数値の合計（Ｗ１＋Ｗ２＋…＋Ｗｎ  ）である。したがって、除算回路４３４の出力値がオフセットの推定値Ｖｅ  になる。
【０１８７】
このように、Ｗｎ  〜Ｗ１に適当な値を設定することで、過去の検出値を利用してより正確な推定が可能となる。ただしＷｎ  ＝＜Ｗｎ−１  ＝＜……＜Ｗ１である。
重み付け係数Ｗｎ  の設定方法は
・Ｗｎ  を等差級数で変化させる方法｛図４８（ａ）｝
・Ｗｎ  を等比級数で変化させる方法｛図４８（ｂ）｝
・Ｗｎ  を段階的に段階状に変化させる方法｛図４８（ｃ）｝
等が考えられる。Ｗｎ  をすべて１（またはすべての同じ値）とした場合が、単純に過去Ｎスロット分の平均をとる方法に相当する。この第１９実施形態においては、必要に応じて過去の検出値を使って適応的にＤＣオフセットの検出と除去を行なうことができる。
【０１８８】
例えば、図４９（ａ）に示すように、ＤＣオフセットの時間的な変動が少ない場合は、過去の検出値と実際のＤＣオフセットの値はほぼ同じであると考えられるので、すべて同じ重み付け係数を用いて積分期間を長くとることにより、より正確な推定値を得ることができ精度のよいオフセット除去が可能となる。
【０１８９】
また図４９（ｂ）に示すように、ＤＣオフセットの時間的な変動が大きい場合は、過去の検出値と実際のオフセット値が異なる可能性が大きいため、過去のデータの係数を小さく設定することにより、時間追従性をよくしたオフセット除去が可能となる。この第１９実施形態においては、以上説明した方法を用いることによって、変動に対する追従性を維持しつつ精度のよいＤＣオフセットの除去が可能となる。
【０１９０】
また、図５０に示す第２０実施形態のように、テストモード時に選択手段４１３によりテスト信号発生器４１４により、例えば所定の周波数の制限波を発生させ、Ｄ／Ａ変換器５および第１のＤＣオフセット補正手段２０，２１を介してＬＰＦ２２、２３の入力に加え、その出力をディジタル信号処理回路４０でモニターすることにより、アナログ信号処理回路の帯域制限特性を求め、調整に用いることができる。これにより、ディジタルで作られたテスト信号をアナログ信号に変換するＤ／Ａ変換器と、ディジタルで検出したＤＣオフセットをアナログ信号に変換するＤ／Ａ変換器とを兼用することができ、ＬＳＩ化においてその規模を小さくすることができる。
【０１９１】
具体的な調整は、例えば、図５１に示すように、ディジタル信号処理回路４０に周波数特性制御手段４１５，４１６を設け、また、ＬＰＦ２２，２３にカットオフ周波数調整機能を備えることにより行なう。例えば、ＬＰＦ２２，２３を通過したテスト信号である所望のカットオフ周波数をもつ制限波の利得が所望の利得（例えば、−３ｄＢ）より大きいか小さいかを、周波数特性制御手段４１５，４１６で検出してその比較信号を制御信号としてＬＰＦ２２，２３に出力して、ＬＰＦ２２，２３の所望カットオフ周波数にて所望の利得となるよう制御する。これにより、ＬＳＩ化した時のＬＰＦのカットオフ周波数のばらつきによる受信特性の劣化を防ぐことができる。なお、ＬＰＦのカットオフ周波数の調整はフィルタの時定数を決定する抵抗や容量、あるいは電流を切り替えればよい。
【０１９２】
周波数特性制御手段の一例を図５２に示す。ＬＰＦを通過して得られる信号の利得を例えば、信号のピーク値を検出してなる利得算出手段４１７で所望のカットオフ周波数での利得を求めて、それを利得Ｒｅｆ２と比較手段４１８で比較して、その比較結果を制御信号としてＬＰＦにフィードバックする。また、ＤＣオフセットのためＬＦＰやＡ／Ｄ変換器にてテスト信号が歪み利得検出に誤差が生じないように、ＬＰＦ２２，２３のカットオフ周波数の調整は、ＤＣオフセットの検出・補正後に行なえば良い。
【０１９３】
なお、上述した第１ないし第２０実施形態に係る受信機を通信システムに用いることにより、受信信号の誤り率の劣化を低減することができ、特に第２０実施形態に係る帯域制限特性の調整ができる受信機を用いることにより良好な通信を行なうことができる。このような受信機を用いる第２１実施形態に係る通信システムは、図示説明を控えるが、音声・画像を含む情報信号よりなる無線周波数信号を送信する送信機と、前記無線周波数信号を送信および受信するための通信網と、前記無線周波数信号を受信する受信部と、この受信部より入力されたアナログ信号に対して増幅・帯域変換・周波数変換処理するアナログ信号処理部と、このアナログ信号処理部の出力をアナログ信号からディジタル信号へと変換するＡＤ変換部と、このＡＤ変換部により変換されたディジタル信号を処理するディジタル信号処理部と、前記ディジタル信号処理部に設けられて前記受信部または周波数変換部で発生した直流オフセット信号を検出するオフセット検出手段と、前記ディジタル信号処理部に設けられて前記オフセット検出手段により検出された前記直流オフセット信号を保持するオフセット保持手段と、前記ディジタル信号処理部で検出された前記直流オフセット信号をアナログ信号に変換するＤＡ変換部と、前記アナログ信号処理部に設けられて前記ＤＡ変換部によりアナログ信号に変換された直流オフセット信号に基づいて前記アナログ信号を補正する第１のオフセット補正手段と、を具備する直流オフセット除去機能を備えた受信機と、を備えている。
【０１９４】
【発明の効果】
以上説明したように、本発明の受信機の構成によれば、過去の受信スロットで検出したＤＣオフセットを初期値として用いＤＣオフセット検出を行なうことにより、より高速に精度良くＤＣオフセット補正を実現することができる。
【０１９５】
また、本発明においては、受信した信号をアナログ信号処理回路で処理する際に発生するＤＣオフセットによる受信誤り率を低減することができる。また本発明による受信機を用いることにより、受信した信号をアナログ信号処理回路で処理する際に発生するＤＣオフセットによる受信誤り率を劣化させることなく、良好な品質で音声、データ通信を実現することができる。
【０１９６】
さらに、本発明によるＤＣオフセット除去機能を備えた受信機においては、アナログ信号処理部で設定される利得に応じて変化するＤＣオフセットを、各利得についてメモリする手段を有する。従って、このメモリされたＤＣオフセット値を用いて、より高速に精度良くＤＣオフセット補正を実現出来るという効果が有る。さらに、無線部利得切替機能と、このメモリされたＤＣオフセット値を読み出す方式により、到来する受信レベルが不明な場合、受信レベルに急激な振幅変化があった場合にも、ダイナミックレンジを損なうこと無く、高速に受信機の利得制御を行なうことができるという効果を有する。
【０１９７】
また、Ａ／Ｄ変換器の入力でアナログ信号処理回路で発生するＤＣオフセットを低減でき、受信誤り率を低減できる。また、信号がＤＣオフセットによりＡ／Ｄ変換器の入力範囲を越え歪むのを防ぐこともでき、この歪みによる受信誤りを防ぐことができる。
【０１９８】
さらに、ＡＣカップルを用いないのでＤＣオフセットの時間変化の過渡応答による影響を受けないので、受信誤り率を劣化させることはない。特に、ＤＣを含む低周波成分を多く含む変調方式の信号に対して誤差となるＤＣオフセット成分のみを除去できるので、受信信号の誤り率の劣化を低減することができる。
【０１９９】
さらに、ＬＳＩ化により特性にばらつきあるアナログ信号処理回路内の帯域制限部の周波数特性をテスト信号により検出する際に必要なＤ／Ａ変換器をＤＣオフセットをアナログ信号にするＤ／Ａ変換器と共用できるので、チップ面積を小さくすることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る受信機の基本的な構成を示すブロック図。
【図２】本発明の第２実施形態に係る受信機の基本的な構成を示すブロック図。
【図３】図２のオフセット保持手段の具体的な構成を示すブロック図。
【図４】本発明の第３実施形態に係る受信機の基本的な構成を示すブロック図。
【図５】図４のオフセット振分手段の具体的な構成を示すブロック図。
【図６】図４の比較手段の具体的な構成を示すブロック図。
【図７】本発明の第４実施形態に係る受信機の基本的な構成を示すブロック図。
【図８】本発明の第５実施形態に係る受信機における第１の初期値設定方法を説明するフローチャート。
【図９】本発明の第５実施形態に係る受信機における第２の初期値設定方法を説明するフローチャート。
【図１０】本発明の第５実施形態に係る受信機における第３の初期値設定方法を説明するフローチャート。
【図１１】本発明の第５実施形態に係る受信機における第４の初期値設定方法を説明するフローチャート。
【図１２】図１１に示される第４の初期値設定方法に用いられる閾値Ｖｔｈの求め方を説明する特性図。
【図１３】本発明の第６実施形態に係る受信機の基本的な構成を示すブロック図。
【図１４】本発明の第７実施形態に係る受信機の基本的な構成を示すブロック図。
【図１５】第７実施形態における基準平均値補正回路の２つの具体例（ａ）（ｂ）をそれぞれ示すブロック図。
【図１６】本発明に係る受信機の利得切替モードの一例を示す図表。
【図１７】本発明に係る通信システムに適用されるＴＤＭＡスロットを示す概念図。
【図１８】オフセット補正値を保持する操作手順を示すフローチャート。
【図１９】受信機の受信モードを設定する操作手順を示すフローチャート。
【図２０】受信電界強度を測定する操作手順を示すフローチャート。
【図２１】ＴＤＭＡまたはＴＤＤシステムにおけるフレーム構成を示す概念図。
【図２２】受信機の通話時の基本的な受信操作手順を示すフローチャート。
【図２３】受信スロットの一般的な構成を示す概念図。
【図２４】受信モード設定・オフセット補正を同時に行なう受信操作手順を示すフローチャート。
【図２５】ＤＣ成分がＬＰＦの時定数により影響を受けることを（ａ）から（ｆ）により説明した特性図。
【図２６】本発明の第８実施形態に係る受信機の基本的な構成を示すブロック図。
【図２７】本発明の第９実施形態に係る受信機の基本的な構成を示すブロック図。
【図２８】ＤＣオフセットを振り分けながら受信する操作手順を示すフローチャート。
【図２９】受信モード・ＤＣオフセットの制御部の操作手順を示すフローチャート。
【図３０】第１１実施形態に係る受信機の制御部の操作手順を示すフローチャート。
【図３１】第１２実施形態に係る受信機の制御部の操作手順を示すフローチャート。
【図３２】第１３実施形態に係る受信機の制御部の操作手順を示すフローチャート。
【図３３】図２９から図３２の利得切替の違いを（ａ）（ｂ）で示す特性図。
【図３４】第１４実施形態の受信機の要部の構成を（ａ）（ｂ）で示すブロック図。
【図３５】図３４（ｂ）の動作モードを示す図表。
【図３６】第５実施形態に係る受信機の要部の構成を示すブロック図。
【図３７】図３６のスイッチの動作モードを示す図表。
【図３８】第１６実施形態の要部の構成を示すブロック図。
【図３９】本受信機のＤＣオフセット検出部の構成を示すブロック図。
【図４０】ＤＣオフセットを説明するための波形特性図。
【図４１】サンプル数を可変とすることによりＤＣオフセット検出精度が改善されることを（ａ）（ｂ）により説明する特性図。
【図４２】本発明の受信機におけるＤＣオフセット検出部の構成を示すブロック図。
【図４３】本発明の受信機におけるＤＣオフセット検出部の構成を示すブロック図。
【図４４】本受信機が使用されるＴＤＭＡシステムの構成を説明する概念図。
【図４５】ＴＤＭＡシステムに適用される受信機のＤＣオフセット検出部の構成を示すブロック図。
【図４６】ＴＤＭＡシステムに適用される受信機のＤＣオフセット検出部の構成を示すブロック図。
【図４７】第１９実施形態に係る受信機の要部を示すブロック図。
【図４８】図４７に示される受信機の動作を（ａ）から（ｃ）で説明する特性図。
【図４９】図４７に示される受信機の動作を（ａ）（ｂ）で説明する特性図。
【図５０】本発明の第２０実施形態に係る受信機の基本構成を示すブロック図。
【図５１】図５０の具体的な構成を示すブロック図。
【図５２】図５０，図５１の要部を示すブロック図。
【図５３】アナログ信号書留回路内の信号経路にＡＣカップルを備える従来のダイレクトコンバージョン受信機の構成を示すブロック図。
【図５４】ＤＣオフセットが生ずることを説明するため、（ａ）ミキサの要部を示すブロック図と、（ｂ）その特性図。
【図５５】ＡＣカップルでＤＣオフセット除去が不十分なことを説明する図。
【図５６】ＤＣオフセットに変動分と固定分があることを説明する図。
【図５７】従来の直接変換受信機の構成を示すブロック図。
【図５８】無線部利得切替機能を備える従来のゼロＩＦ受信機の構成を示す図。
【図５９】無線利得切替モードを示す図表。
【図６０】無線部の利得切替によりＤＣオフセット変動が生じることを示す（ａ）ブロック図、（ｂ）特性図。
【図６１】無線部の利得切替によりＤＣオフセット変動が生じることを示す（ａ）ブロック図，（ｂ）特性図。
【図６２】ＤＣオフセット変動による受信特性の劣化の発生を、（ａ）補正が間に合わない場合、（ｂ）受信スロット内で発生する場合、で示す概念図。
【符号の説明】
１    受信部
２    アンテナ
３    Ａ／Ｄ変換部
５    Ｄ／Ａ変換部
１０    アナログ信号処理部
１６，１７    ミキサ
２０，２１，２４，２５，２８，２９    第１のオフセット補正手段
２２，２３    ＬＰＦ
４０    ディジタル信号処理部
４１，４２    ＤＣオフセット検出手段
４３，４４    ＤＣオフセット保持手段
４５，４６    第２のオフセット補正手段
５１，５２    オフセット振分手段
【図１】
0003575952.tif 000002
【図２】
0003575952.tif 000003
【図３】
0003575952.tif 000004
【図４】
0003575952.tif 000005
【図５】
0003575952.tif 000006
【図６】
0003575952.tif 000007
【図７】
0003575952.tif 000008
【図８】
0003575952.tif 000009
【図９】
0003575952.tif 000010
【図１０】
0003575952.tif 000011
【図１１】
0003575952.tif 000012
【図１２】
0003575952.tif 000013
【図１３】
0003575952.tif 000014
【図１４】
0003575952.tif 000015
【図１５】
0003575952.tif 000016
【図１６】
0003575952.tif 000017
【図１７】
0003575952.tif 000018
【図１８】
0003575952.tif 000019
【図１９】
0003575952.tif 000020
【図２０】
0003575952.tif 000021
【図２１】
0003575952.tif 000022
【図２２】
0003575952.tif 000023
【図２３】
0003575952.tif 000024
【図２４】
0003575952.tif 000025
【図２５】
0003575952.tif 000026
【図２６】
0003575952.tif 000027
【図２７】
0003575952.tif 000028
【図２８】
0003575952.tif 000029
【図２９】
0003575952.tif 000030
【図３０】
0003575952.tif 000031
【図３１】
0003575952.tif 000032
【図３２】
0003575952.tif 000033
【図３３】
0003575952.tif 000034
【図３４】
0003575952.tif 000035
【図３５】
0003575952.tif 000036
【図３６】
0003575952.tif 000037
【図３７】
0003575952.tif 000038
【図３８】
0003575952.tif 000039
【図３９】
0003575952.tif 000040
【図４０】
0003575952.tif 000041
【図４１】
0003575952.tif 000042
【図４２】
0003575952.tif 000043
【図４３】
0003575952.tif 000044
【図４４】
0003575952.tif 000045
【図４５】
0003575952.tif 000046
【図４６】
0003575952.tif 000047
【図４７】
0003575952.tif 000048
【図４８】
0003575952.tif 000049
【図４９】
0003575952.tif 000050
【図５０】
0003575952.tif 000051
【図５１】
0003575952.tif 000052
【図５２】
0003575952.tif 000053
【図５３】
0003575952.tif 000054
【図５４】
0003575952.tif 000055
【図５５】
0003575952.tif 000056
【図５６】
0003575952.tif 000057
【図５７】
0003575952.tif 000058
【図５８】
0003575952.tif 000059
【図５９】
0003575952.tif 000060
【図６０】
0003575952.tif 000061
【図６１】
0003575952.tif 000062
【図６２】
0003575952.tif 000063