(57)【特許請求の範囲】
【請求項１】
出力と補数出力とを有する差動エミッタ結合論理回路であって、当該回路は、
供給電圧と、
２つの端子を有する第１の抵抗であって、当該２つの端子の一方が上記供給電圧に接続された第１の抵抗と、
２つの端子を有する第２の抵抗であって、当該２つの端子の一方が前記供給電圧に接続された第２の抵抗と、
２つの端子を有する第３の抵抗であって、当該２つの端子の一方が前記供給電圧に接続された第３の抵抗と、
２つの端子を有する第４の抵抗であって、当該２つの端子の一方が前記供給電圧に接続された第４の抵抗と、
第１のエミッタ結合されたトランジスタの組であって、一方のトランジスタのベースは第１の入力信号に接続され、かつコレクタは前記第１の抵抗の他方の端子に接続され、当該組の他のトランジスタのベースは前記第１の入力信号の補数に接続され、かつ他のトランジスタのコレクタは前記第２の抵抗の他の端子に接続された第１のエミッタ結合されたトランジスタの組と、
第２のエミッタ結合されたトランジスタの組であって、一方のトランジスタのベースは第２の入力信号に接続され、かつコレクタは前記第３の抵抗の他の端子に接続され、当該組の他のトランジスタのベースは前記第２の入力信号の補数に接続され、前記他のトランジスタのコレクタは前記第４の抵抗の他の端子に接続された第２のエミッタ結合されたトランジスタの組と、
第３のエミッタ結合されたトランジスタの組であって、一方のトランジスタのベースは第３の入力信号に接続され、他のトランジスタのベースは前記第３の入力信号の補数に接続され、前記一方のトランジスタのコレクタは前記第１のトランジスタの組の他のトランジスタの前記コレクタに接続され、前記第３のトランジスタの組の他のトランジスタのコレクタは前記第２のトランジスタの組の前記一方のトランジスタの前記コレクタに接続された第３のエミッタ結合されたトランジスタの組と、
第４のエミッタ結合されたトランジスタの組であって、一方のトランジスタのベースは前記第３の入力信号に接続され、他のトランジスタのベースは前記第３の入力信号の前記補数に接続され、前記一方のトランジスタのコレクタは前記第１のトランジスタの組の一方のトランジスタの前記コレクタに接続された第４のエミッタ結合されたトランジスタの組と、
前記第３および第４のトランジスタの組に接続された第５のエミッタ結合されたトランジスタの組であって、前記結合されたエミッタは前記出力に接続された第５のエミッタ結合されたトランジスタの組と、および
前記第３および第４のトランジスタの組に接続された第６のエミッタ結合されたトランジスタの組であって、前記結合されたエミッタは前記出力の補数に接続された第６のエミッタ結合されたトランジスタの組と、
を具備する差動エミッタ結合論理回路。
【発明の詳細な説明】
【０００１】
【従来の技術】
エミッタ結合論理（ＥＣＬ）回路は現在３．５Ｖ以上の電圧で最善に作動する。これは差動ＥＣＬ（ＤＥＣＬ）の場合特にそうである。一般的に、３．５Ｖの電圧はＥＣＬ回路内のバイポーラトランジスタの適切な動作のために必要なベース−エミッタ電圧を維持するのに必要な最低電圧である。ＤＥＣＬの電圧揺動はシングルエンデッドＥＣＬに較べて小さいため差動論理を使用すればシングルエンデッドＥＣＬよりも高速とすることができる。従来の方法ではトランジスタを積み重ねる、すなわち一連のトランジスタを連結することにより差動ＥＣＬが製造されている。
【０００２】
図１ａは差動ＥＣＬを製造するための従来の回路を示す回路図である。図１ａの回路は排他的ＯＲ（ＸＯＲ）ゲートを実現するものである。動作中に、バイポーラトランジスタＱ２のベースへ基準電圧Ｖｒｅｆ  が印加される。Ｖｒｅｆ  はいくつかの周知の方法により発生することができる。例えばＶｒｅｆ  を発生する簡単な方法を図１ｂの回路図で示す。ダイオード接続ｎｐｎトランジスタＱ０が抵抗Ｒ２およびエミッタ抵抗ＲＥ  に接続されている。トランジスタＱ０のベースおよびコレクタへ電流Ｉが流れる。図１ｂの回路のパワーレールは図１ａの場合と同様にＶｃｃの電圧および回路接地とされる。電流ＩはトランジスタＱ２のエミッタ電流により近似することができる。したがって、Ｖｒｅｆ  ＝ＩＲＥ  ＋Ｖｂｅとなり、ここにＶｂｅはこの場合トランジスタＱ２である関連する活性化されたトランジスタのベース・エミッタ電圧である。図１ａに戻って、トランジスタＱ２のコレクタ電流をそのエミッタ電流により近似すれば、トランジスタＱ２のコレクタ電流は（Ｖｒｅｆ  −Ｖｂｅ）／ＲＥ  として近似される。この電流はエミッタ抵抗ＲＥ  および、各々が回路の別々の脚から電流を引き入れベースに共通基準電圧Ｖｒｅｆ  を受電する、ｎｐｎバイポーラトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７のエミッタおよびコレクタを介して実質的に反映される。これらのトランジスタは一般的に非論理スイッチングトランジスタと呼ばれ飽和状態で作動することができる。選定されたｎｐｎバイポーラトランジスタのベースには論理入力信号Ａ，Ｂおよびその補数Ａ（バー）、Ｂ（バー）が入力される。より詳細には、入力ＢはエミッタがトランジスタＱ２のコレクタに接続されているトランジスタＱ１のベースに入力され入力ＡはトランジスタＱ８，Ｑ９のベースに入力される。入力Ｂ（バー）はトランジスタＱ０のベースへ入力され入力Ａ（バー）はトランジスタＱ１１，Ｑ１２のベースへ入力される。トランジスタＱ８，Ｑ１１は各々がコレクタバイアス抵抗Ｒを有する第１のエミッタ結合トランジスタ対を形成する。トランジスタＱ１２，Ｑ９が第２のエミッタ結合トランジスタ対を形成する。第１および第２のエミッタ結合トランジスタ対の選定されたコレクタが一緒に接続されていることをお判り願いたい（すなわち、Ｑ８とＱ１２のコレクタが一緒に接続されＱ１１とＱ９のコレクタが一緒に接続されている）。トランジスタＱ１３，Ｑ１４により第３のエミッタ結合トランジスタ対が形成され、ここでトランジスタＱ１３のコレクタは第１のエミッタ結合対のエミッタに接続されトランジスタＱ１４のコレクタは第２のエミッタ結合対のエミッタに接続されている。ベースがトランジスタＱ８，Ｑ１２のコレクタに接続されているｎｐｎトランジスタＱ１５のエミッタから出力ＯＵＴが取り出される。トランジスタＱ１５は出力ＯＵＴを増幅しかつトランジスタＱ６のコレクタに接続されている。ベースがトランジスタＱ１１，Ｑ９のコレクタに接続されているｎｐｎバイポーラトランジスタＱ１６のエミッタから出力ＯＵＴ（バー，バー，バー）が取り出される。
【０００３】
図１ａに示す回路の動作は排他的ＯＲ動作に従う。したがって、出力ＯＵＴおよびＯＵＴ（バー，バー，バー）は第１表に示す入力に応答して次の論理状態（論理０および論理１）をとる。
【０００４】
【表１】
0003577106.tif 000002
【０００５】
エミッタ結合論理回路によりスイッチングトランジスタのベースの大きな入力電圧揺動を使用してトランジスタをカットオフ状態から飽和状態へ切り替えることが回避される。一般的にＥＣＬ回路では小さな入力電圧揺動により活性領域トランジスタ動作を行うことができる。深い飽和領域で作動するトランジスタは活性領域で作動するトランジスタに較べて長いスイッチング時間を必要とするため、このような回路は他種の論理回路よりも一般的に高速である。最新のバイポーラ技術を使用するものとすれば、バイポーラトランジスタを活性領域で作動させるのにおよそ０．８〜０．９Ｖの順バイアスベース・エミッタ電圧降下が必要である。さらに逆バイアスコレクタ・ベース接合であるものと思われる。したがって、作動中のトランジスタのコレクタ・エミッタ接合にはおよそ０．８〜０．９Ｖが必要となる。そのため、回路の電圧要求の典型として、次の接合すなわち、トランジスタＱ１５のベース・エミッタ接合、トランジスタＱ８のベース・エミッタ接合、トランジスタＱ１３のコレクタ・エミッタ接合、およびトランジスタＱ１４のコレクタ・エミッタ接合にはおよそ０．８５Ｖ（０．８Ｖと０．９Ｖの平均）が必要となる。さらに、エミッタ抵抗ＲＥ  の両端間には必ず小さな電圧降下がある。したがって、前記トランジスタ接合には少くとも３．４Ｖが必要であり、さらにエミッタ抵抗両端間の電圧降下に対しておよそ０．１Ｖが必要となる。このように考えると、図１ａに示す回路の両端間の最小供給電圧は３．５Ｖ程度となる。したがって、ＶＥＥを接地と考えると、最小回路供給電圧ＶＣＣは３．５Ｖとなる。制約された電源電圧内で回路を作動させる重要性がますます高まる中で、３．５Ｖは受け入れられない最小回路供給電圧である。そのため、３．５Ｖ以下で作動するＥＣＬ回路に対するニーズが存在する。
【０００６】
【実施例】
本発明によりＥＣＬ回路に必要な最小回路供給電圧を低減することができる。一実施例では、ＥＣＬ回路内のバイポーラトランジスタの一つのベース・コレクタ接合に制御された量の僅かな順バイアスをかけることにより供給電圧が低減される。クロック信号Ｃに関連して出力ＯＵＴに出力される入力信号ＡもしくはＢ（および補数出力ＯＵＴ（バー，バー，バー）に出力されるその補数）を選択するＥＣＬマルチプレクサ（ＭＵＸ）回路の形で本発明のこの局面を実現したものを図２に示す。バイポーラトランジスタＱ１７，Ｑ１８はエミッタ結合トランジスタ対を形成しトランジスタＱ１７はそのベースに入力Ａを受信しトランジスタＱ１８はそのベースに入力Ａ（バー）を受信する。バイポーラトランジスタＱ１９，Ｑ２０もエミッタ結合トランジスタ対を形成しトランジスタＱ１９はそのベースに入力Ｂを受信しトランジスタＱ２０はそのベースに入力Ｂ（バー）を受信する。トランジスタＱ１７，Ｑ１８，Ｑ１９，Ｑ２０は各々がコレクタ抵抗Ｒを有している。ここでは同じものとして示されているが、コレクタ抵抗Ｒの値はトランジスタ毎に変えることができる。バイポーラトランジスタＱ２１，Ｑ２２はエミッタ結合トランジスタ対を形成しトランジスタＱ２１のベースはトランジスタＱ１８のコレクタに接続されトランジスタＱ２２のベースはトランジスタＱ１７のコレクタに接続されている。トランジスタＱ２１はさらにコレクタ抵抗Ｒ１  に接続されトランジスタＱ２２はさらにコレクタ抵抗Ｒ２  に接続されている。コレクタ抵抗Ｒ１  ，Ｒ２  はさらに供給電圧ＶＣＣに接続されている。バイポーラトランジスタＱ２３，Ｑ２４はエミッタ結合対を形成しそのエミッタはさらにバイポーラトランジスタＱ２６のコレクタに接続されている。トランジスタＱ２６のベースには反転クロック信号Ｃ（バー）が受信される。トランジスタＱ２６およびバイポーラトランジスタＱ２５はエミッタ結合対を形成する。トランジスタＱ２５のベースにはクロック信号Ｃが受信される。トランジスタＱ２５のコレクタはトランジスタＱ２１，Ｑ２２のエミッタに接続されている。
【０００７】
論理ハイＡ信号を受信するトランジスタＱ１７（したがって、論理ローＡ（バー）信号を受信するトランジスタＱ１８）に関して、トランジスタＱ２２のベースに出力される電圧よりも高い電圧がトランジスタＱ２１のベースに出力される。したがって、エミッタ結合対の図１ａに示す各トランジスタは同じエミッタ結合対の他方のトランジスタと実質的に同じ面積を有するため、ベースに論理ハイクロック信号Ｃを受信するトランジスタＱ２５に関してトランジスタＱ２１の方がトランジスタＱ２２よりも多くの電流を通す。事実、トランジスタＱ２１は幾分飽和状態で作動しておりそのベース・コレクタ接合は幾分順バイアスされている。トランジスタＱ２１はトランジスタＱ２２よりも多くの電流を導通するためそのコレクタはトランジスタＱ２２のコレクタよりも低電圧となる。ベースがトランジスタＱ２２のコレクタに接続されているトランジスタＱ１５の出力ＯＵＴは論理ハイレベルへ引き上げられる。ベースがトランジスタＱ２１のコレクタに接続されているトランジスタＱ１６は出力ＯＵＴ（バー，バー，バー）の電圧を引き上げることはできるが論理ロー値を通り越すのに充分ではない。クロック信号Ｃが論理ハイレベルであり、したがってクロック信号Ｃ（バー）は論理ローレベルであるため、トランジスタＱ２３，Ｑ２４は導通状態とはならずしたがって入力ＢおよびＢ（バー）の論理はどうでもよいことをお判り願いたい。
【０００８】
論理ローＡ入力信号および論理ハイクロック信号Ｃに関しては、トランジスタＱ２２の方がトランジスタＱ２１よりも多くの電流を通す。事実トランジスタＱ２２は幾分飽和しており、したがってそのベース・コレクタ領域は幾分順バイアスされている。トランジスタＱ２１のコレクタの電圧はトランジスタＱ２２のコレクタに較べて高い。したがって、トランジスタＱ１６の出力ＯＵＴ（バー，バー，バー）の電圧は論理ハイレベルへ引き上げられる。トランジスタＱ１５は出力ＯＵＴの電圧を引き上げることができるが論理ローレベルを越えることはない。したがって、クロック信号Ｃ（バー）が論理ハイレベルとなりＭＵＸ回路は出力ＯＵＴ（バー，バー，バー）を反映する論理信号として入力Ａを選定する。
【０００９】
論理ハイ入力信号Ｂおよび（信号Ｂの多重選定を示す）論理ハイクロック信号Ｃ（バー）に関しては、ベースがトランジスタＱ２０のコレクタに接続されているトランジスタＱ２３の方がトランジスタＱ２４よりも多くの電流を通す。さらに、トランジスタＱ２３はそのベース・コレクタ接合が幾分順バイアスされているため幾分飽和している。したがってトランジスタＱ２３のコレクタの電圧はトランジスタＱ２４のコレクタよりも低くなる。トランジスタＱ１５の出力ＯＵＴは論理ハイレベルへ引き上げられるがトランジスタＱ１６の出力ＯＵＴ（バー，バー，バー）は論理ローレベルを越えることができない。クロック信号Ｃは論理ローレベルでありトランジスタＱ２１，Ｑ２２，Ｑ２５は作動しないため入力ＡおよびＡ（バー）の相対的状態はどうでもよい。
【００１０】
論理ロー入力信号Ｂおよび論理ハイクロック信号Ｃ（バー）に関しては、トランジスタＱ２４の方がトランジスタＱ２３よりも多くの電流を通す。トランジスタＱ２４はそのベース・コレクタ接合が幾分順バイアスされているため幾分飽和状態にある。したがってトランジスタＱ２４のコレクタの電圧はトランジスタＱ２３のコレクタよりも低くなる。トランジスタＱ１６の出力ＯＵＴ（バー，バー，バー）は論理ハイレベルへ引き上げられるがトランジスタＱ１５の出力ＯＵＴは論理ローレベルを越えることができない。論理ロー入力信号Ｂはこのようにして選定される。クロック信号Ｃが論理ローレベルでありトランジスタＱ２１，Ｑ２２，Ｑ２５が作動しないため入力ＡおよびＡ（バー）の相対状態はどうでもよい。
【００１１】
回路動作を示す前例において、飽和トランジスタのベース・コレクタ接合の順バイアス量はトランジスタを流れる電流により制御することができる。例えば、トランジスタＱ５のエミッタを流れる電流ＩＲＥは次式により近似することができ、
【００１２】
【数１】
0003577106.tif 000003
ここに、ＶｂｅはトランジスタＱ５のベース・エミッタ電圧である。
【００１３】
飽和トランジスタのコレクタ電流ＩＣ１は次式により近似され、
【００１４】
【数２】
0003577106.tif 000004
ここに、Ｖｃｂは飽和トランジスタのベース・コレクタ電圧でありＲｘ  は飽和トランジスタのコレクタ抵抗、すなわちＲ１  もしくはＲ２  のいずれかである。
【００１５】
コレクタ抵抗ＲＸ  およびトランジスタＱ５を通る経路からのエミッタ電流によりコレクタ電流を近似すると、ベース・コレクタ電圧Ｖｃｂは次式により近似される。
【数３】
0003577106.tif 000005
【００１６】
Ｖｃｂはトランジスタの飽和度を示す。一般的にトランジスタの動作が正規モード、エンハンスメントモードである場合、順バイアスベース・コレクタ接合におけるＶｃｂの絶対値が大きい程、トランジスタは飽和領域の深くで作動する。したがって、ＲＸ  とＲＥ  の比率を制御すれば飽和トランジスタのベース・コレクタ接合の順バイアス量を制御できることが容易に判る。
【００１７】
飽和状態で作動するトランジスタが飽和し過ぎて回路の動作時間に不要に寄与する恐れを和らげるために、別の実施例を図３ａの回路図に示す。図３ａではクランプを使用してこのタスクが達成される。図３ａは（論理ローを０で論理ハイを１で示す）表２に示す真理値表に従って入力Ａ，Ａ（バー）、Ｂ，Ｂ（バー）に応答して作動するＡＮＤ／ＮＡＮＤ回路を示す。
【００１８】
【表２】
0003577106.tif 000006
【００１９】
入力Ａが論理０であれば（入力Ａ（バー）は論理１）、活性化されたトランジスタＱ１８のコレクタ電圧が引き下げられるためバイポーラトランジスタＱ２７は出力ＡＮＤを論理ローレベルを越えて引き上げるのに充分な電圧をそのゲートに受信することができない。コレクタがトランジスタＱ２７のベースに接続されているトランジスタＱ１８は入力Ａ（バー）からそのベースに受信する論理ハイレベルにより活性化される。同様に、入力Ｂが論理ローであれば、（トランジスタＱ２７のベースに接続されている）トランジスタＱ２０のコレクタ電圧したがってトランジスタＱ２７のベース電圧が引き下げられトランジスタＱ２７の出力ＯＵＴが論理ローレベルを越えて引き上げられるのを防止する。バイポーラトランジスタＱ２９もしくはバイポーラトランジスタＱ２８により論理ハイＮＡＮＤレベルが発生され、トランジスタＱ１７もしくはＱ１９のベースの論理ローに応答して出力ＮＡＮＤ電圧が引き上げられる。論理ローＮＡＮＤレベルが発生されてトランジスタＱ１７，Ｑ１９のコレクタによりそれぞれトランジスタＱ２９，Ｑ２８のベース電圧が引き下げられる。論理スイッチングトランジスタは飽和状態では作動できない。より詳細には、トランジスタＱ２７のベース電圧がクランプによりクランプされているため入力Ａ，Ｂが共に論理ハイである時にはトランジスタＱ２７はその飽和領域で作動することはできない。
【００２０】
図３ａのノードＮ１，Ｎ２に接続されたクランプの詳細回路図を図３ｂに示す。図からお判りのように、クランプはダイオード構成とされたベーストランジスタＲＣ  を有するバイポーラトランジスタＱＣ  を具備している。動作に関して、図３ａのトランジスタＱ２７が論理ハイＡ，Ｂ入力により強くターンオンし始めると、そのベース電圧は所定値にクランプされる。この所定値は抵抗ＲＣ  両端間の電圧降下およびトランジスタＱＣ  のターンオンにより生じるトランジスタＱＣ  のベース・エミッタ電圧によって決る。このようにしてトランジスタＱ２７はその飽和状態で作動することを防止される。
【００２１】
図３ａのクランプの別の実施例の詳細回路図を図３ｃに示す。図３ｂのトランジスタＱＣ  の替りにショットキーダイオードＤＳ  がノードＮ１，Ｎ２間に抵抗ＲＣ  と直列に接続されている。ショットキーダイオードＤＳ  は図３ａのトランジスタＱ２７のベース電圧をクランプするように所定電圧で中断もしくは点弧される。
【００２２】
図３ａとは異なる応用を示す別の実施例の回路図を図４に示す。図４は（論理ハイを１で表わし論理ローを０で表わす）表３の真理値表に従って機能するＯＲ／ＮＯＲ回路を示している。
【００２３】
【表３】
0003577106.tif 000007
【００２４】
表３に示すように、トランジスタＱ２７もしくはＱ２８がＯＲ出力電圧を論理ハイレベルへ引き上げる時に論理ハイＯＲが生じる。これは論理ローＡ（バー）入力もしくは論理ローＢ（バー）入力に応答して生じる。論理ローＯＲ入力は入力Ｂ（バー）およびＡ（バー）が共に論理ハイである時に生じる。したがって、トランジスタＱ２７，Ｑ２８は出力ＯＲの電圧を論理ハイレベルへ充分引き上げることができない。論理ハイＮＯＲ出力が生じるのは入力Ａ，Ｂが共に論理ロー値を有しトランジスタＱ２９が出力ＯＵＴの電圧を論理ハイレベルへ引き上げられる場合だけである。そうでない場合には、論理ハイ入力（論理ハイ入力Ａ）によりトランジスタＱ１７がトランジスタＱ２９のベース電圧を降下させるか、あるいは論理ハイ入力（論理ハイ入力Ｂ）によりトランジスタＱ１９がトランジスタＱ２９のベース電圧を降下させる。トランジスタＱ２９のベースのこの電圧降下はトランジスタＱ２９が出力ＮＯＲの電圧を論理ハイレベルに引き上げるのを防止するのに充分である。トランジスタＱ２９のベースおよびコレクタ間に接続されたクランプＣＰによりトランジスタＱ２９はその飽和領域で作動することを防止される。図４に示すクランプは図３ａおよび図３ｃに示す構成とすることができる。
【００２５】
図３ａおよび図４に示す回路において抵抗Ｒ１，ＲＥ  はトランジスタを流れる電流を制御するように調整できることをお判り願いたい。さらに、制御したいトランジスタのゲート幅が増大するためクランプはより強じんでなければならない。クランプＣＰは２個の直列ＴｉＳｉ２  ダイードもしくは１個のＰｔＳｉダイオードを使用して実現される。さらにコレクタがクランプＣＰに接続されている２個のトランジスタの両方のベースを共通コレクタタンク内に製造することにより性能を向上させることができる。ここに示す大概のＥＣＬがそうであるように、トップレールもしくはトップ供給電圧Ｖｃｃを回路接地としローワレールＶＥＥを回路接地よりも低くすることが望ましい。これにより、一般的にＥＣＬ論理電圧範囲外で作動する例えばトランジスタトランジスタ論理（ＴＴＬ）等の他種の論理回路とインターフェイスする場合に非常に便利になる。
【００２６】
一般的に、クランプに必要な特定クランプ電圧と整合するために、クランプはクランプ仕様に適合するように特別注文して製造しなければならない。クランプは周知の製造工程に従って製造することができるが、このような特別注文による製造は高価なものとなる。“すぐ入手可能な”クランプを使用すると、ダイオードやダイオード接続トランジスタは（図３ｂおよび図３ｃに示す）抵抗ＲＣ  と必ずしもうまく整合しない。したがって、動作中に幾分不整合が生じる。この不整合は高性能、差動ＥＣＬレベルに対して大きくなり過ぎることがある。図３ａに示すクランプ素子を使用することなく飽和制御を行うことができる改良型ＥＣＬ回路の回路図を図５に示す。図５の回路は表２に従ったＡＮＤ／ＮＡＮＤ機能を実施する。図からお判りのように、図３ａのトランジスタＱ２７の替りにエミッタ結合バイポーラトランジスタＱ３０，Ｑ３１が使用されている。さらに、トランジスタＱ３０のベースに抵抗Ｒ２が接続されている。この回路ではトランジスタＱ１８がその飽和状態で作動するのを防止するために抵抗Ｒ２とトランジスタＱ３０の組合せによりクランピングが行われる。共に論理ハイである入力Ａ（バー）、Ｂ（バー）に関連して、トランジスタＱ１８のコレクタ電圧が降下し始める。この電圧降下はトランジスタＱ３０により制限され、それはターンオンするとコレクタ電圧がトランジスタＱ３０のベース・エミッタ動作電圧および抵抗Ｒ２両端間の電圧降下により設定される所定レベルを越えて降下するのを防止する。所定レベルはトランジスタＱ１８のコレクタおよびトランジスタＱ３１のベースに接続された抵抗Ｒ１により決定される。この実施例では、全てのスイッチングトランジスタが飽和状態における動作を防止される。したがって、トランジスタＱ３１のエミッタにおける論理揺動がトランジスタ順バイアスベース・エミッタダイオード降下の半分以下である限りトランジスタＱ１８のベース・コレクタ電圧は順バイアスされることがない。この順バイアス降下が０．８Ｖであれば、代表的な電圧揺動は３００ｍＶ程度である。
【００２７】
別の実施例の回路図を図６に示す。図６の回路はＭＵＸを実現するものである。クロック入力Ｃが論理ハイレベルであれば入力Ｂの論理レベルが出力ＯＵＴに出力され入力Ｂ（バー）の論理レベルが出力ＯＵＴ（バー，バー，バー）に出力される。クロック入力Ｃ（バー）が論理ハイレベルであれば、入力Ａの論理レベルが出力ＯＵＴに出力され入力Ａ（バー）の論理レベルが出力ＯＵＴ（バー，バー，バー）に出力される。２個のバイポーラトランジスタＱ３３，Ｑ３４がエミッタ結合対を形成し、クロック入力ＣがトランジスタＱ３３のベースに受信されクロック入力Ｃ（バー）はトランジスタＱ３４のベースに受信されることをお判り願いたい。バイポーラトランジスタＱ３２はＱ３３，Ｑ３４のエミッタに接続され基準電圧Ｖｒｅｆ  で作動する電流源として作用する。さらに、バイポーラトランジスタＱ３５，Ｑ３６はＯＵＴ（バー，バー，バー）に接続されたエミッタ結合対を形成し、バイポーラトランジスタＱ３７，Ｑ３８は出力ＯＵＴに接続されたエミッタ結合対を形成することがお判りと思われる。
【００２８】
クロック入力Ｃが論理ハイであり入力Ｂが論理ハイであれば（オンとされる）トランジスタＱ１９のコレクタによりトランジスタＱ３５のベース電圧が引き下げられる。トランジスタＱ３６のベース電圧は少くとも（やはりオンとされる）トランジスタＱ３３のコレクタにより引き下げられる。クロック入力Ｃおよび入力Ｂが論理ハイ電圧レベルである上にさらに入力Ａも論理ハイであれば、トランジスタＱ１７のコレクタによりトランジスタＱ３６のベース電圧も引き下げられる。いずれの場合にも、トランジスタＱ２０，Ｑ３４は導通していないため出力ＯＵＴは論理ハイとなりしたがってこれらのトランジスタのコレクタに接続されたトランジスタＱ３７のベースには電源電圧Ｖｃｃに接続された抵抗Ｒ３を介して比較的高い電圧が受信される。トランジスタＱ３５のベースを引き下げるターンオンされたトランジスタＱ１９のコレクタ電圧の降下およびトランジスタＱ３６のベースを引き下げるターンオンされたトランジスタＱ３３のコレクタ電圧の降下により出力ＯＵＴ（バー，バー，バー）は論理ローレベルとなる。一方、入力Ｂが論理ローレベルであれば（したがって、Ｂ（バー）が論理ハイでしかもクロック入力Ｃが論理ハイであるとすれば）、作動中のトランジスタの少くとも一つのコレクタによりトランジスタＱ３７，Ｑ３８のベース電圧が引き下げられる。例えば、トランジスタＱ３７のベースはトランジスタＱ２０のコレクタにより引き下げられトランジスタ３８のベースはトランジスタＱ２５のコレクタおよび入力Ａ（バー）が論理ハイ値である場合のトランジスタＱ１８のコレクタにより引き下げられる。トランジスタＱ３７，Ｑ３８のベース電圧が引き下げられると出力ＯＵＴに論理ローレベルが生じる。出力ＯＵＴ（バー，バー，バー）はトランジスタＱ３５による電圧引き上げにより論理ハイレベルとなる。
【００２９】
クロック入力Ｃが論理ローで（クロック入力Ｃ（バー）は論理ハイ）入力Ａが論理ハイであれば、トランジスタＱ３７のベース電圧はトランジスタＱ３４（およびＢ（バー）が論理ハイ値である場合のトランジスタＱ２０）のコレクタにより引き下げられ、トランジスタＱ３８のベースには電源Ｖｃｃから充分な電圧が受信されて出力ＯＵＴには論理ハイ出力が出力される。導通トランジスタＱ２６（および入力Ｂが論理ハイである場合のトランジスタＱ１９）のコレクタによるトランジスタＱ３５のベース電圧の引下げおよび導通トランジスタＱ１７のコレクタによるトランジスタＱ３６のベース電圧の引下げにより出力ＯＵＴ（バー，バー，バー）は論理ローレベルとなる。
【００３０】
クロック入力Ｃが論理ローで（クロック入力Ｃ（バー）は論理ハイ）入力Ａが論理ロー（入力Ａ（バー）は論理ハイ）であれば、トランジスタＱ３８のベース電圧は導通トランジスタＱ１８のコレクタにより引き下げられトランジスタＱ３７のベース電圧は導通トランジスタＱ３４（および入力Ｂ（バー）が論理ハイである場合のトランジスタＱ２０）のコレクタにより引き下げられる。これにより出力ＯＵＴは論理ロー値を有することになる。出力ＯＵＴ（バー，バー，バー）はトランジスタＱ３６により論理ハイ電圧へ引き上げられる。
【００３１】
図６に示すような２つのＭＵＸ回路を図７の回路図に示すように接続してＤ型フリップフロップを実現することができる。図７を参照して、ＭＵＸ１は入力ＡおよびＡ（バー）を介してＤ型フリップフロップの入力を与える。論理ハイ値を有するＭＵＸ１のクロック入力Ｃ（バー）として作用するシステムクロックＣＬＯＣＫに関連して、ＭＵＸ１の出力ＯＵＴおよびＯＵＴ（バー，バー，バー）には入力ＡおよびＡ（バー）が出力される。出力ＯＵＴおよびＯＵＴ（バー，バー，バー）はそれぞれＭＵＸ１の入力ＢおよびＢ（バー）へ入力される。（ＭＵＸ２のクロック入力Ｃに接続された）論理ハイシステムクロックＣＬＯＣＫに関連して、ＭＵＸ２の出力ＯＵＴおよびＯＵＴ（バー，バー，バー）の現在状態はそれぞれＭＵＸ２の入力ＢおよびＢ（バー）の値を反映するように変化する。論理ハイシステムクロックＣＬＯＣＫ（バー，バー，バー，バー）（したがって論理ローシステムクロックＣＬＯＣＫ）に関連して、ＭＵＸ２の出力ＯＵＴおよびＯＵＴ（バー，バー，バー）はそれぞれＭＵＸ２の入力ＡおよびＡ（バー）の現在値を反映するように変化し、それらはＭＵＸ１の出力ＯＵＴおよびＯＵＴ（バー，バー，バー）にそれぞれ等しい。ＭＵＸ１の出力ＯＵＴおよびＯＵＴ（バー，バー，バー）は論理ハイシステムクロックＣＬＯＣＫ（バー，バー，バー，バー）に関連するＭＵＸ１の入力ＢおよびＢ（バー）の値を反映する。
【００３２】
図６の回路はＮＯＲ／ＯＲゲートやＮＡＮＤ／ＡＮＤゲート等の他種のゲートを作るのに使用できる。
【００３３】
実施例および代替案を参照して本発明を詳細に説明してきたが、これは単なる例にすぎず制約的意味合いを有するものではない。さらに当業者ならば本明細書を読めば実施例の詳細のさまざまな変更や他の実施例が自明であると思われる。例えばバイポーラトランジスタを（ｎ型およびｐ型の）電界効果型トランジスタで置換することができ、ｎｐｎトランジスタをｐｎｐトランジスタで置換することができる。このような変更や実施例は全て特許請求された本発明の精神および真の範囲内に入るものとする。
以上の説明に関して更に以下の項を開示する。
【００３４】
（１）差動エミッタ結合論理回路であって、該回路は
第１のエミッタ結合トランジスタ対と、
第２のエミッタ結合トランジスタ対であって、各トランジスタのベースが前記第１のトランジスタ対の関連するトランジスタのベース端子以外の端子に接続され、前記差動エミッタ結合論理回路の動作中に前記第２のトランジスタ対の一つのトランジスタは飽和状態で作動する前記第２のエミッタ結合トランジスタ対と、
を具備する差動エミッタ結合論理回路。
（２）第１項記載の回路に含まれるマルチプレクサ。
【００３５】
（３）差動エミッタ結合論理回路であって、該回路は
第１のエミッタ結合トランジスタ対と、
前記対の一方のトランジスタのベース以外の端子にベースが接続されているバイポーラトランジスタと、
前記バイポーラトランジスタの前記ベースおよび前記対の前記トランジスタのベース以外の端子に接続されたクランプと、
を具備する差動エミッタ結合論理回路。
【００３６】
（４）第３項記載の回路を含むＡＮＤ，ＮＡＮＤ，ＯＲおよびＮＯＲからなる群から選定される機能を実施するように作動できる回路。
（５）ダイオード構成トランジスタを具備する第３項記載のクランプ。
（６）少くとも１個のショットキーダイオードを具備する第３項記載のクランプ。
【００３７】
（７）差動エミッタ結合論理回路であって、該回路は
第１および第２のトランジスタを含む第１のエミッタ結合トランジスタ対と、第１および第２のトランジスタを含む第２のエミッタ結合トランジスタ対であって、その第１のトランジスタのベースが前記第１のトランジスタ対の前記第１のトランジスタのベース端子以外の端子に接続されている前記第２のエミッタ結合トランジスタ対と、
前記第２の対の前記第２のトランジスタのベースに接続された抵抗素子と、
を具備する差動エミッタ結合論理回路。
【００３８】
（８）第７項記載の回路を含むマルチプレクサ。
（９）第８項記載のマルチプレクサを含むフリップフロップ。
（１０）前記フリップフロップがＤ型フリップフロップである第９項記載のフリップフロップ。
（１１）第７項記載の回路を含むＮＡＮＤ／ＡＮＤ回路。
（１２）第７項記載の回路を含むＮＯＲ／ＯＲ回路。
低電源動作が可能な差動エミッタ結合論理回路
【００３９】
（１３）エミッタ結合回路内のバイポーラトランジスタのベース・コレクタ接合の一つを制御された量だけ幾分順バイアスすることによりエミッタ結合回路に必要な最小供給電圧が低減される。
【図面の簡単な説明】
【図１】ａは従来の差動ＥＣＬ回路を示す回路図。ｂは基準電圧Ｖｒｅｆ  を発生する回路の回路図。
【図２】本発明の実施例を実現する回路の回路図。
【図３】ａは本発明の別の実施例の回路図。ｂは図３ａに示すクランプの詳細回路図。ｃは図３ａに示すクランプの別の実施例の詳細回路図。
【図４】本発明の別の実施例の回路図。
【図５】図３ａに示すクランプを使用せずに飽和制御を行うことができる改良型ＥＣＬ回路の回路図。
【図６】本発明の別の実施例の回路図。
【図７】Ｄ型フリップフロップを実現する本発明の別の実施例の回路図。
【符号の説明】
Ｑ０  トランジスタ
Ｑ１  トランジスタ
Ｑ２  トランジスタ
Ｑ３  トランジスタ
Ｑ４  トランジスタ
Ｑ５  トランジスタ
Ｑ６  トランジスタ
Ｑ７  トランジスタ
Ｑ８  トランジスタ
Ｑ９  トランジスタ
Ｑ１０  トランジスタ
Ｑ１１  トランジスタ
Ｑ１２  トランジスタ
Ｑ１３  トランジスタ
Ｑ１４  トランジスタ
Ｑ１５  トランジスタ
Ｑ１６  トランジスタ
Ｑ１７  トランジスタ
Ｑ１８  トランジスタ
Ｑ１９  トランジスタ
Ｑ２０  トランジスタ
Ｑ２１  トランジスタ
Ｑ２２  トランジスタ
Ｑ２３  トランジスタ
Ｑ２４  トランジスタ
Ｑ２５  トランジスタ
Ｑ２６  トランジスタ
Ｑ２７  トランジスタ
Ｑ２８  トランジスタ
Ｑ２９  トランジスタ
Ｑ３０  トランジスタ
Ｑ３１  トランジスタ
Ｑ３２  トランジスタ
Ｑ３３  トランジスタ
Ｑ３４  トランジスタ
Ｑ３５  トランジスタ
Ｑ３６  トランジスタ
Ｑ３７  トランジスタ
Ｑ３８  トランジスタ
ＱＣ  トランジスタ
Ｒ  抵抗
ＲＥ    抵抗
Ｒ１    抵抗
Ｒ２    抵抗
ＲＣ    抵抗
ＤＳ    ショットキーダイオード
【図１】
0003577106.tif 000008
【図２】
0003577106.tif 000009
【図３】
0003577106.tif 000010
【図４】
0003577106.tif 000011
【図５】
0003577106.tif 000012
【図６】
0003577106.tif 000013
【図７】
0003577106.tif 000014