【事件の表示】
　平成　８年特許願第３２７３４４号「アナログ情報貯蔵媒体のプログラミング装置」拒絶査定不服審判事件〔平成　９年　７月１１日出願公開、特開平　９−１８０４９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成８年１２月６日（パリ条約による優先権主張１９９５年１２月１９日、大韓民国）の出願であって、平成１８年２月１６日付けで拒絶査定がなされ、これに対し、同年５月３０日に拒絶査定に対する審判請求がなされるとともに、同年６月２９日付けで手続補正がなされ、その後当審において、平成２０年８月５日付けで審尋がなされたものである。
　
第２．平成１８年６月２９日付けの手続補正について
１．本件手続補正の内容
　平成１８年６月２９日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１及び２を補正後の特許請求の範囲の請求項１及び２と補正するものであって、補正後の特許請求の範囲の請求項１及び２（以下、「補正後請求項１」及び「補正後請求項２」という。）は以下のとおりである。
　
　「【請求項１】　制御ゲートと、浮遊ゲートと、ソースと、ドレインとを有し、プログラム動作中に前記制御ゲートと前記ソースとが接地されるＭＯＳトランジスタと、
　ディスエーブル端子を有し、前記ＭＯＳトランジスタの前記ドレインにプログラミング電圧を供給する高電圧発生器と、
　前記ＭＯＳトランジスタのドレイン出力に対応するしきい値電圧の値と前記プログラミング電圧の値との和に対応して比較電圧を発生し、前記比較電圧を比較器の非反転入力端子に供給する参照表（ＬＵＴ）回路と、
　貯蔵すべき入力信号と前記高電圧発生器から出力される前記プログラミング電圧とを加算し、その加算結果を参照電圧として比較器の反転入力端子に供給する加算器と、
　前記比較電圧と前記参照電圧とを比較し、前記比較電圧の大きさが前記参照電圧の大きさに等しいとき、前記高電圧発生器をディスエーブルして前記プログラミング電圧の供給を停止するよう制御する比較器と
を備えることを特徴とするアナログ情報貯蔵媒体のプログラミング装置。
　【請求項２】　請求項１記載のアナログ情報貯蔵媒体のプログラミング装置において、
　前記ＬＵＴ回路の入力表（タグ）は前記ドレインに出力される出力電圧であり、前記ＬＵＴ回路の出力表（コンテント）は前記出力電圧に対応する前記ＭＯＳトランジスタのしきい値電圧の変化による正味の出力電圧の変化分と前記高電圧発生器から出力される前記プログラミング電圧との和に相当する値であることを特徴とするアナログ情報貯蔵媒体のプログラミング装置。」
　
２．補正事項の整理
　補正事項１
　補正前の請求項１の「入出力端子を有するアナログ情報貯蔵媒体と」を、
　補正後の請求項１の「制御ゲートと、浮遊ゲートと、ソースと、ドレインとを有し、プログラム動作中に前記制御ゲートと前記ソースとが接地されるＭＯＳトランジスタと」と補正すること。
　
　補正事項２
　補正前の請求項１の「前記貯蔵媒体の前記入出力端子にプログラミング電圧を供給する高電圧発生器と」を、
　補正後の請求項１の「ディスエーブル端子を有し、前記ＭＯＳトランジスタの前記ドレインにプログラミング電圧を供給する高電圧発生器と」と補正すること。
　
　補正事項３
　補正前の請求項１の「入力端子が前記貯蔵媒体の前記入出力端子に、出力端子が比較器の非反転入力端子にそれぞれ接続され、前記貯蔵媒体の前記入出力端子から読み出されたアナログ情報量の大きさを表す出力電圧に基づいて出力電圧変化予想を割り出すとともに、前記出力電圧変化予想の値に前記プログラミング電圧を加えた値を出力する参照表（ＬＵＴ）回路と」を、
　補正後の請求項１の「前記ＭＯＳトランジスタのドレイン出力に対応するしきい値電圧の値と前記プログラミング電圧の値との和に対応して比較電圧を発生し、前記比較電圧を比較器の非反転入力端子に供給する参照表（ＬＵＴ）回路と」と補正すること。
　
　補正事項４
　補正前の請求項１の「貯蔵すべき入力信号と前記高電圧発生器から出力される前記プログラミング電圧とを加算し、その加算結果を比較器の反転入力端子に供給する加算器と」を、
　補正後の請求項１の「貯蔵すべき入力信号と前記高電圧発生器から出力される前記プログラミング電圧とを加算し、その加算結果を参照電圧として比較器の反転入力端子に供給する加算器と」と補正すること。
　
　補正事項５
　補正前の請求項１の「前記ＬＵＴ回路からの出力と前記加算器における加算結果とを比較し、前記ＬＵＴ回路からの出力の大きさが前記加算結果の大きさに達するまで前記貯蔵媒体の前記入出力端子に前記プログラミング信号を印加するよう前記高電圧発生器の出力を制御する比較器と」を、
　補正後の請求項１の「前記比較電圧と前記参照電圧とを比較し、前記比較電圧の大きさが前記参照電圧の大きさに等しいとき、前記高電圧発生器をディスエーブルして前記プログラミング電圧の供給を停止するよう制御する比較器と」と補正すること。
　
　補正事項６
　補正前の請求項２の「前記貯蔵媒体がゲートおよびソースが接地され、ドレインが前記入出力端子に接続された浮遊ゲートを有するＭＯＳトランジスタである時、前記ＬＵＴ回路の入力表（タグ）は前記入出力端子に出力される出力電圧であり、前記ＬＵＴ回路の出力表（コンテント）は前記出力電圧に対応する前記ＭＯＳトランジスタのしきい値電圧の変化による正味の出力電圧の変化分と前記高電圧発生器から出力される前記プログラミング電圧との和に相当する値であること」を、
　補正後の請求項２の「前記ＬＵＴ回路の入力表（タグ）は前記ドレインに出力される出力電圧であり、前記ＬＵＴ回路の出力表（コンテント）は前記出力電圧に対応する前記ＭＯＳトランジスタのしきい値電圧の変化による正味の出力電圧の変化分と前記高電圧発生器から出力される前記プログラミング電圧との和に相当する値であること」と補正すること。
　
３．補正の適否
　補正事項１ないし６について検討すると、これらの補正は、いずれも特許法第１７条の２の第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　したがって、補正事項１ないし６についていの補正は適法になされたものである。
　
４．むすび
　以上のとおり、補正事項１ないし６についての補正はいずれも適法になされたものであるから、本件補正は適法になされたものである。
　
第３．本願発明
　本件補正は適法になされたものであるから、本願の請求項１及び２に係る発明は、平成１８年６月２９日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定される以下のとおりのものである。
　
　「【請求項１】　制御ゲートと、浮遊ゲートと、ソースと、ドレインとを有し、プログラム動作中に前記制御ゲートと前記ソースとが接地されるＭＯＳトランジスタと、
　ディスエーブル端子を有し、前記ＭＯＳトランジスタの前記ドレインにプログラミング電圧を供給する高電圧発生器と、
　前記ＭＯＳトランジスタのドレイン出力に対応するしきい値電圧の値と前記プログラミング電圧の値との和に対応して比較電圧を発生し、前記比較電圧を比較器の非反転入力端子に供給する参照表（ＬＵＴ）回路と、
　貯蔵すべき入力信号と前記高電圧発生器から出力される前記プログラミング電圧とを加算し、その加算結果を参照電圧として比較器の反転入力端子に供給する加算器と、
　前記比較電圧と前記参照電圧とを比較し、前記比較電圧の大きさが前記参照電圧の大きさに等しいとき、前記高電圧発生器をディスエーブルして前記プログラミング電圧の供給を停止するよう制御する比較器と
を備えることを特徴とするアナログ情報貯蔵媒体のプログラミング装置。
　【請求項２】　請求項１記載のアナログ情報貯蔵媒体のプログラミング装置において、
　前記ＬＵＴ回路の入力表（タグ）は前記ドレインに出力される出力電圧であり、前記ＬＵＴ回路の出力表（コンテント）は前記出力電圧に対応する前記ＭＯＳトランジスタのしきい値電圧の変化による正味の出力電圧の変化分と前記高電圧発生器から出力される前記プログラミング電圧との和に相当する値であることを特徴とするアナログ情報貯蔵媒体のプログラミング装置。」
　
第４．平成１７年７月２６日付けの拒絶理由通知書について
　原査定の根拠となった、平成１７年７月２６日付けの拒絶理由通知書（以下、「拒絶理由通知書」という。）の理由Ａの概要は、以下のとおりのものである。
　
　「Ａ．理由Ａ
　この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第４項に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　記
１．［略］
２．本願発明の詳細な説明には、テーブルで構成された参照表（ＬＵＴ）回路にドレイン電圧（Ｖｏｕｔ）を入力し、Ｖｐｐ＋ΔＶｏｕｔを出力することが記載されている。しかしながら、実施例のＶｐｐは図２のように時間変化するのにもかかわらず、参照表（ＬＵＴ）回路には経過時間ｔを示す信号が入力されておらず、またＶｐｐも入力されていないので、テーブルしか有しない参照表（ＬＵＴ）回路から時間変化するＶｐｐに基づいた出力Ｖｐｐ＋ΔＶｏｕｔを行えるかが不明である。このため、本願発明の詳細な説明は、参照表（ＬＵＴ）回路の構成について、当業者が実施できる程度に具体的に記載されていない。
３．本願発明の詳細な説明の従来例には、プログラムが終了した時点でＶｏｕｔ（ドレイン出力電圧そのもの）＝Ｖｉｎとすることが記載されているが、本願発明の実施例では、プログラムが終了した時点でのΔＶｏｕｔ（ドレイン出力電圧の変化）＝Ｖｉｎとしており、入力電圧Ｖｉｎとアナログ情報貯蔵媒体のしきい値電圧Ｖｔｈとの対応関係が本願発明の実施例と従来例とで異なっており、プログラムされたＶｉｎを読み出すための構成も実施例と従来例とで異なると認められる。しかしながら、本願発明の詳細な説明には、実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読み出し構成が記載されていないので、プログラム時にΔＶｏｕｔ＝Ｖｉｎにプログラムすることでいかにして通常読み出し時にＶｉｎを出力できるのかが不明であり、このためにプログラム時にΔＶｏｕｔ＝Ｖｉｎとすることが入力電圧Ｖｉｎをプログラムしたことになるのかが理解できない。よって、本願の発明の詳細な説明は、入力電圧Ｖｉｎをプログラムすることについて、当業者が実施できる程度に記載されていない。」
　
　以下においては、上記の「２．」「３．」の指摘を、それぞれ「理由Ａ−２」「理由Ａ−３」という。
　
第５．審判請求人の平成１７年１１月２日付けの意見書における主張について
　審判請求人は、平成１７年１１月２日付けの意見書（以下、「意見書」という。）において、以下のように主張している。
　
　『（５−２）理由Ａ−２について
　本願発明において、参照表（ＬＵＴ）回路のテーブルは、入力されるドレイン出力電圧Ｖｏｕｔの値から、浮遊ゲートに電荷が蓄えられることによりおこるしきい値電圧の変化に伴う正味のドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように構成される。
　プログラミング電圧ＶｐｐはＬＵＴ回路に直接入力されてはいないが、ＬＵＴ回路に入力されるドレイン出力電圧Ｖｏｕｔの値は、正味のドレイン出力電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。すなわち、ドレイン出力電圧Ｖｏｕｔの値は、ドレイン端子に供給されるプログラミング電圧Ｖｐｐの大きさおよび浮遊ゲートに蓄えられた電荷の量に応じて変化する。プログラミング電圧Ｖｐｐの値は図２に示すように時間変化するものであるから、これに応じてドレイン出力電圧Ｖｏｕｔの値も変化する。したがって、経過時間を示す信号をＬＵＴ回路に入力することは不要である。
　
（５−３）理由Ａ−３について
　上述したとおり、本願発明においては従来例のようにトランジスタへのアナログ情報量の貯蔵と通常の読みだしとを交互に繰り返す必要がなく、プログラムモードとリードモードとを同時に実行することができる。すなわち、本願発明では、トランジスタに所定のアナログ情報量が貯蔵されるまでプログラム電圧Ｖｐｐのみが供給され、従来例のように間欠的に通常電圧Ｖｄｄを印加して貯蔵すべき値になっているかどうかを確認する通常読みだし動作は行われない。
　このように、本願発明は通常読みだし構成を有さず、したがって通常読みだし動作を行わないものである。よって、本願発明では「通常読みだし時にＶｉｎを出力」することはなく、本願発明の詳細な説明には通常読みだし構成は記載されていない。
　
　なお、理由Ａについて（１）プログラム中のドレイン電圧（Ｖｏｕｔ）の時間変化がどのようになり、トンネリング現象によるプログラムが可能となること、（２）テーブルしか有しない回路から時間変化する電圧に基づいた出力を行うこと、および（３）本願発明の実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読みだし構成が本願出願時に周知、慣用技術であることを記載した文献としては、米国特許５，６９４，３５６号を参照されたい。』
　
第６．平成１８年２月１６日付けの拒絶査定について
　これに対して、平成１８年２月１６日付けの拒絶査定の理由Ａの概要は、以下のとおりのものである。
　
　「この出願については、平成１７年　７月２６日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものである。
　なお、意見書及び手続補正書の内容を検討したが、拒絶理由を覆すに足りる根拠が見い出せない。
　
備考
（理由Ａ）　　　
（１）［略］
（２）出願人は意見書（５−２）において、「本願発明において、参照表（ＬＵＴ）回路のテーブルは、入力されるドレイン出力電圧Ｖｏｕｔの値から、浮遊ゲートに電荷が蓄えられることによりおこるしきい値電圧の変化に伴う正味のドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように構成される。プログラミング電圧ＶｐｐはＬＵＴ回路に直接入力されてはいないが、ＬＵＴ回路に入力されるドレイン出力電圧Ｖｏｕｔの値は、正味のドレイン出力電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。すなわち、ドレイン出力電圧Ｖｏｕｔの値は、ドレイン端子に供給されるプログラミング電圧Ｖｐｐの大きさおよび浮遊ゲートに蓄えられた電荷の量に応じて変化する。プログラミング電圧Ｖｐｐの値は図２に示すように時間変化するものであるから、これに応じてドレイン出力電圧Ｖｏｕｔの値も変化する。したがって、経過時間を示す信号をＬＵＴ回路に入力することは不要である。」を主張している。
　しかしながら、本願の明細書及び図面には、ドレイン出力電圧Ｖｏｕｔの値から正味のドレイン出力電圧変化予想を割り出す構成について、記載も示唆もない。また、プログラミング電圧Ｖｐｐが直接入力されないＬＵＴ回路において（ドレイン出力電圧変化予想に）時間変化するプログラミング電圧Ｖｐｐを加えた値を出力する構成についても、記載も示唆もない。このため、ドレイン出力電圧変化予想を割り出す構成や時間変化するプログラミング電圧Ｖｐｐを加えた値を出力する構成を理解することができない。
　よって、本願の明細書及び図面は、参照表（ＬＵＴ）回路の構成について当業者が実施できる程度に具体的に記載されていない。
（３）出願人は意見書（５−３）において、「本願発明においては従来例のようにトランジスタへのアナログ情報量の貯蔵と通常の読みだしとを交互に繰り返す必要がなく、プログラムモードとリードモードとを同時に実行することができる。すなわち、本願発明では、トランジスタに所定のアナログ情報量が貯蔵されるまでプログラム電圧Ｖｐｐのみが供給され、従来例のように間欠的に通常電圧Ｖｄｄを印加して貯蔵すべき値になっているかどうかを確認する通常読みだし動作は行われない。このように、本願発明は通常読みだし構成を有さず、したがって通常読みだし動作を行わないものである。よって、本願発明では「通常読みだし時にＶｉｎを出力」することはなく、本願発明の詳細な説明には通常読みだし構成は記載されていない。」旨を主張している。
　しかしながら、当該主張が、書き込まれたアナログデータを読み出す場合においても、プログラム電圧Ｖｐｐを印加した状態で行うことを意味するものとすれば、アナログデータの読み出し時にもプログラムされてしまうこととなり、有効なアナログ電圧の書込／読み出しが可能であるものとは認められない。そして、本願の明細書及び図面には、上記の他にアナログ電圧を読み出す構成について具体的に記載されていないことは、上記拒絶理由通知書において指摘した通りであるから、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体の構成を理解することができない。
　よって、本願の明細書及び図面は、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体について当業者が実施できる程度に具体的に記載されていない。
　以上から、上記（１）〜（３）の通り、本願の明細書及び図面は特許法第３６条第４項に規定する要件を満たしておらず、出願人の主張は採用することができない。
（４）［略］」
　
第７．審判請求人の審判請求書における主張について
　審判請求人は、平成１８年７月１９日付けで補正された審判請求書（以下、「審判請求書」という。）において、以下のように主張している。
　
　『ｂ．指摘事項（２）について
　指摘事項（１）に関連して前述したように、プログラミング電圧Ｖｐｐの時間変化により、ドレイン電圧Ｖｏｕｔは高電圧に維持される。Ｖｐｐの時間変化については図２より明らかであるから、これに基づいて正味のドレイン出力電圧変化予想を割り出すことが可能である。
　すなわち、段落［００１７］に記載のように、ＬＵＴ回路のタグは入力される値の表であり、コンテントはこれに対応して出力するための表である。ここで、段落［００１９］には、「ドレイン出力ＶｏｕｔをＬＵＴ回路１１に導き、その値からしきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出」す旨が記載されているが、これはＬＵＴ回路においてドレイン出力変化を予想することを意味するものではない。
　段落［００１４］の記載を参照すると、ＬＵＴ回路においては「浮遊ゲートへの電荷注入でおこる閾値電圧の変化によるドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表を構成する」。つまり、ＬＵＴ回路のタグには予めドレイン電圧Ｖｏｕｔの予想値のデータが供給され、コンテントにはＨＰＧの出力電圧Ｖｐｐと電圧Ｖｏｕｔに対応するしきい値電圧との合計値が供給されており、Ｖｏｕｔの変化にかかわらず、ＬＵＴ回路ではこれを参照するに過ぎない。
　段落［００１９］に記載のとおり、メモリセルのドレイン出力Ｖｏｕｔは、浮遊ゲートへの電荷注入でおこるしきい値電圧の変化による正味のドレイン電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。言い換えれば、タグに供給されるドレイン電圧Ｖｏｕｔのデータには、図２に示すようなＶｐｐの時間変化が勘入されているので、これをもとに正味のドレイン電圧を割り出すことは可能であるものと思料する。
　なお、補正前の請求項１においては、ＬＵＴ回路の入力端子が貯蔵媒体の入出力端子に接続される旨の記載がなされていたが、この記載については補正により改めた。図１や段落［００１６］等の記載を参照すると、トランジスタＭ１１のドレイン出力ＶｏｕｔはＬＵＴ回路に入力されてはいるが、このドレインとＬＵＴ回路の入力端子とは接続されてはいない（図１において、例えば加算器１４と比較器１２の反転入力端子とは接続関係にあり、直線で結ばれているが、トランジスタＭ１１のドレインとＬＵＴ回路１１とは矢印で連結されている）。したがって、ＬＵＴ回路にはドレイン出力Ｖｏｕｔそのものが入力されるのではなく、Ｖｏｕｔに対応した値が入力され、ＬＵＴ回路ではこの値からタグおよびコンテントを参照し、出力を行うものである。
　
ｃ．指摘事項（３）について
　図２において、Ｖｐｐの値は常に増大するように示されているが、これは、指摘事項（１）に関連して前述したように、プログラミング電圧ＶｐｐがトランジスタＭ１１のしきい値の低下分を補充するように増大することを端的に示すためであり、実際には図４に示す従来技術の場合と同様、Ｖｐｐは断続的に印加される。よって、書込まれたアナログデータを読みだす場合においてもプログラム電圧Ｖｐｐを印加した状態で行うのではない。
　このことは、当業者には理解されるものと思料し、また、本願の明細書及び図面は、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体について当業者が実施できる程度に具体的に記載されているものと思料する。
　
ｄ．指摘事項（４）について
　審査官殿は「米国特許５，６９４，３５６号は本願出願日後に公知となったものであるので（１９９７年１２月０２日に公報発行）、かかる公報の記載事項に基づき上記各事項が本願出願時に周知、慣用技術である旨の主張は採用することができない。」と述べておられる。
　しかしながら、米国特許５，６９４，３５６号の対応国際出願（国際出願番号：ＰＣＴ／ＵＳ９５／１２７５４、国際公開番号：ＷＯ９６／０１４６３８）は１９９６年５月１７日付で国際公開されている。したがって、平成１７年１１月２日付提出の意見書における同公報の記載事項に基づいた「（１）プログラム中のドレイン電圧（Ｖｏｕｔ）の時間変化がどのようになり、トンネリング現象によるプログラムが可能となること、（２）テーブルしか有しない回路から時間変化する電圧に基づいた出力を行うこと、および（３）本願発明の実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読み出し構成が本願出願時に周知、慣用技術である」との主張は妥当であるものと思料する。』
　
第８．平成２０年８月５日付けの審尋について
　当審で通知した、平成２０年８月５日付けの審尋の「Ｂ．特許できない理由」の概要は、以下のとおりのものである。
　
　「Ｂ．特許できない理由
１．原査定について
（１）（理由Ａ）の指摘事項（２）
　出願人は審判請求書において、「段落［００１４］の記載を参照すると、ＬＵＴ回路においては「浮遊ゲートへの電荷注入でおこる閾値電圧の変化によるドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表を構成する」。つまり、ＬＵＴ回路のタグには予めドレイン電圧Ｖｏｕｔの予想値のデータが供給され、コンテントにはＨＰＧの出力電圧Ｖｐｐと電圧Ｖｏｕｔに対応するしきい値電圧との合計値が供給されており、Ｖｏｕｔの変化にかかわらず、ＬＵＴ回路ではこれを参照するに過ぎない。」と述べている。
　しかしながら、原査定においても指摘したように、本願発明の詳細な説明には、ドレイン出力電圧Ｖｏｕｔの値から正味のドレイン出力電圧変化予想を割り出す構成について（かかる表現は平成１７年１１　２日付け意見書に基づくものである）、記載も示唆もなく、かつ、プログラミング電圧Ｖｐｐが直接入力されないＬＵＴ回路において（ドレイン出力電圧変化予想に）時間変化するプログラミング電圧Ｖｐｐを加えた値を出力する構成についても、記載も示唆もない。すなわち、本願発明のＬＵＴ回路は、予め、コンテントとして「ドレイン出力電圧変化予想（電圧変化を知るためには基準となる値が必要である）にプログラミング電圧Ｖｐｐ（時間変化する電圧である）を加えたもの」を有する表であるが、ドレイン電圧変化を知るための基準値をコンテントに対してどのようにして予め反映させているのか、及び、時間変化するＶｐｐの値をコンテントに対してどのようにして予め反映させているのかを理解することができないから、ドレイン出力電圧変化予想を割り出してこれにプログラミング電圧Ｖｐｐを加えた値を出力するＬＵＴ回路の構成を依然として理解することができない。
　よって、本願発明の詳細な説明は、ＬＵＴ回路の構成について当業者が実施できる程度に具体的に記載されていない。
（２）（理由Ａ）の指摘事項（３）
　出願人は審判請求書において、「・・・実際には図４に示す従来技術の場合と同様、Ｖｐｐは断続的に印加される。よって、書込まれたアナログデータを読みだす場合においてもプログラム電圧Ｖｐｐを印加した状態で行うのではない。」と述べている。
　しかしながら、上記の意見は、明細書００２２段落の「以上説明により明らかなように、アナログ情報の貯蔵過程でプログラムモードとリードモードとが同時に行われることになりその所要処理時間が格段に減少する。」との記載と矛盾するものであり、その前提において根拠がなく採用できない。
　そして、原査定及び平成１７年　７月２６日付け拒絶理由通知書においても指摘したように、本願発明の詳細な説明には、本願発明のプログラム構成によりプログラムした入力アナログデータＶｉｎを読み出すための構成について、記載も示唆もない。特に、本願従来例には、プログラムが終了した時点でＶｏｕｔ（ドレイン出力電圧そのもの）＝Ｖｉｎとすることが記載されているが、本願発明の実施例では、プログラムが終了した時点でのΔＶｏｕｔ（ドレイン出力電圧の変化）＝Ｖｉｎとなっているから、入力アナログデータＶｉｎをメモリセルにプログラムした後のメモリセル状態は実施例と従来例とで異なるものとなっているが、本願発明の詳細な説明には、実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読み出し構成が記載されていないので、本願発明のプログラム方式でプログラムしたＶｉｎを読み出すための構成を理解することができない。
　よって、本願発明の詳細な説明は、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体について当業者が実施できる程度に具体的に記載されていない。」
　
第９．当審の判断
１．本願の明細書に記載された事項
　本願の明細書には以下の事項が記載されている。
　
「【０００２】
　【従来の技術】
　近年、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ／Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）のような金属−絶縁体−半導体（ＭＯＳ）構造の素子を用いてアナログ情報を貯蔵し、しかもこれを電気的に消去可能なアナログ情報貯蔵媒体が脚光を浴びている。
　【０００３】
　このようなアナログ情報貯蔵媒体へのデータプログラミング装置の従来の一例を図３、図４を用いて説明する。図３は従来のプログラミング装置の構成を示す回路図で、アナログ情報貯蔵媒体としてＭＯＳトランジスタを用いた場合について説明する。トランジスタＭ１はＥＥＰＲＯＭを構成する素子で、ソースとゲートとが接地され、ドレイン−ソース間（チャネル）と制御ゲートとの間に絶縁された浮遊ゲートが存在する構造となっており、このトランジスタＭ１にアナログ情報が貯蔵される。抵抗Ｒ１とドレインとの接続点は比較器２の反転入力端子に接続される。比較器２の非反転入力端子には貯蔵すべきアナログ情報量に相当する入力電圧Ｖｉｎが入力される。比較器２の出力端子はＨＰＧ１の入力端子に接続され、その出力端子は抵抗Ｒ１を介してトランジスタＭ１のドレインに接続される。
　【０００４】
　ＨＰＧ（Ｈｉｇｈ　Ｐｒｏｇｒａｍｍｉｎｇ−ｖｏｌｔａｇｅ　Ｇｅｎｅｒａｔｅｒ：高電圧発生器）１は高電圧のプログラミング電圧Ｖｐｐを発生し、これを抵抗Ｒ１を介してトランジスタＭ１のドレインに供給する。これによりファウラ・ノルトハイム・トンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ　Ｔｕｎｎｅｌｉｎｇ）現象によりトランジスタＭ１中の浮遊ゲートに電荷が注入される。浮遊ゲートに電荷が注入されるとトランジスタＭ１のしきい値電圧が変化するのでそのドレイン−ソース間の導通状態は上記電荷注入量すなわちプログラミング電圧Ｖｐｐの大きさとその印加時間とによりアナログ的に変化する。また浮遊ゲートの電荷量は、新たなプログラミングによる注入、あるいは制御ゲートからの注入・抜き取りをしない限り変化しない。したがって、記録したいアナログ情報は、このアナログ情報量に従って浮遊ゲートに電荷を注入し、トランジスタＭ１の導通状態量として貯蔵することができる。
　【０００５】
　さて、特定のアナログ情報量をトランジスタＭ１に貯蔵した後、通常の読みだし状態ではトランジスタＭ１の出力電圧Ｖｏｕｔが貯蔵すべきアナログ情報量に相当する入力電圧Ｖｉｎに一致する必要がある。このため、ＨＰＧ１からのプログラミング電圧Ｖｐｐをごくわずかの時間加え、次に通常の読みだし状態にして出力電圧Ｖｏｕｔを読みだす。この出力電圧Ｖｏｕｔを入力電圧Ｖｉｎと比較器２で比較し、入力電圧Ｖｉｎに達していればＨＰＧ１による印加をやめ、達していなければ再びＨＰＧ１による印加をごくわずかの時間加え上記通常の読みだし状態から後を繰り返すという過程を行なう。
　【０００６】
　図４はトランジスタＭ１に印加される電圧の変化を示す波形図である。通常の読みだし状態では、プログラミング電圧Ｖｐｐの代わりに通常電圧Ｖｄｄ（例えば５Ｖ）が印加される。プログラミング電圧Ｖｐｐと通常電圧Ｖｄｄとの切り替えは図示しない切り替え回路により行なわれる。
　【０００７】
　この図示しない切り替え回路によりプログラム時にはＨＰＧ１からの高電圧のプログラミング電圧Ｖｐｐが所定時間だけトランジスタＭ１のドレインに印加される。また読みだし時には通常電圧Ｖｄｄが時間Ｔｄだけ印加され、出力電圧Ｖｏｕｔの読みだしが行なわれる。そして通常の読みだし状態での出力電圧Ｖｏｕｔを比較器２に導き、入力電圧Ｖｉｎと比較し、その結果をＨＰＧ１の動作を続けるか停止するかの制御信号としてＨＰＧ１に導く。出力電圧Ｖｏｕｔが入力電圧Ｖｉｎに達すると比較器２から出力される制御信号はＨＰＧ１の動作を停止するように変化する。ＨＰＧ１の動作が最終的に止められれば特定のアナログ情報量のトランジスタＭ１への貯蔵過程が終わる。このように、プログラムモードとリードモードとが繰り返され比較器２の出力である制御信号が反転することによりプログラミングが終了し所定のアナログ情報量がトランジスタＭ１に貯蔵される。」
　
「【００１０】
　【発明が解決しようとする課題】
　上述のようなアナログ情報貯蔵媒体のプログラミング装置においては必然的にその貯蔵過程においてリードモードが挿入されるためその分処理時間が長くなる。またトランジスタＭ１の保護のためプログラム電圧Ｖｐｐと通常電圧Ｖｄｄとの変化をあまり急激にはできず図４に示すようにプログラム電圧Ｖｐｐの立上りと立下りにスロープを持たせる必要がある。これによっても貯蔵過程の処理時間の増大がある。したがって装置としての運用は例えば音声処理のような比較的低速なものに限られているのが現状である。」
　
「【００１５】
　【発明の実施の形態】
　以下、本発明による実施の一形態を図１により説明する。
【００１６】
　同図に示すようにアナログ情報貯蔵用のトランジスタＭ１１のドレイン端子には抵抗Ｒ１１を介してＨＰＧ１３からプログラミング電圧Ｖｐｐが供給される。トランジスタＭ１１のドレイン出力ＶｏｕｔはＬＵＴ回路１１に入力され、ＬＵＴ回路１１の出力は比較器１２の非反転入力側に入力される。比較器１２の出力はＨＰＧ１３のディスエーブル端子に入力され、ＨＰＧ１３の出力は抵抗Ｒ１１を介してトランジスタＭ１１のドレインとともに加算器１４にも供給される。加算器１４はＨＰＧ１３の出力と貯蔵すべき入力電圧Ｖｉｎとを加算し、その結果を比較器１２の反転入力側に入力する。またトランジスタＭ１１のソースと制御ゲートとは接地されている。
　【００１７】
　ＬＵＴ回路１１は、入力される値の表（タグ）１１Ａとこれに対応して出力するための表（コンテント）１１Ｂとを含んでいる。
　【００１８】
　なお、トランジスタＭ１１、抵抗Ｒ１１はそれぞれ図３に示したトランジスタＭ１、抵抗Ｒ１と同様なものであり、ＨＰＧ１３の出力電圧であるプログラミング電圧Ｖｐｐはここでは図２に示すような時間変化をするように設定する。
　【００１９】
　次に動作を説明する。当初ＨＰＧ１３はディスエーブルとされておらずプログラミング電圧Ｖｐｐを出力する。これにより抵抗Ｒ１１を介してトランジスタＭ１１へのプログラムが進行する。トランジスタＭ１１のドレイン出力Ｖｏｕｔは、浮遊ゲートへの電荷注入でおこるしきい値電圧の変化による正味のドレイン出力電圧の変化分にプログラミング電圧Ｖｐｐが影響したものになっている。そこでこのドレイン出力ＶｏｕｔをＬＵＴ回路１１に導き、その値からしきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出しこれにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表１１Ａ、１１Ｂを構成することにする。これで得られるＬＵＴ回路１１の出力を比較器１２の非反転入力側に導く。
　【００２０】
　一方、比較器１２の反転入力側には貯蔵すべきアナログ入力値ＶｉｎとＨＰＧ１３のプログラミング電圧Ｖｐｐとが加算された値が入力されている。これにより実質的に比較器１２での比較は、しきい値電圧の変化による正味のドレイン出力電圧と貯蔵すべきアナログ入力値Ｖｉｎとの比較になる。
　【００２１】
　したがって、少しずつプログラムしてはリードして貯蔵すべき値になっているかを確かめる必要はなくなり逐次的な比較が実現できる。そしてＬＵＴ回路１１の出力値が比較器１２の反転入力側の値と等しくなった時点で比較器１２の出力によりＨＰＧ１３はディスエーブルとなる。このＨＰＧ１３のディスエーブルにより入力電圧Ｖｉｎの貯蔵は完了する。
　【００２２】
　以上説明により明らかなように、アナログ情報の貯蔵過程でプログラムモードとリードモードとが同時に行われることになりその所要処理時間が格段に減少する。
　【００２３】
　また、比較器１２にオフセットの小さいものを用いるなどその精密化を考慮すればプログミング装置全体として貯蔵されるアナログ値の精度を向上させることができる。
　【００２４】
　【発明の効果】
　本発明では、アナログ情報の貯蔵過程でプログラムモードとリードモードとを同時に行なうことができるため、その所要処理時間を格段に減少することができる。また一貯蔵動作あたりプログラミング電圧の変化は一回で済むため貯蔵素子へのダメージを軽減することができる。また従来のようにプログラミング電圧Ｖｐｐの印加時間幅によって装置の精密性に影響を与えるということが原理的になくなり、常に入力アナログ情報に忠実な値を貯蔵することができる。さらに比較器のオフセットのような装置全体の精密性に影響を与える事項に関してはＬＵＴをあらかじめこれを補正する値に設定しておくことで対処できる。」
　
２．理由Ａ−２について
　本願の、発明の詳細な説明が、原審の拒絶理由通知で指摘した理由Ａ−２の点について、特許法第３６条第４項に規定する要件を満たしているか否かを検討する。
　
　拒絶査定で動作が不明りょうとされた「参照表（ＬＵＴ）回路」について、明細書の段落００１５ないし００２１の記載から、以下のことがわかる。
（イ）「ＬＵＴ回路１１は、入力される値の表（タグ）１１Ａとこれに対応して出力するための表（コンテント）１１Ｂ」とから構成すること。
（ロ）「ドレイン出力ＶｏｕｔをＬＵＴ回路１１に導き、その値からしきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出しこれにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表１１Ａ、１１Ｂを構成する」こと。
（ハ）「ＬＵＴ回路１１の出力を比較器１２の非反転入力側に導く」こと。
（ニ）「ＬＵＴ回路１１の出力値が比較器１２の反転入力側の値と等しくなった時点で比較器１２の出力によりＨＰＧ１３はディスエーブルと」すること。
（ホ）以上、まとめると「ＬＵＴ回路では、その入力される値から、浮遊ゲートへの電荷注入でおこるしきい値電圧の変化によるドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表を構成する。そしてＬＵＴ回路の出力を比較器の非反転入力側に入力し、比較器の出力をＨＰＧのディスエーブル端子に接続する。ＨＰＧの出力は抵抗を介して前記トランジスタのドレインに接続するとともに加算器に導き貯蔵すべき入力電圧と加算し、その加算結果を前記比較器の反転入力側に入力する。」こと。
　
　したがって、上記記載から、「ＬＵＴ回路１１」を構成する「表１１Ａ」と「表１１Ｂ」は、「トランジスタＭ１１のドレイン出力Ｖｏｕｔ」の値から、該「トランジスタＭ１１」の「しきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出」すように構成すること、及び「これにプログラミング電圧Ｖｐｐを加えた値を出力」するように構成する必要があることは明らかであり、また、本願発明の実施例を示す図１の回路構成、あるいは、審判請求書における「段落［００１９］に記載のとおり、メモリセルのドレイン出力Ｖｏｕｔは、浮遊ゲートへの電荷注入でおこるしきい値電圧の変化による正味のドレイン電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。言い換えれば、タグに供給されるドレイン電圧Ｖｏｕｔのデータには、図２に示すようなＶｐｐの時間変化が勘入されているので、これをもとに正味のドレイン電圧を割り出すことは可能であるものと思料する。」の主張を参酌すると、本願発明の「トランジスタＭ１１のドレイン出力Ｖｏｕｔ」の値は、「トランジスタＭ１１」の「しきい値電圧」の値だけに影響されるのではなく、「ＨＰＧ１３」から出力される「プログラミング電圧Ｖｐｐ」の電圧値によっても影響されることは明らかである。
　しかしながら、本願発明における「トランジスタＭ１１のドレイン出力Ｖｏｕｔ」の値から、該「トランジスタＭ１１」の「しきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出」すことを、どのようにすれば達成できるのか、発明の詳細な説明には詳細に説明されておらず、この点は、依然として不明りょうである。
　更に、本願発明における「トランジスタＭ１１」の特性は、製造される「トランジスタ」毎に異なっていることは明らかであるが、このように特性の異なる「トランジスタ」に対してどのようにして、「トランジスタＭ１１のドレイン出力Ｖｏｕｔ」の値から、該「トランジスタＭ１１」の「しきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出」すことのできる「ＬＵＴ回路１１」を得ることができるのかも明りょうでない。
　
　また、本願発明の実施例を示す図１の回路構成を参酌すると、「ＬＵＴ回路１１」には、「ＨＰＧ１３」から出力される時間と共に変化する「プログラミング電圧Ｖｐｐ」が供給されていないので、本願発明の「ＬＵＴ回路１１」が、どのようにして、時間と共に変化する「プログラミング電圧Ｖｐｐを加えた値を出力」してしているのか、発明の詳細な説明には、詳細に説明されておらず、この点は、依然として不明りょうである。
　
　この点に関して、審判請求人は、意見書において、『本願発明において、参照表（ＬＵＴ）回路のテーブルは、入力されるドレイン出力電圧Ｖｏｕｔの値から、浮遊ゲートに電荷が蓄えられることによりおこるしきい値電圧の変化に伴う正味のドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように構成される。　プログラミング電圧ＶｐｐはＬＵＴ回路に直接入力されてはいないが、ＬＵＴ回路に入力されるドレイン出力電圧Ｖｏｕｔの値は、正味のドレイン出力電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。すなわち、ドレイン出力電圧Ｖｏｕｔの値は、ドレイン端子に供給されるプログラミング電圧Ｖｐｐの大きさおよび浮遊ゲートに蓄えられた電荷の量に応じて変化する。プログラミング電圧Ｖｐｐの値は図２に示すように時間変化するものであるから、これに応じてドレイン出力電圧Ｖｏｕｔの値も変化する。したがって、経過時間を示す信号をＬＵＴ回路に入力することは不要である。』と述べているが、この主張によっても、どのよのようにして、「ドレイン端子に供給されるプログラミング電圧Ｖｐｐの大きさおよび浮遊ゲートに蓄えられた電荷の量に応じて変化」している「ドレイン出力電圧Ｖｏｕｔの値」から、「しきい値電圧の変化に伴う正味のドレイン出力電圧の変化分」だけを知ることができるのか明りょうでない。
　また、本願発明の「ＬＵＴ回路１１」が、どのように構成されて、時間と共に変化する「プログラミング電圧Ｖｐｐを加えた値を出力」しているのか明りょうでない。
　
　更に、審判請求人は、審判請求書において、『ｂ．指摘事項（２）について　指摘事項（１）に関連して前述したように、プログラミング電圧Ｖｐｐの時間変化により、ドレイン電圧Ｖｏｕｔは高電圧に維持される。Ｖｐｐの時間変化については図２より明らかであるから、これに基づいて正味のドレイン出力電圧変化予想を割り出すことが可能である。　すなわち、段落［００１７］に記載のように、ＬＵＴ回路のタグは入力される値の表であり、コンテントはこれに対応して出力するための表である。ここで、段落［００１９］には、「ドレイン出力ＶｏｕｔをＬＵＴ回路１１に導き、その値からしきい値電圧の変化による正味のドレイン出力電圧の変化分を割り出」す旨が記載されているが、これはＬＵＴ回路においてドレイン出力変化を予想することを意味するものではない。　段落［００１４］の記載を参照すると、ＬＵＴ回路においては「浮遊ゲートへの電荷注入でおこる閾値電圧の変化によるドレイン出力電圧変化予想を割り出し、これにプログラミング電圧Ｖｐｐを加えた値を出力するように内部の表を構成する」。つまり、ＬＵＴ回路のタグには予めドレイン電圧Ｖｏｕｔの予想値のデータが供給され、コンテントにはＨＰＧの出力電圧Ｖｐｐと電圧Ｖｏｕｔに対応するしきい値電圧との合計値が供給されており、Ｖｏｕｔの変化にかかわらず、ＬＵＴ回路ではこれを参照するに過ぎない。　段落［００１９］に記載のとおり、メモリセルのドレイン出力Ｖｏｕｔは、浮遊ゲートへの電荷注入でおこるしきい値電圧の変化による正味のドレイン電圧の変化分にプログラミング電圧Ｖｐｐが影響したものである。言い換えれば、タグに供給されるドレイン電圧Ｖｏｕｔのデータには、図２に示すようなＶｐｐの時間変化が勘入されているので、これをもとに正味のドレイン電圧を割り出すことは可能であるものと思料する。』と述べているが、この主張によっても、どのよのようにして、本願発明において、「ドレイン端子に供給されるプログラミング電圧Ｖｐｐの大きさおよび浮遊ゲートに蓄えられた電荷の量に応じて変化」している「ドレイン出力電圧Ｖｏｕｔの値」から、「しきい値電圧の変化に伴う正味のドレイン出力電圧の変化分」だけを知ることができるのか明りょうでない。
　また、本願発明の「ＬＵＴ回路１１」が、どのように構成されて、時間と共に変化する「プログラミング電圧Ｖｐｐを加えた値を出力」しているのか明りょうでない。
　
　よって、本願の発明の詳細な説明は、上記理由Ａ−２の点で、その発明の属する技術の分野における通常の知識を有する者がその実施をすることが出来る程度に明確かつ十分に記載したものでなく、特許法第３６条第４項に規定する要件を満たしていない。
　
３．理由Ａ−３について
　本願の、発明の詳細な説明が、原審の拒絶理由通知で指摘した理由Ａ−３の点について、特許法第３６条第４項に規定する要件を満たしているか否かを検討する。
　
　拒絶査定で不明りょうとされた「入力電圧Ｖｉｎをプログラムすること」に関係する事項として、まず、明細書の段落０００２ないし０００７の【従来の技術】についての説明から、以下のことがわかる。
（イ）特定のアナログ情報量をトランジスタＭ１に貯蔵した後、通常の読みだし状態では、トランジスタＭ１の出力電圧Ｖｏｕｔが貯蔵すべきアナログ情報量に相当する入力電圧Ｖｉｎに一致する必要がある。
（ロ）通常の読みだし状態では、プログラミング電圧Ｖｐｐの代わりに通常電圧Ｖｄｄ（例えば５Ｖ）が印加される。
　したがって、本願発明において前提となる、Ｖｉｎにプログラムすること、とは、トランジスタＭ１に通常電圧Ｖｄｄを印加したときに出力電圧がＶｉｎとなるような状態にトランジスタＭ１のしきい値を設定することであると解される。
　
　次に、明細書の段落００１５ないし００２１の、本発明の実施の一形態についての説明から、以下のことがわかる。
（ハ）ＬＵＴ回路１１から、しきい値電圧の変化による正味のドレイン出力電圧の変化分にプログラミング電圧Ｖｐｐを加えた値を出力が出力され、比較器１２の非反転入力側に入力される。
（ニ）貯蔵すべきアナログ入力値ＶｉｎとＨＰＧ１３のプログラミング電圧Ｖｐｐとが加算された値が、比較器１２の反転入力側に入力される。
（ホ）非反転入力側の値と反転入力側の値が等しくなった時点で比較器１２の出力によりＨＰＧ１３をディスエーブルにし、入力電圧Ｖｉｎの貯蔵を完了する。
　これらのことを総合すると、比較器１２の非反転入力側には「しきい値電圧の変化による正味のドレイン出力電圧の変化分」＋「プログラミング電圧Ｖｐｐ」が入力され、比較器１２の反転入力側には「アナログ入力値Ｖｉｎ」＋「プログラミング電圧Ｖｐｐ」が入力された状態で比較が行われているから、双方に含まれる「プログラミング電圧Ｖｐｐ」は相殺され、実質的に「しきい値電圧の変化による正味のドレイン出力電圧の変化分」と「アナログ入力値Ｖｉｎ」との比較結果によって、入力電圧Ｖｉｎの貯蔵が完了したかどうかを判定しているものと解される。（なお、ここでは仮にＬＵＴ回路１１がプログラミング電圧Ｖｐｐを加えた値を出力できるものとして検討を進めているが、１．理由Ａ−２についてで述べたように、そもそもプログラミング電圧Ｖｐｐの供給されていないＬＵＴ回路１１において、正しく相殺できるような精度のプログラミング電圧Ｖｐｐをどのようにして加算するのかが不明りょうである点にも注意されたい。）
　
　しかし、ここで比較の対象となっている２つの値のうち、「アナログ入力値Ｖｉｎ」については、貯蔵したい値そのものであるから明確であるが、「しきい値電圧の変化による正味のドレイン出力電圧の変化分」については、どのように定義される値であるか（例えばどのようなしきい値電圧のトランジスタに対してどのような電圧を印加した状態のドレイン出力電圧から、どのようなしきい値電圧のトランジスタに対してどのような電圧を印加した状態のドレイン出力電圧への変化分であるのか）が発明の詳細な説明には記載されておらず、不明りょうである。したがって、入力電圧Ｖｉｎの貯蔵が完了したか判定するために必要となる「しきい値電圧の変化による正味のドレイン出力電圧の変化分」としてどのようなパラメータを与えればよいのかが不明りょうであるから、本願の発明の詳細な説明は当業者が実施が出来る程度に記載されたものではない。
　
　上記のように、「しきい値電圧の変化による正味のドレイン出力電圧の変化分」とはどのような値であるか不明りょうであるが、以下では仮に、「しきい値電圧の変化による正味のドレイン出力電圧の変化分」を、プログラム開始前におけるトランジスタＭ１に通常電圧Ｖｄｄを印加したときのドレイン出力電圧（これを、「Ｖｏｕｔ０」とおく。）から、現時点までのプログラム電圧Ｖｐｐを印加した状態を経たトランジスタＭ１に通常電圧Ｖｄｄを印加したときのドレイン出力電圧（これを、「Ｖｏｕｔ’」とおく。）までの変化分であると仮定して、検討することとする。
　この前提でのプログラム終了時点のトランジスタＭ１の状態を考えると、「しきい値電圧の変化による正味のドレイン出力電圧の変化分」とは、変化前の値がＶｏｕｔ０で、変化後の値がＶｏｕｔ’であるから、変化分はＶｏｕｔ’−Ｖｏｕｔ０である。そして、このＶｏｕｔ’−Ｖｏｕｔ０が「アナログ入力値Ｖｉｎ」と等しくなっているのだから、Ｖｉｎ＝Ｖｏｕｔ’−Ｖｏｕｔ０の関係になっている。
　一方、そのようにプログラムされたトランジスタＭ１に、通常電圧Ｖｄｄを印加して読み出しを行うと、前提条件とした「現時点までのプログラム電圧Ｖｐｐを印加した状態を経たトランジスタＭ１に通常電圧Ｖｄｄを印加したときのドレイン出力電圧（これを、「Ｖｏｕｔ’」とおく。）」から明らかなように、読み出し電圧はＶｏｕｔ’である。しかしながら、Ｖｉｎ＝Ｖｏｕｔ’−Ｖｏｕｔ０であるから、明らかにＶｉｎ≠Ｖｏｕｔ’となる。つまり、ドレイン出力電圧Ｖｏｕｔ’それ自体と比較するのではなく、ドレイン出力電圧の変化分であるＶｏｕｔ’−Ｖｏｕｔ０と比較することによっては、常に−Ｖｏｕｔ０の誤差が生じることになり、仮に「しきい値電圧の変化による正味のドレイン出力電圧の変化分」の定義が明確になったとしても、「変化分」と比較をする本願発明において、どのようにして読み出し時にＶｉｎとなるようにトランジスタＭ１をプログラムすることができるのか不明りょうである。
　
　なお、明細書の００２０段落には「これにより実質的に比較器１２での比較は、しきい値電圧の変化による正味のドレイン出力電圧と貯蔵すべきアナログ入力値Ｖｉｎとの比較になる。」と記載されている。しかし、ＬＵＴ回路１１の出力は直接比較器１２の非反転入力側に入力されており、ＬＵＴ回路１１から出力された「しきい値電圧の変化による正味のドレイン出力電圧の変化分」に「プログラミング電圧Ｖｐｐ」を加えた値のうち、「プログラミング電圧Ｖｐｐ」については比較器で相殺されるとしても、「しきい値電圧の変化による正味のドレイン出力電圧の変化分」から、どのようにして「しきい値電圧の変化による正味のドレイン出力電圧」を得るのかは、発明の詳細な説明には記載されておらず、不明りょうである。
　
　この理由Ａ−３に関して、審判請求人は、意見書において、『本願発明は通常読みだし構成を有さず、したがって通常読みだし動作を行わないものである。よって、本願発明では「通常読みだし時にＶｉｎを出力」することはなく、本願発明の詳細な説明には通常読みだし構成は記載されていない。』と主張している。もしこの主張が、本願発明のアナログ情報貯蔵媒体自体が、通常読みだし構成を有さず、通常読みだし時に時にＶｉｎを出力することがないという意味であるとすると、本来情報貯蔵媒体とは後で必要になる情報を後で必要になったときに読み出すために貯蔵しておくためのものであり、本願発明においてアナログ情報としてＶｉｎをプログラムしたにもかかわらず、Ｖｉｎを読み出せないならば、それは情報貯蔵媒体として実施できるものとは認められない。また、この主張が、プログラム時における、いわゆるベリファイとしての意味の読みだし構成を有さない、という意味であるならば、本来の通常読み出し時にどのようにしてＶｉｎを読み出すのか不明りょうであることに関連する主張ではない。
　
　一方、審判請求人は、審判請求書において、『実際には図４に示す従来技術の場合と同様、Ｖｐｐは断続的に印加される。よって、書込まれたアナログデータを読みだす場合においてもプログラム電圧Ｖｐｐを印加した状態で行うのではない。　このことは、当業者には理解されるものと思料し、また、本願の明細書及び図面は、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体について当業者が実施できる程度に具体的に記載されているものと思料する。』と主張している。
　しかし、本願発明は、明細書の段落００１０に記載されるように「上述のようなアナログ情報貯蔵媒体のプログラミング装置においては必然的にその貯蔵過程においてリードモードが挿入されるためその分処理時間が長くなる。」ことを課題とし、明細書の段落００２４に記載されるように「本発明では、アナログ情報の貯蔵過程でプログラムモードとリードモードとを同時に行なうことができるため、その所要処理時間を格段に減少することができる。」という効果を奏するものであるにもかかわらず、審判請求人の主張する「従来技術の場合と同様、Ｖｐｐは断続的に印加」する構成は、上記の課題や効果と明らかに矛盾するものであるから、請求人の主張は採用できない。
　
　よって、本願の発明の詳細な説明は、入力電圧Ｖｉｎをプログラムし、これを読み出すためのアナログ情報貯蔵媒体についてその発明の属する技術の分野における通常の知識を有する者がその実施をすることが出来る程度に明確かつ十分に記載したものとは認められない。
　
４．米国特許５，６９４，３６５号及び国際公開第９６／０１４６３８号について
　審判請求人は、意見書において、『なお、理由Ａについて（１）プログラム中のドレイン電圧（Ｖｏｕｔ）の時間変化がどのようになり、トンネリング現象によるプログラムが可能となること、（２）テーブルしか有しない回路から時間変化する電圧に基づいた出力を行うこと、および（３）本願発明の実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読みだし構成が本願出願時に周知、慣用技術であることを記載した文献としては、米国特許５，６９４，３５６号を参照されたい。』と主張している。
　また、審判請求人は、審判請求書において、『しかしながら、米国特許５，６９４，３５６号の対応国際出願（国際出願番号：ＰＣＴ／ＵＳ９５／１２７５４、国際公開番号：ＷＯ９６／０１４６３８）は１９９６年５月１７日付で国際公開されている。したがって、平成１７年１１月２日付提出の意見書における同公報の記載事項に基づいた「（１）プログラム中のドレイン電圧（Ｖｏｕｔ）の時間変化がどのようになり、トンネリング現象によるプログラムが可能となること、（２）テーブルしか有しない回路から時間変化する電圧に基づいた出力を行うこと、および（３）本願発明の実施例（ΔＶｏｕｔ＝Ｖｉｎ）に対応した通常読み出し構成が本願出願時に周知、慣用技術である」との主張は妥当であるものと思料する。』と主張している。
　しかし、当該米国特許５，６９４，３５６号に対応する国際公開第９６／０１４６３８号を参照しても、理由Ａ−２及びＡ−３の記載不備を解消するに十分な程度に参照表（ＬＵＴ）の構成や、しきい値電圧の変化による正味のドレイン出力電圧の変化分を入力電圧Ｖｉｎと比較することの理由について記載されているとは認められないから、審判請求人の主張は採用できない。
　したがって、、本願の発明の詳細な説明は、その発明の属する技術の分野における通常の知識を有する者がその実施をすることが出来る程度に明確かつ十分に記載したものでない。
　
　以上、平成１８年６月２９日付けの手続補正が適法であるとして検討したが、仮に平成１８年６月２９日付けの手続補正が適法でなく、却下されるものとすると、本願の請求項１及び２に係る発明は、平成１７年１１月２日付けの手続補正により補正された特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものとなる。しかし、平成１８年６月２９日付けの手続補正においては、発明の詳細な説明は補正されていないから、上において検討したとおり、本願の発明の詳細な説明は、その発明の属する技術の分野における通常の知識を有する者がその実施をすることが出来る程度に明確かつ十分に記載したものでない。
　したがって、平成１８年６月２９日付けの手続補正が適法であるか否かにかかわらず、本願は、原査定において判断したとおり、発明の詳細な説明の記載が特許法第３６条第４項の規定に規定する要件を満たしていない。
　
第１０．むすび　
　以上のとおりであるから、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。