【事件の表示】
　平成　８年特許願第２５１７９６号「半導体装置の製造方法」拒絶査定不服審判事件〔平成　９年　５月２０日出願公開、特開平　９−１３４９６０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯  
　本願は、平成８年９月２４日（パリ条約による優先権主張１９９５年９月２７日、米国）の出願であって、平成１９年７月１０日付けで拒絶査定がなされ、これに対して同年１０月１６日に拒絶査定に対する審判請求がなされたものである。 　　 
　  
第２．本願発明  
　本願の請求項に係る発明は、平成１９年６月２２日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１１に記載された事項により特定されるものであると認められるところ、その内の請求項１に係る発明（以下、「本願発明」という。）は次のとおりのものである。  
　  
「【請求項１】　ゲート材料上に、ＳｉＯ２からなるスペーサ誘電体フィルムを堆積する工程、その際、前記ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含し、その際、堆積を化学蒸着（ＣＶＤ）により行い、前記スペーサ誘電体フィルムは１０ｎｍ〜４０ｎｍの範囲の間の厚さを有する；
　該スペーサ誘電体フィルム上に、低圧化学蒸着（ＬＰＣＶＤ）により犠牲ポリシリコンフィルムを堆積する工程；
　該ポリシリコンフィルムをパターン化する工程；
　該ポリシリコンフィルム上に酸化物を堆積する工程；
　該酸化物を平坦化する工程、その際、前記のゲートマスク上の前記の平坦化された酸化物は２００ｎｍ〜４００ｎｍの範囲の間の厚さを有する；および
　該ポリシリコンフィルムを除去して半導体装置を形成する工程からなる、半導体装置の製造方法。」
　　
第３．刊行物に記載された発明
１．刊行物：特開平４−２６１０４８号公報  
　原査定の拒絶の理由に引用され、本願の優先権主張日の前に日本国内で頒布された特開平４−２６１０４８号公報（以下、「刊行物」という。）には、図１ないし図７とともに、以下の事項が記載されている。  
　
「【請求項１】　多層半導体デバイスに自己整合接触構造を形成する方法であって：基板材料（１２）上に第１絶縁層（１６）を設ける段階；第１絶縁層（１６）上に、第１絶縁層に対して選択的エッチング可能な材料膜（１８）を被着させる段階；材料膜（１８）を選択的にエッチングして、第１絶縁層の選択された部分を露出させる段階；露出された第１絶縁層（１６）の表面と材料膜（１８）との上に、第２絶縁層（２４）を被着させる段階；第２絶縁層（２４）をエッチングして、材料膜を露出させる段階；第１および第２絶縁層を実質的に変化させないで材料膜を選択的にエッチングして第１絶縁層の選択された部分を露出させる段階；露出された第１絶縁層の選択された部分を異方性エッチングして、基板材料の選択された部分を露出させる段階；デバイス上に導電層（２８）を被着させる段階；および導電層をパターン形成して、基板材料の露出された選択された部分に対して接触を形成する段階；とから構成されることを特徴とする方法。」
「【０００１】
【産業上の利用分野】本発明は一般的に半導体製造方法に関する。さらに詳しくは、多層半導体デバイス内おけるに接触を形成する方法に関する。」
「【０００６】
【実施例】下部構造の導電部材の電気的絶縁を図りながらミクロン以下の領域内に接触を形成し、さらに多層半導体デバイスの中間層を平坦化するという既知の問題点はいずれも本発明により解決される。図１ないし図７の一連の図面は、本発明の１つの形態を示し、それによって上記の問題は解決される。図１では、半導体デバイス１０には、基板材料１２上に離れて位置する導電部材１４が含まれる。酸化層１３、これはよくゲート酸化物と呼ばれるものであるが、導電部材１４と基板材料１２との間を分離して、電気的に絶縁する。導電部材１４は通常は同じ材料であり、普通はポリシリコン，アルミニウム，アルミニウム合金，タングステン，その他の導電材料のいずれかで構成されている。導電部材１４間の距離は、１ミクロン以下から２ミクロンまでの範囲とするが、この範囲から外れても構わない。基板材料１２は通常はシリコンであるが、半導体産業で用いられるＩＩＩ−Ｖ族化合物などの他の材料でもよい。基板材料１２は、半導体デバイスのバルクではなく、ポリシリコンまたは金属層などの半導体デバイスの中間層でもよい。導電部材１４上に、誘電層１５が以下に述べる理由によりパターン形成される。誘電層１５は、ＳｉＯ２，Ｓｉ３Ｎ４または誘電体として用いることのできるその他の材料のうちいずれか、またはその組合せである。第１絶縁層１６が図１のデバイス１０上に被着される。ＳｉＯ２，ＰＳＧ（リン・ケイ酸塩ガラス），ＢＰＳＧ（ボロン・ドーピングされたリン・ケイ酸塩ガラス）などの絶縁材料が、第１絶縁層１６に適した、よく用いられる材料である。
【０００７】図２は、犠牲プラグを形成して、接触開口部を規定する工程を示す。材料膜１８がデバイス１０上に被着される。材料膜１８の組成は、材料膜１８がデバイスを製造する際に用いられる絶縁材料に対して選択的にエッチングされるようなものを選択する。たとえば、ポリシリコンやＳｉ３Ｎ４は、いずれも材料膜１８に適した材料である。これらは、たいていの絶縁酸化層に対して選択的にエッチングできるからである。タングステンまたは窒化チタンを材料膜１８として用いてもよい。材料膜１８が半導体デバイス１０の他の部分の実際の回路構成内に組み込まれる場合には、材料膜１８の膜厚は、他の条件に依存する。材料膜１８上にホトレジスト層が被着，パターン形成されて、従来のホトリソ処理技術により、ホトレジスト・マスク２０が形成される。ホトレジスト層は、接触が形成される領域が、ホトレジスト・マスク２０の下部の領域として規定されるようにパターン形成される。
【０００８】材料膜１８のマスキングされていない部分は、デバイス１０エッチングすることにより除去され、それによって犠牲プラグ２２が形成される。これを図３に示す。犠牲プラグ２２を形成するための材料膜１８のエッチングは、湿式または乾式エッチング剤を用いて行われるが、どちらを用いるかは材料膜１８に何を用いたかによって決まる。たとえば、硝酸やＨＦ（フッ化水酸塩）などの湿式エッチング剤を用いると、下部組織の酸化層を傷つけずにポリシリコン膜を除去することができる。同様に、加熱したリン酸を用いると、下部の酸化層の完全性を保ちながら、Ｓｉ３ＮＡ４膜を除去することができる。塩素をベースにした薬剤を用いた乾式エッチングでは、下部の第１絶縁層１６を実質的に腐食させることなく犠牲プラグ２２を形成した場合と同様の結果が得られる。
【０００９】図４に示すように、第２絶縁層２４がデバイス１０に被着される。第２絶縁層２４は、第１絶縁層１６に適した材料で構成される。これにはＳｉＯ２，ＰＳＧ，ＢＰＳＧなどがあげられるが、これらに限られるものではない。これらの絶縁材料を被着させるのに用いることのできる技法には、ＳｉＨ４またはＴＥＯＳ（４エチル−オルトシリケート）源ガスまたはＳＯＧ（スピン・オン・グラス−−ｓｐｉｎ−ｏｎ−ｇｌａｓｓ　）を用いたＣＶＤ（化学蒸着）法がある。被着後、第２絶縁層２４がまず、曲線１−１によって示されるようにデバイス１０全体を覆い、デバイス１０を平坦化するのに用いられる。形態によっては、第２絶縁層２４の上面がまず平坦になることもある。デバイスの平坦化は、いろいろな方法により実現することができる。第２絶縁層２４を０．５ないし１．５ミクロンの厚みに被着させて、エッチ・バックすることにより平面的な層を得ることもできる。もうひとつの平坦化技法としては、曲線１−１で示されるように第２絶縁層２４を被着させ、デバイス１０を加熱して、それによって第２絶縁層を流し去る方法がある。第２絶縁層としてＳＯＧを用いると、デバイスは被着直後に平坦になる。第２絶縁層２４が被着され、デバイス１０が平坦化されると、デバイスはブランケット・エッチングされて、それにより、デバイス１０からの第２絶縁層２４の上部が均一にエッチングされる。図４に示されるように、エッチングは犠牲プラグ２２が露出したところで止める。犠牲プラグ２２の材料は、エッチング剤が具合いよく止まるようなものを選ぶ。例えば、ポリシリコンの犠牲プラグを用いると、たいていの絶縁酸化層に対する良好なエッチ・ストップとなる。これは、ポリシリコンに対する酸化エッチングの選択性が極めて高いためである。時限式エッチングまたは終点検出機能を有したエッチング剤も、犠牲プラグ２２の露出に用いるのに適している。
【００１０】露出された犠牲プラグ２２は、図５のように、第１および第２絶縁層の材料にそれぞれ選択性のあるエッチングにより除去される。第１および第２絶縁層をそれぞれ実質的に変化させることなく、犠牲プラグ２２を除去することが望ましい。また、犠牲プラグがポリシリコン製である場合は、硝酸やＨＦ（フッ化水酸塩）などの湿式エッチング剤を用いると、周囲の酸化領域に損傷を与えることなく犠牲プラグを除去することができる。同様に加熱したリン酸を用いて、誘電層１５などの酸化領域の完全性を保ちながら、Ｓｉ３Ｎ４犠牲プラグを除去してもよい。犠牲プラグ２２の除去には、乾式エッチング剤を用いることもできる。図５から明らかなように、犠牲プラグ２２を除去するとデバイス１０はもはや平面的ではなくなり、接触を形成しようとしている、犠牲プラグ２２が取り除かれた領域の外側の部分だけが平坦化されている。このため、この平坦化技法は「選択的平坦化」と呼ばれる。選択的平坦化を行うと、厚い絶縁層をエッチングして、バイアまたは接触開口部を形成する必要性が少なくなる。
【００１１】基板材料１２に対して電気的接触を行うためには、第１絶縁層１６とゲート酸化層１３の一部分を除去しなければならない。図６に示されるように、デバイス１０を異方性エッチングして、下部にある基板材料１２の一部を露出させる。このとき、すべての面に絶縁材料を維持することにより、導電部材１４を絶縁した状態にしておかなければならない。第１絶縁層１６を異方性エッチングすることにより、導電部材１４の内面に沿って、第１絶縁層１６からの側壁スペーサが形成される。誘電層１５は導電部材１４の上面を絶縁する。導電部材１４の間から、第１絶縁層１６を完全に除去するために、導電部材１４の上にある第１絶縁層１６の露出部分をもエッチングにより除去する。通常は、これで導電部材１４が露出されるが、導電部材１４の上部に誘電層１５があるために、エッチングの後でも絶縁状態が維持される。異方性エッチングは第２絶縁層２４をも腐食させるが、デバイス１０の平面性は依然として保たれている。
【００１２】自己整合接触は、導電層を被着させ，パターン形成することにより形成される。図７に、基板材料１２に対して電気的に接触している自己整合接触２８を示す。接触２８を形成するために用いられる導電層は、ポリシリコン，アルミニウム，アルミニウム合金，または半導体デバイスの製造に用いられて電気的接触を行う導電材料で作られる。接触２８が自己整合性をもつと考えられるのは、下部にあるデバイス構造（例えば側壁スペーサ２６）によって、基板材料１２に対する接触が行われる領域が規定されるためである。自己整合接触の利点は、従来の接触構造を形成する場合よりも、整合誤差の余地が大きいことである。例えば、接触２８のパターン形成が図７に示されるように距離Ｘだけずれても、基板材料１２に対する信頼性のある接触を形成することができる。」
　
（１）刊行物の図１（基板材料１２上に酸化層１３を介して導電部材１４と誘電層１５が積層形成されることが記載されている）及び【０００６】段落の「導電部材１４は通常は同じ材料であり、普通はポリシリコン・・・で構成されている。・・・誘電層１５は、ＳｉＯ２・・・である」との記載から、基板材料１２上にポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造が記載されていることは明らかである。
（２）刊行物の図１及び【０００６】段落の「第１絶縁層１６が図１のデバイス１０上に被着される。ＳｉＯ２・・・である。」との記載から、ポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造上にＳｉＯ２の第１絶縁層１６が形成されることは明らかである。
（３）刊行物の図２及び【０００７】段落の「材料膜１８がデバイス１０上に被着される。材料膜１８の組成は、材料膜１８がデバイスを製造する際に用いられる絶縁材料に対して選択的にエッチングされるようなものを選択する。たとえば、ポリシリコン・・・である。」との記載から、第１絶縁層１６上にポリシリコンの材料膜１８が形成されることは明らかである。
（４）刊行物の図２、図３、【０００７】段落及び【０００８】段落の「材料膜１８上にホトレジスト層が被着，パターン形成されて、従来のホトリソ処理技術により、ホトレジスト・マスク２０が形成される。ホトレジスト層は、接触が形成される領域が、ホトレジスト・マスク２０の下部の領域として規定されるようにパターン形成される。　【０００８】材料膜１８のマスキングされていない部分は、デバイス１０エッチングすることにより除去され、それによって犠牲プラグ２２が形成される。」との記載から、ポリシリコンの材料膜１８は、ホトレジスト・マスク２０を用いてパターン形成され、ポリシリコンの犠牲プラグ２２が形成されることは明らかである。
（５）刊行物の図４及び【０００９】段落の「図４に示すように、第２絶縁層２４がデバイス１０に被着される。第２絶縁層２４は、第１絶縁層１６に適した材料で構成される。これにはＳｉＯ２・・があげられる・・・。・・・被着後、第２絶縁層２４がまず、曲線１−１によって示されるようにデバイス１０全体を覆い、デバイス１０を平坦化するのに用いられる。形態によっては、第２絶縁層２４の上面がまず平坦になることもある。デバイスの平坦化は、いろいろな方法により実現することができる。第２絶縁層２４を０．５ないし１．５ミクロンの厚みに被着させて、エッチ・バックすることにより平面的な層を得ることもできる。」との記載から、パターン形成されたポリシリコンの材料膜１８上（すなわち犠牲プラグ２２上）にＳｉＯ２の絶縁膜２４を形成し、前記絶縁膜２４の上面を平坦化していることは明らかである。
（６）刊行物の図４、図５、【０００９】段落及び【００１０】段落の「図４に示されるように、エッチングは犠牲プラグ２２が露出したところで止める。・・・　【００１０】露出された犠牲プラグ２２は、図５のように、第１および第２絶縁層の材料にそれぞれ選択性のあるエッチングにより除去される。」との記載から、前記絶縁膜２４の表面を平坦化した際に、犠牲プラグ２２が露出し、その後、犠牲プラグ２２を除去することは明らかである。
（７）刊行物の【０００１】段落の「本発明は一般的に半導体製造方法に関する」との記載から、刊行物に記載される発明が、半導体製造方法に関するものであることは明らかである。
　
　したがって、刊行物には、以下の発明が記載されている。
「基板材料１２上のポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造の上にＳｉＯ２の第１絶縁層１６を形成する段階と、
　前記第１絶縁層１６上にポリシリコンの材料膜１８を形成する段階と、
　前記材料膜１８をパターン形成して、犠牲プラグ２２を形成する段階と、
　前記犠牲プラグ２２上にＳｉＯ２の絶縁膜２４を形成する段階と、
　前記絶縁膜２４を平坦化する段階と、
　前記犠牲プラグ２２を除去する段階とを備えた、半導体製造方法。」
　
第４　対比
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物に記載された発明（以下、「刊行物発明」という。）とを対比する。
　
１．本願発明の「ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含」するとの記載及び、本願明細書の【００３３】段落の「一般に、ポリシリコン・・・は１番目に堆積させねばならず、マスク（好ましくは酸化ケイ素）は２番目に堆積させるべきであり、スペーサー誘電体フィルムは３番目に堆積させるべきである。」との記載から、ゲートマスクは酸化ケイ素から形成されているので、刊行物発明の「ポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造」は、本願発明の「前記ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含」するとの構成に相当する。
２．刊行物発明の「ＳｉＯ２の第１絶縁層１６」が誘電体薄膜（フィルム）であり、刊行物において、ゲート酸化物（酸化層１３）上に形成される導電部材１４がゲートであることは明らかであり、また、刊行物発明の「ＳｉＯ２の第１絶縁層１６」がゲートである導電部材１４の側面に形成されることも明らかであり、さらに、刊行物の「第１絶縁層１６を異方性エッチングすることにより、導電部材１４の内面に沿って、第１絶縁層１６からの側壁スペーサが形成される。」（【００１１】段落）の記載から、「ＳｉＯ２の第１絶縁層１６」が側壁スペーサとなることは明らかであるから、刊行物発明の「ＳｉＯ２の第１絶縁層１６」は、本願発明の「ＳｉＯ２からなるスペーサ誘電体フィルム」に対応し、また、本願発明の「ゲート材料」が基板上又は半導体基板上に形成されることは明らかであるから、刊行物発明の「基板材料１２上のポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造の上にＳｉＯ２の第１絶縁層１６を形成する段階」は、スペーサ誘電体フィルムの「堆積を化学蒸着（ＣＶＤ）により行い、前記スペーサ誘電体フィルムは１０ｎｍ〜４０ｎｍの範囲の間の厚さを有する」ことは別として、本願発明の「ゲート材料上に、ＳｉＯ２からなるスペーサ誘電体フィルムを堆積する工程、その際、前記ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含」するとの構成に相当する。
３．上記２．を参照するとともに、刊行物発明の「ポリシリコンの材料膜１８」が薄膜（フィルム）であることは明らかであり、刊行物発明の「ポリシリコンの材料膜１８」は、本願発明の「犠牲ポリシリコンフィルム」に対応するから、刊行物発明の「前記第１絶縁層１６上にポリシリコンの材料膜１８を形成する段階」は、犠牲ポリシリコンフィルムを低圧化学蒸着（ＬＰＣＶＤ）により堆積することは別として、本願発明の「該スペーサ誘電体フィルム上に」、「犠牲ポリシリコンフィルムを堆積する工程」に相当する。
４．上記「第３．１．（４）」より、刊行物発明においては、「前記材料膜１８」をパターン形成したものが「犠牲プラグ２２」であるから、刊行物発明の「前記材料膜１８をパターン形成して、犠牲プラグ２２を形成する段階」は、本願発明の「該ポリシリコンフィルムをパターン化する工程」に相当する。
５．上記４．を参照するとともに、刊行物発明の「ＳｉＯ２の絶縁膜２４」が酸化物であることは明らかであるから、刊行物発明の「前記犠牲プラグ２２上にＳｉＯ２の絶縁膜２４を形成する段階」は、本願発明の「該ポリシリコンフィルム上に酸化物を堆積する工程」に相当し、刊行物発明の「前記絶縁膜２４を平坦化する段階」は、「平坦化された酸化物は２００ｎｍ〜４００ｎｍの範囲の間の厚さを有する」ことは別として、本願発明の「該酸化物を平坦化する工程」に相当する。
６．刊行物発明の「前記犠牲プラグ２２を除去する段階」は、「半導体装置を形成する」ことは別として、本願発明の「該ポリシリコンフィルムを除去」する「工程」に相当する。
７．刊行物発明の「半導体製造方法」の「半導体」が、半導体装置を意味することは明らかであるから、刊行物発明の「半導体製造方法」は、本願発明の「半導体装置の製造方法」に相当する。
　
　よって、本願発明と刊行物発明は、
　「ゲート材料上に、ＳｉＯ２からなるスペーサ誘電体フィルムを堆積する工程、その際、前記ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含する；
　該スペーサ誘電体フィルム上に、犠牲ポリシリコンフィルムを堆積する工程；
　該ポリシリコンフィルムをパターン化する工程；
　該ポリシリコンフィルム上に酸化物を堆積する工程；
　該酸化物を平坦化する工程；および
　該ポリシリコンフィルムを除去する工程からなる、半導体装置の製造方法。」
である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「ゲート材料上に、ＳｉＯ２からなるスペーサ誘電体フィルムを堆積する工程」において、「堆積を化学蒸着（ＣＶＤ）により行い、前記スペーサ誘電体フィルムは１０ｎｍ〜４０ｎｍの範囲の間の厚さを有する」のに対して、
　刊行物発明は、「ＳｉＯ２の第１絶縁層１６を形成する段階」において、「ＳｉＯ２の第１絶縁層１６」の形成方法、及び「ＳｉＯ２の第１絶縁層１６」の厚さについては明らかでない点。
　相違点２
　本願発明は、「該スペーサ誘電体フィルム上に、低圧化学蒸着（ＬＰＣＶＤ）により犠牲ポリシリコンフィルムを堆積する工程」を備えるのに対して、
　刊行物発明は、「前記第１絶縁層１６上にポリシリコンの材料膜１８を形成する段階」を備えているが、「ポリシリコンの材料膜１８」の形成方法については明らかでない点。
　相違点３
　本願発明は、「該酸化物を平坦化する工程」において、「前記のゲートマスク上の前記の平坦化された酸化物は２００ｎｍ〜４００ｎｍの範囲の間の厚さを有する」のに対して、
　刊行物発明は、「前記絶縁膜２４を平坦化する段階」は備えているが、平坦化された「ＳｉＯ２の絶縁膜２４」の厚さは明らかでない点。
　相違点４
　本願発明は、「該ポリシリコンフィルムを除去して半導体装置を形成する工程」を備えているのに対して、
　刊行物発明は、「前記犠牲プラグ２２を除去する段階」を備えている点。
　
第５　当審の判断 
　以下に、各相違点について検討する。    　
　相違点１について
　二酸化シリコン膜をＣＶＤで形成することは、例えば、半導体装置におけるコンタクトの製造方法に関する、周知文献１及び周知文献２に記載されるように従来周知であり、周知文献１には、ＣＶＤにより２００Å（２０ｎｍ）の二酸化シリコン膜を形成すること、周知文献２には、ＣＶＤにより３００−５００オングストローム（３０−５０ｎｍ）程の厚さの二酸化シリコン膜を形成することが記載されており、ＣＶＤにより形成した二酸化シリコン膜として、２０ｎｍないし４０ｎｍという厚さは格別のものではなく、刊行物発明において、二酸化シリコン膜をＣＶＤにより形成すること、及び二酸化シリコン膜の厚さを、本願発明の酸化ケイ素の「スペーサ誘電体フィルム」の厚さの「１０ｎｍないし４０ｎｍ」程度とすることは、当業者が必要に応じて適宜なし得たものである。
　
  周知文献１：特開平５−２３４９３１号公報　（下線は合議体が付与）
「【０００１】
【産業上の利用分野】この発明は半導体装置における微細コンタクトの製造方法に関するもので、特にそのコンタクト抵抗を低減させる方法を提供するものである。」
「【００１９】図１（ａ）まず、従来同様半導体基板１上に、半導体素子・・・を形成し、表面に厚さ・・・８０００ÅのＢＰＳＧなどのＣＶＤ膜（化学的気相成長法による膜）により形成された絶縁膜３を形成する。　【００２０】図１（ｂ）周知のフォトリソ・エッチング技術を用いて、幅０．５μｍ・・・の
コンタクト孔４を開孔する
全面に２００ÅのオゾンＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）酸化膜７を成長させる
コンタクト孔４のような段差の上面も側面も底面も均一に２００Åの酸化膜７(ＣＶＤ膜とも言う）を成長させることができる
　
　周知文献２：特開平６−１８１２６２号公報（下線は合議体が付与）
「【０００１】　【産業上の利用分野】本発明は半導体装置の自己整合型コンタクトの製造方法に関することで・・・ある。」
「【００１１】・・・上記の半導体基板（１１）の第１導電線領域に予定された部分が露出するように層間酸化膜（１４）、ポリシリコン層及びゲート酸化膜（１２）を順に除去してコンタクトホール（１０）を形成する。・・・　【００１２】図１（ｂ）に示すように上記の露出された半導体基板（１１）に不純物を注入して第１導電線であるソース／ドレイン領域（１５）を形成し、
上記のゲート電極（１３）の側壁及びソース／ドレイン領域（１５）の上部に薄い酸化膜（１６）を３００−５００オングストローム程の厚さで形成する
上記のゲート電極（１３）の側壁に形成する薄い酸化膜（１６）は
化学気相堆積(・・・以下ＣＶＤという）方法で蒸着することができ
　
　相違点２について
　ポリシリコン膜をＬＰＣＶＤ（減圧ＣＶＤ）で形成することは、例えば、半導体装置におけるコンタクトの製造方法に関する、周知文献３及び周知文献４に記載されるように、半導体の技術分野において従来周知の技術に過ぎないから、刊行物発明において、ポリシリコン膜をＬＰＣＶＤ（減圧ＣＶＤ）により堆積することは、当業者が適宜なし得たものである。　
　
　周知文献３：特開平５−２４３１７５号公報（下線は合議体が付与）
「【０００１】　【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、特にコンタクトホールの側壁面に絶縁層を付加した自己整合コンタクトホール（以下、サイドウォールコンタクトという）およびその製造方法に関する。」
「【００１１】次に、フォトリソグラフィー技術により、第２絶縁層１０６、第１絶縁層１０４およびフィールド絶縁層１０３の一部領域を貫通してＰ型シリコン基板１０１に達するコンタクトホールを開口する。続いて、熱酸化法、例えば９００℃乾燥酸素中で露出したＰ型シリコン基板１０１の表面に１０ｎｍのＳｉＯ２を形成し第３絶縁層１０７とし、
ＬＰＣＶＤ法によりＳｉＯ
２
を１５０ｎｍ堆積して
【００１２】さらに、異方性ドライエッチングにより、第４絶縁層１０８および第３絶縁層１０７を、コンタクトホール部分でＰ型シリコン基板１０１の表面が露出し、かつコンタクトホール側壁面には第４絶縁層１０８および第３絶縁層１０７が残存する状態までエッチバックし、燐をドープした
多結晶シリコンをＬＰＣＶＤ法により１００ｎｍ堆積
　
　周知文献４：特開平５−３４３３９９号公報（下線は合議体が付与）
「【０００１】　【産業上の利用分野】本発明は、配線とコンタクト孔とを有する半導体装置の製造方法に関するものである。」
「【００１４】本実施例では、図１（ａ）に示す様に、ＬＯＣＯＳ法等でＳｉ基板１１の表面に素子分離用のＳｉＯ２ 膜２３を形成し、ＳｉＯ２膜２３に囲まれている素子活性領域の表面にゲート酸化膜としてのＳｉＯ２膜１２を形成する。そして、ポリサイド膜１３または多結晶Ｓｉ膜と、膜厚が１０００Å程度で不純物を含有しないＳｉＯ２膜である層間絶縁膜２４と、膜厚が１０００〜３０００Å程度の多結晶Ｓｉ膜２５とを、順次に堆積させる。
【００１５】その後、多結晶Ｓｉ膜２５と層間絶縁膜２４とポリサイド膜１３とに対して、ゲート電極のパターンの同一のレジスト（図示せず）をマスクにして、連続的にＲＩＥを行う。・・・
【００１６】次に、
ＰＳＧ膜かまたは不純物を含有しないＳｉＯ
２
膜をＣＶＤ法で数百〜数千Åの膜厚に堆積させ
多結晶Ｓｉ膜２７を減圧ＣＶＤ法で数百〜数千Åの膜厚に堆積させる。
　
　相違点３について
　二酸化シリコン膜をＣＶＤで形成することは、例えば、半導体装置におけるコンタクトの製造方法に関する、上記周知文献１ないし周知文献４に記載されるように従来周知であり、形成する二酸化シリコン膜の厚さも、周知文献１に２００Å（２０ｎｍ）と記載され、周知文献４に数百〜数千Åと記載されており、また、ＣＶＤで形成する二酸化シリコン膜の膜厚を目的により適宜設定することは慣用手段であり、さらに、半導体基板上にコンタクト孔が形成されているものにおいて、表面を平坦化するためには、二酸化シリコン膜を比較的厚く（数千Å（数百ｎｍ））形成することが望ましいことは技術常識であるから、平坦化後において二酸化シリコン膜が２００ｎｍ〜４００ｎｍ程度の厚さとなるように設定することは、当業者が必要に応じて適宜なし得たものである。
　
　相違点４について
　刊行物発明の「半導体製造方法」においても、各段階を終了後にさらに必要な段階を経て「半導体装置」が形成されることは明らかであるから、相違点４については、本願発明と刊行物発明において、実質的に相違しない。
　　　
　なお、審判請求人は、平成１９年１１月１４日付け手続補正により補正された審判請求書の「３．　本願発明が特許されるべき理由」において、「上記請求項１に記載の全ての特徴の組合せにより、一方でビットラインとワードラインとの短絡又はビットラインの開きの欠点（段落番号０００７参照）は解消され、かつ他方では寄生キャパシタンスは特定の厚さ及び特定の堆積技術の適用により最適化され、それにより、高信頼性を有する半導体デバイスを製造するために最適化されたプロセスフローが達成されます。上記の本発明による方法は、全体の製造の信頼性を向上させ、かつ回路性能を向上させます。
　本願発明の場合には、段落番号００３２に記載されているように、フィルムの厚さはインターレベルキャパシタンスの適切な達成及びビットライン接点を容易に充填するために重要であります。この厚さは特定のプロセス工程（ＣＶＤ／ＬＰＣＶＤ）と前記プロセスの適当な調整により達成されます。これらの組合せにより、低い寄生キャパシタンスを有する最適化された回路が得られるのであります。」と主張している。
　ここで、本願の願書に最初に添付された明細書及び図面（以下、「当初明細書等」という。）には、寄生キャパシタンスに関して、「【００２４】付加的に、酸化ケイ素の比較的低い誘電率（たとえば窒化ケイ素と比較して）のため、（寄生）インターレベルキャパシタンス（ビットライン対ビットライン（ＢＬ−ＢＬ）およびビットライン対ワードライン（ＢＬ−ＷＬ））は酸化ケイ素に対しては、慣用の技術および構造における窒化ケイ素と比較して低くなる。」、「【００３２】操作特性に関するかかる厚さの重要性は、２つのフィルムが薄いほど、寄生キャパシタンス（たとえばビットライン対ビットラインおよびビットライン対ワードライン）は低いことである。」、「【００４０】図７に関し、ＭＯＬ酸化物層６は、適当な方法により、ＭＯＬ酸化物の厚さが数１００ｎｍ（たとえば好ましくは２００ｎｍ〜４００ｎｍ）であるように平坦化される。ゲートマスク２から上方に突出する犠牲フィルム４の厚さは、犠牲フィルム４が薄いほど、（寄生）インターレベルキャパシタンスが高い点で重要である。」、「【００４５】殊に、スペーサライナとしてＳｉ３Ｎ４の代わりにＳｉＯ２を使用すると、ワードライン・ビットライン容量が低下し、データ安全性が改善される。酸化ケイ素と比較して窒化ケイ素の比較的高い誘電率のため、（寄生）インターレベルキャパシタンス（ビットライン対ビットライン（ＢＬ−ＢＬ）およびビットライン対ワードライン（ＢＬ−ＷＬ））が、窒化ケイ素にたいしては、酸化ケイ素と比較して高い。」、「【００４９】さらに、本発明を用いると、ゲートマスクの厚さを、慣用方法と比べて減少（たとえば（寄生）ＢＬ−ＷＬおよびＢＬ−ＢＬキャパシタンスを１／２低下）することができ、これがまた処理時間および装置の高さを減少する。」、「【００５１】本発明の他の利点は、低い寄生キャパシタンス（ＢＬ−ＢＬおよびＢＬ−ＷＬ）を生じる低い誘電率を包含する。従って、トレンチを明らかに狭くエッチングすることができ、これは次世代ＤＲＡＭのための少ない費用および少ない精密度のトレンチ技術を生じる。」と記載されているのみであって、上記各段落においては、酸化ケイ素膜が薄いこと及び窒化ケイ素膜に代えて酸化ケイ素膜を用いること及び、「寄生キャパシタンス（たとえばビットライン対ビットラインおよびビットライン対ワードライン）は低い」（「低い寄生キャパシタンス（ＢＬ−ＢＬおよびＢＬ−ＷＬ）を生じる」）点について記載されているのみである。
　しかしながら、本願発明には、構成として、「ビットライン」も「ワードライン」も含まれておらず、さらに、半導体メモリ装置である点についても何ら記載はなく、また、刊行物発明においても、「基板材料１２上のポリシリコンの導電部材１４とＳｉＯ２の誘電層１５からなる構造」（本願発明の「「前記ゲート材料はゲートポリシリコン層上に堆積したゲートマスクを包含」すること」に相当）の上に形成されるのは「ＳｉＯ２の第１絶縁層１６」であって、窒化シリコン膜（窒化ケイ素膜）ではなく、本願発明の「ＳｉＯ２からなるスペーサ誘電体フィルム」に対応していることは、明らかである。
　したがって、刊行物発明の構成とは異なる、本願発明が備えるどの構成により、請求人の主張する作用効果が奏されるかその根拠が不明であるから、審判請求人の主張は採用できない。
　　
　よって、本願発明は、刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。  
　  
第６　むすび  
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶されるべきものである。  
　よって、結論のとおり審決する。