(57)【特許請求の範囲】
【請求項１】
ターゲット材と、
前記ターゲット材が配置されたターゲット電極と、
前記ターゲット電極に交流電圧を印加して前記ターゲット材の表面近傍にプラズマを発生させる交流電源とを有するスパッタ装置において、
前記ターゲット電極に正電圧パルスを印加する正電圧パルス電源を備え、
前記交流電源は前記交流電圧の前記ターゲット電極への印加を間欠的に停止し、
前記正電圧パルス電源は前記交流電源と接続され、前記交流電圧の印加が停止されている期間に前記ターゲット電極に正電圧パルスを印加するように同期設定されていることを特徴とするスパッタ装置。
【請求項２】
ターゲット材と、
前記ターゲット材が配置されたターゲット電極と、
前記ターゲット電極に交流電圧を印加して前記ターゲット材の表面近傍にプラズマを発生させる交流電源とを有するスパッタ装置を使用するスパッタ方法であって、
前記スパッタ装置にさらに正電圧パルス電源を設けて、前記ターゲット電極に印加される交流電圧を間欠的に停止して、停止期間に前記ターゲット電極に正電圧パルスを印加することを特徴とするスパッタ方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はスパッタ装置、及びスパッタ方法に関し、特にＲＦ電源を用いてターゲット材をスパッタするスパッタ装置、及びスパッタ方法に関する。
【０００２】
【従来の技術】
スパッタリング技術は、現代ハイテク産業に欠かせないものとなっており、広汎な応用範囲を持ったドライプロセスとして広く知られているところである。このスパッタリング技術に用いられるスパッタ技術を、ターゲット材が配置されるターゲット電極に印加される電圧の種類から分類すると、ＤＣスパッタ技術とＲＦスパッタ技術とに大別できるが、特に絶縁物をスパッタするためにはＲＦスパッタ技術が不可欠とされている。
【０００３】
このＲＦスパッタ技術に用いられていた従来のスパッタ装置を図４に示す。１００は真空槽であり、その中にはターゲット材１０１が配置されている。該ターゲット材１０１はインピーダンス整合用のマッチングボックス１０９を介して高周波電源１０８に接続されている。
【０００４】
また、前記ターゲット材１０１とは対向した位置に基板電極１０３が置かれており、この基板電極１０３にシリコンウェハーやガラス基板等の被スパッタ物１０２が配置された後、図示しない真空ポンプによって真空状態におかれ、スパッタ作業が開始される。
【０００５】
前記基板電極１０３と前記被スパッタ物１０２との間には、回り込み防止板１０５とシャッター１０４とが設けられており、所望の真空度に達してガス導入孔１０６からアルゴンガスが導入され、前記ターゲット材１０１へのＲＦ電圧の印加により生成されたプラズマが安定したら前記シャッター１０４を開けてスパッタを開始し、成膜を行う。なお、前記ターゲット材１０１にシリコンを用いると共に、前記導入孔１０６より微量のＯ２ガスも導入してスパッタするようにすれば、前記被スパッタ物１０２上にＳｉＯ２を成膜することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来技術のＲＦスパッタ装置では、スパッタ電力を高めていくとターゲット材表面、ターゲット電極表面、またはこれらとアースシールドとの間や被スパッタ物表面、あるいは被スパッタ物が配置された電極の表面等に異常放電現象が発生してしまう。このような異常放電は、真空槽内のあらゆる場所で観察でき、異常放電が発生すると膜質不良を引き起こしたり、被スパッタ物が絶縁破壊する等、製品不良が発生する原因となっていた。
【０００７】
本発明は上記従来技術の抱える問題点を解決すべく創作されたもので、その目的は、スパッタ中に異常放電を発生しないスパッタ装置、及びスパッタ方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために請求項１記載の発明装置は、ターゲット材と、ターゲット材が配置されたターゲット電極と、ターゲット電極に交流電圧を印加してターゲット材の表面近傍にプラズマを発生させる交流電源とを有するスパッタ装置において、ターゲット電極に正電圧パルスを印加する正電圧パルス電源を備え、交流電源は交流電圧のターゲット電極への印加を間欠的に停止し、正電圧パルス電源は交流電源と接続され、交流電圧の印加が停止されている期間にターゲット電極に正電圧パルスを印加するように同期設定されていることを特徴とする。
請求項２記載の発明方法は、ターゲット材と、ターゲット材が配置されたターゲット電極と、ターゲット電極に交流電圧を印加してターゲット材の表面近傍にプラズマを発生させる交流電源とを有するスパッタ装置を使用するスパッタ方法であって、スパッタ装置にさらに正電圧パルス電源を設けて、ターゲット電極に印加される交流電圧を間欠的に停止して、停止期間にターゲット電極に正電圧パルスを印加することを特徴とする。
【０００９】
【作用】
本発明の動作原理を、異常放電現象が甚だしいＲＦマグネトロンスパッタ方式でスパッタを行う場合において、ターゲット材表面と真空槽の内壁との間の異常放電の発生を例にとって説明する。なお、マグネトロンを使用するＲＦスパッタは、ターゲット材にハイパワーのＲＦ電力を加えることができるので、一般に広く使用されているが、本発明はこのＲＦマグネトロンスパッタ方式に限定されるものではない。
【００１０】
この異常放電はターゲット材１０１が比較的低抵抗で、それに比べてスパッタリングにより生成された膜が絶縁物等の、比較的高抵抗の膜である場合によく発生することが知られている。具体的には、図３に示すＲＦマグネトロンスパッタ装置で、ターゲット電極１１１上にＳｉターゲット材１１２を配置し、ＡｒガスとＯ２ガスを導入して反応性スパッタリングを行うことで、図示しない被スパッタ物上にＳｉＯ２膜を生成するような場合が該当する。
【００１１】
このＲＦマグネトロン方式でスパッタを行う場合には、前記Ｓｉターゲット材１１２の磁石１１５１と磁石１１５２の間が強くスパッタされるため、その部分のみが深く掘れてしまい、エロージョン１１３が形成されるのが普通である。
【００１２】
一方、非エロージョン部１１６１、１１６２では、逆にスパッタされた粒子が散乱により戻ってきて薄膜が析出する場合があり、この時に反応性ガスのＯ２も一緒に取り込まれると、薄膜１１７１、１１７２は高抵抗のＳｉＯ２膜となってしまう。そして、その表面がＡｒイオンで叩かれると電子が抜き取られたり、二次電子を放出したりしてプラスに帯電してしまうこととなる。
【００１３】
ところで、プラズマ中に存在する電子は、前記磁石１１５１、１１５２の作る磁界に閉じ込められるため、非エロージョン部１１６１、１１６２には少量しか入射しない。従って、スパッタリングにより前記薄膜１１７１、１１７２が帯電し始めると電子はほとんど放出される一方であり、前記薄膜１１７１、１１７２の電位は上昇し続けるので、終には沿面放電現象が発生したり、電位差が前記薄膜１１７１、１１７２の絶縁耐圧を超えた場合には、ターゲット材１１２上で絶縁破壊放電が発生する等、異常放電の原因となっていた。
【００１４】
本発明によれば、前記ターゲット電極１１１に正電圧パルスが印加されるので、
プラズマ中から該ターゲット電極１１１に向かって電子が飛来してくる。そして、その飛程上に前記ターゲット材１１２が配置されていれば、電子はこのターゲット材に入射し、帯電によりターゲット材１１２に蓄積された正電荷を放電させる。
【００１５】
従って、該ターゲット電極１１１上の非エロージョン部１１６１、１１６２等の電位は一定限度以上には上昇せず、異常放電が発生することはない。
【００１６】
なお、スパッタ中は前記ターゲット材１１２の表面に析出した薄膜１１７１、１１７２は正電位に帯電しているが、ターゲット材１１２、あるいはその近傍に配置されたターゲット電極１１１は、その正電位とは符号が逆向きの負の電位ＶＤＣにある。本発明では、該ターゲット電極１１１に正電圧パルスが印加され、その電位がグラウンド電位よりも高い正電位になる場合を含むだけではなく、正電圧パルスが印加されても、グラウンド電位よりも低い負電位のままである場合も含む。
【００１７】
【実施例】
本発明の実施例を図面を用いて説明する。
図１（ａ）は本発明装置の第１の実施例のブロック図であり、ターゲット電極１１上にはターゲット材であるシリコン板１２が配置されている。該ターゲット電極１１には、インピーダンス整合のためのマッチングボックス１３を介して交流電源であるＲＦ電源１４が接続されている。前記ターゲット電極１１にはパルス電源１５が接続され、該ターゲット電極１１と前記シリコン板１２に正電圧パルスを印加し得るように構成した。
【００１８】
図２（ａ）は前記第１の実施例の、ＲＦ電源１４が出力する交流電圧ＶＲＦ、パルス電源１５が出力する正電圧パルスＶＰ１、および前記交流電圧ＶＲＦと前記正電圧パルスＶＰ１とが印加された前記ターゲット電極１１の電圧波形を示したグラフである。
【００１９】
図２（ａ）中のＶＤＣなる電圧は、セルフバイアス電圧と呼ばれる電圧であり、前記交流電圧ＶＲＦが前記ターゲット電極１１に印加されると、真空槽内に存するプラズマ中の正のＡｒイオンと負の電子の質量差による易動度の相違から、前記ターゲット電極１１にあらわれるものであり、この交流電圧ＶＲＦが印加されているターゲット電極１１に前記パルス電源１５から正電圧パルスＶＰ１が重畳されると、交流電圧波形ＶＴ１のようになる。前記正電圧パルスＶＰ１が印加されたときの電圧波形ＶＴ１のピーク電圧は０Ｖを超えているが、前記セルフバイアス電圧ＶＤＣ以上であれば、０Ｖを超えない場合も本実施例に含まれる。
【００２０】
図１（ｂ）は本発明装置の第２の実施例のブロック図であり、ターゲット電極２１上には、シリコン板２２が配置され、マッチングボックス２３を介して交流電源であるパルスＲＦ電源２４が接続されている。前記ターゲット電極２１には前記ターゲット電極２１に正電圧パルスを印加するパルス電源２５が接続され、前記パルスＲＦ電源２４と前記パルス電源２５とが接続され、同期をとれるように構成されている。
【００２１】
図２（ｂ）は前記第２の実施例の、パルスＲＦ電源２４が出力するパルスＲＦ電圧ＶＲＦｐｕｌｓｅ、パルス電源２５が出力する正電圧パルスＶＰ２、および前記パルスＶＲＦ電圧と前記正電圧パルスＶＰ２とが印加された前記ターゲット電極２１の電圧波形を示したグラフである。図２（ｂ）中のＶＤＣなる電圧は、図２（ａ）におけるセルフバイアス電圧と同様の原因により前記ターゲット電極２１に現れるものであり、このセルフバイアス電圧ＶＤＣに、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅと前記正電圧パルスＶＰ２とが重畳されると、交流電圧波形ＶＴ２のようになる。
【００２２】
前記パルスＲＦ電源２４は、前記パルス電源２５が正電圧パルスＶＰ２を出力している間は、その出力電圧ＶＲＦｐｕｌｓｅ出力を停止する同期動作を行うように設定されている。
【００２３】
なお、前記交流電圧ＶＲＦ、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅは高周波であり、法規制上の制約等により、市販されているＲＦスパッタ装置では１３．５６ＭＨｚの周波数が多用されているが、本発明はその周波数に限定されず、異常放電現象が発生し得る周波数に広く適用することが可能である。
【００２４】
このように、ターゲット電極に正電圧パルスを間欠的に印加することで異常放電を防止することができる。
【００２５】
具体的な実験結果を示すと、Ａｒガス圧力  ６．７×１０ー１Ｐａ（５．０×１０−３Ｔｏｒｒ）、Ｏ２ガス圧力  １．３×１０−１Ｐａ（１×１０−３Ｔｏｒｒ）、ターゲット材材質Ｓｉ、５”×８”（厚さ４ｍｍ）、ＲＦ電力１０００Ｗ、スパッタリング時間１０分間という成膜条件でスパッタを行い、異常放電の回数を測定した。
【００２６】
従来技術によるスパッタでは、図６（ａ）のグラフのｙ軸上のプロットで示すように、ターゲット材表面で２０回（■）、真空槽内壁で５回（●）の異常放電が観察された。
【００２７】
それに対し、本発明を適用した場合は次のような実験結果を得た。
【００２８】
（１）  先ず、前記第１の実施例における実験結果について説明する。
【００２９】
▲１▼  前記成膜条件と同一の成膜条件の下でスパッタを行い、前記ターゲット電極のセルフバイアス電圧ＶＤＣを測定したところ−４００Ｖであった。
【００３０】
このターゲット電極に前記交流電圧ＶＲＦを印加すると共に、更に前記正電圧パルスＶｐｕｌｓｅのパルス印加周期Ｔｐｕｌｓｅを２００μｓｅｃ、パルス印加時間ｔｐｕｌｓｅを１０μｓｅｃとして、該正電圧パルスＶＰ１を重畳し、スパッタを行った。そのときの結果を、異常放電の回数Ｎを縦軸にとり、前記正電圧パルスＶＰ１が印加されたときのターゲット電極の電位Ｖｔａｒｇｅｔを横軸にとり、図５（ａ）のグラフに示す。このグラフでは、ターゲット材表面における異常放電の回数は白四角（□）のプロットを結んだ曲線１７１で、真空槽内壁における異常放電の回数は白丸（○）のプロットを結んだ曲線１７２で表してある。
【００３１】
前記ターゲット電極の電位Ｖｔａｒｇｅｔの電圧値が−２００Ｖ以上になると異常放電の回数は減少することが分かる。
【００３２】
なお、後記する図５（ｂ）、（ｃ）、図６（ａ）から（ｃ）においてもターゲット材表面の放電回数を白四角（□）のプロットで、真空槽内壁での放電回数を白丸（○）のプロットで表す。
【００３３】
▲２▼  上記条件のうち、パルス印加時間ｔｐｕｌｓｅを１０μｓｅｃとし、前記正電圧パルスＶｐｕｌｓｅの電圧を前記ターゲット電極の電位Ｖｔａｒｇｅｔが＋４０Ｖになるように設定して、パルス印加周期Ｔｐｕｌｓｅの値を種々振って、異常放電の回数Ｎを測定した。その結果を図５（ｂ）に示す。このときのターゲット材表面での放電回数は曲線１７５で、真空槽内壁での放電回数は曲線１７６で表してあり、前記パルス印加周期Ｔｐｕｌｓは２００μｓｅｃ以下が有効であることが分かる。
【００３４】
▲３▼  今度は、前記ターゲット電極の電位Ｖｔａｒｇｅｔが＋４０Ｖになるように前記正電圧パルスＶｐｕｌｓｅの電圧値を保って、前記パルス印加周期Ｔｐｕｌｓｅを２００μｓｅｃに設定し、前記パルス印加時間ｔｐｕｌｓｅの値を種々振って異常放電の回数Ｎを測定した。その結果を図５（ｃ）に、ターゲット材表面での放電回数を曲線１７７で、真空槽内壁での放電回数を曲線１７８で示す。該パルス印加時間ｔｐｕｌｓｅは１０μｓｅｃ以上が有効であることが分かる。
【００３５】
（２）  次に、前記成膜条件と同一の成膜条件の下、前記第２の実施例における実験結果について説明する。
【００３６】
▲１▼  このときのターゲット電極のセルフバイアス電圧ＶＤＣも−４００Ｖであり、スパッタの際、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅの印加周期ＴＲＦ（ｏｎ）を２００μｓｅｃ、前記パルスＲＦ電圧を停止して正電圧パルスＶＰ２を印加する正電圧パルス印加時間ｔＰ２を１０μｓｅｃとして、ターゲット電極に、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅを印加した。そして、この正電圧パルスＶＰ２の電圧値を種々変化させてスパッタを行い、異常放電の回数Ｎを測定した。
【００３７】
そのときの実験結果を図６（ａ）に示す。曲線２０２はターゲット材表面での異常放電の回数であり、曲線２０３は真空槽内壁での異常放電の回数である。前記正電圧パルスＶＰ２の電圧値が８０Ｖ以上になると異常放電は観察されなくなっていることがわかる。
【００３８】
▲２▼  前記正電圧パルスＶＰ２の電圧値とその印加周期ｔＰ２（μｓｅｃ）を８０Ｖ、１０μｓｅｃに設定し、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅの印加周期ＴＲＦ（ｏｎ）（μｓｅｃ）の値を種々振って放電回数を測定した。その結果を図６（ｂ）のグラフに示す。このときのターゲット材表面での放電回数は曲線２０６で、真空槽内壁での放電回数は曲線２０７で表してあり、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅの周期ＴＲＦ（ｏｎ）は２００μｓｅｃ以下のときが効果的であることが分かる。
【００３９】
▲３▼  前記正電圧パルスＶＰ２の電圧値を変えず（８０Ｖ）、前記パルスＲＦ電圧ＶＲＦｐｕｌｓｅの印加周期ＴＲＦ（ｏｎ）を２００μｓｅｃに設定し直し、該パルスＲＦ電圧ＶＲＦｐｕｌｓｅの印加を停止し、前記正電圧パルスＶＰ２を印加する時間ｔｐ２（μｓｅｃ）の値を種々変えて異常放電の回数Ｎを測定した。その結果を図６（ｃ）のグラフに、ターゲット材表面での放電回数は曲線３０２で、真空槽内壁での放電回数は曲線３０３で示す。前記正電圧パルスＶＰ２の印加時間ｔｐ２は１０μｓｅｃ以上のときが効果的であることが分かる。
【００４０】
（３）  なお、上記実験では、正電圧パルスＶＰ１、ＶＰ２を一定周期で印加したが、各正電圧パルスの間隔が異なる場合も本発明に含まれる。
【００４１】
【発明の効果】
本発明によれば、スパッタ中に異常放電が現象を生じることがないので、良質な薄膜を成膜することができる。
【図面の簡単な説明】
【図１】（ａ）本発明装置の第１の実施例  （ｂ）第２の実施例
【図２】交流電圧と正電圧パルスの関係を示した図
【図３】異常放電発生の原理図
【図４】従来技術のスパッタ装置
【図５】本発明の第１の実施例の実験値
【図６】本発明の第２の実施例の実験値
【符号の説明】
１２、２２……ターゲット材      １１、２１……ターゲット電極
１５、２５……パルス電源
ＶＲＦ、ＶＲＦｐｕｌｓｅ……交流電圧    ＶＰ１、ＶＰ２……正電圧パルス
【図１】
0003585519.tif 000002
【図２】
0003585519.tif 000003
【図３】
0003585519.tif 000004
【図４】
0003585519.tif 000005
【図５】
0003585519.tif 000006
【図６】
0003585519.tif 000007