【事件の表示】
　特願２００７−　４１１８９「有機エレクトロルミネセンス素子とその製造方法」拒絶査定不服審判事件〔平成１９年　７月２６日出願公開、特開２００７−１８８１０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年１２月２５日（優先権主張　平成１４年１２月３１日　韓国）に特許出願した特願２００３−４３０２４８号（以下、「原出願」という。）の一部を平成１９年２月２１日に新たな特許出願としたものであって、同年７月５日付けで拒絶理由通知がなされ、平成２０年１月９日付けで手続補正がなされ、同年２月６日付けで拒絶査定がなされ、これに対して同年５月１２日付けで拒絶査定不服審判の請求がなされるとともに、同年６月１１日付けで手続補正がなされたものである。
　その後、平成２０年１０月９日付けで審尋を行い、平成２１年１月１４日付けで回答書が提出された。
　
　
 第２　補正却下の決定
［補正却下の決定の結論］
　平成２０年６月１１日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］　補正目的についての違反　独立特許要件違反
　
１　本件補正の内容
　本件補正は、平成２０年１月９日付け手続補正により補正された特許請求の範囲の
「【請求項１】
　第１基板上に形成されたゲート配線と；
　ゲート配線に垂直に上記第１基板の上部に形成されゲート配線と画素領域を定義するデータ配線と；
　上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と；
　上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と；
　上記ゲート配線と垂直に交差し上記第１基板の上部に形成され，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と；
　第２基板上に形成された有機エレクトロルミネセンスダイオードと；
　上記第１および第２基板の間に構成されて上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含み、
　上記スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と，上記データ配線から伸張されたスイッチングソース電極と，上記スイッチングソース電極と所定間隔離隔されたスイッチングドレイン電極と，上記スイッチングゲート電極と上記スイッチングソースおよびドレイン電極の間に位置するスイッチングアクティブ層を含み、
　上記スイッチング素子のスイッチングドレイン電極は上記駆動ゲート連結電極と接触することを特徴とする有機エレクトロルミネセンス素子。
　　【請求項２】
　上記有機エレクトロルミネセンスダイオードは上記第２基板上に第１電極と，第１電極上に発光層と，発光層上に第２電極を含むことを特徴とする請求項１に記載の有機エレクトロルミネセンス素子。
　　【請求項３】
　上記発光層は第１キャリア伝達層と，主発光層と，第２キャリア伝達層を含むことを特徴とする請求項２に記載の有機エレクトロルミネセンス素子。
　　【請求項４】
　上記駆動素子は第１ないし第４駆動ゲート電極と，第１ないし第４駆動ソース電極と，第１ないし第４駆動ドレイン電極と，第１ないし第４アクティブ層を含む第１ないし第４駆動薄膜トランジスタで構成されることを特徴とする請求項１に記載の有機エレクトロルミネセンス素子。
　　【請求項５】
　上記第１ないし第４駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
　　【請求項６】
　上記第１駆動ドレイン電極と上記第２駆動ドレイン電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
　　【請求項７】
　上記第１電極は上記一体形で構成された第１および第２駆動ドレイン電極と接触することを特徴とする請求項６に記載の有機エレクトロルミネセンス素子。
　　【請求項８】
　上記第２駆動ソース電極と上記第３駆動ソース電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
　　【請求項９】
　上記第３駆動ドレイン電極と上記第４駆動ドレイン電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
　　【請求項１０】
　上記第１電極は上記一体形で構成された第３および第４駆動ドレイン電極と接触することを特徴とする請求項９に記載の有機エレクトロルミネセンス素子。
　　【請求項１１】
　第１ないし第４駆動ドレイン電極のそれぞれは上記第１ないし第４駆動ソース電極と所定間隔離隔されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
　　【請求項１２】
　上記電源配線で上記第１ないし第４駆動ソース電極の上部に伸張され上記第１ないし第４駆動ソース電極と電気的連結をなす多数の電源電極を更に含むことを特徴とする請求項８に記載の有機エレクトロルミネセンス素子。
　　【請求項１３】
　第１電源電極は上記第１駆動ソース電極と接触し，第２電源電極は上記一体形第２および第３駆動ソース電極と接触し，第３電源電極は上記第４駆動ソース電極と接触することを特徴とする請求項１２に記載の有機エレクトロルミネセンス素子。
　　【請求項１４】
　画素領域と，スイッチング領域と，駆動領域を第１基板に定義する段階と；
　上記第１基板上に第１金属層を形成しパターン化してゲート配線と，スイッチング領域にスイッチングゲート電極と，画素領域に駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階と；
　上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第１基板の全面に第１絶縁膜を形成する段階と；
　上記スイッチングゲート電極上部の第１絶縁膜上にスイッチングアクティブ層と上記多数の駆動ゲート電極上部の第１絶縁膜上に多数の駆動アクティブ層を形成する段階と；
　上記スイッチングおよび駆動アクティブ層上部に第２金属層を形成しパターン化して，スイッチングソース電極とスイッチングドレイン電極と，多数の駆動ソース電極と，多数の駆動ドレイン電極を形成する段階と；
　スイッチング素子および上記駆動ゲート電極と，駆動アクティブ層と，駆動ソースおよびドレイン電極で構成された多数の駆動薄膜トランジスタを含む駆動素子を完成する段階と；
　上記スイッチングソースおよびドレイン電極と上記多数の駆動ソースおよびドレイン電極の上部に構成され，上記多数の駆動ソース電極を露出させる多数のソースコンタクトホールを含む第２絶縁膜を形成する段階と；
　上記ソースコンタクトホールを通して上記多数の駆動ソース電極と連結され，上記ゲート配線およびデータ配線と画素領域を定義し，上記第２絶縁膜上に電源配線を形成する段階と；
　上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを含めている第３絶縁膜を形成する段階と；
　上記画素領域で上記第３絶縁膜上に形成され上記多数のドレインコンタクトホールを通して上記多数の駆動ドレイン電極と接触する接触電極を形成する段階と；
　第２基板上に上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階を含み、
　上記第１絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し，上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触することを特徴とする有機エレクトロルミネセンス素子の製造方法。
　　【請求項１５】
　上記有機エレクトロルミネセンスダイオードを形成する段階は第２基板上に第１電極を形成する段階と，第１電極上に発光層を形成する段階と，画素領域の発光層上に第２電極を形成する段階を含むことを特徴とする請求項１４に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１６】
　上記発光層は第１キャリア伝達層と，主発光層と，第２キャリア伝達層を含むことを特徴とする請求項１５に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１７】
　上記ゲート配線は第１方向に延びており，上記スイッチングゲート電極はゲート配線から伸張されており，上記駆動ゲート連結電極はゲート配線と垂直な方向に延びて構成されており，多数の駆動ゲート電極は上記駆動ゲート連結電極から伸張されるように構成することを特徴とする請求項１４に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１８】
　上記スイッチングアクティブ層を形成する段階はスイッチングアクティブ層上にスイッチングオミックコンタクト層を形成する段階を含み，上記スイッチングソースおよびドレイン電極は互いに離隔されて上記スイッチングオミックコンタクト層と接触することを特徴とする請求項１４に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１９】
　上記多数の駆動アクティブ層を形成する段階は多数の駆動アクティブ層に多数のオミックコンタクト層を形成する段階を含み，多数の駆動ソースおよびドレイン電極のそれぞれは各オミックコンタクト層と接触し，それぞれの駆動ドレイン電極はそれぞれの駆動ソース電極と互いに離隔されるように構成することを特徴とする請求項１４に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２０】
　上記ドレインコンタクトホールは上記第２および第３絶縁膜を貫通するように形成することを特徴とする請求項１４に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２１】
　上記駆動素子は第１ないし第４駆動ゲート電極と，第１ないし第４駆動ソース電極と，第１ないし第４駆動ドレイン電極と，第１ないし第４アクティブ層を含む第１ないし第４駆動薄膜トランジスタで構成されることを特徴とする請求項２０に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２２】
　上記第１ないし第４駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結することを特徴とする請求項２１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２３】
　上記第１駆動ドレイン電極と上記第２駆動ドレイン電極は一体形に構成することを特徴とする請求項２１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２４】
　上記第１電極は上記一体形で構成された第１および第２駆動ドレイン電極と接触するように構成することを特徴とする請求項２３に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２５】
　上記第２駆動ソース電極と上記第３駆動ソース電極は一体形で構成することを特徴とする請求項２１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２６】
　上記第３駆動ドレイン電極と上記第４駆動ドレイン電極は一体形で構成することを特徴とする請求項２１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２７】
　上記第１電極は上記一体形で構成された第３および第４駆動ドレイン電極と接触するように構成されたことを特徴とする請求項２６に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２８】
　第１ないし第４駆動ドレイン電極のそれぞれは上記第１ないし第４駆動ソース電極と所定間隔離隔されることを特徴とする請求項２１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項２９】
　上記電源配線を形成する段階は上記第１ないし第４駆動ソース電極の上部に伸張され上記第１ないし第４駆動ソース電極と電気的連結をなす多数の電源電極を形成する段階を更に含むことを特徴とする請求項２５に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項３０】
　第１電源電極は上記第１駆動ソース電極と接触し，第２電源電極は上記一体形第２および第３駆動ソース電極と接触し，第３電源電極は上記第４駆動ソース電極と接触するように構成することを特徴とする請求項２９に記載の有機エレクトロルミネセンス素子の製造方法。」
　
とあったものを、
　
「【請求項１】
　画素領域と，スイッチング領域と，駆動領域を第１基板に定義する段階と；
　上記第１基板上に第１金属層を形成しパターン化してゲート配線と，スイッチング領域にスイッチングゲート電極と，画素領域に駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階と；
　上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第１基板の全面に第１絶縁膜を形成する段階と；
　上記スイッチングゲート電極上部の第１絶縁膜上にスイッチングアクティブ層と上記多数の駆動ゲート電極上部の第１絶縁膜上に多数の駆動アクティブ層を形成する段階と；
　上記スイッチングおよび駆動アクティブ層上部に第２金属層を形成しパターン化して，スイッチングソース電極とスイッチングドレイン電極と，多数の駆動ソース電極と，多数の駆動ドレイン電極を形成する段階と；
　スイッチング素子および上記駆動ゲート電極と，駆動アクティブ層と，駆動ソースおよびドレイン電極で構成された多数の駆動薄膜トランジスタを含む駆動素子を完成する段階と；
　上記スイッチングソースおよびドレイン電極と上記多数の駆動ソースおよびドレイン電極の上部に構成され，上記多数の駆動ソース電極を露出させる多数のソースコンタクトホールを含む第２絶縁膜を形成する段階と；
　上記ソースコンタクトホールを通して上記多数の駆動ソース電極と連結され，上記ゲート配線およびデータ配線と画素領域を定義し，上記第２絶縁膜上に電源配線を形成する段階と；
　上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを有する第２及び第３絶縁膜を形成する段階と；　上記画素領域で上記第３絶縁膜上に形成され上記多数のドレインコンタクトホールを通して上記多数の駆動ドレイン電極と接触する接触電極を形成する段階と；
　第２基板上に上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階を含み、
　上記第１絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し，上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触することを特徴とする有機エレクトロルミネセンス素子の製造方法。
　　【請求項２】
　上記有機エレクトロルミネセンスダイオードを形成する段階は第２基板上に第１電極を形成する段階と，第１電極上に発光層を形成する段階と，画素領域の発光層上に第２電極を形成する段階を含むことを特徴とする請求項１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項３】
　上記発光層は第１キャリア伝達層と，主発光層と，第２キャリア伝達層を含むことを特徴とする請求項２に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項４】
　上記ゲート配線は第１方向に延びており，上記スイッチングゲート電極はゲート配線から伸張されており，上記駆動ゲート連結電極はゲート配線と垂直な方向に延びて構成されており，多数の駆動ゲート電極は上記駆動ゲート連結電極から伸張されるように構成することを特徴とする請求項１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項５】
　上記スイッチングアクティブ層を形成する段階はスイッチングアクティブ層上にスイッチングオミックコンタクト層を形成する段階を含み，上記スイッチングソースおよびドレイン電極は互いに離隔されて上記スイッチングオミックコンタクト層と接触することを特徴とする請求項１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項６】
　上記多数の駆動アクティブ層を形成する段階は多数の駆動アクティブ層に多数のオミックコンタクト層を形成する段階を含み，多数の駆動ソースおよびドレイン電極のそれぞれは各オミックコンタクト層と接触し，それぞれの駆動ドレイン電極はそれぞれの駆動ソース電極と互いに離隔されるように構成することを特徴とする請求項１に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項７】
　上記ドレインコンタクトホールは上記第２および第３絶縁膜を貫通するように形成することを特徴とする請求項２に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項８】
　上記駆動素子は第１ないし第４駆動ゲート電極と，第１ないし第４駆動ソース電極と，第１ないし第４駆動ドレイン電極と，第１ないし第４アクティブ層を含む第１ないし第４駆動薄膜トランジスタで構成されることを特徴とする請求項７に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項９】
　上記第１ないし第４駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結することを特徴とする請求項８に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１０】
　上記第１駆動ドレイン電極と上記第２駆動ドレイン電極は一体形に構成することを特徴とする請求項８に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１１】
　上記第１電極は上記一体形で構成された第１および第２駆動ドレイン電極と接触するように構成することを特徴とする請求項１０に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１２】
　上記第２駆動ソース電極と上記第３駆動ソース電極は一体形で構成することを特徴とする請求項８に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１３】
　上記第３駆動ドレイン電極と上記第４駆動ドレイン電極は一体形で構成することを特徴とする請求項８に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１４】
　上記第１電極は上記一体形で構成された第３および第４駆動ドレイン電極と接触するように構成されたことを特徴とする請求項１３に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１５】
　第１ないし第４駆動ドレイン電極のそれぞれは上記第１ないし第４駆動ソース電極と所定間隔離隔されることを特徴とする請求項８に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１６】
　上記電源配線を形成する段階は上記第１ないし第４駆動ソース電極の上部に伸張され上記第１ないし第４駆動ソース電極と電気的連結をなす多数の電源電極を形成する段階を更に含むことを特徴とする請求項１２に記載の有機エレクトロルミネセンス素子の製造方法。
　　【請求項１７】
　第１電源電極は上記第１駆動ソース電極と接触し，第２電源電極は上記一体形第２および第３駆動ソース電極と接触し，第３電源電極は上記第４駆動ソース電極と接触するように構成することを特徴とする請求項１６に記載の有機エレクトロルミネセンス素子の製造方法。」
　
と補正するものである。
　
　
２　本件補正
　本件補正は、
補正事項ア；
　本件補正前の旧請求項１〜１３の「有機エレクトロルミネセンス素子」の発明を削除するとともに、旧請求項１４〜３０の「有機エレクトロルミネセンス素子の製造方法」の発明を請求項１〜１７に繰り上げる補正
　
補正事項イ；
　本件補正前の旧請求項１４の「上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを含めている第３絶縁膜を形成する段階」を「上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを有する第２及び第３絶縁膜を形成する段階」とする補正
　
からなるものである。
　
　
３　本件補正の適否について
　
（１）目的要件についての検討
　上記補正事項ア及びイが、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２（以下、単に「特許法第１７条の２」という。）第４項に規定する要件を満たすか否かについて検討する。
　
ア　補正事項アについて
　補正事項アは、請求項の削除を目的とするものであり、特許法第１７条の２第４項第１号に掲げる事項を目的とするものであるから、適法な補正である。
　
イ　補正事項イについて
（ａ）補正事項イが、特許法第１７条の２第４項第１号に掲げる「請求項の削除」を目的とする補正でないことは明らかである。
　
（ｂ）補正事項イによって、第２絶縁膜上に構成される第３絶縁膜を形成する段階が限定されたとは認められず、第２絶縁膜を形成する段階が限定されたものでもないため、特許法第１７条の２第４項第２号に掲げる「特許請求の範囲の減縮」を目的とする補正には該当しない。
　
（ｃ）補正事項イが、特許法第１７条の２第４項第３号に掲げる「誤記の訂正」を目的とする補正に該当しないことは明らかである。
　
（ｄ）補正事項イにより、第２絶縁膜上に第２絶縁膜が構成される記載となっているため、明りょうな表現とはいえず、かえって第３絶縁膜を形成する方法を不明りょうにしているから、特許法第１７条の２第４項第４号に掲げる「明りようでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）」を目的とする補正には該当しない。
　
　以上のとおりであるから、本件補正は、特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　
（２）独立特許要件についての検討
　本件補正は、上記のように目的要件違反で却下されるべきものであるが、仮に、特許法第１７条の２第４項第２号に掲げる「特許請求の範囲の減縮」に該当するものであるとした場合、本件補正後の前記請求項１に記載されている事項により特定される発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるか否か（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか否か）について検討する。
　
ア　引用例
（ア）引用例１
　本願の原出願の優先日前に頒布された刊行物である特開２０００−２２１９０３号公報（以下、「引用例１」という。）には、図面とともに次の事項が記載されている。（後述の「（イ）引用発明の認定」において、特に参照される箇所に下線を付した。）
　
（ａ）【請求項１】；
「【請求項１】　
陽極と陰極との間に発光層を有するエレクトロルミネッセンス素子と、
第１の薄膜トランジスタと、
互いに並列に接続されている複数の薄膜トランジスタからなる第２の薄膜トランジスタとが各表示画素に備えられている
　
（ｂ）【００１７】；
「【００１７】図１に本発明の有機ＥＬ表示装置の等価回路図を示し、図２に本発明を有機ＥＬ表示装置に適用した場合の１表示画素を示す平面図を示し、図３（ａ）に図２中のＡ−Ａ線に沿った断面図を示し、図３（ｂ）に図２中のＢ−Ｂ線に沿った断面図を示す。」
　
（ｃ）【００１８】〜【００２３】；
「【００１８】図１は、第１のＴＦＴ３０、第２のＴＦＴ３５、第３のＴＦＴ４０及び有機ＥＬ素子６０からなるＥＬ表示装置の等価回路図であり、第ｎ行のゲート信号線Ｇｎと互いに直交する第ｍ列のドレイン信号線Ｄｍ付近を示している。有機ＥＬ素子６０及びこの有機ＥＬ素子６０を駆動する第１ＴＦＴ３０，３５，４０が両信号線の交差点付近に設けられている。
なお、第２のＴＦＴ３５及び第３のＴＦＴ４０とは電気的に並列に接続されている。
スイッチング用のＴＦＴである第１のＴＦＴ３０
第２及び第３のＴＦＴ３５，４０のゲート４１に接続されているソース３３
【００２０】
有機ＥＬ素子駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０は、第１のＴＦＴ３０のソース３３に接続されているゲート４１
【００２１】また、有機ＥＬ素子６０は、ソース４２に接続された陽極６１と、コモン電極６７に接続された陰極６６、及びこの陽極６１と陰極６６との間に挟まれた発光素子層６５から成る。
【００２２】また、第１のＴＦＴ３０のソース３３と第２及び第３のＴＦＴ３５，４０のゲート４１との間に一方の電極７１が接続され他方の電極７２が駆動電源線５３に接続された保持容量７０を備えている。
【００２３】第１のＴＦＴ３０のゲート３１にゲート信号が印加されると、ドレイン信号がドレイン３２からソース３３に印加され、保持容量７０、第２のＴＦＴ３５及び第３のＴＦＴ３５のゲート４１に印加される。」
　
（ｄ）【００２５】；
「【００２５】
図２に示すように、ゲート信号線５１とドレイン信号線５２とに囲まれた領域に表示画素が形成されている。両信号線の交点付近には第１のＴＦＴ３０が備えられており、そのＴＦＴ３０のソース１３ｓは保持容量電極線５４との間で容量をなす容量電極５５を兼ねるとともに、第２のＴＦＴ４０のゲート４１に接続されている。
　
（ｅ）【００２７】〜【００３７】；
「【００２７】本実施の形態においては、
第１及び第２のＴＦＴ３０，４０ともに、ゲート電極を能動層１３の下方に設けたいわゆるボトムゲート型のＴＦＴであり
【００２８】ここで、スイッチング用のＴＦＴである第１のＴＦＴ３０について説明する。
【００２９】図３（ａ）に示すように、石英ガラス、無アルカリガラス等からなる
絶縁性基板１０上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極１１を兼ねたゲート信号線５１
【００３０】
続いて、ゲート絶縁膜１２、及びｐ−Ｓｉ膜からなる能動層１３を順に形成する。
【００３１】その能動層１３には、いわゆるＬＤＤ（Lightly Doped Drain）構造を備えている。即ち、ゲート電極１１上のチャネル１３ｃ上のストッパ絶縁膜１４をマスクにして
イオンドーピングし、更にゲート電極１１及びその両側のゲート電極１１から一定の距離までをレジストにてカバーしイオンドーピングしてゲート電極１１の両側に低濃度領域１３ＬＤとその外側に高濃度領域のソース１３ｓ及びドレイン１３ｄが設けられている。
【００３２】
そして、ゲート絶縁膜１２、能動層１３及びストッパ絶縁膜１４上の全面に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形成し、
更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を設けている。
【００３３】次に、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０について説明する。
【００３４】図２（ｂ）（当審注；「図３（ｂ）」の誤記。上記記載事項ｂ、【図２】及び【図３】を参照。）に示すように、石英ガラス、無アルカリガラス等からなる
絶縁性基板１０上に、Ｃｒ、Ｍｏなどの高融点金属からなるゲート電極４１を備えており、ゲート絶縁膜１２、及びｐ−Ｓｉ膜からなる能動層４３を順に形成されている。
【００３５】その能動層４３には、ゲート電極４１上方に真性又は実質的に真性であるチャネル４３ｃと、このチャネル４３ｃの両側に、その両側をレジストにてカバーして
イオンドーピングしてソース１３ｓ（当審注；「ソース４３ｓ」の誤記。本願の図３（ｂ）を参照。）及びドレイン１３ｄ（当審注；「ドレイン４３ｄ」の誤記。本願の図３（ｂ）を参照。）が設けられている。
【００３６】そして、
ゲート絶縁膜１２及び能動層４３上の全面に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層された層間絶縁膜１５を形成し、ドレイン４３ｄに対応して設けたコンタクトホールにＡｌ等の金属を充填して駆動電源５０に接続された駆動電源線５３を形成する。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を設けている。そして、その平坦化絶縁膜１７のソース４３ｓに対応した位置にコンタクトホールを形成し、このコンタクトホールを介してソース１３ｓ（当審注；「ソース４３ｓ」の誤記。本願の図３（ｂ）を参照。）とコンタクトしたＩＴＯから成る透明電極、即ち有機ＥＬ素子の陽極６１を平坦化絶縁膜１７上に備えている。
【００３７】
有機ＥＬ素子６０は
陽極６１
発光素子層６５
陰極６６がこの順番で積層形成された構造である。
　
（ｆ）【００４６】；
「【００４６】
  この様な構成は，上記駆動素子に加えられる電流ストレスを多数の薄膜トランジスタでもれなく分散させるようにすることで電流ストレスが駆動素子の動作に大きな影響を及ぼさないようにし，上記並列連結された薄膜トランジスタ中任意の部分に欠陷が発生したとしても駆動素子の動作が連続されるために点欠陷が発生しない。従って，高画質の有機エレクトロルミネセンス素子を製作することができる効果が有る。」
　
　
（イ）引用発明の認定
　引用例１の図２及び上記記載事項（ａ）、（ｄ）から、引用例１の有機ＥＬ表示装置は、表示画素の領域と、スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域と、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域とを、絶縁性基板１０に備えていることは、当業者にとって自明な事項である。
　
　また、引用例１の図２及び図２のＢ−Ｂ線に沿った断面図である図３（ｂ）（上記記載事項（ｂ）を参照。）の記載から、有機ＥＬ素子の駆動用のＴＦＴを構成する、第２のＴＦＴ３５のゲート４１と第３のＴＦＴ４０のゲート４１とが、連続して形成されていることは明らかであるから、絶縁性基板１０上に、前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極も備わっていることは、明らかである。
　
　引用例１の図３（ｂ）から、駆動電源５０に接続された駆動電源線５３を「層間絶縁膜１５上」に形成していることは明らかである。
　
　よって、引用例１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「表示画素の領域と、スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域と、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域とを、絶縁性基板１０に備え、
前記第１のＴＦＴ３０は、
　前記絶縁性基板１０上に、ゲート電極１１を兼ねたゲート信号線５１を備えており；
　続いて、ゲート絶縁膜１２を形成し；
　次に能動層１３を形成し、その能動層１３にイオンドーピングして低濃度領域１３ＬＤとその外側に高濃度領域のソース１３ｓ及びドレイン１３ｄを設け；
　前記ゲート絶縁膜１２及び前記能動層１３上の全面に層間絶縁膜１５を形成し；
　更に全面に平坦化絶縁膜１７を設けており、
前記第２及び第３のＴＦＴ３５，４０は、
　前記絶縁性基板１０上に、ゲート電極４１、及び前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極を備えており；
　前記ゲート絶縁膜１２を形成し；
　次に能動層４３を形成し、その能動層４３にイオンドーピングしてソース４３ｓ及びドレイン４３ｄを設け；
　前記ゲート絶縁膜１２及び前記能動層４３上の全面に前記層間絶縁膜１５を形成し、前記ドレイン４３ｄに対応してコンタクトホールを設け；
　前記ドレイン４３ｄに対応して設けたコンタクトホールに金属を充填して駆動電源５０に接続された駆動電源線５３を前記層間絶縁膜１５上に形成し；
　更に全面に前記平坦化絶縁膜１７を設け；
　そして、その平坦化絶縁膜１７の前記ソース４３ｓに対応した位置にコンタクトホールを形成し；
　このコンタクトホールを介して前記ソース４３ｓとコンタクトした有機ＥＬ素子の陽極６１を前記平坦化絶縁膜１７上に備え、前記有機ＥＬ素子は、前記陽極６１、発光素子層６５、陰極６６をこの順番で積層形成し；
　前記ゲート信号線５１とドレイン信号線５２とに囲まれた領域に表示画素が形成され、
　前記第１のＴＦＴ３０のソースと前記第２及び第３のＴＦＴ３５，４０の前記ゲート４１，４１とは、電気的に接続されたものである有機ＥＬ表示装置の製造方法。」
　
　
（ウ）引用例２
　原査定の拒絶の理由に引用された本願の原出願の優先日前に頒布された刊行物である実願平２−７１５８４号（実開平４−３１２９９号）のマイクロフィルム（以下、「引用例２」という。）には、図面と共に次の事項が記載されている。
　
（ｇ）明細書第４ページ下から第４行〜第５ページ第９行；
「（作用）
　本考案によれば、ＥＬ発光素子を形成したＥＬ基板と薄膜トランンジスタ（ＴＦＴ）、コンデンサ、配線等を形成したＴＦＴ基板とを、それぞれ別の基板に形成し、それぞれの基板上の電極を接続バンプを用いて接続するようにして貼り合せたＥＬ表示装置としているので、高精細化を行う上で、一画素内の発光部の面積をＴＦＴ、コンデンサ、配線等に邪魔されずにＥＬ基板上に広くとることができるために開口率を高くし高画質とすることができ、また、設計ルールを微細化することもなく製造プロセスを複雑とせず、歩留まり低下を防ぐことができる。」
　
（ｈ）明細書第９ページ第３行〜第１３行；
「　また、ＴＦＴ基板２１上に形成された薄膜トランジスタ（ＴＦＴ）の具体的構成について説明する。
　ＴＦＴ基板２１上に、クロム（Ｃｒ）のゲート電極２２、シリコン窒化膜（ＳｉＮｘ）のゲート絶縁層２３、アモルファスシリコン（ａ−Ｓｉ）の半導体活性層２４、ＳｉＮｘのチャネル保護膜２５が順次積層され、チャネル保護膜２５を挟んでアルミニウム（Ａｌ）等でソース電極３０とドレイン電極３１が形成され、ＴＦＴを保護するためにパシベーション膜２９が形成されている。」
　
　
（エ）周知例１
　原査定の拒絶の理由に引用された本願の原出願の優先日前に頒布された刊行物である特開平９−８１０５３号公報（以下、「周知例１」という。）には、次の事項が記載されている。（後述の「ウ　当審の判断」において参照される箇所に下線を付した。）
　
（ｉ）【００２９】〜【００３２】；
「【００２９】次に、図６〜図９に示す工程断面図を用いて、本実施形態の電界発光素子の製造方法を説明する。・・・（中略）・・・その後、図６（Ｃ）に示すように、
再度ＩＴＯ膜１４をスパッタ法により堆積させる。
【００３０】
その後、ＩＴＯ膜１４をリソグラフィー技術およびエッチング技術を用いてパターニングを行い、図７（Ａ）に示すように下部電極１４Ａと、選択信号線Ｘ（Ｘ
1
〜Ｘ
n
）と、同図（Ａ）に示していない容量下部電極１４Ｃと、を形成する。次に、図７（Ｂ）に示すように、全面にＳｉＯ
2
をＣＶＤ法により堆積させて第１ゲート絶縁膜１５を形成する。
次に、全面にアモルファスシリコン膜をプラズマＣＶＤ法により堆積させ、リソグラフィー技術およびエッチング技術を用いて、第１半導体層１６と第２半導体層１７とをパターン形成する。
【００３１】次に、図８（Ａ）に示すように、全面に窒化シリコン膜を例えばプラズマＣＶＤ法により堆積させ、リソグラフィー技術およびエッチング技術を用いて、図８（Ｂ）に示すように第２半導体層１７の上および第１半導体層１６のチャネル形成領域の上に、この窒化シリコン膜を残すと共に、下部電極１４Ａの上の窒化シリコン膜を除去するようにパターン形成する。ここで、第１半導体層１６の上にパターン形成された窒化シリコン膜は、第１薄膜トランジスタＱ1のブロッキング層１８となる。また、第２半導体層１７の上に残された窒化シリコン膜は、第２ゲート絶縁膜１９となる。
【００３２】
その後、全面に例えばアルミニウムなどのメタル膜２０をスパッタ法により堆積させた後、リソグラフィー技術およびエッチング技術を用いて、図８（Ｃ）に示すように第１薄膜トランジスタＱ
1
のソース・ドレイン電極２０Ａ、２０Ｂと
をパターン形成する。
　
　
（オ）周知例２
　本願の原出願の優先日前に頒布された刊行物である特開平１０−１６１５６４号公報（以下、「周知例２」という。）には、次の事項が記載されている。　
　
（ｊ）【００１９】；
　「【００１９】具体的な構成を説明すると、ガラス基板２の上に例えばアルミニウム（Ａｌ）でなるゲートメタル膜がパターニングされて、所定方向に沿って平行かつ等間隔をなす複数のアドレス線４と、このアドレス線４に一体的な、選択トランジスタＱ1のゲート電極４Ａと、メモリトランジスタＱ2のゲート電極４Ｂと、が形成されている。なお、これらゲート電極４Ａ、４Ｂおよびアドレス線４の表面には、陽極酸化膜５が形成されている。また、これらアドレス線４、ゲート電極４Ａ、４Ｂおよびガラス基板２の上には、窒化シリコンでなるゲート絶縁膜６が形成されている。さらに、ゲート電極４Ａ、４Ｂの上方のゲート絶縁膜６、ゲート絶縁膜６Ａの上には、アモルファスシリコン（ａ−Ｓｉ）でなる半導体層７Ａ、７Ｂがパターン形成されている。また、それぞれの半導体層７Ａ、７Ｂの中央には、チャネル幅方向に沿って形成されたブロッキング層８Ａ、８Ｂが形成されている。そして、半導体層７Ａの上には、ブロッキング層８Ａ上でソース側とドレイン側に分離されたオーミック層９Ａ、９Ａが、形成されている。他方、半導体層７Ｂの上には、ブロッキング層８Ｂ上でソース側とドレイン側に分離されたオーミック層９Ｂ、９Ｂが、形成されている。さらに、選択トランジスタＱ1においては、ドレイン側のオーミック層９Ａに積層されて接続するデータ線１０Ａと、ソース側のオーミック層９Ａに積層されて接続するソース電極１０Ｂと、が形成されている。このソース電極１０Ｂは、メモリトランジスタＱ2のゲート電極４Ｂに対して、ゲート絶縁膜６に開口したコンタクトホール１１を介して接続されている。メモリトランジスタＱ2においては、ソース側のオーミック層９Ｂに積層されて接続するＧＮＤ線１２と、一端がドレイン側のオーミック層９Ｂに積層されて接続して他端が有機ＥＬ素子３の後記するカソード電極１５に接続するドレイン電極１３が形成されている。このような選択トランジスタＱ1とメモリトランジスタＱ2とで電圧制御手段が構成されている。」
　
　
（カ）周知例３
　本願の原出願の優先日前に頒布された刊行物である特開２００２−２２１９３７号公報（以下、「周知例３」という。）には、次の事項が記載されている。
　
（ｋ）【００８０】；
「【００８０】ＥＬ駆動用ＴＦＴ１０３と放電用ＴＦＴ１０４の極性は互いに反転している。よってＥＬ駆動用ＴＦＴ１０３がｎチャネル型ＴＦＴの場合、放電用ＴＦＴ１０４はｐチャネル型ＴＦＴである。逆にＥＬ駆動用ＴＦＴ１０３がｐチャネル型ＴＦＴの場合、放電用ＴＦＴ１０４はｎチャネル型ＴＦＴである。」
　
（ｌ）【０２０６】；
「【０２０６】電流制御素子２０７ａ、２０７ｂのゲート電極は、電流制御素子２０７ａ、２０７ｂのドレイン領域と同じ電位に保たれている。よって、放電用ＴＦＴがオンだと、放電用ＴＦＴのチャネル形成領域に流れる電流が、放電用ＴＦＴがｎチャネル型の場合にドレイン領域からソース領域へ流れ、放電用ＴＦＴがｐチャネル型の場合にソース領域からドレイン領域へ流れる。」
　
（ｍ）【０２１０】〜【０２１１】；
「【０２１０】また本実施例の電流制御用ＴＦＴはｐチャネル型ＴＦＴに限定されない。図９に電流制御用ＴＦＴがｎチャネル型ＴＦＴである場合の画素の構成を示す。図９においても図８と同様に、電流制御用ＴＦＴ２０７ａ及び２０７ｂのゲート電極は、電流制御用ＴＦＴ２０７ａ及び２０７ｂのドレイン領域と同じ電位に保たれている。
【０２１１】そして本実施例では、ＥＬ駆動用ＴＦＴ２０３がｐチャネル型ＴＦＴ、放電用ＴＦＴ２０４がｎチャネル型ＴＦＴの場合について説明したが、本実施例ではこの構成に限定されない。ＥＬ駆動用ＴＦＴ２０３がｎチャネル型ＴＦＴで放電用ＴＦＴ２０４がｐチャネル型ＴＦＴの場合であっても、電流制御素子として電流制御用ＴＦＴを用いることができる。」
　
　
（キ）周知例４
　本願の原出願の優先日前に頒布された刊行物である特開平１１−２４３１９６号公報（以下、「周知例４」という。）には、次の事項が記載されている。
　
（ｎ）【０００３】；
「【０００３】ソースとドレイン接合はｐ型、またはｎ型ドーパントがドープされ、何れの場合も厚手部は反対型のドーパントがドープされる。例えばｎ型のソースとドレインに対しては厚手部はｐ型となる。ソースとドレインにｐ型キャリアがドープされたＤＭＯＳトランジスタはｐチャネルと呼ばれる。ｐチャネルＤＭＯＳトランジスタにおいて、トランジスタのゲートに負電圧が印加されると、電流がソース領域から厚手部のチャネル領域、エピタキシャル層の積層領域および基板を通り、ドレイン領域に流れる。反対に、ソースとドレインにｎ型キヤリアがドープされたＤＭＯＳトランジスタはｎチャネルと呼ばれる。ｎチャネルＤＭＯＳトランジスタにおいてトランジスタのゲートに正電圧が印加されると、電流はドレインからソースに流れる。」
　
　
　
イ　対比
（ア）対比
　本願補正発明と引用発明とを対比する。
　
　最初に、引用発明の「有機ＥＬ素子」は本願補正発明の「有機エレクトロルミネセンスダイオード」に相当し、引用発明の「有機ＥＬ表示装置」は本願補正発明の「有機エレクトロルミネセンス素子」に相当する。
　
　また、引用発明の「表示画素の領域」は本願補正発明の「画素領域」に相当し、引用発明の「スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域」は本願補正発明の「スイッチング領域」に相当し、引用発明の「有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域」は本願補正発明の「駆動領域」に相当し、引用発明の「絶縁性基板１０」は本願補正発明の「第１基板」に相当する。
　よって、引用発明の「表示画素の領域と、スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域と、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域とを、絶縁性基板１０に備え」る点については、領域を絶縁性基板１０に備えているということは、絶縁性基板１０にその範囲を限定した領域を定める段階、すなわち領域を「絶縁性基板１０に定義する段階」が存在するはずである。
　してみれば、引用発明の上記「表示画素の領域と、スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域と、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域とを、絶縁性基板１０に備え」る点は、本願補正発明の「画素領域と，スイッチング領域と，駆動領域を第１基板に定義する段階」を含む点に相当する。
　
　引用発明の「ゲート信号線」は本願補正発明の「ゲート配線」に相当し、引用発明の「前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極」は本願補正発明の「駆動ゲート連結電極」に相当する。
　よって、引用発明の「前記第１のＴＦＴ３０は、前記絶縁性基板１０上に、ゲート電極１１を兼ねたゲート信号線５１を備えており」及び「前記第２及び第３のＴＦＴ３５，４０は、前記絶縁性基板１０上に、ゲート電極４１、及び前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極を備えており」については、ゲート信号線及び連結する電極のそれぞれが絶縁性基板１０上に備えられているということは、それぞれを絶縁性基板１０上に「形成する段階」が存在するはずであり、また、スイッチング用のＴＦＴである第１のＴＦＴ３０を構成するゲート電極１１は、前記「スイッチング用のＴＦＴである第１のＴＦＴ３０を形成する領域」に、有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を構成するゲート電極４１は、前記「有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０を形成する領域」に、それぞれ当然形成されているものであり、さらに、引用例１の表示画素が、ゲート信号線５１とドレイン信号線５２とに囲まれた領域である（上記指摘箇所（ｄ）を参照。）ことから、上記引用発明の「前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極」も上記「表示画素の領域」（すなわち、本願補正発明の「画素領域」）に形成されていると認められる。
　してみれば、引用発明の上記「前記第１のＴＦＴ３０は、前記絶縁性基板１０上に、ゲート電極１１を兼ねたゲート信号線５１を備えており」及び「前記第２及び第３のＴＦＴ３５，４０は、前記絶縁性基板１０上に、ゲート電極４１、及び前記第２のＴＦＴ３５のゲート４１と前記第３のＴＦＴ４０のゲート４１とを連結する電極を備えており」という点と、本願補正発明の「上記第１基板上に第１金属層を形成しパターン化してゲート配線と，スイッチング領域にスイッチングゲート電極と，画素領域に駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階」とは、「上記第１基板上にゲート配線と，スイッチング領域にスイッチングゲート電極と，画素領域に駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階」という点で一致する。
　
　引用発明の「続いて、ゲート絶縁膜１２を形成」する点と、本願補正発明の「上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第１基板の全面に第１絶縁膜を形成する段階」とは、「上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第１基板に第１絶縁膜を形成する段階」という点で一致する。
　
　引用発明の「次に能動層１３を形成し、その能動層１３にイオンドーピングして低濃度領域１３ＬＤとその外側に高濃度領域のソース１３ｓ及びドレイン１３ｄを設け」及び「次に能動層４３を形成し、その能動層４３にイオンドーピングしてソース４３ｓ及びドレイン４３ｄを設け」る点と、本願補正発明の「上記スイッチングゲート電極上部の第１絶縁膜上にスイッチングアクティブ層と上記多数の駆動ゲート電極上部の第１絶縁膜上に多数の駆動アクティブ層を形成する段階と；上記スイッチングおよび駆動アクティブ層上部に第２金属層を形成しパターン化して，スイッチングソース電極とスイッチングドレイン電極と，多数の駆動ソース電極と，多数の駆動ドレイン電極を形成する段階」とは、「第１絶縁膜上に、スイッチング第１電極とスイッチング第２電極と，多数の駆動第１電極と，多数の駆動第２電極を形成する段階」という点で一致する。
　
　引用発明の「前記ゲート絶縁膜１２及び前記能動層１３上の全面に層間絶縁膜１５を形成し」及び「前記ゲート絶縁膜１２及び前記能動層４３上の全面に前記層間絶縁膜１５を形成し、前記ドレイン４３ｄに対応してコンタクトホールを設け」については、引用発明のソース１３ｓ及びドレイン１３ｄは、共に能動層１３に部分的に形成されたものであるから、層間絶縁膜１５を形成する「能動層１３上の全面」はソース１３ｓ及びドレイン１３ｄの上部を含む面を意味し、同様に、引用発明の層間絶縁膜１５を形成する「能動層４３上の全面」はソース４３ｓ及びドレイン４３ｄの上部を含む面を意味する。
　してみれば、引用発明の上記「前記ゲート絶縁膜１２及び前記能動層１３上の全面に層間絶縁膜１５を形成し」及び「前記ゲート絶縁膜１２及び前記能動層４３上の全面に前記層間絶縁膜１５を形成し、前記ドレイン４３ｄに対応してコンタクトホールを設け」る点と、本願補正発明の「上記スイッチングソースおよびドレイン電極と上記多数の駆動ソースおよびドレイン電極の上部に構成され，上記多数の駆動ソース電極を露出させる多数のソースコンタクトホールを含む第２絶縁膜を形成する段階」とは、「上記スイッチング第１および第２電極と上記多数の駆動第１および第２電極の上部に構成され，多数の駆動第１電極を露出させる多数のコンタクトホールを含む第２絶縁膜を形成する段階」という点で一致する。
　
　引用発明の「ドレイン信号線５２」は本願補正発明の「データ配線」に相当し、引用発明の「駆動電源５０に接続された駆動電源線５３」は本願補正発明の「電源配線」に相当する。
　よって、引用発明の「前記ドレイン４３ｄに対応して設けたコンタクトホールに金属を充填して駆動電源５０に接続された駆動電源線５３を前記層間絶縁膜１５上に形成」する点と、本願補正発明の「上記ソースコンタクトホールを通して上記多数の駆動ソース電極と連結され，上記ゲート配線およびデータ配線と画素領域を定義し，上記第２絶縁膜上に電源配線を形成する段階」とは、「上記コンタクトホールを通して上記多数の駆動第１電極と連結され，上記第２絶縁膜上に電源配線を形成する段階」という点で一致する。
　
　引用発明の「更に全面に平坦化絶縁膜１７を設け；そして、その平坦化絶縁膜１７の前記ソース４３ｓに対応した位置にコンタクトホールを形成」する点と、本願補正発明の「上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを有する第２及び第３絶縁膜を形成する段階」とは、「上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動第２電極を露出させる多数のコンタクトホールを有する第２及び第３絶縁膜を形成する段階」という点で一致する。
　
　引用発明の「このコンタクトホールを介して前記ソース４３ｓとコンタクトした有機ＥＬ素子の陽極６１を前記平坦化絶縁膜１７上に備え、前記有機ＥＬ素子は、前記陽極６１、発光素子層６５、陰極６６をこの順番で積層形成し」については、引用例１の表示画素は、有機ＥＬ素子と上記第１のＴＦＴと上記第２のＴＦＴとを備えたものであるため（上記記載事項（ａ）を参照。）、第２のＴＦＴと有機ＥＬ素子との電気的連結が「表示画素を形成する領域」（すなわち、本願補正発明の「画素領域」）で行われていることは明らかである。
　よって、引用発明の上記「このコンタクトホールを介して前記ソース４３ｓとコンタクトした有機ＥＬ素子の陽極６１を前記平坦化絶縁膜１７上に備え、前記有機ＥＬ素子は、前記陽極６１、発光素子層６５、陰極６６をこの順番で積層形成」する点と、本願補正発明の「上記画素領域で上記第３絶縁膜上に形成され上記多数のドレインコンタクトホールを通して上記多数の駆動ドレイン電極と接触する接触電極を形成する段階と；第２基板上に上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階」とは、「上記画素領域で上記第３絶縁膜上に形成され上記多数のコンタクトホールを通して上記多数の駆動第２電極と接触する接触電極を形成する段階と；上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階」という点で一致する。
　
　引用発明の「前記第１のＴＦＴ３０のソースと前記第２及び第３のＴＦＴ３５，４０の前記ゲート４１，４１とは、電気的に接続されたものである」点と、本願補正発明の「上記第１絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し，上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触する」点とは、「スイッチング第２電極は上記駆動ゲート電極と接触する」点で一致する。
　
　
（イ）一致点
　したがって、本願補正発明と引用発明とは、
「画素領域と，スイッチング領域と，駆動領域を第１基板に定義する段階と；
　上記第１基板上にゲート配線と，スイッチング領域にスイッチングゲート電極と，画素領域に駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階と；
　上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第１基板に第１絶縁膜を形成する段階と；
　第１絶縁膜上に、スイッチング第１電極とスイッチング第２電極と，多数の駆動第１電極と，多数の駆動第２電極を形成する段階と；
　上記スイッチング第１および第２電極と上記多数の駆動第１および第２電極の上部に構成され，多数の駆動第１電極を露出させる多数のコンタクトホールを含む第２絶縁膜を形成する段階と；
　上記コンタクトホールを通して上記多数の駆動第１電極と連結され，上記第２絶縁膜上に電源配線を形成する段階と；
　上記第２絶縁膜上に構成され上記電源配線を覆い，上記多数の駆動第２電極を露出させる多数のコンタクトホールを有する第２及び第３絶縁膜を形成する段階と；
　上記画素領域で上記第３絶縁膜上に形成され上記多数のコンタクトホールを通して上記多数の駆動第２電極と接触する接触電極を形成する段階と；
　上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階を含み；
　スイッチング第２電極は上記駆動ゲート電極と接触する有機エレクトロルミネセンス素子の製造方法。」
　の発明である点で一致する。
　
　
（ウ）相違点
ａ　相違点１；
　「第１基板上にゲート配線と，スイッチング領域にスイッチングゲート電極と，駆動ゲート連結電極と，駆動領域に多数の駆動ゲート電極を形成する段階」において、本願補正発明では「第１金属層を形成しパターン化して」形成しているのに対し、引用発明にはその点の記載がない点。
　
ｂ　相違点２；
　第１絶縁膜を形成する段階において、本願補正発明では第１絶縁膜を「第１基板の全面」に形成しているのに対し、引用発明では全面に形成しているかどうか明確ではない点。
　
ｃ　相違点３；
　「第１絶縁膜上に、スイッチング第１電極とスイッチング第２電極と，多数の駆動第１電極と，多数の駆動第２電極を形成する段階」において、薄膜トランジスタのソースとドレインを形成する方法として、本願補正発明ではアクティブ層を形成してから当該アクティブ層の上部に第２金属を形成、パターン化してソースとドレインを形成しているのに対し、引用発明では、能動層１３、４３にイオンドーピングしてソース、ドレイン及びチャネルを全て同じ層に形成している点。
　
ｄ　相違点４；
　本願補正発明は「スイッチング素子および上記駆動ゲート電極と，駆動アクティブ層と，駆動ソースおよびドレイン電極で構成された多数の駆動薄膜トランジスタを含む駆動素子を完成する段階」を含むのに対して、引用発明にはそのような限定がない点。
　
ｅ　相違点５；
　ゲート電極と共に薄膜トランジスタを構成する「第１電極」及び「第２電極」について、本願補正発明では第１電極が「ソース電極」、第２電極が「ドレイン電極」であるのに対し、引用発明では第１電極が「ドレイン」、第２電極が「ソース」とされている点。
　また、それに伴い、多数のコンタクトホールを含む第２絶縁膜を形成する段階、及び当該第２絶縁膜上に電源配線を形成する段階において、当該コンタクトホールが露出させ電源配線と連結する駆動第１電極が、本願補正発明では「駆動ソース電極」であり、且つコンタクトホールの名称が「ソースコンタクトホール」であるのに対し、引用発明では「ドレイン４３ｄ」とされている点。
　同様に、多数のコンタクトホールを含む第２及び第３絶縁膜を形成する段階、及び接触電極を形成する段階において、当該コンタクトホールが露出させ接触電極と連結する駆動第２電極が、本願補正発明では「駆動ドレイン電極」であり、且つコンタクトホールの名称が「ドレインコンタクトホール」であるのに対し、引用発明では「ソース４３ｓ」とされている点。
　
ｆ　相違点６；
　画素領域の定義について、本願補正発明では「ゲート配線およびデータ配線」と「電源配線」で画素領域を定義しているのに対し、引用発明では、その点について明確でない点。
　
ｇ　相違点７；
　有機エレクトロルミネセンスダイオードを、本願補正発明では「第２基板上」に形成し、第１基板上の駆動素子と接触電極を通して連結しているのに対し、引用発明の有機ＥＬ素子は、第２のＴＦＴ３５及び第３のＴＦＴ４０と共に絶縁性基板１０上に形成されている点。
　
ｈ　相違点８；
　本願補正発明では「上記第１絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し，上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触」させているのに対し、引用発明では、ゲート絶縁膜１２を形成する際にそのような限定がされていない点。
　
　
ウ　当審の判断
（ア）上記の相違点について検討する。
ａ　相違点１について
　電気回路の製造方法として、金属層を形成してからパターニング（すなわち、「パターン化」）して配線や電極を形成することは当業者にとって周知技術（周知例１〜２を参照。）にすぎないから、当該周知技術を引用発明のゲート配線やゲート電極等を形成する段階に適用して上記相違点１に係る本願補正発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
ｂ　相違点２について
　ボトムゲート型の薄膜トランジスタを有する電気回路の製造方法として、ゲート電極上の絶縁膜を「基板の全面」に形成することは当業者にとって周知技術である（周知例１〜２を参照。周知例２については上記指摘箇所（ｊ）にゲート絶縁膜６を「また、これらアドレス線４、ゲート電極４Ａ、４Ｂおよびガラス基板２の上には、窒化シリコンでなるゲート絶縁膜６が形成されている。」と記載されているから、ガラス基板２の全面であることは明らかである。）
　よって、当該周知技術を、ボトムゲート型の薄膜トランジスタを構成している引用発明のゲート電極の上に形成する第１絶縁膜に適用して、上記相違点２に係る本願補正発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
ｃ　相違点３について
　ボトムゲート型の薄膜トランジスタとして、ゲート電極上部の絶縁膜上にアクティブ層を形成し、当該アクティブ層上部に金属層を形成しパターン化する工程を経てソース電極及びドレイン電極を形成することは、当業者にとって周知技術である。（引用例２及び周知例１〜２を参照。）
　よって、当該周知技術を、ボトムゲート型の薄膜トランジスタを構成している引用発明の第１電極及び第２電極に適用して上記相違点３に係る本願補正発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
ｄ　相違点４について
　引用発明においても、スイッチング用のＴＦＴである第１のＴＦＴ３０と有機ＥＬ素子の駆動用のＴＦＴである第２及び第３のＴＦＴ３５，４０は、最終的に素子として完成しているから、引用発明の製造方法も、上記相違点４に係る発明特定事項の「完成する段階」を含むことは、当業者にとって自明な事項である。
　
ｅ　相違点５について
　トランジスタの技術分野において、トランジスタには両者の極性が互いに反転したｎチャネル型トランジスタとｐチャネル型トランジスタの２種類があり、電流の流れる方向が、ｎチャネル型トランジスタの場合はドレインからソースへ流れ、ｐチャネル型トランジスタの場合はソースからドレインへ流れることは、当業者にとって周知の技術である（周知例３〜４を参照。）。また、トランジスタとしてｎチャネル型トランジスタとｐチャネル型トランジスタのどちらを選択するかは、当業者が適宜選択し得る設計的事項である（周知例３を参照。）。
　そして、有機ＥＬ素子が陽極から陰極への一方向に電流を流すダイオード特性を有する素子であることも、当業者にとって周知技術にすぎない。
　してみれば、ソースとドレインの関係は、薄膜トランジスタとしてｐチャネル型トランジスタとｎチャネル型トランジスタのどちらを採用するか、又は駆動用の薄膜トランジスタを最終的に有機ＥＬ素子の陽極と陰極のどちらと接続させるのか、に伴い、互いに逆になり得る関係であるから、引用発明のソース１３ｓ及びドレイン１３ｄ、並びにソース４３ｓ及びドレイン４３ｄの、ソースとドレインの呼称が、本願補正発明のソースとドレインの呼称と逆であることに格別の技術的意味は認められない。
　よって、引用発明のソースとドレインの呼称をそれぞれ逆に呼ぶように変更して上記相違点５に係る本願補正発明の発明特定事項を得ることは、当業者にとって格別困難なことではない。
　
ｆ　相違点６について；
　引用例１の図２を参酌し、引用発明の画素領域を、ゲート信号線５１とドレイン信号線５２に加えて駆動電源線５３とで囲まれた領域に変えて上記相違点６に係る本願補正発明の発明特定事項を得る程度のことは、当業者にとって単なる設計変更にすぎない。
　
ｇ　相違点７について；
　引用例２には、薄膜トランジスタ及び配線等を形成したＴＦＴ基板とＥＬ発光素子を形成したＥＬ基板とを、それぞれ別の基板に形成し、それぞれの基板上の電極を接続バンプを用いて接続することが記載されているから、引用例２には、「第１基板上に薄膜トランジスタ及び配線等を形成し、第２基板上に接続バンプを通して薄膜トランジスタと電気的に連結されているＥＬ発光素子を形成する」ことが記載されているといえる。
　引用発明と引用例２とは、共にエレクトロルミネセンス素子という共通の技術分野に属しているから、引用発明に引用例２に記載された技術事項を適用して、上記相違点７に係る本願補正発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
ｈ　相違点８について；
　引用例１の図２を参照すると、容量電極５５を兼ねて形成されている第１のＴＦＴ３０のソース１３ｓ（上記指摘箇所（ｄ）を参照。）は、第２のＴＦＴ３５のゲート４１、第３のＴＦＴ４０のゲート４１及び両ゲート電極４１，４１を連結する電極（駆動ゲート連結電極）から一体的に延長する部分の終端と電気的に接続されていることは明らかである。
　また、引用発明の上記ソース１３ｓと上記ゲート４１，４１とがゲート絶縁膜１２を間に挟んだ異なる層に形成されていることも明らかであり、間に絶縁層を挟んで異なる層に形成されている２つの導電部材を電気的に接続させる際に、絶縁層に「コンタクトホール」を形成して当該コンタクトホールを通して電気的に接触させることは周知技術（引用発明及び周知例２を参照。）にすぎない。
　そして、引用発明において、電気的に接続させる位置を、上記両ゲート電極４１，４１を連結する電極（駆動ゲート連結電極）から一体的に延長する部分の終端から、前記両ゲート電極４１，４１を連結する電極（駆動ゲート連結電極）の終端、に変えるかどうかは、当業者にとって単なる設計的事項である。
　してみれば、引用発明に当該周知技術を適用して、上記相違点８に係る本願補正発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
　
（イ）本願補正発明の効果について
　そして、本願補正発明によってもたらされる効果は、引用発明、引用例２に記載された発明及び周知例１〜４から、当業者が予測し得る程度のものである。
　
（ウ）判断
　したがって、本願補正発明は、引用発明、引用例２に記載された発明及び周知例１〜４に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（エ）本願補正発明のむすび
　以上のとおり、本願補正発明は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであり、同法１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
　
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２０年１月９日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定されるものである。（上記、第２の「１　本件補正の内容」を参照。）
　
　
２　引用例
ア　引用例３
　原査定の拒絶の理由に引用された本願の原出願の優先日前に頒布された刊行物である特開２００２−１７５０２９号公報（以下、「引用例３」という。）には、図面とともに次の事項が記載されている。（後述の「イ　引用発明３の認定」において参照される箇所に、下線を付した。）
　
（ｏ）【００４７】；
「【００４７】図６は、本実施形態の回路構成のさらに別の例を示している。図２の回路構成と相違する点は、
第２ＴＦＴが複数並列して補償用ＴＦＴ３０と有機ＥＬ素子５０との間に設けられていることである。なお、ＴＦＴの極性は、図２と同様に、第２ＴＦＴ２４がｐｃｈ、補償用ＴＦＴ３０がｎｃｈである。２つの第２ＴＦＴ２４は、そのゲートが共に、第１ＴＦＴ１０及び補助容量Ｃｓの第１電極側に接続され、
このように第２ＴＦＴ２４を並列して設けることにより、第２ＴＦＴの特性ばらつきによる有機ＥＬ素子への供給電流ばらつきをさらに低減することが可能となる
　
（ｐ）【００５０】〜【００５９】；
「【００５０】図７は、本実施形態のさらに別の画素回路構成を示している。上述の図６の構成と相違する点は、第２ＴＦＴ２４だけでなく、補償用ＴＦＴも複数設けられ、各補償用ＴＦＴ３４がそれぞれ電源ラインＶＬと第２ＴＦＴ２４との間に設けられている点である。補償用ＴＦＴ３４についても図７のように複数とすれば、各補償用ＴＦＴ３４に発生する電流供給能力のばらつきを全体として緩和することができ、有機ＥＬ素子５０への供給電流能力のばらつきをより確実に低減させることが可能となる。
【００５１】図８は、上記図７のような回路構成となる有機ＥＬ表示装置の平面構成の一例を示している。また図９（ａ）は、図８のＡ−Ａ線に沿った概略断面、図９（ｂ）は、図８のＢ−Ｂ線に沿った概略断面、図９（ｃ）は、図８のＣ−Ｃ線に沿った概略断面を示している。なお、図９において、同時に形成される層（膜）には機能の異なるものをのぞき基本的に同一符号を付してある。
【００５２】図８に示すように、各画素は、第１ＴＦＴ１０、補助容量Ｃｓ、２つのｐｃｈの第２ＴＦＴ２４、電源ラインＶＬと該第２ＴＦＴ２４との間にダイオード接続されて設けられたｎｃｈの２つの補償用ＴＦＴ３４、そして、
第２ＴＦＴ２４のドレインと接続された有機ＥＬ素子５０を備える
行方向に延びるゲートラインＧＬと列方向に延びる電源ラインＶＬとデータラインＤＬに囲まれた領域に１画素が配置されている。
【００５３】
各画素領域において、ゲートラインＧＬとデータラインＤＬとの交差部近傍には、第１ＴＦＴ１０が形成されている。
ゲートラインＧＬから突出したゲート電極２
【００５４】第１ＴＦＴ１０のドレイン領域６Ｄは、第１ＴＦＴ１０全体を覆って形成される層間絶縁膜１４の上に形成されたデータラインＤＬと該層間絶縁膜１４に開口されたコンタクトホールで接続されている。
【００５５】この第１ＴＦＴ１０のソース領域６Ｓには、補助容量Ｃｓが接続されている。この補助容量Ｃｓは、第１電極７と第２電極８とが層間にゲート絶縁膜４を挟んで重なっている領域に形成されている。第１電極７は、図８においてゲートラインＧＬと同様行方向に延びており、かつゲートと同一材料から形成された容量ラインＳＬと一体で形成されている。また、
第２電極８は、第１ＴＦＴ１０の能動層６と一体で、該能動層６が第１電極７の形成位置まで延出して構成されている。第２電極８は、コネクタ４２を介して第２ＴＦＴ２４のゲート電極２５に接続されている。
【００５６】２つのｐｃｈの第２ＴＦＴ２４と、２つのｎｃｈの補償用ＴＦＴ３４の断面構成は、図９（ｂ）のようになっている。これらの第２ＴＦＴ及び補償用ＴＦＴ２４，３４は、データラインＤＬ（電源ラインＶＬ）に沿った方向に、各ＴＦＴ毎に島状にパターニングされた半導体層１６を各能動層として利用している。従って、この例では、これら第２ＴＦＴ２４及び補償用ＴＦＴ３４のチャネルは、そのチャネル長方向がデータラインＤＬ、ここでは細長い形状の１画素の長手方向に沿うように配置されている。なお、この半導体層１６は、第１ＴＦＴ１０の能動層６と同時に形成されたものであり、レーザアニール処理により、ａ−Ｓｉが多結晶化されて形成された多結晶シリコンが用いられている。
【００５７】図９（ｂ）の両端に位置する補償用ＴＦＴ３４は、そのドレイン領域が層間絶縁膜１４に開口されたコンタクトホールを介し、それぞれ同じ電源ラインＶＬに接続されている。また、補償用ＴＦＴ３４のチャネル領域の直下にはゲート絶縁膜４を挟んでゲート電極３５が配されている。このゲート電極３５は、ゲートラインＧＬと同一材料で、同時に形成された層であるが、図８に示すようにコンタクトホールにおいて、電源ラインＶＬと接続されている。従って、この補償用ＴＦＴ３４は、図７の回路図に示したように、ゲートとドレインが共に電源ラインＶＬに接続されたダイオードを構成している。また、この補償用ＴＦＴ３４のソース領域は、ｐｃｈＴＦＴから構成される第２ＴＦＴ２４のソース領域と離間配置されており、コンタクト配線４３によって互いにそれぞれ接続されている。
【００５８】
第２ＴＦＴ２４の各ゲート電極２５は
補助容量Ｃｓの第２電極８にコネクタ４２を介して接続され、
【００５９】有機ＥＬ素子５０は、例えば図９（ｃ）のような断面構造を備えており、上述のような各ＴＦＴが形成された後、上面平坦化の目的で、基板全面に形成された平坦化絶縁層１８の上に形成されている。
この有機ＥＬ素子５０は、陽極（透明電極）５２と、最上層に各画素共通で形成された陰極（金属電極）５７との間に有機層が積層されて構成されている。ここで、この陽極５２は、第２ＴＦＴ２４のソース領域と直接接続されておらず、配線層を構成するコネクタ４０を介して接続されている
　
（ｑ）【００７４】〜【００７５】；
「【００７４】表示面上に複数の画素がマトリクス状に配置されて構成される表示装置では、多くの場合、
垂直方向（列方向）よりも水平方向（行方向）
【００７５】また、本実施形態２に示すように、各画素に表示素子を駆動するためのスイッチ素子が設けられるアクティブマトリクス型表示装置では、
列方向に第１ＴＦＴ１０にデータ信号を供給するデータラインＤＬが配置され、行方向には選択ライン（ゲートライン）ＧＬが配置される。
この電源ラインＶＬについてもデータラインＤＬと同様に列方向に延びている
　
（ｒ）【００７８】〜【００７９】；
「【００７８】実施形態１において例示した第１及び第２ＴＦＴは、共にボトムゲート構造であるが、
本実施形態２では第１及び第２ＴＦＴ１０，２０は、能動層よりゲート電極が上層に形成されたトップゲート構造を採用している。もちろん、トップゲート構造に限られるものではなく、ボトムゲート構造であってもよい
【００７９】第２ＴＦＴ２０の能動層１６及び第１ＴＦＴ１０の能動層６は、上述のように共に、基板１上に形成されたアモルファスシリコン層をレーザアニールして多結晶化して得られた多結晶シリコンより構成されている。多結晶シリコンからなる能動層６及び能動層１６の上にはゲート絶縁膜４が形成されている。第１ＴＦＴ１０及び第２ＴＦＴ２０の各ゲート電極２及び２５は、このゲート絶縁膜４の上に形成されており、
第２ＴＦＴ２０のゲート電極２５は、第１ＴＦＴ１０の能動層６と一体の補助容量Ｃｓの第２電極８に接続され、
　
（ｓ）【００８７】；
「【００８７】そこで、発光面積の減少を最小限とするためには、１画素当たりの第２ＴＦＴ２０の数ｎ（ｎ≧２）に対し、該第２ＴＦＴ２０と有機ＥＬ素子５０とのコンタクト数をｎ−１以下とすることが好適である。
上述の図８や、以下に説明する図１２，図１３及び図１４では、ｎ個の第２ＴＦＴ２０と有機ＥＬ素子５０とをｎ−１以下のコンタクト数で接続している。なお、以降で説明する各図において、既に説明した図面と共通する部分には同一符号を付し、説明を省略する。
　
（ｔ）【００８８】〜【００９３】；
「【００８８】
図１２では、電源ラインＶＬと有機ＥＬ素子５０との間に２つの第２ＴＦＴ２０ａ，２０ｂを並列接続した場合の有機ＥＬ素子５０とのコンタクト方法を示している。
【００８９】図１２の例では、単一の島状にパターニングされたｐ−Ｓｉからなる半導体層が２つの第２ＴＦＴ２０ａ、２０ｂの能動層１６ａ，１６ｂとして用いられている。
この半導体パターンはその列方向の両端側が、各第２ＴＦＴ２０ａ、２０ｂのソース領域（ｐ−ｃｈＴＦＴの場合）１６ｓａ、１６ｓｂであり、それぞれ電源ラインＶＬと接続されている。また、半導体パターンの中央付近が２つのＴＦＴ２０ａ，２０ｂのドレイン領域（ｐ−ｃｈＴＦＴの場合）１６ｄａ及び１６ｄｂは、２つのＴＦＴの間に配された単一の配線層４０と、層間絶縁膜１４及びゲート絶縁膜４を貫通して形成された共通のコンタクトホールにおいて接続されている
【００９０】この配線層４０は、有機ＥＬ素子５０の陽極形成領域に延び、図１０（ｂ）の断面構造と同様に第１平坦化絶縁層１８に開口された１カ所のコンタクトホールを介して有機ＥＬ素子５０の陽極５２と接続されている。ここで、配線層４０と陽極５２と接続位置は、図１２において、陽極５２の画素長手方向の中央付近となっている。コンタクト位置は、図１２のように限定されるわけではないが、図１２のように陽極５２の比較的中央付近に近い位置に配置されることにより、金属電極と比較すると高抵抗なＩＴＯなどからなる陽極５２の形成領域内での電流密度の平均化効果が得られ、各画素の発光面内での発光輝度の均一性を高めることが可能である。
【００９１】
図１３に示す例では、第２ＴＦＴ２０の数を３とし、これら３つのＴＦＴ２０−１、２０−２、２０−３を電源ラインＶＬと有機ＥＬ素子５０の陽極５２との間に並列接続している。
【００９２】
この３つの第２ＴＦＴ２０は
また単一の配線層４０により、有機ＥＬ素子５０の陽極５２とも１カ所で接続され、ゲート電極２５は、３つのＴＦＴについて共通であり、補助容量Ｃｓの第２電極８に電気的に接続され、かつ補助容量Ｃｓ付近から列方向に延びた金属配線によって構成されている。
【００９３】
図１４に示す例では、第２ＴＦＴ２０の数を４とし、これら４つのＴＦＴ２０−１〜４は、電気的には電源ラインＶＬと有機ＥＬ素子５０の陽極５２との間に並列接続されている。
　
（ｕ）【符号の説明】；
「【符号の説明】
１  基板（透明基板）
１０  第１ＴＦＴ（スイッチング用ＴＦＴ）
２０，２２，２４  第２ＴＦＴ（素子駆動用ＴＦＴ）
ＧＬ  ゲートライン
ＶＬ  電源ライン
ＤＬデータライン
　
　
イ　引用発明３の認定
　引用例３の図９及び上記記載事項（ｕ）から、引用例３のゲートラインＧＬ、データラインＤＬ及び電源ラインＶＬが基板１の上に形成されていることは明らかである。
　
　図１０〜図１４及び上記記載事項（ｓ）から、引用例３の図１１〜図１４に示される第１ＴＦＴ１０の構造、及び第２ＴＦＴ２０との電気的連結構造は、それぞれ図１０の第１ＴＦＴ１０、及び第２ＴＦＴ２０との電気的連結構造と同じであると認められる。
　
　上記記載事項（ｔ）及び図１３〜図１４から、第２ＴＦＴ２０は、複数の第２ＴＦＴ２０について共通なゲート電極２５の一端を通して、第１ＴＦＴ１０と電気的に連結していると認められる。
　よって、引用例３には、次の発明（以下、「引用発明３」という。）が記載されていると認められる。
　
「基板１上に形成されたゲートラインＧＬ、データラインＤＬ及び電源ラインＶＬと、
　水平方向に延びるゲートラインＧＬと垂直方向に延びる電源ラインＶＬと垂直方向に延びるデータラインＤＬに囲まれた領域に１画素が配置され、各画素領域において、ゲートラインＧＬとデータラインＤＬとの交差部近傍に形成された第１ＴＦＴ１０と、
　第１ＴＦＴ１０は、ゲートラインＧＬから突出したゲート電極２と能動層６とを含み、当該能動層６には、チャネル、及びその両側には不純物がドープされたソース領域６Ｓ、ドレイン領域６Ｄが形成されたものであり、
　複数並列して設けられた第２ＴＦＴ２０について共通なゲート電極２５は、その一端で、第１ＴＦＴ１０の能動層６と一体の補助容量Ｃｓの第２電極８に電気的に接続され、
　有機ＥＬ素子５０とを含み、
　第２ＴＦＴ２０のソース領域は、電源ラインＶＬと接続されており、
　第２ＴＦＴ２０のドレイン領域は、単一の配線層４０とコンタクトホールにおいて前記有機ＥＬ素子５０の陽極５２と接続したものである有機ＥＬ表示装置。」
　
　
 ウ　引用例２
　上記「第２の３（２）ア（ウ）引用例２」を参照。
　
　
３　対比
　本願発明と引用発明３とを対比する。
　
ア　対比
　引用発明３の「ゲートラインＧＬ」は本願発明の「ゲート配線」に相当し、以下同様に「データラインＤＬ」は「データ配線」に、「電源ラインＶＬ」は「電源配線」にそれぞれ相当する。
　よって、引用発明３の「基板１上に形成されたゲートラインＧＬ、データラインＤＬ及び電源ラインＶＬと、水平方向に延びるゲートラインＧＬと垂直方向に延びる電源ラインＶＬと垂直方向に延びるデータラインＤＬに囲まれた領域に１画素が配置され」る点は、本願発明の「第１基板上に形成されたゲート配線と；ゲート配線に垂直に上記第１基板の上部に形成されゲート配線と画素領域を定義するデータ配線と；」及び「上記ゲート配線と垂直に交差し上記第１基板の上部に形成され，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と；」を含む点に相当する。
　
　引用発明３の「各画素領域において、ゲートラインＧＬとデータラインＤＬとの交差部近傍に形成された第１ＴＦＴ１０」については、引用発明３の「第１ＴＦＴ１０」はスイッチング用ＴＦＴである（上記記載事項（ｕ）を参照。）から、本願発明の「上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子」に相当する。
　
　引用発明３の「複数並列して設けられた第２ＴＦＴ２０について共通なゲート電極２５は、その一端で、第１ＴＦＴ１０の能動層６と一体の補助容量Ｃｓの第２電極８に電気的に接続され」ていることについては、引用発明３の「第２ＴＦＴ１０」は素子駆動用ＴＦＴである（上記記載事項（ｕ）を参照。）から、引用発明３の「複数並列して設けられた第２ＴＦＴ２０」は本願発明の「並列に連結された多数の駆動薄膜トランジスタを含む駆動素子」に相当し、引用発明３の「第２電極８」は、第１ＴＦＴ１０の能動層６と一体の電極（上記記載（ｔ）及び図１３〜図１４を参照。）なのであるから、第１ＴＦＴ１０のソースかドレインのどちらかから延長する電極である。（引用例３には、図１０〜図１４の実施形態２〜３における第１ＴＦＴとしてｎチャネル型又はｐチャネル型のどちらのタイプの薄膜トランジスタを用いているかの明記がなく、電気回路図もないため、前記第２電極８がソース、ドレインのどちらに相当するのか明確でない。）
　してみれば、引用発明３は、前記第１ＴＦＴ１０のソースかドレインのどちらかから延長する電極と複数の第２ＴＦＴ２０について共通なゲート電極２５とが電気的に連結されていると認められる。
　よって、引用発明３の上記「複数並列して設けられた第２ＴＦＴ２０について共通なゲート電極２５は、その一端で、第１ＴＦＴ１０の能動層６と一体の補助容量Ｃｓの第２電極８に電気的に接続され」ている点と、本願発明の「上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子」とは、「上記スイッチング素子と駆動ゲート電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子」である点で一致し、且つ、本願発明の「上記スイッチング素子のスイッチングドレイン電極は上記駆動ゲート連結電極と接触する」ことと、「上記スイッチング素子のスイッチング電極は駆動ゲート電極と電気的に連結する」という点で一致する。
　
　引用発明３の「有機ＥＬ素子５０」は、本願発明の「有機エレクトロルミネセンスダイオード」に相当する。
　
　引用発明３の「第２ＴＦＴ２０のドレイン領域は、単一の配線層４０とコンタクトホールにおいて有機ＥＬ素子５０の陽極５２と接続したものである」点と、本願発明の「上記第１および第２基板の間に構成されて上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含」むこととは、「上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含」む点で一致する。
　
　引用発明３の「第１ＴＦＴ１０は、ゲートラインＧＬから突出したゲート電極２と能動層６とを含み、当該能動層６には、チャネル、及びその両側には不純物がドープされたソース領域６Ｓ、ドレイン領域６Ｄが形成されたものであ」る点については、本願発明の「上記スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と，上記データ配線から伸張されたスイッチングソース電極と，上記スイッチングソース電極と所定間隔離隔されたスイッチングドレイン電極と，上記スイッチングゲート電極と上記スイッチングソースおよびドレイン電極の間に位置するスイッチングアクティブ層を含」むことと、「スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と、上記データ配線から伸張されたスイッチング第１電極と、上記スイッチング第１電極と所定間隔離隔されたスイッチング第２電極とを含」む点で一致する。
　
　引用発明３の「有機ＥＬ表示装置」は、本願発明の「有機エレクトロルミネセンス素子」に相当する。
　
　
イ　一致点
　したがって、本願発明と引用発明３とは、
「第１基板上に形成されたゲート配線と；
　ゲート配線に垂直に上記第１基板の上部に形成されゲート配線と画素領域を定義するデータ配線と；
　上記ゲート配線と垂直に交差し上記第１基板の上部に形成され，ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と；
　上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と；
　上記スイッチング素子と駆動ゲート電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と；
　上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含み、
　スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と、上記データ配線から伸張されたスイッチング第１電極と、上記スイッチング第１電極と所定間隔離隔されたスイッチング第２電極とを含み、
　上記スイッチング素子のスイッチング第２電極は駆動ゲート電極と電気的に連結する有機エレクトロルミネセンス素子。」
の発明である点で一致する。
　
　
ウ　相違点
（ア）相違点１；
　スイッチング素子と多数の駆動薄膜トランジスタを含む駆動素子との電気的な連結について、本願発明のスイッチング素子は、駆動素子と「駆動ゲート連結電極」を通して連結しているのに対し、引用発明３の第１ＴＦＴ１０（スイッチング素子）は、複数の第２ＴＦＴ２０（駆動素子）と、複数の第２ＴＦＴ２０に共通のゲート電極２５の一端で第１ＴＦＴ１０と電気的に連結しており、複数のゲート電極２５（駆動ゲート連結電極）を「連結」する部分を通して連結してはいない点。
　
（イ）相違点２；
　スイッチング素子と多数の駆動薄膜トランジスタを含む駆動素子との電気的な連結について、本願発明では、スイッチング素子は、スイッチング「ドレイン」電極が電気的に連結しているのに対し、引用発明３では第１ＴＦＴ１０（スイッチング素子）から延長する第２電極８が、ソース、ドレインのどちらに相当するのか不明である点。
　
（ウ）相違点３；
　スイッチング素子と多数の駆動薄膜トランジスタを含む駆動素子との電気的な連結について、本願発明では、両者の電気的な連結が「接触」であるのに対し、引用発明３では、第２電極８と前記ゲート電極２５の一端とが「接触」しているかどうか明確でない点。
　
（エ）相違点４；
　本願発明では、有機エレクトロルミネセンスダイオードが「第２基板上」
に形成され、駆動素子と有機エレクトロルミネセンスダイオードを電気的に連結する接触電極が、「第１および第２基板の間」に構成されているのに対し、引用発明３では基板１の他に基板を用いることについての記載がない点。
　
（オ）相違点５；
　薄膜トランジスタの構造が、本願発明では、スイッチングアクティブ層が、「上記スイッチングゲート電極と上記スイッチングソースおよびドレイン電極の間に位置する」構造であるのに対し、引用発明３では、チャネルが、ソース領域６Ｓ及びドレイン領域６Ｄと同一の能動層６に形成された構造である点。
　
　
４　当審の判断
ア　上記の相違点について検討する。
（ア）相違点１について；
　引用発明３におけるゲート電極２５は、複数の第２ＴＦＴ２０に共通して形成されているのであるから、その電気的に連結する箇所を、前記ゲート電極２５の一端から、複数の第２ＴＦＴを連結している部分に変更する程度のことは、当業者にとって単なる設計的事項である。
　
（イ）相違点２について；
　ソースとドレインの関係は、上記「第２の３（２）ウ（ア）ｅ相違点５について」で検討したとおり、薄膜トランジスタとしてｐチャネル型トランジスタとｎチャネル型トランジスタのどちらを採用するかに伴い、互いに逆になり得る関係であるから、引用発明３において、第２電極８が延長する側の第１ＴＦＴ１０の電極を、ソースとドレインのどちらと呼称するかには格別の技術的意味は認められない。
　よって、引用発明３において、第２電極８が延長する側の第１ＴＦＴ１０の電極を「ドレイン」とし、上記相違点２に係る本願発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
（ウ）相違点３について；
　引用例３の図１３〜図１４を参照すれば、引用発明３における前記第２電極８と前記ゲート電極２５との電気的な連結を「接触」で行うようにすることは、単なる設計的事項にすぎない。
　
（エ）相違点４について；
　引用例２には、薄膜トランジスタ及び配線等を形成したＴＦＴ基板とＥＬ発光素子を形成したＥＬ基板とを、それぞれ別の基板に形成し、それぞれの
基板上の電極を接続バンプを用いて接続することが記載されているから、引用例２には、「第１基板上に形成された薄膜トランジスタ及び配線と、第２基板上に形成されたＥＬ発光素子と、第１および第２基板の間に構成されて上記薄膜トランジスタと上記ＥＬ発光素子を電気的に連結する接続バンプとを含む」ＥＬ表示装置が記載されているといえる。
　引用発明３と引用例２とは、共にエレクトロルミネセンス素子という共通の技術分野に属しているから、引用発明３に引用例２に記載された発明を適用して、上記相違点３に係る本願発明の発明特定事項を得ることは、当業者が容易になし得たことである。　
　
（オ）相違点５について；
　薄膜トランジスタとして、ゲート電極と、ソース電極およびドレイン電極が形成された層との間にアクティブ層が位置する構造のものは、当業者にとって周知技術である。（引用例２を参照。）
　よって、当該周知技術を、引用発明３の第１ＴＦＴ１０に適用して上記相違点４に係る本願発明の発明特定事項を得ることは、当業者が容易になし得たことである。
　
　
イ　本願発明の効果について
　そして、本願発明によってもたらされる効果は、引用発明３及び引用例２に記載された発明から、当業者が予測し得る程度のものである。
　
ウ　判断
　したがって、本願発明は、引用発明３および引用例２に記載された発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　
エ　本願発明のむすび
　以上のとおり、本願発明は、引用発明３及び引用例２に記載された発明に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。