(57)【特許請求の範囲】
【請求項１】
内符号ＰＩと外符号ＰＯとを組み合わせた積符号によりエラー訂正を行うエラー訂正回路であって、
前記内符号ＰＩによりＰＩ復号を行うＰＩ復号器と、
前記外符号ＰＯに基づきＰＯ復号を行い、前記ＰＩ復号器により指定される消失位置についてのｊ重の消失訂正が可能なＰＯ復号器とを含み、
前記ＰＯ復号器が、
前記ＰＩ復号器により指定される消失位置の数ｒがｊよりも小さい場合には、消失位置以外の（ｊ−ｒ）個の位置をダミーの消失位置に設定してｊ重の消失訂正を行うことを特徴とするエラー訂正回路。
【請求項２】
請求項１において、
前記ＰＯ復号器が、
ｊ1重、ｊ2重、ｊ3重・・・・・・ｊs重の消失訂正が可能であり、
前記ＰＩ復号器により指定される消失位置の数ｒがｊ1未満でｊ2よりも多い場合には、消失位置以外の（ｊ1−ｒ）個の位置をダミーの消失位置に設定してｊ1重の消失訂正を行い、ｒがｊ2未満でｊ3よりも多い場合には、消失位置以外の（ｊ2−ｒ）個の位置をダミーの消失位置に設定してｊ2重の消失訂正を行い、・・・・・・・・・・・ｒがｊs未満の場合には、消失位置以外の（ｊs−ｒ）個の位置をダミーの消失位置に設定してｊs重の消失訂正を行うことを特徴とするエラー訂正回路。
【請求項３】
請求項２において、
前記ＰＯ復号器が、
消失位置の数ｒがｊt以下（ｊt＜ｊS）の場合には、ｊt重のエラー訂正を行うことを特徴とするエラー訂正回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記ＰＯ復号器が、
Ｓ0  ＝         ε1＋         ε2＋・・・＋         εj
Ｓ1  ＝     αｉ１ε1＋     αｉ２ε2＋・・・＋     αｉｊεj
Ｓ2  ＝    α２ｉ１ε1＋    α２ｉ２ε2＋・・・＋    α２ｉｊεj
Ｓ3  ＝    α３ｉ１ε1＋    α３ｉ２ε2＋・・・＋    α３ｉｊεj
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
Ｓj-1＝α（ｊ−１）ｉ１ε1＋α（ｊ−１）ｉ２ε2＋・・・＋α（ｊ−１）ｉｊεj
と表される連立方程式を（αは有限体の原始元）、シンドロームＳ0〜Ｓj-1と、消失位置に基づき特定されるｉ1〜ｉj（０≦ｉ1，ｉ2・・・・ｉj≦Ｎ−１、Ｎは外符号ＰＯの符号長）とに基づいて解くことでｊ重の消失訂正を行い、
前記ＰＩ復号器により指定される消失位置の数ｒがｊよりも小さい場合には、前記ｉ1〜ｉjの中の（ｊ−ｒ）個にダミーの値を代入して前記連立方程式の解を求めることを特徴とするエラー訂正回路。
【請求項５】
請求項４において、
α０〜αＮ−１以外の有限体の元の指数部を前記ダミーの値にすることを特徴とするエラー訂正回路。
【請求項６】
請求項４又は５において、
前記ｉ1〜ｉjの中の（ｊ−ｒ）個に代入される前記ダミーの値は、それぞれ異なる値であることを特徴とするエラー訂正回路。
【請求項７】
請求項１乃至６のいずれかのエラー訂正回路と、
前記エラー訂正回路の訂正対象となるデータを記憶する情報記録媒体にアクセスするためのアクセス手段と、
前記エラー訂正回路により訂正されたデータに基づき画像又は音を出力するための手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内符号と外符号を組み合わせた積符号によりエラー訂正を行うエラー訂正回路及びこれを用いた電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
マルチメディア時代の到来に伴い、高品質の画像データ、音データ等を記憶可能な大容量の光ディスクに対する要望が高まっている。このような背景の下で、近年、ＣＤ（Compact Disc）に変わる光ディスクとしてＤＶＤ（Digital Video Disc、Digital Versatile Disc）と呼ばれるものが脚光を浴びつつある。
【０００３】
このＤＶＤの規格においては、ＲＳＰＣ（Reed-Solomon Product Code、リードソロモン積符号）と呼ばれるエラー訂正手法が採用されている。そしてＤＶＤにおけるＥＣＣ（Error Correction Code）のブロックは３２ｋバイトを１単位とする大きなブロックとなっており、低い冗長度で高い訂正能力を確保している。例えば消失訂正を行えば、外符号ＰＯにより１６個までの消失訂正（１６重消失訂正）が可能であり、これによりＥＣＣブロックの１６行に相当するデータがすべて失われても回復できるようになる。
【０００４】
しかしながら、このように１６重消失訂正が可能であっても、例えば消失位置が１６個の場合と１５個の場合とで解くべき式やハードウェア構成やハードウェア制御を異ならせると、回路が大規模化すると共に制御が複雑化してしまう。
【０００５】
一方、この種のエラー訂正回路では、回路の小規模化、制御の簡易化を図りながらもエラー訂正処理の高速化を図る必要がある。
【０００６】
本発明は、以上のような課題を解決するためになされたものであり、その目的とするところは、回路の小規模化、制御の簡易化を図りながら高速なエラー訂正が可能なエラー訂正回路及びこれを用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明に係るエラー訂正回路は、内符号ＰＩと外符号ＰＯとを組み合わせた積符号によりエラー訂正を行うエラー訂正回路であって、前記内符号ＰＩによりＰＩ復号を行うＰＩ復号器と、前記外符号ＰＯに基づきＰＯ復号を行い、前記ＰＩ復号器により指定される消失位置についてのｊ重の消失訂正が可能なＰＯ復号器とを含み、前記ＰＯ復号器が、前記ＰＩ復号器により指定される消失位置の数ｒがｊよりも小さい場合には、消失位置以外の（ｊ−ｒ）個の位置をダミーの消失位置に設定してｊ重の消失訂正を行うことを特徴とする。
【０００８】
本発明によれば、消失位置の数ｒがｊの場合にはｊ重の消失訂正が行われる。一方、ｒがｊよりも小さい場合には、（ｊ−ｒ）個のダミーの消失位置が設定され、ｊ重の消失訂正が行われる。この場合、ダミーの消失位置は、消失位置以外の位置に設定される。このようにダミーの消失位置を設定することで、消失位置の数ｒがｊの場合とｊよりも小さい場合とを、同一のハードウェア構成又はハードウェア制御により実現できるようになる。これにより回路の小規模化、制御の簡易化を図れる。
【０００９】
また本発明は、前記ＰＯ復号器が、ｊ1重、ｊ2重、ｊ3重・・・・・・ｊs重の消失訂正が可能であり、前記ＰＩ復号器により指定される消失位置の数ｒがｊ1未満でｊ2よりも多い場合には、消失位置以外の（ｊ1−ｒ）個の位置をダミーの消失位置に設定してｊ1重の消失訂正を行い、ｒがｊ2未満でｊ3よりも多い場合には、消失位置以外の（ｊ2−ｒ）個の位置をダミーの消失位置に設定してｊ2重の消失訂正を行い・・・・・・・・・・・ｒがｊs未満の場合には、消失位置以外の（ｊs−ｒ）個の位置をダミーの消失位置に設定してｊs重の消失訂正を行うことを特徴とする。このようにすることで、消失位置の数に応じて消失訂正の種類を、ｊ1重、ｊ2重、ｊ3重・・・・・・ｊs重というように切り替えることが可能となる。これにより消失位置の数に応じた最適な種類の消失訂正を選択することが可能となり、処理の高速化を図れる。
【００１０】
また本発明は、前記ＰＯ復号器が、消失位置の数ｒがｊt以下（ｊt＜ｊS）の場合には、ｊt重のエラー訂正を行うことを特徴とする。このようにすることで、消失位置の数が少ない場合に、処理を更に簡易化、高速化できるようになる。
【００１１】
また本発明は、前記ＰＯ復号器が、
0003543598.tif 000002
と表される連立方程式を（αは有限体の原始元）、シンドロームＳ0〜Ｓj-1と、消失位置に基づき特定されるｉ1〜ｉj（０≦ｉ1，ｉ2・・・・ｉj≦Ｎ−１、Ｎは外符号ＰＯの符号長）とに基づいて解くことでｊ重の消失訂正を行い、前記ＰＩ復号器により指定される消失位置の数ｒがｊよりも小さい場合には、前記ｉ1〜ｉjの中の（ｊ−ｒ）個にダミーの値を代入して前記連立方程式の解を求めることを特徴とする。例えば消失位置の数ｒがｊである場合には、ｉ1〜ｉjに消失位置が代入されて連立方程式の解が求められる。一方、ｒがｊよりも小さい場合には、ｉ1〜ｉjの中の（ｊ−ｒ）個にダミーの値が代入されて連立方程式の解が求められる。このようにすることで、ダミーの値を代入するという簡易な手法でダミーの消失位置を設定することが可能となる。
【００１２】
また本発明は、α0〜αN-1以外の有限体の元の指数部を前記ダミーの値にすることを特徴とする。このようにすれば、消失位置となり得ない位置をダミーの消失位置とすることが可能となる。これにより、消失位置に応じてダミーの消失位置を動的に変化させる必要がなくなるため、制御を簡易化できる。
【００１３】
また本発明は、前記ｉ1〜ｉjの中の（ｊ−ｒ）個に代入される前記ダミーの値は、それぞれ異なる値であることを特徴とする。代入されるダミーの値の中に同じ値があると、誤った解が得られる可能性があるが、ダミーの値をそれぞれ異なる値にすることでこれを防止できる。
【００１４】
また本発明に係る電子機器は、上記のいずれかのエラー訂正回路と、前記エラー訂正回路の訂正対象となるデータを記憶する情報記録媒体にアクセスするためのアクセス手段と、前記エラー訂正回路により訂正されたデータに基づき画像又は音を出力するための手段とを含むことを特徴とする。本発明によれば、情報記録媒体から読み出されたデータに対するエラー訂正処理を高速化できる。これにより電子機器内部で行われる処理の高速化等を図れ、電子機器の快適な操作環境等をユーザーに提供できる。
【００１５】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００１６】
（実施形態１）
１．システム構成
図１に本実施形態のエラー訂正回路１１０を含む信号処理回路１００の機能ブロック図を示す。
【００１７】
ここで復調回路１０２は、ＤＶＤから読み出したデータの復調処理を行うものであり、例えばデータスライサ、ＰＬＬ、同期検出・保護回路などを含む。
【００１８】
エラー訂正回路１１０は、ＰＩ復号器１１２、ＰＯ復号器１１４を含み、後述する手法によりエラー訂正を行う。
【００１９】
デスクランブル回路１２０は、符号時にスクランブルされたデータをデスクランブルするものである。符号時にスクランブルすることで、０が連続して続くデータや１が連続して続くデータがＤＶＤに記録されることを防止できる。
【００２０】
ＤＶＤＥＤＣ回路１３０は、エラー訂正回路１１０によるエラー訂正後のデータのエラー検出を行うものである。このエラー検出を行うことによりエラー訂正回路１１０により誤訂正が行われても場合にも、これに対処できるようになる。
【００２１】
ＲＡＭ１４０は、データＲＡＭ１４２とポインタＲＡＭ１４４を含む。そしてエラー訂正回路１１０のエラー訂正の結果得られたエラーポインタはポインタＲＡＭ１４４に記憶される。
【００２２】
２．ＥＣＣブロック
図２（Ａ）に、ＤＶＤで規格化されているＥＣＣブロックの構造を示す。このＥＣＣブロックにより、図２（Ｂ）に示すような内符号ＰＩ、外符号ＰＯを用いた積符号（リードソロモン積符号）のエラー訂正が可能となる。そして図２（Ａ）に示すように、内符号ＰＩは、符号長１８２、情報シンボル数１７２、検査シンボル数１０の符号となっている。また外符号ＰＯは、符号長２０８、情報シンボル数１９２、検査シンボル数１６の符号となっている。従って、ＰＩを用いることで５重エラー訂正（５個のエラー位置と５個のエラー値）までが可能となる。またＰＯを用いることで８重エラー訂正（８個のエラー位置と８個のエラー値）あるいは１６重消失訂正（１６個のエラー値）までが可能となる。１６重消失訂正を行えば、最大１６行に相当する２９１２バイトのデータがすべて失われても回復可能となり、バーストエラーに対して高い訂正能力を確保することが可能となる。
【００２３】
３．符号化
本実施形態による復号化について説明する前に、ＤＶＤにおけるＲＳＰＣ（リードソロモン積符号）の符号化についてまず説明する。
【００２４】
符号時には、まず対象となるデータに外符号ＰＯを付加する。即ち、
ＧＰ０（Ｘ）｜ＦＯ（Ｘ）                                      （５）
が成り立つようなＰＯ（Ｂ192,m，Ｂ193,m，・・・Ｂ207,m）を求め付加する。即ちＧＰＯ（Ｘ）がＦＯ（Ｘ）で割り切れるようなＰＯを付加する。ここで、
ＦＯ（Ｘ）＝Ｂ0,mＸ207＋Ｂ1,mＸ206＋・・・＋Ｂ206,mＸ＋Ｂ207,m   （６）
ＧＰＯ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）・・・（Ｘ＋α15）             （７）
である。例えば図２（Ａ）の１列目（m＝０）では、Ｆ０（Ｘ）＝Ｂ0,0Ｘ207＋Ｂ1,0Ｘ206＋・・・＋Ｂ206,0Ｘ＋Ｂ207,0 が、ＧＰＯ（Ｘ）で割り切れるようなＰＯ（Ｂ192,0，Ｂ193,0，・・・Ｂ207,0）が付加される。
【００２５】
次に内符号ＰＩを付加する。即ち、
ＧＰＩ（Ｘ）｜ＦＩ（Ｘ）                                      （８）
ＦＩ（Ｘ）＝Ｂn,0Ｘ181＋Ｂn,1Ｘ180＋・・・＋Ｂn,180Ｘ＋Ｂn,181   （９）
ＧＰＩ（Ｘ）＝（Ｘ＋１）（Ｘ＋α）・・・(Ｘ＋α9）             （１０）
となるようなＰＩ（Ｂn,172，Ｂn,172，・・・Ｂn,181）を求め付加する。例えば図２（Ａ）の１行目（n＝０）では、Ｆ０（Ｘ）＝Ｂ0,0Ｘ181＋Ｂ0,1Ｘ180＋・・・＋Ｂ0,180Ｘ＋Ｂ0,181 が、ＧＰＩ（Ｘ）で割り切れるようなＰＩ（Ｂ0,172，Ｂ0,172，・・・Ｂ0,181）が付加される。
【００２６】
４．ＰＩ復号
次に図１のＰＩ復号器１１２が行うＰＩ復号について簡単に説明する。
【００２７】
本実施形態ではＰＩ復号器１１２において２重エラー訂正を行っている。図３にＰＩ復号器１１２の動作を説明するためのフローチャートを示す。図３に示すように本実施形態では以下に示す判断基準にしたがってＰＩによるエラー訂正を行っている。
【００２８】
（Ａ１）シンドロームＳ0〜Ｓ9がすべて０の場合にはエラー無しと判断し、ＰＩポインタを０に設定する（ステップＳＰ1〜ＳＰ3）。
【００２９】
なおこのＰＩポインタは図１のポインタＲＡＭ１４４に記憶される。またシンドロームについては後に詳述する。
【００３０】
（Ａ２）Ｓ0〜Ｓ9がすべて０ではなく且つＡ＝Ｂ＝Ｃ＝０の場合にはエラーが１個と判断し、１エラー訂正を行うと共にＰＩポインタを０に設定する（ＳＰ4〜ＳＰ7）。
【００３１】
なお本実施形態では、Ａ＝Ｓ0Ｓ2＋Ｓ1Ｓ1、Ｂ＝Ｓ0Ｓ3＋Ｓ1Ｓ2、Ｃ＝Ｓ1Ｓ3＋Ｓ2Ｓ2と定義している。
【００３２】
（Ａ３）Ａ、Ｂ、Ｃがすべて０でない場合にはエラーが２個と判断し、２エラー訂正を行うとともにＰＩポインタを０に設定する（ＳＰ8〜ＳＰ11）。
【００３３】
（Ａ４）上記（Ａ１）、（Ａ２）、（Ａ３）のどれにも当てはまらない場合には、エラーが３個以上と判断し、ＰＩポインタを１に設定する（ＳＰ12〜ＳＰ14）。
【００３４】
ＰＯ復号器１１４は、ＰＩ復号器１１２により以上のように設定されたＰＩポインタを参照すること、エラーの可能性がある位置である消失位置（イレージャポジション）を知ることができるようになる。
【００３５】
５．ＰＯ復号
次に図１のＰＯ復号器１１４が行うＰＯ復号について説明する。
【００３６】
▲１▼２重エラー訂正
本実施形態ではＰＯ復号器１１４において、まず２重エラー訂正（ｊt重エラー訂正）を試みる。一方、消失位置が３個以上であり、２重エラー訂正によってはエラーが残ってしまうと判定された場合には、後述するような１６重の消失訂正（ｊ重の消失訂正）を行う。
【００３７】
２重エラー訂正においては、図４のフローチャートに示すように以下に示す判断基準にしたがう。
【００３８】
（Ｂ１）シンドロームＳ0〜Ｓ15がすべて０の場合にはエラー無しと判断し、ＰＯポインタを０に設定する（ステップＴＰ1〜ＴＰ3）。
【００３９】
（Ｂ２）Ｓ0〜Ｓ15がすべて０ではなく且つＡ＝Ｂ＝Ｃ＝０の場合にはエラーが１個と判断し、１エラー訂正を行うと共にＰＯポインタを０に設定する（ＴＰ4〜ＴＰ7）。
【００４０】
（Ｂ３）Ａ、Ｂ、Ｃがすべて０でない場合にはエラーが２個と判断し、２エラー訂正を行うとともにＰＯポインタを０に設定する（ＴＰ8〜ＴＰ11）。
【００４１】
（Ｂ４）上記（Ｂ１）、（Ｂ２）、（Ｂ３）のどれにも当てはまらない場合には、１６重（ｊ重）の消失訂正を行うことになる（ＴＰ12、ＴＰ13）。
【００４２】
▲２▼ダミー消失位置の設定
さて、本実施形態の特徴は、ＰＩポインタを用いて指定される消失位置（イレージャポジション）の数ｒが、１６（＝ｊ）よりも小さい場合に、消失位置以外の（１６−ｒ）個の位置をダミーの消失位置に設定して、１６重の消失訂正を行う点にある。
【００４３】
例えば図５（Ａ）に示すように、１となるＰＩポインタの数が１６個の場合、即ちＰＩポインタにより指定される消失位置が１６個の場合には、通常の１６重消失訂正を行う。
【００４４】
一方、図５（Ｂ）に示すように、１となるＰＩポインタの数が１５個の場合、即ちＰＩポインタにより指定される消失位置が１５個の場合には、１個のダミーの消失位置を設定する。そしてＰＩポインタにより指定される１５個の消失位置と、この１個のダミーの消失位置とにより、１６重の消失訂正を行う。
【００４５】
また、図５（Ｃ）に示すように、１となるＰＩポインタの数が１４個の場合には、２個のダミーの消失位置を設定する。そしてＰＩポインタにより指定される１４個の消失位置と、これらの２個のダミーの消失位置とにより、１６重の消失訂正を行う。
【００４６】
ここでダミーの消失位置は、ＰＩポインタにより指定されることがありえない位置に設定することが望ましい。このような位置としては、図２（Ａ）の０〜２０７行以外の位置を考えることができる。
【００４７】
但し、図５（Ｄ）に示すように、０〜２０７行の位置であっても、ＰＩポインタが１となっていない位置ならば、ダミーの消失位置に設定できる。この場合には、１となるＰＩポインタの位置に応じて、ダミーの消失位置が動的に変化することになる。
【００４８】
図６に消失訂正時の本実施形態の動作を説明するためのフローチャートを示す。
【００４９】
図４のステップＴＰ１３において消失訂正を行うと判断された場合には、図６に示すように、ＰＩポインタをポインタＲＡＭ１４４から読み出す（ＴＰ14）。そして読み出されたＰＩポインタに基づいて消失位置の数が幾つであるかを判断する（ＴＰ15）。
【００５０】
消失位置の数が３〜１５個である場合には、ダミーの消失位置を設定する（ＴＰ16、ＴＰ17）。例えば消失位置が３個である場合には１６−３＝１３個のダミーの消失位置を、１５個であれば１６−１５＝１個のダミーの消失位置を設定する。そしてＰＩポインタにより指定される消失位置と、設定されたダミーの消失位置とにより、１６重の消失訂正を行う（ＴＰ19）。そしてＰＯポインタを０に設定する（ＴＰ20）。
【００５１】
一方、消失位置の数が１６個である場合には、ダミーの消失位置を設定することなく１６重の消失訂正を行い、ＰＯポインタを０に設定する（ＴＰ18、ＴＰ19、ＴＰ20）。
【００５２】
また、消失位置の数が１７個以上の場合には、ＰＯポインタを１に設定する（ＴＰ21、ＴＰ22）。ＰＯポインタが１に設定された場合には、ＤＶＤからデータを再度読み出す等の処理が行われることになる。
【００５３】
このように本実施形態によれば、消失位置の数が１６個でない場合には、それを補填するようにダミーの消失位置が設定される。これにより、消失位置の数が１６個の場合に使用するものと同様のハードウェア構成やハードウェア制御で、消失位置が３〜１５個の場合のエラー値を求めることが可能となる。
【００５４】
▲３▼消失訂正の種類の切り替え
さて、図６の手法を用いると、消失位置の数が例えば３個というように少ない場合にも、消失位置が１６個の場合と同様のハードウェア構成又はハードウェア制御でエラー値を求める必要があり、処理時間等が無駄になる可能性がある。
【００５５】
この問題を解決するために、例えば、消失位置の数が１０〜１６個の場合には１６重（ｊ1重）の消失訂正を行い３〜９個の場合には９重（ｊ2重）の消失訂正を行うようにすることが望ましい。
【００５６】
より具体的には図７のフロチャートに示すような処理を行う。
【００５７】
即ち、消失位置の数が３〜８個である場合にはダミーの消失位置を設定し（ＴＰ26、ＴＰ27）、例えば消失位置が３個である場合には９−３＝６個のダミーの消失位置を、８個であれば９−８＝１個のダミーの消失位置を設定する。そしてＰＩポインタにより指定される消失位置と、設定されたダミーの消失位置とにより、９重の消失訂正を行い、ＰＯポインタを０に設定する（ＴＰ29、ＴＰ30）。
【００５８】
一方、消失位置の数が９個である場合には、ダミーの消失位置を設定することなく９重の消失訂正を行い、ＰＯポインタを０に設定する（ＴＰ28、ＴＰ29、ＴＰ30）。
【００５９】
また、消失位置の数が１０〜１５個である場合にはダミーの消失位置を設定し（ＴＰ31、ＴＰ32）、例えば消失位置が１０個である場合には１６−１０＝６個のダミーの消失位置を、１５個であれば１６−１５＝１個のダミーの消失位置を設定する。そしてＰＩポインタにより指定される消失位置と設定されたダミーの消失位置とにより、１６重の消失訂正を行い、ＰＯポインタを０に設定する（ＴＰ34、ＴＰ35）。
【００６０】
一方、消失位置の数が１６個である場合には、ダミーの消失位置を設定することなく１６重の消失訂正を行い、ＰＯポインタを０に設定する（ＴＰ33、ＴＰ34、ＴＰ35）。
【００６１】
以上のような消失訂正を切り替える手法には、例えば９重消失訂正用のハードウェア構成又はハードウェア制御と１６重消失訂正用のハードウェア構成又はハードウェア制御とを、別々に用意する必要があるという不利点がある。しかしながら、例えば消失位置の数が８個である場合には、８個のダミーの消失位置を設定して１６重消失訂正を行うよりも、１個のダミーの消失位置を設定して９重消失訂正を行う方が、処理を高速化できる。
【００６２】
従って、ハードウェアが大規模化したりハードウェア制御が複雑化することをある程度犠牲にして、処理の高速化を優先する場合には、消失位置の数に基づき消失訂正の種類を切り替える本手法は有効なものとなる。
【００６３】
なお、切り替える消失訂正の種類は２種類に限らず、例えば１６重、９重、６重消失訂正というように、３種類以上の消失訂正を切り替えてもよい。
【００６４】
６．連立方程式の導出
次に１６重消失訂正における１６個のエラー値を求めるための１６元連立方程式の導出について説明する。
【００６５】
今、Ｂn（n ＝０、１・・・２０７）を正しいデータとする。但し、説明を簡単にするためにＢn,mをＢnと表記する。すると上式（６）より、
ＦＯ（Ｘ）＝Ｂ0Ｘ207＋Ｂ1Ｘ206＋・・・＋Ｂ206Ｘ＋Ｂ207         （１１）
となる。また上式（５）、（７）より、
ＧＰ０（Ｘ）｜ＦＯ（Ｘ）                                    （１２）
ＧＰ０（Ｘ）＝（Ｘ＋１）（Ｘ＋α）・・・（Ｘ＋α15）           （１３）
が成り立つ。従って、上式（１１）は、
ＦＯ（１）＝ＦＯ（α）＝ＦＯ（α2）＝・・・＝ＦＯ（α15）＝０  （１４）
と等価になる。
【００６６】
ここでＷi（ｉ＝０，１，・・・２０７）をＤＶＤから読み出したデータとし、
Ｗi＝Ｂi＋ｅi                                               （１５）
というようにＷiを正しいデータＢiとエラーデータｅiで表す。また、
ＦＷ（Ｘ）＝Ｗ0Ｘ207＋Ｗ1Ｘ206＋・・・＋Ｗ206Ｘ＋Ｗ207         （１６）
Ｅ（Ｘ）＝ｅ0Ｘ207＋ｅ1Ｘ206＋・・・＋ｅ206Ｘ＋ｅ207         （１７）
と定義する。すると、
0003543598.tif 000003
となる。すると上式（１４）より、
0003543598.tif 000004
が成り立つ。即ち、
ＦＷ（αj）＝Ｅ（αj）  （ｊ＝０，１，・・・１５）             （２０）
となる。ここで、
Ｓj＝ＦＷ（αj）                                            （２１）
と定義する。このＳjはシンドロームと呼ばれる。そして、
Ｓj＝Ｗ0(αj)207＋Ｗ1(αj)206＋・・・＋Ｗ206αj＋Ｗ207         （２２）
であり、Ｗ0，Ｗ１，・・・Ｗ207、αjは既知であるためＳjは既知の値となる。
【００６７】
求めたいのは上式（１７）のＥ（Ｘ）である。ここで上式（１７）において、ｉk（k＝１，２，・・・１６、０≦ｉk≦２０７）は既知となっている。また説明を簡単にするためにｉ1，ｉ2，・・・ｉ16でのエラーの値をε1，ε2，・・・ε16（εk＝ｅl、l＝207−ik）と表記する。すると、
Ｅ（Ｘ）＝ε1Ｘi1＋ε2Ｘi2＋・・・＋ε16Ｘi16                  （２３）
となる。ここで式（２０）、（２１）より、
0003543598.tif 000005
となる。従って、式（２３）、（２４）より、
0003543598.tif 000006
という１６元の連立方程式が成り立つ。ここでＳ0〜Ｓ1５は上式（２２）に示すように既知であり、ε1〜ε16に係る係数αi1〜α15i16（i1〜ｉ16）も既知である。そして式が１６個あるため１６個の未知数ε1〜ε16を求めることができる。なおαは有限体（ガロア体）の原始元であり、Ｓ0〜Ｓ15及びαi1〜α15i16は有限体の元になっている。
【００６８】
７．ＰＯ復号器のハードウェア構成
図８は、ＰＯ復号器１１４の構成例を示す機能ブロック図である。このＰＯ復号器１１４のハードウェア構成を利用することで上記の連立方程式（２５）の解を小規模な回路構成で高速に求めることができる。
【００６９】
制御回路１０は、ＰＯ復号器１１４全体の制御を行うものであり、ＰＯ復号器１１４内の各部分を適正に動作させるための制御信号等を出力する。
【００７０】
シンドローム生成部１２は、入力されるデータＷ0〜Ｗ207に基づき上式（２２）に従った演算を行い、シンドロームＳ0〜Ｓ15を求める。このシンドローム生成部１２の機能は、例えばレジスタやＥＸ＿ＯＲ（排他的論理和回路）などのハードウェアにより実現される。
【００７１】
定数項記憶部２０は、シンドローム生成部１２からのＳ0〜Ｓ15を初期値として記憶すると共に連立方程式の同値変形により得られる同値式の定数項を記憶する。この際、連立方程式のすべての同値式の定数項が常に記憶されるように定数項記憶部２０は制御される。
【００７２】
ＶＥ変換器２２は、ベクトル表現のデータを指数表現のデータに変換するものであり、その機能は例えばＲＯＭなどのハードウェアにより実現される。
【００７３】
乗除算器２４は、指数表現のデータの乗算又は除算を行うものであり、その機能は例えばＥＸ＿ＯＲなどのハードウェアにより実現される。乗除算器２４の入力データは指数表現になっているため、乗除算は指数の加減算で実現される。
【００７４】
第１の記憶部３０は乗除算器２４の乗除算結果を一時的に記憶するものであり、複数のレジスタを含む。またセレクタ３２は、第１の記憶部３０の中のいずれかのレジスタの出力あるいはセレクタ５２の出力を選択するためのものである。なお第１の記憶部３０は、セレクタ３２を介して乗除算器２４の入力に電気的に接続される構成となっている。
【００７５】
ＥＶ変換器３４は、指数表現のデータをベクトル表現のデータに変換するものであり、その機能は例えばＲＯＭなどのハードウェアにより実現される。
【００７６】
加算器３６は、ベクトル表現のデータの加算を行うものであり、その機能は例えばＥＸ＿ＯＲなどのハードウェアにより実現される。
【００７７】
第２の記憶部４０は加算器３６の加算結果を一時的に記憶するものであり、複数のレジスタを含む。またセレクタ４２は、第２の記憶部４０の中のいずれかのレジスタの出力を選択するものである。なお第２の記憶部４０は、セレクタ４２を介して加算器３６の入力に電気的に接続される構成となっている。
【００７８】
指数記憶部５０は、乗除算器２４や加算器３６の一方の入力を供給するためのものであり、複数のレジスタを含む。この指数記憶部５０は、連立方程式（２５）の係数αi1〜αi16の指数部であるｉ1〜ｉ16を記憶することになる。
【００７９】
指数記憶部５０には、ダミー値ｄｍ1〜ｄｍ16を記憶するダミー値記憶部５４が接続される。また指数記憶部５０には、ＰＩポインタにより指定される消失位置ｅｐ1、ｅｐ2、ｅｐ3・・・・・が入力される。
【００８０】
セレクタ５２は、指数記憶部５０の中のいずれかのレジスタの出力を選択する。この場合、どのレジスタの出力を選択するかは、制御回路１０が制御する。
【００８１】
８．連立方程式の解導出アルゴリズム
次に本実施形態の解導出アルゴリズムについて説明する。この解導出アルゴリズムによれば、図８のハードウェア構成を有効利用して、高速に連立方程式の解を求めることができる。
【００８２】
なお説明を簡単にするために、未知数が４個の場合、即ち４元連立方程式の場合を例にとり説明を行う。この場合、解くべき式は、
0003543598.tif 000007
となる。ここでＳ0〜Ｓ3は、定数項記憶部２０の中のレジスタＲ１〜Ｒ４に初期値として記憶される。
【００８３】
まず下記のようにしてε4を消去する。なお要素の個数が２l（ｌは整数）の有限体上では加算と減算は等価になる。従って、同じ値を加算すると０になる。
0003543598.tif 000008
上記の３つの式を各々(Ｓ0)1 、(Ｓ1)1 、(Ｓ2)1 と置く。
0003543598.tif 000009
これらの(Ｓ0)1 、(Ｓ1)1 、(Ｓ2)1を、定数項記憶部２０のレジスタＲ2、Ｒ3、Ｒ4に記憶する。即ちそれまでレジスタＲ2、Ｒ3、Ｒ4に記憶されていたＳ1、Ｓ2、Ｓ3の上に上書きする。
【００８４】
次に下記のようにしてε3を消去する。
0003543598.tif 000010
これらの式を下記のように(Ｓ0)2、(Ｓ1)2と置き、定数項記憶部２０のレジスタＲ3、Ｒ4に記憶する（(Ｓ1)1 、(Ｓ2)1と置き換える）。
0003543598.tif 000011
次に下記のようにしてε2を消去する。
【００８５】
0003543598.tif 000012
この式を(Ｓ0)3と置き、定数項記憶部２０のレジスタＲ4に記憶する（(Ｓ1)2と置き換える）。
【００８６】
この段階で定数項記憶部２０のレジスタＲ1、Ｒ2、Ｒ3、Ｒ4に記憶されているのは、各々、
0003543598.tif 000013
となる。
【００８７】
図９は、上記の式（２７）〜（３４）の演算を模式的に示したものである。なおａ＝αi1、ｂ＝αi2、ｃ＝αi3、ｄ＝αi4と表記している。
【００８８】
図９に示すように、式（２７）、（２８）、（２９）に示したε4を消去する同値変形では、ｄＲ1＋Ｒ2、ｄＲ２＋Ｒ3、ｄＲ3＋Ｒ4を演算し、その結果を各々、レジスタＲ2、Ｒ3、Ｒ4に記憶している。また式（３１）、（３２）に示したε3を消去する同値変形では、ｃＲ2＋Ｒ3、ｃＲ3＋Ｒ4を演算し、その結果を各々、レジスタＲ３、Ｒ４に記憶している。また式（３４）に示したε2を消去する同値変形では、ｂＲ3＋Ｒ4を演算し、その結果を、レジスタＲ４に記憶している。
【００８９】
以上のように本実施形態では、式ｄＲ1＋Ｒ2、ｄＲ２＋Ｒ3、ｄＲ3＋Ｒ4、ｃＲ2＋Ｒ3、ｃＲ3＋Ｒ4、ｂＲ3＋Ｒ4の値をＶＥ変換器２２、乗除算器２４、ＥＶ変換器３４、加算器３６等を用いて求め、求められた式の値を、連立方程式のすべての同値式の定数項が定数項記憶部２０に常に記憶されるように定数項記憶部２０に戻している。例えば図９において式ｄＲ1＋Ｒ2の値をレジスタＲ1に上書きせずにＲ2に上書きすることで、ε4に関する情報が失われε4の解が導出不能になることを防いでいる。また式ＣＲ2＋Ｒ3の値をレジスタＲ2に上書きせずにＲ3に上書きすることで、ε3に関する情報が失われることを防いでいる。このようにすることで、少ない記憶容量の定数項記憶部２０を用いて、多元の連立方程式であっても効率よく解を求めることが可能となる。
【００９０】
次に式（３５）から以下のようにして未知数を順次減らして行く。
【数１】
0003543598.tif 000014
【数２】
0003543598.tif 000015
【数３】
0003543598.tif 000016
【数４】
0003543598.tif 000017
【数５】
0003543598.tif 000018
【数６】
0003543598.tif 000019
【数７】
0003543598.tif 000020
【数８】
0003543598.tif 000021
【数９】
0003543598.tif 000022
【数１０】
0003543598.tif 000023
【数１１】
0003543598.tif 000024
【数１２】
0003543598.tif 000025
図１０、図１１は、上記の式（３６）〜（４７）の演算を模式的に示したものである。図１０、図１１に示すように、これらの演算では、まずＲ4のε1にかかる係数(ａ＋ｂ)(ａ＋ｃ)(ａ＋ｄ)の乗積数を順次減らしながらＲ4をＲ3、Ｒ2、Ｒ1に加算し、Ｒ3、Ｒ2、Ｒ1からε1を順次消去する。次に、Ｒ3のε2にかかる係数(ｂ＋ｃ)(ｂ＋ｄ)の乗積数を順次減らしながらＲ3をＲ2、Ｒ1に加算し、Ｒ2、Ｒ1からε2を順次消去する。次に、Ｒ2のε3にかかる係数(ｃ＋ｄ)を１にしてＲ2をＲ1に加算し、Ｒ1からε3を消去している。以上のようにしてエラー値ε1〜ε4が求められることになる。
【００９１】
９．ハードウェアの動作
例えば上式（２７）のαi4Ｓ０＋Ｓ１を演算する際のハードウェア動作は以下のようになる。
【００９２】
まず図１２（Ａ）に示すように、i4が指数記憶部５０から読み出され、セレクタ５２、３２、乗除算器２４を介して第１の記憶部３０のレジスタに記憶される。
【００９３】
次に図１２（Ｂ）に示すように、定数項記憶部２０のレジスタＲ1からＳ0が読み出される。そしてこのＳ0をＶＥ変換器２２で指数表現に変換したものと、第１の記憶部３０のレジスタに記憶されているi4とが乗除算器２４で乗算（指数同士の加算）される。そして乗算結果であるαi4Ｓ0の指数部分が、第１の記憶部３０に記憶される。
【００９４】
次に図１２（Ｃ）に示すように、Ｓ1が、レジスタＲ2から乗除算器２４及び加算器３６に同時に出力される。そして、乗除算器２４がαi4とＳ1の乗算を行い、それと同時に加算器３６がαi4Ｓ0とＳ1の加算を行う。このようにして上式（２７）のαi4Ｓ0＋Ｓ1が求められる。なお乗除算器２４により得られた乗算値αi4Ｓ1は、上式（２８）の演算に用いられる。
【００９５】
１０．ダミー値の設定
ＰＩポインタにより指定される消失位置の数ｒが１６個である場合には、指数記憶部５０のｉ1〜ｉ16には、ＰＩポインタにより指定される消失位置ｅｐ1〜ｅｐ16がそのまま代入され、連立方程式の解が求められる。
【００９６】
一方、ＰＩポインタにより指定される消失位置の数ｒが３〜１５個である場合には、ｉ1〜ｉ16の中の（１６−ｒ）個に対して、ダミー値記憶部５４に記憶されるダミー値が代入され、連立方程式の解が求められる。
【００９７】
より具体的には指数記憶部５０、ダミー値記憶部５４は以下のように動作する。  即ち図１３（Ａ）に示すように、指数記憶部５０は、初期状態では、ダミー値記憶部５４からのダミー値ｄｍ1〜ｄｍ16を記憶する。そして図１３（Ｂ）、（Ｃ）に示すように消失位置ｅｐ1、ｅｐ2が順次入力されると、指数記憶部５０の記憶内容は順次シフトする。
【００９８】
例えば、消失位置の数が１４個であり、指数記憶部５０に入力される消失位置がｅｐ1〜ｅｐ14である場合には、指数記憶部５０の最終的な記憶内容は図１３（Ｄ）に示すようになる。即ちｉ1、ｉ2の位置にダミー値ｄｍ1、ｄｍ2が記憶され、ｉ3〜ｉ16の位置にｅｐ1〜ｅｐ14が記憶される。つまりこの場合には、１６−１４＝２個のダミー値が設定されることになる。
【００９９】
また消失位置の数が１３個であり、指数記憶部５０に入力される消失位置がｅｐ1〜ｅｐ13である場合には、ｉ1、ｉ2、ｉ3の位置にダミー値ｄｍ1、ｄｍ2、ｄｍ3が記憶され、ｉ4〜ｉ16の位置にｅｐ1〜ｅｐ13が記憶される。即ちこの場合には、１６−１３＝３個のダミー値が設定されることになる。
【０１００】
なおダミー値記憶部５４には、α0〜α207以外の有限体の元の指数部をダミー値ｄｍ1〜ｄｍ16として記憶しておくことが望ましい。即ち、上式（２５）において、０≦ｉ1，ｉ2・・・・ｉ16≦２０７となる。つまりαi1〜αi16は、必ずα0〜α207の中のいずれかであり、α0〜α207以外の値をとることはない。従って、α0〜α207以外の有限体の元の指数部をダミー値ｄｍ1〜ｄｍ16にしておけば、ｄｍ1〜ｄｍ16がｉ1〜ｉ16と常に等しくならないことを保証できる。この結果、ｉ1〜ｉ16の値によってダミー値ｄｍ1〜ｄｍ16を動的に変化させる必要がなくなり、制御の簡易化を図れる。
【０１０１】
なお、ダミー値の中に同じ値があると、連立方程式の解として誤った解が得られる可能性がある。そこで本実施形態では、ダミー値ｄｍ1〜ｄｍ16をそれぞれ異なった値にしている。このようにすることで、誤った解が得られるのを防止できる。
【０１０２】
１１．消失訂正の種類の切り替え
図７で説明した消失訂正の種類の切り替えは以下のようにして実現できる。
【０１０３】
説明を簡単にするために、例えば切り替える消失訂正の種類が４重消失訂正と３重消失訂正である場合を考える。この場合、４重消失訂正は上式（２７）〜（４７）に示すアルゴリズムで実現される。一方、３重消失訂正は以下に示すアルゴリズムで実現する。
【０１０４】
ここで解くべき式は、
0003543598.tif 000026
となる。上記のＳ0〜Ｓ2は、定数項記憶部２０の中のレジスタＲ１〜Ｒ３に初期値として記憶される。
【０１０５】
まず下記のようにしてε3を消去する。
【０１０６】
αi3Ｓ0＋Ｓ1＝    (αi1＋αi3)ε1＋    (αi2＋αi3)ε2        （４９）
αi3Ｓ1＋Ｓ2＝αi1(αi1＋αi3)ε1＋αi2(αi2＋αi3)ε2        （５０）
上記の２つの式を各々(Ｓ0)1 、(Ｓ1)1 と置く。
(Ｓ0)1＝     (αi1＋αi3)ε1＋    (αi2＋αi3)ε2             （５１）
(Ｓ1)1＝ αi1(αi1＋αi3)ε1＋αi2(αi2＋αi3)ε2             （５２）
これらの(Ｓ0)1 、(Ｓ1)1 を、定数項記憶部２０のレジスタＲ2、Ｒ3に記憶する。即ちそれまでレジスタＲ2、Ｒ3に記憶されていたＳ1、Ｓ2の上に上書きする。
【０１０７】
次に下記のようにしてε2を消去する。
αi2(Ｓ0)1＋(Ｓ1)1＝(αi1＋αi2)(αi1＋αi3)ε1               （５３）
この式を下記のように(Ｓ0)2と置き、定数項記憶部２０のレジスタＲ3に記憶する。
(Ｓ0)2＝(αi1＋αi2)(αi1＋αi3)ε1                           （５４）
この段階で定数項記憶部２０のレジスタＲ1、Ｒ2、Ｒ3に記憶されているのは、各々、
0003543598.tif 000027
となる。
【０１０８】
次に式（５５）から以下のようにして未知数を順次減らして行く。
【数１３】
0003543598.tif 000028
【数１４】
0003543598.tif 000029
【数１５】
0003543598.tif 000030
【数１６】
0003543598.tif 000031
【数１７】
0003543598.tif 000032
【数１８】
0003543598.tif 000033
以上のようにしてエラー値ε1〜ε3が求められる。
【０１０９】
４重消失訂正を行う場合には、図８の各ブロックは、制御回路１０の制御の下で上式（２６）〜（４７）の手順にしたがった演算を行う。これによりエラー値ε1〜ε4が求められる。一方、３重消失訂正を行う場合には、図８の各ブロックは、制御回路１０の制御の下で上式（４８）〜（６１）の手順にしたがった演算を行う。これによりエラー値ε1〜ε3が求められる。
【０１１０】
このように４重消失訂正と３重消失訂正の切り替えは、図８の各ブロックが行う演算の手順を切り替えることで実現される。同様にして図７で説明した１６重消失訂正と９重消失訂正の切り替えも、図８の各ブロックが行う演算の手順を切り替えることで実現される。
【０１１１】
（実施形態２）
実施形態２は、実施形態１のエラー訂正回路を含む電子機器に関する実施例であり、図１４にその内部機能ブロック図の一例を示す。
【０１１２】
ＤＶＤなどの情報記録媒体３００に記憶されるデータは、アクセス部３０２により読み出される。このアクセス部３０２は、ＤＶＤを回転させるためのモータや、ＤＶＤのデータを読み出すための光学系などを含む。なお情報記録媒体３００が書き込み可能なＤＶＤ−ＲＡＭ等である場合には、アクセス部３０２は書き込み手段としても機能する。
【０１１３】
アクセス部３０２により読み出されたデータは信号処理回路１００に入力される。この信号処理回路１００は、実施形態１で説明した復調回路１０２、エラー訂正回路１１０、デスクランブル回路１２０、ＤＶＤＥＤＣ回路１２０などを含む。
【０１１４】
信号処理回路１００は、バス３１２を介してＣＰＵ３１０に接続される。このＣＰＵ３１０は、電子機器全体の制御等を行うものである。
【０１１５】
入力部３１４は、電子機器にデータを入力するためのものであり、例えばリモコンやキーボードがこれに相当する。またメモリ３１６は、処理データ等を記憶するためのものであり、Ｄ／Ａ変換器３２２は、信号処理回路１００からのデジタルデータをアナログデータに変換するためのものである。更に画像出力部３１８、音出力部３２０は、信号処理回路１００からのデータに基づく画像や音を出力するためのものである。
【０１１６】
図１５（Ａ）に、電子機器の１つであるカーナビゲーションシステムの外観図の例を示す。カーナビゲーションシステムの操作はリモコン３５０（入力部）を用いて行われる。地図データや音声データはＤＶＤ３５２（情報記録媒体）に記録されている。このナビゲーションシステムにより生成された画像や音はディスプレイ３５４（画像出力部）や図示しないスピーカ（音出力部）により外部に出力される。
【０１１７】
図１５（Ｂ）に、電子機器の１つであるパーソナルコンピュータの外観図の例を示す。パーソナルコンピュータへのデータ入力はキーボード３６０（入力部）を用いて行われる。画像や音などの各種データはＤＶＤ３６２（情報記録媒体）に記録されている。このパーソナルコンピュータより生成された画像や音はディスプレイ３６４（画像出力部）やスピーカ３６６（音出力部）により外部に出力される。
【０１１８】
なお本発明のエラー訂正回路を適用できる電子機器としては、上記以外にも例えば、電子ブック、オーディオ機器、ゲーム装置、電子手帳など種々のものを考えることができる。
【０１１９】
なお、本発明は上記実施形態１、２に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２０】
例えばＰＩ復号、ＰＯ復号での処理は、図３〜図７で説明したものに限らず種々の変形実施が可能である。
【０１２１】
またＰＯ復号器のハードウェア構成や動作は図８〜図１２（Ｃ）で説明したものに限られず、種々の変形実施が可能である。例えば１６重消失訂正、９重消失訂正、６重消失訂正を行う場合の１６元、９元、６元の連立方程式は下式のようになる。
【数１９】
0003543598.tif 000034
【数２０】
0003543598.tif 000035
【数２１】
0003543598.tif 000036
本発明では、図８〜図１２（Ｃ）で説明した手法に限らず、これらの連立方程式を下式に示すような解の公式に基づいて解いてもよい。
【数２２】
0003543598.tif 000037
【数２３】
0003543598.tif 000038
【数２４】
0003543598.tif 000039
またダミーの消失位置の設定手法も図１３（Ａ）〜（Ｄ）で説明したものに限らず種々の変形実施が可能である。
【０１２２】
また本発明は、ＤＶＤにおけるエラー訂正のみならず、種々のエラー訂正に適用可能である。
【０１２３】
【図面の簡単な説明】
【図１】エラー訂正回路を含む信号処理回路の構成例を示す機能ブロック図である。
【図２】図２（Ａ）、（Ｂ）は、ＥＣＣブロックについて説明するための図である。
【図３】ＰＩ復号時の動作について説明するためのフローチャートである。
【図４】ＰＯ復号時における２重エラー訂正について説明するためのフローチャートである。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はダミーの消失位置の設定について説明するための図である。
【図６】ダミーの消失位置の設定して行う１６重消失訂正について説明するためのフローチャートである。
【図７】消失訂正の種類の切り替えについて説明するためのフローチャートである。
【図８】ＰＯ復号器の構成例を示す機能ブロック図である。
【図９】解導出アルゴリズムによる演算を模式的に表した図である。
【図１０】解導出アルゴリズムによる演算を模式的に表した図である。
【図１１】解導出アルゴリズムによる演算を模式的に表した図である。
【図１２】図１２（Ａ）〜（Ｃ）はハードウェア動作について説明するための図である。
【図１３】図１３（Ａ）〜（Ｄ）は、ダミー値の設定について説明するための図である。
【図１４】実施形態２に係る電子機器の機能ブロック図の一例である。
【図１５】図１５（Ａ）、（Ｂ）は、実施形態２に係る電子機器の外観図の一例である。
【符号の説明】
１０    制御回路
１２    シンドローム生成部
２０    定数項記憶部
２２    ＶＥ変換器
２４    乗除算器
３０    第１の記憶部
３２    セレクタ
３４    ＥＶ変換器
３６    加算器
４０    第２の記憶部
４２    セレクタ
５０    指数記憶部
５２    セレクタ
５４    ダミー値記憶部
１００  信号処理回路
１０２  復調回路
１１０  エラー訂正回路
１１２  ＰＩ復号器
１１４  ＰＯ復号器
１２０  デスクランブル回路
１３０  ＤＶＤＥＤＣ回路
１４０  ＲＡＭ
１４２  データＲＡＭ
１４４  ポインタＲＡＭ
【図１】
0003543598.tif 000040
【図２】
0003543598.tif 000041
【図３】
0003543598.tif 000042
【図４】
0003543598.tif 000043
【図５】
0003543598.tif 000044
【図６】
0003543598.tif 000045
【図７】
0003543598.tif 000046
【図８】
0003543598.tif 000047
【図９】
0003543598.tif 000048
【図１０】
0003543598.tif 000049
【図１１】
0003543598.tif 000050
【図１２】
0003543598.tif 000051
【図１３】
0003543598.tif 000052
【図１４】
0003543598.tif 000053
【図１５】
0003543598.tif 000054