(57)【特許請求の範囲】
【請求項１】
半導体基板上に下部電極を形成する段階と、
誘電体膜を形成するための前処理として、前記下部電極の上に形成された自然酸化膜の除去及び前記下部電極の欠陥を取り除くために、窒素を含有するガス及び酸素を含有するガスを同時に供給して、前記下部電極をプラズマ処理する段階と、
前記プラズマ処理された下部電極上に誘電体膜を形成する段階と、
前記誘電体膜上に上部電極を形成する段階とを含み、
前記窒素を含有するガスは、ＮＨ３又はＮ２であり、前記酸素を含有するガスは、Ｏ２又は−ＯＨ基含有ガスであることを特徴とする半導体装置のキャパシタ製造方法。
【請求項２】
前記プラズマ処理する段階は、１０〜５０Ｗのプラズマ出力パワー、５〜５００秒のプラズマ処理時間、１００ｍＴｏｒｒ〜５０ｍＴｏｒｒのプラズマ処理圧力、２００〜５００℃のプラズマ処理温度の条件で行われることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【請求項３】
前記誘電膜は、シリコン窒化膜、シリコン酸化膜、Ｔａ2Ｏ5膜、ＴｉＯ2膜、イットリウム（Ｙ）酸化膜、バナジウム（Ｖ）酸化膜、ニオブ（Ｎｂ）酸化膜及びシリコン（Ｓｉ）酸化膜からなる群から選ばれるいずれか一つで構成される単一膜又はその組み合わせによる多重膜で形成されることを特徴とする請求項１に記載の半導体装置のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に薄膜化が可能であり、優れる電気的な特性を有する誘電体膜を備える半導体装置のキャパシタ製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化に伴い、セルの面積は縮まり、動作電圧は低くなりつつある。したがって、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）構成素子の一つであるキャパシタはその投影面積の縮小にもかかわらず、記憶素子の動作に必要な電荷量を確保すべきである。電荷量が十分でなければ、素子にソフトエラーが発生したり、リフレッシュタイムが短くなるなどの各種の問題が発生する。
【０００３】
電荷量Ｑは、キャパシタに印加される動作電圧Ｖと、そのキャパシタのキャパシタンスＣにより決められる。しかしながら、ＤＲＡＭの高集積化に伴われる動作電圧は漸次低くなるので、特定の値以上の電荷量を蓄積させるための方法はキャパシタンスを増大させる方法しかない。したがって、小さい面積でも十分なキャパシタンスを確保することが今の課題である。
【０００４】
キャパシタンスＣは次の式のように表される。
【０００５】
Ｃ＝ε０  εＡ／ｄ  …（式１）
ここで、ε０  は真空の誘電率、εは誘電体膜の誘電定数、Ａはキャパシタ電極の有効面積、ｄは誘電体膜の有効厚さを示す。この式によれば、キャパシタンスＣは誘電体膜の誘電定数と電極の有効面積に比例するが、誘電体膜の厚さには反比例する。
【０００６】
したがって、キャパシタンスを増大させる方法としては、
１）電極の面積を増加させる方法、
２）誘電体膜の厚さを減少させる方法、
３）誘電体膜の誘電率を向上させる方法がある。
【０００７】
この方法のうち、誘電膜の厚さを減少させる方法では、誘電体膜の厚さを減少させるため、ストレージ電極、すなわち下部電極の表面に形成された自然酸化膜を取り除かなければならない。
【０００８】
特に、誘電体膜として誘電定数が２２〜２５程度の酸化タンタル（Ｔａ２  Ｏ５  ）膜を用いるキャパシタの場合は、下部電極のポリシリコンと酸化タンタル膜との界面で自然酸化膜が成長する。したがって、等価酸化膜を３５Å未満として薄膜化することが困難である。かつ、自然酸化膜が不均一に成長するので、漏れ電流密度が増える問題もある。
【０００９】
このようなキャパシタの下部電極に形成された自然酸化膜を取り除くか、窒化処理して等価酸化膜の厚さを減少させるため、従来には下部電極の表面をＨＦ（ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ  ）溶液処理、ＲＴＮ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｎｉｔｒｉｄａｔｉｏｎ  ）又はチューブ窒化処理するなどの方法が用いられた。しかしながら、ＨＦ溶液を用いて自然酸化膜を取り除く方法では、下部電極の表面に凹凸が発生して平坦な表面が得にくい。したがって、そのような下部電極に成長する誘電体膜は不均一に形成されるので、その結果、上部電極を通して印加される電流が誘電体膜で局部的に厚さが薄い部分に集中して漏れ電流が増えるという問題がある。かつ、窒化処理により自然酸化膜を取り除く方法では、自然酸化膜を窒化させる温度を半導体装置のトランジスタ特性の変化を防止するための熱的制限水準である９００℃以下に制限すべきなので、自然酸化膜がＳｉ３  Ｎ４  膜に完全に窒化されず、ＳｉＯＮ膜となる。ＳｉＯＮ膜は窒化膜に比べて誘電率が低いため、キャパシタンスの低下をもたらす。
【００１０】
したがって、かかる問題を解決するため、従来にはキャパシタンスの下部電極と誘電体膜との界面に自然酸化膜の成長を抑制させる方法として、下部電極に誘電体膜を形成する前に下部電極をプラズマＮＨ３  （以下、“ｐ−ＮＨ３  ”という）で前処理する方法が開示されている。この方法によれば、誘電体膜における漏れ電流が比較的低くなる。しかしながら、ｐ−ＮＨ３  前処理にのみ依存することは、漏れ電流に関連する電気的な特性を向上させるには限界がある。
【００１１】
【発明が解決しようとする課題】
したがって、本発明の目的は薄い寸法でより優れる電気的な特性を有する誘電体膜を備えるキャパシタの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために本発明は、半導体基板上に下部電極を形成する段階と、誘電体膜を形成するための前処理として、前記下部電極の上に形成された自然酸化膜の除去及び前記下部電極の欠陥を取り除くために、窒素を含有するガス及び酸素を含有するガスを同時に供給して、前記下部電極をプラズマ処理する段階と、前記プラズマ処理された下部電極上に誘電体膜を形成する段階と、前記誘電体膜上に上部電極を形成する段階とを含むことを特徴とする半導体装置のキャパシタ製造方法を提供する。
【００１４】
前記窒素を含有するガスは、ＮＨ3又はＮ2であり、前記酸素を含有するガスは、Ｏ2又は−ＯＨ基含有ガスである。
【００１５】
望ましくは、前記プラズマ処理段階は、１０〜５０Ｗのプラズマ出力パワ−、５〜５００秒のプラズマ処理時間、１００ｍＴｏｒｒ〜５０ｍＴｏｒｒのプラズマ処理圧力、２００〜５００℃のプラズマ処理温度の条件で行われる。
【００１６】
かつ、望ましくは、前記誘電体膜は、シリコン窒化膜、シリコン酸化膜、Ｔａ２  Ｏ５  膜、ＴｉＯ２  膜、イットリウム（Ｙ）酸化膜、バナジウム（Ｖ）酸化膜、ニオブ（Ｎｂ）酸化膜及びシリコン（Ｓｉ）酸化膜からなる群から選ばれるいずれか一つで構成される単一膜又はその組み合わせによる多重膜で形成される。
【００１７】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
【００１８】
［実施例］
図１乃至図３は本発明の望ましい実施例に応じて半導体装置のキャパシタ製造方法を説明するための断面図である。
【００１９】
図１は下部電極１５を形成する段階を示す。具体的に説明すると、絶縁膜１３で覆われた半導体基板１１の上にキャパシタの下部電極１５を形成する。前記下部電極１５としては、ポリシリコン、Ｔａ、Ｔｉ、Ｐｔ、Ｍｏ、Ｔａ窒化膜、Ｔｉ窒化膜及びＭｏ窒化膜からなる群から選ばれるいずれか一つで構成される単一膜またはその組み合わせによる多重膜で構成されることができる。
次いで、前記下部電極１５の上に形成された自然酸化膜の除去及び下部電極１５の欠陥を取り除くための前処理によれば、前記下部電極１５は窒素及び酸素を含有するガスによるプラズマ１６で処理される。このため、前記下部電極１５の上に窒素を含有するガス及び酸素を含有するガスを順次に又は同時に連続的に供給する。窒素を含有するガスとしては、ＮＨ３  、Ｎ２  Ｏ、Ｎ２  などを用い、酸素を含有するガスとしては、Ｎ２  Ｏ、Ｏ２  、−ＯＨ基含有ガスなどを用いることができる。具体的に、前記下部電極１５を前処理するため、ｐ−ＮＨ３  処理とプラズマＯ２  （以下、“ｐ−Ｏ２  ”という）処理を順次に又は同時に行うか、あるいは、プラズマＮ２  Ｏ（以下、“ｐ−Ｎ２  Ｏ”という）処理のみを行うことができる。
【００２０】
本発明によるプラズマ処理条件としては、プラズマ出力パワーは１０〜５０Ｗ、プラズマ処理時間は５〜５００秒、プラズマ処理圧力は１００ｍＴｏｒｒ〜５０ｍＴｏｒｒ、プラズマ処理温度は２００〜５００℃とする。
【００２１】
図２は誘電体膜１７を形成する段階を示す。ここで、前記プラズマ処理された下部電極１５に、例えばシリコン窒化膜、シリコン酸化膜、Ｔａ２  Ｏ５  膜またはＴｉＯ２  膜からなる誘電体膜１７を約９０Åの厚さで蒸着する。または、前記誘電体膜１７は上述したような酸化膜のほかにも、イットリウム（Ｙ）酸化膜、バナジウム（Ｖ）酸化膜、ニオブ（Ｎｂ）酸化膜及びシリコン（Ｓｉ）酸化膜からなる群から選ばれるいずれか一つによる単一膜またはその組み合わせによる多重膜で形成されることもできる。その後、前記誘電体膜１７をＯ３  雰囲気で約３００℃の温度で約１５分間１次のアニーリングを行った後、Ｏ２  雰囲気で約８００℃の温度で約３０分間２次のアニーリングを行う。
【００２２】
図３は上部電極１９を形成する段階を示す。具体的には、前記誘電体膜１７の上にポリシリコン、Ｔａ、Ｔｉ、Ｐｔ、Ｍｏ、Ｔａ、窒化膜、Ｔｉ窒化膜、Ｍｏ窒化膜からなる群から選ばれるいずれか一つによる単一膜またはその組み合わせによる多重膜で構成される上部電極１９を形成する。
【００２３】
その後、約７５０℃で約３０分間１次のアニーリングを行った後、約８３０℃で約３０分間２次のアニーリングを行うことにより、キャパシタ２０を形成する。
【００２４】
［比較例］
図４Ａ及び図４Ｂは半導体装置のキャパシタ誘電体膜を形成するための下部電極の表面の前処理方法として、ＲＴＮ（●）、ｐ−ＮＨ３  （○）、ｐ−Ｎ２  Ｏ（□）、（ｐ−ＮＨ３  ）＋（ｐ−Ｏ２  ）（◇）処理を施す場合の各条件による等価酸化膜の厚さ及び漏れ電流密度の蓄積分布率をそれぞれ示すグラフである。
【００２５】
図４Ａ及び図４Ｂからわかるように、誘電体膜を形成するための前処理方法として、従来のようにＲＴＮ処理する場合またはｐ−ＮＨ３  処理する場合に比べて、本発明により窒素及び酸素を含有するガスによるプラズマ処理を行う場合、すなわち、ｐ−Ｎ２  Ｏ、（ｐ−ＮＨ３  ）＋（ｐ−Ｏ２  ）処理を施す場合、薄い厚さの等価酸化膜でも優れる電気的な特性が得られた。
【００２６】
図５は半導体装置のキャパシタの誘電体膜を形成するための前処理方法として、ＲＴＮ（ａ）、ｐ−ＮＨ３  （ｂ）、ｐ−Ｎ２  Ｏ（ｃ）、（ｐ−ＮＨ３  ）＋（ｐ−Ｏ２  ）（ｄ）処理を行った各場合に対してバイアス電界が印加されたときの漏れ電流の測定結果を示す。
【００２７】
図５からわかるように、誘電体膜に同じ電界が印加されたとき、従来のようにＲＴＮ処理またはｐ−ＮＨ３  処理する場合に比べて、本発明に応じて窒素及び酸素を含有するガスによるプラズマ処理を行う場合が漏れ電流の特性が優れた。
【００２８】
【発明の効果】
上述したように、誘電体膜を形成するための前処理方法として、下部電極の表面を窒素を含有するガスによるプラズマ処理及び酸素を含有するプラズマ処理の二重処理を行って半導体装置のキャパシタを製造することにより、下部電極と誘電体膜との界面における酸化膜の成長を抑制することができる。これにより、比較的小さい厚さの等価酸化膜でも優れる電気的な特性を有するキャパシタが得られる。
【００２９】
以上、本発明の具体的な実施例を詳しく説明したが、本発明は前記実施例に限るものでなく、本発明の技術的な思想の範囲内で当分野の通常の知識を持つ者により様々な変形が可能である。
【図面の簡単な説明】
【図１】本発明の望ましい実施例による半導体装置のキャパシタ製造方法を説明するための断面図である。
【図２】本発明の望ましい実施例による半導体装置のキャパシタ製造方法を説明するための断面図である。
【図３】本発明の望ましい実施例による半導体装置のキャパシタ製造方法を説明するための断面図である。
【図４】（Ａ）及び（Ｂ）は、それぞれキャパシタの誘電体膜を形成するための各前処理方法に対する等価酸化膜及び漏れ電流密度の蓄積分布率を示すグラフである。
【図５】キャパシタの誘電体膜を形成するための各前処理方法に対するキャパシタの漏れ電流密度特性を示すグラフである。
【符号の説明】
１１…半導体基板、
１３…絶縁膜、
１５…下部電極、
１６…プラズマ、
１７…誘電体膜、
１９…上部電極、
２０…キャパシタ。
【図１】
0003577189.tif 000002
【図２】
0003577189.tif 000003
【図３】
0003577189.tif 000004
【図４】
0003577189.tif 000005
【図５】
0003577189.tif 000006