【手続補正書】
【提出日】平成27年9月14日(2015.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項２】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極と異なる層に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項３】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、第１絶縁膜上方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート電極上方又は前記第２トランジスタのゲート電極上方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート絶縁膜として機能する領域又は前記第２のトランジスタのゲート絶縁膜として機能する領域を有し、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項４】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、第１絶縁膜下方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート電極下方又は前記第２トランジスタのゲート電極下方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート絶縁膜として機能する領域又は前記第２のトランジスタのゲート絶縁膜として機能する領域を有し、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項５】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極上方又は前記第２トランジスタのゲート電極上方に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項６】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極下方又は前記第２トランジスタのゲート電極下方に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比の２倍以上大きい半導体装置。
【請求項８】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項９】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極と異なる層に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項１０】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、第１絶縁膜上方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート電極上方又は前記第２トランジスタのゲート電極上方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート絶縁膜として機能する領域又は前記第２のトランジスタのゲート絶縁膜として機能する領域を有し、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項１１】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、第１絶縁膜下方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート電極下方又は前記第２トランジスタのゲート電極下方に設けられており、
前記第１絶縁膜は、前記第１トランジスタのゲート絶縁膜として機能する領域又は前記第２のトランジスタのゲート絶縁膜として機能する領域を有し、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項１２】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極上方又は前記第２トランジスタのゲート電極上方に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項１３】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１導電膜は、前記第１トランジスタのゲート電極下方又は前記第２トランジスタのゲート電極下方に設けられており、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置。
【請求項１４】
請求項８乃至請求項１３のいずれか１項において、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比の２倍以上大きい表示装置。
【請求項１５】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極が形成された後に、前記第１の導電膜が形成され、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置の作製方法。
【請求項１６】
第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタは、配線への電位の供給を制御する機能を有し、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１の導電膜が形成された後に、前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極が形成され、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きい半導体装置の作製方法。
【請求項１７】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極が形成された後に、前記第１の導電膜が形成され、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置の作製方法。
【請求項１８】
走査線駆動回路と、画素と、を有し、
前記走査線駆動回路は、第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタのソース又はドレインは、配線と電気的に接続されており、
前記第１トランジスタのゲート電極は、第１導電膜を介して前記第２トランジスタのゲート電極と電気的に接続されており、
前記第１の導電膜が形成された後に、前記第１トランジスタのゲート電極又は前記第２トランジスタのゲート電極が形成され、
前記第１トランジスタのチャネル長に対するチャネル幅の比は、前記第２トランジスタのチャネル長に対するチャネル幅の比より大きく、
前記画素は、前記配線と電気的に接続されている表示装置の作製方法。