(57)【特許請求の範囲】
【請求項１】
複数の第１直列抵抗の各接続点から液晶パネルを表示駆動する為の液晶駆動電圧を発生させる集積回路であって、前記複数の第１直列抵抗の一端に印加される基準電圧を可変して前記液晶パネルの表示コントラストを調整する液晶駆動集積回路において、
電源と接続された複数の第２直列抵抗と、
前記複数の第２直列抵抗の各接続点電圧の何れか１つを導出する選択回路を含み、前記選択回路の出力を基に前記基準電圧を発生する基準電圧発生回路と、  外部入力される前記選択回路を制御する為の制御データを保持する保持回路と、
前記保持回路に保持された制御データを解読し、前記選択回路を動作させる為の制御信号を発生する解読回路と、
前記複数の第１直列抵抗の各接続点電圧を導出し、前記基準電圧を除く何れか１個の液晶駆動電圧を導出する端子に対し外部抵抗を接続可能とした複数の端子と、を備え、
前記複数の第１直列抵抗の両端電圧を変化させて前記液晶パネルの表示コントラストを調整するとともに、前記保持回路は、第１ビット及び第２ビットをシリアル接続した前記制御データを保持するシフトレジスタと、前記第１ビットを基にクロック信号を発生するクロック発生回路と、前記第２ビットを前記クロック信号でラッチした後前記解読回路に供給するラッチ回路と、を有することを特徴とする液晶駆動集積回路。
【請求項２】
前記基準電圧発生回路は、前記制御信号の値に応じて前記複数の第２直列抵抗の各接続点電圧の何れか１つを導出する複数のゲート回路と、前記複数のゲート回路からの導出電圧が供給される演算増幅器とを有し、前記演算増幅器の出力を前記基準電圧とすることを特徴とする請求項１記載の液晶駆動集積回路。
【請求項３】
前記制御データは入力先の液晶駆動集積回路が制御対象であることを確認する為のアドレスデータとシリアル接続された状態で外部入力され、前記アドレスデータが予め定められた値と一致した時のみ、前記制御データを前記シフトレジスタに保持させることを特徴とする請求項１記載の液晶駆動集積回路。
【請求項４】
前記アドレスデータと予め定められた値との一致検出回路を、外部入力と前記シフトレジスタの入力との間に設けたことを特徴とする請求項３記載の液晶駆動集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示コントラストの調整が可能な液晶駆動集積回路に関する。
【０００２】
【従来の技術】
図５は従来の液晶駆動集積回路を使用した表示コントラスト調整方法を示す回路ブロック図である。
【０００３】
図５において、液晶パネル（１０１）は、複数のセグメント電極及び複数のコモン電極をマトリクス配置して形成されるものである。液晶パネル（１０１）における複数のセグメント電極及び複数のコモン電極は各々セグメント駆動信号及びコモン駆動信号が印加され、セグメント駆動信号及びコモン駆動信号の電位差が特定値以上となるマトリクス交点のみが点灯する。
【０００４】
液晶駆動集積回路（１０２）は、液晶パネル（１０１）を表示駆動するものである。液晶駆動集積回路（１０２）において、４本の直列抵抗Ｒ１の各接続点は、端子（１０３）〜（１０７）と接続される。端子（１０３）はセグメント駆動信号及びコモン駆動信号の波高値を定める基準電圧ＶＬＣＤ０が印加される端子であり、端子（１０７）は液晶駆動集積回路（１０２）の構成素子全部を共通接地する端子である。従って、基準電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間は４分割され、端子（１０３）（１０４）（１０５）（１０６）（１０７）の電圧は各々ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，Ｖｓｓとなる。コモン駆動回路（１０８）は電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ３，Ｖｓｓが印加されてコモン駆動信号を発生するものである。コモン駆動信号は、液晶パネル（１０１）の点灯を指示する時は、基準電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間を変化し、液晶パネル（１０１）の消灯を指示する時は、電圧ＶＬＣＤ１，ＶＬＣＤ３の間を変化する。即ち、この場合、コモン駆動信号は１／４バイアス駆動波形となる。一方、セグメント駆動回路（１０９）は電圧ＶＬＣＤ０，ＶＬＣＤ２，Ｖｓｓが印加されてセグメント駆動信号を発生するものである。セグメント駆動信号は、液晶パネル（１０１）の点灯を指示する時は、基準電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間を点灯指示用コモン駆動信号とは逆位相で変化し、液晶パネル（１０１）の消灯を指示する時は、電圧ＶＬＣＤ２の状態のまま変動しない。基準電圧ＶＬＣＤ０は液晶パネル（１０１）の表示コントラスト（点灯、消灯の表示差）を定めるものである。即ち、基準電圧ＶＬＣＤ０を可変として、コモン駆動信号及びセグメント駆動信号の振幅を変化させることにより、液晶パネル（１０１）の表示コントラストの最適化を図ることができる。
【０００５】
基準電圧発生回路（１１０）は基準電圧ＶＬＣＤ０を端子（１０３）に印加させるものである。基準電圧発生回路（１１０）において、抵抗（１１１）及び可変抵抗（１１２）は電源Ｖｄｄ及び接地Ｖｓｓの間に直列接続される。演算増幅器（１１３）は抵抗（１１１）及び可変抵抗（１１２）の接続点電圧と等しい基準電圧ＶＬＣＤ０を出力する。尚、４本の直列抵抗Ｒ１のインピーダンスが液晶パネル（１０１）等の負荷インピーダンスより大きい場合、電圧ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３が確定しなくなる可能性が高い。それ故、小なる出力インピーダンスを有する演算増幅器（１１３）を使用する。また、端子（１０３）〜（１０７）の間に抵抗を外部接続して４本の直列抵抗Ｒ１との並列抵抗体を形成し、直列抵抗Ｒ１側のインピーダンスを低下させる方法も適用可能である。基準電圧発生回路（１１０）は外部コントローラから可変抵抗（１１２）の値を変更する為の制御信号が供給される。従って、外部コントローラの制御によって基準電圧ＶＬＣＤ０を変更し、液晶パネル（１０１）の表示コントラストを調整していた。
【０００６】
しかし、図５の場合、液晶駆動集積回路（１０２）に基準電圧発生回路（１１０）を外部接続する必要がある。即ち、基準電圧発生回路（１１０）は素子数が多い為、電子機器の低価格化の障害となる問題がある。更に、外部コントローラの特定ポートを制御信号出力用に占有する為、電子機器の高機能化の障害となる問題もある。
【０００７】
【発明が解決しようとする課題】
図６は従来の液晶駆動集積回路を使用した表示コントラスト調整方法を示す他の回路ブロック図であり、図５の問題を解消しようとするものである。尚、図５に示す液晶パネル（１０１）、コモン駆動回路（１０８）、セグメント駆動回路（１０９）の記載は省略する。
【０００８】
液晶駆動集積回路（２０１）内部において、４本の直列抵抗Ｒ１の各接続点は図５と同様の理由で端子（２０２）〜（２０６）と接続される。尚、端子（２０２）は電源Ｖｄｄが印加される電源端子である。レギュレータ（２０７）は電源Ｖｄｄを基に定電圧ＶＲＦを出力する。演算増幅器（２０８）は＋端子が定電圧ＶＲＦと接続され、−端子が端子（２０９）と接続され、出力端子が端子（２０６）と接続される。演算増幅器（２０８）の−端子を流れる電流ＩＲの値は、内部コントローラの制御により調整可能である。
【０００９】
３本の直列抵抗Ｒ２，Ｒ３，Ｒ４の両端は端子（２０２）（２０６）と外部接続され、抵抗Ｒ３は端子（２０９）と外部接続される。
【００１０】
電圧ＶＬＣＤ４は、（（Ｒａ＋Ｒｂ）／Ｒａ）ＶＲＦ＋ＩＲ・Ｒｂで表される。従って、内部コントローラの制御によって電流ＩＲを制御して電圧ＶＬＣＤ４を変更し、液晶パネル（１０１）の表示コントラストを調整していた。
【００１１】
しかし、図５の場合、液晶駆動集積回路（２０１）の外部素子は抵抗Ｒ２，Ｒ３，Ｒ４だけで済むが、抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値が個々にばらつく点に起因して電圧Ｒａ，Ｒｂの比が期待値からずれてしまい、適切な表示コントラストを実現できない問題があった。結局、外部コントローラの制御によって抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値のばらつきを補正せざるを得ず、図５と同様の問題を生じていた。
【００１２】
そこで、本発明は、外部素子の要らない、表示コントラストの調整が可能な液晶駆動集積回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、前記問題点を解決する為に創作されたものであり、複数の第１直列抵抗の各接続点から液晶パネルを表示駆動する為の液晶駆動電圧を発生させる集積回路であって、前記複数の第１直列抵抗の一端に印加される基準電圧を可変して前記液晶パネルの表示コントラストを調整する液晶駆動集積回路において、電源と接続された複数の第２直列抵抗と、前記複数の第２直列抵抗の各接続点電圧の何れか１つを導出する選択回路を含み、前記選択回路の出力を基に前記基準電圧を発生する基準電圧発生回路と、前記複数の第１直列抵抗の各接続点電圧を導出し、前記基準電圧を除く何れか１個の液晶駆動電圧を導出する端子に対し外部抵抗を接続可能とした複数の端子と、を備え、前記複数の第１直列抵抗の両端電圧を変化させて前記液晶パネルの表示コントラストを調整することを特徴とする。
【００１４】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。
【００１５】
図１は本発明の液晶駆動集積回路を示す回路図である。
【００１６】
図１において、破線に示す液晶駆動集積回路（１）は、液晶駆動の為の電源電圧ＶＬＣＤを印加する端子（２）、接地電圧Ｖｓｓを印加する端子（３）、４本の直列抵抗Ｒ１の各接続点電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４を出力する端子（４）（５）（６）（７）（２４）を有する。尚、端子（２４）は接地電圧Ｖｓｓ又は外部可変抵抗（２５）と接続される。即ち、端子（２４）を接地電圧Ｖｓｓと接続した場合、電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４は後述する演算増幅器の出力だけで決定する。端子を外部可変抵抗（２５）と接続した場合、電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４は演算増幅器の出力と外部可変抵抗（２５）の抵抗値で決定する。従って、端子（２４）に対する接地又は外部可変抵抗の接続如何により、電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４の調整幅が豊富となり、汎用性に富む液晶駆動集積回路を提供することができる。外部可変抵抗（２５）は１個で済む為、従来の様な複数の抵抗の特性ばらつきを考慮する必要もない。
【００１７】
液晶駆動集積回路（１）内部において、１２本の直列抵抗Ｒ５，Ｒ６，Ｒ７は電源端子（２）と接地端子（３）との間に接続され、１２本の直列抵抗Ｒ５，Ｒ６，Ｒ７の各接続点には各抵抗値で分圧した１１個の電圧Ｖ０〜Ｖ１０が発生する。１２本の直列抵抗Ｒ５，Ｒ６，Ｒ７は単一半導体基板上に集積化される為、１２個の抵抗値は同じ割合でばらつく。即ち、電圧Ｖ０〜Ｖ１０が変動せず、安定した基準電圧ＶＬＣＤ０を得ることができる。１１個のトランスミッションゲートＴＧ０〜ＴＧ１０の一端は１２個の直列抵抗Ｒ５，Ｒ６，Ｒ７の各接続点と接続され、制御信号ＣＡ０〜ＣＡ１０に従って１１個の電圧Ｖ０〜Ｖ１０の中の何れか１個を導出するものである。尚、制御信号ＣＡ０〜ＣＡ１０はハイレベル（論理値「１」）又はローレベル（論理値「０」）のバイナリ信号であり、何れか１個の制御信号のみがハイレベルとなる。
【００１８】
演算増幅器（８）は、＋（非反転入力）端子がトランスミッションゲートＴＧ０〜ＴＧ１０の他端と共通接続され、トランスミッションゲートＴＧ０〜ＴＧ１０の何れか１個から導出された電圧を基に液晶表示の為の基準電圧ＶＬＣＤ０を出力するものである。ここで、４本の直列抵抗Ｒ１のインピーダンスが後段の液晶駆動回路、液晶パネル等の負荷インピーダンスより大きい場合、直列抵抗Ｒ１を流れる電流の低下に伴い電圧ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４が確定しなくなる可能性が高い。それ故、負荷インピーダンスの大きさを考慮し、出力インピーダンスの低い演算増幅器（８）を使用する。更に、端子（３）（４）（５）（６）（７）の何れかの組合せの間に外部抵抗を接続して４本の直列抵抗Ｒ１との並列抵抗体を形成し、直列抵抗Ｒ１側のインピーダンスを低下させる手法を用いても良い。
【００１９】
４本の直列抵抗Ｒ１の各接続点に現れる５個の電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４は、図５と同様に、コモン駆動回路及びセグメント駆動回路に印加される。液晶パネルはコモン駆動信号及びセグメント駆動信号が供給され、キャラクタ等の表示が行われる。尚、４本の直列抵抗Ｒ１の後段は、図５と同様の為、図１における記載及びその説明は省略する。
【００２０】
図２は制御信号ＣＡ０〜ＣＡ１０を発生する、液晶駆動集積回路の一部を示す回路ブロック図である。尚、本発明の実施の形態では、液晶駆動集積回路（１）は、特定の入力データのみを許可する集積回路間のインターフェース機能を有している。
【００２１】
３端子（９）（１０）（１１）は制御信号ＣＡ０〜ＣＡ１０を確定させる為の外部入力端子であり、マイクロコンピュータ等の他の集積回路から動作許可信号ＣＥ、クロック信号ＣＬ、シリアルデータＤＩが供給される。詳しくは、シリアルデータＤＩは、液晶駆動集積回路（１）を識別する為の固有のアドレスデータ、及び、制御信号ＣＡ０〜ＣＡ１０を確定する為の制御データをシリアル接続したものである。インターフェース回路（１２）は、動作許可信号ＣＥ、クロック信号ＣＬ、シリアルデータＤＩの状態を検出し、制御データＳＤＩ及びクロック信号ＳＣＬを出力するものである。詳しくは、インターフェース回路（１２）は、動作許可信号ＣＥがローレベルの時にアドレスデータの一致検出を行い、動作許可信号ＣＥがハイレベルに変化した時に制御データ出力を行う。
【００２２】
インターフェース回路（１２）の動作を図４のタイムチャートを基に説明する。先ず、動作許可信号ＣＥがローレベルの時、インターフェース回路（１２）はクロック信号ＣＬに同期して供給されて来るアドレスデータＢ０〜Ｂ３，Ａ０〜Ａ３が液晶駆動集積回路（１）に予め定められた固有値であるか否かを検出する。次に、前記アドレスデータＢ０〜Ｂ３，Ａ０〜Ａ３が液晶駆動集積回路（１）の固有値と一致し、動作許可信号ＣＥがハイレベルに変化すると、インターフェース回路（１２）はクロック信号ＣＬ及び制御データＤ０〜Ｄ７を各々クロック信号ＳＣＬ及び制御データＳＤＩとして出力する。
【００２３】
シフトレジスタ（１３）は８個のＤ型フリップフロップをカスケード接続したものであり、８ビットの制御データＤ０〜Ｄ７をクロック信号ＳＣＬに同期して順次右側にシフトする。
【００２４】
インストラクションデコーダ（１４）は、命令コードに相当する制御データの４ビットＤ４〜Ｄ７が液晶駆動集積回路（１）に予め定められた固有値であることを検出した時、ラッチクロック信号ＬＣＫを出力するものである。
【００２５】
ラッチ回路（１５）（１６）（１７）（１８）は、制御信号ＣＡ０〜ＣＡ１０を確定させる制御データの他の４ビットＤ０〜Ｄ３をラッチクロック信号ＬＣＫに同期してラッチするものである。
【００２６】
デコーダ（１９）は、ラッチ回路（１５）（１６）（１７）（１８）のＱ端子からの出力信号及び当該出力信号をインバータ（２０）（２１）（２２）（２３）で反転した反転出力信号の合計８信号を基に、何れか１個のみがハイレベルとなる制御信号ＣＡ０〜ＣＡ１０を出力するものである。詳しくは、デコーダ（１９）は１１個のＡＮＤゲートを有し、１１個のＡＮＤゲートが何れか１個のみがハイレベルとなる制御信号ＣＡ０〜ＣＡ１０を出力できる様に、前記８信号はデコーダ（１９）内部の１１個のＡＮＤゲート入力とマトリクス配線されている。尚、図３は、制御データＤ０〜Ｄ３、制御信号ＣＡ０〜ＣＡ１０、基準電圧ＶＬＣＤ０の関係を表す図である。即ち、制御データＤ０〜Ｄ３が図３の値の時、制御信号ＣＡ０〜ＣＡ１０の何れか１個がハイレベルとなり、基準電圧ＶＬＣＤ０はＶ０〜Ｖ１０の何れか１個に設定される。
【００２７】
以上より、
▲１▼制御データＤ０〜Ｄ３を使用者の指示する値に変更するだけで、液晶表示の為の基準電圧ＶＬＣＤ０の値を１１段階（電圧Ｖ０〜Ｖ１０）に設定できる。即ち、液晶駆動集積回路（１）に外付部品を設けず、表示コントラストを調整できる。従って、液晶駆動集積回路（１）を使用する電子機器の低価格化が可能となる。
【００２８】
▲２▼外部コントローラのシリアル出力ポートを使用する為、特定ポートを占有しなくて済む。従って、外部コントローラの特定ポートを他の用途に使用できることに伴い、液晶駆動集積回路（１）を使用する電子機器の高機能化も可能となる。
【００２９】
▲３▼端子（２４）を接地電圧Ｖｓｓ又は外部可変抵抗（２５）と選択的に接続することにより、液晶駆動電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４の調整幅の種類が増え、汎用性の高い液晶駆動集積回路を提供できる。
【００３０】
といった作用効果を奏する。
【００３１】
尚、本発明の実施の形態では、直列抵抗Ｒ１を４分割、直列抵抗Ｒ５，Ｒ６，Ｒ７を１１分割として説明したが、これ以外の分割数を選択しても良い。
【００３２】
【発明の効果】
本発明によれば、制御データを使用者の指示する値に変更するだけで、液晶表示の為の基準電圧の値を複数段階に設定できる。即ち、液晶駆動集積回路に外付部品を設けず、表示コントラストを調整できる。従って、液晶駆動集積回路を使用する電子機器の低価格化か可能となる。また、外部コントローラのシリアル出力ポートを使用する為、特定ポートを占有しなくて済む。従って、外部コントローラの特定ポートを他の用途に使用できることに伴い、液晶駆動集積回路を使用する電子機器の高機能化も可能となる。更に、液晶駆動電圧導出用端子の何れか１個を外部抵抗と接続することにより、液晶駆動電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３，ＶＬＣＤ４の調整幅の種類が増え、汎用性の高い液晶駆動集積回路を提供できる等の利点が得られる。
【図面の簡単な説明】
【図１】本発明の液晶駆動集積回路を示す回路図である。
【図２】制御信号を出力する、液晶駆動集積回路の一部を示す回路図である。
【図３】制御データ、制御信号、基準電圧の関係を示す関係図である。
【図４】外部入力信号のタイムチャートである。
【図５】従来の液晶駆動集積回路を示す回路ブロック図である。
【図６】従来の液晶駆動集積回路を示す他の回路ブロック図である。
【符号の説明】
（１）  液晶駆動集積回路
（８）  演算増幅器
（２４）  端子
Ｒ１  第１直列抵抗
Ｒ５，Ｒ６，Ｒ７  第２直列抵抗
【図１】
0003573984.tif 000002
【図２】
0003573984.tif 000003
【図３】
0003573984.tif 000004
【図４】
0003573984.tif 000005
【図５】
0003573984.tif 000006
【図６】
0003573984.tif 000007