(57)【特許請求の範囲】
【請求項１】
半導体基板の変位部となる変位部領域上に第１保護膜を形成し、変位部の変位に応じた電気信号を取り出す電極上に第２保護膜を形成するようにした半導体感歪センサの製造方法において、
前記第１保護膜を形成した後、その上に金属膜を形成する工程と、
この金属膜の上に前記第２保護膜を形成する工程と、
前記変位部領域上の前記第２保護膜を前記金属膜をエッチングストッパ層として作用させてエッチング除去する工程と、
この後、前記変位部領域上の前記金属膜を除去する工程と
を有することを特徴とする半導体感歪センサの製造方法。
【請求項２】
応力を受けて変位する変位部が半導体基板の変位部領域に形成されてなる半導体感歪センサの製造方法であって、
前記変位部領域に変位を検出する検出部を形成するとともに、前記変位部領域上に第１保護膜を形成する工程と、
前記検出部と電気的導通をとるためのコンタクト部および前記第１保護膜の上に金属膜を形成する工程と、
この金属膜の上に第２保護膜を形成する工程と、
前記変位部領域上の前記第２保護膜を前記金属膜をエッチングストッパ層として作用させてエッチング除去し、この後、前記変位部領域上の前記金属膜を除去して、前記変位部領域上に前記第１保護膜を、前記コンタクト部に前記金属膜および前記第２保護膜を残存させる工程と
を有することを特徴とする半導体感歪センサの製造方法。
【請求項３】
応力を受けて変位する変位部が半導体基板の変位部領域に形成されてなる半導体感歪センサの製造方法であって、
前記変位部領域に変位を検出する検出部が形成され、前記半導体基板の他の領域に前記検出部からの電気信号を処理する回路部が形成され、さらに前記半導体基板上に第１保護膜が形成された状態にする工程と、
この第１保護膜の上に第１の金属膜を形成する工程と、
前記回路部とともに回路を構成する抵抗部において前記第１の金属膜を除去した後、半導体基板全面に抵抗膜を形成する工程と、
前記抵抗膜のうち前記抵抗部の抵抗パターンを形成する部分を残し、前記抵抗膜を前記第１の金属膜をエッチングストッパ層として作用させてエッチング除去する工程と、
この後、前記第１の金属膜を除去し、前記半導体基板全面に第２の金属膜を形成し、前記検出部および前記回路部の電極配線パターンおよび前記変位部領域上に前記第２の金属膜が残存するようにパターン形成する工程と、
前記半導体基板全面に第２保護膜を形成するとともに、前記電極配線の保護のために必要な部分を残して前記第２保護膜をエッチング除去し、その際前記変位部領域上においては前記第２の金属膜をエッチングストッパ層として作用させて前記第２の保護膜をエッチング除去する工程と、
この後、前記変位部領域上の第２の金属膜を除去する工程と
を有することを特徴とする半導体感歪センサの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は応力を検出する半導体感歪センサ、例えばダイヤフラムを有する半導体圧力センサの製造方法に関する。
【０００２】
【従来の技術】
従来、半導体圧力センサにおいては、圧力を受けて変位するダイヤフラム（変位部）上に第１保護膜を形成し、またこのダイヤフラムの変位に応じた電気信号を取り出す電極上に電極を保護する第２保護膜を形成するようにしている。
この場合、その製造方法としては半導体基板全面に第１保護膜および第２保護膜を形成し、その後ダイヤフラムとなる領域上（以下、単にダイヤフラム上という）の第２保護膜を除去するようにしている。これは、ダイヤフラム上に第２保護膜が残されていると、検出出力において、オフセット電圧の変動や温度特性、直線性が悪くなるためである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記第１保護膜はＳｉＯ２  系、第２保護膜はＳｉＯ２  系又はＳｉＮ系あるいはＳｉＯ２  系とＳｉＮ系の複合膜であるため、第２保護膜のエッチング時に第１保護膜もエッチングされてしまい、ダイヤフラムの変位検出の精度が悪化するという問題がある。
【０００４】
このことを従来の半導体圧力センサの製造方法に従って概略説明する。
まず、図９（ａ）に示すように、引出し抵抗２、ピエゾ抵抗（ゲージ抵抗）３を形成した半導体基板１上の全面に第１保護膜４を形成する。その後、既知の方法にてコンタクト部を形成して配線５を形成し、全面に第２保護膜６を堆積させた後、ダイヤフラム上が開口したレジストパターン７を形成する（図９（ｂ））。次に、図９（ｃ）に示すように、ダイヤフラム上の第２保護膜６をエッチング除去する。
【０００５】
ここで、第１保護膜４がＰＳＧ膜（２０００Å）、第２保護膜６がＣＶＤＳｉＯ２  膜（５０００Å）の場合、第２保護膜６はウエットエッチング（ＨＦ、ＨＦ−ＣＨ３  ＣＯＯＨ等）又はドライエッチング（ＣＨ４  、ＳＦ６  等）にて除去される。第２保護膜６のウェハ面内の膜厚均一性は±２０％存在するため、エッチング時間は、ちょうどエッチング時間＋オーバーエッチング時間（エッチング時間の２０％）となる。第１保護膜４と第２保護膜６のエッチング選択比は２／１〜１／２であるため、第２保護膜６をエッチングした時、ウェハ面内の第１保護膜４もエッチングされてしまい、その膜厚が０〜１５００Åとなって、保護膜としての機能がなくなる、もしくは低下する。
【０００６】
この第１及び第２保護膜４、６の他の材料の組合せを考えてみても、保護膜厚のバラツキ、第１及び第２保護膜４、６のエッチング選択比から、第２保護膜６のエッチング時、第１保護膜４もエッチングされてしまうという問題が同様に存在する。
このように、第２保護膜６のエッチング時に、ダイヤフラム上の第１保護膜４もエッチングされてしまうと、保護膜としての機能が低下し、その結果、ダイヤフラム部に形成されているゲージ抵抗３の耐環境性は悪化するという問題が生じる。
【０００７】
本発明は上記問題に鑑みてなされたもので、第２保護膜をエッチングする時の第１保護膜のエッチングを防止し、ダイヤフラム等の変位部の検出精度を良好にすることを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記従来のものが、第２保護膜のエッチング時に、下地の第１保護膜との選択性が悪いという点に着目し、第２保護膜を堆積する前に金属膜を堆積し、金属膜をエッチングストッパ層として利用して、第１保護膜がエッチングされないようにしたものである。
【０００９】
かかる観点から請求項１に記載の発明においては、
半導体基板の変位部となる変位部領域上に第１保護膜を形成し、変位部の変位に応じた電気信号を取り出す電極上に第２保護膜を形成するようにした半導体感歪センサの製造方法において、
前記第１保護膜を形成した後、その上に金属膜を形成する工程と、
この金属膜の上に前記第２保護膜を形成する工程と、
前記変位部領域上の前記第２保護膜を前記金属膜をエッチングストッパ層として作用させてエッチング除去する工程と、
この後、前記変位部領域上の前記金属膜を除去する工程と
を有することを特徴としている。
【００１０】
請求項２に記載の発明においては、
応力を受けて変位する変位部が半導体基板の変位部領域に形成されてなる半導体感歪センサの製造方法であって、
前記変位部領域に変位を検出する検出部を形成するとともに、前記変位部領域上に第１保護膜を形成する工程と、
前記検出部と電気的導通をとるためのコンタクト部および前記第１保護膜の上に金属膜を形成する工程と、
この金属膜の上に第２保護膜を形成する工程と、
前記変位部領域上の前記第２保護膜を前記金属膜をエッチングストッパ層として作用させてエッチング除去し、この後、前記変位部領域上の前記金属膜を除去して、前記変位部領域上に前記第１保護膜を、前記コンタクト部に前記金属膜および前記第２保護膜を残存させる工程と
を有することを特徴としている。
【００１１】
請求項３に記載の発明においては、
応力を受けて変位する変位部が半導体基板の変位部領域に形成されてなる半導体感歪センサの製造方法であって、
前記変位部領域に変位を検出する検出部が形成され、前記半導体基板の他の領域に前記検出部からの電気信号を処理する回路部が形成され、さらに前記半導体基板上に第１保護膜が形成された状態にする工程と、
この第１保護膜の上に第１の金属膜を形成する工程と、
前記回路部とともに回路を構成する抵抗部において前記第１の金属膜を除去した後、半導体基板全面に抵抗膜を形成する工程と、
前記抵抗膜のうち前記抵抗部の抵抗パターンを形成する部分を残し、前記抵抗膜を前記第１の金属膜をエッチングストッパ層として作用させてエッチング除去する工程と、
この後、前記第１の金属膜を除去し、前記半導体基板全面に第２の金属膜を形成し、前記検出部および前記回路部の電極配線パターンおよび前記変位部領域上に前記第２の金属膜が残存するようにパターン形成する工程と、
前記半導体基板全面に第２保護膜を形成するとともに、前記電極配線の保護のために必要な部分を残して前記第２保護膜をエッチング除去し、その際前記変位部領域上においては前記第２の金属膜をエッチングストッパ層として作用させて前記第２の保護膜をエッチング除去する工程と、
この後、前記変位部領域上の第２の金属膜を除去する工程と
を有することを特徴としている。
【００１２】
【発明の作用効果】
請求項１に記載の発明においては、第１保護膜形成後、その上層に金属膜を形成し、つづいて第２保護膜を形成する。第２保護膜のエッチング時、金属膜はエッチングストッパ層として働き、第１保護膜のエッチングが防止される。従って、変位部領域上の第１保護膜は第２保護膜エッチング時の影響を受けないため、ダイヤフラム等の変位部の検出精度を良好にすることができる。
【００１３】
請求項２に記載の発明においては、第１保護膜の上に形成される金属膜を電極形成とともに行うようにしているから、第１保護膜の上の金属膜形成のための工程を付加する必要がないという効果がある。
請求項３に記載の発明においては、半導体基板上に抵抗パターンを形成する際および第２保護膜を形成する際の２回のエッチングに対して、それぞれ金属膜を介在させておくことにより、それらのエッチング時の第１保護膜への影響をなくし、半導体基板上に抵抗パターンを有する回路部の形成に対して変位部上の第１保護膜を良好な状態にて形成することができるという効果がある。
【００１４】
【実施例】
（第１実施例）
図１は、本発明の第１実施例により製造された半導体圧力センサの断面図である。
ダイヤフラム１ａを有するシリコン基板１は台座９に陽極接合されており、台座９を介して圧力がダイヤフラム１ａに導入される。シリコン基板１には、引出し抵抗２、ゲージ抵抗３が形成されており、ダイヤフラム１ａの変位に応じた電気信号が引出し抵抗２から電極５を介して外部に取り出される。
【００１５】
ダイヤフラム領域にはＳｉＯ２  膜４ａ、ＰＳＧ膜４ｂの２層構造の酸化膜からなる第１保護膜４のみが形成され、ダイヤフラム領域外には第１及び第２保護膜４、６が形成されている。第１保護膜４はダイヤフラム領域のＰＮ接合を保護し、第２保護膜６は電極５を保護する。この第２保護膜６の材料はＳｉＯ２  系（ＳｉＯ２  、ＰＳＧ、ＢＰＳＧ、ＴＥＯＳ等）、又はＳｉＮ系（ＳｉＮＸ  、ＳｉＯＸ  ＮＹ  等）  あるいはＳｉＯ２  系とＳｉＮ系の複合膜である。
【００１６】
なお、第２保護膜６のエッチング時にダイヤフラム１ａ上の第１保護膜４がエッチングされるのを防止するため、金属膜８が形成されており、第２保護膜６のエッチング後、金属膜８が除去され、ダイヤフラム１ａ上には第１保護膜４のみが形成されるようになっている。この金属膜８は、後述する製造方法においては、電極５と同一材料で同一工程にて形成される。
【００１７】
なお、上記ＳｉＯ２  膜４ａ、ＰＳＧ膜４ｂの２層構造の酸化膜からなる第１保護膜４において、ダイヤフラム上の酸化膜厚は、その熱膨張係数の差に起因する応力により検出出力の温度特性に影響を与える。そこで、酸化膜厚／ダイヤフラム厚と感温特性との関係について検討を行った。その結果を図２に示す。この図から分かるように、（酸化膜厚）／（ダイヤフラム厚）が約３．７×１０−２以下であれば上記熱膨張係数の差に起因する応力による特性変動を抑えることができる。
【００１８】
また、Ｎａイオン汚染に対する出力変動を防ぐために、リンを含有する膜としてＳｉＯ２  膜４ａ上にＰＳＧ膜４ｂを形成している。図３にＰＳＧ膜と出力変動量との関係を示す実験結果を示す。なお、この実験は１２５℃の雰囲気中で９Ｖの動作電圧を与えた場合の出力変動量を測定したものである。この図から分かるように、ＰＳＧ膜が約８００Å以上であれば出力変動量を少なくすることができる。
【００１９】
従って、ＰＳＧ／ＳｉＯ２  膜の２層構造からなる第１保護膜４としては、（酸化膜厚）／（ダイヤフラム厚）≦３．７×１０−２の関係を満たし、かつＰＳＧ膜を８００Å以上であることが好ましい。
図４、図５に上記半導体圧力センサの製造方法を示す。
Ｎ型半導体基板またはＰ型半導体基板上にＮ型層をエピタキシャル成長させたものであって、面方位（１１０）又は（１００）のシリコンウェハ１を用意し、それを熱処理（８００〜１１００℃、Ｏ２  又はウェットＯ２  酸化）し、５０００〜１００００ÅのＳｉＯ２  膜１０を形成する（図４（ａ））。
【００２０】
次に、引出し抵抗部が開口したレジストパターン１１を形成し、ＨＦ系溶液を用いたウェットエッチング又はＣＦ４  ガスを用いたドライエッチングにて酸化膜１０を除去し、その後、引出し抵抗２をなすＰ層を形成する（図４（ｂ））。
次に、ダイヤフラム上とその周辺が開口したレジストパターン１２を形成し、ウェットエッチング又はドライエッチングにて酸化膜１０を図に示すように除去する（図４（ｃ））。
【００２１】
そして、レジストパターン１２を除去した後、ウェット酸化又はドライ酸化（８００〜１１００℃、Ｏ２  又はウェットＯ２  酸化）にて、５００〜２０００ÅのＳｉＯ２  膜４ａを形成する。次に、ゲージ抵抗部が開口したレジストパターン１３を形成し、ボロンをイオン注入し、ゲージ抵抗３を形成する（図４（ｄ））。この後、レジストパターン１３を除去し、ＰＯＣｌ３  中にて熱処理（９００〜１０００℃、３０〜６０分）して、リンをＳｉＯ２  膜４ａに拡散させてＰＳＧ膜４ｂを形成する。この時、ダイヤフラム上の酸化膜厚が決定される。従って、このリン処理後の酸化膜厚が（酸化膜厚）／（ダイヤフラム厚）≦３．７×１０−２を満足するように、上記ＳｉＯ２  膜４ａの形成工程とリンの拡散工程（ＰＳＧ膜４ｂの形成工程）の工程条件を設定する必要がある。具体的には、ＳｉＯ２  膜４ａの形成工程時に、酸化膜厚を上記のダイヤフラムとの関係を満足するように、酸化温度と時間を決定しておく。
【００２２】
上記工程により、ダイヤフラム上に、耐環境性に優れた２層構造の酸化膜による第１保護膜４が形成される（図４（ｅ））。
なお、他の製造方法として、上記リンの拡散工程の代わりに、ＣＶＤによりＰＳＧ膜を堆積し、８００〜１１００℃の熱処理にてＰＳＧ膜４ｂを形成するようにしてもよい。
【００２３】
次に、コンタクト部が開口したレジストパターンを形成し、ウェット又はドライエッチングにて第１保護膜４を除去し、コンタクト穴を形成する。そして、レジスト除去後、全面に金属膜としてのＡｌ５を堆積させて図５（ａ）に示す構成を得る。
次に、配線部、ダイヤフラム領域を被覆したレジストパターン１４を形成し、ウェットエッチング（硝酸とリン酸の混合液）を行う（図５（ｂ））。
【００２４】
レジスト除去後、第２保護膜６を堆積させる（図５（ｃ））。
次に、パッド部とダイヤフラム上が開口したレジストパターン１５を形成し、第２保護膜６をエッチングする（図５（ｄ））。この時、ダイヤフラム上の第１保護膜４はエッチングされない。
次に、レジスト除去後、ダイヤフラム領域が開口したレジストパターン１６を形成し、ダイヤフラム上のＡｌ５をウェットエッチング（硝酸とリン酸の混合液）にて除去する（図５（ｅ））。このウェットエッチング液に対するＡｌとＰＳＧ膜（第１保護膜４）のエッチング選択比は１００／１以上であるため、ＰＳＧ膜はエッチングされない。その後、既知の工程にてダイヤフラム１ａを形成し図１の構造を得る。
【００２５】
上記のように第１保護膜４の形成後、金属膜としてのＡｌ５をダイヤフラム上に形成し、第２保護膜６を堆積させるようにしている。従って、第２保護膜６をエッチングする時、金属膜がエッチングストッパ層として働くため、ダイヤフラム上の第１保護膜４はエッチングされない。
上記実施例においては、第１保護膜４のエッチングを保護する金属膜を配線用Ａｌと共通させているから、保護用の金属膜を別途形成する必要はないが、金属膜を配線用Ａｌとは別の金属膜であってもよい。
【００２６】
その際、金属膜としては、▲１▼第２保護膜６エッチング時（図５（ｄ）に相当）の、第２保護膜６のエッチングレート／金属膜のエッチングレートが１０以上、▲２▼金属膜のエッチング時（図５（ｅ）に相当）の、金属膜のエッチングレート／第１保護膜４のエッチングレートが１００以上となる条件を満足する金属膜を選択するのが望ましい。
【００２７】
なお、上記実施例において、ゲージ抵抗３はボロンをイオン注入して形成しているので、ゲージ抵抗３中のボロンとＰＳＧ膜のリンが反応してゲージ濃度が変化するのを阻止するため、ゲージ抵抗３上においてはＳｉＯ２  膜を介在させているが、ゲージ抵抗３が形成されていないところではＰＳＧ膜のみとすることができる。
【００２８】
そこで、図６に示す実施例においては、ゲージ抵抗３が形成されている領域においてはＰＳＧ膜４ｂとＳｉＯ２  膜４ａの２層構造とし、ゲージ抵抗３が形成されていない領域においてはＰＳＧ膜４ｂのみとしている。
この図６に示す半導体圧力センサにおいても、上記した製造方法に示すものと同様、金属膜としてのＡｌ５をエッチングストッパ層として作用させ、ダイヤフラム上の第１保護膜４がエッチングされないようにして製造される。
【００２９】
なお、ＳｉＯ２  膜４ａ、ＰＳＧ膜４ｂの２層構造からなる第１保護膜４において、ＰＳＧ膜の部分はリンを含む膜であればよいため、ＰＳＧ膜の代わりにＢＰＳＧ膜を用いるようにしてもよい。
（第２実施例）
次に、半導体圧力センサに形成される圧力検出回路に薄膜の調整抵抗（レーザートリミングにて抵抗値調整される）を形成する場合の実施例について説明する。この場合にも、薄膜抵抗の下部において不要なエッチングを防止するため、エッチングストッパ層としての金属層を形成するようにしている。
【００３０】
この実施例において、図４（ｅ）のように、第１保護膜４を形成した状態を図７（ａ）に示す。この図において、中央が図４（ｅ）に示した構成を有するダイヤフラム部であり、左側が増幅回路等にて形成される回路部、右側がその回路における抵抗部分をなす薄膜抵抗部である。
この状態から、図７（ｂ）に示すように、全面に第１の金属膜としてのＡｌ金属膜１７を形成する。
【００３１】
そして、薄膜抵抗部が開口したレジストパターンを形成し、エッチングにてその部分の金属膜１７を除去する（図７（ｃ））。
この後、全面に薄膜抵抗（クロムシリコンとチタンタングステンの混合膜）１８を形成し、薄膜抵抗部の薄膜抵抗形成領域（回路部とともに回路を構成する抵抗パターン）にレジストパターン１９を形成する（図７（ｄ））。
【００３２】
このレジストパターン１９を用いてエッチングし、レジストを除去して図８（ａ））に示す構成を得る。従って、この薄膜抵抗パターン形成のためのエッチング時に金属膜１７がエッチングストッパ層として作用しダイヤフラム上の第１保護膜４がエッチングされることはない。
続いて、金属膜１７を除去（図８（ｂ））する。この状態が図４（ｅ）に相当する。従って、この後、再度金属膜（第２の金属膜）としてのＡｌを形成するとともに不要な部分をエッチング除去（図８（ｃ））し、電極および回路部と抵抗パターンへの配線を形成する部分および第１保護膜４上にＡｌ５１（図５（ａ）のＡｌ５に相当）をパターン形成する。
【００３３】
その後、第１実施例と同様、第２の保護膜６を形成した後、ダイヤフラム上の第２保護膜６、Ａｌ５の除去を行い、ダイヤフラム上に第１保護膜４のみを残すようにする。
従って、この実施例によれば、ダイヤフラム上の第１保護膜４に対し、薄膜抵抗の形成除去および第２保護膜６の形成除去の２回に対し、それぞれの金属膜の形成にて、第１保護膜４の不要なエッチングを防止することができる。
【００３４】
なお、上記実施例においては半導体圧力センサに本発明を適用するものについて示したが、応力を受けて変位する変位部を備え、その変位部の変位を検出するセンサ、例えば加速度センサ等に適用するようにしてもよい。加速度センサに適用した場合には、加速度を受けるビーム部が圧力センサにおけるダイタフラム部に相当し、そのビーム上に第１保護膜を形成し、上記したのと同様、第２保護膜エッチング時の影響を受けないようにする。
【図面の簡単な説明】
【図１】半導体圧力センサの構成を示す断面図である。
【図２】酸化膜厚／ダイヤフラム厚と感度温度特性との関係を示すグラフである。
【図３】ＰＳＧ膜と出力変動量との関係を示すグラフである。
【図４】本発明の第１実施例にかかる半導体圧力センサの製造方法の前半の工程を示す工程図である。
【図５】図４の工程に続く後半の工程を示す工程図である。
【図６】半導体圧力センサの他の構成を示す断面図である。
【図７】本発明の第２実施例にかかる半導体圧力センサの製造方法の前半の工程を示す工程図である。
【図８】図７の工程に続く後半の工程を示す工程図である。
【図９】従来の半導体圧力センサの製造方法を示す工程図である。
【符号の説明】
１…半導体基板、２…引出し抵抗、３…ゲージ抵抗、４…第１保護膜、
５…Ａｌ電極、６…第２保護膜、８…金属膜。
【図１】
0003551527.tif 000002
【図２】
0003551527.tif 000003
【図３】
0003551527.tif 000004
【図４】
0003551527.tif 000005
【図５】
0003551527.tif 000006
【図６】
0003551527.tif 000007
【図７】
0003551527.tif 000008
【図８】
0003551527.tif 000009
【図９】
0003551527.tif 000010