(57)【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
前記入力端子および前記出力端子を接続するチャネル部と、
ゲート電極と、
該ゲート電極に接続されたゲート電圧入力端子と、を備え、
前記チャネル部は、スピン軌道相互作用によりスピン分離した半導体からなり、かつ、前記入力端子からの経路を２つの経路に分岐する１対２分岐部と、該１対２分岐部で分岐された２つの経路と、該２つの経路を１つの経路に結合して前記出力端子に接続する２対１結合部と、を備え、
前記ゲート電極は、前記チャネル部の前記分岐された２つの経路のうちの少なくとも一方の経路を覆うように形成されていることを特徴とするスピン干渉型三端子素子。
【請求項２】
前記スピン軌道相互作用によりスピン分離した半導体をチャネルとし、該チャネルを形成するための量子井戸ポテンシャルが非対称であることを特徴とする請求項１記載のスピン干渉型三端子素子。
【請求項３】
前記スピン軌道相互作用によりスピン分離した半導体は、少なくともＩｎＧａＡｓを含むことを特徴とする請求項２記載のスピン干渉型三端子素子。
【請求項４】
前記スピン軌道相互作用によりスピン分離した半導体は、少なくともＩｎＡｓを含むことを特徴とする請求項２記載のスピン干渉型三端子素子。
【請求項５】
前記スピン軌道相互作用によりスピン分離した半導体は、少なくともＩｎＳｂを含むことを特徴とする請求項２記載のスピン干渉型三端子素子。
【請求項６】
前記１対２分岐部と、前記分岐された２つの経路と、前記２対１結合部とで囲まれる部分を貫く制御用磁場を供給する手段を有することを特徴とする請求項１乃至請求項５の何れかに記載のスピン干渉型三端子素子。
【請求項７】
前記制御用磁場を供給する手段は、前記チャネル部に隣接配置された電気配線であることを特徴とする請求項６記載のスピン干渉型三端子素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体能動素子であって、特にスピン軌道相互作用により電子スピン波動関数の位相を制御し、その位相干渉によりコンダクタンス変調をもたらすスピン干渉素子に関するものである。
【０００２】
【従来の技術】
電気信号の増幅素子あるいは変調素子としては、ＭＯＳＦＥＴあるいはトランジスタ等が広く用いられてきた。これらはいずれも電子あるいは正孔による電荷の移動に着目した素子であり、本発明におけるような電子のスピンの性質を利用した素子はなかった。
【０００３】
【発明が解決しようとする課題】
従来のＭＯＳＦＥＴ、トランジスタ等の三端子素子においては、ゲート電圧により半導体チャネルのキャリア濃度及び移動度を制御することにより、これら素子のコンダクタンスを制御してきた。しかしながら、大きな出力電流、あるいは信号出力電圧を得るためにはトランジスタのコンダクタンスをゼロ近くにする必要があり、そのためには、キャリア濃度Ｎｓにして１０１１〜１０１２ｃｍ−２程度の変化をさせなければならず、大きなゲート電圧を印加する必要があった。
【０００４】
また、電子波干渉デバイスにおいてはゲート電圧により電子のフェルミ波長を変化させ、あるいは磁場により電子波の位相を変化させ、電子波の干渉効果によりコンダクタンスを制御する方法が採用されてきた。このため、例えば素子の長さをＬ＝１μｍ、キャリア濃度をＮｓ＝１×１０１２ｃｍ−２とすると、２×１０１０ｃｍ−２程度のキャリア濃度変化で電子波の波長を制御し、コンダクタンスをゼロにすることが可能である。しかしながら、電子波の干渉効果を利用するためには電子波が実質的にコヒーレントであることが必要となる。これを実現するには、電子波のフェルミ波長が０．０２５〜０．０５μｍ程度であるため、デバイスの長さを０．０１μｍ以下の精度で作製する必要がある。またゲート電極の幅やチャネルの幅を広くすると電子は多くの異なった長さの経路を走行することになり、コヒーレンシが低下し干渉効果が弱まり、このためコンダクタンスの変調が小さくなってしまう問題があった。これを避けるためには、フェルミ波長（０．０２５μｍ）以下の幅のチャネルを作製しなければならず、製法上の問題点となっていた。
【０００５】
また、上記従来の素子においてスピンの特性を利用したデバイスを構成しようとすると、強磁性体電極あるいは強磁場により素子のチャンネルにスピン偏極した電子状態を形成する必要があった。
【０００６】
本発明の目的とするところは、従来考慮されていなかった電子のスピンの性質を積極的に利用した新しい素子を実現することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明における素子は以下の構成としている。すなわち、入力端子からの線路は１対２分岐部で２本の線路に分岐され、この２本の線路で形成された２本の枝の部分は後続の２対１結合部の二つの入力側にそれぞれ接続されて再び一本の線路に結合された閉ループ構造を形成しており、これら各要素を含む閉ループ構造はスピン軌道相互作用によりスピン分離した半導体材料に接して形成されている。上記のチャネル部は上記の枝部分直下に形成されており、このチャネル部を含む少なくとも一方の枝部を覆うようにゲート電極が形成されており、このゲート電極はゲート電極端子に接続された構造となっている。
また、上記構造の三端子素子を構成する半導体は強磁性体電極や強磁場によりチャネルにスピン偏極した電子状態を利用することなく、半導体中のスピン軌道相互作用を用いるために、ヘテロ構造で量子井戸ポテンシャルが非対称であるような半導体を用いている。このような半導体としてはＩｎＧａＡｓ、ＩｎＡｓあるいはＩｎＳｂ等がある。本発明では、スピン軌道相互作用の強さがスピン波動関数の位相を変化させることにより、デバイスのコンダクタンスを変調するため、デバイスの加工精度をフェルミ波長程度にする必要がない。
さらに、上記の閉ループ構造を形成しているチャネル部に磁界を印加することにより素子のコンダクタンスを制御する構造もあり、この制御用磁界を発生させるために、この閉ループ構造のチャネル部に隣接して磁界発生用の電気配線を設ける構造についても開示している。
【０００８】
【発明の実施の形態】
以下本発明による三端子素子について詳細に説明する。
【０００９】
（実施の形態１）
図１は本発明における三端子素子の基本構成要素を示す。図１（ａ）に示すように本発明における三端子素子は、閉ループ構造としてリング状の形状とし、このリング状に形成された経路の一点（Ａ点）から信号としての電子を流入し、この入力点を含む直径の反対側の一点（Ｂ点）から出力を取り出す構成となっている。すなわち、入力された電子流は入力側の点で二つの経路に分岐され（１対２分岐部）、その後出力側の点でこれら二分された電子流は再び結合され（２対１結合部）合成される形となっている。本発明においては、この結合点での干渉が電子波ではなく、スピン波を干渉させていることに特徴があり、これにより他の電子波等を利用した場合よりも素子の製造を容易にしたことである。なお、この形状の構成材料としては図１０あるいは図１（ｂ）に示すような層構造であることは本質的ではなく、Ｒａｓｈｂａ機構に起因したスピン軌道相互作用が強い半導体であればよいが、以下の解析では図１（ｂ）の構造を想定している。すなわち、図１（ｂ）においては、最上部は金属層を上面に有する不純物ノンドープのＩｎＡｌＡｓのゲートを構成するショットキ層１で、その層に接して第２のノンドープ層であるＩｎＧａＡｓのチャネル層２があり、さらにその下にノンドープのＩｎＡｌＡｓのスペーサ層３、不純物がドープされているＩｎＡｌＡｓのキャリア供給層４およびノンドープのＩｎＡｌＡｓのバッファ層５の各層が図示していないが半導体基板の上に形成されている。
【００１０】
いま、スピン軌道相互作用の強さをα、外部磁場をＢｚとする。スピン軌道相互作用と外部磁場を考慮することにより、電子がＡ点で分岐し、Ｂ点で再び結合した際に生じる位相差Δφは式（数１）で与えられる。
【００１１】
【数１】
0003585763.tif 000002
【００１２】
ここで、Φ＝πｒ２Ｂｚはリングを貫く磁束、Φ０＝ｈ／ｅは量子化磁束である。また、μはスピンアップ（μ＝１）、スピンダウン（μ＝−１）に対応し、ｈはプランクの定数、ｍ＊は電子の有効質量である。θはスピン軌道相互作用とゼーマン効果の比によって決定される角度である。いま、ｇ−因子が１５程度と大きい場合でも、Ｊ．Ｎｉｔｔａ等がＰｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．  ７８（１９９７）ｐ−１３３５  誌上において報告した実験結果のようにスピン軌道相互作用に起因したスピン分離エネルギーが５ｍｅＶ程度と大きいため、Ｂ＜２００Ｇａｕｓｓの低磁場ではゼーマン効果（ゼーマンエネルギ０．１ｍｅＶ以下）は無視できて、θ＝π／２と近似できる。また、αはチャネル部のスピン軌道相互作用の強さに対応し、上誌で始めて実証されたようにゲート電圧により制御可能な量である。右辺第１項はＡｒｏｎｏｖ−Ｂｏｈｍ効果、第２項はＢｅｒｒｙ位相、第三項は今回の計算で新たに見出した項であり、スピンの波動関数に起因した位相に相当する。スピンに依存した干渉による位相差はＢｅｒｒｙ位相の効果としてＰｈｙｓ．Ｒｅｖ．Ｌｅｔｔ  ７０（１９９３）ｐ−３４３誌上にＡ．Ｇ．Ａｒｏｎｏｖ等により詳細に調べられているが、第三項に関しては考慮されていなかった。本発明はこの第三項に起因した位相によるスピンの干渉効果を用いた素子に関するものである。
【００１３】
上記のように、本発明におけるチャネル部は、スピン分離した半導体であって、この系のスピン分離が界面電界に起因したスピン軌道相互作用（Ｒａｓｈｂａ機構）による半導体二次元電子ガス（あるいはホール）を用いている。チャネル部は２経路に分岐された後再び結合され（例えば半径ｒのリング形状）、このチャネル部はゲート電極６に覆われており、これによりスピン軌道相互作用の強さαを制御するものである。前記の式（数１）による位相差Δφは、特に第３項を含む形で求めたのは本発明に関連して初めて求められたものであるが、外部磁場ゼロの場合は、簡単に以下の式（数２）で与えられる。
【００１４】
【数２】
0003585763.tif 000003
【００１５】
ここで、Ａ点で分岐したスピンアップ電子のＢ点での干渉は式（数３）で与えられ、
【００１６】
【数３】
0003585763.tif 000004
【００１７】
また、Ａ点で分岐したスピンダウン電子のＢ点での干渉は式（数４）で与えられる。
【００１８】
【数４】
0003585763.tif 000005
【００１９】
ここで、Ψはスピン波の複素振幅であり、矢印は電子のスピンの方向を、＋／−の符号は分岐した二つの経路のそれぞれを区別するために付したものである。従って、スピンの干渉効果によってもたらされるコンダクタンスの変調は式（数５）で求めることが出来る。
【００２０】
【数５】
0003585763.tif 000006
【００２１】
すなわち、デバイスのコンダクタンスを変調に影響を与えるのは、スピン軌道相互作用の強さαとリング円周２πｒとの積である。すなわち、電子スピンの干渉のみがコンダクタンスの変化に寄与することになるため、デバイスの加工精度をフェルミ波長程度にまでする必要はない。Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．  ７８（１９９７）ｐ−１３３５  誌上においてＪ．Ｎｉｔｔａ等が報告している実験結果によるとゲート電圧Ｖｇ＝０Ｖでスピン軌道相互作用の強さα＝０．７２×１０−１１ｅＶｍ、Ｖｇ＝−１．０Ｖでα＝０．９４×１０−１１ｅＶｍが得られている。これらの値から、スピンの位相差を求めると（リングの半径をｒ＝０．５μｍ、電子の有効質量ｍ＊＝０．０４５を仮定）△φ＝８．５π（Ｖｇ＝０Ｖ（Ｎｓ＝２．２×１０１２ｃｍ−２）とする）また△φ＝１１．２π（Ｖｇ＝−１．０Ｖ（Ｎｓ＝１．６×１０１２ｃｍ−２））従って、２π以上の位相差を生じさせるのに十分であり、１００％のコンダクタンス変調を生じさせることが可能となる。また後述の図１２の実験はＩｎＡｌＡｓショットキー層の上にさらに１００ｎｍのＳｉＯをつけてあるためゲート電圧に対するポテンシャル形状変化の感度が悪い。従って、ゲート電極をＩｎＡｌＡｓの上に直接つけることにより、ゲート電圧Ｖｇに対するスピン軌道相互作用の感度を改善することは十分に可能である。具体的には、ゲート電極をＩｎＡｌＡｓの上に直接つけることにより、上記のＮｓ＝２．２×１０１２ｃｍ−２から１．６×ｌ０１２ｃｍ−２へ△Ｖｇ＝０．３Ｖ程度で制御できる。また、図１０のＩｎＡｌＡｓドープ層であるキャリア供給層の厚さ、もしくはリング半径ｒをＶｇ＝０Ｖで△φ＝２πｎ（ｎは整数）となるように設計することにより、図３に示すようなコンダクタンスＧ（縦軸）のゲート電圧（横軸）Ｖｇ依存性が得られる。
【００２２】
またゲート電圧による電子のフェルミ波長の変化による電子波干渉効果は、分岐したチャネルの長さを同じにすれば、同じ位相差をもたらすため現れず、電子スピンの干渉のみがコンダクタンスに寄与する。また、チャネルの幅を広くしても基本的な動作原理に変化はなく、最大コンダクタンスを大きくすることができる。
【００２３】
また、キャリア供給層４の厚さにより半導体二次元電子ガスの最大キャリア濃度は決定される。従って、ゲート電圧はキャリア濃度を変化させずに閉じ込めポテンシャルの形状のみを変化させる、すなわちスピン軌道相互作用のみ変化させることが可能である。
【００２４】
図４は本素子を用いて電圧利得をうるための回路構成図である。ゲート電極に与える電圧を入力電圧Ｖｉｎ、リング部につながるリード線から負荷抵抗７を接続し、その出力端子に現れる出力電圧をＶｏｕｔとする。また、ＩＢはリング部に流すバイアス電流である。図５は図４の回路構成によってもたらされる電圧利得を求めるバイアス電流／出力電圧の関係を示す特性図である。図３に示すように入力電圧Ｖｉｎであるゲート電圧ＶｇによりコンダクタンスＧを２ｅ２／ｈからゼロまで変化することが可能である。従って、図５に示す電流−電圧特性はＶｇによってその傾きを矢印のように変化させることができる。また、負荷抵抗７（抵抗値がＲＬ）によりリング部に流れる電流Ｉと電圧ＶはＩ＝ＩＢ−Ｖ／ＲＬで与えられる。この負荷曲線とリング部の抵抗を決める電流−電圧特性から図５のＶｏｕｔで示した電圧が負荷抵抗７の出カ端子に現れる。また、電圧利得Ｇａｉｎは入力電圧の変化分△Ｖｉｎ（＝Ｖｇ１−Ｖｇ２）とＶｏｕｔの比で与えられる。ここで、バイアス電流ＩＢを０．５ｍＡ、負荷抵抗ＲＬを１０ｋΩとしたとき、入力電圧（Ｖｇ）を０Ｖから０．３Ｖまで変化させると、Ｖｏｕｔとして２．２Ｖを得ることができる。すなわち電圧利得Ｇａｉｎ〜７を得る。
【００２５】
（実施の形態２）
図６は、本発明の第二の実施の形態を説明する図であって、半導体リング構造の一部にスピン軌道相互作用を変化させるためのゲート電極をつけたものである。この実施の形態の場合、電子のフェルミ波数の変化にともなうコンダクタンス変化  ｃｏｓ（ｋ１−ｋ２）πｒ  が重畳され、コンダクタンスの変調は以下の式（数６）で与えられる。
【００２６】
【数６】
0003585763.tif 000007
【００２７】
ここで、ｋ１とα１はゲート電極でおおわれていないチャネル部のフェルミ波数とスピン軌道相互作用、またｋ２、α２はゲート電極でおおわれているチャネル部分に対応する。後述の図１２の実験結果によるとゲート電圧Ｖｇ＝０Ｖでスピン軌道相互作用の強さα＝０．７２×１０−１１ｅＶｍ、キャリア濃度Ｎｓ＝２．２５×ｌ０１２ｃｍ−２、Ｖｇ＝−１．０Ｖでα＝０．９４×ｌ０−１１ｅＶｍ、Ｎｓ＝１．６×１０１２ｃｍ−２が得られている。これらの値から、スピンの位相差を求めると（リングの半径をｒ＝０．５μｍ、電子の有効質量をｍ＊＝０．０４５と仮定）△φ＝８．５π（Ｖｇ＝０Ｖとして）、また△φ＝９．８５π（Ｖｇ＝−１．０Ｖとして）となる。従って、π以上の位相差を生じさせるのに十分であり、従って１００％のコンダクタンス変調を生じさせることが可能となる。
【００２８】
この実施の形態の場合、電子のフェルミ波数の変化にともなうコンダクタンス変化  ｃｏｓ（ｋ１−ｋ２）πｒ  が重畳され、△φ＝（ｋ１−ｋ２）πｒはキヤリア濃度Ｎｓ＝１．６×１０１２ｃｍ−２と２．２５×１０１２ｃｍ−２の変化により約２９π変化し、約１５回振動する。またこの場合もゲート電極を図１の様にＩｎＡｌＡｓの上に直接つけることにより、ゲート電圧Ｖｇに対するスピン軌道相互作用の感度を改善することは十分に可能である。具体的には、ゲート電極をＩｎＡｌＡｓの上に直接つけることにより、上記のＮｓ＝２．２×１０１２ｃｍ−２から１．６×１０１２ｃｍ−２へ△Ｖｇ＝０．３Ｖ程度で制御できる。一般的なゲート電圧に対するコンダクタンスの変化は図７のようになる。また、電圧利得を得るための回路図は図４と同様であり、この場合、図４に比べ、電圧利得は約１５倍改善される。
【００２９】
（実施の形態３）
図８は、本発明の第三の実施の形態を説明する図であって、制御線９をリング部近傍に配置しておき、これに図示のように電流Ｉｍを流すことにより、リングを貫く磁束Ｂｚを制御することが出来る。式（数１）から容易に以下の式（数７）が得られる。
【００３０】
【数７】
0003585763.tif 000008
【００３１】
すなわち、磁場による位相シフトによりコンダクタンス最大とゼロの間のゲート電圧を容易にコントロールすることが可能となる。この磁束は実施の形態１で述べたゲート電圧に対するコンダクタンスの振動の位相を制御することが可能になり、図９に示す特性が期待できる。リングの半径をｒ＝０．５μｍとすると、磁束Ｂｚによる位相の変化△φ＝２πのために必要な磁場は約５２Ｇａｕｓｓとなる。制御線９により発生する磁場はＢｚ＝Ｉｍ／２π＜Ｒ〉、（＜Ｒ＞は制御線９からリング中心までの距離）で与えられ、＜Ｒ＞＝１μｍとすると制御線９に流す電流Ｉｍは約０．０３μＡの電流で５２Ｇａｕｓｓ発生することが可能となる。また、電圧利得を得るための回路構成は、前記実施の形態の場合と同様に図４により可能である。
【００３２】
以上述べた本発明によるスピン干渉型三端子素子では、Ｒａｓｈｂａ機構に起因したスピン軌道相互作用が本質的な役割を果たしており、以下、本発明の背景としてこの原理について述べておく。
このスピン軌道相互作用については  Ｓｏｖ．Ｐｈｙｓ．Ｓｏｌｉｄ  Ｓｔａｔｅ  ２（１９６０）ｐ−１１０９  においてＥ．Ｉ．Ｒａｓｈｂａ  によって報告されている。そこで、まずこのスピン軌道相互作用の起源と、ゲート電圧によって制御可能であることを実証した実験結果について説明しておく。これらに関しては  Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．  ７８（１９９７）ｐ−１３３５  誌上において  Ｊ．Ｎｉｔｔａ等により報告されている。スピン軌道相互作用は、相対論的な効果であり、外部から磁場が無くとも強い電界中を電子が高速に運動することにより、有効な磁場を感じることに起因する。Ｒａｓｈｂａ機構によるスピン軌道相互作用は、半導体中で、電子を閉じこめる量子井戸の非対称性ポテンシャルが作る電界中を電子が運動する事により磁場を感じ、スピン分離する場合を言う。最近のバンド計算によれば、Ｒａｓｈｂａ機構に起因したスピン軌道相互作用の強さαは下記の式（数８）で表され、二次元電子ガスあるいはホールを閉じこめるポテンシャルが作る界面電界の期待値＜Ｅ＞に比例することがＰｈｙｓ．Ｒｅｖ．Ｂ５０（１９９４）ｐ−８５２３においてｄｅ  Ａｎｄｒａｄａ  ｅ  Ｓｉｌｖａ等により報告されている。
【００３３】
【数８】
0003585763.tif 000009
【００３４】
ここでｍ＊は電子の有効質量、Ｅｇはエネルギーギャップ、△は価電子帯のスピン分離エネルギーである。従って、一般的にはエネルギーギャップが小さく、有効質量の小さい狭ギャップ半導体ほどスピン軌道相互作用が大きくなる。
【００３５】
上記Ｊ．Ｎｉｔｔａ等は図１０に示すＩｎＧａＡｓ系半導体ヘテロ構造の素子を用いて実験をしている。また図１１には、セルフコンシステントな計算によって求めた、電子を閉じこめるための量子井戸ポテンシャル形状を示す。界面電界の期待値＜Ｅ＞は図１１に示すような二次元電子ガスあるいはホールを閉じこめるポテンシャル形状に依存し、ポテンシャルの傾きによって決まる。図１１に示す系の場合、電子濃度Ｎｓを小さくするにつれ（負のゲート電圧をかけることに対応）、ポテンシャルの傾きは大きくなり、界面電界＜Ｅ＞が大きくなっていることを示している。図１２は、このＩｎＧａＡｓ系のスピン軌道相互作用を実験的に求めたもので、上記Ｊ．Ｎｉｔｔａ等により  Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．  ７８（１９９７）ｐ−１３３５  誌上において報告されているように、実際に、ゲート電圧によってスピン軌道相互作用が制御可能であることが示されている。
【００３６】
【発明の効果】
本発明は、新たに発見した現象を利用し、ゲート電圧により半導体チャネルのスピン軌道相互作用を制御するもので、これにより電子スピン波動関数の位相を制御し、コンダクタンスの制御を行うものである。すなわち、スピン波動関数の位相を制御する点が従来の電荷による制御を行うデバイスとは異なっている。これにより小さなゲート電圧でコンダクタンス＝０を実現できるため低消費電力であり、また、チャネルの幅の加工精度もフェルミ波長による制約もなく、加工性の良好な三端子素子が実現出来る。
【図面の簡単な説明】
【図１】（ａ）は本発明におけるリング構造の基本構成と信号の流れを示す概念図。（ｂ）は多層構造を有する本発明による素子の外観図。
【図２】本発明における第１の実施の形態におけるゲート電極の配置図。
【図３】第１の実施の形態におけるゲート電圧ＶｇとコンダクタンスＧとの関係を示す特性図。
【図４】本発明による素子を用いて増幅機能を得るための回路図。
【図５】増幅機能を得る図４の回路構成における電圧−電流特性。
【図６】本発明における第２の実施の形態を示すゲート電極の配置図。
【図７】第２の実施の形態におけるゲート電圧ＶｇとコンダクタンスＧとの関係を示す特性図。
【図８】本発明における第３の実施の形態を示す電極と制御線の配置図。
【図９】第３の実施の形態におけるゲート電圧ＶｇとコンダクタンスＧとの関係を示す特性図。
【図１０】本発明の原理説明に使用されたＩｎＧａＡｓ系のヘテロ構造半導体素子の構成断面図。
【図１１】図１０のヘテロ構造半導体のポテンシャル図。
【図１２】図１０の素子におけるゲート電圧とスピン軌道相互作用の関係を示す特性図。
【符号の説明】
１：ノンドープＩｎＧａＡｓによるショットキ層
２：ノンドープＩｎＧａＡｓによるチャネル層
３：ノンドープによるＩｎＡｌＡｓによるスペーサ層
４：不純物ドープのＩｎＡｌＡｓによるキャリア供給層
５：ノンドープＩｎＡｌＡｓによるバッファ層
６：ゲート電極
７：負荷抵抗
８：ゲート電極
９：制御線
【図１】
0003585763.tif 000010
【図２】
0003585763.tif 000011
【図３】
0003585763.tif 000012
【図４】
0003585763.tif 000013
【図５】
0003585763.tif 000014
【図６】
0003585763.tif 000015
【図７】
0003585763.tif 000016
【図８】
0003585763.tif 000017
【図９】
0003585763.tif 000018
【図１０】
0003585763.tif 000019
【図１１】
0003585763.tif 000020
【図１２】
0003585763.tif 000021