(57)【特許請求の範囲】
【請求項１】
第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
前記第１の分離溝に対応する部分の前記第２の導電箔を厚み方向に部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、
所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、
前記回路素子および前記第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記第２の導電箔の前記連結部を除去する工程とを具備することを特徴とする回路装置の製造方法。
【請求項２】
第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、
前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
前記第１の分離溝に対応する部分の前記第２の導電箔を部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、
所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドし、前記第１および第２の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記第２の導電箔の前記連結部を除去する工程とを具備することを特徴とする回路装置の製造方法。
【請求項３】
第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
前記第１の分離溝に対応する部分の前記第２の導電箔を厚み方向に部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、
所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および前記第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記第２の導電箔の前記連結部を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
を具備することを特徴とする回路装置の製造方法。
【請求項４】
第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、
前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
前記第１の分離溝に対応する部分の前記第２の導電箔を部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、
所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、
前記回路素子、前記接続手段および第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドし、前記第１および第２の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記第２の導電箔の前記連結部を除去する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
【請求項５】
前記第１の導電箔と第２の導電箔は異なるエッチング液でエッチングされて前記第１の分離溝と前記第２の分離溝を形成することを特徴とする請求項１から請求項４のいずれかに記載された回路装置の製造方法。
【請求項６】
前記第１の導電箔はアルミニウムで形成され、前記第２の導電箔は銅、鉄−ニッケルのいずれかで構成されることを特徴とする請求項１から請求項４のいずれかに記載された回路装置の製造方法。
【請求項７】
前記積層導電箔は、アルミニウムより成る前記第１の導電箔に銅メッキされた前記第２の導電箔で構成されることを特徴とする請求項６に記載された回路装置の製造方法。
【請求項８】
前記導電被膜はニッケル、金あるいは銀メッキ形成されることを特徴とする請求項２または請求項４に記載された回路装置の製造方法。
【請求項９】
前記導電被膜を前記第１の分離溝形成時のマスクの一部として使用することを特徴とする請求項２または請求項４に記載された回路装置の製造方法。
【請求項１０】
前記第２の分離溝形成時のマスクとして前記第１の分離溝を形成した前記第１の導電箔を使用することを特徴とする請求項１から請求項４のいずれかにに記載された回路装置の製造方法
【請求項１１】
前記回路素子は半導体ベアチップ、フリップチップ、チップ回路部品、パッケージ型半導体素子、ＣＳＰのいずれかあるいは両方を固着されることを特徴とする請求項１から請求項４のいずれかに記載された回路装置の製造方法。
【請求項１２】
前記接続手段はワイヤーボンディングまたはロウ材で形成されることを特徴とする請求項２から請求項４のいずれかに記載された回路装置の製造方法。
【請求項１３】
前記絶縁性樹脂はトランスファーモールドで付着されることを特徴とする請求項１から請求項４のいずれかに記載された回路装置の製造方法。
【請求項１４】
ダイシングにより個別の回路装置に分離することを特徴とする請求項３または請求項４に記載された回路装置の製造方法。
【請求項１５】
前記導電路は、少なくとも配線を構成することを特徴とする請求項１から請求項４のいずれかに記載された回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２６のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２７は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２７のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２９および図３０を参照しながら説明する。尚、図３０では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２９Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い。（以上図２９Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２９Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２９Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２８では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図３０左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２９の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】
図２８に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路装置を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図３１は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に少なく、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
更には、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【００２３】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、少なくとも導電路と成る領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、前記第１の分離溝に対応する部分の前記第２の導電箔を厚み方向に部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、前記回路素子および前記第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記第２の導電箔の前記連結部を除去する工程とを具備することを特徴とする。
【００２４】
本発明では、第２の導電箔を第１の導電路を形成する際のエッチングストッパーとして活用すると共に第１の導電路がバラバラに分離されることを防止している。しかも最終的には第２の導電路として使用している。また第１および第２の分離溝に充填された絶縁性樹脂により導電路を一体に支持し、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【００２５】
また本発明は、第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、少なくとも導電路となる領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、前記第１の分離溝に対応する部分の前記第２の導電箔を部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドし、前記第１および第２の導電路と前記絶縁性樹脂を嵌合させる工程と、前記第２の導電箔の前記連結部を除去する工程とを具備することを特徴とする。
【００２６】
本発明では更に、第２の導電箔を第１の導電路を形成する際のエッチングストッパーとして活用すると共に第１の導電路がバラバラに分離されることを防止している。しかも最終的には第２の導電路として使用している。また導電被膜を採用することで導電路の表面にひさしを形成し、このひさしを被覆し且つ第１および第２の分離溝に充填される絶縁性樹脂により、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【００２７】
【発明の実施の形態】
本発明の第１の実施の形態
図１〜図８を参照して本発明の回路装置５３の製造方法の第１の実施の形態について説明する。
【００２８】
本発明は、第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、少なくとも導電路と成る領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、前記第１の分離溝に対応する部分の前記第２の導電箔を厚み方向に部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および前記第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記第２の導電箔の前記連結部を除去する工程と、前記絶縁性樹脂を切断して個別の回路装置に分離する工程から構成されている。
【００２９】
まず本発明の第１の工程は、図１に示す如く、第１の導電箔６０Ａと第２の導電箔６０Ｂが積層された積層導電箔６０を用意することにある。
【００３０】
ここで重要なことは、両導電箔が選択的にエッチングできる事、および抵抗値が低いことである。また集積度を向上するためには、エッチングに於いてファィンパターンが形成できる事も重要である。例えば、第１の導電箔６０Ａをエッチングによりパターニングする際、第２の導電箔６０Ｂは、エッチングストッパーとして働くことが重要であり、また逆に第２の導電箔６０Ｂをエッチングして第２の導電路としてパターニングする際、第１の導電箔６０Ａがエッチングされないことも重要である。
【００３１】
例えば、抵抗値の低い材料として、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｐｔ等があげられるが、コスト、加工性を考慮するとＣｕとＡｌが適当である。Ｃｕは、抵抗値が低くコストも安いため、最も採用されている材料であり、ウェットエッチングが可能な材料である。しかしドライエッチングしずらい材料である。
【００３２】
一方、Ａｌは、半導体ＩＣの配線に多用され、異方性エッチングが可能な材料である。側壁をストレートでエッチングできるため、より高密度に配線を形成することができる。
【００３３】
例えばＣｕを第１の導電箔として採用する場合、Ａｌ箔を用意し、このＡｌ箔の表面にＣｕをメッキすれば、Ｃｕの厚みを調整できるため、よりファインパターンが可能となる。当然Ｃｕの厚みを薄くすれば横方向のエッチングが進まないためよりファインパターンが可能である。Ａｌを第１の導電箔６０Ａとして採用する場合、Ｃｕ箔を用意し、このＣｕ箔の上にＡｌを蒸着やスパッタリングにより形成すれば、Ａｌの膜厚が調整できる。更には、Ｃｌ２ガスやＣｌ２＋ＢＣｌ３ガスで異方性エッチングが可能であるため、よりファインパターンが可能となる。
【００３４】
以下、第２の導電箔６０Ｂとして１０μｍ〜３００μｍのＡｌ箔を採用し、この上に第１の導電箔６０Ａとして数μｍ〜２０μｍ程度にメッキされたＣｕを採用し、この積層導電箔６０を用いて説明していく。
【００３５】
尚、シート状の積層導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００３６】
本発明の第２の工程は、図２および図３に示す如く、少なくとも導電路と成る領域を除いた第１の導電箔６０Ａに第１の分離溝６１を形成して側面が湾曲構造の第１の導電路を形成することにある。
【００３７】
まず、図２の如く、Ｃｕより成る第１の導電箔６０Ａ上に、ホトレジストＰＲ（耐エッチングマスク）を形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａが露出するようにホトレジストＰＲをパターニングする。そして、図３Ａの如く、前記ホトレジストＰＲを介してエッチングしている。
【００３８】
本工程では、ウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【００３９】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造５９になる。また塩化第二鉄をエッチャントとして採用すると、ＣｕよりもＡｌの方がエッチングレートが速いため、Ａｌはエッチングストッパーとして働かない。そのため、第１の導電箔６０Ａが第１の導電路５１Ａ〜５１Ｃとしてパターニングされた際、Ａｌの第２の導電箔６０Ｂが、この第１の導電路５１Ａ〜５１Ｃを一体で支持できるように、その厚みを厚くする必要がある。
【００４０】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能と言われており、スパッタリングで取り除くことができる。またまたスパッタエッチングの条件によって異方性、非異方性でエッチングできる。非異方性にすることにより、第１の分離溝６１の側面は湾曲構造５９になる。
【００４１】
ここでは、Ｃｕをエッチングし、Ａｌをエッチングしないエッチャントを採用し、Ａｌがエッチングストッパーとなるエッチャントが好ましい。
【００４２】
特に図３Ｂの如く、エッチングマスクとなるホトレジストＰＲの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように第１の分離溝６１の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【００４３】
尚、図２に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく第１の分離溝６１をエッチングできる。この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００４４】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００４５】
本発明の第３の工程は、図４に示す如く、第１の分離溝６１に対応する部分の第２の導電箔６０Ｂを厚み方向に部分的に除去して連結部６４を残して第２の分離溝６２を形成し、同時に第１の導電路の裏面に第２の導電路を形成することにある。
【００４６】
本工程では、前工程で用いたホトレジストＰＲおよび第１の分離溝６１を形成した第１の導電箔６０Ａをマスクとして第２の導電箔６０Ｂをハーフエッチングして第２の分離溝６２を形成する。ここでは、水酸化ナトリウム等のアルカリ液を採用してエッチングしている。水酸化ナトリウムは、ＡｌはエッチングするがＣｕはエッチングしないため、第１の導電路５１Ａ〜５１Ｃを腐蝕することなく湾曲構造６３を有する第２の分離溝６２を形成できる。
【００４７】
第２の分離溝６２は第２の導電箔６０Ｂの厚みの約半分程度に形成され、残された部分は連結部６４として導電路を支持する役割を有している。すなわち、第２の導電箔６０Ｂは、連結部６４で一体にシートの状態で維持しているため、第１の導電路５１Ａ〜５１Ｃを個々に分離されない。従ってシート状の積層導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００４８】
なお第１の導電路の裏面にある分離溝６２で離間された第２の導電箔６０Ｂは第２の導電路となり、両者で導電路を形成することになる。
【００４９】
本発明の第４の工程は、図５に示す如く、所望の回路素子を所望の第１の導電路上に電気的に接続して固着し、回路素子の電極と所望の第１の導電路とを電気的に接続する接続手段を形成することにある。すなわち、第１の分離溝６１が形成された第１の導電路５１Ａ〜５１Ｃ上に回路素子５２Ａ、５２Ｂを電気的に接続して実装され、接続手段で電気的な接続を行う。
【００５０】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子５２Ａ、チップコンデンサ、チップ抵抗等の受動素子５２Ｂである。またこれらの素子は、ベアチップでも封止されたチップでも良い。厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン素子（フリップチップとも呼ぶ）も実装できる。
【００５１】
ここでは、ベアのトランジスタチップ５２Ａが第１の導電路５１Ａにダイボンディングされる。また、エミッタ電極と第１の導電路５１Ｂ、ベース電極と第１の導電路５１Ｂが、熱圧着によるボールボンディング法あるいは超音波によるウェッヂボンデイング法等で固着された金属細線５５Ａを介して接続される。またチップコンデンサまたは受動素子が、半田等のロウ材またはＡｇペースト等の導電ペースト５５Ｂを介して第１の導電路５１Ｂと５１Ｃの間に実装され固着される。
【００５２】
また図２９に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、図４に示すように、第２の導電箔６０Ｂと一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが第２の導電箔６０Ｂと一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００５３】
本発明の第５の工程は、図６に示す如く、回路素子、接続手段および第１の導電路を被覆し、第１および第２の分離溝６１、６２に充填されるように絶縁性樹脂でモールドすることにある。
【００５４】
本工程では、第１の導電路５１Ａ〜５１Ｃ、湾曲した第１の分離溝６１および第２の分離溝６２に絶縁性樹脂５０を付着される。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００５５】
導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、回路素子の最頂部（ここでは金属細線５５Ａの頂部）から約１００μｍが被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００５６】
更には、湾曲構造５９を持った第１の分離溝６１および湾曲構造６３を持った第２の分離溝６２に絶縁性樹脂５０が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂５０の剥がれが防止でき、逆に後の工程で分離される導電路５１の抜けが防止できる。
【００５７】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
【００５８】
本発明の第６の工程は、図７に示す如く、第２の導電箔の連結部を除去することにある。すなわち、第２の導電箔６０Ｂの裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により可能となる。
【００５９】
本工程では、水酸化ナトリウム等のアルカリ液を採用してエッチングしている。水酸化ナトリウムは、ＡｌはエッチングするがＣｕはエッチングしないため、第１の導電路５１Ａ〜５１Ｃを腐蝕することがない。
【００６０】
この結果、絶縁性樹脂５０に第２の導電路５１Ｓ〜５１Ｕが露出する構造となる。そして第２の分離溝６２の底部が露出する。
【００６１】
更に、必要によって露出した第２の導電路５１Ｓ〜５１Ｕに半田等の導電材を被着する。また、第２の導電路５１Ｓ〜５１Ｕの裏面に導電被膜を被着する場合、図１の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。
【００６２】
本発明の第７の工程は、図８に示す如く、絶縁性樹脂５０を切断して個別の回路装置に分離することにある。
【００６３】
本実施の形態では、導電路にトランジスタとチップ抵抗が実装されているだけの回路装置しか示されていないが、実際にはこれを１単位としてマトリックス状に多数個の回路装置が積層導電箔６０上に配置されている。この場合は、各単位間の第１および第２の分離溝６１、６２に充填された絶縁性樹脂５０のところを図２１で示すようにダイシング装置で切断して個々に分離される。
【００６４】
以上の製造方法によって、絶縁性樹脂５０に第１の導電路５１Ａ〜５１Ｃが埋め込まれ、絶縁性樹脂５０の裏面には第２の導電路５１Ｓ〜５１Ｕが露出した回路装置５３が実現できる。
【００６５】
本発明の回路装置について図８を参照しながらその構造について説明する。
【００６６】
図８には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。しかも導電路５１の側面は湾曲構造５９、６３を有している。
【００６７】
本構造は、回路素子５２Ａ、５２Ｂ、複数の第１の導電路５１Ａ〜５１Ｃおよび第２の導電路５１Ｓ〜５１Ｕと、この第１の導電路５１Ａ〜５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で主に構成され、第１の導電路５１Ａ〜５１Ｃおよびの第２の導電路５１Ｓ〜５１Ｕ間には、この絶縁性樹脂５０で充填された第１の分離溝６１および第２の分離溝６２が設けられる。そして絶縁性樹脂５０により湾曲構造５９、６３の前記導電路５１が支持されている。
【００６８】
本回路装置は、導電路５１を被覆し且つ第１の導電路５１Ａ〜５１Ｃおよび第２の導電路５１Ｓ〜５１Ｕの間の第１および第２の分離溝６１、６２に充填されて一体に支持する絶縁性樹脂５０を有している。
【００６９】
また、この導電路５１間には絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００７０】
この湾曲構造５９の第１の導電路５１Ａ〜５１Ｃの間は、第１の分離溝６１となり、湾曲構造６３の第２の導電路５１Ｓ〜５１Ｕの間は、第２の分離溝６２となり、ここに絶縁性樹脂５０が充填されることで、導電路５１の抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【００７１】
第２の導電路５１Ｓ〜５１Ｕを露出することにより、第２の導電路の裏面が外部との接続を可能にし、図２６の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
本発明の第２の実施の形態
次に図９〜図１６を参照して、ひさし５８を有する回路装置５６の製造方法について説明する。なお、ひさしとなる導電被膜（以下第２の材料と呼ぶ）７０が被着される以外は、第１の実施の形態と実質同一であるため、重複する説明は省略する。
【００７２】
本発明は、第１の導電箔と第２の導電箔が積層された積層導電箔を用意する工程と、前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、少なくとも導電路となる領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、前記第１の分離溝に対応する部分の前記第２の導電箔を部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成する工程と、所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と、前記回路素子、前記接続手段および第１の導電路を被覆し、前記第１および第２の分離溝に充填されるように絶縁性樹脂でモールドし、前記第１および第２の導電路と前記絶縁性樹脂を嵌合させる工程と、前記第２の導電箔の前記連結部を除去する工程とから構成されている。
【００７３】
まず本発明の第１および第２の工程は、図９に示す如く、第１の導電箔と第２の導電箔が積層された積層導電箔を用意し、前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成することにある。
【００７４】
図９の如く、第１の材料から成る第１の導電箔６０Ａの上にエッチングレートの小さい第２の材料７０が被覆された積層導電箔６０を用意する。
【００７５】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【００７６】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を第１の導電路５１Ａ〜５１Ｃの形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る第１の導電箔６０Ａをエッチングすればひさし５８が形成できるからである。
【００７７】
本発明の第３の工程は、図１０および図１１に示す如く、少なくとも導電路となる領域を除いた前記第１の導電箔に第１の分離溝を形成して側面が湾曲構造の第１の導電路を形成することにある。
【００７８】
図１０の如く、Ｎｉ７０の上に、ホトレジストＰＲを形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、図１１の如く、前記ホトレジストを介してエッチングすればよい。
【００７９】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【００８０】
本発明の第４の工程は、図１２に示す如く、第１の分離溝に対応する部分の第２の導電箔を部分的に除去して連結部を残して第２の分離溝を形成し、同時に前記第１の導電路の裏面に第２の導電路を形成することにある。
【００８１】
本工程は前述した第１の実施の形態の第３の工程（図４）と同様であるので説明を省略する。
【００８２】
本発明の第５の工程は、図１３に示す如く、所望の回路素子を所望の第１の導電路上に電気的に接続して固着し、回路素子の電極と所望の第１の導電路とを電気的に接続する接続手段を形成することにある。
【００８３】
本工程も前述した第１の実施の形態の第４の工程（図５）と同様であるので説明を省略する。
【００８４】
本発明の第６の工程は、図１４に示す如く、回路素子、接続手段および第１の導電路を被覆し、第１および第２の分離溝に充填されるように絶縁性樹脂でモールドし、第１および第２の導電路と前記絶縁性樹脂を嵌合させることにある。
【００８５】
本工程も前述した第１の実施の形態の第５の工程（図６）と同様であるので説明を省略する。
【００８６】
本発明の第７の工程は、図１５に示す如く、第２の導電箔の連結部を除去することにある。
【００８７】
本工程も前述した第１の実施の形態の第６の工程（図７）と同様であるので説明を省略する。
【００８８】
本発明の第８の工程は、図１６に示す如く、絶縁性樹脂５０を切断して個別の回路装置に分離することにある。
【００８９】
本工程も前述した第１の実施の形態の第７の工程（図８）と同様であるので説明を省略する。
【００９０】
以上、ひさし５８と湾曲構造５９、６３により三重のアンカー効果を発生させることにより、導電路の抜け、反り等を防止する事ができる。
本発明の第３の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１７〜図２３を参照して説明する。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【００９１】
まず図１７の如く、シート状の積層導電箔６０を用意する。
【００９２】
尚、第２の導電箔６０Ｂは、図１９の工程の第１および第２の分離溝６１、６２を形成する際、第１の導電路がバラバラにならないように支持できる膜厚である必要がある。ここでは、一方がＡｌ、他方がＣｕであり、どちらが上になっても良い。またシート状の積層導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００９３】
続いて、少なくとも第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａを除去する工程がある。
【００９４】
まず、図１８の如く、第１の導電箔６０Ａの上に、ホトレジストＰＲを形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａが露出するようにホトレジストＰＲをパターニングする。そして、図１９の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【００９５】
エッチングにより形成された第１の分離溝６１の側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００９６】
またこの第１の分離溝６１の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。（詳細は、回路装置の製造方法を説明する第１の実施の形態を参照）
尚、図１８に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。第１の導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【００９７】
更に、第１の分離溝６１を介して第２の導電箔６０Ｂを第１の導電箔６０Ａをエッチングしないエッチング液でハーフエッチングして第２の分離溝６２を形成する。この際に第２の導電箔６０Ｂの一部は連結部６４として残され、全体をバラバラに分離しないように支持する。
【００９８】
続いて、図２０の如く、第１の分離溝６１が形成された第１の導電箔６０Ａに回路素子５２Ａを電気的に接続して実装する工程がある。
【００９９】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子（フリップチップ）も実装できる。
【０１００】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と第１の導電路５１Ｂ、ベース電極と第１の導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１０１】
更に、図２１に示すように、積層導電箔６０および第１および第２の分離溝６１、６２に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。
【０１０２】
本実施の形態では、積層導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１０３】
また第１および第２の分離溝６１、６２は、第２の導電箔６０Ｂが連結部６４でシート状に残存しているため、第１の導電箔６０Ａが第１の導電路５１Ａ〜５１Ｃとして個々に分離されていない。従ってシート状の積層導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１０４】
続いて、図２２に示すように、点線で示す位置で第２の導電箔６０Ｂの裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで本工程は、エッチングにより施される。この結果、絶縁性樹脂５０の裏面に第２の導電路５１Ｓ〜５１Ｕが露出する構造となる。
【０１０５】
更に、露出した第２の導電路５１Ｓ〜５１Ｕに半田等の導電材を被着する。
【０１０６】
最後に、図２３の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１０７】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１０８】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
以上に第１〜第３の実施の形態で説明した本発明の製造方法は、図３１で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端は回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を有する湾曲構造を持って支持されているため、抜けを防止できるメリットを有する。
【０１０９】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
【０１１０】
図３０の右側には、本発明を簡単にまとめたフローが示されている。積層導電箔の用意、ＡｇまたはＮｉ等のメッキ、第１の導電箔のエッチング、第２の導電箔のエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態
図２４は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ（フリップチップ）等が該当する。また図２５は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１１１】
図２６は、実層構造について説明するものである。まず図２６Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、５６、８１、８３が実装されたものである。
【０１１２】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して回路装置の熱を放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１１３】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１１４】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１１５】
また図２６Ｂは、本回路装置９０を、図２６Ａの基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１１６】
また、従来では、支持基板としてプリント基板、セラミック基板等が必要であったが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、その重量を小さくできる。
【０１１７】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１１８】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１１９】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
更に、図３２を使い本回路装置のメリットを述べる。従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用して実装基板モジュールを完成でき、セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【０１２０】
【発明の効果】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されているために、これらの問題を解決することができる。
【０１２１】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２８の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【０１２２】
また導電路の側面が湾曲構造をしていることおよび／または導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる事によってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【０１２３】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【０１２４】
また図３０から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【０１２５】
次に導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【０１２６】
最後に本回路装置を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図２】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図３】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図４】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図５】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図６】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図７】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図８】本発明の回路装置の製造方法の第１の実施の形態を説明する図である。
【図９】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１０】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１１】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１２】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１３】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１４】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１５】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１６】本発明の回路装置の製造方法の第２の実施の形態を説明する図である。
【図１７】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図１８】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図１９】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図２０】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図２１】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図２２】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図２３】本発明の回路装置の製造方法の第３の実施の形態を説明する図である。
【図２４】本発明の回路装置を説明する図である。
【図２５】本発明の回路装置を説明する図である。
【図２６】本発明の回路装置の実装構造を説明する図である。
【図２７】従来の回路装置の実装構造を説明する図である。
【図２８】従来の回路装置を説明する図である。
【図２９】従来の回路装置の製造方法を説明する図である。
【図３０】従来と本発明の回路装置の製造方法を説明する図である。
【図３１】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【図３２】半導体メーカーとセットメーカーの位置づけを説明する図である。
【符号の説明】
５０            絶縁性樹脂
５１            導電路
５２            回路素子
５３            回路装置
５８            ひさし
６０            積層導電箔
６０Ａ          第１の導電箔
６０Ｂ          第２の導電箔
６１            第１の分離溝
６２            第２の分離溝
【図１】
0003561683.tif 000002
【図２】
0003561683.tif 000003
【図３】
0003561683.tif 000004
【図４】
0003561683.tif 000005
【図５】
0003561683.tif 000006
【図６】
0003561683.tif 000007
【図７】
0003561683.tif 000008
【図８】
0003561683.tif 000009
【図９】
0003561683.tif 000010
【図１０】
0003561683.tif 000011
【図１１】
0003561683.tif 000012
【図１２】
0003561683.tif 000013
【図１３】
0003561683.tif 000014
【図１４】
0003561683.tif 000015
【図１５】
0003561683.tif 000016
【図１６】
0003561683.tif 000017
【図１７】
0003561683.tif 000018
【図１８】
0003561683.tif 000019
【図１９】
0003561683.tif 000020
【図２０】
0003561683.tif 000021
【図２１】
0003561683.tif 000022
【図２２】
0003561683.tif 000023
【図２３】
0003561683.tif 000024
【図２４】
0003561683.tif 000025
【図２５】
0003561683.tif 000026
【図２６】
0003561683.tif 000027
【図２７】
0003561683.tif 000028
【図２８】
0003561683.tif 000029
【図２９】
0003561683.tif 000030
【図３０】
0003561683.tif 000031
【図３１】
0003561683.tif 000032
【図３２】
0003561683.tif 000033