(57)【特許請求の範囲】
【請求項１】
一主面上にマトリクス状に配置された信号線と走査線とを有する第１の絶縁基板と、この第１の絶縁基板の前記信号線と走査線との各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンを前記第１の絶縁基板の一主面と異なるもう一方の面からゲート電極をマスクにして露光を行って形成する自己整合型の逆スタガ構造であって前記画素電極と前記信号線および前記走査線との間に設けられた薄膜トランジスタと、前記画素電極および前記薄膜トランジスタを覆うように前記第１の絶縁基板上に形成された配向膜と、を有する薄膜トランジスタアレイ素子と、
前記薄膜トランジスタアレイ素子に対向する対向電極を有し前記薄膜トランジスタアレイ素子との間に液晶層を挾持する第２の絶縁基板とを備え、
前記配向膜は前記薄膜トランジスタのソース電極とドレイン電極との間の位置で、前記保護絶縁膜を介して、前記ソース電極上面および前記ドレイン電極上面より前記半導体層に接近して配置され、
前記薄膜トランジスタのソース電極から前記半導体層を介してドレイン電極へ流れる電流の経路における前記半導体層の幅が、前記ソース電極の前記ドレイン電極に向かって突出するよう形成された領域の前記ゲート電極との平面的な重なり部の幅および前記ドレイン電極の前記ゲート電極との平面的な重なり部の幅の少なくともいずれか一方に比べて４μｍ以上狭いことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、高信頼性で優れた表示品位の液晶表示装置を実現するための薄膜トランジスタアレイ素子に関するものである。
【０００２】
【従来の技術】
アモルファスシリコン薄膜トランジスタ（以下ａ−ＳｉＴＦＴと略記）をスイッチング素子として用いた液晶表示装置（以下ＬＣＤと略記）は、ＣＲＴに匹敵する表示性能を有したフラットディスプレイとして、ポケットテレビ，ビデオカメラのビューファインダー，パソコンおよびワードプロセッサなど種々の分野で応用されている。
【０００３】
現在、このようなＬＣＤのａ−ＳｉＴＦＴとして広く実用化されている構造は、ゲート電極を下層に配した、いわゆる逆スタガ型構造といわれるタイプのものである。この構造は、チャネンル部の保護絶縁膜パターンを基板の裏面からの露光を行なって形成する自己整合型であり、ゲート絶縁層と半導体層とを真空中で連続成膜できることから、比較的安定なトランジスタが形成できるという利点を有している。
【０００４】
このような逆スタガ構造のａ−ＳｉＴＦＴをスイッチング素子として用いた一般的なＴＦＴ（薄膜トランジスタ）−ＬＣＤの構造について、図９を用いて説明する。図９において、（ａ）はＬＣＤの構造を示す断面図、（ｂ）はＴＦＴの平面図を示している。図中、１は絶縁基板１２ａ上に形成されたゲート電極、２はゲート絶縁膜、３はａ−Ｓｉ（アモルファスシリコン）半導体層、４は半導体層３を保護するための絶縁膜である。５はリンを不純物としてドープしたｎ型のａ−Ｓｉ層であり、７ａ，７ｂはそれぞれソース電極，ドレイン電極を表している。６はドレイン電極７ｂと電気的に接続された画素電極である。８は薄膜トランジスタを保護するためのオーバーコート絶縁膜であり、一般的には窒化シリコン（ＳｉＮｘ）が用いられている。９ａ，９ｂは配向膜、１０は液晶層を示している。１１は絶縁基板１２ｂ上に形成された対向電極である。
【０００５】
つぎに、ＴＦＴ−ＬＣＤの駆動法について説明する。図８は、ＴＦＴ−ＬＣＤの各電極に供給される駆動信号波形を示している。ＶｇはＴＦＴのゲート電極１に与えられる走査信号、ＶｓはＴＦＴのソース電極７ａに与えられる表示信号で、ＴＦＴがオン状態になったとき表示信号ＶｓはＴＦＴを通じてドレイン電圧Ｖｄとして画素電極６に印加される。Ｖｓｃは表示信号電圧振幅の中点を示している。対向電極１１には直流電圧Ｖｃが印加される。ＴｏｎはＴＦＴのオン期間で、Ｔｏｆｆはオフ期間を示している。
【０００６】
【発明が解決しようとする課題】
ところで、現在のところ、上記したような構成のＴＦＴ−ＬＣＤパネルを高温で長時間駆動させた場合、つぎのような画像上の現象が現れてくることが知られている。一つは、長時間、同一の固定パターンを表示した時に、そのパターンが残像として認識される焼き付けという現象であり、もう一つは、ＴＦＴのオフ特性が劣化することによって生じるコントラストの低下といった現象である。以下に、これらの問題点について、図８および図９を用いて詳しく説明する。
【０００７】
まず、はじめに焼き付け現象について説明する。図９に示したように、このような構造のＴＦＴでは、ゲート電極１とドレイン電極７ｂが平面的に重なる領域で、ゲート〜ドレイン電極間の寄生容量Ｃｇｄが形成される。図８の信号波形からわかるように、ＴＦＴ−ＬＣＤを駆動させた場合、この寄生容量Ｃｇｄにより、画素電極６に与えられるドレイン電圧Ｖｄの電位降下△Ｖｄが生じ、画素電極６上の液晶１０の層にＤＣ電圧が付加される。この電位降下△Ｖｄは、
ΔＶｄ＝Ｃｇｄ（Ｖｇｔ−Ｖｇｂ）／（Ｃｌｃ  ＋Ｃｓｔ  ＋Ｃｇｄ）
のように表せ、寄生容量Ｃｇｄが増加することによって大きくなる。ここで、Ｃｌｃ  は液晶容量、Ｃｓｔは付加容量、Ｖｇｔは走査信号Ｖｇのオン時の電位、Ｖｇｂは走査信号Ｖｇのオフ時の電位である。
【０００８】
したがって、電位降下△Ｖｄが増加することによって液晶１０の層へのＤＣ電圧成分も増加してくる。このような液晶１０の層へのＤＣ電圧成分が、液晶１０の層に内部電荷を誘起し、結果として、焼き付けといった画像品質課題の原因となっている。
つぎに、ＴＦＴのオフ特性の劣化について説明する。図９に示したように、ＴＦＴ−ＬＣＤでは、ＴＦＴのチャンネル上に配向膜９ａと液晶層１０が存在する。また、図８に示すように、ＴＦＴのゲート電極１にはその動作上、ＴＦＴがオン状態となるわずかなオン期間Ｔｏｎを除いて、負のゲートバイアスＶｇｂが印加されたオフ状態のオフ期間Ｔｏｆｆで、この期間、ＴＦＴを通じて画素電極６に供給されたドレイン電圧Ｖｄは保持される。つまり、対向電極１１とゲート電極１との間には、ほとんどの期間、対向電極１１側を正、ゲート電極１側を負とする直流電圧が印加されることになる。これによって、配向膜９ａがＴＦＴの上側のａ−Ｓｉ半導体上で分極を生じ、ａ−Ｓｉ半導体層３の上層部においてエレクトロンが誘起され、ＴＦＴのオフ特性が劣化してくる（参考文献：小川他  平成元年電気関係学会関西支部連合大会  Ｇ３１３，Ｇ１０−３０）。
【０００９】
図１０は、ＴＦＴ−ＬＣＤ構成でのＴＦＴのソース電極７ａとドレイン電極７ｂとの間に流れる電流Ｉｄと、ゲート電極１に印加する電圧Ｖｇとの関係において、ＴＦＴのスイッチング性能を表すＩｄ−Ｖｇ特性の経時変化を測定した結果である。図１０からわかるように、初期の特性Ｐ１  に比べて２４時間動作後の特性Ｐ２  は、オン状態からオフ状態の境界部分であるサブスレッショルド領域での電流の増加がみられる。こうしたスイッチング特性の劣化によって、ＴＦＴ−ＬＣＤにおける液晶１０への電圧保持特性が悪くなり、結果的にコントラストの低下や点欠陥といった画像品質課題を引き起こすことになる。
【００１０】
この発明は、かかる問題点に鑑みてなされたもので、第１に長時間駆動させることにより発生するＴＦＴのオフ特性の劣化を低減すること、第２にゲート電極〜ドレイン電極間の寄生容量に伴う液晶層へのＤＣ電圧印加による信頼性の低下および焼き付け現象の発生を防ぐこと、さらにＴＦＴ−ＬＣＤの開口率すなわち画面全体の面積に対する画素電極によって表示される面積の割合の向上に伴う画面の明るさの向上も図れる、高信頼性で優れた性能を有する薄膜トランジスタアレイ素子を提供することを目的としている。
【００１１】
【課題を解決するための手段】
請求項１記載の液晶表示装置は、一主面上にマトリクス状に配置された信号線と走査線とを有する第１の絶縁基板と、この第１の絶縁基板の信号線と走査線との各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンを前記第１の絶縁基板の一主面と異なるもう一方の面からゲート電極をマスクにして露光を行って形成する自己整合型の逆スタガ構造であって画素電極と信号線および走査線との間に設けられた薄膜トランジスタと、画素電極および薄膜トランジスタを覆うように第１の絶縁基板上に形成された配向膜と、を有する薄膜トランジスタアレイ素子と、
薄膜トランジスタアレイ素子に対向する対向電極を有し薄膜トランジスタアレイ素子との間に液晶層を挾持する第２の絶縁基板とを備え、
配向膜は薄膜トランジスタのソース電極とドレイン電極との間の位置で、保護絶縁膜を介して、ソース電極上面およびドレイン電極上面より半導体層に接近して配置され、
薄膜トランジスタのソース電極から半導体層を介してドレイン電極へ流れる電流の経路における半導体層の幅が、ソース電極のドレイン電極に向かって突出するよう形成された領域のゲート電極との平面的な重なり部の幅およびドレイン電極のゲート電極との平面的な重なり部の幅の少なくともいずれか一方に比べて４μｍ以上狭いことを特徴とするものである。
【００１３】
【作用】
請求項１記載の液晶表示装置によれば、走査線に走査信号が印加され信号線に表示信号が印加されて薄膜トランジスタがオンとなり画素電極に電圧が印加され画素電極上の液晶を表示動作する。この場合、薄膜トランジスタのソース電極から半導体層を介してドレイン電極へ流れる電流の経路における半導体層の幅が、ソース電極およびドレイン電極の幅の少なくともいずれか一方に比べて狭いため、薄膜トランジスタのチャンネル上の配向膜近傍の電位が、対向電極の電位の影響を受けにくくなり、ソース電極およびドレイン電極の電位によって制御されるようになる。これによって配向膜近傍の電位が安定し、前記した分極によるａ−Ｓｉ半導体の上層部におけるエレクトロンの誘起を抑えることができる。このため、長時間駆動させることにより発生する薄膜トランジスタのオフ特性の劣化を低減することでき、画像品質を維持できる。
【００１５】
【実施例】
この発明の第１の実施例の薄膜トランジスタアレイ素子を図１に示す。すなわち、図１は薄膜トランジスタアレイ素子の構造を示し、（ａ）はその断面図、（ｂ）は平面図を示す。図において、１はゲート電極、２は第１の絶縁膜（ゲート絶縁膜）、３は半導体層、４は第２の絶縁膜（保護絶縁膜）、５はＰドープ半導体層、６は透明電極（画素電極）、７ａはソース電極、７ｂはドレイン電極、８は第３の絶縁膜（オーバーコート絶縁膜）である。
【００１６】
ここで、第１の実施例の薄膜トランジスタアレイ素子の具体的な作成方法について、図７を用いて簡単に説明する。図７の（１）〜（９）において、左側は平面図、右側は断面図である。また第１の実施例の薄膜トランジスタアレイ素子において、スイッチング素子として第２の絶縁膜４のパターンを絶縁基板１２ａの裏面からの露光を行って形成する逆スタガ型のａ−ＳｉＴＦＴを用いた。
【００１７】
（１）透明な絶縁基板１２ａ上に、ゲート電極１としてＣｒを製膜し、パターン化した後、（２）第１の絶縁膜２としてＳｉＮｘ，半導体層３としてａ−Ｓｉ，第２の絶縁膜４としてＳｉＮｘを連続製膜する。（３）フォトリソグラフィの工程において、絶縁基板１２ａの全体にポジ型のフォトレジスト１５を塗布した後、第２の絶縁膜４のみ絶縁基板１２ａの裏面からゲート電極１のパターンをマスクとして用いてゲート電極１以外の部分を矢印の方向から露光する。（４）続いて、絶縁基板１２ａの表面から別のマスク１６を用いてマスク１６以外の部分を矢印の方向から露光し、（５）その結果、ゲート電極１のパターンとマスク１６が平面的に重なった部分にレジスト１５が残り、それをマスクとして第２の絶縁膜４をパターン化する。（６）Ｐドープ半導体層５としてｎ＋ａ−Ｓｉを製膜後、半導体層３とＰドープ半導体層５をパターン化する。（７）画素電極６としてＩＴＯを成膜し、パターン化した後、第１の絶縁膜２をパターン化する。（８）ソース電極７ａ，ドレイン電極７ｂとしてＡｌを製膜し、パターン化する。ドレイン電極７ｂと画素電極６は電気的に接続されている。（９）最後に第３の絶縁膜８としてＳｉＮｘを製膜し、パターン化し、第１の実施例の薄膜トランジスタアレイ素子を完成した。
【００１８】
つぎに、この第１の実施例の薄膜トランジスタアレイ素子の特性について述べる。まず、薄膜トランジスタのソース電極７ａから半導体層３を介してドレイン電極７ｂへ流れる電流の経路における半導体層３の幅Ｗ１が、ソース電極７ａの幅Ｗ２およびドレイン電極７ｂの幅Ｗ３に比べて狭く、しかもソース電極７ａの幅Ｗ２およびドレイン電極７ｂの幅Ｗ３と、半導体層３の幅Ｗ１との差が、４μｍ以上としている。すなわち、Ｗ２−Ｗ１≧４μｍ，Ｗ３−Ｗ１≧４μｍである。このような構成の薄膜トランジスタアレイ素子を用いたＴＦＴ−ＬＣＤに対して、ＴＦＴ特性の経時変化を評価した。動作試験は、６０℃で行った。図２にＴＦＴのＩｄ−Ｖｇ特性の初期の特性Ｑ１  と２４時間動作後の特性Ｑ２  を示す。図２に示すように、この実施例では、薄膜トランジスタアレイの半導体層３の幅Ｗ１を、ソース電極７ａの幅Ｗ２およびドレイン電極７ｂの幅Ｗ３に比べて狭い構成としたことにより、オフ特性の経時変化が充分に抑えられていることがわかる。
【００１９】
この発明の第２の実施例を図３に示す。すなわち、この薄膜トランジスタアレイ素子は、ゲート配線となる走査線上をゲート電極１としてＴＦＴのチャンネル部を形成したものであり、その他は特性を含めて第１の実施例と同様である。したがって、第２の実施例においても、第１の実施例と同様に、薄膜トランジスタのソース電極７ａから半導体層３を介してドレイン電極７ｂへ流れる電流の経路における半導体層３の幅Ｗ１を、ソース電極７ａの幅Ｗ２およびドレイン電極７ｂの幅Ｗ３に比べて狭くし、その差を４μｍ以上としている。このように構成することにより、オフ特性が向上する。
【００２０】
また、この第２の実施例においては、薄膜トランジスタをゲート配線上に形成するため、第１の実施例と比較して、画素電極６の占有面積を大きくすることができるので、ＴＦＴ−ＬＣＤの開口率が向上し、ＴＦＴ−ＬＣＤの画面の明るさが向上する効果を有する。
この発明の第３の実施例の薄膜トランジスタアレイ素子を図４を用いて説明する。この実施例では、薄膜トランジスタの半導体層３の幅Ｗ１がドレイン電極７ｂの幅Ｗ３に比べて狭く、その差を４μｍ以上としている。このような構成の薄膜トランジスタアレイ素子においても、同様に動作試験を行った結果、薄膜トランジスタのオフ特性は第１の実施例および第２の実施例とほぼ同等程度の結果が得られた。
【００２１】
この発明の第４の実施例の薄膜トランジスタアレイ素子を図５を用いて説明する。この実施例の薄膜トランジスタアレイ素子は、図５に示すように走査線となるゲート配線より突出したゲート電極１に対して走査線の方向に並ぶようにソース電極７ａおよびドレイン電極７ｂを形成するとともに、ゲート電極１の先端部すなわちソース電極７ａからドレイン電極７ｂに沿ったゲート電極パターン端部が、ソース電極７ａおよびドレイン電極７ｂより内側に位置し、半導体層３の幅Ｗ１が、ソース電極７ａの幅Ｗ２およびドレイン電極７ｂの幅Ｗ３に比べて狭く、その差を４μｍ以上としている。
【００２２】
この薄膜トランジスタアレイ素子においても、第１の実施例と同様に動作試験を行った結果、薄膜トランジスタのオフ特性は、第１の実施例、第２の実施例および第３の実施例とほぼ同等程度の結果が得られており、オフ特性の経時変化は抑えられている。
また、この第４の実施例のような構成にすることによって、第１の実施例および第３の実施例と比較して、ゲート電極１の面積を小さくできることから、画素電極６の占有面積を大きくすることができ、開口率の向上を図れる。また、このような構成にすることによって、ゲート電極１とドレイン電極７ｂの平面的に重なる面積が低減する。つまり、ゲート電極１〜ドレイン電極７ｂ間の寄生容量（Ｃｇｄ）が低下する。よって、ＴＦＴ−ＬＣＤの液晶１０の層へのＤＣ成分を低減でき、焼き付け現象ならびにフリッカ特性が良化し、信頼性を向上することができる。
すなわち、走査線より突出したゲート電極に対して走査線の方向に並ぶようにソース電極およびドレイン電極を形成するとともに、ゲート電極の先端部が、ソース電極およびドレイン電極の少なくとも一方より内側に位置すると、薄膜トランジスタのオン電流の大きさは変えずにゲート電極の面積をさらに小さくできるため、ゲート電極〜ドレイン電極間の寄生容量が小さくなり、液晶層へのＤＣ印加成分を低下し、画素電極の電位降下を抑えることができる。このため、信頼性の低下および焼付け現象の発生を防ぐことができるとともに、開口率すなわち画面全体の面積に対する画素電極によって表示される面積の割合の向上に伴う画面の明るさの向上も図れ、高信頼性で優れた性能を実現できる。
【００２３】
この発明の第５の実施例の薄膜トランジスタアレイ素子を図６を用いて説明する。すなわち、この薄膜トランジスタアレイ素子は、薄膜トランジスタのソース電極７ａからドレイン電極７ｂに沿ったゲート電極１のパターン端部がドレイン電極７ｂより内側に位置し、半導体層３の幅Ｗ１が、ドレイン電極７ｂの幅Ｗ３に比べて狭く、その差を４μｍ以上としている。この薄膜トランジスタアレイ素子においても、第１の実施例と同様に動作試験を行った結果、薄膜トランジスタのオフ特性は、第１の実施例ないし第４の実施例とほぼ同等程度の結果が得られており、オフ特性の経時変化は抑えられている。
【００２４】
また、このような構成においても、第４の実施例と同様にＴＦＴ−ＬＣＤの明るさの向上および信頼性の向上を図ることができる。
したがって、上記したいずれの実施例においても、ａ−ＳｉＴＦＴの信頼性における重要課題である駆動（電圧）ストレス下のオフ特性の劣化を低減できる高信頼性で優れた性能の薄膜トランジスタアレイ素子を提供することができる。
【００２５】
なお、第２の実施例ないし第４の実施例の作成方法はすべて第１の実施例と同一である。また第３の実施例（図４）および第５の実施例（図６）は、半導体層３の幅Ｗ１がドレイン電極７ｂの幅Ｗ３よりも狭いが、半導体層３の幅Ｗ１がソース電極７ａの幅Ｗ２よりも狭い構成も同様な結果が得られる。
【００２６】
【発明の効果】
請求項１記載の液晶表示装置によれば、薄膜トランジスタのソース電極から半導体層を介してドレイン電極へ流れる電流の経路における半導体層の幅が、ソース電極およびドレイン電極の幅の少なくともいずれか一方に比べて狭いため、薄膜トランジスタのチャンネル上の配向膜近傍の電位が、対向電極の電位の影響を受けにくくなり、ソース電極およびドレイン電極の電位によって制御されるようになる。これによって配向膜近傍の電位が安定し、前記した分極によるａ−Ｓｉ半導体の上層部におけるエレクトロンの誘起を抑えることができる。このため、長時間駆動させることにより発生する薄膜トランジスタのオフ特性の劣化を低減することでき、画像品質を維持できるという効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施例の薄膜トランジスタアレイ素子の構造を示し、（ａ）は断面図、（ｂ）は平面図である。
【図２】そのＴＦＴ−ＬＣＤでの薄膜トランジスタのスイッチング性能を示すＩｄ−Ｖｇ特性の経時変化を示す特性図である。
【図３】第２の実施例の薄膜トランジスタアレイ素子の平面図である。
【図４】第３の実施例の薄膜トランジスタアレイ素子の平面図である。
【図５】第４の実施例の薄膜トランジスタアレイ素子の平面図である。
【図６】第５の実施例の薄膜トランジスタアレイ素子の平面図である。
【図７】この発明の各実施例の薄膜トランジスタアレイ素子の作成工程図である。
【図８】ＴＦＴ−ＬＣＤの駆動時の印加信号の波形図である。
【図９】従来例のＴＦＴ−ＬＣＤの構造を示し、（ａ）は断面図、（ｂ）は平面図である。
【図１０】その薄膜トランジスタのＩｄ−Ｖｇ特性の経時変化を示す特性図である。
【符号の説明】
１    ゲート電極
２    第１の絶縁膜
３    半導体層
４    第２の絶縁膜
５    Ｐドープ半導体層
６    画素電極
７ａ    ソース電極
７ｂ    ドレイン電極
８    第３の絶縁膜
９ａ，９ｂ    配向膜
１０    液晶
１１    対向電極
１２ａ，１２ｂ  絶縁基板
【図１】
0003585262.tif 000002
【図２】
0003585262.tif 000003
【図３】
0003585262.tif 000004
【図４】
0003585262.tif 000005
【図５】
0003585262.tif 000006
【図６】
0003585262.tif 000007
【図７】
0003585262.tif 000008
【図８】
0003585262.tif 000009
【図９】
0003585262.tif 000010
【図１０】
0003585262.tif 000011