(57)【特許請求の範囲】
【請求項１】
被写体画像を撮らえ、画像情報を１画面単位でコンピュータ機器へ供給する撮像装置において、複数の受光画素が行列配置され、各受光画素に被写体画像に対応した情報電荷を蓄積する固体撮像素子と、一定周期の基準クロックに基づいて上記固体撮像素子の垂直走査期間を繰り返し所定の期間に設定する垂直タイミング制御回路と、上記基準クロックに同期し、コンピュータ機器側から供給される転送トリガに応答して上記固体撮像素子の水平走査のタイミングを決定する水平タイミング制御回路と、上記固体撮像素子の各受光画素に蓄積される情報電荷を一旦排出した後、所望の期間を経過して新たに各受光画素に蓄積される情報電荷を一時的に蓄積するシフトレジスタへ転送し、上記シフトレジスタへ転送された情報電荷を上記垂直タイミング制御回路及び水平タイミング制御回路の制御を受けて１行単位で順次転送出力して画像信号を得る駆動回路と、上記固体撮像素子の電荷排出のタイミングから電荷転送出力開始のタイミングまでの期間を上記画像信号のレベルに応じて設定する露光制御回路と、を備え、上記露光制御回路は、上記水平タイミング制御回路で設定される水平走査の帰線期間内に上記固体撮像素子の各受光画素に蓄積された情報電荷の排出を完了させることを特徴とする撮像装置。
【請求項２】
上記垂直タイミング制御回路は、各垂直走査期間に上記固体撮像素子の水平走査数をカウントし、垂直走査期間の完了時点で水平走査数が所定の数に達しないとき、上記駆動回路の垂直走査を停止させると共に、上記露光制御回路の制御状態を固定することを特徴とする請求項１に記載の撮像装置。
【請求項３】
上記水平タイミング制御回路は、コンピュータ機器側からの転送トリガに応答して上記駆動回路を起動させた後、上記固体撮像素子の１行の画素数及び上記駆動回路の駆動周波数で決定される所定の期間だけ次の転送トリガを無効にすることを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータ機器に画像情報を供給する撮像装置に関する。
【０００２】
【従来の技術】
図６は、フレーム転送方式のＣＣＤ固体撮像素子を用いた撮像装置の構成を示すブロック図で、図７は、その動作を説明するタイミング図である。
ＣＣＤ固体撮像素子１は、撮像部１ｉ、蓄積部１ｓ、水平転送部１ｈ及び出力部１ｆを有する。撮像部１ｉは、互いに平行に配列される垂直方向に連続する複数のシフトレジスタからなる。複数のシフトレジスタの各ビットは、それぞれ受光画素を形成する。これにより、撮像部１ｉには、複数の受光画素がマトリクス状に配置され、被写体映像に対応して発生する情報電荷が１画素毎にそれぞれ独立して蓄積される。蓄積部１ｓは、撮像部１ｉの各シフトレジスタに連続する複数のシフトレジスタからなる。各シフトレジスタのビット数は、撮像部１ｉのシフトレジスタのビット数に合わせて設定され、撮像部１ｉのシフトレジスタから転送出力される情報電荷を一画面単位で一時的に蓄積する。水平転送部１ｈは、蓄積部１ｓの複数のシフトレジスタの各出力がそれぞれ各ビットに接続される単一のシフトレジスタからなる。このシフトレジスタは、蓄積部１ｓの複数のシフトレジスタから１ビットずつ転送出力される情報電荷を順次受け取り、１行単位で転送出力する。そして、出力部１ｆは、電気的に独立した容量及びその容量の電位変化を取り出すアンプからなり、水平転送部１ｈのシフトレジスタから転送出力される情報電荷を１画素単位で容量に受けて電圧値に変換し、その電圧値の変化を画像信号Ｙ０（ｔ）として出力する。
【０００３】
垂直駆動回路２ｖは、垂直タイミング信号ＶＴに応答して多相の垂直転送クロックφｖを発生し、固体撮像素子１の撮像部１ｉへ供給する。これにより、撮像部１ｉの各受光画素に発生して蓄積された情報電荷が、垂直タイミング信号ＶＴに従う周期で、１画面単位で蓄積部１ｉから蓄積部１ｓへ高速に転送される。そして、垂直駆動回路２ｖは、水平タイミング信号ＨＴに応答して多相の蓄積クロックφｓを発生し、蓄積部１ｓへ供給する。これにより、蓄積部１ｓに蓄積された１画面分の情報電荷が、水平タイミング信号ＨＴに従う周期で、１行ずつ水平転送部１ｈへ転送される。また、蓄積クロックφｓについては、撮像部１ｉから高速で転送される情報電荷を蓄積部１ｓへ取り込むように、垂直転送クロックφｖに対応するクロックパルスも含む。さらに、垂直駆動回路２ｖは、排出タイミング信号ＤＴに応答して垂直走査期間の途中で立ち上げられる排出クロックφｄを固体撮像素子１の撮像部１ｉで過剰な電荷を吸収するドレイン領域に供給する。排出クロックφｄは、ドレイン領域の電位を制御して撮像部１ｉに蓄積される情報電荷を排出するものであり、排出クロックφｄによる情報電荷の排出動作が完了してから垂直クロックφｖによる情報電荷の転送動作が開始されるまでの期間Ｌが情報電荷の蓄積時間となる。この基板クロックφｄのタイミングの変更によって、固体撮像素子１の情報電荷の蓄積期間、即ち、シャッタ速度の制御が可能になる。尚、この情報電荷の排出方法については、例えば、特開平３−２２７６８号公報あるいは特開平３−４８５８６号公報に開示されている。
【０００４】
水平駆動回路２ｈは、水平タイミング信号ＨＴに応答して水平転送クロックφｈを発生し、固体撮像素子１の水平転送部１ｈに供給する。これにより、蓄積部１ｓから１行単位で水平転送部へ転送される情報電荷が、シリアルに出力部１ｆへ転送出力される。また、水平駆動回路２ｖは、水平転送クロックφｈに同期したリセットクロックφｒを発生し、出力部１ｆへ供給する。これにより、出力部１ｆの容量に蓄積される情報電荷が１画素毎に排出され、１画素単位で電荷量から電圧値への変換が行われる。
【０００５】
水平タイミング制御回路３ｈは、一定周期の基準クロックＢＣＫをカウントするカウンタを含み、基準クロックＢＣＫを所定の比で分周して水平走査周期の水平タイミング信号ＨＴを生成する。例えば、ＮＴＳＣ方式に従う場合、信号処理の過程で用いられる色副搬送波の周波数３．５８ＭＨｚの４倍の周波数１４．３２ＭＨｚの基準クロックＢＣＫを１／９１０に分周して水平タイミング信号ＨＴを生成する。垂直タイミング制御回路３ｖは、水平タイミング信号ＨＴをカウントするカウンタを含み、水平タイミング信号を所定の比で分周して垂直走査周期の垂直タイミング信号ＶＴを生成する。例えば、ＮＴＳＣ方式に従う場合、周波数１４．３２ＭＨｚの基準クロックＢＣＫが１／９１０に分周された水平タイミング信号ＨＴをさらに２／５２５に分周して垂直タイミングＶＴを生成する。これにより、固体撮像素子１の水平走査及び垂直走査の各タイミングが決定される。
【０００６】
アナログ信号処理回路４は、固体撮像素子１から出力される画像信号Ｙ０（ｔ）を取り込み、サンプルホールド、レベル補正等の処理を施して所定のフォーマットに従う信号処理された画像信号Ｙ１（ｔ）を生成する。Ａ／Ｄ変換回路５は、画像信号Ｙ１（ｔ）を取り込み、１画素毎にアナログ値をデジタルデータに変換して画像データＤ０（ｎ）を生成する。そして、デジタル信号処理回路６は、画像データＤ０（ｎ）を取り込み、色分離、色差マトリクスや平衡変調等の処理を施して輝度データ、色差データを含む画像データＤ１（ｎ）を生成する。このようにして得られる画像データＤ１（ｎ）は、テレビモニタ等の表示系へ送られるか、あるいは、ビデオディスク等の記録媒体に記録されることになる。
【０００７】
露光制御回路７は、Ａ／Ｄ変換回路５から出力される画像データＤ０（ｎ）を１画面単位で積分し、その積分値に対応してタイミングを変更する排出タイミング信号ＤＴを生成する。この排出タイミング信号ＤＴは、画像データＤ０（ｎ）に対する積分値が、適正範囲を超えている場合にはタイミングを遅らせて情報電荷の蓄積時間Ｌを短くし、逆に、適正範囲に達していない場合にはタイミングを早めて情報電荷の蓄積時間Ｌを長くするように生成される。これにより、固体撮像素子１の露光状態が常に適正になるようにフィードバック制御が行われる。
【０００８】
ところで、パーソナルコンピュータやワードプロセッサ等のコンピュータ機器に画像データを取り込む場合、被写体原稿を走査して読み取るイメージスキャナを用いることがよく知られているが、近年では、動画の取り込みが可能なビデオカメラの如き撮像装置を用いることも考えられている。固体撮像素子を搭載した撮像装置をコンピュータ機器に接続する場合、ビデオキャプチャボードと称される拡張ボードをコンピュータ機器に装着し、撮像装置から出力される画像信号をコンピュータ機器に適合した信号に変換した後、コンピュータ機器に内蔵されるメモリへ取り込むように構成される。
【０００９】
図８は、ビデオキャプチャボードの構成を示すブロック図である。
ビデオキャプチャボード１０は、フレームメモリ１１、同期検波回路１２、タイミング制御回路１３及びインタフェース回路１４より構成される。フレームメモリ１１は、撮像装置から入力される画像データＤ1(n)を１画面単位で記憶する。このフレームメモリ１１としては、デュアルポートタイプのダイナミックＲＡＭが用いられ、画像データＤ1(n)の書き込みと読み出しとが同時に行われる。同期検波回路１２は、撮像装置から入力される画像データＤ1(n)に含まれる同期成分を検出し、垂直走査及び水平走査の各タイミングに従うタイミングパルスを発生する。タイミング制御回路１３は、同期検波回路１３から供給されるタイミングパルスと、パソコン側から供給される指示とに基づいて、フレームメモリ１１に対する画像データＤ1(n)の書き込み及び読み出しのタイミングを制御する。これにより、撮像装置から１画面単位で入力される画像データＤ1(n)を１画面単位でフレームメモリ１１に記憶させ、同時に、１画面単位で読み出してパソコン側へ転送できるようにしている。
【００１０】
インタフェース回路１４は、タイミング制御回路１３の指示に従い、フレームメモリ１１に記憶された画像データＤ１（ｎ）を読み出してパソコン側へ転送する。また、インタフェース回路１４は、タイミング制御回路１３から出力される割り込み指示をパソコン側へ送出すると共に、パソコン側から送出される読み出し指示をタイミング制御回路１３に供給する。これにより、フレームメモリ１１に記憶される画像データＤ１（ｎ）が所望のタイミングでパソコン側へ転送されるようになる。
【００１１】
ビデオキャプチャボード１０から画像データを取り込むパソコンにおいては、キーボードから入力されるコマンドや動作プログラムに従うコマンドに応答して、画像データの取り込みや各種の演算、内蔵のメモリへのアクセス、画面の表示制御等が時分割処理で繰り返される。このため、画像データを連続して高速に取り込むことが困難であり、撮像装置の動作に追従することができない。例えば、ＮＴＳＣ方式やＰＡＬ方式等、一般のテレビジョン方式に従う撮像装置の場合、毎秒数十フレーム分の画像データが取り出されるのに対して、通常のパソコンでは、毎秒数フレーム分の画像データを取り込むのが限界である。そこで、ビデオキャプチャボード１０では、フレームメモリ１１の書き込み制御によって画像データの一部を抜き出し、一部の画像データのみをパソコン側へ転送するように構成される。
【００１２】
【発明が解決しようとする課題】
このような撮像システムの場合、大容量のフレームメモリ１１を必要とするビデオキャプチャボード１０のコストが高くなることから、撮像装置をコンピュータ機器の動作に合わせて起動させることが考えられている。例えば、特開平７−８７４０４号公報に開示されているように、撮像素子の垂直走査及び水平走査の各起動タイミングをコンピュータ機器側から制御することで、撮像装置で得られる画像データをコンピュータ機器に直接取り込むことができるようにしている。
【００１３】
しかしながら、撮像素子の垂直走査及び水平走査の各タイミングをコンピュータ機器側から制御する場合、各種の制御をコンピュータ機器側で行わなければならないため、コンピュータ機器の負担が大きくなる。このため、撮像素子からコンピュータ機器側への画像データの伝送速度を高速化できなくなるという問題が生じる。
【００１４】
そこで本発明は、コンピュータ機器に画像情報を取り込む撮像システムのコストを低減しながら、画像情報を高速でコンピュータ機器に転送できるようにすることを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、上述の課題を解決するためになされたもので、その特徴とするところは、被写体画像を撮らえ、画像情報を１画面単位でコンピュータ機器へ供給する撮像装置において、複数の受光画素が行列配置され、各受光画素に被写体画像に対応した情報電荷を蓄積する固体撮像素子と、一定周期の基準クロックに基づいて上記固体撮像素子の垂直走査期間を繰り返し所定の期間に設定する垂直タイミング制御回路と、上記基準クロックに同期し、コンピュータ機器側から供給される転送トリガに応答して上記固体撮像素子の水平走査のタイミングを決定する水平タイミング制御回路と、上記固体撮像素子の各受光画素に蓄積される情報電荷を一旦排出した後、所望の期間を経過して新たに各受光画素に蓄積される情報電荷を一時的に蓄積するシフトレジスタへ転送し、上記シフトレジスタへ転送された情報電荷を上記垂直タイミング制御回路及び水平タイミング制御回路の制御を受けて１行単位で順次転送出力して画像信号を得る駆動回路と、上記固体撮像素子の電荷排出のタイミングから電荷転送出力開始のタイミングまでの期間を上記画像信号のレベルに応じて設定する露光制御回路と、を備え、上記露光制御回路は、上記水平タイミング制御回路で設定される水平走査の帰線期間内に上記固体撮像素子の各受光画素に蓄積された情報電荷の排出を完了させることにある。
【００１６】
これにより、コンピュータ機器側から固体撮像素子の垂直走査の起動タイミングを制御する必要がなくなるため、コンピュータ機器の負担が軽減される。そして、露光制御における電荷の排出が、水平走査の帰線期間内に行われるため、電荷の排出動作に起因するノイズが画像信号の有効期間に重畳することがなくなる。
【００１７】
さらに本発明の特徴とするところは、上記垂直タイミング制御回路において、各垂直走査期間に上記固体撮像素子の水平走査数をカウントし、垂直走査期間の完了時点で水平走査数が所定の数に達しないとき、上記駆動回路の垂直走査を停止させると共に、上記露光制御回路の制御状態を固定することにある。
これにより、予め設定された垂直走査期間内で水平走査数が不足する、即ち、全ての情報電荷の読み出しを完了できないときに、垂直走査期間が一時的に２倍に拡大され、情報電荷の読み出し動作が継続される。従って、情報電荷の読み出し動作が遅れた場合でも、１画面全ての情報電荷を確実に読み出すことができる。
【００１８】
【発明の実施の形態】
図１は、本発明の撮像装置の構成を示すブロック図で、図２は、その動作を説明するタイミング図である。
固体撮像素子１、垂直駆動回路２ｖ及び水平駆動回路２ｈは、図６と同一であり、各駆動回路２ｖ、２ｈが固体撮像素子１をパルス駆動して画像信号Ｙ０（ｔ）を得るように構成される。即ち、固体撮像素子１の撮像部１ｉ、蓄積部１ｓ及び水平転送部１ｈに対し、各駆動回路２ｖ、２ｈから垂直転送クロックφｖ、蓄積クロックφｓ及び水平転送クロックφｈを供給し、１画面分の情報電荷を１行単位で転送出力することで、画像信号Ｙ０（ｔ）を得ている。また、撮像部１ｉの過剰電荷排出用のドレイン領域に排出クロックφｄを供給し、撮像部１ｉの各受光画素に蓄積される情報電荷を排出駆動することにより固体撮像素子１のシャッタ動作を可能にしている。尚、各駆動回路２ｖ、２ｈは、後述する各タイミング制御回路２１ｈと共通の基準クロックＢＣＫに従って動作する。
【００１９】
また、アナログ信号処理回路４、Ａ／Ｄ変換回路５及びデジタル信号処理回路６についても、図６と同一であり、固体撮像素子１から出力される画像信号Ｙ０（ｔ）に対して画像データＤ１（ｎ）を得るように構成される。即ち、画像信号Ｙ０（ｔ）に対してアナログ信号処理回路４で所定の処理を施して画像信号Ｙ１（ｔ）を生成し、この画像信号Ｙ１（ｔ）からＡ／Ｄ変換回路５によってデジタル化された画像データＤ０（ｎ）を生成している。そして、この画像データＤ０（ｎ）に対してデジタル信号処理回路６で所定の処理を施し、輝度データ及び色差データを含む画像データＤ１（ｎ）を生成している。
【００２０】
本発明の特徴とするところは、固体撮像素子１の水平走査のタイミングをコンピュータ機器側からの転送トリガＴＲに応答して不定期に設定し、垂直走査の周期を撮像装置側で独立して一定に設定することにある。即ち、固体撮像素子１から情報電荷を１行単位で転送出力するタイミングは、コンピュータ機器から供給する転送トリガに応答して設定し、１画面の情報電荷を得る撮像周期は、コンピュータ機器に関係なく撮像装置側で独立して一定に固定して設定するようにしている。
【００２１】
水平タイミング制御回路２１ｈは、画像データＤ１（ｎ）を受けるコンピュータ機器からの転送トリガＴＲに応答して起動し、図３に示すように、基準クロックＢＣＫの立ち上がりに従うタイミングで水平タイミング信号ＨＴを立ち上げる。この水平タイミング制御回路２１ｈは、一定周期の基準クロックＢＣＫをカウントするカウンタを含み、基準クロックＢＣＫを固体撮像素子１の水平方向の画素数に対応するクロック数だけカウントする間に立ち上げられる水平転送フラグＨＦを出力する。即ち、基準クロックＢＣＫに従って動作する水平駆動回路２ｈが１行分の情報電荷の転送出力を開始してから完了するまでの期間を検出するため、水平タイミング制御回路２１ｈの起動時点で立ち上がり、基準クロックＢＣＫを所定のクロック数だけカウントした後に立ち下げるようにして水平転送フラグＨＦが生成される。この水平転送フラグＨＦは、コンピュータ機器側に供給され、この水平転送フラグＨＦが立ち上がっている期間に次の転送トリガＴＲが立ち上げられることがないようにしている。
【００２２】
垂直タイミング制御回路２１ｖは、一定周期の分周クロックＤＣＫをカウントするカウンタを含み、分周クロックＤＣＫを所定の比で分周し、垂直走査期間を設定する垂直タイミング信号ＶＴを生成する。ここで、分周クロックＤＣＫは、基準クロックＢＣＫから分周回路２２によって生成されるものであり、基準クロックＢＣＫに同期する。この分周回路２２の分周動作は、コンピュータ機器からの転送トリガＴＲに関係なく、常に一定に維持されており、固体撮像素子１が一定の周期で撮像を繰り返すようにしている。同時に、垂直タイミング制御回路２１ｖでは、分周クロックＤＣＫをカウントするカウンタの出力が、時間情報として後述する露光制御回路２３に供給される。この垂直タイミング制御回路２１ｖにより設定される１垂直走査期間（１Ｖ）は、固体撮像素子１が十分な露光期間Ｌを確保でき、且つ、１画面を構成する全ての行の情報電荷の転送出力を完了できるような長さに設定される。例えば、固体撮像素子１がＶＧＡ(Video Graphic Array)対応であるときには、垂直画素数が４８０であり、１水平走査期間は、転送トリガＴＲの平均周期の少なくとも４８０倍以上に設定される。
【００２３】
露光制御回路２３は、画像データＤ０（ｎ）を１画面単位で積分する積分回路と、その積分値が適正範囲にあるか否かを判定する比較回路と、固体撮像素子１の情報電荷の排出タイミングを記憶するアップダウンカウンタとを含む。積分回路は、Ａ／Ｄ変換回路５から出力される画像データＤ０（ｎ）を１画面単位で積分し、その積分値を比較回路に供給する。比較回路は、適正範囲の上限及び下限に対応する２つの基準値を積分回路の積分値と比較し、上限値を超えていればアップダウンカウンタをアップカウントし、下限値に達していなければアップダウンカウンタをダウンカウントする。アップダウンカウンタは、垂直駆動回路２ｖが固体撮像素子１の情報電荷を排出するタイミングを垂直タイミング制御回路２１ｖの分周クロックＤＣＫをカウントするカウンタの出力である時間情報に対応付けて記憶する。そして、アップダウンカウンタの出力と時間情報とが一致した時点で排出タイミング信号ＤＴを立ち上げ、垂直駆動回路２ｖに対して固体撮像素子１の撮像部１ｉの情報電荷を排出させるように指示を与える。ここで、露光制御回路２３は、水平タイミング制御回路２１ｈから水平転送フラグＨＦを受け取り、この水平転送フラグＨＦが立ち上がっている期間には排出タイミング信号ＤＴを立ち上げないようにしている。即ち、水平転送フラグＨＦが立ち上がっている間は、固体撮像素子１の蓄積部１ｓから情報電荷が転送出力されており、この期間に撮像部１ｉの情報電荷を排出駆動すると画像信号Ｙ０（ｔ）に排出ノイズが混入する。このため、排出タイミング信号ＤＴの立ち上がりが水平転送フラグＨＦの立ち上がっている期間に一致したときには、水平転送フラグＨＦが立ち下がるまで排出タイミング信号ＤＴの立ち上がりを遅らせるようにしている。これにより、転送トリガＴＲが如何なるタイミングで入力されたとしても、蓄積部１ｓの情報電荷の転送出力中に撮像部１ｉの情報電荷の排出が行われることはなく、情報電荷の排出によるノイズが画像信号Ｙ０（ｔ）に混入するのを防止することができる。
【００２４】
ところで、垂直タイミング制御回路２１ｖで設定される垂直走査期間の長さが不十分な場合には、１垂直走査期間内に１画面全ての行の情報電荷の読み出しを完了できなくなる可能性が高くなる。逆に、垂直走査期間の長さを十分な長さに設定すれば、１垂直走査期間内に情報電荷の読み出しを確実に完了させることは可能になるが、単位時間当たりの撮像画面数（フレームレート）が少なくなるという問題が生じる。そこで、一般的には、１画面全ての行の情報電荷の読み出しに要すると予測される最長の時間を基準として垂直走査期間を設定するようにしている。
【００２５】
本願発明では、垂直走査期間を短く設定してフレームレートを向上しながら、固体撮像素子１から１画面の情報電荷を確実に読み出すことができるようにしている。即ち、１垂直走査期間内で１画面の情報電荷の読み出しが完了しないときにのみ垂直走査期間を２倍に拡大し、情報電荷の読み出しを確実に完了させるように構成している。図４は、情報電荷の読み出しが完了したか否かを判定して垂直走査期間を変更する制御部の構成例を示すブロック図である。
【００２６】
制御部は、水平タイミング信号ＨＴをカウントするカウンタ３１、カウンタ３１のカウント値を判定する判定回路３２及び垂直タイミング信号ＶＴの通過を許可するＡＮＤゲート３３からなり、垂直タイミング制御回路２１ｖと垂直駆動回路２ｖとの間に設けられる。
カウンタ３１は、垂直タイミング信号ＶＴの各タイミングでリセットされ、水平タイミング信号ＨＴをカウントし、そのカウント値を判定回路３２に供給する。判定回路３２は、垂直タイミング信号ＶＴの次のタイミングよりも少し（分周クロックＤＣＫの数クロック分）早いタイミングでカウント値を所定の基準値と比較する。そして、カウンタ３１のカウント値が基準値に達していないとき、固体撮像素子１の情報電荷の読み出しが完了していないとして垂直走査期間延長信号ＶＥを立ち上げる。例えば、固体撮像素子１の垂直画素数が４８０であるとき、判定回路３２の基準値を４８０に設定し、１垂直走査期間におけるカウンタ３１のカウント値が４８０に達しなかったときに延長信号ＶＥを立ち上げるように構成される。この延長信号ＶＥは、ＡＮＤゲート３３の入力の一方（反転論理入力）に入力され、入力の他方に入力される垂直タイミング信号ＶＴの通過が立ち上がりの期間に禁止される。同時に、延長信号ＶＥは、露光制御回路２３に供給され、立ち上がっているときに露光制御の条件を次の垂直走査期間まで固定する。判定回路３２でのカウント値の判定のタイミングは、垂直タイミング制御回路２１ｖにより垂直タイミング信号ＶＴと同期して生成される垂直ブランキング信号の立ち下がりに基づいて設定される。即ち、垂直タイミング制御回路２１ｖでは、分周信号ＤＣＫをカウントするカウンタの出力から同一周期で位相及びデューティ比の異なる複数のタイミング信号が生成される。そこで、複数のタイミング信号の内、垂直タイミング信号ＶＴに先行して立ち下がる垂直ブランキング信号に基づくタイミングで判定回路３２を動作させるようにしている。
【００２７】
以上のように構成した制御部によれば、コンピュータ側からの転送トリガＴＲが遅れ、図５に示すように、１垂直走査期間（１Ｖ）内で情報電荷の読み出し（１行毎の水平転送）を完了できなくなると、撮像部１ｉから蓄積部１ｓへの高速の垂直転送、いわゆるフレームシフトが停止される。これにより、固体撮像素子１では、蓄積部１ｓに同一画面の情報電荷が複数の垂直走査期間にわたって保持され、１行毎の水平転送による情報電荷の読み出しが続けられる。そして、情報電荷の読み出しを開始してから２番目の垂直走査期間の途中で情報電荷の読み出しを完了すれば、その垂直走査期間の完了時点で次の画面を構成する情報電荷のフレームシフトが行われる。このとき、露光制御回路２３による情報電荷の排出は継続されており、フレームシフトが再開されたときには、直ちに露光制御が実行される。
【００２８】
従って、特殊な動作状態のときに限って生じる情報電荷の読み出しの遅れに対応して固体撮像素子１の撮像周期（垂直走査期間）を設定する必要がなくなる。この垂直走査期間は、コンピュータ機器の標準的な動作状態のときに対応できる範囲で設定すればよく、フレームシフトの停止が時々発生することがあったとしても、総合的にはフレームレートを向上することができる。
【００２９】
【発明の効果】
本発明によれば、撮像装置を一定の垂直走査周期で動作させ、コンピュータ機器から１行単位で画像情報を転送させるように指示を与えるようにしたことで、コンピュータ機器の負担を少なくしながら撮像装置から高速で画像データを転送することが可能になる。また、撮像装置の露光制御とコンピュータ機器への画像情報の転送とを同期させたことにより、露光制御時の情報電荷の排出動作に起因するノイズが画像情報に混入するのを防止できる。
【００３０】
また、固体撮像素子から情報電荷の読み出しを完了できなかったとき、情報電荷の読み出しを複数の垂直走査期間にわたって行うようにしたことで、垂直走査期間を短く設定しながら画像情報の転送の遅れに対応できるようになる。従って、画像情報の転送の遅れが頻繁に発生しない限り、画像情報の転送周期（フレームレート）を向上することができる。
【図面の簡単な説明】
【図１】本発明の撮像装置の構成を示すブロック図である。
【図２】本発明の撮像装置の動作を示すタイミング図である。
【図３】水平タイミング制御回路の動作を示すタイミング図である。
【図４】垂直走査期間の延長を制御する制御部の構成を示すブロック図である。
【図５】制御部の動作を説明するタイミング図である。
【図６】従来の撮像装置の構成を示すブロック図である。
【図７】従来の撮像装置の動作を示すタイミング図である。
【図８】ビデオキャプチャボードの構成を示すブロック図である。
【符号の説明】
１  固体撮像素子
１ｉ  撮像部
１ｓ  蓄積部
１ｈ  水平転送部
１ｆ  出力部
２ｖ  垂直駆動回路
２ｈ  水平駆動回路
３ｖ、２１ｖ  垂直タイミング制御回路
３ｈ、２１ｈ  水平タイミング制御回路
４  アナログ信号処理回路
５  Ａ／Ｄ変換回路
６  デジタル信号処理回路
７、２３  露光制御回路
１０  ビデオキャプチャボード
１１  フレームメモリ
１２  同期検波回路
１３  タイミング制御回路
１４  インタフェース回路
２２  分周回路
３１  カウンタ
３２  判定回路
３３  ＡＮＤゲート
【図１】
0003561596.tif 000002
【図２】
0003561596.tif 000003
【図３】
0003561596.tif 000004
【図４】
0003561596.tif 000005
【図５】
0003561596.tif 000006
【図６】
0003561596.tif 000007
【図７】
0003561596.tif 000008
【図８】
0003561596.tif 000009