(57)【特許請求の範囲】
【請求項１】
外部からのエネルギを電気エネルギに変換する発電を行う発電装置と該発電装置から出力される電気エネルギを蓄える蓄電装置とを備えた電源から出力される電源電圧が少なくとも低下したときに信号ラインの電位を固定する電位固定回路であって、
前記電源に接続され第１の電位を有する基準ラインと、
第２の電位を有する信号ラインと、
前記電源に接続され第３の電位を有する給電ラインと、
前記信号ラインに接続されたスイッチング手段を備え前記基準ラインと前記給電ラインとにより供給される電力により動作する駆動回路と、
前記基準ラインと前記信号ラインとの間に接続され、前記信号ラインの第２の電位を前記第１の電位に対応する所定の電位に固定する定電流源と
を具備し、
前記駆動回路から出力される駆動信号が前記スイッチング手段により制御される電位固定回路。
【請求項２】
請求項１記載の電位固定回路において、前記定電流源は、前記基準ラインと前記信号ラインとの間にドレインとソースが接続され、ゲートがソースに接地されたデプレッショントランジスタであることを特徴とする電位固定回路。
【請求項３】
請求項１記載の電位固定回路において、前記定電流源はダイオードであり、前記定電流源の電流として該ダイオードの逆方向電流を用いることを特徴とする電位固定回路。
【請求項４】
請求項１，２または３記載の電位固定回路において、前記第１の電位よりも前記第２の電位が高い場合、前記第３の電位を前記第２の電位よりも高くしたことを特徴とする電位固定回路。
【請求項５】
請求項１，２または３記載の電位固定回路において、前記第１の電位よりも前記第２の電位が低い場合、前記第３の電位を前記第２の電位よりも低くしたことを特徴とする電位固定回路。
【請求項６】
請求項４または５記載の電位固定回路において、前記定電流源は前記基準ラインと前記給電ラインとの間に、デプレッショントランジスタとカレントミラー回路をなす一方のトランジスタとを直列接続し、該カレントミラー回路をなす他方のトランジスタを基準ラインと信号ラインとの間に接続する構成とすることを特徴とする電位固定回路。
【請求項７】
請求項４または５記載の電位固定回路において、前記スイッチング手段はスイッチングトランジスタによって構成することを特徴とする電位固定回路。
【請求項８】
請求項４または５に記載の電位固定回路において、前記電源は交流起電力を発生する発電コイルと、該発電コイルから発生する交流起電力を整流する整流手段とを備え、前記蓄電装置は、該整流手段によって整流化された電力を蓄えることを特徴とする電位固定回路。
【請求項９】
請求項１記載の電位固定回路と、前記駆動回路によって駆動される被駆動ユニットとを具備することを特徴とする電子機器。
【請求項１０】
請求項９記載の電子機器において、前記被駆動ユニットはモータによって構成することを特徴とする電子機器。
【請求項１１】
請求項１０記載の電子機器において、指令信号を受けて制御信号を前記信号ラインに出力するモータドライバ制御回路を備え、前記駆動回路は該モータドライバ制御回路から前記信号ラインに出力された制御信号を受けて前記モータを駆動するモータドライバ回路とすることを特徴とする電子機器。
【請求項１２】
請求項１記載の電位固定回路と、前記駆動回路によって駆動される時計ユニットとを具備することを特徴とする電子時計。
【請求項１３】
請求項１２記載の電子時計において、前記時計ユニットは指針と、該指針を駆動するモータとによって構成することを特徴とする電子時計。
【請求項１４】
請求項１３記載の電子時計において、指令信号を受けて制御信号を前記信号ラインに出力するモータドライバ制御回路を備え、前記駆動回路は該モータドライバ制御回路から前記信号ラインに出力された制御信号を受けて前記モータを駆動するモータドライバ回路とすることを特徴とする電子時計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電源電圧が少なくとも低下したときに信号ラインの電位を所定の電位に固定する電位固定回路及びこの回路を用いた電子機器、電子時計に関する。
【０００２】
【従来の技術】
従来、腕時計のような電子機器にあっては、煩わしい電池交換を不要にするため、当該腕時計内に発電機を内蔵したものが知られている。また、この種の腕時計には時計ユニットが設けられ、該時計ユニットは、表示板と、該表示板上に設けられた指針と、該指針を動かす駆動用のモータとによって構成されている。そして、電子時計は、このモータに駆動信号を印加することにより指針を運針させて時刻を表示するようにしている。
【０００３】
また、モータを駆動するための電源は、交流起電力を発生する発電コイルと、該発電コイルから発生する交流起電力を整流する整流手段と、該整流手段によって整流化された電力を蓄える蓄電手段（電池）とによって構成されている。そして、ユーザが腕時計を腕に付けて行動することによって、発電コイルからは交流起電力が発生し、整流手段を介して蓄電手段に電荷が貯まるようになっている。
【０００４】
さらに、蓄電手段の出力側には、指令信号を受けて制御信号を出力するモータドライバ制御回路と、該モータドライバ制御回路から出力される制御信号を受けて前記モータを駆動するための駆動信号を出力するモータドライバ回路とが接続されている。そして、これらの回路は蓄電手段から印加される電源電圧によって起動される。また、モータドライバ制御回路とモータドライバ回路は、スイッチング素子によって大略構成され、モータドライバ回路側のスイッチング素子は、モータを駆動するために比較的駆動能力の高いスイッチング素子が用いられている。
【０００５】
【発明が解決しようとする課題】
ところで、前述した如く、従来技術による発電機能を備えた電子機器には多くのＦＥＴが用いられ、これらのＦＥＴは、図８に示すように、ＦＥＴのしきい値電圧Ｖｔｈよりも電源電圧（電圧Ｖｄｓ）が低くなると、各信号線の電位が安定できず、ＦＥＴの制御が不安定状態になる虞れがある。このため、ＦＥＴがオンぎみとなっ確実にオフすることができず、オン電流が増加することがあり、この場合蓄電手段に蓄えておいた電力を無駄に消費してしまう。
【０００６】
一方、信号線の途中にＭＯＳトランジスタ（ＭＯＳＦＥＴ）を飽和結線したものを接続し、信号線にプルダウン抵抗を設けたものもある。
ここで、この飽和結線を施したＦＥＴについて説明するに、このＦＥＴは、例えば図９の（ａ）に示すように、ゲートとドレインとを接続したＮチャネルのＦＥＴによって構成され、例えば高電位Ｖｄｄと低電位Ｖｓｓとの間に、ＦＥＴを接続した場合には、信号線の電位をプルアップさせて高電位Ｖｄｄに設定していた。これにより、信号線の電位を固定してスイッチング素子を正確にオン・オフさせていた。
また、このＦＥＴでは、ドレイン，ソース間に流れる電流Ｉｄｓは、下記の数１によって設定されている。
【０００７】
【数１】
0003591364.tif 000002
但し、β  ：ゲイン定数
Ｗ  ：チャネル幅
Ｌ  ：チャネル長
Ｖｇｓ：ゲート，ソース間電圧
Ｖｔｈ：しきい値電圧
さらに、ＦＥＴに発生する抵抗値は、電圧Ｖｄｓをこの電流Ｉｄｓで割った値となる。
【０００８】
このため、従来技術では、図９の（ｂ）に示すように、電圧Ｖｄｓが低下するとＦＥＴの抵抗値が急激に高くなってしまうため、高電位Ｖｄｄと低電位Ｖｓｓとの間の電圧が小さくなり、ＦＥＴによる電圧のプルアップまたはプルダウンが容易にできなくなり、信号線の電位が不安定になってしまう虞れがある。
【０００９】
このように、従来技術による電子機器のように、信号線にこの種のＦＥＴを用いた場合には、蓄電手段から出力される電源電圧が低下した場合、モータドライバ制御回路の信号線の電位が固定されず、モータドライバ回路のＦＥＴが完全にオフ状態にならなくなる問題がある。
特に、モータドライバ回路のＦＥＴは、比較的駆動能力の高いものが用いられているから、ゲート電圧のわずかな浮きであってもドレイン電流が流れてしまい、図８に示すように、電源電圧が低下した場合に、オフ電流が急激に上昇して流れてしまい、電力を無駄に消費してしまうという問題がある。
【００１０】
本発明は、上述した事情に鑑みてなされたもので、本発明は電源電圧が少なくとも低下したときに信号ラインの電位を所定の電位に固定することのできる電位固定回路及びこの回路を用いた電子機器、電子時計を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明は、外部からのエネルギを電気エネルギに変換する発電を行う発電装置と該発電装置から出力される電気エネルギを蓄える蓄電装置とを備えた電源から出力される電源電圧が少なくとも低下したときに信号ラインの電位を固定する電位固定回路であって、前記電源に接続され第１の電位を有する基準ラインと、第２の電位を有する信号ラインと、前記電源に接続され第３の電位を有する給電ラインと、前記信号ラインに接続されたスイッチング手段を備え前記基準ラインと前記給電ラインとにより供給される電力により動作する駆動回路と、前記基準ラインと前記信号ラインとの間に接続され、前記信号ラインの第２の電位を前記第１の電位に対応する所定の電位に固定する定電流源とを具備し、前記駆動回路から出力される駆動信号が前記スイッチング手段により制御される電位固定回路を提供する。
【００１２】
好ましい態様において、前記定電流源は、前記基準ラインと前記信号ラインとの間にドレインとソースとが接続され、ゲートがソースに接地されたデプレッショントランジスタであることを特徴としている。
【００１３】
好ましい態様において、前記定電流源はダイオードであり、前記定電流源の電流として該ダイオードの逆方向電流を用いることを特徴としている。
【００１４】
好ましい態様において、前記電位固定回路は前記第１の電位よりも前記第２の電位が高い場合、前記第３の電位を前記第２の電位よりも高くしたことを特徴としている。
【００１５】
好ましい態様において、前記電位固定回路は前記第１の電位よりも前記第２の電位が低い場合、前記第３の電位を前記第２の電位よりも低くしたことを特徴としている。
【００１６】
好ましい態様において、前記定電流源は前記基準ラインと給電ラインとの間に、デプレッショントランジスタとカレントミラー回路をなす一方のトランジスタとを直列接続し、該カレントミラー回路をなす他方のトランジスタを基準ラインと信号ラインとの間に接続する構成とすることを特徴としている。
【００１７】
好ましい態様において、制御回路は基準ラインと給電ラインとの間に接続された２個のスイッチング手段によって構成し、該各スイッチング手段の接続点に信号ラインを接続することを特徴としている。
【００１８】
好ましい態様において、スイッチング手段はスイッチングトランジスタによって構成することを特徴としている。
【００１９】
好ましい態様において、制御回路は、被駆動ユニットを駆動する駆動回路、または該駆動回路を制御する駆動制御回路によって構成するようにしてもよい。
【００２２】
好ましい態様において、前記電源は交流起電力を発生する発電コイルと、該発電コイルから発生する交流起電力を整流する整流手段とを備え、前記蓄電装置は、該整流手段によって整流化された電力を蓄えるようにしても良い。
【００２３】
また本発明は、前記電位固定回路と、前記駆動回路によって駆動される被駆動ユニットとを具備することを特徴とする電子機器を提供する。
【００２４】
好ましい態様において、前記電子機器の前記被駆動ユニットはモータによって構成することを特徴としている。
【００２５】
好ましい態様において、前記電子機器は、指令信号を受けて制御信号を前記信号ラインに出力するモータドライバ制御回路を備え、前記電子機器の前記駆動回路は該モータドライバ制御回路から前記信号ラインに出力された制御信号を受けて前記モータを駆動するモータドライバ回路とすることを特徴としている。
【００２６】
また本発明は、前記電位固定回路と、前記駆動回路によって駆動される時計ユニットとを具備することを特徴とする電子時計を提供する。
【００２７】
好ましい態様において、前記時計ユニットは指針と、該指針を駆動するモータとによって構成することを特徴としている。
【００２８】
好ましい態様において、前記電子時計は、指令信号を受けて制御信号を前記信号ラインに出力するモータドライバ制御回路を備え、前記時計の前記駆動回路は該モータドライバ制御回路から前記信号ラインに出力された制御信号を受けて前記モータを駆動するモータドライバ回路とすることを特徴としている。
【００２９】
【発明の実施の形態】
次に本発明の好適な実施形態について図１ないし図７を参照して説明する。
まず、本実施の形態では、図１に示すように、電子機器として発電機能を内蔵したアナログ電子時計を例示して説明するが、本発明はこれらに限定する趣旨ではなく、電力によって駆動するものであれば、本発明の適用が可能である。
【００３０】
〔１〕  アナログ電子時計の概要構成
まず、図１を参照しつつ、発電機能を有する腕時計型のアナログ電子時計の概要構成について説明する。
【００３１】
１０は電子機器としてのアナログ電子時計で、該アナログ電子時計１０は、後述する電源部２０と、該電源部２０から出力される電源電圧が印加されると共に、種々のデータから指令信号を出力する時計表示制御部３０と、前記電源部２０から供給される電源電圧が印加されると共に、該時計表示制御部３０からの指令信号を受けて駆動信号を出力するモータ駆動部１００と、該モータ駆動部１００からの駆動信号を受けて時刻表示を行う時計ユニット４０とによって大略構成されている。
【００３２】
（１−１）  電源部２０の構成
２０は電源部で、該電源部２０は、発電コイル２１を備えた発電機２２と、該発電機２２から出力される交流起電力を全波整流または半波整流する整流回路２３と、該整流回路２３によって整流化された電力を蓄える大容量コンデンサ（または二次電池等）２４によって構成されている。
ここで、発電機２２は、ロータ２５とステータ２６とを備えており、２極磁化されたディスク状のロータ２５が回転するとステータ２６の発電コイル２１に交流起電力が発生し、交流出力が取り出されるようになっている。
また、２７は腕時計の本体ケース内で旋回運動を行う回転錘、２８は該回転錘２７の旋回運動をロータ２５に伝達する輪列機構である。そして、回転錘２８では、電子時計１０を装着した人の腕の振りに応じて回転し、これに伴って発電機２２から交流起電力が発生する。そして、整流回路２３では、この交流起電力を整流化して大容量コンデンサ２４に蓄え、該大容量コンデンサ２４からは電源電圧を出力する。
【００３３】
（１−２）  時計表示制御部３０の構成
３０は時計表示制御部で、該時計表示制御部３０は、基準発振信号を生成する発振回路と、該発振回路から出力される基準発振信号を分周する分周回路と、該分周回路で分周された信号を受けてモータ駆動部１００を介して時計ユニット４０を駆動させる指令信号を出力する制御回路（いずれも図示せず）とによって構成されている。そして、これらの回路は電源部２０から出力される電源電圧によって起動される。
【００３４】
（１−３）  時計ユニット４０の構成
４０は時計ユニットで、該時計ユニット４０は、表示板４１と、該表示板４１上に設けられた指針４２と、該指針４２を動かすモータ４３とによって構成され、該モータ４３は、モータ駆動部１００から出力される駆動信号を受けて表示板４１上の指針４２を時刻に対応した位置に動かすものである。
【００３５】
（１−４）  モータ駆動部１００の構成
（１−４−１）  モータ駆動部１００の概略構成
１００は時計ユニット４０のモータ４３を駆動するモータ駆動部で、該モータ駆動部１００は、モータドライバ制御回路１１０と、モータドライバ回路１２０と、モータドライバ制御回路１１０とモータドライバ回路１２０との間に接続された電位固定回路１３０とを具備している。
【００３６】
ここで、図２および図３を参照しつつモータドライバ制御回路１１０、モータドライバ回路１２０、電位固定回路１３０の回路構成について述べる。ここでは、図２中のモータ４３に対して左側に位置した回路には添字Ａを付し、右側に位置した回路には添字Ｂを付して説明する。
【００３７】
１４１は低電位Ｖｓｓ（アース）を有する基準ライン、１４２Ａ，１４２Ｂ，１４３Ａ，１４３Ｂは制御信号が出力される信号ライン、１４４は高電位Ｖｄｄを有する給電ラインをそれぞれ示している。また、基準ライン１４１と給電ライン１４４との間には電源部２０からの電源電圧が印加される。なお、便宜上、信号ライン１４２Ａ，１４２Ｂを合わせて信号ライン１４２と呼ぶ。
【００３８】
また、回路１１０，１２０，１３０は、図２のブロック図に示すように、モータ４３を正転・逆転させるために、該モータ４３に対して、モータドライバ制御回路１１０Ａ，１１０Ｂ、モータドライバ回路１２０Ａ，１２０Ｂ、電位固定回路１３０Ａ，１３０Ｂが左右に分かれてそれぞれ配置されている。そして、モータドライバ制御回路１１０Ａ，１１０Ｂおよびモータドライバ回路１２０Ａ，１２０Ｂは、基準ライン１４１と給電ライン１４４との間に接続され、電位固定回路１３０Ａ，１３０Ｂは、基準ライン１４１と一方の信号ライン１４２Ａ，１４２Ｂとの間にそれぞれ接続されている。
【００３９】
さらに、モータドライバ制御回路１１０Ａ，１１０Ｂには時計表示制御部３０から指令信号が入力され、該制御回路１１０Ａ，１１０Ｂは、この指令信号を受けて信号ライン１４２Ａ，１４２Ｂに制御信号を出力するものである。さらに、モータドライバ回路１２０Ａ，１２０Ｂは、この制御信号を受けて、モータ４３を駆動するための駆動信号を出力するものである。
【００４０】
（１−４−２）  モータドライバ制御回路１１０の構成
まず、モータドライバ制御回路１１０は、図２に示すように、モータ４３を中心として左右対象に配置されている。そこで、本実施の形態では、左側のモータドライバ制御回路１１０Ａを説明することにより、右側のモータドライバ制御回路１１０Ｂの説明を省略するものとする。
【００４１】
ここで、モータドライバ制御回路１１０Ａは、図３に示すように、給電ライン１４４と基準ライン１４１との間に、Ｐ形チャネルの電界効果型トランジスタ（以下、ＦＥＴという）１１１ＡとＮ形チャネルの電界効果型トランジスタ１１２Ａとの直列回路と、ＦＥＴ１１３ＡとＦＥＴ１１４Ａとの直列回路とが並列にそれぞれ接続されている。そして、ＦＥＴ１１１Ａ，１１２Ａのゲートには時計表示制御部３０から同一の指令信号Ｎが入力され、ＦＥＴ１１３Ａ，１１４Ａのゲートには同一の指令信号Ｐが入力される。
また、ＦＥＴ１１１ＡのドレインとＦＥＴ１１２Ａのソースとの接続点１１５Ａには一方の信号ライン１４２Ａが接続され、該一方の信号ライン１４２Ａは後述するＦＥＴ１２２Ａのゲートに接続されている。さらに、ＦＥＴ１１３ＡのドレインとＦＥＴ１１４Ａのソースとの接続点１１６Ａには他方の信号ライン１４３Ａが接続され、該他方の信号ライン１４３ＡはＦＥＴ１２１Ａのゲートに接続されている。
【００４２】
そして、Ｐ形チャネルのＦＥＴ１１１Ａ，１１３Ａは、ゲートに“Ｌ”となる指令信号が入力されるとドレイン，ソース間を閉成してオン状態とし、“Ｈ”となる指令信号が入力されるとドレイン，ソース間を開成してオフ状態となる特性を有する。一方、Ｎ形チャネルのＦＥＴ１１２Ａ，１１４Ａは、ゲートに“Ｌ”となる指令信号が入力されるとドレイン，ソース間を開成してオフ状態とし、“Ｈ”となる指令信号が入力されるとドレイン，ソース間を閉成してオン状態となる特性を有する。
【００４３】
このため、モータドライバ制御回路１１０Ａは、入力される指令信号によって、ＦＥＴ１１１Ａ，１１２Ａ，１１３Ａ，１１４Ａのオン・オフを交互に切り換え、接続点１１５Ａ，１１６Ａからは制御信号をモータドライバ回路１２０Ａに向けて出力するものである。
【００４４】
（１−４−３）  モータドライバ回路１２０の構成
モータドライバ回路１２０は、図２に示すように、左側に位置したモータドライバ回路１２０Ａと右側に位置したモータドライバ回路１２０Ｂとからなる。
ここで、左側に位置したモータドライバ回路１２０Ａは、給電ライン１４４と基準ライン１４１との間に、Ｐ形チャネルのＦＥＴ１２１ＡとＮ形チャネルのＦＥＴ１２２Ａとが直列接続され、各ＦＥＴ１２１Ａ，１２２Ａのゲートには信号ライン１４２Ａ，１４３Ａとがそれぞれ接続されている。また、ＦＥＴ１２１ＡのドレインとＦＥＴ１２２Ａのソースとの接続点１２３Ａはモータ４３の一方に接続されている。
また、右側に位置したモータドライバ回路１２０Ｂは、給電ライン１４４と基準ライン１４１との間に、Ｐ形チャネルのＦＥＴ１２１ＢとＮ形チャネルのＦＥＴ１２２Ｂとが直列接続され、各ＦＥＴ１２１Ｂ，１２２Ｂのゲートには信号ライン１４２Ｂ，１４３Ｂとがそれぞれ接続されている。また、ＦＥＴ１２１ＢのドレインとＦＥＴ１２２Ｂのソースとの接続点１２３Ｂはモータ４３の他方に接続されている。
なお、モータドライバ回路１２０を構成するＦＥＴ１２１Ａ〜１２２Ｂは、モータ４３を駆動するために大電流を流す必要があるため、駆動能力の高いトランジスタが用いられている。
【００４５】
そして、モータドライバ回路１２０は、モータドライバ制御回路１１０Ａ，１１０Ｂからそれぞれ入力される制御信号によって、ＦＥＴ１２１Ａ，１２２Ａ，１２１Ｂ，１２２Ｂのオン・オフを切り換えることにより、モータ４３に矢印Ａまたは矢印Ｂの電流を流し、該モータ４３を回転させるようにしている。
【００４６】
（１−４−４）  電位固定回路１３０の構成
電位固定回路１３０は、モータ４３に対して左側に位置した電位固定回路１３０Ａと、右側に位置した電位固定回路１３０Ｂとからなる。ここで、電位固定回路１３０Ａは、低電位Ｖｓｓを有する基準ライン１４１と、一方の信号ライン１４２Ａと、該基準ライン１４１と一方の信号ライン１４２Ａとの間に接続された定電流源１３１Ａとを具備している。
また、電位固定回路１３０Ｂは、基準ライン１４１と、一方の信号ライン１４２Ｂと、基準ライン１４１と一方の信号ライン１４２Ｂとの間に接続された定電流源１３１Ｂとを具備している。
【００４７】
そして、定電流源１３１の電流値は、通常動作時にＦＥＴ１１１Ａがオン状態になった場合、定電流源１３１を介して給電ライン１４４から基準ライン１４１に向けて大きな電流が流れてしまうのを防止できる程度の微小な値（例えば、数ｎＡ〜十ｎＡ）に設定されている。
【００４８】
［２］  実施の形態の動作
（２−１）通常の動作
まず、通常の動作モードでは、時計表示制御部３０から出力される指令信号Ｎ，Ｐをモータドライバ制御回路１１０で受けて、該モータドライバ制御回路１１０からは制御信号がモータドライバ回路１２０に出力される。
【００４９】
例えば、図３に示すように、モータドライバ制御回路１１０Ａに入力される指令信号Ｎ，Ｐが“Ｌ”の場合には、ＦＥＴ１１１Ａ，１１３Ａはオン、ＦＥＴ１１２Ａ，１１４Ａはオフとなるから、信号ライン１４２Ａ，１４３Ａを介して“Ｈ”となる制御信号をモータドライバ回路１２０Ａに出力する。また、モータドライバ制御回路１１０Ａに入力される指令信号Ｎ，Ｐが“Ｈ”の場合には、ＦＥＴ１１１Ａ，１１３Ａはオフ、ＦＥＴ１１２Ａ，１１４Ａはオンとなるから、信号ライン１４２Ａを介して“Ｌ”となる制御信号を出力する。なお、モータドライバ制御回路１１０では、モータドライバ回路１２０に出力される制御信号をそれぞれ別々に出力することにより、モータドライバ回路１２０を構成するＦＥＴ１２１Ａ，１２２Ａ，１２１Ｂ，１２２Ｂを個々に制御している。
【００５０】
一方、モータドライバ制御回路１１０Ａに対向してモータ４３に接続されたモータドライバ制御回路１１０Ｂでは、モータドライバ制御回路１１０Ａと同様に、該モータドライバ制御回路１１０Ｂに入力される指令信号Ｎ，Ｐが“Ｌ”の場合には、信号ライン１４２Ｂを介して“Ｈ”となる制御信号がモータドライバ回路１２０Ｂに出力され、入力される指令信号Ｎ，Ｐが“Ｈ”の場合には、“Ｌ”となる制御信号が出力される。
【００５１】
そして、時計表示制御部３０からモータドライバ制御回路１１０Ａ，１１０Ｂに出力される指令信号は、互いに異なった信号となっているから、モータドライバ回路１２０Ａ，１２０Ｂに入力される制御信号は、互いに異なった信号となる。
【００５２】
ここで、モータドライブ回路１２０では、図２に示すように、モータドライバ制御回路１１０Ａからモータドライバ回路１２０Ａに“Ｈ”となる制御信号が入力された場合には、ＦＥＴ１２１Ａがオフ、ＦＥＴ１２２Ａがオンとなる。また、このときモータドライバ制御回路１１０Ｂからモータドライバ回路１２０Ｂには“Ｌ”となる制御信号が入力されるから、ＦＥＴ１２１Ｂがオン、ＦＥＴ１２２Ｂがオフとなる。これにより、モータ４３には矢印Ａの電流が流れ、モータ４３を回転させる。
一方、モータドライバ制御回路１１０Ａからモータドライバ回路１２０Ａに“Ｌ”となる制御信号が入力された場合には、ＦＥＴ１２１Ａがオン、ＦＥＴ１２２Ａがオフとなる。また、このときモータドライバ制御回路１１０Ｂからモータドライバ回路１２０Ｂには“Ｈ”となる制御信号が入力されるから、ＦＥＴ１２１Ｂがオフ、ＦＥＴ１２２Ｂがオンとなる。これにより、モータ４３には矢印Ｂの電流が流れ、モータ４３を回転させる。
【００５３】
このように、モータ駆動部１００は、時計表示制御部３０から出力される指令信号Ｎ，Ｐを受けてモータ４３を駆動させることにより、時計ユニット４０の指針４２を運針して時刻を表示するようにしている。
【００５４】
（２−２）電源電圧が低下した場合の動作
次に、電源部２０の大容量コンデンサ２４に蓄えられた電荷が放電して、当該電源部２０から印加される電源電圧が低下した場合について述べる。
電源部２０から出力される電源電圧は、基準ライン１４１と給電ライン１４４との間に印加されているから、この電源電圧が低下すると、ライン１４１，１４４間の電圧が低下する。
【００５５】
しかし、本実施の形態では、基準ライン１４１と一方の信号ライン１４２との間に電位固定回路１３０を接続している。例えば、図３に示すように、ＦＥＴ１１２Ａの電流Ｉｄｓが小さくなって抵抗値が急激に大きくなった場合でも、電位固定回路１３０Ａの微小電流によって、信号ライン１４２Ａの電位を低電位Ｖｓｓに対応する所定の電位にプルダウンさせて固定する。これにより、電源電圧が低下した場合に発生していた信号ライン１４２Ａの変動をなくすことができる。しかも、定電流源１３１の電流値は、通常動作時には無視できる程の微小な値に設定されている。
【００５６】
［３］  実施の形態の効果
以上、上述したように、本実施の形態によれば、基準ライン１４１と一方の信号ライン１４２との間に電位固定回路１３０を接続しているから、電源電圧が少なくとも低下した場合に、信号ライン１４２の電位を低電位Ｖｓｓに対応した所定の電位に固定することができる。
【００５７】
また、本実施の形態では、モータドライバ制御回路１１０とモータドライバ回路１２０との間に接続した電位固定回路１３０によって、モータドライバ回路１２０に入力される制御信号の電位が変動するのを抑えることができ、モータドライバ回路１２０を構成するＦＥＴ１２１Ａ〜１２２Ｂのドレインに大きな電流が流れるのを防止することができる。
【００５８】
この結果、電源電圧が低下した場合であっても信号ライン１４２の電位を固定することができ、モータドライバ回路１２０の誤動作をなくすことができる。
さらに、モータドライバ回路１２０のＦＥＴ１２１Ａ〜１２２Ｂに発生するオフ電流を低減でき、電力の無駄をなくすことができる。
【００５９】
［４］  実施の形態の変形例
図４ないし図７を参照しつつ変形例について説明するに、各変形例は電位固定回路の定電流源を各種素子に代えて構成したものである。
【００６０】
（４−１）  第１の変形例
まず、第１の変形例を図４に基づいて説明するに、この変形例による電位固定回路２００は、定電流源にＮ形チャネルのデプレッショントランジスタ２０１を用いたものである。そして、このデプレッショントランジスタ２０１は、基準ライン１４１，一方の信号ライン１４２Ａ間にソース，ドレインが接続され、ゲートがソースに接地されている。
ここで、デプレッショントランジスタ２０１はゲート電圧を加えなくてもチャネルができるもので、Ｖｇｓ＝０であってもＩｄｓが流れるものである。このため、デプレッショントランジスタ２０１は、基準ライン１４１と給電ライン１４４との間に印加される電源電圧が低下した場合でも、信号ライン１４２Ａを低電位Ｖｓｓに対応した所定の電位にプルダウンさせる電流を供給している。
【００６１】
（４−２）  第２の変形例
次に、第２の変形例を図５に基づいて説明するに、この変形例による電位固定回路３００は、アノード側が基準ライン１４１に、カソード側が一方の信号ライン１４２Ａに接続されたダイオード３０１によって構成されている。
この場合、ダイオード３０１の逆方向電流を用いることによって、基準ライン１４１と信号ライン１４２Ａとの間を、０．１Ｖ程度の低電圧状態に保つことができる。これにより、電源電圧が少なくとも低下した場合に、信号ライン１４２Ａを低電位Ｖｓｓに対応した所定の電位にプルダウンさせる電流を供給している。
【００６２】
（４−３）  第３の変形例
図６に示す第３の変形例による電位固定回路４００は、定電流源に、Ｐ形チャネルのデプレッショントランジスタ４０１とカレントミラー回路４０２とを直列接続したものである。また、カレントミラー回路４０２は２個のＮ形チャネルのＦＥＴ４０３Ａ，４０４Ａからなり、ゲート同士を接続したものである。
ここで、デプレッショントランジスタ４０１とカレントミラー回路４０２をなす一方のＦＥＴ４０３Ａとの直列接続は、基準ライン１４１と給電ライン１４４との間に接続され、カレントミラー回路４０２をなす他方のＦＥＴ４０４Ａのドレインは一方の信号ライン１４２Ａに接続されている。
そして、この電位固定回路４００では、デプレッショントランジスタ４０１を定電流源とし、カレントミラー回路４０２を介して信号ライン１４２Ａを低電位Ｖｓｓに対応した所定の電位にプルダウンさせることができる。また、カレントミラー回路４０２を構成するＦＥＴ４０３Ａ，４０４Ａの比率を変えることにより、デプレッショントランジスタ４０１で作られる定電流の値をさらに小さい値に設定することも可能である。さらに、低電源電圧領域まで安定して電位固定回路４００を動作させるためには、カレントミラー回路４０２を構成するＦＥＴ４０３Ａ，４０４Ａのしきい値電圧Ｖｔｈは低い方が望ましい。
【００６３】
（４−４）  第４の変形例
図７に示す第４の変形例では、電位固定回路１３０を一方の信号ライン１４２Ａと給電ライン１４４との間に接続したものである。この接続によって、電源電圧が低下した場合でも、信号ライン１４２Ａを高電位Ｖｄｄに対応した所定の電位にプルアップすることができ、信号ライン１４２Ａを安定させることができる。
【００６４】
（４−５）  第５の変形例
第５の変形例は、第４の変形例で示したように、電位固定回路１３０を一方の信号ライン１４２Ａと給電ライン１４４との間に接続したが、この定電流源１３１に第１〜第３の変形例による各素子を用いてもよい。また、電位固定回路は、他方の信号ライン１４３と基準ライン１４１との間、他方の信号ライン１４３と給電ライン１４４との間に接続するようにしてもよい。
【００６５】
（４−６）  第６の変形例
第６の変形例では、電位固定回路をＮチャネルのＦＥＴ１２２Ａ，１２２Ｂのゲート信号の入力となる一方の信号ライン１４２と基準ライン１４１との間に接続した場合について述べたが、ＦＥＴ１２２Ａ，１２２ＢをＰチャネルのＦＥＴによって構成し、このＦＥＴ１２２Ａ，１２２Ｂのゲート信号ラインと給電ライン１４４（高電位Ｖｄｄ）との間に接続してもよい。
【００６６】
（４−７）  第７の変形例
実施の形態では、電源を構成する蓄電手段に大容量コンデンサを用いた場合について述べたが、これに限らず、電源は一次電池、または蓄電手段に充電可能な二次電池を用いてもよく、要は電源電圧が低下する可能性のある電源であれば、本発明による電位固定回路の効果を充分に発揮することができる。
【００６７】
（４−８）  第８の変形例
前述した実施の形態では、電子機器としてアナログ電子時計を例に挙げて説明したが、本発明はこれに限らず、電卓、携帯電話、携帯用パソコン、ＰＤＡ、液晶テレビ、携帯型ＶＴＲ等の各種電気回路に広く適用することができる。さらに、発電機としては、本実施の形態のように、回転錘を用いて回転エネルギを電気エネルギに変換するものの他に、ゼンマイのほどける力でロータを回す電磁発電機、太陽電池、熱伝対等の熱変換素子を用いた熱発電、圧電発電等で発電するものでもよい。
【００６８】
【発明の効果】
本発明によれば、電源から出力される電源電圧が少なくとも低下したときに信号ラインの電位を、基準ラインの電位に対応した所定の電位に固定することにより、回路の誤動作を防止し、消費電力の増加を抑えることができる。特に、電位固定回路は駆動能力の高いトランジスタのゲート信号線に接続すると、該ゲート信号を安定できトランジスタのオフ電流を抑え、確実に動作させることができる。
【図面の簡単な説明】
【図１】実施の形態によるアナログ電子時計の概要構成を示すブロック図である。
【図２】図１中のモータ駆動部を示す回路構成図である。
【図３】図３中のモータドライバ制御回路、モータドライバ回路、電位固定回路を示す回路図である。
【図４】第１の変形例によるモータドライバ制御回路、モータドライバ回路、電位固定回路を示す回路図である。
【図５】第２の変形例によるモータドライバ制御回路、モータドライバ回路、電位固定回路を示す回路図である。
【図６】第３の変形例によるモータドライバ制御回路、モータドライバ回路、電位固定回路を示す回路図である。
【図７】第４の変形例によるモータドライバ制御回路、モータドライバ回路、電位固定回路を示す回路図である。
【図８】ＦＥＴにおける電源電圧（電圧Ｖｄｓ）に対するオフ電流を示す特性線図である。
【図９】従来技術による飽和結線のＦＥＴと、そのＦＥＴの電圧Ｖｄｓに対する抵抗値の特性を示す説明図である。
【符号の説明】
１０……アナログ電子時計
２０……電源部
２１……発電コイル
２２……発電機
２３……整流回路
２４……大容量コンデンサ
４０……時計ユニット
４１……表示板
４２……指針
４３……モータ
１００……モータ駆動部
１１０，１１０Ａ，１１０Ｂ……モータドライバ制御回路（駆動制御回路）
１２０，１２０Ａ，１２０Ｂ……モータドライバ回路（駆動回路）
１３０，１３０Ａ，１３０Ｂ，２００，３００，４００……電位固定回路
１４１……基準ライン
１４２Ａ，１４２Ｂ，１４２……一方の信号ライン
１４４……給電ライン
１１１Ａ，１１２Ａ，１２１Ａ，１２１Ｂ，１２２Ａ，１２２Ｂ，４０３Ａ，４０４Ａ……電界効果型トランジスタ（ＦＥＴ）
２０１，４０１……デプレッショントランジスタ
３０１……ダイオード
４０２……カレントミラー回路
【図１】
0003591364.tif 000003
【図２】
0003591364.tif 000004
【図３】
0003591364.tif 000005
【図４】
0003591364.tif 000006
【図５】
0003591364.tif 000007
【図６】
0003591364.tif 000008
【図７】
0003591364.tif 000009
【図８】
0003591364.tif 000010
【図９】
0003591364.tif 000011