(57)【特許請求の範囲】
【請求項１】
入力されたＯＦＤＭビット信号を保存して出力する入力バッファ部と、基数アルゴリズムによって各ステージ毎にバタフライ演算を行って出力するバタフライ遂行部を備える高速フーリエ変換装置のおいて、
前記バタフライ遂行部から入力された各ステージ毎にバタフライ演算された信号のビット値を前記入力バッファ部に入力されたＯＦＤＭ信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出して出力するスケール検出部と、
前記スケール検出部から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント部と、
前記スケール検出部と前記スケールカウント部から入力された値に基づき前記バタフライ遂行部から入力された信号のビットを調節して出力する補償部と、を備えることを特徴とするＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項２】
前記スケール検出部から入力された前記スケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を前記スケールファクタで割って算出された値を出力する第１演算部をさらに備えることを特徴とする請求項１に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項３】
前記各ステージ毎にバタフライ遂行部から出力された信号を保存する出力バッファ部と、
バタフライ演算の設定されたステージ数に達するまで前記出力バッファ部に保存された信号を前記入力バッファ部にフィードバックさせ、前記設定されたステージの最後ステージでバタフライ遂行され算出された信号は前記ビット補償部に出力する制御部と、を備えることを特徴とする請求項１に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項４】
前記バタフライ遂行部に基数２を適用する場合、
前記制御部は前記入力バッファ部にＯＦＤＭビット信号を８ビットずつ入力させ、前記スケール検出部の適用ビットを１２ビットに設定させることを特徴とする請求項３に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項５】
前記スケール検出部のスケールファクタ設定は、前記バタフライ演算されたビット値が８ビットを維持できるよう、前記バタフライ演算され出力されたビット信号の絶対値が１０２４以上ならば４に、１０２４未満かつ５１２以上ならば２に、５１２未満ならば１と設定することを特徴とする請求項４に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項６】
前記補償部は、前記バタフライ演算について設定されたステージ数と、前記スケールカウント部から入力された値の差異から前記入力バッファ部に入力された信号のビット値を補償するのに必要な係数を算出することを特徴とする請求項１に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項７】
前記補償部は、前記設定されたステージの最後ステージでバタフライ演算され出力された信号のビット値を、前記最後ステージで算出されたスケールファクタで割って出力する第２演算部と、
前記設定されたステージ数と前記スケールカウント部の出力値とを比較して差異値を算出し、前記ステージ数と前記スケールカウント部の出力値とを比較して前記ステージ数が大きければ除算、前記スケール係数部の出力値が大きければ乗算演算を選択して出力する除算／乗算選択部と、
前記除算／乗算選択部から入力された前記差異値を２で割った商Ｑと、余りＲを算出して出力する係数算出部と、
前記除算／乗算選択部から入力されたデータをして除算演算を行なわせれば前記第２演算部から入力された値を２Qで割って、乗算演算を行わせれば前記第２演算部から入力された値に２Qをかけて算出された値を出力させる除算／乗算算出部と、
前記除算／乗算選択部から入力されたデータ及び前記係数算出部から入力された余りＲにより前記除算／乗算算出部から入力された値のビットを補償して出力するビット補償部と、
前記ビット補償部から入力されたデータを加算して出力する加算部と、を備えることを特徴とする請求項６に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項８】
前記ビット補償部は、前記スケールカウント値と前記設定されたステージ数の差異値を２で割った余りＲが１でなければ、前記除算／乗算算出部から入力されたデータをそのまま前記加算部に出力させることを特徴とする請求項７に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項９】
前記ビット補償部は、前記余りＲが１でありながら除算演算を行わせれば前記除算／乗算算出部から入力されたデータにそれぞれ１/２、１/８、１/１６、１/６４をかけて算出した値を前記加算部に出力させることを特徴とする請求項７に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項１０】
前記補償部は、前記余りＲが１でありながら乗算演算を行わせれば前記除算／乗算算出部から入力されたデータにそれぞれ１、１/４、１/８、１/３２をかけて算出した値を前記加算部に出力させることを特徴とする請求項７に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項１１】
前記加算部は、前記ビット補償部からそれぞれ入力された四つの値を合算して前記入力された信号のビットを補償させることを特徴とする請求項７に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置。
【請求項１２】
受信されたＯＦＤＭビット信号を保存して出力する入力バッファ段階と、
入力された信号をスケールファクタで割って出力する第１演算段階と、
入力されたデータを基数アルゴリズムに基づき各ステージ毎にバタフライ演算を行って出力するバタフライ遂行段階と、
入力された各ステージ毎にバタフライ演算された信号のビット値を前記入力バッファ段階に入力されたＯＦＤＭ信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出するスケール検出段階と、
入力されたビットスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント段階と、
前記入力バッファ段階ないしスケールカウント段階を設定されたステージになるまでフィードバックする段階と、
入力された前記スケール検出値と前記スケールカウント値を通して、設定されたステージの最後ステージで算出されたバタフライ算出値を調節して出力する補償段階と、を備えることを特徴とするＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１３】
前記スケール検出段階から出力された前記スケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を前記スケールファクタで割って算出された値を出力させる第１演算段階をさらに備えることを特徴とする請求項１２に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１４】
前記各ステージ毎にバタフライ遂行段階から出力された信号を貯蔵する出力バッファ段階と、
バタフライ演算に対する設定されたステージ数に達するまで前記出力バッファ段階により保存された信号を前記入力バッファ段階にフィードバックさせ、前記設定されたステージの最後ステージで算出された信号は前記補償段階に出力させる入出力制御段階と、をさらに備えることを特徴とする請求項１２に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１５】
前記バタフライ遂行段階に基数２を適用する場合、前記入出力制御段階では前記入力バッファ段階にＯＦＤＭビット信号を８ビットずつ入力させ、前記スケール検出段階の適用ビットを１２ビットに設定させることを特徴とする請求項１４に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１６】
前記スケールファクタ設定は、前記バタフライ演算されたビット値が８ビットを維持できるよう、前記バタフライ演算され出力されたビット信号の絶対値が１０２４以上ならば４に、１０２４未満かつ５１２以上ならば２に、５１２未満ならば１に設定することを特徴とする請求項１５に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１７】
前記補償段階は、前記バタフライ演算について設定されたステージ数と、前記スケールカウント段階から入力された値の差異から前記入力バッファ段階に入力された信号のビット値を補償するのに必要な係数を算出することを特徴とする請求項１２に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１８】
前記パワー補償段階は、前記設定されたステージの最後ステージでバタフライ演算され入力された信号のビット値を、前記最後ステージで算出されたスケールファクタで割って出力する第２演算段階と、
入力された前記ステージ数と前記スケールカウント値とを比較して差異値を算出し、前記ステージ数と前記スケールカウント値とを比較して前記ステージ数が大きければ除算、前記スケールカウント値が大きければ乗算演算を選択して出力させる除算／乗算選択段階と、
前記除算／乗算選択段階から出力された前記差異値を２で割って商Ｑと余りＲを算出して出力する係数算出段階と、
入力された除算／乗算選択データをして除算演算を行わせれば、前記第２演算段階から入力された信号のビット値を２Qで割って乗算演算を行わせれば、２Qでかけて算出した値を出力させる除算／乗算算出段階と、
入力された前記除算／乗算算出値及び前記余りＲにより前記除算／乗算算出値のビットを補償して出力させるビット補償段階と、
前記ビット補償段階から補償されたビットデータを加算して出力するデータ加算段階と、を備えることを特徴とする請求項１７に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項１９】
前記ビット補償段階では前記余りＲが１でなければ前記除算／乗算算出段階から出力された値をそのまま出力させることを特徴とする請求項１８に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項２０】
前記ビット補償段階では前記余りＲが１でありながら除算演算を行うようにすれば前記除算／乗算算出段階から出力された値にそれぞれ１/２、１/８、１/１６、１/６４をかけて出力させることを特徴とする請求項１８に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項２１】
前記ビット補償段階では前記余りＲが１でありながら乗算演算を行わせれば前記除算／乗算算出段階から出力された値にそれぞれ１、１/４、１/８、１/３２をかけて出力させることを特徴とする請求項１８に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【請求項２２】
前記データ加算段階では、前記ビット補償段階からそれぞれ入力された四つの値を合算して前記入力された信号のビットを補償するようにすることを特徴とする請求項１８に記載のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＯＦＤＭ変調信号を受信するために使用されるＦＦＴ装置及び方法に係り、さらに詳しくは高速フーリエ変換装置に入力データ量と同一な出力データ量を算出するためのＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置及び方法に関する。
【０００２】
【従来の技術】
ＯＦＤＭ（ＯＦＤＭ；  Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）変調、すなわち直交周波数分割多重変調は時間軸により直列に入力されたデータを並列に変換して逆フーリエ変換（ＩＦＦＴ；Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）を行った後、直列に再び変換して受信端に転送する変調方式である。
【０００３】
ＯＦＤＭ変調信号の受信端では、まず入力された信号をデジタル信号に変換する。この際、デジタル変換された信号は一定したビット単位に高速フーリエ変換（ＦＦＴ；Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）して原信号に復元する。
【０００４】
ここで、フーリエ変換を行う高速フーリエ変換装置（図示せず）では基数（基数）アルゴリズムを通したバタフライ（ｂｕｔｔｅｒｆｌｙ）演算を行うためにバタフライ遂行部（図示せず）を挿入する。
【０００５】
一方、バタフライ演算は基数アルゴリズムによるフォワード（ｆｏｒｗａｒｄ）及びインバース（ｉｎｖｅｒｓｅ）バタフライ演算を行う。すなわち、正の演算と負の演算を通した交差演算を行い、入力された信号は次の式（１）のように入力された信号に対するバタフライ演算を行うのに必要な設定されたステージ数ｎほど繰り返してバタフライ演算を行う。ここでＮは入力されたビット信号をバタフライ演算するのに必要なポイント数である。
【０００６】
【数１】
0003577027.tif 000002
【０００７】
各ステージ毎にバタフライ演算により算出されたビット信号はバタフライ遂行部に入力されたビット信号より増幅されたビット値を出力するが、このような増幅度は各ステージのバタフライ演算を行う度に入力されたビット信号に対する２（１／２）倍ほど増幅され出力される。入力信号に対する原信号を復元するためにはバタフライ遂行部に入力される信号のビット値と同一なビット信号を高速フーリエ変換装置から出力できるようにすべきである。
【０００８】
図１ａないし図１ｂは従来のＯＦＤＭ出力ビット信号を補償する段階を示したフローチャートである。
【０００９】
図１ａを参照すれば、入力信号に対する各ステージのバタフライ演算が終わる度に算出された値を２（１／２）で割って出力信号増幅を補償することを示している（Ｓ１１ないしＳ２０）。このような方法はステージが終わる度に毎度２（１／２）演算を行うため演算量が膨大になり、入力された信号に対するエラーを考慮しない固定された演算を行うためステージが増加するほどエラーが大きくなる問題点がある。
【００１０】
図１ｂを参照すれば、入力された信号に対する設定されたステージ数ｎのバタフライ演算が終わればｎ（１／２）で割って出力信号増幅を補償することを示している（Ｓ２１ないしＳ２７）。しかし、入力された信号に対するエラーを考慮しない固定された演算を行うため、ステージが増加するほどエラーが大きくなる問題点がある。
【００１１】
【発明が解決しようとする課題】
本発明は前述したような問題点を解決するために案出されたもので、高速フーリエ変換装置の入力端に入力されるビット値に基づきフーリエ変換され出力されるビット値の大きさを許容範囲値内に調節するためのＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置及び方法を提供するところにある。
【００１２】
【課題を解決するための手段】
前述した目的を達成するために、本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置は、入力されたＯＦＤＭビット信号を保存する入力バッファ部と、基数アルゴリズムにより各ステージ毎にバタフライ演算を行うバタフライ遂行部を備える高速フーリエ変換装置において、バタフライ遂行部から入力された各ステージ毎にバタフライ演算された信号のビット値を入力バッファ部に入力されたＯＦＤＭ信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出して出力するスケール検出部と、スケール検出部から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント部と、前記スケール検出部と前記スケールカウント部から入力された値に基づき前記バタフライ遂行部から入力された信号のビットを調節して出力する補償部と、を備えて構成される。
【００１３】
ここで補償部は、前記設定されたステージの最後ステージでバタフライ演算され出力された信号のビット値を、最後ステージで算出されたスケールファクタで割って出力する第２演算部と、設定されたステージ数とスケールカウント部の出力値とを比較して差異値算出及びステージ数とスケールカウント部の出力値とを比較して除算／乗算を選択して出力する除算／乗算選択部と、除算／乗算選択部から入力された差異値を２で割った商Ｑと余りＲを算出して出力する係数算出部と、除算／乗算選択部から入力された信号が除算演算を行わせれば第２演算部から入力された値を２Ｑで割って乗算演算を行わせれば、第２演算部から入力された値に２Ｑをかけて算出された値を出力させる除算／乗算算出部と、除算／乗算選択部から入力された信号の係数算出部から入力された余りＲにより除算／乗算算出部から入力された値のビットを補償して出力するビット補償部、及びビット補償部から入力されたデータを加算して出力する加算部と、を有する。
【００１４】
一方、前述した目的を達成するために本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換方法は、受信されたＯＦＤＭビット信号を保存して出力する入力バッファ段階と、入力された信号をスケールファクタで割って出力する第１演算段階と、入力されたデータを基数アルゴリズムによって各ステージ毎にバタフライ演算を行って出力するバタフライ遂行段階と、入力された各ステージ毎にバタフライ演算された信号のビット値を入力バッファ段階に入力されたＯＦＤＭ信号のビット許容範囲値内に調節するための割り算因数であるスケールファクタを算出するスケール検出段階と、入力されたビットスケールファクタに応ずるカウント係数を累積カウントして出力するスケールカウント段階と、入力バッファ段階ないしスケールカウント段階を設定されたステージになるまでフィードバックする段階、及び入力されたスケール検出値とスケールカウント値を通して設定されたステージの最後ステージで算出されたバタフライ算出値を調節して出力する補償段階と、を有する。
【００１５】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置及び方法について説明する。
図２は本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置を示したブロック図である。
【００１６】
図面を参照すれば、本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置は、スケール検出部３９、スケールカウント部４１、補償部４３と、を備える。
【００１７】
この際、本発明に係る高速フーリエ変換装置は、データの通路であるバス３０、入力端に置かれ入力された信号を保存する入力バッファ部３３及びバタフライ演算を行うバタフライ遂行部３７と、を備えることが望ましい。
【００１８】
スケール検出部３９は、バタフライ遂行部３７から入力された信号のビット値を入力バッファ部３３に入力されたＯＦＤＭ信号のビット許容範囲値内に調節するためのスケールファクタを算出して出力する。
【００１９】
スケールカウント部４１は、スケール検出部３９から入力されたスケールファクタに応ずるカウント係数を累積カウントして出力する。
補償部４３は、スケール検出部３９とスケールカウント部４１から入力された値に基づきバタフライ遂行部３７から入力された信号のビットを調節して出力する。
【００２０】
一方、入力バッファ部３３とバタフライ遂行部３７との間に第１演算部３５を挿入することが望ましい。ここで、第１演算部３５は、スケール検出部３９から入力されたスケールファクタを考慮してバタフライ演算を行えるよう、後入力された信号のビット値を先入力された信号に対するスケールファクタで割って算出された値を出力させる。そして、出力端に出力バッファ部４５を挿入して各ステージ毎にバタフライ遂行部３７から出力された信号を保存させるのが望ましい。また、バス３０を介したデータの流れを制御できる制御部３１を連結してバタフライ演算の設定されたステージ数ｎに至るまで出力バッファ部４５に貯蔵された信号を入力バッファ部３３にフィードバックさせる。ここで、設定されたステージ数ｎの最後ステージにおいてバタフライ遂行され算出された信号は補償部４３に出力させる。
【００２１】
以下、本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置の望ましい実施形態について説明する。
本発明の実施形態では基数２アルゴリズムに基づきバタフライ演算を行わせ、制御部３１により入力バッファ部３３に８ビットずつ入力（Ｉ＝８ビット）するようにし、スケール検出部３９の適用ビット範囲を１２ビットに設定させる。
【００２２】
図３は図２のスケール検出部３９に対するスケールファクタ算出過程を示したフローチャートであって、まず、バタフライ遂行部３７から出力されたバタフライ演算された信号のビット値Ｖｏと入力バッファ部３３に入力された信号のビット値Ｉを入力する（Ｓ３１）。次に、バタフライ演算された信号のビット値Ｖｏに対する絶対値｜Ｖｏ｜が１０２４以上なのかを判断する（Ｓ３２）。もし１０２４以上ならばスケール検出部３９により入力されたＯＦＤＭビット信号の許容範囲値内に調節するための割り算因数であるスケールファクタＳｆを４と設定する（Ｓ３３）。一方、絶対値｜Ｖｏ｜が１０２４未満ならば５１２以上であるかを判断する（Ｓ３４）。もし５１２以上ならばスケールファクタＳｆを２と設定（Ｓ３５）し、５１２未満ならば１と設定する（Ｓ３６）。こうして設定されたスケールファクタＳｆは制御部３１により第１演算部３５に出力し、設定されたステージ数ｎの最後スケールファクタＳｆｎは第１演算部３５と補償部４３に出力する。
【００２３】
図４は図２の補償部４３を詳細に示した細部ブロック図である。補償部４３は第２演算部５５、除算／乗算選択部５１、係数算出部５３、除算／乗算算出部５７、ビット補償部５８、加算部５９と、を備えて構成される。
【００２４】
第２演算部５５は、設定されたステージ数ｎの最後ステージにおいてバタフライ演算された値Ｖａを最後スケールファクタＳｆｎで割って出力する。除算／乗算選択部５１は設定されたステージ数ｎとスケールカウントＳｃの差異値Ｌ算出及び除算／乗算選択を設定して出力する。係数算出部５３は入力された差異値Ｌから入力ビット信号の補償に必要な係数Ｒを算出する。除算／乗算算出部５７は入力された信号から第２演算部５５で入力された値に対する選択された除算／乗算演算Ｄを行って値を算出する。加算部５９は入力された信号に対するビットを補償した値ｔを算出してビット補償部５８及びビット補償部５８から入力された信号ｔを加算して出力する。
【００２５】
このように構成された補償部４３で第２演算部５５は設定されたステージ数ｎの最後ステージでバタフライ演算され出力された信号のビット値Ｖａを最後ステージから算出されたスケールファクタＳｆｎで割って算出された値（Ｓｉ＝Ｖａ／Ｓｆｎ）を出力する。
【００２６】
除算/乗算選択部５１は設定されたステージ数ｎとスケールカウント部４１の出力値Ｓｃとを比較して次の式（２）のような二つの値の差異値Ｌを算出する。また、除算/乗算選択部５１は、ステージ数ｎとスケールカウント部４１の出力値Ｓｃとを比較して除算/乗算演算Ｄを選択するよう設定する。もしステージ数ｎが大きければ除算Ｄ１、スケールカウント部４１の出力値Ｓｃが大きければ乗算Ｄ２演算を選択して出力する。
【００２７】
Ｌ  ＝｜Ｓｃ−ｎ｜        ・・・・・・  （２）
【００２８】
係数算出部５３は次の式（３）のように除算／乗算選択部５１から入力された差異値Ｌを２で割った商Ｑと、余りＲを算出して出力する。
【００２９】
Ｌ／２  ＝  ２Ｑ  ＋  Ｒ        ・・・・・・  （３）
【００３０】
除算／乗算算出部５７は２Ｑで２Ｑをかけて算出された値Ｓｏを出力させる。割って、乗算Ｄ２演算を行わせれば前記第２演算部５５から入力された値Ｓｉには次の式（４）のように除算／乗算選択部から入力されたデータＤが除算Ｄ１演算を行うようにすれば前記第２演算部５５から入力された値Ｓｉを
【００３１】
式（４）
Ｓｏ  ＝  Ｓｉ  ×１／２Ｑ  （もし、Ｄ＝Ｄ１ならば）
Ｓｏ  ＝  Ｓｉ  ×２Ｑ  （もし、Ｄ＝Ｄ２ならば）
【００３２】
ビット補償部５８は、除算／乗算算出部５７から出力されたデータＳｏについて、式（３）に示した余りＲが１でなければ、除算／乗算算出部５７から出力されたデータＳｏをそのまま加算部５９に出力させる。
【００３３】
一方、除算／乗算算出部５７から出力されたデータＳｏについて式（３）に示した余りＲが１でありながら除算Ｄ１演算を行わせれば、次の式（５）のように除算／乗算算出部５７から入力されたデータＳｏにそれぞれ１／２、１／８、１／１６、１／６４をかけて算出した値（ｔ１＝ｔ１１、ｔ１２、ｔ１３、ｔ１４）を加算部５９に出力させる。
【００３４】
式（５）
ｔ１１  ＝  Ｓｏ  ×  １／２
ｔ１２  ＝  Ｓｏ  ×  １／８
ｔ１３  ＝  Ｓｏ  ×  １／１６
ｔ１４  ＝  Ｓｏ  ×  １／６４
【００３５】
また除算／乗算算出部５７から出力されたデータＳｏについて、式（３）に示された余りＲが１でありながら乗算Ｄ２演算を行うようにすれば、次の式（６）のように除算／乗算算出部５７から入力されたデータＳｏにそれぞれ１、１／４、１／８、１／３２をかけて算出した値（ｔ２＝ｔ２１、ｔ２２、ｔ２３、ｔ２４）を加算部５９に出力させる。
【００３６】
式（６）
ｔ２１  ＝  Ｓｏ
ｔ２２  ＝  Ｓｏ  ×  １／４
ｔ２３  ＝  Ｓｏ  ×  １／８
ｔ２４  ＝  Ｓｏ  ×  １／３２
【００３７】
加算部５９は次の式（７）のようにビット補償部５８から出力されたデータ（ｔ１、ｔ２）をそれぞれ加算した値（ｔ１０、ｔ２０）を算出して出力させる。
【００３８】
式（７）
ｔ１０＝ｔ１１＋ｔ１２＋ｔ１３＋ｔ１４
ｔ２０＝ｔ２１＋ｔ２２＋ｔ２３＋ｔ２４
【００３９】
図５は図４の除算／乗算選択部５１に対する除算／乗算選択過程を示したフローチャートであって、まず除算／乗算選択部５１は設定されたステージ数ｎとスケールカウント値Ｓｃを入力される（Ｓ６１）。次いで入力された値に対するビット値の大きさを比較判断する（Ｓ６３）。もし設定されたステージ数ｎが大きければ設定されたステージ数ｎからスケールカウント値Ｓｃを減算した値Ｌを算出し除算Ｄ１演算を行うよう設定する（Ｓ６５）。一方、設定されたステージ数ｎが小さければスケールカウント値Ｓｃで設定されたステージ数ｎを減算した値Ｌを算出し乗算Ｄ２演算を行うよう設定する（Ｓ６７）。
【００４０】
図６は図４の係数算出部５３に対する係数算出過程を示したフローチャートであって、まず係数算出部５３はスケールカウント値Ｓｃと設定されたステージ数ｎの差異値Ｌを入力される（Ｓ７１）。次いで入力された差異値Ｌを２で割った商Ｑと余りＲを算出する（Ｓ７３）。こうして算出された値において商Ｑは除算／乗算算出部５７に出力し、余りＲはビット補償部５８に出力する（Ｓ７５）。
【００４１】
図７は図４の除算／乗算算出部５７に対する除算／乗算算出過程を示したフローチャートであって、第２演算部５５から出力されたデータＳｉと係数算出部５３から出力された商Ｑ及び除算／乗算選択部５１から出力された除算／乗算選択データＤを入力される（Ｓ８１）。入力されたデータ（Ｓｉ、Ｑ、Ｄ）から除算Ｄ１演算を選択したか否かを判断する（Ｓ８３）。もし除算Ｄ１演算設定ならば、第２演算部５５から出力されたデータＳｉを２Ｑで割った値Ｓｏを算出する（Ｓ８５）。一方、除算Ｄ１演算設定でなければ、第２演算部５５から出力されたデータＳｉに２Ｑをかけた値Ｓｏを算出する（Ｓ８７）。
【００４２】
図８は図４のビット補償部５８に対するビット信号補償過程を示したフローチャートであって、除算／乗算選択部５１から出力された除算／乗算選択データＤと係数算出部５３から出力された余りＲ及び除算／乗算算出部５７から出力されたビット信号Ｓｏを入力される（Ｓ９１）。入力された値から余りＲが１なのかを判断する（Ｓ９３）。もし余りＲが１でなければ除算／乗算算出部５７から出力されたビット信号Ｓｏをそのまま出力する（Ｓ９５）。
【００４３】
一方、余りＲが１でなければ除算Ｄ１演算なのか否かを判断する（Ｓ９７）。この際、除算Ｄ１演算を選択するよう設定されていれば除算／乗算算出部５７から出力されたビット信号Ｓｏについてｔ１１  ＝  Ｓｏ×１／２、ｔ１２＝Ｓｏ×１／８、ｔ１３＝Ｓｏ×１／１６、ｔ１４＝Ｓｏ×１／６４をそれぞれ算出して出力する（Ｓ９８）。
【００４４】
また、乗算Ｄ２演算を選択するよう設定されていれば、除算／乗算算出部５７から出力されたビット信号Ｓｏについてｔ２１＝Ｓｏ、ｔ２２＝Ｓｏ×１／４、ｔ２３＝Ｓｏ×１／８、ｔ２４＝Ｓｏ×１／３２をそれぞれ算出して出力する（Ｓ９９）。
【００４５】
このような一連の過程を通して入力バッファ部３３に入力された信号はバタフライ遂行部３７を通りながら増幅され出力されるが、バタフライ演算に対するスケールファクタＳｆとスケールカウント値Ｓｃにより出力値を設定することで、入力バッファ部３３に入力された信号の適用範囲に当るビット信号を算出することができる。
【００４６】
本発明のＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置によれば、バタフライ演算された信号から算出したスケールファクタとスケールファクタに応ずるカウント係数を累積カウントして出力したスケールカウントにより入力されたＯＦＤＭビット信号の増幅程度を算出することができる。
【００４７】
また、スケール調節を通して入力端に入力されたビット信号の増減の程度を測定できるため、受信された信号を復元した値が入力されたビット信号の適用範囲内に調節することが可能である。
【００４８】
一方、バタフライ演算された信号に対するスケールファクタを各ステージ毎に測定するため、流動のスケールファクタ及びスケールカウント値算出が可能になるため、入力ビット信号に対するさらに的確なビット信号を算出することが可能である。
【００４９】
本発明は前述した特定の望ましい実施形態に限らず、請求の範囲で請求する本発明の要旨を逸脱せず当該発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な変形実施が可能なことは勿論、そのような変形は記載された請求の範囲内にある。
【図面の簡単な説明】
【図１Ａ】従来の出力ビット信号補償のための方法を示したフローチャートである。
【図１Ｂ】従来の出力ビット信号補償のための方法を示したフローチャートである。
【図２】本発明に係るＯＦＤＭ出力ビット信号補償のための高速フーリエ変換装置を示したブロック図である。
【図３】図２のスケール検出部のスケールファクタ算出過程を示したブロック図である。
【図４】図２の補償部を詳細に示した細部ブロック図である。
【図５】図４の除算／乗算選択部に対する除算／乗算選択過程を示したフローチャートである。
【図６】図４の係数算出部に対する係数算出過程を示したフローチャートである。
【図７】図４の除算／乗算算出部に対する除算／乗算算出過程を示したフローチャートである。
【図８】図４のビット補償部に対するビット信号補償過程を示したフローチャートである。
【符号の説明】
３０  バス
３３  入力バッファ部
３５  第１演算部
３７  バタフライ遂行部
３９  スケール検出部
４１  スケールカウント部
４３  補償部
４５  出力バッファ部
５１  除算／乗算選択部
５３  係数算出部
５５  第２演算部
５７  除算／乗算算出部
５８  ビット補償部
５９  加算部
【図１Ａ】
0003577027.tif 000003
【図１Ｂ】
0003577027.tif 000004
【図２】
0003577027.tif 000005
【図３】
0003577027.tif 000006
【図４】
0003577027.tif 000007
【図５】
0003577027.tif 000008
【図６】
0003577027.tif 000009
【図７】
0003577027.tif 000010
【図８】
0003577027.tif 000011