(57)【特許請求の範囲】
【請求項１】
交流発電機の一方の出力端子と第１のラインとの間に設けられる第１のスイッチ手段と、前記交流発電機の他方の出力端子と前記第１のラインとの間に設けられる第２のスイッチ手段と、前記一方の出力端子と第２のラインとの間に設けられる第３のスイッチ手段と、前記他方の出力端子と前記第２のラインとの間に設けられる第４のスイッチ手段とを備え、前記交流発電機によって発電される起電力をクロック信号に同期したチョッパ電圧に変換して前記第１のラインと前記第２のラインとの間に発生させるチョッパ回路であって、
前記一方の出力端子の電圧と前記第１のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第１のスイッチ手段のオン及びオフを制御する第１の比較手段と、
前記他方の出力端子の電圧と前記第１のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第２のスイッチ手段のオン及びオフを制御する第２の比較手段と、
前記交流発電機の一方及び他方の出力端子の電圧を検出することにより、前記クロック信号に同期したチョッパ動作を行うように前記第３のスイッチ手段と前記第４のスイッチ手段とを制御するとともに、前記第１の比較手段から前記第１のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第４のスイッチ手段をオンにし、前記第２の比較手段から前記第２のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第３のスイッチ手段をオンにするように制御する制御手段と
を備え、
前記第１の比較手段は、前記一方の出力端子の電圧が前記第１のラインの電圧を上回った場合に、前記第１のスイッチ手段をオンにする信号を出力し、
前記第２の比較手段は、前記他方の出力端子の電圧が前記第１のラインの電圧を上回った場合に、前記第２のスイッチ手段をオンにする信号を出力する
ことを特徴とするチョッパ回路。
【請求項２】
前記制御手段は、
前記他方の出力端子の電圧と定められた第１の電圧とを比較し、前記他方の出力端子の電圧が前記第１の電圧を越えていることを検出する第３の比較手段と、
前記一方の出力端子の電圧と定められた第２の電圧とを比較し、前記一方の出力端子の電圧が前記第２の電圧を越えていることを検出する第４の比較手段とを備え、
前記第３の比較手段によって前記他方の出力端子の電圧が前記第１の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第３のスイッチ手段を制御し、
前記第４の比較手段によって前記一方の出力端子の電圧が前記第２の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第４のスイッチ手段を制御し、
前記第１の比較手段から前記第１のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第４のスイッチ手段をオンにし、
前記第２の比較手段から前記第２のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第３のスイッチ手段をオンにするように制御する
ことを特徴とする請求項１に記載のチョッパ回路。
【請求項３】
前記制御手段は、前記第３の比較手段によって前記他方の出力端子の電圧が前記第１の電圧を越えていることが検出された期間、または、前記第２の比較手段によって前記第２のスイッチ手段がオンにされる期間において前記第３のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第３のスイッチ手段のオン及びオフを制御し、
前記第４の比較手段によって前記一方の出力端子の電圧が前記第２の電圧を越えていることが検出された期間、または、前記第１の比較手段によって前記第１のスイッチ手段がオンにされる期間において前記第４のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第４のスイッチ手段のオン及びオフを制御し、
前記第３の比較手段は、前記第１の比較手段および前記第２の比較手段よりも応答速度が遅く、または消費電流が小さく、
前記第４の比較手段は、前記第１の比較手段および前記第２の比較手段よりも応答速度が遅い、または消費電流が小さい
ことを特徴とする請求項２に記載のチョッパ回路。
【請求項４】
前記第１のラインは電源ラインであり、前記第２のラインはグランドであることを特徴とする請求項１乃至３のうちいずれか１項に記載のチョッパ回路。
【請求項５】
前記第１のラインはグランドであり、前記第２のラインは電源ラインであることを特徴とする請求項１乃至３のうちいずれか１項に記載のチョッパ回路。
【請求項６】
請求項２または３記載のチョッパ回路と、
前記チョッパ回路の前記電源ラインと前記グランドとに接続され、前記チョッパ電圧を昇圧するとともに昇圧した電圧を蓄電する昇圧回路と
を備えたチョッパ式充電回路
【請求項７】
請求項６記載のチョッパ式充電回路を内蔵するとともに、前記チョッパ式充電回路から給電される電力によって、動作することを特徴とする電子機器。
【請求項８】
請求項６記載のチョッパ式充電回路と、
前記チョッパ式充電回路から給電され、時刻を計測する時計回路とを備え、
前記時計回路から前記クロック信号を前記チョッパ式充電回路に供給することを特徴とする腕時計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、充電する際の制御に要する消費電流を低減するのに好適なチョッパ回路、チョッパ式充電回路およびこれらを用いた電子機器および腕時計に関する。
【０００２】
【従来の技術】
発電機によって発電された交流電圧をコンデンサや電池に充電する充電回路として、ブリッジ型の充電回路が知られている。図４は、従来の充電回路の回路図である。この充電回路においては、発電機ＡＧの出力端子Ａ，Ｂの電圧と電源Ｖｄｄの電圧とを比較するコンパレータＣＯＭ１，ＣＯＭ２、発電機ＡＧの出力端子Ａ，Ｂの電圧とグランドＧＮＤの電圧を比較するコンパレータＣＯＭ３，ＣＯＭ４、および充電電流を蓄電する大容量のコンデンサＣが各々設けらている。そして、各コンパレータＣＯＭ１〜ＣＯＭ４の出力によって、ＰチャンネルＦＥＴＰ１，Ｐ２，Ｎ１，Ｎ２のオン・オフが制御される。
【０００３】
ここで、出力端子Ａの電圧がグランドＧＮＤの電圧以下になると、コンパレータＣＯＭ３によってＮチャンネルＦＥＴＮ１がオン状態となり、出力端子Ａが接地される。また、出力端子Ｂの電圧が電源Ｖｄｄの電圧を越えると、コンパレータＣＯＭ２によって、ＰチャンネルＦＥＴＰ２がオンとなり、電荷が矢印の経路でコンデンサＣに充電される。この場合、出力端子Ｂの電圧が電源Ｖｄｄの電圧を越えない限り、ＰチャンネルＦＥＴＰ２はオンとならいので、矢印と逆の経路で電流が流れて、充電効率が低下するといった不都合が生じないようになっている。
【０００４】
このように、従来の充電回路にあっては、電界効果トランジスタとコンパレータを組み合わせて、一定の条件の下に一方向に電流を流す一方向性ユニットを構成し、これによって、充電効率を高めている。
ところで、一方向性ユニットを用いた充電回路にあっては、コンパレータによって、各電界効果トランジスタのオン・オフを制御している。このため、充電回路の充電効率を検討する場合には、コンパレータの消費電流を考慮する必要がある。コンパレータは、電界効果トランジスタを用いた差動増幅器で構成することができ、その動作速度は電界効果トランジスタの速度に左右される。一般に、電界効果トランジスタの動作速度は、消費電流が大きくなるほど高速なるから、高速のコンパレータほど、消費電流が大きくなる。
【０００５】
従来の充電回路において、コンパレータＣＯＭ２は、コンデンサＣにできるだけ多くの電荷を充電するため、発電機ＡＧの出力端子Ｂの電圧が電源Ｖｄｄの電圧を越えると、直ちにＰチャンネルＦＥＴＰ２をオン状態にする必要がある。このため、コンパレータＣＯＭ２としては高速のものを使用する必要がある。
一方、ＮチャンネルＦＥＴＮ１を制御するコンパレータＣＯＭ３は、コンパレータＣＯＭ２がＰチャンネルＦＥＴＰ２をオンするまでに、ＮチャンネルＦＥＴＮ１をオンにすればよい。ここで、発電機ＡＧの出力端子Ａ，Ｂ間に生じる起電圧は、正弦波状に変動するから、出力端子Ａの電圧がグランドＧＮＤの電圧を下回ってから、出力端子Ｂの電圧が電源Ｖｄｄの電圧を上回るまでには、時間的余裕がある。したがって、コンパレータＣＯＭ３としては、応答速度が低速ものを使用することができる。
【０００６】
【発明が解決しようとする課題】
ところで、発電機ＡＧの出力端子Ａ，Ｂ間に発生する起電圧よりも高い電圧を得る技術として、チョッパ式の昇圧回路が知られており、そこでは、高い周波数で起電圧をスイッチングする必要がある。上述した充電回路をチョッパ式で構成すると、起電圧の波形がスパイク状に変化する。このため、グランドＧＮＤの電圧との比較を行うコンパレータＣＯＭ３，ＣＯＭ４を高速のものにする必要がある。したがって、従来の充電回路をチョッパ式の充電回路に適用した場合、コンパレータＣＯＭ３，ＣＯＭ４の消費電流の低減を図るはことができず、充電効率が低下してしまうといった問題があった。
【０００７】
本発明は上述した事情に鑑みてなされたものであり、一方向性ユニットを用いたチョッパ式充電回路において、簡易な構成で充電効率を高めることを目的とする。また、他の目的は、このチョッパ式充電回路を電子機器や腕時計に適用することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明にあっては、交流発電機の一方の出力端子と第１のラインとの間に設けられる第１のスイッチ手段と、前記交流発電機の他方の出力端子と前記第１のラインとの間に設けられる第２のスイッチ手段と、前記一方の出力端子と第２のラインとの間に設けられる第３のスイッチ手段と、前記他方の出力端子と前記第２のラインとの間に設けられる第４のスイッチ手段とを備え、前記交流発電機によって発電される起電力をクロック信号に同期したチョッパ電圧に変換して前記第１のラインと前記第２のラインとの間に発生させるチョッパ回路であって、前記一方の出力端子の電圧と前記第１のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第１のスイッチ手段のオン及びオフを制御する第１の比較手段と、前記他方の出力端子の電圧と前記第１のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第２のスイッチ手段のオン及びオフを制御する第２の比較手段と、前記交流発電機の一方及び他方の出力端子の電圧を検出することにより、前記クロック信号に同期したチョッパ動作を行うように前記第３のスイッチ手段と前記第４のスイッチ手段とを制御するとともに、前記第１の比較手段から前記第１のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第４のスイッチ手段をオンにし、前記第２の比較手段から前記第２のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第３のスイッチ手段をオンにするように制御する制御手段とを備え、前記第１の比較手段は、前記一方の出力端子の電圧が前記第１のラインの電圧を上回った場合に、前記第１のスイッチ手段をオンにする信号を出力し、前記第２の比較手段は、前記他方の出力端子の電圧が前記第１のラインの電圧を上回った場合に、前記第２のスイッチ手段をオンにする信号を出力することを特徴とする。
【０００９】
また、請求項２に記載の発明にあっては、前記制御手段は、前記他方の出力端子の電圧と定められた第１の電圧とを比較し、前記他方の出力端子の電圧が前記第１の電圧を越えていることを検出する第３の比較手段と、前記一方の出力端子の電圧と定められた第２の電圧とを比較し、前記一方の出力端子の電圧が前記第２の電圧を越えていることを検出する第４の比較手段とを備え、前記第３の比較手段によって前記他方の出力端子の電圧が前記第１の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第３のスイッチ手段を制御し、前記第４の比較手段によって前記一方の出力端子の電圧が前記第２の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第４のスイッチ手段を制御し、前記第１の比較手段から前記第１のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第４のスイッチ手段をオンにし、前記第２の比較手段から前記第２のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第３のスイッチ手段をオンにするように制御することを特徴とする。
【００１０】
また、請求項３に記載の発明にあっては、前記制御手段は、前記第３の比較手段によって前記他方の出力端子の電圧が前記第１の電圧を越えていることが検出された期間、または、前記第２の比較手段によって前記第２のスイッチ手段がオンにされる期間において前記第３のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第３のスイッチ手段のオン及びオフを制御し、前記第４の比較手段によって前記一方の出力端子の電圧が前記第２の電圧を越えていることが検出された期間、または、前記第１の比較手段によって前記第１のスイッチ手段がオンにされる期間において前記第４のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第４のスイッチ手段のオン及びオフを制御し、前記第３の比較手段は、前記第１の比較手段および前記第２の比較手段よりも応答速度が遅く、または消費電流が小さく、前記第４の比較手段は、前記第１の比較手段および前記第２の比較手段よりも応答速度が遅い、または消費電流が小さいことを特徴とする。
【００１１】
また、請求項４に記載の発明にあっては、前記第１のラインは電源ラインであり、前記第２のラインはグランドであることを特徴とする。
また、請求項５に記載の発明の発明にあっては、前記第１のラインはグランドであり、前記第２のラインは電源ラインであることを特徴とする。
【００１２】
また、請求項６に記載の発明にあっては、前記チョッパ回路を用いたチョッパ式充電回路であって、前記チョッパ回路の前記電源ラインと前記グランドとに接続され、前記チョッパ電圧を昇圧するとともに昇圧した電圧を蓄電する昇圧回路とを備えたことを特徴とする。
また、請求項７に記載の発明にあっては、前記チョッパ式充電回路を内蔵する電子機器であって、前記チョッパ式充電回路から給電される電力によって、動作することを特徴とする。
また、請求項８に記載の発明にあっては、前記チョッパ式充電回路と、前記チョッパ式充電回路から給電され、時刻を計測する時計回路とを備え、前記時計回路から前記クロック信号を前記チョッパ式充電回路に供給することを特徴とする。
【００１３】
【発明の実施の形態】
以下、チョッパ式充電回路を適用した腕時計を本発明の一実施形態として説明する。
１．実施形態の構成
図１は、本実施形態に係わる腕時計に使用されるチョッパ式充電回路の回路図である。
図において、交流発電機ＡＧの出力端子ＡＧ１，ＡＧ２は抵抗Ｒ１，Ｒ２を介してグランドＧＮＤに接続されている。このため、交流発電機ＡＧが非発電状態にあるならば、出力端子ＡＧ１，ＡＧ２はプルダウンされている。なお、この抵抗Ｒ１，Ｒ２の値は、各ＦＥＴのオン抵抗値よりはるかに大きい略２００ＫΩに設定されている。
次に、一方向性ユニット１は、ＰチャンネルＦＥＴＰ１とコンパレータＣＯＭ１から構成される。コンパレータＣＯＭ１の正入力端子は電源Ｖｄｄに接続され、その負入力端子は交流発電機ＡＧの出力端子ＡＧ１に接続されている。このため、電源Ｖｄｄの電圧が出力端子ＡＧ１の電圧を越えると、信号φＰ１がロ−レベルとなり、ＰチャンネルＦＥＴＰ１がオンとなる。一方、電源Ｖｄｄの電圧が出力端子ＡＧ１の電圧を下回ると、信号φＰ１がハイレベルとなり、ＰチャンネルＦＥＴＰ１がオフとなる。したがって、一方向性ユニット１は、出力端子ＡＧ１の電圧が電源Ｖｄｄの電圧を上回った場合にのみ電流を出力端子ＡＧ１から電源Ｖｄｄに供給する。
【００１４】
また、一方向性ユニット２は、交流発電機ＡＧの出力端子ＡＧ２に接続されており、上記した一方向性ユニット１と同様に構成されている。この場合、一方向性ユニット２は、出力端子ＡＧ２の電圧が電源Ｖｄｄの電圧を上回った場合にのみ電流を出力端子ＡＧ２から電源Ｖｄｄに供給する。
【００１５】
ここで、充電効率を考慮すれば、交流発電機ＡＧの出力端子ＡＧ１の電圧が電源Ｖｄｄの電圧を上回れば、直ちにＰチャンネルＦＥＴＰ１をオンにすることが望ましい。このため、コンパレータＣＯＭ１の消費電流は、比較的大きく、高速動作に対応できるようになっている。また、同様にコンパレータＣＯＭ２の消費電流も比較的大きな値に設定しているので、高速動作に対応できる。
【００１６】
ところで、腕時計にような小型で軽量の装置において、交流発電機ＡＧを内蔵しようとすると、交流発電機ＡＧは非常に小型のものとなるので、交流発電機ＡＧを構成する出力用コイルの大きさには一定の限度がある。交流発電機ＡＧの起電圧は出力用コイルの巻線数に比例するから、このような交流発電機ＡＧによって高い電圧を発生させることは難しい。このため、交流発電機ＡＧの起電圧を整流しても、腕時計に内蔵される各構成を安定して動作させるのに十分な電圧を得ることができない。そこで、本実施形態にあっては、一方向性ユニット３，４をチョッパ動作させて、交流発電機ＡＧの起電圧をスパイク状のチョッパ電圧に変換し、これを昇圧部５で昇圧して所望の電圧を得るようにしている。なお、昇圧部５としては、いわゆる倍電圧回路等の周知な構成を用いればよく、例えば、コンデンサと一方向性ユニットを組み合わせて構成すればよい。
【００１７】
次に、一方向性ユニット４は、ＮチャンネルＦＥＴＮ２、論理和回路ＯＲ２およびコンパレータＣＯＭ４から構成される。コンパレータＣＯＭ４の負入力端子は交流発電機ＡＧの出力端子ＡＧ１に接続され、その正入力端子には基準電圧Ｖｒｅｆ１が供給される。なお、基準電圧Ｖｒｅｆ１は、グランドＧＮＤの電圧をわずかに上回る電圧に設定されている。この場合、出力端子ＡＧ１の電圧が基準電圧Ｖｒｅｆ１を越えると、信号ＣＮ２がハイレベルとなり、出力端子ＡＧ１の電圧が基準電圧Ｖｒｅｆ１を下回ると、信号ＣＮ２がローレベルとなる。ところで、各ＦＥＴにはごく小さな漏れ電流が流れるが、上述したように出力端子ＡＧ１，ＡＧ２は抵抗Ｒ１，Ｒ２によってグランドＧＮＤに接続されているので、交流発電機ＡＧが非発電状態にあると、出力端子ＡＧ１，ＡＧ２の電圧はグランドＧＮＤにプルダウンされる。したがって、基準電圧Ｖｒｅｆ１をグランドＧＮＤに対して与えることにより、発電極性を確実に検出することができる。
【００１８】
また、論理和回路ＯＲ２には、信号ＣＮ２、反転回路ＩＮ１によって信号φＰ１が反転された信号、および後述する時計装置７で生成された高速のクロック信号ＣＬＫが供給される。論理和回路ＯＲ２は、これらの論理和を演算し、信号φＮ２としてＮチャンネルＦＥＴＮ２のゲートに供給する。
したがって、ＮチャンネルＦＥＴＮ２は、これらの信号のいずれかがハイレベルとなればオンとなり、これらの信号のすべてがローレベルとなればオフとなる。なお、一方向性ユニット３も一方向性ユニット４と同様に構成されている。
【００１９】
このような構成によれば、信号φＰ１がローレベル、すなわち、ＰチャンネルＦＥＴＰ１がオンになると、信号φＮ２が直ちにハイレベルとなり、ＮチャンネルＦＥＴＮ２をオンすることができる。したがって、たとえコンパレータＣＯＭ４の動作速度が遅くとも、ＮチャンネルＦＥＴＮ２を確実にオンすることができ、図中矢印▲２▼の経路で電流ｉを充電することができる。したがって、コンパレータＣＯＭ３，ＣＯＭ４に応答速度が遅いものを使用することができる。
【００２０】
ここで、図２は交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図示のように、交流発電機ＡＧは、ロータ１４とステータ１５を備えており、２極磁化されたディスク状のロータ１４が回転するとステータ１５の出力用コイル１６に起電力が発生し、交流出力が取り出せるようになっている。また、図において、１３は腕時計本体ケース内で旋回運動を行う回転錘であり、１１は回転錘１３の回転運動を発電機ＡＧに伝達する輪列機構である。回転錘１３は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。
【００２１】
交流発電機ＡＧから出力された交流は、本実施形態であるチョッパ式充電回路１００で整流され、処理装置９に供給される。処理装置９は、チョッパ式充電回路１００から放電される電力によって時計装置７を駆動する。この時計装置７は、水晶発振器やカウンタ回路等で構成されており、水晶発振器で生成されるマスタクロック信号をカウンタ回路で分周し、この分周結果に基づいて時刻を計測している。この例にあっては、マスタクロック信号あるいはこれを分周した信号を、クロック信号ＣＬＫとして、上述したチョッパ式充電回路１００に供給している。したがって、クロック信号ＣＬＫを生成する回路をチョッパ式充電回路７と時計装置１００とで兼用することができる。この結果、回路構成を簡易にするとともに、腕時計全体として消費電流を削減することができる。
【００２２】
２．実施形態の動作
次に、本実施形態の動作を図面を参照しつつ説明する。
図３は、本実施形態に係わるチョッパ式充電回路１００のタイミングチャートである。なお、この例では、交流発電機ＡＧの出力端子ＡＧ１の電圧が出力端子ＡＧ２の電圧よりも高いものとする。
【００２３】
クロック信号ＣＬＫが図３（ａ）に示すものであるとすれば、クロック信号ＣＬＫがハイレベルの期間は、論理和回路ＯＲ２の出力信号φＮ２と論理和回路ＯＲ１の出力信号φＮ１は必ずハイレベルとなるので、ＮチャンネルＦＥＴＮ１およびＮチャンネルＦＥＴＮ１はオンとなる。この場合、出力端子ＡＧ１と出力端子ＡＧ２は、グランドＧＮＤに接地されるので、それらの電圧は電源Ｖｄｄの電圧を下回る。このため、ＰチャンネルＦＥＴＰ１とＰチャンネルＦＥＴＰ２はオフされ、図中矢印▲１▼の閉回路が形成される。
【００２４】
この閉回路にあっては、交流発電機ＡＧ→出力端子ＡＧ１→ＮチャンネルＦＥＴＮ１→グランドＧＮＤ→ＮチャンネルＦＥＴＮ２→出力端子ＡＧ２→交流発電機ＡＧの経路で電流が流れるが、出力端子ＡＧ１と出力端子ＡＧ２の電圧は同電位となる。この場合、出力用コイル１６の内部抵抗成分によってある程度電流が消費されるが、その値は少なく、交流発電機ＡＧの起電流の大部分は、出力用コイル１６に保存される。
【００２５】
一方、クロック信号ＣＬＫがローレベルになると、ＮチャンネルＦＥＴＮ１がオフとなり、図３（ｂ）に示すように出力端子ＡＧ１の電圧が急峻に立ち上がる。ここで、コンパレータＣＯＭ４は、出力端子ＡＧ１の電圧と基準電圧Ｖｒｅｆ１を比較して信号ＣＮ２を生成するが、コンパレータＣＯＭ４には、消費電流を削減するため、応答速度の遅いものが使用されるので、出力端子ＡＧ１の電圧が基準電圧Ｖｒｅｆ１を越えても、信号ＣＮ２は直ちにローレベルからハイレベルに切り替わらない。例えば、コンパレータＣＯＭ４の遅延時間をｔｄ１とすれば、信号ＣＮ２は図３（ｃ）に示すものとなる。
【００２６】
仮に、論理和回路ＯＲ２が、信号ＣＮ２とクロック信号ＣＬＫのみから生成されるとすれば、遅延時間ｔｄ１の期間、ＮチャンネルＦＥＴＮ２をオンすることができない。このため、当該期間において図１に示す矢印▲２▼の経路で電流ｉを充電することができず、充電ロスが発生してしまう。
しかし、本実施形態の論理和回路ＯＲ２には、高速のコンパレータＣＯＭ１によって得られた信号φＰ１（図３（ｆ）を参照）が反転回路ＩＮ１を介して供給されているので（図３（ｄ）を参照）、コンパレータＣＯＭ４の遅れを補うことができる。この結果、信号φＮ２は図３（ｅ）に示すものとなり、信号ＣＮ２がハイレベルである期間、ＮチャンネルＦＥＴＮ２をオンにすることができる。
【００２７】
すなわち、反転回路ＩＮ１、コンパレータＣＯＭ４および論理和回路ＯＲ２は、クロック信号ＣＬＫがハイレベルの期間、出力端子ＡＧ１の電圧が予め定められた基準電圧Ｖｒｅｆを上回る期間、またはコンパレータＣＯＭ１がＰチャンネルＦＥＴＰ１をオンにする期間において、ＮチャンネルＦＥＴＮ２をオンするとともに、他の期間においてにＮチャンネルＦＥＴＮ２をオフするように制御する制御手段として機能する。
【００２８】
また、コンパレータＣＯＭ１は、出力端子ＡＧ１の電圧が電源Ｖｄｄを上回ると図３（ｆ）に示す信号φＰ１を生成して、ＰチャンネルＦＥＴＰ１をオンにするので、  矢印▲２▼の経路で充電される電流ｉは、図３（ｇ）に示すものとなる。
【００２９】
このように本実施形態にあっては、高速で応答するコンパレータＣＯＭ１とコンパレータＣＯＭ２の出力信号φＰ１，φＰ２に同期させて、ＮチャンネルＦＥＴＮ１，Ｎ２のゲートを制御したので、コンパレータＣＯＭ３，ＣＯＭ４の遅延に伴う充電ロスを低減できる。また、コンパレータＣＯＭ３，ＣＯＭ４として応答速度の遅いものを使用することにより、制御に伴う消費電流を削減することができる。この結果、充電効率の高いチョッパ式充電回路１００を提供することができる。また、軽薄で小型であることが要求される腕時計では、その内部に設ける交流発電機ＡＧは小型のものにせざるを得ない。このため、交流発電機ＡＧで発生する起電圧は小さく、整流効率はよくない。したがって、上述したチョッパ式充電回路１００のように充電効率の良いものを腕時計に適用することは極めて有用である。これにより、使用者が腕時計を装着している時間が短くても効率的に充電することができるので、使用者が腕時計を長期間使用しなかった場合であっても、時計が止まってしまい使いたい時に時間がわからないといった事態を大幅に少なくすることができる。
【００３０】
３．変形例
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
（１）上述した実施形態においては、チョッパ式充電回路１００を用いた電子機器の一例として腕時計を取り上げ説明したが、本発明はこれに限定されるものではなく、例えば、携帯型の血圧計、携帯電話機、ページャ、万歩計等に適用することができる。要は電力を消費する電子機器であればどのようなものに適用してもよい。このような電子機器においては、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができるので、何時でも電子機器を使用することができ、また、煩わしい電池の交換を不要にできる。さらには、電池の廃棄に伴う問題が生ずることもない。
【００３１】
なお、電池と上述したチョッパ式充電回路１００と兼用してもよく、この場合は、電子機器を長時間持ち歩かなっかった場合に、電池からの電力により即座に電子機器を動作させることができ、その後、使用者が電子機器を持ち歩くことによって、発電された電力によって電子機器を動作させることができる。
【００３２】
（２）上述した実施形態においては、スイッチ手段の一例として、ＰチャンネルＦＥＴＰ１，Ｐ２、ＮチャンネルＦＥＴＮ１，Ｎ２を例示したが、ＰチャンネルＦＥＴＰ１，Ｐ２の替わりにＰＮＰ型のトランジスタ、ＮチャンネルＦＥＴＮ１，Ｎ２の替わりにＮＰＮ型のバイポーラトランジスタを使用してもよい。ただし、これらのバイポーラトランジスタにあっては、エミッタ・コレクタ間の飽和電圧が０．３Ｖ程度あるのが通常であるから、交流発電機ＡＧの起電圧が小さい場合には、上述した実施形態のようにＦＥＴを使用することが望ましい。
【００３３】
（３）上述した実施形態において、コンパレータＣＯＭ１〜ＣＯＭ４、論理和回路ＯＲ１，ＯＲ２、反転回路ＩＮ１，ＩＮ２をＦＥＴを使用して構成し、チョッパ式充電回路１００全体を１チップのＩＣに内蔵するようにしてもよい。
【００３４】
（４）上述した実施形態においては、グランドＧＮＤ側のＮチャンネルＦＥＴＮ１，Ｎ２をクロック信号ＣＬＫ１に同期してスイッチングを行うことによりチョッパ動作させたが、コンパレータＣＯＭ１〜ＣＯＭ４や論理回路等を上下反転するように構成して、電源Ｖｄｄ側のＰチャンネルＦＥＴＰ１，Ｐ２をスイッチングするように構成してもよい。この場合には、電源ＶｄｄとグランドＧＮＤの関係が逆転するので、図１示す抵抗Ｒ１，Ｒ２は電源Ｖｄｄに接続され、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２は電源Ｖｄｄに対して与えられる。すなわち、スイッチングを行うＦＥＴが接続されるラインに対して各基準電圧（電位差）が与えられることになる。また、グランドＧＮＤの代わりに一定電位のラインを用いてもよい。また、図４に示すような一方向性ユニットを用いた全波整流回路をチョッパ動作させる場合にも本発明を適用することができる。この場合には、交流発電機の端子電圧を検出することにより、クロック信号に同期したチョッパ動作を行うようにＮチャンネルＦＥＴＮ１，Ｎ２を制御するとともに、ＰチャンネルＦＥＴＰ１がオンされた場合にはＮチャンネルＦＥＴＮ２をオンにし、ＰチャンネルＦＥＴＰ２がオンされた場合にはＮチャンネルＦＥＴＮ１をオンするように制御すればよい。要は、二つのライン間でチョッパ動作をさせるに際し、交流発電機ＡＧの出力端子ＡＧ１，ＡＧ２の電圧を二つの閾値と比較し、その比較結果に応じてチョッパ動作させるのであればどのようなものであっても本発明を適用することができる。
【００３５】
（５）上述した実施形態において、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２は、コンパレータＣＯＭ３，ＣＯＭ４を構成する差動対の電界効果トランジスタの閾値に差をつけることによって与えられる。閾値の差はノイズレベルとの関係を考慮しつつ設定すればよいが、腕時計のように小型の交流発電機ＡＧを使用する場合には、例えば、数ｍＶから数百ｍＶの差が発生したとき、コンパレータの出力をアクティブになるように構成すればよい。この場合、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２はほぼ等しい値に設定される。
【００３６】
【発明の効果】
以上説明したように本発明の発明特定事項によれば、第３および第４の制御手段の消費電流を第１および第２の制御手段の消費電流よりも少なく設定することができるので、充電効率を高めることができる。
また、チョッパ式充電回路においては、交流発電機によって発電される電圧を高電圧に変換し、これを蓄電することができる。
また、チョッパ式充電回路を用いた電子機器にあっては、例えば、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができ、煩わしい電池の交換を不要にできる。
また、チョッパ式充電回路を用いた腕時計にあっては、クロック信号を時計回路で生成するので、チョッパ式充電回路において、クロック信号を生成するための回路構成を省略することができる。
【図面の簡単な説明】
【図１】本実施形態に係わる腕時計に使用されるチョッパ式充電回路の回路図である。
【図２】同実施形態に係わる交流発電機とその周辺機構の構成を示す斜視図である。
【図３】同実施形態のチョッパ式充電回路のタイミングチャートである。
【図４】従来の充電回路の回路図である。
【符号の説明】
１〜４…一方向性ユニット
５…昇圧部（昇圧手段）
ＣＯＭ１〜ＣＯＭ４…コンパレータ（第１〜第４の比較手段）
Ｐ１，Ｐ２…ＰチャンネルＦＥＴ（第１，第２のスイッチ手段）
Ｎ１，Ｎ２…ＮチャンネルＦＥＴ（第３，第４のスイッチ手段）
ＩＮ１，ＩＮ２…反転回路（第４，第３の比較手段）
ＯＲ１，ＯＲ２…論理和回路（第３，第４の比較手段）
【図１】
0003575256.tif 000002
【図２】
0003575256.tif 000003
【図３】
0003575256.tif 000004
【図４】
0003575256.tif 000005