(57)【特許請求の範囲】
【請求項１】
内側端に素子接続部を有するインナーリードをプリント基板上の素子搭載部の周囲に２群又は４群に区分けして配列し、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードと、前記各群に区分けされたインナーリードの外側部を連結する連結リードと、該それぞれの連結リードと前記枠形共通リードを連結する引出しリードとを設けて前記プリント基板上に複数の半導体装置用回路パターンを形成し、前記素子接続部を除く前記プリント基板上にソルダーレジストを塗布した後、前記枠形共通リードに通電して前記素子接続部に耐蝕性金属を電解メッキし、その後、前記各連結リードの周囲にスリットを入れて前記インナーリードと前記連結リードとの電気的接続を切ることを特徴とする半導体装置用回路基板の製造方法。
【請求項２】
素子搭載部の周囲に配列され、内側端に素子接続部を有し、２群又は４群に区分け配置されたインナーリードと、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードとを有する半導体装置用回路パターンを備えた半導体装置用回路基板であって、
前記各群に区分けされたインナーリードの外側部を連結する連結リードをそれぞれ設け、該それぞれの連結リードと前記枠形共通リードとを連結する引出しリードを設けたことを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。
【請求項３】
請求項２記載の半導体装置用回路基板において、前記インナーリードは、前記連結リードの一方の側面に連結される第１のインナーリードと、前記連結リードの端部に接続される第２のインナーリードと、前記連結リードの端部付近を過ぎてから折り返して前記第１のインナーリードの反対側から前記連結リードの他方の側面に連結された第３のインナーリードの内の少なくとも一つを有することを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。
【請求項４】
請求項２又は３記載の半導体装置用回路基板において、前記連結リードは直線状に形成されたことを特徴とする半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を実装するための回路パターンを設けた半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板に関する。
【０００２】
【従来の技術】
従来、半導体素子を実装するための半導体装置用回路基板を製造する場合、例えば図４に示すように、ガラスエポキシ積層板からなるプリント基板１００に複数の四角形状の素子搭載部１１０を等間隔に配置し、その周囲には複数のインナーリード１２０とメッキリード１３０を配置して複数の回路パターン１４０を形成している。インナーリード１２０の内側端部には半導体素子の端子をワイヤボンディング等によって接続する素子接続部１２１を設けている。なお、メッキリード１３０は、素子接続部１２１に電解メッキにより金メッキをするために設けたもので、各インナーリード１２０の外側端部に連結され、プリント基板１００の端部付近まで伸び、各メッキリード１３０の外側に設けた枠状の共通リード１５０に連結している。各回路パターン１４０には取付け孔１６０や名称などを記載する文字スペース１７０がそれぞれ所定位置に設けられている。
回路パターン１４０の製作工程は、例えば、両面に銅箔を貼付したプリント基板１００の所定の位置にスルーホールを空けてスルーホール内に銅メッキする。その上にインナーリード１２０とメッキリード１３０を形成するエッチングレジストパターンを塗布したあと、現像し、不要な部分をエッチングにより除去してインナーリード１２０とメッキリード１３０を形成する。
このようにして形成した回路パターン１４０の上の素子接続部１２１を除く範囲にソルダーレジストの皮膜を形成し、共通リード１５０に通電することによりソルダーレジスト皮膜を形成していない素子接続部１２１に金、ニッケル等の耐蝕性の強い金属を電解メッキする。
その後、共通リード１５０とインナーリード１２０との間にスリットを入れて各メッキリード１３０を切断し、更に各回路パターン１４０の間を切断して複数の半導体装置用回路基板２００を得ている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、未だ解決すべき次のような問題があった。
（１）半導体装置用回路基板２００には、所定の位置に取付け孔１６０や文字スペース１７０を設けているが、半導体装置用回路基板２００の種類によっては取付け孔１６０や文字スペース１７０の位置が変わることがあるので、メッキリード１３０の形状を半導体装置用回路基板２００の種類毎に変える必要が出てくる。そのため、一つのプリント基板１００上に全ての半導体装置用回路基板２００を同一の回路パターン１４０によって作製することが難しい。
（２）素子接続部１２１の金メッキが完了したあと、メッキリード１３０を途中で切断する必要があるが、メッキリード１３０がインナーリード１２０の外側にプリント基板１００の端部に至るまで伸びているため、インナーリード１２０の周囲の広い範囲にわたってにスリットを入れることになる。そのため、スリットを入れることによって生じる金属微粒子やガラスエポキシ積層板の樹脂の破片等の異物が多く発生し、半導体装置用回路基板２００の故障の原因となるおそれがあった。
本発明はこのような事情に鑑みてなされたもので、同一回路パターンを使用でき、スリットの長さを短くすることができる、品質の安定した半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う本発明に係る半導体装置用回路基板の製造方法は、内側端に素子接続部を有するインナーリードをプリント基板上の素子搭載部の周囲に２群又は４群に区分けして配列し、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードと、前記各群に区分けされたインナーリードの外側部を連結する連結リードと、該それぞれの連結リードと前記枠形共通リードを連結する引出しリードとを設けて前記プリント基板上に複数の半導体装置用回路パターンを形成し、前記素子接続部を除く前記プリント基板上にソルダーレジストを塗布した後、前記枠形共通リードに通電して前記素子接続部に耐蝕性金属を電解メッキし、その後、前記各連結リードの周囲にスリットを入れて前記インナーリードと前記連結リードとの電気的接続を切る。
このような方法により、連結リードの周囲にスリットを入れるだけで、連結リードとインナーリードとの間及び枠形共通リードと連結リードとの間を切断することができ、スリットの長さが短くなり、金属の塵や樹脂の破片の発生を少なくすることが可能である。
【０００５】
前記目的に沿う本発明に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを備えた半導体装置用回路基板は、素子搭載部の周囲に配列され、内側端に素子接続部を有し、２群又は４群に区分け配置されたインナーリードと、前記各群のインナーリードの外側にあって前記各インナーリードに連結される枠形共通リードとを有する半導体装置用回路パターンを備えた半導体装置用回路基板であって、前記各群に区分けされたインナーリードの外側部を連結する連結リードをそれぞれ設け、該それぞれの連結リードと前記枠形共通リードとを連結する引出しリードを設けている。
このような構成により、インナーリードはそれぞれのインナーリード群の外側端に配置された連結リードに一括して接続され、また各連結リードから枠形共通リードまでそれぞれ１本の引出しリードを設けるだけなので、インナーリードの長さを短くすることができると共に、連結リードと枠形共通リードの間には余裕部分が生じ、取付け孔や文字スペース等の位置は比較的自由に決めることができ、回路パターンの形状も簡単になる。また、取付け孔や文字スペース等の位置に関係なく全ての半導体装置用回路基板を同一回路パターンによって作製することが可能となる。
ここで、インナーリードは、前記連結リードの一方の側面に連結される第１のインナーリードと、前記連結リードの端部に接続される第２のインナーリードと、前記連結リードの端部付近を過ぎてから折り返して前記第１のインナーリードの反対側から前記連結リードの他方の側面に連結された第３のインナーリードの内の少なくとも一つを有するものでもよい。
この場合、連結リードは第１のインナーリードを接続することができる長さがあればよいので、第２、第３のインナーリードを接続するために必要な長さだけ連結リードの長さを更に短くすることが可能である。
また、連結リードは直線状に形成してもよい。
この場合、連結リードに連結するインナーリードを連結リードに直角になるように形成すればよいので、回路パターンの設計が容易となる。
【０００６】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１は、本発明の第１の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを示す平面図、図２は同半導体装置用回路パターンの一部を拡大して示した平面図、図３は本発明の第２の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンの一部を拡大して示した平面図である。
【０００７】
図１、図２に示すように、本発明の第１の実施の形態に係る半導体装置用回路基板の製造方法を用いて製造する半導体装置用回路基板１０は、ガラスエポキシ積層板の表面に導体を設けたプリント基板１１に複数の半導体装置用回路パターン２０を等間隔に設け、それぞれの半導体装置用回路パターン２０毎に分割して複数の半導体装置用回路基板１０を形成する。各半導体装置用回路パターン２０の形状は、中央部に四角形状の素子搭載部１２を設け、その周囲４辺の外側にはそれぞれ複数のインナーリード３０を配列し、１辺毎にインナーリード３０の集合体としてインナーリード群４０を形成し、クワッド形（４群形）の半導体装置用回路パターン２０を形成している。各インナーリード３０の内側端部には半導体素子の端子をワイヤーボンディングによって接続する素子接続部３１を設けている。各インナーリード群４０の外側には、直線状の連結リード５０を設けて、インナーリード群４０毎に複数のインナーリード３０を並列に配置し、各インナーリード３０の外側部を連結リード５０に接続している。また、プリント基板１１の外周に沿って設けた外周部６１と、隣り合う半導体装置用回路パターン２０の間に設けた隣接部６２とによって枠状に形成した枠形共通リード６０を設け、各連結リード５０と枠形共通リード６０をそれぞれ１本の引出しリード５１によって接続している。
したがって、枠形共通リード６０から引出しリード５１、連結リード５０及びインナーリード３０を介して素子接続部３１に電流を流し、素子接続部３１に金、ニッケル等の耐蝕性の強い金属の電解メッキを施すことを可能にしている。また、半導体装置用回路パターン２０には取付け孔１３と名称などを記載する文字スペース１４を設ける必要があるが、それぞれ連結リード５０と枠形共通リード６０の間の引出しリード５１に支障のない余裕部１５が形成されるので、取付け孔１３と名称などを記載する文字スペース１４はその余裕部１５の中に設けている。
なお、半導体装置用回路パターン２０の製作工程は、従来例の説明で概略述べた工程と略同じであるので、ここでは説明を省略する。
【０００８】
このようにして形成した半導体装置用回路パターン２０上の素子接続部３１を除く範囲にソルダーレジストを塗布して皮膜を形成し、枠形共通リード６０に通電することにより、露出した素子接続部３１の表面に金、ニッケル等の耐蝕性の強い金属を電解メッキして金属皮膜を形成する。
その後、図２に二点鎖線で示すように、連結リード５０の周囲を囲むスリット５２を入れて連結リード５０に連結された各インナーリード３０を切断して、連結リード５０と各インナーリード３０との電気的接続を切る。更に、必要に応じて各隣り合う半導体装置用回路パターン２０の間の枠形共通リード６０の隣接部６２に沿ってプリント基板１１を切断して複数の半導体装置用回路基板１０を得る。
【０００９】
このように、本実施の形態に係る半導体装置用回路基板１０を形成するための半導体装置用回路パターン２０は、隣り合う複数のインナーリード３０で構成されるインナーリード群４０の外側端が連結リード５０によって一括して接続されているので、各インナーリード３０の外側端部をプリント基板１１の外周付近まで伸ばす必要がなく、連結リード５０からプリント基板１１の外周端部に設けた枠形共通リード６０までの間に、取付け孔１３や文字スペース１４を設けることができる十分な余裕部１５を形成することができる。また、各連結リード５０から枠形共通リード６０までそれぞれ１本の引出しリード５１を設けるだけなので、引出しリード５１は取付け孔１３や文字スペース１４の位置に支障のない位置に設けることができる。
したがって、取付け孔１３や文字スペース１４に関係なく、プリント基板１１上の全ての半導体装置用回路基板１０を同一半導体装置用回路パターン２０によって量産することが可能となる。
また、インナーリード３０は連結リード５０の近くに集まっているので、連結リード５０の周囲にスリット５２を入れるだけで、全ての連結リード５０を切断することができる。したがって、従来のようにインナーリードの周囲の広い範囲にスリットを入れる必要がなく、スリットの長さが短くなり、金属の塵や樹脂の破片の発生を少なくすることが可能である。
【００１０】
図３に示すように、本発明の第２の実施の形態に係る半導体装置用回路基板の製造方法を用いて製造する半導体装置用回路基板７０は、前記第１の実施の形態の半導体装置用回路基板１０とは、インナーリード３０と連結リード５０を除いて略同様の構成を備えている。なお、同一の構成については同一名称同一符号を付し、詳細な説明は省略する。
即ち、半導体装置用回路基板７０を形成するための半導体装置用回路パターン７１は、素子搭載部１２の周囲４辺の外側にはそれぞれ複数のインナーリード８０を配列して、１辺毎にインナーリード８０の集合体としてインナーリード群８０Ａを形成している。なお、インナーリード８０の内側端部には素子接続部８１を設けている。各インナーリード群８０Ａの外側には、一つのインナーリード群８０Ａの長さ（複数のインナーリード３０が配列された方向の長さ）より短い連結リード９０を配置している。また、インナーリード群８０Ａの中には、インナーリード群８０Ａの中央部に設けられて連結リード９０の一方の側面９１に連結される第１のインナーリード８２と、インナーリード群８０Ａの両端部に設けられて連結リード９０の端部９２に接続する第２のインナーリード８３と、連結リード９０の端部９２付近を過ぎてから折り返して第１のインナーリード８２の反対側から連結リード９０の他方の側面９３に連結された第３のインナーリード８４とを有している。そして、連結リード９０の周囲を囲む二点鎖線で示したスリット９４を入れて連結リード９０に連結された各インナーリード８０（第１、第２、第３のインナーリード８２、８３、８４）を切断して、連結リード９０と各インナーリード８０との電気的接続を切り、更に、必要に応じて各隣り合う半導体装置用回路パターン７１の間の枠形共通リード６０に沿ってプリント基板１１を切断して複数の半導体装置用回路基板７０を得る。
このような構成により、連結リード９０は第１のインナーリード８２を接続することができる長さがあればよいので、第２、第３のインナーリード８３、８４を接続するために必要な長さだけ、前記第１の実施の形態の半導体装置用回路基板１０より連結リード９０の長さを更に短くすることが可能である。
なお、前記第１、第２の実施の形態に係る半導体装置用回路パターンでは、素子搭載部の４辺にそれぞれインナーリード群を設けたクワッド形について説明したが、素子搭載部の対向する２辺にそれぞれインナーリード群を設けたデュワル形（２群形）についても適用することが可能である。
【００１１】
【発明の効果】
請求項１記載の半導体装置用回路基板の製造方法においては、内側端に素子接続部を有するインナーリードを素子搭載部の周囲に２群又は４群に区分けして配列し、各群のインナーリードの外側に設けた枠形共通リードと、インナーリードの外側部を連結する連結リードと、それぞれの連結リードと枠形共通リードを連結する引出しリードとを設け、連結リードの周囲にスリットを入れてインナーリードと連結リードとの電気的接続を切るので、連結リードの周囲にスリットを入れるだけで、連結リードとインナーリードとの間及び枠形共通リードと連結リードとの間を切断することができる。したがって、スリットの切断長さが短くなり、金属の塵や樹脂の破片の発生を少なくし、半導体装置用回路基板の品質を安定させることが可能である。
【００１２】
請求項２〜４記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、素子搭載部の周囲に配列され、内側端に素子接続部を有し、２群又は４群に区分け配置されたインナーリードと、各群のインナーリードの外側にあって各インナーリードに連結される枠形共通リードとを備え、更に各群のインナーリードの外側部を連結する連結リードと、それぞれの連結リードと枠形共通リードとを連結する引出しリードを設けているので、各インナーリードはそれぞれのインナーリード群の外側端に配置された連結リードに一括して接続され、半導体装置用回路パターンが簡単となる。また、連結リードと枠形共通リードの間に生じた余裕部分に取付け孔や文字スペース等を比較的自由に配置できるので、取付け孔や文字スペース等の位置に関係なく全ての半導体装置用回路基板を同一半導体装置用回路パターンによって作製することが可能となり、量産効果によりコスト低減が可能となる。
特に請求項３記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、インナーリードは、連結リードの一方の側面に連結される第１のインナーリードと、連結リードの端部に接続する第２のインナーリードと、連結リードの端部付近を過ぎてから折り返して第１のインナーリードの反対側から連結リードの他方の側面に連結された第３のインナーリードの内の少なくとも一つを有しているので、連結リードは第１のインナーリードを接続することができる長さがあればよい。したがって、第２、第３のインナーリードを接続するために必要な長さだけ連結リードの長さを更に短くすることが可能で、そのためスリットの長さが短くなり、金属の塵や樹脂の破片の発生を抑制し、品質の安定した半導体装置用回路パターンを提供できる。
請求項４記載の半導体装置用回路パターンを備えた半導体装置用回路基板においては、連結リードは直線状に形成しているので、連結リードに連結するインナーリードを連結リードに直角になるように形成することができ、半導体装置用回路パターンの設計が容易となると共に加工工数の低減が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンを示す平面図である。
【図２】同半導体装置用回路パターンの一部を拡大して示した平面図である。
【図３】本発明の第２の実施の形態に係る半導体装置用回路基板の製造方法に使用する半導体装置用回路パターンの一部を拡大して示した平面図である。
【図４】従来例の回路パターンを示す平面図である。
【符号の説明】
１０：半導体装置用回路基板、１１：プリント基板、１２：素子搭載部、１３：取付け孔、１４：文字スペース、１５：余裕部、２０：半導体装置用回路パターン、３０：インナーリード、３１：素子接続部、４０：インナーリード群、５０：連結リード、５１：引出しリード、５２：スリット、６０：枠形共通リード、６１：外周部、６２：隣接部、７０：半導体装置用回路基板、７１：半導体装置用回路パターン、８０：インナーリード、８０Ａ：インナーリード群、８１：素子接続部、８２：第１のインナーリード、８３：第２のインナーリード、８４：第３のインナーリード、９０：連結リード、９１：側面、９２：端部、９３：側面、９４：スリット
【図１】
0003573989.tif 000002
【図２】
0003573989.tif 000003
【図３】
0003573989.tif 000004
【図４】
0003573989.tif 000005