(57)【特許請求の範囲】
【請求項１】
少なくとも一つの拡散層を具える半導体ウェファの局在準位測定装置であって、
前記半導体ウェファに空乏層を形成する手段と、
前記拡散層に接続する反転層を形成する手段と、
その反転層に流れる電流を測定する手段と、
前記空乏層を形成する手段に対して前記半導体ウェファを相対移動させる手段とを具え、
前記空乏層を形成する手段が、
前記半導体ウェファの表面から所定の間隔を以って配置され、前記半導体ウェファの表面に前記電圧を印加する電極を有することを特徴とする半導体ウェファの局在準位測定装置。
【請求項２】
前記反転層を形成する手段が、
前記半導体ウェファの裏面に取り付けられ、前記半導体ウェファの裏面に所定の電圧を印加する電極を有することを特徴とする請求項１記載の半導体ウェファの局在準位測定装置。
【請求項３】
前記反転層を形成する手段が、
前記半導体ウェファの表面から所定の間隔を以って配置され、前記半導体ウェファの表面に前記電圧を印加する電極を有することを特徴とする請求項１記載の半導体ウェファの局在準位測定装置。
【請求項４】
少なくとも一つの拡散層を具える半導体ウェファの局在準位測定方法であって、
前記半導体ウェファに空乏層を形成するステップと、
前記拡散層に接続する反転層を形成するステップと、
その反転層に流れる電流を測定するステップと、
前記反転層に流れる電流を測定した後、前記空乏層を形成する手段に対して前記半導体ウェファを相対移動させるステップとを具え、
前記半導体ウェファの表面から所定の間隔を以って電極を配置し、その電極から前記半導体ウェファの表面に前記電圧を印加することによって、前記空乏層を形成することを特徴とする半導体ウェファの局在準位測定方法。
【請求項５】
前記半導体ウェファの裏面に電極を取り付け、その電極から前記半導体ウェファの裏面に所定の電圧を印加することによって、前記反転層を形成することを特徴とする請求項４記載の半導体ウェファの局在準位測定方法。
【請求項６】
前記半導体ウェファの表面から所定の間隔を以って電極を配置し、その電極から前記半導体ウェファの表面に前記電圧を印加することによって、前記反転層を形成することを特徴とする請求項４記載の半導体ウェファの局在準位測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコンウェファやＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）のような半導体ウェファの局在準位測定装置及び方法に関するものである。
【０００２】
【従来の技術】
半導体ウェファの局在準位、例えば、界面トラップ、バルクトラップを測定する技術として、図１に示すようなＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード構造を利用する技術や、図２に示すようなＭＯＳトランジスタ構造を利用する技術が用いられている。
【０００３】
ＭＯＳダイオード構造を利用する場合、半導体ウェファ１上に形成した酸化膜２にゲート電極３を直接接触させ、空乏層４の空乏層容量Ｃｓを含む全容量Ｃに対してＣ−Ｖ（容量−電圧）特性又はＣ−ｔ（容量−時間）特性を測定する、すなわち、ゲート電圧の変化に基づく空乏層４の容量変化又は過渡容量を測定することによって、半導体ウェファ１の局在準位が測定される。
【０００４】
ＭＯＳダイオード構造を利用して局在準位を高い精度で測定する方法としては、Ｃ−ｔ（容量−時間）特性の過渡容量を測定する方法が最適である。従来から用いられている過渡容量の測定方法として、ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）やＩＣＴＳ（Ｉｓｏｔｈｅｒｍａｌ  Ｃａｐａｃｉｔａｎｃｅ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）がある。これらＤＬＴＳ及びＩＣＴＳは、測定原理が同一であるが測定方法が互いに相違する。すなわち、ＤＬＴＳでは、試料としての半導体ウェファ１の温度を比較的低い温度から室温程度まで上昇させて、過渡容量の測定を行い、それに対して、ＩＣＴＳでは、半導体ウェファ１の温度を一定に保持した状態で過渡容量の測定を行い、信号としては電気容量の二乗の時間微分に時間を乗じたものが使用される。なお、ＤＬＴＳ及びＩＣＴＳについては、大串秀世によって電子技術総合研究所研究報告第８６７号ｐ１−４３に詳細に記載されている。
【０００５】
一方、ＭＯＳトランジスタ構造を利用する場合、ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．  ＥＤ−１６，  Ｎｏ．３，  １９６９，  ｐｐ．２９７−ｐｐ．３０２で詳しく説明されているチャージポンピング法を用いて半導体ウェファ５を流れる電流を測定することによって、局在準位を測定している。チャージポンピング法では、酸化膜６に直接接触させたゲート電極７に高周波パルス電圧を印加し、酸化膜６の真下の空乏層８に存在する局在準位において電子及びホールを再結合させ、発生する電流を拡散層９ａ，９ｂとアース１０間で測定している。
【０００６】
【発明が解決しようとする課題】
従来のＭＯＳダイオード構造を利用して測定する場合、測定される特性としての局在準位は、空乏層４の平均的なものとなるが、空乏層４の深さは通常数μｍであり、したがって、深さ数μｍに亘る平均的な局在準位が得られる。しかしながら、最近の微細なデバイスは、空乏層４よりも著しく浅く、例えば、半導体ウェファ１の表面から０．１−０．３μｍの範囲内で製造される。その結果、微細なデバイスを形成すべき領域、すなわち、半導体ウェファ１の表面の極浅い領域の局在準位を正確に測定することができない。
【０００７】
一方、従来のＭＯＳトランジスタ構造を利用して測定する場合、ＭＯＳトランジスタ構造を形成する際に半導体ウェファ５の表面の特性が変化して、局在準位を正確に測定することができなくなるおそれがある。また、測定個所に対してＭＯＳトランジスタ構造をそれぞれ形成する必要があり、局在準位の測定のプロセスが多くなるという不都合がある。
【０００８】
本発明の目的は、半導体ウェファ表面の所望の領域の局在準位を正確に測定することができる半導体ウェファの局在準位測定装置及び方法を提供することである。
【０００９】
本発明の他の目的は、半導体ウェファ表面の任意の位置における所望の領域の局在準位を比較的少ないプロセスで測定することができる半導体ウェファの局在準位測定装置及び方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明による半導体ウェファの局在準位測定装置は、
少なくとも一つの拡散層を具える半導体ウェファの局在準位測定装置であって、
前記半導体ウェファに空乏層を形成する手段と、
前記拡散層に接続する反転層を形成する手段と、
その反転層に流れる電流を測定する手段と、
前記空乏層を形成する手段に対して前記半導体ウェファを相対移動させる手段とを具え、
前記空乏層を形成する手段が、前記半導体ウェファの表面から所定の間隔を以って配置され、前記半導体ウェファの表面に前記電圧を印加する電極を有することを特徴とするものである。
【００１１】
本発明によれば、拡散層に接続する反転層に流れる電流を測定する。このように反転層を流れる電流を測定することによって、半導体ウェファ表面の所望の領域の局在準位を正確に測定することができる。なお、反転層は、例えば、拡散層と空乏層との間の半導体ウェファの表面において拡散層及び空乏層に比べて著しく浅い領域に形成される。
【００１２】
また、空乏層を形成する手段に対して半導体ウェファを相対移動させる手段を更に具え、空乏層を形成する手段が、半導体ウェファの表面から所定の間隔を以って配置され、半導体ウェファの表面に前記電圧を印加する電極を有する結果、測定個所にそれぞれＭＯＳトランジスタ構造を形成する必要がなくなり、半導体ウェファ表面の所望の領域の局在準位を、比較的少ないプロセスで測定することができる。
【００１３】
例えば、前記反転層を形成する手段が、前記半導体ウェファの裏面に取り付けられ、前記半導体ウェファの裏面に所定の電圧を印加する電極を有し、又は前記半導体ウェファの表面から所定の間隔を以って配置され、前記半導体ウェファの表面に前記電圧を印加する電極を有する。
【００１４】
本発明による半導体ウェファの局在準位測定方法は、
少なくとも一つの拡散層を具える半導体ウェファの局在準位測定方法であって、
前記半導体ウェファに空乏層を形成するステップと、
前記拡散層に接続する反転層を形成するステップと、
その反転層に流れる電流を測定するステップと、
前記反転層に流れる電流を測定した後、前記空乏層を形成する手段に対して前記半導体ウェファを相対移動させるステップと具え、
前記半導体ウェファの表面から所定の間隔を以って電極を配置し、その電極から前記半導体ウェファの表面に前記電圧を印加することによって、前記空乏層を形成することを特徴とするものである。
【００１５】
本発明によれば、半導体ウェファ表面の所望の領域の局在準位を正確に測定することができる。
【００１６】
また、反転層に流れる電流を測定した後、空乏層を形成する手段に対して半導体ウェファを相対移動させるステップを具え、半導体ウェファの表面から所定の間隔を以って電極を配置し、その電極から前記半導体ウェファの表面に電圧を印加することによって、空乏層を形成する結果、半導体ウェファ表面の所望の領域の局在準位を、比較的少ないプロセスで測定することができる。
【００１７】
例えば、前記半導体ウェファの裏面に電極を取り付け、その電極から前記半導体ウェファの裏面に所定の電圧を印加することによって、前記反転層を形成し、又は前記半導体ウェファの表面から所定の間隔を以って電極を配置し、その電極から前記半導体ウェファの表面に前記電圧を印加することによって、前記反転層を形成する。
【００１８】
【発明の実施の形態】
本発明による半導体ウェファの局在準位測定装置及び方法の実施の形態を、図面を参照して詳細に説明する。
図３は、本発明による半導体ウェファの局在準位測定装置を示す図である。この装置は、試料１１を載せ置く台１２と、台１２を包囲する外枠１３と、外枠１３を設置する除振台１４とを具える。
【００１９】
外枠１３は、図４に示すような断面構造を有する構造の電極１５と、電極１５を取り付けた電極支持部１６と、電極支持部１６を固定した固定部１７とを有する。電極１５は、試料１１の表面に対する対向電極として機能する導電性膜１５ａと、導電性膜１５ａが一方の面に付着したガラス板１５ｂとを有する。なお、ガラス板１５ｂは、ほぼ中央に孔１５ｃを有する。
【００２０】
台１２は、マイクロメータ１８の操作によって上下方向に移動し、試料１１と電極１５との間の間隔が数μｍになるまで台１２を移動させる。台１２の下には、ピエゾ式微量駆動機構１２ａ，１２ｂ，１２ｃが設置され、これらピエゾ式微量駆動機構１２ａ，１２ｂ，１２ｃの位置は、コントローラ１９によって操作され、その位置における試料１１と電極１５との間の距離に基づく電気容量を、キャパシタンスメータのような測定部２０によって測定して、試料１１と電極１５とが平行になるようにするとともに、これらの間の距離を、例えば０．１−２０μｍの間の予め決定した間隔に固定する。なお、この状態は、除振台１４によって安定化させる。
【００２１】
試料１１は、微小電流測定部２１とコンピュータのような自動計測及びデータ処理部２２とによってチャージポンピング測定され、その結果、試料１１の界面トラップや、重金属不純物などに起因するバルクトラップのような局在準位が測定される。
【００２２】
図５は、本発明による局在準位測定方法の第１の実施の形態を説明するための図である。この場合、試料として、シリコン基板３１ａ、埋め込み酸化膜３１ｂ及びシリコン層３１ｃを有するＳＯＩ３１を使用する。シリコン層３１ｃは、不純物拡散層３１ｄを有し、不純物拡散層３１ｄには電極３１ｅが接触している。
【００２３】
シリコン基板３１ａの表面には電極３２が取り付けられ、それに印加される電圧を操作することによって、反転層３３が形成される。また、シリコン層３１ｃの表面と所定の間隔を以って電極３４を配置し、この電極３４に高周波パルス電圧を印加することによって、空乏層３５が形成される。さらに、シリコン層３１ｃに接触した電極３６を、電極３４から所定の距離を以って配置する。
【００２４】
本実施の形態の動作を説明する。電極３２，３４によって反転層３３及び空乏層３５を形成した状態において、空乏層３５の領域に存在する局在準位における電荷の再結合によって生じる電流は、電極３６と電極３１ｅとの間の反転層３３を流れる。この電流を微小電流測定部２１（図３）を用いて測定することによって、電極３４の真下の空乏層３５の領域に存在するバルクトラップのような局在準位を測定する。
【００２５】
本実施の形態によれば、シリコン層３１ｃの表面の所望の領域の局在準位を正確に測定することができる。
【００２６】
図６は、本発明による局在準位測定方法の第２の実施の形態を説明するための図である。本実施の形態では、試料として、シリコン基板４１ａ、埋め込み酸化膜４１ｂ及びシリコン層４１ｃを有するＳＯＩ４１に熱酸化膜４２を形成したものを使用し、シリコン層４１ｃ及び熱酸化膜４２の厚さをそれぞれ、例えば１．５μｍ及び３００ｎｍとする。この場合、熱酸化膜４２とシリコン層４１ｃとの界面に存在する界面トラップが測定される。
【００２７】
図７は、半導体ウェファの局在準位測定によって得られた界面トラップの測定データを示す図である。この場合、半導体ウェファとして図６に示すものを使用した。図７において、界面トラップにおける電荷の再結合によって流れる電流Ｉｃｐを縦軸にとり、空乏層を形成するための電極に印加されるパルス電圧Ｖｐｂを横軸にとる。また、反転層を形成するための電極に印加される電圧が−９Ｖの場合の結果（本発明）を△で示すとともに、印加される電圧が０Ｖの場合の結果（従来）を○で示す。
【００２８】
図からわかるように、印加される電圧が−９Ｖの場合には、反転層が形成されて、電極の真下に存在する界面トラップの測定が行われているが、印加される電圧が０Ｖの場合には、反転層が形成されず、その結果、正常なチャージポンピング電流が測定できていない。チャージポンピング法では、再結合に起因して発生した電流の値がパルス電圧に対して一定値を示すとき、電流Ｉｃｐの値が界面トラップの密度を示すが、試料としてＳＯＩを用いた場合、測定された電流値から界面トラップ密度を見積もって、ほぼ１×１０１１ｃｍ−２ｅＶ−１と測定できる。
【００２９】
図８は、本発明による半導体ウェファの他の局在準位測定装置を示す図である。図８において、図３と異なる部分のみ示す。すなわち、この装置は、マイクロメータ５１によって構成した上下方向駆動部に接続した台５２に載せ置いた試料５３に対して、電極支持部５４に取り付けた電極５５をＸ−Ｙ方向に移動させることができるスキャニング機構５６を具える。
【００３０】
このようなスキャニング機構５６によって、試料５３の測定位置をその表面に平行な面内で変化させることができ、その結果、界面トラップやバルクトラップのような局在準位密度の試料５３の面内の分布を測定することができる。
【００３１】
図９は、本発明による局在準位測定方法の第３の実施の形態を説明するための図である。本実施の形態では、試料として、シリコン、ガリウム砒素等の半導体材料で構成した半導体ウェファ６１を使用し、拡散層６２に接触した電極６３と、空乏層６４を形成するために半導体ウェファ６１の表面から所定の間隔を以って配置した電極６５と、反転層６６を形成するために半導体ウェファ６１の表面から所定の間隔を以って配置した電極６７とを有する。
【００３２】
これら電極６５，６７を、図８のスキャニング機構５６によって半導体ウェファ６１の表面に平行な面内で移動可能とした。これによって、ＭＯＳトランジスタを個別に構成することなく半導体ウェファ６１の表面の任意の位置でチャージポンピング法による局在準位の測定ができるようになる。
【００３３】
図１０は、本発明による局在準位測定方法の第４の実施の形態を説明するための図である。本実施の形態では、試料として、シリコン基板７１ａ、埋め込み酸化膜７１ｂ及びシリコン層７１ｃを有するＳＯＩ７１を使用し、拡散層７２に接触した電極７３と、空乏層７４を形成するためにＳＯＩ７１の表面から所定の間隔を以って配置した電極７５と、反転層７６を形成するためにＳＯＩ７１の表面から所定の間隔を以って配置した電極７７と、シリコン層７１ｃに接触した電極７８とを有する。
【００３４】
本実施の形態でも、ＭＯＳトランジスタを個別に構成することなくＳＯＩ７１の表面の任意の位置でチャージポンピング法による局在準位の測定ができるようになる。
【００３５】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
【図面の簡単な説明】
【図１】従来の半導体ウェファの局在準位測定装置及び方法を説明するための図である。
【図２】従来の他の半導体ウェファの局在準位測定装置及び方法を説明するための図である。
【図３】本発明による半導体ウェファの局在準位測定装置を示す図である。
【図４】図３の半導体ウェファの局在準位測定装置の一部を示す図である。
【図５】本発明による局在準位測定方法の第１の実施の形態を説明するための図である。
【図６】本発明による局在準位測定方法の第２の実施の形態を説明するための図である。
【図７】本発明による半導体ウェファの局在準位測定方法によって得られた界面トラップの測定データを示す図である。
【図８】本発明による半導体ウェファの他の局在準位測定装置を示す図である。
【図９】本発明による局在準位測定方法の第３の実施の形態を説明するための図である。
【図１０】本発明による局在準位測定方法の第４の実施の形態を説明するための図である。
【符号の説明】
１，５，６１  半導体ウェファ
２，６  酸化膜
３，７  ゲート電極
４，８，３５，６４，７４  空乏層
９ａ，９ｂ，３１ｄ，６２，７２  拡散層
１０  アース
１１，５３  試料
１２，５２  台
１２ａ，１２ｂ，１２ｃ  ピエゾ式微量駆動機構
１３  外枠
１４  除振台
１５，３１ｅ，３２，３４，５５，６３，６５，６７，７３，７５，７７，７８  電極
１５ａ  導電性膜
１５ｂ  ガラス板
１５ｃ  孔
１６，５４  電極支持部
１７  固定部
１８，５１  マイクロメータ
１９  コントローラ
２０  測定部
２１  微小電流測定部
２２  自動計測及びデータ処理部
３１，４１，７１  ＳＯＩ
３１ａ，４１ａ，７１ａ  シリコン基板
３１ｂ，４１ｂ，７１ｂ  埋め込み酸化膜
３１ｃ，４１ｃ，７１ｃ  シリコン層
３３，６６，７６  反転層
４２  熱酸化膜
５６  スキャニング機構
【図１】
0003566648.tif 000002
【図２】
0003566648.tif 000003
【図３】
0003566648.tif 000004
【図４】
0003566648.tif 000005
【図５】
0003566648.tif 000006
【図６】
0003566648.tif 000007
【図７】
0003566648.tif 000008
【図８】
0003566648.tif 000009
【図９】
0003566648.tif 000010
【図１０】
0003566648.tif 000011