(57)【特許請求の範囲】
【請求項１】
多層構造（２００）を製造する方法であって、
各層がフルオロポリマー複合体基板を備えた複数の層（１−１０）であって、複数の層のうちの少なくとも一の層はアクティブ半導体素子（１５９２）を埋め込むためのキャビティを構成する切り抜きを有するところの複数の層（１−１０）を製造する段階と；
前記の複数の層の少なくとも一つのサブセットを溶融接着する段階であって、溶融接着時の前記の複数の層の位置合わせは複数のピンを用いて固定して行う段階と；
前記の複数の層の前記の少なくとも一つのサブセット上に少なくとも一つのアクティブ半導体素子（１５９２）を取付ける段階と；
前記の複数の層の少なくとも一層を前記の複数の層の前記サブセットに接着する段階と、を備えた多層構造（２００）の製造方法。
【請求項２】
前記フルオロポリマー複合物基板が2.9から10.2の比誘電率値を有する請求項１に記載の多層構造（２００）の製造方法。
【請求項３】
前記フルオロポリマー複合物基板がマイクロ波信号に対して0.0013から0.0024の誘電正接を有する請求項１に記載の多層構造（２００）の製造方法。
【請求項４】
前記の複数の層のうちの少なくとも二層はメッキされたビアホール（１００５）によって接続されている請求項１に記載の多層構造（２００）の製造方法。
【請求項５】
接着膜（１５０）を用いて、前記の複数の層のうちの少なくとも一層を前記の複数の層の前記の少なくともサブセットに接続する請求項１に記載の多層構造（２００）の製造方法。
【請求項６】
多層構造のアレイが幅少なくとも22.9cmでかつ長さ少なくとも30.5cmであって、前記多層構造を前記多層構造アレイから取り外す段階をさらに備えた請求項１に記載の多層構造の製造方法。
【請求項７】
前記多層構造アレイが幅少なくとも45.7cmでかつ長さ少なくとも61.0cmである請求項６に記載の多層構造の製造方法。
【請求項８】
少なくとも一つの埋め込まれたアクティブ半導体素子を有する一様誘電サブアセンブリの製造方法であって、
フルオロポリマー複合物基板を備えた複数の層を製造する段階と；
前記の複数の層の少なくとも一つに切り抜きを形成する段階と；
前記の切り抜きを形成した後、前記の複数の層の少なくとも一層を前記の複数の層の少なくとも他の一層に溶融接着する段階であって、溶融接着時の前記の複数の層の位置合わせは複数のピンを用いて固定して行う段階と；
前記の溶融接着の後に、前記の少なくとも一つのアクティブ半導体素子を前記金属化部に付着して、少なくとも一つの埋め込まれたアクティブ半導体素子を有する前記一様誘電サブアセンブリを形成する段階と、を備えた一様誘電サブアセンブリの製造方法。
【請求項９】
請求項８に記載の一様誘電サブアセンブリの製造方法を備え、かつ前記の少なくとも一つのアクティブ半導体素子を保護するために、前記の少なくとも一つの埋め込まれたアクティブ半導体素子を被覆する段階を備えた多層構造製造方法。
【請求項１０】
前記の少なくとも一つの埋め込まれたアクティブ半導体素子を被覆する段階が、少なくとも一つの被覆層を前記一様誘電サブアセンブリに結合することを含んでいる請求項９に記載の多層構造製造方法。
【請求項１１】
前記の少なくとも一つの被覆層を前記一様誘電サブアセンブリに結合することが、膜を結合することを利用する請求項１０に記載の多層構造製造方法。
【請求項１２】
フルオロポリマー複合物基板材料を穴あけして前記切り抜きへの経路を形成する段階を含んでおり、前記切り抜きが前記の穴あけの前にフルオロポリマー複合物基板材料によって完全に包まれている請求項８に記載の一様誘電サブアセンブリの製造方法。
【請求項１３】
前記の複数の層の少なくとも二つがメッキされたビアホールによって結合している請求項８に記載の一様誘電サブアセンブリの製造方法。
【請求項１４】
請求項１２に記載の一様誘電サブアセンブリの製造方法を備え、かつ、前記の少なくとも一つのアクティブ半導体素子を保護するために、前記の少なくとも一つのアクティブ半導体素子を被覆する段階を備えた多層構造の製造方法。
【請求項１５】
前記の前記の少なくとも一つのアクティブ半導体素子を被覆する段階が、前記の少なくとも一つの被覆層を前記一様誘電サブアセンブリに結合することを含む請求項１４に記載の多層構造の製造方法。
【請求項１６】
前記の少なくとも一つの被覆層を前記一様誘電サブアセンブリに結合することが、接着膜を用いる請求項１５に記載の多層構造の製造方法。
【請求項１７】
前記の複数の層の少なくとも二層をメッキされたビアホールによって結合されている請求項１２に記載の一様誘電サブアセンブリの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層集積回路、マイクロ波、及び多機能モジュールに関するものである。さらに詳細には、本発明は、溶融接着（ｆｕｓｉｏｎ ｂｏｎｄｉｎｇ）法を利用することによって、多層構造に接着されたフルオロポリマー複合物（ｃｏｍｐｏｓｉｔｅ）内に、アクティブ半導体素子を含む半導体素子を埋め込んでこのような回路及びモジュールの新しい製造方法を開示する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
数１０年にわたって、無線通信システムは、より小さいサイズによるパフォーマンスの向上、より高周波でかつそれに伴うバンド幅の増加した状態での作動、所定のパワー出力に対するより低パワーの消費、ロバストネス等を伴って、益々技術的に進歩している。より優れた通信システムへ向けたトレンドとして、これらのシステムのメーカーはより大きな需要を有している。
【０００３】
今日、衛星、軍事、及び他のカッティングエッジデジタル通信システムの需要はマイクロ波技術に関係している。これらの応用では、コンパクトでかつ軽量の回路及びシステムの表面実装とする必要がある。マイクロ波信号処理の需要では、組み合わせるアセンブリ間の熱膨張性が合う材料、及び信頼性の改良を可能にするはんだ接合を慎重に選択することも必要である。一方、サイズ及び製造性のような要素は、エンジニアリングコストを下げるため、及び製造設計サイクル時間を短くするため、より高い集積レベル及び分離した要素の減少が必要である。
【０００４】
マイクロ波回路は構築用に使用する材料を分類してもよい。例えば、普及している技術には、低温度共焼成セラミック（ＬＴＣＣ）、セラミック／ポリアミド（ＣＰ）、エポキシファイバーガラス（ＦＲ４）、フルオロポリマー複合物（ＰＴＦＥ）、及び混合誘電体（ＭＤＫ、ＦＲ４とＰＴＦＥとの組合せ）を含む。各技術はその強さを有し、上記に記載の一あるいは二以上の課題を提出するが、現在の技術はそれらの課題を全て提出するわけではない。
【０００５】
例えば、ＦＲ４，ＰＦＴＥ、あるいはＭＤＫ技術を使用する多層プリント回路基板は、導電性ポリマーのはんだ接合によって表面に実装する要素に信号を送るためにしばしば使用する。これらの回路では、レジスタはスクリーン印刷あるいはエッチングすることができ、また埋め込んでも（はめ込んでも）よい。これらの技術によって、一体型マイクロ波集積回路（ＭＭＩＣｓ）を載置し、かつマザーボード上に実装することができる多機能モジュール（ＭＣＭ）を製造することができる。
【０００６】
ＦＲ４は低コストで機械加工も容易だが、高正接及び材料誘電率と温度の間の高い相関関係のため、マイクロ波周波数には通常適していない。アセンブリにミスマッチを引き起こす熱膨張（ＣＴＥ）係数の差を有する傾向もある。ＦＲ４基板の最近の発展は電子的性質を改善してはいるが、層を接着するのに使用する熱硬化性膜は層間のビアホール接続のタイプを制限するかもしれない。
【０００７】
ＰＦＴＥは、ほとんどのマイクロ波応用にとってはＦＲ４より優れた技術である。ガラス及びセラミックを有する複合物はしばしば非常に大きな熱安定性を有する。さらに、複雑なマイクロ波回路はＰＦＴＥ技術を用いて組立製造することができ、溶融接着の適用によって均一な多層アセンブリを形成することができる。しかしながら、この技術を用いる現在の方法は、装置をこれらの多機能モジュールの表面にさらすものである。さらに、設計サイクル時間は長く、大きなコストがかかる。
【０００８】
他の普及している方法は、ＭＭＩＣｓを含むセラミック底部層上にポリアミド誘電体の非常に薄い層を形成すること及び金被覆することを含むＣＰである。この技術は、ＦＲ４、ＰＴＦＥ、あるいはＭＤＫより小さく、かつ高マイクロ波周波数で非常によく働く回路を製造する。半導体はポリアミド層で被覆してもよい。しかしながら、ＰＦＴＥ技術を用いると、設計サイクルは通常比較的長くかつ高コストである。さらに、ＣＴＥ差はしばしばいくつかの合体アセンブリとのミスマッチの原因となる。
【０００９】
最後に、セラミック層と金被覆とを組み合わせることによって多層構造を形成するＬＴＣＣ技術もまた、高マイクロ波周波数でよく働く。さらに、装置を囲繞するためのキャビティを容易に形成することができ、セラミック層で被覆することができる。しかしながら、ＣＰ技術を用いると、設計サイクルは通常比較的長く高コストであり、ＣＴＥ差はしばしばいくつかの合体アセンブリとのミスマッチの原因となる。
【００１０】
【課題を解決するための手段】
本発明は、多層集積回路及びマイクロ波多機能モジュールとを、溶融接着工程を用いることによって多層構造として一緒に接着するフルオロポリマー複合物基板を用いることによって製造する方法に関係している。複合物基板材料は、ポリガラスファイバーとセラミックとによって充填されたポリテトラフルオロエチレン（ＰＦＴＥ）を備えている。半導体素子のためのスペースを作るために、切欠きを個々の基板層内に形成する。ポリマー接着膜層を、構造内に埋め込まれた半導体素子を被覆するための付加する基板層を接着するために用いてもよい。好ましくは、例えば、円形、溝、及び／又は楕円形のような様々な形状を有してもよいビアホールが層の回路を接続するのに用いられる。
【００１１】
本発明の目的は、高ボリューム製造及び低ボリューム製造に適した低コスト製造方法を提供することである。
【００１２】
本発明の他の目的は、マイクロ波信号に対して低誘電正接を有するフルオロポリマー複合基板材料を用いて、アクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１３】
本発明の他の目的は、アクティブ半導体素子を含む埋込型半導体素子であって、一あるいは二以上の被覆膜で保護された埋込型半導体素子を有する多機能モジュールを提供することである。
【００１４】
本発明の他の目的は、できるだけ大きな範囲の誘電率の値を有するフルオロポリマー複合基板材料を用いて、アクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１５】
本発明の他の目的は、銅及びアルミニウムのＣＴＥ値に実質的に合う小さなＣＴＥ値を有するフルオロポリマー複合基板材料を用いて、アクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１６】
本発明の他の目的は、接着領域における等しくないＣＴＥによる最小の応力を有するアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１７】
本発明の他の目的は、パフォーマンスの信頼性が改善されためっきビアホールを接着領域を貫いて装備したアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１８】
本発明の他の目的は、回路パターンとレジスタとの間の接続が連続であって、はんだ接点より実質的に信頼性の高い内部接続を提供するアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００１９】
本発明の他の目的は、内部接続経路長が減少されているために受動要素（ｐａｓｓｉｖｅ ｃｏｍｐｏｎｅｎｔ）に対してより低い挿入損失を与えるアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュールを提供することである。
【００２０】
本発明の他の目的は、層を接着し、かつ、特定の層内に形成されたキャビティ内に埋め込まれたアクティブ半導体素子を含む半導体素子を保護するためにポリマー膜接着を用いて多機能モジュールを提供することである。
【００２１】
本発明の他の目的は、小さな輪郭を有するアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュール構造を提供することである。
【００２２】
本発明の他の目的は、低いプロファイルを有するアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュール構造を提供することである。
【００２３】
本発明の他の目的は、軽量のアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュール構造を提供することである。
【００２４】
本発明の他の目的は、マイクロストリップあるいはコプレナー型（ｃｏｐｌａｎｅｒ）の導波管に整合する表面実装フォーマットを有するアクティブ半導体素子を含む埋込型半導体素子を有する多機能モジュール構造を提供することである。
【００２５】
本発明の他の目的は、適用特定集積回路を形成する調整可能多層設計アプローチであるモジュール構造設計の基準法（ｐｌａｔｆｏｒｍ ｍｅｔｈｏｄ）を提供することである。
【００２６】
本発明の他の目的は、モジュール構造設計の他の方法より短時間の製造設計サイクル時間にできるモジュール構造設計の基準法を提供することである。
【００２７】
本発明の他の目的は、マイクロ波周波数での電気的パフォーマンスを改善する一様誘電媒体を製造する、アクティブ半導体素子を含む埋込型半導体素子を有する基板層の溶融工程を提供することである。
【００２８】
【発明の実施の形態】
以下の図面のいくつかは、基板層上での銅エッチング及びホールを含む回路パターンを示している。ホールのような構造をわかりやすくするために拡大しているが、これらの図は、本発明の好適な実施形態に対する様々な構造の形状及び相対位置に関しては正確に描かれている。
【００２９】
Ｉ．  基板層
ここに記載の多層構造は基板層のスタックを備えている。基板“層”は一及び両側上の回路を含む基板として定義している。層はその中に含むダイオードのような半導体素子を有してもよい。
【００３０】
基板構造のスタックは接着して多層構造を形成している。多層構造は数層あるいは多くの層を有してもよい。下に記載の好適な実施形態では、１０層多層構造を開示している。
【００３１】
好適な実施形態では、基板は約０．１３ｍｍから０．７６ｍｍの厚さであり、ポリテトラフルオロエチレン（ＰＴＦＥ）、ガラス、及びセラミックの複合物である。しばしば、もっとはるかに厚めの基板も可能であるが、多くの応用では望ましくない物理的に大きめの回路になってしまう。ガラスやセラミックが誘電定数を変えるため及び安定性を付与するために加えられる際に、ＰＴＦＥが溶融接着に対して好適な材料であることは当業者には周知である。代替材料は購入可能かも知れない。厚めの基板も可能であるが、多くの応用では望ましくない物理的に大きめの回路になってしまう。基板複合物材料は約７ｐｐｍ℃から約２７ｐｐｍ℃程度の銅のＣＴＥに近いＣＴＥを有することが好ましい。基板複合物材料はマイクロ波信号に対して約０．００１３から約０．００２４の誘電正接を有することが好ましい。
【００３２】
これらの層は約１から約１００程度の広い誘電係数を有していてもよいが、現在の基板は望ましい性質は約２．９から約１０．２の典型的な誘電定数のものが購入可能である。
【００３３】
ＩＩ．  溶融接着プロセス
ＰＴＦＥ複合物基板を接着する好適な方法は溶融接着である。溶融接着プロセスはマイクロ波周波数で優れた電気的パフォーマンスを有する均一構造を示す。例えば、溶融接着は接着領域でのＣＴＥ差による応力を実質的に低下させ、接着領域を貫くめっきされたビアホールの信頼性を改善する。
【００３４】
溶融接着は通常圧力釜あるいは水圧プレスにおいて、好適には機械的に、平衡で、あるいはその両方の組合せで所定量の圧力を同時に付与して、ＰＴＦＥ複合物融点を過ぎて基板層を加熱することによって行われる。層の位置合わせは、ＰＴＦＥ樹脂が状態を粘性の高い液体に変えかつ近接層が圧力下で溶融するときに流れを安定にするために、好適には３個から８個であるがそれ以上でも可能な複数のピンを用いて、精度器具（ｐｒｅｃｉｓｉｏｎ ｆｉｘｔｕｒｅ）によって固定する。ピンの配置は、接着されるスタックの適用及びサイズに依存して、三角あるいは矩形であることが望ましい。ピン自体は円形か、正方形か、矩形か、楕円形か、ダイアモンド形状かであることが好ましいが、他の実施形態の他の形状でもよい。
【００３５】
接着圧力は通常約１００ＰＳＩから約１０００ＰＳＩまで変化し、接着温度は通常約３５０℃から４５０℃まで変化する。例えば、プロファイルの例としては、２００ＰＳＩで、室温から２４０℃まで４０分間で昇温、３７５℃まで４５分間で昇温、３７５℃で１５分間休止、そして３５℃まで９０分間で降温するものである。
【００３６】
ＩＩＩ．  スロット、キャビティ及びホールの形成
層及び複数の層からなるサブアセンブリは、通常２２．９ｃｍ×３０．５ｃｍ、あるいは４５．７ｃｍ×６１．０ｃｍの大きめの基板パネル上にアレイをなして作られる。基板パネルの位置合わせは通常ルーターテーブル上で、好適には３個から８個であるがそれ以上でも可能な複数のピンを用いて精度器具によって行う。ピンの配置は、スタックの適用及びサイズに依存して、三角あるいは矩形であることが望ましい。ピン自体は円形か、正方形か、矩形か、楕円形か、ダイアモンド形状かであることが好ましいが、他の実施形態の他の形状でもよい。
【００３７】
キャビティあるいはスポット面パターンは、キャビティサイズを最小にするため、それらの中に埋込まれる装置の形状に適合していることが好ましい。スロットはアセンブリ或いはサブアセンブリに作られることが好ましい。好適な実施形態では、２つの楕円形ホールを穴あけし、好適な実施形態では１．０ｍｍの長さのフラットによって互いに接着し、続いてエンドミルを用いてそのエッジをきれいにすることによって、スロットを形成する。スルーホールあるいはビアホールは好適な実施形態では穴あけするが、プラズマエッチングを行ってもよい。エッジ、ありいはサブアセンブリあるいはアセンブリ（ありいはある実施形態では、各層）の角も好適には穴あけ及び／又は圧延してきれいにする。
【００３８】
ほとんどの応用では、ドリルの速度、送り、ヒット数は穴あけされる全線形距離が、穴あけ／圧延工程の間モニターする臨界パラメータである。道具の摩耗は、フルオロポリマー複合物の塗り（ｓｍｅａｒｉｎｇ）に寄与し、メッキ工程に影響を与えるかもしれない。代替実施形態において標準高速スチールが使用することができるが、好適な実施形態ではカーバイドドリルビット及びエンドミルを利用する。好適な実施形態では、ドリル速度は約３０，０００から１５０，０００ＲＰＭの範囲であるが、エンドミル速度は約２５，０００から７５，０００ＲＰＭの範囲である。これらの道具の送り速度は１分あたり５１ｃｍと１２７ｃｍとの間である。通常のドリルビットでは、ドリルヒットは約２００から８００の範囲で、送られた基板の線形距離は約６４ｃｍから２５４ｃｍの範囲である。通常の工程は最大２５０ヒットに対して５０，０００ＲＰＭで穴あけすることであり、最大１２７線形ｃｍに対して３５，０００ＲＰＭで送ることである。最大ヒット数及び最大線形距離に達するときには、道具が変化するのが好ましい。
【００３９】
ＩＶ．  スロット、キャビティ及びホールのめっき
スロット、キャビティ及びホールの表面めっきの好適な方法は、ナトリウムエッチング液を用いて表面を活性化し、その後に、１５分から３０分間アルコールですすぐことによって基板を清浄化し、次に好適には水（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）ですすぐことを含んでいる。次に基板は約９０℃から１８０℃で約３０分から２時間の間（好適には、１４９℃で１時間）真空ベーキングを行い、水分を除去する。次に、電界銅メッキした無電界銅シード層（ｓｅｅｄ ｌａｙｅｒ）を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。次に、少なくとも１分間消イオン化した水で基板をすすぐことが好ましい。
【００４０】
Ｖ．  半導体素子の装着
例えばダイオードや他のアクティブ素子のような半導体素子は、特別な基板層で形成したキャビティ内に埋め込んでもよい。これらの素子は、例えば、表面マウントにパッケージされたあるいはされていないダイス、ビームリード、チップスケール、フリップフロップ、及び／又はＢＧＡであってもよい。好適な実施形態では、素子は空圧であるいはマニュアルで取り出された半田ペーストによって取り付ける；他の実施形態では、導電性ポリマー、ワイヤボンド、あるいは溶接を使ってもよい。素子は手であるいはＳＭＴピックアンドプレイス装置のような機械で配設する。
【００４１】
ＶＩ．  膜接着（ｆｉｌｍ ｂｏｎｄｉｎｇ）
溶融接着は通常膜接着に好適であるが、膜接着が使用される例がある。例えば、基板キャビティ内に埋め込んだ素子は溶融接着工程の熱及び／又は圧力を耐えることができない。以下のポリマー膜接着工程を用いて埋込素子を有するサブアセンブリ上に少なくとも一つ被覆層を接着することはしばしば好都合である。被覆層は環境から素子を保護し、かつ付加的パッケージングを必要としなくなるかもしれない。装着された素子の検査は通常、手動ビジョンシステム、自動ビジョンシステム、あるいはＸ線システムを用いて膜を被覆層に接着する前に実施される。
【００４２】
約２５μｍから６４μｍの厚さで好適には３８μｍを有する接着膜（ｂｏｎｄｉｎｇ ｆｉｌｍ）を用いることが好ましい。通常、熱硬化性あるいは熱可塑性ポリマー膜を機械加工して、取付られた素子、ビアホール、及びキャビティに対してクリアランスを形成する。膜接着は通常、通常圧力釜あるいは水圧プレスにおいて、好適には機械的に、平衡で、あるいはその両方の組合せで所定量の圧力を同時に付与して、接着膜融点を過ぎて接着膜をサンドイッチする基板層を含むサブアセンブリを加熱することによって行う。層及び接着膜の位置合わせは通常、好適には３個から８個であるがそれ以上でも可能な複数のピンを用いて、精度器具（ｐｒｅｃｉｓｉｏｎ ｆｉｘｔｕｒｅ）によって固定する。
【００４３】
接着圧力及び温度は変化してもよいが、熱硬化ポリマー膜に対する硬化プロファイルの例としては、２００ＰＳＩで、室温から１８０℃まで３０分間で昇温、１８０℃で９５分間休止、２４５℃まで３０分間で昇温、２４５℃で１２０分間休止、そして３５℃まで６０分間で降温するものである。熱可塑性ポリマー膜の硬化プロファイルの例としては、２００ＰＳＩで、室温から１５０℃まで３０分間で昇温、１５０℃まで５０分間休止、そして３５℃まで３０分間で降温するものである。
【００４４】
ＶＩＩ．  マスク位置合わせ及び露光
一般に、ＣＡＤソフトウェアの基準手順（ｐｌａｔｆｏｒｍ ｓｔｒａｔｅｇｙ）を対応してますくファイルを形成する。好適な実施形態では、ターゲットは位置合わせに対してデジタル化し、次に穴あけ及びピンあけを行うが、代替の好適実施形態では十字線を使用してもよい。基板層を約９０℃から１２５℃の温度で約５分から３０分間の間、好適には９０℃で５分間加熱する。ターゲット（あるいは十字線）及び位置合わせピンとを用いて基板パネルにわたってマスクを位置合わせし、フォトレジストは適当な露光設定を用いて露光して、残ったレジスト領域の下で回路パターンを形成する。
【００４５】
ＶＩＩＩ．  銅エッチング
通常、銅エッチングで行う手順は、回路パターンを銅フォイルの間隙層にエッチングすることを含んでいる。約７６μｍと同じ大きさのライン幅及びギャップを、１８μｍ厚の銅（１／２オンス銅ともいう）上でエッチングを行うことが好ましい。約２５μｍのような小さめのジオメトリーを、１／４オンス銅のような薄い銅層上にエッチングしてもよい。好適な実施形態では、銅エッチングは、基板層あるいはサブアセンブリ上の銅を除去するために、強アルカリあるいは強酸を使って行う。基板層あるいはサブアセンブリを１５分から３０分間アルコールですすぎ、次に好適には水（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する水）ですすぐことによって清浄にする。次に基板層あるいはサブアセンブリを約９０℃から１８０℃で約３０分から２時間の間（好適には、１４９℃で１時間）真空ベーキングを行い、水分を除去する。
【００４６】
ＩＸ．  レジスタのエッチング
好適な実施形態では、銅エッチングと同様な方法を用いて、銅層に隣接するニッケル燐酸塩薄膜にレジスタをエッチングする。通常、第２のマスクをつけかつ、アルカリ性のアンモニウムを付ける前に、回路を銅エッチングする。好適な実施形態では、各レジスタ上の銅を、ニッケル表面に達するまでゆっくりエッチングする。
【００４７】
Ｘ．  取り外し（ｄｅｐａｎｅｌｉｎｇ）法
接着層のアセンブリを上記のようにアレイで製造したとき、それらを基板パネルから除去しなければならない。上述の穴あけ及び圧延手法を通常アレイを取り外すために使用するが、代替する好適な実施形態として、ダイアモンドソー及びエキシマレーザーを用いてもよい。
【００４８】
アセンブリの位置合わせは通常、好適には３個から８個であるがそれ以上でも可能な複数のピンを用いて、精度器具（ｐｒｅｃｉｓｉｏｎ ｆｉｘｔｕｒｅ）によってルーターテーブル上に固定する。ピンの配置は、接着されるスタックの適用及びサイズに依存して、三角あるいは矩形であることが望ましい。ピン自体は円形か、正方形か、矩形か、楕円形か、ダイアモンド形状かであることが好ましいが、他の実施形態の他の形状でもよい。通常、穴あけ及び圧延の組合せはアセンブリの最終輪郭を形成するのに用いる。それから、そのアセンブリをそれらのパネルから分離して、貯蔵トレイに取り外しておく。
【００４９】
さらに、ドリルの速度、送り、ヒット数は穴あけされる全線形距離が、穴あけ／圧延工程の間モニターする臨界パラメータである。道具の摩耗は、フルオロポリマー複合物の塗りに寄与し、メッキ工程に影響を与えるかもしれない。好適な実施形態では、ドリル速度は約３０，０００から１５０，０００ＲＰＭの範囲であるが、エンドミル速度は約２５，０００から７５，０００ＲＰＭの範囲である。これらの道具の送り速度は１分あたり５１ｃｍから１２７ｃｍの間の範囲である。通常のドリルビットでは、ドリルヒットは約２００から８００の範囲で、送られた基板の線形距離は約６４ｃｍから２５４ｃｍの範囲である。通常の工程は最大２５０ヒットに対して５０，０００ＲＰＭで穴あけすることであり、最大１２７線形ｃｍに対して３５，０００ＲＰＭで送ることである。最大ヒット数及び最大線形距離に達するときには、道具が変化するのが好ましい。
【００５０】
ＸＩ．  基準設計
好適な実施形態では、共通化した輪郭及び交換可能な層の機能グループ間の内部接続経路を供給するためにモジュール構造設計の基準手順が用いられる。従って、一度十分な大きさのモジュールライブラリを作ると、これらのモジュールを組み込んだ次の回路に対する設計時間が実質的に短くなる。
【００５１】
好適な実施形態では、基準設計手順は文書を書く３次元ＣＡＤ及びプログラム可能処理段階を通して実施する。予め設計したライブラリからの機能層（ｆｕｎｃｔｉｏｎａｌ ｌａｙｅｒ）ブロックあるいはモジュールは混合されて、特定の応用に合う回路を作るのに合致していてもよい。新しい機能ブロックは各輪郭に対して共通の３次元構造テンプレートを重ねることによって設計してもよい。好適な実施形態では、処理段階は自動的に配列され、所望のアセンブリにおける多くの層をもとに新しい設計の上に重ねられている。
【００５２】
ＸＩＩ．  製造プロセスの応用の例
図１を参照すると、フローチャート１００は層１，２，３，４，５，６，７，８，９，１０を結合した手順の広範な概要を示し、各々は好適な実施形態では一辺２．０３ｃｍの正方形を有し、最終的なアセンブリあるいは多層構造２００を形成する。
【００５３】
以下のより詳細な手順の即行概要によれば、フローチャート１００は以下のように示される。層１，２，３を形成し、次に接着してサブアセンブリ１１０を形成する。層５，６を形成し、次に接着してサブアセンブリ１２０を形成する。層８，９を形成し、次に接着してサブアセンブリ１３０を形成する。サブアセンブリ１１０、層４、サブアセンブリ１２０、層７、及びサブアセンブリ１３０を形成し、次に接着してサブアセンブリ１４０を形成する。サブアセンブリ１４０と層１０とを接着膜１５０を用いて接着し、図２に示すような多層構造２００を形成する。
【００５４】
好適な実施形態では、サブアセンブリを形成するための層（サブアセンブリに対する各層）を接着するのに用いれる接着プロセスは、上述の溶融接着プロセスである。
【００５５】
下記の好適な実施形態では、層１，３，１０の基板は厚さ約７６０μｍを有し、層４，７の基板は厚さ約５１０μｍを有し、層５，６，８，９の基板は厚さ約２５０μｍを有し、層２の基板は厚さ約１３０μｍを有する。回路は通常銅で基板を金属化することによって形成され、それは通常５から２５０μｍであり、好適には１３から６４μｍであり、例えば、スズでまたはニッケル／金あるいはスズ／鉛の組合せでメッキしてもよい。これれの回路は、通常直径０．１３から３．２ｍｍ、好ましくは０．２から０．４８ｍｍで好ましくは銅メッキされたビアホールを用いて接続している。
【００５６】
以下は多層構造２００の製造に用いるプロセスのステップバイステップである。使用される数（例えば、寸法、温度、時間）近似的なものであり、変更してもよいことは高く評価すべきことであり、ある段階は異なる順で実施してもよいことは当業者には明らかである。
【００５７】
図が実施する全段階の完了後に見える基板層の概略を示していることは評価すべきことである。従って、図の中には、全層が互いに接続され、スロット２５０が圧延され、コーナーホール２６０及びエッジホール２７０が図２に示すように多層構造２００に穴あけされるまで、存在しない基板層の端部のコーナーホールやスロットを描いている。
【００５８】
ａ．  サブアセンブリ１１０
図３には、層１の好適な実施形態を示している。第一に、図３に示したように、直径約０．４８ｍｍを有する３個のホール３１０を層１に穴あけする。次に層１をナトリウムエッチングして、３個のレジスタ３４０をエッチングする。銅メッキしたＰＴＦＥをベースにした基板をナトリウムエッチングする際に使用する手順はＰＴＦＥ基板のメッキの当業者には周知である。次いで、層１を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層１は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層１を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層１を、好ましくは消イオンした水で少なくとも１分間すすぐ。層１を約９０℃から１２５℃の温度で約５分から３０分間の間、好適には９０℃で５分間加熱し、次いでフォトレジストを薄く覆う。マスクを用い、図３ａで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層１の上面側を銅エッチングする。層１を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層１を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００５９】
図４では、層２の好適な実施形態を示す。第一に、図４ａ及び図４ｂに示したように、直径約０．２５ｍｍを有する３個のホール４０５と直径約０．４８ｍｍを有するホール４１０を層２に穴あけする。次に層２をナトリウムエッチングする。層２を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層２は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層２を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層２を、好ましくは消イオンした水で少なくとも１分間すすぐ。層２を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図４ａ及び図４ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層２の上面側及び下面側を銅エッチングする。層２を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層２を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６０】
図５では、層３の好適な実施形態を示す。第一に、図５ａ及び図５ｂに示したように、直径約０．２５ｍｍを有する４個のホール５０５を層３に穴あけする。次に層３をナトリウムエッチングする。層３を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層３を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層３を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層３を、好ましくは消イオンした水で少なくとも１分間すすぐ。層３を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図５ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層３の下面側を銅エッチングする。層３を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層３を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６１】
図６を参照して、層１，２，３を接着することによってサブアセンブリ１１０を製造する。上述の溶融接着プロセスを用いて、図６ｂに示すように、層１の上面側を層２の下面側に接着し、層２の上面側を層３の下面側に接着する。次に、直径約０．４８ｍｍを有する２７個のホール６１０を図６ａに示すように、サブアセンブリ１１０に穴あけする。次にサブアセンブリ１１０をナトリウムエッチングする。サブアセンブリ１１０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に、サブアセンブリ１１０を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。サブアセンブリ１１０を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。サブアセンブリ１１０を、好ましくは消イオンした水で少なくとも１分間すすぐ。サブアセンブリ１１０を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図６ａで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。サブアセンブリ１１０の上面側を銅エッチングする。サブアセンブリ１１０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次にサブアセンブリ１１０を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６２】
図７では、層４の好適な実施形態を示す。第一に、図７ａに示したように、直径約０．２５ｍｍを有する３０個のホール７０５と直径約０．４８ｍｍを有する８個のホール７１０を層４に穴あけする。次に層４をナトリウムエッチングする。層４を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層４は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層４を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層４を、好ましくは消イオンした水で少なくとも１分間すすぐ。層４を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図７ａ及び図７ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層４の上面側及び下面側を銅エッチングする。層４を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層４を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６３】
ｃ．  サブアセンブリ
図８では、層５の好適な実施形態を示す。第一に、図８ａに示したように、直径約０．２５ｍｍを有する４個のホール８０５と直径約０．４８ｍｍを有する２個のホール８１０を層５に穴あけする。次に層５をナトリウムエッチングする。層５を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層５は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層５を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層５を、好ましくは消イオンした水で少なくとも１分間すすぐ。層５を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図８ａで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層５の上面側を銅エッチングする。層５を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層５を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６４】
図９では、層６の好適な実施形態を示す。第一に、図９ａ及び図９ｂに示したように、直径約０．２５ｍｍを有する６個のホール９０５を層６に穴あけする。次に層６をナトリウムエッチングする。層６を１５から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層６は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層６を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層６を、好ましくは消イオンした水で少なくとも１分間すすぐ。層６を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図９ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層６の下面側を銅エッチングする。層６を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層６を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６５】
図１０を参照して、層５，６を接着することによってサブアセンブリ１２０を製造する。上述の溶融接着プロセスを用いて、図１０ｃに示すように、層５の上面側を層６の下面側に接着する。次に、直径約０．２０ｍｍを有する１３６個のホール１００３及び直径約０．２５ｍｍを有する１８個のホール１００５を図１０ａ及び図１０ｂに示すように、サブアセンブリ１２０に穴あけする。次にサブアセンブリ１２０をナトリウムエッチングする。サブアセンブリ１２０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に、サブアセンブリ１２０を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。サブアセンブリ１２０を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。サブアセンブリ１２０を、好ましくは消イオンした水で少なくとも１分間すすぐ。サブアセンブリ１２０を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図１０ａ及び図１０ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。サブアセンブリ１２０の上面側及び下面側を銅エッチングする。２箇所に穴あきの切り抜き１０５０，１０６０を機械で形成する。サブアセンブリ１２０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次にサブアセンブリ１２０を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６６】
ｄ．  層７
図１１では、層７の好適な実施形態を示す。第一に、図１１ａ及び図１１ｂに示したように、直径約０．２５ｍｍを有する２８個のホール１１０５を層７に穴あけする。次に層７をナトリウムエッチングする。層７を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層７は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層７を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層７を、好ましくは消イオンした水で少なくとも１分間すすぐ。層７を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図１１ａ及び図１１ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層７の両側を銅エッチングする。層７を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層７を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６７】
ｅ．  サブアセンブリ１３０
図１２では、層８の好適な実施形態を示す。第一に、図１２ａに示したように、直径約０．２５ｍｍを有する４個のホール１２０５を層８に穴あけする。次に層８をナトリウムエッチングする。層８を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層８は約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。層８を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。層８を、好ましくは消イオンした水で少なくとも１分間すすぐ。層８を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図１２ａで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。層８の上面側を銅エッチングする。層８を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に層８を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６８】
図１３では、層９の好適な実施形態を示す。第一に、図１３ａに示したように、層９に、基板を貫通しないように約１３０μｍから２００μｍの深さまでの座ぐり部１３７０，１３８０（ときどき、“カウンタボア部”という）を形成する。次に層９の座ぐり部上面上をナトリウムエッチングする。層９を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層９を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００６９】
図１４を参照して、層８，９を接着することによってサブアセンブリ１３０を製造する。上述の溶融接着プロセスを用いて、図１４ｃに示すように、層８の上面側を層９の下面側に接着する。次に、直径約０．２０ｍｍを有する２４０個のホール１４０３を図１４ａ及び図１４ｂに示すように、サブアセンブリ１３０の上面側に穴あけする。次にサブアセンブリ１３０をナトリウムエッチングする。サブアセンブリ１３０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次に、サブアセンブリ１３０を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。サブアセンブリ１３０を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。サブアセンブリ１３０を、好ましくは消イオンした水で少なくとも１分間すすぐ。サブアセンブリ１３０を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図１４ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。サブアセンブリ１３０の下面側を銅エッチングする。サブアセンブリ１３０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次にサブアセンブリ１３０を約９０℃から１８０℃で約３０分間から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００７０】
ｆ．  サブアセンブリ１４０
図１５を参照して、サブアセンブリ１１０、層４、サブアセンブリ１２０、層７、サブアセンブリ１３０を接着することによってサブアセンブリ１４０を製造する。上述の溶融接着プロセスを用いて、図１５ｂに示すように、サブアセンブリ１１０の上面側を層４の下面側に接着し、層４の上面側にサブアセンブリ１２０の下面側に接着し、サブアセンブリ１２０の上面側に層７の下面側に接着し、層７の上面側にサブアセンブリ１３０の下面側に接着する。サブアセンブリ１４０を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図１５ａで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。サブアセンブリ１４０の上面側を銅エッチングする。サブアセンブリ１４０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。４箇所に穴あきの切り抜き１５５０，１５６０，１５７０，１５８０を機械で形成する。好適な実施形態では、５０オームレジスタ１５８１，１５８２、１３０オームレジスタ１５８５、１５８６、０．６８μＦのキャパシタ１５９０、１５９１、Ｐ／Ｎ ＣＬＣ ４１６増幅器１５９２、及びダイオードリング１５９５，１５９６を、Ｓｎ９６ＡｇＯ４のようなはんだペーストを用いて取付ける。
【００７１】
サブアセンブリ１４０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。次にサブアセンブリ１４０を約９０℃から１２５℃で約４５分間から９０分間、好ましくは１００℃で１時間、真空ベーキングする。
【００７２】
ｇ．  層１０
図１６に層１０の好適な実施形態を示す。第一に、図１６ａに示したように、層１０に、基板を貫通しないように約０．５１ｍｍの深さまでの座ぐり部１６７０，１３８０，１６９０を形成する。次に層１０の座ぐり部上面上をナトリウムエッチングする。層１０を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。層１０を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。
【００７３】
ｈ．  接着膜１５０
図１７に接着膜１５０の好適な実施形態を示す。図１７ａに示すように４箇所に切り抜き１７５０，１７６０，１７７０，１７８０を機械によって形成する。好適な実施形態では、接着膜１５０は次のプロファイルに従って硬化する厚さ約３８μｍの熱硬化性ポリマー接着膜である：３００ＰＳＩで、室温から１８０℃まで３０分間で昇温、１８０℃で６５分間休止、そして３５℃まで３０分間で降温する。代替として、接着膜１５０は次のプロファイルに従って硬化する：３００ＰＳＩで、室温から１０５℃まで１５分間で昇温、１８０℃まで１０分間で昇温、１８０℃で６５分間休止、そして３５℃まで２２分間で降温する。さらに代替の好適な実施形態では、接着膜１５０は次のプロファイルに従って硬化する厚さ約３８μｍの熱可塑性ポリマー接着膜である：２００ＰＳＩで、室温から１５０℃まで３０分間で昇温、１５０℃まで５０分間休止、そして３５℃まで３０分間で降温する。他のタイプの接着膜を用いてもよく、通常接着に対するメーカーの仕様に従う。
【００７４】
ｉ．  多層構造２００
図２を参照して、関連硬化プロファイルに従って、サブアセンブリ１４０と層１００とを互い接着することによって多層構造２００を製造する。接着膜１５０を用いて、サブアセンブリ１４０の上面側を層１０の下面側に接着する。次に、図２ａ及び図２ｂに示すように、多層構造２００に８個のスロット２５０を機械で作る。多層構造２００ををナトリウムエッチングする。多層構造２００を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。多層構造２００を約９０℃から１８０℃で約３０分から２時間、好ましくは１４９℃で１時間、真空ベーキングする。多層構造２００を、好ましくは最初に無電界法を用い、その後電界法を用いて、約１３μｍから２５μｍの厚さまで銅メッキする。多層構造２００を、好ましくは消イオンした水で少なくとも１分間すすぐ。多層構造２００を約９０℃から１２５℃の温度で約５分間から３０分間、好適には９０℃で５分間加熱し、次いでフォトレジストで薄く覆う。マスクを用い、図２ｂで示したようなパターン形成のための適当な露光設定を用いてフォトレジストを現像する。多層構造２００の下面側を銅エッチングする。多層構造２００を１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。多層構造２００をスズあるいは鉛でメッキし、次にスズ／鉛メッキを融点まで加熱して過剰のメッキをはんだ合金内に再フローさせる。多層構造２００を再び１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。半径約１ｍｍを有する４個のコーナーホール２６０及び４個のエッジコーナー２７０とを多層構造２００に穴あけする。穴あけ及び圧延、ダイアモンドソー及び／又はエキシマレーザーを含むパネル外し法を用いて多層構造２００をパネルから外す。多層構造２００を再び１５分間から３０分間アルコールですすぎ、次いで好ましくは（好適には消イオンし、少なくとも１５分間２１℃から５２℃の温度を有する）水ですすぐことによって洗浄する。多層構造２００を多層構造２００を約９０℃から１２５℃の温度で約４５分間から９０分間、好適には１００℃で１時間真空ベーキングする。
【００７５】
ＸＩＩＩ．  他の実施形態
当業者が開示してきた方法をもとにした様々な回路を製造してもよいことは評価すべきである。例えば、異なる回路を多層構造に組み込んでもよいし、層の数も変えてもよい。当業者は明らかな方法に製造プロセスを変更してもよい（例えば、異なるマスクを用いて、異なる数のホールを穴あけすること、異なる素子を加えること）。
【００７６】
さらに、実施形態に応用されるように、基礎的な新規な特徴を示し、記載しかつ指摘してきたが、ここに開示してきたように、本発明の構成及び詳細において様々な省略、置換、及び変更を本発明の精神から逸脱することなく行ってよいことを理解されたい。同じ結果を得るために実質的に同じように実質的に同じ作用が働くこれらの要素及び／又は方法段階の全組合せが本発明の範囲内であることを特に意図している。従って、添付したクレームの範囲によって示されたようにだけ限定されることを意図している。
【図面の簡単な説明】
【図１】１０層を有する本発明の好適な実施形態に対するサブアセンブリ及び最終的なアセンブリの組立の概要を示すフローチャートである。
【図２】（ａ）図１のフローチャートで概略されたプロセスによって作られた１０層マイクロ波多層集積回路の最終的アセンブリの平面図である。（ｂ）（ａ）図１のフローチャートで概略されたプロセスによって作られた１０層マイクロ波多層集積回路の最終的アセンブリの底面図である。（ｃ）図１のフローチャートで概略されたプロセスによって作られた１０層マイクロ波多層集積回路の最終的アセンブリの側面である。
【図３】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第１層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第１層の側面図である。
【図４】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第２層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第２層の底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の完成していない第２層の側面図である。
【図５】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第３層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第３層の底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の完成していない第３層の側面図である。
【図６】（ａ）図２で示した１０層マイクロ波多層集積回路の三層構造サブアセンブリの平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の三層構造サブアセンブリの側面図である。
【図７】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第４層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第４層の底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の完成していない第４層の側面図である。
【図８】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第５層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第５層の側面図である。
【図９】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第６層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第６層の底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の完成していない第６層の側面図である。
【図１０】（ａ）図２で示した１０層マイクロ波多層集積回路の第１の二層構造サブアセンブリの平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の第１の二層構造サブアセンブリの底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の第１の二層構造サブアセンブリの側面図である。
【図１１】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第７層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第７層の底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の完成していない第７層の側面図である。
【図１２】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第８層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第８層の側面図である。
【図１３】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第９層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第９層の側面図である。
【図１４】（ａ）図２で示した１０層マイクロ波多層集積回路の第２の二層構造サブアセンブリの平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の第２の二層構造サブアセンブリの底面図である。（ｃ）図２で示した１０層マイクロ波多層集積回路の第２の二層構造サブアセンブリの側面図である。
【図１５】（ａ）図２で示した１０層マイクロ波多層集積回路の九層構造サブアセンブリの平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の九層構造サブアセンブリの側面図である。
【図１６】（ａ）図２で示した１０層マイクロ波多層集積回路の完成していない第１０層の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の完成していない第１０層の側面図である。
【図１７】（ａ）図２で示した１０層マイクロ波多層集積回路の接着膜の平面図である。（ｂ）図２で示した１０層マイクロ波多層集積回路の接着膜の側面図である。
【符号の説明】
１−１０  層
１５０  接着膜
２００  多層構造
１００５  ビアボール手段
１５９２  半導体素子
【図１】
0003556904.tif 000002
【図２】
0003556904.tif 000003
【図３】
0003556904.tif 000004
【図４】
0003556904.tif 000005
【図５】
0003556904.tif 000006
【図６】
0003556904.tif 000007
【図７】
0003556904.tif 000008
【図８】
0003556904.tif 000009
【図９】
0003556904.tif 000010
【図１０】
0003556904.tif 000011
【図１１】
0003556904.tif 000012
【図１２】
0003556904.tif 000013
【図１３】
0003556904.tif 000014
【図１４】
0003556904.tif 000015
【図１５】
0003556904.tif 000016
【図１６】
0003556904.tif 000017
【図１７】
0003556904.tif 000018