(57)【特許請求の範囲】
【請求項１】
複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続される複数の薄膜トランジスタと、保持容量とを有するアクティブマトリクス基板において、
前記薄膜トランジスタのソース・ドレイン領域と前記保持容量の第１電極とは同一層の半導体層で形成されてなり、
前記ソース・ドレイン領域上にはゲート絶縁膜となる第１絶縁膜が形成されてなり、前記第１電極上には誘電体膜となる第２絶縁膜が形成されてなり、前記第１絶縁膜は前記第２絶縁膜よりも薄く、前記ソース・ドレイン領域と前記第１電極とはそれぞれ前記第１絶縁膜及び前記第２絶縁膜を介してレーザー照射されて結晶化されて、前記ソース・ドレイン領域は前記第１電極より高い結晶性を有することを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１において、前記保持容量の第２電極は、前記薄膜トランジスタのゲート電極と同一層で形成されてなり、前記第２電極は前段のゲート線の一部であることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１において、前記保持容量の第２電極は、前記薄膜トランジスタのゲート電極と同一層で形成されてなり、前記第２電極は前記ゲート線に並列配置された容量線の一部であることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１ないし３のいずれかに記載のアクティブマトリクス基板を用いたことを特徴とする液晶表示装置。
【請求項５】
アクティブマトリクス基板の製造方法において、
薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成し、
前記第１半導体膜の上には第１絶縁膜を、前記第２半導体膜の上には前記第１絶縁膜よりも厚い第２絶縁膜を形成し、
前記第１絶縁膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体膜に入射するエネルギー光を前記第１半導体膜の微結晶化を起こさせるしきい値より弱いエネルギー光とし、前記第２半導体膜に入射するエネルギー光を、前記第２半導体膜の微結晶化を起こさせるしきい値より結晶化を起こさせるしきい値に近いエネルギー光として前記第１半導体膜及び前記第２半導体膜を結晶化する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項６】
アクティブマトリクス基板の製造方法において、
薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、
前記第１半導体膜の上には熱吸収層として働く膜厚を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜及び前記第２半導体膜に同一強度のエネルギー光を照射して、前記第１半導体膜には前記第１絶縁膜を介して前記エネルギー光よりエネルギー密度の高い光を入射させて結晶化し、前記第２半導体膜には前記エネルギー光を入射させて結晶化する工程と
を有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項７】
アクティブマトリクス基板の製造方法において、
薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、
前記第２半導体膜の上にはフィルター層として働く膜厚を有する第２絶縁膜を形成する工程と、
前記第１半導体膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体膜には前記エネルギー光を入射させて結晶化し、前記第２半導体膜には前記第２絶縁膜を介して前記エネルギー光よりエネルギー密度の低い光を入射させて結晶化する工程と
を有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項８】
アクティブマトリクス基板の製造方法において、
薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、
前記第１半導体膜の上には第１絶縁膜を、前記第２半導体膜の上には前記第１絶縁膜よりも厚い第２絶縁膜を形成する工程と、
前記第１絶縁膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体には前記第１絶縁膜を介してエネルギー密度の高い光を入射させて結晶化し、前記第２半導体には前記第２絶縁膜を介して前記第１半導体膜に入射させる光よりエネルギー密度の低い光を入射させて結晶化する工程と
を有することを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
請求項５から請求項８のいずれかにおいて、
前記第１半導体膜及び前記第２半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していくことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１０】
請求項９において、前記ラインビームの走査ピッチを該ラインビームの走査方向における幅寸法よりも狭くして前記ラインビームを同一の領域に対して重畳しながら照射していくことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１１】
請求項５から請求項８のいずれかにおいて、
前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜をゲート絶縁膜とし、且つ前記第２絶縁膜は前記保持容量の誘電体膜として機能することを特徴とするアクティブマトリクス基板の製造方法。
【請求項１２】
請求項５から請求項８のいずれかにおいて、
前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜又は前記第２絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜または前記保持容量の誘電体膜を形成する工程を有することを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）を用いたアクティブマトリクス基板、およびその製造方法、並びに液晶表示装置に関するものである。さらに詳しくは、画素領域に画素用のＴＦＴと保持容量とを備えるタイプのアクティブマトリクス基板において各素子を最適な特性に製造するための技術に関するものである。
【０００２】
【従来の技術】
液晶表示装置のアクティブマトリクス基板では、図１に示すように、Ｘ方向に延設された複数の走査線４、および走査線４に対して交差するＹ方向に延設された複数のデータ線３によって画素領域５が区画され、各画素領域５には、データ線３および走査線４に接続するＴＦＴ１０このＴＦＴ１０に接続する液晶容量６、および保持容量５０が構成されている。図２に示すように、保持容量５０は、ＴＦＴ１０の製造工程を援用して形成され、ＴＦＴ１０の能動層と同一の層間に形成された半導体領域を第１電極層５１とし、ゲート電極１５（走査線４）と同一の層間に形成された電極層を第２電極層５５とし、これらの第１電極層５１と第２電極層５５との間にはゲート絶縁膜１４と同一の層間に形成された誘電体膜５４を有している。
【０００３】
このように構成されたアクティブマトリクス基板２では、図２に示すように、各画素領域５に形成されたシリコン膜３０のうち、図面に向かって画素領域５の隅の部分がＴＦＴ１０を形成するのに用いられる。これに対して、シリコン膜３０のうち、ＴＦＴ１０の形成領域から＋Ｘ方向に延びた後、走査線４から−Ｙ方向に直角に張り出した延設部分４０に沿って折れ曲がって＋Ｙ方向に延び、しかる後に、隣接する画素領域に向けて＋Ｘ方向に延びて、隣接する画素領域５のＴＦＴ１０の形成領域にＸ方向において重なっている部分が保持容量５０の第１電極層５１として用いられる。
【０００４】
このように構成したアクティブマトリクス基板２においては、基板としてガラス基板を用いることができるよう低温プロセスによってＴＦＴ１０を製造することが望まれている。しかし、ＴＦＴ１０のチャネル領域等を形成するのに必要なシリコン膜は、アモルファスシリコン膜であれば低温プロセスによって成膜できるものの、移動度が低いという欠点がある。
【０００５】
そこで、基板上に形成したアモルファスのシリコン膜３０にレーザー光を照射して溶融結晶化するレーザー溶融結晶化法が検討されており、この方法では、たとえばＹ方向に長い照射領域を有するレーザー光のラインビームＬＢをアモルファスのシリコン膜３０に照射し、それを＋Ｘ方向に走査して、シリコン膜３０全体を結晶化する。ここで、レーザー光のエネルギー強度はアモルファスシリコンが多結晶シリコンに転移するのに十分なレベルに設定されるが、その強度が高いほどシリコン膜３０の結晶性が向上して移動度の高いＴＦＴ１０を製造できる。但し、エネルギー強度が高すぎるとシリコン膜３０が微結晶化してしまうことから、シリコン膜３０が微結晶化するよりわずかに低いエネルギー強度を設定するのが一般的である。
【０００６】
一方、保持容量５０の第１電極層５１を構成するためのシリコン膜３０も、ＴＦＴ１０を構成するためのシリコン膜３０と同様な強度でレーザー光が照射され、多結晶シリコンに転移する。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のように、移動度の高いＴＦＴ１０を製造することを目的に、シリコン膜３０に微結晶化が起きる寸前の高い強度でのレーザー光照射を行うと、保持容量５０に耐電圧の低下が生じ、液晶表示装置の信頼性が低下するという問題点がある。その理由としては、シリコン膜３０に高い強度でのレーザー光照射を行うほど、シリコン膜３０の表面に粗れが発生し、それが耐電圧を低下させているものと考えられる。
【０００８】
そこで、本発明の課題は、ＴＦＴの製造工程を援用しながら保持容量を形成していくあたって、ＴＦＴと保持容量の一方のみに、または両方に膜厚の異なるシリコン酸化膜（ＳｉＯ２膜）を形成した後に最適な条件でエネルギー光を照射することによって、移動度が高いＴＦＴと耐電圧の高い保持容量を形成することのできるアクティブマトリクス基板、それを用いた液晶表示装置、およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、その製造方法において、薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、前記第１半導体膜の上には熱吸収層として働く膜厚を有する第１絶縁膜を形成する工程と、前記第１絶縁膜及び前記第２半導体膜に同一強度のエネルギー光を照射して、前記第１半導体膜には前記第１絶縁膜を介して前記エネルギー光よりエネルギー密度の高い光を入射させて結晶化し、前記第２半導体膜には前記エネルギー光を入射させて結晶化する工程とを有することを特徴とする。
【００１０】
この場合には、たとえば、前記第１半導体膜及び前記第２半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【００１１】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜をゲート絶縁膜として機能することもできる。
【００１２】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜を形成してもかまわない。
【００１３】
他方、本発明のアクティブマトリクス基板は、その製造方法において、薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、前記第２半導体膜の上にはフィルター層として働く膜厚を有する第２絶縁膜を形成する工程と、前記第１半導体膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体膜には前記エネルギー光を入射させて結晶化し、前記第２半導体膜には前記第２絶縁膜を介して前記エネルギー光よりエネルギー密度の低い光を入射させて結晶化する工程とを有することを特徴とする。
【００１４】
この場合には、たとえば、前記第１半導体膜及び前記第２半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【００１５】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、第２絶縁膜は前記保持容量の誘電体膜として機能することもできる。
【００１６】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第２絶縁膜をエッチングにより取り除いた後に、前記保持容量の誘電体膜を形成してもかまわない。
【００１７】
さらには、本発明は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続される複数の薄膜トランジスタと、保持容量とを有するアクティブマトリクス基板において、前記薄膜トランジスタのソース・ドレイン領域と前記保持容量の第１電極とは同一層の半導体層で形成されてなり、前記ソース・ドレイン領域上にはゲート絶縁膜となる第１絶縁膜が形成されてなり、前記第１電極上には誘電体膜となる第２絶縁膜が形成されてなり、前記第１絶縁膜は前記第２絶縁膜よりも薄く、前記ソース・ドレイン領域と前記第１電極とはそれぞれ前記第１絶縁膜及び前記第２絶縁膜を介してレーザー照射されて結晶化されて、前記ソース・ドレイン領域は前記第１電極より高い結晶性を有することを特徴とする。その製造方法は、薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成し、前記第１半導体膜の上には第１絶縁膜を、前記第２半導体膜の上には前記第１絶縁膜よりも厚い第２絶縁膜を形成し、前記第１絶縁膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体膜に入射するエネルギー光を前記第１半導体膜の微結晶化を起こさせるしきい値より弱いエネルギー光とし、前記第２半導体膜に入射するエネルギー光を、前記第２半導体膜の微結晶化を起こさせるしきい値より結晶化を起こさせるしきい値に近いエネルギー光として前記第１半導体膜及び前記第２半導体膜を結晶化することを特徴とする。
【００１８】
また、本願アクティブマトリクス基板の製造方法は、薄膜トランジスタのソース・ドレイン領域となる第１半導体膜と、保持容量の第１電極となる第２半導体膜を形成する工程と、前記第１半導体膜の上には第１絶縁膜を、前記第２半導体膜の上には前記第１絶縁膜よりも厚い第２絶縁膜を形成する工程と、前記第１絶縁膜及び前記第２絶縁膜に同一強度のエネルギー光を照射して、前記第１半導体には前記第１絶縁膜を介してエネルギー密度の高い光を入射させて結晶化し、前記第２半導体には前記第２絶縁膜を介して前記第１半導体膜に入射させる光よりエネルギー密度の低い光を入射させて結晶化する工程とを有することを特徴としてもよい。
【００１９】
この場合には、たとえば、前記第１半導体膜及び前記第２半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【００２０】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜をゲート絶縁膜とし、且つ前記第２絶縁膜は前記保持容量の誘電体膜として機能することもできる。
【００２１】
また、前記第１半導体膜および前記第２半導体膜のそれぞれに対してエネルギー光を照射した後、前記第１絶縁膜又は前記第２絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜または前記保持容量の誘電体膜を形成してもかまわない。
【００２２】
このように、本発明では、上記のいずれの形態でも、ＴＦＴの形成領域と保持容量の形成領域に熱吸収層としての働き、あるいはフィルター層としての働きを示す  ＳｉＯ２キャップ層を設けているため、半導体膜にエネルギー光を照射していく際には、エネルギー光の強度は絶えず一定であるにも関わらず、ＴＦＴの形成領域（ソース・ドレイン領域）と保持容量の形成領域（第１電極）のそれぞれに最適なエネルギー強度の光が照射される。すなわち、ＴＦＴを形成するための半導体膜については微結晶化の起こるしきい値よりわずかに弱いエネルギー光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１電極を形成するための半導体膜については微結晶化の起こるしきい値より結晶化の起こるしきい値に近いエネルギー光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【００２３】
本発明では、上記のいずれの形態であっても、前記第２電極はゲート電極と同一層で形成されてなり、且つ前段のゲート線の一部、またはゲート線に並列配置された容量線の一部のいずれかが用いられる。
【００２４】
ここで、ラインビームを用いる場合には、走査ピッチをラインビームの走査方向における幅寸法よりも狭くして、該ラインビームを同一の領域に対して重畳しながら照射していくことが好ましい。
【００２５】
このように構成したアクティブマトリクス基板は、移動度が高くて、耐電圧の高い保持容量を有しているので、それを用いて液晶表示装置を製造した場合には、表示の品位が高くて、かつ信頼性も高いという効果が得られる。
【００２６】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびそれにＴＦＴと保持容量とを同時に形成していく基本的な工程を説明しておく。
【００２７】
［アクティブマトリクス基板の基本構成］
図１（Ａ）は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
【００２８】
この図において、液晶表示装置１は、そのアクティブマトリクス基板２上に、Ｘ方向に延びる複数の走査線４、およびこれらの走査線４と直交するＹ方向に延びるデータ線３で区画形成された画素領域５を有し、そこには、画素用のＴＦＴ１０を介して画像信号が入力される液晶セルの液晶容量６が構成されている。データ線３に対しては、シフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４を備えるデータドライバ部７が構成され、走査線４に対しては、シフトレジスタ８１およびレベルシフタ８２を備える走査ドライバ部８が構成されている。なお、画素領域５には、前段の走査線４、またはこの走査線４と並列配置される容量線（図示せず。）との間に保持容量５０が形成されている。この保持容量５０は液晶容量６の保持特性を向上させるためのものである。
【００２９】
データドライバ部７や走査ドライバ部８では、図１（Ｂ）に２段のインバータを例示するように、Ｎ型のＴＦＴｎ１、ｎ２と、Ｐ型のＴＦＴｐ１、ｐ２とによって構成されたＣＭＯＳ回路などが高密度に形成される。但し、アクティブマトリクス部９のＴＦＴ１０と、データドライバ部７のＴＦＴｎ１、ｎ２やＰ型のＴＦＴｐ１、ｐ２とは、基本的な構造が同じであり、基本的には同じ工程中で製造される。また、保持容量５０は、詳しくは後述するが、ＴＦＴ１０の製造工程を最大限援用して製造される。
【００３０】
アクティブマトリクス基板２としては、アクティブマトリクス部９だけが基板上に構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７が構成されたもの、アクティブマトリクス部９と同じ基板上に走査ドライバ部８が構成されたもの、アクティブマトリクス部９と同じ基板上にデータドライバ部７および走査ドライバ部８の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板２であっても、データドライバ部７に含まれるシフトレジスタ７１、レベルシフタ７２、ビデオライン７３、アナログスイッチ７４等の全てがアクティブマトリクス基板２上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板２上に構成された部分ドライバ内蔵タイプとがあるが、いずれに対しても本発明を適用できる。
【００３１】
図２は、本形態のアクティブマトリクス基板２において画素領域５が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図では、シリコン膜３０（半導体膜）および走査線４の形成領域を分かりやすくするため、データ線や画素電極を省略してある。
【００３２】
図２において、本形態のアクティブマトリクス基板２では、Ｘ方向に延設された複数の走査線４、および該走査線４に対して直交するＹ方向に延設された複数のデータ線（図示せず。）によって区画された各画素領域５には、データ線および走査線４に接続するＴＦＴ１０と、このＴＦＴ１０に接続する画素電極（図示せず。）とが形成されている。
【００３３】
また、各画素領域５には、ＴＦＴ１０のソース領域１１およびドレイン領域１２と同一の層間に形成されたシリコン膜からなる第１電極層５１と、走査線４から−Ｙ方向に張り出した延設部分４０からなる第２電極層５５との重なり部分によって保持容量５０が形成されている。
【００３４】
図３は、アクティブマトリクス基板２の画素領域５に形成されているＴＦＴ１０および保持容量５０を模式的に示す断面図である。
【００３５】
これらの図において、いずれの画素領域５でも、ＴＦＴ１０は、基板２０上において、データ線３に対して層間絶縁膜１６のコンタクトホール１７を介して電気的接続するソース領域１１、画素電極１９に対して層間絶縁膜１６のコンタクトホール１８を介して電気的接続するドレイン領域１２、ドレイン領域１２とソース領域１１との間にチャネルを形成するためのチャネル領域１３、およびチャネル領域１３に対してゲート絶縁膜１４を介して対峙するゲート電極１５から構成されている。ゲート電極１５は走査線４の一部として構成されている。なお、基板２０の表面側には、ＳｉＯ２膜からなる下地保護膜２１が形成されている。
【００３６】
また、保持容量５０側では、ＴＦＴ１０の能動層（ソース領域１１、チャネル領域１３、およびドレイン領域１２）を構成する半導体膜と同時形成された半導体膜から形成されて、これらの領域と同一の層間に位置する第１電極層５１、この表面側にゲート絶縁膜１４と同時形成されて、この絶縁膜と同一の層間に位置する誘電体膜５４と、この表面側にゲート電極１５や走査線４と同時形成されて、これらの電極や配線と同一の層間に位置する第２電極層５５とが構成されている。
【００３７】
［アクティブマトリクス基板２の製造方法の基本構成］
図４を参照して、ＴＦＴ１０および保持容量５０の製造方法の基本的な工程を説明する。
【００３８】
（下地保護膜形成工程）
図４（Ａ）において、まず、３００ｍｍ角の無アルカリガラス板などからなる基板２０の表面に、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、下地保護膜２１となる膜厚が２００ｎｍの  ＳｉＯ２膜を形成する。  ＳｉＯ２膜は、ＡＰＣＶＤ法でも形成でき、この場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとして  ＳｉＯ２膜を形成する。
【００３９】
（半導体膜堆積工程）
次に、下地保護膜２１の表面に真性のシリコン膜３０（半導体膜）を５０ｎｍ程度堆積する。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスであるジシランを２００ＳＣＣＭ流しながら、４２５℃の堆積温度でアモルファスのシリコン膜３０を堆積する。なお、シリコン膜３０の形成にあたっては、ＰＥＣＶＤ法やスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から３５０℃までの範囲に設定することができる。
【００４０】
本発明では、この半導体膜堆積工程に引き続いて  ＳｉＯ２キャップ層４５の形成を行ない、さらにはこのＳｉＯ２キャップ層４５をＴＦＴ１０の形成領域ＴＡもしくは保持容量５０の形成領域ＣＡのみに、あるいは両形成領域で膜厚に差をつけて残すため、パターニングを行なう必要がある。この詳細な説明については実施の形態毎に後述する。
【００４１】
（レーザー溶融結晶化法によるアニール工程）
次に、図４（Ｂ）に示すようにアモルファスのシリコン膜３０にレーザー光を直接または  ＳｉＯ２キャップ層（図示せず。）を介して照射を行ないアモルファスのシリコン膜３０を多結晶シリコンに改質する。本例では、たとえば、クリプトン・フッ素（ＫｒＦ）のエキシマ・レーザー（波長が２４８ｎｍ）を照射する。この工程において、レーザー照射は、基板２０を室温（２５℃）とし、真空雰囲気中または不活性ガス雰囲気中、さらには大気中で行なう。
【００４２】
なお、アニール工程を行うにあたっては、上記の例では基板２０に形成されたシリコン膜３０の全面にレーザー光を照射したが、ＴＦＴ１０の形成領域ＴＡおよび保持容量５０の形成領域ＣＡだけに選択的にレーザー照射を行い、レーザーアニール時間を短縮してもよい。
【００４３】
（シリコン膜のパターニング工程）
次に、図４（Ｃ）に示すように、アニール工程を行なったシリコン膜３０を、フォトリソグラフィ技術を用いてパターニングを行い、ＴＦＴ１０の形成領域ＴＡ、および保持容量５０の形成領域ＣＡに島状のシリコン膜３０をそれぞれ形成する。なお、前記のアニール工程を、シリコン膜３０と  ＳｉＯ２キャップ層４５をまとめてパターニングしてから行なってもよい。
【００４４】
（ゲート絶縁膜の形成工程）
次に、図４（Ｄ）に示すように、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、シリコン膜３０に対して  ＳｉＯ２膜からなるゲート酸化膜１４および誘電体膜５４を形成する。
【００４５】
（保持容量５０の第１電極層５１の形成工程）
次に、ＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０をレジストマスク３３で覆い、この状態で保持容量５０の形成領域ＣＡのシリコン膜３０に対して高濃度の不純物を導入してそれを導電化し、第１電極層５１とする。
【００４６】
（ゲート電極形成工程）
次に、ゲート酸化膜１４の表面側に膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成した後、図４（Ｅ）に示すように、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極１５および第２電極層５５を形成する。本例では、タンタル薄膜を形成する際に、基板温度を１８０℃に設定し、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が小さい。
【００４７】
（不純物導入工程）
次に、バケット型質量非分離型のイオン注入装置（イオンドーピング装置）を用いて、ゲート電極１５をマスクとしてＴＦＴ１０の形成領域ＴＡの側のシリコン膜３０に不純物イオンを打ち込む。Ｎチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したホスフィンなどを用いる。その結果、ゲート電極１５に対してセルフアライン的にソース領域１１およびドレイン領域１２が形成される。このとき、シリコン膜３０のうち、不純物イオンが打ち込まれなかった部分がチャネル領域１３となる。
【００４８】
なお、Ｐチャネル型のＴＦＴを形成する場合には、原料ガスとして、水素ガスで濃度が５％となるように希釈したジボランなどを用いる。
【００４９】
（層間絶縁膜の形成工程）
次に、図４（Ｆ）に示すように、ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で、層間絶縁膜１６としての膜厚が５０ｎｍの  ＳｉＯ２膜を形成する。このときの原料ガスは、ＴＥＯＳと酸素とである。基板温度は、２５０℃〜３００℃である。
【００５０】
（活性化工程）
次に、水素を３％含んだアルゴンガス雰囲気下で３００℃、１時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜１６の改質とを行なう。
【００５１】
（配線工程）
次に、層間絶縁膜１６にコンタクトホール１７、１８を形成する。しかる後に、コンタクトホール１７、１８を介して、図２に示すように、ソース電極（データ線３）をソース領域１１に電気的に接続し、ドレイン電極（画素電極１９）をドレイン領域１２に電気的に接続し、ＴＦＴ１０を形成する。
【００５２】
なお、上記の製造方法は、ＴＦＴ１０をセルフアライン構造として製造する例であったが、ＴＦＴ１０をＬＤＤ構造あるいはオフセットゲート構造で製造する場合でも本発明を適用できる。この場合の構造や製造方法についての説明を省略するが、レジストマスクやサイドウォールを利用して、ソース・ドレイン領域のうち、ゲート電極１５の端部に対峙する部分には低濃度ソース・ドレイン領域（ＬＤＤ領域）、あるいはオフセット領域を形成する。
【００５３】
［レーザー照射時のエネルギー強度と膜質］
本発明の実施の形態を説明する前に、図４（Ｃ）を参照して説明したアニール工程において、基本となるアモルファスのシリコン膜３０に照射したレーザー光のエネルギー密度（エネルギー強度）と、レーザー照射後の膜質との関係を、図５ないし図７を参照して説明しておく。
【００５４】
本発明のいずれの形態でも、後述するように、アモルファスのシリコン膜をレーザー溶融結晶化法により多結晶化させるが、このレーザー溶融結晶化法では、図５に示すように、エネルギー密度Ｅを増加させていくと、「▲」および一点鎖線Ｌ１で示すＥｃ以上でシリコン膜に溶融凝固が起きて多結晶化する。ここで、エネルギー密度Ｅを増加させるほど、その多結晶化が進むが、エネルギー密度Ｅが「□」および点線Ｌ２で示すＥａを越えるとシリコン膜は微結晶化し、移動度の低下が起きてしまう。また、シリコン膜の膜厚が薄い場合には、エネルギー密度ＥがＥａを越えなくても、エネルギー密度Ｅが「○」および二点鎖線Ｌ３で示すＥｂを越えると、アモルファスシリコン膜に戻ってしまう。なお、エネルギー密度Ｅが「□」および実線Ｌ４で示すＥｄを越えると、シリコン膜は蒸発してしまう。
【００５５】
また、パルス発振レーザー光のエネルギー密度Ｅを変えたときのシリコン膜の結晶性を図６に「○」および実線Ｌ１３で示す。図６の縦軸は、ラマンピークの半値幅であるから、その値が小さいほど、結晶性が高いことを表す。これらの結果を比較してわかるように、レーザー溶融結晶化では、エネルギー密度Ｅの最高値を上限値Ｅａにかなり近い値に設定すれば、その結晶性を高めることができる。なお、ラマンピークの半値幅が上限値Ｅａをわずかに越えた付近で跳ね上がっているのは、シリコン膜に微結晶化が起きているためである。
【００５６】
同じく、エネルギー密度Ｅを変化させたときのシリコン膜表面の粗さを、図７に「○」および実線Ｌ２３で示す。ここで、図７の縦軸は、測定領域内の平均面における最大値と最小値の差であるから、その値が大きいほど、表面が粗れていることを表す。これらの結果を比較してわかるように、エネルギー密度を高めるほど、シリコン膜の表面に粗れが発生する。そして、微結晶化を起こすと、表面の粗れはおさまるが、シリコン膜は一度、完全溶融しており、その間に一部、蒸発したシリコンがアニール装置の光学部品に悪影響を及ぼす。
【００５７】
ここで、アモルファスのシリコン膜からＴＦＴ１０および保持容量５０（図３および図４を参照。）を形成するには、ＴＦＴ１０の方では、シリコン膜３０の表面に粗れが発生しても、結晶性を可能な限り高め、高い移動度を得たい。これに対して、保持容量５０の方では、結晶性が多少低くても、表面の粗れを抑えて、高い耐電圧を得たい。しかるに、図２に示したレイアウトでは、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡがＸ方向およびＹ方向のいずれの方向においても重なっているため、各領域毎にレーザー光照射時のエネルギー強度を変えることができない。よしんばレイアウトの変更を行なって、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡをＸ方向およびＹ方向の両方向において重ならないようにしたとすれば、各領域に合わせてレーザー発振器の出力を変化させる、または出力を一定としてアッテネーター（減衰器）を変化させる必要が生じる。ＴＦＴの画素ピッチは５０μｍ程度であるのに対して、レーザー光ＬＢの送りピッチは１０μｍ程度であり、レーザー発振器、アッテネーターのいずれかを変調するとしても５ショット程度で行なう必要があり難しい。
【００５８】
そこで、本発明では、以下に各形態を説明するように、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡの一方、または両方に膜厚の異なった  ＳｉＯ２キャップ層４５を設けて各領域に到達するレーザー光の強度を制御することよって、各領域毎に最適なエネルギー強度でレーザー光を照射できるようにしてある。
【００５９】
［実施の形態１］
図８（Ａ）は、図４（Ａ）に示した基板２０の表面に下地保護膜２１を形成後、半導体膜３０を形成した後に、さらにキャップ層４５となる  ＳｉＯ２膜を形成した断面図である。
【００６０】
この  ＳｉＯ２キャップ層４５を形成するにあたっては、ＥＣＲ−ＰＥＣＶＤ法により２５０℃〜３００℃の温度条件下で  ＳｉＯ２膜を形成する。この場合の  ＳｉＯ２膜も、ＡＰＣＶＤ法でも形成でき、その場合には、基板２０の温度を２５０℃から４５０℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとして  ＳｉＯ２膜を形成する。
【００６１】
この  ＳｉＯ２膜の厚さに応じて、次のレーザー溶融結晶化法によるアニール工程において照射されるレーザー光の実効強度が異なり得られる多結晶シリコン膜の結晶性が異なるため、適切な膜厚を設定する必要がある。
【００６２】
図９には下地保護膜２１を有し、厚さを５０ｎｍとした真性シリコン膜３０の上に  ＳｉＯ２キャップ層４５の厚さを０〜１５０ｎｍ形成した基板２０に、レーザー光のエネルギー密度を変えてレーザー光の照射を行なった際の、エネルギー密度とレーザー照射後の膜質の関係を示す。
【００６３】
ここでは  ＳｉＯ２キャップ層４５をＴＦＴ１０の形成領域ＴＡの上にのみ残し、それ以外の部分は取り除くためにフォトリソグラフィ技術を用いてパターニングを行なう場合の断面図、図８（Ｂ−１）について述べる。
【００６４】
図９において、「▲」と実線Ｌ５で示した結晶化が起こるしきい値であるエネルギー密度は、  ＳｉＯ２キャップ層４５を熱吸収層として働く７０ｎｍ未満形成することによって  ＳｉＯ２キャップ層４５を形成しない場合に比べて低下する。これは、エキシマレーザーの波長（ここではＫｒＦ：波長は２４８ｎｍ）に対する反射率が、シリコン膜と比べて  ＳｉＯ２膜の方が小さいため、  ＳｉＯ２キャップ層４５を形成することによって、レーザー光がシリコン膜に入射しやすくなるためである。本来なら  ＳｉＯ２膜は入射するレーザー光の波長に対して吸収はないはずであるから、いくら  ＳｉＯ２膜を厚くしても反射率を小さくするという効果については変わらないはずであるが、実際には図９に示した通り結晶化の進み具合は  ＳｉＯ２膜の膜厚に大きく依存する。これはシリコン膜と  ＳｉＯ２膜両者の和が入射するレーザー光の波長に対して半分以下と薄いため、  ＳｉＯ２膜の厚さに応じてレーザー光波のシリコン膜に対する進入具合が異なり、光の吸収量が変化するからである。これに従い、「□」と実線Ｌ６で示した微結晶化が起こるしきい値であるエネルギー密度、「△」と実線Ｌ７で示したアブレーションが起こるしきい値であるエネルギー密度もそれぞれ低くなるが、特にＳｉＯ２膜厚の効果的な条件は５０ｎｍである。
【００６５】
そこで、ＴＦＴ１０の形成領域ＴＡの上に形成する  ＳｉＯ２キャップ層４５の厚さを５０ｎｍとして、ＴＦＴ１０の形成領域ＴＡのアモルファスのシリコン膜３０において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるＥＴＡ１とすることによって、高い移動度のＴＦＴ１０を製造することができる。
【００６６】
一方、  ＳｉＯ２キャップ層４５のないエリアにおいては、このＥＣＡ１＝ＥＴＡ１なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量５０を製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００６７】
またこのようなプロセスを経た後、ＴＦＴ１０の形成領域ＴＡの上に残されたＳｉＯ２キャップ層４５については、ゲート絶縁膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成しても構わない。
【００６８】
［実施の形態２］
同様に図８（Ａ）は、図４（Ａ）に示した基板２０の表面に下地保護膜２１を形成後、半導体膜３０を形成した後に、さらにキャップ層４５となる  ＳｉＯ２膜を形成した断面図であり、その  ＳｉＯ２膜の形成方法については実施の形態１と同様であるため省略する。
【００６９】
ここでは  ＳｉＯ２キャップ層４５を保持容量５０の形成領域ＣＡの上にのみ残し、それ以外の部分は取り除くためにフォトリソグラフィ技術を用いてパターニングを行なう場合の断面図、図８（Ｂ−２）について述べる。
【００７０】
図９において、「▲」と実線Ｌ５で示す結晶化が起こるしきい値であるエネルギー密度は、  ＳｉＯ２キャップ層４５をフィルター層として働く７０ｎｍ以上形成することによって  ＳｉＯ２キャップ層４５を形成しない場合に比べて上昇する。これは、  ＳｉＯ２膜の厚さが７０ｎｍ以上であると、入射するレーザー光の波長（ここではＫｒＦ：波長は２４８ｎｍ）のシリコン膜に対する進入が著しく低下しするためであり、その結果光の吸収が低下するからである。よって  ＳｉＯ２キャップ層４５を形成することによって、結晶化にはより多量のレーザー光が必要となり、シリコン膜の溶融が抑えられる。これに従い、「□」と実線Ｌ６で示した微結晶化が起こるしきい値であるエネルギー密度、「△」と実線Ｌ７で示したアブレーションが起こるしきい値であるエネルギー密度もそれぞれ高くなる。
【００７１】
そこで、保持容量５０の形成領域ＣＡの上に形成する  ＳｉＯ２キャップ層４５の厚さを１１０ｎｍとする一方、ＴＦＴ１０の形成領域ＴＡのアモルファスのシリコン膜３０において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるＥＴＡ２とすることによって、高い移動度のＴＦＴ１０を製造することができる。
【００７２】
この場合、  ＳｉＯ２キャップ層４５がある保持容量５０の形成領域ＣＡにおいては、このＥＣＡ２＝ＥＴＡ２なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量５０を製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００７３】
またこのようなプロセスを経た後、保持容量５０の形成領域ＣＡの上に残された  ＳｉＯ２キャップ層４５については、保持容量の誘電体膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成し保持容量の誘電体膜として使用しても構わない。
【００７４】
［その他の実施の形態］
なお、上記のようにＴＦＴ１０の形成領域ＴＡまたは保持容量５０の形成領域ＣＡの一方のみに  ＳｉＯ２キャップ層４５を残すのではなく、両方に残すことも可能である。図８（Ｂ−３）に示すように、より厚い  ＳｉＯ２キャップ層膜厚を要する保持容量５０の形成領域ＣＡに合わせて  ＳｉＯ２膜を７５ｎｍ形成した後、エッチングを用いてＴＦＴ１０の形成領域ＴＡ上の  ＳｉＯ２膜を５０ｎｍまで加工する。そこで図９においてＦＴ１０の形成領域ＴＡのアモルファスのシリコン膜３０において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるＥＴＡ３とすることによって、高い移動度のＴＦＴ１０を製造することができる。
【００７５】
一方保持容量５０の形成領域ＣＡにおいては、このＥＣＡ３＝ＥＴＡ３なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量５０を製造できる。それ故、本形態に係るアクティブマトリクス基板２は、移動度が高いＴＦＴ１０と、耐電圧の高い保持容量５０とが構成されているので、それを用いて液晶表示装置１を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【００７６】
またこのようなプロセスを経た後、ＴＦＴ１０の形成領域ＴＡと保持容量５０の形成領域ＣＡの上に残された  ＳｉＯ２キャップ層４５については、ゲート絶縁膜または保持容量の誘電体膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成し、ゲート絶縁膜または保持容量の誘電体膜として使用しても構わない。
【００７７】
さらには、エネルギー光を照射する半導体膜としてはアモルファスのシリコン膜に限らず、結晶化シリコン膜にエネルギー光を照射して再結晶化させ、その結晶性を高めるのに本発明を適用してもよい。エネルギー光としてはレーザー光に限らず、急速熱処理用のランプ光を用いる場合に本発明を適用してもよい。
【００７８】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス基板では、各画素領域においてＴＦＴの形成領域と保持容量の形成領域の一方、または両方に膜厚の異なった  ＳｉＯ２キャップ層を設けて各領域に到達するレーザー光を制御することよって、各領域毎に最適なエネルギー強度でレーザー光を照射できる。すなわち、ＴＦＴを形成するための半導体膜については微結晶化の起こるしきい値よりわずかに低いエネルギー強度の光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のＴＦＴを製造することができる。一方、保持容量の第１電極を形成するための半導体膜については微結晶化の起こるしきい値より結晶化の起こるしきい値に近いエネルギー強度の光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【図面の簡単な説明】
【図１】（Ａ）は、液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、（Ｂ）は、その駆動回路に用いたＣＭＯＳ回路の説明図である。
【図２】液晶表示装置のアクティブマトリクス基板上の画素領域を拡大して、ＴＦＴと保持容量の配置関係を模式的に示す平面図である。
【図３】アクティブマトリクス基板の画素領域に形成したＴＦＴおよび保持容量の断面図である。
【図４】図３に示すＴＦＴおよび保持容量の製造方法を示す工程断面図である。
【図５】レーザー溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【図６】レーザー溶融結晶化におけるエネルギー密度と結晶性の関係を示すグラフである。
【図７】レーザー溶融結晶化におけるエネルギー密度と表面粗さの関係を示すグラフである。
【図８】（Ａ）は、本発明に係る図３に示すＴＦＴおよび保持容量の製造方法を示す工程断面図、（Ｂ−１）は、本発明の実施の形態１に係る工程断面図、（Ｂ−２）は、本発明の実施の形態２に係る工程断面図、（Ｂ−３）は、本発明のその他の実施の形態に係る工程断面図である。
【図９】ＳｉＯ２キャップ層を設けた際の、レーザー溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【符号の説明】
１      液晶表示装置
２      アクティブマトリクス基板
３      データ線
４      走査線
４Ａ    容量線
５      画素領域
６      液晶容量
９      アクティブマトリクス部
１０    ＴＦＴ
１１    ソース領域
１２    ドレイン領域
１３    チャネル領域
１４    ゲート絶縁膜
１５    ゲート電極
３０    シリコン膜（半導体膜）
４５      ＳｉＯ２キャップ層
５０    保持容量
５１    第１電極層
５４    誘電体膜
５５    第２電極層
ＴＡ    ＴＦＴの形成領域
ＣＡ    保持容量の形成領域
ＬＢ    ラインビーム（レーザー光）
【図１】
0003580104.tif 000002
【図２】
0003580104.tif 000003
【図３】
0003580104.tif 000004
【図４】
0003580104.tif 000005
【図５】
0003580104.tif 000006
【図６】
0003580104.tif 000007
【図７】
0003580104.tif 000008
【図８】
0003580104.tif 000009
【図９】
0003580104.tif 000010