【事件の表示】
　平成　７年特許願第５０２０００号「不揮発性メモリを用いてＲＡＩＤサブシステムにパリティを形成する方法」拒絶査定不服審判事件〔平成　６年１２月２２日国際公開、ＷＯ９４／２９７９５、平成　８年１１月２６日国内公表、特表平　８−５１１３６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、１９９４年６月２日（パリ条約に基づく優先権主張外国庁受理１９９３年６月４日、米国）を国際出願日とする出願であって、平成１８年６月２６日付け拒絶理由通知に対して、平成１８年１０月４日付けで手続補正がされたが、平成１９年１月４日付けで拒絶査定され、これに対し、平成１９年４月１２日に審判請求がされるとともに、平成１９年４月１２日に手続補正がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年４月１２日付け手続補正書の請求項１に記載された事項により特定される、次のとおりのものである。
「【請求項１】
　記憶サブシステムであって、
　複数のストライプのデータおよびそのパリティ情報を記録する複数のディスクを含むＲＡＩＤアレイと、
　ＲＡＩＤアレイ内のディスクから独立した不揮発性メモリと、
　書き込み処理の要求に対し、これにより影響を受ける、ＲＡＩＤアレイ内の１つまたはそれ以上のストライプを特定する情報を含むストライプ情報を、不揮発性メモリに記憶させることにより応答するＲＡＩＤコントローラとを備え、
　ＲＡＩＤコントローラは、書き込み処理が完了する前に生じたシステム故障の後に、ストライプ情報を用いて、前記１つまたはそれ以上のストライプに対してのみパリティを再計算し、ＲＡＩＤアレイ内の他のストライプに対してパリティを再計算する必要性を排除して、ＲＡＩＤアレイを適正な状態に回復させることを特徴とする記憶サブシステム。」
　
３．引用例
　原査定の拒絶の理由に引用された、本願優先日前に頒布された刊行物である特開平４−２７８６４１号公報（以下、「引用例１」という。）には、図面とともに以下の技術事項が記載されている。
「【０００５】全ての記憶データの忠実な写をとるという犠牲を払わずに、許容可能なデータ保全を行えるようにする方法の１つとして、検査合計データの回復が提案されている。検査合計システムの場合、３つ以上のデータＤＡＳＤにおける応答する位置のデータ・ビットが排他的ＯＲ計算に利用され、結果として、検査合計と呼ばれる横パリティ・ビットのストリングが得られる。検査合計データは、検査合計ＤＡＳＤに記憶されるので、１組の原始データが失われても、残りのデータ及び検査合計データを用いて、排他的ＯＲ計算によって回復し、復元することができる。こうして、データを忠実に写し取るシステムに必要な３つ以上のＤＡＳＤではなく、１つのＤＡＳＤを用いて、３つ以上のＤＡＳＤのデータを保護することができる。」（第３欄）、
「【００１２】一般に、データ記憶システム１２は、外部で、ＣＰＵ１４から独立して実現されるものであり、データ記憶システム１２とチャネル１８の間の通信を管理するチャネル・インターフェイス２０、及び、チャネル１８を介して受信したデータが書き込まれ、そこから記憶されているデータが読み取られるデータ記憶機構２２を具備する。データ記憶機構２２と無関係にアクセスされる専用検査合計データ記憶機構２４が、データ記憶機構２２に記憶されているデータから計算される検査合計パリティ・ビット情報の記憶のために設けられている。
検査合計情報は、データ記憶機構２２において装置が故障した場合、失われたデータの回復及び復元を可能にする。
【００１３】本発明の重要な特徴は、利用及び操作が、インテリジェント・コントローラ２８によって調整され、最適化される書き込みステージング記憶領域２６がデータ記憶システム１２に含まれていることである。データ記憶システム１２におけるデータの流れは図２に概略的に示されている。即ち、書き込みデータの流れは、実戦で示され、読み取りデータの流れは、破線で示されている。ステージング記憶領域２６は、電力遮断の心配のない持久ＲＡＭが望ましい。ステージング記憶領域２６の速度は、記憶機構２２及び２４の速度に比べてかなり高速であり、記憶領域２６の容量は、比較的大きい。インテリジェント・コントローラ２８は、ＣＰＵ１４の動作と並行して、また、それとほぼ無関係に動作するのが望ましい。」（第５〜６欄）、
「【００１５】本発明の実施例の場合、システムの要件に従って、用いられるＤＡＳＤアセンブリが多くなったり、あるいは、少なくなったりする可能性があるが、データ記憶機構２２には、ＤＡＳＤアセンブリ３０、３２、３４、及び、３６が含まれている。検査合計データ記憶機構２４は、専用の独立したＤＡＳＤアセンブリ３８である。検査合計データは、原始データが記憶されているＤＡＳＤアセンブリ３０〜３６とは異なるＤＡＳＤアセンブリ３８に分離されるので、検査合計装置におけるデータの読み取り及び書き込みによって、データ記憶装置へのアクセスに対する妨害が最小限にとどめられる。
【００１６】当初、書き込みステージング記憶領域２６に記憶されたデータが、引き続きＤＡＳＤアセンブリ３０〜３６に書き込まれ、検査合計情報が計算されて、検査合計ＤＡＳＤアセンブリ３８に書き込まれる。こうしたデータ計算及び書き込み機能は、後述のようにＣＰＵ１４の動作とは関係なく、それ以上の書き込み及び読み取り指令に対するデータ記憶システム１２のアクセス可能性を大幅に低下させることなく、制御される。」（第６欄）、
「【００１８】図３には、データ記憶システム１２の機能要素がより詳細に示されている。インテリジェント・コントローラ２８には、共に、チャネル・インターフェイス２０に接続されて、チャネル１８を介して送られてくる読み取り指令及び書き込み指令を受信する、読み取り指令プロセッサ４０及び書き込み指令プロセッサ４２が含まれている。書き込み指令プロセッサ４２に関連しているのは、書き込みステージング記憶領域２６に記憶されているデータにアクセスするための制御装置４４と、書き込みステージング記憶領域２６に記憶されているデータの待ち行列を形成するための制御装置４６である。
各ＤＡＳＤアセンブリ３０〜３８には、磁気ディスク・ドライブ・アセンブリの形をとるのが望ましいＤＡＳＤ装置、及び、対応する装置に書き込まれるデータのトラックを保持する小形の専用トラック・バッファが設けられている。指令プロセッサ４０及び４２は、互いに、また、データＤＡＳＤアセンブリ３０〜３６に接続されて、通信を行うようになっている。書き込み指令プロセッサ４２は、書き込みステージング記憶領域２６、検査合計ＤＡＳＤアセンブリ３８、及び、検査合計計算装置４８とも通信を行う。」（第７欄）、
「【００２５】前述のように、検査合計データを記憶するために専用のＤＡＳＤアセンブリ３８を用いることによって、ＤＡＳＤアセンブリ３８に対する書き込み時に、データＤＡＳＤアセンブリ３０〜３６にアクセスし、読み取り指令を実行することが可能になる。データＤＡＳＤアセンブリ３０〜３６は、全て、同じ容量を有している必要はない。ＤＡＳＤアセンブリ３８は、最大のデータＤＡＳＤと同じか、あるいは、保護すべき任意のデータＤＡＳＤアセンブリにおける最大のデータ量と同じ容量を有していることが望ましい。所望の場合、２つ以上の検査合計ＤＡＳＤアセンブリを用いることも可能である。
【００２６】本発明のデータ記憶システム１２の場合、チャネル・インターフェイス２０を介して結合された全ての書き込み指令は、コントローラ２８の書き込み指令プロセッサ４２によって書き込みステージング記憶領域２６に送られる。書き込み指令を書き込みステージング記憶領域２６に記憶すると、インテリジェント・コントローラ２８は、インターフェイス２０及びチャネル１８を介して、書き込み指令の実行が完成したことをＣＰＵに伝えるので、書き込み実行の遅延が回避される。データ処理システム１０の動作の続行とは関係なく、新たに記憶される書き込み指令の内容に置き換えられるデータは、目標ＤＡＳＤから読み取られて、新しいデータと共に検査合計計算装置４８に送られる。結果得られる排他的ＯＲビットは、書き込みステージング記憶領域２６に記憶される。
【００２７】典型的なディスク・バッファ及びキャッシュ構成とは異なり、書き込みステージング記憶領域２６は、比較的大容量であって、データ・スループットを合理化し、検査合計ＤＡＳＤアセンブリ３８に対するアクセスの所要時間を最小限にとどめて、従来のシステムで経験した検査合計のボルトネック問題を回避するデータ処理技法の利用を可能ならしめる。書き込みステージング記憶領域２６の容量は、関連する検査合計情報と共に、数百ないし数千の書き込み指令を保持するのに十分な大きさであることが望ましい。例えば、容量が約５００メガバイト（Ｍｂ）以上、平均書き込み指令長が約４キロバイト（Ｋｂ）、最大書き込み指令長が２５６ＫｂのＤＡＳＤ装置を備えたデータ処理システムの場合、本発明の利点は、最小サイズが約１Ｍｂの書き込みステージング記憶領域で実現することができるが、望ましいのは、２Ｍｂ〜１６Ｍｂの範囲であり、特に約８Ｍｂの値が望ましい。
【００２８】原始データ及び検査合計データが、ＤＡＳＤの磁気媒体表面の経路に沿って掃引する変換ヘッドによってＤＡＳＤアセンブリ３０〜３８に書き込まれる。
媒体上に形成されたトラックのデータ記憶セクタは、データの書き込みまたは読み取りを行う媒体の特定の領域と整合のとれるように、ヘッドの位置決めを行うのに用いられるアドレスを有しており、これらのアドレスは、ヘッドの掃引経路に関連したシーケンスを備えている。
例えば、典型的なＤＡＳＤアセンブリの場合、ヘッドは、最低の物理データ・アドレスから最高の物理データ・アドレスへと掃引する。比較的大きいステージング記憶領域を用いる理由の１つは、ＤＡＳＤアセンブリ３８に対するデータの書き込みと掃引経路に沿った物理データ・アドレスを調整して、ＤＡＳＤアセンブリ３８の動作速度を増すことによって、システムの性能を高めるデータ待ち行列技法の利用が可能になるためである。
【００２９】図３に示すように、書き込み指令待ち行列制御装置４６には、データ・ブロック化機能及び掃引順序づけ機能が備わっている。通常、ステージング記憶領域２６には、データＤＡＳＤ３０〜３６の１つに対する書き込み準備の整った多数の書き込み指令が充填される。各書き込み指令は、検査合計計算装置によって得られる、対応する排他的ＯＲ検査合計計算結果に関連している。この排他的ＯＲ検査合計データは、ＤＡＳＤアセンブリ３８に書き込まれる新しい検査合計データの計算に用いられる。書き込み指令原始データと検査合計データは、同じ物理アドレスを有しているが、ただし、異なるＤＡＳＤアセンブリに有している、すなわち、検査合計データはＤＡＳＤアセンブリ３８、原始データは、ＤＡＳＤアセンブリ３０〜３６の１つに有している。
【００３０】データが書き込みステージング記憶領域２６から除去されて、ＤＡＳＤに書き込まれる際、既存の検査合計データを得るため、ＤＡＳＤアセンブリ３８の読み取りが行われる。既存の検査合計データは、書き込みステージング記憶領域２６からの検査合計計算データと共に、検査合計計算装置４８に送られ、新しい検査合計データを得るために、排他的ＯＲ計算が行われ、この新しい検査合計データが、さらにＤＡＳＤアセンブリ３８に書き込まれる。検査合計計算装置４８は、旧データの読み取りを可能にし、さらに、変換ヘッドの下で磁気媒体の連続パスまたは閉パスを行って新データの書き込みを可なえるようにするのに十分なほど、高速であることが望ましい。」（第９〜１０欄）、
「【００３６】検査合計計算装置は、独立した装置とするのではなく、インテリジェント・コントローラ２８または書き込みステージング記憶領域２６に組み込むことも可能である。書き込みステージング記録領域２６には、電力遮断を免れるためのバッテリによるバックアップ電源を備えたＤＲＡＭまたはＳＲＡＭを含めることができる。代替案として、非持久性ＲＡＭを、電力が失われた後、ＲＡＭ内容を回復するためのＤＡＳＤ書き込みジャーナルに関連して用いることができる。電荷のウェルまたは磁気粒子といった他の持久ＲＡＭも利用することが可能である。
【００３７】電力が遮断されると、データ記憶状況が保持され、ＤＡＳＤアセンブリ３０〜３８にまだ書き込まれていないデータの損失は生じない。さらに、データＤＡＳＤアセンブリの１つが故障し、交換の必要がある場合、記憶システム１２の利用可能性を維持することができる。読み取り指令を実行するために、他のＤＡＳＤアセンブリを利用することが可能であり、また、検査合計データ、及び、記憶されている他の原始データを用いてアクセスし、回復するために、明らかに故障したデータＤＡＳＤアセンブリに記憶されていたデータを利用することが可能である。さらに、データＤＡＳＤの１つが使用禁止になっても、引き続き書き込み指令を実行することが可能である。」（第１２〜１３欄）、
　また、引用例１第３欄第７行には「直接アクセス記憶装置（ＤＡＳＤ）」と記載されている。
　従って、引用例１には、
「３つ以上のデータＤＡＳＤ（直接アクセス記憶装置）における応答する位置のデータ・ビットが排他的ＯＲ計算に利用され、結果として、検査合計と呼ばれる横パリティ・ビットのストリングが得られ、１組の原始データが失われても、残りのデータ及び検査合計データを用いて、排他的ＯＲ計算によって回復し、復元することができる検査合計システムを用いたデータ記憶システム１２において、
　データ記憶システム１２には、データ記憶機構２２と、検査合計データ記憶機構２４と、インテリジェント・コントローラ２８と、該インテリジェント・コントローラ２８によって調整され、最適化される書き込みステージング記憶領域２６と、インテリジェント・コントローラ２８に組み込むことも可能である検査合計計算装置４８とが含まれ、
　データ記憶機構２２には原始データが記憶されているＤＡＳＤアセンブリ３０、３２、３４、及び、３６が含まれ、検査合計データ記憶機構２４は検査合計データが記憶されているＤＡＳＤアセンブリ３８であり、ＤＡＳＤアセンブリ３０〜３８には、磁気ディスク・ドライブ・アセンブリの形をとるＤＡＳＤ装置が設けられ、書き込みステージング記憶領域２６には、電力遮断を免れるためのバッテリによるバックアップ電源を備えたＤＲＡＭまたはＳＲＡＭを含めることができ、電力が遮断されると、データ記憶状況が保持され、ＤＡＳＤアセンブリ３０〜３８にまだ書き込まれていないデータの損失は生じないものとされ、
　インテリジェント・コントローラ２８は、書き込み指令を受信し、書き込み指令を書き込みステージング記憶領域２６に記憶し、該ステージング記憶領域２６には、データＤＡＳＤ３０〜３６の１つに対する書き込み準備の整った多数の書き込み指令が充填され、各書き込み指令は、検査合計計算装置４８によって得られる、対応する排他的ＯＲ検査合計計算結果に関連しており、この排他的ＯＲ検査合計データは、書き込みステージング記憶領域２６に記憶され、ＤＡＳＤアセンブリ３８に書き込まれる新しい検査合計データの計算に用いられ、書き込み指令原始データと検査合計データは、同じ物理アドレスを有しているが、検査合計データはＤＡＳＤアセンブリ３８、原始データは、ＤＡＳＤアセンブリ３０〜３６の１つに有しており、
　書き込みステージング記憶領域２６に記憶されたデータが書き込みステージング記憶領域２６から除去されてＤＡＳＤに書き込まれる際、検査合計計算装置４８にて、新しい検査合計データを得るための計算が行われ、この新しい検査合計データが、さらに検査合計ＤＡＳＤアセンブリ３８に書き込まれる、データ記憶システム１２。」
　の発明（以下、「引用例１記載発明」という。）が記載されている。
　
４．対比
　そこで本願発明と引用例１記載発明とを対比する。
　引用例１記載発明の「検査合計と呼ばれる横パリティ・ビットのストリング」が本願発明の「パリティ情報」に相当する。
　次に、引用例１記載発明の「ＤＡＳＤアセンブリ３０〜３８」は、「原始データが記憶されているＤＡＳＤアセンブリ３０、３２、３４、及び、３６」と「検査合計データが記憶されているＤＡＳＤアセンブリ３８」とからなり、「磁気ディスク・ドライブ・アセンブリの形をとるＤＡＳＤ装置」が設けられたものであって、１組の原始データが失われても、残りのデータ及び検査合計データを用いて、排他的ＯＲ計算によって回復し、復元することができるから、本願発明の「データおよびそのパリティ情報を記録する複数のディスクを含むＲＡＩＤアレイ」に相当するといえる。
　次に、引用例１記載発明の「原始データと検査合計データ」とは、「同じ物理アドレスを有しているが、検査合計データはＤＡＳＤアセンブリ３８、原始データは、ＤＡＳＤアセンブリ３０〜３６の１つに有して」いるから、本願発明の「ストライプ」に相当し（なお、必要であれば特開昭６２−２９３３５５号公報第４頁左上欄第１３〜１５行の「各記憶装置上のブロック７０、７２、７４、７６、７８は、同じ物理アドレス範囲を有するのが好ましく、ストライプと呼ばれる。」参照。）、しかもその「原始データと検査合計データ」の数が「複数」であることは明らかである。
　次に、引用例１記載発明の「電力遮断を免れるためのバッテリによるバックアップ電源を備えたＤＲＡＭまたはＳＲＡＭを含」む「書き込みステージング記憶領域２６」は、「ＤＡＳＤアセンブリ３０〜３８」とは独立したシステム要素であるから、本願発明の「ＲＡＩＤアレイ内のディスクから独立した不揮発性メモリ」に相当する。
　次に、引用例１記載発明の「インテリジェント・コントローラ２８」が書き込み指令を受信すると、ステージング記憶領域２６に、データＤＡＳＤ３０〜３６の１つに対する書き込み準備の整った多数の書き込み指令と、これに対応する「排他的ＯＲ検査合計計算結果」とが書き込まれるから、引用例１記載発明の「インテリジェント・コントローラ２８」と本願発明の「ＲＡＩＤコントローラ」とは「書き込み処理の要求に対し、これにより影響を受ける情報を、不揮発性メモリに記憶させることにより応答する」点で共通する。
　従って、本願発明と引用例１記載発明とは、
＜一致点＞
「記憶サブシステムであって、
　複数のストライプのデータおよびそのパリティ情報を記録する複数のディスクを含むＲＡＩＤアレイと、
　ＲＡＩＤアレイ内のディスクから独立した不揮発性メモリと、
　書き込み処理の要求に対し、これにより影響を受ける情報を、不揮発性メモリに記憶させることにより応答するＲＡＩＤコントローラとを備えた、
　記憶サブシステム。」
　の点で一致し、次の点で相違する。
　
［相違点１］書き込み処理の要求に対し、これにより影響を受ける情報が、本願発明では「ＲＡＩＤアレイ内の１つまたはそれ以上のストライプを特定する情報を含むストライプ情報」であるのに対し、引用例１記載発明ではデータＤＡＳＤ３０〜３６の１つに対する書き込み準備の整った多数の書き込み指令と、これに対応する「排他的ＯＲ検査合計計算結果」である点。
　
［相違点２］ＲＡＩＤコントローラが、本願発明では「ＲＡＩＤコントローラは、書き込み処理が完了する前に生じたシステム故障の後に、ストライプ情報を用いて、前記１つまたはそれ以上のストライプに対してのみパリティを再計算し、ＲＡＩＤアレイ内の他のストライプに対してパリティを再計算する必要性を排除して、ＲＡＩＤアレイを適正な状態に回復させる」のに対し、引用例１記載発明では電力が遮断されると、データ記憶状況が保持され、ＤＡＳＤアセンブリ３０〜３８にまだ書き込まれていないデータの損失が生じないことが記載されているが、電力が遮断された（本願発明の「書き込み処理が完了する前に生じたシステム故障」に相当する。）後の動作については明記されていない点。
　
５．判断
　そこで上記相違点について判断すると、
［相違点１］について、
　引用例１記載発明では「書き込み指令原始データと検査合計データは、同じ物理アドレスを有している」ことから、引用例１記載発明の「書き込みステージング記憶領域２６」には、「データＤＡＳＤ３０〜３６の１つに対する書き込み準備の整った多数の書き込み指令」及びこれに対応する「排他的ＯＲ検査合計計算結果」だけでなく、それらを書き込むべきアドレスとして、データＤＡＳＤ３０〜３６及びＤＡＳＤアセンブリ３８に共通の「物理アドレス」を特定しうる情報をも付随して記憶する必要のあることは当業者が容易に想到しうることである。
　そして、データＤＡＳＤ３０〜３６及びＤＡＳＤアセンブリ３８に共通の「物理アドレス」を特定しうる情報が「ストライプを特定する情報」と等価であることも、例えば特開昭６２−２９３３５５号公報第４頁左上欄第１３〜１５行の「各記憶装置上のブロック７０、７２、７４、７６、７８は、同じ物理アドレス範囲を有するのが好ましく、ストライプと呼ばれる。」なる記載より明らかである。
　従って、引用例１記載発明において、書き込み指令により影響を受ける情報を、データＤＡＳＤ３０〜３６及びＤＡＳＤアセンブリ３８に共通の「物理アドレス」を特定しうる情報、すなわち「ＲＡＩＤアレイ内の１つまたはそれ以上のストライプを特定する情報を含むストライプ情報」を含むものとすることは当業者にとって容易である。
　
［相違点２］について、
　特開平４−３１２１４６号公報には、
「【００３７】実施例１の１
次に動作について説明する。図２はこの発明の一実施例による動作を示す流れ図で、ホストコンピュータ１からの書込み要求をアレイ型ディスク装置機構が受信すると、マイクロプロセッサ３はあらかじめ決められたデータ配置形式に従って、格納すべき書き込みデータ用ディスク装置データブロック及び冗長データ用ディスク装置データブロックの更新前データを読み出す。」（第６頁第９欄）、
【００３９】この際、どのブロックへの書き込みかの情報をコマンド／ステータスメモリ１４に格納し、電源異常やシステムの異常に備える。もし電源異常やシステムの異常が発生した場合でも、システムの再起動後にメモリバックアップ機構１６によりバックアップされたコマンド／ステータスメモリ１４に格納された情報に基づき冗長グループの他のディスク装置からのデータより冗長データを生成し冗長ディスク装置へ書き込みを行なうことにより書き込みを完了させることができる。コマンド／ステータスメモリ１４上の情報については冗長データの書込み処理が完了した時点で当該処理情報を消去する。なお、コマンド／ステータスメモリ１４が満杯になった場合は他の処理に先だって冗長データの書込みを完了させる。」（第６頁第９〜１０欄）、
　と記載され、また、特開平４−２９６９２６号公報には、ＲＡＩＤのチェック・ディスクに設けられたキャッシュに関し、
「【００２３】何かの原因で、キャッシュが不良となっても、このキャッシュは、冗長ディスクのみに対するキャッシュであるから、データ用ディスクには何も問題がないので、更新することが出来なかったチェック・データは、無効として、チェック・データに対応したデータ用ディスクのデータ群のＸＯＲをとってチェックデータの更新を行う。」（第５〜６欄）、
　と記載されている。
　そして、これら記載において、冗長データの生成やチェックデータの更新を行う際に、冗長グループの他のディスク装置からのデータや、チェック・データに対応したデータ用ディスクのデータ群を特定しうる情報、つまりストライプを特定する情報が用いられていることは明らかである。
　従って、ＲＡＩＤを用いたシステムにおいて、書き込み処理の完了前に何らかの異常が発生した場合に、ストライプを特定する情報を含むストライプ情報に基づき、冗長グループの他のディスク装置からのデータより冗長データやチェック・データの生成を行い、冗長ディスク装置への書き込みや更新を行うこと（すなわち、「書き込み処理が完了する前に生じたシステム故障の後に、ストライプ情報を用いて、前記ストライプに対してのみパリティを再計算し、ＲＡＩＤアレイ内の他のストライプに対してパリティを再計算する必要性を排除して、ＲＡＩＤアレイを適正な状態に回復させる」こと）は周知技術であると認められる。
　よって、引用例１記載発明にかかる周知技術を適用し、書き込み指令に対し、「インテリジェント・コントローラ２８」が、「書き込み処理が完了する前に生じたシステム故障の後に、ストライプ情報を用いて、前記１つまたはそれ以上のストライプに対してのみ「検査合計と呼ばれる横パリティ・ビットのストリング３」を再計算し、ＤＡＳＤアセンブリ３０〜３８内の他のストライプに対してパリティを再計算する必要性を排除して、ＤＡＳＤアセンブリ３０〜３８を適正な状態に回復させる」ようにすることは当業者が容易になしうることである。
　
６．まとめ
　したがって、本願の請求項１に係る発明は、引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。