【事件の表示】
　特願２００６−　２７８２１「情報処理装置」拒絶査定不服審判事件〔平成１８年　５月１８日出願公開、特開２００６−１２７５５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明 
　本願は、平成１０年５月８日に出願した特願平１０−１２５５１２号の一部を平成１８年２月６日に新たな特許出願としたものであって、平成１８年３月７日付けで手続補正がなされ、同年６月１日付けで拒絶理由通知がなされ、同年８月７日付けで手続補正がなされたが、同年８月２５日付けで拒絶査定がなされ、これに対し、同年１０月４日に審判請求がなされるとともに、同年１０月２０日付けで手続補正がなされ、同年１２月２１日付けで審査官から前置報告がなされたものである。そして、平成２０年１１月２０日付けで当審より審尋がなされ、平成２１年１月７日付けで回答書が提出され、当審より同年４月１６日付けで拒絶理由通知がなされ、これに対し、同年６月１６日に手続補正がなされたものである。
　そして、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年６月１６日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
「外部記憶媒体又は装置内部の動作プログラム格納手段に格納された動作プログラムにより装置全体の動作を管理する制御手段を備えた情報処理装置であって、
　前記制御手段が読み出すブートプログラムを前記動作プログラム格納手段から読み出すか前記外部記憶媒体から読み出すかを選択するブートセレクタ手段と、
　前記動作プログラム格納手段とは異なり、ユーザ固有データを格納するユーザデータ記憶手段と、
　前記外部記憶媒体からのブートが指定されたか否を示す外部記憶媒体ブート信号を前記ブートセレクタ手段から入力するインバータ及び前記制御手段から入力する前記ユーザデータ記憶手段が選択されたか否を示すデバイス選択信号と前記インバータの出力信号を入力して、前記ユーザデータ記憶手段へのアクセスを許可するか否を示す選択信号を出力するゲート回路を有する書込禁止手段とを有し、
　前記書込禁止手段は、外部記憶媒体が接続されているとき、ユーザにより表示部の特定スイッチがオンされることで、前記ブートセレクタ手段から出力される外部記憶媒体ブート信号が出力されている間は、前記制御手段よりデバイス選択信号が入力しても、前記ユーザデータ記憶手段へのアクセスを禁止する選択信号を出力することを特徴とする情報処理装置。」
　
２．引用文献 
（１）当審より通知された拒絶理由に引用された、本願出願の日前の平成５年６月１１日に頒布された刊行物である、特開平５−１４３３１５号公報（以下、「引用文献１」という。）には、図面とともに、以下の事項が記載されている。（注：下線は、便宜上当審で付与したもの。）
　
（ア）「【０００２】
【従来の技術】従来の
電子機器
制御手段が、ＲＯＭ内のファームウェアをロードし実行
　・・・（中略）・・・
【０００４】そこで、この発明は、ファームウェアの更新を容易に行うことのできるファームウェアのバージョンアップ方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため、この発明は、本体側に設けられた制御手段が実行するファームウェアのバージョンアップ方法において、前記本体側に、
ファームウェア
読み書き可能な記憶手段
着脱可能なカード型記憶手段
　
（イ）「【０００９】同図において、システムは、中央処理装置（以下、ＣＰＵという）１０、アドレスデコーダ回路２０、チップセレクト回路３０、４０、不揮発性メモリ５０、インタフェース６０とを有して構成された装置本体７０と、装置本体７０に着脱可能なメモリカード８０とを具えている。
【００１０】チップセレクト回路３０は図示しない
外部からの制御信号に基づいて
いずれかを選択
【００１１】ここで例えば、出力端子２０ａ、２０ｃが選択された場合は、ファームウェアの更新時のアドレスマッピングが施され、出力端子２０ｂ、２０ｄが選択された場合は、ファームウェアの更新時以外の時のアドレスマッピングが施されるようになっている。
【００１２】
不揮発性メモリ
ファームウェアを記憶
【００１３】・・・（中略）・・・
【００１４】メモリカード８０は、図２（ａ）に示すように、ＣＰＵ１０が実行すべき所定の処理内容を記述したファームウェアマシンコードが記憶される
ファームウェア領域
不揮発性メモリ５０へ転送させるための転送用プログラムが記述されているＩＰＬ
ＩＰＬ領域
ユーザ領域（アプリケーション領域）８３として使用
　
（ウ）「【００１７】次に上記システムの概略動作を説明する。
【００１８】ＣＰＵ１０はアドレスデコーダ回路２０にアドレス信号を送出する。アドレスデコーダ回路２０はＣＰＵ１０からのアドレス信号に基づいて
チップセレクト信号を発生
外部からの制御信号に基づいてアドレスデコーダ回路２０の出力端子を選択
【００１９】これにより、チップセレクト回路３０によって選択された出力端子からのチップセレクト信号に基づく不揮発性メモリ５０の領域に、アクセスすることができる。一方、チップセレクト回路４０によって選択された出力端子からのチップセレクト信号に基づくメモリカード８０の領域に、インタフェース６０を介してアクセスすることができる。
【００２０】ファームウェアの
更新時には、不揮発性メモリ５０に対してはライト（書き込み）動作
更新時以外では、不揮発性メモリ５０に対してはリード動作
【００２１】次に、最初のファームウェア書き込み時、あるいはファームウェア更新時の処理動作は以下のようになっている。
【００２２】（１）チップセレクト回路３０、４０は、入力された制御信号に基づいてアドレスデコーダ回路２０の出力端子を選択する（勿論、スイッチＳＷによって選択するようにしても良い）。
【００２３】（２）メモリカード８０に、新しいファームウェアマシンコードとＩＰＬプログラムとを書き込んでおく。そしてこのメモリカード８０をインタフェース６０に装着する。
【００２４】（３）ＣＰＵ１０をリセットする。
【００２５】（４）ＣＰＵ１０は、メモリカード８０内のＩＰＬプログラムを実行（この処理手順については後述する）することにより、不揮発性メモリ５の内容を、メモリカード８０に記録されている新しいファームウェアマシンコードに書き換える。この時、メモリカード８０から読み出されたファームウェアマシンコードは、インタフェース６０、図示しないデータバスを経て不揮発性メモリ５０に書き込まれる。
【００２６】（５）電源オフ（ｏｆｆ）後、制御信号あるいはスイッチＳＷによって、アドレスマッピングを通常（ファームウェアの更新時以外の状態）に戻す。」
　
　（ア）の段落【０００５】における記載「この発明は、本体側に設けられた制御手段が実行するファームウェアのバージョンアップ方法において、前記本体側に、ファームウェアを記憶する読み書き可能な記憶手段を設けると共に、バージョンアップされたファームウェアが記憶され前記本体側に対して着脱可能なカード型記憶手段を設け、前記制御手段は、前記カード型記憶手段から読み込んだ記憶情報に基づいて前記記憶手段の内容を更新することを特徴としている。」、（イ）の段落【００１４】における記載「メモリカード８０は、図２（ａ）に示すように、ＣＰＵ１０が実行すべき所定の処理内容を記述したファームウェアマシンコードが記憶されるファームウェア領域８１と、そのマシンコードを不揮発性メモリ５０へ転送させるための転送用プログラムが記述されているＩＰＬ（Initial Program Loder ）が記憶されるＩＰＬ領域８２とから構成されている。」、及び（ウ）の段落【００２５】における記載「（４）ＣＰＵ１０は、メモリカード８０内のＩＰＬプログラムを実行（この処理手順については後述する）することにより、不揮発性メモリ５の内容を、メモリカード８０に記録されている新しいファームウェアマシンコードに書き換える。」からすると、引用文献１記載の電子機器において、ファームウェアの更新時には、制御手段は、カード型記憶手段に格納されたＩＰＬプログラムにより当該電子機器のファームウェアの更新を管理する（すなわち、電子機器全体の動作を管理する）と解される。
　なお、ファームウェアの更新時以外は、前記制御手段は電子機器内部の読み書き可能な記憶手段（以下、「ファームウェア記憶手段」と言う。）に格納されたファームウェアにより電子機器全体の動作を管理することは当業者にとって明らかである。
　
　そして、（イ）の段落【００１０】における記載「チップセレクト回路３０は図示しない外部からの制御信号に基づいて、アドレスデコーダ回路２０の出力端子２０ａ、２０ｂのいずれかを選択し、チップセレクト回路４０は図示しない外部からの制御信号に基づいて、アドレスデコーダ回路２０の出力端子２０ｃ、２０ｄのいずれかを選択する。」、（イ）の段落【００１１】における記載「ここで例えば、出力端子２０ａ、２０ｃが選択された場合は、ファームウェアの更新時のアドレスマッピングが施され、出力端子２０ｂ、２０ｄが選択された場合は、ファームウェアの更新時以外の時のアドレスマッピングが施されるようになっている。」、（ウ）の段落【００１８】における記載「ＣＰＵ１０はアドレスデコーダ回路２０にアドレス信号を送出する。アドレスデコーダ回路２０はＣＰＵ１０からのアドレス信号に基づいてチップセレクト信号を発生する。一方、チップセレクト回路３０、４０は共に外部からの制御信号に基づいてアドレスデコーダ回路２０の出力端子を選択する（切り替える）。」、及び（ウ）の段落【００１９】における記載「これにより、チップセレクト回路３０によって選択された出力端子からのチップセレクト信号に基づく不揮発性メモリ５０の領域に、アクセスすることができる。一方、チップセレクト回路４０によって選択された出力端子からのチップセレクト信号に基づくメモリカード８０の領域に、インタフェース６０を介してアクセスすることができる。」を参酌すると、前記電子機器は、ファームウェアの更新時のアドレスマッピングとする（すなわち、前記カード型記憶手段に保持されたＩＰＬからブートする）か、または通常時のアドレスマッピングとする（すなわち、前記ファームウェア記憶手段に格納された前記ファームウェアからブートする）かを選択するためのチップセレクト回路を備え、外部からの制御信号が前記チップセレクト回路に対して入力されるとファームウェアの更新時のアドレスマッピングとする（すなわち、前記カード型記憶手段に保持されたＩＰＬからブートする）と解される。
　なお、外部からの制御信号が入力されることから、外部から制御信号を入力するための手段（以下、「外部制御信号入力手段」という。）を備えると解される。
　
　よって、前記電子機器は、前記制御手段が読み出すブートプログラムを前記ファームウェア記憶手段から読み出すか前記カード型記憶手段から読み出すかを選択するチップセレクト回路を有し、カード型記憶手段が接続されているとき、外部制御信号入力手段から制御信号が入力されることで、前記チップセレクト回路がカード型記憶手段からのブートするためにアドレスデコーダの出力端子２０ａ、２０ｃを選択している間は、前記制御手段は、前記カード型記憶手段から読み出すブートプログラム（すなわち、ＩＰＬプログラム）を実行し、前記ファームウェア記憶手段の旧ファームウェアマシンコードの記憶された記憶領域にアクセスして、新しいファームウェアマシンコードの書き込みを行うと解される。
　
  よって、（ア）〜（ウ）における記載及びその関連する図面からすると、引用文献１には、以下の発明（以下「引用発明１」という）が記載されていると認められる。 
　 
　カード型記憶手段に格納されたＩＰＬプログラム又は電子機器内部のファームウェア記憶手段に格納されたファームウェアにより電子機器全体の動作を管理する制御手段を備えた電子機器であって、
　前記制御手段が読み出すブートプログラムを前記ファームウェア記憶手段から読み出すか前記カード型記憶手段から読み出すかを選択するチップセレクト回路を有し、
　カード型記憶手段が接続されているとき、外部制御信号入力手段から制御信号が入力されることで、前記チップセレクト回路がカード型記憶手段からのブートするためにアドレスデコーダの出力端子２０ａ、２０ｃを選択している間は、前記制御手段は、前記カード型記憶手段から読み出すブートプログラム（すなわち、ＩＰＬプログラム）を実行し、前記ファームウェア記憶手段の旧ファームウェアマシンコードの記憶された記憶領域にアクセスして、新しいファームウェアマシンコードの書き込みを行うことを特徴とする電子機器。
　
（２）当審より通知された拒絶理由に引用された、本願出願の日前の昭和６２年９月４日に頒布された刊行物である、特開昭６２−２００４４３号公報（以下、「引用文献２」という。）には、図面とともに、以下の事項が記載されている。（注：下線は、便宜上当審で付与したもの。）
　
（エ）「従来、この種の電子機器では
ＲＡＭ内部に記憶されているデータが破壊される危険
データ破壊の原因として
ＣＰＵ等のプログラム暴走
　
（オ）「ところで、ＲＡＭに記憶されているデータを書き換える必要性は、そのＲＡＭがレジスタ替りに使われている場合は別として、通常の動作状態ではほとんど無いと言ってよく、多くは読み出し専用である。このようなＲＡＭをＲＯＭに置き換えることも考えられるが、ＲＯＭは実際にデータ書き換えが必要な時に、例えば顧客サイド等で、その書き換えを行うのは困難である。このような書き換えの必要性は、例えばインテリジェント化の進んだファクシミリ装置等で、その
顧客固有の情報、例えば送信元、送信先の加入者電話等を複数記憶する場合
　
（カ）「本発明は上記従来技術の困難に鑑みなされたものでその目的は、
書き換え必要時以外はメモリを書き込み不能にする機能を有する電子機器
［問題点を解決するための手段］
　上記課題を達成するために例えば第１図に示す実施例の電子機器は、データを格納するＲＡＭ１０１と、該ＲＡＭ１０１からのデータ読み出し／書き込みを制御するデータ制御部１００と、
スイッチ１０２とゲート１０３
　
（キ）「第３図中、３は装置全体の制御をするＣＰＵ、４はプログラムが書き込まれたＲＯＭ、５ｂは電話番号等の各種情報を記憶しているＲＡＭ、５ａはスタックポインタ等の各種プログラムを走らせるのに必要なワークエリアとしてのＲＡＭ・・・（後略）」（３頁左上欄７行目〜１１行目。）
　
（ク）「通常の使用状態の時のセンサの論理がＨ，Ｌ逆であった場合はセンサ４１とゲート２０の間に
インバータ４０を入れて
　
（ケ）「第１図」、「第４図」、「第５図」において、ＣＰＵから入力するユーザ固有データの記憶されたＲＡＭへの書き込み選択信号とユーザ固有データの書き換え必要時か否を示す信号（以下「状態信号」と言う。）を必要に応じてインバータを介して入力して、前記ユーザ固有データの記憶されたＲＡＭへの書き込みを許可するか否を示す選択信号を出力するゲート回路が記載されている。
　
　上記（エ）〜（ケ）における記載及びその関連する図面から、引用文献２には、以下の発明（以下「引用発明２」と言う。）が記載されていると認められる。
　
　制御プログラムにより装置全体の動作を管理するＣＰＵを備えた電子機器であって、
　制御プログラムを格納する格納手段とは異なり、顧客固有データ（すなわちユーザ固有データ）を格納するＲＡＭ（すなわち記憶手段）と、
　前記ユーザ固有データの書き換え必要時か否を示す状態信号を入力するインバータ及びＣＰＵから入力する前記ユーザ固有データを格納する記憶手段へ書き込むか否を示す書き込み選択信号と前記インバータの出力信号を入力して、前記ユーザ固有データを格納する記憶手段への書き込みを許可するか否を示す選択信号を出力するゲート回路を有する書き込み禁止手段とを有し、
　ＣＰＵ等のプログラム暴走等が原因で、前記ユーザ固有データが破壊されるリスクを防ぐために、前記書き込み禁止手段は、前記ユーザ固有データの書き換え必要時か否を示す状態信号が出力されている間は、ＣＰＵより前記ユーザ固有データを格納する記憶手段への書き込み選択信号が入力しても、前記ユーザ固有データを格納する記憶手段への書き込みを禁止する選択信号を出力することで、前記ユーザ固有データの書き換え必要時以外（例えば、プログラム暴走等が原因で、前記ユーザ固有データが破壊されるリスクのあるとき）は、前記ユーザ固有データを格納する記憶手段への書き込みを強制的に禁止することを特徴とする電子機器。
　
３．対比
　ここで、本願発明と引用発明１とを比較する。
　引用発明１の「カード型記憶手段」、「ファームウェア記憶手段」、及び「電子機器」は、それぞれ、本願発明の「外部記憶媒体」、「動作プログラム格納手段」及び「情報処理装置」に相当する。
　引用発明１の「ＩＰＬプログラム」及び「ファームウェア」は、本願発明の「動作プログラム」に相当する。
　
　そして、引用発明１の「チップセレクト回路」と本願発明の「ブートセレクタ手段」とはともに、制御手段が読み出すブートプログラムを動作プログラム格納手段から読み出すか外部記憶媒体から読み出すかを選択するブートデバイス選択手段である点で一致する。
　
　また、引用発明１の「外部制御信号入力手段から制御信号が入力されること」と本願発明の「ユーザにより表示部の特定スイッチがオンされること」とはともに、外部から外部記憶媒体からのブートを指定するための選択信号を与えることで前記ブートデバイス選択手段に対して外部記憶媒体を選択するよう指示するものであることから、外部から外部記憶媒体からのブートを指定するための選択信号を与える点で共通する。
　
　引用発明１の「前記チップセレクト回路がアドレスデコーダの出力端子２０ａ、２０ｃを選択している間は、前記制御手段は、前記カード型記憶手段から読み出すブートプログラム（すなわち、ＩＰＬプログラム）を実行し、前記ファームウェア記憶手段の旧ファームウェアマシンコードの記憶された記憶領域にアクセスして、新しいファームウェアマシンコードの書き込みを行うこと」ことと、本願発明の「ブートセレクタ手段から出力される外部記憶媒体ブート信号が出力されている間は、前記制御手段よりデバイス選択信号が入力しても、前記ユーザデータ記憶手段へのアクセスを禁止する」こととは、ともに、前記ブートデバイス選択手段が外部記憶媒体からのブートを選択している間は、前記ブート動作でアクセスの必要な記憶手段にアクセスする点で共通する。
　
　以上から、本願発明と引用発明１とは、以下の点で一致し、また、相違している。
　
（一致点）
　外部記憶媒体に格納された動作プログラム又は装置内部の動作プログラム格納手段に格納された動作プログラムにより装置全体の動作を管理する制御手段を備えた情報処理装置であって、
　前記制御手段が読み出すブートプログラムを前記動作プログラム格納手段から読み出すか前記外部記憶媒体から読み出すかを選択するブートデバイス選択手段を有し、
　外部記憶媒体が接続されているとき、外部から外部記憶媒体からのブートを指定するための選択信号を与えることで、前記ブートデバイス選択手段が外部記憶媒体からのブートを選択している間は、前記ブート動作でアクセスの必要な記憶手段にアクセスすることを特徴とする情報処理装置。
　 
（相違点１）
　本願発明の「情報処理装置」は、ユーザによりオンされる「表示部の特定スイッチ」を有するのに対して、引用発明１の「電子機器」の「外部制御信号入力手段」がユーザによりオンされる「表示部の特定スイッチ」であるかどうか不明である点。
　
（相違点２） 
　本願発明の「情報処理装置」は「動作プログラム格納手段とは異なり、ユーザ固有データを格納するユーザデータ記憶手段」を有するのに対して、引用発明１の「電子機器」が、ファームウェア記憶手段とは異なり、ユーザ固有データを格納するユーザデータ記憶手段を有するかどうか不明である点。
　
（相違点３）
　本願発明の「情報処理装置」は、外部記憶媒体からのブートが指定されたか否を示す外部記憶媒体ブート信号を前記ブートセレクタ手段から入力するインバータ及び前記制御手段から入力する前記ユーザデータ記憶手段が選択されたか否を示すデバイス選択信号と前記インバータの出力信号を入力して、前記ユーザデータ記憶手段へのアクセスを許可するか否を示す選択信号を出力するゲート回路を有する書込禁止手段を有し、前記書込禁止手段は、前記ブートセレクタ手段から出力される外部記憶媒体ブート信号が出力されている間は、前記制御手段よりデバイス選択信号が入力しても、前記ユーザデータ記憶手段へのアクセスを禁止する選択信号を出力するのに対して、
　引用発明１の「電子機器」は、カード型記憶手段からのブートが選択されたか否を示す信号を前記チップセレクト回路から入力するインバータ及び前記制御手段から入力する前記ユーザデータ記憶手段が選択されたか否を示すデバイス選択信号と前記インバータの出力信号を入力して、前記ユーザデータ記憶手段へのアクセスを許可するか否を示す選択信号を出力するゲート回路を有する書込禁止手段を有しておらず、したがって前記チップセレクト回路から出力されるカード型記憶手段選択信号が出力されている間は、前記制御手段よりデバイス選択信号が入力しても、前記ユーザデータ記憶手段へのアクセスを禁止する選択信号を出力しない点。
　
４．判断
　相違点１について検討する。
　外部から制御信号を入力するための手段として、ユーザにより操作される電子機器の特定スイッチを用いることは、当業者にとって周知の常套手段であること、電子機器が表示部を備えることが周知であることから、引用発明１において、外部制御信号入力手段を、ユーザの入力指示としてユーザにより操作される表示部の特定スイッチとすることは、当業者であれば適宜なし得たことである。
　よって、相違点１は格別のものではない。
　
　相違点２及び相違点３について検討する。
　引用発明１と引用発明２とはともに電子機器であり、技術的に共通の分野に属するものであって、引用発明２の「制御プログラム」、「格納手段」、及び「ＣＰＵ」が、引用発明１の「ファームウェア」、「ファームウェア記憶手段」、及び「制御手段」に対応することを考慮すると、引用発明１に引用発明２を適用して、引用発明１がファームウェアを格納するファームウェア記憶手段とは異なり、顧客固有データ（すなわちユーザ固有データ）を格納するＲＡＭ（すなわち記憶手段）と、前記ユーザ固有データの書き換え必要時か否を示す状態信号を入力するインバータ及び制御手段から入力する前記ユーザ固有データを格納する記憶手段へ書き込むか否を示す書き込み選択信号と前記インバータの出力信号を入力して、前記ユーザ固有データを格納する記憶手段への書き込みを許可するか否を示す選択信号を出力するゲート回路を有する書き込み禁止手段とを有し、制御手段等のプログラム暴走等が原因で、前記ユーザ固有データが破壊されるリスクを防ぐために、前記書き込み禁止手段は、前記ユーザ固有データの書き換え必要時か否を示す状態信号が出力されている間は、制御手段より前記ユーザ固有データを格納する記憶手段への書き込み選択信号が入力しても、前記ユーザ固有データを格納する記憶手段への書き込みを禁止する選択信号を出力することで、前記ユーザ固有データの書き換え必要時以外（例えば、プログラム暴走等が原因で、前記ユーザ固有データが破壊されるリスクのあるとき）は、前記ユーザ固有データを格納する記憶手段への書き込みを強制的に禁止するように構成することは当業者であれば適宜なし得たことであり、その際に、電子機器のＩＣカード差替えによる制御プログラム実行において、ＩＣカードの装着時（すなわち、接続時）に、接触不良が原因で制御プログラムが暴走する危険があることは、当業者にとって周知の事項である（例えば、特開平３−２５８５７６号公報における記載「上述した従来のＩＣカード差替えによるプリンタの制御プログラムの交換方法は、制御プログラムの一部が交換自由な反面、ＩＣカードが斜めに挿入されるなど、装着時の操作ミスによってＩＣカードとコネクタとの端子間に接触不良が発生することがあるので、このような場合にはプログラムが正しく読出されず制御プログラムが暴走する危険があるという欠点がある。」（１頁右下欄９行目〜１６行目。）参照）から、引用発明１の「電子機器」において、カード型記憶手段からＩＰＬプログラムを読み出す間、すなわちチップセレクト回路がアドレスデコーダの出力端子２０ａ、２０ｃを選択している間は、カード型記憶手段の接触不良が原因で前記プログラムが暴走する危険があることは当業者にとって明らかである。また、ユーザデータ記憶手段を前記プログラムが暴走する危険から保護するうえで、前記ユーザデータ記憶手段へのアクセスを強制的に禁止することが有用であることも当業者にとって明らかである。
　
　してみると、引用発明１に引用発明２を適用する際に、「ユーザ固有データの書き換え必要時以外」として、カード型記憶手段の接触不良が原因で前記プログラムが暴走する危険がある、前記チップセレクト回路がアドレスデコーダの出力端子２０ａ、２０ｃを選択している間とし、前記チップセレクト回路がアドレスデコーダの出力端子２０ａ、２０ｃを選択しているか否を示す状態信号（「カード型記憶手段からのブートが指定されたか否を示すカード型記憶手段ブート信号」に相当）を出力するようにするとともに、ユーザ固有データを格納するユーザデータ記憶手段へのアクセスを強制的に禁止することで、引用発明１の電子機器が、ファームウェア記憶手段とは異なり、ユーザ固有データを格納するユーザデータ記憶手段を有し、前記チップセレクト回路がアドレスデコーダの出力端子２０ａ、２０ｃを選択しているか否を示す状態信号（「カード型記憶手段からのブートが指定されたか否を示すカード型記憶手段ブート信号」に相当）を入力するインバータ及びＣＰＵから入力する前記ユーザ固有データを格納する記憶手段へのアクセスするか否を示すアクセス選択信号（「制御手段から入力する前記ユーザデータ記憶手段が選択されたか否を示すデバイス選択信号」に相当）と前記インバータの出力信号を入力して、前記ユーザ固有データを格納する記憶手段へのアクセスを許可するか否を示す選択信号を出力するゲート回路を有する書き込み禁止手段を有し、前記書き込み禁止手段は、前記状態信号が出力されている間は、ＣＰＵより前記ユーザ固有データを格納する記憶手段へのアクセス選択信号が入力しても、前記ユーザ固有データを格納する記憶手段へのアクセスを禁止する選択信号を出力するように構成することは、当業者であれば容易に想到し得たことである。
　よって、相違点２及び相違点３は格別のものではない。
　
　上記で検討したごとく、相違点１〜相違点３は格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。 
　 
　したがって、本願発明は、引用発明１、引用発明２、及び前記周知技術に基づいて、当業者が容易に発明できたものである。
　
５．むすび 
　以上のとおり、本願発明は、その出願前日本国内又は外国において頒布された刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　  
　よって、結論のとおり審決する。