(57)【特許請求の範囲】
【請求項１】
下部電極，絶縁層，上部電極を積層した構造を有し，前記下部電極と上部電極間に，上部電極が正電圧になる極性の電圧を印加した際に，前記上部電極表面から真空中に電子を放出する薄膜型電子源において，前記上部電極を，前記絶縁層に接する材料Ａとそれと異なる真空部分に接する材料Ｂとを積層した構造とし，前記材料Ａとして Pt, Th, Zr, Hf, Ru, Mo, Ir, Nb, Ta, Re, Os, W のいずれか
またはこれらの合金を用いたことを特徴とする薄膜型電子源。
【請求項２】
前記材料ＢとしてAu, Ag, Cu, Alのいずれか又はこれらの合金を用いた請求項１記載の薄膜型電子源。
【請求項３】
前記材料ＡとしてPtを用いた請求項２記載の薄膜型電子源。
【請求項４】
前記下部電極は半導体である請求項１乃至３のいずれか一項に記載の薄膜型電子源。
【請求項５】
請求項１乃至４のいずれか一項に記載の薄膜型電子源を有する表示装置において，前記薄膜型電子源は非フォーミング状態で動作するものであることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，金属−絶縁体−金属の３層構造を有し，真空中に電子を放出する電子源およびこれを用いた表示装置に関する。
【０００２】
【従来の技術】
薄膜型電子源とは，上部電極−絶縁層−下部電極の３層構造の薄膜の上部電極−下部電極間に電圧を印加して，上部電極表面から真空中に電子を放出させるものである。上部電極，下部電極に金属を用いたＭＩＭ（金属−絶縁層−金属）型電子源や，一方または両方の電極に半導体を用いたＭＩＳ（金属−絶縁層−半導体）型電子源などがある。ＭＩＭ型電子源については，例えば特開平７−６５７１０号公報に述べられている。薄膜型電子源の動作原理を図２に示した。上部電極１１と下部電極１３との間に電圧を印加して，絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ以上にすると，下部電極１３中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し，絶縁層１２，上部電極１１の伝導帯へ出現する。これらの電子のうち，上部電極１１の仕事関数φ以上のエネルギーを有する電子は，真空中に放出されることになる。下部電極１３から上部電極１１に流れる電流をダイオード電流Ｉｄ，真空中に放出される電流を放出電流Ｉｅと呼ぶと，放射比Ｉｅ／Ｉｄは通常１／１０３〜１／１０５程度である。現在までに，Ａｕ−Ａｌ２Ｏ３−Ａｌ構造においてこの原理による電子放出が観測されている。この電子源は，上部電極１１の表面が環境ガスの付着により汚染して仕事関数φが変化しても電子放出特性には大きな影響がない，などの電子源として優れた性質を有しており，新型電子源として期待されている。
【０００３】
【発明が解決しようとする課題】
絶縁層１２には１〜１０ＭＶ／ｃｍ程度の強い電界が印加されるために，絶縁層１２の劣化が起こり，例えば特開平７−２２６１４６号公報に記されているようにフォーミングが起こって放出電流にノイズが発生したり，さらには絶縁破壊が起こって薄膜型電子源の破壊が起こったりする。
【０００４】
本発明の目的は，絶縁層１２の劣化が起こりにくい薄膜型電子源を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的は，上部電極１１のうち絶縁層１２と接する界面には，昇華エンタルピーが大きい  Ｐｔ，  Ｔｈ，  Ｚｒ，  Ｈｆ，  Ｒｕ，  Ｍｏ，  Ｉｒ，  Ｎｂ，  Ｔａ，  Ｒｅ，  Ｏｓ，  Ｗ  を用い，上部電極１１のうち真空部分に接する表面には，表面安定性や導電性など電子源表面に適した別の材料，例えば  Ａｕ，  Ａｇ，  Ｃｕ，  Ａｌ  などを用いるにより達成できる。
【０００６】
薄膜絶縁体が強電界印加で劣化するメカニズムは，例えばジャーナル・オブ・エレクトロケミカル・ソサイアティー，第１３３巻，第６号，１２４２頁から１２４６頁（Ｊｏｕｒｎａｌ  ｏｆ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ，  Ｖｏｌ．  １３３，  Ｎｏ．  ６，  ｐｐ．  １２４２〜１２４６）に記載されているように，正電圧を印加された電極中の原子が強電界により絶縁体中に拡散すること（エレクトロマイグレーション）に起因することがわかっている。
【０００７】
エレクトロマイグレーションは，正電圧にバイアスされた電極中の金属が絶縁体中に拡散し，それが強電界によりイオン化し，そのイオンが印加電荷により拡散する，というメカニズムで発生する。したがって，金属が原子状になるのに必要なエネルギー，すなわち昇華エンタルピーΔＨｓが大きいほど発生しにくい。したがって，昇華エンタルピーΔＨｓが大きな金属を上部電極１１に用いることにより絶縁層の劣化を抑止することが出来る。
【０００８】
【発明の実施の形態】
表１に種々の金属の昇華エンタルピーと電気抵抗率を示した。
【０００９】
【表１】
0003605911.tif 000002
【００１０】
表１では，昇華エンタルピーの大きさの順に並べてある。後に，実施例で詳述するように，上部電極１１にＡｕを用いた薄膜電子源は劣化しやすいが，Ｐｔを用いると劣化が起こりにくくなり，長寿命化できる。したがって，昇華エンタルピーΔＨｓが  Ｐｔ  の値（１３５  ｋｃａｌ／ｍｏｌ）よりも大きな金属を上部電極１１に用いれば絶縁層劣化を抑止できる。このような特性を有して，かつ薄膜化が可能な金属としてＰｔ，  Ｔｈ，  Ｚｒ，  Ｈｆ，  Ｒｕ，  Ｍｏ，  Ｉｒ，  Ｎｂ，  Ｔａ，  Ｒｅ，  Ｏｓ，  Ｗ  があることが表１からわかる。
【００１１】
薄膜電子源の上部電極材料に要求される特性としては，表面安定性もある。例えば，Ｍｏ  を上部電極に用いた薄膜電子源では，真空中に硫黄  Ｓ  が微量存在しても表面に  ＭｏＳ２  を形成するため表面仕事関数が変化し，電子放出特性が不安定になる。同様に，Ｔａ  を用いると，酸素により酸化が起こる。これに対して，Ａｕ  は化合物を形成しにくいため，真空中の不純物により汚染されにくく，表面安定性に優れている。従来の薄膜電子源の上部電極に  Ａｕ  が多く用いられていた理由の一つはここにある。
【００１２】
また，薄膜電子源では，上部電極１１中でのホットエレクトロンの散乱を避けるために膜厚を２〜１０  ｎｍ  程度に薄くしなければならない。したがって，電気抵抗率が大きな材料を用いると，上部電極１１の抵抗が大きくなり，電流を通じた際，電圧降下が生じて薄膜電子源自体に電圧がかからなくなってしまう。従って，上部電極１１の材料としては抵抗率が小さいものであることが必須である。従来の薄膜電子源において，上部電極１１に主にＡｕが用いられてきたもう一つの理由はこのためである。
【００１３】
表１で電気抵抗率をみると，Ｃｕ，  Ａｇ，  Ａｕ，Ａｌでは  ３  μΩｃｍ以下なのに対し，ΔＨｓが大きい金属では  ５  〜４３  μΩｃｍと抵抗率が大きく，薄膜電子源の上部電極材料としては不適切である。
【００１４】
本発明では，ΔＨｓが大きな材料を絶縁層の上に積層した後（上部電極Ａ），電気抵抗率が小さな材料をそのうえに積層することで（上部電極Ｂ），この問題を解決した。上部電極Ａは導体であるので，上部電極Ｂには電界はかからない。従って，Ｃｕ，  Ａｇ，  Ａｕ，Ａｌなどのエレクトロマイグレーションが起こりやすい材料を用いても絶縁層の劣化を引き起こさない。また，上部電極Ｂが低抵抗なので全面に均一な電圧が印加される。上部電極Ａの膜厚は２〜１０  ｎｍ  程度なので抵抗率が大きな材料であっても上部電極Ｂ−絶縁層１２間に電圧降下を発生させることはない。
【００１５】
一般に昇華エンタルピ−が大きな金属を組み合わせた合金は大きな昇華エンタルピ−を有するので、上部電極Ａの材料としては上記元素の組合せによる合金を用いても本発明の目的を実現できる。さらに、上部電極Ｂについても上記元素を組み合わせた合金を用いても良い。
【００１６】
本発明は，フォーミングがすでに起こっている薄膜型電子源に適用した場合，絶縁破壊による素子破壊を防止するという効果がある。一方，非フォーミング状態にある薄膜型電子源に適用した場合は，フォーミングの発生を防ぐ効果があるのでなお有用である。すなわち，本発明を非フォーミング状態の薄膜型電子源に適用すると，ノイズのない放出電流を長時間にわたって安定的に得ることが出来る。
【００１７】
以下に本発明の実施例を詳述する。
【００１８】
実施例１
本発明の実施例１のＭＩＭ型電子源を図１を用いて説明する。絶縁性の基板１４上に下部電極１３としてＡｌを例えば３０ｎｍの膜厚で形成する。Ａｌの形成には，例えばＲＦマグネトロンスパッタリングを用いる。このＡｌの表面を陽極酸化し，膜厚５ｎｍ程度の絶縁層１２を形成する。陽極酸化の化成電流を小さな値に制限することにより，絶縁層１２の膜質を向上させることができる。次に，ＳｉＯ２やＡｌ２Ｏ３などの絶縁体を化学気相蒸着法（ＣＶＤ法）などにより５０ｎｍ程度の膜厚で蒸着し，保護層１５とする。続いて，ＲＦマグネトロンスパッタリングや蒸着法によりＰｔを３ｎｍ程度成膜し，上部電極Ａ１７とする。そのうえにさらにＲＦマグネトロンスパッタリングや蒸着法によりＡｕを３ｎｍ程度成膜し，上部電極Ｂ１８とする。さらに，膜厚５０ｎｍ程度のＡｕ，  Ａｌ  などを蒸着して電極端子１６とする。
【００１９】
このようにして作製した薄膜型電子放出素子を，真空度１×（１／１０７）  Ｔｏｒｒ  程度の真空槽内にいれて，電極端子１６すなわち上部電極１１をアース電位として，下部電極１３にパルス電圧を印加する。パルス電圧は，図４に示したように，−Ｖｄ１＝−５〜−７Ｖ程度の電圧をパルス幅ｔｗ＝１ｍｓの期間印加して，その次に１ｍｓの期間，Ｖｄ２＝０Ｖの電圧を印加する。この例では，くり返し周期Ｔ＝２ｍｓ，ｔｗ＝１ｍｓであるが，これ以外でもＴ＝２μｓ〜１ｓ程度，ｔｗ＝１μｓ〜５００ｍｓ程度とすれば良い。また，特開平７−２２６１４６号公報に述べられているように，Ｖｄ２＝＋１〜５Ｖ程度の電圧を印加すると，薄膜電子源の動作がいっそう安定化する。
【００２０】
図５はこのように製作した薄膜電子源の放出電流の経時変化を示したものである。実線は，本実施例に従って製作したもの，点線は，従来例として上部電極１１にＡｕの１層構造で製作したものの特性である。従来例では，動作開始後１００分で放出電流が１／１０程度の減少しているのに対し，本発明によるものでは，動作開始後１０分で１／２程度に減少するが，それ以降は安定である。
【００２１】
前述のように，薄膜電子源では上部電極１１の膜厚が薄いほど電子放出特性が向上する。図６はＳｉＯ２上にＡｕまたはＰｔをスパッタリングにより形成した際の膜の電気抵抗率を測定した結果である。Ａｕの膜（図中○）では膜厚が１０ｎｍ以下に薄くなると，抵抗率は上昇し，３ｎｍの膜では導通がなくなってしまう。これは，膜形成初期では，Ａｕは島状成長することに起因する。すなわち，膜厚３ｎｍの蒸着量ではＡｕの島と島が接触しないために導通が出ないわけである。表１からわかるようにＰｔの抵抗率はＡｕの約５倍なので，膜厚が５０ｎｍ程度の場合には，Ｐｔ膜（図中●）の方がＡｕ膜よりも抵抗率は高い。しかし，ＰｔはＳｉＯ２上でも均一な膜を形成するので，膜厚３ｎｍでも抵抗率は増加しない。また，Ａｕは，ＳｉＯ２やＡｌ２Ｏ３などの絶縁体上では島状成長するが，Ｐｔ膜などの金属上では，均一な膜が成長する。そのため，図６に示したように，Ｐｔ薄膜上にＡｕ膜を形成した２層膜（図中▲）では，３ｎｍ膜厚の低抵抗膜が実現できる。このように，本発明によれば，従来よりも薄い上部電極を作成できるために，電子放出比の向上など，電子放出特性の改善を図ることが出来る。
【００２２】
薄膜電子源では，放出電流が下部電極１３−絶縁層１２界面の電界に支配されるので，絶縁層１２の膜厚が薄いほど小さな印加電圧でも電子放出を得ることが出来る。しかし，絶縁層１２が薄いほど，絶縁破壊が起こりやすくなるため，従来の素子構造では４〜５ｎｍ以下にすることは出来なかった。本発明では，絶縁破壊の原因になるエレクトロマイグレーションの発生を抑止するので，絶縁層１２をさらに薄くしても安定に動作させることが可能になった。
【００２３】
図７は，本発明に基づいて，上部電極Ａ１７にＰｔ，上部電極Ｂ１８にＡｕを用い，絶縁層１２膜厚ｄを３ｎｍと５．５ｎｍの２種作成し，その電子放出特性を比較したものである。ｄ＝３ｎｍの場合（図中●）には，ｄ＝５．５ｎｍの場合（図中○）より小さな動作電圧Ｖｄ１で電子放出が起こっており，動作電圧の低減が可能になる。特開平７−１３４９３９号公報に記載されているように，薄膜電子源からの放出電子のエネルギー分散ΔＥは，動作電圧Ｖｄ１と電子放出面の仕事関数φの差に支配されるため，Ｖｄ１が小さいほど単色性の優れた電子ビームが得られる。例えば，上部電極Ｂ１８にφ＝４．８  ｅＶ  の  Ａｕ  を用いた場合には，Ｖｄ１＝５．３  Ｖ  のときΔＥ＝０．３  ｅＶ  という極めて単色性の良いビームが得られ，電子線描画装置などに適用した際に装置の性能を飛躍的に向上させられる。図７をみると，Ｖｄ１＝  ５．３  Ｖ  ではｄ＝  ３  ｎｍ  のものはｄ＝５．５  ｎｍ  のものに比べて１桁大きな放出電流が得られており，本発明が電子ビームの単色性を高めることにも有効であることがわかる。
【００２４】
なお，本実施例において，下部電極１３として高配向膜，または単結晶膜を用いると，それを陽極酸化して形成した絶縁層１２の特性は一層向上し，より高性能な電子放出素子が得られる。また，絶縁層１２を陽極酸化で形成する代わりに，スパッタ法や蒸着法などの気相合成法を用いて形成したＭＩＭ型電子源に対しても本発明の駆動方法は有効である。
【００２５】
本実施例では，上部電極Ａ１７としてＰｔを用いた場合について述べたが，上部電極Ａ１７としてＴｈ，  Ｚｒ，  Ｈｆ，  Ｒｕ，  Ｍｏ，  Ｉｒ，  Ｎｂ，  Ｔａ，  Ｒｅ，  Ｏｓ，  Ｗ  を用いても同様の効果が得られる。
【００２６】
実施例２
本発明の実施例２の金属−絶縁体−半導体（ＭＩＳ）型電子源を図８により説明する。ｎ型Ｓｉ基板を下部電極１３とする。その表面を熱酸化などの方法で酸化し，絶縁層１２を作成する。ＣＶＤ法はスパッタリング法などにより  ＳｉＯ２  膜を  ５０  ｎｍ  程度の膜厚で蒸着し，保護層１５とする。そのうえに，ｒｆマグネトロンスパッタリングなどの方法で，Ｐｔ薄膜を形成して上部電極Ａ１７とし，さらにＡｕ薄膜をスパッタ成膜して上部電極Ｂ１８とする。最後に膜厚  ５０  ｎｍ  程度の  Ａｕ，  Ａｌ  などを蒸着して電極端子１６とする。このように作成した金属−絶縁体−半導体（ＭＩＳ）型電子源についても本発明は有効である。
【００２７】
実施例３
本発明の実施例３の表示素子を図９及び図１０を用いて説明する。ガラスなど絶縁性の基板１４上に，下部電極１３をｒｆスパッタリングなどにより形成する。この際，マスクを用いたり，あるいは，フォトリソグラフィーとエッチングを併用することにより，図１０に示したようにパターン化する。続いて，陽極酸化により絶縁層１２を形成する。次に，スパッタリングなどの方法で，ＳｉＯ２などの絶縁層を形成し，保護層１５とする。保護層１５は，下部電極１３の端部に電界が集中して絶縁破壊が発生するのを防ぎ，素子を長寿命化する働きがある。  次に，スパッタリングにより，膜厚３ｎｍ程度のＩｒを形成して上部電極Ａ１７とする。上部電極Ａ１７は，図１０に示すように，下部電極１３との交点のみに形成する。こうすると，上部電極Ａ１７と下部電極１３との間の浮遊容量を小さくすることが出来，素子の高速駆動が容易になる。さらに上部電極Ａ１７と同じパターンで膜厚  ３  ｎｍ程度のＡｕをスパッタリングにより形成し上部電極Ｂ１８とする。続いて，Ａｕなど導電率の高い材料を，図１０のパターンで膜厚５００ｎｍ程度形成し，上部電極バスライン３２とする。
【００２８】
面板１１０にはガラスなど透光性のものを用い，表面に透光性の加速電極１１２として  ＩＴＯ  （Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）を面板全面に形成する。加速電極１１２の上に蛍光体１１４を塗布する。蛍光体１１４としては，低速電子線でも発光効率が高い材料，例えばＺｎＯ：Ｚｎを用いるとよい。このようにして加速電極１１２と蛍光体１１４を形成した面板１１０を，薄膜電子源を形成した基板１４と２００μｍ程度の間隔を保った配置で封着する。基板１４と面板１１０とで挟まれた空間を真空に排気して，表示装置パネル１００が完成する。
【００２９】
図１１はこのようにして製作した表示装置パネル１００の駆動回路への結線図である。下部電極１３は下部電極駆動回路４１へ結線し，上部電極バスライン３２は上部電極駆動回路４２に結線する。加速電極１１２は加速電極駆動回路４３へ結線する。ｎ番目の下部電極１３Ｋｎとｍ番目の上部電極バスライン３２Ｃｍの交点のドットを（ｎ，ｍ）で表すことにする。
【００３０】
図１２は，各駆動回路の発生電圧の波形を示す。図１２には記されていないが，加速電極１１２には４００Ｖ程度の電圧を常時印加する。時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず，したがって，蛍光体１１４は発光しない。時刻ｔ１において，下部電極１３Ｋ１には−Ｖ１なる電圧を，上部電極バスライン３２Ｃ１，Ｃ２には＋Ｖ２なる電圧を印加する。ドット（１，１），（１，２）の下部電極１３−上部電極Ａ１７間には（Ｖ１＋Ｖ２）なる電圧が印加されるので，（Ｖ１＋Ｖ２）を電子放出開始電圧以上に設定しておけば，この２つのドットの薄膜電子源からは電子が真空中に放出される。放出された電子は加速電極１１２に印加された電圧により加速された後，蛍光体１１４にぶつかり，蛍光体を発光させる。時刻ｔ２において，下部電極１３Ｋ２に−Ｖ１なる電圧を印加し，上部電極バスライン３２Ｃ１にＶ２なる電圧を印加すると，同様にドット（２，１）が点灯する。このようにして，図１２の電圧波形を印加すると，図１１の斜線を施したドットのみが点灯する。このようにして，上部電極バスライン３２に印加する信号を変えることにより所望の画像または情報を表示することが出来る。また，上部電極バスライン３２への印加電圧Ｖ１の大きさを適宜変えることにより，階調のある画像を表示することが出来る。
【００３１】
既に述べたように本発明により得られる薄膜電子源では，フォーミングの発生を抑止できるので，ノイズのない放出電流が得られる。したがって，これを用いた表示装置ではチラツキのない安定した画像が得られる。
【００３２】
【発明の効果】
以上のように，ＭＩＭ型またはＭＩＳ型薄膜電子源において，上部電極を２種の金属薄膜で形成し，そのうち絶縁層に接する膜を  Ｐｔ，  Ｔｈ，  Ｚｒ，  Ｈｆ，  Ｒｕ，  Ｍｏ，  Ｉｒ，  Ｎｂ，  Ｔａ，  Ｒｅ，  Ｏｓ，  Ｗ  の単体または合金の金属で形成してエレクトロマイグレーションの発生を抑止し，真空に接する膜を高導電性や表面安定性など表面材料として適したもの，例えばＡｕ，  Ａｇ，  Ｃｕ，  Ａｌ  などを用いることにより，長時間動作させても劣化が起こらない薄膜電子源を実現できた。また動作電圧の低減や低エネルギー分散かつ高放出電流といった薄膜電子源の特性向上も同時に実現できた。さらに，この薄膜電子源を画像表示装置に適用することにより，チラツキのない安定した画像を表示できた。
【図面の簡単な説明】
【図１】本発明の実施例１のＭＩＭ型電子源の断面図である。
【図２】薄膜型電子源の動作原理を示した図である。
【図３】従来の薄膜電子源の断面図である。
【図４】本発明の実施例１で用いる駆動電圧波形図である。
【図５】本発明の実施例１の薄膜電子源の放出電流の安定性を示した図である。
【図６】本発明の実施例１の薄膜電子源の絶縁膜上に形成した金属薄膜の電気抵抗率の膜厚依存性を示した図である。
【図７】本発明の実施例１の薄膜電子源の放出電流の動作電圧依存性を示した図である。
【図８】本発明の実施例２のＭＩＳ型電子源の断面図である。
【図９】本発明の実施例３の表示装置パネルの断面図である。
【図１０】本発明の実施例３の表示装置パネルの電極配置図である。
【図１１】本発明の実施例３の表示装置パネルの駆動回路への結線図である。
【図１２】本発明の実施例３の表示装置の駆動電圧波形図である。
【符号の説明】
１０・・・真空，１１・・・上部電極，１２・・・絶縁層，１３・・・下部電極，１４・・・基板，１５・・・保護層，１６・・・電極端子，１７・・・上部電極Ａ，１８・・・上部電極Ｂ，２０・・・電源，３２・・・上部電極バスライン，１００・・・表示装置パネル，１１０・・・面板，１１２・・・加速電極，１１４・・・蛍光体，４１・・・下部電極駆動回路，４２・・・上部電極駆動回路，４３・・・加速電極駆動回路。
【図１】
0003605911.tif 000003
【図２】
0003605911.tif 000004
【図３】
0003605911.tif 000005
【図４】
0003605911.tif 000006
【図５】
0003605911.tif 000007
【図６】
0003605911.tif 000008
【図７】
0003605911.tif 000009
【図８】
0003605911.tif 000010
【図９】
0003605911.tif 000011
【図１０】
0003605911.tif 000012
【図１１】
0003605911.tif 000013
【図１２】
0003605911.tif 000014