【事件の表示】
　特願２００１−５４５３５８「短チャネルデバイスを製造する方法、短チャネル長ＭＯＳＦＥＴデバイスを製造する方法、短チャネル長ＭＯＳＦＥＴデバイス、短チャネルデバイス、ＭＯＳＦＥＴデバイスおよびＣＭＯＳ回路」拒絶査定不服審判事件〔平成１３年　６月２１日国際公開、ＷＯ０１／４５１５７、平成１５年　５月２０日国内公表、特表２００３−５１７２１０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１２年１２月１５日（パリ条約による優先権主張外国庁受理１９９９年１２月１６日、米国）を国際出願日とする出願であって、平成１８年６月５日付けで拒絶査定がなされ、これに対して同年９月５日に拒絶査定に対する審判請求がなされ、同年１０月５日付けで手続補正がなされ、その後、当審において平成２０年１１月１１日付けで審尋がなされたものである。
　　
第２．本願発明
　本願の請求項に係る発明は、平成１８年１０月５日付けの手続補正により発明の名称が補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１ないし１１１に記載される事項により特定されるものであると認められるところ，その内の請求項１０６に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。　 
　 
「【請求項１０６】　半導体基板上のゲート電極と、
　該半導体基板上のソース電極およびドレイン電極であって、該ソース電極および該ドレイン電極のうちの少なくとも一方は、金属である、ソース電極およびドレイン電極と、
　該半導体基板と該金属ソース電極および／または該金属ドレイン電極のうちの一方との間の界面層と
　を備えた、ＭＯＳＦＥＴデバイス。」　
　
第３．刊行物に記載された発明
　刊行物１：特表昭６２−５０００６１号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日の前に日本国内で頒布された特表昭６２−５０００６１号公報（以下、「刊行物１」という。）には、図１ないし図９とともに、以下の事項が記載されている。
　
「１．　半導体本体１０の上に形成されたショットキー層ソース電極（１６）；ゲート絶縁層（１２）によって該半導体本体から分離されたゲート電極層（１３）；および該ゲート電極の側壁を覆う側壁絶縁層（１４）を持つＭＯＳトランジスタ構造において、
　該トランジスタのソース電極（１６）が該側壁絶縁層の下をえぐり該ゲート電極層のエッジと所定の関係に終端する該半導体本体内の空洞内に延び、これを満たすことを特徴とするトランジスタ。
２．　請求の範囲第１項に記載のトランジスタにおいて、該半導体本体がシリコンであり、該ゲート絶縁層が二酸化シリコンであり、該ゲート電極層が多結晶シリコンであり、そして該ソース電極層が金属ケイ化物であることを特徴とするトランジスタ。」(特許請求の範囲)
「
発明の分野
　本発明は半導体デバイス、より詳細にはショットキー層電極領域を持つＭＯＳ（金属酸化物半導体）電界効果形トランジスタに関する。
発明の背景
　あるタイプの金属および金属に類似する材質から構成される層（“ショットキー層”）はこれらと半導体本体との界面のところにショットキーバリアを形成する特性を持ち、これらショットキー層は幾つかの重要な特性、例えば、漏れ電流が低い等を持つｐ−チャネルＭＯＳトランジスタ内のソースおよび／あるいはドレン電極として使用できることが知られている。しかし、このショットキー層トランジスタではこのソースおよび／あるいはドレン領域とゲート電極のエッジとを整合させることが問題となる。本発明の目的はこの問題を解決することにある。
発明の要約
　本発明の１つの実施態様においては、シリコン半導体本体の主表面上にショットキーソースおよび／あるいはドレン電極層、並びに絶縁材質層にて覆われたゲート電極を持つＭＯＳＦＥＴデバイス構造が提供される。このソースおよび／あるいはドレン電極層はそれぞれこの本体内のくぼみの中に延びる。このくぼみは絶縁されたゲート電極構造の下に延び、これによってソースおよび／あるいはドレン領域とゲート電極のエッジとの間の整合が達成される。ショットキー電極がショットキーバリアを作るか、あるいは抵抗接触を作るかは後に説明されるごとくコンタクトされる半導体材質の導電率に依存する。
図面の簡単な説明
　第１図から第１０図は、本発明の特定の実施態様に従う一例としてのｐ−チャネルＭＯＳＦＥＴ構造の部分を製造するためのさまざまな段階でのこの構造の断面図を示し；・・・　
　第５図から第８図は、第１図から第４図並びに第９図および第１０図に示される構造の左側部分を拡大図にて示す。
詳細な説明
　第１図に示される加工物は周知のプロセスにて製造され、ｎタイプのエピタキシャル表面層１０、“電界酸化物”として知られる厚い酸化物層１１、終局的にはゲート誘電層を形成する薄い酸化物層１２、およびポリシリコンのゲート電極層１３を含む。　
　次に（第２図）ポリシリコン層１２の露出された上面および側面について、この層に薄いシリコン酸化物カバー層１４を生成するために従来の酸化ステップが実行される。・・・　
　次に薄い酸化物層１２１の露出された部分と薄い酸化物層１４の（側壁部分でなく）上の部分が周知のＣＨＦ３（フレオン２３）によって生成されるプラズマ内のフッ化物イオン（Ｆ＋）による化学的反応性バック　スパッタリング（反応性イオンエッチング）などの異方性エッチングステップによって完全に除去される。・・・
　次に第４図に示されるごとく、ｎ−タイプ表面層１０のこのとき露出されている上面層の等方性エッチングステップが遂行され、・・・。次に第５図に示されるごとく、正に電荷されたアルゴンイオンがプラチナ陰極ターゲット３１に向けられ、製造される構造の上面にプラチナ層３２，３３および３４の異方性被着が行なわれる。・・・この構造物は被着されたプラチナがプラチナケイ化物とならないようにこの異方性プラチナ被着の際に、好ましくは約２００℃あるいはこれ以下に保持される。
　次にスパッタリング　プロセスが反復されるが、これはプラチナ層３２，３３および３４が除去され、酸化物層１１および１４の下側の空洞内に被着物３５および３６（第６図）として再分配するために行なわれる。・・・
　次に第７図に示されるごとく、ＡＣ電圧Ｅ２が典型的には約５００ボルト　ピークピークに減少され、これによってプラチナ層４１，４２および４３が製造中の構造の上面に異方的に被着される。ここでも、この構造の温度はプラチナケイ化物を生成されないように約２００℃以下に保持される。　
　次にプラチナを焼結してプラチナケイ化物を生成するため、この構造物が適当な雰囲気内、例えば、１５パーセントの酸素が混合されたアルゴンガス内で、典型的には約６２５℃の温度にて熱処理される。層４２および４３内のプラチナは、これらがシリコンを覆うためプラチナケイ化物層１５および１６（第８図）となる。しかし、層４２の最も左側の部分はシリコンを覆わないため基本的にプラチナのままにとどまる。次に、プラチナケイ化物でなくプラチナが、例えば、王水による湿式エッチングにて典型的には約８０℃にて除去され、これによってプラチナケイ化物層１５および１６が残る。　
　ケイ化物生成プロセスの際に、層４３（１６）は周囲のシリコン内に拡張される。寸法および処理パラメータを適当に選択することによって、この拡張の結果として、層１６（ソース領域）の右エッジをゲート電極１３の左エッジとほぼ整合することができる。必要であれば、このデバイスのドレン領域１７（第９図）についても同様な結果を得ることができる。このような整合が達成できることは、本発明の重要な特徴である。　
　プラチナケイ化物層１５，１６および１７の生成の後、製造中の構造物の上面の選択された領域が、下側のプラチナケイ化物層１５　を露出するための開口部を持つ周知の絶縁層２２（第９図）によって被覆される。次に、第１０図に示されるように、それぞれゲート電極並びにソース領域およびドレン領域へのコンタクト１８，１９および２０が提供される。」（第２頁右上欄第３行ないし第３頁右下欄第２１行）
　
　ここで、「ショットキーソースおよび／あるいはドレン電極層」が、「ショットキーソース電極層またはショットキードレン電極層、ショットキーソース電極層およびショットキードレン電極層」を意味することは明らかである。
　よって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。
　
　「半導体本体上に形成されたゲート電極１３と、
　前記半導体本体の主表面上に形成されたショットキーソース電極層またはショットキードレン電極層、前記ショットキーソース電極層およびショットキードレン電極層を備え、前記ショットキーソース電極層および前記ショットキードレン電極層はいずれもプラチナケイ化物であることを特徴とするＭＯＳＦＥＴトランジスタ。」
　
第４．本願発明と刊行物発明の対比
　本願発明と刊行物発明とを対比する。
１．刊行物発明の「半導体本体」は、本願発明の「半導体基板」に相当するから、刊行物発明の「半導体本体上に形成されたゲート電極１３」は、本願発明の「半導体基板上のゲート電極」に相当する。
２．刊行物発明の「プラチナケイ化物」が「金属」であることは明らかであるから、刊行物発明の「前記半導体本体の主表面上に形成された」「ソース電極層または」「ドレン電極層、前記」「ソース電極層および」「ドレン電極層を備え、前記」「ソース電極層および前記」「ドレン電極層はいずれもプラチナケイ化物であること」は、本願発明の「該半導体基板上のソース電極およびドレイン電極であって、該ソース電極および該ドレイン電極のうちの少なくとも一方は、金属である、ソース電極およびドレイン電極」に相当する。
３．刊行物発明の「ＭＯＳＦＥＴトランジスタ」は、本願発明の「ＭＯＳＦＥＴデバイス」に相当する。
　
　したがって、本願発明と刊行物発明とは、
「半導体基板上のゲート電極と、
　該半導体基板上のソース電極およびドレイン電極であって、該ソース電極および該ドレイン電極のうちの少なくとも一方は、金属である、ソース電極およびドレイン電極と　
　を備えた、ＭＯＳＦＥＴデバイス。」
である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「該半導体基板と該金属ソース電極および／または該金属ドレイン電極のうちの一方との間の界面層」との構成を備えるのに対し、
　刊行物発明は、「前記半導体本体の主表面上に形成されたショットキーソース電極層またはショットキードレン電極層、前記ショットキーソース電極層およびショットキードレン電極層を備」えているが、上記構成を備えていることが特定されていない点。
　
第５．当審の判断
１．本願の明細書の発明の詳細な説明には、「界面層」について以下のアの記載があり、また、平成１８年４月２４日に補正された特許請求の範囲には、以下のイの記載がある。
ア　「【００４２】
  （限定しないショットキー）
　本明細書中の議論の全体に渡って、ＩＣ製造に関する「ショットキー」バリアなどの接触について参照することを提供する実施例がある。本発明は、本発明の教示に影響を与える際に使用され得るどんな種類のショットキーの界面に関しても、いかなる制限を認めない。従って、本発明は、任意の形態の導電性金属で作り出されるこれらの種類の接合点を特に予測する。
    【００４３】
　付け加えると、従来のショットキーの接合点は急峻であるが、本発明は、いくつかの状況において、界面層がシリコン基板と実際のショットキーバリア金属との間に利用され得ることを特に予測する。従って、本発明は、本発明のインプリメントに役立つ「ショットキーのような」接合点およびショットキーの接合点と等価なものを特に予測する。さらに、界面層は、導体、半導体、および／または、絶縁体のような特性を有する金属を含み得る。」
イ　「【請求項１０７】　前記界面層は、少なくとも前記ゲート電極に近接する領域内にある、請求項１０６に記載のデバイス。
【請求項１０８】　前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間のショットキー接合点全体またはショットキーのような接合点全体は、前記界面層を組み込んでいる、請求項１０６に記載のデバイス。
【請求項１０９】　少なくとも前記ゲート電極に近接する領域において、前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間のショットキー接合点またはショットキーのような接合点は、前記界面層を組み込んでいる、請求項１０６に記載のデイバス。
【請求項１１０】　前記界面層を有する前記金属ソース電極および／または前記金属ドレイン電極のうちの少なくとも一方は、前記半導体基板に対してショットキー接合点またはショットキーのような接合点を形成する、請求項１０６に記載のデバイス。
【請求項１１１】　前記界面層は、絶縁体を含む、請求項１０６に記載のデバイス。　」
２．上記１．イの本願の請求項１０７ないし１１１の記載から、「界面層」について以下のことが言える。
ウ　「前記界面層は、少なくとも前記ゲート電極に近接する領域内にある」こと。
エ　「前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間のショットキー接合点全体またはショットキーのような接合点全体は、前記界面層を組み込んでいる」こと。
オ　「少なくとも前記ゲート電極に近接する領域において、前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間のショットキー接合点またはショットキーのような接合点は、前記界面層を組み込んでいる」こと。
カ　「前記界面層を有する前記金属ソース電極および／または前記金属ドレイン電極のうちの少なくとも一方は、前記半導体基板に対してショットキー接合点またはショットキーのような接合点を形成する」こと。
キ　「前記界面層は、絶縁体を含む」こと。
３．上記１．アの【００４３】段落の「従来のショットキーの接合点は急峻であるが、本発明は、いくつかの状況において、界面層がシリコン基板と実際のショットキーバリア金属との間に利用され得ることを特に予測する。」との記載から、本願発明の「界面層」がシリコン基板とショットキーバリア金属との接点（ショットキーの接合点）における層を意味していると解され、また、上記２．ウないしキの記載より、本願発明に関して、「前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間の
ショットキー接合点またはショットキーのような接合点は、前記界面層を組み込んでいる
前記界面層を有する前記金属ソース電極および／または前記金属ドレイン電極
は
ショットキー接合点またはショットキーのような接合点を形成する
４．一方、刊行物１には、「あるタイプの金属および金属に類似する材質から構成される層（“ショットキー層”）はこれらと半導体本体との界面のところにショットキーバリアを形成する特性を持」つこと（第２頁右上欄第８行ないし第１１行）が記載され、また、刊行物発明は、「前記半導体本体の主表面上に形成されたショットキーソース電極層またはショットキードレン電極層、前記ショットキーソース電極層およびショットキードレン電極層を備」えている。
５．上記３．及び４．より、刊行物発明の「前記半導体本体の主表面上に形成されたショットキーソース電極層またはショットキードレン電極層、前記ショットキーソース電極層およびショットキードレン電極層を備」えることは、上記オの「前記半導体基板と前記金属ソース電極および前記金属ドレイン電極のうちの少なくとも一方との間のショットキー接合点またはショットキーのような接合点」を備えることと同等であり、結局、本願発明の「該半導体基板と該金属ソース電極および／または該金属ドレイン電極のうちの一方との間の界面層」を備えることとも同等であると言える。
６．したがって、相違点１については、刊行物発明と本願発明は実質的に相違しておらず、仮に実質的な相違点であるとしても、刊行物発明が、本願発明の如く「該半導体基板と該金属ソース電極および／または該金属ドレイン電極のうちの一方との間の界面層」との構成を備えるようにすることは当業者が何ら困難性なくなし得たものである。
　
　よって、本願発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。 
　 
第６　むすび 
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。 
　よって、結論のとおり審決する。