(57)【特許請求の範囲】
【請求項１】
真空容器中に、
電界放出エミッタ又はアレイを形成したカソード基板と、
エミッタ材料からなる基板、又は前記エミッタ材料を薄膜又は厚膜で形成したアノード基板を対向させて配置し、
前記カソード基板とアノード基板間に所定レベルの駆動電圧を印加して、前記カソード基板から放出される電子線を前記アノード基板に射突させることにより、前記エミッタ材料を電子線のエネルギーや加熱により蒸発させ、さらにイオン化させて、前記電界放出エミッタに電界蒸着させることを特徴とする電界放出素子の製造方法。
【請求項２】
前記駆動電圧を印加した状態で、前記真空容器中に１０-2乃至１０-6TorrでＨ又は／及びＡｒを導入することを特徴とする請求項１に記載の電界放出素子の製造方法。
【請求項３】
前記駆動電圧を印加した状態で、前記アノード基板を裏面から抵抗加熱又は輻射加熱又はレーザ加熱することを特徴とする請求項２記載の電界放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放出素子の製造方法に関するものである。
【０００２】
【従来の技術】
金属または半導体表面の印加電界を１０９  ［Ｖ／ｍ］程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放出が行われるようになる。これを電界放出（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ）と呼び、このような原理で電子を放出するカソードを電界放出カソード（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｃａｔｈｏｄｅ）（以下、ＦＥＣという）と呼んでいる。
【０００３】
近年、半導体加工技術を駆使して、ミクロンサイズの電界放出カソードからなる面放出型の電界放出カソードを作製することが可能となっており、電界放出カソードを基板上に多数個形成したものは、その各エミッタから放出された電子をアノード基板に形成されている蛍光面に照射することによってフラットな表示装置や各種の電子装置を構成する素子として期待されている。
【０００４】
図９はカソード基板及びアノード基板の構成例を示す図である。
カソード基板１００は、ガラス等の基板１０１上に、金属層からなるカソード１０２、アモルファスシリコン等からなる抵抗層１０３、シリコンを熱酸化させて形成した絶縁層（ＳｉＯ２  層）１０４、及び、ニオブ等の金属層からなるゲート１０５を蒸着等により順次形成する。
さらに、ゲート１０５上にフォトレジスト（図示せず）を塗布した後、パターニング及びエッチングを行い、図示するようにゲート１０５及び絶縁層１０４に開口部１０６を形成する。
【０００５】
次に、フォトレジストを除去し、基板１０１を回転させながら、基板面に対して斜め方向からアルミニウムを回転蒸着させることにより剥離層（図示せず）の蒸着を行う。すると、剥離層は開口部１０６の中には蒸着されずにゲート１０５の表面にのみ選択的に蒸着されることになる。
さらに、剥離層の上から、例えばモリブデンを堆積させると、剥離層の上に堆積層が、エッチングにより開けた開口部１０６の中に、エミッタ１０７がコーンの形状で堆積する。この後、ゲート１０５上の剥離層及び堆積層をエッチングにより除去すると図示されているような構造のＦＥＣが得られる。
【０００６】
この図に示すＦＥＣは、半導体集積化技術を用いて製作すると、コーン状のエミッタ１０７とゲート１０５との距離をサブミクロンとすることが出来るため、エミッタ１０７とゲート１０５間に数１０ボルトの電圧を印加することによりエミッタ１０７から電子を放出させることが出来るようになる。
なお、基板１０１上にＦＥＣを多数集積化する場合に、各エミッタ１０７間のピッチは５ミクロンないし１０ミクロンとして製作することが出来るため、数万から数１０万個のＦＥＣを１枚のカソード基板１００上に設けることが出来る。
【０００７】
また、アノード基板１１０は、例えばガラス等で形成された基板１１１上に、例えばＩＴＯ等からなる透明の導電膜１１２が形成され、さらに、例えば緑色を発光するＺｎＯ等の蛍光体１１３が塗布されている。
そして、カソード基板１００とアノード基板１１０は例えば２００μｍ程度のギャップを保ち真空封止されている。
【０００８】
このように、面放出型のＦＥＣを製作することが可能となっており、このＦＥＣ素子は蛍光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に適用することが提案されている。
【０００９】
図１０に、このような面放出型のＦＥＣ素子の斜視図を示す。
この図において、基板１０１上にカソード１０２が形成されており、このカソード１０２の上には抵抗層１０３が形成されている。そして、この抵抗層１０３上にコーン状のエミッタ１０７が形成されている。さらに、カソード１０２上に絶縁層１０４を介してゲ−ト１０５が設けられており、ゲート１０５に設けられた丸い開口部１０６からコーン状のエミッタ１０７の先端部分が臨んでいる。
【００１０】
このように形成された面放出型のＦＥＣにおいて、ゲート１０５とカソード１０２との間に数十ボルトの駆動電圧ＶＧＥを印加すると、エミッタ１０７から電子が放出され、エミッタ１０７から放出された電子は、ゲート１０５上に離隔して配置され、アノード電圧ＶＡ  の印加されたアノード基板１１０の導電膜１１２により捕集される。
この場合、導電膜１１２がエミッタ１０７から放出された電子を補集することにより、導電膜１１２上に塗布されている蛍光体１１３が励起されて発光させることができる。
【００１１】
【発明が解決しようとする課題】
ところで、このようなＦＥＣにおいて、各種省電力化の手段が考えられている。
例えば、カソード基板１００側において、
１．ゲート１０５とエミッタ１０７の間隔を狭める。
２．エミッタ１０７を形成する材料に低仕事関数の材料を用いる。
３．エミッタ１０７の曲率半径を小さくする。
４．エミッションの放出面積を大きくする。
等の、各手段が挙げられる。
【００１２】
例えば上記第２の手段において、エミッタ１０７は加工性等の理由からモリブデン等によって形成されている。これは、モリブデンのアスペクト比（エミッタ１０７が堆積する高さ／エミッタ１０７の底辺）が１：１程度であるために、エミッタ１０７を作製する上で適した材質とされているためである。
しかしながら、モリブデンは仕事関数において優れた材質とはいえないためため、省電力化を実現するのは困難である。また、例えばモリブデン以外の低仕事関数の材料を用いると加工性が劣化して、エミッタ１０７を所定の形状とすることが困難になるという問題がある。
【００１３】
また、最近では例えばダイヤモンドライクカーボン等をエミッタ材料として用いることが考えられているが、膜としての製造上の問題によりエミッタ１０７の先端に選択的にコーティングすることは困難である。したがって、特にゲート１０５を形成した後でコーティングを行うことは困難である。このため２極管構造となってしまい低電圧駆動を達成することができない。
そこで、エミッタ１０７の先端に特定の材料をコーティングすることが考えられているが、ゲート１０５とエミッタ１０７の間隔が狭くなりショートが発生しやすくなり、実用的なものではなくなってしまうという問題がある。
【００１４】
【課題を解決するための手段】
本発明はこのような問題点を解決するためになされたもので、真空容器中に、電界放出エミッタ又はアレイを形成したカソード基板と、エミッタ材料からなる基板、又は前記エミッタ材料を薄膜又は厚膜で形成したアノード基板を対向させて配置し、前記カソード基板とアノード基板間に所定レベルの駆動電圧を印加して、前記カソード基板から放出される電子線を前記アノード基板に射突させることにより、前記エミッタ材料を電子線のエネルギーや加熱により蒸発させ、さらにイオン化させて、前記電界放出エミッタに電界蒸着させて電界放出素子を製造する。
【００１５】
さらに、前記駆動電圧を印加した状態で、前記真空容器中に１０-2乃至１０-6TorrでＨ又は／及びＡｒを導入する。
また、前記駆動電圧を印加した状態で、前記アノード基板を裏面から抵抗加熱又は輻射加熱又はレーザ加熱する。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
図１は本実施形態の電界放出素子の製造工程として真空容器の中にカソード基板とアノード基板を対向させて配置した状態を示す図である。
図１に示されているように真空容器０の内部に、エミッタ８、８、８・・・、ゲート６等が形成されているカソード基板１と、図２で詳しく説明するようにカソード基板１との対向面に低い仕事関数とされるエミッタ材料（例えばＣ又はＣＨ系の混合物、又は炭化物、又は窒化物、又は硼化物等）による薄膜又は厚膜が形成されているアノード基板１０を対向配置した状態で、駆動電圧ＶＧＥ及びアノード電圧ＶＡ  を印加する。このとき、エミッタ８、８、８・・・から引き出された電子がアノード基板１に衝突し、その衝突エネルギーによって叩出されたエミッタ材料の粒子がエミッタ８、８、８・・・の先端部に沈着する。            これによってアノード基板１０に積層されているエミッタ材料が電界蒸着によってエミッタ８、８、８・・・の先端に付着し、エミッタ８、８、８・・・の表面をコーティングすることになる。
【００１７】
図２（ａ）（ｂ）（ｃ）は図１に示す任意のエミッタ８を拡大して示す図であり、これらの摸式図にしたがって本実施形態の電界放出素子の製造工程を説明する。なお、カソード基板１は、先に図９に示したカソード基板１００と同等の構成とされ、基板２、カソード３、抵抗層４、絶縁層５、ゲート６、開口部７、エミッタ８は、基板１０１、カソード１０２、抵抗層１０３、絶縁層１０４、ゲート１０５、開口部１０６、エミッタ１０７に対応している。
また、本発明では製造工程において図９で説明したような蛍光体が形成されていない専用のアノード基板１０を用いている。このアノード基板１０においては、基板１１、導電膜１２は、基板１１１、導電膜１１２に対応しているが、導電膜１２の表面には、例えばＣ又はＣＨ系等の低仕事関数のエミッタ材料からなる成膜層１３が形成されている。
【００１８】
図２（ａ）に示されているように、このようにして形成されているカソード基板１とアノード基板１０を図１に示したように真空容器０内に配置し、駆動電極ＶＧＥ及びアノード電圧ＶＡ  を印加することにより、エミッタ８から放出された電子線をアノード基板１０に照射する。これにより、電子線のエネルギーや加熱などによって、図２（ｂ）に矢印で示されているように成膜層１３を形成するエミッタ材料が蒸発すると共にエミッタからの電子線によってイオン化する。そしてイオン化したエミッタ材料は図２（ｃ）に示されているようにしてエミッタ８の先端に選択的に電界蒸着する為、エミッタ８の先端部分に選択的に膜９が形成されるようになる。
【００１９】
なお、膜９を蒸着する際に蒸着効率が悪い場合は、図１に矢印示されているように、例えば１０−２〜１０−６ＴｏｒｒでＨ又は／及びＡｒを真空容器０中に導入して蒸着を活性化させることも可能である。さらに、アノード基板１０を裏面から、例えば抵抗加熱、又は輻射加熱、又はレーザ加熱等によって加熱することでも蒸着を活性化することもできる。また、成膜層１３を導電性のあるエミッタ材料で構成することで、導電膜１２として兼用することもできる。
さらに、上記したように成膜層１３として例えばＣ又はＣＨ系のエミッタ材料を用いた場合、膜９を成膜した後にカソード基板をレーザ加工やプラズマ加工等を施すことによって、ダイヤモンド状薄膜に状態変化させることができ、エミッタ８の先端に微小な突起模様を形成すると、低真空度でもより安定した電子ビームの放出を行うエミッタ形成が可能になる。
【００２０】
また、上記した例では、成膜層１３として例えばＣ又はＣＨ系の材料を用いる例を挙げたが、この他にも、例えばＣｓ、Ｂａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｃａ、Ｙ、Ｇｄ、Ｃｅ、Ｎｄ、Ｔｈ、Ｐｒ、Ｎｂ、Ｌａ、Ｅｕ、Ｔａ、Ｔ、Ｈｆ、及びこれらの混合物又は炭化物又は窒化物又は硼化物等を用いることが可能である。
【００２１】
このように、図２（ａ）（ｂ）（ｃ）で説明した工程を経て製造されたカソード基板１を、図３（ａ）に示されてるように通常使用時のアノード基板２０と組み合わせることによってＦＥＤが形成されることになる。
アノード基板２０は図９に示したアノード基板１１０に対応しており、導電膜２２、蛍光体２３が形成されている。そして図示されているように、ゲート電圧ＶＧＥ、アノード電圧ＶＡ  を印加すると導電膜２２に塗布されている蛍光体２３が励起され発光するようになる。なお、開口部７を正面から拡大して摸式的に示すと図３（ｂ）に示されているように、その中心部にエミッタ８に蒸着された膜９が観察される。そしてこの膜９をさらに拡大して示すと、図３（ｃ）に示されているようにエミッタ８の先端を中心としてエミッタ材料がコーティングされていることが観察される。
【００２２】
次に、本発明の第二の実施形態を説明する。
図４は第二の実施形態の電界放出素子の製造工程として真空容器の中にカソード基板とアノード基板を対向させて配置した状態を示す図である。
第二の実施形態では、図４に示されているように真空容器０の内部に、カソード基板１と、このカソード基板１に対向するようにアノード基板３０を配置するが、ここではアノード基板３０として、非常に安定した、例えばＷ、Ｔａ、Ｎｂ等の高融点金属を用い真空容器０内に、例えばＣＨ４  、Ｃ２  Ｈ２  、Ｃ２  Ｈ５  ＯＨ、ＣＨ３  ＯＨ等の炭化水素系ガスを１０−２〜１０−６Ｔｏｒｒで導入している。
そして図５で詳しく説明するように、駆動電圧ＶＧＥ及びアノード電圧ＶＡ  を印加することにより、炭化水素系ガスのイオンが選択的にエミッタ８の先端に付着させることで、エミッタ８の先端に選択的にＣＨ系の膜を形成するようにしている。
【００２３】
図５（ａ）（ｂ）（ｃ）は図４に示す任意のエミッタ８を拡大して示す図であり、これらの摸式図にしたがって第二の実施形態の電界放出素子の製造工程を説明する。なお、この図に示すアノード基板３０もアノード基板１０と同様に製造時における専用の基板とされ、先に述べたように、高融点金属製の基板３１、及び導電膜３２によって構成されている。
【００２４】
このようにして形成されているカソード基板１とアノード基板３０を図５に示したように真空容器０内に配置し、駆動電極ＶＧＥ及びアノード電圧ＶＡ  を印加するとともに真空容器０内に炭化水素系ガスを導入する。
これにより、真空容器０内に導入された炭化水素系ガスがイオン化して、図５（ｂ）に矢印で示されているようにエミッタ８の先端に選択的に付着することになる。そして図５（ｃ）に示されているように、エミッタ８の先端には低炭素
（例えばＣＨ系）の膜３３が形成されるようになる。さらに、この後に例えばレーザ加熱、プラズマ加熱等を施すことによって、安定したダイヤモンドライクカーボンに状態変化させることが可能である。
【００２５】
図６は図４に示す真空容器０（真空チャンバー）に炭化水素系ガスとして例えば５×１０−５でＣＨ４  を導入した場合の、ゲート電圧とアノード電流（電子の放出量）の関係をグラフで示す図であり、縦軸にアノード電流、横軸にゲート電圧を示している。なお、白抜き○印はＣＨ４  導入前、黒丸●印はＣＨ４  導入時、白抜き□印はＣＨ４  導入後を示している。
図示されているように、真空容器０内にＣＨ４  を導入すると、黒丸●印で示されているように、同一レベルのゲート電圧を印加している時にＣＨ４  導入前よりも電子の放出量が増加していることがわかる。さらに、ＣＨ４  導入後はさらに電子の放出が増加していることがわかる。
したがって、ＣＨ４  導入によりエミッタ８に膜３３を形成され、エミッタ８における電子の放出効率が向上しているということがいえる。
【００２６】
図７は真空容器０内にＣＨ４  を導入し、その後ＣＨ４  の導入を止めて、単にゲート電圧とアノード電圧を印加した場合のエミッションの復元状態を示しており、縦軸にアノード電流（電子の放出量）、横軸にＣＨ４  導入の時間経過（３０分毎）を示している。
図７の横軸に於いて、『１．０』点はＣＨ４  導入前（Ｂｅｆｏｒｅ）の基準となるエミッション値であり、同じく『０』点は各ガス圧５×１０−４Ｔｏｒｒ（Ｎ２  ガス換算でのガス圧）導入後、再び、導入前（Ｂｅｆｏｒｅ）の真空度まで回復させた直後のエミッション値である。なおこの図には、ガス導入後３時間のエミッションの履歴を示している。
図示されている値から、各ガスによりエミッションに与える効果が異なっているのが判る。すなわち真空容器０中ではエミッタ８が各ガスにさらされた状態によって、エミッションの回復の時間と度合いが決定されることになる。
【００２７】
また、図８はＣＨ４  によってエミッタ８の先端に選択的に膜３３を形成した場合の、アノード電流と真空容器０内の温度の関係をグラフで示す図であり、縦軸にアノード電流、横軸に温度を示している。図示されているように、真空容器０内の温度を例えば常温（例えば２２乃至２３゜前後）に設定した状態で膜３３を形成するとアノード電流は例えば約１５０乃至２００μＡとなる。しかし、真空容器０の温度を例えば１００゜程度に設定して膜３３を形成すると、アノード電流は例えば１２００μＡ程度になる。つまり、図４に示した状態で真空容器０内温度を例えば１００゜以上に設定した状態で、ゲート電圧ＶＧＥ及びアノード電圧ＶＡ  を印加して、膜３３を成膜することによってより効率の良い電界放出素子を製造することができるようになる。
【００２８】
【発明の効果】
以上、説明したように第一の本発明は、真空容器中に低仕事関数のエミッタ材料からなる成膜層を形成してアノード基板と、カソード基板を配置し、前記成膜層をカソード基板のエミッタの先端に電界蒸着させている。また同様に前記真空容器中に、通常のアノード基板とほぼ同等の構造のアノード基板とカソード基板を配置し、ゲート電圧及びアノード電圧を印加した状態で例えば炭化水素系ガスを導入することにより、炭化水素系ガスのイオンを選択的にエミッタの先端に吸着することができる。これにより、エミッタの先端を低仕事関数の膜で覆うことができるようになり、電界放出の効率を向上させることができるようになる。
さらに、電界蒸着の場合、エミッタ材料として例えばＣ又はＣＨ系等の材料を用いることによって、エミッタの先端に膜を形成した後にレーザ加熱やプラズマ加熱によりダイヤモンド状薄膜に形状変化させ電解放出をより安定化させることも可能である。
したがって、本発明はエミッタ先端を低仕事関数の膜で覆うことにより、低真空度でも安定した電界放出を行うことができる電界放出素子を形成することができるようになる。
【図面の簡単な説明】
【図１】本発明の実施形態の電界放出素子の製造方法として、真空容器中にカソード基板とアノード基板を配置した状態を示す摸式図である。
【図２】実施形態の電界放出素子の製造方法の工程を説明する図である。
【図３】実施形態の電界放出素子の製造方法により形成されたＦＥＣを説明する図である。
【図４】本発明の第二の実施形態の電界放出素子の製造方法として、真空容器中にカソード基板とアノード基板を配置した状態を示す図である。
【図５】第二の実施形態の電界放出素子の製造方法の工程を説明する図である。
【図６】第二の実施形態の電界放出素子の製造方法において、炭化水素系ガスを導入した場合のゲート電圧とアノード電流の関係を説明する図である。
【図７】第二の実施形態の電界放出素子の製造方法において、炭化水素系ガスの導入を止めて、単に通電した場合のエミッションの復元状態を説明する図である。
【図８】第二の実施形態の電界放出素子の製造方法において、製造時の真空容器内の温度によるエミッションの効率について説明する図である。
【図９】従来の電界放出素子を断面的に示す図である。
【図１０】従来の電界放出素子を示す斜視図である。
【符号の説明】
１  カソード基板
８  エミッタ
１０、３０  アノード基板
１３  成膜層
９、３３  膜
【図１】
0003546606.tif 000002
【図２】
0003546606.tif 000003
【図３】
0003546606.tif 000004
【図４】
0003546606.tif 000005
【図５】
0003546606.tif 000006
【図６】
0003546606.tif 000007
【図７】
0003546606.tif 000008
【図８】
0003546606.tif 000009
【図９】
0003546606.tif 000010
【図１０】
0003546606.tif 000011