【事件の表示】
　平成　７年特許願第３５３９１６号「分布抵抗を低減する厚い金属レイヤを有する縦形パワーＭＯＳＦＥＴ及びその製作方法」拒絶査定不服審判事件〔平成　８年１０月　１日出願公開、特開平　８−２５５９１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理　由　
第１　手続の経緯
　本願は、平成７年１２月２８日（パリ条約による優先権主張１９９４年１２月３０日、アメリカ合衆国）の出願であって、平成１９年１１月１３日付けで拒絶査定がなされ、これに対し、平成２０年２月１４日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
　
第２　平成２０年２月１４日付けの手続補正についての補正の却下の決定
［補正の却下の決定の結論］
　平成２０年２月１４日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、その補正内容は、以下のとおりである。
補正事項ａ
　補正前の請求項１を、「【請求項１】
　半導体物質よりなるダイと、
　前記ダイ上に配列された複数個のトランジスタセルであって、該セルの各々は前記ダイ表面付近に位置づけられた第１の領域と制御要素とを含有し、前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセルと、
　前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤと、
　前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤと、
　前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、前記厚い金属レイヤの外側縁に接するが、前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤとを設けてなり、
　前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含むことを特徴とする縦形パワートランジスタ。」と補正したこと。
補正事項ｂ
　補正前の請求項４を削除したこと。
補正事項ｃ
　補正前の請求項５を補正後の請求項４に繰り上げ、引用する請求項を「請求項１に記載の」と補正したこと。
補正事項ｄ
　補正前の請求項６を補正後の請求項５に繰り上げ、引用する請求項を「請求項４に記載の」と補正したこと。
補正事項ｅ
　補正前の請求項７を補正後の請求項６に繰り上げ、引用する請求項を「請求項５に記載の」と補正したこと。
補正事項ｆ
　補正前の請求項８を補正後の請求項７に繰り上げ、引用する請求項を「請求項４に記載の」と補正したこと。
補正事項ｇ
　補正前の請求項９を補正後の請求項８に繰り上げ、引用する請求項を「請求項１に記載の」と補正したこと。
補正事項ｈ
　補正前の請求項１０を補正後の請求項９に繰り上げたこと。
補正事項ｉ
　補正前の請求項１１を補正後の請求項１０に繰り上げ、引用する請求項を「請求項９に記載の」と補正したこと。
補正事項ｊ
　補正前の請求項１２を補正後の請求項１１に繰り上げ、引用する請求項を「請求項１０に記載の」と補正したこと。
補正事項ｋ
　補正前の請求項１３を補正後の請求項１２に繰り上げたこと。
補正事項ｌ
　補正前の請求項１４を補正後の請求項１３に繰り上げたこと。
補正事項ｍ
　補正前の請求項１５を補正後の請求項１４に繰り上げたこと。
補正事項ｎ
　補正前の請求項１６を補正後の請求項１５に繰り上げたこと。
補正事項ｏ
　補正前の請求項１７を補正後の請求項１６に繰り上げ、引用する請求項を「請求項１５に記載の」と補正したこと。
補正事項ｐ
　補正前の請求項１８を補正後の請求項１７に繰り上げ、引用する請求項を「請求項１５に記載の」と補正したこと。
補正事項ｑ
　補正前の請求項１９を補正後の請求項１８に繰り上げ、「【請求項１８】
　半導体ダイ内に縦方向電流フローデバイスを製作する方法であって、
　前記ダイ内に、トランジスタセルであってその各々が制御要素によって境界づけられ、
前記ダイの上端面に隣接して選択された導電型の半導体領域を有するトランジスタセルの配列を形成する工程と、
　前記ダイ上に前記半導体領域と電気的コンタクトを形成する薄い金属レイヤを形成する工程と、
　前記薄い金属レイヤ上にパッシベーションレイヤを形成する工程と、
　前記パッシベーションレイヤに開口をエッチングし、前記トランジスタセル上に前記薄い金属レイヤの露出した区域を設け、前記パッシベーションレイヤに覆われた前記露出された区域の周縁に沿って前記薄い金属レイヤの一部分を残す工程と、
　前記露出された区域上及び前記パッシベーションレイヤの少なくとも一部分上に亜鉛のレイヤを蒸着する工程と、
　前記亜鉛レイヤ上にニッケルのレイヤを蒸着する工程と、
　前記薄い金属レイヤの前記露出された区域との電気的コンタクトを形成し、かつ無電解メッキによって形成される厚い金属レイヤを形成する工程と、
　前記厚い金属レイヤ上に金のレイヤをメッキする工程とよりなり、
　前記亜鉛レイヤが蒸着される領域が、前記厚い金属レイヤが形成される領域を確定するようにすることを特徴とする方法。」と補正したこと。
補正事項ｒ
　補正前の請求項２０を補正後の請求項１９に繰り上げ、「【請求項１９】
　前記薄い金属レイヤは前記開口よりも面積が広く、前記厚い金属レイヤの一部分が前記パッシベーションレイヤに重なる請求項１８に記載の方法。」と補正したこと。
補正事項ｓ
　補正前の請求項２１を補正後の請求項２０に繰り上げ、「【請求項２０】
　前記厚い金属レイヤはニッケルよりなる請求項１８に記載の方法。」と補正したこと。
補正事項ｔ
　補正前の請求項２２を補正後の請求項２１に繰り上げ、引用する請求項を「請求項１８に記載の」と補正したこと。
補正事項ｕ
　補正前の請求項２３を補正後の請求項２２に繰り上げたこと。
補正事項ｖ
　補正前の請求項２４を補正後の請求項２３に繰り上げたこと。
補正事項ｗ
　補正前の請求項２５を補正後の請求項２４に繰り上げ、引用する請求項を「請求項２３に記載の」と補正したこと。
補正事項ｘ
　補正前の請求項２６を補正後の請求項２５に繰り上げ、引用する請求項を「請求項２２に記載の」と補正したこと。
補正事項ｙ
　補正前の請求項２７を補正後の請求項２６に繰り上げたこと。
補正事項ｚ
　補正前の請求項２８を補正後の請求項２７に繰り上げたこと。
　
２　本件補正についての検討
２−１　補正事項の整理
・補正事項ａについて
　補正事項ａについての補正は、補正前の請求項１の「パッシベーションレイヤとを設けてなる」を、補正後の請求項１の「パッシベーションレイヤとを設けてなり、　前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含むことを特徴とする」と補正したものである。
・補正事項ｑについて
　補正事項ｑについての補正は、補正前の請求項１９に４箇所ある「比較的薄い金属レイヤ」を、補正後の請求項１８の「薄い金属レイヤ」と補正（以下、「補正事項ｑ−１」という。）し、補正前の請求項１９に２箇所ある「比較的厚い金属レイヤ」を、補正後の請求項１８の「厚い金属レイヤ」と補正（以下、「補正事項ｑ−２」という。）し、また、補正前の請求項１９の「前記比較的厚い金属レイヤ上に金のレイヤをメッキする工程とよりなる方法。」を、補正後の請求項１８の「前記厚い金属レイヤ上に金のレイヤをメッキする工程とよりなり、　前記亜鉛レイヤが蒸着される領域が、前記厚い金属レイヤが形成される領域を確定するようにすることを特徴とする方法。」と補正（以下、「補正事項ｑ−３」という。）したものである。
・補正事項ｒについて
　補正事項ｒについての補正は、補正前の請求項２０の「比較的薄い金属レイヤ」を、補正後の請求項１９の「薄い金属レイヤ」と補正（以下、「補正事項ｒ−１」という。）し、また、引用する請求項を「請求項１８に記載の」と補正（以下、「補正事項ｒ−２」という。）したものである。
・補正事項ｓについて
　補正事項ｓについての補正は、補正前の請求項２１の「比較的厚い金属レイヤ」を、補正後の請求項２０の「厚い金属レイヤ」と補正（以下、「補正事項ｓ−１」という。）し、また、また、引用する請求項を「請求項１８に記載の」と補正（以下、「補正事項ｓ−２」という。）したものである。
　
２−２　補正の目的の適否及び新規事項の追加の有無についての検討
２−２−１　補正事項ａについて
　補正事項ａについての補正は、「前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含む」という構成を追加して、「厚い金属レイヤ」が「固着サブレイヤを含む」ことを限定して、特許請求の範囲を限定的に減縮したものである。
　そして、本願の願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）の発明の詳細な説明には、「固着サブレイヤ」について、例えば、【００１７】段落に、「本発明に従って、薄い金属レイヤ７３上のパッシベーションレイヤ７４に開口７５が形成される。開口７５内には厚い金属レイヤ７６が形成される。本実施例において、厚い金属レイヤ７６は４個のサブレイヤを含む。薄い金属固着サブレイヤ７６Ａは金属レイヤ７３とコンタクトを形成する。薄い金属レイヤ７３材質をアルミニウムとした場合では、固着サブレイヤ７６Ａは亜鉛によって形成することができ、サブレイヤ７６Ｂはアルミニウム製とするかそれとも省略することができる。固着サブレイヤ７６Ａはできる限り薄くかつ１０００Ａの厚さ寸法よりも小さな厚さとする。代替的には、サブレイヤ７６Ａはチタンとし、サブレイヤＢはニッケルとすることができる。」と記載されている。よって、補正事項ａについての補正は、当初明細書等に記載した事項の範囲でなされたものである。
　したがって、補正事項ａについての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、新規事項を追加するものではない。
２−２−２　補正事項ｂについて
　補正事項ｂについての補正は、補正前の請求項４を削除したものであり、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。また、補正事項ｂについての補正が新規事項を追加するものではないことは明らかである。
２−２−３　補正事項ｃ〜ｐ、ｔ〜ｚについて
　補正事項ｃ〜ｐ、ｔ〜ｚについての補正は、いずれも、補正前の請求項４を削除することに伴い、補正前の請求項を繰り上げたために生じた補正であり、補正事項ｃ〜ｐ、ｔ〜ｚについての補正は、いずれも、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。また、補正事項ｃ〜ｐ、ｔ〜ｚについての補正が新規事項を追加するものではないことは明らかである。
２−２−４　補正事項ｑについて
　補正事項ｑについての補正は、補正事項ｑ−１ないし補正事項ｑ−３とからなるので、それぞれ検討する。
・補正事項ｑ−１について
　補正事項ｑ−１についての補正は、補正前の請求項１９に４箇所ある「比較的薄い金属レイヤ」を、補正後の請求項１８の「薄い金属レイヤ」とし、特許請求の範囲を限定的に減縮したものである。
　したがって、補正事項ｑ−１についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、補正事項ｑ−１についての補正が新規事項を追加するものではないことは明らかである。
・補正事項ｑ−２について
　補正事項ｑ−２についての補正は、補正前の請求項１９に２箇所ある「比較的厚い金属レイヤ」を、補正後の請求項１８の「厚い金属レイヤ」とし、特許請求の範囲を限定的に減縮したものである。
　したがって、補正事項ｑ−２についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、補正事項ｑ−２についての補正が新規事項を追加するものではないことは明らかである。
・補正事項ｑ−３について
　補正事項ｑ−３についての補正は、補正前の請求項１９に、補正後の請求項１８の「前記亜鉛レイヤが蒸着される領域が、前記厚い金属レイヤが形成される領域を確定するようにすること」を追加して、限定的減縮をしたたものである。
　そして、当初明細書等の発明の詳細な説明の【００２６】段落の「図１１に示される実施例において、亜鉛レイヤが金属レイヤ７３及びパッシベーションレイヤ７４の上端面上への蒸着またはスパッタリングによって沈積形成される。」という記載、同【００２６】段落の「次にサブレイヤ７６Ａ及び７６Ｂを形成するため、例えば反応性イオンエッチング（ＲＩＥ）を利用して亜鉛及びニッケルレイヤがマスクされエッチングされる。図１１に示されるように、サブレイヤ７６Ａ及び７６Ｂは（好ましくは約５μｍだけ）パッシベーションレイヤ７４の端円上に延びる。」という記載、【００２７】段落の「次に薄いニッケルレイヤ７６Ｂの上端面上に厚いニッケルサブレイヤ７６Ｃが無電解メッキされる。」という記載、及び同【００２７】段落の「無電解メッキ工程においては、ニッケルはパッシベーションレイヤ７４の上端面には付着しない。」という記載から、亜鉛レイヤ（固着サブレイヤ）が金属レイヤ（薄い金属レイヤ）及びパッシベーションレイヤの上端面上に形成され、その上端面上に厚いニッケルサブレイヤ（厚い金属レイヤ）が無電解メッキされるが、ニッケルはパッシベーションレイヤの上端面には付着しないことがわかるため、薄い金属レイヤと厚い金属レイヤとの間に固着サブレイヤがあり、固着サブレイヤが形成される領域が、厚い金属レイヤが形成される領域を確定するようにしていることは明らかである。よって、補正事項ｑ−３についての補正は、当初明細書等に記載した事項の範囲でなされたものである。
　したがって、補正事項ｑ−３についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、新規事項を追加するものではない。
２−２−５　補正事項ｒについて
　補正事項ｒについての補正は、補正事項ｒ−１、補正事項ｒ−２からなるので、それぞれ検討する。
・補正事項ｒ−１について
　補正事項ｒ−１についての補正は、補正前の請求項２０の「比較的薄い金属レイヤ」を、補正後の請求項１９の「薄い金属レイヤ」と補正とし、特許請求の範囲を限定的に減縮したものである。
　したがって、補正事項ｒ−１についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、補正事項ｒ−１についての補正が新規事項を追加するものではないことは明らかである。
・補正事項ｒ−２について
　補正事項ｒ−２についての補正は、引用する請求項を「請求項１８に記載の」と補正しているが、補正前の請求項４を削除したことに伴い、補正前の請求項２０を補正後の請求項１９に繰り上げたために、引用する請求項を明りょうにしたものである。
　したがって、補正事項ｒ−２についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。また、補正事項ｒ−２についての補正が新規事項を追加するものではないことは明らかである。
２−２−６　補正事項ｓについて
　補正事項ｓについての補正は、補正事項ｓ−１、補正事項ｓ−２からなるので、それぞれ検討する。
・補正事項ｓ−１について
　補正事項ｓ−１についての補正は、補正前の請求項２１の「比較的厚い金属レイヤ」を、補正後の請求項２０の「厚い金属レイヤ」と補正とし、特許請求の範囲を限定的に減縮したものである。
　したがって、補正事項ｓ−１についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、補正事項ｓ−１についての補正が新規事項を追加するものではないことは明らかである。
・補正事項ｓ−２について
　補正事項ｓ−２についての補正は、引用する請求項を「請求項１８に記載の」と補正しているが、補正前の請求項４を削除したことに伴い、補正前の請求項２１を補正後の請求項２０に繰り上げたために、引用する請求項を明りょうにしたものである。
　したがって、補正事項ｓ−２についての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするもので該当する。また、補正事項ｓ−２についての補正が新規事項を追加するものではないことは明らかである。
　
２−３　補正の目的の適否及び新規事項の追加の有無についての検討のむすび
　以上のとおり、補正事項ａないしｚについての補正を含む本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号ないし第３号に規定する要件を満たすものであり、また、特許法第１７条の２第３項の規定に違反するものではない。
　そして、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第第２号に掲げる事項を目的とする補正事項を含むものであるから、以下において、同法第１７条の２第５項にて準用する同法第１２６条第５項に規定する要件（独立特許要件）について検討する。
　
３　独立特許要件についての検討
　本願の補正後の請求項１ないし２７に係る発明のうち、本願の補正後の請求項１に係る発明は、上記の「第２　１」に掲げた補正後の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「【請求項１】
　半導体物質よりなるダイと、
　前記ダイ上に配列された複数個のトランジスタセルであって、該セルの各々は前記ダイ表面付近に位置づけられた第１の領域と制御要素とを含有し、前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセルと、
　前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤと、
　前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤと、
　前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、前記厚い金属レイヤの外側縁に接するが、前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤとを設けてなり、
　前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含むことを特徴とする縦形パワートランジスタ。」
　
３−１　引用刊行物及び該引用刊行物記載の発明
　刊行物１．特開昭６０−２２５４６７号公報
　刊行物２．特開平１−２３８１７４号公報
　刊行物３．特開平３−１０４２３０号公報
　刊行物４．特開平６−２３２１３６号公報
　刊行物５．特開平５−２１８０３６号公報
　刊行物６．特開平６−２１０５５号公報
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物１（特開昭６０−２２５４６７号公報）には、第１図、第２図とともに、
「縦型ＭＯＳゲート入力半導体装置」（発明の名称）に関して、
「（１）　１つの伝導型の半導体基板と、該基板の１つの表面から広がつている反対の伝導型を有する第１の領域と、該第１の領域内に反対の伝導型を有する第２の領域と、前記第１及び第２の領域が形成するＰＮ接合と、前記第１の領域と基板とが形成するＰＮ接合の両者を被覆する第１の絶縁層と、該絶縁層上に形成される導電性物質と、その導電性物質を取り囲むように積層された第２の絶縁層で構成され、前記導電物質の一部分を電気的に接続したゲート電極と該第１及び第２の領域が電気的に接続されたソース電極が２層配線によつて該基板の一方の表面に配置され、他方の表面で半導体基板と電気的に接続したドレイン電極を有する縦型ＭＯＳゲート入力半導体装置において、上記ソース電極の一部にさらに厚い膜厚を有する第２の導電体物質を積層し、該導電体物質はソース拡散領域の上から第２の絶縁層を越えて、電流取り出し方向に対して直交するように配置し、ソースのボンデイングパツトへ延長した事を特徴とする縦型ＭＯＳゲート入力半導体装置。
（２）　第２の導電体物質としてＡｌ，Ｖ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ又はこれらを含有した延展性金属とした事を特徴とする特許請求の範囲第１項記載の縦型ＭＯＳゲート入力半導体装置。」（特許請求の範囲第１項、第２項）、
「［発明の属する技術分野］
　この発明は埋込みゲート電極とソース電極が２層配線によつて構成される縦型ＭＯＳゲート入力半導体装置に関する。
［従来技術とその問題点］
　この種の縦型ＭＯＳゲート入力半導体装置を大電力化する場合、ゲート金属及びソース金属電極の抵抗を小さくするためにその面積を大きくする必要がある。」（第１頁右下欄第１０〜１８行）、
「［発明の目的］
　この発明は上記の点に鑑み、ソース電極の一部領域に導電体物質を積層して抵抗を下げ、大電流を高速にスイツチング動作させる事を可能にした縦型ＭＯＳゲート入力半導体装置を提供するものである。
［発明の概要］
　この発明の基本的な構成の平面図を第１図に、そのＡ−Ａ’断面図を第２図に示す。図中１はｎ＋型Ｓｉ基板であり、その上にドレイン領域となるｎ−層２が設けられ、このｎ−層２に二重拡散によつてｐ型ベース領域３とｎ＋型ソース領域４が自己整合的に形成されている。基板表面にはシリコン酸化膜５を介して不純物がドープされた多結晶シリコン膜からなる埋込みゲート電極６が配設されている。この埋込みゲート電極６にはソース領域４からの電極取出しのための孔があけられており、埋込みゲート電極６上に更にシリコン酸化膜７を介して、各ソース領域４にコンタクトするソース金属電極８及び埋込みゲート電極６にコンタクトするゲート金属電極９が配設されている。図から明らかなように、この構造はソース金属電極８の下に複数のソース領域が設けられ、かつゲート金属電極９へコンタクトする埋込みゲート電極６がソース金属電極８下に配設されている。さらにソース金属電極８の上にさらに膜厚の厚い第２の導電体物質１１を第１図に示すように電流取り出し方向に対して直交するように積層配置してある。この点が本発明の特徴となつている。
［発明の実施例］
　第１図のような構造を得るための製造方法の一実施例を説明する。まずｎ＋型Ｓｉ基板１にｎ−型層２をエピタキシヤル成長させ、その表面に熱酸化によりシリコン酸化膜５を形成する。次にゲート電極として不純物がドープされた多結晶シリコン膜６を約０．５ミクロンの厚さに形成しソース領域となるべき個所にＰＥＰ技術によつて孔あけを行い、ｐ型不純物を拡散し、続いてｎ型不純物を拡散させて、ベース領域３、ソース領域４を形成する。次に全面にＣＶＤ法によりシリコン酸化膜７を約２μｍ堆積し、ゲート電極を埋込み、後につけるソース金属電極とソース領域とのコンタクトを取るべき部分及びゲート金属電極と多結晶シリコン膜とのコンタクトを取るべき一部分をＰＥＰ技術によつて選択的にエツチングする。その後Ａｌ膜を５μｍ蒸着し、パターニングの工程を経てソース領域４にコンタクトするソース金属電極８と埋込みゲート電極６にコンタクトするゲート電極９に分割する。さらに全面にＣＶＤ法によりシリコン酸化膜１０を堆積しソース金属電極とゲート金属電極間の絶縁膜として不要な部分を選択的に除去した後、最後に第１図に示すように、たとえばメタルマスクを使つて第２の導電体物質としてＡｌ膜１１を１０〜１５μｍの厚さに形成して完成する。
　又、第２図に示した１２はソース電極のボンデイングパツトと外部電極端子へ接続されたボンデイング線、１３はゲート電極のボンデイングパツトと外部電極端子へ接続されたボンデイング線を示してある。
［発明の効果］
　このような構成とすれば、ソース金属電極中で電流を取り出す際に電流が集中する場所の抵抗を下げる事ができるから大電流を流す事が容易になる。又、ＭＯＳゲート入力半導体装置の電流容量によつて２層目の導電体物質の厚みを単独に考える事ができるから、１層目の金属電極を微細なパターンにする事ができ、高速でかつ大容量のスイツチング動作が可能である。」（第２頁右上欄第２行〜第３頁左上欄第９行）、
が、記載されている。
　また、第２図の記載によると、シリコン酸化膜１０は、ソース金属電極８の一部と重なっており、また、シリコン酸化膜１０は、露出していることが、示されている。
　また、同じく第２図の記載によると、シリコン酸化膜１０と膜厚の厚い第２の導電体物質１１の外側縁とは、隙間が空いていることが、示されている。
　
　以上の記載から、刊行物１には、以下の発明が記載されている。
「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２と、前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４と、前記基板表面に設けられた複数の埋込みゲート電極６と、前記複数の各ソース領域４と前記複数の各ｐ型ベース領域３にコンタクトするＡｌ膜からなるソース金属電極８と、前記ソース金属電極８の上にさらにソース拡散領域の上からシリコン酸化膜１０を越えて積層配置したＡｌ，Ｖ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ又はこれらを含有した延展性金属からなる膜厚の厚い第２の導電体物質１１とを備え、前記複数の埋込みゲート電極６と前記複数のｎ＋型ソース領域４と前記複数のｐ型ベース領域３が電気的に接続された前記ソース金属電極８と前記第２の導電体物質１１とが前記基板の一方の表面に配置され、他方の表面で前記基板と電気的に接続したドレイン電極を有する縦型ＭＯＳゲート入力半導体装置であり、前記シリコン酸化膜１０は前記ソース金属電極８の一部と重なっており、前記シリコン酸化膜１０は露出しており、前記シリコン酸化膜１０と前記膜厚の厚い第２の導電体物質１１の外側縁とは隙間が空いていることを特徴とする縦型ＭＯＳゲート入力半導体装置。」
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物２（特開平１−２３８１７４号公報）には、第３図、第４図とともに、
「縦型ＭＯＳＦＥＴ」（発明の名称）に関して、
「第３図及び第４図は夫々本願の第２の実施例を示す平面図及びＢＢ線断面図である。先の実施例としては共通ソース電極（１８）の取出し方法が異なる。即ち、Ｐ型拡散領域（１３）の表面にその形状に対応した格子状のソース電極（３０）を配設し、再度ＳｉＮ，ポリイミド系絶縁膜等の層間絶縁膜（３１）で覆った後、櫛歯状の共通ゲート電極（１７）と共通ソース電極（１８）を配設したものである。ソース電極（３０）材料としては、タングステン（Ｗ）等の高融点金属やアルミニウム・シリコン（Ａｌ−Ｓｉ）が選択される。本実施例によれば、Ｐ型拡散領域（１３）の全部に格子状のソース電極（３０）が延在するので、共通ソース電極（１８）からチャンネル部（１９）への電流供給がより一層スムーズに且つ平均的に行なわれる。また各チャンネル領域までのチャンネル抵抗が低減し、寄生バイポーラトランジスタ動作を防ぎ破壊耐量の増大が図れる。」（第４頁左上欄第２〜１８行）、
が、記載されている。
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物３（特開平３−１０４２３０号公報）には、第１図〜第３図とともに、
「半導体装置の製造方法」（発明の名称）に関して、
「〔従来の技術〕
　従来の半導体装置は、第３図（Ａ）に示す如く、半導体基板１上にアルミニウム配線２を形成し、ＰＳＧ等の層間絶縁膜３を形成し、ここに開口部３ａを設ける。次に、メタル（バリアメタル及び密着性メタル）４をスパッタで形成し、レジスト５を塗布してパターニングし、低電流密度で金メッキを行ない、金メッキ配線層６を形成する。この場合、良好な膜質（低硬度、耐クラック性）のメッキ配線層６を得るには、低電流密度でメッキを行なうことが必要である。次に、レジスト５を剥離し、第３図（Ｂ）に示す如く、メタル４を過酸化水素アンモニア及び王水でエッチング除去する。」（第２頁左上欄第４〜１７行）、
「〔課題を解決するための手段〕
　第１図（Ａ）、（Ｂ）は本発明の原理説明図を示す。
　基板１上に、配線２及び配線２上に開口部１０ａを有する層間絶縁膜１０を形成し、その表面にメタル層１１を形成し、更にその表面に配線２上に開口部１２ａを有するレジスト１２を塗布し、レジスト開口部１２ａにメッキ配線層１３を形成する半導体装置の製造方法において、前記従来例の問題点は、レジスト開口部１２ａに、最初に高電流密度でメッキ配線層１３１を所定厚さに形成し、続いてその上に低電流密度でメッキ配線層１３２を形成する工程を含むことを特徴とする半導体装置の製造方法によって解決される。」（第２頁左下欄第３〜１６行）、
「〔実施例〕
　第２図は本発明の一実施例の製造工程図を示す。同図（Ａ）に示す如く、半導体基板１上にアルミニウム等の配線２を１．３μｍの厚さに形成し、層間絶縁膜１０としてＰＳＧ膜１０１を１．０μｍ，窒化膜１０２を０．３μｍの厚さに形成し、開孔部１０ａを開口する。表面にメタル層１１としてチタン（Ｔｉ）のバリアメタル１１１を５０００Å，パラジウム（Ｐｄ）の密着性メタル１１２を３０００Åの厚さに夫々スパッタで形成する。
　次に、レジスト１２を１０μｍの厚さに塗布してパターニングを行ない、金メッキ液を用いてその開口部１２ａに金メッキ配線層を形或する。この場合、最初に６ｍＡ／ｃｍ２の高電流密度（メッキにおける通常条件は４ｍＡ／ｃｍ２程度）で５０００Åの厚さに金メッキ配線層１３１を形成し、続いて０．５ｍＡ／ｃｍ２の低電流密度で５μｍの厚さに金メッキ配線層１３２を形成する。このとき、最初に高電流密度で金メッキを行なって金メッキ配線層１３１を形成しており、高電流密度によるメッキはメッキレートが速くてアタック時間が短かいので、密着性メタル１１２とレジスト１２との界面における密着性が弱くても端部Ｂからメッキしみ込むことはなく、いわば端部Ｂに金メッキ配線層１３１で蓋をした形となる。
　次に、レジスト１２を剥離し、第２図（Ｂ）に示す如く、密着性メタル１１２及びバリアメタル１１１を過酸化水素アンモニア及び王水でエッチング除去する。」（第２頁右下欄第１４行〜第３頁右上欄第３行）、
が、記載されている。
　
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物４（特開平６−２３２１３６号公報）には、図１〜図３とともに、
「半導体素子の電極形成方法」（発明の名称）に関して、
「【０００８】次に、第２の従来の突起電極形成方法としては、無電解ニッケルめっき法を用いた方法がある。この無電解ニッケルめっきの前処理としては、Ｐｄ核付け法あるいはＺｎ置換法（ジンケート処理）等が試みられている。」、
「【００１０】一方、Ｚｎ置換法は、半導体素子をジンケート処理液に浸漬してＡｌ電極のＡｌの一部をＺｎと置換し、Ａｌ電極の表面にＺｎを析出させた後、無電解めっき液中に浸漬して半導体素子にニッケル膜からなる突起電極を形成するというものである。」、
「【００１９】
【実施例】（実施例１）以下、本発明の第１の実施例について図１（ａ）〜（ｅ）を参照しながら説明する。
【００２０】先ず、従来の方法により、各種のトランジスタ、配線等が形成されたシリコン基板１１上にＡｌ電極１２を形成した後、全面にＳｉ3Ｎ4からなるパッシベーション膜１３を形成し、更にパッシベーション膜１３を選択的にエッチング除去してＡｌ電極１２の大部分が露出した半導体を準備した（図１（ａ））。
【００２１】次に、前記半導体素子のＡｌ電極１２表面を酸（硝酸とフッ化水素酸の混合液を希釈したもの）で前処理した後、水洗浄した。続いて、還元剤である次亜リン酸ナトリウム２５ｇ、アンモニア水２５ｍｌおよび水を加えてトータルで１０００ｍｌにした還元剤溶液に１０秒間浸漬し、電極表面を活性化する。次に、前記活性化液を電極表面に付着した状態で、前記半導体素子を、金属塩として硫酸ニッケル２５ｇ、錯形成剤としてクエン酸アンモニウム５０ｇおよび水を加えてトータルで１０００ｍｌにし、アンモニア水でＰＨ９〜９．５に調整した活性化ストライク液に３〜５秒浸漬し、図１の（ｂ）に示すように半導体素子のＡｌ電極１２表面にＮｉの析出物１４を付着させた（図１（ｂ））。
【００２２】次に、前記活性化ストライク液をＡｌ電極表面に付着させた状態で、前記半導体素子を下記の組成からなりＰＨが９〜９．５、温度が８０〜９０℃の酸化還元反応型の無電解Ｎｉめっき液中に浸漬して、約５〜１０ｍｉｎ間無電解Ｎｉめっきを施して、Ａｌ電極１２の上に厚さ０．５〜１．０μｍのＮｉ電極膜１５を形成した。
【００２３】更に、半導体素子を洗浄するとともに、置換反応型の無電解Ａｕめっき液（例えば奥野製薬工業（株）製のＯＰＣムデンゴールド、ＰＨ５．８、液温９０℃）中に約１０分間浸漬し、Ｎｉ電極膜１５の表面に厚さ０．０５μｍのＡｕ層１６を形成した（図１（ｃ））。
【００２４】ここでさらにＮｉ層を厚くし、突起電極として実装する場合は、以下の実施例２に示すようにして突起電極を形成して実装する。」、
「【００３０】（実施例２）以下本発明の第２の実施例について図２（ａ）および（ｂ）を用いて説明する。
【００３１】本実施例では、前記の実施例１に示した、半導体素子のＡｌ電極を酸処理し、還元剤を溶かした活性化液に浸漬し、次に、金属塩と錯形成剤を溶かした活性化ストライク液に浸漬した後、酸化還元反応型の無電解ニッケルめっき液中に浸漬して、Ｎｉ電極膜１５を形成したものを下地金属膜とした半導体素子を用いた。前記の方法で形成した０．５〜１．０μｍのＮｉ電極膜１５を、酸（硝酸とフッ化水素酸の混合液を希釈したもの）で前処理した後水洗浄した。
【００３２】次に、前記半導体素子を下記の組成からなり、ＰＨが４．６〜５．２、温度が８０〜９０℃の酸化還元反応型の無電解Ｎｉめっき液中に６０分間浸漬して、前記下地金属膜Ｎｉ（０．５〜１．０μｍ）層上に厚さ約１０μｍのＮｉ突起電極２２を形成した。次に、半導体素子を洗浄した後、半導体素子を置換反応型の無電解Ａｕめっき液（例えば奥野製薬工業（株）製ＯＰＣムデンゴールド、ＰＨ５．８、液温９０℃）中に約１０分間浸漬し、Ｎｉ突起電極２２の表面に０．０５μｍのＡｕ層２３を形成した（図２（ａ））。」、
「【００３６】（実施例３）以下、本発明の第３の実施例について図３（ａ），（ｂ）を参照しながら説明する。
【００３７】本実施例では、前記の実施例１に示した半導体素子のＡｌ電極１２を酸処理し、還元剤を溶かした活性化液に浸漬し、次に金属塩と錯形成剤を含む活性化ストライク液に浸した後、酸化還元反応型の無電解Ｎｉめっき液で０．５〜１．０μｍのＮｉ電極膜１５を形成したものを下地金属膜とした半導体素子を用いた。
【００３８】このようにして形成したＮｉ電極膜１５を、酸（硝酸とフッ化水素酸の混合液を希釈したもの）で前処理した後、水洗した。続いて、前記半導体素子を下記の組成からなり、ＰＨが４．６〜５．２、温度が８０〜９５℃の酸化還元反応型の無電解Ｎｉめっき液中に浸漬して４０分間無電解めっきを施すことにより、Ｎｉ電極膜１５上に厚さ約７μｍのＮｉ突起電極２２を形成した。
【００３９】次に、この半導体素子を洗浄し、半導体素子を置換反応型の無電解Ａｕめっき液（例えば奥野製薬工業（株）製ＯＰＣムデンゴールド、ＰＨ５．８、液温９０℃）中に１０分間浸漬し、Ｎｉ突起電極膜の表面に０．０５μｍのＡｕ層２３を形成した。次にこれを水洗浄した後、下記の組成からなりＰＨが６、温度が６０℃の酸化還元反応型の無電解Ａｕめっき液に９０分間浸漬し、Ｎｉ（０．５〜１．０μｍ）−Ｎｉ（７μｍ）層上に厚さ約３μｍのＡｕめっき膜２９を形成した（図３（ａ））。」、
が、記載されている。
　
　新たに引用する、本願の優先権主張日前に日本国内において頒布された刊行物５（特開平５−２１８０３６号公報）には、図１〜図３とともに、
「半導体装置」（発明の名称）に関して、
「【０００９】
【課題を解決するための手段】図１〜図３は発明の第一〜第三実施例断面図であり，半導体基板上に形成されたタングステン層と銅層の積層構造を表している。
【００１０】上記課題を解決するための本発明の第一の構成は，図１を参照して，基板５上に，チタン層２を挟んでタングステン層３及び銅層１が積層されてなる電気配線９を有して構成され，及び，第二の構成は，図２及び図３を参照して，基板５上に設けられたタングステン配線３ａと，該タングステン配線３ａ上に設けられたコンタクトホール８と，該タングステン配線３ａの該コンタクトホール８の底に表出す面を覆って設けられたチタン層２と，該チタン層２を挟み，該タングステン配線３ａと該コンタクトホール８を通して電気的に接続する銅配線１ａとを有することを特徴として構成される。
【００１１】
【作用】本発明の構成では，タングステン層と銅層とはチタン層を挟んで積層されている。
【００１２】チタンは，室温においてタングステン及び銅と固溶する。このため，チタン層がタングステン層及び銅層と相互拡散層を形成する結果，タングステン層と銅層との接着層としての作用をなすのである。
【００１３】このため，タングステン層と銅層とは強固に接着され，密着力の優れた積層配線が形成されるのである。
【００１４】
【実施例】本発明を実施例を参照して説明する。先ず，第一実施例に係る図１を参照して，表面に拡散層６が設けられた半導体基板５上に酸化膜４を形成したのち，拡散層６上の酸化膜４にコンタクトホール１０を開口する。
【００１５】次いで，例えば厚さ１００nmのタングステン層３をＣＶＤ法により堆積する。次いで，例えば厚さ５０nmのチタン層２をスパッタ法により堆積する。次いで，例えば厚さ３００nmの銅層１をＣＶＤ法により堆積する。
【００１６】次いで，銅層１，チタン層２及びタングステン層３をフォトエッチング法を用いてパターニングし配線パターンを形成し，電気配線９とする。これにより，拡散層６にコンタクトホール１０を通して接続するタングステンと銅とが積層された電気配線９が形成される。」、
「【００２３】
【発明の効果】本発明によれば，タングステン層と銅層とがチタン層を接着層として強固に接着するから，密着性に優れたタングステン層と銅層との積層配線を実現することができ，信頼性の高い，低抵抗かつ耐マイグレーション性に優れた電気配線を配設した半導体装置を提供することができるから，半導体装置の性能向上に寄与するところが大きい。」、
が、記載されている。
　
　新たに引用する、本願の優先権主張日前に日本国内において頒布された刊行物６（特開平６−２１０５５号公報）には、図１〜図４とともに、
「半導体装置及びその製造方法」（発明の名称）に関して、
「【００１５】・・・また、下層配線としてＴｉＮとＡｌ合金の間にＴｉを形成し、ＴｉＮとＡｌ合金の密着性を向上させるとともに、接触抵抗を安定化させるという方法もある。・・・」、
「【００１９】また、下層配線としてＴｉＮとＡｌ合金の間にＴｉを形成し、ＴｉＮとＡｌ合金の密着性を向上させるとともに、接触抵抗を安定化させるという方法もある。・・・」、
「【００２４】また、Ｗ下部の密着層の構造をＴｉＮのみではなく、図４に示すようにＴｉ（１０〜１００ｎｍ）＋ＴｉＮの２層構造とすることで、層間絶縁膜との密着性や接触抵抗の安定性が向上する。図４中４０１は半導体基板、４０２は第１のＡｌ合金膜、４０３は第１のＴｉＮ、４０４は層間絶縁膜、４０５はＴｉ、４０６は第２のＴｉＮ、４０７はＷ、４０８は第２のＡｌ合金である。」、
が、記載されている。
　
３−２　対比・判断
３−２−１　補正後の請求項１に係る発明について
　補正後の請求項１に係る発明（以下、「本願補正後発明１」という。）と刊行物１に記載された発明（以下、「刊行物１発明」という。）とを対比すると、刊行物１発明の「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２と、前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４」は、全体として、本願補正後発明１の「半導体物質よりなるダイ」に相当する。
　また、刊行物１発明の「ｎ＋型ソース領域４」、「埋込みゲート電極６」、「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２」は、それぞれ、本願補正後発明１の「第１の領域」、「制御要素」、「第２の領域」に相当する。
　また、刊行物１発明の「ｎ＋型ソース領域４」と「ｐ型ベース領域３」は、それぞれ複数設けられているので、刊行物１発明の「前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４」を有する構成は、本願補正後発明１の「前記ダイ上に配列された複数個のトランジスタセル」に相当する。
　また、刊行物１発明では、「ｎ＋型ソース領域４」と「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２」との間に電流が流れるものであり、かつ、その電流は、「埋込みゲート電極６」に印加される電圧信号により制御されることは明らかであるので、刊行物１発明の「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２と、前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４と、前記基板表面に設けられた複数の埋込みゲート電極６」は、本願補正後発明１の「前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセル」に相当する。
　また、刊行物１発明の「前記複数の各ソース領域４」「にコンタクトするＡｌ膜からなるソース金属電極８」は、本願補正後発明１の「前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤ」に相当する。
　また、刊行物１発明の「前記ソース金属電極８の上にさらにソース拡散領域の上からシリコン酸化膜１０を越えて積層配置したＡｌ，Ｖ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ又はこれらを含有した延展性金属からなる膜厚の厚い第２の導電体物質１１」は、本願補正後発明１の「前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤ」に相当する。
　また、刊行物１発明の「シリコン酸化膜１０」は、本願補正後発明１の「パッシベーションレイヤ」に相当するが、刊行物１発明の「膜厚の厚い第２の導電体物質１１」は、「前記ソース金属電極８の上にさらにソース拡散領域の上からシリコン酸化膜１０を越えて積層配置」しているので、「シリコン酸化膜１０」が「膜厚の厚い第２の導電体物質１１」の上端面を覆っていないことは明らかであるから、刊行物１発明の「前記シリコン酸化膜１０は前記ソース金属電極８の一部と重なっており、前記シリコン酸化膜１０は露出して」いることは、本願補正後発明１の「前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、」「前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤ」「を設けてな」ることに相当する。
　また、刊行物１発明の「縦型ＭＯＳゲート入力半導体装置」は、本願補正後発明１の「縦形パワートランジスタ」に相当する。
　すると、本願補正後発明１と刊行物１発明とは、
「半導体物質よりなるダイと、
　前記ダイ上に配列された複数個のトランジスタセルであって、該セルの各々は前記ダイ表面付近に位置づけられた第１の領域と制御要素とを含有し、前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセルと、
　前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤと、
　前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤと、
　前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤとを設けてなることを特徴とする縦形パワートランジスタ。」の点で一致し、
ａ．本願補正後発明１は、「パッシベーションレイヤ」が「前記厚い金属レイヤの外側縁に接する」のに対して、刊行物１発明は、本願補正後発明１の「パッシベーションレイヤ」に相当する「シリコン酸化膜１０」と「前記膜厚の厚い第２の導電体物質１１の外側縁とは隙間があいて」おり、「シリコン酸化膜１０」が「前記膜厚の厚い第２の導電体物質１１の外側縁」に接していない点（以下、「相違点１」という。）、
ｂ．本願補正後発明１は、「前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含む」のに対して、刊行物１発明は、本願補正後発明１の「固着サブレイヤ」に相当する記載がない点（以下、「相違点２」という。）、で相違している。
　そこで、上記相違点１、２について検討する。
ａ．相違点１について
　刊行物２の第４図に示される、「ＳｉＮ，ポリイミド系絶縁膜等の層間絶縁膜（３１）」とソース電極（３０）の上に設けられた「共通ソース電極（１８）」との関係をみると、「ＳｉＮ，ポリイミド系絶縁膜等の層間絶縁膜（３１）」が「共通ソース電極（１８）」の外側縁に接している。
　また、刊行物３の、例えば、第３図に示される、「層間絶縁膜３」とアルミニウム配線２の上にメタル（バリアメタル及び密着性メタル〉４を介して設けられた「金メッキ配線層６」との関係をみると、「層間絶縁膜３」が「金メッキ配線層６」の外側縁に、メタル（バリアメタル及び密着性メタル〉４を介して接している。
　さらに、刊行物４の、例えば、図２に示される、「パッシベーション膜１３」とＡｌ電極１２の上に設けられた「下地金属膜Ｎｉ層」と「Ｎｉ突起電極２２」との関係をみると、「パッシベーション膜１３」が「下地金属膜Ｎｉ層」と「Ｎｉ突起電極２２」の外側縁に接している。
　すると、上記の刊行物２ないし４に記載されているように、本願補正後発明１の「パッシベーションレイヤ」に相当するものが、本願補正後発明１の「厚い金属レイヤ」に相当するものの外側縁に接することは、周知技術である。
　したがって、刊行物１発明では、「前記シリコン酸化膜１０と前記膜厚の厚い第２の導電体物質１１の外側縁とは隙間が空いている」が、この構成に代えて、刊行物２ないし４に記載のような周知技術を採用して、本願補正後発明１のごとく、「パッシベーションレイヤ」が「前記厚い金属レイヤの外側縁に接する」ようになすことは、当業者が適宜選択できた程度のことと認められる。
ｂ．相違点２について
　一般に、半導体装置の技術分野では、配線や電極等において、異なる材料からなる導電層が積層された構造において、導電層間の密着性を向上させるために、本願補正後発明１の「固着サブレイヤ」に相当する層を設けることは、本願の出願前に周知の技術であり、以下に示すように、刊行物３ないし６に記載されている。
　刊行物３の第３図には、本願補正後発明１の「固着サブレイヤ」に相当する「メタル（バリアメタル及び密着性メタル〉４」が記載されている。また、刊行物３の第２図には、「パラジウム（Ｐｄ）の密着性メタル１１２」が記載されている。
　また、刊行物４の従来技術には、「Ｚｎ置換法」（【０００８】、【００１０】段落）が記載されており、析出されたＺｎは、本願補正後発明１の「固着サブレイヤ」に相当する。
　また、刊行物５には、「チタンは，室温においてタングステン及び銅と固溶する。このため，チタン層がタングステン層及び銅層と相互拡散層を形成する結果，タングステン層と銅層との接着層としての作用をなすのである。」（【００１２】段落）と記載されており、「チタン層」は、本願補正後発明１の「固着サブレイヤ」に相当する。
　また、刊行物６には、「下層配線としてＴｉＮとＡｌ合金の間にＴｉを形成し、ＴｉＮとＡｌ合金の密着性を向上させる」（【００１５】、【００１９】段落）こと、「Ｗ下部の密着層の構造をＴｉＮのみではなく、図４に示すようにＴｉ（１０〜１００ｎｍ）＋ＴｉＮの２層構造とすることで、層間絶縁膜との密着性や接触抵抗の安定性が向上する。」（【００２４】段落）ことが、記載されており、「Ｔｉ」は、本願補正後発明１の「固着サブレイヤ」に相当する。
　すると、刊行物１発明において、「膜厚の厚い第２の導電体物質１１」として「Ａｌ，Ｖ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ」からなる金属を選択して用いる際に、上記周知技術である本願補正後発明１の「固着サブレイヤ」に相当する層を採用して、本願補正後発明１のごとく「前記厚い金属レイヤは前記薄い金属レイヤとのコンタクトを形成する固着サブレイヤを含む」ようになすことは、当業者が適宜なし得た程度のことと認められる。
　
　よって、補正後の請求項１に係る発明は、刊行物１ないし６に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
３−３　独立特許要件の検討のむすび
　以上のとおり、補正後の請求項１に係る発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるので、補正後の他の請求項に係る発明についての検討をするまでもなく、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合しない。
　
４　まとめ
　よって、本件補正は、上記の「第２　３−３」に記載の理由により、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
　平成２０年２月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２８に係る発明は、平成１８年１２月６日付けの手続補正書の特許請求の範囲の請求項１ないし２８に記載された事項により特定されるとおりのものであるところ、このうち、本願の請求項１に係る発明は、以下のとおりのものである。
「【請求項１】半導体物質よりなるダイと、
　前記ダイ上に配列された複数個のトランジスタセルであって、該セルの各々は前記ダイ表面付近に位置づけられた第１の領域と制御要素とを含有し、前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセルと、
　前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤと、
　前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤと、
　前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、前記厚い金属レイヤの外側縁に接するが、前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤとを設けてなる縦形パワートランジスタ。」
　
１　引用刊行物記載の発明
　原査定の拒絶の理由に引用された刊行物１ないし４、及びその記載事項は、上記の「第２　３−１」に刊行物１ないし４として記載したとおりである。
　
２　対比・判断
２−１　本願の請求項１に係る発明について
　本願の請求項１に係る発明（以下、「本願発明１」という。）と刊行物１発明とを対比すると、刊行物１発明の「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２と、前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４」は、全体として、本願発明１の「半導体物質よりなるダイ」に相当する。
　また、刊行物１発明の「ｎ＋型ソース領域４」、「埋込みゲート電極６」、「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２」は、それぞれ、本願発明１の「第１の領域」、「制御要素」、「第２の領域」に相当する。
　また、刊行物１発明の「ｎ＋型ソース領域４」と「ｐ型ベース領域３」は、それぞれ複数設けられているので、刊行物１発明の「前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４」を有する構成は、本願発明１の「前記ダイ上に配列された複数個のトランジスタセル」に相当する。
　また、刊行物１発明では、「ｎ＋型ソース領域４」と「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２」との間に電流が流れるものであり、かつ、その電流は、「埋込みゲート電極６」に印加される電圧信号により制御されることは明らかであるので、刊行物１発明の「ｎ＋型Ｓｉ基板と、前記基板上に設けられたドレイン領域となるｎ−層２と、前記ｎ−層２に二重拡散によつて設けられた複数のｐ型ベース領域３と複数のｎ＋型ソース領域４と、前記基板表面に設けられた複数の埋込みゲート電極６」は、本願発明１の「前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセル」に相当する。
　また、刊行物１発明の「前記複数の各ソース領域４」「にコンタクトするＡｌ膜からなるソース金属電極８」は、本願発明１の「前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤ」に相当する。
　また、刊行物１発明の「前記ソース金属電極８の上にさらにソース拡散領域の上からシリコン酸化膜１０を越えて積層配置したＡｌ，Ｖ，Ｔｉ，Ｎｉ，Ｃｕ，Ａｇ，Ａｕ又はこれらを含有した延展性金属からなる膜厚の厚い第２の導電体物質１１」は、本願発明１の「前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域の間に低抵抗パスを形成する厚い金属レイヤ」に相当する。
　また、刊行物１発明の「シリコン酸化膜１０」は、本願発明１の「パッシベーションレイヤ」に相当するが、刊行物１発明の「膜厚の厚い第２の導電体物質１１」は、「前記ソース金属電極８の上にさらにソース拡散領域の上からシリコン酸化膜１０を越えて積層配置」しているので、「シリコン酸化膜１０」が「膜厚の厚い第２の導電体物質１１」の上端面を覆っていないことは明らかであるから、刊行物１発明の「前記シリコン酸化膜１０は前記ソース金属電極８の一部と重なっており、前記シリコン酸化膜１０は露出して」いることは、本願発明１の「前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、」「前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤ」「を設けてな」ることに相当する。
　また、刊行物１発明の「縦型ＭＯＳゲート入力半導体装置」は、本願発明１の「縦形パワートランジスタ」に相当する。
　すると、本願発明１と刊行物１発明とは、
「半導体物質よりなるダイと、
　前記ダイ上に配列された複数個のトランジスタセルであって、該セルの各々は前記ダイ表面付近に位置づけられた第１の領域と制御要素とを含有し、前記第１の領域と前記表面から分離された箇所に位置づけられた第２の領域との間に電気流を許容するように配置され、前記電流の大きさは前記制御要素に印加される電気信号によって制御される該トランジスタセルと、
　前記セルの各々の前記第１の領域と電気的コンタクトを形成する薄い金属レイヤと、
　前記薄い金属レイヤ上に形成され前記各セルの前記第１の領域のパスを形成する厚い金属レイヤと、
　前記ダイの上端面の一部分上で、前記薄い金属レイヤの一部に重なるように備えられ、前記厚い金属レイヤの上端面は覆わない、少なくとも一部が露出したパッシベーションレイヤとを設けてなる縦形パワートランジスタ。」の点で一致し、
ｃ．本願発明１は、「パッシベーションレイヤ」が「前記厚い金属レイヤの外側縁に接する」のに対して、刊行物１発明は、本願発明１の「パッシベーションレイヤ」に相当する「シリコン酸化膜１０」と「前記膜厚の厚い第２の導電体物質１１の外側縁とは隙間があいて」おり、「シリコン酸化膜１０」が「前記膜厚の厚い第２の導電体物質１１の外側縁」に接していない点（以下、「相違点３」という。）で相違している。
　そこで、上記相違点３について検討する。
ｃ．相違点３について
　刊行物２の第４図に示される、「ＳｉＮ，ポリイミド系絶縁膜等の層間絶縁膜（３１）」とソース電極（３０）の上に設けられた「共通ソース電極（１８）」との関係をみると、「ＳｉＮ，ポリイミド系絶縁膜等の層間絶縁膜（３１）」が「共通ソース電極（１８）」の外側縁に接している。
　また、刊行物３の、例えば、第３図に示される、「層間絶縁膜３」とアルミニウム配線２の上にメタル（バリアメタル及び密着性メタル〉４を介して設けられた「金メッキ配線層６」との関係をみると、「層間絶縁膜３」が「金メッキ配線層６」の外側縁に、メタル（バリアメタル及び密着性メタル〉４を介して接している。
　さらに、刊行物４の、例えば、図２に示される、「パッシベーション膜１３」とＡｌ電極１２の上に設けられた「下地金属膜Ｎｉ層」と「Ｎｉ突起電極２２」との関係をみると、「パッシベーション膜１３」が「下地金属膜Ｎｉ層」と「Ｎｉ突起電極２２」の外側縁に接している。
　すると、上記の刊行物２ないし４に記載されているように、本願発明１の「パッシベーションレイヤ」に相当するものが、本願発明１の「厚い金属レイヤ」に相当するものの外側縁に接することは、周知技術である。
　したがって、刊行物１発明では、「前記シリコン酸化膜１０と前記膜厚の厚い第２の導電体物質１１の外側縁とは隙間が空いている」が、この構成に代えて、刊行物２ないし４に記載のような周知技術を採用して、本願発明１のごとく、「パッシベーションレイヤ」が「前記厚い金属レイヤの外側縁に接する」ようになすことは、当業者が適宜選択できた程度のことと認められる。
　
　よって、本願の請求項１に係る発明は、刊行物１ないし４に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
　
第４　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるので、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。