(57)【特許請求の範囲】
【請求項１】
光ディスクから再生信号を読み出す再生信号読出手段と、
上記再生信号に基づいてサーボ処理を実行するサーボ手段と、
上記再生信号に基づいて所定の信号処理を実行すると共に信号処理の状態を示すサブコード信号を発生させるサブコード処理部を有する信号処理手段と、
上記信号処理手段を動作させるクロックを発生させるクロック制御手段と、
上記信号処理手段を制御すると共に、上記サブコード信号に基づいて上記サーボ手段を制御する制御手段とを有し、
上記サブコード処理部と上記制御手段とを直接接続することにより上記信号処理手段と上記制御手段とを一体化し、上記クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて上記制御手段と上記サブコード処理部との間で信号の送受信を実行することを特徴とする光ディスク装置。
【請求項２】
上記信号処理手段に設けられ上記サーボ手段に信号を送信するサーボシーケンサと上記制御手段とを直接接続することにより上記信号処理手段と上記制御手段とを一体化することを特徴とする請求項１記載の光ディスク装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は光ディスクから読み出した再生信号に基づいてサーボ処理及び所定の信号処理を行う光ディスク装置に関する。
【０００２】
【従来の技術】
例えばディジタルオーディオデータがビット列として記録されたコンパクトディスク等の光ディスクを再生するような光ディスク装置では、再生信号に基づいてサーボ処理及び所定の信号処理が行われている。
【０００３】
このような光ディスク装置の回路構成を図３を参照しながら説明する。
この図３に示すように、光ディスク装置では、光学ユニット１０が光ディスク１から読み出した再生信号を基に、ＲＦ回路２０がサーボ用信号及び変調信号を生成し、サーボ信号処理回路（ＳＳＰ：Servo Signal Processer）３０がサーボ駆動回路４０を介してフォーカス、トラッキング等のサーボ処理を行っている。また、ディジタル信号処理回路（ＤＳＰ：Digital Signal Processer）５０が変調信号のデコード、再生信号生成及びサーボ駆動回路４０を介しスピンドルサーボを行っている。そして、ディジタルフィルタ２、Ｄ／Ａコンバータ３を介し出力端子４からアナログ信号を出力している。
【０００４】
また、マイクロコンピュータ７０はＤＳＰ５０に対して、サーボコントロールのシーケンス制御、ディスク情報管理、キー取り込み、表示制御及びミュート制御等のシステムコントロールを行うと共に、ＳＳＰ３０に対してもシステムコントロールを行っている。
【０００５】
このような光ディスク装置の詳細な構成を図４を参照しながら説明する。
光学ユニット１０で読み取られた再生信号は、ＲＦ回路２０において、増幅回路２１及び２２を介し変調信号用演算増幅回路２５とフォーカス用演算増幅回路２６に供給されると共に増幅回路２３及び２４を介してトラッキング用演算増幅回路２７にも供給される。
【０００６】
ＲＦ回路２０のフォーカス用演算増幅回路２６では、フォーカスエラー信号を検出する。このフォーカスエラー信号は、ＳＳＰ３０に供給され、利得制御回路３１により利得が制御され、フィルタ３２によりフィルタ処理され、位相補償回路３３により位相が補償される。また、トラッキング用演算増幅回路２７では、トラッキングエラー信号を検出する。このトラッキングエラー信号もＳＳＰ３０に供給され、利得制御回路３４により利得が制御され、フィルタ３５によりフィルタ処理され、位相補償回路３６により位相が補償される。
【０００７】
位相補償回路３３により位相が補償されたフォーカスエラー信号すなわちフォーカスサーボ信号は、フォーカス用のサーボ駆動回路４０ｂを介して、光学ユニット１０に供給されて、対物レンズの駆動調整等フォーカスの調整に用いられる。また、位相補償回路３６により位相が補償されたトラッキングエラー信号すなわちトラッキングサーボ信号は、トラッキング用のサーボ駆動回路４０ａ及びトラッキング用のアクチュエータ駆動回路４０ｃに供給されて、トラッキングの調整に使われる。
【０００８】
ＲＦ回路２０の変調信号用演算増幅回路２５からの変調信号は、ＤＳＰ５０において、アシンメトリ補正回路５１によりアシンメトリ補正され、ＰＬＬ回路５２によりＰＬＬ処理され、ＥＦＭ復調回路５３によりＥＦＭ復調され、エラー訂正回路５６によりエラー訂正処理されてＤ／Ａインターフェース５８に供給される。ＥＦＭ復調回路５３でＥＦＭ復調処理された復調信号は、ＣＬＶ制御回路５４に供給され、ＣＬＶ制御信号となって、スピンドルサーボ駆動回路４０ｄを介して光学ユニット１０に供給され、スピンドルモータの回転を制御するのに用いられる。また、同じくＥＦＭ復調処理された復調信号は、サブコードプロセッサ５５に供給され、マイクロコンピュータ７０がＤＳＰ５０の状態を確認するのに用いられるサブＱデータとされ、ＣＰＵインターフェース６０に送られる。このＣＰＵインターフェース６０はマイクロコンピュータ７０から送信されるコマンドデータ、このコマンドデータを送信する際に用いられるクロック、その送信タイミングを調整するために用いられるラッチ信号、リセット信号及び上記サブＱデータをＤＳＰ５０から読み出す際に用いられるサブＱクロックをサーボシーケンサ５９を介してＳＳＰ３０の利得制御回路３１及び３４、フィルタ３２及び３５、位相補償回路３３及び３６に送信するためのインターフェースである。また、このＣＰＵインターフェース６０は、サーボシーケンサ５９から供給されるスコア、センス及びサブコードプロセッサ５５から供給されるサブＱデータをマイクロコンピュータ７０のポート７１に送信するためのインターフェースでもある。そして、このＤＳＰ５０の各部は、クロック制御回路６１が発生する例えば１６．９３４４ＭＨｚのクロックを分周したクロックによって、各部が動作する。
【０００９】
マイクロコンピュータ７０において、ポート７１を介してＣＰＵインターフェース６０に送信される上記コマンドは、プログラムカウンタ７５を介しＲＯＭ７６のプログラムから取り出され、ＲＡＭ７３の命令レジスタやスタックレジスタに格納され、命令制御回路７２により制御されて送信される。また、ポート７１を介してＣＰＵインターフェース６０から供給されたサブＱデータ等のデータは、演算論値装置（ＡＬＵ）、アキュムレータ及びフラグからなる演算部７７で演算され、ＲＡＭ７３のデータメモリに格納されたり、ＬＣＤコントローラ／ドライバ７４を介しＤＳＰ５０で行われる信号処理状態を図示しない液晶表示に表示するのに用いられる。また、このマイクロクンピュータ７０は、タイマー、タイマーカウンタ、データを１ビットずつ処理するシリアルＩ／Ｏ及び割込み制御機能を有するタイマー処理部７８を有している。また、クロック制御回路７９は、例えば４．１９ＭＨｚのマスタークロックを発生している。このマスタークロックは、分周されて５８．８ＫＨｚにされ、さらに、例えば７５Ｈｚのクロックとされている。また、サブＱデータ取り込みのためのクロックも同様に２５０ＫＨｚに分周され、さらに例えば７５Ｈｚのクロックとされている。
【００１０】
【発明が解決しようとする課題】
ところで、上記図３、図４に示したＳＳＰ３０，ＤＳＰ５０及びマイクロコンピュータ７０は、それぞれ単独のＬＳＩとして構成されることが多かった。
【００１１】
上記各回路は、バイポーラ又はＭＯＳ系のプロセスでＬＳＩとされている。例えば、ＲＦ回路２０やＳＳＰ３０は、バイポーラのプロセスでＬＳＩとされているし、ＤＳＰ５０やマイクロコンピュータ７０は、ＭＯＳ系のプロセスでＬＳＩとされている。なお、ＳＳＰ３０は、最近では、ＭＯＳ系のプロセスでもＬＳＩとして製造されるようになっている。
【００１２】
しかし、従来、上記各回路は、各製造のプロセスにおいて、例えばパターンの引き回しが複雑であり、独自の技術が必要とされ、その一体化が困難であった。
【００１３】
このため、上記各回路を組み合わせて、装置として機能させる場合には、広範囲な基板スペースを必要となり、装置の小型化の妨げとなっていた。
【００１４】
また、ＤＳＰ５０とマイクロコンピュータ７０では、上述したように例えば７５Ｈｚのクロックが周波数範囲数百Ｈｚ〜数ＭＨｚの環境のなかで交信されており、それぞれの上述した各信号ラインの間では、ノイズとなる不要な輻射が発生することになる。
【００１５】
これは、ＤＳＰ５０とマイクロコンピュータ７０がそれぞれのマスタークロックを分周して作り出したコマンドデータやサブＱデータを送信するためのクロックや、サブＱクロックに顕著に見られる。すなわち、例えば７５Ｈｚのクロックは、そのエッジの立ち上がりにデータの引き込みを行わせ、その後ラッチによって、データの並べ変えを行わせているが、上記高周波がクロックの立ち上がりにのることにより、高周波のノイズが発生してしまう。
【００１６】
すなわち、ポート７１からＣＰＵインターフェース６０に送信されるクロック、データ及びサブＱクロックは、図５のＡ、図５のＢ及び図５のＣに示すように、高周波成分が重畳される。例えば、図５のＣに示すサブＱクロックは、クロック制御回路６１の例えば１６．９３４４ＭＨｚの高次数倍の高周波がのる。また、ＣＰＵインターフェース６０からポート７１に送信されるサブＱデータも、図５のＤに示すように高周波成分が重畳される。これらの高周波成分が重畳された各クロック、データ等は、装置の性能を著しく悪化させるばかりでなく、不要輻射となり、装置の外部の例えば計器類に該計器類を狂わせる等の悪影響を及ぼしてしまう。
【００１７】
また、各ＬＳＩの製造過程において、それぞれのＬＳＩを単独で設計、製造していたので、低コスト化が図れなかった。
【００１８】
本発明は、上記実情に鑑みてなされたものであり、装置の小型化、耐ノイズ性向上及び低コスト化を実現できる光ディスク装置の提供を目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る光ディスク装置は、光ディスクから再生信号を読み出す再生信号読出手段と、上記再生信号に基づいてサーボ処理を実行するサーボ手段と、上記再生信号に基づいて所定の信号処理を実行すると共に信号処理の状態を示すサブコード信号を発生させるサブコード処理部を有する信号処理手段と、上記信号処理手段を動作させるクロックを発生させるクロック制御手段と、上記信号処理手段を制御すると共に、上記サブコード信号に基づいて上記サーボ手段を制御する制御手段とを有し、上記サブコード処理部と上記制御手段とを直接接続することにより上記信号処理手段と上記制御手段とを一体化し、上記クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて上記制御手段と上記サブコード処理部との間で信号の送受信を実行することにより上記課題を解決する。
また、本発明に係る光ディスク装置は、光ディスクから再生信号を読み出す再生信号読出手段と、上記再生信号に基づいてサーボ処理を実行するサーボ手段と、上記再生信号に基づいて所定の信号処理を実行すると共に信号処理の状態を示すサブコード信号を発生させるサブコード処理部を有する信号処理手段と、上記信号処理手段を動作させるクロックを発生させるクロック制御手段と、上記信号処理手段を制御すると共に、上記サブコード信号に基づいて上記サーボ手段を制御する制御手段とを有し、上記サブコード処理部と上記制御手段とを直接接続し、さらに上記信号処理手段に設けられ上記サーボ手段に信号を送信するサーボシーケンサと上記制御手段とを直接接続することにより上記信号処理手段と上記制御手段とを一体化し、上記クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて上記制御手段と上記サブコード処理部との間で信号の送受信を実行することにより上記課題を解決する。
【００２０】
この場合、上記制御手段と信号処理手段とサーボ手段とを一体化してもよい。
【００２１】
【作用】
本発明に係る光ディスク装置は、再生信号に基づいて所定の信号処理を実行する信号処理手段のサブコード処理部と制御手段とを直接接続することにより信号処理手段と制御手段とを一体化し、クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて制御手段とサブコード処理部との間で信号の送受信を実行する。
本発明に係る光ディスク装置は、再生信号に基づいて所定の信号処理を実行する信号処理手段のサブコード処理部と制御手段、さらに信号処理手段のサーボシーケンサと制御手段とを直接接続することにより信号処理手段と制御手段とを一体化し、クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて制御手段とサブコード処理部との間で信号の送受信を実行する。
【００２２】
【実施例】
以下、本発明に係る光ディスク装置の２つの実施例（第１の実施例、第２の実施例と記す）について、図１、図２を参照しながら説明する。
先ず、図１に回路構成を示す第１の実施例は、光ディスクであるコンパクトディスクから再生信号を読出し、この再生信号に基づいて、サーボ処理及び信号処理を行うコンパクトディスクプレーヤである。なお、この図１において、上記図３と同様の機能を有する部分については、同符号を記して説明する。
【００２３】
この第１の実施例は、従来の技術の説明で用いた図３に示したディジタル信号処理回路（ＤＳＰ：Digital Signal Processer）５０とこのＤＳＰ５０をシステムコントロールするマイクロコンピュータ７０とをＭＯＳ型のＬＳＩ１００として一体化している。この第１の実施例は、ＤＳＰ５０とマイクロコンピュータ７０とを一体化することにより、図３に示したＣＰＵインターフェース６０とポート７１とを省略している。
【００２４】
ＤＳＰ５０はＭＯＳ系の構造であり、また、マイクロコンピュータ７０も同様にＭＯＳ系の構造であるので、ＬＳＩとして一体化することが可能になった。
【００２５】
このようにＤＳＰ５０とマイクロコンピュータ７０とを一体化することによって、ＣＰＵ６０とポート７１が省略されたこの第１の実施例では、光学ユニット１０で読み取られた再生信号がＲＦ回路２０に供給される。このＲＦ回路２０は、光学ユニット１０で再生された信号をサーボ用信号及び変調信号とする。すなわち、先ず、上記再生信号は増幅回路２１及び２２を介し変調信号用演算増幅回路２５とフォーカス用演算増幅回路２６に供給され、変調信号とフォーカスエラー信号が検出される。また、上記再生信号は増幅回路２３及び２４を介してトラッキング用演算増幅回路２７にも供給され、トラッキングエラー信号が検出される。
【００２６】
検出されたフォーカスエラー信号は、サーボ信号処理回路（ＳＳＰ：Servo Signal Processer）３０に供給される。このＳＳＰ３０において、フォーカスエラー信号は、利得制御回路３１により利得が制御され、フィルタ３２によりフィルタ処理され、位相補償回路３３により位相が補償されてフォーカスサーボ信号となる。また、検出されたトラッキングエラー信号もＳＳＰ３０に供給され、利得補償回路３４により利得が制御され、フィルタ３４によりフィルタ処理され、位相補償回路３５により位相が補償されてトラッキングサーボ信号となる。
【００２７】
上記フォーカスサーボ信号は、フォーカス用のサーボ駆動回路４０ｂを介して、光学ユニット１０に供給されて、フォーカスの調整に使われる。また、上記トラッキングサーボ信号は、トラッキング用のサーボ駆動回路４０ａ及びトラッキング用のアクチュエータ駆動回路４０ｃに供給されて、トラッキングの調整に使われる。
【００２８】
一方、変調信号用演算増幅回路２５からの変調信号は、ＤＳＰ５０において、アシンメトリ補正回路５１によりアシンメトリ補正され、ＰＬＬ回路５２によりＰＬＬ処理され、ＥＦＭ復調回路５３によりＥＦＭ復調され、エラー訂正回路５６によりエラー訂正処理されてＤ／Ａインターフェース５８に供給される。ＥＦＭ復調回路５３でＥＦＭ復調処理された復調信号は、ＣＬＶ制御回路５４に供給され、ＣＬＶ制御信号となって、スピンドルサーボ駆動回路４０ｄを介して光学ユニット１０に供給され、スピンドルモータの回転を制御するのに用いられる。また、同じくＥＦＭ復調処理された復調信号は、サブコードプロセッサ５５に供給される。
【００２９】
ここで、この第１の実施例は、上述したように図３に示したＤＳＰ５０とマイクロコンピュータ７０とをＭＯＳ型のＩＣ１００として一体化しているので、従来用いていたＣＰＵインターフェース６０とポート７１とを不用としている。このため、サブコードプロセッサ５５で生成されたサブＱデータは、直接命令制御回路７２に供給される。また、命令制御回路７２からコマンドデータ、クロック、ラッチ信号、リセット信号及びサブＱクロックをサーボシーケンサ５９を介してＳＳＰ３０の利得制御回路３１及び３４、フィルタ３２及び３５、位相補償回路３３及び３６に直接送信することができる。
【００３０】
さらに、この第１の実施例では、ＤＳＰ５０とマイクロコンピュータ７０を一体化することにより、クロック制御回路を共通することができる。すなわち、クロック制御回路６１のマスタークロックを例えば１／４分周器６２で分周することにより、この一体化ＬＳＩ１００内の各部は動作が可能となる。
【００３１】
以上よりこの第１の実施例は、ＤＳＰ５０とマイクロコンピュータ７０とをＭＯＳ型ＩＣとして一体化することにより、広範囲な基板スペースを不用とし、小型化が可能となる。また、サブコードプロセッサ５５と命令制御回路７２、命令制御回路とサーボシーケンサ５９との交信が直接行われるので、従来のようにノイズとなる不要な輻射の発生を防ぐことができる。また、ＣＰＵインターフェース６０、ポート７１及びその間をつなぐ信号ラインを不用とし、クロック制御回路を共通化できるので、低コスト化が図れる。
【００３２】
次に、図２に回路構成を示す第２の実施例について説明する。この第２の実施例も第１の実施例同様コンパクトディスクプレーヤである。なお、この図２において、図１、図３と同様の機能を有する部分については、同符号を記し、その各部の動作について説明を省略する。
【００３３】
この第２の実施例は、従来の技術の説明に用いた図３に示したＳＳＰ３０をＭＯＳ系のプロセスで製造することにより、ＤＳＰ５０及びマイクロコンピュータ７０と一体化し、ＬＳＩ１１０とすることが可能となった。
【００３４】
この第２の実施例の動作は、上記第１の実施例と同様であるので、ここでは説明を省略するが、図３に示したＳＳＰ３０とＤＳＰ５０とマイクロコンピュータ７０とを一体化しているので、さらに小型化が可能となる。また、第１の実施例と同様に図３に示したＣＰＵインターフェース６０、ポート７１及びその間をつなぐ信号ラインを不用とし、クロック制御回路を共通化できるので、低コスト化が図れ、さらに、サブコードプロセッサ５５と命令制御回路７２、命令制御回路とサーボシーケンサ５９との交信が直接行われるので、従来のようにノイズとなる不要な輻射の発生を防ぐことができる。
【００３５】
なお、本発明に係る光ディスク装置は、上記第１の実施例及び第２の実施例にのみ限定されるものではなく、例えばバイポーラ構造とＣＭＯＳ構造の両方を備えるいわゆるバイＣＭＯＳ構造で図３に示したＳＳＰ３０、ＤＳＰ５０、マイクロコンピュータ７０さらにディジタルフィルタ２、Ｄ／Ａコンバータ３を構成すれば、これら各部を一体化することも可能となる。もちろん、その一体化は、適用される装置の性質により適宜に組合せることができる。
【００３６】
また、本発明に係る光ディスク装置は、コンパクトディスクを再生するコンパクトディスクプレーヤについて、具体例を説明したが、光ディスクから再生信号を取り出すような装置、例えば小径の光ディスクから再生信号を取り出すような装置にも適用できる。
【００３７】
【発明の効果】
本発明に係る光ディスク装置は、再生信号に基づいて所定の信号処理を実行する信号処理手段のサブコード処理部と制御手段とを直接接続することにより信号処理手段と制御手段とを一体化し、クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて制御手段とサブコード処理部との間で信号の送受信を実行するので、高周波成分の重畳を防止し、耐ノイズ性向上を実現し、サブコード信号を正確に信号処理手段から制御手段に送信することができる。
また、本発明に係る光ディスク装置は、再生信号に基づいて所定の信号処理を実行する信号処理手段のサブコード処理部と制御手段、さらに信号処理手段のサーボシーケンサと制御手段とを直接接続することにより信号処理手段と制御手段とを一体化し、クロック制御手段により発生されるクロックよりも低い周波数のクロックに基づいて制御手段とサブコード処理部との間で信号の送受信を実行するので、高周波成分の重畳を防止し、耐ノイズ性向上を実現し、サブコード信号を正確に信号処理手段から制御手段に送信することができる。
【図面の簡単な説明】
【図１】第１の実施例の回路構成を示す回路図である。
【図２】第２の実施例の回路構成を示す回路図である。
【図３】従来の光ディスク装置の回路構成を概略的に示すブロック回路図である。
【図４】図３に示した従来の光ディスク装置の詳細な回路構成を示す回路図である。
【図５】線間ノイズの特性図である。
【符号の説明】
２・・・・・ディジタルフィルタ
３・・・・・Ｄ／Ａコンバータ
１０・・・・・光学ユニット
２０・・・・・ＲＦ回路
３０・・・・・サーボ信号処理回路（ＳＳＰ）
４０・・・・・サーボ駆動回路
５０・・・・・ディジタル信号処理回路（ＤＳＰ）
７０・・・・・マイクロコンピュータ
【図１】
0003550700.tif 000002
【図２】
0003550700.tif 000003
【図３】
0003550700.tif 000004
【図４】
0003550700.tif 000005
【図５】
0003550700.tif 000006