(57)【特許請求の範囲】
【請求項１】
２相位相シフトキーイング信号波の変調器に対しデータ信号を発生するデータジェネレータと、クロック信号を発生するクロックジェネレータと、上記変調器出力信号の符号誤り率を測定する符号誤り率測定器と、上記クロックジェネレータが発生するクロック信号の位相をシフトする移相器と、上記移相器の位相シフト量を調整する中央処理装置と、クロック信号の位相シフト量とそれに対応する変調器出力信号の符号誤り率を表示するデータ表示装置とを備え、規定クロックタイミング時、及びクロックの位相を規定よりずらした時の変調器出力信号の符号誤り率を測定し、規定クロックタイミング時と同じくクロックの位相を規定よりずらした時も同一符号誤り率であるかを確認することにより、クロックタイミングの位相ズレが規格範囲内にあり、かつ変調器が正常動作していることが確認できるようにしたことを特徴とする最適タイミング検出方法。
【請求項２】
２相位相シフトキーイング信号波の変調器に対しデータ信号を発生するデータジェネレータと、クロック信号を発生するクロックジェネレータと、上記変調器出力信号の符号誤り率を測定する符号誤り率測定器と、上記クロックジェネレータが発生するクロック信号の位相をシフトする移相器と、上記移相器の位相シフト量を調整する中央処理装置と、クロック信号の位相シフト量とそれに対応する変調器出力信号の符号誤り率を表示するデータ表示装置とを備え、クロックの位相を符号誤り率が最悪値になるまで規定よりズラシて行き、符号誤り率が最悪値となるクロックの移相量がデータ１ビットの区間長の半分の値かどうかを判定することにより、変調器内のクロックタイミング調整が規定どおり実施されているかを確認できるようにしたことを特徴とする最適タイミング検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は例えばディジタル通信に使用される変調器の最適タイミング検出方法に関する。
【０００２】
【従来の技術】
図５は、従来の２相位相シフト・キーイング信号波変調器の符号誤り率の測定装置を示す図である。図において１はデータ・ジェネレータ、２はクロック・ジェネレータ、４は復調器、５は符号誤り率測定器、９は供試体（変調器）である。
【０００３】
次に、従来の測定装置の動作について説明する。従来の装置では、データ・ジェネレータ１はクロック・ジェネレータ２から供給されるクロック信号に従いランダムパターンのデータを供試体である変調器９に送出する。クロック・ジェネレータ２もデータ・ジェネレータ１に対してだけでなく、供試体である変調器に送出する。変調器の出力信号は復調器４にてベースバンド信号に復調された後、符号誤り率測定器５にて復調ベースバンド信号の符号誤り率を測定する。
【０００４】
【発明が解決しようとする課題】
一般に、変調器内波形整形回路入力端でのデータ及びクロックのタイミング関係は図４に示すとおりである。クロック上りトランジェント５０％レベル点がデータ区間の中心に来るように調整されている。しかし、データ及びクロックのタイミング関係が図６に示すようにクロック上りトランジェント５０％レベル点がデータ５０％レベルを示す時点から若干外れていても、波形整形回路内でのデータ識別及び波形整形動作は正常に行われる。したがって、変調器内波形整形回路入力端でのデータ及びクロックのタイミング関係が誤って図６のとおりになっていても、従来の測定装置では符号誤り率上問題のないデータを取得してしまい、上記タイミング関係の誤りに気づかないまま、変調器を合格と判定する可能性が大きかった。誤ったタイミング関係にて調整された変調器において、入力クロック信号に雑音が乗ったために、クロックタイミングにずれが生じた場合、図においてクロック上り５０％の時点がデータの５０％レベルの時点と一致した場合、波形整形回路内のデータ１、０の識別が不正確になり、その結果、符号誤り率が急激に悪化し、伝送路の伝送品質を悪化させる問題があった。
【０００５】
変調器内波形整形回路入力端でのデータとクロックタイミングが規定タイミングにあることを含めて変調器の性能を確認し、合格と判定し、出荷することは、所要伝送品質を満足する回線を実現する上で解決すべき課題であった。
【０００６】
この発明は上記課題を解決するためになされたものであり、変調器内波形整形回路でのデータとクロックタイミングが規定どおりに調整されていることを確認し、かつ変調器が所要変調を実施しているかを確認できることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る最適タイミング検出方法は、２相位相シフトキーイング信号波の変調器に対しデータ信号を発生するデータジェネレータと、クロック信号を発生するクロックジェネレータと、変調器出力信号の符号誤り率を測定する符号誤り率測定器と、上記クロックジェネレータが発生するクロック信号の位相をシフトする移相器と、移相器の位相シフト量を調整する中央処理装置と、クロック信号の位相シフト量とそれに対応する変調器出力信号の符号誤り率を表示するデータ表示装置とから構成され、規定クロックタイミング時、及びクロックの位相を規定よりずらした時の変調器出力信号の符号誤り率を測定し、規定クロックタイミング時と同じくクロックの位相を規定よりずらした時も同一符号誤り率であるか否かを判定することにより、クロックタイミングの位相ズレが規定範囲内にあり、かつ変調器が正常動作していることが確認できるようにしたものである。
【０００８】
また、この発明の最適タイミング検出方法は、クロックの位相を符号誤り率が最悪値になるまで規定よりズラシて行き、符号誤り率が最悪値となるクロックの移相量がデータ１ビットの区間長の半分の値かどうかを判定することにより、変調器内のクロックタイミング調整が規定どおり実施されているかを確認できるようにしたものである。
【０００９】
【発明の実施の形態】
実施の形態１
図１は、この発明の実施の形態１を示すもので、クロックジェネレータ２の出力と供試体である変調器９のクロック信号入力端の間に移相器３を設置し、上記移相器３の位相シフト量を調整し、また復調ベースバンド信号の符号誤り率を記録・合格判定を行う中央処理装置６を設置している。なお７はデータ表示装置、８はキーボードである。図２は上記中央処理装置６に予めロードされたプログラムのフローチャートである。
【００１０】
上記のように構成された最適タイミング検出装置では、図２に示すフローチャートに従い、中央処理装置６が移相器３、データジェネレータ１、クロックジェネレータ２、復調器４、符号誤り率測定器５を動作させる。図２のステップ１１にて、データとクロックとの関係において、クロックタイミングを図４に示す規定タイミングにて供試体である変調器９を動作させ、ステップ１２にて復調器４にて復調されたベースバンド信号の符号誤り率を符号誤り率測定器５にて測定する。その測定結果をステップ１３にて規格値以下の値であるかを識別し、規格値以下の場合次のステップに進み、規格値より大きい値の場合は変調器内クロックタイミングは異常と判定し（ステップ２４）、その旨をデータ表示装置７に表示する（ステップ２５）。
【００１１】
ステップ１４〜２０にてクロックタイミングを規定タイミングから外部入力値に従った位相シフト量にてクロックタイミングを規定からズラし、復調ベースバンドの符号誤り率を測定し、その測定結果が規格値以下の値であるかを識別・判定する。規格値より大きい値の場合は変調器内クロックタイミングは異常と判断する（ステップ２４）。ステップ２０の判定にて符号誤り率測定結果が規格値以下の値であると判定された場合、クロックタイミングの位相ズレが規格範囲の限界でも変調器は正常に機能すると判定し（ステップ２１）、その旨をデータ表示装置（ステップ２２）に表示する。以上の動作を実施することにより、変調器内波形整形回路入力端でのデータ及びクロックのタイミング関係が図６に示すようにクロック上りトランジェント５０％レベル点がデータ５０％レベルを示す時点から若干外れている状態にあることが検知でき、誤って合格判定を下すことを避けることが可能となる。
【００１２】
実施の形態２
図３は、図１に示す実施の形態の中の中央処理装置６にロードされたプログラムのフローチャートである。
図１に示す最適タイミング検出装置では、図３に示すフローチャートに従い、中央処理装置６が移相器３、データジェネレータ１、クロックジェネレータ２、復調器４、符号誤り率測定器５を動作させる。図３においてステップ２８で、クロックタイミングを図４に示す規定タイミングにて供試体である変調器９を動作させ、ステップ２９で復調器４にて復調されたベースバンド信号の符号誤り率を符号誤り率測定器５にて測定する。その測定結果をステップ３０で規格値以下の値であるかを判別し、規格値以下の場合次のステップに進み、規格値より大きい値の場合は変調器内クロックタイミングは異常と判定し（ステップ３９）、その旨をデータ表示装置７に表示する（ステップ４０）。
【００１３】
規格値以下の場合、ステップ３１，３２でクロックの位相をシフトし、ステップ３３にて符号誤り率を測定し、ステップ３４に移行する。ステップ３４にて前回取得した符号誤り率より大きい値かを判定し、大きい場合はステップ３１に戻り、ステップ３４にて前回測定時の値より大きくない値が検出されるまでステップ３１〜３３の作業を繰り返す。大きくない値が検出された場合はステップ３５にて、前回符号誤り率測定時のクロック位相量を記録し、ステップ３６で記録されたクロック位相量がデータ区間長の半分の長さにあたるかを判定する。クロック位相量がデータ区間長の半分の長さにあたると判定された場合、ステップ３７で変調器内クロックタイミングは正常と判断し、ステップ３８で変調器内クロックタイミングが正常である旨をＣＲＴ端末７に表示する。クロック位相量がデータ区間長の半分の長さにあたらないと判定された場合、ステップ３９で変調器内クロックタイミングは異常と判断し、ステップ４０で変調器内クロックタイミングが異常である旨をデータ表示装置７に表示する。
【００１４】
【発明の効果】
この発明によれば、中央処理装置６が移相器３の位相シフト量を調整し、規定クロックタイミング時、及び規定からタイミングをずらした時の復調ベースバンドの符号誤り率を符号誤り率測定器５で測定して符号誤り率に変化がないことを確認することにより、変調器内波形整形回路でのデータとクロックとのタイミングのずれが規格内にあれば、変調器は正常に動作するか否かを判断することが可能となる。
【００１５】
また、この発明によれば、復調ベースバンドの符号誤り率が最悪値となる位相シフト量を測定・記録し、その位相シフト量がデータ区間長の半分であることを確認することにより、変調器内波形整形回路のクロックタイミングが規定どおり設定されていることを確認できる。
【図面の簡単な説明】
【図１】この発明による最適タイミング検出装置の実施の形態１、及び２を示す図である。
【図２】この発明による最適タイミング検出装置の実施の形態１での中央処理装置にロードされたプログラムのフローチャートである。
【図３】この発明による最適タイミング検出装置の実施の形態２での中央処理装置にロードされたプログラムのフローチャートである。
【図４】変調器内波形整形回路入力端での正常時のデータ及びクロックのタイミング関係を示す図である。
【図５】従来の最適タイミング検出装置を示す図である。
【図６】変調器内波形整形回路入力端での異常時のデータ及びクロックのタイミング関係を示す図である。
【符号の説明】
１  データ・ジェネレータ
２  クロック・ジェネレータ
３  移相器
４  復調器
５  符号誤り率
６  中央処理装置（ＣＰＵ）
７  データ表示装置
８  キーボード
９  供試体（変調器）
【図１】
0003577818.tif 000002
【図２】
0003577818.tif 000003
【図３】
0003577818.tif 000004
【図４】
0003577818.tif 000005
【図５】
0003577818.tif 000006
【図６】
0003577818.tif 000007