(57)【特許請求の範囲】
【請求項１】
入力パルスによりトリガされる単安定マルチ回路と、
この単安定マルチ回路の出力により充放電制御されて三角波を出力する積分回路と、
この積分回路から出力される三角波の出力波形振幅が前記入力パルスの周期に対して略一定となるように制御するＡＧＣ回路と、
前記積分回路から出力される三角波の第１のレベルで立上がり、第２のレベルで立下がるパルスを発生させるパルス発生手段と、
を具備することを特徴とするパルス発生回路。
【請求項２】
入力パルスの立上がりまたは立下がりでトリガされる単安定マルチ回路と、
このトリガされた単安定マルチ回路の出力により放電または充電される第１の容量を有し充放電比が略一定の積分回路と、
前記積分回路の第１の容量による積分電圧が第１の参照電圧に達すると単安定マルチ回路にトリガをかけて前記第１の容量を充電または放電することで三角波を発生させる手段と、
前記積分回路の第１の容量による積分電圧と第２の参照電圧との比較結果により前記積分回路の充放電電流を制御することで、前記三角波の波形が前記第２の参照電圧でＡＣ電位０Ｖになるようにループが動作するＡＧＣ回路と、
前記積分回路から得られる電圧波形を互いに異なる第１、第２のスライスレベルを用いて波形整形して任意のパルスを発生させる手段と、
を具備することを特徴とするパルス発生回路。
【請求項３】
入力パルスの立上がりまたは立下がりでトリガされる単安定マルチ回路と、
この単安定マルチ回路の出力により放電または充電される第１の容量を有する積分回路と、
前記積分回路の第１の容量による積分電圧が第１の参照電圧に達すると単安定マルチ回路にトリガをかけて前記第１の容量を充電または放電することで所定の周期を持つ三角波を発生させる手段と、
前記積分回路の第１の容量による積分電圧と第２の参照電圧との比較結果により前記積分回路の充放電電流を制御することで前記積分回路から出力される積分波形が第２の参照電圧で実質的に一定レベルになるように動作させる制御回路と、
前記積分回路から得られる電圧波形を互いに異なる第１、第２のスライスレベルを用いて波形整形して任意のパルスを発生させる手段と、
を具備することを特徴とするパルス発生回路。
【請求項４】
入力パルスの立上がりまたは立下がりでトリガされる単安定マルチ回路と、
このトリガされた単安定マルチ回路の出力により放電または充電される第１の容量を有し充放電比が略一定の積分回路と、
前記積分回路の第１の容量による積分電圧が第１の参照電圧に達すると単安定マルチ回路にトリガをかけて前記第１の容量を充電または放電することで三角波を発生させる手段と、
前記積分回路の第１の容量による積分電圧と第２の参照電圧との比較結果により充放電が制御される第２の容量の出力電圧に応じて前記積分回路の充放電電流を制御することで、前記三角波の波形が前記第２の参照電圧でＡＣ電位０Ｖになるようにループが動作するＡＧＣ回路と、
前記ＡＧＣ回路で制御される積分回路の充放電電流または充放電電圧に基づき任意のパルスを発生させる手段と、
を具備することを特徴としたパルス発生回路。
【請求項５】
入力パルスの立上がりまたは立下がりでトリガされる単安定マルチ回路と、
この単安定マルチ回路の出力により放電または充電される第１の容量を有する積分回路と、
この積分回路の充放電比を制御するＡＧＣ回路と、
前記積分回路の第１の容量による積分電圧が第１の参照電圧に達すると単安定マルチ回路にトリガをかけて前記第１の容量を充電または放電することで所定の周期を持つ三角波を発生させる手段と、
前記ＡＧＣ回路の出力により前記積分回路の充放電電流を制御することで前記積分回路から出力される積分波形が第２の参照電圧で実質的に一定レベルになるように動作させる制御回路と、
前記積分回路から得られる電圧波形を互いに異なる第１、第２のスライスレベルを用いて波形整形して任意のパルスを発生させる手段と、
を具備することを特徴とするパルス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パルス発生回路、特にテレビジョン受像機のフライバックパルスに基づいて新規にパルスを発生させるパルス発生回路に関する。
【０００２】
【従来の技術】
図７は従来のパルス発生回路を示す回路図である。積分回路２２には入力端子２８を介して作成するパルスの元となる基本パルスを入力する。比較回路２３は、その非反転入力端子に積分回路２２からの信号を入力する。また、反転入力端子には参照電圧Ｖｒｅｆ９が供給される。比較回路２３の出力はバッファ回路２４の入力に接続される。バッファ回路２４の出力は抵抗Ｒ７を介してこのパルス発生回路の出力端子２７と積分回路２５の入力に接続される。比較回路２６は、その非反転入力端子に積分回路２５からの信号を入力する。また、反転入力端子には参照電圧Ｖｒｅｆ１０が供給される。比較回路２６の出力はＮＰＮトランジスタＱ１５のベースに供給される。トランジスタＱ１５のコレクタはパルス発生回路の出力端子２７ヘ接続され、エミッタには接地電位ＧＮＤが接続される。
【０００３】
図８は、上記図７のパルス発生回路の動作を示す各部の波形図である。ノードＮ１５における波形、積分回路２２、２５の夫々の出力ノードＮ１６及びノードＮ１８における積分波形とともに参照電圧Ｖｒｅｆ９・Ｖｒｅｆ１０によるスライスレベルを示す。比較回路２３の出力ノードＮ１７の波形は積分波形のレベルが参照電圧Ｖｒｅｆ９より大きい期間に高レベルとなるパルス波形である。積分回路２５の出力ノードＮ１８の波形は前記比較回路２３の出力を前記積分回路２５の抵抗Ｒ６と容量Ｃ５で積分したものである。比較回路２６の出力ノードＮ１９の波形は積分波形のレベルが参照電圧Ｖｒｅｆ１０より大きい期間に高レベルとなるパルス波形である。
【０００４】
前記比較回路２３の出力と前記比較回路２６の出力をトランジスタＱ１５で反転したものを加算することでパルス発生回路の出力端子２７にノードＮ２０の波形を得ることができる。ノードＮ２０の波形で、ノードＮ１５に入力されるパルスに対する立上がり位相に相当する遅延時間の時間幅ｔ９は、前記積分回路２２の抵抗Ｒ５と容量Ｃ４で決まる時定数及び参照電圧Ｖｒｅｆ９で決めることができ、パルス幅に相当する時間幅ｔ１０は、前記積分回路２５の抵抗Ｒ６と容量Ｃ５で決まる時定数及び参照電圧Ｖｒｅｆ１０で決めることができる。
【０００５】
【発明が解決しようとする課題】
このように従来、基準パルスを容量Ｃ及び抵抗Ｒで積分した積分波形をスライスレベルで波形整形することにより、必要な新規のパルスを作成していた。従って、容量Ｃまたは抵抗Ｒの値が変動すると積分時定数が変動し、スライスレベルまでの遅延時間が変動するため作成したパルス位相が変動してしまう。
【０００６】
また、図９に示すように基準パルスの水平周期が変化しても、積分時定数が変わらないため、上記ｔ９，ｔ１０に対応する時間幅は不変（図９においてｔ１１＝ｔ１３，ｔ１２＝ｔ１４）である一方、１水平周期に対する生成されるパルスの立上がり位相割合、パルス幅の割合が変化してしまう。このため１水平周期に対する上記ｔ１１とｔ１３，ｔ１２とｔ１４の立上がり位相割合、パルス幅割合を変えないようにするには、容量Ｃまたは抵抗Ｒの値を変えなければならないが、これは事実上不可能である。
【０００７】
そこで、この発明は、上記事情を考慮してなされたものであり、新規に作成したパルス波形の位相変動を大幅に低減し、かつ新規に作成したパルス波形の基準パルスに対する立上がり位相、パルス幅の割合が入力パルスの周期に対応するパルス発生回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明のパルス発生回路は、入力パルスによりトリガされる単安定マルチ回路と、この単安定マルチ回路の出力により充放電制御されて三角波を出力する積分回路と、この積分回路から出力される三角波の出力波形振幅が前記入力パルスの周期に対して略一定となるように制御するＡＧＣ回路と、前記積分回路から出力される三角波の第１のレベルで立上がり、第２のレベルで立下がるパルスを発生させるパルス発生手段とから構成されている。
【０００９】
また、この発明のパルス発生回路は、入力パルスの立上がりまたは立下がりでトリガされる単安定マルチ回路と、このトリガされた単安定マルチ回路の出力により放電または充電される第１の容量を有し充放電比が略一定の積分回路と、前記積分回路の第１の容量による積分電圧が第１の参照電圧に達すると単安定マルチ回路にトリガをかけて前記第１の容量を充電または放電することで三角波を発生させる手段と、前記積分回路の第１の容量による積分電圧と第２の参照電圧との比較結果により前記積分回路の充放電電流を制御することで、前記三角波の波形が前記第２の参照電圧でＡＣ電位０Ｖになるようにループが動作するＡＧＣ回路と、前記積分回路から得られる電圧波形を互いに異なる第１、第２のスライスレベルを用いて波形整形して任意のパルスを発生させる手段とから構成される。
【００１０】
上記の構成により、新規に作成したパルス波形の入力パルスに対する立上がり位相、パルス幅の基準となる入力パルスの周期に対する割合を略一定に保持することができる。
【００１１】
【発明の実施の形態】
以下、この発明の第１の実施の形態について図面を参照して説明する。
図１は、この第１の実施の形態に係るパルス発生回路を示す回路図である。
図１において、ノードＮ１である入力端子１にはテレビジョン受像機のフライバックパルスがトリガパルスとして入力される。この入力端子１は抵抗Ｒ１を介してエミッタが接地されたＮＰＮトランジスタＱ１のベ−スに接続される。このトランジスタＱ１のコレクタは単安定マルチ回路２の第１のトリガ端子Ｓに接続される。
【００１２】
単安定マルチ回路２の第１の反転Ｑ出力はエミッタ接地されたＮＰＮトランジスタＱ２のベースに接続され、そのコレクタは積分回路３の入力端子である第１の電流源Ｉ１とＮＰＮトランジスタＱ３のコレクタとの接続点に接続される。この積分回路３は第１、第２の電流源Ｉ１，Ｉ２と、これらの電流源Ｉ１，Ｉ２と接地との間に接続されたＮＰＮトランジスタＱ３，Ｑ４と、積分容量Ｃ１とからなっている。後で詳細に説明するが、ＮＰＮトランジスタＱ４にＱ３の２倍の電流容量を持たせるために、トランジスタＱ４としては、例えば２個のトランジスタを並列接続（×２）して用いる。
【００１３】
ＮＰＮトランジスタＱ３，Ｑ４のベース同士が接続され、この接続点とＮＰＮトランジスタＱ３のコレクタとは接続されてダイオード接続となっている。積分容量Ｃ１は第２の電流源Ｉ２とＮＰＮトランジスタＱ４との接続点と接地との間に接続されている。これらの電流源Ｉ１，Ｉ２は後で説明するＡＧＣ回路４の構成要素となっている。
【００１４】
第２の電流源Ｉ２とＮＰＮトランジスタＱ４との接続点は積分回路３の出力端子を構成し、この出力端子はバッファ７を介してＡＧＣ回路４の構成要素である比較回路５のノードＮ２である非反転入力端子に接続される。この比較回路５の反転入力端子には基準電圧源から基準電圧Ｖｒｅｆ２が供給される。
【００１５】
比較回路５の出力端子は容量Ｃ２を介して接地されるとともにバッファ６を介して電流源Ｉ１，Ｉ２の電流制御端子に共通に接続される。これらの一点鎖線で囲んで示す回路要素でＡＧＣ回路４が構成されている。
【００１６】
バッファ７の出力端は更に３個の比較回路８、９、１０の反転入力端子に共通に接続される。これらの比較回路８、９、１０の非反転入力端子にはそれぞれ基準電圧源から基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４，Ｖｒｅｆ１が供給される。これらの基準電圧Ｖｒｅｆ１、Ｖｒｅｆ３，Ｖｒｅｆ４の間には図２を参照して後で説明するように、Ｖｒｅｆ３＞Ｖｒｅｆ４＞Ｖｒｅｆ１の関係が設定されている。
【００１７】
比較回路１０の出力端子はノードＮ３であり、これはエミッタ接地されたＮＰＮトランジスタＱ５のベースに接続される。このＮＰＮトランジスタＱ５のコレクタは単安定マルチ回路２の第２のトリガ端子Ｒに接続される。
【００１８】
比較回路８の出力端子はノードＮ４であり、抵抗Ｒ２を介してノードＮ７である生成パルス出力端子１１に接続される。この出力端子１１には更に比較回路９のノードＮ５である出力端子がエミッタ接地のＮＰＮトランジスタＱ６のベース、コレクタを介して接続されるとともに、ノードＮ６である単安定マルチ回路２の第２の反転Ｑ出力がエミッタ接地のＮＰＮトランジスタＱ７のベース、コレクタを介して接続される。
【００１９】
このように構成されたパルス発生回路において、単安定マルチ回路２にはテレビジョン受像機のフライバックパルスがトリガパルスとして入力される。単安定マルチ回路２の第１、第２の反転Ｑ出力はＮＰＮトランジスタＱ２のベースとＮＰＮトランジスタＱ７のベースにそれぞれ出力され、そこで反転される。
【００２０】
トランジスタＱ２の出力は定電流源Ｉ１とＮＰＮトランジスタＱ３のベース・コレクタと接続され、積分回路３の制御信号となる。積分回路３の積分容量Ｃ１は定電流源Ｉ２により充電され、ＮＰＮトランジスタＱ４により放電され、この充電放電による容量Ｃ１の電圧が積分回路３の出力としてバッファ７を介して比較回路５、８、９、１０に共通に出力される。
【００２１】
比較回路１０はその反転入力端子に供給されるバッファ７の出力信号と非反転入力端子に供給される参照電圧Ｖｒｅｆ１との比較を行ない、この比較回路１０の比較出力はＮＰＮトランジスタＱ５を介して単安定マルチ回路２の第２のトリガ端子に供給される第２のトリガパルスとなる。
【００２２】
比較回路５はその反転入力端子に供給されるバッファ７の出力信号と反転入力端子に供給される参照電圧Ｖｒｅｆ２との比較を行ない、比較回路５の出力は容量Ｃ２を充電し、その充電出力電圧はバッファ６を介して定電流源Ｉ１，Ｉ２の出力電流量をそれぞれ略同じ割合で増減するように制御する。このため、比較回路５、容量Ｃ２、バッファ６、定電流源Ｉ１及びＩ２は積分回路３の出力波形振幅が略一定となるＡＧＣ回路４として動作する。
【００２３】
比較回路８はその反転入力端子に供給されたバッファ７の出力信号と非反転入力端子に供給された参照電圧Ｖｒｅｆ３とを比較し、その比較出力が出力端子１１に供給される。
【００２４】
比較回路９はその反転入力端子に供給されたバッファ７の出力信号と非反転入力端子に供給された参照電圧Ｖｒｅｆ４との比較を行い、その比較出力がＮＰＮトランジスタＱ６のベースに供給される。
【００２５】
比較回路８の比較出力は抵抗Ｒ２を介してパルス出力端子１１に供給され、ここで比較回路９の出力をＮＰＮトランジスタＱ６で反転した出力と単安定マルチ回路２の出力をＮＰＮトランジスタＱ７で反転した出力とを加算して出力される。
【００２６】
図２は上記図１のパルス発生回路の動作を示す各部の波形図である。図２（ａ）にはノードＮ１に供給されるフライバックパルスが示され、バッファ７を介した積分回路３の出力はノードＮ２における三角波の波形として図２（ｂ）に示される。このノードＮ２における三角波出力は比較回路１０、８、９において参照電圧Ｖｒｅｆ１、Ｖｒｅｆ３、Ｖｒｅｆ４によるスライスレベルとそれぞれ比較される。
【００２７】
ノードＮ２における三角波の最大レベル点Ｔ１からの立下がり波形は、ノードＮ１のフライバックパルスのＴ１における立上がりの反転をＮＰＮトランジスタＱ１で形成し、この反転位相をトリガとして単安定マルチ回路２の出力の低レベル期間を作り出し、ＮＰＮトランジスタＱ２をオフ、ＮＰＮトランジスタＱ４をオンにし、容量Ｃ１の電荷をＮＰＮトランジスタＱ４を介して放電させ、この放電によりノードＮ２におけるＴ１から最小レベル点Ｔ２までの放電波形を形成する。
【００２８】
ノードＮ２の電圧が参照電圧Ｖｒｅｆ３より低下すると、図２（ｄ）のノードＮ４の電圧が立上がり、これにより図２（ｇ）のノードＮ７の出力パルスが立上がる。さらにノードＮ２の電圧が参照電圧Ｖｒｅｆ４より低下すると、図２（ｅ）のノードＮ５の電圧が立上がり、ＮＰＮトランジスタＱ６がオンとなるので図２（ｇ）のノードＮ７の出力パルスが立下がる。
【００２９】
更に参照電圧Ｖｒｅｆ１よりノードＮ２の電圧が下がると、図２（ｃ）に示すようにＴ２において比較回路１０の出力ノードＮ３が高レベルになり、トランジスタＱ５を介して単安定マルチ回路２のＲ端子にトリガをかけ、単安定マルチ回路２の出力が高レベルとなり、ＮＰＮトランジスタＱ４がオフとなり、電流源Ｉ２からの電流により容量Ｃ１への充電が始まり、図２（ｂ）に示すように三角波の電圧が上がっていく。
【００３０】
この過程で参照電圧Ｖｒｅｆ４を越えるとノードＮ５の電圧が立下がり、Ｖｒｅｆ３の電圧を越えるとノードＮ４の電圧が立下がり、三角波の電圧は再びノードＮ１の入力パルスの立上がり時まで上昇する。
【００３１】
この過程でノードＮ２ののこぎり三角波の波形は、比較回路５、容量Ｃ２、バッファ６、定電流源Ｉ１及びＩ２からなるＡＧＣ回路４で図３に示すように、期間▲１▼＋期間▲３▼＝期間▲２▼、期間▲４▼＋期間▲６▼＝期間▲５▼となるように制御される。但し、期間▲１▼、▲４▼は三角波の立下がりにおける最大レベル点からＶｒｅｆ２到達点までの時間、期間▲２▼、▲５▼はＶｒｅｆ２到達点から最小レベル点を経て再びＶｒｅｆ２に到達するまでの時間、期間▲３▼、▲６▼は三角波の立上がりにおけるＶｒｅｆ２到達点から最大レベル点到達までの時間である。
【００３２】
ここで、定電流源Ｉ１，Ｉ２の電流供給能力をＩ１＝Ｉ２とすると、
容量Ｃ１へは
（充電期間＝Ｑ２オン）
充電電流＝Ｉ２、放流電流（Ｑ４コレクタ電流）＝０よりＩ２（＝Ｉ１）で充電、
（放電期間＝Ｑ２オフ）
充電電流＝Ｉ２、放電電流（Ｑ４コレクタ電流）＝２＊Ｉ１−Ｉ２＝Ｉ１で放電、
となり、ノードＮ２の三角波形の傾斜は充電期間と放電期間で実質的に等しく、ノードＮ１のフライバックパルスの開始から、次のフライバックパルスの開始までを１Ｈとすると、期間▲１▼＝期間▲３▼＝期間▲４▼＝期間▲６▼＝１／４Ｈ、期間▲２▼＝期間▲５▼＝１／２Ｈとなる。
【００３３】
またノードＮ２の三角波の波形の最大レベルＶｘは、
0003581260.tif 000002
となる。比較回路８出力のノードＮ４は上記積分回路３の出力にバッファ７を介したノードＮ２の波形のレベルが参照電圧Ｖｒｅｆ３より小さい期間に高レベルとなるパルス波形である。比較回路９の出力のノードＮ５は上記積分回路３の出力にバッファ７を介したノードＮ２の波形のレベルが参照電圧Ｖｒｅｆ４より小さい期間に高レベルとなるパルス波形である。トランジスタＱ７のベースのノードＮ６は単安定マルチ２の出力で上記積分回路の容量Ｃ１が充電期間に高レベルとなるパルス波形である。
【００３４】
パルス出力端子１１のノードＮ７の波形は比較回路８の出力のノードＮ４波形に比較回路９の出力のノードＮ５波形の反転と単安定マルチ回路２の出力ノードＮ６波形の反転とを加算して作成され、ノードＮ１のフライバックパルスの立ち上がり位相に対してｔ１だけ開始位相が遅れ、パルス幅がｔ２のパルス波形となる。
【００３５】
この結果、この実施の形態の構成によればパルスの立上がり位相の遅延時間ｔ１及びパルス幅ｔ２は図２、図３より上記ＶｘとＶｒｅｆ１及びＶｒｅｆ２との関係式より
0003581260.tif 000003
となる。上記ｔ１及びｔ２の式でＨは１水平周期の時間である。上記ｔ１及びｔ２の式は、ｔ１及びｔ２が比較回路のスライスレベルである参照電圧と水平周期によってのみ決まることを示しており、参照電圧が定電圧源などの電圧が安定した回路から得られるとすれば、パルス位相及びパルス幅がばらつかないパルス発生回路を提供できることが判る。
【００３６】
なお、上記の、図３の説明から明らかなように、ノードＮ２における三角波の波形が参照電圧Ｖｒｅｆ２でＡＣ電位の略０ＶになるようにＡＧＣ回路４のループが動作している。
【００３７】
また、上記ｔ１及びｔ２の式は、図４のように１水平周期が変わっても１水平周期に対するｔ１及びｔ２の割合ｔ１／Ｈ及びｔ２／Ｈは一定であり、１水平周期が変わっても１水平周期に対するｔ１及びｔ２の割合が実質的に一定であるパルス発生回路を供給できることを示す。
【００３８】
図１乃至図４に示した実施の形態ではノードＮ１における入力パルスの立上がりで単安定マルチ回路２をトリガしたが、立下がりでトリガしても同様に実施できることは勿論である。
【００３９】
図５は本発明の第２の実施の形態を示すブロック図である。この第２の実施の形態はパルス作成の基本パルスにフライバックパルスとは違う、他の基本パルスを使ったものである。以下の説明では図１と同じ部分は同一の符号を付して詳細な説明は省略する。
【００４０】
図１に示した積分回路３と同様に、ＡＧＣのかかった積分回路１５には充放電制御電流が端子１４から定電流源Ｉ３、Ｉ４に供給される。端子１２には前記の基本パルスが入力され、単安定マルチ回路１３のトリガパルスとなる。単安定マルチ回路１３の出力ＱはＮＰＮトランジスタＱ１６のベースとＮＰＮトランジスタＱ１４のベースにそれぞれ出力される。
【００４１】
トランジスタＱ１６の出力はスイッチＳＷ１とＮＰＮトランジスタＱ１０のベース、コレクタと接続され積分回路１５の制御信号となる。積分回路１５は容量Ｃ３を有し、定電流源Ｉ４及びＮＰＮトランジスタＱ１１は容量Ｃ３の充放電電流を供給する。
【００４２】
積分回路１５の出力はバッファ１６を介して出力される。比較回路１７はその非反転入力にバッファ１６の出力信号を、また、反転入力には参照電圧Ｖｒｅｆ５が供給される。比較回路１７の出力はＮＰＮトランジスタＱ１２を介して単安定マルチ回路１３の第２のトリガパルスとなる。
【００４３】
比較回路２１はその非反転入力にバッファ１６の出力信号を、また、反転入力には参照電圧Ｖｒｅｆ８が供給される。比較回路２１の出力はスイッチＳＷ１の制御端子に接続され、その出力電圧によりスイッチＳＷ１を開閉制御する。
【００４４】
スイッチＳＷ１は比較回路２１の出力が高レベルの時ＯＮし、定電流源Ｉ３及びトランジスタＱ１０、Ｑ１１を介して容量Ｃ３より放電させる。
比較回路１８はその非反転入力にバッファ１６の出力信号を、また、反転入力には参照電圧Ｖｒｅｆ６が供給される。比較回路１９はその非反転入力にバッファ１６の出力信号を、また、反転入力には参照電圧Ｖｒｅｆ７が供給される。比較回路１８の出力は抵抗Ｒ４を介してパルス出力端子２０に、比較回路１９のトランジスタＱ１３による反転出力と単安定マルチ回路１３の出力のトランジスタＱ１４による反転出力とを加算して出力される。
【００４５】
図６は上記図５のパルス発生回路の動作を示す各部の波形図である。図６（ａ）は入力端子１２のノードＮ８への入力パルスを、図６（ｂ）には積分回路１５の出力としてバッファ１６を介したノードＮ９における三角波を参照電圧Ｖｒｅｆ５・Ｖｒｅｆ６・Ｖｒｅｆ７・Ｖｒｅｆ８によるスライスレベルとともに示す。積分回路１５の出力にバッファ１６を介したノードＮ９の波形はノードＮ８の基本パルスの立ち上がり位相をトリガとした単安定マルチ回路１３の出力が高レベル期間、容量Ｃ３に充電され上がっていき、比較回路１７により参照電圧Ｖｒｅｆ５よりノードＮ９の波形が上がると、図６（ｃ）に示す比較回路１７の出力ノードＮ１０が高レベルになりトランジスタＱ１２を介して単安定マルチ回路１３にトリガをかけ、単安定マルチ回路１３の出力が低レベルとなり、容量Ｃ３より放電され電圧が下がっていく、三角波となる。
【００４６】
前記ノードＮ９の波形が比較回路２１の参照電圧Ｖｒｅｆ８より下がると比較回路２１の出力が低レベルとなりスイッチＳＷ１はオフし前記容量Ｃ３は充電されるが、すぐにノードＮ９のレベルがＶｒｅｆ８を越えスイッチＳＷ１をＯＮして前記容量Ｃ３より放電を開始する。したがって、ノードＮ９の低レベルは参照電圧Ｖｒｅｆ８で略一定となる。
【００４７】
図６（ｄ）に示す比較回路１８の出力のノードＮ１１は上記積分回路１５の出力にバッファ１６を介したノードＮ９の波形のレベルが参照電圧Ｖｒｅｆ６より大きい期間に高レベルとなるパルス波形である。図（ｅ）に示す比較回路１９の出力のノードＮ１２は上記積分回路１５の出力にバッファ１６を介したノードＮ９の波形のレベルが参照電圧Ｖｒｅｆ７より大きい期間に高レベルとなるパルス波形である。
【００４８】
図６（ｆ）に示すトランジスタＱ１４のベースのノードＮ１３は単安定マルチ回路１３の反転Ｑ出力で上記積分回路１５を制御するトランジスタＱ１６のベースが低レベル期間に高レベルとなるパルス波形である。
【００４９】
図６（ｇ）に示すパルス出力端子２０のノードＮ１４の波形は比較回路１８出力のノードＮ１１波形に比較器１９出力のノードＮ１２波形の反転と単安定マルチ出力ノードＮ１３波形の反転とを加算して作成された、ノードＮ１２の基本パルスの立上がり位相に対してｔ７だけ開始位相が遅れ、パルス幅がｔ８のパルス波形となる。
【００５０】
この図５、図６の実施の形態ではノードＮ８に入力される基本パルスの周期に関係ない所定の充放電の時定数を持った三角波がノードＮ９に得られるため、この三角波の立上がりの傾きを端子１４に供給されるＡＧＣ制御信号により電流源Ｉ１，Ｉ２の出力電流値を制御することで所定の値に設定すれば、ノードＮ１４における出力パルスの立上がり期間ｔ７、パルス幅ｔ８を希望の値に設定することができる。しかもこの三角波の積分波形は従来のＣＲ時定数によらずＡＧＣ回路で正確に規定できるので、出力パルスの立上がり位相、パルス幅を正確に設定することができる。
【００５１】
【発明の効果】
以上詳述したようにこの発明によれば、たとえばテレビジョン受像機のフライバックパルスをトリガとする単安定マルチ回路により積分回路を制御し、積分回路の出力を比較回路で比較した結果を単安定マルチ回路の第２のトリガとして使用することで、積分回路に三角波を発生させるパルス発生回路において、積分回路の充放電電流をＡＧＣ回路でＡＧＣ制御し、このＡＧＣ制御された積分回路の積分波形を用いてパルス作成を行うことにより、ＣＲ時定数の変動に起因する出力パルスの位相変動を大幅に低減でき、かつ新規に作成されたパルス波形の立上がり位相およびパルス幅が基準となる入力パルスの周期の変動に対応して実質的に同じ割合で変化するパルス発生回路を提供することができる。
【図面の簡単な説明】
【図１】この発明のパルス発生回路の第１の実施の形態の回路構成を示すブロック回路図。
【図２】図１の回路の動作を説明するための各部の信号波形図。
【図３】図１の回路におけるＡＧＣ回路の動作説明図。
【図４】図１の回路における異なる水平周期の場合の各部の信号波形図。
【図５】この発明のパルス発生回路の第２の実施の形態の回路構成を示すブロック回路図。
【図６】図５の回路の動作を示すための各部の信号波形図。
【図７】従来のパルス発生回路の構成の一例を示す回路図。
【図８】図７の回路の動作を説明するための各部の波形図。
【図９】図７の回路における一水平周期が異なる場合の各部の波形図。
【符号の説明】
１、１２、２８…パルス入力端子、
２、１３…単安定マルチ回路、
３、１５、２２、２５…積分回路、
４…ＡＧＣ回路
５、８、９、１０、１７、１８、１９、２１、２３、２６…比較回路、
６、７、１６、２４…バッファ、
１１、２０、２７…パルス波形出力端子、
１４…ＡＧＣ制御用の充放電制御電圧端子。
【図１】
0003581260.tif 000004
【図２】
0003581260.tif 000005
【図３】
0003581260.tif 000006
【図４】
0003581260.tif 000007
【図５】
0003581260.tif 000008
【図６】
0003581260.tif 000009
【図７】
0003581260.tif 000010
【図８】
0003581260.tif 000011
【図９】
0003581260.tif 000012