【事件の表示】
　平成　７年特許願第３５１９６７号「デルタ層を有する低オン抵抗のトレンチ型ＭＯＳＦＥＴ及びその製造方法」拒絶査定不服審判事件〔平成　８年　９月２７日出願公開、特開平　８−２５０７３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理　由　
第１　手続の経緯
　本願は、平成７年１２月２７日（パリ条約による優先権主張１９９４年１２月３０日、アメリカ合衆国）の出願であって、平成１９年１２月１３日付けで拒絶査定がなされ、これに対し、平成２０年３月１７日に拒絶査定に対する審判請求がなされるとともに、同年４月９日付けで手続補正がなされたものである。
　
第２　平成２０年４月９日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　平成２０年４月９日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、補正前の請求項１ないし６５を、補正後の請求項１ないし２７と補正するものであるが、そのうち、補正前の請求項５３ないし６５についてなされた補正については、以下のとおり整理できる。
補正事項ａ
　補正前の請求項５３ないし６２を、補正後の請求項１７及び２５と補正すること。
補正事項ｂ
　補正前の請求項６３ないし６５を、補正後の請求項２６及び２７と補正すること。
　
２　本件補正についての検討
２−１　補正事項ａについて
（ア）補正前の請求項５３ないし６２と、補正後の請求項１７ないし２５とは、一対一に対応しているとは言えないが、補正前の請求項５３が、補正後の請求項１７に対応するとみて検討する。
　補正前の請求項５３を補正後の請求項１７とする補正は、補正前の請求項５３の「ＭＯＳＦＥＴのセル領域を確定する過程」を、補正後の請求項１７の「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」（以下、「補正事項ａ−１」という。）と補正し、補正前の請求項５３の「ボディ注入領域を形成すべく、前記基板に前記第２導電型のドーパントを注入する第３注入を実施する過程」を、補正後の請求項１７の「ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程」（以下、「補正事項ａ−２」という。）と補正し、補正前の請求項５３の「ソース領域を形成すべく、前記基板に前記第１導電型のドーパントを注入する第４注入を実施する過程」を、補正後の請求項１７の「ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に前記第１導電型のドーパントを注入する第４注入を実施する過程」（以下、「補正事項ａ−３」という。）と補正し、補正前の請求項５３の「金属を被着させる過程とを有する」を、補正後の請求項１７の「金属を被着させる過程とを有し、　前記第１注入が、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスクを通して行われることを特徴とする」（以下、「補正事項ａ−４」という。）と補正するものである。
　補正後の請求項１７の「前記第１注入が、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスクを通して行われること」は、「前記第１注入」を行う際に、マスクを作成して、そのマスクにより「前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように」「前記第１注入」を行うことを意味するものと認められるので、補正事項ａ−４についての補正は、実質的に、「前記第１注入」を行う前の過程として、マスクを作成する過程を追加するものである。
　したがって、補正事項ａ−４についての補正は、発明を特定するために必要な事項を限定するものではないので、補正事項ａ−４についての補正を含む、補正事項ａについての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正事項ａ−４についての補正を含む、補正事項ａについての補正が、同法同条同項第１号、第３号及び第４号に掲げる請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　また、補正後の請求項１７の「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を確定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」は、「トレンチが形成されるべき位置」以外の領域すべてに、一様に「薄い酸化層を成長させる」ことを意味するものと認められるが、本願の願書に最初に添付された明細書又は図面（以下、「当初明細書等」という。）には、【００３６】段落に「次に、厚い酸化層１１５が、深いＰ＋領域１１４の上方に成長させられ、薄い酸化層１１９が、トレンチが形成されるべき位置を除いた構造の残りの部分の上に成長させられる。次に、トレンチがエッチングされ、」と記載され、図２４に、トレンチが形成されない領域に「厚い酸化層１１５」及び「薄い酸化層１１９」が形成される過程が示されているように、「トレンチが形成されるべき位置を除いた残りの部分の上」に「薄い酸化層１１９」及び「厚い酸化層１１５」を成長させる工程が記載されているのみであり、「トレンチが形成されるべき位置」以外の領域すべてに、一様に「薄い酸化層を成長させる」こと、すなわち、「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を確定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」は記載されておらず、また、自明な事項でもない。よって、補正事項ａ−１についての補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　さらに、補正後の請求項１７の「前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスク」は、当初明細書等に記載されているものとは認められず、また、自明な事項でもない。よって、補正事項ａ−４についての補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　したがって、補正事項ａ−１及び補正事項ａ−４についての補正を含む、補正事項ａについての補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
（イ）次に、補正前の請求項５５が、実質的に、補正後の請求項１７に対応するとみて、検討する。
　補正前の請求項５５を、補正後の請求項１７とする補正は、補正前の請求項５５が引用する補正前の請求項５３の「ＭＯＳＦＥＴのセル領域を確定する過程」を、補正後の請求項１７の「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」（以下、「補正事項ａ−５」という。）と補正し、補正前の請求項５５が引用する補正前の請求項５３の「ボディ注入領域を形成すべく、前記基板に前記第２導電型のドーパントを注入する第３注入を実施する過程」を、補正後の請求項１７の「ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程」（以下、「補正事項ａ−６」という。）と補正し、補正前の請求項５５が引用する補正前の請求項５３の「ソース領域を形成すべく、前記基板に前記第１導電型のドーパントを注入する第４注入を実施する過程」を、補正後の請求項１７の「ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に前記第１導電型のドーパントを注入する第４注入を実施する過程」（以下、「補正事項ａ−７」という。）と補正し、補正前の請求項５５が引用する補正前の請求項５３の「金属を被着させる過程とを有する」を、補正後の請求項１７の「金属を被着させる過程とを有し、」（以下、「補正事項ａ−８」という。）と補正し、補正前の請求項５５の「前記第１注入が、前記デルタ注入領域のエッジが前記トレンチのエッジから隔てられるように、マスクを通して行われることを特徴とする」を、補正後の請求項１７の「前記第１注入が、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスクを通して行われることを特徴とする」（以下、「補正事項ａ−９」という。）と補正するものである。
　補正事項ａ−５及び補正事項ａ−９についての補正は、上記「２−１　（ア）」において補正事項ａ−１及び補正事項ａ−４について検討したのと同様の理由により、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　したがって、補正事項ａ−５及び補正事項ａ−９についての補正を含む、補正事項ａについての補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
　また、補正前の請求項５５を引用する補正前の請求項は、補正前の請求項５６のみの１つであるのに対し、補正前の請求項５５に対応する補正後の請求項１７を引用する補正後の請求項は、補正後の請求項１８ないし２５の８つになっているが、実質的に、補正後の請求項１８、２０ないし２５に対応する補正前の請求項はない。よって、補正前の請求項５５を補正後の請求項１７とする補正を含む、補正事項ａについての補正は、請求項を追加するものである。
　したがって、補正前の請求項５５を補正後の請求項１７とする補正を含む、補正事項ａについての補正は、請求項を追加するものであるから、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しない。
（ウ）したがって、上記（ア）及び（イ）において検討したとおり、補正後の請求項１７が補正前の請求項５３又は５５のいずれに対応するとみても、補正事項ａについての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反し、かつ、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
　
２−２　補正事項ｂについて
（ア）補正前の請求項６３ないし６５と、補正後の請求項２６及び２７とは、一対一に対応しているとは言えないが、補正前の請求項６３が、補正後の請求項２６に対応するとみて検討する。
　補正前の請求項６３を補正後の請求項２６とする補正は、補正前の請求項６３の「前記第１導電型のドーパントの注入を実施する過程」を、補正後の請求項２６の「前記第１導電型のドーパントの第１注入を実施する過程」（以下、「補正事項ｂ−１」という。）と補正し、補正前の請求項６３の「ＭＯＳＦＥＴのセル領域を確定する過程」を、補正後の請求項２６の「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を確定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」（以下、「補正事項ｂ−２」という。）と補正し、補正前の請求項６３の「ボディ注入領域を形成すべく、前記基板に前記第２導電型のドーパントを注入する第３注入を実施する過程」を、補正後の請求項２６の「ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程」（以下、「補正事項ｂ−３」という。）と補正し、補正前の請求項６３の「ソース領域を形成すべき前記基板に、前記第１導電型のドーパントを注入する第４注入を実施する過程」を、補正後の請求項２６の「ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に、前記第１導電型のドーパントを注入する第４注入を実施する過程」（以下、「補正事項ｂ−４」という。）と補正し、補正前の請求項６３の「金属を被着させる過程とを有する」を、補正後の請求項２６の「金属を被着させる過程とを有し、　前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されることを特徴とする」（以下、「補正事項ｂ−５」という。）と補正するものである。
　補正後の請求項２６の「前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されること」は、「前記第１注入」を行う際に、マスクを作成して、そのマスクにより「前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように」「前記第１注入」を行うことを意味するものと認められるので、補正事項ｂ−５についての補正は、実質的に、「前記第１注入」を行う前の過程として、マスクを作成する過程を追加するものである。
　したがって、補正事項ｂ−５についての補正は、発明を特定するために必要な事項を限定するものではないので、補正事項ｂ−５についての補正を含む、補正事項ｂについての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正事項ｂ−５についての補正を含む、補正事項ｂについての補正が、同法同条同項第１号、第３号及び第４号に掲げる請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　補正事項ｂ−２についての補正は、上記「２−１　（ア）」において補正事項ａ−１について検討したのと同様の理由により、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　また、補正後の請求項２６に記載された「前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されること」は、特に、「前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されること」の点で、当初明細書等に記載されているものとは認められず、また、自明な事項でもない。よって、補正事項ｂ−５についての補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　したがって、補正事項ｂ−２及び補正事項ｂ−５についての補正を含む、補正事項ｂについての補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
（イ）次に、補正前の請求項６４が補正後の請求項２６に対応するとみて検討する。
　補正前の請求項６４を、補正後の請求項２６とする補正は、補正前の請求項６４が引用する補正前の請求項６３の「前記第１導電型のドーパントの注入を実施する過程」を、補正後の請求項２６の「前記第１導電型のドーパントの第１注入を実施する過程」（以下、「補正事項ｂ−６」という。）と補正し、補正前の請求項６４が引用する補正前の請求項６３の「ＭＯＳＦＥＴのセル領域を確定する過程」を、補正後の請求項２６の「ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を確定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」（以下、「補正事項ｂ−７」という。）と補正し、補正前の請求項６４が引用する補正前の請求項６３の「ボディ注入領域を形成すべく、前記基板に前記第２導電型のドーパントを注入する第３注入を実施する過程」を、補正後の請求項２６の「ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程」（以下、「補正事項ｂ−８」という。）と補正し、補正前の請求項６４が引用する補正前の請求項６３の「ソース領域を形成すべき前記基板に、前記第１導電型のドーパントを注入する第４注入を実施する過程」を、補正後の請求項２６の「ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に、前記第１導電型のドーパントを注入する第４注入を実施する過程」（以下、「補正事項ｂ−９」という。）と補正し、補正前の請求項６４が引用する補正前の請求項６３の「金属を被着させる過程とを有する」を、補正後の請求項２６の「金属を被着させる過程とを有し、」（以下、「補正事項ｂ−１０」という。）と補正し、補正前の請求項６４の「前記マスクが、前記デルタ注入領域が前記トレンチから隔てられるような形状に形成されることを特徴とする」を、補正後の請求項２６の「前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されることを特徴とする」（以下、「補正事項ｂ−１１」という。）と補正するものである。
　そして、補正事項ｂ−７についての補正は、上記「２−１　（ア）」において補正事項ａ−１について検討したのと同様の理由により、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　また、補正事項ｂ−１１についての補正は、上記「２−２（ア）」において補正事項ｂ−５について検討したのと同様の理由により、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものではない。
　したがって、補正事項ｂ−７及び補正事項ｂ−１１についての補正を含む、補正事項ｂについての補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
　また、補正前の請求項６４を引用する補正前の請求項はないのに対し、補正前の請求項６４に対応する補正後の請求項２６を引用する補正後の請求項は、補正後の請求項２７となっているが、補正後の請求項２７に対応する補正前の請求項はない。よって、補正前の請求項６４を補正後の請求項２６とする補正を含む、補正事項ｂについての補正は、請求項を追加するものである。
　したがって、補正前の請求項６４を補正後の請求項２６とする補正を含む、補正事項ｂについての補正は、請求項を追加するものであるから、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しない。
（ウ）したがって、上記（ア）及び（イ）において検討したとおり、補正後の請求項２６が補正前の請求項６３又は６４のいずれに対応するとみても、補正事項ｂについての補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反し、かつ、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するものである。
　
２−３　補正の目的の適否及び新規事項の追加の有無についてのむすび
　したがって、補正事項ａ及び補正事項ｂについての補正を含む本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するとともに、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するのものである。
　
３　本件補正の独立特許要件についての検討
　次に、仮に、本件補正が、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たし、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するものとみなして、本件補正が平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件（独立特許要件）を満たすか否かについて検討する。
　
３−１　補正発明
　本願の補正後の請求項１ないし２７に係る発明は、補正後の特許請求の範囲の請求項１ないし２７に記載された事項により特定されるものであり、このうち、補正後の請求項１、３、５ないし８、１３ないし１７及び２６に係る発明は、以下のとおりのものである。
「【請求項１】　トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在する前記第１導電型のドレイン領域とを有するバーチカルトレンチ型ＭＯＳＦＥＴであって、
　前記ドレイン領域が、
　前記基板の面のうち前記トレンチの形成された面の裏側の面全体にわたる基板の部分であって、前記トレンチの前記底部から離隔した、濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記ソース領域及び前記ボディ領域が、前記トレンチによって画定されるセルの中に形成され、
　前記デルタ層が、前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置することを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、
　前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。」
「【請求項３】　前記デルタ層の下側境界部分が、前記トレンチの底部よりも上の位置にあることを特徴とする請求項１に記載のＭＯＳＦＥＴ。」
「【請求項５】　前記ＭＯＳＦＥＴが、前記セルの中心部分において前記第２導電型の深い拡散領域を有し、前記深い拡散領域の最も深い点が、前記トレンチよりも低い位置にあることを特徴とする請求項１に記載のＭＯＳＦＥＴ。
　【請求項６】　前記深い拡散領域の一部が前記デルタ層を貫通しており、前記デルタ層の下側境界部分が、前記深い拡散領域の前記最も深い点よりも上の位置にあることを特徴とする請求項５に記載のＭＯＳＦＥＴ。
　【請求項７】　前記ＭＯＳＦＥＴが、前記セルの中心部分において前記第２導電型の深い拡散領域を有し、前記深い拡散領域の最も深い点が、前記ボディ領域の下側接合部より下で、かつ前記トレンチの底部より上の位置にあることを特徴とする請求項１に記載のＭＯＳＦＥＴ。
　【請求項８】　前記デルタ層の下側境界部分が、前記深い拡散領域の前記最も深い部分よりも上の位置にあることを特徴とする請求項７に記載のＭＯＳＦＥＴ。」
「【請求項１３】トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在する前記第１導電型のドレイン領域とを有するバーチカルトレンチ型ＭＯＳＦＥＴであって、
　前記ドレイン領域が、
　　前記基板の面のうち前記トレンチの形成された面の裏側の面全体にわたる基板の部分であって、前記トレンチの前記底部から離隔した、濃いドープをなされた領域と、
　　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記ソース領域及び前記ボディ領域が、前記トレンチによって画定されるセルの中に形成され、
　前記デルタ層が、前記ドリフト領域の内部に位置することを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、
　前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられることを特徴とし、
　前記デルタ層の上側境界部分が、前記ボディ領域と前記ドリフト領域との接合部より下の位置にあり、前記ドリフト領域の一部が、前記デルタ層と前記ボディ領域との間にあることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。
　【請求項１４】　トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在する前記第１導電型のドレイン領域とを有するバーチカルトレンチ型ＭＯＳＦＥＴであって、
　前記ドレイン領域が、
　前記基板の面のうち前記トレンチの形成された面の裏側の面全体にわたる基板の部分であって、前記トレンチの前記底部から離隔した、濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記ソース領域及び前記ボディ領域が、前記トレンチによって画定されるセルの中に形成され、
　前記デルタ層が、前記ドリフト領域の少なくとも一部の上層をなすことを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上にあることを特徴とし、
　前記デルタ層が、前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられることを特徴とし、
　前記デルタ層の下側境界部分が、前記トレンチの底部よりも下にあることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。
　【請求項１５】　トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在する前記第１導電型のドレイン領域とを有するバーチカルトレンチ型ＭＯＳＦＥＴであって、
　前記ドレイン領域が、
　前記基板の面のうち前記トレンチの形成された面の裏側の面全体にわたる基板の部分であって、前記トレンチの前記底部から離隔した、濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記ソース領域及び前記ボディ領域が、前記トレンチによって画定されるセルの中に形成され、
　前記デルタ層が、前記ドリフト領域の少なくとも一部の上層をなすことを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上にあることを特徴とし、
　前記デルタ層が、前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられることを特徴とし、
　前記セルの中心部分において前記第２導電型の深い拡散領域を有することを特徴とし、
　前記深い拡散領域が、前記ボディ領域より高いドーパント濃度を有することを特徴とし、
　前記深い拡散領域の最も深い部分の位置が前記トレンチの底部よりも下にあり、前記デルタ層が前記深い拡散領域の前記最も深い部分の下を走るように配置されることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。
　【請求項１６】　トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在する前記第１導電型のドレイン領域とを有するバーチカルトレンチ型ＭＯＳＦＥＴであって、
　前記ドレイン領域が、
　前記基板の面のうち前記トレンチの形成された面の裏側の面全体にわたる基板の部分であって、前記トレンチの前記底部から離隔した、濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記ソース領域及び前記ボディ領域が、前記トレンチによって画定されるセルの中に形成され、
　前記デルタ層が、前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置することを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、
　前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられることを特徴とし、
　前記セルの中心部分において前記第２導電型の深い拡散領域を有することを特徴とし、
　前記深い拡散領域が、前記ボディ領域より高いドーパント濃度を有することを特徴とし、
　前記深い拡散領域の最も深い部分の位置が前記トレンチの底部よりも下にあり、前記デルタ層が前記深い拡散領域の前記最も深い部分の下を走るように配置されることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。
　【請求項１７】　バーチカルトレンチ型のＭＯＳＦＥＴを製造する方法であって、
　第１導電型の基板を設ける過程と、
　前記基板の表面上に前記第１導電型のエピタキシャル層を形成する過程と、
　前記エピタキシャル層の中に、前記エピタキシャル層の他の部分より高いドーパント濃度を有する、前記ボディ領域の下層をなす領域であるデルタ注入領域を形成するために、前記エピタキシャル層の上側表面を通して前記第１導電型のドーパントを注入する第１注入を実施する過程と、
　深い拡散領域を形成すべき前記エピタキシャル層の前記上側表面を通して、前記第２導電型のドーパントを注入する第２注入を実施する過程と、
　前記エピタキシャル層の前記上側表面において、ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程と、
　前記上側表面において、前記セル領域に隣接するようにトレンチを形成する過程と、
　ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程と、
　ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に前記第１導電型のドーパントを注入する第４注入を実施する過程と、
　前記ソース領域と前記ボディ注入領域とのコンタクト領域を形成するために、金属を被着させる過程とを有し、
　前記第１注入が、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスクを通して行われることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴの製造方法。」
「【請求項２６】　第１導電型の基板を設ける過程と、
　前記基板の表面上に前記第１導電型のエピタキシャル層を形成する過程と、
　前記エピタキシャル層の上側表面においてマスクを設ける過程と、
　前記エピタキシャル層の中に、前記エピタキシャル層の他の部分のドーパント濃度より高いドーパント濃度を有する、前記ボディ領域の下層をなす領域であるデルタ注入領域を形成するために、前記マスクを通して前記第１導電型のドーパントの第１注入を実施する過程と、
　深い拡散領域を形成すべき前記エピタキシャル層の前記上側表面を通して、前記第２導電型のドーパントを注入する第２注入を実施する過程と、
　前記エピタキシャル層の前記上側表面において、ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を確定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程と、
　前記上側表面において、前記セル領域に隣接するようにトレンチを形成する過程と、
　ボディ注入領域を形成すべく、前記トレンチの形成された構造に前記第２導電型のドーパントを注入する第３注入を実施する過程と、
　ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に、前記第１導電型のドーパントを注入する第４注入を実施する過程と、
　前記ソース領域と前記ボディ注入領域とのコンタクト領域を形成するために、金属を被着させる過程とを有し、
　前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴの製造方法。」
　
３−２　特許法第３６条について
３−２−１　補正後の請求項１、３、５ないし８、１３ないし１６について
（ア）本願の補正後の請求項１、１３ないし１６の「前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられること」という記載は、平成２０年４月９日付けの審判請求書の請求の理由の手続補正書の、「（ｋ）新請求項１、１３−１６（元の請求項３７及び４９−５２）において、・・・デルタ層が、トレンチの側壁から横方向に隔てられた形でセルの中心部分に設けられてる点についての限定を追加した。具体的には、・・・デルタ層とトレンチの側壁との位置関係についての記載を「前記デルタ層が（、）前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられる」という記載に変更した。　この補正の根拠として、・・・図１６の実施例及びその関連説明の［００２８］の「Ｎデルタ層８０２が、内部にゲート１０２及び１０４を形成されたトレンチから間隔をおいて設けられている。・・・動作のシミュレーションが、Ｎデルタ層の末端部とトレンチとの間隔が２μｍとして行われた。」という記載が挙げられる。」という記載からみて、図１６に基づいているものと認められる。
　しかしながら、本願の願書に添付した明細書及び図面（以下、「本願明細書等」という。）の【００２８】段落及び図１６を参照しても、「前記デルタ層が」「前記セルの中心部分」には存在しないのであるから、本願の補正後の請求項１の「前記デルタ層が」「前記セルの中心部分に設けられること」という記載は、明確ではない。
　したがって、本願の補正後の請求項１、１３ないし１６の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（イ）仮に、本願の補正後の請求項１の「前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられること」という記載が、本願明細書等の図３４の「中央デルタ層１３１６」に相当するとすれば、本願の補正後の請求項１を直接又は間接的に引用する、本願の補正後の請求項３の「前記デルタ層の下側境界部分が、前記トレンチの底部よりも上の位置にあること」、同請求項５の「前記ＭＯＳＦＥＴが、前記セルの中心部分において前記第２導電型の深い拡散領域を有し、前記深い拡散領域の最も深い点が、前記トレンチよりも低い位置にあること」、同請求項６の「前記深い拡散領域の一部が前記デルタ層を貫通しており、前記デルタ層の下側境界部分が、前記深い拡散領域の前記最も深い点よりも上の位置にあること」、同請求項７の「前記ＭＯＳＦＥＴが、前記セルの中心部分において前記第２導電型の深い拡散領域を有し、前記深い拡散領域の最も深い点が、前記ボディ領域の下側接合部より下で、かつ前記トレンチの底部より上の位置にあること」、同請求項８の「前記デルタ層の下側境界部分が、前記深い拡散領域の前記最も深い部分よりも上の位置にあること」は、いずれも、本願明細書等の【００３９】段落及び図３４に、記載されておらず、明確ではない。
　したがって、本願の補正後の請求項３、５ないし８の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（ウ）仮に、本願の補正後の請求項１５、１６の「前記デルタ層が前記トレンチの側壁から横方向に隔てられ、かつ前記セルの中心部分に設けられること」という記載が、本願明細書等の図３４の「中央デルタ層１３１６」に相当するとすれば、本願の補正後の請求項１５、１６の「前記深い拡散領域の最も深い部分の位置が前記トレンチの底部よりも下にあ」ることは、本願明細書等の【００３９】段落及び図３４に、記載されておらず、明確ではない。
　したがって、本願の補正後の請求項１５、１６の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
　
３−２−２　補正後の請求項１７について
（ア）本願の補正後の請求項１７の「前記エピタキシャル層の前記上側表面において、ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」という記載は、本願明細書等の【００３６】段落の「次に、厚い酸化層１１５が、深いＰ＋領域１１４の上方に成長させられ、薄い酸化層１１９が、トレンチが形成されるべき位置を除いた構造の残りの部分の上に成長させられる。次に、トレンチがエッチングされ、」という記載及び、図２４を参照すると、「厚い酸化層１１５」も「成長」されており、この「厚い酸化層１１５」がないと、本願の補正後の請求項１７の「ソース領域を形成すべく、前記第３注入を実施する過程によって得られた構造に前記第１導電型のドーパントを注入する第４注入を実施する過程」に支障が生じるので、上記の「厚い酸化層１１５」が「成長」することに関する記載も必要である。
　すると、「厚い酸化層１１５」が「成長」することに関する記載を有していない、本願の補正後の請求項１７の「前記エピタキシャル層の前記上側表面において、ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」という記載は、明確ではない。
　したがって、本願の補正後の請求項１７の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（イ）本願の補正後の請求項１７の「前記第１注入が、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスクを通して行われること」という記載は、特に、「前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されたマスク」が、本願明細書等の発明の詳細な説明に記載されていない。
　したがって、本願の補正後の請求項１７は、発明の詳細な説明に記載したものではないから、本願の補正後の請求項１７の記載は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
３−２−３　補正後の請求項２６について
（ア）本願の補正後の請求項２６の「前記エピタキシャル層の前記上側表面において、ＭＯＳＦＥＴのセル領域を画定するトレンチの位置を決定するべく、トレンチが形成されるべき位置を除いた残りの部分の上に薄い酸化層を成長させる過程」という記載は、上記「３−２−２　（ア）」において検討したのと同様の理由により、明確ではない。
　したがって、本願の補正後の請求項２６の記載は、特許法第３６条第６項第２号に規定する要件を満たしていない。
（イ）本願の補正後の請求項２６に記載された「前記第１注入を実施する過程において、前記マスクが、前記デルタ注入領域が、前記セルの中心部分において前記トレンチの側壁から横方向に隔てられた形状となるように形成されること」は、本願明細書等の発明の詳細な説明に記載されていない。
　したがって、本願の補正後の請求項２６は、発明の詳細な説明に記載したものではないから、本願の補正後の請求項２６の記載は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
３−３　独立特許要件についてのむすび
　以上のとおり、本願の補正後の請求項１、３、５ないし８、１３ないし１７及び２６に係る発明は、上記「３−２−１」ないし「３−２−３」において検討したとおり、特許法第３６条第６項１号及び第２号に規定する要件を満たしておらず、本願は、その特許出願の際独立して特許を受けることができないものであるので、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものである。
　
４　まとめ
　よって、本件補正は、上記「２−３」、及び上記「３−３」に記載のとおり、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するとともに、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものであり、また、仮にそうでないとしても、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。　
　
第３　本願発明について
　平成２０年４月９日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし６５に係る発明は、平成１８年１２月６日付け手続補正書の特許請求の範囲の請求項１ないし６５に記載された事項により特定されるとおりのものであるところ、このうち、本願の請求項１に係る発明は、以下のとおりのものである。
「【請求項１】　トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在するドレイン領域とを有することを特徴とし、
　前記ドレイン領域が、
　前記トレンチの前記底部全体の下層をなす濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層とを有することを特徴とし、
　前記デルタ層が、前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置することを特徴とし、
　前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、
　前記デルタ層におけるドーパント濃度は水平方向に均一であることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。」
　
第４　刊行物及び刊行物記載の発明
刊行物１．特開昭６３−１７４３７３号公報
　原審の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物１（特開昭６３−１７４３７３号公報）には、第１図、第２図、第３Ｂ図とともに、
「最小オン抵抗の半導体デバイス」（発明の名称）に関して、
「第１図は従来の縦形チャネルＭＯＳＦＥＴデバイスの断面を示す。その中に絶縁ゲートが設けられる、縦方向すなわち垂直方向の溝がＮ＋ソース領域およびＰベース領域を通って伸びて、更に阻止接合を横切ってデバイスのドリフト領域の中まで短い距離Ｌｔだけ伸びる。溝がドリフト領域の中に重なる距離Ｌｔは小さいことが望ましいが、通常は０．５ミクロンのオーダである。このような小さな重なりは、溝が完全にＰベース領域を横切って伸びるようにするために設けられる。デバイスの単位セルの幅をＷと指定すれば、縦横比Ｌｔ／Ｗは非常に小さく、通常は０．０５のオーダである。また溝の隅でのフリンジング電界を小さくするためにゲート電極はできる限り阻止接合に近いところで終端される。そうでないとデバイスの降伏電圧ならびにゲート・ドレイン間降伏電圧が小さくなる。」（第６頁右上欄下から３行〜同頁左下欄第１４行）、
「本発明の縦形電荷制御絶縁ゲート半導体構造は広範囲の絶縁ゲート半導体デバイスに適用可能であり、種々の異なる半導体材料から製造することができる。以下の説明では、本発明の導電率を向上した縦形電荷制御絶縁ゲート半導体デバイスをシリコン基板に構成した数個の実施例を開示する。」（第１０頁左上欄第１６行〜同頁右上欄第１行）、
「第２図乃至第７図においては、本発明の説明が理解しやすいように対応する部分は同じ参照番号で表わしてある。」（第１０頁左下欄第２０行〜同頁右下欄第２行）、
「第２Ａ図は本発明の好適な一実施例を示し、デバイスの中心部分を通る垂直な軸線に対して対称なＭＯＳＦＥＴの１つのセルの一部に適用したものである。全体を１０で表わした本発明による導電率を向上した縦形電荷制御絶縁ゲート半導体デバイス構造は、図に示すように、Ｎ型導電層として表わした第１層１２を構成する、部分的に処理されたウェーハを含む。第１層１２はＮ＋層として示した高濃度にドーピングされた下側部分１２ａおよびＮ層として示した中位の濃度にドーピングされた上側部分１２ｂを含む。高濃度にドーピングされた部分はオーミック接触の設定を容易にする。第１層１２の上側部分１２ｂの詳細な構造とドーピング分布による利点は第３Ａ図乃至第３Ｃ図を参照して後で説明する。アノード電極金属接触パッドのような接触パッド１１が第１層１２の下の表面１３に配置されて表面１３とオーミック接触する。
　Ｐ型層として図示された一導電型の第２層１４が反対導電型の第１層１２の上に配置される。Ｎ導電型ソース領域として示される別の１つの反対導電型の領域１９が第２層１４の中に配置される。第１のＰＮ接合すなわち逆阻止接合２０が一導電型の第２層１４と反対導電型の第１層１２との間に形成される。第２の接合２１がソース領域１９と第２層１４との間に形成される。第２層１４の一部とソース領域１９の一部がデバイスの上側表面２２を形成する。ソース電極２３のような電極が第２層１４とソース領域１９の上に、それらとオーミック接触して配置され、ＰＮ接合２１を短絡する。デバイスは３次元であるので、図示断面を垂直軸線のまわりに１８０°回転したものと考えることにより本発明をより良く理解することができる。この場合、いずれの断面も第２Ａ図に示すようになる。
　半導体材料の中の溝２４はソース領域１９および第２層１４を通って第１層１２の中まで伸びる。この溝の側壁２５によりデバイスのペデスタル部分が規定される。溝２４の側壁２５の上に絶縁層３２が配置される。絶縁層３２の上にゲート電極４０が配置される。ゲート電極４０はペデスタル内の第１層１２の部分のイオン化された不純物により生じる電界に結合する。このイオン化された不純物に関連した電界に結合することにより、ゲート電極４０はこの電界の向きを変えて、デバイスが独特の動作特性を有するようにする。」（第１１頁左上欄第１行〜同頁左下欄第６行）、
「第１層１２のイオン化された不純物に関連した電界を適切に制御することは本発明にとって極めて重要である。垂直なペデスタルに於ける電界降伏は電界が最大のところで起ることがわかった。電界降伏の起りやすいデバイスの４つの特定の降伏領域を第２Ａ図では文字Ａ，Ｂ，ＣおよびＤで表わしてある。
　降伏領域Ａは、それぞれデバイス１０の中心近傍の第１および第２の層１２および１４の間の阻止接合２０の所にある。この位置における降伏は、第１層１２の中のキャリヤ濃度が大き過ぎるかまたはペデスタルの幅Ｗが大き過ぎることにより電荷制御ゲート電極４０が第１層の中の電界の充分な部分に結合しない場合に生じ、ＰＮ接合２０が降伏する。」（第１１頁右下欄第１２行〜第１２頁左上欄第６行）、
「次に第３Ａ，３Ｂおよび３Ｃ図にはデバイス１０の別の実施例が示されている。その第１層１２の上側部分１２ｂは、同じ導電型の半導体材料で構成されているが、相異なる濃度レベルにドーピングされた２つ以上の別々のゾーンを含む。」（第１８頁左上欄第１２〜１６行）、
「第３Ｂ図のデバイスでは、第１層１２の上側部分１２ｂが３つのゾーンを含む。ペデスタルの中に配置された第１のゾーン５０は高い濃度Ｎ１にドーピングされる。第２のゾーン５５は低い濃度Ｎ２にドーピングすることができ、第１のゾーン５０の下に溝２４の隅３９に隣接して配置される。中位の濃度Ｎ３にドーピングされた第３のゾーン６０はペデスタルの外側に位置し溝２４の下に伸びる。第１、第２および第３のゾーンの長さはそれぞれＬ１、Ｌ２、Ｌ３であり、第１層１２全体の長さはＬである。Ｎ１Ｌ１とＮ２Ｌ２とＮ３Ｌ３の和をＬで割った値が、ε（ＥＡＶ）２／２ｑＶより大きいことが好ましい。」（第１８頁右下欄第１０行〜第１９頁左上欄第２行）、
「第１のゾーン５０はエピタキシャル成長またはドーピングによって形成することができる。」（第１９頁右上欄第１３行ないし第１５行）、
が、記載されている。
　
　以上の記載から、刊行物１には、特に、第３Ｂ図に示される実施例に基づき、「第２図乃至第７図においては、本発明の説明が理解しやすいように対応する部分は同じ参照番号で表わしてある。」（第１０頁左下欄第２０行〜同頁右下欄第２行）のであるから、用語と参照番号の一部は第２Ａ図を参照して、以下の発明が記載されている。
「溝２４を有するシリコン基板と、
　前記溝２４の上に配置された絶縁層の上に配置されたゲート電極４０と、
　前記シリコン基板の上側表面に配置されたＮ導電型ソース領域１９と、
　前記Ｎ導電型ソース領域１９に隣接して配置されたＰ型層の第２層１４と、
　前記第２層１４の下に隣接して配置され、Ｎ＋層の下側部分１２ａ及び３つのゾーンを含む上側部分１２ｂからなる第１層１２とを有し、
　前記３つのゾーンを含む上側部分１２ｂは、前記第２層１４の下に隣接して配置され高い濃度Ｎ１にドーピングされた第１のゾーン５０と、前記第１のゾーン５０の下に配置され低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０からなり、前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びることを特徴とする縦形電荷制御絶縁ゲート半導体デバイス。」
　
第５　当審の判断
１　対比
　本願の請求項１に係る発明（以下、「本願発明１」という。）と刊行物１に記載された発明（以下、「刊行物１発明」という。）とを対比する。
（ア）刊行物１発明の「溝２４」、「シリコン基板」は、それぞれ、本願発明１の「トレンチ」、「半導体基板」に相当するので、刊行物１発明の「溝２４を有するシリコン基板」は、本願発明１の「トレンチが形成された半導体基板」に相当する。
（イ）刊行物１発明の「ゲート電極４０」は、本願発明１の「ゲート」に相当するので、刊行物１発明の「前記溝２４の上に配置された絶縁層の上に配置されたゲート電極４０」は、本願発明１の「前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲート」に相当する。
（ウ）刊行物１発明の「前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」という記載及び刊行物１の第３Ｂ図の記載を参照すると、刊行物１発明の「前記シリコン基板の上側表面に配置されたＮ導電型ソース領域１９」は、前記溝２４に隣接しているので、本願発明１の「前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域」に相当する。
（エ）刊行物１発明の「前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」という記載及び刊行物１の第３Ｂ図の記載を参照すると、刊行物１発明の「前記Ｎ導電型ソース領域１９に隣接して配置されたＰ型層の第２層１４」は、「溝２４」に隣接しているので、本願発明１の「前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域」に相当する。
（オ）刊行物１発明の「前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」という記載及び刊行物１の第３Ｂ図の記載を参照すると、刊行物１発明の「前記第２層１４の下に隣接して配置され、Ｎ＋層の下側部分１２ａ及び３つのゾーンを含む上側部分１２ｂからなる第１層１２」は、「溝２４」に隣接しているので、本願発明１の「前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在するドレイン領域」に相当し、また、刊行物１発明の「第１層１２」の「Ｎ＋層の下側部分１２ａ」は、「溝２４」の底部に隣接しているので、本願発明１の「前記トレンチの前記底部全体の下層をなす濃いドープをなされた領域」に相当し、また、刊行物１発明の「３つのゾーンを含む上側部分１２ｂ」のうちの「低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０」は、刊行物１発明の「Ｎ＋層の下側部分１２ａ」よりもドーパント濃度が低いので、本願発明１の「前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域」に相当する。
（カ）刊行物１発明の「高い濃度Ｎ１にドーピングされた第１のゾーン５０」が、「低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置された中位の濃度Ｎ３にドーピングされた第３のゾーン６０」よりも高いドーパント濃度を有しており、「Ｐ型層の第２層１４」の下に隣接して配置される構造は、本願発明１の「前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす」構造に相当する。
（キ）刊行物１発明の「前記３つのゾーンを含む上側部分１２ｂは、前記第２層１４の下に隣接して配置され高い濃度Ｎ１にドーピングされた第１のゾーン５０と、前記第１のゾーン５０の下に配置され低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０からなり、前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」という記載、及び第３Ｂ図の記載を参照すると、「第１のゾーン５０」が「第１層１２」の上側に位置し、「第１のゾーン５０」の上側境界部分が、「溝２４」の底部よりも上の位置にあることは明らかである。よって、刊行物１発明の「前記３つのゾーンを含む上側部分１２ｂは、前記第２層１４の下に隣接して配置され高い濃度Ｎ１にドーピングされた第１のゾーン５０と、前記第１のゾーン５０の下に配置され低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０からなり、前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」構造は、本願発明１の、「前記ボディ領域の下層をなす層」が、「前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置」し、「前記ボディ領域の下層をなす層」「の上側境界部分が、前記トレンチの前記底部よりも上の位置にある」構造に相当する。
（ク）刊行物１発明の「縦形電荷制御絶縁ゲート半導体デバイス」は、本願発明１の「バーチカルトレンチ型ＭＯＳＦＥＴ」に相当する。
　
　すると、本願発明１と刊行物１発明とは、
「トレンチが形成された半導体基板と、
　前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、
　前記基板の上側表面上に前記トレンチに隣接して配置された第１導電型のソース領域と、
　前記トレンチ及び前記ソース領域に隣接するように配置された第２導電型のボディ領域と、
　前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在するドレイン領域とを有することを特徴とし、
　前記ドレイン領域が、
　前記トレンチの前記底部全体の下層をなす濃いドープをなされた領域と、
　前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、
　前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層とを有することを特徴とし、
　前記ボディ領域の下層をなす前記層が、前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置することを特徴とし、
　前記ボディ領域の下層をなす前記層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とするバーチカルトレンチ型ＭＯＳＦＥＴ。」
である点で一致し、以下の点で相違する。
〈相違点１〉
　本願発明１は、「前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす層であるデルタ層」「を有する」のに対して、刊行物１発明は、「前記第２層１４の下に隣接して配置され高い濃度Ｎ１にドーピングされた第１のゾーン５０と、前記第１のゾーン５０の下に配置され低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０からなり、前記溝２４は前記ソース領域１９および前記第２層１４を通って前記Ｎ＋層の下側部分１２ａ中まで伸びる」構造を有し、「第１のゾーン５０」が、本願発明１の「前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有する、前記ボディ領域の下層をなす」構造、「前記ドリフト領域の上側か、または前記ドリフト領域の内部に位置する」構造、及びその「上側境界部分が、前記トレンチの前記底部よりも上の位置にある」構造を有するするものの、本願発明１の「デルタ層」に相当するか否か不明である点。
〈相違点２〉
　本願発明１は、「前記デルタ層におけるドーパント濃度は水平方向に均一である」のに対して、刊行物１発明は、「高い濃度Ｎ１にドーピングされた第１のゾーン５０」を有するものの、「第１のゾーン５０」の水平方向のドーパント濃度について不明である点。
　
２　相違点についての検討
　上記相違点１及び２について検討する。
〈相違点１について〉
　刊行物１発明の「第１のゾーン５０」は、「高い濃度Ｎ１にドーピングされ」たものであり、本願発明１の「前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域」に相当する刊行物１発明の「低い濃度Ｎ２にドーピングされた第２のゾーン５５と、前記第２のゾーン５５の下に配置され中位の濃度Ｎ３にドーピングされた第３のゾーン６０」よりもドーパント濃度が高い。
　また、刊行物１の第３Ｂ図の記載を参照すると、刊行物１発明の「第１のゾーン５０」は、本願発明１の「ボディ領域」に相当する刊行物１発明の「Ｐ型層の第２層１４」の下層にあることは明らかである。
　ところで、本願明細書等の【００３０】段落には、「デルタ層」の言葉の意味について、「ここで用いられている「デルタ層」という言葉は、トレンチ型バーチカルＭＯＳＦＥＴにおけるボディ領域の下層をなす層を意味しており、そのドーパント濃度はデルタ層のすぐ下の領域のドーパント濃度よりも高い。」と記載されている。
　よって、刊行物１発明の「第１のゾーン５０」の技術的意味は、上記本願明細書等の【００３０】段落に記載の「デルタ層」の技術的意味と一致するものである。
　したがって、刊行物１発明の「第１のゾーン５０」は、実質的に、本願発明１の「デルタ層」に相当し、本願発明１と刊行物１発明とは、相違点１において実質的に相違しないものである。
〈相違点２について〉
　上記「ａ．相違点１について」で記載したように、刊行物１発明の「第１のゾーン５０」は、本願発明１の「デルタ層」に相当する。
　また、刊行物１の第１９頁右上欄第１３行ないし第１５行には、「第１のゾーン５０はエピタキシャル成長またはドーピングによって形成することができる。」と記載されていること、及び、「エピタキシャル成長」または「ドーピング」を基板表面に対し垂直方向に行うことは周知慣用技術であり、その際、ドーパント濃度は基板表面方向、すなわち、水平方向に均一となることは明らかであることから、刊行物１発明において「第１のゾーン５０」を、上記刊行物１に記載の「エピタキシャル成長」または「ドーピング」を用いて形成し、「第１のゾーン５０」のドーパント濃度を水平方向に均一にし、本願発明１の如く、前記デルタ層におけるドーパント濃度は水平方向に均一である」ようになすことは、当業者が容易になし得た範囲内のことである。
　
　したがって、本願の請求項１に係る発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものである。　
　
第６　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるので、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。