(57)【特許請求の範囲】
【請求項１】
配列された複数のメモリセルにレジストを被せ、ホトマスクを介して該レジストを露光することにより、該レジストにパターンを与えるマスクＲＯＭの製造方法において、
各メモリセル間の境界に対応するライン状に光の遮蔽部を該ホトマスクに設け、
該ホトマスクの遮蔽部がレジスト上で解像されない様に、該遮蔽部の幅を設定したマスクＲＯＭの製造方法。
【請求項２】
マトリクス状に配列された複数のメモリセルにレジストを被せ、ホトマスクを介して該レジストを露光することにより、該レジストにパターンを与えるマスクＲＯＭの製造方法において、
マトリクス状に配列されたメモリセルの行方向に沿ったメモリセル間の境界、または、行方向とは直交する列方向に沿ったメモリセル間の境界のいずれかに対応するライン状の光の遮蔽部を該ホトマスクに設け、
このホトマスクの遮蔽部がレジスト上で解像されない様に、この遮蔽部の幅を設定したマスクＲＯＭの製造方法。
【請求項３】
前記行方向に沿ったメモリセル間の境界または列方向に沿った境界のいずれか一方は、前記各メモリセルに設けられたトランジスタのソース同士及びドレイン同士をそれぞれ共通接続する各ラインに沿い、他方は、各メモリセルのトランジスタのゲート同士を共通接続するラインに沿っており、
各メモリセルのトランジスタのソース同士及びドレイン同士をそれぞれ共通接続する各ラインに沿う方の境界に対応して、前記遮蔽部を前記ホトマスクに設けた請求項２に記載のマスクＲＯＭの製造方法。
【請求項４】
請求項１乃至３のうちのいずれかに記載のマスクＲＯＭの製造方法に用いられるホトマスク。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マスクＲＯＭの製造方法及びホトマスクに関する。
【０００２】
【従来の技術】
この種のマスクＲＯＭは、マトリクス状に配列された複数のメモリセルにレジストを被せ、このレジストにホトマスクを介して露光し、このレジストをパターニングしてから、各メモリセルに対する選択的な処理を行い、これによってデータを書き込んだ半導体メモリであり、半導体装置の一部分を構成することもある。
【０００３】
図１０は、ホトマスクの一例を示しており、白の部分によって光が遮蔽され、黒の部分で光が透過する。このホトマスクにおいては、各メモリセル領域１０１がマスクＲＯＭの各メモリセルに対応し、各スリット１０２が該各メモリセル間の境界に対応する。
【０００４】
各メモリセル領域１０１は、マスクＲＯＭの各メモリセルよりもやや小さく、これらのメモリセルの内側を占める様に形成され、これに伴って該各メモリセル領域１０１間に各スリット１０２が形成される。これは、レジストの露光時に、メモリセル領域１０１を透過し、メモリセルの部位に照射されるべき光が隣接する他のメモリセルにじみ出て、この他のメモリセルに影響を与えるのを防止するためである。
【０００５】
例えば、レジストパターンによって各メモリセルを選択し、選択された各メモリセルに不純物を注入して、データを書き込む場合、光がメモリセルから隣接する他のメモリセルににじみ出て、レジストパターンが乱れると、不純物がメモリセルから隣接する他のメモリセルに拡散してしまい、データの誤りが発生し、マスクＲＯＭの特性異常を招き、歩留まりを低下させる。
【０００６】
例えば、各メモリセル領域１０１の一辺が０．８〜０．９μｍである場合は、各スリット１０２の幅を０．４μｍ程度に設定し、これによって隣接する他のメモリセルへの光のにじみの影響を防止する。
【０００７】
ところが、各メモリセル領域１０１からにじみ出す光によって、各スリット１０２に対応するレジストパターンのライン状部分の幅が狭くなり、このライン状部分がつぶれて倒れたり剥離し、この倒れたり剥離したライン状部分によって他の回路の不良を招いた。この問題点は、図１０に示す様に各スリット１０２を格子状に設けるのではなく、各スリットを平行にのみ並べて縞状に設けたときには、より顕著に現れる。
【０００８】
また、これを防止するために、各スリット１０２の幅を広くすると、各スリット１０２の占有面積が大きくなって、メモリセルの高密度化やマスクＲＯＭの小型化を妨げ、製造コストの増大を招いた。
【０００９】
そこで、図１１に示すホトマスクの様に、光を透過する各メモリセル領域１１１をつなげて、これらのメモリセル領域１１１間のスリットを省略すると共に、光を遮蔽する各メモリセル領域１１１をつなげて、これらのメモリセル領域１１１間のスリットを省略すると言う技術が提案されている（特開平６−１３２５０号公報を参照）。
【００１０】
【発明が解決しようとする課題】
しかしながら、図１１に示すホトマスクによって図１２に示すレジストパターンを形成した場合、ホトマスクの遮蔽部分１１２の四隅で発生する光の回折によって、このホトマスクの遮蔽部分１１２に対応するレジストパターンの被覆部分１１３の四隅が丸くなまるため、この被覆部分１１３下方の各メモリセルに光がにじみ出て、これらのメモリセルに影響を与え、データの誤りが発生してしまう。
【００１１】
一方、レジストパターンの隅が丸くなまることを防止するために、図１３に示す様に、光を透過する各メモリセル領域１２１からなる透過部分１２２の各隅に補助パターン１２３を付設すると言う技術が提案されている（特開平７−１４７３３４号公報を参照）。
【００１２】
ところが、この補助パターン１２３を用いると、ホトマスクのパターンを示す情報の量が増え、つまりパターンの単位を小さくするから情報量が増え、かつ各単位部分のアドレスも増えるので、データの処理時間が大幅に増大すると言う問題があった。また、レジストの微細加工を必要とするので、製造が困難となり、ホトマスクだけでなく、マスクＲＯＭのコストアップを招いた。
【００１３】
また、この補助パターン１２３は、透過部分１２２にとっては好ましいものの、この透過部分１２２に隣接する遮蔽部分の一部１２４には適当でなく、この一部１２４の変形を阻止するものではない。すなわち、この様な補助パターンは、ホトマスクの透過部分及び遮蔽部分の解像度を共に向上させるのには不適当であって、これらを両立させるならば、補助パターンの種類を増やさねばならず、ホトマスクのパターンの更なる複雑化を招いた。
【００１４】
そこで、この発明は、この様な従来技術の課題を解決するものであって、単純なマスクパターンでありながら、光のにじみの影響を排除し、メモリセルの高密度化やマスクＲＯＭの小型化を図ることが可能なマスクＲＯＭの製造方法及びホトマスクを提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、この発明のマスクＲＯＭの製造方法は、配列された複数のメモリセルにレジストを被せ、ホトマスクを介して該レジストを露光することにより、該レジストにパターンを与えるマスクＲＯＭの製造方法において、各メモリセル間の境界に対応するライン状に光の遮蔽部を該ホトマスクに設け、該ホトマスクの遮蔽部がレジスト上で解像されない様に、該遮蔽部の幅を設定している。
【００１６】
この様に各メモリセル間の境界に対応する遮蔽用のスリットをホトマスクに設ければ、メモリセルからにじみ出す光がスリットを越えて他のメモリセルへとにじみ出すことがなくなる。このスリットの幅は、レジスト上で解像されない程に細いので、このスリットに対応する部分がレジストパターンに現れて残ることはなく、このスリットに対応するレジストパターンの部分の剥離による欠陥や不良を招かずに済む。また、このスリットが十分に細くて、このスリットに対応する部分がレジストパターンに現れないため、メモリセルの高密度化やマスクＲＯＭの小型化を図ることができる。更に、このスリットは、各メモリセル領域間に設けられて、各メモリセル領域の隅を縁取るので、この隅に対応するレジストパターンの隅の形状を補正する役目を果たし、このために該隅が丸くなまることがない。また、スリットを細くするだけであるから、このホトマスクのパターンを示す情報の量が増えることはなく、かつ微細加工を必要としないので、ホトマスクやマスクＲＯＭのコストアップを招かずに済む。
【００１７】
また、本発明のマスクＲＯＭの製造方法は、マトリクス状に配列された複数のメモリセルにレジストを被せ、ホトマスクを介して該レジストを露光することにより、該レジストにパターンを与えるマスクＲＯＭの製造方法において、マトリクス状に配列されたメモリセルの行方向に沿ったメモリセル間の境界、または、行方向とは直交する列方向に沿ったメモリセル間の境界のいずれかに対応するライン状の光の遮蔽部を該ホトマスクに設け、このホトマスクの遮蔽部がレジスト上で解像されない様に、この遮蔽部の幅を設定している。
【００１９】
前記行方向に沿ったメモリセル間の境界または列方向に沿った境界のいずれか一方は、前記各メモリセルに設けられたトランジスタのソース同士及びドレイン同士をそれぞれ共通接続する各ラインに沿い、他方は、各メモリセルのトランジスタのゲート同士を共通接続するラインに沿っており、各メモリセルのトランジスタのソース同士及びドレイン同士をそれぞれ共通接続する各ラインに沿う方の境界に対応して、前記遮蔽部を前記ホトマスクに設けてもよい。
【００２０】
また、この発明のホトマスクは、この様なマスクＲＯＭの製造方法に用いられるものである。
【００２１】
【発明の実施の形態】
以下、この発明の実施形態を添付図面を参照して説明する。
【００２２】
図１は、この発明のホトマスクの第１実施形態を示している。この第１実施形態のホトマスクにおいては、白の部分によって光が遮蔽され、黒の部分で光が透過し、各メモリセル領域１がマスクＲＯＭの各メモリセルに対応し、各スリット２が該各メモリセル間の境界に対応する。
【００２３】
マスクＲＯＭの各メモリセルは、０．８５μｍのピッチでマトリクス状に配列されている。これらのメモリセルの配列に応じて、このホトマスクの各メモリセル領域１の各辺の長さを０．６μｍに設定すると共に、各スリット２の幅を０．２５μｍに設定している。
【００２４】
この様な構成のホトマスクは、マスクＲＯＭの製造過程で用いられる。
すなわち、マスクＲＯＭの製造過程において、各メモリセルを形成した後に、これらのメモリセルにデータを書き込む段階に至ると、このデータの書き込みを行うために、まず各メモリセル上に、ポジ型ホトレジストを予備加熱してから１．３μｍの厚さに塗布する。そして、各メモリセルの上方に図１のホトマスクを被せ、このホトマスクを介して露光することによって、このポジ型ホトレジストに図２に示す様なレジストパターンを映す。更に、このポジ型ホトレジストを現像して、レジストパターンを形成し、この後にレジストパターンの各被覆部分３から外れる範囲の各メモリセルに処理を施すことによって、データを書き込む。
【００２５】
ここで、ホトマスクを介しての露光条件は、ホトマスクの各メモリセル領域１が各辺の長さ０．６μｍの矩形領域としてレジストパターン上に映される様に、このホトマスクを介しての露光条件を設定する。この場合、露光オーバーの傾向となるので、各スリット２によって回折された回折光の影響が大きくなり、これらのスリット２がレジストパターン上で解像されず、ここに映らない。
【００２６】
なお、各スリット２の幅は、レジストパターン上で解像され得る最小幅の１／２程度に設定するのが好ましい。
【００２７】
この様に各スリット２をレジストパターン上に映さないものの、メモリセル領域１からにじみ出す光は、これらのスリット２に留まって、隣接する他のメモリセル領域１に達せず、この他のメモリセル領域１に対応するメモリセルに影響を与えることがない。
【００２８】
また、各スリット２がレジストパターン上に映らないので、これらのスリット２に対応する各ライン状部分がレジストパターンに現れて形成されることはなく、これらのライン状部分の剥離による欠陥や不良を招かずに済む。更に、各スリット２が十分に細くて、これらのスリット２に対応する各部分がレジストパターンに現れないので、メモリセルの高密度化やマスクＲＯＭの小型化を図ることができる。
【００２９】
また、各スリット２は、各メモリセル領域１の隅を縁取るので、レジストパターンの各被覆部分３の隅の形状を補正する役目を果たし、これらの被覆部分３の隅が丸くなることを阻止する。図３のレジストパターンは、各被覆部分３の隅の形状を強調して表現したものであり、各スリット２の交差部位での光の回折によって、各被覆部分３の隅の形状が補正されていることが判る。
【００３０】
逆に、ホトマスクの透過部分に対応するレジストパターンの削除部分においても、各スリット２がレジストパターン上に映らないことによって、この削除部分を十分に大きく設定することができる。
【００３１】
更に、各スリット２を細くするだけであるから、このホトマスクのパターンを示す情報の量が増えることはなく、かつ微細加工を必要とせず、先に述べた補助パターンを追加すると言う従来技術と比較すると、ホトマスクやマスクＲＯＭのコストアップを招かずに済む。
【００３２】
図４は、この発明のホトマスクの第２実施形態を示している。この第２実施形態では、各スリット２を各メモリセル領域１間の水平方向の各境界にのみ設けている。この場合、レジストパターンの各被覆部分３は、図５に示す様な形状となる。
【００３３】
図６は、この発明のホトマスクの第３実施形態を示している。ここでは、各スリット２を各メモリセル領域２間の垂直方向の各境界にのみ設けており、レジストパターンの各被覆部分３が図７に示す様な形状となる。
【００３４】
図８は、図７のレジストパターンの被覆部分３と、メモリセルの一部を拡大して示している。このメモリセルは、ゲート電極１１、ソース１２及びドレイン１３からなるＭＯＳ型トランジスタを内蔵している。この様なＭＯＳ型トランジスタを全ての各メモリセルが含み、これらのメモリセルのマトリクス状の配列における水平方向の各行毎に、各メモリセルのゲート電極１１を水平方向のライン（図示せず）に共通接続し、各垂直方向の各列毎に、各メモリセルのソース１２を垂直方向のライン（図示せず）に共通接続すると共に、各メモリセルのドレイン１３を垂直方向の他のラインに共通接続している。各メモリセルのゲート電極１１に接続された各ラインの電圧と、各メモリセルのドレイン１３に接続された各ラインの電圧を選択的に制御することによって、各メモリセルのソース１２に接続された各ラインのいずれかを通じて所望のメモリセルから出力信号を得ることができる。
【００３５】
図８から明らかな様に、被覆部分３の左右の両端が直線状であるため、この被覆部分３の変形、細り、アライメントのずれ等が僅かに発生した程度では、ソース１２及びドレイン１３が被覆部分３からはみ出さず、ソース１２とドレイン１３間のチャネルに対しての不純物の注入がソース１２及びドレイン１３に影響を及ぼすことはない。
【００３６】
なお、被覆部分３の上下の各端がチャネルからずれて、このチャネルの上下の部分に不純物の注入が行われても、このチャネルの幅が僅かに変化するだけであるから、このＭＯＳ型トランジスタの致命傷とはならない。
【００３７】
図９は、図８と同様のメモリセルに対して、図４及び図５に示すレジストパターンの被覆部分３を設けた状態を示している。この図９から明らかな様に、被覆部分３の左右の両端が曲線を描いているため、この被覆部分３の変形、細り、アライメントのずれ等が僅かに発生しても、ソース１２及びドレイン１３が被覆部分３からはみ出して、チャネルに対しての不純物の注入がソース１２及びドレイン１３に対しても行われ、これによってＭＯＳ型トランジスタのしきい値が変化して、不良が発生する。
【００３８】
【発明の効果】
以上説明した様に、この発明によれば、各メモリセル間の境界に対応する遮蔽用のスリットをホトマスクに設けているので、メモリセルからにじみ出す光がスリットを越えて他のメモリセルへとにじみ出すことがなくなる。このスリットの幅は、レジスト上で解像されない程に細いので、このスリットに対応する部分がレジストパターンに現れて残ることはなく、このスリットに対応するレジストパターンの部分の剥離による欠陥や不良を招かずに済む。
【００３９】
また、スリットが十分に細くて、このスリットに対応する部分がレジストパターンに現れないため、メモリセルの高密度化やマスクＲＯＭの小型化を図ることができる。
【００４０】
更に、スリットは、各メモリセル領域間に設けられ、各メモリセル領域の隅を縁取るので、レジストパターンの被覆部分の隅の形状を補正する役目を果たし、このために該隅が丸くなまることがない。
【００４１】
また、スリットを細くするだけであるから、このホトマスクのパターンを示す情報の量が増えることはなく、かつ微細加工を必要としないので、ホトマスクやマスクＲＯＭのコストアップを招かずに済む。
【図面の簡単な説明】
【図１】この発明のホトマスクの第１実施形態を示す平面図
【図２】図１のホトマスクによって映し出されるレジストパターンを示す平面図
【図３】図２のレジストパターンを部分的に強調して示す平面図
【図４】この発明のホトマスクの第２実施形態を示す平面図
【図５】図４のホトマスクによって映し出されるレジストパターンを部分的に強調して示す平面図
【図６】この発明のホトマスクの第３実施形態を示す平面図
【図７】図６のホトマスクによって映し出されるレジストパターンを部分的に強調して示す平面図
【図８】図７のレジストパターンの被覆部分と、メモリセルの一部を拡大して示す平面図
【図９】図８と同様のメモリセルに対して、図４及び図５に示すレジストパターンの被覆部分を設けた状態を示す平面図
【図１０】従来のホトマスクの一例を示す平面図
【図１１】従来のホトマスクの他の例を示す平面図
【図１２】図１１のホトマスクによって映し出されるレジストパターンを示す平面図
【図１３】従来のホトマスクの別の例を示す平面図
【符号の説明】
１  メモリセル領域
２  スリット
３  被覆部分
１１  ゲート電極
１２  ソース
１３  ドレイン
【図１】
0003543289.tif 000002
【図２】
0003543289.tif 000003
【図３】
0003543289.tif 000004
【図４】
0003543289.tif 000005
【図５】
0003543289.tif 000006
【図６】
0003543289.tif 000007
【図７】
0003543289.tif 000008
【図８】
0003543289.tif 000009
【図９】
0003543289.tif 000010
【図１０】
0003543289.tif 000011
【図１１】
0003543289.tif 000012
【図１２】
0003543289.tif 000013
【図１３】
0003543289.tif 000014