(57)【特許請求の範囲】
【請求項１】
直列接続された複数のＰチャネル型の電荷転送用ＭＯＳトランジスタと、前記各電荷転送用ＭＯＳトランジスタの各接続点に一端が接続された複数の結合コンデンサと、前記各結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーと、前記クロックドライバーからの前記クロックパルスが入力され、その出力が前記電荷転送用ＭＯＳトランジスタのゲートに直接印加され、前記電荷転送用ＭＯＳトランジスタのオンオフを制御する複数のレベルシフト回路と、を備え、前記レベルシフト回路の高電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とするチャージポンプ回路。
【請求項２】
前記レベルシフト回路の低電位側の電源として接地電圧を供給することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記複数のレベルシフト回路中、一部のレベルシフト回路の低電位側の電源として接地電圧を供給すると共に、他のレベルシフト回路については、その低電位側の電源として前記外部電圧を供給することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項４】
前記複数のレベルシフト回路中、一部のレベルシフト回路の低電位側の電源として接地電圧を供給すると共に、他のレベルシフト回路については、その低電位側の電源としてチャージポンプ回路の途中段の出力を供給することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項５】
直列接続された複数のＮチャネル型の電荷転送用ＭＯＳトランジスタと、前記各電荷転送用ＭＯＳトランジスタの各接続点に一端が接続された複数の結合コンデンサと、前記各結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーと、前記クロックドライバーからの前記クロックパルスが入力され、その出力が前記電荷転送用ＭＯＳトランジスタのゲートに直接印加され、前記電荷転送用ＭＯＳトランジスタのオンオフを制御する複数のレベルシフト回路と、を備え、前記レベルシフト回路の低電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とするチャージポンプ回路。
【請求項６】
前記複数のレベルシフト回路の高電位側の電源として正の外部電圧を供給することを特徴とする請求項５に記載のチャージポンプ回路。
【請求項７】
前記複数のレベルシフト回路中、一部のレベルシフト回路の高電位側の電源として正の外部電圧を供給すると共に、他のレベルシフト回路については、その高電位側の電源として接地電圧を供給することを特徴とする請求項５に記載のチャージポンプ回路。
【請求項８】
前記複数のレベルシフト回路中、一部のレベルシフト回路の高位側の電源として前記外部電圧を供給すると共に、他のレベルシフト回路については、その高電位側の電源としてチャージポンプ回路の途中段の出力を供給することを特徴とする請求項５に記載のチャージポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源回路等に用いられるチャージポンプ回路に関し、特に高効率、大電流出力を可能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】
近年のビデオカメラ、デジタルスチールカメラ（ＤＳＣ）、ＤＳＣフォーン等の映像機器は、その映像を取り込むためにＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅｓ）を使用している。ＣＣＤを駆動するためのＣＣＤ駆動回路は、プラス、マイナスの高電圧（十数Ｖ）で且つ大電流（数ｍＡ）の電源回路を必要とする。現在、この高電圧はスイッチングレギュレータを用いて生成している。
【０００３】
スイッチングレギュレータは高性能、即ち高い電力効率（出力電力／入力電力）にて、高電圧を生成することができる。しかし、この回路は電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルを必要とする。
【０００４】
一方チャージポンプ回路は、小ノイズで高電圧を生成できるが、従来より電力効率が悪いという欠点があり、電力効率を最優先の仕様とする携帯機器の電源回路として、これを使用することはできない。そこで、高性能のチャージポンプ回路が実現できれば、携帯機器の小型化に貢献できる。
【０００５】
従来の最も基本的なチャージポンプ回路としてディクソン（Ｄｉｃｋｓｏｎ）チャージポンプ回路が知られいる。この回路は、例えば技術文献「Ｊｏｈｎ  Ｆ．Ｄｉｃｋｓｏｎ  “Ｏｎ−ｃｈｉｐ  Ｈｉｇｈ−Ｖｏｌｔａｇｅ  Ｇｅｎｅｒａｔｉｏｎ  ｉｎ  ＭＮＯＳ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｕｓｉｎｇ  ａｎ  Ｉｍｐｒｏｖｅｄ  Ｖｏｌｔａｇｅ  Ｍｕｌｔｉｐｌｉｅｒ  Ｔｅｃｈｎｉｑｕｅ”  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ−１１，ＮＯ．３  ｐｐ．３７４−３７８  ＪＵＮＥ  １９７６．」に詳しく記載されている。
【０００６】
図１４は４段のディクソン・チャージポンプ回路を示す概略回路図である。図１４において５つのダイオードが直列接続されている。Ｃは結合容量、ＣＬは出力容量、ＣＬＫとＣＬＫＢは互いに逆相の入力クロックパルスである。また、５１はクロックドライバー、５２は電流負荷である。
【０００７】
安定状態において、出力に定電流Ｉｏｕｔが流れる場合、チャージポンプ回路への入力電流は、入力電圧Ｖｉｎからの電流とクロックドライバーから供給される電流となる。これらの電流は、寄生容量への充放電電流を無視すると次のようになる。Φ１＝  ハイ（Ｈｉｇｈ）、Φ２＝ロウ（Ｌｏｗ）の期間、図中の実線矢印の方向に２Ｉｏｕｔの平均電流が流れる。
【０００８】
また、Φ１＝ロウ（Ｌｏｗ）、Φ２＝  ハイ（Ｈｉｇｈ）の期間、図の破線矢印の方向に２Ｉｏｕｔの平均電流が流れる。クロックサイクルでのこれらの平均電流は全てＩｏｕｔとなる。安定状態におけるチャージポンプ回路の昇圧電圧Ｖｏｕｔは以下のように表わされる。
【０００９】
【数１】
0003548161.tif 000002
【００１０】
ここで、Ｖφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Ｖｌは出力電流Ｉｏｕｔによって生じる電圧降下、Ｖｉｎは入力電圧であり、通常プラス昇圧では電源電圧Ｖｄｄ、マイナス昇圧では０Ｖとしている。Ｖｄは順方向バイアスダイオード電圧（Ｆｏｒｗａｒｄ  ｂｉａｓｄｉｏｄｅ  ｖｏｌｔａｇｅ）ｎはポンピング段数である。更に、ＶｌとＶφ’は次式でされる。
【００１１】
【数２】
0003548161.tif 000003
【００１２】
【数３】
0003548161.tif 000004
【００１３】
ここで、Ｃはクロック結合容量（ｃｌｏｃｋ  ｃｏｕｐｌｉｎｇ  ｃａｐａｃｉｔａｎｃｅ）、ＣＳは各接続ノードにおける寄生容量（ｓｔｒａｙ  ｃａｐａｃｉｔａｎｃｅ  ａｔ  ｅａｃｈ  ｎｏｄｅ）、Ｖφはクロックパルスの振幅（ｃｌｏｃｋ  ｐｕｌｓｅ  ａｍｐｌｉｔｕｄｅ）、ｆはクロックパルスの周波数、Ｔはクロック周期（ｃｌｏｃｋ  ｐｅｒｉｏｄ）である。チャージポンプ回路の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Ｖｉｎ＝Ｖｄｄとすると以下の式で表される。
【００１４】
【数４】
0003548161.tif 000005
【００１５】
【発明が解決しようとする課題】
上述したように、チャージポンプ回路においては、ダイオードを電荷転送素子（ｃｈａｒｇｅ  ｔｒａｎｓｆｅｒ  ｄｅｖｉｃｅ）  として用いて電荷を次段へと次々に転送することにより昇圧を行っている。
【００１６】
ＭＯＳ集積回路への搭載を考えると、プロセスへの適合性からｐｎ接合のダイオードよりＭＯＳトランジスタを使用する方が実現しやすい。そこで、電荷転送用素子としてダイオードの代わりにＭＯＳトランジスタを用いることが提案された。この場合は式（１）において、ＶｄはＭＯＳトランジスタの閾値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）Ｖｔとなる。
【００１７】
しかしながら、従来のチャージポンプ回路では、Ｖｔ分だけ電圧ロスが生じてしまう。そこで、本発明は、電荷転送用ＭＯＳトランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くして高効率かつ大出力電流のチャージポンプ回路を提供することを目的とする。
【００１８】
また、本発明は全ての電荷転送用ＭＯＳトランジスタのゲートソース間電圧Ｖｇｓの絶対値をできる限り一定値に近づけることによりゲート酸化膜耐圧を確保すると共に、電荷転送用ＭＯＳトランジスタの最適設計を可能にすることを目的とする。
【００１９】
【課題を解決するための手段】
請求項１のチャージポンプ回路は、初段の電荷転送ＭＯＳトランジスタに所定の外部電圧が印加されると共に直列接続された複数のＰチャネル型の電荷転送用ＭＯＳトランジスタと、前記電荷転送用ＭＯＳトランジスタの各接続点に一端が接続された結合コンデンサと、前記結合コンデンサの他端に交互に逆相のクロックパルスを供給するクロックドライバーとを備え、後段の電荷転送用ＭＯＳトランジスタから正の昇圧電圧を出力するチャージポンプにおいて、
前記クロックパルスに応じて前記チャージポンプ回路の前記電荷転送用ＭＯＳトランジスタのオンオフを制御する複数のレベルシフト回路を設け、該レベルシフト回路の高電位側の電源としてチャージポンプ回路の各段の出力を供給することを特徴とする。
【００２０】
かかる手段によれば、レベルシフト回路により電荷転送ＭＯＳトランジスタがオンした時に、レベルシフトされた高いゲート電圧が供給されるので、電荷転送用ＭＯＳトランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くして高効率かつ大出力電流のチャージポンプ回路を提供することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、図１〜図１１を参照しながら説明する。図１は、本発明の第１の実施形態に係る３段チャージポンプ回路を示す回路図である。
【００２２】
図１において、４つの電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ４は全てＰチャネル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値となるように、ソースと基板が同電位となるように接続されている。また、Ｍ１のソースには入力電圧Ｖｉｎとして、電源電圧Ｖｄｄ（外部電圧であり、例えば＋５Ｖ）が供給されている。また、Ｍ４のドレインからの昇圧電圧Ｖｏｕｔが出力され、電流負荷Ｌに供給される。
【００２３】
Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一端が接続された結合コンデンサである。結合コンデンサＣ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆相のクロックパルスＣＬＫＢが交互に印加される。クロックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤを介して供給される。クロックドライバーＣＤの電源電圧はＶｄｄとすると、クロックパルスＣＬＫ、ＣＬＫＢの振幅はＶｄｄである。
【００２４】
電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４の出力が供給されている。レベルシフト回路Ｓ１〜Ｓ４は後述するようにいずれも同じ構成を有しており、クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力される。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様にクロックドライバーＣＤを介して供給される。
【００２５】
レベルシフト回路Ｓ１〜Ｓ４の回路構成及び動作波形図を図２に示す。図２（ａ）に示すように、このレベルシフト回路は入力インバータＩＮＶ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備える。ここまでの構成は従来のレベルシフト回路と同様である。
【００２６】
このレベルシフト回路は、これらに加えてプルアップ接続されたＭＯＳトランジスタＭ１５、Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１５のゲートには電圧Ｖ１１が印加されると共にソースには電位Ａ（高電位側の電源）が印加されている。
【００２７】
また、ＭＯＳトランジスタＭ１６のゲートにはＶ１１と逆相の電圧Ｖ１２が印加されると共にソースには電位Ｂ（低電位側の電源）が印加されている。ここで、電位Ａ＞電位Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ１６はＰチャネル型である。
【００２８】
また、図２（ｂ）に示すように、上述の構成のレベルシフト回路において、ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構成とするように変更してもよい。上述した構成のレベルシフト回路の動作波形を図２（ｃ）に示す。
【００２９】
従来のレベルシフト回路がハイ（Ｈｉｇｈ）電圧と０Ｖを出力するのに対して、このレベルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を交互に出力する点が特徴である。入力電圧と出力電圧との関係で見ると、このレベルシフト回路は非反転回路である。
【００３０】
レベルシフト回路Ｓ１〜Ｓ４とチャージポンプ回路との接続関係は以下の通りである。レベルシフト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、高電位側の電源としてＭ１とＭ２の接続点の電位Ｖ１、低電位側の電源として接地電圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ１はクロックパルスＣＬＫ’がロウレベルの時、「０Ｖ」をＭ１のゲートに出力する。これにより、Ｍ１はオンする。また、クロックパルスＣＬＫ’がハイレベルの時、「Ｖ１＝２Ｖｄｄ」をＭ１のゲートに出力する。これにより、Ｍ１はオフする。
【００３１】
レベルシフト回路Ｓ２にはクロックパルスＣＬＫＢ’が入力され、高電位側の電源としてＭ２とＭ３の接続点の電位Ｖ２、低電位側の電源として接地電圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ２はクロックパルスＣＬＫＢ’がロウレベルの時、「０Ｖ」をＭ２のゲートに出力する。これにより、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’がハイレベルの時、「Ｖ２」をＭ１のゲートに出力する。これにより、Ｍ２はオフする。
【００３２】
レベルシフト回路Ｓ３にはクロックパルスＣＬＫ’が入力され、高電位側の電源として、Ｍ３とＭ４の接続点の電位Ｖ３、低電位側の電源として接地電圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ３はクロックパルスＣＬＫ’がロウレベルの時、「０Ｖ」をＭ３のゲートに出力する。これにより、Ｍ３はオンする。また、クロックパルスＣＬＫＢ’がハイレベルの時、「Ｖ３」をＭ３のゲートに出力する。これにより、Ｍ３はオフする。
【００３３】
レベルシフト回路Ｓ４にはクロックパルスＣＬＫＢ’が入力され、高電位側の電源としてＶｏｕｔ（＝４Ｖｄｄ）、低電位側の電源として接地電圧（＝０Ｖ）が供給されている。レベルシフト回路Ｓ４はクロックパルスＣＬＫＢ’がロウレベルの時、「０Ｖ」をＭ４のゲートに出力する。これにより、Ｍ４はオンする。また、クロックパルスＣＬＫＢ’がハイレベルの時、「Ｖｏｕｔ」をＭ４のゲートに出力する。これにより、Ｍ４はオフする。
【００３４】
なお、クロックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電流が逆流するのを防止するために、ロウ（Ｌｏｗ）の期間が短くなっている。電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、結合コンデンサＣ１〜Ｃ３に印加されるクロックパルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っている。このようなクロックパルスの位相関係は図３に示されている。
【００３５】
上述した構成のチャージポンプ回路によれば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）の値は以下の通りである。
Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１
Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２
Ｖｇｓ（Ｍ３）＝０Ｖ−Ｖ３
Ｖｇｓ（Ｍ４）＝０Ｖ−Ｖ４
次に、定常状態のチャージポンプの昇圧動作について考える。図４は各ポンピングノードの電圧波形Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔを示す図である。この図
から明らかなように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｌ）には、Ｖ１＝Ｖｄｄ，Ｖ２＝３Ｖｄｄ，Ｖ３＝３Ｖｄｄである。
【００３６】
一方、Ｍ２，Ｍ４オンの時、（ＣＬＫＢ’＝Ｌ）、Ｖ１＝２Ｖｄｄ，Ｖ２＝２Ｖｄｄ，Ｖ３＝４Ｖｄｄである。
【００３７】
したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ１＝−Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝−Ｖ３＝−３Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝−Ｖ４＝−４Ｖｄｄ
したがって、Ｍ２〜Ｍ４については、絶対値で２Ｖｄｄ以上の高いＶｇｓ
が加えられるため、Ｍ２〜Ｍ４のオン抵抗がより低減され、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送ＭＯＳトランジスタＭ１〜Ｍ４は全てＰチャネル型で構成しているので、製造工程を短縮することができる。なお本実施形態では、３段チャージポンプ回路について説明したが、その段数は３段に限定されることはない。
【００３８】
次に本発明の第２の実施形態に係るチャージポンプ回路について図５を参照しながら説明する。第１の実施形態と異なる点は、レベルシフト回路Ｓ３，Ｓ４の低電位側の電源として、電源電圧Ｖｄｄ（外部電圧であり、例えば＋５Ｖ）が供給されている点である。
【００３９】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１
Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２
Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖｄｄ−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図４参照）。
【００４０】
したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ１＝−Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄｄ＝−２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖｄｄ−Ｖ４＝Ｖｄｄ−４Ｖｄｄ＝−３Ｖｄｄ
このように、電荷転送用トランジスタＭ１〜Ｍ４がオン状態の時のゲート・ソース間電圧Ｖｇｓは、均一ではないが、第１の実施形態に比してその差は小さくすることができる。したがって、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート酸化膜厚（ｔｈｉｃｋｎｅｓｓ  ｏｆ  ｇａｔｅ  ｏｘｉｄｅ）は一律に３Ｖｄｄ（絶対値）
に耐える厚みに設計すれば良いので、第１の実施形態（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一である）に比べて、オン抵抗（ＯＮ−ｓｔａｔｅ  ｒｅｓｉｓｔａｎｃｅ）を低く設計でき効率が良い。
【００４１】
次に本発明の第３の実施形態に係るチャージポンプ回路について図６を参照しながら説明する。第１の実施形態と異なる点は、レベルシフト回路Ｓ３，Ｓ４の低電位側の電源として、チャージポンプ回路の途中段の出力、Ｖ１，Ｖ２を供給している点である。
【００４２】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１
Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２
Ｖｇｓ（Ｍ３）＝Ｖ１−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図４参照）。
【００４３】
したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ１＝−Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝Ｖ１−Ｖ３＝Ｖｄｄ−３Ｖｄｄ＝−２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄｄ＝−２Ｖｄｄ
このように、ゲートソース間電圧Ｖｇｓは、Ｍ１についてのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄｄとすることができる。したがって、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート酸化膜厚（ｔｈｉｃｋｎｅｓｓ  ｏｆ  ｇａｔｅ  ｏｘｉｄｅ）は一律に２Ｖｄｄ（絶対値）に耐える厚みに設計すれば良いので、第１および第２の実施形態（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一である）に比べて、オン抵抗（ＯＮ−ｓｔａｔｅ  ｒｅｓｉｓｔａｎｃｅ）を低く設計でき効率が良い。
【００４４】
次に本発明の第４の実施形態に係るチャージポンプ回路について図７を参照しながら説明する。第１の実施形態と異なる点は、レベルシフト回路Ｓ３の
低電位側の電源として、電源電圧Ｖｄｄを供給すると共に、レベルシフト回路Ｓ４の低電位側の電源として、チャージポンプ回路の途中段の出力Ｖ２を供給している点である。
【００４５】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝０Ｖ−Ｖ１
Ｖｇｓ（Ｍ２）＝０Ｖ−Ｖ２
Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図４参照）。
【００４６】
したがって、Ｖｇｓ（Ｍ１オン時）＝−Ｖ１＝−Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝−Ｖ２＝−２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−３Ｖｄｄ＝−２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝２Ｖｄｄ−４Ｖｄｄ＝−２Ｖｄｄ
このように、ゲートソース間電圧Ｖｇｓは、Ｍ１についてのみ−Ｖｄｄ、Ｍ２〜Ｍ４については、全て−２Ｖｄｄとなるので、この実施形態は前述した第３の実施形態と等価である。
【００４７】
次に、本発明の第５の実施形態に係るチャージポンプ回路について図８を参照しながら説明する。上述したチャージポンプ回路はプラス昇圧を行うものであるが、図８はマイナス昇圧（０Ｖ以下の昇圧）を行う３段チャージポンプ回路を示す回路図である。このチャージポンプ回路は、−３Ｖｄｄの昇圧電圧を出力するものである。
【００４８】
図８において、４つの電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ４は全てＮチャネル型である。Ｍ１〜Ｍ４のゲート・基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値となるように、ソースと基板が同電位となるように接続されている。これは、バックゲートバイアス効果を抑制するためである。また、Ｍ１のソースには入力電圧Ｖｉｎとして、接地電圧０Ｖが供給されている。また、Ｍ４のドレインからの昇圧電圧Ｖｏｕｔ（−３Ｖｄｄ）が出力され、電流負荷Ｌに供給される。
【００４９】
Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一端が接続された結合コンデンサである。結合コンデンサＣ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆相のクロックパルスＣＬＫＢが交互に印加される。クロックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤを介して供給される。クロックドライバーＣＤの電源電圧はＶｄｄとすると、クロックパルスＣＬＫ、ＣＬＫＢの振幅はＶｄｄである。
【００５０】
電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４の出力が供給されている。レベルシフト回路Ｓ１〜Ｓ４の構成は、
上述したものと同じであるので説明を省略する（図２参照）。レベルシフト回路Ｓ１〜Ｓ４には、クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力される。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様にクロックドライバーＣＤを介して供給される。
【００５１】
レベルシフト回路Ｓ１〜Ｓ４とチャージポンプ回路との接続関係は以下の通りである。レベルシフト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、高電位側の電源として電源電圧Ｖｄｄが供給されると共に、低電位側の電源として、Ｍ１とＭ２の接続点の電位Ｖ１が供給されている。レベルシフト回路Ｓ１はクロックパルスＣＬＫ’がハイレベルの時、「Ｖｄｄ」をＭ１のゲートに出力する。これにより、Ｍ１はオンする。また、クロックパルスＣＬＫ’がロウレベルの時、「Ｖ１＝−Ｖｄｄ」をＭ１のゲートに出力する。これにより、Ｍ１はオフする。
【００５２】
レベルシフト回路Ｓ２にはクロックパルスＣＬＫＢ’が入力され、高電位側の電源として、電源電圧Ｖｄｄが供給されると共に、低電位側の電源として、Ｍ２とＭ３の接続点の電位Ｖ２が供給されている。レベルシフト回路Ｓ２はクロックパルスＣＬＫＢ’がハイレベルの時、「Ｖｄｄ」をＭ２のゲートに出力する。これにより、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’がロウレベルの時、「Ｖ２＝−２Ｖｄｄ」をＭ１のゲートに出力する。これにより、Ｍ２はオフする。
【００５３】
レベルシフト回路Ｓ３にはクロックパルスＣＬＫ’が入力され、高電位側の電源として、電源電圧Ｖｄｄが供給されると共に、低電位側の電源としてＭ３とＭ４の接続点の電位Ｖ３が供給されている。レベルシフト回路Ｓ３はクロックパルスＣＬＫ’がハイレベルの時、「Ｖｄｄ」をＭ３のゲートに出力する。これにより、Ｍ３はオンする。また、クロックパルスＣＬＫＢ’がロウレベルの時、「Ｖ３＝−３Ｖｄｄ」をＭ３のゲートに出力する。これにより、Ｍ３はオフする。
【００５４】
レベルシフト回路Ｓ４にはクロックパルスＣＬＫＢ’が入力され、高電位側の電源として、電源電圧Ｖｄｄが供給されると共に、低電位側の電源として出力電圧Ｖｏｕｔ（＝−３Ｖｄｄ）が供給されている。レベルシフト回路Ｓ４はクロックパルスＣＬＫＢ’がハイレベルの時、「Ｖｄｄ」をＭ４のゲートに出力する。これにより、Ｍ４はオンする。また、クロックパルスＣＬＫＢ’がロウレベルの時、「Ｖｏｕｔ」をＭ４のゲートに出力する。これにより、Ｍ４はオフする。
【００５５】
なお、クロックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電流が逆流するのを防止するために、ロウ（Ｌｏｗ）の期間が長くなっている。電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、結合コンデンサＣ１〜Ｃ３に印加されるクロックパルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っている。このようなクロックパルスの位相関係は図９に示されている。
【００５６】
上述した構成のチャージポンプ回路によれば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）の値は以下の通りである。
Ｖｇｓ（Ｍ１）＝Ｖｄｄ−Ｖ１
Ｖｇｓ（Ｍ２）＝Ｖｄｄ−Ｖ２
Ｖｇｓ（Ｍ３）＝Ｖｄｄ−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖｄｄ−Ｖ４
次に、定常状態のチャージポンプの昇圧動作について考える。図１０は各ポンピングノードの電圧波形Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔを示す図である。この図から明らかなように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｈ）には、Ｖ１＝０Ｖ，Ｖ２＝−２Ｖｄｄ，Ｖ３＝−２Ｖｄｄである。
【００５７】
一方、Ｍ２，Ｍ４オンの時、（ＣＬＫＢ’＝Ｈ）、Ｖ１＝−Ｖｄｄ，Ｖ２＝−Ｖｄｄ，Ｖ３＝−３Ｖｄｄである。
したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖｄｄ−０Ｖ＝Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝Ｖｄｄ−Ｖ２＝Ｖｄｄ−（−Ｖｄｄ）＝２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝Ｖｄｄ−Ｖ３＝Ｖｄｄ−（−２Ｖｄｄ）＝３Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖｄｄ−Ｖ４＝Ｖｄｄ−（−３Ｖｄｄ）＝４Ｖｄｄ
したがって、Ｍ２〜Ｍ４については、絶対値で２Ｖｄｄ以上の高いＶｇｓ
が加えられるため、Ｍ２〜Ｍ４のオン抵抗がより低減され、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送ＭＯＳトランジスタＭ１〜Ｍ４は全てＮチャネル型で構成しているので、製造工程を短縮することができる。なお本実施形態では、３段チャージポンプ回路について説明したが、その段数は３段に限定されることはない。
【００５８】
次に本発明の第６の実施形態に係るチャージポンプ回路について図１１を参照しながら説明する。第５の実施形態と異なる点は、レベルシフト回路Ｓ３，Ｓ４の低電位側の電源として、接地電圧０Ｖが供給されている点である。
【００５９】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝Ｖｄｄ−Ｖ１
Ｖｇｓ（Ｍ２）＝Ｖｄｄ−Ｖ２
Ｖｇｓ（Ｍ３）＝−Ｖ３
Ｖｇｓ（Ｍ４）＝−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第５の実施形態と同じである（図１０参照）。
【００６０】
したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝−Ｖ３＝＝−（−２Ｖｄｄ）＝２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝−Ｖ４＝＝−（−３Ｖｄｄ）＝３Ｖｄｄ
このように、電荷転送用トランジスタＭ１〜Ｍ４がオン状態の時のゲート・ソース間電圧Ｖｇｓは、均一ではないが、第５の実施形態に比してその差は小さくすることができる。したがって、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート酸化膜厚（ｔｈｉｃｋｎｅｓｓ  ｏｆ  ｇａｔｅ  ｏｘｉｄｅ）は一律に３Ｖｄｄ（絶対値）
に耐える厚みに設計すれば良いので、第５の実施形態（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一である）に比べて、オン抵抗（ＯＮ−ｓｔａｔｅ  ｒｅｓｉｓｔａｎｃｅ）を低く設計でき効率が良い。
【００６１】
次に本発明の第７の実施形態に係るチャージポンプ回路について図１２を参照しながら説明する。第５の実施形態と異なる点は、レベルシフト回路Ｓ３，Ｓ４の高電位側の電源として、チャージポンプ回路の途中段の出力、Ｖ１，Ｖ２を供給している点である。
【００６２】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝Ｖｄｄ−Ｖ１
Ｖｇｓ（Ｍ２）＝Ｖｄｄ−Ｖ２
Ｖｇｓ（Ｍ３）＝Ｖ１−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第５の実施形態と同じである（図１０参照）。
【００６３】
したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝Ｖ１−Ｖ３＝０−（−２Ｖｄｄ）＝２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝−Ｖｄｄ−（−３Ｖｄｄ）＝２Ｖｄｄ
このように、ゲートソース間電圧Ｖｇｓは、Ｍ１についてのみＶｄｄ、Ｍ２〜Ｍ４については、全て２Ｖｄｄとすることができる。したがって、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート酸化膜厚（ｔｈｉｃｋｎｅｓｓ  ｏｆ  ｇａｔｅ  ｏｘｉｄｅ）は一律に２Ｖｄｄ（絶対値）に耐える厚みに設計すれば良いので、第５および第６の実施形態（電荷転送用ＭＯＳトランジスタのＶｇｓがより不均一である）に比べて、オン抵抗（ＯＮ−ｓｔａｔｅ  ｒｅｓｉｓｔａｎｃｅ）を低く設計でき効率が良い。
【００６４】
次に本発明の第８の実施形態に係るチャージポンプ回路について図１３を参照しながら説明する。第５の実施形態と異なる点は、レベルシフト回路Ｓ３の高電位側の電源として、接地電圧０Ｖを供給すると共に、レベルシフト回路Ｓ４の高電位側の電源として、チャージポンプ回路の途中段の出力Ｖ２を供給している点である。
【００６５】
これにより、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）は以下の通りである。
Ｖｇｓ（Ｍ１）＝Ｖｄｄ−Ｖ１
Ｖｇｓ（Ｍ２）＝Ｖｄｄ−Ｖ２
Ｖｇｓ（Ｍ３）＝−Ｖ３
Ｖｇｓ（Ｍ４）＝Ｖ２−Ｖ４
ここで、定常状態の各ポンピングノードの電圧Ｖ１、Ｖ２、Ｖ３、Ｖｏｕｔは第１の実施形態と同じである（図４参照）。
【００６６】
したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖｄｄ
Ｖｇｓ（Ｍ２オン時）＝２Ｖｄｄ
Ｖｇｓ（Ｍ３オン時）＝−Ｖ３＝−（−Ｖｄｄ）＝２Ｖｄｄ
Ｖｇｓ（Ｍ４オン時）＝Ｖ２−Ｖ４＝−Ｖｄｄ−（−３Ｖｄｄ）＝２Ｖｄｄ
このように、ゲートソース間電圧Ｖｇｓは、Ｍ１についてのみＶｄｄ、Ｍ２〜Ｍ４については、全て２Ｖｄｄとなるので、この実施形態は前述した第３の実施形態と等価である。
【００６７】
【発明の効果】
本発明によれば、電荷転送用ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓとして閾値電圧以上の高い電圧を印加できるので、電圧ロスの無い高効率のチャージポンプ回路を提供することができる。
【００６８】
また、絶対値２Ｖｄｄ以上の高いゲート・ソース間電圧Ｖｇｓにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。
【００６９】
さらに、本発明によれば、電荷転送用ＭＯＳトランジスタを全て同一チャネル型で構成することができるので、製造工程数が少なくて済むという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るチャージポンプ回路を示す回路図である。
【図２】レベルシフト回路の構成及び動作波形を示す図である。
【図３】本発明の第１の実施形態に係るチャージポンプ回路の動作を説明するためのタイミング図である。
【図４】本発明の第１の実施形態に係るチャージポンプ回路の各ポンピングノードの電圧波形を示す図である。
【図５】本発明の第２の実施形態に係るチャージポンプ回路を示す回路図である。
【図６】本発明の第３の実施形態に係るチャージポンプ回路を示す回路図である。
【図７】本発明の第４の実施形態に係るチャージポンプ回路を示す回路図である。
【図８】本発明の第５の実施形態に係るチャージポンプ回路を示す回路図である。
【図９】本発明の第５の実施形態に係るチャージポンプ回路の動作を説明するためのタイミング図である。
【図１０】本発明の第５の実施形態に係るチャージポンプ回路の各ポンピングノードの電圧波形を示す図である。
【図１１】本発明の第６の実施形態に係るチャージポンプ回路を示す回路図である。
【図１２】本発明の第７の実施形態に係るチャージポンプ回路を示す回路図である。
【図１３】本発明の第８の実施形態に係るチャージポンプ回路を示す回路図である。
【図１４】従来例のチャージポンプ回路を示す回路図である。
【符号の説明】
Ｃ                結合容量
Ｃ１〜Ｃ３        結合コンデンサ
ＣＤ              クロックドライバー
ＣＬ              出力容量
ＣＬＫ、ＣＬＫＢ  クロックパルス
ＩＮＶ            入力インバータ
Ｌ                電流負荷
Ｍ１〜Ｍ１６      ＭＯＳトランジスタ
Ｓ１〜Ｓ４        レベルシフト回路
５１              クロックドライバー
５２              電流負荷
【図１】
0003548161.tif 000006
【図２】
0003548161.tif 000007
【図３】
0003548161.tif 000008
【図４】
0003548161.tif 000009
【図５】
0003548161.tif 000010
【図６】
0003548161.tif 000011
【図７】
0003548161.tif 000012
【図８】
0003548161.tif 000013
【図９】
0003548161.tif 000014
【図１０】
0003548161.tif 000015
【図１１】
0003548161.tif 000016
【図１２】
0003548161.tif 000017
【図１３】
0003548161.tif 000018
【図１４】
0003548161.tif 000019