(57)【特許請求の範囲】
【請求項１】
絶縁基板上に半導体層を蒸着し、そしてゲート酸化膜として第１の酸化膜と酸化保護膜を形成する工程と、
活性領域にのみ第１の酸化膜と酸化保護膜が残存するように第１の酸化膜と酸化保護膜を選択的に除去しそして半導体層の露出表面を酸化して第２の酸化膜を形成する工程と、
酸化保護膜の予め定められた部分にゲートをパターニングしそしてゲート表面を熱酸化処理してその上に第３の酸化膜を形成する工程と、その場合酸化保護膜はゲートより広い幅を有し、
酸化保護膜の露出した部分を除去しそして前記第１の酸化膜を介して半導体層に不純物のイオン注入を実施してソース領域及びドレインを形成する工程と、
全面にわたって絶縁膜を蒸着そしてそのソース領域及びドレイン領域領域上の前記絶縁膜及び前記第１の酸化膜中にコンタクトホールを形成する工程と、
前記コンタクトホールを覆うように金属物質を蒸着させて電極を形成する工程と、
を含む薄膜トランジスタの製造方法。
【請求項２】
酸化保護膜を窒化シリコン（Ｓｉ3Ｎ4）膜で形成することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
第１の膜、第２の膜および第３の膜は、８００〜１１００℃の温度で熱酸化処理で形成される請求項１記載の薄膜トランジスタの製造方法。
【請求項４】
コンタクトホールの形成後に、ソース領域及びドレイン領域中にイオンを注入することをさらに含む請求項１記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体素子及びその製造方法に関し、特に半導体層と絶縁膜との界面特性を改善した薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、液晶表示素子（ＬＣＤ）駆動用薄膜トランジスタ（ＴＦＴ）は、非晶質シリコンまたは多結晶シリコンを活性半導体層として利用しているが、非晶質シリコンの薄膜トランジスタは、キャリヤ移動度が非常に低いので高精度、高密度および液晶表示素子駆動用に適しない。それ故、移動度の大きい多結晶シリコンの薄膜トランジスタが用いられている。
【０００３】
最近、薄膜トランジスタの製造に高温処理を利用して酸化膜を形成するとともに、非晶質シリコンを多結晶シリコンにしている。しかしながら、高温処理は薄膜トランジスタにおける漏れ電流の発生を増大させる。加えて、慣用の薄膜トランジスタは満足すべきキャリヤ移動度が得られなかった。
【０００４】
図１の（ａ）乃至（ｅ）は、従来薄膜トランジスタの製造工程を示す断面図で、これを参照しながら、従来から使用されている薄膜トランジスタの構造と製造工程、並びにその問題点を説明する。
【０００５】
図１（ａ）に示すように、清浄にされ、よく乾燥された、石英等からなる絶縁基板（１）上に多結晶シリコンまたは非晶質シリコンの半導体層（２）を厚さ１５００Å程度で蒸着した後、ホトエッチングにより選択的にエッチングして活性領域をパターニングした後、パターニングされた半導体層（２）の表面を高温下で熱酸化して厚さ５００Å〜１０００Å程度のゲート酸化膜（３）を形成、成長させる。このとき、もし半導体層（２）として非晶質シリコンを用いた場合には、非晶質シリコンは前記高温の熱工程によって結晶化されて多結晶になる。
【０００６】
以後、図１（ｂ）に示すように、前記ゲート酸化膜（３）上に不純物でドープした多結晶シリコンを化学蒸着（ＣＶＤ）により厚さ２０００Å〜５０００Å程度で成長させ、ホトエッチングにより不要部分の多結晶シリコンを除去してゲート（４）を形成した後、前記ゲート（４）をマスクとして利用して所望の種類の不純物を、例えば１×１０１３〜１×１０１８／ｃｍ２程度のドーズ量で半導体層（２）内に注入して図１（ｃ）に示すように、自己整列したソース／ドレイン領域（５）を形成する。
【０００７】
以後、図１（ｂ）に示すように、化学蒸着により全面にわたって酸化膜（ＳｉＯ２）（６）を厚さ３０００Å〜５０００Å程度で蒸着した後、選択的なエッチングによりコンタクトホールを形成して前記ソース／ドレイン領域（５）およびゲート（４）一部を露出させる。
【０００８】
図１（ｅ）に示すように、スパッタリング法によりＡｌまたはＭｏ／Ａｌ等の金属物質を蒸着し、前述過程によって露出したソース／ドレイン領域（５）およびゲート（４）上のみ残存するように、不要部分を選択的に蝕刻して電極（７）を形成することにより、基板（１）上方の所定領域にソース／ドレイン領域（５）およびチャネル領域（ソースとドレイン間の半導体層（２））が形成され、チャネル領域上にゲート酸化膜（３）とゲート（４）が形成され、前記ソースとドレイン領域（５）とゲート（４）に電極（７）が形成され、その電極（７）領域を除く表面上に絶縁膜（６）が形成される。
【０００９】
このように製造された薄膜トランジスタのゲート（４）上部のゲート電極（７）に電源を印加すれば、チャネル領域の半導体層（２）に電子または正孔が集まってチャネルを形成するので、ソースとドレインとが導通されて液晶表示素子の駆動スイッチの役割を果たす。
【００１０】
しかしながら、ゲート電極（７）に負電圧が印加されれば、ソースとドレイン間に印加される電圧の大部分がドレインとチャネルとの間の場所位に集中してしまい、電荷の衝突による電子−正孔対の発生および電荷トラップ準位におけるトンネル効果等により漏れ電流が多量発生して電気的スイッチ機能が劣化することにより素子の特性を低下させる問題点があった。
【００１１】
【発明が解決しようとする課題】
本発明は、前述した問題点を解消するためのもので、液晶表示素子に用いられる電気的なスイッチの機能を向上させ、駆動時に漏れ電流を防止し、活性半導体層の段差を低減させて断線を防止することにより素子の信頼性を向上することにその目的がある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、基板上に半導体層を蒸着し、半導体層の活性領域に第１の酸化膜と酸化保護膜を形成する工程と、露出した半導体層を熱酸化して第２の酸化膜を形成する工程と、前記酸化保護膜の中央部位にゲートを形成し、ゲート表面を熱酸化し、第３の酸化膜をその上に形成する工程と、露出した酸化保護膜を除去し第３の酸化膜をマスクとして利用して両側半導体層に不純物をイオン注入してソース領域及び／ドレイン領域を形成する工程と、全面にわたって絶縁膜を蒸着し、前記ソース領域及び／ドレイン領域にコンタクトホールを形成する工程と、コンタクトホール上に金属を蒸着して電極を形成する工程とを含む。
【００１３】
また、本発明の薄膜トランジスタは、絶縁基板上に形成される半導体層と、半導体層の両側に形成されるソース領域及び／ドレイン領域と、ソース領域及び／ドレイン領域の両側に形成されるフィールド酸化膜と、ソース領域及び／ドレイン領域間の上側に順次形成されるゲート酸化膜および酸化保護膜と、酸化保護膜上に前記ソース領域及び／ドレイン領域と一定間隔を有して形成されるゲートと、ゲートおよびソース領域及び／ドレイン領域用のコンタクトホールを有しながら全面に形成される絶縁膜と、コンタクトホールを覆うように形成される電極とを、含む。
【００１４】
【実施例】
以下、本発明を添付図面を参照して詳述する。
【００１５】
図２及び図３は本発明の薄膜トランジスタの製造工程を示す断面図であり、図４は本発明の他の実施例の薄膜トランジスタを示す断面図である。図２（ａ）に示すように、清潔し、よく乾燥された石英基板等の多結晶シリコンまたは非晶質シリコンを厚さ３０ｎｍ〜５０ｎｍ程度で蒸着して半導体層（２）を形成する。
【００１６】
図２（ｂ）に示すように、半導体層（２）を熱酸化して厚さ４００Å〜１５００Å程度の第１の酸化膜（３）を成長させ、第１の酸化膜（３）上に化学蒸着気相法により窒化シリコン膜（Ｓｉ３Ｎ４）等の酸化保護膜（８）を厚さ２００Å〜１０００Å程度で蒸着する。
【００１７】
以後、図２（ｃ）に示すように、ゲートおよびソース領域及び／ドレイン領域が形成される活性領域にのみ第１の酸化膜（３）および酸化保護膜（８）が残存するように不要部分を除去する。
【００１８】
図２（ｄ）に示すように、酸化保護膜（８）をマスクとして半導体層（２）を９００〜１１００℃の高温で熱酸化させて第２の酸化膜（１０）を形成する。
【００１９】
この時露出された半導体層（２）は全部熱酸化され、酸化保護膜（８）が形成された部分は酸化されない。
【００２０】
図３（ｅ）に示すように、全面にドーピングされた半導体層を蒸着し、ホトエッチングにより不要部分を選択的に除去してゲート（４）を形成する。
【００２１】
図３（ｆ）に示すように、８００〜１１００℃の高温でゲート（４）を熱酸化して露出されたゲート（４）表面に第３の酸化膜（９）を形成し、露出された酸化保護膜（８）を選択的に除去する。
【００２２】
図３（ｇ）に示すように、第３の酸化膜（９）およびゲート（４）をマスクとして前記半導体層（２）に不純物をイオン注入してソース／ドレイン領域（５）を形成する。
【００２３】
この時、Ｎ型薄膜トランジスタを製造する場合には、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）のような不純物をイオン注入し、Ｐ型薄膜トランジスタを製造する場合には、硼素（ｂ）、ガリウム（Ｇａ）などの不純物をイオン注入する。
【００２４】
ソース領域とドレイン領域は、半導体層（２）の両端部にお互いに話して設ける。更に、ソース領域とドレイン領域は△Ｌだけおいて設ける。この△Ｌは第３の酸化膜（９）の厚さであり、この層はマスクとして用いられる。この距離を設けることによって従来の薄膜トランジスタで生じていた漏れ電流を減らすことができる。
【００２５】
また、図３（ｈ）に示すように、全面に絶縁膜（１１）を蒸着しソース／ドレイン領域（５）およびゲート（４）上の絶縁膜（１１）および第１、第３の酸化膜（３），（９）を選択的にエッチングしてコンタクトホールを形成する。
【００２６】
図４（ｉ）に示すように、全面にアルミニウム（Ａｌ）またはモリブデン／アルミニウム（Ｍｏ／Ａｌ）、タングイスタン／アルミニウム（Ｗ／Ａｌ）等の金属合金または複層金属をスパッタリング法により蒸着し、前記コンタクトホール部分にのみ残存するように、不要部分を選択的に除去して電極（７）を形成することにより、薄膜トランジスタを製造する。
【００２７】
ここで、図５は本発明の他の実施例である。この実施例も前述したようにソース／ドレイン領域（５）を形成し絶縁膜（１１）を蒸着した後、ソース／ドレイン領域（５）にコンタクトホールを形成して露出したソース／ドレイン領域（５）にイオンを注入し、高濃度にドープした半導体層（１２）を形成し、その後に、電極（７）形成する。
【００２８】
このように製造される本発明の構造は、絶縁基板（１）上に半導体層（２）が形成され、半導体層（２）上にソース領域及び／ドレイン領域（５）が形成され、ソース領域及び／ドレイン領域（５）の両側にフィールド酸化膜（１０）が形成され、ソース領域及び／ドレイン領域（５）間の上側にソース／ドレイン用のコンタクトホールを有するゲート酸化膜（３）が形成され、チャネル領域の上側のゲート酸化膜（３）上に酸化保護膜（８）が形成され、酸化保護膜（８）上には水平方向にソース／ドレイン領域と一定間隔（△Ｌ）をおいてゲート（４）が形成され、ゲート（４）表面にコンタクトホールを有する酸化膜（９）が形成され、全ての表面にはソース／ドレインおよびゲート用のコンタクトホールを有する絶縁膜（１１）が形成され、コンタクトホールを覆うように電極（７）が形成された構造である。
【００２９】
以上説明した本発明の薄膜トランジスタの動作は従来と同一である。
【００３０】
【発明の効果】
以上説明したように本発明によれば、ソース／ドレイン領域および水平方向に一定間隔（△Ｌ）を有するゲートを形成して５００℃以上の高温工程を使用することによって多結晶薄膜トランジスタでの漏れ電流の発生を低減させることができ、これにより液晶表示装置の画素に適用する場合電気的なスイッチ素子としての性能を十分確保でき、酸化防止膜として用いられた誘電率の高い窒化ケイ素薄膜（Ｓｉ３Ｎ４）をゲート絶縁膜の一部として使用することより素子のゲート電極と活性半導体層間のピンホールを防止することができるだけでなく、相対的に大きい導通電流が得られる。
【００３１】
また、半導体層の活性領域を除外した部分を熱酸化させて酸化膜を形成することにより、活性半導体層の領域の周辺に生ずる段差を減少して信号電極線の断線を防止できる効果がある。
【図面の簡単な説明】
【図１】図１（ａ）内至図１（ｅ）は、従来の薄膜トランジスタの製造工程を示す断面図である。
【図２】図２（ａ）乃至（ｄ）は、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図３】図３（ｅ）内至図３（ｈ）は、図２（ｄ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図４】図４（ｉ）は、図３（ｈ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図５】本発明の他の実施例を示す断面図である。
【符号の説明】
１  絶縁基板
２  半導体層
３，９，１０        酸化膜
５  ソース／ドレイン領域
７  電極
８  酸化保護膜
１１  絶縁膜
１２  高濃度にドープされた半導体層
【図１】
0003587867.tif 000002
【図２】
0003587867.tif 000003
【図３】
0003587867.tif 000004
【図４】
0003587867.tif 000005
【図５】
0003587867.tif 000006