(57)【特許請求の範囲】
【請求項１】
半導体集積回路外部から外部信号を入力すると共に前記半導体集積回路内部で発生する内部信号を外部へ出力する信号入出力端子と、
前記信号入出力端子と抵抗を介して接続され、前記信号入出力端子に前記外部信号が入力された場合に前記半導体集積回路内で所定の信号を発生する信号発生回路と、
ソースが前記半導体集積回路の接地電圧源と接続され、ドレインが前記抵抗の前記信号入出力端子側端に接続されており、前記内部信号がゲートに与えられた場合に前記内部信号を前記信号入出力端子から外部へ出力させる第１のＮチャネルトランジスタと
を備えた半導体集積回路の信号入出力回路において、
ソースが前記半導体集積回路の接地電圧源と接続され、ドレインが前記抵抗の前記信号発生回路側端に接続されており、前記内部信号がゲートに与えられた場合に前記信号発生回路に前記所定の信号を発生させる第２のＮチャネルトランジスタを備えたことを特徴とする半導体集積回路の信号入出力回路。
【請求項２】
半導体集積回路外部から外部信号を入力すると共に前記半導体集積回路内部で発生する内部信号を外部へ出力する信号入出力端子と、
前記信号入出力端子と抵抗を介して接続され、前記信号入出力端子に前記外部信号が入力された場合に前記半導体集積回路内で所定の信号を発生する信号発生回路と、
ソースが前記半導体集積回路の正電圧源と接続され、ドレインが前記抵抗の前記信号入出力端子側端に接続されており、前記内部信号がゲートに与えられた場合に前記内部信号を前記信号入出力端子から外部へ出力させる第１のＰチャネルトランジスタと
を備えた半導体集積回路の信号入出力回路において、
ソースが前記半導体集積回路の正電圧源と接続され、ドレインが前記抵抗の前記信号発生回路側端に接続されており、前記内部信号がゲートに与えられた場合に前記信号発生回路に前記所定の信号を発生させる第２のＰチャネルトランジスタを備えたことを特徴とする半導体集積回路の信号入出力回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路の信号入出力回路に関し、特にその出力トランジスタの破壊により、または信号入出力端子が半導体集積回路の信号出力を打ち消す電圧源と短絡してしまったような場合に半導体集積回路自身が発生する内部信号を半導体集積回路が取り込めなくなることを防止し得る半導体集積回路の信号入出力回路に関する。
【０００２】
【従来の技術】
図３の回路図に従来の半導体集積回路の信号入出力回路の一例として、リセット信号入出力回路の一構成例を示す。
【０００３】
図３において、参照符号10は半導体集積回路を示しており、リセット信号入出力端子１を備えている。このリセット信号入出力端子１は半導体集積回路10外部で適宜の抵抗値を有する抵抗11によりプルアップされている。
半導体集積回路10内部には、リセット信号入出力端子１にドレインが接続されたＮチャネルトランジスタ２と、保護抵抗４を介してリセット信号入出力端子１に負論理の入力端が接続されたたとえばシュミットトリガゲートにて構成されるリセット入力回路３が備えられている。
【０００４】
Ｎチャネルトランジスタ２のソースは半導体集積回路１０の接地電圧源に接続されており、またゲートには信号線５が接続されている。
信号線５は、半導体集積回路１０自身がリセットをかける必要があると判断した場合に半導体集積回路１０内部の図示されていない回路により発生される”Ｈ”レベルで有意な内部リセット要求信号ＴＷＤ  をＮチャネルトランジスタ２のゲートに与えるための信号線である。
【０００５】
従って、信号線５を介してＮチャネルトランジスタ２のゲートに”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が与えられるとＮチャネルトランジスタ２がオンするので、リセット信号入出力端子１が接地電圧源に接続されて”Ｌ”レベルになる。また同時に、半導体集積回路１０をリセットするためのリセット入力回路３の負論理の入力端も”Ｌ”レベルになるのでその出力信号であるリセット信号ＲＳＴは有意なレベル  （”Ｈ”レベル）  になる。即ち、信号線５は半導体集積回路１０自身のリセット要求の信号線でもある。
【０００６】
次に、図３に示されている従来のリセット信号入出力回路の動作について説明する。
通常は、リセット信号入出力端子１には無意なレベル (この場合は”Ｈ”レベル) の外部リセット要求信号#REQが入力されており、また内部リセット要求信号TWD は”Ｌ”レベルである。この通常の状態では、Ｎチャネルトランジスタ２はオフしているのでリセット入力回路３の負論理の入力端にはリセット信号入出力端子１から”Ｈ”レベルの外部リセット要求信号#REQが入力される。従って、リセット入力回路３は負論理の入力端への入力レベルを反転した”Ｌ”レベルのリセット信号RST を出力する。
【０００７】
半導体集積回路１０に対して外部からリセットをかける必要がある場合には、リセット信号入出力端子１に有意なレベルの信号、この場合は”Ｌ”レベルの外部リセット要求信号＃ＲＥＱが入力される。これにより、リセット入力回路３の負論理の入力端には”Ｌ”レベルの信号が入力されるので、リセット入力回路３はそのレベルを反転して半導体集積回路１０内部へ有意なレベル（”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力する。
【０００８】
一方、半導体集積回路１０自身がリセットをかける必要があると判断した場合には、半導体集積回路１０内部の図示されていない回路により”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が発生される。この”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が信号線５を介してＮチャネルトランジスタ２のゲートに与えられることにより、Ｎチャネルトランジスタ２がオンしてリセット信号入出力端子１を接地電圧源と接続するのでリセット信号入出力端子１は”Ｌ”レベルになる。従って、半導体集積回路１０の外部からは、リセット信号入出力端子１が”Ｌ”レベルになることにより内部リセット要求信号ＴＷＤ  の発生  （”Ｈ”レベルになったこと）を知ることが可能になる。また同時に、リセット信号入出力端子１と接続されているリセット入力回路３の負論理の入力端には”Ｌ”レベルの信号が入力されるので、リセット入力回路３はそのレベルを反転して半導体集積回路１０内部へ有意なレベル（”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力する。
【０００９】
【発明が解決しようとする課題】
上述の図３に示されているような従来の半導体集積回路の信号入出力回路としてのリセット信号入出力回路では、たとえばリセット信号入出力端子がリセットを発生させない極性、具体的には”Ｈ”レベルの電位と低いインピーダンスで接続されたような場合には、半導体集積回路自身が内部リセット要求信号を発生してもリセット信号入出力端子のレベルは分圧されてしまうために”Ｌ”レベルにはならず、半導体集積回路自身のリセットが行われない。
【００１０】
また、静電気等によりＮチャネルトランジスタが破壊されて”Ｌ”レベルの信号出力が不可能になったような場合にも、リセット信号入出力端子の電位は”Ｌ”レベルにはならないため、半導体集積回路自身のリセットは行われない。
このような状態に陥ると、半導体集積回路から外部に対するリセット要求信号の出力が出来なくなるのみならず、半導体集積回路自体もリセットされないために暴走状態に陥る虞が生じる。
【００１１】
本発明は上述のような事情に鑑みてなされたものであり、信号入出力端子が信号を発生しない極性の電位と低いインピーダンスで接続されるような状態になった場合にも、半導体集積回路内部で発生された内部信号により半導体集積回路自身がその信号の発生を認識することを可能とした半導体集積回路の信号入出力回路の提供を目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る半導体集積回路の信号入出力回路は、半導体集積回路外部から外部信号を入力すると共に半導体集積回路内部で発生する内部信号を外部へ出力する信号入出力端子と、内部信号が発生した場合に、それを信号入出力端子から外部へ出力させる内部信号出力手段と、信号入出力端子に外部信号が入力された場合、または信号入出力端子から内部信号が出力された場合に、半導体集積回路内部で所定の信号を発生する信号発生手段とを備え、更に内部信号が発生した場合に、所定の信号を信号発生手段に発生させる手段を備えている。
【００１３】
【作用】
本発明の半導体集積回路の信号入出力回路では、内部信号が発生した場合には、内部信号出力手段による信号入出力端子のレベルの制御には拘わらず、所定の信号が信号発生手段により発生される。
【００１４】
【実施例】
以下、本発明をその実施例を示す図面に基づいて詳述する。
図１は本発明に係る半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第１の発明の一実施例の構成を示す回路図である。
なお、この図１においては、前述の従来例の説明で参照した図３と同一の参照符号は同一又は相当部分を示している。
【００１５】
図１において、参照符号１０は半導体集積回路を示しており、リセット信号入出力端子１を備えている。このリセット信号入出力端子１は半導体集積回路１０外部で適宜の抵抗値を有する抵抗１１によりプルアップされている。
半導体集積回路１０内部には、リセット信号入出力端子１にドレインが接続された第１のＮチャネルトランジスタ２と、保護抵抗４を介してリセット信号入出力端子１に負論理の入力端が接続されたたとえばシュミットトリガゲートにて構成される信号発生回路  （手段）としてのリセット入力回路３と、同じく保護抵抗４を介してリセット信号入出力端子１にドレインが接続された自己リセット用の第２のＮチャネルトランジスタ６とが備えられている。
【００１６】
Ｎチャネルトランジスタ２のソース及びＮチャネルトランジスタ６のソースはいずれも半導体集積回路１０の接地電圧源に接続されており、また両Ｎチャネルトランジスタ２，６のゲートは共に信号線５に接続されている。
信号線５は、半導体集積回路１０自身がリセットをかける必要があると判断した場合に半導体集積回路１０内部の図示されていない回路により発生される”Ｈ”レベルで有意な内部リセット要求信号ＴＷＤ  をＮチャネルトランジスタ２，６のゲートに与えるための信号線である。
【００１７】
従って、信号線５を介してＮチャネルトランジスタ２のゲートに”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が与えられるとＮチャネルトランジスタ２がオンするので、リセット信号入出力端子１が接地電圧源に接続されて”Ｌ”レベルになる。即ち、Ｎチャネルトランジスタ２は内部信号である内部リセット要求信号ＴＷＤ  をリセット信号入出力端子１から半導体集積回路１０外部へ出力させる内部信号出力手段として機能する。
【００１８】
また同時に、Ｎチャネルトランジスタ６のゲートにも”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が与えられるのでＮチャネルトランジスタ６もオンし、リセット入力回路３の負論理の入力端が接地電圧源と接続されて”Ｌ”レベルになる。このため、リセット入力回路３の出力信号である半導体集積回路１０をリセットするためのリセット信号ＲＳＴ  は有意なレベル  （”Ｈ”レベル）  になる。
【００１９】
即ち、信号線５は半導体集積回路１０自身のリセット要求の信号線であり、またＮチャネルトランジスタ６はリセット信号入出力端子１のレベルには拘わらずにリセット入力回路３の負論理の入力端を強制的に”Ｌ”レベルにして有意なレベル  （”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力させる自己リセット用Ｎチャネルトランジスタ、換言すれば信号発生手段であるリセット入力回路３にリセット信号ＲＳＴ  を発生させる手段として機能する。
【００２０】
このように構成された本発明の半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第１の発明の動作について以下に説明する。
【００２１】
なお、Ｎチャネルトランジスタ６のオン抵抗と入力保護抵抗４の抵抗値とは、Ｎチャネルトランジスタ６のオン抵抗値をＲ，保護抵抗４の入力保護抵抗値をｒ，リセット信号入出力端子１の電圧をＶｉ，  リセット入力回路３のしきい値電圧をＶｔｈ１，電源電圧をＶｃｃ  とすると、たとえばＶｉ＝Ｖｃｃ  となった場合に下記式（１）  を満たしているものとする。
（Ｒ×Ｖｃｃ）／（Ｒ＋ｒ）＜Ｖｔｈ１    …（１）
【００２２】
通常はリセット信号入出力端子１には無意なレベル  （この場合は”Ｈ”レベル）  の外部リセット要求信号＃ＲＥＱが入力されており、また内部リセット要求信号ＴＷＤ  は”Ｌ”レベルである。この通常の状態では、Ｎチャネルトランジスタ２，６はいずれもオフしているのでリセット入力回路３の負論理の入力端にはリセット信号入出力端子１から”Ｈ”レベルの外部リセット要求信号＃ＲＥＱが入力される。従って、リセット入力回路３は負論理の入力端への入力レベルを反転した”Ｌ”レベルを無意なレベルのリセット信号ＲＳＴ  として出力する。
【００２３】
半導体集積回路１０に対して外部からリセットをかける必要がある場合には、リセット信号入出力端子１に有意なレベル  （この場合は”Ｌ”レベル）  の外部リセット要求信号＃ＲＥＱが入力される。これにより、リセット入力回路３の負論理の入力端には”Ｌ”レベルの信号が入力されるので、リセット入力回路３は半導体集積回路１０内部へ有意なレベル  （”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力する。この動作は従来例と同様である。
【００２４】
一方、半導体集積回路１０自身がリセットをかける必要があると判断した場合には、半導体集積回路１０内部の図示されていない回路により”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が発生される。この”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が信号線５を介してＮチャネルトランジスタ２のゲートに与えられることにより、Ｎチャネルトランジスタ２がオンしてリセット信号入出力端子１を接地電圧源と接続するのでリセット信号入出力端子１は”Ｌ”レベルになる。
【００２５】
従って、半導体集積回路１０の外部からは、リセット信号入出力端子１が”Ｌ”レベルになることにより内部リセット要求信号ＴＷＤ  の発生  （”Ｈ”レベルになったこと）を知ることが可能になる。また同時に、Ｎチャネルトランジスタ６のゲートにも”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が与えられるのでＮチャネルトランジスタ６もオンし、リセット入力回路３の負論理の入力端が接地電圧源と接続されて”Ｌ”レベルになる。このため、リセット入力回路３から”Ｈ”レベルのリセット信号ＲＳＴ  が半導体集積回路１０内部へ出力される。
【００２６】
図２は本発明に係る半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第２の発明の一実施例の構成を示す回路図である。
なお、この図２においては、前述の第１の発明において使用されている２個のＮチャネルトランジスタ２，６に変えて２個のＰチャネルトランジスタを用いている。
【００２７】
図２において、参照符号１０は半導体集積回路を示しており、リセット信号入出力端子１を備えている。このリセット信号入出力端子１は半導体集積回路１０外部で適宜の抵抗値を有する抵抗１１によりプルダウンされている。
半導体集積回路１０内部には、リセット信号入出力端子１にドレインが接続された第１のＰチャネルトランジスタ７と、保護抵抗４を介してリセット信号入出力端子１に入力端が接続されたたとえばシュミットトリガゲートにて構成される信号発生回路  （手段）としてのリセット入力回路３と、同じく保護抵抗４を介してリセット信号入出力端子１にドレインが接続された自己リセット用の第２のＰチャネルトランジスタ８とが備えられている。
【００２８】
Ｐチャネルトランジスタ７のソース及びＰチャネルトランジスタ８のソースはいずれも半導体集積回路１０の正電圧源に接続されており、また両Ｐチャネルトランジスタ７，８のゲートは共に信号線５１に接続されている。
信号線５１は、半導体集積回路１０自身がリセットをかける必要があると判断した場合に半導体集積回路１０内部の図示されていない回路により発生される”Ｈ”レベルで有意な内部リセット要求信号ＴＷＤ  をインバータ５０を介してＰチャネルトランジスタ７，８のゲートに与えるための信号線である。
【００２９】
従って、”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が信号線５からインバータ５０に与えられて”Ｌ”レベルに反転され、更に信号線５１を介してＰチャネルトランジスタ７のゲートに与えられると、Ｐチャネルトランジスタ７がオンしてリセット信号入出力端子１と正電圧源とが接続されるので接地電圧源が”Ｈ”レベルになる。即ち、Ｐチャネルトランジスタ７は内部信号である内部リセット要求信号ＴＷＤ  をリセット信号入出力端子１から半導体集積回路１０外部へ出力させる内部信号出力手段として機能する。
【００３０】
同時に、Ｐチャネルトランジスタ８のゲートにも信号線５１から”Ｌ”レベルの信号が与えられてリセット入力回路３の入力端と正電圧源とが接続されるので、リセット入力回路３はその出力信号である半導体集積回路１０をリセットするためのリセット信号ＲＳＴ  を有意  （”Ｈ”レベル）  にする。
【００３１】
即ち、信号線５は半導体集積回路１０自身のリセット要求の信号線であり、またＰチャネルトランジスタ８はリセット信号入出力端子１の状態には拘わらずにリセット入力回路３の入力端の電位を強制的に”Ｈ”レベルにして有意なレベル  （”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力させる自己リセット用Ｐチャネルトランジスタ、換言すれば信号発生手段であるリセット入力回路３にリセット信号ＲＳＴ  を発生させる手段として機能する。
【００３２】
このように構成された本発明の半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第２の発明の動作について以下に説明する。
【００３３】
なお、Ｐチャネルトランジスタ８のオン抵抗と入力保護抵抗４の抵抗値とは、Ｐチャネルトランジスタ８のオン抵抗値をＲ，保護抵抗４の入力保護抵抗値をｒ，リセット信号入出力端子１の電圧をＶｉ，  リセット入力回路３のしきい値電圧をＶｔｈ２，  電圧電源をＶｃｃ  とすると、たとえばＶｉ＝Ｖｃｃ  となった場合に下記式（２）  を満たしているものとする。
（ｒ×Ｖｃｃ）／（Ｒ＋ｒ）＞Ｖｔｈ２    …（２）
【００３４】
通常は、リセット信号入出力端子１には無意なレベル  （この場合は”Ｌ”レベル）  の外部リセット要求信号ＲＥＱ  が入力されており、また内部リセット要求信号ＴＷＤ  は”Ｌ”レベルである。この通常の状態では、Ｐチャネルトランジスタ７，８はいずれもオフしているのでリセット入力回路３の負論理の入力端にはリセット信号入出力端子１から”Ｌ”レベルの信号が入力される。従って、リセット入力回路３は入力端への入力レベルである”Ｌ”レベルの信号をそのまま無意なレベルのリセット信号ＲＳＴ  として出力する。
【００３５】
半導体集積回路１０に対して外部からリセットをかける必要がある場合には、リセット信号入出力端子１に有意なレベル  （この場合は”Ｈ”レベル）  の外部リセット要求信号ＲＥＱ  が入力される。これにより、リセット入力回路３は半導体集積回路１０内部へ有意なレベル  （”Ｈ”レベル）  のリセット信号ＲＳＴ  を出力する。この動作はリセット信号入出力端子１への入力信号の有意なレベルが異なる点を除いては従来例と同様である。
【００３６】
一方、半導体集積回路１０自身がリセットをかける必要があると判断した場合には、半導体集積回路１０内部の図示されていない回路により”Ｈ”レベルの内部リセット要求信号ＴＷＤ  が発生される。この”Ｈ”レベルの内部リセット要求信号ＴＷＤ  がインバータ５０で反転された”Ｌ”レベルの信号が信号線５１を介してＰチャネルトランジスタ７のゲートに与えられることによりＰチャネルトランジスタ７がオンするので、リセット信号入出力端子１が正電圧源と接続されて”Ｈ”レベルになる。従って、半導体集積回路１０の外部からは、リセット信号入出力端子１が”Ｈ”レベルになることにより内部リセット要求信号ＴＷＤ  の発生  （有意になったこと）  を知ることが可能になる。
【００３７】
また同時にＰチャネルトランジスタ８のゲートにもＰチャネルトランジスタ７のゲートに与えられる信号と同じ”Ｌ”レベルの信号が信号線５１から与えられるので、リセット入力回路３の入力端が正電圧源と接続されて”Ｈ”レベルになり、リセット入力回路３から”Ｈ”レベルのリセット信号ＲＳＴ  が半導体集積回路１０内部へ出力される。
【００５７】
【発明の効果】
以上に詳述したように本発明の半導体集積回路の信号入出力回路の第１，第２の発明によれば、信号入出力端子が半導体集積回路の外部において低インピーダンスで且つ外部信号を発生しない極性の電位と短絡したような場合にも、信号発生回路の入力電位は保護抵抗と第２のＮチャネルトランジスタまたはＰチャネルトランジスタのオン抵抗により分圧されて信号発生回路は内部信号が発生したことを認識することが出来る。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第１の発明の一実施例の構成を示す回路図である。
【図２】本発明に係る半導体集積回路の信号入出力回路をリセット信号入出力回路に適用した場合の第２の発明の一実施例の構成を示す回路図である。
【図３】従来の半導体集積回路の信号入出力回路の一例として、リセット信号入出力回路の一構成例を示す回路図である。
【符号の説明】
１    リセット信号入出力端子
２    Ｎチャネルトランジスタ
３    リセット入力回路
４    保護抵抗
６    Ｎチャネルトランジスタ
７    Ｐチャネルトランジスタ
８    Ｐチャネルトランジスタ
【図１】
0003543180.tif 000002
【図２】
0003543180.tif 000003
【図３】
0003543180.tif 000004