(57)【特許請求の範囲】
【請求項１】
パルス電圧を複数の容量性手段に印加し、該容量性手段を静電的に変形し、ノズルからそれぞれインク滴を吐出し、記録を行うインクジェットヘッドの駆動方法において、
前記容量性手段は、それぞれ電圧を印加するための端子を二つ有し、
前記複数の容量性手段の内、静電的に変形させる容量性手段については、前記２端子間に第１のパルス電圧を印加し、
当該容量性手段に２回目のパルス電圧を印加して静電的に変形させるときは、前記２端子間に前記第１のパルス電圧と反対方向の電位差の第２のパルス電圧を印加し、
前記複数の容量性手段の内、変形させない容量性手段については、前記２端子間を同電位とする
ことを特徴とするインクジェットヘッドの駆動方法。
【請求項２】
パルス電圧を複数のシリコン振動子に印加し、該シリコン振動子を変形させるシリコン振動子の静電駆動方法において、
前記シリコン振動子は、それぞれ電圧を印加するための端子を二つ有し、
前記複数のシリコン振動子の内、変形させるシリコン振動子については、前記２端子間に第１のパルス電圧を印加し、
当該シリコン振動子に２回目のパルス電圧を印加して変形させるときは、前記２端子間に前記第１のパルス電圧と反対方向の電位差の第２のパルス電圧を印加し、
前記複数のシリコン振動子の内、変形させないシリコン振動子については、前記２端子間を同電位とする
ことを特徴とするシリコン振動子の静電駆動方法。
【請求項３】
一端が共通端子に接続され他端がそれぞれ個別端子に接続されるシリコン振動子に印加する駆動パルス電圧を制御し、前記シリコン振動子が撓む第１の状態と撓まない第２の状態とを制御するシリコン振動子の静電駆動用半導体装置において、
前記シリコン振動子の共通端子の電位を駆動パルス電圧側またはＧＮＤ電位側に切り換える共通スイッチング手段と、
前記シリコン振動子の個別端子の電位を駆動パルス電圧側またはＧＮＤ電位側にそれぞれ切り換える複数の個別スイッチング手段と、
前記シリコン振動子を前記第１の状態とするとき前記共通端子と前記個別端子のうち一方の端子を駆動パルス電圧側に接続し他方をＧＮＤ電位側に接続し、前記シリコン振動子を前記第２の状態とするとき前記共通端子と前記個別端子とを同電位に接続するよう、前記共通スイッチング手段と前記個別スイッチング手段とを制御する制御手段と、
を備えたことを特徴とするシリコン振動子の静電駆動用半導体装置。
【請求項４】
一端が共通端子に接続され他端がそれぞれ個別端子に接続されるシリコン振動子に印加する駆動パルス電圧を制御し、前記シリコン振動子が撓む第１の状態と撓まない第２の状態とを制御するシリコン振動子の静電駆動制御方法において、
前記シリコン振動子の共通端子の電位を駆動パルス電圧側またはＧＮＤ電位側に切り換える共通スイッチング手段と、前記シリコン振動子の個別端子の電位を駆動パルス電圧側またはＧＮＤ電位側にそれぞれ切り換える複数の個別スイッチング手段と、を備え、
前記シリコン振動子を前記第１の状態とするとき、前記共通端子と前記個別端子のうち一方の端子を駆動パルス電圧側に接続し他方をＧＮＤ電位側に接続し、
前記シリコン振動子を前記第２の状態とするとき、前記共通端子と前記個別端子とを同電位に接続する
よう前記共通スイッチング手段と前記個別スイッチング手段とを制御することを特徴とするシリコン振動子の静電駆動制御方法。
【請求項５】
共通端子と個別端子との２つの端子を有するシリコン振動子を複数備え、
前記複数のシリコン振動子は、それぞれ前記共通端子が共通に接続されて共通に高電圧かＧＮＤを切り替えて接続され、
前記複数のシリコン振動子は、それぞれ前記個別端子が個別に高電圧かＧＮＤを切り替えて接続されるシリコン振動子の駆動方法において、
（ａ）  前記複数のシリコン振動子の内、撓ませるシリコン振動子については、当該シリコン振動子の前記２つの端子のうちのいずれか一端を高電圧に接続するとともに、他端をＧＮＤに接続し、パルス電圧を印加して、当該シリコン振動子を撓ませ、
（ｂ）  前記（ａ）工程で撓ませたシリコン振動子について、再び前記シリコン振動子を撓ませるときは、前記（ａ）工程で高電圧に接続した端子をＧＮＤに接続するとともに、前記（ａ）工程でＧＮＤに接続した端子を高電圧に接続し、パルス電圧を印加して、前記シリコン振動子を撓ませ、
（ｃ）  前記複数のシリコン振動子の内、撓ませないシリコン振動子については、当該シリコン振動子の前記２つの端子の両端を高電圧かまたはＧＮＤに接続して、両端を短絡しておくことを特徴とするシリコン振動子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェットヘッドの駆動方法、シリコン振動子の静電駆動方法、シリコン振動子の静電駆動用半導体装置等に関する。
【背景技術】
【０００２】
従来、キャパシタのような容量性手段である振動板に電気的エネルギを印加し、機械的エネルギに変換してインク室の圧力を高め、ノズルからインクを吐出するインクジェットヘッドとしては、（１）ピエゾ（ＰＺＴ）等の圧電振動子である容量性手段を振動板とし、振動板を圧力板に接合し圧力板をたわませるもの（例えば特許文献１：特開平６−３４００７５号公報）や、（２）インク室を兼用するシリコン基板とガラス基板との間の容量性手段に静電エネルギを印加し、シリコン基板の薄膜部を振動板としてたわませるもの（例えば特許文献２；特開平７−４０５３５号公報、特許文献３；特開平７−８１０８８号公報）がある。
【０００３】
【特許文献１】特開平６−３４００７５号公報
【特許文献２】特開平７−４０５３５号公報
【特許文献３】特開平７−８１０８８号公報
【特許文献４】特開平７−１３７２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、（１）の圧電振動子を駆動する回路は、特許文献１（特開平６−３４００７５号公報）の図５に示すようなものであり、（２）のシリコン振動子を静電力で駆動する回路は、特許文献３（特開平７−８１０８８号公報）の図２２に示すような回路である。（１）の圧電振動子は、それ自身の容量が、約１０ｎＦ（１０-8ファラッド）あり、インク室に連通するノズルからインクを吐出させないとき圧電振動子をオープンしても、浮遊容量の影響を受けることがない。しかしながら、（２）のシリコン振動子を静電力で駆動する場合、シリコン振動子とガラス基板上のＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ，スズ添加−酸化インジウム；透明導電膜）との間の容量が、シリコンとガラスとの間は空気であり（ε＝１）、低電圧（４０Ｖ）で振動させるためギャップが０．２３μｍ、面積０．６５ｍｍ2より約２５ｐＦであるため、浮遊容量の影響を受けてしまうという課題がある。
【０００５】
以下、（２）のシリコン振動子の駆動回路について図１５を用いて説明する。
まず、図１５の駆動回路で、共通トランジスタＴｒ0のオン抵抗及び各振動子までの共有する共通インピーダンスをＲ0、個別トランジスタＴｒ1、Ｔｒ2、Ｔｒ3、、、のオン抵抗をＲ1、Ｒ2、Ｒ3、、、とする。個別トランジスタＴｒ1のオン抵抗は、解像度を高くするためにノズル数を多くすると、集積化のため抵抗値が高くなってしまう（約３ｋΩ）。また、共通電極側は、シリコン基板にボロン（ホウ素）をドープしており、抵抗値が低い（数十Ω）が、個別電極側は、ガラス基板にＩＴＯにより高密度に配線されているため、ＩＴＯの配線抵抗Ｒiがノズル毎に約３ｋΩある。ここで、共通電極を兼用するシリコン基板と個別電極が載っているガラス基板のギャップが約０．２３μｍと小さく、また、各インク室で等間隔のギャップを保持しなければならないことと、ガラス基板とシリコン基板とを陽極接合するために高温を印加するため、ガラス基板に載せる個別電極は、ＩＴＯにする必要がある。ＩＴＯの配線抵抗は、おのずと高く（数ｋΩ）なってしまう。
【０００６】
各ノズルがオンされたときの等価回路を図１６に示す。図１６で、同時駆動（印字）ノズル数をｎ、各振動子の容量をＣa（単純化モデルとするため、Ｃa、Ｒ1、Ｒiを各ノズル共通値とする）、電源電圧をＶhとすると、オン時に各振動子に印加される電圧Ｖa（ｔ）は、
Ｖa（ｔ）＝Ｖh・（１−ｅｘｐ（−ｔ／（（ｎ・Ｒ0＋Ｒi＋Ｒ1）・Ｃa））
・・・・（式１）
となる。このときの時定数Ｔ＝（ｎ・Ｒ0＋Ｒi＋Ｒ1）・Ｃaとなり、Ｒ0＝１ｋΩ、Ｒi＝３ｋΩ、Ｒ1＝３ｋΩ、Ｃa＝２５ｐＦとすると、ｎ＝１のときＴ（１）＝０．１８μｓ、ｎ＝５０のときＴ（５０）＝１．４μｓとなる。
【０００７】
シリコン振動子に静電力を印加するとき、立ち上がり及び立ち下がりが約１〜２μｓ程の速いパルスを印加しないと、ノズルからインクが吐出しないという課題がある。そのため、パルス幅Ｐw＝約１４μｓ、立ち上がり約２μｓ、立ち下がり約１μｓの駆動パルスを印加してシリコン振動子を駆動するとき、同時駆動ノズル数ｎが増えるに従って、図１７の波形Ｖa（ｎ＝５０）のようにＶaの波形がなまってしまい、立ち上がり時に、Ｖhより低い電圧が印加され、立ち下がり時にＧＮＤにすぐ落ちない。よって、同時駆動ノズル数が増えると、立ち上がり・立ち下がり時間が遅くなり、インクが吐出できなくなるという課題がある。
【０００８】
さらに、多数のノズルからインクを吐出させる際、個々の振動板のシリコン基板側のインピーダンスや、ガラス基板側の配線インピーダンスが異なると、ノズル間で印加電圧が異なってしまい、ノズル間で吐出特性が異なってしまうという課題がある。
【０００９】
また、シリコン振動子とガラス基板との間のキャパシタに静電エネルギが印加されると、電荷が蓄積してしまい、静電エネルギを解除しても電荷が残留し、シリコン振動子がガラス基板側にたわんだままの状態ができてしまうという課題がある（特許文献２：特開平７−８１０８８号公報参照）。そのため、反対側の電荷を印加するように静電エネルギを印加し、シリコン振動子の永久的なたわみを防止するとともに、浮遊容量を少なくする必要があるという課題がある。
【００１０】
また、集積化するため、ＣＭＯＳＩＣを用いるが、振動板に立ち上がり２μｓ程度の４０Ｖ程度のパルス電圧を繰り返し印加し、また、正逆パルスを繰り返し印加するため、ＣＭＯＳＩＣ内部でパルス波形を作成しようとすると、パルス波形にヒゲ等が発生し乱れてしまい、ノイズが発生したり、吐出できなくなるという課題がある。
【００１１】
そこで、本発明は、上記課題を解決し、以下に示すことを目的とする。
（Ａ）浮遊容量の影響によって、オフノズル（非吐出ノズル）が、オンノズル（吐出ノズル）の影響により、吐出してしまうこともあるので、浮遊容量の影響をなくし、オフノズルの吐出を防止する。そのために、シリコン振動子は、オフノズルのときは両端を短絡（ショート）しておく。
（Ｂ）さらに、浮遊容量の影響を防止しつつ、振動板に正逆両方のパルス電位を印加し、振動板への電荷の蓄積を防止し、シリコン振動板の永久的なガラス基板へのたわみを防止するとともに、簡単な駆動回路を実現する。
（Ｃ）また、吐出ノズル数が増大すると、振動板に印加される個々の電位が低下してしまうことを防止する。そのため、吐出ノズル数を検出し、吐出ノズル数に応じて、駆動パルスのタイミング等のパルス波形を変化させる。そのために、駆動パルスのタイミングをずらし、同時に駆動するノズル数を少なくする。また、印加電圧の大きさを変化させる。さらに、パルスの立ち上がり、立ち下がり、パルス幅を変化させ、吐出性能を変化させる。
（Ｄ）また、吐出ノズル数を検出するかわりに、吐出ノズル数が増大しても振動板に印加される個々の電位の低下を防止する。そのため、式１でｎの数に効いてくる、Ｒ0（共通トランジスタＴｒ1のオン抵抗＋共通インピーダンス）の値を小さくする。そのため、共通トランジスタＴｒ１を構成するＣＭＯＳＩＣ内部のトランジスタサイズを大きくした。また、共通インピーダンスを小さくするとともに、各振動板間での共通インピーダンス側の配線抵抗を等しくし、そのため、シリコン基板上に、金属べた部を設けた。
（Ｅ）さらに、各ノズル間の吐出特性を揃えることを目的とする。そのため、シリコン基板上の配線抵抗を等しくした。また、絶縁基板側の抵抗値を等しくし、そのため、配線距離を各個別電極で等しくし、また、個別スイッチング手段のオン抵抗を等しくした。
（Ｆ）また、共通スイッチング手段と個別スイッチング手段とを集積化するため、ＣＭＯＳＩＣを用いた。
（Ｇ）さらに、ＣＭＯＳＩＣ内部でパルスを生成すると振動板に印加されるパルス波形がノイズにより乱れてしまい、吐出特性が低下することを防止する。そのため、ＣＭＯＳＩＣ内部でパルス波形を作成せず、外部からパルス波形を作成し、ＣＭＯＳＩＣに印加するようにした。
（Ｈ）また、容量性手段への充放電の方向を双方向とし、充電時間、放電時間を早めた。そのために、ＣＭＯＳＩＣ内部でのスイッチング手段をトランスミッションゲートとした。
【課題を解決するための手段】
【００１２】
本発明のインクジェットヘッドの駆動方法は、パルス電圧を複数の容量性手段に印加し、該容量性手段を静電的に変形し、ノズルからそれぞれインク滴を吐出し、記録を行うインクジェットヘッドの駆動方法において、
前記容量性手段は、それぞれ電圧を印加するための端子を二つ有し、
前記複数の容量性手段の内、静電的に変形させる容量性手段については、前記２端子間に第１のパルス電圧を印加し、
当該容量性手段に２回目のパルス電圧を印加して静電的に変形させるときは、前記２端子間に前記第１のパルス電圧と反対方向の電位差の第２のパルス電圧を印加し、
前記複数の容量性手段の内、変形させない容量性手段については、前記２端子間を同電位とすることを特徴とする。
また、本発明の静電駆動方法は、
パルス電圧を複数のシリコン振動子に印加し、該シリコン振動子を変形させるシリコン振動子の静電駆動方法において、
前記シリコン振動子は、それぞれ電圧を印加するための端子を二つ有し、
前記複数のシリコン振動子の内、変形させるシリコン振動子については、前記２端子間に第１のパルス電圧を印加し、
当該シリコン振動子に２回目のパルス電圧を印加して変形させるときは、前記２端子間に前記第１のパルス電圧と反対方向の電位差の第２のパルス電圧を印加し、
前記複数のシリコン振動子の内、変形させないシリコン振動子については、前記２端子間を同電位とすることを特徴とする。
また、本発明の静電駆動用半導体装置は、一端が共通端子に接続され他端がそれぞれ個別端子に接続されるシリコン振動子に印加する駆動パルス電圧を制御し、前記シリコン振動子が撓む第１の状態と撓まない第２の状態とを制御するシリコン振動子の静電駆動用半導体装置において、
前記シリコン振動子の共通端子の電位を駆動パルス電圧側またはＧＮＤ電位側に切り換える共通スイッチング手段と、
前記シリコン振動子の個別端子の電位を駆動パルス電圧側またはＧＮＤ電位側にそれぞれ切り換える複数の個別スイッチング手段と、
前記シリコン振動子を前記第１の状態とするとき前記共通端子と前記個別端子のうち一方の端子を駆動パルス電圧側に接続し他方をＧＮＤ電位側に接続し、前記シリコン振動子を前記第２の状態とするとき前記共通端子と前記個別端子とを同電位に接続するよう、前記共通スイッチング手段と前記個別スイッチング手段とを制御する制御手段と、
を備えたことを特徴とする。
また、本発明の静電駆動制御方法は、
一端が共通端子に接続され他端がそれぞれ個別端子に接続されるシリコン振動子に印加する駆動パルス電圧を制御し、前記シリコン振動子が撓む第１の状態と撓まない第２の状態とを制御するシリコン振動子の静電駆動制御方法において、
前記シリコン振動子の共通端子の電位を駆動パルス電圧側またはＧＮＤ電位側に切り換える共通スイッチング手段と、前記シリコン振動子の個別端子の電位を駆動パルス電圧側またはＧＮＤ電位側にそれぞれ切り換える複数の個別スイッチング手段と、を備え、
前記シリコン振動子を前記第１の状態とするとき、前記共通端子と前記個別端子のうち一方の端子を駆動パルス電圧側に接続し他方をＧＮＤ電位側に接続し、
前記シリコン振動子を前記第２の状態とするとき、前記共通端子と前記個別端子とを同電位に接続する
よう前記共通スイッチング手段と前記個別スイッチング手段とを制御することを特徴とする。
また、本発明のシリコン振動子の駆動方法は、
共通端子と個別端子との２つの端子を有するシリコン振動子を複数備え、
前記複数のシリコン振動子は、それぞれ前記共通端子が共通に接続されて共通に高電圧かＧＮＤを切り替えて接続され、
前記複数のシリコン振動子は、それぞれ前記個別端子が個別に高電圧かＧＮＤを切り替えて接続されるシリコン振動子の駆動方法において、
（ａ）  前記複数のシリコン振動子の内、撓ませるシリコン振動子については、当該シリコン振動子の前記２つの端子のうちのいずれか一端を高電圧に接続するとともに、他端をＧＮＤに接続し、パルス電圧を印加して、当該シリコン振動子を撓ませ、
（ｂ）  前記（ａ）工程で撓ませたシリコン振動子について、再び前記シリコン振動子を撓ませるときは、前記（ａ）工程で高電圧に接続した端子をＧＮＤに接続するとともに、前記（ａ）工程でＧＮＤに接続した端子を高電圧に接続し、パルス電圧を印加して、前記シリコン振動子を撓ませ、
（ｃ）  前記複数のシリコン振動子の内、撓ませないシリコン振動子については、当該シリコン振動子の前記２つの端子の両端を高電圧かまたはＧＮＤに接続して、両端を短絡しておくことを特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明によると、以下の効果を奏する。
（Ａ）浮遊容量の影響を防止することができ、オフノズルからあやまってインク滴が吐出されることがなくなった。
（Ｂ）浮遊容量の影響を防止しつつ、振動板への電荷の蓄積を防止する簡単な駆動回路を実現した。
（Ｃ）同時吐出ノズル数が増大しても、印字が可能になった。
（Ｄ）各ノズル間の吐出特性が揃い、印字品質が向上した。
（Ｅ）ＣＭＯＳＩＣを用い、小型なインクジェットヘッドを提供できる。
（Ｆ）ＣＭＯＳＩＣの外部から駆動パルスを印加するため、ノイズの影響を防止し、印字品質が向上できる。
（Ｇ）共通スイッチング手段のオン抵抗を小さくしたため、駆動パルスを印加した後、放電するためにキャパシタをショートするとき、時定数が低下し、速く放電する。
（Ｈ）トランスミッションゲートを採用したため、双方向に電流を流すことができ、印加パルス電圧およびタイミングにかかわらず充放電を早くすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について説明する。
【００１７】
図１は、本発明に係るインクジェットヘッド１０を搭載したインクジェット記録装置３１０の概観斜視図である。インクジェットヘッド１０は、キャリッジ３０２に搭載され、プラテン３００に巻かれた記録紙１０５に対し、インク滴を吐出する。キャリッジ３０２は、プラテン軸に平行に移動可能に配置されている。
インクジェットヘッド１０は、インク供給チューブ３０６を介してインクタンク３０１よりインク供給される。もちろん、インクジェットヘッド１０は、それ自身が、インクタンクを有し、インクタンクと一緒に交換可能にキャリッジ３０２に搭載されてもよい。
【００１８】
インクキャップ３０４は、キャリッジ３０２のホームポジション近傍に設けられ、インクジェットヘッド１０が長時間吐出しないときや、インク吐出不良が発生しインク吸引するとき、インクジェットヘッド１０にキャップして、廃インク回収チューブ３０８を介して廃インク溜３０５に回収するために用いられる。廃インクを回収するとき、電動または手動のポンプ３０３を用いる。
【００１９】
図２は、インクジェットヘッド１０の分解斜視図である。インクジェットヘッド１０は、３枚の基板１、２、３を重ね合わせた積層構造をしている。
【００２０】
中間の基板２は、シリコン基板をエッチングしてエッジノズル４、共通インク室８、各ノズルに連通するインク室６、オリフィス７、インク室の底壁を兼用する振動板５を有している。共通インク室８の近傍には、共通電極１７を有している。シリコン基板２は、ホウ素をドープされ、抵抗率が約０．１Ω・ｃｍの導体となっている。
【００２１】
絶縁性基板としてのホウ系酸ガラス基板１、３が、シリコン基板２を挟むように陽極接合される。陽極接合の方法としては、ガラス基板１とシリコン基板２とを温度３００〜５００℃、電圧５００〜１０００Ｖ印加することで行い、ガラス基板３とシリコン基板２との間も同様に陽極接合する。上側ガラス基板１の上方よりインク供給チューブ３０６、接続パイプ１６、供給口１４を介して、共通インク室８にインクが供給される。
【００２２】
下側ガラス基板２には、振動板５に対向して個別電極３１が端子部３３、配線リード部３２とともにＩＴＯにより配設されている。ＩＴＯ３１、３２には、絶縁膜３４が被覆されている。絶縁膜３４は、ＩＴＯ側ではなく、シリコン基板側に設けてもよい。インクジェットヘッドドライバ回路２２０から、共通電極１７と個別電極３１、３１、にそれぞれ電気エネルギが印加される。
【００２３】
図３は、インクジェットヘッド１０の側断面図である。図３のＡ−Ａから見た平面図が、図４である。シリコン基板２のインク室６の底壁を兼ねる振動板５は、ガラス基板３上に設けられた個別電極３１との間に間隙（空気）を介し、キャパシタを形成している。振動板５は、厚さ２μｍである。間隙９（図２参照）は、シリコン基板２を両面からエッチングしてもよいし、シリコン基板２を底面からエッチングせず、シリコン基板２とガラス基板３との間にギャップ調整機構を設け、間隙をもたしてもよい。この間隙は、０．２２５μｍである。インク滴１３が、ノズル４から吐出され、記録紙１０５に記録される。なお、ノズル４は、シリコン基板２に設けるのではなく、ガラス基板１に設け、振動板５の振動によるインク滴をガラス基板１から吐出させてもよい。
【００２４】
ドライバ回路２２０により、正の電圧パルスを吐出させたいノズルに連通するインク室に対向する個別電極に印加すると、個別電極の表面が正に、振動板５側の表面が負に帯電する。そのため、振動板は、静電気力によって吸引され、下方へたわむ。次に、個別電極へ印加している正電圧パルスをオフすると、振動板は元の位置に復帰し、インク室の内圧が急激に上昇し、ノズルからインク滴が吐出する。
【００２５】
図５は、本発明のインクジェット記録装置に用いられるインクジェットヘッドの駆動制御系を示すブロック図である。プリンタ制御回路２０１は、１チップマイクロコンピュータで構成され、アドレスバスおよびデータバスを含む内部バス２０２、２０３、２０４を介してＲＡＭ２０５、ＲＯＭ２０６、ＣＧ（キャラクタジェネレータ）−ＲＯＭ２０７が接続されている。ヘッド駆動制御回路２１０は、プリンタ制御回路２０１により制御され、ヘッドドライバ回路２２０に駆動選択信号ＳＥＬ等を出力し、データバス２１１を介して印刷データＤＡＴＡをヘッドドライバ回路２２０に出力する。ヘッドドライバ２２０に印加される駆動パルスＶpは、ヘッド駆動制御回路２１０で形成される。
【００２６】
印刷データＤＡＴＡはノズル数検出手段２１２に接続され、ノズル数検出手段２１２は、同時駆動ノズル数を検出し、検出信号を制御手段２１３に送出する。
制御手段２１３は、検出信号により、必要に応じて、ヘッド駆動制御回路２１０を制御し、ヘッドドライバ２２０に印加される駆動パルスＶｐのパルス形状や駆動タイミングの制御を行う。
【００２７】
ヘッドドライバ２２０は、ＣＭＯＳ−ＩＣで構成され、インクジェットヘッド１０上に一体的に設けてもよいし、ＦＰＣ（フレキシブル基板）上に設け、インクジェットヘッド１０とユニット化してもよい。
【００２８】
ヘッドドライバ２２０用ＣＭＯＳ−ＩＣのブロック図を、図６に示す。このヘッドドライバ用ＣＭＯＳ−ＩＣは、個別電極用（ＳＥＧ）ドライバ６１を６４ビット有し、共通電極用（ＣＯＭ）ドライバ６２を１ビット有している。６４ドットのノズルを吐出させるときは、このＣＭＯＳ−ＩＣを１個使用すればよいし、１２８ドットのノズルを吐出させるときは、２個使用すればよい。
【００２９】
ヘッド駆動制御回路２１０から出力された電圧値３１Ｖ、立ち上がり２μｓ、幅１４μｓ、立ち下がり１μｓ、周波数１６ｋＨｚ（それぞれＴｙｐ値）の駆動電圧パルスＶpがＶp端子に入力される。Ｖp端子から入力された駆動電圧パルスＶpは、ＳＥＧドライバ６１及びＣＯＭドライバ６２に接続される。記録データＤＡＴＡは、バス２１１によりシリアルデータとして６４ビット入力され、シリアル−パラレル変換回路６４によりシリアル−パラレル変換されたあと、反転回路６３を介してＳＥＧドライバ６１に入力される。反転回路６３では、各ノズルデータとＳＥＬとのＸＯＲ（イクスクルーシブオア；排他的論理和）をＳＥＧドライが６１に出力する。ヘッド駆動制御回路２１０から出力された選択信号ＳＥＬは、端子ＳＥＬに入力され、反転回路６３とＣＯＭドライバ６２に接続される。
【００３０】
ＣＯＭドライバとｎビットのＳＥＧドライバの要部回路図を図７に示し、等価回路図を図８に示し、さらに共通トランジスタ、個別トランジスタのオン抵抗を考慮した等価回路図を図９に示す。
【００３１】
図８において、ＣＯＭドライバ６２を３端子の共通スイッチＳ0、ＳＥＧドライバ６１を３端子の個別スイッチＳ1、Ｓ2、、、Ｓnで表しており、ＣＯＭ−ＳＥＧ端子間に接続される振動板５−個別電極３１間のキャパシタをＣ1、Ｃ2、、、Ｃnで表している。吐出させたいノズル番号をｍとすると、キャパシタＣmに対して共通スイッチＳ0側の電位と個別スイッチＳm側の電位とを異ならせ、約３１Ｖの電圧がキャパシタＣmに印加されることを必要とする。
【００３２】
また、吐出させたくないノズル番号をｋとすると、キャパシタＣkには、共通スイッチＳ0側の電位と個別スイッチＳk側の電位とを同電位とさせることが必要となる。同電位とすることにより、キャパシタＣkを短絡したことになり、浮遊容量によるノイズの影響を防止でき、他の吐出ノズルへの駆動パルスによる吐出ミスが防止できる。
【００３３】
図１０（ａ）（ｂ）を用いてキャパシタに印加される電圧波形について説明する。駆動パルス電圧Ｖpは、周波数１６ｋＨｚで、ＶhとＧＮＤを繰り返しヘッドドライバ２２０に入力される。図１０（ｂ）で、Ｓ0〜Ｓ2の波形のＨは駆動電圧Ｖp側、ＬはＧＮＤ側にそれぞれスイッチを切り換えることを示している。共通スイッチＳ0は、ヘッド駆動制御回路２１０から出力される選択信号ＳＥＬにより、駆動パルス電圧Ｖpの半分の周波数で繰り返し駆動電圧Ｖp側とＧＮＤ側とを切り換えられる。
【００３４】
タイミングに応じて、個別スイッチＳ1〜Ｓnの電位を切り換えるため、反転回路６３とＳＥＬ信号及びＤＡＴＡ信号を用いる（図６参照）。
【００３５】
図１０（ａ）に戻り、タイミング１において、ノズル１を非吐出とするため、共通スイッチＳ0及び個別スイッチＳ１をＶp側とする。そのため、共通電極の電位ＶCOMとノズル１の個別電極電位ＶSEG1がＶhで等しくなり、キャパシタ１は短絡状態となり、浮遊容量の影響を防止され、かつ、吐出しない。一方、ノズル２から吐出するため、個別スイッチＳ2をＧＮＤ側とすると、ノズル２の共通電極側（振動板）に電位ＶCOM＝Ｖhが印加され、ノズル２の個別電極側（個別電極）の電位ＶSEG2がＧＮＤになり、キャパシタ２には、電位差Ｖhが印加されるため、吐出できる。
【００３６】
タイミング２において、ノズル１を非吐出とするため、共通スイッチＳ0及び個別スイッチＳ1をＧＮＤ側とし、共通電極電位ＶCOMとノズル１の個別電極電位ＶSEG1がＧＮＤで等しくなり、キャパシタ１は短絡状態となり、浮遊容量の影響を防止され、かつ、吐出しない。一方、ノズル２から吐出するため、個別スイッチＳ2をＶp側とすると、ノズル２の共通電極側の電位がＧＮＤ、個別電極側の電位ＶSEG2＝Ｖhとなり、キャパシタ２には、電位差Ｖhが印加されるため、吐出できる。
【００３７】
図１０（ａ）のタイミング３、４より、吐出するとき、キャパシタ１には、電位差Ｖhが印加されるが、ＶCOM−ＶSEG1は、タイミング３とタイミング４とで、電位が反転している。本発明においては、簡単な回路により、浮遊容量を防止しつつ、反転駆動回路を実現した。キャパシタ１〜ｎに反転電位を印加し電荷を中和するため、電荷の蓄積による振動板５のガラス基板１側への永久的なたわみを防止することができ、振動板５−個別電極３１間の間隙を一定に保つことが可能になった。
【００３８】
図２を参照し、シリコン基板２には金属べた部１７が設けられている。従って、金属べた部１７から各インク室への共通基板側の抵抗値は、シリコン基板の比抵抗を場所に応じて変化しないようにホウ素をドープすればノズル毎の抵抗値を等しくすることができる。また、ガラス基板３に設けられた個別リード部３２、３２、、の距離及び幅を各ノズルで等しくすることにより、ＩＴＯの抵抗値を各ノズルで等しくすることができる。また、振動板５、５のエッチング特性及び個別電極３１、３１の面積を等しくすることにより、各インク室のキャパシタのキャパシタンスを等しくすることができる。
【００３９】
よって、図９において、共通スイッチＳ0を駆動パルスＶp側にしたときの共通ドライバのオン抵抗＋シリコン基板抵抗をＲO、ＧＮＤ側にしたときの共通ドライバのオン抵抗＋シリコン基板抵抗をＲOとする（ＣＭＯＳ−ＩＣのため、Ｎチャネル側のオン抵抗とＰチャネル側のオン抵抗をほぼ等しいものとみなせ、個別ドライバも同様である）。また、振動板５−個別電極３１間のキャパシタンスをＣaとし、各インク室（各ノズル）で等しくできる。さらに、個別電極３１、３２、３３を構成するＩＴＯの抵抗をＲiとし、各ノズルで等しくできる。また、個別スイッチＳ1を駆動パルスＶp側にしたときの個別ドライバのオン抵抗をＲ1、ＧＮＤ側にしたときの個別ドライバのオン抵抗をＲ1とする。ＣＭＯＳＩＣで集積化して形成するため、各個別ドライバのオン抵抗Ｒ１をほぼ等しくすることができる。
【００４０】
よって、各インク室に印加されるパルス波形の時定数Ｔ（式１参照）が等しくなり、同一の波形でそれぞれ印加されるため、ノズル間でのインク吐出特性が同一になり、印字特性が向上する。
【００４１】
また、駆動パルスＶpは、ＣＭＯＳＩＣ内部で作成せず、ヘッド駆動制御回路２１０等の外部で作成し、ＣＭＯＳＩＣに印加する。さらに、キャパシタを反転駆動するため、ＣＭＯＳＩＣ内部での共通スイッチＳ0、個別スイッチＳ1〜Ｓnの切り換え周波数は、それぞれ駆動パルスＶpの周波数の半分で済む。また、駆動パルスＶpを外部で作成するため、ＣＭＯＳＩＣ内部での高電圧（約３１Ｖ）の高速パルス（立ち上がり約２μｓ、立ち下がり約１μｓ）を作成する必要がない。従って、パルス波形にヒゲ等のノイズが発生することがなく、パルス波形が乱れず、キャパシタを正確に駆動することができる。
【００４２】
図７の共通ドライバ６２は、図１４のようにトランスミッションゲートにすると、より望ましい。さらに、個別ドライバ６１も図１４のようにトランスミッションゲートを採用することが望ましい。図１４において、ＳＥＬをＨにしておくと、トランジスタ１４１、１４２がオンし、Ｖｐの電位によらず、Ｖｐ−ＣＯＭ間で双方向の電流を流すことができる。ＳＥＬがＨの間、パルスＶｐを印加すると、ＣＯＭ端子にはＶｐの電位がそのまま出力され、吐出ノズルに対し、パルスＶｐの立ち上がりでキャパシタを充電し、パルスＶｐの立ち下がりでキャパシタを放電する。ＳＥＬがＬの間、トランジスタ１４１、１４２はオフし、トランジスタ１４３がオンし、ＣＯＭ端子にはＧＮＤ電位が出力される。ＳＥＬをＨ−Ｌ切り換えるパルス幅内に駆動パルスＶｐのパルス幅を入れているため、外部で形成された駆動パルスＶｐの電位に応じて吐出キャパシタの充放電ができ、ＣＭＯＳＩＣ内で早いタイミングの切り換えを行う必要がない。そのため、キャパシタの充放電時間を早くすることができるとともに、ＣＭＯＳＩＣ内部でのタイミング切り換えに伴うノイズやパルス波形の乱れが生じない。また、オン抵抗を低減するため、図１４の３つのトランジスタのサイズを大きくしている。
【００４３】
次に、多ノズル同時に印字駆動することを考える。この場合、式１における時定数Ｔ＝（ｎ・Ｒ0＋Ｒi＋Ｒ1）・Ｃaは、小のままでないと、印加電圧波形がなまって印加電圧が小さくなり、吐出できなくなる。従って、時定数Ｔを小さくし、立ち上がり及び立ち下がりを速くするためには、同時駆動ノズル数ｎ、Ｒ0（共通ドライバのオン抵抗＋シリコン基板抵抗）、Ｒi（ＩＴＯ抵抗）、Ｒ1（個別ドライバ側のオン抵抗）、キャパシタンスＣaのそれぞれを小さくする必要がある。しかしながら、静電エネルギＷは、キャパシタンス＊（電圧の２乗）に比例し、電圧波形として、矩形波を用いるため、パルス幅ｔにも比例する。
【００４４】
Ｗ∝Ｃ・Ｖ2・ｔ・・・（式２）
従って、キャパシタンスＣa、印加電圧Ｖaを小さくすると、インク滴が吐出しなくなってしまうため、キャパシタンスＣaは、小さくできない。式１において、ノズル数ｎを大きくすると、ｎ・Ｃa・Ｒ0の項が大きくなる。そのため、Ｒ0を小としておき、ノズル数ｎが大きくなっても、時定数Ｔがあまり大きくならないようにすることが必要となる。本出願人は、
ｎ・Ｃa・Ｒ0≦（Ｒi＋Ｒ1）・Ｃa・・・（式３）
とすることにより、ノズル数ｎが大きくなって時定数Ｔが大きくなっても、吐出できるという知見を得た。ここで、ノズル数ｎ＝６４、キャパシタンスＣa＝２５ｐＦ、個別電極側ＩＴＯ抵抗Ｒi＝３ｋΩ、個別ドライバオン抵抗Ｒ1＝３ｋΩとしたとき、Ｒ0（共通ドライバオン抵抗＋シリコン基板抵抗）＝９３Ωとすれば、吐出できる。シリコン基板抵抗が、約５０Ωあるため、ＣＭＯＳＩＣ内部の共通ドライバのオン抵抗を４３Ω以下とすれば、吐出可能である。そのため、ＣＭＯＳＩＣ内部の共通ドライバのトランジスタサイズを個別ドライバのトランジスタサイズの６４倍以上の面積とした。共通ドライバのオン抵抗を低減する観点からはトランジスタサイズは大きければ大きいほどよい。しかし、トランジスタサイズを大きくしすぎると、集積化の点、製造上（歩留まり）の点から不利であるため、本実施形態では、ＩＣのチップサイズが約４．７＊４．１（ｍｍ）となるようにしてある。
【００４５】
また、共通スイッチＳ0のオン抵抗Ｒ1を小さくしたため、キャパシタの充電時間を早めることができる。さらに、駆動パルスを印加した後、浮遊容量の影響を防止し、かつ、放電するためにキャパシタをショートするとき、時定数Ｔが小さいため、速く放電することができる。その結果、電荷の蓄積時間が短くなり、永久的なたわみが少なくなるとともに、残留電荷が少なくなるため、次の駆動パルス電圧の充電時間も短くなり、駆動周波数を高くできる。
【００４６】
ここで、Ｒ0を小さくしない場合を考える。図１１に、本発明において用いた駆動パルス波形を示す。（1）はパルスの立ち上がり時間であり、容量性手段である吐出インク室への充電カーブ、（2）はパルス頂上での幅、（3）はパルスの立ち下がり時間であり、放電カーブ、（4）はパルス電圧値、（5）は各パルスの印加タイミング、をそれぞれ示す。（1）の充電カーブの傾きが寝るほど、電流量を下げ、ドライバのオン抵抗による電圧降下を防止することができる。また、（3）の放電カーブも（1）の充電カーブと同様の効果を奏する。（1）〜（5）のパルス波形を形成する部分をそれぞれ変化させることにより、吐出ノズル数に応じた制御が可能になる。
【００４７】
また、ノズル数ｎを検出し、吐出ノズル数ｎに応じて印加電圧Ｖhの大きさ（図１１の（4））を変化させることにより、吐出特性を向上することができる。式２の印加静電エネルギが、吐出エネルギに比例するので、吐出エネルギは電圧の２乗で効いてくる。ところが、式１より、ｎが大きくなると、パルス波形の立ち上がりが遅くなり、印加電圧が小さくなってしまう。よって、ノズル数検出手段２１２（図５参照）により、印字データＤＡＴＡの同時吐出ノズル数ｎを検出し、ｎが所定の値以上であれば、制御手段２１３に信号を送出し、制御手段２１３は、ヘッド駆動制御回路２１０の駆動パルス出力Ｖpの電圧値Ｖhを大きくするよう制御する。図１２（ａ）において、吐出ノズル数１のとき、電圧値Ｖ1のパルスを印加し、一方、吐出ノズル数３２のとき、電圧値Ｖ2（＞Ｖ1）を印加し、吐出ノズル数ｎが大きくなるときの各インク室への印加電圧が小さくなる分を補償した。
【００４８】
また、印加パルス幅（図１１の（2））を変化させることによって、ノズル数ｎの増大による吐出特性の劣化を防止することもできる。上述したように、式２における印加静電エネルギが吐出エネルギに比例し、吐出エネルギはパルス幅で効いてくる。よって、ノズル数ｎを検出し、吐出ノズル数ｎに応じて印加パルス幅Ｐwを変化させることにより、吐出特性を向上することができる。本発明では、ノズル数検出手段２１２により、印字データＤＡＴＡの同時吐出ノズル数ｎを検出し、ｎが所定の値以上であれば、制御手段２１３に信号を送出し、制御手段２１３は、ヘッド駆動制御回路２１０の駆動パルス出力Ｖpのパルス幅Ｐwを大きくするよう制御する。図１２（ｂ）において、吐出ノズル数１のとき、パルス幅Ｐw1のパルスを印加し、一方、吐出ノズル数３２のとき、パルス幅Ｐw2（＞Ｐw1）のパルスを印加し、吐出ノズル数ｎが大きくなるときの各インク室への印加電圧が小さくなる分を、電圧値Ｖhをそのままでパルス幅を変化させることにより補償した。
【００４９】
もちろん、ノズル数検出手段２１２が検出するノズル数ｎに応じ、図１２（ａ）における電圧値を逐一アナログ的に変化させ、または、図１２（ｂ）におけるパルス幅を逐一アナログ的に変化させる方が望ましい。
【００５０】
また、吐出ノズル数ｎが大きくなったとき、インク室（キャパシタ）に同時に印加されるパルスをずらし、見かけ上同時駆動パルス数を小さくすることにより、印加電圧の低下を防止する方法（図１１の（5））を図１３により説明する。ノズル数検出手段２１２（図５）により、同時吐出ノズル数が５０個であり、ノズル番号１〜５０を同時に吐出するものとする。そのとき、共通スイッチＳ0のオン時間を長くし、個別スイッチＳ1〜Ｓ25と、個別スイッチＳ26〜Ｓ50とを同時にオンするタイミングを共通スイッチＳ0のオン時間の間でずらす。タイミングをずらし制御するために、ノズル数検出手段２１２の検出出力を制御手段２１３に送出し、ヘッド駆動制御回路２１０は、制御手段２１３の信号を受け、ＳＥＬ信号タイミングを制御し、ヘッドドライバ２２０に出力する。よって、駆動パルスのインク室への同時印加数が半分の２５個となるため、時定数Ｔがあまり小さくならず、同時吐出が可能になる。タイミングのずらし方は、遅延回路を使用するなど、種種採用できる。
【００５１】
また、共通スイッチのオン抵抗Ｒ0を小さくするだけでなく、個別電極の配線抵抗Ｒi、個別スイッチのオン抵抗Ｒ1を小さくすることも、多数ノズル同時駆動のためにより有効である。さらに、Ｒ0を小さくし、かつ吐出ノズル数に応じてパルス電圧の大きさまたはパルス幅を変化させることもより有効である。
【図面の簡単な説明】
【００５２】
【図１】本発明のインクジェット記録装置の概観斜視図。
【図２】本発明のインクジェットヘッドの分解斜視図。
【図３】本発明のインクジェットヘッドの側断面図。
【図４】図３におけるＡ−Ａ矢線図。
【図５】本発明のインクジェット記録装置のヘッド駆動回路ブロック図。
【図６】本発明のヘッド駆動回路用ＣＭＯＳＩＣの内部ブロック図。
【図７】本発明のドライバ部回路図。
【図８】本発明のドライバ部回路図。
【図９】本発明のドライバ部等価回路図。
【図１０】本発明のヘッド駆動タイミング図で、（ａ）は図７の電圧タイミング図、（ｂ）は図８のスイッチタイミング図。
【図１１】本発明のヘッド駆動パルスタイミング図。
【図１２】本発明のヘッド駆動パルスを表す図で、（ａ）はパルス電圧値の変化図、（ｂ）はパルス幅の変化図。
【図１３】本発明のヘッド駆動タイミング図。
【図１４】本発明のドライバ部等価回路図。
【図１５】従来のドライバ部回路図。
【図１６】従来のドライバ部等価回路図。
【図１７】従来のヘッド駆動パルス及び印加パルス図。
【符号の説明】
【００５３】
２・・・・シリコン基板
３・・・・ガラス基板
５・・・・振動板
１０・・・インクジェットヘッド
１７・・・共通電極（金属べた部）
３１・・・個別電極
３２・・・個別リード部
６１・・・ＳＥＧドライバ
６２・・・ＣＯＭドライバ
２１０・・ヘッド駆動制御回路
２１２・・ノズル数検出手段
２１３・・制御手段
２２０・・ヘッドドライバ用ＣＭＯＳＩＣ
【図１】
0003575483.tif 000002
【図２】
0003575483.tif 000003
【図３】
0003575483.tif 000004
【図４】
0003575483.tif 000005
【図５】
0003575483.tif 000006
【図６】
0003575483.tif 000007
【図７】
0003575483.tif 000008
【図８】
0003575483.tif 000009
【図９】
0003575483.tif 000010
【図１０】
0003575483.tif 000011
【図１１】
0003575483.tif 000012
【図１２】
0003575483.tif 000013
【図１３】
0003575483.tif 000014
【図１４】
0003575483.tif 000015
【図１５】
0003575483.tif 000016
【図１６】
0003575483.tif 000017
【図１７】
0003575483.tif 000018