(57)【特許請求の範囲】
【請求項１】
電源電圧が供給される電源端子と、
インダクタンス素子と、
上記電源端子と上記インダクタンス素子の一方の端子との間に接続されている第１のスイッチング素子と、
上記インダクタンス素子の上記一方の端子と基準電位との間に接続されている第２のスイッチング素子と、
上記インダクタンス素子の他方の端子と上記基準電位との間に接続されている第３のスイッチング素子と、
上記インダクタンス素子の上記他方の端子と出力端子との間に接続されている第４のスイッチング素子と、
上記各スイッチング素子のスイッチング動作を制御するための制御手段と、
上記インダクタンス素子から上記出力端子に供給される電流を検出するための電流検出手段と、
を有し、
上記制御手段は、上記電流がほぼ零となるときに、上記インダクタンス素子が上記電源端子と上記出力端子とから電気的に切り離され、上記インダクタンス素子の両端子が上記基準電位に電気的に接続されるように、上記各スイッチング素子を制御する
ＤＣ−ＤＣコンバータ。
【請求項２】
上記制御手段は、第１、第２及び第３の動作状態を繰り返し、
上記第１の動作状態において、上記第１と第３のスイッチング素子を導通させ、
上記第２と第４のスイッチング素子を遮断させ、
上記第２の動作状態において、上記第１と第３のスイッチング素子を遮断させ、
上記第２と第４のスイッチング素子を導通させ、
上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、
上記第２と第３のスイッチング素子を導通させる、
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
上記制御手段は、第１、第２及び第３の動作状態を繰り返し、
上記第１の動作状態において、上記第１と第４のスイッチング素子を導通させ、
上記第２と第３のスイッチング素子を遮断させ、
上記第２の動作状態において、上記第１と第３のスイッチング素子を遮断させ、
上記第２と第４のスイッチング素子を導通させ、
上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、
上記第２と第３のスイッチング素子を導通させる、
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
上記制御手段は、第１、第２及び第３の動作状態を繰り返し、
上記第１の動作状態において、上記第１と第３のスイッチング素子を導通させ、
上記第２と第４のスイッチング素子を遮断させ、
上記第２の動作状態において、上記第１と第４のスイッチング素子を導通させ、
上記第２と第３のスイッチング素子を遮断させ、
上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、
上記第２と第３のスイッチング素子を導通させる、
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項５】
上記第１、第２、第３及び第４のスイッチング素子は、MOSトランジスタからなり、
上記各MOSトランジスタのソースとドレインとの間にボディダイオードが形成されている
請求項１、２、３、または４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
上記制御手段は、上記電流がほぼ零になるときに、上記第２と第３のスイッチング素子のうち、何れか一方を導通させる
請求項５又は６に記載のＤＣ−ＤＣコンバータ。
【請求項７】
上記第１又は第４のスイッチング素子を構成するMOSトランジスタのゲートに対してスイッチ制御信号を供給する駆動回路を有し、
上記駆動回路は、
電源電圧が供給されると端子と上記インダクタンス素子の一方の端子との間に直列接続されているダイオード及びキャパシタと、
電源供給端子が上記ダイオードと上記キャパシタとの接続点に接続され、基準電圧端子が上記インダクタンス素子の一方の端子に接続され、入力端子に上記制御手段からの制御信号が入力され、出力端子から上記スイッチ制御信号を制御対象のMOSトランジスタのゲートに供給するバッファと、
を有する、請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項８】
インダクタンス素子と、第１の電源端子と上記インダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、第２の電源端子と上記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、第２の電源端子と上記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、電圧出力端子と上記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、上記電圧出力端子に接続された容量素子とを有するＤＣ−ＤＣコンバータの上記各スイッチング素子のスイッチング動作を制御するための制御回路であって、
上記インダクタンス素子に流れる電流を検出するための電流検出回路を有し、 上記電流検出回路が上記電流が零になったことを検出すると、上記インダクタンス素子が上記第１の電源端子と上記電圧出力端子とから電気的に切り離され、上記インダクタンス素子の両端子が上記第2の電源端子に電気的に接続されるように、上記各スイッチング素子を制御する
制御回路。
【請求項９】
上記第１、第２、第３及び第４のスイッチング素子がMOSトランジスタで構成される請求項８に記載の制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、供給される電源電圧に応じて、所望の電圧を負荷回路に供給するＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
電源から供給される直流電圧を電源電圧と異なる所望の電圧に変換するために、ＤＣ−ＤＣコンバータが広く利用されている。ＤＣ−ＤＣコンバータは、スイッチング素子及びインダクタンス素子によって構成され、スイッチング素子をオン／オフさせることによって、インダクタンス素子に電流を流し、これによって蓄積されたエネルギーを負荷側に供給させる。スイッチング素子のオン／オフのタイミングを制御することによって、電源電圧と異なる所望の電圧を負荷に供給することができる。
【０００３】
図８は、従来のＤＣ−ＤＣコンバータの一例を示す構成図である。図示のように、このＤＣ−ＤＣコンバータは、スイッチング素子（以下、便宜上単にスイッチと表記する）Ｓ１，Ｓ２，Ｓ３，Ｓ４、インダクタンス素子Ｌ１、及び負荷キャパシタＣｏｕｔ  によって構成されている。インダクタンス素子Ｌ１は、例えば、コイルなどによって構成され、以下、便宜上単にインダクタＬ１と表記する。
【０００４】
スイッチＳ１〜Ｓ４は、図示しない制御回路によってそれぞれ導通または遮断状態に制御される。図８に示すＤＣ−ＤＣコンバータは、２つの動作状態であるステート１とステート２を有する。以下、それぞれの動作状態について説明する。
【０００５】
ステート１において、スイッチＳ１とＳ３が導通状態に保持され、スイッチＳ２とＳ４が遮断状態に保持される。このとき、インダクタＬ１の両端に電源電圧Ｖｉｎが印加されるので、電源電圧供給端子からスイッチＳ１、インダクタＬ１及びスイッチＳ３の経路で電流が流れるので、インダクタＬ１にエネルギーが蓄えられる。
次に、ステート２において、スイッチＳ１とＳ３が遮断状態に保持され、スイッチＳ２とＳ４が導通状態に保持される。これによって、ステート１のときインダクタＬ１に蓄積したエネルギーがスイッチＳ４を介して負荷回路に放出される。
【０００６】
制御回路によって、例えば、所定のクロック信号に従ってスイッチＳ１〜Ｓ４を所定のタイミングで導通または遮断させ、上述したステート１とステート２を繰り返す。クロック信号を通じてステート１ステート２の時間比を制御することによって、電源電圧Ｖｉｎより高い電圧若しくは低い電圧を負荷回路に供給することができる。このため、図８に示すＤＣ−ＤＣコンバータは、アップ−ダウンコンバータとも呼ばれる。スイッチＳ２，Ｓ４は整流作用を持てばよいから、スイッチＳ２，Ｓ４をダイオードで構成することもできるが、この場合には、ダイオードの順方向電圧降下によって電力の損失が生じる。高効率が要求される場合、全てのスイッチＳ１，Ｓ２，Ｓ３，Ｓ４はＭＯＳＦＥＴなどのトランジスタ素子で構成され、同期整流方式と呼ばれている。
【０００７】
上述したＤＣ−ＤＣコンバータは、昇圧または降圧の両方の動作を実現でき、所望の安定した電圧を負荷回路に供給できる。さらに、回路規模を小型化できるため、現在広く利用されている。
【０００８】
【発明が解決しようとする課題】
ところで、上述の同期整流方式のＤＣ−ＤＣコンバータにおいては、軽負荷の状態で動作するときインダクタに出力側から電流を吸い込む状態、即ち、インダクタに電流が逆流する状態が存在する。以下、インダクタを流れる電流ＩＬ  の波形を参照しながらこれについて説明する。
図９は、インダクタ、例えば、コイルに流れる電流の一例を示す波形図である。なお、同図（ａ）は、スイッチＳ１〜Ｓ４のオン／オフのタイミングを制御するクロック信号の波形を示し、同図（ｂ）は、インダクタＬ１の電流ＩＬ  を示している。
【０００９】
ここで、例えば、制御回路は、クロック信号がハイレベルのとき、ＤＣ−ＤＣコンバータをステート１に設定し、クロック信号がローレベルのとき、ＤＣ−ＤＣコンバータをステート２に設定すると仮定する。このため、ステート１において、インダクタＬ１の両端に電源電圧Ｖｉｎが印加されるので、インダクタＬ１の電流ＩＬ  がＶｉｎ／Ｌの変化率で増加する。なお、ここで、Ｌは、インダクタＬ１のインダクタンスを表す。図９（ｂ）に示すように、ステート１において、インダクタＬ１の電流ＩＬ１がＶｉｎ／Ｌの変化率で増加する。
そして、ステート２において、インダクタＬ１に蓄積したエネルギーが負荷回路に放出される。このとき、インダクタＬ１の両端に、出力電圧Ｖｏｕｔ  が印加されるので、インダクタＬ１の電流ＩＬ２がＶｏｕｔ  ／Ｌの変化率で低減する。
【００１０】
インダクタＬ１は、ステート２の状態で負荷側に電流を供給するので、図９（ｂ）に示すステート２の電流ＩＬ２をクロック信号の１周期で平均すれば、ＤＣ−ＤＣコンバータが負荷回路に供給する電流Ｉｏｕｔ  が求められる。
【００１１】
次に、軽負荷状態について考察する。軽負荷の状態において、ステート２のとき、インダクタＬ１から負荷回路に出力される電流ＩＬ２が低減し、電流が零となる時点を過ぎると、インダクタＬ１に負荷回路から逆電流が流れはじめる。即ち、ＤＣ−ＤＣコンバータが負荷から電流を吸い込む。
【００１２】
図１０は、軽負荷状態におけるインダクタＬ１の電流を示す波形図である。
図に示すように、ステート２において、インダクタＬ１の電流が徐々に低減し、ついに負になってしまう。
軽負荷状態においてインダクタＬ１に逆電流が流れることによって、リンギング現象が発生する。これによって必要のないエネルギーのやり取りが入出力間に発生し、ＤＣ−ＤＣコンバータの変換効率を低下させてしまうという不利益がある。
【００１３】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、軽負荷時にインダクタの逆電流を防止でき、不要な電力損失を低減し、変換効率を向上できるＤＣ−ＤＣコンバータを提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明のＤＣ−ＤＣコンバータは、電源電圧が供給される電源端子と、インダクタンス素子と、上記電源端子と上記インダクタンス素子の一方の端子との間に接続されている第１のスイッチング素子と、上記インダクタンス素子の上記一方の端子と基準電位との間に接続されている第２のスイッチング素子と、上記インダクタンス素子の他方の端子と上記基準電位との間に接続されている第３のスイッチング素子と、上記インダクタンス素子の上記他方の端子と出力端子との間に接続されている第４のスイッチング素子と、上記各スイッチング素子のスイッチング動作を制御するための制御手段と、上記インダクタンス素子から上記出力端子に供給される電流を検出するための電流検出手段と、を有し、
上記制御手段は、上記電流がほぼ零となるときに、上記インダクタンス素子が上記電源端子と上記出力端子とから電気的に切り離され、上記インダクタンス素子の両端子が上記基準電位に電気的に接続されるように、上記各スイッチング素子を制御する。
【００１５】
本発明のＤＣ−ＤＣコンバータにおいては、上記構成により、インダクタンス素子の両端を同電位に保つことができ、インダクタンス電流の増減をなくし、不要な電力損失を低減できる。また、この際、インダクタンス素子と寄生容量によって生じるリンギングも防止でき、ノイズを低減できる。
【００１６】
また、本発明では、好適には、上記制御手段は、第１、第２及び第３の動作状態を繰り返し、上記第１の動作状態において、上記第１と第３のスイッチング素子を導通させ、上記第２と第４のスイッチング素子を遮断させ、上記第２の動作状態において、上記第１と第３のスイッチング素子を遮断させ、上記第２と第４のスイッチング素子を導通させ、上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、上記第２と第３のスイッチング素子を導通させる。
【００１７】
また、本発明では、好適には、上記制御手段は、第１、第２及び第３の動作状態を繰り返し、上記第１の動作状態において、上記第１と第４のスイッチング素子を導通させ、上記第２と第３のスイッチング素子を遮断させ、上記第２の動作状態において、上記第１と第３のスイッチング素子を遮断させ、上記第２と第４のスイッチング素子を導通させ、上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、上記第２と第３のスイッチング素子を導通させる。
【００１８】
また、本発明では、好適には、上記制御手段は、第１、第２及び第３の動作状態を繰り返し、上記第１の動作状態において、上記第１と第３のスイッチング素子を導通させ、上記第２と第４のスイッチング素子を遮断させ、上記第２の動作状態において、上記第１と第４のスイッチング素子を導通させ、上記第２と第３のスイッチング素子を遮断させ、上記第３の動作状態において、上記第１と第４のスイッチング素子を遮断させ、上記第２と第３のスイッチング素子を導通させる。
【００１９】
また、本発明では、好適には、上記第１、第２、第３及び第４のスイッチング素子は、ＭＯＳトランジスタからなり、上記各ＭＯＳトランジスタのソースとドレインの間にボディダイオードが形成されている。
【００２０】
また、本発明では、好適には、上記制御手段は、上記電流がほぼ零になるとき、上記第２と第３のスイッチング素子のうち、何れか一方を導通させる。
【００２１】
さらに、本発明では、好適には、上記第１または第４のスイッチング素子を構成するＭＯＳトランジスタのゲートに対してスイッチ制御信号を供給する駆動回路を有し、好ましくは、上記駆動回路に、電源電圧が供給される端子と上記インダクタンス素子の一方の端子との間に直列接続されているダイオードとキャパシタと、電源供給端子が上記ダイオードとキャパシタとの接続点に接続され、基準電圧端子が上記インダクタンス素子の一方の端子に接続され、入力端子に上記制御回路からの制御信号が入力され、出力端子から上記スイッチ制御信号を制御対象のＭＯＳトランジスタのゲートに供給するバッファとを有する。
【００２２】
本発明の制御回路は、インダクタンス素子と、第１の電源端子と上記インダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、第２の電源端子と上記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、第２の電源端子と上記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、電圧出力端子と上記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、上記電圧出力端子に接続された容量素子とを有するＤＣ−ＤＣコンバータの上記各スイッチング素子のスイッチング動作を制御するための制御回路であって、
上記インダクタンス素子に流れる電流を検出するための電流検出回路を有し、上記電流検出回路が上記電流が零になったことを検出すると、上記インダクタンス素子が上記第１の電源端子と上記電圧出力端子とから電気的に切り離され、上記インダクタンス素子の両端子が上記第2の電源端子に電気的に接続されるように、上記各スイッチング素子を制御する。
【００２５】
【発明の実施の形態】
図１は本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す構成図である。図示のように、本実施形態のＤＣ−ＤＣコンバータは、スイッチＳ１，Ｓ２，Ｓ３，Ｓ４、インダクタＬ１、負荷キャパシタＣ１、及びスイッチング制御回路１０によって構成されている。
【００２６】
スイッチング制御回路１０は、インダクタＬ１の電流ＩＬ  及び出力電圧Ｖｏｕｔを検出し、検出の結果に応じて、出力電圧Ｖｏｕｔ  を所望のレベルに保持するようにスイッチＳ１，Ｓ２，Ｓ３及びＳ４を導通または遮断状態に制御する。
本実施形態のスイッチング制御回路１０には、インダクタＬ１の電流ＩＬ  を検出する電流検出手段と出力電圧Ｖｏｕｔ  を検出する電圧検出手段（図示せず）が備えられている。
【００２７】
電圧検出手段によって出力電圧Ｖｏｕｔ  が検出され、当該検出の結果に応じて、スイッチング制御手段１０は、スイッチＳ１〜Ｓ４を適宜切り替え、インダクタＬ１にエネルギーを蓄積させ、またはインダクタＬ１に蓄積したエネルギーを負荷回路に放出させることによって、所望の出力電圧Ｖｏｕｔ  を負荷回路に供給する。
【００２８】
さらに、電流検出手段によって、インダクタＬ１を流れる電流ＩＬ  がほぼ零に等しくなると検出されたとき、スイッチング制御回路１０は、スイッチＳ２とＳ３の両方を導通させ、即ちインダクタＬ１の両端を接地する。これによって、出力のリンギングの発生を防止する。
【００２９】
なお、出力電圧Ｖｏｕｔ  を検出する電圧検出手段及びインダクタＬ１の電流ＩＬを検出する電流検出手段は、既存の技術によって実現できる。
本実施形態のＤＣ−ＤＣコンバータにおいて、供給される電源電圧Ｖｉｎに対して出力電圧Ｖｏｕｔ  のレベルによって、昇降圧型、降圧型、または昇圧型などに分類される。以下、それぞれのＤＣ−ＤＣコンバータの動作について説明する。
【００３０】
昇降圧型ＤＣ−ＤＣコンバータ
図２は、昇降圧型ＤＣ−ＤＣコンバータの動作例を示す図である。昇降圧型のＤＣ−ＤＣコンバータは、ステート１、ステート２及びステート３の３つの動作状態を有する。図２（ａ）、（ｂ）と（ｃ）は、それぞれ、各動作状態において、スイッチＳ１〜Ｓ４のオン／オフ状態及びインダクタＬ１の電流を示している。
【００３１】
図２（ａ）に示すように、ステート１において、スイッチＳ１とＳ３が導通状態、スイッチＳ２とＳ４が遮断状態にそれぞれ制御される。このため、インダクタＬ１の両端に、電源電圧Ｖｉｎが印加されるので、インダクタＬ１の電流Ｉ１は、電源電圧ＶｉｎとインダクタＬ１のインダクタンスＬによって決まった変化率Ｖｉｎ／Ｌで上昇する。即ち、ステート１において、電源によって供給されたエネルギーがインダクタＬ１に蓄えられる。
【００３２】
次に、ステート２において、スイッチング制御回路１０によって、スイッチＳ１とＳ３が遮断状態、スイッチＳ２とＳ４が導通状態にそれぞれ制御される。このとき、インダクタＬ１に蓄えられたエネルギーが負荷側に放出される。即ち、インダクタＬ１の出力電流によって負荷キャパシタＣｏｕｔ  がチャージされ、出力端子に電圧Ｖｏｕｔ  が印加される。
【００３３】
ステート２において、インダクタＬ１の両端に出力電圧Ｖｏｕｔ  が印加されるので、インダクタＬ１の電流Ｉ２がＶｏｕｔ  ／Ｌの変化率で低減する。そして、所定の時間を経過したときインダクタＬ１の電流Ｉ２がほぼ零になる。
スイッチング制御回路１０は、インダクタＬ１の電流がほぼ零になることを検出すると、スイッチＳ１とＳ４を遮断し、スイッチＳ２とＳ３を導通させる。このとき、ＤＣ−ＤＣコンバータは、ステート３の動作状態に設定される。
【００３４】
ステート３において、インダクタＬ１が負荷回路と電気的に分離されている。このとき、負荷キャパシタＣｏｕｔ  に蓄積した電荷が負荷回路に徐々に放出され、出力電圧Ｖｏｕｔ  が低下する。なお、軽負荷の状態では、負荷に供給される電流が小さく、出力電圧Ｖｏｕｔ  が負荷キャパシタＣｏｕｔ  によってほぼ所定の電圧に保持される。
【００３５】
ステート３において、スイッチＳ２とＳ３がともに導通するので、インダクタＬ１の両端が接地電位に短絡される。さらに、スイッチＳ２とＳ３の切り替えがインダクタＬ１の電流がほぼ零になったときに行われるので、インダクタＬ１における逆電流の発生を防止でき、かつ、出力電圧Ｖｏｕｔ  にリンギングノイズの発生を防止できる。
【００３６】
図３は、上述した昇降圧型ＤＣ−ＤＣコンバータのインダクタ電流、及び出力電圧の波形を示す波形図である。
図３（ａ）は、インダクタ電流を示し、図３（ｂ）は、図２に示す回路図において、スイッチＳ１とインダクタＬ１との接続点の電圧ＶＡ  の波形を示し、図３（ｃ）は、スイッチＳ４とインダクタＬ１との接続点の電圧ＶＢ  の波形を示し、さらに、図３（ｄ）は、出力電圧Ｖｏｕｔ  の波形を示している。
【００３７】
図３（ａ）に示すように、ステート１において、電源から供給されるエネルギーがインダクタＬ１に蓄積される。このとき、インダクタ電流Ｉ１が変化率Ｖｉｎ／Ｌで増加する。図３（ｂ）に示すように、ステート１において、電圧ＶＡ  が電源電圧Ｖｉｎに保持され、電圧ＶＢ  が接地電位（０Ｖ）に保持されている。
また、ステート１において、インダクタＬ１から負荷側に電流の供給がなく、負荷キャパシタＣｏｕｔ  によって保持された出力電圧Ｖｏｕｔ  が負荷回路に供給される。
【００３８】
次に、ステート２において、インダクタＬ１に蓄積されたエネルギーが負荷側に放出される。このとき、インダクタＬ１の電流Ｉ２が負荷回路に出力されるので、負荷キャパシタＣｏｕｔ  がチャージされ、出力電圧Ｖｏｕｔ  が所定のレベルに保持される。
図３（ｂ）に示すように、ステート２において、電圧ＶＡ  が接地電位に保持され、電圧ＶＢ  がほぼ一定の電圧に保持される。なお、ステート２において、電圧ＶＢ  がＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔ  に等しい。
【００３９】
ステート２において、スイッチング制御回路１０は、インダクタの電流値を検出し、当該電流値がほぼ零になったとき、スイッチＳ３を導通させ、Ｓ４を遮断させる。即ち、スイッチの切り替えによって、スイッチＳ１〜Ｓ４のうち、スイッチＳ１とＳ４が遮断状態、スイッチＳ２とＳ３が導通状態に保持される。これによって、インダクタＬ１の両端が接地電位に短絡され、また、インダクタＬ１と負荷回路が電気的に切り離される。このため、インダクタＬ１の逆電流の発生が防止され、また、リンギングノイズの発生が防止される。尚、負荷の条件によっては、ステート３を経ず、ステート２からステート１に移行する場合もある。
【００４０】
本実施形態のＤＣ−ＤＣコンバータにおいて、スイッチング制御回路１０は、電源電圧Ｖｉｎ、負荷電流などに応じて、ステート１、ステート２、ステート３の時間比を適宜制御し、出力電圧Ｖｏｕｔ  を所望の電圧に制御する。これによって、電源電圧Ｖｉｎより高い出力電圧、または電源電圧Ｖｉｎより低い出力電圧の何れも発生することができる。即ち、ＤＣ−ＤＣコンバータは、昇圧と降圧の両方の機能を備えることができる。また、インダクタＬ１の電流を検出し、検出結果に応じてスイッチの切り替えを制御することによって、インダクタＬ１の逆電流の発生を防止でき、かつ、リンギングノイズの発生を防止できる。
【００４１】
降圧型ＤＣ−ＤＣコンバータ
図４は、降圧型ＤＣ−ＤＣコンバータの動作例を示す図である。図示のように、降圧型のＤＣ−ＤＣコンバータは、ステート１、ステート２及びステート３の３つの動作状態を有する。図４（ａ）、（ｂ）と（ｃ）は、それぞれ、各動作状態において、スイッチＳ１〜Ｓ４のオン／オフ状態及びインダクタＬ１の電流を示している。
【００４２】
図４（ａ）に示すように、ステート１において、スイッチＳ１とＳ４が導通状態、スイッチＳ２とＳ３が遮断状態にそれぞれ制御される。このため、インダクタＬ１の両端に、電源電圧Ｖｉｎと出力電圧Ｖｏｕｔ  の差分に相当する電圧（Ｖｏｕｔ−Ｖｉｎ）が印加されるので、インダクタＬ１の電流Ｉ１は、差分電圧（Ｖｏｕｔ  −Ｖｉｎと）インダクタＬ１のインダクタンスＬによって決まった変化率（Ｖｏｕｔ  −Ｖｉｎ）／Ｌで上昇する。
このように、ステート１において、電源によって供給されたエネルギーがインダクタＬ１に蓄えられる。また、ステート１の間、電源から負荷回路に電流が供給される。
【００４３】
次に、ステート２において、スイッチング制御回路１０によって、スイッチＳ１とＳ３が遮断状態、スイッチＳ２とＳ４が導通状態にそれぞれ制御される。このとき、インダクタＬ１に蓄えられたエネルギーが負荷側に放出される。即ち、インダクタＬ１の出力電流によって負荷キャパシタＣｏｕｔ  がチャージされ、出力端子に電圧Ｖｏｕｔ  が印加される。
【００４４】
ステート２において、インダクタＬ１の両端に出力電圧Ｖｏｕｔ  が印加されるので、インダクタＬ１の電流Ｉ２がＶｏｕｔ  ／Ｌの変化率で低減する。軽負荷時など、負荷条件によっては、インダクタＬ１の電流Ｉ２が零になる場合もある。
スイッチング制御回路１０は、インダクタＬ１の電流がほぼ零になることを検出すると、スイッチＳ１とＳ４を遮断し、スイッチＳ２とＳ３を導通させる。このとき、ＤＣ−ＤＣコンバータは、ステート３の動作状態に設定される。尚、重負荷時において、ステート２からステート３に移行せず、ステート２からステート１に移行することもある。
【００４５】
ステート３において、インダクタＬ１が負荷回路と電気的に分離されている。このとき、負荷キャパシタＣｏｕｔ  に蓄積した電荷が負荷回路に徐々に放出され、出力電圧Ｖｏｕｔ  が低下する。なお、軽負荷の状態では、負荷に供給される電流が小さく、出力電圧Ｖｏｕｔ  が負荷キャパシタＣｏｕｔ  によってほぼ所定の電圧に保持される。
【００４６】
上述したように、ステート３において、スイッチＳ２とＳ３がともに導通するので、インダクタＬ１の両端が接地電位に短絡され、リンギングノイズの発生が防止される。さらに、スイッチＳ２とＳ３の切り替えがインダクタＬ１の電流がほぼ零になったときに行われるので、インダクタＬ１に逆電流の発生を防止できる。
【００４７】
昇圧型ＤＣ−ＤＣコンバータ
図５は、昇圧型ＤＣ−ＤＣコンバータの動作例を示す図である。図示のように、昇圧型のＤＣ−ＤＣコンバータは、ステート１、ステート２及びステート３の３つの動作状態を有する。図５（ａ）、（ｂ）と（ｃ）は、それぞれ、各動作状態において、スイッチＳ１〜Ｓ４のオン／オフ状態及びインダクタＬ１の電流を示している。
【００４８】
図５（ａ）に示すように、ステート１において、スイッチＳ１とＳ３が導通状態、スイッチＳ２とＳ４が遮断状態にそれぞれ制御される。このため、インダクタＬ１の両端に、電源電圧Ｖｉｎが印加されるので、インダクタＬ１の電流Ｉ１は、電源電圧ＶｉｎとインダクタＬ１のインダクタンスＬによって決まった変化率Ｖｉｎ／Ｌで上昇する。
このように、ステート１において、電源によって供給されたエネルギーがインダクタＬ１に蓄えられる。
【００４９】
次に、ステート２において、スイッチング制御回路１０によって、スイッチ２１とＳ３が遮断状態、スイッチＳ１とＳ４が導通状態にそれぞれ制御される。このとき、インダクタＬ１に蓄えられたエネルギーと電源から供給されるエネルギーとが負荷側に放出される。即ち、インダクタＬ１の出力電流によって負荷キャパシタＣｏｕｔ  がチャージされ、出力端子に電圧Ｖｏｕｔ  が印加される。
なお、ステート２において、電源電圧ＶｉｎとインダクタＬ１の両端の電圧が直列して負荷回路に印加されるので、負荷回路に供給される出力電圧Ｖｏｕｔ  が電源電圧Ｖｉｎより高い電圧となる。
【００５０】
さらに、ステート２において、インダクタＬ１の両端に出力電圧Ｖｏｕｔ  と電源電圧Ｖｉｎとの差分に相当する電圧（Ｖｏｕｔ  −Ｖｉｎ）が印加されるので、インダクタＬ１の電流Ｉ２が（Ｖｏｕｔ  −Ｖｉｎ）／Ｌの変化率で低減する。軽負荷時など、負荷条件によっては、インダクタＬ１の電流Ｉ２が零になる場合がある。
スイッチング制御回路１０は、インダクタＬ１の電流がほぼ零になることを検出すると、スイッチＳ１とＳ４を遮断し、スイッチＳ２とＳ３を導通させる。このとき、ＤＣ−ＤＣコンバータは、ステート３の動作状態に設定される。
【００５１】
ステート３において、インダクタＬ１が負荷回路と電気的に分離されている。このとき、負荷キャパシタＣｏｕｔ  に蓄積した電荷が負荷回路に徐々に放出され、出力電圧Ｖｏｕｔ  が低下する。なお、軽負荷の状態では、負荷に供給される電流が小さく、出力電圧Ｖｏｕｔ  が負荷キャパシタＣｏｕｔ  によってほぼ所定の電圧に保持される。
【００５２】
上述したように、ステート３において、スイッチＳ２とＳ３がともに導通するので、インダクタＬ１の両端が接地電位に短絡され、リンギングノイズの発生が防止される。さらに、スイッチＳ１〜Ｓ４の切り替えがインダクタＬ１の電流がほぼ零になったときに行われるので、インダクタＬ１に逆電流の発生を防止できる。
【００５３】
具体的な回路例１
以上、本実施形態のＤＣ−ＤＣコンバータを昇降圧型、降圧型または昇圧型として動作する場合について説明した。次に、本実施形態のＤＣ−ＤＣコンバータの具体的な回路構成について説明する。
図６は、本実施形態のＤＣ−ＤＣコンバータの一具体例を示す回路図である。なお、図６ではスイッチング制御回路１０が省略されている。
【００５４】
図示のように、本実施形態のＤＣ−ＤＣコンバータは、インダクタＬ１、ｐチャネルＭＯＳトランジスタＰ１とＰ４、ｎチャネルＭＯＳトランジスタＮ２とＮ３及び負荷キャパシタＣｏｕｔ  によって構成されている。なお、ｐチャネルＭＯＳトランジスタＰ１とＰ４は、図１に示すスイッチＳ１とＳ４にそれぞれ対応し、ｎチャネルＭＯＳトランジスタＮ２とＮ３は、図１に示すスイッチＳ２とＳ３にそれぞれ対応する。
【００５５】
図６に示すように、トランジスタＰ１のソースが電源電圧Ｖｉｎが供給される電源端子に接続され、ドレインがインダクタＬ１の一方の端子ＮＡ  に接続されている。トランジスタＰ１のゲートにスイッチ制御信号Ｓｃ１が入力される。
トランジスタＮ２のソースが接地され、ドレインがインダクタＬ１の端子ＮＡに接続されている。トランジスタＮ２のゲートにスイッチ制御信号Ｓｃ２が入力される。
【００５６】
トランジスタＰ４のドレインが出力端子Ｔｏｕｔ  に接続され、ソースがインダクタＬ１の他方の端子ＮＢ  に接続されている。トランジスタＰ４のゲートにスイッチ制御信号Ｓｃ４が入力される。
トランジスタＮ３のソースが接地され、ドレインがインダクタＬ１の端子ＮＢに接続されている。トランジスタＮ３のゲートにスイッチ制御信号Ｓｃ３が入力される。
また、図６に示すように、それぞれのトランジスタにボディダイオードＤ１〜Ｄ４が形成されている。
【００５７】
トランジスタＰ１，Ｎ２，Ｎ３とＰ４は、それぞれのゲートに入力されるスイッチ制御信号Ｓｃ１〜Ｓｃ４によってオンまたはオフ状態に制御される。
なお、スイッチ制御信号Ｓｃ１〜Ｓｃ４は、図６に示していないスイッチング制御回路１０によって供給される。スイッチング制御回路１０は、図１に示すように、インダクタＬ１の電流ＩＬ  及び出力電圧Ｖｏｕｔ  を検出し、検出の結果に応じて、スイッチ制御信号Ｓｃ１〜Ｓｃ４を適宜出力する。
【００５８】
即ち、図６に示すＤＣ−ＤＣコンバータにおいて、スイッチング制御回路１０によってスイッチ制御信号Ｓｃ１〜Ｓｃ４を適宜供給することによって、前述した昇降圧型、降圧型または昇圧型の何れかのＤＣ−ＤＣコンバータを実現できる。
【００５９】
図６に示すように、構成されたＤＣ−ＤＣコンバータにおいて、上述したステート３において、スイッチング制御回路１０から出力されるスイッチ制御信号Ｓｃ２とＳｃ３によってトランジスタＮ２とＮ３の両方がオン状態に制御される。これによって、インダクタＬ１の両端が接地され、リンギングノイズの発生を防止できる。
【００６０】
一方、図６に示す回路例では、トランジスタＮ２とＮ３の何れか１つのみをオン状態に設定しても、リンギングノイズを防止することができる。図６に示すように、トランジスタＰ１，Ｎ２，Ｎ３とＰ４に、それぞれボディダイオードＤ１〜Ｄ４が形成されている。こられのボディダイオードによって、トランジスタＮ２とＮ３のうち、何れか一方がオン状態にあるとき、インダクタＬ１の両端に発生するリンギングノイズが、ボディダイオードによってカットオフされ、リンギング電圧が抑制される。なお、このとき、リンギング電圧を完全には除去できず、ボディダイオードの順方向導通電圧分だけ残るが、十分低く抑制できる。
【００６１】
具体的な回路例２
図７は、本実施形態のＤＣ−ＤＣコンバータの他の回路例を示す回路図である。図示のように、本例のＤＣ−ＤＣコンバータにおいて、スイッチＳ１〜Ｓ４に対応するトランジスタがすべてｎチャネルＭＯＳトランジスタＮ１〜Ｎ４によって構成されている。また、図７において、スイッチＳ１に対応するｎチャネルトランジスタＮ１のゲートにスイッチ制御信号Ｓｃ１を供給する駆動回路の一例を示している。
【００６２】
図７に示すように、トランジスタＮ１は電源電圧ＶｉｎとインダクタＬ１の一方の端子ＮＡ  との間に接続され、そのゲートにスイッチ制御信号Ｓｃ１が印加される。トランジスタＮ２は、インダクタＬ１の端子ＮＡ  （以下、ノードＮＡ  という）と接地電位との間に接続され、そのゲートにスイッチ制御信号Ｓｃ２が制御される。トランジスタＮ３は出力端子とインダクタＬ１の他方の端子ＮＢ  との間に接続され、そのゲートにスイッチ制御信号Ｓｃ３が印加される。トランジスタＮ４は、インダクタＬ１の端子ＮＢ  （以下、ノードＮＢ  という）と接地電位との間に接続され、そのゲートにスイッチ制御信号Ｓｃ４が印加される。
【００６３】
トランジスタＮ１〜Ｎ４は、それぞれのゲートに印加されるスイッチ制御信号Ｓｃ１〜Ｓｃ４によって、オンまたはオフ状態に制御される。
【００６４】
図７には、トランジスタＮ１のゲートにスイッチ制御信号Ｓｃ１を供給する駆動回路２０の一構成例を示している。図示のように、駆動回路２０は、ダイオード２２、キャパシタ２４及びバッファ２６によって構成されている。
ダイオード２２とキャパシタ２４は、電源電圧Ｖｉｎが供給される電源端子とノードＮＡ  との間に直列接続されている。なお、ダイオード２２のアノードが電源端子に接続され、カソードがキャパシタ２４の一方の端子に接続されている。
【００６５】
バッファ２６の入力端子が制御信号の入力端子Ｔｃ１に接続され、出力端子がトランジスタＮ１のゲートに接続されている。バッファ２６の電源電圧供給端子がダイオード２２とキャパシタ２４との接続点に接続され、基準電位供給端子がノードＮＡ  に接続されている。入力端子Ｔｃ１には、図示しないスイッチング制御回路１０からの制御信号が入力される。
【００６６】
上述した駆動回路２０において、スイッチング制御回路１０からの制御信号に応じて、バッファ２６よりスイッチ制御信号Ｓｃ１が供給され、トランジスタＮ１のゲートに印加される。これに応じてトランジスタＮ１のオン／オフが制御される。
図７の回路において、各トランジスタＮ１，Ｎ２，Ｎ３，Ｎ４は、図６の各トランジスタＰ１，Ｎ２，Ｎ３，Ｐ４と同様に制御される。
【００６７】
ダイオード２２とキャパシタ２４とはブートストラップ回路を構成しており、キャパシタ２４に蓄積された電力によってバッファ２６が駆動される。トランジスタＮ２，Ｎ３の少なくとも一方がオン状態にあるとき、インダクタＬ１の両端ＮＡ  ，ＮＢ  の電位がほぼＧＮＤレベルに保持されるので、キャパシタ２４はダイオード２２を介して電源電圧Ｖｉｎからチャージされ、バッファ２６を駆動するための電圧がキャパシタ２４に保持される。そして、トランジスタＮ２，Ｎ３がオフ状態となり、トランジスタＮ１がオン状態に駆動される際、キャパシタ２４はその蓄積電力によってバッファ２６を駆動する。
ブートストラップ回路を用いた場合、フローティングの電源として用いるキャパシタの電圧を保障する必要があるが、本発明の構成においては、キャパシタ２４の電荷がリークなどによって放電されてしまうようなことは生じないといえる。
【００６８】
なお、図７では、トランジスタＮ１のゲートにスイッチ制御信号Ｓｃ１を供給する駆動回路２０の一回路例を示しているが、トランジスタＮ４にも、同じ構成を有する駆動回路を設けて、スイッチ制御信号Ｓｃ４を供給することができる。
図７に示す駆動回路２０を用いることによって、ノードＮＡ  またはノードＮＢが接地電位にあるとき、キャパシタ２４がダイオード２２を介して電源電圧Ｖｉｎによってチャージされる。ノードＮＡ  またノードＮＢ  がフローティング状態に切り替わったとき、キャパシタ２４の蓄積電圧が電源電圧としてバッファ２６に供給されるので、フローティング状態におけるノードＮＡ  またはノードＮＢ  の電位レベルにかかわらず、駆動回路２６が確実に動作し、トランジスタＮ１またはＮ４のゲートにスイッチ制御信号Ｓｃ１またはＳｃ４を供給することができ、スイッチの切り替えを高速に制御できる。また、図７では、ダイオード２２を電源電圧Ｖｉｎに接続しているが、それ以外の適切な電源に接続する構成としてもよい。
【００６９】
以上説明したように、本実施形態によれば、スイッチＳ１〜Ｓ４とインダクタＬ１によって構成されたＤＣ−ＤＣコンバータにおいて、スイッチＳ１〜Ｓ４を所定のタイミングでオン／オフさせることによって、電源電圧Ｖｉｎによって供給されたエネルギーがインダクタＬ１に蓄積され、そして、インダクタＬ１に蓄積されたエネルギーが負荷側に放出される。エネルギーの蓄積と放出のタイミングを制御することで、負荷側に所望の出力電圧Ｖｏｕｔ  を供給することができる。また、インダクタＬ１の電流を検出し、当該検出結果に応じてスイッチを切り替え、軽負荷状態の待機時にインダクタＬ１の少なくとも一方の端子を接地することで、リンギングノイズの発生を抑制でき、電源電圧Ｖｉｎに依存せず、安定した所望の電圧Ｖｏｕｔ  を負荷回路に供給することができる。
また、スイッチＳ１〜Ｓ４をＭＯＳトランジスタで構成し、スイッチング制御回路によってこれらのＭＯＳトランジスタをオン／オフさせることによって、スイッチの切り替えを容易に実現できる。さらに、ＭＯＳトランジスタのボディダイオード又はＭＯＳトランジスタ自身により、リンギングノイズの発生を抑制できる。
【００７０】
【発明の効果】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、スイッチング素子の切り替えタイミングを適宜制御することによって、供給される電源電圧に依存せず、安定した所望の電圧を負荷回路に供給できる。
また、本発明によれば、インダクタの電流を検出し、当該検出結果に応じてスイッチング素子の切り替えタイミングを制御することによって、インダクタ電流がほぼ零になった時点でインダクタを接地電位に保持することによって、インダクタにおける逆電流の発生を抑制でき、リンギングノイズを低減できる。また、インダクタ電流がほぼ零になったとき、インダクタを負荷回路から切り離し、スイッチング動作を停止させることにより、消費電力を低減でき、電圧変換の効率を改善できる利点がある。
さらに、本発明のＤＣ−ＤＣコンバータによれば、スイッチング素子をＭＯＳトランジスタによって構成することによって、ＭＯＳトランジスタをオン／オフすることによって、スイッチの切り替えを容易に実現できる。また、ＭＯＳトランジスタのボディダイオードにより、インダクタのリンギングノイズを抑制することができる。
さらに、本発明によれば、ＭＯＳトランジスタのゲートに制御信号を供給する駆動回路において、ダイオードとキャパシタを設けて、キャパシタの保持電圧を電源電圧としてスイッチ制御信号を出力するバッファに供給することにより、スイッチの切り替えをより高速に制御できる。
また、ブートストラップ回路を用いたハイサイドＮＭＯＳトランジスタ駆動を行なった場合においては、ブートストラップ回路のキャパシタの電圧を常に安定して維持することができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの一実施形態を示す構成図である。
【図２】昇降圧型ＤＣ−ＤＣコンバータの一動作例を示す図である。
【図３】昇降圧型ＤＣ−ＤＣコンバータのインダクタ電流及び出力電圧の波形を示す波形図である。
【図４】降圧型ＤＣ−ＤＣコンバータの一動作例を示す図である。
【図５】昇圧型ＤＣ−ＤＣコンバータの一動作例を示す図である。
【図６】本実施形態のＤＣ−ＤＣコンバータの具体的な回路構成例を示す回路図である。
【図７】本実施形態のＤＣ−ＤＣコンバータの他の回路構成例を示す回路図である。
【図８】従来のＤＣ−ＤＣコンバータの一例を示す構成図である。
【図９】従来のＤＣ−ＤＣコンバータにおけるインダクタ電流を示す波形図である。
【図１０】従来のＤＣ−ＤＣコンバータにおける軽負荷時のインダクタ電流を示す波形図である。
【符号の説明】
Ｓ１，Ｓ２，Ｓ３，Ｓ４…スイッチ、Ｌ１…インダクタ、
１０…スイッチング制御回路、２０…駆動回路、２２…ダイオード、２４…キャパシタ、２６…バッファ、
Ｖｉｎ…電源電圧、Ｖｏｕｔ  …出力電圧、Ｃｏｕｔ  …負荷キャパシタ。
【図１】
0003556648.tif 000002
【図２】
0003556648.tif 000003
【図３】
0003556648.tif 000004
【図４】
0003556648.tif 000005
【図５】
0003556648.tif 000006
【図６】
0003556648.tif 000007
【図７】
0003556648.tif 000008
【図８】
0003556648.tif 000009
【図９】
0003556648.tif 000010
【図１０】
0003556648.tif 000011