(57)【特許請求の範囲】
【請求項１】
入力電圧が印加され、該入力電圧に応じて電流を出力する電流生成回路と、前記電流生成回路で生成された電流により充電され、該入力電圧を遅延させた充電電圧を生成する遅延用コンデンサと、該遅延用コンデンサの充電電圧が第１の入力端子に供給され、第２の入力端子に基準電圧が供給され、該充電電圧と該基準電圧との大小関係に応じて反転する出力信号を出力するコンパレータとを有する回路の遅延用コンデンサチェック方法において、
前記回路は、前記コンパレータの前記第２の入力端子を外部回路に接続するための耐圧チェック用パッドを有し、
前記遅延用コンデンサの耐圧をチェックするときに、前記耐圧チェック用パッドに前記遅延用コンデンサの耐圧電圧に応じた電圧を外部から供給した状態で、前記入力電圧を前記電流生成回路に印加してから前記コンパレータの出力信号が反転するまでの遅延時間を測定し、該遅延時間に応じて前記遅延用コンデンサの耐圧をチェックすることを特徴とする遅延用コンデンサの耐圧チェック方法。
【請求項２】
入力電圧が印加され、該入力電圧に応じて電流を生成する電流生成回路と、該電流生成回路で生成された電流により充電され、該入力電圧を遅延した充電電圧を生成する遅延用コンデンサと、該遅延用コンデンサの充電電圧が第１の入力端子に供給され、第２の入力端子に基準電圧が供給され、該充電電圧と該基準電圧との大小関係に応じて反転する出力信号を出力するコンパレータを有する半導体集積回路において、
前記コンパレータの前記第２の入力端子に接続され、前記遅延用コンデンサの耐圧チェック時に前記遅延用コンデンサの耐圧電圧に応じた電圧を供給する耐圧チェック用パッドを有することを特徴とする半導体集積回路。
【請求項３】
前記耐圧チェック用パッドと前記コンパレータの前記第２の入力端子の間に設けられ、定電圧を発生する定電圧発生回路と、
前記定電圧発生回路で発生した定電圧を増幅して、前記コンパレータの前記第２の入力端子に供給する前記基準電圧を生成する増幅回路とを有することを特徴とする請求項２記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は遅延用コンデンサの耐圧チェック方法及び半導体集積回路に係り、特に、遅延用コンデンサで遅延された電圧と基準電圧とをコンパレータにより比較してその大小関係に応じた出力信号を出力する回路で、遅延用コンデンサの耐圧をチェックするときに用いる遅延用コンデンサの耐圧チェック方法及び半導体集積回路に関する。
【０００２】
【従来の技術】
電源投入時などにシステムに対してリセットの指示を出すリセット信号を生成するシステムリセット回路では、電圧が投入されてから投入電圧が安定するまでの時間遅延させた後にリセット信号を出力する構成とされている。
【０００３】
図５に従来のシステムリセット回路の回路構成図を示す。従来のシステムリセット回路１は、定電流源２ａ、ツェナーダイオードＤ１より構成され、基準電圧ＶＲＥＦ  を発生する基準電圧発生源２、抵抗Ｒ１，Ｒ２より構成され、投入電圧ＶＣＣを分圧する分圧回路３、基準電圧発生源２で発生された基準電圧ＶＲＥＦ  と分圧回路３で投入電圧ＶＣＣを分圧して得た分圧電圧ＶＤＩＶ  とを比較し、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より小さいときにハイレベルとなり、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より大きいときにローレベルとなる出力信号を出力するコンパレータ４、投入電圧ＶＣＣより定電流を発生する定電流源５、定電流源５から供給される電流により充電される遅延用コンデンサＣ、ＮＰＮトランジスタよりなり、コンパレータ４の出力信号がハイレベルのときオンして遅延用コンデンサＣを放電し、コンパレータ４の出力信号がローレベルのときオフして遅延用コンデンサＣを充電可能な状態にする充電制御用トランジスタＱ１、遅延用コンデンサＣの充電電位と基準電圧発生源２で発生された基準電圧ＶＲＥＦ  とを比較し、遅延用コンデンサＣの充電電位が基準電圧ＶＲＥＦ  より小さいときにはローレベルとなり、遅延用コンデンサＣの充電電位が基準電圧ＶＲＥＦ  より大きいときにはハイレベルとなる出力信号を出力するコンパレータ６、ＮＰＮトランジスタよりなり、コンパレータ６の出力信号がハイレベルのときにオンとなり、コンパレータ６の出力信号がローレベルのときにオフとなる出力トランジスタＱ２、遅延用コンデンサＣと定電流源５との接続点に接続され、遅延用コンデンサＣの耐圧をチェックする耐圧チェック用パッド７より構成される。
【０００４】
遅延時間を長くする場合には、充電電流を小さくし、コンデンサの容量を大きくする必要があり、遅延用コンデンサのリーク電流により遅延時間が大きく変化してしまうため、遅延用コンデンサの耐圧チェックが重要になる。
図５の回路で遅延用コンデンサＣの耐圧をチェックするためには、耐圧チェック用パッド７に電圧を印加し、遅延用コンデンサＣに対して直接電圧を印加することにより遅延用コンデンサＣの耐圧チェックを行っていた。
【０００５】
【発明が解決しようとする課題】
しかるに、従来の遅延用コンデンサのチェック方法では、遅延用コンデンサに直接耐圧チェック用の電圧を供給し、リーク電流などのチェックを行っていたため、半導体集積回路などに搭載した場合などに耐圧チェック用のパッドが遅延用コンデンサに直接接続され、パッドからのリーク電流の管理も重要になる。しかし、パッドはチップの表面に表出させる必要があるため、パッケージング後のパッケージからの吸湿等の影響を受けやすくリーク電流が生じやすい等の問題点があった。
【０００６】
本発明は上記の点に鑑みてなされたもので、正確な遅延時間を実現しつつ、耐圧のチェックを行える遅延用コンデンサの耐圧チェック方法及び半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１は、入力電圧が印加され、入力電圧に応じて電流を出力する電流生成回路と、電流生成回路で生成された電流により充電され、入力電圧を遅延させた充電電圧を生成する遅延用コンデンサと、遅延用コンデンサの充電電圧が第１の入力端子に供給され、第２の入力端子に基準電圧が供給され、充電電圧と基準電圧との大小関係に応じて反転する出力信号を出力するコンパレータとを有する回路の遅延用コンデンサチェック方法において、回路は、コンパレータの前記第２の入力端子を外部回路に接続するための耐圧チェック用パッドを有し、遅延用コンデンサの耐圧をチェックするときに、耐圧チェック用パッドに遅延用コンデンサの耐圧電圧に応じた電圧を外部から供給した状態で、入力電圧を電流生成回路に印加してからコンパレータの出力信号が反転するまでの遅延時間を測定し、遅延時間に応じて遅延用コンデンサの耐圧をチェックすることを特徴とする。
【０００８】
請求項１によれば、コンパレータの第２の入力端子に遅延用コンデンサの耐圧電圧に応じた電圧を供給し、遅延用コンデンサの充電電位が遅延用コンデンサの耐圧電圧に応じた電圧になり、コンパレータの出力が反転するまでの時間、すなわち、遅延時間を測定し、測定した遅延時間によりリーク電流の有無をチェックすることができる。すなわち、コンデンサにリーク電流があるとコンデンサが充電されるまでの時間が長くなるため、コンデンサの遅延時間を検出することによりコンデンサのリーク電流を検出できる。このとき、コンパレータの第２の入力端子に供給する電圧を高く設定することにより、コンデンサの遅延時間を長くすし、コンデンサのリーク電流の影響を大きくし、リーク電流を検出しやすくできる。このため、請求項１によれば、コンデンサの耐圧チェック時にコンパレータの第２の入力端子に供給する電圧を高く設定することにより、コンデンサに直接接続されるパッドを設けることなく、コンデンサの耐圧チェックが行えるため、使用時にパッドにリーク電流が生じても遅延用コンデンサがリーク電流の影響を受けることがなく、遅延時間が狂ってしまうことがなくなる。
【０００９】
請求項２は、入力電圧が印加され、入力電圧に応じて電流を生成する電流生成回路と、電流生成回路で生成された電流により充電され、入力電圧を遅延した充電電圧を生成する遅延用コンデンサと、遅延用コンデンサの充電電圧が第１の入力端子に供給され、第２の入力端子に基準電圧が供給され、充電電圧と該基準電圧との大小関係に応じて反転する出力信号を出力するコンパレータを有する半導体集積回路において、コンパレータの第２の入力端子に接続され、遅延用コンデンサの耐圧チェック時に遅延用コンデンサの耐圧電圧に応じた電圧を供給する耐圧チェック用パッドを有することを特徴とする。
【００１０】
請求項２によれば、コンパレータの第２の入力端子にチェック用パッドを設けることにより、請求項１の方法で遅延用コンデンサのリーク電流をチェックでき、コンデンサにパッドが直接接続されることがないため、コンデンサの耐圧チェック後、パッドにリーク電流が生じてもリーク電流の影響をコンデンサの充電に直接的の与えることがなく、正常な遅延時間で動作させることができる。
【００１１】
請求項３は、耐圧チェック用パッドと前記コンパレータの前記第２の入力端子の間に設けられ、定電圧を発生する定電圧発生回路と、
前記定電圧発生回路で発生した定電圧を増幅して、前記コンパレータの前記第２の入力端子に供給する前記基準電圧を生成する増幅回路とを有することを特徴とする。
【００１２】
請求項３によれば、コンパレータの第２の入力端子には増幅回路で増幅され、電圧が供給されるため、コンパレータの第２の入力端子に供給される電圧を大きくできる。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態について図と共に説明する。本実施例ではシステムリセット回路の遅延用コンデンサの耐圧のチェック方法について説明する。
図１に本発明の一実施例の回路構成図を示す。本実施例の半導体集積回路１１は、基準電圧ＶＲＥＦ  を発生する基準電圧発生源１２、投入電圧ＶＣＣを分圧する分圧回路１３、基準電圧発生源１２で発生された基準電圧ＶＲＥＦ  と分圧回路１３で投入電圧ＶＣＣを分圧して得た分圧電圧ＶＤＩＶ  とを比較し、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より小さいときにハイレベルとなり、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より大きいときにローレベルとなる出力信号を出力するコンパレータ１４、投入電圧ＶＣＣより定電流を発生する定電流源１５、定電流源１５から供給される電流により充電される遅延用コンデンサＣ、ＮＰＮトランジスタよりなり、コンパレータ１４の出力信号がハイレベルのときオンして遅延用コンデンサＣを放電し、コンパレータ１４の出力信号がローレベルのときオフして遅延用コンデンサＣを充電可能な状態にする充電制御用トランジスタＱ１１、遅延用コンデンサＣの充電電位と基準電圧発生源１２で発生された基準電圧ＶＲＥＦ  とを比較し、遅延用コンデンサＣの充電電位が基準電圧ＶＲＥＦ  より小さいときにはローレベルとなり、遅延用コンデンサＣの充電電位が基準電圧ＶＲＥＦ  より大きいときにはハイレベルとなる出力信号を出力するコンパレータ１６、ＮＰＮトランジスタよりなり、コンパレータ１６の出力信号がハイレベルのときにオンとなり、コンパレータ１６の出力信号がローレベルのときにオフとなる出力トランジスタＱ１２、コンパレータ１６の基準電圧入力端子に遅延用コンデンサＣの耐圧をチェックするための電圧を供給する耐圧チェック用パッド１７より構成される。
【００１４】
基準電圧源１２は、定電流源１８及びツェナーダイオードＤ１１を直列に接続し、投入電圧ＶＣＣが供給される端子Ｔ１と接地端子ＴＧＮＤ  間に接続した構成とされ、定電流源１７とツェナーダイオードＤ１１との接続点から基準電圧ＶＲＥＦ  が出力される。分圧回路１３は、抵抗Ｒ１１，Ｒ１２を直列に接続し、端子Ｔ１と接地端子ＴＧＮＤ  間に接続した構成とされ、投入電圧ＶＣＣを分圧した分圧電圧ＶＤＩＶ  を抵抗Ｒ１１と抵抗Ｒ１２との接続点から出力する。
【００１５】
コンパレータ１４の非反転端子には、基準電圧源１２から基準電圧ＶＲＥＦ  が供給され、コンパレータ１４の反転端子には、分圧回路１３より投入電圧ＶＣＣを分圧した分圧電圧ＶＤＩＶ  が供給される。コンパレータ１４は、基準電圧源１２から供給される基準電圧ＶＲＥＦ  と分圧回路１３から供給される分圧電圧ＶＤＩＶ  とを比較して、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より小さいときには、ローレベル、分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より大きいときには、ハイレベルとなる出力を生成し、放電制御用トランジスタＱ１１のベースに供給する。
【００１６】
一方、遅延用コンデンサＣは、一端が接地端子ＴＧＮＤ  に接続され、他端が定電流源１５を介して投入電圧供給端子Ｔ１に接続される。遅延用コンデンサＣと定電流源１５との接続点は、コンパレータ１６の反転端子に接続されると共に放電制御用トランジスタＱ１１のコレクタに接続される。
【００１７】
また、放電制御用トランジスタＱ１１は、エミッタが接地端子ＴＧＮＤ  に接続される。放電制御用トランジスタＱ１１は、コンパレータ１４の出力信号がハイレベル、すなわち、投入電圧ＶＣＣが基準電圧ＶＲＥＦ  より小さいときには、オンされ遅延用コンデンサＣを放電し、コンパレータ１４の出力信号がローレベル、すなわち、投入電圧ＶＣＣが基準電圧ＶＲＥＦ  より大きいときには、オフされ遅延用コンデンサＣを充電可能とする。遅延用コンデンサＣは、投入電圧ＶＣＣ投入時には、投入電圧ＶＣＣの分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より小さいときには、放電制御用トランジスタＱ１１により放電され、投入電圧ＶＣＣの分圧電圧ＶＤＩＶ  が基準電圧ＶＲＥＦ  より大きくなったときには、定電流源１５により充電され、充電電位ＶＣＨＡＲＧ  が徐々に増加する構成とされている。
【００１８】
また、コンパレータ１６の非反転端子には、基準電圧源１８から基準電圧ＶＲＥＦ  が供給され、コンパレータ１６は、基準電圧ＶＲＥＦ  と遅延用コンデンサＣの充電電位ＶＣＨＡＲＧ  とを比較し、遅延用コンデンサＣの充電電位ＶＣＨＡＲＧ  が基準電圧ＶＲＥＦ  より小さいときには、ハイレベルとなり、遅延用コンデンサＣの充電電位ＶＣＨＡＲＧ  が基準電圧ＶＲＥＦ  より大きくなるとは、ローレベルとなる出力信号を出力し、出力トランジスタＱ１２のベースに供給する。
【００１９】
出力トランジスタＱ１２は、ＮＰＮトランジスタよりなり、コレクタが出力端子ＴＯＵＴ  に接続され、エミッタが接地端子ＴＧＮＤ  に接続され、いわゆる、オープンコレクタ出力を構成している。出力トランジスタＱ１２は、コンパレータ１６の出力がハイレベル、すなわち、投入電圧ＶＣＣが投入されてから放電制御用トランジスタＱ１１がオフし、定電流源１５により遅延用コンデンサＣの充電が開始され遅延用コンデンサＣが十分に充電されていない状態では、オンし、出力端子ＴＯＵＴ  をローレベルに保持する。また、出力トランジスタＱ１２は、コンパレータ１６の出力がローレベル、すなわち、投入電圧ＶＣＣが投入されてから放電制御用トランジスタＱ１１がオフし、定電流源１５により遅延用コンデンサＣの充電が開始され遅延用コンデンサＣが十分に充電され、遅延用コンデンサＣの充電電位ＶＣＨＡＲＧ  が基準電圧ＶＲＥＦ  より大きくなったときには、オフし、出力端子ＴＯＵＴ  をハイレベルにする。
【００２０】
耐圧チェック用パッド１７は、基準電圧源１２とコンパレータ１６の非反転端子との接続点に接続され、遅延用コンデンサＣの耐圧をチェックする際にテスターより電圧が印加され、コンパレータ１６の非反転端子の電圧を基準電圧ＶＲＥＦ  の２倍にする。
【００２１】
ここで、システムリセット回路１の通常動作について説明する。
図２に本発明の一実施例のリセット動作時の動作波形図を示す。図２（Ａ）は投入電圧ＶＣＣの波形、（Ｂ）は実線が基準電圧ＶＲＥＦ  、破線が充電電位ＶＣＨＡＲＧ  の波形、（Ｃ）は出力電圧ＶＯＵＴ  の波形を示す。
【００２２】
投入電圧ＶＣＣが増加し、その分圧電圧ＶＤＩＶ  が時刻ｔ１で基準電圧ＶＲＥＦ  より大きくなると、遅延用コンデンサＣに定電流源１５より充電が開始される。遅延用コンデンサＣに充電が開始され、時刻ｔ２で充電電位ＶＣＨＡＲＧ  が基準電圧ＶＲＥＦ  より大きくなると出力電圧ＶＣＣがハイレベルになる。すなわち、時刻ｔ１で所定電圧の投入電圧ＶＣＣが投入されてから遅延用コンデンサＣの時定数により決定される所定の遅延時間Ｔ０経過後出力電圧ＶＯＵＴ  がハイレベルとされる。
【００２３】
次にシステムリセット回路１の遅延用コンデンサＣの耐圧チェック時の動作について説明する。
図３に本発明の一実施例の耐圧チェック時の動作説明図を示す。図３（Ａ）は投入電圧ＶＣＣの波形、（Ｂ）は実線が基準電圧ＶＲＥＦ  、破線が充電電位ＶＣＨＡＲＧ  の波形、（Ｃ）は出力電圧ＶＯＵＴ  の波形を示す。
【００２４】
遅延用コンデンサＣの耐圧チェックは、パッケージング前のチップの状態で実施される。耐圧チェック用パッド１７は、チップの状態でチップ表面に表出するように形成されており、耐圧チェック時にはテスタの電極が接触する。耐圧チェック用パッド１７には耐圧チェック時にテスタより例えば、基準電圧ＶＲＥＦ  の２倍のチェック用電圧２ＶＲＥＦ  が供給される。
【００２５】
耐圧チェック時には時刻ｔ３で投入電圧ＶＣＣを増加させ、その分圧電圧ＶＤＩＶ  を時刻ｔ３で基準電圧ＶＲＥＦ  より大きくし、遅延用コンデンサＣに定電流源１５より充電を開始する。遅延用コンデンサＣにリーク電流がなければ、図３（Ｂ）に示すように時刻ｔ４で充電電位ＶＣＨＡＲＧ  が基準電圧ＶＲＥＦ  より大きくなり、出力電圧ＶＣＣがハイレベルになる。
【００２６】
しかしながら、遅延用コンデンサＣにリーク電流があると、充電電位ＶＣＨＡＲＧ  が耐圧チェック電圧２ＶＲＥＦ  になるまでに時間がかかり、例えば時刻ｔ４より長い時刻ｔ５で出力電圧ＶＯＵＴ  がハイレベルとなるか、リーク電流が大きい場合等には、充電電位ＶＣＨＡＲＧ  が耐圧チェック電圧２ＶＲＥＦ  までいたらず出力電圧ＶＯＵＴ  がローレベルで固定されてしまう。したがって、投入電圧ＶＣＣの投入時から出力電圧ＶＯＵＴ  がハイレベルになるまでの時間をテスタにより計測することにより遅延用コンデンサＣのリーク電流を検出できる。
【００２７】
このように、遅延用コンデンサＣのリーク電流を遅延用コンデンサＣに直接電圧を供給することなく検出できるため、遅延用コンデンサＣに直接接続されるパッドを設ける必要がなく、よって、遅延用コンデンサＣがパッドのリーク電流の影響を受けることがない。このとき、耐圧チェック電圧２ＶＲＥＦ  は基準電圧ＶＲＥＦ  より十分に大きいため、わずかなリーク電流でも検出できる。
【００２８】
図４に本発明の他の実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
本実施例は、耐圧チェック用パッド１７と基準電圧源１２との接続点とコンパレータ１６の反転入力端子との間に増幅回路２１を接続した構成とされている。増幅回路２１は、定電流源２２、ＰＮＰトランジスタＱ１３，Ｑ１５、Ｑ１６、ＮＰＮトランジスタＱ１４、抵抗Ｒ１３、Ｒ１４より構成され、基準電圧ＶＲＥＦ  を２倍に増幅してコンパレータ１６の反転入力端子に供給すると共に、耐圧チェック用パッド１７に供給される耐圧チェック用電圧を２倍に増幅してコンパレータ１６の反転入力端子に供給する。
【００２９】
このため、耐圧チェック用パッド１７に供給される耐圧チェック用電圧を２ＶＲＥＦ  とするとコンパレータ１６の反転入力端子には４ＶＲＥＦ  を供給できる。従って、コンパレータ１６の反転入力端子に供給する電圧をより高い電圧にできる。
【００３０】
【発明の効果】
上述の如く、本発明の請求項１によれば、コンデンサの耐圧チェック時にコンパレータの第２の入力端子に供給する電圧を高く設定することにより、コンデンサに直接接続されるパッドを設けることなく、コンデンサの耐圧チェックが行えるため、使用時にパッドにリーク電流が生じても遅延用コンデンサがリーク電流の影響を受けることがなく、遅延時間が狂ってしまうことがない等の特長を有する。
【００３１】
請求項２によれば、コンパレータの第２の入力端子にチェック用パッドを設けることにより、請求項１の方法で遅延用コンデンサのリーク電流をチェックでき、コンデンサにパッドが直接接続されることがないため、コンデンサの耐圧チェック後、パッドにリーク電流が生じてもリーク電流の影響をコンデンサの充電に直接的の与えることがなく、正常な遅延時間で動作させることができる等の特長を有する。
【００３２】
請求項３によれば、コンパレータの第２の入力端子には増幅回路で増幅され、電圧が供給されるため、コンパレータの第２の入力端子に供給される電圧を大きくできる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の通常動作時の動作波形図である。
【図３】本発明の一実施例の耐圧チェック時の動作波形図である。
【図４】本発明の他の実施例の回路構成図である。
【図５】従来の一例の回路構成図である。
【符号の説明】
１１、２０  システムリセット回路
１２  基準電圧発生源
１３  分圧回路
１４、１６  コンパレータ
１５  定電流源
１７  耐圧チェック用パッド
２１  増幅回路
【図１】
0003605905.tif 000002
【図２】
0003605905.tif 000003
【図３】
0003605905.tif 000004
【図４】
0003605905.tif 000005
【図５】
0003605905.tif 000006