(57)【特許請求の範囲】
【請求項１】
第１の電源端子に印加される電圧を安定化して出力端子に出力する電圧安定化回路において、
一端が前記第１の電源端子に接続される放電防止回路と、
前記放電防止回路の他の一端にソースが接続される駆動用ＭＯＳトランジスタであって、ドレインが前記出力端子に接続される駆動用ＭＯＳトランジスタとを有し、
前記放電防止回路が、
前記第１の電源端子に印加される電圧が前記出力端子の電圧よりも低いときに、前記出力端子から前記第１の電源端子への電荷の放電を防止することを特徴とする電圧安定化回路。
【請求項２】
前記放電防止回路は、第１のＭＯＳトランジスタを有し、
前記第１のＭＯＳトランジスタのドレインは前記第１の電源端子に接続され、
前記第１のＭＯＳトランジスタのソースは前記駆動用ＭＯＳトランジスタのソースに接続され、
前記第１のＭＯＳトランジスタのゲートは前記第１のトランジスタのソースと電気的に接続されていることを特徴とする請求項１記載の電圧安定化回路。
【請求項３】
前記第１のＭＯＳトランジスタのゲートと第２の電源端子の間に接続される第２のＭＯＳトランジスタと、
前記出力端子と接続される第１の抵抗と、
前記第１の抵抗に接続される第２の抵抗と、
前記第２の抵抗と前記第２の電源端子の間に接続される第３のＭＯＳトランジスタとを有し、
前記第２のＭＯＳトランジスタのゲートと前記第３のＭＯＳトランジスタのゲートが電気的に接続されていることを特徴とする請求項１乃至２記載の電圧安定化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧変換回路の出力電圧を入力電圧とするＭＯＳ構造の電圧安定化回路に関する。
【０００２】
【従来の技術】
従来、１．５Ｖの電池を電源として例えば液晶駆動用に安定化された定電圧出力を得るには、図２に示すように電源電圧入力端子６に１．５Ｖの電池電圧を入力して電圧変換回路５にて昇圧してその昇圧された出力電圧を電圧安定化回路４の入力電圧として電圧安定化回路入力電圧印加端子７に入力して電圧安定化回路４にて安定化された定電圧出力たとえば３Ｖ程度の定電圧出力を安定化電圧出力端子８に発生させる回路構成にて実現していた。電圧変換回路５の出力電圧を入力電圧とするＭＯＳ構造の電圧安定化回路４は、図２に示すように基準電圧発生回路１とオペアンプ差動段回路２とオペアンプ出力段回路３により構成されていた。
【０００３】
【発明が解決しようとする課題】
しかし、従来の電圧安定化回路４の回路構成では、安定化された定電圧を安定化電圧出力端子８に得るには、電圧変換回路５の回路動作を停止して電圧安定化回路４に入力される電圧が電源電圧１．５Ｖまで低下すると電圧安定化回路４の駆動用ＭＯＳトランジスタ９の寄生ダイオード３５により安定化電圧出力端子８に接続された出力安定化用コンデンサ１０に蓄積された電荷が放電されて電圧が低下してしまう。これをさけるために、電圧変換回路５は常時動作させて電圧安定化回路４の入力電圧印加端子７には常に安定化電圧出力端子８の定電圧値より高い電圧を印加した状態にする必要があった。即ち、安定化電圧出力端子８に接続される負荷の大小、負荷の種類に関係なく常に回路全体を動作させる必要があった。従って、電池を使用した携帯機器において液晶パネルのような容量性負荷を駆動する場合、出力安定化用コンデンサ１０に３Ｖという所望の電圧を発生させたあとで出力安定化用コンデンサ１０から負荷へ流れたわずかな電荷分を出力電圧の許容される電圧範囲内で補充できるように、上記の電圧変換回路５と電圧安定化回路４を間欠動作させ、電圧変換回路５や電圧安定化回路４での無効電流を減らして低消費電流化、電源の変換効率を向上させる、という課題が達成できなかった。また、間欠動作をさせようとすると、動作停止時に電圧安定化回路４の駆動用ＭＯＳトランジスタ９の寄生ダイオード構造により安定化電圧出力端子８の電圧が入力される電源まで低下するため、動作開始する毎に出力安定化コンデンサ１０に電荷が蓄積され所望の安定化された定電圧を得るまでに待機時間が必要であった。そのため、従来の電源安定化回路を用いると回路の動作スピードを向上できないという欠点があった。
【０００４】
そこで、本発明ではこのような課題を解決するもので、その目的とするところは電池を電源として使用した携帯機器において液晶パネルのような容量性負荷を駆動するのに適した定電圧を得る回路構成にして無効電流を減らして消費電流の低減と電源変換効率を向上させる電圧安定化回路を提供するところにある。
【０００５】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明の電圧安定化回路は、第１の電源端子に印加される電圧を安定化して出力端子に出力する電圧安定化回路において、
一端が前記第１の電源端子に接続される放電防止回路と、
前記放電防止回路の他の一端にソースが接続される駆動用ＭＯＳトランジスタであって、ドレインが前記出力端子に接続される駆動用ＭＯＳトランジスタとを有し、
前記放電防止回路が、
前記第１の電源端子に印加される電圧が前記出力端子の電圧よりも低いときに、前記出力端子から前記第１の電源端子への電荷の放電を防止することを特徴とする。
【０００６】
また、請求項２記載の発明の電圧安定化回路は、前記放電防止回路は、第１のＭＯＳトランジスタを有し、
前記第１のＭＯＳトランジスタのドレインは前記第１の電源端子に接続され、
前記第１のＭＯＳトランジスタのソースは前記駆動用ＭＯＳトランジスタのソースに接続され、
前記第１のＭＯＳトランジスタのゲートは前記第１のトランジスタのソースと電気的に接続されていることを特徴とする。
【０００７】
また請求項３記載の発明の電圧安定化回路は、前記第１のＭＯＳトランジスタのゲートと第２の電源端子の間に接続される第２のＭＯＳトランジスタと、
前記出力端子と接続される第１の抵抗と、
前記第１の抵抗に接続される第２の抵抗と、
前記第２の抵抗と前記第２の電源端子の間に接続される第３のＭＯＳトランジスタとを有し、
前記第２のＭＯＳトランジスタのゲートと前記第３のＭＯＳトランジスタのゲートが電気的に接続されていることを特徴とする。
【０００９】
本発明の請求項１ないし３記載の発明によれば、前記第１の電源端子と前記出力端子との間に、放電防止手段と駆動用トランジスタとを直列接続してなり、前記放電防止手段は前記第１の電源端子に印加される電圧が前記出力端子の電圧よりも低いときに、該出力端子から該第１の電源端子への電荷の放電を防止してなるため、出力端子８に接続された負荷以外への放電経路が無くなり、液晶パネルのような容量性負荷の場合には、電圧安定化回路の間欠動作が可能となり無効電流を減らして低消費電流化や電源変換効率の向上を実現することが可能となる。
【００１０】
また、本発明の請求項３記載の発明によれば、電圧安定化回路４０の入力電圧印加端子７と安定化電圧出力端子８との間に接続されたトランジスタ１１と、安定化電圧出力端子８とＧＮＤ端子との間に接続されたトランジスタ１２とにより、電圧変換回路５と電圧安定化回路４０を動作停止状態にしても出力電圧安定化用コンデンサ１０に蓄積された電荷が、安定化電源出力端子８から入力電圧印加端子へ放電されて電流が逆流することを阻止するため、安定化電圧出力端子８に接続された負荷以外への放電経路が無くなり、液晶パネルのような容量性負荷の場合には、電圧変換回路と電圧安定化回路の間欠動作が可能となり無効電流を減らして低消費電流化や電源変換効率の向上を実現することが可能となる。
【００１１】
【発明の実施の形態】
以下、本発明について実施の形態に基づいて詳細に説明する。
【００１２】
図１は、本発明の電圧安定化回路を使用した一実施の形態である。１は、基準電圧発生回路、２は、オペアンプ差動段回路、３は、オペアンプ出力段回路、４０は、電圧安定化回路である。５は、電圧変換回路で、通常コンデンサを使用したチャージポンプ回路方式で構成する。６は、電池等の電源を接続する電源電圧入力端子、７は、電圧安定化回路入力電圧印加端子、８は、安定化電圧出力端子であり、図示しない液晶パネル等の負荷に接続される。９は、駆動用ＭＯＳトランジスタ、１０は、出力電圧安定化用コンデンサ、１１と１２が放電防止用ＭＯＳトランジスタ、１４は、オンオフ動作制御信号入力端子、１５は、オンオフ動作制御用デプレション型ＰチャネルＭＯＳトランジスタ、１６は、オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ、２０は、オペアンプ位相補償用コンデンサ、２１は、オンオフ動作制御用エンハンスメント型ＰチャネルＭＯＳトランジスタ、２２・２３は、ＰチャネルＭＯＳトランジスタ、２４・２５は、ＮチャネルＭＯＳトランジスタ、２７は、オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ、２６は、定電流用デプレッション型ＮチャネルＭＯＳトランジスタ、３３は、接地端子である。また、３４は放電防止用ＭＯＳトランジスタ１１の寄生ダイオート゛、３５は駆動用用ＭＯＳトランジスタ９の寄生ダイオート゛を図示したものである。
【００１３】
次に、図１の実施の形態における動作を説明する。電池等の１．５Ｖの電圧から安定化電圧出力端子８に、液晶パネルを駆動するのに必要な例えば３Ｖの出力電圧を得るには、電源電圧入力端子６に印加された入力電圧を通常はコンデンサを使用したチャージポンプ方式で構成される電圧変換回路５で昇圧し３Ｖ以上の昇圧電圧を得、該昇圧電圧を電圧安定化回路４０の入力電圧印加端子７に入力して安定化電圧出力端子８に所望の３Ｖの定電圧出力を得る。電圧安定化回路４０は、オペアンプ差動段回路２とオペアンプ出力段回路３により構成されており、オペアンプ出力段回路３の抵抗Ｒ１４と抵抗Ｒ１３で分圧された節点（ノード）３０の電圧をオペアンプ差動段回路２に電圧帰還をかけてＩＣ内部で生成する基準電圧２８と比較して、オペアンプ出力段回路３の出力駆動用トランジスタ９のゲート電極に接続されている節点２９の電圧を制御することにより安定化電圧出力端子８に安定化された定電圧を得る回路である。安定化電圧出力端子８に出力される定電圧値Ｖoutは、オペアンプ出力段回路３に接続された抵抗Ｒ１３、Ｒ１４と基準電圧発生回路１が出力する基準電圧値Ｖrefにより決定され下記の式により表される。
【００１４】
Ｖout＝Ｖref×（Ｒ１３＋Ｒ１４）／Ｒ１３
この回路構成で、オンオフ動作制御信号入力端子１４にＬレベルを入力して、電圧変換回路５や電圧安定化回路４０の回路動作を停止させると、電圧安定化回路４０の入力電圧印加端子７と安定化電圧出力端子８の間に直列に接続されている駆動用ＭＯＳトランジスタ９は、オンオフ動作制御用トランジスタ２１が導通状態になるので節点２９に接続されている駆動用ＭＯＳトランジスタのゲート電極にはＨレベルが供給され非導通状態になる。また、放電防止用トランジスタ１１のゲート電極に接続されている節点３１は、オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ１６が非導通状態になり、常に導通状態となるオンオフ動作制御用デプレッション型ＰチャネルＭＯＳトランンジスタ１５によりソース電極に接続されている節点３２と同一電位になるので、放電防止用トランジスタ１１も非導通状態になる。従って、電圧変換回路５や電圧安定化回路４０を動作停止状態にして電圧安定化回路入力電圧印加端子７に入力される電圧が安定化電圧出力端子８の電圧より低下しても出力安定化用コンデンサ１０に蓄積された電荷の入力電圧側へのＭＯＳトランジスタ９及びＭＯＳトランジスタの寄生ダイオード３５による放電経路又は逆流経路はなくなる。また、回路動作停止時には安定化電圧出力端子８と接地端子間に接続されたＭＯＳトランジスタ１２も非導通状態になるため接地端子側への放電経路もなくなる。従って、電圧変換回路５や電圧安定化回路４０を動作制御信号１４により停止させても出力安定化用コンデンサ１０に蓄えられた電荷は、出力に接続された負荷に電荷が流れない限り電荷が保持される回路構成になる。出力安定化用コンデンサ１０のリーク電流は負荷に比べて無視できる程度に小さい値で実現できる。また、かかる放電又は逆流の防止にＭＯＳトランジスタ１１を用いているため、電圧降下が小さくなり、電圧変換効率の低下もなくなる。
【００１５】
なお、本実施の形態の変形例として、放電防止用トランジスタ１１をダイオードに置き換えた構成をとることも可能である。この構成は、回路動作時のダイオード順方向電圧降下が小さく、電圧変換効率が低下しないような状況で使用すれば、上記の構成の場合と同様に出力安定化用コンデンサ１０に蓄積された電荷の入力電圧側への放電経路をなくすことが可能となる。
【００１６】
また、本実施の形態の他の変形例として、トランジスタ１５に換えて高抵抗の抵抗素子を使用してもよい。抵抗値はトランジスタ１６が導通したときのＧＮＤへ流れる電流の仕様に応じて決めることができる。
【００１７】
次に、この回路構成での、オンオフ動作制御信号入力端子１４にＨレベルを入力したときの動作を説明する。オンオフ動作制御信号入力端子１４にＨレベルを入して電圧変換回路５や電圧安定化回路４０の回路動作を停止を解除させると、電圧安定化回路４０の入力電圧印加端子７と安定化電圧出力端子８の間に直列に接続されている駆動用ＭＯＳトランジスタ９は、オンオフ動作制御用トランジスタ２１が非導通状態になるので節点２９に接続されている駆動用ＭＯＳトランジスタのゲート電極には差動段回路２の出力２９が供給され動作状態になる。また、放電防止用トランジスタ１１のゲート電極に接続されている節点３１は、オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ１６が導通状態になるため、ＧＮＤレベルとなり、放電防止用トランジスタ１１は導通状態となる。また、トランジスタ１２も導通状態となるため、出力段回路３は通常の能動状態となる。なお、このとき常に導通状態となるオンオフ動作制御用デプレッション型ＰチャネルＭＯＳトランンジスタ１５のドレインもＧＮＤレベルとなるため、節点３２からトランジスタ１５、１６を介してＧＮＤに電流が流れるが、トランジスタ１５の電気的特性を適切に選んで微少電流しか流れないようなトランジスタに設計しておけば問題にならない。従って、出力端子８からは安定化電圧が出力されることになる。
【００１８】
このように本発明の回路構成が実現できれば、安定化電圧出力端子８に液晶パネル等容量性負荷がほとんどを占める負荷が接続されている場合は、負荷電流が非常に少ないので起動時に所望の電圧を発生させた後は、出力安定化用コンデンサ１０から負荷へ流れたわずかな電荷分を出力電圧の許容される電圧範囲内で補充できるように上記の電圧変換回路５と電圧安定化回路４０を間欠動作させることが可能になり、たとえば、電圧変換回路５及び電圧安定化回路４０での消費電流をＩｏｐｒ、間欠動作時の動作時間と動作停止時間の割合を１：９とすると、平均動作電流は１／１０に減らすことが可能になる。即ち、電圧変換回路５や電圧安定化回路４０の動作停止時に出力安定化用コンデンサ１０の負荷以外への放電経路をなくす回路構成にしダイナミックホールド可能な電圧安定化回路構成にしたので、電圧変換回路５の昇圧回路動作と電圧安定化回路４０の安定化回路動作が停止して電圧安定化回路に印加される入力電圧が出力電圧より低下した状態が存在しても出力安定化用コンデンサ１０の電荷が保持でき、特に負荷として液晶パネル等容量性負荷を接続する場合は、電圧変換回路５や電圧安定化回路４０の間欠動作をさせて無効電流を減らすことが可能になり、消費電流の低減と入力電圧と出力電圧間の電圧変換効率を向上させることが可能になる。
【００１９】
【発明の効果】
以上、述べたように本発明によれば、電圧変換回路と電圧安定化回路の回路動作が停止状態でも安定化出力用コンデンサに蓄積された電荷の負荷以外への放電経路をなくしたので、特に液晶パネルのような容量性負荷を接続して使用する場合には電圧変換回路や電圧安定化回路を間欠動作させることが可能となり、消費電流の低減、電圧変換効率の向上が図れるなどすぐれた効果を有するものである。
【図面の簡単な説明】
【図１】本発明の電圧安定化回路の一実施の形態を示す回路図。
【図２】従来の電圧安定化回路の回路図。
【符号の説明】
１    基準電圧発生回路
２    オペアンプ差動段回路
３    オペアンプ出力段回路
５    電圧変換回路
６    電源電圧入力端子
７    電圧安定化回路入力電圧印加端子
８    安定化電圧出力端子
９    駆動用ＭＯＳトランジスタ
１０  出力電圧安定化用コンデンサ
１１  放電防止用ＭＯＳトランジスタ
１２  放電防止用ＭＯＳトランジスタ
１４  オンオフ動作制御信号入力端子
１５  オンオフ動作制御用デプレッション型ＰチャネルＭＯＳトランジスタ
１６  オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ
２０  オペアンプ位相補償用コンデンサ
２１  オンオフ動作制御用エンハンスメント型ＰチャネルＭＯＳトランジスタ
２２  ＰチャネルＭＯＳトランジスタ
２３  ＰチャネルＭＯＳトランジスタ
２４  ＮチャネルＭＯＳトランジスタ
２５  ＮチャネルＭＯＳトランジスタ
２７  オンオフ動作制御用エンハンスメント型ＮチャネルＭＯＳトランジスタ
２６  定電流用デプレッション型ＮチャネルＭＯＳトランジスタ
３３  接地端子
４０  電圧安定化回路
【図１】
0003543509.tif 000002
【図２】
0003543509.tif 000003