(57)【特許請求の範囲】
【請求項１】
ＰＮ接合が形成された半導体基板の一主面上に第１層目の金属膜として形成され、一主面側でＰＮ接合を構成する第１不純物領域と同電位の外部接続のための第１電極と、前記第１層目の金属膜として前記第１電極と同時に形成され、他主面側でＰＮ接合を構成する第２不純物領域と同電位で、第１電極を囲繞して配置したチャネルストッパとして機能する第２電極とを有する半導体装置において、
前記第１層目の金属膜上に層間絶縁膜を介して第２層目の金属膜として形成され、第１電極と同電位で、第１電極上および第１電極と第２電極間上に配置した第１遮光膜と、前記第２層目の金属膜として前記第１遮光膜と同時に形成され、フローティング電位で、前記第１遮光膜から所定距離を離間して、第２電極上および第１電極と第２電極間上に配置した第２遮光膜とを有し、前記第１遮光膜が第２電極により形成された前記層間絶縁膜の段差部から、前記第１遮光膜と第２電極間に電圧が印加されたとき前記層間絶縁膜の段差部で絶縁破壊しない距離を離間して配置されたことを特徴とする半導体装置。
【請求項２】
前記第１層目の金属膜として前記第１電極および第２電極と同時に形成され、前記第１電極と第２電極間に第１電極を囲繞して配置したガードリングとして機能する第３電極を有し、前記第１遮光膜と第２遮光膜とが、前記第３電極上で離間していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記層間絶縁膜の膜厚をｔ１、前記第１遮光膜および第２遮光膜の膜厚をｔ２、前記第１遮光膜と第２遮光膜との所定距離をＬ１としたとき、前記第１遮光膜と第３電極および第２遮光膜と第３電極とがオーバーラップする寸法Ｌ２、Ｌ３が、Ｌ２>Ｌ１×ｔ１／ｔ２、Ｌ３>Ｌ１×ｔ１／ｔ２であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１遮光膜と第２遮光膜との所定距離Ｌ１が、２×（ｔ１＋ｔ２）に略等しいことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１層目の金属膜が第１層アルミニウム膜であり、前記第２層目の金属膜が第２層アルミニウム膜であることを特徴とする請求項１乃至請求項４のうち一つに記載の半導体装置。
【請求項６】
前記層間絶縁膜が、第１層のＰＳＧ膜と、第２層のシリコン窒化膜とからなることを特徴とする請求項１乃至請求項５のうち一つに記載の半導体装置。
【請求項７】
前記ＰＮ接合がＭＯＳ電界効果トランジスタを構成し、前記第１電極がソース電極であり、前記第２電極がＥＱＲ電極であることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記ＰＮ接合がＭＯＳ電界効果トランジスタを構成し、前記第１電極がソース電極、前記第２電極がＥＱＲ電極、および前記第３電極がガードリング電極であることを特徴とする請求項２乃至請求項４のうち一つに記載の半導体装置。
【請求項９】
前記ＭＯＳ電界効果トランジスタがノーマリ・オン型であることを特徴とする請求項７または請求項８記載の半導体装置。
【請求項１０】
ノーマリ・クローズ型の光結合型半導体リレー装置に用いることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＰＮ接合が形成された半導体基板に光が照射されたときＰＮ接合に光電流が発生するのを防止した半導体装置に関する。
【０００２】
【従来の技術】
光結合型半導体リレー装置は、従来の電磁リレー装置に代わりリレー装置として小型、高感度、高速、高信頼性化等したものとして開発されたもので、図４に示すように、回路素子として、例えば、１個の発光ダイオード１と、１個の光起電ダイオード（ＰＶＤ；Ｐｈｏｔｏ  Ｖｏｌｔａｉｃ  Ｄｉｏｄｅ）アレー２と、２個のＭＯＳ電界効果トランジスタ３とで構成され、図５に示すように、各素子１，２，３はそれぞれ、リード４に搭載され、発光ダイオード１と、光起電ダイオードアレー２およびＭＯＳ電界効果トランジスタ３とを対向させて配置し、図４に示す回路を構成するように各素子およびリードに配線している。そして全体を透明樹脂５で充填して、発光ダイオード１と光起電ダイオードアレー２間に光経路を形成し、さらに黒樹脂６で封止している。その動作は、入力信号を発光ダイオード１で光信号に変換し、発光ダイオード１と透明樹脂５を介して光結合された光起電ダイオードアレー２で光信号を電気信号に変換し、この電気信号によってＭＯＳ電界効果トランジスタ３を駆動させ、出力接点信号を得るようにしている。
【０００３】
光結合型半導体リレー装置には、ノーマリ・オープン型とノーマリ・クローズ型とがあるが、以下、ノーマリ・クローズ型の光結合型半導体リレー装置について説明する。ノーマリ・クローズ型の光結合型半導体リレー装置は、一次側の発光ダイオードに電流を流した場合、すなわち点灯状態のとき、二次側が開き、すなわちＭＯＳ電界効果トランジスタがオフ状態になり、逆に一次側の発光ダイオードに電流を流さない場合、すなわち非点灯状態のとき、二次側が閉じ、すなわちＭＯＳ電界効果トランジスタがオン状態になる。従って、ノーマリ・クローズ型の光結合型半導体リレー装置には、ノーマリ・オン型のＭＯＳ電界効果トランジスタが用いられる。
【０００４】
ノーマリ・クローズ型の光結合型半導体リレー装置において、発光ダイオードが点灯状態のとき、ノーマリ・オン型のＭＯＳ電界効果トランジスタはオフ状態であるが、発光ダイオードからの光がＭＯＳ電界効果トランジスタのシリコン基板面に照射されると、シリコン基板中に形成されているＰＮ接合に光電流が発生し、オフ状態のＭＯＳ電界効果トランジスタのドレイン・ソース間にリーク電流Ｉｄ（ｏｆｆ）が流れる。このリーク電流を防止するために、組立時に、ＭＯＳ電界効果トランジスタのチップ上面にカーボン配合のポッティング樹脂を被せることにより遮光を行っている。しかし、組立コストを削減するには、この樹脂を被覆させる工程を削減する必要がある。そこで、ポッティング樹脂の替わりに、特開昭５７−１４５３６８号公報等で公知の、例えば、アルミニウムからなる遮光膜をチップ形成時に設けることが考えられる。
【０００５】
以下、アルミニウムからなる遮光膜をノーマリ・オン型のＭＯＳ電界効果トランジスタが形成されたシリコン基板の表面に設けた場合について図６を参照して説明する。図において、公知のノーマリ・オン型のＭＯＳ電界効果トランジスタとして、シリコン基板１１内には、シリコン基板１１を共通のＮ型ドレイン領域１２として、シリコン基板１１の一主面側のセル部Ａとなる位置の表面層に複数のＰ型ベース領域１３が配置され、各ベース領域１３の表面層にＮ型ソース領域１４が配置されている。ソース領域１４とドレイン領域１２間のベース領域１３の表面層には、ノーマリ・オン型とするために、Ｎ型チャネル領域１５が配置されている。そして、複数のベース領域１３を囲繞してシリコン基板１１の外周部Ｂの表面層にベース領域１３と同時に形成された複数のＰ型ガードリング領域１６が配置され、さらにスクライブ領域Ｃに接する外周端にガードリング領域１６を囲繞してベース領域１３およびソース領域１４とそれぞれ同時に形成されたＰ型不純物領域１７およびＮ型不純物領域１８が配置されている。したがって、シリコン基板内において、ＰＮ接合のＮを構成するドレイン領域１２に対して、Ｐ型のベース領域１３、ガードリング領域１６およびＰ型不純物領域１７のそれぞれがＰＮ接合のＰを構成する。
【０００６】
上記ＰＮ接合が形成されたシリコン基板１１の一主面上には、セル部Ａのソース領域１４からドレイン領域１２に跨ってチャネル領域１５上に薄いシリコン酸化膜からなるゲート酸化膜１９を介してポリシリコンからなるゲート電極２０が配置されている。そしてセル部Ａを囲繞する外周部Ｂに厚いシリコン酸化膜からなるフィールド酸化膜２１が配置されている。さらに、ゲート電極２０およびフィールド酸化膜２１上にＢＰＳＧ膜２２が配置されている。そして、ＢＰＳＧ膜２２上には、セル部Ａに第１層アルミニウム膜からなるソース電極２３がベース領域１３とソース領域１４に電気的接触して配置され、外周部Ｂにソース電極２３を囲繞して第１層アルミニウム膜からなるガードリング電極２４が最外周のガードリング領域１６に電気的接触して配置され、さらに外周端にガードリング電極２４を囲繞してＥＱＲ電極２５がＰ型不純物領域１７およびＮ型不純物領域１８に電気的接触して配置されている。
【０００７】
以上の公知のＭＯＳ電界効果トランジスタの一主面上のセル部Ａから外周部Ｂに跨って、ＣＶＤ法により、リン濃度が、例えば、４ｍｏｌのＰＳＧ膜２６ａと、プラズマＣＶＤ法によりシリコン窒化膜２６ｂとを、例えば、それぞれの膜厚１００００Åで順に積層した層間絶縁膜２６を配置し、その上に、ソースパッド部Ｄでソース電極２３と電気的接続した第２層アルミニウム膜からなる遮光膜２７を被せている。従って、この遮光膜２７が被せられたＭＯＳ電界効果トランジスタのソース・ドレイン間に電圧が印加されると、遮光膜２７はソース電位になっており、ドレイン電位になっているＥＱＲ電極２５との間でドレイン電位とソース電位との高い電位差が層間絶縁膜２６にかかる。
【０００８】
【発明が解決しようとする課題】
ところで、上述のように、層間絶縁膜２６を膜厚１００００ÅのＰＳＧ膜２６ａと膜厚１００００Åのシリコン窒化膜２６ｂとで構成しているが、ＥＱＲ電極２５のエッジ部分で層間絶縁膜２６のカバレッジが悪いと、層間絶縁膜２６が薄くなっている部分が生じ、ＭＯＳ電界効果トランジスタのソース・ドレイン間に電圧が印加されると、遮光膜２７とＥＱＲ電極２５との間でドレイン電位とソース電位との高い電位差がこの層間絶縁膜２６の薄くなっている部分にかかり、この部分で絶縁破壊（図６に絶縁破壊個所２６ｄを示す）が生じ、オフ状態のＭＯＳ電界効果トランジスタのドレイン・ソース間にリーク電流Ｉｄ（ｏｆｆ）が流れるという問題がある。この問題を解決するために、ＰＳＧ膜２６ａおよびシリコン窒化膜２６ｂの膜厚をさらに厚くすることが考えられるが、設備能力および作業性の点で問題が生じる。
本発明は上記問題点に鑑み、遮光膜を一主面側にＰＮ接合が形成された半導体基板の一主面上に層間絶縁膜を介して設けた場合でも、層間絶縁膜のカバレッジが悪く層間絶縁膜が薄くなっている部分が生じても、この部分で絶縁破壊が生じない半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
（１）本発明の半導体装置は、ＰＮ接合が形成された半導体基板の一主面上に第１層目の金属膜として形成され、一主面側でＰＮ接合を構成する第１不純物領域と同電位の外部接続のための第１電極と、前記第１層目の金属膜として前記第１電極と同時に形成され、他主面側でＰＮ接合を構成する第２不純物領域と同電位で、第１電極を囲繞して配置したチャネルストッパとして機能する第２電極とを有する半導体装置において、前記第１層目の金属膜上に層間絶縁膜を介して第２層目の金属膜として形成され、第１電極と同電位で、第１電極上および第１電極と第２電極間上に配置した第１遮光膜と、前記第２層目の金属膜として前記第１遮光膜と同時に形成され、フローティング電位で、前記第１遮光膜から所定距離を離間して、第２電極上および第１電極と第２電極間上に配置した第２遮光膜とを有し、前記第１遮光膜が第２電極により形成された前記層間絶縁膜の段差部から、前記第１遮光膜と第２電極間に電圧が印加されたとき前記層間絶縁膜の段差部で絶縁破壊しない距離を離間して配置されたことを特徴とする。
（２）本発明の半導体装置は、上記（１）項において、前記第１層目の金属膜として前記第１電極および第２電極と同時に形成され、前記第１電極と第２電極間に第１電極を囲繞して配置したガードリングとして機能する第３電極を有し、前記第１遮光膜と第２遮光膜とが、前記第３電極上で離間していることを特徴とする。
（３）本発明の半導体装置は、上記（２）項において、前記層間絶縁膜の膜厚をｔ１、前記第１遮光膜および第２遮光膜の膜厚をｔ２、前記第１遮光膜と第２遮光膜との所定距離をＬ１としたとき、前記第１遮光膜と第３電極および第２遮光膜と第３電極とがオーバーラップする寸法Ｌ２、Ｌ３が、Ｌ２>Ｌ１×ｔ１／ｔ２、Ｌ３>Ｌ１×ｔ１／ｔ２であることを特徴とする。
（４）本発明の半導体装置は、上記（３）項において、前記第１遮光膜と第２遮光膜との所定距離Ｌ１が、２×（ｔ１＋ｔ２）に略等しいことを特徴とする。
（５）本発明の半導体装置は、上記（１）項乃至（４）項のうち一つにおいて、  前記第１層目の金属膜が第１層アルミニウム膜であり、前記第２層目の金属膜が第２層アルミニウム膜であることを特徴とする。
（６）本発明の半導体装置は、上記（１）項乃至（５）項のうち一つにおいて、  前記層間絶縁膜が、第１層のＰＳＧ膜と、第２層のシリコン窒化膜とからなることを特徴とする。
（７）本発明の半導体装置は、上記（１）項において、前記ＰＮ接合がＭＯＳ電界効果トランジスタを構成し、前記第１電極がソース電極であり、前記第２電極がＥＱＲ電極であることを特徴とする。
（８）本発明の半導体装置は、上記（２）項乃至（４）項のうち一つにおいて、  前記ＰＮ接合がＭＯＳ電界効果トランジスタを構成し、前記第１電極がソース電極、前記第２電極がＥＱＲ電極、および前記第３電極がガードリング電極であることを特徴とする。
（９）本発明の半導体装置は、上記（７）項または（８）項において、前記ＭＯＳ電界効果トランジスタがノーマリ・オン型であることを特徴とする。
（１０）本発明の半導体装置は、上記（９）項において、ノーマリ・クローズ型の光結合型半導体リレー装置に用いることを特徴とする。
【００１０】
【発明の実施の形態】
以下、この発明の一実施例のノーマリ・オン型のＭＯＳ電界効果トランジスタについて図１を参照して説明する。図において、シリコン基板３１内には、シリコン基板３１を共通のＮ型ドレイン領域３２として、シリコン基板３１の一主面側のセル部Ａとなる位置の表面層に複数のＰ型ベース領域３３が配置され、各ベース領域３３の表面層にＮ型ソース領域３４が配置されている。ソース領域３４とドレイン領域３２間のベース領域３３の表面層には、ノーマリ・オン型とするために、Ｎ型チャネル領域３５が配置されている。そして、シリコン基板３１の外周部Ｂの表面層に複数のベース領域３３を囲繞してベース領域３３と同時に形成された複数のＰ型ガードリング領域３６が配置され、さらにスクライブ領域Ｃに接する外周端にガードリング領域３６を囲繞してベース領域３３およびソース領域３４とそれぞれ同時に形成されたＰ型不純物領域３７およびＮ型不純物領域３８が配置されている。
【００１１】
上記各領域が形成されたシリコン基板３１の一主面上には、セル部Ａのソース領域３４からドレイン領域３２に跨ってチャネル領域３５上に薄いシリコン酸化膜からなるゲート酸化膜３９を介してポリシリコンからなるゲート電極４０が配置されている。そしてセル部Ａを囲繞する外周部Ｂに厚いシリコン酸化膜からなるフィールド酸化膜４１が配置されている。さらに、ゲート電極４０およびフィールド酸化膜４１上にＢＰＳＧ膜４２が配置されている。そして、ＢＰＳＧ膜４２上には、セル部Ａに第１層目の金属膜としての第１層アルミニウム膜から形成されたソース電極４３がベース領域３３とソース領域３４に電気的接触して配置され、外周部にソース電極４３を囲繞して第１層アルミニウム膜からソース電極４３と同時に形成されたガードリング電極４４が最外周のガードリング領域３６に電気的接触して配置され、さらにガードリング電極４４を囲繞して外周端に第１層アルミニウム膜からソース電極４３およびガードリング電極４４と同時に形成されたＥＱＲ電極４５がＰ型不純物領域３７およびＮ型不純物領域３８に電気的接触して配置されている。第１層アルミニウム膜から形成されたＥＱＲ電極４５は、図２に示すように、コーナ部を遮光できるように、コーナ部全面を被うようにしている。
【００１２】
上記ソース電極４３、ガードリング電極４４およびＥＱＲ電極４５が配置されたシリコン基板３１の一主面上に、ＣＶＤ法により、リン濃度が、例えば、４ｍｏｌのＰＳＧ膜４６ａと、プラズマＣＶＤ法によりシリコン窒化膜４６ｂとを、例えば、それぞれの膜厚１００００Åで順に積層した層間絶縁膜４６を配置し、その上に第２層目の金属膜としての第２層アルミニウム膜から形成された遮光膜４７を配置している。層間絶縁膜４６をＰＳＧ膜４６ａとシリコン窒化膜４６ｂとの２層としているのは、ＰＳＧ膜４６ａは、電極４３，４４，４５により生じた段差を吸収するためであり、シリコン窒化膜４６ｂは、絶縁耐圧を向上させるためである。遮光膜４７は、ソース電極４３からガードリング電極４４に跨る位置上にソース電極４３とソースパッド部Ｄで電気的接続して配置した第１遮光膜４７ａと、ＥＱＲ電極４５からガードリング電極４４に跨る位置上に第１遮光膜４７ａから所定距離離間させて配置した第２遮光膜４７ｂとからなる。図２に示すように、コーナ部を含む外周端は、ＥＱＲ電極４５により遮光できるようにしており、第２遮光膜４７ｂは、スクライブ時にドレイン電位に短絡しないように外周端から所定距離内側に配置している。尚、図２に示すように、ゲートパッド部Ｅには、第１層アルミニウム膜からなるゲートパッド４８が配置され、さらにその上に第２層アルミニウム膜からなる第３遮光膜４７ｃが第１遮光膜４７ａから所定距離離間して配置されている。ソースパッド部Ｄおよびゲートパッド部Ｅのアルミニウム膜の厚さは、第１層アルミニウム膜と第２層アルミニウム膜との合計膜厚となるため、第１層アルミニウム膜によるその上の層間絶縁膜に生じる段差を小さくするために、第１層アルミニウム膜の厚さを、例えば、１μｍと薄くしても、第２層アルミニウム膜の厚さを２μｍとすれば、合計膜厚は３μｍとなり、パッド部へのワイヤーボンディングに対する強度を確保した上で、層間絶縁膜のカバレッジを良好なものとすることができる。尚、層間絶縁膜４６として、ＰＳＧ膜４６ａが濃度４ｍｏｌで膜厚１００００Å、シリコン窒化膜４６ｂが膜厚１００００Åである例を示したが、これに限定されることなく、ＭＯＳＦＥＴに要求される特性、設備能力、作業性等を考慮して、他の濃度および膜厚としてもよい。
【００１３】
次に、第１遮光膜４７ａと第２遮光膜４７ｂとの離間距離およびガードリング電極４４とのオーバーラップ寸法について説明する。図３に示すように、層間絶縁膜４６の膜厚をｔ１、第２層アルミニウム膜からなる遮光膜４７の膜厚をｔ２、第１遮光膜４７ａと第２遮光膜４７ｂとの離間距離をＬ１、第１遮光膜４７ａとガードリング電極４４とがオーバーラップする寸法をＬ２および第２遮光膜４７ｂとガードリング電極４４とがオーバーラップする寸法をＬ３とする。第１遮光膜４７ａと第２遮光膜４７ｂ間からシリコン基板３１表面に入射する光線のうち、ガードリング電極４４と遮光膜４７（第１層アルミニウム膜と第２層アルミニウム膜）間を反射してシリコン基板３１表面に入射する間接光線Ｊは層間絶縁膜４６を往復する間に減衰するので、ガードリング電極４４と遮光膜４７（第１層アルミニウム膜と第２層アルミニウム膜）間を反射せずにシリコン基板３１表面に入射する直接光線Ｋの入射を少なくとも防止する必要がある。直接光線Ｋが入射する境界は、（１）式の関係で表される。
ｔ２：Ｌ１＝（ｔ１＋ｔ２）：（Ｌ２（＝Ｌ３）＋Ｌ１）  …（１）
（１）式から
Ｌ２（＝Ｌ３）＝Ｌ１×ｔ１／ｔ２  …（２）
従って、少なくとも直接光線Ｋの入射を防止するために、（３）式の関係を満足する構成とする。
Ｌ２＞Ｌ１×ｔ１／ｔ２、Ｌ３＞Ｌ１×ｔ１／ｔ２  …（３）
第１遮光膜４７ａと第２遮光膜４７ｂとの離間距離Ｌ１は、第２層アルミニウム膜をパターニングするとき、第１遮光膜４７ａと第２遮光膜４７ｂ間にアルミニウム膜が残らず、かつ、第１遮光膜４７ａと第２遮光膜４７ｂ間の耐圧が確保できる距離に設定する。例えば、Ｌ１＝２×（ｔ１＋ｔ２）程度に設定することが好ましい。
【００１４】
以上に説明したように、第２層アルミニウム膜からなる遮光膜４７として、ソース電極４３上に配置したソース電極４３と同電位の第１遮光膜４７ａと、ＥＱＲ電極４５上に配置したフローティング電位の第２遮光膜４７ｂとを所定距離離間して構成するので、ＥＱＲ電極４５のエッジ部分での層間絶縁膜４６のカバレッジが悪く層間絶縁膜４６に薄くなっている部分があっても、第２遮光膜４７ｂがソース電位とならないため、層間絶縁膜４６が薄くなっている部分での絶縁破壊の発生により、オフ状態のＭＯＳ電界効果トランジスタのドレイン・ソース間にリーク電流Ｉｄ（ｏｆｆ）が流れるということはない。また、第１遮光膜４７ａと第２遮光膜４７ｂ間をガードリング電極４４上で所定距離離間し、層間絶縁膜４６の膜厚をｔ１、遮光膜４７の膜厚をｔ２、第１遮光膜４７ａと第２遮光膜４７ｂとの離間距離をＬ１としたとき、第１遮光膜４７ａとガードリング電極４４および第２遮光膜４７ｂとガードリング電極４４とがオーバーラップする寸法Ｌ２、Ｌ３が、Ｌ２＞Ｌ１×ｔ１／ｔ２、Ｌ３＞Ｌ１×ｔ１／ｔ２としているので、少なくとも直接光線が第１遮光膜４７ａと第２遮光膜４７ｂ間からシリコン基板３１表面に入射することがないため、シリコン基板３１中に形成されているＰＮ接合に光電流が発生することにより、オフ状態のＭＯＳ電界効果トランジスタのドレイン・ソース間にリーク電流Ｉｄ（ｏｆｆ）が流れるということはない。
【００１５】
尚、上記実施例では、ノーマリ・オン型のＭＯＳ電界効果トランジスタを例として説明したが、これに限定されることなく、一主面側にＰＮ接合が形成された半導体基板の一主面上に第１層金属膜から形成され、一主面側でＰＮ接合を構成する第１不純物領域と同電位の外部接続のための第１電極と、第１層金属膜から形成され、他主面側でＰＮ接合を構成する第２不純物領域と同電位で、第１電極を囲繞して配置したチャネルストッパとして機能する第２電極とを有する半導体装置であれば適用可能である。
【００１６】
【発明の効果】
以上のように、この発明の半導体装置は、第１層金属膜上に層間絶縁膜を介して第２層金属膜から形成され、第１電極と同電位で、第１電極上および第１電極と第２電極間上に配置した第１遮光膜と、同じく第２層金属膜から形成され、フローティング電位で、前記第１遮光膜から所定距離を離間して、第２電極上および第１電極と第２電極間上に配置した第２遮光膜とを有し、第１遮光膜が第２電極により形成された層間絶縁膜の段差部から所定距離を離間して配置しているので、層間絶縁膜が薄くなっている部分での絶縁破壊の発生、および、半導体基板中に形成されているＰＮ接合での光電流の発生により、ＰＮ接合間にリーク電流が流れるということはなく、半導体装置のリーク電流特性を向上できる。本発明の半導体装置が、例えば、ノーマリ・クローズ型の光結合型半導体リレー装置のノーマリ・オン型のＭＯＳ電界効果トランジスタの場合、発光ダイオードを点灯状態にして、ＭＯＳ電界効果トランジスタをオフ状態にしたとき、発光ダイオードからの光がＭＯＳ電界効果トランジスタの表面に照射されても、オフ状態のＭＯＳ電界効果トランジスタのドレイン・ソース間にリーク電流Ｉｄ（ｏｆｆ）が流れるということはなく、組立時にＭＯＳ電界効果トランジスタの表面にカーボン配合のポッティング樹脂を被せなくても、ＭＯＳ電界効果トランジスタのオフ状態でのリーク電流特性を向上できる。従って、組立時にポッティング樹脂を被せる工程を削減でき、製造原価を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施例のＭＯＳトランジスタの断面図
【図２】図１に示すＭＯＳトランジスタの第１層アルミニウム膜および第２層アルミニウム膜のパターン図
【図３】図１に示すＭＯＳトランジスタの第１遮光膜および第２遮光膜とガードリング電極とのオーバーラップ寸法の関係を説明する図
【図４】光結合型半導体リレー装置の一例の回路図
【図５】光結合型半導体リレー装置の一例の概略構成図
【図６】公知のＭＯＳトランジスタに遮光膜を被せたときの問題点を説明するための断面図
【符号の説明】
３１  シリコン基板（半導体基板）
３２  ドレイン領域（第２不純物領域）
３３  ベース領域（第１不純物領域）
４３  ソース電極（第１電極）
４４  ガードリング電極（第３電極）
４５  ＥＱＲ電極（第２電極）
４６  層間絶縁膜
４６ａ  低濃度ＰＳＧ膜
４６ｂ  シリコン窒化膜
４７  遮光膜
４７ａ  第１遮光膜
４７ｂ  第２遮光膜
【図１】
0003546955.tif 000002
【図２】
0003546955.tif 000003
【図３】
0003546955.tif 000004
【図４】
0003546955.tif 000005
【図５】
0003546955.tif 000006
【図６】
0003546955.tif 000007