【事件の表示】
　特願２０００−１７０５９７「マイクロコンピュータのデータ転送装置」拒絶査定不服審判事件〔平成１３年１２月２１日出願公開、特開２００１−３５０５４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成１２年６月７日の出願であり、平成１８年３月２７日付けで拒絶査定がなされ、それに対して同年４月２８日に拒絶査定不服の審判請求がなされたものであって、その請求項１に係る発明は、平成１７年６月６日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものと認める。（以下、「本願発明」という。）
　
「予め設定されたプログラムに従って処理を実行する中央処理装置と、
　前記中央処理装置とは独立して動作する機能回路と、
　少なくとも前記機能回路を動作させるための所定の設定データが格納された主記憶装置と、
　前記主記憶装置から転送された前記設定データを一旦記憶し、その一旦記憶した設定データを、前記機能回路に出力する一時記憶装置と、
　上記各装置が接続されるシステムバスと
　を備えたマイクロコンピュータにおいて、
　前記主記憶装置に格納された前記設定データを前記一時記憶装置へ転送するためのデータ転送装置であって、
　当該データ転送装置は、前記中央処理装置とは独立して設けられたハードウェアによって構成され、
　前記主記憶装置から前記一時記憶装置へ前記システムバスを介して前記設定データを転送するデータ転送手段と、
　前記中央処理装置が初期状態になったとき、前記データ転送手段による前記設定データの前記一時記憶装置への転送を開始させ、転送終了後、前記中央処理装置の初期状態を解除する転送制御手段と
　を備えたことを特徴とするマイクロコンピュータのデータ転送装置。」
　
２．引用例
　原査定の拒絶の理由に引用された特開平４−３１９８１号公報（以下、「引用例」という。）には、図面とともに次の記載がある。
　
（イ）「第１図において、１０は、ワンチップマイコンであって、タイミング発生回路を含むＣＰＵ１と、アプリケーションプログラム記憶用のＥＥＰＲＯＭ２、入出力端子に対してオプション機能付加についてのデータ記憶用のＥＥＰＲＯＭ３、ＥＥＰＲＯＭ２及びＥＥＰＲＯＭ３をアクセスするためのアドレスカウンタ４ａ、ＥＥＰＲＯＭ２及びＥＥＰＲＯＭ３に対する書込みデータを一時的に記憶するレジスタ４ｂ，Ｉ／Ｏバッファ（Ｉ／Ｏ）５ａ，５ｂ，・・・，５ｎ、Ｉ／Ｏバッファ（Ｉ／Ｏ）６ａ，６ｂ，・・・，６ｍ、オプション設定用入出力端子に接続されたＩ／Ｏバッファ（Ｉ／Ｏ）７ａ，７ｂ，・・・，７ｌ、そしてモード設定用端子８とを有している。そして、これらの各回路は、バス９を介して相互に接続されている。また、オプション機能付加用のＥＥＰＲＯＭ３は、前記バス９とは別にオプション設定用入出力端子に接続されたＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌとデータ線４ｃ及びアドレスバス４ｄ（このアドレスバスはバス９のアドレスバスであってもよい）により相互に接続されている。」（第２頁右下欄第７行〜第３頁左上欄第７行）
　
（ロ）「１１は、クロック発生回路であって、ＣＰＵ２をはじめワンチップマイコン１０の各回路にクロックを供給するとともに、アドレスカウンタ＋デコーダ４ａ（以下アドレスカウンタ４ａとして説明）にクロック（信号１１ａとして示す）を供給する。これによりアドレスカウンタ４ａは、ワンチップマイコン１０に電源が投入され、リセットが解除されてから動作を始める。１２は、イニシャルリセット回路であって、通常のイニシャルリセット回路のほかに内部にカウンタを有していて、電源が“ＯＮ”されたときに２種類の異なるリセット期間を持つリセット信号を発生する。第１のリセット信号１２ａは、アドレスカウンタ４ａをリセット解除をする信号であり、電源電圧が回路動作可能な電圧になる期間の間、ＬＯＷレベル（以下“Ｌ”）“Ｌ”となり、リセット状態を保つ。これは、例えば、クロック発生回路１１のクロックを電源“ＯＮ”からほぼ１０２４個程度カウントする間、“Ｌ”であり、その後ＨＩＧＨレベル（以下“Ｈ”）となる。この信号は、通常のＣ，Ｒを用いたリセット回路やカウンタにより構成することができる。第２のリセット信号１２ｂは、電源“ＯＮ”から“Ｌ”となっていて、第１のリセット信号１２ａが“Ｈ”となってからさらにクロックを、例えば、１０２４個カウントした後に“Ｌ”から“Ｈ”となる信号であり、ＣＰＵ２等の内部回路をリセット解除をする。この信号は、例えば、カウンタを用いたリセット回路により構成することができる。このようなイニシャルリセット回路１２によりこれら２つのリセット信号を発生させることによりアドレスカウンタ４ａは、ワンチップマイコン１０における他の回路よりも先にリセットが解除されて動作し、０から１０２３までのアドレスを発生する。なお、この期間にあるときには、電源電圧は、ＥＥＰＲＯＭやＩ／Ｏバッファが動作する電源電圧になっている。このとき、アドレスカウンタ４ａは、第１のリセット信号１２ａが“Ｈ”となってから第２のリセット信号１２ｂが“Ｈ”となるまでの間、クロック１１ａにより順次インクリメントされ、各アドレス値に対応するＥＥＰＲＯＭ３の各アドレスからデータを読出してオプション入出力用のＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌに対してデータ線４ｃを介して順次データを転送する。」（第３頁左上欄第８行〜左下欄第１１行）
　
（ハ）「第３図は、アドレスカウンタ４ａの出力をアドレスバス４ｄを介して受け、データをＥＥＰＲＯＭ３からデータ線４ｃを介して受けるオプション入出力用のＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌを示している。第２図と同様に各Ｉ／Ｏバッファを代表して示したのがＩ／Ｏバッファ７である。Ｉ／Ｏバッファ７は、入力バッファであって、データ線４ｃに接続されたラッチ回路７１と、アドレスバス４ｄに接続されたアドレスデコーダ７２、入力回路７３、プルアップ用のトランジスタ７４等とで構成されている。なお、出力バッファの場合には、入力回路７３が出力回路となる。
　この場合にラッチ回路７１にデータ“１”あるいは“０”をセットすることで、“１”のときにはトランジスタ７４が“ＯＦＦ”して入力回路７３がプルアップ抵抗なしの入力回路となり、“０”のときにはトランジスタ７４が“ＯＮ”してプルアップ抵抗ありの回路となる。これは、一例であって、このほか、出力回路をオープンドレイン回路とするか、通常のインバータ回路とするか、あるいはプルアップ回路とするか、さらには、プルダウン回路とするか等をＩ／Ｏバッファの回路構成により自由に設定することができる。」（第４頁左下欄第１５行〜右下欄第１７行）
　
（ニ）「このようにしてそれぞれのＥＥＰＲＯＭ２，３にデータが記憶されたワンチップマイコン１０にモード検出回路の入力が０Ｖ〜２Ｖで通常動作モードになる様に設定され、電源が投入されて動作状態にされると、リセット回路１３が動作する。そして、まず、クロックがほぼ“１０２３”までカウントされたタイミングで第１のリセット信号１２ａが“Ｌ”から“Ｈ”になり、アドレスカウンタ４ａのリセットが解除される。このときには電源電圧は、回路が動作可能な安定状態に入っている。
　アドレスカウンタ４ａは、このタイミングで“０”からクロック発生回路１１からのクロック１１ａに応じてインクリメントされていき、各インクリメントされたアドレスにおいてＥＥＰＲＯＭ３のアドレスをアクセスし、ＥＥＰＲＯＭ３から読出したデータを各Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌに送出する。各Ｉ／Ｏバッファ７では、そのうち対応するアドレスをデコードするアドレスデコーダ７２を持つＩ／Ｏバッファがアドレスバス４ｄから供給されたアドレス信号（アドレスカウンタ４ａの値）をデコードしてそのラッチ回路７１にＥＥＰＲＯＭ３からのデータをセットしていく。
　このようにして、発生クロックが“１０２４″から“２０４８”（＝１０２４＋１０２４）までのタイミングになると、今度は、第２のリセット信号１２ｂが“Ｌ”から“Ｈ”となり、ワンチップマイコン１０の内部回路のリセットが解除され、通常の動作に入る。このときには、各Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌのラッチ回路７１には、ＥＥＰＲＯＭ３に記憶されたデータに従って“１”あるいは“０”のデータが設定されていて、それに接続される入出力端子がオプションに応じた機能に選択されている。
　さて、各Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌの内容を変更したいときには、モード設定用端子８に前記した所定の電圧の信号を加えて、ＥＥＦＲＯＭ書込みモードにしてＥＥＰＲＯＭ３のデータを変更すれば容易に他の状態に設定できることは理解できよう。
　このようにすることにより、アプリケーションプログラムの変更と同時に自由に後からＩ／Ｏについてもオプション設定ができ、それに対応する入出力端子をオプションに応じた機能とすることができる。」（第５頁左上欄第１７行〜右下欄第２行）
　　
　以上の記載によれば、この引用例には以下のような発明（以下、「引用例発明」という。）が開示されていると認められる。
　　
「ＥＥＰＲＯＭ２に記憶されたアプリケーションプログラムに従って処理を実行するＣＰＵと、
　オプション設定用入出力端子に接続されたＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌと、
　オプション機能付加についてのデータを記憶するＥＥＰＲＯＭ３と、
　ＥＥＰＲＯＭ３から転送されたデータがセットされ、そのセットされたデータによって、それに接続される入出力端子がオプションに応じた機能に選択されるＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌのラッチ回路７１と、
　上記ＣＰＵ、ＥＥＰＲＯＭ３、Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌが相互接続されるバス９と、ＥＥＰＲＯＭ３とＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌのラッチ回路７１が接続されるデータ線４ｃ、アドレスカウンタ４ａとＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌのアドレスデコーダ７２が接続されるアドレスバス４ｄと、
　を備えたワンチップマイコンにおいて、
　電源がＯＮされると、イニシャルリセット回路１２からＬＯＷレベルの第１のリセット信号１２ａ及び第２のリセット信号１２ｂが発生されて、アドレスカウンタ４ａ、ＣＰＵ等の内部回路のリセット状態を保ち、第１のリセット信号１２ａがＬＯＷレベルからＨＩＧＨレベルへ変化するとアドレスカウンタ４ａのリセットが解除され、アドレスカウンタ４ａは、クロック発生回路１１のクロックをカウントし、ＥＥＰＲＯＭ３のアドレスに順次アクセスして読出したデータをデータ線４ｃを介して各Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌに送出し、各Ｉ／Ｏバッファでは、アドレスバス４ｄから供給されたアドレス信号（アドレスカウンタ４ａの値）に対応するラッチ回路７１に前記ＥＥＰＲＯＭ３から順次転送されたデータがセットされ、その後、第２のリセット信号１２ｂがＬＯＷレベルからＨＩＧＨレベルへ変化するとＣＰＵ等の内部回路のリセットを解除し、通常の動作に入るワンチップマイコン。」
　　
３．対　比
　本願発明と上記引用例発明とを対比する。
　引用例発明の「ＥＥＰＲＯＭ２に記憶されたアプリケーションプログラムに従って処理を実行するＣＰＵ」及び「ワンチップマイコン」は、それぞれ本願発明の「予め設定されたプログラムに従って処理を実行する中央処理装置」及び「マイクロコンピュータ」に相当する。
　引用例発明の「接続される入出力端子がオプションに応じた機能に選択されるＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌ」は、本願発明の「中央処理装置とは独立して動作する機能回路」に相当するといえる。
　引用例発明の「オプション機能付加についてのデータを記憶するＥＥＰＲＯＭ３」は、本願発明の「少なくとも前記機能回路を動作させるための所定の設定データが格納された主記憶装置」に相当する。
　引用例発明の「バス９」は、本願発明の「システムバス」に相当するといえる。
　引用例発明の「ＥＥＰＲＯＭ３から転送されたデータがセットされ、そのセットされたデータによって、それに接続される入出力端子がオプションに応じた機能に選択されるＩ／Ｏバッファ７ａ，７ｂ，・・・，７ｌのラッチ回路７１」は、本願発明の「前記主記憶装置から転送された前記設定データを一旦記憶し、その一旦記憶した設定データを、前記機能回路に出力する一時記憶装置」に相当するといえる。
　引用例発明は「電源がＯＮされると、イニシャルリセット回路１２からＬＯＷレベルの第１のリセット信号１２ａ及び第２のリセット信号１２ｂが発生されて、アドレスカウンタ４ａ、ＣＰＵ等の内部回路のリセット状態を保ち、第１のリセット信号１２ａがＬＯＷレベルからＨＩＧＨレベルへ変化するとアドレスカウンタ４ａのリセットが解除され、アドレスカウンタ４ａは、クロック発生回路１１のクロックをカウントし、ＥＥＰＲＯＭ３のアドレスに順次アクセスして読出したデータをデータ線４ｃを介して各Ｉ／Ｏバッファ７ａ，７ｂ，・・・，７ｌに送出し、各Ｉ／Ｏバッファでは、アドレスバス４ｄから供給されたアドレス信号（アドレスカウンタ４ａの値）に対応するラッチ回路７１に前記ＥＥＰＲＯＭ３から順次転送されたデータがセットされ、その後、第２のリセット信号１２ｂがＬＯＷレベルからＨＩＧＨレベルへ変化するとＣＰＵ等の内部回路のリセットを解除」するから、本願発明の「前記主記憶装置に格納された前記設定データを前記一時記憶装置へ転送するためのデータ転送装置であって、当該データ転送装置は、前記中央処理装置とは独立して設けられたハードウェアによって構成され、前記主記憶装置から前記一時記憶装置へ前記システムバスを介して前記設定データを転送するデータ転送手段と、前記中央処理装置が初期状態になったとき、前記データ転送手段による前記設定データの前記一時記憶装置への転送を開始させ、転送終了後、前記中央処理装置の初期状態を解除する転送制御手段とを備えた」とは「前記主記憶装置に格納された前記設定データを前記一時記憶装置へ転送するためのデータ転送装置であって、当該データ転送装置は、前記中央処理装置とは独立して設けられたハードウェアによって構成され、前記主記憶装置から前記一時記憶装置へ前記設定データを転送するデータ転送手段と、前記中央処理装置が初期状態のとき、前記データ転送手段による前記設定データの前記一時記憶装置への転送を行い、その後、前記中央処理装置の初期状態を解除する転送制御手段とを備えた」点で一致しているといえる。
　
　したがって、両者は、
「予め設定されたプログラムに従って処理を実行する中央処理装置と、
　前記中央処理装置とは独立して動作する機能回路と、
　少なくとも前記機能回路を動作させるための所定の設定データが格納された主記憶装置と、
　前記主記憶装置から転送された前記設定データを一旦記憶し、その一旦記憶した設定データを、前記機能回路に出力する一時記憶装置と、
　上記中央処理装置と主記憶装置とが接続されるシステムバスと
　を備えたマイクロコンピュータにおいて、
　前記主記憶装置に格納された前記設定データを前記一時記憶装置へ転送するためのデータ転送装置であって、
　当該データ転送装置は、前記中央処理装置とは独立して設けられたハードウェアによって構成され、
　前記主記憶装置から前記一時記憶装置へ前記設定データを転送するデータ転送手段と、
　前記中央処理装置が初期状態のときに、前記データ転送手段による前記設定データの前記一時記憶装置への転送を行い、その後、前記中央処理装置の初期状態を解除する転送制御手段と
　を備えたことを特徴とするマイクロコンピュータのデータ転送装置。」
で一致するものであり、次の（１）、（２）の点で相違している。
　
（１）本願発明は、一時記憶装置がシステムバスに接続されており、主記憶装置から一時記憶装置へ設定データを転送するのに、「システムバスを介して」いるのに対し、引用例発明は、一時記憶装置（「ラッチ回路７１」）がシステムバス（「バス９」）に接続されていることは明らかではなく、主記憶装置から一時記憶装置へ設定データを転送するのに、システムバスとは別の「データ線４ｃを介して」いる点。
　
（２）本願発明では、データ転送手段による設定データの一時記憶装置への転送を開始させるのが、「中央処理装置が初期状態になったとき」であり、中央処理装置の初期状態を解除するのが「転送終了後」であるのに対し、引用例発明は、第１のリセット信号１２ａがＬＯＷレベルからＨＩＧＨレベルへ変化するとアドレスカウンタ４ａのリセットが解除され、ＥＥＰＲＯＭ３からラッチ回路７１に順次データを転送してセットし、その後、第２のリセット信号１２ｂがＬＯＷレベルからＨＩＧＨレベルへ変化するとＣＰＵ等の内部回路のリセットを解除する点。
　
４．当審の判断
　そこで、上記相違点について検討する。
・相違点（１）について
　引用例発明は、「アドレスバス４ｄ」を使用しているが、このアドレスバスはバス９（「システムバス」に相当する。）のアドレスバスであってもよいことが記載されており（上記記載事項（イ））、一時記憶装置（「ラッチ回路７１」）をシステムバス（「バス９」）に接続し、システムバス（「バス９」）を介してアドレスデータを一時記憶装置（「ラッチ回路７１」）へ転送することが示唆されている。
　そして、マイクロコンピュータにおいて、中央処理装置とは独立して設けられたデータ転送装置により記憶装置から周辺回路へ初期設定データを転送するのにシステムバスを介して行うことは、本出願前周知の技術である。（特開平９−６４８３号公報、特開平２−５１１５号公報参照）
　したがって、引用例発明において、一時記憶装置をシステムバスに接続し、主記憶装置から一時記憶装置へシステムバスを介して設定データを転送するようにすることは、当業者が容易になし得ることである。
　
・相違点（２）について
　本願明細書の発明の詳細な説明には、「従って、主記憶装置から一時記憶装置への設定データの転送を中央処理装置の処理なしに行うことができ、中央処理装置の負荷の増加を防止できる。しかも、中央処理装置の動作開始前に設定データの転送が完了するため、中央処理装置の動作開始直後から、内蔵された機能回路を完全に機能させることができる。」（段落【００１２】）及び「従って、本実施形態のＭＣＵによれば、ＣＰＵ１０からオプションデータ設定レジスタ３０へのオプションデータの転送を、ＣＰＵ１０の処理なしにＲＯＭオプション転送回路５０にて行うことができ、ＣＰＵ１０の負荷の増加を防止できる。しかも、ＣＰＵ１０の動作開始前にオプションデータの転送が完了するため、ＣＰＵ１０の動作開始直後から、コンパレータ回路４０を含む、内蔵された機能回路を完全に機能させることができる。」（【００６４】）と記載されているが、引用例発明も、少なくとも、本願同様に、中央処理装置がリセット状態（中央処理装置が初期状態の期間中）において、データ転送手段による設定データの一時記憶装置への転送が開始され、該転送の完了後に中央処理装置のリセットを解除しているものであるから、設定データの一時記憶装置への転送を開始するタイミング及び中央処理装置の初期状態を解除するタイミングを、単に「中央処理装置が初期状態になったとき」及び「設定データの転送終了後」とすることは、当業者が必要に応じて適宜なし得る設計事項にすぎない。
　
　また、上記の相違点に基づく本願発明の作用効果も、引用例発明及び周知技術から、当業者であれば予想できる範囲内のものである。
　
５．むすび
　以上のとおり、本願請求項１に係る発明は、引用例発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。