(57)【特許請求の範囲】
【請求項１】
第一および第二の基板間に液晶組成物が挿入され、前記第一の基板には、マトリクス状に配置された複数の走査電極と複数の信号電極により複数の画素部が構成されており、前記画素部には前記走査電極と前記信号電極に電気的に接続されたスイッチングトランジスタ素子が設けられており、前記液晶組成物の配向状態と偏光手段により入射光の透過率または反射率を変調することができるアクティブマトリクス型液晶表示装置において、
前記スイッチングトランジスタ素子には画素電極が接続され、前記画素電極と、該スイッチングトランジスタ素子に接続された走査電極に隣接した走査電極は、前記第一の基板面と前記第二の基板面にほぼ平行な電界を印加するように配置され、前記両電極により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作でき、前記スイッチングトランジスタ素子のしきい値ＶTHと、入射光の透過率または反射率を最大に変調するために液晶組成物に印加する電圧ＶONの関係がＶTH＞｜ＶON｜を満足するように構成し、信号電極電圧の平均値であるセンタ電圧を、走査電極電圧をオフ電圧にしたときに起こる画素電極電圧ＶS の変動量ΔＶS（＋）とΔＶS（−）の平均値だけ走査電極電圧のオフ電圧ＶGLより高く設定し、液晶駆動電圧ＶLCを実質的に正負対称となるように設定したことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
請求項１において、前記ゲート電極には、ドレイン電極の長手方向に伸びた突起が形成されており、前記突起と前記画素電極により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作でき、前記突起が前記ドレイン電極と隣接するように構成されているアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、視野角が広くかつ低消費電力のアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
液晶に印加する電界の方向を基板界面にほぼ平行な方向とする表示方式は、広視野角，低負荷容量等の特徴を持ち、アクティブマトリクス型液晶表示装置に関して有望な技術である。前者の特徴に関しては、特表平５−５０５２４７  号公報に、後者の特徴に関しては特公昭６３−２１９０７  号公報に記載されている。
【０００３】
【発明が解決しようとする課題】
特公昭６３−２１９０７  号公報の提案の中で、次段の行電極に基準電極を兼用させた例がある。この構成は、寄生容量を低減でき、低負荷であり、低消費電力のアクティブマトリクス型液晶表示装置を得ることができ、かつ、配置電極数が少なく高歩留まりで製造でき、さらに画素領域を有効に開口領域に活用できる。しかし、提案の構成には、トランジスタ素子の特性及び液晶素子の光学特性に関する記述がなく、通常のトランジスタ素子の特性では、液晶に印加する電圧が常に片極性（基準電極電位に対して表示用電極電位が常に正極性）である直流駆動しか行うことができない。だが、液晶は直流駆動すると、劣化が激しく耐用時間が著しく低下する、また、残留電荷が蓄積され残像現象が生じ画質が劣化するという問題があった。
【０００４】
本発明の目的は、広視野角，低負荷で低消費電力を実現できる表示方式を用いたアクティブマトリクス型液晶表示装置において、高歩留まり，高開口率、かつ、耐用時間が長く、高画質なアクティブマトリクス型液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するために、本発明は以下を特徴とするアクティブマトリクス型液晶表示装置を構成したものである。
【０００６】
（１）第一および第二の基板間に液晶組成物が挿入され、前記第一の基板には、マトリクス状に配置された複数の走査電極と複数の信号電極により複数の画素部が構成されており、前記画素部には前記走査電極と前記信号電極に電気的に接続されたスイッチングトランジスタ素子が設けられており、前記液晶組成物の配向状態と偏光手段により入射光の透過率または反射率を変調することができるアクティブマトリクス型液晶表示装置において、前記スイッチングトランジスタ素子には画素電極が接続され、前記画素電極と、該スイッチングトランジスタ素子に接続された走査電極に隣接した走査電極は、前記第一の基板面と前記第二の基板面にほぼ平行な電界を印加するように配置され、前記両電極により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作でき、前記スイッチングトランジスタ素子のしきい値ＶTHと、入射光の透過率または反射率を最大に変調するために液晶組成物に印加する電圧ＶONの関係がＶTH＞｜ＶON｜を満足するように構成し、信号電極電圧の平均値であるセンタ電圧を、走査電極電圧をオフ電圧にしたときに起こる画素電極電圧ＶS の変動量ΔＶS（＋）とΔＶS（−）の平均値だけ走査電極電圧のオフ電圧ＶGLより高く設定し、液晶駆動電圧ＶLCを実質的に正負対称となるように設定したことを特徴とする。
【０００７】
（２）前記ゲート電極には、ドレイン電極の長手方向に伸びた突起が形成されており、前記突起と画素電極により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作でき、前記突起がドレイン電極と隣接するように
構成されている。
【０００９】
【作用】
次に本発明の作用を説明する。
【００１０】
アクティブマトリクス型液晶表示装置の駆動は液晶に印加する電圧をアクティブ素子をスイッチし、表示用電極（以下画素電極と称する）に電圧を充電，保持することによって駆動する。一画素の液晶素子から見るとデューティ比１で駆動されていることになるので、高コントラストで、高速応答の駆動ができる。液晶を交流駆動するために基準電極に対して画素電極に充電される電圧波形が交流波形となるようにドレイン電極から映像信号を充電する。
【００１１】
アクティブマトリクス型液晶表示装置に用いられている代表的なアクティブ素子として、アモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ），ポリシリコン薄膜トランジスタ（ｐ−ＳｉＴＦＴ）がある。これらのトランジスタ素子は、ゲート電圧が０Ｖ付近でドレイン電流が流れ始める特性を有する。すなわち、ゲートしきい値電圧ＶＴＨが０Ｖ付近である。しかし、ゲート電圧のオフレベルを基準電圧として用いると、トランジスタ素子では基準電圧に対して負の電圧は充電しても保持できない。なぜなら、ゲート電圧のオフレベルが画素電極電位よりも高いレベルにあるので、ゲートしきい値電圧ＶＴＨが０Ｖ付近のトランジスタ素子はオン状態になり、画素電極電位はゲート電圧のオフレベルまでリークしてしまうためである。したがって、液晶を交流駆動するためには、基準電極を別に設け、基準電圧はゲート電圧のオフレベルよりも高いレベルに設定しなければならない。しかし、図１に示されるようなドレイン電流−ゲート電圧特性を有する本発明のトランジスタを用いることによって、ゲート電極を基準電極，ゲート電圧のオフレベルを基準電圧として用いても負の電圧を充電，保持することができ交流駆動が可能となる。本発明のトランジスタはゲートしきい値電圧ＶＴＨが液晶に印加する最大電圧ＶＯＮ（入射光の透過率または反射率を最大にする画素電極とゲート電極の間の電圧、または、入射光の透過率または反射率を最小にする画素電極とゲート電極の間の電圧）を超えることが特徴である。これにより、ゲート電圧のオフレベルを基準にして、負の電圧ＶＯＮを充電した後、トランジスタはオフ状態になり負の電圧ＶＯＮを保持することができる。したがって、液晶を交流駆動することができ、基板面に平行な電界を印加する表示方式において、高歩留まり、高開口率、かつ耐用時間が長く、残留現象が発生しない高画質のアクティブマトリクス型液晶表示装置を得ることができる。
【００１２】
【実施例】
本発明を実施例により具体的に説明する。
【００１３】
〔実施例１〕
基板は厚みが１．１ｍｍ  で表面を研磨した透明なガラス基板を２枚用いる。これらの基板のうち一方の基板の上に薄膜トランジスタを形成し、更にその上の最表面に配向膜を形成した。本実施例では配向膜としてポリイミドを採用し、その上を液晶を配向させるためのラビング処理をした。他方の基板上にもポリイミドを塗布し同様のラビング処理をした。上下界面上のラビング方向は互いにほぼ平行で、かつ印加電界方向とのなす角度を８５度（φＬＣ１＝φＬＣ２＝８５°）とした。これらの基板間に誘電率異方性Δεが正でその値が１４．８（１ＫＨｚ）であり、屈折率異方性Δｎが０．０８６５（５８９ｎｍ，２０℃）のネマチック液晶組成物を挟んだ。ギャップｄは球形のポリマビーズを基板間に分散して挟持し、液晶封入状態で３．６μｍ  とした。よってΔｎ・ｄは０．３１１μｍ  である。２枚の偏光板〔日東電工社製Ｇ１２２０ＤＵ  〕でパネルを挟み、一方の偏光板の偏光透過率をラビング方向より若干小さな角度、即ち、φＰ１＝８５°（即ち、φＬＣ＝φＰ１）に設定し、他方をそれに直交、即ち、φＰ２＝−５°とした。これにより、液晶層に電界を印加し、光強度を変調する電極（後述の画素電極と隣接する走査電極の一部）間のギャップを１２μｍとしたとき、図２に示すような低電圧（ＶＯＦＦ＝０Ｖ  ）で暗状態、高電圧（ＶＯＮ＝５．２Ｖ  ）で明状態をとるノーマリクローズ特性を得た。なお、誘電率異方性Δεが正の液晶を用いたが、負の液晶を用いてもよく、本発明の液晶材料に関する条件を満足すればよい。
【００１４】
次に、薄膜トランジスタ及び各種電極の構造を図３に示す。図３（ａ）は基板面に垂直な方向から見た正面図、図３（ｂ），（ｃ）は側断面図を示す。薄膜トランジスタ素子１４は画素電極（ソース電極）３，信号電極（ドレイン電極）２，走査電極（ゲート電極）１、及びアモルファスシリコン１３から構成される。薄膜トランジスタは逆スタガ構造とし、走査電極１を最下層に形成し、ゲート絶縁膜５を介して信号電極２と画素電極３を同一の金属層をパターン化して構成した。蓄積容量素子１５は、画素電極３と前行の走査電極１１でゲート絶縁膜５を挟む構造として形成した。画素電極は正面図（図３（ａ））において、走査電極１から垂直方向に伸びた突起部分６の間に配置されている。液晶層の液晶分子の配向は、主に画素電極３と突起部分６の間の水平方向の電界Ｅによって制御される。光は、画素電極３と突起部分６の間を透過し、液晶層に入射され、変調される。なお、本実施例では、信号電極の長手方向を垂直方向，走査電極の長手方向を水平方向として定義している。また、本実施例では前行の走査電極から突起を出したが、後行の走査配線から出してもよい。
【００１５】
画素ピッチは水平方向（すなわち信号電極間）は１１０μｍ，垂直方向（すなわち走査電極間）は３３０μｍとした。電極幅は、走査電極，信号電極をそれぞれ１０μｍ，９μｍとした。一方、画素電極、及び前行の走査電極１１の突起部分６の幅はそれぞれ８μｍとした。また画素電極３と信号電極の間隔を６μｍとした。これらの電極幅は画素電極３と突起部分６の間隙部を４分割して設けたとき、画素電極３と突起部分６の電極ギャップｄＳＧが１２μｍと成るように決定した。また、コントラストを向上するため、不要な間隙部（画素電極３と突起部分６の間以外の間隙部）には絶縁性のブラックマトリクスを形成した。
【００１６】
なお、本実施例では画素を４分割しているが、ギャップｄＳＧに関する条件が本発明を満足するように構成されればよく、分割数は限定しない。
【００１７】
画素数は６４０×３本の信号電極と４８０本の走査電極とにより６４０×３×４８０個とし、Ｒ（赤），Ｇ（緑），Ｂ（青）の３色のカラーフィルタを薄膜トランジスタ素子群を有する基板と対向する基板上に垂直方向に縦長の縦ストライプ状に形成し、カラー化した。複数画素から構成されるパネルの部分を図１３に示す。カラーフィルタの上には表面を平坦化する透明樹脂を積層してある。
【００１８】
また、薄膜トランジスタのゲート電極（走査電極）にクロム（Ｃｒ），ゲート絶縁膜には窒化シリコン膜を用い、膜厚３５０ｎｍとし、アモルファスシリコン膜厚１５ｎｍで構成した。この構成で図１のようなドレイン電流ＩＤ  −ゲート電圧ＶＧ特性を得た。ゲートしきい値電圧ＶＴＨは９．３Ｖである。ゲートしきい値電圧ＶＴＨの制御に関しては様々のパラメータがあるが、本実施例では、アモルファスシリコン膜厚を薄膜化することによって高電圧側にシフトさせ、ゲートしきい値電圧ＶＴＨを制御した。図４にゲートしきい値電圧ＶＴＨのアモルファスシリコン膜厚依存性を示す。ここで、ゲートしきい値電圧ＶＴＨが液晶に印加する最大電圧｜ＶＯＮ｜以上となるアモルファスシリコン膜厚は１００ｎｍ以下である。また、本実施例の薄膜トランジスタ素子では、サブスレショルド領域の傾きｓ＝ｄＶＧ／ｄｌｏｇ（ＩＤ）は０．９  であり、ドレイン電流ＩＤ＝１×１０−１３Ａ以下の非導通状態を維持できるゲート電圧ＶＧ  の最大値は５．７Ｖ  である。したがって、本実施例のトランジスタ素子は液晶に印加する最大電圧ＶＯＮが５．７Ｖ  まで適用可能であり、前述のように、本実施例のセル構成（液晶材料）ではｄＳＧ＝１２μｍの時、明状態にするために液晶層に印加する電圧ＶＯＮは５．２Ｖ  であるので、ゲートのオフレベルを基準にして負の電圧（−５．２Ｖ  ）を画素電極に充電しても十分保持動作できる。サブスレッショルド領域の傾きｓはトランジスタ特性により変化するが、ＶＴＨ＞｜ＶＯＮ｜の条件は、ｓ＞０としている。また、ゲートしきい値電圧ＶＴＨは、図１（ａ）においてＶＴＨ＜ＶＧ＜ＶＤ＋ＶＴＨの範囲で、ドレイン電流の平方根√ＩＤ  をゲート電圧ＶＧ  に対してプロットし、直線近似した時に、その直線とゲート電圧ＶＧ  軸との交点のゲート電圧ＶＧ  と定義している。なお、オーミックコンタクトをとるために信号電極２および画素電極３とアモルファスシリコン１３との間には、ｎ＋型アモルファスシリコンを形成している。また、本実施例では、半導体膜の薄膜化によってゲートしきい値電圧を制御したが、ゲート電極材料，ゲート絶縁膜，半導体膜等の材料選択，ドーピング，バックチャネル制御等による制御を行う方法もあり、それらの一つまたは組合せで制御しても良く、ゲートしきい値電圧に関する条件を満足していれば、本発明の範囲内である。また、本実施例では、逆スタガ構造で薄膜トランジスタを構成したが、トランジスタの断面構造は正スタガ構造，コプレーナ構造でも良く特に限定はしない。また、図５に示すように本発明の液晶表示パネル２０のＴＦＴ基板上に垂直走査回路１８，映像信号駆動回路１９を接続し、電源回路，コントローラ１７から走査信号電圧，映像信号電圧，タイミング信号を供給し、アクティブマトリクス駆動した。図６に本発明の駆動波形を示す。走査電極電圧を図６（ａ）に、信号電極電圧を図６（ｂ）に画素電極電圧（ソース電圧）を図６（ｃ）に示す。走査電極電圧ＶＧ  は、パルス幅３４．５μｓ  で繰返し周期は１６．６ｍｓ  の矩形波で、パルスのオン電圧ＶＧＨ（ハイレベル）は２２Ｖ，オフ電圧ＶＧＬ（ローレベル）は０Ｖに設定した。液晶に印加する最大電圧は５．２Ｖ  であるので、信号電極電圧ＶＤ  は、センタ電圧ＶＤ−ＣＥＮＴＥＲを中心に表示階調に従い±５．２Ｖ  まで印加する。センタ電圧ＶＤ−ＣＥＮＴＥＲは、走査電極電圧をオフ電圧したときに起こる画素電極電圧ＶＳ  が変動量ΔＶＳ（＋）とΔＶＳ（−）の平均値だけ走査電極電圧のオフ電圧ＶＧＬより高く設定し、液晶駆動電圧ＶＬＣ（前行の走査電極と画素電極の間の電圧：≒ＶＳ−ＶＧＬ  ）が実質的（実効的）に正負対称となるように設定した。画素電極電圧を観測した結果、ＶＤ−ＣＥＮＴＥＲ＝２Ｖに設定した。画素電極電位の最低電位ＶＳＬは−５．２Ｖであり、薄膜トランジスタのゲート電圧（ＶＧ−ＶＳ）は５．２Ｖとなりドレイン電流ＩＤ＝７×１０−１４Ａであるので、画素電極電位を十分に保持することができる。また、画素電極電位の正極側の充電電圧ＶＳＨ＝ＶＤＨは７．２Ｖであり、走査電極電圧のオンレベルは２０Ｖであるので、ゲート電圧（ＶＧ−ＶＳ）＝１４．８Ｖ  となりドレイン電流ＩＤ＝４×１０−７Ａ  であるので十分にオン状態になり充電動作できる。オン電流／オフ電流の比は約７桁あり、上記の条件で十分なスイッチング動作をしているといえる。
【００１９】
本実施例では、広視野角，低負荷といった特徴を持つ基板面に平行な電界を印加する表示方式で、基準電極を形成しないため、配線数が減少し、配線交差数も減少するので歩留まりが向上する。
【００２０】
特に、本発明では、ＶＴＨが９．３Ｖと｜ＶＯＮ｜＝５．２Ｖを超えるようにすることで、ゲート電圧のオフレベルを基準にして負の電圧を充電保持することができ、液晶を交流駆動することが可能になる。したがって、耐用時間が長くなり、また、残像現象が発生しない高画質のアクティブマトリクス型液晶表示装置を得ることができる。
【００２１】
〔実施例２〕
本実施例の構成は下記の要件を除けば、実施例１と同等である。
【００２２】
本実施例の薄膜トランジスタ及び各種電極の構造を図７に示す。図７（ａ）は基板面に垂直な方向から見た正面図、図７（ｂ），（ｃ）は側断面図を表す。本実施例では、走査電極１から垂直方向に突起部分を信号電極に隣接するように構成した。
【００２３】
本実施例では、信号電極２と画素電極３の間に走査電極の突起部分６を配置した。この時、電極幅は、走査電極，信号電極をそれぞれ１０μｍとし、画素電極、及び走査電極１１の突起部分６の幅はそれぞれ９μｍとした。また画素電極３と信号電極の間隔を３．５μｍ  とした。画素電極３と突起部分６の電極ギャップｄＳＧは実施例１と同様に１２μｍと成る。
【００２４】
信号電極２と画素電極３の間に走査電極の突起部分６を配置したため、信号電極からの電気力線のほとんどが走査電極の突起部分に終端する。走査電極は自行を充電するための期間を除くほとんどの期間でオフ電圧で一定になるように走査回路ドライバから電位を付与されているので、信号電極の電圧変動を吸収し、信号電極の電圧変動が画素電極の電圧におよぼす影響は激減する。したがって、信号電極の電圧が映像信号によって変動しても、画素電極の電圧は変化しないので、信号電極と画素電極のクロストーク、特に垂直方向に発生するすじ状の画質不良（縦スミア）がなくなる。
【００２５】
以上、本実施例では実施例１と同等の効果が得られ、さらにクロストークのない高画質のアクティブマトリクス型液晶表示装置を得ることができる。
【００２６】
【発明の効果】
本発明によれば、広視野角，低負荷といった特徴を持つ基板面に平行な電界を液晶に印加し光を変調する表示方式において、配線数の減少により高い歩留まりで量産可能，高開口率、かつ、交流駆動することにより耐用時間が長く、残像減少が発生しない高画質のアクティブマトリクス型液晶表示装置が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１のトランジスタ素子の電気特性図。
【図２】本発明の実施例１の液晶表示の電気光学特性図。
【図３】本発明の実施例１の画素部の構成を示す説明図。
【図４】アモルファスシリコン薄膜トランジスタ素子のゲートしきい値電圧のアモルファスシリコン膜厚依存性を示す特性図。
【図５】本発明の実施例１のシステムの回路図。
【図６】本発明の実施例１の駆動波形図。
【図７】本発明の実施例２の画素部の説明図。
【符号の説明】
１…走査電極、２…信号電極、３…画素電極、５…ゲート絶縁膜、６…突起部分、１３…アモルファスシリコン、１４…薄膜トランジスタ素子、１５…蓄積容量素子、１７…コントローラ、１８…垂直走査回路、１９…映像信号駆動回路、２０…液晶表示パネル。
【図１】
0003566989.tif 000002
【図２】
0003566989.tif 000003
【図３】
0003566989.tif 000004
【図４】
0003566989.tif 000005
【図５】
0003566989.tif 000006
【図６】
0003566989.tif 000007
【図７】
0003566989.tif 000008