(57)【特許請求の範囲】
【請求項１】
記憶手段を含むデータ処理手段と、
前記記憶手段にゲーミングデータを入力するデータ入力手段と、
前記データ入力手段と通信するクロック（時刻）状態累算手段を有し前記ゲーミングデータと関連する瞬時クロック状態を前記記憶手段に入力させる自走クロック手段と、
後の瞬時に前記ゲーミングデータ及び関連するクロック状態をゲームエントリとして読出す読出し手段と、
前記自走クロック手段に対する所定の不正行為を物理的に阻止する保護手段とを具えたゲーミング装置において、
前記保護手段は第１の電源により供給される実際の電源電圧及び／又は電流を規定の電源電圧及び／又は電流範囲に一致するかについてモニタする第１のモニタ手段と、該モニタ手段の出力を受信し、不一致の検出時に前記ゲーミング装置内に持続無効情報を発生し、前記電圧の低減及び／又は前記電流の中断による前記クロック周波数の外部からの低下又は上昇がゲーミング装置を無効化する無効手段とを具え、且つ
前記クロック手段用の第１の電源に加えて、当該装置の他の部分のための少なくとも一つの第２の電源を具えていることを特徴とするゲーミング装置。
【請求項２】
前記保護手段は、実クロック周波数を規定のクロック周波数に一致するかについてリアルタイムにモニタする第２のモニタ手段と、該モニタ手段の出力を受信し、不一致の検出時に前記ゲーミング装置内に持続無効情報を発生する無効手段とを具え、前記クロック周波数が外部から上昇又は低下されたとき前記ゲーミング装置を無効にするようにしたことを特徴とする請求項１記載の装置。
【請求項３】
前記保護手段は前記データ入力手段から前記クロック状態累算手段へのアクセスを阻止する阻止手段を具え、蓄積クロック状態の外部からの修正を阻止するようにしたことを特徴とする請求項１又は２記載の装置。
【請求項４】
前記保護手段は前記クロック手段及び前記クロック状態累算手段とともにパッケージングするパッケージ手段を具えていることを特徴とする請求項１〜３の何れかに記載の装置。
【請求項５】
前記クロック手段用に、前記第１のモニタ手段により選択的に駆動し得る少なくとも一つの非常用電源を具えていることを特徴とする請求項１〜４の何れかに記載の装置。
【請求項６】
請求項１〜５の何れかに記載された装置を具えるとともに、端末装置にインタフェースさせるインタフェース手段を有することを特徴とするチップカード。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、
−記憶手段を含むデータ処理手段と、
−前記記憶手段にゲーミングデータを入力するデータ入力手段と、
−前記データ入力手段と通信するクロック（時刻）状態累算手段を有し前記ゲーミングデータと関連する瞬時クロック状態を前記記憶手段に入力させる自走クロック手段と、
−後の瞬時に前記ゲーミングデータ及び関連するクロック状態をゲームエントリとして読出す読出し手段と、
を具えたゲーミング装置に関するものである。
【０００２】
【従来の技術】
自走クロックは公知である。このようなクロックの新規な応用分野、例えばゲームの分野においては新たな要件が課される。米国特許出願第５０７３９３１  号に記載された装置は目の前で行なわれているスポーツ等のエベントに関する賭けの対象ごとの賭けの記録を行なうことができる。金銭上及びその他の結果を考慮して、特定の制限時間前に行なう必要がある賭けの瞬時が不正に変更されてはならない。特に不正遊戯者は自分の賭けに早い申込瞬時を付け自分の賭けを有効にしようとしたり、結果を知りながら賭けをしようとする。
【０００３】
【発明が解決しようとする課題】
従って、本発明の目的はこのような特定のタイプの不正行為に対する防止手段を実行する上述した種類のゲーミング装置を提供することにある。
【０００４】
【課題を解決するための手段】
本発明は上述した種類のゲーミング装置において、前記自走クロック手段に対する所定の不正行為を物理的に阻止する保護手段を設けたことを特徴とする。
このような不正行為者に対し高いハードルを与える種々の有効且つ安価な手段を講ずることができる。
前記保護手段は、実クロック周波数を規定のクロック周波数に一致するかについてリアルタイムにモニタするモニタ手段と、該モニタ手段の出力を受信し、不一致の検出時に前記ゲーミング装置内に持続無効情報を発生する無効手段とを具え、前記クロック周波数が外部から上昇又は低下されたとき前記ゲーミング装置を無効にするようにする。クロックの不正変更はクロック周波数をその公称値に対し上昇及び低下させることを意味する。クロックが賭け瞬時と妥当性検査瞬時との間で特定の実時間間隔を自走する必要がある場合には、不正行為者はこの特定の実時間間隔中のクロック周波数を増大させようと試みる。クロックが妥当性検査開始時と賭け瞬時との間に特定の実時間間隔より長く自走してはならない場合には、不正行為者は妥当検査開始時と賭け瞬時との間の時間間隔中のクロック周波数を減少させるように試みる。
【０００５】
ＧＢ−Ａ−  ２１４８１３５号には、特にその第８頁、第４３〜５３行に、不正変更の検出時にタイムクロックメモリ内容をリセットすることが記載されている。これは、このようなリセット後では不正行為者は同じハードウエアに対し一層複雑な試みを企てなければならなくなることを意味する。本発明では不正行為自体を阻止するのに対し、このドイツ特許出願のものは不正行為の結果を無効にするだけである。
本発明の他の特徴及び利点は従続請求項に記載されている。
【０００６】
【実施例】
図１は本発明によるクロック回路図を示す。回路全体を１で示す。回路１は水晶振動子１２で制御される発振器１０とカウンタ／分周器１５とを具えている。これら構成素子はフィリップスエレクトロニクスＮ．Ｖから市販されている型式番号ＰＣＦ８５８３のような集積回路２０の一部分を構成するものとすることができる。カウンタ／分周器１５は、アドレス手段２４でアドレスされるＲＡＭ２２に種々の目付情報を供給する。この出力情報は年、月、日、時間、分、秒等である。他の情報、例えばアラーム情報、規則情報等を前記メモリに記憶することもできる。このメモリに記憶された情報はその出力端子に接続されたライン２６を経て読出すことができる。インターフェース３０は回路２０の環境とのＩ２  Ｃ型の通信を可能にするものである。論理素子３２はこの回路２０の全動作の制御を行なうものである。回路２０は端子３３に供給される電圧により付勢される。
【０００７】
回路２０により発生される情報の不正変更を阻止するために、本発明では回路２０と同一の基板上に、ハイブリッド形の又はハイブリッ形でない保護回路５０を集積化する。
集積化により何の介入も回路１に行なうことができなくなる。この集積化において全体のカプセルに封止も行なって不正介入行為を一層行ない得ないようにすることができる。
【０００８】
保護回路５０は、例えばモトローラ社製の型式番号ＭＣ  ６８０５  ＳＣ  ２４  のような回路とする。この回路はマイクロプロセッサ５５を具え、マイクロプロセッサにはＲＡＭ５７、マイクロプロセッサ５５の動作命令を含むＲＯＭ５９及び電源の遮断により消去されない種々のデータを記憶し得る  ＥＥＰＲＯＭ  ６１が接続されている。
この回路５０はチップカードやスマートカードマーケットにおいて広範囲に商業的に使用されており、特にスマートカードは一般に広く認知されている。
【０００９】
情報のやりとりのためにこの回路５０はアクセスアセンブリ６５，６６を具え、このアセンブリの部分６５は回路１内の通信専用であり、他方の部分６６は環境との通信専用である。
【００１０】
第１の実施例では、回路１は２つの電源端子７３及び７４を経て２つの電圧源７０及び７２により給電される。電圧源７２は回路２０のみを給電するために設けられている。
【００１１】
図２に示す第２の実施例では、回路１は同じ２つの電圧源７０及び７２によりり給電される。しかし、本例では電圧源７０が回路２０も給電する。この電圧源が故障した場合、このような障害は電源電圧分析器８０（図２）により検出され、このときこの分析器が電圧スイッチ８２を、回路２０が電圧源７２により給電されるように接続する。
【００１２】
これらの手段の重要性は、このクロック回路の所定の自律性を（その電力消費を考慮すると数年間）保証することができることにあるが、環境を動作させる環境の給電のためには数回の電池（電圧源７０）交替を必要とするかもしれない。しかし、回路２０の電源電圧の中断は電源端子３３に接続された別の電圧分析器８３により検出される。電圧中断情報はメモリ２２に記憶されたデータの状態に反映される。この電源電圧の状態は分析器８３により行なわれた検出を回路２０へのＩ２  Ｃアクセス中に回路５０に与えることにより回路５０により分析することもできる。
【００１３】
このＩ２  Ｃバスと保護回路５０との間の情報のやりとりを可能にするために、インターフェース回路９０を設ける。ブログラムによって、Ｉ２  Ｃバスに関し決められたプロトフルに従ってこのバスとの通信が与えられる。
クロックに関する情報はアクセスポート９２から回路５０を経てアクセスすることができる。回路１は、電源端子７３及び７４に加えて、回路の再初期化用及びプロセッサ５５が必要とするクロック信号供給用の２つの他のポート９４及び９６を具えている。
【００１４】
好適な動作モードでは、回路５０は、例えば「Ｆｅｄｅｒａｌ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｐｒｏｃｅｓｓｉｎｇ  Ｓｔａｎｄａｒｄｓ  Ｐｕｂｌｉｃａｔｉｏｎ  （ＦＩＰＳ  ＰＵＢ  ４６  ），Ｊａｎｕａｒｙ  １５  ，  １９７７」，Ｎａｔｉｏｎａｌ  Ｂｕｒｅａｎ  ｏｆ  Ｓｔａｎｄａｒｄｓ  ｏｆ  ｔｈｅ  Ｄｅｐａｒｔｍｅｎｔ  ｏｆ  Ｃｏｍｍｅｒｃｅ  ｏｆ  ｔｈｅ  Ｕｎｉｔｅｄ  Ｓｔａｔｅｓｏｆ  Ａｍｅｒｉｃａ  ，に規定されているＤＥＳ暗号化／解説アルゴリズムに従って動作するものとする。
暗号化キーは  ＥＥＰＲＯＭ  ６１に記憶される。
従って、アクセスポート９２においてデータＤＡＴを可視化し得るが、このデータにはＤＥＳコード（Ｃ，ＤＡＴ）が付加される。従って、このキーＣが既知であれば、このデータＤＡＴの完全性を検証でき、このキーを潜在的な不正者に知られないように十分用心する必要がある。
【００１５】
このプロセスはクロック回路１にハザード“ａ”を与えてデータがＤＥＳコード（Ｃ，ａ，ＤＡＴ）を伴うようにすることにより複雑にすることができる。
しかし、上述の手段は不正行為を阻止するのに必ずしも十分でない。例えば、所定のパラメータ（例えば温度）に予期しない影響を与えることにより発振器の周波数を不正行為に有利になるよう変化させることによって試験的な不正行為を試みることができる。
【００１６】
これを阻止するために、本発明では前記発振器の周波数をモニタする回路を設ける。
この回路は単安定回路  １００を基礎とする。この回路のスイッチング周期Ｔ中における発振器１０のパルス数を計数する。計数値が適正でない場合には、無効情報を発生させることができる。この回路から２つのパルスが発生し、初めのパルスが周期Ｔの開始を信号し、次のパルスがその終りを信号する。
モニタリングはＲＯＭに記憶されているプログラムに基づいてマイクロプロセッサ５５により制御することができる。
【００１７】
この場合、所定の瞬時にインタフェース９０を通りＩ２  Ｃバスを経て送られた信号が単安定回路  １００をトリガし、この回路１００  がクロック回路２０にパルスを供給する。このパルスにはカウンタ／分周器１５により決定された時刻をメモリ２２に記憶させるコマンドが付加される。周期Ｔ後に、第２のパルスが発生し、このパルスが第２の内容（時刻）をメモリ２２に記憶させる。次に、２つの内容が互いに引算され、その結果が  ＥＥＰＲＯＭ  ６１に記憶されている標準値と比較される。この引算の結果が許容精度を考慮に入れて許容範囲てあればクロック回路は正しいとみなされ、そうでなければ無効情報が  ＥＥＰＲＯＭ  に記憶される。クロック回路の使用を管理する回路はこの無効情報の有無を検証してこの回路により供給される値の信頼性を確かめる必要がある。
【００１８】
メモリ６１に記憶する標準値は標準化により得られたものとする。この標準化は、周期Ｔが単安定回路ごとに相違し得るがその精度は回路ごとに同一であるために必要である。
【図面の簡単な説明】
【図１】本発明ゲーム装置用クロック回路の一例の回路図である。
【図２】本発明クロック回路の変形例の部分回路図である。
【符号の説明】
１  クロック回路
１０，  １２    発振器
１５  カウンタ／分周回路
２０    クロック用ＩＣ
２２  ＲＡＭ
２４  アドレス手段
３０  Ｉ２  Ｃインタフェース
３２    論理素子
５０  保護回路用ＩＣ
５５    マイクロプロセッサ
５７    ＲＡＭ
５９    ＲＯＭ
６１    ＥＥＰＲＯＭ
６５，  ６６    アクセスアセンブリ
７０，  ７２    電圧源
７３，  ７４    電源端子
８０，  ８３    モニタ回路
９０    インタフェース回路
１００    単安定回路
【図１】
0003577328.tif 000002
【図２】
0003577328.tif 000003