【事件の表示】
　特願２００３−１６２９１７「適応デッドタイムを有するＭＯＳゲート回路」拒絶査定不服審判事件〔平成１６年　６月１０日出願公開、特開２００４−１６６２０７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
 　本件出願は、平成１５年６月６日（パリ条約に基づく優先権主張２００２年６月６日、米国）の出願であって、平成１８年３月１日に手続補正がされたが、同年３月２０日付けで拒絶査定され、同年６月１６日に審判請求がなされるとともに手続補正がされたものである。 
 　 
 ２．平成１８年６月１６日付け手続補正についての補正却下の決定 
 　 
 ［補正却下の決定の結論］ 
 　平成１８年６月１６日付け手続補正を却下する。 
 　 
 ［理由］　 
 （１）本件補正 
 　本件補正は、明細書の特許請求の範囲について、次のように補正しようとするものである。 
 （補正前） 
　「【請求項１】
　複数のゲートスイッチと、
　該ゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路とを備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とするＭＯＳゲート回路。
　　【請求項２】
　前記ドライバ回路は、前記ゲートスイッチに対して各々割り当てられ電気的に結合された複数のＡＮＤ論理構成要素を備え、該ＡＮＤ論理構成要素の各々は、個々の前記導電性検出回路の一方の出力信号に電気的に結合された第１の入力を備え、前記ＡＮＤ論理構成要素の各々は、制御入力に電気的に結合された第２の入力を備えることを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項３】
　前記複数のゲートスイッチは、互いに直列に電気的に結合された第１のゲートスイッチと第２のゲートスイッチとを備え、前記ゲートスイッチの各々は、ゲート、ソース及びドレイン電極を備え、
　前記ドライバ回路は、
　前記第１のゲートスイッチに対して電気的に結合され割り当てられた第１のＡＮＤ論理構成要素と、
　前記第２のゲートスイッチに対して電気的に結合され割り当てられた第２のＡＮＤ論理構成要素と、
　出力と正入力及び負入力とを有し、前記正入力は、前記第１のゲートスイッチの前記ゲート電極に電気的に結合され、前記負入力は、第１の基準電圧に電気的に結合された第１のコンパレータと、
　前記出力と前記正入力及び前記負入力とを有し、前記正入力は、前記第２のゲートスイッチの前記ゲート電極に電気的に結合され、前記負入力は、第２の基準電圧に電気的に結合された第２のコンパレータとを備え、
　前記第１のコンパレータの前記出力は、前記第２のＡＮＤ論理構成要素に電気的に結合され、前記第２のコンパレータの前記出力は、前記第１のＡＮＤ論理構成要素に電気的に結合され、ハイサイド（上側）制御入力が、前記第１のＡＮＤ論理構成要素に電気的に結合され、ローサイド（下側）制御入力が、前記第２のＡＮＤ論理構成要素に電気的に結合されることを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項４】
　前記複数のゲートスイッチは、エピタキシャル層と、該エピタキシャル層内に配置された付加的な拡散領域と、該付加的な拡散領域に電気的に結合されたセンス電極とを有する少なくとも１つのＩＧＢＴスイッチを含み、前記割り当てられたゲートスイッチが前記導電状態にあるか否かに関する前記特性には前記センス電極の電圧が含まれることを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項５】
　前記ＩＧＢＴスイッチに割り当てられた前記導電性検出回路は、前記センス電極の前記電圧を前記ＩＧＢＴのドレイン電圧と比較して、該ＩＧＢＴスイッチが導電状態にあるか否かを検出することを特徴とする請求項４に記載のＭＯＳゲート回路。
　　【請求項６】
　前記ゲートスイッチは、ＭＯＳＦＥＴ、ＩＧＢＴ及びＧＴＯサイリスタのうちの少なくとも１つを含むことを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項７】
　複数のゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路を備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とする複数のゲートスイッチの制御回路。
　　【請求項８】
　連続して導電するが同時には導電しないように構成された第１及び第２の直列接続されたＭＯＳゲートデバイスを制御するための適応デッドタイム回路であって、
　前記ＭＯＳゲートデバイスに結合された第１及び第２のモニタ回路であって、該モニタ回路は、前記第１及び第２のＭＯＳゲートデバイスが逆電圧に耐えられることに関する特性の測定値に応答して個々の出力信号を生成するように構成され、前記第１及び第２のモニタ回路の前記出力信号は、前記ＭＯＳゲートデバイスのゲート電極に各々接続され、該ＭＯＳゲートデバイスのターンオンを、前記第１及び第２のＭＯＳゲートデバイスの同時導電を防止して該ＭＯＳゲートデバイスの連続導電間のデッドタイムを最小限にするようにしたもので、
　前記モニタ回路の各々は、前記各々のＭＯＳゲートデバイスのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記各々のＭＯＳゲートデバイスが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とする適応デッドタイム回路。
　　【請求項９】
　ある導電型を有する基板と、
　該基板の底面に配置されたドレイン電極と、
　前記基板上に配置され、該基板の導電型と反対の導電型を有するエピタキシャル層と、
　該エピタキシャル層内に配置され、前記基板の導電型と同じ導電型を有する少なくとも１つの本体拡散領域と、
　前記本体拡散領域内に配置され、前記エピタキシャル層の導電型と同じ導電型を有する少なくとも１つのソース拡散領域と、
　前記ＩＧＢＴデバイスを制御するためのゲート電極と、
　前記本体拡散領域と前記ソース拡散領域とに電気的に結合されたソース電極と、
　前記エピタキシャル層内に配置され、前記基板の導電型と同じ導電型を有する付加的な拡散領域であって、前記ＩＧＢＴ内の縦型バイポーラ配置のコレクタ領域を形成する付加的な拡散領域と、
　前記付加的な拡散領域に電気的に結合されたセンス電極とを備え、
　前記エピタキシャル層内の少数キャリアの存在が、前記センス電極の電圧に基づいて検出されるようにしたことを特徴とするＩＧＢＴデバイス。
　　【請求項１０】
　少なくとも１つのゲートスイッチが導電することなく、再印加電圧を維持することができるか否かを検出するステップと、
　前記少なくとも１つの前記ゲートスイッチが導電することなく、前記再印加電圧を維持することができない場合に、前記複数のゲートスイッチの同時導電を自動的に防止するステップと、
　前記ゲートスイッチに各々電気的に結合された複数の導電性検出回路を提供する検出ステップであって、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出し、
　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するステップであって、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とする複数のゲートスイッチの同時導電防止方法。」
  　 
 （補正後） 
　「【請求項１】　複数のゲートスイッチと、
　該複数のゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路とを備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記複数のゲートスイッチは、エピタキシャル層と、該エピタキシャル層内に配置された付加的な拡散領域と、該付加的な拡散領域に電気的に結合されたセンス電極とを有する少なくとも１つのＩＧＢＴスイッチを含み、前記割り当てられたゲートスイッチが前記導電状態にあるか否かに関する前記特性には前記センス電極の電圧が含まれることを特徴とするＭＯＳゲート回路。
　　【請求項２】　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達することを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項３】　前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とする請求項２に記載のＭＯＳゲート回路。
　　【請求項４】　前記ドライバ回路は、前記ゲートスイッチに対して各々割り当てられ電気的に結合された複数のＡＮＤ論理構成要素を備え、該ＡＮＤ論理構成要素の各々は、個々の前記導電性検出回路の一方の出力信号に電気的に結合された第１の入力を備え、前記ＡＮＤ論理構成要素の各々は、制御入力に電気的に結合された第２の入力を備えることを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項５】　前記複数のゲートスイッチは、互いに直列に電気的に結合された第１のゲートスイッチと第２のゲートスイッチとを備え、前記ゲートスイッチの各々は、ゲート、ソース及びドレイン電極を備え、
　前記ドライバ回路は、
　前記第１のゲートスイッチに対して電気的に結合され割り当てられた第１のＡＮＤ論理構成要素と、
　前記第２のゲートスイッチに対して電気的に結合され割り当てられた第２のＡＮＤ論理構成要素と、
　出力と正入力及び負入力とを有し、前記正入力は、前記第１のゲートスイッチの前記ゲート電極に電気的に結合され、前記負入力は、第１の基準電圧に電気的に結合された第１のコンパレータと、
　前記出力と前記正入力及び前記負入力とを有し、前記正入力は、前記第２のゲートスイッチの前記ゲート電極に電気的に結合され、前記負入力は、第２の基準電圧に電気的に結合された第２のコンパレータとを備え、
　前記第１のコンパレータの前記出力は、前記第２のＡＮＤ論理構成要素に電気的に結合され、前記第２のコンパレータの前記出力は、前記第１のＡＮＤ論理構成要素に電気的に結合され、ハイサイド（上側）制御入力が、前記第１のＡＮＤ論理構成要素に電気的に結合され、ローサイド（下側）制御入力が、前記第２のＡＮＤ論理構成要素に電気的に結合されることを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項６】　前記ＩＧＢＴスイッチに割り当てられた前記導電性検出回路は、前記センス電極の前記電圧を前記ＩＧＢＴのドレイン電圧と比較して、該ＩＧＢＴスイッチが導電状態にあるか否かを検出することを特徴とする請求項５に記載のＭＯＳゲート回路。
　　【請求項７】　前記複数のゲートスイッチは、ＭＯＳＦＥＴ、ＩＧＢＴ及びＧＴＯサイリスタのうちの少なくとも１つを含むことを特徴とする請求項１に記載のＭＯＳゲート回路。
　　【請求項８】　複数のゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路を備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記複数のゲートスイッチは、エピタキシャル層と、該エピタキシャル層内に配置された付加的な拡散領域と、該付加的な拡散領域に電気的に結合されたセンス電極とを有する少なくとも１つのＩＧＢＴスイッチを含み、前記割り当てられたゲートスイッチが前記導電状態にあるか否かに関する前記特性には前記センス電極の電圧が含まれることを特徴とする複数のゲートスイッチの制御回路。
　　【請求項９】　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達することを特徴とする請求項８に記載の複数のゲートスイッチの制御回路。
　　【請求項１０】　連続して導電するが同時には導電しないように構成された第１及び第２の直列接続されたＭＯＳゲートデバイスを制御するための適応デッドタイム回路であって、
　前記ＭＯＳゲートデバイスに結合された第１及び第２のモニタ回路であって、該モニタ回路は、前記第１及び第２のＭＯＳゲートデバイスが逆電圧に耐えられることに関する特性の測定値に応答して個々の出力信号を生成するように構成され、前記第１及び第２のモニタ回路の前記出力信号は、前記ＭＯＳゲートデバイスのゲート電極に各々接続され、該ＭＯＳゲートデバイスのターンオンを、前記第１及び第２のＭＯＳゲートデバイスの同時導電を防止して該ＭＯＳゲートデバイスの連続導電間のデッドタイムを最小限にするようにしたもので、
　前記ＭＯＳゲートデバイスの少なくとも１つは、エピタキシャル層と、該エピタキシャル層内に配置された付加的な拡散領域と、該付加的な拡散領域に電気的に結合されたセンス電極とを有する少なくとも１つのＩＧＢＴスイッチを含み、前記割り当てられたゲートスイッチが前記導電状態にあるか否かに関する前記特性には前記センス電極の電圧が含まれることを特徴とする適応デッドタイム回路。
　　【請求項１１】　ある導電型を有する基板と、
　該基板の底面に配置されたドレイン電極と、
　前記基板上に配置され、該基板の導電型と反対の導電型を有するエピタキシャル層と、　該エピタキシャル層内に配置され、前記基板の導電型と同じ導電型を有する少なくとも１つの本体拡散領域と、
　前記本体拡散領域内に配置され、前記エピタキシャル層の導電型と同じ導電型を有する少なくとも１つのソース拡散領域と、
　前記ＩＧＢＴデバイスを制御するためのゲート電極と、
　前記本体拡散領域と前記ソース拡散領域とに電気的に結合されたソース電極と、
　前記エピタキシャル層内に配置され、前記基板の導電型と同じ導電型を有する付加的な拡散領域であって、前記ＩＧＢＴ内の縦型バイポーラ配置のコレクタ領域を形成する付加的な拡散領域と、
　前記付加的な拡散領域に電気的に結合されたセンス電極とを備え、
　前記エピタキシャル層内の少数キャリアの存在が、前記センス電極の電圧に基づいて検出されるようにしたことを特徴とするＩＧＢＴデバイス。
　　【請求項１２】　少なくとも１つのゲートスイッチが導電することなく、再印加電圧を維持することができるか否かを検出するステップと、
　前記少なくとも１つの前記ゲートスイッチが導電することなく、前記再印加電圧を維持することができない場合に、前記複数のゲートスイッチの同時導電を自動的に防止するステップと、
　前記ゲートスイッチに各々電気的に結合された複数の導電性検出回路を提供する検出ステップであって、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出し、
　前記複数のゲートスイッチは、エピタキシャル層と、該エピタキシャル層内に配置された付加的な拡散領域と、該付加的な拡散領域に電気的に結合されたセンス電極とを有する少なくとも１つのＩＧＢＴスイッチを含み、前記割り当てられたゲートスイッチが前記導電状態にあるか否かに関する前記特性には前記センス電極の電圧が含まれることを特徴とする複数のゲートスイッチの同時導電防止方法。」
　
　補正前の請求項１〜６は「ＭＯＳゲート回路」、請求項７は「複数のゲートスイッチの制御回路」、請求項８は「適応デッドタイム回路」、請求項９は「ＩＧＢＴデバイス」、請求項１０は「複数のゲートスイッチの同時導電防止方法」に関する発明であるのに対して、補正後の請求項１〜７は「ＭＯＳゲート回路」、請求項８、９は「複数のゲートスイッチの制御回路」、請求項１０は「適応デッドタイム回路」、請求項１１は「ＩＧＢＴデバイス」、請求項１２は「複数のゲートスイッチの同時導電防止方法」に関する発明である。
　本件補正が、特許法第１７条の２第４項第１号の請求項の削除を目的とするものでないことは明らかである。
　そこで、本件補正が、同第２号の特許請求の範囲の減縮を目的とするものに該当するかについて検討する。
　「ＭＯＳゲート回路」及び「複数のゲートスイッチの制御回路」に関する発明については、本件補正により請求項数が増加しており、本件補正が特許請求の範囲の減縮に当たらないことは明らかである。
　また「適応デッドタイム回路」に関する発明（補正前の請求項８、補正後の請求項１０）については、補正前の「前記モニタ回路の各々は、前記各々のＭＯＳゲートデバイスのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記各々のＭＯＳゲートデバイスが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されること」という事項が削除されており、本件補正が特許請求の範囲の減縮に当たらないことは明らかである。
　したがって、本件補正は同第２号の特許請求の範囲の減縮を目的とするものではない。
　また、本件補正が同第３号の明りょうでない記載の釈明を目的とするものであるとも、同第４号の誤記の訂正を目的とするものであるとも認められない。 
 　 
 （３）むすび 
 　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであり、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
 　 
 ３．本願発明について 
（１）本願発明 
 　平成１８年６月１６日付けの手続補正は上記のとおり却下されたので、本願請求項７に係る発明（以下、「本願発明」という。）は、平成１８年３月１日付けで補正された明細書の記載からみて、その特許請求の範囲の請求項７に記載された次のとおりのものである。 
　「複数のゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路を備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチのゲートソース間の電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するもので、前記基準電圧は、前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択されることを特徴とする複数のゲートスイッチの制御回路。」
　 
 （２）引用例発明 
 　原査定の拒絶の理由に引用された特開平３−１６９２７３号公報（以下、「引用例」という。）には、図面と共に次の記載がある。 
　
　イ．「〔産業上の利用分野〕
　この発明は高電位電源端子と低電位電源端子との間にトーテムポール接続されたスイッチングデバイスを駆動するためのスイッチングデバイス駆動回路に関する。」（２頁左上欄１〜５行）
　
　ロ．「〔作用〕
　この発明における第１，第２のモニタ手段は、第１，第２のスイッチングデバイスのオン／オフ状態をモニタして第１、第２のモニタ信号をそれぞれ与える。第１の駆動手段は、第２のモニタ信号が第２のスイッチングデバイスのオフ状態を示しかつ指令信号付与手段からの第１の指令信号が第１のスイッチングデバイスのオンを指示しているときに、第１のスイッチングデバイスをオンさせるための第１の駆動信号を該第１のスイッチングデバイスに与え、第２の駆動手段は、第１のモニタ信号が第１のスイッチングデバイスのオフ状態を示しかつ指令信号付与手段からの第２の指令信号が第２のスイッチングデバイスのオンを指示しているときに、第２のスイッチングデバイスをオンさせるための第２の駆動信号を該第２のスイッチングデバイスに与える。このようにして、第１，第２の駆動手段は、第１，第２のモニタ信号に基づき、第１，第２のスイッチングデバイスが同時にオンとなることがないように第１，第２のスイッチングデバイスを駆動する。」（３頁左下欄８行〜右下欄８行）
　
　ハ．「〔実施例〕
　第１図はこの発明によるスイッチングデバイス駆動回路の一実施例を示すブロック図である。この回路では、第１２図の回路と同様に、高電位電源端子Ｐと低電位電源端子Ｎとの間にトーテムポール接続された１相のパワースイッチングデバイス２Ｕ，２Ｌのみを図示している。
　第１図を参照して、オン／オフ指令信号発生部７はパワースイッチングデバイス２Ｕ，２Ｌのオン／オフを指示するための指令信号を発生して、入力端子８Ｕ，８Ｌにそれそれ与える。入力端子８Ｕ，８Ｌに与えられた指令信号は判定回路１２Ｕ，１２Ｌにそれぞれ入力される。モニタ回路１３Ｕ，１３Ｌはパワースイッチングデバイス２Ｕ，２Ｌのオン／オフ状態をそれそれモニタする。上アーム側のモニタ回路１３Ｕの出力はレベルシフト回路１４でレベルシフトダウンされて下アーム側の判定回路１２Ｌに入力され、下アーム側のモニタ回路１３Ｌの出力は直接に上アーム側の判定回路１２Ｕに入力される。レベルシフト回路１４として、例えば第１４図に示すようなフォトカプラ１１が用いられてもよい。」（３頁右下欄９行〜４頁左上欄１０行） 
　
　ニ．「第２図は第１図におけるパワースイッチングデバイス２Ｕ，２ＬとしてＩＧＢＴ６Ｕ，６Ｌを用い、判定回路１２Ｕ，１２ＬとしてＡＮＤゲート１５Ｕ，１５Ｌを用い、かつモニタ回路１３Ｕ，１３Ｌとしてインバータ１６Ｕ，１６Ｌを用いた場合の実施例を示すブロック図である。以下、第２図の回路の動作を第３図のタイミングチャートを参照しつつ説明する。
　時刻ｔ１に、入力端子８Ｌに与えられる指令信号Ｓ１Ｌが下アーム側のＩＧＢＴ６Ｌのオンを指示する”ハイ”からオフを指示する”ロウ”に立下がり、同時に、入力端子８Ｕに与えられる指令信号Ｓ１Ｕが上アーム側のＩＧＢＴ６Ｕのオフを指示する”ロウ”からオンを指示する”ハイ”に立ち上ったとする。指令信号Ｓ１Ｌの“ロウ”に応答して、ＡＮＤゲート１５Ｌの出力である駆動信号Ｓ３Ｌは”ロウ”に立下り、これによりＩＧＢＴ６Ｌのゲート電圧ＶＧＬ（エミッタ電圧ＶＥＬを基準とした値）は低下し始める。インバータ１６ＬはＩＧＢＴ６Ｌのオン／オフ状態をモニタするためにゲート電圧ＶＧＬを入力している。ゲート電圧ＶＧＬがＩＧＢＴ６Ｌのしきい電圧ＶＴＨ（６Ｌ）よりも低下する時刻ｔ２にＩＧＢＴ６Ｌはターンオフする。インバータ１６Ｌのしきい電圧ＶＴＨ（１６Ｌ）はＩＧＢＴ６Ｌのしきい電圧ＶＴＨ（ＧＬ）よりも低く設定してある。ＩＧＢＴ６Ｌがターンオフした後、時刻ｔ３にゲート電圧ＶＧＬがインバータ１６Ｌのしきい電圧ＶＴＨ（１６Ｌ）よりも低下すると、インバータ１６Ｌの出力であるモニタ信号Ｓ２Ｌが“ロウ”から”ハイ”に立上る。
　いまＡＮＤゲート１５Ｕには”ハイ”の指令信号Ｓ１Ｕが入力されているので、もう一方の入力であるモニタ信号Ｓ２Ｌが”ハイ”になると、ＡＮＤゲート１５Ｕの出力である駆動信号Ｓ３Ｕは”ロウ”から”ハイ”に立上る。これに応答して、ＩＧＢＴ６Ｕのゲート電圧ＶＧＵ（エミッタ電圧ＶＥＵを基準とした値）は上昇し始める。そして、ゲート電圧ＶＧＵがインバータ１６Ｕのしきい電圧ＶＴＨ（１６Ｕ）を越える時刻ｔ４にインバータ１６Ｕの出力であるモニタ信号Ｓ２Ｕは”ハイ”から“ロウ”に立上り、またゲート電圧ＶＧＵがＩＧＢＴ６Ｕのしきい電圧ＶＴＨ（６Ｕ）を越える時刻ｔ５にＩＧＢＴ６Ｕはターンオンする。
　このようにして、ＩＧＢＴ６ＬのターンオフとＩＧＢＴ６Ｕのターンオンとの間に時間幅ＴＲの休止時間が形成される。」（４頁右上欄１７行〜５頁左上欄２行）
　
　ホ．「第２図の実施例は種々の変形が可能である。その望ましい態様を以下に説明する。
　（ｉ）パワースイッチングデバイス２Ｕ（２Ｌ）として、上述したＩＧＢＴ６Ｕ（６Ｌ）の代りに、ＩＧＢＴと同様の電圧制御型のデバイス、例えば第４図に示すパワーＭＯＳＦＥＴ１７Ｕ（１７Ｌ）を用いてもよい。また、第５図に示すように、バイポーラトランジスタ１８Ｕ（１８Ｌ）を用いてもよい。第４図のパワーＭＯＳＦＥＴ１７Ｕ（１７Ｌ）のオン／オフ状態をモニタするには、例えば上述したＩＧＢＴ６Ｕ（６Ｌ）と同様に、ゲート電圧ＶＧＵ（ＶＧＬ）（ドレイン電圧ＶＤＵ（ＶＤＬ）を基準とした値）を第２図のインバータ１６Ｕ（１６Ｌ）で検出すればよい。また第５図のバイボーラトランジスタ１８Ｕ（１８Ｌ）のオン／オフ状態をモニタするには、例えば上述したＩＧＢＴ６Ｕ（６Ｌ）と同様に、ベース電圧ＶＢＵ（ＶＢＬ）（エミッタ電圧ＶＥＵ（ＶＥＬ）を基準とした値）を第２図のインバータ１６Ｕ（１６Ｌ）で検出すればよい。」（５頁右下欄１９行〜６頁左上欄１８行）
　
　ヘ．「（ｉｖ）モニタ回路１３Ｕ（１３Ｌ）として、インバータ１６Ｕ（１６Ｌ）の代わりに、第１０図に示すように比較器２６を用いてもよい。第１０図の比較器２６は、モニタ電圧ＶＭＯＮなどのモニタすべき電圧と、基準電圧源２７の予め設定された基準電圧Ｖｒｅｆとを入力し、モニタ電圧ＶＭＯＮが基準電圧Ｖｒｅｆを超えたか否かにより”ロウ”または”ハイ”のモニタ信号Ｓ２Ｕ（Ｓ２Ｌ）を導出する。」（６頁左下欄９〜１７行）　
　
　引用例のモニタ回路は、パワースイッチングデバイスのオン／オフ状態をモニタするものであり、インバータや比較器で構成されるものであるから、パワースイッチングデバイスに電気的に結合されたものといえる。
　また、引用例のモニタ回路は、複数のパワースイッチングデバイスにそれぞれ設けられているので、モニタ回路の各々はパワースイッチングデバイスに割り当てられたものであるといえる。
　引用例のスイッチングデバイス駆動回路は、上記ロの記載を参照すれば、複数のパワースイッチングデバイスが同時にオンすることがないように、パワースイッチングデバイスを駆動するものであり、複数のパワースイッチングデバイスの制御回路であるといえる。
　上記へには、モニタ回路として第１０図に示される比較器を用いてもよいと記載されている。
　そこで、スイッチングデバイス駆動回路のモニタ回路を比較器を用いて構成したものに着目すると、引用例には、
　「複数のパワースイッチングデバイスに各々電気的に結合された複数のモニタ回路を備え、該モニタ回路の各々が、割り当てられたパワースイッチングデバイスのオン／オフ状態をモニタするように構成されているスイッチングデバイス駆動回路とを備え、
　該スイッチングデバイス駆動回路は、前記割り当てられたスイッチングデバイスが同時にオンとなることがないように駆動するようにしたもので、
　前記モニタ回路の各々は、前記割り当てられたパワースイッチングデバイスからのモニタ電圧と予め設定された基準電圧を比較してモニタ信号を生成する比較器を備え、前記モニタ信号は、割り当てられたパワースイッチングデバイスのオン／オフ状態をモニタするものである複数のパワースイッチングデバイスの制御回路。」
の発明（以下、「引用例発明」という。）が開示されていると認められる。 
 　 
 （３）対比 
　本願発明と引用例発明とを対比する。
　引用例発明の「パワースイッチングデバイス」、「スイッチングデバイス駆動回路」は、本願発明の「ゲートスイッチ」、「ドライバ回路」にそれぞれ相当する。
　引用例発明の「割り当てられたパワースイッチングデバイスのオン／オフ状態をモニタするように構成されている」と、本願発明の「割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されている」との間に実質的な差異はない。したがって、引用例発明の「モニタ回路」は、本願発明の「導電性検出回路」に相当する。
　引用例発明の「前記割り当てられたスイッチングデバイスが同時にオンとなることがないように駆動するようにしたもの」と、本願発明の「前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもの」との間に実質的な差異はない。
　引用例発明の「前記割り当てられたパワースイッチングデバイスからのモニタ電圧」と本願発明の「前記割り当てられたゲートスイッチのゲートソース間の電圧」とは、「前記割り当てられたゲートスイッチからの電圧」である点で一致している。
　引用例発明の「割り当てられたパワースイッチングデバイスのオン／オフ状態をモニタするもの」と、本願発明の「前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するもの」との間に実質的な差異はない。したがって、引用例発明の「モニタ信号」は本願発明の「出力信号」に相当する。
　引用例発明の「比較器」と本願発明の「コンパレータ」とは、「前記割り当てられたゲートスイッチからの電圧」と「基準電圧」との差異に基づいて「出力信号」を生成するように構成されている点で共通している。
　　
 　したがって、本願発明と引用例発明とは
「複数のゲートスイッチに各々電気的に結合された複数の導電性検出回路を備え、該導電性検出回路の各々が、割り当てられたゲートスイッチの導電状態に関する特性を検出するように構成されているドライバ回路を備え、
　該ドライバ回路は、前記割り当てられたゲートスイッチが前記導電状態にある場合に、前記複数のゲートスイッチの同時導電を自動的に防止するようにしたもので、
　前記導電性検出回路の各々は、前記割り当てられたゲートスイッチからの電圧と基準電圧との差異に基づいて出力信号を生成するように構成されたコンパレータを備え、前記出力信号は、前記割り当てられたゲートスイッチが導電状態にあるか否かを伝達するものである複数のゲートスイッチの制御回路。」
である点で一致し、次の点で相違する。 
　
［相違点１］ 
　「前記割り当てられたゲートスイッチからの電圧」が、本願発明では、「ゲートスイッチのゲートソース間の電圧」であるのに対して、引用例発明では、「ゲートスイッチからのモニタ電圧」である点。
［相違点２］ 
　「基準電圧」が、本願発明では「前記割り当てられたゲートスイッチのターンオン閾値電圧未満となるように選択される」のに対し、引用例発明では、予め設定されたものである点。 
  　 
（４）判断
　本願発明と引用例発明とは、コンパレータを備える導電性検出回路について、割り当てられたゲートスイッチが導電状態にあるか否かを、割り当てられたゲートスイッチからの電圧を基準電圧と比較することにより検出するものである点で一致するものである。
　ゲートスイッチとしてＭＯＳＦＥＴが用いられることは通常のことであり、その場合には、ＭＯＳＦＥＴが導通状態であるか否かはＭＯＳＦＥＴのゲートソース間の電圧が所定の電圧、すなわちターンオン閾値電圧より高いかどうかにより決定されるものであることは、当業者の技術常識である。
　ＭＯＳＦＥＴを用いたゲートスイッチが導電状態にあるか否かを、ゲートスイッチのゲートソース間の電圧を基準電圧と比較することにより検出するようにすることは、当該技術常識を考慮すれば、格別のものとは認められず、また、その場合に、基準電圧が、割り当てられたゲートスイッチのターンオン閾値電圧未満とすることは、ゲートスイッチの導電状態の検出の確実性を考慮して当業者が適宜定める設計事項にすぎない。
　したがって、上記相違点１，２に係る構成を採用することは、当業者が容易に想到し得たものと認められる。
　また、本願発明の効果も引用例発明から当業者が予測し得る範囲のものである。 
 　 
（５）むすび 
 　以上のとおり、本願発明は、引用例発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。 
 　 
 　よって、結論のとおり審決する。