【手続補正書】
【提出日】平成27年1月29日(2015.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部と、
上記複数の不揮発性メモリ部のデータ書込／読出のための制御を行う制御部とを備え、
上記制御部は、
上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御するメモリ装置。
【請求項２】
上記制御部は、
上記下位ページに書き込みをするときは、上記複数の不揮発性メモリ部のうち、少なくとも２つの不揮発性メモリ部に同時にアクセスできる請求項１に記載のメモリ装置。
【請求項３】
上記複数ビットデータは２ビットである請求項１に記載のメモリ装置。  
【請求項４】
上記不揮発性メモリ部はＮＡＮＤ型フラッシュメモリである請求項１に記載のメモリ装置。
【請求項５】
１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部についてデータの読出／書込制御を行うメモリ制御装置であって、
上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御するメモリ制御装置。
【請求項６】
上記不揮発性メモリ部はＮＡＮＤ型フラッシュメモリである請求項５に記載のメモリ制御装置。
【請求項７】
１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部についてデータの読出／書込制御を行うメモリ制御方法であって、
上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御する
メモリ制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本開示のメモリ装置は、１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部と、上記複数の不揮発性メモリ部のデータ書込／読出のための制御を行う制御部とを備える。そして上記制御部は、上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本開示のメモリ制御装置は、１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部についてデータの読出／書込制御を行うメモリ制御装置であり、上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本開示のメモリ制御方法は、１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部についてデータの読出／書込制御を行うメモリ制御方法であり、上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
外部インターフェース８は、外部のホスト１０とコントローラ９との間で各種データの送受信を可能とするために設けられ、上記ホスト１０からのコマンド受信やデータの送受信等を行う。
上記ホスト１０から書込指示されたデータは、当該外部インターフェース８を介してバッファＲＡＭ７に一時蓄積された後、コントローラ９の制御により、データ線Ｌｄを介して所定の不揮発性２〜５のいずれかにに書き込まれる。
また、ホスト１０から不揮発性メモリ２〜５のいずれかに書き込まれたデータの読出指示があった場合、コントローラ９の制御により該当する不揮発性メモリからの読出データがデータ線Ｌｄを介してバッファＲＡＭ７に一時蓄積された後、外部インターフェース８を介して上記ホスト機器に対して送出される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
メモリセルＭＴは直列に接続され、両端を選択ゲートトランジスタＳＴで挟んだ構成となっている。この構成をＮＡＮＤ列と呼ぶ。ここでは、各ＮＡＮＤ列はｍ個のメモリセルＭＴが直列に接続されて構成されている。各ＮＡＮＤ列の一端はドレイン側選択ゲート線ＳＧ０に接続された選択ゲートトランジスタＳＴ１０〜ＳＴ１ｎを介してビット線ＢＬ０〜ＢＬｎに、他端はソース側選択ゲート線ＳＧＬに接続された選択ゲートトランジスタＳＴ２０〜ＳＴ２ｎを介して共通ソース線ＳＬに接続されている。ＮＡＮＤ列の各々のメモリセルＭＴの制御ゲートは、ワード線ＷＬ０〜ＷＬｍに接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
なお本技術は以下のような構成も採ることができる。
（１）１つのメモリセルに複数ビットデータを記録でき、書き込み制御単位としての複数の上記メモリセルに対応して、上記複数ビットデータのビット数に相当する数のページを有する複数の不揮発性メモリ部と、
上記複数の不揮発性メモリ部のデータ書込／読出のための制御を行う制御部とを備え、
上記制御部は、
上記複数の不揮発性メモリ部のうち、１の不揮発性メモリ部にデータの書き込みを行う場合、下位ページから上位ページに向かって順にページ単位で書き込むとともに、下位ページに書き込むときには他の不揮発性メモリ部の何れかの領域に同じタイミングで上記下位ページに書き込むべきデータを書き込むように制御するメモリ装置。
（２）上記制御部は、
上記下位ページに書き込みをするときは、上記複数の不揮発性メモリ部のうち、少なくとも２つの不揮発性メモリ部に同時にアクセスできる上記（１）に記載のメモリ装置。
（３）上記複数ビットデータは２ビットである（１）又は（２）に記載のメモリ装置。  （４）上記不揮発性メモリ部はＮＡＮＤ型フラッシュメモリである上記（１）乃至（３）のいずれかに記載のメモリ装置。