(57)【特許請求の範囲】
【請求項１】
所定の領域にアプリケーションプログラム、遊技機の機種毎の識別コード及び暗号化識別コード並びにアプリケーションプログラム、識別コード、暗号化識別コードに基づき算出されたチェックコードが記憶された内蔵ＲＯＭと、ユーザープログラム用のデータが書き込まれた外部からのデータ書き換えを禁止させた内蔵ＲＡＭと、外部から送信された認識コードに基づきそれが正しいか否かをチェックすると共に認識コードが一致した場合に内蔵ＲＯＭに書かれたプログラムが認定を受けたものか否かについて内蔵ＲＯＭを走査してチェックコードの算出と内蔵ＲＯＭに記憶されたチェックコードとの比較を行なう識別回路と、内蔵ＲＯＭに書かれたアプリケーションプログラム及びユーザーデータに基づき遊技プログラムを実行するための中央処理装置とからなり、前記識別回路が外部入出力用のＳＤ端子及びＣＰＵからの動作開始を示す信号を受信した時に自動的に作動するように構成された自己診断回路とを有し、該自己診断回路が、ＣＰＵからのフェッチ信号を受け所定のチェックパルスを発生する発生回路と、該発生回路から発信されたチェックパルスを出力回路、入力回路を介して入力されたパルスと直接入力されたパルスとを比較する比較回路とからなり、比較の結果パルスが一致しない時にＣＰＵをリセットするように構成された遊技機制御用マイクロコンピュータチップ。
【請求項２】
所定の領域にアプリケーションプログラム、遊技機の機種毎の識別コード及び暗号化識別コード並びにアプリケーションプログラム、識別コード、暗号化識別コードに基づき算出されたチェックコードが記憶された内蔵ＲＯＭと、ユーザープログラム用のデータが書き込まれた外部からのデータ書き換えを禁止させた内蔵ＲＡＭと、外部から送信された認識コードに基づきそれが正しいか否かをチェックすると共に認識コードが一致した場合に内蔵ＲＯＭに書かれたプログラムが認定を受けたものか否かについて内蔵ＲＯＭを走査してチェックコードの算出と内蔵ＲＯＭに記憶されたチェックコードとの比較を行なう識別回路と、内蔵ＲＯＭに書かれたアプリケーションプログラム及びユーザーデータに基づき遊技プログラムを実行するための中央処理装置とからなり、前記識別回路が外部入出力用のＳＤ端子及びＣＰＵからの動作開始を示す信号を受信した時に自動的に作動するように構成された自己診断回路とを有し、該自己診断回路が、ＣＰＵからのフェッチ信号を受け所定のチェックパルスを発生する発生回路と、該発生回路から発信されたチェックパルスをＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して接続された比較回路と、該比較回路の出力端子と接続されたリセット回路とからなり、前記チェックパルス発生回路の出力パルスが直接比較回路へ入力されるように構成され、前記比較回路がチェックパルス発生回路から直接入力されたパルスとＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して入力されたパルスとが一致した時に正常とし、不一致の時にリセット回路からリセット信号を出力するように構成された遊技機制御用マイクロコンピュータチップ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、遊技機械のパチンコ遊技機、回胴式遊技機、アレンジボール、ジャン球遊技機等に搭載されその遊技機制御に使用されるアプリケーションプログラム（機器制御プログラムやデータ）を起動するための半導体チップに関するもので、かかる半導体チップが認定後に法定基準外で作動するようなプログラムに改変されるのを防ぐことが可能なチップ及び改変されたチップの検査するための照合装置に関するものである。
【０００２】
パチンコ機械等の遊技機は、風俗営業法の規則に基づく国家公安委員会の規則に従い遊技機の認定及び型式の検定を受け合格しなければ販売することができない製品であり、マイクロプロセッサーを使用したものも第三者検査機関が行う型式試験に合格しなければならず、この型式合格を受けたものについて第三者監督機関に対して検定申請をし、検定合格した遊技機を市場に流通させることができ、またパチンコホール等で営業に供することができる仕組みとなっている。
【０００３】
そのため型式合格を受けた後に第三者が遊技機の基板を取り替えたり、チップを取り替えたり、マイクロプロセッサーを改造したり、マイクロプロセッサーのＲＯＭを書き換えたりする等の改造を行い、不正遊技機として使用されるケースが考えられ、型式合格後の改造を防止することが今日の課題となっている。
【０００４】
【従来技術】
従来のこの種の遊技機は、マイクロプロセッサーと一体となった回路を組み、電動役物を連続して作動させる装置や、電動役物等を電気的にコントロールするものや、回胴式遊技機において回転する回胴の回転制御するものなどが知られており、これらの回路では第三者検査機関の型式試験に合格したものは所定の確率で、利用者に勝利球を放出するように構成されている。また遊技機の場合アプリケーションプログラム及びデータは所定のアドレス領域内に格納することが義務付けられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、かかる従来のマイクロプロセッサーの場合は、型式試験に合格した後に第三者が回路内の制御プログラムやデータを改変しても型式試験合格製品と外見だけでは区別がつきにくく型式試験合格製品として取り扱われる可能性が高い。そのためかかる第三者による遊技機への不正行為を充分に阻止出来ないといった不都合がある。かかる不正を野放しにすれば、遊技者が不利益を被ると共に、型式合格製品を検査している公的第三者検査機関の信用も毀損されることになり、ひいては型式試験を行う意義が薄れてくるおそれがある。そこで本発明はかかる従来技術の欠点に鑑みなされたもので、遊技機に内蔵されるマイクロプロセッサーの不正改造を不可能にするための構成を設けると共に、遊技機内のマイクロプロセッサー内の内蔵ＲＯＭや制御回路にプログラムやデータの改竄等を防止するための機能を持たせることを目的とする。さらに第三者によりチップの端子に過度の電流が流され、回路が破壊された状況を自己検知し、装置の誤動作を防ぐことを目的とする。
【０００６】
従来のプログラムのチェックは、型式試験申請された時点で第三者検査機関が様々な角度からその内容の検討が慎重に行われるが、試験合格後は検査機関による管理を離れ、型式試験合格を受けたプログラムを搭載された遊技機は遊技機メーカーが第三者監督機関に対して検定申請し、この検定に合格した製品が遊技場へ出荷されている。従って、遊技機制御プログラムチェックは定期的に行われていないために、いつどの段階にて誰がチップの取り替え、プログラム改変等の不正が行っているかわからなかった。
【０００７】
【課題を解決するための手段】
すなわち、遊技機開発メーカーにしてみれば正規のプログラムが書き込まれたチップを組み込んで出荷しても、途中第三者が介在してプログラムを書き換えたり、ＲＯＭを改変されたりするため責任を負いかねる等の問題もある。これは一重に、ＲＯＭの改変が簡単に行われるからであり、第一に合格プログラムのＲＯＭの改変を防止することが不正を防止する上で重要と考えた。
【０００８】
第二に合格後のチップへのプログラムの書き込みに際してその作業を各開発メーカー側が別々に行うよりまとめて一つの公正な機関において行わせると共にその後のチップへの書き込みを禁止するような処理を施せばコスト面において安くなると共にチップの信頼性も高くなる。尚、公正な機関で書き込ませるのではなく、開発メーカーサイドで書き込むように構成しても良い。第三にＲＯＭを組み込んだ遊技機の不正に関してはこれを取り締まる警察等の第三者監督機関によりプログラムの内容が試験合格を受けたものか否か簡単に照合できるようにすれば、不正をする者も何時チェックされるかという不安が生じ、容易に不正をする危険を冒さないことになる。但し、チップに装着したＲＯＭに組み込まれたプログラムが型式申請合格品か否かを照合する装置の仕組みが簡単なものであったり、内部ソフトのセキュリティーが貧弱なものであると、照合装置では発見できないようにプログラムの改変又は回路の改変を行う恐れがある。そこで、マイクロコンピュータチップ内に書き込まれたＲＯＭ上のプログラムにさらに機器毎の識別コードを付与し、さらに特定の暗号化アルゴリズムにて暗号化した識別コードを付与し、またアドレス上のプログラム、識別コード及び暗号化識別コードを順次走査しながら所定のアルゴリズムにて算出したチェックコードを書き込んでおき、照合装置等でプログラム内容を検査する時にチップ内蔵ＲＯＭに書き込まれたチェックコードが合致しているか否かをチップ内に設けた照合回路にてチェックできるようにする。さらに外部装置によりチップ内の識別コード、暗号化識別コード及びチェックコード等のＲＯＭデータの内容を簡単に読み込みに行けないようにマイクロコンピュータチップ・照合装置間に認識コードを付与し、照合装置から送出された認識コードとチップの持つ認識コードとが一致した時にチップから照合装置に対して内蔵ＲＯＭ及びＲＡＭのデータを出力するようにした。
【０００９】
すなわち請求項１の発明は所定の領域にアプリケーションプログラム、遊技機の機種毎の識別コード及び暗号化識別コード並びにアプリケーションプログラム、識別コード、暗号化識別コードに基づき算出されたチェックコードが記憶された内蔵ＲＯＭと、ユーザープログラム用のデータが書き込まれた外部からのデータ書き換えを禁止させた内蔵ＲＡＭと、外部から送信された認識コードに基づきそれが正しいか否かをチェックすると共に認識コードが一致した場合に内蔵ＲＯＭに書かれたプログラムが認定を受けたものか否かについて内蔵ＲＯＭを走査してチェックコードの算出と内蔵ＲＯＭに記憶されたチェックコードとの比較を行なう識別回路と、内蔵ＲＯＭに書かれたアプリケーションプログラム及びユーザーデータに基づき遊技プログラムを実行するための中央処理装置とからなり、前記識別回路が外部入出力用のＳＤ端子及びＣＰＵからの動作開始を示す信号を受信した時に自動的に作動するように構成された自己診断回路とを有し、該自己診断回路が、ＣＰＵからのフェッチ信号を受け所定のチェックパルスを発生する発生回路と、該発生回路から発信されたチェックパルスを出力回路、入力回路を介して入力されたパルスと直接入力されたパルスとを比較する比較回路とからなり、比較の結果パルスが一致しない時にＣＰＵをリセットするように構成された遊技機制御用マイクロコンピュータチップの作動を停止させるように構成された遊技機制御用マイクロコンピュータチップである。
【００１０】
請求項２の発明は、自己診断回路が、ＣＰＵからのフェッチ信号を受け所定のチェックパルスを発生する発生回路と、該発生回路から発信されたチェックパルスをＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して接続された比較回路と、該比較回路の出力端子と接続されたリセット回路とからなり、前記チェックパルス発生回路の出力パルスが直接比較回路へ入力されるように構成され、前記比較回路がチェックパルス発生回路から直接入力されたパルスとＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して入力されたパルスとが一致した時に正常とし、不一致の時にリセット回路からリセット信号を出力するように構成された遊技機制御用マイクロコンピュータチップである。
【００１１】
【作用】
本発明にかかるマイクロコンピュータチップでは、識別手段は内蔵ＲＯＭにアクセスしプログラム、識別コード及び暗合化識別コードを順次走査しながら所定のアルゴリズムに従いチェックコードを算出し、さらに内蔵ＲＯＭに記憶された算出済みチェックコードとの比較照合を行う。照合の結果の如何を問わず中央処理装置においてアプリケーションプログラムが実行された場合において不正アドレス実行禁止制御回路がプログラムの実行アドレスを監視しており、プログラムが内蔵ＲＯＭ以外のからのプログラムなどの実行をしようとした時に禁止される。また本発明にかかるチップでは、自己診断回路が組み込まれているので、第三者が不正にＳＤ端子から過度の電流を流し回路破壊を行った場合に、事前にその状態を検知し、かかる破壊されたチップ実装の遊技機が作動するのを停止させる。すなわち、ＣＰＵからフェッチ信号を受信すると作動を初め、チェックパルス発生回路からチェックパルスを発生する。発生されたチェックパルスを出力回路、入力回路を介して入力されたパルスと直接入力されたパルスとを比較回路により比較される。その結果チェックパルスが一致しない場合にはＣＰＵはリセットされ、遊技機の作動を停止される。
【００１３】
請求項２の発明では、ＣＰＵからフェッチ信号を受信すると作動を初め、チェックパルス発生回路からチェックパルスを発生する。発生されたチェックパルスはＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して比較回路に入力され、他方チェックパルス発生回路のチェックパルスは直接比較回路にも入力される結果、比較回路は直接入力されたチェックパルスとＯＲ回路、出力端子、出力回路、入力回路、入力端子を介して入力されたチェックパルスが一致するか否かを判断する。通常過度の電流がＳＤ端子に流された場合にはＯＲ回路、出力端子、出力回路、入力回路又は入力端子が破壊されているためにチェックパルスは比較回路に入力されないので不一致となり、該比較回路はリセット回路に対してリセット信号を発信する。この結果遊技機は、動作せずに終了する。
【００１４】
【実施例】
以下に本発明を図示された実施例に従って詳細に説明する。本発明にかかる遊技機制御用マイクロコンピュータチップ及びそのチップ内の不正プログラム検出のための照合装置が考える運用方式は図１に示すようにＩＣメーカーにより生産されたＥＰＲＯＭ内蔵のチップ（開発用チップ）が遊技機用マイクロコンピュータチップメーカーより遊技機開発メーカーに卸され、開発メーカーは当該ＥＰＲＯＭ内蔵チップを用いて法律に適合した範囲内で遊技機制御用をプログラムを作成し、これを遊技機の第三者検査機関に提出して型式試験申請を行わせる。検査機関はチップ内蔵ＥＰＲＯＭにかかれたプログラムが適正なものか否かを試験し、試験結果（合格か否か）を開発メーカーに通知する。試験に合格したＲＯＭデータは検査機関からマイクロコンピュータチップメーカーに対して適合ＲＯＭデータとして流され、そこで各ＲＯＭに対して個々の機種に対応した識別コード（許可日等のデータや暗号化キーコードの選択番号を含む）と所定の暗号化アルゴリズム（例えばフィールエイト）により暗号化処理が施された識別コードとＲＯＭに記載されるプログラム、識別コード及び暗号化識別コードに基づき算出されるチェックコードが付与される。第三者検査機関は、合格した機種とそれに付与された識別番号の対応表を作成する。そして適合ＲＯＭデータと識別コードは例えば公的なＲＯＭ書き込み機関（開発メーカーの書き込み機関でも良い）に流され、ＲＯＭ書き込み機関はＩＣメーカー（又はチップメーカー）から量産用の再書き込み禁止ＲＯＭ（例えばヒューズＲＯＭ）内蔵チップ（量産用チップ）の提供を受け、所定の書式にて型式試験に合格したＲＯＭデータならびに識別コード及び暗号化識別コードを書き込むと共にＲＯＭに再書き込み禁止の処理を施す。
【００１５】
次にＲＯＭ書き込み機関から型式試験合格ＲＯＭデータ、識別コード及び暗号化識別コード等が書き込まれた再書き込み禁止のＲＯＭ内蔵のチップが納品され、納品されたチップに基づき開発メーカーは遊技機を生産し、これを第三者監督機関に検定申請し、検定試験に合格した遊技機がパチンコホールに納品され営業に用いられる。パチンコホール側は、かかる検定合格した製品を用いて営業を行う為に監督機関に認定申請を行い営業が許可される。一方営業状況を検査する立場にある第三者監督機関には、チップ内のＲＯＭの内容を照合することが可能な照合装置が提供され、第三者監督機関の係官がパチンコホールに出向き遊技機に組み込まれたチップについて照合装置を用いて簡単にチップ内蔵ＲＯＭの内容の検査（照合）を行うことができる。
【００１６】
照合するチップのデータ及び照合システムの概要は図２に示す通りであり、マイクロコンピュータチップ内蔵の再書き込み禁止ＲＯＭには、遊技プログラム、マイクロコンピュータチップ開発メーカーが付した識別コード、所定の暗号キーコードに基づき例えばフィールエイト、循環冗長検査等の暗号化手順に従い暗号化された暗号化識別コードと、遊技プログラム、識別コード、暗号化識別コードに基づき所定のアルゴリズムにて算出されたチェックコード並びにチェックコードが一致しなかった時に照合装置に対してエラー表示させるためのエラーコード（例えば識別番号又は暗号化識別番号とはフォーマットが異なるデータ）が書き込まれており、照合装置にはチップ内蔵ＲＯＭから読み込んだ識別コード及び暗号化識別コードデータの中の暗号化識別コードを復調し、前述識別コードと比較することによりＲＯＭデータの内容の照合するように構成されている。そして識別コードが照合の結果一致している時にはＯＫ表示を、不一致のときはＮＧ表示をする。また内蔵ＲＯＭから読み込んだ識別番号は、照合装置のＬＣＤに表示され、係官が機種の識別番号を目視することができる。さらに照合装置は送出されたマイクロコンピュータチップ内蔵のＲＡＭの内容をＲＡＭデータとして印字する。
【００１７】
具体的には、遊技機の制御プログラムは遊技機１の裏面に遊技機制御基板２が装着されており、該遊技機基板２のチップ端子に照合装置３の接続端子４を直接接続できるように構成されている（図３）。本実施例では遊技機基板２に設置されるマイクロコンピュータチップは図４のブロック図で示すような構成からなる。
【００１８】
図４において５は、遊技機プログラムの実行・制御を行う中央処理装置（ＣＰＵ）であり、ＣＰＵ５に動作に必要なクロックを発生するクロックジェネレータ６と接続されている。ＣＰＵ５は各種バスを介して外部の各種データを入力または外部へ出力するためのパラレル入出力ポートと、遊技用のアプリケーションプログラム、照合用の識別コード、それを所定の暗号化キーコードに基づき暗号化した照合用の識別コード、エラーコードならびにアプリケーションプログラム、識別コード及びエラーコードから所定のアルゴリズム（フィールエイト、循環冗長検査）により算出されたチェックコードが書かれた再書き込み禁止内蔵ＲＯＭ７と、遊技制御用のデータを一時保存するための内蔵ＲＡＭ８と、外部装置から入力された認識コードに基づきこれが合致していたときに後述する手順にてＲＯＭ７データのチェックコードの算出及び予め内蔵ＲＯＭ７に書かれたチェックコードとの比較を行い、その後にＲＯＭ７データの内容（識別コード及び暗号化識別コード又はエラーコード）及びＲＡＭ８データの内容を外部装置に出力する識別手段としての識別回路９と、時間を設定し各種タイミングを制御するカウンタ・タイマ回路10と、ＣＰＵの異常動作を監視するウオッチドグタイマ（ＷＤＴ）12と、内蔵ＲＯＭ７以外からのプログラムの実行を禁止する不正アドレス実行禁止制御回路（ＩＡＴＧ）14と、リセット回路16と接続されており、18は内蔵ＲＯＭ７のメモリー制御回路であり、20はＲＯＭ７のＲＯＭ書き込みの為のメモリープログラム制御回路である。尚、チェックコードの比較の結果正しい時に識別番号を正しくない時にエラーコードを送信するように構成されている。
【００１９】
次に図５に示すものは識別回路９の具体的なブロック図を示すものであり、識別回路９のデータの入出力を行うデータ入出力回路22と、データ入出力回路22を介して外部装置（照合装置）から入力されたトリガタイミングパルスに基づきトリガのタイミングを調整すると共に通信速度に関する情報（ボー・レート）を出力するタイミング発生回路24と、チップのＲＯＭ，ＲＡＭアクセス時のアドレスの発生及びそのアドレスの順次アクセス動作を行うアドレスバスと接続されたアドレスカウンタ26と、チップのデータバスと接続されたパラレル／シリアル変換回路28と、各ブロックの基準クロックの発生、シリアルデータ送信時のボー・レートの決定及び各動作時のタイマー監視を行うデバイダ／タイマ回路30と、外部装置から入力された認識コードと予め記憶された認識コードとの一致を判定する認識コード判定回路32と、チップ内蔵ＲＯＭ７に書き込まれたプログラム、識別コード、暗号化識別コード及びエラーコードに基づき所定の前述したアルゴリズムと同じ手法にてチェックコードを算出するＲＯＭチェック回路34と、前記データ入出力回路22，タイミング発生回路24，アドレスカウンタ26，パラレル／シリアル変換回路28，デバイダ／タイマ回路30，認識コード判定回路32及びＲＯＭチェック回路34の作動を制御するＩＤコントロール回路36とからなる。ＩＤコントロール回路36は、照合装置から送出された認識コードを確認した後に中央処理装置５をフローティング状態にするためにバス開放要求を行い、ＣＰＵ５を一時停止させる。また、データ入出力回路22には、図６に示すように第三者がいたずらか何かでマイクロコンピュータチップのＳＤ端子に過度な電流を流すことにより回路を破壊することが考えられる。かかる場合を想定してチップには遊技機を作動させないように自己診断回路21を組み込んである。この自己診断回路21は、ＣＰＵ５からフェッチ・サイクルを受け所定のチェックパルスを２回発生する発生回路21ａと、該発生回路21ａから発信されたチェックパルスをＯＲ回路21ｂ、出力端子21ｃ、出力回路21ｄ（バッファー機能を持つ）、入力回路21ｅ（バッファー機能を持つ）及び入力端子21ｆを介して比較回路21ｇに接続されたものからなり、該比較回路21ｇにはチェックパルス発生回路21ａからも直接パルスが入力されるように構成されており、さらに前記比較回路21ｇはリセット回路16へ出力されるようになっている。この結果、ＯＲ回路21ｂ、出力端子21ｃ、出力回路21ｄ、入力回路21ｅ又は、入力端子21ｆのいずれかの回路が過度の電流により破壊された時には比較回路21ｇに対してチェックパルスが入力されないことになり、不一致と判断されリセット回路16に対してリセット信号が発信される。尚、21ｈはチップのＩＤ端子から入力される信号をトリガー・タイミング・パルス受信端子又は認識コード受信端子へ切り換えるための切換回路である。またＸＢＰはボーレート・パルス出力端子、ＣＨＫＤはＩＤ照合データ出力端子である。
【００２０】
チップの内蔵ＲＯＭ７には例えば、図７に示すように００００Ｈ番地から３ＦＤＦＨ番地までのエリアまでをユーザープログラム領域（アプリケーションプログラム領域）とし、３ＦＥ０Ｈ番地から３２バイトに識別コード、暗号化識別コード及び暗号化キーコードの選択番号が書き込まれている。そして４０００Ｈ番地から７ＤＦＦ番地までを未使用領域として７Ｅ００Ｈ番地から７ＦＦＦＨ番地までの５１２バイトをＲＡＭ専用の番地とし、さらに８０００ＨからＦＦＦＦＨまでを未使用領域としており、例えばメモリーのアドレス制御により通常は、３ＦＣ０Ｈ番地から３ＦＦＦＨ番地へは、データ内容を読み込めないように制御している。尚、本実施例では、ＲＡＭの容量は切り替え装置により２５６／５１２バイトに切り替わるように構成されている。
【００２１】
次に図９は本発明の実施例にかかるマイクロコンピュータチップの照合装置のブロック図に関するものである。システムバスによりメインＣＰＵ40と接続された内蔵ＲＡＭ42及び照合装置の各機器の制御プログラムが書き込まれた内蔵ＲＯＭ44と、前記メインＣＰＵ40とシリアル接続されたセキュリティーＣＰＵ46と、該ＣＰＵ46と接続されたＲＡＭ48及びＲＯＭ50とからなり、ＲＯＭ50はＲＡＭ48にプログラムをロードするためのブートストラップモードでシリアル入出力装置ＳＩＯを介して、ＲＯＭ50にプログラムを書き込み、内容確認後に読み出し不能状態にしている。このＲＯＭ50には、暗号化識別コードを復調するための所定のアルゴリズム(プログラム)、複数の暗号化キーコードが書き込まれている。ＣＰＵ40は、プリンタインタフェース52を介してプリンタ54及びシリアルインタフェースＲＳ−２３２Ｃ56と接続されている。尚、58はＴＴＬレベルインタフェースであり、60は識別コードの判定結果を「ＯＫ」、「ＮＯ」又は「ＥＲＲ」というように表示するためのＬＥＤ表示器であり、62は照合装置の「スタート」、「プリント」等の各種照合スイッチであり、63は各回路に電源を供給するためのバッテリーである。65は、マイクロコンピュータチップから読み込んだ識別番号や、照合するためのガイド表示するためのＬＣＤ表示器である。
【００２２】
尚本実施例では、ＲＯＭ44には遊技機制御用ＣＰＵ５に対してトリガタイミングパルスを送出し、制御用ＣＰＵ５から出力されたボー・レートに基づき受信プロトコルの制御を行う機能と、操作キーの入力処理を行う機能と、各表示器の制御を行う機能と、ＬＣＤの表示器に識別コードの照合結果表示を行う機能と、プリンターに対してメインＣＰＵ40から送信されたＲＡＭの内容の印字を行わせる機能と、セキュリティーＣＰＵ46に対して暗号化識別コードを送信し復調された識別コードを受け取る機能を持たせた制御プログラムが組み込まれている。
【００２３】
ＲＡＭ42には、プログラム実行させる為のワークエリアと、遊技機制御用ＣＰＵ５の送受信データバッファとしてのエリアと、セキュリティーＣＰＵ46の送受信バッファとしてのエリアを設けている。
【００２４】
以上述べた構成において本発明の実施例にかかるマイクロコンピュータチップと照合装置は、次のように作動する。マイクロコンピュータチップでは、照合装置と接続されていない時には電源が入れられた時点で、識別回路９のデータ入出力回路22内の自己診断回路21内のチェックパルス発生回路21ａがフェッチ・サイクルを受信し、出力端子21ｃ及び比較回路21ｇに対して２回ほどチェックパルスを発信し、出力回路21ｄ、入力回路21ｅ、入力端子21ｆを介して入力されたパルスとを比較する。パルスが一致していれば比較回路21ｇからリセット回路16に出力されず、一致しないとき(入力端子から入ってくるパルスがない時)は比較回路21ｇから回路が異常ということでリセット回路16にリセット信号を出力し、遊技機制御用ＣＰＵ５をリセットし、遊技機が作動しないようにする。異常ない時には、遊技機制御用ＣＰＵ５はリセットされてないので内蔵ＲＯＭ７に書き込まれたアプリケーションプログラム及び内蔵ＲＡＭ８に書き込まれたデータに従い遊技機の作動を制御することにより遊技可能状態となる。尚、ＣＰＵ５では、ＩＡＴＧ14がプログラムが走行しているアドレスを常時監視し、規定のアドレス範囲を外れた時には割込みしてリセット回路を作動させている。またＷＤＴ12がノイズ等による誤動作(暴走)を検出し、正常な状態に戻すようにしている。尚プログラムによる遊技機の制御はパラレルＩ／Ｏポートを介して制御が行われている。従って、本実施例のチップでは始動当初にプログラムの内容をチェックすることなく遊技機の制御に移行する。
【００２５】
次に図３に示すように本実施例にかかる照合装置３の接続端子４をマイクロコンピュータチップの端子に接続した場合にマイクロコンピュータチップと照合装置３は、図10に示すフローチャートのように作動する。すなわち、照合装置３のスイッチをＯＮとして接続端子４をチップのＳＤ端子に接続して照合スイッチ62を押す。すると照合装置３内のＲＯＭ44の制御によりトリガタイミングパルスが送出される。マイクロコンピュータチップ側はこれを受信し、識別回路のデータ入出力回路22でタイミングをはかり、確認できた時にはタイミング発生回路24からボー・レートパルスがデータ入出力回路22を介して照合装置３に対して送出される。
【００２６】
データ入出力回路22がタイミングを確認できなかったときには、タイミング発生回路24からボー・レートパルスが送出されないために、照合装置３は所定時間内にボー・レートパルスが受信されなかったとしてエラーと判断し、エラー表示する。尚、本実施例では照合装置３が再度トリガタイミングパルスをマイクロコンピュータチップに送出して、マイクロコンピュータチップからのボー・レートパルスを受信するように構成している。
【００２７】
ボー・レートパルスを受け取った照合装置３はボー・レートを決定し、マイクロコンピュータチップに対して、照合装置３の持つ所定の認識コードを送出する。マイクロコンピュータチップ側では、送出された認識コードについて識別回路の認識コード判定回路32で予め入力された認識コードとの比較を行い、認識コードが正しいか否かが判断される。所定時間内に認識コードの確認ができないときには、チップ側はトリガタイミングパルス待ちの状態となり、照合装置３側は所定時間内にマイクロコンピュータチップ側からデータの送出がないとして表示器にエラー表示（”ＥＲＲ”）させる。そして認識コードが一致した時には、識別回路９のＩＤコントロール回路36は、チップのＣＰＵ５をフローティング状態（リセット状態）とし、次にＲＯＭチェック回路34に対して内蔵ＲＯＭ７に書かれたデータのチェックを指示する。
【００２８】
ＲＯＭチェック回路34は、マイクロコンピュータチップ内蔵のＲＯＭ７にアクセスし、プログラム、識別コード及び暗号化識別コードを順次走査しながら所定のアルゴリズムに従いチェックコードを算出する。本実施例では、チェックコードの算出は、日本電信電話株式会社が開発したフィールエイトとか、循環冗長検査により行っている。算出されたチェックコードは、ＲＯＭ７の所定番地に予め記載された算出済みチェックコードとの照合が行われ、一致していない時にはＲＡＭデータ（５１２バイト）及びＲＯＭ７の所定番地に格納されたエラーコード（３２バイト）を照合装置３に送出し、一致していた時にはＲＡＭデータ、ＲＯＭ７の所定番地に格納された識別コード及び暗号化識別コードを照合装置３にシリアルデータとして送出する。送出するデータのフォーマットは予め特定されており、本実施例では図８に示すようにＳＴＸ、ＲＡＭデータ（５１２バイト）、ＲＯＭの識別コード及び暗号化識別コード（３２バイト）、チェックサムというように送出され、その後マイクロコンピュータチップは初期状態に戻る。
【００２９】
ＲＯＭデータ等の送出を受けた照合装置３は、データを一時的にＲＡＭ42に格納し、データフォーマット、データバイト数についてチェックを行い、エラーコードが送出された場合は、例えば識別コードとデータフォーマットが異なるように設定されている関係から、ＲＯＭ44に格納された制御プログラムはコードチェックエラーと判断して表示器にエラー表示（”ＥＲＲ”）される。データフォーマット、データバイト数のチェック結果がＯＫの時に５１２バイトのＲＡＭデータをプリンタ54に印字させると共にＲＯＭデータ（識別コード）３２バイトをセキュリティーＣＰＵ46に転送し、該ＣＰＵ46がＲＯＭ50に書かれた復調化プログラムに従い暗号化識別コードを復調する。尚、識別コードの暗号化には所定の暗号キーコードを用いる。そこで、本実施例では機密保持のために内蔵ＲＯＭ50に予め複数の暗号キーコード格納しており、これらを送出された識別コードのデータの中に書き込まれた選択番号等に基づいて選択し、所定の暗号キーコードに基づき所定のアルゴリズムにて復調している。
【００３０】
セキュリティーＣＰＵ46では、復調された識別コードとＲＯＭ７から送出された識別コードとの照合を行い、それらが一致しているか否か判断する。判断の結果識別コードが一致していた時には、その旨中央処理装置40に送出され、ＲＯＭ44に書かれた制御プログラムが表示器60に対して”ＯＫ”表示するように指示する。尚、この時合わせてＬＣＤに識別番号が表示され、機種にあった正しいＲＯＭがチップにセットされているか否かを第三者監督機関の係官が機種と識別番号との対象表を比較することにより判別することができる。また照合の結果コードが一致していなかった時には、その旨中央処理装置40に送出され、制御プログラムが表示器60に”ＮＯ”表示するように指示する。そして検査終了後にスイッチをＯＦＦにすることにより検査が終了する。
【００３１】
尚、本実施例では、識別コードの復調化アルゴリズムが一般に知れ渡るとマイクロコンピュータチップ内蔵ＲＯＭ７の改竄が容易となるため、第三者がセキュリティーＣＰＵ46に接続されたＲＯＭ50を読み込みにいった時に自動的にアルゴリズムに関するデータを消去するように構成されている。
【００３２】
尚、本実施例では遊技機一台一台を照合装置で検査するシステムのものについて説明したが、図１１に示すようにホールコンピュータと各遊技機とを結線しているケーブル間に本照合装置３を介在させて、ホールコンピュータで一台一台遊技機に組み込まれたマイクロコンピュータチップ内蔵のＲＯＭの内容をチェックするようなシステムにすることも可能である。かかる構成にすれば、ホール全体の遊技機のチェックを短時間で行うことができる。
【００３３】
尚、本実施例では、内蔵ＲＯＭを再書き込み禁止ＲＯＭを用いたが、これに限定されるものではなく、通常のＲＯＭを用いても差し支えない。但し、この場合は遊技機を作動時に識別回路９を作動させてＩＤコントロール回路36が、チップのＣＰＵ５をフローティング状態（リセット状態）とし、次にＲＯＭチェック回路34に対して内蔵ＲＯＭ７に書かれたデータのチェックを指示し、ＲＯＭチェック回路34が、マイクロコンピュータチップ内蔵のＲＯＭ７にアクセスし、プログラム、識別コード及び暗号化識別コードを順次走査しながら所定のアルゴリズムに従いチェックコードを算出する。この場合もチェックコードの算出は、日本電信電話株式会社が開発したフィールエイトとか、循環冗長検査により行うが、算出されたチェックコードは、ＲＯＭ７の所定番地に予め記載された算出済みチェックコードとの照合する度に識別番号のチェックを行わせるようにすると良い。
【００３４】
【発明の効果】
以上述べたように本発明にかかるマイクロコンピュータチップでは、第三者検査機関による型式試験合格した後は量産用チップとして、内蔵ＲＯＭ内にアプリケーションプログラムの他に識別コード及び暗号化識別コードが書き込まれ、さらにアプリケーションプログラム、識別コード及び暗号化識別コードに基づき所定のアルゴリズムに従い算出されたチェックコードが書き込まれており、プログラムを改変すると識別コード及びチェックコードが変更されるように構成されていることから基板全部を取り替えたり、チップを取り替えたり、内蔵ＲＯＭを取り替えたり、プログラムの内容を変更しても簡単に検査することができる。さらにホールに納品された遊技機に組み込まれたマイクロコンピュータチップに第三者がいたずらによりＳＤ端子から過度の電流を流しこみ、回路を破壊しようと目論んだとしても自己診断回路が遊技機作動時に作動し回路の破壊状況をチェックするように構成しているので、破壊されたチップ搭載の遊技機を動作させずに済む。
【図面の簡単な説明】
【図１】本発明かかる装置の運用方式を示す概略図である。
【図２】マイクロコンピュータチップと照合装置によるプログラム検出過程を示す概略図である。
【図３】遊技機に照合装置を接続した状態を示す概略図である。
【図４】本発明にかかるマイクロコンピュータチップブロック図である。
【図５】マイクロコンピュータチップにおける識別番号照合回路を示す詳細ブロック図である。
【図６】データ入出力回路に組み込まれた自己診断回路のブロック図である。
【図７】内蔵ＲＯＭ及びＲＡＭに格納されているプログラム等の番地を示す図である。
【図８】マイクロコンピュータチップから照合装置に対して送出されるデータのフォーマットを示す図である。
【図９】本発明にかかる照合装置を示すブロック図である。
【図１０】本発明にかかる照合装置を利用したマイクロコンピュータチップ内蔵プログラムの不正を検出する手順のフローチャートである。
【図１１】本発明にかかるマイクロコンピュータチップと照合装置を応用した例を示すブロック図である。
【符号の説明】
１ 遊技機
２ 基板
３ 照合装置
４ 接続端子
５ 中央処理装置（ＣＰＵ）
６ クロック発生回路
７ 再書き込み禁止内蔵ＲＯＭ
８ 内蔵ＲＡＭ
９ 識別回路
10 カウンタ・タイマ回路
11 パラレル入出力ポート
12 ウォッチドグタイマ（ＷＤＴ）
14 不正アドレス実行禁止制御回路（ＩＡＴＧ）
16 リセット回路
18 メモリー制御回路
20 メモリープログラム制御回路
21 自己診断回路
21ａ チェックパルス発生回路
21ｂ ＯＲ回路
21ｃ 出力端子
21ｄ 出力回路
21ｅ 入力回路
21ｆ 入力端子
21ｇ 比較回路
21ｈ 切換回路
22 データ入出力回路
24 タイミング発生回路
26 アドレスカウンタ
28 パラレル／シリアル変換回路
30 デバイダ／タイマ回路
32 認識コード判定回路
34 ＲＯＭチェック回路
36 ＩＤコントロール回路
40 メインＣＰＵ
42 内蔵ＲＡＭ
44 内蔵ＲＯＭ
46 セキュリティーＣＰＵ
48 ＲＡＭ
50 ＲＯＭ
52 プリンタインターフェース
54 プリンタ
56 シリアルインターフェース
58 ＴＴＬレベルインターフェース
60 ＬＥＤ表示器
62 各種照合スイッチ
63 バッテリー
65 ＬＣＤ表示器
【図１】
0003581331.tif 000002
【図２】
0003581331.tif 000003
【図３】
0003581331.tif 000004
【図４】
0003581331.tif 000005
【図５】
0003581331.tif 000006
【図６】
0003581331.tif 000007
【図７】
0003581331.tif 000008
【図８】
0003581331.tif 000009
【図９】
0003581331.tif 000010
【図１０】
0003581331.tif 000011
【図１１】
0003581331.tif 000012