【事件の表示】
　特願２００３−１１６０５８「液晶表示装置を駆動する方法、液晶表示装置、液晶表示装置を駆動する装置及びフラットパネル表示装置を駆動する装置」拒絶査定不服審判事件〔平成１６年　１月２９日出願公開、特開２００４−　２９７５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理由
１　手続の経緯
　本件は、平成１５年４月２１日（パリ条約による優先権主張　２００２年６月２１日　米国，２００２年１１月７日　米国）の特許出願（特願２００３−１１６０５８号）につき、平成１８年１１月２４日付け（同年１１月２８日発送）で拒絶査定がされたところ、これに対して、平成１９年２月２３日に拒絶査定不服審判が請求されるとともに、同日付けで明細書を補正対象とする手続補正書が提出されたものである。
　
２　平成１９年２月２３日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１９年２月２３日付けの手続補正を却下する。
　
［理由］
（１）補正の内容
　平成１９年２月２３日提出の手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１の記載
「【請求項１】　液晶表示装置を駆動する方法であって、該液晶表示装置は、
　マトリックスに配列される複数のピクセルを有する液晶パネルと、
　表示データにより複数の駆動電圧レベルを出力する電圧選択回路と、
　前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファーとを含み、
　該方法は、
　（ａ）前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップ、
　（ｂ）前記複数のピクセルとそれに対応する複数の出力バッファーとの間の電気的接続を切断するステップ、
　（ｃ）目標駆動電圧レベルまで駆動される同一の行の所定の複数のピクセルを、該目標駆動電圧レベルを伝送する同一の金属導線に接続するステップを含むことを特徴とする液晶表示装置を駆動する方法。」
　を、
「【請求項１】　液晶表示装置を駆動する方法であって、該液晶表示装置は、
　マトリックスに配列される複数のピクセルを有する液晶パネルと、
　表示データにより複数の駆動電圧レベルを出力し、当該複数の駆動電圧レベルをそれぞれ伝送する複数の金属導線を有する電圧選択回路と、
　前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファーとを含み、
　該方法は、
　（ａ）前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップ、
　（ｂ）前記複数のピクセルとそれに対応する複数の出力バッファーとの間の電気的接続を切断するステップ、
　（ｃ）目標駆動電圧レベルまで駆動される同一の行の所定の複数のピクセルを、該目標駆動電圧レベルを伝送する同一の前記金属導線に接続するステップを含むことを特徴とする液晶表示装置を駆動する方法。」
　と補正する内容を含むものである。
　
（２）補正の目的の適合性
　本件補正により、請求項１に記載された発明特定事項である「電圧選択回路」に関して、「当該複数の駆動電圧レベルをそれぞれ伝送する複数の金属導線を有する」との限定事項を加えると共に、「目標駆動電圧レベルを伝送する同一の金属導線」を「目標駆動電圧レベルを伝送する同一の前記金属導線」と限定したものであるから、本件補正は、平成１８年改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
（３）独立特許要件
　本件補正後の請求項１乃至２７に係る発明は、平成１９年２月２３日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至２７に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は、以下のとおりである。
「【請求項１】　液晶表示装置を駆動する方法であって、該液晶表示装置は、
　マトリックスに配列される複数のピクセルを有する液晶パネルと、
　表示データにより複数の駆動電圧レベルを出力し、当該複数の駆動電圧レベルをそれぞれ伝送する複数の金属導線を有する電圧選択回路と、
　前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファーとを含み、
　該方法は、
　（ａ）前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップ、
　（ｂ）前記複数のピクセルとそれに対応する複数の出力バッファーとの間の電気的接続を切断するステップ、
　（ｃ）目標駆動電圧レベルまで駆動される同一の行の所定の複数のピクセルを、該目標駆動電圧レベルを伝送する同一の前記金属導線に接続するステップを含むことを特徴とする液晶表示装置を駆動する方法。」（以下、「本件補正発明」という。）
　
　そこで、本件補正発明が、特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下検討する。
　
（４）引用例に記載された発明
　原査定の拒絶の理由で引用され、本願の優先権主張の日前に頒布された刊行物である特開平１１−２０５１４９号公報（以下、「引用例１」という。）には、図面とともに、次の事項が記載されている。
　
（ア）「【０００１】
【発明の属する技術分野】本発明はディジタル・アナログ変換器（以下、ＤＡＣという）に関し、特に液晶ディスプレイパネルにおいて液晶駆動電圧を選択して出力する部分に好適なものに関する。
【０００２】
【従来の技術】ＤＡＣは、ディジタル信号の形態を有する複数ビットの選択信号を入力され、アナログ信号としての形態を有する階調電圧を選択して出力するのに幅広く用いられている。例えば、ＣＤ（Compact Disc）再生装置において、ＣＤに記録されたディジタル信号に基づいて、対応する電圧を選択して出力する部分にＤＡＣが用いられている。
【０００３】液晶ディスプレイパネルでは、液晶を駆動するためのソースドライバにＤＡＣが用いられており、図５に液晶駆動モジュールの構成を示す。液晶画面１６は、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴという）型では、ＴＦＴのゲートのオン・オフ制御をゲートドライバ１４が行い、ＴＦＴのソースに供給する電圧レベルの制御をソースドライバ１５が行う。
【０００４】ゲートドライバ１４は、画面を同期させる画面同期コントロール回路１２から水平同期信号及び垂直同期信号とクロックとを入力されて、液晶画面を走査するように順にＴＦＴのゲートをオンさせていく。ソースドライバ１５は、画像出力の階調電圧を決定するためのディジタル信号を入力される映像信号処理回路１１からＲ，Ｇ，Ｂ信号と、画面同期コントロール回路１２が出力したクロックと、階調電圧発生回路１３が発生したアナログ信号としての階調電圧Ｖ１〜Ｖ９とを入力され、後述するような例えば６４階調電圧ｖ１〜ｖ６４のいずれかを選択してＴＦＴのソースに出力する。
【０００５】図６に、ソースドライバ１５の構成を示す。データレジスタＤＲ１に、映像信号処理回路１１から出力された各６ビットのディジタル信号としてのＲ，Ｇ，Ｂ信号と、画面同期コントロール回路１２から出力されたクロックとが入力され、Ｒ，Ｇ，Ｂ信号が保持される。そして、データレジスタＤＲ１からクロックに同期して６ビットずつのディジタル信号としての電圧選択信号が出力される。データレジスタＤＲ２に、データレジスタＤＲ１から出力された電圧選択信号が保持され、ロード信号に同期してそれぞれＤＡＣ１〜３０９に出力される。
【０００６】６４分割抵抗器ＳＲは、階調電圧Ｖ１を入力される端子から階調電圧Ｖ９を入力される端子の間に直列に接続されたシリーズ抵抗を有し、９段階の階調電圧Ｖ１〜Ｖ９を入力されて６４段階の階調電圧ｖ１〜ｖ６４に分割する。ＤＡＣ１〜３０９はこの電圧ｖ１〜ｖ６４のうち、与えられたディジタル信号としての電圧選択信号により選択すべきいずれか一つの電圧ｖをアナログ信号として出力する。出力されたこの電圧は、それぞれＤＡＣ１〜ＤＡＣ３０９毎に設けられた出力バッファＯＢ１〜ＯＢ３０９により増幅された後、液晶画面１６上に配置されたＴＦＴのソースに印加されて、液晶画素の容量に電荷が蓄積される。
【０００７】図７に、従来のＤＡＣ１、データレジスタＤＲ２、６４分割抵抗器ＳＲ、出力バッファＯＢ１のより詳細な構成を示す。ここで、ＤＡＣ１は、デコーダ回路１とスイッチング回路ＳＷ１とを含んでいる。上述したように、データレジスタＤＲ２から６ビットの電圧選択信号Ｄ１〜Ｄ６がロード信号に同期して出力され、デコーダ回路１に与えられる。
【０００８】デコーダ回路１は、反転回路ＲＣとＡＮＤ回路ＡＮＤ１ａ〜ＡＮＤ回路ＡＮＤ６４ａとを有している。反転回路ＲＣは、電圧選択信号Ｄ１〜Ｄ６をそれぞれ反転した信号／Ｄ１〜／Ｄ６を生成し、合計で１２本の電圧選択信号Ｄ１〜Ｄ６と反転電圧選択信号／Ｄ１〜／Ｄ６とを出力する。そして、信号Ｄ１〜Ｄ６及び／Ｄ１〜／Ｄ６のうち、６本ずつが各ＡＮＤ回路ＡＮＤ１ａ〜ＡＮＤ６４ａに入力される。６４分割抵抗器ＳＲは、上述したように電源電圧ＶDDと接地端子Ｖssとの間に抵抗Ｒ０〜Ｒ６４が直列に接続されている。ここで、電源電圧ＶDDが上記階調電圧Ｖ１であるとすると、接地電圧Ｖssが上記階調電圧Ｖ９に相当し、それぞれの間に連続的な電圧Ｖ２〜Ｖ８が印加される。そして、抵抗Ｒ０とＲ１、Ｒ１とＲ２、…、Ｒ６３とＲ６４との間から抵抗分割された階調電圧ｖ１〜ｖ６４が出力され、スイッチＳＷ１〜ＳＷ６４の一端に印加される。スイッチＳＷ１〜ＳＷ６４の他端は出力バッファＯＢ１の入力端子に共通接続されている。
【０００９】このような構成を備えた従来のＤＡＣは、以下のように動作する。データレジスタＤＲ２に電圧選択信号Ｄ１〜Ｄ６が保持され、ロード信号を入力されるとこのタイミングに同期してデコーダ回路１に出力される。デコーダ回路１において、電圧選択信号Ｄ１〜Ｄ６から反転信号Ｄ／１〜／Ｄ６が生成され、信号Ｄ１〜Ｄ６、／Ｄ１〜／Ｄ６のうち６本ずつの信号がＡＮＤ回路ＡＮＤ１ａ〜ＡＮＤ６４ａに入力される。そして、１つのＡＮＤ回路からスイッチング制御信号が出力されて対応するスイッチＳＷがオンし、このスイッチＳＷを介していずれか一つの電圧ｖがアナログ信号として出力され、出力バッファＯＢ１により増幅された後、出力される。」
　
（イ）当該技術分野の技術常識を参酌するに、図面の図５から、マトリクス状に配置された画素を有する液晶画面（１６）を、見て取ることができる。
　
（ウ）図面の図６から、入力された９段階の階調電圧を６４段階の階調電圧に分割する６４分割抵抗器ＳＲと、該６４段階の階調電圧を各ＤＡＣに伝送する配線とを、見て取ることができる。
　
（エ）図面の図５及び図６から、ＤＡＣ１〜３０９の出力と液晶画面（１６）にそれぞれ電気的に接続される複数の出力バッファＯＢ１〜ＯＢ３０９を、見て取ることができる。
　
　上記摘記事項（ア）及び図６から、データレジスタＤＲ１から出力され、データレジスタＤＲ２に保持された電圧選択信号により選択された６４段階の中のいずれか一つの階調電圧をアナログ信号として出力する６４分割抵抗器ＳＲと、６４段階の階調電圧をそれぞれ伝送する複数の配線と、該複数の配線と接続されたＤＡＣ１〜３０９とからなる構成を、読み取ることができる。
　
　上記摘記事項（ア）及び図５、図６から、ＤＡＣ１〜３０９の出力と液晶画面（１６）にそれぞれ電気的に接続される複数の出力バッファＯＢ１〜ＯＢ３０９を、読み取ることができる
　
　上記摘記事項（ア）及び図５から、ＤＡＣ１〜３０９から出力される６４段階の階調電圧により、出力バッファＯＢ１〜３０９を使用して同一の行に配置された画素を駆動する段階を、読み取ることができる。
　
　上記摘記事項（ア）から、ＤＡＣ１〜３０９や出力バッファＯＢ１〜３０９を用いて液晶ディスプレイパネルを駆動するための方法を、読み取ることができる。
　
　したがって、上記摘記事項（ア）及び図面の記載からみて、引用例１には、以下の発明が記載されているものと認められる。　
「液晶ディスプレイパネルを駆動するための方法であって、該液晶ディスプレイパネルは、
　マトリクス状に配置された画素を有する液晶画面（１６）と、
　データレジスタＤＲ１から出力され、データレジスタＤＲ２に保持された電圧選択信号により選択された６４段階の中のいずれか一つの階調電圧をアナログ信号として出力する６４分割抵抗器ＳＲと、６４段階の階調電圧をそれぞれ伝送する複数の配線と、該複数の配線と接続されたＤＡＣ１〜３０９とからなる構成と、
　ＤＡＣ１〜３０９の出力と液晶画面（１６）にそれぞれ電気的に接続される複数の出力バッファＯＢ１〜ＯＢ３０９とを含み、
　該方法は、
　ＤＡＣ１〜３０９から出力される６４段階の階調電圧により、出力バッファＯＢ１〜３０９を使用して同一の行に配置された画素を駆動する段階を含む液晶ディスプレイパネルを駆動するための方法。」（以下、「引用発明」という。）
　
（５）対比
　本件補正発明と引用発明とを対比する。
（ア）引用発明の「液晶ディスプレイパネル」は、本件補正発明の「液晶表示装置」に相当するから、引用発明の「液晶ディスプレイパネルを駆動するための方法であって、該液晶ディスプレイパネルは」は、本件補正発明の「液晶表示装置を駆動する方法であって、該液晶表示装置は」に相当する。
（イ）引用発明の「マトリクス状に配置された画素」は、本件補正発明の「マトリックスに配列される複数のピクセル」に相当するから、引用発明の「マトリクス状に配置された画素を有する液晶画面（１６）」は、本件補正発明の「マトリックスに配列される複数のピクセルを有する液晶パネル」に相当する。
（ウ）引用発明の「データレジスタＤＲ１から出力され、データレジスタＤＲ２に保持された電圧選択信号により選択された６４段階の中のいずれか一つの階調電圧をアナログ信号として出力する６４分割抵抗器ＳＲと、６４段階の階調電圧をそれぞれ伝送する複数の配線と、該複数の配線と接続されたＤＡＣ１〜３０９とからなる構成」は、本件補正発明の「表示データにより複数の駆動電圧レベルを出力し、当該複数の駆動電圧レベルをそれぞれ伝送する複数の金属導線を有する電圧選択回路」と、「表示データにより複数の駆動電圧レベルを出力し、当該複数の駆動電圧レベルをそれぞれ伝送する複数の配線を有する電圧選択回路」との限りにおいて一致する。
（エ）引用発明の「ＤＡＣ１〜３０９」は、本件補正発明の「電圧選択回路」の概念に包含されるものであり、また、引用発明の「液晶画面（１６）」は、本件補正発明の「液晶パネル」に相当するから、引用発明の「ＤＡＣ１〜３０９の出力と液晶画面（１６）にそれぞれ電気的に接続される複数の出力バッファＯＢ１〜ＯＢ３０９」は、本件補正発明の「前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファー液晶表示装置」に相当する。
（オ）引用発明の「ＤＡＣ１〜３０９から出力される６４段階の階調電圧により、出力バッファＯＢ１〜３０９を使用して同一の行に配置された画素を駆動する段階」は、本件補正発明の「前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップ」に相当する。
　
　したがって、本件補正発明と引用発明の両者は、 以下の一致点で一致し、以下の相違点で相違する。
　
＜一致点＞
「液晶表示装置を駆動する方法であって、該液晶表示装置は、
　マトリックスに配列される複数のピクセルを有する液晶パネルと、
　表示データにより複数の駆動電圧レベルを出力し、当該複数の駆動電圧レベルをそれぞれ伝送する複数の配線を有する電圧選択回路と、
　前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファーとを含み、
　該方法は、
　（ａ）前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップを含む液晶表示装置を駆動する方法。」
　
＜相違点１＞
　複数の駆動電圧レベルをそれぞれ伝送する複数の配線が、本件補正発明においては「金属導線」であるのに対して、引用発明では、そのように限定されていない点。
　
＜相違点２＞
　液晶表示装置を駆動する方法として、本件補正発明においては「前記複数のピクセルとそれに対応する複数の出力バッファーとの間の電気的接続を切断するステップ、目標駆動電圧レベルまで駆動される同一の行の所定の複数のピクセルを、該目標駆動電圧レベルを伝送する同一の前記金属導線に接続するステップ」を含むのに対して、引用発明では、そのように限定されていない点。
　
（６）判断
　上記相違点１について検討する。
　本願の優先権主張の日前に頒布された刊行物である特開２００１−３１３５６８号公報（以下、「周知例１」という。）には、図面とともに、次の事項が記載されている。
　
（ア）「【０００２】
【従来の技術】ＴＦＴ−ＬＣＤのソースドライバは画像信号を提供することによって、ＬＣＤの画素アレイを駆動する回路である。
【０００３】図１に、従来のＴＦＴ−ＬＣＤのソースドライバ１０の構成を示す。
【０００４】ＴＦＴ−ＬＣＤソースドライバ１０は、３８４個の出力チャンネル１０１を有し、それぞれのチャンネルに８ビットの解像度を有する。シフト制御レジスタ１０８は２方向のシフトレジスタであり、ＤＩＯＬ又はＤＩＯＲ信号に基づいて、左側から又は右側から順次にデータレジスタ１０４をイネーブルする。
【０００５】システムクロックＳＣＬＫ信号１０９が立ち上がるとき、データは、４８ビットの入力バスＤＩＮ[１−４８]を経由して、順次に、３８４個のデータレジスタ１０４に送られ、６個のデータレジスタ１０４が充填される。すべてのデータレジスタ１０４にデータが充填された後、ラッチングＬＡＴ信号１０７が立ち上がる際に、データレジスタ１０４に一時保存されるデータがデータラッチ１０５に送信される。データラッチ１０５の出力が３８４個の８ビットＤ−Ａ変換器１０２によってアナログ電圧信号に変換され、画素アレイ１０６を駆動する。
【０００６】このように、従来のＴＦＴ−ＬＣＤのソースドライバ１０は大量のＤ−Ａ変換器１０２を必要としていたので、Ｄ−Ａ変換器１０２がソースドライバ１０の面積とコストの大部分を占めていた。【０００７】図２に従来のＤ−Ａ変換器１０２の詳細な構成を示す。
【０００８】このＤ−Ａ変換器１０２は、基準電圧生成器２１と、デコーディングスイッチ２２と、出力バッファ１０３と、を含む。
【０００９】基準電圧生成器２１は、図３に示すように、２５５個の抵抗Ｒ０−Ｒ２５４を含み、２５６個の基準電圧ＲＶ１−ＲＶ２５６を生成する。２５５個の抵抗Ｒ０−Ｒ２５４の抵抗値は全て同一であるとは限らない。一般に、抵抗値はガンマ補正トランスファカーブに適合するように選ばれる。これらの２５６個のグローバル基準電圧ＲＶ１−ＲＶ２５６は、一般に、２５６本の水平金属線を介してデコーディングスイッチ２２に印可される。
【００１０】デコーディングスイッチ２２は、図４に示すように、２５６個のスイッチ列３１を有しており、それぞれのスイッチ列３１は８個のシリアルトランジスタ３２を有している。２５６個のスイッチ列３１の中の一列は選ばれた基準電圧値を出力バッファ１０３に出力する。
【００１１】従来の出力バッファ１０３の回路構成の一例を図５に示す。」
　
　上記周知例１に示されているように、液晶表示装置を駆動する方法において、基準電圧を伝送するための配線を金属の導線とすることは、周知技術である。
　そして、上記引用発明と上記周知技術は、共に液晶表示装置のソースドライバに関するものである点で共通している。また、電圧を伝送するための配線が相当程度の抵抗を有していたのでは、配線により電圧降下が生じ所望の機能を達し得ないことは明白であるから、電圧を伝送するための配線として金属の導線を採用することは、当然に行われるべきことである。してみると、上記引用発明において、階調電圧をそれぞれ伝送する複数の配線の具体的な材料として金属の導線、即ち、本件補正発明でいう金属導線を採用することは、当業者が当然に実施していることである。
　
　よって、上記相違点１に係る本件補正発明の発明特定事項は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得たものである。
　
　上記相違点２について検討する。
  原査定の拒絶の理由で引用され、本願の優先権主張の日前に頒布された刊行物である特開５−３５２１１号公報（以下、「周知例２」という。）には、図面とともに、次の事項が記載されている。
　
（ア）「【０００７】図１および図２は本発明の一実施例を示す回路図、図３は動作を説明するための動作波形図である。本実施例は４階調の液晶駆動回路であり、選択する４つの駆動基準電圧ＶR0〜ＶR3によって各画素の明度を４段階に変化させることができる。
【０００８】各駆動基準電圧ＶR0，〜ＶR3はＰチャンネル型ＭＯＳ電界効果トランジスタＰとＮチャンネル型電界効果トランジスタＮとを並列接続したトランスファースイッチＳＷ７〜ＳＷ４によって一次選択されている。この一次選択は駆動基準電圧選択用のコントロール信号Ａを入力するレベルシフターの出力Ｑ，Ｑにより行なわれており、この結果駆動基準電圧ＶR0かＶR1と駆動基準電圧ＶR2かＶR3とが選択される。この一次選択された駆動基準電圧は選択用コントロール信号Ｂを入力するレベルシフターの出力Ｑ，Ｑによって制御されるトランスファースイッチＳＷ２とＳＷ３とにより２次選択されて１つの駆動基準電圧が選ばれる。この選ばれた駆動基準電圧は、図２に詳細回路図を一例として示す動作制御端子付の演算増幅器ＯＰ１とこの演算増幅器ＯＰ１の動作時にオンし非動作時にオフするトランスファースイッチＳＷ１とにより容量ＣL にサンプルホールドされる。演算増幅器ＯＰ１は利得“１”となるように構成されている。
【０００９】次に、この動作を図３の動作波形図（タイミングチャート）により説明する。
【００１０】まず、初期値としてドライバー出力Ｏに駆動基準電圧ＶR0が出力されているものとし、液晶に駆動基準電圧ＶR3を印加するものとする。コントロール信号Ａ，Ｂを高レベルにしてスイッチＳＷ２，ＳＷ４をオンさせる。それと同時に演算増幅器ＯＰ１の動作制御信号Ｚ，Ｚによって演算増幅器ＯＰ１を動作状態とする。これによって負荷容量ＣL は差動増幅器ＯＰ１の増幅動作で高速に充電され、ドライバー出力Ｏは急速に駆動基準電圧ＶR3に達する。このドライバー出力Ｏが駆動基準電圧ＶR3に達した時点で動作制御信号Ｚ，Ｚを反転し、演算増幅器ＯＰ１を不動作状態とするとともにトランスファースイッチＳＷ１をオンにしてドライバー出力Ｏの電位を選択された基準電圧ＶR3と強制的に同電位にする。
【００１１】次に、駆動基準電圧ＶR1を選択する場合はコントロール信号Ａを高レベル、Ｂを低レベルにすれば良く、駆動基準電圧ＶR2を選択する場合にはコントロール信号Ａを低レベル、Ｂを高レベルにすれば良い。この時も演算増幅器ＯＰ１およびトランスファースイッチＳW1は動作制御信号Ｚ，Ｚによって同様に制御される。
【００１２】演算増幅器ＯＰ１は液晶の容量および配線容量の和として表わされる負荷容量ＣL は例えば１０インチクラスのパネルでは２００ｐＦ程度であるが、この容量ＣL を一水平期間内例えば３０μｓ程度内に駆動するためには数百μＡ程度の電流で十分速く駆動することができる。この場合演算増幅器ＯＰ１をシリコン基板上に構成しても比較的小さな面積で済む。この時トランスファースイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷ７は大きなオン抵抗（１０ＫΩ以上）でも十分である。なぜならば、負荷容量ＣL は演算増幅器ＯＰ１により駆動されるためスイッチＳＷ１をオンする直前の電圧はオンしたときの最終電圧にほぼ等しいからである。このため、トランスファースイッチＳＷ１〜７も小さな面積で形成することができる。また、ドライバー出力Ｏの電圧はトランスファースイッチＳＷ１，ＳＷ２，…ＳＷ７で選択された電圧そのものであるため、出力電圧のばらつきもほとんど無い。このように演算増幅器ＯＰ１もトランスファースイッチＳＷ１，ＳＷ２，…ＳＷ７も比較的小さく形成できるため、シリコン基板上に駆動出力回路を構成しても図２の従来例のような大きな面積を占ることは無い。
【００１３】
【発明の効果】以上説明したように、本発明の液晶ドライバーの駆動出力回路は、ボルテージフォロワ接続された演算増幅器によって高速に設定された駆動基準電圧に到達できる為、駆動基準電圧選択用トランスファースイッチを、最小素子寸法で構成でき、従来の駆動出力回路に比べて１／４の面積で済む。この事は駆動基準電圧の種類及びドライバー出力の数が増加するほど効果は大である。また出力電圧が設定された駆動基準電圧に到達すると動作制御信号によって演算増幅器を停止させ出力電圧保持用のトランスファースイッチを動作さす為消費電流が低減され、さらにドライバー出力間の電圧差、及び駆動基準電圧に対するドライバー出力電圧との差が改善される。また各種信号線の配線性も良い為スイッチ間の干渉がなくなり、駆動基準電圧の電圧変動がなくなるなどの効果を有する。」
　
　本願の優先権主張の日前に頒布された刊行物である特開平１１−３０５７４４号公報（以下、「周知例３」という。）には、図面とともに、次の事項が記載されている。
　
（イ）「【００１４】
【発明の実施の形態】以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。図３は本発明によるオフセット除去機能を有するＴＦＴ  ＬＣＤソースドライバの望ましい実施の形態を説明するための回路図である。このＴＦＴ  ＬＣＤソースドライバは、デコーダ30、電流バッファ34、バッファ制御部36を含む。符号C38 は、説明の便宜のために同時に示した一つのパネルキャパシタである。このパネルキャパシタC38 はＬＣＤソースドライバに実際に存在するものではなく、図１に示したＬＣＤソースドライバ10の任意の一つの信号ライン16上でターンオンされたＴＦＴ T1 の抵抗成分と、ＴＦＴ T1 のドレインとコモン電圧Vcとの間に接続されたキャパシタC1の容量を足した値で表現される。前記バッファ制御部36は、反転器38及びスイッチング手段としての伝送ゲートTG1 を含む。
【００１５】このようなソースドライバは各々一つのデコーダ30と電流バッファ34及びバッファ制御部36を含むと示されたが、実際には複数個のデコーダと電流バッファ及びバッファ制御部を含む。
【００１６】図３に示したデコーダ30は映像の階調レベルを示すＮビット（本実施の形態では例えば８）の入力データDIN を受け入れ、この入力データをデコーディングしてデコーディングされた信号をパネル表示電圧VIN として出力する。例えば、入力されるデータが８ビットであれば、デコーダ30から得られる階調レベルの電圧個数は、各々正極性（＋）を有する２５６個または負極性（−）を有する２５６個になる。デコーダ30から出力されるデータの極性は、印加される極性選択信号POL によって決定される。もし、印加される極性選択信号POL が第１レベル状態であれば、デコーダ30から出力されるパネル表示電圧VIN は、正極性を有する２５６個の階調レベル電圧中の一つになり、極性選択信号POL が第２レベル状態であればデコーダ30から出力されるパネル表示電圧VIN は、負極性を有する２５６個の階調レベル電圧中の一つになる。
【００１７】電流バッファ34は負入力端子（−）と出力端子が接続された電圧フォロア構造を有する電流増幅器であり、所定のバッファ制御信号CONTに応答して、入力されたパネル表示電圧VIN を電流増幅したり、電流増幅を中止する。即ち、本発明で実現される電流バッファ34はバッファ制御信号CONTに応答して電流増幅がオン／オフ制御される特性を有する。
【００１８】電流バッファ34の動作は印加されるバッファ制御信号CONTにより制御され、次のように動作する。もし、バッファ制御信号CONTがローレベルであれば、電流バッファ34は正常動作して入力されるパネル表示電圧VIN を電流増幅する。一方、バッファ制御信号CONTが反転されてハイレベルになると電流バッファ34は動作しない。即ち、正極性または負極性のパネル表示電圧VIN が印加されて電流バッファ34が駆動し始める時点でバッファ制御信号CONTをローレベルに設定し、電流バッファ34の出力が正極性または負極性の目標レベルの近似値に到達するまではローレベルを維持する。この際、近似値はパネル表示電圧VIN の目標レベルの９９％に該当する電圧に定義され、上記の目標レベルから±２０ｍＶ以内に存在するレベルに設定する。ここで、電流バッファ34の出力が目標レベルの近似値に到達したら、バッファ制御信号CONTはハイレベルに設定される。
【００１９】バッファ制御信号CONTはパネル表示電圧VIN のレベル変化と電流バッファ34のタイミング特性、即ち、上昇時間または下降時間を考えてそのレベルを設定する。例えば、ＬＣＤソースドライバに印加される２５６個の階調レベル中一つの電圧が１．５Ｖに設定されているならば、電流バッファ34の出力が目標レベルの１．５Ｖの９９％に対応する電圧まで上昇する間は、バッファ制御信号CONTを接地GND と接続してローレベルを維持させる。その後、電流バッファ34の出力が１．５Ｖの９９％に対応する電圧に到達したら、その時点でバッファ制御信号CONTを電源電圧VCC と接続することによってハイレベルに変える。
【００２０】図３に示したバッファ制御部36はバッファ制御信号CONTと反転器38で反転されたバッファ制御信号CONTB に応答して、電流バッファ34の出力をパネル駆動電圧として出力端子OUT を通じてＬＣＤパネルに出力したり、電流バッファ34に入力されるパネル表示電圧VIN を直接出力端子OUT を通じて出力する。
【００２１】このバッファ制御部36のスイッチング手段としての伝送ゲートTG1 は一つのＮＭＯＳトランジスタとＰＭＯＳトランジスタよりなり、次のように動作する。バッファ制御信号CONTがローレベルであれば、伝送ゲートTG1 はオフして、電流バッファ34の出力が出力端子OUT に伝えられる。ここで、出力端子OUT に出力される電圧は、ＴＦＴ  ＬＣＤパネルにパネル駆動電圧として印加される。伝送ゲートTG1 はバッファ制御信号CONTと反転されたバッファ制御信号CONTB を各々伝送制御信号として入力して、バッファ制御信号CONTがハイレベルであればオンして、デコーダ30から出力されたパネル表示電圧VIN を出力端子OUT に伝達する。同じように、出力端子OUT に出力された電圧はＴＦＴ  ＬＣＤパネルにパネル駆動電圧として印加される。
【００２２】以上のように、上記ＴＦＴ  ＬＣＤソースドライバは電流バッファ34でバッファリングされる正極性または負極性の電圧が目標レベルの近似値に到達するまでは、バッファ制御信号CONTをローレベルに設定して電流バッファ34が正常動作するように制御し、その出力をパネル駆動電圧として出力する。一方、電流バッファ34から出力される電圧が目標レベルの近似値に到達した後には、バッファ制御信号CONTをハイレベルに設定して電流バッファ34が動作することを遮断し、パネル表示電圧VIN をターンオンされた伝送ゲートTG1 を通じて直接出力端子OUT に伝達する。したがって、電流バッファ34の出力が目標レベルに接近すると、電流バッファ34は動作しないのでオフセット電圧は０ｍＶになり、それによるソースドライバの出力電圧偏差を減らしうる。よって、本発明では、従来の６ビットデータを入力としたＬＣＤソースドライバの電流バッファをそのまま利用して、８ビットまたはその以上のデータを入力とするＬＣＤソースドライバを実現可能になる。」
　
　本願の優先権主張の日前に頒布された刊行物である特開２００１−１８８６１５号公報（以下、「周知例４」という。）には、図面とともに、次の事項が記載されている。
　
（ウ）「【００４８】以下、図６（ｂ）において、本実施の形態に係るＴＦＴ型液晶パネル装置のデータドライバの動作を、図５を参照しながら説明する。
【００４９】ここで、仕様上一定ではないが、ＴＦＴ型液晶装置おけるＤＡＣ方式によるボルテージフォロア回路７２の出力は、必要電圧値の９９％超まで増幅されるのに、選択期間のほぼ半分の時間が要される。例えば、１２Ｖを必要とする液晶ドライバーでは、ボルテージフォロア回路７２の出力によって、Ｑ＝１２×Ｃ（Ｃは負荷容量）の電荷量をチャージしなければならない。選択期間の前半期間の終端までに入力電圧と出力電圧の差が１０ｍＶまでになっていたとすると、選択期間の後半期間でチャージしなければならない負荷容量（電荷量）は、Ｑ＝０．０１×Ｃとなる。結局、ＤＡＣ７０の出力に切換えた場合、必要電荷量Ｑに対して、１／１２００（約０．１％）の電荷量を供給することで、必要な階調を得ることができる。選択期間ｔはパネルによっても異なるが、高精細なＳＸＧＡの表示だと通常８〜１２μｓ程度である。
【００５０】ラッチパルスＬＰ間の選択期間ｔに亘って、ゲートドライバＩＣ４０により、一本のゲート線２１に電圧ＶＸ１が印加され、トランジスタがオンする。これにより、液晶パネル２０内の液晶容量２５に充電可能な状態になる。データドライバＩＣ３０では、ラッチパルスＬＰと同期して出力されるコントロール信号ＣＮＴ１によって、第１のスイッチング素子Ｑ１がオンし、第２のスイッチング素子Ｑ２がオフする。このため、ボルテージフォロア回路７２からデータ線２１へ電圧ＶＹ２が出力される。この電圧ＶＹ２は、データ線２１を介して液晶容量２５にチャージされ、その液晶容量２５へのチャージの経時的変化は、第１の期間ｔ１では例えば必要電圧の９９％を超える点Ａにまで達している。
【００５１】第２の期間ｔ２では、第１のスイッチング素子Ｑ１がオフし、第２のスイッチング素子Ｑ２がオンし、ボルテージフォロア回路７２の出力が遮断されることにより、ＤＡＣ７０の出力が直接、データ線２１を介して液晶容量２５にチャージされる。このときＤＡＣ７０では、供給できる単位時間当りの電荷量が少ないが、出力電圧に影響を及ぼす能動負荷が小さく、液晶容量２５へのチャージもほとんど完了されているため、選択期間ｔ内に、十分な電圧を液晶容量２５にチャージすることが可能となる。
【００５２】ここで、ボルテージフォロア回路７２の入出力間のオフセットとして、例えば、１０ｍＶが発生した場合、必要階調電圧の１０ｍＶ手前で切換える必要が生じる。ボルテージフォロア回路７２とＤＡＣ７０の電流駆動能力の比率の設計にもよるが、その比が１／１００だと、図６（ｂ）の点Ａが必要電圧の９９％に達した時に切換タイミングを設定することが妥当である。
【００５３】このように、選択期間ｔの前半期間ｔ１では、ボルテージフォロア回路７２の出力によって、単位時間当りの電荷量を多く供給して、ある程度の電圧まで液晶容量２５を充電させる。選択期間ｔの後半期間ｔ２では、ＤＡＣ７０の出力を直接に液晶容量２５に供給することによって、オフセットキャンセル回路を必要とせずに、高精度な出力電圧を迅速に得ることが可能となった。」
　
　上記周知例２ないし周知例４に示されているように、ボルテージフォロア回路を用いてデータ線を駆動する液晶表示装置の駆動技術において、各ボルテージフォロア回路間のオフセット電圧の影響をキャンセルするために、複数の画素（本件補正発明の「ピクセル」に相当する。）とそれに対応する複数のボルテージフォロア回路（本件補正発明の「出力バッファー」に相当する。）との間の電気的接続を切断する段階と、目標駆動電圧レベルまで駆動される同一の行の所定の複数の画素を、該目標駆動電圧レベルを伝送する同一の配線に接続する段階とを含む液晶表示装置の駆動技術は、周知技術にすぎない。
　そして、上記引用発明と上記周知技術は、共に出力バッファを用いてデータ線を駆動する液晶表示装置を駆動するための技術分野に属するものである点で共通しており、また、当該表示装置の技術分野において、表示品位の向上を図るとの技術課題は、自明の技術課題である。してみると、上記引用発明において、輝度ムラを無くし表示品の向上を図るために、上記周知技術を採用することに特段の困難性はない。
　
　よって、上記相違点２に係る本件補正発明の発明特定事項は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得たものである。
　
　そして、本件補正発明の奏する効果も、引用例１の記載及び周知例１ないし４に記載された事項から当業者が予測可能な範囲内のものである。
　したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
　なお、平成２０年１１月１４日付け回答書に示された補正案に関しても、以下に検討する。
　例えば、補正案の請求項１において限定された「前記液晶表示装置は、更に、複数のスイッチを具え、各スイッチは、対応する前記出力バッファーの出力端または対応する前記出力バッファーの入力端を選択的に接続される第一端と、対応する前記ピクセルに接続される第二端と、を含み、」との技術に関しても周知例４には示されており、そのような技術を上記引用発明において採用することに特段の困難性も認められない。
　
（７）独立特許要件についてのむすび
　したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（８）むすび
　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
 　
３　本願発明
　平成１９年２月２３日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし３２に係る発明は、平成１８年９月１３日付け手続補正書の特許請求の範囲の請求項１ないし３２に記載された事項により特定されるとおりのものと認められるところ、その請求項１に記載された発明（以下「本願発明」という。）は、次のとおりである。
「【請求項１】　液晶表示装置を駆動する方法であって、該液晶表示装置は、
　マトリックスに配列される複数のピクセルを有する液晶パネルと、
　表示データにより複数の駆動電圧レベルを出力する電圧選択回路と、
　前記電圧選択回路と前記液晶パネルにそれぞれ電気的に接続される複数の出力バッファーとを含み、
　該方法は、
　（ａ）前記電圧選択回路から出力される複数の駆動電圧レベルにより前記複数の出力バッファーを利用して同一の行における複数のピクセルを駆動するステップ、
　（ｂ）前記複数のピクセルとそれに対応する複数の出力バッファーとの間の電気的接続を切断するステップ、
　（ｃ）目標駆動電圧レベルまで駆動される同一の行の所定の複数のピクセルを、該目標駆動電圧レベルを伝送する同一の金属導線に接続するステップを含むことを特徴とする液晶表示装置を駆動する方法。」
　
４　引用例に記載された発明
　原査定の拒絶の理由で引用され、本願の優先権主張の日前に頒布された引用例１及びその引用発明は、「２（４）引用例に記載された発明」の項に記載したとおりである。
　
５　対比・判断
　本願発明は、上記「２（２）補正の目的の適合性」で検討した本件補正発明から、「当該複数の駆動電圧レベルをそれぞれ伝送する複数の金属導線を有する」との発明特定事項、及び、「伝送する同一の前記金属導線に接続する」との記載の「前記」を省いたものである。
　そうすると、本願発明の発明特定事項をすべて含み、さらに他の発明特定事項を付加したものに相当する本件補正発明が、上記「２（６）判断」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様に、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
６　むすび
　以上のとおりであるから、本件出願の請求項１に係る発明（本願発明）は特許法第２９条第２項の規定により特許を受けることができないものであり、その余の請求項２ないし３２に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
　よって、結論のとおり審決する。