(57)【特許請求の範囲】
【請求項１】
半導体基板における拡散領域上の絶縁膜上に形成され、一領域に列をなして複数配置されたコンタクトホールであり、前記コンタクトホール内の表面および前記半導体基板の表面に、Ｔｉ、ＴｉＮが順に形成され、この上にＷまたはＡｌが埋め込まれて成る半導体装置において、
前記コンタクトホールの前記基板表面には不純物が注入され、前記絶縁膜は、下層がＢＰＳＧ膜でありその上層に前記ＢＰＳＧ膜よりエッチングレートが速く、前記ＢＰＳＧ膜に対する前記不純物の注入を防止するＴＥＯＳ膜を積層してなることを特徴とする半導体装置。
【請求項２】
半導体基板上に形成される絶縁膜と、この上に形成され前記絶縁膜よりもエッチングレートの速い不純物注入阻止膜を少なくとも有し、前記不純物注入阻止膜および前記絶縁膜とを開口して前記半導体基板を露出し、一領域に列をなして複数形成されたコンタクトホールとを有した半導体装置であり、
前記一領域における複数のコンタクトホールに露出する前記半導体基板と前記不純物注入阻止膜には不純物が注入されており、前記コンタクトホールには、該コンタクトホールの表面に形成したＴｉおよびＴｉＮを介してＷまたはＡｌが埋め込まれたことを特徴とする半導体装置。
【請求項３】
前記不純物は、少なくとも前記一領域の複数のコンタクトホールを含む一方向に長い領域に注入されることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
拡散領域を有した半導体基板表面に第１の絶縁膜を形成して平坦化し、前記第１の絶縁膜上に該第１の絶縁膜よりもエッチングレートの速い第２の絶縁膜を形成する工程と、
前記第１および第２の絶縁膜に列をなした複数のコンタクトホールを形成し、前記第２の絶縁膜上に、前記複数のコンタクトホールが配置される一領域を露出するレジストマスクを形成する工程と、
前記一領域に露出する前記コンタクトホールおよび該コンタクトホール周囲の前記第２の絶縁膜に不純物を注入する工程と、
熱処理により前記不純物を拡散し、前記コンタクトホールおよび前記第２の絶縁膜上に形成された自然酸化膜をウェットエッチングにより除去する工程と、
前記コンタクトホールを含む全面にＴｉおよびＴｉＮを順次積層し、前記コンタクトホールにＷまたはＡｌを埋設する工程とを具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、さらに詳しく言えば、平坦化を目的としてＢＰＳＧ膜が形成され、ここに形成されたコンタクトホールに良好にＴｉ／ＴｉＮ／Ｗ（またはＡｌ）を形成する構造に関するものである。
【０００２】
【従来の技術】
以下、従来の半導体装置及びその製造方法について図面を参照しながら説明する。
先ず、図５において、半導体基板１上の絶縁膜２に、形成予定のコンタクトホール３に対応する領域が開口されたホトレジスト膜を介して、異方性エッチングにより前記絶縁膜２にコンタクトホール３を形成する。尚、前記コンタクトホール３は、半導体基板１表面に形成した拡散領域を露出するものである。
【０００３】
ここでコンタクトホール３は、４個形成されているが、これに対応する図面は、図８に示され、トランジスタの拡散領域４は、２点鎖線で示され、一点鎖線で示すゲート６の両側に４個のコンタクトホール３…が形成されている。
続いて図５や図８に示すように、コンタクト抵抗の低減を目的としてある不純物（例えばボロン、リン、ヒ素等が拡散領域４にマスク５を介してイオン注入される。
【０００４】
続いて、図６に示すようにコンタクトホール３を含む全面にＴｉ膜７、ＴｉＮ膜８を順次スパッタ法により形成して成るバリアメタル膜を形成し、続いて図７に示すように、タングステンプラグを形成するために、Ｗ膜（またはアルミニウム膜）９を形成していた。
これは近年、半導体集積回路の高集積化と多層配線化が進展するに伴って、コンタクトホールのアスペクト比が増大する傾向にあり、このため、コンタクトホールにおける金属配線膜のステップカバレージが悪化し、断線等を引き起こすおそれがあるため、上記問題を解消する技術としてコンタクトホール内に前記バリアメタル膜を介してタングステン膜等から成るコンタクトプラグを埋設して、該コンタクトプラグ上に配線を形成している。
【０００５】
つまりコンタクトホール３を含む全面にＴｉ膜７及びＴｉＮ膜８を順次スパッタ法により形成して成るバリアメタル膜を介してＷ膜９をＣＶＤ法により形成し、該Ｗ膜をエッチバックすることで、コンタクトホール３内にタングステンプラグを埋め込み、タングステンプラグ上にアルミニウム膜等から成る配線膜を形成していた。
【０００６】
これらの技術は、例えば特開昭６３−１３３６４８号公報等に述べられている。
【０００７】
【発明が解決しようとする課題】
図７に於いて、絶縁膜２は、最下層にゲート絶縁膜が形成され、その上層には、ＴＥＯＳ膜、グラス膜等が何層か積層され、最後には、表面を平坦化するためにＢＰＳＧ膜１０が形成されている。また図５のコンタクトホール３に不純物をイオン注入する際、コンタクトホール３の微細化に伴い、図８に示すように複数のコンタクトをまとめてレジストマスク５で囲み、一度にイオン注入していた。例えばここでは、一つのトランジスタのコンタクト、つまり八個のコンタクトホールをレジストマスク５で囲んで一度にイオン注入していた。
【０００８】
図７に於いて、×印で示したものがイオン注入された不純物であり、レジストマスク５で囲まれた領域のＢＰＳＧ膜１０にも当然イオン注入される。
しかしこのイオン注入後には必ず不純物を拡散するために例えば７００〜８００度程度のアニール工程を伴う。この時、ＢＰＳＧ膜は、不純物が更に濃くなって導入されている部分（×印の領域）と、これよりも低濃度のＢＰＳＧ膜（×印の付されていない領域）に分かれ、前記熱処理により、コンタクトが歪んでしまう問題があった。
【０００９】
特に、図７に於いては、×印が付されているＢＰＳＧ膜は、イオン注入されていることで変質し、本来の伸縮性が弱まり、×印が付されていない伸縮性を有するＢＰＳＧ膜の動きに対応できないと考えられる。特に×印の所は、熱により伸びはするが、縮みにくい硬い膜と成っていると考えられる。その結果、多くのコンタクトが並んだ場合、両端のコンタクトが傾くのではないかと考えられる。
【００１０】
すると符号１３に示すようにひさしが形成され、ＴｉがＴｉＮ８から露出し、いわゆるボルケーノと称するＷとの過激反応部分１４が発生し、コンタクト不良が発生する問題があった。
ここで図８を参照すれば、マスク５の開口部は、横長であり、縦側辺（右側辺１５と左側辺１６）と横側辺（上下の側辺）で歪みの加わり具合が変わり、特に右側辺１５や左側辺１６の近傍に位置するコンタクトが前述の理由により外側へ傾くと考えられる。
【００１１】
またＡｌの場合でも、ここのひさしの部分でステップカバレージが悪化し、抵抗値の上昇、断線等が発生する問題があった。
【００１２】
【課題を解決するための手段】
本発明は、前述した課題に鑑みて成され、第１および第２に共に、ＢＰＳＧ膜の表面に、拡散領域のコンタクト抵抗を下げるために注入される不純物が前記ＢＰＳＧ膜に注入されないような不純物注入阻止膜を設けることで解決するものである。
【００１３】
第３に、不純物注入阻止膜を、ＢＰＳＧ膜よりもエッチングレートの速いＳｉＯ２膜またはＴＥＯＳ膜で構成することで解決するものである。
第４に、コンタクトホールを囲むレジストマスクを、一方向に長く形成することで解決するものである。
特にＢＰＳＧ膜は、不純物の濃度差により、アニール時にコンタクトホールに歪みが加わる。そのため、直接不純物が注入されないように、不純物注入阻止膜となる絶縁膜を設ければ、ＢＰＳＧ膜の全域は、不純物が注入されないためアニール時の歪みのバランスが取れ、コンタクトの変形を防止できる。
【００１４】
また前記不純物注入阻止膜をＢＰＳＧ膜よりもエッチングレートの速いＳｉＯ２膜またはＴＥＯＳ膜とすれば、コンタクトホール内の自然酸化膜のエッチング時、または別途設けられたエッチング工程により、開口部表面を先にエッチングするため若干のテーパーが形成され、更にひさしの形成防止となる。
またレジストマスクが設けられているので、不純物の導入されるレジストマスク形状がアンバランスな形状であっても、コンタクトホールの変形が抑止できる。従って、今後益々コンタクトホールのサイズが小さくなり、個々のコンタクトホールにレジストマスクを合わせることがが難しくなっても、ある一群のコンタクトホールでまとめてイオン注入できる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体装置及びその製造方法に係る一実施形態について図面を参照しながら説明する。
先ず、図１において、一導電型の半導体基板２１には、例えば図８で示すようなトランジスタのソース領域、ドレイン領域等の拡散領域２２が形成され、この上には、実質Ｓｉの酸化膜で成る絶縁膜２３としてゲート絶縁膜…、ＴＥＯＳ膜やグラス膜が何層か積層され、最後にはＢＰＳＧ膜２４およびＴＥＯＳ膜２５が積層されている。また必要によりＢＰＳＧ膜２４の下層には、ＮＳＧ膜（ノンドープのグラス膜）が積層されている。
【００１６】
このＢＰＳＧ膜２４は、Ｐが約３〜４ｗｔ％、Ｂが約４〜５ｗｔ％の条件で混入されたＳｉグラス膜であり、基板表面の平坦化を主目的とし、約６０００〜１００００Å程度形成されている。また必要によっては、ＢＰＳＧ膜のエッチバックが行われ、成膜後にはＮ２雰囲気、７００〜９００度程度で約３０分間アニールされる。（ただし材料によってはアニールを必要としないものもある。）またＮＳＧ膜は、不純物のストッパーとして働き、約２０００Å程度形成される。
【００１７】
続いて、（図示していない）ホトレジストが形成され、形成予定のコンタクトホール２６に対応する開口部を介してコンタクトホール２６が形成される。ここのエッチングは、異方性のプラズマエッチングで実現され、ガスは主にＣＨＦ３＋ＣＦ４＋Ａｒである。
更に図８でも説明したように、コンタクトホール２６…の一群を囲むマスク（ここではホトレジスト）２７を介して前記拡散領域２２にイオン注入する。不純物はここでは、ＢＦイオンで、約４０ＫｅＶの加速電圧、３×１０１５／ｃｍ２のドーズ量の条件である。
【００１８】
続いて、レジスト２７の除去後、この不純物の拡散を目的として、７５０度、Ｎ２雰囲気で約３０分アニールを行い、この時生じるコンタクトホール２６の自然酸化膜を取り除くために、フッ酸とフッ化アンモニウムの入った水溶液を用いてウェットエッチングする。
ここで本発明の特徴は、ＢＰＳＧ膜の上に形成された不純物注入阻止膜２５である。
【００１９】
特にＢＰＳＧ膜は、不純物の濃度差により、前記アニール時にコンタクトホールに歪みが加わる。そのため、不純物が注入されないように、マスクとなる膜を設ければ、ＢＰＳＧ膜全域は、不純物が注入されない。従ってアニール時のＢＰＳＧ膜の歪みのアンバランスが全域に渡り取れ、コンタクトの変形を防止できる。
【００２０】
またＢＰＳＧ膜よりもエッチングレートの速いＳｉＯ２膜またはＴＥＯＳ膜とすれば、コンタクトホール内に露出する自然酸化膜のエッチング時、開口部表面の不純物注入阻止膜が先にエッチングされるため若干のテーパーが形成され、ひさしの形成防止となる。
また不純物の導入されるレジストマスク形状が図８のようなアンバランスな形状であっても、不純物注入阻止膜２５が設けて有るために、ＢＰＳＧ膜の変質を防止でき、コンタクトホールの変形を抑止できる。従って、今後益々コンタクトホールのサイズが小さくなり、個々のコンタクトホールにマスクを合わせることがが難しくなっても、ある一群のコンタクトホールでまとめてイオン注入できる。
【００２１】
続いて、図２に示すようにコンタクトホール２６を含む全面にＴｉ膜２８、ＴｉＮ膜２９を順次スパッタ法により形成して成るバリアメタル膜を形成し、続いて図３に示すように、Ｗ膜またはアルミニウム膜から成る配線膜３０を形成する。
ここでコンタクトホール内に前記バリアメタル膜を介してＷ膜から成るコンタクトプラグを埋設して、該コンタクトプラグ上に配線を形成する場合、図４に示すように、Ｗ膜３０をＣＶＤ法により形成した後、該Ｗ膜をエッチバックすることで、コンタクトホール２６内にタングステンプラグ３１を埋め込み、タングステンプラグ３１上にアルミニウム膜等から成る配線膜３２を形成する。
【００２２】
以上に述べたように、ＢＰＳＧ膜２４の上に不純物注入阻止膜２５を設ければ、イオン注入用の不純物は、不純物注入阻止膜によりＢＰＳＧ膜に導入されることがないため、ＢＰＳＧ膜全体が熱処理による歪みを無くせ、従来の課題で説明したようなひさしの形成を防止できる。
従って、二層から成るバリアメタル膜は、均一に積層でき、ＴｉがＴｉＮから露出することが無くなり、ボルケーノを無くすことができる。
【００２３】
また前述したように、ＢＰＳＧ膜よりもエッチングレートの速いＳｉＯ２膜またはＴＥＯＳ膜とすれば、コンタクトホール底部の自然酸化膜のエッチング時、開口部表面が先にエッチングされるため若干のテーパーが形成され、ひさしの形成防止となり、より以上ボルケーノを抑止できる。
一方、不純物注入阻止膜２５について、若干の説明をする。例えばＴＥＯＳ膜で説明すれば、イオン注入されているＴＥＯＳ膜の極表面の部分と、イオン注入されていない下層のＴＥＯＳ膜では膜質に変化がある。
【００２４】
つまりイオン注入されたＴＥＯＳ膜の表面は、硬質となり、それ以外の下層のＴＥＯＳ膜よりもウェットエッチングレートが遅くなる。
図１のコンタクトホールのエッチングでは、異方性ドライエッチングが採用されるので、実質ＴＥＯＳ膜２８も含めた絶縁膜２３は、殆ど垂直に切れる。
しかしアニール工程で発生するコンタクトホール底部の自然酸化膜を除去する工程では、前述したエッチャント（フッ酸＋フッ化アンモニウム）を使用するため、ＴＥＯＳ膜表面がエッチングされにくく、その下のＴＥＯＳ膜がエッチングされ易い傾向を有する。その結果、ＴＥＯＳ膜の表面にひさしが若干形成されることになる。
【００２５】
そのため、本発明では、この自然酸化膜のエッチング時、またはこのエッチング工程の前に、ＴＥＯＳ膜をウェットエッチングする工程を採用するので、ＴＥＯＳ膜のひさしを除去でき、ここに発生する段差をなだらかにできる。
また、図９及び図１０で、フローティングゲートを有する不揮発性半導体記憶装置に適用した実施形態について説明する。
【００２６】
図９において、Ｐ型のシリコン半導体基板４１の表層にはソース領域４２及びドレイン領域４３が相互に離隔して形成されている。また、ソース領域４２の両側には絶縁膜４４を介して導電化されたポリシリコン膜から成るフローティングゲート４５が形成されている。また、前記ソース領域４２及びドレイン領域４３の間には絶縁膜４６を介してポリシリコン膜とタングステンシリサイド（ＷＳｉｘ）膜から成るコントロールゲート４７が形成されている。前記コントロールゲート４７のソース領域４２側の端部は、前記絶縁膜４６を介してフローティングゲート４５の上方に配置されている。
【００２７】
尚、前記ソース領域４２及びコントロールゲート４７は、いずれも一方向（紙面に垂直な方向）に延びており、ソース領域４２の両側には複数のドレイン領域４３及び複数のコントロールゲート４７が前記一方向に沿って配列されている。そして、コントロールゲート４７は、不揮発性半導体記憶装置のワード線として作用する。
【００２８】
前記シリコン基板４１上には、これらのフローティングゲート４５及びコントロールゲート４７を被覆するようにＴＥＯＳ膜及びＢＰＳＧ膜から成る層間絶縁膜４８が形成されており、該層間絶縁膜４８に開口して形成されたコンタクトホール４９を介して前記ドレイン領域４３にコンタクトしており、当該不揮発性半導体記憶装置のビット線として作用する配線膜が形成されている。
【００２９】
ここで、前述した配線膜が形成されるコンタクトホール４９は、図９に示すようにフローティングゲート４５とコントロールゲート４７が積層されて成る不揮発性半導体記憶装置の高段差部に形成されるため、深くなることが避けられず、このようなコンタクトホール４９内にバリアメタル膜を介してアルミニウムやＷ等が積層されて成る配線膜を形成した場合に、そのステップカバレッジが悪化することになる。
【００３０】
しかも次の点により更にステップカバレージが悪化する。図９の左側は、前述の通り不揮発性半導体記憶装置のセルであり、右側は、これらメモリセルを駆動する駆動回路の一トランジスタ５０である。このトランジスタ５０のソース・ドレイン領域には、コンタクト抵抗を下げるために不純物をイオン注入する必要がある。
【００３１】
このイオン注入により、従来最上層の絶縁膜は、ＢＰＳＧ膜であったため、イオン注入されないセル領域と、イオン注入される周辺の駆動回路領域では、ＢＰＳＧ膜の特性が微妙に変化する。しかもこの後、イオン注入の不純物を拡散するアニールが入るため、セル領域と周辺の駆動回路郡とで歪みが加わり、ひさしが形成される。
【００３２】
つまり、Ｔｉ、ＴｉＮ、Ｗプラグ、Ａｌの積層では、図７で示したようにひさしによるボルケーノが発生し、Ｔｉ、ＴｉＮ、Ａｌの積層では、Ａｌの断線等が問題となる。
しかし、本発明では、ＢＰＳＧ膜５１の上に、イオン注入時の不純物をＢＰＳＧ膜５１へ到達させず、且つＢＰＳＧ膜よりもエッチングされやすい膜５２、ここではＴＥＯＳ膜やＣＶＤによるＳｉＯ２膜を設けている。
【００３３】
従って、この不純物注入阻止膜５２を設けたため、ＢＰＳＧ膜５１自身は、全域に渡り不純物分布が均一となるため、アニール時に発生するひさしを抑制することができる。
この後、アニール工程に於いて、コンタクトホール４９のＳｉの露出部に自然酸化膜が発生するため、フッ酸とフッ化アンモニウム（１：１００で通常バッファードフッ酸と呼ばれている。）の水溶液でウェットエッチングを行う。このウェットエッチングでは、積極的に不純物注入阻止膜をＢＰＳＧ膜よりもエッチングするため、開口部をなだらかな段差とする。そのため、よりバリアメタルの被覆性が向上する。
【００３４】
ここで、このエッチャントのフッ酸の量が少ないと、ひさしが取れない場合があるが、この場合、フッ酸の量を増やせば良い。
以上説明したように、Ｔｉ、ＴｉＮ、Ｗプラグ、Ａｌの積層では、ボルケーノの防止、断線の防止が実現でき、、Ｔｉ、ＴｉＮ、Ａｌの積層では、Ａｌの断線等を防止できる。
【００３５】
続いて、図１０に示すように前記コンタクトホール４９を含む全面にＴｉ膜５２及びＴｉＮ膜５３を順次スパッタ法により形成して成るバリアメタル膜を介してＷ膜５４をＣＶＤ法により形成し、Ｗ膜をエッチバックすることで、コンタクトホール４９内にタングステンプラグを埋め込み、タングステンプラグ上にアルミニウム膜等から成る配線膜５５を形成する。
【００３６】
尚、本実施の形態では、いわゆるスプリットゲート型の不揮発性半導体記憶装置に適用した例を示したが、スタックドゲート型の不揮発性記憶装置に適用しても良い。
更に、本発明では、絶縁膜として単層膜や三層以上の多層膜に対しても適用できるものである。
【００３７】
【発明の効果】
本発明によれば、第１に、ＢＰＳＧ膜の表面に、拡散領域のコンタクト抵抗を下げるために注入される不純物が前記ＢＰＳＧ膜に注入されないように不純物注入阻止膜を設けることで、ＢＰＳＧ膜の不純物分布が均一となり、アニール時に発生するコンタクトのひさしを防止することができる。
【００３８】
また不純物注入阻止膜を、ＢＰＳＧ膜よりもエッチングレートの速いＳｉＯ２膜またはＴＥＯＳ膜で構成することで、コンタクトホールの露出部に発生する自然酸化膜のエッチングに於いて、不純物注入阻止膜を若干エッチングでき、なだらかな段差を形成することができる。
しかも不純物注入阻止膜があるため、従来から行っていた、複数のコンタクトホールを一度にまとめてイオン注入する工程、つまりコンタクトホールを囲むレジストマスクを、一方向に長くしても何ら問題が発生しなくなる。
【００３９】
その結果、Ｗを採用する場合には、ボルケーノやステップカバレージの悪化等が防止でき、Ａｌを採用する場合には、ステップカバレージの防止が実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置の製造方法を示す断面図である。
【図６】従来の半導体装置の製造方法を示す断面図である。
【図７】従来の半導体装置の製造方法を示す断面図である。
【図８】コンタクトホールを有する部分の図である。
【図９】本発明の他の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図１０】本発明の他の実施形態を説明する半導体装置の製造方法を示す断面図である。
【図１】
0003561626.tif 000002
【図２】
0003561626.tif 000003
【図３】
0003561626.tif 000004
【図４】
0003561626.tif 000005
【図５】
0003561626.tif 000006
【図６】
0003561626.tif 000007
【図７】
0003561626.tif 000008
【図８】
0003561626.tif 000009
【図９】
0003561626.tif 000010
【図１０】
0003561626.tif 000011