【事件の表示】
　特願２００２−６４２３９「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１５年９月１９日出願公開、特開２００３−２６４２３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年３月８日の出願であって、平成１８年８月７日付けで拒絶査定がなされ、それに対して、同年９月１４日に拒絶査定に対する審判請求がなされるとともに、同年１０月１６日付けで手続補正がなされ、その後、平成２０年１１月１１日付けで審尋がなされ、平成２１年１月１６日に回答書が提出されたものである。
　
２．平成１８年１０月１６日付けの手続補正について
【補正の却下の決定の結論】
　平成１８年１０月１６日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成１８年１０月１６日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし１０を、補正後の特許請求の範囲の請求項１ないし８と補正するものであり、補正後の請求項１ないし８は以下のとおりである。
　「【請求項１】　複数の配線と、キャパシタとを有し、
　前記キャパシタは、前記複数の配線の上面と、それぞれ異なる箇所で接続されて成る下層電極と、前記下層電極と容量結合する上層電極とを備え、
　前記複数の配線は、銅（Ｃｕ）を含有するととともに、銅（Ｃｕ）の拡散を防止する材料により内包され、
　前記キャパシタには、当該キャパシタを被覆して成る層間絶縁膜よりエッチングレートの低いエッチングストッパー膜が前記上層電極の上面のみに形成されることを特徴とする半導体装置。
　　【請求項２】　前記複数の配線は、当該複数の配線の下方に設けられる下層配線と接続されることを特徴とする請求項１に記載の半導体装置。
　　【請求項３】　前記下層電極は、前記複数の配線の上方に設けられる上層配線と直接接続されることを特徴とする請求項１に記載の半導体装置。
　　【請求項４】　前記下層電極は、前記上層配線と接続される延在領域を有することを特徴とする請求項３に記載の半導体装置。
　　【請求項５】　前記下層配線は、低抵抗の金属を含有して成ることを特徴とする請求項２に記載の半導体装置。
　　【請求項６】　前記低抵抗の金属は、Ｃｕを含有することを特徴とする請求項５に記載の半導体装置。
　　【請求項７】　銅（Ｃｕ）を含有するとともに、銅（Ｃｕ）の拡散を防止する材料により内包される複数の配線を形成する工程と、
　次いで、前記複数の配線の上面と、それぞれ異なる箇所で接続されて成る下層電極と、前記下層電極と容量結合する上層電極とを備えるキャパシタを形成する工程とを含み、
　前記キャパシタを被覆して成る層間絶縁膜よりエッチングレートの低いエッチングストッパー膜を、前記上層電極の上面のみに形成し、前記上層電極まで導通するビアホールを含む深さの異なる複数のビアホールを、前記層間絶縁膜をエッチングすることにより形成することを特徴とする半導体装置の製造方法。
　　【請求項８】　前記複数の配線の下方に、当該複数の配線と接続される下層配線を形成することを特徴とする請求項７に記載の半導体装置の製造方法。」
　
（２）補正事項の整理
　本件補正による補正事項を整理すると以下のとおりである。
（２−１）補正事項１
　補正前の請求項１を、「内包されることを特徴とする」を「内包され、　前記キャパシタには、当該キャパシタを被覆して成る層間絶縁膜よりエッチングレートの低いエッチングストッパー膜が前記上層電極の上面のみに形成されることを特徴とする」と補正し、補正後の請求項１とすること。
　
（２−２）補正事項２
　補正前の請求項５を削除すること。及び、補正前の請求項６を、文言を変更せずに補正後の請求項５とすること。及び、補正前の請求項７を、引用する請求項を請求項５と補正し、補正後の請求項６とすること。
　
（２−３）補正事項３
　補正前の請求項８を、「キャパシタを形成する工程とを含むことを特徴とする」を「キャパシタを形成する工程とを含み、　前記キャパシタを被覆して成る層間絶縁膜よりエッチングレートの低いエッチングストッパー膜を、前記上層電極の上面のみに形成し、前記上層電極まで導通するビアホールを含む深さの異なる複数のビアホールを、前記層間絶縁膜をエッチングすることにより形成することを特徴とする」と補正し、補正後の請求項７とすること。
　
（２−４）補正事項４
　補正前の請求項１０を削除すること。及び、補正前の請求項９を、引用する請求項を請求項７と補正し、補正後の請求項８とすること。
　
（３）補正の目的についての検討
（３−１）補正事項３及び４について
　補正事項３及び４についての補正は、互いに関連するものであるから、まとめて検討する。
　まず、これらの補正が、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下、単に「特許法第１７条の２第４項」という。）各号に掲げるいずれの事項を目的とするものであるのかについて検討する。
　補正事項３についての補正は、以下の２とおりに解釈できるので、その各々について検討する。
ａ．補正後の請求項７は補正前の請求項１０に対応するものであり、補正事項３についての補正は、補正前の請求項８を削除するとともに、補正前の請求項１０を、独立請求項形式とした上で、「エッチングストッパー膜を前記上層電極上に形成し」を「エッチングストッパー膜を、前記上層電極の上面のみに形成し」と補正し、補正後の請求項７としたものである（以下、「補正形態ａ」という。）。
ｂ．補正後の請求項７は補正前の請求項８に対応するものであり、補正事項３についての補正は、補正前の請求項８に対して、「前記キャパシタを被覆して成る層間絶縁膜よりエッチングレートの低いエッチングストッパー膜を、前記上層電極の上面のみに形成し、前記上層電極まで導通するビアホールを含む深さの異なる複数のビアホールを、前記層間絶縁膜をエッチングすることにより形成する」という構成を付加して、補正後の請求項７としたものである（以下、「補正形態ｂ」という。）。
　
（３−１−１）補正形態ａとみた場合について
　補正後の請求項８をみると、当該請求項８は、引用する請求項の番号が異なることを除き補正前の請求項９と同一の文言であり、補正後の請求項７を引用するものである。
　しかしながら、補正前の請求項９は、補正前の請求項８を引用するものであり、補正前の請求項１０は引用していない。
　したがって、補正事項３についての補正を補正形態ａのとおり解釈すると、補正後の請求項８は、対応する補正前の請求項が存在しないことになるから、補正事項４についての補正は実質的に補正後の請求項８を追加するもの、すなわち実質的に請求項を追加するものである。
　よって、補正事項３についての補正を補正形態ａのとおり解釈した場合には、補正事項４についての補正は、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しない。
　
（３−１−２）補正形態ｂとみた場合について
　補正事項３についての補正は、補正前の請求項８に対して、「エッチングストッパー膜」を形成する工程、及び「深さの異なる複数のビアホール」を形成する工程を新たに付加するものであるから、補正前の請求項８に係る発明の発明特定事項を技術的に限定するものではない。
　したがって、補正事項３についての補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものには該当しない。また、当該補正が、特許法第１７条の２第４項のその余のいずれの号に掲げる事項を目的とするものにも該当しないことは明らかである。
　したがって、補正事項３についての補正を補正形態ｂのとおり解釈した場合には、補正事項３についての補正は、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しない。
　
（３−２）補正の目的についてのまとめ
　以上検討したとおり、補正事項３についての補正をどのように解釈したとしても、補正事項３及び４についての補正の両方が特許法第１７条の２第４項に規定する要件を満たすことはできないから、補正事項１及び２について検討するまでもなく、本件補正は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（４）補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第４項に規定する要件を満たしていないから、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　上記２．において検討したとおり、平成１８年１０月１６日付けの手続補正は却下されたので、本願の請求項１ないし１０に記載された発明は、平成１７年１２月５日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１０に記載された事項により特定されるとおりのものであり、そのうちの請求項１に記載された発明（以下、「本願発明」という。）は、請求項１に記載された以下のとおりのものである。
　「【請求項１】　複数の配線と、キャパシタとを有し、
　前記キャパシタは、前記複数の配線の上面と、それぞれ異なる箇所で接続されて成る下層電極と、前記下層電極と容量結合する上層電極とを備え、
　前記複数の配線は、銅（Ｃｕ）を含有するととともに、銅（Ｃｕ）の拡散を防止する材料により内包されることを特徴とする半導体装置。」
　
４．刊行物に記載された発明
（１）刊行物１：特開２００１−２６７３２０号公報
（１−１）これに対して、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由で引用された特開２００１−２６７３２０号公報（以下、「刊行物１」という。）には、図１及び２とともに、以下の事項が記載されている。
　
　「【０００１】
【発明の属する技術分野】本発明は、通常ダマシン(damascene)配線と呼ばれる半導体装置の金属埋め込み配線技術に係り、特にキャパシタ、抵抗体、及びインダクタ等の受動素子、並びにこれらのシールド層が前記金属埋め込み多層配線の配線層中に組み込まれた半導体装置とその製造方法に関するものである。」
　「【００３３】
【発明の実施の形態】以下、本発明の実施の形態につき図面を参照して説明する。図１、図２は本発明の第１の実施の形態に係る半導体装置の構造とその製造方法を示す断面図である。はじめに、第１の実施の形態の半導体装置の構造上の特徴について説明する。
【００３４】第１の実施の形態に係る半導体装置の主要部は、半導体基板上に形成されたＣｕ埋め込み（ダマシン）多層配線と、このＣｕ埋め込み多層配線の第１配線層に形成されたＣｕ埋め込みシールド層と、このＣｕ埋め込みシールド層の上部の第２配線層に形成されたＴａＮ／Ｔａ２Ｏ５／ＴａＮからなるキャパシタ及びＴａＮを皮膜とする金属皮膜抵抗体と、前記第２配線層に形成された前記ＴａＮシールド層と、このＴａＮシールド層の上部の第３配線層に形成されたＣｕ埋め込み配線を用いて形成されたインダクタと、前記Ｃｕ及びＴａＮからなる各シールド層の直下部にそれぞれ配置されたトランジスタ等の半導体基板上の能動素子から構成される。
【００３５】次に図１、図２に示す断面図を用いて第１の実施の形態に係る半導体装置の構成を製造工程順に詳細に説明する。図１（ａ）に示すように、トランジスタ等の能動素子（図示せず）が形成されたシリコン基板１を覆う第１層間絶縁膜２の上の第１配線層に、本発明のＣｕ埋め込み多層配線技術を適用して、Ｃｕ埋め込みシールド層３を形成する。本発明のＣｕ埋め込み多層配線技術については第２の実施の形態において詳細に説明する。
【００３６】前記Ｃｕ埋め込みシールド層を覆うように第２層間絶縁膜４を形成し、再び本発明のＣｕ埋め込み多層配線技術を用いてこの第２層間絶縁膜４の上の第２配線層に第１、及び第２配線層を接続するコンタクトホール５と、Ｃｕ埋め込みパッド６と、Ｃｕ埋め込み配線７を形成し、その表面をＣＭＰ研磨(Chemical Mechanical polishing)により平坦化する。ここでＣｕ埋め込みパッドとは、半導体基板に対して垂直方向にコンタクトホール間を直接接続するためのパッドであって、例えば図１（ａ）に示すＣｕ埋め込み配線７のように紙面に対して垂直方向に伸びる配線とは異なるものである。
【００３７】次に図１（ｂ）に示すように、ＴａＮ膜をスパッタ法により堆積し、パターニングすることによりキャパシタの一方の電極をなすＴａＮ電極８をＣｕ埋め込み配線７と接続するように形成する。引き続きスパッタ法を用いて図１（ｃ）に示すように、ＴａＮ電極８を覆うようにキャパシタの誘電体膜となるＴａ２Ｏ５膜９とＴａＮ膜１０とを積層して堆積する。
【００３８】次に図２（ｄ）に示すように、第２層間絶縁膜４の上面に堆積されたＴａ２Ｏ５膜９／ＴａＮ膜１０からなる積層膜をパターニングすることにより、この積層膜をキャパシタの形成領域におけるＴａ２Ｏ５膜９ａ／ＴａＮ膜１０ａと、ＴａＮ抵抗体の形成領域におけるＴａ２Ｏ５膜９ｂ／ＴａＮ膜１０ｂと、図２（ｅ）に示すインダクタをなすＣｕ埋め込み配線１４とシリコン基板１との間を遮蔽するＴａＮシールド層の形成領域におけるＴａ２Ｏ５膜９ｃ／ＴａＮ膜１０ｃとの３つの領域に分割する。
【００３９】引き続き、これらの３分割されたＴａＮ膜１０ａ、１０ｂ、１０ｃを覆うように窒化膜１１と第３層間絶縁膜１２とを積層し、ＣＭＰ研磨により表面を平坦化する。
【００４０】次に、窒化膜１１と第３層間絶縁膜１２とを貫通するＣｕ埋め込みコンタクトホールを介して、前記第２配線層上に形成されたＴａＮ膜１０ａ、１０ｂ、１０ｃに接続された第３配線層のＣｕ埋め込みパッドやＣｕ埋め込み配線を形成する。ここで、第３層のＣｕ埋め込み配線には、図２（ｅ）の断面図とその上部の部分的な平面図に示されるように、Ｃｕ埋め込み配線１４からなるインダクタが含まれる。
【００４１】このようにインダクタを含む第３層間絶縁膜１２をＣＭＰ研磨し、その上に第４層間絶縁膜１３を堆積し、第３層間絶縁膜１２に形成されたＣｕ埋め込みコンタクトホールを介して、第３配線層のＣｕ埋め込みパッド及びＣｕ埋め込み配線と、第４層間絶縁膜１３の上面に形成された第４配線層のＣｕ埋め込みパッド及びＣｕ埋め込み配線とが接続される。このとき、前記Ｃｕ埋め込み配線１４からなるインダクタのＣｕ埋め込みリード線１５、１６がインダクタに接続される。
【００４２】以上述べた製造工程において、図２（ｅ）に示すように、第１層間絶縁膜２の上の第１配線層に形成されたＣｕ埋め込みシールド層は、Ｃｕ埋め込みコンタクトホール５とＣｕ埋め込みパッド６とを順に上部に直接接続するダイレクトコンタクトを形成し、第４層間絶縁膜１３の上面に引き出され接地される。
【００４３】同様に第２層間絶縁膜４の上の第２配線層上に形成されたＴａＮシールド層１０ｃは、窒化膜１１を貫通してこのＴａＮシールド層１０ｃに接続されたＣｕ埋め込みコンタクトホールとＣｕ埋め込みパッドとからなるダイレクトコンタクトを介して第４層間絶縁膜１３の上面に引き出され接地される。なお、第４層間絶縁膜１３の上面に形成される第４配線層は、窒化膜等からなるパッシベーション膜（図示せず）で被覆される。
【００４４】図２（ｅ）に示す第１の実施の形態の半導体装置は、多層配線とコンタクトホールが安価で導電性に優れたＣｕ埋め込み多層配線を用いて形成されること、キャパシタ及び抵抗体と半導体基板上に形成されるトランジスタ(図示せず）との間をシールドするＣｕ埋め込みシールド層３が、第１配線層におけるＣｕ埋め込み配線技術を用いて形成されることに特徴がある。
【００４５】また、キャパシタの電極と抵抗体の導電性皮膜がＴａＮで形成されることにより、ＳｉＯ２等の絶縁膜中における拡散係数の大きいＣｕの拡散によるトランジスタ等のリーク電流の発生が、ＴａＮ拡散防止膜で抑制されるので、信頼性の高い半導体装置を得ることができる。
【００４６】また、従来のＳＴＩ領域上の導電性ポリシリコンからなる抵抗体では、ＳＴＩの面積に起因するポリシリコン抵抗体のサイズの制限や、熱工程に起因する抵抗値のばらつき、及び工程数の増大等が問題となっていたが、キャパシタの一方の電極をなすＴａＮを抵抗体の導電性皮膜とすることにより、これらの問題点を全て解決することができる。
【００４７】例えば抵抗体のサイズの制限に関し、キャパシタと隣り合う抵抗体のＴａＮ導電性皮膜の面積を十分大きくすることにより、これをパターニングし、トリミングすることにより、高精度な抵抗値の調整をすることができる。また、従来用いられてきた導電性ポリシリコンに比べて、抵抗値の温度係数が小さいことも大きな利点である。
【００４８】図２（ｅ）に示す第１の実施の形態の半導体装置は、さらにキャパシタの一方の電極１０ａと、抵抗体の導電性皮膜１０ｂをなすＴａＮ膜の一部が、インダクタと半導体基板上のトランジスタとの間のＴａＮシールド層１０ｃとして用いられることに特徴がある。
【００４９】なお、これらのＴａＮ膜１０ａ、１０ｂ、１０ｃは、Ｃｕ埋め込み配線からのＣｕ拡散を防止するためさらに窒化膜１１で被覆され、窒化膜１１を覆う層間絶縁膜１２の上にＣｕ埋め込み配線１４からなるインダクタが形成される。
【００５０】インダクタをなすＣｕ埋め込み配線１４を流れる電流は、磁気誘導によりＴａＮシールド層１０ｃにイメージ電流を発生させ、このイメージ電流による損失がインダクタのＱ値を小さくするので、これを回避するため前記イメージ電流を妨げるようにＴａＮシールド層１０ｃをパターニングして分割するか、スリット等を設けてＴａＮシールド層１０ｃのパターン形状を最適化すれば、インダクタ１４のＱ値を低下させることなく十分なシールド効果を得ることができる。
【００５１】なお、前記Ｃｕ埋め込みシールド層３、及びＴａＮシールド層１０ｃ共に受動素子との間の結合容量が小さいことが望ましいので、上記のようにシールド層を分割最適化するに当り、結合容量の最小化についても同時に考慮しなければならない。
【００５２】このように、キャパシタの一方の電極１０ａと、抵抗体の導電性皮膜１０ｂとＴａＮシールド層１０ｃとに対して共通に用いる導電膜としては、高い電気伝導度を有し、Ｃｕに対する拡散防止の作用があり、かつ温度係数が小さいことが要求されるが、これらの要求条件を満たす導電膜として、ＴａＮのほかＴｉＡｌ、ＴｉＮ、ＷＮ等の金属間化合物からなる膜を用いることができる。」
　
（１−２）ここにおいて、「キャパシタの一方の電極をなすＴａＮ電極８」の下部には、３本の「Ｃｕ埋め込み配線７」が設けられていることが図１及び図２から明らかである。
　したがって、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されているものと認められる。
　「３本のＣｕ埋め込み配線７及びＴａＮ／Ｔａ２Ｏ５／ＴａＮからなるキャパシタを有し、
　前記キャパシタの一方の電極をなすＴａＮ電極８を前記３本のＣｕ埋め込み配線７と接続するように形成し、前記ＴａＮ電極８を覆うように前記キャパシタの誘電体膜となるＴａ２Ｏ５膜９とＴａＮ膜１０とを積層して堆積し、パターニングすることにより、この積層膜を前記キャパシタの形成領域におけるＴａ２Ｏ５膜９ａ／ＴａＮ膜１０ａとし、前記ＴａＮ膜１０ａを覆うように窒化膜１１と第３層間絶縁膜１２とを積層し、ＣＭＰ研磨により表面を平坦化することを特徴とする半導体装置。」
　
（２）刊行物２：特開２００２−９２４８号公報
　また、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由で引用された特開２００２−９２４８号公報（以下、「刊行物２」という。）には、図１及び２とともに、以下の事項が記載されている。
　
　「【０００１】
【発明の属する技術分野】本発明は、誘電体を挟む一対の電極が金属材料からなる高周波特性に優れたキャパシタに関し、特に、集積回路に組み込むのに好適なキャパシタの構造およびその製造方法に関する。」
　「【００１２】
【発明の実施の形態】以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例１〉図１は、本発明に係るキャパシタが組み込まれた集積回路の一部を示す断面図である。本発明に係るキャパシタ１０が組み込まれた集積回路１１は、例えばシリコン半導体基板１２上に形成されている。従来の集積回路におけると同様に、図示しないが、半導体基板１２の活性領域には、ＭＯＳトランジスタのようなユニポーラトランジスタあるいはバイポーラトランジスタ等の能動素子が形成されており、従来よく知られているように、半導体基板１２上に形成された前記能動素子を含む回路部分を覆うように、例えば、ＳｉＯ２、ＳｉＯＦ、あるいはこれらよりもさらに低い誘電率を示す、いわゆる低誘電体膜等からなる層間絶縁膜１３が形成されている。
【００１３】層間絶縁膜１３上には、さらに、多層配線のための層間絶縁膜１４（１４ａ、１４ｂおよび１４ｃ）が形成されており、この層間絶縁膜１４内に本発明に係るキャパシタ１０が形成されている。層間絶縁膜１４は、層間絶縁膜１３と同様な材料で構成されている。図示の例では、前記キャパシタ１０を後述するダマシン法で層間絶縁膜１４内に形成するために、層間絶縁膜１４は、後述する製造工程でエッチングストッパ膜として機能するＳｉＮ膜１５（１５ａ、１５ｂおよび１５ｃ）をそれぞれに介在させて層間絶縁膜１４上に形成された下層部分１４ａ、中間層部分１４ｂおよび上層部分１４ｃで構成されている。また、図示の例では、キャパシタ１０の形成領域に近接して、層間絶縁膜１４内に前記回路部分のための配線１６が形成されている。
【００１４】層間絶縁膜１４の下層部分１４ａ内には、キャパシタ１０の銅からなる下方電極１７が形成され、また、配線１６のための銅からなる下方配線部１６ａが形成されている。これら銅からなる下方電極１７および下方配線部１６ａの底面および周面は、前記銅材料部分１７および１６ａと、層間絶縁膜１４の下層部分１４ａとの接触を防止するための障壁層１８ａで覆われている。
【００１５】この障壁層すなわち障壁１８ａは、銅材料の下層部分１４ａへの拡散を防止するための導電性を示すＴｉＮ材料あるいはＴａＮ材料のような窒化金属材料で形成されている。銅材料の拡散を防止するための障壁１８ａは、導電性を示す前記ＴｉＮ材料あるいはＴａＮ材料に代えて、非導電性を示すＳｉＮ材料で形成することができる。
【００１６】下方電極１７の上面は、障壁層１８ａと同一材料からなる障壁層１８ｂで覆われており、これにより、下方電極１７の全ての表面は、導電性を示す障壁１８ａおよび１８ｂで覆われることにより、層間絶縁膜１４との直接の接触が防止されている。
【００１７】層間絶縁膜１４の下層部分１４ａ上のエッチングストッパ膜すなわちＳｉＮ膜１５ｂは、下方電極１７の上面上に広がる前記障壁１８ｂを覆うように、形成されており、このＳｉＮ膜１５ｂ、前記ＳｉＮ膜１５ｃおよび層間絶縁膜１４の中間層部分１４ｂ、１４ｃに関連して形成された凹所１９内に、キャパシタ１０の誘電体２０および上方電極２１が形成されている。
【００１８】誘電体２０は、ＳｉＯ２あるいはＳｉＮのような絶縁膜からなり、図示の例では、誘電体２０を構成する絶縁膜は、凹所１９の底面を規定する障壁１８ｂ上から、凹所１９の周壁面を覆うべくこれに沿って上方へ伸長し、さらに層間絶縁膜１４の前記上層部分１４ｃの上面を覆うべく伸長する。
【００１９】前記凹所１９内には、上方電極２１が、収容されている。上方電極２１は、該電極と下方電極１７との間に誘電体２０を挟むことにより、これらの各部１７および２０と共にキャパシタ１０を構成する。この凹所１９内に収容された上方電極２１は、前記上層部分１４ｃから露出する上面を除き、その周面および底面が、前記したと同様な障壁層１８ｃにより覆われている。前記上層部分１４ｃから露出する上方電極２１の前記上面は、上方電極２１のための接続端子となる。」
　
５．本願発明と刊行物発明との対比
（１）本願発明と刊行物発明とを対比する。
　刊行物発明の「３本のＣｕ埋め込み配線７」、「ＴａＮ／Ｔａ２Ｏ５／ＴａＮからなるキャパシタ」は、各々本願発明の「複数の配線」、「キャパシタ」に相当する。
　また、刊行物発明の「ＴａＮ電極８」は「前記キャパシタの一方の電極をなす」ものであり、かつ、「前記キャパシタ」の最下部に位置するものであることは、図２（ｄ）から明らかであるから、当該「ＴａＮ電極８」は、本願発明の「下層電極」に相当する。そして、刊行物発明の「ＴａＮ電極８」は、「前記３本のＣｕ埋め込み配線７と接続するように形成」されており、かつ、「ＴａＮ電極８」が各「Ｃｕ埋め込み配線７」とそれぞれ異なる箇所で接続されていることは、図１及び図２から明らかであるから、刊行物発明は、本願発明の「前記キャパシタは、前記複数の配線の上面と、それぞれ異なる箇所で接続されて成る下層電極」「を備え」る構成に相当する構成を備えている。
　また、刊行物発明の「前記キャパシタの形成領域におけるＴａ２Ｏ５膜９ａ／ＴａＮ膜１０ａ」における「ＴａＮ膜１０ａ」は、本願発明の「上層電極」に相当する。そして、刊行物発明の「ＴａＮ膜１０ａ」は、「Ｔａ２Ｏ５膜９ａ」を介して本願発明の「下層電極」に相当する「ＴａＮ電極８」の上に備えられており、「ＴａＮ膜１０ａ」が「ＴａＮ電極８」に対して、「Ｔａ２Ｏ５膜９ａ」を介して容量結合していることは当業者にとって明らかであるから、刊行物発明は、本願発明の「前記キャパシタは、」「前記下層電極と容量結合する上層電極とを備え」る構成に相当する構成を備えている。
　また、刊行物発明の「３本のＣｕ埋め込み配線７」が「銅（Ｃｕ）を含有する」ものであることは自明である。
　
（２）したがって、本願発明と刊行物発明とは、
　「複数の配線と、キャパシタとを有し、
　前記キャパシタは、前記複数の配線の上面と、それぞれ異なる箇所で接続されて成る下層電極と、前記下層電極と容量結合する上層電極とを備え、
　前記複数の配線は、銅（Ｃｕ）を含有することを特徴とする半導体装置。」
　
　である点で一致し、以下の点で相違する。
（相違点）
　本願発明は、「前記複数の配線は、」「銅（Ｃｕ）の拡散を防止する材料により内包される」ものであるのに対して、刊行物発明はそのような構成を備えていない点。
　
６．相違点についての当審の判断
（１）上記相違点について検討するに当たり、まず、本願発明の「前記複数の配線は、」「銅（Ｃｕ）の拡散を防止する材料により内包される」とは、どのような意味であるのかについて検討する。
　本願の明細書には、「内包」に関連して以下の記載がある。
　「　【００１１】
　また、このとき層間絶縁膜に多用されるシリコン酸化膜等の絶縁物は、Ｃｕ原子拡散を受け易いといった問題が懸念される。本発明者は下層電極に用いる材料とＣｕ配線の裏打ち構造を工夫し、前記絶縁物へのＣｕ露出を防止して配線機能の維持を図った。即ち、チタンナイトライド（ＴｉＮ）等のＣｕ拡散防止機能を有する導電膜を下層電極に用いて、その下層電極でＣｕ配線表面を内包する裏打ち構成を想到した。これにより、絶縁物のＣｕ露出部分を無くしつつＣｕ配線と下層電極を接続させることが可能となる。
　　　【００１２】
　尚、ここでいう「内包」とは、下層電極の一部面領域が配線表面又はその上方の面領域を内包することをいい、下層電極によってＣｕ配線を内包させることでＣｕ拡散防止に基づく配線機能の信頼性維持を果たすことができる。また、上記の低抵抗化により、特に高周波回路に適用した場合に大幅なＱ値向上を見込むことができる。
　以下、本発明の実施形態を添付図面を参照しながら詳細に説明する。」
　
　したがって、この定義に従えば、本願発明の「前記複数の配線は、」「銅（Ｃｕ）の拡散を防止する材料により内包される」とは、「前記複数の配線」表面又はその上方の面領域が「銅（Ｃｕ）の拡散を防止する材料」により内包されることを意味するものと解される。
　
（２）そこで、上記相違点について検討すると、まず、刊行物発明の「３本のＣｕ埋め込み配線７」の表面、すなわち「３本のＣｕ埋め込み配線７」における刊行物１の図２（ｄ）において「４」で表された層間絶縁膜の表面に露出している部分についてみると、当該部分のうちの「ＴａＮ／Ｔａ２Ｏ５／ＴａＮからなるキャパシタ」の下に存在する領域については、表面又はその上方の面領域が「ＴａＮ電極８」、「ＴａＮ膜１０ａ」、及び「窒化膜１１」により覆われていることが明らかである。
　
　そして、刊行物１の「また、キャパシタの電極と抵抗体の導電性皮膜がＴａＮで形成されることにより、ＳｉＯ２等の絶縁膜中における拡散係数の大きいＣｕの拡散によるトランジスタ等のリーク電流の発生が、ＴａＮ拡散防止膜で抑制されるので、信頼性の高い半導体装置を得ることができる。」（００４５段落）、及び「なお、これらのＴａＮ膜１０ａ、１０ｂ、１０ｃは、Ｃｕ埋め込み配線からのＣｕ拡散を防止するためさらに窒化膜１１で被覆され、窒化膜１１を覆う層間絶縁膜１２の上にＣｕ埋め込み配線１４からなるインダクタが形成される。」（００４９段落）という記載から、「ＴａＮ電極８」、「ＴａＮ膜１０ａ」、及び「窒化膜１１」がＣｕの拡散を防止する機能を有することは明らかであるから、これらは本願発明の「銅（Ｃｕ）の拡散を防止する材料」に相当するものであると認められる。
　
　ところで、一般に、銅（Ｃｕ）を含む配線や電極等の部材を備えた半導体装置において、当該部材から層間絶縁膜にＣｕが拡散することによる性能劣化を防止するため、当該部材をＣｕの拡散を防止する材料で覆うことは、当業者における周知技術である。
　例えば、刊行物２には、「層間絶縁膜１４の下層部分１４ａ内には、キャパシタ１０の銅からなる下方電極１７が形成され、また、配線１６のための銅からなる下方配線部１６ａが形成されている。これら銅からなる下方電極１７および下方配線部１６ａの底面および周面は、前記銅材料部分１７および１６ａと、層間絶縁膜１４の下層部分１４ａとの接触を防止するための障壁層１８ａで覆われている。　【００１５】この障壁層すなわち障壁１８ａは、銅材料の下層部分１４ａへの拡散を防止するための導電性を示すＴｉＮ材料あるいはＴａＮ材料のような窒化金属材料で形成されている。銅材料の拡散を防止するための障壁１８ａは、導電性を示す前記ＴｉＮ材料あるいはＴａＮ材料に代えて、非導電性を示すＳｉＮ材料で形成することができる。　【００１６】下方電極１７の上面は、障壁層１８ａと同一材料からなる障壁層１８ｂで覆われており、これにより、下方電極１７の全ての表面は、導電性を示す障壁１８ａおよび１８ｂで覆われることにより、層間絶縁膜１４との直接の接触が防止されている。」と記載されており、銅材料の拡散を防止するために、Ｃｕを含む部材である「下方配線部１６ａ」や「下方電極１７」を「銅材料の拡散を防止するための障壁」で覆うことが記載されているものと認められる。
　また、刊行物２には、「ＳｉＮ材料」が「銅材料の拡散を防止するための障壁」として機能することも記載されているものと認められる。
　
　したがって、刊行物発明に対して当該周知技術を適用し、「３本のＣｕ埋め込み配線７」の表面における「ＴａＮ／Ｔａ２Ｏ５／ＴａＮからなるキャパシタ」の下に存在する領域以外の領域を、本願発明の「銅（Ｃｕ）の拡散を防止する材料」に相当する「窒化膜１１」で覆うようにすることは当業者が容易になし得た事項である。そして、その際、製造工程による誤差等を考慮して、「３本のＣｕ埋め込み配線７」の表面よりもある程度大きな領域を「窒化膜１１」で覆うようにすること、すなわち、本願発明のように、「前記複数の配線は、」「銅（Ｃｕ）の拡散を防止する材料により内包される」、換言すれば「前記複数の配線」表面又はその上方の面領域が「銅（Ｃｕ）の拡散を防止する材料」により内包される構成とすることは当業者が適宜なし得た事項である。
　
　したがって、本願発明は、刊行物２に記載された当業者における周知技術を勘案することにより、刊行物発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上検討したとおりであるから、他の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。