(57)【特許請求の範囲】
【請求項１】
実装基板と、前記実装基板上にソルダ層を介して接合された半導体光素子とを有し、前記半導体光素子の電流注入領域リッジ導波路部及び導波路側部が共に前記ソルダ層に接触するように、前記リッジ導波路部にコンタクト層を備えるがパッシベーション膜を備えず、前記導波路側部にパッシベーション膜を備えるがコンタクト層を備えないことにより、前記リッジ導波路部と導波路側部との段差を０〜０．３μｍとしたことを特徴とする光通信用モジュール。
【請求項２】
前記ソルダ層は、前記半導体光素子のリッジ導波路部の上面及び導波路側部の上面にあらかじめ形成されたものであることを特徴とする請求項１記載の光通信用モジュール。
【請求項３】
前記ソルダ層は、前記実装基板上にあらかじめ形成されたものであることを特徴とする請求項１記載の光通信用モジュール。
【請求項４】
前記半導体光素子がリッジ導波路型半導体レーザであることを特徴とする請求項１〜３のいずれかに記載の光通信用モジュール。
【請求項５】
前記リッジ導波路型半導体レーザに出射ビームスポット拡大機能を有する光導波路がモノリシックに集積化されたことを特徴とする請求項４記載の光通信用モジュール。
【請求項６】
請求項１〜５のいずれかに記載の光通信用モジュールを基地局及び光加入者にそれぞれ配置し、前記基地局及び光加入者に配置した光通信用モジュール間を光ファイバーで接続して構成したことを特徴とする光通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体光素子に係り、特に光通信用モジュールに搭載するのに好適な半導体光素子に関する。
【０００２】
【従来の技術】
従来から光通信用モジュールの低コスト化は強力に推進されてきたが、光ファイバー通信システムの構築が急速に進む中で、更なる低コスト化が求められている。光通信用モジュールには光ファイバーが接続され、モジュール内部には半導体光素子として例えば半導体レーザが搭載される。半導体レーザと光ファイバーとはパッシブアライメントで結合が行われる。そのため、半導体レーザを光通信用モジュールに搭載する際には、ジャンクションダウンにて位置合わせを行い、半導体レーザをモジュールの実装基板（シリコン基板）上に配置する。具体的には、半導体レーザ上面あるいは実装基板上に蒸着されたソルダにより、半導体レーザが実装基板上にジャンクションダウン実装される。ここで半導体レーザとしては、例えばＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＴＯＰＩＣＳ  ＩＮ  ＱＵＡＮＴＵＭ  ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．３，ＮＯ．２，ＡＰＲＩＬ  １９９７．ｐｐ．６７２−６８２に記載された逆メサ型リッジ導波路を有する半導体レーザが用いられる。
【０００３】
【発明が解決しようとする課題】
ジャンクションダウン実装においては、半導体レーザの上部電極パターンと光通信用モジュールの実装基板面がソルダを介して接することになる。この時、半導体レーザと光ファイバーとの高さ方向の搭載精度は、半導体レーザ出力をダイレクトに光ファイバーと結合させるため、±０．５μｍ以内が要求される。この精度を再現性良くするためには、半導体レーザに荷重をかけることなく、ソルダを介して半導体レーザと実装基板との接合を行うことが必要となる。
【０００４】
ところが、実際にこの方法で光通信用モジュールの基板に半導体レーザを実装し種々の特性試験を行なったところ、半導体レーザの温度特性が悪くなるという不具合が生じた。このような不具合は、半導体レーザを光通信用モジュールの基板に実装する前には、まったく考えられないことであった。しかも、温度特性の悪い状態で半導体レーザ等の半導体光素子を動作させることは、光通信用モジュールの信頼性にも影響を与えかねない。
【０００５】
従って本発明の目的は、実装時にも温度特性の良好な半導体光素子を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者は、半導体光素子の基板への実装時に温度特性がなぜ悪くなるのかについて、種々の解析を行なった。その結果、半導体光素子は、実装時において本来、その電流注入領域リッジ導波路部が実装基板とソルダを介して接合されているべきところ、半導体光素子の構造上の理由から、その接合が十分でない場合が生じ得るということを見出し、本発明に至ったものである。
【０００７】
従来の半導体光素子の構造は、電流の注入されるリッジ導波路部（電流注入領域リッジ導波路部）の高さが、それと隣接して形成される導波路部側部の高さと比較して、パッシベーション膜の厚さ程度（０．５〜０．６μｍ）低く形成される。このため、導波路部側部はソルダと接触し実装基板と接合されるけれども、電流注入領域リッジ導波路部はソルダと接触することができず実装基板（シリコン基板）と接合されない。電流注入領域リッジ導波路部が実装基板と接合されないと、素子動作時に半導体光素子から実装基板への放熱が効率的に行われないため、半導体光素子の熱抵抗が高くなり、素子温度特性が悪くなる。このように発明者の解析により、従来の技術の不具合が、このような現象に起因していることが判明したのである。
【０００８】
従って、実装後に生じる温度特性の不具合は、パッシベーション膜の膜厚で生ずる段差を低減することにより、解決可能である。具体的には、従来の０．５〜０．６μｍ程度の段差を、０．２〜０．３μｍあるいはそれ以下に低減することにより、電流注入領域リッジ導波路部と実装基板とがソルダを介して接合されるようになる。これにより再現性良く、また精度良く、半導体光素子の実装基板への搭載が可能となる。また、搭載条件によっては、電流注入領域リッジ導波路部と実装基板との確実な接合を図るため、この段差をほぼ０とすることが必要である。
【０００９】
このように、電流注入領域リッジ導波路部が実装基板と接合されることにより、半導体光素子の放熱が効率的に行われ、温度特性の良好な半導体光素子が得られる。なお、ここでリッジ導波路部とは、例えばストライプ状メサ型光導波路のメサ型部分あるいはその直上を含む部分をいう。このメサ型は逆メサ型の場合もある。また、メサ型以外に一般のリッジ形状の導波路部であれば、これに含むものである。
【００１０】
【発明の実施の形態】
本発明の理解を容易とするため、本発明の実施例を説明する前にまず、従来の技術で半導体光素子の電流注入領域が実装基板と接合されない状態が生ずる理由を具体的に説明する。
【００１１】
図１は、半導体光素子の一例として半導体レーザを示す図であり、同図（ａ）は斜視図、（ｂ）は断面図である。また、図２（ａ）〜（ｄ）は、図１の半導体レーザの製作フローを示す図である。図１及び図２に示す半導体レーザは、出射ビームスポットの拡大機能を有する波長１．３０μｍ帯リッジ導波路型半導体レーザである。
【００１２】
この半導体レーザは次のようにして作製される。まず、ｎ型（１００）ＩｎＰ半導体基板１０１上に半導体活性層１０２を形成する。この半導体活性層１０２は、第１回目の結晶成長としてシャドーマスク成長法によりＩｎＧａＡｓＰ（組成波長１．１０μｍ）下側光ガイド層０．１５μｍ、６．０ｎｍ厚のＩｎＧａＡｓＰ（組成波長１．３７μｍ）を井戸層、１０ｎｍ厚のＩｎＧａＡｓＰ（組成波長１．１０μｍ）を障壁層とする７周期の多重量子井戸構造、及びＩｎＧａＡｓＰ（組成波長１．１０μｍ）上側光ガイド層０．０５μｍから構成される。次いで、ｐ型ＩｎＰキャップ層０．０５μｍを順次形成する。選択成長を用いることにより、図１（ａ）に示すように、出射ビームスポット拡大部１１１の半導体活性層１０２の層厚は出射部で薄く形成されている。
【００１３】
続いて、ｐ型ＩｎＰキャップ層除去等の処理をした後、第２回目の結晶成長として、ｐ型ＩｎＰクラッド層１０３を４．０μｍ、ｐ型ＩｎＧａＡｓコンタクト層１０４を０．２μｍ、及びｐ型ＩｎＰキャップ層０．１μｍを順次形成する。次に、ｐ型ＩｎＰキャップ層０．１μｍを除去した後、臭化水素酸と燐酸の混合水溶液によるウェットエッチングを用いて、図２（ａ）に示すように、（１１１）Ａ面を側壁にもつ逆メサ断面形状のストライプ状メサ型導波路（以下、リッジ導波路）を形成する。リッジ導波路下部の幅は、ビームスポットを拡大するため素子前方と後方では異なり、それぞれ７μｍ及び２μｍとした。
【００１４】
その後、ｐ型ＩｎＰキャップ層除去した後、図２（ｂ）に示すように、ＣＶＤ法により基板全面に厚さ０．５μｍのパッシベーション膜１０５を形成する。また、リッジ導波路は、電流の注入されるレーザ部１１０（電流注入領域）と電流の注入されないモード拡大部１１１（電流非注入領域）によって構成されており、モード拡大部１１１にプロトン注入を行うことにより、レーザ部１１０への電流注入の効率化を図っている。さらに、パッシベーション膜除去マスク用のポリイミドを塗布し、エッチバック法によりリッジ上部のポリイミド樹脂をエッチングした後、電流注入領域リッジ導波路におけるパッシベーション膜１０５を除去し、図２（ｃ）に示すように、リッジ導波路両側溝部に保たれたポリイミド樹脂も完全に除去する。この時、電流非注入領域リッジ導波路におけるパッシベーション膜は除去しない。
【００１５】
続いて、リッジ導波路の側壁にも電極が形成されるように、斜め蒸着法により上部電極１０６を形成する。次いで、イオンミリングにより上部電極をパターニングした後、裏面研磨、下部電極１０７の形成、電極アロイ等の工程を経る。これらの工程を経た後、ウエハを４００μｍキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、単体の素子に分離する。こうして作製されたビーム拡大機付半導体レーザが、図１（ａ）、（ｂ）に示すものである。ここで、図１（ｂ）に示すように、電流注入領域リッジ導波路部１０８はパッシベーション膜１０５が除去されている。一方、その両側に形成された導波路側部１０９はパッシベーション膜１０５が付いている。したがって、電流注入領域リッジ導波路部１０８の高さは、導波路側部１０９の高さに比べて０．５μｍ程度低くなり、図２（ｄ）に示すように、両者の間に段差が生じる。
【００１６】
このようにして作製した半導体光素子を、ソルダを用いて実装基板に接合すると、電流注入領域リッジ導波路部１０８が、導波路側部１０９との段差のためソルダと接触せず、そのため実装基板と接合しないこととなる。これが、前述のとおり、素子実装後に半導体光素子の温度特性が悪くなる原因だったのである。本発明は、この段差を低減することにより、電流注入領域リッジ導波路部１０８と実装基板とがソルダを介して接合するよう半導体光素子を構成するものである。以下、実施例を用いて本発明を詳述する。
【００１７】
（実施例１）
本発明に係る一実施例を、図３、図４〜図６及び図２０を用いて説明する。本実施例は、先に図１に示した出射ビームスポットの拡大機能を有するモード拡大器付波長１．３０μｍ帯リッジ導波路型半導体レーザに関するものである。
【００１８】
この半導体レーザのリッジ導波路は、電流が注入されるレーザ部と電流が注入されないビームスポット拡大部より構成されている。本素子をモジュール搭載基板にジャンクションダウン実装する際には、素子の上部電極パターンとモジュール搭載面が接することになる。リッジ導波路における上部電極パターンにおいて、電流が注入される領域で且つ上部電極パターンのある領域（図３のａ−ａ’断面の範囲）と、電流が注入されない領域で且つ電極パターンのある領域（図３のｂ−ｂ’断面の範囲）とがそれぞれ異なる断面構造を有する。従って、リッジ導波路部と実装基板との接し方を考える場合、これら２つの領域の両方を考慮する必要がある。そこで、図３に示すように、電流が注入される領域で電極パターンのある領域をａ−ａ’断面、電流が注入されない領域で電極パターンのある領域をｂ−ｂ’断面として、以下説明する。
【００１９】
本実施例に係る半導体光素子は、次のように作製される。まず、従来と同様に、逆メサ断面形状のリッジ導波路を形成する。次いで、図４（ａ）に示すように、リッジ導波路全体、及び導波路両側の溝領域を覆うようにホトレジストマスク３０１を通常のホトリソグラフィ工程により形成する。そして、図４（ｂ）に示すように、燐酸及び過酸化水素水の混合水溶液によるウェットエッチングを用いて、リッジ導波路両側上面におけるｐ型ＩｎＧａＡｓコンタクト層１０４を０．２μｍエッチングする。この時、ホトレジストマスク３０１に対してオーバーエッチングを行うことにより、リッジ導波路両側上面におけるｐ型ＩｎＧａＡｓコンタクト層１０４を完全に除去する。一方、リッジ導波路上の電流注入領域は、レジストマスク３０１に保護されているため、コンタクト層１０４が保たれている。コンタクト層１０４は、電極メタルとの接触抵抗低減のために積層されるものであり、電流注入領域でないリッジ導波路両側上面のコンタクト層１０４の除去による素子特性劣化は全くないといえる。
【００２０】
次に、レジストマスク３０１を除去する。この時点において、前述のようなウエットエッチングを施したことにより、リッジ導波路部上面がリッジ導波路両側上面に対し、図４（ｃ）に示すように、ｐ型ＩｎＧａＡｓコンタクト層１０４の膜厚相当の０．２μｍ程度高く形成されている。続いて、図４（ｄ）に示すように、ＣＶＤ法により基板全面に厚さ０．５μｍのパッシベーション膜１０５を形成する。そして、モード拡大部には、プロトン注入を行うことにより、レーザ部への電流注入効率化を図る。この時点までは、図４（ｂ）及び図５（ａ）に示すように、素子ａ−ａ’断面、及びｂ−ｂ’断面は同一の断面構造である。
【００２１】
その後、ポリイミド樹脂を用いた工程を経てリッジ上部の電流注入領域におけるパッシベーション膜１０５を除去する。この時点でａ−ａ’断面においては、図４（ｅ）に示すように、パッシベーション膜の除去された電流注入領域リッジ導波路部上面に対し、パッシベーション膜１０５のあるリッジ導波路両側上面は、０．３μｍ程度高く形成されている。一方、電流が注入されない領域であるｂ−ｂ’断面においては、パッシベーション膜１０５は保たれたままであるため、パッシベーション膜付リッジ導波路部上面は、リッジ導波路両側上面に対し、図５（ｂ）に示すように、ｐ型ＩｎＧａＡｓコンタクト層１０４の膜厚０．２μｍ分高く形成されている。
【００２２】
続いて、図４（ｆ）に示すように、リッジの側壁にも電極が形成されるように斜め蒸着法により上部電極１０６を形成する。次いで、イオンミリングにより上部電極をパターニングした後、裏面研磨、下部電極１０７の形成、電極アロイ等の工程を経る。これらの工程を経た後、ウエハを４００μｍキャビティのバー状に劈開し、劈開面に反射保護膜を形成した後、単体の素子に分離する。図１０は、このようにして作製された半導体光素子のａ−ａ’断面を示す図である。
【００２３】
これにより、本素子をモジュールにジャンクションダウン搭載する際には、導波路側部１０９だけでなく、リッジ導波路部１０８も接合用ソルダの溶融により実装基板面と接することが可能となる。このように電流注入領域リッジ導波路部においても、実装面であるシリコン基板と接合することにより、光モジュールにおいて放熱が効率的に行われ、素子実装後に素子の放熱熱抵抗が高くなり素子温度特性が悪くなるという不具合は生じない。従って、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。
【００２４】
本実施例に係る半導体レーザは、従来のものと比べて、モジュール搭載後の８５℃動作電流について５〜１０ｍＡ程度の低減が実際に見られた。従来の８５℃におけるモジュール搭載時動作電流値は、本実施例の９０℃におけるモジュール搭載時動作電流値とほぼ同じであり、本実施例により素子放熱抵抗が低減されていることがわかる。素子熱抵抗に換算すると、従来では８０〜９０℃／Ｗであるが、本実施例では４０〜５０℃／Ｗ程度となり、かなり改善される。
【００２５】
また、リッジ導波路上で電流の注入されない領域（ｂ−ｂ‘断面）はコンタクト層１０４が除去されていないため、リッジ導波路両側上面に対し、図５（ｃ）に示すように、０．２μｍ程度高く形成されている。図６は、リッジ導波路縦方向の断面を示す図である。図のように、モード拡大器領域においては、半導体活性層１０３が素子出射端に向かって薄く形成されているため、その上に形成されたパッシベーション膜１０５や上部電極１０６が出射端に向かって斜めに下がっているが、搭載時には無視できる程度である。図６のｂ−ｂ‘断面の範囲からもわかるように、高く形成された部分の面積はリッジ導波路上のほんの一部で、且つ素子上部電極面全体の面積に対してわずか５％未満であり、搭載時に用いるソルダ層厚は、この部分の高さ（約０．２μｍ）以上であるため、素子搭載上問題とはならない。
【００２６】
本実施例は、ホトリソグラフィ工程、およびウエットエッチング工程のみを施すだけで実現可能である。したがって製造工程時間をそれほど増やすことなく素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。また本実施例は、ｐ−ＩｎＧａＡｓコンタクト層１０４の膜厚を０．２μｍとしたが、この膜厚を素子特性に影響がない範囲で厚くすることにより、前述の段差低減量を増やすことが可能となる。パッシベーション膜１０５の膜厚も、素子特性に影響がない範囲で調整できる。これにより、前述の段差量を制御することが可能となり、モジュール搭載条件に適した段差量を設定することができる。
【００２７】
（実施例２）
本発明に係る他の実施例を、図３、図７、及び図８を用いて説明する。本実施例は、実施例１と同様に、波長１．３０μｍ帯スポット拡大器付リッジ導波路型半導体レーザに関するものである。本実施例においても、リッジ導波路上電流が注入される領域で電極パターンのある領域をａ−ａ’断面、電流が注入されない領域で電極パターンのある領域をｂ−ｂ’断面として、以下説明する。素子断面構造部分の説明は図３に準じる。
【００２８】
本実施例に係る半導体光素子は、次のように作製される。まず、実施例１と同様に、逆メサ断面形状のリッジ導波路を形成する。次いで、図７（ａ）に示すように、リッジ導波路両側上面におけるｐ−ＩｎＧａＡｓコンタクト層１０４を完全に除去する。続いて、図７（ｂ）に示すように、基板全面に厚さ０．５μｍのパッシベーション膜１０５を形成する。さらに、図７（ｃ）に示すように、ウエハ全体にポリイミド樹脂４０１を塗布し、リッジ導波路上からリッジ導波路両側の溝部分におけるポリイミド樹脂上にかけて、ホトレジストマスク３０１を形成し、酸素ガスを用いたポリイミドのエッチバックを行う。続いて、フッ素系ガスを用いたドライエッチングを行い、図７（ｄ）に示すように、リッジ導波路両側部における０．５μｍ厚パッシベーション膜を０．２〜０．３μｍ程度エッチングする。
【００２９】
次に、リッジ導波路両側上面、および電流注入領域でないリッジ導波路上にレジストマスクを形成し、電流注入領域リッジ導波路上部のパッシベーション膜１０５を除去する。その後、リッジ導波路両側に残されたポリイミドを完全に除去する。この時点でａ−ａ’断面において、図７（ｅ）に示すように、リッジ導波路両側上面に対し、パッシベーション膜の除去されたリッジ導波路部上面はわずかに０．１μｍ低く形成されている。また、電流が注入されないｂ−ｂ’断面においては、コンタクト層１０４がエッチングされておらず、且つパッシベーション膜１０５が当初の厚さに保たれているため、図８（ａ）に示すように、リッジ導波路両側上面に対し、パッシベーション膜の除去されたリッジ導波路部上面は０．４〜０．５μｍ高く形成されている。
【００３０】
続いて、上部電極１０６を形成する。このときａ−ａ’断面は、図７（ｆ）に示すように、電流注入領域リッジ導波路部とその両側の導波路側部との段差が０．１μｍに低減されていることがわかる。このため、本素子をモジュールにジャンクションダウン実装する際には、導波路側部だけでなく、リッジ導波路部もソルダを介して搭載面と接することが可能となり、光モジュールにおいて放熱が効率的に行われる。従って、素子実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合は生じない。一方、ｂ−ｂ’断面は、図８（ｂ）に示すように、リッジ導波路両側上面に対し、パッシベーション膜の除去されたリッジ導波路部上面は、０．４〜０．５μｍ高く形成されている。この高い部分の面積は、リッジ導波路上のほんの一部で、素子搭載上問題とはならない。
【００３１】
本実施例は、コンタクト層厚、あるいはパッシベーション膜厚を変えることなく、パッシベーション膜の除去されたリッジ導波路部上面を０．１μｍ以下に低く形成することができる。また、ドライエッチングによりリッジ導波路両側上面におけるパッシベーション膜のエッチング量を調整することにより、パッシベーション膜厚の仕様によらず、リッジ導波路両側上面に対し、パッシベーション膜の除去されたリッジ導波路部上面の高さを変えることができる。
【００３２】
（実施例３）
本発明に係る他の実施例を、図３及び図９〜図１１を用いて説明する。本実施例は、実施例１及び２と同様に、波長１．３０μｍ帯スポット拡大器付リッジ導波路型半導体レーザに関するものである。素子断面構造部分の説明は図３に準じる。また本実施例では、リッジ導波路上電流が注入されないｂ−ｂ’断面部をリッジ導波路両側上面に対し高く形成されないように工夫している。
【００３３】
本実施例に係る半導体光素子は、次のように作製される。まず、実施例１と同様にして、素子上部電極１０６の形成工程まで行う。この時点でａ−ａ’断面においては、図９（ａ）に示すように、パッシベーション膜１０５の除去された電流注入領域であるリッジ導波路部上面に対し、リッジ導波路両側上面は０．３μｍ程度高く形成されている。また、電流が注入されない領域であるｂ−ｂ’断面においては、図１０に示すように、パッシベーション膜１０５は保たれたままであるため、リッジ導波路部上面は、リッジ導波路両側上面に対しコンタクト層１０４の膜厚０．２μｍ分高く形成されている。
【００３４】
続いて、図９（ｂ）に示すように、上部電極１０６上にソルダ蒸着によりモジュール搭載用のソルダ層５０１を形成するが、電流が注入されない領域であるｂ−ｂ’断面部分にはソルダ層を形成しない。従ってソルダ層５０１を形成した後においても、ａ−ａ’断面では、パッシベーション膜１０５の除去された電流注入領域であるリッジ導波路部上面に対し、リッジ導波路両側上面はわずか０．３μｍ程度高く形成される。このため、本素子をモジュールにジャンクションダウン実装する際には、実施例１と同様に、電流注入領域リッジ導波路部においても、実装面であるシリコン基板と接合することにより、光モジュールにおいて放熱が効率的に行われる。従って、素子実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合が解消され、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。
【００３５】
さらに、本実施例では、図１１に示すように、リッジ導波路上において電流が注入されない領域にはソルダ層５０１を形成しないため、この領域がリッジ導波路両側上面に対し、高くなるといったことが生じない。これに伴い、実装基板と接する素子上部電極１０６上のソルダ面の接触面積が減少するが、全体の接触面に対してわずかな面積減少であるため、素子搭載強度に関しては問題ない。また、リッジ導波路上において実装基板と接しない領域は、リッジ導波路上電流が注入されない領域であるため、この部分に起因したジャンク温度上昇は無視できるといえる。
【００３６】
本実施例では、モジュール搭載時に用いるソルダ層を、素子側に形成した例を説明したが、図１２に示すように、モジュールの実装基板６０２上にソルダ層６０１を形成しても同様の効果がある。ソルダ層６０１を実装基板６０２上に形成する場合、形成後の工程で熱履歴がかからないため、ソルダ層６０１として安定な品質のものが得られやすいという利点がある。
【００３７】
（実施例４）
本発明に係る他の実施例を、図３、図４及び図１３〜図１５を用いて説明する。本実施例は、実施例１〜３と同様に、波長１．３０μｍ帯スポット拡大器付リッジ導波路型半導体レーザに関するものである。本実施例においても、電流が注入される領域で電極パターンのある領域をａ−ａ’断面、電流が注入されない領域で電極パターンのある領域をｂ−ｂ’断面として、以下説明する。素子断面構造部分の説明は図３に準じる。
【００３８】
本実施例に係る半導体光素子は、次のように作製される。まず、実施例１と同様に、逆メサ断面形状のリッジ導波路を形成する。次いで、リッジ導波路上電流注入領域、及び導波路両側の溝領域を覆うようにホトレジストマスクを通常のホトリソグラフィ工程により形成する。その後、燐酸、及び過酸化水素水の混合水溶液によるウェットエッチングを用いて、リッジ導波路両側上面における０．２μｍ厚のｐ−ＩｎＧａＡｓコンタクト層のエッチングを行う。一方、実施例１と異なり、図１４（ａ）に示すとおり、電流が注入されないリッジ導波路の両側溝部分はエッチングされないように、この部分にもレジストマスク３０１を形成する。
【００３９】
その後、図１４（ｂ）に示すように、電流が注入されないリッジ導波路上におけるｐ−ＩｎＧａＡｓコンタクト層０．２μｍのエッチングを行う。この際、ホトレジストマスク３０１に対してオーバーエッチを行うことにより、リッジ導波路両側上面、及び電流が注入されないリッジ導波路におけるｐ−ＩｎＧａＡｓコンタクト層１０４を完全に除去する。一方、リッジ導波路上の電流注入領域には、レジストマスクに保護されているため、コンタクト層１０４が保たれている。コンタクト層１０４は、電極メタルとの接触抵抗低減のために積層されている層であり、電流注入領域でないリッジ導波路両側上面のコンタクト層除去による、素子特性劣化は全くないといえる。続いてレジストマスクを除去する。
【００４０】
この時点においてリッジ導波路上で電流が注入される領域（ａ−ａ’断面）においては、前述のようなウエットエッチングを施したことにより、図４（ｃ）に示すように、リッジ導波路部上面がリッジ導波路両側上面に対し、０．２μｍ程度高く形成されている。また、リッジ導波路上で電流が注入されない領域（ｂ−ｂ’断面）においては、図１４（ｃ）に示すように、リッジ導波路部上面とその両側の導波路側部上面は、同一の高さに形成されている。
【００４１】
続いて、図４（ｄ）及び図１４（ｄ）に示すように、ＣＶＤ法により基板全面に厚さ０．５μｍのパッシベーション膜１０５を形成する。次に、モード拡大部には、プロトン注入を行うことにより、レーザ部への電流注入効率化を図る。そして、ポリイミド樹脂を用いた工程を経て、図４（ｅ）に示すように、リッジ導波路上部の電流が注入される領域におけるパッシベーション膜１０５を除去する。さらにこの時、リッジ導波路上部の電流が注入される領域のみでなく、リッジ導波路上電流が注入されない領域における電流注入領域側から５μｍの領域まで、パッシベーション膜を除去する。これは、リッジ導波路上において、コンタクト層上にパッシベーション膜が形成される構造を避け、実施例１で述べた、ｂ−ｂ’断面の形状のような突起部を形成しないようにするためである。このパッシベーション膜領域を広げることにより、素子特性の劣化が懸念されるが、電流注入領域は、パッシベーション膜がない領域で決まるのではなく、コンタクト層領域、及びプロトン注入領域により決まるため、問題はないといえる。
【００４２】
この時点でａ−ａ’断面においては、パッシベーション膜の除去された電流注入領域であるリッジ導波路部上面に対し、その両側の導波路側部上面はわずかに０．３μｍ程度高く形成されている。また、電流が注入されない領域であるｂ−ｂ’断面においては、図１４（ｄ）に示すように、パッシベーション膜は保たれたままであり、コンタクト層が除去されているためリッジ導波路部上面は、その両側の導波路側部上面と同一の高さ、つまり段差０で形成されている。
【００４３】
素子上部電極１０６を形成した後は、図４（ｆ）あるいは図１３に示すように、リッジ導波路上電流が注入される領域ａ−ａ’断面において、電流の注入されるリッジ導波路部は、その両側の導波路側部上面に対してわずかに０．３μｍ低く形成されているにすぎない。このため、本素子をモジュールにジャンクションダウン実装する際には、その両側の導波路側部上面だけでなく、リッジ導波路部もソルダを介して実装基板と接することが可能となる。さらに、実施例１と異なりリッジ導波路上で電流の注入されない領域（ｂ−ｂ’断面）においては、図１４（ｅ）に示すように、導波路側部上面と同一の高さに形成されている。したがって、図１５にリッジ導波路縦方向の断面図を示すとおり、電流注入領域か非注入領域かに係わらず、リッジ導波路上全体がソルダを介して実装基板と接することが可能となる。このため、リッジ導波路全体が確実に実装基板板と接合することにより、光モジュールにおいて放熱が効率的に行われる。従って、実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合は生じず、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。また、実施例１のｂ−ｂ’断面のように、リッジ導波路上においてリッジ導波路両側上面に対し高く形成されている領域がなく、リッジ導波路がより平面に近いため、モジュールに搭載する際の精度がより一層向上することが期待される。
【００４４】
（実施例５）
本発明に係る他の実施例を、図３、及び図１６〜図１７を用いて説明する。本実施例は、実施例１〜３と同様に、波長１．３０μｍ帯スポット拡大器付リッジ導波路型半導体レーザに関するものである。素子断面構造部分の説明は図３に準じる。
【００４５】
本実施例に係る半導体光素子は、次のように作製される。まず、実施例１と同様にして、素子上部電極１０６の形成工程まで行う。この時点で、ａ−ａ’断面においては、図１６（ａ）に示すように、パッシベーション膜の除去された電流注入領域であるリッジ導波路部上面に対し、リッジ導波路両側上面はパッシベーション膜１０５の膜厚０．５μｍ程度高く形成されている。続いて、図１６（ｂ）に示すように、リッジ導波路上部の電流が注入される領域を残し、それ以外の領域に、ホトレジストによるリフトオフ用レジストマスク８０１を形成する。この時レジストマスク８０１のエッジ形状が逆テーパ状となるようなホトレジストを用いる。
【００４６】
次に、前記パッシベーション膜１０５の膜厚相当の０．５μｍ厚の金属層（Ａｕ層）８０２を追加蒸着し、前記ホトレジストマスクを用いてリフトオフを行う。これにより、図１６（ｃ）に示すように、ａ−ａ’断面において、電流の注入されるリッジ導波路部上部電極１０６面は、その両側の導波路側部上面に対してほぼ同一の高さに形成され、両者の段差がほぼ０に低減される。したがって、モジュールに素子をジャンクションダウン実装する際には、両側の導波路側部上面だけでなく、リッジ導波路部もソルダを介して実装面と接することが可能となり、光モジュールにおいて放熱が効率的に行われる。従って、実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合は生じない。また、リフトオフ用ホトレジスト工程において、リッジ導波路両側の溝に０．５μｍ厚のＡｕ層８０２が形成されるが、特性上、およびモジュール搭載上なんら問題を生じない。一方、電流が注入されないｂ−ｂ’断面においては、このような追加電極メタルは蒸着されないため、素子搭載上問題となるようなことはない。
【００４７】
本実施例は、従来の構造に電極蒸着という比較的安定な半導体技術を加えることにより、実施例１〜４と異なり電流が注入されるリッジ導波路部分をその両側の導波路側部上面に対し段差０μｍ程度に形成することが可能である。さらに、追加蒸着するＡｕ層８０２の厚さを厚くすることにより、電流が注入されるリッジ導波路部をその両側の導波路側部上面に対し高くすることも可能である。図１７は、電流注入領域リッジ導波路部をその両側の導波路側部上面に対し０．１μｍ高くした構造の素子断面を示す図である。本素子をモジュールにジャンクションダウン搭載する際には、導波路側部上面だけでなく、リッジ導波路部もソルダを介して搭載面と接することが可能となる。また、電流注入領域リッジ導波路部が０．１μｍ高いことによる搭載精度の低下は、ソルダ膜厚が十分な厚さであれば問題とならない。このため、電流注入領域リッジ導波路部上部の電極面とリッジ導波路両側上面との段差をある範囲で自由に変えることができ、モジュールに素子を搭載する際の条件にあった段差を形成することが可能である。
【００４８】
（実施例６）
本発明に係る他の実施例を図３、及び図１８〜図１９を用いて説明する。本実施例は、実施例１〜３と同様に、波長１．３０μｍ帯スポット拡大器付リッジ導波路型半導体レーザに関するものである。素子断面構造部分の説明は図３に準じる。
【００４９】
本実施例に係る半導体光素子は、次のように作製される。まず、実施例１と同様にして、素子上部電極１０６の形成工程まで行う。次いで、ポリイミド樹脂をウエハ全体に回転塗布させ、酸素系ドライエッチングによるエッチバックにより、リッジ導波路両側溝にポリイミド樹脂４０１が埋め込まれた形状を形成したのち、イオンミリングにより上部電極１０６をパターニングする。この時点で、ａ−ａ’断面においては、パッシベーション膜１０５の除去された電流注入領域リッジ導波路部上面に対し、その両側の導波路側部上面はパッシベーション膜１０５の膜厚分０．５μｍ程度高く形成されている。続いて、リッジ導波路上部の電流が注入される領域について、図１８（ａ）に示すように、レジストマスク３０１を形成する。そして、再びイオンミリング技術により、図１８（ｂ）に示すように、レジストマスク３０１部分以外の導波路側部上面の上部電極１０６を０．５μｍ程度追加ミリングを行った後、レジストマスク３０１、及びポリイミド樹脂４０１を除去する。以下、従来技術と同様に素子を作製する。
【００５０】
このような追加ミリングを行うことにより、ａ−ａ’断面において、電流注入領域リッジ光導波路部上部面は、その両側の導波路側部上面とほぼ同一の高さに形成される。このため、本素子をモジュールにジャンクションダウン実装する際には、導波路側部上面だけでなく、リッジ導波路部もソルダを介して搭載面と接することが可能となる。このように電流注入領域リッジ導波路部においても、実装面であるシリコン基板と接合することにより、光モジュールにおいて放熱が効率的に行われる。従って、実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合は生じず、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。本実施例は、レジストマスク３０１部分以外の導波路側部上面の上部電極をエッチングする際に、イオンミリング法を用いたが、ヨウ化アンモニア系のエッチャントによるエッチングでも可能である。
【００５１】
また、本実施例は、電流注入領域リッジ導波路部上面とその両側の導波路側部上面との段差を０μｍ程度に形成することが可能である。さらに、追加ミリング時間を変えることにより、電流が注入されるリッジ導波路部分をリッジ導波路両側上面に対し上部電極厚の範囲で高くすることも可能である。図１９は、電流注入領域リッジ導波路部上面をその両側の導波路側部上面に対し０．１μｍ高い構造とした素子の断面を示す図である。本素子をモジュールにジャンクションダウン実装する際には、導波路側部上面だけでなく、リッジ導波路部上面もソルダを介して実装面と接することが可能となる。また、電流注入領域リッジ導波路部が０．１μｍ高いことによる実装精度の低下は、ソルダ膜厚が十分な厚さであれば問題にならない。このため、電流注入領域リッジ導波路部上部電極面とその両側の導波路側部上面との段差をある範囲で自由に変えることができ、モジュールに搭載する際の搭載条件にあった段差を形成することが可能である。
【００５２】
（実施例７）
本発明に係る他の実施例を、図２１〜図２３に示す。本実施例は、波長１．３μｍ帯埋込型半導体レーザに関するものである。図２１は、この埋込型半導体レーザの上面図である。図２２及び図２３は、図２１のｄ−ｄ’断面図である。図において、ｎ型（１００）ＩｎＰ半導体基板上にｎ型ＩｎＰ層１１０１、半導体活性層１１０２、及びｐ型ＩｎＰ層１１０３を含めた結晶成長を行う。続いて、シリコン熱酸化膜をエッチングマスクとして、ウエットエッチングによりストライプ状メサ型導波路（以下、メサ型導波路）シリコン熱酸化膜をマスクとしたｎ型ＩｎＰ層１１０４、ｐ型ＩｎＰブロック層１１０５、及びｎ型ＩｎＰ層１１０６による埋め込み成長を公知の結晶成長技術を用いて行う。
【００５３】
次に、ＣＶＤ法による０．５μｍ厚パッシベーション膜１１０７をウエハ全面に形成する。さらにメサ型導波路上部に電流注入用のスルーホールを形成するため、メサ型導波路上の電流注入領域以外に、ホトレジストマスクを形成した後、図２２（ａ）に示すように、パッシベーション膜１１０７のエッチングを行う。この時点において、電流が注入されるメサ型導波路上面は、メサ型導波路両側上面に対し、パッシベーション膜１１０７の膜厚分０．５μｍ程度高く形成されている。
【００５４】
続いて、上部電極１１０８を形成し、イオンミリングによりパターニングする。この時点においても、図２２（ｂ）に示すように、電流が注入されるメサ型導波路上面は、メサ型導波路両側上面に対し、パッシベーション膜１１０７の膜厚分０．５μｍ程度高く形成されている。続いて、メサ型導波路上部の電流が注入される領域について、図２２（ｃ）に示すように、レジストマスク１２０１を形成し、再びイオンミリング技術により、レジストマスク１２０１以外のリッジ導波路両側上面の上部電極１１０８を０．５μｍ程度追加ミリングを行い、レジストマスク１２０１を除去する。以下、従来技術と同様に素子を作製する。
【００５５】
このような追加ミリングを行うことにより、ｄ−ｄ’断面において、図２２（ｃ）に示すように、電流注入領域であるメサ型導波路上部面は、メサ型導波路両側上面とほぼ同一の高さに形成される。このため、本素子をモジュールにジャンクションダウン実装する際には、メサ型光導波路両側上面だけでなく、電流注入領域であるメサ型光導波路直上もソルダを介して実装面と接することが可能となり、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。
【００５６】
また、本プロセスにおいて追加ミリング時間を変えることにより、電流が注入されるメサ型光導波路部分をメサ型光導波路両側上面に対し上部電極厚の範囲で高くすることも可能である。図２３は、電流が注入されるメサ型光導波路部分をメサ型光導波路両側上面に対し０．１μｍ高い構造とした素子の断面を示す図である。これにより、本素子をモジュールにジャンクションダウン実装する際、メサ型光導波路両側上面だけでなく、メサ型光導波路直上もソルダを介して実装面と接することが可能となる。また、電流が注入されるメサ型光導波路部分が０．１μｍ高いことによる実装精度の低下は、ソルダ膜厚が十分な厚さであれば問題にならない。このため、電流注入領域のメサ型光導波路の上部電極面とメサ型光導波路両側上面との段差を、ある範囲で自由に変えることができ、モジュールに搭載する際の搭載条件にあった段差を形成することが可能である。
【００５７】
このほか、電流注入領域のメサ型光導波路とメサ型光導波路両側部分との間にパッシベーション膜の有無に起因した段差が形成されている素子、たとえば出射ビームスポットを拡大した機能を有する波長１．３０μｍ帯半導体埋込型レーザ、あるいは電界吸収型変調器集積半導体レーザなどに本実施例を適用しても、同様の効果が得られる。
【００５８】
（実施例８）
図２４は、上記実施例１〜７のいずれかのモード拡大器付半導体レーザを搭載した１．３μｍ帯光通信用送受信モジュールの一例を示す図で、同図（ａ）は平面図、（ｂ）は（ａ）のｅ−ｅ’断面図である。
【００５９】
本例では、半導体光素子として半導体レーザ１３０１及び導波路型受光素子１３０２をシリコン実装基板１３０４にジャンクションダウンで実装している。この実装は、パッシブアライメントによる搭載法を用い、高さ方向の位置精度、及び再現性を向上させるため、実装時に素子にかける荷重は無荷重あるいは必要最小限とし、素子をソルダ層を介して実装基板１３０４と接合する。続いて、ワイヤー１３０３を半導体レーザ１３０１及び導波路型受光素子１３０２にボンディングする。光ファイバー１３０５は、シリコン実装基板１３０４にあらかじめ設けられたＶ溝ガイドに取り付ける。
【００６０】
半導体レーザ１３０１は、上述の実施例で説明したとおり、電流注入領域リッジ導波路部とその両側の導波路側部との段差が低減されている。その段差は０〜０．３μｍ程度と低く形成されているため、光モジュールにおいて放熱が効率的に行われる。従って、実装後に素子の熱抵抗が高くなり素子温度特性が悪くなるという不具合は生ぜず、素子温度特性の良好な信頼性の高いレーザモジュールを実現することができる。
【００６１】
本実施例では、モジュールに１．３μｍ帯モード拡大器付半導体レーザを用いた例を示したが、１．５μｍ帯半導体レーザ、あるいは電界吸収型変調器集積半導体レーザなどを用いてパッシブアライメントにより搭載する場合においても、同様の効果がある。
【００６２】
（実施例９）図２５は、実施例８で示した１．３μｍ帯光通信用送受信モジュールを用いた加入者系光通信ネットワークの一例を示す図である。本例では、図のように、基地局１４０１及び加入者１４０２（例えば、各家庭）に、それぞれ実施例８で示したような１．３μｍ帯光通信用送受信モジュール１４０３を取り付ける。基地局１４０１と複数の加入者１４０２は、光ファイバ１４０４にて接続される。光分波器１４０５は、基地局１４０１から出た信号を複数の加入者１４０２に分配するものであり、例えばマッハツェンダー型光分波器が用いられる。このような光通信用送受信モジュールを用いることにより、信頼度の高い加入者系光通信ネットワークの実現が可能となる。
【００６３】
本発明により、半導体光素子をモジュールにジャンクションダウン実装する際において、リッジ導波路部及びその両側の導波路側部が共にソルダを介して確実に実装面と接することが可能となる。従って、電流が注入され発熱が生ずるリッジ導波路部においても効率良く放熱が行われ、素子温度特性の良好な信頼性の高い光通信用モジュールを実現することができる。
【００６４】
【発明の効果】
本発明によれば、実装時にも温度特性の良好な半導体光素子を得ることができる。
【図面の簡単な説明】
【図１】従来のスポット拡大機付半導体レーザを示す図であり、（ａ）は斜視図、（ｂ）は断面図である。
【図２】（ａ）〜（ｄ）は従来のスポット拡大機付半導体レーザの製作フローを示す図である。
【図３】本発明に係る実施例のスポット拡大機付半導体レーザの上面を示す図である。
【図４】（ａ）〜（ｆ）は本発明に係る実施例１のａ−ａ’断面における製作フローを示す図である。
【図５】（ａ）〜（ｃ）は本発明に係る実施例１のｂ−ｂ’断面における製作フローを示す図である。
【図６】本発明に係る実施例１のｃ−ｃ’断面を示す図である。
【図７】（ａ）〜（ｆ）は本発明に係る実施例２のａ−ａ’断面における製作フローを示す図である。
【図８】（ａ）、（ｂ）は本発明に係る実施例２のｂ−ｂ’断面における製作フローを示す図である。
【図９】（ａ）、（ｂ）は本発明に係る実施例３のａ−ａ’断面における製作フローフローを示す図である。
【図１０】本発明に係る実施例３のｂ−ｂ’断面を示す図である。
【図１１】本発明に係る実施例３のｃ−ｃ’断面を示す図である。
【図１２】本発明に係る実施例１又は２の半導体レ−ザをシリコン基板上に実装した光送受信モジュールを示す図である。
【図１３】本発明に係る実施例４のａ−ａ’断面を示す図である。
【図１４】（ａ）〜（ｅ）は本発明に係る実施例４のｂ−ｂ’断面における製作フローを示す図である。
【図１５】本発明に係る実施例４の素子ｃ−ｃ’断面を示す図である。
【図１６】（ａ）〜（ｃ）は本発明に係る実施例５のａ−ａ’断面における製作フローを示す図である。
【図１７】本発明に係る実施例５のａ−ａ’断面を示す図である。
【図１８】（ａ）、（ｂ）は本発明に係る実施例５のａ−ａ’断面における製作フローを示す図である。
【図１９】本発明に係る実施例５の別のａ−ａ’断面を示す図である。
【図２０】本発明に係る実施例１のａ−ａ’断面を示す図である。
【図２１】本発明に係る実施例の埋め込み型半導体レーザの上面を示す図である。
【図２２】（ａ）〜（ｄ）は本発明に係る実施例６のｄ−ｄ’断面における製作フローを示す図である。
【図２３】本発明に係る実施例６のｄ−ｄ’断面を示す図である。
【図２４】（ａ）、（ｂ）は本発明に係る半導体レ−ザを実装した光通信用モジュールを示す図である。
【図２５】本発明に係る光通信用モジュールを用いた光加入者系ネットワークを示す図である。
【符号の説明】
１０１  基板
１０２  活性層
１０３  クラッド層
１０４  コンタクト層
１０５  パッシベーション膜
１０６  上部電極
１０７  下部電極
１０８  リッジ導波路部
１０９  導波路側部
１１０  レーザ部（電流注入領域）
１１１  モード拡大部（電流非注入領域）
３０１  ホトレジストマスク
４０１  ポリイミド樹脂
５０１、６０１  ソルダ層
６０２  実装基板
【図１】
0003566107.tif 000002
【図２】
0003566107.tif 000003
【図３】
0003566107.tif 000004
【図４】
0003566107.tif 000005
【図５】
0003566107.tif 000006
【図６】
0003566107.tif 000007
【図７】
0003566107.tif 000008
【図８】
0003566107.tif 000009
【図９】
0003566107.tif 000010
【図１０】
0003566107.tif 000011
【図１１】
0003566107.tif 000012
【図１２】
0003566107.tif 000013
【図１３】
0003566107.tif 000014
【図１４】
0003566107.tif 000015
【図１５】
0003566107.tif 000016
【図１６】
0003566107.tif 000017
【図１７】
0003566107.tif 000018
【図１８】
0003566107.tif 000019
【図１９】
0003566107.tif 000020
【図２０】
0003566107.tif 000021
【図２１】
0003566107.tif 000022
【図２２】
0003566107.tif 000023
【図２３】
0003566107.tif 000024
【図２４】
0003566107.tif 000025
【図２５】
0003566107.tif 000026