(57)【特許請求の範囲】
【請求項１】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、全状態に対して、あり得ない再生データのパターンである“０３”、“０４”、“１４”、“３０”、“４０”、“４１”を含むパスを除いて計算することを特徴とするデータ再生装置。
【請求項２】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、全状態に対して、あり得ない再生データのパターンである“０３”、“０４”、“１１”、“１４”、“３０”、“３３”、“４０”、“４１”を含むパスを除いて計算することを特徴とするデータ再生装置。
【請求項３】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，１）とすることによりプリ等化された前記再生データを５値（０、１、２、３、４）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１１、１２、１３、２１、２２、２３、３１、３２、３３、３４、４３、４４となることを特徴とするデータ再生装置。
【請求項４】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１１、１３、３１、３３、３４、４３、４４となることを特徴とするデータ再生装置。
【請求項５】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１３、３１、３４、４３、４４となることを特徴とするデータ再生装置。
【請求項６】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを５値（０、１、２、３、４）とし、かつパスデータを３クロックデータとし、当該パスデータが、０００、００１、０１２、０１３、１００、１０１、１１２、１１３、１２１、１２２、１３３、１３４、２１０、２１１、２２１、２２２、２２３、２３３、２３４、３１０、３１１、３２２、３２３、３３１、３３２、３４３、３４４、４３１、４３２、４４３、４４４となることを特徴とするデータ再生装置。
【請求項７】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを３クロックデータとし、当該パスデータが、０００、００１、０１３、１００、１０１、１１３、１３３、１３４、３１０、３１１、３３１、３４３、３４４、４３１、４４３、４４４となることを特徴とするデータ再生装置。
【請求項８】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを３クロックデータとし、当該パスデータが、０００、００１、０１３、１００、１０１、１３４、３１０、３４３、３４４、４３１、４４３、４４４となることを特徴とするデータ再生装置。
【請求項９】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを４クロックデータとし、当該パスデータが、００００、０００１、００１３、０１３３、０１３４、１０００、１００１、１０１３、１１３３、１１３４、１３３１、１３４３、１３４４、３１００、３１０１、３１１３、３３１０、３３１１、３４３１、３４４３、３４４４、４３１０、４３１１、４４３１、４４４３、４４４４となることを特徴とするデータ再生装置。
【請求項１０】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを４値（０、１、３、４）とし、かつパスデータを４クロックデータとし、当該パスデータが、００００、０００１、００１３、０１３４、１０００、１００１、１０１３、１３４３、１３４４、３１００、３１０１、３４３１、３４４３、３４４４、４３１０、４４３１、４４４３、４４４４となることを特徴とするデータ再生装置。
【請求項１１】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを５値とするか、または、記録符号を最小反転間隔＝２または３なる符号としプリ等化された再生データを４値とし、更に、パスデータを１クロックデータとしたことを特徴とするデータ再生装置。
【請求項１２】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，１）とすることにより前記プリ等化された再生データを５値とし、かつパスデータを４クロックデータ以上、または、記録符号を最小反転間隔＝２あるいは３なる符号としてプリ等化された再生データを４値とし、かつパスデータを５クロックデータ以上としたことを特徴とするデータ再生装置。
【請求項１３】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、全状態に対して、あり得ない再生データのパターンである“０２”、“０３”、“０４”、“０５”、“０６”、“１４”、“１５”、“１６”、“２０”、“２４”、“２５”、“２６”、“３０”、“３６”、“４０”、“４１”、“４２”、“４６”、“５０”、“５１”、“５２”、“６０”、“
６１”、“６２”、“６３”、“６４”を含むパスを除いて計算することを特徴とするデータ再生装置。
【請求項１４】
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、前記請求項１３に記載した前記あり得ない再生データのパターンに加えてさらに、あり得ない再生データのパターンである“１２”、“２１”、“２２”、“３３”、“４４”、“４５”、“５４”を含むパスを除いて計算することを特徴とする請求項１３に記載のデータ再生装置。
【請求項１５】
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、請求項１３に記載した前記あり得ない再生データのパターンに加えてさらに、あり得ない再生データのパターンである“１２”、“２１”、“２２”、“２３”、“３２”、“３３”、“３４”、“４３”、“４４”、“４５”、“５４”を含むパスを除いて計算することを特徴とする請求項１３に記載のデータ再生装置。
【請求項１６】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、かつパスデータを１クロックデータとし、当該パスデータが、０、１、２、３、４、５、６となることを特徴とするデータ再生装置。
【請求項１７】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、かつパスデータを１クロックデータとし、当該パスデータが、０、１、２、３、４、５、６となることを特徴とするデータ再生装置。
【請求項１８】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを５値（０、１、３、５、６）とし、かつパスデータを１クロックデータとし、当該パスデータが、０、１、３、５、６となることを特徴とするデータ再生装置。
【請求項１９】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１１、１２、１３、２１、２２、２３、３１、３２、３３、３４、３５、４３、４４、４５、５３、５４、５５、５６、６５、６６となることを特徴とするデータ再生装置。
【請求項２０】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを７値（０、１、２、３、４、５、６）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１１、１３、２３、３１、３２、３４、３５、４３、５３、５５、５６、６５、６６となることを特徴とするデータ再生装置。
【請求項２１】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間 隔＝３なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることにより前記プリ等化された再生データを５値（０、１、３、５、６）とし、かつパスデータを２クロックデータとし、当該パスデータが、００、０１、１０、１１、１３、３１、３５、５３、５５、５６、６５、６６となることを特徴とするデータ再生装置。
【請求項２２】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることによりプリ等化された再生データを７値（０、１、２、３、４、５、６）とし、かつパスデータを３クロックデータとし、当該パスデータが、０００、００１、０１３、１００、１０１、１１３、１３４、１３５、２３４、２３５、３１０、３１１、３２３、３４３、３５５、３５６、４３１、４３２、５３１、５３２、５５３、５６５、５６６、６５３、６６５、６６６となることを特徴とするデータ再生装置。
【請求項２３】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることによりプリ等化された再生データを５値（０、１、３、５、６）とし、かつパスデータを３クロックデータとし、当該パスデータが、０００、００１、０１３、１００、１０１、１１３、１３５、３１０、３１１、３５５、３５６、５３１、５５３、５６５、５６６、６５３、６６５、６６６となることを特徴とするデータ再生装置。
【請求項２４】
プリ等化された再生データと、ＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックと、すでに計算されたパスメトリックを加算した値とを比較し、比較の結果小さい方を選択すると共に、どちらが選択されたかという生き残りパス情報と、選択された方を新たなパスメトリックとして出力する比較選択回路と、前記比較選択回路の前記生き残りパス情報を記憶し、パスを一本化して最も確からしいパスを得るとともに、得られたパスから最も確からしいデータを出力するパスメモリ回路と、前記パスメモリ回路の出力をアドレスとすることにより、プリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーした前記プリ等化された再生データと前記パスメモリ回路の出力をアドレスとすることにより得られる前記予測データから、新しい予測データに更新するＲＡＭデータ修正回路とから構成され、時刻ｎ＋１における生き残り状態情報と前記生き残りパス情報とを用いて時刻ｎにおける生き残り状態情報を計算する処理を過去にたどっていくことにより前記パスが一本化したかどうか判定し、前記パスが一本化した際には生き残った状態に応じた２値最終出力を得て、前記パスが一本化しなかった場合でも２値最終出力“０”に対する生き残った状態数と２値最終出力“１”に対する生き残った状態数の多数決をとることにより２値最終出力が得られるデータ再生装置であって、
プリ等化をＰＲ（１，２，２，１）とすることによりプリ等化された再生データを７値とし、かつパスデータを３クロックデータ以上、
記録符号を最小反転間隔＝２なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることによりプリ等化された再生データを７値とし、かつパスデータを４クロックデータ以上、
または、記録符号を最小反転間隔＝３なる符号とし、プリ等化をＰＲ（１，２，２，１）とすることによりプリ等化された再生データを５値とし、かつパスデータを４クロックデータ以上
としたことを特徴とするデータ再生装置。
【請求項２５】
前記プリ等化された再生データから前記予測データを減じた差分値を積算し、その結果が＋スレッシュホールド値を上回ると前記予測データを１ステップ増加し、−スレッシュホールド値を下回ると前記予測データを１ステップ減少させることにより、前記新しい予測データに更新することを特徴とする請求項１〜２４のいずれか一項に記載のデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、光ディスク（光磁気ディスク、相変化ディスクを含む）、磁気ディスクまたは磁気テープなどの媒体にディジタルデータ、ディジタル画像・音声・システムデータを記録ないし通信することができるディジタル記録装置、ディジタル通信装置におけるデータ再生装置に関する。
【０００２】
【従来の技術】
従来、ディジタル記録ディスク装置、ディジタル記録ＶＴＲ等では、データをそのまま記録せず、記録符号化した後に記録を行っていた。代表的な記録符号に１，７符号、２，７符号がある。
【０００３】
１，７符号は、２ビットのデータビットを３ビットのチャンネルビットに変換し、あるいは４ビットのデータビットを６ビットのチャンネルビットに変換した後、ＮＲＺＩ則で記録する。ＮＲＺＩ則とは“１”で反転、“０”で非反転を行い記録するという規則である。１，７符号の大きい特徴として、変換後、“１”と“１”の間に“０”が１個以上７個以下存在する、即ち最小反転間隔が２であるという特徴がある。
【０００４】
２，７符号は、２ビットのデータビットを４ビットのチャンネルビットに変換し、３ビットのデータビットを６ビットのチャンネルビットに変換し、あるいは４ビットのデータビットを８ビットのチャンネルビットに変換した後、ＮＲＺＩ則で記録する。２，７符号の大きい特徴として、変換後、“１”と“１”の間に“０”が２個以上７個以下存在する、即ち最小反転間隔が３であるという特徴がある。
【０００５】
また、記録再生信号に対し、パーシャルレスポンス等化方式とビタビ復号を組み合わせてデータ検出を行なう方法が提案されている。これは、本出願人が、本願出願前に出願した特願平３−６４２０１号（特開平４−２９８８６５号公報）「再生データ検出方法」に示されている。
【０００６】
この特願平３−６４２０１号は、１，７符号などの最小反転間隔＝２なる符号を記録したときの再生データ検出方法である。ＰＲ（１，１）等化し、３値データとして、４状態ビタビ復号を行なうことにより、ビットエラー訂正処理を行い、エラーレートを低減するという技術である。
【０００７】
【発明が解決しようとする課題】
前述したように、パーシャルレスポンス等化方式とビタビ復号を組み合わせてデータ検出を行なう方法では、ビットエラー訂正処理を行い、エラーレートを低減することができるものの、再生適応処理を行なうことができない。即ち、記録時の記録電流変化、記録位置による媒体特性の変化、記録再生特性の温度による変化などによる再生信号の変化が発生したときでもＰＲ（１，１）等化は常に固定等化を行なっているため、等化特性が再生信号の変化に追従することができないという課題がある。
【０００８】
本発明は上記の点に鑑み、この課題を解決したディジタルで記録再生したデータ、ないし伝送受信したデータを、ビットエラーを訂正して信頼性の高いデータを得ることができるデータ再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記課題を解決するため、プリ等化された再生データとＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックとすでに計算されたパスメトリックを加算した値とを比較し、比較した結果、小さい方を選択し、どちらが選択されたかという選択信号と選択された方を新たなパスメトリックとして出力する比較選択回路と、どちらが選択されたかという信号を、数段ないし数十段に渡って記憶し、パスを一本化して最も確からしいパスを得るとともに最も確からしいデータを出力するパスメモリ回路と、パスメモリ回路の途中出力をアドレスとすることによりプリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーしたプリ等化された再生データとパスメモリ回路の連続出力データをアドレスとすることにより得られるＲＡＭ内部データから新しいＲＡＭ内部データを更新するＲＡＭデータ修正回路とから構成され、プリ等化特性が変化したときでもそれに追従した等化検出処理を行い、さらにビットエラー訂正を行なうことによりエラーレートを最低限に低減させることができる。
【００１０】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１１】
まず、図面の図１および図７〜図１５を用いて、説明の便宜上代表例として請求項７における実施の形態を説明する。
【００１２】
図１に最小反転間隔＝２なる符号を記録したときの再生データにＰＲ（１，２，１）プリ等化を行い、４値データを（０、１、３、４）としたときの状態遷移図を示す。Ｓ０〜Ｓ５が１クロックごとの状態を示す。ここで、ＰＲ（１，１）、ＰＲ（１，２，１）、ＰＲ（１，２，２，１）などの等化はそれぞれ光ディスク特性により優位性が変わる。従って、ＰＲ（１，２，１）は光ディスク特性がＰＲ（１，２，１）に優位性があるときに使用する。
【００１３】
図１における状態から状態への矢印上に示す数値は、分母が７値レベル、分子が２値出力を示す。後述の図２、図３に関しても同様である。
【００１４】
次に、図７に横軸を時間軸としたときの状態遷移図を示す。
【００１５】
図７において矢印をパス、矢印の至る位置を状態と呼ぶ。データは３クロック分を考慮しているため、状態数は１０であり、図１の６状態と異なっている。この６状態に関しては後述する。また、確率の負の対数をメトリックと呼ぶ。
【００１６】
最小反転間隔＝２なる符号にＰＲ（１，２，１）等化を適用すると、４値（０、１、３、４）出力が得られ、かつ“０３”、“０４”、“１４”、“３０”、“４０”、“４１”が出現しないという特徴がある。従って、この特徴を利用すると、時刻ｎに至るパスである３クロック連続データは０００、００１、０１３、１００、１０１、１１３、１３３、１３４、３１０、３１１、３３１、３４３、３４４、４３１、４４３、４４４の１６パターンから成る。入力が前記それぞれの連続データとなる確率の負の対数をブランチメトリックと呼び、順にＢＭ（０）〜ＢＭ（１５）と示す。また、時刻ｎ＋１に至るパスである３クロック連続データも０００、００１、０１３、１００、１０１、１１３、１３３、１３４、３１０、３１１、３３１、３４３、３４４、４３１、４４３、４４４の１６パターンから成る。このとき、時刻ｎに至る３クロック連続データと時刻ｎ＋１に至る３クロック連続データは２クロック分は共通し、００、０１、１３、３３、３４、１０、１１、３１、４３、４４の１０パターンとなる。これらの１０の状態に至る確率の負の対数を時刻ｎのパスメトリックと呼び、順にＰＭ（０）〜ＰＭ（９）と示す。図７は、これらの関係が、以下に示す移行表のように移行することを示している。
【００１７】
【表１】
0003570841.tif 000002
【００１８】
この移行表において、例えば第１行は、ブランチメトリックＢＭ（０）は“０００”のメトリック、時刻ｎのパスメトリックＰＭ（０）はＢＭ（０）の最も過去である最左端の“０”を削除した“００”のメトリックであり、その後“００”には“０”ないし“１”が続くため、最右端に“０”ないし“１”を追加し、時刻ｎ＋１ではＢＭ（０）である“０００”ないしＢＭ（１）である“００１”のどちらかに移行する。
【００１９】
また、例えば第２行は、ブランチメトリックＢＭ（１）は“００１”のメトリック、時刻ｎのパスメトリックＰＭ（１）はＢＭ（１）の最も過去である最左端の“０”を削除した“０１”のメトリックであり、その後“０１”には“３”のみが続くため、最右端に“３”を追加し、時刻ｎ＋１ではＢＭ（２）である“０１３”に移行する。第３行〜第１６行に関しても同様の意味を持つので、詳しい説明は省略する。
【００２０】
次に、図７において、各状態におけるパスメトリックは１クロック前のパスメトリックと１クロック前のパスメトリックから当該パスメトリックに至るブランチメトリックの加算値のうち小さい方を選択するものとする。即ち、
【００２１】
【数１】
0003570841.tif 000003
【００２２】
となる。ただし、左辺のパスメトリックに対して右辺のパスメトリックは１クロック過去の値を示している。
【００２３】
このようにしてパスメトリックを計算してパスを選択し、生き残ったパスを矢印の形で連続させていくとともに、各パスにおける５クロック推定データを求める。図８に２クロック分パスを選択した図を示す。実線が選択され生き残ったパス、点線が選択されなかったパスである。
【００２４】
５クロック推定データのうち前半の２クロックを前データと呼び、後半の３クロックをパスデータと呼ぶ。前データは各状態に至る前の２クロックデータであり、図８を見れば分かるように、状態０、１、２に対して“００”、“１０”ないし“３１”、状態３、４に対して“０１”ないし“１１”、状態５、６に対して“３３”ないし“４３”、状態７、８、９に対して“１３”、“３４”ないし“４４”から一つが選択される。またパスデータは各状態から後の３クロックデータであり、前述のブランチメトリックの計算で３クロック連続データと記載していたデータである。図中に示されているデータは、“０００”、“４４４”が３クロックパスデータの代表例であり、他はすべて２クロック前データである。
【００２５】
状態０では、時刻ｎでは前データ“３１”から至っている。時刻ｎ＋１では時刻ｎ／状態０の前データ“３１”から至っており、その後パスデータ“０００”が続くため“３１０００”となり、これが生き残りパス０に対応する５クロック推定データである。時刻ｎ＋２では、時刻ｎ／状態７の“１３”とそこから時刻ｎ＋１／状態５に至る“３１０”を合わせた“１３３１０”を左へ１クロックシフトした“３３１０”のうち１クロック目と２クロック目の“３３”から至っており、その後“１００”が続くため“３３１００”となり、これが生き残りパス１に対応する５クロック推定データである。
【００２６】
状態１では、時刻ｎでは前データ“００”から至っているが、その後どこにも続かない。時刻ｎ＋１では時刻ｎ／状態５の前データ“４３”から至っており、その後パスデータ“１０１”が続くため“４３１０１”となり、これが生き残りパス２に対応する５クロック推定データである。時刻ｎ＋２では、時刻ｎ／状態０の“３１”とそこから時刻ｎ＋１／状態０に至る“０００”を合わせた“３１０００”と左へ１クロックシフトした“１０００”のうち１クロック目と２クロック目の“１０”から至っており、その後“００１”が続くため“１０００１”となり、これが生き残りパス３に対応する５クロック推定データである。
【００２７】
状態２では、時刻ｎでは前データ“１０”から至っており、その後パスデータ“１３３”、“１３４”が続くため“１０１３３”、“１０１３４”となり、これがそれぞれ生き残りパス４、５に対応する５クロック推定データである。時刻ｎ＋１では時刻ｎ／状態６の“３３”から至っており、その後“１１３”が続くため“３３１１３”となり、これが生き残りパス６に対応する５クロック推定データである。時刻ｎ＋２では、時刻ｎ／状態５の“４３”とそこから時刻ｎ＋１／状態１に至る“１０１”を合わせた“４３１０１”を左へ１クロックシフトした“３１０１”のうち１クロック目と２クロック目の“３１”から至っており、その後“０１３”が続くため“３１０１３”となり、これが生き残りパス７に対応する５クロック推定データである。
【００２８】
以下状態３〜状態９に関しても同様であるため、詳細な説明は省略する。
【００２９】
よって、前記５クロック推定データに対する入力推定信号とプリ等化された実入力データの差分値の絶対値を計算し、それをブランチメトリックとするわけである。
【００３０】
図８に対してさらに数クロック分連続させた図面を図９に示す。図９のようにパスの選択が行われれば、過去へのパスの一本化が可能である。図では状態０の“●マーク”にパスが一本化している。
【００３１】
図７により各状態に対応する４値レベルが分かる。状態ないしパスメトリックデータの１クロック目である。即ち、状態０、１にパスが一本化すれば４値レベル“０”、状態２、５、６にパスが一本化すれば４値レベル“１”、状態３、４、７にパスが一本化すれば４値レベル“３”、状態８、９にパスが一本化すれば４値レベル“４”である。後述の図１６〜図２２に関しても同様である。
【００３２】
また、２値出力は図１の分子データから、図７のパスデータ即ちブランチメトリックにおけるＢＭ（２）“０１３”、ＢＭ（５）“３３１”、ＢＭ（１０）“１１３”、ＢＭ（１３）“４３１”の次のクロックで至る状態３、４、５、６にパスが一本化すれば２値出力“１”、他の状態０、１、２、７、８、９にパスが一本化すれば２値出力“０”が得られる。そして得られた２値出力“・・・００１００１０１００００１０００１・・・”が１，７符号復調前のＮＲＺデータを示している。後述の図２、図３、図１６〜図２２に関しても同様である。
【００３３】
次に、図１０に本発明のデータ再生装置の構成の一実施の形態の全体ブロック図を示す。
【００３４】
入力データは図示していないＰＲ（１，２，１）プリ等化により４値データとなっている。また図中のＲＡＭ４からの入力は、３クロックのパスと２クロックの前データの計５クロックデータから推定される入力データの予測値が、ブランチメトリックの数である１６サンプル分送られてくる。
【００３５】
減算絶対値回路１は、前記入力データと前記入力データの予測値との誤差、即ち減算値を絶対値化してブランチメトリックとするものである。減算絶対値回路１の出力は減算絶対値計算結果（ブランチメトリック）が１６サンプル分である。
【００３６】
比較選択回路２は前クロックのパスメトリックとブランチメトリックの加算値とを比較し、その比較の結果小さい方を選ぶと同時に、新クロックに対するパスメトリックを計算する回路である。比較選択回路２の出力は、パスメモリに対しては比較選択信号、減算絶対値回路に対しては新クロックに対するパスメトリックを出力する。
【００３７】
パスメモリ回路３は比較選択回路から入力した６ビットの比較選択信号を数段または数十段に渡って記憶し、その値からパスの一本化を検査すると共に、入力データとの比較用にＲＡＭ４に格納された入力データの予測値を出力するためのＲＡＭアドレスを発生する。
【００３８】
ＲＡＭ４は３クロックのパスと２クロックの前データの計５クロックデータから推定される入力データの予測値を格納しておくメモリであり、最初にプリセットされた値はＲＡＭデータ修正回路６によって修正される。
【００３９】
ＲＡＭデータ修正回路はタイミングを合わせた入力データと、３クロックのパスと２クロックの前データの計５クロックデータから推定される入力データの予測値から、より確からしい入力データの予測値を求め、そのデータを更新する。
【００４０】
次に、図１１に減算絶対値回路と比較選択回路の一実施の形態の回路図を示す。
【００４１】
ＰＲ（１，２，１）プリ等化により４値データとなっている入力データをＤｉｎ、３クロックのパスデータと２クロックの前データの計５クロックデータから推定されるＲＡＭに記憶された入力データの予測値をＲＭ（０）〜ＲＭ（１５）とする。即ち、ＲＡＭ回路において３クロックの全パスデータ“０００”〜“４４４”に対して２クロックの前データを付加した５クロック推定データをアドレスとし、それぞれの予測値をデータとしてＲＭ（０）〜ＲＭ（１５）として読み出す。減算絶対値回路では、ＤｉｎからＲＭ（０）〜ＲＭ（１５）をそれぞれ減算し、それぞれ絶対値を求め、ブランチメトリックＢＭ（０）〜ＢＭ（１５）とする。図中“＊”マークは減算回路と絶対値計算回路を組み合わせた回路を示す。
【００４２】
比較選択回路では、最初にブランチメトリックＢＭ（０）〜ＢＭ（１５）とパスメトリックＰＭ（０）〜ＰＭ（１５）からそれぞれ加算回路により、
【００４３】
【数２】
0003570841.tif 000004
【００４４】
を計算する。次に、
【００４５】
【数３】
0003570841.tif 000005
【００４６】
のようにＰＭ（３）〜ＰＭ（６）に関しては加算結果をそのまま採用し、ＰＭ（０）〜ＰＭ（２）、ＰＭ（７）〜ＰＭ（９）に関しては大小比較を行い、小さい方を選択して新しいパスメトリックにすると同時に、この６ビットの選択信号を生き残りパス情報Ｐ（０，０）、Ｐ（０，１）、Ｐ（０，２）、Ｐ（０，７）、Ｐ（０，８）、Ｐ（０，９）として出力する。ここで括弧内の第１項は時間、第２項は状態ナンバーを示す。状態０〜９において、上方から来るパスが選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）のｍｉｎ判定において左項が選択されたとき生き残りパス情報が０、下方から来るパスが選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）のｍｉｎ判定において右側が選択されたとき生き残りパス情報が１とする。また、ＰＭ（０）〜ＰＭ（１５）に関しては相対値が重要なため、オーバーフローしないように全パスメモリからＰＭ（０）を減算する。
【００４７】
次に、図１２にパスメモリ回路の一実施の形態の回路図を示す。
【００４８】
図示したようにパスメモリ回路はＤ−フリップフロップとファンクションブロックＦＢ０、ＦＢ１から構成される。ＦＢ０は、現在と過去数十クロックの選択信号から最も過去の１時刻においてパスが１本化しているかどうか判定する回路である。またＦＢ１は生き残りパス情報Ｐから２クロックの前データを計算する回路である。
【００４９】
図１３にＦＢ０の一例を示す。
【００５０】
１０ビットの生き残り状態情報をＳ（ｎ＋１，０）〜Ｓ（ｎ＋１，９）、Ｓ（ｎ，０）〜Ｓ（ｎ，９）とする。また前述した６ビットの生き残りパス情報をＰ（ｎ＋１，０）〜Ｐ（ｎ＋１，２）、Ｐ（ｎ＋１，７）〜Ｐ（ｎ＋１，９）とする。
【００５１】
状態０〜９において、その状態に至る可能性があるとき生き残り状態情報を１、可能性がないとき生き残り状態情報を０とする。また、状態０〜９において、上方から来るパスが選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）のｍｉｎ判定において左側が選択されたとき生き残りパス情報を０、下方から来るパスが選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）のｍｉｎ判定において右側が選択されたとき生き残りパス情報を１とする。
【００５２】
次に、図８を用いて生き残り状態情報と生き残りパス情報について示す。時刻ｎ＋２では全状態０〜９に対して至る可能性がある。従ってＳ（ｎ＋２，０）〜Ｓ（ｎ＋２，９）は全て“１”である。次に、各状態に至るパス、即ち矢印は状態０〜２において順に下上上、状態７〜９において順に下上下が選択されているため、Ｐ（ｎ＋２，０）〜Ｐ（ｎ＋２，２）、Ｐ（ｎ＋２，７）〜Ｐ（ｎ＋２，９）は“１００１０１”となる。
時刻ｎ＋１では時刻ｎ＋２から見て状態０，１，２，４，５，７，８，９に至る可能性があり、状態３，６に至る可能性がない。従ってＳ（ｎ＋１，０）〜Ｓ（ｎ＋１，９）は順に“１１１０１１０１１１”となる。次に、各状態に至るパス、即ち矢印は状態０〜２において順に上下下、状態７〜９において順に上下下が選択されているため、Ｐ（ｎ＋１，０）〜Ｐ（ｎ＋１，２）、Ｐ（ｎ＋１，７）〜Ｐ（ｎ＋１，９）は“０１１０１１”となる。
時刻ｎでは時刻ｎ＋２、ｎ＋１から見て状態０，２，３，５，６，７，９に至る可能性があり、状態１，４，８に至る可能性がない。従ってＳ（ｎ，０）〜Ｓ（ｎ，９）は順に“１０１１０１１１０１“となる。
【００５３】
これらの関係を式で表すと、
【００５４】
【数４】
0003570841.tif 000006
【００５５】
となる。図１３は式（４）をブロックダイアグラムで示したものである。
【００５６】
次に、図１４にＦＢ１の一例を示す。これはパスメモリの結果から３クロックのパスに対する２クロックの前データを求める回路である。図には、時刻ｎにおける状態０〜９のそれぞれに対し、時刻ｎ−１、時刻ｎ−２における２クロックの前データをそれぞれＭ（−１，０）〜Ｍ（−１，９）、Ｍ（−２，０）〜Ｍ（−２，９）として求める回路ブロックが示されている。
【００５７】
過去の時刻において、状態０，１に至るとき４値レベル０、状態２，５，６に至るとき４値レベル１、状態３，４，７に至るとき４値レベル３、状態８，９に至るとき４値レベル４とする。
【００５８】
図１４においては、図１、図７で示す４レベル（０、１、３、４）を２ビットで表現するため、それぞれ０、１はそのまま０（００Ｂ）、１（０１Ｂ）、３、４はそれぞれ２（１０Ｂ）、３（１１Ｂ）で示した。以下では、それに従って説明する。
【００５９】
状態０に対し、生き残りパス情報Ｐ（０，０）＝０のとき時刻ｎ−１において状態０に至るため時刻ｎ−１におけるＭ（−１，０）＝０、さらにＰ（−１，０）＝０のとき時刻ｎ−２において状態０に至るため時刻ｎ−２におけるＭ（−２，０）＝０、Ｐ（−１，０）＝１のとき時刻ｎ−２において状態５に至るため時刻ｎ−２におけるＭ（−２，０）＝１、生き残りパス情報Ｐ（０，０）＝１のとき時刻ｎ−１において状態５に至るため時刻ｎ−１におけるＭ（−１，０）＝１、さらに時刻ｎ−２において必ず状態７に至るため時刻ｎ−２におけるＭ（−２，０）＝２である。
【００６０】
次に、状態１に対し、生き残りパス情報Ｐ（０，１）＝０のとき時刻ｎ−１において状態０に至るため時刻ｎ−１におけるＭ（−１，１）＝０、さらにＰ（−１，０）＝０のとき時刻ｎ−２において状態０に至るため時刻ｎ−２におけるＭ（−２，１）＝０、Ｐ（−１，０）＝１のとき時刻ｎ−２において状態５に至るため時刻ｎ−２におけるＭ（−２，１）＝１、生き残りパス情報Ｐ（０，１）＝１のとき時刻ｎ−１において状態５に至るため時刻ｎ−１におけるＭ（−１，１）＝１、さらに時刻ｎ−２において必ず状態７に至るため時刻ｎ−２におけるＭ（−２，１）＝２である。
【００６１】
次に、状態２に対し、生き残りパス情報Ｐ（０，２）＝０のとき時刻ｎ−１において状態１に至るため時刻ｎ−１におけるＭ（−１，２）＝０、さらにＰ（−１，１）＝０のとき時刻ｎ−２において状態０に至るため時刻ｎ−２におけるＭ（−２，２）＝０、Ｐ（−１，１）＝１のとき時刻ｎ−２において状態５に至るため時刻ｎ−２におけるＭ（−２，２）＝１、生き残りパス情報Ｐ（０，２）＝１のとき時刻ｎ−１において状態６に至るため時刻ｎ−１におけるＭ（−１，２）＝１、さらに時刻ｎ−２において必ず状態７に至るため時刻ｎ−２におけるＭ（−２，２）＝２である。
【００６２】
次に、状態３、４に対し、時刻ｎ−１において必ず状態２に至るため時刻ｎ−１におけるＭ（−１，３）＝１、Ｍ（−１，４）＝１である。
【００６３】
さらに、Ｐ（−１，２）＝０のとき時刻ｎ−２において状態１に至るため時刻ｎ−２におけるＭ（−２，３）＝０、Ｍ（−２，４）＝０、Ｐ（−１，２）＝１のとき時刻ｎ−２において状態６に至るため時刻ｎ−２におけるＭ（−２，３）＝１、Ｍ（−２，４）＝１である。
【００６４】
次に、状態５、６に対し、時刻ｎ−１において必ず状態７に至るため時刻ｎ−１におけるＭ（−１，５）＝２、Ｍ（−１，６）＝２である。
【００６５】
さらにＰ（−１，７）＝０のとき時刻ｎ−２において状態３に至るため時刻ｎ−２におけるＭ（−２，５）＝２、Ｍ（−２，６）＝２、Ｐ（−１，７）＝１のとき時刻ｎ−２において状態８に至るため時刻ｎ−２におけるＭ（−２，５）＝３、Ｍ（−２，６）＝３である。
【００６６】
次に、状態７に対し、生き残りパス情報Ｐ（０，７）＝０のとき時刻ｎ−１において状態３に至るため時刻ｎ−１におけるＭ（−１，７）＝２、さらに時刻ｎ−２において必ず状態２に至るため時刻ｎ−２におけるＭ（−２，７）＝１、生き残りパス情報Ｐ（０，７）＝１のとき時刻ｎ−１において状態８に至るため時刻ｎ−１におけるＭ（−１，７）＝３、さらにＰ（−１，８）＝０のとき時刻ｎ−２において状態４に至るため時刻ｎ−２におけるＭ（−２，７）＝２、Ｐ（−１，８）＝１のとき時刻ｎ−２において状態９に至るため時刻ｎ−２におけるＭ（−２，７）＝３である。
【００６７】
次に、状態８に対し、生き残りパス情報Ｐ（０，８）＝０のとき時刻ｎ−１において状態４に至るため時刻ｎ−１におけるＭ（−１，８）＝２、さらに時刻ｎ−２において必ず状態２に至るため時刻ｎ−２におけるＭ（−２，８）＝１、生き残りパス情報Ｐ（０，８）＝１のとき時刻ｎ−１において状態９に至るため時刻ｎ−１におけるＭ（−１，８）＝３、さらにＰ（−１，９）＝０のとき時刻ｎ−２において状態４に至るため時刻ｎ−２におけるＭ（−２，８）＝２、Ｐ（−１，９）＝１のとき時刻ｎ−２において状態９に至るため時刻ｎ−２におけるＭ（−２，８）＝３である。
【００６８】
最後に、状態９に対し、生き残りパス情報Ｐ（０，９）＝０のとき時刻ｎ−１において状態４に至るため時刻ｎ−１におけるＭ（−１，９）＝２、さらに時刻ｎ−２において必ず状態２に至るため時刻ｎ−２におけるＭ（−２，９）＝１、生き残りパス情報Ｐ（０，９）＝１のとき時刻ｎ−１において状態９に至るため時刻ｎ−１におけるＭ（−１，９）＝３、さらにＰ（−１，９）＝０のとき時刻ｎ−２において状態４に至るため時刻ｎ−２におけるＭ（−１，９）＝２、Ｐ（−１，９）＝１のとき時刻ｎ−２において状態９に至るため時刻ｎ−２におけるＭ（−１，９）＝３である。
【００６９】
次に、図１５にＲＡＭのアドレス一覧を示す。
【００７０】
ＲＡＭは３クロックのパスデータと２クロックの前データの５クロック推定データをアドレスとし、その５クロックデータを記録再生し、ＰＲ（１，２，１）プリ等化したときの中央（５クロック中第３クロック）の推定ディジタルレベルをデータとする。
【００７１】
各ＲＡＭにおけるデータは、最初初期データを格納しておく。この初期データはインパルス応答から計算で求めた値でもよく、理想状態で記録再生したときの値でもよい。
【００７２】
通常、再生データの隣接信号への影響は正規分布で示すことができ、
ｅｘｐ（−ｔ２  ／２τ２  ）
となる。ここでｔは時間である。またτ２  は分散であり、実機記録により概算値が得られる。正確な正規分布は上式を（２πτ２  ）１／２  で除算するが、ここでは相対値が分かればよいため上式とすることができる。
【００７３】
ＲＡＭデータは４値５クロックデータ“４”、“３”、“１”、“０”それぞれから中央（３クロック目）への影響を加算して各５クロックレベルデータとする。
【００７４】
１、５クロック目から３クロック目への影響は、
データ“４”では  ４・ｅｘｐ（−２（ＴＳ）２／２τ２）
データ“３”では  ３・ｅｘｐ（−２（ＴＳ）２／２τ２）
データ“１”では      ｅｘｐ（−２（ＴＳ）２／２τ２）
データ“０”では          ０
２、４クロック目から３クロック目への影響は、
データ“４”では  ４・ｅｘｐ（−ＴＳ２／２τ２）
データ“３”では  ３・ｅｘｐ（−ＴＳ２／２τ２）
データ“１”では      ｅｘｐ（−ＴＳ２／２τ２）
データ“０”では          ０
３クロック目から３クロック目への影響は、
データ“４”では  ４
データ“３”では  ３
データ“１”では  １
データ“０”では  ０
となる。ここで、ＴＳ  はシンボル周期である。
【００７５】
この値を最大値“４４４４４”に相当するレベルで−１〜＋１の範囲に正規化する。即ち、データを“Ａ１  Ａ２  Ａ３  Ａ４  Ａ５”とすると、最終的なレベルデータは、
【００７６】
【数５】
0003570841.tif 000007
【００７７】
となる。
【００７８】
例えばτ／ＴＳ  ＝０．６、５クロックデータを“１００１３”とすると、３クロック目の最終的なレベルデータは、
［１・ｅｘｐ（−２ＴＳ）２／２τ２）＋１・ｅｘｐ（−ＴＳ２／２τ２）＋３・ｅｘｐ（−（２ＴＳ）２／２τ２）］／［８・ｅｘｐ（−（２ＴＳ）２／２τ２）＋８・ｅｘｐ（−ＴＳ２／２τ２）＋４］＝［１・ｅｘｐ（−０．７２）＋１・ｅｘｐ（−０．１８）＋３・ｅｘｐ（−０．７２）］／［８・ｅｘｐ（−０．７２）＋８・ｅｘｐ（−０．１８）＋４］＝２×（２．７８２／１４．５７６）−１＝０．６１８
が得られる。各ＲＡＭへはこのような計算により得られた値を６ビット程度に丸めて記憶しておく。
【００７９】
図１５には最小反転間隔＝２なる記録符号において、２クロック４値前データ、３クロック４値パスデータの５クロックデータのとりうる全アドレスと、それに対応するＲＭ（０）〜ＲＭ（１５）を示した。
【００８０】
図１５でも図１４と同様、図１、図７で示す４レベル（０、１、３、４）を２ビットで表現するため、３、４はそれぞれ２、３で示した。
【００８１】
図１２に示したように、パスメモリ回路は６ビットの生き残りパス情報を数十クロック記憶し、同時に１０ビットずつの生き残り状態情報を求めるものである。時刻ｎの生き残り状態情報は、時刻ｎ＋１、即ち未来の生き残り状態情報と生き残りパス情報から計算される。これを数十クロックに渡って計算するため、数十クロック前の生き残り状態情報を求めることになり、１０状態のうち生き残り状態が１状態のときはパスが一本化したことを示す。状態０、１にパスが一本化すれば４値レベル“０”、状態２、５、６にパスが一本化すれば４値レベル“１”、状態３、４、７にパスが一本化すれば４値レベル“３”、状態８、９にパスが一本化すれば４値レベル“４”であり、状態０、１、２、７、８、９にパスが一本化すれば２値出力“０”、状態３、４、５、６にパスが一本化すれば２値出力“１”が得られる。
【００８２】
ただし、これを数十クロックに渡って計算したとしても必ずしも一本化するとは限らない。一本化しなかったとき、４値レベル出力Ｄｏｕｔ４は状態０、１／２、５、６／３、４、７／８、９のうち生き残っている数が多い状態に対応するレベルを採用し、２値出力Ｄｏｕｔ２は状態０、１、２、７、８、９／３、４、５、６のうち生き残っている数が多い状態に対応するレベルを採用する。
【００８３】
最後にＲＡＭデータ修正回路６の一例を示す。
【００８４】
ＲＡＭには入力データの予測値が記憶されている。入力データ特性は時々刻々と変化するため、ＲＡＭにおける入力データの予測値もそれに合わせて変化させなければならない。しかし必要以上に入力データに合わせてしまうとバーストエラー発生時にＲＡＭデータも破壊されてしまう。従って、入力データと旧ＲＡＭデータそれぞれに重みを付けて加算する。即ちμ（０≦μ≦１）に対して、
新ＲＡＭデータ＝μ×（入力データ）＋（１−μ）×（旧ＲＡＭデータ）
とする。ただしＲＡＭデータを書き替えるためのアドレスはパスメモリ出力から得られるデータのため数十段の遅延があり、入力データは遅延量を合わせなければならない。
【００８５】
ＲＡＭデータ修正回路６の他の例について示す。入力データから旧ＲＡＭデータを減じた差分値を積算し、その結果が＋スレッシュホールド値を上回るとＲＡＭデータを１ステップ増加し、−スレッシュホールド値を下回るとＲＡＭデータを１ステップ減少させ、差分値を最小化する。ただしＲＡＭデータを書き替えるためのアドレスはパスメモリ出力から得られるデータのため数十段の遅延があり、入力データは遅延量を合わせなければならない。スレッシュホールド値は任意の実数を選択できる。また１ステップはディジタルレベルの“１”でも良いし、それ以外の任意の実数でも良い。
【００８６】
修正は不安定動作時の誤った修正動作をできるだけ減らすため、トラックアドレスやトラックジャンプ、プリアンブル、編集用のギャップ等以外のデータ部でのみ行うとしても良いし、通常再生のときのみ行うとしても良い。記録再生が安定した後に行うとしても良い。エラーレートがある値より小さいときのみ行うとしても良い。さらにこれらを組み合わせても良い。
【００８７】
また、修正は符号誤りが発生したときの誤った修正動作をできるだけ減らすため、最初にＲＡＭにプリセットされた値から変化する範囲を指定し、それを越える変化をしようとしたときリミッタにより範囲内で止めるように制御しても良いし、それを越える変化をしようとしたときプリセット値に戻るように制御しても良い。また１回の変化範囲を制限し、それを越える変化をしようとしたときは最大変化で止めても良く、その回は変化禁止としても良い。さらに、入力データと旧ＲＡＭデータの差分絶対値がある値より大きいときは修正動作ないし積算の計算を禁止しても良い。
【００８８】
さて、以上の実施の形態の説明は請求項９に記載した発明を適用したものの一例について示したものであるが、次に、それ以外の請求の範囲に記載された発明について簡単に示す。
【００８９】
まず、請求項６に記載した発明について説明する。この請求項６に記載の発明の１クロックごとの状態遷移図を図２に示し、横軸を時間軸としたときの状態遷移図を図１６に示す。
【００９０】
請求項６は請求項７に記載した発明の最小反転間隔の条件を除去したものである。プリ等化をＰＲ（１，２，１）、再生データは５値（０、１、２、３、４）となる。パスデータないしブランチメトリックを３クロック０００、００１、０１２、０１３、１００、１０１、１１２、１１３、１２１、１２２、１３３、１３４、２１０、２１１、２２１、２２２、２２３、２３３、２３４、３１０、３１１、３２２、３２３、３３１、３３２、３４３、３４４、４３１、４３２、４４３、４４４とする。状態ないしパスメトリックを２クロック００、０１、１０、１１、１２、１３、２１、２２、２３、３１、３２、３３、３４、４３、４４とする。
【００９１】
パスの選択、パスメトリックの一本化に関しては図８、図９を図１６の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図１６の条件に拡張する。パスメモリ回路は図１２を図１６の条件に応じてＰ（０，０）〜Ｐ（０，１５）、Ｓ（０，０）〜Ｓ（０，１５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１５）を求めるＦＢ０は図１３を図１６に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図１６に合致するように拡張する。ＲＡＭアドレスは図１５を図１６に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【００９２】
次に、請求項８に記載した発明について説明する。この請求項８に記載した発明の１クロックごとの状態遷移図を図３に示し、横軸を時間軸としたときの状態遷移図を図１７に示す。
【００９３】
請求項８は請求項７に記載した発明に対し、最小反転間隔を３としたものである。プリ等化をＰＲ（１，２，１）、再生データは４値（０、１、３、４）となる。パスデータないしブランチメトリックを３クロック０００、００１、０１３、１００、１０１、１３４、３１０、３４３、３４４、４３１、４４３、４４４とする。状態ないしパスメトリックを２クロック００、０１、１０、１３、３１、３４、４３、４４とする。
【００９４】
パスの選択、パスメトリックの一本化に関しては図８、図９を図１７の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図１７の条件に拡張する。パスメモリ回路は図１２を図１７の条件に応じてＰ（０，０）〜Ｐ（０，７）、Ｓ（０，０）〜Ｓ（０，７）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，７）を求めるＦＢ０は図１３を図１７に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図１７に合致するように拡張する。ＲＡＭアドレスは図１５を図１７に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【００９５】
次に、請求項３に記載した発明について説明する。この請求項３に記載した発明の１クロックごとの状態遷移図を図２に示し、横軸を時間軸としたときの状態遷移図を図１８に示す。
【００９６】
請求項３は請求項７に記載した発明に対し、最小反転間隔の条件をなくし、かつパスデータないしブランチメトリックを２クロックと縮小したものである。状態数は８であり、図２におけるＳ０〜Ｓ７は図１８における状態０〜７にそれぞれ合致している。プリ等化をＰＲ（１，２，１）、再生データは５値（０、１、２、３、４）となる。パスデータないしブランチメトリックを２クロック００、０１、１０、１１、１２、１３、２１、２２、２３、３１、３２、３３、３４、４３、４４とする。状態ないしパスメトリックを１クロック０、１、２、３、４とする。
【００９７】
パスの選択、パスメトリックの一本化に関しては図８、図９を図１８の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図１８の条件に拡張する。パスメモリ回路は図１２を図１８の条件に応じてＰ（０，０）〜Ｐ（０，７）、Ｓ（０，０）〜Ｓ（０，７）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，７）を求めるＦＢ０は図１３を図１８に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図１８に合致するように拡張する。ＲＡＭアドレスは図１５を図１８に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【００９８】
次に、請求項４に記載した発明について説明する。この請求項４に記載した発明の１クロックごとの状態遷移図を図１に示し、横軸を時間軸としたときの状態遷移図を図１９に示す。
【００９９】
請求項４は請求項７に記載した発明に対し、最小反転間隔を同じ２とし、かつパスデータないしブランチメトリックを２クロックと縮小したものである。状態数は６であり、図１におけるＳ０〜Ｓ５は図１９における状態０〜５にそれぞれ合致している。プリ等化をＰＲ（１，２，１）、再生データは４値（０、１、３、４）となる。パスデータないしブランチメトリックを２クロック００、０１、１０、１１、１３、３１、３３、３４、４３、４４とする。状態ないしパスメトリックを１クロック０、１、３、４とする。
【０１００】
パスの選択、パスメトリックの一本化に関しては図８、図９を図１９の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図１９の条件に拡張する。パスメモリ回路は図１２を図１９の条件に応じてＰ（０，０）〜Ｐ（０，５）、Ｓ（０，０）〜Ｓ（０，５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，５）を求めるＦＢ０は図１３を図１９に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図１９に合致するように拡張する。ＲＡＭアドレスは図１５を図１９に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１０１】
次に、請求項５に記載した発明について説明する。この請求項５の発明の１クロックごとの状態遷移図を図３に示し、横軸を時間軸としたときの状態遷移図を図２０に示す。
【０１０２】
請求項５は請求項７に記載した発明に対し、最小反転間隔を３とし、かつパスデータないしブランチメトリックを２クロックと縮小したものである。状態数は６であり、図３におけるＳ０〜Ｓ５は図２０における状態０〜５にそれぞれ合致している。プリ等化をＰＲ（１，２，１）、再生データは４値（０、１、３、４）となる。パスデータないしブランチメトリックを２クロック００、０１、１０、１３、３１、３４、４３、４４とする。状態ないしパスメトリックを１クロック０、１、３、４とする。
【０１０３】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２０の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２０の条件に拡張する。パスメモリ回路は図１２を図２０の条件に応じてＰ（０，０）〜Ｐ（０，５）、Ｓ（０，０）〜Ｓ（０，５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，５）を求めるＦＢ０は図１３を図２０に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２０に合致するように拡張する。ＲＡＭアドレスは図１５を図２０に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１０４】
次に、請求項９に記載した発明について説明する。この請求項９の発明の１クロックごとの状態遷移図を図１に示し、横軸を時間軸としたときの状態遷移図を図２１に示す。
【０１０５】
請求項９は請求項７に記載した発明に対し、最小反転間隔を同じ２とし、かつパスデータないしブランチメトリックを４クロックと拡張したものである。プリ等化をＰＲ（１，２，１）、再生データは４値（０、１、３、４）となる。パスデータないしブランチメトリックを４クロック００００、０００１、００１３、０１３３、０１３４、１０００、１００１、１０１３、１１３３、１１３４、１３３１、１３４３、１３４４、３１００、３１０１、３１１３、３３１０、３３１１、３４３１、３４４３、３４４４、４３１０、４３１１、４４３１、４４４３、４４４４とする。状態ないしパスメトリックを３クロック０００、００１、０１３、１００、１０１、１１３、１３３、１３４、３１０、３１１、３３１、３４３、３４４、４３１、４４３、４４４とする。
【０１０６】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２１の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２１の条件に拡張する。パスメモリ回路は図１２を図２１の条件に応じてＰ（０，０）〜Ｐ（０，１５）、Ｓ（０，０）〜Ｓ（０，１５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１５）を求めるＦＢ０は図１３を図２１に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２１に合致するように拡張する。ＲＡＭアドレスは図１５を図２１に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１０７】
次に、請求項１０に記載した発明について説明する。この請求項１０に記載した発明の１クロックごとの状態遷移図を図３に示し、横軸を時間軸としたときの状態遷移図を図２２に示す。
【０１０８】
請求項１０は請求項７に記載した発明に対し、最小反転間隔を３とし、かつパスデータないしブランチメトリックを４クロックと拡張したものである。プリ等化をＰＲ（１，２，１）、再生データは４値（０、１、３、４）となる。パスデータないしブランチメトリックを４クロック００００、０００１、００１３、０１３４、１０００、１００１、１０１３、１３４３、１３４４、３１００、３１０１、３４３１、３４４３、３４４４、４３１０、４４３１、４４４３、４４４４とする。状態ないしパスメトリックを３クロック０００、００１、０１３、１００、１０１、１３４、３１０、３４３、３４４、４３１、４４３、４４４とする。
【０１０９】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２２の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２２の条件に拡張する。パスメモリ回路は図１２を図２２の条件に応じてＰ（０，０）〜Ｐ（０，１１）、Ｓ（０，０）〜Ｓ（０，１１）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１１）を求めるＦＢ０は図１３を図２２に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２２に合致するように拡張する。ＲＡＭアドレスは図１５を図２２に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１１０】
また、請求項１１、１２に示すように、パスデータないしブランチメトリックを１クロックとした場合でも、最小反転間隔の条件なしでパスデータないしブランチメトリックを４クロック以上、最小反転間隔＝２ないし３でパスないしブランチメトリックを５クロック以上とした場合でも、前記同様の考え方で状態遷移図が描け、図８〜図１５を縮小拡張することにより出力データが計算できる。
【０１１１】
ここで、プリ等化にＰＲ（１，２，２，１）を用いたときの動作に関して示す。
【０１１２】
前述したように、ＰＲ（１，１）、ＰＲ（１，２，１）、ＰＲ（１，２，２，１）などの等化はそれぞれ光ディスク特性により優位性が変わる。従って、ＰＲ（１，２，２，１）は光ディスク特性がＰＲ（１，２，２，１）に優位性があるときに使用する。
【０１１３】
まず、請求項２０に記載した発明ついて説明する。この請求項２０に記載した発明の１クロックごとの状態遷移図を図４に示し、横軸を時間軸としたときの状態遷移図を図２３に示す。
【０１１４】
請求項２０は最小反転間隔を２とし、請求項７に対してプリ等化をＰＲ（１，２，２，１）としたものであり、再生データは図４に示すように７値（０、１、３、４、５、６）となる。図４における状態から状態への矢印上に示す数値は、分母が７値レベル、分子が２値出力を示す。図５、図６に関しても同様である。
【０１１５】
図２３により各状態に対応する７値レベルが分かる。状態ないしパスメトリックデータの１クロック目である。即ち、状態０にパスが一本化すれば７値レベル“０”、状態１、５にパスが一本化すれば７値レベル“１”、状態６にパスが一本化すれば７値レベル“２”、状態２、７にパスが一本化すれば７値レベル“３”、状態３にパスが一本化すれば７値レベル“４”、状態４、８にパスが一本化すれば７値レベル“５”、状態９にパスが一本化すれば７値レベル“６”である。後述の図２４〜図３０に関しても同様である。
【０１１６】
また、２値出力は図４の分子データから、図２３のパスデータ即ちブランチメトリックにおけるＢＭ（２）“１３”、ＢＭ（５）“４３”、ＢＭ（１０）“２３”、ＢＭ（１３）“５３”の次のクロックで至る状態３、４、５、６にパスが一本化すれば２値出力“１”、他の状態０、１、２、７、８、９にパスが一本化すれば２値出力“０”が得られる。後述の図５、図６、図２４〜図３０に関しても同様である。
【０１１７】
請求項２０では、パスデータないしブランチメトリックを２クロック００、０１、１０、１１、１３、２３、３１、３２、３４、３５、４３、５３、５５、５６、６５、６６とする。状態ないしパスメトリックを１クロック０、１、２、３、４、５、６とする。
【０１１８】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２３の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２３の条件に拡張する。パスメモリ回路は図１２を図２３の条件に応じてＰ（０，０）〜Ｐ（０，９）、Ｓ（０，０）〜Ｓ（０，９）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，９）を求めるＦＢ０は図１３を図２３に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２３に合致するように拡張する。ＲＡＭアドレスは図１５を図２３に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１１９】
次に、請求項１９に記載した発明について説明する。この請求項１９に記載した発明の１クロックごとの状態遷移図を図５に示し、横軸を時間軸としたときの状態遷移図を図２４に示す。
【０１２０】
請求項１９は請求項２０に記載した発明に対し、最小反転間隔の条件を除去したものである。プリ等化をＰＲ（１，２，２，１）、再生データは７値（０、１、２、３、４、５、６）となる。パスデータないしブランチメトリックを２クロック００、０１、１０、１１、１２、１３、２１、２２、２３、３１、３２、３３、３４、３５、４３、４４、４５、５３、５４、５５、５６、６５、６６とする。状態ないしパスメトリックを１クロック０、１、２、３、４、５、６とする。
【０１２１】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２４の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２４の条件に拡張する。パスメモリ回路は図１２を図２４の条件に応じてＰ（０，０）〜Ｐ（０，１５）、Ｓ（０，０）〜Ｓ（０，１５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１５）を求めるＦＢ０は図１３を図２４に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２４に合致するように拡張する。ＲＡＭアドレスは図１５を図２４に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１２２】
次に、請求項２１に記載した発明について説明する。この請求項２１に記載された発明の１クロックごとの状態遷移図を図６に示し、横軸を時間軸としたときの状態遷移図を図２５に示す。
【０１２３】
請求項２１は請求項２０に記載された発明に対し、最小反転間隔を３としたものである。プリ等化をＰＲ（１，２，２，１）、再生データは５値（０、１、３、５、６）となる。パスデータないしブランチメトリックを２クロック００、０１、１０、１１、１３、３１、３５、５３、５５、５６、６５、６６とする。状態ないしパスメトリックを１クロック０、１、３、５、６とする。
【０１２４】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２５の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２５の条件に拡張する。パスメモリ回路は図１２を図２５の条件に応じてＰ（０，０）〜Ｐ（０，７）、Ｓ（０，０）〜Ｓ（０，７）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，７）を求めるＦＢ０は図１３を図２５に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２５に合致するように拡張する。ＲＡＭアドレスは図１５を図２５に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１２５】
次に、請求項１６に記載した発明について説明する。この請求項１６に記載した発明の１クロックごとの状態遷移図を図５に示し、横軸を時間軸としたときの状態遷移図を図２６に示す。
【０１２６】
請求項１６は請求項２０に記載した発明に対し、最小反転間隔の条件をなくし、かつパスデータないしブランチメトリックを１クロックと縮小したものである。状態数は８であり、図５におけるＳ０〜Ｓ７は図２６における状態０〜７にそれぞれ合致している。プリ等化をＰＲ（１，２，２，１）、再生データは７値（０、１、２、３、４、５、６）となる。パスデータないしブランチメトリックを１クロック０、１、２、３、４、５、６とする。
【０１２７】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２６の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２６の条件に拡張する。パスメモリ回路は図１２を図２６の条件に応じてＰ（０，０）〜Ｐ（０，７）、Ｓ（０，０）〜Ｓ（０，７）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，７）を求めるＦＢ０は図１３を図２６に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２６に合致するように拡張する。ＲＡＭアドレスは図１５を図２６に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１２８】
次に、請求項１７に記載した発明について説明する。この請求項１７に記載した発明の１クロックごとの状態遷移図を図４に示し、横軸を時間軸としたときの状態遷移図を図２７に示す。
【０１２９】
請求項１７は請求項２０に記載した発明に対し、最小反転間隔を同じ２とし、かつパスデータないしブランチメトリックを１クロックと縮小したものである。状態数は６であり、図４におけるＳ０〜Ｓ５は図２７における状態０〜５にそれぞれ合致している。プリ等化をＰＲ（１，２，２，１）、再生データは７値（０、１、２、３、４、５、６）となる。パスデータないしブランチメトリックを１クロック０、１、２、３、４、５、６とする。
【０１３０】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２７の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２７の条件に拡張する。パスメモリ回路は図１２を図２７の条件に応じてＰ（０，０）〜Ｐ（０，５）、Ｓ（０，０）〜Ｓ（０，５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，５）を求めるＦＢ０は図１３を図２７に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２７に合致するように拡張する。ＲＡＭアドレスは図１５を図２７に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１３１】
次に、請求項１８に記載した発明について説明する。この請求項１８に記載した発明の１クロックごとの状態遷移図を図６に示し、横軸を時間軸としたときの状態遷移図を図２８に示す。
【０１３２】
請求項１８は請求項２０に記載した発明に対し、最小反転間隔を３とし、かつパスデータないしブランチメトリックを１クロックと縮小したものである。状態数は６であり、図６におけるＳ０〜Ｓ５は図２８における状態０〜５にそれぞれ合致している。プリ等化をＰＲ（１，２，２，１）、再生データは５値（０、１、３、５、６）となる。パスデータないしブランチメトリックを１クロック０、１、３、５、６とする。
【０１３３】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２８の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２８の条件に拡張する。パスメモリ回路は図１２を図２８の条件に応じてＰ（０，０）〜Ｐ（０，５）、Ｓ（０，０）〜Ｓ（０，５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，５）を求めるＦＢ０は図１３を図２８に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２８に合致するように拡張する。ＲＡＭアドレスは図１５を図２８に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１３４】
次に、請求項２２に記載した発明について、１クロックごとの状態遷移図を図４に示す。横軸を時間軸としたときの状態遷移図を図２９に示す。
【０１３５】
請求項２２は請求項２０に記載した発明に対し、最小反転間隔を同じ２とし、かつパスデータないしブランチメトリックを３クロックと拡張したものである。プリ等化をＰＲ（１，２，２，１）、再生データは７値（０、１、２、３、４、５、６）となる。パスデータないしブランチメトリックを３クロック０００、００１、０１３、１００、１０１、１１３、１３４、１３５、２３４、２３５、３１０、３１１、３２３、３４３、３５５、３５６、４３１、４３２、５３１、５３２、５５３、５６５、５６６、６５３、６６５、６６６とする。状態ないしパスメトリックを２クロック００、０１、１０、１１、１３、２３、３１、３２、３４、３５、４３、５３、５５、５６、６５、６６とする。
【０１３６】
パスの選択、パスメトリックの一本化に関しては図８、図９を図２９の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図２９の条件に拡張する。パスメモリ回路は図１２を図２９の条件に応じてＰ（０，０）〜Ｐ（０，１５）、Ｓ（０，０）〜Ｓ（０，１５）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１５）を求めるＦＢ０は図１３を図２９に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図２９に合致するように拡張する。ＲＡＭアドレスは図１５を図２９に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１３７】
次に、請求項２３に記載した発明について説明する。この請求項２３に記載した発明の１クロックごとの状態遷移図を図６に示し、横軸を時間軸としたときの状態遷移図を図２９に示す。
【０１３８】
請求項２３は請求項２０に記載した発明に対し、最小反転間隔を３とし、かつパスデータないしブランチメトリックを３クロックと拡張したものである。プリ等化をＰＲ（１，２，２，１）、再生データは５値（０、１、３、５、６）となる。パスデータないしブランチメトリックを３クロック０００、００１、０１３、１００、１０１、１１３、１３５、３１０、３１１、３５５、３５６、５３１、５５３、５６５、５６６、６５３、６６５、６６６とする。状態ないしパスメトリックを２クロック００、０１、１０、１１、１３、３１、３５、５３、５５、５６、６５、６６とする。
【０１３９】
パスの選択、パスメトリックの一本化に関しては図８、図９を図３０の条件に拡張する。全体ブロック図は図１０と同様の構成となる。減算絶対値／比較選択回路は図１１を図３０の条件に拡張する。パスメモリ回路は図１２を図３０の条件に応じてＰ（０，０）〜Ｐ（０，１１）、Ｓ（０，０）〜Ｓ（０，１１）に拡張する。生き残り状態情報Ｓ（０，０）〜Ｓ（０，１１）を求めるＦＢ０は図１３を図３０に合致するように拡張、２クロックの前データを求めるＦＢ１は図１４を図３０に合致するように拡張する。ＲＡＭアドレスは図１５を図３０に合致するように拡張する。ＲＡＭデータ修正回路は前述と同様である。
【０１４０】
また、請求項２４に示すように、最小反転間隔の条件なしでパスデータまたはブランチメトリックを３クロック以上、最小反転間隔＝２または３でパスデータないしブランチメトリックを４クロック以上とした場合でも、前記同様の考え方で状態遷移図が描け、図８〜図１５を縮小拡張することにより出力データが計算できる。
【０１４１】
さて、以上述べてきた実施の形態では、前クロックデータは２クロックとしたが、前クロックデータを使わないことを示す０クロックまたは１クロックでも良く、また３クロック以上でも良い。以下に、図７に関して前データのクロック数が１、２、および３クロックのときについて示す。
・１クロックのとき、
Ｍ（−１，０）〜Ｍ（−１，２）＝０  ないし  １
Ｍ（−１，３）〜Ｍ（−１，４）＝１
Ｍ（−１，５）〜Ｍ（−１，６）＝３
Ｍ（−１，７）〜Ｍ（−１，９）＝３  ないし  ４
・２クロックのとき、
Ｍ（−２，０），Ｍ（−１，０）〜Ｍ（−２，２），（−１，２）＝００、１０  ないし  ３１
Ｍ（−２，３），Ｍ（−１，３）〜Ｍ（−２，４），（−１，４）＝０１  ないし  １１
Ｍ（−２，５），Ｍ（−１，５）〜Ｍ（−２，６），（−１，６）＝３３  ないし  ４３
Ｍ（−２，７），Ｍ（−１，７）〜Ｍ（−２，９），（−１，９）＝１３、３４  ないし  ４４
・３クロックのとき、
Ｍ（−３，０），Ｍ（−２，０），Ｍ（−１，０）〜Ｍ（−３，２），Ｍ（−２，２），（−１，２）＝０００  、１００  、３１０  、３３１  ないし  ４３１
Ｍ（−３，３），Ｍ（−２，３），Ｍ（−１，３）〜Ｍ（−３，４），Ｍ（−２，４），（−１，４）＝００１  、１０１  ないし  ３１１
Ｍ（−３，５），Ｍ（−２，５），Ｍ（−１，５）〜Ｍ（−３，６），Ｍ（−２，６），（−１，６）＝１３３  、３４３  ないし  ４４３
Ｍ（−３，７），Ｍ（−２，７），Ｍ（−１，７）〜Ｍ（−３，９），Ｍ（−２，９），（−１，９）＝０１３  、１１３  、１３４  、３４４  ないし  ４４４
のうちから選ばれる。即ち、前データは各パスを過去にたどっていき、状態０、１にパスが至ったとき“０”、状態２、５、６にパスが至ったとき“１”、状態３、４、７にパスが至ったとき“３”、状態８、９にパスが至ったとき“４”が得られる。他の図１６〜図３０に関しても同様である。
【０１４２】
また、以上述べてきた実施例に関し、プリ等化は正確なＰＲ（１，２，１）、ＰＲ（１，２，２，１）に限らず成立する。例えばプリ等化にずれが発生し、実質上ＰＲ（０．８，２．１，１．２）やＰＲ（１．３，１．９，２．２，０．９）程度になっていたとしても、本発明では等化誤差を補正し誤りを訂正することができるため、本発明を適用することができる。
【０１４３】
【発明の効果】
本発明は、プリ等化された再生データとＲＡＭから出力する予測データとの減算絶対値を求め、ブランチメトリックとして出力する減算絶対値回路と、前記ブランチメトリックとすでに計算されたパスメトリックを加算した値とを比較し、小さい方を選択し、どちらが選択されたかという選択信号と選択された方を新たなパスメトリックとして出力する比較選択回路と、どちらが選択されたかという信号を数段ないし数十段に渡って記憶し、パスを一本化して最も確からしいパスを得るとともに最も確からしいデータを出力するパスメモリ回路と、パスメモリ回路の途中出力をアドレスとすることによりプリ等化された再生データに最も近いと思われる予測データを出力するＲＡＭ回路と、適当な値だけディレーしたプリ等化された再生データとパスメモリ回路の連続出力データをアドレスとすることにより得られるＲＡＭ内部データから新しいＲＡＭ内部データを更新するＲＡＭデータ修正回路、から構成されるデータ再生装置であり、プリ等化特性が変化したときでもそれに追従した等化検出処理を行い、さらにビットエラー訂正を行なうことによりエラーレートを最低値に低減させることができる。
【図面の簡単な説明】
【図１】最小反転間隔＝２、ＰＲ（１，２，１）プリ等化に対する１クロックごとの状態遷移図を示す図である。
【図２】最小反転間隔条件なし、ＰＲ（１，２，１）プリ等化に対する１クロックごとの状態遷移図を示す図である。
【図３】最小反転間隔＝３、ＰＲ（１，２，１）プリ等化に対する１クロックごとの状態遷移図を示す図である。
【図４】最小反転間隔＝２、ＰＲ（１，２，２，１）プリ等化に対する１クロックごとの状態遷移図を示す図である。
【図５】最小反転間隔条件なし、ＰＲ（１，２，２，１）プリ等化に対する１クロックごとの状態遷移図を示す図である。
【図６】最小反転間隔＝３、ＰＲ（１，２，２，１）プリ等化に対する１クロックごとの状態遷移図である。
【図７】パスデータ３クロック、最小反転間隔＝２、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図（請求項９に対する）である。
【図８】図７において、２クロック分パスを選択した図である。
【図９】図８に対して、さらに数クロック分選択を連続させ、パスを一本化した例を示す図である。
【図１０】本発明のデータ再生装置の構成の一例を示すブロック図である。
【図１１】本発明の減算絶対値回路と比較選択回路を示す図である。
【図１２】本発明のパスメモリ回路を示す図である。
【図１３】ＦＢ０、生き残り状態情報計算回路を示す図である。
【図１４】ＦＢ１、２クロックの前データを求める回路を示す図である。
【図１５】ＲＡＭのアドレス一覧の例を示す図である。
【図１６】パスデータ３クロック、最小反転間隔条件なし、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項８に対応）。
【図１７】パスデータ３クロック、最小反転間隔＝３、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項１０に対応）。
【図１８】パスデータ２クロック、最小反転間隔条件なし、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項５に対応）。
【図１９】パスデータ２クロック、最小反転間隔＝２、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項６に対応）。
【図２０】パスデータ２クロック、最小反転間隔＝３、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項７に対応）。
【図２１】パスデータ４クロック、最小反転間隔＝２、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図を示す図である（請求項１１に対応）。
【図２２】パスデータ４クロック、最小反転間隔＝３、ＰＲ（１，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項１２に対応）。
【図２３】パスデータ２クロック、最小反転間隔＝２、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２２に対応）。
【図２４】パスデータ２クロック、最小反転間隔条件なし、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２１に対応）。
【図２５】パスデータ２クロック、最小反転間隔＝３、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２３に対応）。
【図２６】パスデータ１クロック、最小反転間隔条件なし、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項１８に対応）。
【図２７】パスデータ１クロック、最小反転間隔＝２、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項１９に対応）。
【図２８】パスデータ１クロック、最小反転間隔＝３、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２０に対応）。
【図２９】パスデータ３クロック、最小反転間隔＝２、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２４に対応）。
【図３０】パスデータ３クロック、最小反転間隔＝３、ＰＲ（１，２，２，１）プリ等化に対する横軸を時間軸とした状態遷移図である（請求項２５に対応）。
【符号の説明】
１  減算絶対値回路
２  比較選択回路
３  パスメモリ回路
４  ＲＡＭ
５  Ｄ−ＦＦ
６  ＲＡＭデータ修正回路
【図１】
0003570841.tif 000008
【図２】
0003570841.tif 000009
【図３】
0003570841.tif 000010
【図４】
0003570841.tif 000011
【図５】
0003570841.tif 000012
【図６】
0003570841.tif 000013
【図７】
0003570841.tif 000014
【図８】
0003570841.tif 000015
【図９】
0003570841.tif 000016
【図１０】
0003570841.tif 000017
【図１１】
0003570841.tif 000018
【図１２】
0003570841.tif 000019
【図１３】
0003570841.tif 000020
【図１４】
0003570841.tif 000021
【図１５】
0003570841.tif 000022
【図１６】
0003570841.tif 000023
【図１７】
0003570841.tif 000024
【図１８】
0003570841.tif 000025
【図１９】
0003570841.tif 000026
【図２０】
0003570841.tif 000027
【図２１】
0003570841.tif 000028
【図２２】
0003570841.tif 000029
【図２３】
0003570841.tif 000030
【図２４】
0003570841.tif 000031
【図２５】
0003570841.tif 000032
【図２６】
0003570841.tif 000033
【図２７】
0003570841.tif 000034
【図２８】
0003570841.tif 000035
【図２９】
0003570841.tif 000036
【図３０】
0003570841.tif 000037