(57)【特許請求の範囲】
【請求項１】
多数のサイリスタを直列接続してなるサイリスタバルブにおいて、このサイリスタバルブに流れる過電流を検出する過電流検出手段と、前記各サイリスタに所定値以上の逆電圧が印加されたことを検出する逆電圧検出手段と、この逆電圧検出手段からの検出信号に基づいて前記サイリスタのターンオフ時間を決定する第１の時限手段と、前記過電流検出手段からの検出信号に基づいて前記第１の時限手段で決定する前記サイリスタのターンオフ時間を延長する第２の時限手段と、外部から通電開始信号および通電完了信号を受けて前記サイリスタのターンオンおよびターンオフを制御するサイリスタ制御手段とを備えたサイリスタバルブの保護装置。
【請求項２】
サイリスタ制御手段は、通電開始信号をセット信号とし通電完了信号をリセット信号として入力する第１のフリップフロップと、この第１のフリップフロップの出力信号をセット信号とし第１の時限回路の出力信号をリセット信号として入力する第２のフリップフロップと、この第２のフリップフロップの出力信号と順電圧検出手段の出力信号とのＡＮＤ条件を得る第１のＡＮＤ回路と、このＡＮＤ回路の出力信号を受けてサイリスタバルブを構成する各サイリスタのゲートにゲート信号を与えるパルス増幅器とからなることを特徴とする請求項１記載のサイリスタバルブの保護装置。
【請求項３】
順電圧検出手段は、サイリスタに所定値以上の順電圧が印加されたことを判断する順電圧検出回路と、各サイリスタ毎に接続された順電圧検出回路の出力信号のＯＲ条件を求める第１のＯＲ回路とからなることを特徴とする請求項２記載のサイリスタバルブの保護装置。
【請求項４】
第１の時限手段は、逆電圧検出手段からの検出信号が連続して有意になった時点から時限ＴＤ１後に出力信号を有意とする第１の時限回路および該時限ＴＤ１より長い時限ＴＤ４後に出力信号を有意とする第４の時限回路と、第４のＡＮＤ回路の出力信号の無意と前記第１の時限回路の出力信号の有意のＡＮＤ条件成立で出力信号を有意とする第２のＡＮＤ回路と、前記第４の時限回路の出力信号と後記第４のＡＮＤ回路の出力信号のＡＮＤ条件が成立すると出力信号を有意とする第３のＡＮＤ回路と、前記第２のＡＮＤ回路の出力信号と前記第３のＡＮＤ回路の出力信号のＯＲ条件が成立すると出力信号を有意とする第２のＯＲ回路からなり、
第２の時限手段は、過電流検出手段の出力信号を記憶する信号ラッチ回路と、この信号ラッチ回路の出力信号が有意になった時点から時限ＴＤ２後に出力信号を有意とする第２の時限回路および該時限ＴＤ２より長い時限ＴＤ３後に出力信号を有意とする第３の時限回路と、前記第２の時限回路の出力信号が有意で前記第３の時限回路の出力信号が無意のＡＮＤ条件が成立すると出力信号を有意とする第４のＡＮＤ回路とからなることを特徴とする請求項１記載のサイリスタバルブの保護装置。
【請求項５】
第２の時限手段は、第１のフリップフロップの出力信号の反転信号と第１のＡＮＤ回路の出力信号のＡＮＤ条件が成立すると出力信号を有意とする第５のＡＮＤ回路と、この第５のＡＮＤ回路の出力信号をセット信号とし第２のフリップフロップの出力信号の反転信号をリセット信号とする第３のフリップフロップ回路と、この第３のフリップフロップ回路の出力信号と過電流検出回路の出力信号を記憶する信号ラッチ回路の出力信号とのＡＮＤ条件が成立すると出力信号を有意とする第６のＡＮＤ回路とからなることを特徴とする請求項４記載のサイリスタバルブの保護装置。
【請求項６】
過電流検出回路は、電流を検出する電流センサと、この電流センサの出力信号が設定値より大きい場合に過電流が流れたとする過電流検出回路とからなることを特徴とする請求項４記載のサイリスタバルブの保護装置。
【請求項７】
逆電圧検出手段は、サイリスタに逆電圧が印加されたと判断する逆電圧検出回路と、各サイリスタ毎に接続された前記逆電圧検出回路の出力信号のＡＮＤ条件を求める第７のＡＮＤ回路とからなることを特徴とする請求項４記載のサイリスタバルブの保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は多数のサイリスタを直列接続してなるサイリスタバルブに過電流が流れた場合の保護機能を有するサイリスタバルブの保護装置に関するものである。
【０００２】
【従来の技術】
図７は、例えば特公昭５３−３３４５９号公報に示された従来のサイリスタバルブの保護装置である。図において、Ｓ１〜Ｓｎは順次直列に接続してサイリスタバルブを構成する複数個のサイリスタ、Ｐ，Ｎはサイリスタバルブの入出力端子、Ｒ１〜ＲｎとＣ１〜Ｃｎはサイリスタの分担電圧を均等化するための抵抗とコンデンサ、ＣＣはサイリスタバルブを構成するサイリスタに点弧パルスを出力する制御回路、ＦＦはフリップフロップであり、制御回路ＣＣから送られてくる点弧パルスによりセットされる。
【０００３】
タイマＴは逆電圧検出回路Ｗの出力信号の時間幅が規定時間の出力信号よりも大きくなると出力信号を出し、フリップフロップＦＦをリセットするもので、サイリスタＳ１〜Ｓｎヘの逆方向電圧が所定時間以上で入力信号を有意とする時限回路である。ＡＮＤはアンド回路であり、順電圧検出回路ＦＶとフリップフロップＦＦがともに出力信号有のとき出力信号を出す。ＤＦは微分回路であり、アンド回路ＡＮＤの出力信号の立ち上がり部分でパルスを出す。ＰＡはパルスアンプであり、微分回路ＤＦからのパルスを増幅し、パルストランスＰＴを介してゲートパルスをすべてのサイリスタＳ１〜Ｓｎのゲートに同時に印加する。
【０００４】
次に動作について説明する。
制御回路ＣＣより点弧パルスが送られてくると、フリップフロップＦＦはセットされる。この時点ではサイリスタＳ１〜Ｓｎには順電圧がかかっているから、フリップフロップＦＦの出力信号と順電圧検出回路ＦＶの出力信号のアンド条件は直ちに成立し、アンド回路ＡＮＤは出力信号を出し、微分回路ＤＦ、パルスアンプＰＡ、パルストランスＰＴを介してすべてのサイリスタＳ１〜Ｓｎのゲートにゲート信号が加えられ、各サイリスタＳ１〜Ｓｎは同時に点弧する。
【０００５】
この点弧によって、サイリスタＳ１〜Ｓｎにかかる順電圧はなくなり、ＦＶの出力信号もなくなる。このサイリスタバルブの通流期間が終わり、電流が変換装置の他のアームのサイリスタバルブに移り、サイリスタの残留蓄積キャリアもなくなると、各サイリスタＳ１〜Ｓｎ、従ってサイリスタバルブに逆電圧が印加される。
【０００６】
【発明が解決しようとする課題】
従来のサイリスタバルブ保護装置は以上のように構成されているので、サイリスタに印加された逆電圧が所定時間以上であるか否かを判断する機能は有しているが、サイリスタが正常にターンオフ可能なサイリスタヘの逆電圧の印加される所定時間は、過電流が流れた場合、過電流が流れていない場合より長くなるため、サイリスタを保護できない不具合が発生するという課題があった。
【０００７】
この発明は以上のような課題を解消するためになされたもので、サイリスタバルブに過電流が流れた場合は、サイリスタが導通状態からターンオフ可能なサイリスタヘの逆電圧の印加される所定時間を、過電流が流れない場合の逆電圧印加時間より長くなるようにして、サイリスタを保護するようにしたサイリスタバルブ保護装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るサイリスタバルブ保護装置は、多数のサイリスタを直列接続してなるサイリスタバルブにおいて、このサイリスタバルブに流れる過電流を検出する過電流検出手段と、前記各サイリスタに所定値以上の逆電圧が印加されたことを検出する逆電圧検出手段と、この逆電圧検出手段からの検出信号に基づいて前記サイリスタのターンオフ時間を決定する第１の時限手段と、前記過電流検出手段からの検出信号に基づいて前記第１の時限手段で決定する前記サイリスタのターンオフ時間を延長する第２の時限手段とを備え、サイリスタ制御手段は外部から通電開始信号および通電完了信号を受けて前記サイリスタのターンオンおよびターンオフを制御するものである。
【０００９】
この発明に係るサイリスタバルブ保護装置のサイリスタ制御手段は、通電開始信号をセット信号とし通電完了信号をリセット信号として入力する第１のフリップフロップと、この第１のフリップフロップの出力信号をセット信号とし第１の時限回路の出力信号をリセット信号として入力する第２のフリップフロップと、この第２のフリップフロップの出力信号と順電圧検出手段の出力信号とのＡＮＤ条件を得る第１のＡＮＤ回路とを備え、パルス増幅器は前記第１のＡＮＤ回路の出力信号を受けてサイリスタバルブを構成する各サイリスタのゲートにゲート信号を与えるものである。
【００１０】
この発明に係るサイリスタバルブ保護装置の順電圧検出手段は、サイリスタに所定値以上の順電圧が印加されたことを判断する順電圧検出回路と、各サイリスタ毎に接続された順電圧検出回路の出力信号のＯＲ条件を求める第１のＯＲ回路とからなるものである。
【００１１】
この発明に係るサイリスタバルブ保護装置の第１の時限手段は、逆電圧検出手段からの検出信号が連続して有意になった時点から時限ＴＤ１後に出力信号を有意とする第１の時限回路および該時限ＴＤ１より長い時限ＴＤ４後に出力信号を有意とする第４の時限回路と、第４のＡＮＤ回路の出力信号の無意と前記第１の時限回路の出力信号の有意のＡＮＤ条件成立で出力信号を有意とする第２のＡＮＤ回路と、前記第４の時限回路の出力信号と後記第４のＡＮＤ回路の出力信号のＡＮＤ条件が成立すると出力信号を有意とする第３のＡＮＤ回路と、前記第２のＡＮＤ回路の出力信号と前記第３のＡＮＤ回路の出力信号のＯＲ条件が成立すると出力信号を有意とする第２のＯＲ回路からなり、第２の時限手段は、過電流検出手段の出力信号を記憶する信号ラッチ回路と、この信号ラッチ回路の出力信号が有意になった時点から時限ＴＤ２後に出力信号を有意とする第２の時限回路および該時限ＴＤ２より長い時限ＴＤ３後に出力信号を有意とする第３の時限回路と、前記第２の時限回路の出力信号が有意で前記第３の時限回路の出力信号が無意のＡＮＤ条件が成立すると出力信号を有意とする第４のＡＮＤ回路とからなるものである。
【００１２】
この発明に係るサイリスタバルブ保護装置の第２の時限手段は、第１のフリップフロップの出力信号の反転信号と第１のＡＮＤ回路の出力信号のＡＮＤ条件が成立すると出力信号を有意とする第５のＡＮＤ回路と、この第５のＡＮＤ回路の出力信号をセット信号とし第２のフリップフロップの出力信号の反転信号をリセット信号とする第３のフリップフロップ回路と、この第３のフリップフロップ回路の出力信号と過電流検出回路の出力信号を記憶する信号ラッチ回路の出力信号とのＡＮＤ条件が成立すると出力信号を有意とする第６のＡＮＤ回路とからなるものである。
【００１３】
この発明に係るサイリスタバルブ保護装置の過電流検出回路は、電流を検出する電流センサと、この電流センサの出力信号が設定値より大きい場合に過電流が流れたとする過電流検出回路とからなるものである。
【００１４】
この発明に係るサイリスタバルブ保護装置の逆電圧検出手段は、サイリスタに逆電圧が印加されたと判断する逆電圧検出回路と、各サイリスタ毎に接続された前記逆電圧検出回路の出力信号のＡＮＤ条件を求める第７のＡＮＤ回路とからなるものである。
【００１５】
【発明の実施の形態】
以下、この発明を実施の一形態について説明する。
実施の形態１．
図１はこの発明の実施の形態１によるサイリスタバルブの保護装置を示す回路図である。図において、１は多数のサイリスタＳ１〜Ｓｎを直列接続してなるサイリスタバルブ、２はサイリスタバルブ１に流れる電流を検出する電流センサ、３は電流センサ２の出力信号を受信し受信値が所定値より大きい場合に過電流が流れたとし出力信号を有意とする過電流検出回路であり、電流センサ２とにより過電流検出手段Ｉを構成している。
【００１６】
４は過電流検出回路３の出力信号を記憶する信号ラッチ回路（以下、ＦＦ４と称する）、５はＦＦ４の出力信号を入力とし、入力信号が有意になった時点から時限ＴＤ２後に出力信号を有意とする第２の時限回路（以下、時限回路５と称する）、６はＦＦ４の出力信号を入力とし、入力信号が有意になった時点から第３の時限ＴＤ３後に出力信号を有意とする第３の時限回路（以下、時限回路６と称する）、７は時限回路５の出力信号が有意で時限回路６の出力信号が無意のＡＮＤ条件が成立すると出力信号を有意とする第４のＡＮＤ回路（以下、ＡＮＤ回路７と称する）であり、このＦＦ４、時限回路５，６、ＡＮＤ回路７とにより第２の時限手段ＩＩを構成している。
【００１７】
８ａ〜８ｎはサイリスタＳａ〜ＳｎのＡ・Ｋ間（アナード・カソード間）に接続され該サイリスタヘの逆電圧印加が所定値以上となると、サイリスタに逆電圧が印加されたと判断し出力信号を有意とする逆電圧検出回路、９は各逆電圧検出回路８ａ〜８ｎの全出力信号のＡＮＤ条件が成立すると出力信号を有意とする第７のＡＮＤ回路（以下、ＡＮＤ回路９と称する）であり、上記逆電圧検出回路８ａ〜８ｎとにより逆電圧検出手段ＩＩＩを構成している。
【００１８】
１０はＡＮＤ回路９の出力信号が連続して有意である時間を計測し、計測時間が所定値ＴＤ１を超過した場合に出力信号を有意とする第１の時限回路（以下、時限回路１０と称する）、ｌ１はＡＮＤ回路９の出力信号が連続して有意である時間を計測し、計測時間が所定値ＴＤ４を超過した場合に出力信号を有意とする時限回路（以下、時限回路１１と称する）、１２はＡＮＤ回路７の出力信号無意と時限回路１０の出力信号有意のＡＮＤ条件成立で出力信号を有意とする第２のＡＮＤ回路（以下、ＡＮＤ回路１２と称する）、１３は時限回路１１の出力信号とＡＮＤ回路７の出力信号のＡＮＤ条件が成立すると出力信号を有意とする第３のＡＮＤ回路（以下、ＡＮＤ回路１３と称する）、１４はＡＮＤ回路１２の出力信号とＡＮＤ回路１３の出力信号のＯＲ条件が成立すると出力信号を有意とする第２のＯＲ回路（以下、ＯＲ回路１４と称する）であり、上記時限回路１０，１１、ＡＮＤ回路１２，１３、ＯＲ回路１４とにより第１の時限手段ＩＶを構成している。
【００１９】
１７ａ〜１７ｎはサイリスタＳａ〜ＳｎのＡ・Ｋ間に接続され該サイリスタヘの順方向印加電圧が所定値以上となると、サイリスタに順電圧が印加されたと判断し出力信号を有意とする順電圧検出回路、１８は各順電圧検出回路の全出力信号のＯＲ条件が成立すると出力信号を有意とする第１のＯＲ回路（以下、ＯＲ回路１８と称する）であり、順電圧検出回路１７とで順電圧検出手段Ｖを構成している。
【００２０】
１５はセット信号としてサイリスタバルブ通電開始信号を受信し、リセット信号として通電完了信号を受信するリセット入力優先の第１のフリップフロップ（以下、ＦＦ１５と称する）、１６はＦＦ１５の出力信号をセット信号として受信し、ＯＲ回路１４の出力信号をリセット入力信号とするセット入力優先の第２のフリップフロップ回路（以下、ＦＦ１６と称する）、１９は上記ＦＦ１６の出力信号とＯＲ回路１８の出力信号のＡＮＤ条件が成立した時点で出力信号を有意とする第１のＡＮＤ回路（以下、ＡＮＤ回路１９と称する）、２０はＡＮＤ回路１９の出力信号が有意となると、上記サイリスタバルブにゲート信号を出力するパルス増幅器であり、上記ＦＦ１５，１６、順電圧検出手段Ｖ、ＡＮＤ回路１９、パルス増幅器２０とによりサイリスタ制御手段ＶＩを構成している。
【００２１】
次に動作について説明する。
図２，図３は動作を説明するタイミングチャートであり、図２は過電流が流れていない場合、図３は過電流が流れている場合である。ＦＦ１５は時刻ｔ１にセット端子に通電開始信号を受けると、出力信号を有意としてＦＦ１６の出力信号も有意とする。このとき、サイリスタバルブの端子Ｐ・Ｎ間に順電圧が印加されていると、ＡＮＤ回路１９は順電圧検出手段Ｖからの出力信号とＦＦ１６からの出力信号のＡＮＤ条件成立によって出力信号を有意とし、パルス増幅器２０はＡＮＤ回路１９の出力信号を受けて作動を開始し、各サイリスタのゲートにゲート信号を出力してターンオンさせる。サイリスタＳａ〜Ｓｎのターンオン後は順電圧がなくなり、この結果、ＡＮＤ回路１９はＡＮＤ条件が不成立となり、パルス増幅器２０もゲートに対するゲート信号の出力を停止する。
【００２２】
そして、時刻ｔ２にサイリスタバルブの端子Ｐ・Ｎ間に逆電圧が印加されると、逆電圧検出回路８が各サイリスタの逆電圧を検出し、ＡＮＤ回路９のＡＮＤ条件が成立すると、このＡＮＤ回路９の出力信号を受けて時限回路１０，１１が作動し、サイリスタバルブに過電流が流れていなければ、時限ＴＤ１経過後に時限回路１０の出力信号と第２の時限手段ＩＩの出力信号無意とのＡＮＤ条件成立によって、ＯＲ回路１４を介してＦＦ１６をリセットする。つまり、サイリスタ制御手段ＶＩをサイリスタに逆電圧が印加されてから時限ＴＤ１後にリセットする。以後、サイリスタに順電圧が印加された状態において、通電開始信号が供給される度に上記の動作を順次繰り返す。
一方、図３に示すように、時刻ｔ５でサイリスタバルブに過電流が流れると、過電流検出回路３が過電流を検出して出力信号を有意とし、この出力信号によって、通電開始信号を停止し、通電完了信号を発生するように不図示の信号発生回路を制御する。これと同時に、過電流検出回路３の出力信号をＦＦ４でラッチし、このＦＦ４の出力信号で時限回路５，６を作動させ、時限回路５は時限ＴＤ２後に、時限回路６は時限ＴＤ３後に出力信号を有意とする。
【００２３】
このような状態において、時刻ｔ６にサイリスタバルブの端子Ｐ・Ｎ間に逆電圧が印加されると、逆電圧検出回路８が各サイリスタの逆電圧を検出し、ＡＮＤ回路９のＡＮＤ条件が成立すると、このＡＮＤ回路９の出力信号を受けて時限回路１０，１１が作動し、時限回路１０は時限ＴＤ１後に、時限回路１１はＴＤ４後に出力信号を有意とする。しかし、過電流発生の場合はサイリスタバルブの端子Ｐ・Ｎ間に逆電圧が印加される期間が短く、時限ＴＤ１より長くなるまではＦＦ１６に対しリセット信号を供給することができない。従って、次の周期で入出力端子間に順電圧が印加されると、サイリスタバルブは再び導通して過電流が流れることになる。
【００２４】
一方、過電流が検出された後、時限ＴＤ２が経過後は時限回路５の出力が有意となるので、この時限ＴＤ２後の時刻ｔ９にサイリスタバルブの端子Ｐ・Ｎ間に逆電圧が印加され、逆電圧検出回路８が各サイリスタの逆電圧を検出し、ＡＮＤ回路９のＡＮＤ条件が成立すると、このＡＮＤ回路９の出力信号を受けて時限回路１０が時限ＴＤ１後に出力信号を有意とする。このとき、既に時限回路５の出力信号が有意になっているため、ＡＮＤ回路１２はＡＮＤ条件が成立しない。
【００２５】
しかし、これより後の時刻ｔ１０に時限回路１１の出力信号が有意になると、この時限回路１１の出力信号と時限回路５の出力信号とを入力するＡＮＤ回路１３のＡＮＤ条件が成立し、このＡＮＤ回路１３の出力信号でＦＦ１６をリセットする。つまり、サイリスタに逆電圧が印加されてからサイリスタ制御回路をリセットするまでの時間は、過電流が流れない場合は時限回路１０の時限ＴＤ１で、過電流が流れた場合は時限ＴＤ１よりも長い時限回路１１の時限ＴＤ４でリセットすることになる。
【００２６】
以上のように、この実施の形態１によれば、過電流が流れた場合は、サイリスタが正常にターンオフ可能な逆電圧印加時間を、過電流が流れない場合の時限ＴＤ１よりも長い時限ＴＤ４とすることができ、サイリスタを保護することができる。
また、第２の時限手段ＩＩの出力によって、第１の時限手段ＩＶを制御するように構成したので、過電流検出開始から第１の時限手段ＩＶ内の時限回路１０から時限回路１１への切換え有効期間を任意に選択できる。つまり、過電流検出回路の出力をラッチするＦＦ４の出力で直接第１の時限手段ＩＶを制御するようにすると、ラッチ回路をリセットするリセット信号を得るための構成が別途必要となり、任意に時限回路切換え有効期間を選定することには不適切である。
【００２７】
実施の形態２．
図４はこの発明の実施の形態２によるサイリスタバルブの保護装置を示す回路図であり、図において、２１はＦＦ１５の出力信号の反転信号とＡＮＤ回路１９の出力信号のＡＮＤ条件が成立すると出力信号を有意とするＡＮＤ回路、２２はＡＮＤ回路２１の出力信号をセット信号としＦＦ１６の出力信号の反転信号をリセット信号とするフリップフロップ回路（以下、ＦＦ２２と称す）、２３はＦＦ２２の出力信号とＦＦ４の出力信号とのＡＮＤ条件が成立すると出力信号を有意とする第８のＡＮＤ回路である。なお、他の構成は前記図１に示す構成と同じであるから、同一部分には同一符号を付して重複説明を省略する。
【００２８】
次に動作について説明する。
図５，図６は動作を説明するタイミングチャートであり、図５は過電流が流れていない場合、図６は過電流が流れている場合である。ＦＦ１５は時刻ｔ１にセット端子に通電開始信号を受けると、出力信号を有意としてＦＦ１６の出力信号も有意とする。
【００２９】
このとき、サイリスタバルブの端子Ｐ・Ｎ間に順電圧が印加されると、ＡＮＤ回路１９は順電圧検出手段Ｖからの出力信号とＦＦ１６からの出力信号のＡＮＤ条件成立によって出力信号を有意とし、パルス増幅器２０はＡＮＤ回路１９の出力信号を受けて作動を開始し、各サイリスタのゲートにパルスを与えてターンオンさせる。サイリスタＳ１〜Ｓｎのターンオン後は順電圧がなくなり、ＡＮＤ回路１９はＡＮＤ条件が不成立となり、パルス増幅器２０もゲート信号の出力信号を停止する。
【００３０】
そして、時刻ｔ２にサイリスタバルブの端子Ｐ・Ｎ間に逆電圧が印加されると、逆電圧検出回路８が各サイリスタの逆電圧を検出し、ＡＮＤ回路９のＡＮＤ条件が成立すると、このＡＮＤ回路９の出力信号を受けて時限回路１０，１１が作動し、サイリスタバルブに過電流が流れていなければ、時限ＴＤ１の経過後に時限回路１０の出力信号と第２の時限手段ＩＩの出力信号の無意とのＡＮＤ条件成立によって、ＯＲ回路１４を介してＦＦ１６をリセットする。つまり、サイリスタ制御手段ＶＩをサイリスタに逆電圧が印加されてから時限ＴＤ１後にリセットする。
【００３１】
一方、図６に示すように、時刻ｔ５でサイリスタバルブに過電流が流れると、過電流検出回路３が過電流を検出して出力信号を有意とし、この出力信号によって、通電開始信号を停止し、通電完了信号を発生するように不図示の信号発生回路を制御する。このため、ＦＦ１５はリセットされると同時に、過電流検出回路３の出力信号をＦＦ４でラッチする。以上の動作は図１に示した実施の形態１の場合と同じである。
【００３２】
このような状態において、ＦＦ１５の出力信号の反転信号とＡＮＤ回路１９の出力信号のＡＮＤ条件が成立すると、このＡＮＤ条件の成立によってＡＮＤ回路２１が出力信号を有意とする。この出力信号を受けてＦＦ２２がセット状態となり、このＦＦ２２の出力信号とＦＦ４の出力信号とによりＡＮＤ回路２３のＡＮＤ条件が成立する。一方、上記のように過電流が流れた後に再び時刻ｔ６で逆電圧が生じ、ＡＮＤ回路９の出力信号を受けて作動を開始した時限回路１０の出力信号が有意になっても、ＡＮＤ回路１２はＡＮＤ条件が成立しない。
【００３３】
しかし、これより後の時刻ｔ１０に時限回路１１の出力信号が有意になると、この時限回路１１の出力信号とＡＮＤ回路２３の出力信号とを入力するＡＮＤ回路１３のＡＮＤ条件が成立し、このＡＮＤ回路１３の出力信号でＦＦ１６をリセットする。つまり、サイリスタに逆電圧が印加されてからサイリスタ制御回路をリセットするまでの時間が、過電流が流れない場合は時限回路１０の時限ＴＤ１で、過電流が流れた場合は時限ＴＤ１よりも長い時限回路１１の時限ＴＤ４でリセットする。
【００３４】
また、実施の形態１でも述べたように、サイリスタに印加される逆電圧の印加時間が時限回路１０の時限ＴＤ１より短い場合は、ＡＮＤ回路１２，１３は何れもＡＮＤ条件を成立させることができないので、サイリスタ制御回路をリセットすることができず、サイリスタに順電圧が印加されると、ＡＮＤ回路１９のＡＮＤ条件成立によって、パルス増幅器２０からゲート信号が出力信号されると、サイリスタは再び導通することになる。
【００３５】
以上のように、この実施の形態２によれば、過電流が流れた場合は、サイリスタが正常にターンオフ可能な逆電圧印加時間を、過電流が流れない場合よりも長くすることができ、サイリスタを保護することができる。
また、第２の時限手段ＩＩを構成するＦＦ２２は、サイリスタバルブの通電完了期間において、サイリスタへの逆電圧期間が規定値以下であった場合、ＦＦ１５とＡＮＤ回路１９とのＡＮＤ条件成立時動作する。このＦＦ２２とＦＦ４とのＡＮＤ条件をＡＮＤ回路２３で取ることにより、過電流検出期間時の時限回路１０から時限回路１１への切換へは、過電流検出期間におけるサイリスタへの逆電圧期間が時限回路１１より短い限り、実施の形態１におけるような時限回路を含む第２の時限手段ＩＩを用いることなく、継続して行うことができる。
【００３６】
【発明の効果】
以上のように、この発明によれば、サイリスタバルブに過電流が流れた場合は、サイリスタが導通状態からターンオフ可能なサイリスタヘの逆電圧の印加される所定時間を、過電流が流れない場合の逆電圧印加時間より長くなるように構成したので、サイリスタバルブに過電流が如何なる時間継続しても、導通状態からターンオフ可能なサイリスタヘの逆電圧の印加時間を所定時間に切り替えることができ、ターンオフ時における衝撃からサイリスタを保護することができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるサイリスタバルブの保護装置を示す回路図である。
【図２】この実施の形態１の過電流が流れていない場合の動作を説明するためのタイミング図である。
【図３】この実施の形態１の過電流が流れている場合の動作を説明するためのタイミング図である。
【図４】この発明の実施の形態２によるサイリスタバルブの保護装置を示す回路図である。
【図５】この実施の形態２の過電流が流れていない場合の動作を説明するためのタイミング図である。
【図６】この実施の形態２の過電流が流れている場合の動作を説明するためのタイミング図である。
【図７】従来のサイリスタバルブの保護装置を示す回路図である。
【符号の説明】
１  サイリスタバルブ、２  電流センサ、３  過電流検出回路、４  ＦＦ、５時限回路、６  時限回路、７  ＡＮＤ回路、８  逆電圧検出回路、９  ＡＮＤ回路、１０  時限回路、ｌ１  時限回路、１２  ＡＮＤ回路、１３  ＡＮＤ回路、１４  ＯＲ回路、１５  ＦＦ、１６  ＦＦ、１７  順電圧検出回路、１８  ＯＲ回路、１９  ＡＮＤ回路、２０  パルス増幅器、２１  ＡＮＤ回路、２２  ＦＦ、２３  ＡＮＤ回路、Ｉ  過電流検出手段、ＩＩ  第２の時限手段、ＩＩＩ  逆電圧検出手段、ＩＶ  第１の時限手段、Ｖ  順電圧検出手段、ＶＩ  サイリスタ制御手段。
【図１】
0003581060.tif 000002
【図２】
0003581060.tif 000003
【図３】
0003581060.tif 000004
【図４】
0003581060.tif 000005
【図５】
0003581060.tif 000006
【図６】
0003581060.tif 000007
【図７】
0003581060.tif 000008