(57)【特許請求の範囲】
【請求項１】
複数の端末を複数のチャネルを介して収容する回線インタフェース部、及び該回線インタフェース部を通じて送受信される所定チャネル数分の端末データに対して所要のデータ処理を施す回線データ処理部を有する主回線制御部と、
該主回線制御部に対してカスケード接続されうる回線インタフェース部、及び当該回線インタフェース部を通じて送受信される所定チャネル数分の端末データに対して所要のデータ処理を施す回線データ処理部を有する副回線制御部とをそなえ、
該主回線制御部において、該回線インタフェース部が、
対応する該回線データ処理部で処理された連続する該所定チャネル数分の端末データと、該副回線制御部の他の回線データ処理部において該所定チャネル数を超える分の端末データとして処理された連続する他の該所定チャネル数分の端末データとを多重する多重部と、
入力された複数チャネル分の端末データのうち、該所定チャネル数を超えない分の連続するチャネルの端末データを対応する該回線データ処理部で処理させる一方、該所定チャネル数を超える分の連続する他のチャネルの端末データを該副回線制御部の他の回線データ処理で処理させるべく、上記の入力された複数チャネル分の端末データを分離しうる分離部とをそなえて構成されたことを特徴とする、回線制御装置。
【請求項２】
該副回線制御部を複数そなえ、これら複数の副回線制御部のうち、少なくとも１つの副回線制御部の回線インタフェース部が、該主回線制御部の該回線インタフェース部にカスケード接続されるとともに、他の副回線制御部の回線インタフェース部が、それぞれ、順次相互にカスケード接続されていることを特徴とする、請求項１記載の回線制御装置。
【請求項３】
該複数の副回線制御部の各回線インタフェース部が、それぞれ該主回線制御部の該回線インタフェース部と同一の構成を有して構成されたことを特徴とする、請求項２記載の回線制御装置。
【請求項４】
該主回線制御部の回線インタフェース部が、自己が有する発振器のタイミングクロックに基づいて動作するように構成されるとともに、該副回線制御部の回線インタフェース部が、該主回線制御部の動作タイミングに順次同期して動作するように構成されたことを特徴とする、請求項１〜３のいずれか１項に記載の回線制御装置。
【請求項５】
該主回線制御部の回線インタフェース部が、入力された端末データから抽出されるタイミングクロックに基づいて動作するように構成されるとともに、該副回線制御部の回線インタフェース部が、該主回線制御部の動作タイミングに順次同期して動作するように構成されたことを特徴とする、請求項１〜３のいずれか１項に記載の回線制御装置。
【発明の詳細な説明】
【０００１】
（目次）
発明の属する技術分野
従来の技術（図１１〜図１３）
発明が解決しようとする課題（図１２〜図１４）
課題を解決するための手段（図１）
発明の実施の形態（図２〜図１０）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、回線制御装置に関し、特に、ＩＳＤＮ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｎｅｔｗｏｒｋ）回線を利用した交換機などに用いて好適な回線制御装置に関する。
【０００３】
【従来の技術】
図１１は一般的なＩＳＤＮの交換ネットワークの一例を示す図で、この図１１において、１００は交換機、１０１は回線制御部（ＬＣ）、２００−１〜２００−Ｎ（Ｎは自然数）はそれぞれパソコンなどの端末である。そして、この図１１に示すように、交換機１００は、各端末２００−１〜２００−Ｎをそれぞれ複数の回線（物理的な回線）を介して回線制御部１０１にて収容しており、各端末２００−１〜２００−Ｎの端末データが、回線制御部１０１での回線制御により、それぞれ対応する回線を通じて遣り取りされるようになっている。
【０００４】
図１２は上述の回線制御部１０１の構成を示すブロック図で、この図１２に示すように、回線制御部１０１は、ＲＳ２３２などの通常のシリアルインタフェースである回線インタフェース部１０２と、回線データ処理部１０３とをそなえて構成される。
ここで、回線インタフェース部１０２は、複数の端末（例えば、この場合は８台の端末）２００−１〜２００−８をそれぞれ８本の回線を介して収容しており、ここでは、各端末２００−１〜２００−８に対応して８つのドライバ／レシーバ部１０４を有して構成される。なお、これらの各ドライバ／レシーバ部１０４は、それぞれ、入力された端末データ（ディジタルデータ）に対して、その振幅（ディジタル値）を所要量だけ大きくするなどの電気的変換処理を行なうもので、これらの各ドライバ／レシーバ部１０４によって、各端末データの長距離伝送を可能にしている。
【０００５】
一方、回線データ処理部１０３は、交換機１００の内部バスからのシリアルデータを回線インタフェース部１０２側に送出したり、回線インタフェース部１０２において各回線を通じて受信された各端末２００−１〜２００−８毎のシリアルデータを内部バス側に送出したりして、回線インタフェース部１０２を通じて送受信される各端末２００−１〜２００−８の端末データに対して所要の処理を施すもので、この場合は、例えば、シリアルデータ処理用ＬＳＩ１０５を用いてその機能が実現されている。
【０００６】
このような構成により、上述の回線制御部（回線制御装置）１０１では、各端末２００−１〜２００−８の端末データが、それぞれ、対応するドライバ／レシーバ部１０４，シリアルデータ処理部１０５で上述のような各処理が施されて、各回線を通じて遣り取りされるようになっている。
なお、上述の回線制御部１０１は、各端末２００−１〜２００−８をそれぞれ複数の回線を介して収容しているが、他に、例えば図１３に示すように、各端末２００−１〜２００−８をターミナルアダプタ（ＴＡ）２０１に収容することにより、各端末２００−１〜２００−８を１つの回線を介して収容するような回線制御部１０１′も存在する。なお、この場合の回線は物理的には１本であるが、各端末２００−１〜２００−８に対応して８つ分の仮想的なチャネルを有しており、各端末２００−１〜２００−８の端末データが多重化されて遣り取りされるようになっている。
【０００７】
そして、この回線制御部（回線制御装置）１０１′も、上述の回線制御部１０１と同様に、回線インタフェース部１０２，回線データ処理部１０３をそなえて構成されるが、この場合は、回線インタフェース部１０２が、上述のドライバ／レシーバ部１０４に代えて、フレーマ１０６を有して構成される。
ここで、このフレーマ１０６は、回線からの多重化された端末データ（多重データ）に対して、各端末２００−１〜２００−８の端末データ毎のフレーム先頭位置を識別してデータ部分のみを抽出するなどのフレーム終端処理を行なったり、逆に、回線への端末データのフレームの組み立て処理を行なうものである。
【０００８】
なお、回線データ処理部１０３のシリアルデータ処理用ＬＳＩ１０５は、それぞれ図１２により前述したものと同様のものであるが、この場合は、多重データ内において各端末データの先頭位置を認識する毎に、この多重データに対するデータ処理を施すことによって、交換機１００の内部バスからの端末データを組み上げて回線インタフェース部１０２側に送出したり、回線インタフェース部１０２において回線を通じて受信された多重データを各端末２００−１〜２００−８毎のシリアルデータに分解して内部バス側に送出したりできるようになっている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図１２又は図１３により前述したような回線制御部（回線制御装置）１０１，１０１′は、いずれも、予め収容できる端末の数が設定（制限）されている（上述の場合は８台）ため、対応できるチャネル数を変更することは非常に困難である。例えば図１４に示すように、回線制御部１０１′に、さらに８つの端末２００−９〜２００−１６を収容して、チャネル数を「８」から「１６」に増やした場合、回線インタフェース部１０２，回線データ処理部１０３ではそれぞれ８つのチャネル分の端末データしか扱えないので、これを超える分の端末データ（例えば、各端末２００−９〜２００−１６の端末データ）は処理しきれなくなってしまう。
【００１０】
そこで、従来は、例えば上述の回線制御部１０１又は１０１′を収容すべき端末数に応じて必要なだけ用意して、チャネル数の変更（増加）に対応することも考えられていたが、この場合は、非常にコストがかかるだけでなく、現実的に、回線制御部１０１又は１０１′が交換機１００などの装置に収められた後では、このように回線制御部１０１又は１０１′の数を変更することは極めて困難である。
【００１１】
本発明は、このような課題に鑑み創案されたもので、１つの回線制御装置で、所定のチャネル数分を超える分の端末データを処理できるようにすることにより、低コストで、あらゆるチャネル数，回線速度にも対応できるようにした、回線制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理ブロック図で、この図１において、１は回線制御装置、２は主回線制御部、３は副回線制御部、４はそれぞれ端末であり、さらに、主回線制御部２は、回線インタフェース部２１と回線データ処理部２２とをそなえ、副回線制御部３は、回線インタフェース部３１と回線データ処理部３２とをそなえて構成されている。
【００１３】
ここで、主回線制御部２において、回線インタフェース部２１は、複数の端末４を複数のチャネルを介して収容するものであり、回線データ処理部２２は、この回線インタフェース部２１を通じて送受信される所定チャネル数分の端末データに対して所要のデータ処理を施すものである。一方、副回線制御部３において、回線インタフェース部３１は、この主回線制御部２に対してカスケード接続されうるものであり、回線データ処理部３２は、この回線インタフェース部３１を通じて送受信される所定チャネル数分の端末データに対して所要のデータ処理を施すものである。
【００１４】
そして、この図１に示すように、主回線制御部２の回線インタフェース部２１は、さらに、多重部２１１と分離部２１２とをそなえて構成されており、多重部２１１は、対応する回線データ処理部２２で処理された連続する所定チャネル数分の端末データと、副回線制御部３の他の回線データ処理部３２において所定チャネル数を超える分の端末データとして処理された連続する他の所定チャネル数分の端末データとを多重するものであり、分離部２１２は、入力された複数チャネル分の端末データのうち、所定チャネル数を超えない分の連続するチャネルの端末データを対応する回線データ処理部２２で処理させる一方、所定チャネル数を超える分の連続する他のチャネルの端末データを副回線制御部３の他の回線データ処理部３２で処理させるべく、上記の入力された複数チャネル分の端末データを分離しうるものである。
【００１５】
このような構成により、上述の回線制御装置１では、入力された複数チャネル分の端末データのうち、所定チャネル数を超える分の連続するチャネルの端末データ、つまり、回線データ処理部２２で処理できない端末データを分離して、他の（副回線制御部３の）回線データ処理部３２で処理させることができるとともに、他の回線データ処理部３２において所定チャネル数を超える分の端末データとして処理された連続する所定チャネル数分の端末データを、回線データ処理部２２で処理された所定チャネル数分の端末データと多重して複数の端末４分の端末データとして送信することができる（請求項１）。
【００１６】
なお、上述の副回線制御部３は複数そなえてもよく、この場合は、これら複数の副回線制御部３のうち、少なくとも１つの副回線制御部３の回線インタフェース部３１が、主回線制御部２の回線インタフェース部２１にカスケード接続されるとともに、他の副回線制御部３の回線インタフェース部３１が、それぞれ、相互に順次カスケード接続される（請求項２）。
【００１７】
また、この場合、複数の副回線制御部３の各回線インタフェース部３１は、それぞれ主回線制御部２の回線インタフェース部２１と同一の構成を有して構成される（請求項３）。
さらに、上述の回線制御装置１は、実際には、主回線制御部２の回線インタフェース部２１が、自己が有する発振器のタイミングクロックに基づいて動作するように構成されるとともに、副回線制御部３が、主回線制御部２の動作タイミングに順次同期して動作するように構成され、これにより、副回線制御部３では、入力される所定チャネル数を超える分の端末データに対して、所要の処理を主回線制御部２の動作タイミングに順次同期した状態で行なうことができる（請求項４）。
【００１８】
なお、この場合、主回線制御部２の回線インタフェース部２１を、入力される端末データから抽出されるタイミングクロックに基づいて動作するように構成するとともに、副回線制御部３の回線インタフェース部３１を、主回線制御部２の動作タイミングに順次同期して動作するように構成しても、副回線制御部３では、入力される所定チャネル数を超える分の端末データに対して、所要の処理を主回線制御部２の動作タイミングに順次同期した状態で行なうことができる（請求項５）。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
図２は本発明の一実施形態としての回線制御装置が適用されるＩＳＤＮ回線を利用したネットワークの一例を示すブロック図で、この図２において、５は交換機、６はターミナルアダプタ（ＴＡ）、７はそれぞれパソコンなどの端末であり、この図２に示すように、複数の端末７は、それぞれターミナルアダプタ６に接続され、さらに、このターミナルアダプタ６が交換機５の回線制御部（ＬＣ）８に接続されることにより、複数のチャネルからなる１本の物理回線を介して交換機５に収容されている。
【００２０】
図３は上述の回線制御部（回線制御装置）８の構成を示すブロック図で、この図３に示すように、回線制御部８は、主回線制御部８−１，副回線制御部８−２，８−３，・・・をそなえて構成され、主回線制御部８−１は、回線インタフェース部９，回線データ処理部１０をそなえ、副回線制御部８−２，８−３，・・・は、それぞれ回線インタフェース部９′，回線データ処理部１０をそなえて構成されている。
【００２１】
ここで、主回線制御部８−１において、回線インタフェース部９は、上述のように、複数の端末７を複数のチャネルからなる１本の物理回線を介して収容しており、回線データ処理部１０は、この場合もシリアルデータ処理用ＬＳＩ１４を有し、内部バス１５からのデータをシリアルデータに組み上げて回線インタフェース部９側に送出したり、回線インタフェース部９で回線を通じて受信され各端末７毎に分解された端末データを受け取り内部バス１５側に送出したりして、回線インタフェース部９を通じて送受信される８チャネル分の端末データに対して所要のデータ処理を施すようになっている。
【００２２】
一方、副回線制御部８−２において、回線インタフェース部９′は、この主回線制御部８−１の回線インタフェース部９に対してカスケード接続されており、回線データ処理部１０は、主回線制御部８−１におけるものと同様に、シリアルデータ処理用ＬＳＩ１４を有し、回線インタフェース部９を通じて送受信される８チャネル分の端末データに対して所要のデータ処理を施すようになっている。なお、副回線制御部８−３，・・・はそれぞれこの副回線制御部８−２と同一の構成を有して構成されるとともに、それぞれ回線インタフェース部９′がＩＳＤＮインタフェースを介して順次相互にカスケード接続されている。
【００２３】
さらに、この図３に示すように、主回線制御部８−１の回線インタフェース部９は、フレーマ１１Ａ，１１Ｂ，発振器１２，多重／分離部（ＭＵＸ／ＤＭＵＸ）１３を有し、副回線制御部８−２，８−３，・・・の各回線インタフェース部９′も、それぞれ、フレーマ１１Ｃ，１１Ｄ，多重／分離部（ＭＵＸ／ＤＭＵＸ）１３を有して構成される。
【００２４】
ここで、回線インタフェース部９において、各フレーマ１１Ａ，１１Ｂは、それぞれ、自己が有する発振器１２から供給されるタイミングクロックに基づいて、回線を通じて受信された端末データ（多重データ）を、１フレーム毎、つまり、回線データ処理部１０で処理できる８チャネル分の端末データ毎に、そのデータ部分のみを抽出するなどのフレーム終端処理を行なったり、逆に、回線へ送出すべき端末データに制御情報などを付加するなどのフレーム組み立て処理を行なうものである。
【００２５】
つまり、本実施形態における回線制御部８は、回線インタフェース部９のフレーマ１１Ａを、回線に対して能動的にクロックを発して動作するいわゆる「ＮＴ」として定義し、回線上に対向する装置を回線から抽出したクロックにより動作するいわゆる「ＴＥ」と定義することにより相互の通信を可能にするとともに、フレーマ１１Ｂをフレーマ１１Ａと同じ周波数源（発振器１２），同じタイミングで動作する「ＮＴ」として定義することにより、フレーマ１１Ａ−フレーマ１１Ｂ間の多重データを共有できるようにしている。
【００２６】
なお、本実施形態では、フレーマ１１Ａから回線に対し送受信するデータと回線データ処理部１０−回線インタフェース部９間の多重データは透過的である。また、多重／分離部１３は、フレーマ１１Ａで終端された多重データをフレーマ１１Ｂを通じて次段（副回線制御部８−２）の回線インタフェース部９′に渡したり、各シリアルデータ処理用ＬＳＩ１４−フレーマ１１Ａ，１１Ｂ間の多重データの組み立て，分解機能を有するものである。
【００２７】
具体的に、この多重／分離部１３では、主回線制御部８−１の回線データ処理部１０で処理された８チャネル分の端末データと、副回線制御部８−２の回線データ処理部１０において８チャネルを超える分の端末データとして処理された端末データとが多重される一方、入力された複数チャネル分の端末データのうち、８チャネルを超えない分の端末データを主回線制御部８−１の回線データ処理部１０で処理させ、８チャネルを超える分の端末データを副回線制御部８−２における他の回線データ処理部１０で処理させるべく、受信した複数チャネル（例えば、２４チャネル）分の端末データが分離されるようになっている。
【００２８】
一方、各副回線制御部８−２，８−３，・・・の各回線インタフェース部９′において、フレーマ１１Ｃ，１１Ｄは、それぞれ上述のフレーマ１１Ａ，１１Ｂと同様に、入力された端末データ（多重データ）を、１フレーム毎、つまり、回線データ処理部１０で処理できる８チャネル分の端末データ毎に、そのデータ部分のみを抽出するなどのフレーム終端処理を行なったり、逆に、回線へ送出すべき端末データに制御情報を付加するなどのフレーム組み立て処理を行なうものであるが、この場合、副回線制御部８−２のフレーマ１１Ｃは、「ＮＴ」として定義された主回線制御部８−１におけるフレーマ１１Ｂに接続されているため、フレーマ１１Ｂが送出するタイミングクロックを抽出して動作する「ＴＥ」と定義される。
【００２９】
従って、副回線制御部８−２のフレーマ１１Ｄは、フレーマＣが抽出したクロックを受けて動作する「ＮＴ」として定義され、同様に、副回線制御部８−３のフレーマ１１Ｃは「ＴＥ」、副回線制御部８−３のフレーマ１１Ｄは「ＮＴ」として定義される。
つまり、本実施形態における回線制御部８は、主回線制御部８−１の回線インタフェース部９が、自己が有する発振器１２のタイミングクロックに基づいて動作するように構成されるとともに、副回線制御部８−２，８−３，・・・が、主回線制御部８−１の動作タイミングに順次同期して動作するように構成されているのである。
【００３０】
この結果、各回線インタフェース部９，９′におけるフレーマ１１Ａ〜１１Ｄは全て発振器１２から発振される同一の周波数のタイミングクロックで動作し、同じ多重データを取り扱うことが可能になる。
次に、図４は上述の回線インタフェース部９（又は９′），回線データ処理部１０の詳細構成を示すブロック図で、この図４に示すように、まず、回線インタフェース部９（又は９′）において、フレーマ１１Ａ（又は１１Ｃ）は、フレーマ処理部（ＦＲＡＭＥＲ  Ｍａｉｎ）  １６Ａ，発振器１２が発振する周波数のタイミングクロックに相当するクロック（例えば、８ｋＨｚ）を生成するＤＰＬＬ（Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｌｏｃｋｅｄ−Ｌｏｏｐ）  部１７Ａを有して構成され、フレーマ１１Ｂ（又は１１Ｄ）は、フレーマ処理部（ＦＲＡＭＥＲ  Ｓｕｂ）１６Ｂ，ＤＰＬＬ部１６Ａで生成されるクロックと同一の周波数をもつクロックを生成するＤＰＬＬ部１６Ｂ及びＤＰＬＬ部１６Ａの出力の一部とＤＰＬＬ部１６Ｂの出力とを選択的に出力するセレクタ１８を有して構成される。
【００３１】
また、多重／分離部１３は、多重部（ＭＵＸ）１９Ａ，１９Ｂ，分離部としての複数のセレクタ２０及びチャネル割当信号生成部（ＳＴＰＡ）２３〜２６を有して構成され、回線データ処理部１０は、シリアルデータ処理用ＬＳＩ１４としてのＩＭＰ２７〜３０を有して構成される。
ここで、多重部１９Ａは、後述するチャネル割当信号（ＳＹＮＣ  ＃Ａ〜Ｄ）  と、ＩＭＰ２７〜３０が送出する端末データ（ＴＤＡＴＡ＃Ａ〜Ｄ）とのＡＮＤを取る（論理積演算を行なう）ことにより、ＩＭＰ２７〜３０からの各データ（回線データ処理部１０で処理された分のデータ）と、フレーマ処理部１６Ｂからのデータ（他の回線データ処理部１０で処理されたデータ）とを多重するもので、例えば、図５に示すように、ＡＮＤゲート１９１〜１９４，１入力反転型のＡＮＤゲート１９５及びＯＲゲート１９６を用いて構成されている。
【００３２】
そして、例えば図６（ａ）〜図６（ｅ）に示すようなタイミングでデータが各ＩＭＰ２７〜３０，フレーマ処理部１６Ｂからそれぞれ送出されたとすると、この多重部１９Ａでは、図６（ｆ）に示すような多重データ（ＤＳＴｉ）が得られるようになっている。
また、多重部１９Ｂは、例えば、図７に示すように、多重部１９Ａと同様の構成を有して構成されるが、この場合は、各ＡＮＤゲート１９１〜１９４の１入力に「０」が入力されるように設定することにより、他の回線インタフェース部９′のフレーマ処理部１６Ａからのデータ（他の回線データ処理部１０で処理されたデータ）のみがフレーマ処理部１６Ｂへ出力されるように設定されており、例えば図８（ａ）〜図８（ｅ）に示すようなタイミングで各ＩＭＰ２７〜３０，フレーマ処理部１９Ｂからデータが送出されたとすると、図８（ｆ）に示すようなタイミングで多重データ（ＤＳＴｉ）がフレーマ処理部１６Ａへ出力されるようになっている。
【００３３】
つまり、上述の多重部１９Ａ（１９Ｂ）では、フレーマ１１Ｂ（１１Ａ）に入力された端末データの多重も行なわれるようになっている。
さらに、各セレクタ２０は、それぞれ前述のようなカスケード接続を実現するためのもので、任意のフレーマ（１１Ａ〜１１Ｄ）に接続するよう設定することにより、２つの回線を制御できるようになっており、これにより、入力された複数チャネル分の端末データのうち、所定チャネル数（本実施形態では、後述するように８チャネル）を超えない分の端末データを回線データ処理部１０で処理させる一方、所定チャネル数を超える分の端末データを他の回線データ処理部１０で処理させるべく、入力された複数チャネル分の端末データが分離されるようになっている。
【００３４】
また、チャネル割当信号生成部２３〜２６は、それぞれ、後述する回線データ処理部１０におけるＩＭＰ２７〜３０とフレーマ１１Ａ，１１Ｂ（又は１１Ｃ，１１Ｄ）間で送受信するデータ（ＲＤＡＴＡ＃Ａ〜Ｄ：フレーマ処理部１６Ａ，１６Ｂでフレーム終端された後のデータ，ＴＤＡＴＡ＃Ａ〜Ｄ：各ＩＭＰ２７〜３０が送出するデータ）  と同期したチャネル割当信号（ＴＤＡＴＡ＃Ａ〜Ｄ）を生成するものである。
【００３５】
なお、各ＩＭＰ２７〜３０は、チャネル割当信号生成部２３〜２６が送出する信号（ＳＹＮＣ＃Ａ〜Ｄ）によりイネーブルされている期間のみデータの入出力を行なうように設定されている。また、この図４において、ＢＣＬＫ＃Ａ〜ＤはＩＭＰ２７〜３０とフレーマ１１Ａ，１１Ｂ（又は１１Ｃ，１１Ｄ）間で送受信するデータ（ＲＤＡＴＡ，ＴＤＡＴＡ）  と同期したクロックである。
【００３６】
これにより、この多重／分離部１３では、前述したごとく、回線データ処理部１０で処理された端末データと、他の回線データ処理部１０において処理できない端末データとして処理された端末データとが多重される一方、入力された複数チャネル分の端末データのうち、処理可能な分の端末データを回線データ処理部１０で処理させ、処理不可能な分の端末データを分離して他の回線データ処理部１０で処理させることができるようになる。
【００３７】
以下、上述のごとく構成された本実施形態における回線制御部（回線制御装置）８の動作について詳述する。なお、以下では、最大２４チャネルが使用可能なＩ４３１インタフェースの場合、つまり、図２において、例えば、交換機５がターミナルアダプタ６を介して１本の回線に６４ｋｂｐｓの端末７を２４台収容している場合を例に説明する。
【００３８】
まず、各端末７からターミナルアダプタ６を通じて本回線制御部８に、例えば、図９（ａ）に示すように２４チャネル分のデータが時分割多重された多重データが入力されたとすると、本回線制御部８の主回線制御部８−１では、自己が有する発振器１２から供給されるタイミングクロックに基づいて、フレーマ１１Ａにより、回線を通じて受信された端末データ（多重データ）に対してフレーム終端処理が施されて、フレーム終端後の（データ部分のみの）多重データが多重／分離部１３へ出力される。
【００３９】
そして、多重／分離部１３では、これら２４チャネル分の多重データのうち、対応する回線データ処理部１０にて処理可能なチャネル番号１〜８の８チャネル分のデータ（チャネル）が識別され、それぞれ図９（ｂ）〜図９（ｄ）に示すようなタイミングで回線データ処理部１０へ出力される一方、回線データ処理部１０で処理できない８チャネルを超える分の端末データ（チャネル番号９〜２４の１６チャネル分の端末データ）が、各セレクタ２０（分離部：図４参照）によって分離され、フレーマ１１Ｂへ出力される。
【００４０】
そして、これら１６チャネル分の多重データは、フレーマ１１Ｂによって、上述のフレーマ１１Ａでのフレーム終端処理とは逆にフレーム組み上げ処理などが行なわれて、ＩＳＤＮインタフェースを通じて、他の（副回線制御部８−２の）回線インタフェース部９′へ出力される。なお、この時点での１６チャネル分の多重データは、図９（ｅ）のように表される。
【００４１】
さらに、回線インタフェース部９′では、フレーマ１１Ｃによって、この１６チャネル分の多重データから発振器１２のタイミングクロックが抽出され、この抽出したクロックに基づいて、フレーム終端処理などが行なわれたのち、同様に、対応する回線データ処理部１０にて処理可能な８チャネル分の多重データ（チャネル番号９〜１６の端末データ）が、例えば図９（ｆ）〜図９（ｉ）に示すようなタイミングで、多重／分離部１３を通じて回線データ処理部１０へ出力される。
【００４２】
一方、この場合も、主回線制御部８−１から入力された１６チャネル分の端末データのうち、対応する回線データ処理部１０にて処理できない８チャネルを超える分の多重データ（チャネル番号１７〜２４の端末データ）が、多重／分離部１３により分離されて、さらに、フレーマ１１Ｄを通じて、他の（副回線制御部８−３の）回線インタフェース部９′のフレーマ１１Ｃへ出力される。
【００４３】
そして、以降は、副回線制御部８−２の回線インタフェース部９′で行なわれた処理と同様の処理が、副回線制御部８−３の回線インタフェース部９′でも行なわれることにより、図９（ｊ）に示すようなチャネル番号１７〜２４の端末データが対応する回線データ処理部１０に配信され、それぞれ処理される。
以上のように、本実施形態における回線制御部（回線制御装置）８によれば、主回線制御部８−１に入力された複数チャネル分（２４チャネル分）の端末データのうち、所定チャネル数（８チャネル）を超える分の端末データ、つまり、内部の回線データ処理部１０で処理できない端末データを分離して、他の（副回線制御部８−２，８−３の）回線データ処理部１０で処理させることができる。
【００４４】
従って、既存の回線データ処理部１０をそのまま利用して、極めて容易に、１次群インタフェースの全てのチャネルのデータに対応することが可能になる。また、インタフェースに応じては、さらに副回線制御部８−２（又は８−３）を相互に順次カスケード接続していくことで、いかなるチャネル数にも拡張することができるので、回線制御部８の規模を最小限に抑えながらその汎用性を大幅に向上させることができる。
【００４５】
なお、本実施形態では、図３に示すように、主回線制御部８−１の回線インタフェース部９において、回線に接続されるフレーマ１１Ａを、自己が有する発振器１２から供給されるタイミングクロックに基づいて動作する「ＮＴ」と定義したが、回線インタフェース部９′におけるフレーマ１１Ｃと同様に、「ＴＥ」と定義した場合でも上述と同様の作用・効果が得られる。
【００４６】
例えば、この場合、回線制御部８は、図１０に示すように、上述の発振器１２を省略して構成され、フレーマ１１ＡはＩＳＤＮ回線からクロックを抽出して動作する「ＴＥ」として定義される。そして、フレーマＢは「ＮＴ」として定義され、フレーマ１１Ａが回線から抽出したクロックに基づいて動作するように設定され、これにより、各フレーマ１１Ａ，１１Ｂは同じタイミングで動作するようになり、同じ多重データを取り扱うことが可能になる。
【００４７】
なお、副回線制御部８−２，８−３の回線インタフェース部９′における各フレーマ１１Ｃ，１１Ｄは、それぞれ、図３におけるものと同様の設定で上述と同様の動作が可能になる。
つまり、この回線制御部８は、主回線制御部８−１の回線インタフェース部９が、入力される端末データから抽出されるタイミングクロックに基づいて動作するように構成されるとともに、副回線制御部８−２，８−３の回線インタフェース部９′が、この主回線制御部８−１の動作タイミングに順次同期して動作するように構成されている。
【００４８】
従って、この場合も、副回線制御部８−２，８−３では、上述と同様に、入力される所定チャネル数（８チャネル）を超える分の端末データに対して、各処理を主回線制御部８−１の動作タイミングに順次同期した状態で行なうことができ、同様の効果ないし利点が得られる。
なお、本実施形態では、各端末７から回線インタフェース部９，９′を通じて回線データ処理部１０に送受信されるデータを６４ｋｂｐｓの固定速度としたが、例えば、６４ｋｂｐｓ×ｎ（ただし、ｎ＝０〜２４）の任意の速度の回線に適用することが可能である。ただし、この場合、チャネル総数は「２４」の固定であるため、収容可能な端末７の数は適用する回線速度に応じて減少する。
【００４９】
例えば、端末７を接続する全ての回線の回線速度を１２８ｋｂｐｓとすると、
６４ｋｂｐｓ×２４÷１２８ｋｂｐｓ＝１２
となり、この場合は、１２台の端末７が収容可能である。
また、本実施形態では、適用インタフェースをＩ４３１インタフェースとしたが、本発明はこれに限定されず、例えば、Ｉ４３０インタフェース，Ｉ４３１−ｂインタフェースなどに対して適用することも可能である。なお、この場合の最大チャネル数はＩ４３０インタフェースで「２」，Ｉ４３１−ｂインタフェースでは「３２」となる。
【００５０】
さらに、本実施形態の回線制御部８は、交換機５に適用しているが、例えばターミナルアダプタ６などの装置に適用することも可能である。
【００５１】
【発明の効果】
以上詳述したように、本発明の回線制御装置によれば、主回線制御部に入力された複数チャネル分の端末データのうち、所定チャネル数を超える分の連続するチャネルの端末データ、つまり、内部の回線データ処理部で処理できない端末データを分離して、他の（副回線制御部の）回線データ処理部で処理させることができるので、既存の回線データ処理部をそのまま利用して、本来は処理できない所定チャネル数を超える分の端末データを、極めて容易に処理することができる（請求項１）。
【００５２】
そして、上述の主回線制御部の回線インタフェース部と同一の構成を有する副回線制御部を複数そなえて、これら複数の副回線制御部のうち、少なくとも１つの副回線制御部の回線インタフェース部を、主回線制御部の回線インタフェース部にカスケード接続するとともに、他の副回線制御部の回線インタフェース部を、それぞれ、相互に順次カスケード接続すれば、あらゆるチャネル数，回線速度のデータにも対応することができ、その装置規模を最小限に抑えながら装置の汎用性を大幅に向上させることができる（請求項２，３）。
【００５３】
また、このとき、主回線制御部の回線インタフェース部を、自己が有する発振器のタイミングクロック、あるいは、入力される端末データから抽出されるタイミングクロックに基づいて動作するように構成するとともに、副回線制御部の回線インタフェース部を、主回線制御部の動作タイミングに順次同期して動作するように構成すれば、副回線制御部では、入力される所定チャネル数を超える分の端末データに対して、多重又は分離などの所要の処理を確実に行なうことができる（請求項４，５）。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施形態としての回線制御装置が適用されるＩＳＤＮ回線を利用したネットワークの一例を示すブロック図である。
【図３】本実施形態における回線制御部（回線制御装置）の構成を示すブロック図である。
【図４】本実施形態における回線インタフェース部，回線データ処理部の詳細構成を示すブロック図である。
【図５】本実施形態における回線インタフェース部，回線データ処理部の要部の概略構成を示すブロック図である。
【図６】（ａ）〜（ｆ）はそれぞれ本実施形態における回線インタフェース部，回線データ処理部の動作を説明するためのタイムチャートである。
【図７】本実施形態における回線インタフェース部，回線データ処理部の要部の概略構成を示すブロック図である。
【図８】（ａ）〜（ｆ）はそれぞれ本実施形態における回線インタフェース部，回線データ処理部の動作を説明するためのタイムチャートである。
【図９】（ａ）〜（ｌ）はそれぞれ本実施形態における回線制御部（回線制御装置）の動作を説明するためのタイムチャートである。
【図１０】本実施形態における回線制御部（回線制御装置）の他の構成を示すブロック図である。
【図１１】一般的なＩＳＤＮの交換ネットワークの一例を示す図である。
【図１２】従来の回線制御部（回線制御装置）の構成を示すブロック図である。
【図１３】従来の回線制御部（回線制御装置）の他の構成を示すブロック図である。
【図１４】従来の回線制御部（回線制御装置）の課題を説明するための図である。
【符号の説明】
１  回線制御装置
２，８−１  主回線制御部
３，８−２，８−３  副回線制御部
４，７  端末
５  交換機
６  ターミナルアダプタ
８  回線制御部（回線制御装置：ＬＣ）
９，９′，２１，３１  回線インタフェース部
１０，２２，３２  回線データ処理部
１１Ａ〜１１Ｄ  フレーマ
１２  発振器
１３  多重／分離部（ＭＵＸ／ＤＭＵＸ）
１４  シリアルデータ処理用ＬＳＩ
１５  内部バス
１６Ａ，１６Ｂ  フレーマ処理部（ＦＲＡＭＥＲ  Ｍａｉｎ，Ｓｕｂ）
１７Ａ，１７Ｂ  ＤＰＬＬ（Ｄｇｉｔａｌ  Ｐｈａｓｅ  Ｌｏｃｋｅｄ−Ｌｏｏｐ）部
１８，２０  セレクタ
１９Ａ，１９Ｂ  多重部（ＭＵＸ）
２３〜２６  チャネル割当信号生成部（ＳＴＰＡ）
２７〜３０  ＩＭＰ
１９１〜１９４  ＡＮＤゲート
１９５  １入力反転型ＡＮＤゲート
１９６  ＯＲゲート
２１１  多重部
２１２  分離部
【図１】
0003573549.tif 000002
【図２】
0003573549.tif 000003
【図３】
0003573549.tif 000004
【図４】
0003573549.tif 000005
【図５】
0003573549.tif 000006
【図６】
0003573549.tif 000007
【図７】
0003573549.tif 000008
【図８】
0003573549.tif 000009
【図９】
0003573549.tif 000010
【図１０】
0003573549.tif 000011
【図１１】
0003573549.tif 000012
【図１２】
0003573549.tif 000013
【図１３】
0003573549.tif 000014
【図１４】
0003573549.tif 000015