(57)【特許請求の範囲】
【請求項１】
符号分割多元アクセス（CDMA）通信システムの複数のチャンネルをフィルタ処理するようにシフトレジスタ、加算器、およびフィルタ重みづけ係数を蓄積するメモリを備える多チャンネルデジタルフィルタ（40）において、
フィルタ処理すべき複数の互いに異なるチャンネルの信号をそれぞれ受ける複数のフィルタ入力（28）と、
フィルタ出力（44）と、
前記複数のフィルタ入力（28）に応答して複数のメモリアドレスを生成するアドレス手段と、
前記アドレス手段に結合され、メモリアドレスにそれぞれ対応する複数のメモリ位置を有する複数のメモリ（56）であって、各々が前記デジタルフィルタ（40）の個々のタップを表しそれらフィルタタップの重みづけ係数および個々のチャンネルの重みとその対応のフィルタ入力との乗算による予め計算ずみの値、すなわち前記デジタルフィルタ（40）の畳込みの部分積重みづけ和を表す値を前記複数のメモリ位置に蓄積する複数のメモリ（56）と、
第１のメモリ（56）の出力に結合され第１のフィルタタップを表す第１の蓄積レジスタ（22）と、
前記第１の蓄積レジスタ（22）および第２のメモリ（56）の出力に結合され出力を有する第１の加算器（26）と、
前記第１の加算器（26）に結合され第２のフィルタ（40）タップを表す第２の蓄積レジスタ（22）と、
前記第２の蓄積レジスタ（22）および第３のメモリ（56）の出力に結合され出力を有する第２の加算器（26）と、
前記第２の加算器（26）に結合され第３のフィルタ（40）タップを表す第３の蓄積レジスタ（22）と、
前記第３の蓄積レジスタ（22）および第４のメモリ（56）の出力に結合され、前記フィルタ出力（44）に出力を供給する第３の加算器（26）と
を含むことを特徴とする多チャンネルデジタルフィルタ（40）。
【請求項２】
前記複数のフィルタ入力（28）の各々がシリアルデジタルビットストリームを供給し、前記複数のフィルタ入力（28）がベクトルを形成するように同期しており、
前記アドレス手段が前記ベクトルに応答してメモリ（56）のアドレスを生成し、
前記メモリ（56）の各々が前記アドレスによりアドレスされたメモリ（56）のメモリ位置に蓄積されている予め計算ずみの重みづけ加算結果の和を出力し、
前記複数の蓄積レジスタ（22）および前記複数の加算器（26）が前記メモリ（56）の出力を合成し、前記フィルタ入力（28）の重みづけ加算結果の和を表す積の和にし、前記フィルタ出力（44）に出力を供給する
ことを特徴とする請求項１記載の多チャンネルデジタルフィルタ（40）。
【請求項３】
前記メモリ（56）の各々が読出し専用メモリ（ROM）であることを特徴とする請求項２記載の多チャンネルデジタルフィルタ（40）。
【請求項４】
前記メモリ（56）の各々がランダムアクセスメモリ（RAM）であることを特徴とする請求項２記載の多チャンネルデジタルフィルタ（40）。
【請求項５】
前記メモリ位置（56）の内容を選択的に上書きする手段をさらに備えることを特徴とする請求項４記載の多チャンネルデジタルフィルタ。
【請求項６】
互いに独立した複数の信号チャンネルを受ける複数のフィルタ入力（28）とフィルタ出力（44）とを備え符号分割多元アクセス（CDMA）通信システム用の前記互いに独立した複数の信号チャンネルをデジタル的にフィルタ処理（40）する方法において、
フィルタタップ重みづけ係数および個々のチャンネル重みと対応のフィルタ入力とを乗算して前記デジタルフィルタ（40）に対する値を予め計算する過程と、
前記デジタルフィルタ（40）の中のフィルタタップを表す複数のメモリ（56）のメモリ位置に前記予め計算した値を蓄積する過程と、
メモリ（56）の出力を供給するように選択的逐次的に前記値を読み出す過程と、
第１の蓄積レジスタ（22）に前記第１のメモリの出力を蓄積する過程と、
前記第１の蓄積レジスタ（22）に蓄積した前記出力と第２のメモリ（56）の出力とを第１の加算器（26）で加算する過程と、
前記第１の加算器（26）の出力を第２の蓄積レジスタ（22）に蓄積する過程と、
前記第２の蓄積レジスタ（22）に蓄積した出力と第３のメモリ（56）の出力とを第２の加算機器（26）で加算する過程と、
前記第２の加算器（26）の出力を第３の加算器（22）に蓄積する過程と、
前記第３の蓄積レジスタ（22）に蓄積した出力と第４のメモリ（56）の出力とを加算して前記フィルタ出力（44）を生ずる過程と
を含むことを特徴とする方法。
【請求項７】
適応アルゴリズムを用いて得られた新たな値を前記予め計算された値に上書きする過程をさらに含むことを特徴とする請求項６記載の方法。
【発明の詳細な説明】
発明の背景
［発明の分野］
本発明は一般に、コード分割多重アクセス通信用のデジタル濾波技術に関する。本発明は特に、フィルタ構造中の乗算器を不要にする高速の多チャンネル有限インパルス応答フィルタアーキテクチャに関する。
［従来技術の説明］
現在の通信技術には、１点から多点への通信に対してスペクトル拡散変調またはCDMA（コード分割多重アクセス）の使用が含まれる。CDMAは、伝送の検出および妨害を困難にするために長い間軍事的用途で使用されてきた。この特性は、所定のユーザの情報帯域幅よりはるかに広い伝送帯域幅を使用する無線通信技術のためである。全てのユーザは、同じ帯域幅により互いにまたは共通の受信機と通信し、特定のコードで識別される。広い共通帯域幅の共用により多重アクセスが行われ、それによってシステムの全体的な性能が高くなる。
意図的または偶発的な干渉に対する高い耐性、および共通の地理的エリア中の非常に多数のユーザと通信する能力は、CDMA通信技術を民間的用途にとって魅力的なものにしている。CDMA通信システムにおける各ユーザは、同じ周波数帯域幅でデータまたは通信信号を送受信するため、保護（guard）帯域要求が減少され、通信システムの容量が増加する。
通信システム内の各通信チャンネルは一般に、送信する前に各信号を濾波、加重および結合するためにDSP（デジタル信号処理）ハードウェアおよびソフトウェアを使用している。多重信号チャンネルの加重、濾波および結合は、CDMA通信システムベースステーションの送信回路において行われる。
従来技術のCDMAモデムには、チャンネル加重および結合のために多数の乗算器と２進加算器とが必要である。使用されるフィルタ動作は、FIR（有限パルス応答またはトランスバーサル）構造の動作と同じである。使用されるそれぞれ個々のFIRフィルタにも多数の乗算器と加算器とが必要である。
デジタル形態で構成された乗算器は、非効率的で高価である。その費用は、論理ゲート数に直接関連している。２進加算器は、２進乗算器より高価ではない。しかしながら、それらの使用は最小限にとどめるべきである。ASIC（適用により特定される集積回路）中に２進乗算および加算を使用する設計を導入すると、製造費用が高価となり、結果的に信号スループットがさらに非効率的になり、遅くなる。
FIRフィルタの１つの欠点は、それぞれの出力サンプルに対して要求される計算の複雑さである。たとえば各出力サンプルについて、Ｎ個の乗算累算（MAC）演算を行なう必要がある。これまで開発してきた技術を理解している者に対して、米国特許第4,811,262号明細書（White）および米国特許第4,862,402号明細書（Shaw et al.）ならびに欧州特許出願第0372350A2号明細書に記載されている乗算器を不要にするデジタルフィルタ構造が参考文献とされる。参考文献とされた両特許明細書には、メモリ中に加重係数の記憶によるデジタルFIRフィルタ中の乗算器の減少または除去が記載されている。しかしながら、多チャンネル動作に対して、参照されたフィルタ構造および従来技術のいずれも最適化されていない。
従来技術のCDMAモデムに関する欠点は、複数の単一ビット値を有する信号チャンネルを効率的かつ正確に加重、濾波および結合する能力にある。信号処理チャンネルの乗算が関与する場合、チャンネル間の整合性が重要になり、チャンネル当たりのハードウェアの費用が段階的に上昇する。
CDMA通信システムでは、最大のユーザ容量に対する最小の要求BER（ビットエラーレート）を達成するために最小の電力量を使用する必要がある。CDMA通信システムは、同じ伝送帯域幅を全てのユーザに割当てるため、各ユーザの伝送された電力を所定の信号対雑音比を維持するために必要とされる最小値に制御して抑制することが最も重要である。各ユーザは有限時間に対する周波数帯域幅全体を占有する広い帯域の信号を使用するため、各ユーザは、全ユーザに影響を及ぼす全体的な背景雑音の一因となる。したがって、電力制御の欠如がユーザ間の干渉を増大させる。
各チャンネルは、同じ相対的振幅が送信されるようにそれぞれ適切に加重されていなければならない。加重動作後、各データ流は多ビット値で表される。これらは一般に、多数の２入力加算器のツリーから構成された大型のデジタル加算回路において合計される。
その後、通常のFIRフィルタにおいて加重および加算されたデジタル値が濾波される。FIR中の乗算器は、多ビットデータおよび加重係数を処理して所望の正確度にする。
従来技術にしたがって構成したCDMAモデム用の多チャンネルフィルタには、経済的なASICへの全体的な集積ではなく、個別のFIR集積回路が必要である。
したがって、適応中ずっと不変のまたは可変的な加重係数を使用し、乗算器のないフィルタの正確さおよび速度で動作する多チャンネルCDMAモデムFIRフィルタアーキテクチャが必要とされている。
発明の概要
本発明のCDMAモデム用の効率的な多チャンネルフィルタは、直列のデジタルビット流から成る多数のチャンネルが、サンプル加重および加算機能を実行するデジタル信号処理技術によって濾波されることを可能にする。個々のチャンネルはそれぞれ、全てのチャンネルに対して共通のカスタム加重係数を有していてもよい。加重係数が適応にしたがう場合、同じ方法をとってもよい。
提供される多チャンネルFIRフィルタは、乗算器がなく、加算器数が減少された形態に構成される。動作の速度を増加するために、フィルタ構造は加重係数を記憶するLUT（ルックアップテーブル）を使用する。本発明は、FPGA（フィールドプログラム可能なゲートアレイ）またはASICとして構成可能である。LUTの使用によって、チップリソースおよび製造費用が大幅に節約される。
したがって、本発明の目的は、多チャンネル用途向けの効率的なCDMA  FIRフィルタ構造を提供することである。
本発明の別の目的は、複雑さが軽減され、性能が高められた多チャンネルFIRフィルタ構造を提供することである。
本発明のさらに別の目的は、乗算器のない多チャンネルFIRフィルタを提供することである。
本発明のシステムおよび方法の別の目的および利点は、好ましい実施形態の詳細な説明から当業者に明らかになるであろう。
【図面の簡単な説明】
図１は、一般的な従来技術の単一入力FIRフィルタのブロック図である。
図２は、一般的な従来技術の単一入力FIRフィルタ構造のブロック図である。
図３は、従来技術の単一入力FIRフィルタ構造の別の形態のブロック図である。
図4Aは、多チャンネルFIRフィルタの単一チャンネルのブロック図である。
図4Bは、多チャンネルFIRフィルタの詳細なブロック図である。
図５は、第１の改良を示すブロック図である。
図６は、第２の改良を示すブロック図である。
図７は、多チャンネル処理素子のブロック図である。
図8Aは、LUTテーブルの全体的なブロック図である。
図8Bは、本発明の多チャンネルLUT入力を示す詳細なブロック図である。
図９は、好ましい実施形態の詳細なブロック図である。
好ましい実施形態の詳細な説明
以下、同じ符号が同じ素子を表す図面を参照してCDMAモデム用の多チャンネルFIRフィルタを説明する。このようなモデムは、通信信号の送受信と共同して多チャンネル無線通信ステーションにおいて使用される。
背景として、多数のシステムは、所定の瞬間におけるそれらの出力をその時の入力だけでなく、その入力の全体的な、すなわちごく近いヒストリにも依存させるという特性を有している。このようなシステムはメモリを有するといわれ、出力に到達した時に過去および現在のサンプルを平均する。メモリを有するシステムを離散システムと連続システムとにクラス分けする必要がある。離散システムは、その入力および出力が時間の連続した関数ではなく数値のシーケンスであるものである。
離散値のシーケンスは、xkとして表されることができ、ここで値ｘは電圧のような量である。下付き文字ｋは、シーケンス番号を表している。デジタル信号処理ではよくあることだが、xkはサンプリングされた波形または信号を表わし、ここで下付き文字は、サンプルが採られた時点を特定する。しかしながら、この下付き文字は、空間的にサンプリングされた適用における距離のような別の意味を表すことができる。物理的に実現可能となるシステムについて、その出力はその入力の現在および過去のヒストリだけに依存しなければならない。未来に存在する入力に依存する出力を有することのできる現実のシステムはない。物理的に実現可能なシステムの出力に対する依存性は、次式によって示される：
yk＝ｆ（xk,xk-1,xk-2,…,xk-n）  ，      （１）
ここで、入力変数はxkであり、出力変数はykであり、ｆ（＊）は、ｎ＋１個の変数の任意の関数である。この関数はあまりに広く定められているために、一般的に解析できないが、線形演算のサブセットは、複数の信号処理適用にとって非常に有用となる。これらの関数はまた解析時に非常に扱いやすくしている。
線形方式において、出力がその入力（有限メモリを有するシステム）の前のｎ個のサンプルに依存している場合、式（１）を次のように書くことができる：
0003550598.tif 000002
このような線形システムは、Ｎ＋１個の加重変数ajと、バイアスｂとによって特徴付けられる。バイアスされていない離散線形システムは、加重変数（a0,a1,…,anによって特徴付けられる。入力xkがデルタ関数（１つのサンプルに対して１であり、その他の全てのものに対して０）である場合、式（２）の出力は、加重変数（a0,a1,…,an）のシーケンスであることが理解できる。したがって、入力に対する応答特性は、バイアスされていない線形システムを十分に特徴付けている。
メモリを備えたあるタイプの線形システムは、線形技術を使用して解析可能である。デジタル信号処理は本質的に離散的であるが、その入力が連続した入力のサンプルであり、かつ十分迅速にサンプリングされた場合、サンプルを入力変数として使用して連続システムをシミュレートすることが可能である。その場合、出力は長いメモリを有する線形システムとして現れる。このような１つのシステムがFIRフィルタ20である。不変係数FIRフィルタは、以下の入出力式によって特徴付けられる：
0003550598.tif 000003
図１に示されているように、すなわち次式のように展開される：
yk＝c0xk＋c1xk-1＋…＋ck-1xk-(N-1),       （４）
ここで、FIRフィルタは、インパルス応答特性c0,c1,…，を有し、xkは時間ｋにおける離散入力信号サンプルを表し、ciはフィルタ係数の加重（値）であり、Ｎはタップの個数であり、ykは時間ｋにおける出力を表している。図１に示されているように、このブロック図は、タップを有する遅延ラインを形成しており、その係数がタップ加重値として知られている。
現在、デジタルフィルタはデジタル信号処理システムにとって共通した要求である。離散システムの分野において、コンボリューションを使用する最も一般的なタイプのデジタルフィルタがFIRである。このFIRフィルタには、２つの利点がある。第１の利点は、FIRフィルタが本質的に安定していることである。有限長のインパルス応答は、出力がＮ個のサンプル内でゼロになることを保証する。第２の利点は、FIRフィルタが設計され、構成されることが可能なことである。FIRフィルタ20は、図２に示されているようにデジタルシフトレジスタ22、乗算器24および加算器26を使用することによって物理的に構成できる。離散信号28は、サンプリングクロックパルス30によってレジスタ22中にシフトされる。このレジスタ22は、サンプリングされた信号28の過去の値32、ならびに数学的なコンボリューションに必要な現在の値34を保持している。過去の値32および現在の値34は、フィルタ加重係数36により乗算され（24）、加算され（26）、その後出力される（38）。
図３には、FIRフィルタ構造20を表す別の方法が示されている。記載されている動作は、次式（５）、（６）および（７）が結果的に式（８）になるため、図２のものと等価であることが証明可能である：
0003550598.tif 000004
図２および３から認められるように、離散入力サンプル28の加重係数36は、多数の乗算器24に依存している。
図4Aには、CDMAモデム用の多チャンネルFIRフィルタ40の単一のチャンネルが簡単な形態で示されている。多チャンネルFIRフィルタ40は単一素子として示されており、多チャンネル入力シーケンスX(i)xがこのフィルタ40に入力し、濾波された結果y(i)xが出力する。下付き文字“i"は複数のチャンネルのうち、いずれのチャンネルが濾波されているかを示している。
多数の単一ビットデータ／信号流は、疑似雑音（PN）コードシーケンスで変調された直列データ流を表す。各チャンネルは、種々のデータ速度でユーザトラフィックチャンネルを表すことが可能かもしれない。種々のタイプのシグナリングデータは別のチャンネルを含んでいてもよい。
一般的な例のISDN（統合デジタル通信網）CDMAモデムには、５つのチャンネルが必要とされる。２つのチャンネルが64Kbpsのトラフィックチャンネル（B1およびB2）であり、その他16Kbpsの任意のシグナリングおよびパケットチャンネル（Ｄ）と、オーダー・ワイヤ（order wire）チャンネル（OW）と、および逆方向自動電力制御チャンネル（APC）である。
CDMAシステムにおける最大のユーザ容量のために、要求されるBERを達成するために最少量の電力を使用する必要がある。各チャンネルは、正しい相対的振幅が送信されるように、それぞれ適切に加重されなければならない。加重動作後、個々のデータ流が多ビット値になる。データ流は、多数の２入力加算器のツリーから成る大型のデジタル加算回路において合計される。
その後、加重され加算されたデジタル値は、通常のFIRフィルタにおいて濾波される。FIRフィルタは、帯域外放射を抑制しながら入力波形をパルス成形することを要求される。FIR中の乗算器は、多ビットデータおよび係数を処理して所望の正確度にしなければならない。
図4Bにおいて、４つの信号チャンネルは別々のFIRフィルタ20にそれぞれに入力される（クロック信号は、簡明にするために省略されている）。その後、個別に濾波された信号は、多チャンネル加算器46に入力される前に、電力制御（個々のチャンネル間の電力または利得の等化）のためにチャンネル特定加重係数37wiにより乗算器24を使用して加重される。全てのユーザはスペクトル拡散通信システムにおいて同じ周波数スペクトルを占有し、同じ時間量を割当てられているため、各ユーザは同じ電力レベルで受信することが所望される。結果y(i)k44は、個別にFIR濾波された多数の信号チャンネルの加重された和である。
CDMA送信機は、変化するタイプのデジタル信号（直列デジタル音声、電力制御、ISDNデータ）の多数のチャンネルを結合する。一般に、各チャンネルは、異なる拡散コードで変調される。この拡散コードにより、CDMA受信機は、復調中の適当なコードの使用によって結合された信号を再生することが可能になる。その代わりに、直交関数の任意のセットが好ましい実施形態と結合され、その後で相関により分離されることができるであろう。多チャンネルFIRフィルタ40の出力44は、加重され濾波された平均である。各チャンネルは、単一ビット値を有する直列データ流として説明されているが、同一の多チャンネルフィルタ構造により多ビット値またはレベルが処理されてもよい。
図５を参照すると、４タップFIRフィルタ48を使用している多チャンネルFIRフィルタ40が示されている。離散サンプルの加重は、通常の乗算器24によって行われる。各FIR構造は、過去および現在のサンプリングされた信号32および34のためのシフトレジスタ22および加算器26から構成されている。各タップの加重係数36は、各チャンネル電力制御加重係数37により乗算される。結果は図4Bに示されているものと同じであるが、このFIR48構造はその内部に外部乗算器を備えている。
図６に示されているようにFIRレジスタおよび加算器を共用することによって、ハードウェアの減少が達成される。各多チャンネル処理素子52は、チャンネル加重37の一部、FIRタップ係数36の乗算24、およびそのタップに対する多数のチャンネルの加算26を行う。離散関数を区分することによって、好ましい実施形態が明らかになる。
図７は、“N"個の単一ビット入力信号x(0)k,x(1)k,…,x(N)kを有する処理ブロックとして多チャンネル処理素子52を示す。計算された出力zk54は“W"ビットの解像度を含んでいる。離散入力信号28はベクトルを形成する。各ビットを２の増大する累乗で加重することにより、このベクトルに全体的な値を割当てることができる。別の形態では、多チャンネル信号ビットは、２進値を有するワードとして処理される。処理ブロックの出力は、Ｎビット２進入力独立変数（argument）の“W"ビットの幅の関数である。このブロックは、入力信号ビットがアドレスを形成し、計算された値が選択されたメモリワードの内容であるメモリ装置の等価な論理関数を実行する。メモリLUT56は、図8Aに示されているように任意の関数を迅速かつ効率的に実行することがでできる。
結果ｙを伴う独立変数のｘの数学的関数ｆは、ｙ＝ｆ（ｘ）として表される。この関数により、ｘの全ての値がｙ値の別のスペース中にマッピングされる。LUTは、好ましい実施形態において関心のある重要な値に対してこのマッピングを行う。LUTメモリ装置は、メモリ回路内における位置のアドレスを与えられる。その位置に前に記憶されている値は、メモリ出力データバスに送られる。ｘの重要な値は、離散しており、それらは２進数中にマッピングされる。多チャンネル信号は０または１の論理レベルで表わされ、それらは２進数を形成するためのビットとして使用される。したがって、チャンネル値のあらゆる可能性のある組合せが状態（state）番号を割当てられる。この動作は、次式（９）で表わされる：
0003550598.tif 000005
各状態は、LUT中のアドレスを基準とする２進数である。LUTからの出力値は、そのアドレスに対応した独立変数（argument）が与えられた場合に発生する関数の結果の予め計算された値である。これは、LUT内容を表であらわしたものとして示される。実行されるべき関数は、FIR構造の所定の単一タップに対する多数のチャンネルの加重された和である。
たとえば、４チャンネル（Ｍ＝４）を使用する適用において、多チャンネルFIRの第２のタップ（ｊ＝２）に配置されたLUT内容は、表１に示されたものとなる。
0003550598.tif 000006
LUT56のメモリワードは、図8Bに示されている現在の入力アドレス値に対応した予め計算された値を含んでいる。このメモリは、適用に応じてROMまたはRAMのいずれかで構成できる。
好ましい実施形態において、永久的にLUT値を記憶するためにROM（読出し専用メモリ）が使用される。これは、集積回路として効率的に構成される。ROMは、要求されるチャンネル加重値およびフィルタ係数が優先度を知られている時間不変（time  invarient）システムに適している。RAM（ランダムアクセスメモリ）は、新しい値が古い値の上に重ね書きされることを可能にする。LUT値が計算されてロードされ、適応性（adaptivity）が実現されることができる。RAMは、ROMほどスペース効率がよくないが、フレキシビリティの増加を考慮すると依然効率的である。
図９には、本発明によるCDMAモデム用の多チャンネルFIRフィルタ40の好ましい実施形態が示されている。フィルタ構造は、複数の乗算器24および加算器26を必要とする非効率的な多チャンネル処理素子52ではなく、LUT56を使用する。
信号ビットは、LUT56に与えられるアドレスワードを形成する。各フィルタタップに対してLUT56が要求されている。各LUT56の内容は、次式（10）にしたがって計算される：
0003550598.tif 000007
ここで、DiはLUT56への信号入力を表す。示されているように、信号値の任意の組合せは、予め計算されているその加重された和を有する。FIR関数の各タップ係数の乗算は、予め計算された表に含まれている。
ＮタップFIRを備えた図4Aの加重および濾波された単一チャンネルの動作は、次のように表わされる：
0003550598.tif 000008
このＭチャンネルの多チャンネルバージョンが図4Bに示されており、
0003550598.tif 000009
0003550598.tif 000010
これは、コンボリューションまたはFIR濾波演算の所望の加重された和である。このコンボリューションはFIRフィルタ20において行われ、加重は乗算器24で行われ、また加算は加算器46において行われる。行われたコンボリューションは、式３においてはじめに与えられたものと同じである。加算および加重は、多チャンネルプロセスへの拡張の結果である。
好ましい実施形態は、多チャンネルCDMA  FIR濾波モデム適用に対する改良されたフィルタを示している。図４に示されている多数のチャンネルにわたる信号処理動作は、乗算器を使用せず、かつ加算器が減少されて実施されることができる。
本発明の特定の実施形態を図示し、説明してきたが、当業者は、本発明の技術的範囲を逸脱することなく多数の修正および変形を行うことが可能であろう。上記の説明は、単なる例示に過ぎず、いずれにしても特定の形態を限定するものではない。
【図４Ａ】
0003550598.tif 000011
【図１】
0003550598.tif 000012
【図２】
0003550598.tif 000013
【図３】
0003550598.tif 000014
【図４Ｂ】
0003550598.tif 000015
【図５】
0003550598.tif 000016
【図６】
0003550598.tif 000017
【図７】
0003550598.tif 000018
【図８Ａ】
0003550598.tif 000019
【図８Ｂ】
0003550598.tif 000020
【図９】
0003550598.tif 000021