(57)【特許請求の範囲】
【請求項１】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記基準信号および前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
前記マルチプレクサからの出力信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
前記第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
前記第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
前記マルチプレクサからの出力信号を始点とし、前記第１の前縁検出回路から出力された検出信号を終点として、第１のバックポーチ期間を検出する第１のバックポーチ検出回路と、
前記マルチプレクサからの出力信号を始点とし、前記第２の前縁検出回路から出力された検出信号を終点として、第２のバックポーチ期間を検出する第２のバックポーチ検出回路と、
前記第１のバックポーチ期間と前記第２のバックポーチ期間とを比較して、前記第１のバックポーチ期間が前記第２のバックポーチ期間よりも大きい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれないと判断して、前記マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える、映像信号処理装置。
【請求項２】
前記第１のバックポーチ検出回路は、前記映像信号におけるクロック数を用いて前記第１のバックポーチ期間を検出し、
前記第２のバックポーチ検出回路は、前記映像信号におけるクロック数を用いて前記第２のバックポーチ期間を検出することを特徴とする、請求項１に記載の映像信号処理装置。
【請求項３】
前記第１のバックポーチ検出回路から出力される前記第１のバックポーチ期間のうちの最小値を新たに第１のバックポーチ期間として比較器へ入力する第１の最小値保持回路と、
前記第２のバックポーチ検出回路から出力される前記第２のバックポーチ期間のうちの最小値を新たに第２のバックポーチ期間として比較器へ入力する第２の最小値保持回路とをさらに備える、請求項１に記載の映像信号処理装置。
【請求項４】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記基準信号および前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
前記マルチプレクサからの出力信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
予め定められた前記第１相目データまたは前記第２相目データの一方における有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
前記マルチプレクサからの出力信号を始点とし、前記前縁検出回路から出力された検出信号を終点として、バックポーチ期間を検出するバックポーチ検出回路と、
前記バックポーチ期間が入力されて、前記マルチプレクサが選択して出力する前記基準信号および前記クロック遅延回路からの出力信号にそれぞれ対応するように記憶して出力する記憶部と、
前記記憶部から前記マルチプレクサが選択して出力する信号にそれぞれ対応するバックポーチ期間が出力されるように、前記マルチプレクサが選択して出力する信号を切り替えるように制御する制御信号を出力し、前記記憶部からそれぞれ対応するバックポーチ期間が出力されるとそれぞれを比較して、前記基準信号に対応するバックポーチ期間が前記クロック遅延回路からの出力信号に対応するバックポーチ期間と等しいかそれよりも小さい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれると判断して、前記制御信号を再び出力する比較器とを備える、映像信号処理装置。
【請求項５】
前記バックポーチ検出回路は、前記映像信号におけるクロック数を用いて前記バックポーチ期間を検出することを特徴とする、請求項４に記載の映像信号処理装置。
【請求項６】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記基準信号および前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
前記マルチプレクサからの出力信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
前記第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
前記第２相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する後縁検出回路と、
前記前縁検出回路から出力された検出信号を始点とし、前記後縁検出回路から出力された検出信号を終点として、有効映像期間に含まれる画素数を検出する有効映像期間検出回路と、
入力された水平解像度数の１／２の値と前記有効映像期間検出回路により検出された画素数とを比較して、前記水平解像度数の１／２の値が前記有効映像期間検出回路により検出された画素数よりも大きい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれないと判断して、前記マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える、映像信号処理装置。
【請求項７】
前記有効映像期間検出回路は、前記映像信号におけるクロック数を用いて前記有効映像期間を検出することを特徴とする、請求項６に記載の映像信号処理装置。
【請求項８】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記基準信号および前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
前記マルチプレクサからの出力信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
前記第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
前記第１相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する後縁検出回路と、
前記前縁検出回路から出力された検出信号を始点とし、前記後縁検出回路から出力された検出信号を終点として、有効映像期間に含まれる画素数を検出する有効映像期間検出回路と、
入力された水平解像度数の１／２の値と前記有効映像期間とを比較して、前記水平解像度数の１／２の値が前記有効映像期間検出回路により検出された画素数よりも小さい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれないと判断して、前記マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える、映像信号処理装置。
【請求項９】
前記有効映像期間検出回路は、前記映像信号におけるクロック数を用いて前記有効映像期間を検出することを特徴とする、請求項８に記載の映像信号処理装置。
【請求項１０】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記基準信号および前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
前記マルチプレクサからの出力信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
前記第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
前記第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
前記第２相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する第１の後縁検出回路と、
前記第１相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する第２の後縁検出回路と、
前記第１の前縁検出回路から出力された検出信号を始点とし、前記第１の後縁検出回路から出力された検出信号を終点として、第１の有効映像期間を検出する第１の有効映像期間検出回路と、
前記第２の前縁検出回路から出力された検出信号を始点とし、前記第２の後縁検出回路から出力された検出信号を終点として、第２の有効映像期間を検出する第２の有効映像期間検出回路と、
前記第１の有効映像期間と前記第２の有効映像期間とを比較して、前記第２の有効映像期間が前記第１の有効映像期間よりも大きい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれないと判断して、前記マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える、映像信号処理装置。
【請求項１１】
前記第１の有効映像期間検出回路は、前記映像信号におけるクロック数を用いて前記第１の有効映像期間を検出し、
前記第２の有効映像期間検出回路は、前記映像信号におけるクロック数を用いて前記第２の有効映像期間を検出することを特徴とする、請求項１０に記載の映像信号処理装置。
【請求項１２】
画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
入力される基準信号を基準とし、前記映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
前記第２相目データが入力されて、当該第２相目データを奇数クロックだけ遅延させて出力するクロック遅延回路と、
前記第１相目データおよび前記クロック遅延回路からの出力信号のうち、いずれか一方を選択して出力する第１のマルチプレクサと、
前記第２相目データおよび前記第１相目データのうち、いずれか一方を選択して出力する第２のマルチプレクサと、
前記第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
前記第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
前記基準信号を始点とし、前記第１の前縁検出回路から出力された検出信号を終点として、第１のバックポーチ期間を検出する第１のバックポーチ検出回路と、
前記基準信号を始点とし、前記第２の前縁検出回路から出力された検出信号を終点として、第２のバックポーチ期間を検出する第２のバックポーチ検出回路と、
前記第１のバックポーチ期間と前記第２のバックポーチ期間とを比較して、前記第１のバックポーチ期間が前記第２のバックポーチ期間よりも大きい場合には、前記映像信号における有効映像信号領域の先頭データが前記第１相目データに含まれないと判断して、前記第１および第２のマルチプレクサが選択して出力する信号を同時に切り替えるように制御する信号を出力する比較器とを備え、
起動当初において、第１のマルチプレクサは第１相目データを選択して出力し、第２のマルチプレクサは第２相目データを選択して出力することを特徴とする、映像信号処理装置。
【請求項１３】
前記第１のバックポーチ検出回路は、前記映像信号におけるクロック数を用いて前記第１のバックポーチ期間を検出し、
前記第２のバックポーチ検出回路は、前記映像信号におけるクロック数を用いて前記第２のバックポーチ期間を検出することを特徴とする、請求項１２に記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固定表示画素を用いた画像表示装置（例えば、液晶ディスプレイやプラズマディスプレイ等）における映像信号処理装置に関し、より特定的には、当該画像表示装置へ入力された映像信号を２相処理によってＡ／Ｄ変換する映像信号処理装置に関する。
【０００２】
【従来の技術】
近年、画像信号源となるコンピュータの高解像度化に伴って、画像表示装置の対応クロック周波数は、非常に高速化する傾向にある。しかしながら、画像表示装置を高速化されたクロック周波数に対応させるためには、入力された映像信号をＡ／Ｄ変換した後の処理を行うディジタル信号処理装置が、高速のクロックに対応して動作する必要がある。そのために、画像表示装置の消費電力が増大し、また、コストが増大する等の問題が生じる。
【０００３】
そこで、従来の画像表示装置は、Ａ／Ｄ変換器において２相処理を行うことによって、クロック周波数を半分に低減する。このように構成すれば、Ａ／Ｄ変換器の後段に設けられるディジタル信号処理装置は、高速のクロックに対応した動作を行う必要がない。もちろん、Ａ／Ｄ変換器において行われる２相処理は、４相処理であっても、６相処理であっても同様の効果を得ることができる。
【０００４】
なお、２相処理を行うＡ／Ｄ変換器は、種々の製品が存在する。例えば、ＣＸＡ３０２６ＡＱ（ソニー製）やＡＤ９０５４ＢＳＴ（ＡｎａｌｏｇＤｅｖｉｃｅｓ製）などの型番の製品が存在する。
【０００５】
図１７は、Ａ／Ｄ変換器において２相処理を行う従来の映像信号処理装置の構成を示したブロック図である。図１７において、本映像信号処理装置は、画像信号源からの基準信号９および映像信号２４が入力されて２相処理を行い、第１相目のデータ１０および第２相目のデータ１１を出力するＡ／Ｄ変換器３である。以上のような映像信号処理装置の動作について、図１７および図１８を用いながら以下に説明する。
【０００６】
図１８は、図１７におけるＡ／Ｄ変換器３の動作説明図である。図１８において、ａ〜ｅは、有効映像期間内の映像信号２４に含まれる映像データを表している。内部を塗りつぶされた丸形、菱形、四角形および三角形の各図形は、バックポーチ内のペデスタルレベルのデータ、具体的には黒のデータを表している。また、ｔ１〜ｔ１０は、或る時刻を表している。なお、矢印は、Ａ／Ｄ変換器３の２相処理を模式的に表している。
【０００７】
図１８において、映像信号２４は、バックポーチと映像データとを含む。バックポーチは、時刻ｔ１（ないしそれよりも以前）から時刻ｔ５までに含まれ、映像信号データは時刻ｔ５以降に含まれている。したがって、映像信号２４は、バックポーチの終端に映像データが含まれる信号の前縁が位置するように構成されている。
【０００８】
ここで、Ａ／Ｄ変換器３から各々出力されるディジタルデータは、Ａ／Ｄ変換器３に入力される基準信号９のパルスを起点として、その時の映像信号２４との位相関係によって確定される。通常、基準信号９には画像信号源の水平同期信号が用いられる。
【０００９】
まず、Ａ／Ｄ変換器３は、１相目データ１０を基準信号９のパルスを起点として、時刻ｔ１から２相処理を開始する。図１８に示されるように、時刻ｔ３において、内部を塗りつぶされた丸形で表される黒のデータは、Ａ／Ｄ変換器３から第１相目データ１０として出力される。同時に、菱形で表される黒のデータは、Ａ／Ｄ変換器３から２相目データ１１として出力される。その後、時刻ｔ５においても同様に、四角形および三角形で表される黒のデータが出力される。
【００１０】
したがって、基準信号９のパルスの前縁から映像信号２４の先頭データａの直前までのバックポーチ内のデータ数が偶数の場合には、先頭データａは、Ａ／Ｄ変換器３から１相目データ１０として出力される。また、当該バックポーチ内のデータ数が奇数の場合には、先頭データａは、Ａ／Ｄ変換器３から２相目データ１１として出力される。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述のような従来の構成を用いた液晶ディスプレイやプラズマディスプレイのような固定表示画素を有するディスプレイは、映像データを表示する際に１ドット分のドット欠けを生じる場合がある。このような問題点について、図１９および図２０を用いながら説明する。
【００１２】
図１９は、図１８に示される映像データａがＡ／Ｄ変換器から１相目のデータとして出力される場合における、出力データの配置およびディスプレイの表示を説明した模式図である。図２０（ａ）は、図１８に示される映像データａがＡ／Ｄ変換器から２相目のデータとして出力される場合における、出力データの配置およびディスプレイの表示を説明した模式図である。図２０（ｂ）は、図２０（ａ）と同様のデータ配置である場合に、図２０（ａ）とは異なるディスプレイの表示を説明した模式図である。
【００１３】
図１９および図２０において、ａ〜ｔは有効映像期間中の任意の走査線上に存在する画像信号源の映像信号に含まれるデータを表す。また、四角の枠内のデータは、ディスプレイに表示されていることを示しており、枠外のデータは、ディスプレイに表示されていないことを示している。
【００１４】
図１９に示されるように、Ａ／Ｄ変換器の１相目データ１０に映像信号の先頭データ（ディスプレイ上では左端に表示されるデータ）ａが存在する場合、固定表示画素を有するディスプレイ上には、ａ〜ｔまでの全映像データが表示される。一方、図２０（ａ）および（ｂ）に示されるように、２相目データ１１に先頭データａが存在する場合、ディスプレイ上には右端の映像データｔまたは左端の映像データａのいずれかが表示されないという問題が生じる。このような問題は、Ａ／Ｄ変換器３の後段に設けられるディジタル信号処理装置が画像信号源のドットクロック周波数に対して１／２の周波数で処理を行うので、ディスプレイ上の映像位相を２画素単位でしか動かすことができないことが原因で生じる。
【００１５】
以上のように、従来の映像信号処理装置には、２相目データ１１に先頭データａが存在する場合、図２０（ａ）または（ｂ）に示されるように１ドット欠けた状態で映像データを表示するので、図１９に示されるように映像データａ〜ｔを同時に表示することができないという問題点がある。
【００１６】
そこで、本発明の目的は、２相処理を行うＡ／Ｄ変換器を用いながら、第１相目の出力データに映像データの先頭が存在しない場合であっても、ディスプレイ上に全画素を表示させることができる映像信号処理装置を提供することである。
【００１７】
【課題を解決するための手段および発明の効果】
第１の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
基準信号およびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
マルチプレクサからの出力信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
マルチプレクサからの出力信号を始点とし、第１の前縁検出回路から出力された検出信号を終点として、第１のバックポーチ期間を検出する第１のバックポーチ検出回路と、
マルチプレクサからの出力信号を始点とし、第２の前縁検出回路から出力された検出信号を終点として、第２のバックポーチ期間を検出する第２のバックポーチ検出回路と、
第１のバックポーチ期間と第２のバックポーチ期間とを比較して、第１のバックポーチ期間が第２のバックポーチ期間よりも大きい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれないと判断して、マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える。
【００１８】
上述のように、第１の発明によれば、通常では第１相目の出力データに映像データの先頭が存在しない場合であっても、１クロック位相がずれた信号を基準とすることによって、ディスプレイ上に全画素を表示させることができる。
【００１９】
第２の発明は、第１の発明に従属する発明であって、
第１のバックポーチ検出回路は、映像信号におけるクロック数を用いて第１のバックポーチ期間を検出し、
第２のバックポーチ検出回路は、映像信号におけるクロック数を用いて第２のバックポーチ期間を検出することを特徴とする。
【００２０】
上述のように、第２の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００２１】
第３の発明は、第１の発明に従属する発明であって、
第１のバックポーチ検出回路から出力される第１のバックポーチ期間のうちの最小値を新たに第１のバックポーチ期間として比較器へ入力する第１の最小値保持回路と、
第２のバックポーチ検出回路から出力される第２のバックポーチ期間のうちの最小値を新たに第２のバックポーチ期間として比較器へ入力する第２の最小値保持回路とをさらに備える。
【００２２】
上述のように、第３の発明によれば、画像信号源の映像信号がバックポーチ期間が常に変化する動画像のような場合においても容易に対応することができ、確実にディスプレイ上に全映像信号を表示させることができる。
【００２３】
第４の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
基準信号およびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
マルチプレクサからの出力信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
予め定められた第１相目データまたは第２相目データの一方における有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
マルチプレクサからの出力信号を始点とし、前縁検出回路から出力された検出信号を終点として、バックポーチ期間を検出するバックポーチ検出回路と、
バックポーチ期間が入力されて、マルチプレクサが選択して出力する基準信号およびクロック遅延回路からの出力信号にそれぞれ対応するように記憶して出力する記憶部と、
記憶部からマルチプレクサが選択して出力する信号にそれぞれ対応するバックポーチ期間が出力されるように、マルチプレクサが選択して出力する信号を切り替えるように制御する制御信号を出力し、記憶部からそれぞれ対応するバックポーチ期間が出力されるとそれぞれを比較して、基準信号に対応するバックポーチ期間がクロック遅延回路からの出力信号に対応するバックポーチ期間と等しいかそれよりも小さい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれると判断して、制御信号を再び出力する比較器とを備える。
【００２４】
上述のように、第４の発明によれば、出力されたバックポーチ期間を各状態において記憶して出力し、当該出力されたデータをもとに比較器で判別動作を行う構成によって、確実にディスプレイ上に全映像信号を表示させることができる。
【００２５】
また、第４の発明によれば、Ａ／Ｄ変換器から出力される第１相目データまたは第２相目データの一方のみを検出信号として使用し、その双方を検出信号として使用しないので、映像信号処理装置における基板配線領域等をより削減することができる。
【００２６】
第５の発明は、第４の発明に従属する発明であって、  バックポーチ検出回路は、映像信号におけるクロック数を用いてバックポーチ期間を検出することを特徴とする。
【００２７】
上述のように、第５の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００２８】
第６の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
基準信号およびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
マルチプレクサからの出力信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
第２相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する後縁検出回路と、
前縁検出回路から出力された検出信号を始点とし、後縁検出回路から出力された検出信号を終点として、有効映像期間に含まれる画素数を検出する有効映像期間検出回路と、
入力された水平解像度数の１／２の値と有効映像期間検出回路により検出された画素数とを比較して、水平解像度数の１／２の値が有効映像期間検出回路により検出された画素数よりも大きい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれないと判断して、マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える。
【００２９】
上述のように、第６の発明によれば、前縁検出回路および後縁検出回路において検出された検出パルスが各々入力される有効映像期間検出回路が検出した画素数と、本映像信号処理装置に接続された画像信号源の水平解像度数の１／２とを各々比較器へ入力し判別動作を行う構成によって、確実にディスプレイ上に全映像信号を表示させることができる。
【００３０】
第７の発明は、第６の発明に従属する発明であって、有効映像期間検出回路は、映像信号におけるクロック数を用いて有効映像期間を検出することを特徴とする。
【００３１】
上述のように、第７の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００３２】
第８の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
基準信号およびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
マルチプレクサからの出力信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する前縁検出回路と、
第１相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する後縁検出回路と、
前縁検出回路から出力された検出信号を始点とし、後縁検出回路から出力された検出信号を終点として、有効映像期間に含まれる画素数を検出する有効映像期間検出回路と、
入力された水平解像度数の１／２の値と有効映像期間検出回路により検出された画素数とを比較して、水平解像度数の１／２の値が有効映像期間検出回路により検出された画素数よりも小さい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれないと判断して、マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える。
【００３３】
上述のように、第８の発明によれば、映像信号に含まれるデータのいずれがＯＮないしＯＦＦであっても、前縁検出回路および後縁検出回路において検出された検出パルスが各々入力される有効映像期間検出回路が検出した画素数と、本映像信号処理装置に接続された画像信号源の水平解像度数の１／２とを各々比較器へ入力し判別動作を行う構成によって、確実にディスプレイ上に全映像信号を表示させることができる。
【００３４】
第９の発明は、第８の発明に従属する発明であって、有効映像期間検出回路は、映像信号におけるクロック数を用いて有効映像期間を検出することを特徴とする。
【００３５】
上述のように、第９の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００３６】
第１０の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
基準信号が入力されて、当該基準信号を奇数クロックだけ遅延させて出力するクロック遅延回路と、
基準信号およびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力するマルチプレクサと、
マルチプレクサからの出力信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
第２相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する第１の後縁検出回路と、
第１相目データにおける有効映像信号領域の後縁を検出して、対応する検出信号を出力する第２の後縁検出回路と、
第１の前縁検出回路から出力された検出信号を始点とし、第１の後縁検出回路から出力された検出信号を終点として、第１の有効映像期間を検出する第１の有効映像期間検出回路と、
第２の前縁検出回路から出力された検出信号を始点とし、第２の後縁検出回路から出力された検出信号を終点として、第２の有効映像期間を検出する第２の有効映像期間検出回路と、
第１の有効映像期間と第２の有効映像期間とを比較して、第２の有効映像期間が第１の有効映像期間よりも大きい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれないと判断して、マルチプレクサが選択して出力する信号を切り替えるように制御する信号を出力する比較器とを備える。
【００３７】
上述のように、第１０の発明によれば、有効映像期間を検出する構成を用いながらも、画像信号源の水平解像度数を検出することなく、確実にディスプレイ上に全映像信号を表示させることが可能となる。
【００３８】
第１１の発明は、第１０の発明に従属する発明であって、
第１の有効映像期間検出回路は、映像信号におけるクロック数を用いて第１の有効映像期間を検出し、
第２の有効映像期間検出回路は、映像信号におけるクロック数を用いて第２の有効映像期間を検出することを特徴とする。
【００３９】
上述のように、第１１の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００４０】
第１２の発明は、画像信号源から入力される映像信号に含まれる画素をディスプレイ上へ欠落することなく表示するための映像信号処理装置であって、
入力される基準信号を基準とし、映像信号をディジタル信号に変換して、第１相目データおよび第２相目データとして２相出力するＡ／Ｄ変換器と、
第２相目データが入力されて、当該第２相目データを奇数クロックだけ遅延させて出力するクロック遅延回路と、
第１相目データおよびクロック遅延回路からの出力信号のうち、いずれか一方を選択して出力する第１のマルチプレクサと、
第２相目データおよび第１相目データのうち、いずれか一方を選択して出力する第２のマルチプレクサと、
第１相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第１の前縁検出回路と、
第２相目データにおける有効映像信号領域の前縁を検出して、対応する検出信号を出力する第２の前縁検出回路と、
基準信号を始点とし、第１の前縁検出回路から出力された検出信号を終点として、第１のバックポーチ期間を検出する第１のバックポーチ検出回路と、
基準信号を始点とし、第２の前縁検出回路から出力された検出信号を終点として、第２のバックポーチ期間を検出する第２のバックポーチ検出回路と、
第１のバックポーチ期間と第２のバックポーチ期間とを比較して、第１のバックポーチ期間が第２のバックポーチ期間よりも大きい場合には、映像信号における有効映像信号領域の先頭データが第１相目データに含まれないと判断して、第１および第２のマルチプレクサが選択して出力する信号を同時に切り替えるように制御する信号を出力する比較器とを備え、
起動当初において、第１のマルチプレクサは第１相目データを選択して出力し、第２のマルチプレクサは第２相目データを選択して出力することを特徴とする。
【００４１】
上述のように、第１２の発明によれば、画像信号源の高解像度化にも容易に対応することができ、確実にディスプレイ上に全映像信号を表示させることができる。
【００４２】
第１３の発明は、第１２の発明に従属する発明であって、
第１のバックポーチ検出回路は、映像信号におけるクロック数を用いて第１のバックポーチ期間を検出し、
第２のバックポーチ検出回路は、映像信号におけるクロック数を用いて第２のバックポーチ期間を検出することを特徴とする。
【００４３】
上述のように、第１３の発明によれば、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００４４】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る映像信号処理装置の構成を示したブロック図である。図１において、本映像信号処理装置は、基準信号９が入力されて１クロック遅れた信号を出力する１クロック遅延回路１と、１クロック遅延回路１からの出力信号および基準信号９が入力されるマルチプレクサ２と、マルチプレクサ２からの出力信号および映像信号２４が入力されて２相処理を行うＡ／Ｄ変換器３と、Ａ／Ｄ変換器３からの出力信号の前縁を検出する第１および第２の前縁検出回路４および５と、対応する第１および第２の前縁検出回路４および５からの信号とマルチプレクサ２からの出力信号とが入力される第１および第２のバックポーチ検出回路６および７と、第１および第２のバックポーチ検出回路６および７からの信号がそれぞれ入力されてマルチプレクサ２に対する制御信号１２を出力する比較器８を備える。以上のように構成された映像信号処理装置について、以下、その動作を説明する。
【００４５】
図１において、本映像信号処理装置に接続された画像信号源の基準信号９は、マルチプレクサ２に入力されるとともに、１クロック遅延回路１にも入力される。基準信号９には、一般的には、画像信号源の水平同期信号が用いられるが、必ずしもこれに限定されるものではない。
【００４６】
１クロック遅延回路１は、入力された基準信号９を１クロックだけ遅延させて、マルチプレクサ２へ入力する。具体的には、１クロック遅延回路１は、基準信号９を画像信号源が有する１ドットクロック数だけ、すなわち１画素分だけ遅延させる。
【００４７】
マルチプレクサ２は、入力される基準信号９および１クロック遅延回路１からの出力信号のいずれか一方を選択して出力する。ここで、比較器８から制御信号１２が入力されると、マルチプレクサ２は、今まで選択されていた一方の入力信号から他方の入力信号へ出力信号を切り替える動作を行う。例えば、マルチプレクサ２は、入力される基準信号９および１クロック遅延回路１からの出力信号のうち、基準信号９を選択して出力していたとする。その後、比較器８から制御信号１２が入力されると、マルチプレクサ２は、今まで選択されていた基準信号９の出力を中止して、新たに１クロック遅延回路１からの出力信号を選択して出力するように切り替える動作を行う。なお、本映像信号処理装置が起動した当初には、マルチプレクサ２は、基準信号９を選択して出力するものとする。マルチプレクサ２からの出力信号は、Ａ／Ｄ変換器３へ入力される。
【００４８】
Ａ／Ｄ変換器３は、映像信号２４およびマルチプレクサ２からの出力信号が入力されて２相処理を行う。具体的には、Ａ／Ｄ変換器３は、マルチプレクサ２から出力された信号を基準として、映像信号２４をＡ／Ｄ変換した後に２相変換を行い、１相目データ１０および２相目データ１１としてそれぞれ同時に出力する。これらのディジタルデータは、Ａ／Ｄ変換器３の後段に設けられたディジタル信号処理装置（図示せず）に伝達されて、信号処理が行われた後、ディスプレイに投影される。
【００４９】
また、Ａ／Ｄ変換器３から出力されたディジタルデータ、すなわち１相目データ１０および２相目データ１１は、対応する第１および第２の前縁検出回路４および５に入力される。入力された対応する１相目データ１０および２相目データ１１において、第１および第２の前縁検出回路４および５は、Ａ／Ｄ変換器３に入力された映像信号２４の有効映像信号領域の前縁を検出する。有効映像信号領域の前縁位置の検出には、通常の画像信号源において、基準信号９から有効映像領域までのブランキング期間中が黒レベルであることを利用する。すなわち、有効映像信号領域の前縁位置は、基準信号９を起点として最初に映像信号が立ち上がる期間までを検出することによって、容易に検出することができる。
【００５０】
ここで、有効映像信号領域の先頭データがペデスタルレベルである場合には、正確に有効映像信号領域の前縁を検出することはできない。しかし、このような場合には、有効映像信号領域の先頭データは、必ず１画素以上欠けた状態である。このため、固定表示画素を有するディスプレイ上において、本映像信号処理装置に接続された画像信号源が有するデータを全て表示させることができないという前述の問題点は生じない。
【００５１】
このように前縁を検出すると、第１および第２の前縁検出回路４および５は、対応する第１および第２のバックポーチ検出回路６および７へ当該前縁をパルス信号の形で入力する。第１および第２のバックポーチ検出回路６および７は、マルチプレクサ２から出力された信号と、第１および第２の前縁検出回路４および５によって検出された有効映像信号領域の前縁との間にあるバックポーチ期間を検出する。典型的には、第１および第２の前縁検出回路４および５は、カウンタ回路を含み、バックポーチ期間が画像信号源が有するドットクロック数の何倍であるかをカウントする。このように、第１および第２の前縁検出回路４および５は、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。
【００５２】
ここで、前述のように、有効映像信号領域の先頭データがペデスタルレベルである場合には、第１および第２の前縁検出回路４および５によって検出された有効映像信号領域の前縁は、有効映像信号領域の前縁とは必ずしも一致しない。したがって、バックポーチ期間とは、マルチプレクサ２から出力された信号の前縁を起点とし、有効映像信号領域における黒レベル以外の先頭データ位置を終点とする期間であると定義する。
【００５３】
第１および第２のバックポーチ検出回路６および７で検出されたバックポーチ期間は、比較器８へそれぞれ入力される。比較器８は、後述する判別論理に従って得られた結果に基づいて、制御信号１２を出力する。マルチプレクサ２は、制御信号１２が入力されると、１クロック遅延回路１からの出力信号または基準信号９のいずれか一方から他方へ出力信号を切り替える動作を行う。もちろん、比較器８が後述する判別論理に従って得られた結果に基づいて、制御信号１２を出力しない場合には、マルチプレクサ２は切り替え動作を行わない。
【００５４】
次に、上述の比較器８における判別動作について、図２を用いながら詳述する。図２は、基準信号９と第１および第２の前縁検出回路４および５からの出力信号との関係を示したタイムチャートである。さらに、図２（ａ）は、有効映像信号領域内の先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の第１相目から出力される場合を表す。また、図２（ｂ）は、先頭データがＡ／Ｄ変換器３の第２相目から出力される場合を表す。
【００５５】
ここで、バックポーチ期間がマルチプレクサ２から出力される信号のパルス位置を起点として、有効映像信号領域内の先頭データまでの間において検出されることは前述した。また、バックポーチ数は、バックポーチ期間におけるドット数（クロック数）をカウントして得られた値であるものとする。図２において、前縁検出回路４からの出力信号におけるバックポーチ数はＢＰ１と表し、前縁検出回路５からの出力信号におけるバックポーチ数はＢＰ２と表される。
【００５６】
図２（ａ）において、前述のように先頭データは１相目データ１０に含まれる。したがって、１相目データ１０が入力される前縁検出回路４からの出力信号において、バックポーチ数ＢＰ１は、バックポーチ数ＢＰ２に対して、必ず次式（１）のような関係にある。
ＢＰ１≦ＢＰ２  …（１）
【００５７】
なぜなら、先頭データの次の映像信号データ、すなわち２相目データ１１における最初のデータが黒レベルのデータでなければＢＰ１とＢＰ２とは一致することになり、黒レベルのデータであればＢＰ２はＢＰ１よりも必ず大きくなるからである。
【００５８】
比較器８は、上述の式（１）が成立する場合には、マルチプレクサ２へ制御信号１２を出力しない。したがって、マルチプレクサ２は、切り替え動作を行うことなくそのまま基準信号９を出力する。基準信号９が入力されると、Ａ／Ｄ変換器３は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【００５９】
一方、図２（ｂ）において、有効映像信号領域内の先頭データは２相目データ１１に含まれる。したがって、２相目データ１１が入力される前縁検出回路５からの出力信号において、バックポーチ数ＢＰ２は、バックポーチ数ＢＰ１に対して、必ず次式（２）のような関係にある。
ＢＰ１＞ＢＰ２  …（２）
【００６０】
なぜなら、先頭データは２相目データ１１に含まれるので、当然に同位相の１相目データ１０は黒データであって、バックポーチ数ＢＰ２はバックポーチ数ＢＰ１を必ず下回るからである。
【００６１】
比較器８は、上述の式（２）が成立する場合には、マルチプレクサ２が１クロック遅延回路１からの信号を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、出力信号を切り替える。具体的には、マルチプレクサ２は、１クロック遅延回路１からの信号を選択し、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とすることになるので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。なぜなら、上述のように、１相目データから有効映像信号領域内の先頭データが出力される状態であれば、比較器８は、マルチプレクサ２へ制御信号１２を出力することはなく、マルチプレクサ２が出力信号を切り替えることもないからである。したがって、前述のように本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【００６２】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。なぜなら、比較器８は前述のような判別動作を行って、マルチプレクサ２へ制御信号１２を出力するので、マルチプレクサ２が出力信号を新たに基準信号９へ切り替えるからである。
【００６３】
以上のように、本実施形態に係る映像信号処理装置は、通常では第１相目の出力データに映像データの先頭が存在しない場合であっても、１クロック位相がずれた信号を基準とすることによって、ディスプレイ上に全画素を表示させることができる。
【００６４】
なお、本実施形態に係る映像信号処理装置は、第１および第２の前縁検出回路４および５を第１および第２の後縁検出回路にそれぞれ置き換えて構成することもできる。このように構成した場合には、第１および第２のバックポーチ検出回路６および７は、バックポーチ期間に対してさらに有効映像信号期間を加えた期間を検出するように動作する。このように構成することによっても、本実施形態に係る映像信号処理装置は、同様の動作を行うことができる。
【００６５】
また、本映像信号処理装置における１クロック遅延回路１は、３クロック遅延回路や５クロック遅延回路であってもよい。すなわち、１クロック遅延回路１は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。さらに、本実施例においては、２相処理を行うＡ／Ｄ変換器を用いる場合について説明したが、４相処理や６相処理等を行うＡ／Ｄ変換器を用いたとしても、同様の動作を容易に行わせることができる。
【００６６】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る映像信号処理装置の構成を示したブロック図である。図３において、本映像信号処理装置は、前述した第１の実施形態に係る映像信号処理装置とほぼ同様の構成である。ただし、本映像信号処理装置は、図１における第２の前縁検出回路５および第２のバックポーチ検出回路７が省略され、図１における第１の前縁検出回路４が前縁検出回路４０に、第１のバックポーチ検出回路６がバックポーチ検出回路６０にそれぞれ置換され、さらに記憶部１３が設けられる点が前述した第１の実施形態に係る映像信号処理装置とは異なる。したがって、本映像信号処理装置において、第１の実施形態に係る映像信号処理装置と同じ構成部については、同一の符号を用いて説明を省略する。なお、比較器１５は、比較器８とは入力される信号が異なるので、異なる符号を付した。
【００６７】
図３において、初期状態では、マルチプレクサ２は、基準信号９を選択してそのままＡ／Ｄ変換器３へ入力する。Ａ／Ｄ変換器３は、前述のように、マルチプレクサ２から出力された信号を基準として、映像信号２４をＡ／Ｄ変換した後に２相変換を行い、１相目データ１０および２相目データ１１としてそれぞれ出力する。１相目データ１０は前縁検出回路４０へ入力される。前縁検出回路４０は、映像信号２４における有効映像信号領域の前縁を検出する。当該検出結果は、バックポーチ検出回路６０へ入力される。バックポーチ検出回路６０は、マルチプレクサ２から出力された信号（ここでは基準信号９）の前縁と、前縁検出回路４０から出力された有効映像信号領域の前縁との間にあるバックポーチ期間を検出する。検出されたバックポーチ期間は記憶部１３へ入力される。記憶部１３は当該期間を記憶し、一定のタイミングで当該期間を比較器１５へ出力し続ける。
【００６８】
比較器１５は、当該期間のみが入力されたことを検知すると、１クロック遅延回路１からの出力信号に切り替えるよう、マルチプレクサ２に対して制御信号１２を出力する。比較器１５がこのような動作を行うのは、基準信号９の前縁を始点としたバックポーチ期間を記憶部１３へ記憶させた後、さらに１クロック遅延回路１からの出力信号の前縁を始点としたバックポーチ期間を記憶部１３へ入力させるためである。
【００６９】
マルチプレクサ２は、比較器１５からの制御信号１２に従って、１クロック遅延回路１からの出力信号に切り替えて、Ａ／Ｄ変換器３へ出力する。Ａ／Ｄ変換器３は、入力された当該信号を基準として、映像信号２４をＡ／Ｄ変換した後に２相変換を行う。前縁検出回路４０は、前述と同様に、映像信号２４における有効映像信号領域の前縁を検出する。また、バックポーチ検出回路６０は、前述と同様に、バックポーチ期間を検出する。検出されたバックポーチ期間は、記憶部１３へ入力される。記憶部１３は、入力されたバックポーチ期間および記憶されたバックポーチ期間を比較器１５へ各々入力する。なお、入力されたバックポーチ期間は、記憶部１３によって一旦記憶されてもよい。
【００７０】
比較器１５は、上記の２つのバックポーチ期間が入力されたことを検知すると、後述する判別論理に従って得られた結果に基づいて、さらに制御信号１２を出力するか否かを決定する。マルチプレクサ２は、制御信号１２が入力された場合には、１クロック遅延回路１からの出力信号および基準信号９のいずれか一方から他方へ出力信号を切り替える。
【００７１】
次に、上述の比較器１５における判別動作について、図４〜図６を用いながら詳述する。図４は、基準信号９と記憶部１３からの出力信号との関係を示したタイムチャートである。図４（ａ）は、有効映像信号領域内の先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の第１相目から出力される場合を表す。図４（ｂ）は、先頭データがＡ／Ｄ変換器３の第２相目から出力される場合を表す。
【００７２】
また、図５は、有効映像信号領域内の先頭データがＡ／Ｄ変換器３の第１相目から出力される場合のデータの流れを表したタイムチャートである。図５（ａ）は、基準信号９が遅延されずにそのままＡ／Ｄ変換器３へ入力される場合を表す。図５（ｂ）は、基準信号９が１クロックだけ遅延されてＡ／Ｄ変換器３へ入力される場合を表す。
【００７３】
さらに、図６は、先頭データがＡ／Ｄ変換器３の第２相目から出力される場合のデータの流れを表したタイムチャートである。図６（ａ）は、基準信号９が遅延されずにそのままＡ／Ｄ変換器３へ入力される場合を表す。図６（ｂ）は、基準信号９が１クロックだけ遅延されてＡ／Ｄ変換器３へ入力される場合を表す。
【００７４】
ここで前述の第１の実施形態におけると同様に、本実施形態においても、バックポーチ数は、バックポーチ期間におけるドット数（クロック数）をカウントして得られた値であるものとする。図４〜図６において、基準信号９が遅延されずにそのままＡ／Ｄ変換器３へ入力される場合、記憶部１３からの出力信号におけるバックポーチ数はＭ１と表される。また、基準信号９が１クロックだけ遅延されてＡ／Ｄ変換器３へ入力される場合、記憶部１３からの出力信号におけるバックポーチ数はＭ２と表される。
【００７５】
図４（ａ）において、前縁検出回路４０からの出力信号の前縁は、基準信号９が遅延されずにそのままＡ／Ｄ変換器３へ入力される場合よりも、基準信号９が１クロックだけ遅延されてＡ／Ｄ変換器３へ入力される場合のほうが１クロック以上遅くなる。具体的には、後述するように、映像信号における先頭データの次のデータが黒レベル以外のデータ（ＯＮデータ）である場合には、基準信号９が１クロックだけ遅延されるときの前縁検出回路４０からの出力信号の前縁は、ちょうど１クロックだけ遅れ、黒レベルのデータである場合には、それよりもさらに遅れる。ただし、マルチプレクサ２からの出力信号も１クロック遅れているのであるから、バックポーチ数Ｍ１とバックポーチ数Ｍ２との関係は、次式（３）のように表すことができる。
Ｍ１≦Ｍ２  …（３）
【００７６】
上式（３）のような関係が成立することについて、さらに図５（ａ）および（ｂ）を参照しながら詳述する。図５（ａ）および（ｂ）において、ｔ１〜ｔ７は時刻を表し、矢印は、Ａ／Ｄ変換器３における２相処理を模式的に表している。また、塗りつぶされた丸形および四角形はバックポーチ内の黒レベルのデータを表し、ａ〜ｄは有効映像信号領域における映像データを表している。さらに、映像信号２４の前縁の直後に配置されている映像データａは、黒レベル以外のデータである。なぜなら、黒レベルのデータであれば、本映像信号処理装置が解決しようとするディスプレイ上に全データを表示させることができないという問題点は前述のように生じないからである。
【００７７】
図５（ａ）において、マルチプレクサ２からの出力信号の前縁のタイミングは、時刻ｔ１に一致する。したがって、Ａ／Ｄ変換器３は、時刻ｔ１から映像信号２４が入力されて２相処理を開始する。具体的には、Ａ／Ｄ変換器３は、２つのデータが入力された後、次の２つのデータが入力され終わるまで、入力済みの２つのデータを２相同時に出力する。したがって、Ａ／Ｄ変換器３は、時刻ｔ３において、塗りつぶされた丸形および四角形で表されるデータを出力し、時刻ｔ５において、映像データａおよびｂを出力する。本実施形態に係る映像信号処理装置においては、１相目データ１０のみが前縁検出回路４０へ入力されるので、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ５に一致する。したがって、Ｍ１は時刻ｔ１からｔ５までのバックポーチ数、すなわち４である。なお、映像データａは黒レベルのデータではないから、Ｍ１は映像データの配置に依存せずに決定される。
【００７８】
また、図５（ｂ）においては、基準信号９が１クロックだけ遅延されているので、マルチプレクサ２からの出力信号の前縁のタイミングは、時刻ｔ２に一致する。したがって、Ａ／Ｄ変換器３は、時刻ｔ２から映像信号２４が入力されて２相処理を開始して、時刻ｔ４において、塗りつぶされた四角形で表されるデータおよび映像データａを出力し、時刻ｔ６において、映像データｂおよびｃを出力する。本実施形態に係る映像信号処理装置においては、１相目データ１０のみが前縁検出回路４０へ入力されるので、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ６に一致する。したがって、Ｍ２は時刻ｔ２からｔ６までのバックポーチ数、すなわち４である。もっとも、映像データｂないしその後のデータが黒レベルのデータであることも考えられる。その場合は、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ６よりもさらに後になる。よって、Ｍ２は４以上となるので、必ずＭ２はＭ１に等しいか、もしくはＭ１よりも大きい数値となる。以上のようにして、上式（３）のような関係が成立することがわかる。
【００７９】
次に、図４（ｂ）において、前縁検出回路４０からの出力信号の前縁は、基準信号９が遅延されずにそのままＡ／Ｄ変換器３へ入力される場合よりも、基準信号９が１クロックだけ遅延されてＡ／Ｄ変換器３へ入力される場合のほうが必ず早くなる。なぜなら、詳しくは後述するように、２相目データ１１に含まれていた映像信号の先頭データが、１クロックだけ遅延された信号によって２相処理が行われる場合には、１相目データ１０に含まれることになるからである。したがって、バックポーチ数Ｍ１とバックポーチ数Ｍ２との関係は、次式（４）のように表すことができる。
Ｍ１＞Ｍ２  …（４）
【００８０】
上式（４）のような関係が成立することについて、さらに図６（ａ）および（ｂ）を参照しながら詳述する。図６（ａ）および（ｂ）において、ｔ１〜ｔ８は時刻を表し、矢印はＡ／Ｄ変換器３における２相処理を模式的に表している。また、塗りつぶされた丸形、四角形および三角形はバックポーチ内の黒レベルのデータを表し、ａ〜ｄは有効映像信号領域における映像データを表している。さらに、映像信号２４の前縁の直後に配置されている映像データａは、黒レベル以外のデータであることは前述した。
【００８１】
図６（ａ）において、マルチプレクサ２からの出力信号の前縁のタイミングは、時刻ｔ１に一致する。したがって、Ａ／Ｄ変換器３は、時刻ｔ１から映像信号２４が入力されて２相処理を開始し、時刻ｔ３において、塗りつぶされた丸形および四角形で表されるデータを出力し、時刻ｔ５において、塗りつぶされた三角形で表されるデータおよび映像データａを出力し、時刻ｔ７において、映像データｂおよびｃを出力する。本実施形態に係る映像信号処理装置においては、１相目データ１０のみが前縁検出回路４０へ入力されるので、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ７に一致する。したがって、Ｍ１は時刻ｔ１からｔ７までのバックポーチ数、すなわち６である。もっとも、映像データｂないしその後のデータが黒レベルのデータであることも考えられる。その場合は、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ７よりもさらに後になる。
【００８２】
また、図６（ｂ）においては、基準信号９が１クロックだけ遅延されているので、マルチプレクサ２からの出力信号の前縁のタイミングは、時刻ｔ２に一致する。したがって、Ａ／Ｄ変換器３は、時刻ｔ２から映像信号２４が入力されて２相処理を開始して、時刻ｔ４において、塗りつぶされた四角形および三角形で表されるデータを出力し、時刻ｔ６において、映像データａおよびｂを出力する。本実施形態に係る映像信号処理装置においては、１相目データ１０のみが前縁検出回路４０へ入力されるので、前縁検出回路４０からの出力信号の前縁のタイミングは、時刻ｔ６に一致する。したがって、Ｍ２は時刻ｔ２からｔ６までのバックポーチ数、すなわち４である。よって、必ずＭ２はＭ１よりも小さな数値となる。以上のようにして、上式（４）のような関係が成立することがわかる。
【００８３】
次に、比較器１５は、上述の式（３）が成立する場合には、マルチプレクサ２へさらに制御信号１２を出力する。したがって、マルチプレクサ２は、さらに切り替え動作を行って、基準信号９を出力する。基準信号９が入力されると、Ａ／Ｄ変換器３は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【００８４】
また、比較器１５は、上述の式（４）が成立する場合には、マルチプレクサ２が１クロック遅延回路１からの信号を選択すればよいので、マルチプレクサ２への制御信号１２を出力しない。マルチプレクサ２は、制御信号１２が入力されないので、引き続いて１クロック遅延回路１からの信号を選択し、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とするので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【００８５】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、第１の実施形態におけると場合と同様に、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【００８６】
以上のように、本実施形態に係る映像信号処理装置によれば、バックポーチ検出回路６０から出力されたバックポーチ期間を、各状態において記憶部１３に記憶して出力し、当該出力されたデータをもとに比較器１５で判別動作を行う構成によって、確実にディスプレイ上に全映像信号を表示させることができる。
【００８７】
また、本実施形態に係る映像信号処理装置の構成は、前述した第１の実施形態および後述する各実施形態に係る映像信号処理装置と比較して、Ａ／Ｄ変換器３から出力される２相目データ１１を検出信号として使用しない。したがって、本映像信号処理装置においては、基板配線領域等をより削減することができる。
【００８８】
なお、本実施形態においては、検出信号として１相目データ１０が用いられているが、２相目データ１１の方が用いられてもよいことはもちろんである。また、本実施形態に係る映像信号処理装置は、前縁検出回路４０を後縁検出回路に置き換えて構成することもできる。このように構成した場合には、バックポーチ検出回路６０は、バックポーチ期間に対してさらに有効映像信号期間を加えた期間を検出するように動作する。このように構成することによっても、本実施形態に係る映像信号処理装置は、同様の動作を行うことができる。
【００８９】
さらに、第１の実施形態における場合と同様に、１クロック遅延回路１は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。また、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【００９０】
（第３の実施形態）
図７は、本発明の第３の実施形態に係る映像信号処理装置の構成を示したブロック図である。図７において、本映像信号処理装置は、図３において前述した第２の実施形態に係る映像信号処理装置とほぼ同様の構成である。ただし、本映像信号処理装置は、図３におけるバックポーチ検出回路６０および記憶部１３が省略され、さらに後縁検出回路１６および有効映像期間検出回路１７が設けられる点が前述した第２の実施形態に係る映像信号処理装置とは異なる。したがって、本映像信号処理装置において、第２の実施形態に係る映像信号処理装置と同じ構成部については、同一の符号を用いて説明を省略する。なお、比較器１８は、比較器１５とは入力される信号が異なるので、異なる符号を付した。以上のように構成された本映像信号処理装置の動作について、図８および図９を用いながら以下に説明する。
【００９１】
まず、前縁検出回路４０は、Ａ／Ｄ変換器３から１相目データ１０が入力されると、マルチプレクサ２からの出力信号のパルス位置を起点として、１相目データ１０が最初に立ち上がる位置を検出する。当該検出結果は、図８に示すようなパルス信号の形で出力される。
【００９２】
一方、後縁検出回路１６は、Ａ／Ｄ変換器３から２相目データ１１が入力されると、マルチプレクサ２からの出力信号のパルス位置を起点として、２相目データ１１が最後に立ち下がる位置を検出する。当該検出結果は、図８に示すようなパルス信号の形で出力される。
【００９３】
前縁検出回路４０および後縁検出回路１６から出力された信号は、有効映像期間検出回路１７へ入力される。有効映像期間検出回路１７は、これらの信号から図８に示すような有効映像期間検出信号を回路内部において生成する。また、有効映像期間検出回路１７は、カウンタ回路を含み、上記の有効映像期間検出信号のパルス幅が画像信号源が有するドットクロック数の何倍であるかをカウントして、当該有効映像信号期間に含まれる画素数を検出する。このように、有効映像期間検出回路１７は、画像信号源が有するドットクロック数を用いることによって、正確にカウントすることができる。なお、この画素数は、Ａ／Ｄ変換器３が２相処理を行うことによって、本来の映像信号２４における有効映像期間内の画素数の１／２となる。
【００９４】
比較器１８は、有効映像期間検出回路１７によって検出された有効映像信号期間に含まれる画素数が入力される。さらに、比較器１８は、図示されない数値出力部から本映像信号処理装置に接続された画像信号源が有する水平解像度数の１／２の値が入力される。ここで、画像信号源が有する水平解像度数は、画像信号源が有する固有の水平同期信号周波数および垂直信号周波数から容易に算出することができる。比較器１８は、以上のように入力された各数値を所定の判別論理に従って得られた結果に基づいて、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２が入力されると、１クロック遅延回路１からの出力信号または基準信号９のいずれか一方から他方へ出力信号を切り替える動作を行う。もちろん、比較器１８が後述する判別論理に従って得られた結果に基づいて、制御信号１２を出力しない場合には、マルチプレクサ２は切り替え動作を行わない。
【００９５】
次に、上述の比較器１８における判別動作について、図９を用いながら詳述する。図９は、有効映像期間検出回路１７内で生成される検出信号と１相目データ１０および２相目データ１１との関係を示したタイムチャートである。図９（ａ）は、有効映像信号領域内の先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の第１相目から出力される場合を表す。図９（ｂ）は、先頭データがＡ／Ｄ変換器３の第２相目から出力される場合を表す。
【００９６】
図９において、ａ〜ｔは、Ａ／Ｄ変換器３へ入力される映像信号２４に含まれるデータである。また、説明の便宜のために、ａ〜ｔは全てＯＮであるものとする。もちろん、本実施形態においては、映像信号２４に含まれるデータが黒レベルのデータであってもよいことは言うまでもない。
【００９７】
まず、図９（ａ）に示されるように、有効映像信号領域内の先頭データ（ディスプレイ上においては左端データ）ａは、１相目データ１０に含まれるので、先頭から２番目のデータｂは、１相目データａと同位相の位置において２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【００９８】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、１相目データ１０の前縁および２相目データ１１の後縁とそれぞれ一致する。したがって、データａからデータｔまでは、有効映像期間検出回路１７内で生成される検出信号のパルス幅の範囲に収まることになる。そうすると、図９（ａ）に示されるように、有効映像期間検出回路１７によって検出された画素数と水平解像度数との間には、次式（５）のような関係が成立する。
検出された画素数＝水平解像度数／２  …（５）
【００９９】
比較器１８は、上述の式（５）が成立する場合には、マルチプレクサ２へ制御信号１２を出力しない。したがって、マルチプレクサ２は、切り替え動作を行うことなくそのまま基準信号９を出力する。基準信号９が入力されると、Ａ／Ｄ変換器３は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１００】
次に、図９（ｂ）に示されるように、有効映像信号領域内の先頭データ（ディスプレイ上においては左端データ）ａは、２相目データ１１に含まれるので、先頭から２番目のデータｂは、１相目データａの位置から１クロック遅延した位相関係となる位置で２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【０１０１】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、１相目データ１０の前縁および２相目データ１１の後縁とそれぞれ一致する。したがって、２相目データ１１における先頭のデータであるデータａは、１相目データ１０の前縁から１クロック遅延した位相関係となり、１相目データ１０における最後尾のデータであるデータｔは、２相目データ１１の後縁から１クロック遅延した位相関係となるので、それぞれ有効映像期間検出回路１７内で生成される検出信号のパルス幅の範囲には収まらないことになる。そうすると、図９（ｂ）に示されるように、有効映像期間検出回路１７によって検出された画素数と水平解像度数との間には、次式（６）のような関係が成立する。
検出された画素数＝（水平解像度数／２）−１  …（６）
【０１０２】
また、比較器１８は、上述の式（６）が成立する場合には、マルチプレクサ２が１クロック遅延回路１からの信号を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２が入力されて、出力信号を切り替える。具体的には、マルチプレクサ２は、１クロック遅延回路１からの信号を選択し、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とすることになるので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１０３】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、第１の実施形態におけると場合と同様に、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【０１０４】
以上のように、本実施形態に係る映像信号処理装置によれば、前縁検出回路４０および後縁検出回路１６において検出されたパルスが各々入力される有効映像期間検出回路１７によって有効映像期間内の画素数を検出し、当該画素数と水平解像度数の１／２の値とが比較器１８へ入力されて比較される構成によって、確実にディスプレイ上に全映像データを表示させることができる。
【０１０５】
なお、本実施形態においては、映像信号２４の有効映像信号領域内の映像データａ〜ｔが全てＯＮであるものとして説明を行ったが、本映像信号処理装置は、データａおよびｔのみがＯＮであれば上述と同様な動作を行う。また、本実施形態においては、第１の実施形態における場合と同様に、１クロック遅延回路１は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。さらに、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【０１０６】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る映像信号処理装置の構成を示したブロック図である。図１０において、本映像信号処理装置は、図７において前述した第３の実施形態に係る映像信号処理装置とほぼ同様の構成である。したがって、本映像信号処理装置における構成部は、第３の実施形態に係る映像信号処理装置と同じであるので、同一の符号を用いて説明を省略する。ただし、図７における前縁検出回路４０には１相目データ１０が入力され、後縁検出回路１６には２相目データ１１が入力されるのに対して、本映像信号処理装置においては、前縁検出回路４０には２相目データ１１が入力され、後縁検出回路１６には１相目データ１０が入力される点が異なる。そこで、このような相違点が設けられた理由について、以下に説明する。
【０１０７】
前述のように、第３の実施形態に係る映像信号処理装置は、Ａ／Ｄ変換器３に入力された映像信号２４が有する有効映像信号の両端が必ず立ち上がっている（すなわちデータがＯＮである）必要があった。例えば、図９（ａ）において、先頭データａがＯＦＦ（すなわち黒レベルのデータ）であるときには、有効映像期間検出回路１７内において生成される検出信号は、画像信号源が有する水平解像度数の１／２未満となる。したがって、比較器１８は、マルチプレクサ２の出力を切り換えるように制御信号１２を出力する。
【０１０８】
しかしながら、マルチプレクサ２の出力が切り換えられたとしても、有効映像期間検出回路１７内で生成される検出信号は、やはり画像信号源が有する水平解像度数の１／２未満となる。したがって、比較器１８は、さらにマルチプレクサ２の出力を切り換えるように制御信号１２を出力する。このように比較器１８は、結果として無限ループの動作状態に陥ってしまう。
【０１０９】
このように、第３の実施形態に係る映像信号処理装置のような構成においては、前述のように映像信号２４の両端が必ずＯＮであるという制約条件を設ける必要がある。もし、制約条件を設けない場合、前述のような無限ループ状態に陥ったか否かを検出する構成部を映像信号処理装置にさらに付加する必要があり、回路が複雑化しコストが増大する。
【０１１０】
そこで、本実施形態に係る映像信号処理装置は、図１０に示されるような前述の構成を用いることによって、第３の実施形態に係る映像信号処理装置のような構成において無限ループ状態に陥ってしまう問題点を容易に解決することができる。以下、本映像信号処理装置の動作について、図１１を用いながら説明する。
【０１１１】
図１１は、有効映像期間検出回路１７内で生成される検出信号と１相目データ１０および２相目データ１１との関係を示したタイムチャートである。図１１（ａ）は、有効映像信号領域における先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の１相目データ１０に含まれる場合を表す。図１１（ｂ）は、先頭データがＡ／Ｄ変換器３の２相目データ１１に含まれる場合を表す。
【０１１２】
図１１において、ａ〜ｔはＡ／Ｄ変換器３へ入力される映像信号２４に含まれるデータである。また、ここでは説明の便宜のために、データａ〜ｔは全てＯＮであるものとする。本実施形態において、映像信号２４に含まれるデータが黒レベルのデータを含む場合については後述する。
【０１１３】
まず、図１１（ａ）に示されるような場合には、有効映像信号領域における先頭データ（ディスプレイ上においては左端データ）ａは、１相目データ１０に含まれるので、先頭から２番目のデータｂは、１相目データａと同位相の位置において２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【０１１４】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、２相目データ１１の前縁および１相目データ１０の後縁とそれぞれ一致する。したがって、データａからデータｔまでは、有効映像期間検出回路１７内で生成される検出信号のパルス幅の範囲内に収まることになる。そうすると、図１１（ａ）に示されるように、有効映像期間検出回路１７によって検出された画素数と水平解像度数との間には、次式（７）のような関係が成立する。
検出された画素数＝水平解像度数／２  …（７）
【０１１５】
比較器１８は、上式（７）が成立する場合には、マルチプレクサ２が基準信号９を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、当該制御信号に対応する基準信号９を選択し、Ａ／Ｄ変換器３へ出力する。このように基準信号９が選択されれば、Ａ／Ｄ変換器３は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、第１の実施形態におけると場合と同様に、本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１１６】
次に、図１１（ｂ）に示されるような場合には、有効映像信号領域内の先頭データ（ディスプレイ上においては左端データ）ａは、２相目データ１１に含まれるので、先頭から２番目のデータｂは、１相目データａの位置から１クロック遅延した位相関係となる位置で２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【０１１７】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、２相目データ１１の前縁および１相目データ１０の後縁とそれぞれ一致する。したがって、２相目データ１１における先頭のデータであるデータａと、１相目データ１０における最後尾のデータであるデータｔとは、それぞれ有効映像期間検出回路１７内で生成される検出信号のパルス幅の範囲内に収まることになる。そうすると、図１１（ｂ）に示されるように、有効映像期間検出回路１７によって検出された画素数と水平解像度数との間には、次式（８）のような関係が成立する。
検出された画素数＝（水平解像度数／２）＋１  …（８）
【０１１８】
上式（８）のような関係が成立するのであるから、前述の式（７）との関係で、上式（８）を不等式に変形すれば、有効映像期間検出回路１７によって検出された画素数と水平解像度数との間には、次式（９）のような関係が成立する。
検出された画素数＞水平解像度数／２  …（９）
【０１１９】
比較器１８は、上式（９）が成立する場合には、マルチプレクサ２が１クロック遅延回路１からの信号を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、出力信号を切り替える。具体的には、マルチプレクサ２は、１クロック遅延回路１からの信号を選択して、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とすることになるので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１２０】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、第１の実施形態におけると場合と同様に、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【０１２１】
次に、図１１において、任意の画素がＯＦＦの場合について説明する。映像信号２４がディスプレイ上において必ず１画素欠落するといった状態は、前述の式（９）が成立する場合にのみ発生する。なぜなら、このような画素の欠落は、映像データの先頭ないし最後尾が黒データの場合には発生しないが、式（９）が成立するためには必ず映像データの両端がＯＮでなければならないからである。
【０１２２】
したがって、次式（１０）が成立する場合には、比較器１８は、マルチプレクサ２の出力状態を保持して、そのままＡ／Ｄ変換器３に入力する。
検出された画素数≦水平解像度数／２  …（１０）
【０１２３】
また、前述の式（９）が成立する場合には、比較器１８は、制御信号１２を出力してマルチプレクサ２の出力を切り換える。このような比較器１８の動作によって、本映像信号処理装置は、常にディスプレイ上に画素欠落の無い映像を映出させることができる。
【０１２４】
以上のように、本映像信号処理装置は、前縁検出回路４０および後縁検出回路１６において検出された検出パルスが各々入力される有効映像期間検出回路１７が検出した画素数と、本映像信号処理装置に接続された画像信号源の水平解像度数の１／２の値とを各々比較器１８へ入力し判別動作を行う構成によって、確実にディスプレイ上に全映像信号を表示させることができる。
【０１２５】
なお、本実施形態においては、第１の実施形態における場合と同様に、１クロック遅延回路１は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。さらに、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【０１２６】
（第５の実施形態）
図１２は、本発明の第５の実施形態に係る映像信号処理装置の構成を示したブロック図である。図１２において、本映像信号処理装置は、図７において前述した第３の実施形態に係る映像信号処理装置とほぼ同様の構成である。ただし、本映像信号処理装置は、図７における前縁検出回路４０と後縁検出回路１６と有効映像期間検出回路１７とは、それぞれ本映像信号処理装置における第１の前縁検出回路４と第１の後縁検出回路１６と第１の有効映像期間検出回路２０とに置換され、さらに第２の前縁検出回路５と第２の後縁検出回路２１と第２の有効映像期間検出回路２２とが設けられる点が前述した第３の実施形態に係る映像信号処理装置とは異なる。したがって、本映像信号処理装置において、第３の実施形態に係る映像信号処理装置と同じ構成部については、同一の符号を用いて説明を省略する。なお、比較器２３は、比較器１８とは入力される信号が異なるので、異なる符号を付した。
【０１２７】
また、本映像信号処理装置は、各前縁検出回路と各後縁検出回路と各有効映像期間検出回路へ入力される信号に注目すれば、図７において前述した第３の実施形態に係る映像信号処理装置と、図１０において前述した第４の実施形態に係る映像信号処理装置とを組み合わせた構成であるとも言える。以下に詳述する。
【０１２８】
第３および第４の実施形態に係る映像信号処理装置は、前述のように画像信号源の水平解像度数を検出する必要がある。この画像信号源の水平解像度数は、一般的には、各画像信号源が有する水平同期信号周波数および垂直同期信号周波数を検出することにより予測することができる。しかしながら、現在の市場においては、各画像信号源が有する水平同期信号周波数および垂直同期信号周波数から水平解像度数を予測することができないような画像信号源も存在する。
【０１２９】
したがって、ディスプレイをこのような画像信号源に対応させようとする場合には、そのような画像信号源を認識するための新たな装置構成が必要となる。また、対応させようとする画像信号源の種類が増加すると、これに対応して前述の新たな装置構成の規模が増加し、結果として、装置全体の回路規模が増大するという問題が生じる。
【０１３０】
そこで、本実施形態に係る映像信号処理装置は、図１２に示すような構成によって、上述の問題点を容易に解決することができる。以下、本映像信号処理装置の動作について、図１３を用いながら説明する。
【０１３１】
図１３は、有効映像期間検出回路２０および２２内で生成される各検出信号と１相目データ１０および２相目データ１１との関係を示したタイムチャートである。図１３（ａ）は、有効映像信号領域における先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の１相目データ１０に含まれる場合を表す。図１３（ｂ）は、先頭データがＡ／Ｄ変換器３の２相目データ１１に含まれる場合を表す。
【０１３２】
図１３において、ａ〜ｔはＡ／Ｄ変換器３へ入力される映像信号２４に含まれるデータである。また、ここでは説明の便宜のために、データａ〜ｔは全てＯＮであるものとする。
【０１３３】
まず、図１３（ａ）に示されるように、有効映像信号領域における先頭データ（ディスプレイ上においては左端データ）ａは、１相目データ１０に含まれるので、先頭から２番目のデータｂは、１相目データａと同位相の位置において２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【０１３４】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、１相目データ１０の前縁および２相目データ１１の後縁とそれぞれ一致する。これは、第３の実施形態に係る映像信号処理回路の動作と同じである。すなわち、前述した図９（ａ）の場合と同じである。さらに、有効映像期間検出回路２２内で生成される検出信号の前縁および後縁は、２相目データ１１の前縁および１相目データ１０の後縁とそれぞれ一致する。これは、第４の実施形態に係る映像信号処理回路の動作と同じである。すなわち、前述した図１１（ａ）の場合と同じである。
【０１３５】
そうすると、図１３（ａ）に示されるように、有効映像期間検出回路１７内において生成された検出信号のパルス幅ＰＷ１と、有効映像期間検出回路２２内において生成された検出信号のパルス幅ＰＷ２との間には、次式（１１）のような関係が成立する。
ＰＷ１＝ＰＷ２  …（１１）
【０１３６】
比較器２３は、上式（１１）が成立する場合には、マルチプレクサ２が基準信号９を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、当該制御信号に対応する基準信号９を選択し、Ａ／Ｄ変換器３へ出力する。このように基準信号９が選択されれば、Ａ／Ｄ変換器３は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、第１の実施形態におけると場合と同様に、本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１３７】
次に、図１３（ｂ）に示されるように、有効映像信号領域内の先頭データ（ディスプレイ上においては左端データ）ａは、２相目データ１１に含まれるので、先頭から２番目のデータｂは、１相目データａの位置から１クロック遅延した位相関係となる位置で２相目データ１１に含まれる。このようにして、Ａ／Ｄ変換器３は、データａからデータｔまでの２０個のデータを２相処理する。
【０１３８】
また、有効映像期間検出回路１７内で生成される検出信号の前縁および後縁は、１相目データ１０の前縁および２相目データ１１の後縁とそれぞれ一致する。これは、第３の実施形態に係る映像信号処理回路の動作と同じである。すなわち、前述した図６−１（ｂ）の場合と同じである。さらに、有効映像期間検出回路２２内で生成される検出信号の前縁および後縁は、２相目データ１１の前縁および１相目データ１０の後縁とそれぞれ一致する。これは、第４の実施形態に係る映像信号処理回路の動作と同じである。すなわち、前述した図１１（ｂ）の場合と同じである。
【０１３９】
そうすると、図１３（ｂ）に示されるように、有効映像期間検出回路１７内において生成された検出信号のパルス幅ＰＷ１と、有効映像期間検出回路２２内において生成された検出信号のパルス幅ＰＷ２との間には、次式（１２）のような関係が成立する。
ＰＷ１＜ＰＷ２  …（１２）
【０１４０】
比較器２３は、上式（１２）が成立する場合には、マルチプレクサ２が１クロック遅延回路１からの信号を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、出力信号を切り替える。具体的には、マルチプレクサ２は、１クロック遅延回路１からの信号を選択し、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とすることになるので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、第１の実施形態におけると場合と同様に、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１４１】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、第１の実施形態におけると場合と同様に、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【０１４２】
次に、図１３（ａ）において、映像データａおよびｔのみがＯＦＦである場合について説明する。このような場合には、１相目データ１０に先頭のデータが含まれておらず、２相目データ１１に映像データの最後尾データが含まれていない状態、すなわち、図１１（ｂ）の状態と同じになる。したがって、前述の式（１２）が成立して、比較器２３は、マルチプレクサ２が１クロック遅延回路１からの信号を選択するように、マルチプレクサ２へ制御信号１２を出力する。マルチプレクサ２は、制御信号１２を入力されて、出力信号を切り替える。具体的には、マルチプレクサ２は、１クロック遅延回路１からの信号を選択し、Ａ／Ｄ変換器３へ出力する。１クロック遅延回路１からの信号が選択されれば、Ａ／Ｄ変換器３は、１クロック位相がずれた信号を基準とすることになるので、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【０１４３】
この時、映像信号２４における先頭データａは、２相目データ１１に含まれることになる。そのために、前述のような理想的な状態が得られないようにもみえる。しかし、映像データａおよびｔは黒のデータであるため、もともと画素が欠落しており、そのままディスプレイに表示しても前述のような問題は生じない。また、図１１（ｂ）において、映像データａおよびｔのみがＯＦＦである場合についても、同様に説明することができる。
【０１４４】
さらに、図１３（ａ）において、映像データａおよびｔ以外の任意の画素がＯＦＦの場合について説明する。このとき、映像データｂまたはｓが黒のデータであるときには、ＰＷ１はＰＷ２よりも大きくなる。したがって、次式（１３）が成立する場合には、比較器２３は、マルチプレクサ２の出力状態を保持して、そのままＡ／Ｄ変換器３に入力する。
ＰＷ１≧ＰＷ２  …（１３）
【０１４５】
また、図１３（ｂ）において、映像データａおよびｔ以外の任意の画素がＯＦＦの場合は、上述の式（１２）と同様である。
【０１４６】
以上より、前述の式（１３）が成立する場合には、比較器２３は、マルチプレクサ２に対する制御信号１２を出力しないで、マルチプレクサ２における出力信号の状態を保持する。また、前述の式（１２）が成立する場合には、比較器２３は、マルチプレクサ２に対する制御信号１２を出力して、マルチプレクサ２から出力される信号を切り替える。このような動作によって、本映像信号処理装置は、常にディスプレイ上に画素欠落の無い映像を映出することができる。
【０１４７】
なお、本実施形態においては、第１の実施形態における場合と同様に、１クロック遅延回路１は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。さらに、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【０１４８】
以上のように、本実施形態に係る映像信号処理装置の構成によれば、画像信号源の水平解像度数を検出することなく、確実にディスプレイ上に全映像信号を表示させることが可能となる。
【０１４９】
（第６の実施形態）
図１４は、本発明の第６の実施形態に係る映像信号処理装置の構成を示したブロック図である。図１４において、本映像信号処理装置は、図１において前述した第１の実施形態に係る映像信号処理装置とほぼ同様の構成である。ただし、本映像信号処理装置は、図１におけるマルチプレクサ２と１クロック遅延回路１とが省略されてマルチプレクサ２６および２７と１クロック遅延回路２５とが新たに設けられ、さらに信号の入出力関係が変更されている点が前述した第１の実施形態に係る映像信号処理装置とは異なる。したがって、本映像信号処理装置において、第１の実施形態に係る映像信号処理装置と同じ構成部については、同一の符号を用いて説明を省略する。
【０１５０】
また、本映像信号処理装置は、前述した第１ないし第５の実施形態に係る映像信号処理装置と比較すれば、１クロック遅延回路２５が設けられる位置に特徴を有する。以下、その特徴が設けられた理由について説明する。
【０１５１】
第１ないし第５の実施形態に係る映像信号処理装置は、マルチプレクサ２から出力されるパルスの位相を映像信号２４に対して変更する動作を行うことによって、確実にディスプレイ上に全映像信号を表示させることができる。しかしながら、これらの映像信号処理装置に含まれる１クロック遅延回路１は、画像信号源からの信号を１画素分だけ遅延させる回路である。したがって、特に超高解像度の画像信号源に対応させようとした場合、この１クロック遅延回路１は、非常に高速な素子によって構成しなければならないので、そのコストがアップし、消費電力が増大するといった問題点が生じる。
【０１５２】
そこで、本映像信号処理装置は、図１４に示されるような構成が用いられることによって、上記の問題点を容易に解決することができる。すなわち、図１４において、１クロック遅延回路２５は、２相目データ１１が入力されて、２相処理における１クロック分（言い換えれば、画像信号源における本来の２クロック分）を遅延させる。したがって、１クロック遅延回路２５は、特別に高速な素子によって構成されることなく、超高解像度の画像信号源に対応することができる。
【０１５３】
次に、本映像信号処理装置において、マルチプレクサ２６は、１相目データ１０と、２相目データ１１が入力される１クロック遅延回路２５が出力する信号、すなわち１クロック遅延された２相目データ１１とが入力される。また、マルチプレクサ２７は、１相目データ１０と２相目データ１１とが入力される。本映像信号処理装置の起動時には、マルチプレクサ２６は１相目データ１０を選択して出力し、マルチプレクサ２７は２相目データ１１を選択して出力する。その後、比較器８からの制御信号１２が入力されると、マルチプレクサ２６は１クロック遅延された２相目データ１１を選択するように切り替えて出力し、マルチプレクサ２７は１相目データ１０を選択するように切り替えて出力する。
【０１５４】
以上のように構成された本実施形態に係る映像信号処理装置の動作について、以下、第１の実施形態に係る映像信号処理装置と比較しつつ、図１５を用いながら説明する。
【０１５５】
図１５は、１相目データ１０および２相目データ１１と、マルチプレクサ２６からの出力信号２８およびマルチプレクサ２７からの出力信号２９との関係を示した模式図である。図１５において、ａ〜ｔはＡ／Ｄ変換器３へ入力される映像信号２４に含まれるデータである。図１５（ａ）は、有効映像信号領域における先頭データ（ディスプレイ上においては左端のデータ）が、Ａ／Ｄ変換器３の１相目データ１０に含まれる場合を表す。図１５（ｂ）は、先頭データがＡ／Ｄ変換器３の２相目データ１１に含まれる場合を表す。
【０１５６】
まず、図１５（ａ）に示されるような場合、比較器８は第１の実施形態に係る映像信号処理装置と同様に動作する。すなわち、前述のように、上述の式（１）が成立する場合には、比較器８はマルチプレクサへ制御信号１２を出力しない。したがって、マルチプレクサ２６および２７は、切り替え動作を行うことなく前述のように、Ａ／Ｄ変換器３から出力される１相目データ１０および２相目データ１１をそれぞれ選択して出力する。そうすれば、本映像信号処理装置は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１５７】
次に、図１５（ｂ）に示されるような場合も同様に、比較器８は第１の実施形態に係る映像信号処理装置と同様に動作する。すなわち、前述のように、上述の式（２）が成立する場合には、比較器８はマルチプレクサへ制御信号１２を出力する。したがって、マルチプレクサ２６および２７は、制御信号１２が入力されて、前述のような切り替え動作を行う。すなわち、マルチプレクサ２７は１クロック遅延された２相目データ１１を選択するように切り替えて出力し、マルチプレクサ２６は１相目データ１０を選択するように切り替えて出力する。そうすれば、本映像信号処理装置は、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。したがって、本映像信号処理回路は、一旦１相目データから常に先頭データが出力される状態を保持することができるようになれば、基本的にはその後に動作させる必要がない。
【０１５８】
もっとも、本映像信号処理回路を動作させた状態で、さらに２相目データから有効映像信号領域内の先頭データが出力される状態になったとしても、第１の実施形態におけると場合と同様に、１相目データから常に有効映像信号領域内の先頭データが出力される状態を保持することができる。
【０１５９】
以上のように、本実施形態に係る映像信号処理装置は、画像信号源の高解像度化にも容易に対応することができ、確実にディスプレイ上に全映像信号を表示させることができる。
【０１６０】
なお、本実施形態に係る映像信号処理装置は、第１および第２の前縁検出回路４および５を第１および第２の後縁検出回路にそれぞれ置き換えて構成することもできる。このように構成した場合には、第１および第２のバックポーチ検出回路６および７は、バックポーチ期間に対してさらに有効映像信号期間を加えた期間を検出するように動作する。このように構成することによっても、本実施形態に係る映像信号処理装置は、同様の動作を行うことができる。
【０１６１】
また、本実施形態に係る映像信号処理装置は、説明の便宜のために第１の実施形態に係る映像信号処理装置を変形して構成した。しかし、本実施形態に係る映像信号処理装置は、前述の第２ないし第５の実施形態に係る映像信号処理装置を変形して構成することもできる。すなわち、前述の第２ないし第５の実施形態に係る映像信号処理装置に含まれるマルチプレクサ２を制御する制御信号１２は、本映像信号処理装置に含まれるマルチプレクサ２６および２７に対する制御信号として用いることができる。このように構成することによって、本実施形態に係る映像信号処理装置は、第２ないし第５の実施形態に係る映像信号処理装置を変形して容易に実現することができる。
【０１６２】
さらに、本実施形態においては、前述の各実施形態における場合と同様に、１クロック遅延回路２５は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。また同様に、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【０１６３】
（第７の実施形態）
図１６は、本発明の第７の実施形態に係る映像信号処理装置の構成を示したブロック図である。図１６において、本映像信号処理装置は、図１において前述した第１の実施形態に係る映像信号処理装置とほぼ同様の構成である。ただし、本映像信号処理装置は、第１および第２の最小値保持回路３０および３１が新たに設けられる点が前述した第１の実施形態に係る映像信号処理装置とは異なる。したがって、本映像信号処理装置において、第１の実施形態に係る映像信号処理装置と同じ構成部については、同一の符号を用いて説明を省略する。以下に、第１および第２の最小値保持回路３０および３１が新たに設けられた理由について説明する。
【０１６４】
第１の実施形態に係る映像信号処理装置は、第１および第２のバックポーチ検出回路６および７から出力されたバックポーチ期間を比較器８へ入力する構成によって、確実にディスプレイ上に全映像信号を表示させる。このような構成によれば、静止画像のように映像信号２４における任意のラインを抽出して動作させることが可能な場合は問題が発生しない。しかし、映像信号２４が動画像の場合には、バックポーチ期間が常に変化することになる。そうすると、画像上の各ラインの位相が頻繁にずれてしまうために、その点に着目すれば、映像信号処理装置は、正常に動作しないという問題点が生じる。
【０１６５】
そこで、本実施形態に係る映像信号処理装置は、図１６に示されるように、第１のバックポーチ検出回路６において検出されたバックポーチ期間が入力されて、その最小値を検出する第１の最小値保持回路３０と、第２のバックポーチ検出回路７において検出されたバックポーチ期間が入力されて、その最小値を検出する第２の最小値保持回路３１とが用いられることによって、上述のような問題点を容易に解消することができる。以下、本映像信号処理装置の動作を図１６を用いながら説明する。
【０１６６】
図１６において、第１および第２の最小値保持回路３０および３１は、対応するバックポーチ検出回路６および７から続けて出力されるバックポーチ期間のうち、その最小値を検出する回路である。第１および第２の最小値保持回路３０および３１は、典型的には、最小値を記憶し、入力されたバックポーチ期間と記憶された最小値とを比較して最小値を更新するように動作する。
【０１６７】
この第１および第２の最小値保持回路３０および３１によって、本映像信号処理装置は、映像信号２４が有するバックポーチ期間を、最小値を用いることによって固定的に認識することができる。このことによって、本映像信号処理装置は、動画像においても安定した検出を行って動作することができる。また、この第１および第２の最小値保持回路３０および３１によって、リアルタイムにバックポーチ期間を検出することができるので、本映像信号処理装置は、画像信号源の映像信号の種類に関わりなく、ディスプレイ上に映像信号２４の全画素を表示することができる。
【０１６８】
以上のように、本実施形態に係る映像信号処理装置は、画像信号源の映像信号が動画像の場合においても容易に対応することができ、確実にディスプレイ上に全映像信号を表示させることができる。
【０１６９】
なお、本実施形態に係る映像信号処理装置は、説明の便宜のために第１の実施形態に係る映像信号処理装置に第１および第２の最小値保持回路３０および３１を設けた。しかし、本実施形態に係る映像信号処理装置は、第１および第２の最小値保持回路３０および３１を第１および第２の最大値保持回路に、第１および第２の前縁検出回路４および５を第１および第２の後縁検出回路にそれぞれ置き換えて構成することもできる。このように構成した場合には、第１および第２のバックポーチ検出回路６および７は、バックポーチ期間に対してさらに有効映像信号期間を加えた期間を検出するように動作する。このように構成することによっても、本実施形態に係る映像信号処理装置は、同様の動作を行うことができる。
【０１７０】
また、本実施形態においては、前述の各実施形態における場合と同様に、１クロック遅延回路２５は、基準信号９を奇数クロックだけ遅延させる回路であればどのような回路であってもよい。さらに、Ａ／Ｄ変換器３は、４相処理や６相処理等を行うＡ／Ｄ変換器であっても、容易に同様の動作を行わせることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図２】本発明の第１の実施形態に係る映像信号処理装置の動作説明図である。
【図３】本発明の第２の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図４】本発明の第２の実施形態に係る映像信号処理装置の動作説明図である。
【図５】有効映像信号領域内の先頭データがＡ／Ｄ変換器３の第１相目から出力される場合のデータの流れを表した図である。
【図６】先頭データがＡ／Ｄ変換器３の第２相目から出力される場合のデータの流れを表した図である。
【図７】本発明の第３の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図８】本発明の第３の実施形態に係る映像信号処理装置の動作説明図である。
【図９】有効映像期間検出回路１７内で生成される検出信号と１相目データ１０および２相目データ１１との関係を示した図である。
【図１０】本発明の第４の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図１１】本発明の第４の実施形態に係る映像信号処理装置の動作説明図である。
【図１２】本発明の第５の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図１３】本発明の第５の実施形態に係る映像信号処理装置の動作説明図である。
【図１４】本発明の第６の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図１５】本発明の第６の実施形態に係る映像信号処理装置の動作説明図である。
【図１６】本発明の第７の実施形態に係る映像信号処理装置の構成を示したブロック図である。
【図１７】従来における映像信号処理装置の構成を示したブロック図である。
【図１８】２相処理を行うＡ／Ｄ変換器の動作説明図である。
【図１９】映像データの先頭がＡ／Ｄ変換器から１相目のデータとして出力される場合の、従来における映像信号処理装置の動作説明図である。
【図２０】映像データの先頭がＡ／Ｄ変換器から２相目のデータとして出力される場合の、従来における映像信号処理装置の動作説明図である。
【符号の説明】
１  １クロック遅延回路
２  マルチプレクサ
３  Ａ／Ｄ変換器
４  第１の前縁検出回路
５  第２の前縁検出回路
６  第１のバックポーチ検出回路
７  第２のバックポーチ検出回路
８  比較器
９  基準信号
１０  １相目データ
１１  ２相目データ
１２  制御信号
１３  記憶部
１５  比較器
１６  後縁検出回路
１７  有効映像期間検出回路
１８  比較器
２０  第１の有効映像期間検出回路
２１  第２の後縁検出回路
２２  第１の有効映像期間検出回路
２３  比較器
２４  映像信号
２５  １クロック遅延回路
２６  第１のマルチプレクサ
２７  第２のマルチプレクサ
３０  第１の最小値保持回路
３１  第２の最小値保持回路
４０  前縁検出回路
６０  バックポーチ回路
１６０  第１の後縁検出回路
【図１】
0003575677.tif 000002
【図２】
0003575677.tif 000003
【図３】
0003575677.tif 000004
【図４】
0003575677.tif 000005
【図５】
0003575677.tif 000006
【図６】
0003575677.tif 000007
【図７】
0003575677.tif 000008
【図８】
0003575677.tif 000009
【図９】
0003575677.tif 000010
【図１０】
0003575677.tif 000011
【図１１】
0003575677.tif 000012
【図１２】
0003575677.tif 000013
【図１３】
0003575677.tif 000014
【図１４】
0003575677.tif 000015
【図１５】
0003575677.tif 000016
【図１６】
0003575677.tif 000017
【図１７】
0003575677.tif 000018
【図１８】
0003575677.tif 000019
【図１９】
0003575677.tif 000020
【図２０】
0003575677.tif 000021