(57)【特許請求の範囲】
【請求項１】
アクチュエータへ給電して駆動するために、電界効果トランジスタをＰＷＭ波でオン／オフし、第１の電圧維持回路が、前記ＰＷＭ波に従って前記電界効果トランジスタをオンさせるために必要なゲート電圧を維持するアクチュエータ駆動回路において、
コンデンサを有し、前記第１の電圧維持回路を補完して、前記電界効果トランジスタをオンさせるために必要なゲート電圧を、前記コンデンサを充放電させることにより維持する第２の電圧維持回路と、前記コンデンサを充放電させるための信号を出力する発振回路とを備えることを特徴とするアクチュエータ駆動回路。
【請求項２】
第１の電圧維持回路はブートストラップ回路及びチャージポンプ回路の何れかであり、第２の電圧維持回路はチャージポンプ回路である請求項１記載のアクチュエータ駆動回路。
【請求項３】
ブリッジ接続された電界効果トランジスタを橋絡するようにアクチュエータを接続し、前記電界効果トランジスタの内の電源側に設けられた電界効果トランジスタそれぞれに、ＰＷＭ波に従ってオンさせるために必要なゲート電圧を維持するブートストラップ回路を備えて、前記アクチュエータを介して直列接続された前記電界効果トランジスタの内の１対を前記ＰＷＭ波により選択的にオンさせるアクチュエータ駆動回路において、
前記電源側に設けられた電界効果トランジスタそれぞれに付加され、それをオンさせるために必要なゲート電圧を、それぞれの前記ブートストラップ回路を補完して維持するチャージポンプ回路と、該チャージポンプ回路を作動させる発振回路とを備えることを特徴とするアクチュエータ駆動回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、モータ等のアクチュエータを電界効果トランジスタによりＰＷＭ駆動するアクチュエータ駆動回路の改良に関するものである。
【０００２】
【従来の技術】
図４は、電動パワーステアリング装置に使用される従来のアクチュエータ駆動回路の１例の概略構成を示した回路図である。アクチュエータ駆動回路は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果トランジスタ）Ｔ１  〜Ｔ４  の、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ２  の接続点とＮチャネル形ＦＥＴ  Ｔ３  ，Ｔ４  の接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴ  Ｔ１  〜Ｔ４  の各ゲートは、それぞれ抵抗Ｒ１  〜Ｒ４  を通じて電源電圧Ｖｃｃが与えられると共に、それぞれＮＰＮトランジスタＴｒ１  〜Ｔｒ４  のコレクタに接続されている。ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  の各エミッタは接地されている。
【０００３】
ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  は、ＰＷＭ（パルス幅変調）波発生回路（図示せず）からのＰＷＭ波信号を各ベースへ与えられて、それぞれオン／オフされる。ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  がオンされるときはそのコレクタにゲートが接続されたＮチャネル形ＦＥＴをそれぞれオフにし、オフされるときはオンにする。
ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  の各ベースは、モータＭを介してそれぞれ直列接続の関係になる２対のＮチャネル形ＦＥＴ  Ｔ１  ：Ｔ４  ，Ｔ３  ：Ｔ２  が、図５に示すように相補の関係で駆動されるように、それぞれＰＷＭ波信号を与えられる。
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴ  Ｔ１  ，Ｔ３  は、各ドレインに電源電圧Ｖｃｃが与えられ、接地側のＮチャネル形ＦＥＴ  Ｔ２  ，Ｔ４  は、各ソースが接地されている。
【０００４】
このようなアクチュエータ駆動回路では、例えば、図４に示すように、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ４  がオン、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオフになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴ  Ｔ１  のゲート電圧ＶＧ  ≒Ｖｃｃ、ソース電圧ＶＳ  ≒Ｖｃｃとなり、ゲート・ソース間電圧ＶＧＳが０Ｖに近くなって、Ｎチャネル形ＦＥＴ  Ｔ１  のオン抵抗が増大し、ＦＥＴの熱破壊を起こすことがある。
そのため、従来は、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ３  がそれぞれオンのときに、オン抵抗が増大しないゲート・ソース間電圧ＶＧＳを維持できるように、図６に示すように、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ３  にそれぞれブートストラップ回路を付加している。
【０００５】
Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたブートストラップ回路は、抵抗Ｒ１  と電源電圧Ｖｃｃとの間に順方向のダイオードＤ１  が接続され、抵抗Ｒ１  及びダイオードＤ１  の接続点とＮチャネル形ＦＥＴ  Ｔ１  のソースとの間にコンデンサＣ１  が接続された構成である。
Ｎチャネル形ＦＥＴ  Ｔ３  に付加されたブートストラップ回路は、同様に、抵抗Ｒ３  と電源電圧Ｖｃｃとの間に順方向のダイオードＤ３  が接続され、抵抗Ｒ３  及びダイオードＤ３  の接続点とＮチャネル形ＦＥＴ  Ｔ３  のソースとの間にコンデンサＣ３  が接続された構成である。
【０００６】
Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたブートストラップ回路は、例えば、図６に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオン、Ｎチャネル形ＦＥＴＴ１  ，Ｔ４  がオフになり、モータ電流が実線のように流れるとき、電源電圧Ｖｃｃ、ダイオードＤ１  、コンデンサＣ１  、Ｎチャネル形ＦＥＴ  Ｔ１  のソース（≒０Ｖ）の破線に示す経路で、コンデンサＣ１  が充電され、コンデンサＣ１  の両端子間電圧は略Ｖｃｃになる。
【０００７】
次に、図７に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオフ、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ４  がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース、コンデンサＣ１  、抵抗Ｒ１  、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１  はオフである）、コンデンサＣ１  の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース電圧ＶＳ  ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートには略２Ｖｃｃの電圧が印加され、オン抵抗が増大しないゲート・ソース間電圧ＶＧＳが維持される。
Ｎチャネル形ＦＥＴ  Ｔ３  に付加されたブートストラップ回路の動作も同様である。
【０００８】
【発明が解決しようとする課題】
ところが、ＰＷＭ波のデューティ比が１００％（又は０％）のときは、オンになるＮチャネル形ＦＥＴ側のブートストラップ回路は、コンデンサが充電される時間が無くなり、時間が経過するに従い、Ｎチャネル形ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等により、コンデンサが放電し、ゲート・ソース間電圧ＶＧＳが低下して、オン抵抗が増大する。
そのため、従来は、ＰＷＭ波のデューティ比が１００％及び１００％近くにならないようにするためのデューティ比範囲制限回路を設けてデューティ比の範囲を制限しており、それだけアクチュエータの最大出力が制限される問題があった。
本発明は、上述の事情に鑑みてなされたものであり、ＰＷＭ波のデューティ比の範囲を制限する必要がなく、従って、デューティ比制限回路が不要なアクチュエータ駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１発明に係るアクチュエータ駆動回路は、アクチュエータへ給電して駆動するために、電界効果トランジスタをＰＷＭ波でオン／オフし、第１の電圧維持回路が、前記ＰＷＭ波に従って前記電界効果トランジスタをオンさせるために必要なゲート電圧を維持するアクチュエータ駆動回路において、コンデンサを有し、前記第１の電圧維持回路を補完して、前記電界効果トランジスタをオンさせるために必要なゲート電圧を、前記コンデンサを充放電させることにより維持する第２の電圧維持回路と、前記コンデンサを充放電させるための信号を出力する発振回路とを備えることを特徴とする。
【００１０】
第２発明に係るアクチュエータ駆動回路は、第１の電圧維持回路はブートストラップ回路及びチャージポンプ回路の何れかであり、第２の電圧維持回路はチャージポンプ回路であることを特徴とする。
【００１１】
第３発明に係るアクチュエータ駆動回路は、ブリッジ接続された電界効果トランジスタを橋絡するようにアクチュエータを接続し、前記電界効果トランジスタの内の電源側に設けられた電界効果トランジスタそれぞれに、ＰＷＭ波に従ってオンさせるために必要なゲート電圧を維持するブートストラップ回路を備えて、前記アクチュエータを介して直列接続された前記電界効果トランジスタの内の１対を前記ＰＷＭ波により選択的にオンさせるアクチュエータ駆動回路において、前記電源側に設けられた電界効果トランジスタそれぞれに付加され、それをオンさせるために必要なゲート電圧を、それぞれの前記ブートストラップ回路を補完して維持するチャージポンプ回路と、該チャージポンプ回路を作動させる発振回路とを備えることを特徴とする。
【００１２】
【作用】
本発明の第１発明に係るアクチュエータ駆動回路では、第２の電圧維持回路は、第１の電圧維持回路を補完して、電界効果トランジスタをオンさせるために必要なゲート電圧を、発振回路が出力する信号でコンデンサを充放電させることにより維持する。これにより、電界効果トランジスタをＰＷＭ波に従ってオンさせるために必要なゲート電圧を、ＰＷＭ波のデューティ比に関係なく維持することができる。
【００１３】
第２発明に係るアクチュエータ駆動回路では、ブートストラップ回路及びチャージポンプ回路の何れかが、従来と同様にＰＷＭ波に従って電界効果トランジスタをオンさせるために必要なゲート電圧を維持し、チャージポンプ回路が、ＰＷＭ波のデューティ比に関係なく、電界効果トランジスタをオンさせるために必要なゲート電圧を維持する。
【００１４】
第３発明に係るアクチュエータ駆動回路では、電源側に設けられた電界効果トランジスタそれぞれに付加されたチャージポンプ回路が、発振回路により作動されて、それぞれの電界効果トランジスタをオンさせるために必要なゲート電圧を維持する。これにより、電源側に設けられた電界効果トランジスタをＰＷＭ波に従ってオンさせるために必要なゲート電圧を、ＰＷＭ波のデューティ比に関係なく維持する。
【００１５】
【実施例】
以下に、本発明をその実施例を示す図面を参照しながら説明する。
図１は、本発明に係るアクチュエータ駆動回路の１実施例の概略構成を示した回路図であり、電動パワーステアリング装置に使用する例である。このアクチュエータ駆動回路は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果トランジスタ）Ｔ１  〜Ｔ４  の、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ２  の接続点とＮチャネル形ＦＥＴ  Ｔ３  ，Ｔ４  の接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴ  Ｔ１  〜Ｔ４  の各ゲートは、それぞれＮＰＮトランジスタＴｒ１  〜Ｔｒ４  のコレクタに接続されている。ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  の各エミッタは接地されている。Ｎチャネル形ＦＥＴ  Ｔ２  ，Ｔ４  の各ゲートは、それぞれ抵抗Ｒ２  ，Ｒ４  を通じて電源電圧Ｖｃｃが与えられている。
【００１６】
ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  は、ＰＷＭ（パルス幅変調）波発生回路（図示せず）からのＰＷＭ波信号を各ベースへ与えられて、それぞれオン／オフされる。ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  がオンされるときはそのコレクタにゲートが接続されたＮチャネル形ＦＥＴをそれぞれオフにし、オフされるときはオンにする。
ＮＰＮトランジスタＴｒ１  〜Ｔｒ４  の各ベースは、モータＭを介してそれぞれ直列接続の関係になる２対のＮチャネル形ＦＥＴ  Ｔ１  ：Ｔ４  ，Ｔ３  ：Ｔ２  が、図５に示すように相補の関係で駆動されるように、それぞれＰＷＭ波信号を与えられる。
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴ  Ｔ１  ，Ｔ３  は、各ドレインに電源電圧Ｖｃｃが与えられ、接地側のＮチャネル形ＦＥＴ  Ｔ２  ，Ｔ４  は、各ソースが接地されている。
【００１７】
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴ  Ｔ１  ，Ｔ３  には、それぞれブートストラップ回路（第１の電圧維持回路）及びチャージポンプ回路（第２の電圧維持回路）が付加され、Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたブートストラップ回路は、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートに一方が接続された抵抗Ｒ１  の他方にダイオードＤ１  のカソードが接続され、抵抗Ｒ１  及びダイオードＤ１  の接続点とＮチャネル形ＦＥＴ  Ｔ１  のソースとの間にコンデンサＣ１  が接続された構成である。
Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたチャージポンプ回路は、ダイオードＤ１  のアノードと電源電圧Ｖｃｃとの間に順方向のダイオードＤ７  が接続され、ダイオードＤ１  ，Ｄ７  の接続点と、抵抗Ｒ５  を介したＮチャネル形ＦＥＴ  Ｔ１  のソースとの間に、コンデンサＣ２  が接続されている。コンデンサＣ２  と抵抗Ｒ５  との接続点には、ダイオードＤ５  のアノードが接続された構成である。
【００１８】
Ｎチャネル形ＦＥＴ  Ｔ３  に付加されたブートストラップ回路は、Ｎチャネル形ＦＥＴ  Ｔ３  のゲートに一方が接続された抵抗Ｒ３  の他方にダイオードＤ３  のカソードが接続され、抵抗Ｒ３  及びダイオードＤ３  の接続点とＮチャネル形ＦＥＴ  Ｔ３  のソースとの間にコンデンサＣ３  が接続された構成である。
Ｎチャネル形ＦＥＴ  Ｔ３  に付加されたチャージポンプ回路は、ダイオードＤ３  のアノードと電源電圧Ｖｃｃとの間に順方向のダイオードＤ８  が接続され、ダイオードＤ３  ，Ｄ８  の接続点と、抵抗Ｒ６  を介したＮチャネル形ＦＥＴ  Ｔ３  のソースとの間に、コンデンサＣ４  が接続されている。コンデンサＣ４  と抵抗Ｒ６  との接続点には、ダイオードＤ６  のアノードが接続された構成である。
【００１９】
ダイオードＤ５  ，Ｄ６  の各カソードは共通接続され、その接続点は、ＰＷＭ波発生回路１１へ三角波を与える発振回路１０を構成するＯＰアンプの出力端子に接続されている。発振回路１０を構成するＯＰアンプの出力端子は矩形波を出力し、抵抗により負帰還をかけられコンデンサを介して接地された反転入力端子は、三角波を出力する。
尚、ダイオードＤ５  ，Ｄ６  の各カソードの接続点へ矩形波を与える発振回路は、ＰＷＭ波発生回路１１へ三角波を与える発振回路１０とは別のものを設けても良い。
【００２０】
このような構成のアクチュエータ駆動回路の動作を、Ｎチャネル形ＦＥＴ  Ｔ１  を中心にして、以下に説明する。
ＰＷＭ波のデューティ比が１００％（又は０％）でない場合は、例えば、図２に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオン、Ｎチャネル形ＦＥＴ
Ｔ１  ，Ｔ４  がオフになり、モータ電流が実線のように流れるとき、電源電圧Ｖｃｃ、ダイオードＤ１  、コンデンサＣ１  、Ｎチャネル形ＦＥＴ  Ｔ１  のソース（≒０Ｖ）の破線に示す経路で、コンデンサＣ１  が充電され、コンデンサＣ１  の両端子間電圧は略Ｖｃｃになる。
【００２１】
上述の動作の間、Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたチャージポンプ回路は、発振回路１０からの矩形波（デューティ比は５０％）が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７  、コンデンサＣ２  、ダイオードＤ５  の経路で、コンデンサＣ２  が充電され、コンデンサＣ２  の両端子間電圧は略Ｖｃｃになる。
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５  がオフになるが、ダイオードＤ１  のアノード電位が、ダイオードＤ７  を通じて略Ｖｃｃに維持されるので、殆ど放電しない。
【００２２】
次に、図３に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオフ、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ４  がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース、コンデンサＣ１  、抵抗Ｒ１  、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１  はオフである）、コンデンサＣ１  の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース電圧ＶＳ  ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートには略２Ｖｃｃの電圧が印加され、オン抵抗が増大しないゲート・ソース間電圧ＶＧＳが維持される。
【００２３】
上述の動作の間、Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたチャージポンプ回路は、発振回路１０からの矩形波が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７  、コンデンサＣ２  、ダイオードＤ５  の経路で、コンデンサＣ２  が充電され、コンデンサＣ２  の両端子間電圧は略Ｖｃｃになる。（このとき、Ｎチャネル形ＦＥＴＴ１  のソース電圧ＶＳ  ≒Ｖｃｃであるが、抵抗Ｒ５  により、ダイオードＤ５  のアノードは略矩形波の低電位に維持される）。
【００２４】
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５  がオフになるが、ダイオードＤ１  のカソード電位が、コンデンサＣ１  の放電（Ｎチャネル形ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等）によって低下し、ダイオードＤ１  のアノード電位より低下すると、コンデンサＣ２  、ダイオードＤ１  、抵抗Ｒ１  の経路で、コンデンサＣ２  の両端子間電圧がＮチャネル形ＦＥＴ  Ｔ１  のゲートへ印加される（コンデンサＣ２  は、上述のリーク電流により放電する）。このとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース電圧ＶＳ  ≒Ｖｃｃであるので、ゲートへ印加される電圧は略２Ｖｃｃである。
【００２５】
ＰＷＭ波のデューティ比が１００％（０％）又は１００％に近い場合は、例えば、図２に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオン、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ４  がオフになり、モータ電流が実線のように流れるとき、ブートストラップ回路及びチャージポンプ回路の動作は、上述のＰＷＭ波のデューティ比が１００％でない場合と同様である。
【００２６】
次に、図３に示すように、Ｎチャネル形ＦＥＴ  Ｔ３  ，Ｔ２  がオフ、Ｎチャネル形ＦＥＴ  Ｔ１  ，Ｔ４  がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース、コンデンサＣ１  、抵抗Ｒ１  、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１  はオフである）、コンデンサＣ１  の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース電圧ＶＳ  ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴ  Ｔ１  のゲートには略２Ｖｃｃの電圧が印加され、当初は、ゲート・ソース間電圧ＶＧＳが維持される。
しかし、コンデンサＣ１  が充電される時間が無くなり、時間が経過するに従い、Ｎチャネル形ＦＥＴ  Ｔ１  のゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等により、コンデンサＣ１  が放電し、Ｎチャネル形ＦＥＴ  Ｔ１  のゲート電圧ＶＧ  が低下する。
【００２７】
上述の動作の間、Ｎチャネル形ＦＥＴ  Ｔ１  に付加されたチャージポンプ回路は、発振回路１０からの矩形波が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７  、コンデンサＣ２  、ダイオードＤ５  の経路で、コンデンサＣ２  が充電され、コンデンサＣ２  の両端子間電圧は略Ｖｃｃになる。（このとき、Ｎチャネル形ＦＥＴＴ１  のソース電圧ＶＳ  ≒Ｖｃｃであるが、抵抗Ｒ５  により、ダイオードＤ５  のアノードは略矩形波の低電位に維持される）。
【００２８】
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５  がオフになるが、ダイオードＤ１  のカソード電位が、コンデンサＣ１  の放電によって、Ｎチャネル形ＦＥＴ  Ｔ１  のゲート電圧ＶＧ  と共に低下し、ダイオードＤ１  のアノード電位より低下すると、コンデンサＣ２  、ダイオードＤ１  、抵抗Ｒ１  の経路で、コンデンサＣ２  の両端子間電圧がＮチャネル形ＦＥＴ  Ｔ１  のゲートへ印加される。コンデンサＣ２  は、上述のリーク電流により放電すると共に、コンデンサＣ１  を充電する。このとき、Ｎチャネル形ＦＥＴ  Ｔ１  のソース電圧ＶＳ  ≒Ｖｃｃであるので、ゲートへ印加される電圧は略２Ｖｃｃである。
【００２９】
以後、リーク電流によりコンデンサＣ１  が放電する電荷量と、コンデンサＣ１  がコンデンサＣ２  により充電される電荷量とは、ゲート電圧ＶＧ  ＝Ｖｃｃ〜２Ｖｃｃの範囲内で均衡する。従って、ＰＷＭ波のデューティ比が１００％の状態が続く場合でも、Ｎチャネル形ＦＥＴ  Ｔ１  のオン抵抗が増大しないゲート・ソース間電圧ＶＧＳが維持される。
Ｎチャネル形ＦＥＴ  Ｔ３  に付加されたブートストラップ回路及びチャージポンプ回路の動作も同様である。
【００３０】
【発明の効果】
本発明の第１〜第３発明に係るアクチュエータ駆動回路によれば、ＰＷＭ波のデューティ比の範囲を制限する必要がなく、デューティ比制限回路が不要なアクチュエータ駆動回路を実現することができる。
【図面の簡単な説明】
【図１】第１〜３発明に係るアクチュエータ駆動回路の１実施例の要部構成を示す回路図である。
【図２】図１に示すアクチュエータ駆動回路の動作を説明するための説明図である。
【図３】図１に示すアクチュエータ駆動回路の動作を説明するための説明図である。
【図４】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【図５】従来のアクチュエータ駆動回路の動作を説明するための波形図である。
【図６】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【図７】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【符号の説明】
１０  発振回路
１１  ＰＷＭ波発生回路
Ｃ１  〜Ｃ４    コンデンサ
Ｄ１  ，Ｄ３  ，Ｄ５  〜Ｄ８    ダイオード
Ｍ  モータ（アクチュエータ）
Ｒ１  〜Ｒ６    抵抗
Ｔ１  〜Ｔ４    Ｎチャネル形ＦＥＴ
Ｔｒ１  〜Ｔｒ４    ＮＰＮトランジスタ
Ｖｃｃ  電源電圧
【図１】
0003561790.tif 000002
【図２】
0003561790.tif 000003
【図３】
0003561790.tif 000004
【図４】
0003561790.tif 000005
【図５】
0003561790.tif 000006
【図６】
0003561790.tif 000007
【図７】
0003561790.tif 000008