(57)【特許請求の範囲】
【請求項１】
互いの主電流路の一端が共通接続され、該主電流路の共通接続点が回路の出力端子に接続された、互いに異なる導電型の第１と第２の出力トランジスタと、
該第１、第２の出力トランジスタのそれぞれの制御端子に接続される第１と第２の信号ラインと、
該第１と第２の信号ライン間に主電流路が接続され、該第１の信号ラインの信号状態に応じて動作する、該第１の出力トランジスタと同じ導電型の第１のトランジスタと、
該第１と第２の信号ライン間に主電流路が接続され、該第２の信号ラインの信号状態に応じて動作する、該第２の出力トランジスタと同じ導電型の第２のトランジスタと、
を具備し、
該第１のトランジスタと該第２のトランジスタが相補対称動作をすることを特徴とする半導体集積回路。
【請求項２】
その制御端子が前記第１の信号ラインに接続され、主電流路の一端が前記第１のトランジスタの制御端子に接続され、主電流路の他端が駆動電圧供給点に接続された、該第１のトランジスタと同じ導電型の第３のトランジスタと、
その制御端子が前記第２の信号ラインに接続され、主電流路の一端が前記第２のトランジスタの制御端子に接続され、主電流路の他端がグランドに接続された、該第２のトランジスタと同じ導電型の第４のトランジスタと、
前記第３のトランジスタの主電流路と直列に接続された第１の電流源と、
前記第４のトランジスタの主電流路と直列に接続された第２の電流源と、
を具備することを特徴とする、請求項１に記載した半導体集積回路。
【請求項３】
その制御端子が前記第１の信号ラインに接続され、主電流路の一端が前記第１のトランジスタの制御端子に接続され、主電流路の他端が前記第１の出力トランジスタの主電流路の他端に接続された、該第１のトランジスタと同じ導電型の第３のトランジスタと、
その制御端子が前記第２の信号ラインに接続され、主電流路の一端が前記第２のトランジスタの制御端子に接続され、主電流路の他端が前記第２の出力トランジスタの主電流路の他端に接続された、該第２のトランジスタと同じ導電型の第４のトランジスタと、
前記第３のトランジスタの主電流路と直列に接続された第１の電流源と、
前記第４のトランジスタの主電流路と直列に接続された第２の電流源と、
を具備することを特徴とする、請求項１に記載した半導体集積回路。
【請求項４】
前記第１の信号ラインに接続された第３の電流源と、
前記第２の信号ラインに接続された第４の電流源と、
該第１の信号ラインに接続された第１の差動増幅回路と、
該第２の信号ラインに接続された第２の差動増幅回路と、
を具備することを特徴とする、請求項１から請求項３のいずれかに記載した半導体集積回路。
【請求項５】
演算増幅器を構成することを特徴とする、請求項４に記載した半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路、特に演算増幅器の出力側回路について、出力信号に歪を生じないようにするための改良技術に関する。
【０００２】
【従来の技術】
増幅回路は、種々の電子回路を構成する場合に必要不可欠とされる基本要素である。増幅回路の一つである演算増幅器は、一般に、図５のブロック図に示すような構成となっている。
図５に示す演算増幅器は、大きな電圧利得でもって入力信号を増幅する入力側回路１００と、出力信号の電流容量が大きくなるように電流増幅をする出力側回路２００とを有している。ここで、入力側回路１００には、電圧振幅が駆動電圧ＶＤからグランド電圧の範囲で変化する入力信号に対応するため、Ｎチャネル型（あるいはＮＰＮ型）トランジスタによる第１の差動増幅回路とＰチャネル型（あるいはＰＮＰ型）トランジスタによる第２の差動増幅回路が併設されている。一方、出力側回路２００には、出力信号の電圧振幅を駆動電圧ＶＤからグランド電圧の範囲で変化させるために、プッシュプル電流増幅回路が適用されている。
【０００３】
プッシュプル構成となっている出力側回路２００の出力トランジスタ２０１、２０２をＢ級増幅の動作点で駆動すると、出力信号にはトランジスタ素子のカットオフ電圧に基づくクロスオーバー歪が現れる。クロスオーバー歪が出現すると入力信号に対する出力信号の波形の再現性が悪くなってしまう。このクロスオーバー歪を低減するには、Ｂ級よりもわずかにＡ級側にバイアスしたＡＢ級増幅の動作点で出力トランジスタ２０１、２０２を駆動する必要が有る。
そこで、出力側回路２００の内部に構成されたコントロール回路２１０は、出力トランジスタ２０１、２０２をＡＢ級増幅の動作点で駆動するように内部回路が構成されている。
【０００４】
コントロール回路２１０の内部構成としては様々なものが提供されているが、レベルシフト回路と電流源とを組み合わせたものが広く使用されている。このようなコントロール回路では、出力トランジスタに供給する各制御信号に対し、レベルシフト回路によって、トランジスタ素子が持つカットオフ電圧の分だけバイアスを与えておく。これにより、カットオフ電圧の存在によって２つの出力トランジスタ２０１、２０２が同時にオフ状態となることを防止し、クロスオーバー歪を低減するのである。
【０００５】
【発明が解決しようとする課題】
レベルシフト回路によるバイアス量を大きくするとクロスオーバー歪は減少する。しかしその反面、２つの出力トランジスタが同時に導通する期間が発生し、２つの出力トランジスタの主電流路を貫通する電流が流れる。この電流はクロスカレントと呼ばれ、これが大きくなると回路の効率が悪くなってしまう。
このような問題に対し、様々なバイアス量制御機能を付加した改良案が提出されている。その改良案の内容は、クロスオーバー歪、クロスカレントが共に小さくなるように、出力トランジスタに供給するバイアス量を適切な値に調節するというものである。しかし、それら改良案のほとんどは回路構成が複雑で、素子数およびコストの増加を招いていた。
そこで本発明は、簡素な回路構成でもってクロスオーバー歪、クロスカレントの双方を低減することが可能な、演算増幅器を含む半導体集積回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体集積回路は、互いの主電流路の一端が共通接続され、その主電流路の共通接続点が回路の出力端子に接続された、互いに異なる導電型の第１と第２の出力トランジスタと、  第１、第２の出力トランジスタのそれぞれの制御端子に接続される第１と第２の信号ラインと、  第１と第２の信号ライン間に主電流が接続され、第１の信号ラインの信号状態に応じて動作する、第１の出力トランジスタと同じ導電型の第１のトランジスタと、  第１と第２の信号ライン間に主電流が接続され、第２の信号ラインの信号状態に応じて動作する、第２の出力トランジスタと同じ導電型の第２のトランジスタと、を具備し、第１のトランジスタと第２のトランジスタが相補対称動作をすることを特徴とする。
【０００７】
【発明の実施の形態】
駆動電圧供給点とグランドとの間に互いに異なる導電型の２つの出力トランジスタの主電流路を直列に接続し、各出力トランジスタの主電流路の共通接続点を回路の出力端子に接続する。第１の出力トランジスタのゲートには第１の信号ラインを接続し、第２の出力トランジスタのゲートには第２の信号ラインを接続する。第１の信号ラインと第２の信号ラインの間には第１の出力トランジスタと同じ導電型の第１のトランジスタの主電流路と、第２の出力トランジスタと同じ導電型の第２のトランジスタの主電流路をそれぞれ接続する。第１のトランジスタの制御端子は同じ導電型の第３のトランジスタの主電流路の一端に接続し、第３のトランジスタの制御端子は第１の信号ラインに接続する。また第２のトランジスタの制御端子は同じ導電型の第４のトランジスタの主電流路の一端に接続し、第４のトランジスタの制御端子は第２の信号ラインに接続する。
【０００８】
第３のトランジスタの主電流路の他端は駆動電圧供給点に接続し、第４のトランジスタの主電流路の他端はグランドに接続する。第３のトランジスタの主電流路の一端とグランドの間に第１の電流源を接続し、第４のトランジスタの主電流路の一端と駆動電圧供給点の間に第２の電流源を接続する。
このような回路構成では、第１と第２の信号ラインの信号状態に応じて、第１のトランジスタと第２のトランジスタは、一方が導通状態、他方が遮断状態となる。すると、第１の出力トランジスタと第２の出力トランジスタは、一方が導通状態となり、他方がカレントミラー動作状態となる。
【０００９】
【実施例】
簡素な回路構成でもってクロスオーバー歪、クロスカレントの双方を低減することのできる、本発明による半導体集積回路の第１の実施例の回路図を図１に示した。図１の半導体集積回路は以下のようにして演算増幅器を構成している。
なお、図１において、図５の入力側回路１００を構成する要素には１００番台あるいはＳ１０番台の符号を、出力側回路２００を構成する要素には２００番台あるいはＳ２０番台の符号を付与してある。
Ｎチャネル型のトランジスタ１０１と１０２の各ソースを共通接続し、当該ソースの共通接続点は電流源Ｓ１１を介してグランドに接続し、第１の差動増幅回路を構成する。同様に、Ｐチャネル型のトランジスタ１０３と１０４の各ソースを共通接続し、当該ソースの共通接続点は電流源Ｓ１２を介して駆動電圧供給点（ＶＤ）に接続し、第２の差動増幅回路を構成する。
【００１０】
各差動増幅回路を構成する一方のトランジスタ１０１とトランジスタ１０３のゲートを反転入力端子ＩＮ２に接続する。そして、Ｎチャネル型のトランジスタ１０１のドレインは駆動電圧供給点（ＶＤ）に接続し、Ｐチャネル型のトランジスタ１０３のドレインはグランドに接続する。
各差動増幅回路を構成する他方のトランジスタ１０２とトランジスタ１０４のゲートを非反転入力端子ＩＮ１に接続する。Ｎチャネル型のトランジスタ１０２のドレインは、電流源Ｓ１３を介して駆動電圧供給点（ＶＤ）に接続し、さらに第１の信号ライン３０１を介して出力トランジスタ２０１のゲートにも接続する。Ｐチャネル型のトランジスタ１０４のドレインは、電流源Ｓ１４を介してグランドに接続し、さらに第２の信号ライン３０２を介して出力トランジスタ２０２のゲートにも接続する。
【００１１】
Ｐチャネル型の出力トランジスタ２０１とＮチャネル型の出力トランジスタ２０２の各ドレインは共通接続し、当該ドレインの共通接続点は出力端子ＯＵＴに接続する。出力トランジスタ２０１のソースは駆動電圧供給点（ＶＤ）に接続し、出力トランジスタ２０２のソースはグランドに接続する。
第１の信号ライン３０１と第２の信号ライン３０２の間には位相補償用のコンデンサＣ１とコンデンサＣ２を直列に接続し、各コンデンサＣ１、Ｃ２の接続点は出力端子ＯＵＴに接続する。
【００１２】
第１の信号ライン３０１と第２の信号ライン３０２の間にＰチャネル型のトランジスタ２１１の主電流路を接続し、トランジスタ２１１のゲートはＰチャネル型のトランジスタ２１３のドレインに接続する。トランジスタ２１３のソースは駆動電圧供給点（ＶＤ）に、ドレインは電流源Ｓ２１を介してグランドに、ゲートは第１の信号ライン３０１に、それぞれ接続する。
また、第１の信号ライン３０１と第２の信号ライン３０２の間にＮチャネル型のトランジスタ２１２の主電流路を接続し、トランジスタ２１２のゲートはＮチャネル型のトランジスタ２１４のドレインに接続する。トランジスタ２１４のソースはグランドに、ドレインは電流源Ｓ２２を介して駆動電圧供給点（ＶＤ）に、ゲートは第２の信号ライン３０２に、それぞれ接続する。
【００１３】
以上のような構成とした図１の回路において、非反転入力端子ＩＮ１と反転入力端子ＩＮ２に同一の入力信号を供給すると仮定する。
この時、電流源Ｓ１３を流れる電流とトランジスタ１０２を通過する電流の差分の電流が第１の信号ライン３０１に流入する。そして、電流源Ｓ１４を流れる電流とトランジスタ１０４を通過する電流の差分の電流が第２の信号ライン３０２から流出する。なお、この２つの差分の電流は同じ大きさである。するとトランジスタ２１１と２１２の主電流路には、それぞれ前記差分の電流の約１／２の大きさの電流が流れ、図１の回路の各接点における電流の入出量は平衡する。（以下、この状態を「平衡状態」と呼ぶ。）
【００１４】
ここで、非反転入力端子ＩＮ１に供給される入力信号が反転入力端子ＩＮ２に供給される入力信号よりも直流的に大きくなった場合を考える。
非反転入力端子ＩＮ１に供給される入力信号が大きいと、トランジスタ１０２を通過する電流は大きくなり、逆にトランジスタ１０４を通過する電流は小さくなる。すると、電流源Ｓ１２から第２の信号ライン３０２に対する電流供給量が減少し、第２の信号ライン３０２には平衡状態の時に比べて電流源Ｓ１４による電流吸引力が作用する。この時、トランジスタ２１２のゲート・ソース間に印加されるバイアスは前記電流の吸引力によって平衡状態の時よりも増加し、トランジスタ２１２は導通する。
【００１５】
ここで、第２の出力トランジスタ２０２、トランジスタ２１２、２１４および、電流源Ｓ２２による回路部分については図２に示すようになる。図２中に示すＡは、差動増幅回路側の電流源Ｓ１２とＳ１４によって等価的に現れる電流源を示している。なお、電流源Ａは第２の信号ライン３０２から電流を吸引するよう作用する。
図２を見て分かるように、Ｎチャネル型の各トランジスタ２０２、２１２、２１４はカレントミラー回路の構成となっている。図２の回路では、電流源Ａによって吸引される電流とほぼ等量の電流がトランジスタ２１２のソースから第２の信号ライン３０２に対して供給される。そして、第２の出力トランジスタ２０２とトランジスタ２１４はカレントミラー動作を行う。
【００１６】
従って、非反転入力端子ＩＮ１に供給される入力信号が反転入力端子ＩＮ２に供給される入力信号よりも直流的に大きい場合、図１の回路の出力トランジスタ２０２はカレントミラー動作を行う。そして第２の出力トランジスタ２０２の主電流路には、電流源Ｓ２２によって供給される電流と、トランジスタ２１４と出力トランジスタ２０２の各ゲート幅とゲート長の比率に応じた電流が流れることになる。
【００１７】
一方、トランジスタ１０２を通過する電流が大きくなることで、第１の信号ライン３０１には平衡状態の時に比べ、電流源Ｓ１１による電流吸引力が作用する。
この時、第１の信号ライン３０１に電流吸引力が作用することで、トランジスタ２１１のゲート・ソース間に印加されるバイアスが減少する。すると、バイアスが増加したトランジスタ２１２側に電流が偏って流入し、トランジスタ２１１は実質的に遮断状態となる。そして、電流源Ｓ１１の作用によって出力トランジスタ２０１のゲート電位は低下し、出力トランジスタ２０１は導通状態となる。
【００１８】
非反転入力端子ＩＮ１に供給される入力信号が反転入力端子ＩＮ２に供給される入力信号よりも小さい場合、各トランジスタの動作および導通／遮断状態は前述の説明とほぼ逆になる。
この場合、トランジスタ１０２を通過する電流は小さくなり、逆にトランジスタ１０４を通過する電流は大きくなる。すると、第２の信号ライン３０２には平衡状態の時に比べて電流源Ｓ１２による電流供給力が作用し、第１の信号ライン３０１には平衡状態の時に比べて電流源Ｓ１３による電流供給力が作用する。この時、トランジスタ２１１は導通状態となり、第１の出力トランジスタ２０１とトランジスタ２１３はカレントミラー動作を行う。一方、トランジスタ２１２は遮断状態となり、第２の出力トランジスタ２０２は導通する。
【００１９】
図１の回路では、トランジスタ２１１とトランジスタ２１２は、各信号ライン３０１、３０２の信号状態、すなわち、平衡状態の時に比べて電流の供給力が作用するか、あるいは吸引力が作用するかに応じて、一方は導通状態になり、他方は実質的な遮断状態となる。
ここで、各入力端子ＩＮ１、ＩＮ２に印加される２つの入力信号のうち、少なくとも一方が連続的に変化し、その大きさが逆転した場合を想定する。このような場合、トランジスタ２１１と２１２は、２つの入力信号の大きさがほぼ等しい時点を境にして導通状態と遮断状態が相補対称的に切り替わる。その結果、各出力トランジスタ２０１、２０２の状態も、トランジスタ２１１と２１２の状態に応じて、導通状態とカレントミラー動作状態が相補対称的に切り替わる。
【００２０】
従って、図１の回路では、各出力トランジスタ２０１、２０２は２つの入力信号の大きさがほぼ等しい時点を境にして導通状態とカレントミラー動作状態が相補対称的に切り替わる。各出力トランジスタ２０１、２０２のうち一方は必ずカレントミラー動作状態となり、同時に導通状態にならない。
なお、カレントミラー動作状態になっている出力トランジスタの主電流路を通過する電流は、出力トランジスタ（２０１あるいは２０２）とトランジスタ（２１３あるいは２１４）のゲート幅とゲート長の比率と、電流源（Ｓ２１あるいはＳ２２）の電流値によって人為的に設定できる。このため、２つの出力トランジスタの主電流路を貫通して流れる電流を小さい値にすることが可能である。
【００２１】
以上のことから、本発明の回路では、クロスオーバー歪を低減しながら、同時にクロスカレントの抑制を行うことができる。
また、本発明によれば４つのトランジスタ（２１１〜２１４）と２つの定電流源（Ｓ２１、Ｓ２２）でコントロール回路が構成できる。このため、従来のバイアス量制御機能を付加したコントロール回路（２１０）に比べ、素子数は少なくて済み、回路構成も簡素にできる。
【００２２】
図３には本発明による半導体集積回路の第２の実施例の回路図を示した。
図３に示す回路は図１に示す回路をさらに具体化したものである。
Ｎチャネル型のトランジスタ１０１と１０２の各ソースを共通接続し、当該ソースの共通接続点はＮチャネル型のトランジスタ１１１の主電流路を介してグランドに接続する。トランジスタ１０１のドレインはＰチャネル型のトランジスタ１１５の主電流路を、トランジスタ１０２のドレインはＰチャネル型のトランジスタ１１３の主電流路をそれぞれ介して駆動電圧供給点（ＶＤ）に接続する。トランジスタ１１５とトランジスタ１１３のゲートを接続し、トランジスタ１１５のドレイン、ゲート間を接続する。
【００２３】
同様に、Ｐチャネル型のトランジスタ１０３と１０４の各ソースを共通接続し、当該ソースの共通接続点はＰチャネル型のトランジスタ１１２の主電流路を介して駆動電圧供給点（ＶＤ）に接続する。トランジスタ１０３のドレインはＮチャネル型のトランジスタ１１６の主電流路を、トランジスタ１０４のドレインはＮチャネル型のトランジスタ１１４の主電流路をそれぞれ介してグランドに接続する。トランジスタ１１６とトランジスタ１１４のゲートを接続し、トランジスタ１１６のドレイン、ゲート間を接続する。
【００２４】
トランジスタ１０１とトランジスタ１０３のゲートを反転入力端子ＩＮ２に接続し、トランジスタ１０２とトランジスタ１０４のゲートを非反転入力端子ＩＮ１に接続する。トランジスタ１０２のドレインは第１の信号ライン３０１を介して出力トランジスタ２０１のゲートに接続し、トランジスタ１０４のドレインは第２の信号ライン３０２を介して出力トランジスタ２０２のゲートに接続する。
Ｐチャネル型の出力トランジスタ２０１とＮチャネル型の出力トランジスタ２０２の各ドレインは共通接続し、当該ドレインの共通接続点は出力端子ＯＵＴに接続する。出力トランジスタ２０１のソースは駆動電圧供給点（ＶＤ）に接続し、出力トランジスタ２０２のソースはグランドに接続する。
【００２５】
第１の信号ライン３０１と第２の信号ライン３０２の間にコンデンサＣ１とコンデンサＣ２を直列に接続し、各コンデンサＣ１、Ｃ２の接続点を出力端子ＯＵＴに接続する。
各信号ライン３０１と３０２の間にはＰチャネル型のトランジスタ２１１の主電流路を接続し、トランジスタ２１１のゲートはＰチャネル型のトランジスタ２１３のドレインに接続する。トランジスタ２１３のソースは駆動電圧供給点（ＶＤ）に、ドレインはＮチャネル型のトランジスタ２２１の主電流路を介してグランドに、ゲートは第１の信号ライン３０１に、それぞれ接続する。
【００２６】
また、各信号ライン３０１と３０２の間にはＮチャネル型のトランジスタ２１２の主電流路を接続し、トランジスタ２１２のゲートはＮチャネル型のトランジスタ２１４のドレインに接続する。トランジスタ２１４のソースはグランドに、ドレインはＰチャネル型のトランジスタ２２２の主電流路を介して駆動電圧供給点（ＶＤ）に、ゲートは第２の信号ライン３０２に、それぞれ接続する。
Ｐチャネル型のトランジスタ１１２、２２２の各ゲートは第１のバイアス入力端子ＩＢ１に接続する。また、Ｎチャネル型のトランジスタ１１１、２２１の各ゲートは第２のバイアス入力端子ＩＢ２に接続する。
【００２７】
以上のような構成とした図３の回路では、トランジスタ１１３と１１５によるカレントミラー回路は、図１の電流源Ｓ１３として働くと同時に、トランジスタ１０１と１０２を含む差動増幅回路の能動負荷として働く。同様に、トランジスタ１１４と１１６によるカレントミラー回路は、図１の電流源Ｓ１４として働くと同時に、トランジスタ１０３と１０４を含む差動増幅回路の能動負荷として働く。そして、Ｐチャネル型の各トランジスタ１１２、２２２が第１のバイアス入力端子ＩＢ１からの設定信号に応じて電流源として機能する。また、Ｎチャネル型の各トランジスタ１１１、２２１が第２のバイアス入力端子ＩＢ２からの設定信号に応じて電流源として機能する。
これらの点を除けば、図３の回路の動作は図１の回路と同じであり、説明は省略する。
【００２８】
図４には本発明による半導体集積回路の第３の実施例の回路図を示した。
図４の回路は、電流源として働くＰチャネル型のトランジスタ２２３を駆動電圧供給点（ＶＤ）と第１の信号ライン３０１との間に接続し、トランジスタ２２３のゲートをバイアス入力端子ＩＢ１に接続する。また、電流源として働くＮチャネル型のトランジスタ２２４を第２の信号ライン３０２とグランドとの間に接続し、トランジスタ２２４のゲートをバイアス入力端子ＩＢ２に接続している。これ以外の回路構成は図３と図４で同一となっている。
【００２９】
図３の回路におけるトランジスタ１１３と１１４は、それぞれの差動増幅回路の動作に必要な電流と、出力トランジスタ２０１、２０２を駆動するのに必要な電流を一手に供給していた。
これに対して図４の回路は、図３のトランジスタ１１３と１１４が担っていた２つの電流供給源としての機能の一方を、他のトランジスタに分担させたものである。すなわち、図４の回路においては、それぞれの差動増幅回路の動作に必要な電流はトランジスタ１１３と１１４から供給する。一方、トランジスタ２０１、２０２を駆動するのに必要な電流については、主に新しく設けたトランジスタ２２３とトランジスタ２２４から供給する、というようになっている。
【００３０】
なお、図１から図４の実施例では、各トランジスタに電界効果型トランジスタを用いた場合について例示しているが、バイポーラトランジスタなど、他の形態のトランジスタを用いても構わない。
また、図１から図４の実施例では、本発明を適用する半導体集積回路として２入力型の演算増幅器を示しているが、出力信号の変化範囲を駆動電圧ＶＤからグランド電圧の範囲で変化させる必要の有る他の機能回路にも本発明は適用可能である。
【００３１】
【発明の効果】
本発明による半導体集積回路は、導電型の異なる第１と第２の出力トランジスタの制御端子にそれぞれ第１と第２の信号ラインを接続し、その第１と第２の信号ラインの間に、相補対称動作をする導電型の異なった第１と第２のトランジスタの主電流路を接続する。そして第１のトランジスタの制御端子には、第１のトランジスタと同じ導電型でその制御端子が第１の信号ラインに接続された第３のトランジスタの主電流路を接続する。また、第２のトランジスタの制御端子には、第２のトランジスタと同じ導電型でその制御端子が第２の信号ラインに接続された第４のトランジスタの主電流路を接続する構成を特徴としている。
【００３２】
このような本発明によれば、２つの入力信号の大きさがほぼ等しい時点を境にして２つの出力トランジスタのうち一方は必ずカレントミラー動作状態となり、同時に導通状態にならない。またカレントミラー動作状態になっている出力トランジスタの主電流路を通過する電流は人為的に設定でき、２つの出力トランジスタの主電流路を貫通する電流を小さい値にすることが可能である。さらに、本発明によれば４つのトランジスタと４つの定電流源でコントロール回路が構成できるため、従来に比べて素子数は少なくて済み、回路構成も簡素にできる。
従って、簡素な構成でクロスオーバー歪とクロスカレントの低減を同時に行える半導体集積回路を提供できる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の第１の実施例の回路図。
【図２】カレントミラー回路の構成になっている回路部分の説明用回路図。
【図３】本発明による半導体集積回路の第２の実施例の回路図。
【図４】本発明による半導体集積回路の第３の実施例の回路図。
【図５】従来の半導体集積回路（演算増幅器）のブロック構成図。
【符号の説明】
ＩＮ１：非反転入力端子（＋側）      ＩＮ２：反転入力端子（−側）      ＯＵＴ：出力端子      ２０１：第１の出力トランジスタ      ２０２：第２の出力トランジスタ      ２１１：第１のトランジスタ      ２１２：第２のトランジスタ      ２１３：第３のトランジスタ      ２１４：第４のトランジスタ
３０１：第１の信号ライン      ３０２第２の信号ライン      Ｓ２１：第１の電流源      Ｓ２２：第２の電流源
【図１】
0003561196.tif 000002
【図２】
0003561196.tif 000003
【図３】
0003561196.tif 000004
【図４】
0003561196.tif 000005
【図５】
0003561196.tif 000006