【事件の表示】
　平成１１年特許願第３７００７６号「リフレッシュモードでの待機電流を減少させる半導体メモリ装置」拒絶査定不服審判事件〔平成１２年　７月１４日出願公開、特開２０００−１９５２５７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年１２月２７日（パリ条約による優先権主張１９９８年１２月２８日、大韓民国）の出願であって、平成１８年３月６日付けで拒絶査定がなされ、これに対し、同年６月１２日に拒絶査定に対する審判請求がなされるとともに、同年７月１１日付けで手続補正がなされ、その後当審において、平成２０年８月５日付けで審尋がなされ、同年１１月１２日に回答書が提出されたものである。
　
２．平成１８年７月１１日付けの手続補正（以下、「本件補正」という。）について
　［補正の却下の決定の結論］
　平成１８年７月１１日付けの手続補正を却下する。
　［理由］
（１）本件補正の内容
　本件補正は、補正前の特許請求の範囲の請求項１ないし３を補正後の特許請求の範囲の請求項１及び２と補正するものであって、補正後の特許請求の範囲の請求項１及び２は以下のとおりである。
　
　「【請求項１】　ステートマシンからセルフリフレッシュ命令信号を受信し、セルフリフレッシュ信号を出力するセルフリフレッシュ状態制御部と、
　前記セルフリフレッシュ信号を受信し、複数個の時間信号を出力する周波数分配部と、
　前記複数個の時間信号中の一つを受信し、リフレッシュ動作の基準信号に用いられるセルフリフレッシュ要求信号を出力するセルフリフレッシュ要求制御部と、
　半導体メモリ装置の動作に用いられる直流電流を発生する直流電源発生部と、
　前記セルフリフレッシュ信号がイネーブルされている区間の間、前記複数個の時間信号中の一部を組み合わせてリフレッシュ動作が始まる一定時間前に前記直流電源発生部をターンオンさせ、セルフ遅延回路から発生したラスサイクルプリチャージパルス信号を利用して前記直流電源発生部をターンオフさせる出力信号を発生する直流電源制御回路部とを備えることを特徴とするリフレッシュモードで待機電流を減少させた半導体メモリ装置。
　　【請求項２】　前記直流電源発生手段は、前記半導体メモリ装置のリフレッシュ動作に用いられる電圧源を発生する複数個の電圧原発生部を含むことを特徴とする請求項１に記載のリフレッシュモードでの待機電流を減少させる半導体メモリ装置。」
　
（２）補正事項の整理
　本件補正のうち、請求項１及び３についての補正事項を整理すると、以下のとおりである。
　
［補正事項１］
　補正前の請求項１の「前記セルフリフレッシュ信号がイネーブルされている区間の間、前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する直流電源制御回路部」を、
　補正後の請求項１の「前記セルフリフレッシュ信号がイネーブルされている区間の間、前記複数個の時間信号中の一部を組み合わせてリフレッシュ動作が始まる一定時間前に前記直流電源発生部をターンオンさせ、セルフ遅延回路から発生したラスサイクルプリチャージパルス信号を利用して前記直流電源発生部をターンオフさせる出力信号を発生する直流電源制御回路部」と補正すること。
　
［補正事項２］
　補正前の請求項１を引用する補正前の請求項２を、補正後の請求項１を引用する補正後の請求項２と補正すること。
　
［補正事項３］
　補正前の請求項３を削除すること。
　
（３）補正の目的の適否について
［補正事項１について］
　補正事項１についての補正は、補正前の請求項１の「直流電源制御回路部」を限定する要件である「前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する」という構成を削除し、補正前の請求項３に記載された「前記複数個の時間信号中の一部を組み合わせてリフレッシュ動作が始まる一定時間前に前記直流電源発生部をターンオンさせ、セルフ遅延回路から発生したラスサイクルプリチャージパルス信号を利用して前記直流電源発生部をターンオフさせる出力信号を発生する」という構成を追加するものであるが、補正後の請求項１には「待機モード時」についての構成が記載されておらず、補正により「直流電源制御回路部」が「待機モード時に直流電源発生部を制御する」ものであるという発明特定事項が削除されているから、当該補正は特許法第１７条の２第４項に掲げる請求項の削除、特許請求の範囲の減縮、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しない。
　
［補正事項２について］
　上で検討したとおり、補正事項１についての補正は、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しないから、補正前の請求項１を引用する補正前の請求項２を、補正後の請求項１を引用する補正後の請求項２と補正する補正事項２についての補正は、特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものにも該当しない。また仮に、補正事項１についての補正が、補正前の請求項１を削除し、補正前の請求項３を補正後の請求項１に繰り上げたものとみなしたとしても、補正前の請求項２と文言が同一の補正後の請求項２は、補正後の請求項１に対応する補正前の請求項３を引用していることになるが、補正前の請求項２に記載された事項と請求項３に記載された事項の両方を含む請求項は補正前には存在しておらず、この補正は新たな請求項を生成するものであるから、特許法第１７条の２第４項に掲げる請求項の削除、特許請求の範囲の減縮、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しない。
　
［補正事項３について］
　補正事項３について検討すると、この補正は、補正前の請求項３を削除するものであるので、特許法第１７条の２第４項第１号に掲げる請求項の削除に該当する。
　
　したがって、補正事項１及び補正事項２を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（４）本件補正についてのむすび
　以上のとおりであるから、本件補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項に規定する要件を満たしていないので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１８年７月１１日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし３に係る発明は、平成１７年１１月９日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし３に記載された事項により特定されるとおりのものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】　ステートマシンからセルフリフレッシュ命令信号を受信し、セルフリフレッシュ信号を出力するセルフリフレッシュ状態制御部と、
　前記セルフリフレッシュ信号を受信し、複数個の時間信号を出力する周波数分配部と、
　前記複数個の時間信号中の一つを受信し、リフレッシュ動作の基準信号に用いられるセルフリフレッシュ要求信号を出力するセルフリフレッシュ要求制御部と、
　半導体メモリ装置の動作に用いられる直流電流を発生する直流電源発生部と、
　前記セルフリフレッシュ信号がイネーブルされている区間の間、前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する直流電源制御回路部と
を備えることを特徴とするリフレッシュモードで待機電流を減少させた半導体メモリ装置。」
　
４．刊行物に記載された発明
　刊行物１：特開平８−２４１５９０号公報
　原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平８−２４１５９０号公報（以下、「刊行物１」という。）には、図１ないし図４とともに以下の事項が記載されている。
　
「【０００１】
【発明の属する技術分野】本発明は、半導体メモリ装置の直流（ＤＣ）電圧を発生する直流電圧発生回路に関する。」
　
「【０００３】
【発明が解決しようとする課題】半導体メモリ装置に備えられる図１のような直流電圧発生回路は、その回路の目的に応じた一定レベルを出力するために一定電力を消費するが、通常、この直流電圧発生回路は待機時にも継続して動作し、かなりの電力を消費する。例えば特に、ノーマルのリード／ライト動作に比べて非常に長い待機状態の発生するデータ保持のためのセルフリフレッシュモードでは、その待機状態で消費される電力がセルフリフレッシュモードの消費電力中の大部分を占める結果になっている。そこで本発明では、特にセルフリフレッシュモードの待機時に電圧発生動作を中断することができ、消費電力を節減可能な直流電圧発生回路を提供する。」
　
「【０００７】図２は、本発明による直流電圧発生回路の回路図である。この直流電圧発生回路は、リフレッシュ周期を設定するためのリフレッシュカウンタ１０によるカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 とリフレッシュタイマ駆動信号φＴＭＯＮとを論理組合せし、電圧発生制御信号ＶＥを発生する電圧発生制御部２０と、電圧発生制御部２０による電圧発生制御信号ＶＥのレベルを調節するレベルシフタ３０と、レベルシフタ３０によりレベル調節された電圧発生制御信号ＶＥに応じて直流電圧を発生する直流電圧発生部４０と、から構成されている。レベルシフタ３０は必要に応じて設けるものである。
【０００８】図３に、この直流電圧発生回路を用いる場合のセルフリフレッシュモードの動作タイミングを示してある。まず、信号バーＣＡＳ後に信号バーＲＡＳが入力され、１００μｓ以上のロングＣＢＲ(CAS before RAS)サイクルでセルフリフレッシュモードへ入ると、リフレッシュタイマ駆動信号φＴＭＯＮが活性化されてインバータ２３により反転出力される。そしてリフレッシュカウンタ１０は、リフレッシュ周期を設定するカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力し、このリフレッシュカウンタ１０から出力されるカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 は、ＮＡＮＤゲート２１による演算後にインバータ２２へ入力され、反転出力される。
【０００９】インバータ２２，２３から出力される各信号はＮＯＲゲート２４で演算され、インバータ２５へ入力される。そして、インバータ２５，２６を通じた駆動の後に電圧発生制御信号ＶＥとして出力される。この電圧発生制御信号ＶＥはレベルシフタ３０によりレベル調節され、直流電圧発生部４０に電源スイッチ手段として設けた電源側のＰＭＯＳトランジスタＰｓ及び接地側のＮＭＯＳトランジスタＮｓを制御する。この場合、ＮＭＯＳトランジスタＮｓへはインバータ２７を介し反転して印加される。この電圧発生制御信号ＶＥの制御により第１スイッチ手段のＰＭＯＳトランジスタＰｓ及び第２スイッチ手段のＮＭＯＳトランジスタＮｓがＯＮ・ＯＦＦすることで、必要に応じた電源供給が行われて直流電圧発生部４０が動作する。即ち、セルフリフレッシュモードにおいてＮＡＮＤゲート２１の入力がすべて論理“１”になるとき以外は電圧発生制御信号ＶＥが論理“１”でＰＭＯＳトランジスタＰｓへ提供され、そしてインバータ２７の反転により論理“０”でＮＭＯＳトランジスタＮｓへ提供されるので、両トランジスタＰｓ，ＮｓがＯＦＦとなって電源供給がカットされ、消費電力を抑制することができる。
【００１０】つまり、リフレッシュの１周期を設定するカウント信号Ｑn の論理“１”区間中、リフレッシュエネーブル信号φＲＤの活性によるリストア実行期間を除いたほとんどの期間は待機状態になる。そこでこの例では、カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 の組合せにより１リフレッシュ周期中の１／８期間を設定し、この間のみ直流電圧発生部４０を動作させる。このとき、電圧発生制御信号ＶＥはカウント信号に従って周期的に発生し、その電圧発生制御信号ＶＥによる１／８期間において、リフレッシュエネーブル信号φＲＤによるリストアは、その１／８期間開始から３／４経過時点で実行される。
【００１１】このタイミングのリフレッシュエネーブル信号φＲＤは、図４に示す回路により信号バーＳＲＳＰを発生することで生成される。この信号発生回路は、リフレッシュカウンタ１０によるカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 をＮＡＮＤゲート５１で演算し、またカウント信号Ｑn-3 ，Ｑn-4 をＮＡＮＤゲート５２で演算し、そしてこれらＮＡＮＤゲート５１，５２による演算結果をＮＯＲゲート５３で演算するようになっている。このＮＯＲゲート５３の出力は、インバータ５４で反転されてＮＯＲゲート５６の一入力となる。
【００１２】ＮＯＲゲート５６のもう一つの入力は遅延器５５の出力とされ、この遅延器５５は、リフレッシュカウンタ１０によるカウント信号Ｑn を所定時間遅延させて出力する。ＮＯＲゲート５６は、遅延器５５の出力及びインバータ５４の出力を演算し、その出力信号は、インバータ５７，５８，５９により駆動されて信号バーＳＲＳＰとなる。この信号バーＳＲＳＰを反転させれば、図５に示すようにリフレッシュエネーブル信号φＲＤが生成される。
【００１３】このようにして、電圧発生制御信号ＶＥによる１／８期間開始から３／４経過時点でリストア実行としておけば、該３／４時点までの間に直流電圧発生部４０を活性化させて十分にセットアップを行わせることができ、そして、該３／４時点以降の間の直流電圧発生部４０の活性化でリストア動作後先充電動作が保障される。
【００１４】この実施形態のように１リフレッシュ周期の７／８期間（即ち待機状態）で直流電圧発生部４０を非活性とし、動作の必要な１／８期間で直流電圧発生部４０を活性とすることにより節減される電力について、シミュレーション結果を次の表１に示す。尚、表１中には、カウント信号Ｑn ，Ｑn-1 を図２のＮＡＮＤゲート２１の入力として使用し、直流電圧発生部４０の実働期間を１リフレッシュ周期の１／４期間に設定した場合も併せて示してある。」
　
「【図面の簡単な説明】
【図１】従来の直流電圧発生回路の回路。
【図２】本発明による直流電圧発生回路の実施形態を示す回路図。
【図３】図２の回路を用いたセルフリフレッシュモードのタイミング図。
【図４】図３中のリフレッシュエネーブル信号φＲＤを発生するための回路構成を示す回路図。
【図５】図４の回路によるリフレッシュエネーブル信号φＲＤ発生のタイミング図。
【図６】図２中のレベルシフタ３０の回路例を示す回路図。」
　
　なお、刊行物１は「直流電圧発生回路」についての発明であるが、０００３段落に「半導体メモリ装置に備えられる図１のような直流電圧発生回路は、その回路の目的に応じた一定レベルを出力するために一定電力を消費するが、通常、この直流電圧発生回路は待機時にも継続して動作し、かなりの電力を消費する。例えば特に、ノーマルのリード／ライト動作に比べて非常に長い待機状態の発生するデータ保持のためのセルフリフレッシュモードでは、その待機状態で消費される電力がセルフリフレッシュモードの消費電力中の大部分を占める結果になっている。そこで本発明では、特にセルフリフレッシュモードの待機時に電圧発生動作を中断することができ、消費電力を節減可能な直流電圧発生回路を提供する。」と記載されるように、この直流電圧発生回路は半導体メモリ装置に用いられることが前提であるから、実質的にこの直流電圧発生回路を備えた半導体メモリ装置について記載されていると解される。
　
　したがって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。
　
「カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力するリフレッシュカウンタ１０と、
　前記カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4を受信し、リフレッシュエネーブル信号φＲＤを出力する信号発生回路と、
　直流電圧発生部４０と、
　リフレッシュタイマ駆動信号φＴＭＯＮ及び前記リフレッシュカウンタ１０から出力されたカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 を受信して、１リフレッシュ周期の７／８期間（即ち待機状態）で直流電圧発生部４０を非活性とする電圧発生制御部２０と
を備え、セルフリフレッシュモードの待機時に電圧発生動作を中断することができ、消費電力を節減可能な直流電圧発生回路を備えた半導体メモリ装置。」
　
５．対比
　本願発明と刊行物発明とを対比する。
　
（ａ）刊行物１の図３に記載から明らかなように、リフレッシュカウンタ１０の出力する各カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 は、それぞれ、ＱnはＱn-1の半分の周波数にしたもの、Ｑn-1はＱn-2の半分の周波数にしたもの、……の関係になっている。
　したがって、刊行物発明の「カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力するリフレッシュカウンタ１０」は、本願発明の「複数個の時間信号を出力する周波数分配部」に相当する。
　
（ｂ）刊行物１の００１０段落に「リフレッシュエネーブル信号φＲＤによるリストアは、その１／８期間開始から３／４経過時点で実行される。」と記載されるように、リストアの実行はリフレッシュエネーブル信号φＲＤによって行われているから、刊行物発明の「リフレッシュエネーブル信号φＲＤ」は、本願発明の「セルフリフレッシュ要求信号」に相当する。
　したがって、刊行物発明の「前記カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4を受信し、リフレッシュエネーブル信号φＲＤを出力する信号発生回路」は、本願発明の「前記複数個の時間信号中の一つを受信し、リフレッシュ動作の基準信号に用いられるセルフリフレッシュ要求信号を出力するセルフリフレッシュ要求制御部」と、「前記複数個の時間信号中の少なくとも一つを受信し、リフレッシュ動作の基準信号に用いられるセルフリフレッシュ要求信号を出力するセルフリフレッシュ要求制御部」である点で共通する。
　
（ｃ）刊行物発明の「直流電圧発生部４０」は、本願発明の「半導体メモリ装置の動作に用いられる直流電流を発生する直流電源発生部」に相当する。
　
（ｄ）刊行物１の０００８段落に「そしてリフレッシュカウンタ１０は、リフレッシュ周期を設定するカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力し、このリフレッシュカウンタ１０から出力されるカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 は、ＮＡＮＤゲート２１による演算後にインバータ２２へ入力され、反転出力される。」と記載されており、カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 は、カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 のうちの一部であるから、刊行物発明の「前記カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4を受信」することは、本願発明の「前記周波数分配部から出力された複数個の信号のうち一部を受信」することに相当する。
　また、刊行物１の０００８段落に「セルフリフレッシュモードへ入ると、リフレッシュタイマ駆動信号φＴＭＯＮが活性化されてインバータ２３により反転出力される。」と記載されており、リフレッシュタイマ駆動信号φＴＭＯＮは、図３の記載からもわかるようにセルフリフレッシュモードに入っている間、Ｈレベルにイネーブルされる信号であるから、刊行物発明の「リフレッシュタイマ駆動信号φＴＭＯＮ」は、本願発明の「セルフリフレッシュ信号」に対応する。
　そして、刊行物１の０００９段落に「インバータ２２，２３から出力される各信号はＮＯＲゲート２４で演算され、インバータ２５へ入力される。」と記載されるように、インバータ２２から出力されるカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 を演算した信号と、インバータ２３から出力されるリフレッシュタイマ駆動信号φＴＭＯＮを反転した信号とを、ＮＯＲゲート２４で演算しているから、通常時のリフレッシュタイマ駆動信号φＴＭＯＮがイネーブルされていない区間の間はＮＯＲゲート２４の出力が常にＬレベルにされ、セルフリフレッシュモード時のリフレッシュタイマ駆動信号φＴＭＯＮがイネーブルされた区間の間はＮＯＲゲート２４の出力をカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 に応じた信号としている。よって、刊行物発明の「電圧発生制御部２０」は、「リフレッシュタイマ駆動信号φＴＭＯＮ」「を受信して」上記演算を行うことにより、「リフレッシュタイマ駆動信号φＴＭＯＮ」がイネーブルされた区間の間でだけ直流電圧発生部４０を非活性としているから、このことは、本願発明の「直流電源制御回路部」が「前記セルフリフレッシュ信号がイネーブルされている区間の間」「直流電源発生部を制御」していることに対応する。
　したがって、刊行物発明の「リフレッシュタイマ駆動信号φＴＭＯＮ及び前記リフレッシュカウンタ１０から出力されたカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 を受信して、１リフレッシュ周期の７／８期間（即ち待機状態）で直流電圧発生部４０を非活性とする電圧発生制御部２０」は、本願発明の「前記セルフリフレッシュ信号がイネーブルされている区間の間、前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する直流電源制御回路部」と、「前記セルフリフレッシュ信号がイネーブルされている区間の間、前記セルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する直流電源制御回路部」である点で共通する。
　
（ｅ）刊行物発明の「セルフリフレッシュモードの待機時に電圧発生動作を中断することができ、消費電力を節減可能な直流電圧発生回路を備えた半導体メモリ装置」は、本願発明の「リフレッシュモードで待機電流を減少させた半導体メモリ装置」に相当する。
　
　したがって、本願発明と刊行物発明は、
　
「複数個の時間信号を出力する周波数分配部と、
　前記複数個の時間信号中の少なくとも一つを受信し、リフレッシュ動作の基準信号に用いられるセルフリフレッシュ要求信号を出力するセルフリフレッシュ要求制御部と、
　半導体メモリ装置の動作に用いられる直流電流を発生する直流電源発生部と、
　前記セルフリフレッシュ信号がイネーブルされている区間の間、前記セルフリフレッシュ信号及び前記周波数分配部から出力された複数個の信号のうち一部を受信して、待機モード時に直流電源発生部を制御する直流電源制御回路部と
を備えることを特徴とするリフレッシュモードで待機電流を減少させた半導体メモリ装置。」である点で一致し、以下の点で相違する。
　
［相違点１］
　本願発明は、「ステートマシンからセルフリフレッシュ命令信号を受信し、セルフリフレッシュ信号を出力するセルフリフレッシュ状態制御部」を備えるのに対して、刊行物発明は、そのような構成が明記されていない点。
　
［相違点２］
　本願発明の周波数分配部は、「前記セルフリフレッシュ信号を受信」するのに対して、刊行物発明の「リフレッシュカウンタ１０」は、本願発明の「セルフリフレッシュ信号」に対応する「リフレッシュタイマ駆動信号φＴＭＯＮ」との接続関係が明記されていない点。
　
［相違点３］
　本願発明の「リフレッシュ要求制御部」は、「前記複数個の時間信号中の一つを受信」するのに対して、刊行物発明の「信号発生回路」は、本願発明の「複数個の時間信号」に対応する「カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4」の全てを受信している点。
　
［相違点４］
　本願発明の「直流電源制御回路部」は、「前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号」を受信しているのに対して、刊行物発明では、本願発明の「セルフリフレッシュ信号」に対応する「リフレッシュタイマ駆動信号φＴＭＯＮ」がどのような構成要素から出力されたものか明記されていない点。
　
６．相違点の検討
　以下、相違点について検討する。
　
［相違点１及び４について］
　刊行物１では具体的な構成は明記されていないものの、０００８段落に「まず、信号バーＣＡＳ後に信号バーＲＡＳが入力され、１００μｓ以上のロングＣＢＲ(CAS before RAS)サイクルでセルフリフレッシュモードへ入ると、リフレッシュタイマ駆動信号φＴＭＯＮが活性化されてインバータ２３により反転出力される。」と記載されるように、信号バーＣＡＳが入力された状態での信号バーＲＡＳが入力されたことによりリフレッシュモードに入るという状態遷移動作を行っていることから、ステートマシンとしての制御を行っており、そして、刊行物１の図３に記載されるようにリフレッシュタイマ駆動信号φＴＭＯＮを１００μｓ以上のロングＣＢＲ(CAS before RAS)サイクルのセルフリフレッシュの期間中Ｈレベル状態を維持していることから、状態維持の制御を行っていると解される。そして、ステートマシンであるＣＢＲ判定回路とセルフリフレッシュの区間イネーブル信号を出力する回路を備えることは、例えば、本願の優先日前に頒布された、特開平７−７３６６７号公報（「【００１０】さらに、ＲＡＳ（反転値），ＣＡＳ（反転値）信号が入力されタイマースタート信号４が出力されるＣＢＲ判定回路１と、自動リフレッシュ動作判定回路３と、自動リフレッシュ信号発生回路８とを備える。　【００１１】図１の動作波形を示す図３において、まず、ｔＲＥＦ０の時刻に自動リフレッシュタイマ２からのデコード信号１（以後ＤＥＣ１とする）が発生し、自動リフレッシュ動作判定回路３からＡＲＦ信号が発生すると、電源降圧切替え判定回路９で、電源降圧回路非活性化の判定を行ない、電源降圧回路１０を全て非活性にする。」「【００２２】尚、図３において、右方に波形が示されていないが、以降はＡＲＦ信号がリセットされるまで同じ動作がくり返される。」の記載参照）、及び、本願の優先日前に頒布された、特開平６−２８２９８４号公報（「【００３０】セルフリフレッシュイネーブル及びリセット＿回路１４６は、リード１５０上に外部ＲＡＳ＿信号、リード１５２上にＲＬＣＢＲ、そしてリード１５４上に電源オンリセット信号ＰＯＲ＿を受信することに応答して、リード１４８上へイネーブル／リセット＿信号を発生させる。リード１４８上のイネーブル／リセット＿信号は、低レベル状態においてカウンタ１０８と電力管理の検出及びラッチ回路１１２をリセットし、また高レベル状態においてそれらの動作を許可する。」の記載参照）に記載されているように、周知の技術事項であるから、刊行物発明においてリフレッシュタイマ駆動信号φＴＭＯＮを出力する回路として該周知技術を採用して、刊行物発明が、本願発明の如く、「ステートマシンからセルフリフレッシュ命令信号を受信し、セルフリフレッシュ信号を出力するセルフリフレッシュ状態制御部」を備え、直流電源制御回路部が「前記セルフリフレッシュ状態制御部から出力されたセルフリフレッシュ信号」を受信する構成を備えたものとすることは当業者が容易に想到し得た事項である。
　
［相違点２について］
　刊行物１の０００８段落に、「まず、信号バーＣＡＳ後に信号バーＲＡＳが入力され、１００μｓ以上のロングＣＢＲ(CAS before RAS)サイクルでセルフリフレッシュモードへ入ると、リフレッシュタイマ駆動信号φＴＭＯＮが活性化されてインバータ２３により反転出力される。そしてリフレッシュカウンタ１０は、リフレッシュ周期を設定するカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力し、」と記載されており、まず、リフレッシュタイマ駆動信号φＴＭＯＮが活性化されてから後に、リフレッシュカウンタ１０がカウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 を出力している。また、図３の記載においても、セルフリフレッシュモードに入っていないφＴＭＯＮがＬレベルの時はＱn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 は出力されておらず、セルフリフレッシュモードに入ったφＴＭＯＮがＨレベルの時はＱn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 は出力されている。これらのことから、「リフレッシュカウンタ１０」は実質的に「リフレッシュタイマ駆動信号φＴＭＯＮ」に応じた制御がなされていると解される。また、仮に「リフレッシュカウンタ１０」が「リフレッシュタイマ駆動信号φＴＭＯＮ」に応じた制御がなされていないとしても、刊行物発明において「リフレッシュカウンタ１０」の出力は「リフレッシュタイマ駆動信号φＴＭＯＮ」と協働して用いられるものであることは刊行物１の図２より明らかであるから、リフレッシュカウンタ１０に直接リフレッシュタイマ駆動信号φＴＭＯＮを入力して、刊行物発明の周波数分配部が、本願発明の如く、「前記セルフリフレッシュ信号を受信」する構成を備えたものとすることは当業者が容易に想到し得た事項である。
　
［相違点３について］
　刊行物１記載の発明では、カウント信号Ｑn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3が変化せず、Ｑn-4のみが変化するタイミングでφＲＤを出力するためにＱn ，Ｑn-1 ，Ｑn-2 ，Ｑn-3 ，Ｑn-4 の４つの信号を入力している。しかし、どのようなタイミングでφＲＤを出力させるかは、他の回路との関係に応じて適宜選択し得る設計事項である。ここで、例えばＱn-3が変化するタイミングのいずれかの時点でφＲＤを出力することを考えると、Ｑn-4はＱn-3の２倍の周期になっており、Ｑn-3が変化するときはＱn-4も必ず変化しているから、Ｑn-4を入力することなく、ＱnないしＱn-3のみを入力することによってＱn-3が変化するいずれかのタイミングで信号を出力する回路が作成可能であることは自明である。このことは、Ｑn-2が変化するタイミングで信号を出力する回路ならばＱn-3,Ｑn-4を入力せず、ＱnないしＱn-2のみの信号を入力する回路で作成可能であり、Ｑnが変化するタイミングで信号を出力する回路ならばＱnのみの信号を入力する回路で作成可能であることについても同様である。
　したがって、刊行物発明においてＱnのみを用いることにより、刊行物発明が、本願発明の如く、「前記複数個の時間信号中の一つを受信」する構成を備えたものとすることは当業者が容易に想到し得た事項である。
　
　よって、本願発明は、従来周知の技術事項を勘案することにより刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
７．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく拒絶されるべきものである。
　よって、結論のとおり審決する。