(57)【特許請求の範囲】
【請求項１】
一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、
該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、
前記ｎ個の単安定／双安定回路の各々の出力端子がｎ個の入力端子に１：１対応で個々に接続される論理和回路又は論理和否定回路とを具備し、
前記ｎ個の電流変調器に入力データ信号を印加又は分配し、
前記ｎ個の単安定／双安定回路のクロック端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、
ｉ番目（ｉは１〜ｎの整数）の前記クロック端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、
前記論理和回路又は前記論理和否定回路の出力端子から出力信号を取り出し、識別動作を行うことを特徴とするディジタル識別回路。
【請求項２】
一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、
該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、
前記ｎ個の単安定／双安定回路の各々の出力端子が１：１対応で個々に接続されるｎ個の入力端子及びｎ個の入力切替端子を有するセレクタ回路とを具備し、
前記ｎ個の電流変調器に入力データ信号を印加又は分配し、
前記ｎ個の単安定／双安定回路のクロック端子及び前記セレクタ回路のｎ個の入力切替端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、
ｉ番目（ｉは１〜ｎの整数）の前記クロック端子及び前記入力切替端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、
前記セレクタ回路の出力端子から出力信号を取り出し、識別動作を行うことを特徴とするディジタル識別回路。
【請求項３】
一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、
該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、
前記ｎ個の単安定／双安定回路の各々の出力端子がｎ個の入力端子に１：１対応で個々に接続される論理和回路又は論理和否定回路とを具備し、
前記ｎ個の電流変調器に各々独立の入力データ信号を印加し、
前記ｎ個の単安定／双安定回路のクロック端子に前記入力データ信号のビットレートに等しい周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、
ｉ番目（ｉは１〜ｎの整数）の前記クロック端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、
前記論理和回路又は前記論理和否定回路の出力端子から出力信号を取り出し、前記入力データ信号の時分割多重動作を行うことを特徴とするディジタル識別回路。
【請求項４】
一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、
該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、
前記ｎ個の単安定／双安定回路の各々の出力端子が１：１対応で個々に接続されるｎ個の入力端子及びｎ個の入力切替端子を有するセレクタ回路とを具備し、
前記ｎ個の電流変調器に各々独立の入力データ信号を印加し、
前記ｎ個の単安定／双安定回路のクロック端子及び前記セレクタ回路のｎ個の入力切替端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、
ｉ番目（ｉは１〜ｎの整数）の前記クロック端子及び前記入力切替端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、
前記セレクタ回路の出力端子から出力信号を取り出し、前記入力データ信号の時分割多重動作を行うことを特徴とするディジタル識別回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路で構成される送受信器等に使用するディジタル識別回路において、入力するデータ信号を外部クロック信号により識別する技術及び複数の入力データ信号を時分割して多重する技術に関するものである。
【０００２】
【従来の技術】
従来から、共鳴トンネルダイオード（Ｒｅｓｏｎａｎｔ  Ｔｕｎｎｅｌｉｎｇ  Ｄｉｏｄｅ：ＲＴＤ）と電流変調器を用いて入力データ信号を識別し、電気信号に変換する識別回路として、図８に示すような回路が知られている（参考文献：Ｋ．Ｓａｎｏ，Ｋ．Ｍｕｒａｔａ，Ｔ．Ａｋｅｙｏｓｉ，Ｎ．Ｓｈｉｍｉｚｕ，Ｔ．Ｏｔｓｕｊｉ，Ｍ．Ｙａｍａｍｏｔｏ，Ｔ．Ｉｓｈｉｂａｓｈｉ，ａｎｄ  Ｍ．Ｙａｍａｍｏｔｏ，”Ｕｌｔｒａ−ｆａｓｔｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  ｃｉｒｃｕｉｔ  ｕｓｉｎｇ  ｒｅｓｏｎａｎｔ  ｔｕｎｎｅｌｉｎｇ  ｄｉｏｄｅｓ  ａｎｄ    ｕｎｉ−ｔｒａｖｅｌｉｎｇ−ｃａｒｒｉｅｒ  ｐｈｏｔｏｄｉｏｄｅ”，ＩＥＥ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．３４，Ｎｏ．２，ｐｐ．２１５−２１６（１９９８））。この図８の回路において、ＲＴＤａはドライバ用共鳴トンネルダイオード、ＲＴＤｂはロード（負荷）用共鳴トンネルダイオードである。ＰＤは光入力データ信号ＤＴを直接受光受信し、電流へ変換するために電流変調器として働く高速・高出力のフォトダイオードである。６１はクロック信号Ｖｃｋが印加するクロック端子、６２は出力信号Ｖｏｕｔが出力する出力端子である。
【０００３】
図９の（ａ）、（ｂ）はこの識別回路の動作原理説明図である。図中、Ａはドライバ用共鳴トンネルダイオードＲＴＤａの電流電圧曲線にフォトダイオードＰＤの光電流による変調電流の寄与を考慮した曲線、Ｂはロード用共鳴トンネルダイオードＲＴＤｂの電流電圧曲線を基にした負荷曲線である。
【０００４】
なお、ドライバ用共鳴トンネルダイオードＲＴＤａのサイズをロード用共鳴トンネルダイオードＲＴＤｂのそれより小さくすることで、光電流が無い状態ではドライバ用共鳴トンネルダイオードＲＴＤａのピーク電流値は、図９（ｂ）に示すように、ロード用共鳴トンネルダイオードＲＴＤｂのそれよりも小さくなっている。
【０００５】
負荷曲線Ｂと電圧軸の交点は、この識別回路に加えられるクロック信号Ｖｃｋの電圧値に等しい。このクロック信号Ｖｃｋがロウレベルからハイレベルヘ遷移するに伴い、負荷曲線Ｂは図９（ａ）、（ｂ）において左から右に、つまり高電圧側へと移動する。逆に、クロック信号Ｖｃｋがハイレベルからロウレベルに遷移する場合は、右から左へと移動する。
【０００６】
負荷曲線Ｂの右から左への移動の際に、フォトダイオードＰＤの光電流が存在する場合は、その電流分が曲線Ａに加算され、図９（ａ）に示すように曲線Ａのピーク値が負荷曲線Ｂのそれより大きい状態で移動し、動作点Ｃは最終的に低電圧側へ遷移する。逆に、光電流が存在しない場合は、曲線Ａのピーク値は負荷曲線Ｂのそれより小さい状態で移動し、動作点Ｃは最終的に高電圧側へ遷移する。
【０００７】
このように、図８の回路は、クロック信号Ｖｃｋがロウレベルとのきは動作点Ｃは低電圧側のみで安定する（単安定）するが、そのクロック信号Ｖｃｋがハイレベルとのきは、光データ信号の有無（電流変調の有無）によって、その動作点Ｃが低電圧側（電流変調有り：図９（ａ））、又は高電圧側（電流変調無し：図９（ｂ））の２つのいずれかで安定する（双安定）ので、単安定／双安定回路とも呼ばれている。
【０００８】
図１０はこの図８の識別回路の動作を示す信号波形図である。この回路はクロック信号Ｖｃｋの立ち上がり時の光電流の有無を識別し、クロック信号電圧Ｖｃｋがハイレベルの間はその識別した状態を保持する。すなわち、この識別回路では、光電流が存在するときは出力電圧Ｖｏｕｔをロウレベルとして、光電流が存在しない時はハイレベルとして識別し、保持する動作が行われる。クロック信号Ｖｃｋがロウレベルになると、出力電圧Ｖｏｕｔは必ずロウレベルに遷移する。以上により、出力電圧Ｖｏｕｔの波形はＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号となる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述の共鳴トンネルダイオードと電流変調器を用い、入力データ信号を識別する識別回路に関しては、以下に示す問題がある。
【００１０】
まず、図８に示した識別回路の構成では、その出力が前記したようにＲＺ信号であるため、出力信号に含まれる周波数成分がビットレートＢ（ｂｉｔ／ｓ）で動作するとき最高ではＢ（Ｈｚ）となり高くなる。これに対し、トランジスタで構成される一般的な識別回路（例えば、Ｅ．Ｓａｎｏ  ｅｔ．ａｌ．，”４０  Ｇｂｉｔ／ｓ  ｄｅｃｉｓｉｏｎ  ＩＣ  ｕｓｉｎｇＩｎＰ／ＩｎＧａＡｓ  ｃｏｍｏｓｉｔｅ−ｃｏｌｌｅｃｔｏｒ  ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ  ”  ，ＩＥＥ  Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．，Ｖｏｌ．３５，Ｎｏ．１４，ｐｐ．１１９４−１１９５（１９９９））では、出力はＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号であり、ビットレートＢ（ｂｉｔ／ｓ）で動作するとき最高でも約０．７Ｂ（Ｈｚ）の周波数成分が出力信号に含まれるにとどまる。このため識別回路の後段に接続されるバッファ回路の帯域としては、図８に示した共鳴トンネルダイオードによる識別回路の方がより高いものが必要になってしまう。
【００１１】
次に、図８に示した識別回路の構成では、その出力がＲＺ信号であるため、識別結果が出力される時間がＮＲＺ信号出力の識別回路の場合よりも短い。この様子を図１１に示す。なお、この図１１の波形は出力波形を動作周期時間（動作ビットレートの逆数）の整数倍の時間毎に折り返して示したものであり、アイパターンと呼ばれている。図８の識別回路の場合のようにＲＺ信号出力では、識別結果が出力される時間は図中のＴＲＺであり、ＮＲＺ出力のＴＮＲＺよりも短い。このため後段に分離回路（例えば、Ｔ．Ｏｔｓｕｊｉ  ｅｔ．ａｌ．，”４０  Ｇｂｉｔ／ｓ，ｆｕｌｌｙ−ｉｎｔｅｇｒａｔｅｄ  １：２  ｄｅｍｕｌｔｉｐｌｅｘｅｒ  ＩＣ  ｕｓｉｇ  ＩｎＡｌＡｓ／ＩｎＧａＡｓ／Ｉｎｐ  ＨＥＭＴｓ”，ＩＥＥ  Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．，Ｖｏｌ．３３，Ｎｏ．１６，ｐｐ．１４０９−１４１０（１９９７））が接続されるとき、その分離回路が正常動作を行うデータの位相範囲も狭くなってしまう。
【００１２】
さらに、共鳴トンネルダイオード等のトンネルダイオードと電流変調器を用いて、複数の入力データ信号を時分割多重化する回路に関しては、これまでに知られていない。複数のデータを識別しその後多重化するような多機能回路をトンネルダイオードと電流変調器のみで構成することは困難であった。
【００１３】
本発明は以上の問題点を鑑みて成されたものであり、その目的はトンネルダイオードを使用したディジタル識別回路において、後段回路への要求条件を緩和するべく出力信号をＮＲＺタイプにし、また複数データの時分割多重化を実現したディジタル識別回路を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するため第１の発明は、一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、前記ｎ個の単安定／双安定回路の各々の出力端子がｎ個の入力端子に１：１対応で個々に接続される論理和回路又は論理和否定回路とを具備し、前記ｎ個の電流変調器に入力データ信号を印加又は分配し、前記ｎ個の単安定／双安定回路のクロック端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、ｉ番目（ｉは１〜ｎの整数）の前記クロック端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、前記論理和回路又は前記論理和否定回路の出力端子から出力信号を取り出し、識別動作を行うようにした。
【００１５】
第２の発明は、一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、前記ｎ個の単安定／双安定回路の各々の出力端子が１：１対応で個々に接続されるｎ個の入力端子及びｎ個の入力切替端子を有するセレクタ回路とを具備し、前記ｎ個の電流変調器に入力データ信号を印加又は分配し、前記ｎ個の単安定／双安定回路のクロック端子及び前記セレクタ回路のｎ個の入力切替端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、ｉ番目（ｉは１〜ｎの整数）の前記クロック端子及び前記入力切替端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、前記セレクタ回路の出力端子から出力信号を取り出し、識別動作を行うようにした。
【００１６】
第３の発明は、一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、前記ｎ個の単安定／双安定回路の各々の出力端子がｎ個の入力端子に１：１対応で個々に接続される論理和回路又は論理和否定回路とを具備し、前記ｎ個の電流変調器に各々独立の入力データ信号を印加し、前記ｎ個の単安定／双安定回路のクロック端子に前記入力データ信号のビットレートに等しい周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、ｉ番目（ｉは１〜ｎの整数）の前記クロック端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、前記論理和回路又は前記論理和否定回路の出力端子から出力信号を取り出し、前記入力データ信号の時分割多重動作を行うようにした。
【００１７】
第４の発明は、一端がクロック端子に接続された第１のトンネルダイオードの他端に第２のトンネルダイオードの一端と出力端子を共通接続し、前記第２のトンネルダイオードの他端を電源端子に接続した構成を有するｎ個（ｎは整数）の単安定／双安定回路と、該ｎ個の単安定／双安定回路の各々の出力端子に個々に接続されるｎ個の電流変調器と、前記ｎ個の単安定／双安定回路の各々の出力端子が１：１対応で個々に接続されるｎ個の入力端子及びｎ個の入力切替端子を有するセレクタ回路とを具備し、前記ｎ個の電流変調器に各々独立の入力データ信号を印加し、前記ｎ個の単安定／双安定回路のクロック端子及び前記セレクタ回路のｎ個の入力切替端子に前記入力データ信号のビットレートの１／ｎの周波数でデューティー比が１：ｎ−１であるｎ個の互いに異なったクロック信号を個々に印加し、ｉ番目（ｉは１〜ｎの整数）の前記クロック端子及び前記入力切替端子に印加されるクロック信号の位相が１番目の前記クロック端子に印加されるクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れ、前記セレクタ回路の出力端子から出力信号を取り出し、前記入力データ信号の時分割多重動作を行うようにした。
【００１８】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態のディジタル識別回路の回路図である。図中、１は第１の単安定／双安定回路であり、直列接続されたロード用共鳴トンネルダイオードＲＴＤ１、ドライバ用共鳴トンネルダイオードＲＴＤ２と、そのドライバ用共鳴トンネルダイオードＲＴＤ２に並列接続されたフォトダイオードＰＤ１からなる。１１はクロック信号Ｖｃｋ１が印加するクロック端子、１２電圧Ｖｓｓ１が印加する電源端子である。
【００１９】
２は第２の単安定／双安定回路であり、直列接続されたロード用共鳴トンネルダイオードＲＴＤ３、ドライバ用共鳴トンネルダイオードＲＴＤ４と、そのドライバ用共鳴トンネルダイオードＲＴＤ４に並列接続されたフォトダイオードＰＤ２からなる。２１はクロック信号Ｖｃｋ２が印加するクロック端子、２２は前記と同じ電圧ＶＳＳ１が印加する電源端子である。
【００２０】
３は論理和否定（ＮＯＲ）回路であり、ソースとドレインが共通接続されたトランジスタＦＥＴ１，ＦＥＴ２、及びその共通ドレインと接地（ＧＮＤ）間に接続された負荷抵抗ＲＬからなる。３１は共通ソースに印加される電圧ＶＳＳ２の電源端子、３２は共通ドレインから引き出した出力端子である。トランジスタＦＥＴ１のゲートは共鳴トンネルダイオードＲＴＤ１，ＲＴＤ２の共通接続点（出力電圧Ｖ１）に接続され、トランジスタＦＥＴ２のゲートは共鳴トンネルダイオードＲＴＤ３，ＲＴＤ４の共通接続点（出力電圧Ｖ２）に接続されている。
【００２１】
両方の単安定／双安定回路１，２の電源端子１２，２２の電圧Ｖｓｓ１としては、その出力電圧Ｖ１，Ｖ２のロウレベルに相当するバイアス電圧が印加される。また、論理和否定回路３の電源端子３１の電圧Ｖｓｓ２としては、トランジスタＦＥＴ１，ＦＥＴ２が動作状態になるようなバイアス電圧が印加される。
【００２２】
さて、入力光データ信号ＤＴは、両方のフォトダイオードＰＤ１，ＰＤ２にそれぞれ同時に照射される。また、電気クロック信号Ｖｃｋ１，Ｖｃｋ２はクロック端子１１，２１に印加される。出力信号Ｖｏｕｔは出力端子３２から出力する。
【００２３】
図２は図１の識別回路の動作波形を示す図である。信号ＤＴ、Ｖ１，Ｖ２，Ｖｏｕｔに関しては入力光データ信号ＤＴの時間周期の整数倍で重ね書きした「アイパターン」として表現している。
【００２４】
図２をもとに本識別回路の動作について説明する。ＲＺタイプの入力光データ信号ＤＴは、従来の技術で説明した原理に基づき、クロック信号Ｖｃｋ１，Ｖｃｋ２の立ち上がりで単安定／双安定回路１，２にそれぞれ論理反転して読み込まれ、電圧Ｖ１、Ｖ２として出力する。ここで、クロック信号Ｖｃｋｌ，Ｖｃｋ２は入力光データ信号ＤＴのビットレートの１／２の周波数を有し、お互いに位相が１８０度ずれていることから、単安定／双安定回路１，２はそれぞれその入力光データ信号ＤＴを１ビットおきに交互に読み込む。
【００２５】
さらに、単安定／双安定回路１，２に読み込まれた入力光データ信号ＤＴはクロック信号Ｖｃｋｌ，Ｖｃｋ２がハイレベルの間だけ保持されるが、それらのクロック信号Ｖｃｋｌ，Ｖｃｋ２の周波数が入力光データ信号ＤＴのビットレートの１／２であるために、読み込まれたデータの出力時間は入力光データ信号ＤＴの時間周期まで延長される。
【００２６】
以上の一連の動作から、単安定／双安定回路１，２の出力信号Ｖ１，Ｖ２は、図２に示したように、入力光データ信号ＤＴをクロック信号Ｖｃｋｌ，Ｖｃｋ２の立ち上がりで１ビットおきに交互に読み込み、かつデータの出力時間が入力光データ信号ＤＴの時間周期に等しいようなＲＺ波形となる。また、出力信号Ｖ１，Ｖ２のデータ時間の位相関係は、お互いに１８０度ずれる。この出力信号Ｖ１，Ｖ２の論理和否定を論理和否定回路３で取ると、クロック信号Ｖｃｋ１，Ｖｃｋ２のタイミングで識別されたＮＲＺ信号が出力信号Ｖｏｕｔとして出力される。
【００２７】
以上から、本実施形態のディジタル識別回路では、出力信号をＮＲＺ信号で得ることができ、データの「０」、「１」の情報の持続時間を長くできるので、後段のデータ分離回路が正常動作する位相範囲を広くでき、低速動作が可能となる。また、本識別回路では電源がＶｓｓ１，Ｖｓｓ２の２個ですむ。
【００２８】
［第２の実施形態］
図３は第２の実施形態のディジタル識別回路を示す図である。ここでは、第１の実施形態における単安定／双安定回路中１，２のフォトダイオードＰＤ１，ＰＤ２の代用として、トランジスタＦＥＴ３，ＦＥＴ４及びフォトダイオードＰＤ３が用いられている。４１は電圧Ｖｓｓ３の印加する電源端子、４２はトランジスタＦＥＴ３，ＦＥＴ４のバイアス電圧Ｖｒｅｆを印加するバイアス端子である。
【００２９】
これらのトランジスタＦＥＴ３，ＦＥＴ４，フォトダイオードＰＤ３による回路構成は、１個の光入力データ信号で複数の単安定／双安定素子を動作させるよう工夫したものである（特願平１０−１８９１２８，村田浩一、佐野公一）。このトランジスタＦＥＴ３，ＦＥＴ４、フォトダイオードＰＤ３以外の回路構成については、図１の第１の実施形態と全く同じである。
【００３０】
信号及び電源の印加に関しても、トランジスタＦＥＴ３，ＦＥＴ４及びフォトダイオードＰＤ３に関わる以外の部分の関しては第１の実施形態と同じである。
【００３１】
ここで、トランジスタＦＥＴ３，ＦＥＴ４及びフォトダイオードＰＤ３に関わる部分の信号及び電源の印加に関して説明する。バイアス端子４２には、トランジスタＦＥＴ３とＦＥＴ４を動作状態にするような条件のバイアス電圧が印加される。また電源端子４２にはトランジスタＦＥＴ３，ＦＥＴ４を飽和領域にし、かつフォトダイオードＰＤ３が高速動作に適したバイアス条件になるような電圧が印加される。また、光入力データ信号ＤＴはフォトダイオードＰＤ３にのみ照射される。
【００３２】
本識別回路の動作について説明する。光入力データ信号ＤＴはフォトダイオードＰＤ３に照射され、電流信号に変換される。この電流信号はトランジスタＦＥＴ３，ＦＥＴ４を通じて２つの単安定／双安定回路１，２に分配されるので、それらの単安定／双安定回路１，２は図１に示した第１の実施形態と同様な動作を行う。論理和否定回路３の部分についても第１の実施形態と同様であることから、同様の動作が行われる。
【００３３】
その結果、第１の実施形態と同様に、図２に示したような波形で本識別回路は動作し、出力端子３２の出力信号Ｖｏｕｔはクロック信号Ｖｃｋ１，Ｖｃｋ２のタイミングで識別されたＮＲＺ信号となる。また、本実施形態では、フォトダイオードが１個で済む利点がある。
【００３４】
［第３の実施形態］
図４は第３の実施形態のディジタル識別回路を示す図である。この識別回路は図３に示した第２の実施形態を変形したもので、フォトダイオードＰＤ４を単安定／双安定回路１，２のトランジスタＦＥＴ３，ＦＥＴ４のゲートと電圧Ｖｓｓ４の電源端子５１との間に接続し、同ゲートと接地間に抵抗Ｒ１を接続し、そのトランジスタＦＥＴ３，ＦＥＴ４のソースを電圧Ｖｓｓ５の電源端子５２に接続したものである。他は第２の実施形態と同様である。
【００３５】
電源端子５１にはフォトダイオードＰＤ４に光入力データ信号ＤＴが入射したときトランジスタＦＥＴ３，ＦＥＴ４が遮断するような電圧Ｖｓｓ４が印加され、電源端子５２にはトランジスタＦＥＴ３，ＦＥＴ４が動作状態になるような電圧Ｖｓｓ５が印加される。
【００３６】
本識別回路の動作について説明する。光入力データ信号ＤＴはフォトダイオードＰＤ４に照射され、電流信号に変換されるので、トランジスタＦＥＴ３，ＦＥＴ４のゲート電位を低下させ、そのトランジスタＦＥＴ３，ＦＥＴ４を遮断させる。このため、本実施形態では光入力データ信号ＤＴが印加したとき出力電圧Ｖ１，Ｖ２としては論理反転しない信号が得られる。論理和否定回路３の部分については第１の実施形態と同様であることから、同様の動作が行われる。
【００３７】
その結果、第１の実施形態と同様に、図２に示したような波形で本識別回路は動作し、出力端子３２の出力信号Ｖｏｕｔはクロック信号Ｖｃｋ１，Ｖｃｋ２のタイミングで識別されたＮＲＺ信号となる。
【００３８】
［第４の実施形態］
図５は第４の実施形態のディジタル識別回路を示す図である。この識別回路は図３に示した第２の実施形態における論理和否定回路３の部分をセレクタ回路６に置き換えたものとなっている。
【００３９】
本識別回路に印加されるクロック信号Ｖｃｋ１，Ｖｃｋ２，ＤＴ及び電圧Ｖｓｓ１，Ｖｓｓ３、Ｖｒｅｆについては、セレクタ回路５の部分を除いては第２の実施形態と全く同じである。
【００４０】
セレクタ回路６には、入力端子Ｄ１，Ｄ２にそれぞれ単安定／双安定回路１，２の出力信号Ｖ１，Ｖ２が印加され、入力切替端子Ｓ１，Ｓ２にそれぞれ単安定／双安定回路１，２に印加されるものと同じクロック信号Ｖｃｋ１，Ｖｃｋ２が選択信号として加えられる。また出力信号Ｖｏｕｔはセレクタ回路５の出力端子ＯＵＴから取り出される。
【００４１】
本識別回路の回路動作について図２の波形図をもとに説明する。２つの単安定／双安定回路１，２に関しては、図３に示した第２の実施形態と同様な動作を行う。よって、２つの単安定／双安定回路１，２の出力信号は図２のＶ１，Ｖ２に示したような波形となる。
【００４２】
セレクタ回路６は、入力切替端子Ｓ１に加えられる信号がハイイレベルの時は入力端子Ｄ１に加えられた信号を出力し、入力切替端子Ｓ２に加えられる信号がハイレベルの時は入力端子Ｄ２に加えられた信号を出力する。ここで、入力切替端子Ｓ１，Ｓ２にはぞれぞれクロック信号Ｖｃｋｌ，Ｖｃｋ２が、また入力端子Ｄ１，Ｄ２には単安定／双安定回路１，２の出力信号Ｖ１，Ｖ２がそれぞれ印加されているので、セレクタ回路６の出力端子ＯＵＴの信号波形は図２に示した出力信号Ｖｏｕｔのような波形になる。
【００４３】
よって本識別回路もまた、図２に示したような波形のように動作し、出力信号Ｖｏｕｔはクロック信号Ｖｃｋ１，Ｖｃｋ２のタイミングで識別されたＮＲＺ信号となる。また、本実施形態では、セレクタ回路６の部分を入出力インターフェースとしてよく用いられているＳＣＦＬ（Ｓｏｕｒｃｅ  Ｃｏｕｐｌｅｄ  ＦＥＴ  Ｌｏｇｉｃ）やＥＣＬ（Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）で構成可能である。
【００４４】
なお、図１に示した第１の実施形態や図４に示した第３の実施形態の識別回路についても、本実施形態と同様に論理和否定回路３をセレクタ回路６に置換した構成に変形することができる。
【００４５】
［第５の実施形態］
図６は第５の実施形態の識別回路を示す図である。本識別回路は、図１に示した第１の実施形態での回路構成と同様である。また、この識別回路に印加される電源についても第１の実施形態と同様である。
【００４６】
ところが、本識別回路に印加される入力光データ信号については、第１の入力光データ信号ＤＴ１はフォトダイオードＰＤ１に、第２の入力光データ信号ＤＴ２はフォトダイオードＰＤ２にそれぞれ個別に照射される。電気クロック信号Ｖｃｋ１、Ｖｃｋ２はクロック端子１１，２１にそれぞれ印加される。出力信号Ｖｏｕｔは、論理和否定回路３中の出力端子３２から取り出される。
【００４７】
図７に本実施形態の識別回路の動作波形を示す。図中、信号ＤＴ１，ＤＴ２，Ｖ１，Ｖ２、Ｖｏｕｔに関しては入力光データ信号ＤＴ１，ＤＴ２の時間周期の整数倍で重ね書きした「アイパターン」として表現している。
【００４８】
図７をもとに本識別回路の動作について説明する。入力光データ信号ＤＴ１，ＤＴ２は、従来の技術で説明した原理に基づき、クロック信号Ｖｃｋ１，Ｖｃｋ２の立ち上がりで単安定／双安定回路１，２にそれぞれ論理反転して読み込まれ、そのクロック信号Ｖｃｋ１，Ｖｃｋ２がハイレベルの間だけ保持される。ここで、クロック信号Ｖｃｋ１，Ｖｃｋ２はお互いに位相が１８０度ずれていることから、出力信号Ｖ１，Ｖ２に関してもお互いに位相が１８０度ずれる。この出力信号Ｖ１，Ｖ２の論理和否定を論理和否定回路３で取ると、１ビット毎に入力光データ信号ＤＴ１，ＤＴ２それぞれが交互に詰め込まれ、時分割で多重化された信号出力Ｖｏｕｔが得られる。
【００４９】
なお、ここでは図１の構成に異なる光入力データ信号ＤＴ１，ＤＴ２を入力する場合について述べたが、図３、図５の第２、第４の実施形態ではトランジスタＦＥＴ３，ＦＥＴ４の個々のソースと電源端子４１との間に異なる光入力データ信号ＤＴ１、ＤＴ２を受光するフォトダイオードを個々に接続すれば良く、また図４の第３の実施形態ではトランジスタＦＥＴ３，ＦＥＴ４の個々のゲートと電源端子５１との間に異なる光入力データ信号ＤＴ１、ＤＴ２を受光するフォトダイオードを個々に接続し、個々のゲートとグランドとの間に抵抗Ｒ１を個々に接続すれば良い。
【００５０】
［その他の実施形態］
以上説明した識別回路の例では、共鳴トンネルダイオードＲＴＤ１〜ＲＴＤ４を用いているが、これを通常のトンネルダイオードに置き換えても同様の動作作用効果が得られるのはもちろんである。
【００５１】
また以上の例では、入力光データ信号／電流の変換器として入力光に対応するようフォトダイオードを用いているが、これを電気電圧入力に対応するようトランジスタに置き換えても同様の効果が得られるのは言うまでもない。例えば、図４の回路ではフォトダイオードＰＤを除去して、ＦＥＴ３，ＦＥＴ４のゲートを共通接続のまま（識別動作）、又は分離して（時分割多重動作）そこに電気データ信号を入力させれば良い。
【００５２】
さらに、以上の例では使用トランジスタとしてＦＥＴ（電界効果トランジスタ）を用いたが、これをバイポーラトランジスタに置き換えても同様の効果が得られる。また、論理和否定回路は論理和（ＯＲ）回路構成であっても良い。
【００５３】
さらに、以上の例では単安定／双安定回路の数が２、論理和否定回路やセレクタ回路の入力端子の数が２の場合を想定しているが、この数を３以上の整数ｎに設定することもできる。このときは、クロック信号をｎ個として、そのクロック周波数をデータ信号のビットレートの１／ｎ、デューティー比を１：ｎ−１、ｉ番目（ｉは１〜ｎの整数）のクロック信号の位相を１番目のクロック信号から３６０×（ｉ−１）／ｎ度だけ遅れるように設定することにより、同様の効果が得られる。
【００５４】
【発明の効果】
以上から本発明のディジタル識別回路によれば、出力信号をＮＲＺタイプにすることが可能であるため、後段に接続されるバッファ回路や分離回路等への要求条件を緩和することが出来る。また本発明によれば、トンネルダイオードと電流変調器を用いた時分割多重化回路を新たに提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のディジタル識別回路の回路図である。
【図２】図１の回路の動作波形図である。
【図３】本発明の第２の実施形態のディジタル識別回路の回路図である。
【図４】本発明の第３の実施形態のディジタル識別回路の回路図である。
【図５】本発明の第４の実施形態のディジタル識別回路の回路図である。
【図６】本発明の第５の実施形態のディジタル識別回路の回路図である。
【図７】図６の回路の動作波形図である。
【図８】従来の識別回路の回路図である。
【図９】図８の回路の動作原理説明用の特性図である。
【図１０】図８の回路の動作波形図である。
【図１１】ＲＺ信号出力とＮＲＺ信号出力の波形を比較した図である。
【図１】
0003550618.tif 000002
【図２】
0003550618.tif 000003
【図３】
0003550618.tif 000004
【図４】
0003550618.tif 000005
【図５】
0003550618.tif 000006
【図６】
0003550618.tif 000007
【図７】
0003550618.tif 000008
【図８】
0003550618.tif 000009
【図９】
0003550618.tif 000010
【図１０】
0003550618.tif 000011
【図１１】
0003550618.tif 000012