【事件の表示】
特願２００１−５２２７７５「ウェーブレット・データのゼロツリー符号化のための方法及び装置、並びにコンピュータ・システム」拒絶査定不服審判事件〔平成１３年　３月１５日国際公開、ＷＯ０１／１９０８９、平成１５年　３月１１日国内公表、特表２００３−５０９９１４、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．経緯 
（１）手続  
　本願は、２０００年８月１０日（パリ条約による優先権主張１９９９年９月３日、米国）を国際出願日とする出願であり、手続きの概要は以下のとおりである。
 　 
　国内書面提出　　　　　：平成１４年　３月　４日
　拒絶理由の通知　　　　：平成１７年　４月　６日（起案日）
　意見書提出　　　　　　：平成１７年　６月２１日
　拒絶査定　　　　　　　：平成１７年　８月１５日（起案日）
　拒絶査定不服審判請求　：平成１７年１１月１６日
　補正書提出　　　　　　：平成１７年１１月１６日
　前置報告　　　　　　　：平成１８年　３月１３日
　当審拒絶理由通知　　　：平成２０年１０月　７日（起案日）
　意見書提出　　　　　　：平成２０年１０月１７日
　補正書提出　　　　　　：平成２０年１０月１７日
　
（２）拒絶査定  
　原査定の理由は、概略、下記のとおりである。  
　　　　　記（査定の理由）  
　本願の請求項１から請求項１５までに係る発明は、下記刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。  
　　　　　記  
　刊行物１：特開平８−１３９９３５号公報  
　刊行物２：米国特許第５７４８７８６号明細書 
　刊行物３：欧州特許第０９２０２１３号明細書
 　  
（３）平成１７年１１月１６日付け補正
　この補正は、補正前請求項１〜１５のうち、補正前請求項２〜１５を削除し、特許請求の範囲を下記のように補正するものである。
　
　　　　　記（特許請求の範囲：平成１７年１１月１６日付け補正）
　　【請求項１】　画像を示すウェーブレット係数を提供すること、
　各ウェーブレット係数を順序付けされたビットの集合として表わすこと、及び
　各順列のビットを符号化して、その順列に関連付けされたゼロツリー・ルートを示すこと、
を含むことを特徴とする方法。
　　
（４）前置報告
　前置報告は、概略、下記のとおりである。
　　　　　　　記（前置報告）
　(a)査定の理由
　本願の請求項１に係る発明は、上記刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　(b)新たに発見した拒絶理由
　請求項1の記載は、不明確であるから、本願は、特許法第３６条第６項に規定する要件を満たしていない。
　
（５）当審拒絶理由通知（新たな拒絶理由）
　当審で通知した拒絶理由は、下記のとおりである。
　
　　　　　　　　記（当審拒絶理由通知）
　請求項1の記載は、以下の点で不明確であるから、本願は、特許法第３６条第６項２号に規定する要件を満たしていない。
　(a)請求項１の「各ウェーブレット係数を順序付けされたビットの集合として表わすこと」は、ウェーブレット係数を上位ビットから下位ビットに至るビットプレーン毎の集合として表すことを意味しようとするものと認められるが、単に個々の係数をバイナリで表現することとも読め、不明瞭である。
　(b)請求項１の「各順列のビットを符号化して、その順列に関連付けされたゼロツリー・ルートを示す」は、各集合毎に全てのゼロツリー・ルートを示すのか否か不明瞭である。
　
（６）平成２０年１０月１７日付け補正
　この補正は、特許請求の範囲を下記のように補正するものである。
　
　　　　　　記（特許請求の範囲）
　　【請求項１】　画像を示すウェーブレット係数を提供すること、
　画像を示すウェーブレット係数を提供すること、
　
前記ウェーブレット係数を各係数のビット順位毎の
　
前記各集合を符号化して、各集合毎に全ての
を含むことを特徴とする方法。　
　
２．補正の適否判断 （当審）
　《結論》 
　平成１７年１１月１６日付け補正及び平成２０年１０月１７日付け補正を認める。
　《理由》 
　平成１７年１１月１６日付けの手続補正は、補正前請求項２〜１５を削除するものあるから、平成１８年改正前特許法（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法）第１７条の２第４項第１号規定の「請求項の削除」に該当するものであるから、同特許法第１７条の２第４項の規定に適合する。
　また、平成１７年１１月１６日付け補正、及び平成２０年１０月１７日付け補正は、いずれも、願書に最初に添付した明細書及び図面に記載した事項の範囲内においてする補正であるから、特許法１７条の２第３項の各規定に適合する。
　
３．当審拒絶理由（記載不備：第３６条第６項２号違反）について
　平成２０年１０月１７日付け手続補正書により、請求項１の、
　(a)「各ウェーブレット係数を順序付けされたビットの集合として表わすこと」が、
　　「
前記ウェーブレット係数を各係数のビット順位毎の
　(b)「各順列のビットを符号化して、その順列に関連付けされたゼロツリー・ルートを示すこと」が、
　　「
前記各集合を符号化して、各集合毎に全ての
　したがって、請求項１の記載不備（特許法第３６条第６項２号違反）は解消された。
　
４．本願発明 
　本願の請求項１に係る発明（本願発明という）は、本願明細書及び図面（平成１４年３月４日付け国内書面並びに、平成１７年１１月１６日付けおよび平成２０年１０月１７日付け手続補正書による補正）の記載からみて、その特許請求の範囲の請求項１に記載した下記の事項により特定されるとおりのものと認める。 
　　　　　　　　　　記（本願発明）
　画像を示すウェーブレット係数を提供すること、
　
前記ウェーブレット係数を各係数のビット順位毎の
　
前記各集合を符号化して、各集合毎に全ての
を含むことを特徴とする方法。　
　
５．査定についての判断（当審）
（１）本願発明について 
　（ａ）主要構成 
　査定で引用された各刊行物のいずれにも、本願発明が備える下記の主要構成は記載されておらず、各刊行物を組み合わせても、同主要構成を導くことはできない。 また、各刊行物のいずれにも、下記の主要構成に至るに足りる技術的課題も見いだすことができない。
　
　　　　　記（本願発明の主要構成）  
  前記各集合（ウェーブレット係数を各係数のビット順位毎の集合として表した各集合）を符号化して、各集合毎に全てのゼロツリー・ルートを示すこと
　
　（ｂ）効果等 
　本願発明は、上記主要構成を備えることにより、本願明細書に記載した「各分割レベルの符号化は、一般に、２つのパス、すなわち、有意な値であると評価されていないウェーブレット係数の主要リストを決定する主要なパスと、有意な値であると決定されたウェーブレット係数の従属リストを決定する従属パスとを含んでいる。従属パスの間に、しきい値を各サブバンドに対して計算し、そのしきい値を使用してサブバンドの係数が有意でないか、又は有意であるかを評価できる。しかし残念ながら、計算が複雑なため、前記の圧縮技術は、例えば対話形ビデオ圧縮アプリケーションのような特定の用途には遅過ぎる。」（段落【０００９】）という問題を解決することができる等の効果を奏するものと認められる。
　
　（ｃ）結論 
　以上によれば、本願発明は、査定で引用された各刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである、とすることはできない。  
 　  
（２）引用刊行物の記載等について 
　以下、各刊行物の記載について見ておく。 
　
　（ａ）刊行物１（特開平８−１３９９３５号公報)  
　（ａ１）刊行物１の記載
　刊行物１には、「符号化装置及びウエーブレット変換フィルタ」（発明の名称）に関し、図面と共に次に掲げる事項が記載されている。 
　
　〈課題、解決手段〉
　（イ）「【００１１】
【発明が解決しようと課題】本発明は、前述の問題点に鑑み、効率的な非圧縮性／圧縮性データ圧縮／伸長システムを実現しようとするもので、より具体的には、良好なエネルギー集中を得られる変換を用いた効率的な符号化装置と、それに関連した効率的な圧縮を可能にするウエーブレット変換フィルタとを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、入力データを複数の係数に変換する可逆ウエーブレットフィルタと、該複数の係数に対し埋め込み符号化を行なうことにより、ビットストリームを生成する、該可逆ウエーブレットフィルタに接続された埋め込み符号化器と、該ビットストリームに対しエントロピー符号化を行なって、符号化データを生成する、該埋め込み符号化器に接続されたエントロピー符号化器からなる符号化装置が提供される。
【００１３】本発明によれば、入力データを受け取って、該入力データの分割したものを表わす係数の系列を生成する変換符号化器と、該係数の系列を受け取り、該係数の系列に対しビット・シグニフィカンス符号化を行なって符号化データを生成する埋め込み符号化器とからなり、該埋め込み符号化器が該係数の系列の全部を受け取る前に符号化データを発生する符号化装置が提供される。この符号化装置は例えば、該変換符号化器及び該埋め込み符号化器が１パスで該入力データから符号化データを生成するように動作するように構成される。
 　　・・・（中略）・・・
【００１７】本発明によれば、複数のデータシンボルを受け取って該複数のデータシンボルをフォーマットされたデータシンボルの集合にフォーマットするフォーマッティングユニットと、該複数のデータシンボルに応じて複数のデシジョンを生成する、該フォーマッティングユニットに接続されたシグニフィカンスユニットと、該シグニフィカンスユニットから該複数のデシジョンを受け取って記憶または出力するメモリ機構とからなる符号化装置が提供される。この符号化装置において、該複数のデータシンボルは例えば複数の係数からなり、該フォーマッティングユニットは、例えば、該複数のデータシンボルを符号−絶対値形式にフォーマットされたデータの集合へ変換するための符号−絶対値ユニットからなり、該符号−絶対値ユニットは、例えば、各データシンボルに対するシグニフィカンス表示を出力するシグニフィカンス判定機構と、該複数のデータシンボルのそれぞれを受け取り、そのデータシンボルに対する符号及び仮数を生成する符号及び仮数ジェネレータと、該複数のデータシンボルのそれぞれに対するインデックスを生成するインデックスカウンタからなる。該シグニフィカンス判定機構は、例えば、プライオリティエンコーダからなり、あるいは、１対のプライオリティエンコーダと、該１対のプラオリティエンコーダのそれぞれの出力の間で選択することによって該シグニフィカンス表示を出力する選択機構とからなる。」
　
　〈概要〉
　（ロ）「【００２６】＜概要＞本発明は、符号化部及び復号部を持つ圧縮／伸長システムを提供する。符号化部は入力データを符号化して圧縮データを生成する役割を持ち、他方、復号部は前もって符号化されたデータを復号してオリジナル入力データの再現データを生成する役割を持つ。入力データは、画像（静止画像あるいはビデオ画像）、音声等々の様々なデータ形式のものがあろう。一実施例ではデータはデジタル信号データであるが、デジタル化されたアナログデータ、テキストデータ形式、その他の形式が可能である。データのソースは、符号化部及び／または復号部のためのメモリまたはチャネルであろう。
 ・・・（中略）・・・
【００２９】図１において、入力画像データ１０１が可逆ウエーブレット変換ブロック１０２に受け取られる。可逆ウエーブレット変換ブロック１０２の出力はビット・シグニフィカンス埋め込み（bit-significance embedding）ブロック１０３に接続される。可逆ウエーブレット変換ブロック１０２の出力に応答して、ビット・シグニフィカンス埋め込みブロック１０３は少なくとも１つのビットストリームを出力し、このビットストリームはエントロピー符号化器１０４に受け取られる。エントロピー符号化器１０４は、ビット・シグニフィカンス埋め込みブロック１０３からの入力に応じて、符号ストリーム１０７を出力する。
【００３０】一実施例において、ビット・シグニフィカンス埋め込みブロック１０３は、図２に示されるように、符号（sign）−絶対値フォーマッティングユニット１０９、周波数ベース（frequency-based）コンテキストモデル１０５及び統合空間／周波数（joint space／frequency）コンテキストモデル１０６からなる。一実施例では、統合空間／周波数コンテキストモデル１０６は水平（horizon）コンテキストモデルである。いくつかの実施例では、周波数ベースコンテキストモデル１０５はシグニフィカンス・ツリー（significance tree）モデルである。符号−絶対値フォーマッティングユニット１０９、周波数ベースコンテキストモデル１０５及び統合空間／周波数（ＪＳＦ）コンテキストモデル１０６は、本発明におけるビット・シグニフィカンス埋め込みを遂行する。符号−絶対値フォーマッティングユニット１０９の入力は可逆ウエーブレット変換ブロック１０２の出力と接続される。符号−絶対値フォーマッティングユニット１０９の出力はスイッチ１０８に接続される。スイッチ１０８は、符号−絶対値フォーマッティングユニット１０９の出力を周波数ベースコンテキストモデル（モデリングブロック）１０５または統合空間／周波数コンテキストモデル（統合空間／周波数モデリングブロック）１０６のいずれかの入力に与えるように接続される。周波数ベースコンテキストモデル（周波数ベース符号化ブロック）１０５及び統合空間／周波数コンテキストモデル（水平順序（horizon  order）符号化ブロック）１０６の出力はエントロピー符号化器１０４の入力に接続される。エントロピー符号化器１０４は、出力符号ストリーム１０７を生成する。
【００３１】図１に戻る。本発明においては、後に定義するように、画像データ１０１４は可逆ウエーブレット変換ブロック１０２において受け取られ、可逆ウエーブレットを使って変換符号化され、その画像のマルチ解像度分割を表わす一つの係数系列が生成される。これらの係数はビット・シグニフィカンス埋め込みブロック１０３に受け取られる。
【００３２】ビット・シグニフィカンス埋め込みブロック１０３は、それらの係数を順序付けして符号−絶対値形式へ変換する。そして、このフォーマットされた係数は、それらのシグニフィカンス（significance）（後述）に基づき、様々な埋め込み（embedded）モデリング法の組合せを適用される。本発明においては、フォーマットされた係数は２つの埋め込みモデリング法（例えば周波数ベースモデリングとＪＳＦモデリング）の中のいずれか一方を適用される。
【００３３】一実施例においては、フォーマットされた係数は、周波数ベースモデリングか統合空間／周波数モデリングを適用される。本発明において、入力データが複数のビットプレーン（bitplane）を持つ画像データからなる時には、いくつかのビットプレーンが周波数モデリングによって符号化され、残りのビットプレーンがＪＳＦモデリングにより符号化される。どのビットプレーンにどの方法を使うべきかの決定は、ユーザ・パラメータであってよい。一実施例においては、上位の係数ビットプレーンが順序付けられて本発明の周波数ベースモデリングにより符号化される。本発明の周波数ベースコンテキストモデル法においては、係数ビットのシグニフィカンスの予測はウエーブレットのピラミッド構造と関連している。下位の係数ビットプレーンは順序付けられて本発明の統合空間／周波数コンテキストモデルにより符号化される。このＪＳＦモデリング（例えば水平モデリング）は、周波数ベース符号化に比べ、周波数領域係数関係の相関が小さいビットプレーンに対して有利である。
【００３４】ビット・シグニフィカンス埋め込みの結果が、エントロピー符号化器により符号化すべきデシジョン（decicion）（あるいはシンボル）である。一実施例では、全てのデシジョンが一つの符号化器へ送られる。他の実施例では、デシジョンはシグニフィカンス（significance）によってラベル付けされ、各シグニフィカンス・レベルのデシジョンが別々の複数の（物理または仮想）符号化器によって処理される。
【００３５】周波数ベースコンテキストモデル１０５及びＪＳＦモデル１０６より得られたビットストリームは、シグニフィカンス順に、エントロピー符号化器１０４によって符号化される。一実施例では、エントロピー符号化器１０４はバイナリのエントロピー符号化器からなる。ある実施例では、エントロピー符号化器１０４はＱコーダ、米国特許第５,２７２,４７８号に定義されたＢ−コーダ、あるいは、米国特許出願第０８／０１６,０３５号（”Method and Apparatus for ParallelDocoding and Encoding of Data”、１９９３年２月１０日受理）に述べられているような符号化器からなる。Ｑ−コーダについてさらに情報を得るには、Pennebaker，W.B.，et al，”An Overview of the Basic Principles ofthe Q-coder Adaptive Binary Arithmetic，IBM Journal of Research andDevelopment Vol.32，pg．717-26，1988  を参照されたい。ある実施例では、単一の符号化器が単一の出力符号ストリームを発生する。他の実施例では、複数の（物理または仮想）符号化器が、複数の（物理または仮想）データストリームを発生する。」
　
　〈ウエーブレット分割〉
　（ハ）「【００３６】＜ウエーブレット分割（Wavelet Decomposition）＞本発明は、最初に、可逆ウエーブレットを用いて、画像（画像データとしての）または他のデータ信号の分割を行なう。本発明においては、可逆ウエーブレット変換は、整数係数を持つ信号の非損失性復元が可能な精密復元システムを整数演算で実現する。本発明は、可逆ウエーブレットを用いることにより、限定された精度の演算によって非損失性圧縮を提供できる。画像データに可逆ウエーブレット変換を適用することによって生成される結果は、一つの係数系列である。本発明の一実施例では、可逆ウエーブレット変換はフィルタの集合を用いて実現される。ある実施例では、そのフィルタとは１つの２タップ低域通過フィルタと１つの６タップ高域通過フィルタである。ある実施例では、これらフィルタは加減算（及びハードワイヤのビットシフト）だけで実現される。また、本発明においては、高域通過フィルタは低域通過フィルタの結果を使って出力を生成する。結果として得られる高域通過係数は画素解像度より数ビット分だけ大きく、低域通過係数は画素解像度と同一である。ピラミッド分割では低域通過係数だけが繰り返しフィルタされるため、マルチレベル分割により解像度は増加しない。
 　　・・・（中略）・・・
【０１１８】例えば、可逆ウエーブレット変換が再帰的に１つの画像に適用されるときは、第１レベルの分割は最も細かいディテールもしくは解像度に対し作用する。第１分割レベルでは、画像は４つのサブ画像（すなわちサブバンド）に分割される。各サブバンドは、１つの空間周波数帯域を表わしている。第１レベルのサブバンドはＬＬ0，ＬＨ0，ＨＬ0，ＨＨ0と称される。原画像を分割するプロセスは、水平，垂直両次元における２：１のサブサンプリングを含むので、図５に示されるように、第１レベルのサブバンドＬＬ0，ＬＨ0，ＨＬ0，ＨＨ0はそれぞれ入力が持っている画像の画素数（または係数）の４分の１の数の係数を持っている。
【０１１９】サブバンドＬＬ0は、水平方向の低い周波数の情報と垂直方向の低い周波数の情報を同時に含んでいる。一般に、画像エネルギーの大部分が当該サブバンドに集中している。サブバンドＬＨ0は、水平方向の低い周波数の情報と垂直方向の高い周波数の情報（例えば水平方向エッジ情報）を含んでいる。サブバンドＨＬ0は、水平方向の高い周波数の情報と垂直方向の低い周波数の情報（例えば垂直方向エッジ情報）を含んでいる。サブバンドＨＨ0は、水平方向の高い周波数の情報と垂直方向の高い周波数の情報（例えばテクスチャもしくは斜めエッジの情報）を含んでいる。
【０１２０】この後に続く第２、第３、第４の分割レベルは、前レベルの低周波ＬＬサブバンドを分割することによって作られる。第１レベルの当該サブバンドＬＬ0が分割されることによって、そこそこ精細な第２レベルのサブバンドＬＬ1，ＬＨ1，ＨＬ1，ＨＨ1が作られる（図６）。同様に、サブバンドＬＬ1が分割されることによって、粗い第３レベルのサブバンドＬＬ2，ＬＨ2，ＨＬ2，ＨＨ2が生成される（図７）。また、図８に示されるように、サブバンドＬＬ2が分割されることにより、より粗い第４レベルのサブバンドＬＬ3，ＬＨ3，ＨＬ3，ＨＨ3が作られる。２：１のサブサンプリングにより、第２レベルの各サブバンドは、原画像の１６分の１の大きさである。このレベルの各サンプル（つまり画素）は、原画像中の同一位置のそこそこ細いディテールを表現する。同様に、第３レベルの各サブバンドは、原画像の３４分の１の大きさである。第３レベルでの各画素は、原画像中の同一位置のかなり粗いディテールを表現する。また、第４レベルの各サブバンドは、原画像の２５６分の１の大きさである。」
　
　〈ビット・シグニフィカンス埋め込み符号化〉
　（ニ）「【０１２８】＜ビット・シグニフィカンス埋め埋み（Bit-Significance Embedded ）符号化＞本発明では、ウエーブレット分割の結果として生成される係数がエントロピー符号化される。本発明においては、係数は最初に埋め込み符号化（embeddedcoding）を施されるが、この符号化では、視覚的に重要な順に係数が順序付けられ、また、より一般的には、何等かの誤差規準（例えば、歪み規準）を考慮して係数が順序付けられる。誤差または歪みの規準には、ピーク誤差と平均２乗誤差（ＭＳＥ）が含まれる。また、順序付けは、ビット・シグニフィカンス空間配置（bit-significance spatial location）、データベース照会のための妥当性及び方向（垂直、水平、斜め等）を優先させるように行なうことができる。本発明は、複数の埋め込み符号化法を利用し、あるシグニフィカンス・レベルの一部の係数はある符号化法で符号化されるが、残りの係数は別の符号化法で符号化される。本発明においては、周波数ベースモデリングと統合空間／周波数モデリングとが、それぞれ本発明のウエーブレット変換により生成された係数の符号化に利用される異なった２つの埋め込み符号化システムである。周波数ベースモデリングは、低い周波数の１係数を符号化する時に高い周波数の多数の係数を予測する必要がある。統合空間／周波数モデリングは、既知の周波数帯域と近傍画素（またはデータ）を両方利用する。統合空間／周波数モデリングの一例は、本明細書において水平（horizon）モデリングと呼ばれる。
【０１２９】データはまず符号−絶対値形式にフォーマットされ、次に該データはシグニフィカンス（singificance）に基づいて格納される。特定のシグニフィカンス規準を考慮してデータが格納された後、該データは符号化される。周波数ベース符号化及び水平符号化は両方ともビット・シグニフィカンス順序付けをベースにしてよいが、異なるイベント符号化方法を用いる。
【０１３０】ある信号がｘ(n)毎にＲビットの精度で表現されているとした場合、本発明の埋め込み符号化は、その信号の各ｘ(n)の最上位ビット（または複数ビット）を符号化し、次にその下位のビット（または複数ビット）を符号化し、さらに下位のビットというように符号化する。例えば、視覚的に決まる順序付けの場合、中央部分でコーナー沿いまたは縁近傍より高い品質を要求する画像（例えば、ある種の医用画像）は、中央部分の画素の下位ビットが周辺部の画素の上位ビットより先に符号化されるような符号化がなされよう。
【０１３１】ビット・シグニフィカンス歪み（bit significance distortion）規準に基づいた埋め込みシステムの場合、データのバイナリ値は絶対値によって順序付けられる。値が負でない整数の場合（例えば、画素の輝度に関してそうなる）、採用し得る順序はビットプレーン順（例えば、最上位ビットプレーンから最下位ビットプレーンへの順番）である。２の補数の負整数も許容される実施例では、符号ビットの埋め込み順序は、整数の絶対値の最初の非ゼロのビットと同じである。したがって、１つの非ゼロビットが符号化されるまで、符号ビットは考慮されない。その結果、本発明のビット・シグニフィカンス埋め込みシステムにおいて１つのイベントの可能値は、符号ビットが符号化される前では３元である。この三元イベントは、”非有意（not significant）”、”積極的有意（positivesignificant”、”消極的有意（negative significant）”である。例えば、符号−絶対値表記法を使うと、−７の１６ビット数は
１００００００００００００１１１
である。ビットプレーンベースで、初めの１２デシジョンは”非有意”となろう。最初の”１”−ビットは１３番目のデシジョンで生じる。１３番目のデシジョンは”消極的有意”となろう。符号ビットが符号化された後、その可能なイベントは２つ、すなわち０，１に減る。１４番目と１５番目のデシジョンは共に”１”である。
【０１３２】本発明の一実施例においては、係数を記録するためにリストが用いられる。一実施例では、各係数に関係付けられた１ビットのフラグ（本明細書ではグループフラグと呼ぶ）で、符号ビットが符号化前の係数と、符号ビットが符号化済みの係数を区別する。もう一つの実施例では、フラグビットの代わりに２つ以上のリストを使用できる。別の実施例では単一のリストがフラグ無しで用いられる。
【０１３３】もう一つの実施例では、リストは使用されない。１つの係数に対する全てのデシジョンが生成され、シグニフィカンスによってラベル付けされた後に、次の係数に対するデシジョンが生成される。こうすることで、リストに係数全部は格納しなくともよくなる。」
　
　〈符号化プロセス及び復号プロセス（図４４〜図４９）〉
　（ホ）「【０１３４】＜符号化プロセス及び復号プロセス＞次に説明する図４４乃至図５５のフローチャートは、本発明の符号化プロセス及び復号プロセスを表わしている。図４４及び図４５は、本発明の符号化器の変換及びモデリングプロセスを表わすフローチャートである。図４４において、符号化器の変換及びモデリングプロセスは、初めに入力データを獲得する（処理ブロック２５０１）。入力データ獲得後、本発明は可逆ウエーブレットフィルタをかける（処理ブロック２５０２）。
【０１３５】次に、別のレベルの分割を要するか判定する（処理ブロック２５０３）。別のレベルの分割を要するときには、処理ブロック２５０４へ進み、そこで直前の分割により得られたＬＬ係数に可逆フィルタがかけられ、そして処理ブロック２５０３へ戻る。このようにして、本発明は任意のレベル数の分割が行なえるようにする。
【０１３６】別のレベルの分割を要しないときには、処理ブロック２５０６へ進み、各係数のためのグループフラグをＡ−グループに初期化する。グループフラグを初期化した後、Ａ−パス用のビットプレーンＳA は最上位ビットプレーン（ｍａｘ）とされる（処理ブロック２５０７）。次にＢ−パス用のビットプレーンＳB はその１つ下位のビットプレーン（ｍａｘ−１）とされる（処理ブロック２５０８）。次に、Ａ−パス用のビットプレーンＳA を周波数ベースモデルを用いて符号化すべきか否かを判定する（処理ブロック２５０９）。ビットプレーンＳA を周波数ベースモデルで符号化すべきであれば、処理ブロック２５１０へ進み、各係数は周波数ベースモデルでモデル化されてからエントロピー符号化される。他方、ビットプレーン ＳA が周波数ベースモデルで符号化されるべきでなければ、処理ブロック２５１１に進み、各係数は統合空間／周波数モデルでモデル化されてからエントロピー符号化される。
【０１３７】いずれの場合でも、その後に処理ブロック２５１２へ進み、ビットプレーンＳA がゼロ以上であるか判定することにより、当該ビットプレーンが最後のビットプレーンであるか否かを表示する。ビットプレーンＳA がゼロ以上ならば、処理ブロック２５０９へループバックする。他方、ビットプレーンＳA がゼロ以上でないときには、処理ブロック２５１３へ進み、ビットプレーンＳB がゼロ以上であるか判定することにより、該ビットプレーンがＢ−パスを受けるべき最後のビットプレーンであるか判定する。ビットプレーンＳB がゼロ以上ならば、処理ブロック２５０９に進む。しかし、ビットプレーンＳB がゼロ以上でなければ、処理ブロック２５１４に進み、符号化データがチャネルへ転送されるかメモリに格納される。符号化データを格納または転送した後、本発明の符号化器の変換及びモデリングプロセスは終了する。
【０１３８】図４６及び図４７は、本発明の復号器の変換及びモデリングプロセスを示す。図４６において、本発明の復号器の変換及びモデリングプロセスは、まず符号化データの取り込みを行なう（処理ブロック２６０１）。この符号化データはチャネルまたはメモリ、あるいは他の伝送システムより受け取られるであろう。符号化データを取り込んだ後に、各係数のグループフラグがＡ−グループに初期化される（処理ブロック２６０２）。この初期化に続いて、Ａ−パス用ビットプレーンＳA は最上位ビットプレーン（ｍａｘ）とされ（処理ブロック２６０３）、次にＢ−パス用ビットプレーンＳB はその１つ下位のビットプレーン（ｍａｘ−１）とされる（処理ブロック２６０４）。そして、各係数の値が初期値のゼロに設定される（処理ブロック２６０５）。
【０１３９】各係数の値をゼロに初期化した後、ビットプレーンＳA が周波数ベースモデルを用いて復号されるべきか否かを判定する（処理ブロック２６０６）。ビットプレーンＳA を周波数ベースモデルで復号すべきであれば、処理ブロック２６０７へ進み、各係数は周波数ベースモデルでモデル化されたのちエントロピー復号される。ビットプレーンＳA を周波数ベースモデルで復号すべきでないときには、処理ブロック２６０８へ進み、各係数は統合空間／周波数モデルでモデル化されてからエントロピー復号される。
【０１４０】各係数がモデル化された後、処理は処理ブロック２６０９へ進み、ビットプレーンＳA が最後のビットプレーンであるか判定するために、ビットプレーンＳAがゼロ以上であるか調べる。ビットプレーンＳA がゼロ以上ならば、処理ブロック２６０６に進む。他方、ビットプレーンビットプレーンＳA がゼロ以上でなければ、Ｂ−パスのビットプレーンＳB がゼロ以上であるか判定することにより、ビットプレーンＳB がＢ−パス用の最後のビットプレーンであるか否かを表示する（処理ブロック２６１０）。最後のビットプレーンであるならば、次の復号のために処理ブロック２６０６へ進む。他方、Ｂ−パス用ビットプレーンＳB がゼロ以上でないならば、最も粗い分割レベルによる係数に逆（inverse）可逆フィルタがかけられる（処理ブロック２６１１）。次に、全てのレベルの逆フィルタ処理が済んだか判定する（処理ブロック２６１２）。済んでいなければ、残っている最も粗い分割レベルに関する係数に、逆可逆フィルタがかけられる（処理ブロック２６１３）。そして処理ブロック２６１２に戻って、全てのレベルの逆フィルタ処理が済んだか再度調べる。
【０１４１】全レベルが逆フィルタ処理済みとなったならば、処理ブロック２６１４に進み、復元データの格納または伝送が行なわれる。
【０１４２】図４８及び図４９は、各係数のモデリングプロセスの一実施例を示す。図示のプロセスは、周波数ベースモデリングまたはＪＳＦモデリングのモデリングプロセスと符号化または復号を表わしている。すなわち、４つの処理ブロック（２５０７，２５０８，２６０７，２６０８）のそれぞれは、図４８及び図４９のモデリングプロセスを用いて実現し得る。図４８において、最初のプロセスは、モデリングが１パスで行なわれるべきか否かの判定（処理ブロック２７０１）で始まる。モデリングが１パスでなされるべきでないときは、ビットプレーンＳA がビットプレーンＳB より大きいか判定する（処理ブロック２７０２）。大きくなければ、プロセスは処理ブロック２７０３へ移り、Ａ−パスが実行されるべきでないことを表示するためフラグ（do_A_flag）がクリアされる。ビットプレーンＳAがビットプレーンＳB より大きいときは、処理ブロック２７０４に進み、フラグ（do_A_flag）はセットされ、Ａ−パスが実行されることを表示する。
【０１４３】処理ブロック２７０３または２７０４の次に、処理ブロック２７０５に進み、ビットプレーンＳB がビットプレーンＳA と等しいか判定する。等しくなければ、本発明はＢ−パスを発生させないためにフラグ（do_B_flag）をクリアし（処理ブロック２７０５ｂ）、そして処理ブロック２７０７に進む。ビットプレーンＳB がビットプレーンＳA と等しいときには、フラグdo_B_flagがセットされてＢ−パスが実行されることを表示し（処理ブロック２７０６）、処理はまた処理ブロック２７０７に進む。
【０１４４】処理ブロック２７０７で、Ａ−パスフラグがセットされており、ゼロツリー（zerotree）モデリングが行なわれるべきか判定する。フラグが、Ａ−パスが発生しゼロツリーモデリングが行なわれることを表示しているときには、”確定／未確定”（determined／undetermined）フラグが、各係数に対し”未確定”状態に初期化され（処理ブロック２７０８）、処理ブロック２７０９へ進む。他方、Ａ−パス表示フラグもゼロツリーモデリング表示もセットされていないときには、処理ブロック２７０９へ直接進む。処理ブロック２７０９において、最初の係数が変数Ｃに設定される。
【０１４５】最初の係数が変数Ｃに割り当てられると、Ｂ−パス表示フラグがセットされているか判定する（処理ブロック２７１９）。Ｂ−パス表示フラグ（do_B_flag）がセットされているならば、本発明は係数Ｃに対しＢ−パスを実行し（処理ブロック２７１０）、処理ブロック２７１１へ進む。他方、Ｂ−パスフラグがセットされていないときには、Ｃに対してＢ−パスは実行されず、処理は処理ブロック２７１１へ直接進む。
【０１４６】次に、Ａ−パス表示フラグ（do_A_flag）がセットされているか判定する（処理ブロック２７１１）。Ａ−パス表示フラグがセットされているならば、係数Ｃに対してＡ−パスが実行される（処理ブロック２７１７）。その後、処理ブロック２７１３に進む。Ａ−パス表示フラグがセットされていないときには、係数Ｃに対するＡ−パスを実行することなく処理ブロック２７１３へ進む。
【０１４７】処理ブロック２７１３において、係数Ｃが最終の係数であるか判定する。係数Ｃが最終の係数でなければ、処理ブロック２７１４に進み、次の係数が変数Ｃに割り当てられ、処理ブロック２７１９へ進む。しかし、係数Ｃが最終の係数であるならば、処理ブロック２７１５へ進みＢ−パスフラグ（do_B_flag）がセットされているか判定する。Ｂ−パスフラグがセットされているならば、ビットプレーンＳB−１をビットプレーンＳB に設定し（処理ブロック２７１６）、処理ブロック２７１７へ進む。Ｂ−パス表示フラグがセットされていなければ、処理ブロック２７１７へ進む。処理ブロック２７１７では、Ａ−パスフラグがセットされているか判定する。セットされているならば、ビットプレーンＳA−１をビットプレーンＳA にトプレーンＳA に設定し（処理ブロック２７１８）、プロセスは終了する。また、Ａ−パスフラグがセットされていなければ、プロセスは直ちに終了する。
　
 〈符号化プロセス及び復号プロセス（縮小フラグメモリ、図５０〜図５５）〉
　（ヘ）「【０１４８】実施例によっては、ある特定のビットプレーンの係数がＡ−グループであるかＢ−グループであるかを、フラグビットを使わずに判定することができる。これは１係数あたり１ビットのメモリの節約になり、大きな画像の場合には意味があろう。フラグビットを使う代わりに、ＡＮＤ論理を用いて、マスクが係数と比較される。ＡＮＤの結果が０ならば、そのビットはＡ−グループであり、そうでなければＢ−グループである。これらマスクの例を８ビットプレーン分につき表７に示す（実施例説明の末尾）。なお、これらマスクは２(bitplane+1)の２の補数である（符号ビット含まず）。
【０１４９】Ａ−パスとＢ−パスそれぞれに独自のマスクを割り当てることができるので、Ａ−パスを必要なだけ、対応のＢ−パスの前に実行することができる。１７ビットプレーンの場合、３個のＡ−パスが実行され、次に１４個のＡ−パスとＢ−パスが同時に実行され、最後に２個のＢ−パスが実行される。普通、Ａ−パスのデシジョンのほうがＢ−パスのデシジョンより効率的に符号化できるので、初めに多数のＡ−パスを実行すると、損失性圧縮の質を向上できる。
【０１５０】図５０及び図５１は、縮小フラグメモリ（後に詳細説明で述べる）を使用した本発明の符号化器の一実施例を示す。図５０において、符号化器の変換及びモデリングプロセスは、初めに入力データを獲得する（処理ブロック２８０１）。入力データを獲得した後、本発明は可逆ウエーブレットフィルタをかける（処理ブロック２８０２）。
【０１５１】次に、別のレベルの分割が必要であるか判定する（処理ブロック２８０３）。別レベルの分割を要するならば、処理ブロック２８０４に進み、直前の分割により得られたＬＬ係数に可逆ウエーブレットフィルタがかけられ、そして処理ブロック２８０３へ進む。このように、本発明によれば任意レベル数の分割を行なうことができる。
【０１５２】別レベルの分割が必要でないときには、処理ブロック２８０５へ進み、Ａ−パス用ビットプレーンＳA は最上位ビットプレーン（ｍａｘ）とされる。そして、Ｂ−パス用ビットプレーンＳB はその次位のビットプレーン（ｍａｘ−１）とされる（処理ブロック２８０６）。
【０１５３】次に、マスクＭA が
【０１５４】
【数２４】　　−２（ＳＡ＋１）【０１５５】に設定され（処理ブロック２８０７）、マスクＭB が
【０１５６】
【数２５】　　−２（ＳＢ＋１）【０１５７】に設定される（処理ブロック２８１４）。そして、Ａ−パス用ビットプレーンＳA を周波数ベースモデルで符号化すべきか否か判定する（処理ブロック２８０８）。ビットプレーンＳA を周波数ベースモデルで符号化すべきであれば、処理ブロック２８０９に進み、各係数の１ビットが周波数ベースモデルによりモデル化されてエントロピー符号化される。他方、ビットプレーンＳA が周波数ベースモデルで符号化されるべきでないときには、処理ブロック２８１０に進み、各係数の１ビットが統合空間／周波数モデルによりモデル化されてエントロピー符号化される。
【０１５８】いずれの場合にも、次に処理ブロック２８１１に進み、ビットプレーンＳA がゼロ以上であるか判定することにより、それが最後のビットプレーンであるか否かを表示する。ビットプレーンＳA がゼロ以上であるならば、処理ブロック２８０８へループバックする。他方、ビットプレーンＳA がゼロ以上でなければ、処理ブロック２８１２に進み、ビットプレーンＳB がＢ−パスを施される最後のビットプレーンであるか判断するため、ビットプレーンＳB がゼロ以上であるか判定する。ビットプレーンＳB がゼロ以上であれば、処理ブロック２８０８から処理を繰り返す。しかし、ビットプレーンＳB がゼロ以上でなければ、処理ブロック２８１３に進み、符号化データがチャネルへ転送されるかメモリに格納される。符号化データを格納または転送した後、本発明の符号化器の変換及びモデリングのプロセスは終了する。
【０１５９】図５２及び図５３は、縮小フラグメモリを使用した時の本発明の復号器の変換及びモデリングプロセスの別の実施例を示す。図５２において、本発明の復号器の変換及びモデリングプロセスは、まず符号化データを取り込む（処理ブロック２９０１）。この符号化データは、チャネルかメモリあるいはその他の伝送システムより受け取られるであろう。
【０１６０】符号化データが受け取られると、Ａ−バス用ビットプレーンＳA は最上位ビットプレーン（ｍａｘ）とされ（処理ブロック２９０３）、Ｂ−パス用ビットプレーンＳB はその次位のビットプレーン（ｍａｘ−１）とされる（処理ブロック２９０４）。各係数の値が初期値のゼロに設定される（処理ブロック２９０５）。次にマスクＭBが
【０１６１】
【数２６】　　−２（ＳＢ＋１）　　　
【０１６２】に設定され（処理ブロック２９０２）、またマスクＭAが
【０１６３】
【数２７】　　−２（ＳＡ＋１）　　
【０１６４】に設定される（処理ブロック２９１５）。そして、ビットプレーンＳA が周波数ベースモデルで復号されるべきか否かを判定する（処理ブロック２９０６）。ビットプレーンＳA が周波数ベースモデルによって復号されるべきときには、処理ブロック２９０７へ進み、各係数の１ビットが周波数ベースモデルでモデル化されてエントロピー復号される。ビットプレーンＳA が周波数ベースモデルで復号されるべきでないならば、処理ブロック２９０８へ進み、各係数の１ビットが統合空間／周波数モデルでモデル化されてエントロピー復号される。
【０１６５】各係数のモデル化後、処理ブロック２９０９へ進み、ビットプレーンＳA が最終のビットプレーンであるか判断するため、ビットプレーンＳA がゼロ以上であるか判定する。ビットプレーンＳA がゼロ以上ならば、処理ブロック２９０２へ進む。他方、ビットプレーンＳA がゼロ以上でないと、Ｂ−パスのビットプレーンＳB がゼロ以上であるか判定し（処理ブロック２９１０）、それによりビットプレーンＳB が最後のＢ−パス用ビットプレーンであることを表示する。ビットプレーンＳB がゼロ以上ならば、次の復号のため処理ブロック２９０２へ進む。他方、ビットプレーンＳB がゼロ以上でないときには、最も粗い分割レベルによる係数に対して逆可逆フィルタがかけられる（処理ブロック２９１１）。次に、全レベルが逆フィルタ処理されたか判定する（処理ブロック２９１２）。違うときには、残っている最も粗い分割レベルに関する係数に対して逆可逆フィルタがかけられる（処理ブロック２９１３）。そして処理ブロック２９１２へ戻り、全レベルの逆フィルタ処理が済んだか判定する。
【０１６６】全レベルの逆フィルタ処理が済んだならば、処理ブロック２９１４に進み、復元データの格納または伝送が行なわれる。
【０１６７】図５４及び図５５は、各係数のモデリングプロセスの一実施例を示す。なお、図４８及び図４９と同様、図５４及び図５５のプロセスは図５０及び図５１並びに図５２及び図５３のモデリングステップの実現のために用い得るものである。図５４において、最初のプロセスはまず、Ａ−パスが必要で、かつ、ＳA がゼロ以上であるかを判定する（処理ブロック３００１）。その通りであるならば、Ａ−パスが実行されるべきであることを表示するフラグ（do_A_flag）がセットされ（処理ブロック３００４）、処理ブロック３００２へ進む。そうでないときには、フラグdo_A_flagはクリアされる（処理ブロック３００３）。
【０１６８】ビットプレーンＳA がビットプレーンＳB より大きいときには、処理ブロック３００４に進み、Ａ−パスが実行されることを表示するためのフラグがセットされる。ビットプレーンＳA がビットプレーンＳB より大きくないときには、処理ブロック３００３へ進み、Ａ−パスが生じることを表示するためのフラグはクリアされる。
【０１６９】処理ブロック３００３または３００４に続いて、処理ブロック３００２に進み、ビットプレーンＳB がゼロ以上で、かつ、Ｂ−パスが必要であるかを判定する。両ビットプレーンが等しくなければ、本発明はフラグ（do_B_flag）をクリアしてＢ−パスを発生させないようにし（処理ブロック３００５）、処理ブロック３００７へ進む。ビットプレーンＳB がビットプレーンＳA と等しいときには、Ｂ−パスが実行されるべきことを表示するためフラグ（do_B_flag）がセットされ（処理ブロック３００６）、処理ブロック３００７へ進む。
【０１７０】処理ブロック３００７において、Ａ−パスフラグがセットされており、かつゼロツリーモデリングが行なわれるべきか判定する。フラグがＡ−パスが生じるべきで、かつゼロツリーモデリングが実行されるべきであることを表示しているときには、子を有する各係数に対して”確定／未確定”フラグが”未確定”状態に初期化され（処理ブロック３００８）、処理は処理ブロック３００９へ進む。他方、Ａ−パス表示フラグもゼロツリーモデリング表示もセットされていないときには、処理ブロック３００９へ直接進む。処理ブロック３００９において、最初の係数が変数Ｃに設定される。
【０１７１】最初の係数が変数Ｃに割り付けられたならばＢ−パス表示フラグがセットされているか判定する（処理ブロック３０１９）。Ｂ−パス表示フラグ（do_B_flag）がセットされているならば、本発明は係数Ｃに対してＢ−パスを実行し（処理ブロック３０１０）、処理ブロック３０１１へ進む。他方、Ｂ−パスフラグがセットされていないときには、Ｂ−パスはＣに対し実行されず、処理ブロック３０１１へ直接進む。
【０１７２】次にＡ−パス表示フラグがセットされているか判定する（処理ブロック３０１１）。Ａ−パス表示フラグがセットされているならば、Ａ−パスが係数Ｃに対して実行される（処理ブロック３０１２）。そして、処理ブロック３０１３へ進む。Ａ−パス表示フラグがセットされていないときには、係数Ｃに対しＡ−パスを実行することなく、処理ブロック３０１３へ進む。
【０１７３】処理ブロック３０１３において、係数Ｃが最終の係数であるか判定する。係数Ｃが最終の係数でなければ、処理ブロック３０１４へ進み、次の係数が変数Ｃに割り付けられ、処理ブロック３０１９へ進む。しかし、係数Ｃが最終の係数であるならば、処理ブロック３０１５へ進み、Ｂ−パスフラグ（do_B_flag）がセットされているか判定する。Ｂ−パスフラグがセットされているならば、ビットプレーンＳB −１がビットプレーンＳB とされ（処理ブロック３０１６）、処理ブロック３０１７へ進む。Ｂ−パス表示フラグがセットされていないときには、処理ブロック３０１７へ進む。処理ブロック３０１７では、Ａ−パスフラグがセットされているか判定する。セットされているならば、ビットプレーンＳA −１がビットプレーンＳA とされ（処理ブロック３０１８）、処理は終了する。また、Ａ−パスフラグがセットされていなければ、処理が直ちに終了する。」
　
　〈係数ツリー、ゼロツリールート、Ａ−パスとＢ−パス〉
　（ト）「【０１７４】＜係数ツリー＞ピラミッドシステムでは、ツリー構造を用いて係数を複数の組みにグループ分けできる。各ツリーのルートは純粋に１つの低域通過係数である。図１４は、変換画像の純粋に１つの低域通過係数に関するツリー構造を示す。画像のような二次元信号の場合、ツリーのルートは３個の”子”を持ち、ノード以外のノードはそれぞれ４個の子を持つ。ツリー階層構造は二次元信号に限定されない。例えば、一次元信号の場合、ルートは１個の子を持ち、ルート以外のノードはそれぞれ２個の子を持つ。一次元及び二次元のケースから、より多次元のケースが分かる。
【０１７５】ツリー構造は、図９乃至図１１に示したフィルタの動作からも明らかである。フィルタのペア群の作用とサブサンプリングにより、前述の係数は関係付けられる。
【０１７６】本発明においては、係数が符号−絶対値形式にされた後、コンテキストモデルが複数の符号化法のどれを、係数をさらに符号化するために用いるべきか判断する。ゼロツリー符号化（zerotree  coding）のような周波数ベース符号化方式は、一定のサブバンド分割に関連した特定の閾値に対する有意データを効率的に符号化する。関連したサブバンド分割の孤立した単一の係数の有意（singificance）または無意（insignificance）を表現するシンボルを用いることに加え、全部の子が無意である（全部の子が一定の閾値以下の絶対値を持つ）無意の親のエントリーは一つにまとめられ、一緒に符号化される。これらのツリーはゼロツリー（zerotree）と呼ばれることがある。これらの無意なツリーは、ゼロツリールート（zerotree root）と呼ばれることのある一つの専用シンボルで符号化される。しかしながら、有意な子孫が存在するならば、無意な係数のエントリーは”孤立ゼロ”（isolated  zero）用シンボルを用いて符号化される。かくして、１つのツリーは、係数の符号（sign）が未だ符号化されていないデシジョンについて、４つのシンボル（積極的有意、消極的有意、孤立ゼロまたはゼロツリールート）を用いて符号化される。
【０１７７】周波数ベース符号化は、圧縮システムで特に有用である。というのは、無意なツリーの一括符号化が、少数の親係数により多数の子孫係数の無意を予測可能にするからである。ツリー中の子孫係数に関連したエントリーはルートから予測できるので、それらの無意を符号化するために余分なシンボルは必要とされない。ツリー全体の無意は非常に低コストで符号化される。よって、上位のビットプレーンは、殆ど、その多くがゼロツリールートでも孤立ゼロでもない（すなわち符号化される必要のない無意なツリーの子である）無意な係数からできている。
【０１７８】Ｓｈａｐｉｒｏは、Ｚｅｒｏｔｒｅｅと呼ばれる周波数ベースモデルを米国特許第５，３２１，７７６号で開示している。Ｓｈａｐｉｒｏの方法では、主リストと副リストという２つのリストを用いて係数全部を記憶する。シグニフィカンス（significance）レベル毎に、主パスと副パスという２つのパスが作られる。一実施例では、本発明の周波数ベースモデルはＺｅｒｏｔｒｅｅである。
【０１７９】別の実施例においては、Ｚｅｒｏｔｒｅｅ（Shapiroによって述べられた）に類似した周波数ベースモデルが用いられる。複数のリストを使うのではなく、リストが１つだけ用いられ、そのリストの各エレメントは２グループの中の一方のメンバーである旨マークされる。係数をＡ−グループとＢ−グループに分類することは、Ｓｈａｐｉｒｏが主リストと副リストを用いて行なった分類に相当する。Ｓｈａｐｉｒｏの複数リストを使う方法は、副リスト中の係数の順序付けのフレキシブリティを大きくできるが、ソフト／ハードの複雑さが増加するという犠牲を伴う。本実施例の単一リスト・ゼロツリー（Single List Zerotree）法は、Ａ−パスとＢ−パスという２つのパスを使う。これら２つのパスはそれぞれ、Ｓｈａｐｉｒｏの主パスと副パスに相当する。この単一リスト・ゼロツリーモデルについて、以下に述べる。
【０１８０】本発明の符号化システムは符号−絶対値形式の係数の１つのリストをメモリ内に作る。このリストの各エレメントは、該エレメントが”ＡグループまたはＢ−グループ”のいずれのメンバーであるかを表示する１ビットのラベルを持っている。あるステージの初めで、有意であると判明していない係数はＡ−グループに属するとしてラベル付けされる。前のより大きな閾値に対して有意であると前に判明している係数は、Ｂ−グループであるとラベル付けされる。リストは、係数を符号化の処理がなされる順に格納する。文字通り最初のステージの開始時点では、どの係数も有意であるとは確定していないので、全ての係数がＡ−グループのメンバーとしてラベル付けされている。係数が有意または無意であると判定された時に、それら係数のエントリーが元のＡ−グループ表示からＢ−グループ表示へ変更される。このリストは閾値を次第に細かくして順次更新される。すなわち、リストのマルチパスが生じる。
【０１８１】一実施例では、Ｂ−グループに対応する２元イベントは０次マルコフコンテキストモデルの下でバイナリ算術符号化される。Ａ−グループの係数に対応する４元イベントも、０次マルコフコンテキストモデルの下で符号化される。
【０１８２】子がその親より先にモデル化されることがないよう、本発明のリスト内の係数の順序はツリー構造を保存する。したがって、ツリー構造を保存する、ある順序付けが決まり、それが一貫して使われる。一実施例では、係数は最初に使用された記憶ロケーションより順番にメモリに格納される。別の実施例では、連結リスト（linked list）が用いられるかもしれない。
【０１８３】一実施例では、係数はビット・シグニフィカンスもしくはビットプレーン埋め込み方式で符号化される。係数は最上位のビットプレーンから最下位のビットプレーンへと符号化されるので、データのビットプレーン数を確定しなければならない。本発明では、係数値の絶対値の上限を、データから計算するか、画像の濃さ（depth）とフィルタ係数より得ることによって、ビットプレーン数の確定がなされる。一例を挙げれば、上限が１４９のときは、８ビットのシグニフィカンスもしくは８つのビットプレーンがある。」
　
　〈単一リスト・ゼロツリー符号化プロセス（図１５・１６、図１７・１８）〉
　（チ１）「【０１８４】図１５及び図１６は本発明の単一リスト・ゼロツリー符号化プロセスを示す。一実施例では、図１５及び図１６に示すプロセスは図４８及び図４９に示すモデリングプロセスで用いられる。図１５において、プロセスは初めに係数Ｃのグループフラグが”Ａ−グループ”に設定されているか調べる（処理ブロック３２２１）。”Ａ−グループ”に設定されていないときは、プロセスは終わる。他方、係数Ｃのグループフラグが”Ａ−グループ”に設定されているときは、処理ブロック３２２２に進み、Ｃ係数の”確定／未確定”フラグが”未確定”に設定されているか判定する。係数Ｃの”確定／未確定”フラグが”未確定”に設定されていなければ、プロセスは終了する。しかし、係数Ｃの”確定／未確定”フラグが”未確定”に設定されているならば、処理ブロック３２０３に進み、係数ＣのビットＳA が１であるか判定する。
【０１８５】係数ＣのビットＳA が１でなければ、処理ブロック３２０７（図１６）へ進む。他方、係数ＣのビットＳA が１のときには、処理ブロック３２０４へ進み、係数Ｃの符号（sign）が正であるか判定する。係数Ｃの符号が正でないならば、デシジョンは”Ａ−グループ”コンテキストの”消極的有意”として符号化され（処理ブロック３２０５）、処理ブロック３２２９へ進む。係数Ｃの符号が正であるならば、デシジョンは”Ａ−グループ”コンテキストの”積極的有意”として符号化され（処理ブロック３２０６）、処理ブロック３２２９へ進む。処理ブロック３２２９ではＣのグループフラグは”Ｂ−グループ”に設定される。
【０１８６】処理ブロック３２０７で、係数Ｃの全ての子孫（子）についてビットＳA が０であるか判定する。ビットＳA が０でないときには、テシジョンは”Ａ−グループ”コンテキストの”有意な子のある無意”（０１）として符号化され（処理ブロック３２０８）、プロセスは終了する。他方、係数Ｃの全部の子孫（子）についてビットＳA が０であるときには、”Ａ−グループ”コンテキストの”ゼロルート”（００）として符号化される（処理ブロック３２０９）。それから、係数Ｃの子孫全部に対する”確定／未確定”フラグが”確定”に設定され（処理ブロック３２２１）、処理は終了する。
【０１８７】別の実施例では、プロセスの終了判定は、所望の圧縮率に達したか否かでなされる。
【０１８８】一実施例では、Ｂ−パスから得られる２元イベントは、０次マルコフ情報源コンテキストモデルの下でエントロピー符号化される。Ａ−パスより得られる２ビットのアルファベット（サイズは４）も、０次マルコフ情報源コンテキストモデル下で、４元（サイズ４のアルファベット）算術符号化器により符号化される。」（【０１８８】の途中まで）
　（チ２）（【０１８８】の途中から）　「図１７及び図１８は、縮小フラグメモリを使う本発明の単一リストゼロツリー符号化プロセスの別の実施例を示す。一実施例では、図１７及び図１８のプロセスが図５４及び図５５のプロセスにおけるＡ−パスとして使用される。図１７において、プロセスは初めに係数ＣとマスクＭA とを論理積した結果が０であるか判定する（処理ブロック３２０１）。０でなければ、プロセスは終了する。他方、係数ＣをマスクＭA と論理積した結果が０ならば、処理ブロック３２０２に進み、係数Ｃの親の”確定／未確定”フラグが”未確定”に設定されているか判定する。係数Ｃの親の”確定／未確定”フラグが”未確定”に設定されていないときは、プロセスは終了する。しかし、係数Ｃの親の”確定／未確定”フラグが”未確定”に設定されているときには、処理ブロック３２０３に進み、係数ＣのビットＳA が１であるか判定する。
【０１８９】係数ＣのビットＳA が１でなければ、処理ブロック３２０７へ進む。他方、係数ＣのビットＳA が１であるならば、処理ブロック３２０４に進み、係数Ｃの符号（sign）が正であるか判定する。係数Ｃの符号が正でなければ、デシジョンは”Ａ−グループ”コンテキストの”消極的有意”で符号化され（処理ブロック３２０５）、プロセスは終了する。係数Ｃの符号が正であるならば、デシジョンは”Ａ−グループ”コンテキストの”積極的有意”として符号化され（処理ブロック３２０６）、プロセスは終了する。一実施例では、４元符号化器が用いられ、４元デシジョンが１つのコンテキストで符号化される。別の実施例では、バイナリ符号化器が使用され、３つのコンテキストが用いられる（例えば、この３つのコンテキストは、デシジョンの第１ビット、第１ビットが０のときの第２ビット、及び第１ビットが１のときの第２ビット、である）。
【０１９０】処理ブロック３２０７では、係数Ｃの子孫（子）全てにつきビットＳA が０であるか判定する。ビットＳA が０でなければ、デシジョンは”Ａ−グループ”コンテキストの”有意の子がある無意”，”孤立ゼロ”（０１）として符号化され（処理ブロック３２０８）、プロセスは終了する。他方、係数Ｃの子孫（子）全てにつきビットＳA が０であるならば、デシジョンは”Ａ−グループ”コンテキストの”ゼロツリー・ルート”（００）として符号化される（処理ブロック３２０９）。そして、係数Ｃの”確定／未確定”フラグが”確定”に設定される（処理ブロック３２１０）。続いて、係数の子孫（同様に子孫を持つ）の全部に対する”確定／未確定”フラグが”確定”に設定され（処理ブロック３２１１）、プロセスは終わる。」
　
　〈復号ステップ、ゼロツリー水平符号化プロセスのためのＡ−パス（図１９、図２０）〉
　（リ１）「【０１９１】＜復号ステップ＞本発明においては、復号は符号化と密接行進的に行なわれる。
【０１９２】図１９はゼロツリー水平符号化（zerotree horizon coding）プロセスのためのＡ−パスプロセスの一実施例を示し、これは図４８及び図４９のプロセスと共に用い得る。図１９において、プロセスは初めに係数Ｃのグループフラグが”Ａ−グループ”に設定されているか判定する（処理ブロック３５２１）。”Ａ−グループ”に設定されていなければ、プロセスは終了する。しかし、”Ａ−グループ”に設定されているならば、処理ブロック３５２８に進み、係数Ｃの”確定／未確定”フラグが”未確定”に設定されているか判定する。”未確定”に設定されていなければ、プロセスは終了する。”未確定”に設定されているならば、処理ブロック３５０２に進み、３元デシジョンはＡ−グループコンテキストで復号される。
【０１９３】次に、デシジョンが”積極的有意”であるか判定する（処理ブロック３５０３）。デシジョンが”積極的有意”であるならば、係数の符号が正に設定され（処理ブロック３５０５）、係数の絶対値が
【０１９４】
【数２８】　２ＳＡ　　
【０１９５】に設定され（処理ブロック３５０７）、係数Ｃのグループフラグが”Ｂ−グループ”に設定され（処理ブロック３５４１）、処理は終了する。
【０１９６】デシジョンが”積極的有意”でないときは（処理ブロック３５０３）、デシジョンが”消極的有意”であるか判定する（処理ブロック３５０４）。デシジョンが”消極的有意”でないときには、処理ブロック３５１０に進み、デシジョンが”ゼロツリー・ルート”であるか判定する。デシジョンが”ゼロツリー・ルート”でなければ、プロセスは終わる。デシジョンが”ゼロツリー・ルート”ならば、係数Ｃの子孫全部の”確定／未確定”フラグが”未確定”に設定され（処理ブロック３５３１）、プロセスは終了する。
【０１９７】しかし、処理ブロック３５０４の判定でデシジョンが”消極的有意”と判断されたときには、係数Ｃの符号が負に設定され（処理ブロック３５０６）、係数Ｃの絶対値が
【０１９８】
【数２９】　２ＳＡ　　
【０１９９】に設定され（処理ブロック３５０７）、係数ＣのグループフラグがＢ−グループに設定され（処理ブロック３５４１）、プロセスは終了する。」
　（リ２）「【０２００】図２０は縮小フラグメモリを用いるゼロツリー水平復号プロセスのためのＡ−パスプロセスの他の実施例を示し、これは図５４及び図５５に述べたプロセスにおいて用いることができる。図２０において、プロセスは初めに係数ＣとマスクＭA の論理積結果が０であるか判定する（処理ブロック３５０１）。０でなければ、プロセスは終了する。しかし、係数ＣとマスクＭA を論理積した結果が０ならば、処理ブロック３５０８へ進み、係数の”確定／未確定”フラグが”未確定”であるか判定する。”未確定”でなければ、処理は終了する。”未確定”であれば、処理ブロック３５０２に進み、３元デシジョンはＡ−グループコンテキストで復号される。
【０２０１】次に、デシジョンが”積極的有意”であるか判定する（処理ブロック３５０３）。デシジョンが”積極的有意”であるならば、係数の符号が正に設定され（処理ブロック３５０５）、係数の絶対値が
【０２０２】
【数３０】　２ＳＡ　　
【０２０３】に設定され（処理ブロック３５０７）、プロセスは終了する。
【０２０４】デシジョンが”積極的有意”でなければ、それが”消極的有意”であるか判定する（処理ブロック３５０４）。”消極的有意”でなければ、処理ブロック３５０９に進み、デシジョンが”ゼロツリー・ルート”であるか判定する。デシジョンがゼロツリー・ルートでなければ、プロセスは終了する。デシジョンがゼロツリー・ルートであるならば、係数Ｃの”確定／未確定”フラグが”確定”に設定され（処理ブロック３５１０）、係数Ｃの全子孫（これも同様に子孫を持つ）に対する”確定／未確定”フラグが”確定”に設定され（処理ブロック３５１１）、プロセスは終了する。
【０２０５】しかしながら、処理ブロック３５０４のテストでデシジョンが”消極的有意”であると判定したときには、係数Ｃの符号は負に設定され（処理ブロック３５０６）、係数Ｃの絶対値は
【０２０６】
【数３１】　２ＳＡ　　
【０２０７】に設定され（処理ブロック３５０７）、プロセスは終了する。」
　
　〈マルチパスリストベース統合空間／周波数埋め込みモデリング〉
　（ヌ）「【０２１０】＜マルチパスリストベース（Multipass List Based）統合空間／周波数埋め込みモデリング＞本発明において、本明細書に開示された水平順序（horizon order）モデリングのような周波数埋め込み符号化（frequency embedded coding）は、Ａ−グループの係数に対応する３元イベントを符号化する。水平符号化では、符号化ステップに先行する初期化は全て、周波数ベースのシステムと同一である。一実施例では、バイナリエントロピー符号化は、”Ａ−グループ  絶対値”、”Ａ−グループ  符号（sign）”、及び”Ｂ−グループ”という３つのコンテキストで行なわれる。」
　
　〈単一リスト水平符号化プロセスのためのＡ−パス（図２１・２２）〉
  （ル１）「【０２１１】図２１は本発明の単一リスト水平符号化プロセスのためのＡ−パスの一実施例のフローチャートである。このプロセスは図４８及び図４９のプロセスで使用し得る。図２１において、このＡ−パスプロセスは初めに係数Ｃのグループフラグが”Ａ−グループ”であるか判定する（処理ブロック３１１１）。”Ａ−グループ”でなければ、プロセスは終了する。係数Ｃのグループフラグが”Ａ−グループ”に設定されているときは、処理ブロック３１０２に進み係数ＣのビットＳAが１であるか判定する。係数ＣのビットＳA が１でなければ、デシジョンは”Ａ−グループ”コンテキストの無意（０）として符号化され（処理ブロック３１０３）、プロセスは終了する。係数ＣのビットＳA が１ならば、処理ブロック３１０４へ進み係数Ｃの符号（sign）が正であるか判定する。係数Ｃの符号が正ならば、デシジョンは”Ａ−グループ”コンテキストの”積極的有意”（１０）として符号化され（処理ブロック３１０６）、処理ブロック３１１７へ進む。他方、係数Ｃの符号が正でなければ、デシジョンは”Ａ−グループ”コンテキストの”消極的有意”（１１）として符号化され（処理ブロック３１０５）、処理ブロック３１１７へ進む。処理ブロック３１１７で、係数Ｃのグループフラグが”Ｂ−グループ”に設定される。」
　（ル２）「【０２１２】図２２は、縮小フラグメモリを使用する本発明の単一リスト水平符号化プロセスのためのＡ−パスの他の実施例のフローチャートである。このプロセスは図５４及び図５５のプロセスで用い得る。図２２において、このＡ−パスプロセスは初めに係数ＣをマスクＭA と論理積した結果が０であるか判定する（処理ブロック３１０１）。０でなければ、プロセスは終了する。係数ＣのマスクＭA の論理積結果が０であるときは、処理ブロック３１０２に進み係数ＣのＳA が１であるか判定する。係数ＣのＳA が１でなければ、デシジョンは”Ａ−グループ”コンテキストの無意（０）として符号化され（処理ブロック３１０８）、プロセスは終了する。係数ＣのＳA が１であるならば、処理ブロック３１０４へ進み係数Ｃの符号（sign）が正であるか判定する。係数Ｃの符号が正であるならば、デシジョンは”Ａ−グループ”コンテキストの”積極的有意”（１０）として符号化され、プロセスは終了する。他方、係数Ｃの符号が正でなければ、デシジョンは”Ａ−グループ”コンテキストの”消極的有意”（１１）として符号化され（処理ブロック３１０５）、プロセスは終了する。」
　
　〈単一リスト水平復号プロセスのためのＡ−パス（図２３・２４）〉
　（オ１）「【０２１３】＜復号ステップ＞図２３は本発明の単一リスト水平復号プロセスのためのＡ−パスプロセスの一実施例を示し、図４８及び図４９のプロセスに利用し得る。図２３において、このプロセスは初めに係数Ｃのグループフラグが”Ａ−グループ”に設定されているか判定する（処理ブロック３４１１）。”Ａ−グループ”に設定されていなければ、プロセスは終了する。しかし、係数Ｃのグループフラグが”Ａ−グループ”に設定されているならば、処理ブロック３４０２に進み３元デシジョンはＡ−グループコンテキストで復号される。
【０２１４】次に、デシジョンが”積極的有意”であるか判定する（処理ブロック３４０３）。デシジョンが”積極的有意”であるならば、係数Ｃの符号（sign）が正に設定され（処理ブロック３４０５）、係数の絶対値が
【０２１５】
【数３２】　２ＳＡ　　
【０２１６】に設定され（処理ブロック３４０７）、係数Ｃのグループフラグが”Ｂ−グループ”に設定され（処理ブロック３４１８）、プロセスは終了する。
【０２１７】デシジョンが”積極的有意”でなければ、デジジョンが”消極的有意”であるか判定する（処理ブロック３４０４）。デジションが”消極的有意”でなければ、プロセスは終了する。しかし、デシジョンが”消極的有意”であるならば、係数Ｃの符号が負に設定され（処理ブロック３４０６）、係数Ｃの絶対値が
【０２１８】
【数３３】　２ＳＡ　　
【０２１９】に設定され（処理ブロック３４０７）、係数Ｃのグループフラグが”Ｂ−グループ”に設定され（処理ブロック３４１８）、プロセスは終了する。」
　（オ２）「【０２２０】図２４は縮小フラグメモリを使用する単一リスト水平復号プロセスのためのＡ−パスプロセスの他の実施例を示し、これは図５４及び図５５のプロセスにおいて用い得る。図２４において、プロセスは初めに係数ＣとマスクＭA の論理積結果が０であるか判定する（処理ブロック３４０１）。０でなければ、プロセスは終了する。しかし、係数ＣとマスクＭA の論理積結果が０ならば、処理ブロック３４０２に進み３元デシジョンはＡ−グループコンテキストで復号される。
【０２２１】次にデシジョンが”積極的有意”であるか判定する（処理ブロック３４０３）。デシジョンが”積極的有意”ならば、係数Ｃの符号（sign）が正に設定され（処理ブロック３４０５）、係数の絶対値が
【０２２２】
【数３４】　２ＳＡ　　
【０２２３】に設定され（処理ブロック３４０７）、プロセスは終了する。
【０２２４】デシジョンが”積極的有意”でなければ、デシジョンが”消極的有意”であるか判定する（処理ブロック３４０４）。デジジョンが”消極的有意”でなければプロセスは終了する。しかし、デシジョンが”消極的有意”であるならば、係数Ｃの符号（sign）が負に設定され（処理ブロック３４０６）、係数Ｃの絶対値が
【０２２５】
【数３５】　２ＳＡ　　
【０２２６】に設定され（処理ブロック３４０７）、プロセスは終わる。」
　
   〈ゼロツリー符号化、及び、水平符号化のためのＢ−パス（図２５、図２６）〉
　（ワ１）「【０２２７】＜ゼロツリー符号化／復号及び水平符号化／復号のためのＢ−パス＞一実施例においては、本発明のゼロツリー符号化／復号と水平符号化／復号のためのＢ−パスプロセスは同一である。符号化プロセスと復号プロセスのためのＢ−パスアルゴリズムの実施例が図２５及び図２６と図２７及び図２８にそれぞれ示されている。
【０２２８】図２５はゼロツリー符号化及び単一リスト水平符号化のプロセスのために部分的に用いられるＢ−パスプロセスの一実施例を示し、図４８及び図４９のプロセスに利用し得る。図２５において、プロセスは最初に係数Ｃのグループフラグが”Ｂ−グループ”に設定されているか判定する（処理ブロック３３１１）。”Ｂ−グループ”に設定されていなければ、プロセスは終了する。他方、グループフラグが”Ｂ−グループ”に設定されているならば、処理ブロック３３０２に進み係数ＣのビットＳB が”１”であるか判定する。係数ＣのビットＳB が”１”でなければ、デシジョンは”Ｂ−グループ”コンテキストの”０”として符号化され（処理ブロック３３０３）、プロセスは終了する。係数ＣのビットＳB が”１”であるならば、デシジョンは”Ｂ−グループ”コンテキストの”１”として符号化され（処理ブロック３３０４）、プロセスは終了する。」
　（ワ２）「【０２２９】図２６はゼロツリー符号化及び単一リスト水平符号化のプロセスに部分的に用いられる、縮小フラグメモリを使うＢ−パスプロセスの他の実施例を示し、図５４及び図５５のプロセスに使用し得る。図２６において、プロセスは最初にマスクＭB と係数Ｃの論理積結果が０でないか判定する（処理ブロック３３０１）。０であるならば、プロセスは終了する。他方、マスクＭB と係数Ｃの論理積結果が０でなければ、処理ブロック３３０２に進み係数ＣのビットＳB が”１”であるか判定する。係数ＣのビットＳB が”１”でなければ、デシジョンは”Ｂ−グループ”コンテキストの”０”として符号化され（処理ブロック３３０３）、プロセスは終了する。係数ＣのビットＳB が”１”であるならば、デシジョンは”Ｂ−グループ”コンテキストの”１”として符号化され（処理ブロック３３０４）、プロセスは終了する。」
　
   〈ゼロツリー復号、及び、水平復号のためのＢ−パス（図２７・図２８）〉
　（カ１）「【０２３０】図２７は本発明のＢ−パス復号の一実施例を示し、図４８及び図４９のプロセスに利用し得る。図２７において、最初に係数Ｃのグループフラグが”Ｂ−グループ”に設定されているか判定する（処理ブロック３６１１）。そのように設定されていなければ、プロセスは終了する。しかし、係数Ｃのグループフラグが”Ｂ−グループ”に設定されているならば、デシジョンは”Ｂ−グループ”コンテキストで復号される（処理ブロック３６０２）。次に、デシジョンが”１”であるか判定する（処理ブロック３６０３）。デシジョンが”１”でなければプロセスは終了する。デシジョンが”１”ならば、係数ＣのビットＳB がセットされ（処理ブロック３６０４）、プロセスは終了する。」
　（カ２）「【０２３１】図２８は縮小フラグメモリを使用する本発明のＢ−パス復号の他の実施例を示し、図５４及び図５５のプロセスにおいて使用できる。図２８において、最初に係数ＣとマスクＭB との論理積の結果が非０か判定する（処理ブロック３６０１）。係数ＣとマスクＭB との論理積の結果が０ならば、プロセスは終了する。しかし、係数ＣをマスクＭB と論理積した結果が非０ならば、デシジョンは”Ｂ−グループ”コンテキストで復号される（処理ブロック３６０２）。そして、デシジョンが”１”であるか判定する（処理ブロック３６０３）。デジションが”１”でなければ、プロセスは終了する。デシジョンか゛”１”であれば、係数ＣのビットＳB がセットされ（処理ブロック３６０４）、プロセスは終了する。」
　
　〈ゼロツリー順序号化と水平順序符号化の組合せ〉
　（ヨ）「【０２３２】本発明は、ゼロツリー順序号化と水平順序符号化の組合せを用いて、可逆ウエーブレットにより生成された係数のビット・シグニフィカンス符号化を行なう。なお、Ａ−グループとＢ−グループの両方並びに”Ａ”パスと”Ｂ”パスに対応する３元と２元のイベントを使うことは、ゼロツリー順序付けの利用から水平順序付けの利用への切り替えが任意のＡパスの終わりでなされるという点で、非常に重要である。これは、下位ビットでのゼロツリー順序付けに伴う予測の非効率を補う。したがって、本発明においては、システムは初めに上位ビットデータをゼロツリー符号化し、リストのある回数のパスの後に、つまり、いくつかのビットプレーンが符号化された後に、本発明の符号化器は水平符号化によって残りのデータを符号化するように切り替わる。そのパスの回数は、統計的に選んでもよいし、あるいは、ゼロツリー順序付け符号化ブロックの性能をモニタして適応的に選んでもよい。」
　
　（ａ２）刊行物１記載の技術事項
　（イ）〜（ヨ）によれば、以下の技術事項が認められる。
　
　(i)画像に適用したウェーブレット係数は、符号−絶対値フォーマットされた後、ビットプレーン毎に符号化（ビット・シグニフィカンス埋め込み）される。上位ビットプレーンは
周波数モデリング
ＪＳＦモデリング（例えば水平モデリング）
　
　(ii)ビットプレーン毎の符号化（ビット・シグニフィカンス埋め込み）は、最上位ビット（MSB）から下位ビットへと順にビットプレーン毎になされる。各係数に関係付けられた１ビットのグループフラグを用いで、符号ビットが符号化前の係数（Ａグループの係数）と、符号ビットが符号化済みの係数（Ｂグループの係数）が区別される。最初は全係数はＡグループに初期化されＡグループに対するプロセスを受けるが、符号が正か負かが判明すればＡグループからＢグループに変更され（図１５，図２１等）、Ａグループとは異なるプロセスを受ける（図１５・１６と図２５等）。
　各係数は、図４４〜図４９のフローに示される、周波数モデリング／ＪＳＦモデリングによる符号化プロセスを受ける。最初の係数Ｃから最後の係数Ｃまで、最上位のビット(MSB)から最下位のビット(LSB)までビットプレーン毎にＡパス／Ｂパスが実行される（MSBについてはＡパスのみ実行されＢパスは実行されない。ＡパスはMSBから、ＢパスはMSB-1ビットから実行される。）ことで行われる。｛（ニ）〜（ト）｝
　
　(iii)
ゼロツリー符号化
　全部の子が無意である（全部の子が一定の閾値以下の絶対値を持つ）無意の親のエントリーは一つにまとめられ一緒にゼロツリールート（zerotree root）と呼ばれる一つの専用シンボルで符号化されるような、４つのシンボル（積極的有意、消極的有意、孤立ゼロまたはゼロツリー）を用いたゼロツリー符号化を、周波数（ベース）モデリングに用いる。
　（単一リスト）ゼロツリー法は、Ａ−パスとＢ−パスという２つのパスを使う。有意（正）であると判明していない係数はＡ−グループに属するとしてラベル付けされる。前のより大きな閾値に対して有意であると前に判明している係数は、Ｂ−グループであるとラベル付けされる。（ト）
　
　(iv)具体的符号化プロセス（その１）
　(iv-1)
ゼロツリー符号化プロセス
　図１５・１６、図２５に示される（単一リスト）ゼロツリー符号化プロセス｛（チ１）段落0184〜0188、（ワ１）段落0227,0228｝は、図４４・４５のフロー中のMSBから下位のビットプレーンへのループ（図４５）におけるビットプレーン毎に実行されるステップ2510の中で用いられる図４８・４９のフローのさらに係数ループ中のＡパス（ステップ2712）／Ｂパス（ステップ2710）として用いられるプロセスであって、
　各係数はＡグループに初期設定され（図４４、2506）、MSBから下位のビットプレーンへのループ（図４５）中、ビットプレーン毎に、まず最初に“未確定”に初期化（図４８、2708）しておいた後に適用される。
　係数の１ビットを以下のように処理する。
　〈
Ａパス
　・“確定”またはＡグループの係数でない（Ｂグループの係数である）場合は、符号化せず終わる（ステップ3221、3222）。
　・“未確定”でＡグループの係数（符号ビットが符号化前の係数）の場合、積極的有意（3206）／消極的有意（3205）／孤立ゼロ（有意な子のある無意、3208）／ゼロツリールート（3209）の４つのシンボルに符号化し、さらに、積極的有意（3206）および消極的有意（3205）の場合はＢグループに変更し、ゼロツリールート（3209）の場合はその子孫全部を“確定”に設定する。
　（なお、Ａパスの復号化については図１９（リ１）に示される）
　〈
Ｂパス
　・Ｂグループの係数でない（Ａグループの係数である）場合は、符号化せず終わる（ステップ3311）。
　・Ｂグループに変更された係数については、図２５のプロセスを受け、Ｂグループの“１”または“０”に符号化する。ここでは、もはや、ゼロツリールートは調査されない。
　（なお、Ｂパスの復号化については図２７（カ１）に示される）
　〈まとめ〉
　以上から、MSBから符号が判明する（積極的有意か消極的有意か）ビットまでの全てのビットプレーンについては、ゼロツリールートが調査されるが、符号が判明した後の下位のビットプレーンについてはゼロツリールートは調査されない。
　(iv-2)
水平符号化プロセス
　特定のビットプレーン（ユーザ・パラメータによって決定される）以下のビットプレーンについては、ゼロツリー符号化プロセスではなく、ＪＳＦモデリング（統合空間／周波数埋め込みモデリング、図４５2511）としての、単一リスト水平符号化プロセスの
Ａパス
Ｂパス
　単一リスト水平符号化プロセスの、
Ａパス
Ｂパス
　
　(v)具体的符号化プロセス（その２、縮小フラグメモリ）｛（ヘ）（チ２）、（ワ２）｝
　メモリの節約のため、各係数に関係付けられた１ビットのグループフラグを用いる代わりに、ある特定のビットプレーンの係数がＡグループであるかＢグループであるかを、ＡパスとＢパス用にそれぞれに独自のマスク（表６）を割り当て、ＡＮＤ論理を用いてマスクと係数を比較しＡＮＤの結果が０ならば、そのビットはＡグループであり、そうでなければＢグループであるとする。
　この場合も、ゼロツリー符号化プロセス／水平符号化プロセスは、上記(iv)と同様の処理過程で用いられる。すなわち、図５０・５１のフロー中のMSBから下位のビットプレーンへのループ（図５１）におけるビットプレーン毎に実行されるステップ2809、2810の中で用いられる図５４・５５のフローのさらに係数ループ中のＡパス（ステップ3012）／Ｂパス（ステップ3010）として用いられ、
　各係数は、MSBから下位ビットプレーンへのループ（図５１）中、ビットプレーン毎に、まず最初に“未確定”に初期化（図５４、3008）しておいた後に適用される。
　MSBから特定のビットプレーンまでの上位ビットについては、図１７・１８に示される（単一リスト）ゼロツリー符号化プロセスのＡパス｛（チ２）、段落0188〜0190｝／Ｂパス｛図２６，（ワ２）｝を受け、それ以下の下位ビットについては、単一リスト水平符号化プロセスのＡパス｛図２２，（ル２）｝／Ｂパス｛図２６，（ワ２）｝を受ける。
  〈マスクの処理〉
　表６のマスク（Ａパス用；−２（ＳＡ＋１）、Ｂパス用；−２（ＳＢ＋１））を用いると、注目ビットプレーンより上位ビットが有意“１”であるときは、上記(iv)におけるＢグループの係数に適用されるのと同じ処理がなされ、それが無意“０”であるときは、上記(iv)におけるＡグループの係数に適用されるのと同じ処理がなされる。
　したがって、
ゼロツリー符号化プロセス
　なお、「Ａ−パスとＢ−パスそれぞれに独自のマスクを割り当てることができるので、Ａ−パスを必要なだけ、対応のＢ−パスの前に実行することができる。１７ビットプレーンの場合、３個のＡ−パスが実行され、次に１４個のＡ−パスとＢ−パスが同時に実行され、最後に２個のＢ−パスが実行される。普通、Ａ−パスのデシジョンのほうがＢ−パスのデシジョンより効率的に符号化できるので、初めに多数のＡ−パスを実行すると、損失性圧縮の質を向上できる。」｛（ヘ）段落0149｝との記載は、図５４・５５で実行されるビットプレーンをＡパスとＢパスで異ならせる、すなわち、同時期に処理するビットをＡパスとＢパスでずらすことを意味すると理解されるのであり、上記(iv)におけるＡグループの係数に適用する、積極的有意（3206）／消極的有意（3205）／孤立ゼロ（有意な子のある無意、3208）／ゼロツリールート（3209）の４つのシンボルに符号化する処理を、全ビットプレーンについて行うこととを示唆するものではない。
　
　(vi)ゼロツリー順序号化と水平順序符号化の組合せ（ヨ）
　初めに上位ビットデータをゼロツリー符号化し、リストのある回数のパスの後に、つまり、いくつかのビットプレーンが符号化された後に、水平符号化によって残りのデータを符号化するように切り替えるのは、下位ビットでのゼロツリー順序付けに伴う予測の非効率を補うためである。そのパスの回数は、統計的に選んでもよいし、あるいは、ゼロツリー順序付け符号化ブロックの性能をモニタして適応的に選んでもよい。（ヨ）
　
　(vii)まとめ（刊行物１記載の技術事項）
　以上(i)〜(vi)のことから、
　刊行物１には、
　画像を示すウェーブレット係数を提供すること、
　前記記ウェーブレット係数を各係数のビット順位毎の集合として表わすこと、及び
　前記各集合を符号化し、MSBから所定のビットプレーンまで（ゼロツリー符号化プロセスを実行するビット順位まで）のビット順位のうちであって、最上位ビット（MSB）から最初の有意ビット（“１”）までのビットプレーンについてゼロツリー・ルートを示すこと、が記載されている、といえる。
　
　（ａ３）本願発明との対比判断等
　本願発明と上記刊行物１記載の技術事項を比較すると、
　刊行物１記載技術は、
　「画像を示すウェーブレット係数を提供すること、
　前記ウェーブレット係数を各係数のビット順位毎の集合として表わすこと、及び
　前記各集合を符号化して、各集合毎にゼロツリー・ルートを示す」
　ものではあるものの、「前記各集合毎に
全て
　すなわち、本願発明の上記主要構成は記載されていない。
　そして、刊行物１のどこにも、同相違点を克服し「前記各集合毎に
全て
　したがって、上記本願発明の主要構成が、刊行物１に基づく当業者容易想到であるとすることはできない。
　
　なお、（ロ）段落0033、（ヨ）段落0232によれば、水平符号化プロセスをせず、全ビットプレーンについて『ゼロツリー符号化』を行うようにすることは、当業者が適宜になし得ることと言えるものの、このような場合でも、刊行物１記載の『ゼロツリー符号化』は、最上位ビット（MSB）から最初の有意ビット（“１”）までのビットプレーンについてゼロツリー・ルートを示すものであって、有意ビット（“１”）であるビットプレーンより下位のビットプレーンについては、ゼロツリー・ルートを調査せず、したがって、これを示すことはしていない。すなわち、「前記各集合毎に
全て
　
　（ｂ）刊行物２：米国特許第５７４８７８６号明細書
　刊行物２は、上記刊行物１（特開平８−１３９９３５号公報)の優先権主張の基礎である米国出願の米国特許明細書であり、刊行物２記載の技術事項は、実質的に上記（ａ２）と同じである。したがって、本願発明が備える上記主要構成は記載されておらず、また、同主要構成が当業者容易想到であるとすることもできない。
　
　（ｃ）刊行物３：欧州特許第０９２０２１３号明細書
　刊行物３には、コンピュータシステムにおいてコンピュータ読み取り可能な記憶媒体から読み出した命令によりウェーブレット変換、符号化を行なうようにする画像符号化方法及び装置の技術が記載されているものの、本願発明が備える上記主要構成については記載も示唆もない。
　
　（ｄ）刊行物の組み合わせ
　上記刊行物１〜３の各刊行物のいずれにも、本願発明の上記主要構成について記載はなく、また、これら各刊行物のいずれにも、刊行物１記載の技術を変更して「前記各集合毎に
全て
　したがって、本願発明は、査定で引用された各刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである、とすることはできない。  
　
６．むすび  
　以上、本願の請求項１に係る発明は、上記各刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものである、という原査定の理由によっては本願を拒絶することはできない。  
　また、他に本願を拒絶すべき理由を発見しない。  
　よって、結論のとおり審決する。