(57)【特許請求の範囲】
【請求項１】
接続孔が形成された化合物半導体基板と、
前記接続孔内で積層構造として形成されてなる配線と、
前記化合物半導体基板上に形成され、前記配線と電気的に接続されてなる電極と
を備え、
前記配線の前記積層構造は、第１の配線層と、前記第１の配線層よりも硬度の高い第２の配線層とを含み、前記第１の配線層及び前記第２の配線層は、同一の金属材料からなるものであることを特徴とする半導体装置。
【請求項２】
前記接続孔は、前記化合物半導体基板の裏面に形成されており、
前記配線は、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層され、前記積層構造を構成してなるものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続孔は、前記化合物半導体基板の表面に形成された第１の孔と、前記化合物半導体基板の裏面に形成された第２の孔とが連通するように形成されたものであり、
前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層が形成され、他方内に前記第２の配線層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の配線層及び前記第２の配線層は、共にメッキ法により形成された金属膜であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の配線層と前記第２の配線層は、相異なる成長法により形成されたものであることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
化合物半導体基板に接続孔を形成する工程と、
前記接続孔内を含む領域に第１の配線層を形成する工程と、
前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程と
を含み、
前記第１の配線層及び前記第２の配線層を、同一の金属材料から形成することを特徴とする半導体装置の製造方法。
【請求項７】
前記接続孔を、前記化合物半導体基板の裏面に形成し、
前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記接続孔を、
前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、
前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含むことを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１の配線層と前記第２の配線層を、相異なる成長法により形成することを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
化合物半導体基板に接続孔を形成する工程と、
前記接続孔内を含む領域に第１の配線層を形成する工程と、
前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程と
を含み、
前記第１の配線層及び前記第２の配線層の少なくとも一方をメッキ法により形成し、前記メッキ法を実行するに際して、メッキ電流の供給量を制御することにより、前記第１の配線層及び／又は前記第２の配線層の硬度を調節することを特徴とする半導体装置の製造方法。
【請求項１２】
前記接続孔を、前記化合物半導体基板の裏面に形成し、
前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記接続孔を、
前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、
前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含むことを特徴とする請求項１１〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第１の配線層及び前記第２の配線層を、共に前記メッキ法により形成することを特徴とする請求項１１〜１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記メッキ法を実行するに際して、前記第１の配線層を形成する前に、メッキ電極を形成する工程を更に含むことを特徴とする請求項１１〜１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記メッキ電極を、２００ｎｍ以下の所定膜厚に形成することを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
化合物半導体基板に接続孔を形成する工程と、
前記接続孔内を含む領域に第１の配線層を形成する工程と、
前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程と
を含み、
前記第１の配線層及び前記第２の配線層を共にメッキ法により形成し、前記メッキ法を実行するに際して、前記第１の配線層を、前記第２の配線層の形成時よりもメッキ電流を少なく供給することにより形成することを特徴とする半導体装置の製造方法。
【請求項１９】
前記接続孔を、前記化合物半導体基板の裏面に形成し、
前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記接続孔を、
前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、
前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２１】
前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含むことを特徴とする請求項１８〜２０のいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記メッキ法を実行するに際して、メッキ電流の供給量を制御することにより、前記第１の配線層及び前記第２の配線層の硬度を調節することを特徴とする請求項１８〜２１のいずれか１項に記載の半導体装置の製造方法。
【請求項２３】
前記メッキ法を実行するに際して、前記第１の配線層を形成する前に、メッキ電極を形成する工程を更に含むことを特徴とする請求項１８〜２２のいずれか１項に記載の半導体装置の製造方法。
【請求項２４】
前記メッキ電極を、２００ｎｍ以下の所定膜厚に形成することを特徴とする請求項２３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｇａ−Ａｓ基板等の化合物半導体基板を用いた半導体装置及び半導体装置の製造方法に関し、特に、基板にビアホールを有し、金属層間接続がなされてなる半導体装置を対象とする。
【０００２】
【従来の技術】
従来、化合物半導体基板を用いた半導体装置（以下、単に化合物半導体装置と記す。）では、化合物半導体基板の裏面に配線を形成し、接続孔（ビアホール）を介して基板表面に形成された電極と接続する手法が採られている。
【０００３】
図１１は、化合物半導体基板にビアホールを有する構造の半導体装置の一例を示す概略断面図である。
この化合物半導体装置は、その配線部位が、Ｇａ−Ａｓ基板等の化合物半導体基板１０１の表面にＡｕ電極１０２がパターン形成されており、基板１０１の裏面に形成された配線１０３と電極１０２がビアホール１０４内で接続されている。この配線１０３は、ＮｉＣｒ層１１１及びＡｕ層１１２が蒸着法により堆積され、これら蒸着層を給電メタルとしてＡｕメッキ層１１３が形成されて構成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、化合物半導体装置に上記の配線構造を形成した場合、配線１０３を構成する金属膜の破断、Ａｕ電極１０２の陥没及び半導体基板１０１の破壊等の障害が発生するという深刻な問題がある。
【０００５】
図１２は、従来の手法により化合物半導体装置に前記の障害が発生した様子を示す概略断面図である。
図１２（ａ）に示すように、ビアホール１０４はその側壁面がテーパ状に形成されるため、ビアホール１０４の底部近傍の半導体基板１０１の厚みが数μｍ程度まで薄くなる。この結果、半導体基板１０１、Ａｕ電極１０２及び配線１０３の応力がＡｕ電極１０２及びビアホール１０４に接している基板厚が薄い箇所１１２に作用し、図１２（ｂ）に示すような基板破壊が生じる。更には、この基板破壊により、Ａｕ電極１０２及び配線１０３に断線１１３が生じる。
【０００６】
このように従来では、近時における化合物半導体装置の小型・微細化への要請に応えるために、基板の裏面を利用してビアコンタクトを図ろうとすれば、必然的に厚みの薄い部位に応力が集中して基板及びその近傍構造に損壊を受けるという問題がある。
【０００７】
そこで本発明は、前記問題に鑑みてなされたものであり、化合物半導体基板に形成された接続孔近傍で当該基板に生じがちな基板破壊及び断線等を防止し、製造歩留まりに優れた極めて信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００９】
本発明者は、化合物半導体基板に形成された接続孔近傍で当該基板に発生する基板破壊や金属膜断線により、電極陥没によるビジュアル検査不良や配線抵抗の上昇による特性不良等が引き起こされ、これらが半導体装置としての歩留り低下の主たる原因となると結論付けることができた。本発明では、基板破壊及び金属膜断線を防止すべく、最適な半導体装置構造及びその製造方法を提案する。
【００１０】
本発明の半導体装置は、接続孔が形成された化合物半導体基板と、前記接続孔内で積層構造として形成されてなる配線と、前記化合物半導体基板上に形成され、前記配線と電気的に接続されてなる電極とを備え、前記配線の前記積層構造は、第１の配線層と、前記第１の配線層よりも硬度の高い第２の配線層とを含み、前記第１の配線層及び前記第２の配線層は、同一の金属材料からなるものであることを特徴とする。
【００１１】
本発明の半導体装置の一態様では、前記接続孔は、前記化合物半導体基板の裏面に形成されており、前記配線は、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層され、前記積層構造を構成してなるものである。
【００１２】
本発明の半導体装置の一態様では、前記接続孔は、前記化合物半導体基板の表面に形成された第１の孔と、前記化合物半導体基板の裏面に形成された第２の孔とが連通するように形成されたものであり、前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層が形成され、他方内に前記第２の配線層が形成されている。
【００１３】
本発明の半導体装置の一態様では、前記第１の配線層及び前記第２の配線層は、共にメッキ法により形成された金属膜である。
【００１４】
本発明の半導体装置の一態様では、前記第１の配線層と前記第２の配線層は、相異なる成長法により形成されたものである。
【００１５】
本発明の半導体装置の製造方法は、化合物半導体基板に接続孔を形成する工程と、前記接続孔内を含む領域に第１の配線層を形成する工程と、前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程とを含み、前記第１の配線層及び前記第２の配線層を、同一の金属材料から形成することを特徴とする。
【００１６】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の裏面に形成し、前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成する。
【００１７】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成する。
【００１８】
本発明の半導体装置の製造方法の一態様では、前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含む。
【００１９】
本発明の半導体装置の製造方法の一態様では、前記第１の配線層と前記第２の配線層を、相異なる成長法により形成する。
【００２０】
本発明の半導体装置の製造方法は、化合物半導体基板に接続孔を形成する工程と、前記接続孔内を含む領域に第１の配線層を形成する工程と、前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程とを含み、前記第１の配線層及び前記第２の配線層の少なくとも一方をメッキ法により形成し、前記メッキ法を実行するに際して、メッキ電流の供給量を制御することにより、前記第１の配線層及び／又は前記第２の配線層の硬度を調節することを特徴とする。
【００２１】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の裏面に形成し、前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成する。
【００２２】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成する。
【００２３】
本発明の半導体装置の製造方法の一態様では、前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含む。
【００２４】
本発明の半導体装置の製造方法の一態様では、前記第１の配線層及び前記第２の配線層を、共にメッキ法により形成する。
【００２５】
本発明の半導体装置の製造方法の一態様では、前記メッキ法を実行するに際して、前記第１の配線層を形成する前に、メッキ電極を形成する工程を更に含む。
【００２６】
本発明の半導体装置の製造方法の一態様では、前記メッキ電極を、２００ｎｍ以下の所定膜厚に形成する。
【００２７】
本発明の半導体装置の製造方法は、化合物半導体基板に接続孔を形成する工程と、前記接続孔内を含む領域に第１の配線層を形成する工程と、前記第１の配線層の表面に当該第１の配線層よりも硬度の高い第２の配線層を形成する工程とを含み、前記第１の配線層及び前記第２の配線層を共にメッキ法により形成し、前記メッキ法を実行するに際して、前記第１の配線層を、前記第２の配線層の形成時よりもメッキ電流を少なく供給することにより形成することを特徴とする。
【００２８】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の裏面に形成し、前記配線を、前記接続孔内で前記第１の配線層と前記第２の配線層とが積層されるように形成する。
【００２９】
本発明の半導体装置の製造方法の一態様では、前記接続孔を、前記化合物半導体基板の表面に第１の孔を、前記化合物半導体基板の裏面に第２の孔をそれぞれ形成して、前記第１の孔と前記第２の孔とが連通してなるように形成し、前記第１の孔及び前記第２の孔のいずれか一方内に前記第１の配線層を形成し、他方内に前記第２の配線層を形成する。
本発明の半導体装置の製造方法の一態様では、前記化合物半導体基板上に、前記第１の配線層及び前記第２の配線層と電気的に接続されるように、電極を形成する工程を更に含む。
本発明の半導体装置の製造方法の一態様では、前記メッキ法を実行するに際して、メッキ電流の供給量を制御することにより、前記第１の配線層及び前記第２の配線層の硬度を調節する。
本発明の半導体装置の製造方法の一態様では、前記メッキ法を実行するに際して、前記第１の配線層を形成する前に、メッキ電極を形成する工程を更に含む。
本発明の半導体装置の製造方法の一態様では、前記メッキ電極を、２００ｎｍ以下の所定膜厚に形成する。
【００３０】
本発明においては、接続孔に対して、第１の配線層とこれよりも硬度の高い第２の配線層とを順次積層して配線を構成する。構造的に見れば、低硬度の第１の配線層を介して半導体基板上に高硬度の第２の配線層が形成されており、第２の配線層は、半導体基板（及びその上に形成された電極）に懸かる応力と、第１の配線層に懸かる応力をそれぞれ緩和する緩衝材として機能する。更に、第２の配線層はその硬度に比例して緻密に形成されているため、第２の配線層上に形成するダイス付け材料の成分が当該第２の配線層中に拡散することが防止され、第２の配線層はその硬度が保たれる。これにより、応力集中による基板破壊の発生、及びそれを起因とする配線の断線や電極陥没の防止が実現する。
【００３１】
【発明の実施の形態】
以下、本発明を適用した諸実施形態について、図面を参照しながら詳細に説明する。
【００３２】
（第１の実施形態）
本実施形態では、半導体装置として化合物半導体基板を用いたＭＥＳＦＥＴを例示する。
【００３３】
−半導体基板のビアホール内の配線構造−
本実施形態では、ＭＥＳＦＥＴにおける半導体基板のビアホール内に形成された配線構造を主要構成として開示する。そこで先ず、当該配線構造について図１を参照して説明する。
【００３４】
本実施形態における配線構造は、ＧａＡｓ等からなる化合物半導体基板１の表面にメッキ法により形成されたＡｕ膜をパターニングしてなるＡｕ電極２が形成され、このＡｕ電極２と電気的接続を図るため、半導体基板１の裏面からＡｕ電極２の表面の一部を露出させるように形成されたビアホール３内を含む裏面領域に、配線４が形成されてなるものである。
【００３５】
この配線４は、メッキ法により形成されるＡｕ配線であって、低硬度の第１の配線層１１及び高硬度の第２の配線層１２の２層構造を有して構成されてなるものである。
【００３６】
具体的には、先ずメッキ電流を供給するための給電メタル（メッキ電極）となるＮｉＣｒ膜１３及びＡｕ膜１４がビアホール３内でＡｕ電極２と接続されるように順次成膜され、Ａｕ膜１４上にメッキ法により低硬度Ａｕメッキ膜及び高硬度Ａｕメッキ膜が順次形成され、パターニングにより低硬度の配線層１１及び高硬度の配線層１２が形成されて、硬度の異なる２層構造を備えた配線４となる。なお、硬度を変えてメッキ成膜するには、供給するメッキ電流量を変えれば良く、低硬度の配線層１１の成膜時にはメッキ電流量を小さく、高硬度の配線層１２の成膜時にはメッキ電流量を大きく設定すればよい。
【００３７】
そして、配線層１２を覆いビアホール３を埋め込むように、ロー材として使用されるＡｕＳｎ層１５が形成され、このＡｕＳｎ層１５により半導体基板１がパッケージ１０にダイス付けされている。
【００３８】
本実施形態の配線構造と比較・検討するための比較例を図２に示す。
この比較例では、図２（ａ）に示すように、ビアホール３内にＮｉＣｒ膜１３及びＡｕ膜１４を形成し、Ａｕ膜１４上に低硬度のＡｕメッキ膜１７を形成し、これらから配線１６を構成した。
【００３９】
この比較例では、配線１６を低硬度の材質で形成することにより、配線１６自体の有する応力を低減し、且つ半導体基板１、ＮｉＣｒ膜１３、Ａｕ膜１４、及びＡｕ電極２の有する応力を配線１６へ緩和させ、基板破壊の防止を試みた。
【００４０】
しかしながら、配線１６の形成後に、本実施形態と同様にＡｕＳｎ層１５を形成し、パッケージ１０にダイス付けしたところ、図２（ｂ）に示すように、ＡｕＳｎ層１５のＳｎ成分が配線１６内に拡散合金化（図中、符号１８で示す）し、配線１６のメッキ硬度が上昇した。これにより、ビアホール３内の各種金属全体から強い応力が半導体基板１に加わり、従来と同様に基板破壊が発生した。
【００４１】
これに対して、本実施形態の配線構造においては、ビアホール３に対して、第１の配線層１１とこれよりも硬度の高い第２の配線層１２とを順次積層して配線４を構成する。構造的に見れば、低硬度の第１の配線層１１を介して半導体基板１上に高硬度の第２の配線層１２が形成されており、第２の配線層１２は、半導体基板１及びその上に形成されたＡｕ電極２に懸かる応力と、第１の配線層１１に懸かる応力をそれぞれ緩和する緩衝材として機能する。更に、第２の配線層１２はその硬度に比例して緻密に形成されているため、第２の配線層１２上に形成するダイス付け材料であるＡｕＳｎ層１５のＳｎ成分が当該第２の配線層１２中に拡散することが防止され、第２の配線層１２はその硬度が保たれる。これにより、応力集中による基板破壊の発生、及びそれを起因とする配線４の断線やＡｕ電極２の陥没の防止が実現する。
【００４２】
−ＭＥＳＦＥＴの構成及び製造方法−
以下、上述の配線構造を踏まえたＭＥＳＦＥＴの構成及び製造方法について説明する。なお便宜上、ＭＥＳＦＥＴの製造工程と共にその構成について述べる。図３〜図６は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図であり、図４及び図５は特に配線構造の作製工程を詳細に説明するための概略断面図である。
【００４３】
先ず、図３（ａ）に示すように、ＧａＡｓ等からなる半絶縁性の化合物半導体基板１を用意し、オーバーハング形状のゲート電極３１をパターン形成する。
【００４４】
具体的には、半導体基板１上に例えばＡｌ合金膜（不図示）をスパッタ法により形成した後、このＡｌ合金膜上に所定形状のレジストパターン（不図示）を形成し、これをマスクとしてＡｌ合金膜の上層部位のみをドライエッチングし、続いて残るＡｌ合金膜の下層部位をウェットエッチングする。このとき、レジストパターン下では、ドライエッチングにより当該レジストパターンの形状に倣って残った前記上層部位と、ウェットエッチングにより前記上層部位よりも幅狭に形成された前記上層部位とからなる、オーバーハング形状のゲート電極３１が形成されることになる。
【００４５】
続いて、図３（ｂ）に示すように、半導体基板１のソース／ドレイン形成部位にＡｕＧｅ膜３２，３３をパターン形成した後、ゲート電極３１を覆うように半導体基板１上にＳｉＯ２からなるゲート絶縁膜３４を形成する。
【００４６】
続いて、図３（ｃ）に示すように、ＡｕＧｅ膜３２，３３上のゲート絶縁膜３４を選択的に除去し、ゲート絶縁膜３４上にゲート電極３１を埋め込む膜厚にＳｉＯ２からなる層間絶縁膜４１を堆積形成する。そして、ＡｕＧｅ膜３２，３３の表面の一部及びＡｕ電極形成部位の一部を露出させるように、層間絶縁膜４１に、ビアホール４２，４３をそれぞれパターン形成する。
【００４７】
次に、ビアホール４２内には、Ｎｉ膜３５を介してＡｕ膜３６を形成し、これらＮｉ膜３５及びＡｕ膜３６をパターニングすることにより、ＡｕＧｅ膜３２，３３と電気的に接続されてなるソース電極３７及びドレイン電極３８を形成する。
【００４８】
他方、ビアホール４３内には、メッキ下地となるＡｕ膜４４を形成した後に、メッキ法によりＡｕ膜４５を成膜し、Ａｕ膜４４，４５をパターニングすることにより、Ａｕ電極２を形成する。
【００４９】
続いて、上述の配線構造を形成する。なお便宜上、図４の各図では、Ａｕ膜４４，４５からなるＡｕ電極２を一層構造で簡略化して示す。
具体的には、先ず図４（ａ）に示すように、半導体基板１の表面を覆うように保護膜５１を塗布形成し、これを硬化させる。硬化した保護膜５１に研削用治具５２を設置し、半導体基板１の裏面の研削を行う。半導体デバイス毎のインピーダンスと整合させるため、基板厚が２０〜３００μｍ程度となるまで研削する。
【００５０】
続いて、図４（ｂ）に示すように、半導体基板１の裏面に、研削した基板厚に応じた厚膜レジストを塗布し、フォトリソグラフィーにより加工してレジストパターン５３を形成する。そして、レジストパターン５３をマスクとして、Ａｕ電極２の表面の一部が露出するまで半導体基板１を燐酸系及び沸酸系ウェットエッチング、もしくは塩素系及びフッ素系ドライエッチングを施し、壁面がテーパ状となるビアホール３を形成する。
【００５１】
続いて、図４（ｃ）に示すように、ビアホール３の壁面を覆うように半導体基板１の裏面上に給電メタルとなるＮｉＣｒ膜１３及びＡｕ膜１４を形成する。
【００５２】
続いて、半導体基板１を所定のメッキ槽のＡｕ系メッキ液に浸漬させ、低硬度Ａｕメッキ膜及び高硬度Ａｕメッキ膜（共に不図示）を順次メッキ成膜し、これらをパターニングすることにより、図５（ａ）に示すような低硬度の第１の配線層１１及び高硬度の第２の配線層１２を形成し、２層構造の配線４を作製する。このとき、Ａｕメッキ膜の硬度調節を行う簡便な手法としてはメッキ電流量を変えることが好適であり、メッキ電流量を大きくすれば硬度を高く、小さくすれば硬度を低く設定することができる。
【００５３】
続いて、図５（ｂ）に示すように、研削用治具５２を取り外し、硬化した保護膜５１の剥離処理を行いこれを除去する。
【００５４】
続いて、図５（ｃ）に示すように、半導体装置１を分割してチップ化し、配線層１２を覆いビアホール３を埋め込むように、ロー材として使用されるＡｕＳｎ層１５を形成し、このＡｕＳｎ層１５により半導体基板１をパッケージ１０にダイス付けし、図６に示すようなＭＥＳＦＥＴを完成させる。
【００５５】
以上説明したように、本実施形態によれば、化合物半導体基板１に形成されたビアホール３近傍で当該基板１に生じがちな基板破壊及び断線等を防止し、製造歩留まりに優れた極めて信頼性の高いＭＥＳＦＥＴが実現する。
【００５６】
−変形例−
ここで、第１の実施形態の変形例について説明する。
本例では、配線構造を形成するに際して、図７に示すように、給電メタルとなるＮｉＣｒ膜１３及びＡｕ膜１４をビアホール３内及びその近傍のみにパターン形成し、これに倣ってビアホール３内及びその近傍のみに低硬度Ａｕメッキ膜を成膜した後、ＮｉＣｒ膜１３及びＡｕ膜１４のパターニングに用いたレジストパターン（不図示）を除去し、高硬度Ａｕメッキ膜を成膜して、これらメッキ膜をパターニングすることにより、低硬度の第１の配線層１１及び高硬度の第２の配線層１２を形成し、２層構造の配線４を作製する。
【００５７】
本例の場合も、第１の実施形態と同様に、前記２層構造の配線２を形成することにより、応力緩和を図るとともにダイス付け材料であるＡｕＳｎ層１５のＳｎ成分が当該第２の配線層１２中に拡散することが防止され、化合物半導体基板１に形成されたビアホール３近傍で当該半導体基板１に生じがちな基板破壊及び断線等を防止し、製造歩留まりに優れた極めて信頼性の高いＭＥＳＦＥＴが実現する。
【００５８】
（第２の実施形態）
次いで、本発明の第２の実施形態について説明する。ここでは、第１の実施形態と同様にＭＥＳＦＥＴを例示するが、低硬度の第１の配線層と高硬度の第２の配線層とを離間させて形成する点で相違する。
【００５９】
−半導体基板のビアホール内の配線構造−
本実施形態では、ＭＥＳＦＥＴにおける半導体基板のビアホール内に形成された配線構造を主要構成として開示する。そこで先ず、当該配線構造について図８を用いて説明する。
【００６０】
本実施形態における配線構造は、ＧａＡｓ等からなる化合物半導体基板１の表面にメッキ法により形成されたＡｕ膜をパターニングしてなるＡｕ電極２が形成され、このＡｕ電極２と電気的接続を図るため、半導体基板１に形成されたビアホール２１内を介して配線２２が形成されてなるものである。
【００６１】
ビアホール２１は、半導体基板１の表面でＡｕ電極２の下部に形成された表面孔２１ａと、半導体基板１の裏面から表面孔２１ａと連通するように形成された裏面孔２１ｂとから構成されている。
【００６２】
配線２２は、メッキ法により形成されるＡｕ配線であって、表面孔２１ａ内に形成された低硬度の配線層１１と、裏面孔２１ｂ内を含む領域に形成された高硬度の配線層１２との２層構造に形成されてなるものである。
【００６３】
具体的には、先ずＡｕ電極２を形成する前に、メッキ電流を供給するための給電メタルとなるＴｉ膜２３及びＡｕ膜２４が表面孔２１ａ内に形成され、Ａｕ膜２４上にメッキ法及びパターニングにより低硬度Ａｕメッキ膜からなる低硬度の第１の配線層２５が形成されて、この低硬度の配線層２５上にＡｕ電極２が形成される。
【００６４】
他方、メッキ電流を供給するための給電メタルとなるＮｉＣｒ膜１３及びＡｕ膜１４が裏面孔２１ｂ内を含む半導体基板１の裏面上に順次成膜され、Ａｕ膜１４上にメッキ法及びパターニングにより高硬度Ａｕメッキ膜からなる高硬度の第２の配線層２６が形成される。このように、低硬度の第１の配線層２５と高硬度の第２の配線層２６とが給電メタルを介して電気的に接続され、硬度の異なる２層構造を備えた配線２２が構成される。
【００６５】
そして、配線層１２を覆い裏面孔２１ｂを埋め込むように、ロー材として使用されるＡｕＳｎ層１５が形成され、このＡｕＳｎ層１５により半導体基板１がパッケージ１０にダイス付けされている。
【００６６】
本実施形態の配線構造においては、ビアホール２１に対して、表面孔２１ａには第１の配線層２５を、裏面孔２１ｂには第１の配線層２５よりも硬度の高い第２の配線層２６を積層して配線２２を構成する。構造的に見れば、低硬度の第１の配線層２５を介して半導体基板１上に高硬度の第２の配線層２６が形成されており、第２の配線層２６は、半導体基板１及びその上に形成されたＡｕ電極２に懸かる応力と、第１の配線層２５に懸かる応力をそれぞれ緩和する緩衝材として機能する。更に、第２の配線層２６はその硬度に比例して緻密に形成されているため、第２の配線層２６上に形成するダイス付け材料であるＡｕＳｎ層１５のＳｎ成分が当該第２の配線層２６中に拡散することが防止され、第２の配線層２６はその硬度が保たれる。これにより、応力集中による基板破壊の発生、及びそれを起因とする配線４の断線やＡｕ電極２の陥没の防止が実現する。
【００６７】
−ＭＥＳＦＥＴの構成及び製造方法−
以下、上述の配線構造を踏まえたＭＥＳＦＥＴの構成及び製造方法について説明する。なお便宜上、ＭＥＳＦＥＴの製造工程と共にその構成について述べる。図９〜図１１は、本実施形態のＭＥＳＦＥＴの製造方法を工程順に示し、特に配線構造の作製工程を詳細に説明するための概略断面図である。
【００６８】
先ず、第１の実施形態と同様、図３（ａ），図３（ｂ）に示すように、化合物半導体基板１上に、オーバーハング形状のゲート電極３１、ソース／ドレイン電極と接続されるＡｕＧｅ膜３２，３３、及びゲート絶縁膜３４の形成を行う。
【００６９】
続いて、図９（ａ）に示すように、半導体基板１のＡｕ電極形成部位に表面孔２１ａを形成し、表面孔２１ａ内に給電メタルとなるＴｉ膜２３及びＡｕ膜２４を形成して、Ａｕ膜２４上にメッキ法及びパターニングにより低硬度Ａｕメッキ膜からなる低硬度の第１の配線層２５を形成する。
【００７０】
次に、層間絶縁膜４１、ビアホール４２，４３、ソース電極３７、及びドレイン電極３８、及び低硬度の第１の配線層２５上にＡｕ電極２をそれぞれ形成する。なお、図９（ａ）〜図９（ｃ）では、便宜上、半導体基板１の表面にＡｕ電極２のみ示し、層間絶縁膜４１等の記載を省略する。
【００７１】
続いて、図９（ｂ）に示すように、Ａｕ電極２を覆う保護膜５１を介して半導体基板１を研削用治具５２に固定して、半導体基板１の裏面の研削を行う。半導体デバイス毎のインピーダンスと整合させるため、基板厚が２０〜３００μｍ程度となるまで研削する。
【００７２】
続いて、図９（ｃ）に示すように、半導体基板１の裏面に、Ａｕ電極２の表面の一部を露出させるように、壁面がテーパ状となる裏面孔２１ｂを形成する。このとき、表面孔２１ａと裏面孔２１ｂとが連通し、ビアホール２１となる。
【００７３】
次に、裏面孔２１ｂの壁面を覆うように半導体基板１の裏面上に給電メタルとなるＮｉＣｒ膜１３及びＡｕ膜１４を形成し、高硬度Ａｕメッキ膜メッキ成膜して、これらをパターニングすることにより、高硬度の第２の配線層２６を形成する。
【００７４】
続いて、研削用治具５２を取り外し、硬化した保護膜５１の剥離処理を行いこれを除去する。
そして、半導体装置１を分割してチップ化し、配線層１２を覆いビアホール３を埋め込むように、ロー材として使用されるＡｕＳｎ層１５を形成し、このＡｕＳｎ層１５により半導体基板１をパッケージ１０にダイス付けし、図１０に示すようなＭＥＳＦＥＴを完成させる。
【００７５】
以上説明したように、本実施形態によれば、化合物半導体基板１に形成されたビアホール３近傍で当該基板１に生じがちな基板破壊及び断線等を防止し、製造歩留まりに優れた極めて信頼性の高いＭＥＳＦＥＴが実現する。
【００７６】
なお、第１及び第２の実施形態では、低硬度の第１の配線層１１，２５及び高硬度の第２の配線層１２，２６を電界メッキ成膜法により形成したが、本発明はこの成膜方法に限定されるものではない。例えば好適な例として、低硬度の第１の配線層−高硬度の第２の配線層の組み合わせにおいて、無電界メッキ−電界メッキ、電界メッキ−スパッタ、無電界メッキ−スパッタ、スパッタ−スパッタ、電界メッキ−蒸着、無電界メッキ−蒸着、蒸着−スパッタ、蒸着−蒸着が挙げられる。
【００７７】
また、第１の配線層及び第２の配線層について、上述した諸効果を十分に奏する成膜金属の組み合わせは、低硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用してメッキ成膜し、高硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用してメッキ成膜する。この場合、双方の硬度の金属について考え得る全ての組み合わせが好適である。
【００７８】
また、低硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用してメッキ成膜した後、高硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用して多層にメッキ成膜しても良い。
【００７９】
更にまた、低硬度の金属としてＡｕ若しくはＣｕを使用してメッキ成膜した後、高硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用してスパッタ又は蒸着成長により多層に形成しても良い。
【００８０】
更にまた、低硬度の金属としてＡｕ若しくはＣｕを使用してスパッタにより形成した後、高硬度の金属としてＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，及びＰｄから選ばれた１種又は複数種を使用してスパッタ又は蒸着成長により多層に形成しても良い。
【００８１】
更にまた、低硬度の金属としてＡｕ若しくはＣｕを使用して蒸着により形成した後、ＡｕＧｅ，Ｐｄ，及びＰｔから選ばれた１種又は複数種を使用して蒸着成長により形成しても良い。
【００８２】
電界メッキにおける給電メタルには、５０〜５００ｎｍの膜厚を有するＡｕ，ＡｕＧｅ，Ｃｕ，Ｐｔ，Ｐｄが使用される。これら給電メタル形成の前にＴｉ及びＮｉＣｒを成膜することにより、半導体基板、電極及び給電メタルの密着強化が得られる。しかしながら、化合物半導体基板１及びＡｕ電極２に接触するＴｉ及びＮｉＣｒはそれ自体が応力発生源となるため、膜厚は２００ｎｍ以下が望ましい。低硬度メッキ層の膜厚が１μｍ以上であれば、密着強化としてのＴｉ及びＮｉＣｒの膜厚は最大２００ｎｍ、若しくは低硬度メッキ層の５倍以上の膜厚があれば、Ｔｉ及びＮｉＣｒが有する応力による基板破壊は発生しない。
【００８３】
第１及び第２の実施形態では、化合物半導体基板としてＧａＡｓ基板を例示したが、ＩｎＰ基板等を用いても好適である。
【００８４】
【発明の効果】
本発明によれば、化合物半導体基板に形成された接続孔近傍で当該基板に生じがちな基板破壊及び断線等を防止し、製造歩留まりに優れた極めて信頼性の高い半導体装置が実現する。
【図面の簡単な説明】
【図１】第１の実施形態のＭＥＳＦＥＴにおける配線構造を示す概略断面図である。
【図２】第１の実施形態の配線構造と比較・検討するための比較例を示す概略断面図である。
【図３】第１の実施形態のＭＥＳＦＥＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態のＭＥＳＦＥＴの製造方法（配線構造の作製工程）を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態のＭＥＳＦＥＴの製造方法（配線構造の作製工程）を工程順に示す概略断面図である。
【図６】完成された第１の実施形態のＭＥＳＦＥＴを示す概略断面図である。
【図７】第１の実施形態のＭＥＳＦＥＴの変形例における配線構造を示す概略断面図である。
【図８】第２の実施形態のＭＥＳＦＥＴにおける配線構造を示す概略断面図である。
【図９】第２の実施形態のＭＥＳＦＥＴの製造方法を工程順に示し、特に配線構造の作製工程を詳細に説明するための概略断面図である。
【図１０】完成された第２の実施形態のＭＥＳＦＥＴを示す概略断面図である。
【図１１】化合物半導体基板にビアホールを有する構造の半導体装置の従来例を示す概略断面図である。
【図１２】従来の手法により化合物半導体装置に前記の障害が発生した様子を示す概略断面図である。
【符号の説明】
１  化合物半導体基板
２  Ａｕ電極
３，２１，４２，４３  ビアホール
４，１６，２２  配線
１０  パッケージ
１１，２５  低硬度の第１の配線層
１２，２６  高硬度の第２の配線層
１３  ＮｉＣｒ膜
１４，２４，３６，４４，４５  Ａｕ膜
１５  ＡｕＳｎ層
２１ａ  表面孔
２１ｂ  裏面孔
２３  Ｔｉ膜
３１  オーバーハング形状のゲート電極
３２，３３  ＡｕＧｅ膜
３４  ゲート絶縁膜
３５  Ｎｉ膜
３７  ソース電極
３８  ドレイン電極
４１  層間絶縁膜
５１  保護膜
５２  研削用治具
５３  レジストパターン
【図１】
0003587806.tif 000002
【図２】
0003587806.tif 000003
【図３】
0003587806.tif 000004
【図４】
0003587806.tif 000005
【図５】
0003587806.tif 000006
【図６】
0003587806.tif 000007
【図７】
0003587806.tif 000008
【図８】
0003587806.tif 000009
【図９】
0003587806.tif 000010
【図１０】
0003587806.tif 000011
【図１１】
0003587806.tif 000012
【図１２】
0003587806.tif 000013