(57)【特許請求の範囲】
【請求項１】
判定帰還型の等化器において、復調器の搬送波非同期時における、ＦＦ（ＦｅｅｄＦｏｒｗａｒｄ）タップのタップ係数を出力する積分器の積分段数と、ＦＢ（Ｆｅｅｄ  Ｂａｃｋ）タップのタップ係数を出力する積分器の積分段数との大小関係を、所定の周期で、交互に変化させる手段を備え、最小位相（ｍｉｎ）推移形フェージングおよび非最小位相推移形フェージング（ｎｏｎ−ｍｉｎ）側の両方の引き込み特性を同時に最良に設定可能とした、ことを特徴とする等化器。
【請求項２】
入力信号を入力するＦＦ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）等化器と、ＦＢ（Ｆｅｅｄ  Ｂａｃｋ）等化器と、前記各等化器のタップの出力を加算して出力する加算器と、前記加算器の出力を識別する識別回路と、を備え、前記ＦＢ等化器が前記識別回路の出力を入力とする判定帰還型の等化器において、
前記等化器の各タップのタップ係数を制御するタップ係数制御回路が、復調器の搬送波非同期時に一定周期でオン・オフされる段差切替信号に基づき、前記ＦＦ等化器のタップ係数を出力する積分器と、前記ＦＢ等化器のタップ係数を出力する積分器とに対して、互いに異なる値の第１の積分段数と第２の積分段数とを、前記一定周期毎に、交互に切替えて供給する手段を備えたことを特徴とする等化器。
【請求項３】
入力信号を入力とし前段タップとセンタータップを備えタップ係数が可変されるトランスバーサル型フィルタよりなるＦＦ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）等化器と、
後段タップよりなりタップ係数が可変されるトランスバーサル型フィルタよりなるＦＢ（Ｆｅｅｄ  Ｂａｃｋ）等化器と、
前記各タップの出力を加算する加算器と、
前記加算器の出力を入力し信号を識別判定する識別器と、
を備え、前記識別器の出力が前記ＦＢ等化器に入力され、
前記各タップのタップ係数を制御するタップ係数制御回路が、
判定信号と誤差信号、及び、該判定信号を単位時間単位にそれぞれ遅延させた信号と前記誤差信号とをそれぞれ入力とする複数の相関器と、
前記複数の相関器の出力をそれぞれ積分し、前記ＦＦ等化器のタップ係数と、前記ＦＢ等化器のタップ係数をそれぞれ出力する複数の積分器と、
搬送波非同期時に、前記複数の積分器を間欠的にリセットするための信号を出力するリセット回路と、
搬送波同期信号と段差切替信号とを選択制御信号として入力とし、予め定められた搬送波同期時積分段数と、搬送波非同期時積分段数として互いに異なる第１、第２の積分段数とのいずれか一を選択出力する選択器であって、搬送波非同期時には、インアクティブ状態の前記搬送波同期信号と、周期的にアクティブ状態とされる前記段差切替信号に基づき、前記ＦＦ等化器にタップ係数を供給する積分器群と、前記ＦＢ等化器にタップ係数を供給する積分器群とに対して、所定の周期で、前記第１の積分段数と前記第２の積分段数とを交互に切り替えて供給し、搬送波同期時には、アクティブ状態の前記搬送波同期信号に基づき、前記搬送波同期時積分段数を、前記ＦＦ等化器及び前記ＦＢ等化器にタップ係数を供給する前記複数の積分器に対して共通に出力する選択器と、
を備えたことを特徴とする判定帰還型等化器。
【請求項４】
搬送波同期時には、ＢＥＲ（ビット誤り率）の改善を図るために予め定められた前記搬送波同期時用積分段数が、前記ＦＦ等化器にタップ係数を供給する積分器群と、前記ＦＢ等化器にタップ係数を供給する積分器群とに対して共通に供給される、ことを特徴とする請求項３記載の判定帰還型等化器。
【請求項５】
前記各積分器が、２進アップダウンカウンタよりなり、その出力Ｘが−１以上１未満とし、前記選択器から供給される積分段数をｎ段とした場合、前記アップダウンカウンタの出力のステップ幅が１／２ｎ＋１とされる、ことを特徴とする請求項３又は４記載の判定帰還型等化器。
【請求項６】
前記各相関器が、前記判定信号（Ｄ）と前記誤差信号（Ｅ）との論理の一致を比較する回路よりなる、ことを特徴とする請求項３乃至５のいずれか一に記載の判定帰還型等化器。
【請求項７】
前記積分段数が切り替わるタイミングで、前記リセット回路から、前記積分器へリセットがかけられる、ことを特徴とする請求項３乃至５のいずれか一に記載の判定帰還型等化器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は等化器に関し、特に、フェージング対策をなす判定帰還型等化器のタップ係数制御技術に関する。
【０００２】
【従来の技術】
無線区間である伝送路における回線品質の劣化要因として、干渉性フェージングがある。干渉性フェージングは、伝送路間で電波の反射等が原因で、２波以上の電波を受信し、符号間干渉（ＩＳＩ：ＩｎｔｅｒＳｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を生じさせる。
【０００３】
フェージングには、２波レイリーフェージングモデル（ｔｗｏ−ｗａｙ  Ｒａｙｌｅｉｇｈ  ｆａｄｉｎｇ  ｍｏｄｅｌ）等において、ｍｉｎフェージング（最小位相推移型フェージング）と、ｎｏｎ−ｍｉｎフェージング（非最小位相推移型フェージング）がある。ｍｉｎフェージングは、直接波レベル（直接波成分の振幅）の方が、反射波レベルよりも大きい。そのため、時間的に遅く受信する方（反射波）からの符号間干渉になる。ｎｏｎ−ｍｉｎフェージングの場合、反射波レベルの方が、直接波レベルより大きい。そのため、時間的に早く受信する方（直接波）からの符号間干渉になる。
【０００４】
陸上移動通信においては、フェージングにより伝送品質が劣化するため、フェージング対策が重要である。フェージング対策技術の一つとして、従来より、例えば判定帰還型等化器（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ；「ＤＦＥ」ともいう）等が知られている。
【０００５】
判定帰還型等化器は、典型的には、センタータップからみて現在あるいは未来のデータを合成するＦＦ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）タップ、センタータップからみて過去のデータを合成するＦＢ（Ｆｅｅｄ  Ｂａｃｋ）タップ、ＦＦＥタップの出力を加算する加算器よりなる等化フィルタ部と、等化フィルタ部の加算器の出力からシンボルを判定し判定信号を出力するデータ判定部と、等化フィルタ部の出力と判定信号を入力とし等化誤差を推定する等化誤差推定部と、等化誤差推定部の誤差信号等に基づき、タップ係数を出力するタップ係数制御部とを備え、データ判定部の出力が等化フィルタ部のＦＢ（Ｆｅｅｄ  Ｂａｃｋ）タップに入力される（例えば文献（笹岡秀一編著、「移動通信」、第２５７〜２５８頁、オーム社、平成１０年５月２５日刊）等が参照される）。
【０００６】
等化器の能力を示す特性の一つに、シグネチャー（Ｓｉｇｎａｔｕｒｅ）特性がある。Ｓｉｇｎａｔｕｒｅ特性は、図８に示すように、各ノッチ周波数Δｆ（横軸）に対して、例えばＢＥＲ（ビット誤り率）が１×１０−４点となるノッチの深さ（縦軸：単位ｄＢ）を表している。
【０００７】
図８において、ノッチ周波数Δｆは、搬送波周波数からの周波数ずれ、ノッチの深さは、２０ｌｏｇ（｜１＋ρｅｘｐ（−ｊ（ωτ−θ））｜）、（ただし、ρ；反射波と直接波の振幅比、τ；反射波と直接波の伝搬遅延時間差、θ；反射波と直接波の初期位相）で与えられる。図８において、原点はΔｆ＝０、ノッチ深さ＝∞である。
【０００８】
このシグネチャー（Ｓｉｇｎａｔｕｒｅ）特性は、伝送路上で発生したフェージングに対する等化器の等化能力を表している。
【０００９】
伝送路上で、ある周波数ッチを深くしていき、等化器の等化能力を超えた場合、符号間干渉により、復調器の搬送波は非同期となる。
【００１０】
搬送波非同期状態から、逆にノッチを浅くしていき、搬送波同期状態へ移行する特性を、シグネチャー（Ｓｉｇｎａｔｕｒｅ）の「引き込み特性」という。この場合、よりノッチの深い位置で、等化可能な等化器であれば、瞬断率を下げることができる。従って、この引き込み特性も等化器の等化能力を表す重要な一特性である。
【００１１】
後に説明される図３に示すように、引き込み特性は、曲線で囲まれた内側の面積が小さくなるほど、つまりノッチがより深い位置で搬送波非同期状態から同期状態へ移行する場合ほど、等化器の等化能力が優れていることになる。
【００１２】
図６は、従来のＤＦＥの回路構成を示す図である。Ｄ信号は判定信号であり、等化器入力のＭＳＢ（最上位ビット）である。またＥ信号は、誤差信号である。このＥ信号は、等化器の出力において正規の信号点に対してずれている方向を表しており、不図示の等化誤差推定部から出力される。
【００１３】
図４は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）の場合の、判定信号Ｄ（同相成分Ｄｉ、直交成分ＤＱ）と、誤差信号Ｅ（同相成分Ｅｉ、直交成分ＥＱ）と、正規の信号点との関係を一例を示す図である。
【００１４】
図６（ａ）を参照すると、ＤＦＥは、センタタップを含む前段（ＦＦ）タップのタップ係数が可変されるトランスバーサル型フィルタよりなるＦＦＥ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ  Ｅｑｕａｌｉｚｅｒ；フィードフォアワード等化器）部２１と、加算部２２と、識別器２３と、後段（ＦＢ）タップのタップ係数が可変されるトランスバーサル型フィルタよりなるＦＢＥ（Ｆｅｅｄ  Ｂａｃｋ  Ｅｑｕａｌｉｚｅｒ；フィードバック等化器）部２４とを備えている。
【００１５】
図６（ｂ）を参照すると、ＦＦＥ部２１と、ＦＢＥ部２４とのタップ係数を制御するタップ係数制御回路は、選択器（ＳＥＬ）２６と、フリップフロップ２７〜３０と、相関器３１〜３５と、積分器３６〜４０と、間欠リセット発生器２５とを備えている。
【００１６】
フリップフロップ２７〜３０は、Ｄ信号を１ビット（１単位時間Ｔ）ずつ遅延させる。Ｄ信号とＥ信号は相関器３１に、及び、フリップフロップ２７〜３０で各遅延を受けたＤ信号と、Ｅ信号は、相関器３２〜３５へそれぞれ入力される。
【００１７】
複数の相関器３１〜３５から出力される相関結果は、各相関器に対応する積分器３６〜４０でそれぞれ積分される。この積分器３６〜４０の積分段数により、タップ係数の追随速度が決定される。
【００１８】
間欠リセット発生器２５は、復調器の搬送波非同期時に一定周期で積分器３６〜４０へリセットをかける。リセットをかける周期は、搬送波引き込み特性へ影響を与えない間隔とする。なお、タップ係数制御回路において、タップ係数制御信号を積分して出力する積分器をリセットする構成については、例えば特開平５−１３０１５２号公報等の記載も参照される。
【００１９】
復調器の搬送波非同期となった場合、ＤＦＥのタップ係数は発散した状態となっており、もはや、Ｄ信号とＥ信号の正常な相関結果は得られない。
【００２０】
そのため、間欠リセットにて、搬送波非同期時にのみ、積分器を一定周期でリセットしている。このリセットがかかった状態では、主タップのタップ係数Ｃ０は１、他のタップ係数（ＦＦＥタップ係数）は０となっている。つまり、リセット時は、等化器の入力信号がそのまま等化器から出力されている。
【００２１】
従来のＤＦＥにおいて、選択器２６には、搬送波（キャリア）同期／非同期信号（復調器におけるキャリア同期／非同期を示す信号）が選択制御信号として入力され、選択器２６は、キャリア同期時積分段数とキャリア非同期時積分段数との一方を、この選択制御信号の値に基づき、選択出力する。
【００２２】
この選択器２６は、図７に示すようなタイミングで積分段数の切替を行っている。すなわち、図７に示すように、積分段数の切替信号として、搬送波（キャリア）同期時は、積分段数（ｑ）を大きくすることで積分器のステップ幅を小さくし、ＢＥＲの改善を図っている。
【００２３】
また、搬送波非同期時には、積分段数（ｐ）を小さくすることで、積分器のステップ幅を大きくし、引き込み特性の改善を図っている。
【００２４】
そして、従来のＤＦＥにおいて、この積分段数の切替において、ＦＦＥのタップ係数とＦＢＥのタップ係数を出力する積分器の積分段数は同一とされている。
【００２５】
【発明が解決しようとする課題】
上記したように、従来のＤＦＥでは、タップ係数制御回路においてタップ係数を出力する積分器の積分段数の設定にあたり、搬送波非同期時におけるＦＦＥ／ＦＢＥ側の積分段数が同一とされている。すなわち、ＦＦＥ／ＦＢＥ側両方のタップ係数追随速度は同一とされている。
【００２６】
このため、図８に示したように、ｍｉｎフェージング側の引き込み特性が最良となるよう積分段数を設定すると、ｎｏｎ−ｍｉｎフェージング側の引き込み特性が劣化する。
【００２７】
また、ｎｏｎ−ｍｉｎフェージング側の引き込み特性が最良となるよう積分段数を設定すると、ｍｉｎフェージング側の引き込み特性が劣化する。
【００２８】
そのため、ｍｉｎ／ｎｏｎ−ｍｉｎフェージング両方の引き込み特性について最良となる積分段数を設定することが出来なかった。
【００２９】
したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、ｍｉｎ／ｎｏｎ−ｍｉｎ両方の引き込み特性について、最良となる積分段数を設定可能とした等化器を提供することにある。
【００３０】
【課題を解決するための手段】
前記目的を達成する本発明は、判定帰還型の等化器のタップ係数を制御するタップ係数制御回路が、復調器の搬送波非同期時における、ＦＦ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）タップのタップ係数を出力する積分器の積分段数とＦＢ（Ｆｅｅｄ  Ｂａｃｋ）タップのタップ係数を出力する積分器の積分段数の大小関係を、所定の周期で、交互に変化させる手段を備え、最小位相（ｍｉｎ）推移形フェージングおよび非最小位相推移形フェージング（ｎｏｎ−ｍｉｎ）側の両方の引き込み特性を同時に最良に設定可能としている。
【００３１】
【発明の実施の形態】
本発明の実施の形態について説明する。まず本発明の原理・作用について説明する。ｍｉｎフェージングの場合、ＤＦＥの前段（ＦＦ）タップ、後段（ＦＢ）タップの各タップのタップ係数Ｃ−３〜Ｃ３は、図５（ｃ）に示すようなものとなっているため、等化に際し、後段のタップ係数Ｃ１〜Ｃ３が支配的である。また、ｎｏｎ−ｍｉｎフェージングの場合の各タップ係数は、図５（ｄ）に示すようなものとなっているため、等化に際し、前段のタップ係数Ｃ−１〜Ｃ−３が支配的である。
【００３２】
つまり、ｍｉｎフェージングの場合、等化の引き込み過程においては、ＦＢＥの効果だけでよいことになる。逆に、ＦＦＥが動作すると、引き込み特性が悪くなる。
【００３３】
従って、ＦＦＥの動作をできる限り遅くし、ＦＢＥの等化速度を優先させた方が良い。
【００３４】
一方、ｎｏｎ−ｍｉｎフェージングの場合には、等化の引き込み過程においてはＦＦＥの効果だけでよい。逆に、ＦＢＥが動くと引き込みが悪くなる。
【００３５】
従って、ＦＢＥの動作をできる限り遅くし、ＦＦＥの等化速度を優先させた方が良い。
【００３６】
本発明者は、上記知見に基づき本発明を創案するに至った。本発明は、ディジタル無線通信システムのフェージング対策技術であるＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚｅｒ）において、復調器の搬送波非同期時におけるＦＦＥ（Ｆｅｅｄ  Ｆｏｒｗａｒｄ  Ｅｑｕａｌｉｚｅｒ）およびＦＢＥ（Ｆｅｅｄ  Ｂａｃｋ  Ｅｑｕａｌｉｚｅｒ）側のタップ係数を出力する積分器の積分段数の大小を、等化器が収束するのに十分な一定周期で交互に変化させることで、ＦＦＥ／ＦＢＥ側タップ係数の追随速度を交互に変化させ、最小位相推移形フェージング（ｍｉｎ）および非最小位相推移形フェージング（ｎｏｎ−ｍｉｎ）側の両方の引き込み特性を、最良とするものである。
【００３７】
より詳細には、本発明は、その好ましい一実施の形態において、入力信号を入力とし前段（ＦＦ）タップ及びセンタータップよりなるトランスバーサル型フィルタから構成されるＦＦ等化器（「ＦＦＥ」という）１と、後段（ＦＢ）タップよりなるトラスバーサル型フィルタから構成されるＦＢ等化器（「ＦＢＥ」という）４と、前記各タップの出力を加算する加算器２と、前記加算器の出力を入力しシンボルを識別する識別器３と、を備え、識別器３の出力がＦＢＥ４に入力され、前記各タップのタップ係数を制御するタップ係数制御回路が、判定信号と誤差信号及び該判定信号を遅延させた信号と前記誤差信号との相関をとる複数の相関器１１〜１５と、前記複数の相関器の出力をそれぞれ積分し、前記ＦＦＥ、前記ＦＢＥのタップ係数を出力する複数の積分器１６〜２０と、搬送波非同期時に、積分器１６〜２０を間欠的にリセットするための信号を生成する間欠リセット回路５と、搬送波同期信号と段差切替信号とを選択制御信号として入力とし、予め定められた搬送波同期時積分段数と、搬送波非同期時積分段数として互いに異なる積分段数１、２のいずれかを選択出力する選択器６を備えている。この選択器６は、搬送波非同期時には、周期的にアクティブとされる前記段差切替信号に基づき、ＦＦＥ１にタップ係数を供給する積分器１６〜１８と、ＦＢＥ４にタップ係数を供給する積分器１９〜２０とに対して、所定の周期で、積分段数１と積分段数２を交互に切り替えて供給し、搬送波同期時には、搬送波同期信号に基づき、搬送波同期時積分段数を、ＦＦＥのタップ係数を出力する積分器１６〜１８、及び、記ＦＢＥのタップ係数を出力する積分器１９〜２０に対して共通に供給する。
【００３８】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。図１は、本発明の一実施例におけるＤＦＥの回路構成を示す図である。実際の直交復調装置で使用されるＤＦＥは、Ｉ、Ｑチャネルそれぞれ２次元（同相／直交）の構成である。そのため、片チャネルでＦＦＥ／ＦＢＥそれぞれ２つのトランスバーサル型自動等化器が必要となるが、原理的には共通であるため、図１には、片チャネルの１次元ＤＦＥが示されている。
【００３９】
図１（ａ）を参照すると、ＤＦＥは、ＦＦＥ部１、加算部２、識別器３、ＦＢＥ部４を備えている。ＦＦＥ部４は、前段（Ｆｅｅｄ  Ｆｏｒｗａｒｄ）タップであり、線形等化器として動作する。ＦＢＥ部４は、後段（Ｆｅｅｄ  Ｂａｃｋ）のタップであり、等化され識別器３にて識別された後の歪みのない信号を用いて、等化を行う。ＦＦＥ部１／ＦＢＥ部４の各タップ係数は、タップ係数制御回路で作られる。
【００４０】
図１（ｂ）を参照すると、タップ係数制御回路は、選択器（ＳＥＬ）６と、フリップフロップ７〜１０と、相関器１１〜１５と、積分器１６〜２０と、間欠リセット発生器５と、を備えている。
【００４１】
タップ係数制御回路へ入力されたＤ信号は、フリップフロップ７〜１０でそれぞれ１ビット（単位遅延時間Ｔ）ずつ遅延される。このＤ信号とＥ信号は、相関器１１〜１５へ入力され、その相関結果は、積分器１６〜２０で積分される。相関器１１〜１５は例えば排他的論理和回路（ＥＸ−ＯＲ）からなる。
【００４２】
間欠リセット発生器５は、復調器の搬送波非同期時に、リセットパルスを発生し、そのパルスは積分器１６〜２０へ入力している。間欠リセット発生器５は、搬送波同期時にはリセットパルスを発生しない。積分器の積分段数は、選択器（ＳＥＬ）６で切り替えている。
【００４３】
選択器（ＳＥＬ）６は、搬送波（キャリア）同期／非同期信号および段数切替信号（段差切替用パルス信号）を選択制御信号に基づき、切替を行うものであり、搬送波同期時積分段数と、２種類の搬送波非同期時段数（積分段数１、２）のいずれかを積分段数として積分器に出力する。より詳細には、段数切替信号に従い、図２に示すように、積分段数が切り替わる。図２には、本発明の一実施例の切替動作を示すタイミング図が示されている。
【００４４】
図１及び図２を参照して、本発明の一実施例における積分段数の切替動作の詳細について説明する。
【００４５】
まず、積分器１６〜２０は、各信号の相関結果を積分段数に従い積分するものであり、例えば積分器として２進のアップダウンカウンタが用いられる。その出力（Ｘ）の範囲を、−１≦Ｘ＜１とし、積分段数をｎ段とした場合、アップダウンカウンタの出力のステップ幅は、１／２ｎ＋１となる。積分段数を１段増加し、（ｎ＋１）段とした場合、ステップ幅は１／２（ｎ＋１）＋１となり、そのステップ幅はｎ段の場合の１／２となる。
【００４６】
すなわち、積分段数を１段増加させると、タップ係数の精度（ステップ幅が小さく、正規の信号点との誤差が小さい）は２倍向上するが、タップ係数の追随速度は、１／２に減少する。
【００４７】
一方、タップ係数制御回路において、選択器（ＳＥＬ）６は、積分段数の切替を行う。積分器１６〜２０の積分段数は、搬送波（キャリア）同期／非同期信号および段数切替信号によって切り替えられる。
【００４８】
また、積分段数が切り替えられる時、間欠リセット発生器５０から発生するリセットパルスによって、積分器１６〜２０はリセットされる。
【００４９】
これは、復調器において搬送波非同期となった状態では、タップ係数が発散しているためである。この状態で、Ｄ信号とＥ信号の正常な相関結果を得ることは不可能であり、タップ係数の追随速度を上げたとしても、搬送波同期へ移行することは出来ない。そのため、積分段数が切り替わるタイミングで、積分器へリセットをかけ、主タップのタップ係数値Ｃ０を１、他のタップ係数値Ｃ−３、Ｃ−２、Ｃ−１、Ｃ１、Ｃ２、Ｃ３を０とする必要がある（等化器入出力信号を同一とする）。
【００５０】
リセット後、タップ係数は、この状態から、等化に必要な値まで、成長していき、搬送波同期へ移行する。
【００５１】
積分段数の切替の一例として、図２に示すようなタイミングで切替えを行ったとする。つまり、搬送波非同期時は、段数切替信号に応じて、ＦＦＥ／ＦＢＥ側の非同期時用積分段数が交互に切り替わり、搬送波同期時は、ＦＦＥ／ＦＢＥ側とも搬送波同期時用の積分段数が選択器６で選択される。段数切替信号は、搬送波非同期時に一定周期で供給されるパルス信号よりなる。
【００５２】
搬送波非同期時、ＦＦＥ側積分段数ｍ段（積分段数１）、ＦＢＥ側積分段数ｎ段（積分段数２）としている。積分段数ｎ、ｍ（ｎ、ｍは自然数）を、ｎ＞ｍとすると、ＦＦＥ側のタップ係数の追随速度が、ＦＢＥ側のタップ係数の追随速度より速くなる。この状態では、ｎｏｎ−ｍｉｎフェージング側の引き込み特性が最良となる。
【００５３】
間欠リセットパルスにより積分器がリセットされ、段差切替信号がアクティブとなり、該段差切替信号を入力とする選択器２６では、積分段数として、ＦＦＥ側をｎ段、ＦＢＥ側をｍ段に切り替える。この場合、ＦＢＥ側のタップ係数の追随速度が、ＦＦＥ側のタップ係数の追随速度より速くなる。この状態では、ｍｉｎフェージング側の引き込み特性が最良となる。
【００５４】
つづいて間欠リセットパルスにより、再び、積分器１６〜２０がリセットされ、段差切替信号がインアクティブとなり、該段差切替信号を入力する選択器６により、積分段数としてＦＦＥ側をｍ段、ＦＢＥ側をｎ段に切り替える。この状態では、ｎｏｎ−ｍｉｎフェージング側の引き込み特性が最良となる。
【００５５】
次に、搬送波（キャリア）同期信号がアクティブになると、この搬送波同期信号を入力する選択器６では搬送波同期時積分段数（＝ｋ段）を選択出力し、ＦＦＥ側、ＦＦＢ側の積分器には、搬送波同期時積分段数（＝ｋ段）が共通に供給される。すなわち、搬送波同期時のように、タップ係数の追随速度よりも、その精度（ステップ幅が小さく正規の信号点との誤差が小さいこと）が要求される場合には、搬送波同期時用積分段数（ＢＥＲ改善を図るための積分段数）が選択器６にて選択される。
【００５６】
図５は、以上のような積分段数の切替によるタップ係数の動作を、まとめて示したものである。図５において、横軸のＣ−３〜Ｃ３は、図１のタップ係数制御回路の積分器出力Ｃ−３〜Ｃ３に対応するタップ係数であり、縦軸はタップ係数の値（積分器出力を−１〜１としている）である。
【００５７】
復調器の搬送波非同期時には、図５（ａ）のように、タップ係数Ｃ−３〜Ｃ３は発散している（値が１）。
【００５８】
次に、間欠リセット発生器５からのリセットパルスにより、積分器がリセットされることで、図５（ｂ）に示すように、主タップのタップ係数Ｃ０が１、他のタップ係数Ｃ−３〜Ｃ−１、Ｃ１〜Ｃ３は０としている（等化器入出力の信号が同一となる）。
【００５９】
その後、ｍｉｎフェージング時は、図５（ｃ）の状態で搬送波同期状態へ移行するため、後段（ＦＢ）タップ係数（Ｃ１〜Ｃ３）の成長を、前段（ＦＦ）タップ係数（Ｃ−３〜Ｃ−１）の成長より早めた方が良い。つまり、等化に不要な前段タップ係数（Ｃ−３〜Ｃ−１）の動きを遅くした方が良い。
【００６０】
また、ｎｏｎ−ｍｉｎフェージング時は、図５（ｄ）の状態で搬送波同期状態へ移行するため、前段タップ係数（Ｃ−３〜Ｃ−１）の成長を後段タップ係数（Ｃ１〜Ｃ３）の成長より早めた方が良い。つまり、等化に不要な後段タップ係数の動きを遅くした方が良い。
【００６１】
これらの動作を図２に示したように交互に繰り返すため、ｍｉｎ／ｎｏｎ−ｍｉｎフェージング側両方の引き込み特性を最良とすることができる。
【００６２】
以上のようなタップ係数の動作より、引き込み特性は、図３に示すように、改善する。
【００６３】
図３は、本発明の一実施例と従来の回路におけるシグネチャー特性を対比して示す図である。
【００６４】
図３において、
ノッチ周波数Δｆ；搬送波周波数からの周波数ずれ、
ノッチの深さ；２０ｌｏｇ（｜１＋ρｅｘｐ（−ｊ（ωτ−θ））｜）、
ρ；反射波と直接波の振幅比、
τ；反射波と直接波の伝搬遅延時間差、
θ；反射波と直接波の初期位相
である。
【００６５】
図３からもわかる通り、本発明によれば、従来技術と比較して、シグネチャー特性の領域が小さく、ノッチがより深い位置で、搬送波非同期状態から搬送波同期状態へ移行できる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、シグネチャ（Ｓｉｇｎａｔｕｒｅ）の引き込み特性において、ｍｉｎ／ｎｏｎ−ｍｉｎフェージング双方に最良点となるような積分段数を設定することができ、ｍｉｎ／ｎｏｎ−ｍｉｎフェージング双方の引き込み特性をともに改善することができる、という効果を奏する。
【００６７】
その理由は、本発明においては、判定帰還型の等化器において、前記等化器の各タップのタップ係数を制御するタップ係数制御回路が、復調器の搬送波非同期時において、一定周期でオン・オフする段差切替信号に基づき、前記等化器の前段タップのタップ係数を出力する積分器および前記等化器の後段タップのタップ係数を出力する積分器に対して、互いに異なる値の第の積分段数と第２の積分段数とを交互に供給する構成としたためである。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図であり、（ａ）はＤＦＥの構成、（ｂ）はタップ係数制御部の構成を示す図である。
【図２】本発明の一実施例における積分段数切り替えを説明するためのタイミング図である。
【図３】本発明の一実施例におけるシグネチャ引き込み特性の例示する図である。
【図４】ＱＰＳＫにおける判定信号と誤差信号の一例を示す図である。
【図５】本発明の一実施例におけるタップ係数を説明するための図である。
【図６】従来のＤＦＥの構成を示す図であり、（ａ）はＤＦＥの構成、（ｂ）はタップ係数制御部の構成を示す図である。
【図７】従来のタップ係数制御回路における積分段数切り替えを説明するためのタイミング図である。
【図８】従来の回路のシグネチャ引き込み特性の例示する図である。
【符号の説明】
１、２１  ＦＦＥ
２、２２  加算器
３、２３  識別器
４、２４  ＦＢＥ
５、２５  間欠リセット回路
６、２６  選択器
７〜１０、２７〜３０  フリップフロップ（遅延回路）
１１〜１５、３１〜３５  相関器
１６〜２０、４１〜４０、積分器
【図１】
0003546800.tif 000002
【図２】
0003546800.tif 000003
【図３】
0003546800.tif 000004
【図４】
0003546800.tif 000005
【図５】
0003546800.tif 000006
【図６】
0003546800.tif 000007
【図７】
0003546800.tif 000008
【図８】
0003546800.tif 000009