(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタを用いる差動増幅器の変動補償システムにおいて、
相互にゲート側が接続される第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタがカレントミラー回路として構成され、前記第1のＧａＡｓ系デプレッション電界効果トランジスタが前記差動増幅器のテール電流を形成し、前記第２のＧａＡｓ系デプレッション電界効果トランジスタが前記テール電流と同一の定電流を前記差動増幅器の電流源として形成し、前記電流源における前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第1及び第２の抵抗部がそれぞれ接続される第１の変動補償電流源と、
ゲートが相互に接続される第3及び第４のＧａＡｓ系デプレッション電界効果トランジスタを有するカレントミラー回路で構成され、前記第３のＧａＡｓ系デプレッション電界効果トランジスタが前記第１の変動補償電流源の前記第２のＧａＡｓ系デプレッション電界効果トランジスタに並列に接続され、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部がそれぞれ接続される第２の変動補償電流源とを備え、
前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長がそれぞれ実質的に等しく、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長が前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きいことを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償システム。
【請求項２】
前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長と前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長との比が１０対１であることを特徴とする、請求項１に記載の電界効果トランジスタを用いる差動増幅器の変動補償システム。
【請求項３】
前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長を０．５μｍとする場合、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を５μｍとすることを特徴とする、請求項１に記載の電界効果トランジスタを用いる差動増幅器の変動補償システム。
【請求項４】
前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１、第２、第３、第４のＧａＡｓ系デプレッション電界効果トランジスタをそれぞれＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタに置換し、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのドレイン・ゲート間の第1、第３の抵抗部の抵抗値を０にし、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのゲート・ソース間の第２、第４の抵抗部の抵抗値を無限大にすることを特徴とする、請求項１に記載の電界効果トランジスタを用いる差動増幅器の変動補償システム。
【請求項５】
電界効果トランジスタを用いる差動増幅器の変動補償方法において、
前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、第1、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長をそれぞれ実質的に等しく形成する工程と、
第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第1、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きく形成する工程と、
前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として前記第1のＧａＡｓ系デプレッション電界効果トランジスタに前記差動増幅器のテール電流を形成させる工程と、
前記第２のＧａＡｓ系デプレッション電界効果トランジスタを前記テール電流と同一の定電流を前記差動増幅器の電流源として形成する工程と、
前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第1及び第２の抵抗部をそれぞれ接続する工程と、
前記第３及び第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として形成する工程と、
前記第２のＧａＡｓ系デプレッション電界効果トランジスタと前記第３のＧａＡｓ系デプレッション電界効果トランジスタを並列に接続する工程と、
前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部をそれぞれ接続する工程とを備えることを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は差動増幅器に関する。特に、本発明は、ＧａＡｓ系デプレッション電界効果トランジスタを用いる差動増幅器の変動補償システム及び方法に関する。
【０００２】
【従来の技術】
近年の光通信装置では、高速伝送を実現するため、超高周波デバイスが不可欠であるが、通信容量増大に伴い、これらデバイスのさらなる高速化、低コスト化、装置小型化によるモノリシック化、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のチップ統合等の要求が高まっている。
【０００３】
これら背景のもと、回路の集積度は大幅に高くなっているが、超高周波デバイスは、一般的には：
最先端デバイスを用いるため、安定性が確立されていない；
プロセスの微細化による変動要因が増大する；
装置の高速化とデバイス性能のトレンドが一致しないため設計マージンの不足が生じる；
といった問題を抱えており、同時に高歩留まりが低コスト化の妨げとなっているという問題を抱えている。
【０００４】
これらの装置に用いられている超高周波デバイスの多くはシリコン（Ｓｉ）バイポーラ、化合物半導体である。
なかでも、ＧａＡｓの電子の移動度がシリコン（Ｓｉ）より大きいので、ＧａＡｓ系デプレッション電界効果トランジスタ（ＦＥＴ）を用いたデバイスは、高周波特性に優れ、無線系システムで広く使われていることから、最も適したデバイスといえる。
【０００５】
次に、電界効果トランジスタを用いた差動増幅器として、特開昭６２−１６０８０６号公報に記載されるようなものもあるが、以下に本発明の前提となる差動増幅器について説明を行う。
図６は本発明の前提となる差動増幅器の概略構成を示す回路図である。なお、全図を通して同一の構成要素には同一の符号、番号を付して説明を行う。
【０００６】
本図に示すように、差動増幅器には、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮが設けられ、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側に抵抗ＲＰ、ＲＮの各々の一方が接続される。
抵抗ＲＰ、ＲＮの各々の他方は電源ＶＤＤに接続される。
ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のソースは相互に接続され、ＧａＡｓ系デプレッション電界効果トランジスタＪ０を介して電源ＶＳＳに接続される。
【０００７】
ＧａＡｓ系デプレッション電界効果トランジスタＪ０は電流源として働き、ゲートに定電圧源としてソースを用いた構成としている。
ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮのゲート側から入力が行われ、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側から出力が行われる。
上記の差動増幅器を構成にするＧａＡｓ系デプレッション電界効果トランジスタに、上記ＧａＡｓ系デプレッション電界効果トランジスタを用いた構成にすると、ＧａＡｓ系デプレッション電界効果トランジスタで構成される差動増幅器では、バイポーラトランジスタとの比較上、相互コンダクタンス（ｇｍ）が小さいため、利得が不足してしまい、多段縦続接続により高利得化を図る場合が多くなる。
【０００８】
しかしながら、製造時のばらつきに起因して、同時に利得、帯域の変動も増大してしまうという問題が発生する。
また、バイポーラのエミッタ接地増幅器等ではエミッタ抵抗付加による直列帰還を適用することにより、製造時のばらつきに起因する利得、帯域の変動の安定化が図れるが、ＧａＡｓ系デプレッション電界効果トランジスタでは低利得のためこのような方法がとれないので、上記の変動が大きくなるという問題が発生する。
【０００９】
図７はＮチャンネルのＧａＡｓ系デプレッション型電界効果トランジスタのドレイン電流（ＩＤ）とゲート・ソース間電圧（ＶＧＳ）との関係を示す図である。
本図に示すように、ＧａＡｓ系デプレッション型電界効果トランジスタでは、ＶＧＳ＝０Ｖでドレイン電流が流れる状態になっており、ドレイン電流が流れ始めるゲート・ソース間の電圧が閾電圧（ＶＴ）である。
【００１０】
｜ＶＴ｜が大きい閾電圧のＤＦＥＴ１のＶＧＳ＝０Ｖ時にドレイン電流をＩｓｓ１とし、｜ＶＴ｜が小さい閾電圧のＤＦＥＴ２のＶＧＳ＝０Ｖ時にドレイン電流をＩｓｓ２とすると、ドレイン電流Ｉｓｓ２はドレイン電流Ｉｓｓ１よりも小さくなる。
図６の差動増幅器の製造時に、主に不純物濃度、チャンネル層の厚さに起因して、上記閾値｜ＶＴ｜が変動すると、この変動に依存して、電界効果トランジスタＪ０の電流源の電流も変動するという問題が発生する。
【００１１】
図８は図６における差動増幅器の概略構成例を示す別の回路図である。本図に示すように、ＧａＡｓ系デプレッション電界効果トランジスタＪ０に代わり、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮと電源ＶＳＳとの間に電界効果トランジスタＪ２が設けられる。
さらにＧａＡｓ系デプレッション電界効果トランジスタＪ１が設けられ、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のドレイン側が抵抗Ｒ１を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００１２】
ＧａＡｓ系デプレッション電界効果トランジスタＪ１はゲート・ドレインショート型であり、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のゲートは電界効果トランジスタＪ２のゲートに接続される。
このようにして、ＧａＡｓ系デプレッション電界効果トランジスタＪ１、Ｊ２、抵抗Ｒ１によりカレントミラー回路が構成される。
【００１３】
上記のように、差動増幅器を構成する電流源回路では、多くの回路でカレントミラーが用いられ、例えば、バイポーラトランジスタではベース・コレクタショート、エンハンスメント型電界効果トランジスタではゲート・ドレインショートによる基準電圧バイアス回路を利用することで、精度のよいカレントミラー回路が構成される。
【００１４】
しかしながら、ＧａＡｓ系電界効果トランジスタではゲート−ドレインショート時に線形領域動作となるため、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のソース・ドレイン間電圧ＶＤＳの変動に依存してドレイン電流ＩＤが変動するという問題が発生する。
このため、ＧａＡｓ系デプレッション電界効果トランジスタを用いたカレントミラー回路では、高精度カレントミラー回路の実現が困難であり、電流源回路の変動により差動増幅器の安定性を劣化させるという問題が発生する。
【００１５】
【発明が解決しょうとする課題】
したがって、本発明は上記問題点に鑑みて、ＧａＡｓ系デプレッション電界効果トランジスタで構成される差動増幅器の製造時の上記変動を補償するためにＧａＡｓ系デプレッション電界効果トランジスタを用いる差動増幅器の変動補償システム及び方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は前記問題点を解決するために、電界効果トランジスタを用いる差動増幅器の変動補償システムにおいて、相互にゲート側が接続される第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタがカレントミラー回路として構成され、前記第1のＧａＡｓ系デプレッション電界効果トランジスタが前記差動増幅器のテール電流を形成し、前記第２のＧａＡｓ系デプレッション電界効果トランジスタが前記テール電流と同一の定電流を前記差動増幅器の電流源として形成し、前記電流源における前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第1及び第２の抵抗部がそれぞれ接続される第１の変動補償電流源と、ゲートが相互に接続される第3及び第４のＧａＡｓ系デプレッション電界効果トランジスタを有するカレントミラー回路で構成され、前記第３のＧａＡｓ系デプレッション電界効果トランジスタが前記第１の変動補償電流源の前記第２のＧａＡｓ系デプレッション電界効果トランジスタに並列に接続され、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部がそれぞれ接続される第２の変動補償電流源とを備え、前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長がそれぞれ実質的に等しく、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長が前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きいことを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償システムを提供する。
【００１７】
この手段により、抵抗部に起因して電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタが線形領域から飽和領域に設定されるので、ドレイン・ソース電圧の変動の影響を受けないようになり、さらに、ドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧の製造時変動に対して抵抗部により電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタに負帰還制御が働くようになるので差動増幅器の安定化が図れる。
【００１８】
さらに、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を抑えるようにしたので、差動増幅器の利得、帯域の安定化が図られる。これにより、超高周波化に対する歩留まり、低コスト化が図られる。
【００１９】
さらに、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長と前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長との比が１０対１である。
【００２０】
ゲート長が長くるゲート長変動時には、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長は前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも影響を受けず、このため前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン電流が変化せず、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート電圧が一定であり、第３のＧａＡｓ系デプレッション電界効果トランジスタのドレイン電流が減少し第２のＧａＡｓ系デプレッション電界効果トランジスタが増加し、カレントミラー構成により、第１のＧａＡｓ系デプレッション電界効果トランジスタが増加し、差動増幅器のテール電流が増加する。このため、ゲート長増大による差動増幅器のテール電流の減少をキャンセルすることが可能になる。
【００２１】
さらに、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長を０．５μｍとする場合、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を５μｍとする。
この手段により、ゲート長０．０５μｍの変動に対して、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長が変動が１０％になるのに対して、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長の変動を１％に抑えることが可能になり、ドレイン電流がゲート長に反比例するので、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタはゲート長の変動に対して強くなる。
【００２２】
さらに、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１、第２、第３、第４のＧａＡｓ系デプレッション電界効果トランジスタをそれぞれＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタに置換し、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのドレイン・ゲート間の第1、第３の抵抗部の抵抗値を０にし、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのゲート・ソース間の第２、第４の抵抗部の抵抗値を無限大にする。
【００２３】
この手段により、ＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタに対して、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を行うようにしたので、差動増幅器の利得、帯域の安定化が図られる。
【００２４】
さらに、本発明は、電界効果トランジスタを用いる差動増幅器の変動補償方法において、前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、第1、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長をそれぞれ実質的に等しく形成する工程と、第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第1、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きく形成する工程と、前記第1及び第２のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として前記第1のＧａＡｓ系デプレッション電界効果トランジスタに前記差動増幅器のテール電流を形成させる工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタを前記テール電流と同一の定電流を前記差動増幅器の電流源として形成する工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第1及び第２の抵抗部をそれぞれ接続する工程と、前記第３及び第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として形成する工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタと前記第３のＧａＡｓ系デプレッション電界効果トランジスタを並列に接続する工程と、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部をそれぞれ接続する工程とを備えることを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償方法を提供する。
【００２５】
この手段により、上記発明と同様に、ドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧の製造時変動に対して抵抗部により電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタに負帰還制御が働くようになり、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を行うようにしたので、差動増幅器の利得、帯域の安定化が図られる。これにより、超高周波化に対する歩留まり、低コスト化が図られる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る差動増幅器の変動補償システムを説明する概略構成を示す図である。本図に示すように、差動増幅器には差動増幅部１が設けられ、差動増幅部１は入出力を有し、差動入力を増幅する。
【００２７】
差動増幅部１には変動補償電流源２が設けられ、差動増幅部１のテール電流の変動を減少させ、差動増幅部１で生じる利得、帯域の変動を補償する。
図２は図１における差動増幅器の概略構成を示す回路図である。本図に示す差動増幅器は、例えば、コモンソース型の差動増幅器であり、差動増幅器の差動増幅部１、変動補償電流源２は、高速動作に適したＧａＡｓ系のデプレッション型電界効果トランジスタＪＰ、ＪＮ、Ｊ１、Ｊ２で構成される。
【００２８】
すなわち、差動増幅部１では、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側が抵抗ＲＰ、ＲＮを介して電源ＶＤＤに接続され、ソース側が相互に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのゲート側に入力が行われ、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのドレイン側から出力が行われる。
【００２９】
次に、変動補償電流源２には変動補償電流源２Ａが設けられ、変動補償電流源２Ａでは、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２のドレイン側がＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのソース側に接続され、ソース側が電源ＶＳＳに接続される。
さらに、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン側が抵抗Ｒ１を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００３０】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ１の両端には分圧抵抗Ｒ２、Ｒ３が接続され、分圧抵抗Ｒ２及びＲ３の接続点にＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２のゲート側が接続され、ゲート側同士も直接に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２は同一のゲート長に形成される。
【００３１】
抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値の定数設定により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２のゲート側に任意の電圧が設定される。
これにより、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２はそれらのゲート電圧を上げて線形領域から飽和領域に設定され、ドレイン・ソース電圧ＶＤＳの変動の影響を受けないようになる。
【００３２】
さらに、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１に対して抵抗Ｒ２による負帰還制御が働く。
差動増幅器の製造時に、差動増幅器を構成するＧａＡｓ系のデプレッション電界効果トランジスタにおいて、主に不純物濃度、チャンネル層の厚さの一様なばらつき発生に起因して、上記閾値｜ＶＴ｜の変動、ゲート長の変動が生じ、図７に示すように、ドレイン電流ＩＤが変動する。
【００３３】
上記負帰還制御がない場合には、例えば、｜ＶＴ｜（ＶＴ＜０）が小さくなるような状態を考えると、これにより、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電流ＩＤが減少し、同時にＧａＡｓ系のデプレッション電界効果トランジスタＪ２のドレイン電流ＩＤも減少する。
上記負帰還制御は、以下のように、ドレイン電流ＩＤの変動を抑える効果がある。
【００３４】
変動補償電流源２Ａでは、このドレイン電流の減少に依存して抵抗Ｒ１とＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電流ＩＤが支配するＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電圧が上昇し、さらに、抵抗Ｒ２、抵抗Ｒ３により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のゲート電圧が上昇するように働く。
【００３５】
このように、変動補償電流源２Ａは、負帰還制御を行い、製造に起因する｜ＶＴ｜等の変動に依存するＧａＡｓ系のデプレッション電界効果トランジスタＪ１に関するドレイン電流の変動を抑えて、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２に関するドレイン電流の変動を補償する。
次に、差動増幅回路の製造時に、差動増幅部１を構成するＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮにおいて、ゲート長の一様なばらつき発生に起因する差動増幅器の利得、帯域の変動の抑制について説明する。
【００３６】
図３は図２における差動増幅器の変形例を示す図である。本図に示すように、図２と比較して、変動補償電流源２には変動補償電流源２Ｂが設けられ、変動補償電流源２Ｂは変動補償電流源２Ａに並列に接続され、変動補償電流源２Ａの電流を減少させるように働く。
変動補償電流源２Ａは、差動増幅部１で生じた製造時に起因するゲート長の変動に依存して、変動補償電流源２Ｂの電流値を補正し、差動増幅部１の利得、帯域の変動をキャンセルするように、バイアス調整を行う。
【００３７】
次に、変動補償電流源２Ｂを形成する基本的な考え方を説明する。
コモンソース型差動増幅器の利得は、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮの相互コンダクタンスをｇｍとし、ドレイン負荷抵抗ＲＰ、ＲＮの抵抗値をＲＬとし、ドレイン出力抵抗を無限大とし無視すると、ｇｍ・ＲＬで表すことができる。
【００３８】
また、ｇｍは、下記式（１）で表すことができる。
ｇｍ＝（２Ｋ（Ｗ／Ｌ）ＩＤ）１／２        …（１）
Ｗはゲート幅、
Ｌはゲート長、
ＩＤはドレイン電流、
【００３９】
Ｋは定数である。
したがって、ｇｍは（ＩＤ／Ｌ）１／２に比例するため、ゲート長Ｌの変動に比例したドレイン電流ＩＤの電流源を用いることにより、差動増幅器の利得変動、さらに遮断周波数ｆｔがｇｍに比例することから帯域変動を抑えることが可能になる。
【００４０】
上記考え方に基いて、変動補償電流源２Ｂは、ゲート長Ｌの変動に比例したドレイン電流ＩＤの電流源として、以下のように、形成される。
図４は図３における変動補償電流源２Ｂの構成を示す図である。本図に示すように、変動補償電流源２ＢにはＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４が設けられる。
【００４１】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のドレイン側がＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン側に接続され、ソース側が電源ＶＳＳに接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン側が抵抗４を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００４２】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４の両端に分圧抵抗Ｒ５、Ｒ６が接続され、分圧抵抗Ｒ５及びＲ６の接続点にＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４のゲート側が接続され、ゲート側同士も直接に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４は異なるゲート長に形成される。
【００４３】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のゲート長は、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート長よりも長く、例えば、約１０倍長くする。
すなわち、ドレイン電流がゲート長に反比例するので、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３に流れるドレイン電流は、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４に流れるドレイン電流の約１０倍大きくなる。つまり、ミラー比を約１０にする。
【００４４】
より具体的には、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮの各々の最小ゲート長を０．５μｍとした場合、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のゲート長は５μｍとする。
製造時に、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮの各々の０．５μｍゲート長に対して０．０５μｍ（１０％）の変動が生じるプロセスでは、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４の５μｍゲート長に対して０．０５μｍの変動が１％の変動に抑えられる。
【００４５】
ドレイン電流（ＩＤ）はゲート長に反比例するので、製造時のゲート長変動に対するＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン電流への影響はゲート長の短いＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮよりも強くなる。
この場合、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４は、ゲート・ソース間電圧の閾電圧（ＶＴ）変動に対しては、前述のように、抵抗Ｒ５が負帰還制御を行うので、追従し、電流は一定となる。すなわち、差動増幅器の特性に影響は与えない。
【００４６】
次に、図４に示すように、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、抵抗Ｒ１に流れるドレイン電流をＩ１、Ｉ２、Ｉ３、Ｉ４とすると、カレントミラーの性質により、
Ｉ１＝Ｉ２
であり、
【００４７】
Ｉ１＝Ｉ４−Ｉ３
となる。
ゲート長変動時にゲート長が長くなった場合、ゲート長の影響を受けないＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン電流は変化せず、このため、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート電圧は一定である。
【００４８】
ゲート電圧が一定であるＧａＡｓ系のデプレッション電界効果トランジスタＪ３は、ゲート長の影響を受け、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のドレイン電流Ｉ３が減少する。
このとき、変動補償電流源２ＡのＧａＡｓ系のデプレッション電界効果トランジスタＪ１に流れるドレイン電流Ｉ１（＝Ｉ４−Ｉ３）が増加し、カレントミラー構成により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２に流れるドレイン電流Ｉ２が増加し、このため、差動増幅器のテール電流が増加する。
【００４９】
これにより、上記式（１）で示したＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのドレイン電流ＩＤが増加するため、ゲート長Ｌの増大をキャンセルすることができる。
すなわち、差動増幅器の製造変動に対して利得変動、帯域変動を抑制することが可能になり、回路動作の安定性が確立でき、歩留まりの向上、低コスト化への期待が可能になる。
【００５０】
なお、差動増幅器の製造変動において、ゲート長の変動は、ＧａＡｓ系のデプレッション電界効果トランジスタだけでなく、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタにも発生する。
この場合には、ＧａＡｓ系のデプレッション電界効果トランジスタのように、ゲート・ソース間電圧の閾電圧（ＶＴ）変動を考慮する必要がないので、以下のように、回路を簡単化して対応が可能である。
【００５１】
図５は図４の変形例であって、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタを用いる例を示す図である。
本図に示すように、差動増幅器にＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系のエンハンスメント電界効果トランジスタＪ１Ｐ、Ｊ１Ｎ、Ｊ１１、Ｊ１２、Ｊ１３、Ｊ１４を使用する場合には、図４と比較して、変動補償電流源２Ａ、変動補償電流源２Ｂの抵抗Ｒ２＝Ｒ５＝０、抵抗Ｒ３＝Ｒ６∞として、負帰還制御の機能が取り除かれる。
【００５２】
前述のように、ゲート長変動時にゲート長が長くなった場合、ゲート長の影響を受けないＧａＡｓ系のエンハンスメント電界効果トランジスタ、又はシリコン系の電界効果トランジスタＪ４のドレイン電流は、前述と同様に、変化せず、このため、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート電圧は一定である。
【００５３】
ＧａＡｓ系のエンハンスメント電界効果トランジスタ又はシリコン系の電界効果トランジスタで構成される差動増幅器の場合にも、製造変動に対して利得変動、帯域変動を抑制することが可能になり、回路動作の安定性が確立でき、歩留まりの向上、低コスト化への期待が可能になる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、差動増幅器の電流源に負帰還制御を行うようにしたので、デプレッション型電界効果トランジスタのドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧（ＶＴ）変動に対して、差動増幅器のテール電流の安定化を可能にする。
【００５５】
さらに、ゲート長の変動に依存してドレイン電流を変動させることにより、差動増幅器の利得変動、帯域変動を抑えることが可能になった。
したがって、製造変動に対する回路動作の安定性が確立でき、歩留まり向上、低コスト化への期待が可能になる。
【図面の簡単な説明】
【図１】本発明に係る差動増幅器の変動補償システムを説明する概略構成を示す図である。
【図２】図１における差動増幅器の概略構成を示す回路図である。
【図３】図２における差動増幅器の変形例を示す図である。
【図４】図３における変動補償電流源２Ｂの構成を示す図である。
【図５】図４の変形例であって、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタを用いる例を示す図である。
【図６】本発明の前提となる差動増幅器の概略構成を示す回路図である。
【図７】ＮチャンネルのＧａＡｓ系デプレッション型電界効果トランジスタのドレイン電流（ＩＤ）とゲート・ソース間電圧（ＶＧＳ）との関係を示す図である。
【図８】図６における差動増幅器の概略構成例を示す別の回路図である。
【図１】
0003543719.tif 000002
【図２】
0003543719.tif 000003
【図３】
0003543719.tif 000004
【図４】
0003543719.tif 000005
【図５】
0003543719.tif 000006
【図６】
0003543719.tif 000007
【図７】
0003543719.tif 000008
【図８】
0003543719.tif 000009