(57)【特許請求の範囲】
【請求項１】
表示ラインに対応して水平方向に配列された複数の行電極と、前記行電極に交叉する垂直方向に配列された交叉部にて放電セルを形成する複数の列電極とを有するディスプレイパネルを、各単位表示期間内において夫々に異なる発光回数が割り当てられているＮ個（Ｎは２以上の整数）の分割単位表示行程毎に駆動することにより中間調表示を為すディスプレイパネルの中間調表示方法であって、
前記分割単位表示行程の各々は、画素データに応じて前記放電セルの各々を発光放電セル又は非発光放電セルの内の一方に設定する画素データ書込行程と、前記発光放電セルのみを前記発光回数の分だけ発光させる維持発光行程とを含み、
前記維持発光行程は複数の分割維持発光行程からなり、
前記分割単位表示行程の各々は、前記分割維持発光行程各々の内の第２番目以降の前記分割維持発光行程の直前に前記放電セルを選択的に前記非発光放電セルに設定せしめる選択消去行程を更に含み、
前記表示ライン各々をＮ個の表示ライン群に分け、前記単位表示期間中における前記分割単位表示行程の実行順番を前記表示ライン群毎に異ならせたことを特徴とするディスプレイパネルの中間調表示方法。
【請求項２】
前記単位表示期間中における前記分割単位表示行程各々の実行順番を互いに隣接する前記表示ライン毎に異ならせたことを特徴とする請求項１記載のディスプレイパネルの中間調表示方法。
【請求項３】
前記分割単位表示行程中における複数の前記分割維持発光行程の内の互いに連続した分割維持発光行程各々の間には、前記Ｎ個の表示ライン群の内の１の表示ライン群に対して実行される前記分割維持発光行程と、前記１の表示ライン群とは異なる表示ライン群に対して実行される前記選択消去行程とが時間的に重複するのを防止すべき空白期間が設けられていることを特徴とする請求項１記載のディスプレイパネルの中間調表示方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、プラズマディスプレイパネル（以下、ＰＤＰと称する）、液晶ディスプレイパネル（以下、ＬＣＤと称する）の如きマトリクス表示方式のディスプレイパネルの中間調表示方法に関する。
【０００２】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの一つとしてＡＣ（交流放電）型のＰＤＰが知られている。
ＡＣ型のＰＤＰは、複数の列電極（アドレス電極）と、これら列電極と直交して配列されておりかつ一対にて１表示ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて１画素に対応した放電セルが形成される構造となっている。
【０００３】
ここで、かかるＰＤＰに対して中間調表示を実施させる方法の一つとして、１フレーム（フィールド）期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する、いわゆるサブフィールド法が例えば特開平４−１９５０８７号公報に提示されている。
【０００４】
図１は、かかるサブフィールド法による１フィールド期間中での発光駆動フォーマットを示す図である。
図１に示される一例においては、供給される画素データが６ビットの場合を想定し、１フィールドの期間をＳＦ１、ＳＦ２．．．、ＳＦ６なる６個のサブフィールドに分割して発光駆動を行う。これら６個のサブフィールドによる発光を１通り実行することにより、１フィールド分の画像に対する６４階調表現が可能となるのである。これら各サブフィールドは、一斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、及び維持発光行程Ｉｃにて構成される。一斉リセット行程Ｒｃでは、上記ＰＤＰの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セル内に一様に壁電荷を形成させる。次の画素データ書込行程Ｗｃでは、各放電セル毎に、画素データに応じた選択的な消去放電を励起せしめる。この際、かかる消去放電が実施された放電セル内の壁電荷は消滅して”非発光セル”となる。一方、消去放電が実施されなかった放電セルは壁電荷が残留したままとなっているので”発光セル”となる。維持発光行程Ｉｃでは、上記発光セルに対してのみ各サブフィールドの重み付けに対応した時間だけ放電発光状態を継続させる。これにより、各サブフィールドＳＦ１〜ＳＦ６では、順に１：２：４：８：１６：３２なる発光期間比の重み付けをもって維持発光を行うのである。
【０００５】
しかしながら、かかる中間調表示方法により、例えば平坦な物体が移動するような画像を表示すると、その輝度階調レベルが”３２”又は”１６”の如き２のｎ乗境界を横切る付近で、あたかも階調が失われた映像のような縞状の偽輪郭が視認されるという問題があった。
これは、輝度階調レベルが”３２”の場合は、図１に示されるが如き１フィールド期間中のサブフィールドＳＦ６のみで発光が実施され、一方、輝度階調レベルが”３１”の場合には、このＳＦ６での発光は実施されず、ＳＦ１〜ＳＦ５において発光が実施されることから生じるものである。つまり、輝度階調レベル”３２”の発光を行うべき放電セルが点灯している期間中は、輝度階調レベル”３１”の発光を行うべき放電セルは必ず消灯状態にある為、これら放電セルの境界上に画像とは無関係な縞状の輪郭が視認されてしまうのである。
【０００６】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、偽輪郭の抑制された高品質な画像表示を実現することが出来るディスプレイパネルの中間調表示方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によるディスプレイパネルの中間調表示方法は、表示ラインに対応して水平方向に配列された複数の行電極と、前記行電極に交叉する垂直方向に配列された交叉部にて放電セルを形成する複数の列電極とを有するディスプレイパネルを、各単位表示期間内において夫々に異なる発光回数が割り当てられているＮ個（Ｎは２以上の整数）の分割単位表示行程毎に駆動することにより中間調表示を為すディスプレイパネルの中間調表示方法であって、前記分割単位表示行程の各々は、画素データに応じて前記放電セルの各々を発光放電セル又は非発光放電セルの内の一方に設定する画素データ書込行程と、前記発光放電セルのみを前記発光回数の分だけ発光させる維持発光行程とを含み、前記維持発光行程は複数の分割維持発光行程からなり、前記分割単位表示行程の各々は、前記分割維持発光行程各々の内の第２番目以降の前記分割維持発光行程の直前に前記放電セルを選択的に前記非発光放電セルに設定せしめる選択消去行程を更に含み、前記表示ライン各々をＮ個の表示ライン群に分け、前記単位表示期間中における前記分割単位表示行程各々の実行順番を前記表示ライン群毎に異ならせる。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図２は、本発明による中間調表示方法に基づいて、マトリクス表示方式のディスプレイパネルであるプラズマディスプレイパネル（以下、ＰＤＰと称する）を駆動するプラズマディスプレイ装置の概略構成を示す図である。
【０００９】
図２において、Ａ／Ｄ変換器１は、駆動制御回路２から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを１画素毎に例えば６ビットの画素データＤ０−５に変換し、これをビット並び替え回路３に供給する。この際、６ビット分の画素データＤ０−５の内のＤ５がＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）、すなわち発光輝度に対する重み付けが最も重いビットであり、Ｄ０がＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）である。
【００１０】
ビット並び替え回路３は、供給された画素データＤ０−５がＰＤＰ１０における、
（６Ｎ＋１）行目の画素データ
（６Ｎ＋２）行目の画素データ
（６Ｎ＋３）行目の画素データ
（６Ｎ＋４）行目の画素データ
（６Ｎ＋５）行目の画素データ
（６Ｎ＋６）行目の画素データ
Ｎ：正の整数
のいずれに対応したものであるかを確認し、図３に示される形態にてビットの並び替えを行って変換画素データＨＤ０−５を得る。
【００１１】
メモリ４は、上記駆動制御回路２から供給されてくる書込信号に従って上記変換画素データＨＤ０−５を順次書き込む。
かかる書込動作によりＰＤＰ１０における１画面（ｎ行、ｍ列）分の書き込みが終了すると、メモリ４は、この１画面分の変換画素データＨＤを第０ビット〜第５ビットの順に読み出し、これを１行分毎に順次アドレスドライバ６に供給して行く。
【００１２】
アドレスドライバ６は、かかるメモリ４から読み出された変換画素データＨＤ中の各ビットをその論理レベルに対応した電圧値を有する画素データパルスに変換し、これを１行分毎にＰＤＰ１０の列電極Ｄ１〜Ｄｍに印加する。
駆動制御回路２は、入力された映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に対するクロック信号、及びメモリ４に対する書込・読出信号を生成する。更に、駆動制御回路２は、かかる水平及び垂直同期信号に同期して、画素データタイミング信号、リセットタイミング信号、走査タイミング信号、及び維持タイミング信号を夫々発生する。
【００１３】
第１サスティンドライバ７は、上記駆動制御回路２から供給された各種タイミング信号に応じて、残留電荷量を初期化するためのリセットパルス、放電発光状態を維持するための維持パルス各々を発生し、これらをＰＤＰ１０の行電極Ｘ１〜Ｘｎに印加する。第２サスティンドライバ８は、上記駆動制御回路２から供給された各種タイミング信号に応じて、残留電荷量を初期化するためのリセットパルス、画素データを書き込むための走査パルスＳＰ、画素データ書き込みを良好に実施させる為のプライミングパルス、及び放電発光状態を維持するための維持パルス各々を発生し、これらをＰＤＰ１０の行電極Ｙ１〜Ｙｎに印加する。
【００１４】
ＰＤＰ１０は、行電極Ｘ及び行電極Ｙの一対にて、画面の１表示ラインに対応した行電極を形成している。例えば、ＰＤＰ１０における第１表示ラインの行電極対は行電極Ｘ１及びＹ１であり、第ｎ表示ラインの行電極対は行電極Ｘｎ及びＹｎとなる。又、ＰＤＰ１０では、かかる行電極対と各列電極との交差部に１つの放電セルが形成される。
【００１５】
次に、図２に示されるが如きプラズマディスプレイ装置によって実施されるＰＤＰ１０の駆動動作について説明する。
かかるＰＤＰ１０の駆動においては、図４に示されるが如く、１フィールド（フレーム）期間を、夫々同一期間からなる６つの分割期間（第１〜第６分割期間）に分割し、各分割期間において、以下の如き発光回数比を有する６個のサブフィールド（サブフレーム）ＳＦ１〜ＳＦ６を実行する。
【００１６】
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
ＳＦ５：１６
ＳＦ６：３２
図５は、これら各サブフィールド内において、上記アドレスドライバ６、第１サスティンドライバ７、及び第２サスティンドライバ８によってＰＤＰ１０の各電極に印加される駆動パルスの印加タイミングを示す図である。
【００１７】
図５において、先ず、第１サスティンドライバ７及び第２サスティンドライバ８は、ＰＤＰ１０の行電極Ｘ及びＹに夫々リセットパルスＲＰｘ及びＲＰＹを同時に印加してＰＤＰ１０の各放電セルをリセット放電せしめ、これにより、各放電セル内の壁電荷を所望の電荷量に初期化する（リセット行程Ｒｃ）。
次に、アドレスドライバ６は、各行に対応した画素データパルス群ＤＰ１〜ＤＰｍを順次列電極Ｄ１〜Ｄｍに印加して行く。第２サスティンドライバ８は、上記各画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、走査パルスＳＰを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された”行”と、高電圧の画素データパルスが印加された”列”との交差部の放電セルにのみ放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去により、後述するが如き維持発光行程において放電発光が実施される発光放電セルと、放電発光しない非発光放電セルとが設定される。尚、各走査パルスＳＰを各行電極Ｙに印加する直前に、正極性のプライミングパルスＰＰを行電極Ｙ１〜Ｙｎに順次印加しておく。かかるプライミングパルスＰＰの印加に応じて励起するプライミング放電により、ＰＤＰ１０の放電空間内には上記リセット行程Ｒｃにて形成されたものの時間経過と共に減少してしまった荷電粒子が再形成される。よって、かかる荷電粒子が存在する内に、上記走査パルスＳＰの印加による画素データの書き込みが為されることになる（画素データ書込行程Ｗｃ）。
【００１８】
次に、第１サスティンドライバ７及び第２サスティンドライバ８は、行電極Ｘ及びＹに対して交互に維持パルスＩＰＸ及びＩＰＹを印加する。この際、上記画素データ書込行程Ｗｃによって壁電荷が残留したままとなっている放電セル、すなわち発光放電セルは、かかる維持パルスＩＰＸ及びＩＰＹが交互に印加される度に放電発光を行い、その発光状態を維持する（維持発光行程Ｉｃ）。この際、図４に示されるサブフィールドＳＦ１〜ＳＦ６各々での維持発光行程Ｉｃの期間は互いに同一であり、その期間内で実施する放電発光の回数が各サブフィールド毎に異なるのである。
【００１９】
ここで、本発明においては、１フィールド期間内における上記サブフィールドＳＦ１〜ＳＦ６各々の実行順番を、図４に示されるようにＰＤＰ１０の各行毎に異ならしめているのである。
すなわち、ＰＤＰ１０におけるｎ行分の行電極Ｙ１〜Ｙｎ（Ｘ１〜Ｘｎ）の内の第（６Ｎ＋１）行目に対応した行電極、つまり行電極Ｙ１、Ｙ７、Ｙ１３、・・・・（行電極Ｘ１、Ｘ７、Ｘ１３・・・・）に対しては、図４（ａ）に示されるように、
ＳＦ１
ＳＦ２
ＳＦ３
ＳＦ４
ＳＦ５
ＳＦ６
なる順番にて駆動を行う。
【００２０】
又、第（６Ｎ＋２）行目に対応した行電極、つまり行電極Ｙ２、Ｙ８、Ｙ１４、・・・・（行電極Ｘ２、Ｘ８、Ｘ１４、・・・・）に対しては、図４（ｂ）に示されるように、
ＳＦ２
ＳＦ３
ＳＦ４
ＳＦ５
ＳＦ６
ＳＦ１
なる順番にて駆動を行う。
【００２１】
又、第（６Ｎ＋３）行目に対応した行電極、つまり行電極Ｙ３、Ｙ９、Ｙ１５、・・・・（行電極Ｘ３、Ｘ９、Ｘ１５、・・・・）に対しては、図４（ｃ）に示されるように、
ＳＦ３
ＳＦ４
ＳＦ５
ＳＦ６
ＳＦ１
ＳＦ２
なる順番にて駆動を行う。
【００２２】
又、第（６Ｎ＋４）行目に対応した行電極、つまり行電極Ｙ４、Ｙ１０、Ｙ１６・・・・（行電極Ｘ４、Ｘ１０、Ｘ１６・・・・）に対しては、図４（ｄ）に示されるように、
ＳＦ４
ＳＦ５
ＳＦ６
ＳＦ１
ＳＦ２
ＳＦ３
なる順番にて駆動を行う。
【００２３】
又、第（６Ｎ＋５）行目に対応した行電極、つまり行電極Ｙ５、Ｙ１１、Ｙ１７・・・・（行電極Ｘ５、Ｘ１１、Ｘ１７・・・）に対しては、図４（ｅ）に示されるように、
ＳＦ５
ＳＦ６
ＳＦ１
ＳＦ２
ＳＦ３
ＳＦ４
なる順番にて駆動を行う。
【００２４】
又、第（６Ｎ＋６）行目に対応した行電極、つまり行電極Ｙ６、Ｙ１２、Ｙ１８・・・・（行電極Ｘ６、Ｘ１２、Ｘ１８・・・）に対しては、図４（ｆ）に示されるように、
ＳＦ６
ＳＦ１
ＳＦ２
ＳＦ３
ＳＦ４
ＳＦ５
なる順番にて駆動を行うのである。
【００２５】
かかる中間調表示方法によれば、隣接する行同士において、セルの消灯（点灯）期間を互いにずらすことが出来るので、偽輪郭の抑制がなされるようになる。尚、図４に示される中間調表示方法では、画素データ書込行程Ｗｃの実行時期を全ての行電極に対して同一にする必要がある為、発光輝度の重み付けが大なるサブフィールドＳＦ６〜発光輝度の重み付けが小なるサブフィールドＳＦ１までの全ての維持発光行程Ｉｃの実行期間を同一にしている。
【００２６】
よって、例えば発光輝度の重み付けが小なるサブフィールドＳＦ１では、維持発光行程Ｉｃの期間内で実施すべき放電発光の回数に比して、画素データ書込行程Ｗｃの期間長が長くなり、良好な輝度階調表現を実現できない場合が生じる。図６は、かかる点に鑑みて為された本発明による他の中間調表示方法を示す図である。
【００２７】
図６においては、１フィールド期間を３分割（第１〜第３分割期間）し、これら各分割期間において、互いに異なる発光パターンを有する３つのサブフィールドＳＦａ〜ＳＦｃを夫々実行する。
サブフィールドＳＦａの動作
先ず、サブフィールドＳＦａにおいては、上記図５と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次実行され、その後、各々が下記の如き発光回数比を有する９つの分割維持発光行程Ｉ１〜Ｉ９を断続的に順次実行する。
【００２８】
Ｉ１：１
Ｉ２：１
Ｉ３：２
Ｉ４：４
Ｉ５：４
Ｉ６：４
Ｉ７：２
Ｉ８：１４
Ｉ９：１
この際、かかるサブフィールドＳＦａにおける分割維持発光行程Ｉ１及びＩ２間では第１選択消去行程Ｓ１を実行し、分割維持発光行程Ｉ８及びＩ９間では第２選択消去行程Ｓ２を実行する。尚、これら選択消去行程Ｓにおいては、例えば第２サスティンドライバ８が行電極Ｙ１〜ｎに対して選択的に消去パルスＥＰを印加して消去放電を起こし、各放電セル内に残存する壁電荷を選択的に消滅させる。
【００２９】
これにより、上記画素データ書込行程Ｗｃにおいて放電発光セルに設定されたものの、かかる第１選択消去行程Ｓ１において選択的に消去放電された放電セルはこの時点で非発光放電セルとなる。一方、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。従って、かかる第１選択消去行程Ｓ１において発光放電セルの状態を維持した放電セルは、分割維持発光行程Ｉ１〜Ｉ８各々で放電発光を行う一方、かかる第１選択消去行程Ｓ１において選択消去放電された放電セルは分割維持発光行程Ｉ１のみで放電発光を行うことになる。
【００３０】
又、上記第２選択消去行程Ｓ2において選択的に消去放電された放電セルはこの時点で非発光放電セルとなり、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。従って、第２選択消去行程Ｓ2において発光放電セルの状態を維持した放電セルのみが分割維持発光行程Ｉ9で維持発光を行うことになる。
【００３１】
以上の如き動作により、図６に示されるサブフィールドＳＦａでは、
非発光に対応した輝度”０”
分割維持発光行程Ｉ１による発光回数”１”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ８による発光回数”３２”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ９による発光回数”３３”の発光に対応した輝度
各々を表現出来ることになる。
【００３２】
サブフィールドＳＦｂの動作
次に、サブフィールドＳＦｂにおいては、上記図５と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次実行され、その後、各々が下記の如き発光回数比を有する７つの分割維持発光行程Ｉ１〜Ｉ７を順次実行する。
Ｉ１：１
Ｉ２：１
Ｉ３：２
Ｉ４：４
Ｉ５：４
Ｉ６：４
Ｉ７：２
この際、サブフィールドＳＦｂにおける分割維持発光行程Ｉ２及びＩ３間では第１選択消去行程Ｓ１、分割維持発光行程Ｉ６及びＩ７間では第２選択消去行程Ｓ２を夫々実行する。
【００３３】
これにより、上記画素データ書込行程Ｗｃにおいて放電発光セルに設定されたものの、かかる第１選択消去行程Ｓ１において選択的に消去放電された放電セルはこの時点で非発光放電セルとなる。一方、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。
従って、サブフィールドＳＦｂにおける第１選択消去行程Ｓ１において発光放電セルの状態を維持した放電セルは、分割維持発光行程Ｉ１〜Ｉ６各々で発光を継続して行う一方、かかる第１選択消去行程Ｓ１において消去放電された放電セルは分割維持発光行程Ｉ１及びＩ２のみで発光を行うことになる。
【００３４】
又、サブフィールドＳＦｂにおける上記第２選択消去行程Ｓ２において消去放電された放電セルはこの時点で非発光放電セルとなり、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。すなわち、第２選択消去行程Ｓ２において発光放電セルの状態を維持した放電セルのみが分割維持発光行程Ｉ７で維持発光を行うことになる。
【００３５】
以上の如き動作により、図６に示されるサブフィールドＳＦｂでは、
非発光に対応した輝度”０”
分割維持発光行程Ｉ１及びＩ２による発光回数”２”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ６による発光回数”１６”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ７による発光回数”１８”の発光に対応した輝度
各々を表現出来ることになる。
【００３６】
ここで、かかる分割維持発光行程Ｉ７が終了したら消去行程Ｅを実行して、全ての放電セル内に残存している壁電荷を消滅せしめる。かかる消去行程Ｅが終了すると上記サブフィールドＳＦｂ内での放電発光は終了する。
サブフィールドＳＦｃの動作
最後に、サブフィールドＳＦｃにおいては、上記図５と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃが順次実行され、その後、各々が下記の如き発光回数比を有する５つの分割維持発光行程Ｉ１〜Ｉ５を順次実行する。
【００３７】
Ｉ１：１
Ｉ２：１
Ｉ３：２
Ｉ４：４
Ｉ５：４
この際、サブフィールドＳＦｃにおける分割維持発光行程Ｉ３及びＩ４間では第１選択消去行程Ｓ１、分割維持発光行程Ｉ４及びＩ５間では第２選択消去行程Ｓ２を夫々実行する。
【００３８】
これにより、上記画素データ書込行程において放電発光セルに設定されたものの、かかる第１選択消去行程Ｓ１において選択的に消去放電された放電セルはこの時点で非発光放電セルとなり、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。従って、サブフィールドＳＦｃにおける第１選択消去行程Ｓ１において発光放電セルの状態を維持した放電セルは、分割維持発光行程Ｉ１〜Ｉ４各々で放電発光を行い、かかる第１選択消去行程Ｓ１において選択消去放電された放電セルは分割維持発光行程Ｉ１〜Ｉ３で放電発光を行うことになる。
【００３９】
又、上記第２選択消去行程Ｓ２において消去放電された放電セルはこの時点で非発光放電セルとなり、消去放電されなかった放電セルは発光放電セルの状態をそのまま維持する。従って、第２選択消去行程Ｓ２において発光放電セルの状態を維持した放電セルのみが分割維持発光行程Ｉ５で維持発光を行うことになる。
以上の如き動作により、図６に示されるサブフィールドＳＦｃでは、
非発光に対応した輝度０
分割維持発光行程Ｉ１〜Ｉ３による発光回数”４”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ４による発光回数”８”の発光に対応した輝度
分割維持発光行程Ｉ１〜Ｉ５による発光回数”１２”の発光に対応した輝度
各々を表現出来ることになる。
【００４０】
かかる分割維持発光行程Ｉ５が終了したら消去行程Ｅを実行して、全ての放電セル内に残存している壁電荷を消滅せしめる。かかる消去行程Ｅの実行により上記サブフィールドＳＦｃ内での放電発光を終了する。
図７及び図８は、表示輝度０〜６３各々に対応した６ビットの画素データＤと、上記サブフィールドＳＦａ〜ＳＦｃ各々での発光パターンとの対応を示す図である。尚、図７及び図８中においては、丸印が付されている分割維持行程Ｉにおいてのみ放電発光を実施する。
【００４１】
更に、図６に示される中間調表示方法においては、１フィールド期間中における上記サブフィールドＳＦａ〜ＳＦｃ各々の実行順番を、互いに隣接する行同士で異ならせているのである。
例えば、ＰＤＰ１０におけるｎ行分の行電極Ｙ１〜Ｙｎ（Ｘ１〜Ｘｎ）の内の第（３Ｎ＋１）行目に対応した行電極、つまり行電極Ｙ１、Ｙ４、Ｙ７、・・・・（行電極Ｘ１、Ｘ４、Ｘ７、・・・・）に対しては、図６（ａ）に示されるように、
ＳＦａ
ＳＦｂ
ＳＦｃ
なる順番にて駆動を行う。
【００４２】
又、第（３Ｎ＋２）行目に対応した行電極、つまり行電極Ｙ２、Ｙ５、Ｙ８・・・・（行電極Ｘ２、Ｘ５、Ｘ８・・・）に対しては、図６（ｂ）に示されるように、
ＳＦｂ
ＳＦｃ
ＳＦａ
なる順番にて駆動を行うのである。
【００４３】
又、第（３Ｎ＋３）行目に対応した行電極、つまり行電極Ｙ３、Ｙ６、Ｙ９・・・・（行電極Ｘ３、Ｘ６、Ｘ９、・・・）に対しては、図６（ｃ）に示されるように、
ＳＦｃ
ＳＦａ
ＳＦｂ
なる順番にて駆動を行うのである。
【００４４】
尚、図６においては、１の行電極群に対して実施される第１選択消去行程Ｓ１又は第２選択消去行程Ｓ２と、他の行電極群に対して実施される分割維持発光行程Ｉ１〜Ｉ９各々とが時間的に重ならないように、分割維持発光行程Ｉ１〜Ｉ９各々の間に空白を設けてある。これにより、第１選択消去行程Ｓ１又は第２選択消去行程Ｓ２各々での選択消去放電を安定化させているのである。
【００４５】
又、図２に示される実施例においては、ビット並び替え回路３により、画素データの各ビットを、各表示ライン毎のサブフィールドＳＦの実行順番に対応させるべく並び替えるようにしているが、かかる構成に限定されるものではない。
例えば、Ａ／Ｄ変換器１からの画素データＤ０−５をビット並び替え回路３を介さずにそのままメモリ４に書込み、その読み出し順番を、
第１分割期間では、
（６Ｎ＋１）行：Ｄ０、
（６Ｎ＋２）行：Ｄ１、
（６Ｎ＋３）行：Ｄ２、
（６Ｎ＋４）行：Ｄ３、
（６Ｎ＋５）行：Ｄ４、
（６Ｎ＋６）行：Ｄ５、
第２分割期間では、
（６Ｎ＋１）行：Ｄ１、
（６Ｎ＋２）行：Ｄ２、
（６Ｎ＋３）行：Ｄ３、
（６Ｎ＋４）行：Ｄ４、
（６Ｎ＋５）行：Ｄ５、
（６Ｎ＋６）行：Ｄ０、
第３分割期間では、
（６Ｎ＋１）行：Ｄ２、
（６Ｎ＋２）行：Ｄ３、
（６Ｎ＋３）行：Ｄ４、
（６Ｎ＋４）行：Ｄ５、
（６Ｎ＋５）行：Ｄ０、
（６Ｎ＋６）行：Ｄ１、
の如く、制御して行けば良いのである。
【００４６】
又、上記実施例においては、画素データを６ビットとし、６つのサブフィールドを用いて中間調表示を行う際の動作を一例にあげたが、これに限らず、例えば画素データを８ビットとした場合にも適用可能である。この際、１フィールドを８つのサブフィールドに分割し、ディスプレイパネルの７つおきの表示ライン群毎にこれら８つのサブフィールドの順番を変えて中間調表示を行うようにする。
【００４７】
又、画素データを８ビットとした場合には、１フィールドの表示期間を４分割（第１〜第４分割期間）し、各分割期間において互いに異なる発光パターンを有する４つのサブフィールドＳＦａ〜ＳＦｄを割り当て、これら４つのサブフィールドの表示順番を４つの表示ライン群毎に異ならせるようにしても良い。
この際、サブフィールドＳＦａでは、上述の図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行し、その後、発光回数比が、
１：１：２：４：８：８：８：４：２８：２：６２：１
なる１２個の分割維持放電発光行程Ｉ１〜Ｉ１２を断続的に実行する。
【００４８】
この際、分割維持放電発光行程Ｉ１とＩ２との間では、第１選択消去行程Ｓ１を実行し、分割維持放電発光行程Ｉ１１とＩ１２との間では第２選択消去行程Ｓ２を実行する。
これにより、サブフィールドＳＦａでは、非発光に対応した輝度”０”、分割維持放電発光行程Ｉ１  による発光回数”１”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ１１による発光回数”１２８”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ１２による発光回数”１２９”の発光に対応した輝度の各々を表現できる。
【００４９】
次に、サブフィールドＳＦｂでは、上述の図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行し、その後、発光回数比が、
１：１：２：４：８：８：８：４：２８：２
なる１０個の分割維持放電発光行程Ｉ１〜Ｉ１０を断続的に実行する。
この際、分割維持放電発光行程Ｉ２とＩ３との間では第１選択消去行程Ｓ１を実行し、分割維持放電発光行程Ｉ９とＩ１０との間では第２選択消去行程Ｓ２を実行する。
【００５０】
これにより、サブフィールドＳＦｂでは、非発光に対応した輝度”０”、分割維持放電発光行程Ｉ１及びＩ２による発光回数”２”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ９による発光回数”６４”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ１０による発光回数”６６”の発光に対応した輝度の各々を表現できる。
【００５１】
ここで、分割維持放電発光行程Ｉ１０が終了したら図６と同様に消去行程Ｅを実行して、全セル内に残存している壁電荷を消滅せしめる。
次に、サブフィールドＳＦｃでは、上述の図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行し、その後、発光回数比が、
１：１：２：４：８：８：８：４
なる８個の分割維持放電発光行程Ｉ１〜Ｉ８を断続的に実行する。この際、分割維持放電発光行程Ｉ３とＩ４との間では第１選択消去行程Ｓ１を実行し、分割維持放電発光行程Ｉ７とＩ８との間では第２選択消去行程Ｓ２を実行する。
【００５２】
これにより、サブフィールドＳＦｃでは、非発光に対応した輝度”０”、分割維持放電発光行程Ｉ１〜Ｉ３による発光回数”４”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ７による発光回数”３２”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ８による発光回数”３４”の発光に対応した輝度の各々を表現できる。
【００５３】
ここで、分割維持放電発光行程Ｉ８が終了したら図６と同様に消去行程Ｅを実行して、全セルに残存している壁電荷を消滅せしめる。
次に、サブフィールドＳＦｄでは、上述の図６と同様にリセット行程Ｒｃ、画素データ書込行程Ｗｃを順次実行し、その後、発光回数比が、
１：１：２：４：８：８
なる６個の分割維持放電発光行程Ｉ１〜Ｉ６を断続的に実行する。
【００５４】
この際、分割維持放電発光行程Ｉ４とＩ５との間では第１選択消去行程Ｓ１を実行し、分割維持放電発光行程Ｉ５とＩ６との間では第２選択消去行程Ｓ２を実行する。
これにより、サブフィールドＳＦｄでは、非発光に対応した輝度”０”、分割維持放電発光行程Ｉ１〜Ｉ４による発光回数”８”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ５による発光回数”１６”の発光に対応した輝度、分割維持放電発光行程Ｉ１〜Ｉ６による発光回数”１８”の発光に対応した輝度の各々を表現できる。
【００５５】
ここで、分割維持放電発光行程Ｉ６が終了したら図６と同様に消去行程Ｅを実行して、全セル内に残存している壁電荷を消滅せしめる。
【００５６】
【発明の効果】
以上詳述した如く、本発明においては、ディスプレイパネルの各表示ライン毎に、単位表示期間内（１フィールド又は１フレーム）において実施すべき複数の分割単位表示行程（サブフィールド又はサブフレーム）の実行順番を異ならせている。
【００５７】
よって、かかる中間調表示方法によれば、隣接する表示ライン間において、セルの消灯（点灯）期間を互いにずらすことが出来るので、偽輪郭の抑制がなされるようになるのである。
【図面の簡単な説明】
【図１】６４階調の中間調表示を実施する為の従来の駆動フォーマットを示す図である。
【図２】本発明によるディスプレイパネの中間調表示方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図３】ビット並び替え回路３における変換テーブルの一例を示す図である。
【図４】本発明によるディスプレイパネの中間調表示方法に基づく駆動フォーマットを示す図である。
【図５】１サブフィールド内での駆動パルスの印加タイミングの一例を示す図である。
【図６】本発明の他の実施例による駆動フォーマットを示す図である。
【図７】画素データＤと、各サブフィールドＳＦａ〜ＳＦｃ内の分割維持発光行程Ｉ１〜Ｉ９において実行される発光動作との対応関係を示す図である。
【図８】画素データＤと、各サブフィールドＳＦａ〜ＳＦｃ内の分割維持発光行程Ｉ１〜Ｉ９において実行される発光動作との対応関係を示す図である。
【主要部分の符号の説明】
２  駆動制御
３  ビット並び替え回路
４  メモリ
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１０  ＰＤＰ（プラズマディスプレイパネル）
【図１】
0003585090.tif 000002
【図２】
0003585090.tif 000003
【図３】
0003585090.tif 000004
【図４】
0003585090.tif 000005
【図５】
0003585090.tif 000006
【図６】
0003585090.tif 000007
【図７】
0003585090.tif 000008
【図８】
0003585090.tif 000009