【手続補正書】
【提出日】平成27年6月1日(2015.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ランダムアクセスメモリコントローラであって、
列マルチプレクサ及びセンスアンプ対を備え、
前記列マルチプレクサ及びセンスアンプ対は、共通回路を利用するよう構成された列マルチプレクサ及びセンスアンプを含み、前記共通回路は、前記メモリコントローラが前記列マルチプレクサ及びセンスアンプ対について１つのインスタンスの前記共通回路を含むように、前記列マルチプレクサと前記センスアンプとの間で共有され、前記共通回路は、共通プリチャージ回路、共通イコライザ、または、共通キーパ回路を含み、
前記列マルチプレクサ及びセンスアンプ対は、列選択処理を実行するよう構成されており、前記列選択処理は前記共通回路を利用し、前記列マルチプレクサ及びセンスアンプ対はさらに、センス増幅処理を実行するよう構成されており、前記センス増幅処理にも同じ共通回路を利用する、ランダムアクセスメモリコントローラ。
【請求項２】
前記列マルチプレクサ及びセンスアンプ対は、スタティックランダムアクセスメモリアレイに接続するよう構成されている請求項１に記載のランダムアクセスメモリコントローラ。
【請求項３】
前記メモリアレイの一列と前記列マルチプレクサ及びセンスアンプ対との間には、パスデバイストランジスタが１つだけ直列接続されている請求項２に記載のランダムアクセスメモリコントローラ。
【請求項４】
前記共通回路はさらに、タイミング回路を含み、前記タイミング回路は、前記列マルチプレクサ及びセンスアンプ対の競合条件がなくなるように構成されている請求項１に記載のランダムアクセスメモリコントローラ。
【請求項５】
前記センス増幅処理は、メモリアレイの選択された列から受けたデータのビットラインの電圧差を増幅して、前記選択された列は、前記列選択処理で選択される請求項１に記載のランダムアクセスメモリコントローラ。
【請求項６】
前記共通回路は、前記センス増幅処理中にストローブ信号の受信と協調させて前記ビットラインの電圧差を増幅するように構成されている請求項５に記載のランダムアクセスメモリコントローラ。
【請求項７】
前記列マルチプレクサ及びセンスアンプ対にデータ値及びメモリ位置を送信して、前記データ値を前記スタティックランダムアクセスメモリの前記メモリ位置へ書き込む処理を促す書き込み回路をさらに備える請求項２に記載のランダムアクセスメモリコントローラ。
【請求項８】
前記列マルチプレクサは、前記メモリの複数の列のいずれか１つに対してデータを送受信するよう構成されている請求項２に記載のランダムアクセスメモリコントローラ。
【請求項９】
前記列マルチプレクサは、差動データ信号を利用してデータを送受信するよう構成されている請求項８に記載のランダムアクセスメモリコントローラ。
【請求項１０】
ランダムアクセスメモリコントローラであって、
列マルチプレクサ及びセンスアンプ対を備え、
前記列マルチプレクサ及びセンスアンプ対は、共通回路を利用するよう構成された列マルチプレクサ及びセンスアンプを含み、前記共通回路は、前記メモリコントローラが前記列マルチプレクサ及びセンスアンプ対について１つのインスタンスの前記共通回路を含むように、前記列マルチプレクサと前記センスアンプとの間で共有され、前記共通回路は、共通プリチャージ回路、共通イコライザ、または、共通キーパ回路を含み、
前記共通回路は、後続するアクセスのために第１のデータ信号レベルを受け取り保持するよう構成されている共通キーパ回路を含む、ランダムアクセスメモリコントローラ。
【請求項１１】
前記列マルチプレクサ及びセンスアンプ対は、前記メモリアレイと同じ集積回路上に形成される請求項２に記載のランダムアクセスメモリコントローラ。
【請求項１２】
前記メモリアレイは、前記列マルチプレクサ及びセンスアンプ対が形成されている集積回路の外部にある請求項２に記載のランダムアクセスメモリコントローラ。
【請求項１３】
プロセッサキャッシュの一部である請求項１に記載のランダムアクセスメモリコントローラ。
【請求項１４】
レベル１（Ｌ１）、レベル２（Ｌ２）、レベル３（Ｌ３）のキャッシュの一部である請求項１３に記載のランダムアクセスメモリコントローラ。
【請求項１５】
ルックアップテーブル、バッファ管理、またはロジックブロックを実装するときに動作するよう構成されている請求項１に記載のランダムアクセスメモリコントローラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
特許請求項の範囲には、ここに特に記載しなかった例も含まれる場合がある。例えばランダムアクセスメモリコントローラは、複数の異なる構成で実装することができ、数多くの他の実装例の一部として動作してもよい。例えば１以上のランダムアクセスメモリコントローラは、メモリ集積回路（チップ）上でメモリアレイとともに形成されてもよい。別の例としては、ランダムアクセスメモリコントローラが、異なる集積回路上といったメモリアレイから離れた位置にあってもよい。ランダムアクセスメモリコントローラは、さらに、データプロセッサ集積回路に組み込まれても良い。例えば、ランダムアクセスメモリコントローラ及び関連するメモリアレイは、オンチップキャッシュ（レベル１（Ｌ１）、レベル２（Ｌ２）、またはレベル３（Ｌ３））キャッシュの一部として実装されることで、オンチップメモリアクセスをデータプロセッサに提供してよい。ランダムアクセスメモリコントローラは、ルックアップテーブル、データバッファ、論理ブロックその他多くの任意の数の処理の実行に参加するよう構成されていてよい。
［項目１］
ランダムアクセスメモリコントローラであって、
列マルチプレクサ及びセンスアンプ対を備え、
前記列マルチプレクサ及びセンスアンプ対は、共通回路を利用するよう構成された列マルチプレクサ及びセンスアンプを含み、前記共通回路は、前記メモリコントローラが前記列マルチプレクサ及びセンスアンプ対について１つのインスタンスの前記共通回路を含むように、前記列マルチプレクサと前記センスアンプとの間で共有され、前記共通回路は、共通プリチャージ回路、共通イコライザ、または、共通キーパ回路を含む、ランダムアクセスメモリコントローラ。
［項目２］
前記列マルチプレクサ及びセンスアンプ対は、スタティックランダムアクセスメモリアレイに接続するよう構成されている項目１に記載のランダムアクセスメモリコントローラ。
［項目３］
前記メモリアレイの一列と前記列マルチプレクサ及びセンスアンプ対との間には、パスデバイストランジスタが１つだけ直列接続されている項目２に記載のランダムアクセスメモリコントローラ。
［項目４］
前記共通回路はさらに、タイミング回路を含み、前記タイミング回路は、前記列マルチプレクサ及びセンスアンプ対の競合条件がなくなるように構成されている項目１に記載のランダムアクセスメモリコントローラ。
［項目５］
前記列マルチプレクサ及びセンスアンプ対は、列選択処理を実行するよう構成されており、前記列選択処理は前記共通回路を利用し、前記列マルチプレクサ及びセンスアンプ対はさらに、センス増幅処理を実行するよう構成されており、前記センス増幅処理にも同じ共通回路を利用する項目１に記載のランダムアクセスメモリコントローラ。
［項目６］
前記センス増幅処理は、メモリアレイの選択された列から受けたデータのビットラインの電圧差を増幅して、前記選択された列は、前記列選択処理で選択される項目５に記載のランダムアクセスメモリコントローラ。
［項目７］
前記共通回路は、前記センス増幅処理中にストローブ信号の受信と協調させて前記ビットラインの電圧差を増幅するように構成されている項目６に記載のランダムアクセスメモリコントローラ。
［項目８］
前記列マルチプレクサ及びセンスアンプ対にデータ値及びメモリ位置を送信して、前記データ値を前記スタティックランダムアクセスメモリの前記メモリ位置へ書き込む処理を促す書き込み回路をさらに備える項目２に記載のランダムアクセスメモリコントローラ。
［項目９］
前記列マルチプレクサは、前記メモリの複数の列のいずれか１つに対してデータを送受信するよう構成されている項目２に記載のランダムアクセスメモリコントローラ。
［項目１０］
前記列マルチプレクサは、差動データ信号を利用してデータを送受信するよう構成されている項目９に記載のランダムアクセスメモリコントローラ。
［項目１１］
前記共通回路は、後続するアクセスのために第１のデータ信号レベルを受け取り保持するよう構成されている共通キーパ回路を含む項目１に記載のランダムアクセスメモリコントローラ。
［項目１２］
前記列マルチプレクサ及びセンスアンプ対は、前記メモリアレイと同じ集積回路上に形成される項目２に記載のランダムアクセスメモリコントローラ。
［項目１３］
前記メモリアレイは、前記列マルチプレクサ及びセンスアンプ対が形成されている集積回路の外部にある項目２に記載のランダムアクセスメモリコントローラ。
［項目１４］
プロセッサキャッシュの一部である項目１に記載のランダムアクセスメモリコントローラ。
［項目１５］
レベル１（Ｌ１）、レベル２（Ｌ２）、レベル３（Ｌ３）のキャッシュの一部である項目１４に記載のランダムアクセスメモリコントローラ。
［項目１６］
ルックアップテーブル、バッファ管理、またはロジックブロックを実装するときに動作するよう構成されている項目１に記載のランダムアクセスメモリコントローラ。
［項目１７］
スタティックランダムアクセスメモリからデータを読み取る方法であって、
スタティックランダムアクセスメモリの一列から列マルチプレクサでデータ信号を受信して、前記列マルチプレクサが、前記スタティックランダムアクセスメモリの複数のビットラインのデータにアクセスして、アクセスした前記データを差動信号形式のデータ信号として出力する段階と、
共通プリチャージ回路と共通イコライザ回路とを利用して前記データ信号にセンス増幅信号処理を行う段階と
を備え、
前記センス増幅信号処理では、前記データ信号が差動形式で受信され、差動形式の前記データ信号の電圧差を増幅し、前記増幅されたデータ信号は出力アレイに提供されて格納される、方法。
［項目１８］
前記データ信号を、前記アクセスしたデータの前記差動形式のデータ信号としての出力と、前記センス増幅信号処理の実行との間に、単一のパスデバイスを介して送信する段階をさらに備える項目１７に記載の方法。
［項目１９］
前記メモリの列にデータ値を書き込めとのコマンドを受信する段階と、
同じ共通プリチャージ回路と前記共通イコライザ回路とを利用して、前記データ値を書き込みデータ信号に変換する段階と、
前記書き込みデータ信号を前記メモリの列にダイレクトする段階と
をさらに備える項目１７に記載の方法。
［項目２０］
前記データ信号を受信したときに、前記メモリの列に同時に読み書きアクセスが行われないようにタイマを設定する段階と、
前記メモリの列にデータ値を書き込めとのコマンドを受信する段階と、
前記タイマをチェックして、前記データ信号が前記メモリの列から読み出されたかを判断する段階と、
時間が予め規定した条件になって初めて、前記メモリの列に前記データ値に書き込む処理を進める段階と
をさらに備える項目１９に記載の方法。