(57)【特許請求の範囲】
【請求項１】
電気車用モータ等の負荷と直列に駆動制御用スイッチング素子が接続され、該負荷と並列に環流用スイッチング素子が接続され、前記駆動制御用スイッチング素子をオン、オフ制御することで、該負荷に流れる電流を制御する電気車用モータ等の負荷駆動回路において、
前記駆動制御用スイッチング素子及び環流用スイッチング素子はそれぞれ複数の素子が並列に接続された素子ブロックにより構成されると共に、その両素子ブロックはブリッジ接続され、かつ、
前記両素子ブロックのブリッジ接続部を面電流が流れる構成としたことを特徴とする電気車用モータ等の負荷駆動回路。
【請求項２】
前記一方の素子ブロックのプラス側と他方の素子ブロックのマイナス側をさらにそれぞれ面電流が流れる構成とし、
この面電流が流れる構成と前記ブリッジ接続部の面電流が流れる構成として、それぞれ両面プリント基板の導体パターンを用いたことを特徴とする請求項１に記載の電気車用モータ等の負荷駆動回路。
【請求項３】
４層プリント基板を備え、
前記両素子ブロックのプラス側、マイナス側及びブリッジ接続部の面電流が流れる構成として前記４層プリント基板の外側面の導体パターンを用い、
該導体パターンのプラス側とマイナス側のラウンド間に複数のコンデンサを接続し、
前記両素子ブロックの導通を制御するゲート駆動用回路の配線として前記４層プリント基板の内側２層の導体パターンを用いたことを特徴とする請求項１又は請求項２に記載の電気車用モータ等の負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気車用モータ等の負荷駆動回路に関するものである。
【０００２】
【従来の技術】
従来、例えば電気車駆動用のモータを速度制御して駆動するために、同モータに直列接続されたパワーデバイスであるスイッチング素子、例えば電界効果トランジスタ（ＦＥＴ）をオン、オフ制御して、モータのアマチュアに流れる電流をチョッパ制御する駆動回路が知られている。図１（ａ）（ｂ）にこの種のモータ駆動回路を示し、それぞれハーフブリッジ、シングルブリッジと称される回路である。モータのアマチュアＡと直列に駆動用トランジスタ（ＦＥＴ）のブロック１０が接続され、アマチュアＡと並列にフライホイール（環流）用トランジスタ（ＦＥＴ）のブロック２０又はフライホイールダイオードのブロック２５（以下、これらをフライホイール用素子という）が接続されている。駆動用トランジスタ（ＦＥＴ）のオン、オフにより、アマチュアＡに流れる電流を制御し、オフ期間中に、アマチュアＡのフライホイール電流をフライホイール用素子に流すようにしている。
【０００３】
そして、駆動用トランジスタ（ＦＥＴ）及びフライホイール用素子は、大電流化のために、それぞれ複数のデバイスが並列に接続された素子ブロックにより構成され、両素子ブロック１０，２０又は２５はブリッジ接続とするために直列接続され（接続点をコモンＣと記す）、電源のプラス（Ｐ）側とマイナス（Ｎ）側の間に接続されている。なお、Ｄはドレイン、Ｓはソース、Ｇはゲート、Ｅは電源である。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような従来の駆動制御回路においては、両素子ブロックを直列接続するのに、銅バー等の導体を用いており、この銅バーは微小ながらもリアクタンスを有している。駆動用トランジスタとしてのＦＥＴは、高速スイッチングに最適な素子であり、高速スイッチングによるスイッチング損失を最小限にしようとした場合、銅バーの有するリアクタンス（Ｌ）のために、サージが発生する。すなわち、銅バーに流れる電流（ｉ）は線電流であり、ｅ＝−Ｌｄｉ／ｄｔのサージ電圧が発生する。このサージ電圧のために、ＦＥＴ素子自身が電圧破壊する虞があった。
【０００５】
さらに、前記パワーデバイスの素子ブロックと、リップル吸収用コンデンサやゲート駆動回路基板とが別個のものとなっていて、銅バーや電線で配線していた。このため、形状がコンパクトにならず、また、配線のリアクタンスのために、上記同様、サージ電圧が発生して高速スイッチングが困難となり、また、スイッチング損失が大きくなり、また、配線のリアクタンスとデバイスの内部キャパシタンスにより発振の虞があり、高速スイッチングを困難としていた。
【０００６】
さらには、フライホイールダイオードのブロック（モジュール）は、フォワードドロップが約１．５Ｖあり、損失が大きく、また、逆回復時間が長くかかり、駆動用素子ブロックとの銅バー等による接続線によるサージ電圧発生を抑制するためにスナバ回路を必要とし、スイッチング性能低下の要因となっていた。
【０００７】
本発明は、上述した問題点を解決するためになされたものであり、負荷駆動用素子ブロックとフライホイール用素子ブロックとのブリッジ接続のための直列接続部を面電流が流れるようにしてリアクタンスを低減し、サージ電圧の発生を抑制し、高速スイッチングを可能とした電気車用モータ等の負荷駆動回路を提供することを目的とする。
さらには、デバイスとしてＦＥＴを用いた場合の破壊防止と低損失化を図り、また、コンパクトで、しかもサージ吸収効果が良好な電気車用モータ等の負荷駆動回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明は、電気車用モータ等の負荷と直列に駆動制御用スイッチング素子が接続され、負荷と並列に環流用スイッチング素子が接続され、駆動制御用スイッチング素子をオン、オフ制御することで、負荷に流れる電流を制御する電気車用モータ等の負荷駆動回路において、駆動制御用スイッチング素子及び環流用スイッチング素子はそれぞれ複数の素子が並列に接続された素子ブロックにより構成されると共に、その両素子ブロックはブリッジ接続され、かつ、両素子ブロックのブリッジ接続部を面電流が流れる構成としたものである。この構成においては、ブリッジ直列接続部に面電流が流れるようにしたことにより、線電流の場合に比べてリアクタンスが低減され、従って、サージ電圧発生が抑制され、高速スイッチングを行っても素子が電圧破壊することがなくなる。
【０００９】
また、請求項２の発明は、上記請求項１に記載の構成において、一方の素子ブロックのプラス側と他方の素子ブロックのマイナス側をさらにそれぞれ面電流が流れる構成とし、この面電流が流れる構成とブリッジ接続部の面電流が流れる構成として、それぞれ両面プリント基板の導体パターンを用いたものである。この構成においては、導体パターンで面電流通電部を形成するので、リアクタンスを極小にすることが可能となる。
【００１０】
また、請求項３の発明は、上記請求項１又は請求項２に記載の構成において、４層プリント基板を備え、両素子ブロックのプラス側、マイナス側及びブリッジ接続部の面電流が流れる構成として４層プリント基板の外側面の導体パターンを用い、導体パターンのプラス側とマイナス側のラウンド間に複数のコンデンサを接続し、両素子ブロックの導通を制御するゲート駆動用回路の配線として４層プリント基板の内側２層の導体パターンを用いたものである。この構成においては、プリント基板の外側面に大きい面電流を流し、プリント基板の内側２層に小電流を流して、放熱効果を上げることができ、また、配線材を省いてリアクタンスを少なくすることができると共に、通電部形状がコンパクトになる。
【００１２】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図面を参照して説明する。
本実施形態による電気車駆動用のモータを速度制御する駆動回路は、上述した図１（ａ）（ｂ）に示す通りである。図１（ａ）は、ハーフブリッジの構成例であり、モータのアマチュアＡと、駆動制御用のスイッチング素子として電界効果トランジスタ（ＦＥＴ：以下、駆動用ＦＥＴと略す）の素子ブロック１０とが直列に接続され、この回路が電源Ｅのプラス（Ｐ）側とマイナス（Ｎ）側の間に接続されている。このＮ側の駆動用ＦＥＴをオン、オフ制御することで、モータのアマチュアＡに流れる電流を制御し、速度制御を行う。モータのアマチュアＡと並列に、環流用のスイッチング素子として電界効果トランジスタ（ＦＥＴ：以下、環流用ＦＥＴと略す）の素子ブロック２０が接続されている。そして、駆動用ＦＥＴのオフ期間のみ、環流用ＦＥＴをオンさせて、モータのフライホイール電流を流すようにしている。
【００１３】
図１（ｂ）は、シングルチョッパの構成例であり、モータのアマチュアＡと並列に、環流用ＦＥＴに代わって、環流用のスイッチング素子としてフライホイールダイオードの素子ブロック２５が接続されている。また、いずれの例も、大電流化のために、複数の駆動用ＦＥＴと環流用ＦＥＴ又はフライホイールダイオードの各デバイスが並列に接続されて素子ブロック１０，２０又は２５を構成している。これら両素子ブロックのブリッジ接続部（出力ターミナルとなる）をコモンＣとしている。モータは直流分巻モータであり、モータの界磁巻線への通電制御回路は図示を省略している。
【００１４】
次に、上記構成の駆動回路の動作について説明する。モータの力行時には、駆動用ＦＥＴをオン、オフさせて速度制御する（チョッパ）。この力行時に、駆動用ＦＥＴのオフ期間には、アマチュアＡの内部リアクタンスのために、モータのアマチュア電流がフライホイール電流となって環流用ＦＥＴ等に流れようとする。このとき、環流用ＦＥＴをオンさせることで、フライホイール電流はソース（Ｓ）からドレイン（Ｄ）に流れる。
【００１５】
図２は、駆動用ＦＥＴ（Ｐ側）及び環流用ＦＥＴ（Ｎ側）の両素子ブロックの基板への搭載構成を示す図、図３（ａ）（ｂ）はその基板の裏面及び表面を示す図である。いずれも図１（ａ）の例であり、図２は、各素子ブロックの内の１つのＦＥＴのみを示し、図３の一点鎖線での破断面に相当する。両素子ブロック１０，２０のブリッジ接続部であるコモンＣを、従来の銅バーに代えて、面電流が流れる構成としており、その面電流通電部として、本実施形態では、両面プリント基板３０の裏面の導体パターン（銅箔）を用いている。また、電源との接続部であるプラスＰ及びマイナスＮにも同基板３０の表面の導体パターン（銅箔）を用いている。両面プリント基板３０のスルーホールにＦＥＴの各端子を挿入し、同基板３０の裏面のパターン（Ｃ：コモンＣに対応）にＰ側のＦＥＴのソース（Ｓ）及びＮ側のＦＥＴのドレイン（Ｄ）を接続し、表面のパターン（Ｐ）にＰ側のＦＥＴのドレイン（Ｄ）を、表面のパターン（Ｎ）にＮ側のＦＥＴのソース（Ｓ）をそれぞれ接続する。なお、ゲート（Ｇ）はプリント基板表面の不図示のパターンに接続すればよい。
【００１６】
本発明の駆動回路の実装構造を図７に示す。図示のように、両面プリント基板３０には外部接続用ターミナルとしてのＮ端子が取り付けられ、また、各ＦＥＴはアルミ放熱体にそれぞれ固定される。また、Ｐ側アルミ放熱体にはＰ端子が、Ｎ側アルミ放熱体にはＣ端子が設けられる。
【００１７】
上述したように両素子ブロック１０，２０のブリッジ接続部であるコモンＣを面電流が流れる構成としたことにより、リアクタンスを極小にすることができ、ＦＥＴの持つ高速スイッチング特性を生かし、サージ電圧によるＦＥＴの破壊防止と低損失のパワードライバを実現できる。
【００１８】
図４は他の実施形態による駆動回路における素子ブロックの基板への搭載構成を示す図、図５はその回路図、図６は第１の両面プリント基板３１の導電パターンの一部を示す図である。この例では、第１及び第２の両面プリント基板３１，３２とその間に介在させた絶縁板３３から成る４層プリント基板３５を用い、両素子ブロック１０，２０のプラスＰ側、マイナスＮ側及びブリッジ接続部のコモンＣにおける面電流が流れる構成として４層プリント基板３５の両外側面の導体パターンを用い、この導体パターンのプラスＰ側とマイナスＮ側のラウンド間にリップル吸収用のコンデンサ３６を接続し、両素子ブロック１０，２０の導通を制御するゲート駆動回路３７の配線として４層プリント基板３５の内側２層の導体パターンを用いたものである。
【００１９】
従来では、パワーデバイスとしての素子ブロックとリップル吸収用コンデンサ、ゲート駆動回路基板が別個のものとなっていて、銅バーや電線で配線していたが、この配線のために、リアクタンスがあり、サージ電圧が発生し、高速スイッチングができないという問題があった。それに対して、本実施形態の構成においては、素子ブロックやゲート駆動回路を共通の４層プリント基板３５に搭載し、同基板３５の外側面に大きい面電流を流し、同基板３５の内側２層に小電流を流すようにしているので、放熱効果を上げることができ、また、配線材を省いてリアクタンスを極小とし、サージ吸収効果を上げることができ、スナバ回路が不要となり高速スイッチングが可能となり、損失が少なくなり、しかも、通電部形状をコンパクトにすることができる。
【００２０】
さらに他の実施形態を説明する。この実施形態は、図１（ａ）（ｂ）に示した回路構成において、環流用スイッチング素子ブロック２０又は２５のデバイスとして、ショットキーダイオードを用いたものである。駆動制御用スイッチング素子及び環流用スイッチング素子はそれぞれ複数の素子が並列に接続された素子ブロック１０，２０又は２５により構成され、その両素子ブロックがブリッジ接続されている点は上述と同じである。
【００２１】
フライホイールダイオードのブロック（モジュール）は、通常の場合、フォワードドロップが１．５Ｖ程度で、損失が大きく、さらに、逆回復時間が長くなり、サージ電圧が発生するためスナバ回路が必要で、スイッチング性能を低下させなければならない。それに対して、上記のように、環流用スイッチング素子ブロック２０又は２５のデバイスにショットキーダイオードを用いると、逆回復時間が短く、しかもフォワードドロップが０．８Ｖ程度と低いので、スナバ回路が不要となり、高速スイッチング化することにより、低損失化が図れる。
【００２２】
なお、本発明は上記実施形態の構成に限られず種々の変形が可能である。例えば、上記各実施形態では、スイッチング素子としてＦＥＴを示したが、その他に、ＩＧＢＴやバイポーラトランジスタ等を使用することができる。また、駆動回路がフルブリッジ回路とされる場合も、同様に適用可能である。
【００２３】
【発明の効果】
以上のように請求項１の発明によれば、駆動制御用及び環流用のスイッチング素子ブロックの直列ブリッジ接続部に流れる電流が面電流となるようにしたので、リアクタンスが低減され、スイッチング素子としてＦＥＴを用いて高速スイッチング特性を生かすことができ、サージ電圧による素子の破壊を防止でき、低損失のパワードライバを提供することができる。また、請求項２の発明によれば、両面プリント基板の導体パターンで面電流通電部を形成するので、容易にリアクタンスの小さい接続構成とすることができ、上記の効果が得られる。
【００２４】
また、請求項３の発明によれば、４層プリント基板を用いて面電流を流すようにしたので、通電部形状をコンパクトにすることができると共に、リアクタンスを極小とすることが可能で、サージ電圧吸収効果が高まり、高速スイッチングが可能となり、低損失化が図れる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は本発明の一実施形態による電気車駆動用のモータの駆動回路図である。
【図２】駆動用ＦＥＴ及び環流用ＦＥＴの両素子ブロックの基板への搭載構成を示した断面図である。
【図３】（ａ）（ｂ）は基板の裏面及び表面を示す平面図である。
【図４】他の実施形態による駆動回路における素子ブロックの基板への搭載構成を示す断面図である。
【図５】その回路図である。
【図６】第１の両面プリント基板の導電パターンの一部を示す図である。
【図７】実施形態による駆動回路の実装構造を示す外観図である。
【符号の説明】
Ａ  モータのアマチュア（負荷）
１０  駆動用Ｎ側ＦＥＴの素子ブロック
２０  環流用のＰ側ＦＥＴの素子ブロック
２５  Ｐ側フライホイールダイオードの素子ブロック
３０  両面プリント基板
３５  ４層プリント基板
３６  コンデンサ
３７  ゲート駆動回路
【図１】
0003550477.tif 000002
【図２】
0003550477.tif 000003
【図３】
0003550477.tif 000004
【図４】
0003550477.tif 000005
【図５】
0003550477.tif 000006
【図６】
0003550477.tif 000007
【図７】
0003550477.tif 000008