(57)【特許請求の範囲】
【請求項１】
モータを駆動するためのプッシュプル出力回路であって、  電源に接続された第１のドレインと、第１のソースと、前記第１のソースから電気的に分離されたボディとを有する第１のＭＯＳＦＥＴと、
接地された第２のソースと、第２のドレインとを有する第２のＭＯＳＦＥＴと、
前記第１のソース及び前記第２のドレインに接続された極を有するモータと、  前記第１のソースと前記第２のドレインに接続された電荷蓄積手段とを有し、
前記第１のＭＯＳＦＥＴがｎチャネルＭＯＳＦＥＴからなり、前記第２のＭＯＳＦＥＴがｎチャネルＭＯＳＦＥＴからなり、前記出力回路がさらに、前記電荷蓄積手段と、前記第１のソース及び前記第２のドレインとの間に接続された非対称要素を有しており、前記非対称要素が、前記電荷蓄積手段に電荷が蓄積されるのを許容するが、前記電荷蓄積手段から、前記第１のソース及び前記第２のドレインに向けて電流が流れるのを阻止することを特徴とするモータ駆動回路。
【請求項２】
前記非対称要素が、前記第１のソース及び前記第２のドレインに接続されたアノードと、前記電荷蓄積手段に接続されたカソードとを有するダイオードからなることを特徴とする請求項１に記載の回路。
【請求項３】
前記非対称要素が、前記第１のソース及び前記第２のドレインに共通に接続された第３のソース及び第３のゲートと、前記電荷蓄積手段に接続された第３のドレインとを有する第３のＭＯＳＦＥＴからなることを特徴とする請求項１に記載の回路。
【請求項４】
前記ボディが接地されていることを特徴とする請求項１に記載の回路。
【請求項５】
前記ボディの電位が、前記ボディと前記１のソースとの間に形成されるダイオードが常時逆バイアスされる電位に維持されることを特徴とする請求項１に記載の回路。
【請求項６】
前記電荷蓄積手段が、接地されたコンデンサからなり、前記モータ駆動回路がさらに前記コンデンサに並列に接続され且つ接地されたツェナーダイオードをさらに含むことを特徴とする請求項１に記載の回路。
【請求項７】
前記第１及び第２のＭＯＳＦＥＴがハーフブリッジを構成し、前記モータが複数の巻線を有し、前記モータ駆動回路が、さらに複数の同様なハーフブリッジを備えており、これらハーフブリッジのそれぞれが、前記複数の巻線の１つに接続されていることを特徴とする請求項１に記載の回路。
【請求項８】
前記巻線の数が３であることを特徴とする請求項７に記載の回路。
【請求項９】
モータを駆動するためのプッシュプル出力回路であって、
電源に接続された第１のソースと、前記第１のソースから電気的に分離された第１のボディと、第１のドレインとを有する第１のＭＯＳＦＥＴと、
接地された第２のソースと、接地された第２のボディと、第２のドレインとを有する第２のＭＯＳＦＥＴと、
前記第１のドレイン及び前記第２のドレインに接続された極を有するモータと、
前記第１のボディに接続された電荷蓄積手段とを有することを特徴とするモータ駆動回路。
【請求項１０】
前記第１のＭＯＳＦＥＴがｐチャネルＭＯＳＦＥＴからなり、前記第２のＭＯＳＦＥＴがｎチャネルＭＯＳＦＥＴからなることを特徴とする請求項９に記載の回路。
【請求項１１】
前記電荷蓄積手段が、接地されたコンデンサからなり、前記モータ駆動回路がさらに前記コンデンサに並列に接続され且つ接地されたツェナーダイオードをさらに含むことを特徴とする請求項９に記載の回路。
【請求項１２】
前記第１及び第２のＭＯＳＦＥＴがハーフブリッジを構成し、前記モータが複数の巻線を有し、前記モータ駆動回路が、さらに複数の同様なハーフブリッジを備えており、これらハーフブリッジのそれぞれが、前記複数の巻線の１つに接続されていることを特徴とする請求項９に記載の回路。
【請求項１３】
前記巻線の数が３であることを特徴とする請求項１２に記載の回路。
【請求項１４】
ｎチャネルハイサイドＭＯＳＦＥＴとｎチャネルローサイドＭＯＳＦＥＴとを有し、前記ハイサイドＭＯＳＦＥＴの第１のソースが前記ハイサイドＭＯＳＦＥＴの第１のボディから電気的に分離されているようなプッシュプル駆動回路に接続されたモータから逆起電力が回収される回路を作成する方法であって、
前記ハイサイドＭＯＳＦＥＴの第１のドレインを電源に接続する過程と、
前記ハイサイドＭＯＳＦＥＴの前記第１のボディをグラウンドに接続する過程と、
前記ローサイドＭＯＳＦＥＴの第２のソースをグラウンドに接続する過程と、  前記ハイサイドＭＯＳＦＥＴの前記第１のソース及び前記ローサイドＭＯＳＦＥＴの第２のドレインに電荷蓄積手段を接続する過程とを有することを特徴とする方法。
【請求項１５】
ダイオードのアノードを前記ハイサイドＭＯＳＦＥＴの前記第１のソース及び前記ローサイドＭＯＳＦＥＴの前記第２のドレインに接続し、該ダイオードのカソードを前記電荷蓄積手段に接続する過程をさらに有することを特徴とする請求項１４に記載の方法。
【請求項１６】
前記電荷蓄積手段に並列に且つ接地されるようにツェナーダイオードを接続することにより、前記電荷蓄積手段の許容値を越える電圧をグラウンドにシャントする過程をさらに有することを特徴とする請求項１４に記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電池により駆動される電子機器に於ける補助電源に関し、特にモータの作動に関連して発生する誘導起電力から補助電力を発生することのできるモータ駆動回路に関する。
【０００２】
【従来の技術】
回転するモータに蓄積されている逆起電力は、特に主電源の機能の停止によって、モータをショートし、起電力をグラウンドにシャントしないような場合に、モータ制御回路に於ける他の回路に対して補助的な電力を供給するために有用である。電源のショートから適切に保護されていれば、モータより得られる補助電力は、電力供給が停止した後も数秒間にわたって継続することができる。この貴重な時間に、ＵＰＳ（中断しない電力供給）が定常動作を開始したり、或いは所定のシャットダウン手順が開始するまでの間、システムの状態に関する情報を記憶したり、何らかの緊急応答動作を行い、回路の機能を維持するために利用することができる。例えば、ハードディスクドライブ装置に於ては、スピンドルモータからの逆起電力を利用して、ディスクが回転を停止し、ヘッドクラッシュが発生する前にヘッドを退避させることができる。そのような回路に於ては、このような補助電源が、電池或いは外部電源からの電圧よりも高い電圧を提供するものであるのは望ましい。
【０００３】
一般的な電力素子の技術によれば、パワーＭＯＳＦＥＴ間に於ける寄生的バイポーラ導通状態を、高濃度拡散領域及び金属被膜コンタクトにより、ＭＯＳＦＥＴのソースとボディ領域との間をショートすることにより防止しなければならないとされている。このソースボディ間の短絡の結果、ソースとドレインとの間に真性逆並列ダイオード（ｉｎｔｒｉｎｓｉｃ  ａｎｔｉ−ｐａｒａｌｌｅｌ  ｄｉｏｄｅ）が形成される。
【０００４】
図９ａ〜図１０ｄは、ソースボディ間のショートにより形成される真性逆並列ダイオードを示すプッシュプルＭＯＳＦＥＴハーフブリッジの断面図である。真性逆並列ダイオードは、図９ａ及び９ｂに示された集積回路及び図１０ａ及び図１０ｂに示されたディスクリート回路の何れに於いても存在する。図９ａは、ハイサイドＭＯＳＦＥＴ９１０とローサイドＭＯＳＦＥＴ９２０とを有するトーテムポールＮＭＯＳハーフブリッジの断面図である。
【０００５】
ハイサイドＭＯＳＦＥＴ９１０は、ｐ型ウェルＷ９１０を有し、その内部には、出力端子ＯＵＴに接続されたｎ型ソース領域Ｓ９１０及び電源Ｖｃｃに接続されたｎ型ドレイン領域Ｄ９１０が形成されている。ハイサイドＭＯＳＦＥＴ９１０はまた、高濃度ｐ型拡散領域Ｂ９１０を備えており、この領域は金属化コンタクトを介してソースＳ９１０に接続されていることにより、ソースボディ間ショートがなされている。ハイサイドＭＯＳＦＥＴ９１０に於けるソースボディ間ショートは、ハイサイドＭＯＳＦＥＴ９１０のソース／ボディとドレインＤ９１０との間に第１の真性逆並列ダイオード９１１を形成する。真性逆並列ダイオード９１１は、順方向電流がハイサイドＭＯＳＦＥＴ９１０を流れる時には逆バイアスされ、ソース／ボディＳ９１０に於ける電位がドレインＤ９１０の電位よりも高い場合には順バイアスされる。
【０００６】
ローサイドＭＯＳＦＥＴ９２０は、ｐ型ウェルＷ９２０を有し、該ウェル内には、グラウンドに接続されたｎ型ソース領域Ｓ９２０と、出力端子ＯＵＴに接続されたｎ型ドレイン領域Ｄ９２０とが形成されている。ローサイドＭＯＳＦＥＴ９２０のボディ拡散領域Ｐ９２０は、ソースＳ９２０に接続されていることにより、もうひとつのソースボディ間ショートを行い、第２の真性逆並列ダイオード９２１を形成している。真性逆並列ダイオード９２１は、出力端子ＯＵＴに於ける電位がグラウンド電位以下に下がった場合に順バイアスされ、それ以外の場合には逆バイアスされる。ここで注意すべきことは、ローサイドＭＯＳＦＥＴ９２０が導通した場合、真性逆並列ダイオード９２１に関わらず、電流がグラウンドに流れることである。
【０００７】
図９ｂはハイサイドＭＯＳＦＥＴ９３０とローサイドＭＯＳＦＥＴ９４０とを含むＣＭＯＳハーフブリッジを示す。ハイサイドＭＯＳＦＥＴ９３０はｎ型ウェルＷ９３０を有し、該ウェル内には電源Ｖｃｃに接続されたｐ型ソース領域Ｓ９３０と、出力端子ＯＵＴに接続されたｐ型ドレイン領域Ｄ９３０とが形成されている。ハイサイドＭＯＳＦＥＴ９３０はまた、高濃度ｎ型拡散領域Ｂ９３０を有し、該領域が金属化コンタクトによりソースＳ９３０に接続されていることにより、ソースボディ間ショートが行われている。ハイサイドＭＯＳＦＥＴ９３０に於けるソースボディ間ショートは、ソース／ボディとドレインＤ９３０との間に第１の真性逆並列ダイオード９３１を形成する。真性逆並列ダイオード９３１は、ハイサイドＭＯＳＦＥＴ９３０を電流が順方向に流れる場合には逆バイアスされ、ドレインＤ９３０に於ける電位がソースＳ９３０に於ける電位よりも高い場合には順バイアスされる。ここで注意すべきことは、ハイサイドＭＯＳＦＥＴ９４０が導通している場合には、真性逆並列ダイオード９３１に関わらず、電流が電源Ｖｃｃから出力端子ＯＵＴに向けて流れることである。
【０００８】
ローサイドＭＯＳＦＥＴ９４０は、グラウンドに接続されたｎ型ソース領域Ｓ９４０と、出力端子ＯＵＴに接続されたｎ型ドレイン領域Ｄ９４０とを有する。ｐ型ボディ拡散領域Ｂ９４０はソースＳ９４０に接続されていることにより、もうひとつのソースボディ領域を形成し、もうひとつの真性逆並列ダイオード９４１を形成する。真性逆並列ダイオード９４１は、出力端子ＯＵＴに於ける電位がグラウンド電位よりも低くなった場合に順バイアスされ、それ以外の場合には逆バイアスされる。
【０００９】
図１０ａ及び図１０ｂは、ソースボディ間ショート、従って真性逆並列ダイオードが、ディスクリートなＤＭＯＳ構造の一部をなしていることを示している。図１０ａに示されたＤＭＯＳハーフブリッジはハイサイドＭＯＳＦＥＴ９５０とローサイドＭＯＳＦＥＴ９６０とを有する。ハイサイドＭＯＳＦＥＴ９５０は、真性逆並列ダイオード９５１、９５２を有し、これらのダイオードは順方向の電流の流れに対して逆バイアスされ、出力端子ＯＵＴに於ける電位がＶｃｃよりも高い場合には順バイアスされる。さらに、ローサイドＭＯＳＦＥＴ９６０は真性逆並列ダイオード９６１、９６２を有し、これらのダイオードは、出力端子ＯＵＴの電位がグラウンド電位よりも低くなった場合に順バイアスされ、それ以外の場合に逆バイアスされる。
【００１０】
同様に、図１０ｂに示されたＤＭＯＳハーフブリッジのハイサイドＭＯＳＦＥＴは真性逆並列ダイオード９７１、９７２を有し、これらのダイオードは順方向の電流の流れに対して逆バイアスされ、出力端子ＯＵＴの電位がＶｃｃよりも高くなった場合に順バイアスされる。さらに、ローサイドＭＯＳＦＥＴ９８０は真性逆並列ダイオード９８１、９８２を有し、これらのダイオードは、出力端子ＯＵＴの電位がグラウンド電位よりも低くなった場合に順バイアスされ、それ以外の場合に逆バイアスされる。
【００１１】
図１１ａ及び１２ａは、図９ｂに示されたＣＭＯＳハーフブリッジを用いて２極及び３極モータを駆動するための２極及び３極駆動回路をそれぞれ示す。図１１ａに示されるように、２極駆動回路は、２極モータ１０５０の第１の極に接続された第１のＣＭＯＳハーフブリッジ１０１０と、モータ１０５０の第２の極に接続された第２のＣＭＯＳハーフブリッジ１０２０とを有する。同様に、図１２ａに示された３極駆動回路は、３極モータ１１５０の第１の極に接続された第１のＣＭＯＳハーフブリッジ１１１０と、モータ１１５０の第２の極に接続された第２のＣＭＯＳハーフブリッジ１１２０と、モータ１１５０の第３の極に接続された第３のＣＭＯＳハーフブリッジ１１３０とを有する。図１１ａ及び１２ａに示されたＣＭＯＳ駆動回路のそれぞれに於て、ハイサイドＭＯＳＦＥＴ９３０の真性逆並列ダイオード９３１は、ハイサイドＭＯＳＦＥＴ９３０に順方向の電流が流れる場合には逆バイアスされ、２極モータ１０５０または３極モータ１１５０の対応する極の電位がＶｃｃよりも高い場合には順バイアスされる。
【００１２】
同様に、図１１ｂ及び１２ｂは、図９ａに示されたＮＭＯＳハーフブリッジを用いて２極モータ或いは３極モータを駆動するための２極或いは３極駆動回路を示す。図１１ｂに示されるように、２極駆動回路は、２極モータ１０５０の第１の極に接続された第１のＮＭＯＳハーフブリッジ１０６０と、モータ１０５０の第２の極に接続された第２のＮＭＯＳハーフブリッジ１０７０とを有する。同様に、図１２ｂに示された３極駆動回路は、３極モータ１１５０の第１の極に接続された第１のＮＭＯＳハーフブリッジ１１６０と、モータ１１５０の第２の極に接続された第２のＮＭＯＳハーフブリッジ１１７０と、モータ１１５０の第３の極に接続された第３のＮＭＯＳハーフブリッジ１１８０とを有する。図１１ｂ及び１２ｂに示されたＮＭＯＳ駆動回路のそれぞれに於て、真性逆並列ダイオード９１１は、ハイサイドＭＯＳＦＥＴ９１０に順方向の電流が流れる場合には逆バイアスされ、２極モータ１０５０または３極モータ１１５０の対応する極の電位がＶｃｃよりも高い場合には順バイアスされる。
【００１３】
図１３〜１５は、上記した駆動回路に於けるハイサイドＭＯＳＦＥＴの真性逆並列ダイオードが、素子の極性に係わらず、モータから電源Ｖｃｃに至る好ましくない放電導通経路を形成する要領を示す。図１３は、２相モータ１２５０の異なる極ＶｏｕｔＡ及びＶｏｕｔＢに接続されたハイサイドＭＯＳＦＥＴ１２１０及び１２２０と、ローサイドＭＯＳＦＥＴ１２３０及び１２４０とを有する一般化された２極駆動回路を示す。ここで、真性逆並列ダイオード１２１１、１２２１、１２３１及び１２４１の向きは、図１１ａに於けるＣＭＯＳ駆動回路及び図１１ｂに於けるＮＭＯＳ駆動回路の両者の場合と同様である。
【００１４】
図１４ａ及び１４ｂは、図１３に示された駆動回路の通常の動作に於てＶｏｕｔＡ及びＶｏｕｔＢに発生するフライバックパルスを示している。ＶｏｕｔＢに於ける正方向の立ち上がりは、逆並列ダイオード１２２１を一時的に順バイアスする、電源電圧よりも高い電位を有するフライバックパルスを発生する。同時に、ＶｏｕｔＡに於ける負の方向への変化は、逆並列ダイオード１２３１を一時的に順バイアスするような、グラウンドよりも低い電位を有するフライバックパルスを発生する。逆に、ＶｏｕｔＡに於ける正の方向のフライバックパルスは逆並列ダイオード１２１１を一時的に順バイアスし、ＶｏｕｔＢに於ける負の方向のフライバックパルスは、逆並列ダイオード１２４１を一時的に順バイアスする。ハイサイド逆並列ダイオード１２１１及び１２２１が順バイアスされる度に、フライバックエネルギが電源Ｖｃｃにより吸収される。
【００１５】
図１５ａ〜１５ｃは、電池が機能を停止したときに、モータ１２５０により発生した逆起電力が電源Ｖｃｃへと失われる要領を示している。電池の機能が停止すると、モータ１２５０の逆起電圧（Ｖｅｍｆ）は、駆動電位Ｖｃｃにより決定されるレベルにある。Ｖｃｃがグラウンド電圧に下がると、正の方向のフライバックパルスがＶｏｕｔＡまたはＶｏｕｔＢに加えられる度ごとに、モータ１２５０が逆並列ダイオード１２１１、１２２１を順バイアスする。しかしながら、機能を停止した電池或いは、他のエネルギを吸収する回路が、モータ１２５０により発生した逆起電力を約１秒以内の間に放電させる負荷を構成するが、この放電時間は、緊急パワーダウン手順を行うのに十分ではない。
【００１６】
図１６は、電池の機能停止後、逆起電力がＶｃｃへと失われるのを回避し、緊急時のパワーダウン手順のために電源電圧Ｖｃｃが利用可能な時間を増大させるための従来技術に基づく方向を示している。図１６は、図１３に示された一般化された２極駆動回路を備えており、ＶＢａｔｔｅｒｙとして示されている電池と、ハイサイドＭＯＳＦＥＴ１２１０及び１２２０との間に設けられたショットキーダイオード１５１０とをさらに備えている。ショットキーダイオード１５１０は、通常の動作時には順バイアスされているが、ＶＢａｔｔｅｒｙが故障すると、ショットキーダイオード１５１０が逆バイアスされ、モータ１５１０により発生した逆起電力を電源Ｖｃｃに対して分離する。したがって、Ｖｃｃは、図１７に示されるように従来よりも長時間にわたって利用可能なレベルに留まり、パワーダウン手順を可能にするような補助的な電源として利用することができる。
【００１７】
この従来技術に基づく出力回路の問題点は、分離用のショットキーダイオード１５１０が、モータを駆動するために本来利用可能な電力のかなりの部分を消費し、したがって補助電源として利用し得る逆起電力を発生する電力のかなりの部分を消費してしまう点にある。ショットキーダイオードに於ける電圧降下が約０．５〜１．５ボルトであることが一般的に知られており、５ボルトの電源の場合にはこれは１０〜３０％の電力の損失を意味する。さらに、ハードディスクドライブのためのスピンドルモータは数アンペアの電流を消費することから、ショットキーダイオード１５１０は約１ワットの電力の損失の原因となり、この電力は本来、緊急時のパワーダウン手順のために利用し得るはずのものである。さらに、３ボルトのシステムに於ては、ダイオードによる０．５ボルトの電圧降下も１７％の電圧の損失を意味し、これは、２．７ボルトの電池が用いられているような場合には、制御回路の設計を殆ど不可能にしてしまう。
【００１８】
【発明が解決しようとする課題】
本発明によれば、従来技術に基づく分離用のショットキーダイオードを必要とすることなく、ソースボディ間ショートを含むことなく、従って、ハイサイドＭＯＳＦＥＴを介して逆起電力を電源へと放電するのを回避するような画期的なＭＯＳＦＥＴ構造を備えた補助電源を提供するようなモータ駆動用のプッシュプル出力回路が提供される。本発明によれば、フライバックパルスはモータの極から整流用のダイオードを介して電荷蓄積用のコンデンサへと出力され、従って、電源電圧よりも高い電圧の補助電力を発生することができる。
【００１９】
本発明に基づく駆動回路は、電源に接続された（第１の）ドレインと、第１のソースと、前記第１のソースから電気的に分離されたボディとを有するｎチャネルＭＯＳＦＥＴ（第１のトランジスタ）を有する。ボディは、グラウンドまたは、電源電圧よりも低い所定の電位に接続されている。ローサイドｎチャネルＭＯＦＥＴ（第２のトランジスタ）は、グラウンドに接続された（第２の）ソースと、（第２の）ドレインとを有し、さらにハイサイドＭＯＳＦＥＴの（第１の）ソースがローサイドＭＯＳＦＥＴの（第２の）ドレインに接続されるようにハイサイドＭＯＳＦＥＴに対して直列に接続されている。モータの第１の極はハイサイドＭＯＳＦＥＴのソース及びローサイドＭＯＳＦＥＴのドレインに接続されており、これらのＭＯＳＦＥＴは、モータを駆動するための交流電圧を発生するように、もうひとつのプッシュプルＭＯＳＦＥＴの対と組み合わして用いられる。最後に、電荷蓄積手段が、フライバックエネルギを蓄積するためにハイサイドＭＯＳＦＥＴのソース及びローサイドＭＯＳＦＥＴのドレインに接続されている。このフライバックエネルギは、モータが回転している時モータにより発生し、モータへの電力の供給が絶たれたときに、緊急のパワーダウン手順を行うための補助電源を提供するものである。
【００２０】
ＭＯＳＦＥＴに関する従来からの常識的な理解に反して、本発明によれば、第１及び第２のハイサイドＭＯＳＦＥＴがソースボディ間ショートを伴わないものであって、したがって上記したように従来技術に基づく構造に於て見られる真性逆並列ダイオードを備えていない。その代わりに、各ハイサイドＭＯＳＦＥＴのソースはモータの極に接続され、ボディはグラウンドまたは別の所定電位に接続されている。このハイサイドＭＯＳＦＥＴ構造の利点は、ハイサイドＭＯＳＦＥＴのソースとボディとの間の真性ダイオードが、ドレインからソースへの接続に代わって常時逆バイアスされる点にある。したがって、モータにより発生したフライバックエネルギは電源に対してシャントされることがなく、コンデンサを充電するために用いることができる。このようにして構成される補助電源はＶｃｃとは独立しており、格別制限が付されていない場合には、電源電圧Ｖｃｃを越えることとなる。しかも、本発明に基づくハイサイドＭＯＳＦＥＴは、従来技術の駆動回路に於て用いられた分離用のショットキーダイオードを必要としない。分離用ショットキーダイオードを不要とすることにより、電力の損失を減少させ、モータを駆動するために利用可能な最大電圧を増大させ、したがって電源が機能を停止したときに補助電源を充電するために利用可能な逆起電力を増大させることができる。しかも、順バイアスされる従来技術に於けるハイサイドＭＯＳＦＥＴとは異なり、本発明に基づくハイサイドＭＯＳＦＥＴの接合部が逆バイアスされることから、寄生バイポーラトランジスタの形成も回避することができる。
【００２１】
本発明によれば、ｎチャネルハイサイドＭＯＳＦＥＴとｎチャネルローサイドＭＯＳＦＥＴとを有するプッシュプル駆動回路に接続されたモータから逆起電力を回収するための方法であって、前記ハイサイドＭＯＳＦＥＴのソースを電源に接続する過程と、前記ハイサイドＭＯＳＦＥＴのベースをグラウンドに接続する過程と、前記ハイサイドＭＯＳＦＥＴのソース及び前記ローサイドＭＯＳＦＥＴのドレインに、電荷蓄積手段を、これらＭＯＳＦＥＴに接続されたアノード及び前記電荷蓄積手段に接続された整流用ダイオードを介して、接続する過程とを有することを特徴とする方法が提供される。電荷蓄積手段を、プッシュプル駆動回路の整流された出力に接続することにより、主電池が機能を停止した場合に、緊急パワーダウン手順を行い、Ｖｃｃよりも高い電圧を必要とする他の回路に対して電力を供給するために利用可能な補助電源が形成される。
【００２２】
ハイサイドｎチャネルＭＯＳＦＥＴに代えてｐチャネルＭＯＳＦＥＴを用いることもできる。その場合ＭＯＳＦＥＴのソースは電源Ｖｃｃに接続され、ドレインはモータの極に接続され、ｎ型ボディはソースにショートされない。この場合も、逆並列ダイオードの形成を回避することはできる。このような場合、ｐチャネルＭＯＳＦＥＴのボディを、電荷蓄積手段に直接接続し、整流用のダイオードを省略することができる。ｎチャネルＭＯＳＦＥＴの場合と同様に、ソースボディ間ショートを回避することにより、モータの極とＰＭＯＳボディとの間の接合部が逆バイアスされる。但し、フライバックパルスがｐチャネルドレインとボディとの間のダイオードを順バイアスした場合には、エネルギが補助電源の電荷蓄積手段により吸収される。
【００２３】
【実施例】
以下、本発明の好適実施例を添付の図面について詳しく説明する。
【００２４】
第１の実施例
図１〜３は、本発明に基づくプッシュプル駆動回路の第１の実施例を示す。図１に示されるように、駆動回路は２相モータ１１０を駆動するように接続されている。駆動回路は、第１のハーフブリッジ１３０と、第２のハーフブリッジ１５０と、１対の整流用ダイオードＡ４及びＢ４と、コンデンサ５０と、ツェナーダイオード５１とを有する。第１のハーフブリッジ１３０は、出力端子ＶｏｕｔＡに接続されたハイサイドＭＯＳＦＥＴ１３１及びローサイドＭＯＳＦＥＴ１３６を有し、この出力端子ＶｏｕｔＡはさらにモータ１１０の一方の極に接続されている。第２のハーフブリッジ１５０は、出力端子ＶｏｕｔＢに接続されたハイサイドＭＯＳＦＥＴ１５１及びローサイドＭＯＳＦＥＴ１５６を有し、この出力端子ＶｏｕｔＢはモータ１１０の第２の極に接続されている。整流用ダイオードＡ４のアノードがＶｏｕｔＡに接続されており、整流用ダイオードＢ４のアノードがＶｏｕｔＢに接続されいている。これらの整流用ダイオードＡ４及びＢ４のカソードは、補助電力ラインＶａｕｘに共通に接続されている。コンデンサ５０の一端はＶａｕｘに接続され、その他端はグラウンドに接続されている。ツェナーダイオード５１のカソードはＶａｕｘに接続され、そのアノードはグラウンドに接続されている。
【００２５】
図２は、本発明の第１の実施例に基づく第１のハーフブリッジ１３０の断面図を示す。ハーフブリッジ１３０はハイサイドＭＯＳＦＥＴ１３１とローサイドＭＯＳＦＥＴ１３６とを有する。ハイサイドＭＯＳＦＥＴ１３１は、ｐ型基層内に形成されたｎ型ソース領域Ｓ１とｎ型ドレイン領域Ｄ１とを有する。ドレインＤ１は電源Ｖｃｃに接続され、ソースＳ１は出力端子ＶｏｕｔＡに接続されている。ここで、ソースＳ１が基層（ボディ）にショートされていないことに留意されたい。ソースボディ間ショートがないことにより、ＶｏｕｔＡをＶｃｃに接続するダイオードが存在しない。即ち従来技術に於ける逆並列ダイオードが除去されている。ローサイドＭＯＳＦＥＴ１３６は、ｐ型基層に形成されたｎ型ドレイン領域Ｄ２とｎ型ソース領域Ｓ２とを有する。さらに、Ｐ＋ボディ領域Ｂ２がソースＳ２に隣接して形成されている。ドレイン領域Ｄ２はＶｏｕｔＡに接続されており、ソース領域Ｓ２はボディ領域Ｂ２にショートされ、グラウンドに接続されている。図示されているように、ローサイドＭＯＳＦＥＴ１３６についてのソースボディ間ショートは、ソース／ボディとドレインＤ２との間に真性逆並列ダイオードＡ３を形成し、このダイオードは、ＶｏｕｔＡが接地電圧よりも低くなったときに順バイアスされ、それ以外の場合に逆バイアスされる。
【００２６】
図１に示されるように、第２のハイサイドＭＯＳＦＥＴ１５１は、第１のハイサイドＭＯＳＦＥＴ１３１と同様であって、第２のローサイドＭＯＳＦＥＴ１５６は第１のローサイドＭＯＳＦＥＴ１３６と同様である。第２のハイサイドＭＯＳＦＥＴ１５１の真性ダイオードＢ１及びＢ２は、第１のハイサイドＭＯＳＦＥＴ１３１の真性ダイオードＡ１及びＡ２に対応する。同様に、第２のローサイドＭＯＳＦＥＴ１５６の真性逆並列ダイオードＢ３は、第１のローサイドＭＯＳＦＥＴ１３６の真性逆並列ダイオードＡ３に対応する。
【００２７】
通常の動作時に、ＶｏｕｔＡ及びＶｏｕｔＢの逆起電力がハイサイドＭＯＳＦＥＴ１３１及び１５１を損傷するのを回避するために、ＶｏｕｔＡ及びＶｏｕｔＢからＶａｕｘに向けてフライバックパルスを出力するために整流用ダイオードＡ４及びＢ４が用いられる。即ち、ＶｏｕｔＡ及びＶｏｕｔＢがそれぞれＶａｕｘを越える度ごとにダイオードＡ４及びＢ４がそれぞれ順バイアスされる。コンデンサ５０は、整流用ダイオードＡ４及びＢ４から伝達されたフライバックパルスを充電し、緊急用パワーダウン手順のためのＶａｕｘを維持する。ＶｏｕｔＡ及びＶｏｕｔＢのサイクルが低電位になったとき、整流用ダイオードＡ４及びＢ４が逆バイアスされ、ＶａｕｘがＶｏｕｔＡ及びＶｏｕｔＢにそれぞれ放電されるのを回避することができる。さらに、Ｖａｕｘの最大電圧は、ツェナーダイオード５１の降伏電圧によって制限される。ここで、真性ダイオードＡ２、Ａ３、Ｂ２及びＢ３の最大降伏電圧が、ツェナーダイオード５１の降伏電圧と整流用ダイオードＡ４及びＢ４に於ける順バイアスダイオード電圧降下との和を越えるようにハイサイドＭＯＳＦＥＴ１３１及び１５１を製造しておくのが好ましい。後記するように、スイッチング動作毎に、出力ＶｏｕｔＡおよびＶｏｕｔＢの電圧が交互にＶｃｃを越えることから、整流用ダイオードＡ４及びＢ４に於ける電圧降下は、ＶｃｃとＶａｕｘとの間に許容できないような直列電圧降下を引き起こさないことに留意されたい。
【００２８】
図３は、本発明の第１の実施例に基づく駆動回路及び補助電源を示す等価回路である。等価回路は、グラウンドと電源Ｖｃｃとの間に於いては真性ダイオードＡ１及びＢ１のみが接続されていることを示している。図３はまた、モータの極とＶｃｃとの間には何らダイオードが接続されていないことも示している。
【００２９】
図４ａ〜４ｃは、本発明の第１の実施例に基づき、駆動回路の通常の動作時にＶａｕｘがＶｃｃを越える値に維持される要領を示す波形図である。通常の動作時に於いては、モータ１１０の正の方向及び負の方向の変化毎にＶｏｕｔＡ及びＶｏｕｔＢにフライバックパルスが発生する。図示されているように、フライバックパルスはＶｃｃを越え且つグラウンド電位を下回るような振幅を有する。これは、フライバック逆起電力が駆動電圧Ｖｃｃによって制限を受けるのではなく、また同様に最も低い駆動電圧によって制限を受けるものではないことによるものである。正の方向のフライバックパルスは、全波整流回路と同様の要領を以て、コンデンサ５０に向けて、ダイオードＡ４及びＢ４によって交互に送り込まれる。即ち、正の方向のフライバックパルスがＶａｕｘと整流用ダイオードＡ４或いはＢ４に於ける電圧降下量との和を越えたとき、整流用ダイオードＡ４及びＢ４は一時的に順バイアスされる。同様に、真性ダイオードＡ２は、真性ダイオードＡ３と共働して、負の方向のフライバックパルスをグラウンド電位にクランプし、それ以外の点に於いては、逆バイアスのままに保持される。真性ダイオードＢ２及びＢ３も同様に作動する。正の方向のフライバックパルスは、Ｖａｕｘがツェナーダイオード５１の降伏電圧ＢＶｚに等しくなるまでコンデンサ５０に蓄積される。Ｖａｕｘが降伏電圧ＢＶｚに等しくなった後、さらなる正の方向のフライバックパルスはツェナーダイオード５１によりグラウンドにシャントされる。非対称要素としてのダイオードＡ４及びＢ４は、ＭＯＳＦＥＴにより置換することができる。この場合、それらのソース及びゲートはＶｏｕｔＡ及びＶｏｕｔＢにそれぞれ接続され、ドレインが補助電源ラインＶａｕｘに共通接続される。
【００３０】
上記したような本発明の第１の実施例に基づく駆動回路に於いては、補助電力が、正の方向のフライバックパルスにより形成され、したがってＶｃｃを越える電位の補助電力を供給することができる。
【００３１】
さらに、本発明の第１の実施例に基づく駆動回路に於けるハイサイドＭＯＳＦＥＴ構造は、従来技術によって可能である以上に高い電圧の逆起電力を発生することができる。従来技術の欄に於いて述べたように、逆起電力がＶｃｃに放電されるのを回避するために、従来は、電池とハーフブリッジとの間にショットキーダイオードを必要としていた。したがって、この従来技術によれば、モータを駆動するための最大の電位は、（電池の電圧）−（ショットキーダイオードの電圧降下）によって制限される。それに対して、本発明によれば、ハイサイドＭＯＳＦＥＴ構造は、接地されたボディの働きにより、逆起電力がＶｃｃに放電されるのを防止する。したがって、ショットキーダイオードが不要であって、モータ１１０の極に加えられる駆動電圧が電池の電圧に等しくなる。ショットキーダイオードに於ける電圧降下が０．５〜１．５ボルトであることから、このように駆動電圧を高め得ることは、特に、電源電圧として３ボルトが用いられる場合に有用である。
【００３２】
さらに、本発明の第１の実施例に於いて用いられたＭＯＳＦＥＴ構造は、従来技術に基づくＭＯＳＦＥＴ構造のようにソースボディ間ショートを伴わない点に於いても異なっている。しかしながら、その結果、接合部が順バイアスではなく逆バイアスされることから、ハイサイドＭＯＳＦＥＴに於ける寄生バイポーラスナップバックの可能性に対して悪い影響を及ぼすことがない。唯一の欠点は、ソースとボディとが分離されたことによるボディエフェクトのために、ハイサイドＭＯＳＦＥＴの閾値が高められることにある。第１の実施例に於いては、ソースボディ間ショートのあるなしに係わらず、電源レールすなわち電源ラインよりも高い電位にゲートを駆動するためにチャージポンプが用いられなければならないことから、この欠点は何等問題とならない。
【００３３】
第２の実施例
図５及び６は、本発明の第２の実施例に基づく駆動回路及び補助電源を示す。第２の実施例は、ＣＭＯＳ技術を用いたプッシュプル出力回路を有する。
【００３４】
図５に示されるように、出力段は２極モータ５１０を駆動するべく接続されている。この駆動回路は、第１のハーフブリッジ５３０と、第２のハーフブリッジ５５０と、コンデンサ５０と、ツェナーダイオード５１とを有する。第１のハーフブリッジ５３０は、出力端子ＶｏｕｔＡに接続されたハイサイドｐチャネルＭＯＳＦＥＴ５３１及びローサイドｎチャネルＭＯＳＦＥＴ５３６を有し、この出力端子ＶｏｕｔＡはさらにモータ５１０の一方の極に接続されている。第２のハーフブリッジ５５０は、出力端子ＶｏｕｔＢに接続されたハイサイドＭＯＳＦＥＴ５５１及びローサイドＭＯＳＦＥＴ５５６を有し、この出力端子ＶｏｕｔＢはモータ１１０の第２の極に接続されている。
【００３５】
図６は、本発明の第２の実施例に基づく第１のハーフブリッジ５３０の断面図である。ハーフブリッジ５３０はハイサイドＭＯＳＦＥＴ５３１とローサイドＭＯＳＦＥＴ５３６とを有する。ハイサイドＭＯＳＦＥＴ５３１は、ｎ型基層内に形成されたｐ型ソース領域Ｓ１とｐ型ドレイン領域Ｄ１とを有する。さらに、Ｎ＋ボディ領域Ｂ１がソースＳ１に隣接して形成されている。ソース領域Ｓ１はＶｃｃに接続され、ドレインＤ１は出力端子ＶｏｕｔＡに接続されている。上記したように、この構造は、ソースＳ１とボディＢ１との間に真性ダイオードＡ１を、ドレインＤ１とボディＢ１との間に真性ダイオードＡ４を形成する。最後に、真性ダイオードＡ６が、埋込み層５３２とグラウンドとの間に形成される。
【００３６】
ローサイドＭＯＳＦＥＴ５３６は、間隔を置いて設けられたｎ型ソースＳ２及びドレインＤ２と、更にＰ＋ボディ領域Ｂ２を有する。ソースＳ２及びボディＢ２は、共通にグラウンドに接続され、従ってソースボディ間ショートを形成する。ドレインＤ２は出力端子ＶｏｕｔＡに接続されている。上記したように、この構造はドレインＤ２と接地されたボディとの間に真性逆並列ダイオードＡ３を形成する。
【００３７】
再び図５を参照することにより理解されるように、第２のハーフブリッジ５５０は、Ｖｃｃと第２の出力端子ＶｏｕｔＢとの間に接続された第２のハイサイドＭＯＳＦＥＴ５５１と、第２の出力端子ＶｏｕｔＢとグラウンドとの間に接続された第２のローサイドＭＯＳＦＥＴ５５６とを有する。第２のハイサイドＭＯＳＦＥＴ５５１は、第１のハイサイドＭＯＳＦＥＴ５３１と同様であって、第２のローサイドＭＯＳＦＥＴ５５６は第１のローサイドＭＯＳＦＥＴ５３６と同様である。第２のハイサイドＭＯＳＦＥＴ５５１の真性ダイオードＢ１、Ｂ４及びＢ６は、第１のハイサイドＭＯＳＦＥＴ５３１の真性ダイオードＡ１、Ａ４及びＡ６に対応する。同様に、第２のローサイドＭＯＳＦＥＴ５５６の真性逆並列ダイオードＢ３は、第１のローサイドＭＯＳＦＥＴ５３６の真性逆並列ダイオードＡ３に対応する。
【００３８】
本発明の第２の実施例に基づく出力回路の作動は上記した第１の実施例の駆動回路と同様である。しかしながら、図５に示されるように、接地されたコンデンサ５０は、第１の実施例の場合と異なり、整流用ダイオードを介在させることなく第１及び第２のハイサイドＭＯＳＦＥＴ５３１及び５５１のボディＢ１に接続されている。フライパックパルスは、整流用ダイオードと同様に機能する真性ダイオードＡ４及びＢ４を介してＶａｕｘに伝達される。真性ダイオードＡ１及びＢ１は、ＮウェルダイオードＡ６及びＢ６と共に逆バイアス状態に保持される。真性ダイオードＡ３及びＢ３は、負の方向のフライバックパルスの期間を除いて逆バイアスされる。負の方向のフライバックパルスの期間に於いては、これらの真性ダイオードは、グラウンドに対してダイオードの電圧降下分だけ低いレベルに出力をクランプする。
【００３９】
第１の実施例と同様に、本発明の第２の実施例に於いて用いられているハイサイドＭＯＳＦＥＴ構造は、ソースボディ間ショートを伴わない点に於いて従来のＭＯＳＦＥＴ構造と異なる。第１の実施例の場合と同様に、結果として得られる接合部は、順バイアスではなく逆バイアスされることから、ハイサイドＭＯＳＦＥＴ５３１及び５５１に於ける寄生的バイポーラスナップバックの可能性に対して悪い影響を与えることがない。唯一の欠点は、ソース及びボディが分離されていることによるボディレエフェクトのためにハイサイドＭＯＳＦＥＴの閾値が高くなる点にある。しかしながら、第２の実施例に於いては、ＰＭＯＳソース接続部として示されているＶｃｃに対してＶａｕｘがほんの数ボルト高いのみであることにより、ボディエフェクトの影響が最小化される。
【００４０】
多相モータについての実施例
図７ａ及び図７ｂは、本発明の第１及び第２の実施例の開示内容を組み込んだ３相駆動回路を示している。図７ａは、第１の実施例に於ける２相駆動回路に組み込まれたＮＭＯＳトーテムポール構造を備えた３相駆動回路を示している。３相ブリッジは、出力端子ＶｏｕｔＡを介して、図示されない３相モータの第１の極に接続された第１のハーフブリッジ７１０と、出力端子ＶｏｕｔＢを介して３相モータの第２の極に接続された第２のハーフブリッジ７１１と、出力端子ＶｏｕｔＡを介して、図示されない３相モータの第３の極に接続された第３のハーフブリッジ７１２とを有する。第１の実施例と同様に、ハーフブリッジ７１０、７１１及び７１２は、それぞれ、Ｖｂａｔに接続されたｎ型ソース領域と、出力端子ＶｏｕｔＡ、ＶｏｕｔＢ及びＶｏｕｔＣの対応するものに接続されたｎ型ドレイン領域とを有するハイサイドＭＯＳＦＥＴを備えている。更に各ハイサイドＭＯＳＦＥＴのボディはグラウンドに接続されている。各ハーフブリッジはまた、出力端子の対応するものに接続されたドレインと、グラウンドに接続されたソースとを有するローサイドＭＯＳＦＥＴを備えている。各ハーフブリッジに対応するハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴは、同一の出力端子に接続されている。更に、各出力端子ＶｏｕｔＡ、ＶｏｕｔＢ及びＶｏｕｔＣは、３相モータの１つの極及び、ダイオードＡ４、Ｂ４及びＣ４を介してコンデンサ５０にそれぞれ接続されている。最後に、接地されたツェナーダイオード５１が、コンデンサ５０に並列に接続されている。
【００４１】
図７ｂは、第２の実施例の２相駆動回路に組み込まれたＣＭＯＳ構造を備えた３相駆動回路７５０を示している。３相ブリッジ７５０は、出力端子ＶｏｕｔＡを介して、図示されない３相モータの第１の極に接続された第１のハーフブリッジ７６０と、出力端子ＶｏｕｔＢを介して３相モータの第２の極に接続された第２のハーフブリッジ７６１と、出力端子ＶｏｕｔＡを介して、図示されない３相モータの第３の極に接続された第３のハーフブリッジ７６２とを有する。第２の実施例と同様に、ハーフブリッジ７６０、７６１及び７６２は、それぞれ、Ｖｂａｔに接続されたｐ型ソース領域と、出力端子ＶｏｕｔＡ、ＶｏｕｔＢ及びＶｏｕｔＣの対応するものに接続されたｐ型ドレイン領域とを有するｎチャネルハイサイドＭＯＳＦＥＴを備えている。更に各ハイサイドＭＯＳＦＥＴのボディは、接地されたコンデンサ５０に接続されている。各ハーフブリッジはまた、出力端子の対応するものに接続されたｎ型ドレインと、接地されたボディに接続されたｎ型ソースとを有するローサイドｐチャネルＭＯＳＦＥＴを備えている。各ハーフブリッジに対応するハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴは、同一の出力端子に接続されている。最後に、接地されたツェナーダイオード５１が、コンデンサ５０に並列に接続されている。
【００４２】
図８ａ及び８ｂは、第１及び第２の実施例の開示内容を組み込んだ一般化されたＮ相駆動回路を示している。これらの図は、本発明の第１及び第２の実施例の開示内容が、そのまま多相駆動回路に適用し得ることを示すためのものである。特に、図８ａは、第１の実施例のＮＭＯＳトーテムポール構造を組み込んだＮ相ブリッジを示しており、図８ｂは、第２の実施例のＣＭＯＳ構造を組み込んだＮ相ブリッジを示している。
【００４３】
以上、本発明を特定の実施例について詳しく説明したが、他の実施例も種々可能である。例えば、本発明の駆動回路を、電力が遮断されたときにフライバック逆起電力を発生する任意の誘導性負荷を駆動するために用いることができる。従って、本発明の範囲は、開示された実施例に限定されるものではなく、あくまでも特許請求の範囲の記載によって決定されるべきものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例を組み込んだ装置の単純化された回路図。
【図２】本発明の第１の実施例に基づく装置のハーフブリッジを示す部分断面図。
【図３】本発明の第１の実施例に基づく装置の等価回路。
【図４】ａ、ｂ及びｃからなり、本発明の第１の実施例に基づく装置の作動を示す波形図。
【図５】本発明の第２の実施例を組み込んだ装置の単純化された回路図。
【図６】本発明の第２の実施例に基づく装置のハーフブリッジを示す部分断面図。
【図７】ａ及びｂからなり、本発明の第３及び第４の実施例に基づく３相駆動回路を単純化して示す回路図。
【図８】ａ及びｂからなり、本発明の第５及び第６の実施例に基づき一般化されたＮ相駆動回路を単純化して示す回路図。
【図９】ａ及びｂからなり、従来技術に基づくプッシュプルハーフブリッジを示す断面図。
【図１０】ｃ及びｄからなり、従来技術に基づくプッシュプルハーフブリッジを示す断面図。
【図１１】ａ及びｂからなり、従来技術に基づく２相スピンドルモータのための駆動回路を単純化して示す回路図。
【図１２】ａ及びｂからなり、従来技術に基づく３相スピンドルモータのための駆動回路を単純化して示す回路図。
【図１３】従来技術に基づく２相スピンドルモータのための駆動回路を単純化して示す回路図。
【図１４】ａ及びｂからなり、モータにより発生したフライバックパルスを表す波形図である。
【図１５】ａ、ｂ及びｃからなり、図１３に示された従来技術に基づく回路に於ける逆起電力の減衰の様子を示す波形図。
【図１６】逆起電力を分離するための従来技術に基づく装置を単純化して示す回路図。
【図１７】図１６に示された従来技術に基づく回路に於ける逆起電力の減衰の様子を示す波形図。
【符号の説明】
５０  コンデンサ
５１  ツェナーダイオード
１１０  ２相モータ
１３０、１５０  ハーフブリッジ
１３１、１５１  ハイサイドＭＯＳＦＥＴ
１３６、１５６  ローサイドＭＯＳＦＥＴ
５１０  ２相モータ
５３０、５５０  ハーフブリッジ
５３１、５５１  ハイサイドＭＯＳＦＥＴ
５３６、５５６  ローサイドＭＯＳＦＥＴ
７１０、７１１、７１２、７６０、７６１、７６２  ハーフブリッジ
【図１】
0003580856.tif 000002
【図２】
0003580856.tif 000003
【図３】
0003580856.tif 000004
【図４】
0003580856.tif 000005
【図５】
0003580856.tif 000006
【図６】
0003580856.tif 000007
【図７】
0003580856.tif 000008
【図８】
0003580856.tif 000009
【図９】
0003580856.tif 000010
【図１０】
0003580856.tif 000011
【図１１】
0003580856.tif 000012
【図１２】
0003580856.tif 000013
【図１３】
0003580856.tif 000014
【図１４】
0003580856.tif 000015
【図１５】
0003580856.tif 000016
【図１６】
0003580856.tif 000017
【図１７】
0003580856.tif 000018