(57)【特許請求の範囲】
【請求項１】
２つの信号を入力してその位相差に対応する信号を取り出す位相比較回路において、
第１の入力端子と第２の入力端子と出力端子を有し、
前記第２の入力端子の信号が第１の値のときに、前記第１の入力端子の信号としきい値との関係に応じて複数個の安定状態の内の１つの安定状態を呈すると共に該１つの安定状態に対応する値の信号を前記出力端子に出力し、
且つ、前記第２の入力信号が第２の値のときに、前記第１の入力端子の信号の如何に係わらず前記複数の安定状態の内の特定の１つの安定状態を呈すると共に該特定の１つの安定状態に対応する値の信号を前記出力端子に出力することを特徴とする位相比較回路。
【請求項２】
請求項１に記載の位相比較回路において、
前記出力端子と電源端子との間に接続したトランジスタと、前記出力端子と前記第２の入力端子との間に接続した負性抵抗素子とからなり、前記トランジスタのゲート又はベースに前記第１の入力端子を接続したことを特徴とする位相比較回路。
【請求項３】
請求項１に記載の位相比較回路において、
前記出力端子と第１の電源端子との間に接続した第１のトランジスタと、前記出力端子に一端を接続した負性抵抗素子と、該負性抵抗素子の他端と第２の電源端子との間に接続した第２のトランジスタとからなり、前記第１のトランジスタのゲート又はベースに前記第１の入力端子を接続し、前記第２のトランジスタのゲート又はベースに前記第２の入力端子を接続したことを特徴とする位相比較回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多安定回路を利用して２つの入力信号から両入力信号の位相差に対応する信号を取り出す位相比較回路に関するものである。
【０００２】
【従来の技術】
位相比較回路として、従来から図８に示したものが使用されている。これは電界効果トランジスタＱ１〜Ｑ７と負荷抵抗ＲＬ１，ＲＬ２を用いて構成した論理ＥＸＯＲ回路からなるものであり、図９に示すように、２つの入力信号Ｖｉｎ１とＶｉｎ２に対して、両信号Ｖｉｎ１とＶｉｎ２が不一致のときハイレベル信号ＶＨを、一致するときロウレベル信号ＶＬを、出力信号Ｖｏｕｔとして出力する。
【０００３】
【発明が解決しようとする課題】
ところが、この回路では素子の数が多く、定電流源トランジスタＱ７を使用するので消費電力が大きく、また入力信号に大きな振幅が必要となるという問題があった。
【０００４】
本発明の目的は、素子の数を少なくでき、消費電力を小さくでき、また小さな入力信号でも安定して動作する位相比較回路を提供することである。
【０００５】
【課題を解決するための手段】
このために第１の発明は、２つの信号を入力してその位相差に対応する信号を取り出す位相比較回路において、第１の入力端子と第２の入力端子と出力端子を有し、前記第２の入力端子の信号が第１の値のときに、前記第１の入力端子の信号としきい値との関係に応じて複数個の安定状態の内の１つの安定状態を呈すると共に該１つの安定状態に対応する値の信号を前記出力端子に出力し、且つ、前記第２の入力信号が第２の値のときに、前記第１の入力端子の信号の如何に係わらず前記複数の安定状態の内の特定の１つの安定状態を呈すると共に該特定の１つの安定状態に対応する値の信号を前記出力端子に出力するよう構成した。
【０００６】
第２の発明は、第１の発明において、前記出力端子と電源端子との間に接続したトランジスタと、前記出力端子と前記第２の入力端子との間に接続した負性抵抗素子とからなり、前記トランジスタのゲート又はベースに前記第１の入力端子を接続して構成した。
【０００７】
第３の発明は、第１の発明において、前記出力端子と第１の電源端子との間に接続した第１のトランジスタと、前記出力端子に一端を接続した負性抵抗素子と、該負性抵抗素子の他端と第２の電源端子との間に接続した第２のトランジスタとからなり、前記第１のトランジスタのゲート又はベースに前記第１の入力端子を接続し、前記第２のトランジスタのゲート又はベースに前記第２の入力端子を接続して構成した。
【０００８】
【発明の実施の形態】
図１は本発明の実施の形態の位相比較回路のブロック図である。この位相比較回路は、第１の入力信号Ｖｉｎ１が入力する第１の入力端子１１と、第２の入力信号Ｖｉｎ２が入力する第２の入力端子１２とを独立に有し、かつ出力信号Ｖｏｕｔを出力する出力端子１３を有する多安定回路１０からなる。
【０００９】
この多安定回路１０は、入力信号Ｖｉｎ２の値がＶ１かＶ２（Ｖ１＜Ｖ２）かによって、図２（ａ）、（ｂ）に示すような人出力特性を有する。すなわち、Ｖｉｎ２＝Ｖｌのとき、図２の（ａ）に示すような１つの安定状態を有する。このときは、入力信号Ｖｉｎ１の値によらず、出力信号ＶｏｕｔはロウレベルＶＬに固定される。一方、Ｖｉｎ２＝Ｖ２のときには、多安定回路１０は、図２の（ｂ）に示すような特性を有する。すなわち、入力信号Ｖｉｎ１が一定の電圧領域（Ｖｉｎ１＜Ｖｔ）（Ｖｔ：しきい値）で出力信号ＶｏｕｔがＶＨ又はＶＬとなる双安定性を有し、他の電圧領域（Ｖｉｎ１＞Ｖｔ）で出力信号ＶｏｕｔがＶＬとなる単安定状態に帰する。
【００１０】
以上から、入力信号Ｖｉｎ１がＶｉｎ１＜Ｖｔにおいて、入力信号Ｖｉｎ２がＶｌからＶ２に変化したとき、出力信号ＶｏｕｔはＶＬからＶＨに遷移する。この後、Ｖｉｎ２＝Ｖ２において、入力信号Ｖｉｎ１がしきい値Ｖｔを超えると、出力信号ＶｏｕｔはＶＬに変化し、以後は入力信号Ｖｉｎ１が変化してもＶｏｕｔ＝ＶＬは変化しない。
【００１１】
ここで、２つの入力信号Ｖｉｎ１、Ｖｉｎ２がパルス状の信号で、図３に示すように、位相差をもって入力される場合を考える。Ｖｉｎ１＜Ｖｔにおいて、Ｖｉｎ２がＶ１からＶ２に変化すると、ＶｏｕｔはＶＬからＶＨに上昇するが、この後Ｖｉｎ１の値がＶｔを超えると、ＶｏｕｔはＶＬに低下する。すなわち、２つの入力信号Ｖｉｎ１とＶｉｎ２の位相差に応じたパルス幅をもつ出力信号Ｖｏｕｔが得られていることが分かる。
【００１２】
以上のような動作を行う多安定回路１０は、例えば図４に示すような回路構成で実現できる。この多安定回路１０は、共鳴トンネルダイオード、江崎ダイオード等の負性抵抗素子ＮＤ１と電界効果トランジスタＴＲ１を第２の入力端子１２と電源端子１４の間に直列接続し、負性抵抗素子ＮＤ１とトランジスタＴＲ１の共通接続点を出力端子１３に接続し、トランジスタＴＲ１のゲートを第１の入力端子１１に接続したものである。なお、トランジスタＴＲ１はバイポーラトランジスタと置換することもでき、このときはベースに第１の入力端子１１を接続する。
【００１３】
この多安定回路１０について、図５に示した負荷曲線図を用いてその特性を説明する。Ｘは共鳴トンネルダイオードＮＤ１の負荷曲線である。ＹはトランジスタＴＲ１の電圧−電流曲線であり、入力電圧Ｖｉｎ１が大きくなると上側に遷移する。なお、この図５はＶｉｎ２＝Ｖ２の場合である。Ｖｉｎ２＝Ｖ１のときは負荷曲線Ｘが左側に遷移し、安定状態は一つになる。
【００１４】
Ｖｉｎ２＝Ｖ２の場合、Ｖｉｎ１＜Ｖｔのときは、この多安定回路１０の出力信号ＶｏｕｔはＶｏｕｔ＝ＶＬ，ＶＨの２つの値をとり得るが、Ｖｉｎ１＞ＶｔではＶｉｎ２にかかわらず出力信号ＶｏｕｔはＶＬのみをとる。したがって、この回路の入出力特性は図６に示したようになり、図２（ｂ）と同様になる。また、Ｖｉｎ２を０に十分近い値（Ｖ１）にすると、この多安定回路１０は、１つの安定状態のみを有し、Ｖｏｕｔ＝ＶＬとなる。さらに、Ｖｉｎ２をＶ１からＶ２に上昇させるとき、Ｖｉｎ１＜Ｖｔであれば、出力電圧ＶｏｕｔはＶＨに遷移する。したがって、この図４に示す回路は多安定回路１０として機能する。
【００１５】
なお、この多安定回路１０は、図７に示すように、負性抵抗素子ＮＤ１と電源端子１５との間に別の電界効果トランジスタＴＲ２を接続し、そのトランジスタＴＲ２のゲートを第２の入力端子１２に接続し、入力電圧Ｖｉｎ２をそのトランジスタＴＲ２によりＶｉｎ２’として供給するようにした多安定回路１０’のように構成しても、同様の作用効果が得られる。ここでも、トランジスタＴＲ１，ＴＲ２はバイポーラトランジスタと置換することができ、このときはベースに第１の入力端子１１や第２の入力端子１２を接続する。
【００１６】
【発明の効果】
以上から本発明によれば、２個又は３個という非常に少ない素子数で位相比較回路の機能を実現できる。また、定電流源をもたないために、消費電流も小さくできる。
【図面の簡単な説明】
【図１】本発明の実施形態の位相比較回路のブロック図である。
【図２】図１の位相比較回路の動作の特性図で、（ａ）はＶｉｎ２＝Ｖ１のとき、（ｂ）はＶｉｎ２＝Ｖ２のときの特性図である。
【図３】図１の位相比較回路の動作波形図である。
【図４】位相比較回路の具体的な回路図である。
【図５】図４の位相比較回路の負荷曲線図である。
【図６】図４の位相比較回路の動作の特性図である。
【図７】位相比較回路の別の具体的な回路図である。
【図８】従来の位相比較回路の回路図である。
【図９】図８の位相比較回路の動作波形図である。
【符号の説明】
１０：多安定回路、１１：第１の入力端子、１２：第２の入力端子、１３：出力端子、１４：電源端子、１５：電源端子
【図１】
0003605022.tif 000002
【図２】
0003605022.tif 000003
【図３】
0003605022.tif 000004
【図４】
0003605022.tif 000005
【図５】
0003605022.tif 000006
【図６】
0003605022.tif 000007
【図７】
0003605022.tif 000008
【図８】
0003605022.tif 000009
【図９】
0003605022.tif 000010