(57)【特許請求の範囲】
【請求項１】
入力信号に応動する作動素子と、この作動素子の作動に応じて作動するカレントミラー回路と、このカレントミラー回路の作動に応じて出力動作を行なう第１および第２のトランジスタからなるプッシュプル出力トランジスタと、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオフ状態へ作動され、これにより前記第１のトランジスタをオフ状態とする第３のトランジスタと、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオン状態へ作動され、これにより前記第２のトランジスタをオン状態とする第４のトランジスタと、第１の定電流源に接続され入力信号を受けて作動することにより前記第１の定電流源の電流をオン状態またはオフ状態として前記作動素子を駆動するトランジスタと、第２の定電流源に接続され前記カレントミラー回路の出力を受けて作動することにより前記第２の定電流源の電流をオン状態またはオフ状態として前記第２のトランジスタを駆動するトランジスタとを備え、前記第２の定電流源に接続されたトランジスタは、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオフ状態へ作動され、前記第４のトランジスタをオン状態へ作動することを特徴とするパルス信号発生回路。
【請求項２】
出力端子と接地間にプルダウン抵抗を備えたことを特徴とする請求項１に記載のパルス信号発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、バイポーラトランジスタを用いて基準パルス信号を生成するパルス信号発生回路、特に、このようなパルス信号発生回路を備えた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来のパルス信号発生回路を、図５の回路図および図６のタイミングチャートで説明する。
【０００３】
〈構成〉
図５において、Ｉ１・Ｉ２は定電流源、Ｑ１〜Ｑ５・Ｑ９はスイッチングトランジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍを構成するトランジスタ、Ｑ８はマルチトランジスタ、Ｒ１・Ｒ２は抵抗である。
Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源端子である。
【０００４】
〈動作〉
図５において、入力信号端子Ａには、外部からトランジスタＱ９をオン・オフさせる正弦波信号が入力される。
【０００５】
まず、Ａ点の電位がトランジスタＱ９をオンさせている状態（図６における状態I ）について説明する。
このとき、トランジスタＱ９はオンしているため、定電流Ｉ１はトランジスタＱ８には流れない。
そのため、トランジスタＱ５およびカレントミラー回路Ｍは動作できず、トランジスタＱ３・Ｑ１はオフする。
また、トランジスタＱ５がオフしているため、定電流Ｉ２はトランジスタＱ４のベースに流れ込み、トランジスタＱ４をオンさせる。
これによりトランジスタＱ２もオンし、Ｂ点の電位はＬｏｗになる。
【０００６】
次に、図６の状態IIについて説明する。
この時、トランジスタＱ９はオンからオフに切り替わるタイミングであり、トランジスタＱ８に定電流Ｉ２から微小な電流が漏れ始める。これにより、トランジスタＱ５およびカレントミラー回路Ｍは動作し始め、その結果、Ｂ点の電位はＬｏｗからＨｉに切り替わろうとする。
【０００７】
次に、図６の状態III について説明する。
この時は、状態I の逆であり、トランジスタＱ９はオフになるため、定電流Ｉ１はトランジスタＱ８に流れ、トランジスタＱ５およびカレントミラー回路Ｍは動作する。
これにより、トランジスタＱ３・Ｑ１はオン、トランジスタＱ４・Ｑ２はオフし、Ｂ点の電位はＨｉになる。
【０００８】
次に、図６の状態IVについて説明する。
この区間は、トランジスタＱ９はオフからオンに切り替わるタイミングであって、トランジスタＱ８に流れていた定電流Ｉ１が減少していくタイミングである。
この時、トランジスタＱ８はオフしていくため、トランジスタＱ５はオフになり、その結果、トランジスタＱ２はオンする。
また、カレントミラー回路１もオフになりその結果トランジスタＱ１はオフになるが、トランジスタＱ５・Ｑ３にはカレントミラー回路Ｍを動作させるだけの遅延を生じてしまうため、トランジスタＱ１はすぐにオフせず、ある一定期間トランジスタＱ１・Ｑ２が同時にオンする状態になる。
【０００９】
【発明が解決しようとする課題】
<問題点>
状態IVにおいて、トランジスタＱ１・Ｑ２は同時にオンする状態になるため、Ｖcc−ＧＮＤ間に貫通電流が流れ、Ｖcc・ＧＮＤでのノイズを引き起こすという問題があった。
【００１０】
この発明は、このような問題点を解消しようとするものである。
【００１１】
第１の発明は、出力切り替わり時の貫通電流を一層的確に防ぐことができるパルス信号発生回路を得ることを目的とする。
【００１２】
第２の発明は、出力切り替わり時の貫通電流を一層的確に防ぐことができるとともに、動作を安定化できるパルス信号発生回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明においては、入力信号に応動する作動素子と、この作動素子の作動に応じて作動するカレントミラー回路と、このカレントミラー回路の作動に応じて出力動作を行なう第１および第２のトランジスタからなるプッシュプル出力トランジスタと、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオフ状態へ作動され、これにより前記第１のトランジスタをオフ状態とする第３のトランジスタと、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオン状態へ作動され、これにより前記第２のトランジスタをオン状態とする第４のトランジスタと、第１の定電流源に接続され入力信号を受けて作動することにより前記第１の定電流源の電流をオン状態またはオフ状態として前記作動素子を駆動するトランジスタと、第２の定電流源に接続され前記カレントミラー回路の出力を受けて作動することにより前記第２の定電流源の電流をオン状態またはオフ状態として前記第２のトランジスタを駆動するトランジスタとを備え、前記第２の定電流源に接続されたトランジスタは、前記作動素子のオフ状態への作動に応じ前記カレントミラー回路を介してオフ状態へ作動され、前記第４のトランジスタをオン状態へ作動するようにした。
【００１４】
第２の発明においては、第１の発明において、出力端子と接地間にプルダウン抵抗を備えるようにした。
【００１５】
【発明の実施の形態】
実施の形態１．
この発明の実施の一形態を、図１および図２について説明する。
<構成>
図１において、Ｉ１・Ｉ２は定電流源、Ｑ１・Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成するトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ４は抵抗である。
Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは接地端子である。
これらの回路は、パルス発生回路を構成し、半導体集積回路に組み込まれている。
【００１６】
<動作>
まず、Ａ点の電位がトランジスタＱ９をオンさせている状態（図２における状態I ）について説明する。
この時、トランジスタＱ９はオンしているため、定電流Ｉ１はトランジスタＱ１０には流れない。
そのため、マルチトランジスタＱ８はオフとなり、トランジスタＱ５およびカレントミラー回路Ｍ１は動作できず、トランジスタＱ３０・Ｑ１はオフする。
また、トランジスタＱ５がオフしているため定電流Ｉ２はトランジスタＱ４のベースに流れ込みトランジスタＱ４をオンさせる。
これによりトランジスタＱ２もオンし、Ｂ点の電位はＬｏｗになる。
【００１７】
次に、図２の状態IIについて説明する。
この時、トランジスタＱ９はオンからオフに切り替わるタイミングであり、トランジスタＱ１０がオンし始めトランジスタＱ８は動作を始める。これにより、トランジスタＱ５およびカレントミラー回路Ｍ１はオンし始め、その結果Ｂ点の電位はＬｏｗからＨｉに切り替わろうとする。
【００１８】
次に、図２の状態III について説明する。
この時は状態I の逆であり、トランジスタＱ９はオフ状態になるため定電流Ｉ１はトランジスタＱ１０に流れ、トランジスタＱ８はオンし、トランジスタＱ５およびカレントミラー回路Ｍ１は動作する。これにより、トランジスタＱ３０・Ｑ１はオン、トランジスタＱ４・Ｑ２はオフしＢ点の電位はＨｉになる。
【００１９】
次に、図２の状態IVについて説明する。
この区間は、トランジスタＱ９はオフからオンに切り替わるタイミングであり、トランジスタＱ１０に流れていた定電流Ｉ1が減少していくタイミングである。
この時、トランジスタＱ８はオフになっていくため、カレントミラー回路Ｍ１もオフになり、その結果カレントミラー回路Ｍ２のトランジスタＱ１２はオフになる。これによりトランジスタＱ３０も同じタイミングでオフし、トランジスタＱ１はすぐオフする。
【００２０】
そのため、従来例のように、トランジスタＱ１がオフするのが遅いためトランジスタＱ１・Ｑ２が同時にオン状態になるということは、この実施の形態では起こらない。
【００２１】
実施の形態２．
実施の形態１の応用例を図３に示す。
<構成>
図３において、Ｉ１・Ｉ２は定電流源、Ｑ１・Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成するトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ５は抵抗である。Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは接地端子である。これらの回路は、パルス発生回路を構成し、半導体集積回路に組み込まれている。
【００２２】
実施の形態１の状態IVにおいて、トランジスタＱ１がオフするのがはやくなりすぎ、トランジスタＱ１・Ｑ２が同時にオフ状態になり、Ｂ点の出力が不安定になる場合が考えられる。このような状態を防ぐために、Ｂ点と接地端子ＧＮＤの間にＲ５なるプルダウン抵抗を挿入した。
<動作>
トランジスタＱ１・Ｑ２が同時にオフ状態になったとしても、Ｂ点と接地端子ＧＮＤの間に接続されたプルダウン抵抗Ｒ５により、Ｂ点の電位は維持され、出力信号端子Ｂからの出力が不安定になることはない。
【００２３】
実施の形態３．
実施の形態１の変形例を図４に示す。
<構成>
図４において、Ｉ１・Ｉ２は定電流源、Ｑ１・Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成するトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３・Ｑ１４・Ｑ１５はカレントミラー回路Ｍ３を構成するトランジスタ、Ｑ１６・Ｑ１７は定電流用トランジスタ、Ｒ１〜Ｒ４・Ｒ６は抵抗である。Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは接地端子である。これらの回路は、パルス発生回路を構成し、半導体集積回路に組み込まれている。
【００２４】
トランジスタＱ１６・Ｑ１７および抵抗Ｒ６により生成された定電流をトランジスタＱ１３・Ｑ１４・Ｑ１５から構成されるカレントミラー回路Ｍ３によりＩ１・Ｉ２なる定電流に変換したものである。
<動作>
カレントミラー回路Ｍ３は、図１・図３における定電流源Ｉ１・Ｉ２と同様の働きを行なう。
【図面の簡単な説明】
【図１】この発明の実施の一形態によるパルス信号発生回路を示す回路図である。
【図２】この発明の実施の一形態を示すタイミングチャート図である。
【図３】この発明の他の実施の形態を示す回路図である。
【図４】この発明の更に他の実施の形態を示す回路図である。
【図５】従来のパルス信号発生回路を示す回路図である。
【図６】従来のパルス信号発生回路のタイミングチャート図である。
【符号の説明】
Ｉ１・Ｉ２  定電流源、Ｑ１〜Ｑ５  スイッチングトランジスタ、Ｑ６・Ｑ７  カレントミラー回路Ｍ１を構成するトランジスタ、Ｑ８  マルチトランジスタ、Ｑ９  スイッチングトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２  カレントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３・Ｑ１４・Ｑ１５  カレントミラー回路Ｍ３を構成するトランジスタ、Ｒ１〜Ｒ４  抵抗、Ｒ５  プルダウン抵抗、Ｒ６  抵抗、Ａ  入力信号端子、Ｂ  出力信号端子。
【図１】
0003581472.tif 000002
【図２】
0003581472.tif 000003
【図３】
0003581472.tif 000004
【図４】
0003581472.tif 000005
【図５】
0003581472.tif 000006
【図６】
0003581472.tif 000007