(57)【特許請求の範囲】
【請求項１】
第１の電源が与えられ、一定電流から分配された第１の電流と第２の電流とにより充電されて、スイッチ素子がオンオフすることにより、第１の出力部からパルスを発生させるパルス発生手段と、
入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、充電を制御することにより、充電時間に応じて出力パルスのパルス幅を変化させるパルス変調手段と、
該第１の出力部から出力されるパルスが該第１の電源の電圧に反転する際に、該第１の出力部と該第１の電源とを短絡させる第１の短絡手段とを備える、パルス幅変調回路。
【請求項２】
前記パルス発生手段が、前記第１の出力部に接続されている第１のスイッチ素子と、
第２のスイッチ素子とを有し、
前記第１の短絡手段が、該第１の出力部と前記第１の電源との間に第３のスイッチ素子を有し、該第３のスイッチ素子がオン状態となることにより、該第１の出力部と該第１の電源とを短絡させる、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第２のスイッチ素子がオン状態となることにより、前記第３のスイッチ素子がオン状態となり、該第２のスイッチ素子がオフ状態となることにより、該第３のスイッチ素子がオフ状態となる、請求項２に記載のパルス幅変調回路。
【請求項４】
前記パルス発生手段が、前記第１の電流と前記第２の電流とにより充電されて、スイッチ素子がオンオフすることにより、パルスを出力する第２の出力部をさらに有し、
該第２の出力部から出力されるパルスが該第１の電源の電圧に反転する際に、該第２の出力部と該第１の電源とを短絡させる第２の短絡手段をさらに備える、請求項１に記載のパルス幅変調回路。
【請求項５】
前記パルス発生手段が、前記第１の出力部に接続されている第１のスイッチ素子と、
前記第２の出力部に接続されている第２のスイッチ素子とを有し、
前記第１の短絡手段が、該第１の出力部と前記第１の電源との間に第３のスイッチ素子を有し、該第３のスイッチ素子がオン状態となることにより、該第１の出力部と該第１の電源とを短絡させ、
前記第２の短絡手段が、該第２の出力部と該第１の電源との間に第４のスイッチ素子を有し、該第４のスイッチ素子がオン状態となることにより、該第２の出力部と該第１の電源とを短絡させる、請求項４に記載のパルス幅変調回路。
【請求項６】
前記第２のスイッチ素子がオン状態となることにより、前記第３のスイッチ素子がオン状態となり、該第２のスイッチ素子がオフ状態となることにより、該第３のスイッチ素子がオフ状態となり、
前記第１のスイッチ素子がオン状態となることにより、前記第４のスイッチ素子がオン状態となり、該第１のスイッチ素子がオフ状態となることにより、該第４のスイッチ素子がオフ状態となる、請求項５に記載のパルス幅変調回路。
【請求項７】
前記第３のスイッチ素子がトランジスタであり、
該第３のスイッチ素子は、ベースが前記第２のスイッチ素子と前記第１の電源との間に接続され、エミッタが前記１の電源に接続され、コレクタが前記第１のスイッチ素子と該第１の電源との間に接続され、
前記第４のスイッチ素子がトランジスタであり、
該第４のスイッチ素子は、ベースが該第１のスイッチ素子と該第１の電源との間に接続され、エミッタが該第１の電源に接続され、コレクタが該第２のスイッチ素子と該第１の電源との間に接続されている、請求項５または６に記載のパルス幅変調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調回路に関し、詳細には、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路に関する。
【０００２】
【従来の技術】
図６は、従来のパルス幅変調回路６１を示す回路図である。図７は、パルス幅変調回路６１の出力を示す波形図であり、図７ａは出力部ａの出力を、図７ｂは出力部ｂの出力をそれぞれ示している。パルス幅変調回路６１は、コンデンサＣ６１およびＣ６２を充放電することにより、トランジスタＴＲ６１およびＴＲ６２を交互にオンオフさせ、出力部ａおよびｂからパルスを出力する。そして、トランジスタＴＲ６３のベースにオーディオ信号を入力し、トランジスタＴＲ６３のコレクタ電流Ｉ６１、およびトランジスタＴＲ６４のコレクタ電流Ｉ６２の比を制御し、コンデンサＣ６１およびＣ６２の充電時間を制御することによって、出力のパルス幅を変化させることができる。
【０００３】
図８は、従来の別のパルス幅変調回路８１を示す回路図である。図９は、パルス幅変調回路８１の出力を示す波形図である。パルス幅変調回路８１は、図６のパルス幅変調回路６１において、電源およびトランジスタの極性を反転させたものであり、基本的な動作は同じである。
【０００４】
【発明が解決しようとする課題】
しかし、従来のパルス幅変調回路６１は、図７に示すとおり、出力パルスの立ち上りが急峻ではないという問題がある。そのため、入力信号に正確に対応したパルスを得ることができず、パルス幅変調回路６１をオーディオ回路に採用した場合には、音質の劣化や歪の発生などの問題がある。詳細に説明すると、トランジスタＴＲ６１がオンからオフ状態に反転した直後、出力部ａの電位は−Ｖｃｃから＋Ｖｃｃになる。しかし、出力部ａは抵抗Ｒ６１を介して電源＋Ｖｃｃに接続されているので、出力部ａの電位は徐々にしか＋Ｖｃｃにならず、図７ａに示すとおり立ち上りが遅くなる。一方、トランジスタＴＲ６２がオンからオフ状態に反転した直後、出力部ｂの電位は−Ｖｃｃから＋Ｖｃｃになる。しかし、出力部ｂは抵抗Ｒ６２を介して電源＋Ｖｃｃに接続されているので、出力部ｂの電位は徐々にしか＋Ｖｃｃにならず、図７ｂに示すとおり立ち上りが遅くなる。
【０００５】
同様にして、パルス幅変調回路８１は、図９に示すとおり、出力パルスの立ち下りが急峻ではないという問題がある。これはパルス幅変調回路６１の場合と同じ理由による。
【０００６】
【課題を解決するための手段】
本発明は上記従来の課題を解決するためになされたものであり、その目的とするところは、立ち上りもしくは立ち下りが急峻なパルスを出力することができるパルス幅変調回路を提供することにある。
【０００７】
本発明のパルス幅変調回路は、第１の電源が与えられ、一定電流から分配された第１の電流と第２の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、第１の出力部からパルスを発生させるパルス発生手段と、入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、電荷の充電を制御することにより、充電時間に応じて出力パルスのパルス幅を変化させるパルス変調手段と、該第１の出力部から出力されるパルスが該第１の電源電圧に反転する際に、該第１の出力部と該第１の電源とを短絡させる第１の短絡手段とを備える。
【０００８】
好ましい実施形態においては、上記パルス発生手段は、上記第１の電流と上記第２の電流とにより電荷が充電されて、スイッチ素子がオンオフすることにより、パルスを出力する第２の出力部をさらに有し、パルス幅変調回路は、該第２の出力部から出力されるパルスが該第１の電源電圧に反転する際に、該第２の出力部と上記第１の電源とを短絡させる第２の短絡手段をさらに備える。
【０００９】
好ましい実施形態においては、上記パルス発生手段は、上記第１の出力部に接続されている第１のスイッチ素子と、上記第２の出力部に接続されている第２のスイッチ素子とを有し、上記第１の短絡手段は、該第１の出力部と上記第１の電源との間に第３のスイッチ素子を有し、該第３のスイッチ素子がオン状態となることにより、該第１の出力部と該第１の電源とを短絡させ、上記第２の短絡手段は、該第２の出力部と上記第１の電源との間に第４のスイッチ素子を有し、該第４のスイッチ素子がオン状態となることにより、該第２の出力部と該第２の電源とを短絡させる。
【００１０】
好ましい実施形態においては、パルス幅変調回路は、上記第２のスイッチ素子がオン状態となることにより、上記第３のスイッチ素子がオン状態となり、該第２のスイッチ素子がオフ状態となることにより、該第３のスイッチ素子がオフ状態となり、上記第１のスイッチ素子がオン状態となることにより、上記第４のスイッチ素子がオン状態となり、該第１のスイッチ素子がオフ状態となることにより、該第４のスイッチ素子がオフ状態となる。
【００１１】
以下、本発明の作用について説明する。
本発明のパルス幅変調回路は、第１の出力部から出力されるパルスが第１の電源電圧に反転する際に、第１の出力部と第１の電源とを短絡させるので、第１の出力部の電位を瞬時に第１の電源電圧にすることができる。従って、第１の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【００１２】
好ましくは、さらに、第２の出力部から出力されるパルスが第１の電源電圧に反転する際に、第２の出力部と第１の電源とを短絡させるので、第２の出力部の電位を瞬時に第１の電源電圧にすることができる。従って、第２の出力部から出力されるパルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【００１３】
好ましくは、第１の短絡手段が第３のスイッチ素子を有するので、第１の出力部から出力されるパルスが第１の電源電圧に反転する際に、第３のスイッチ素子をオン状態とすることにより、第１の出力部と第１の電源とを短絡することができる。さらに、第２の短絡手段が第４のスイッチ素子を有するので、第２の出力部から出力されるパルスが第１の電源電圧に反転する際に、第４のスイッチ素子をオン状態とすることにより、第２の出力部と第１の電源とを短絡することができる。
【００１４】
好ましくは、第２のスイッチ素子がオン状態となることにより、第３のスイッチ素子がオン状態となるので、第１の出力部から出力されるパルスが第１の電源電圧に反転する際に、確実に第１の出力部と第１の電源とを短絡することができる。さらに、第１のスイッチ素子がオン状態となることにより、第４のスイッチ素子がオン状態となるので、第２の出力部から出力されるパルスが第１の電源電圧に反転する際に、確実に第２の出力部と第１の電源とを短絡することができる。さらに、第２のスイッチ素子がオフ状態となることにより、第３のスイッチ素子がオフ状態となるので、第１のスイッチ素子と第３のスイッチ素子とが同時にオン状態となることがなく、第１の電源からの貫通電流によりスイッチ素子が破損することを防止できる。さらに、第１のスイッチ素子がオフ状態となることにより、第４のスイッチ素子がオフ状態となるので、第２のスイッチ素子と第４のスイッチ素子とが同時にオン状態となることがなく、第１の電源からの貫通電流によりスイッチ素子が破損することを防止できる。
【００１５】
【発明の実施の形態】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。本実施形態では、パルスの立ち上りを改善する場合について説明するが、パルスの立ち下りを改善する場合にも同様にして実現され得る。図１は、本発明の好ましい実施形態によるパルス幅変調回路１を示す回路図である。パルス幅変調回路１は、パルス発生手段２、パルス変調手段３および第１の短絡手段４を備える。パルス幅変調回路１は、必要に応じて（例えば、後述する第２の出力部ｂからもパルスを出力する場合）、第２の短絡手段５をさらに備える。
【００１６】
パルス発生手段２は、後述する第１の電流Ｉ１および第２の電流Ｉ２により、コンデンサに電荷を充電し、第１のスイッチ素子６および第２のスイッチ素子７をオンオフさせることにより、第１の出力部ａからパルスを出力する。また、必要に応じて、第２の出力部ｂからもパルスを出力する。すなわち、パルス発生手段２は、コンデンサの充電時間に対応した幅のパルスを発生させる。パルス発生手段２は、代表的には、無安定マルチバイブレータが採用され得る。無安定マルチバイブレータは、例えば、スイッチ素子６（例えば、トランジスタＴＲ１）、スイッチ素子７（例えば、トランジスタＴＲ２）、抵抗Ｒ１〜Ｒ４、コンデンサＣ１、Ｃ２および出力部ａ、ｂを有している。トランジスタＴＲ１は、コレクタ（出力部ａ）が抵抗Ｒ１を介して第１の電源（本実施形態では＋Ｖｃｃとする）に接続され、エミッタが第２の電源（本実施形態では−Ｖｃｃとする）に接続されている。トランジスタＴＲ２は、コレクタ（出力部ｂ）が抵抗Ｒ２を介して第１の電源＋Ｖｃｃに接続され、エミッタが第２の電源−Ｖｃｃに接続されている。
【００１７】
パルス制御手段３は、入力信号に基づいて第１の電流Ｉ１と第２電流Ｉ２との分配比を制御することにより、出力パルスのパルス幅を変化させる。パルス制御手段３は、定電流回路８、およびトランジスタＴＲ３、ＴＲ４を有している。定電流回路８は、特に限定されないが例えば図２に示す回路によって構成されており、常に一定の電流Ｉを発生させる。第１の電流Ｉ１はトランジスタＴＲ３のコレクタ電流であり、第２の電流Ｉ２はトランジスタＴＲ４のコレクタ電流であり、第１の電流Ｉ１と第２の電流Ｉ２との和は、定電流回路８で発生される一定電流Ｉに等しい。すなわち、第１の電流Ｉ１と第２の電流Ｉ２とは、一定電流Ｉから分配されている。トランジスタＴＲ３のベースに入力信号が与えられ、第１の電流Ｉ１が制御されることにより、第１の電流Ｉ１と第２電流Ｉ２との分配比が制御される。そして、コンデンサＣ１およびＣ２の充電時間が制御され、出力のパルス幅を変化させる。
【００１８】
第１の短絡手段４は、第１の出力部ａから出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する際に（本実施形態では、立ち上り時に）、第１の出力部ａと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第１の出力部ａから出力されるパルスが第１の電源電圧＋Ｖｃｃである期間、第１の出力部ａと第１の電源＋Ｖｃｃとを短絡させる。すなわち、トランジスタＴＲ１がオフである期間、第１の出力部ａと第１の電源＋Ｖｃｃとを抵抗を介さずに接続する。第１の短絡手段４は、第１の出力部ａと第１の電源＋Ｖｃｃとの間に（すなわち、抵抗Ｒ１と並列に）、第３のスイッチ素子９を有している。第３のスイッチ素子９は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタＴＲ５が採用され得る。トランジスタＴＲ５のベースは、抵抗Ｒ６を介して第２の出力部ｂに接続されている。
【００１９】
第２の短絡手段５は、第２の出力部ｂから出力されるパルスが第１の電源電圧＋Ｖｃｃに反転する際に（本実施形態では、立ち上り時に）、第２の出力部ｂと第１の電源＋Ｖｃｃとを短絡させる。詳細には、第２の出力部ｂから出力されるパルスが第１の電源電圧＋Ｖｃｃである期間、第２の出力部ｂと第１の電源＋Ｖｃｃとを短絡させる。すなわち、トランジスタＴＲ２がオフである期間、第２の出力部ｂと第１の電源＋Ｖｃｃとを抵抗を介さずに接続する。第２の短絡手段５は、第２の出力部ｂと第１の電源＋Ｖｃｃとの間に（すなわち、抵抗Ｒ２と並列に）、第４のスイッチ素子１０を有している。第４のスイッチ素子１０は、任意の適切なスイッチ素子が採用され得るが、代表的にはトランジスタＴＲ６が採用され得る。トランジスタＴＲ６のベースは、抵抗Ｒ５を介して第１の出力部ａに接続されている。
【００２０】
以上の構成を有するパルス幅変調回路１の動作について、図１および図３を参照して説明する。図３は、パルス幅変調回路１の動作を説明する波形図であり、各符号ａ〜ｄは図１のパルス幅変調回路１の各点ａ〜ｄに対応している。
【００２１】
期間Ｔ１において、トランジスタＴＲ１はオフ状態であり、出力部ａの電位は＋Ｖｃｃである（図３ａ）。一方、トランジスタＴＲ２はオン状態であり、出力部ｂの電位は−Ｖｃｃである（図３ｂ）。ここで、ｃ点の電位は−Ｖｃｃ＋Ｖｆである（図３ｃ）。ｄ点の電位は、コンデンサＣ２が第２の電流Ｉ２によって充電されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ＋Ｖｆまで上昇する（図３ｄ）。但し、Ｖｆは、トランジスタのベース・エミッタ間を順バイアスする電圧である。
【００２２】
期間Ｔ２において、ｄ点の電位が−Ｖｃｃ＋Ｖｆとなり、トランジスタＴＲ１のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆに達するので、トランジスタＴＲ１がオン状態に反転する。そのため、出力部ａの電位は−Ｖｃｃとなる。トランジスタＴＲ１が反転する直前にコンデンサＣ１の両端は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後もコンデンサＣ１の間の電位差（２Ｖｃｃ−Ｖｆ）を保持したまま、出力部ａの電位が−Ｖｃｃになることにより、ｃ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３ｃ）。そのため、トランジスタＴＲ２のベース・エミッタ間が逆バイアスとなり、ＴＲ２がオフ状態となる。従って、出力部ｂの電位が＋Ｖｃｃとなる（図３ｂ）。
【００２３】
ここで、トランジスタＴＲ１がオン状態となり、出力部ａの電位が−Ｖｃｃとなることにより、トランジスタＴＲ６のベース・エミッタ間電圧が２Ｖｃｃとなる。従って、ベース・エミッタ間を順バイアスする電圧Ｖｆ以上となるので、トランジスタＴＲ６がオン状態となる。トランジスタＴＲ６がオン状態となることにより、出力部ｂはトランジスタＴＲ６を介して第１の電源＋Ｖｃｃと導通する。従って、出力部ｂは抵抗を介さずに第１の電源＋Ｖｃｃと接続された状態となるので、出力部ｂの電位をきわめて瞬時に＋Ｖｃｃにすることができ、パルスの立ち上りをきわめて急峻にすることができる（図３ｂ）。一方、トランジスタＴＲ２がオフ状態となり、出力部ｂの電位が＋Ｖｃｃとなるので、トランジスタＴＲ５のベース・エミッタ間電圧は順バイアスされる電圧Ｖｆに達することなく、トランジスタＴＲ５はオフ状態となる。従って、トランジスタＴＲ１およびＴＲ５が同時にオン状態とはならないので、第１の電源＋Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトランジスタが破損することを防止できる。
【００２４】
期間Ｔ３において、トランジスタＴＲ２はオフ状態であり、出力部ｂの電位は＋Ｖｃｃである（図３ｂ）。一方、トランジスタＴＲ１はオン状態であり、出力部ａの電位は−Ｖｃｃである（図３ａ）。ここで、ｄ点の電位は−Ｖｃｃ＋Ｖｆである（図３ｄ）。ｃ点の電位は、コンデンサＣ１が第１の電流Ｉ１によって充電されることにより、−３Ｖｃｃ＋Ｖｆから−Ｖｃｃ＋Ｖｆまで上昇する（図３ｃ）。
【００２５】
期間Ｔ４において、ｃ点の電位が−Ｖｃｃ＋Ｖｆとなり、トランジスタＴＲ２のベース・エミッタ間電圧がベース・エミッタ間を順バイアスする電圧Ｖｆに達するので、トランジスタＴＲ２がオン状態に反転する。そのため、出力部ｂの電位は−Ｖｃｃとなる。トランジスタＴＲ２が反転する直前にコンデンサＣ２の両端は２Ｖｃｃ−Ｖｆの電圧が充電されており、反転直後もコンデンサＣ２の間の電位差（２Ｖｃｃ−Ｖｆ）を保持したまま、出力部ｂの電位が−Ｖｃｃになることにより、ｄ点の電位が−３Ｖｃｃ＋Ｖｆまで低下する（図３ｄ）。そのため、トランジスタＴＲ１のベース・エミッタ間が逆バイアスとなり、ＴＲ１がオフ状態となる。従って、出力部ａの電位が＋Ｖｃｃとなる（図３ａ）。
【００２６】
ここで、トランジスタＴＲ２がオン状態となり、出力部ｂの電位が−Ｖｃｃとなることにより、トランジスタＴＲ５のベース・エミッタ間電圧が２Ｖｃｃとなる。従って、ベース・エミッタ間を順バイアスする電圧Ｖｆ以上となるので、トランジスタＴＲ５がオン状態となる。トランジスタＴＲ５がオン状態となることにより、出力部ａはトランジスタＴＲ５を介して第１の電源＋Ｖｃｃと導通する。従って、出力部ａは抵抗を介さずに第１の電源＋Ｖｃｃと接続された状態となるので、出力部ａの電位をきわめて瞬時に＋Ｖｃｃにすることができ、パルスの立ち上りをきわめて急峻にすることができる（図３ａ）。一方、トランジスタＴＲ１がオフ状態となり、出力部ａの電位が＋Ｖｃｃとなるので、トランジスタＴＲ６のベース・エミッタ間電圧は順バイアスされる電圧Ｖｆに達することなく、トランジスタＴＲ６はオフ状態となる。従って、トランジスタＴＲ２およびＴＲ６が同時にオン状態とはならないので、第１の電源＋Ｖｃｃから第２の電源−Ｖｃｃへの貫通電流によりトランジスタが破損することを防止できる。
【００２７】
図４ａは、図１のパルス幅変調回路１について、出力部ａから出力されるパルスを測定した結果を示す。図４ｂは、図６に示す従来のパルス幅変調回路６１について、出力部ａから出力されるパルスを測定した結果を示す。各々において、横軸は時間を、縦軸は電圧値を表している。図４に示すとおり、本発明のパルス幅変調回路１によれば、パルスの立ち上りをきわめて急峻にすることができる。
【００２８】
以上、本発明の好ましい実施形態によるパルス幅変調回路について説明したが、本発明はこれらの実施形態には限定されない。例えば、図５に示すとおり、図８に示す従来のパルス幅変調回路８１に、第１の短絡手段５４および第２の短絡手段５５を備えることによって、パルスの立ち下りを急峻にすることができる。この場合、第１の電源が−Ｖｃｃ、第２の電源が＋Ｖｃｃにそれぞれ対応する。
【００２９】
【発明の効果】
本発明のパルス幅変調回路は、第１の短絡手段および第２の短絡手段を備えるので、出力パルスの立ち上りもしくは立ち下りをきわめて急峻にすることができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。
【図２】定電流回路の実施例を示す回路図である。
【図３】本発明の好ましい実施形態によるパルス幅変調回路の動作を説明する波形図である。
【図４】ａは本発明のパルス幅変調回路のシミュレーション結果を、ｂは従来のパルス幅変調回路のシミュレーション結果を示す図である。
【図５】本発明の別の実施形態によるパルス幅変調回路を示す回路図である。
【図６】従来のパルス幅変調回路を示す回路図である。
【図７】従来のパルス幅変調回路の動作を説明する波形図である。
【図８】従来の別のパルス幅変調回路を示す回路図である。
【図９】従来の別のパルス幅変調回路の動作を示す波形図である。
【符号の説明】
１      パルス幅変調回路
２      パルス発生手段
３      パルス変調手段
４      第１の短絡手段
５      第２の短絡手段
６      第１のスイッチ素子
７      第２のスイッチ素子
９      第３のスイッチ素子
１０    第４のスイッチ素子
【図１】
0003591519.tif 000002
【図２】
0003591519.tif 000003
【図３】
0003591519.tif 000004
【図４】
0003591519.tif 000005
【図５】
0003591519.tif 000006
【図６】
0003591519.tif 000007
【図７】
0003591519.tif 000008
【図８】
0003591519.tif 000009
【図９】
0003591519.tif 000010