【事件の表示】
　平成　９年特許願第　２６３２５号「機能メモリとそれを用いたデータ処理装置」拒絶査定不服審判事件〔平成１０年　８月２１日出願公開、特開平１０−２２２４５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は、平成９年２月１０日の出願であって、平成１８年３月１６日付けで拒絶査定がなされ、これに対し、平成１８年４月２１日に拒絶査定不服審判が請求されるとともに、平成１８年５月２２日付けで手続補正がされたものである。
　
　
第２．平成１８年５月２２日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１８年５月２２日付けの手続補正を却下する。
　
［理由］
１．補正内容
　本件補正は、補正前の特許請求の範囲（平成１７年９月２日付けで補正）の記載：
　
「　【請求項１】
　中央処理ユニットと、
　機能メモリと、
　標準メモリとを具備し、
　前記機能メモリは、内部メモリと、コマンドに基づいて、前記内部メモリのデータを決められた手順によって加工する処理ユニットとを有し、　
　前記標準メモリは、正常動作においては全てのアドレスに対して該標準メモリの外部から書いたデータと必ず同じデータが該標準メモリの外部に読み出され、　
　前記中央処理ユニットと前記内部メモリ間の最大データ転送速度が前記中央処理ユニットと前記標準メモリ間の最大データ転送速度以上であるデータ処理装置であって、　
　前記機能メモリは、前記標準メモリとの互換性を保ちつつ設定された第１アクセスを、前記処理ユニットに対する前記コマンドとして取り込み、さらに前記処理ユニットでの前記加工の終了を、前記標準メモリとの互換性を保ちつつ設定された、前記中央処理ユニットに対する第２アクセスによって、前記中央処理ユニットに知らしめるものであることを特徴とするデータ処理装置。」を、
　
「　【請求項１】
　中央処理ユニットと、
　機能メモリと、
　標準メモリとを具備し、
　前記機能メモリは、内部メモリと、コマンドに基づいて、前記内部メモリのデータを決められた手順によって加工する処理ユニットとを有し、　
　前記標準メモリは、正常動作においては全てのアドレスに対して該標準メモリの外部から書いたデータと必ず同じデータが該標準メモリの外部に読み出され、　
　前記中央処理ユニットと前記内部メモリ間の最大データ転送速度が前記中央処理ユニットと前記標準メモリ間の最大データ転送速度以上であるデータ処理装置であって、　
　前記機能メモリは、
同じアドレスに対する複数回のライトアクセス、又は同じアドレスに対する複数回のリードアクセス
　さらに前記処理ユニットでの前記加工の終了を、
ノーコネクションピンから出力される
割り込み要求信号
　　
と補正することを含むものである。（なお、下線は補正箇所を表す。）　
　
　すなわち、本件補正は請求項１において、
　
（ａ）「前記標準メモリとの互換性を保ちつつ設定された第１アクセス」を「同じアドレスに対する複数回のライトアクセス、又は同じアドレスに対する複数回のリードアクセス」と補正し、
　
（ｂ）「前記標準メモリとの互換性を保ちつつ設定された、」を「ノーコネクションピンから出力される」と補正し、
　
（ｃ）「第２アクセス」を「割り込み要求信号」と補正することを含むものである。
　
　
２．補正内容の検討
　補正事項（ａ）は、補正前の「前記標準メモリとの互換性を保ちつつ設定された」という要件を削除するものであり、特許請求の範囲の変更または拡大を目的とするものである。
　補正事項（ｂ）は、補正前の「前記標準メモリとの互換性を保ちつつ設定された、」という要件を「ノーコネクションピンから出力される」という要件に変更するものであり、特許請求の範囲の変更を目的とするものである。
　補正事項（ｃ）は、補正前の「第２アクセス」という要件を「割り込み要求信号」に限定するものであり、特許請求の範囲の減縮を目的とするものである。
　
　したがって、本件補正は、特許請求の範囲の変更または拡大を目的とするもの補正事項（ａ）と特許請求の範囲の変更を目的とするもの補正事項（ｂ）を含むものであるから、特許請求の範囲の限定的減縮を目的とするものでない。
　したがって、本件補正は、特許法第１７条の２第４項第２号を目的とするものでない。
　また、本件補正は、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれをも目的とするものでない。したがって、本件補正は、特許法第１７条の２第４項第１号、第３号及び第４号のいずれをも目的とするものでない。
　
　
３．むすび
　したがって、本件補正は、特許法第１７条の２第４項の各号に掲げるいずれの事項をも目的とするものでなく、特許法第１７条の２第４項の規定に違反するものである。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
　
１．本願発明
　平成１８年５月２２日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年９月２日付けの手続補正書の請求項１に記載された事項により特定される以下のとおりのものである。
　　
「　【請求項１】
　中央処理ユニットと、
　機能メモリと、
　標準メモリとを具備し、
　前記機能メモリは、内部メモリと、コマンドに基づいて、前記内部メモリのデータを決められた手順によって加工する処理ユニットとを有し、　
　前記標準メモリは、正常動作においては全てのアドレスに対して該標準メモリの外部から書いたデータと必ず同じデータが該標準メモリの外部に読み出され、　
　前記中央処理ユニットと前記内部メモリ間の最大データ転送速度が前記中央処理ユニットと前記標準メモリ間の最大データ転送速度以上であるデータ処理装置であって、　
　前記機能メモリは、前記標準メモリとの互換性を保ちつつ設定された第１アクセスを、前記処理ユニットに対する前記コマンドとして取り込み、さらに前記処理ユニットでの前記加工の終了を、前記標準メモリとの互換性を保ちつつ設定された、前記中央処理ユニットに対する第２アクセスによって、前記中央処理ユニットに知らしめるものであることを特徴とするデータ処理装置。」
　　
　　
２．刊行物記載の発明
　原査定の拒絶の理由に引用された特開平６−６７８４６号公報（以下、「刊行物１」という。）には、図面とともに以下の記載がある。 
　
（ａ）段落番号【０００９】
「図１には、この発明が適用されたランダムアクセスメモリつまりソート機能付メモリを含むコンピュータの一実施例のシステム構成図が示されている。同図をもとに、まずこの実施例のソート機能付メモリを含むコンピュータの構成及び動作の概要について説明する。」
　　
（ｂ）段落番号【００１０】
「図１において、この実施例のコンピュータは、特に制限されないが、いわゆるストアドプログラム方式の中央処理装置ＣＰＵと、アドレスバスＡＢＵＳ及びデータバスＤＢＵＳならびにコントロールバスＣＢＵＳを介して上記中央処理装置ＣＰＵに結合されるメインメモリＭＭ及びソート機能付メモリＤＳＦＭならびに図示されない入出力装置ＩＯＥとを備える。」
　　
（ｃ）段落番号【００１２】
「　一方、メインメモリＭＭは、特に制限されないが、例えば比較的大きな記憶容量を有するスタティック型ＲＡＭ（ランダムアクセスメモリ）からなり、中央処理装置ＣＰＵのステップ制御に必要なプログラムや演算データならびにその演算結果等を一時的に格納する。
　また、ソート機能付メモリＤＳＦＭは、例えば比較的小さな記憶容量のスタティック型ＲＡＭを基本に構成され、中央処理装置ＣＰＵによるソート処理の対象となる複数のソートデータを保持する。この実施例において、ソート機能付メモリＤＳＦＭは、後述するように、中央処理装置ＣＰＵの指示に従って隣接するアドレスに格納された二つのソートデータを順次読み出しその大きさを比較して、選択的に入れ換える機能を備える。」
　
（ｄ）段落番号【００３８】
「図８には、この発明が適用されたソート機能付メモリＤＳＦＭの第４の実施例のブロック図が示され、図９には、そのソート処理の一実施例の処理フロー図が示されている。なお、この実施例のソート機能付メモリＤＳＦＭは、前記図１ないし図５のソート機能付メモリＤＳＦＭを基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。」
　
（ｅ）段落番号【００４１】
「この実施例において、コンピュータを構成する中央処理装置ＣＰＵは、図９に示されるように、ソート処理開始に先立って、ソート開始アドレスライトサイクルを実行し、次にソート終了アドレスライトサイクルを実行する。そして、ソート処理の種類を指定するためのソートコマンドライトサイクルを実行し、ソート機能付メモリＤＳＦＭにソート処理を開始させる。この後、中央処理装置ＣＰＵはソート処理から一時的に解放され、他の処理に移行できる。」
　
（ｆ）段落番号【００４２】
「ソート機能付メモリＤＳＦＭでは、ソート開始アドレスライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソート開始アドレスをソート開始アドレスレジスタＦＡ及びアドレスレジスタカウンタＣＢの両方に書き込む。また、ソート終了アドレスライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソート終了アドレスをアドレスレジスタカウンタＣＡに書き込む。そして、ソートコマンドライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソートコマンドを図示されないコントロールレジスタに書き込んだ後、以下のようなソート処理を開始する。」
　
（ｇ）段落番号【００４７】
「アドレスレジスタカウンタＣＡの保持内容（ＣＡ）すなわち実質的なソート終了アドレスがソート開始アドレス（ＦＡ）に達すると、ソート機能付メモリＤＳＦＭは、すべてのソート処理を終了し、中央処理装置ＣＰＵに対して割込み要求を発生する。これにより、中央処理装置ＣＰＵは、実行中であった他の処理を中断し、割込み処理によってこの割込み要求がソート機能付メモリＤＳＦＭからのものであることを識別し、ソート終結処理に移行する。」
　
　したがって、刊行物１には、次の発明（以下、「刊行物１記載の発明」という。）が記載されていると認められる。 
　
「ストアドプログラム方式の中央処理装置ＣＰＵと、アドレスバスＡＢＵＳ及びデータバスＤＢＵＳならびにコントロールバスＣＢＵＳを介して上記中央処理装置ＣＰＵに結合されるメインメモリＭＭ及びソート機能付メモリＤＳＦＭならびに入出力装置ＩＯＥとを備えたコンピュータであって、
　メインメモリＭＭは、比較的大きな記憶容量を有するスタティック型ＲＡＭ（ランダムアクセスメモリ）からなり、中央処理装置ＣＰＵのステップ制御に必要なプログラムや演算データならびにその演算結果等を一時的に格納しており、
　ソート機能付メモリＤＳＦＭは、比較的小さな記憶容量のスタティック型ＲＡＭを基本に構成され、中央処理装置ＣＰＵによるソート処理の対象となる複数のソートデータを保持し、中央処理装置ＣＰＵの指示に従って隣接するアドレスに格納された二つのソートデータを順次読み出しその大きさを比較して、選択的に入れ換える機能を備えており、
　中央処理装置ＣＰＵは、ソート処理開始に先立って、ソート開始アドレスライトサイクルを実行し、次にソート終了アドレスライトサイクルを実行し、そして、ソート処理の種類を指定するためのソートコマンドライトサイクルを実行し、ソート機能付メモリＤＳＦＭにソート処理を開始させ、この後、中央処理装置ＣＰＵはソート処理から一時的に解放され、他の処理に移行できるようになり、
　ソート機能付メモリＤＳＦＭでは、ソート開始アドレスライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソート開始アドレスをソート開始アドレスレジスタＦＡ及びアドレスレジスタカウンタＣＢの両方に書き込み、ソート終了アドレスライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソート終了アドレスをアドレスレジスタカウンタＣＡに書き込み、そして、ソートコマンドライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソートコマンドをコントロールレジスタに書き込んだ後、ソート処理を開始し、
　アドレスレジスタカウンタＣＡの保持内容（ＣＡ）すなわち実質的なソート終了アドレスがソート開始アドレス（ＦＡ）に達すると、ソート機能付メモリＤＳＦＭは、すべてのソート処理を終了し、中央処理装置ＣＰＵに対して割込み要求を発生し、これにより、中央処理装置ＣＰＵは、実行中であった他の処理を中断し、割込み処理によってこの割込み要求がソート機能付メモリＤＳＦＭからのものであることを識別し、ソート終結処理に移行する
　コンピュータ。」
　　
　　
３．一致点・相違点
　刊行物１記載発明の「中央処理装置ＣＰＵ」、「ソート機能付メモリＤＳＦＭ」、「メインメモリＭＭ」、「コンピュータ」が、各々、本願発明の「中央処理ユニット」、「機能メモリ」、「標準メモリ」、「データ処理装置」に相当する。
　刊行物１記載発明のソート機能付メモリＤＳＦＭは、比較的小さな記憶容量のスタティック型ＲＡＭを基本に構成されているから、この「比較的小さな記憶容量のスタティック型ＲＡＭ」が本願発明の内部メモリに相当する。
　刊行物１記載発明のソート機能付メモリＤＳＦＭは、ソートコマンドライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソートコマンドをコントロールレジスタに書き込んだ後、ソート処理を開始しているから、コマンドに基づいてソート処理を行っている。
　刊行物１記載発明の「比較的小さな記憶容量のスタティック型ＲＡＭ」には、「中央処理装置ＣＰＵによるソート処理の対象となる複数のソートデータ」が保持されており、刊行物１記載発明のソート機能付メモリＤＳＦＭは、中央処理装置ＣＰＵの指示に従って隣接するアドレスに格納された二つのソートデータを順次読み出しその大きさを比較して、選択的に入れ換える機能を備えているから、刊行物１記載発明のソート機能付メモリＤＳＦＭは、「コマンドに基づいて、内部メモリのデータを決められた手順によって加工する機能」を有している点において、本願発明の機能メモリと一致している。
　刊行物１記載発明のメインメモリＭＭは、比較的大きな記憶容量を有するスタティック型ＲＡＭからなっているから、「正常動作においては全てのアドレスに対してメモリの外部から書いたデータと必ず同じデータが該メモリの外部に読み出される」点において、本願発明の標準メモリと一致している。
　刊行物１記載発明のコンピュータでは、メインメモリＭＭ及びソート機能付メモリＤＳＦＭが、アドレスバスＡＢＵＳ及びデータバスＤＢＵＳならびにコントロールバスＣＢＵＳを介して上記中央処理装置ＣＰＵに結合されているから、前記中央処理装置ＣＰＵと前記「比較的小さな記憶容量のスタティック型ＲＡＭ」間の最大データ転送速度が、前記中央処理装置ＣＰＵと前記メインメモリＭＭ間の最大データ転送速度と同じである。したがって、刊行物１記載発明のコンピュータは、前記中央処理装置ＣＰＵと前記「比較的小さな記憶容量のスタティック型ＲＡＭ」間の最大データ転送速度が、前記中央処理装置ＣＰＵと前記メインメモリＭＭ間の最大データ転送速度以上であるという要件を満たしている。
　刊行物１記載発明のソート機能付メモリＤＳＦＭは、ソートコマンドライトサイクルの実行を受けて、中央処理装置ＣＰＵから供給されるソートコマンドをコントロールレジスタに書き込んだ後、ソート処理を開始し、アドレスレジスタカウンタＣＡの保持内容（ＣＡ）すなわち実質的なソート終了アドレスがソート開始アドレス（ＦＡ）に達すると、すべてのソート処理を終了し、中央処理装置ＣＰＵに対して割込み要求を発生しているから、
「第１アクセスをコマンドとして取り込み、さらに加工の終了を、前記中央処理ユニットに対する第２アクセスによって前記中央処理ユニットに知らしめるものである」点において、本願発明の機能メモリと一致している。
　
　したがって、刊行物１記載発明と本願発明の一致点・相違点は次のとおりである。
　
［一致点］
「中央処理ユニットと、
　機能メモリと、
　標準メモリとを具備し、
　前記機能メモリは、内部メモリと、コマンドに基づいて、前記内部メモリのデータを決められた手順によって加工する機能とを有し、　
　前記標準メモリは、正常動作においては全てのアドレスに対して該標準メモリの外部から書いたデータと必ず同じデータが該標準メモリの外部に読み出され、　
　前記中央処理ユニットと前記内部メモリ間の最大データ転送速度が前記中央処理ユニットと前記標準メモリ間の最大データ転送速度以上であるデータ処理装置であって、　
　前記機能メモリは、第１アクセスを前記コマンドとして取り込み、さらに前記加工の終了を、前記中央処理ユニットに対する第２アクセスによって前記中央処理ユニットに知らしめる
　データ処理装置。」である点。
　
［相違点］
（ア）本願発明では、「内部メモリのデータを決められた手順によって加工する処理」を処理ユニットで行っているのに対して、刊行物１記載の発明では、「内部メモリのデータを決められた手順によって加工する処理」をどのようなハードウエアで行っているのか明らかでない点。
　
（イ）本願発明では、第１アクセスが標準メモリとの互換性を保ちつつ設定されているのに対して、刊行物１記載の発明では、第１アクセスが標準メモリとの互換性を保ちつつ設定されているのか明らかでない点。
　
（ウ）本願発明では、第２アクセスが標準メモリとの互換性を保ちつつ設定されているのに対して、刊行物１記載の発明では、第２アクセスが標準メモリとの互換性を保ちつつ設定されているのか明らかでない点。
　　　
　　　
４．相違点についての当審の判断 
　
（相違点アについて）
　「内部メモリのデータを決められた手順によって加工する処理」を一つの処理ユニットで行うか、それとも個別のレジスタ、比較器などの部品を寄せ集めて実行するかは、設計的事項に過ぎない。 
　
（相違点イ及び相違点ウについて）
　本願明細書中に「標準メモリとの互換性を保つ」という言葉を定義した箇所がないので、明細書の記載を参照すると、
　段落番号【００３２】に、
「標準メモリ210と機能メモリ200とは同一メモリバス300上に接続され、マイクロプロセッサ100からは、標準メモリ210と機能メモリ200内のメモリとは電気的に同一のインタフェースでアクセスすることができるようにされる。例えば、標準メモリ210と機能メモリ200内のメモリとは同一のシンクロナスDRAMで、マイクロプロセッサ100からは同一のインタフェースでアクセスすることができるようにされる。すなわち、標準メモリ210と機能メモリ200との外部端子の機能及び電気的特性が同一にするようにされ、場合によっては外部端子の配置及びパッケージが同一形状・同一寸法（但し、ある許容範囲内の誤差は有する）にするようにされてもよい（物理的に同一の仕様にするようされてもよい）。」と記載され、
　また段落番号【００３３】に、
「なお、例えば、標準メモリ210のデータ転送幅を16ビットにし、機能メモリ200のデータ転送幅を32ビット幅にするようにされることによって、機能メモリ210内のメモリとマイクロプロセッサ100との間のデータ転送速度は、マイクロプロセッサ100と標準メモリ210との間のデータ転送速度より大きくすることができる。この場合、データバス幅のみが異なるが、標準メモリ210と機能メモリ200との外部端子の機能及び電気的特性（電気的インタフェース）の同一性は維持される。但し、外部端子の配置及びパッケージの形状・寸法（物理的インタフェース）の同一性は崩れる。」と記載されている。
　したがって、電気的インタフェースの同一性は要求されているものの、物理的インタフェースの同一性は必ずしも要求されていない。したがって、「標準メモリとの互換性を保つ」という言葉は、「機能メモリの電気的インタフェースが、標準メモリの電気的インタフェースと同一であること」を意味するものと解される。                   
　刊行物１記載の発明では、メインメモリＭＭ及びソート機能付メモリＤＳＦＭが、アドレスバスＡＢＵＳ及びデータバスＤＢＵＳならびにコントロールバスＣＢＵＳを介して上記中央処理装置ＣＰＵに結合されているから、メインメモリＭＭとソート機能付メモリＤＳＦＭは電気的に同一のインタフェースでアクセスすることができるようになっている。すなわち、メインメモリＭＭとソート機能付メモリＤＳＦＭは、外部端子の機能及び電気的特性が同一であり、したがって、ソート機能付メモリＤＳＦＭは、メインメモリＭＭとの互換性が保たれている。
　　　 
　本願発明の作用効果も、刊行物１記載の発明から当業者が予測できる範囲のものである。したがって、本願発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものである。　
　　
　　
５．むすび
　以上のとおり、本願発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。
　したがって、本願の他の請求項に係る発明について検討するまでもなく本願は拒絶されるべきものである。 
　よって、結論のとおり審決する。