(57)【特許請求の範囲】
【請求項１】
絶縁層と、この絶縁層上に積層され、層間絶縁膜を介し交差して重なるように形成された配線幅ｗ1の第１の導体配線および配線幅ｗ2第２の導体配線を含む多層配線部とを有し、第１の導体配線と第２の導体配線との交差部分において、第２の導体配線の中心からそれぞれ２ｗ2の範囲内にある第１の導体配線の部分は、実質配線幅がｗ1未満であり、かつ、第１の導体配線の実質配線幅の最小値が（１／２）ｗ1以上（３／４）ｗ1以下であることを特徴とする配線基板。
【請求項２】
前記第１の導体配線の配線幅は滑らかに変化していることを特徴とする請求項１記載の配線基板。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路素子を実装するための配線基板に係り、特に、高速の論理素子を実装するための配線基板に関する。
【０００２】
【従来の技術】
半導体集積回路素子の分野では、高速論理素子の開発が盛んに進められており、最近では、その論理動作の領域は、クロックが数百ＭＨｚの高速領域にまで及んでいる。このような高速論理素子を実装基板上に複数個搭載して動作させた場合には、素子間の伝搬遅延や配線容量の増大によって、全体の論理動作のスピードが低下することがある。
【０００３】
通常、多層基板は、信号配線の特性インピーダンスを一定に保ち、かつ信号配線間のクロストークを低減させるため、図１３に示すように、絶縁層５１を介して、導体層５２、５３、５４および５５が順次積層された疑似ストリップ線路構造が用いられることが多い。ここで、５３および５４は信号配線であり、それぞれの下層および上層には、絶縁層を介して接地層あるいは電源層等の導体層５２および５５が形成されている。
【０００４】
このような配線構造を有する配線基板の配線容量を低減するためには、接地層あるいは電源層の導体層を、図１４に示すようにストライプ状にパターン化して形成することが提案されている（特願平０６−０３９８０１）。この配線基板６０においては、第１の電源、接地線６１、第１の信号線６２、第２の信号線６３、および第２の電源、接地線６４が、絶縁層（図示せず）を介して順次積層されている。第１層目および第４層目の電源、接地線６１および６４がストライプ状に形成されているので、電源層、接地層が一面に敷き詰められている構造の場合よりも、第２層目および第３層目の信号線６２および６３の配線容量を低減することができる。
【０００５】
なお、特性インピーダンスは、信号線とグラウンドとの距離によって決定されるものである。グラウンドをストライプ状に形成することにより、絶縁層を介して配置された信号線においては、グラウンドが存在する部分とグラウンドが存在しない部分とを周期的に配置することができる。したがって、その１周期におけるそれらの比より、任意に特性インピーダンスを決定することができるという利点を有する。しかしながら、このストライプ状のグラウンド線や電源線を採用すると、グラウンド配線がある部分とない部分では、局所的にみると急激な特製インピーダンスの変化が起こり、伝送線路が不連続となるために高周波特性が劣化するという問題点がある。
【０００６】
また、信号線の伝搬遅延や配線容量を低減させる他の方法として、銅などの高伝導率の配線を用いて抵抗を低減したり、ポリイミド（ＰＩ）やベンゾシクロブテン（ＢＣＢ）などの低誘電率の誘電体を用いて多層配線構造を形成することが挙げられる。
【０００７】
低誘電率の誘電体を用いた多層配線の形成工程の一例を図１５に示す。多層配線の形成にあたっては、予め図１５（ａ）に示すように、絶縁層６６上に配線６７とビア６８とを形成し、この絶縁層上に図１５（ｂ）に示すように低誘電率の誘電体６９を塗布する。塗布の際には、スピンコートの回転数を制御することにより、誘電体膜の厚みを規制してビア部に開口部７０を設け、さらに、この工程をこれを繰り返して多層配線を形成する。めっき配線６７を形成した上に誘電体膜６９を塗布するので、図１５（ｂ）のように下地の表面状態を反映して、誘電体膜６９の表面にも凹凸が形成されることが予測される。
【０００８】
このような配線構造を多層配線に採用した場合には、絶縁層を介して配線同士が重なる部分と、重ならない部分との段差が相乗効果により増大するため、ますます表面の平坦性が損なわれることになる。平坦性が悪くなると、誘電体膜の極端に薄い部分が生じ、この薄い誘電体膜の上下に形成された配線同士がショートしやすくなる。また、被露光面が平坦でないために面内で露光量が均一にならず、配線不良が発生するおそれがある。
【０００９】
配線基板の信頼性を向上させるためにも、薄膜配線の表面の平坦性を高めることが要求されているものの、平坦化のために有効な手段は、未だ確立されていないのが現状である。
【００１０】
【発明が解決しようとする課題】
このように配線容量を低減するために形成された配線基板では、配線上に積層された低誘電率の誘電体膜表面の平坦性が悪く、信頼性を低下させてしまうという問題点があった。
そこで、本発明は、誘電体膜表面の平坦性に優れ、かつ、良好な高周波数特性が得られる配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、絶縁層と、この絶縁層上に積層され、層間絶縁膜を介し交差して重なるように形成された配線幅ｗ1の第１の導体配線および配線幅ｗ2第２の導体配線を含む多層配線部とを有し、第１の導体配線と第２の導体配線との交差部分において、第２の導体配線の中心からそれぞれ２ｗ2の範囲内にある第１の導体配線の部分は、実質配線幅がｗ1未満であり、かつ、第１の導体配線の実質配線幅の最小値が（１／２）ｗ1以上（３／４）ｗ1以下であることを特徴とする配線基板を提供する。
【００１３】
本発明において、第１の導体配線と第２の導体配線とは、絶縁層を介してほぼ直角に交差し、また、第１の導体配線は、第２の導体配線の上層および下層のいずれに形成されていてもよい。
【００１４】
第１の導体配線および第２の導体配線の幅は、同一でも異なっていてもよく、限定されるものではない。なお、第１の複数本の導体配線として幅を広い電源・グラウンド線を使用し、第２の導体配線として幅の狭い信号性を使用すると、擬似マイクロストリップ線路が得られる。
【００１５】
また、導体配線の実質配線幅とは、配線の幅方向に現実に存在する導体幅の総和を表わす。したがって、第１の導体配線における実質配線幅がｗ１  未満の領域は、より幅の狭い複数の部分から構成されていてもよい。
【００１６】
なお、本発明の配線基板においては、第１の導体配線の実質配線幅は、連続的に、すなわち、増加することなく最小値まで減少し、その後、同様にして本来の幅ｗ１  に増加するように変化させることが好ましく、第１の導体配線は、第２の導体配線と交差する部分の中心において最小となることがより好ましい。
【００１７】
本発明は、層間絶縁膜を形成する絶縁体として、ポリイミドやＢＣＢ等の有機絶縁材料を用いた配線基板の場合に、特に効果を発揮する。また、導体配線は、銅、金等の電気伝導度の高い金属により構成することが好ましい。
【００１８】
【作用】
本発明の配線基板では、絶縁層を介して交差する配線の交差部分において、少なくとも一方の配線の幅を、この配線の他の部分よりも細く形成している。したがって、基板としての電気的特性を良好に保ったまま、同時に誘電体膜の平坦性を確保することができる。
【００１９】
また、本発明の配線基板では、第１の導体配線と第２の導体配線とが交差する部分において、所定の長さにわたって第１の導体配線の幅寸法を小さくしている。特に、第２の導体配線と重なる部分の前後で、第２の導体配線の幅の４倍分にわたって幅を細くし、かつ、その最小幅を、第１の導体配線の幅の（１／２）倍から（３／４）倍に限定している。
【００２０】
したがって、誘電体膜を介して積層した場合、配線の交差する部分でも誘電体膜の表面ががもりあがることはなく、誘電体膜の平坦化が促進される。さらに、配線の交差部ではない他の部分では、十分な電気的特性が得られるように、その配線幅を大きくとっているので、特性インピーダンスの変動が小さい良好な高周波特性を有する配線基板が得られる。
【００２１】
【実施例】
以下、図面を参照して、本発明を詳細に説明する。
図１に、本発明の配線基板の一実施例の部分透視図を示す。図１に示すように、本発明の配線基板においては、配線幅ｗ１  の第１の導体配線１１の上に、層間絶縁膜（図示せず）を介して、配線幅ｗ２  の第２の導体配線１３が交差して配置されており、第２の導体配線１３と交差する部分の前後では、第１の導体配線１１は幅が細くなるように形成されている。すなわち、特定の範囲内では、第１の導体配線の実質配線幅はｗ１  未満である。さらに、第１の導体配線１１の幅は、第２の導体配線１３と交差する中心において最小となっている。
【００２２】
本発明においては、第１の導体配線の幅が減少し始める位置と、第２の導体配線の中心との距離Ｓを、次のように限定し、
Ｓ≧２ｗ２
さらに、第１の導体配線の実質配線幅ｄを、次のように限定した。
【００２３】
（１／２）ｗ１  ≦ｄ≦（３／４）ｗ１
このような限定は、以下のような知見のものになされたものである。
まず、本発明者らは、配線導体の幅と、この配線導体の上に積層された誘電体膜表面の凸部の高さとに着目し、これらの関係を調べた。ここで用いた配線基板の断面図を図２（ａ）に示す。すなわち、配線基板１５においては、絶縁層１６上に配線導体１７が紙面直交する方向に形成されている。さらに、この配線導体の上には、ベンゾシクロブテン（ＢＣＢ）からなる誘電体膜１８が積層されており、この誘電体膜の表面には、配線導体１７に相当する領域に凸部１９が形成されている。なお、配線導体１７の高さをｔ２  とし、誘電体膜１８の厚さをｔ３  とし、凸部の高さをｔ１  とした。
【００２４】
ここで、誘電体膜１８の平坦化をＤ．Ｏ．Ｐ．（ｄｅｇｒｅｅ  ｏｆ  ｐｌａｎａｒｉｚａｔｉｏｎ）として以下の式で定義し、配線導体１７の幅との関係を調べて図２（ｂ）のグラフに示す。
【００２５】
Ｄ．Ｏ．Ｐ．（％）＝（１−ｔ１  ／ｔ２  ）×１００
なお、グラフ中には、配線の高さｔ２  と誘電体膜の膜厚ｔ３  との関係（ｔ３  ／ｔ２  ）を次のように変化させた４種類の結果を示した。
【００２６】
曲線ａ：    ｔ３  ／ｔ２  ＝９．１
曲線ｂ：    ｔ３  ／ｔ２  ＝４．３
曲線ｃ：    ｔ３  ／ｔ２  ＝２．３
曲線ｄ：    ｔ３  ／ｔ２  ＝１．８
図２（ｂ）から、Ｄ．Ｏ．Ｐ．は配線厚と誘電体厚の比が５以上の時は、配線幅によりあまり変化せず、Ｄ．Ｏ．Ｐも８５％以上と良好であることがわかる。しかしながら、配線厚と誘電体厚の比が５以下の時は、Ｄ．Ｏ．Ｐ．は５０％から８５％と低下し、配線幅が小さいほど、また、配線の高さ（ｔ２  ）に比べて誘電体の高さ（ｔ３  ）が高いほど、Ｄ．Ｏ．Ｐ．が大きくなっている。Ｄ．Ｏ．Ｐは、少なくとも６０％以上であることが好ましい。すなわち、優れた平坦性を得るには、導体配線１７の幅を小さくする、または誘電体膜１８の厚さを大きくすればよいことがわかった。
【００２７】
しかしながら、配線１７の厚みに比べて誘電体膜１８の膜厚を大きくした場合には、誘電体膜全体の厚さを増加させることになるので、図３に示すように、基板のそりが増大してしまう。なお、図３中、直線ｅおよびｆは、それぞれセラミックス基板上にポリイミド膜を蒸着した場合、およびＢＣＢ膜を積層した場合を示す。
【００２８】
そこで、導体配線１７の幅を小さくすることが、優れた平坦化を得るための有効な手段であると考えられるが、この場合には、導体抵抗が高くなって発熱したり、導体のインダクタンス成分が増すなどの問題が生じることが予測される。
【００２９】
図４（ａ）に示すような配線基板を用いて、導体配線の幅と、インダクタンスとの関係をシミュレーションした。
図４（ａ）に示すように、配線基板２０は、層間絶縁膜２１中に導体配線２２と２３とが直交するように形成された構造である。かかる構成の配線基板において、下層に形成された導体配線２２の幅を変化させて、インダクタンス変化を計算した。具体的には、幅ｗ＝６０μｍ、および幅ｗ＝８０μｍの２種類の導体配線について、この幅をそれぞれ減少させて単位長さ当たりインダクタンスを得、図４（ｂ）に示した。
【００３０】
図４（ｂ）中、曲線ｇおよびｈは、それぞれ幅６０μｍの導体および幅８０μｍの導体についての結果であり、いずれの場合も、導体配線の幅が小さくなるにしたがって、インダクタンスが増加していることがわかる。インダクタンスは、できる限り小さく抑えることが好ましいので、導体配線を細くする比率には限界があることがわかる。
【００３１】
すなわち、導体配線の幅を小さくすることによって、誘電体膜の平坦性を高めることができるが、同時に電気特性を劣化させてしまうことになる。したがって、配線幅には最適な範囲があると予測し、さらに以下のように考察した。
【００３２】
再び図２を参照すると、例えば、曲線ｄの場合には、配線幅を１００μｍから７５μｍに減少させることによって、Ｄ．Ｏ．Ｐ．は１５％増加し、曲線ｃの場合には、配線幅を１００μｍから７５μｍに減少させることによって、Ｄ．Ｏ．Ｐは１２％増加している。すなわち、Ｄ．Ｏ．Ｐ．の効果を１０％以上上げるためには、配線幅を３／４以下に小さくすることが必要である。
【００３３】
さらに、図４に示したように、導体の幅が半分になると、６０μｍの場合にはインダクタンスは５７％増加し、８０μｍの場合には８６％も増加してしまうので、インダクタンスを２倍以下に抑えるには、導体の幅は１／２が限界であると考えられる。
【００３４】
次に、下部導体の抵抗に着目して交差部分における下部導体の配線幅の影響を調べ、得られた結果を図５に示す。
図５に示すように、下部導体の配線幅をｗとし、この際の抵抗をＲとすると、配線が細くなるにしたがって抵抗値は急激に増加し、配線幅が半分になったところで抵抗は２倍となる。信号伝搬遅延という理由から、抵抗値の増加は、本来の抵抗の２倍程度に抑えなければならない。
【００３５】
このように、誘電体膜の平坦性と電気的特性との間には相反する関係があるが、本発明では、誘電体膜表面の平坦性を決定するのは配線の交差部であることに着目し、この交差部分において配線幅を小さくし、他の部分では配線幅を大きくすることで、電気的特性と平坦性の問題とを同時に解決したものである。
【００３６】
抵抗値への影響と、前述のインダクタンスへの影響とを併せると、配線幅の下限は、本来の幅の１／２とすることがより好ましい。すなわち、誘電体膜表面の平坦化を促進し、かつ良好な電気特性を維持するために、本発明では、他の導体配線と層間絶縁膜を介して交差する導体配線の幅の最小寸法を、導体本体の幅の１／２以上３／４以下に限定した。
【００３７】
配線幅をこの範囲内にするために導体を細くし始める位置は、誘電体膜の膜厚から以下のようにして決定した。
図６に、本発明の配線基板の断面図を示す。なお、図６（ａ）、（ｂ）および（ｃ）は、それぞれ図１中のＤ−Ｄ´、Ｅ−Ｅ´、およびＦ−Ｆ´における断面に相当する。ここで、各断面における誘電体膜１２の膜厚は、
ｔ１Ｄ＞ｔ１Ｅ＞ｔ１Ｆ
と得られ、第２の導体配線１２からの距離Ｌが大きいほど、絶縁体層の厚さも大きくなることがわかる。
【００３８】
また、配線幅の減少が始まる位置であるＤ−Ｄ´においては、中心からの距離Ｌと、絶縁体層の厚さとの関係は、図７のグラフに示すとおりである。したがって、第２の配線の中心からの距離が、第２の配線の幅の２倍以上であれば、表面を十分に平坦にすることができる。
【００３９】
さらに、導体幅の減少が始まる位置は、特性インピーダンスにも影響を及ぼす。この結果を図８（ｂ）に示す。なお、ここでは、図８（ａ）の基板の断面図に示すように、上層に形成された第２の配線幅ｗ２  とし、減少開始距離Ｓとの比（Ｓ／ｗ２  ）を用いて特性インピーダンスの変化を調べた。
【００４０】
すなわち、図８（ｂ）に示すように、下部導体配線間スペース比（Ｓ／ｗ２  ）が０の場合には、特性インピーダンスは約４０Ω程度であり、この値は、比の増加とともに増大している。下部導体配線間スペース比（Ｓ／ｗ２  ）が約２となると、インピーダンスの増加は小さくなりほぼ安定している。すなわち、下層配線１１は、上部配線幅の２倍以上離れたところから電磁界の影響の効果が少なくなることがわかる。
【００４１】
さらに、このような位置から導体配線の幅を減少させる場合には、連続的に徐々に減少させることによって、特性インピーダンスの急峻な変化を避けることができる。図９には、第１の導体配線の長手方向の断面図とともに、特性インピーダンスの変化を示す。なお、図９（ａ）、（ｂ）および（ｃ）は、それぞれ図１に示した配線基板１０のＣ−Ｃ´、Ｅ−Ｅ´、およびＦ−Ｆ´における断面図を表わす。
【００４２】
図９（ｄ）中、曲線ｉは、導体配線の幅を、上述の位置から最小値まで連続的に減少させた場合の、断面位置と特性インピーダンスとの関係を表わす。この場合には、インピーダンスは、配線幅の変化と同様に滑らかに最小値まで減少し、その後増加している。また、曲線ｊは、導体配線の同様の位置で、幅を最小寸法に減少させた場合の結果を表わし、特性インピーダンスの急峻な変化が示されている。
【００４３】
すなわち、導体配線の幅を徐々に変化させることによって、特性インピーダンスの変化も滑らかとなるので、信号遅延の点からも好ましい。
以上説明したように、高周波数特性を維持しつつ、同時に誘電体表面の平坦性を高めるため、本発明では、他の配線と交差する部分における導体配線の幅を減少させる位置を限定した。
【００４４】
ここで、本発明の配線基板の断面図を図１０に示す。図１０（ａ）は、図１に示した配線基板のＡ−Ａ´における断面図を表わし、図１０（ｂ）は、第２の配線１３に沿ったＢ−Ｂ´おける断面を表わす。
【００４５】
図１０（ａ）に示されるように、第１の導体配線１１の幅がｗ１  の領域においては、誘電体膜１２の表面には、高さｔ４  の凸部が形成されている。これに対して、Ｂ−Ｂ´においては、第１の導体配線１１の幅を本発明の範囲に減少しているので、誘電体膜１２表面の段差ｔ５  は、ｔ４  より小さいことが図１０（ｂ）に示されている。すなわち、本発明により、導体配線の重なり部分における誘電体膜の段差を小さくすることができた。
【００４６】
図１１には、本発明を適用し、４層の配線層を有する配線基板の透視図を示す。配線基板２５においては、第１の電源・接地線２６、第１の信号線２７、第２の信号線２８、および第２の電源・接地線２９が、それぞれ低誘電率の層間絶縁膜（図示せず）を介して形成されている。
【００４７】
図１１に示すように、電源線、接地線２６および２９は、信号線２７および２８よりも幅が太く、それぞれ絶縁層を介して信号線と交差する領域において、本発明の範囲内で幅が変化している。すなわち、第１層目に形成された電源線、接地線２６は、第２層目に形成された信号線２７と交差する部分において幅が減少しており、第４層目に形成された電源線、接地線２９は、第３層目に形成された信号線２８と交差する部分において幅が減少している。
【００４８】
特に、このような高密度配線の場合には、層間絶縁層を介して上下にある層の交差する部分は非常に多く、また集中している。本発明を適用することによって、容易に表面の平坦化を促進できるので、極めて有効である。
【００４９】
なお、図１１には、配線層が４層の例を示したが、配線の重なりを少なくするために３層以上積層しないような構成にすることも好ましい。
また、絶縁体の材料には、配線幅に応じたそれぞれのＤ．Ｏ．Ｐ．があるが、なるべく平坦化率の良い材料を選び、その絶縁体の材料に合うように導体幅を選択することによって、より効率良く平坦化を実現することができる。
【００５０】
以上、一例を挙げて本発明の配線基板を説明したが、本発明は、これに限定されるものではない。図１２に、本発明の配線基板の他の例の透視図を示す。
図１２（ａ）および（ｂ）には、第１の導体配線３０および３２の連続して細くなる部分を、滑らかな曲線で形成している。さらに、ここに示した以外にも、本発明の範囲内であれば、任意の形状で第１の導体配線の幅を減少させることができる。
【００５１】
また、周波数特性の関係ない２つの導体配線が層間絶縁膜を介して交差している場合には、図１２（ｃ）に示すように、上層の導体配線３４と下層の導体配線３５との両方の配線の幅を、本発明にしたがって細くすると平坦化の効果がより大きくなる。
【００５２】
さらに、図１２（ｄ）に示すように、第１の導体配線３６が第２の導体配線３７と交差する所定の領域に、スリットを設けることによって、実質配線幅を小さくすることもできる。第１の導体配線がビア３８の受けを兼ねている場合には、配線の両側から幅を細くすることができないが、ビアが形成されない領域にスリットを形成することによって、本発明の効果を得ることが可能である。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、他の配線と交差する導体配線の特定の部分だけを細くすることにより、プロセスを複雑にすることなく、表面の平坦化を達成することができる。特に、他の配線が信号線の場合には、信号線の特性インピーダンスの変動も小さくした良好な高周波特性が得られる。かかる配線基板は、高速論理素子を実装するために有効であり、その工業的価値は大きい。
【図面の簡単な説明】
【図１】本発明にの配線基板の一例を示す透視図。
【図２】配線導体の幅と誘電体膜表面の平坦性との関係を説明する図。
【図３】誘電体膜の膜厚と基板のそりとの関係を示すグラフ図。
【図４】導体幅と単位長さ当たりのインダクタンスとの関係を説明する図。
【図５】下部導体の配線幅と下部導体の抵抗との関係を示すグラフ図。
【図６】本発明の配線基板の第１の導体配線の長手方向に沿った断面図。
【図７】第２の導体配線からの距離と絶縁体の厚さとの関係を示すグラフ図。
【図８】下部導体配線間スペースと特性インピーダンスとの関係を説明する図。
【図９】下部導体配線間スペースと特性インピーダンスとの関係を説明する図。
【図１０】誘電体膜の厚みと絶縁性支持基板の反り量の関係。
【図１１】本発明に係わる他の実施例を示す配線基板の透視図。
【図１２】本発明に係わる他の実施例を示す配線基板の透視図。
【図１３】多層配線における疑似ストリップ線路の断面図。
【図１４】従来の多層配線の透視図。
【図１５】配線に誘導体膜を塗布するプロセスフローの簡略を示す断面図。
【符号の説明】
１１…第１の導体配線，１２…絶縁層，１３…第２の導体配線
１５…多層配線基板，１６…絶縁層，１７…導体配線，１８…誘電体膜
１９…凸部，２０…多層配線基板，２１…誘電体膜，２２…配線導体
２３…配線導体，２５…多層配線，２６…第１の導体配線
２７…第２の導体配線，２８…第３の導体配線，２９…第４の導体配線
３０…第１の導体配線，３１…第２の導体配線，３２…第１の導体配線
３３…第２の導体配線，３４…第１の導体配線，３５…第２の導体配線
３６…第１の導体配線，３７…第２の導体配線，３８…ビア
３９…スリット，５０…多層配線基板，５１…絶縁層，５２…電源・接地配線
５３…信号配線，５４…信号配線，５５…電源・接地配線，５６…ビア
５７…接続用パターン，６０…配線基板，６１…電源・接地配線
６２…信号配線，６３…信号配線，６４…電源・接地配線，６６…絶縁膜
６７…配線，６８…ビア，６９…絶縁膜，７０…開口部。
【図１】
0003556991.tif 000002
【図２】
0003556991.tif 000003
【図３】
0003556991.tif 000004
【図４】
0003556991.tif 000005
【図５】
0003556991.tif 000006
【図６】
0003556991.tif 000007
【図７】
0003556991.tif 000008
【図８】
0003556991.tif 000009
【図９】
0003556991.tif 000010
【図１０】
0003556991.tif 000011
【図１１】
0003556991.tif 000012
【図１２】
0003556991.tif 000013
【図１３】
0003556991.tif 000014
【図１４】
0003556991.tif 000015
【図１５】
0003556991.tif 000016