【事件の表示】
　平成　６年特許願第２４７４５５号「ポリ間複合体とその製造方法」拒絶査定不服審判事件〔平成　８年　５月１７日出願公開、特開平　８−１２５０４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯　
　本願は、平成６年１０月１３日の出願であって、平成１９年１月２４日付けで拒絶査定がなされ、これに対して同年５月１日に拒絶査定に対する審判請求がなされるとともに、同年５月３０日に手続補正がなされたものである。
　　
２．平成１９年５月３０日付けの手続補正（以下、「本件補正」という。）について　
［補正却下の決定の結論］　
　平成１９年５月３０日付けの手続補正を却下する。　
［理由］　
（１）本件補正の内容　
　本件補正は、特許請求の範囲及び発明の詳細な説明を補正するものであり、補正前の請求項１ないし５を補正後の請求項１ないし５と補正し、補正前の０００１段落及び００１０段落を補正するものであり、補正前の請求項１及び４及び補正後の請求項１及び４は、それぞれ以下のとおりである。
（補正前の請求項１及び４）
「【請求項１】　非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備え、
　上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体。」
「【請求項４】　非揮発性メモリセルを製造する方法であって、
　ａ）第１の導電型の半導体サブストレートにソース及びドレイン領域を形成する段階と、
　ｂ）上記ソース及びドレイン領域の上に絶縁層を形成する段階と、
　ｃ）上記絶縁層の上に位置決めされた浮遊ゲートを形成する段階と、
　ｄ）上記浮遊ゲートの上に位置決めされた誘電性複合体を形成する段階と、
　ｅ）上記誘電性複合体の上に位置決めされた制御ゲートを形成する段階と
を備え、
　上記誘電性複合体は、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成されている窒化シリコンの層と、上記窒化シリコンの層上に形成されている二酸化シリコンの頂層と、
を有し、
　上記誘電性複合体の上記窒化シリコンの層は、上記二酸化シリコンの頂層もしくは底層より薄く、かつ、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法。」
（補正後の請求項１及び４）
「【請求項１】　不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備え、
　上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」
「【請求項４】　不揮発性メモリセルの製造方法であって、
　ａ）第１の導電型の半導体サブストレートにソース及びドレイン領域を形成する段階と、
　ｂ）上記ソース及びドレイン領域の上に絶縁層を形成する段階と、
　ｃ）上記絶縁層の上に位置決めされた浮遊ゲートを形成する段階と、
　ｄ）上記浮遊ゲートの上に位置決めされた誘電性複合体を形成する段階と、
　ｅ）上記誘電性複合体の上に位置決めされた制御ゲートを形成する段階と
を備え、
　上記誘電性複合体は、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、上記二酸化シリコンの底層の上に形成されている窒化シリコンの層と、上記窒化シリコンの層上に形成されている二酸化シリコンの頂層と、
を有し、
　上記誘電性複合体の上記窒化シリコンの層は、上記二酸化シリコンの頂層もしくは底層より薄く、かつ、上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理することを特徴とする非揮発性メモリセルの製造方法。」
　　
（２）補正内容の整理
　本件補正の内容を、以下に整理する。
〈補正事項１〉
　補正前の請求項１の「非揮発性メモリセル内の」を、補正後の請求項１の「不揮発性メモリセル内の」と補正すること。
〈補正事項２〉
　補正前の請求項１の「Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体」を、補正後の請求項１の「Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体」と補正すること。
〈補正事項３〉
　補正前の請求項２の「非揮発性メモリセルにおいて」を、補正後の請求項２の「不揮発性メモリセルにおいて」と補正すること。
〈補正事項４〉
　補正前の請求項２の「Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」を、補正後の請求項２の「Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする非揮発性メモリセル」と補正すること。
〈補正事項５〉
　補正前の請求項３の「非揮発性メモリセルにおいて」を、補正後の請求項３の「不揮発性メモリセルにおいて」と補正すること。
〈補正事項６〉
　補正前の請求項３の「ｅ）上記浮遊ゲートの上に位置決めされている２つの二酸化シリコン層と」を、補正後の請求項３の「ｅ）上記浮遊ゲートの上に位置決めされている第１と第２の二酸化シリコンの層と」と補正すること。
〈補正事項７〉
　補正前の請求項３の「ｆ）上記２つの二酸化シリコン層上に位置決めされている制御ゲートと」を、補正後の請求項３の「ｆ）上記第１と第２の二酸化シリコンの層上に位置決めされている制御ゲートと」と補正すること。
〈補正事項８〉
　補正前の請求項３の「容量的に測定された上記２つの二酸化シリコン層の実効的な厚みは、１８０オングストロームに等しいかもしくはそれよりも薄く、かつ、上記２つの二酸化シリコン層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」を、補正後の請求項３の「上記第１の二酸化シリコンの層は、上記第１の二酸化シリコンの層におけるピンホールが上記第２の二酸化シリコンの層におけるピンホールと整列しないように、上記第２の二酸化シリコンの層とは別に形成された第１の二酸化シリコンの層であり、且つ、容量的に測定された上記第１と第２の二酸化シリコンの層の実効的厚みは、１８０オングストロームに等しいかもしくはそれよりも薄く、且つ、上記第１と第２の二酸化シリコンの層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセル」と補正すること。
〈補正事項９〉
　　補正前の請求項４の「非揮発性メモリセルを製造する方法であって」を、補正後の請求項４の「不揮発性メモリセルの製造方法であって」と補正すること。
〈補正事項１０〉
　補正前の請求項４の「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法」を、補正後の請求項４の「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理することを特徴とする非揮発性メモリセルの製造方法」と補正すること。
〈補正事項１１〉
　補正前の請求項５の「非揮発性メモリセルを製造する方法であって」を、補正後の請求項５の「不揮発性メモリセルの製造方法であって」と補正すること。
〈補正事項１２〉
　補正前の請求項５の「ｄ）上記浮遊ゲートの上に位置決めされた２つの二酸化シリコン層を形成する段階と」を、補正後の請求項５の「ｄ）上記浮遊ゲートの上に位置決めされた第１と第２の二酸化シリコンの層を形成する段階と」と補正すること。
〈補正事項１３〉
　補正前の請求項５の「ｅ）上記２つの二酸化シリコン層の上に位置決めされている制御ゲートを形成する段階と」を、補正後の請求項５の「ｅ）上記第１と第２の二酸化シリコンの層上に位置決めされている制御ゲートを形成する段階と」と補正すること。
〈補正事項１４〉
　補正前の請求項５の「容量的に測定された上記２つの二酸化シリコン層の実効的な厚みは、１８０オングストロームに等しいかもしくはそれよりも薄く、かつ、上記２つの二酸化シリコン層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルを製造する方法」を、補正後の請求項５の「上記第１の二酸化シリコンの層は、上記第１の二酸化シリコンの層におけるピンホールが上記第２の二酸化シリコンの層におけるピンホールと整列しないように、上記第２の二酸化シリコンの層とは別に形成され、且つ、容量的に測定された上記第１と第２の二酸化シリコンの層の実効的厚みは、１８０オングストロームに等しいかもしくはそれよりも薄く、且つ、上記第１と第２の二酸化シリコンの層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする非揮発性メモリセルの製造方法」と補正すること。
　
（３）補正の目的の適否について
〈補正事項２について〉
　補正事項２についての補正は、実質的に、補正前の請求項１に記載された「二酸化シリコンの頂層」及び「二酸化シリコンの底層」について、その「ピンホール」が整列しないことを技術的に限定するものであるから、補正前発明の構成に欠くことができない事項の全部又は一部を限定するものである。よって、補正事項２についての補正は、平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２についての補正は、同法第１７条の２第３項に規定する要件を満たすものである。
〈補正事項１０について〉
　補正事項１０についての補正は、実質的に、補正前の請求項４に記載された発明に、補正後の請求項４の「上記窒化シリコンの層におけるピンホールを満たすために、酸素の存在中で上記窒化シリコンの層を熱処理する」工程を追加するものであるが、補正前の請求項４には、「窒化シリコンの層を熱処理する」工程について何ら記載されていないから、補正事項１０についての補正は、補正前発明の構成に欠くことができない事項の全部又は一部を限定するものではない。よって、補正事項１０についての補正は、平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正事項１０についての補正が、同法第１７条の２第３項第１号、第３号、第４号に掲げる事項のいずれを目的とするものにも該当しないことは明らかである。
　したがって、補正事項１０についての補正は、同法第１７条の２第３項に規定する要件を満たさないものである。
　
　以上のとおり、他の補正事項について検討するまでもなく、補正事項１０を含む本件補正は、平成６年法律第１１６号改正附則第６条によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定された要件を満たさないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。さらに、以下においては、仮に、補正事項１ないし１４についての補正が、同法第１７条の２第３項に規定する要件を満たすものであるとみなして、同法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する補正事項２についての補正を含む本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件（独立特許要件）を満たすか否かについて検討する。
　
（４）独立特許要件についての検討
（４−１）補正後の発明
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）は、平成１９年５月３０日付けの手続補正書に記載された以下のとおりのものである。
「【請求項１】　不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備え、
　上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含み、上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しないように、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」
　
（４−２）刊行物に記載された発明
（４−２−１）刊行物１：特開平５−３０４３００号公報
　原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平５−３０４３００号公報（以下、「刊行物１」という。）には、図１ないし図１０とともに以下の事項が記載されている。
「【０００９】図１は、第一の実施例の不揮発性半導体記憶装置、特に、ＥＥＰＲＯＭの概略断面図である。また、図２〜図１０は、第一の実施例におけるＥＥＰＲＯＭの製造工程を示す図である。このＥＥＰＲＯＭの構造を製造工程を用いて説明する。
【００１０】図２に示すように、一導電型例えばＰ型の半導体基板１０１を素子分離工程、例えば選択酸化法を用いてフィ−ルド酸化膜１１０を形成し、Ｐ型の半導体基板１０１の素子形成領域１０１Ａを露出させる。次に、図３に示すように、８００℃の温度、ＨＣｌ（塩化水素）とＯ２（酸素）の混合雰囲気下において、酸化し、５０オングストロ−ムの厚さの第一のシリコン酸化膜１０５Ｂを形成する。次に、図４に示すように、周知のＣＶＤ法を用いて、５０オングストロ−ムの厚さの第一のシリコン窒化膜１０５Ａを形成する。次に、図５に示すように、周知のリソグラフィ−技術を用いて、素子形成領域１０１Ａ上の一部の第一のシリコン酸化膜１０５Ｂ及び第一のシリコン窒化膜１０５Ａを選択的に除去してＰ型の半導体基板１０１の一部を露出させる。次に、図６に示すように、８００℃の温度、ＨＣｌ（塩化水素）とＯ２（酸素）の混合雰囲気下において、酸化し、第一のシリコン窒化膜１０５Ａ上には３０オングストロ−ムの厚さの、露出したＰ型の半導体基板１０１上には１００オングストロ−ムの厚さの第二のシリコン酸化膜１０５Ｃを形成する。このようにして、第一のゲ−ト絶縁膜１０５を形成する。上記したように、この第一のゲ−ト絶縁膜１０５の内、露出した素子形成領域１０１Ａ上面に形成された部分を第三の絶縁膜部分１１１、また、この第三の絶縁膜部分以外の絶縁膜部分を第四の絶縁膜部分１１２とする。次に、図７に示すように、周知のＣＶＤ法を用いて、２０００オングストロ−ムの厚さの浮遊ゲ−ト電極１０６を形成する。この浮遊ゲ−ト電極１０６は、例えば多結晶シリコンを２０００オングストロ−ム形成し、導電性を持たせるために温度９００℃のＰＯＣｌ３雰囲気中で２０分間加熱しＰ（リン）を拡散させる。次に、図８に示すように、周知のＣＶＤ法を用いて、１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａを形成し、続けて７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂを形成し、更に８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃを形成する。このようにして、第二のゲ−ト絶縁膜１０７を形成する。次に、図９に示すように、周知のＣＶＤ法を用いて、４０００オングストロ−ムの厚さの制御ゲ−ト電極１０８を形成する。この制御ゲ−ト電極１０８も、浮遊ゲ−ト電極１０６と同様、例えば多結晶シリコンを４０００オングストロ−ム形成し、導電性を持たせるために温度９００℃のＰＯＣｌ３雰囲気中で４０分間加熱しＰ（リン）を拡散させる。次に、図１０に示すように、周知のリソグラフィ−技術を用いて、制御ゲ−ト電極１０８及び第二のゲ−ト絶縁膜１０７及び浮遊ゲ−ト電極１０６を選択的に除去する。この後、９００℃の温度、Ｏ２（酸素）の雰囲気下において、１０分間酸化し、保護膜１０９を形成する。次に、図１に示すように、Ｐ型の半導体基板１０１の表面に間隔をおいて、加速エネルギ−が５０ｅＶ、ド−ズ量３Ｅ１５ｃｍ−２で、Ｎ型不純物、例えばＡｓ（ヒ素）等をイオン注入して、続いて９００℃のＮ２雰囲気で３０分間加熱し、逆導電型例えばＮ型ののソ−ス領域１０２及びドレイン領域１０３を形成する。そして、このＮ型のソ−ス領域１０２及びドレイン領域１０３の間にチャネル領域１０４が形成されることになり、ＥＥＰＲＯＭの主要部分は形成される。」
　
（ア）刊行物１に記載の「第二のゲート絶縁膜１０７」は、「制御ゲート１０８」と「浮遊ゲート１０６」との間に形成されており、「制御ゲート１０８」から「浮遊ゲート１０６」を絶縁するものであることは明らかである。
（イ）刊行物１には、「１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａを形成し、続けて７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂを形成し、更に８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃを形成する。」と記載されており、「第四のシリコン酸化膜１０７Ｃ」が、「第三のシリコン酸化膜１０７Ａ」及び「シリコン窒化膜１０７Ｂ」が順に形成された後、形成されたものであることは明らかである。
　
　したがって、刊行物１には、以下の発明（以下、「刊行物発明１」及び「刊行物発明２」という。）が記載されている。
（刊行物発明１）
「ＥＥＰＲＯＭの制御ゲート１０８から浮遊ゲート１０６を絶縁するための第二のゲート絶縁膜１０７であって、
　前記浮遊ゲート１０６の上に形成されている１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａと、
　前記第三のシリコン酸化膜１０７Ａの上に形成され、７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂと、
　前記第二のシリコン窒化膜１０７Ｂの上に形成され、８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃと、
を備え、
　前記第四のシリコン酸化膜１０７Ｃは、前記第三のシリコン酸化膜１０７Ａ及び前記シリコン窒化膜１０７Ｂが順に形成された後、形成されたものであることを特徴とする第二のゲート絶縁膜１０７。」
（刊行物発明２）
「ＥＥＰＲＯＭの制御ゲート１０８から浮遊ゲート１０６を絶縁するための第二のゲート絶縁膜１０７であって、
　前記浮遊ゲート１０６の上に形成されている１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａと、
　前記第三のシリコン酸化膜１０７Ａの上に形成され、７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂと、
　前記第二のシリコン窒化膜１０７Ｂの上に形成され、８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃと、
を備えたものであることを特徴とする第二のゲート絶縁膜１０７。」
　
（４−２−２）刊行物２：特開平４−８５８８２号公報
　原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である特開平４−８５８８２号公報（以下、「刊行物２」という。）には、第１図とともに以下の事項が記載されている。
「〔産業上の利用分野〕
　本発明は、ＥＥＰＲＯＭ等の不揮発性半導体記憶装置の製造方法に関する。」（第３頁左下欄第６行ないし第８行）
「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」（第３頁右下欄第１７行ないし第４頁左上欄第５行）
「第１図は本発明に係る半導体装置の製造方法の一実施例を説明する図である。第１図において、１は蓄積電極と制御電極を有するセルトランジスタが形成されるセルトランジスタ部、２は１層のゲートを有するＭＯＳトランジスタが形成される周辺トランジスタ部、３はＳｉ等からなる基板、４はＳｉＯ２等からなるフィールド酸化膜、５はＳｉＯ２等からなるゲート酸化膜、５ａはＳｉＯ２等からなるシリコン酸化膜、６は蓄積電極用のポリシリコン膜、７はＳｉＯ２等からなるシリコン酸化膜、８はＳｉ３Ｎ４等からなるシリコン窒化膜、９はシリコン窒化膜８、シリコン酸化膜７及びポリシリコン膜６に形成された開口部、１０はＳｉＯ２等からなるゲート酸化膜、１０ａはＳｉＯ２等からなるシリコン酸化膜、１１はポリシリコン膜、１２はＷＳｉ等からなる金属シリサイド層、１３はＳｉＯ２等からなるシリコン酸化膜、１４はソース／ドレイン拡散層、１５はＰＳＧ等からなる層間絶縁膜、１６は層間絶縁膜１５に形成されたコンタクトホール、１７はコンタクトホール１６を介してソース／ドレイン拡散層１４とコンタクトされるＡ１等からなる配線層、１８はＳｉＯ２等からなるカバー膜である。」（第５頁右上欄第１０行ないし同頁左下欄第１４行）
「次に、例えば熱酸化によりポリシリコン膜６を酸化して膜厚が例えば１５０〜３００Åのシリコン酸化膜７を形成する（第１図（２ａ）、（２ｂ）、（２ｃ）、（２ｄ））。
　次に、例えばＣＶＤ法により全面にＳｉ３Ｎ４を堆積して膜厚が例えば５０〜２００Åのシリコン窒化膜８を形成する（第１図（３ａ）、（３ｂ）、（３ｃ）、（３ｄ））。」（第５頁右下欄第１３行ないし同頁右下欄第２０行）
「すなわち、上記実施例では、セルトランジスタ部１の蓄積電極と制御電極間の層間絶縁膜を構成するシリコン窒化膜８上にシリコン酸化膜１０ａを形成すると同時に、周辺トランジスタ部２の基板３上にゲート酸化膜１０を形成するようにしたため、セルトランジスタ部１の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜７、シリコン窒化膜８及びシリコン酸化膜１０ａで容易にかつ安定に形成することができるとともに、周辺トランジスタ部２のゲート酸化膜１０をシリコン酸化膜で容易にかつ安定に形成することができる。」（第６頁左下欄第７行ないし第１７行）
　
（４−２−３）刊行物３：特開平６−６１５０４号公報
　本願の出願前に頒布された刊行物である特開平６−６１５０４号公報（以下、「刊行物３」という。）には、図１ないし４とともに以下の事項が記載されている。
「【０００２】
【従来の技術】フローティングゲートとコントロールゲートとを有するＥＰＲＯＭあるいはＥ２ＰＲＯＭのような不揮発性メモリなどの半導体装置では、フローティングゲートに対して電荷（一般には、電子）が保持されることにより、データの書き込み後に電源を落としてもデータが消えないことが特徴である。ところが、フローティングゲートに対して注入される電子は、熱放出モデルに従い、除々にコントロールゲートや半導体基板側に抜けていく。そこで、フローティングゲートに注入される電子のリークを防止してチャージリテンション（Ｃｈａｒｇｅ　Ｒｅｔｅｎｔｉｏｎ）を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたＯＮＯ膜（ＳｉＯ２／ＳｉＮ／ＳｉＯ２）で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をＯＮＯ膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。これを防止するために、フローティングゲートおよびコントロールゲートの側壁を側壁絶縁膜（サイドウォール）で覆うことがある。フローティングゲートに注入された電荷がコントロールゲートの方向にリークしないようにするためである。」
「【００１０】図１，２に示すように、本実施例の不揮発性半導体装置はＥＰＲＯＭ２０であり、たとえばシリコン製半導体基板２の表面に、選択酸化素子分離領域（ＬＯＣＯＳ）４およびゲート絶縁層６が形成してあり、ゲート絶縁層６の上に、フローティングゲート８が形成してある。ＬＯＣＯＳ４およびゲート絶縁層６は、半導体基板２の表面を酸化することにより形成され、酸化シリコン膜で構成される。フローティングゲート８は、たとえばＣＶＤ法で成膜されるポリシリコン膜で構成される。
【００１１】フローティングゲート８の上には、中間絶縁層１０を介してコントロールゲート１２が積層してある。中間絶縁層１０としては、たとえば、リーク電流が少なく膜厚制御性に優れたＯＮＯ膜（ＳｉＯ２／ＳｉＮ／ＳｉＯ２）などの積層膜などが用いられる。コントロールゲート１２は、ポリシリコン膜あるいはポリサイド膜（タングステンシリサイド、モリブテンシリサイド、チタンシリサイド、タンタルシリサイドなどのシリサイド膜とポリシリコン膜との積層膜）などで構成される。」
「【００１６】次に、図３，４に基づき、本実施例のＥＰＲＯＭ２０の製造方法について説明する。図４（Ａ）に示すように、まずシリコンウェーハなどで構成される半導体基板２を準備し、その表面に、パッド用酸化膜を約５０ｎｍ程度形成し、その上に窒化シリコン膜などで構成される１２０ｎｍ程度の酸化阻止膜を所定パターンに形成し、チャネルストッパ用のイオン注入を行った後、ＬＯＣＯＳ用熱酸化を行い、各メモリセルを素子分離するためのＬＯＣＯＳ４を形成する。チャネルストッパー用のイオン注入条件としては、特に限定されないが、たとえばＢ＋を５０ＫｅＶのエネルギーで１×１０１３／ｃｍ２　のドーズ量の条件でイオン注入する。また、ＬＯＣＯＳ４の膜厚は、特に限定されないが、たとえば３００〜７００ｎｍ程度である。次に、各ＬＯＣＯＳ４間に位置する半導体基板２の表面に、熱酸化法でゲート絶縁層６を形成する。熱酸化の条件は、たとえば８５０〜１０００℃程度のウェット酸化である。ゲート絶縁層６の膜厚は、特に限定されないが、たとえば２０〜３０ｎｍ程度である。
【００１７】次に、図３（Ａ）に示すように、ゲート絶縁層６の表面に、フローティングゲート８となる第１ポリシリコン膜８ａをＣＶＤ法などで成膜する。この第１ポリシリコン膜８ａの膜厚も特に限定されないが、たとえば１００〜３００ｎｍ、好ましくは２５０ｎｍ程度である。この第１ポリシリコン膜８ａの導電性を高めるために、この第１ポリシリコン膜８ａには、リンなどの不純物が導入される。リンの導入方法としては、リンプレデポジション法などが用いられ、ＰＯＣｌ３のガスを用いて、約８００〜１０００℃程度の温度で２０〜６０分拡散させる。この第１ポリシリコン膜８ａは、まず、図２に示すＩ−Ｉ線に沿って縦長の所定パターンにエッチングされる。図３（Ａ）に対して直角方向の断面を図４（Ｂ）に示す。
【００１８】次に、図３（Ｂ）に示すように、フローティングゲート８と成る第１ポリシリコン膜８ａを覆うように、たとえばＯＮＯ積層膜で構成される中間絶縁層１０を成膜する。中間絶縁層１０の膜厚は、特に限定されないが、たとえば３０ｎｍ程度である。中間絶縁層１０をＯＮＯ膜とした場合には、下層の酸化膜が熱酸化法などで約１０〜２０ｎｍ形成され、中間の窒化シリコン膜がＣＶＤ法で約８〜１４ｎｍ程度形成され、上層の酸化膜がＣＶＤ法で３０〜４０ｎｍ程度形成される。次に、中間絶縁層１０の表面に、コントロールゲート１２と成る約３００ｎｍ程度の膜厚の第２ポリシリコン膜１２ａをＣＶＤ法などで成膜する。この第２ポリシリコン１２ａに対しても、低抵抗化を図るために、第１ポリシリコン膜の場合と同様にしてリンなどの不純物が導入される。そして、レジスト膜１３により、まず第２ポリシリコン膜１２ａをＲＩＥなどでエッチングし、次に、図３（Ｃ）に示すように、ＲＩＥなどで、中間絶縁層１０および第１ポリシリコン膜８ａを連続セルフエッチングし、所定パターンのフローティングゲート８およびコントロールゲート１２を得る。図３（Ｃ）に対して直角方向の断面を図４（Ｄ）に示す。なお、コントロールゲート１２をポリサイド構造とする場合には、ポリシリコン膜を１００ｎｍ程度成膜した後、その上にタングステンシリサイドなどの金属シリサイド膜を約１５０ｎｍ程度ＣＶＤ法などで成膜する。」
　
（４−３）対比
　補正発明と刊行物発明１とを対比する。
（ア）刊行物１の０００９段落には、「ＥＥＰＲＯＭ」について「図１は、第一の実施例の不揮発性半導体記憶装置、特に、ＥＥＰＲＯＭの概略断面図である。」と記載されており、図１には、「チャネル領域１０４」、「逆導電型のソース領域１０２」、「逆導電型のドレイン領域１０３」、「第一のゲート絶縁膜１０５」、「浮遊ゲート電極１０６」、「第二のゲート絶縁膜１０７」及び「制御ゲート電極１０８」からなる構造が図示されていることから、刊行物１に記載された「ＥＥＰＲＯＭ」は、メモリセルの部分の構造を意味すると解される。よって、刊行物発明１の「ＥＥＰＲＯＭ」は、補正発明の「不揮発性メモリセル」に相当する。そして、刊行物発明１の「第二のゲート絶縁膜１０７」、「第三のシリコン酸化膜１０７Ａ」、「第二のシリコン窒化膜１０７Ｂ」及び「第四のシリコン酸化膜１０７Ｃ」は、補正発明の「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」及び「二酸化シリコンの頂層」にそれぞれ相当する。
（イ）刊行物発明１の「第三のシリコン酸化膜１０７Ａ」の厚さは１００オングストロ−ムであり、「第二のシリコン窒化膜１０７Ｂ」の厚さは７０オングストロ−ムであり、さらに、「第四のシリコン酸化膜１０７Ｃ」は８０オングストロ−ムであるから、刊行物発明１において、「第二のシリコン窒化膜１０７Ｂ」が「第三のシリコン酸化膜１０７Ａ」よりも薄い厚みを有し、「第四のシリコン酸化膜１０７Ｃ」が「第二のシリコン窒化膜１０７Ｂ」よりも厚い厚みを有することは明らかである。よって、刊行物発明１の「前記浮遊ゲート１０６の上に形成されている１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａと、　前記第三のシリコン酸化膜１０７Ａの上に形成され、７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂと、　前記第二のシリコン窒化膜１０７Ｂの上に形成され、８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃと、　を備え」る構造は、補正発明の「上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、　を備え」る構造に相当する。
（ウ）刊行物発明１の「第四のシリコン酸化膜１０７Ｃ」は、「前記第三のシリコン酸化膜１０７Ａ及び前記シリコン窒化膜１０７Ｂが順に形成された後、形成されたものである」から、「第四のシリコン酸化膜１０７Ｃ」を形成する工程と、「第三のシリコン酸化膜１０７Ａ」を形成する工程とが別の工程であることは明らかである。よって、刊行物発明１の「前記第四のシリコン酸化膜１０７Ｃは、前記第三のシリコン酸化膜１０７Ａ及び前記シリコン窒化膜１０７Ｂが順に形成された後、形成されたものである」構造は、補正発明の「上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層である」構造に相当する。
　
　よって、補正発明と刊行物発明１とは、
「不揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備え、
　上記二酸化シリコンの頂層は、上記二酸化シリコンの底層とは別に形成された二酸化シリコンの頂層であることを特徴とする誘電性絶縁用複合体。」
である点で一致し、以下の２点で相違する。
〈相違点１〉
　補正発明は、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものであるのに対して、刊行物発明１は、「第四のシリコン酸化膜１０７Ｃ」又は「第三のシリコン酸化膜１０７Ａ」がそのようにして形成されたものではない点。
〈相違点２〉
　補正発明は、「上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しない」ものであるのに対し、刊行物発明１は、「第四のシリコン酸化膜１０７Ｃ」及び「第三のシリコン酸化膜１０７Ａ」のピンホールについて特定されていない点。
　
（４−４）相違点の検討
　以下、各相違点について検討する。
〈相違点１について〉
（ア）刊行物２には、「本発明は、ＥＥＰＲＯＭ等の不揮発性半導体記憶装置の製造方法に関する。」（第３頁左下欄第７行ないし第８行）、「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」（第３頁右下欄第１７行ないし第４頁左上欄第５行）、「次に、例えば熱酸化によりポリシリコン膜６を酸化して膜厚が例えば１５０〜３００Åのシリコン酸化膜７を形成する（第１図（２ａ）、（２ｂ）、（２ｃ）、（２ｄ））。　次に、例えばＣＶＤ法により全面にＳｉ３Ｎ４を堆積して膜厚が例えば５０〜２００Åのシリコン窒化膜８を形成する（第１図（３ａ）、（３ｂ）、（３ｃ）、（３ｄ））。」（第５頁右下欄第１３行ないし第２０行）及び「セルトランジスタ部１の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜７、シリコン窒化膜８及びシリコン酸化膜１０ａで容易にかつ安定に形成することができる」（第６頁左下欄第１２行ないし第１７行）と記載されていることから、刊行物２には、「制御電極」と「蓄積電極」との間の「層間絶縁膜」が、「シリコン酸化膜７」、「シリコン窒化膜８」及び「シリコン酸化膜１０ａ」を下から順に積層したものであって、「シリコン酸化膜７」が、「熱酸化」により形成されたものである、「ＥＥＰＲＯＭ」が記載されており、さらに、「層間絶縁膜」の耐圧を向上させることが望ましいことも記載されている。
　そして、刊行物２に記載された「制御電極」、「蓄積電極」、「層間絶縁膜」、「シリコン酸化膜７」、「シリコン窒化膜８」、「シリコン酸化膜１０ａ」及び「ＥＥＰＲＯＭ」は、それぞれ補正発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「不揮発性メモリセル」に相当する。
（イ）刊行物３には、「図３，４に基づき、本実施例のＥＰＲＯＭ２０の製造方法について説明する。」（００１６段落）、「フローティングゲートに注入される電子のリークを防止してチャージリテンション（Ｃｈａｒｇｅ　Ｒｅｔｅｎｔｉｏｎ）を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたＯＮＯ膜（ＳｉＯ２／ＳｉＮ／ＳｉＯ２）で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をＯＮＯ膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。」（０００２段落）、及び「中間絶縁層１０をＯＮＯ膜とした場合には、下層の酸化膜が熱酸化法などで約１０〜２０ｎｍ形成され、中間の窒化シリコン膜がＣＶＤ法で約８〜１４ｎｍ程度形成され、上層の酸化膜がＣＶＤ法で３０〜４０ｎｍ程度形成される。」（００１８段落）と記載されていることから、刊行物３には、「フローティングゲート」と「コントロールゲート」との間の「中間絶縁層」が、「下層の酸化膜」、「中間の窒化シリコン膜」及び「上層の酸化膜」を下から順に積層したものであって、「下層のシリコン酸化膜」が熱酸化法によって形成されたものである、「ＥＰＲＯＭ２０」が記載されており、さらに、「中間絶縁層」のリークを防止することが望ましいことも記載されている。
　そして、刊行物３に記載された「コントロールゲート」、「フローティングゲート」、「中間絶縁層」、「下層の酸化膜」、「中間の窒化シリコン膜」、「上層の酸化膜」及び「ＥＰＲＯＭ２０」は、それぞれ補正発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「不揮発性メモリセル」に相当する。
（ウ）一方、熱酸化により二酸化シリコンの層を形成する方法として、Ｎ２Ｏ中でシリコン材料を熱処理すること、及び、それにより耐圧の高い二酸化シリコンを作成できることは、以下の周知文献１及び２に記載されるように本願出願前に周知の技術である。
（エ）周知文献１．W. Ting, G. Q. Lo, j. Ahn et al. MOS Characteristics of Ultrathin SiO2 Prepared by Oxidizing Si in N2O, IEEE ELECTRON DEVICE LETTERS, VOL.12, NO.8 ,AUGUST 1991, P.416 - 418　には、Ｎ２Ｏ中でＳｉを酸化して形成した酸化物は、チャージ対ブレークダウン特性、及び時間対ブレークダウン特性において、Ｏ２中で成長された酸化膜に比較して、改善された特性を有することが記載されている。
「概要−Ｎ２Ｏ中でＳｉを酸化して形成された超薄膜であるゲート酸化膜のＭＯＳ特性が研究されている。比較例であるＯ２中で成長された酸化膜と比べて、Ｎ２Ｏ酸化膜は、著しく改善された、ホット・キャリアからのストレスの下でのチャージ・トラップ耐性及び界面状態の生成をしめす。さらに、チャージ対ブレークダウン特性、及び時間対ブレークダウン特性も大幅に改善される。」（第４１６頁左欄第１行ないし６行の訳文）
（オ）周知文献２．Hyunsang Hwang, Wenchi Ting, Bikas Maiti et al. Electrical characteristics of ultrathin oxynitride gate dielectric prepared by rapid thermal oxidation of Si in N2O APPLIED PHYSICS LETTERS, VOL.57, ISSUE 10, 1990, P.1010 - 1011　には、Ｎ２Ｏ雰囲気を用いて成長させたゲート誘電体は、Ｏ２中で急速熱処理により成長した従来の酸化物と比較して、大きなチャージ対ブレークダウン特性を示すことが記載されている。
「この論文は、Ｎ２Ｏ（亜酸化窒素）雰囲気を使用して、高品質で極薄の（〜６０Å）ゲート誘電体を、Ｎ２Ｏ（亜酸化窒素）雰囲気を使用して成長する、固有の過程を提案する。Ｏ２中で急速熱処理により成長した従来の酸化物と比較して、この新規な酸窒化物誘電体は、非常に大きなチャージ対ブレークダウン特性（＋５０ｍＡ／ｃｍ２において、従来の熱酸化の比較例が９５Ｃ／ｃｍ２であるのに対し、酸窒化では８５０Ｃ／ｃｍ２）、及び定電流ストレスにおけるより少ないチャージ・トラップ特性を示す。」（第１０１０頁第６行ないし第１０行の訳文）
（カ）そして、刊行物発明１と、刊行物２及び３に記載された発明とは、不揮発性メモリセルの制御ゲートと浮遊ゲートとの間の誘電性絶縁用複合体を構成する二酸化シリコンの底層、窒化シリコンの層、二酸化シリコンの頂層に関するものである点で、共通の技術分野に属するものであるから、刊行物発明１に、刊行物２及び３に記載された発明を適用し、「第三のシリコン酸化膜１０７Ａ」の製造方法として、ＣＶＤ法に換えて熱成長を用いることは、当業者が容易になし得た公知技術による置換にすぎず、また、その際、誘電性絶縁用複合体は高耐圧であることが望ましいものであるから、上記周知技術に基づき、熱成長の雰囲気としてＮ２Ｏを選択することは、当業者が適宜なし得た単なる設計事項にすぎない。よって、刊行物発明１に刊行物２及び３に記載された発明を適用し、補正発明の如く、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものとすることは、当業者が容易になし得たことである。
　
〈相違点２について〉
（ア）本願の願書に添付した明細書及び図面の、発明の詳細な説明には、「二酸化シリコンの頂層」及び「二酸化シリコンの底層」の「ピンホール」が整列しない構造を形成する方法について、「図２及び３に示すように、酸化物の頂層１６をその下の層とは別に形成させることによって、一般的に酸化物の底層１２及び頂層１６内に存在するピンホール２２が互いに整列しなくなる。その結果、浮遊ゲート２０からの電荷漏洩が効果的に妨害される。」（００１１段落）、及び「図３に示すように、酸化物の頂層１６を酸化物の底層１２とは別に形成させることによって、一般的に酸化物の頂層１６及び底層１２内のピンホール２２は互いに整列しなくなる。その結果、浮遊ゲート１８からの電荷漏洩が効果的に妨害されるようになる。」（００１２段落）と記載されているのみである。してみると、「二酸化シリコンの頂層」及び「二酸化シリコンの底層」を別に形成させれば、両者の「ピンホール」は整列しないものと認められる。
（イ）そして、刊行物発明１において、「第四のシリコン酸化膜１０７Ｃ」は、「前記第三のシリコン酸化膜１０７Ａ及び前記シリコン窒化膜１０７Ｂが順に形成された後、形成されたものであ」り、「第三のシリコン酸化膜１０７Ａ」とは別に形成されたものであるから、「第四のシリコン酸化膜１０７Ｃ」におけるピンホールは、「第三のシリコン酸化膜１０７Ａ」におけるピンホールと整列しないものと認められ、刊行物発明１は、補正発明の如く、「上記二酸化シリコンの頂層は、上記二酸化シリコンの頂層におけるピンホールが上記二酸化シリコンの底層におけるピンホールと整列しない」構造を有するものと認められる。
　したがって、前記相違点２は実質的なものではない。
　
　したがって、補正発明は、刊行物１ないし刊行物３に記載された発明と、周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものであるから、補正発明は、特許出願の際独立して特許を受けることができないものである。
　
（５）まとめ
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１９年５月３０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし５に係る発明は、平成１８年３月３１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし５に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】　非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備え、
　上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含むことを特徴とする誘電性絶縁用複合体。」
　
４．刊行物に記載された発明
　刊行物１に記載される事項及び発明は、前記２．（４）（４−２）（４−２−１）の「刊行物１：特開平５−３０４３００号公報」に記載したとおりであり、刊行物２に記載される事項は、前記２．（４）（４−２）（４−２−２）の「刊行物２：特開平４−８５８８２号公報」に記載したとおりであり、刊行物３に記載される事項は、前記２．（４）（４−２）（４−２−３）の「刊行物３：特開平６−６１５０４号公報」に記載したとおりである。
　
５．当審の判断
（１）対比
　本願発明と刊行物発明２とを対比する。
（ア）刊行物１の０００９段落には、「ＥＥＰＲＯＭ」について「図１は、第一の実施例の不揮発性半導体記憶装置、特に、ＥＥＰＲＯＭの概略断面図である。」と記載されており、図１には、「チャネル領域１０４」、「逆導電型のソース領域１０２」、「逆導電型のドレイン領域１０３」、「第一のゲート絶縁膜１０５」、「浮遊ゲート電極１０６」、「第二のゲート絶縁膜１０７」及び「制御ゲート電極１０８」からなる構造が図示されていることから、刊行物１に記載された「ＥＥＰＲＯＭ」は、メモリセルの部分の構造を意味すると解される。よって、刊行物発明２の「ＥＥＰＲＯＭ」は、本願発明の「非揮発性メモリセル」に相当する。そして、刊行物発明２の「第二のゲート絶縁膜１０７」、「第三のシリコン酸化膜１０７Ａ」、「第二のシリコン窒化膜１０７Ｂ」及び「第四のシリコン酸化膜１０７Ｃ」は、本願発明の「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」及び「二酸化シリコンの頂層」にそれぞれ相当する。
（イ）刊行物発明２の「第三のシリコン酸化膜１０７Ａ」の厚さは１００オングストロ−ムであり、「第二のシリコン窒化膜１０７Ｂ」の厚さは７０オングストロ−ムであり、さらに、「第四のシリコン酸化膜１０７Ｃ」は８０オングストロ−ムであるから、刊行物発明２において、「第二のシリコン窒化膜１０７Ｂ」が「第三のシリコン酸化膜１０７Ａ」よりも薄い厚みを有し、「第四のシリコン酸化膜１０７Ｃ」が「第二のシリコン窒化膜１０７Ｂ」よりも厚い厚みを有することは明らかである。よって、刊行物発明２の「前記浮遊ゲート１０６の上に形成されている１００オングストロ−ムの厚さの第三のシリコン酸化膜１０７Ａと、　前記第三のシリコン酸化膜１０７Ａの上に形成され、７０オングストロ−ムの厚さの第二のシリコン窒化膜１０７Ｂと、　前記第二のシリコン窒化膜１０７Ｂの上に形成され、８０オングストロ−ムの厚さの第四のシリコン酸化膜１０７Ｃと、　を備え」る構造は、本願発明の「上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、　を備え」る構造に相当する。
　
　よって、本願発明と刊行物発明２とは、
「非揮発性メモリセル内の制御ゲートから浮遊ゲートを絶縁するための誘電性絶縁用複合体であって、
　上記浮遊ゲートの上に形成されている二酸化シリコンの底層と、
　上記二酸化シリコンの底層の上に形成され、上記二酸化シリコンの底層よりも薄い厚みを有する窒化シリコンの層と、
　上記窒化シリコンの層の上に形成され、上記窒化シリコンの層よりも厚い厚みを有する二酸化シリコンの頂層と、
を備えたことを特徴とする誘電性絶縁用複合体。」
である点で一致し、以下の点で相違する。
〈相違点１〉
　本願発明は、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものであるのに対して、刊行物発明２は、「第四のシリコン酸化膜１０７Ｃ」又は「第三のシリコン酸化膜１０７Ａ」がそのようにして形成されたものではない点。
　
（２）相違点の検討
　以下、相違点について検討する。
〈相違点１について〉
（ア）刊行物２には、「本発明は、ＥＥＰＲＯＭ等の不揮発性半導体記憶装置の製造方法に関する。」（第３頁左下欄第７行ないし第８行）、「ところが、高集積化が進むとセルトランジスタ部の層間絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむかえつつある。このため、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜という構造の層間絶縁膜が用いられようとしている。この構造にすればシリコン酸化膜のみで構成する場合よりも耐圧性を向上させることができるという利点がある。」（第３頁右下欄第１７行ないし第４頁左上欄第５行）、「次に、例えば熱酸化によりポリシリコン膜６を酸化して膜厚が例えば１５０〜３００Åのシリコン酸化膜７を形成する（第１図（２ａ）、（２ｂ）、（２ｃ）、（２ｄ））。　次に、例えばＣＶＤ法により全面にＳｉ３Ｎ４を堆積して膜厚が例えば５０〜２００Åのシリコン窒化膜８を形成する（第１図（３ａ）、（３ｂ）、（３ｃ）、（３ｄ））。」（第５頁右下欄第１３行ないし第２０行）及び「セルトランジスタ部１の制御電極と蓄積電極間の層間絶縁膜をシリコン酸化膜７、シリコン窒化膜８及びシリコン酸化膜１０ａで容易にかつ安定に形成することができる」（第６頁左下欄第１２行ないし第１７行）と記載されていることから、刊行物２には、「制御電極」と「蓄積電極」との間の「層間絶縁膜」が、「シリコン酸化膜７」、「シリコン窒化膜８」及び「シリコン酸化膜１０ａ」を下から順に積層したものであって、「シリコン酸化膜７」が、「熱酸化」により形成されたものである、「ＥＥＰＲＯＭ」が記載されており、さらに、「層間絶縁膜」の耐圧を向上させることが望ましいことも記載されている。
　そして、刊行物２に記載された「制御電極」、「蓄積電極」、「層間絶縁膜」、「シリコン酸化膜７」、「シリコン窒化膜８」、「シリコン酸化膜１０ａ」及び「ＥＥＰＲＯＭ」は、それぞれ本願発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「非揮発性メモリセル」に相当する。
（イ）刊行物３には、「図３，４に基づき、本実施例のＥＰＲＯＭ２０の製造方法について説明する。」（００１６段落）、「フローティングゲートに注入される電子のリークを防止してチャージリテンション（Ｃｈａｒｇｅ　Ｒｅｔｅｎｔｉｏｎ）を向上させるために、フローティングゲートとコントロールゲートとの間に積層される中間絶縁層を、絶縁性および成膜性に優れたＯＮＯ膜（ＳｉＯ２／ＳｉＮ／ＳｉＯ２）で構成するなどの工夫が成されている。中間絶縁層を通してのリークは、中間絶縁層をＯＮＯ膜などで構成することにより低減することができるが、フローティングゲートの側部からのリークが問題となっている。」（０００２段落）、及び「中間絶縁層１０をＯＮＯ膜とした場合には、下層の酸化膜が熱酸化法などで約１０〜２０ｎｍ形成され、中間の窒化シリコン膜がＣＶＤ法で約８〜１４ｎｍ程度形成され、上層の酸化膜がＣＶＤ法で３０〜４０ｎｍ程度形成される。」（００１８段落）と記載されていることから、刊行物３には、「フローティングゲート」と「コントロールゲート」との間の「中間絶縁層」が、「下層の酸化膜」、「中間の窒化シリコン膜」及び「上層の酸化膜」を下から順に積層したものであって、「下層のシリコン酸化膜」が熱酸化法によって形成されたものである、「ＥＰＲＯＭ２０」が記載されており、さらに、「中間絶縁層」のリークを防止することが望ましいことも記載されている。
　そして、刊行物３に記載された「コントロールゲート」、「フローティングゲート」、「中間絶縁層」、「下層の酸化膜」、「中間の窒化シリコン膜」、「上層の酸化膜」及び「ＥＰＲＯＭ２０」は、それぞれ本願発明の「制御ゲート」、「浮遊ゲート」、「誘電性絶縁用複合体」、「二酸化シリコンの底層」、「窒化シリコンの層」、「二酸化シリコンの頂層」及び「非揮発性メモリセル」に相当する。
（ウ）一方、熱酸化により二酸化シリコンの層を形成する方法として、Ｎ２Ｏ中でシリコン材料を熱処理すること、及び、それにより耐圧の高い二酸化シリコンを作成できることは、前記２．（４−４）〈相違点１について〉の（エ）及び（オ）においてあげた前記周知文献１及び２に記載されるように本願出願前に周知の技術である。
（エ）そして、刊行物発明２と、刊行物２及び３に記載された発明とは、不揮発性メモリセルの制御ゲートと浮遊ゲートとの間の誘電性絶縁用複合体を構成する二酸化シリコンの底層、窒化シリコンの層、二酸化シリコンの頂層に関するものである点で、共通の技術分野に属するものであるから、刊行物発明２に、刊行物２及び３に記載された発明を適用し、「第三のシリコン酸化膜１０７Ａ」の製造方法として、ＣＶＤ法に換えて熱成長を用いることは、当業者が容易になし得た公知技術による置換にすぎず、また、その際、誘電性絶縁用複合体は高耐圧であることが望ましいものであるから、上記周知技術に基づき、熱成長の雰囲気としてＮ２Ｏを選択することは、当業者が適宜なし得た単なる設計事項にすぎない。よって、刊行物発明２に刊行物２及び３に記載された発明を適用し、本願発明の如く、「上記二酸化シリコンの頂層及び上記二酸化シリコンの底層の少なくとも一方は、Ｎ２Ｏの存在中で熱成長によって形成される窒素種を有する二酸化シリコンを含」むものとすることは、当業者が容易になし得たことである。
　
　したがって、本願発明は、刊行物１ないし３に記載された発明と、周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものである。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく拒絶されるべきものである。
　よって、結論のとおり審決する。