(57)【特許請求の範囲】
【請求項１】
流れる電流によって輝度が変化する電気光学素子を有し、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなるアクティブマトリクス型表示装置であって、
前記画素回路は、データ線から与えられる電流を電圧に変換する変換部と、前記変換部で変換された電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記電気光学素子に流す駆動部とを有し、前記変換部を行方向において２以上の異なる画素間で共用している
ことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記画素回路は、前記変換部を隣り合う２行の画素間で共用している
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項３】
前記変換部は、ドレインとゲートとが電気的に短絡され、データ線から電流が供給されることによってそのゲート・ソース間に電圧を発生する第１の電界効果トランジスタを含み、
前記保持部は、前記第１の電界効果トランジスタのゲート・ソース間に発生する電圧を保持するキャパシタを含み、
前記駆動部は、前記電気光学素子に対して直列に接続され、前記キャパシタの保持電圧に基づいて前記電気光学素子を駆動する第２の電界効果トランジスタを含む
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項４】
前記第１，第２の電界効果トランジスタは、カレントミラー回路を形成している
ことを特徴とする請求項３記載のアクティブマトリクス型表示装置。
【請求項５】
前記第１の電界効果トランジスタは、行方向において２以上の異なる画素に共通に設けられた単一のトランジスタエレメントからなる
ことを特徴とする請求項３記載のアクティブマトリクス型表示装置。
【請求項６】
前記第１の電界効果トランジスタは、行方向において２以上の異なる画素毎に設けられ、各ドレイン・ゲートが共通に接続された複数のトランジスタエレメントからなる
ことを特徴とする請求項３記載のアクティブマトリクス型表示装置。
【請求項７】
流れる電流によって輝度が変化する電気光学素子を有し、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなるアクティブマトリクス型表示装置であって、
前記画素回路は、データ線から与えられる電流を選択的に通す第１の走査スイッチと、前記第１の走査スイッチを通して供給される電流を電圧に変換する変換部と、前記変換部で変換された電圧を選択的に通す第２の走査スイッチと、前記第２の走査スイッチを通して供給される電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記電気光学素子に流す駆動部とを有し、前記第１の走査スイッチを行方向において２以上の異なる画素間で共用している
ことを特徴とするアクティブマトリクス型表示装置。
【請求項８】
前記画素回路は、前記第１の走査スイッチを隣り合う２行の画素間で共用している
ことを特徴とする請求項７記載のアクティブマトリクス型表示装置。
【請求項９】
前記画素回路はさらに、前記変換部を行方向において２以上の異なる画素間で共用している
ことを特徴とする請求項７記載のアクティブマトリクス型表示装置。
【請求項１０】
前記画素回路は、前記第１の走査スイッチおよび前記変換部を隣り合う２行の画素間で共用している
ことを特徴とする請求項９記載のアクティブマトリクス型表示装置。
【請求項１１】
前記第１の走査スイッチは、第１の走査線にゲートが接続された第１の電界効果トランジスタを含み、
前記変換部は、ドレインとゲートとが電気的に短絡され、前記第１の電界効果トランジスタを通してデータ線から電流が供給されることによってそのゲート・ソース間に電圧を発生する第２の電界効果トランジスタを含み、
前記第２の走査スイッチは、第２の走査線にゲートが接続された第３の電界効果トランジスタを含み、
前記保持部は、前記第２の電界効果トランジスタのゲート・ソース間に発生しかつ前記第３の電界効果トランジスタを通して与えられる電圧を保持するキャパシタを含み、
前記駆動部は、前記電気光学素子に対して直列に接続され、前記キャパシタの保持電圧に基づいて前記電気光学素子を駆動する第４の電界効果トランジスタを含む
ことを特徴とする請求項７記載のアクティブマトリクス型表示装置。
【請求項１２】
前記第２，第４の電界効果トランジスタは、カレントミラー回路を形成している
ことを特徴とする請求項１１記載のアクティブマトリクス型表示装置。
【請求項１３】
前記第１又は第２の電界効果トランジスタは、行方向において２以上の異なる画素に共通に設けられた単一のトランジスタエレメントからなる
ことを特徴とする請求項１１記載のアクティブマトリクス型表示装置。
【請求項１４】
前記第１又は第２の電界効果トランジスタは、行方向において２以上の異なる画素毎に設けられ、各ドレイン・ゲートが共通に接続された複数のトランジスタエレメントからなる
ことを特徴とする請求項１１記載のアクティブマトリクス型表示装置。
【請求項１５】
流れる電流によって輝度が変化する電気光学素子を有し、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなり、これら画素回路が、データ線から与えられる電流を選択的に通す第１の走査スイッチと、前記第１の走査スイッチを通して供給される電流を電圧に変換する変換部と、前記変換部で変換された電圧を選択的に通す第２の走査スイッチと、前記第２の走査スイッチを通して供給される電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記電気光学素子に流す駆動部とを有し、前記第１の走査スイッチおよび前記変換部を行方向において２以上の異なる画素間で共用したアクティブマトリクス型表示装置において、
行方向において２以上の異なる画素に書き込みを行う際に、前記第１の走査スイッチの選択状態の期間に前記第２の走査スイッチを前の行、次の行の順に順次選択状態とする
ことを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項１６】
第１，第２の電極およびこれら電極間に発光層を含む有機層を有する有機エレクトロルミネセンス素子を表示素子として用い、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなるアクティブマトリクス型エレクトロルミネセンス表示装置であって、
前記画素回路は、データ線から与えられる電流を電圧に変換する変換部と、前記変換部で変換された電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記有機エレクトロルミネセンス素子に流す駆動部とを有し、前記変換部を行方向において２以上の異なる画素間で共用している
ことを特徴とするアクティブマトリクス型有機エレクトロルミネセンス表示装置。
【請求項１７】
前記画素回路は、前記変換部を隣り合う２行の画素間で共用している
ことを特徴とする請求項１６記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１８】
前記変換部は、ドレインとゲートとが電気的に短絡され、データ線から電流が供給されることによってそのゲート・ソース間に電圧を発生する第１の電界効果トランジスタを含み、
前記保持部は、前記第１の電界効果トランジスタのゲート・ソース間に発生する電圧を保持するキャパシタを含み、
前記駆動部は、前記有機エレクトロルミネセンス素子に対して直列に接続され、前記キャパシタの保持電圧に基づいて前記有機エレクトロルミネセンス素子を駆動する第２の電界効果トランジスタを含む
ことを特徴とする請求項１６記載のアクティブマトリクス型有機エレクトロルミネセンス表示装置。
【請求項１９】
前記第１，第２の電界効果トランジスタは、カレントミラー回路を形成している
ことを特徴とする請求項１８記載のアクティブマトリクス型有機エレクトロルミネセンス表示装置。
【請求項２０】
前記第１の電界効果トランジスタは、行方向において２以上の異なる画素に共通に設けられた単一のトランジスタエレメントからなる
ことを特徴とする請求項１８記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２１】
前記第１の電界効果トランジスタは、行方向において２以上の異なる画素毎に設けられ、各ドレイン・ゲートが共通に接続された複数のトランジスタエレメントからなる
ことを特徴とする請求項１８記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２２】
第１，第２の電極およびこれら電極間に発光層を含む有機層を有する有機エレクトロルミネセンス素子を表示素子として用い、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなるアクティブマトリクス型有機エレクトロルミネセンス表示装置であって、
前記画素回路は、データ線から与えられる電流を選択的に通す第１の走査スイッチと、前記第１の走査スイッチを通して供給される電流を電圧に変換する変換部と、前記変換部で変換された電圧を選択的に通す第２の走査スイッチと、前記第２の走査スイッチを通して供給される電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記電気光学素子に流す駆動部とを有し、前記第１の走査スイッチを行方向において２以上の異なる画素間で共用している
ことを特徴とするアクティブマトリクス型有機エレクトロルミネセンス表示装置。
【請求項２３】
前記画素回路は、前記第１の走査スイッチを隣り合う２行の画素間で共用している
ことを特徴とする請求項２２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２４】
前記画素回路はさらに、前記変換部を行方向において２以上の異なる画素間で共用している
ことを特徴とする請求項２２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２５】
前記画素回路は、前記第１の走査スイッチおよび前記変換部を隣り合う２行の画素間で共用している
ことを特徴とする請求項２４記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２６】
前記第１の走査スイッチは、第１の走査線にゲートが接続された第１の電界効果トランジスタを含み、
前記変換部は、ドレインとゲートとが電気的に短絡され、前記第１の電界効果トランジスタを通してデータ線から電流が供給されることによってそのゲート・ソース間に電圧を発生する第２の電界効果トランジスタを含み、
前記第２の走査スイッチは、第２の走査線にゲートが接続された第３の電界効果トランジスタを含み、
前記保持部は、前記第２の電界効果トランジスタのゲート・ソース間に発生しかつ前記第３の電界効果トランジスタを通して与えられる電圧を保持するキャパシタを含み、
前記駆動部は、前記電気光学素子に対して直列に接続され、前記キャパシタの保持電圧に基づいて前記電気光学素子を駆動する第４の電界効果トランジスタを含む
ことを特徴とする請求項２２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２７】
前記第２，第４の電界効果トランジスタは、カレントミラー回路を形成している
ことを特徴とする請求項２６記載のアクティブマトリクス型有機エレクトロルミネセンス表示装置。
【請求項２８】
前記第１又は第２の電界効果トランジスタは、行方向において２以上の異なる画素に共通に設けられた単一のトランジスタエレメントからなる
ことを特徴とする請求項２６記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２９】
前記第１又は第２の電界効果トランジスタは、行方向において２以上の異なる画素毎に設けられ、各ドレイン・ゲートが共通に接続された複数のトランジスタエレメントからなる
ことを特徴とする請求項２６記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項３０】
流れる電流によって輝度が変化する電気光学素子を有し、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなり、これら画素回路が、データ線から与えられる電流を選択的に通す第１の走査スイッチと、前記第１の走査スイッチを通して供給される電流を電圧に変換する変換部と、前記変換部で変換された電圧を選択的に通す第２の走査スイッチと、前記第２の走査スイッチを通して供給される電圧を保持する保持部と、前記保持部に保持された電圧を電流に変換して前記電気光学素子に流す駆動部とを有し、前記第１の走査スイッチおよび前記変換部を行方向において２以上の異なる画素間で共用したアクティブマトリクス型有機エレクトロルミネセンス表示装置において、
行方向において２以上の異なる画素に書き込みを行う際に、前記第１の走査スイッチの選択状態の期間に前記第２の走査スイッチを前の行、次の行の順に順次選択状態とする
ことを特徴とするアクティブマトリクス型有機エレクトロルミネセンス表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置およびその駆動方法に関し、特に画素の表示素子として、流れる電流によって輝度が変化する電気光学素子を用いるアクティブマトリクス型表示装置および電気光学素子として有機材料のエレクトロルミネッセンス（以下、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）と記す）素子を用いるアクティブマトリクス型有機ＥＬ表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
表示装置、例えば画素の表示素子として液晶セルを用いた液晶ディスプレイなどにおいては、多数の画素をマトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として有機ＥＬ素子を用いた有機ＥＬディスプレイなどでも同様である。
【０００３】
ただし、有機ＥＬディスプレイの場合は、画素の表示素子として発光素子を用いる、いわゆる自発光型のディスプレイであるため、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。また、各発光素子の輝度がそれに流れる電流値によって制御される、即ち有機ＥＬ素子が電流制御型であるという点で、液晶セルが電圧制御型である液晶ディスプレイなどとは大きく異なる。
【０００４】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００５】
図１２に、アクティブマトリクス型の有機ＥＬディスプレイにおける画素回路（単位画素の回路）の従来例を示す（より詳細には、米国特許第５，６８４，３６５号公報、特開平８−２３４６８３号公報を参照）。
【０００６】
この従来例に係る画素回路は、図１２から明らかなように、アノード（陽極）が正電源Ｖｄｄに接続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素子１０１のカソード（陰極）に接続され、ソースが接地されたＴＦＴ１０２と、ＴＦＴ１０２のゲートとグランドとの間に接続されたキャパシタ１０３と、ドレインがＴＦＴ１０２のゲートに、ソースがデータ線１０６に、ゲートが走査線１０５にそれぞれ接続されたＴＦＴ１０４とを有する構成となっている。
【０００７】
ここで、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と呼ばれることがある。したがって、図１２およびその他の図では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、以下の説明において、ＯＬＥＤには必ずしも整流性を要求するものではない。
【０００８】
上記構成の画素回路の動作は次の通りである。先ず、走査線１０５の電位を選択状態（ここでは、高レベル）とし、データ線１０６に書き込み電位Ｖｗを印加すると、ＴＦＴ１０４が導通してキャパシタ１０３が充電または放電され、ＴＦＴｌ０２のゲート電位は書き込み電位Ｖｗとなる。次に、走査線１０５の電位を非選択状態（ここでは、低レベル）とすると、走査線１０５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴｌ０２のゲート電位はキャパシタ１０３によって安定に保持される。
【０００９】
そして、ＴＦＴｌ０２およびＯＬＥＤ１０１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電圧Ｖｇｓに応じた値となり、ＯＬＥＤ１０１はその電流値に応じた輝度で発光し続ける。ここで、走査線１０５を選択してデータ線１０６に与えられた輝度情報を画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。上述のように、図１２に示す画素回路では、一度電位Ｖｗの書き込みを行えば、次に書き込みが行われるまでの間、ＯＬＥＤ１０１は一定の輝度で発光を継続する。
【００１０】
このような画素回路（以下、単に画素と記す場合もある）１１１を図１３に示すようにマトリクス状に多数並べ、走査線１１２−１〜１１２−ｎを走査線駆動回路１１３によって順次選択しながら、電圧駆動型のデータ線駆動回路（電圧ドライバ）１１４からデータ線１１５−１〜１１５−ｍを通して書き込みを繰り返すことにより、アクティブマトリクス型表示装置（有機ＥＬディスプレイ）を構成することができる。ここでは、ｍ列ｎ行の画素配列を示している。この場合、当然のことながら、データ線がｍ本、走査線がｎ本となる。
【００１１】
単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継続する。このため、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１２】
ところで、アクティブマトリクス型有機ＥＬディスプレイにおいては、能動素子として一般的に、ガラス基板上に形成されたＴＦＴ（薄膜電界効果トランジスタ）が利用される。ところが、このＴＦＴの形成に使用されるアモルファスシリコン（非晶質シリコン）やポリシリコン（多結晶シリコン）は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いために、形成されたＴＦＴは特性のばらつきが大きいことが良く知られている。
【００１３】
特に、比較的大型のガラス基板上にポリシリコンＴＦＴを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、アモルファスシリコン膜の形成後、レーザアニール法によって結晶化が行われる。しかしながら、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したＴＦＴでも、そのしきい値Ｖｔｈが画素によって数百ｍＶ、場合によっては１Ｖ以上ばらつくこともまれではない。
【００１４】
この場合、例えば異なる画素に対して同じ電位Ｖｗを書き込んでも、画素によってＴＦＴのしきい値Ｖｔｈがばらつくことになる。これにより、ＯＬＥＤ（有機ＥＬ素子）に流れる電流Ｉｄｓは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。このことは、しきい値Ｖｔｈのみではなく、キャリアの移動度μなどのばらつきについても同様のことが言える。
【００１５】
【発明が解決しようとする課題】
かかる問題を改善するため、本願発明者は、一例として、図１４に示す画素回路を提案している（特願２００１−５１１６５９号明細書参照）。
【００１６】
この先願に係る画素回路は、図１４から明らかなように、アノードが正電源Ｖｄｄに接続されたＯＬＥＤ１２１と、ドレインがＯＬＥＤ１２１のカソードに接続され、ソースが基準電位点であるグランドに接続（以下、「接地」と記す）されたＴＦＴ１２２と、このＴＦＴ１２２のゲートとグランドとの間に接続されたキャパシタ１２３と、ドレインがデータ線１２８に、ゲートが第１の走査線１２７Ａにそれぞれ接続されたＴＦＴ１２４と、ドレインおよびゲートがＴＦＴ１２４のソースに接続され、ソースが接地されたＴＦＴ１２５と、ドレインがＴＦＴ１２５のドレインおよびゲートに、ソースがＴＦＴ１２２のゲートに、ゲートが第２の走査線１２７Ｂにそれぞれ接続されたＴＦＴ１２６とを有する構成となっている。
【００１７】
この回路例では、ＴＦＴｌ２２，１２５としてＮチャネルＭＯＳトランジスタを、ＴＦＴ１２４，１２６としてＰチャネルＭＯＳトランジスタを用いている。この画素回路を駆動するタイミングチャートを図１５に示す。
【００１８】
図１４に示す画素回路が図１２に示す画素回路と決定的に異なる点は、次の通りである。すなわち、図１２に示す画素回路においては輝度データが電圧の形で画素に与えられるのに対して、図１４に示す画素回路においては輝度データが電流の形で画素に与えられる点にある。以下に、その動作について説明する。
【００１９】
先ず、輝度情報を書き込む際は、走査線１２７Ａ，１２７Ｂを選択状態（こここでは、低レベル）にし、データ線１２８に輝度情報に応じた電流Ｉｗを流す。この電流Ｉｗは、ＴＦＴ１２４を通してＴＦＴ１２５に流れる。このとき、ＴＦＴ１２５に生ずるゲート・ソース間電圧をＶｇｓとする。ＴＦＴ１２５のゲート・ドレイン間は短絡されているので、ＴＦＴ１２５は飽和領域で動作する。
【００２０】
よって、良く知られたＭＯＳトランジスタの式にしたがって
Ｉｗ＝μ１Ｃｏｘ１Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）２    ……（１）
が成立する。（１）式において、Ｖｔｈ１はＴＦＴ１２５のしきい値、μ１はキャリアの移動度、Ｃｏｘ１は単位面積当たりのゲート容量、Ｗ１はチャネル幅、Ｌ１はチャネル長である。
【００２１】
次に、ＯＬＥＤ１２１に流れる電流をＩｄｒｖとすると、この電流ＩｄｒｖはＯＬＥＤ１２１と直列に接続されたＴＦＴｌ２２によって電流値が制御される。図１４に示す画素回路では、ＴＦＴｌ２２のゲート・ソース間電圧が（１）式のＶｇｓに一致するので、ＴＦＴｌ２２が飽和領域で動作すると仮定すれば、
Ｉｄｒｖ＝μ２Ｃｏｘ２Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）２  …（２）
となる。
【００２２】
ちなみに、ＭＯＳトランジスタが飽和領域で動作する条件は、一般に、
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔ｜                            ……（３）
であることが知られている。（２）式、（３）式の各パラメータの意味は（１）式と同様である。ここで、ＴＦＴ１２５とＴＦＴ１２２とは、小さな画素内部に近接して形成されるため、事実上、μ１＝μ２、Ｃｏｘｌ＝Ｃｏｘ２、Ｖｔｈｌ＝Ｖｔｈ２と考えられる。すると、（１）式と（２）式とから容易に
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｗ１）／（Ｌ２／Ｌ１）          ……（４）
が導かれる。
【００２３】
すなわち、キャリアの移動度μ、単位面積当たりのゲート容量Ｃｏｘ、しきい値Ｖｔｈの値自体がパネル面内で、あるいはパネル毎にばらついたとしても、ＯＬＥＤ１２１に流れる電流Ｉｄｒｖは正確に書き込み電流Ｉｗに比例するので、結果として、ＯＬＥＤ１２１の発光輝度を正確に制御できる。例えば、特にＷ２＝Ｗ１、Ｌ２＝Ｌ１と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、即ちＴＦＴ特性のばらつきによらず、書き込み電流ＩｗとＯＬＥＤ１２１に流れる電流Ｉｄｒｖとは同一の値となる。
【００２４】
上述した図１４に示すような画素回路をマトリクス状に並べることにより、アクティブマトリクス型表示装置を構成することが可能である。図１６に、その構成例を示す。
【００２５】
図１６において、マトリクス状にｍ列ｎ行だけ配置された電流書き込み型の画素回路２１１の各々に対して、各行毎に第１の走査線２１２Ａ−１〜２１２Ａ−ｎと第２の走査線２１２Ｂ−１〜２１２Ｂ−ｎが配線されている。そして、第１の走査線２１２Ａ−１〜２１２Ａ−ｎに対して図１４のＴＦＴ２１４のゲートが、第２の走査線２１２Ｂ−１〜２１２Ｂ−ｎに対して図１４のＴＦＴ１２６のゲートがそれぞれ画素毎に接続される。
【００２６】
この画素部の左側には第１の走査線２１２Ａ−１〜２１２Ａ−ｎを駆動する第１の走査線駆動回路２１３Ａが、画素部の右側には第２の走査線２１２Ｂ−１〜２１２Ｂ−ｎを駆動する第２の走査線駆動回路２１３Ｂがそれぞれ配置される。第１，第２の走査線駆動回路２１３Ａ，２１３Ｂは、シフトレジスタによって構成される。これら走査線駆動回路２１３Ａ，２１３Ｂには、垂直スタートパルスＶＳＰが共通に与えられるとともに、垂直クロックパルスＶＣＫＡ，ＶＣＫＢがそれぞれ与えられる。垂直クロックパルスＶＣＫＡは、垂直クロックパルスＶＣＫＢに対して遅延回路２１４によってわずかに遅延される。
【００２７】
また、画素回路２１１の各々に対して、各列毎にデータ線２１５−１〜２１５−ｍが配線されている。これらデータ線２１５−１〜２１５−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバＣＳ）２１６に接続されている。そして、このデータ線駆動回路２１６によってデータ線２１５−１〜２１５−ｍを通して各画素に対して輝度情報の書き込みが行われる。
【００２８】
次に、上記構成のアクティブマトリクス型表示装置の動作について説明する。垂直スタートパルスＶＳＰが第１，第２の走査線駆動回路２１３Ａ，２１３Ｂに入力されると、これら走査線駆動回路２１３Ａ，２１３Ｂは垂直スタートパルスＶＳＰを受けてシフト動作を開始し、垂直クロックパルスＶＣＫＡ，ＶＣＫＢに同期して走査パルスｓｃａｎＡ１〜ｓｃａｎＡ１ｎ，ｓｃａｎＢ１〜ｓｃａｎＢ１ｎを順次出力し、走査線２１２Ａ−１〜２１２Ａ−ｎ，２１２Ｂ−１〜２１２Ｂ−ｎを順に選択する。
【００２９】
一方、データ線駆動回路２１６は、輝度情報に応じた電流値でデータ線２１５−１〜２１５−ｍを駆動する。その電流は選択された走査線上の画素を介して流れ、走査線単位で電流書き込みが行われる。各画素はその電流値に応じた強度で発光を開始する。なお、先述したように、垂直クロックパルスＶＣＫＡは垂直クロックパルスＶＣＫＢに対してわずかに遅れているため、図１４において、走査線１２７Ｂが走査線１２７Ａに先立って非選択となる。走査線１２７Ｂが非選択になった時点で輝度データが画素回路内部のキャパシタ１２３に保持され、各画素は次のフレームで新たなデータが書き込まれるまで一定の輝度で発光する。
【００３０】
ところで、画素回路として、図１４に示すようなカレントミラー構成を採用した場合に、図１２に示す構成に比べてトランジスタ数が増加するという課題がある。すなわち、図１２に示す構成例ではトランジスタ２個で構成されるのに対して、図１４に示す構成例ではトランジスタが４個必要となる。
【００３１】
更に現実には、特願２００１−５１１６５９号明細書においても述べたように、発光素子ＯＬＥＤに流す電流Ｉｄｒｖに対して、データ線から書き込む電流Ｉｗを大きくすることが必要であることが多い。なんとなれば、発光素子ＯＬＥＤに流す電流は通常、最高輝度時でも例えば数μＡ前後であるが、この場合例えば６４階調の表示を行うとすれば、最小階調付近での電流値は数十ｎＡとなり、このような小さな電流を、大きな静電容量を持つデータ線を介して正確に画素回路に供給することは一般に難しいためである。
【００３２】
かかる問題を解決するため、図１４の回路では、（４）式に従って（Ｗ２／Ｗ１）／（Ｌ２／Ｌ１）の値を小さく設定することによって書き込み電流Ｉｗを大きくすることが可能であるが、この大きな電流Ｉｗを流すためには、ＴＦＴ１２５のサイズＷ１／Ｌ１を大きくする必要がある。この場合、チャネル長Ｌ１を小さくするには後に述べるように種々の制約があるため、必然的にチャネル幅Ｗ１を大きくする必要があり、結果として、ＴＦＴ１２５が画素面積の多くの部分を占有することになる。
【００３３】
これは有機ＥＬディスプレイにおいては、通常、画素サイズを一定とした場合に、発光部の面積が小さくなるを得ないことを意味する。その結果、電流密度の増大による信頼性の低下、駆動電圧の増大による消費電力の増大、発光面積の縮小によるざらつき感の増大などを招く上、画素サイズの縮小化、即ち高解像度化の障害となるのも自明である。
【００３４】
例えば、先の例で、最小階調付近での書き込み電流Ｉｗを数μＡ程度としたい場合、Ｌ１＝Ｌ２であるとすれば、ＴＦＴ１２５のチャネル幅Ｗ１はＴＦＴ１２２のチャネル幅Ｗ２の百倍程度の大きなサイズにする必要がある。Ｌ１＜Ｌ２の場合はこの限りではないが、チャンネル長Ｌ１を小さくするのには耐圧やデザインルール上の限界がある。
【００３５】
更に図１４に示すようなカレントミラー構成においては、望ましくはＬ１＝Ｌ２とすべきである。なぜならば、チャネル長はトランジスタのしきい値や、飽和領域における飽和特性などに大きく関わるため、Ｌ１＝Ｌ２としてカレントミラーを構成するＴＦＴ１２５とＴＦＴ１２２の特性を揃えた方が、電流Ｉｄｒｖと電流Ｉｗとがより正確に比例関係となり、所望の電流値を正確に発光素子ＯＬＥＤに供給できるためである。
【００３６】
また、ＴＦＴプロセス上、チャネル長の出来上がり寸法には多少のばらつきが生ずることが避けられない。この場合Ｌ１＝Ｌ２となっていれば、Ｌ１やＬ２の値自体が多少ばらついても、ＴＦＴ１２５とＴＦＴ１２２とが近接して配置されていればＬ１＝Ｌ２であることはほぼ保証され、結果として、（４）式で決まるＩｄｒｖ／Ｉｗの値はばらつきによらず概ね一定値に保たれる。
【００３７】
ところが、Ｌ１＜Ｌ２とした場合は、チャネル長の出来上がり寸法が設計値より例えば小さくなった場合、値の小さなＬ１が相対的により大きな影響を受け、Ｌ１とＬ２の比がプロセスばらつきによって変動し、結果として、（４）式で与えられるＩｄｒｖ／Ｉｗが影響されることになる。このため、例えば同一パネル面内でチャネル長の出来上がり寸法がばらついた場合、画像の均一性などを損ねる結果となる。
【００３８】
更に、図１４のような回路においては、データ線とＴＦＴ１２５とを接続するスイッチ用トランジスタ（以下、走査トランジスタと呼ぶことがある）、即ちＴＦＴ１２４にも書き込み電流Ｉｗが流れるので、ＴＦＴ１２４のチャネル幅も大きくする必要があり、画素回路の占有面積が増大する要因となる。
【００３９】
本発明は、上記課題に鑑みて為されたものであり、その目的とするところは、画素回路として電流書き込み型を採用した場合において、画素回路を小さな占有面積で実現することによって高解像度化を可能とするとともに、発光素子に対して高精度な電流供給を実現することによって高画質化を可能としたアクティブマトリクス型表示装置およびアクティブマトリクス型有機ＥＬ表示装置、並びにそれらの駆動方法を提供することにある。
【００４０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、流れる電流によって輝度が変化する電気光学素子を有し、輝度に応じた大きさの電流を、データ線を介して流すことによって輝度情報の書き込みを行う電流書き込み型の画素回路がマトリクス状に配置されてなるアクティブマトリクス型表示装置において、画素回路が、データ線から与えられる電流を電圧に変換する変換部と、この変換部で変換された電圧を保持する保持部と、この保持部に保持された電圧を電流に変換して電気光学素子に流す駆動部とを有し、変換部を行方向において２以上の異なる画素間で共用した構成を採っている。
【００４１】
また、本発明では、画素回路がさらに、データ線から与えられる電流を変換部に選択的に供給する第１の走査スイッチと、変換部で変換された電圧を保持部に選択的に供給する第２の走査スイッチとを有し、第１の走査スイッチを行方向において２以上の異なる画素間で共用した構成を採っている。
【００４２】
上記構成のアクティブマトリクス型表示装置または電気光学素子として有機ＥＬ素子を用いたアクティブマトリクス型有機ＥＬ表示装置において、第１の走査スイッチや変換部は、電気光学素子に流れる電流に比べて大きな電流を扱うことから占有面積が大きくなりがちである。ここで、変換部は輝度情報の書き込み時にのみ利用されるものであり、また第１の走査スイッチは第２の走査スイッチと協働して行方向の走査（行の選択）を行うものである。この点に着目し、占有面積が大きくなりがちな第１の走査スイッチあるいは変換部もしくは双方を、行方向における複数の画素間で共用することで、１画素当たりの画素回路の占有面積を小さくできる。また、１画素当たりの画素回路の占有面積が同じであれば、レイアウト設計の自由度が増すことで、より高精度な電流を電気光学素子に対して供給できる。
【００４３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００４４】
［第１実施形態］
図１は、本発明の第１実施形態に係る電流書き込み型画素回路の構成例を示す回路図である。ここでは、図面の簡略化のために、ある列において隣り合う２画素分（画素１，２）の画素回路のみを示している。
【００４５】
図１において、画素１の画素回路Ｐ１は、アノードが正電源Ｖｄｄに接続されたＯＬＥＤ（有機ＥＬ素子）１１−１と、ドレインがＯＬＥＤ１１−１のカソードに接続され、ソースが接地されたＴＦＴ１２−１と、このＴＦＴ１２−１のゲートとグランド（基準電位点）との間に接続されたキャパシタ１３−１と、ドレインがデータ線１７に、ゲートが第１の走査線１８Ａ−１にそれぞれ接続されたＴＦＴ１４−１と、ドレインがＴＦＴ１４−１のソースに、ソースがＴＦＴ１２−１のゲートに、ゲートが第２の走査線１８Ｂ−１にそれぞれ接続されたＴＦＴ１５−１とを有している。
【００４６】
同様に、画素２の画素回路Ｐ２は、アノードが正電源Ｖｄｄに接続されたＯＬＥＤ１１−２と、ドレインがＯＬＥＤ１１−２のカソードに接続され、ソースが接地されたＴＦＴ１２−２と、このＴＦＴ１２−２のゲートとグランドとの間に接続されたキャパシタ１３−２と、ドレインがデータ線１７に、ゲートが第１の走査線１８Ａ−２にそれぞれ接続されたＴＦＴ１４−２と、ドレインがＴＦＴ１４−２のソースに、ソースがＴＦＴ１２−２のゲートに、ゲートが第２の走査線１８Ｂ−２にそれぞれ接続されたＴＦＴ１５−２とを有している。
【００４７】
そして、これら２画素分の画素回路Ｐ１，Ｐ２に対して、ドレインとゲートが電気的に短絡されたいわゆるダイオード接続のＴＦＴ１６が共通に設けられている。すなわち、ＴＦＴ１６のドレイン・ゲートが、画素回路Ｐ１のＴＦＴ１４−１のソースおよびＴＦＴ１５−１のドレイン、並びに画素回路Ｐ２のＴＦＴ１４−２のソースおよびＴＦＴ１５−２のドレインにそれぞれ接続されている。また、ＴＦＴ１６のソースは接地されている。
【００４８】
この回路例では、ＴＦＴ１２−１，１２−２およびＴＦＴ１６としてＮチャネルＭＯＳトランジスタを、ＴＦＴ１４−１，１４−２，１５−１，１５−２としてＰチャネルＭＯＳトランジスタを用いている。
【００４９】
上記構成の画素回路Ｐ１，Ｐ２において、ＴＦＴ１４−１，１４−２は、データ線１７から与えられる電流ＩｗをＴＦＴ１６に選択的に供給する第１の走査スイッチとしての機能を持つ。ＴＦＴ１６は、データ線１７からＴＦＴ１４−１，１４−２を通して与えられる電流Ｉｗを電圧に変換する変換部としての機能を持つとともに、後述するＴＦＴ１２−１，１２−２と共にカレントミラー回路を形成している。ここで、ＴＦＴ１６を画素回路Ｐ１，Ｐ２間で共用できるのは、ＴＦＴ１６が電流Ｉｗの書き込みの瞬間だけ利用される素子だからである。
【００５０】
ＴＦＴ１５−１，１５−２は、ＴＦＴ１６で変換された電圧をキャパシタ１３−１，１３−２に選択的に供給する第２の走査スイッチとしての機能を持つ。キャパシタ１３−１，１３−２は、ＴＦＴ１６で電流から変換され、ＴＦＴ１５−１，１５−２を通して与えられる電圧を保持する保持部としての機能を持つ。ＴＦＴ１２−１，１２−２は、キャパシタ１３−１，１３−２に保持された電圧を電流に変換し、ＯＬＥＤ１１−１，１１−２に流すことによってこれらＯＬＥＤ１１−１，１１−２を発光駆動する駆動部としての機能を持つ。ＯＬＥＤ１１−１，１１−２は、流れる電流によって輝度が変化する電気光学素子である。ＯＬＥＤ１１−１，１１−２の具体的な構造については後述する。
【００５１】
ここで、上記構成の第１実施形態に係る画素回路における輝度データの書き込み動作について説明する。
【００５２】
先ず、画素１に対する輝度データの書き込みを考えると、走査線１８Ａ−１，１８Ｂ−１が共に選択された状態（この例では、走査信号ｓｃａｎＡ１，Ｂ１が共に低レベル）で、データ線１７に輝度データに応じた電流Ｉｗが与えられる。この電流Ｉｗは、導通状態にあるＴＦＴ１４−１を通してＴＦＴ１６に供給される。ＴＦＴ１６に電流Ｉｗが流れることにより、ＴＦＴ１６のゲートには電流Ｉｗに応じた電圧が発生する。この電圧はキャパシタ１３−１に保持される。
【００５３】
そして、キャパシタ１３−１に保持された電圧に応じた電流がＴＦＴ１２−１を通してＯＬＥＤ１１−１に流れる。これにより、ＯＬＥＤ１１−１が発光を開始する。走査線１８Ａ−１，１８Ｂ−１が非選択状態（走査信号ｓｃａｎＡ１，Ｂ１が共に高レベル）になると、画素１への輝度データの書き込み動作が完了する。この一連の動作において、走査線１８Ｂ−２が非選択状態にあるので、画素２のＯＬＥＤ１１−２はキャパシタ１３−２に保持された電圧に応じた輝度で発光しており、画素１への書き込み動作はＯＬＥＤ１１−２の発光状態に何らの影響も与えない。
【００５４】
次に、画素２に対する輝度データの書き込みについて考えると、走査線１８Ａ−２，１８Ｂ−２が共に選択された状態（走査信号ｓｃａｎＡ２，Ｂ２が共に低レベル）で、データ線１７に輝度データに応じた電流Ｉｗが与えられる。この電流ＩｗがＴＦＴ１４−２を通してＴＦＴ１６に流れることで、ＴＦＴ１６のゲートには電流Ｉｗに応じた電圧が発生する。この電圧はキャパシタ１３−２に保持される。
【００５５】
そして、キャパシタ１３−２に保持された電圧に応じた電流がＴＦＴ１２−２を通してＯＬＥＤ１１−２に流れ、よってＯＬＥＤ１１−２が発光を開始する。この一連の動作において、走査線１８Ｂ−１が非選択状態にあるので、画素１のＯＬＥＤ１１−１はキャパシタ１３−１に保持された電圧に応じた輝度で発光しており、画素２への書き込み動作はＯＬＥＤ１１−１の発光状態に何らの影響も与えない。
【００５６】
すなわち、図１の２画素分の画素回路Ｐ１，Ｐ２は、図１４の先願に係る画素回路が２画素分あるのと全く同じ動作をするが、電流−電圧変換を行うＴＦＴ１６を２画素間で共用した構成を採っているため、２画素毎にトランジスタを１個省略することが可能となる。ここで、データ線１７に流れる電流Ｉｗは、先述したように、ＯＬＥＤ（有機ＥＬ素子）に流れる電流に比べて極めて大きな電流である。この電流Ｉｗを直接扱う電流−電圧変換ＴＦＴ１６としては、大きなサイズのトランジスタが用いられ、大きな占有面積を必要とする。したがって、図１の回路構成、即ち電流−電圧変換ＴＦＴ１６を２画素間で共用した構成を採ることで、ＴＦＴによる画素回路の占有面積を小さくすることが可能となる。
【００５７】
ここで、有機ＥＬ素子の構造の一例について説明する。図２に、有機ＥＬ素子の断面構造を示す。同図から明らかなように、有機ＥＬ素子は、透明ガラスなどからなる基板２１上に、透明導電膜からなる第１の電極（例えば、陽極）２２を形成し、その上にさらに正孔輸送層２３、発光層２４、電子輸送層２５および電子注入層２６を順次堆積させて有機層２７を形成した後、この有機層２７の上に金属からなる第２の電極（例えば、陰極）２８を形成した構成となっている。そして、第１の電極２２と第２の電極２８との間に直流電圧Ｅを印加することで、発光層２４において電子と正孔が再結合する際に発光するようになっている。
【００５８】
この有機ＥＬ素子（ＯＬＥＤ）を含む画素回路では、先述したように、能動素子として一般にガラス基板上に形成されたＴＦＴが用いられる。それは、次の理由による。
【００５９】
すなわち、有機ＥＬ表示装置は直視型であるという性質上、そのサイズは比較的大型となり、コストや製造設備の制約などから、能動素子として単結晶シリコン基板を用いることは現実的でない。さらに、発光部から光を取り出すために、図２において、第１の電極（陽極）２２として通常は、透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）が使用される。このＩＴＯは一般に有機層２７が耐えられない高温下で成膜されることが多く、この場合、ＩＴＯについては有機層２７を形成する以前に形成しておく必要がある。したがって、その製造工程は概ね以下のようになる。
【００６０】
有機ＥＬ表示装置の画素回路におけるＴＦＴおよび有機ＥＬ素子の製造工程について、図３の断面構造図を用いて説明する。
【００６１】
先ず、ガラス基板３１上にゲート電極３２、ゲート絶縁膜３３およびアモルファスシリコン（非晶質シリコン）からなる半導体薄膜３４を順次堆積・パターニングすることによってＴＦＴを形成する。その上に、層間絶縁膜３５を積層し、この層間絶縁膜３５を通して半導体薄膜のソース領域（Ｓ）およびドレイン領域（Ｄ）に対してソース電極３６およびドレイン電極３７を電気的に接続する。その上にさらに層間絶縁膜３８を積層する。
【００６２】
場合によっては、アモルファスシリコンをレーザアニール等の熱処理によってポリシリコン（多結晶シリコン）化することもある。その場合一般的に、アモルファスシリコンに比べてキャリア移動度が大きく、電流駆動能力の大きなＴＦＴを作ることができる。
【００６３】
次に、有機ＥＬ素子（ＯＬＥＤ）の陽極となるＩＴＯ透明電極３９（図２の第１の電極２２に相当）を形成する。続いて、有機ＥＬ層４０（図２の有機層２７に相当）を堆積することによって有機ＥＬ素子を形成する。そして最後に、金属材料（例えば、アルミニウム）によって陰極となる金属電極４１（図２の第２の電極２８に相当）を形成する。
【００６４】
上記構成の場合、光の取り出しは基板３１の裏側（下面側）からとなるので、基板３１には透明な材料（通常は、ガラス）を使用する必要がある。かかる事情から、アクティブマトリクス型有機ＥＬ表示装置では、比較的大型のガラス基板３１が使用され、能動素子としてはその上に形成することが可能なＴＦＴを用いるのが普通である。最近では、光を基板３１の表側（上面側）から取り出す構成も採られている。この場合の断面構造を図４に示す。図３の構造と異なるのは、層間絶縁膜３８上に金属電極４２、有機ＥＬ層４０および透明電極４３を順に重ねて有機ＥＬ素子を形成している点にある。
【００６５】
上述した画素回路の断面構造から明らかなように、特に基板３１の裏側から光を取り出す構造のアクティブマトリクス型有機ＥＬ表示装置では、ＴＦＴ形成後の隙間に有機ＥＬ素子の発光部を配置することになるので、画素回路を構成するトランジスタのサイズが大きいと、それらが画素面積の多くの部分を専有することになり、その分だけ発光部を配置できる面積が小さくなってしまう。
【００６６】
これに対して、本実施形態に係る画素回路では、図１の回路構成、即ち電流−電圧変換ＴＦＴ１６を２画素間で共用した回路構成を採っていることにより、ＴＦＴによる画素回路の占有面積を小さくすることができるため、その分だけ逆に発光部の面積を大きくでき、また発光部の面積を同じにした場合には、画素サイズを縮小できるため高解像度化が可能となる。
【００６７】
また、別の考え方としては、図１の回路構成では、トランジスタを２画素で１個省略することができるので、電流−電圧変換ＴＦＴ１６のレイアウト設計の自由度が増加するとも言える。この場合、［発明が解決しようとする課題］の項で述べたように、ＴＦＴ１６のチャネル幅Ｗを大きく取ることが可能なので、チャネル長Ｌをいたずらに小さくすることなく、高精度なカレントミラー回路を設計しやすくなる。
【００６８】
なお、図１の回路例においては、ＴＦＴ１６とＴＦＴ１２−１、ＴＦＴ１６とＴＦＴ１２−２がそれぞれカレントミラーを構成するので、これら３つのトランジスタはしきい値Ｖｔｈなどの特性がなるべく揃っていることが望ましく、したがってこれらトランジスタは互いに近接して配置されるべきである。
【００６９】
また、図１の回路例では、２つの画素１，２間で同一のＴＦＴ１６を共有使用しているが、３つ以上の画素間でも共有使用が可能であることは明らかである。この場合、画素回路の占有面積の節約効果はさらに大きくなる。ただし、多数の画素間で一つの電流−電圧変換トランジスタを共有使用すると、それらすべての画素のＯＬＥＤ駆動トランジスタ（図１のＴＦＴ１２−１やＴＦＴ１２−２）を電流−電圧変換トランジスタ（図１のＴＦＴ１６）に近接して配置することが難しくなると考えられる。
【００７０】
以上説明した本発明の第１実施形態に係る電流書き込み型画素回路をマトリクス状に並べることにより、アクティブマトリクス型表示装置、本例ではアクティブマトリクス型有機ＥＬ表示装置を構成することが可能である。図５は、その構成例を示すブロック図である。
【００７１】
図５において、マトリクス状にｍ列ｎ行だけ配置された電流書き込み型の画素回路５１の各々に対して、各行毎に第１の走査線５２Ａ−１〜５２Ａ−ｎと第２の走査線５２Ｂ−１〜５２Ｂ−ｎが配線されている。そして、第１の走査線５２Ａ−１〜５２Ａ−ｎに対して図１の走査ＴＦＴ１４（１４−１，１４−２）のゲートが、第２の走査線５２Ｂ−１〜５２Ｂ−ｎに対して図１の走査ＴＦＴ１５（１５−１，１５−２）のゲートがそれぞれ画素毎に接続される。
【００７２】
この画素部の左側には第１の走査線５２Ａ−１〜５２Ａ−ｎを駆動する第１の走査線駆動回路５３Ａが、画素部の右側には第２の走査線５２Ｂ−１〜５２Ｂ−ｎを駆動する第２の走査線駆動回路５３Ｂがそれぞれ配置される。第１，第２の走査線駆動回路５３Ａ，５３Ｂは、シフトレジスタによって構成される。これら走査線駆動回路５３Ａ，５３Ｂには、垂直スタートパルスＶＳＰが共通に与えられるとともに、垂直クロックパルスＶＣＫＡ，ＶＣＫＢがそれぞれ与えられる。垂直クロックパルスＶＣＫＡは、垂直クロックパルスＶＣＫＢに対して遅延回路５４によってわずかに遅延される。
【００７３】
また、画素回路５１の各々に対して、各列毎にデータ線５５−１〜５５−ｍが配線されている。これらデータ線５５−１〜５５−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバＣＳ）５６に接続されている。そして、このデータ線駆動回路５６によってデータ線５５−１〜５５−ｍを通して各画素に対して輝度情報の書き込みが行われる。
【００７４】
次に、上記構成のアクティブマトリクス型有機ＥＬ表示装置の動作について説明する。垂直スタートパルスＶＳＰが第１，第２の走査線駆動回路５３Ａ，５３Ｂに入力されると、これら走査線駆動回路５３Ａ，５３Ｂは垂直スタートパルスＶＳＰを受けてシフト動作を開始し、垂直クロックパルスＶＣＫＡ，ＶＣＫＢに同期して走査パルスｓｃａｎＡ１〜ｓｃａｎＡ１ｎ，ｓｃａｎＢ１〜ｓｃａｎＢ１ｎを順次出力し、走査線５２Ａ−１〜５２Ａ−ｎ，５２Ｂ−１〜５２Ｂ−ｎを順に選択する。
【００７５】
一方、データ線駆動回路５６は、輝度情報に応じた電流値でデータ線５５−１〜５５−ｍを駆動する。その電流は選択された走査線上の画素を介して流れ、走査線単位で電流書き込みが行われる。各画素はその電流値に応じた強度で発光を開始する。なお、垂直クロックパルスＶＣＫＡは垂直クロックパルスＶＣＫＢに対してわずかに遅れているため、図１において、走査線１８Ｂ−１，１８Ｂ−２が走査線１８Ａ−１，１８Ａ−２に先立って非選択となる。走査線１８Ｂ−１，１８Ｂ−２が非選択になった時点で輝度データが画素回路内部のキャパシタ１３−１，１３−２に保持され、各画素は次のフレームで新たなデータが書き込まれるまで一定の輝度で発光する。
【００７６】
（第１実施形態の変形例１）
図６は、第１実施形態に係る画素回路の変形例１を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。この変形例１の場合にも、図面の簡略化のために、ある列において隣り合う２画素分（画素１，２）の画素回路のみを示している。
【００７７】
この変形例１に係る画素回路では、画素回路Ｐ１，Ｐ２の各々に、電流−電圧変換ＴＦＴ１６−１，１６−２が配置された構成となっており、一見、図１４の先願に係る画素回路と類似する。しかし、ダイオード接続のＴＦＴ１６−１，１６−２の各ドレイン・ゲートが画素回路Ｐ１，Ｐ２間で共通に接続された構成となっている点で相違する。
【００７８】
かかる構成の画素回路Ｐ１，Ｐ２において、ＴＦＴ１６−１，１６−２は、そのソースも共通接続（接地）されているため、機能的には、単一のトランジスタエレメントと等価である。したがって、ＴＦＴ１６−１，１６−２の各ドレイン・ゲートを２画素間で共通接続した図６の回路は、実質的に、２画素間でＴＦＴ１６を共用した図１の回路と同じとなる。
【００７９】
そして、ＴＦＴ１６−１，１６−２が単一のトランジスタエレメントと等価であり、書き込み電流ＩｗがＴＦＴ１６−１とＴＦＴ１６−２に流れることになるため、図１４の先願に係る画素回路と比較すると、ＴＦＴ１６−１，１６−２のチャネル幅が、先願に係る画素回路における電流−電圧変換ＴＦＴ１２５のチャネル幅の半分で良い。したがって、先願に係る画素回路に比べてＴＦＴによる画素回路の占有面積を低減できる。
【００８０】
なお、この変形例１に係る画素回路の場合にも、第１実施形態に係る画素回路の場合と同様に、上記の構成を２画素に適用するだけでなく、３つ以上の画素に拡張可能なことは明らかである。
【００８１】
（第１実施形態の変形例２）
図７は、第１実施形態に係る画素回路の変形例２を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。この変形例２の場合にも、図面の簡略化のために、ある列において隣り合う２画素分（画素１，２）の画素回路のみを示している。
【００８２】
この変形例２に係る画素回路では、各画素毎に走査線が１本ずつ（１８−１，１８−２）配線され、走査線１８−１に対して走査ＴＦＴ１４−１，１５−１の各ゲートが共通に接続され、走査線１８−１に対して走査ＴＦＴ１４−２，１５−２の各ゲートが共通に接続された構成となっており、この点において、各画素毎に２本の走査線が配線された第１実施形態に係る画素回路と相違している。
【００８３】
第１実施形態に係る画素回路では２系統の走査信号（Ａ，Ｂ）で行方向の走査が行われるのに対して、本変形例に係る画素回路では１系統の走査信号で行方向の走査が行われることから動作上違いはあるが、画素回路の回路構成の点では第１実施形態の係る画素回路と何ら違いはなく、まは作用効果という点でも第１実施形態に係る画素回路と同様である。
【００８４】
［第２実施形態］
図８は、本発明の第２実施形態に係る電流書き込み型画素回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。ここでも、図面の簡略化のために、ある列において隣り合う２画素分（画素１，２）の画素回路のみを示している。
【００８５】
第１実施形態に係る画素回路では、電流−電圧変換ＴＦＴ１６を例えば２画素間で共用した構成を採っているのに対して、第２実施形態に係る画素回路では、第１の走査スイッチである走査ＴＦＴ１４についても２画素間で共用した構成を採っている。すなわち、Ａ系統の走査線については２画素毎に１本の走査線１８Ａが配線されており、この走査線１８Ａに対して単一の走査ＴＦＴ１４のゲートが接続され、この走査ＴＦＴ１４のソースには電流−電圧変換ＴＦＴ１６のドレイン・ゲートが接続され、さらに第２の走査スイッチである走査ＴＦＴ１５−１，１５−２の各ドレインが接続されている。
【００８６】
ここで、上記構成の第２実施形態に係る電流書き込み型画素回路における輝度データの書き込み動作について説明する。
【００８７】
先ず、画素１に対する輝度データの書き込みを考えると、走査線１８Ａ，１８Ｂ−１が共に選択された状態（この例では、走査信号ｓｃａｎＡ，Ｂ１が共に低レベル）で、データ線１７に輝度データに応じた電流Ｉｗが与えられる。この電流Ｉｗは、導通状態にあるＴＦＴ１４を通してＴＦＴ１６に供給される。ＴＦＴ１６に電流Ｉｗが流れることにより、ＴＦＴ１６のゲートには電流Ｉｗに応じた電圧が発生する。この電圧はキャパシタ１３−１に保持される。
【００８８】
そして、キャパシタ１３−１に保持された電圧に応じた電流がＴＦＴ１２−１を通してＯＬＥＤ１１−１に流れる。これにより、ＯＬＥＤ１１−１が発光を開始する。走査線１８Ａ，１８Ｂ−１が非選択状態（走査信号ｓｃａｎＡ，Ｂ１が共に高レベル）になると、画素１への輝度データの書き込み動作が完了する。この一連の動作において、走査線１８Ｂ−２が非選択状態にあるので、画素２のＯＬＥＤ１１−２はキャパシタ１３−２に保持された電圧に応じた輝度で発光しており、画素１への書き込み動作はＯＬＥＤ１１−２の発光状態に何らの影響も与えない。
【００８９】
次に、画素２に対する輝度データの書き込みを考えると、走査線１８Ａ，１８Ｂ−２が共に選択された状態（走査信号ｓｃａｎＡ，Ｂ２が共に低レベル）で、データ線１７に輝度データに応じた電流Ｉｗが与えられる。この電流ＩｗがＴＦＴ１４を通してＴＦＴ１６に流れることで、ＴＦＴ１６のゲートには電流Ｉｗに応じた電圧が発生する。この電圧はキャパシタ１３−２に保持される。
【００９０】
そして、キャパシタ１３−２に保持された電圧に応じた電流がＴＦＴ１２−２を通してＯＬＥＤ１１−２に流れ、よってＯＬＥＤ１１−２が発光を開始する。この一連の動作において、走査線１８Ｂ−１が非選択状態にあるので、画素１のＯＬＥＤ１１−１はキャパシタ１３−１に保持された電圧に応じた輝度で発光しており、画素２への書き込み動作はＯＬＥＤ１１−１の発光状態に何らの影響も与えない。
【００９１】
画素１および画素２への書き込み動作において、走査線１８Ａは、前述したように選択状態とされる必要があるが、これら２つの画素１，２への書き込みが終了した後には適当なタイミングで非選択とされて良い。この走査線１８Ａの制御について、以下に説明する。
【００９２】
先ず、上述した第２実施形態に係る画素回路をマトリクス状に並べることにより、アクティブマトリクス型表示装置、本例ではアクティブマトリクス型有機ＥＬ表示装置を構成することが可能である。図９は、その構成例を示すブロック図であり、図５と同等部分には同一符号を付して示している。
【００９３】
本例に係るアクティブマトリクス型有機ＥＬ表示装置では、マトリクス状にｍ列ｎ行だけ配置された電流書き込み型の画素回路５１の各々に対して、２行毎に１本ずつ、即ち２画素に１本ずつ第１の走査線５２Ａ−１，５２Ａ−２，……が配線されている。したがって、第１の走査線５２Ａ−１，５２Ａ−２，……の総本数は、垂直方向の画素数ｎの半分（＝ｎ／２）となる。
【００９４】
一方、第２の走査線５２Ｂ−１，５２Ｂ−２，……については、各行毎に１本ずつが配線されている。したがって、第２の走査線５２Ｂ−１，５２Ｂ−２，……の総本数はｎ本となる。そして、第１の走査線５２Ａ−１，５２Ａ−２，……に対して図８の走査ＴＦＴ１４のゲートが接続され、第２の走査線５２Ｂ−１，５２Ｂ−２，……に対して図８の走査ＴＦＴ１５（１５−１，１５−２）のゲートがそれぞれ画素毎に接続される。
【００９５】
上記構成のアクティブマトリクス型有機ＥＬ表示装置における書き込み動作のタイミングチャートを図１０に示す。このタイミングチャートは、図９の構成において、上から数えて２ｋ−１行目〜２ｋ＋１行目（ｋは整数）の４個の画素に対する書き込み動作を表している。
【００９６】
２ｋ−１行目と２ｋ行目の画素に書き込みを行う場合は、走査信号ｓｃａｎＡ（ｋ）を選択状態（ここでは、低レベル）とする。この期間内に走査信号ｓｃａｎＢ（２ｋ−１），ｓｃａｎＢ（２ｋ）を図１０に示すように順次選択することにより、これら２つの画素に対して書き込みを行うことができる。次に、２ｋ＋１行目と２ｋ＋２行目の画素に書き込みを行う場合は、走査信号ｓｃａｎＡ（ｋ＋１）を選択状態（ここでは、低レベル）とする。この期間内にｓｃａｎＢ（２ｋ＋１），ｓｃａｎＢ（２ｋ＋２）を図１０に示すように順次選択することにより、これら２つの画素に対して書き込みを行うことができる。
【００９７】
上述したように、第２実施形態に係る画素回路では、走査ＴＦＴ１４および電流−電圧変換ＴＦＴ１６を２画素間で共用したことにより、２画素当たりのトランジスタの数が６個となり、図１４の先願に係る画素回路よりも２画素当たり２個削減されているにも関わらず、先願に係る画素回路と全く同等の書き込み動作を行うことができる。
【００９８】
ここで、走査ＴＦＴ１４は電流−電圧変換ＴＦＴ１６と同様に、ＯＬＥＤ（有機ＥＬ素子）に流れる電流に比べて極めて大きな電流Ｉｗを直接扱うことから、サイズが大きくならざるを得なく、大きな占有面積を必要とする。したがって、図８の回路構成、即ち電流−電圧変換ＴＦＴ１６のみならず、走査ＴＦＴ１４についても２画素間で共用した構成を採ることで、ＴＦＴによる画素回路の占有面積を極めて小さくすることが可能となる。その結果、第１実施形態に係る画素回路の場合よりもさらに、発光部面積の拡大化あるいは画素サイズの縮小化による高解像度化が可能となる。
【００９９】
なお、本実施形態においても、走査ＴＦＴ１４および電流−電圧変換ＴＦＴ１６を２画素間で共用した回路例を示しているが、これを３画素以上で共用することが可能であることは明らかである。この場合、トランジスタの削減による効果はさらに大きいが、あまり多数の画素間で走査ＴＦＴ１４を共用することは、各画素回路においてＯＬＥＤ駆動トランジスタ（図８のＴＦＴ１２−１やＴＦＴ１２−２）を電流−電圧変換トランジスタ（図８のＴＦＴ１６）に近接配置することが難しくなる。
【０１００】
また、本実施形態に係る画素回路では、走査ＴＦＴ１４を電流−電圧変換ＴＦＴ１６と共に複数の画素間で共用するとしたが、走査ＴＦＴ１４のみを複数の画素間で共用する構成を採ることも可能である。
【０１０１】
（第２実施形態の変形例）
図１１は、第２実施形態に係る画素回路の変形例を示す回路図であり、図中、図８と同等部分には同一符号を付して示している。この変形例の場合にも、図面の簡略化のために、ある列において隣り合う２画素分（画素１，２）の画素回路のみを示している。
【０１０２】
この変形例に係る画素回路では、画素回路Ｐ１，Ｐ２の各々に、走査ＴＦＴ１４−１，１４−２および電流−電圧変換ＴＦＴ１６−１，１６−２を分散配置した構成を採っている。具体的には、走査ＴＦＴ１４−１，１４−２の各ゲートが走査線１８Ａに対して共通に接続され、またダイオード接続のＴＦＴ１６−１，１６−２の各ドレイン・ゲートが画素回路Ｐ１，Ｐ２間で共通に接続されるとともに、走査ＴＦＴ１４−１，１４−２の各ソースにそれぞれ接続された構成となっている。
【０１０３】
上記の接続関係から明らかなように、走査ＴＦＴ１４−１，１４−２および電流−電圧変換ＴＦＴ１６−１，１６−２はそれぞれ並列接続となっているため、機能的には、単一のトランジスタエレメントと等価である。したがって、図１１の回路は、実質的に、図８の回路と全く同等である。
【０１０４】
この変形例に係る画素回路では、トランジスタ数は図１４の先願に係る画素回路の２画素分と同じであるが、書き込み電流ＩｗがＴＦＴ１４−１とＴＦＴ１４−２およびＴＦＴ１６−１とＴＦＴ１６−２に流れることになるため、これらトランジスタのチャネル幅を先願に係る画素回路の場合の半分にできる。したがって、第２実施形態に係る画素回路の場合と同様に、ＴＦＴによる画素回路の占有面積を極めて小さくすることができる。
【０１０５】
なお、上記各実施形態およびその変形例では、カレントミラー回路を構成するトランジスタをＮチャネルＭＯＳトランジスタで、走査ＴＦＴをＰチャネルＭＯＳトランジスタでそれぞれ構成しているが、これは一例であって、本発明の適用はこれに限定されるものではない。
【０１０６】
【発明の効果】
以上説明したように、本発明によれば、発光素子（電気光学素子）に流れる電流に比べて大きな電流を扱う電流−電圧変換部あるいは走査スイッチを２つ以上の画素で共用するようにしたことにより、１画素当たりの画素回路の占有面積を小さくすることができるため、発光部の面積増大や画素縮小による高解像度化に有利である。また、駆動回路レイアウト設計の自由度が増大するため、高精度な画素回路を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電流書き込み型画素回路の構成例を示す回路図である。
【図２】有機ＥＬ素子の構成の一例を示す断面構造図である。
【図３】基板裏面側から光を取り出す画素回路の断面構造図である。
【図４】基板表面側から光を取り出す画素回路の断面構造図である。
【図５】第１実施形態の係る電流書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図６】第１実施形態に係る画素回路の変形例１を示す回路図である。
【図７】第１実施形態に係る画素回路の変形例２を示す回路図である。
【図８】本発明の第２実施形態に係る電流書き込み型画素回路の構成例を示す回路図である。
【図９】第２実施形態の係る電流書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図１０】第２実施形態の係る電流書き込み型画素回路の動作説明のためのタイミングチャートである。
【図１１】第２実施形態に係る画素回路の変形例を示す回路図である。
【図１２】従来例に係る画素回路の回路構成を示す回路図である。
【図１３】従来例に係る画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図１４】先願に係る電流書き込み型画素回路の回路構成を示す回路図である。
【図１５】先願に係る電流書き込み型画素回路の回路動作のタイミングチャートである。
【図１６】先願に係る電流書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【符号の説明】
１１−１，１１−２…有機ＥＬ素子（ＯＬＥＤ）、１２−１，１２−２…駆動ＴＦＴ、１３−１，１３−２…キャパシタ、１４，１４−１，１４−２…走査ＴＦＴ（第１の走査スイッチ）、１５−１，１５−２…走査ＴＦＴ（第２の走査スイッチ）、１６，１６−１，１６−２…電流−電圧変換ＴＦＴ、Ｐ１，Ｐ２…画素回路
【図１】
0003593982.tif 000002
【図２】
0003593982.tif 000003
【図３】
0003593982.tif 000004
【図４】
0003593982.tif 000005
【図５】
0003593982.tif 000006
【図６】
0003593982.tif 000007
【図７】
0003593982.tif 000008
【図８】
0003593982.tif 000009
【図９】
0003593982.tif 000010
【図１０】
0003593982.tif 000011
【図１１】
0003593982.tif 000012
【図１２】
0003593982.tif 000013
【図１３】
0003593982.tif 000014
【図１４】
0003593982.tif 000015
【図１５】
0003593982.tif 000016
【図１６】
0003593982.tif 000017