(57)【特許請求の範囲】
【請求項１】
接地電圧と正電圧との間でシフトする入力電圧を受信するとともに、前記入力電圧を前記正電圧と第１負電圧との間でシフトする第１配電電圧に変換する第１電圧配電器と、
前記第１電圧配電器に接続されて、前記正電圧と第１負電圧との間でシフトする前記第１配電電圧を受信するとともに、前記第１配電電圧を前記第１負電圧と前記接地電圧との間でシフトする第１駆動電圧に変換する第１駆動器と、
前記第１駆動器に接続されて、前記接地電圧と第１負電圧との間でシフトする前記第１駆動電圧を受信するとともに、第２負電圧と前記接地電圧との間でシフトする第２配電電圧に変換する第２電圧配電器と、
前記第２電圧配電器に接続されて、前記第２負電圧と前記接地電圧との間でシフトする第２配電電圧を受信するとともに、前記接地電圧と前記第２負電圧との間でシフトする第２駆動電圧に変換する第２駆動器と
を具備し、
前記第１電圧配電器が、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが前記入力電圧を受信し、前記ゲートターミナルが前記接地電圧を受信する第１PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが供給電圧を受信し、前記ゲートターミナルが前記入力電圧を受信し、前記ドレインターミナルが前記第１配電電圧として出力を提供する第２PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第２PMOSトランジスターの前記ドレインターミナルに接続され、前記ゲートターミナルが前記第１PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが前記第１負電圧を受信する第２NMOSトランジスターと
を具備し、
前記第２負電圧の絶対値が、前記第１負電圧より大きいものである、電界降伏しない負電圧レベルシフト回路。
【請求項２】
前記第１電圧配電器が、さらに、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第１PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが前記第１負電圧を受信する第１NMOSトランジスター
を具備し、
前記第２PMOSトランジスターの前記ドレインターミナルが、前記第１NMOSトランジスターの前記ゲートターミナルに接続され、
前記第２NMOSトランジスターの前記ゲートターミナルが、前記第１NMOSトランジスターの前記ドレインターミナルに接続される
請求項１記載の電界降伏しない負電圧レベルシフト回路。
【請求項３】
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが正電圧と接地電圧との間でシフトする入力電圧を受信し、前記ゲートターミナルが前記接地電圧を受信する第１PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第１PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが第１負電圧を受信する第１NMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが供給電圧を受信し、前記ゲートターミナルが前記入力電圧を受信し、前記ドレインターミナルが前記第１NMOSトランジスターのゲートターミナルに接続される第２PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記
前記第２PMOSトランジスターの前記ドレインターミナルに接続するドレインターミナル、前記第１NMOSトランジスターの前記ドレインターミナルに接続するゲートターミナル、および前記第１負電圧を受信するソースターミナルを有する第２NMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが前記接地電圧を受信し、前記ゲートターミナルが前記第２PMOSトランジスターの前記ドレインターミナルに接続する第３PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第３PMOSトランジスターの前記ドレインターミナルに接続され、前記ゲートターミナルが前記第２PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが前記第１負電圧を受信する第３NMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが前記第３NMOSトランジスターの前記ドレインターミナルに接続され、前記ゲートターミナルが前記第１負電圧を受信する第４PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第４PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが第２負電圧を受信する第４NMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが前記接地電圧を受信し、前記ゲートターミナルが前記第３NMOSトランジスターの前記ドレインターミナルに接続され、前記ドレインターミナルが前記第４NMOSトランジスターの前記ゲートターミナルに接続される第５PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが前記第５PMOSトランジスターの前記ドレインターミナルに接続され、前記ゲートターミナルが前記第４NMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが前記第２負電圧を受信する第５NMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ソースターミナルが前記接地電圧を受信し、前記ゲートターミナルが前記第５NMOSトランジスターの前記ドレインターミナルに接続される第６PMOSトランジスターと、
ソースターミナル、ゲートターミナル、ドレインターミナルを有し、前記ドレインターミナルが負電圧レベルの出力を提供するために前記第６PMOSトランジスターの前記ドレインターミナルに接続され、前記ゲートターミナルが前記第５PMOSトランジスターの前記ドレインターミナルに接続され、前記ソースターミナルが前記第２負電圧を受信する第６NMOSトランジスターと
を具備する電界降伏しない負電圧レベルシフト回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、負電圧レベルシフト回路（Ｎｅｇａｔｉｖｅ  Ｌｅｖｅｌ  Ｓｈｉｆｔｅｒ）に関し、特に、電界降伏（Ｂｒｅａｋ−ｄｏｗｎ）しない負電圧レベルシフト回路に関する。
【０００２】
【従来の技術】
図１は、従来技術にかかる負電圧レベルシフト回路図である。図１において、負電圧レベルシフト回路は、１対のＰＭＯＳトランジスター１０，１２と、１対のＮＭＯＳトランジスター１４，１６とから構成される。入力電圧は、回路Ａ点に入力される。  ＰＭＯＳトランジスター１０のソースターミナルおよびＰＭＯＳトランジスター１２のゲートターミナルは、Ａ点に接続されている。ＰＭＯＳトランジスター１０のゲートターミナルは、接地電圧Ｖｓｓに接続されている。ＰＭＯＳトランジスター１２のソースターミナルは供給電圧Ｖｄｄに接続されている。ＰＭＯＳトランジスター１０のドレインターミナルは、ＮＭＯＳトランジスター１４のドレインターミナル、およびＮＭＯＳトランジスター１６の接地ターミナルの両方に接続されている。さらに、ＰＭＯＳトランジスター１２のドレインターミナルは、ＮＭＯＳトランジスター１４のゲートターミナル、およびＮＭＯＳトランジスター１６のドレインターミナルの両方に接続されている。ＮＭＯＳトランジスター１４，１６のソースターミナルは、共に負電圧（例えば−５Ｖまたは−１０Ｖ）を受信するように接続されている。
【０００３】
動作において、入力電圧が３．３Ｖ〜０Ｖの範囲内でＡ点に入力される。３．３ＶがＡ点に入力される時、接地電圧Ｖｓｓに接続されたＰＭＯＳトランジスター１０のゲートターミナルが導通し、ＰＭＯＳトランジスター１２が動作不能（ｄｉｓａｂｌｅ）となる。ＰＭＯＳトランジスター１０が導通するので、３．３ＶがＢ点に入力され、ＮＭＯＳトランジスター１６が導通する。従って、ＮＭＯＳトランジスター１６のソースターミナルに接続された負電圧は、Ｃ点に伝送されて出力電圧となり、Ｃ点に接続されたＮＭＯＳトランジスター１４のゲートターミナルが動作不能となる。反対に、０ＶがＡ点に入力される時、ＰＭＯＳトランジスター１０が動作不能となる。しかしながら、ＰＭＯＳトランジスター１２が導電すると、供給電圧（例えば３．３Ｖ）が直接Ｃ点に伝送され、その間に、ＮＭＯＳトランジスター１４が導通して、ＮＭＯＳトランジスター１４のソースターミナルの負電圧がＢ点に導電される。従って、ＮＭＯＳトランジスター１６が動作不能となる。
【発明が解決しようとする課題】
【０００４】
前述の動作によって、−５Ｖあるいは−１０Ｖの負電圧シフトが得られる。電界電圧の変換において、最大量の回路降伏（ｃｉｒｃｕｉｔ  ｂｒｅａｋｄｏｗｎ）が１２Ｖより小さいものであることから、このタイプの回路に関する切実な問題は、電界降伏（ｆｉｅｌｄ  ｂｒｅａｋｄｏｗｎ）にあった。従って、入力電圧が３．３Ｖから０Ｖにシフトする時、あるいはその逆が発生する時、必要とする負電圧が、例えば−１０Ｖのように大きくなると、出力電圧は、−１０Ｖから３．３Ｖの間をシフトしなければならないので、その範囲が１３．３Ｖとなり、１２Ｖという最大許容範囲を超えることになっていた。
【０００５】
そこで、この発明の目的は、必要とする出力負電圧が大きくなった時に出力電圧の過大な変化を防止する、電界降伏しない負電圧シフト回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、所望の目的を達成するために、この発明にかかる電界降伏を防止する２段階の負電圧レベルシフト回路は、第１電圧配電器（Ｖｏｌｔａｇｅ  Ｄｉｓｔｒｉｂｕｔｏｒ）および第１駆動器（Ｄｒｉｖｅｒ）を有する第１段階回路と、第２電圧配電器および第２駆動器を有する第２段階回路とから構成される。第１電圧配電器は、接地電圧と正電圧との間でシフトする入力電圧を第１負電圧と正電圧との間でシフトする対応の第１配電電圧または出力電圧に変換するものである。第１駆動器は、正電圧と第１負電圧との間でシフトする第１配電電圧を第１負電圧と接地電圧との間でシフトする対応の第１駆動電圧または出力電圧に変換するために、第１電圧配電器に接続されている。第２電圧配電器は、第１負電圧と接地電圧との間でシフトする第１配電電圧を接地電圧と第２負電圧との間でシフトする対応の第２駆動電圧あるいは出力電圧に変換するために、第１駆動器に接続されている。第２駆動器は、第２負電圧と接地電圧の間でシフトする第２配電電圧を接地電圧と第２負電圧との間でシフトする第２駆動電圧に変換するために、第２電圧配電器に接続されている。また、第２負電圧の絶対値は、第１負電圧より大きいものである。
【０００７】
第１電圧配電器は、第１ＰＭＯＳトランジスターと、第１ＮＭＯＳトランジスターと、第２ＰＭＯＳトランジスターと、第２ＮＭＯＳトランジスターとを含んでいる。ＰＭＯＳトランジスターのソースターミナルは、入力電圧を受信し、ＰＭＯＳトランジスターのゲートターミナルは、接地電圧を受信する。第１ＮＭＯＳトランジスターのドレインターミナルは、ＰＭＯＳトランジスターのドレインターミナルに接続され、第１ＮＭＯＳトランジスターのソースターミナルが、第１負電圧を受信する。第２ＰＭＯＳトランジスターのソースターミナルが、供給電圧を受信し、第２ＰＭＯＳトランジスターのゲートターミナルが、入力電圧を受信する。第２ＰＭＯＳトランジスターのドレインターミナルは、第１配電電圧として出力を供給し、第１ＮＭＯＳトランジスターのゲートターミナルに接続される。第２ＮＭＯＳトランジスターのドレインターミナルは、第２ＰＭＯＳトランジスターのドレインターミナルに接続され、第２ＮＭＯＳトランジスターのゲートターミナルは、第１ＮＭＯＳトランジスターのドレインターミナルに接続される。第２ＮＭＯＳトランジスターのソースターミナルは、第１負電圧を受信する。上述した供給電圧は正電圧であって、例えば３．３Ｖとすれば、第１負電圧は−５Ｖとなる。
【０００８】
第１駆動器は、第３ＰＭＯＳトランジスターおよび第３ＮＭＯＳトランジスターを含んでいる。第３ＰＭＯＳトランジスターのソースターミナルは、接地電圧を受信し、第３ＰＭＯＳトランジスターのゲートターミナルは、第１配電電圧を受信する。第３ＮＭＯＳトランジスターのドレインターミナルは、第１駆動電圧として出力を供給するため、第３ＰＭＯＳトランジスターのドレインターミナルに接続される。第３ＮＭＯＳトランジスターのゲートターミナルは、第１配電電圧を受信し、第３ＮＭＯＳトランジスターのソースターミナルは、第１負電圧を受信する。
【０００９】
第２電圧配電器は、第４ＰＭＯＳトランジスターと、第４ＮＭＯＳトランジスターと、第５ＰＭＯＳトランジスターと、第５ＮＭＯＳトランジスターとを含んでいる。第４ＰＭＯＳトランジスターのソースターミナルは、第１駆動電圧を受信し、第４ＰＭＯＳトランジスターのゲートターミナルは、第１負電圧を受信する。第４ＮＭＯＳトランジスターのドレインターミナルは、第４ＰＭＯＳトランジスターのドレインターミナルに接続され、第４ＮＭＯＳトランジスターのソースターミナルは、第２負電圧を受信する。第５ＰＭＯＳトランジスターのソースターミナルは、接地電圧を受信し、第５ＰＭＯＳトランジスターのゲートターミナルは、第１駆動電圧を受信する。第５ＰＭＯＳトランジスターのドレインターミナルは、第２配電電圧として出力を供給し、第４ＮＭＯＳトランジスターのゲートターミナルに接続される。第５ＮＭＯＳトランジスターのドレインターミナルは、第５ＰＭＯＳトランジスターのドレインターミナルに接続され、第５ＮＭＯＳトランジスターのゲートターミナルは、第４ＮＭＯＳトランジスターのドレインターミナルに接続される。第５ＮＭＯＳトランジスターのソースターミナルは、第２負電圧を受信する。第２負電圧は、例えば−１０Ｖとする。
【００１０】
第２駆動器は、第６ＰＭＯＳトランジスターと第６ＮＭＯＳトランジスターとを含んでいる。第６ＰＭＯＳトランジスターのソースターミナルは、接地電圧を受信し、第６ＰＭＯＳトランジスターのゲートターミナルは、第２配電電圧を受信する。第６ＮＭＯＳトランジスターのドレインターミナルは、第２駆動電圧として出力を供給するため、第６ＰＭＯＳトランジスターのドレインターミナルに接続される。第６ＮＭＯＳトランジスターのゲートターミナルは、第２配電電圧を受信し、第６ＮＭＯＳのソースターミナルは、第２負電圧を受信する。
【００１１】
【発明の実施形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。
図２において、この発明の好ましい実施形態に基づき、電界降伏しない負電圧レベルシフト回路を示すと、この発明にかかる電界降伏しない負電圧レベルシフト回路は、第１段階回路２０と第２段階回路２２との２段階に分けることができる。第１段階回路２０は、第１電圧配電器２４と第１駆動器２６とを含み、第２段階回路２２は、第２電圧配電２８と第２駆動器３０とを含んでいる。
【００１２】
第１電圧配電器２４は、第１ＰＭＯＳトランジスター３２と、第１ＮＭＯＳトランジスター３４と、第２ＰＭＯＳトランジスター３６と、第２ＮＭＯＳトランジスター３８とを含んでいる。第１ＰＭＯＳトランジスター３２のソースターミナルは、入力電圧Ｖｉｎを受信し、第１ＰＭＯＳトランジスター３２のゲートターミナルは、接地電圧Ｖｓｓのコントロール下にある。第１ＮＭＯＳトランジスター３４のドレインターミナルは、第１ＰＭＯＳトランジスター３２のドレインターミナルに接続され、第１ＮＭＯＳトランジスター３４のソースターミナルは、第１負電圧Ｖ１（たとえば−５Ｖ）を受信する。第２ＰＭＯＳトランジスター３６のソースターミナルは、供給電圧Ｖｄｄ（たとえば３．３Ｖ）を受信し、第２ＰＭＯＳトランジスター３６のゲートターミナルは、入力電圧Ｖｉｎを受信する。第２ＰＭＯＳトランジスター３６のドレインターミナルは、第１配電電圧Ｖｈ１として出力を電圧（Ｄ点）に供給し、第１ＮＭＯＳトランジスー３４のゲートターミナルに接続されている。第２ＮＭＯＳトランジスター３８のドレインターミナルは、第２ＰＭＯＳトランジスター３６のドレインターミナルおよび第１ＮＭＯＳトランジスター３４のドレインターミナルに接続された第２ＮＭＯＳトランジスター３８のゲートターミナルに接続されている。第２ＮＭＯＳトランジスター３８のソースターミナルは、第１負電圧Ｖ１を受信する。
【００１３】
第１駆動器２６は、第３ＰＭＯＳトランジスター４０と第３ＮＭＯＳトランジスター４２とを含んでいる。第３ＰＭＯＳトランジスター４０のソースターミナルは、接地電圧Ｖｓｓを受信し、第３ＰＭＯＳトランジスター４０のゲートターミナルは、第１配電電圧Ｖｈ１を受信する。第３ＮＭＯＳトランジスター４２のドレインターミナルは、第３ＰＭＯＳトランジスター４０のドレインターミナルに接続され、第１駆動電圧ＶＤ１を出力する。第３ＮＭＯＳトランジスター４２のゲートターミナルは、第１配電電圧Ｖｈ１を受信し、第３ＮＭＯＳトランジスター４２のソースターミナルは、第１負電圧Ｖ１を受信する。
【００１４】
第２配電器２８は、第４ＰＭＯＳトランジスター４４と、第４ＮＭＯＳトランジスター４６と、第５ＰＭＯＳトランジスター４８と、第５ＮＭＯＳトランジスター５０とを含んでいる。第４ＰＭＯＳトランジスター４４のソースターミナルは、第１駆動電圧ＶＤ１を受信し、第４ＰＭＯＳトランジスター４４のゲートターミナルは、第１負電圧Ｖ１を受信する。第４ＮＭＯＳトランジスター４６のドレインターミナルは、第４ＰＭＯＳトランジスター４４のドレインターミナルに接続され、第４ＮＭＯＳトランジスター４６のソースターミナルは、第２負電圧Ｖ２（例えば−１０Ｖ）を受信する。第５ＰＭＯＳトランジスター４８のソースターミナルは、接地電圧Ｖｓｓを受信し、第５ＰＭＯＳトランジスター４８のゲートターミナルは、第１駆動電圧ＶＤ１を受信する。第５ＰＭＯＳトランジスター４８のドレインターミナルは、Ｈ点で第２配電電圧Ｖｈ２を出力するが、Ｈ点は、第４ＮＭＯＳトランジスター４６のゲートターミナルに接続されている。第５ＮＭＯＳトランジスターのドレインターミナルは、第５ＰＭＯＳトランジスター４８のドレインターミナルに接続され、第５ＮＭＯＳトランジスター５０のゲートターミナルは、第４ＮＭＯＳトランジスター４６のドレインターミナルに接続されている。第５ＮＭＯＳトランジスター５０のソースターミナルは、第２負電圧Ｖ２を受信する。
【００１５】
第２駆動器３０は、第６ＰＭＯＳトランジスター５２と第６ＮＭＯＳトランジスター５４とを含んでいる。ＰＭＯＳトランジスター５２のソースターミナルは、接地電圧Ｖｓｓを受信し、そのゲートターミナルは、第２配電電圧Ｖｈ２を受信する。第６ＮＭＯＳトランジスター５４のドレインターミナルは、第２駆動電圧ＶＤ２を出力するために、第６ＰＭＯＳトランジスター５２のドレインターミナルに接続されている。第６ＮＭＯＳトランジスター５４のゲートターミナルは、第２配電電圧Ｖｈ２を受信し、第６ＮＭＯＳトランジスター５４のソースターミナルは、第２負電圧Ｖ２を受信する。
【００１６】
図２において、回路の動作を説明する。入力電圧、例えば３．３Ｖが第１配電器２４の入力ターミナルに供給される。ＰＭＯＳトランジスター３２のゲートターミナルが接地電圧Ｖｓｓに接続され、ＰＭＯＳトランジスター３２のソースターミナルが入力電圧３．３Ｖに接続されているので、第１ＰＭＯＳトランジスター３２が導通する。第２ＰＭＯＳトランジスター３６のソースターミナルが電圧供給Ｖｄｄ（例えば３．３Ｖ）に接続され、第２ＰＭＯＳトランジスター３６のゲートターミナルが、入力電圧３．３Ｖに接続されることから、第２ＰＭＯＳトランジスター３６が動作不能（ｄｉｓａｂｌｅ）となる。第１ＰＭＯＳトランジスター３２が導通しているため、３．３ＶがＥ点に伝送され、第２ＮＭＯＳトランジスター３８が導通する。従って、ＮＭＯＳトランジスター３８のソースターミナルに接続された第１負電圧（例えば−５Ｖ）が、出力としてＤ点へ伝送される。つまり、第１配電電圧Ｖｈ１として−５Ｖが出力される。同時に、Ｄ点に接続されたゲートターミナルを有する第１ＮＭＯＳトランジスター３４が動作不能となる。
【００１７】
第１配電電圧Ｖｈ１（−５Ｖ）が第１駆動器２６に与えられるので、第３ＰＭＯＳトランジスター４０が導通する。第３ＰＭＯＳトランジスター４０のソースターミナルが、接地電圧Ｖｓｓ（例えば０Ｖ）に接続されるので、０ＶがＦ点へ直接供給され、０Ｖの第１駆動電圧ＶＤ１が出力される。しかしながら、第１配電電圧Ｖｈ１が−５Ｖであり、第３ＮＭＯＳトランジスター４２のソースターミナルが負電圧−５Ｖに接続されているため、第３ＮＭＯＳトランジスター４２が動作不能となる。
【００１８】
０Ｖの駆動電圧ＶＤ１が、第２配電器２８内部にある第４ＰＭＯＳトランジスター４４のソースターミナルと第５ＰＭＯＳトランジスター４８のゲートターミナルとに供給される。第４ＰＭＯＳトランジスター４４のゲートターミナルは、−５Ｖの電圧を有する第１負電圧Ｖ１に接続されているので、第４ＰＭＯＳトランジスター４４のソースターミナルによって受信された０Ｖの駆動電圧ＶＤ１は、−５Ｖのゲート電圧よりも高いものである。従って、第４ＰＭＯＳトランジスター４４が導通し、０ＶがＧ点に供給されるので、負電圧Ｖ２（例えば−１０Ｖ）に接続されたソースターミナルを有する第５ＮＭＯＳトランジスター５０が導通する。最後に、第２配電電圧Ｖｈ２ターミナルにおいて−１０Ｖを発生させるために、Ｈ点に−１０Ｖが供給される。さらに、第２電圧配電器２８内部にある第５ＰＭＯＳトランジスター４８のゲートターミナルは、０Ｖの駆動電圧ＶＤ１を受信する。また、第５ＰＭＯＳトランジスター４８のソースターミナルは、接地電圧Ｖｓｓに接続されているので、第５ＰＭＯＳトランジスター４８が動作不能となる。Ｈ点の−１０Ｖが、第４ＮＭＯＳトランジスター４６のゲートターミナルに供給され、第４ＮＭＯＳのソースターミナル４６が、−１０Ｖの第２負電圧Ｖ２に接続され、第４ＮＭＯＳトランジスター４６が非導通となる。
【００１９】
第２配電電圧Ｖｈ２ターミナルの−１０Ｖは、第２駆動器３０内部の第６ＰＭＯＳトランジスター５２および第６ＮＭＯＳトランジスター５４のゲートターミナルに供給される。接地電圧Ｖｓｓ＝０Ｖに接続されたソースターミナルを有する第６ＰＭＯＳトランジスター５２が導通となるので、Ｉ点、即ち第２ドライバー電圧ＶＤ２の出力は０Ｖとなる。第６ＮＭＯＳトランジスター５４のソースターミナルとゲートターミナルとの両方が、第２負電圧Ｖｈ２（−１０Ｖ）に接続されているため、第６ＮＭＯＳトランジスター５４が非導通となる。
【００２０】
反対に、電圧Ｖｉｎターミナルに０Ｖが入力される時、第１電圧配電器２４内部にある第１ＰＭＯＳトランジスター３２のソースターミナルとゲートターミナルとの両方が、０Ｖを受信するので、第１ＰＭＯＳトランジスター３２は、動作不能となる。しかしながら、第２ＰＭＯＳトランジスター３６のソースターミナルが供給電圧Ｖｄｄ（例えば３．３Ｖ）に接続されているので、第２ＰＭＯＳトランジスター３６が導通して、供給電圧Ｖｄｄ（３．３Ｖ）が直接Ｄ点に導かれるため、第１配電電圧Ｖｈ１が出力電圧３．３Ｖを有するものとなる。同時に、第１配電電圧Ｖｈ１が第１ＮＭＯＳトランジスター３４を導通させるので、第１ＮＭＯＳトランジスター３４のソースターミナルに接続された第１負電圧Ｖ１（例えば−５Ｖ）がＥ点へ伝送される。第２ＮＭＯＳトランジスター３８のゲートターミナルとソースターミナルとの両方は−５Ｖであるから、第２ＮＭＯＳトランジスター３８が動作不能となる。
【００２１】
第１配電電圧Ｖｈ１の３．３Ｖが、第１駆動器２６内部にある第３ＮＭＯＳトランジスター４２のゲートターミナルに供給される。第３ＮＭＯＳトランジスター４２のソースターミナルが、第１負電圧Ｖ１＝−５Ｖを受信するので、第３ＮＭＯＳトランジスター４２が導通して、Ｆ点、即ち第１駆動電圧ＶＤ１が第１負電圧Ｖ１＝−５Ｖとなる。しかしながら、第３ＰＭＯＳトランジスター４０のゲートターミナルが第１配電電圧Ｖｈ１に接続され、そのソースターミナルが接地電圧Ｖｓｓに接続されるため、第３ＰＭＯＳトランジスター４０が動作不能となる。
【００２２】
−５Ｖの駆動電圧ＶＤ１が、第２電圧配電器２８内部にある第４ＰＭＯＳトランジスター４４のソースターミナルに供給される。第４ＰＭＯＳトランジスター４のゲートターミナルが第１負電圧Ｖ１＝−５Ｖに接続されているので、第４ＰＭＯＳトランジスターが動作不能となる。しかしながら、−５Ｖの配電電圧ＶＤ１が、第５ＰＭＯＳトランジスター４８のゲートターミナルに供給され、第５ＰＭＯＳトランジスター４８のソースターミナルが接地電圧Ｖｓｓ＝０Ｖに接続されるため、ゲートターミナルの−５Ｖに比較するとより高いものとなるので、第５ＰＭＯＳトランジスター４８が導通する。０Ｖの第２配電電圧Ｖｈ２出力を発生させるために、０ＶがＨ点に直接供給される。更に、第４ＮＭＯＳトランジスター４６のゲートターミナルがＨ点で０Ｖに接続され、第４ＮＭＯＳトランジスター４６のソースターミナルが第２負電圧Ｖ２＝−１０Ｖに接続されるため、第４ＮＭＯＳトランジスター４６が伝導して、Ｇ点が−１０Ｖとなる。第５ＮＭＯＳトランジスター５０のゲートターミナルにＧ点を接続しているため、第５ＮＭＯＳトランジスター５０が動作不能となる。
【００２３】
第２配電電圧Ｖｈ２の０Ｖが、第２ドライバー３０内部の第６ＰＭＯＳトランジスター５２と第６ＮＭＯＳトランジスター５４のゲートターミナルとに供給される。第２負電圧Ｖ２に接続された第６ＮＭＯＳトランジスター５４のソースターミナルが導通する。−１０Ｖの電圧がＩ点へ第２駆動電圧ＶＤ２として供給される。第６ＰＭＯＳトランジスター５２のソースターミナルが接地電圧Ｖｓｓに接続され、ゲートターミナルが第２配電電圧Ｖｈ２の０Ｖに接続されるので、第６ＰＭＯＳトランジスター５２が、動作不能となる。
【００２４】
要するに、第１電圧配電器２４は、３．３Ｖ／０Ｖの入力電圧Ｖｉｎを変換して、Ｄ点で−５Ｖ／３．３Ｖ（第１負電圧）の第１配電電圧Ｖｈ１とする。第１駆動器２６は、−５Ｖ／３．３Ｖの入力電圧Ｖｈ１を変換して、Ｆ点で０Ｖ／−５Ｖの第１駆動電圧ＶＤ１とする。第２電圧配電器２８は、０Ｖ／−５Ｖの駆動電圧ＶＤ１を変換して、Ｈ点で−１０Ｖ／０Ｖ（第２負電圧）の第２配電電圧Ｖｈ２とする。最後に、第２駆動器３０は、−１０Ｖ／０Ｖの第２配電電圧Ｖｈ２を変換して、Ｉ点で０Ｖ／−１０Ｖの第２駆動電圧ＶＤ２とする。Ｄ点、Ｆ点、Ｈ点、Ｉ点でのシフト電圧は、それぞれ８．３Ｖ，５Ｖ，１０Ｖ，１０Ｖである。全てのシフト電圧が最大シフトレベルの約１２Ｖ以内であることから、電界降伏（ｆｉｅｌｄ  ｂｒｅａｋｄｏｗｎ）を防止することができる。
【００２５】
以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００２６】
【発明の効果】
上記構成により、この発明にかかる負電圧レベルシフト回路は、２段階に分かれているので、シフト電圧レベルが、決して最大許容降伏電圧の約１２Ｖを超えることはない。もちろん、更に大きな負電圧に対しては、更に多くの段階を導入することもできるものである。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】従来技術にかかる負電圧レベルシフト回路を示す回路構成図である。
【図２】この発明にかかる電界降伏しない負電圧レベルシフト回路を示す回路構成図である。
【符号の説明】
２０  第１段階
２２  第２段階
２４  第１電圧配電器
２６  第１駆動器
２８  第２電圧配電器
３０  第２駆動器
３２  第１ＰＭＯＳトランジスター
３４  第１ＮＭＯＳトランジスター
３６  第２ＰＭＯＳトランジスター
３８  第２ＮＭＯＳトランジスター
４０  第３ＰＭＯＳトランジスター
４２  第３ＮＭＯＳトランジスター
４４  第４ＰＭＯＳトランジスター
４６  第４ＮＭＯＳトランジスター
４８  第５ＰＭＯＳトランジスター
５０  第５ＮＭＯＳトランジスター
５２  第６ＰＭＯＳトランジスター
５４  第６ＮＭＯＳトランジスター
【図１】
0003583741.tif 000002
【図２】
0003583741.tif 000003