(57)【特許請求の範囲】
【請求項１】
半導体放射検出器基板の第１の表面に放射検出器セルを形成するための位置における複数の検出器セル接点と、前記第１の表面とは反対側の前記基板の第２の表面上における金属導電性材料の層と、を有する放射検出器を製造する方法であって、前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から形成されており、前記方法は：
ａ）  前記基板の前記第１の表面上に金属層の付着より前に窒化アルミニウムのパッシベーション材料の層を、前記接点位置において前記基板表面への開口をともなって形成するステップ；
ｂ）  前記第１の表面上のパッシベーション材料の層および前記開口の上に１層の金属を付着させるステップ；及び
ｃ）  前記パッシベーション材料の層を覆っている金属を除去して個々の検出器セル接点を分離するステップ；
の各ステップを含み、そのことにより、前記第１の表面に前記接点を形成する方法。
【請求項２】
前記ステップ（ａ）が、
ａ（ｉ）  基板の前記第１の表面上に金属層の付着より前に窒化アルミニウムによるパッシベーション材料の層を形成するサブステップ；
ａ（ii）  前記パッシベーション材料層の上にフォトレジスト材料の層を形成するサブステップ；
ａ（iii）前記第１の表面上のフォトレジスト材料を選択的に露光させるサブステップ；
ａ（iv）  前記接点位置に対応する領域から前記フォトレジスト材料を除去して前記パッシベーション材料層を露出させるサブステップ；と
ａ（ｖ）  前記接点位置に対応するステップａ（iv）で露出された前記領域から前記窒化アルミニウム材料を除去して前記第１の基板表面を露出させるサブステップ；
の各サブステップを備えている、
請求項１による方法。
【請求項３】
半導体放射検出器基板のパターンに配置した放射検出セルを形成する第１の表面に放出検出器セルを形成するための位置における複数の検出器セル接点と前記第１の表面とは反対側の前記基板の第２の表面上における金属導電性材料の層とを有する放射検出器を製造する方法であって、前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から形成されており、前記方法は：
ａ）  前記基板の前記第１の表面上に層を前記接点位置における前記基板表面への開口をともなって形成するステップであって：
ａ（ｉ）  基板の前記第１の表面上に金属層の付着より前にパッシベーション材料の層を形成するサブステップ；
ａ（ii）  前記パッシベーション材料層の上にフォトレジスト材料の層を形成するサブステップ；
ａ（iii）前記第１の表面上のフォトレジスト材料を選択的に露光させるサブステップ；
ａ（iv）  前記接点位置に対応する領域から前記フォトレジスト材料を除去して前記パッシベーション材料層を露出させるサブステップ；
ａ（ｖ）  前記接点位置に対応するステップａ（iv）で露出された前記領域から、前記パッシベーション材料を除去して前記第１の基板表面を露出させるサブステップ；
の各サブステップを含むステップ；、
ｂ）  前記層および前記開口の上に１層の金属を付着させるステップ；及び
ｃ）  前記層を覆っている金属を除去して個々の検出器セル接点を分離するステップ；
の各ステップを含むことにより、前記第１の表面に前記接点を形成する方法。
【請求項４】
前記ステップ（ｃ）が、
ｃ（ｉ）  少なくとも前記金属の上にフォトレジスト材料のさらに別の層を形成するサブステップ；
ｃ（ii）  前記さらに別の層の前記フォトレジスト材料を選択的に露光させるとともにおおむね前記開口に対応する領域からは別の領域から前記さらに別の層のフォトレジスト材料を除去するサブステップ；
ｃ（iii）前記さらに別の層の前記フォトレジスト材料で覆われていない金属を除去するサブステップ；及び
ｃ（iv）  残留しているフォトレジスト材料を除去するサブステップ；
の各サブステップを備えている、
前記いずれかの請求項の方法。
【請求項５】
前記ステップ（ａ）が、ステップａ（ｖ）の後に：
ａ（vi）前記フォトレジスト材料層の残留しているフォトレジスト材料を除去するステップ、
を付加的に包含している、
請求項２または請求項３による方法。
【請求項６】
おおむね前記開口に対応する前記領域が、対応する開口よりも大きく、それ故、前記さらに別の層の前記フォトレジスト材料で覆われていない金属をステップｃ（iii）において除去の後、前記接点が前記開口を覆うとともに、前記開口を越えて上方および側方に延在している、
請求項４または請求項５による方法。
【請求項７】
前記基板がテルル化亜鉛カドミウムで形成されている、
前記いずれかの請求項による方法。
【請求項８】
前記接点を形成するための前記金属がスパッタリング、蒸着または電解析出により付着される、
前記いずれかの請求項による方法。
【請求項９】
前記接点を形成するための前記金属が金、白金またはインジウムを有する、
請求項８による方法。
【請求項１０】
ステップｃ（iii）が不要な金属を適切な金属腐蝕液により除去する、
請求項４に従属する前記いずれかの請求項による方法。
【請求項１１】
各金属接点が、画素セルの配列におけるそれぞれの画素セルを形成している、
前記いずれかの請求項による方法。
【請求項１２】
各金属接点が、相互に平行に配置された複数のストリップ（細帯）状接点の１つを形成している、
前記いずれかの請求項による方法。
【請求項１３】
前記いずれかの請求項による放射検出器を製造すること；および
それぞれの検出器セルについての個々の検出器セル接点を読出しチップ上の対応する回路にフリップチップ技法により個々に接続すること；
を備えている放射線撮像素子の製造方法。
【発明の詳細な説明】
本発明は、放射（radiation）検出器および放射線撮像素子の製造法と、これらの方法で製造される放射検出器および撮像素子と、そのような撮像素子の使用法とに関する。
撮像素子のための放射検出器を製造する一般的な方法は、アルミニウムなどの金属の層を平面状の半導体基板の両方の主表面に付着させることと、この半導体材料を被覆するためホトレジスト材料の層を付着させることと、適切なマスクパターンを用いて平面状基板表面のホトレジスト材料を露光することと、除去すべき金属のパターンを露出させるようにホトレジスト材料を取り除くことと、除去すべき金属を腐食させて取り除くことと、残存するホトレジスト材料を除去して基板の一方の面に接点のパターンを残すとともに基板の他方の面にメタライズ層を残すこととを具備している。基板の第１の表面上の接点は放射検出器セルの配列を形成する。
光波長および荷電放射（ベータ線）のため、基板の半導体材料としては一般にケイ素が使用されている。上述の種類の方法をこの材料とともに用いることにより良好な効果が得られている。
近年、Ｘ線、ガンマ線および、より低い程度でベータ線による放射線撮像で使用するための、より適切な半導体材料としてテルル化亜鉛カドミウム（CdZnTe）が多く提案されるようになっている。CdZnTeはＸ線およびガンマ線の吸収性が良く、2mm厚の検出器で100KeVのＸ線およびガンマ線に関して90％を超える効率が得られる。これらの検出器の漏れないし暗電流は制御可能であり、100ボルトのバイアスで10nA/cm2以下のオーダーの値が達成可能である。
現在、世界中で少数の会社がこれらの検出器をさまざまな大きさおよび厚さで商業的に生産している。通常は平面状検出器の片面または両面が金（Au）や白金（Pt）などの連続した金属層と接触させられている。上述のように、このような検出器基板は、一方の面に接点（例えば画素パッド）のパターンを有するとともに反対側の面が均一にメタライズされたままの検出器を作製するように加工する必要があり、その検出器が位置感応性をもつよう、すなわち放射線が検出器に当射している位置を示す検出器出力を検出器が生成できるようになっている。
検出器セルにおけるＸ線またはガンマ線の入射および吸収の結果生じる位置依存性の電気信号を処理可能なように、読出しチップは、（例えば、インジウムまたは導電性ポリマー材料の球（複数）を用いたバンプ接着、片方向に導電性の材料を用いた接着、または他の導電性接着層技法により）CdZnTe検出器のパターン形成された側に「フリップチップ」接続することができる。この読出しチップは超高速の積分および処理時間（通常、数マイクロ秒ないし多くて数ミリ秒）をもったパルス計数型とすることが可能である。別の例では、読出しチップは、個々の検出器セルに関して電荷蓄積を行なう、本出願人による現在並行して出願中の国際特許出願PCT EP95/02056に記述されている種類の１つであってもよい。PCT EP95/02056に記述されている撮像素子によれば、積分時間を数ミリ秒、ないし数十ないし数百ミリ秒とすることができる。信号の積分または待機／読出し期間が増大すると、隣接する接点（画素パッド）からの信号が漏出してコントラスト解像度を悪化させないようにするためCdZnTe表面の金または白金の接点を電気的に十分に分離することがより重要になる。
検出器表面に接点を形成する従来の方法では、特に半導体材料としてCdZnTeを使用する場合、本明細書に引用して組み込む国際特許出願PCT EP95/02056に記述されているような撮像素子から得られる利点の最適な利用のために望まれるほどの接点の十分な電気的分離が得られないことが判明している。
本発明のある側面によれば、半導体放射検出器基板の第１の表面において放射検出器セルを形成するための位置における複数の検出器セル接点と前記第１の表面とは反対側の前記基板の第２の表面における導電性材料の層とを有する放射検出器を製造する方法が得られ、前記基板はＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から作られており、前記セル接点および前記導電性材料の層は前記半導体材料のそれぞれ前記第１および第２の表面上にあり、前記方法は：
ａ）  前記基板の前記第１の表面上に層を、前記接点位置における前記基板表面までの開口とともに形成するステップであって：
ａ（ｉ）前記第１の基板表面上にパッシベーション材料の層を形成するサブステップと；
ａ（ii）前記パッシベーション層の上にフォトレジスト材料の層を形成するサブステップと；
ａ（iii）前記フォトレジスト材料を選択的に露光させるサブステップと；
ａ（iv）前記接点位置に対応する領域から前記フォトレジスト材料を除去して前記パッシベーション材料層を露出させるサブステップと；
ａ（ｖ）  前記接点位置に対応するステップａ（iv）で露出された前記領域から前記パッシベーション材料を除去して前記第１の基板表面を露出させるサブステップと；を含むステップと；
ｂ）  前記層および前記開口の上に金属を付着させるステップと；
ｃ）  前記少なくとも１つの層を覆っている金属を除去して個々の検出器セル接点を分離するステップであって；
ｃ（ｉ）  少なくとも前記金属の上にフォトレジスト材料のさらに別の層を形成するサブステップと；
ｃ（ii）  前記さらに別の層の前記フォトレジスト材料を選択的に露光させるとともにおおむね前記開口に対応する領域から前記さらに別の層の前記フォトレジスト材料を除去するサブステップと；
ｃ（iii）  前記さらに別の層の前記フォトレジスト材料で覆われていない金属を除去するサブステップと；
ｃ（iv）  残留しているフォトレジスト材料を除去するサブステップと；を含むステップと；
を含む、前記第１の表面に前記接点を形成するステップを包含している。
本発明者は、CdTeまたはCdZnTe半導体基板の表面抵抗率が、この基板が金および／または白金を除去するのに適した金属腐食液にさらされると低下することを発見した。この結果、そのような接点を形成する従来の方法により得られる個々の接点の電気的分離は、その材料の処理前の特性から期待されるほど良好なものではなくなる。本発明による方法を用いることにより、接点の間の半導体基板の表面を金属腐食液から隔離して、金属腐食液が半導体表面と接触した場合に生ずる損害を防止することができる。
パッシベーション材料の絶縁層を使用するということは、検出器の製造後、パッベーション材料が接点の間に残留して半導体表面を使用時の環境による損傷から保護するとともに接点の電気的分離をさらに増強することを意味する。
好ましくは、ステップ（ａ）は：
ａ（vii）  前記フォトレジスト材料層の残留しているフォトレジスト材料を除去するさらに別のサブステップを具備している。
半導体基板の他方の主表面および側面（縁部）を保護するため、ステップａ（ｖ）の前にすべての露出面にフォトレジスト材料を付加的に加えることができる。
本発明によるある好適な方法では、おおむね開口に対応する前記領域は対応する開口よりも大きく、その結果、前記さらに別の層のフォトレジスト材料で覆われていない金属のステップｃ（iii）における除去の後、接点は開口を覆うとともに開口を越えて上方および側方に延在することになる。このようにしてフォトレジスト材料の周囲における金属腐食液の進入、すなわちそれにより金属腐食液が半導体表面に到達することになる進入が防止可能となる。
本発明は特にテルル化亜鉛カドミウム（CdZnTe）で形成された基板とともに使用される。
好ましくは、接点を形成するための金属層はスパッタリング、蒸着または電解析出などの方法、好ましくはスパッタリングにより加えられる。
好ましくは、接点を形成するための金属層は金（Au）を具備するが、他の金属、例えば白金（Pt）またはインジウム（In）も使用可能である。
ステップ（ｃ）は、フォトレジストのリフトオフ技法により不要な金属を除去することを具備できるが、より一般的にはステップ（ｃ）は、適切な金属腐食液により不要な金属を除去することを具備している。
各金属接点は、検出器の用途に応じて、画素セルの配列におけるそれぞれの画素セルか、または相互に平行に配置された複数のストリップの１つを形成することが可能である。
本発明による方法では、金属接点の幅を10μｍのオーダーとし間隔を５μｍのオーダーとすることができる。
本発明はさらに：
上で定義されたような放射検出器を製造することと；
それぞれの検出器セルに関する個々の接点を読出しチップ上に対応する回路に、例えばフリップチップ技法により個々に接続することと；を具備する放射線撮像素子（radiation imaging device）の製造方法を提供する。
本発明の別の側面によれば、基板の第１の表面にそれぞれの放射検出器セルのための複数の金属接点を備え、前記第１の表面の反対側の前記基板の第２の表面に導電性材料の層を備えた、放射を検出するための半導体基板を具備する放射検出器であって、前記基板がＸ線、ガンマ線またはベータ線を検出するためのテルル化亜鉛カドミウムまたはテルル化カドミウムの半導体材料から形成されており、前記セル接点および前記導電性材料の層が前記半導体材料のそれぞれ前記第１および第２の表面上にあり、前記金属接点の全体的な幅が前記基板近傍の前記接点の幅よりも大きく、窒化アルミニウムによるパッシベーション材料が個々の接点と前記基板の前記第１の表面との間に延在していることを特徴とする放射検出器が供給される。
本発明によるある好適な実施例では、半導体基板はテルル化亜鉛カドミウム（CdZnTe）製である。窒化アルミニウムは低温での付着が可能であり、CdZnTeは温度感応的なので、CdZnTeのためのパッシベーション材料としては窒化アルミニウムが特に有効であることが判明している。
金属接点は、検出器の使用分野に応じて、画素セルの配列か、または相互に平行に配置された複数のストリップを形成することが可能である。
検出器基板上に形成された画素接点は、好ましくは実質的に円形であって複数の列の形に配置されており、より好ましくは、好ましくは隣接する列からずらされた互い違いの列の状態で配置されている。
これらの金属接点の幅は10μｍのオーダーであり間隔は５μｍのオーダーである。
金属接点の間の抵抗率は1GΩ／スクエアを超え、好ましくは10GΩ／スクエアを超え、より好ましくは100GΩ／スクエアを超え、さらに好ましくは1000GΩ／スクエア（1TΩ／スクエア）を超えるべきである。
本発明による放射線撮像素子は特にＸ線、ガンマ線およびベータ線による撮像に適用される。
このように、本発明の実施例は、例えば、一方の面が金で均一に金属被覆され他方の面が金の構造により、それらの金の構造の間のCdZnTe基板の表面特性に悪影響を及ぼさないような方式でパターンが施されているCdZnTe基板を有する検出器の製造方法を供給することができる。これにより、CdZnTe検出器の一方の面に金の構造物を形成する方法の供給が可能であり、この方法によりＧΩ／スクエアないし数十ないし数百ＧΩ／スクエアのオーダーの構造物間抵抗率が達成される。
接点の間に電気的絶縁パッシベーション層を用いることにより、金属接点の間の領域をさらに保護し、それにより検出器に常に安定した性能をもたらすとともに、表面漏れ電流の増大で接点間抵抗率を低下させる酸化効果のようなことを回避することができる。窒化アルミニウム（AlN）のパッシベーション層は、表面を保護するとともに金接点の電気的分離を強めるため金接点の間に加えられる場合に特に有効であることが判明している。窒化アルミニウムのパッシベーション層は、通常100℃未満の相対的に低い温度で実装可能である。これに対し、シリコン（Si）半導体のパツシバント（passivant）として一般に使用されている酸化ケイ素（SiO2）は200℃を超える温度を必要とする。それらの温度にさらされると、CdZnTeは使用不能になる。
以下、例示のみのため添付付属図面を参照しつつ本発明の実施例を記述する；付属図面において：
図１は、半導体器板上に金属接点を形成する第１の方法の例である；
図２は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形成する本発明による第１の方法の例である；
図３は、接点の間のパッシベーション層とともに半導体基板上に金属接点を形成する本発明による第２の方法の別の例である；
図４は、検出器基板上のある接点構成の図式的な平面図である；
図５は、検出器基板上の別の接点構成の図式的な平面図である；
図６は、検出器基板上のさらに別の接点構成の図式的な平面図である。
図１は、半導体基板上の放射検出器セルを形成するための位置に金属接点を形成する方法を示している。この例では半導体基板がテルル化亜鉛カドミウム（CdZnTe）製であると想定しているが、テルル化カドミウム（CdTe）が使用することも可能であることは了解されよう。また、金属被覆層および金接点に使用される金属は金であると想定されるが、他の金属、合金または他の導電性材料、例えば白金またはインジウムが使用可能であることも了解されよう。
図１はCdZnTe基板上の金接点形成のさまざまな段階における検出器基板の側方から見た模式的な断面図である。
ステップA:CdZnTe検出器基板１の一方の面（図１では下面）を金２で均一に金属被覆する。
ステップB:フォトレジスト材料（フォトレジスト）３をCdZnTe基板の裸面（図１では上面）に拡げる。フォトレジストは、その上にパターンを形成するためのある光波長に感応的な、フォトリソグラフィに使用される普通の材料（複数）のどれかである。
ステップC:所望のパターンに従ってフォトレジストを除去するため、適切なマスクまたは他の従来の技法を用いて、フォトレジストに開口４が作られる。
ステップD:検出器の側面５にもフォトレジストを塗布し、これらを以降のステップから保護する。
ステップE:金６を検出器上面のフォトレジストおよび開口の上に均一にスパッタ、蒸着または電気分解により付着させ、その結果、金の層６がフォトレジストを被覆するとともにフォトレジストの開口部においてCdZnTe表面と接触する。上方の金表面と均一にメタライズされた面２とは検出器側面（縁部）のフォトレジスト５により電気的に隔離される。
ステップF:フォトレジストの第２の層７が金の層６の上および均一にメタライズされた面２の上に設けられる。
ステップG:除去が必要な金の領域、すなわちCdZnTe表面と接触していない金の領域８、に対応して、フォトレジストの第２の層７に開口８を作製する。上面に残留するフォトレジストの各領域は、CdZnTe基板と接触している金の対応する領域よりも大きいことに留意されるであろう。
ステップH:フォトレジストの第２の層７における開口を介し金腐食液を用いて不必要な金の領域８を腐食させて除去する。フォトレジストはこの腐食液に対し反応性をもたないので、フォトレジスト７の第２の層はCdZnTe表面と接触している金のパターン９を保護することになる。上面に残留しているフォトレジストの領域はCdZnTe基板と接触している金の対応する領域よりも大きいので、金とフォトレジスト３の第１の層との間の界面においても、CdZnTe基板への腐食液の到達が防止される。
ステップI:フォトレジストの第２の層７を除去して金接点９を露出させ、フォトレジストの第１の層３を除去して接点（複数）９の間のCdZnTe検出器の裸面10を露出させる。この段階で検出器の側面および検出器の下面のフォトレジスト層５も除去する。これにより、通常はやがて湿気を吸収し検出器の性能を低下させるハイドロスコピック（hydroscopic）材料であるフォトレジストは、CdZnTe検出器には残留しない。
ステップＦからＩを用いる以外の別の方法として、「リフトオフ」として知られる技法を用いてフォトレジスト３の第１の層を不要な金とともに除去してもよい。この場合、不要な金はフォトレジストの第２の層を必要とすることなく、かつ金腐食液を用いることなく除去される。そのフォトレジスト材料は、そのうちに湿気を吸収して検出器の作用を損なうだろうものであるが、どんなものでもよい。
この結果、上記の手順により最終的に得られるのは、下面２が金で均一に金属被覆され上面が所望のパターンにより金９で金属被覆されたCdZnTe検出器である。この方法により、どの段階においても金腐食液がCdZnTe表面と接触することがなくなる。最終的な金のパターン（画素パッド）９の間の領域10はこのようにしてまったく無傷に保たれ、金腐食液による影響を受けない。この結果、CdZnTeの表面は金の画素パッド９の間で1GΩ／スクエアを超える非常に高い抵抗率と、非常に低い表面漏れ電流とを保持する。上記のように、画像コントラスト解像度を悪化させることなく、投射するＸ線およびガンマ線から生成される信号の積分、待機または読出し時間を長くするためには、金の画素パッド９の間の抵抗率ができるだけ高いことが望ましい。上記の方法により、画素解像度を犠牲にすることなく画素間抵抗率を数十、数百または数線ＧΩ／スクエアとすることも可能である。実際に300GΩ／スクエアが計測されており、1TΩ／スクエアを超える値も達成可能である。
上述の方法により、間隔が５μｍで幅10μｍ（すなわち位置感度が15μｍ）と小さい金の画素パッド９を容易に得ることができ、その一方で非常に高い画素間抵抗率が保持される。
さらに、金の画素パッドの間にパッシベーション層を設けることもできる。不活性化によって、金で被覆されていない表面の酸化を防止することにより、常に安定した性能が確保される。また不活性化により画素間抵抗率が増大する。１つの問題は、CdZnTeとパッシベーション層の両立性である。本発明者は、窒化アルミニウムがCdZnTeにとって適切なパッシベーション材料であることを発見した。
図２は、半導体基板上において、金属接点の間のパッシベーション材料の層とともに放射検出器セルを形成するための位置に金属接点を形成する本発明による方法を示している。図１の方法に関するものと同様の想定がなされている。パッシベーション材料は窒化アルミニウムである。
ステップA:CdZnTe検出器基板１の一方の面（図１）を金２で均一に金属被覆する。
ステップB:窒化アルミニウム11をCdZnTe検出器１の裸面にスパッタする。
ステップC:フォトレジスト材料（フォトレジスト）12をパッシベーション層11の上に設ける。
ステップD:所望のパターンに従ってフォトレジストを除去するための適切なマスクを用いてフォトレジスト12に開口13を作製する。
ステップE:フォトレジストを検出器の側面14にも塗布し、それらを以後のステップから保護する。
ステップF:窒化アルミニウム腐食液を用いてパッシベーション層11に開口15を設けCdZnTe基板を露出させる。
ステップG:電気分解により金16を検出器側上面のフォトレジストおよび開口の上に均一にスパッタ、蒸着または付着させ、その結果、金の層16がフォトレジストを被覆するとともにフォトレジストの開口部においてCdZnTe表面と接触する。上方の金表面と均一にメタライズされた面２とは検出器の各側面のフォトレジスト14により電気的に隔離される。
ステップH:フォトレジストの第２の層17を金の層16の上および均一にメタライズされた面２の上に加える。
ステップI:開口18を、除去が必要な金の領域すなわちCdZnTe表面と接触していない18での金の領域に対応するフォトレジストの第２の層17に作製する。上面に残留するフォトレジストの各領域は、CdZnTe基板と接触している金の対応する領域よりも大きいことに留意されるであろう。
ステップJ:フォトレジストの第２の層17における開口18を通し金腐食液を用いて不必要な金の領域19を腐食させて取り除く。フォトレジストはこの腐食液に対し反応性を有さないので、フォトレジスト17の第２の層はCdZnTe表面と接触している金のパターン21を保護することになる。上面に残留しているフォトレジストの領域はCdZnTe基板と接触している金の対応する領域よりも大きいので、金とフォトレジスト12の第１の層との間の界面においてさえも、CdZnTe基板への腐食液の到達が防止される。
ステップK:フォトレジストの第２の層17を除去して金接点21を露出させ、フォトレジストの第１の層12を除去して接点21の間の区域20におけるパッシベーション層11を露出させる。この段階で検出器の側面および検出器の下面のフォトレジスト層も除去される。これにより、通常やがて湿気を吸収し検出器の性能を低下させるハイドロスコピックな材料であるフォトレジストはCdZnTe検出器には残留しない。
この場合も、どの段階においても金腐食液、さらに実際には窒化アルミニウム腐食液も、金の画素接点21の間の区域20またはCdZnTe検出器の縁部および側部と接触することがない。結果として、上記手順の間、金接点21の間の20における基板の表面は無傷に保たれ、ＧΩ／スクエア、数十、数百または数千ＧΩ／スクエアのオーダーの非常に高い抵抗率が保持される。窒化アルミニウムのパッシベーション層は金属接点21の間の領域20を覆って、対応する区域を酸化から保護する（常に安定性をもたらす）とともに接点間抵抗率を増大させる。
本発明の範囲を逸脱することなく上記手順の変型を適用することができる。例えば（開口15が設けられた後）金のスパッタリングの前にフォトレジストの第１の層12を除去してもよい。本発明のこの別の方法は図３に示されている。図３に示された方法では、ステップＡからＦは図２の方法のステップＡからＦに対応している。
ステップG:これはフォトレジストを上面から除去して22におけるパッシベーション層を露出させる付加的なステップである。
ステップH:これは、ステップＨでは金が22におけるパッシベーション層および23における開口（図3Gを参照）の上に加えられることを除いて図２のステップＧと全体的に対応している。
ステップＩからL:これらは、フォトレジスト12の層がない点を除いて、全体的に図２のステップＨからＫとそれぞれ対応している。
図３の方法の結果、図2Kと図3Lとを比較すれば分かるように、結果的に得られる画素パッドは図２の方法によるものよりも平坦になる（すなわちより低い断面を有する）。
図４、５および６を用いて、検出器基板の上面における実現可能な画素接点パターンを説明する。図４には、正方形の画素接点パッドの配列が示されている。図５には円形の画素パッドの配列が示されている。正方形ではなく円形の画素パッドを使用すると、隣接するパッドの間の抵抗性材料の量が増加することによりパッドの間の表面抵抗が増大する。図６はずらされた（ハチの巣状の）画素パッドの配列を示している。ここでも、これにより隣接するパッドの間の抵抗性材料の表面積が増加することによりパッドの間の抵抗がさらに増大する。
画素検出器セルの配列を形成するための接点のある配列を供給するのに代えて、他の接点の構成、例えばストリップ状の検出器セルを形成するための接点ストリップを同じ方法により得られることは了解されるであろう。
接点のための金の使用が言及して来たが、金は所望の接点構成を形成するとともにCdZnTeに対する（例えばアルミニウムよりも）良好な接触を与えるため容易に腐食させることができるので有利な材料であり、上に示した手順は適切な腐食液と組み合わせることによりどのような種類の金属接点（例えば白金）にも適用可能であることが明らかである。
上記のように、金接点９（図１）、21（図２）または31（図３）の最上部の長手方向の寸法（幅）は金−基板界面の寸法よりも大きいことに留意すべきである。これは基板表面までの開口と、余分な金を腐食により除去する際に腐食液がフォトレジストの第１の層（またはパッシベーション層）と開口内の金との間の界面に浸透しないように、接点を形成するための部分の上に残されたフォトレジストとの相対的寸法に起因している。
上述の方法の１つに従った方法により作製された放射検出器、そのそれぞれの検出器セルのための個々の接点（例えば画素パッド）は、電荷を蓄積するためのそれぞれの回路に（例えば、インジウムまたは導電性重合体材料の球を用いたバンプ接着、片方向に導電性の材料を用いた接着、または他の導電性接着層技法により）「フリップチップ」接続されているのであるが、その放射検出器を、連続した放射線ヒットからの電荷を蓄積するための回路を有する読出しチップに接続することにより、放射線撮像素子を構成することができる。
このように、本発明は、金属接点の間で実現可能な最大限の電気抵抗率による分離が行なわれる所望のパターンにより片面がメタライズされた放射検出器（例えばCdZnTe基板をベースとしたもの）を得る方法を教示している。コントラスト解像度を改善するとともに基板表面上の隣接する金属接点の間の信号漏出を除くには金属接点の間の抵抗率が高いことが望ましい。これは読出しチップにより、長い電荷蓄積時間および長い待機／読出し時間が採用される場合に特に当てはまる。このような蓄積および待機／読出し時間は、本発明に従って製造された放射検出器を用いた撮像素子の例において例えば１ミリ秒を超えることも可能である。このような撮像素子の用途は、例えば本明細書に引用により組込まれる本出願人の国際特許出願PCT EP95/02056に記述されているようなＸ線、ガンマ線およびベータ線による撮像である。
本発明の特定の実施例を例示として述べてきたが、それらに対する追加、変型および代替例を構成しうることは了解されよう。
【図１Ａ】
0003540325.tif 000002
【図１Ｂ】
0003540325.tif 000003
【図１Ｃ】
0003540325.tif 000004
【図１Ｇ】
0003540325.tif 000005
【図１Ｄ】
0003540325.tif 000006
【図１Ｅ】
0003540325.tif 000007
【図１Ｆ】
0003540325.tif 000008
【図１Ｈ】
0003540325.tif 000009
【図１Ｉ】
0003540325.tif 000010
【図２Ａ】
0003540325.tif 000011
【図２Ｉ】
0003540325.tif 000012
【図２Ｊ】
0003540325.tif 000013
【図２Ｋ】
0003540325.tif 000014
【図３Ａ】
0003540325.tif 000015
【図２Ｂ】
0003540325.tif 000016
【図２Ｃ】
0003540325.tif 000017
【図２Ｄ】
0003540325.tif 000018
【図２Ｅ】
0003540325.tif 000019
【図２Ｆ】
0003540325.tif 000020
【図２Ｇ】
0003540325.tif 000021
【図２Ｈ】
0003540325.tif 000022
【図３Ｄ】
0003540325.tif 000023
【図４】
0003540325.tif 000024
【図３Ｂ】
0003540325.tif 000025
【図３Ｃ】
0003540325.tif 000026
【図３Ｅ】
0003540325.tif 000027
【図３Ｆ】
0003540325.tif 000028
【図３Ｇ】
0003540325.tif 000029
【図３Ｈ】
0003540325.tif 000030
【図３Ｉ】
0003540325.tif 000031
【図５】
0003540325.tif 000032
【図３Ｊ】
0003540325.tif 000033
【図３Ｋ】
0003540325.tif 000034
【図３Ｌ】
0003540325.tif 000035
【図６】
0003540325.tif 000036