(57)【特許請求の範囲】
【請求項１】
Ｓｉウェーハ表面に半導体薄膜をエピタキシャル成長する前に行うＳｉウェーハの前処理方法であって、
前記半導体薄膜のエピタキシャル成長は、Ｓｉ又はＳｉＧｅのエピタキシャル成長であり、
前記Ｓｉウェーハをフッ酸溶液で洗浄するウェット洗浄によりエピタキシャル成長後の輝点数増加を少なくする工程を有し、前記フッ酸溶液は、フッ酸濃度が０．０５％から０．３％までの間であり、
ＳＣ１洗浄後１日以内の前記Ｓｉウェーハをフッ酸溶液で洗浄する時間は、予め熱酸化膜を１ｎｍエッチングする処理時間を求めておき、この時間洗浄することを特徴とするＳｉウェーハの前処理方法。
【請求項２】
請求項１に記載のＳｉウェーハの前処理方法において、
前記フッ酸溶液は、フッ酸濃度が０．１％から０．１５％までの間であることを特徴とするＳｉウェーハの前処理方法。
【請求項３】
請求項１又は２に記載のＳｉウェーハの前処理方法において、
前記半導体薄膜のエピタキシャル成長は、ＳｉＨ４ 、Ｓｉ２ Ｈ６ 又はＤＣＳを原料ガスとしたＳｉのエピタキシャル成長であることを特徴とするＳｉウェーハの前処理方法。
【請求項４】
請求項３に記載のＳｉウェーハの前処理方法において、
前記半導体薄膜のエピタキシャル成長は、
ＳｉＨ４ を原料ガスとしたＳｉのエピタキシャル成長は成膜温度９００℃付近で行われ、  Ｓｉ２ Ｈ６ を原料ガスとしたＳｉのエピタキシャル成長は９００℃以下の温度で行われ、  ＤＣＳを原料ガスとしたＳｉのエピタキシャル成長は成膜温度１０００℃付近で行われる低温エピタキシャル成長であることを特徴とするＳｉウェーハの前処理方法。
【請求項５】
請求項１又は２に記載のＳｉウェーハの前処理方法において、
前記半導体薄膜のエピタキシャル成長は、ＳｉＨ４ 、Ｓｉ２ Ｈ６ 又はＤＣＳと、ＧｅＨ４ 又はＧｅ２ Ｈ６ とを原料ガスとしたＳｉＧｅのエピタキシャル成長であることを特徴とするＳｉウェーハの前処理方法。
【請求項６】
請求項５に記載のＳｉウェーハの前処理方法において、
前記半導体薄膜のエピタキシャル成長は、
ＳｉＨ４ とＧｅＨ４ とを原料ガスとしたＳｉＧｅのエピタキシャル成長は成膜温度４００℃から８００℃付近で行われる低温エピタキシャル成長であることを特徴とするＳｉウェーハの前処理方法。
【請求項７】
Ｓｉウェーハ表面に半導体薄膜がエピタキシャル成長された半導体ウェーハであって、
請求項１から６のいずれかに記載のＳｉウェーハの前処理方法により、前記Ｓｉウェーハの前処理を行った後に前記エピタキシャル成長が行われたことを特徴とする半導体ウェーハ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｓｉ（シリコン）ウェーハ表面にＳｉやＳｉＧｅ（シリコンゲルマニウム）等の半導体薄膜をエピタキシャル成長する前に行うＳｉウェーハの前処理方法及び半導体ウェーハに関する。
【０００２】
【従来の技術】
半導体デバイスの製造プロセスでは、Ｓｉウェーハ上にＳｉやＳｉＧｅ等の半導体薄膜をエピタキシャル成長する場合があるが、通常、Ｓｉウェーハ表面には、自然酸化膜が形成されるため、成長前にこの膜を除去する必要がある。例えば、エピタキシャル成長する前に、１１００℃以上で水素ベークを行うことにより、特に前処理無しで自然酸化膜を除去している。
【０００３】
近年、高温プロセスの際に生じるドーパントのプロファイル変化やＳｉＧｅにおけるＧｅ濃度プロファイルの変化を防ぐために、１０５０℃以下で全てのプロセスを行う低温プロセスが要望されている。このため、低温プロセスにおいて自然酸化膜を除去するには、上述した高温の水素ベークを行えないため、従来、フッ酸系エッチャントによるウェット洗浄又はドライ洗浄による前処理が行われている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の前処理技術では、以下のような課題が残されている。すなわち、上記ウェット洗浄は、フッ酸溶液による前処理方法であり、装置費用が比較的安価で、メンテナンスが容易である特徴があるが、エピタキシャル成長後に表面に輝点（表面で観察されるパーティクル及び欠陥）が多く発生することが知られている。
また、上記ドライ洗浄は、フッ酸プラズマ、無水フッ酸ガス又はフッ酸蒸気等を用いる前処理方法であり、輝点発生の点でウェット洗浄よりも優れていることが知られているが、装置費用が高く、腐食の問題などによりメンテナンスが難しいという不都合があった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、エピタキシャル成長前処理において、ウェット洗浄により輝点数増加を少なくすることができるＳｉウェーハの前処理方法及び半導体ウェーハを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明者らは、ウェット洗浄による前処理技術について研究を行った結果、従来、一般に採用されているフッ酸溶液のフッ酸濃度が１〜数％以上であるのに対し、この濃度範囲とは異なる別の濃度範囲でエピタキシャル成長後の輝点数が大幅に低下する領域があることを見出すことができた。
【０００７】
したがって、本発明は、この知見に基づいた技術であり、前記課題を解決するために以下の構成を採用した。すなわち、本発明のＳｉウェーハの前処理方法は、Ｓｉウェーハ表面に半導体薄膜をエピタキシャル成長する前に行うＳｉウェーハの前処理方法であって、ＳＣ１洗浄後１日以内の前記Ｓｉウェーハをフッ酸溶液で洗浄するウェット洗浄によりエピタキシャル成長後の輝点数増加を少なくする工程を有し、前記フッ酸溶液は、フッ酸濃度が０．０５％から０．３％までの間であることを特徴とする。
【０００８】
このＳｉウェーハの前処理方法では、フッ酸溶液のフッ酸濃度が０．０５％から０．３％までの間であるので、後述するように、例えば１５０ｍｍφウェーハにおいて０．２μｍ以上の大きさの輝点数をデバイス作成上要望される１００以下にすることができる。
【０００９】
また、本発明のＳｉウェーハの前処理方法は、前記フッ酸溶液のフッ酸濃度が０．１％から０．１５％までの間であることが好ましい。すなわち、フッ酸濃度を０．１％から０．１５％までの間にすると、後述するように、例えば１５０ｍｍφウェーハにおいて０．２μｍ以上の大きさの輝点数をさらに３０以下にすることができる。
【００１０】
また、本発明のＳｉウェーハの前処理方法は、前記半導体薄膜のエピタキシャル成長が、ＳｉＨ４、Ｓｉ２Ｈ６又はＤＣＳ（ジクロルシラン）を原料ガスとしたＳｉのエピタキシャル成長であるときに好適である。すなわち、ＳｉＨ４を原料ガスとしたＳｉのエピタキシャル成長は成膜温度９００℃付近で行われ、Ｓｉ２Ｈ６を原料ガスとしたＳｉのエピタキシャル成長は９００℃以下の温度で行われ、ＤＣＳを原料ガスとしたＳｉのエピタキシャル成長は成膜温度１０００℃付近で行われる低温エピタキシャル成長であって、これらの成長プロセスの前に、高温水素ベークを行うことができなくても、本発明のＳｉウェーハの前処理方法によれば、輝点数が少ないエピタキシャル成長が可能である。
【００１１】
また、本発明のＳｉウェーハの前処理方法は、前記半導体薄膜のエピタキシャル成長が、ＳｉＨ４ 、Ｓｉ２ Ｈ６ 又はＤＣＳと、ＧｅＨ４ 又はＧｅ２ Ｈ６ とを原料ガスとしたＳｉＧｅのエピタキシャル成長であるときに好適である。すなわち、ＳｉＨ４ とＧｅＨ４ とを原料ガスとしたＳｉＧｅのエピタキシャル成長は成膜温度４００℃から８００℃付近で行われる低温エピタキシャル成長であって、特にＳｉＧｅエピタキシャル成長は低温化が要求されるため、高温水素ベークを行うことができなくても、本発明のＳｉウェーハの前処理方法によれば、輝点数が少ないエピタキシャル成長が可能である。
また、前記Ｓｉウェーハをフッ酸溶液で洗浄する時間は、予め熱酸化膜を１ｎｍエッチングする処理時間を求めておき、この時間洗浄することができる。
【００１２】
本発明の半導体ウェーハは、Ｓｉウェーハ表面に半導体薄膜がエピタキシャル成長された半導体ウェーハであって、上記本発明のＳｉウェーハの前処理方法により前記Ｓｉウェーハの前処理を行った後に前記エピタキシャル成長が行われたことを特徴とする。
この半導体ウェーハでは、上記本発明のＳｉウェーハの前処理方法によりＳｉウェーハの前処理を行った後にエピタキシャル成長が行われたので、輝点数が少なく良質なエピタキシャル層を有することができる。
【００１３】
【発明の実施の形態】
以下、本発明に係るＳｉウェーハの前処理方法及び半導体ウェーハの一実施形態を、図１及び図２を参照しながら説明する。
【００１４】
本実施形態は、図１に示すように、Ｓｉ（００１）ウェーハＷ０上にＳｉのエピタキシャル層ＥＰをエピタキシャル成長してウェーハＷ１を得るための前処理方法であって、まず、予め濃度５０％のフッ酸と純水とを用いてフッ酸濃度が０．０５％から０．３％までの間のフッ酸溶液を作製しておく。
次に、ＳＣ１洗浄後１日以内のＳｉウェーハを上記フッ酸溶液に所定時間浸して、自然酸化膜を除去する前処理を行う。なお、このときの処理時間は、長時間溶液中に必要以上に浸されることを防ぐために、予め熱酸化膜を１ｎｍエッチングする処理時間を求めておき、この時間を本実施形態の処理時間とした。すなわち、自然酸化膜は、通常約０．５〜１ｎｍの厚さ形成されているため、自然酸化膜よりもエッチングレイトのやや遅い熱酸化膜で求めた処理時間で処理すれば、確実にかつ必要以上の時間をかけずに自然酸化膜を除去できるからである。
【００１５】
このように前処理されたＳｉウェーハ上に、ＬＰ−ＣＶＤ（減圧ＣＶＤ）炉を用いてＳｉエピタキシャル膜を成膜する。なお、本実施形態の成膜においては、９００℃の水素雰囲気中でベークした後に、原料ガスとしてＳｉＨ４を用いて成膜温度９００℃で１６０ｎｍ成膜した。
【００１６】
上記エピタキシャル成長されたウェーハ（半導体ウェーハ）表面における輝点（パーティクル及び欠陥）の数を測定したところ、１５０ｎｍφウェーハにおいて１００以下とすることができた。なお、この輝点は、０．２μｍ以上の大きさの輝点をパーティクルカウンターでカウントした数である。
さらに、上記と同様の方法により、フッ酸溶液のフッ酸濃度を０．１％から０．１５％までの間に設定して前処理をした場合、エピタキシャル成長されたウェーハ表面における輝点の数を同様に測定したところ、３０以下となり、より輝点を低減することができた。
【００１７】
上記と同様の方法により、フッ酸溶液のフッ酸濃度だけを変えて輝点数の測定を行った結果を、図２に示す。この図からわかるように、フッ酸濃度が０．０５％から０．３％までの間で輝点数が１００以下になると共に、フッ酸濃度が０．１％から０．１５％までの間で輝点数が３０以下になることがわかる。そして、フッ酸濃度を０．１２５％に設定して前処理を行った場合、輝点数は１０となり最低となっていることがわかる。
【００１８】
このように、輝点が一定のフッ酸濃度範囲で大幅に低下するのは、以下の理由に基づくものと考えられる。すなわち、エピタキシャル成長されたウェーハ表面での輝点の原因になるパーティクルや汚染物質は、フッ酸溶液中の拡散や、溶液層内の流れに運ばれることにより、自然酸化膜が除去された後のベアウェーハ表面に付着する。したがって、フッ酸を０．０５％未満しか含まないフッ酸溶液による前処理では、自然酸化膜を確実に除去することを意図してオーバーエッチするため、ベアウェーハ表面がフッ酸溶液中に浸される時間が長くなることによると考えられる。
【００１９】
一方、パーティクルや汚染物質のゼータ電位とベアウェーハ表面のゼータ電位との差は、フッ酸濃度が高いほど大きくなるため、フッ酸を０．３％を越えるフッ酸溶液中ではパーティクル等がウェーハ表面に吸着し易い条件となってしまうためと考えられる。
【００２０】
なお、他の実施形態として、ＳｉＧｅのエピタキシャル成長を行う場合についても以下に説明する。
【００２１】
上記実施形態と同様に、フッ酸濃度を０．０５％、０．１２５％及び０．２５％の３種類でフッ酸溶液を作製し、これらの溶液でＳｉウェーハを同様に前処理した後、ＳｉＧｅをＬＰ−ＣＶＤ法によりＳｉＨ４とＧｅＨ４とを用いてエピタキシャル成長した。このときのウェーハ表面の輝点を、上記と同様にパーティクルカウンターでカウントしたところ、図２に示すように、上記のＳｉエピタキシャル成長と同様に、輝点数がそれぞれ１００以下であると共に、０．１２５％で輝点数が９となり、最も少なかった。
【００２２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、ＳｉＨ４を原料ガスとしたＳｉのエピタキシャル成長を行う場合の前処理に適用したが、Ｓｉ２Ｈ６又はＤＣＳを原料ガスとしたＳｉのエピタキシャル成長を行う場合の前処理に採用しても構わない。なお、この場合は、成膜温度はそれぞれ９００℃以下、１０００℃付近に設定される。
【００２３】
また、上記フッ酸溶液には、純水の他に、塩酸、イソプロピルアルコールや界面活性剤等が含まれていても、フッ酸濃度が上記範囲内であれば同様の効果が認められる。
さらに、エピタキシャル成長されるＳｉウェーハは、表面にＢ（ボロン）等が選択的にドーピングされたものでも構わず、半導体デバイスの他の製造プロセスにおける途中段階でのウェーハでも構わない。
【００２４】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のＳｉウェーハの前処理方法及び半導体ウェーハによれば、エピタキシャル成長前のフッ酸溶液による洗浄において、フッ酸溶液のフッ酸濃度が０．０５％から０．３％までの間（好ましくは、０．１％から０．１５％までの間）であるので、エピタキシャル成長後の輝点数を大幅に低減することができ、良好なエピタキシャル層を有するウェーハが得られる。また、ウェット洗浄の装置を用いることができるので、メンテナンスが容易であると共に低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るＳｉウェーハの前処理方法及び半導体ウェーハの一実施形態において、エピタキシャル成長したウェーハを示す拡大断面図である。
【図２】本発明に係るＳｉウェーハの前処理方法及び半導体ウェーハの一実施形態において、フッ酸濃度に対する輝点数を示すグラフである。
【符号の説明】
ＥＰ  エピタキシャル層
Ｗ０  Ｓｉウェーハ
Ｗ１  エピタキシャル成長したウェーハ（半導体ウェーハ）
【図１】
0003578063.tif 000002
【図２】
0003578063.tif 000003