(57)【特許請求の範囲】
【請求項１】
誘電体層を積層して六面体形状に形成された誘電体素体と、
この六面体形状の誘電体素体の４つの側面の内の２つの側面に向かって引き出される一つの引出部を各々有し且つ、誘電体素体内に誘電体層を介して隔てられた形で同一面内に１枚ずつ、それぞれ配置される複数の内部電極と、
誘電体素体の前記２つの側面にそれぞれ３つ以上存在するように誘電体素体外にそれぞれ配置され且つ、引出部を介して複数の内部電極の何れかにそれぞれ接続される複数の端子電極と、
を有し、
誘電体素体の同一の側面内で隣り合う端子電極同士が互いに異なる極性になるように、同一の側面内の３つ以上の端子電極が内部電極にそれぞれ接続され、
これら内部電極及び端子電極が複数の回路に対応してそれぞれ複数組設けられて電源回路の電圧の変動を低減したことを特徴とする積層型電子回路部品。
【請求項２】
六面体形状の誘電体素体の４つの側面の内の２つの側面にそれぞれ４つの端子電極が配置され、
同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されたことを特徴とする請求項１記載の積層型電子回路部品。
【請求項３】
誘電体層を積層して六面体形状に形成された誘電体素体と、
誘電体素体の何れかの側面に向かって引き出される一つの引出部を各々有し且つ、誘電体素体内に誘電体層を介して隔てられた形で同一面内に１枚ずつ、それぞれ配置される複数の内部電極と、
六面体形状の誘電体素体の４つの側面の内の相互に対向する２つの側面にそれぞれ３つ以上存在すると共に残りの２つの側面にそれぞれ２つ存在するように誘電体素体外にそれぞれ配置され且つ、引出部を介して複数の内部電極の何れかにそれぞれ接続される複数の端子電極と、
を有し、
誘電体素体の同一の側面内で隣り合う端子電極同士が互いに異なる極性になるように、同一の側面内の端子電極が内部電極にそれぞれ接続され、
これら内部電極及び端子電極が複数の回路に対応してそれぞれ複数組設けられて電源回路の電圧の変動を低減したことを特徴とする積層型電子回路部品。
【請求項４】
端子電極がそれぞれ３つ以上存在する相互に対向する２つの側面の端子電極を４つとし、同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されたことを特徴とする請求項３記載の積層型電子回路部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を低減しつつ等価直列抵抗（ＥＳＲ）が極端に小さくなることを防止した積層型電子回路部品に係り、特に多端子型積層コンデンサに好適なものである。
【０００２】
【従来の技術】
従来より、電子部品の一種としてのコンデンサが幅広く用いられており、ＬＳＩの電源回路においても、積層セラミックチップコンデンサが用いられている。
一方、図１０に示すコンデンサの配置されたＣＰＵ等のＬＳＩの電源回路では、ＬＳＩの動作時において、図１１に示すように急激な電流変動が発生することがあり、この電流変動に伴って配線のＬ、Ｒ及びコンデンサのＥＳＬ、ＥＳＲにより電源回路の電圧が大幅に変動（矢印Ａで示す）して、ＬＳＩの動作に支障を来す場合がある。尚、図１０において、Ｃはコンデンサの静電容量を表し、ＥＳＬはコンデンサ内の等価直列インダクタンスを表し、ＥＳＲは等価直列抵抗を表す。
【０００３】
以上より、従来からＬＳＩの電源回路ではＥＳＬで表す等価直列インダクタンスが低いコンデンサを用いて急激な電流変動に伴う電圧変動を抑制し、電源回路の安定化対策を行ってきた。
特に、近年のＣＰＵは、動作の高速化に伴って動作周波数の高周波化及び高電流化が進んでいる為、より一層の低ＥＳＬ化が要求されている。この為、積層セラミックチップコンデンサの一例とされる多端子型のコンデンサにおいては、図１２の矢印Ｂ、Ｃで示す流れる電流の方向を隣り合う端子電極間で相互に逆方向になるように制御している。これにより磁束が相殺されてインダクタンスが低減されるのに伴って、コンデンサのより一層の低ＥＳＬ化を図っていた。
【０００４】
ここで、図１３及び図１４に示すこの従来の低ＥＳＬ化された多端子型のコンデンサを基にして、以下に従来のコンデンサを説明する。
図１３及び図１４に示すように、従来の低ＥＳＬ化された多端子型コンデンサ１１０の本体部分は、直方体形状の積層体１１２により構成されており、静電容量が積層体１１２を形成するセラミック素地によって得られるように、２つの内部電極１１４、１１６がセラミック素地を介して重なり合う構造とされている。
【０００５】
さらに、この内部電極１１４は、積層体１１２が有する４つの側面の内の相互に対向する２つの側面にそれぞれ２つづつ引き出される引出部１１４Ａを有し、また、内部電極１１６は、引出部１１４Ａが引き出されたのと同じ２つの側面にそれぞれ２つづつ引き出される引出部１１６Ａを有している。つまり、引出部１１４Ａ及び引出部１１６Ａはそれぞれ計４つづつ存在することになる。
そして、引出部１１４Ａと接続される端子電極１１８及び、引出部１１６Ａと接続される端子電極１２０が、これら２つの側面にそれぞれ設置されている。尚この際、図１３及び図１４に示すように、積層体１１２の側面において隣り合う端子電極１１８、１２０の極性が交互に逆となるように、引出部１１４Ａ、１１６Ａが配置されている。
【０００６】
従って、隣り合う引出部１１４Ａ、１１６Ａの極性が異なることから、端子電極１１８、１２０から流れ込む高周波電流によって発生する磁束が、これら隣り合う引出部１１４Ａ、１１６Ａ同士で互いに打ち消し合わされて、ＥＳＬが低減されるようになっている。
尚、これらの多端子型積層コンデンサに関する技術を開示した公報として、特開平９−１７６９３号公報や米国特許公報ＵＳＰ５８８０９２５号等が知られている。
【０００７】
【発明が解決しようとする課題】
一方、電源回路の安定化はコンデンサのＥＳＲで表す等価直列抵抗にも大きく依存するが、従来の低ＥＳＬ化されたコンデンサにおいては、上記のように引出部１１４Ａ、１１６Ａがそれぞれ複数づつ存在するのに伴って、引出部１１４Ａ、１１６Ａの電気抵抗は小さくなり、結果としてＥＳＲが極端に小さくなることから、このようなコンデンサを用いた電源回路は安定性に欠けていた。
つまり、従来の低ＥＳＬ化されたコンデンサは、ＥＳＲが極端に小さい為に、周辺回路のインダクタンスによって共振現象を招いたときに、大きく電圧が落ち込んだり、或いはリンギングなどの減衰振動を起こし易かった。
【０００８】
他方、電源回路用のコンデンサ等においては、回路が高集積化されるのに伴って、一つのコンデンサ内に、複数の回路に対応して例えば静電容量が異なる複数のコンデンサが組み込まれた構造のものが要求されるようになった。
本発明は上記事実を考慮し、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることを防止するだけでなく、複数のコンデンサが組み込まれた構造の積層型電子回路部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１による積層型電子回路部品は、誘電体層を積層して六面体形状に形成された誘電体素体と、
この六面体形状の誘電体素体の４つの側面の内の２つの側面に向かって引き出される一つの引出部を各々有し且つ、誘電体素体内に誘電体層を介して隔てられた形で同一面内に１枚ずつ、それぞれ配置される複数の内部電極と、
誘電体素体の前記２つの側面にそれぞれ３つ以上存在するように誘電体素体外にそれぞれ配置され且つ、引出部を介して複数の内部電極の何れかにそれぞれ接続される複数の端子電極と、
を有し、
誘電体素体の同一の側面内で隣り合う端子電極同士が互いに異なる極性になるように、同一の側面内の３つ以上の端子電極が内部電極にそれぞれ接続され、
これら内部電極及び端子電極が複数の回路に対応してそれぞれ複数組設けられて電源回路の電圧の変動を低減したことを特徴とする。
【００１０】
請求項１に係る積層型電子回路部品によれば、誘電体層を積層して六面体形状に形成された誘電体素体内に、誘電体層を介して隔てられた形で同一面内に１枚ずつとなるように、複数の内部電極がそれぞれ配置される。また、これら複数の内部電極は、誘電体素体の４つの側面の内の２つの側面に向かって引き出される一つの引出部を有していて、誘電体素体の同一の側面内にそれぞれ３つ以上存在するように誘電体素体外にそれぞれ配置される複数の端子電極の何れもがこの一つの引出部を介して一つの内部電極に接続されることで、複数の端子電極が複数存在する内部電極の何れかにそれぞれ接続されている。
一方、誘電体素体の同一の側面内の３つ以上の端子電極が、同一の側面内の隣り合う端子電極同士が互いに異なる極性になる形で、３枚以上の内部電極にそれぞれ接続されている。そして、本請求項に係る積層型電子回路部品への通電の際に、例えば複数の端子電極が交互に正負極に順次なって、引出部を介して端子電極とそれぞれ接続される複数の内部電極が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００１１】
つまり、本請求項では、一つの引出部が内部電極から誘電体素体の側面に向かって引き出される構成となっているので、隣り合って位置する引出部同士で正負の電流を相互に逆方向に流して磁束を相殺させ、積層型電子部品自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンスが低減される。
【００１２】
一方、静電容量が得られる内部電極の部分から引き出されて端子電極に接続される引出部を一つとすることにより、この一つの引出部に電流が集中して流れ、引出部における電気抵抗を増加させることが可能となる。このように引出部における電気抵抗が増加する結果、隣り合う引出部間で正負の電流を相互に逆方向に流して磁束を相殺する低ＥＳＬ化技術を採用しても、ＥＳＲが過小となることが防止される。
【００１３】
さらに、本請求項では、電源回路の電圧の変動が低減されるように、これら内部電極及び端子電極が複数の回路に対応してそれぞれ複数組設けられ、一つの積層型電子回路部品内に複数のコンデンサが組み込まれた形となっている。この為、積層型電子回路部品の数を減らすことで、製造コストが削減されると共に、回路が高集積化されるのに伴って要求される省スペース化が図られることになった。
【００１４】
請求項２に係る積層型電子回路部品によれば、請求項１の積層型電子回路部品と同様の構成の他に、六面体形状の誘電体素体の４つの側面の内の２つの側面にそれぞれ４つの端子電極が配置され、同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されるという構成を有している。
従って、４つの端子電極が、六面体形状の誘電体素体の４つの側面の内の２つの側面にそれぞれ設けられるので、これら側面の各端子電極が交互に正負となるように高周波電流を端子電極に流した場合、隣り合う引出部同士で正負の電流が相互に逆方向に流れて磁束を相殺させる効果が、これら側面で集中的に生じて、等価直列インダクタンスが一層低減される。
【００１５】
一方、本請求項でも請求項１と同様に一つの引出部に電流が集中して流れる形となって、引出部における電気抵抗が増大するので、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることが防止され、さらに、請求項１と同様に、製造コストが削減されると共に省スペース化が図られた。
【００１６】
請求項３に係る積層型電子回路部品は、誘電体層を積層して六面体形状に形成された誘電体素体と、誘電体素体の何れかの側面に向かって引き出される一つの引出部を各々有し且つ、誘電体素体内に誘電体層を介して隔てられた形で同一面内に１枚ずつ、それぞれ配置される複数の内部電極と、六面体形状の誘電体素体の４つの側面の内の相互に対向する２つの側面にそれぞれ３つ以上存在すると共に残りの２つの側面にそれぞれ２つ存在するように誘電体素体外にそれぞれ配置され且つ、引出部を介して複数の内部電極の何れかにそれぞれ接続される複数の端子電極と、を有し、誘電体素体の同一の側面内で隣り合う端子電極同士が互いに異なる極性になるように、同一の側面内の端子電極が内部電極にそれぞれ接続され、これら内部電極及び端子電極が複数の回路に対応してそれぞれ複数組設けられて電源回路の電圧の変動を低減したことを特徴とする。
従って、本請求項に係る積層型電子回路部品への通電の際に、請求項１と同様に複数の端子電極が交互に正負極に順次なって、引出部を介して端子電極とそれぞれ接続される複数の内部電極が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
また、上記のように端子電極が、六面体形状の誘電体素体の４つの側面にそれぞれ設けられるので、各側面の各端子電極が交互に正負となるように高周波電流を端子電極に流した場合、隣り合う引出部同士で正負の電流が相互に逆方向に流れて磁束を相殺させる効果が、４つの側面でそれぞれ生じて、等価直列インダクタンスが一層低減される。
【００１７】
一方、本請求項でも請求項１と同様に一つの引出部に電流が集中して流れる形となって、引出部における電気抵抗が増大するので、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることが防止され、さらに、請求項１と同様に、製造コストが削減されると共に省スペース化が図られた。
【００１８】
請求項４に係る積層型電子回路部品によれば、請求項３の積層型電子回路部品と同様の構成の他に、端子電極がそれぞれ３つ以上存在する相互に対向する２つの側面の端子電極を４つとし、同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されるという構成を有している。
従って、誘電体素体の同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されているので、隣り合う端子電極の極性が相互に異なるように電流が流されることで、引出部で発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、請求項１の等価直列インダクタンスを低減する効果が一層確実に生じるようになる。
【００１９】
【発明の実施の形態】
以下、本発明に係る積層型電子回路部品の実施の形態を図面に基づき説明する。
本発明の第１の実施の形態に係る積層型電子回路部品であるアレイ型の多端子型積層コンデンサ１０を図１から図４に示す。これらの図に示すように、誘電体層とされるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、多端子型積層コンデンサ１０が構成されている。
【００２０】
この誘電体素体１２内の所定の高さ位置には、面状の第１の内部電極１４が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた第１の内部電極１４の下方には、同じく面状の第２の内部電極１６が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第２の内部電極１６の下方には、同じく面状の第３の内部電極１８が配置され、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第３の内部電極１８の下方には、同じく面状の第４の内部電極２０が配置されている。
【００２１】
さらに、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第４の内部電極４０の下方には、同じく面状の第５の内部電極２２が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた第５の内部電極２２の下方には、同じく面状の第６の内部電極２４が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第６の内部電極２４の下方には、同じく面状の第７の内部電極２６が配置され、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第７の内部電極２６の下方には、同じく面状の第８の内部電極２８が配置されている。
【００２２】
この為、これら第１の内部電極１４から第８の内部電極２８までが誘電体素体１２内においてセラミック層１２Ａを介して隔てられつつ相互に対向して配置されることになる。そして、これら第１の内部電極１４から第８の内部電極２８までの中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、第１の内部電極１４から第８の内部電極２８までの縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。
【００２３】
さらに、図４に示すように、第１の内部電極１４の手前側の端部から左方向に向かって電極が１箇所引き出されることで、第１の内部電極１４に１つの引出部１４Ａが形成されている。また、第２の内部電極１６の手前側寄りの部分から左方向に向かって電極が１箇所引き出されることで、第２の内部電極１６に１つの引出部１６Ａが形成されている。
一方、第３の内部電極１８の奥側寄りの部分から左方向に向かって電極が１箇所引き出されることで、第３の内部電極１８に１つの引出部１８Ａが形成されている。また、第４の内部電極２０の奥側の端部から左方向に向かって電極が１箇所引き出されることで、第４の内部電極２０に１つの引出部２０Ａが形成されている。
【００２４】
そして、第５の内部電極２２の奥側の端部から右方向に向かって電極が１箇所引き出されることで、第５の内部電極２２に１つの引出部２２Ａが形成されている。また、第６の内部電極２４の奥側寄りの部分から右方向に向かって電極が１箇所引き出されることで、第６の内部電極２４に１つの引出部２４Ａが形成されている。
他方、第７の内部電極２６の手前側寄りの部分から右方向に向かって電極が１箇所引き出されることで、第７の内部電極２６に１つの引出部２６Ａが形成されている。また、第８の内部電極２８の手前側の端部から右方向に向かって電極が１箇所引き出されることで、第８の内部電極２８に１つの引出部２８Ａが形成されている。
以上より、引出部１４Ａ〜２８Ａまでの計８ヵ所の引出部分が相互に重ならない位置で内部電極１４〜２８からそれぞれ引き出されている。
【００２５】
さらに、端子電極が側面に配置された従来の多端子型積層コンデンサ１１０と同じく、図１から図４に示すように、内部電極１４の引出部１４Ａに接続される第１の端子電極３１、内部電極１６の引出部１６Ａに接続される第２の端子電極３２、内部電極１８の引出部１８Ａに接続される第３の端子電極３３及び、内部電極２０の引出部２０Ａに接続される第４の端子電極３４が、誘電体素体１２の左側の側面１２Ｂにそれぞれ配置されている。
【００２６】
つまり、第１の内部電極１４の引出部１４Ａから第４の内部電極２０の引出部２０Ａまでがこれら内部電極の図４の左側で相互に重ならずに位置しているので、これら引出部１４Ａ〜２０Ａを介して、隣り合う端子電極同士が相互に異なる内部電極１４〜２０に順次接続される形で、これら端子電極３１〜３４が誘電体素体１２の左側の側面１２Ｂに配置されて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。
【００２７】
また、端子電極が側面に配置された従来の多端子型積層コンデンサ１１０と同じく、図１から図４に示すように、内部電極２２の引出部２２Ａに接続される第５の端子電極３５、内部電極２４の引出部２４Ａに接続される第６の端子電極３６、内部電極２６の引出部２６Ａに接続される第７の端子電極３７及び、内部電極２８の引出部２８Ａに接続される第８の端子電極３８が、誘電体素体１２の右側の側面１２Ｂにそれぞれ配置されている。
【００２８】
つまり、第５の内部電極２２の引出部２２Ａから第８の内部電極２８の引出部２８Ａまでがこれら内部電極の図４の右側で相互に重ならずに位置しているので、これら引出部２２Ａ〜２８Ａを介して、隣り合う端子電極同士が相互に異なる内部電極２２〜２８に順次接続される形で、これら端子電極３５〜３８が誘電体素体１２の右側の側面１２Ｂに配置されて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。
以上より、本実施の形態では、多端子型積層コンデンサ１０の左側の側面１２Ｂに端子電極３１〜３４がそれぞれ配置され、右側の側面１２Ｂに端子電極３５〜３８がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の２つの側面１２Ｂに端子電極３１〜３８がそれぞれ配置されることになる。
【００２９】
次に、本実施の形態に係る多端子型積層コンデンサ１０の製造について、図４に基づき説明する。
先ず、多端子型積層コンデンサ１０の製造に際しては、コンデンサとして機能する誘電体材料よりなる複数枚のセラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈを用意する。
【００３０】
この図４に示すように、それぞれ左方向に引き出される１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａを有した内部電極１４、１６、１８、２０を形成するために、セラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄの上面に、それぞれこれらの内部電極１４、１６、１８、２０に応じて電極形成部が配置されている。
さらに、それぞれ右方向に引き出される１箇所の引出部２２Ａ、２４Ａ、２６Ａ、２８Ａを有した内部電極２２、２４、２６、２８を形成するために、セラミックグリーンシート３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈの上面に、それぞれこれらの内部電極２２、２４、２６、２８に応じて電極形成部が配置されている。
【００３１】
尚、セラミックグリーンシート３０Ａ〜３０Ｈの上面に配置される電極形成部は、例えば導電ペーストが印刷又はスパッタされて設けられる。また、セラミックグリーンシート３０Ａ〜３０Ｄとセラミックグリーンシート３０Ｅ〜３０Ｈとの間で、必要とされる特性に合わせてシート厚等を相違させても良い。
【００３２】
そして、それぞれ平面形状を矩形としたセラミックグリーンシート３０Ａ〜３０Ｈをこの図の順序で積層し、内部電極１４の引出部１４Ａに接続される第１の端子電極３１、内部電極１６の引出部１６Ａに接続される第２の端子電極３２、内部電極１８の引出部１８Ａに接続される第３の端子電極３３、内部電極２０の引出部２０Ａに接続される第４の端子電極３４、内部電極２２の引出部２２Ａに接続される第５の端子電極３５、内部電極２４の引出部２４Ａに接続される第６の端子電極３６、内部電極２６の引出部２６Ａに接続される第７の端子電極３７及び、内部電極２８の引出部２８Ａに接続される第８の端子電極３８をこれら積層されたセラミックグリーンシートの周囲に配置する。
【００３３】
さらに、第１の内部電極１４の上面や端子電極３１〜３８間の部分をこれらセラミックグリーンシートと同一の材料で覆って、これらを一体焼成することにより、誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の左側の側面１２Ｂに端子電極３１〜３４が配置されると共に右側の側面１２Ｂに端子電極３５〜３８が配置された多端子型積層コンデンサ１０を得ることができる。
【００３４】
次に、本実施の形態に係る多端子型積層コンデンサ１０の作用を説明する。
セラミック等の誘電体層を積層して形成された誘電体素体１２内に、セラミック層１２Ａを介して隔てられつつ８枚の内部電極１４〜２８がそれぞれ配置される。また、これら８枚の内部電極１４〜２８は、誘電体素体１２の相互に対向する２つの側面１２Ｂに向かってそれぞれ引き出される引出部１４Ａ〜２８Ａを有していて、計８個の端子電極３１〜３８が誘電体素体１２外にそれぞれ配置されている。
【００３５】
これら引出部１４Ａ〜２８Ａの内の引出部１４Ａを介して内部電極１４に第１の端子電極３１が接続されており、引出部１６Ａを介して内部電極１６に第２の端子電極３２が接続されており、引出部１８Ａを介して内部電極１８に第３の端子電極３３が接続されており、引出部２０Ａを介して内部電極２０に第４の端子電極３４がそれぞれ接続されている。
そして、これら内部電極１４、１６、１８、２０及び端子電極３１、３２、３３、３４で一つのコンデンサを構成し、このコンデンサへの通電の際にこれら端子電極３１〜３４が交互に正負極に順次なって、引出部１４Ａ〜２０Ａを介して端子電極３１〜３４とそれぞれ接続される４枚の内部電極１４〜２０が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００３６】
また、引出部２２Ａを介して内部電極２２に第５の端子電極３５が接続されており、引出部２４Ａを介して内部電極２４に第６の端子電極３６が接続されており、引出部２６Ａを介して内部電極２６に第７の端子電極３７が接続されており、引出部２８Ａを介して内部電極２８に第８の端子電極３８が接続されている。
そして、これら内部電極２２、２４、２６、２８及び端子電極３５、３６、３７、３８でもう一つのコンデンサを構成し、このコンデンサへの通電の際にこれら端子電極３５〜３８が交互に正負極に順次なって、引出部２２Ａ〜２８Ａを介して端子電極３５〜３８とそれぞれ接続される４枚の内部電極２２〜２８が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００３７】
さらに、本実施の形態では、誘電体素体１２が六面体形状に形成され、この六面体形状の誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の２つの側面１２Ｂにそれぞれ４つづつの端子電極３１〜３８が配置されており、同一の側面１２Ｂ内に配置されたこれらの端子電極３１〜３４が順に相互に異なる内部電極１４〜２０に接続され、同じく同一の側面１２Ｂ内に配置されたこれらの端子電極３５〜３８が順に相互に異なる内部電極２２〜２８に接続される構造となっている。
従って、このような構造の多端子型積層コンデンサ１０において、端子電極３１〜３４及び端子電極３５〜３８の内の相互に隣り合う端子電極間の極性が相互に異なるように交互に正負となる高周波電流が、端子電極３１〜３４及び端子電極３５〜３８にそれぞれ流された場合、隣り合う引出部間において電流が相互に逆方向に流されるので、磁束を相殺させる効果がこれら側面１２Ｂで集中的に生じて、等価直列インダクタンスが低減される。
【００３８】
一方、静電容量が得られる内部電極１４〜２８の部分から引き出されて端子電極３１〜３８に接続される引出部１４Ａ〜２８Ａを一つづつとすることにより、この一つの引出部に電流が集中して流れ、引出部１４Ａ〜２８Ａにおける電気抵抗を増加させることが可能となる。そして、このように引出部１４Ａ〜２８Ａにおける電気抵抗が増加する結果として、隣り合う引出部間で正負の電流を相互に逆方向に流して磁束を相殺する低ＥＳＬ化技術を採用しても、ＥＳＲが過小となることが防止される。
【００３９】
さらに、本実施の形態では、前述のように一つの多端子型積層コンデンサ１０内に２つのコンデンサが実質的に組み込まれた形となっている為、多端子型積層コンデンサ１０の数を減らすことで、製造コストが削減されると共に、回路が高集積化されるのに伴って要求される省スペース化が図られることになった。
【００４０】
次に、本実施の形態に係る多端子型積層コンデンサ１０と他のコンデンサとの間での等価直列インダクタンス値及び等価直列抵抗値を比較する試験を行った結果を下記に示す。尚、ここで比較される他のコンデンサは、１枚の内部電極にそれぞれ４つの引出部を有することで、低ＥＳＬ化された多端子型積層コンデンサであって、本実施の形態の多端子型積層コンデンサ１０と同じく８枚の内部電極を有したものである。また、試験に用いた各コンデンサの静電容量は１μＦである。
【００４１】
この試験の結果、従来の低ＥＳＬ化された多端子型積層コンデンサの等価直列インダクタンスは１２６ｐＨであり、等価直列抵抗値は２．４ｍΩであった。これに対して、本実施の形態に係る多端子型積層コンデンサ１０の等価直列インダクタンスは１２３ｐＨであり、等価直列抵抗値は９．８ｍΩであった。
つまり、等価直列インダクタンスは相互にほぼ同一であるものの、本実施の形態の多端子型積層コンデンサ１０の等価直列抵抗値が従来の多端子型積層コンデンサに比較して４倍程度に大きくなっていた。
【００４２】
これは、図５（Ａ）に示す等価直列抵抗のモデルから従来のコンデンサの等価直列抵抗値がほぼＲ／８となるのに対して、図５（Ｂ）に示す等価直列抵抗のモデルから本実施の形態の多端子型積層コンデンサ１０の等価直列抵抗値がほぼＲ／２となるからと推定される。尚、この図５でＲは各引出部における電気抵抗を表す。
【００４３】
さらに、急激な電流変動に伴う電源回路の電圧変動を比較したものを図６に示す。つまり、図６（Ａ）に示す従来のコンデンサは大きな電圧変動を生じるのに対して、等価直列抵抗値が大きくなった結果として図６（Ｂ）に示す本実施の形態の多端子型積層コンデンサ１０の電圧変動は遙に小さくなり、電源回路の安定化が図られることなった。
【００４４】
次に、本実施の形態に係る多端子型積層コンデンサ１０の使用例を図７に基づき説明する。
図７に示すように、グランド端子ＧＮＤと所定の電位を有した端子Ｖとの間に、本実施の形態の多端子型積層コンデンサ１０がＬＳＩチップと並列で配置されている。但し、多端子型積層コンデンサ１０の図において左側に位置する端子電極３１〜３４及び、この端子電極３１〜３４と接続される内部電極１４〜２０が一つのコンデンサを構成し、多端子型積層コンデンサ１０の図において右側に位置する端子電極３５〜３８及び、この端子電極３５〜３８と接続されるこの内部電極２２〜２８がもう一つのコンデンサを構成しているので、実質的に２つのコンデンサが個々にＬＳＩチップと並列に接続される形となっている。
【００４５】
従って、多端子型積層コンデンサ１０の両側に配置される端子電極３１〜３４及び端子電極３５〜３８の内の相互に隣合った端子電極同士が、前述のように相互に逆の極性となるだけなく、用途に合わせて静電容量を相互に異ならせることで、一方を高周波用のコンデンサとすると共に、他方を低周波用のコンデンサとすることが可能となった。
【００４６】
次に、本発明に係る積層型電子回路部品の第２の実施の形態を図８及び図９に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
【００４７】
図９に示すように、第１の内部電極１４の手前側の端部から左方向に向かって電極が１箇所引き出されることで、第１の内部電極１４に１つの引出部１４Ｂが形成されている。また、第２の内部電極１６の奥側の端部から左方向に向かって電極が１箇所引き出されることで、第２の内部電極１６に１つの引出部１６Ｂが形成されている。一方、第３の内部電極１８の左側の端部から奥側方向に向かって電極が１箇所引き出されることで、第３の内部電極１８に１つの引出部１８Ｂが形成されている。また、第４の内部電極２０の右側の端部から奥側方向に向かって電極が１箇所引き出されることで、第４の内部電極２０に１つの引出部２０Ｂが形成されている。
【００４８】
そして、第５の内部電極２２の奥側の端部から右方向に向かって電極が１箇所引き出されることで、第５の内部電極２２に１つの引出部２２Ｂが形成されている。また、第６の内部電極２４の手前側の端部から右方向に向かって電極が１箇所引き出されることで、第６の内部電極２４に１つの引出部２４Ｂが形成されている。一方、第７の内部電極２６の右側の端部から手前方向に向かって電極が１箇所引き出されることで、第７の内部電極２６に１つの引出部２６Ｂが形成されている。また、第８の内部電極２８の左側の端部から手前方向に向かって電極が１箇所引き出されることで、第８の内部電極２８に１つの引出部２８Ｂが形成されている。
以上より、引出部１４Ｂ〜２８Ｂまでの計８ヵ所の引出部分が相互に重ならない位置で内部電極１４〜２８からそれぞれ引き出されている。
【００４９】
さらに、第１の実施の形態と異なって、内部電極１４、１８の引出部１４Ｂ、１８Ｂにそれぞれ別々に接続される２つの第１の端子電極４２及び、内部電極１６、２０の引出部１６Ｂ、２０Ｂにそれぞれ別々に接続される２つの第２の端子電極４４が、図８に示すように、誘電体素体１２の左側の側面１２Ｂ及び奥側の側面１２Ｃにそれぞれ配置されている。
また、内部電極２２、２６の引出部２２Ｂ、２６Ｂにそれぞれ別々に接続される２つの第３の端子電極４６及び、内部電極２４、２８の引出部２４Ｂ、２８Ｂにそれぞれ別々に接続される２つの第４の端子電極４８が、誘電体素体１２の右側の側面１２Ｂ及び手前側の側面１２Ｃにそれぞれ配置されている。
【００５０】
そして、同一側面に向かって引き出される引出部同士は第１の実施の形態と同様に相互に重ならずに位置している。この為、隣り合う端子電極４２、４４同士が、引出部１４Ｂ〜２０Ｂを介して相互に異なる内部電極１４、１６及び内部電極１８、２０に接続される形となり、また、隣り合う端子電極４６、４８同士が、引出部２２Ｂ〜２８Ｂを介して相互に異なる内部電極２２、２４及び内部電極２６、２８に接続される形となる。
【００５１】
以上より、本実施の形態では、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの全てに端子電極４２、４４、４６、４８がそれぞれ２個づつ配置されることになる。
従って、複数の端子電極４２、４４、４６、４８が、六面体形状の誘電体素体１２の４つの側面１２Ｂ、１２Ｃにそれぞれ設けられるので、各側面の各端子電極４２、４４、４６、４８が交互に正負となるように高周波電流を端子電極４２、４４、４６、４８に流した場合、隣り合う引出部同士で正負の電流が相互に逆方向に流れる。そして、正負の電流が相互に逆方向に流れて磁束を相殺させる効果が、４つの側面１２Ｂ、１２Ｃでそれぞれ生じて、等価直列インダクタンスが低減される。
【００５２】
一方、本実施の形態でも第１の実施の形態と同様にそれぞれ一つの引出部１４Ｂ〜２８Ｂに電流が集中して流れる形となって、引出部１４Ｂ〜２８Ｂにおける電気抵抗が増大するので、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることが防止され、さらに、第１の実施の形態と同様に、製造コストが削減されると共に省スペース化が図られた。
【００５３】
尚、本実施の形態に係る多端子型積層コンデンサ１０は、８枚の内部電極１４〜２８を有する構造とされているものの、２回路に対応するべく、実質的に４枚の内部電極１４〜２０間でそれぞれ静電容量を得る一つのコンデンサと、４枚の内部電極２２〜２８間でそれぞれ静電容量を得るもう一つのコンデンサとの２つのコンデンサから構成されている。但し、内部電極の枚数は４枚に限定されず、また全体の内部電極の枚数も８枚に限定されることなく、６枚、１０枚、１２枚、１４枚、１６枚としても良く、さらに多くの枚数としても良い。そして、このように多数の内部電極を有する構造とすれば、さらに多数の回路に対応できるようになる。
【００５４】
【発明の効果】
本発明によれば、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることを防止するだけでなく、複数のコンデンサが組み込まれた構造の積層型電子回路部品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の１−１矢視線断面に対応する図である。
【図２】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の２−２矢視線断面に対応する図である。
【図３】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図４】第１の実施の形態の多端子型積層コンデンサの製造工程において用いられる複数枚のセラミックグリーンシート及び電極形状を示す分解斜視図である。
【図５】等価直列抵抗のモデルを示す図であって、（Ａ）は従来のコンデンサの等価直列抵抗のモデルを示し、（Ｂ）は本実施の形態の多端子型積層コンデンサの等価直列抵抗のモデルを示す。
【図６】ＬＳＩの電源回路のモデルにおける電流と電圧の関係を表すグラフを示す図であって、（Ａ）は従来のコンデンサの電流と電圧の関係を表すグラフを示す図であり、（Ｂ）は本実施の形態の多端子型積層コンデンサの電流と電圧の関係を表すグラフを示す図である。
【図７】第１の実施の形態に係る多端子型積層コンデンサの使用状態を示す図である。
【図８】本発明の第２の実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図９】第２の実施の形態の多端子型積層コンデンサの製造工程において用いられる複数枚のセラミックグリーンシート及び電極形状を示す分解斜視図である。
【図１０】ＬＳＩの電源回路のモデルを表す回路図である。
【図１１】ＬＳＩの電源回路のモデルにおける電流と電圧の関係を表すグラフを示す図である。
【図１２】多端子型のコンデンサにおける電流の方向を示す図である。
【図１３】従来の多端子型積層コンデンサを示す斜視図である。
【図１４】従来の多端子型積層コンデンサの製造工程において用いられるセラミックグリーンシート及び電極形状を示す分解斜視図である。
【符号の説明】
１０      多端子型積層コンデンサ
１２      誘電体素体
１２Ａ    セラミック層
１４      第１の内部電極
１６      第２の内部電極
１８      第３の内部電極
２０      第４の内部電極
２２      第５の内部電極
２４      第６の内部電極
２６      第７の内部電極
２８      第８の内部電極
３１      第１の端子電極
３２      第２の端子電極
３３      第３の端子電極
３４      第４の端子電極
３５      第５の端子電極
３６      第６の端子電極
３７      第７の端子電極
３８      第８の端子電極
【図１】
0003563665.tif 000002
【図２】
0003563665.tif 000003
【図３】
0003563665.tif 000004
【図４】
0003563665.tif 000005
【図５】
0003563665.tif 000006
【図６】
0003563665.tif 000007
【図７】
0003563665.tif 000008
【図８】
0003563665.tif 000009
【図９】
0003563665.tif 000010
【図１０】
0003563665.tif 000011
【図１１】
0003563665.tif 000012
【図１２】
0003563665.tif 000013
【図１３】
0003563665.tif 000014
【図１４】
0003563665.tif 000015