(57)【特許請求の範囲】
【請求項１】
オーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子であって、
スクライブ面から所定距離内側の素子周辺表面部に上記半導体基板および光電変換部と同じ導電型のリング状領域を形成し、
上記リング状領域及び上記半導体基板と、上記オーバーフローバリアを成すエピタキシャル層との間に、上記半導体基板と上記リング状領域との間を完全空乏化する電圧を印加するようにしてなる
ことを特徴とする固体撮像素子
【請求項２】
リング状領域及び半導体基板には基板バイアス電位を、上記オーバーフローバリアを成すエピタキシャル層にはこれと同じ導電型のチャンネルストッパを介して接地電位を与えるようにしてなる
ことを特徴とする請求項１記載の固体撮像素子
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子、特にオーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子に関する。
【０００２】
【背景技術】
固体撮像素子として、受光部での余剰の電荷を基板側に排出するようにした、所謂縦型オーバーフロードレイン方式の固体撮像素子が知られており、基板側への電荷の流れに対しての障壁となるオーバーフローバリアは従来においては高エネルギーのイオン注入により基板表面から深いところに形成するようにしていた。
【０００３】
しかし、イオン注入によれば、オーバーフローバリアを最大でも５μｍ程度の深さのところにしかできず、オーバーフローバリアの形成位置の深さを深くすることに限界がある。
【０００４】
一方、固体撮像素子として可視光のみならず近赤外線に対しても感度を有するものの要求があるが、そのような固体撮像素子はオーバーフローバリアの深さをより深くする必要があり、イオン注入による形成方法によっては必要な深さにすることが不可能乃至困難である。そこで、エピタキシャル層によりオーバーフローバリアを形成することにより、バリアの深さを任意の深さにすることが試みられた。
【０００５】
【発明が解決しようとする課題】
ところが、そのような固体撮像素子には、図３に示すように、ウェハをスクライブによりチップ化したときスクライブ面にエピタキシャル層によるＰＮ接合が露出し、半導体基板・接地間でのリーク電流が生じるという新たな問題が生じた。
【０００６】
図３において、１はＮ型半導体基板、２はエピタキシャル層からなるＰ型オーバーフローバリア、３はＰ＋  型チャンネルストッパ、４はＮ型半導体領域の周辺部分、５はスクライブ面であり、基板１とオーバーフローバリア２との間のＰＮ接合に基板バイアス電圧Ｖｓｕｂによるリーク電流が流れる。スクライブ面５は荒れた面なので、そのリーク電流の大きさは正常な動作を阻むほど大きい。
【０００７】
このような問題が生じるのは次の理由による。即ち、従来のようにオーバーフローバリアを、イオン注入により形成した場合には、マスク越しにイオン注入することによりイオン注入場所を選択し、スクライブ面にオーバーフローバリアと、基板等とによるＰＮ接合が露出しないようにすることができるが、エピタキシャル層により形成した場合には、オーバーフローバリアが全面的に形成されてしまうことになり、該バリアと、基板等とによるＰＮ接合がスクライブ面に露出することを避けることは不可能であるからである。
【０００８】
そこで、本願発明者はオーバーフローバリアを成すエピタキシャル層が（換言すると、エピタキシャル層と基板等との間のＰＮ接合が）スクライブ面に露出してもリーク電流が流れないようにすべく模索し、オーバーフローバリアのスクライブ面に露出する部分を完全空乏化することによりそれを成すことができるという着想を得たうえでさらに考察を重ねて本発明を成すに至った。
【０００９】
即ち、本発明はオーバーフローバリアを成し半導体基板及び光電変換部とは逆導電型のエピタキシャル層を有する縦型オーバーフロードレイン方式の固体撮像素子において、オーバーフローバリアを成すエピタキシャル層のスクライブ面への露出部におけるリーク電流をなくすことを目的とする。
【００１０】
【課題を解決するための手段】
請求項１の固体撮像素子は、スクライブ面から所定距離内側の素子周辺表面部に上記半導体基板および光電変換部と同じ導電型のリング状領域を形成し、該リング状領域及び上記半導体基板と、上記オーバーフローバリアを成すエピタキシャル層との間に、上記半導体基板と上記リング状領域との間を完全空乏化する電圧を印加するようにしてなることを特徴とする。
【００１１】
従って、請求項１の固体撮像素子によれば、リング状領域及び半導体基板と、オーバーフローバリアを成すエピタキシャル層との間に印加された電圧により素子周辺近傍に設けたリング状領域と基板との間が完全空乏化するので、スクライブ面に露出する、エピタキシャル層と半導体基板等との間のＰＮ接合には電位差の存在しない状態になり、延いてはリーク電流が流れない。
【００１２】
【発明の実施の形態】
以下、本発明を図示実施の形態に従って詳細に説明する。
【００１３】
図１（Ａ）、（Ｂ）は本発明固体撮像素子の第１の実施の形態を示すもので、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ′線視拡大断面図であり、図２は動作時のポテンシャル等高線を示す断面図である。
【００１４】
図において、１はＮ型半導体基板、２はエピタキシャル層からなるＰ型オーバーフローバリアで、半導体表面から例えば２〜５μｍ程度あるいはそれ以上の深さのところに形成され、厚さは例えば１μｍ乃至それ以下である。該バリア２の不純物濃度は例えば１０１５／ｃｍ３  程度である。３はＰ＋  型チャンネルストッパ、４はＮ型半導体領域の周辺部分、５はスクライブ面である。
【００１５】
６は素子の上記Ｎ型半導体領域の周辺部分４の表面部において周辺近傍に、具体的には例えば素子側面（スクライブ面）５から１０μｍ程度内側に寄ったところに形成されたリング状のＮ＋  型領域である。このように、リング状のＮ＋  型領域６を有するのが本固体撮像素子の特徴であり、そして、使用時には、該Ｎ＋  型領域６に、半導体基板１に印加される基板バイアス電圧Ｖｓｕｂが印加されるようになっている。それ以外の点では図３に示す固体撮像素子と特に異なるところはない。勿論、オーバーフローバリア２への接地電位（０Ｖ）の付与はチャンネルストッパ３を通じて為される。
【００１６】
従って、使用時における素子周辺部のポテンシャル等高線は図２に示すようになり［Ｖ１＝Ｖｓｕｂ・１／５（例えばＶｓｕｂが１５Ｖの場合には３Ｖ）の等高線、Ｖ２＝Ｖｓｕｂ・２／５（例えばＶｓｕｂが１５Ｖの場合には６Ｖ）の等高線、・・・］、リング状のＮ＋  型領域６と基板１との間が完全空乏化され、エピタキシャル層２からなるオーバーフローバリア２と、基板１及びＮ型半導体領域４との間のＰＮ接合には電位差が生じない。従って、そのＰＮ接合のスクライブ面５への露出部が荒れていてもその間には電位差が生じていないのでリーク電流は流れない。
【００１７】
しかして、本固体撮像素子によれば、オーバーフローバリア２を選択的形成が不可能なエピタキシャル層により形成することがリーク電流の発生のおそれを伴うことなく可能になる。
【００１８】
従って、オーバーフローバリア２の深さ、広がり等不純物濃度の深さ方向のプロファイルの設計の自由度が顕著に高まり、オーバーフローバリア２を深くすることにより近赤外線に対する感度の高い近赤外線用固体撮像素子を簡単に実現することができる。
【００１９】
【発明の効果】
請求項１の固体撮像素子によれば、オーバーフローバリアを成すエピタキシャル層との間に印加された電圧により素子周辺近傍に設けたリング状領域と基板との間が完全空乏化するので、スクライブ面に露出する、エピタキシャル層と基板等との間のＰＮ接合には電位差のない状態になり、延いてはリーク電流が流れない。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明固体撮像素子の第１の実施の形態を示すもので、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ′線視拡大断面図である。
【図２】使用時における周辺部のポテンシャル等高線を示す断面図である。
【図３】背景技術の問題点を示す断面図である。
【符号の説明】
１・・・基板、２・・・オーバーフローバリア、５・・・スクライブ面、Ｖｓｕｂ・・・基板バイアス電圧。
【図１】
0003584629.tif 000002
【図２】
0003584629.tif 000003
【図３】
0003584629.tif 000004