(57)【特許請求の範囲】
【請求項１】
ｎ型III-Ｖ族化合物半導体基体上に、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および金属または金属間化合物から成る薄膜であって、上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および上記薄膜のうちの少なくとも一方はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層と上記薄膜との間のエネルギー障壁の高さは上記ｎ型III-Ｖ族化合物半導体基体と上記薄膜との間のエネルギー障壁の高さよりも低いものを順次形成する工程と、
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および上記薄膜が形成された上記ｎ型III-Ｖ族化合物半導体基体を熱処理する工程とを有する
ことを特徴とするオーミック電極の形成方法。
【請求項２】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層をスパッタリング法により形成するようにしたことを特徴とする請求項１記載のオーミック電極の形成方法。
【請求項３】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および上記薄膜をスパッタリング法により形成するようにしたことを特徴とする請求項１記載のオーミック電極の形成方法。
【請求項４】
上記ｎ型III-Ｖ族化合物半導体基体および上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層の融点は９００℃以上であることを特徴とする請求項１、２または３記載のオーミック電極の形成方法。
【請求項５】
上記ｎ型III-Ｖ族化合物半導体基体はＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを特徴とする請求項１、２、３または４記載のオーミック電極の形成方法。
【請求項６】
上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属シリサイド薄膜を有することを特徴とする請求項１、２、３、４または５記載のオーミック電極の形成方法。
【請求項７】
上記高融点金属シリサイド薄膜上にさらに高融点金属薄膜が形成されていることを特徴とする請求項６記載のオーミック電極の形成方法。
【請求項８】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属シリサイド薄膜はＷＳｉ薄膜であることを特徴とする請求項６または７記載のオーミック電極の形成方法。
【請求項９】
上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項７記載のオーミック電極の形成方法。
【請求項１０】
上記薄膜はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含む金属薄膜および上記金属薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１、２、３、４または５記載のオーミック電極の形成方法。
【請求項１１】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項１０記載のオーミック電極の形成方法。
【請求項１２】
上記薄膜は金属薄膜、Ｓｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物から成る薄膜および上記薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１、２、３、４または５記載のオーミック電極の形成方法。
【請求項１３】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項１２記載のオーミック電極の形成方法。
【請求項１４】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１、２、３、４または５記載のオーミック電極の形成方法。
【請求項１５】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項１４記載のオーミック電極の形成方法。
【請求項１６】
上記熱処理の温度は９００℃以下であることを特徴とする請求項１〜１５のいずれか一項記載のオーミック電極の形成方法。
【請求項１７】
上記熱処理の工程は２００〜４００℃の温度での第１の熱処理の工程と５００〜９００℃の温度での第２の熱処理の工程とから成ることを特徴とする請求項１〜１５のいずれか一項記載のオーミック電極の形成方法。
【請求項１８】
ｎ型III-Ｖ族化合物半導体基体上に順次形成された、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および金属または金属間化合物から成る薄膜であって、
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および上記薄膜のうちの少なくとも一方はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層と上記薄膜との間のエネルギー障壁の高さは上記ｎ型III-Ｖ族化合物半導体基体と上記薄膜との間のエネルギー障壁の高さよりも低いものから成るオーミック電極形成用積層体。
【請求項１９】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層はスパッタリング法により形成されたものであることを特徴とする請求項１８記載のオーミック電極形成用積層体。
【請求項２０】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層および上記薄膜はスパッタリング法により形成されたものであることを特徴とする請求項１８記載のオーミック電極形成用積層体。
【請求項２１】
上記ｎ型III-Ｖ族化合物半導体基体および上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層の融点は９００℃以上であることを特徴とする請求項１８、１９または２０記載のオーミック電極形成用積層体。
【請求項２２】
上記ｎ型III-Ｖ族化合物半導体基体はＧａＡｓ、ＡｌＧａＡｓまたはＩｎＧａＡｓから成ることを特徴とする請求項１８、１９、２０または２１記載のオーミック電極形成用積層体。
【請求項２３】
上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属シリサイド薄膜を有することを特徴とする請求項１８、１９、２０、２１または２２記載のオーミック電極形成用積層体。
【請求項２４】
上記高融点金属シリサイド薄膜上にさらに高融点金属薄膜が形成されていることを特徴とする請求項２３記載のオーミック電極形成用積層体。
【請求項２５】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属シリサイド薄膜はＷＳｉ薄膜であることを特徴とする請求項２３または２４記載のオーミック電極形成用積層体。
【請求項２６】
上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項２４記載のオーミック電極形成用積層体。
【請求項２７】
上記薄膜はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含む金属薄膜および上記金属薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１８、１９、２０、２１または２２記載のオーミック電極形成用積層体。
【請求項２８】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項２７記載のオーミック電極形成用積層体。
【請求項２９】
上記薄膜は金属薄膜、Ｓｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物から成る薄膜および上記薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１８、１９、２０、２１または２２記載のオーミック電極形成用積層体。
【請求項３０】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項２９記載のオーミック電極形成用積層体。
【請求項３１】
上記非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、上記薄膜は金属薄膜および上記金属薄膜上に形成された高融点金属薄膜を有することを特徴とする請求項１８、１９、２０、２１または２２記載のオーミック電極形成用積層体。
【請求項３２】
上記金属薄膜はＮｉ薄膜またはＣｏ薄膜であり、上記高融点金属薄膜はＷ薄膜であることを特徴とする請求項３１記載のオーミック電極形成用積層体。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、オーミック電極の形成方法およびオーミック電極形成用積層体に関し、特に、ＩＩＩ−Ｖ族化合物半導体に対するオーミック電極の形成に適用して好適なものである。
【０００２】
【従来の技術】
化合物半導体を用いたＦＥＴなどのデバイスの高性能化や信頼性の向上を図る上で、オーミック電極の接触抵抗の低減や熱安定性の向上は重要な課題である。しかしながら、化合物半導体、特にＧａＡｓ系半導体などのＩＩＩ−Ｖ族化合物半導体に対するオーミック電極は、上記の要求を満足するものが得られていないのが現状である。
【０００３】
現在、ＧａＡｓ系半導体に対するオーミック電極の材料として最もよく用いられているものは、ＡｕＧｅ／Ｎｉである。このＡｕＧｅ／Ｎｉをオーミック電極の材料として用いた場合には、４００〜５００℃の熱処理により、ＧａＡｓ系半導体とオーミック接触するオーミック電極を形成することができる。
【０００４】
このようにＡｕＧｅ／Ｎｉをオーミック電極の材料として用いる場合の最も大きな問題は、この材料を用いて形成されるオーミック電極の熱安定性が悪いことである。すなわち、ＡｕＧｅ／Ｎｉ中にＡｕが多量に含まれている（通常用いられるＡｕＧｅ中には８８％のＡｕが含まれている）ことにより、４００℃以上の温度でＧａＡｓとＡｕとが反応してβ−ＡｕＧａ（六方最密（ＨＣＰ）構造で融点Ｔｍ  ＝３７５℃）が形成されるため、オーミック電極の接触抵抗は低下するものの、熱安定性は劣化する。その結果、オーミック電極形成後に行われる化学気相成長（ＣＶＤ）などの高温プロセスによりデバイス特性の劣化が引き起こされる。
【０００５】
この問題を図１２に示すＧａＡｓ  ＪＦＥＴの製造プロセスを例にとって具体的に説明すると次のようになる。すなわち、この製造プロセスでは、まず、図１２Ａに示すように、半絶縁性ＧａＡｓ基板１０１中に、ｎ型不純物の選択的なイオン注入およびその後の熱処理によりｎ型チャネル層１０２を形成する。次に、半絶縁性ＧａＡｓ基板１０１の全面にＳｉ３  Ｎ４  膜のような絶縁膜１０３を形成した後、この絶縁膜１０３の所定部分をエッチング除去して開口１０３ａを形成する。この後、この開口１０３ａを通じてｎ型チャネル層１０２中にｐ型不純物としてＺｎを拡散させることによりｐ＋  型ゲート領域１０４を形成する。次に、図１２Ｂに示すように、絶縁膜１０３の所定部分をエッチング除去して開口１０３ｂ、１０３ｃを形成した後、開口１０３ａ、１０３ｂ、１０３ｃの部分におけるｎ型チャネル層１０２上にＡｕＧｅ／Ｎｉを材料として用いてそれぞれゲート電極、ソース電極およびドレイン電極としてのオーミック電極１０５、１０６、１０７を形成する。次に、図１２Ｃに示すように、それぞれオーミック電極１０６、１０７と接続された一層目の配線１０８、１０９を形成する。次に、図１２Ｄに示すように、後述の二層目の配線との電気的絶縁のための例えばＳｉ３  Ｎ４  膜のような層間絶縁膜１１０をＣＶＤ法により全面に形成した後、この層間絶縁膜１１０の所定部分をエッチング除去して開口１１０ａ、１１０ｂを形成する。ここで、この層間絶縁膜１１０をＣＶＤ法により形成する際に４００℃近い高温プロセスを経るため、デバイス特性の劣化が生じるのである。二層目の配線を形成するには、二層目の配線のコンタクト部などを除いた部分の表面に例えばレジスト１１１を形成する。次に、全面に二層目の配線形成用の材料を形成した後、レジスト１１１を除去する。これによって、図１２Ｅに示すように、二層目の配線１１２、１１３がエアーブリッジ配線として形成される。
【０００６】
上述のようにオーミック電極の材料としてＡｕＧｅ／Ｎｉを用いた場合には、上記の問題のほかに、ＧａＡｓとＡｕとの反応によりβ−ＡｕＧａが形成されることにより、オーミック電極の表面の面荒れが生じ、これが後の微細加工を行う上で大きな問題となっている。
【０００７】
これらの問題を解決するために、これまでに種々のオーミック電極材料の研究が行われている。ところで、オーミック接触を考えた場合、最も理想的とされるのは、図１３に示すように、電極金属との界面におけるエネルギー障壁を低下させ、上述のβ−ＡｕＧａのような低融点の化合物を含まない金属でオーミック接触を得ることである。なお、図１３において、Ｅｃ  およびＥｖ  はそれぞれ伝導帯の下端のエネルギーおよび価電子帯の上端のエネルギー、ＥＦ  はフェルミエネルギーを示す。このような構造のオーミック電極は、有機金属化学気相成長（ＭＯＣＶＤ）法などのエピタキシャル成長法によりＧａＡｓ基板上にＩｎｘ  Ｇａ１−ｘ  Ａｓ層を低エネルギー障壁の中間層として形成し、その上に電極金属を形成することにより得られている。しかしながら、このような構造のオーミック電極を得るために、ＭＯＣＶＤ装置などのエピタキシャル成長装置を用いることは、プロセスウィンドウを小さくし、また、量産性も悪くする。
【０００８】
このような問題を解決するために、低エネルギー障壁の中間層としてのＩｎＡｓ層をＩｎＡｓをターゲットとして用いたスパッタリング法により形成するとともに、Ｗ薄膜およびＮｉ薄膜は電子ビーム蒸着法を用いて形成して、ＩｎＡｓ／Ｗ構造、ＩｎＡｓ／Ｎｉ／Ｗ構造、Ｎｉ／ＩｎＡｓ／Ｎｉ／Ｗ構造などの積層体をＧａＡｓ基板上に形成し、その後に熱処理を行うことにより、熱安定性が良好なオーミック電極を形成することができることが報告されている（Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ６８，  ２４７５（１９９０））。図１４はその一例を示し、ｎ型ＧａＡｓ基板２００上にスパッタリング法によりＩｎＡｓ層２０１を形成し、さらにこのＩｎＡｓ層２０１上にＮｉ薄膜２０２およびＷ薄膜２０３を順次形成した後、熱処理を行うことによりオーミック電極を形成する。
【０００９】
この方法は、ＩｎＡｓ層２０１の形成に高速で成膜を行うことができるスパッタリング法を用いているので、非常に量産性に優れている。また、このオーミック電極は、その最上層に高融点金属であるＷ薄膜２０３を用いていることから、このオーミック電極に接続する金属配線の材料としてＡｌ、Ａｕといったあらゆる金属をバリアメタルを用いることなく利用することができるなど、プロセスの自由度も大きい。しかしながら、この方法では、ＩｎＡｓ層２０１中にドナーとなる不純物を導入することができないことや、熱処理時に微量のＩｎがＷ薄膜２０３上に拡散することなどにより、十分に低い接触抵抗を得ることができないという大きな問題を有している。また、熱処理時にＩｎがＷ薄膜２０３上に拡散する結果、オーミック電極の表面が荒れ、モフォロジーが極めて悪くなるという問題もある。
【００１０】
【発明が解決しようとする課題】
上述のように、従来のＧａＡｓ系半導体に対するオーミック電極はいずれも不満足なものであるため、実用上満足しうる特性を有するオーミック電極の実現が望まれていた。
【００１１】
従って、この発明の目的は、ＧａＡｓ系半導体その他のＩＩＩ−Ｖ族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に、しかも高い生産性で形成することができるオーミック電極の形成方法を提供することにある。
【００１２】
この発明の他の目的は、ＧａＡｓ系半導体その他のＩＩＩ−Ｖ族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に形成することができるオーミック電極形成用積層体を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、この発明によるオーミック電極の形成方法は、
ｎ型III-Ｖ族化合物半導体基体（１）上に、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）および金属または金属間化合物から成る薄膜（４、５、６）であって、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）および薄膜（４、５、６）のうちの少なくとも一方はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）と薄膜（４、５、６）との間のエネルギー障壁の高さはｎ型III-Ｖ族化合物半導体基体（１）と薄膜（４、５、６）との間のエネルギー障壁の高さよりも低いものを順次形成する工程と、
非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）および薄膜（４、５、６）が形成されたｎ型III-Ｖ族化合物半導体基体（１）を熱処理する工程とを有する。
【００１４】
ここで、ＩＩＩ−Ｖ族化合物半導体基体は、好適には、融点が９００℃以上であるものである。このＩＩＩ−Ｖ族化合物半導体基体には、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどから成る基板または層が含まれる。また、このＩＩＩ−Ｖ族化合物半導体基体がｎ型である場合、このＩＩＩ−Ｖ族化合物半導体基体中にはドナーとなる不純物として、例えばＳｉ、Ｇｅ、Ｔｅ、Ｓｎなどが含まれる。これらのドナーとなる不純物は、例えばイオン注入、液相エピタキシー（ＬＰＥ）、分子線エピタキシー（ＭＢＥ）、有機金属気相エピタキシー（ＭＯＶＰＥ）などの方法によりＩＩＩ−Ｖ族化合物半導体基体中に導入される。
【００１５】
非単結晶半導体層は、好適には、融点が９００℃以上であるものである。この非単結晶半導体層には、非単結晶ＩｎＡｓ層や非単結晶ＩｎＧａＡｓ層などが含まれる。ここで、「非単結晶」とは、単結晶ではなく、多結晶または非晶質であることを意味する。この非単結晶半導体層は、好適には、スパッタリング法により形成されるが、他の方法、例えば真空蒸着法、特に電子ビーム蒸着法によって形成してもよい。この非単結晶半導体層をスパッタリング法により形成する場合には、ターゲットとしてこの非単結晶半導体層と同一の半導体材料から成る単一のターゲットを用いた通常のスパッタリング法を用いることができるほか、この非単結晶半導体層の各構成元素から成る複数のターゲットを用いた同時スパッタリング法を用いることもできる。また、単一のターゲットを用いる場合にはそのターゲットとして非単結晶半導体層に対してドナーとなる不純物を含むものを用い、複数のターゲットを用いる場合にはその少なくとも一つのターゲットとして非単結晶半導体層に対してドナーとなる不純物を含むものを用いることにより、ドナーとなる不純物を含む非単結晶半導体層を形成することができる。
【００１６】
ＩＩＩ−Ｖ族化合物半導体基体と非単結晶半導体層との間には、非単結晶半導体層のＩＩＩ−Ｖ族化合物半導体基体に対する濡れ性を向上させるためなどの目的で、例えばＮｉ薄膜のような金属薄膜を形成してもよい。この金属薄膜としては、非単結晶半導体層に対してドナーとなる不純物を含むものを用いてもよい。
【００１７】
この発明によるオーミック電極の形成方法の一実施形態においては、非単結晶半導体層上の薄膜は、金属薄膜およびこの金属薄膜上に形成された高融点金属シリサイド薄膜を有する。この場合、金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするためなどの理由により用いられる。また、高融点金属シリサイド薄膜は、それに含まれるＳｉを非単結晶半導体層に対してドナーとなる不純物としてこの非単結晶半導体層中に拡散させるための不純物拡散源として用いられるほか、熱処理時に非単結晶半導体層の構成元素、例えばＩｎが電極表面側に拡散するのを防止するために用いられる。この高融点金属シリサイド薄膜上には、オーミック電極のシート抵抗の低減を図るためや、バリアメタルを用いることなくオーミック電極に金属配線を接続することができるようにするためなどの理由により、好適には、高融点金属シリサイド薄膜に比べて抵抗率が低く、しかも配線に用いられる材料との反応が起こりにくい高融点金属薄膜が形成される。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。また、高融点金属シリサイド薄膜としてはＷＳｉ薄膜のほか、ＭｏＳｉ薄膜、ＴａＳｉ薄膜などを用いることができる。さらに、高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いることができる。
【００１８】
この発明によるオーミック電極の形成方法の他の実施形態においては、非単結晶半導体層上の薄膜は、少なくとも非単結晶半導体層に対してドナーとなる不純物を含む金属薄膜およびこの金属薄膜上に形成された高融点金属薄膜を有する。この場合、少なくとも非単結晶半導体層に対してドナーとなる不純物を含む金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするために用いられるほか、非単結晶半導体層に対してドナーとなる不純物をこの非単結晶半導体層中に拡散させるための不純物拡散源として用いられる。高融点金属薄膜は、オーミック電極のシート抵抗の低減を図るためや、バリアメタルを用いることなくオーミック電極に金属配線を接続することができるようにするためなどの理由により用いられる。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。また、高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いることができる。
【００１９】
この発明によるオーミック電極の形成方法の他の実施形態においては、非単結晶半導体層上の薄膜は、金属薄膜、少なくとも非単結晶半導体層に対してドナーとなる不純物から成る薄膜およびこの薄膜上に形成された高融点金属薄膜を有する。この場合、金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするためなどの理由により用いられる。少なくとも非単結晶半導体層に対してドナーとなる不純物から成る薄膜は、非単結晶半導体層に対してドナーとなる不純物をこの非単結晶半導体層中に拡散させるための不純物拡散源として用いられる。高融点金属薄膜は、オーミック電極のシート抵抗の低減を図るためや、バリアメタルを用いることなくオーミック電極に金属配線を接続することができるようにするためなどの理由により用いられる。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。また、高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いることができる。
【００２０】
この発明によるオーミック電極の形成方法の他の実施形態においては、非単結晶半導体層は少なくとも非単結晶半導体層に対してドナーとなる不純物を含み、かつ、非単結晶半導体層上の薄膜は、金属薄膜およびこの金属薄膜上に形成された高融点金属薄膜を有する。この場合、金属薄膜は、より低い温度での熱処理により低い接触抵抗のオーミック電極を形成することができるようにするためなどの理由により用いられる。高融点金属薄膜は、オーミック電極のシート抵抗の低減を図るためや、バリアメタルを用いることなくオーミック電極に金属配線を接続することができるようにするためなどの理由により用いられる。ここで、金属薄膜としてはＮｉ薄膜やＣｏ薄膜を用いることができる。高融点金属薄膜としては、Ｗ薄膜のほか、Ｍｏ薄膜、Ｔａ薄膜などを用いることができる。
【００２１】
なお、上記の高融点金属薄膜上には、オーミック電極のシート抵抗の低減を図る見地から、必要に応じて、例えばＡｌ薄膜、Ａｕ薄膜、Ａｕ／Ｔｉ薄膜などを形成してもよい。
【００２２】
非単結晶半導体層上の薄膜、すなわち金属薄膜、高融点金属シリサイド薄膜、高融点金属薄膜などは、スパッタリング法や、真空蒸着法、特に電子ビーム蒸着法によって形成することができる。これらの金属薄膜、高融点金属シリサイド薄膜、高融点金属薄膜などをスパッタリング法により形成する場合には、ターゲットとしてこれらと同一の材料から成る単一のターゲットを用いた通常のスパッタリング法を用いることができるほか、これらの各構成元素から成る複数のターゲットを用いた同時スパッタリング法を用いることもできる。また、これらの金属薄膜、高融点金属シリサイド薄膜、高融点金属薄膜などを真空蒸着法により形成する場合には、これらと同一の材料から成る単一の蒸着源またはこれらの各構成元素から成る複数の蒸着源を用いることができる。さらに、高融点金属薄膜は、場合によってはＣＶＤ法により形成してもよい。
【００２３】
非単結晶半導体層に対してドナーとなる不純物としては、Ｓｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた一種または複数種の不純物を用いることができる。これらの不純物は、ＩＩＩ−Ｖ族化合物半導体基体に対してもドナーとなるものである。
【００２４】
この発明によるオーミック電極の形成方法において、熱処理の温度は、非単結晶半導体層を結晶化させることができる温度に選ばれるが、この温度は、使用されるＩＩＩ−Ｖ族化合物半導体基体や非単結晶半導体層の融点との兼ね合いなどにより、好適には、９００℃以下に選ばれる。また、この熱処理は、好適には、二段階にわたって行われる。具体的には、一回目の熱処理を二回目の熱処理の温度よりも低い温度、例えば２００〜４００℃の温度で行い、その後、二回目の熱処理を５００〜９００℃の温度で行う。
【００２５】
この発明によるオーミック電極形成用積層体は、
ｎ型III-Ｖ族化合物半導体基体（１）上に順次形成された、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）および金属または金属間化合物から成る薄膜（４、５、６）であって、
非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）および薄膜（４、５、６）のうちの少なくとも一方はＳｉ、Ｇｅ、ＴｅおよびＳｎから成る群より選ばれた少なくとも一種の不純物を含み、かつ、非単結晶ＩｎＡｓ層または非単結晶ＩｎＧａＡｓ層（３）と薄膜（４、５、６）との間のエネルギー障壁の高さはｎ型III-Ｖ族化合物半導体基体（１）と薄膜（４、５、６）との間のエネルギー障壁の高さよりも低いものから成る。
【００２６】
この発明によるオーミック電極形成用積層体において、ＩＩＩ−Ｖ族化合物半導体基体、非単結晶半導体層、金属または金属間化合物から成る薄膜、非単結晶半導体層に対してドナーとなる不純物などやその他のことは、この発明によるオーミック電極の形成方法の説明において述べたと同様である。
【００２７】
【作用】
上述のように構成されたこの発明によるオーミック電極の形成方法によれば、非単結晶半導体層および金属または金属間化合物から成る薄膜であって、非単結晶半導体層および薄膜のうちの少なくとも一方は少なくとも非単結晶半導体層に対してドナーとなる不純物を含み、かつ、非単結晶半導体層と薄膜との間のエネルギー障壁の高さはＩＩＩ−Ｖ族化合物半導体基体と薄膜との間のエネルギー障壁の高さよりも低いものをオーミック電極形成用積層体として形成し、その後に熱処理を行うようにしていることにより、実用上デバイスに要求される特性、すなわち熱安定性、低接触抵抗、表面の平坦性などの特性を満足するオーミック電極を容易に形成することができる。特に、熱処理により非単結晶半導体層が結晶化されて結晶性半導体層が形成された後におけるこの結晶性半導体層中には、ドナーとなる不純物が含まれて低抵抗となることから、オーミック電極の接触抵抗の低減を図ることができる。また、高速で成膜を行うことができるスパッタリング法などにより容易に形成することができる非単結晶半導体層を低エネルギー障壁の中間層として用いているので、オーミック電極を高い生産性で形成することができる。
【００２８】
この発明によるオーミック電極形成用積層体によれば、実用上デバイスに要求される特性を満足するオーミック電極を容易に形成することができる。
【００２９】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１はこの発明の第１実施例によるオーミック電極の形成方法を示す。
【００３０】
この第１実施例においては、まず、図１Ａに示すように、ｎ＋  型ＧａＡｓ基板１上にフォトレジストを塗布した後、このフォトレジストをフォトリソグラフィー法によりパターニングし、形成すべきオーミック電極に対応する部分に開口を有するレジストパターン２を形成する。このフォトリソグラフィーにおける露光は、例えば縮小投影露光装置（いわゆるステッパー）のような光学式露光装置を用いて行われる。なお、このレジストパターン２の形成は、電子線レジストと電子ビームリソグラフィー法とを用いて行うようにしてもよい。
【００３１】
次に、図１Ｂに示すように、まず、例えばＩｎＡｓをターゲットとして用いたスパッタリング法（例えば、マグネトロンスパッタリング法）により非単結晶ＩｎＡｓ層３を全面に形成し、引き続いて例えばスパッタリング法や電子ビーム蒸着法によりＮｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６を順次全面に形成する。ここで、スパッタリング法、例えばマグネトロンスパッタリング法により非単結晶ＩｎＡｓ層３を形成する場合には、成膜室内を例えばベース圧力２×１０−５Ｐａに真空排気した後、この成膜室内にＡｒガスを例えば圧力３×１０−１Ｐａまで導入し、このＡｒガスをＤＣ放電させる。この場合の使用電力は例えば１５０Ｗである。また、成膜は例えば室温で行われる。このとき、成膜速度は例えば７ｎｍ／分である。なお、レジストパターン２の厚さは、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６の合計の厚さよりも十分に大きくなるように選ばれている。
【００３２】
次に、このようにして非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が形成されたｎ＋  型ＧａＡｓ基板１を例えばアセトンのような有機溶剤に浸けてレジストパターン２を溶解除去することにより、このレジストパターン２上に形成された非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６を除去する。これによって、図１Ｃに示すように、レジストパターン２の開口部に対応する部分におけるｎ＋  型ＧａＡｓ基板１上にのみ非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６が残される。
【００３３】
次に、これらの非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６、すなわちオーミック電極形成用積層体が形成されたｎ＋  型ＧａＡｓ基板１を、例えば一般的な電気炉による方法により例えば３００℃で３０分間熱処理を行った後、例えばＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法や一般的な電気炉による方法により例えば７００〜８００℃で例えば数秒〜数分間熱処理を行う。ここで、非単結晶ＩｎＡｓ層３の融点は約９４２℃、ｎ＋  型ＧａＡｓ基板１の融点は約１２３８℃であり、いずれもこの熱処理の温度よりも十分に高い。また、この熱処理の際の雰囲気としては、例えばＮ２  ガスや、微量のＨ２  ガスを添加したＮ２  ガスから成る雰囲気を用いる。この熱処理の結果、図１Ｄに示すように、オーミック電極７が形成される。
【００３４】
このようにして形成されるオーミック電極７の詳細な構造は現在解析中であるが、このオーミック電極７のうちのｎ＋  型ＧａＡｓ基板１との接触部はｎ型の結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓや結晶性ＮｉＡｓから成っていることがわかっている。上述の熱処理によりこのような構造が得られる機構について説明すると、次のようになる。すなわち、まず、例えば３００℃で３０分間の第１段階の熱処理により、ｎ＋  型ＧａＡｓ基板１上にＮｉｘ  ＧａＡｓ層が形成されるとともに、その上にＮｉＡｓから成る析出物を含む非単結晶ＩｎＡｓ層が形成される。この場合、Ｎｉｘ  ＧａＡｓ層が形成される結果、ｎ＋  型ＧａＡｓ基板１上の自然酸化膜が除去される。次に、例えば７００〜８００℃で数秒〜数分間の第２段階の熱処理により、非単結晶ＩｎＡｓ層がｎ＋  型ＧａＡｓ基板１上にエピタキシャル成長することにより結晶化されて結晶性ＩｎＡｓ層が形成され、さらにこの結晶性ＩｎＡｓ層がｎ＋  型ＧａＡｓ基板１と反応して結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層が形成される。ここで、この結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層とｎ＋  型ＧａＡｓ基板１とは、それらの接触界面で少なくとも部分的に結晶格子が互いに整合している。また、この第２段階の熱処理の際には、ＷＳｉ薄膜５からドナーとなる不純物であるＳｉが上記の結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層中に高濃度に拡散され、これによってこの結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層はｎ型化されて低抵抗化される。さらに、この結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層の形成と同時に、結晶性ＮｉＡｓ層がｎ＋  型ＧａＡｓ基板１上に形成される。なお、ＷＳｉ薄膜５中のＳｉは、ｎ＋  型ＧａＡｓ基板１中にも拡散され、少なくともオーミック電極７との接触部のｎ＋  型ＧａＡｓ基板１の不純物濃度を増大させる。また、このオーミック電極７の最上部はＷから成っていることがわかっている。
【００３５】
図２は、非単結晶ＩｎＡｓ層３、ＷＳｉ薄膜５およびＷ薄膜６の厚さをそれぞれ１８ｎｍ、４ｎｍおよび５０ｎｍに固定し、Ｎｉ薄膜４の厚さを２０ｎｍ、２３ｎｍおよび２５ｎｍの３水準に変え、これらの非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６を形成した後、まず一般的な電気炉による方法により３００℃で３０分間熱処理を行ってから、ＲＴＡ法により４９５〜６５５℃の範囲で温度を変えて１秒間熱処理を行うことにより形成したオーミック電極の接触抵抗を測定し、その接触抵抗を熱処理温度の関数として示したものである。ただし、これらの熱処理の際の雰囲気としては、５％のＨ２  ガスが添加されたＮ２  ガス雰囲気を用いた。また、ｎ＋  型ＧａＡｓ基板１としては、（１００）面方位の半絶縁性ＧａＡｓ基板にＳｉをイオン注入してｎ型化した、不純物濃度が２×１０１８ｃｍ−３のものを用いた。接触抵抗の測定はＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｅｔｈｏｄ）  法により行った。図２より、熱処理温度が６００℃のときに接触抵抗は最も低くなって約１Ωｍｍとなることがわかる。
【００３６】
図３は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電極形成用積層体の形成直後における光学顕微鏡写真を示す。ただし、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６の厚さはそれぞれ１８ｎｍ、２３ｎｍ、４ｎｍおよび５０ｎｍである。図３より、形成直後の状態におけるオーミック電極形成用積層体のモフォロジーは極めて良好であることがわかる。
【００３７】
図４は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電極形成用積層体を形成してから３００℃で３０分間熱処理を行った後の状態におけるオーミック電極形成用積層体の光学顕微鏡写真を示す。図４より、この状態におけるオーミック電極形成用積層体のモフォロジーも極めて良好であることがわかる。
【００３８】
図５は、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電極形成用積層体を形成してから、まず３００℃で３０分間熱処理を行い、その後６５０℃で１秒間熱処理を行うことにより形成したオーミック電極の光学顕微鏡写真を示す。図５より、この方法により形成されたオーミック電極のモフォロジーは極めて良好であることがわかる。このように良好なモフォロジーが得られる理由は、ＷＳｉ薄膜５の存在により、熱処理時に非単結晶ＩｎＡｓ層３からＩｎが電極表面側に拡散するのが防止されるためである。このＷＳｉ薄膜５の厚さは上述のように４ｎｍと極めて小さいにもかかわらず、このようなＩｎの拡散防止効果が得られることは注目に値する。
【００３９】
一方、比較のために、厚さ２３ｎｍの非単結晶ＩｎＡｓ層、厚さ１５ｎｍのＮｉ薄膜および厚さ３４ｎｍのＷ薄膜を順次積層した構造のオーミック電極形成用積層体を形成してから、まず３００℃で３０分間熱処理を行い、その後７００℃で１秒間熱処理を行うことにより形成したオーミック電極の光学顕微鏡写真を図６に示す。図６より、この方法により形成されたオーミック電極のモフォロジーは、非単結晶ＩｎＡｓ層からＩｎが電極表面側に拡散した結果として、図５の場合と比べて極めて悪くなっていることが明らかである。
【００４０】
また、上述のオーミック電極７を形成した後に試料を４００℃で熱処理したときのこのオーミック電極７の接触抵抗の経時変化、すなわちオーミック電極７の熱安定性を測定したところ、熱安定性は良好であることがわかった。このように良好な熱安定性が得られる理由は、このオーミック電極７中には、ＡｕＧｅ／Ｎｉを用いてオーミック電極を形成した場合にこのオーミック電極中に含まれるβ−ＡｕＧａのような低融点の化合物が含まれていないためである。
【００４１】
以上のように、この第１実施例によれば、ｎ＋  型ＧａＡｓ基板１上に、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４、ＷＳｉ薄膜５およびＷ薄膜６から成るオーミック電極形成用積層体を形成した後、例えば３００℃での第１段階の熱処理および例えば７００〜８００℃での第２段階の熱処理を行っていることにより、低接触抵抗かつ低膜抵抗で表面の平坦性も良好でさらに熱安定性も良好なオーミック電極７を容易に形成することができる。このオーミック電極７は、図１３に示す理想的なエネルギーバンド構造に近いエネルギーバンド構造を有する。このオーミック電極７はまた、その最上部が高融点金属であるＷから成るため、バリアメタルを用いることなく、金属配線を直接接続することができる。さらに、オーミック電極７の形成に用いられる非単結晶ＩｎＡｓ層３は、高速で成膜を行うことができるスパッタリング法により形成しているので、このオーミック電極７を高い生産性で形成することができる。
【００４２】
次に、この発明の第２実施例について説明する。
この第２実施例によるオーミック電極の形成方法においては、第１実施例において用いた図１Ｃに示すようなオーミック電極形成用積層体の代わりに、図７に示すようなオーミック電極形成用積層体を用いる。この図７に示すオーミック電極形成用積層体が図１Ｃに示すオーミック電極形成用積層体と異なる点は、Ｗ薄膜６が形成されていないことである。その他のことは第１実施例と同様であるので、説明を省略する。
【００４３】
この第２実施例によっても、第１実施例とほぼ同様な良好な特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。
【００４４】
次に、この発明の第３実施例について説明する。
この第３実施例によるオーミック電極の形成方法においては、第１実施例において用いた図１Ｃに示すようなオーミック電極形成用積層体の代わりに、図８に示すようなオーミック電極形成用積層体を用いる。この図８に示すオーミック電極形成用積層体が図１Ｃに示すオーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５が形成されておらず、その代わりに非単結晶ＩｎＡｓ層３に対してドナーとなる不純物であるＧｅから成るＧｅ薄膜８が形成されていることである。これに伴い、オーミック電極形成用積層体の形成後に行われる熱処理の際には、このＧｅ薄膜８中のＧｅが非単結晶ＩｎＡｓ層３などに拡散することになる。
その他のことは第１実施例と同様であるので、説明を省略する。
【００４５】
この第３実施例によっても、第１実施例とほぼ同様な良好な特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。
【００４６】
次に、この発明の第４実施例について説明する。
この第４実施例によるオーミック電極の形成方法においては、第１実施例において用いた図１Ｃに示すようなオーミック電極形成用積層体の代わりに、図９に示すようなオーミック電極形成用積層体を用いる。この図９に示すオーミック電極形成用積層体が図１Ｃに示すオーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５が形成されておらず、その代わりにＮｉ薄膜４中にＳｉ、Ｇｅ、Ｔｅ、Ｓｎなどのドナーとなる不純物のうちの一種または二種以上が含まれていることである。これに伴い、オーミック電極形成用積層体の形成後に行われる熱処理の際には、このＮｉ薄膜４中のドナーとなる不純物が非単結晶ＩｎＡｓ層３などに拡散することになる。その他のことは第１実施例と同様であるので、説明を省略する。
【００４７】
この第４実施例によっても、第１実施例とほぼ同様な良好な特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。
【００４８】
次に、この発明の第５実施例について説明する。
この第５実施例によるオーミック電極の形成方法においては、第１実施例において用いた図１Ｃに示すようなオーミック電極形成用積層体の代わりに、図１０に示すようなオーミック電極形成用積層体を用いる。この図１０に示すオーミック電極形成用積層体が図１Ｃに示すオーミック電極形成用積層体と異なる点は、ＷＳｉ薄膜５が形成されておらず、その代わりに非単結晶ＩｎＡｓ層３中にあらかじめＳｉ、Ｇｅ、Ｔｅ、Ｓｎなどのドナーとなる不純物のうちの一種または二種以上が含まれていることである。この場合、オーミック電極形成用積層体の形成後に行われる熱処理の際には、この非単結晶ＩｎＡｓ層３中に含まれるドナーとなる不純物が、最終的に形成される結晶性Ｉｎｘ  Ｇａ１−ｘ  Ａｓ層中にドナーとして含まれ、ｎ型のＩｎｘ  Ｇａ１−ｘ  Ａｓ層が形成される。その他のことは第１実施例と同様であるので、説明を省略する。
【００４９】
この第５実施例によっても、第１実施例とほぼ同様な良好な特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。
【００５０】
次に、この発明の第６実施例について説明する。この第６実施例においては、ＧａＡｓ  ＭＥＳＦＥＴの製造プロセスにおけるオーミック電極の形成に第２実施例によるオーミック電極の形成方法を用い、かつ、オーミック電極の形成と同時にゲート電極をも形成する場合について説明する。
【００５１】
この第６実施例においては、まず、図１１Ａに示すように、半絶縁性ＧａＡｓ基板９中にドナーとなる不純物を選択的にイオン注入した後、熱処理を行うことにより注入不純物を電気的に活性化してｎ型チャネル層１０を形成する。
【００５２】
次に、図１１Ｂに示すように、第１実施例で述べたと同様なリフトオフ法により、オーミック電極形成部に非単結晶ＩｎＡｓ層３およびＮｉ薄膜４から成る積層体を形成する。
【００５３】
次に、例えばスパッタリング法により全面にＷＳｉ薄膜を形成した後、このＷＳｉ薄膜上に、形成すべきゲート電極およびオーミック電極に対応した形状のレジストパターン（図示せず）をリソグラフィー法により形成し、このレジストパターンをマスクとしてＷＳｉ薄膜を例えばＣＦ４  ／Ｏ２  系のエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）法によりエッチングした後、レジストパターンを除去する。これによって、図１１Ｃに示すように、オーミック電極形成部に、非単結晶ＩｎＡｓ層３、Ｎｉ薄膜４およびＷＳｉ薄膜５から成るオーミック電極形成用積層体が形成されるとともに、ＷＳｉ薄膜から成るゲート電極１１が形成される。なお、上記のＷＳｉ薄膜を用いて配線を形成することも可能である。
【００５４】
次に、これらのゲート電極１１およびオーミック電極形成用積層体をマスクとしてｎ型チャネル層１０中にドナーとなる不純物を高濃度にイオン注入した後、オーミック電極の形成および注入不純物の電気的活性化が可能な温度、例えば７００〜８００℃の温度で熱処理を行う。これによって、図１１Ｄに示すように、第１実施例において述べたと同様にしてソース電極またはドレイン電極として用いられるオーミック電極１２、１３が形成されるとともに、これらのオーミック電極１２、１３とゲート電極１１との間の部分におけるｎ型チャネル層１０中にｎ＋  型層１４、１５が、これらのゲート電極１１およびオーミック電極１２、１３に対して自己整合的に形成される。この場合、ソース電極としてのオーミック電極１２とゲート電極１１との間の部分におけるｎ型チャネル層１０中に形成されたｎ＋  型層１４により、ソース・ゲート間の直列抵抗の低減を図ることができる。
【００５５】
この第６実施例によれば、ソース電極またはドレイン電極として用いて好適な良好な特性を有するオーミック電極１２、１３を容易に形成することができ、しかもこれらのオーミック電極１２、１３の形成に用いられるオーミック電極形成用積層体の形成時にゲート電極１１を同時に形成することができる。これによって、ＧａＡｓ  ＭＥＳＦＥＴの製造工程の簡略化を図ることができる。
【００５６】
以上、この発明の実施例につき具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５７】
例えば、上述の第１実施例〜第６実施例において用いられたＮｉ薄膜４の代わりに、Ｃｏ薄膜を用いてもよい。
【００５８】
また、上述の第３実施例において用いられたＧｅ薄膜８の代わりに、例えばＳｉ薄膜を用いてもよい。
【００５９】
さらにまた、上述の第１実施例〜第５実施例においては、オーミック電極形成用積層体をリフトオフ法により形成しているが、このオーミック電極形成用積層体は、ｎ＋  型ＧａＡｓ基板１の全面にこのオーミック電極形成用積層体を構成する層をスパッタリング法などにより順次形成した後にこれらをエッチング法によりオーミック電極の形状にパターニングすることにより形成するようにしてもよい。
【００６０】
さらに、上述の第１実施例〜第５実施例においては、ｎ＋  型ＧａＡｓ基板１に対するオーミック電極の形成にこの発明を適用した場合について説明したが、例えばエピタキシャル成長などにより形成されたｎ＋  型ＧａＡｓ層に対するオーミック電極の形成にこの発明を適用することも可能である。
【００６１】
【発明の効果】
以上述べたように、この発明によるオーミック電極の形成方法によれば、ＩＩＩ−Ｖ族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易にしかも高い生産性で形成することができる。
また、この発明によるオーミック電極形成用積層体によれば、ＩＩＩ−Ｖ族化合物半導体に対する、実用的に満足しうる特性を有するオーミック電極を容易に形成することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例によるオーミック電極の形成方法を説明するための断面図である。
【図２】この発明の第１実施例によるオーミック電極の形成方法により形成されたオーミック電極の接触抵抗の熱処理温度依存性の測定結果の一例を示すグラフである。
【図３】この発明の第１実施例によるオーミック電極の形成方法において用いられるオーミック電極形成用積層体の形成直後の状態を示す光学顕微鏡写真である。
【図４】この発明の第１実施例によるオーミック電極の形成方法においてオーミック電極形成用積層体を形成してから３００℃で３０分間熱処理を行った後の状態を示す光学顕微鏡写真である。
【図５】この発明の第１実施例によるオーミック電極の形成方法においてオーミック電極形成用積層体を形成した後に３００℃で３０分間熱処理を行い、さらに６５０℃で１秒間熱処理を行うことにより形成されたオーミック電極の光学顕微鏡写真である。
【図６】ＩｎＡｓ／Ｎｉ／Ｗ構造のオーミック電極形成用積層体を用いて形成されたオーミック電極の光学顕微鏡写真である。
【図７】この発明の第２実施例によるオーミック電極の形成方法において用いられるオーミック電極形成用積層体を示す断面図である。
【図８】この発明の第３実施例によるオーミック電極の形成方法において用いられるオーミック電極形成用積層体を示す断面図である。
【図９】この発明の第４実施例によるオーミック電極の形成方法において用いられるオーミック電極形成用積層体を示す断面図である。
【図１０】この発明の第５実施例によるオーミック電極の形成方法において用いられるオーミック電極形成用積層体を示す断面図である。
【図１１】この発明の第６実施例によるＧａＡｓ  ＭＥＳＦＥＴの製造方法を説明するための断面図である。
【図１２】オーミック電極材料としてＡｕＧｅ／Ｎｉを用いる従来のオーミック電極の形成方法をＧａＡｓ  ＪＦＥＴの製造プロセスにおけるオーミック電極の形成に用いた場合の問題点を説明するための断面図である。
【図１３】理想的なオーミック電極のエネルギーバンド図である。
【図１４】従来のオーミック電極の形成方法において用いられるＩｎＡｓ／Ｎｉ／Ｗ構造のオーミック電極形成用積層体を示す断面図である。
【符号の説明】
１  ｎ＋  型ＧａＡｓ基板
３  非単結晶ＩｎＡｓ層
４  Ｎｉ薄膜
５  ＷＳｉ薄膜
６  Ｗ薄膜
７  オーミック電極
８  Ｇｅ薄膜
【図１】
0003584481.tif 000002
【図２】
0003584481.tif 000003
【図３】
0003584481.tif 000004
【図４】
0003584481.tif 000005
【図５】
0003584481.tif 000006
【図６】
0003584481.tif 000007
【図７】
0003584481.tif 000008
【図８】
0003584481.tif 000009
【図９】
0003584481.tif 000010
【図１０】
0003584481.tif 000011
【図１１】
0003584481.tif 000012
【図１２】
0003584481.tif 000013
【図１３】
0003584481.tif 000014
【図１４】
0003584481.tif 000015