(57)【特許請求の範囲】
【請求項１】
光ピックアップの分割受光素子からの複数の出力信号に基づいてフォーカス信号を生成するフォーカス信号演算回路と、光ピックアップの分割受光素子からの複数の出力信号に基づいてトラッキング信号を生成するトラッキング信号演算回路と、光ピックアップの分割受光素子からの複数の出力信号からなる総和信号を生成する総和信号演算回路と、
前記フォーカス信号及び前記トラッキング信号のサーボ信号と前記総和信号とに第１の系統のオフセットキャンセル電圧を印加する第１系統オフセットキャンセル電圧印加手段と、
該手段によって第１の系統のオフセットキャンセル電圧が印加された後のサーボ信号を前記第１系統オフセットキャンセル電圧印加手段によって第１の系統のオフセットキャンセル電圧が印加された後の総和信号で正規化するサーボ信号正規化手段と、
該手段によって正規化された後のサーボ信号に第２の系統のオフセットキャンセル電圧を印加する第２系統オフセットキャンセル電圧印加手段とを備えたことを特徴とする光ディスク駆動装置の信号検出回路。
【請求項２】
請求項１記載の光ディスク駆動装置の信号検出回路において、
所定の切替信号に基づいて２種類のゲインの内の一方のゲインに切り替え、該切り替えたゲインに基づいて前記分割受光素子からの複数の出力信号の電流信号をそれぞれ電圧信号に変換する電流電圧変換回路と、
前記第１系統オフセットキャンセル電圧印加手段が印加する第１の系統のオフセットキャンセル電圧のレベルを前記所定の切替信号に基づいて２種類の小系統のレベルの内の一方に切り替えるオフセットキャンセル電圧レベル切替手段とを設け、
前記所定の切替信号に基づいて前記電流電圧変換回路におけるゲインの種類の切り替えと前記オフセットキャンセル電圧レベル切替手段における小系統のレベルの種類の切り替えとを連動させるようにしたことを特徴とする光ディスク駆動装置の信号検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光ディスク駆動装置における信号検出回路に関する。
【０００２】
【従来の技術】
図１６は、従来の光ディスク駆動装置における信号検出回路のサーボ信号演算部を示す回路図である。
このサーボ信号演算部のフォーカス信号演算アンプ６１は、光ピックアップの分割受光素子を有する検出器からの４つの出力信号ＶＡ〜ＶＤを入力し、演算式（ＶＡ＋ＶＣ）−（ＶＢ＋ＶＤ）に基づく演算を行なって得られる出力信号を出力する。このようなフォーカス信号検出方法を非点収差法と呼ぶ。
【０００３】
また、ＤＡコンバータ（ＤＡＣ）６２は、アンプ６３に所定のオフセットキャンセル信号を出力する。
このＤＡＣ６２が出力するオフセットキャンセル信号のオフセットキャンセルデータ“ＦＥＯＦＳ”は、光ディスク駆動装置のＣＰＵ等から設定する。
そして、アンプ６３は、フォーカス信号演算アンプ６１による演算で得られたフォーカス信号からオフセット分を取り除き、そのフォーカス信号を信号端子ＦＥから出力する。
【０００４】
一方、トラッキング信号演算アンプ７１は、光ピックアップの分割受光素子を有する検出器からの４つの出力信号ＶＡ〜ＶＤを入力し、演算式（ＶＡ＋ＶＤ）−（ＶＢ＋ＶＣ）に基づく演算を行なって得られる出力信号を出力する。このようなトラッキング信号演算方法をプッシュプル法と呼ぶ。
【０００５】
また、ＤＡコンバータ（ＤＡＣ）７２は、アンプ７３に所定のオフセットキャンセル信号を出力する。
このＤＡＣ７２が出力するオフセットキャンセル信号のオフセットキャンセルデータ“ＴＥＯＦＳ”は光ディスク駆動装置のＣＰＵ等から設定する。
そして、アンプ７３は、トラッキング信号演算アンプ７１による演算で得られたトラッキング信号からオフセット分を取り除き、そのトラッキング信号を信号端子ＴＥから出力する。
【０００６】
上述のようにして、フォーカス信号演算アンプ６１及びトラッキング信号演算アンプ７１でそれぞれ演算されたフォーカス信号とトラッキング信号は、一般的に２種類に大別されるオフセット信号が含まれる。
【０００７】
その一つは回路オフセットと称し、光ピックアップの検出器のＩＶアンプ，フォーカス信号演算アンプ６１，トラッキング信号演算アンプ７１等の回路オフセットによって生じるものである。
その回路オフセットは、フォトディテクタに入力される信号レベルによらず一定であり、レーザパワーをＯＦＦした場合でも定常的に生じる。
【０００８】
また、回路オフセットは一般にアンプゲインが高いと大きくなる。
すなわち、通常、Ｓ／Ｎ比を良好にするために前段部のアンプのゲインを高くしているので、回路オフセットはＩＶアンプ，フォーカス信号演算アンプ６１，トラッキング信号演算アンプ７１で生じるものが支配的である。
【０００９】
もう一つは光学オフセットと称し、光ピックアップの組立誤差などによって生じるものである。
この光学オフセットは、フォトディテクタに入力される信号レベルによって変化する。したがって、ディスク反射率やレーザパワーによって光学オフセットは変化する。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の光ディスク駆動装置の信号検出回路では、ＤＡＣ６２と７２によって一定量のオフセット信号をキャンセルできるが、上述のようにサーボ信号に生ずるオフセットは、ほぼ一定量の回路オフセットとレーザパワーディスク反射率によって変動する光学オフセットとが混在したものであり、完全なオフセットキャンセルができないという問題があった。
【００１１】
また、サーボ信号に生じるオフセットは、光ピックアップによるレーザビームのフォーカスずれやトラッキングずれを生じさせ、光ディスク上のデータを正しく再生できなかったり、光ディスク上にデータを正しく記録できなかったりするなどの問題も生じていた。
【００１２】
この発明は上記の点に鑑みてなされたものであり、サーボ信号に生じる回路オフセットと光学オフセットを適切にキャンセルできるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
この発明は上記の目的を達成するため、光ピックアップの分割受光素子からの複数の出力信号に基づいてフォーカス信号を生成するフォーカス信号演算回路と、光ピックアップの分割受光素子からの複数の出力信号に基づいてトラッキング信号を生成するトラッキング信号演算回路と、光ピックアップの分割受光素子からの複数の出力信号からなる総和信号を生成する総和信号演算回路と、上記フォーカス信号及び上記トラッキング信号のサーボ信号と上記総和信号とに第１の系統のオフセットキャンセル電圧を印加する第１系統オフセットキャンセル電圧印加手段と、その手段によって第１の系統のオフセットキャンセル電圧が印加された後のサーボ信号を上記第１系統オフセットキャンセル電圧印加手段によって第１の系統のオフセットキャンセル電圧が印加された後の総和信号で正規化するサーボ信号正規化手段と、その手段によって正規化された後のサーボ信号に第２の系統のオフセットキャンセル電圧を印加する第２系統オフセットキャンセル電圧印加手段を備えた光ディスク駆動装置の信号検出回路を提供する。
【００１４】
また、上述の光ディスク駆動装置の信号検出回路において、所定の切替信号に基づいて２種類のゲインの内の一方のゲインに切り替え、その切り替えたゲインに基づいて上記分割受光素子からの複数の出力信号の電流信号をそれぞれ電圧信号に変換する電流電圧変換回路と、上記第１系統オフセットキャンセル電圧印加手段が印加する第１の系統のオフセットキャンセル電圧のレベルを上記所定の切替信号に基づいて２種類の小系統のレベルの内の一方に切り替えるオフセットキャンセル電圧レベル切替手段を設け、上記所定の切替信号に基づいて上記電流電圧変換回路におけるゲインの種類の切り替えと上記オフセットキャンセル電圧レベル切替手段における小系統のレベルの種類の切り替えとを連動させるようにするとよい。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて具体的に説明する。
図２は、この発明の一実施形態である光ディスク駆動装置の構成を示す図である。
【００１６】
この光ディスク駆動装置は、光ディスク１に光ピックアップ２から出射したレーザビームＬを照射する。
レーザ駆動回路３は、データ再生時には、光ピックアップ２を駆動させて所定の再生パワー値でレーザビームＬを照射し、データ記録時には、変調回路４が出力する変調パターンに応じて光ピックアップ２を駆動させて所定の記録パワーでレーザビームを照射する。
【００１７】
光ピックアップ２は、内部に分割受光素子と電流直流変換回路（ＩＶ変換回路）を備えた検出器を有し、その検出器で光ディスク１から反射されたレーザビームを電圧信号に変換する。
信号検出回路５は、光ピックアップ２の出力信号から再生データに応じたＲＦ信号とサーボ信号とを出力する。
そのサーボ信号は、フォーカス制御用のフォーカス信号とトラッキング制御用のトラック信号等からなる。
【００１８】
サーボ回路７は、上記サーボ信号に基づいて光ピックアップ２のアクチュエータを駆動し、レーザビームＬを光ディスク１上のトラックに追従させる。
ＣＰＵ８は、マイクロコンピュータであり、この光ディスク駆動装置の全体の制御を司る。
スピンドルモータ９は、光ディスク１を所定の回転数で回転駆動させる。
【００１９】
図３は、図２の光ピックアップ２内の検出器の構成を示す図である。
この検出器は、４つの分割受光素子１０ａ〜１０ｄからなるフォトディテクタ１０と、４つのＩＶアンプ（ＩＶ変換回路）１１ａ〜１１ｄとからなる。
【００２０】
そして、フォトディテクタ１０の各分割受光素子１０ａ〜１０ｄは、光ディスク１からの反射光による光信号を電流信号に変換すると、ＩＶアンプ１１ａ〜１１ｄへそれぞれ出力し、各ＩＶアンプ１１ａ〜１１ｄは、それぞれ入力した電流信号を電圧信号に変換して出力する。
【００２１】
一般に、レーザビームＬの再生パワー値と記録パワー値とは１０倍程度の差があるため、フォトディテクタ１０に入力される光信号も再生時と記録時とでは同比率の差が生じる。
【００２２】
各ＩＶアンプ１１ａ〜１１ｄは、高，低の２種類のゲインに切り替え可能であり、データ再生時には高ゲインに、データ記録時には低ゲインにそれぞれ切り替えており、レーザパワーの小さいデータ再生時には、十分な振幅の電圧信号が得られるようにし、レーザパワーの高いデータ記録時には、電圧信号が飽和しないように防いでいる。
【００２３】
図１は、図２に示した信号検出回路５の内部の詳細な構成を示す図である。
この信号検出回路５は、ＤＡコンバータ（ＤＡＣ）２３がフォーカス信号の回路オフセットをキャンセルするための電圧“ＦＥＯＦＳ−Ｅ”を出力する。
セレクタ（ＳＥＬ）２２は、２種類のオフセットキャンセルデータの“ＦＥＯＦＳ１”及び“ＦＥＯＦＳ２”を入力し、その内の一方を選択してＤＡＣ２３へ入力する。
【００２４】
すなわち、データ記録中に“Ｈ”になるＷＧＡＴＥ信号を入力し、ＷＧＡＴＥ信号が“ハイ（Ｈ）”の時は“ＦＥＯＦＳ１”を、“ロー（Ｌ）”の時は“ＦＥＯＦＳ２”をＤＡＣ２３へ出力する。
【００２５】
なお、このＷＧＡＴＥ信号は、図３に示した光ピックアップ２内の各ＩＶアンプ１１ａ〜１１ｄのゲイン切り替えにも使用される。
差動アンプ２４は、フォーカス信号演算アンプ２１の出力値から回路オフセットキャンセル電圧“ＦＥＯＦＳ−Ｅ”を差し引いて出力する。
【００２６】
このようにして、上述したように回路オフセットは各ＩＶアンプ１１ａ〜１１ｄ，フォーカス信号演算アンプ２１で生じるものが支配的であり、差動アンプ２４で回路オフセットを差し引くことにより、回路オフセットをほぼキャンセルすることができる。
【００２７】
また、光ピックアップ２内の検出器の各ＩＶアンプ１１ａ〜１１ｄは、ＷＧＡＴＥ信号に基づいてゲイン切り替えを行なう。しかし、高ゲイン時と低ゲイン時とで異なる回路オフセットが生じる。
【００２８】
そこで、ＤＡＣ２３にデータ再生時（ＷＧＡＴＥ信号＝“Ｌ”）用の高ゲインオフセットキャンセルデータ“ＦＥＯＦＳ１”と、データ記録時（ＷＧＡＴＥ信号＝“Ｈ”）用の低ゲインオフセットキャンセルデータ“ＦＥＯＦＳ２”を選択入力することにより、高ゲイン時と低ゲイン時の回路オフセットをいずれもキャンセルすることができる。
【００２９】
同じようにして、この信号検出回路５は、ＤＡコンバータ（ＤＡＣ）３３がトラッキング信号の回路オフセットをキャンセルするための電圧“ＴＥＯＦＳ−Ｅ”を出力する。
セレクタ（ＳＥＬ）３２は、２種類のオフセットキャンセルデータの“ＴＥＯＦＳ１”及び“ＴＥＯＦＳ２”を入力し、その内の一方を選択してＤＡＣ３３へ入力する。
【００３０】
すなわち、データ記録中に“Ｈ”になるＷＧＡＴＥ信号を入力し、ＷＧＡＴＥ信号が“ハイ（Ｈ）”の時は“ＴＥＯＦＳ１”を、“ロー（Ｌ）”の時は“ＴＥＯＦＳ２”をＤＡＣ３３へ出力する。
【００３１】
差動アンプ３４は、トラッキング信号演算アンプ３１の出力値から回路オフセットキャンセル電圧“ＴＥＯＦＳ−Ｅ”を差し引いて出力する。
このようにして、上述したように回路オフセットは各ＩＶアンプ１１ａ〜１１ｄ，トラッキング信号演算アンプ３１で生じるものが支配的であり、差動アンプ３４で回路オフセットを差し引くことにより、回路オフセットをほぼキャンセルすることができる。
【００３２】
また、光ピックアップ２内の検出器の各ＩＶアンプ１１ａ〜１１ｄは、ＷＧＡＴＥ信号に基づいてゲイン切り替えを行なう。しかし、高ゲイン時と低ゲイン時とで異なる回路オフセットが生じる。
【００３３】
そこで、ＤＡＣ３３にデータ再生時（ＷＧＡＴＥ信号＝“Ｌ”）用の高ゲインオフセットキャンセルデータ“ＴＥＯＦＳ１”と、データ記録時（ＷＧＡＴＥ信号＝“Ｈ”）用の低ゲインオフセットキャンセルデータ“ＴＥＯＦＳ２”を選択入力することにより、トラッキング信号についても高ゲイン時と低ゲイン時の回路オフセットをいずれもキャンセルすることができる。
【００３４】
さらに、総和信号演算アンプ４１は、検出器からの出力値ＶＡ〜ＶＤの総和信号を出力する。その総和信号は、この信号に基づいてフォーカス信号及びトラッキング信号を正規化することによって、光ディスクのディスク反射率やレーザパワー値の変化による信号レベル変動を抑圧するために使用される。
一般に、この正規化動作をＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）動作と呼ぶ。
【００３５】
上述と同じようにして、この信号検出回路５は、ＤＡコンバータ（ＤＡＣ）４３が総和信号の回路オフセットをキャンセルするための電圧“ＳＵＭＯＦＳ−Ｅ”を出力する。
セレクタ（ＳＥＬ）４２は、２種類のオフセットキャンセルデータの“ＳＵＭＯＦＳ１”及び“ＳＵＭＯＦＳ２”を入力し、その内の一方を選択してＤＡＣ４３へ入力する。
【００３６】
すなわち、データ記録中に“Ｈ”になるＷＧＡＴＥ信号を入力し、ＷＧＡＴＥ信号が“ハイ（Ｈ）”の時は“ＳＵＭＯＦＳ１”を、“ロー（Ｌ）”の時は“ＳＵＭＯＦＳ２”をＤＡＣ４３へ出力する。
【００３７】
差動アンプ４４は、総和信号演算アンプ４１の出力値から回路オフセットキャンセル電圧“ＳＵＭＯＦＳ−Ｅ”を差し引いて出力する。
このようにして、上述したように回路オフセットは各ＩＶアンプ１１ａ〜１１ｄ，総和信号演算アンプ４１で生じるものが支配的であり、差動アンプ４４で回路オフセットを差し引くことにより、回路オフセットをほぼキャンセルすることができる。
【００３８】
また、光ピックアップ２内の検出器の各ＩＶアンプ１１ａ〜１１ｄは、ＷＧＡＴＥ信号に基づいてゲイン切り替えを行なう。しかし、高ゲイン時と低ゲイン時とで異なる回路オフセットが生じる。
【００３９】
そこで、ＤＡＣ４３にデータ再生時（ＷＧＡＴＥ信号＝“Ｌ”）用の高ゲインオフセットキャンセルデータ“ＳＵＭＯＦＳ１”と、データ記録時（ＷＧＡＴＥ信号＝“Ｈ”）用の低ゲインオフセットキャンセルデータ“ＳＵＭＯＦＳ２”を選択入力することにより、総和信号についても高ゲイン時と低ゲイン時の回路オフセットをいずれもキャンセルすることができる。
【００４０】
次に、差動アンプ２４と３４によって回路オフセットがキャンセルされた総和信号（すなわち、フォーカス信号とトラック信号）はそれぞれＶＣＡ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ａｍｐｅ）２５と３５に入力される。
【００４１】
また、差動アンプ４４によって回路オフセットがキャンセルされた総和信号をＡＧＣ制御回路（ＡＧＣＣＮＴ）４５へ入力する。
ＡＧＣＣＮＴ４５は、総和信号が大きい時にはＶＣＡ２５と３５のゲインを低下させ、総和信号が小さいときにはＶＣＡ２５と３５のゲインを増加させる。
【００４２】
このような動作によって上述のＡＧＣを行ない、フォーカス信号，トラッキング信号のレベルのディスク反射率やレーザパワー値の変化による信号レベル変動を抑制することができる。
【００４３】
さらに、ＤＡコンバータ（ＤＡＣ）２６は、正規化後のフォーカス信号の光学オフセットをキャンセルするための電圧“ＦＥＯＦＳ−Ｏ”を出力する。
そして、差動アンプ２７は、正規化後のフォーカス信号から光学オフセットキャンセル電圧“ＦＥＯＦＳ−Ｏ”を差し引いて出力する。
【００４４】
同じようにして、ＤＡコンバータ（ＤＡＣ）３６は、正規化後のトラッキング信号の光学オフセットをキャンセルするための電圧“ＴＥＯＦＳ−Ｏ”を出力する。そして、差動アンプ３７は、正規化後のトラッキング信号から光学オフセットキャンセル電圧“ＴＥＯＦＳ−Ｏ”を差し引いて出力する。
【００４５】
このようにして、上述したように、フォーカス信号，トラッキング信号に生じる光学オフセットはフォトディテクタ１０に入力される信号レベル、すなわち、総和信号レベルに比例して変化する。
また、総和信号で正規化されたフォーカス信号，トラッキング信号については、光学オフセットが一定レベルになる。
【００４６】
さらに詳しく述べると、光ディスク１のディスク反射率やレーザパワー値が増大すると、フォーカス信号レベル，トラッキング信号レベル，及びフォーカス信号とトラッキング信号に生じる光学オフセットは共に比例して増大する。
【００４７】
同じようにして、総和信号レベルも増大するため、上述のＡＧＣ動作によってＶＣＡ２５，３５のゲインが低下する。
その結果、正規化後のフォーカス信号，トラッキング信号レベルは、光ディスク１のディスク反射率やレーザパワー値の増大前のレベルに抑制することができる。また、光ディスク１のディスク反射率，レーザパワー値の減少時も同様である。
【００４８】
このようにして、差動アンプ２７からは光学オフセットがキャンセルされた正規化後のフォーカス信号が、差動アンプ３７からは光学オフセットがキャンセルされた正規化後のトラッキング信号がそれぞれ出力される。
【００４９】
すなわち、上記フォーカス信号演算アンプ２１及び上記トラッキング信号演算アンプ３１等が、光ピックアップの分割受光素子からの複数の出力信号に基づいてフォーカス信号及びトラッキング信号のサーボ信号を演算するサーボ信号演算回路の機能を果たす。
【００５０】
また、上記差動アンプ２４と３４等が、サーボ信号演算回路から出力されたサーボ信号に第１の系統のオフセットキャンセル電圧を印加する第１系統オフセットキャンセル電圧印加手段の機能を果たす。
【００５１】
さらに、上記ＶＣＡ２５と３５，総和信号演算アンプ４１，差動アンプ４４，ＡＧＣ制御回路４５等が、第１系統オフセットキャンセル電圧印加手段によって第１の系統のオフセットキャンセル電圧が印加された後のサーボ信号を上記複数の出力信号の総和信号で正規化するサーボ信号正規化手段の機能を果たす。
【００５２】
さらにまた、上記差動アンプ２７と３７等が、サーボ信号正規化手段によって正規化された後のサーボ信号に第２の系統のオフセットキャンセル電圧を印加する第２系統オフセットキャンセル電圧印加手段の機能を果たす。
【００５３】
また、上記ＩＶ変換回路１１ａ〜１１ｄが、所定の切替信号に基づいて２種類のゲインの内の一方のゲインに切り替え、その切り替えたゲインに基づいて上記分割受光素子からの複数の出力信号の電流信号をそれぞれ電圧信号に変換する電流電圧変換回路の機能を果たす。
【００５４】
さらに、上記セレクタ２２と３２，ＤＡＣ２３と３３等が、上記第１系統オフセットキャンセル電圧印加手段が印加する第１の系統のオフセットキャンセル電圧のレベルを上記所定の切替信号に基づいて２種類の小系統のレベルの内の一方に切り替えるオフセットキャンセル電圧レベル切替手段の機能を果たす。
【００５５】
そして、上記ＷＧＡＴＥ信号によって上記所定の切替信号に基づいて上記電流電圧変換回路におけるゲインの種類の切り替えと上記オフセットキャンセル電圧レベル切替手段における小系統のレベルの種類の切り替えとを連動させるようにする。
【００５６】
次に、この光ディスク駆動装置におけるオフセットキャンセルシーケンスを説明する。
このオフセットキャンセルシーケンスは、ＣＰＵ８が所定条件における信号検出回路５内のいくつかの信号レベルをＡＤコンバータ（ＡＤＣ）５２を経由して読み取り、読み取ったデータに基づいてオフセットキャンセルデータを設定することによって行なう。
【００５７】
セレクタ５１は、光学オフセットキャンセル後のフォーカス信号（ＦＥ），トラッキング信号（ＴＥ），回路オフセットキャンセル後のフォーカス信号（ＦＥＭＯＮ），トラッキング信号（ＴＥＭＯＮ），総和信号（ＳＵＭＭＯＮ）のうちの１つを選択してＡＤＣ５２へに入力する。
そして、ＡＤＣ５２によるＡＤ変換後のデータ“ＯＦＳＤＡＴ”はＣＰＵ８に入力される。
【００５８】
次に、回路オフセットキャンセルシーケンスを説明する。
上述したように、回路オフセットはレーザパワーをオフ（ＯＦＦ）した場合でも定常的に生じる。
このため、レーザパワーをオフにして信号検出回路５内の信号レベルを検出して、オフセットキャンセルデータを設定することにより、回路オフセットのキャンセルが可能になる。
【００５９】
次に、フォーカス信号系についての回路オフセットキャンセルシーケンスを説明する。
図４は、ＣＰＵ８におけるフォーカス信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートを示す。
【００６０】
ＣＰＵ８は、ステップ（図中「Ｓ」で示す）１で、レーザ駆動回路を停止させ、ＬＤ・ＯＦＦでレーザパワーをオフにする。
ステップ２へ進んで信号検出回路５のセレクタ５１がＦＥＭＯＮを選定するように切り替えを行なう。この結果、ＡＤＣ５２からはＦＥＭＯＮのＡＤ変換データが出力される。
【００６１】
また、ステップ３へ進んでＷＧＡＴＥ信号を“Ｌ”にする。これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは高ゲインになり、また、信号検出回路５のＤＡＣ２３にはオフセットキャンセルデータ“ＦＥＯＦＳ１”が入力される。
そして、ステップ４へ進んで“ＦＥＯＦＳ１”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００６２】
さらに、ＣＰＵ８は、ステップ５へ進んでＷＧＡＴＥ信号を“Ｈ”にする。
これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは低ゲインになり、また、信号検出回路５のＤＡＣ２３にはオフセットキャンセルデータ“ＦＥＯＦＳ２”が入力される。
そして、ステップ６へ進んで“ＦＥＯＦＳ２”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００６３】
このようにして、図４のステップ１〜６の処理終了後、“ＦＥＯＦＳ１”には検出回路のＩＶアンプ１１ａ〜１１ｂが高ゲインの場合の、また、“ＦＥＯＦＳ２”には検出回路のＩＶアンプ１１ａ〜１１ｂが低ゲインの場合のオフセットキャンセルデータが得られる。
【００６４】
図５は、図４のステップ４の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ１１で“”ＦＥＯＦＳ１”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【００６５】
ステップ１２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ２４の出力値“ＦＥＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【００６６】
ステップ１２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ１３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ１５へ進み、負ならばステップ１４へ進む。
【００６７】
ステップ１５へ進んだ場合、“ＦＥＭＯＮ”のレベルは正のレベルであり、“ＦＥＯＦＳ１”に“１”をインクリメント（加算）する。
その結果、オフセットキャンセル電圧“ＦＥＯＦＳ−Ｅ”が増加し、差動アンプ２４の出力値“ＦＥＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【００６８】
ステップ１４へ進んだ場合、“ＦＥＭＯＮ”のレベルは負のレベルであり、“ＦＥＯＦＳ１”から“１”をデクリメント（減算）する。
その結果、オフセットキャンセル電圧“ＦＥＯＦＳ−Ｅ”が減少し、差動アンプ２４の出力値“ＦＥＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【００６９】
このステップ１４又はステップ１５の処理の後にステップ１２へ戻り、ステップ１２〜１５のループ処理を繰り返すうちに、“ＦＥＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＦＥＯＦＳ１”が設定されたところで処理を終了する。
【００７０】
図６は、図４のステップ６の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ２１で“ＦＥＯＦＳ２”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【００７１】
ステップ２２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ２４の出力値“ＦＥＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【００７２】
ステップ２２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ２３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ２５へ進み、負ならばステップ２４へ進む。
【００７３】
ステップ２５へ進んだ場合、“ＦＥＭＯＮ”のレベルは正のレベルであり、“ＦＥＯＦＳ２”に“１”をインクリメント（加算）する。
その結果、オフセットキャンセル電圧“ＦＥＯＦＳ−Ｅ”が増加し、差動アンプ３４の出力値“ＦＥＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【００７４】
ステップ２４へ進んだ場合、“ＦＥＭＯＮ”のレベルは負のレベルであり、“ＦＥＯＦＳ２”から“１”をデクリメント（減算）する。
その結果、オフセットキャンセル電圧“ＦＥＯＦＳ−Ｅ”が減少し、差動アンプ２４の出力値“ＦＥＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【００７５】
このステップ２４又はステップ２５の処理の後にステップ２２へ戻り、ステップ２２〜２５のループ処理を繰り返すうちに、“ＦＥＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＦＥＯＦＳ２”が設定されたところで処理を終了する。
【００７６】
次に、トラッキング信号系についての回路オフセットキャンセルシーケンスを説明する。
図７は、ＣＰＵ８におけるトラッキング信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートを示す。
【００７７】
ＣＰＵは、ステップ（図中「Ｓ」で示す）３１で、レーザ駆動回路を停止させ、ＬＤ・ＯＦＦでレーザパワーをオフにする。
ステップ３２へ進んで信号検出回路５のセレクタ５１がＴＥＭＯＮを選定するように切り替えを行なう。この結果、ＡＤＣ５２からはＴＥＭＯＮのＡＤ変換データが出力される。
【００７８】
また、ステップ３３へ進んでＷＧＡＴＥ信号を“Ｌ”にする。これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは高ゲインになり、また、信号検出回路５のＤＡＣ３３にはオフセットキャンセルデータ“ＴＥＯＦＳ１”が入力される。
そして、ステップ３４へ進んで“ＴＥＯＦＳ１”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００７９】
さらに、ＣＰＵ８は、ステップ３５へ進んでＷＧＡＴＥ信号を“Ｈ”にする。これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは低ゲインになり、また、信号検出回路５のＤＡＣ３３にはオフセットキャンセルデータ“ＴＥＯＦＳ１”が入力される。
そして、ステップ３６へ進んで“ＴＥＯＦＳ２”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００８０】
このようにして、図７のステップ３１〜３６の処理終了後、“ＴＥＯＦＳ１”には検出回路のＩＶアンプ１１ａ〜１１ｂが高ゲインの場合の、また、“ＴＥＯＦＳ１”には検出回路のＩＶアンプ１１ａ〜１１ｂが低ゲインの場合のオフセットキャンセルデータが得られる。
【００８１】
図８は、図７のステップ３４の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ４１で“ＴＥＯＦＳ１”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【００８２】
ステップ４２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ３４の出力値“ＴＥＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【００８３】
ステップ４２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ４３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ４５へ進み、負ならばステップ４４へ進む。
【００８４】
ステップ４５へ進んだ場合、“ＴＥＭＯＮ”のレベルは正のレベルであり、“ＴＥＯＦＳ１”に“１”をインクリメント（加算）する。
その結果、オフセットキャンセル電圧“ＴＥＯＦＳ−Ｅ”が増加し、差動アンプ３４の出力値“ＴＥＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【００８５】
ステップ４４へ進んだ場合、“ＴＥＭＯＮ”のレベルは負のレベルであり、“ＴＥＭＯＮ”から“１”をデクリメント（減算）する。
その結果、オフセットキャンセル電圧“ＴＥＯＦＳ−Ｅ”が減少し、差動アンプ３４の出力値“ＴＥＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【００８６】
このステップ４４又はステップ４５の処理の後にステップ４２へ戻り、ステップ４２〜４５のループ処理を繰り返すうちに、“ＴＥＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＴＥＯＦＳ１”が設定されたところで処理を終了する。
【００８７】
図９は、図７のステップ３６の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ５１で“ＴＥＯＦＳ２”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【００８８】
ステップ５２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ３４の出力値“ＴＥＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【００８９】
ステップ５２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ５３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ５５へ進み、負ならばステップ５４へ進む。
【００９０】
ステップ５５へ進んだ場合、“ＴＥＭＯＮ”のレベルは正のレベルであり、“ＴＥＯＦＳ２”に“１”をインクリメント（加算）する。
その結果、オフセットキャンセル電圧“ＴＥＯＦＳ−Ｅ”が増加し、差動アンプ３４の出力値“ＴＥＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【００９１】
ステップ５４へ進んだ場合、“ＴＥＭＯＮ”のレベルは負のレベルであり、“ＴＥＭＯＮ”から“１”をデクリメント（減算）する。
その結果、オフセットキャンセル電圧“ＴＥＯＦＳ−Ｅ”が減少し、差動アンプ３４の出力値“ＴＥＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【００９２】
このステップ５４又はステップ５５の処理の後にステップ５２へ戻り、ステップ５２〜５５のループ処理を繰り返すうちに、“ＴＥＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＴＥＯＦＳ２”が設定されたところで処理を終了する。
【００９３】
次に、この光ディスク駆動装置における総和信号系についての回路オフセットキャンセルシーケンスを説明する。
図１０は、ＣＰＵ８における総和信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートを示す。
【００９４】
ＣＰＵ８は、ステップ（図中「Ｓ」で示す）６１で、レーザ駆動回路を停止させ、ＬＤ・ＯＦＦでレーザパワーをオフにする。
ステップ６２へ進んで信号検出回路５のセレクタ５１がＳＵＭＭＯＮを選定するように切り替えを行なう。この結果、ＡＤＣ５２からはＳＵＭＭＯＮのＡＤ変換データが出力される。
【００９５】
また、ステップ６３へ進んでＷＧＡＴＥ信号を“Ｌ”にする。これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは高ゲインになり、また、信号検出回路５のＤＡＣ４３にはオフセットキャンセルデータ“ＳＵＭＯＦＳ１”が入力される。
そして、ステップ６４へ進んで“ＳＵＭＯＦＳ１”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００９６】
さらに、ＣＰＵ８は、ステップ６５へ進んでＷＧＡＴＥ信号を“Ｈ”にする。これによって検出回路のＩＶアンプ１１ａ〜１１ｄによるＩＶ変換ゲインは低ゲインになり、また、信号検出回路５のＤＡＣ４３にはオフセットキャンセルデータ“ＳＵＭＯＦＳ２”が入力される。
そして、ステップ６６へ進んで“ＳＵＭＯＦＳ２”の値を変化させて調整し、回路オフセットのキャンセルを行なう。
【００９７】
このようにして、図１０のステップ６１〜６６の処理終了後、“ＳＵＭＯＦＳ１”には検出回路のＩＶアンプ１１ａ〜１１ｂが高ゲインの場合の、また、“ＳＵＭＯＦＳ２”には検出回路のＩＶアンプ１１ａ〜１１ｂが低ゲインの場合のオフセットキャンセルデータが得られる。
【００９８】
図１１は、図１０のステップ６４の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ７１で“ＳＵＭＯＦＳ１”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【００９９】
ステップ７２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ４４の出力値“ＳＵＭＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【０１００】
ステップ７２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ７３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ７５へ進み、負ならばステップ７４へ進む。
【０１０１】
ステップ７５へ進んだ場合、“ＳＵＭＭＯＮ”のレベルは正のレベルであり、“ＳＵＭＯＦＳ１”に“１”をインクリメント（加算）する。その結果、オフセットキャンセル電圧“ＳＵＭＯＦＳ−Ｅ”が増加し、差動アンプ４４の出力値“ＳＵＭＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【０１０２】
ステップ７４へ進んだ場合、“ＳＵＭＭＯＮ”のレベルは負のレベルであり、“ＳＵＭＯＦＳ１”から“１”をデクリメント（減算）する。その結果、オフセットキャンセル電圧“ＳＵＭＯＦＳ−Ｅ”が減少し、差動アンプ４４の出力値“ＳＵＭＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【０１０３】
このステップ７４又はステップ７５の処理の後にステップ７２へ戻り、ステップ７２〜７５のループ処理を繰り返すうちに、“ＳＵＭＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＳＵＭＯＦＳ１”が設定されたところで処理を終了する。
【０１０４】
図１２は、図１０のステップ６６の詳細な処理を示すフローチャートである。
ＣＰＵ８は、ステップ８１で“ＳＵＭＯＦＳ２”に初期値を設定する。例えば、ＡＤＣ５２に入力可能なデータ範囲の中心値を設定する。
【０１０５】
ステップ８２へ進んでＡＤ変換データ“ＯＦＳＤＡＴ”を読み出し、その絶対値が所定値以下か否かを判断して、所定値以下であれば、差動アンプ４４の出力値“ＳＵＭＭＯＮ”がほぼ“０”レベルにあり、回路オフセットキャンセルが終了しているので、処理を終了する。
【０１０６】
ステップ８２の判断で“ＯＦＳＤＡＴ”の絶対値が所定値を越える場合は、ステップ８３へ進んで“ＯＦＳＤＡＴ”が正か負かを判断し、正ならばステップ８５へ進み、負ならばステップ８４へ進む。
【０１０７】
ステップ８５へ進んだ場合、“ＳＵＭＭＯＮ”のレベルは正のレベルであり、“ＳＵＭＯＦＳ２”に“１”をインクリメント（加算）する。
その結果、オフセットキャンセル電圧“ＳＵＭＯＦＳ−Ｅ”が増加し、差動アンプ４４の出力値“ＳＵＭＭＯＮ”のレベルが減少し、回路オフセットが減少する。
【０１０８】
ステップ８４へ進んだ場合、“ＳＵＭＭＯＮ”のレベルは負のレベルであり、“ＳＵＭＯＦＳ２”から“１”をデクリメント（減算）する。
その結果、オフセットキャンセル電圧“ＳＵＭＯＦＳ−Ｅ”が減少し、差動アンプ４４の出力値“ＳＵＭＭＯＮ”のレベルが増加し、回路オフセットが増加する。
【０１０９】
このステップ８４又はステップ８５の処理の後にステップ８２へ戻り、ステップ８２〜８５のループ処理を繰り返すうちに、“ＳＵＭＭＯＮ”のレベルが“０”近傍の所定レベルになるような“ＳＵＭＯＦＳ２”が設定されたところで処理を終了する。
【０１１０】
次に、この光ディスク駆動装置における光学オフセットキャンセルシーケンスについて説明する。
【０１１１】
まず、この光ディスク駆動装置におけるフォーカスサーボをＯＮにした状態でフォーカス信号にオフセットを印加していき、トラッキング信号のの振幅が最大になるようなオフセット値を求めるフォーカス信号のオフセットキャンセル処理を説明する。
【０１１２】
図１３は、フォーカス信号に印加するオフセット量とトラッキング信号の振幅値との関係の一例を示す線図である。
この例の場合、トラッキング信号の振幅値が最大になるフォーカスオフセット印加量はＦであり、この値を光学オフセットキャンセル電圧にする。
【０１１３】
図１４は、この光ディスク駆動装置のＣＰＵ８における総和信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
ＣＰＵ８は、ステップ９１でフォーカスサーボ（ＦＯサーボ）をＯＮにする。
ステップ９２へ進んでセレクタ５１が“ＴＥ”を選択するように切り替えを行なう。
【０１１４】
ステップ９３〜９５ではＩ＝−ＮからＮまでの間、Ｎをインクリメントしながら処理を繰り返す。
まず、ステップ９３でオフセットキャンセルデータの“ＦＥＯＦＳ３”にＩの値を設定する。
【０１１５】
ステップ９４へ進んで“ＯＦＳＤＡＴ”をモニタし、トラッキング信号のピーク値とボトム値に相当するＡＤ変換データを検出する。
さらに、ステップ９５へ進んで（ピーク値−ボトム値）、すなわち、トラッキング信号の振幅値に相当するデータけＴＥ（Ｉ）をＩに関係付けて記憶する。
そして、ステップ９３〜９５の繰り返し後、ステップ９６へ進む。
【０１１６】
ステップ９６では記憶した“２Ｎ＋１”個のデータ：ＴＥ（Ｉ）の最大値を検出する。
ステップ９７へ進んでＴＥ（Ｉ）が最大になるＩの値をオフセットキャンセルデータ“ＦＥＯＦＳ３”として設定する。
そして、上述の処理の終了後、“ＦＥＯＦＳ３”にフォーカス信号の光学オフセットをキャンセルするデータが得られる。
【０１１７】
次に、この光ディスク駆動装置におけるフォーカスサーボをＯＮにした状態でトラッキング信号にオフセットを印加していき、トラッキング信号の振幅の中心値が最も“０”に近いオフセットを求めるトラッキング信号のオフセットキャンセル処理を説明する。
【０１１８】
図１５は、この光ディスク駆動装置のＣＰＵ８における総和信号系の他の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
ＣＰＵ８は、ステップ１０１でフォーカスサーボ（ＦＯサーボ）をＯＮにする。
ステップ１０２へ進んでセレクタ５１が“ＴＥ”を選択するように切り替えを行なう。
【０１１９】
ステップ１０３〜１０５ではＩ＝−ＮからＮまでの間、Ｎをインクリメントしながら処理を繰り返す。
まず、ステップ１０３でオフセットキャンセルデータの“ＴＥＯＦＳ３”にＩの値を設定する。
【０１２０】
ステップ１０４へ進んで“ＯＦＳＤＡＴ”をモニタし、トラッキング信号のピーク値とボトム値に相当するＡＤ変換データを検出する。
さらに、ステップ１０５へ進んで（ピーク値＋ボトム値）／２、すなわち、トラッキング信号の振幅の中心値に相当するデータ：ＴＥ（Ｉ）をＩに関係付けて記憶する。
そして、ステップ１０３〜１０５の繰り返し後、ステップ１０６へ進む。
【０１２１】
ステップ１０６では記憶した“２Ｎ＋１”個のデータ：ＴＥ（Ｉ）の絶対値の最小値、すなわち、最も“０”に近い値を検出する。
ステップ１０７へ進んで｜ＴＥ（Ｉ）｜が最小になるＩの値をオフセットキャンセルデータ“ＴＥＯＦＳ３”として設定する。
そして、上述の処理の終了後、“ＴＥＯＦＳ３”にトラッキング信号の光学オフセットをキャンセルするデータが得られる。
【０１２２】
この光ディスク駆動装置の信号検出回路は、ＩＶアンプ，サーボ信号演算アンプの後段で回路オフセットを差し引いているので、ＩＶアンプ，サーボ信号演算アンプにおける発生が支配的な回路オフセットを十分にキャンセルすることができる。
【０１２３】
また、正規化後のサーボ信号の後段で光学オフセットを差し引いているので、光ディスクのディスク反射率やレーザパワーの変動があっても一定のオフセットキャンセル電圧によって光学オフセットを十分にキャンセルすることができる。
【０１２４】
さらに、ＩＶアンプがゲイン切り替え機能を有し、それぞれのゲインに対してオフセットキャンセルデータを持ち、ゲイン切り替えに連動させてオフセットキャンセルデータの切り替えを行なうので、どちらのゲインに対しても回路オフセットを十分にキャンセルすることができる。
【０１２５】
【発明の効果】
以上説明してきたように、この発明による光ディスク駆動装置の信号検出回路によれば、サーボ信号に生じる回路オフセットと光学オフセットを適切にキャンセルすることができる。
【図面の簡単な説明】
【図１】図２に示した信号検出回路５の内部の詳細な構成を示す図である。
【図２】この発明の一実施形態である光ディスク駆動装置の構成を示す図である。
【図３】図２に示した光ピックアップ２内の検出器の構成を示す図である。
【図４】図１に示したＣＰＵ８におけるフォーカス信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
【図５】図４に示したステップ４の詳細な処理を示すフローチャートである。
【図６】図４に示したステップ６の詳細な処理を示すフローチャートである。
【図７】図１に示したＣＰＵ８におけるトラッキング信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
【図８】図７に示したステップ３４の詳細な処理を示すフローチャートである。
【図９】図７に示したステップ３６の詳細な処理を示すフローチャートである。
【図１０】図１に示したＣＰＵ８における総和信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
【図１１】図１０に示したステップ６４の詳細な処理を示すフローチャートである。
【図１２】図１０に示したステップ６６の詳細な処理を示すフローチャートである。
【図１３】フォーカス信号に印加するオフセット量とトラッキング信号の振幅値との関係の一例を示す線図である。
【図１４】図１に示したＣＰＵ８における総和信号系の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
【図１５】図１に示したＣＰＵ８における総和信号系の他の回路オフセットキャンセルシーケンス処理を示すフローチャートである。
【図１６】従来の光ディスク駆動装置における信号検出回路のサーボ信号演算部を示す回路図である。
【符号の説明】
１：光ディスク        ２：光ピックアップ
３：レーザ駆動回路    ４：変調回路
５：信号検出回路      ６：復調回路
７：サーボ回路        ８：ＣＰＵ
９：スピンドルモータ
１０ａ〜１０ｄ：分割受光素子
１０：フォトディテクタ
１１ａ〜１１ｄ：ＩＶアンプ
２１，６１：フォーカス信号演算アンプ
２２，３２，４２，５１：セレクタ（ＳＥＬ）
２３，２６，３３，３６，４３，６２，７２：ＤＡＣ
２４，２７，３４，３７，４４，６３，７３：差動アンプ
２５，３５：ＶＣＡ
３１，７１：トラッキング信号演算アンプ
４５：ＡＧＣ制御回路（ＡＧＣＣＮＴ）
５２：ＡＤコンバータ（ＡＤＣ）
【図１】
0003545604.tif 000002
【図２】
0003545604.tif 000003
【図３】
0003545604.tif 000004
【図１６】
0003545604.tif 000005
【図４】
0003545604.tif 000006
【図５】
0003545604.tif 000007
【図６】
0003545604.tif 000008
【図７】
0003545604.tif 000009
【図８】
0003545604.tif 000010
【図９】
0003545604.tif 000011
【図１０】
0003545604.tif 000012
【図１１】
0003545604.tif 000013
【図１２】
0003545604.tif 000014
【図１３】
0003545604.tif 000015
【図１４】
0003545604.tif 000016
【図１５】
0003545604.tif 000017