(57)【特許請求の範囲】
【請求項１】
形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、
半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、
上記半導体素子の素子配線と半導体装置の裏面側に形成されたバンプとが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続されていると共に、上記基板配線のリード線に電気的に接続された状態で半導体実装用基板に凹部が形成されており、
上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、
上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とする半導体装置の実装構造。
【請求項２】
形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、
半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、
上記半導体素子の素子配線と半導体装置の裏面とが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続され且つ当該バイアホールに電気的に接続された状態で半導体装置の裏面に凹部が形成されていると共に、半導体実装用基板のリード線に電気的に接続した状態で当該半導体実装用基板上にバンプが形成されており、
上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、
上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とする半導体装置の実装構造。
【請求項３】
請求項１または２記載の半導体装置の実装構造において、
上記バンプと上記凹部との間には、導電性樹脂接着剤が介在していることを特徴とする半導体装置の実装構造。
【請求項４】
請求項１または２記載の半導体装置の実装構造において、
上記バンプと上記凹部との間には、ハンダ材が介在していることを特徴とする半導体装置の実装構造。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置の実装構造において、
半導体装置の裏面側に設けた位置合わせ用係合部と、半導体実装用基板側に設けた位置合わせ用被係合部とが係合していることを特徴とする半導体装置の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装構造に関し、特に数ＧＨｚ以上の高周波で使用する半導体装置の実装構造に関するものである。
【０００２】
【従来の技術】
半導体素子の基板に対する実装構造には、従来から図１２に示すようなものが提供されている。図１２は、従来の高周波半導体素子をパッケージやアルミナセラミック等を用いた高周波半導体素子実装用基板等に実装した状態の構造を示す概略断面図である。
【０００３】
図１２を参照して、参照符号１は、半導体素子を示している。図示していないが、この半導体素子１の表面（素子面）２には、電界効果トランジスタ（以下、「ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｉｔｅｒ」という。）若しくはＩＣを構成するパターンおよびこれと外部との電気信号のやり取りを行うボンディングパッドが形成されている。この半導体素子１は、高周波半導体素子実装用基板（以下、「基板」という。）８上に設置されている。基板８は、たとえばアルミナセラミックスなどで構成することができる。半導体素子１は、通常、基板８上のグランド２３上にハンダ２２等を用いてダイボンディングされ、電気的には直径２５μｍ程度のＡｕ線を用いたボンディングワイヤ２１によって、基板８上に形成された信号線路９と接続される。
【０００４】
信号線路９のうち、特に高周波信号が伝送される信号線路は、通常、基板８の底面をグランド面とするマイクロストリップ型の高周波伝送線路となっており、基板８の誘電率、厚み、信号線路９の幅などを適当な値にして所望の特性インピーダンスになるように設定されている。また、半導体素子がＩＣの場合にも、ＩＣパターン内の高周波信号が伝送される信号線路は、半導体素子の底面をグランド面とし、半導体素子が形成される基板の誘電率、厚み、信号線路の幅などを適当な値にして所望の特性インピーダンスになるように設定される。
【０００５】
ところで、このような半導体素子の実装構造では、ミリ波帯などのさらなる高周波領域において、ボンディングワイヤ２１のインダクタンス成分が抵抗成分としてはたらくようになり、伝送信号の損失が増加する。また、ボンディングワイヤ２１部分のインピーダンスが制御できないため、この部分でインピーダンス不整合による反射損失が増加する。かかる不都合を回避するため、従来では、図１３に示すような半導体素子の実装構造が提供されている。図１３は、基板８と半導体素子１の電気的な接続にボンディングワイヤを使用しないフリップチップ実装構造を示す概略断面図である。
【０００６】
図１３を参照して、ミリ波帯などのさらなる高周波で使用する半導体素子を実装する場合、このようなフリップチップ実装構造を採用すると、当該構造ではボンディングワイヤを使用しないので、高周波特性を劣化させないという利点がある。このため、当該フリップチップ実装構造は、一部の半導体素子に実際に適用されている。
【０００７】
このフリップチップ実装構造について具体的に説明すると、半導体素子１は、素子面２を裏返しにして、すなわちフェイスダウンの状態にして基板８上に設置されている。半導体素子１の素子面２上のボンディングパッド上には、高さ数十μｍのバンプ５が形成されている。このバンプ５は、たとえばメッキ法等により形成することができ、その材料としては、Ａｕ等を採用することができる。そして、このバンプ５を介して半導体素子１と基板８上の信号線路９とが接続されている。両者の接続は、バンプ５と信号線路９を位置合わせし、２００〜３００度程度に加熱しながら、半導体素子１の裏面３側から押圧して熱圧着する。また、押圧しながら超音波の振動を併用して接続する場合もある。バンプ５と信号線路９との位置合わせは、市販のフリップチップ用ボンディング装置を用いれば±１０μｍ以内の精度に仕上げることができる。
【０００８】
図１３においては、バンプ５はＡｕで構成され、基板８へは熱圧着若しくは超音波を併用した熱圧着によって接続したが、ボンディングパッド上に形成されたバンプをハンダ材で構成し、上記と同様、バンプ５と信号線路９とを位置合わせして加熱し、ハンダを溶かしてハンダ付けにより接続することもできる。
【０００９】
【発明が解決しようとする課題】
図１３に示した半導体素子の実装構造では、上述したように、ボンディングワイヤを使用しないため、高周波特性を劣化させないという利点があるが、次のような問題点があった。
【００１０】
図１３に示した実装構造では、半導体素子１の裏面３が上となり、半導体基板８が中空状態となって基板８から発生する熱を放熱させにくいという問題があった。特に、高放熱性が要求される高出力素子を採用する場合には、問題は深刻である。
【００１１】
また、半導体素子としてＩＣを採用した場合には、グランド面である半導体素子１の裏面３側が上になるので、基板８のグランド面２３と接続されなくなる。つまり、グランドが浮いた状態となり、上述のマイクロストリップ型のような高周波伝送線路が形成できないという問題があった。
【００１２】
本発明は、かかる背景のもとになされたものであり、高周波伝送が可能でありかつ放熱性に優れた半導体装置の実装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明（請求項１）に係る半導体装置の実装構造は、形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、上記半導体素子の素子配線と半導体装置の裏面側に形成されたバンプとが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続されていると共に、上記基板配線のリード線に電気的に接続された状態で半導体実装用基板に凹部が形成されており、上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とするものである。
【００１４】
本発明（請求項２）に係る半導体装置の実装構造は、形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、上記半導体素子の素子配線と半導体装置の裏面とが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続され且つ当該バイアホールに電気的に接続された状態で半導体装置の裏面に凹部が形成されていると共に、半導体実装用基板のリード線に電気的に接続した状態で当該半導体実装用基板上にバンプが形成されており、上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とするものである。
【００１５】
本発明（請求項３）に係る半導体装置の実装構造は、請求項１または２記載の半導体装置の実装構造において、上記バンプと上記凹部との間には、導電性樹脂接着剤が介在していることを特徴とするものである。
【００１６】
本発明（請求項４）に係る半導体装置の実装構造は、請求項１または２記載の半導体装置の実装構造において、上記バンプと上記凹部との間には、ハンダ材が介在していることを特徴とするものである。
【００１７】
本発明（請求項５）に係る半導体装置の実装構造は、請求項１ないし４のいずれかに記載の半導体装置の実装構造において、半導体装置の裏面側に設けた位置合わせ用係合部と、半導体実装用基板側に設けた位置合わせ用被係合部とが係合していることを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の実装構造を示す図である。本実施の形態に係る実装構造は、同図に示す構造であって、半導体装置１０１が、バンプ１０５を介して半導体装置実装用基板（以下、「基板」という。）１０８上に実装されている。
【００２０】
本実施の形態の特徴とするところは、
▲１▼  半導体装置１０１の表面１０２側が外側、すなわち基板１０８と離反する側に向くように配置されている点、
▲２▼  半導体装置１０１の裏面１０３側に形成されたグランド電位面（以下、グランド面という。）１０６が、基板１０８のグランド１１０と電気的に接続されている点、および
▲３▼  上記バンプ１０５は、基板１０８に設けた凹部１１１と係合している点である。以下、さらに詳しく説明する。
【００２１】
基板１０８は、たとえばアルミナセラミック等を用いて構成されている。基板１０８の上面には、基板配線が施されており、この基板配線には、信号路線（リード線）１０９および上記グランド１１０が含まれている。
【００２２】
凹部１１１は、所定の位置、本実施の形態ではグランド１１０の近傍に形成されている。また、本実施の形態では、凹部１１１の形状は、略半球状に形成されているが、他の形状でも良い。凹部１１１は、信号線路１０９および基板１０８の一部を切り欠いた状態で形成されたのち、メタライズが行われる。これにより、当該凹部１１１と信号線路１０９とは連続した構造となっている。
【００２３】
この凹部１１１の直径は、後述するバンプ１０５の大きさよりも数十μｍ程度大きくなるように設定されている。凹部１１１は、基板１０８の製造時における基板１０８の穴あけ工程、すなわち、焼結前のいわゆるグリーンシート段階で針を用いて穴あけ作業を行う際に同時に行うことができる。具体的に説明すると、先端がＵ字型の針を用いて、基板１０８の信号線路１０９が形成される部位に所要の深さまでくぼみを形成する。そして、その後焼結することにより、凹部１１１を形成することができる。このとき、焼結後の収縮率を計算に入れたうえで、凹部１１１の直径がバンプ１０５より数十μｍ大きくなるように、上記くぼみを形成する。
【００２４】
次に、図２は、半導体装置１０１の構造を示す模式図である。同図を参照して、半導体装置１０１は、たとえば表面１０２側に半導体素子としてのＩＣパターンが形成されている。このため、半導体装置１０１の作動時には、この表面１０２側から発熱が起こる。また、半導体装置１０１の裏面１０３側には、当該半導体装置１０１のグランド電極としてのグランド面１０６が形成されている。さらに、半導体装置１０１の表面１０２と裏面１０３とを連通するように、バイアホール１０４が形成されている。バイアホール１０４の下端側、すなわち半導体装置１０１の裏面１０３側端部には、バンプ１０５が形成されている。
【００２５】
バイアホール１０４は、直径６０μｍ程度の真直な穴により構成することができる。このバイアホール１０４は、たとえば塩素系のガスを用いてエッチング処理を施すことにより形成することができる。バイアホール１０４の内部壁面には、Ａｕ等をメッキ法等によりメッキすることができる。また、導電性の物質で埋めることもできる。
【００２６】
バンプ１０５は、Ａｕ等をメッキ法等により形成したものである。バンプ１０５の大きさは、３０μｍ〜１００μｍ程度の高さとなるように形成することができる。また、図３は、図２におけるＡ−矢視図であるが、図２および図３に示すように、バンプ１０５は、アイソレーション１０７によってグランド面１０６と電気的に絶縁されている。
【００２７】
グランド面１０６は、電極層からなり、バンプ１０５と同様にメッキ法等により形成されている。
【００２８】
半導体装置１０１を以上のような構造にすることにより、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線と、裏面１０３側に形成されたバンプ１０５とを電気的に接続して、両者間において電気信号を導通させることができる。
【００２９】
そして、図１に示すように、バンプ１０５と凹部１１１とを係合させて当該実装構造が構成されている。これにより、半導体素子の素子配線と基板１０８の信号線路２９とが接続されると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続される。つまり、半導体装置１０１のフリップチップ型実装構造を実現すると同時にマイクロストリップ型の伝送線路を形成することができる。
【００３０】
ところで、実装作業は、たとえば次のような工程で進めることができる。
まず、半導体装置１０１の表面１０２を上側にして、裏面１０３側に形成されたバンプ１０５と基板１０８の信号線路１０９とを位置合わせすると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とを位置合わせする。そして、これらの電気的接続は、２００℃〜３００℃程度に加熱しながら半導体装置１０１を基板１０８側へ押圧して熱圧着する。また、グランド面１０６の接続は通常のダイボンディング同様にＡｕＳｎハンダなどを用いて接続しても良い。このとき、半導体装置１０１を押圧しながら超音波による振動を加えても良い。なお、本実施の形態では、バンプ１０５を半導体装置１０１の裏面１０３側に形成したが、基板８の信号線路１０９上に形成することもできる。
【００３１】
本実施の形態によれば、次のような作用効果を奏する。
半導体装置１０１の表面１０２側が外向きとなるように配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続されているから、半導体素子から生じた熱は、半導体装置１０１自身を介して基板１０８側へも伝導し放熱することができる。つまり、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００３２】
また、半導体装置１０１の素子配線と基板１０８の信号線路１０９とをワイヤボンディングにより接続する構造ではなく、バイアホール１０４およびバンプ１０５を介して接続していると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続された、いわゆるマイクロストリップ型の伝送線路を構成している。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００３３】
さらに、半導体装置１０１側に形成されたバンプ１０５と基板１０８に形成された凹部１１１とが係合しているので、半導体装置１０１を基板１０８上に配置する際に、半導体装置１０１を簡単にしかも精度良く位置決めすることができるという効果を奏する。
【００３４】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図４は、本発明の実施の形態２に係る半導体装置の実装構造を示す図である。同図を参照して、本実施の形態が実施の形態１と異なる点は、
▲１▼  半導体装置１０１と基板１０８を電気的に接続するためのバンプ１０５が基板１０８側に形成されている点、および
▲２▼  このバンプ１０５と係合する凹部１１２が半導体装置１０１側に形成されている点である。なお、その他の構成については、実施の形態１と同様であるので、図４において、図１ないし図３で示したのと同様の参照符号を付してその詳しい説明を省略する。
【００３５】
凹部１１２は、半導体装置１０１のバイアホール１０４に連通した状態で形成されている。凹部１１２は、略半球状をしており、その直径は、バンプ１０５の直径よりも数十μｍ程度大きく設定されている。この凹部１１２の位置は、バンプ１０５がボンディングされる位置に対応させてある。
【００３６】
凹部１１２は、たとえば次のようにして形成することができる。
まず、塩素系ガス等を用いたエッチング処理により、半導体装置１０１の表面１０２側と裏面１０３側とを連通するバイアホール１０４を形成する。バイアホール１０４の直径は、たとえば６０μｍ程度に設定することができる。次に、半導体装置１０１の裏面１０３にレジストパターニングを行い、酸溶液により異方性のエッチングを行うことによってくぼみを形成する。このくぼみの大きさをエッチング処理を制御して所要の大きさに設定し、これにより凹部１１２を形成することができる。このように形成されたバイアホール１０４と凹部１１２の内部壁面に、たとえばＡｕ等をメッキ法等によりメッキする。これにより、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線と、裏面１０３側に形成されたバンプ１０５とが電気的に接続され、両者間において電気信号を導通させることができる。
【００３７】
本実施の形態によれば、実施の形態１と同様の作用効果を奏する。すなわち、半導体装置１０１の表面１０２側が外向きとなるように配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続されているから、半導体素子から生じた熱は、半導体装置１０１自身を介して基板１０８側へも伝導し放熱することができる。つまり、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００３８】
また、半導体装置１０１の素子配線と基板１０８の信号線路１０９とをワイヤボンディングにより接続する構造ではなく、バイアホール１０４およびバンプ１０５を介して接続していると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続された、いわゆるマイクロストリップ型の伝送線路を構成している。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００３９】
さらに、基板１０８側に形成されたバンプ１０５と半導体装置１０１側に形成された凹部１１２とが係合しているので、半導体装置１０１を基板１０８上に配置する際に、半導体装置１０１を簡単にしかも精度良く位置決めすることができるという効果を奏する。
【００４０】
実施の形態３．
次に、本発明の実施の形態３について説明する。
図５は、本発明の実施の形態３に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態１と異なる点は、バンプ１０５と凹部１１１との間に、導電性樹脂接着材１１３を介在させた点である。なお、その他の構成については、実施の形態１と同様であるので、図５において、図１ないし図３で示したのと同様の参照符号を付してその詳しい説明を省略する。
【００４１】
導電性樹脂接着材１１３は、たとえばエポキシ樹脂等にＡｇなどのフィラー材を添加したものを採用することができる。導電性接着樹脂材１１３は、バンプ１０５の上に予め形成しておくことができる。導電性接着樹脂材１１３は、スクリーン印刷法やポッティング法などを用いて容易に形成することができる。
【００４２】
本実施の形態では、次のようにして半導体装置１０１を実装する。
基板１０８に半導体装置１０１を位置合わせする。その後、１００℃〜２００℃に加熱して数時間ベークする。これにより、導電性樹脂接着材１１３が固化し、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。またグランド面１０６も前記導電性樹脂接着剤１１３と同種の導電性樹脂接着剤をグランド１１０上に塗布しておき、バンプ接続時と同時にボンディング及びベークを行い接続を行う。
【００４３】
本実施の形態によれば、実施の形態１と同様の作用効果を奏する。加えて、本実施の形態では、バンプ１０５と凹部１１１との間に導電性樹脂接着材１１３が介在しているので、バンプ１０５と凹部１１１との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１を実装する際に、半導体装置１０１を基板１０８に仮止めすることができる。これにより、実装する際に、半導体装置１０１を押圧する必要が無く、実装作業が容易になる。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００４４】
また、本実施の形態では、位置合わせのための凹部１１１が基板１０８に設けられているが、凹部１１１を形成しなくても、同様の効果が得られる。さらに、導電性樹脂接着材１１３としては、Ｓｉ系樹脂、ポリイミド樹脂などにＡｕ、Ｃｕなどのフィラー材を混ぜたものを採用することもできる。
【００４５】
実施の形態４．
次に、本発明の実施の形態４について説明する。
図６は、本発明の実施の形態４に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態２（図４参照）と異なる点は、バンプ１０５と凹部１１２との間に、導電性樹脂接着材１１３を介在させた点である。なお、その他の構成については、実施の形態２と同様であるので、図６において、図４で示したのと同様の参照符号を付してその説明を省略する。
【００４６】
導電性樹脂接着材１１３は、実施の形態３で示したのと同様に、たとえばエポキシ樹脂等にＡｇなどのフィラー材を添加したものを採用することができる。導電性接着樹脂材１１３は、ポッティング法等を用いて容易に形成することができ、バンプ１０５の上に予め形成しておく。
【００４７】
半導体装置１０１の実装作業は、実施の形態３と同様に、まず、基板１０８に対して半導体装置１０１を位置合わせする。その後、１００℃〜２００℃に加熱して数時間ベークする。これにより、導電性樹脂接着材１１３が固化し、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。またグランド面１０６も前記導電性樹脂接着剤１１３と同種の導電性樹脂接着剤をグランド１１０上に塗布しておきバンプ接続と同時にボンディング及びベークを行い接続を行う。
【００４８】
本実施の形態によれば、実施の形態２と同様の作用効果を奏する。加えて、バンプ１０５と凹部１１２との間に導電性樹脂接着材１１３が介在しているので、バンプ１０５と凹部１１２との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１を実装する際に、半導体装置１０１を押圧する必要が無く、実装作業が容易になる。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００４９】
また、本実施の形態では、位置合わせのための凹部１１２が基板１０８に設けられているが、凹部１１２を形成しなくても、同様の効果が得られる。さらに、導電性樹脂接着材１１３としては、Ｓｉ系樹脂、ポリイミド樹脂などにＡｕ、Ｃｕなどのフィラー材を混ぜたものを採用することもできる。
【００５０】
実施の形態５．
次に、本発明の実施の形態５について説明する。
図７は、本発明の実施の形態５に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態３（図５参照）と異なる点は、実施の形態３では、バンプ１０５と凹部１１１との間に、導電性樹脂接着材１１３を介在させているのに対して、本実施の形態では、ハンダ材１１４をバンプ１０５と凹部１１１との間に介在させている点である。なお、その他の構成については、実施の形態３と同様であるので、図７において、図５で示したのと同様の参照符号を付してその説明を省略する。
【００５１】
ハンダ材１１４としては、たとえばＰｂＳｎ等を用いることができる。ハンダ材１１４は、バンプ１０５の上に予め形成しておくことができる。このハンダ材１１４は、たとえばメッキ法等を用いて容易に形成することができる。
【００５２】
本実施の形態では、次のようにして半導体装置１０１を実装する。
基板８に対して半導体装置１０１を位置合わせする。そして、形成したハンダ材１１４の融点よりも高温に加熱し、その後、冷却することによりハンダ材１１４を固化させる。これにより、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。
【００５３】
本実施の形態によれば、実施の形態３と同様の作用効果を奏する。すなわち、本実施の形態では、バンプ１０５と凹部１１１との間にハンダ材１１４が介在しているので、バンプ１０５と凹部１１１との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１と基板１０８との電気的結合をも強固なものにすることができるという効果を奏する。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００５４】
また、本実施の形態では、位置合わせのための凹部１１１が基板１０８に設けられているが、凹部１１１を形成しなくても、同様の効果が得られる。さらに、ハンダ材１１４は、ハンダペースト材をスクリーン印刷法により形成することもできる。加えて、ハンダ材１４としては、ＡｕＳｎ、ＡｕＧｅ等を採用することもできる。
【００５５】
実施の形態６．
次に、本発明の実施の形態６について説明する。
図８は、本発明の実施の形態６に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態４（図６参照）と異なる点は、実施の形態４では、バンプ１０５と凹部１１２との間に、導電性樹脂接着材１１３を介在させているのに対して、本実施の形態では、ハンダ材１１４をバンプ１０５と凹部１１２との間に介在させている点である。なお、その他の構成については、実施の形態４と同様であるので、図８において、図６で示したのと同様の参照符号を付してその説明を省略する。
【００５６】
ハンダ材１１４としては、実施の形態５と同様に、たとえばＰｂＳｎ等を用いることができる。ハンダ材１１４は、バンプ１０５の上に予め形成しておくことができ、このハンダ材１１４は、たとえばメッキ法等を用いて容易に形成することができる。
【００５７】
本実施の形態においても、実施の形態５と同様に、次のようにして半導体装置１０１を実装することができる。
【００５８】
すなわち、まず、基板８に対して半導体装置１０１を位置合わせし、ハンダ材１１４の融点よりも高温に加熱し、その後、冷却する。これにより、ハンダ材１１４を固化させて、半導体装置１０１と基板１０８とを強固に結合することができる。
【００５９】
本実施の形態によれば、実施の形態５と同様の作用効果を奏する。すなわち、バンプ１０５と凹部１１２との間にハンダ材１１４が介在しているので、バンプ１０５と凹部１１２との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１と基板１０８との電気的結合をも強固なものにすることができるという効果を奏する。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００６０】
また、本実施の形態では、位置合わせのための凹部１１２が基板１０８に設けられているが、凹部１１２を形成しなくても、同様の効果が得られる。さらに、ハンダ材１１４は、ハンダペースト材をスクリーン印刷法により形成することもできる。加えて、ハンダ材１１４としては、ＡｕＳｎ、ＡｕＧｅ等を採用することもできる。
【００６１】
各実施の形態についての変形例．
以下、上記実施の形態１ないし６についての変形例について説明する。
図９は、第１の変形例に係る半導体装置１０１の底面図であり、半導体装置１０１を裏面側から見た図である。
本変形例の特徴とするところは、半導体装置１０１側に位置決め用の係合部１１５を設けた点である。係合部１１５は、半導体装置１０１の裏面１０３側に設けられており、半導体装置１０１を実装する際の位置合わせに用いる。係合部１１５としては、たとえば円柱状の突起を形成することができる。
【００６２】
図示していないが、基板１０８側には、上記係合部１１５と係合する被係合部が設けられている。被係合部としては、係合部１１５として突起を採用した場合には、これと嵌合する嵌合凹部を採用することができる。
【００６３】
本変形例によれば、上記実施の形態１ないし６のいずれかと同様の作用効果を奏する。加えて、本変形例では、係合部と被係合部との係合により、半導体装置１０１と基板１０８との位置決め精度をさらに向上させることができる。その結果、半導体装置１０１の精密な実装が可能になるという効果を奏する。
【００６４】
なお、係合部１１５およびこれと係合する被係合部の形状は、円柱状の突起および嵌合凹部に限らず、他の形状を採用することができる。要するに、係合部と被係合部とが係合することにより、半導体装置１０１の位置決めをすることができるものであれば良い。従って、本変形例では、半導体装置１０１側に突起を形成し、基板１０８側に嵌合凹部を形成する態様を示したが、半導体装置１０１側に嵌合凹部を形成し、基板１０８側に突起を形成する態様としても良い。
【００６５】
次に、第２の変形例について説明する。図１０は、第２の変形例に係る半導体装置１０１の構造を示す要部拡大図であって、実施の形態１で示した半導体装置１０１（図２参照）に対して変形を施した態様を示している。
【００６６】
本変形例の特徴とするところは、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線（図示せず）とバンプ１０５とを接続するバイアホール１０４の周囲に、半導体装置１０４の表面１０２側と裏面１０３側とを連通した状態でグランド電位バイアホール１１７が複数形成されている点である。つまり、このグランド電位バイアホール１１７によって、半導体素子とグランド面１０６とが電気的に接続されている。グランド電位バイアホール１１７は、バイアホール１０４を取り囲むように対称に配置することができる。
【００６７】
グランド電位バイアホール１１７の形成方法としては、バイアホール１０４を形成するときと同様に、塩素系のガス等を用いてエッチング処理し、半導体装置１０１の表面１０２側と裏面１０３側とを貫通する穴を形成する。この穴は、バイアホール１０４に平行に形成し、穴の直径は、たとえば６０μｍ程度に設定することができる。また、当該エッチング処理により形成した穴の内部壁面には、Ａｕ等をメッキ法等によりメッキすることができる。これにより、グランド電位バイアホール１１７が形成される。
【００６８】
本変形例によれば、上記第１ないし実施の形態６のいずれかと同様の作用効果を奏する。加えて、バイアホール１０４の周囲に複数のグランド電位バイアホール１１７が形成されるから、高周波信号を伝送するバイアホール１０４が、グランド電位バイアホール１１７によって疑似的な同軸線路型高周波伝送線路となる。従って、高周波信号の損失を極力低減することができるという効果を奏する。
【００６９】
以上の各実施の形態および変形例の説明においては、半導体装置１０１は、唯一つのみ採用したが、本発明は、図１１に示すような半導体装置の多層構造にも適用することができる。図１１では、半導体装置１２４の上に半導体装置１２５が積層状態で配置されている。半導体装置１２４は、上述した各実装構造を採用して基板１０８に実装することができる。また、半導体装置１２５は、半導体装置１２４に対して、上述した各実装構造を採用して実装することができる。
【００７０】
このように半導体装置１２４，１２５を多層化することにより、半導体装置全体としての高性能化を図ることができる。
【００７１】
【発明の効果】
請求項１に係る発明によれば、素子面が形成された表面側が外向きとなるように半導体装置が半導体実装用基板上に配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されているから、半導体素子から生じた熱は、半導体装置を介して半導体実装用基板側へも伝導し放熱することができる。
【００７２】
このように、本請求項に係る発明では、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００７３】
また、半導体装置の素子配線と半導体実装用基板のリード線とをワイヤボンディングにより接続する構造ではなくバイアホールおよびバンプを解して接続していると共に、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されるので、たとえば半導体素子がＩＣチップの場合に、いわゆるマイクロストリップ型の伝送線路を構成することができる。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００７４】
さらに、半導体装置側に形成されたバンプと半導体実装用基板に形成された凹部とが係合しているので、半導体装置を半導体実装用基板上に配置する際に、半導体装置を簡単にしかも精度良く位置決めすることができるという効果を奏する。
また、グランド電位バイアホールが、半導体素子の素子配線とバンプとを接続するバイアホール（信号伝送用バイアホール）の周囲に形成されるので、信号伝送用バイアホール部分が擬似的な同軸線路型伝送線路となる。これにより、高周波信号の伝送損失を一層抑えることができるという効果を奏する。
【００７５】
請求項２に係る発明によれば、素子面が形成された表面側が外向きになるように半導体装置が半導体実装用基板上に配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されているから、半導体素子から生じた熱は、半導体装置を介して半導体実装用基板側へも伝導し放熱することができる。
【００７６】
このように、本請求項に係る発明では、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００７７】
また、半導体装置の素子配線と半導体実装用基板のリード線とをワイヤボンディングにより接続する構造ではなくバイアホールおよびバンプを介して接続していると共に、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されるので、たとえば半導体素子がＩＣチップの場合に、いわゆるマイクロストリップ型の伝送線路を構成することができる。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００７８】
さらに、半導体装置側に形成された凹部と半導体実装用基板に形成されたバンプとが係合しているので、半導体装置を半導体実装用基板上に配置する際に、半導体装置を簡単にしかも精度良く位置決めすることができるという効果を奏する。
また、グランド電位バイアホールが、半導体素子の素子配線とバンプとを接続するバイアホール（信号伝送用バイアホール）の周囲に形成されるので、信号伝送用バイアホール部分が擬似的な同軸線路型伝送線路となる。これにより、高周波信号の伝送損失を一層抑えることができるという効果を奏する。
【００７９】
請求項３に係る発明によれば、請求項１または２に係る発明と同様の作用効果を奏する。加えて、本請求項に係る発明では、バンプと凹部との間に導電性樹脂接着剤が介在しているので、バンプと凹部との間の結合、すなわち半導体装置と半導体実装用基板との間の機械的結合を強固なものにすることができるという効果を奏する。
【００８０】
請求項４に係る発明によれば、請求項１または２に係る発明と同様の作用効果を奏する。加えて、本請求項に係る発明では、バンプと凹部との間にハンダ材が介在しているので、バンプと凹部との間の結合、すなわち半導体装置と半導体実装用基板との間の機械的結合を強固なものにすることができると共に、電気的結合をも強固なものにすることができるという効果を奏する。
【００８１】
請求項５に係る発明によれば、請求項１ないし４のいずれかに係る発明と同様の作用効果を奏する。加えて，本請求項に係る発明では、係合部と被係合部との係合により、半導体装置と半導体実装用基板との位置決め精度をさらに向上させることができ、その結果、半導体装置の精密な実装が可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の実装構造を示す図である。
【図２】本発明の実施の形態１に係る半導体装置の実装構造に採用される半導体装置の模式図である。
【図３】本発明の実施の形態１に係る半導体装置の実装構造に採用される半導体装置を裏面側から見た図である。
【図４】本発明の実施の形態２に係る半導体装置の実装構造を示す図である。
【図５】本発明の実施の形態３に係る半導体装置の実装構造を示す要部拡大図である。
【図６】本発明の実施の形態４に係る半導体装置の実装構造を示す要部拡大図である。
【図７】本発明の実施の形態５に係る半導体装置の実装構造を示す要部拡大図である。
【図８】本発明の実施の形態６に係る半導体装置の実装構造を示す要部拡大図である。
【図９】本発明の各実施の形態に適用できる第１の変形例を示す図であり、半導体装置を裏面側から見た図である。
【図１０】本発明の各実施の形態に適用できる第２の変形例を示す図であり、半導体装置の要部拡大図である。
【図１１】本発明のその他の実施態様を示す半導体装置の実装構造を示す図である。
【図１２】従来の高周波半導体素子を実装した状態の構造を示す概略断面図である。
【図１３】従来の高周波半導体素子をフリップチップ実装構造により実装した状態を示す概略断面図である。
【符号の説明】
１０１  装置、１０２  表面、１０３  裏面、１０４  バイアホール、
１０５  バンプ、１０６  グランド面（グランド電位面）、１０８  基板、
１０９  信号線路、１１０  グランド（グランド電位層）、１１１  凹部、
１１２  凹部、１１３  導電性樹脂接着材、１１４  ハンダ材、１１５  突起、
１１７  グランド電位バイアホール、１２４  装置、１２５  装置。
【図１】
0003594771.tif 000002
【図２】
0003594771.tif 000003
【図３】
0003594771.tif 000004
【図４】
0003594771.tif 000005
【図５】
0003594771.tif 000006
【図６】
0003594771.tif 000007
【図７】
0003594771.tif 000008
【図８】
0003594771.tif 000009
【図９】
0003594771.tif 000010
【図１０】
0003594771.tif 000011
【図１１】
0003594771.tif 000012
【図１２】
0003594771.tif 000013
【図１３】
0003594771.tif 000014