(57)【特許請求の範囲】
【請求項１】
ドライバの出力信号を伝送路を介してレシーバへ供給する際に、前記ドライバの出力インピーダンスを前記伝送路の特性インピーダンスに整合させるインピーダンス整合回路であって、
前記ドライバの出力端子と前記伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、
前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、該階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時に前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が前記第１のレベルに達した第１の時間を示す第１の時間検出信号と前記第２のレベルに達した第２の時間を示す第２の時間検出信号をそれぞれ出力する時間検出手段と、
前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、前記時間検出手段からの前記第１及び第２の時間検出信号が示す第１の時間と前記基準時間との差分時間及び前記第２の時間と前記基準時間との差分時間をそれぞれ測定し、該差分時間に基づき前記第１の時間が前記基準時間より短く、かつ、前記第２の時間が前記基準時間より長くなるように、前記出力インピーダンス調整器のインピーダンスを調整する制御信号を前記出力インピーダンス調整器へ出力する差分時間測定手段と
を有することを特徴とするインピーダンス整合回路。
【請求項２】
ドライバの出力信号を伝送路を介してレシーバへ供給する際に、前記ドライバの出力インピーダンスを前記伝送路の特性インピーダンスに整合させるインピーダンス整合回路であって、
前記ドライバの出力端子と前記伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、
前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、該階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時に前記出力インピーダンス調整器の出力信号が前記第１のレベルに達したことを示す第１の検出信号と前記第２のレベルに達したことを示す第２の検出信号をそれぞれ出力する検出回路と、
前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、前記ドライバの入力信号と前記検出回路からの前記第１及び第２の検出信号とに基づき、前記出力インピーダンス調整器の出力信号が前記ドライバへの立上がり信号入力時点から前記第１のレベルに達するまでの第１の時間と前記第２のレベルに達するまでの第２の時間を検出し、これら第１及び第２の検出時間と前記基準時間との差分時間を測定し、該差分時間に基づき前記第１の時間が前記基準時間より短く、かつ、前記第２の時間が前記基準時間より長くなるように、前記出力インピーダンス調整器のインピーダンスを調整する制御信号を前記出力インピーダンス調整器へ出力する測定器と
を有することを特徴とするインピーダンス整合回路。
【請求項３】
前記検出回路は、前記ドライバの出力インピーダンスと前記伝送路の特性インピーダンスとが整合されている場合において、前記ドライバへの立上がり信号入力時点から前記出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルの電圧を発生する第１の電圧発生回路と、該階段波形部分経過直後の第２の時間における第２のレベルの電圧を発生する第２の電圧発生回路と、インピーダンス整合のためのインピーダンス調整時に前記出力インピーダンス調整器の出力信号と前記第１の電圧発生回路からの電圧とを比較して前記第１の検出信号を出力する第１の比較器と、インピーダンス整合のためのインピーダンス調整時に前記出力インピーダンス調整器の出力信号と前記第２の電圧発生回路からの電圧とを比較して前記第２の検出信号を出力する第２の比較器とよりなることを特徴とする請求項２記載のインピーダンス整合回路。
【請求項４】
前記測定器は、前記ドライバの無負荷時に、前記出力インピーダンス調整器の出力信号が前記ドライバへの立上がり信号入力時点からＨレベル又はＬレベルに達するまでの時間を前記基準時間として設定していることを特徴とする請求項２又は３記載のインピーダンス整合回路。
【請求項５】
前記測定器は、前記第１の時間が前記基準時間より長いときには前記出力インピーダンス調整器のインピーダンスを小さくし、前記第２の時間が前記基準時間より短いときには前記出力インピーダンス調整器のインピーダンスを大きくするように前記出力インピーダンス調整器のインピーダンスを調整することを特徴とする請求項２乃至４のうちいずれか一項記載のインピーダンス整合回路。
【請求項６】
前記測定器は、前記出力インピーダンス調整器のインピーダンスを最小値に設定した後、前記第２の時間と前記第１の時間との時間差が、前記第１の時間よりも長くなるまで、前記出力インピーダンス調整器のインピーダンスを所定値ずつ増加させていき、その増加途中で前記出力インピーダンス調整器のインピーダンスが最大値に達したときには、該最大値のインピーダンスを前記出力インピーダンス調整器に設定することを特徴とする請求項２乃至４のうちいずれか一項記載のインピーダンス整合回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインピーダンス整合回路に係り、特に集積回路のドライバの出力電圧を感知して、伝送路に波形歪みを生じさせないようにドライバの出力インピーダンスを可変させることにより、伝送路との整合を実現するインピーダンス整合回路に関する。
【０００２】
【従来の技術】
集積回路の出力ドライバ等の電子回路の出力信号を伝送路に伝送する際に、伝送信号の波形歪みを無くすため、回路の出力インピーダンスと伝送路の特性インピーダンスとを整合させることが行われる。このインピーダンス整合方法には、抵抗で終端させる方法をとる。終端方法には、送信側で終端する方法と受信側で終端する方法がある。
【０００３】
また、ドライバから出力され伝送路を経てレシーバに入力される電圧は、ドライバのスイッチオン時点から０ＶからドライバのＨレベル出力電圧ＶＳまで直線的に増加する波形ではなく、進行波と反射波によりＨレベル出力電圧ＶＳの半分の電圧ＶＳ／２で伝送路の長さに応じた時間継続する波形部分（棚部分）を有する階段波形であることが知られており、この現象を利用してＶＳ／２より高いＨレベルの第１の基準電圧及びＶＳ／２より低いＬレベルの第２の基準電圧と、ドライバ出力電圧とをそれぞれ比較し、その比較結果に基づきドライバの出力インピーダンスを調整するインピーダンス整合回路が従来より知られている（特開２００１−２４４９７号公報：発明の名称「自己整合式ディジタルドライバ回路」）。
【０００４】
この従来回路は、ディジタル伝送のインタフェース部で前段ドライバと出力インピーダンス部と出力インピーダンス制御部とを有し、出力インピーダンス部と出力インピーダンス制御部の両方または一方に前段ドライバ出力信号を入力するドライバ回路であって、上記前段ドライバ出力信号と上記出力インピーダンス部の出力信号と第１の基準電圧と第２の基準電圧とを入力し制御信号を上記出力インピーダンス部に出力する出力インピーダンス制御部と、上記前段ドライバ出力信号と上記制御信号とを基に出力インピーダンスを設定する出力インピーダンス部とを有する構成である。
【０００５】
この従来回路によれば、伝送信号がＬレベルからＨレベルへ切り替わる場合、Ｈレベルの第１の基準電圧と出力インピーダンス部の出力信号とを比較し、その比較結果に応じて出力インピーダンス部のインピーダンスを可変制御して確実に単調な電圧上昇を得、更に出力インピーダンス部の出力信号が第１の基準電圧より高くなると、出力インピーダンス部のインピーダンスを高くするように制御して、負荷を駆動している間、出力インピーダンス部の出力信号を第１の基準電圧に等しい電圧に制御し、その後にレシーバから全反射して戻ってくる反射波形により出力インピーダンス部の出力信号が第１の基準電圧の２倍の電圧付近に達すると、出力インピーダンス部の出力インピーダンスを更に高くまたはハイインピーダンス状態に設定する。
【０００６】
伝送信号がＨレベルからＬレベルへ切り替わる場合、Ｌレベルの第２の基準電圧と出力インピーダンス部の出力信号とを比較し、その比較結果に応じて出力インピーダンス部のインピーダンスを可変制御して確実に単調な電圧下降を得、以後上記のＬレベルからＨレベルへの切り替わりと同様の出力インピーダンス制御が行われる。
【０００７】
【発明が解決しようとする課題】
しかるに、上記の従来の受信側で終端する方法は、送信側から終端に常に電流を流すため、消費電力の増大につながるという問題がある。一方、特開２００１−２４４９７号公報記載の従来回路では、出力インピーダンス部の第１の基準電圧と第２の基準電圧の間の出力電圧波形部分において単調な電圧上昇又は単調な電圧降下が得られるようにドライバの出力インピーダンスを調整することで波形歪みを低減するものである。
【０００８】
しかしながら、出力ドライバの出力インピーダンスと伝送路の特性インピーダンスが等しいというインピーダンス整合条件を満足しているときには、出力ドライバの出力信号波形は、ＶＳ／２付近で階段部分を有する階段波形になるが、上記の従来の回路では、ＶＳ／２付近での階段部分を無くすような出力インピーダンス調整であるため、インピーダンス整合条件を悪化させるもので、ドライバの出力信号波形が単調的に変化しても、伝送路を経由したレシーバの入力信号波形が単調的に変化する綺麗な波形が得られない。
【０００９】
本発明は上記の点に鑑みなされたもので、伝送路上の階段波形に注目し、伝送路の整合条件をドライバの出力電圧から判断し、安定動作・低消費電力が期待できるインピーダンス整合回路を提供することを目的とする。
【００１０】
また、本発明の他の目的は、ドライバの出力インピーダンスの整合条件を満たすことにより、レシーバに単調的に変化する信号を供給し得るインピーダンス整合回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、ドライバの出力信号を伝送路を介してレシーバへ供給する際に、ドライバの出力インピーダンスを伝送路の特性インピーダンスに整合させるインピーダンス整合回路であって、ドライバの出力端子と伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時にドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が第１のレベルに達した第１の時間を示す第１の時間検出信号と第２のレベルに達した第２の時間を示す第２の時間検出信号をそれぞれ出力する時間検出手段と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、時間検出手段からの第１及び第２の時間検出信号が示す第１の時間と基準時間との差分時間及び第２の時間と基準時間との差分時間をそれぞれ測定し、差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力する差分時間測定手段とを有する構成としたものである。
【００１２】
また、上記の目的を達成するため、第２の発明は、ドライバの出力端子と伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号が第１のレベルに達したことを示す第１の検出信号と第２のレベルに達したことを示す第２の検出信号をそれぞれ出力する検出回路と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、ドライバの入力信号と検出回路からの第１及び第２の検出信号とに基づき、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点から第１のレベルに達するまでの第１の時間と第２のレベルに達するまでの第２の時間を検出し、これら第１及び第２の検出時間と基準時間との差分時間を測定し、差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力する測定器とを有する構成としたものである。
【００１３】
一般に、伝送路の整合条件はドライバの出力インピーダンスと伝送路の特性インピーダンスが等しい時である。この時、伝送路上に進行波として、信号電圧の半分の電圧が立ち、レシーバからの反射波で残り半分の電圧が加算されて信号電圧と同じになる。このインピーダンス整合がとれた状態では、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生する。逆にインピーダンス整合が取れていない状態では、出力インピーダンス調整器の出力信号の階段波形部分はＨレベル又はＬレベルの中間レベル付近では発生しない。
【００１４】
そこで、上記の第１及び第２の発明では、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点から第１のレベルに達するまでの第１の時間と第２のレベルに達するまでの第２の時間を検出し、これら第１及び第２の検出時間と、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの基準時間との差分時間を測定し、その差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力することにより、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにできる。
【００１５】
ここで、上記の検出回路は、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルの電圧を発生する第１の電圧発生回路と、階段波形部分経過直後の第２の時間における第２のレベルの電圧を発生する第２の電圧発生回路と、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号と第１の電圧発生回路からの電圧とを比較して第１の検出信号を出力する第１の比較器と、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号と第２の電圧発生回路からの電圧とを比較して第２の検出信号を出力する第２の比較器とよりなる。
【００１６】
また、上記の測定器は、ドライバの無負荷時に、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点からＨレベル又はＬレベルに達するまでの時間を基準時間として設定していることを特徴とする。この発明では、基準時間を、ドライバの負荷時にドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間に設定することができる。
【００１７】
また、本発明は上記の目的を達成するため、測定器は、第１の時間が基準時間より長いときには出力インピーダンス調整器のインピーダンスを小さくし、第２の時間が基準時間より短いときには出力インピーダンス調整器のインピーダンスを大きくするように出力インピーダンス調整器のインピーダンスを調整することを特徴とする。この発明では、第１の時間が基準時間より短く、また、第２の時間が基準時間より長くなるようなインピーダンス調整を行う。
【００１８】
更に、本発明は上記の目的を達成するため、上記の測定器を、出力インピーダンス調整器のインピーダンスを最小値に設定した後、第２の時間と第１の時間との時間差が、第１の時間よりも長くなるまで、出力インピーダンス調整器のインピーダンスを所定値ずつ増加させていき、その増加途中で出力インピーダンス調整器のインピーダンスが最大値に達したときには、最大値のインピーダンスを出力インピーダンス調整器に設定する構成としたものである。この発明では、出力インピーダンス調整器の出力信号に階段波形部分が生じない場合は、最大値のインピーダンスを出力インピーダンス調整器に設定することができる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるインピーダンス整合回路の一実施の形態の回路図を示す。この実施の形態は、集積回路の出力ドライバ１の出力インピーダンスを伝送路と整合させる回路で、出力ドライバ１は出力インピーダンス調整器２を介して伝送路（信号線）に接続されている。出力インピーダンス調整器２は、出力ドライバ１の出力インピーダンスＺＳを調整して出力に接続される伝送路との整合をとるためのものである。
【００２０】
また、抵抗Ｒ１とＲ２の直列回路と、抵抗Ｒ３とＲ４の直列回路とが電源電圧ＶＤＤとグランドとの間に接続されている。比較器４は出力インピーダンス調整器２の出力電圧と、抵抗Ｒ１及びＲ２で抵抗分圧された電圧とを比較する構成とされており、同様に、比較器５は出力インピーダンス調整器２の出力電圧と、抵抗Ｒ３及びＲ４で抵抗分圧された電圧とを比較する構成とされている。更に、比較器４及び５の出力信号が差分時間測定器６を介して出力インピーダンス調整器２の制御端子に接続されている。
【００２１】
図２は出力ドライバ１と伝送路の等価回路を示す。同図において、出力ドライバ１はＨレベル出力電圧ＶＳの電圧源と出力インピーダンスＺＳで近似され、特性インピーダンスＺ０の伝送路８に接続される。ここで、スイッチ（図示せず）が入り、例えばＨレベル（信号電圧ＶＳ）の立上がり入力が出力ドライバ１にあるものとすると、この結果、伝送路８には、
ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
の電圧が発生し、伝送路８を進行波として進む。この進行波はレシーバ（図示せず）まで達すると、レシーバの入力インピーダンスは無限大に近いため、全反射する。
【００２２】
全反射の場合、レシーバの入力に発生する電圧は、進行波の電圧に同じ電圧の反射波が加算されるので、
２×ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
となる。これが進行波と反射波の合成波の電圧である。回路の整合条件では、合成波の電圧がＶＳと等しいので、
ＶＳ＝２×ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
となり、この条件を満足する出力インピーダンスＺＳと特性インピーダンスＺ０の関係は、ＺＳ＝Ｚ０のときである。
【００２３】
この整合条件を満足するときの出力ドライバ１の出力に現れる電圧の時間変化を図３に示す。同図に示すように、出力ドライバ１の出力電圧が０からＶＳまで立ち上がる時、初めに進行波の電圧、すなわちＶＳ／２の電圧まで立ち上がり、その後に反射波による電圧が加算されてＶＳの電圧が出力ドライバ１の出力に現れる。出力電圧がＶＳとなる時間は、信号が伝送路８を往復する時間である。
【００２４】
ここで、出力ドライバ１の出力電圧が０からＶＳまで立ち上がる時の波形は、中間の電圧ＶＳ／２である時間継続する階段波形となる。なお、この時の進行波の電圧が、ＶＳ／２になるのは、ＺＳ＝Ｚ０の条件から計算される。従って、電圧ＶＳ／２で階段を作っている波形があれば、回路の整合条件を満たしている。なお、図３中、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２５】
これに対して、ＺＳ＞Ｚ０やＺＳ＜Ｚ０のような回路の整合条件を満たしていない時には、出力ドライバ１の出力電圧波形は、上記とは異なる波形を示す。このことについて説明するに、図４はＺＳ＞Ｚ０のときの出力ドライバ１の出力に現れる電圧の時間変化を示す。この場合は、反射を繰り返してＶＳまで上がるので、最初に電圧がＶＳ／２に達する時間よりも早い時間で、すなわちＶＳ／２より低い電圧に最初の階段波形が現れ、ＶＳ／２の電圧に階段波形は現れない。なお、図４中、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２６】
図５はＺＳ＜Ｚ０のときの出力ドライバ１の出力に現れる電圧の時間変化を示す。この場合は、反射の影響で波打った波形となる。このときは最初に電圧がＶＳ／２に達する時間よりも遅い時間で、すなわちＶＳ／２より高い電圧に最初の階段波形が現れ、ＶＳ／２の電圧に階段波形は現れない。なお、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２７】
以上の図３乃至図５から、ＶＳ／２の電圧に階段波形が現れるように、出力インピーダンスＺＳを調整すれば、その回路は整合条件を満たすことがわかる。そこで、本発明では、ＶＳ／２の少し下の電圧を通過する時間ｔ１とＶＳ／２の少し上の電圧を通過する時間ｔ２の２つの時間ポイントを監視することで、出力ドライバ１のインピーダンスＺＳを伝送路の特性インピーダンスＺ０と整合させようとするものである。
【００２８】
図１は上記の原理に従って、出力ドライバ１の出力インピーダンスを伝送路の特性インピーダンスと整合させる整合回路で、設定電圧であるＶＳ／２より少し上の電圧（時間ｔ２の設定電圧）は、抵抗Ｒ１とＲ２の抵抗分割により作成している。また、設定電圧であるＶＳ／２より少し下の電圧（時間ｔ１の設定電圧）は抵抗Ｒ３とＲ４の抵抗分割により作成している。更に、比較器４は、時間ｔ２の設定電圧と出力端子に現れる電圧を比較し、比較器５は、時間ｔ１の設定電圧と出力端子に現れる電圧を比較する。これらの比較器４及び比較器５は、出力端子に現れる電圧が設定電圧以上の時にＨレベルを出力する。
【００２９】
また、差分時間測定器６は、出力ドライバ１の入力信号の立ち上がり開始時点から出力インピーダンス調整器２の出力電圧が、それぞれ時間ｔ１の設定電圧、時間ｔ２の設定電圧に立ち上がるまでの時間ｔ１、ｔ２を求め、その値から、出力インピーダンス調整器２で出力インピーダンスＺＳを可変する信号を、出力インピーダンス調整器２の制御端子へ出力する。
【００３０】
次に、図１の実施の形態の動作について、図６のフローチャート等を併せ参照して説明する。まず、Ｌレベルにある出力ドライバ１に信号電圧ＶＳのＨレベル信号が入力されたものとすると、差分時間測定器６は、その入力時点から比較器５の出力信号がＨレベルに達するまでの時間に基づき、出力インピーダンス調整器２の出力電圧が０からＶＳ／２よりやや低い電圧に達するまでの時間ｔ１を検出し、その検出時間ｔ１と基準時間Ａとを大小比較する（ステップＳ１）。ここで、基準時間Ａは、出力ドライバ１の無負荷時に、出力電圧が０からＶＳまで立上がる、予め測定しておいた時間である。この基準時間Ａは、通常、出力ドライバ１の負荷時の出力電圧が立上がってからＶＳ／２付近の階段波形部分までに達している時間に相当する。
【００３１】
差分時間測定器６は、ｔ１がＡより長ければ出力インピーダンスＺＳの値を小さくする制御信号を出力インピーダンス調整器２へ供給し（ステップＳ２）、その出力インピーダンスＺＳが前回までの値よりも小さい最小値であるかどうか判定し（ステップＳ３）、最小値でなければ、再びステップＳ１に戻って時間ｔ１と基準時間Ａとの大小比較を行うが、最小値であれば、そのときの値を出力インピーダンスＺＳとして決定する（ステップＳ４）。上記の出力インピーダンス調整器２のインピーダンス調整により、時間ｔ１が基準時間Ａに近付くか、基準時間Ａより短くなる。
【００３２】
他方、差分時間測定器６は、時間ｔ１が基準時間Ａ以下であるときには、信号入力時点から比較器４の出力信号がＨレベルに達するまでの時間に基づき、出力インピーダンス調整器２の出力電圧が０からＶＳ／２よりやや高い電圧に達するまでの時間ｔ２を検出し、その検出時間ｔ２と基準時間Ａとを大小比較する（ステップＳ５）。
【００３３】
続いて、差分時間測定器６は、時間ｔ２が基準時間Ａより短ければ出力インピーダンスＺＳの値を大きくする制御信号を出力インピーダンス調整器２へ供給し（ステップＳ６）、その出力インピーダンスＺＳが前回までの値よりも大きい最大値であるかどうか判定し（ステップＳ７）、最大値でなければ、再びステップＳ２に戻って時間ｔ２と基準時間Ａとの大小比較を行うが、最大値であれば、そのときの値を出力インピーダンスＺＳとして決定する（ステップＳ８）。上記の出力インピーダンス調整器２のインピーダンス調整により、時間ｔ２が基準時間Ａに近付くか、基準時間Ａより長くなる。
【００３４】
このようにして、差分時間測定器６は時間ｔ１が基準時間Ａより短く、時間ｔ２が基準時間Ａより長くなる出力インピーダンスＺＳの値を見つける。これにより、出力インビーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になるため、結果として、出力ドライバ１の出力インピーダンスＺＳを伝送路の特性インピーダンスＺ０と整合させることができる。
【００３５】
図７はＺＳ＝Ｚ０となる出力インピーダンスＺＳに調整できたときのタイムチャートで、図７（Ａ）に示す信号が出力ドライバ１及び出力インピーダンス調整器２から出力される場合、比較器５から時間ｔ１で図７（Ｂ）に示すようにＨレベルの信号が出力され、続いて比較器４から時間ｔ２で図７（Ｃ）に示すようにＨレベルの信号が出力される。また、図７（Ｄ）は出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さの信号であり、ある長さのこの階段波形部分が得られるように（換言すると、出力インピーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になるように）、出力インピーダンスＺＳを調整することにより、出力ドライバ１と伝送路の整合条件を満たすことができる。
【００３６】
これに対し、ＺＳ＞Ｚ０の場合の出力ドライバ１及び出力インピーダンス調整器２の出力信号は、図８（Ａ）に示すようになり、比較器５から図８（Ｂ）に示す信号が得られ、比較器４から図８（Ｃ）に示す信号が取り出されるので、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さを示す信号は図８（Ｄ）に示すように、その継続時間が殆どない。
【００３７】
同様に、ＺＳ＜Ｚ０の場合の出力ドライバ１及び出力インピーダンス調整器２の出力信号は、図９（Ａ）に示すようになり、比較器５から図９（Ｂ）に示す信号が得られ、比較器４から図９（Ｃ）に示す信号が取り出されるので、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さを示す信号は図９（Ｄ）に示すように、その継続時間が殆どない。
【００３８】
しかしながら、上記の短い継続時間内でＺＳ＞Ｚ０及びＺＳ＜Ｚ０の場合は、図６に示したフローチャートに従う動作により、本実施の形態によれば、出力インビーダンス調整器２の出力信号の階段部分がＶＳ／２付近になるように出力インピーダンス調整器２のインピーダンスを調整することにより、ＺＳ＝Ｚ０を満足するように調整できる。なお、出力インビーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になることにより、レシーバの入力信号波形は単調に増加する綺麗な波形となる。
【００３９】
次に、本発明の他の実施の形態について説明する。この実施の形態では、まず、差分時間測定器６は出力インピーダンス調整器２のインピーダンスＺＳを最小値に調整する（ステップＳ１１）。続いて、差分時間測定器６は、入力信号の立上がり時点から比較器５からＨレベルの信号が入力されるまでの時間ｔ１と、入力信号の立上がり時点から比較器４からＨレベルの信号が入力されるまでの時間ｔ２との時間差（ｔ２−ｔ１）が、時間ｔ１より大きくなるまで、ＺＳの値を所定値αずつ増やしていく（ステップＳ１２、Ｓ１３、Ｓ１４）。
【００４０】
このようにして、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分を見付け、上記の時間差（ｔ２−ｔ１）が時間ｔ１より大きくなった時点でインピーダンスＺＳの調整を終了する。通常、このときには、ＺＳは最大値未満である。
【００４１】
なお、伝送路の長さが短く、伝送に要する時間が、信号の立ち上がり時間に比べて少ない場合、出力ドライバ１の出力に現れる電圧に階段波形が発生しない。この場合は、ドライブ能力は少なくても差し支えないので、出力インピーダンスＺＳが最大になったことが検出された時に（ステップＳ１３）、インピーダンス調整処理を止め、ＺＳに最大値を設定する（ステップＳ１５）。ＺＳを最大値にしたのは、消費電力を抑えるためである。
【００４２】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、出力ドライバ１にＬレベル（ＧＮＤ）の立下がり入力があったときには、図３乃至図５や図７乃至図９に示したドライバ出力信号波形がＶＳから０Ｖ方向へ立下がる点が異なり、よって時間ｔ１、ｔ２はドライバ出力信号レベルがＶＳ／２よりやや高い電圧、ＶＳ／２よりやや低い電圧に達する時間に設定される点が上記の実施の形態と異なるだけで、原理的には上記の実施の形態と同様の動作により、出力インピーダンスの整合条件を満足するような出力インピーダンスの調整ができる。なお、本明細書において、ドライバへの立上がり入力はＬレベルへの立下がり入力も包含する。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにしたため、伝送路を送信側で終端する方法で、ドライバの出力インビーダンスと伝送路の特性インピーダンスとの整合を自動的にとることができ、これにより、温度変化や電圧変化によってドライバの内部インピーダンスが変わって伝送路との整合状態からずれた場合でも、安定なインピーダンス整合動作と低消費電力化を実現できる。
【００４４】
また、本発明によれば、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにしたため、レシーバの入力信号波形を単調変化する波形にすることができる。
【００４５】
更に、本発明によれば、伝送路の長さが短く、伝送に要する時間が信号の立上がり（立下がりを含む）時間に比べて少なく、出力インピーダンス調整器の出力信号に階段波形部分が生じない場合は、最大値のインピーダンスを出力インピーダンス調整器に設定するようにしたため、消費電力を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の回路図である。
【図２】出力ドライバと伝送路の等価回路図である。
【図３】ＺＳ＝Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図４】ＺＳ＞Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図５】ＺＳ＜Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図６】本発明の一実施の形態における差分時間測定器の動作説明用フローチャートである。
【図７】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけたときの図１の各部のタイムチャートである。
【図８】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけ、ＺＳ＞Ｚ０の場合の図１の各部のタイムチャートである。
【図９】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけ、ＺＳ＜Ｚ０の場合の図１の各部のタイムチャートである。
【図１０】本発明の他の実施の形態における差分時間測定器の動作説明用フローチャートである。
【符号の説明】
１  出力ドライバ
２  出力インピーダンス調整器
４、５  比較器
６  差分時間測定器
Ｚ０  特性インピーダンス
ＺＳ  出力インピーダンス
ＶＳ  電圧源
Ｒ１〜Ｒ４  抵抗
【図１】
0003558054.tif 000002
【図２】
0003558054.tif 000003
【図３】
0003558054.tif 000004
【図４】
0003558054.tif 000005
【図５】
0003558054.tif 000006
【図６】
0003558054.tif 000007
【図７】
0003558054.tif 000008
【図８】
0003558054.tif 000009
【図９】
0003558054.tif 000010
【図１０】
0003558054.tif 000011