(57)【特許請求の範囲】
【請求項１】
半導体基板の所定の領域にイオン注入により不純物を導入するイオン注入工程と、
前記イオン注入工程の後、前記高密度プラズマＣＶＤ装置の、ＲＦバイアスを印加せずに、前記半導体基板をイオン密度１×１０１２/cm３以上の高密度プラズマにさらす第１の高密度プラズマ処理工程と、
前記高密度プラズマＣＶＤ装置のＲＦバイアスを印加して、前記半導体基板をイオン密度１×１０１２/cm３以上の高密度プラズマにさらす第２の高密度プラズマ処理工程と、
前記第２の高密度プラズマ処理工程の後、前記導入された不純物を活性化させるための熱処理工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記高密度プラズマ処理工程において、前記半導体基板表面に絶縁膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記高密度プラズマ処理工程において、反応ガスとしてシランガスを使用することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記イオン注入工程において、イオン注入時の加速電圧を１ＫｅＶ以下とすることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記イオン注入工程において、不純物のドーズ量が１×１０１３個／ｃｍ２から１×１０１６個／ｃｍ２の範囲内となるようにイオン注入を行うことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
請求項１から５のいずれかに記載の半導体装置の製造方法により製造され、接合の深さが０．１μｍ以下の不純物導入領域を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に半導体素子を構成する不純物拡散層の浅い接合（シャロージャンクション）の形成方法に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の微細化に伴い、ソース／ドレイン拡散層を、ゲート電極に近い領域は浅く、それ以外の領域は深く形成する「ダブルドレイン構造」が検討されている。この構造で、ゲート電極近傍の浅い拡散層領域はエクステンション領域と呼ばれる。短チャンネル効果を抑制するとともに駆動能力の低下を防ぐためには、エクステンション領域は、できるだけ浅く、かつソース−ドレイン間の抵抗値を低く抑えなければならない。
【０００３】
拡散層領域を形成する方法としては、まず拡散層領域となる領域にイオン注入により不純物を導入し、その後、熱処理を施してその不純物を活性化させる方法が一般的である。しかし、イオン注入では、イオンと結晶格子との核衝突によってシリコン基板に空孔や格子間シリコン原子など様々な結晶欠陥が生じることが知られている。特に格子間シリコン原子は、導入された不純物と結合し、熱処理が行われたときに、平衡拡散係数の数千倍から数万倍の拡散係数で拡散する。したがって、イオン注入の段階で比較的浅い領域にのみ不純物を導入しても、熱処理時に拡散が深く進んでしまうことがある。この現象は、過度増速拡散（ＴＥＤ：Ｔｒａｎｓｉｅｎｔ  Ｅｎｈａｎｃｅｄ  Ｄｉｆｆｕｓｉｏｎ）と呼ばれ、シャロージャンクション形成における問題点として知られている。
【０００４】
この問題を解決するための方法としては、特開平１１−１７６７６５号公報に、イオン注入後の基板に電子ビームを照射することによって、損傷が生じた基板を復旧する方法が開示されている。しかし、製造ラインに電子ビーム照射のための新たな装置を導入し、製造プロセスに新たに１つの工程を加えることは、製造コストや生産工期の増大を招き、現実的な解決策とはいえない。
【０００５】
また、シャロージャンクション形成時のもう１つの問題は、不純物の外方拡散である。シャロージャンクションを形成する場合、イオン注入工程では、不純物はシリコンの表層にのみ導入される。そのような分布状態で不純物を活性化させるための高温熱処理を施すと、表層の不純物の外方拡散が発生し、不純物濃度が低下してしまう。従来、この問題は、熱処理を施す前に、ウェハ上に、外方拡散の防止を目的とした保護絶縁膜形成することにより解決されてきた。
【０００６】
【発明が解決しようとする課題】
本発明は、ＭＯＳＦＥＴの製造過程でシャロージャンクションを形成する場合に過度増速拡散を抑制して接合の深さを制御できるようにすることを目的とする。これにより、シャロージャンクション形成技術、言うなれば微細ＭＯＳＦＥＴの成形技術の核となる技術を確立し、動作が安定した、高性能の半導体装置を供給できるようにする。
【０００７】
【課題を解決するための手段】
本発明は、半導体基板の所定の領域にイオン注入により不純物を導入するイオン注入工程と、イオン注入工程の後、高密度プラズマＣＶＤ装置の、ＲＦバイアスを印加せずに、その半導体基板をイオン密度１×１０１２/cm３以上の高密度プラズマにさらす第１の高密度プラズマ処理工程と、高密度プラズマＣＶＤ装置のＲＦバイアスを印加して、半導体基板をイオン密度１×１０１２/cm３以上の高密度プラズマにさらす第２の高密度プラズマ処理工程と、この第２の高密度プラズマ処理工程の後、導入された不純物を活性化させる熱処理工程とを含むことを特徴とする半導体装置の製造方法である。
【０００８】
高密度プラズマに半導体基板をさらした場合、基板の極表面のみが高温になり基板の深さ方向では急速に温度が低下する。この性質を利用すれば、基板内部の拡散を進めることなく、表面に発生した熱で点欠陥を修復することができる。その後に活性化熱処理を行えば、過度増速拡散は生じず、接合の深さを思い通りに制御することができる。
【０００９】
また、前記高密度プラズマ処理工程において、高密度プラズマＣＶＤ装置などを用いて半導体基板表面に絶縁膜を形成すれば、熱処理時の外方拡散を防止することもできる。例えば、反応ガスとしてシランガスを使用し、酸化ケイ素を主体とする絶縁膜を形成する。
【００１０】
また、イオン注入工程において、イオン注入時の加速電圧を１ＫｅＶ以下とすれば、不純物が比較的浅く注入され、浅い接合を形成することができる。本発明では上記高密度プラズマ処理により点欠陥が除去されているので、低エネルギーでイオン注入したのに熱処理で接合が深まってしまうという心配はない。
【００１１】
また、イオン注入工程では、不純物のドーズ量が１×１０１３個／ｃｍ２から１×１０１６個／ｃｍ２の範囲内となるようにイオン注入を行うことが好ましい。抵抗値を低く抑えるためには不純物濃度をある程度高くする必要があるが、一方で接合を浅く保つためには濃度が高すぎてもよくないからである。
【００１２】
以上に説明した製造方法を用いれば、不純物導入領域の接合の深さが０．１μｍ以下の場合でも、深さを自由に制御することができ、高品質、高性能な半導体装置を比較的容易に製造することができる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照して説明する。図１（ａ）〜（ｄ）はシャロージャンクション形成工程における半導体基板の断面を段階的に示したものである。本実施の形態において、シャロージャンクションは、以下のように形成される。
【００１４】
はじめに、図１（ａ）に示すように、Ｎ型シリコン基板１に素子分離用の酸化膜２を形成する。次に、各素子領域に４ｎｍのゲート酸化膜３を形成し、チャネルドープを行う。その後、ポリシリコンを２００ｎｍ堆積し、ドライエッチングによりゲート電極４を形成する。その後、酸化膜を堆積し、エッチバックによりサイドウォール５を形成する。以上は、従来と同じであるため、詳細な説明は省略する。
【００１５】
次いで、ＨＦ系のエッチング液を用いて自然酸化膜（図示せず）を除去した後、サイドウォール５が形成されたゲート電極４をマスクとして、ソース／ドレイン領域となる領域にイオン注入を行う。これにより、図１（ｂ）に示すように、ソース／ドレイン領域となる不純物導入領域６が形成される。本実施の形態では、イオン注入は、低エネルギーイオン注入機を用いて、ボロンを含む低分子量の分子（例えばＢＦ３分子）をイオン化したＢ＋イオンを、５００ｅＶのエネルギーで加速して注入する。注入する元素イオンは、砒素（Ａｓ＋）、リン（Ｐ＋）、フッ化ボロン（ＢＦ２＋）などでもよい。また、イオン注入は、不純物導入領域６に、単位面積［ｃｍ２］あたり１×１０１３〜１×１０１６個のイオンが注入されるように行う。
【００１６】
従来方法では、ここで、シリコン基板表面に外方拡散防止のための酸化膜（以下、キャップ酸化膜と称する）を形成していた。１ＫｅＶ以下の低エネルギーでイオン注入を行った場合には、注入の深さが５０ｎｍ程度と比較的浅いため、前述のように熱処理時に不純物の外方拡散が生ずる。外方拡散によりシリコン基板表層の不純物濃度が低下すれば、拡散層抵抗が高くなってしまうので、これを防止するためである。酸化膜の形成には、通常、低温での成膜が可能な装置、例えば平行平板型プラズマＣＶＤ装置や常圧・準常圧式の熱ＣＶＤ装置が使用される。成膜温度は概ね４００℃とすることが一般的である。加熱は、ＣＶＤ装置のサセプタに内蔵された抵抗ヒーターを用いて行う。これにより成膜時のウェハ表面温度を４００℃以下に保つことができる。
【００１７】
これに対し、本実施の形態では、従来方法で使用していた平行平板型プラズマＣＶＤ装置や常圧・準常圧式の熱ＣＶＤ装置に代えて、高密度プラズマＣＶＤ装置を使用する。高密度プラズマＣＶＤ装置はチャンバー内に導入されたガスを高密度プラズマ化して、ウェハと反応させて膜を堆積させる装置であり、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）方式、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ：サイクロトロン共鳴プラズマ）方式、特殊な磁場を用いた方式など種々の装置が知られている。
【００１８】
なお、本発明の方法の特徴は、イオン注入後のウェハの表面を高密度プラズマにさらすことにあるので、高密度プラズマの生成に、必ずしもＣＶＤ装置を使用する必要はない。しかし、本実施の形態のように、高密度プラズマＣＶＤ装置を使用すれば、点欠陥の除去と、キャップ酸化膜の形成を同時に行うことができる。
【００１９】
まず、高密度プラズマＣＶＤ装置により点欠陥が除去されるしくみについて説明する。高密度プラズマＣＶＤプロセスは、一般に化学反応と物理的なスパッタリングとを組み合わせたプロセスである。例えばＩＣＰ方式の装置では、まず誘導結合プラズマを発生させ、ウェハの表面近傍の反応領域に高周波（ＲＦ）エネルギー（バイアス）を印加することによって反応ガスの解離を促進して、高反応性イオン種のプラズマを生成する。このプラズマをウェハと反応させて膜を堆積させる（化学反応）。これらの処理は、真空中、もしくはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）などの不活性ガス中で行われる。アルゴン、ヘリウムなどの比較的不活性なイオン成分は、ＲＦバイアスの印加によって高い運動量（電界）を与えられ、被堆積薄膜材料をスパッタ率曲線に基づき薄膜の断面形状に沿って特定の領域から選択的に除去する（物理的スパッタリング）。これにより、処理中にその場スパッタリング（ｉｎ  ｓｉｔｕ  ｓｐｕｔｔｅｒｉｎｇ）および／またはイオン指向性（ｉｏｎ  ｄｉｒｅｃｔｉｏｎａｌｉｔｙ）がもたらされる。ＲＦバイアスの印加は薄膜の形成において必須ではないが、形成された薄膜の段差被覆性を向上するためにＲＦバイアスを印加することがある。
【００２０】
ここで、ＲＦバイアスを印加すると、イオンがウェハの表面に衝突することによって熱が発生する。このため、一般の配線工程で高密度プラズマＣＶＤプロセスを用いる場合には、発生した熱を抑えるために冷却用ヘリウムをウェハの界面に流すことがある。一方、ＲＦバイアスを非常に弱くする場合あるいは印加しない場合は、比較的不活性なアルゴン、ヘリウムなどのイオン成分のウェハへの衝突が減少する。
【００２１】
本実施の形態では、プラズマ密度を１×１０１２以上とし、ＲＦバイアスは印加せず、かつＨｅによる積極的な冷却も行わない条件で、真空中で、高密度プラズマＣＶＤプロセスを行う。この場合のウェハ温度は、裏面の放射温度計による測定で約４００℃となった。なお、裏面で測定される温度は最表面で発生した熱が拡散し、ウェハ全体が熱せられて観測できるものであるため、必ずしも最表面の温度と一致するものではないが、ウェハ表面が相当の高温になることは明らかである。
【００２２】
イオン注入により生じた点欠陥は、この高密度プラズマの熱で修復されるものと考えられる。但し、この熱によってウェハの厚み方向への拡散が進行することはない。これは、高密度プラズマの熱はウェハの極表面でのみ発生し、ウェハの厚み方向では急速に温度が低下するためと推察される。この性質を利用すれば、厚み方向に拡散を進めることなく、点欠陥を修復することができる。
【００２３】
また、本実施の形態では、反応ガスとしてシランガス（ＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８など）を使用する。これにより、ウェハ上には、図１（ｃ）に示すように、酸化ケイ素を主体とする２００ｎｍのキャップ酸化膜７が形成され、従来同様、熱処理時の不純物の外方拡散を防止することができる。
【００２４】
なお、本実施の形態では、ＲＦバイアスを印加せずに酸化膜を形成しているが、ある程度の膜厚まで酸化膜を形成した後に、ＲＦバイアスを印加して、スパッタリング効果を取り入れても良い。スパッタリングを行なうと、基板表面温度はより高くなるため、アニール効果を期待できる。
【００２５】
以上に説明した高密度プラズマＣＶＤプロセスにより、イオン注入時に生じたウェハの点欠陥を除去するとともに、外方拡散のためのキャップ酸化膜を形成することができる。
【００２６】
次に、ウェハに導入された不純物を活性化させるために、不活性ガス中で（あるいは真空中で）、ランプを用いて熱処理を施す。近年の主流は、速昇降温熱処理（ＲＴＰ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置を用いて、ウェハ面の温度を均一に保ちつつ、適応し得る最高の昇温レートで高温度まで昇温し、最高温度に達すると同時に降温する手法である。この熱処理は、時間を横軸、温度を縦軸にとって温度変化をグラフにすると図４に示すような楔形になるため、「スパイクアニール」と呼ばれている。熱処理条件は、最高到達温度が１０５０℃となるようにする。これにより、図１（ｄ）に示すようにＰ型のソース／ドレイン領域８が形成され、ＭＯＳトランジスタが形成される。
【００２７】
図２は、ボロン注入後のボロンの総量をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した結果である。図に示す測定を実施したウエハ面内の位置は、ウエハ中心部である。図中ＩＩＩ  は、ボロン注入直後で熱処理を行う前のＳＩＭＳ深さプロファイルである。グラフＩは、本方法を用いてキャップ酸化膜を形成した後に熱処理を行った場合である。ＩＩは比較のために平行平板型のプラズマＣＶＤ法を用いてキャップ酸化膜を形成した場合の分布を示したものである。図から、従来の方法ではキャリア濃度の分布において、濃度が１．０×１０１８となる深さは５３ｎｍ程度であったが、本方法を用いることで、４６ｎｍ程度の、より浅い接合を形成できることがわかる。
【００２８】
また、図３は、熱処理後の層抵抗分布を四短針法を用いて測定した結果を示す図である。図３（ａ）は高密度プラズマＣＶＤ装置を用いてキャップ酸化膜を成膜した場合であり、図３（ｂ）は平行平板型のプラズマＣＶＤ装置を用いてキャップ酸化膜を形成した場合の抵抗分布を示している。平行平板型のプラズマＣＶＤ装置を用いてキャップ酸化膜を形成した場合、層抵抗はウエハ面内均一性が悪く、ウエハ周辺部ほど層抵抗が高くなる傾向が見られる。絶対値で比較した場合、高密度プラズマＣＶＤを用いる場合の約半分である。つまり、プラズマ密度が高くてもせいぜい１×１０１１以下である平行平板型のプラズマＣＶＤ装置では、半導体基板表面のアニール効果は得られない。一方、高密度プラズマＣＶＤプロセスによれば、前述のように均一な拡散層抵抗を得ることができる。
【００２９】
また、本実施の形態の方法は、従来キャップ酸化膜を形成するために使用していた平行平板型プラズマＣＶＤ装置を高密度プラズマＣＶＤ装置に代えるだけで実現できる。新しい装置を開発したり、新しい工程を追加したりする必要はないので、従来に比べてコストや工期を増大させるということなく、従来よりも高性能かつ高品質の半導体装置を安価に供給することができる。
【００３０】
なお、本実施の形態では、プラズマ密度を１×１０１２以上としているが、この数値は大よその目安に過ぎず、若干下回る値でも点欠陥を除去できる場合があることは当業者にとって明らかである。また、上記実施の形態は、高密度プラズマＣＶＤプロセスという１つのプロセスにより点欠陥を除去すると同時に絶縁膜（キャップ酸化膜）を形成できる（従来に比べて工程数が増えない）という点で特に優れているが、本発明の特徴は高密度プラズマ処理により点欠陥を除去することにあるので、絶縁膜は他のプロセスにより形成してもよい。また、絶縁膜の種類およびその絶縁膜を形成する場合の反応ガスの種類はシランガスに限らず他にも種々考えられる。
【００３１】
【発明の効果】
本発明の方法では、イオン注入後の半導体基板を高密度プラズマにさらすことにより基板表面の点欠陥を除去する。これにより、ＴＥＤ現象を抑制できるので、形成する接合の深さを思い通りに制御することができ、シャロージャンクションの形成が容易になる。
【図面の簡単な説明】
【図１】シャロージャンクション形成工程における半導体基板の断面を段階的に示した図。
【図２】活性化熱処理後の不純物導入層のボロン分布を示す図。
【図３】活性化熱処理後の不純物導入層の抵抗分布を示す図。
【図４】スパイクアニールの温度プロファイルの一例を示す図。
【符号の説明】
１  シリコン基板、  ２  酸化膜、  ３  ゲート酸化膜、  ４  ゲート電極、５  サイドウォール、  ６  不純物導入領域、  ７  キャップ酸化膜、  ８  ソース／ドレイン領域。
【図１】
0003578345.tif 000002
【図２】
0003578345.tif 000003
【図３】
0003578345.tif 000004
【図４】
0003578345.tif 000005