(57)【特許請求の範囲】
【請求項１】
改良されたコモンモード除去を有する演算増幅回路（10）であって、この回路が、
差動入力信号を受信するための差動入力対と、第１差動出力および第２差動出力を含む差動出力対とを含む差動入力セクション（14）と、
前記演算増幅回路の第１差動出力（26）に結合された第１カスコード電流源（M10、M11）と、前記演算増幅回路の第２差動出力（28）に結合された第２カスコード電流源（M9、M12）とを有するカスコード電流源セクション（18）であって、前記第１カスコード電流源（M10、M11）が、前記差動入力セクション（14）の第２差動出力に結合されたフィードバックノード（48）と制御ノード（50）とを有し、前記第２カスコード電流源（M9、M12）が、前記差動入力セクション（14）の第１差動出力に結合されたフィードバックノード（52）と制御ノード（54）とを有する、カスコード電流源セクション（18）と、
前記第１カスコード電流源（M10、M11）のフィードバックノード（48）に結合された負入力と、前記第２カスコード電流源（M9、M12）のフィードバックノード（52）に結合された正入力と、前記第１カスコード電流源の制御ノード（50）に結合された正出力と、前記第２カスコード電流源の制御ノード（54）に結合された負出力とを有する第１完全差動演算増幅器（A6）であって、前記演算増幅回路（10）が動作状態である場合、前記第１完全差動演算増幅器（A6）は、前記第１カスコード電流源及び第２カスコード電流源のフィードバックノードに現れているコモンモードフィードバック信号に実質的に応答しない状態でありながら、それらのフィードバックノードに現れている差動フィードバック信号を増幅するように構築され構成されている、第１完全差動演算増幅器（A6）と、
前記演算増幅回路の第１差動出力（26）に結合された第１ミラー電流源（M5、M8）と、前記演算増幅回路の第２差動出力（28）に結合された第２ミラー電流源（M6、M7）とを有するカスコード電流ミラーセクション（20）であって、前記第１ミラー電流源（M5、M8）がフィードバックノード（36）と制御ノード（38）とを有し、前記第２ミラー電流源（M6、M7）がフィードバックノード（40）と制御ノード（42）とを有する、カスコード電流ミラーセクション（20）と、及び
前記第１ミラー電流源（M5、M8）のフィードバックノード（36）に結合された負入力と、前記第２ミラー電流源（M6、M7）のフィードバックノード（40）に結合された正入力と、前記第１ミラー電流源の制御ノード（38）に結合された正出力と、前記第２ミラー電流源の制御ノード（42）に結合された負出力とを有する第２完全差動演算増幅器（A5）であって、前記演算増幅回路（10）が動作状態である場合、前記第２完全差動演算増幅器（A5）は、前記第１ミラー電流源（M5、M8）及び第２ミラー電流源（M6、M7）のフィードバックノード（36、40）に現れているコモンモードフィードバック信号に実質的に応答しない状態でありながら、それらのフィードバックノード（36、40）に現れている差動フィードバック信号を増幅するように構築され構成されている、第２完全差動演算増幅器（A5）とからなる、演算増幅回路（10）。
【請求項２】
前記差動入力セクション（１４）が、Ｐチャネル電界効果トランジスタ（ＦＥＴ）を含むＰチャネル入力セクションを備え、そのＰチャネル入力セクションが、前記差動入力信号を受信するための前記差動入力セクションの差動入力対に結合されたＰチャネル差動入力対（Ｍ３、Ｍ４）と、前記カスコード電流源セクション（１８）に結合されたＰチャネル差動出力対とを有している、請求項１記載の演算増幅回路。
【請求項３】
前記差動入力セクション（１４）が、
基本的にＮチャネル電界効果トランジスタ（ＦＥＴ）からなるＮチャネル入力セクション（１２）を更に含み、そのＮチャネル入力セクション（１２）が、前記Ｐチャネル入力セクションの差動入力対に結合された差動入力対と、前記カスコード電流ミラーセクション（２０）に結合された差動出力対とを有している、請求項１又は２に記載の演算増幅回路。
【請求項４】
前記カスコード電流源セクション（１８）が、
電源電圧を受け取るための端子（４４）に結合されたソースと、第３バイアス電圧を受け取るための端子（４６）に結合されたゲートと、前記第１カスコード電流源のフィードバックノード（４８）に結合されたドレーンとを有する第１トランジスタ（Ｍ１１）と、
前記第１トランジスタ（Ｍ１１）の前記ドレーンに結合されたソースと、前記第１カスコード電流源の制御ノード（５０）に結合されたゲートと、前記演算増幅回路（１０）の前記第１差動出力に結合されたドレーンとを有する第２トランジスタ（Ｍ１０）と、
電源電圧を受け取るための端子（４４）に結合されたソースと、第３バイアス電圧を受け取るための端子（４６）に結合されたゲートと、前記第２カスコード電流源のフィードバックノード（５２）に結合されたドレーンとを有する第３トランジスタ（Ｍ１２）と、及び
前記第３トランジスタ（Ｍ１２）の前記ドレーンに結合されたソースと、前記第２カスコード電流源の制御ノード（５４）に結合されたゲートと、前記演算増幅回路（１０）の前記第２差動出力に結合されたドレーンとを有する第４トランジスタ（Ｍ９）とからなる、請求項１〜３の何れかに記載の演算増幅回路。
【請求項５】
前記カスコード電流ミラーセクション（２０）が、
電源電圧を受け取るための端子（３０）に結合されたソースと、第１バイアス電圧を受け取るための端子（３２）に結合されたゲートと、前記第１ミラー電流源のフィードバックノード（３６）に結合されたドレーンとを有する第１トランジスタ（Ｍ５）と、
前記第１トランジスタ（Ｍ５）の前記ドレーンに結合されたソースと、前記第１ミラー電流源の制御ノード（３８）に結合されたゲートと、前記演算増幅回路（１０）の前記第１差動出力に結合されたドレーンとを有する第２トランジスタ（Ｍ８）と、
電源電圧を受け取るための端子（３０）に結合されたソースと、第１バイアス電圧を受け取るための端子（３２）に結合されたゲートと、前記第２ミラー電流源のフィードバックノード（４０）に結合されたドレーンとを有する第３トランジスタ（Ｍ６）と、及び
前記第３トランジスタ（Ｍ６）の前記ドレーンに結合されたソースと、前記第２ミラー電流源の制御ノード（４２）に結合されたゲートと、前記演算増幅回路（１０）の前記第２差動出力に結合されたドレーンとを有する第４トランジスタ（Ｍ７）と
からなる、請求項１〜４の何れかに記載の演算増幅回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に、アナログ集積回路に関し、特に、演算増幅器に関する。
【０００２】
【従来の技術】
一般に「オペアンプ（ｏｐ−ａｍｐ）」として知られている演算増幅器は、アナログ集積回路（ＩＣ）の核心となる部品である。理想的な増幅器は、無限大の利得と無限大の入力インピーダンスとゼロの出力インピーダンスとを有する、差動入力、非平衡終端（ｓｉｎｇｌｅ−ｅｎｄｅｄ），または差動終端（ｄｉｆｆｅｒｅｎｔｉａｌ−ｅｎｄｅｄ）の出力を備えた増幅器である。このため、演算増幅器は、集積回路での多様な用途に良く適している。
【０００３】
しかし、実際の演算増幅器は、理想的な挙動とは大幅に異なるものである。このような相違による主な影響には、（１）精確に増幅可能な信号の周波数範囲が制限され、（２）検出可能な信号の大きさに下限が設定され、（３）その増幅器と共にフィードバック回路網中で使用可能な受動素子のインピーダンスの大きさに上限が設定される、といったものがある。このため、演算増幅器の利得および速度は、その演算増幅器の非理想的な挙動により妥協的なものとなる。多くのアナログＩＣでは、演算増幅器の利得および速度が最も重要な仕様となる。これは、演算増幅器の利得および速度が、ＩＣ内に実施されたアナログ回路全体の達成可能な精度および速度を最終的に決定するものであるからである。一層理想的なＩＣを製造するために、多くの設計技術が開発されてきた。しかし、これら技術の多くは、速度のために利得を妥協する（逆もまた同様）ものである。利得および速度の双方を最適化する十分に確立された技術は、利得向上（ｇａｉｎ  ｅｎｈａｃｅｍｅｎｔ）技術として公知である。
【０００４】
利得向上技術を用いた完全差動折り返し型（ｆｕｌｌｙ−ｄｉｆｆｅｒｅｎｔｉａｌ  ｆｏｌｄｅｄ）カスコード演算増幅器を図１に示す。図示の回路については、Ｋｌａｓｓ  ＢｕｌｔおよびＧｏｖｅｒｔ  Ｊ．Ｇ．Ｍ．Ｇｅｅｌｅｎ共著の「Ａ  Ｆａｓｔ−Ｓｅｔｔｌｉｎｇ  ＣＭＯＳ  Ｏｐ  Ａｍｐ  ｆｏｒ  ＳＣ  Ｃｉｒｃｕｉｔｓ  ｗｉｔｈ  ９０−ｄＢ  ＤＣ  ｇａｉｎ」（ＩＥＥＥ  Ｊｏｕｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，  Ｖｏｌ．２５，  Ｎｏ．６，  Ｄｅｃｅｍｂｅｒ  １９９０，  ｐｐ．１３７９〜１３８４）に記載されている。図１の折り返し型カスコード演算増幅器は、ＦＥＴＭ１〜Ｍ４を含む差動入力セクションと、ＦＥＴＭ５〜Ｍ８を含むカスコードミラーセクションと、ＦＥＴＭ９〜Ｍ１２を含むカスコード電流源セクションとを備えたものである。後述するように、利得を向上させるために補助増幅器Ａ１〜Ａ４が使用される。図１に示した回路は、出力ステージがないため、正確には演算相互コンダクタンス増幅器（ＯＴＡ）と呼ばれる。相互コンダクタンス増幅器は、主としてスイッチングコンデンサ（ＳＣ）の用途で使用される。利得向上技術は、関連するカスコード電流トランジスタＭ７〜Ｍ１０のドレーンとゲートとの間にそれぞれ接続された補助増幅器Ａ１〜Ａ４による負フィードバックを利用して、カスコード電流源の出力インピーダンスを増大させるものである。利得向上技術の基本動作は、下記のようにカスコード電流源のうちの一つの動作を個別に考察することにより説明することができる。
【０００５】
図２では、カスコード電流源が、カスコードトランジスタＭ９，Ｍ１１と、図１の対応する補助増幅器Ａ３とにより構成されている。動作時に、出力電圧ＶＯＵＴが変化した場合には、トランジスタＭ９，Ｍ１１が分圧器を構成するので、ノードＡにおける電圧が変化することになる。補助増幅器Ａ３がない場合には、ノードＡにおける電圧変化により、それに対応する電流変化がＩＯＵＴで生じることになる。補助増幅器は、ノードＡへの負フィードバック電圧によってカスコード電流源の出力インピーダンスを増大させ、これにより、ＶＯＵＴが変化してもノードＡでの電圧が一定に保たれ、ひいては電流ＩＯＵＴが一定に保たれる。電圧ＶＯＵＴが変化する際の電流ＩＯＵＴの変化が小さいほど、出力インピーダンスが高くなる。この場合、結果的に生じる電流源の出力インピーダンスは、ほぼ、カスコードトランジスタの出力インピーダンスに補助増幅器の利得を乗算した値となる。その他のカスコード電流源の出力インピーダンスも同様に増大し、図１の折り返し型カスコード増幅器の全出力インピーダンスが増大することになる。
【０００６】
上記の利得向上技術の欠点は、演算増幅器のノイズ感度が高くなることにある。図１の演算増幅器の主な問題は、演算増幅器が形成されている基板にノイズが導入されることである。基板のノイズは、代表的にはアナログ／ディジタル混成回路内のディジタル回路の高速スイッチングにより生成される。基板のノイズは、ディジタル回路のスイッチング挙動に応じて基板上に不均一に分散される。基板のノイズは、補助増幅器トランジスタに付随する寄生静電容量を介して補助増幅器内へと結合される。
【０００７】
図１に示す演算増幅回路は、回路のトポロジーのため基板のノイズに敏感なものである。補助増幅器は、互いに独立して形成され、関連する各カスコードトランジスタに対して配設される。補助増幅器が基板上で互いに物理的に分離しているので、異なる補助増幅器には異なるレベルの基板ノイズが結合される。基板ノイズのレベルが異なることにより、各補助増幅器はその関連するカスコードトランジスタに異なるフィードバック電圧を生成することになる。それら異なるフィードバック電圧により、演算増幅器の出力電圧ＶＯＵＴに不所望の摂動が生じることになる。
【０００８】
従って、低ノイズ感度を有する高利得の演算増幅器が依然として必要とされている。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、コモンモード電圧利得を対応して増大させることのない改良された利得向上技術を提案することにある。
【００１０】
【課題を解決するための手段】
本発明に従い、改良された利得向上をもたらすＭＯＳ演算増幅回路を開示する。この演算増幅器は、差動入力信号を受信するための差動入力トランジスタ対と差動出力トランジスタ対とを有する差動入力セクションを備えている。この演算増幅器は、第１カスコード電流源と第２カスコード電流源とを有するカスコード電流源セクションを備えている。その第１カスコード電流源は、前記出力トランジスタ対の第１出力に接続され、フィードバックノードおよび制御ノードを備えている。また前記第２カスコード電流源は、前記出力トランジスタ対の第２出力に接続され、フィードバックノードおよび制御ノードを備えている。前記第１および第２カスコード電流源の双方に利得向上を提供するように、その双方のカスコード電流源に第１完全差動演算増幅器が接続される。この第１完全差動演算増幅器は、前記第１カスコード電流源の前記フィードバックノードに接続された負入力と、前記第２カスコード電流源の前記フィードバックノードに接続された正入力と、前記第１カスコード電流源の前記制御ノードに接続された正出力と、前記第２カスコード電流源の前記制御ノードに接続された負出力とを備えている。
【００１１】
この演算増幅器は更に、前記第１出力に接続された第１ミラー電流源と、前記第２出力に接続された第２ミラー電流源とを有するカスコード電流ミラーセクションを備えている。前記第１ミラー電流源は、フィードバックノードおよび制御ノードを備えている。前記第２ミラー電流源もまた、フィードバックノードおよび制御ノードを備えている。前記カスコード電流ミラーは、第１および第２ミラー電流源の双方に利得向上を提供するためにそれらミラー電流源に接続された第２完全差動演算増幅器を備えている。この第２完全差動演算増幅器は、前記第１ミラー電流源の前記フィードバックノードに接続された負入力と、前記第２ミラー電流源の前記フィードバックノードに接続された正入力と、前記第１ミラー電流源の前記制御ノードに接続された正出力と、前記第２ミラー電流源の前記制御ノードに接続された負出力とを備えている。従って、この第２完全差動演算増幅器により、前記第１および第２ミラー電流源に負フィードバックが提供される。この完全差動演算増幅器により、コモンモード電圧利得を維持すると共に差動モードの高い電圧利得が得られることになる。
【００１２】
本発明の利点は、その改良された利得向上技術が、一層小さな回路面積しか必要としない、という点である。
【００１３】
本発明の上述その他の目的、特徴、および利点は、図面を参照して進める以下の本発明の好適実施例に関する詳細な説明によって一層明らかとなろう。
【００１４】
【実施例】
図３は、差動入力および差動出力を有するＣＭＯＳ増幅回路１０を示すブロック図である。その差動入力は、正入力端子２２および負入力端子２４を含む差動入力対を備えている。それら入力端子２２，２４には入力電圧信号ＶＩＮが印加される。その入力電圧ＶＩＮは、入力端子２２，２４にそれぞれ印加される２つの非平衡終端入力電圧ＶＩＮＮ，ＶＩＮＰを含むものである。図３の増幅器は更に、差動入力セクション１１および折り返し型カスコード利得ステージ１６を備えている。随意選択的に、用途によって必要である場合には、非平衡終端出力ステージへの（図示せず）差動電圧を差動出力に接続することもできる。
【００１５】
差動入力セクション１１は、Ｐチャネル入力セクション１４を備えている。このＰチャネル入力セクション１４は、前記増幅回路１０の差動入力端子２２，２４に接続された差動入力トランジスタ対を有している。このＰチャネル入力セクション１４は、信号電流Ｉ３，Ｉ４をカスコード電流源１８へ供給するための差動出力トランジスタ対を備えている。また差動入力セクション１１は、随意選択的に、図３に示すように、一層大きな入力電圧範囲に備えてＮチャネル入力セクション１２を含むこともできる。このＮチャネル入力セクション１２は、増幅回路１０の差動入力端子２２，２４に接続された差動入力対も有している。このＮチャネル入力セクション１２は、カスコード電流ミラー２０からの信号電流Ｉ１，Ｉ２を得るための差動出力対を備えている。このＮチャネル入力セクション１２は、アナログ設計分野で公知のように、Ｐチャネル入力セクション１４のＮチャネル版である。代替的には、Ｎチャネル入力セクションを使用し、Ｐチャネル入力セクションを除去することができる。しかし、Ｎチャネル入力セクション１２とＰチャネル入力セクション１４との双方を使用することにより、入力信号ＶＩＮを電源の全電圧範囲にまで拡張させることが可能となる。入力セクションの一方を除去しても、入力電圧範囲がトランジスタのしきい電圧ＶＴだけ縮小されるだけである。
【００１６】
折り返し型カスコード利得ステージ１６は、カスコード電流源１８およびカスコード電流ミラー２０を備えている。カスコード電流ミラー２０は、電流Ｉ５を供給するためにカスコード電流源１８の対応する入力に接続された第１出力（ＯＵＴＮ）を有している。カスコード電流ミラー２０は更に、電流Ｉ６を供給するためにカスコード電流源１８の対応する入力に接続された第２出力（ＯＵＴＰ）を備えている。
【００１７】
演算増幅器１０は、カスコード電流ミラーの出力ＯＵＴＮ，ＯＵＴＰにそれぞれ接続された出力端子２６，２８を備えている。この出力端子２６，２８は差動出力を形成するものである。その出力端子２６，２８上には差動出力電圧ＶＯＵＴが生成される。この差動出力ＶＯＵＴは、カスコード電流ミラーの出力ＯＵＴＮ上に生成された出力信号ＶＯＵＴＮと、カスコード電流ミラーの出力ＯＵＴＰ上に生成された出力信号ＶＯＵＴＰとを備えたものである。以下に説明する本発明の原理により、コモンモード電圧利得を保持すると共に端子２６，２８における増幅器１０の差動電圧利得を増大させ、これにより、増幅器１０のコモンモード除去比を高めることができる。
【００１８】
ここで図４を参照する。同図は、演算増幅器１０の実施例のＣＭＯＳ  ＦＥＴレベルでの概略図を示すものである。図示の実施例は、例示した図１の従来の増幅器の設計に対応するものである。しかし、以下に詳述するように、それら２つの設計の回路トポロジーは顕著に異なっていることが理解されよう。図示した実施例は、Ｐチャネル入力セクション１４を備えているが、簡略化のため、Ｎチャネル入力セクション１２は省略してある。しかし、上述のように、以下に説明する本発明は、当業者には明らかであるように、Ｎチャネル入力セクションを備えた増幅器、または、図３に示したＰチャネルおよびＮチャネル入力セクションを両方とも備えた増幅器にも同様に適用可能なものである。
【００１９】
Ｐチャネル入力セクション１４は、差動増幅器を形成する４つの電界効果トランジスタ（ＦＥＴ）を備えており、ＰチャネルＦＥＴＭ１，Ｍ２，Ｍ３，Ｍ４が含まれる。ＦＥＴＭ１，Ｍ２は、入力ＦＥＴＭ３，Ｍ４用のバイアス電流源を形成する。代替的に、ＦＥＴＭ１，Ｍ２の代わりに、単一のＮチャネルＦＥＴまたはそれと等価な任意の電流源を使用することができる。入力電圧ＶＩＮＰを受容するために、負差動入力端子２４がＦＥＴＭ３のゲートに接続される。また、入力電圧ＶＩＮＮを受容するために、正差動入力端子２２がＦＥＴＭ４のゲートに接続される。Ｍ３，Ｍ４のソースが互いに接続されて、電流源に接続された共通ソースノードが形成される。
【００２０】
バイアス電流源は、互いに直列接続されたＰチャネルＦＥＴＭ１，Ｍ２を備えている。Ｍ１のソースは、正電源電圧ＶＤＤを受容する端子３０に接続される。好適実施例では、ＶＤＤは約５ボルトである。Ｍ１のゲートは、第１バイアス電圧ＶＢ８を受容するための端子３２に接続されている。その第１バイアス電圧は、当業界で周知のように、ＦＥＴＭ１を飽和領域で動作させる電圧レベルにある。ＦＥＴＭ１のドレーンは、ＰチャネルＦＥＴＭ２のソースに接続される。またＦＥＴＭ２のドレーンは、ＰチャネルＦＥＴＭ３，Ｍ４にバイアス電流を供給するために、それらＦＥＴＭ３，Ｍ４のソースに接続される。ＦＥＴＭ３のゲートは、第２バイアス電圧ＶＢ９に接続される。この第２バイアス電圧ＶＢ９は、Ｉ１およびＩ２の合計とほぼ等しい定電流を伝えるようにＦＥＴＭ３をバイアスし、従って、差動入力ＦＥＴＭ３，Ｍ４用の電流源として機能する。
【００２１】
Ｐチャネル入力セクション１４は、バイアスＦＥＴＭ１，Ｍ２およびＰチャネル入力ＦＥＴＭ３，Ｍ４を飽和状態に保つために、入力電圧信号が、３つのドレーン─ソース飽和電圧即ち３×ＶＤＳＡＴにしきい電圧降下ＶＴを加算しただけ電源電圧ＶＤＤを下回った際に動作可能となる。またＰチャネル入力セクション１４は、入力電圧信号ＶＩＮが、２つのＶＤＳＡＴに１つのＶＧＳを加えただけＶＤＤを下回った状態を維持している限り、即ち、ＶＤＤ−（２×ＶＤＳＡＴ＋ＶＧＳ）の状態を維持している限り、動作可能状態を維持し、ＶＳＳに達することができる。カスコード電流源ＦＥＴＭ１，Ｍ２にわたる電圧降下は、２つのＶＤＳＡＴの電圧降下によるものである。また、入力ＦＥＴＭ３，Ｍ４にわたる電圧降下は、ＶＧＳの電圧降下によるものである。
【００２２】
演算増幅器１０は更に、折り返し型カスコード利得ステージ１６を備えている。この折り返し型カスコード利得ステージは、２つのサブセクション、即ち、ＰチャネルＦＥＴＭ５，Ｍ６，Ｍ７，Ｍ８を含むカスコード電流ミラー２０と、ＮチャネルＦＥＴＭ９，Ｍ１０，Ｍ１１，Ｍ１２を含むカスコード電流源１８とを備えている。
【００２３】
カスコード電流ミラー２０は、２つの電流源、即ち、出力端子２６に接続されたＮチャネルＦＥＴＭ５，Ｍ８を含む第１ミラー電流源と、出力端子２８に接続されたＮチャネルＦＥＴＭ６，Ｍ７を含む第２ミラー電流源とを備えている。これら第１および第２ミラー電流源は双方とも、入力セクションのバイアス電流源のミラーとして構成されている。ＦＥＴＭ５のソースは、電源電圧ＶＤＤを受容するための端子３０に接続され、またＦＥＴＭ５のゲートは、第１バイアス電圧ＶＢ８を受容するための端子３２に接続されている。従って、ＦＥＴＭ５は、ＦＥＴＭ１が有しているのと同じゲート−ソース電圧を有している。それ故、ＦＥＴＭ１，Ｍ５が同じＷ／Ｌ比を有するものと仮定すれば、ＦＥＴＭ５は、ＦＥＴＭ１とほぼ同じ電流を供給することになる。ＦＥＴＭ８は、ミラーＦＥＴＭ５と直列に接続される。そのＦＥＴＭ８のソースは、ＦＥＴＭ５のドレーンに接続され、これによりフィードバックノード３６が形成される。また、ＦＥＴＭ８のドレーンは、カスコード電流源１８に電流を供給するために出力端子２６に接続される。更に、ＦＥＴＭ８のゲートは制御ノード３８に接続される。前記のフィードバックノード３６および制御ノード３８は、後述するように完全差動増幅器Ａ５に接続される。
【００２４】
カスコード電流ミラー２０は更に、ＰチャネルＦＥＴＭ６，Ｍ７を含む第２ミラー電流源を備えている。そのＰチャネルＦＥＴＭ６は、ＦＥＴＭ１のミラーとして構成される。ＦＥＴＭ６のソースは、電源電圧ＶＤＤを受容するための端子３０に接続され、そのＦＥＴＭ６のゲートは、第１バイアス電圧ＶＢ８を受容するための端子３２に接続される。従って、ＦＥＴＭ１，Ｍ６が同じＷ／Ｌ比を有するものと仮定すれば、ＦＥＴＭ６もまたＦＥＴＭ１とほぼ同じ電流を供給することになる。ＦＥＴＭ７は、ミラーＦＥＴＭ６と直列に接続される。このＦＥＴＭ７のソースはＦＥＴＭ６のドレーンに接続され、これによりフィードバックノード４０が形成される。また、Ｍ７のドレーンは、カスコード電流源１８に電流を供給するために出力端子２８に接続される。更に、ＦＥＴＭ７のゲートは、制御ノード４２に接続される。フィードバックノード４０および制御ノード４２は、後述するように完全差動増幅器Ａ５に接続される。
【００２５】
演算増幅器Ａ５は、従来の完全差動演算増幅器である。この演算増幅器Ａ５は、この増幅器が一対の差動入力と一対の差動出力との双方を有しているという点で、完全差動方式のものである。その差動入力対は、図４の増幅器の記号に付した負（−）および正（＋）の符号でそれぞれ示すように、負入力と正入力とからなるものである。差動出力対は、負（−）出力と正（＋）出力とからなっている。
【００２６】
完全差動演算増幅器は、増幅器の出力対の間に接続されたコモンモードフィードバックセクションを有する差動演算増幅器である。コモンモードフィードバックセクションを有する結果として、完全差動演算増幅器は、非平衡終端型演算増幅器よりも高いコモンモード除去比を有することになる。本発明で必要とされるような完全差動演算増幅器の代表的な一例を図５に示し、以下で説明することとする。しかし、本発明は、そこに示す完全差動増幅器の設計に限定されるものではない。それに匹敵するコモンモード利得を有する完全差動増幅器の設計であればどのような設計でも等価なものとなる。
【００２７】
演算増幅器Ａ５の負入力は、第１ミラー電流源のフィードバックノード３６に接続される。演算増幅器Ａ５の正入力は、第２ミラー電流源のフィードバックノード４０に接続される。演算増幅器Ａ５の正出力は、第１ミラー電流源の制御ノード３８に接続され、負入力は、第２ミラー電流源の制御ノード４２に接続される。従って、完全差動増幅器Ａ５は、制御ノード３８，４２への負フィードバックを生成する。
【００２８】
完全差動増幅器Ａ５は、フィードバックノード３６における第１フィードバック電圧並びにフィードバックノード４０における第２フィードバック電圧を監視することにより動作する。完全差動増幅器Ａ５は、第１および第２フィードバック電圧の差を検出し、その検出された差を増幅する。その増幅された検出差は、第１および第２制御電圧として制御ノード３８，４２にそれぞれ印加される。その第１および第２制御電圧は等振幅で逆極性のものである。従って、第１フィードバック電圧と第２フィードバック電圧との差により、等振幅で逆極性の同時制御電圧が制御ノードで生成され、これにより、個々の電流源を通る同量で逆極性の電流が変調される。しかし、コモンモード除去により、フィードバックノード３６，４０の双方に現れるコモンモード電圧（例えば電源電圧の摂動に起因して生じるもの）が完全差動増幅器Ａ５により増幅されることはない。
【００２９】
完全差動演算増幅器Ａ５は、従来技術の利得向上技術で使用される非平衡終端増幅器よりもノイズに対する感度が低いものである。これは、その完全差動演算増幅器が、集積回路（ＩＣ）の基板上の限られた物理的な領域内に形成されるからである。従って、基板を介して演算増幅器Ａ５内に結合されるノイズは、一般にコモンモード電圧として受容される。これに対し、図１の電流ミラーで使用される２つの非平衡終端増幅器Ａ１，Ａ２は、典型的には、シリコン基板上の異なる位置に形成される。従って、基板を介して増幅器Ａ１に結合されるノイズの量は、増幅器Ａ２に結合されるノイズの量とは異なり、これにより、利得向上に悪影響を与える差動ノイズ成分が生成される。
【００３０】
折り返しカスコード利得ステージはまた、カスコード電流源１８を備えている。カスコード電流源１８は、２つの電流源、即ち、出力端子２６に接続されたＮチャネルＦＥＴＭ１０，Ｍ１１を含む第１カスコード電流源と、出力端子２８に接続されたＮチャネルＦＥＴＭ９，Ｍ１２を含む第２カスコード電流源とを備えている。ＦＥＴＭ１１のソースは、電源電圧ＶＳＳを受容するための端子４４に接続され、そのＦＥＴＭ１１のゲートは、第３バイアス電圧ＶＢ１０を受容するための端子４６に接続される。ＦＥＴＭ１１は、第１ミラー電流源により供給される電流とほぼ等しい定電流を供給するために飽和状態へとバイアスされる。ＦＥＴＭ１０はＦＥＴＭ１１と直列に接続される。ＦＥＴＭ１０のソースはＦＥＴＭ１１のドレーンに接続され、これによりフィードバックノード４８が形成される。ＦＥＴＭ１０のドレーンは、第１ミラー電流源により供給される電圧を受容するために出力端子２６に接続される。ＦＥＴＭ１０のゲートは制御ノード５０に接続される。フィードバックノード４８および制御ノード５０は、後に説明するように第２完全差動増幅器Ａ６に接続される。
【００３１】
ＦＥＴＭ１１のドレーンは、入力セクション１４の入力ＦＥＴＭ４のドレーンに接続される。入力ＦＥＴＭ４により供給される電流は、ＦＥＴＭ１０により供給される電流と結合される。定電流を供給するためにＦＥＴＭ１１がバイアスされるので、ＦＥＴＭ４により供給される電流が変化した場合には、それに対応する逆の変化が、ＦＥＴＭ１０により供給される電流に生じることになる。このＦＥＴＭ１０により供給される電流の対応する逆の変化により、それに対応する変化が出力電圧ＶＯＵＴＮに生じることになる。
【００３２】
カスコード電流源１８は更に、ＮチャネルＦＥＴＭ９，Ｍ１２を含む第２カスコード電流源を備えている。ＦＥＴＭ１２のソースは、電源電圧ＶＳＳを受容するための端子４４に接続され、ＦＥＴＭ１２のゲートは、第３バイアス電圧ＶＢ１０を受容するための端子４６に接続される。ＦＥＴＭ９はＦＥＴＭ１２と直列に接続される。ＦＥＴＭ９のソースはＦＥＴＭ１２のドレーンに接続され、これによりフィードバックノード５２が形成される。ＦＥＴＭ９のドレーンは、第２ミラー電流源からの電流を受容するために出力端子２８に接続される。Ｍ９のゲートは制御ノード５４に接続されている。フィードバックノード５２および制御ノード５４は、後述するように第２完全差動増幅器Ａ６に接続される。
【００３３】
ＦＥＴＭ１２のドレーンは、入力セクション１４の入力ＦＥＴＭ３のドレーンに接続される。入力ＦＥＴＭ３により供給される電流は、ＦＥＴＭ９により供給される電流と結合される。ＦＥＴＭ３，Ｍ１２は、ＦＥＴＭ４，Ｍ１１と同様の態様で動作する。即ち、ＦＥＴＭ４により供給される電流の何らかの変化により、それに対応する逆の変化がＦＥＴＭ１２により供給される電流に生じることになる。代替的には、ＦＥＴＭ３のドレーンをＦＥＴＭ１１のドレーンに接続し、ＦＥＴＭ４のドレーンをＦＥＴＭ１２のドレーンに接続することが可能であり、これにより、出力電圧信号ＶＯＵＴの極性が変化する。
【００３４】
カスコード電流源１８は更に、第２完全差動演算増幅器Ａ６を備えている。この第２完全差動演算増幅器は、好適実施例では完全差動演算増幅器Ａ５と同一のものとなっている。この第２完全差動演算増幅器Ａ６は、負（−）および正（＋）で示すように負入力および正入力からなる差動入力対と、負（−）出力および正（＋）出力とを備えている。差動増幅器Ａ６の負入力は、第１カスコード電流源のフィードバックノード４８に接続される。演算増幅器Ａ６の正入力は、第２ミラー電流源のフィードバックノード５２に接続される。演算増幅器Ａ６の正出力は、第１ミラー電流源の制御ノード５０に接続され、負出力は、第２ミラー電流源の制御ノード５４に接続される。
【００３５】
第２完全差動増幅器Ａ６は、カスコード電流源１８の利得向上を実施する。第２完全差動増幅器Ａ６は、後述するように第１完全差動増幅器Ａ５と同一態様で動作する。第２完全差動増幅器Ａ６はまた、非平衡終端演算増幅器を用いた従来の利得向上技術に比べて高レベルのノイズ免疫性を提供するものとなる。好適実施例では、第１および第２完全差動増幅器Ａ５，Ａ６は、図４に示すようにその双方とも同時に使用される。双方の完全差動増幅器Ａ５，Ａ６を使用することにより、回路の出力インピーダンスが最大になる。好適な設計ではないが、演算回路は、単一の完全差動増幅器のみを使用して別の完全差動増幅器を使用しなくても動作する。
【００３６】
ここで図５を参照する。同図は、完全差動増幅器６０のＦＥＴレベルの概略図を示すものである。この完全差動増幅器６０は、前記の図４に示す完全差動増幅器Ａ５の実施例である。図５の概略図は完全差動増幅器の好適実施例ではあるが、本書に記載する利得向上技術は図示の差動増幅器の実施態様に限定されるものではない。また、図４に示す完全差動増幅器Ａ６は、当業界で周知のように、単に図示の実施例の鏡像をなすものである。この鏡像による実施態様は一般に、ＰチャネルＦＥＴをＮチャネルＦＥＴに置き換え（逆もまた同様）、その鏡像をなすＦＥＴを適当にバイアスすることにより形成される。
【００３７】
完全差動増幅器６０は、互いに直列に接続されたＰチャネルＦＥＴＭ１３，Ｍ１４を備え、それらＦＥＴＭ１３，Ｍ１４は更に、互いに直列に接続されたＮチャネルＦＥＴＭ２１，Ｍ２２に直列に接続される。同様に、この完全差動増幅器６０は、互いに直列に接続されたＰチャネルＦＥＴＭ１６，Ｍ１７を備え、それらＦＥＴＭ１６，Ｍ１７が更にＮチャネルＦＥＴＭ２３，Ｍ２４に直列に接続される。ＮチャネルＦＥＴＭ２１，Ｍ２２は、ＰチャネルＦＥＴＭ１３，Ｍ１４をバイアスする電流源を形成する。同様に、ＮチャネルＦＥＴＭ２３，Ｍ２４は、ＰチャネルＦＥＴＭ１６，Ｍ１７をバイアスする電流源を構成する。上記以外の公知の電流源による構成もまた等価なものとなる。
【００３８】
増幅器６０はまた、ＮチャネルＦＥＴＭ１５，Ｍ１８，Ｍ１９，Ｍ２０を含む差動入力セクションを備えている。ＦＥＴＭ１５，Ｍ１８は差動入力対を形成し、それに対応するバイアス電流源をＦＥＴＭ１９，Ｍ２０が形成する。ＦＥＴＭ１５のドレーンはＦＥＴＭ１３のドレーンに接続される。同様に、ＦＥＴＭ１８のドレーンはＦＥＴＭ１６のドレーンに接続される。ＦＥＴＭ１５のゲートは、正入力信号ＶＩＮ＋を受信するための端子７４に接続される。同様に、ＦＥＴＭ１８のゲートは、対応する負入力信号ＶＩＮ−を受信するための端子７８に接続される。正および負入力信号ＶＩＮ＋，ＶＩＮ−は、完全差動増幅器６０の差動入力をそれぞれ形成する。ＦＥＴＭ１５，Ｍ１８のソースは、互いに接続され、更に一対の直列のＦＥＴＭ１９，Ｍ２０に接続される。
【００３９】
バイアス電圧源ＶＢ１１〜ＶＢ１４は、増幅器ＦＥＴを適当な動作範囲にバイアスするために使用される。バイアス電圧ＶＢ１１は、ＦＥＴＭ１３，Ｍ１６のゲートに接続された端子６４に接続される。バイアス電圧源ＶＢ１２は、ＦＥＴＭ１４，Ｍ１７のゲートに接続された端子６６に接続される。バイアス電圧ＶＢ１３は、ＦＥＴＭ２１，Ｍ２３，Ｍ１９のゲートに接続された端子６８に接続される。同様に、バイアス電流源ＶＢ１４は、ＦＥＴＭ２２，Ｍ２４，Ｍ２０のゲートに接続された端子７０に接続される。それらバイアス電流源の実際の電圧レベルの選択は、増幅器の動作範囲即ち「ＶＳＳ〜ＶＤＤ」によって決まる。
【００４０】
完全差動増幅器６０は、出力端子７６，８０により形成される完全差動出力を有する。出力端子７６はＦＥＴＭ１４，Ｍ２１のドレーンに接続される。負出力電圧ＶＯＵＴ−は、差動入力信号に応じて出力端子７６に生成される。同様に、出力端子８０はＦＥＴＭ１７，Ｍ２３のドレーンに接続され、正差動出力信号ＶＯＵＴ＋が差動入力信号に応じて出力端子８０に生成される。コモンモードフィードバック回路網８２は、出力端子７６，８０の間に接続される。このコモンモードフィードバック回路網８２は、完全差動増幅器の出力にフィードバック制御電圧を印加してコモンモード出力電圧を所定のバイアス電圧に維持するものである。そのバイアス電圧の正確な値は、根底をなす増幅器の動作パラメータによって決まる。コモンモードフィードバック回路網８２は、当業界で周知のように多様な形態をとることが可能なものであり、従って、詳細には説明しないこととする。
【００４１】
ここで図６を参照する。同図は、図４の演算増幅器１０を用いたスイッチングコンデンサ積分回路１００を示している。この積分回路１００は、非重複２相クロックを用いて従来の態様で動作する。このスイッチングコンデンサ積分回路１００は、本書で説明した改良された利得向上技術を用いた演算増幅器１０に関する１つの適用例である。しかし、本発明は、図示の設計に限られたものではなく、即ち、一般にスイッチングコンデンサ回路に限定されるものではない。しかし、この演算増幅器１０は、その差動電圧利得が高く、コモンモード電圧利得が比較的低いことより、スイッチングコンデンサ用途に特に適したものとなる。
【００４２】
本発明の原理を好適実施例に則して図示および説明してきたが、当業者には明らかであるように、そのような原理から離れることなく本発明の構成および細部を修正することが可能である。例えば、入力セクションの代替実施例が可能であり、また、本書で説明の演算増幅器の設計に出力ステージを追加することも可能である。従って、特許請求の範囲の欄に記載の思想および範囲に含まれる全ての修正例および変形例を請求することとする。
【００４３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
【００４４】
１．演算増幅回路であって、この回路が、
差動入力信号を受信すると共に、第１および第２出力を含む差動出力を有する、差動入力セクションと、
その差動入力セクションの前記差動出力対に接続された差動入力対と、この演算増幅回路の第１出力に接続された第１カスコード電流源と、この演算増幅回路の第２出力に接続された第２カスコード電流源とを有する、カスコード電流源セクションと、
前記第１出力に接続された第１ミラー電流源と、前記第２出力に接続された第２ミラー電流源とを有するカスコード電流ミラーセクションであって、前記第１ミラー電流源がフィードバックノードおよび制御ノードを有し、前記第２ミラー電流源がフィードバックノードおよび制御ノードを有する、前記カスコード電流ミラーセクションと、
前記第１ミラー電流源の前記フィードバックノードに接続された負入力と、前記第２ミラー電流源の前記フィードバックノードに接続された正入力と、前記第１ミラー電流源の前記制御ノードに接続された正出力と、前記第２ミラー電流源の前記制御ノードに接続された負出力とを有する、完全差動演算増幅器と
を備えていることを特徴とする、演算増幅回路。
【００４５】
２．前記第１ミラー電流源が、
電源電圧を受容するための端子に接続されたソースと、第１バイアス電圧を受容するための端子に接続されたゲートと、この第１ミラー電流源の前記フィードバックノードに接続されたドレーンとを有する第１トランジスタと、
その第１トランジスタの前記ドレーンに接続されたソースと、この第１ミラー電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第１出力に接続されたドレーンとを有する第２トランジスタと
を備えている、前項１記載の演算増幅回路。
【００４６】
３．前記第１および第２トランジスタがＰチャネル電界効果トランジスタである、前項２記載の演算増幅回路。
【００４７】
４．前記第２ミラー電流源が、
電源電圧を受容するための端子に接続されたソースと、第１バイアス電圧を受容するための端子に接続されたゲートと、この第２ミラー電流源の前記フィードバックノードに接続されたドレーンとを有する第１トランジスタと、
その第１トランジスタの前記ドレーンに接続されたソースと、この第２ミラー電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第２出力に接続されたドレーンとを有する第２トランジスタと
を備えている、前項１記載の演算増幅回路。
【００４８】
５．前記第１および第２トランジスタがＰチャネル電界効果トランジスタである、前項４記載の演算増幅回路。
【００４９】
６．前記カスコード電流源セクションが、
前記第１出力に接続されると共に、前記入力セクションの前記第１出力に接続されたフィードバックノードと制御ノードとを有する、第１カスコード電流源と、
前記第２出力に接続されると共に、前記入力セクションの前記第２出力に接続されたフィードバックノードと制御ノードとを有する、第２カスコード電流源と、
前記第１カスコード電流源の前記フィードバックノードに接続された負入力と、前記第２カスコード電流源の前記フィードバックノードに接続された正入力と、前記第１カスコード電流源の前記制御ノードに接続された正出力と、前記第２カスコード電流源の前記制御ノードに接続された負出力とを有する第２完全差動演算増幅器と
を備えている、前項１記載の演算増幅回路。
【００５０】
７．演算増幅回路であって、この回路が、
差動入力信号を受信するための第１入力および第２入力を含む差動入力対と、第１出力および第２出力を含む差動出力対とを有する差動入力セクションと、
前記演算増幅回路の第１出力に接続された第１ミラー電流源と、前記演算増幅回路の第２入力に接続された第２ミラー電流源とを有するカスコード電流ミラーセクションと、
前記第１出力に接続された第１カスコード電流源と、前記第２出力に接続された第２カスコード電流源とを有するカスコード電流源セクションであって、前記第１カスコード電流源が、前記差動入力セクションの前記第２出力に接続されたフィードバックノードと制御ノードとを有し、前記第２カスコード電流源が、前記差動入力セクションの前記第１出力に接続された制御ノードとフィードバックノードとを有する、前記カスコード電流源セクションと、
前記第１カスコード電流源の前記フィードバックノードに接続された負入力と、前記第２カスコード電流源の前記フィードバックノードに接続された正入力と、前記第１カスコード電流源の前記制御ノードに接続された正出力と、前記第２カスコード電流源の前記制御ノードに接続された負出力とを有する完全差動演算増幅器と
を備えていることを特徴とする、演算増幅回路。
【００５１】
８．前記第１カスコード電流源が、
電源電圧を受容するための端子に接続されたソースと、第３バイアス電圧を受容するための端子に接続されたゲートと、この第１カスコード電流源の前記フィードバックノードに接続されたドレーンとを有する第１トランジスタと、
その第１トランジスタの前記ドレーンに接続されたソースと、この第１カスコード電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第１出力に接続されたドレーンとを有する第２トランジスタと
を備えている、前項７記載の演算増幅回路。
【００５２】
９．前記第１および第２トランジスタがＮチャネル電界効果トランジスタである、前項８記載の演算増幅回路。
【００５３】
１０．前記第２カスコード電流源が、
電源電圧を受容するための端子に接続されたソースと、第３バイアス電圧を受容するための端子に接続されたゲートと、この第２カスコード電流源の前記フィードバックノードに接続されたドレーンとを有する第１トランジスタと、
その第１トランジスタの前記ドレーンに接続されたソースと、この第２カスコード電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第２出力に接続されたドレーンとを有する第２トランジスタと
を備えている、前項７記載の演算増幅回路。
【００５４】
１１．前記第１および第２トランジスタがＮチャネル電界効果トランジスタである、前項１０記載の演算増幅回路。
【００５５】
１２．前記差動入力セクションが、
バイアス電流を供給するための出力を有するバイアス電流源と、
そのバイアス電流源の前記出力に接続されたソースと、前記カスコード電流源の第１差動入力に接続されたドレーンと、第１差動入力信号を受信するための前記入力対の第１入力端子に接続されたゲートとを有する第１入力トランジスタと、
第２入力トランジスタと
前記バイアス電流源の前記出力に接続されたソースと、前記カスコード電流源の第２差動入力に接続されたドレーンと、第２差動入力信号を受信するための前記入力対の第２入力端子に接続されたゲートとを有する第２入力トランジスタとを備えている、前項７記載の演算増幅器。
【００５６】
１３．前記バイアス電流源が、
電源電圧を受容するための端子に接続されたソースと、第１バイアス電圧を受容するための端子に接続されたゲートと、ドレーンとを有する第１トランジスタと、
その第１トランジスタのドレーンに接続されたソースと、第２バイアス電圧を受容するための端子に接続されたゲートと、このバイアス電流源の前記出力に接続されたドレーンとを有する第２トランジスタと
を備えている、前項１２記載の演算増幅回路。
【００５７】
１４．演算増幅回路であって、この回路が、
差動入力信号を受信するための第１入力および第２入力を含む差動入力対と、第１出力および第２出力を含む差動出力対とを有する差動入力セクションと、
前記第１出力に接続された第１カスコード電流源と、前記第２出力に接続された第２カスコード電流源とを有するカスコード電流源セクションであって、第１カスコード電流源が、前記差動入力セクションの前記第２出力に接続されたフィードバックノードと制御ノードとを有し、前記第２カスコード電流源が、前記差動入力セクションの前記第１出力に接続された制御ノードとフィードバックノードとを有する、前記カスコード電流源セクションと、
前記第１カスコード電流源の前記フィードバックノードに接続された負入力と、前記第２カスコード電流源の前記フィードバックノードに接続された正入力と、前記第１カスコード電流源の前記制御ノードに接続された正出力と、前記第２カスコード電流源の前記制御ノードに接続された負出力とを有する第１完全差動演算増幅器と、
前記第１出力に接続された第１ミラー電流源と前記第２出力に接続された第２ミラー電流源とを有するカスコード電流ミラーセクションであって、前記第１ミラー電流源がフィードバックノードと制御ノードとを有し、前記第２ミラー電流源がフィードバックノードと制御ノードとを有する、前記カスコード電流ミラーセクションと、
前記第１ミラー電流源の前記フィードバックノードに接続された負入力と、前記第２ミラー電流源の前記フィードバックノードに接続された正入力と、前記第１ミラー電流源の前記制御ノードに接続された正出力と、前記第２ミラー電流源の前記制御ノードに接続された負出力とを有する第２完全差動演算増幅器と
を備えていることを特徴とする、演算増幅回路。
【００５８】
１５．前記差動入力セクションが、Ｐチャネル電界効果トランジスタからなるＰチャネル入力セクションを備え、そのＰチャネル入力セクションが、前記差動入力信号を受信するための前記差動入力セクションの差動入力対に接続された差動入力対と、前記カスコード電流源に接続された差動出力対とを有している、前項１４記載の演算増幅回路。
【００５９】
１６．前記差動入力セクションが更に、
基本的にＮチャネル電界効果トランジスタ（ＦＥＴ）からなるＮチャネル入力セクションであって、前記Ｐチャネル入力セクションの前記差動入力対に接続された差動入力対と、前記カスコード電流ミラーセクションに接続された差動出力対とを有している、前記Ｎチャネル入力セクション
を備えている、前項１５記載の演算増幅回路。
【００６０】
１７．前記カスコード電流源セクションが、
電源電圧を受容するための端子に接続されたソースと、第３バイアス電圧を受容するための端子に接続されたゲートと、前記第１カスコード電流源の前記フィードバックノードに接続されたドレーンとを有する第１ＮチャネルＦＥＴと、
その第１ＮチャネルＦＥＴの前記ドレーンに接続されたソースと、前記第１カスコード電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第１出力に接続されたドレーンとを有する第２ＮチャネルＦＥＴと、
電源電圧を受容するための端子に接続されたソースと、第３バイアス電圧を受容するための端子に接続されたゲートと、前記第２カスコード電流源の前記フィードバックノードに接続されたドレーンとを有する第３ＮチャネルＦＥＴと、
その第３ＮチャネルＦＥＴの前記ドレーンに接続されたソースと、前記第２カスコード電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第２出力に接続されたドレーンとを有する第４ＮチャネルＦＥＴと
を備えている、前項１４記載の演算増幅回路。
【００６１】
１８．前記カスコード電流ミラーセクションが、
電源電圧を受容するための端子に接続されたソースと、第１バイアス電圧を受容するための端子に接続されたゲートと、前記第１ミラー電流源の前記フィードバックノードに接続されたドレーンとを有する第１ＰチャネルＦＥＴと、
その第１ＰチャネルＦＥＴの前記ドレーンに接続されたソースと、前記第１ミラー電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第１出力に接続されたドレーンとを有する第２ＰチャネルＦＥＴと、
電源電圧を受容するための端子に接続されたソースと、第１バイアス電圧を受容するための端子に接続されたゲートと、前記第２ミラー電流源の前記フィードバックノードに接続されたドレーンとを有する第３ＰチャネルＦＥＴと、
その第３ＰチャネルＦＥＴの前記ドレーンに接続されたソースと、前記第２ミラー電流源の前記制御ノードに接続されたゲートと、前記演算増幅回路の前記第２出力に接続されたドレーンとを有する第４ＰチャネルＦＥＴと
を備えている、前項１４記載の演算増幅回路。
【００６２】
１９．第１出力端子に接続された第１電流源と、第２出力端子に接続された第２電流源とを有する演算増幅器の出力インピーダンスを増大させる方法であって、この方法が、
前記第１および第２電流源に関する第１および第２フィードバック電圧をそれぞれ監視し、
前記第１および第２フィードバック電圧の差を検出し、
その検出された電圧差に応じて、前記第１電流源に第１制御電圧を印加すると共に前記第２電流源に第２制御電圧を印加して、前記演算増幅器の出力インピーダンスを増大させる、
という各ステップを含むことを特徴とする、前記出力インピーダンス増大方法。
【００６３】
２０．前記第１制御電圧と逆の極性で前記第２制御電圧を前記第２電流源に印加することにより前記第１および第２電流源を通る電流を逆方向に変調させる、前項１９記載の演算増幅器の出力インピーダンスの増大方法。
【００６４】
２１．前記第１制御電圧とほぼ等しい振幅で前記第２制御電圧を前記第２電流源に印加することにより前記第１および第２電流源を通る電流を等量だけ変調させる、前項１９記載の演算増幅器の出力インピーダンスの増大方法。
【００６５】
２２．前記第１および第２制御電圧を対応するフィードバックノードと制御ノードとの間の負フィードバックを介して印加する、前項１９記載の演算増幅器の出力インピーダンスの増大方法。
【００６６】
【発明の効果】
本発明は上述のように構成したので、低ノイズ感度を有する高利得の演算増幅器を提供することができる。
【図面の簡単な説明】
【図１】利得向上をもたらす従来の演算増幅回路を示す概略図である。
【図２】利得向上を示す図１の演算増幅器の電流源を示す概略図である。
【図３】本発明による折り返し型カスコード演算増幅器を示すブロック図である。
【図４】図３の演算増幅器をＦＥＴレベルで示す概略図である。
【図５】図４の完全差動演算増幅器をＦＥＴレベルで示す概略図である。
【図６】図４の演算増幅器を使用したスイッチングコンデンサ（ＳＣ）積分回路を示す概略図である。
【符号の説明】
１０                            ＣＭＯＳ演算増幅器
１４                            Ｐチャネル入力セクション
１６                            折り返し型カスコード利得ステージ
１８                            カスコード電流源
２０                            カスコード電流ミラー
２２，２４                      差動入力端子
２６，２８                      差動出力端子
３６，４０，４８，５２      フィードバックノード
３８，４２，５０，５４          制御ノード
Ａ５，Ａ６                      完全差動増幅器
Ｍ１，Ｍ２，Ｍ３，Ｍ４          ＰチャネルＦＥＴ
Ｍ５，Ｍ６，Ｍ７，Ｍ８          ＰチャネルＦＥＴ
Ｍ９，Ｍ１０，Ｍ１１，Ｍ１２    ＮチャネルＦＥＴ
ＯＵＴＮ，ＯＵＴＰ              差動出力
ＶＩＮＰ，ＶＩＮＮ              非平衡終端入力電圧
ＶＤＤ，ＶＳＳ                  電源電圧
ＶＢ８                          第１バイアス電圧
ＶＢ９                          第２バイアス電圧
ＶＢ１０                        第３バイアス電圧
【図１】
0003584067.tif 000002
【図２】
0003584067.tif 000003
【図３】
0003584067.tif 000004
【図４】
0003584067.tif 000005
【図５】
0003584067.tif 000006
【図６】
0003584067.tif 000007