(57)【特許請求の範囲】
【請求項１】
交流電源を整流する整流部と、該整流部の出力をスイッチングして出力するスイッチング部とを備える交流-直流変換装置において、
前記整流部の出力電圧と出力電流による電圧を加算する第１加算部と、
前記第１加算部の結果に基づき電流制御信号を出力する電流制御部と、
予め設定された基準電圧と前記スイッチング部の出力電圧を加算する第２加算部と、
前記第２加算部の結果に基づき電圧制御信号を出力する電圧制御部と、
前記整流部の出力と基準電圧を加算する第３加算部と、
前記電圧制御部の出力と前記第３加算部の出力電圧を加算する第４加算部と、
前記電流制御部及び第４加算部の出力を比較出力する信号制限部と、
前記信号制限部の出力によりパルス幅変調信号を発生させ前記スイッチング部に印加するパルス幅変調部と
を備えてなされることを特徴とする交流-直流変換装置。
【請求項２】
前記交流-直流変換装置は、
前記整流部の出力電圧を予め設定された比率によりレベル調整する第１調整部と、前記整流部の出力電流による電圧を予め設定された比率によりレベル調整する第２調整部とを備え、
前記第１加算部は前記第１調整部の出力と前記第２調整部の出力の負(-)の値を加算することを特徴とする請求項１に記載の交流-直流変換装置。
【請求項３】
前記交流-直流変換装置は、
前記整流部の出力電圧を予め設定された比率によりレベル調整する第３調整部と、予め設定された基準電圧を発生させる基準電圧部と、予め設定されたデューティ基準電圧を発生させるデューティ基準電圧部とを備え、
前記第２加算部は前記基準電圧部の出力と前記スイッチング部の出力の負(-)の値を加算し、
前記第３加算部は前記デューティ基準電圧部の出力と前記第３調整部の出力の負(-)の値を加算し、
前記第４加算部は電圧制御部の出力と前記第３加算部の出力の負(-)の値を加算することを特徴とする請求項１に記載の交流-直流変換装置。
【請求項４】
前記パルス幅変調部は、
前記信号制限部の出力をリセット信号にするフリップフロップと、
前記フリップフロップにクロックを供給する発振部と、
フリップフロップの反転出力端子の出力と発振部の出力とグラウンドレベルを入力にする否定論理和ゲートと、
前記否定論理和ゲートの出力をバッファリングして前記スイッチング部に供給するバッファとを備えることを特徴とする請求項１に記載の交流-直流変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流変換装置に係り、さらに詳しくは力率制御のための乗算器を使用しない交流-直流変換装置に関する。
【０００２】
【従来の技術】
図１は従来の交流-直流変換装置を説明するためのブロック図である。
【０００３】
図１を参照すれば、従来の交流-直流変換装置は交流電源を整流する整流部１０と、整流部の出力電流を感知する電流感知部３０と、出力電圧Ｖｄｃの制御のための基準電圧部２１と出力電圧Ｖｄｃを加算する第１加算器７１と、第１加算器７１の出力により電圧制御を行う電圧制御器２０と、電圧制御器２０の出力と第１レベル調整部１１によりレベルが調整された整流部１０の出力電圧を乗算する乗算器７２と、乗算器７２の出力と第２レベル調整部３１にレベル調整された電流感知部３０の出力を加算する第２加算器７３と、第２加算器７３の出力により電流制御を行う電流制御器４０と、電流制御器４０の出力によりパルス幅変調信号を発するパルス幅変調部５０と、パルス幅変調部５０から出力されるパルス幅変調信号に応じて整流部１０の出力電圧をスイッチングして電圧Ｖｄｃを出力するスイッチング素子６０とからなる。前記乗算器７２、第２加算器７３、電流制御器４０、パルス幅変調部５０は力率制御ＩＣ８０で一体に形成される。
【０００４】
前述したような構成を有する従来の交流-直流変換装置は、力率制御のために整流された電圧、すなわち整流部１０の出力電圧を取るが、その位相を得るために乗算器により電圧制御器２０の出力とレベル調整された整流部１０の出力電圧を乗算して電流制御器４０で電流制御に必要な電流追従信号を発生させる。そして、電流追従信号は第２加算器７３により電流感知部３０で感知された整流部１０の出力電流をレベル調整した信号と加算され電流制御器４０に入力される。
【０００５】
従って、従来の交流-直流変換装置は、力率制御のための位相情報を得るために乗算器を利用するので製造コストがアップし、力率制御のために整流部の出力電流を正弦波制御するため非線形特性を有するようになって、全体的な交流-直流変換装置の特性が低下する短所があった。
【０００６】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的は力率制御のために乗算器を使用せず、非線形成分を補償できる交流-直流変換装置を提供するところにある。
【０００７】
【課題を解決するための手段】
前述した目的を達成するための本発明に係る交流-直流変換装置は、整流部の出力電圧と出力電流による電圧を加算する第１加算部と、第１加算部の結果に基づき電流制御信号を出力する電流制御部と、予め設定された基準電圧と前記スイッチング部の出力電圧を加算する第２加算部と、第２加算部の結果に基づき電圧制御信号を出力する電圧制御部と、整流部の出力と基準電圧を加算する第３加算部と、電圧制御部の出力と前記第３加算部の出力電圧を加算する第４加算部と、電流制御部及び第４加算部の出力を比較出力する信号制限部と、信号制限部の出力によりパルス幅調信号を発生させてスイッチング部に印加するパルス幅変調部と、を備えることを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係る望ましい実施形態を詳述する。
【０００９】
図２は本発明に係る交流-直流変換装置を説明するためのブロック図である。
【００１０】
図２を参照すれば、本発明に係る交流-直流変換装置は、交流電源ｖｓを全波整流する整流部１００と、整流部１００の出力をレベル調整する第１調整部１２１と、整流部１００の出力電流を検出して電圧Ｖｒｓに出力する電流感知部１１０と、電流感知部１１０の出力電圧Ｖｒｓをレベル調整する第２調整部１２２と、第１調整部１２１の出力と第２調整部１２２の出力の負(-)の値を加算する第１加算器１３１と、第１加算器１３１の出力信号に応じて電流制御信号を出力する電流制御部１６０と、を備える。
【００１１】
また、本発明に係る交流-直流変換装置は、出力電圧Ｖｄｃの負(-)の値と基準電圧部１４１から発する基準電圧Ｖｒｅｆを加算する第２加算器１３２と、第２加算器１３２の出力信号に応じて電圧制御信号を出力する電圧制御部１５０と、整流部１００の出力電圧をレベル調整する第３調整部１２３と、第３調整部１２３の出力の負(-)の値とデューティ基準電圧部１４２の出力を加算する第３加算器１３３と、電圧制御部１５０の出力と第３加算器１３３の出力の負(-)の値を加算する第４加算器１３４と、を備える。
【００１２】
また、本発明に係る交流-直流変換装置は、前記電流制御部１６０の出力Ｃｃｏｍｐと第４加算器１３４の出力信号Ｖｃｏｍｐを入力にする信号制限部１７０と、信号制限部１７０の出力信号に応じてパルス幅変調信号ＰＷＭを発生させるパルス幅変調部１８０と、パルス幅変調部１８０から出力されるパルス幅変調信号ＰＷＭに応じて整流部１００の出力をスイッチングして出力電圧Ｖｄｃを出力するスイッチング部１９０と、を備える。
【００１３】
前述した構成において、電流制御部１６０と信号制限部１７０及びパルス幅変調部１８０は力率制御ＩＣとして一体に形成されることができ、個別回路を構成することも可能である。
【００１４】
図３は本発明に係るパルス幅変調部を説明するためのブロック図である。
【００１５】
図３を参照すれば、本発明に係るパルス幅変調部１８０は、信号制限部１７０の出力をリセット信号にするフリップフロップ１８２と、該フリップフロップ１８２にクロックを供給する発振部１８１と、フリップフロップ１８２の反転出力端子Ｑｂの出力と発振部１８１の出力とグラウンドレベルを入力にする否定論理和ゲート１８３と、否定論理和ゲート１８３の出力をバッファリングしてスイッチング部１９０に供給するバッファ１８４と、を備えてなされる。
【００１６】
以下、前述したような構成を有する本発明に係る交流-直流変換装置によって交流電源を整流して直流を出力するための制御変数を説明する。
【００１７】
まず、交流電源ｖｓは[数式１]のように定義される。
［数式１］
ｖｓ = Ｖｓ・ｓｉｎ(２πｆ・ｔ)、
(Ｖｓ: 電圧大きさ、周波数ｆ=５０あるいは６０[Ｈｚ])
【００１８】
整流部１００は前記交流電源ｖｓを全波整流する。整流部１００により全波整流された整流電圧、すなわち整流部１００の出力電圧Ｖｄは[数式２]の通り定義される。
［数式２］
Ｖｄ=｜ｖｓ｜=Ｖｓ・｜ｓｉｎ(２πｆ・ｔ)｜
【００１９】
一方、スイッチング部１９０の出力電圧Ｖｄｃは、パルス幅変調部１８０から出力されるパルス幅変調信号のデューティによりスイッチング部１９０が整流部１００の出力電圧Ｖｄをスイッチングすることにより決まる。従って、整流部１００の出力電圧Ｖｄとスイッチング部１９０の出力電圧Ｖｄｃとの関係は[数式３]の通りである。
［数式３］
Ｖｄｃ={１/(１-ｄ)}Ｖｄ (ｄ:デューティ)
【００２０】
出力電圧Ｖｄｃを算出するためのデューティｄを算出する式は[数式４]の通りである。
［数式４］
ｄ={１-(Ｖｄ/Ｖｄｃ)}、この際Ｖｄ = Ｖｓ・｜ｓｉｎ(２πｆ・ｔ)｜なので、
ｄ={１-(Ｖｓ・｜ｓｉｎ(２πｆ・ｔ)｜/Ｖｄｃ)}
【００２１】
この際、Ｖｓ・｜ｓｉｎ(２πｆ・ｔ)｜は全波整流された整流部１００の出力電圧Ｖｄであって、第３調整部１２３によりレベル調整され負(-)の値として第３加算器１３３に印加される。これにより、第３加算器１３３は第３調整部１２３の出力の負(-)の値とデューティ基準電圧部１４２の出力を加算する。
【００２２】
以下、本発明に係る交流-直流変換装置の作動について説明する。
【００２３】
整流部１００は交流電源ｖｓを直流に全波整流し整流電圧Ｖｄを出力する。第１調整部１２１及び第３調整部１２３はそれぞれ整流電圧Ｖｄを予め設定された比率によりレベル調整を行う。また、電流感知部１１０は整流部１００の出力電流を検出し、それによる電圧Ｖｒｓを出力する。第２調整部１２２は電流感知部１１０の出力電圧Ｖｒｓを予め設定された比率によりレベル調整を行う。
【００２４】
第１加算器１３１は第１調整部１２１の出力と第２調整部１２２の出力の負(-)の値を加算して、その結果を電流制御部１６０に出力する。
【００２５】
第２加算器１３２は基準電圧部１４１から発する基準電圧Ｖｒｅｆにスイッチング部１９０の出力電圧Ｖｄｃの負(-)の値を加算して電圧制御部１５０に出力する。第４加算器１３４は電圧制御部１５０の出力と第３加算器１３３の出力の負(-)の値を加算する。
【００２６】
前記電流制御部１６０の出力Ｃｃｏｍｐは信号制限部１７０の反転入力端に入力され、第４加算器１３４の出力Ｖｃｏｍｐは信号制限部１７０の非反転入力端に入力される。
【００２７】
これにより、信号制限部１７０は電流制御部１６０の出力Ｃｃｏｍｐが第４加算器１３４の出力Ｖｃｏｍｐより大きければ、ロー信号をパルス幅変調部１８０に出力する。これによりフリップフロップ１８２のリセット端子Ｒにロー信号が入力され、フリップフロップ１８２の反転出力端子Ｑｂはハイ信号を出力する。そして発振部１８１の出力信号がハイ信号からロー信号に変わる時、フリップフロップ１８２の反転出力端子Ｑｂの出力はロー信号にセットされる。
【００２８】
これにより、発振部１８１の出力信号とフリップフロップ１８２の反転出力端子Ｑｂから出力されるロー信号とグラウンドレベルが否定論理和ゲート１８３の入力端子に印加される。否定論理和ゲート１８３は発振部１８１の出力信号がロー信号になる時のみハイ信号を出力し、そのハイ信号はバッファ１８４を介してスイッチング部１９０に印加される。すなわち、発振部１８１から出力される信号と逆の信号がスイッチング部１９０に印加され、その信号に応じてスイッチング部１９０はオン/オフ動作を繰り返しながらスイッチング動作を行う。
【００２９】
一方、第４加算器１３４の出力Ｖｃｏｍｐが電流制御部１６０の出力Ｃｃｏｍｐより大きくなれば、信号制限部１７０はハイ信号をパルス幅変調部１８０のフリップフロップ１８２のリセット端子Ｒに出力する。フリップフロップ１８２のリセット端子Ｒにハイ信号が入力されればフリップフロップ１８２はリセットされ、非反転出力端子Ｑはロー信号を出力し、反転出力端子Ｑｂはハイ信号が出力される。
【００３０】
これにより、反転出力端子Ｑｂから出力されるハイ信号が否定論理和ゲート１８３に印加され、否定論理和ゲート１８３は発振部１８１の出力信号を問わずロー信号を出力する。否定論理和ゲート１８３から出力されるロー信号はバッファ１８４を介してスイッチング部１９０に印加され、そのロー信号に応じてスイッチング部１９０はターンオフされ、出力電圧Ｖｄｃはグラウンドレベルまで低下する。出力電圧Ｖｄｃがグラウンドレベルに低くなれば、結局第４加算器１３４の出力Ｖｃｏｍｐが電流制御部１６０の出力Ｃｃｏｍｐより低くなり、信号制限部１７０はロー信号をフリップフロップ１８２のリセット端子Ｒに出力する。
【００３１】
この際、発振部１８１の出力がハイ信号からロー信号に変わる時、フリップフロップ１８２の反転出力端子Ｑｂはロー信号を出力する状態を維持、すなわちロー信号にセットされる。従って、否定論理和ゲート１８３は発振部１８１の出力信号の変化によりハイ/ローに変換するパルスを出力し、バッファ１８４を通した信号ＰＷＭはスイッチング部１９０に印加される。
【００３２】
前述したような作動により出力電圧Ｖｄｃは一定に維持される。
【００３３】
前述した本発明に係る交流-直流変換装置の作動によるグラフを図４に示す。
【００３４】
図４を参照すれば、発振部１８１の出力信号ＳＥＴがハイ信号からロー信号になった時、バッファ１８４の出力信号ＰＷＭはハイ信号になってスイッチング部１９０がターンオンされる。これにより、出力電圧Ｖｄｃが上昇しつつ信号制限部１７０の非反転端子に入力される入力信号Ｖｃｏｍｐが上昇する。この際、ＶｃｏｍｐがＣｃｏｍｐに至ると、信号制限部１７０のハイ信号であるリセット信号ＲＥＳＥＴをフリップフロップ１８２のリセット端子Ｒに出力する。これにより、バッファ１８４の出力信号ＰＷＭはロー信号になり、スイッチング部１９０はターンオフされ、出力電圧Ｖｄｃは制限される。すなわち、前述したような動作によりスイッチング部１９０に印加されるＰＷＭ信号のデューティ比が変りながら出力電圧Ｖｄｃは安定的になる。
【００３５】
【発明の効果】
以上述べた通り、本発明に係る交流-直流変換装置によれば、乗算器を使用しないため製造コストが節減され、電流及び電圧を制御する構成要素が直列に接続されないので、線形特性を維持できて制御が簡便になり、よって信頼度を向上させうる。
【図面の簡単な説明】
【図１】従来の交流-直流変換装置を説明するためのブロック図である。
【図２】本発明に係る交流-直流変換装置を説明するためのブロック図である。
【図３】本発明に係るパルス幅変調部を説明するためのブロック図である。
【図４】本発明に係る交流-直流変換装置の作動を説明するためのグラフである。
【符号の説明】
１００  整流部
１１０  電流感知部
１２１  第１調整部
１２２  第２調整部
１２３  第３調整部
１３１  第１加算器
１３２  第２加算器
１３３  第３加算器
１３４  第４加算器
１４１  基準電圧部
１４２  デューティ基準電圧部
１５０  電圧制御部
１６０  電流制御部
１７０  信号制限部
１８０  パルス幅変調部
１９０  スイッチング部
【図１】
0003545376.tif 000002
【図２】
0003545376.tif 000003
【図３】
0003545376.tif 000004
【図４】
0003545376.tif 000005