(57)【特許請求の範囲】
【請求項１】
複数の画像データ入力部と、
前記複数の画像データ入力部から入力されるそれぞれの画像データの優先順位を設定する複数の優先順位入力部と、
それぞれの前記優先順位入力部に設定された前記優先順位のうち最も高い順位に対応した前記画像データを出力する手段と、を有する画像合成装置であって、
前記画像データを出力する手段は、
前記画像データを入力し該データが透明表示をする旨のデータである場合にキー信号を出力する複数の透明信号検出部と、
前記キー信号と前記優先順位入力部からの優先順位信号を入力し優先順位値を出力する複数の優先順位強制変換部と、
前記複数の優先順位強制変換部から出力されたそれぞれの優先順位値を入力し、最上位の前記優先順位値に対応した画像データを特定する信号を出力するアービトレーション部と、を有し、
前記優先順位強制変換部は、
前記透明信号検出部が検出した画像データが透明表示をする旨のデータである場合には、該データに対応する前記優先順位値を強制的に最下位に設定して出力し、
前記アービトレーション部は、
入力された前記優先順位値が全て等しい場合に透明表示をする旨の無効信号を出力することを特徴とする画像合成装置。
【請求項２】
前記アービトレーション部は、
複数のコンパレータを有し、入力された複数の前記優先順位値を勝ち抜き式に前記コンパレータによって比較し結果出力をし、一の最上位優先順位値を抽出するものであって、前記コンパレータに入力される値が等しい場合に最下位の優先順位値を次段に伝えることを特徴とする請求項１記載の画像合成装置。
【請求項３】
前記優先順位入力部に設定する優先順位の値として、透明信号であることを示す値を除いて、相互に重複しない値を設定することを特徴とする請求項１または請求項２記載の画像合成装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、コンピュータ、ゲーム、マルチメディアなどにおける画像合成装置に関するものである。
【０００２】
【発明の概要】
本発明は、複数の画像合成をする際、複数の画像データに対しそれぞれ優先順位というパラメータを任意に設定する事により、任意にベース画面、はめ込み画面の設定を可能にしたものである。
【０００３】
【従来の技術】
従来の画像データ合成装置は、図２の様に、ベース画面のデータ経路と、はめ込み画面の経路が決まっていた。
【０００４】
図２に於いて、ベース画面２０４の円の外側の箇所は透明であるとする。ベース画面２０４、及びはめ込みが面２０５は、ドット毎のデータとして透明信号検出装置２０３、及びセレクタ２０２に入力される。透明信号検出装置２０３は入力される画像データが透明であるか、透明でないかを判断し、入力画像データが透明であった場合は、セレクタ２０２に透明信号を送る。セレクタ２０２は、透明信号検出装置２０３より透明信号が送られてこなかった場合は、ベース画面２０４の画像データを出力する。透明信号検出装置２０３が透明信号を送ってきたときのみ、セレクタ２０２ははめ込み画面２０５の画像データを出力する。この結果、セレクタ２０２の出力は合成画面２０１を出力する事となる。
【０００５】
この様に画面を合成する事によって、ベース画面２０４の円が、あたかもはめ込み画面２０５の長方形より手前にあるように見える。
【０００６】
３枚以上の画面を合成したい場合には、まず、２枚を合成し合成画面を作成し、この合成画面をベース画面として入力して３枚目をはめ込み画面として入力するという繰り返しを行う事となる。
【０００７】
【発明が解決しようとする課題】
しかし、以上のような技術では、例えば前景と後景を逆転させたい場合など、ベース画面とはめ込み画面そのものを書き換えなければならない。また、多数の画像を合成する場合、ｎ個の画面を合成する場合、ｎ−１個の画像合成装置が必要となってしまう。これらは、回路規模の増大を意味し、ひいてはコスト上昇を招く。また、大元のベース画面はｎ−１個の画像合成装置を通過しなければならず、遅延時間が増大してしまう。これは、回路設計上致命的な欠点である。
【０００８】
また、ベース画面２０４、及びはめ込み画面２０５のデータが画像メモリ（以後、ＶＲＡＭと称す）上に展開されていたとき、前景と後景を逆転させたい場合には、このＶＲＡＭを書き換えなければならず、時間がかかっしまう。
【０００９】
本発明はかかる課題を解決し、回路規模を削減、画像合成のスピードアップ、多画面の合成、および合成のセッティングの容易化を目的とする。
【００１０】
【課題を解決する手段】
複数の画像データ入力部と、前記複数の画像データ入力部から入力されるそれぞれの画像データの優先順位を設定する複数の優先順位入力部と、それぞれの前記優先順位入力部に設定された前記優先順位のうち最も高い順位に対応した前記画像データを出力する手段と、を有する画像合成装置であって、前記画像データを出力する手段は、前記画像データを入力し該データが透明表示をする旨のデータである場合にキー信号を出力する複数の透明信号検出部と、前記キー信号と前記優先順位入力部からの優先順位信号を入力し優先順位値を出力する複数の優先順位強制変換部と、前記複数の優先順位強制変換部から出力されたそれぞれの優先順位値を入力し、最上位の前記優先順位値に対応した画像データを特定する信号を出力するアービトレーション部と、を有し、前記優先順位強制変換部は、前記透明信号検出部が検出した画像データが透明表示をする旨のデータである場合には、該データに対応する前記優先順位値を強制的に最下位に設定して出力し、前記アービトレーション部は、入力された前記優先順位値が全て等しい場合に透明表示をする旨の無効信号を出力することを特徴とする。
【００１１】
また、前記アービトレーション部は、
複数のコンパレータを有し、入力された複数の前記優先順位値を勝ち抜き式に前記コンパレータによって比較し結果出力をし、一の最上位優先順位値を抽出するものであって、前記コンパレータに入力される値が等しい場合に最下位の優先順位値を次段に伝えることを特徴とする。
【００１２】
さらに、前記優先順位入力部に設定する優先順位の値として、透明信号であることを示す値を除いて、相互に重複しない値を設定することを特徴とする。
【００１５】
【作用】
上記の様に構成された画像合成装置は、複数のベース画面と複数のはめ込み画面を任意に、瞬時に選択でき、また、回路規模の削減が可能である。
【００１６】
【実施例】
以下に、本発明の実施例を図面に基づいて詳細な説明をする。
【００１７】
まず、本発明の概略を述べる。
【００１８】
図１に於いて、１０１、１０３、１０５、及び１０７は画像データ入力部である。画像データ入力部１０１から入力される画像データを第１画像データ、画像データ入力部１０３から入力される画像データを第２画像データ、画像データ入力部１０５から入力される画像データを第３画像データ、画像データ入力部１０７から入力される画像データを第４画像データとする。画像データに於いて、透明データとなる値は０であるとする。１０２、１０４、１０６、及び１０８はそれぞれ前記画像データに対応する優先順位入力部である。便宜上、第１画像データに対応する優先順位入力部１０２から入力される優先順位を第１プライオリティーコード、第２画像データに対応する優先順位入力部１０４から入力される優先順位を第２プライオリティーコード、第３画像データに対応する優先順位入力部１０６から入力される優先順位を第３プライオリティーコード、第４画像データに対応する優先順位入力部１０８から入力される優先順位を第４プライオリティーコードとする。画像データ入力部から入力される値は１〜４、また表示を行わないという不表示コードを０とする。すなわち、プライオリティーコードは０〜４の５段階で、それぞれ３ビットであるとする。
【００１９】
入力された前記画像データは、セレクタ１１８、及びそれぞれの前記画像データ入力部に対応した透明信号検出装置１０９、１１０、１１１、及び１１２に入力される。前記透明信号検出装置１０９、１１０、１１１、及び１１２は、入力された画像データが透明信号であったとき、それぞれキー信号を発生させる。前記透明信号検出装置１０９、１１０、１１１、及び１１２の出力は、すなわちキー信号は、優先順位強制変換装置１１３、１１４、１１５、及び１１６にそれぞれ接続されている。前記優先順位強制変換装置１１３、１１４、１１５、及び１１６へは、それぞれ優先順位入力部１０２、１０４、１０６、及び１０８が接続されている。前記優先順位強制変換装置１１３、１１４、１１５、及び１１６は、前記透明信号検出装置からのキー信号が入力されていなければ、入力されたプライオリティーコードの値をそのまま出力するが、キー信号が入力されていると、入力されたプライオリティーコードの値を最小、すなわち０にして出力する。前記優先順位強制変換装置１１３、１１４、１１５、及び１１６の出力は、アービトレーション回路１１７に接続されている。前記アービトレーション回路１１７は、前記優先順位強制変換装置を通過してきたプライオリティーコードの最大のものを選出し、前記プライオリティーコードの値はどの優先順位入力部から入力されたものであるかをセレクタ１１８に出力する。前記セレクタ１１８は、前記アービトレーション回路１１７からの信号をデコードし、第１〜第４画像データの中から対応した画像データ入力部の信号を出力する。
【００２０】
また、理論上矛盾が生じないために、プライオリティーコードの値として前記最小値、すなわち０以外の値の重複はないものとする。例えば優先順位の値として、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（０，０，１，２）は理論上問題はない。しかし、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（１，１，２，３）の様に、第１プライオリティーコードの値と第２プライオリティーコードの値を重複させてしまうと、第３画像データ及び第４画像データが入力されたとき、後段のアービトレーション回路１１７に入力される値は（１，１，０，０）となってしまい、理論的な矛盾が生じてしまう。つまり、優先順位度が等しい画像データが存在してしまう事となり、合成画像データとしてどの画像データを出力して良いのか解らなくなってしまう。
【００２１】
次に、各部の詳細を述べる。
【００２２】
図７に、透明信号検出装置１０９、１１０、１１１、及び１１２の１つを詳細に表した回路図の一例を示す。ここに於いて、透明データとは透明を示す特定コードであり、本実施例に於いては前記特定コードを０とする。図７に於いて、画像データがｎビットの信号であったとする。信号の全てをＮＯＲゲート７０１に入力する。画像データ７０２が透明データの時は、ＮＯＲゲート７０１の全ビットに０が入力される事になり、出力はハイ状態となり、キー信号が発生される。画像データが透明データでない時は、すなわち画像データ７０２の全ビットの内１ビット以上ハイ状態があるときは、ＮＯＲゲート７０１の出力はロー状態となり、キー信号は発生されない。
【００２３】
当然の事ながら透明コードが０でない場合は、透明コードをデコードするＮＯＲゲート７０１が別の回路となる。
【００２４】
図６に、優先順位強制変換装置１１３、１１４、１１５、及び１１６の１つを詳細に表した回路図の一例を示す。前述のように、入力されるプライオリティーコードは３ビットであるとする。図６に於いて、入力されたプライオリティーコードの値の３ビット６０５、６０６、及び６０７はＡＮＤゲート６０１、６０２、及び６０３に入力される。キー信号が入力されていない時は、インバータ６０４によりＡＮＤゲート６０１、６０２、及び６０３は入力をそのままスルーで出力する状態（以後、オープン状態と称す）となり、入力された値をそのまま出力する。キー信号が入力されたとき、つまり透明信号検出装置７０１に於いて透明データが検出されたときは、インバータ６０４によりＡＮＤゲート６０１、６０２、及び６０３がゲートを閉じ、入力が何であっても０を出力する状態（以後、クローズ状態と称す）となり、入力されるプライオリティーコードの値が何であっても最小値である０を出力することとなる。
【００２５】
図４にアービトレーション回路１１７の回路図を示す。図４に於いて、第１〜第４プライオリティーコードが入力されると、まず、２組に分かれ、第１・第２のプライオリティーコードはコンパレータ４０１に、第３・第４のプライオリティーコードはコンパレータ４０２に入力される。
【００２６】
前記コンパレータ４０１及び４０２は、参照例として、以下のようなものであるとする。前記コンパレータ４０１及び４０２は入力がａ、ｂの２系統あり、ａ＞ｂの時はａ＞ｂ端子のみがハイ状態に、その他の出力端子はロー状態に、ａ＝ｂの時はａ＝ｂ端子のみがハイ状態に、その他の出力端子はロー状態に、ａ＜ｂの時はａ＜ｂ端子のみがハイ状態に、その他の出力端子はロー状態となる。
【００２７】
コンパレータ４０１に於いて、ａ端子の入力、すなわち第１プライオリティーコードが大きかったとき、ａ＞ｂ端子がハイ状態、ａ＜ｂ端子はロー状態となる。このことよりＡＮＤゲート４０３はオープン状態となり、第１プライオリティーコードの値が前記ＡＮＤゲート４０３より出力され、ＡＮＤゲート４０４はクローズ状態となり０が出力される。ＯＲゲート４０５は前記ＡＮＤゲート４０３の出力である第１プライオリティーコードの値と、前記ＡＮＤゲート４０４の出力である０が入力され、結果として第１プライオリティーコードの値が出力される。この様に、ＡＮＤゲート４０３及び４０４とＯＲゲート４０５から構成されるセレクタとコンパレータ４０１の出力により、第１プライオリティーコードと第２プライオリティーコードを比較し、値の大きい方がコンパレータ４０９のａ端子に入力される。
【００２８】
ここに於いて、第１プライオリティーコードと第２プライオリティーコードの値が等しかったときは、ＡＮＤゲート４０３及び４０４はクローズ状態のままなので、前記コンパレータ４０９のａ端子には０が入力される事となる。ところで、規定により、プライオリティーコードは最小値、すなわち０以外の値の重複はないとなっているので、第１プライオリティーコードと第２プライオリティーコードの値が等しいという事は、双方のプライオリティーコードの値が０以外にありえなくなっている。このことより、前記コンパレータ４０９のａ端子に入力されたプライオリティーコードは値が正しい事になる。
【００２９】
同様にして、第３プライオリティーコードと第４プライオリティーコードは、コンパレータ４０２、ＡＮＤゲート４０６及び４０７、ＯＲゲート４０８により、比較され、大きい方の値が前記コンパレータ４０９のｂ端子に入力される。
【００３０】
アービトレーション回路１１７の出力は、各コンパレータの値をエンコードし、図５の様に出力する。前記図５は、例えば、第１プライオリティーコードの値が一番大きかったとき、（第３ビット，第２ビット，第１ビット）＝（０，０，０）である事を示している。アービトレーション回路１１７の出力は、優先順位の値ではなく、どこから入力された画像データのプライオリティーが一番高かったかを示すものである。また、前記図５中の無効は、全てのプライオリティーコードの値が０であった状態を示す。また、前記図５中の「＊」は、０でも１でもどちらでも良い状態を示す。
【００３１】
ここで図１を使用して、実際に図３に示す画像データを入力した場合を考えてみる。
【００３２】
今、第１画像データとして画像データ３０１を、第２画像データとして画像データ３０２を、第３画像データとして画像データ３０３を、第４画像データとして画像データ３０４を入力したものとする。前記画像データ３０１、３０２、３０３、及び３０４に於いて、ハッチング部分は画像データとして存在する部分、またはデータとして有効な部分であり、その他の白抜きの部分は、データの存在しない部分、すなわち透明データの部分であるとする。また、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（１，２，３，４）であったとする。
【００３３】
まず、Ａ点に於ける各画像データ、及び各プライオリティーコードが入力された時、第２画像データ用の透明信号検出装置１１０、及び第４画像データ用の透明信号検出装置１１２は透明データを検出し、それぞれ第２プライオリティーコード用優先順位強制変換装置１１４、及び第４プライオリティーコード用優先順位強制変換装置１１６に対してキー信号を送る。キー信号を受けた第２プライオリティーコード用優先順位強制変換装置１１４、及び第４プライオリティーコード用優先順位強制変換装置１１６はゲートをクローズし、出力を最小値、すなわち０とする。この時、（第１プライオリティーコード用優先順位強制変換装置１１３の出力，第２プライオリティーコード用優先順位強制変換装置１１４の出力，第３プライオリティーコード用優先順位強制変換装置１１５の出力，第４プライオリティーコード用優先順位強制変換装置１１６の出力）＝（１，０，３，０）となる。前記（１，０，３，０）の値が、アービトレーション回路１１７に入力される。前記アービトレーション回路１１７は、入力される値中３が最大であり、且つ、これは第３プライオリティーコードであると判断し、（第３ビット，第２ビット，第１ビット）＝（０，１，１）を出力する。アービトレーション回路１１７の出力（０，１，１）を受けたセレクタ１１８は、第３プライオリティーコードに対応した画像データ、すなわち第３画像データ３０３を出力する。
【００３４】
Ｂ点に於ける各画像データ、及び各プライオリティーが入力された時、各画像データには透明データが含まれていないので、各透明信号検出装置１０９、１１０、１１１、及び１１２からはキー信号は出力されず、各優先順位強制変換装置１１３、１１４、１１５、及び１１６は入力されたプライオリティーコードをそのまま出力する。その結果、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（第１プライオリティーコード用優先順位強制変換装置１１３の出力，第２プライオリティーコード用優先順位強制変換装置１１４の出力，第３プライオリティーコード用優先順位強制変換装置１１５の出力，第４プライオリティーコード用優先順位強制変換装置１１６の出力）＝（１，２，３，４）となる。前記（１，２，３，４）がアービトレーション回路１１７に入力される。アービトレーション回路１１７は、入力された値の中に於いて、４が最大であり、且つこれは第４プライオリティーコードであると判断し、（第３ビット，第２ビット，第１ビット）＝（０，１，０）を出力する。アービトレーション回路１１７の出力（０，１，０）を受けたセレクタ１１８は、第４プライオリティーコードに対応した画像データ、すなわち第４画像データ３０４を出力する。
【００３５】
Ｃ点に於ける各画像データ、及び各プライオリティーが入力された時、第１画像データ用の透明信号検出装置１０９、第２画像データ用の透明信号検出装置１１０、第３画像データ用の透明信号検出装置１１１、第４画像データ用の透明信号検出装置１１２は透明コードを検出し、それぞれ第１プライオリティーコード用優先順位強制変換装置１１３、第２プライオリティーコード用優先順位強制変換装置１１４、第３プライオリティーコード用優先順位強制変換装置１１５、及び第４プライオリティーコード用優先順位強制変換装置１１６に対してキー信号を送る。キー信号を受けた第１プライオリティーコード用優先順位強制変換装置１１３、第２プライオリティーコード用優先順位強制変換装置１１４、第３プライオリティーコード用優先順位強制変換装置１１５、及び第４プライオリティーコード用優先順位強制変換装置１１６は、それぞれゲートをクローズし、出力を最小値、すなわち０とする。この時、（第１プライオリティーコード用優先順位強制変換装置１１３の出力，第２プライオリティーコード用優先順位強制変換装置１１４の出力，第３プライオリティーコード用優先順位強制変換装置１１５の出力，第４プライオリティーコード用優先順位強制変換装置１１６の出力）＝（０，０，０，０）となる。前記（０，０，０，０）の値がアービトレーション回路１１７に入力される。アービトレーション回路１１７に於いて、入力された値が全て０であり、且つ、これは無効であると判断し、（第３ビット，第２ビット，第１ビット）＝（０，０，０）を出力する。アービトレーション回路１１７の出力（０，０，０）を受けたセレクタ１１８は、全てのゲートをクローズし、０値、すなわち透明データを出力する。入力されているデータが全て透明データであるので、ゲートがクローズ状態であっても、出力される値は入力された値と対応がとれている。
【００３６】
以上のようにして、画像データ３０１、３０２、３０３、及び３０４が入力された時、Ａ点に於いては第３画像データ３０３、Ｂ点に於いては第４画像データ３０４、Ｃ点に於いては透明データが出力され、結果として合成画像データ３０５が形成される。
【００３７】
上記の実施例は、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（１，２，３，４）と設定する事によって、ベース画面を第１画像データ３０１とし、その上に第２画像データ３０２、その上に第３画像データ３０３、その上に第４画像データ３０４がくるようになっている。すると、あたかも一番手前に第４画像データ３０４、その後ろに順次第３画像データ３０３、第２画像データ３０２、第１画像データ３０１があるように見える。ここで、ベース画面を第４画像データ３０４に切り換え、その上に第３画像データ３０３、その上に第２画像データ３０２、その上に第１画像データ３０１がくるようにするには、（第１プライオリティーコード，第２プライオリティーコード，第３プライオリティーコード，第４プライオリティーコード）＝（４，３，２，１）と設定すればよい。
【００３８】
【発明の効果】
以上の様に本発明は、画像データに対しプライオリティーコードの値を入力し、同時に複数の画像データの重ね合わせを可能とした。このことより、従来の技術に於いて問題となっていた、多段階による画面合成による回路規模増大、及び遅延時間の増大は防ぐ事が可能となった。また、もし、複数の画像データがＶＲＡＭに展開されていたとしても、書き換える事無くプライオリティーコードの値を書き換えるのみで入れ替えが可能となった。このことより、ゲーム等に於いて要求される画像重ね合わせに於ける、多画面の重ね合わせ、画像重ね合わせのスピードアップが実現できる。
【図面の簡単な説明】
【図１】本発明に関わるブロック図である。
【図２】従来例に関わるブロック図である。
【図３】本発明に関わる画像データ図である。
【図４】本発明に関わる回路図である。
【図５】本発明に関わる真理値表を示す図である。
【図６】本発明に関わる回路図である。
【図７】本発明に関わる回路図である。
【符号の説明】
１０１・・・第１画像データ入力部
１０２・・・第１プライオリティー入力部
１０３・・・第２画像データ入力部
１０４・・・第２プライオリティー入力部
１０５・・・第３画像データ入力部
１０６・・・第３プライオリティー入力部
１０７・・・第４画像データ入力部
１０８・・・第４プライオリティー入力部
１０９・・・透明信号検出装置
１１０・・・透明信号検出装置
１１１・・・透明信号検出装置
１１２・・・透明信号検出装置
１１３・・・優先順位強制変換装置
１１４・・・優先順位強制変換装置
１１５・・・優先順位強制変換装置
１１６・・・優先順位強制変換装置
１１７・・・アービトレーション回路
１１８・・・セレクタ
２０１・・・合成画面
２０２・・・セレクタ
２０３・・・透明信号検出装置
２０４・・・ベース画面
２０５・・・はめ込み画面
３０１・・・第１画像データ
３０２・・・第２画像データ
３０３・・・第３画像データ
３０４・・・第４画像データ
３０５・・・合成画像データ
４０１・・・コンパレータ
４０２・・・コンパレータ
４０３・・・ＡＮＤゲート
４０４・・・ＡＮＤゲート
４０５・・・ＯＲゲート
４０６・・・ＡＮＤゲート
４０７・・・ＡＮＤゲート
４０８・・・ＯＲゲート
４０９・・・コンパレータ
４１０・・・ＡＮＤゲート
４１１・・・ＡＮＤゲート
４１２・・・ＯＲゲート
４１３・・・インバータ
６０１・・・ＡＮＤゲート
６０２・・・ＡＮＤゲート
６０３・・・ＡＮＤゲート
６０４・・・インバータ
６０５・・・第１ビット
６０６・・・第２ビット
６０７・・・第３ビット
７０１・・・ＯＲゲート
７０２・・・画像データ
【図１】
0003584047.tif 000002
【図２】
0003584047.tif 000003
【図３】
0003584047.tif 000004
【図４】
0003584047.tif 000005
【図５】
0003584047.tif 000006
【図６】
0003584047.tif 000007
【図７】
0003584047.tif 000008