(57)【特許請求の範囲】
【請求項１】
標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態マシンとを含む処理装置において、
該グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル及び走査線制御テーブルとからなり、
該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、
該スプライト・データ・テーブルは、複数のグラフィックス各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、
該水平走査線制御テーブルは、該スプライト・リスト・テーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び
該メモリ制御装置及びスプライト状態マシンは、該グラフィックス・メモリにおける該テーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。
【請求項２】
請求項１に記載の処理装置において、
該グラフィックス・メモリは更に、テレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも１つのスパン・リスト制御語を含むスパン・リスト・テーブルを含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのＮ個のリスト内のどれが能動状態にあり、予め定めた関連セクションに表示されるかを指定しており、及び
該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも１つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも１つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。
【請求項３】
請求項２に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が（ＮＳ／Ｘ）＊（ＮＨ／ＮＬ）として指定され、ここでＮＳはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Ｘはスパン・リスト制御語各々において利用可能なビット数、ＮＨはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてＮＬはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも１つのスパン・リスト制御語当たりの水平走査線数である処理装置。
【請求項４】
請求項２に記載の処理装置において、レジスタがグラフィックスのリストにおける制御語の総数を指定しており、グラフィックスのリスト各々は同じ制御語総数を含む処理装置。
【請求項５】
請求項２に記載の処理装置において、該メモリ制御装置及びスプライト状態マシンはビデオ画像の２つのフィールドのいずれのものがテレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号に応答して、２つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第１のグラフィックス及び２つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第２のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。
【請求項６】
請求項１に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、
該データ・パイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データに応答して、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、
該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスに応答し、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。
【請求項７】
請求項１に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第１のグラフィックスのピクセル・データは低い優先順位の第２のグラフィックスのピクセル・データをピクセル位置において上書きして水平走査線を組み立てており、ここで該第１と該第２のグラフィックスは該メモリ制御装置及びスプライト状態マシンがピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。
【請求項８】
標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態マシンとを含む処理装置において、
該グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル及びスパン・リスト・テーブルとからなり、
該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、
該スプライト・データ・テーブルは、複数のグラフィック各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、
該スパン・リスト・テーブルはテレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも１つのスパン・リスト制御語を含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのＮ個のリスト内のどれが能動状態にあり、予め定めた関連セクションに表示されるかを指定しており、及び
該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも１つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも１つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。
【請求項９】
請求項８に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が（ＮＳ／Ｘ）＊（ＮＨ／ＮＬ）として指定され、ここでＮＳはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Ｘはスパン・リスト制御語各々において利用可能なビット数、ＮＨはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてＮＬはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも１つのスパン・リスト制御語当たりの水平走査線数である処理装置。
【請求項１０】
請求項８に記載の処理装置において、該スプライト・リスト・テーブル上のグラフィックスのリスト各々はそのグラフィックスのリストにおける制御語の総数を指定するスプライト・リスト・入力制御語を含み、そしてグラフィックスのリスト各々は同じ制御語総数を含み、該メモリ制御装置及びスプライト状態マシンが能動であり且つ該少なくとも１つのスパン・リスト語にある該スプライト・リスト・テーブル上のグラフィックスのリストへジャンプすることができるようにしている処理装置。
【請求項１１】
請求項８に記載の処理装置において、該グラフィックス・メモリは更に水平走査線制御・テーブルを含み、
該水平走査線制御テーブルは、該スプライト・リストテーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び
該メモリ制御装置及びスプライト状態マシンは、該グラフィック・メモリにおける該スプライト・リスト・テーブル、該スプライト・データ・テーブル及び水平走査線テーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。
【請求項１２】
請求項１１に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、
該データ・パイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データに応答して、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、
該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスに応答し、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。
【請求項１３】
請求項８に記載の処理装置において、該メモリ制御装置及びスプライト状態マシンはビデオ画像の２つのフィールドのいずれのものが、テレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号に応答して、２つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第１のグラフィックス及び２つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第２のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。
【請求項１４】
請求項８に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第１のグラフィックスのピクセル・データは低い優先順位の第２のグラフィックスのピクセル・データをピクセル位置において上書きして水平走査線を組み立てており、ここで該第１と第２のグラフィックスは該メモリ制御装置及びスプライト状態マシンがピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。
【請求項１５】
標準テレビジョン受信機上に表示するための混合されたビデオ信号とグラフィックス信号とを処理する装置であって、グラフィックス・メモリとメモリ制御装置及びスプライト状態装置とを含む処理装置において、
該グラフィックス・メモリは、スプライト・リスト・テーブルとスプライト・データ・テーブルとからなり、
該スプライト・リスト・テーブルは、テレビジョン受信機上の表示のため所定の順序で複数のグラフィックスをリストし、そしてリスト各々において制御語内に複数のグラフィックスに関係する一般情報を記憶しており、
該スプライト・データ・テーブルは、複数のグラフィックス各々の水平走査線のピクセル・データを記憶しており、複数のグラフィックス各々に関する該スプライト・データ・テーブル上の水平走査線は複数のグラフィックス各々に関する該スプライト・リスト・テーブル上のリストにおける制御語によりアクセスされるものであり、
該メモリ制御装置及びスプライト状態マシンはビデオ画像の２つのフィールドのいずれのものがテレビジョン受信機のスクリーン上で現在表示中かを示す該スプライト・リスト・テーブルからのフィールド・イネーブル信号に応答して、２つのフィールドの一方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第１のグラフィックス及び２つのフィールドの他方のみの水平走査線に関する該スプライト・リスト・テーブル上にリストされている第２のグラフィックス又は生のテレビジョン信号にアクセスしそして組み立てている処理装置。
【請求項１６】
請求項１５に記載の処理装置において、該グラフィックス・メモリは更に水平走査線制御テーブルを含み、
該水平走査線制御テーブルは、該スプライト・リスト・テーブル上の複数のグラフィックスの所定のもののリストにある制御語によってアクセスされる制御語からなり、該スプライト・データ・テーブルから得られた水平走査線各々においてピクセル・データを選択的に再配置して、複数のグラフィックスの該所定のもの各々に関し特殊効果を生成する独立した制御を提供しており、及び
該メモリ制御装置及びスプライト状態マシンは、該グラフィック・メモリにおける該テーブルをアクセスして、該テレビジョン受信機のスクリーン上の水平走査線上の位置に複数のグラフィックス各々を組み立て表示している処理装置。
【請求項１７】
請求項１６に記載の処理装置は更にデータ・パイプとピクセル・アセンブリ・バッファとを含み、
該データパイプは、該スプライト・データ・テーブルからの水平走査線各々に関して該メモリ制御装置及びスプライト状態マシンによりアクセスされそして該スプライト・リスト・テーブル上のグラフィックスのリスト各々に関し該水平走査線制御テーブルによりアクセスされたピクセル・データに応答して、該スプライト・リスト・テーブルと該水平走査線制御テーブル上の制御語に従って水平走査線各々に関するピクセル・データ各々の選択アドレスを発生しており、
該ピクセル・アセンブリ・バッファは、水平走査線各々に関する該データ・パイプからのピクセル・データ各々の選択アドレスに応答し、ピクセル・データの水平走査線に関し該データ・パイプにより発生された選択アドレスに従ってピクセル・データの水平走査線を組み立てバッファしている処理装置。
【請求項１８】
請求項１５に記載の処理装置において、
該グラフィックス・メモリは更に、テレビジョン受信機のスクリーン上の複数の離間したセクション各々を形成する所定数の水平走査線に関し少なくとも１つのスパン・リスト制御語を含むスパン・リスト・テーブルを含み、該スパン・リスト制御語は該スプライト・リスト・テーブル上のグラフィックスのＮ個のリスト内のどれが能動状態にあり、予め定めた関連セクションに表示されるかを指定しており、及び
該メモリ制御装置及びスプライト状態マシンは、テレビジョン受信機のスクリーン上の所定のセクションを組み立てるときに該スパン・リスト・テーブル上の少なくとも１つのスパン・リスト制御語を先ずアクセスし、それから能動状態にあり且つ該少なくとも１つのスパン・リスト制御語にある該スプライト・リスト・テーブル上のグラフィックス・リストのみをアクセスしている処理装置。
【請求項１９】
請求項１８に記載の処理装置において、該スパン・リスト・テーブル上のスパン・リスト制御語の総数が（ＮＳ／Ｘ）＊（ＮＨ／ＮＬ）として指定され、ここでＮＳはテレビジョン受信機のスクリーン上に現れるグラフィックスの総数、Ｘはスパン・リスト制御語各々において利用可能なビット数、ＮＨはテレビジョン受信機のスクリーン上の複数の離間したセクションの全てにおける水平走査線数、そしてＮＬはテレビジョン受信機のスクリーン上のセクション各々において見出される該少なくとも１つのスパン・リスト制御語当たりの水平走査線数である処理装置。
【請求項２０】
請求項１８に記載の処理装置において、レジスタがグラフィックスのリストにおける制御語の総数を指定しており、グラフィックスのリスト各々は同じ制御語総数を含む処理装置。
【請求項２１】
請求項１５に記載の処理装置において、該スプライト・リスト・テーブル上の複数のグラフィックスは優先順位をもってリストされており、高い優先順位の第１のグラフィックスのピクセル・データは低い優先順位の第２のグラフィックスのピクセル・データをピクセル位置において上書きして水平走査線を組み立てており、ここで該第１と第２のグラフィックスは該メモリ制御・スプライト状態装置がピクセル・データの水平走査線を組み立てるために順次にグラフィックスのリストをアクセスする際テレビジョン受信機のスクリーン上で重なるものである処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、必要とする特殊効果を行うために、ＹＵＶ信号とカラー・パレット化したグラフィック・ビデオ信号との混合信号を処理するために、グラフィックス・メモリ内のメモリ制御テーブルを使用する装置に関する。メモリ制御装置およびスプライト状態マシンは、それ自身によって、上記のグラフィック・ビデオ信号を選択的に表示したり、遠隔地から受信した生のテレビジョン信号の上に、上記の上記の混合グラフィック・ビデオ信号を選択的に重畳するためのグラフィックス・メモリと一緒に使用される。
【０００２】
【従来の技術】
ある種の市販のコンピュータ、特にパソコンは、合成ビデオ信号、例えば、テレビジョン基準委員会信号を、通常赤、緑および青（ＲＧＢ）のコンピュータが生成するビデオ・グラフィック・ディスプレイ信号と、合成することができる回路を有している。より詳細に説明すると、現代のビデオ・グラフィックス装置は、オペレータが選択した大きさ、形および色で、背景、キャラクタ、記号およびその他の画像表示および配置を作りだすことができる。
【０００３】
１９８８年４月１２日付けの（西、他）米国特許第４，７３７，７７２号は、ビデオ表示プロセッサ（ＶＤＰ）、中央処理装置（ＣＰＵ）、メモリおよびビデオ・ランダム・アクセス・メモリ（ＶＲＡＭ）からなるビデオ表示制御装置を開示している。メモリは、ＣＰＵが実行するプログラムと、種々の映像データの両方を記憶する。ＶＲＡＭは、ＶＤＰが変更後、ブラウン管（ＣＲＴ）ディスプレイの画面上に表示するために外へ転送することができる映像データを記憶する。ＶＤＰ内においては、タイミング信号生成装置が、表示される画像の要素を正確に走査するためのタイミング信号を生成させるが、このタイミング信号は、映像データ処理回路（ＩＤＰＣ）内のデータ処理を同期させ、ＣＴＲディスプレイの画面上に上記処理データを正確に表示させるために、水平カウンタ、垂直カウンタおよびＣＲＴディスプレイによって使用される。ビデオ・デジタイザは、外部から供給されたアナログ・ビデオ信号を標本化し、アナログ・ビデオ信号の信号レベルまたは振幅を、それぞれ２または４ビットからなるデジタル・データに変換する。ビデオ・デジタイザからのデジタル化した振幅の出力データは、静止映像を表し、データはＩＤＰＣに供給される。
【０００４】
ＩＤＰＣは、選択的にビデオ・デジタイザ出力データと、インタフェースを通して、ＣＰＵからＶＲＡＭへ供給されるカラー・コードの両方を記憶する。ＣＰＵからの各カラー・コードは、画面上の静止映像を構成している各表示要素（例えば、ピクセル）の色を表す。動作中は、ＣＰＵからの表示コマンンドに従って、ＩＤＰＣは、シーケンシャルにＣＲＴディスプレイ上の走査の位置と同期して、ＶＲＡＭからのドット・データを読み取り、カラー・パレット回路にドット・データを出力する。同時に、ＩＤＰＣはＶＲＡＭからアニメーション映像を表示するために必要なデータを計算し、読み取り、カラー・コードをカラー・パレット回路に供給する。アニメーションと、静止映像がＣＲＴディスプレイの画面上の同じ表示位置にある場合には、アニメーション映像が好適に表示される。カラー・パレット回路は、上記の各カラー・コードをそれぞれ三つのビットからなる赤（Ｒ）、緑（Ｇ）および青（Ｂ）用の三色のデータに変換する。デジタル・アナログ・コンバータ（ＤＡＣ）は、カラー・パレット回路からのカラー・データを、ＣＲＴディスプレイに供給される赤、緑および青の信号に変換する。
【０００５】
１９９４年１０月１１日付けの（岡田、他）米国特許第５，３５５，１７５号は、一つの映像面で、複数の混合比で、グラフィックス・ビデオ映像と再生ビデオ映像とを混合するビデオ混合装置を開示している。再生ビデオ信号とグラフィック・ビデオ信号の少なくとも一本の線の混合比を示すフェード・データは、予め定めた順序に従って、シーケンシャルに生成する。フェード・データは、保持手段により保持され、水平同期信号と同期して保持手段から出力される。再生ビデオ信号およびグラフィックス・ビデオ信号のレベルは、保持手段から出力されるフェード・データに従って個々に調整され、調整された信号は相互に加え合わされる。再生ビデオ信号およびグラフィックス・ビデオ信号は、この装置からビデオ出力信号を生成するために、一つの映像面上で各走査線に対して設定されている混合比で混合される。
【０００６】
１９８３年１２月１３日付けの（ラーマン、他）米国特許第４，４２０，７７０号は、オペレータが選択した属性を有している四角いビデオ・パターンを生成するためのビデオ背景生成システムを開示している。このシステムは、水平ビット・メモリおよび垂直ビット・メモリからなっていて、各メモリは、１６の背景の構成要素に対する情報を記憶するための１６の構成要素からなるメモリである。各背景の構成要素用のメモリは、画面上の一つの構成要素に対する背景領域の対向する隅を形成している。この特許の図２に示すように、第一の構成要素は、第一の四角い領域を形成し、第二のより優先度の高い構成要素は、第二の部分的に重なっている四角い領域を形成している。属性参照テーブルは、その構成要素に対するカラー・ビデオ出力（赤、緑、青）に関連する各構成要素についての情報を記憶する。現在作成中の画像の線を走査している間に、第一の構成要素が、その形成された領域内に作られ、第二の構成要素が、その形成された領域内に作られる。しかし、第二の構成要素はより高い優先度を有しているので、その結果、第二の構成要素の記憶された属性によって表される二つの構成要素に重畳する部分が生じることになる。
【０００７】
１９８８年６月２８日付けの（村内）米国特許第４，７５４，２７０号は、ＣＲＴディスプレイのようなラスタ走査型ディスプレイの画面上の表示画像の大きさを拡大したり、縮小したりすることができるデジタル化表示装置を開示している。この装置は、アドレス指定することができるメモリ手段と、入力データ手段と、可変アドレス・データ生成手段からなっている。アドレス指定することができるメモリ手段は、表示映像をつくるために、予め定めたタイミングで、ディスプレイのラスタ走査により読み出した表示データを記憶する。入力データ手段は、映像の大きさを決める数字データを供給する。可変アドレス・データ生成手段は、表示データを出力するために、メモリ手段内に記憶されている表示データ・アドレスと比較されるアドレス・データを生成するための可変アドレス指定増分を含んでいる。可変アドレス・データ生成手段は、入力データ装置によって供給される数字データに従って、アドレス指定増分をデジタル的に計算するための算術的計算手段を含んでいる。さらに、ディスプレイの走査に関連するタイミング信号に従って、可変アドレス・データ生成手段は、映像の大きさを決定する数字データにより、メモリ手段をアドレス指定するためにアドレスを増大するための算術的計算手段に応答する。より詳細に説明すると、もとの大きさの画像を表示しているとき、メモリ手段の水平アドレスは、２００ナノ秒毎に「１」だけ増大する。すなわち、ディスプレイの水平方向のドットの大きさは、もとの大きさを表示するとき、２００ナノ秒だけ表示される。水平方向のドットの大きさは、メモリ手段に供給される追加データを適当に選択することによって、水平方向の一つのドットの表示時間を変更することにより、拡大または縮小することができる。追加データを適当に設定することにより、通常の大きさと比較して、ディスプレイ画面上のキャラクタおよび関連映像の大きさを拡大または縮小することができる。
【０００８】
【発明が解決しようとする課題】
現在、新しいサービスのすべてを、ケーブル・テレビジョン・ネットワークを通して、家庭に供給することができる会話型ビデオ・グラフィックスに対するニーズが出現しつつある。これらの新しいサービスは、多くの従来のテレビジョン・プログラムの視覚的効果を増大させ、また他のプログラムへのサービスを向上させるだろう。しかし、ＮＴＳＣ式およびＰＡＬ式テレビジョン受像機は、コンピュータのモニタとは違って、ビデオの帯域幅がかなり狭く、順送り走査表示ではなく、飛び越し走査表示を使用している。このような制限があるので、人工的な障害を含んでいない高い解像度の合成ビデオ信号を生成するのは非常に困難である。従来は、ビデオ・ゲームのような消費者向けの製品は、低い解像度の飛び越し走査を使用しないビデオ信号を生成することにより、これらの問題を回避してきた。この方法を使うと、映像は画質が悪く、外観が「ずんくりと」していて、色の選択が制限され、見た感じが漫画のようになるという結果になる。放送画面に近い合成ビデオを生成するには、生成した合成信号が、一つのシーンを走査するビデオ・カメラ、および上記のビデオ・カメラ信号に対するその後のアナログ信号処理に匹敵することを行わなければならない。それ故、標準ＮＴＳＣまたはＰＡＬ標準飛び越し走査テレビジョン受像機上で見るために、一つのビデオ・グラフィックスの上に他のビデオ・グラフィックスを重畳したり、生のテレビジョン・プログラム上にビデオ・グラフィックスを重畳して、きれいな合成ビデオ・グラフィックスを表示している間に、多くのビデオ・グラフィックス（スプライト）を記憶し、種々の形状にし、特殊効果を行うために処理するためにメモリ・テーブルを使用する比較的廉価な装置を提供することが望ましい。
【０００９】
【課題を解決するための手段】
本発明は、必要とする特殊効果を行うために、ＹＵＶ信号およびカラー・パレット化したグラフィック（スプライト）ビデオ信号との混合信号を処理するために、メモリ制御テーブルを使用し、それ自身によって、上記のグラフィック・ビデオ信号を選択的に表示したり、遠隔地から受信した生のテレビジョン信号の上に、上記の混合グラフィック・ビデオ信号を選択的に重畳する比較的廉価な装置に関する。
【００１０】
ある見方をすれば、本発明は、グラフィックス・メモリとメモリ制御装置およびスプライト状態マシンからなる標準テレビジョン受像機上に表示するための、ビデオ信号およびグラフィック信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブル、および走査線制御テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示するために、また各リスト内の制御語内に一つまたはそれ以上のグラフィックスに関する一般情報を記憶するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。この場合、一つまたはそれ以上の各グラフィックスに関するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに関するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。走査線制御テーブルは、スプライト・リスト・テーブルの一つまたはそれ以上のグラフィックスの予め定めたもののリスト内の一つの制御語によってアクセスされる複数の制御語からなっている。グラフィックスに関する走査線制御テーブルの制御語は、一つまたはそれ以上のグラフィックスの予め定めたもののそれぞれに対して、予め定めた特殊効果を行うために、スプライト・データ・テーブルから入手した各水平走査線内の選択的に再配置したピクセル・データを個々に制御する。メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面上の水平走査線内の予め定めた位置に、一つまたはそれ以上の各グラフィックスを組立て、表示するために、予め定めた順序でグラフィックス・メモリのテーブルにアクセスする。
【００１１】
別の見方をすれば、本発明は、グラフィックス・メモリおよびメモリ制御装置およびスプライト状態マシンからなる標準受像機上に表示するために、ビデオ信号およびグラフィック信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブル、スプライト・データ・テーブルおよびスパン・リスト・テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示する目的で、また各リスト内の制御語内に一つまたはそれ以上のグラフィックスに関する一般情報を記憶するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。一つまたはそれ以上のグラフィックスの各グラフィックスに関するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに関するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。スパン・リスト・テーブルは、テレビジョン受像機の画面の複数の予め定めた個々の各セクションを形成している、予め定めた数の水平走査線に対する少なくとも一つのスパン・リスト語からなっている。一つまたはそれ以上のスパン・リスト制御語は、スプライト・リスト・テーブルの複数のＮ個のグラフィックス・リストのどれが、能動状態にあり、予め定めた関連部分に表示されるのかを指定する。メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面の予め定めた部分を組み立てるとき、スパン・リスト・テーブルの少なくとも一つのスパン・リスト制御語にアクセスする。その後、メモリ制御装置およびスプライト状態マシンは、能動状態にあり、少なくとも一つのスパン・リスト語内に表示されているスプライト・リスト・テーブルおよびスプライト・データ・テーブルのグラフィックス・リストにアクセスするだけである。
【００１２】
さらに別の見方をすれば、本発明は、グラフィックス・メモリとメモリ制御装置およびスプライト状態マシンからなる標準テレビジョン受像機上に表示するためにビデオ信号およびグラフィックス信号との混合信号を処理するための装置に関する。グラフィックス・メモリは、スプライト・リスト・テーブルおよびスプライト・データ・テーブルからなっている。スプライト・リスト・テーブルは、テレビジョン受像機上に表示するために、予め定めた順序で一つまたはそれ以上のグラフィックスを含んでいる。スプライト・リスト・テーブルも、各リスト内の制御語内に、一つまたはそれ以上のグラフィックスに関する一般情報を記憶する。スプライト・データ・テーブルは、一つまたはそれ以上の各グラフィックスの水平走査線に関するピクセル・データを記憶する。一つまたはそれ以上の各グラフィックスに対するスプライト・データ・テーブル内の水平走査線は、一つまたはそれ以上の各グラフィックスに対するスプライト・リスト・テーブルのリスト内の制御語によってアクセスされる。メモリ制御装置およびスプライト状態マシンは、二つのフィールドの一方だけの水平走査線に対するスプライト・リスト・テーブル内に含まれている第一の予め定めたグラフィックス、およびスプライト・リスト・テーブル内、または二つのフィールドの他方の水平走査線に対する生のテレビジョン信号内に含まれている第二の予め定めたグラフィックスにアクセスし、組み立てるために、ビデオ画像の二つのフィールドからなるフレームのどちらのフィールドが、テレビジョン受像機の画面上に表示されているかを示しているスプライト・リスト・テーブルからのフィールド・イネーブル信号に応答する。
本発明は、添付の図面を参照しながら、以下の詳細な説明を読めばよりよく理解できるだろう。
【００１３】
【発明の実施の形態】
各図面内の同じ機能を行う対応する部材には、同じ参照番号がつけてあることを理解されたい。
図１は、本発明の会話型ビデオ処理が行われる加入者の構内にある加入者ケーブル・ボックス装置１０のブロック図である。加入者ケーブル・ボックス装置１０は、（第一の一点鎖線の四角の枠内に示す）第一のモジュール（ＭＯＤＵＬＥ１）１２および（第二の一点鎖線の四角野枠内に示す）第二のモジュール（ＭＯＤＵＬＥ２）１４からなっている。第一のモジュール１２は、どちらも当業者にとっては周知の無線周波数（ＲＦ）−ベースバンド・コンバータ２０およびコンバータ制御システム２２からなる従来の装置である。無線周波数（ＲＦ）−ベースバンド・コンバータ２０は、遠くのケーブル会社の中央局（図示せず）からケーブル２７を通して送られてくる、ＮＴＳＣまたはＰＡＬ標準フォーマットの多重化ＲＦテレビジョン・チャネル信号を受信し、この多重化ＲＦテレビジョン・チャネル信号を、その多重化チャネル周波数からベースバンド周波数に選択的に変換する。無線周波数（ＲＦ）−ベースバンド・コンバータ２０は、変換プロセスによって得られたベースバンド合成ビデオ出力信号を、バス２４を通して、第二のモジュール１４に送信する。
【００１４】
コンバータ制御システム２２は、当業者にとっては周知である赤外線リモコン装置またはケーブル・ボックス上のキーパッドのいずれかによって、通常制御される。コンバータ制御システム２２は、遠隔のケーブル会社の中央局へ向け、またはこの中央局からケーブル２７を通して、許可およびアクセス制御信号を受信および／または送信し、ベースバンド・ビデオ・スクランブリングまたはデスクランブリングを作動させ、スクリーン・ディスプレイ上（ＯＳＤ）メッセージを作り出す。コンバータ制御システム２２は、必要なチャネル・プログラミングを選択するために、バス２９を通して、ＲＦ−ベースバンド・コンバータ２０に制御信号を出力し、第二のモジュール１４に、リード線３１および３３を通して、種々の制御信号および解読データ信号（例えば、制御および上流データ出力信号、赤外線受信および送信信号および解読Ｔ１直立位相シフト・キーイング・データ信号）を出力する。
【００１５】
第二のモジュール１４は、シリアル・インタフェース・プロセッサ（ＳＩＰ）３０、入力／出力（Ｉ／Ｏ）装置３２，読みだし専用メモリ（ＲＯＭ）３４、ランダム・アクセス・メモリ（ＲＡＭ）３５、中央処理装置（ＣＰＵ）３６、グラフィックス・メモリ３８、およびビデオおよびメモリ制御装置（ＶＩＤＥＯ  ＆ＭＥＭ．ＣＯＮＴ．）集積回路４０（一点鎖線の四角い枠内に示す）からなっている。ビデオおよびメモリ制御集積回路４０のＳＩＰ３０、Ｉ／Ｏ装置３２、ＲＯＭ３４、ＲＡＭ３５、ＣＰＵ３６、およびメモリ制御装置およびスプライト状態マシン（ＭＡＣＨ．）４２は、データ・バスにより相互に接続している。ＣＰＵ３６は、任意の適当な処理装置を含むことができ、本発明の場合には、比較的廉価な３８６タイプのＣＰＵを使用している。
【００１６】
ＲＯＭ３４としては、例えば、初期化することができ、ＣＰＵ３６に対してプログラミングを行うことができるＥＰＲＯＭのような任意の適当なメモリを使用することができる。ＲＡＭ３５は、ＣＰＵ３６用のスクラッチ・パッド・メモリとして使用するための５１２キロバイト×１６ビットＲＡＭ構成を行うための、直列に接続している二個の２５６キロバイト×１６ビットＤＲＡＭのような任意の適当なメモリを使用することができる。グラフィックス・メモリ３８としては、例えば、３２ビット幅のＲＡＭ領域、または好適には３２ビット幅のバス３９と一緒に使用するための平行に配列した二個の２５６キロバイト×１６ビットＤＲＡＭのような任意の適当なメモリを使用することができる。グラフィックス・メモリ３８は、グラフィックスおよびビデオ映像に関するスプライト・データを記憶するための使用される。３２ビット幅のバス３９を使用することにより、メモリ制御装置およびスプライト状態マシン４２、およびビデオおよびメモリ制御装置４０の一部を形成しているブロック・メモリ移動装置（図示せず）に対して、高速ページ・モード・メモリ・アドレス指定を使用することができる。ブロック・モード・メモリ・アドレス指定を有意に使用することによって、約５２ナノ秒の平均データ転送速度を達成することができ、この速度は、１秒間に約７７００万バイトのデータの処理速度に対応する。
【００１７】
ＳＩＰ３０は、第一のモジュール１２と第二のモジュール１４との間のデータ通信を取り扱う。より詳細に説明すると、ＳＩＰ３０は、第二のモジュール１４と第一のモジュール１２のコンバータ制御システム２２との間でのすべてのデータ転送信号を取り扱う。上記のデータ転送信号は、例えば、大量の通信転送およびコンバータ制御システム２２内の赤外線受信機（図示せず）からの生のデータを含んでいる、１．５メガビット／秒の速度のＴ１類似のデータ・ストリームのようなフォーマットを持つことができる。ＳＩＰ３０は、また将来の拡張に備えて、全二重同期シリアル・ポート（図示せず）を含むこともできる。上記のデータ転送信号フォーマットは、第二のモジュール１４内で必要な行動を起こさせるために、第一のモジュール上のコンバータ制御システム２２と第二のモジュール１４内のＣＰＵ３６との間で通信を行うのに使用される。
【００１８】
ビデオおよびメモリ制御集積回路４０は、メモリ制御装置およびスプライト状態マシン４２、ＹＵＶ回路への複合装置４４、およびビデオ処理（ＰＲＯＣ．）回路４６からなっている。メモリ制御装置およびスプライト状態マシン４２は、データ・バス３９を通して、グラフィックス・メモリ３８に接続し、データ・バス４５によって、ビデオ処理回路４６に接続している。ＹＵＶ回路への複合装置４４は、バス２４から、ベースバンド合成映像ビデオ信号を受信し、結果として得られたＹＵＶビデオ信号を、バス４３上のメモリ制御装置およびスプライト状態マシン４２に出力する。ビデオ処理回路４６は、データ・バス４５を通して、メモリ制御装置およびスプライト状態マシン４４からのビデオ信号を受信し、遠隔のテレビジョン受像機（図示せず）またはさらに遠隔の処理回路（図示せず）に、バス４７上のＮＴＳＣまたはＰＡＬ標準ビデオ信号を出力する。本発明が、ビデオおよびメモリ制御集積回路４０およびグラフィックス・メモリ３８の領域に存在するすることを理解されたい。会話型加入者ケーブル・ボックス装置１０内への本発明の適用方法をよりよく理解してもらうために、第一のモジュール１２および第二のモジュール１４の部材については、すでに紹介し説明した。
【００１９】
図２および図３は、本発明の図１の加入者ケーブル・ボックス装置１０の第二のモジュール１４内の（一点鎖線の枠内に示す）ビデオ処理回路４６の第一および第二の部分のブロック図である。図２に示すように、図１の第二のモジュール１４の構成部材を形成しているグラフィックス・メモリ３８は、データ・バス３９を通して、図１の第二のモジュール１４の（一点鎖線の枠内に示す）ビデオおよびメモリ制御装置４０の一部であるメモリ制御装置およびスプライト状態マシン４２に接続している。ビデオ処理回路４６の第一の部分は、データ・パイプ５０および（一点鎖線の枠内に示す）ピクセル・アセンブリ・バッファ５２からなっている。データ・パイプ５０は、バス４５を通して、ピクセル・アセンブリ・バッファ５２に送信するための、特定のスプライトに対するグラフィックス・メモリから、メモリ制御装置およびスプライト状態マシン４２が入手したデータを受信する。より詳細に説明すると、データ・パイプ５０は、メモリ制御装置およびスプライト状態マシン４２を通して、グラフィックス・メモリ３８から、スプライトに関するデータを受信し、ピクセル・アセンブリ・バッファ５２へ送信するために、輝度データ（ｙデータ）およびクロミナンス・データ（ｃデータ）に関して個々の出力を行う。
【００２０】
ピクセル・アセンブリ・バッファ５２は、第一、第二および第三の各二重走査線バッファ５３、５４および５５、並びにＹ／Ｇライン０バッファ５８からなる。第一の二重走査線バッファ５３は、バス３９を通して、データ・パイプ５０から受信したスプライト画像の第一のフィールドの第一および第二の走査線に対するＹ／Ｇ（輝度）走査線１ａデータおよびＹ／Ｇ走査線１ｂデータを記憶するために使用される。走査線輝度データは、１０ビット（ビット９−０）のデータと、走査線の各ピクセルに対する制御からなっている。第二の二重走査線バッファ５４は、バス５１を通して、データ・パイプ５０から受信したスプライト画像の第一のフィールドの第一および第二の走査線のＣ（クロミナンス）走査線１ａおよびＣ走査線１ｂデータを記憶するために使用される。走査線クロミナンス・データは、走査線の各ピクセルに対する８ビットのデータ（ビット７−０）からなっている。第三の二重走査線バッファ５５は、バス４９を通して、データ・パイプ５０から受信したスプライト画像の第二のフィールドの第一および第二の走査線に対するＹ／Ｇ（輝度）走査線２ａデータおよびＹ／Ｇ走査線２ｂデータを記憶するために使用される。走査線輝度データは、１０ビット（ビット９−０）のデータと、走査線の各ピクセルに対する制御からなっている。第一および第三の二重走査線バッファ５３および５５の走査線１ａおよび２ａは、それぞれピクセル・データの第一および第二の水平走査線を記憶することを理解されたい。
【００２１】
この場合、第一および第二の水平走査線は、飛び越し表示フォーマットによるスプライト画像の個々のフィールド内の隣接している走査線である。同様に、第一および第三の二重走査線バッファ５３および５５の走査線１ｂおよび２ｂは、それぞれピクセル・データの第三および第四の水平走査線を記憶する。この場合、第三および第四の水平走査線は、飛び越し表示フォーマットによるスプライト画像の個々のフィールド内の隣接している走査線である。すなわち、第一および第三の二重走査線バッファ５３および５５は、輝度データおよび、例えば、飛び越しディスプレイ・フォーマットの走査中、スプライト画像の第一および第二の各フィールド、また第二および第一の各フィールドそれぞれのペアの奇数および偶数の走査線のピクセルに対する制御を、シーケンシャルに記憶する。第二の二重走査線バッファ５４は、二重走査線バッファ５３内に記憶されている走査線のデータに対するクロミナンス・データを記憶する。二重走査線バッファ５４類似のクロミナンス二重走査線バッファ（図示せず）を、二重走査線バッファ５５に対して使用することができるが、後で説明するように、不経済でもあり、重要でもないので、コンボルバ内では使用する必要はない。
【００２２】
第一の二重走査線バッファ５３からの出力データは、１０ビットの輝度データと、ライン１という名称のバスを通して、図３の回路に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている。第二の二重走査線バッファ５４からの出力データは、ライン１ｃという名称のバスを通して、図３の回路に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに関する８ビットのクロミナンス・データからなっている。第三の二重走査線バッファ５５からの出力データは、１０ビットの輝度データと、ライン２という名称のバスを通して、図３の回路およびＹ／Ｇ走査線０バッファ５８に、各ピクセルに対して平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている。Ｙ／Ｇ走査線０バッファ５８は、１０ビットの輝度データとライン０という名称のバスを通して、図３の回路に、平行に出力されるその中に記憶されている走査線の各ピクセルに対する制御からなっている遅延走査線出力を供給するために、水平走査線の一周期の間に、第三の二重走査線バッファ５５によって出力された走査線データを遅延させる働きをする。ＮＴＳＣ標準テレビジョンのディスプレイ用の１３．５ＭＨｚの標本化速度においては、画像の一本の走査線当たり８５８ピクセルが表示されるが、実際に表示されるのは約７０４ピクセルだけであり、二つのフィールド内には、５２５本の水平走査線のピクセルが表示されるが、使用されるテレビジョン受像機によっても異なるが、その内の約４４０−５００本の走査線が通常表示されることを理解されたい。
【００２３】
図４、図５および図６は、本発明の図２の第一および第三の二重走査線バッファ５３および５５並びにピクセル・アセンブリ・バッファ５２のＹ／Ｇ走査線０バッファ５８の動作の例示としてのシーケンスを示す。二重走査線バッファ５３および５５の通常の動作中には、第一のフィールド内のピクセル・データの水平走査線は、第三の二重走査線バッファ５５の半分に入力中の第二のフィールド内のピクセル・データの水平走査線と同時に、第一の二重走査線バッファ５３の半分に入力される。第一および第三の二重走査線バッファ５３および５５の最初の半分への、ピクセル・データの水平走査線の入力と同時に、第一および第三の二重走査線バッファ５３および５５のもう一方の半分内に前に記憶されていたピクセル・データの水平走査線が、それぞれ出力ライン１および２に読み出される。
【００２４】
すなわち、第一の二重走査線バッファ５３に対して、第一のフィールドからのピクセル・データの第一の水平走査線が、例えば、第一の二重走査線バッファ５３のＹ／Ｇ走査線１ａ部分に入力され、次の水平走査線の周期の間に、フレームの第一のフィールドからのピクセル・データの第二の水平走査線が、第一の二重走査線バッファ５３のＹ／Ｇ走査線１ｂに入力され、一方、Ｙ／Ｇ走査線１ａ部分からのピクセル・データの第一の水平走査線は、出力ライン１上に読み出される。次の水平走査線の周期の間に、第一のフィールドからのピクセル・データの第三の水平走査線が、第一の二重走査線バッファ５３のＹ／Ｇ走査線１ａ部分に入力され、一方、Ｙ／Ｇ水平走査線１ｂ部分からのピクセル・データの第二の水平走査線は、出力ライン１上に読み出される。同時に、フレームの第二のフィールドからのピクセル・データの第一、第二および第三の水平走査線が、同じように第三の二重走査線バッファ５５に読み込まれ、そこから出力ライン２上に出力される。
【００２５】
図４は、図１の加入者ケーブル・ボックス装置１０を最初にオンした後の、ピクセル・アセンブリ・バッファ５２の初期化段階の終点を示す。より詳細に説明すると、加入者ケーブル・ボックス装置１０をオンにすると、第一のフィールドの水平走査線０に対するピクセル・データ、および第二のフィールドの水平走査線１に対するピクセル・データが、それぞれ第一の水平走査線の周期の間に、第一の二重走査線バッファ５３のＹ／Ｇライン１ａ部分、および第一の二重走査線バッファ５５のＹ／Ｇ水平走査線ン２ａ部分に入力される。第二の水平走査線の周期の間に、第一のフィールドの水平走査線２に対するピクセル・データ、および第二のフィールドの水平走査線３に対するピクセル・データが、第一の二重走査線バッファ５３のＹ／Ｇ水平走査線１ｂ部分、および第三の二重走査線バッファ５５のＹ／Ｇライン２ｂ部分に入力される。一方、水平走査線０のピクセル・データは、それぞれ第一の二重走査線バッファ５３のＹ／Ｇ水平走査線１ａ部分、および第三の二重走査線バッファ５５のＹ／Ｇ水平走査線２ａ部分から、出力ライン１および２上に読み出される。同時に、第三の二重走査線バッファ５５のＹ／Ｇ水平走査線２ａ部分からの水平走査線１に対するピクセル・データは、Ｙ／Ｇ水平走査線バッファ５８へ出力される。Ｙ／Ｇライン０バッファ５８は、その中に記憶されている水平走査線データを、水平走査線の一周期だけ遅延させ、バッファ５８はその中にデータを記憶していないので、そこから出力ライン０上に出力される出力は、有効なデータを含んでいない。
【００２６】
図５は、図４に示す初期化プロセス後のロードおよび出力プロセスの続きである。より詳細に説明すると、第一のフィールドの水平走査線４に対するピクセル・データ、および第二のフィールドの水平走査線５に対するピクセル・データが、第三の水平走査線の周期の間に、それぞれ第一の二重走査線バッファ５３のＹ／Ｇ走査線１ａ部分、および第三の二重走査線バッファ５５のＹ／Ｇ走査線２ａ部分に入力される。それと同時に、水平走査線２および３に関するピクセル・データが、第一の二重走査線バッファ５３のＹ／Ｇ走査線１ｂ部分、および第三の二重走査線バッファ５５のＹ／Ｇ走査線２ｂ部分から、各出力ライン１および２上に読み出される。それと同時に、第三の二重走査線バッファ５５のＹ／Ｇ走査線２ｂ部分からの水平走査線３に対するピクセル・データは、Ｙ／Ｇ走査線０バッファ５８に入力され、水平走査線１に対する前に記憶されたピクセル・データは、出力ライン０に出力される。それ故、バッファ５８、５３および５５は、第三の水平走査線の周期の間に、水平走査線１、２および３に関するピクセル・データを、それぞれスプライトに対して各出力ライン０、１および２に出力する。この場合、水平走査線１および３に対するピクセル・データは、第二のフィールドの一部であり、水平走査線２に対するピクセル・データは、（図１および図２に示す）グラフィックス・メモリ３８内に記憶されていたスプライト画像の第一のフィールドの一部である。
【００２７】
図６は、図５に示すステップからのロードおよび出力プロセスの続きである。より詳細に説明すると、スプライトの第一のフィールドの水平走査線６に対するピクセル・データ、および第二のフィールドの水平走査線７に対するピクセル・データが、第四の水平走査線の周期の間に、それぞれ第一の二重走査線バッファ５３のＹ／Ｇ水平走査線１ｂ部分、および第三の二重走査線バッファ５５のＹ／Ｇ水平走査線２ｂ部分に入力される。それと同時に、スプライトの水平走査線４および５に関するピクセル・データが、第一の二重走査線バッファ５３のＹ／Ｇ水平走査線１ａ部分、および第三の二重走査線バッファ５５のＹ／Ｇ水平走査線２ａ部分から、各出力ライン１および２上に読み出される。それと同時に、第三の二重走査線バッファ５５のＹ／Ｇ走査線２ａ部分からの水平走査線５に対するピクセル・データは、Ｙ／Ｇ走査線０バッファ５８に入力され、水平走査線３に対する前に記憶されたピクセル・データは、出力ライン０に出力される。それ故、バッファ５８、５３および５５は、第四の水平走査線の周期の間に、水平走査線３、４および５に関するピクセル・データを、それぞれ各出力ライン０、１および２に出力する。
【００２８】
この場合、水平走査線３および５に対するデータは、スプライト画像の第二のフィールドの一部であり、一方、水平走査線４に対するデータは、（図１および図２に示す）グラフィックス・メモリ３８内に記憶されていたスプライト画像の第一のフィールドから入手される。図５および図６から、初期化（図４）後、出力ライン１上のピクセル・データは、ＮＴＳＣ飛び越し走査ディスプレイに対するフレームの二つのフィールドの内の第一のフィールドのシーケンシャルな水平走査線（例えば、ＮＴＳＣ標準画像の偶数水平走査線（０−２５４）に対するデータを表す。シーケンシャルな水平走査線周期中に、第一のフィールドの例示としての偶数の水平走査線が、出力ライン１上にシーケンシャルに出力された後で、飛び越し走査ディスプレイに使用した方法で、フレームの第二のフィールドのシーケンシャルに番号をつけられた水平走査線（例えば、ＮＴＳＣ標準画像の奇数走査線１−２５５）の出力が継続して行われる。図４−図６には示してないが、図２に示す第二の二重走査線バッファ５４から、出力ライン１ｃ上に、出力ライン１上に出力中の各水平走査線に対する関連輝度ピクセル・データと一緒に、クロミナンス・データが出力される。
【００２９】
図３に戻って説明すると、図３は、本発明の図１の加入者ケーブル・ボックス装置１０内のビデオ処理回路４６の第二の部分のブロック図である。ビデオ処理回路４６の第二の部分は、カラー・パレット回路６０、ＹＣ−ＹＵＶデマルチプレクサ６２、マルチプレクサ／フェーダ（ＭＵＸ．／ＦＡＤＥＲ）６４、３：１マルチプレクサおよびコントロール（３：１ＭＵＸ．＆  ＣＯＮＴ）６６、およびコンボルバ６８からなっている。スプライト画像の三本の隣接している水平走査線の対応するピクセルに対して、図２のピクセル・アセンブリ・バッファ５２の出力から、各ライン０、１および２上を伝ぱんする１０ビットのピクセル・データ（ビット９：０）が、カラー・パレット回路６０、ＹＣ−ＹＵＶデマルチプレクサ６２、３：１マルチプレクサおよびコントロール６６の個々の入力のところで受信される。
【００３０】
より詳細に説明すると、各出力ライン０、１および２に対する、ピクセル・アセンブリ・バッファ５２からのパラレルな１０ビット／ピクセル出力のビット７−０は、カラー・パレット回路６０およびＹＣ−ＹＵＶデマルチプレクサ６２の入力のところで受信され、一方、各出力ライン０、１および２に対するピクセル・アセンブリ・バッファ５２からのパラレルな１０ビット／ピクセル出力のビット９および８は、３：１マルチプレクサおよびコントロール６６の入力のところで受信される。さらに、ＹＣ−ＹＵＶデマルチプレクサ６２は、ピクセル・アセンブリ・バッファ５２から、出力ライン１ｃ上にパラレルに出力されるクロミナンス・データ・ビット７−０を受信する。何故なら、クロミナンス・データは、スプライト・ピクセル・データが真のカラー・スプライト信号に関連しているときだけ使用されるからである。より詳細に説明すると、スプライト・データがカラー・パレット信号として符号化される場合には、符号それ自身が色を定義し、真のカラー・ビデオ信号の場合とは違って、クロミナンス・データを必要としない。
【００３１】
カラー・パレット回路６０は、各出力ライン０、１および２上でパラレルに受信したピクセル・データの８ビット（ビット７：０）が、カラー・パレットの特定の色に対する個々の符号を表している場合には検出を行い、これらのカラー・パレット符号を、これら三つのライン用に受信した三つの８ビットからなるピクセル・データに対する２４ビットのＹＵＶ多重化カラー・パレット信号を表すバス６１上の出力信号に変換する。カラー・パレット回路６０は、周知の装置であって、この目的には適当な回路なら何でも使用することができる。ピクセル・アセンブリ・バッファ５２からの各出力ライン０、１および２上でパラレルに受信したピクセル・データの８ビット（ビット７：０）が、真の色のデータ（例えば、テレビジョン画像から直接入手したスプライト）を表している場合には、ＹＣ−ＹＵＶデマルチプレクサ６２は検出を行い、またバス６３上の送信用の三本のラインのピクセルに対する２４ビットの真の色のＹＵＶ出力信号を生成するために、ピクセル・アセンブリ・バッファ５２から出力ライン１ｃを通して入手した８ビットのクロミナンス・データを使用する。
【００３２】
マルチプレクサ／フェーダ（ＭＵＸ．／ＦＡＤＥＲ）６４は、その個々の入力のところで、カラー・パレット回路６０から、バス６１上を伝搬する２４ビットの各カラー・パレットＹＵＶデータ信号と、ＹＣ−ＹＵＶデマルチプレクサ６２からバス６３上を伝搬する２４ビットの真の色のＹＵＶデータ信号、およびバス５９上の２４ビットのＹＵＶ生ビデオ信号を受信する。マルチプレクサ／フェーダ６４は、３：１マルチプレクサおよびコントロール６６からのリード線６７上の制御信号に応答して、バス６５上のデジタル化されたＹＵＶ混合出力信号として、各ピクセル周期の間にマルチプレクサ／フェーダ６４で受信した三つの入力信号、（２４ビットのカラー・パレットＹＵＶ、２４ビットの真の色ＹＵＶまたは２４ビットのＹＵＶ生ビデオＹＵＶ）の内の一つを出力する。より詳細に説明すると、３：１マルチプレクサおよびコントロール６６は、ピクセル・アセンブリ・バッファ５２からのもので、出力ライン０、１および２で受信したビット９および８に基づいて、出力ライン０、１および２上のピクセル・アセンブリ・バッファ５２からのピクセル・データが、カラー・パレット・データ、真の色データ、または生のビデオ信号上に重畳するスプライトの一部でないピクセル用のデータ（有効でないデータ）を表しているかどうかを判断する。それ故、生のビデオ信号を、ピクセル・アセンブリ・バッファ５２から受信したカラー・パレットまたは真の色データの代わりに、ピクセルに対して使用しなければならない。
【００３３】
ピクセル・アセンブリ・バッファ５２からの出力ライン０、１および２のビット９および８から上記の制御情報を入手したので、３：１マルチプレクサおよびコントロール６６は、遠隔ＮＴＳＣまたはＰＡＬテレビジョン受像機（図示せず）上に表示される画像の各ピクセルに対する正しい入力データを選択するために、制御信号をリード線６７を通して、マルチプレクサ／フェーダ６４に送る。コンボルバ６８は、テレビジョン画像の三本の隣接している走査線内の対応するピクセルの３×３マトリックス内の中央のピクセルに関するピクセル・データに対して、８ビットの加重出力信号を供給するか、または３：１マルチプレクサおよびコントロール６６から、リード線６９を通して受信した制御信号に従って、バス６５上のマルチプレクサ／フェーダ６４からの信号を、バス４７上のＹＵＶ出力信号として供給するために、バス６５上のマルチプレクサ／フェーダからの信号内で受信した三つのピクセル・データ値のシーケンシャルな組を使用する。
【００３４】
図７に、（一点鎖線の四角い枠内に示す）例示としてのマルチプレクサ／フェーダ回路６４のブロック図を示す。このマルチプレクサ／フェーダは、２：１マルチプレクサ（ＭＵＸ．）７２、および（一点鎖線の四角い枠内に示す）フェーダ７４からなっている。フェーダ７４は、Ａ−Ｂ加算器７５、符号付きマルチプレクサ（ＳＩＧＮＥＤ  ＭＵＬＴ．）７７、およびＡ＋Ｂ加算器７８からなっている。２：１マルチプレクサは、第一の入力ターミナル（Ａ）で、バス６１上のカラー・パレット６０から各グラフィック・データ信号を受信し、第二の入力ターミナル（Ｂ）で、バス６３上のＹＣ−ＹＵＶデマルチプレクサ６２からグラフィック・データ信号を受信する。３：１マルチプレクサおよびコントロール６６からのリード線６７上の制御信号は、（入力ターミナルＡおよびＢからの）二つのグラフィックス入力信号の内の出力ターミナル（Ｏ）で２：１マルチプレクサ７２から出力されるものを選択する。バス７０上の２：１マルチプレクサ７２（Ｇで示す）の出力ターミナル（Ｏ）からのピクセル・グラフィック出力信号（Ｙ、ＵまたはＶ）は、フェーダ７４のＡ−Ｂ加算器７５の第一の入力ターミナル（Ａ）で受信される。バス５９からの生のビデオＹＵＶ信号（Ｙ、Ｕ、またはＶ）（Ｌで示す）は、Ａ−Ｂ加算器７５の第二の入力ターミナル（Ｂ）で受信される。
【００３５】
Ｂ入力ターミナルで受信した生のＹＵＶピクセル・データのデータ数値をより低い、２：１マルチプレクサ７２からのＡターミナル入力データのピクセル・データ値は、Ａ−Ｂ加算器７５の出力ターミナル（Ｏ）での出力として、供給される。符号付きマルチプレクサ７７は、例えば、レジスタ（図示せず）から、第一の入力ターミナル（Ａ）のところで、バス７１上の９ビットの変更可能な比率制御値（Ｒ）を受信し、第二の入力ターミナル（Ｂ）で、バス７６上のＡ−Ｂ加算器７５からの出力を受信する。その結果得られる、バス７１上の比率制御値（Ｒ）、およびバス７６上のＡ−Ｂ加算器７５からのグラフィックス信号出力データの多重化された数値は、バス７９上の出力ターミナル（Ｏ）から、Ａ＋Ｂ加算器７８の第一の入力ターミナル（Ａ）へ送られる。バス５９上の生のビデオ信号（Ｙ、ＵまたはＶ）は、Ａ＋Ｂ加算器７８の第二の入力ターミナル（Ｂ）で受信され、二つの入力信号の数値の合計は、バス６５上の出力信号（Ｑで示す）として、（図３に示す）コンボルバ６８に送られる。
【００３６】
フェーダ７４は、グラフィックが生のビデオ信号上で瞬間的に写し出されないように、または消滅しないように、スプライト用のグラフィック信号をフェードインまたはフェードアウトさせる。すなわち、グラフィックをフェードインさせるには、フェーダ７４はテレビジョン受像機上の強度を増大させて、グラフィックスを出現させ、一方、グラフィック全体が見えるようにするために、短時間の間、グラフィックの領域内の生のビデオ信号の強度を減少させる。同様に、グラフィックをフェードアウトするには、フェーダ７４はテレビジョン受像機上の強度を減少させて、グラフィックスを出現させ、一方、グラフィックが見えなくなるまで、短時間の間、グラフィックの領域内の生のビデオ信号の強度を増大させる。フェーダ７４の動作を、下記のアルゴリズムに従って説明する。以下の説明を行うために、バス７１上に置かれた例示としての９ビットのフェード・マルチプライヤ（Ｒ）を以下のように定義する。Ｒはフェード制御値であり、その範囲は０から２５６までである。上記の定義から、下記の式が得られる。
0003542690.tif 000002
式中、「Ｌ］は生ビデオのピクセル値であり、「Ｇ］はスプライト重畳のピクセル値であり、記号「＊」は乗算記号である。上の式１から、乗算値Ｒに対して使用された比率が変化すると、グラフィックおよび生ビデオ信号の強度は、反対方向に変化する。
【００３７】
図８に、図３のコンバルバ６８のブロック図を示す。（一点鎖線の四角い枠内に示す）コンボルバは、バイパス回路８０、コンボルバ回路８２、およびマルチプレクサ（ＭＵＸ．）８４からなっている。バイパス回路８０は、バス６５上の（図３および図７に示す）マルチプレクサ／フェーダ６４からシーケンシャルなピクセル・データを受信し、同時に、そこからテレビジョン受像機上に表示されるスプライトの垂直方向の三つのピクセルに対するデータを、バス８１上に生成する。より詳細に説明すると、三つのピクセルが、スプライト画像を構成しているフレームの両フィールドの三本の隣接している走査線内の対応するピクセルから得られる。三つのピクセルのデータ値は、ピクセル・クロックまたは三倍のピクセル・クロックで動作する複数の遅延回路のような任意の適当な装置によって得ることができる。三つのピクセル・データ値は、コンボルバ回路８２によって、バス８１を通して受信される。マルチプレクサ／フェーダ６４からのシーケンシャルなピクセル・データは、バス６５上のバイパス回路８０によって受信される。マルチプレクサ／フェーダ６４からのシーケンシャルなピクセル・データは、バイパス回路８０を通り、バス８５を通して、マルチプレクサ／フェーダ８４の第一の入力（Ａ）に送られる。さらに、バイパス回路８０は、バス８１上のコンボルバ回路８２に入力を分離するために、その個々の出力から三つのピクセル・データ値のシーケンシャル組を送信する。コンボルバ回路８２は、バス８６を通して、マルチプレクサ８４の第二の入力（Ｂ）に、テレビジョン画像の三本の隣接している走査線内の、対応するピクセルの３×３マトリックス内の中央のピクセルに対するピクセル・データ用の８ビットの加重出力信号を供給する。マルチプレクサ８４は、第一の入力（Ａ）、および第二の入力（Ｂ）のところで  信号を選択し、リード線６９を通して、３：１マルチプレクサおよびコントロール６６からの制御信号に従って、入力ターミナル（Ｏ）にそしてバス４７上に送信する。
【００３８】
本出願の発明者および譲受人と同じ発明者および譲受人に対する特許出願と同時に出願された同時出願の米国特許０８／５２３，３９５は、本明細書に参考文献として記載してあるが、この出願が開示しているように、コンボルバ回路８２は、予め定めた加重値を持っているピクセルの３×３マトリックス内の、バス８１上で受信した垂直方向の三つのピクセルを、（加算器と遅延装置だけを使用して）有効に乗算し、マルチプレクサ８４の第二の入力（Ｂ）へ、３×３マトリックスの中央のピクセルに対する平均出力信号を供給する。このプロセスは、ピクセル・データとしての三つの隣接している走査線の対応するピクセルに対するスプライト・データが、三つの隣接している走査線に対するスプライト画像を横切って水平方向に進行（移動）するにつれて、中央の列（図２のピクセル・アセンブリ・バッファ５２の出力ライン１）の各ピクセルに対して継続して行われる。さて図９に、グラフィックス・メモリ３８および図１の第二のビデオおよびメモリ制御装置４０の一部を形成している図２の（一点鎖線の四角い枠内に示す）ビデオ処理回路４６の一部を示す。グラフィックス・メモリ３８は、バス３９を通して、両方向通信用のビデオ処理回路４６の一部を形成しているメモリ制御装置およびスプライト状態マシン４２に接続している。メモリ制御装置およびスプライト状態マシン４２は、バス３９を通して、グラフィックス・メモリ３８にスプライト情報を書き込むために、バス４８を通して、（図１に示す）中央処理装置（ＣＰＵ）３６に接続していて、導体５６を通して、図１のＹ、Ｕ、Ｖ回路への複合装置４４からフィールド＜１：０＞信号を受信する。ビデオ処理回路４６のこの部分は、さらに（一点鎖線の四角い枠内に示す）データ・パイプ５０およびピクセル・アセンブリ・バッファ５２を含んでいる。
【００３９】
データ・パイプ５０は、ピクセル・バッファ・アドレス発生装置９７およびバス４５を通して、メモリ制御装置およびスプライト状態マシン４２からの出力信号をそれぞれ受信するピクセル・バッファ・データ・パイプ９８からなっている。ピクセル・バッファ・アドレス発生装置９７およびピクセル・バッファ・データ・パイプ９８は、それぞれのバス４９および５１を通して、ピクセル・アセンブリ・バッファ５２に、個々のアドレスおよびピクセル・データ出力信号を送信する。ピクセル・バッファ・データ・パイプ９８も、グラフィックス・メモリ３８から直接バス３９上のデータを受信する。ピクセル・バッファ・アドレス発生装置９７およびピクセル・バッファ・データ・パイプ９８は、各ピクセルに対するデータを、ピクセル・アセンブリ・バッファ５２の（図２だけに示されている）二重走査線バッファ５３、５４および５５内の適当なアドレス位置に設定するために、スプライト入力、スプライト・データ・テーブル９２内のスプライト制御語から得たピクセル・データ、およびグラフィックス・メモリ３８内の走査線制御テーブル９４からの他のすべての情報を使用する。
【００４０】
以下にさらに詳細に説明するように、スプライト入力の水平走査線上に対する拡大、ワープ等のような特殊効果は、関連スプライト入力内のスプライト制御語およびグラフィックス・メモリ３８の走査線制御テーブル９４から入手される。データ・パイプ５０のピクセル・バッファ・アドレス発生装置９７は、指定された特殊効果を行うために、グラフィックス・メモリ３８のスプライト・データ・テーブル９２から入手したスプライト・データの走査線内のピクセル・アドレスを正しく変更するために、この情報を使用する。この変更されたアドレスは、後でテレビジョンの画面上で指定された特殊効果を行うために、ピクセル・アセンブリ・バッファ５２の二重走査線バッファ５３、５４または５５内の変更アドレスによって指定されたピクセルの位置に、関連ピクセル・データを設定するのに使用するために、ピクセル・アセンブリ・バッファ５２に送られる。ピクセル・バッファ・データ・パイプ９８は、同時にピクセル・アドレスに関するピクセル・データを受信し、ピクセル・バッファ・アドレス発生装置９７によって発生した二重走査線バッファ５３、５４または５５のアドレスに記憶するために、ピクセル・データをピクセル・アセンブリ・バッファ５２に送る。ピクセル・アセンブリ・バッファは、ライン０、ライン１およびライン２と呼ばれるバス上の隣接している三本の水平走査線に対する輝度ピクセル・データを出力し、図２のピクセル・アセンブリ・バッファのところで説明したように、ライン１ｃ上のライン１輝度出力データに関連するクロミナンス・ピクセル・データを出力する。
【００４１】
グラフィックス・メモリ３８は、スプライト・リスト・テーブル９０、スプライト・データ・テーブル９２、走査線制御テーブル９４およびスパン・リスト・テーブル９６からなっている多重テーブルを含んでいる。スプライト・リスト・テーブル９０は、（テーブルには、スプライト＃１、＃２、および＃Ｎ用の入力しか示されていない）一つまたは複数のＮスプライトのそれぞれに対する個々のメモリ部分からなっている。スプライト＃１の入力に対して示すように、それに対するメモリ部分は、スプライト・データ・ポインタ部分、スプライト制御部分、走査線テーブル・ポインタ部分、オプションとしての制御部分、およびフィールド・イネーブル制御部分からなっている。スプライト・データ・ポインタ部分は、スプライト入力に関連する予め定めた位置にあるスプライト・データ・テーブル９２にアクセスするのに使用される。スプライト制御部分は、例えば、スプライトの大きさに、そのＸおよびＹで表される位置、またはテレビジョン受像機の画面上の位置、およびスプライト上で行われる拡大、ワープ等に関する情報を含んでいる。より詳細に説明すると、スプライト制御部分が、スプライトの拡大倍率が２であると表示している場合には、スプライトの各走査線が２の倍率で拡大される。同様に、スプライト制御部分が、スプライトの持つオフセット値が２であることを示している場合は、スプライトのすべての走査線は２だけオフセットされる。スプライト制御部分は、スプライトのピクセル・データの各水平走査線に同じように影響を与える。
【００４２】
各スプライト入力の走査線テーブル・ポインタ部分は、そこから上記のスプライト制御部分によって作られるより高度の特殊効果を行うために、スプライト入力に関連する制御語の走査線制御テーブル９４の予め定めた部分にアクセスするために使用される。最後に、フィールド・イネーブル制御部分は、スプライト・リスト・テーブル９０内の現在アクセスが行われているスプライト入力に対して、テレビジョン受像機の画面上に必要な「曇りガラス」（透明な重畳）効果を与えるために使用される。他のスプライト＃２から＃Ｎまでの各入力に対しても、類似の部分が図示されている。さらに、スプライト・リスト・テーブル９０内のスプライトは、好適には優先順位の昇順に表示することが好ましい。この場合、例えば、スプライト＃１入力は、最も低い優先度を持ち、スプライト＃Ｎ入力は、最も高い優先度を有している。上記のような優先順位になっているので、テレビジョン受像機の画面上の重なり合っている部分内に二つのスプライトまたは一つのスプライトおよび生のビデオが位置している場合には、より高い優先度を有しているスプライトは、より低い優先度を有しているスプライトのピクセルの上に上書きされるか、交換されるか、またはその順位が上になる。
【００４３】
スプライト・データ・テーブル９２は、スプライト・リスト・テーブル９０の各スプライト入力に対する各水平走査線の各ピクセルに対する純粋なデータを含んでいるデータ語からなっている。すなわち、スプライト・リスト・テーブル９０内のスプライト入力がアクセスされると、スプライト・データ・ポインタ部分は、そのスプライト入力に対するスプライト・データ語（例えば、スプライトＣデータ語へのスプライトＡデータ語）が、グラフィックス・メモリ３８のスプライト・データ・テーブル９２内に記憶されているスプライト・データ・テーブル９２にアクセスを転送する。これらのスプライト・データ語は、スプライト内の走査線の数字による番号を含んでいないことを理解されたい。何故なら、スプライトの大きさ、そのスプライトのテレビジョン受像機の画面上の位置等は、スプライト・リスト入力のスプライト制御部分内に位置しているからである。スプライト・リスト・テーブル９０およびスプライト・データ・テーブル９２は、協同して動作し、最初スプライト・リスト・テーブル９０にアクセスし、その後スプライト・データ・ポインタ部分の制御の下で、ビデオ処理回路４６にスプライト・データ語によって記述された方法で、スプライトを描くように命令するデータを検索するために、スプライト・データ・テーブル９２にアクセスする。
【００４４】
グラフィックス・メモリ３８の走査線制御テーブル９４は、予め定めた長さのサブテーブルを含んでいる任意に使用されるテーブルである。（図には、Ｎ個の制御語を含んでいる一つのサブテーブルが示されている。）上記の場合、各サブテーブルはスプライトの各走査線用の個々の走査線制御語からなっている。走査線制御テーブル９４内の走査線制御語は、そのスプライトの走査線に対する独立した制御を提供する。より詳細に説明すると、すでに説明したように、スプライト・リスト・テーブル９０内の各スプライト入力のスプライト制御部分は、同じ方法でスプライトの各走査線に影響を与える。それとは対照的に、スプライト入力用の走査線制御テーブル９４内のサブテーブル内の走査線制御語は、スプライト・リスト・テーブル９０の走査線テーブル・ポインタ部分によってポイントされているように、そのスプライトの各水平走査線に対する独立した制御を提供する。例えば、スプライト＃１入力に対するスプライト制御部分は、スプライト＃１の映像は、テレビジョン受像機の画面上の一つの位置ＸおよびＹに１０本の走査線を含んでいるが、一定のオフセットのような特殊効果は含んでいないことを示していると仮定する。
【００４５】
スプライト＃１映像の１０本の走査線のそれぞれに対するピクセル・データは、スプライト＃１入力のスプライト・データ・ポインタ部分によって表示されているアドレスから始まるスプライト・データ．テーブル９２内に含まれている。スプライト＃１の１０本の走査線の一本またはそれ以上の任意の走査線に対して使用されるかも知れない特殊効果は、スプライト＃１入力の走査線テーブル・ポインタ部分によって表示されているアドレスから始まる走査線制御テーブル９４内の走査線制御語のいくつかの中に含まれている。すなわち、スプライト＃１の映像の縁部は、テレビジョン受像機の画面上の直線内に整合している場合がある。しかし、走査線制御テーブル９４の走査線制御語を使用することにより、スプライト＃１入力の各走査線は、例えば、予め定めた方法で映像をワープさせるために異なるオフセットを持つことができる。例えば、スプライト映像を、走査線制御テーブル９４内の関連する走査線制御語を使用して、三次元に描かれた円柱の外側の表面に表示されるようにワープさせることができる。
【００４６】
図１０、図１１、図１２、図１３、図１４および図１５は、本発明の第一の実施例の走査線制御テーブル９４の走査線制御語を使用してできることのいくつかの例である。より詳細に説明すると、図１０にスプライト・リスト・テーブル９０のスプライト制御およびスプライト・データ・テーブル９２内のスプライト入力に関連するスプライト・データによって定義されるスプライト映像を示す。この映像には、走査線制御テーブル９４内のサブテーブルにより導入することができる任意の高度の特殊効果は行われていない。図１１および図１２は、各走査線上の水平オフセットを変化させて、疑似三次元効果を作り出すためには、図１０のスプライト映像を、どのようにかえることができるかを示す。例えば、図１１および図１２においては、図１０のスプライトの各走査線は、それぞれ走査線制御テーブル９４の第一および第二のサブテーブルの走査線制御語内に指定されている別々の数値によってオフセットされている。
【００４７】
図１３は、図１０のスプライト映像上の水平拡大走査線制御による高度のワープの実行の一例を示す。より詳細に説明すると、スプライト・リスト・テーブル９０のスプライト入力のテーブル・ポインタによってポイントされている、走査線制御テーブル９４の走査線制御語は、スプライトの各走査線に対する、スプライトの各縁部についてのワープまたはオフセットの数値、およびスプライトの各走査線に対して使用される拡大の数値を指定する。
【００４８】
図１４および図１５は、スプライトの各走査線上の水平走査線のミラー映像を変化させた場合の高度の特殊効果の一例を示す。より詳細に説明すると、図１４は、スプライト・リスト・テーブル９０およびスプライト・データ・テーブル９２の関連スプライト入力によって指定することができるスプライト映像を示す。図１５は、図１４のスプライト映像の下半分のミラー映像を作り出すために、スプライト映像の上半分だけの水平走査線のオフセットを変更することにより、走査線制御テーブル９４のサブテーブルが、図１４のスプライト映像をどのように変えることができるかを示す。走査線制御テーブル９４のサブテーブルによって行うことができる他の高度の特殊効果としては、例えば、（ａ）４ビット・スプライト内の２５６色に対するカラー・パレット・バンクの変更、（ｂ）スプライト映像の選択的走査線を消去するための鮮明度制御の変更、（ｃ）スプライト映像の形の周囲に選択的クリッピングを行うための水平クリッピングの制限の変更がある。走査線制御テーブル９４を使用することによって得られる利点は、特定のサブテーブルによって作りだした高度の特殊効果を、スプライト・リスト・テーブル９０内の多くのスプライト入力によって、使用できるということである。
【００４９】
この利点によって、従来技術の場合の、サブテーブルの各スプライト入力への組み込みと比較すると、メモリ・スペースをセーブできる。さらに、同じスプライト映像に対するデータを、スプライト・リスト・テーブル９０の複数のスプライト入力内で使用することができる。この場合、複数の各スプライト入力は、走査線制御テーブル９４の異なるサブテーブルを入力するために、その走査線テーブル・ポインタ部分を使用する。異なる走査線制御サブテーブルに関連する上記の複数の同じスプライト入力は、異なる高度の特殊効果を持っている同じスプライト映像が、テレビジョン受像機の画面上の異なる位置に写し出される場合に使用される。
【００５０】
図９に戻って説明すると、スパン・リスト・テーブル９６は、スプライト・リスト・テーブル９０内の多数の入力を処理する際の時間を節約するために使用されるオプションとしてのテーブルである。従来技術のシステムの場合には、スプライト・リスト・テーブル９０内の各スプライト入力は、そのピクセルが、そのスプライトに対して指定された表示画面上の大きさおよびＸおよびＹ位置を使用して、水平走査線に対して組み立てられているピクセル内に存在するかどうかを判断するために、シーケンシャルに入力される。その結果、例えば、ゲームをプレイするための従来技術によるシステムは、表示画面上に上記の水平走査線を表示するために必要な時間内に、各走査線に対してピクセルを組立てるために、数個のスプライト（例えば、Ｎ＝８または１６スプライト）しか使用することができなかった。
【００５１】
本発明の加入者ケーブル・ボックス装置１０の場合には、オプションとしてのスパン・リスト・テーブル９６が存在しなくても、メモリ制御装置およびスプライト状態マシン４２が、通常、Ｎ個のスプライト入力の内のどれが、アセンブル中の水平走査線の各ピクセル内に存在しているかを知るためのグラフィックス・メモリ３８のスプライト・リスト・テーブル９０内に含まれている複数のＮ個の各入力にアクセスする。スプライト・リスト・テーブル９０のＮ個の各入力にアクセスする際に、メモリ制御装置およびスプライト状態マシン４２は、スプライト・データテーブル９２およびオプションとしての走査線制御テーブル９４からデータを入手し、ピクセル・アセンブリ・バッファ５２内で組み立てられている各水平走査線用のピクセル・データを作るために各スプライトに対して必要な処理を行う。しかし、メモリ制御装置およびスプライト状態マシン４２が、例えば、９６の異なるスプライト入力にアクセスし、処理しなければならない場合には、９６のスプライトを処理するのに必要な時間は、ピクセル・アセンブリ・バッファ５２内のピクセル・データの各水平走査線を組み立てるのに使用することができる時間を越えてしまうだろう。スパン・リスト・テーブル９６を使用すれば、この問題は解決する。
【００５２】
オプションとしてのスパン・リスト・テーブル９６を使用すれば、メモリ制御装置およびスプライト状態マシン４２内の少なくとも一台のレジスタ（図示せず）が、スパン・リスト・テーブル９６が存在することを表示し、スパン・リスト・テーブル９６が存在するとき、各スプライト・リスト入力に対する一定の整数値であるスプライト・リスト入力毎の多数の語（ＮＷ）の数（整数値）を含む「＃スプライト入力語」と指定されている部分を含んでいる、スパン・リスト・テーブル９６を正しく使用するために、メモリ制御装置およびスプライト状態マシン４２にとって必要なすべてのデータを供給する。より詳細に説明すると、スプライト・リスト・テーブル９０内の各スプライト入力は、（１）スプライト・データ・ポインタ、（２）スプライト制御、（３）オプションとしての走査線・テーブル・ポインタ語、（４）オプションとしてのスプライト制御用のオプションとしての語、（５）オプションとしてのフィールド・イネーブル制御語に対する語を含むことができる。それ故、理論の上では、スプライト・リスト・テーブル９０の各スプスプライト入力は２−５の語を含むことができる。スパン・リスト・テーブル９６が使用されるとき、スプライト・リスト９０の各スプライト入力は、各スプライト入力に対して、通常必要なオプションとしての語が何であれ、同じ数の語（例えば、５語）を含んでいる。各スプライト入力内のスプライト入力語の数を表示するレジスタの目的は、水平走査線のピクセルを組み立てるとき、スプライト・リスト・テーブル９０のスプライト入力のいくつかにだけに対するアクセスを簡単にすることである。
【００５３】
スパン・リスト・テーブル９６は、スプライト・リスト・テーブル９０内に含まれているＮ個のスプライトのどれが、各走査線内に存在しているかを示している、一語のスパン・リスト制御語または一群のスパン・リスト制御語からなっている。スパン・リスト・テーブル９６は、主として、ピクセル・アセンブリ・バッファ５２内の各水平走査線に対するピクセル・データを組み立てる場合の処理時間を短くするために多くのスプライト（例えば、Ｎ＝９６スプライト）が存在する場合に使用されることを理解されたい。スパン・リスト・テーブル９６内の語の数は、下記の式で決まる。
スパン・リスト語の数＝（ＮＳ／３２）＊（ＮＨ／ＮＬ）      式２
【００５４】
上記の式中、ＮＳはディスプレイ画面上の全スプライトの数であり、ＮＨはディスプレイ画面内の走査線の数であり、ＮＬは一語のスパン・リスト語に対するテレビジョン受像機の画面上の走査線の数であり、３２はスパン・リスト・テーブル９６の各語内で使用することができるビットの例示としての数である。ＮＨおよびＮＬの数値は、プログラムすることができる数であり、ＮＬは、例えば、２、４、８、１６、３２、６４または１２８のような数値を持つことができる。より詳細に説明すると、標準ＮＴＳＣテレビジョン画面の二つのフィールド内には、電気的には、５２５本のビデオ水平走査線があるが、使用するテレビジョン受像機によっても違うが、通常見えるのは約４４０−５００本の走査線だけである。９６のスプライトが表示される画面の表示領域の任意に予め定めた数の部分に対する走査線の数は、０−５００本の範囲で変化する。この場合、各部分が等しい数（ＮＬ）の走査線を有している。
【００５５】
図１６に、一点鎖線によって四つの等しい部分１１０、１１１、１１２および１１３に分割されたビデオ表示画面を示す。この図の場合、本発明の第二の実施例に従って、各部分は一つのスパン・リスト語当たり例示としての３２本の走査線（ＮＬ）を持っている。それ故、例示としての９６のスプライトを表示するために使用されるビデオ表示画面全体の領域は、１２８本の水平走査線（３２本の走査線をもっていいる部分が四つ）をカバーする。さらに、複数のスプライト映像を示す。この場合、種々のスプライト映像の内の予め定めたものを１０１、１０２、１０４、１０６、１０８および１０９で表す。これらのスプライト映像は、以下に説明する目的のために、それぞれスプライト・リスト・テーブル９０内のスプライト入力１、２、４、６、８および９を表す。式（２）で示すように、スパン・リスト語の数は、（９６のスプライトを３２で割ったもの）に（表示画面内の１２８本の走査線（ＮＨ）を、スパン・リスト語当たりの３２本の走査線（ＮＬ）によって割ったもの）を掛けたものに等しい。すなわち、全部で３＊４＝１２スパン・リスト語になる。より詳細に説明すると、最初の三つのスパン・リスト語は、ビデオ表示画面領域のセクション１１０に関連していて、次の三つのスパン・リスト語は、セクション１１１に関連していて、次の三つのスパン・リスト語は、セクション１１２に関連していて、最後の三つのスパン・リスト語は、全部で１２のスパン・リスト語に対するセクション１１３に関連している。
【００５６】
表示画面領域のセクション１１０内に示すように、スプライト・リスト・テーブル９０の１、２、４、および６のスプライト入力だけが、図９に示すピクセル・アセンブリ・バッファ５２内で組み立てられている表示画面の３２本の走査線の任意の走査線上に存在している。それ故、セクション１１０に関連しているスパン・リスト・テーブル９６内の最初の３２ビット語は、以下に示すような３２ビットを持っている。
００００００００００００００００００００００００００１０１０１１
この場合、右端のビットは、スプライト＃１入力に関連していて、左端のビットは、グラフィックス・メモリ３８のスパン・リスト・テーブル９０内のスプライト＃３２入力に関連している。さらに、スパン・リスト語内の「複数個の１」は、セクション１１０内において、スプライト１、２、４および６が能動状態であることを示す。スプライト３３−９６に対するセクション１１０に関連している、スパン・リスト・テーブル９６内の残りの第二および第三の語は、それぞれ３２個の零（０）を含んでいる。何故なら、スプライト・リスト・テーブル９０内のこれらスプライト入力のどれも能動状態ではないし、部分１１０内に含まれていないからである。部分１１１−１１３に関連している他の９のスパン・リスト語は、同じ方法で、能動状態のスプライトに対して符号化されるか、またはこれら各セクション内に収容される。
【００５７】
動作中、図９のメモリ制御装置およびスプライト状態マシン４２は、その内部の一つまたはそれ以上のレジスタから、スパン・リスト・テーブル９６が存在することを判断し、またその内部に記憶され、スパン・リスト・テーブル９６と一緒に使用するために必要なデータ（ＮＳ、ＮＨおよびＮＬ値、表示領域用のスタート走査線、およびスプライトの数）を入手し、上記の式（２）に従って、表示領域の各部分に必要なスパン・リスト語の数を決定する。ビデオ・ディスプレイの５２５本の走査線に対するピクセル・データを組み立てる際に、メモリ制御装置およびスプライト状態マシン４２が、スパン・リスト表示領域に対するスタート走査線に到着した場合には、メモリ制御装置およびスプライト状態マシン４２は、最初にスパン・リスト表示領域の一番上の部分（例えば、セクション１１０）に関連するスパン・リスト語（例えば、最初の三つの語）にアクセスする。スパン・リスト・テーブル９６のこれらの最初の三つの語から、メモリ制御装置およびスプライト状態マシン４２は、セクション１１０ではスプライト入力１、２，４および６だけが能動状態にあると判断する。
【００５８】
その後、メモリ制御装置およびスプライト状態マシン４２は、最初にセクション１１０の第一の水平走査線の各ピクセルを組み合わせているスプライト・リスト・テーブル９０内のスプライト入力＃１にアクセスし、それからスプライト入力＃２、＃４および＃６に順次アクセスする。「＃スプライト入力語」と表示されているレジスタのこの部分は、次の能動状態のスプライト入力が、スプライト・リスト・テーブル９０の何処にあるかを計算するために、何個の語（ＮＷ）がメモリ制御装置およびスプライト状態マシン４２によって使用されるかを表示する。より詳細に説明すると、各スプライト入力が、その中に５語を持っている場合には、ＮＷ＝５である。このことは、スプライト入力１、２、４および６のスタート部分は、それぞれスプライト・リスト・テーブル９０内の記憶場所１、６、１６および２６にあるということを示している。何故なら、メモリ制御装置およびスプライト状態マシン４２は、スプライト入力＃１、＃２、＃４および＃６にそれぞれ関連している五つの語を入手するためには、場所１、６、１６および２６にシーケンシャルにジャンプするからである。こうすることにより、各スプライト入力内にいくつの語が含まれているのかを知るために、９６のスプライト入力全体を調べるのに必要な時間を節約でき、メモリ制御装置およびスプライト状態マシン４２は、能動状態にあるスプライトに関する必要な情報へ容易にジャンプし、各部分１１０−１１３に対する能動状態にないスプライトをスキップすることができる。
【００５９】
メモリ制御装置およびスプライト状態マシン４２は、一つの部分（例えば、セクション１１０）の各走査線に対して同じ一つまたはそれ以上のスパン・リスト語を使用していることを理解されたい。何故なら、同じスプライトが、その部分の各走査線内で能動状態にあるからである。メモリ制御装置およびスプライト状態マシン４２は、スパン・リスト語でカバーされる表示領域の他の各部分（例えば、セクション１１１−１１３）に対して、同じ方法で動作する。さらに、一つの大きなスプライトを、一つまたはそれ以上のセクション内に収容することができる。例えば、スプライト入力＃２および＃８に対する図１３のスプライト映像１０２および１０８を、それぞれ各セクション１１０−１１１および１１２−１１３内に収容することができる。その結果、各セクション１１０および１１１に対する個々の第一のスパン・リスト語は、スプライト入力＃２に対して指定された位置に「１」を含んでいる。図１６にも示すように、スプライト１０８および１０９に対するスプライト映像は、部分的に重畳していて、スプライト１０９がスプライト１０８より高い優先順位を持っているので、スプライト１０９に関連するピクセルは、重畳した領域内のスプライト１０８に対するピクセルの上に重ね書きされる。
【００６０】
図１に示す本発明の加入者ケーブル・ボックス装置１０を使用すれば、約１００の小さなスプライトを、スパン・リスト・テーブル９６を使用しないで、スプライト・リスト・テーブル９０内に収容することができることが分かった。スパン・リスト・テーブル９６内に記憶されているデータを使用することによって、さらに多くの小さなスプライト（例えば、約３，０００）を、テレビジョン受像機の画面上に表示するために、スプライト・リスト・テーブル９０内に収容できることも分かった。さらに、スプライト・リスト・テーブル９０およびテーブル９２、９４および９６のＮ個の各スプライト入力の一部のそれぞれに記憶されている情報が、ビデオ処理回路４６の第一の部分の一部を形成しているメモリ制御装置およびスプライト状態マシン４２を通して、遠隔ＣＰＵ３６（図１だけに示す）から、グラフィックス・メモリ３８に入力される。この情報は、ＣＰＵ３６により何時でも更新することができる。
【００６１】
スプライト・リスト・テーブル９０内の各スプライト入力のフィールド・イネーブル制御部分は、二つのスプライトまたは生のビデオ上の一つのスプライトによる「曇りガラス」（透明重畳）効果を行うための制御に関連している。より詳細に説明すると、「曇りガラス」効果は、二つスプライトの重畳している領域、または生のビデオ上に重畳している一つのスプライトであると定義される。この場合、第一のスプライトは、テレビジョン受像機の画面上の一つ画像の第一のフィールドの走査線（例えば、偶数の走査線）上に表示され、第二のスプライトまたは生のビデオは、テレビジョン受像機の画面上の一つ画像の第二のフィールドの走査線（例えば、奇数の走査線）上に表示される。このような効果により、グラフィックス・メモリ３８内にスプライト入力として記憶されている生のテレビジョン信号のフレームの捕捉したスナップショット、または実際の生のビデオのようなその後ろの第二のスプライトの映像を見ながら、第一のスプライトの映像を見ることができる。その後、二次元コンボルバ６８が、二つのスプライトの間で「曇りガラス」効果を発生させるために、組み立てた映像を処理する。従来技術によるシステムは、二つの映像を計算により結合するために、主としてソフトウエアを使用している。
【００６２】
本発明によれば、スプライト入力のフィールド・イネーブル制御部分は、そのスプライトに指定された表示画面の領域の偶数または奇数の走査線内だけにこのスプライトを表示するように指定する。スプライト・リスト・テーブル９０のスプライト入力に対するディスプレイの各水平走査線内で、ピクセル・データを組み立てるとき、フィールド・イネーブル制御部分は、表示画面上の指定された領域で、上記のスプライトが水平走査線上に存在するかどうかを表示する。これは二つのフィールドの一方内だけに、グラフィックまたはスプライトを挿入または表示するための簡単で安価な方法である。
【００６３】
図１７に、本発明の第三の実施例に従って、その中で第一のスプライト（スプライト＃１）および第二のスプライト（スプライト＃２）が、（一点鎖線の四角い枠内に示す）画面のピクセル領域１２１内で飛び越し走査される、テレビジョン受像機画面の例示としての走査線１−１３のセクションを示す。より詳細に説明すると、スプライト入力＃２は、グラフィックス・メモリ３８のスプライト・リスト・テーブル９０内のそのスプライト制御により、走査線２−７により形成されるピクセル領域１２１内に収まるように指定される。またスプライト入力＃２は、ピクセル領域１２１内のフレームの第一のフィールドの一部を形成している偶数番号の走査線２、４および６内に挿入または収容されるようになっている。さらに、スプライト入力＃１は、セクション１２０の走査線１−１３によってカバーされる領域すべてを占有するように指定される。何故なら、スプライト入力＃１は、スプライト入力＃２より低い優先順位を持っているので、スプライト入力＃１は、走査線１−１３の残りの領域のすべてと共に、セクション１２１内の奇数番号の走査線３、５および７を占有するからである。
【００６４】
図９に戻って説明すると、メモリ制御装置およびスプライト状態マシン４２が、「曇りガラス」効果を行うためには、どのフィールドが現在テレビジョン受像機の画面上に表示されているかを知る必要がある。現在のビデオ・フィールドを表示しているこの情報は、通常加入者ケーブル・ボックス装置１０のＹ、Ｕ、Ｖ回路４４（図１に示す）への合成装置に位置している遠隔ビデオ同期回路（図示せず）によって送信され、受信した生のビデオ信号ストリームから入手される、１および０を表す２ビット・フィールド信号（フィールド＜１：０＞）によって、メモリ制御装置およびスプライト状態マシン４２に送られる。この２ビット・フィールド信号は、基本的には連続している実行クロック信号である。
【００６５】
メモリ制御装置およびスプライト状態マシン４２は、またどのフィールドがスプライト用として記憶されている二つのフレームをイネーブルするのかを示している関連スプライト・リスト入力から４ビットのフィールド・イネーブル信号を読み取る。フィールド・イネーブル信号に対して何故４ビットが必要なのかを理解するために、二つのフレームの四つのフィールド内で、カラー画像のカラー対する全情報が送信されることを理解されたい。この場合、各フレームは二つのフィールドを有している。さらに、二つのフレームを使用しても、カラー画像を表示するのに何の支障もない。しかし、二つのフレームを使用すると、飛び越し走査テレビジョン受像機の画面上に人工的な障害（例えば、ちらつき等）の問題が起きてくる。より詳細に説明すると、ＮＴＳＣカラー・ビデオ信号の場合には、（ａ）画像の各水平走査線内で２２７．５のカラー・バーストが送られ、（ｂ）フレームの二つのフィールドのそれぞれに対して２６２．５のカラー・バーストが送られ、（ｃ）二つのフィールドからなる一つのフレーム内で５２５の走査線が走る。一本の走査線内で２２７，５のカラー・バーストが起こるので、フィールド０の走査線０の上で起こるカラー・バーストは、ある点において正の方向に向かい、フィールド０の次の走査線（走査線２）上においては、カラー・バーストは、ある点では負の方向へ向かう。
【００６６】
何故なら、各走査線は、全カラー・バーストのシーケンスではなく、全カラー・バーストと半分のカラー・バーストのシーケンスを含んでいるからである。さらに、フレーム内の走査線の数は、奇数（５２５）であるので、次の（第二の）フレームのフィールド０の第一の走査線（走査線０）内のカラー・バーストは、負の方向に向かい、直前のフレームのフィールド０の走査線０の方向とは反対の方向になる。それ故、フレームのフィールド０の走査線０内のカラー・バーストを正の方向に向かわせるには、フレームの一つ置きに反復パターンが起こることになる。カラー画像の全体は第一のフレームの後に含まれているが、人工的障害（例えば、ちらつき等）の反復パターンは四つのフレーム・サイクルの副産物であることを理解されたい。これは、白黒テレビジョン信号と互換性を有しているカラー・テレビジョン信号を送信するためのＮＴＳＣ標準を作成する際に、すでに行われた妥協の結果である。
【００６７】
生テレビジョン画像のスナップショットを、スプライト・リスト・テーブル９０内のスプライト入力として、グラフィックス・メモリ３８に記憶させた場合には、テレビジョン受像機の画面上の画像をシーケンシャルに再表示するには、二つのフィールドからなる一つのフレーム記憶させるだけで十分である。メモリ制御装置およびスプライト状態マシン４２は、４ビットのフィールド・イネーブル制御を、４ビットの符号に従って、アクセスするスプライトが、あるフレームまたはフィールド内にあることを示すために使用する。例えば、フィールド・イネーブル信号の３番目のビットが「１」である場合には、関連スプライトを、フレーム１内でイネーブルしなければならないことを示しているし、フィールド・イネーブル信号の二番目のビットが「１」である場合には、関連するスプライトをフレーム０内でイネーブルしなければならないことを示している。同様に、フィールド・イネーブル信号の１番目のビットが「１」である場合には、関連スプライトを、フィールド１内でイネーブルしなければならないことを示しているし、フィールド・イネーブル信号の０番目のビットが「１」である場合には、関連するスプライトをフィールド０内でイネーブルしなければならないことを示している。それ故、三番目と二番目のビットは、ダブル・フレームのバッファされたスプライト用に使用され、一番目および０番目のビットは、スプライトが一つのフィールド内だけで見られる場合の「曇りガラス」効果を作りだすために使用されるか、またはスプライトを両方のフィールドで見ることができる場合のダブル・フレームのバッファされたスプライト用に使用される。
【００６８】
メモリ制御装置およびスプライト状態マシン４２は、スプライトを、その必要とする水平走査線の位置に表示するために、二つのフレーム内の四つの一意のフィールドのどれが現在オンになっているのかを判断するために、また正しい方向を向いたカラー・バーストを供給するために、遠隔処理回路（図示せず）によって、テレビジョン受像機の画面上に表示されるＮＴＳＣ画像に再変調するために、フィールド信号とフィールド・イネーブル信号とを比較する。より詳細に説明すると、フィールド信号とフィールド・イネーブル信号から決定した四つのフィールドに関する情報は、どのスプライト・データを（図２に示す）二重走査線バッファ５３、５４および５５の各ピクセル位置に置くかを決定するために、ピクセル・アセンブリ・バッファ５２内での二重走査線緩衝用に使用される。フィールド信号をフィールド・イネーブル信号と比較した結果、フィールドが一致していることが分かった場合には、スプライト・データが、グラフィックス・メモリ３８内のスプライト入力テーブル９０、スプライト・データ・テーブル９２および走査線制御テーブル９４から読み出され、ピクセル・アセンブリ・バッファ５２内の二重走査線バッファ５３−５５が、あるフィールドまたはフレーム中に正しくロードされる。スプライト・リスト・テーブル９０内のスプライト入力のデータを、ピクセル・アセンブリ・バッファ５２にロードするために、どのフィールドおよび／またはフレームが望ましいかを表示する必要がある場合には、メモリ制御装置およびスプライト状態マシン４２内のレジスタ（図示せず）は、バス４８を通してＣＰＵ３６により更新される。
【００６９】
本発明の場合には、ＮＴＳＣビデオ信号の水平走査線内の反復パターンを決定するために、簡単な制御語またはビットのグループおよびおよびフィールド信号とフィールド・イネーブル信号を比較するコンパレータを使用することにより、飛び越し表示上に「曇りガラス」効果を形成することができる。この点が、すべての同じ機能を通常強力で比較的高価なソフトウエア・プロセッサを必要とするソフトウエア内で、大量のプログラムによって実行するある種の従来技術システムと違う点である。このような従来技術のシステム内においては、プロセッサ（例えば、図１のＣＰＵ３６）が、比較的高価なＣＰＵ３６を必要とする画像を構成する役目を果たす。プロセッサが故障すると、画像の組立は停止する。本発明の加入者ケーブル・ボックス装置１０の一つの利点は、ＣＰＵ３６が故障した場合、表示中の画像のすべての動きが停止することである。何故なら、ＣＰＵ３６は何を動かすべきかについての情報を供給していないからである。しかし、画像はそれ自身独立した存在である。より詳細に説明すると、グラフィックス・メモリ３８が故障しない限り、図２、図３および図９に示すビデオおよびメモリ制御回路４０のビデオ・グラフィックス部分は、グラフィックス・メモリ３８内のデータから画像を構成することができる。
【００７０】
今まで説明したきた本発明の特定の実施例は、本発明に一般原理の単に例示としてのものであることを理解されたい。当業者なら、記載した原理を使用して種々の修正を行うことができるだろう。例えば、上記の説明では、本発明は加入者ケーブル・ボックス装置１０を使用しているが、本発明は、例えば、テレビジョン信号が送信される前に、制作編集局で使用することができることを理解されたい。すなわち、本発明は、テレビジョンの制作の際に、後でテレビジョン信号を遠隔の加入者の場所で操作するのではなく、テレビジョン信号が送信される前に、最初の作品を制作するために使用することができる。本発明の装置を使用した場合、加入者のところでの最初のまたはその後の制作中に編集が行われる、行われないにかかわらず、テレビジョン受像機上に表示されている画像の品質および解像度が変化しないので、このようなことが可能なのである。それ故、編集が加入者の飛び越し走査テレビジョン受像機または加入者の場所で放映中の作品の制作の前に行われた場合、編集前のテレビジョンの作品の品質または解像度の方が、編集後の画質または解像度より良くてもそれは問題にならない。
【図面の簡単な説明】
【図１】本発明の加入者ケーブル・ボックス装置のブロック図である。
【図２】本発明の図１の加入者ケーブル・ボックス装置内のビデオ処理回路の第一の部分のブロック図である。
【図３】本発明の図１の加入者ケーブル・ボックス装置内のビデオ処理回路の第二の部分のブロック図である。
【図４】本発明の図３のビデオ処理回路の第一の部分の一部を形成しているピクセル・アセンブリ・バッファの動作を示す。
【図５】本発明の図３のビデオ処理回路の第一の部分の一部を形成しているピクセル・アセンブリ・バッファの動作を示す。
【図６】本発明の図３のビデオ処理回路の第一の部分の一部を形成しているピクセル・アセンブリ・バッファの動作を示す。
【図７】図３のビデオ処理回路の第二の部分の一部を形成している例示としてのマルチプレクサ／フェーダのブロック図である。
【図８】図３のビデオ処理回路の第二の部分の一部を形成しているコンボルバの例示としての配置のブロック図である。
【図９】テーブルおよび本発明の図２のビデオ処理回路の第一の部分からなるグラフィックス・メモリのブロック図である。
【図１０】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の１を示す。
【図１１】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の２を示す。
【図１２】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の３を示す。
【図１３】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の４を示す。
【図１４】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の５を示す。
【図１５】本発明の第一の実施例の図９に示すグラフィックス・メモリのテーブルを使用して達成することができる構成の６を示す。
【図１６】本発明の第二の実施例の図９に示すグラフィックス・メモリ内のスパン・リスト・テーブルを使用しているディスプレイ画面の例示としての図である。
【図１７】本発明の第三の実施例の画面の一部内で、第一および第二のスプライトがインタリーブしている飛び越し走査テレビジョン受像機の例示としての一部分である。
【図１】
0003542690.tif 000003
【図２】
0003542690.tif 000004
【図３】
0003542690.tif 000005
【図４】
0003542690.tif 000006
【図５】
0003542690.tif 000007
【図６】
0003542690.tif 000008
【図７】
0003542690.tif 000009
【図８】
0003542690.tif 000010
【図９】
0003542690.tif 000011
【図１０】
0003542690.tif 000012
【図１１】
0003542690.tif 000013
【図１２】
0003542690.tif 000014
【図１３】
0003542690.tif 000015
【図１４】
0003542690.tif 000016
【図１５】
0003542690.tif 000017
【図１６】
0003542690.tif 000018
【図１７】
0003542690.tif 000019