(57)【特許請求の範囲】
【請求項１】
ゲート誘電体を有するＦＥＴデバイスが設けられた集積回路の製造方法であって、
前記ゲート誘電体が、
（Ａ）アンモニア（ＮＨ３ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲でシリコン基板を１５秒乃至６０秒加熱することにより、窒素を前記シリコン基板の表面に導入して初期窒化物層を成長させる工程と、
（Ｂ）酸化窒素（ＮＯ）ガス若しくは酸素（Ｏ２ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲で前記シリコン基板を３０秒加熱して前記初期窒化物層を再酸化させることにより、オキシ窒化物層を形成する工程とにより形成され、該オキシ窒化物層が、５Å〜２０Åの厚さ及び１．０×１０１５原子／ｃｍ２ 〜６．０×１０１５原子／ｃｍ２ の窒素原子濃度を有することを特徴とする、集積回路デバイスの製造方法。
【請求項２】
ゲート誘電体を有するＦＥＴデバイスが設けられた集積回路の製造方法であって、
前記ゲート誘電体が、
（イ）シリコン基板の表面を水素終端させる工程と、
（ロ）アンモニア（ＮＨ３ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲でシリコン基板を１５秒乃至６０秒加熱することにより、窒素を前記シリコン基板の表面に導入して初期窒化物層を成長させる工程と、
（ハ）酸化窒素（ＮＯ）ガス若しくは酸素（Ｏ２ ）ガスの存在下で、６５０℃〜１０００℃の温度範囲、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力範囲で前記シリコン基板を３０秒加熱して前記初期窒化物層を再酸化させることにより、オキシ窒化物層を形成する工程とにより形成され、該オキシ窒化物層が、５Å〜２０Åの厚さ及び１．０×１０１５原子／ｃｍ２ 〜６．０×１０１５原子／ｃｍ２ の窒素原子濃度を有することを特徴とする、集積回路デバイスの製造方法。
【請求項３】
前記工程（イ）が、前記シリコン基板の表面をオゾン・プラズマ洗浄及び希フッ化水素酸エッチングにより、前記シリコン基板の表面を水素終端させることを特徴とする、請求項２に記載の集積回路デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体プロセスに関し、特に、ゲート誘電体を製造するための改良された手法に関する。
【０００２】
【従来の技術】
集積回路がより小さくなり、より高密度に集積されるにつれ、電界効果トランジスタおよびキャパシタのようなデバイスの誘電体層もまた薄くなってきた。ＵＬＳＩ（超々ＬＳＩ）テクノロジと厚さが１５オングストローム（Å）より薄いゲート誘電体との出現により、従来のゲート誘電体材料である二酸化シリコン（ＳｉＯ２  ）の使用が問題を抱えることとなった。
【０００３】
より大きいデバイス（例えば、ゲート酸化物の厚さが４０Å以上である場合）においては、ポリシリコン・ゲート電極からゲート酸化物を通過するデバイス・チャネルへのリーク電流は、約１×１０−１２  Ａ／ｃｍ２  ほどにすぎない。しかしながら、ＳｉＯ２  ゲート誘電体の厚さが２０Å未満に減少するにつれて、リーク電流は、約１Ａ／ｃｍ２  の値に接近する。ポリシリコン・ゲート電極からゲート酸化物を通過する電子の直接トンネリングによってもたらされるこのリーク電流の大きさは、オフ状態のトランジスタの極めて大きな電力消費と、長い期間に渡るデバイス信頼性問題とをもたらす。
【０００４】
超薄ＳｉＯ２  ゲート誘電体に関する他の問題は、ホウ素のようなドーパント物質でのポリシリコン・ゲート電極のドーピングに関係する。このようなドーピングは、スレショルド電圧（Ｖｔ  ）の変移と、より高いスレショルド電圧とをもたらすチャネル・デプレーション効果を低減するために典型的に用いられる。しかしながら、超薄ＳｉＯ２  ゲート誘電体では、ホウ素ドーパント原子がＳｉＯ２  層に容易に浸透し、大きなＶｔ  変移と信頼性問題とをもたらすことがある。
【０００５】
したがって、ゲート誘電体の窒素ドーピングが、半導体チップ製造の好ましい手法となった。約１５Å〜約２０Åの範囲の厚さを有するゲート誘電体については、オキシ窒化シリコン（ＳｉＯｘ  Ｎｙ  ）層が、ゲート誘電体材料の選択物としてＳｉＯ２  層に取って代わった。誘電体への窒素含有の有益な効果は、一般的に、ドーピングの濃度と、Ｓｉ／ＳｉＯ２  界面およびポリシリコン・ゲート／ＳｉＯ２  界面双方に関するドーピング・プロファイルの分布とに依存する。適切に実施された場合には、窒素ドーピングは、スレショルド電圧Ｖｔ  およびチャネル電子移動度に対する影響を最小限または無効にしながら、リーク電流とホウ素浸透度とを低減する。
【０００６】
【発明が解決しようとする課題】
しかしながら、現在の窒化手法は、その手法と関連した欠点を有する。例えば、その手法による（例えばＮ２  ＯガスまたはＮＯガスの存在下での）短時間熱アニール・プロセスは、リーク電流の所望の低減を促進するための十分に高い窒素含有量をもたらさないことがある。リモート・プラズマ窒化（ＲＰＮ）のようなプラズマ・プロセスの場合には、イオン化プラズマ種が半導体ウェハ上に形成された能動素子にダメージをもたらす可能性がある。
【０００７】
【課題を解決するための手段】
従来技術の上述した、および他の欠点と不足とは、集積回路デバイスのための超薄ゲート誘電体を形成する方法によって克服され、あるいは緩和される。本発明の好適な実施の形態において、この方法は、初期窒化物層を基板上に形成する工程と、初期窒化物層を再酸化させてオキシ窒化物層を形成する工程とを含む。オキシ窒化物層は、少なくとも１．０×１０１５原子／ｃｍ２  の窒素濃度を有し、１０Å未満の範囲内に制御される厚さを有する。
【０００８】
好適な実施の形態において、初期窒化物層を形成する工程は、約６５０℃〜約１０００℃の温度範囲、約１Ｔｏｒｒ〜約７６０Ｔｏｒｒの圧力範囲で、アンモニア（ＮＨ３ ）ガスの存在下で基板を短時間加熱する工程を含む。初期窒化物層を再酸化させる工程は、約６５０℃〜約１０００℃の温度範囲、約１Ｔｏｒｒ〜約７６０Ｔｏｒｒの圧力範囲で、酸化窒素（ＮＯ）ガスの存在下で、初期窒化物層を短時間加熱する工程を含む。オキシ窒化物層は、好ましくは、約１．０×１０１５原子／ｃｍ２ 〜約６．０×１０１５原子／ｃｍ２ の窒素原子濃度範囲を有する。
【０００９】
【発明の実施の形態】
最初に、図１および図２を参照して、ゲート酸化物層を窒化する周知の方法を説明する。シリコン基板１０（例えば、ベア・シリコン・ウェハかまたは、上に薄いＳｉＯ２  層を有するシリコン・ウェハ）は、酸化窒素（ＮＯ）のような窒素含有ガスの存在下での熱アニールを受ける。ガスは、亜酸化窒素（Ｎ２  Ｏ）とすることもできる。これにより、オキシ窒化物（ＳｉＯｘ  Ｎｙ  ）膜の層１２が、図２に示されるように、誘電体材料としての使用のために形成される。一方、層１２での１つの問題は、そこに拡散された窒素原子の比較的低い濃度である。低窒素含有量誘電体は、ゲート導体からのリーク電流の低減にそれほど有効ではない。加えて、Ｎ２  Ｏ短時間加熱プロセス自体は、１０Å未満の信頼できるゲート誘電体厚さの製造に対して、容易には役立たない。
【００１０】
図３および図４に、窒化ゲート誘電体を形成する他の既存の方法が示される。シリコン基板１０は、その上に形成された初期酸化物層（ＳｉＯ２  ）１４を有する。ウェハは、次に、リモート・プラズマ窒化（ＲＰＮ）のようなプラズマ・プロセスを受ける。ＲＰＮプロセスの結果として、酸化物層１４は、図４に示される、一般的な化学組成ＳｉＯｘ  Ｎｙ  を有するオキシ窒化シリコン層１２に変えられる。ＲＰＮプロセスは、一般的に、オキシ窒化物誘電体層の窒素濃度の増加をもたらすが、安定した超薄層（５〜１０Å）の形成は、依然として未解決である。さらに、プロセスの際に生じるイオン化プラズマ種は、先に述べたように、半導体ウェハ上に形成された能動素子にダメージをもたらす可能性がある。
【００１１】
従って、本発明の実施の形態に係る、集積回路デバイスのためのゲート誘電体を形成する方法１００の好適なプロセス・フローが、図５〜８に示される。工程１０２において、誘電体が形成される清浄なシリコン表面を有するシリコン基板２００を準備する。シリコン表面は、好ましくは水素終端され、その上の全ての酸化物物質が最初に取り除かれる。これは、オゾン・プラズマ洗浄および希フッ化水素酸（ＤＨＦ）エッチングによるような予備洗浄工程を伴ってもよい。工程１０４において、初期超薄窒化シリコン層２０２が、ＮＨ３  存在下での短時間加熱処理によって形成され、それによって所望の濃度の窒素原子を基板２００表面へ導入する。工程１０６において、窒化シリコン層２０２が、酸化窒素（ＮＯ）存在下での短時間加熱処理によって再酸化される。熱再酸化プロセスのためには、ＮＯが好適なガスであるが、Ｏ２  を使用してもよい。所望の窒素含有量の厚さを有するオキシ窒化物誘電体層２０４がそれによって形成される。上記の工程の具体的な時間，温度およびプロセス条件に依存して、オキシ窒化物層２０４を厚さ１０Å未満にスケール・ダウン可能である。
【００１２】
より具体的には、（一般的な化学組成Ｓｉ３ Ｎ４ を有する）初期窒化シリコン層は、約６５０℃〜約１０００℃の温度範囲、約１〜７６０Ｔｏｒｒの圧力範囲で、アンモニア（ＮＨ３ ）ガスの存在下での加熱によってシリコン表面上に形成される。例えば、温度９００℃、圧力５５０Ｔｏｒｒで約１５秒間の最初の短時間加熱（ＮＨ３ 短時間加熱）プロセスは、約８Åの窒化シリコン層を成長させる。好適な実施の形態において、特に超薄膜（＜２０Å）を形成する場合には、ＮＨ３ 短時間加熱プロセスは、一ウェハ短時間加熱プロセス・チャンバ内で実施される。しかしながら、半導体ウェハは、ファーネスのようなバッチ処理ツールでアニールされてもよい。
【００１３】
図９は、５５０Ｔｏｒｒの圧力において、様々な温度と時間でのＮＨ３ 短時間加熱プロセスによって形成される窒化物層の得られた厚さを説明するグラフである。グラフから分かるように、窒化物厚さの範囲は、１５秒間に関して７００℃での約５．５Å〜９００℃での約８．２Å、そして、６０秒間に関して７００℃での約６．５Å〜９００℃での約１２Åである。図１０は、ＮＨ３ 短時間加熱プロセスに続いて窒化シリコン層に導入された初期窒素濃度を説明する。グラフによって示されるように、窒素含有濃度は、温度，時間および圧力条件に依存して、約１×１０１６Ｎ原子／ｃｍ２ から約６×１０１６Ｎ原子／ｃｍ２ まで調整可能である。
【００１４】
次に、初期窒化シリコン層は、酸化窒素（ＮＯ）ガスの存在下での短時間加熱処理による再酸化プロセスを受けて、オキシ窒化物誘電体層になる。このＮＯ短時間加熱プロセスは、約６５０℃〜約１０００℃の温度範囲、約１〜７６０Ｔｏｒｒの圧力範囲で実施できる。上述の例においては、温度９５０℃、圧力７４０Ｔｏｒｒで約３０秒間実施されるＮＯ短時間加熱プロセスは、約１４．５Åのオキシ窒化物層をもたらした。アンモニア窒化の際に窒化シリコン層に含有された水素は、ＮＯ短時間加熱工程において存在する酸素によって低減され、高い酸化温度で拡散する。
【００１５】
図１１を参照すると、初期窒化シリコン層の再酸化後に得られたオキシ窒化物膜厚とその窒素濃度とを説明するグラフが示される。例えば、グラフの左側部分の黒い正方形は、８００℃で１５秒間のＮＨ３  短時間加熱によって形成された初期窒化シリコン層の膜厚を表す。最初の厚さ、すなわち約６．５Åは、（グラフの左側部分の中空の正方形によって示されるように）ＮＯ短時間加熱再酸化後に約１２．５Åに増大される。さらに、ＮＯ短時間加熱プロセスは、図１１にも示されるように、得られたオキシ窒化物層内の窒素濃度を大幅に低減しない。すなわち、８００℃で１５秒間のＮＨ３  短時間加熱によって形成された初期窒化シリコン層は、約３．０４×１０１５原子／ｃｍ２  の窒素濃度を有し、これは、再酸化の後、約２．９９×１０１５原子／ｃｍ２  に低減されたにすぎない。
【００１６】
より長いプロセス時間（例えば４５秒）については、図１１のグラフの右側部分に示されるように、再酸化後の窒素濃度低下はやや大きいが、それほど著しくはない。例えば、９００℃でのＮＨ３  短時間加熱によって形成された初期窒化シリコン層は、（黒いひし形によって示されるように）再酸化前に約１１．５Åの厚さと約５．５４×１０１５原子／ｃｍ２  の窒素濃度とを有した。その後、得られたオキシ窒化物層は、約１４．５Åの厚さと約５．０１×１０１５原子／ｃｍ２  の窒素濃度とを有した。
【００１７】
上述したプロセスの結果、優れた膜均一性を有する信頼性の高い超薄ゲート誘電体を実現できる。さらに、本プロセスは、プラズマ・ダメージおよび／または金属汚染なしに、その場（ｉｎ−ｓｉｔｕ）実施することができる。他の改良されたデバイス特性も実現される。ｐ型トランジスタとｎ型トランジスタとを用いるＣＭＯＳデバイスにおいて、（従来の１３ÅＮＯ短時間加熱プロセスのみと比較した）スレショルド電圧の変動は、ＮＦＥＴデバイスについて約８０ｍＶ低く、ＰＦＥＴデバイスについて約２００ｍＶ高い。加えて、ＮＯ短時間加熱と比較して、ＮＦＥＴデバイスは、ＮＨ３  短時間加熱＋ＮＯ短時間加熱プロセスで約０．７Ａのゲート・トンネリング低減を示す。
【００１８】
好適な実施の形態を参照して本発明を説明してきたが、本発明の範囲から外れることなしに、様々な変更が可能であり、同等物をその要素に代用可能であることを当業者は理解できる。加えて、本発明の本質的な範囲から外れることなしに、多くの変形を行って、特定の状況または材料を本発明の教示に適応させることができる。したがって、本発明は、本発明実施の最良の形態として開示された特定の実施の形態に限定されないということ、また、本発明は、特許請求の範囲内の全ての実施例を含むということが意図される。
【図面の簡単な説明】
【図１】窒化ゲート誘電体材料を形成する周知の方法の工程を説明する概略図である。
【図２】窒化ゲート誘電体材料を形成する周知の方法の工程を説明する概略図である。
【図３】窒化ゲート誘電体材料を形成する他の周知の方法の工程を説明する概略図である。
【図４】窒化ゲート誘電体材料を形成する他の周知の方法の工程を説明する概略図である。
【図５】本発明の実施の形態に従って、集積回路デバイスのためのゲート誘電体を形成する方法を説明するプロセス・フロー図である。
【図６】図５に示される工程を説明する概略図である。
【図７】図５に示される工程を説明する概略図である。
【図８】図５に示される工程を説明する概略図である。
【図９】ＮＨ３  短時間加熱プロセスによって形成される窒化物層の得られた厚さを説明するグラフである。
【図１０】ＮＨ３  短時間加熱プロセスに続いて窒化シリコン層へ導入される最初の窒素濃度を説明するグラフである。
【図１１】初期窒化シリコン層の再酸化の後に得られたオキシ窒化物膜の厚さと窒素濃度とを説明するグラフである。
【符号の説明】
１０  シリコン基板
１２  オキシ窒化物膜層
１４  酸化物層
２００  シリコン基板
２０２  窒化シリコン層
２０４  オキシ窒化物層
【図１】
0003593340.tif 000002
【図２】
0003593340.tif 000003
【図３】
0003593340.tif 000004
【図４】
0003593340.tif 000005
【図５】
0003593340.tif 000006
【図６】
0003593340.tif 000007
【図７】
0003593340.tif 000008
【図８】
0003593340.tif 000009
【図９】
0003593340.tif 000010
【図１０】
0003593340.tif 000011
【図１１】
0003593340.tif 000012