(57)【特許請求の範囲】
【請求項１】
高調波歪みを発生する素子と、該素子と入力端子との間に設けられた、基本波を透過させ逓倍波を反射させる入力整合回路と、前記素子と出力端子との間に設けられた、前記基本波を反射させ前記逓倍波を透過させる出力整合回路とから成る逓倍器であって、
前記出力整合回路を、
前記基本波を反射させて前記逓倍波を透過させる誘電体線路と、
該誘電体線路の電磁界に結合し、前記基本波が前記素子の出力端で等価的に略ショートされるように前記基本波の反射位相を定めた先端開放の伝送線路と、
から構成したことを特徴とする逓倍器。
【請求項２】
前記素子をＦＥＴとし、該ＦＥＴのソースを接地し、前記ＦＥＴのゲートに前記入力整合回路を接続し、前記ＦＥＴのドレインに前記出力整合回路を接続した請求項１に記載の逓倍器。
【請求項３】
前記誘電体線路を、非放射性誘電体線路とした請求項１に記載の逓倍器。
【請求項４】
前記伝送線路に、前記逓倍波の略１／４波長の長さに亘って他の部分と線路幅を異ならせたインピーダンス変換器を構成した請求項１、２または３に記載の逓倍器。
【請求項５】
請求項１〜４のうちいずれかに記載の逓倍器と、該逓倍器の入力端子へ発振信号を入力する発振素子とからなる誘電体線路装置。
【請求項６】
請求項５に記載の誘電体線路装置を送信信号の伝搬路とした無線装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はミリ波帯やサブミリ波帯等の高周波領域で使用される逓倍器、誘電体線路装置および無線装置に関するものである。
【０００２】
【従来の技術】
ミリ波帯やサブミリ波帯等の高周波領域においては良好な信号源が得られないので、入力信号の周波数を整数倍に高めて出力する逓倍器が多用されている。逓倍器は、一般にショットキーバリアダイオード、ステップリカバリーダイオード、バイポーラトランジスタ、ＦＥＴ等の電流／電圧の非線型特性を利用している。
【０００３】
ここで従来の逓倍器の構成を図６に示す。このように、逓倍波を発生するＦＥＴと入力端子との間に入力整合回路、ＦＥＴと出力端子との間に出力整合回路をそれぞれ設けている。逓倍器は、入力端子に入力される基本波と出力端子から出力される逓倍波を考慮して設計される。たとえば出力整合回路においては、基本波周波数を全反射し、目的とする逓倍波周波数が出力端子に最大パワーで伝達されるように設計される。図６において基本波反射スタブはこの部分で基本波を反射させ、逓倍波整合用スタブは逓倍波が最も効率良く出力されるようにＦＥＴとの整合をとる。
【０００４】
【発明が解決しようとする課題】
従来の逓倍器では図６に示したように、基本波と逓倍波の２つの周波数に対して整合回路を構成する必要上、入力整合回路と出力整合回路がそれぞれ大きく且つ複雑なものになっていた。また、特にミリ波帯やサブミリ波帯といった超高周波領域で使用する回路には、伝送損失の面で誘電体線路、特に非放射性誘電体線路（以下「ＮＲＤガイド」と言う。）を用いることが有利であるが、これまで出力をＮＲＤガイドで直接得るようにした逓倍器はなかった。
【０００５】
出力信号をＮＲＤガイドで得るようにするためには、図７に示すブロック図のように、従来のマイクロストリップラインによる逓倍器とＮＲＤガイドとの間に両者の線路変換を行う線路変換部を設けることになる。ところが、図６に示したように、出力整合回路を平面回路で構成した場合、平面回路とＮＲＤガイドとの変換回路を逓倍器の出力端子に接続するといった形態となる。そのため全体の構成がますます大型で複雑化するという問題が生じる。
【０００６】
この発明の目的は、出力整合回路の構成を単純化でき、しかも誘電体線路で直接出力信号を得るようにした逓倍器を提供することにある。
【０００７】
この発明の他の目的は、誘電体線路装置の一部に小型の逓倍器を設けて、全体により小型化した誘電体線路装置を提供することにある。
【０００８】
さらにこの発明の他の目的は、前記誘電体線路装置を送信信号の伝搬路として用いた小型で高効率な無線装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明の逓倍器は、高調波歪みを発生する素子と出力端子との間の出力整合回路を、前記基本波を反射させて逓倍波を透過させる誘電体線路と、該誘電体線路の電磁界に結合し、基本波が前記素子の出力端で等価的に略ショートされるように前記基本波の反射位相を定めた先端開放の伝送線路とから構成する。
【００１０】
前記高調波歪みを発生する素子としてＦＥＴを用いる場合、該ＦＥＴのソースを接地し、ＦＥＴのゲートに入力整合回路を接続する。これにより、高調波歪みの発生効率を高め、効率良く逓倍波を生成する。
【００１１】
また、前記誘電体線路を非放射性誘電体線路（ＮＲＤガイド）とし、電磁波の放射による伝送損失の低下を抑え、しかも誘電体線路と他の線路との間隔を狭めても、他の線路との不要結合が殆ど生じないようにし、全体により小型化できるようにする。
【００１２】
また、前記出力整合回路としての伝送線路には、逓倍波のほぼ１／４波長の長さに亘って他の部分と線路幅を異ならせたインピーダンス変換器を構成し、誘電体線路との電磁界結合を行う部分を、所定の特性インピーダンスを有する伝送線路に対して最も効率良く線路変換するように構成し、且つ、上記インピーダンス変換器によってＦＥＴ等の高調波歪みを発生する素子との整合を適切にとる。これにより、逓倍波を効率良く取り出す。
【００１３】
また、この発明の誘電体線路装置は上記いずれかの逓倍器を発振素子と誘電体線路との間に設けて構成する。これにより小型で高効率な逓倍器を備えた誘電体線路装置を得る。また、この発明の無線装置は、上記誘電体線路装置を送信信号の伝搬路として小型で高効率な無線装置を得る。
【００１４】
【発明の実施の形態】
この発明の第１の実施形態に係る逓倍器の構成を図１および図２を参照して説明する。
【００１５】
図１は逓倍器の入力整合回路、出力整合回路および誘電体ストリップの関係を示す図である。図２は図１に示した逓倍器を含む誘電体線路装置の構成を示す図である。
【００１６】
図１において出力整合回路は回路基板上に設けたマイクロストリップラインによる伝送線路１から構成している。この伝送線路１の一方の端部は開放端であり、その開放端が誘電体ストリップの長手方向に対して垂直に誘電体ストリップの途中部分に挿入するような形態で配置している。この伝送線路１の他方の端部にはＦＥＴのドレインをワイヤーボンディングにより接続している。
【００１７】
入力整合回路は回路基板上に設けたマイクロストリップラインによる伝送線路２、逓倍波反射用スタブ３、基本波整合用スタブ４から構成している。この伝送線路２の一方の端部を入力端子とし、他方の端部にＦＥＴのゲートをワイヤーボンディングにより接続している。逓倍波反射用スタブ３はＦＥＴにより生成された逓倍波（たとえば基本波の２次高調波）が入力側に伝搬するのを阻止し、ＦＥＴ側に反射させる。また基本波整合用スタブ４は伝送線路２とＦＥＴとの整合をとる。
【００１８】
５はドレインバイアス端子であり、このドレインバイアス端子５と伝送線路１の所定箇所との間にドレインバイアス用線路６を形成していて、このドレインバイアス用線路６の所定箇所にフィルタ用スタブ７を設けている。このフィルタ用スタブ７は逓倍波がドレインバイアス端子５を介してドレインバイアス回路側へ伝搬されるのを阻止する。８はゲートバイアス端子であり、このゲートバイアス端子８と伝送線路２の所定箇所との間にゲートバイアス用線路９を形成していて、ゲートバイアス用線路９の所定箇所にフィルタ用スタブ１０を設けている。このフィルタ用スタブ１０は入力端子から入力される基本波がゲートバイアス端子８を介してゲートバイアス回路へ伝搬するのを阻止する。
【００１９】
図２の（Ａ）は誘電体線路装置の上部の導体板と誘電体ストリップの一部を取り除いた状態での上面図、（Ｂ）は回路基板部分を通り且つ誘電体ストリップに直交する方向の断面図、（Ｃ）は誘電体ストリップの電磁波伝搬方向での断面図である。図に示すように、導体板１１と１２との間を所定間隔にし、その間に誘電体ストリップ１３を設けることによってＮＲＤガイドを構成している。回路基板１４を設ける箇所には誘電体ストリップ１３の高さ方向の厚みをほぼ半分にして、回路基板１４の上部に誘電体ストリップ１３′を載置することによって、誘電体ストリップのほぼ中央部に回路基板１４が挟み込まれたような構造をとる。回路基板１４には図１に示したマイクロストリップラインによる回路を構成していて、その伝送線路１の一方の端部が誘電体ストリップ１３の電磁波伝搬方向に垂直な方向に、誘電体ストリップ１３の所定箇所に挿入される位置関係に配置している。但し、回路基板１４の少なくとも誘電体ストリップに挟まれる部分には下面に接地電極を形成していない。この構造により、伝送線路１はＮＲＤガイドに対してＬＳＭモードを励振し、送信信号がＬＳＭモードでＮＲＤガイドを伝搬することになる。なお、伝送線路１と誘電体ストリップ１３の端部との間隔および誘電体ストリップに対する直交方向への挿入量によってマイクロストリップラインとＮＲＤガイドとの適正な整合を図る。
【００２０】
上記誘電体線路装置では、逓倍器を構成した回路基板をその全長にわたってＮＲＤガイドの誘電体ストリップ部分に挿入したが、図３に示すように、出力整合回路としての伝送線路１部分のみをＮＲＤガイドの誘電体ストリップに挿入するように構成してもよい。また、図２に示した例では、伝送線路１をマイクロストリップ線路としたが、回路基板１４の下面側に接地電極を設けずに、導体板１１，１２と伝送線路１とによってサスペンデッドラインを構成してもよい。
【００２１】
図４は他の逓倍器の構成を示す図である。図１に示した逓倍器と異なるのは、出力整合回路としての伝送線路１の構造である。この図４に示す例では、伝送線路１の所定箇所に、逓倍波の略１／４波長の長さに亘って他の部分と線路幅を異ならせたインピーダンス変換器を構成している。１ａ，１ｂはそれぞれ逓倍波の略１／４波長の長さを有し、それぞれ線路幅を異なったものとしている。この伝送線路１の特性インピーダンスはたとえば５０Ωであり、ＮＲＤガイドとの変換器部分、すなわち伝送線路１の誘電体ストリップ側の端部の構造は５０Ωの伝送線路に対して最も効率良く線路変換がなされるように構成している。一方、１ａ，１ｂで示すインピーダンス変換器によってＦＥＴとのインピーダンス整合を図っている。すなわちこのインピーダンス変換器は、逓倍波に対しては、１ａ，１ｂで示す部分の線路長が１／４波長となって、インピーダンストランスフォーマとして作用し、ＦＥＴのドレイン端のインピーダンスとＮＲＤガイド変換部のインピーダンスとのインピーダンス不整合を解消する。一方、基本波に対しては、上記インピーダンス変換器はインピーダンストランスフォーマとしては作用せず、基本波がＮＲＤ変換部の開放端（伝送線路１の端部）で全反射し、基本波がＦＥＴへ戻る。その際、インピーダンス変換器は基本波の反射位相を変化させるので、このインピーダンス変換器の設計によって、たとえばＦＥＴのドレイン端で基本波が等価的にショートとなるようにして、逓倍波の発生効率が最も高まるように上記反射位相を設定することも容易となる。
【００２２】
なお、上記の例では基本波周波数の２倍の逓倍波を発生させる場合について示したが、所定の高調波のみをＮＲＤガイドへ出力するようにインピーダンス変換器を構成すれば、３逓倍器や４逓倍器等、２次以上の次数の逓倍器を構成することができる。
【００２３】
次に無線装置の構成例を図５に示す。同図においてオシレータＯＳＣはたとえばガンダイオードとバラクタダイオードを用いた電圧制御発振器を構成していて、発振信号をマイクロストリップラインに出力する。逓倍器は先に示した構造のものを採用する。逓倍器の出力はＮＲＤガイドであり、ＮＲＤガイドによるサーキュレータを介してアンテナ（一次放射器）へ送信信号を出力する。この一次放射器はたとえば誘電体共振器により構成し、この誘電体共振器と誘電体レンズとによりアンテナを構成する。アンテナで受けた受信信号はサーキュレータを介してミキサーへ与えられる。一方、逓倍器の出力部とサーキュレータとの間にはＮＲＤガイドによるカプラを構成していて、Ｌｏ（ローカル）信号をミキサーに与える。ミキサーはＬｏ信号と受信信号とを混合し、ショットキーバリアダイオード等の非線型特性を利用して高調波成分を発生させ、送信周波数と受信周波数の差成分を取り出す。このような無線装置の逓倍器の出力部からミキサーの出力部まではすべてＮＲＤガイドで構成されるので、低損失で小型の無線装置が得られる。
【００２４】
【発明の効果】
この発明によれば、出力整合回路に基本波を反射させるスタブ等が不要となり、且つマイクロストリップ線路と誘電体線路との線路変換を行うための回路も不要となるため、逓倍器を全体に容易に小型化できる。しかも逓倍波の発生効率をより高めることができる。
【００２５】
また、高調波歪みを発生する素子としてＦＥＴを用いることにより、逓倍波の出力を容易に高めることができる。
【００２６】
また、誘電体線路を非放射性誘電体線路（ＮＲＤガイド）とすることにより、伝送損失の低下が抑えられ、しかも全体により小型化できる。
【００２７】
また、出力整合回路としての伝送線路にインピーダンス変換器を構成することにより、伝送線路と誘電体線路との変換効率を高くし、且つＦＥＴ等の逓倍波を発生する素子から効率良く逓倍波を取り出せるようになる。
【００２８】
さらに、この発明によれば、小型で高効率な逓倍器を備えた誘電体線路装置および小型で高効率な無線装置が得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る逓倍器の構成を示す図
【図２】同逓倍器を備えた誘電体線路装置の構成を示す図
【図３】第２の実施形態に係る逓倍器の伝送線路と誘電体ストリップとの関係を示す図
【図４】第３の実施形態に係る逓倍器の構成を示す図
【図５】無線装置の構成を示す図
【図６】従来の逓倍器の構成を示す図
【図７】従来技術によるＮＲＤガイド出力を行う逓倍器の構成を示す図
【符号の説明】
１−伝送線路
２−伝送線路
３−逓倍波反射用スタブ
４−基本波整合用スタブ
５−ドレインバイアス端子
６−ドレインバイアス用線路
７−フィルタ用スタブ
８−ゲートバイアス端子
９−ゲートバイアス用線路
１０−フィルタ用スタブ
１１，１２−導体板
１３，１３′−誘電体ストリップ
１４−回路基板
【図１】
0003563962.tif 000002
【図２】
0003563962.tif 000003
【図３】
0003563962.tif 000004
【図４】
0003563962.tif 000005
【図５】
0003563962.tif 000006
【図６】
0003563962.tif 000007
【図７】
0003563962.tif 000008