(57)【特許請求の範囲】
【請求項１】
球体の表面側に能動素子及び受動素子とこれらの接続端子となる複数の電極パッドが形成された球状半導体素子と、該球状半導体素子を搭載する絶縁性基板とを有し、少なくとも前記球状半導体素子及びこれに連接される配線部分は樹脂封止された半導体装置において、
前記球状半導体素子の複数の電極パッドは、前記球体の表面に環状に並んで形成され、
前記絶縁性基板には、前記球状半導体素子を表面側に載置する凹部が形成されていると共に、該凹部又はその周囲には、該球状半導体素子の各電極パッドと電気的に接続される複数の内部接続端子を備え、しかも前記絶縁性基板の裏面側には前記各内部接続端子の全部又は主要部と該絶縁性基板とビアホールを介して電気的に接続されるグリッドアレイ状に配列された外部接続端子ランドを有し、該外部接続端子ランドによってソルダーバンプが形成され、
更に、前記球状半導体素子は複数あって、これらが機能毎にブロックに分けられ、前記絶縁性基板に形成された配線によって必要な連結が行われていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、環状に並んだ前記電極パッドは前記球状半導体素子の何れかの側に偏って設けられ、前記絶縁性基板に形成されている凹部は部分球面状となって、該部分球面状の凹部の内側に前記各内部接続端子が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板状に１又は２以上の球状半導体素子を搭載して一つのデバイスを構成する半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体素子の小型化の要請から、従来の平面型の半導体素子に代わって、球状の半導体素子（例えば、アメリカ特許公報第５８７７９４３号）が提案されている。この球状半導体素子は、全体形状（例えば、直径）に対する表面積の割合が大きく、更にはシリコンを小球状に成形することは比較的容易にできるという特徴がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、球状半導体素子の場合には、その組立に問題があり、球体の表面の所定位置に形成された電極パッドと基板との間の結線が困難であり、前記公報記載のように、リード線を用いてこれを行うと複雑な配線となり、しかも立体的であるので、ボンディングワイヤ等による配線作業が困難となり、製造された半導体装置が高価となる。
本発明はかかる事情に鑑みてなされたもので、球状半導体素子と基板との間の配線を容易にし、これによって球状半導体素子を使用した小型の半導体デバイスを提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う本発明に係る半導体装置は、球体の表面側に能動素子及び受動素子とこれらの接続端子となる複数の電極パッドが形成された球状半導体素子と、該球状半導体素子を搭載する絶縁性基板とを有し、少なくとも前記球状半導体素子及びこれに連接される配線部分は樹脂封止された半導体装置において、前記球状半導体素子の複数の電極パッドは、前記球体の表面に環状に並んで形成され、前記絶縁性基板には、前記球状半導体素子を表面側に載置する凹部が形成されていると共に、該凹部又はその周囲には、該球状半導体素子の各電極パッドと電気的に接続される複数の内部接続端子を備え、しかも前記絶縁性基板の裏面側には前記各内部接続端子の全部又は主要部と該絶縁性基板とビアホールを介して電気的に接続されるグリッドアレイ状に配列された外部接続端子ランドを有し、該外部接続端子ランドによってソルダーバンプが形成されている。
本発明に係る半導体装置において、球状半導体素子の表面に形成されている複数の電極パッドは環状に並んで配置され、一つの平面状にあるので、絶縁性基板上に凹部を設けて球状半導体素子を所定位置に搭載させれば、各電極パッドを絶縁性基板上に配置された内部接続端子と連結することができる。
【０００５】
ここで、本発明に係る半導体装置において、前記球状半導体素子は複数あって、これらが機能毎にブロックに分けられ、前記絶縁性基板に形成された配線によって必要な連結が行われ、これによって、一つの半導体デバイスが形成される。
また、本発明に係る半導体装置において、環状に並んだ前記電極パッドは前記球状半導体素子の何れかの側に偏って設けられ、前記絶縁性基板に形成されている凹部は部分球面状となって、該部分球面状の凹部の内側に前記各内部接続端子が設けられているのが好ましい。
【０００６】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１は本発明の一実施の形態に係る半導体装置の基本構成の説明図、図２は同半導体装置の電極パッドの配列説明図、図３は同半導体装置の全体構成を示す平面図、図４は同半導体装置の裏面図、図５（Ａ）、（Ｂ）は同半導体装置の接続状態の説明図、図６は他の実施の形態に係る半導体装置の説明図である。
【０００７】
図１、図２の示すように、本発明の一実施の形態に係る半導体装置１０においては、複数の球状半導体素子１１を用いている。この球状半導体素子１１の球体の表面側には通常の平面型の半導体素子と同様、能動素子（トランジス等）と受動素子（抵抗等）が組み込まれ、一つのメモリ回路、演算回路等が形成されている。そして、これに信号や電力の授受を行う接続端子である電極パッド１２が球体の表面に環状に配置されている。これによって、複数の電極パッド１２が同一平面上に並んで配置されていることになる。この電極パッド１２は球状半導体素子１１の何れかの側に偏って設けられている。そして、球体の円周上に均等に配置されているのではなく、部分的に広い及び／又は狭い部分があり、これによって、球状半導体素子１１の向きを検知又は判断できるようになっている。
この球状半導体素子１１は、絶縁性基板１３上に搭載されている。絶縁性基板１３の表面には、図５（Ａ）に示すように、部分球面状の凹部１４が形成され、この凹部１４に球状半導体素子１１が所定の角度で搭載されている。
【０００８】
絶縁性基板１３の表面には、各球状半導体素子１１の各電極パッド１２に接続される内部接続端子１５を備えている。この内部接続端子１５は図５（Ａ）に示すように、部分球面状の凹部１４に周囲から曲がり込んで、各電極パッド１２に押圧状態で接合されている。
なお、図５（Ｂ）に示すように、球状半導体素子１１を載せる凹部１６をストレートな孔によって形成した場合には、孔の終端部まで各リードを延長し、その端部に各電極パッド１２と接合する内部接続端子１７を形成してもよい。この場合、更に電極パッド１２との接合性を確保するため、孔の内側までフリー状態で又は孔壁に固着状態で内部接続端子１７を延長しても良く、これによって確実に球状半導体素子１１との電気的接続が行われる。
【０００９】
絶縁性基板１３の表面側には前記した内部接続端子１５（又は１７）を含む第１の電気回路パターン１８（図３参照）が形成され、各球状半導体素子１１間の電気的接続を行うと共に、絶縁性基板１３を貫通するビアホールを介して裏面側の第２の電気回路パターン１９（図４参照）に接続されている。第２の電気回路パターン１９にはグリッドアレイ状に配置された外部接続端子ランド２０を有し、この外部接続端子ランド２０には、ソルダーバンプ（又はソルダーボール）がそれぞれ設けられている。
【００１０】
図３に示すように、絶縁性基板１３の表面側には複数の（より詳細には多数の）球状半導体素子１１が配置されているが、これらは機能毎にブロックに分けられて、コントロールロジックブロック２１、演算ユニットブロック２２、プログラムカウンタブロック２３、アドレスラッチブロック２４、ＲＯＭブロック２５、ＲＡＭブロック２６、データバスブロック２７、スタックポインタブロック２８、入出力ポートブロック２９等を備えている。これによって一つの半導体デバイスを構成する。
なお、絶縁性基板１３の裏面側で、外部接続端子となるソルダーバンプ３０、及び絶縁性基板１３の４隅に形成されているソルダーバンプ３１以外の部分にはソルダーレジスト膜３２が形成されている。そして、絶縁性基板１３の表側（配線部分）及び球状半導体素子１１は封止樹脂（エポキシ樹脂等）３３によって樹脂封止されている。
従って、この半導体装置１０を使用する場合には、下部のソルダーバンプ３０を利用して所定の基板上に搭載する。球状半導体素子１１は直径に対する表面積が、平面状の半導体素子より大きいので、より小型にデバイスを構成できる。
【００１１】
図６には、他の実施の形態に係る半導体装置４０を示すが、球状半導体素子４１の赤道部分に多数の電極パッド４２が形成されている。従って、絶縁性基板４３には半球状の窪み４４が形成され、この部分に球状半導体素子４１が装着されている。窪み４４の内側周囲又は周縁部分には、各電極パッド４２に接続される内部接続端子が設けられている。絶縁性基板４３の表面にはこの内部接続端子を含み、各球状半導体素子４１を電気的に連結する回路パターンが形成されている。そして、絶縁性基板４３の裏面側には図示しない外部接続端子ランドが形成され、この部分にソルダーバンプが配置されている。外部接続端子ランドはビアホールを介して表側の回路パターンに連結されている。球状半導体素子４１の上半分及び絶縁性基板４３の表面側は封止樹脂４５によって樹脂封止されている。
このように、電極パッド４２を球体の赤道上に配置することによってより多数の電極パッドを配置することができるという利点がある。
【００１２】
前記実施の形態においては、半導体デバイスとしてデジタル回路（例、マイクロコンピュータ）の例を説明したが、例えば、テレビチューナや増幅器のようなアナログ回路であっても良い。
【００１３】
【発明の効果】
請求項１、２記載の半導体装置は、球状半導体素子の複数の電極パッドは、球体の表面に環状に並んで形成されているので、球状半導体素子を基板上に載置し、絶縁性基板上に形成された回路パターンと直接配線を行うことができる。
更に、球状半導体素子は絶縁性基板に設けられた凹部に一部嵌入した状態で取付けられているので、半導体装置全体の高さを小さくでき、これによってより薄い半導体装置を提供できる。
そして、絶縁性基板の裏面側には各内部接続端子の全部又は主要部と絶縁性基板とビアホールを介して電気的に接続されるグリッドアレイ状に配列された外部接続端子ランドを有し、外部接続端子ランドによってソルダーバンプが形成されているので、他の電気配線基板との連結が極めて容易となる。
また、球状半導体素子は複数あって、これらが機能毎にブロックに分けられ、絶縁性基板に形成された配線によって必要な連結が行われているので、小型の半導体装置で特定の機能を有するデバイスを構成できる。
そして、請求項２記載の半導体装置においては、環状に並んだ電極パッドは球状半導体素子の何れかの側に偏って設けられ、絶縁性基板に形成されている凹部は部分球面状となって、部分球面状の凹部の内側に各内部接続端子が設けられているので、電極パッドと内部接続端子の接続が確実となり、より信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の基本構成の説明図である。
【図２】同半導体装置の電極パッドの配列説明図である。
【図３】同半導体装置の全体構成を示す平面図である。
【図４】同半導体装置の裏面図である。
【図５】（Ａ）、（Ｂ）は同半導体装置の接続状態の説明図である。
【図６】他の実施の形態に係る半導体装置の説明図である。
【符号の説明】
１０：半導体装置、１１：球状半導体素子、１２：電極パッド、１３：絶縁性基板、１４：凹部、１５：内部接続端子、１６：凹部、１７：内部接続端子、１８：第１の電気回路パターン、１９：第２の電気回路パターン、２０：外部接続端子ランド、２１：コントロールロジックブロック、２２：演算ユニットブロック、２３：プログラムカウンタブロック、２４：アドレスラッチブロック、２５：ＲＯＭブロック、２６：ＲＡＭブロック、２７：データバスブロック、２８：スタックポインタブロック、２９：入出力ポートブロック、３０、３１：ソルダーバンプ、３２：ソルダーレジスト膜、３３：封止樹脂、４０：半導体装置、４１：球状半導体素子、４２：電極パッド、４３：絶縁性基板、４４：窪み、４５：封止樹脂
【図１】
0003583022.tif 000002
【図２】
0003583022.tif 000003
【図３】
0003583022.tif 000004
【図４】
0003583022.tif 000005
【図５】
0003583022.tif 000006
【図６】
0003583022.tif 000007