(57)【特許請求の範囲】
【請求項１】
少なくとも第１と第２の２個のコンデンサを有し、一方の電極が共通接続され、他方の電極が個別電極であるコンデンサ部と、
前記第１と第２のコンデンサに、それぞれ異なるタイミングで与える第１と第２の駆動信号を発生する駆動信号発生回路と、
前記駆動信号の印加による第１のコンデンサの充放電、第２のコンデンサの充放電に応じ、前記第１と第２の駆動信号を、前記第１と第２のコンデンサの静電容量に応じたパルス幅に制御する駆動信号制御回路と、
前記第１と第２の駆動信号のパルス幅比に対応した信号を第１と第２のコンデンサの静電容量比として出力する出力回路と、
を備えたことを特徴とする静電容量比検出回路。
【請求項２】
前記駆動信号制御回路は、前記コンデンサ部の共通接続部の電位をしきい値に近づけるための負帰還回路と、前記共通接続部の電位をしきい値に応じて２値化する２値化回路とを備えることを特徴とする請求項１記載の静電容量比検出回路。
【請求項３】
前記負帰還回路は、前記個別電極と、共通接続端間に接続されたことを特徴とする請求項２記載の静電容量比検出回路。
【請求項４】
前記負帰還回路は、前記２値化回路に並列に接続されたことを特徴とする請求項２記載の静電容量比検出回路。
【請求項５】
前記出力回路は、第１と第２のコンデンサの充放電期間を分離し、第１と第２のコンデンサの容量比に応じたハイ期間とロー期間のパルス信号を出力する分離回路と、このパルス信号を平滑する平滑回路と、この平滑回路の出力に応じ、第１と第２のコンデンサの静電容量比に応じた信号電圧を出力する回路と、を備えることを特徴とする請求項１記載の静電容量比検出回路。
【請求項６】
２個一対で、、少なくとも二対のコンデンサを有し、一方の電極が共通接続され、他方の電極が個別電極であるコンデンサ部と、
前記第１と第２、第３と第４のコンデンサに、それぞれ異なるタイミングで与える第１、第２、第３及び第４の駆動信号を発生する駆動信号発生回路と、
前記駆動信号の印加による第１のコンデンサの充放電、第２のコンデンサの充放電、第３のコンデンサの充放電、及び第４のコンデンサの充放電に応じ、前記第１、第２、第３、第４の駆動信号を、前記第１、第２、第３、第４のコンデンサの静電容量にそれぞれ応じたパルス幅に制御する駆動信号制御回路と、
前記第１と第２の駆動信号のパルス幅比に対応した信号を第１と第２のコンデンサの静電容量比とし、前記第３と第４の駆動信号のパルス幅比に対応した信号を第３と第４のコンデンサの静電容量比として出力する出力回路と、
を備えたことを特徴とする静電容量比検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、静電容量の比を検出する静電容量比検出回路に関する。
【０００２】
【従来の技術】
傾斜センサには、容器内に一対のコンデンサを設け、傾きによって、それらコンデンサの静電容量比が変化することに着目し、静電容量比から傾きを検出するものがある。従来、この種の傾きセンサで使用される静電容量比検出回路として、図１、図２に示すものがある。
【０００３】
この静電容量比検出回路は、一対のコンデンサＣ１、Ｃ２からなるコンデンサ部１と、このコンデンサ部１の共通接続端ａにパルス信号を入力する発振回路２と、コンデンサ部１のコンデンサＣ１、Ｃ２の出力をそれぞれ整流する半波整流回路３−１、３−２と、その出力を平滑する平滑回路４−１、４−２と、この平滑回路４−１の出力と平滑回路４−２の出力を差動導出する差動増幅回路５とから構成されている。
【０００４】
この静電容量比検出回路の動作を図３の波形図を用いて説明する。図３において（ａ）、（ｂ）、……、（ｆ）は、図１、図２のａ、ｂ、……、ｆ点の波形を示している。発振回路２より、図３の（ａ）に示すパルス信号が出力されると、コンデンサＣ１→抵抗Ｒ１−１  の経路、コンデンサＣ２→Ｒ１−２  の経路で、それぞれ充電電流が流れ、コンデンサＣ１  の個別電極端子ｂ点、コンデンサＣ２の個別電極端子ｃ点の電圧波形は、図３の（ｂ）、（ｃ）に示すように、正・負交互のインパルスとなる。このインパルス波形の面積は、コンデンサＣ１、Ｃ２の容量に比例する。そのため、例えば静電容量値がＣ１＜Ｃ２の場合に、ｂ点の電圧を半波整流回路３−１で半波整流し、平滑回路４−１で平滑したｄ点の電圧よりも、ｃ点の電圧を半波整流回路３−２で半波整流し、平滑回路４−２で平滑したｅ点の電圧の方が大となり、ｄ点、ｅ点の波形は、図３の（ｄ）、（ｅ）に示すものとなる。このｄ点、ｅ点の電圧を差動増幅回路５に入力し、差動処理すると、差動増幅回路５の出力の波形は、図３の（ｆ）となる。Ｃ１＜Ｃ２の場合は、その差に応じ、ｆ点の出力は３．５Ｖよりも大となり、Ｃ１＝Ｃ２の場合は、ｆ点の出力が３．５Ｖとなり、Ｃ１＞Ｃ２の場合、その差に応じ、ｆ点の出力は３．５Ｖよりも小さくなる。したがって、ｆ点より静電容量比に応じた電圧を出力できる。
【０００５】
【発明が解決しようとする課題】
上記した従来の静電容量比検出回路では、コンデンサＣ１、Ｃ２に、それぞれ半波整流回路３−１、３−２のダイオードが接続されるため、ダイオードの分布容量が影響し、コンデンサＣ１、Ｃ２が小さいと、微小容量比が検出しにくく、コンデンサＣ１、Ｃ２に大きなものを使用せねばならず、コンデンサ部が大型化するという問題がある。また、差動増幅回路５のオフセット電圧が０．７ｍＶ程度あり、平滑回路４−１、４−２の出力が小さいと、出力に誤差が生じやすく、高精度の検出ができないという問題があった。
【０００６】
この発明は、上記問題点に着目してなされたものであって、コンデンサ部が小型でも微小静電容量比を検出でき、かつ高精度な検出が可能な静電容量比検出回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この出願の特許請求の範囲の請求項１に係る静電容量比検出回路は、少なくとも第１と第２の２個のコンデンサを有し、一方の電極が共通接続され、他方の電極が個別電極であるコンデンサ部と、前記第１と第２のコンデンサに、それぞれ異なるタイミングで与える第１と第２の駆動信号を発生する駆動信号発生回路と、前記駆動信号の印加による第１のコンデンサの充放電、第２のコンデンサの充放電に応じ、前記第１と第２の駆動信号を、前記第１と第２のコンデンサの静電容量に応じたパルス幅に制御する駆動信号制御回路と、前記第１と第２の駆動信号のパルス幅比に対応した信号を第１と第２のコンデンサの静電容量比として出力する出力回路と、を備えている。
【０００８】
また、請求項６に係る静電容量比検出回路は、２個一対で、、少なくとも二対のコンデンサを有し、一方の電極が共通接続され、他方の電極が個別電極であるコンデンサ部と、前記第１と第２、第３と第４のコンデンサに、それぞれ異なるタイミングで与える第１、第２、第３及び第４の駆動信号を発生する駆動信号発生回路と、前記駆動信号の印加による第１のコンデンサの充放電、第２のコンデンサの充放電、第３のコンデンサの充放電、及び第４のコンデンサの充放電に応じ、前記第１、第２、第３、第４の駆動信号を、前記第１、第２、第３、第４のコンデンサの静電容量にそれぞれ応じたパルス幅に制御する駆動信号制御回路と、前記第１と第２の駆動信号のパルス幅比に対応した信号を第１と第２のコンデンサの静電容量比とし、前記第３と第４の駆動信号のパルス幅比に対応した信号を第３と第４のコンデンサの静電容量比として出力する出力回路と、を備えている。
【０００９】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図４は、この発明の実施形態静電容量比検出回路の基本回路構成を示すブロック図である。この静電容量比検出回路は、一対のコンデンサＣ１、Ｃ２からなるコンデンサ部１１と、このコンデンサ部１１のコンデンサを通じて出力される電圧がしきい値に対して高いか低いかを判別するＨ／Ｌ２値化回路１２と、このＨ／Ｌ２値化回路１２の出力が変化するたびに、次の駆動パターンＶ０１、Ｖ０２をコンデンサＣ１、Ｃ２に送り出す駆動パターン発生回路１３と、駆動パターン発生回路１３からのＶ０１、Ｖ０２の変化によって電位が変動するＶ０３を、変動した方向と逆向きに返す向きでＶ０３を充・放電する負帰還回路１４と、コンデンサ部１１のコンデンサＣ１による充放電時間と、コンデンサＣ２による充放電期間を分離する充放電期間分離回路１５と、この充放電期間分離回路１５で分割された時間毎に、コンデンサＣ１の充放電時間に抽出されたパルス信号を平均化処理し、コンデンサＣ２の充放電時間に抽出されたパルス信号を平均化処理し、コンデンサＣ１を充放電するに要した時間と、コンデンサＣ２を充放電するに要した時間の比に対応する電圧を出力する平均化処理回路１６とから構成されている。
【００１０】
負帰還回路１４は、Ｈ／Ｌ２値化回路１２の出力を反転して充放電するものと、駆動パターン発生回路１３の駆動パターン信号Ｖ０１、Ｖ０２で作成するものがある。充放電期間分離回路１５に関し、分離のための信号が駆動パターン発生回路１３内に存する場合もある。この場合は、これを取り出して使用すれば良いので、独立したこの回路ブロックは不要である。
【００１１】
次に、この静電容量比検出回路の動作を図５に示す波形タイムチャートにより説明する。今、図５の時点ｔ１  で、コンデンサＣ２に立ち上がりのパルス（Ｖ０２）が入ったとする。この時、コンデンサ部１１の共通端子の電圧Ｖ０３は、コンデンサＣ２によって充電されて上がり、しきい値ＶＴ  を越え、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はローからハイレベルとなる。しばらくの間、ＨＬ２値化回路１２の出力Ｖ０４はハイレベルであるが、負帰還回路１４によってコンデンサ部１１の共通接続端子（Ｖ０３）から電流が放電され、Ｖ０３は徐々に電圧が下がる。電圧Ｖ０３がしきい値ＶＴ  を下回る（時点ｔ２  ）と、それまでハイレベルであったＨ／Ｌ２値化回路１２の出力Ｖ０４はローレベルとなる。これに応答して、駆動パターン発生回路１３は、電圧Ｖ０３をローレベルに下げる。この時、電圧Ｖ０３はコンデンサＣ２  によって放電され、さらに電圧レベルが下がり、電圧Ｖ０４はローレベルを維持する。
【００１２】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はローであるが、負帰還回路１４によってＶ０３から電流が充電され、Ｖ０３は徐々に電圧が上がってくる。そして、電圧Ｖ０３がしきい値ＶＴ  を越える（時点ｔ３  ）と、電圧Ｖ０４はハイレベルに変化し、これを受け、駆動パターン発生回路１３は電圧Ｖ０１をハイレベルに上げる。この時電圧Ｖ０１は、コンデンサＣ１によって充電され、さらに上がり、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はハイレベルを維持する。
【００１３】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はハイであるが、負帰還回路１４によってコンデンサ部１１の共通電極端子（Ｖ０３）から電流が放電され、電圧Ｖ０３は徐々に電圧が下がってくる。Ｖ０３がしきい値電圧ＶＴ  を下回る（時点ｔ４  ）と、電圧Ｖ０４はローレベルに変化し、駆動パターン発生回路１３はＶ０１をローレベルに下げる。この時、Ｖ０３の電圧はコンデンサＣ１によって放電され、さらに電圧が下がり、Ｖ０４はローレベルを維持する。
【００１４】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はローであるが、負帰還回路１４によって、コンデンサ部１１の共通接続端子（Ｖ０３）から電流が充電され、徐々に電圧が上がってくる。電圧Ｖ０３がしきい値電圧ＶＴ  を越える（時点ｔ５  ）と、Ｖ０４はハイレベルに変化し、駆動パターン発生回路１３はＶ０２をハイレベルに上げる。この時、Ｖ０３の電圧はコンデンサＣ２によって充電され、さらに上がり、Ｈ／Ｌ２値化回路１２の出力Ｖ０４はハイレベルを維持する。
【００１５】
これより以後は、時点ｔ１  〜ｔ５  と同様の動作を繰り返す。充放電期間分離回路１５では、図５のＶ０５のローレベル期間でコンデンサＣ２  の充放電信号を抽出、Ｖ０５のハイレベル期間でコンデンサＣ１の充放電を抽出し、それぞれの期間における電圧Ｖ０４のハイ期間幅の平均を平均化処理回路１６で求め、その比から静電容量比を求める。
【００１６】
なお、上記実施形態静電容量比検出回路において、駆動パターン発生回路で発生する駆動パターンは、図６の（ａ）のように、Ｖ０１とＶ０２のハイとなる期間を重ならないように交互にずらしているが、これを図６の（ｂ）のように、一部ハイ期間が重複するようにしてもよいし、図６の（ｃ）のように、コンデンサＣ１とＣ２の充放電時間を複数回（例：４回）連続するようにしてもよいし、図６の（ｄ）のようにＶ０１、Ｖ０２に、中間電位を加え３値としてもよい。
【００１７】
図７は、図４の回路より、さらに具体化した他の実施形態静電容量比検出回路を示す回路図である。図７において、駆動パターン発生回路１３は、Ｄ型フリップフロップＩＣ４と、２個のアンド回路ＩＣ５、ＩＣ６から構成されており、Ｄ型フリップフロップＩＣ４のＣＫ入力端子に負帰還信号発生回路１４の出力が接続され、Ｄ入力端子にＱバー出力端子が接続されている。Ｄ型フリップフロップＩＣ４のＱ出力端子は、アンド回路ＩＣ５の入力の一端に、Ｑバー出力端子はアンド回路ＩＣ６の入力の一端に、それぞれ個別に接続されている。アンド回路ＩＣ５、ＩＣ６の入力の他端には、Ｈ／Ｌ２値化回路１２の出力が接続されている。また、アンド回路ＩＣ５、ＩＣ６の出力は、コンデンサＣ１、Ｃ２の個別電極に、それぞれ接続されている。
【００１８】
負帰還信号発生回路１４は、オア回路ＩＣ１と、インバータＩＣ２と抵抗Ｒ１とからなり、オア回路ＩＣ１の入力端には、アンド回路ＩＣ５の出力端とコンデンサＣ２の個別電極の接続点、アンド回路ＩＣ６の出力端とコンデンサＣ１の個別電極の接続点が、それぞれ接続されている。インバータＩＣ２と抵抗Ｒ１の接続点は、Ｄ型フリップフロップＩＣ４のＣＫ入力端子に接続され、抵抗Ｒ１の他端がコンデンサＣ１、Ｃ２の共通電極端子及びＨ／Ｌ２値化回路１２の入力端に接続されている。コンデンサＣ１、Ｃ２の共通電極端子とアース間に、コンデンサＣ３が接続されている。
【００１９】
充放電期間分離回路１５は、ＲＳ型フリップフロップ回路ＩＣ７  で構成され、駆動パターン発生回路１３のアンド回路ＩＣ５  の出力端がＲＳ型フリップフロップＩＣ７のＳ入力端子に接続され、アンド回路ＩＣ６の出力端がＲ入力端子に、それぞれ個別に接続されている。
充放電期間分離回路１５の出力、つまりフリップフロップＩＣ７のＱ出力端子は、平滑回路１７で平滑され、増幅・調整回路１８で基準電圧と比較される。平滑回路１７は抵抗Ｒ６、Ｒ７が直列に、そしてこれら抵抗Ｒ６、Ｒ７と、それぞれの出力側とアース間に、コンデンサＣ４、Ｃ５が個別に接続されて構成されている。増幅・調整回路１８は、アンプＩＣ８と、抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ８、Ｒ９と、ボリュームＶＲ１とＶＲ２と、コンデンサＣ８と、ツェナダイオードＺＤ１とから構成されている。
【００２０】
次に、図８、図９に示す波形タイムチャートにより、この実施形態静電容量比検出回路の動作を説明する。
今、図８で、それまでコンデンサＣ１によって放電された電荷が徐々に充電され、時点ｔ１  で電圧Ｖ３がしきい値ＶＴ  を越えると、Ｈ／Ｌ２値化回路１２の出力Ｖ４はローからハイレベルとなる。そして、しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ４はハイレベルであり、このハイレベルが駆動パターン発生回路１３のアンド回路ＩＣ５、ＩＣ６に入力される。一方、この時、フリップフロップＩＣ４はＱ出力Ｖ７がハイである。そのため、アンド回路ＩＣ５の出力Ｖ２がハイとなり、このＶ２がコンデンサＣ２に加えられるとともに、充放電期間分離回路１５であるフリップフロップＩＣ７のＳ入力端子に加えられ、フリップフロップＩＣ７のＱ出力Ｖ８がハイとなる。
【００２１】
電圧Ｖ３は、コンデンサＣ２に比例した値、上昇した後、負帰還信号発生回路１４の出力はローとなっているので、この負帰還信号発生回路１４によって電圧Ｖ３は、電荷が放電され、Ｖ３は徐々に電圧が下がる。電圧Ｖ３がしきい値ＶＴ  を下回る（時点ｔ２  ）と、それまでハイレベルであったＨ／Ｌ２値化回路１２の出力Ｖ４はローレベルとなる。このローレベルに落ちることにより、アンド回路ＩＣ５の出力Ｖ２もローレベルに落ちる。また、負帰還信号発生回路１４の出力Ｖ５はハイレベルとなり、この立ち上がり信号によって、フリップフロップＩＣ４がトリガされ、Ｑバー出力Ｖ６がハイレベルとなる。また、この時、電圧Ｖ３はコンデンサＣ２によって放電され、さらに電圧レベルが下がり、電圧Ｖ４はローレベルを維持する。
【００２２】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ４はローであるが、負帰還信号発生回路１４の出力Ｖ５によって電流が充電され、電圧Ｖ３は徐々に上がってくる。そして、電圧Ｖ３がしきい値ＶＴ  を越える（時点ｔ３  ）と、電圧Ｖ４はハイレベルに変化し、これを受け、駆動パターン発生回路１３のアンド回路ＩＣ６の出力Ｖ１がハイレベルになる。この時の電圧Ｖ３は、コンデンサＣ１によって充電され、コンデンサＣ１の容量に応じてさらに上がり、Ｈ／Ｌ２値化回路１２の出力Ｖ４はハイレベルを維持する。また、電圧Ｖ１の立ち上がりで、フリップフロップＩＣ７がリセットされ、電圧Ｖ８はローとなる。この時、負帰還信号発生回路１４の出力Ｖ５もローレベルとなる。
【００２３】
しばらくの間、Ｈ／Ｌ２値化回路１４の出力Ｖ４はハイであるが、負帰還信号発生回路１４によって、コンデンサ部１１の共通端子から電荷が放電され、徐々に電圧Ｖ３が下がってくる。電圧Ｖ３がしきい値ＶＴ  を下回る（時点ｔ４  ）と、Ｈ／Ｌ２値化回路１２の出力はローレベルになり、アンド回路ＩＣ６の出力Ｖ１もローレベルとなる。また、負帰還信号発生回路１４の出力Ｖ５がハイとなり、これにより駆動パターン発生回路１３のフリップフロップＩＣ４がトリガされ、Ｑ出力Ｖ６がローになるとともに、Ｑバー出力Ｖ７がハイとなる。この時、電圧Ｖ３は、コンデンサＣ１によって放電され、さらに下がり、Ｖ４はローレベルを維持する。
【００２４】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ４はローレベルであるが、負帰還信号発生回路１４によって電荷が充電され、徐々に電圧Ｖ３が上昇してくる。電圧Ｖ３がしきい値ＶＴ  を越える（時点ｔ５  ）と、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイレベルに変化し、アンド回路ＩＣ５、ＩＣ６の入力の一端をハイとするので、フリップフロップＩＣ４のＱ出力Ｖ７がハイであるアンド回路ＩＣ５の両入力がハイなので、その出力Ｖ２をハイとする。このＶ２のハイレベルへの変化により、フリップフロップＩＣ７が再びセットされ、Ｑ出力Ｖ８がハイとなる。この時、電圧Ｖ３はコンデンサＣ２によって充電され、さらにコンデンサＣ２の容量に応じた値だけ上昇する。これより、以後は時点ｔ１  〜ｔ５  と同様の動作を繰り返す。
【００２５】
以上の動作過程で時点ｔ１  〜ｔ３  の期間がコンデンサＣ２の充放電に係るものであり、その期間はコンデンサＣ２の静電容量に比例する。また、時点ｔ３  〜ｔ５  はコンデンサＣ１の充放電に係るものであり、その期間はコンデンサＣ１の静電容量に比例する。そして、時点ｔ１  〜ｔ３  の期間ＴＨにおいて、フリップフロップＩＣ７のＱ出力Ｖ８がハイであり、時点ｔ３  〜ｔ５  の期間ＴＬでＱ出力Ｖ８がローである。そのため、期間ＴＨとＴＬの比を求めることにより、コンデンサＣ１とＣ２の静電容量比を得ることができる。そのため、電圧Ｖ８を平滑回路１７で平滑し、その出力Ｖ９＝ＶＤＤ×｛ＴＨ／（ＴＨ＋ＴＬ）｝を得、この出力Ｖ９と１／２ＶＤＤの差分がコンデンサＣ１、Ｃ２の静電容量比に応じた電圧となる。この出力電圧Ｖ９を、さらに増幅・調整回路１８で増幅して、出力Ｖ１０を得る。出力Ｖ１０が１／２ＶＤＤに等しい場合、Ｃ１＝Ｃ２となり、Ｖ１０＞１／２ＶＤＤであれば、Ｃ２＞Ｃ１であり、Ｖ１０＜１／２ＶＤＤの場合は、Ｃ２＜Ｃ１である。
【００２６】
図１０は、さらに他の実施形態静電容量比検出回路を示す回路図である。図１０において、駆動パターン発生回路１３は、２個のＤ型のフリップフロップＤＦ１  、ＤＦ２  と、２個のフリップフロップＤＦ１  、ＤＦ２  のＱ出力を入力に受けるアンド回路ＡＧ１  と、２個のフリップフロップＤＦ１  、ＤＦ２  のＱバー出力を入力に受けるアンド回路ＡＧ２  からなり、アンド回路ＡＧ１  の出力がコンデンサＣ２の個別電極に、アンド回路ＡＧ２  の出力がコンデンサＣ１の個別電極に、それぞれ接続されている。負帰還回路１４は２個の抵抗Ｒ２、Ｒ３の直列接続と、インバータＩＮ３  から構成され、抵抗Ｒ２、Ｒ３の直列接続の一端がコンデンサ部１１の共通電極に接続され、他端とインバータＩＮ３  の出力が共通接続されて、フリップフロップＤＦ１  、ＤＦ２  のＣＫ入力端子に接続されている。また、コンデンサ部１１の共通電流はＨ／Ｌ２値化回路１２と構成するインバータＩＮ１  の入力端に接続され、Ｈ／Ｌ２値化回路１２とインバータＩＮ３  の入力間に、抵抗Ｒ１、コンデンサＣ６、インバータＩＮ２  からなる遅延回路１９が接続されている。さらにフリップフロップＤＦ２  のＱバー出力に入力が接続される平滑回路１７と、この平滑回路１７の出力を増幅する増幅・調整回路１８を備えている。平滑回路１７及び増幅・調整回路１８は、図７に示したものと同じである。
【００２７】
次に、図１１、図１２に示す波形タイムチャートにより、この実施形態静電容量比検出回路の動作を説明する。
今、図１１、図１２において、コンデンサＣ２への電圧Ｖ２がローとなり、負帰還回路１４からの電荷により、コンデンサ部１１の共通電極端子の電圧Ｖ３が徐々に上昇している状態を考える。電圧Ｖ３がしきい値ＶＴ  を越える（時点ｔ１  ）と、Ｈ／Ｌ２値化回路１２の出力Ｖ４はローレベルとなるが、遅延回路１９を経た負帰還回路１４の出力Ｖ５はまだハイレベルであり、電圧Ｖ３はさらに上昇を続ける。遅延時間を経て、負帰還回路１４の電圧Ｖ５がローレベルに下がると、電圧Ｖ３も下がりはじめ、再度しきい値ＶＴ  を越えて下がると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイレベルとなり、さらに遅延回路１９の遅延分の後に、負帰還回路１４の電圧Ｖ５も立ち上がる（時点ｔ２  ）。
【００２８】
このＶ５の立ち上がりにより、フリップフロップＤＦ１  、ＤＦ２  がトリガされ、フリップフロップＤＦ２  はフリップフロップＤＦ１  のＱ出力Ｖ６のローレベルを読み込み、Ｑ出力Ｖ７はローレベルとなり、Ｑバー出力Ｖ８はハイとなる。フリップフロップＤＦ１  はフリップフロップＤＦ２  のＱバー出力Ｖ８のローの読み込みで、Ｑ出力Ｖ６はローのままである。また、フリップフロップＤＦ１  、ＤＦ２  ともＱバー出力がハイとなるので、アンド回路ＡＧ２  の出力Ｖ１がハイとなり、この電圧Ｖ１がコンデンサＣ１の個別電極に加えられる。この時点でコンデンサ部１１の共通電極端子の電圧Ｖ３はコンデンサＣ１による充電により、コンデンサＣ１の静電容量に応じたレベル分上がる。その後、徐々に電圧Ｖ３は下がり、しきい値ＶＴ  を越えて下がると、Ｈ／Ｌ２値化回路１２の出力Ｖ４が立ち上がり、若干の遅れの後に、負帰還回路１４の電圧Ｖ５も立ち上がる（時点ｔ３  ）。この時点で、電圧Ｖ３がコンデンサＣ１の静電容量に応じたレベル分下がる。また、電圧Ｖ５の立ち上がりにより、フリップフロップＤＦ１  、ＤＦ２  がトリガされ、フリップフロップＤＦ１  のＱ出力Ｖ６がハイとなる一方、フリップフロップＤＦ２  のＱ出力Ｖ７はローのままである。
【００２９】
この時点ｔ３  後は、負帰還回路１４のＶ５のハイレベルにより、コンデンサ部１１の共通電極端子の電圧Ｖ３は徐々に上がる。この電圧Ｖ３がしきい値ＶＴ  を越える（時点ｔ４  ）と、Ｈ／Ｌ２値化回路１２の出力Ｖ４がローに下がり、若干の遅延時間をおいて、負帰還回路１４の出力Ｖ５もローとなる。電圧Ｖ５がローに落ちると、電圧Ｖ３は徐々に下降し、しきい値ＶＴ  を越えて低くなると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイになるとともに、一定の遅延時間をおいて電圧Ｖ５もハイとなる（時点ｔ５  ）。この電圧Ｖ５の立ち上がりで、フリップフロップＤＦ１  、ＤＦ２  がトリガされ、フリップフロップＤＦ１  のＱ出力Ｖ６はハイで変わらないが、フリップフロップＤＦ２  のＱ出力Ｖ７は、ローからハイと変化し、逆にフリップフロップＶＦ２  のＱバー出力Ｖ８はハイからローとなる。フリップフロップＤＦ１  、ＤＦ２  のＱ出力Ｖ６、Ｖ７がハイとなったため、これらを入力に受けるアンド回路ＡＧ１  の出力Ｖ２がハイとなり、この電圧Ｖ２により、コンデンサＣ２を介し、共通電極端子の電圧Ｖ３がコンデンサＣ２の静電容量に応じたレベルだけ持ち上げられ、これに応じ、Ｈ／Ｌ２値化回路１２の出力Ｖ４がローに下がり、遅延時間をおいて負帰還回路１４の電圧Ｖ５もローとなる。
【００３０】
電圧Ｖ３がコンデンサＣ２の容量に応じたレベル分上昇した時点ｔ５  後は、電圧Ｖ３が徐々に下がる。電圧Ｖ３がしきい値ＶＴ  を越えて低くなると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイとなり、さらに遅延時間をおいて、負帰還回路１４の電圧Ｖ５もハイとなる（時点ｔ６  ）。この電圧Ｖ５の立ち上がりでフリップフロップＤＦ１  、ＤＦ２  がトリガされ、フリップフロップＤＦ１  の出力Ｖ６がローに下がる。フリップフロップＤＦ２  のＱ出力Ｖ７はハイのままである。フリップフロップＤＦ１  のＱ出力がローになると、アンド回路ＡＧ１  の出力Ｖ２もローに落ち、応じて電圧Ｖ３もコンデンサＣ２の静電容量に応じたレベルだけ下がる。
【００３１】
電圧Ｖ３がコンデンサＣ２  の容量に応じたレベルだけ下がった時点ｔ６  後は、電圧Ｖ３が徐々に上がる。電圧Ｖ３がしきい値ＶＴ  を越えて上がると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がローとなり（時点ｔ７  ）、さらに遅延時間をおいて電圧Ｖ５もローとなる。電圧Ｖ５がローとなると、電圧Ｖ３は徐々に下がり、しきい値ＶＴ  を越えて低くなると、Ｈ／Ｌ２値化回路１２の出力Ｖ４がハイとなり、遅延時間をおいて、電圧Ｖ５もハイとなる（時点ｔ８  ）。電圧Ｖ５が立ち上がると、フリップフロップＤＦ１  、ＤＦ２  がトリガされ、フリップフロップＤＦ１  のＱ出力Ｖ６はローで変わらないが、フリップフロップＤＦ２  のＱ出力Ｖ７がローとなる。また、フリップフロップＱバー出力Ｖ８は、逆にローからハイに変化する。以後は、上記した時点ｔ２  〜ｔ８  の処理を繰り返す。
【００３２】
以上の動作過程において、時点ｔ２  〜ｔ５  の期間は、コンデンサＣ１の充放電に係る期間であり、かつ、この期間はコンデンサＣ１の静電容量に対応する。また、時点ｔ５  〜ｔ８  の期間の長さは、コンデンサＣ２の充放電量に係る期間であり、かつ、この期間の長さは、コンデンサＣ２の静電容量に対応する。そのため、この時点ｔ２  〜ｔ５  の期間と、時点ｔ５  〜ｔ８  の期間の比を求めることにより、コンデンサＣ１、Ｃ２の静電容量比を得ることができる。また、フリップフロップＤＦ２  のＱバー出力Ｖ８は、時点ｔ２  〜ｔ５  の期間ＴＨにわたりハイであり、時点ｔ３  〜ｔ８  の期間ＴＬにわたりローであるから、この電圧Ｖ８を平滑回路１７に入力し、その平滑出力Ｖ９を増幅・調整回路１８で増幅することにより、図７の回路と同様、コンデンサＣ１、Ｃ２の静電容量比に応じた電圧Ｖ１０を得ることができる。
【００３３】
図１３、図１４は、この発明のさらに他の実施形態静電容量比検出回路を示す回路図である。この実施形態静電容量比検出回路は、例えば、図１５に示すように、傾きセンサのコンデンサ部が共通電極に対して、上下度合検出のための一対の個別電極を有するコンデンサＣ１、Ｃ２と、左右度合検出のための一対の個別電極を有するコンデンサＣ３、Ｃ４のように、複数対の静電容量比を検出するのに好適な回路である。図１５のコンデンサ部は、３６０度の検出が可能な傾きセンサに使用されるものである。
【００３４】
この実施形態静電容量比検出回路は、コンデンサ部１１と、Ｈ／Ｌ２値化回路１２と、駆動パターン発生回路１３と、負帰還信号発生回路１４と、充放電期間分離回路１５と、平滑回路１７と、増幅・調整回路１８とを備える点で、図７のものと同様である。ただ、この実施形態静電容量比検出回路は、複数対（ここでは二対）のコンデンサの静電容量比を検出するものであるから、コンデンサ部１１は、コンデンサＣ１、Ｃ２のコンデンサ部１１ａと、コンデンサＣ３、Ｃ４のコンデンサ部１１ｂからなり、駆動パターン発生回路１３もＤ型のフリップフロップＩＣ４、ＩＣ５とアンド回路ＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９で、コンデンサＣ１、Ｃ２を駆動する電圧Ｖ７、Ｖ８、コンデンサＣ３、Ｃ４を駆動する電圧Ｖ９、Ｖ１０を発生する点で、図７の回路と相違する。さらに、充放電期間分離回路１５が、コンデンサＣ１、Ｃ２に関する充放電期間を分離するＲＳ型のフリップフロップＩＣ１０と、コンデンサＣ３、Ｃ４に関する充放電期間を分離するＲＳ型のフリップフロップＩＣ１１とを備える点、平滑回路１７及び増幅・調整回路１８もそれぞれ２系列を備える点、２系列の出力回路のいずれかを選択するためのスリーステートバッファＩＣ１２、ＩＣ１３及びＲＳ型のフリップフロップＩＣ１４を備える点でも、図７の回路と相違する。
【００３５】
次に、図１６、図１７、図１８に示す波形タイムチャートにより、この実施形態静電容量比検出回路の動作を説明する。今、Ｄ型のフリップフロップＩＣ５のＱバー出力Ｖ６がハイの状態を想定すると、コンデンサＣ１、Ｃ２の静電容量比を検出する動作となり、その限りにおいて、図７の回路と同様の動作となる。また、フリップフロップＩＣ５のＱ出力Ｖ５がハイの状態を想定すると、コンデンサＣ３、Ｃ４の静電容量比を検出することとなる。コンデンサＣ１、Ｃ２の静電容量比と、コンデンサＣ３、Ｃ４の静電容量比の検出は、時分割的に実行されるが、各動作は同じなので、コンデンサＣ３、Ｃ４の静電容量比の動作について説明する。
【００３６】
今、図１６で、それまでコンデンサＣ２によって放電された電荷が徐々に充電され、時点ｔ１  でコンデンサ部１１の共通電極端子の電圧Ｖ１がしきい値ＶＴ  を越えると、Ｈ／Ｌ２値化回路１２の出力Ｖ２はローからハイレベルとなる。このハイレベルが駆動パターン発生回路１３のアンド回路ＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９に入力される。一方、この時、フリップフロップＩＣ４、ＩＣ５はＱ出力Ｖ３とＱ出力Ｖ５がハイである。そのため、アンド回路ＩＣ８の出力Ｖ９がハイとなり、このＶ９がコンデンサＣ３に加えられるとともに、充放電期間分離回路１５のフリップフロップＩＣ１１のＳ入力端子に加えられ、フリップフロップＩＣ１１のＱ出力Ｖ１３がハイとなる。
【００３７】
電圧Ｖ１は、コンデンサＣ３に比例した値、上昇した後、負帰還信号発生回路１４の出力はローとなっているので、この負帰還信号発生回路１４によって電圧Ｖ１は、電荷が放電され、Ｖ１は徐々に下がる。電圧Ｖ１がしきい値ＶＴ  を下回る（時点ｔ２  ）と、それまでハイレベルであったＨ／Ｌ２値化回路１２の出力Ｖ２はローレベルとなる。このローレベルに落ちることにより、アンド回路ＩＣ７の出力Ｖ９もローレベルに落ちる。また、負帰還信号発生回路１４の出力Ｖ１１はハイレベルとなり、この立ち上がり信号によって、フリップフロップＩＣ４がトリガされ、Ｑ出力Ｖ３がローレベルとなり、フリップフロップＩＣ５のＱ出力Ｖ５は、そのままハイとなる。また、この時、電圧Ｖ１はコンデンサＣ３によって放電され、さらに電圧レベルが下がり、電圧Ｖ２はローレベルを維持する。
【００３８】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ２はローであるが、負帰還信号発生回路１４の出力Ｖ１１によって電流が充電され、電圧Ｖ１は徐々に上がってくる。そして、電圧Ｖ１がしきい値ＶＴ  を越える（時点ｔ３  ）と、電圧Ｖ２はハイレベルに変化し、これを受け、駆動パターン発生回路１３のアンド回路ＩＣ９の出力Ｖ１０がハイレベルになる。この時の電圧Ｖ１は、コンデンサＣ４によって充電され、コンデンサＣ４の容量に応じてさらに上がり、Ｈ／Ｌ２値化回路１２の出力Ｖ２はハイレベルを維持する。また、電圧Ｖ１０の立ち上がりで、フリップフロップＩＣ１１がリセットされ、電圧Ｖ１３はローとなる。この時、負帰還信号発生回路１４の出力Ｖ１１もローレベルとなる。
【００３９】
しばらくの間、Ｈ／Ｌ２値化回路１４の出力Ｖ２はハイであるが、負帰還信号発生回路１４によって、コンデンサ部１１の共通端子から電荷が放電され、徐々に電圧Ｖ１が下がってくる。電圧Ｖ１がしきい値ＶＴ  を下回る（時点ｔ４  ）と、Ｈ／Ｌ２値化回路１２の出力Ｖ２はローレベルになり、アンド回路ＩＣ９の出力Ｖ１０もローレベルとなる。また、負帰還信号発生回路１４の出力Ｖ１１がハイとなり、これにより駆動パターン発生回路１３のフリップフロップＩＣ４がトリガされ、Ｑ出力Ｖ３はローのままで、フリップフロップＩＣ５のＱ出力Ｖ５がローとなり、Ｑバー出力Ｖ６がハイとなる。この時、電圧Ｖ１は、コンデンサＣ４によって放電され、さらに下がり、Ｖ２はローレベルを維持する。
【００４０】
しばらくの間、Ｈ／Ｌ２値化回路１２の出力Ｖ２はローレベルであるが、負帰還信号発生回路１４によって電荷が充電され、徐々に電圧Ｖ１が上昇してくる。電圧Ｖ１がしきい値ＶＴ  を越える（時点ｔ５  ）と、Ｈ／Ｌ２値化回路１２の出力Ｖ２  がハイレベルに変化し、アンド回路ＩＣ６、ＩＣ７、ＩＣ８、ＩＣ９の入力の一端をハイとするので、フリップフロップＩＣ４のＱバー出力Ｖ４と、フリップフロップＩＣ５のＱバー出力Ｖ６がハイである。そのため、アンド回路ＩＣ６が出力Ｖ７をハイとする。このＶ７のハイレベルへの変化により、フリップフロップＩＣ１０がセットされ、Ｑ出力Ｖ１２がハイとなる。この時、電圧Ｖ１はコンデンサＣ１によって充電され、さらにコンデンサＣ１の容量に応じた値だけ上昇する。これより、今度は、コンデンサＣ１、Ｃ２の駆動によるコンデンサＣ１、Ｃ２の静電容量比検出の動作に移る。
【００４１】
以上の動作過程で、時点ｔ１  〜ｔ３  の期間がコンデンサＣ３の充放電に係るものであり、その期間はコンデンサＣ３の静電容量に比例する。また、時点ｔ３  〜ｔ５  はコンデンサＣ４の充放電に係るものであり、その期間はコンデンサＣ４の静電容量に比例する。そして、時点ｔ１  〜ｔ３  の期間ＴＨにおいて、フリップフロップＩＣ１１のＱ出力Ｖ１３がハイであり、時点ｔ３  〜ｔ５  の期間ＴＬでＱ出力Ｖ１３がローである。そのため、期間ＴＨとＴＬの比を求めることにより、コンデンサＣ３とＣ４の静電容量比を得ることができる。電圧Ｖ１７を平滑回路１７ｂで平滑し、その出力Ｖ２０＝ＶＤＤ×｛ＴＨ／（ＴＨ＋ＴＬ）｝を得、この出力Ｖ２０と１／２ＶＤＤの差分がコンデンサＣ３、Ｃ４の静電容量比に応じた電圧となる。この出力電圧Ｖ１８を、さらに増幅・調整回路１８ｂで増幅して、出力Ｖ２１を得る。出力Ｖ２１が１／２ＶＤＤに等しい場合、Ｃ３＝Ｃ４となり、Ｖ２１＞１／２ＶＤＤであれば、Ｃ３＞Ｃ４であり、Ｖ２１＜１／２ＶＤＤの場合は、Ｃ３＜Ｃ４である。
【００４２】
【発明の効果】
この出願の特許請求の範囲の請求項１に係る発明によれば、第１と第２のコンデンサに、それぞれ異なるタイミングの第１と第２の駆動信号を個別に加え、それぞれ第１と第２のコンデンサの充放電に応じ、第１と第２の駆動信号を第１と第２のコンデンサの静電容量に応じたパルス幅に制御し、第１と第２の駆動信号の静電容量比として出力するものであるから、コンデンサが他の分布容量を気にすることがないので、コンデンサ部が小型でも微小容量比を検出できる。また、パルス幅に応じた信号を出力するので、アンプのオフセットを気にすることなく、精度の良い検出を行うことができる。
【００４３】
また、請求項６に係る発明によれば、上記請求項１に係る発明の効果に加えて、複数対のコンデンサの静電容量比を検出できるので、複数対の基本形検出回路が近い距離でバラバラに動作していると、隣接する別回路の駆動電極との容量結合によって、検出電極に隣の回路の電気信号立ち上がり、立ち下がりがノイズとなって入り、充電、放電の時間が正しく計測できないが、この発明では、１箇所ずつ順次計測するため、測定中に他の計測信号がノイズとなっ入らないため、正しく検出できる。また、傾きセンサに使用すれば、上下度合、左右度合を１つのセンサで検出でき、３６０度の検出が可能となる。又、自動車の前後の傾斜、左右の傾斜が検出できるセンサを容量結合を気にせず、近い距離で配置できる。
【図面の簡単な説明】
【図１】従来の静電容量比検出回路を示す回路図である。
【図２】図１に示す回路の一部回路を具体的に示した回路図である。
【図３】同従来の静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図４】この発明の一実施形態静電容量比検出回路の基本的構成を示すブロック図である。
【図５】同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図６】同実施形態静電容量比検出回路のコンデンサを駆動する信号の他のパターン例を示す図である。
【図７】この発明の他の実施形態であって、具体的な静電容量比検出回路を示す回路図である。
【図８】同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図９】図８とともに、同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図１０】この発明のさらに他の実施形態であって、具体的な静電容量比検出回路を示す回路図である。
【図１１】同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図１２】図１１とともに、同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図１３】この発明のさらに他の実施形態であって、具体的な静電容量比検出回路の一部を示す回路図である。
【図１４】図１３とともに、同実施形態静電容量比検出回路を示す回路図である。
【図１５】同実施形態静電容量比検出回路のコンデンサ部の電極形状を示す図である。
【図１６】同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図１７】図１６とともに、同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【図１８】図１６、図１７とともに、同実施形態静電容量比検出回路の動作を説明するための波形タイムチャートである。
【符号の説明】
Ｃ１、Ｃ２    コンデンサ
１１          コンデンサ部
１２          Ｈ／Ｌ２値化回路
１３          駆動パターン発生回路
１４          負帰還信号発生回路
１５          充放電期間分離回路
１６          平均化処理回路
【図１】
0003589017.tif 000002
【図２】
0003589017.tif 000003
【図３】
0003589017.tif 000004
【図４】
0003589017.tif 000005
【図５】
0003589017.tif 000006
【図６】
0003589017.tif 000007
【図７】
0003589017.tif 000008
【図８】
0003589017.tif 000009
【図９】
0003589017.tif 000010
【図１０】
0003589017.tif 000011
【図１１】
0003589017.tif 000012
【図１２】
0003589017.tif 000013
【図１３】
0003589017.tif 000014
【図１４】
0003589017.tif 000015
【図１５】
0003589017.tif 000016
【図１６】
0003589017.tif 000017
【図１７】
0003589017.tif 000018
【図１８】
0003589017.tif 000019