(57)【特許請求の範囲】
【請求項１】
半導体基板にスパイラルインダクタを形成する高周波回路において、
半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、
上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、
上記巻線が上記引出し部分と交差する部分とを備え、
上記巻線引出し部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、
上記巻線の引出し部分と交差する部分は、第４層の金属配線を用いて構成したことを特徴とする高周波回路。
【請求項２】
半導体基板にスパイラルインダクタを形成する高周波回路において、
半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、
上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、
上記巻線が上記引出し部分と交差する部分とを備え、
上記引出し部分と交差する部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、
上記巻線の引出し部分は、第４層の金属配線を用いて構成したことを特徴とする高周波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板上に形成する高周波回路に関し、特にスパイラルインダクタの低損失化に関する。
【０００２】
【従来の技術】
従来、この種のシリコン基板上に形成されたスパイラルインダクタとして、例えば、Ｊ．Ｎ．Ｂｕｒｇｈａｒｔｚ，ｅｔ．ａｌ．，“Ｍｉｃｒｏｗａｖｅ  Ｉｎｄｕｃｔｏｒｓ  ａｎｄ  Ｃａｐａｓｉｔｏｒｓ  ｉｎ  Ｓｔａｎｄａｒｄ  Ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｓｉｌｃｏｎ  Ｔｅｃｈｎｏｌｏｇｙ”，ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  Ｔｅｃｈ．，ｖｏｌ．ＭＴＴ−４４，ｎｏ．１，ｐｐ．１００−１０４（１９９６．１）に示されたものがある。
図９は上記文献に示された従来のシリコン基板上に形成されたスパイラルインダクタの平面図である。
図１０は図９のスパイラルインダクタの巻線と巻線の内側から外側に引出す引出し部分とが交差する（立体的に）部分（以下、巻線の交差部分と適宜呼ぶ）断面図である。
図１０（ａ）は図９の交差部分のＡＡ′層の断面図、図１０（ｂ）は図９の交差部分のＢＢ′層の断面図である。
図において、２はスパイラルインダクタの巻線、４は第４層金属配線、５ａ，５ｂは巻線の内側から外側に引出す引出し部分の層間配線接続部、６，７は外部端子、９は絶縁体、１０は第１層金属配線、１１は第２層金属配線、１２は第３層金属配線、１３は地導体、１７はシリコン基板上に絶縁体を積層した基板、１８はシリコン基板である。
【０００３】
シリコン基板１８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４が積層されたもので、この巻線２を巻線の内側から外側に引出す引出し部分３ａのみ、最下層の第１層金属配線１０からなる。
【０００４】
次に動作について説明する。
図９において、高周波信号は外部端子６から第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した巻線２に入力され、巻線２を伝送する。
巻線２を伝送した高周波信号は、最後に巻線の内側から外側に引出す引出し部分の入口の層間配線接続部５ａを介して、最下層の第１層金属配線１０を伝送して、上記引出し部分の出口の層間配線接続部５ｂを介して再び上記巻線２を伝送し外部端子７へ出力される。
図１０（ａ），１０（ｂ）に示すように、上記スパイラルインダクタの巻線と巻線の内側から外側に引出す引出し部分とが交差する部分では、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した巻線２と、引き出し部分を構成する最下層の第１層金属配線１０とは絶縁体９により直流的に分離されている。
【０００５】
上記巻線の引き出し部分は最下層の第１層金属配線１０で構成され、プロセス上の制約によって最下層の第１層金属配線１０の導体厚はその上層の金属配線に比べて薄いため、導体損が大きく、また、上記最下層の第１層金属配線１０は上層の金属配線に比べてシリコン基板１８に近い位置にあるため、シリコン基板のように基板抵抗率が低い場合に、誘電体損が大きく、シリコン基板上に低損失のスパイラルインダクタを形成する上で問題があった。
【００１０】
【発明が解決しようとする課題】
従来の半導体基板上に形成されるスパイラルインダクタは、以上のように構成されており、スパイラルインダクタの巻線の内側から外側に引出す引出し部分を構成する最下層の第１層金属配線は、プロセス上の制約によりその導体厚がその上層の金属配線に比べて薄くて導体損が大きく、かつ、最下層の第１層金属配線は、その上層の金属配線に比べてシリコン基板に近い位置にあり、シリコン基板のように基板抵抗率が低い場合に、誘電体損が大きく、半導体基板上に形成するスパイラルインダクタを低損失化する上で課題であった。
【００１２】
この発明は、上記のような課題を解決するためになされたもので、半導体基板上に低損失のスパイラルインダクタを形成した高周波回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る発明の高周波回路は、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記巻線引出し部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分と交差する部分は、第４層の金属配線を用いて構成したことを特徴とする。
【００１４】
また、請求項２に係る発明の高周波回路は、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記引出し部分と交差する部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分は、第４層の金属配線を用いて構成したことを特徴とする。
【００２９】
実施の形態１．
図１は本発明の実施の形態１を示す半導体基板上に形成されたスパイラルインダクタの平面図である。
図２は本発明の実施の形態１を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
図２（ａ）は図１の巻線２の交差部分のＡＡ′層の断面図、図２（ｂ）は図１の巻線２の交差部分のＢＢ′層の断面図である。
図において、図１と同様のものには同一符号を付す。
【００３０】
図２を参照して、本実施の形態１における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、最下層の上の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用い、巻線２が上記の巻線の引出し部分３ａと交差する部分３ｂは、最上層の第４層金属配線４を用いている。
【００３１】
以上の構成により、スパイラルインダクタの巻線の引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いて形成したので、半導体基板に近い最下層の第１層金属配線で形成されている従来のものに比べ、半導体基板から離れた位置にあり、誘電体損が小さくなるとともに、半導体基板の基板抵抗率が低いと、誘電体損が大きくなるのに対して全体とし低損失にすることができる。
プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線で形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損が小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線の引出し部分３ａについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００３２】
実施の形態２．
図３は本発明の実施の形態２を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態２を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態１を示す図１と同様であるので省略する。
図３（ａ）は図１の巻線２の交差部分のＡＡ′層の断面図、図３（ｂ）は図１の巻線２の交差部分のＢＢ′層の断面図である。
図において、図１，２と同様のものには同一符号を付す。
【００３３】
図３および実施の形態１の図１を参照して、本実施の形態２における半導体基板８上に形成されたスパイラルインダクタの巻線２は、実施の形態１と同様に、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、実施の形態１と異なり、最下層の上の第２層金属配線１１を用い、巻線２が上記の巻線の引出し部分３ａと交差する部分３ｂは、第３層金属配線１２および最上層の第４層金属配線４を積層した金属配線を用いている。
【００３４】
以上の構成により、スパイラルインダクタの巻線の引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、
半導体基板に近い最下層の第１層金属配線を用いて形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低いと誘電体損が大きくなるが全体として、誘電体損を低減することができ、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べて、第２層金属配線は導体厚が厚く、導体損も小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線が引出し部分と交差する部分３ｂについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００３５】
実施の形態３．
図４は本発明の実施の形態３を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態３を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態１を示す図１とスパイラルインダクタの巻線構成が異なり巻線２を巻線２ａとする以外は同様であるので省略する。
図４（ａ）は図１の巻線２を巻線２ａと見てその交差部分のＡＡ′層の断面図、図４（ｂ）は図１の巻線２を巻線２ａと見てその交差部分のＢＢ′層の断面図である。
図において、図１と同様のものには同一符号を付す。
【００３６】
図４および実施の形態１の図１を参照して、本実施の形態３における半導体基板８上に形成されたスパイラルインダクタの巻線２ａは、実施の形態１と異なり、第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いている。
巻線２ａの内側から外側に引出す引出し部分３ａは、最下層の上の第２層金属配線１１を用い、巻線２ａが上記の巻線の引出し部分３ａと交差する部分３ｂは、第３層金属配線１２を用いている。
【００３７】
以上の構成により、スパイラルインダクタの巻線２ａの引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、
半導体基板に近い最下層の第１層金属配線を用いて形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低いと誘電体損が大きくなるが全体として、誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べて、第２層金属配線は導体厚が厚く、導体損も小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
【００４８】
実施の形態４．
図５は半導体基板上に形成されたスパイラルインダクタの平面図である。
図６は本発明の実施の形態４を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
図６（ａ）は図５の巻線２の交差部分のＡＡ′層の断面図、図６（ｂ）は図５の巻線２の交差部分のＢＢ′層の断面図である。
【００４９】
図６および図５を参照して、本実施の形態４における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、最高層の第４層金属配線４を用いている。
【００５０】
以上の構成により、スパイラルインダクタの巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いて形成したので、半導体基板に近い最下層の第１層金属配線で形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線で形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損が小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線２ａが引出し部分と交差する部分３ｂについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００５１】
実施の形態５．
図７は本発明の実施の形態５を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態５を示す半導体基板上に形成したスパイラルインダクタの平面図は図５と同様であるので省略する。
図７（ａ）は図５の巻線２の交差部分のＡＡ′層の断面図、図７（ｂ）は図５の巻線２の交差部分のＢＢ′層の断面図である。
図において、図５と同様のものには同一符号を付す。
【００５２】
図７および図５を参照して、本実施の形態５における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
【００５３】
以上の構成により、スパイラルインダクタの巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いて形成したので、最下層の第１層金属配線に比べて半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損も小さくすることができ、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線の引出し部分３ａについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００５４】
実施の形態６．
図８は本発明の実施の形態６を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態６を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態６を示す図５とスパイラルインダクタの巻線構成が異なり巻線２を巻線２ａとする以外は同様であるので省略する。
図８（ａ）は図５の巻線２を巻線２ａとみてその交差部分のＡＡ′層の断面図、図７（ｂ）は図５の巻線２を巻線２ａとみてその交差部分のＢＢ′層の断面図である。
図において、図５と同様のものには同一符号を付す。
【００５５】
図８および図５を参照して、本実施の形態６における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、第３層金属配線１２を用いている。
【００５６】
以上の構成により、スパイラルインダクタの巻線２ａが引出し部分３ａと交差する部分３ｂを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、最下層の第１層金属配線に比べて半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べ、最下層の上層の第２層金属配線１１は導体厚が厚く、導体損を小さくすることができ、半導体基板上に低損失のスパイラルインダクタを形成することができる。
【００６５】
【発明の効果】
以上のように、請求項１に係る発明の高周波回路によれば、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記巻線引出し部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分と交差する部分は、第４層の金属配線を用いて構成することにより、半導体基板上に絶縁体を介して積層する最下層の第１層金属配線は製造プロセスの制約からその導体厚が薄く、導体厚を厚く出来る第２層金属配線以上の線路に比べて導体損失が大きいと云う課題、並びに第１層金属配線は第２層金属配線以上の線路に比べて半導体基板に近い位置にあり、線路の誘電体損が大きく、さらに、上記半導体基板の基板抵抗率が低いと線路の誘電体損が大きくなると云う課題に全体的に対処でき、スパイラルインダクタの伝送損失を低減する高周波回路を得ることが出来る。
【００６７】
また、請求項２に係る発明の高周波装置によれば、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記引出し部分と交差する部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分は、第４層の金属配線を用いて構成することにより、半導体基板上に絶縁体を介して積層する最下層の第１層金属配線は製造プロセスの制約からその導体厚が薄く、導体厚を厚く出来る第２層金属配線以上の線路に比べて導体損失が大きいと云う課題、並びに第１層金属配線は第２層金属配線以上の線路に比べて半導体基板に近い位置にあり、線路の誘電体損が大きく、さらに、上記半導体基板の基板抵抗率が低いと線路の誘電体損が大きくなると云う課題に全体的に対処でき、スパイラルインダクタの伝送損失を低減する高周波回路を得ることが出来る。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すスパイラルインダクタの平面図である。
【図２】この発明の実施の形態１を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図３】この発明の実施の形態２を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図４】この発明の実施の形態３を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図５】この発明の実施の形態４を示すスパイラルインダクタの平面図である。 
【図６】この発明の実施の形態４を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図７】この発明の実施の形態５を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図８】この発明の実施の形態６を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図９】従来のスパイラルインダクタを示す平面図である。
【図１０】図９のスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【符号の説明】
１  半導体基板上に絶縁体を積層した基板
２  スパイラルインダクタの巻線
４  第４層金属配線
３ａ  巻線の引出し部分
３ｂ  巻線が引出し部分と交差する部分
５ａ，５ｂ  巻線の引出し部分の層間配線接続部
５ｃ，５ｄ  巻線が引出し部分と交差する部分の層間配線接続部
６，７  外部端子
８  半導体基板
９  絶縁体膜
１０ａ，１０ｂ，１０ｃ  第１層金属配線
１１  第２層金属配線
１２  第３層金属配線
１３  地導体
【図１】
0003599975.tif 000002
【図２】
0003599975.tif 000003
【図３】
0003599975.tif 000004
【図４】
0003599975.tif 000005
【図５】
0003599975.tif 000006
【図６】
0003599975.tif 000007
【図７】
0003599975.tif 000008
【図８】
0003599975.tif 000009
【図９】
0003599975.tif 000010
【図１０】
0003599975.tif 000011