(57)【特許請求の範囲】
【請求項１】
（ａ）シリコン基板とその上に形成したＰＡＤ酸化膜とストッパ窒化膜とを所定の形状にエッチングし、基板全面に埋め込み酸化膜を形成した後、前記ストッパ窒化膜が露出するまで平坦化することによって、フラッシュメモリセル領域とロジックトランジスタ領域とを分離形成する工程と、
（ｂ）前記埋め込み酸化膜が前記シリコン基板表面から突出するように、前記シリコン基板面が露出するまで前記ＰＡＤ酸化膜及びストッパ窒化膜をエッチングする工程と、
（ｃ）前記（ｂ）の工程のエッチングにより薄くなった前記埋め込み酸化膜の内壁にサイドウォール酸化膜を形成する工程と、
（ｄ）前記フラッシュメモリセル領域にレジストを被覆し、露出した前記ロジックトランジスタ領域の前記埋め込み酸化膜及び前記サイドウォール酸化膜をエッチングすることによって前記ロジックトランジスタ領域を平坦化する工程と、
（ｅ）前記フラッシュメモリセル領域の前記サイドウォール酸化膜に挟まれた領域にゲート酸化膜を形成する工程と、を少なくとも有する、ことを特徴とする不揮発性メモリの製造方法。
【請求項２】
（ａ）シリコン基板とその上に形成したＰＡＤ酸化膜とストッパ窒化膜とを所定の形状にエッチングし、基板全面に埋め込み酸化膜を形成した後、前記ストッパ窒化膜が露出するまで平坦化することによって、フラッシュメモリセル領域とロジックトランジスタ領域とを分離形成する工程と、
（ｂ）前記埋め込み酸化膜が前記シリコン基板表面から突出するように、前記シリコン基板面が露出するまで前記ＰＡＤ酸化膜及びストッパ窒化膜をエッチングする工程と、
（ｃ）前記フラッシュメモリセル領域にレジストを被覆し、露出した前記ロジックトランジスタ領域の前記埋め込み酸化膜をエッチングすることによって前記ロジックトランジスタ領域を平坦化する工程と、
（ｄ）前記シリコン基板全面に酸化膜を堆積しエッチバックすることによって、前記フラッシュメモリセル領域の前記埋め込み酸化膜の内壁にサイドウォール酸化膜を形成すると共に、前記ロジックトランジスタ領域の前記埋め込み酸化膜に生じた窪みを埋める工程と、
（ｅ）前記フラッシュメモリセル領域の前記サイドウォール酸化膜に挟まれた領域にゲート酸化膜を形成する工程と、を少なくとも有する、ことを特徴とする不揮発性メモリの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリの製造方法に関し、特に、ロジックトランジスタとフラッシュセルを１チップ内に集積するＳＴＩ分離構造の素子に用いて好適な不揮発性メモリの製造方法に関する。
【０００２】
【従来の技術】
従来の不揮発性メモリの製造方法について、図６を参照して説明する。図６は従来の不揮発性メモリの製造方法を模式的に示す工程断面図である。まず、図６（ａ）に示すように、シリコン基板１上にＰＡＤ酸化膜３、ストッパ−窒化膜４を堆積した後、その上にレジストパターンを形成し、ストッパ−窒化膜４、ＰＡＤ酸化膜３、シリコン基板１を順次エッチングした後、ＳＴＩ埋め込み酸化膜２によってエッチングした部分を埋め込む。
【０００３】
次に、図６（ｂ）に示すように、シリコン基板１の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、突出したＳＴＩ埋め込み酸化膜２及びストッパー酸化膜４の一部をエッチングして基板表面を平坦化する。
【０００４】
次に、図６（ｃ）に示すように、ストッパー窒化膜４とＰＡＤ酸化膜３とをエッチングする。この際、シリコン基板１面とＳＴＩ埋め込み酸化膜２面の高さが同じになるように、ＰＡＤ酸化膜３のエッチング時間をコントロールする。これは、微細なゲートをパターニングする際、段差をまたがるようにゲートが形成されると、均一な形状にパターン形成をすることができないからである。
【０００５】
そして、図６（ｄ）に示すように、公知の方法により、フラッシュＥＥＰＲＯＭ及びロジックトランジスタを１チップ内に作成する。
【０００６】
【発明が解決しようとする課題】
上述した従来の不揮発性メモリの製造方法では、フラッシュセルのトンネル酸化膜１４の膜厚が、ストッパ酸化膜４及びＰＡＤ酸化膜３のエッチングによって生じたディボットの影響で不均一になり、フラッシュメモリの信頼性が損なわれてしまうという問題がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、不揮発性メモリのフローティングゲート下に形成されるトンネル酸化膜の膜厚を均一にし、信頼性を向上させることができる不揮発性メモリの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
【０００９】
本発明は、第１の視点において、（ａ）シリコン基板とその上に形成したＰＡＤ酸化膜とストッパ窒化膜とを所定の形状にエッチングし、基板全面に埋め込み酸化膜を形成した後、前記ストッパ窒化膜が露出するまで平坦化することによって、フラッシュメモリセル領域とロジックトランジスタ領域とを分離形成する工程と、（ｂ）前記埋め込み酸化膜が前記シリコン基板表面から突出するように、前記シリコン基板面が露出するまで前記ＰＡＤ酸化膜及びストッパ窒化膜をエッチングする工程と、（ｃ）前記（ｂ）の工程のエッチングにより薄くなった前記埋め込み酸化膜の内壁にサイドウォール酸化膜を形成する工程と、（ｄ）前記フラッシュメモリセル領域にレジストを被覆し、露出した前記ロジックトランジスタ領域の前記埋め込み酸化膜及び前記サイドウォール酸化膜をエッチングすることによって前記ロジックトランジスタ領域を平坦化する工程と、（ｅ）前記フラッシュメモリセル領域の前記サイドウォール酸化膜に挟まれた領域にゲート酸化膜を形成する工程と、を少なくとも有するものである。
【００１０】
また、本発明は、第２の視点において、（ａ）シリコン基板とその上に形成したＰＡＤ酸化膜とストッパ窒化膜とを所定の形状にエッチングし、基板全面に埋め込み酸化膜を形成した後、前記ストッパ窒化膜が露出するまで平坦化することによって、フラッシュメモリセル領域とロジックトランジスタ領域とを分離形成する工程と、（ｂ）前記埋め込み酸化膜が前記シリコン基板表面から突出するように、前記シリコン基板面が露出するまで前記ＰＡＤ酸化膜及びストッパ窒化膜をエッチングする工程と、（ｃ）前記フラッシュメモリセル領域にレジストを被覆し、露出した前記ロジックトランジスタ領域の前記埋め込み酸化膜をエッチングすることによって前記ロジックトランジスタ領域を平坦化する工程と、（ｄ）前記シリコン基板全面に酸化膜を堆積しエッチバックすることによって、前記フラッシュメモリセル領域の前記埋め込み酸化膜の内壁にサイドウォール酸化膜を形成すると共に、前記ロジックトランジスタ領域の前記埋め込み酸化膜に生じた窪みを埋める工程と、（ｅ）前記フラッシュメモリセル領域の前記サイドウォール酸化膜に挟まれた領域にゲート酸化膜を形成する工程と、を少なくとも有するものである。
【００１１】
このように、本発明は、フラッシュＥＥＰＲＯＭとロジックトランジスタを１チップに集積する際、フラッシュＥＥＰＲＯＭの信頼性とロジックトランジスタの性能を両立させるための製造方法と構造に関するものであり、これを実現するために、フラッシュＥＥＰＲＯＭを形成する領域にはＳＴＩ素子分離を形成する時にサイドウォールを作成し、素子分離領域にできるディボットに、フラッシュＥＥＰＲＯＭのトンネル酸化膜が重ならないようにするものである。
【００１２】
【発明の実施の形態】
本発明に係る不揮発性メモリは、その好ましい一実施の形態において、埋め込み酸化膜（図３の２）によって、ロジックトランジスタ領域とフラッシュセル領域とが分離形成され、フラッシュセル領域は、埋め込み酸化膜がシリコン基板表面から突出するように配設され、その突出部内壁にはサイドウォール酸化膜（図３の５）が形成され、サイドウォール酸化膜に囲まれたシリコン基板表面にトンネル酸化膜（図３の１４）を設けることにより、トンネル酸化膜の膜厚を均一にすることができ、不揮発性メモリの信頼性の向上が図られる。
【００１３】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。
【００１４】
［実施例１］
まず、本発明の第１の実施例に係る不揮発性メモリ及ぶその製造方法について、図１乃至図３を参照して説明する。図１は、ロジックトランジスタとフラッシュセルを１チップに集積した不揮発性メモリの構成を説明するための平面図である。また、図２及び図３は、本発明の第１の実施例に係る不揮発性メモリの製造工程を模式的に示す工程断面図であり、作図の都合上、分図したものである。なお、図２及び図３は、図１のＡ−Ｂ線における断面を示している。
【００１５】
本実施例の不揮発性メモリの製造方法について、図２及び図３を用いて説明する。まず、図２（ａ）に示すように、シリコン基板１上にＰＡＤ酸化膜３、ストッパ−窒化膜４を堆積し、その上にレジストパターンを形成して、ストッパ−窒化膜４、ＰＡＤ酸化膜３及びシリコン基板１を順次エッチングする。その後、ＳＴＩ埋め込み酸化膜２によってエッチングした部分を埋め込むことにより、ＳＴＩ分離領域を形成する。
【００１６】
次に、図２（ｂ）に示すように、ストッパー窒化膜４が露出するまで、表面に突出したＳＴＩ埋め込み酸化膜２をＣＭＰ法によりエッチングし、基板表面を平坦化する。
【００１７】
その後、図２（ｃ）に示すように、ストッパー窒化膜４とＰＡＤ酸化膜３とをウェット系の薬液によりエッチングする。この際、ＳＴＩ埋め込み酸化膜２がシリコン基板１表面より突出した形状になるようにＰＡＤ酸化膜３のエッチング時間を調節する。
【００１８】
次に、図２（ｄ）に示すように、ウェハ全面に、例えば、ＣＶＤ法等により酸化膜を堆積し、エッチバック法によって、基板から突出したＳＴＩ埋め込み酸化膜２の側壁にサイドウォール５を形成する。
【００１９】
次に、図３（ｅ）に示すように、レジスト６により、フラッシュＥＥＰＲＯＭを形成する領域を覆う。そして、ロジックトランジスタを形成する領域の基板面とＳＴＩ埋め込み酸化膜２面の高さが同じになるように、サイドウォール酸化膜５およびＳＴＩ埋め込み酸化膜２をエッチングする。これは、高性能ロジックトランジスタに必須である微細なゲートをパターニングする際、シリコン基板１とＳＴＩ埋め込み酸化膜２の高さが異なると、リソグラフィー工程で焦点を合わせることができず、均一な形状にパタン形成することができなくなるからである。
【００２０】
そして、図３（ｇ）に示すように、通常の方法により、フラッシュＥＥＰＲＯＭ及びロジックトランジスタを１チップ内に作成する。
【００２１】
このように、本実施例の不揮発性メモリの製造方法によれば、ストッパ酸化膜４及びＰＡＤ酸化膜３除去後、ＳＴＩ埋め込み酸化膜２側壁にサイドウォール酸化膜５を形成することによって、フラッシュＥＥＰＲＯＭのトンネル酸化膜１４が素子分離領域のディボットに重ならない構造にすることができるため、トンネル酸化膜１４の膜厚を均一にすることができ、不揮発性メモリの信頼性を向上させることができる。
【００２２】
［実施例２］
次に、本発明の第２の実施例に係る不揮発性メモリの製造方法について、図４及び図５を参照して説明する。図４及び図５は、第２の実施例に係る不揮発性メモリの製造工程を模式的に示す工程断面図であり、作図の都合上分図したものである。
【００２３】
まず、前記した第１の実施例と同様に、シリコン基板１上にＰＡＤ酸化膜３、ストッパ−窒化膜４を堆積し、その上にレジストパターンを形成し、ストッパ−窒化膜４、ＰＡＤ酸化膜３、シリコン基板１をエッチングした後、ＳＴＩ埋め込み酸化膜２によって埋め込むことにより、ＳＴＩ分離領域を形成する（図４（ａ）参照）。
【００２４】
次に、図４（ｂ）に示すように、ストッパー窒化膜４が露出するまで、シリコン基板１表面のＳＴＩ埋め込み酸化膜２をＣＭＰ法によりエッチングし、基板表面を平坦化する。
【００２５】
その後、図４（ｃ）に示すように、ストッパー窒化膜４とＰＡＤ酸化膜３とをウェット系の薬液によりエッチングする。この際、ＳＴＩ埋め込み酸化膜２がシリコン基板１表面より突出した形状になるように、ＰＡＤ酸化膜３のエッチング時間を調節する。
【００２６】
ここで、前記した第１の実施例では、基板全面に酸化膜を堆積してサイドウォール５を形成したが、本実施例では図５（ｆ）の工程で酸化膜を堆積し、サイドウォール５を形成すると共に、基板の平坦化を同時に図ることを特徴としている。
【００２７】
次に、図４（ｄ）に示すように、レジスト６により、フラッシュＥＥＰＲＯＭを形成する領域を覆う。そして、図５（ｅ）に示すように、ロジックトランジスタを形成する領域のシリコン基板１面とＳＴＩ埋め込み酸化膜２面の高さが同じになるように、ＳＴＩ埋め込み酸化膜２をエッチングする。これは、前記した第１の実施例と同様に、高性能ロジックトランジスタに必須である微細なゲートをパターニングする際、シリコン基板１とＳＴＩ埋め込み酸化膜２の高さが異なると、リソグラフィー工程で焦点を合わせることができず、均一な形状にパタン形成をすることができなくなるからである。
【００２８】
次に、本実施例では、図５（ｆ）に示すように、フラッシュセル領域のＳＴＩ埋め込み酸化膜２の側壁にサイドウォール５を形成するために、ウェハ全面にＣＶＤ法等により酸化膜１４を堆積する。
【００２９】
その後、図５（ｇ）に示すように、エッチバック法によって、フラッシュセル領域にはシリコン基板１から突出したＳＴＩ埋め込み酸化膜２の側壁にサイドウォール５を形成し、同時にロジックトランジスタ領域は、ＳＴＩ埋め込み酸化膜２に生じた窪みを緩和する。
【００３０】
そして、図５（ｈ）に示すように、通常の方法により、フラッシュＥＥＰＲＯＭ及びロジックトランジスタを１チップ内に作成する。
【００３１】
このように、本実施例の不揮発性メモリの製造方法によれば、前記した第１の実施例と同様に、ＳＴＩ埋め込み酸化膜２側壁にサイドウォール酸化膜５を形成することによって、フラッシュＥＥＰＲＯＭのトンネル酸化膜１４が素子分離領域のディボットに重ならない構造にすることができるため、トンネル酸化膜１４の膜厚を均一にすることができ、不揮発性メモリの信頼性を向上させることができる。更に、本実施例では、ロジックトランジスタのディボットもエッチバックにより平坦化されるため、ロジックトランジスタのゲート形状も改善することができるという効果を得ることができる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、ロジックトランジスタの性能を損なうことなく、フラッシュＥＥＰＲＯＭの信頼性を向上させることができるという効果を奏する。
【００３３】
その理由は、フラッシュセル領域のＳＴＩ埋め込み酸化膜の側壁にサイドウォールを形成することにより、フラッシュＥＥＰＲＯＭのトンネル酸化膜が素子分離領域のディボットに重ならないため、トンネル酸化膜の膜厚を均一にすることができ、また、欠陥の減少により膜質を向上させることができるからである。
【図面の簡単な説明】
【図１】ロジックトランジスタを含む不揮発性メモリの構成を示す平面図である。
【図２】本発明の第１の実施例に係る不揮発性メモリの製造工程を模式的示す工程断面図であり、図１のＡ−Ｂ線における断面図である。
【図３】本発明の第１の実施例に係る不揮発性メモリの製造工程を模式的示す工程断面図であり、図１のＡ−Ｂ線における断面図である。
【図４】本発明の第２の実施例に係る不揮発性メモリの製造工程を模式的示す工程断面図であり、図１のＡ−Ｂ線における断面図である。
【図５】本発明の第２の実施例に係る不揮発性メモリの製造工程を模式的示す工程断面図であり、図１のＡ−Ｂ線における断面図である。
【図６】従来の不揮発性メモリの製造工程を模式的示す工程断面図であり、図１のＡ−Ｂ線における断面図である。
【符号の説明】
１  シリコン基板
２  ＳＴＩ埋め込み酸化膜
３  ＰＡＤ酸化膜
４  ストッパー窒化膜
５  サイドウォール
６  レジスト
７  ゲート絶縁膜
８  ロジックゲート
９  フローティングゲート
１０  絶縁膜
１１  コントロールゲート
１２  ドレインコンタクト
１３  ソースコンタクト
１４  トンネル酸化膜
１５  トンネル酸化膜が不均一になる部分
１６  酸化膜
【図１】
0003578688.tif 000002
【図２】
0003578688.tif 000003
【図３】
0003578688.tif 000004
【図４】
0003578688.tif 000005
【図５】
0003578688.tif 000006
【図６】
0003578688.tif 000007