(57)【特許請求の範囲】
【請求項１】
時間軸上で間欠的に到来するデータパケットをテープ上に記録するディジタルデータ記録装置において、
基準クロックに基づき時刻情報を発生し、到来した上記データパケットのシンクによって上記時刻情報をラッチすることによって、上記データパケットの到着時刻を発生する時刻発生手段と、
上記データパケットに上記到着時刻を付加する手段と
を備えるようにしたディジタルデータ記録装置。
【請求項２】
上記データパケットは、レート変換されて上記テープに記録され、上記到着時間の付加は、上記レート変換される前に行うようにした請求項１記載のディジタルデータ記録装置。
【請求項３】
上記時刻情報が付加されたデータパケットは、ｍシンクブロックにｎパケット（ｍ及びｎは整数）分配置されるようにした請求項１又は２記載のディジタルデータ記録装置。
【請求項４】
上記基準クロックに同期させてドラムを回転させるようにした請求項１、２、又は３記載のディジタルデータ記録装置。
【請求項５】
基準クロックに基づき時刻情報を発生し、時間軸上で間欠的に到来したデータパケットのシンクによって上記時刻情報をラッチすることによって、上記データパケットの到着時刻を発生し、上記到着時刻を付加してテープ上に記録されたデータパケットを再生するディジタルデータ再生装置において、
上記データパケットに付加された到着時刻に基づいて、記録時の時間軸状態を再現するようにしたことを特徴とするディジタルデータ再生装置。
【請求項６】
時間軸上で間欠的に到来するデータパケットをテープ上に記録する記録系と、上記テープ上に記録されたデータパケットを再生する再生系とからなるディジタルデータ記録再生装置において、
上記記録系は、基準クロックに基づき時刻情報を発生し、到来した上記データパケットのシンクによって上記時刻情報をラッチすることによって、上記データパケットの到着時刻を発生する時刻発生手段と、上記データパケットに上記到着時刻を付加する手段とを備え、
上記再生系は、上記データパケットに付加された到着時刻に基づいて、記録時の時間軸状態を再現する
ようにしたディジタルデータ記録再生装置。
【請求項７】
時間軸上で間欠的に到来するデータパケットをテープ上に記録するディジタルデータ記録方法において、
基準クロックに基づき時刻情報を発生し、到来した上記データパケットのシンクによって上記時刻情報をラッチすることによって、上記データパケットの到着時刻を発生し、
上記データパケットに上記到着時刻を付加する
ようにしたディジタルデータ記録方法。
【請求項８】
上記データパケットは、レート変換されて上記テープに記録され、上記到着時間の付加は、上記レート変換される前に行うようにした請求項７記載のディジタルデータ記録方法。
【請求項９】
上記時刻情報が付加されたデータパケットは、ｍシンクブロックにｎパケット（ｍ及びｎは整数）分配置されるようにした請求項７又は８記載のディジタルデータ記録方法。
【請求項１０】
上記基準クロックに同期させてドラムを回転させるようにした請求項７、８、又は９記載のディジタルデータ記録方法。
【請求項１１】
基準クロックに基づき時刻情報を発生し、時間軸上で間欠的に到来したデータパケットのシンクによって上記時刻情報をラッチすることによって、上記データパケットの到着時刻を発生し、上記到着時刻を付加してテープ上に記録されたデータパケットを再生するディジタルデータ再生方法において、
上記データパケットに付加された到着時刻に基づいて、記録時の時間軸状態を再現するようにしたことを特徴とするディジタルデータ再生方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、ＭＰＥＧ２のトランスポートパケットを磁気テープに記録／再生するディジタルデータ記録／再生装置及び方法に関する。
【０００２】
【従来の技術】
ディジタルビデオ信号をＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ  ）と可変長符号化により圧縮し、回転ヘッドにより磁気テープに記録するディジタルＶＴＲの開発が進められている。このようなディジタルＶＴＲでは、ＮＴＳＣ方式等の現行のテレビジョン方式のビデオ信号を記録するモード（以下、ＳＤモードとする）と、ＨＤＴＶ信号を記録するモード（以下ＨＤモードとする）とが設定できる。ＳＤモードでは、ビデオ信号が２５Ｍｂｐｓのレートで記録される。ＨＤモードでは、ビデオ信号が５０Ｍｂｐｓのレートで記録される。このようなディジタルＶＴＲを使って、ＭＰＥＧ２のトランスポートパケットを記録することが検討されている。
【０００３】
つまり、ＭＰＥＧ２では、複数のプログラムの伝送を可能とするマルチプログラム対応機能が設けられている。これは、個別の符号化ストリームをトランスポートパケットと呼ばれる比較的短い単位で時分割多重化するものである。
【０００４】
トランスポートパケットは、１８８バイトの固定長とされる。トランスポートパケットのヘッダ部分には、パケットデータの内容識別情報があり、それによって目的とするプログラム再生に必要なパケットが選択され、復号される。
【０００５】
図２２は、トランスポートパケットの構成を示すものである。図２２Ａに示すように、トランスポートパケットの先頭にはヘッダが設けられ、これにペイロード（情報）が続けられる。図２２Ｂに示すように、ヘッダには、８バイトのシンクと、パケット中のエラーの有無を示すトランスポートエラーインジケータと、ペイロードユニットの開始を示すペイロードユニットスタートインジケータと、パケットの重要度を示すトランスポートプライオリティと、パケットの個別のスリームの属性を示すパケット識別（ＰＩＤ）と、ペイロードのスクランブルの有無、種別を示すトランスポートスクランブルコントロールと、アダプテーションフィールドの有無を示すアダプテーションフィールドコントロールと、パケットが途中で一部棄却されたかどうかを検出するための巡回カウンタと、個別ストリームに関する付加情報やスタッフィングバイトを入れることができるアダプテーションフィールドとからなる。
【０００６】
アダプテーションフィールドは、図２２Ｃに示すように、アダプテーションフィールドの長さを示すアダプテーションフィールドレングスと、システムクロックがリセットされ新たな内容になることを示す不連続インジケータと、ランダムアクセスのエントリポイントを示すランダムアクセスインジケータと、重要部分がこのペイロードにあることを示すプライオリティストリームエレメンタリインジケータと、オプショナルフィールドを含んでいる。
【０００７】
オプショナルフィールドは、図２２Ｄに示すように、ＰＣＲと、ＯＰＣＲと、スプライスカウントダウンと、トランスポートプライベートデータレングス及びトランスポートプライベートデータと、アダプテーショナルフィールドエクステンションレングスと、オプショナルフィールドとを含む。ＰＣＲは、ＭＰＥＧシステム復号において、時刻基準となる値をセット、校正するためのタイムスタンプである。このＰＣＲからＰＬＬによりシステムクロック（２７ＭＨｚ）が再現され、以降のデコード処理のタイミングの基準とするために、これらのパケットの時間軸情報が保持される。
【０００８】
このようなＭＰＥＧ２のトランスポートパケットをディジタルＶＴＲに記録する場合、図２３に示すように、時分割多重化されて送られているプログラムＡ、Ｂ、Ｃ、の中から、所望のプログラム（例えばプログラムＡ）が選択される。このとき、マルチプログラムのデータレートが例えば３０Ｍｂｐｓで、選択されたプログラムの実質レートが１０Ｍｂｐｓなら、レート変換バッファで、３０Ｍｂｐｓから１０Ｍｂｐｓへのレート変換がなされる。
【０００９】
すなわち、図２４に示すように、選択されたプログラムのトランスポートパケットが入力端子１０１からレート変換バッファ１０２に供給される。レート変換バッファ１０２で、レートが１／３に下げられる。これにより、レートが３０Ｍｂｐｓから１０Ｍｂｐｓに下げられる。このレート変換されたトランスポートパケットが出力端子１０３から出力され、ディジタルＶＴＲで記録される。
【００１０】
ディジタルＶＴＲのＳＤモードの記録レートは２５Ｍｂｐｓなので、このようにレート変換すれば、トランスポートパケットをそのままディジタルＶＴＲで記録することができる。
【００１１】
【発明が解決しようとする課題】
ところが、トランスポートパケットをレート変換すると、入力時刻情報が変化する。すなわち、トランスポートパケットのヘッダにタイムスタンプとして設けられたＰＣＲの値が正しい時刻情報を示さなくなる。このため、ディジタルＶＴＲでトランスポートパケットをレート変換して記録すると、再生時に記録時と同じ時間軸で再生できないという問題が生じる。
【００１４】
したがって、この発明の目的は、トランスポートパケットをレート変換して記録した場合にも、再生時に時間軸が正しく保てるディジタルデータ記録／再生装置及び方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明は、時間軸上で間欠的に到来するデータパケットをテープ上に記録するディジタルデータ記録装置において、基準クロックに基づき時刻情報を発生し、到来したデータパケットのシンクによって時刻情報をラッチすることによって、データパケットの到着時刻を発生する時刻発生手段と、データパケットに到着時刻を付加する手段とを備えるようにしたディジタルデータ記録装置である。
【００１７】
この発明は、基準クロックに基づき時刻情報を発生し、時間軸上で間欠的に到来したデータパケットのシンクによって時刻情報をラッチすることによって、データパケットの到着時刻を発生し、到着時刻を付加してテープ上に記録されたデータパケットを再生するディジタルデータ再生装置において、データパケットに付加された到着時刻に基づいて、記録時の時間軸状態を再現するようにしたことを特徴とするディジタルデータ再生装置である。
【００２０】
【作用】
トランスポートパケットからプログラムを選択し、レート変換して記録する際に、各パケットの時間軸情報を保持するために、基準クロックに基づき、パケットの到着時刻情報を各パケットに付加する。再生時には、この時刻情報を基に、入力時と同じ時間軸状態を再現する。
【００２１】
時刻情報が打たれたパケットは、シンクブロックの数とパケットの数との関係が整数比となるようにしている。
【００２２】
ディジタルＶＴＲの記録再生において、基準クロックにドラムの回転を同期させているので、時刻情報が記録再生で保持される。
【００２４】
【実施例】
以下、この発明の一実施例について図面を参照して説明する。図１は、この発明が適用されたディジタルＶＴＲの記録系の構成を示すものである。図１において、１はＮＴＳＣ方式等の現行のテレビジョン方式のビデオ信号の入力端子である。外部からのテレビジョン信号を記録する場合は、入力端子１にコンポーネントビデオ信号が供給される。入力端子１からのコンポーネントビデオ信号はＡ／Ｄコンバータ２に供給され、Ａ／Ｄコンバータ２でこのコンポーネントビデオ信号がディジタル信号に変換される。
【００２５】
３はＤＣＴ圧縮回路である。ＤＣＴ圧縮回路３は、ＤＣＴ変換と可変長符号化により、入力ビデオ信号を圧縮する。すなわち、Ａ／Ｄコンバータ２からのコンポーネントビデオ信号は、ブロック化され、シャフリングされ、ＤＣＴ変換が行われる。ＤＣＴ変換されたデータは、所定のバッファ単位でバッファされる。この所定のバッファ単位の符号が推定され、総符号量が所定値以下となるような量子化テーブルが決定され、この最適な量子化テーブルで量子化される。そして、可変長符号化され、フレーム化される。
【００２６】
４は、ＭＰＥＧ２のトランスポートパケットを記録する場合と、入力端子１からのビデオ信号を記録する場合とで切り換えられるスイッチ回路である。スイッチ回路４の端子４Ａには、レート変換及びフォーマット変換部９を介して、ＭＰＥＧ２のトランスポートパケットが供給される。
【００２７】
レート変換及びフォーマット変換部９は、ＭＰＥＧ２のトランスポートパケットの中から必要なプログラムを取り出し、このレートを例えば３０ＭＢｐｓから１０Ｍｂｐｓに変換する。更に、後に説明するように、変速再生時に良好な画面が得られるように、トリックプレイエリアのデータを配置する。スイッチ回路４の端子４Ｂには、ＤＣＴ圧縮回路３の出力が供給される。ＭＰＥＧ２のトランスポートパケットを記録する場合には、スイッチ回路４が端子４Ａ側に設定される。入力端子１からのビデオ信号を記録する場合には、スイッチ回路４が端子４Ｂ側に設定される。
【００２８】
スイッチ回路４の出力がフレーム化回路５に供給される。フレーム化回路５は、記録データを所定のフレームに展開すると共に、エラー訂正符号化処理を行う。
【００２９】
フレーム化回路５の出力は、チャンネルコーダ６に供給され、変調される。チャンネルコーダ６の出力は、記録アンプ７を介して、回転ヘッド８に供給される。回転ヘッド８により、磁気テープに圧縮されたビデオ信号又はＭＰＥＧ２のトランスポートパケットが記録される。
【００３０】
このような記録系において、ＭＰＥＧ２のトランスポートパケットを記録する場合には、スイッチ回路４が端子４Ａ側に切り換えられる。このため、レート変換及びフォーマット変換部９を介して入力されたＭＰＥＧ２のトランスポートパケットは、フレーム化回路５でフレーム化され、チャンネルコーダ６で変調され、回転ヘッド８により磁気テープに記録される。
【００３１】
入力端子１からのビデオ信号を記録する場合には、スイッチ回路４が端子４Ｂ側に切り換えられる。このため、入力端子１からのビデオ信号は、ＤＣＴ回路３により圧縮され、フレーム化回路５でフレーム化され、チャンネルコーダ６により変調され，回転ヘッド８により磁気テープに記録される。
【００３２】
このように、ＭＰＥＧ２のトランスポートパケットを記録する場合には、レート変換及びフォーマット変換部９で、例えばマルチプログラムの中の１つのプログラムが選択され、選択されたプログラムのデータレートが例えば３０Ｍｂｐｓから１０Ｍｂｐｓに変換される。ここで、時間軸情報が変化するため、このままでは再生時に記録時と同じ状態に戻すことができない。
【００３３】
そこで、この発明の一実施例では、トランスポートパケットのストリームがレート変換バッファに入力される前に、基準クロックによる時刻情報（パケット到着時刻）が各パケットに付加される。再生時には、入力時と同じクロックで送り出し、この時刻情報のタイミングでパケットを送出すれば、入力時と同じ時間状態を保つことができる。
【００３４】
すなわち、図２Ａに示すように、トランスポートパケットの先頭のヘッダには、８バイトのシンクが付加されている。ＭＰＥＧ２のトランスポートパケットを記録する場合には、このシンクの１バイトが取り除かれ、図２Ｂに示すように、ここに３バイトの時刻情報が付加される。
【００３５】
つまり、図３は、トランスポートパケットをレート変換して記録する前に、３バイトの時刻情報を付加するための構成を示すものである。図３において、入力端子３１にレート変換前のトランスポートパケットか供給される。このトランスポートパケットがシンク検出回路３２に供給される。シンク検出回路３２は、トランスポートパケットの先頭のシンクを検出する。シンクの検出出力は、ラッチ３３に供給される。シンク検出回路３２の出力は、シンク除去回路３７に供給される。シンク除去回路３７は、シンクが検出されると、シンクの１バイトを取り除く。シンク除去回路３７の出力がタイムスタンプ回路３８に供給される。
【００３６】
基準クロック発生回路３４は、例えば２７ＭＨｚの基準クロックを発生する。この基準クロックは、ＰＬＬ３５に供給されると共に、カウンタ３６に供給される。ＰＬＬ３５の出力に基づいて、ドラムが例えば１５０Ｈｚで回転される。
【００３７】
カウンタ３６で基準クロックがカウントされる。このカウンタ３６の出力から時刻情報が得られる。この時刻情報がカウンタ３６からラッチ３３に供給される。タイムスタンプ回路３８の出力が出力端子３９から出力される。
【００３８】
シンク検出回路３２でトランスポートパケットのシンクが検出されると、このときの時刻情報がラッチ３３にラッチされる。そして、シンク検出回路３７で１バイトのシンクが除去され、タイムスタンプ回路３８で３バイトの時刻情報がパケットに付加される。
【００３９】
また、上述のように、基準クロック発生回路３４の出力はＰＬＬ３５に供給され、ＰＬＬ３５の出力によりドラムが回転され、記録再生時においてドラムの回転が基準クロックに同期される。これにより、時刻情報が記録再生で保持される。
【００４０】
トランスポートパケットは１８８バイトであり、１バイトのシンクが除かれ、３バイトの時刻情報が付加されると、１９０バイトになる。この１９０バイトのパケットは、図４に示すように、２パケットが５シンクブロックにパッキングされる。
【００４１】
すなわち、ディジタルＶＴＲでは、１シンクブロックが９０バイトとされており、先頭の５バイトにはシンク及びＩＤが付加される。そして、１バイトのパリティを付加すると、１シンクブロックのペイロードは７７バイトとなる。更に、各シンクブロックには、この１バイトのエキストラヘッダ（図５参照）が付加される。エキストラヘッダには、５シンクブロックでのシリアルナンバ等が記録される。残りの７６バイトがパケット記録用に割り当てられる。したがって、５シンクブロックでは、
５×７６＝３８０バイト
となり、時刻情報が付加された１９０バイトのパケットが２パケット分
２×１９０＝３８０バイト
に丁度パッキングできる。
【００４２】
また、この発明の一実施例では、変速再生時の画質の向上を図るために、変速再生時の再生可能エリアがトリックプレイアリアとされ、このトリックプレイエリアにＩピクチャを含むパケットが記録される。ＭＰＥＧ２では、画面内符号化してＩピクチャと、前方向予測符号化したＰピクチャと、両方向予測符号化したＢピクチャとが送られており、変速再生時には、Ｉピクチャのデータしか利用できない。トリックプレイエリアが設けられていると、変速再生時にはこのトリックプレイエリアから得られるＩピクチャのデータを用いることができ、変速再生時の画質の向上が図れる。
【００４３】
つまり、ディジタルＶＴＲの記録レートは、ＳＤモードで２５Ｍｂｐｓである。これに対して、トランスポートパケットを１０Ｍｂｐｓのレートで記録すると、記録レートに余裕が生じる。このため、変速再生時の再生可能エリアをトリックプレイエリアとし、このトリックプレイエリアにＩピクチャを含むパケットを重複記録することができる。
【００４４】
例えば、図６は、変速再生時のヘッドの軌跡を表したものである。図６に示すように、ヘッドがトレースすると、ＴＰで示す部分が再生可能エリアとなる。この再生可能エリアＴＰが変速再生用のパケットを記録するトリックプレイエリアとして利用される。ヘリカルスキャンとアジマス記録のＶＴＲでは、ＴＰから再生されるデータは、図７に示すように、バースト状になる。この再生可能エリアのトラック状の位置をＡＴＦ等により固定し、この再生可能エリアにＩピクチャを含むパケットを記録すれば、Ｉピクチャのデータは必ず再生される。
【００４５】
この発明の一実施例では、２種類のトリックプレイエリアＴＰ１及びＴＰ２が設けられる。一方のトリックプレイエリアＴＰ１は高速の変速再生用であり、他方のトリックプレイエリアＴＰ２は低速の変速再生用である。各トリックプレイエリアＴＰ１及びＴＰ２は、互いにアジマス角の異なるトラックに設けられる。
【００４６】
すなわち、ディジタルＶＴＲでは、図８に示すように、１トラックがアフレコ等に用いるＩＴＩセクタと、オーディオセクタと、ビデオセクタと、サーチ等に用いるサブコードセクタに分割される。そして、アジマス角の異なるヘッドでトレースされる。ヘッド構成は、１８０度対向の２ヘッド、ダブルマジマスヘッドが利用可能である。そして、ＡＴＦトラッキングを行うために、パイロット信号が重畳される。
【００４７】
図９に示すように、高速の変速再生用のトリックプレイエリアＴＰ１は、例えば、パイロット信号ｆ０のトラックで、１８倍速で再生可能となるエリアに設けられる。そして、トリックプレイエリアＴＰ１には、データが１８回繰り返して記録される。低速用のトリックプレイエリアＴＰ２は、パイロット信号ｆ０以外のトラックで、４倍速で再生可能となるエリアに設けられる。トリックプレイエリアＴＰ２には、同一のデータが２回繰り返してデータが記録される。
【００４８】
このように、各々のトリックプレイエリアＴＰ１及びＴＰ２は、夫々異なるアジマスのトラックに配置される。このように、各々のトリックプレイエリアＴＰ１及びＴＰ２において、片方のアジマスのトラックのみを利用することで、１８０度対向の２ヘッドやダブルアジマスヘッド等、ヘッド構成の制約を受けずに、変速再生が可能になる。
【００４９】
また、ディジタルＶＴＲでは、位相ロックさせるときに、ｆ０のパイロット信号のトラックでトラッキング情報を得るため、ｆ０以外のパイロット信号のトラックでは、ヘッドの取り付け誤差などの影響を受けやすい。そこで、低速の変速再生用のトリックプレイエリアＴＰ２がｆ０以外のパイロット信号のトラックに配置され、高速の変速再生用のトリックプレイエリアＴＰ１がｆ０のパイロット信号のトラックに配置される。１８倍速での５シンクブロックと４倍速での２５シンクブロックとでは、４倍速の方がトラッキングずれに対する余裕が大きいからである。
【００５０】
高速用の変速再生用のトリックプレイエリアＴＰ１には、同一のデータが１８回繰り返して記録され、低速用の変速再生用のトリックプレイエリアＴＰ２には、同一のデータが２回繰り返して記録される。したがって、実現できるテープ速度は、図１０に示すようになる。
【００５１】
つまり、変速再生時のテープ速度を、１．５倍速、２．５倍速、３．５倍速のように、（Ｎ＋０．５）倍速に設定すると、図１１及び図１２に示すように、２スキャンで同一アジマスのトラックの全ての部分が再生可能である。すなわち、図１１では、最大変速再生速度を７倍速とし、３．５倍速で変速再生を行った場合を示すものである。この場合、図１２Ａに示すように、第１番目のスキャンでアジマスＡのトラックの両端の部分が再生され、第２番目のスキャンでアジマスＡのトラックの真中の部分が再生され、この２回のスキャンで１トラック分の全ての部分が再生される。アジマスＡの角トラックに同一のトリックプレイデータを繰り返して記録しておけば、この２回のスキャンでアジマスＡのトラックの１トラック上のすべてのデータが再生できる。したがって、同一アジマスのトラックに繰り返してトリックプレイデータを記録しておくと、１．５倍速、２．５倍速、３．５倍速のように、（Ｎ＋０．５）倍速でトリックプレイデータの再生が保証されることになり、これらの速度での変速再生が可能である。
【００５２】
なお、上述の例では、１８トラックに渡って同一のデータを記録したが、３６トラックのトリックプレイエリアに渡って同一のデータを記録するモードをオプションとして設けることも考えらる。３６トラックに渡って記録すると、１７．５倍速まで、スピードロックで変速再生可能になる。どちらのモードで記録したかは、例えば、ビデオＡＵＸデータに記録しておくことができる。
【００５３】
図１３は、各トラックでのシンクブロックの配置を示すものである。１トラックのシンクブロック数は１３５シンクブロックである。図１３Ａに示すように、トラックＴ０には、ノーマルプレイエリアと、トリックプレイエリアＴＰ１が設けられ、トラックＴ１には、ノーマルプレイエリアと、トリックプレイエリアＴＰ２が設けられ、トラックＴ２には、ノーマルプレイエリアと、トリックプレイエリアＴＰ１が設けられ、トラックＴ３には、ノーマルプレイエリアのみで、トリックプレイエリアＴＰ１及びＴＰ２は設けられていない。
【００５４】
トリックプレイエリアＴＰ１又はＴＰ２が設けられる場合、このトリックプレイエリアＴＰ１又はＴＰ２は、２５シンクブロック分とされる。そして、ノーマルプレイエリアが１０１シンクブロック分とされ、更に、９シンクブロック分のエラー訂正コードＥＣＣ３を用意することができる。前述の図４に示したように、２パケット分が５シンクブロックにパッキングされるので、このようにトリックプレイエリアＴＰ１及びＴＰ２のシンクブロック数を５シンクブロックの整数倍とすると、マッチングが良好となる。
【００５５】
トラックＴ０及びＴ２には、図１３Ｂに示すように、１トラックに５つのトリックプレイエリアＴＰ１が生じ、ここには、シンクブロックナンバ４０〜４４、６２〜６６、８４〜８８、１０６〜１１０、１２８〜１３２のデータが記録される。トラックＴ１には、トリックプレイエリアＴＰ２が生じ、ここには、シンクブロックナンバ３８〜３２のデータが記録される。
【００５６】
高速の変速再生用のトリックプレイエリアＴＰ１は、ヘッドがサブコードセクタ及びＩＴＩセクタの両方が読める位置に配置される。これにより、１８倍速での変速再生中にもサブコードをアクセスすることができる。また、１８倍速になると、バーストの長さも短く、ＡＴＦ制御をするのに十分なトラッキングエラー信号が得られない。そこで、ＩＴＩセクタをスキャンするようにして、ここでＡＴＦ制御をすることができる。ＩＴＩセクタでは、他のデータエリアより、Ｓ／Ｎ比の高いパイロット信号を得ることができる。４倍速では、バーストが長いので、データエリアでもＡＴＦ制御が行える。したがって、低速用のトリックプレイエリアＴＰ２は、サブコードだけ読める位置に配置している。
【００５７】
図１４は、上述のように、トリックプレイエリアＴＰ１及びＴＰ２に、変速再生用のデータを記録するための構成の一例を示すものである。図１４において、入力端子５１に、ＭＰＥＧ２のトランスポートパケットが供給される。このトランスポートパケットは、レート変換用のバッファ５２に供給されると共に、ＴＳ／ＰＥＳデコーダ５３に供給される。レート変換用のバッファ５２は、入力されたトランスポートパケットのデータレートが例えば３０Ｍｂｐｓなら、このデータレートを例えば１０Ｍｂｐｓに変換する。マルチプログラムで、複数のプログラムが時分割多重化されて送られている場合、これらのプログラムの中から所望のプログラムが選択され、選択されたプログラムがレート変換用のバッファ５２に供給される。
【００５８】
ＴＳ／ＰＥＳデコーダ５３は、ペイロード部分を抜き出し、この中からビデオストリームだけを取り出す。ＴＳ／ＰＥＳデコーダ５３の出力がスタートコード解析回路５４に供給される。スタートコード解析回路５４で、トランスポートパケットのヘッダの情報から、変速再生時に必要なパケットかどうかが判断される。すなわち、トランスポートパケットのヘッダにあるトランスポートプライオリティ等の情報から、Ｉピクチャを含む重要度の高いパケットかどうかが判断され、Ｉピクチャを含むパケットは、変速再生時に必要なパケットとされる。スタートコード解析回路５４の出力がＴＰ処理回路５５に供給される。ＴＰ処理回路５５の出力がＴＳ／ＰＥＳパケット化回路５６Ａ及び５６Ｂに供給される。ＴＳ／ＰＥＳパケット化回路５６Ａは、高速の変速再生用のトリックプレイエリアＴＰ１に記録すべきパケットを形成するものである。ＴＳ／ＰＥＳパケット化回路５６Ｂは、低速の変速再生用のトリックプレイエリアＴＰ２に記録すべきパケットを形成するものである。ＴＳ／ＰＥＳパケット化回路５６Ａ及び５６Ｂの出力がＴＰ１バッファ５７Ａ及びＴＰ２バッファ５７Ｂに供給される。
【００５９】
レート変換用のバッファ５２、ＴＰ１バッファ５７Ａ及びＴＰ２バッファ５７Ｂの出力は、シンクブロックフォーマッタ５９Ａ、５９Ｂ、５９Ｃを夫々介してマルチプレクサ５８に供給される。マルチプレクサ５８で、レート変換用のバッファ５２、ＴＰ１バッファ５７Ａ及びＴＰ２バッファ５７Ｂの出力が多重化される。レート変換用のバッファ５２の出力は、前述したノーマルプレイエリアに記録され、ＴＰ１バッファ５７Ａの出力はトリックプレイエリアＴＰ１に記録され、ＴＰ２バッファ５７Ｂの出力はトリックプレイエリアＴＰ２に記録されることになる。
【００６０】
図１５は、上述のように、トリックプレイエリアＴＰ１及びＴＰ２に、変速再生用のデータを記録するための構成の他の例を示すものである。図１４に示した例では、高速の変速再生用のトリックプレイエリアＴＰ１と低速の変速再生用のトリックプレイエリアＴＰ２とをＴＳ／ＰＥＳパケット化回路５６Ａ及び５６Ｂ、ＴＰ１バッファ５７Ａ及びＴＰ２バッファ５７Ｂで、夫々、別々に処理しているが、この例では、高速の変速再生用のトリックプレイエリアＴＰ１と低速の変速再生用のトリックプレイエリアＴＰ２とを、１系統の回路、ＴＳ／ＰＥＳパケット化回路５６、ＴＰ１／ＴＰ２バッファ５７で処理している。このような構成とするときは、低速再生用のトリックプレイエリアＴＰ２の処理の方が速くＩピクチャのデータを記録し終わるので、その後、高速の変速再生用のトリックプレイエリアＴＰ１の記録が終了するまで、ダミーデータが記録される。また、この処理が容易になるように、１トラック内のトリックプレイエリアＴＰ１及びＴＰ２のシンクブロック数が同じ（２５シンクブロック）とされている。
【００６１】
ところで、上述の例では、変速再生用のデータを、高域係数削除せずに、トリックプレイエリアに記録している。このように、高域係数を除去せずに、抽出したＩピクチャをそのまま変速再生データとして用いると、データ量が大きいために、再生画の更新率は低下すると共に、データを蓄えるために大容量のメモリが必要になる。つまり、図１６は、係数の数とデータ量との関係を表したものである。図１６において、横軸は係数の数を示し、縦軸はデータ量を示している。図１６より、例えば、係数が６個になるように削除した場合には、５００ｋビットあれば十分であったメモリサイズが、係数削除せずに６４個とした場合には、１Ｍビット必要になる。
【００６２】
再生時は、再生データの中から、変速再生エリアのデータのみを取り出し、デコーダに送出する。しかし、リバース方向の変速再生の場合は、Ｉピクチャのデータが逆方向に再生されるために、このままデコーダに送ったのでは、正常にデコードできない。そこで、１ピクチャ分のデータをバッファメモリに蓄え、ピクチャの先頭のパケットから読み出すことによって、フォワード方向の場合と同じ形で送出する。ここでのバッファメモリも、１ピクチャ（変速再生データ）のサイズが必要になる。
【００６３】
そこで、高域係数を削除して記録することが考えられる。すなわち、図１７に示すように、入力端子６１からのパケットは、バッファ６２に供給されると共に、ＴＳ／ＰＥＳデコーダ６３に供給される。ＴＳ／ＰＥＳデコーダ６３の出力がスタートコード解析回路６４に供給される。スタートコード解析回路６４からは、Ｉピクチャが抽出される。スタートコード解析回路６４の出力が係数削減回路６５に供給される。係数削減回路６５は、Ｉピクチャの高域係数を削除する。こうして作成された変速再生用データは、バッファメモリ６６に蓄えられる。バッファメモリ６６の中のデータは、ＴＳ／ＰＥＳパケット化回路６７に送られ、再びパケット化される。
【００６４】
バッファ６２に蓄えられている通常再生用のデータ及びＴＳ／ＰＥＳパケット化回路６７からの変速再生用のデータは、シンクブロックフォーマッタ６８Ａ及び６８Ｂに夫々送られてヘッダが付けられ、マルチプレクサ６９に送られる。
【００６５】
変速再生データ作成のためにＩピクチャから各ブロックの高域係数を削除する係数削減回路６５では、ＶＬＤ（可変長復号）処理が必要となる。ところが、ＭＰＥＧ２では、スライスレイヤー以下のレイヤーは、バイトアライメントもとれていないため、この可変長復号ブロックはかなり大きくなる。このため、図１６に示すように、高域係数を削減して記録する場合、可変長復号の処理回路６５を設けることにより回路規模の増大が問題となる。
【００６６】
そこで、Ｉピクチャを全て変速再生データとするが、１ピクチャ分全てを記録するのではなく、一部分（例えば、画面の上３分の１）を記録し、次に記録するときには、画面上で連続する次の３分の１を記録するというように、１画面を複数回に分けて記録していくことが考えられる。これにより、必要なメモリサイズを削減することができる。
【００６７】
例として、画面の３分の１ずつ記録する場合を考える。図１８は、この様子を表したものである。図１８において、最初のＧＯＰのＩピクチャからは、画面の上３分の１に相当する部分のデータが取り出され、これがメモリに蓄えられる。そして、この画面の上３分の１のデータから変速再生用のデータが形成され、これがトリックプレイエリアに記録される。次に、画面の中程の３分の１に相当する部分のデータが取り出され、これがメモリに蓄えられ、この画面の上３分の１のデータから変速再生用のデータが形成され、これがトリックプレイエリアに記録される。そして、画面の下の３分の１に相当する部分のデータが取り出され、これがメモリに蓄えられ、この画面の上３分の１のデータから変速再生用のデータが形成され、これがトリックプレイエリアに記録される。以下、同様に、画面の上３分の１、中程３分の１、下３分の１のデータが順にメモリに蓄えられ、トリックプレイエリアに記録される。このようにすると、必要なメモリは、画面の３分の１に相当する容量で良くなる。
【００６８】
なお、画面上のエリアは、スライスヘッダ内のスライス・バーティカル・ポジションをカウントすることでわかる。ここで、最後のスライス番号を記憶しておき、次のスライスから３分の１相当分とってくる。以降、これを繰り返すことで、画面の３分の１ずつ変速再生データとして記録することが可能になる。
【００６９】
また、ここでは、画面を３つのエリアに分割したが、画面をいくつのエリアに分割するかは、バッファメモリの容量等を考慮して、適宜変更できる。また、画面を分割したときに、割り切れない部分については、スタッフィングバイトを入れてマッチングをとっておく。この場合、ヘッダーにダミーデータであることを示すようにしても良いし、ヘッダーは有効データとしておき、ダミーデータとするようにしても良い。
【００７０】
図１９は、このように、画面を３分の１に分割してメモリに蓄えて、変速再生用データをトリックプレイエリアに記録するようにした場合の構成を示すものである。
【００７１】
図１９において、入力端子７１からのパケットは、バッファ７２に供給されると共に、ＴＳ／ＰＥＳデコーダ７３に供給される。ＴＳ／ＰＥＳデコーダ７３の出力がスタートコード解析回路７４に供給される。スタートコード解析回路７４からは、Ｉピクチャが抽出される。スタートコード解析回路７４の出力が画面分割部７５に供給される。
【００７２】
画面分割部７５は、図２０に示すように、スライスヘッダ内のスライス・バーティカル・ポジションをカウントして垂直方向スライス数を計算し（ブロック８１）、所定のスライス番号まで抽出する（ブロック８２）ものである。最後のスライス番号を記憶しておき（ブロック８３）、次のエリアではこの次のスライス番号から抽出を行う。
【００７３】
画面分割部７５で抽出されたエリアのデータは、バッファメモリ７６に蓄えられる。バッファメモリの中のデータは、ＴＳ／ＰＥＳパケット化回路７７に送られ、再びパケット化される。バッファ７２に蓄えられている通常再生用のデータ及びＴＳ／ＰＥＳパケット化回路７７からの変速再生用のデータは、シンクブロックフォーマッタ７８Ａ及び７８Ｂに夫々送られてヘッダが付けられ、マルチプレクサ７９に送られる。
【００７４】
なお、このように画面の３分の１ずつメモリに記憶していく方法と、高域係数を削減していく方法とを組み合わせれば、更にメモリ容量の削減を図ることが可能になることは、勿論である。
【００７５】
図２１は、再生系の構成を示すものである。図２１において、磁気テープの記録信号は、回転ヘッド６０により再生され、再生アンプ６１を介して、チャンネルコーダ６２に供給される。チャンネルコーダ６２は、記録系のチャンネルコーダ６に対応して、再生信号を復調するものである。
【００７６】
チャンネルコーダ６２の出力がＴＢＣ（Ｔｉｍｅ  Ｂａｓｅ  Ｃｏｒｒｅｃｔｏｒ  ）６３に供給される。ＴＢＣ６３は、再生信号の時間軸変動成分を除去するためのものである。ＴＢＣ６３には、再生信号に基づくクロックと、基準信号に基づくクロックが与えられる。
【００７７】
ＴＢＣ６３の出力は、デフレーム化回路６４に供給される。デフレーム化回路６４は、記録系のフレーム化回路５に対応しており、エラー訂正処理等を行う。
【００７８】
６５はスイッチ回路である。スイッチ回路６５は、ＭＰＥＧ２のトランスポートパケットを再生する場合と、コンポーネントビデオ信号を再生する場合とで切り換えられる。デフレーム化回路６４の出力は、スイッチ回路６５に供給される。再生信号がＭＰＥＧ２のトランスポートパケットの場合には、スイッチ回路６５が端子６５Ａ側に切り換えられる。再生信号がコンポーネント信号の場合には、スイッチ回路６５は端子６５Ｂ側に切り換えられる。
【００７９】
６６はＤＣＴ伸長回路である。ＤＣＴ回路６６は、記録系のＤＣＴ圧縮回路３に対応している。すなわち、ＤＣＴ回路６６は、可変長符号を復号し、逆ＤＣＴ変換を行うことにより、圧縮されたビデオ信号を元に戻すものである。ＤＣＴ回路６６には、スイッチ回路６５の端子６５Ｂの出力が供給される。ＤＣＴ伸長回路６６の出力が出力端子６７から取り出される。
【００８０】
６８はパケット処理回路である。パケット処理回路６８には、スイッチ回路６５の出力が供給される。パケット処理回路６８は、レート変換用のバッファを含み、例えば１０Ｍｂｐｓのレートで再生されたトランスポートパケットを元のレートに変換する。これと共に、パケットの先頭に付けられている３バイトの時刻軸情報を検出し、この時刻情報を基に時間軸を設定する。なお、再生時には、記録時と同様の基準クロックにドラムの回転を同期させている。このため、記録時の時間軸状態が完全に再現できる。
【００８１】
また、変速再生時には、再生されたパケットがＩピクチャを含むものであるかどうかを判断し、Ｉピクチャを含むパケットのみを送出する。パケット処理回路６８の出力が出力端子７０から出力される。
【００８２】
７１はコントローラである。コントローラ７１は、通常再生と変速再生とを切り換え制御を行っている。コントローラ７１には、入力部７２からモード設定信号が供給される。このモード設定信号に応じて、サーボ回路７３及びパケット処理回路６９が設定される。トランスポートパケットのデータに基づいて変速再生をする際には、ＡＴＦトラッキング制御を利用して、サーボ回路７３により位相制御及び速度制御がなされる。これにより、トリックプレイエリアＴＰ１及びＴＰ２が再生される。
【００８３】
なお、上述の例では、例えば３０Ｍｂｐｓのマルチプログラムの中から１つのプログラムを選択して記録しているが、マルチプログラムの総レートが２５Ｍｂｐｓであれば、このマルチプログラムを全て直接ディジタルＶＴＲに記録することができる。この時の変速再生処理は、以下のようになる。
【００８４】
プログラムＡを選んで、そこからＩピクチャのデータを抽出して、トリックプレイエリアに記録していく。記録終了したら、プログラムＢを選んで、そこからフレームデータを記録していく。次に、プログラムＣを選んで記録していく。以上のようにして、プログラムＡ−プログラムＢ−プログラムＣ…プログラムＡ−プログラムＢ−プログラムＣというように処理していく。
【００８５】
再生時には、例えばプログラムＡの変速再生画を見る場合には、プログラムＡのデータのみを再生し、他のプログラムのデータを拾っている間は、ダミーデータを送る。
【００８６】
また、この発明は、スクランブルされたビットストリームを変速再生する場合にも利用できる。つまり、エンコード時にトランスポートパケットのヘッダ部に１ビット用意し、Ｉピクチャを含んでいるかどうかを示すようにする。記録時には、このヘッダを見て、Ｉピクチャを含んだパケットをそのまま記録していく。この場合、ヘッダ部以外のデータはスクランブルされているので、高域係数を取り除くようなことはできない。再生時には、そのままトリックプレイエリアのデータを送り返せば、デコーダでデスクランブルされて、変速再生画を見ることができる。
【００８７】
【発明の効果】
この発明によれば、トランスポートパケットからプログラムを選択してレート変換して記録する際に、各パケットの時間軸情報を保持するために、基準クロックに基づくパケットの到着時刻情報が各パケットに付加される。これにより、再生時に、入力時と同じ時間軸状態が再現される。なお、ディジタルＶＴＲの記録再生において、基準クロックにドラムの回転を同期させているので、時刻情報が記録再生で保持される。
【図面の簡単な説明】
【図１】この発明が適用されたディジタルＶＴＲの記録系の構成を示すブロック図である。
【図２】時刻情報の説明に用いる略線図である。
【図３】時刻情報を付加するための回路の一例のブロック図である。
【図４】時刻情報を付加したパケットのデータ配置を示す略線図である。
【図５】エキストラヘッダの説明に用いる略線図である。
【図６】トリックプレイエリアの説明に用いる略線図である。
【図７】トリックプレイエリアの説明に用いる波形図である。
【図８】この発明が適用されたディジタルＶＴＲのトラック構成を示す略線図である。
【図９】トリックプレイエリアの説明に用いる略線図である。
【図１０】変速再生の説明に用いる略線図である。
【図１１】変速再生の説明に用いる略線図である。
【図１２】変速再生の説明に用いる略線図である。
【図１３】変速再生の説明に用いる略線図である。
【図１４】トリックプレイエリアを設定するための回路の一例のブロック図である。
【図１５】トリックプレイエリアを設定するための回路の他の例のブロック図である。
【図１６】係数とビット量との関係を示すグラフである。
【図１７】トリックプレイエリアを設定するための回路の更に他の例のブロック図である。
【図１８】画面分割の説明に用いる略線図である。。
【図１９】トリックプレイエリアを設定するための回路の更に他の例のブロック図である。
【図２０】画面分割の説明に用いるブロック図である。
【図２１】この発明が適用されたディジタルＶＴＲの再生系の構成を示すブロック図である。
【図２２】トランスポートパケットの説明に用いる略線図である。
【図２３】従来のトランスポートパケットの記録の説明に用いる略線図である。
【図２４】従来のトランスポートパケットの記録の説明に用いるブロック図である。
【符号の説明】
３２  シンク検出回路
３４  基準信号発生回路
３８  タイムスタンプ回路
５２  レート変換バッファ
５６Ａ、５６Ｂ  ＴＳ／ＰＥＳパケット化回路
【図１】
0003603364.tif 000002
【図２】
0003603364.tif 000003
【図３】
0003603364.tif 000004
【図４】
0003603364.tif 000005
【図５】
0003603364.tif 000006
【図６】
0003603364.tif 000007
【図７】
0003603364.tif 000008
【図８】
0003603364.tif 000009
【図９】
0003603364.tif 000010
【図１０】
0003603364.tif 000011
【図１２】
0003603364.tif 000012
【図１１】
0003603364.tif 000013
【図１３】
0003603364.tif 000014
【図１４】
0003603364.tif 000015
【図１５】
0003603364.tif 000016
【図１６】
0003603364.tif 000017
【図１７】
0003603364.tif 000018
【図１８】
0003603364.tif 000019
【図１９】
0003603364.tif 000020
【図２０】
0003603364.tif 000021
【図２１】
0003603364.tif 000022
【図２４】
0003603364.tif 000023
【図２２】
0003603364.tif 000024
【図２３】
0003603364.tif 000025