(57)【特許請求の範囲】
【請求項１】
ＬＥＤヘッドの各発光体毎の階調印画データと、複数の発光体からなるブロック毎のばらつき補正データとの加算値を、１：２：４…の２倍ずつ変化する重みを持つＢＣＤコード化して記憶するためのメモリと、
該メモリから前記データをビットスライスして読み出すための読み出し手段と、
各発光体に発光電流を供給するための電流源で、その電流値を走査でき、かつ電流値が前記ＢＣＤコードの各ビットの重みに対応してビット毎に変化する電流源と、
前記読み出し手段でのビットスライスに同期して前記電流源を走査するための走査手段とを設けたことを特徴とするＬＥＤヘッド。
【請求項２】
前記電流源が基準電流発生回路と、基準電流発生回路の出力電流を切り替えるための複数の基準抵抗と、基準電流発生回路の出力電流に従って各発光体に発光電流を供給するためのミラー定電流回路とからなることを特徴とする請求項１記載のＬＥＤヘッド。
【請求項３】
ＬＥＤヘッドの各発光体毎の階調印画データと各発光体毎のばらつき補正データとを記憶するためのメモリと、
該メモリから該階調印画データと該ばらつき補正データとを、直列に１ビットずつビットスライスして読み出すための読み出し手段と、
各発光体に発光電流を供給するための電流源で、その電流値を走査でき、かつ電流値が１：２：４…の２倍ずつ変化する重みを持つＢＣＤコードの各ビットの重みに対応してビット毎に変化する電流源と、
読み出し手段でのビットスライスに同期して前記電流源を複数回走査するための走査手段とを設けたことを特徴とするＬＥＤヘッド。
【請求項４】
前記ブロック毎のばらつき補正データをＢＣＤコード化して記憶するためのブロックばらつき補正メモリと、
ブロックばらつき補正メモリのデータを１ビットずつビットスライスして読み出すためのブロックばらつき補正データ読み出し手段とを設け、
かつ前記走査手段が、階調印画データとばらつき補正データ及び、ブロックばらつき補正データとに対応して、前記電流源を複数回走査するように構成したことを特徴とする請求項３記載のＬＥＤヘッド。
【請求項５】
ＬＥＤヘッドの各発光体毎の階調印画データと、複数の発光体からなるブロック毎のばらつき補正データとの加算値を、１：２：４…の２倍ずつ変化する重みを持つＢＣＤコード化して記憶するためのメモリと、
その幅が前記ＢＣＤコードでの各ビットの重みに対応して変化する複数の出力パルスを発生するためのパルス発生手段と、
該パルス発生手段の各出力パルスに同期して前記メモリから前記データをビットスライスして読み出すための読み出し手段と、
前記各出力パルスのパルス幅に応じた時間の間、ビットスライスされた前記データに従い、各発光体に発光電流を供給するための電源とを設けたことを特徴とするＬＥＤヘッド。
【請求項６】
ＬＥＤヘッドの各発光体毎の階調印画データと各発光体毎のばらつき補正データとを記憶するためのメモリと、
その幅が１：２：４…の２倍ずつ変化する重みを持つＢＣＤコードでの各ビットの重みに対応して変化する複数の出力パルスを、前記階調印画データと前記ばらつき補正データに応じて、前記複数の出力パルスを各複数回発生させるためのパルス発生手段と、
該パルス発生手段の各出力パルスに同期して、前記階調印画データと前記ばらつき補正データとを、前記メモリから直列に１ビットずつビットスライスして読み出すための読み出し手段と、
前記各出力パルスのパルス幅に応じた時間の間、ビットスライスされた前記データに従い、各発光体に発光電流を供給するための電源を設けたことを特徴とするＬＥＤヘッド。
【請求項７】
前記ブロック毎のばらつき補正データをＢＣＤコード化して記憶させたメモリをさらに設け、
前記パルス発生手段が、階調印画データとばらつき補正データ及びブロックばらつき補正データに応じて、前記複数の出力パルスを各複数回発生させるように構成したことを特徴とする請求項６記載のＬＥＤヘッド。
【発明の詳細な説明】
【０００１】
【発明の利用分野】
この発明はＬＥＤヘッドに関し、特に階調印画や発光体やブロック単位のばらつき補正に関する。
【０００２】
【従来技術】
ＬＥＤヘッドの分野でも階調印画が要求されている。階調印画を行う上で最も簡単な構成は、各発光体毎の発光時間を階調印画データに応じて変化させることである。このような構成はサーマルヘッドについて特公平６−３０８９１号公報で提案され、各ドット毎にカウンタを設けて階調印画データをカウンタにプリセットし、エネーブルクロックでカウンタを１ビットずつ減算し、カウンタの値が０になるまで印画するというものである。しかしながらこの手法では各ドット毎にカウンタを設ける必要があり、制御回路のゲート数が増加する。
【０００３】
これ以外の構成として階調印画データに応じて出力電流を変化させるものがあり、特開平３−６１５５５号公報は複数の電流源を用意し、これらの出力電流を重ね合わせて印画することを提案している。しかしながらこの手法では別個独立して同時に駆動可能な複数の電流源が必要で、また出力電流を相互に干渉無しに重ね合わせるためのトランジスタも必要である。これらのために、電源回路が複雑化する。
【０００４】
【発明の課題】
この発明の課題は、ＬＥＤヘッドの階調制御とばらつき補正のための新規な構成を提供し、特に安価な回路を用いて階調制御とばらつき補正を行うことにある。
【０００５】
【発明の構成】
この発明は、ＬＥＤヘッドの各発光体毎の階調印画データと、複数の発光体からなるブロック毎のばらつき補正データとの加算値を、１：２：４…の２倍ずつ変化する重みを持つＢＣＤコード化して記憶するためのメモリと、該メモリから前記データをビットスライスして読み出すための読み出し手段と、各発光体に発光電流を供給するための電流源で、その電流値を走査でき、かつ電流値が前記ＢＣＤコードの各ビットの重みに対応してビット毎に変化する電流源と、前記読み出し手段でのビットスライスに同期して前記電流源を走査するための走査手段、とを設けたことを特徴とするＬＥＤヘッドにある。
【０００６】
またこの発明は、請求項１のＬＥＤヘッドにおいて、前記電流源が基準電流発生回路と、基準電流発生回路の出力電流を切り替えるための複数の基準抵抗と、基準電流発生回路の出力電流に従って各発光体に発光電流を供給するためのミラー定電流回路とからなることを特徴とする。
【０００７】
この発明はまた、ＬＥＤヘッドの各発光体毎の階調印画データと各発光体毎のばらつき補正データとを記憶するためのメモリと、該メモリから該階調印画データと該ばらつき補正データとを、直列に１ビットずつビットスライスして読み出すための読み出し手段と、各発光体に発光電流を供給するための電流源で、その電流値を走査でき、かつ電流値が１：２：４…の２倍ずつ変化する重みを持つＢＣＤコードの各ビットの重みに対応してビット毎に変化する電流源と、読み出し手段でのビットスライスに同期して前記電流源を複数回走査するための走査手段とを設けたことを特徴とするＬＥＤヘッドにある。
【０００８】
この発明はさらに、請求項３のＬＥＤヘッドにおいて、前記ブロック毎のばらつき補正データをＢＣＤコード化して記憶するためのブロックばらつき補正メモリと、ブロックばらつき補正メモリのデータを１ビットずつビットスライスして読み出すためのブロックばらつき補正データ読み出し手段とを設け、かつ前記走査手段が、階調印画データとばらつき補正データ及び、ブロックばらつき補正データとに対応して、前記電流源を複数回走査するように構成したことを特徴とする。
【０００９】
この発明は、ＬＥＤヘッドの各発光体毎の階調印画データと、複数の発光体からなるブロック毎のばらつき補正データとの加算値を、１：２：４…の２倍ずつ変化する重みを持つＢＣＤコード化して記憶するためのメモリと、その幅が前記ＢＣＤコードでの各ビットの重みに対応して変化する複数の出力パルスを発生するためのパルス発生手段と、該パルス発生手段の各出力パルスに同期して前記メモリから前記データをビットスライスして読み出すための読み出し手段と、前記各出力パルスのパルス幅に応じた時間の間、ビットスライスされた前記データに従い、各発光体に発光電流を供給するための電源を設けたことを特徴とするＬＥＤヘッドにある。
【００１０】
この発明は、ＬＥＤヘッドの各発光体毎の階調印画データと各発光体毎のばらつき補正データとを記憶するためのメモリと、その幅が１：２：４…の２倍ずつ変化する重みを持つＢＣＤコードでの各ビットの重みに対応して変化する複数の出力パルスを、前記階調印画データと前記ばらつき補正データに応じて、前記複数の出力パルスを各複数回発生させるためのパルス発生手段と、該パルス発生手段の各出力パルスに同期して、前記該階調印画データと該ばらつき補正データとを、前記メモリから直列に１ビットずつビットスライスして読み出すための読み出し手段と、前記各出力パルスのパルス幅に応じた時間の間、ビットスライスされた前記データに従い、各発光体に発光電流を供給するための電源を設けたことを特徴とするＬＥＤヘッドにある。
【００１１】
この発明は、請求項６のＬＥＤヘッドにおいて、前記ブロック毎のばらつき補正データをＢＣＤコード化して記憶させたメモリをさらに設け、前記パルス発生手段が、階調印画データとばらつき補正データ及びブロックばらつき補正データに応じて、前記複数の出力パルスを各複数回発生させるように構成したことを特徴とする。
【００１２】
【発明の作用】
この発明では、各発光体毎の階調印画データとブロック毎のばらつき補正データの加算値をＢＣＤコード化して記憶し、即ち１：２：４等の２倍ずつ変化する重みをもたせて記憶し、これに応じて電流源あるいはパルス発生手段を走査し、電流源からの電流値を変化させ、あるいはパルス幅を変化させる。電流値やパルス幅の変化は、ＢＣＤコードに対応し、例えば１：２：４等と２倍ずつ変化させることが好ましい。これらのため、ＢＣＤコードのコード長で定まる分解能で、発光電流あるいは発光時間を制御できる。ＢＣＤコード化したデータはビットスライスして１ビットずつ読み出し、これに同期して電流源あるいはパルス発生手段を走査する。
【００１３】
作用を補足すると、請求項１の発明では電流源を走査し、複数の電流源からの発光電流を重ね合わせしない。このため電流源は走査により電流値を変更できれば良く、実質的に１系統の電流源でよく、また複数の電流源からの出力電流を重ね合わせるためのトランジスタも不要である。請求項１の発明では、ＢＣＤコードの重みに応じて電流値を変え、ある電流値での各発光体の発光出力は電流値とそれに対応したＢＣＤコードでのデータ（０または１）の積となる。電流値は複数に変えて走査し、合計の発光エネルギーは前記の積の和となる。この発明では、メモリからのデータをビットスライスして読み出し、これと同期するように電流値を変化させて走査することで、発光エネルギーを変更する。特に請求項２のように基準電流発生回路とミラー定電流回路を用い、基準抵抗を走査して基準電流を走査すると、文字通りに１系統の電流源で良い。
【００１４】
請求項５の発明では、ＢＣＤコードに応じてパルス幅を変えながら走査し、各発光体の出力はそのパルス幅とそれに対応したＢＣＤコードでのデータの積となる。パルスは複数あり、合計の発光時間は前記の積の和となる。この発明では、メモリからのデータをビットスライスして読み出し、これと同期するようにパルス幅を変化させて、発光時間を変更する。このため発光体毎にカウンタを設ける必要がなく、制御回路のゲート数が減少する。
【００１５】
階調制御とばらつき補正の双方を行う場合、これらのデータを加算で合成して処理しても良いが、ばらつき補正に必要なデータは毎回同じであり、階調印画データとばらつき補正データとを分離して処理するのが好ましい。このことは階調制御とばらつき補正とを別個独立に行えることを意味し、データの処理が極めて簡単になる。特に階調制御と発光体単位のばらつき補正と、ブロック単位のばらつき補正の３種の処理を行う場合、ブロックばらつきの補正データはブロック単位で、他のデータが発光体単位であるのと性質が異なり、別個のメモリに収容して別個に処理するのが好ましい。
【００１６】
【実施例】
図１〜図２０に各実施例とその変形とを示す。図１〜図６は第１の実施例を示し、図１〜図２０の各実施例や変形例において、同種の符号は同じものを表し、最初の実施例に関する記載は特に断わらない限り、他の実施例や他の変形例にもそのまま当てはまる。図１において、２は個別の発光体で、発光体２は例えば６４〜１２８個単位でＬＥＤアレイ４を構成し、各ＬＥＤアレイ４を１つのブロックと呼び、例えば４０ブロック用いる。ＬＥＤヘッドでは各ブロック毎の出力ばらつきが著しく、階調制御にはブロックばらつきの補正も必要である。複数のＬＥＤアレイ４はスタチックドライブしてもあるいはダイナミックドライブしても良いが、実施例ではダイナミックドライブするものとし、６はカソードドライブトランジスタで、ＬＥＤアレイ４を１ブロックずつ順次駆動する。８はカソード駆動ＩＣで、複数のカソードドライブトランジスタ６を１個ずつ順次オンさせる。１０はカウンタで、例えばプリンタ本体からのクロックＣＬＫ１をカウントし、クロックのカウント値からブロックの変更を検出して、カソード駆動ＩＣ８を制御する。
【００１７】
１２はシフトレジスタで、各発光体２の階調印画データをＢＣＤコードで５ビット３２階調に変化させて記憶する。１４はラッチ回路、１６はオアゲート、Ａ１〜Ａ５はアンドゲート、２０はミラー定電流回路、２２，２４は例えば５ビットのシフトレジスタ、Ｓ１〜Ｓ５はスイッチ、Ｒ１〜Ｒ５は基準抵抗、２６は基準電流発生回路である。そして前記のミラー定電流回路２０は、基準電流発生回路２６の出力電流と等しい値の出力電流を各発光体２に加える。
【００１８】
３０は印画データ発生回路で、図示しないプリンタ本体やＦＡＸ本体あるいはコピー機本体等に設けてもよく、またＬＥＤヘッドに内蔵させても良い。印画データ発生回路３０は、各発光体２毎の階調データ発生部３２と、各発光体２やＬＥＤアレイ４のブロック毎のばらつき補正データ発生部３４と、これらのデータを合成するための合成処理部３６、並びにタイミング制御部３８を有する。階調データ発生部３２は各発光体２毎の発光電流をＢＣＤコード化して発生し、ばらつき補正データ発生部３４はブロック単位で出力ばらつきを補正するのに必要な補正データと、各発光体２のブロック４の平均値に対する出力ばらつきを補正するために必要な補正データとをＢＣＤコード化して発生させ、合成処理部３６でこれらを加算する。この結果得られるものは、各発光体２毎にばらつきを補正して階調印画を行うための発光電流のＢＣＤコード値である。
【００１９】
これらのデータはシフトレジスタ１２に転送され、タイミング制御部３８は、シフトレジスタ１２に階調印画データを転送するためのクロックＣＬＫ１と階調印画データをラッチ回路１４にラッチするためのラッチ信号並びにシフトレジスタ２４のデータをシフトさせるためのシフトクロック及び、シフトレジスタ２４の先頭ビット（ＬＳＢのデータ１）にビットを立てるためのシフトデータとを発生させる。
【００２０】
カウンタ１０はクロックＣＬＫ１をカウントして、１ブロック分のクロックをカウントすると、カソード駆動ＩＣ８のデータを変更して、１ブロックずつ隣のブロックを駆動するようにする。シフトレジスタ１２のデータはラッチ信号によりラッチ回路１４に転送され、シフトレジスタ２２のデータビットがシフトクロックによりシフトするのに同期して、アンドゲートＡ１〜Ａ５を利用して１ビットずつビットスライスして読み出す。アンドゲートＡ１〜Ａ５とシフトレジスタ２２とで、ビットスライスしてデータを読み出すための読み出し手段を構成する。
【００２１】
読み出したデータをオアゲート１６を介してミラー定電流回路２０に加え、シフトレジスタ２４のデータビットを利用してスイッチＳ１〜Ｓ５を順次切り替え、これに応じて基準電流発生回路２６の基準抵抗Ｒ１〜Ｒ５を順次走査する。この結果ミラー定電流回路２０に加わる基準電流は例えば１ｍＡ，２ｍＡ，４ｍＡ，８ｍＡ，１６ｍＡの５種類に変化する。そこで各発光体２に対する、ＢＣＤコード化した階調印画データに応じた電流値で発光体２が駆動され、ブロック毎のばらつきやドット毎のばらつきを補正し、かつ階調データに応じた印画を行うことができる。このため図１の実施例では、例えば３２階調の印画を行うことができる。
【００２２】
図１のＬＥＤヘッドは図２のように変更でき、４０はパラレルイン・シリアルアウトのシフトレジスタで、シフトクロックに応じてシフトレジスタ４０のデータを１ビットずつ順に左シフトさせ、最下位のデータから読み出す。このようにすればアンドゲートＡ１〜Ａ５等を用いずに、シフトレジスタ４０を用いて、シフトレジスタ２４で基準抵抗Ｒ１〜Ｒ５を切り替えるのに同期して、データを１ビットずつスライスして読み出すことができる。そして読み出したデータに応じて発光体２を駆動し、その駆動電流は基準電流発生回路２６からの基準電流値に等しい。
【００２３】
図１の実施例では、各発光体２毎の階調印画データと、ＬＥＤアレイ４毎のブロックばらつき補正データ、並びにブロックの平均発光出力に対する各発光体２毎のばらつき補正データの３種類を加算して、最終発光電流を定める。そして最終発光電流をＢＣＤコード化してビットスライスし、各ビット毎に発光データをラッチ回路１４から読み出し駆動する。
【００２４】
このような制御が可能なのは、ＬＥＤアレイ４での発光光量と発光電流との関係が図３のようになるからで、横軸は発光電流を示し、縦軸は発光光量を表す。ＬＥＤヘッドではアレイ毎の出力ばらつき△ｉ１が大きく、アレイ内での個別の発光体２毎のばらつき△ｉ２も大きい。これらのばらつきにより発光光量は図３の４本の実線のように変化し、アレイ毎のばらつきに対する発光電流の補正分△ｉ１とアレイ内での各発光体２毎のばらつきに対する補正分△ｉ２とを加算し、これにさらに階調制御に必要な電流ｉgrayとを加算すると、最終の必要な発光電流が得られる。そしてこの結果、アレイ４単位や発光体２単位のばらつきを補正し、しかも例えば３２階調に発光光量を制御できる。
【００２５】
図４に、図１の実施例の動作波形を示す。ＢＣＤコード５ビット３２階調の印画を行うことに対応して、シフトクロックは重みが１，２，４，８，１６の５クロックからなり、シフトクロックに応じて基準抵抗Ｒ１〜Ｒ５がその順に走査され、基準電流発生回路２６の出力電流は例えば１ｍＡ〜１６ｍＡの５種類に変化する。各発光体２はミラー定電流回路２０で駆動するので、基準電流は駆動電流と等しく、ＢＣＤコードで５ビットにビットスライスした階調印画データに応じて、ＢＣＤコードでの重みに等しい駆動電流が発光体２に加えられる。
【００２６】
図１の実施例では、ばらつき補正データ発生部３４で、ブロック毎でのばらつきと、各発光体２毎のばらつきを加算したばらつき補正データを発生させたが、ブロック毎のばらつきと発光体２毎のばらつきは別個に処理しても良い。図５はブロック毎のばらつき補正を８階調で行う例を示し、１ブロックに対する駆動を８サイクルに分割し、最も発光出力の小さいブロックに対して８サイクル全周発光させ、最も発光出力の高いブロックに対しては１サイクルのみ発光させるようにする。このようにすると発光サイクルの数を変化させることにより、ブロック毎に発光時間を８倍の範囲で変化させることができる。このためには、ばらつき補正データ発生部３４は発光体２単位のばらつき補正データのみを発生させ、タイミング制御部３８では１ブロック当たりのクロックＣＬＫ１の数を変えずに、シフトクロックの数を変化させれば良い。
【００２７】
同様に、ブロック４毎にシフトクロックの周波数を変えても、ブロック単位のばらつきを補正できる。この場合の動作波形を図６に示し、１つのブロックに対してダイナミックドライブで割り当てた最大限駆動時間の範囲で、ブロックの駆動時間を変え補正を行う。このためにはばらつき補正データ発生部３４で発光体２毎のばらつき補正データのみを発生させ、タイミング制御部３８でブロック毎の平均発光出力の変動を補うように、シフトクロック周波数を変化させれば良い。
【００２８】
【実施例２】
図７〜図９に第２の実施例とその変形とを示す。図７において、４２は発光体２毎のばらつき補正データを記憶させたシフトレジスタで、４４はシフトレジスタ１２のデータとシフトレジスタ４２のデータとをパラレルイン・シリアルアウトで記憶するためのラッチ回路で、例えばシフトレジスタを用いれば良い。４６は各発光体２毎のばらつき補正データに対応して、基準抵抗Ｒ１〜Ｒ５を走査するためのシフトレジスタで、４８は５個のオアゲート、５２は基準電流発生回路で、前記の基準電流発生回路２６と基準抵抗Ｒ１〜Ｒ５とからなる。
【００２９】
図８は図７のＬＥＤヘッドを改良し、ブロック毎のばらつき補正も処理するようにした変形例である。図８において、６０は、各ブロック毎のばらつき補正データを例えばＢＣＤコードで５ビット３２階調に記憶したシフトレジスタで、６２はアンドゲート、６４はオアゲートである。また６６はアンドゲートで、６８はシフトレジスタである。なおシフトレジスタ６０のブロック毎のばらつき補正データは、ＬＥＤヘッドの駆動開始時に１回記憶させればよく、動作の途中で変更する必要はない。４５はプリセット可能なシフトレジスタで、ビット数はシフトレジスタ１２，４２の合計数よりも１ビット多く、シフトレジスタ６０のデータによる補正印画時には、最終ビットにプリセットしたデータ１を用いて印画する。
【００３０】
図９に、図８の変形例の動作波形を示す。シフトクロックＳＣＬＫ１は、各発光体２毎の階調印画データに応じて、ＬＳＢからＭＳＢまで５ビット３２階調に制御するためのクロックで、シフトクロックＳＣＬＫ２は各発光体２毎の個別ばらつきを５ビット３２階調に補正するためのシフトクロック、シフトクロックＳＣＬＫ３はブロック４単位のばらつきを５ビット３２階調に補正するためのシフトクロックである。そして印画データ発生回路３０はシフトクロックＳＣＬＫ１，Ｓ２，Ｓ３を例えばこの順で発生させるものとし、図の左側が例えばＬＳＢに、右側がＭＳＢに対応するものとする。なお階調印画データと、発光体毎のばらつき補正データと、ブロック毎のばらつき補正データをどの順で読み出すかには意味はなく、またＬＳＢ側から読み出すか、ＭＳＢ側から読み出すかにも意味はない。
【００３１】
シフトクロックＳＣＬＫ１に応じてシフトレジスタ２４はＬＳＢからＭＳＢへと順にデータビットがシフトし、これに応じてスイッチＳ１〜Ｓ５が走査されて、駆動電流は１ｍＡから１６ｍＡの範囲を変化する。同様にシフトクロックＳＣＬＫ２により、シフトレジスタ４６のデータビットがシフトし、駆動電流が１ｍＡから１６ｍＡに変化する。シフトレジスタ６０のデータはカソード駆動ＩＣ８のデータにより、現在駆動しているブロックに対応するデータがアンドゲート６２で取り出され、オアゲート６４でＢＣＤコード化した各ビット毎にスライスしたデータが取り出される。これらのデータは、シフトレジスタ６８のデータビット位置に従って、アンドゲート６６で処理され、ＬＳＢ側からＭＳＢ側へと順次１ビットずつデータがスイッチＳ１〜Ｓ５に送られ、基準電流発生回路５２を１周分走査する。
【００３２】
合計では、基準電流発生回路５２は３周分走査され、図９に示すように、最初にシフトクロックＳＣＬＫ１による走査が行われ、次いでシフトレジスタＳ２による走査が、最後にシフトレジスタＳ５による走査が行われる。これらの結果各発光体２は、階調印画データと個別のばらつき補正データと、ブロック単位のばらつき補正データとに応じて３周分走査され、ブロックばらつきと個別のばらつきとを補正した後、階調印画に応じた発光光量で出力する。
【００３３】
【実施例３】
図１０〜図１２に、パルス幅制御を用いた実施例を示す。この実施例でも階調印画データをＢＣＤコード化しビットスライスして取り出す点は共通である。この実施例では、ビットスライスした各ビット毎に発光電流を変えるのではなく、各ビット毎に発光時間を変化させる。図１０において、２５はＤＦＦ型のシフトレジスタで出力パルスの幅はビット毎に２倍に変化し、７０はカウンタで、７２はインバータ、７４はアンドゲートである。カウンタ７０は５種類の出力パルスを持ち、そのパルス幅は１：２：４：８：１６に変化し、出力パルスの組合せで３２階調の印画を行うことができる。通常のカウンタとの違いは、１つの時点では１種類の出力パルスしかなく、例えば５ビットのＢＣＤコードデータで（１，１，１，１，１）の場合、出力は一番下のアンドゲート７４からしか生じない。７６はオアゲート、７８はアンドゲートである。シフトレジスタ１２には、図１の印画データ発生回路３０からの印画データを加えるものとし、階調印画データと発光体２毎のばらつき補正データとブロック４単位のばらつき補正データとをミックスしたデータが、各発光体２毎にシフトレジスタ１２に記憶してある。
【００３４】
カウンタ７０はシフトクロック３２個単位で動作し、その出力波形は図１１のようになり、５個のアンドゲート７４はパルス幅が１：２：４：８：１６の５種類のパルスを発生する。一方シフトレジスタ１２には重みが１：２：４：８：１６の５種類のデータが記憶してあり、これらはラッチ回路１４にパラレル転送されて、オアゲート７６でカウンタ７０の出力パルスが切り替わる毎に１ビットずつラッチ回路１４内を左転送され、最も下位の位置にあるデータがアンドゲート７８に送られ、オアゲート７６の出力パルスとのアンドデータに従って発光体２が駆動される。これらのため図１０の実施例では、シフトレジスタ１２にＢＣＤコード化した印画データを記憶させ、各ビットの重さに比例した幅のパルスをカウンタ７０で発生させて、対応するビットのデータをラッチ回路１４から取り出し、各パルス幅に比例した時間の間アンドゲート７８を利用して発光体２を発光させる。
【００３５】
図１２は図１０の実施例を変形した例を示し、ラッチ回路１４のデータを１ビットずつ左シフトさせる替わりに、アンドゲートＡ１〜Ａ５とオアゲート１６とを用いて、ラッチ回路１４のデータを１ビットずつビットスライスして読み出す。
【００３６】
【実施例４】
図１３、図１４に第４の実施例を示す。図１３の実施例は図１２の変形例を改良し、階調印画データと発光体２毎のばらつき補正データとを処理する。４７はＤＦＦ型のシフトレジスタ、Ａ６〜Ａ１０は新たなアンドゲート、８０は新たなオアゲートである。この実施例では階調印画データをシフトレジスタ１２に、発光体２毎のばらつき補正データをシフトレジスタ４２に記憶し、１０ビット直列データとしてラッチ回路４４に記憶させ、シフトレジスタ２５の出力とアンドゲートＡ１〜Ａ５を利用して、階調印画データを１ビットずつビットスライスして読み出し、シフトレジスタ４７とアンドゲートＡ６〜Ａ１０を利用してばらつき補正データを１ビットずつビットスライスして取り出す。そしてこれらの出力パルスをオアゲート８０で加算し、合計の出力パルスに比例した時間の間発光体２を駆動する。
【００３７】
図１３の実施例の動作を図１４に示すと、階調印画データに対応するシフトクロックＳＣＬＫ１を例えば３２クロック加え、ばらつき補正データに対応するシフトクロックＳＣＬＫ２を同様に３２クロック加え、これらに応じてラッチ回路４４の階調印画データを１ビットずつ読み出し、シフトレジスタ２５，４７がＤＦＦ型でパルス幅がビット毎に２倍に変化することを用いて、発光体２を駆動する。
【００３８】
【実施例５】
図１５，図１６に第５の実施例を示す。この実施例は、図１２の実施例にブロックばらつき補正回路８２を加え、階調印画データとブロックばらつき補正データとを処理するようにしたものである。ブロックばらつき補正回路８２自体は図９に示したものと同様で、８４は５個の発振回路で、各３２パルスの出力を発振し、パルス幅は、図の左の発振回路から右の発振回路へと、１：２：４：８：１６に変化する。８６は新たなオアゲートである。オアゲート８６の出力パルスは、図１２のシフトレジスタ２５へのシフトクロックＳＣＬＫとして加えられ、発振回路８４を５個設けたので、１ブロック４に対してシフトレジスタ２５は５回駆動されることになる。この結果ＬＥＤヘッドの動作は図１６のようになり、発振回路８４は左側から右側へと１個ずつ順に３２パルスずつ出力を発振し、パルス幅は１：２：４：８：１６に変化し、オアゲート８６の合計出力時間はブロック４毎に３２階調に変化する。
【００３９】
【参考例】
図１７，図１８に参考例を示す。この例はブロックばらつきの補正のみを行うようにした例を示し、オアゲート６４で各ブロック４毎に５ビットにビットスライスしたブロック単位のばらつき補正データを取り出し、ＤＦＦ型のシフトレジスタ６９のデータをシフトクロックＳＣＬＫで１ビットずつ順にシフトさせて、アンドゲート６６でアンド演算し、オアゲート９６を介してストローブ信号として利用する。これ以外の点は階調印画を行わない簡単なＬＥＤヘッドと同様である。この実施例では、ＬＥＤヘッドの動作開始時に制御回路９０からクロック信号と共に補正データをシフトレジスタ６０に入力し、補正データのセットが終了すると、データとクロックとラッチ信号とを制御回路９０から転送して、各発光体２毎に１ビット・データをシフトレジスタ９２に記憶させる。記憶したデータをラッチ信号でラッチ回路９４に転送し、ストローブ信号でミラー定電流回路２０を介して駆動する。図１７の実施例では、シフトレジスタ６９の出力は図１８の1)〜5)の５種となり、これらに同期するようにシフトレジスタ６０のデータをＬＳＢからＭＳＢへと順に呼び出し、これらを加算してストローブ信号ＳＴＢとし、発光体２を駆動する。
【００４０】
【実施例６】
図１９，図２０に第６の実施例を示す。図１９の実施例では、シフトレジスタ１２に各発光体２毎の階調印画データを記憶させ、シフトレジスタ４２には各発光体２毎のばらつき補正データを記憶させ、シフトレジスタ６０には各ブロック毎のばらつき補正データを記憶させる。これらのデータは何れもＢＣＤコード化し、１〜１６の５ビット３２階調とする。そしてシフトレジスタ２５のデータとアンドゲートＡ１〜Ａ５を利用し、シフトレジスタ１２のデータをＬＳＢ側から１ビットずつビットスライスして読み出し、シフトレジスタ４７とアンドゲートＡ６〜Ａ１０を利用してシフトレジスタ４２のデータを１ビットずつ順次ビットスライスして呼び出す。同様にシフトレジスタ６９とアンドゲート６６等を利用してシフトレジスタ６０のデータを順次１ビットずつビットスライスして読み出し、これらに同期して発光体２を駆動する。
【００４１】
その結果全体の動作波形は図２０のようになり、シフトクロックＳＣＬＫ１を利用してシフトレジスタ１２のデータで発光体２を駆動し、シフトクロックＳＣＬＫ２を利用してシフトレジスタ４２のデータを取り出し、シフトクロックＳＣＬＫ３のデータを利用してシフトレジスタ６０のデータを取り出す。
【００４２】
【発明の効果】
請求項１〜４の発明では、実質的に１系統の電流源で階調制御とばらつき補正を行うことができる。
請求項２の発明では、基準抵抗の走査で階調制御とばらつき補正を行うことができ、電流源は文字通りに１系統で良い。
請求項３の発明では、階調制御とばらつきの補正とを別個に行え、階調印画データとばらつき補正データの合成処理が不要になる。
請求項４の発明では、階調印画と発光体毎のばらつき補正、ブロック単位のばらつき補正を別個に行え、これらのデータの合成処理が不要になる。
請求項５〜７の発明では、発光体毎にカウンタを設ける必要がなく、制御回路のゲート数が減少する。
請求項６の発明では、階調制御とばらつきの補正とを別個に行え、階調印画データとばらつき補正データの合成処理が不要になる。
請求項７の発明では、階調印画と発光体毎のばらつき補正、ブロック単位のばらつき補正を別個に行え、これらのデータの合成処理が不要になる。
【図面の簡単な説明】
【図１】実施例のＬＥＤヘッドの要部回路図
【図２】変形例のＬＥＤヘッドの要部回路図
【図３】実施例での階調印画とドットばらつき並びにブロックばらつきの補正原理を示す特性図
【図４】実施例の動作波形図
【図５】実施例を変形駆動した際の動作波形図
【図６】実施例を変形駆動した際の動作波形図
【図７】第２の実施例のＬＥＤヘッドの要部回路図
【図８】第２の実施例を変形したＬＥＤヘッドの要部回路図
【図９】図８のＬＥＤヘッドの動作波形図
【図１０】第３の実施例のＬＥＤヘッドの要部回路図
【図１１】図１０のＬＥＤヘッドの動作波形図
【図１２】第３の実施例を変形したＬＥＤヘッドの要部回路図
【図１３】第４の実施例のＬＥＤヘッドの要部回路図
【図１４】図１３のＬＥＤヘッドの動作波形図
【図１５】第５の実施例のＬＥＤヘッドの要部回路図
【図１６】図１５のＬＥＤヘッドの動作波形図
【図１７】参考例のＬＥＤヘッドの要部回路図
【図１８】図１７のＬＥＤヘッドの動作波形図
【図１９】第６の実施例のＬＥＤヘッドの要部回路図
【図２０】図１９のＬＥＤヘッドの動作波形図
【符号の説明】
２            発光体
４            ＬＥＤアレイ
６            カソードドライブ
トランジスタ
８            カソード駆動ＩＣ
１０          カウンタ
１２          シフトレジスタ
１４，４４    ラッチ回路
Ａ１〜Ａ５    アンドゲート
１６          オアゲート
２０          ミラー定電流回路
２２，２４    シフトレジスタ
Ｓ１〜Ｓ５    スイッチ
２６，５２    基準電流発生回路
３０          印画データ発生回路
３２          階調データ発生部
３４          ばらつき
補正データ発生部
３６          合成処理部
３８          タイミング制御部
４０，４２    シフトレジスタ
４５，４６    シフトレジスタ
４８，５０    オアゲート
６０          シフトレジスタ
６２，６６    アンドゲート
６４          オアゲート
６８          シフトレジスタ
７０          カウンタ
７２          インバータ
７４          アンドゲート
７６          オアゲート
７８          アンドゲート
８０          オアゲート
Ａ６〜Ａ１０  アンドゲート
８２          ブロックばらつき
補正回路
８４          発振回路
８６          オアゲート
９０          制御回路
９２          シフトレジスタ
９４          ラッチ回路
９６          オアゲート
【図１】
0003568001.tif 000002
【図２】
0003568001.tif 000003
【図３】
0003568001.tif 000004
【図４】
0003568001.tif 000005
【図５】
0003568001.tif 000006
【図６】
0003568001.tif 000007
【図７】
0003568001.tif 000008
【図８】
0003568001.tif 000009
【図９】
0003568001.tif 000010
【図１０】
0003568001.tif 000011
【図１１】
0003568001.tif 000012
【図１２】
0003568001.tif 000013
【図１３】
0003568001.tif 000014
【図１４】
0003568001.tif 000015
【図１５】
0003568001.tif 000016
【図１６】
0003568001.tif 000017
【図１７】
0003568001.tif 000018
【図１８】
0003568001.tif 000019
【図１９】
0003568001.tif 000020
【図２０】
0003568001.tif 000021