(57)【特許請求の範囲】
【請求項１】
導電性薄膜と、この導電性薄膜上に該導電性薄膜の横方向の平均粒子径よりも大きい横方向の平均粒子で接して形成され、前記導電性薄膜と格子定数が整合する材料からなり、前記導電性薄膜を構成する結晶の配向面と同一な面が最も高く配向した誘電体膜とを具備してなることを特徴とする電子部品。
【請求項２】
導電性薄膜を形成する工程と、この導電性薄膜の上に該導電性薄膜と格子定数がほぼ同じ材料からなる誘電体膜を成膜装置により成膜する工程とを具備し、
前記誘電体膜成膜時の前記成膜装置内への導入酸素量を、成膜初期時の方をそれ以降の時よりも多くして、前記誘電体膜の前記導電性薄膜を構成する結晶の配向面と同一な面を最も高く配向させ、且つ前記誘電体膜の横方向の平均粒子径を前記導電性薄膜の横方向の平均粒子径よりも大きくしたことを特徴とする電子部品の製造方法。
【請求項３】
前記成膜装置はスパッタ装置であり、前記成膜工程は前記スパッタ装置内に導入する不活性ガスとともに酸素を導入してスパッタを行い、このスパッタ後に加熱処理により前記誘電体膜を結晶化させる工程であることを特徴とする請求項２に記載の電子部品の製造方法。
【請求項４】
前記誘電体膜の成膜工程は第１、第２の膜堆積工程及び結晶化工程からなり、前記第１の膜堆積工程は前記導入酸素量を多くして第１の非晶質膜を１０ｎｍ以下の膜厚に形成する工程であり、前記第２の膜堆積工程は前記第１の工程に比較して前記導入酸素量を少なくして前記第１の非晶質膜上に第２の非晶質膜を形成する工程であり、前記結晶化工程は前記第１及び第２の非晶質膜を加熱処理により結晶化させる工程であることを特徴とする請求項２に記載の電子部品の製造方法。
【請求項５】
前記誘電体膜は、Ｐｂ，Ｂａ，Ｓｒ，Ｃａ，Ｌａから選ばれた少なくとも一種の元素をＡとし、Ｔｉ，Ｚｒ，Ｎｂ，Ｔａ，Ｆｅ，Ｗ，Ｃｏ，Ｎｉから選ばれた少なくとも一種の元素をＢとしたとき、化学式ＡＢＯ3 で定義されるものであることを特徴とする請求項１記載の電子部品。
【請求項６】
前記誘電体膜は、ＰｂＺｒx Ｔｉ1-x Ｏ3 であることを特徴とする請求項５記載の電子部品。
【請求項７】
前記誘電体膜として、Ｐｂ，Ｂａ，Ｓｒ，Ｃａ，Ｌａから選ばれた少なくとも一種の元素をＡとし、Ｔｉ，Ｚｒ，Ｎｂ，Ｔａ，Ｆｅ，Ｗ，Ｃｏ，Ｎｉから選ばれた少なくとも一種の元素をＢとしたとき、化学式ＡＢＯ3 で定義されるものを用いたことを特徴とする請求項２〜４の何れかに記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜電子部品の機能性薄膜に関し、特に誘電体薄膜の構造およびその製造方法に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）の絶縁膜、導体膜の形成技術、液晶ディスプレイに用いる薄膜トランジスタ（ＴＦＴ）、各種センサやアクチュエータに使用する機能性薄膜、記録媒体用あるいは薄膜ヘッド材料の磁性体薄膜、超伝導薄膜など、最近の高集積電子部品には薄膜形成技術が重要な役割を果たしている。この成膜技術の急激な進歩は、これまで実現が困難であった高誘電率薄膜（以下、高誘電体薄膜と称する），強誘電体薄膜，圧電体薄膜，焦電体薄膜などを用いた新しい電子デバイスを実現してきた。
【０００３】
例えば、圧電体薄膜を使用した素子はＭＥＭＳ（Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）と呼ばれ、マイクロアクチュエータ，マイクロモータ，超小型圧力センサ  ，超小型加速度センサなどが研究されている。また、焦電体薄膜は赤外線センサなどが実用化されている。
【０００４】
また、誘電体薄膜は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の高集積化に伴うキャパシタ容量が限界に近づくにつれ、注目されつつある。近年、ＤＲＡＭはその集積度をさらに高め、１セルの面積も縮小している。セル面積の縮小に伴い、キャパシタに割り当てられる面積も当然縮小することとなるが、既存のＳｉＮ，ＳｉＯ２  膜の極薄膜化およびトレンチ構造などの面積増加では、必要とされる容量３０ｆＦをこれ以上保つことができなくなってきている。このことから、これまでのキャパシタの構造では高集積化を実現できない問題が生じる。
【０００５】
このＤＲＡＭの持つ根本的な問題を解決すべく、新しい不揮発性メモリとして強誘電体メモリ（ＦｅＲＡＭ）が開発されている。このＦｅＲＡＭの開発に伴い、ペロブスカイト構造を持つＢＳＴ（Ｂａ０．５  Ｓｒ０．５  ＴｉＯ３  ），ＳｒＴｉＯ３  誘電体薄膜やＰＺＴ（Ｐｂ（Ｚｒｘ  Ｔｉ１−ｘ  Ｏ３  ）強誘電体薄膜、ＢＩＴ（Ｂｉ４  Ｔｉ３  Ｏ１２）強誘電体薄膜、ＳＢＴ（ＳｒＢｉ２  Ｔａ２  Ｏ９  ）強誘電体薄膜が研究開発され、実用化検討されてきた。
【０００６】
このような種々の電子デバイスの中で、特に強誘電体薄膜の開発を促進しているＦｅＲＡＭは、ＤＲＡＭのキャパシタ部分を強誘電体で置き換えたもので、以下のような利点をもち次世代メモリとして期待されている。
【０００７】
第一に、書き込み及び消去が高速であり、セルを小型化することでＤＲＡＭ並みの１００ｎｓ以下の書き込み時間が可能である。第二に、不揮発性メモリであるため、ＳＲＡＭと異なり電源を必要としない。第三に、メモリの書き換え可能回数が大きく、ＳＢＴなどの強誘電体材料や、この強誘電体材料の下地電極として用いられるＩｒＯｘ  ，ＲｕＯｘ  ，ＳｒＲｕＯ３  などの電極材料を工夫することで１０１２回以上が可能である。第四に、高密度高集積化ができ、ＤＲＡＭと同等の集積度が得られる。第五に、内部の書き込み電圧を２Ｖ程度とすることができ、電力の消費を低く抑えることができる。第六に、フラッシュメモリと異なりビット書き換え、ランダムアクセスが可能である。
【０００８】
これらの利点を利用して、ＦｅＲＡＭはエアコンの温湿度センサ，各種電子機器の製造プロセスのモニター用ＴＡＧ，ＴＶゲームのリジューム機能，アーケードゲームの記憶装置，ＴＶやビデオの設定記憶，コピー，ＦＡＸ，プリンタの感光ドラムの使用状況モニタ，衛星放送，ケーブルＴＶのセットトップボックス，自動車のエンジンコントロール，ラジオの周波数プリセット，ＲＦＩＤを用いた電子キー，ノイズの多い工業用製品のラインの製造プロセスモニタ，電力積算計，工業用液体，気体流量計センサ，大型タンクの液面計，ＡＶパソコン，ＰＣカード，ファイルメモリ，携帯端末機器など、多分野・多方面にわたっての応用が実用化あるいは検討されている。
【０００９】
次に、ＦｅＲＡＭに用いられる強誘電体の原理を図９を用いて説明する。図９は強誘電体のヒステリシス曲線を示す図であり、横軸は印加電圧（Ｖ）を、縦軸は分極値（μＣ／ｃｍ２  ）であり、Ｐｓは飽和分極値である。図９に示すように、強誘電体は自発分極をもち、その自発分極が電界により向きを反転することが可能である特徴をもつ。自発分極は電界を印加しない状態でも分極値Ｐｒをもち（残留分極）、その値（分極の向き）が電界を０とする前の状態に依存する。ここで図９のヒステリシス曲線において分極０となる時の電界値を抗電界と呼び、その電圧を抗電圧Ｖｃと呼ぶ。印加する電界の向きで＋あるいは−の電荷を結晶表面に誘起することができ、この状態をメモリ素子の０，１値に対応させる。
【００１０】
図１０は、強誘電体メモリの１セルである１Ｔ／１Ｃ（１トランジスタ／１キャパシタ）の構造を示す。ＢＬはビットライン、ＷＬはワードライン、Ｖｐはプレート電圧、Ｔｒはパスゲートトランジスタ、ＦＥは強誘電体メモリセルを示す。開発された初期のＦｅＲＡＭは、比較するキャパシタをそれぞれ一つのキャパシタ毎に作製した２Ｔ／２Ｃ構造をもつが、高集積化の要求からリファレンスキャパシタを共通とする１Ｔ／１Ｃ型が開発されている。
【００１１】
ＦｅＲＡＭに用いられる強誘電体材料には次にあげるような特性、仕様が要求される。
【００１２】
第一に、反転分極量（スイッチング電荷：Ｐｒ×２）が大きいことが要求される。これはデバイスの構造，センシングする際の設定電圧値，分極値の安定性などにも左右されるが、一般に１０μＣ／ｃｍ２  が必要とされている。
【００１３】
第二に、比誘電率が小さいことが要求される。比誘電率を小さくすることで、スイッチング電流に対して非スイッチング電流値が小さく、Ｓ／Ｎ比を低く抑えることが出来るからである。
【００１４】
第三に、分極値の書き換えサイクルによる減少、すなわち疲労特性が良好であることが要求される。疲労特性を良好にするには、強誘電体の材料そのものを変え、あるいは電極材料を酸化物系のものとする。これにより、１０１２回以上のスイッチング特性が得られる。
【００１５】
第四に、分極反転速度が速いことが要求される。キャパシタの小型化により、スイッチング特性が正味のドメイン反転速度ではなく、電極配線抵抗、浮遊容量などに主として左右されることが示されている。
【００１６】
第五に、リーク電流が１０−６Ａ／ｃｍ２  以下であることが要求される。キャパシタに蓄積した電荷の有無を利用するＤＲＡＭと比較すると、ＦｅＲＡＭでは残留分極値を利用するため、基準となるリーク電流値はＤＲＡＭの場合よりも高くて問題ない。
【００１７】
第六に、データ保持特性が１０年以上であることが要求される。
【００１８】
以上に示した強誘電体材料に要求される特性、仕様を考慮すると、実際に使用されている強誘電体材料としては、主にＰＺＴ（ＰｂＺｒx Ｔｉ1-x Ｏ3 ）薄膜、ＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）薄膜が挙げられる。
【００１９】
ＰＺＴ薄膜には、以下に示す利点がある。すなわち、結晶化温度が６００℃程度であること、分極値が大きく残留分極値で２０μＣ／ｃｍ２  程度であること、抗電界が比較的小さく低電圧で分極反転が可能なこと、Ｚｒ／Ｔｉ組成比により結晶化温度の他に、グレインの大きさや形状などの構造特性，分極量，抗電界，疲労特性，リーク電流などの強誘電特性が制御可能なことなどである。さらには、ペロブスカイト構造のもつ元素許容性からＡサイトと呼ばれるＰｂをＳｒ，Ｂａ，Ｃａ，Ｌａなどの元素で、Ｂサイトと呼ばれるＺｒ及びＴｉをＮｂ，Ｗ，Ｍｇ，Ｃｏ，Ｆｅ，Ｎｉ，Ｍｎなどの元素で置換することが可能であり、例えばこの元素の置換により構造特性、強誘電特性を広範囲に制御できるすることも利点としてあげられる。
【００２０】
元来、ＰＺＴはアクチュエータ，超音波振動子，超音波モータ，ハイドロフォン，圧電トランスなどのトランスデューサへの応用，積層セラミックコンデンサなど受動部品への応用，赤外線センサなどセンサへの応用など、種々の分野において用いられている。また、構造相転移，ドメイン挙動，圧電，焦電，強誘電体としての基本特性，ミクロな挙動など多くの研究がこれまでになされており、ＰＺＴの材料設計、特性改善、構造・電気特性の解明などのデータベースとして豊富であることも一つの利点といえる。
【００２１】
さらに、ＰＺＴはその圧電、焦電、強誘電特性にすぐれることから早くから薄膜化の検討がなされてきており、スパッタ法やゾルゲル法などの手法で研究例も多い。
【００２２】
以上のような背景の下、ＰＺＴは最初にＦｅＲＡＭとして実用化された材料である。欠点である書き込み回数の増加にともなう分極量の減少（疲労特性）は、疲労特性そのものが電界により加速される特徴をもつため、最近の動作電圧の低電圧化、当初使用されていたＰｔ電極からＩｒＯｘ  など酸化物電極の採用による疲労特性の改善もなされている。
【００２３】
このＰＺＴ膜はＭＯＤ（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法，レーザアブレーション法，イオンビームスパッタ法，熱ＣＶＤ法，ＭＯＣＶＤ法，レーザＣＶＤ法などにより形成することが可能であるが、ＦｅＲＡＭ製品としてはゾルゲル法，スパッタ法が中心である。
【００２４】
一方、後者のＳＢＴは、ＰＺＴのもつ疲労特性の改善、膜の低電圧駆動を達成するために開発された材料である。ＳＢＴはＢｉ層状化合物（Ａｕｒｉｖｉｌｌｉｕｓ  Ｐｈａｓｅ）の一種で、強誘電性の起源となる酸素八面体からなる擬似ペロブスカイト構  造層をＢｉ２  Ｏ２  層が挟む結晶構造をもつ。この構造により主たる分極軸はｃ軸と垂直な面内にあり、ｃ軸方向の分極は無か、あっても小さい値となる。擬似ペロブスカイト構造中の酸素八面体の数によってｃ軸方向の分極が発現する。
【００２５】
ＳＢＴ膜は、強い異方性によりこれまでセラミックとしてはほとんど研究がなされていなかったがＭＯＤ法で薄膜形成が可能で、形成された多結晶膜が強誘電性を示すことから開発が開始されている。また、疲労特性が良好であり、低電圧化が可能であることが確認されたことにより開発がさらに加速している。
【００２６】
ＳＢＴは揮発性元素であるＢｉが欠損しても電荷を補償する酸素空孔自体はＢｉ酸化物層に形成されるため直接ペロブスカイト構造での影響は少ない。また、価数の変化しやすいＴｉをもたないことも強誘電性を変化させない要因とされている。
【００２７】
ＳＢＴはＰＺＴと比較して分極量が小さいが、Ｔａの一部をＮｂで置換することで分極量を増大させることも可能である。最近はＳＢＴをキャパシタとして集積化したデバイスも試作されている。ＳＢＴはＭＯＤ法の他、ゾルゲル法、スパッタ法、レーザアブレーション法などでも形成されている。
【００２８】
次に、強誘電体を形成するプロセスをＰＺＴ強誘電体膜を用いたＦｅＲＡＭの例により説明する。
【００２９】
まず、スパッタ法によりスパッタと同時に直接結晶化したＰＺＴ膜を形成する方法が考えられる。この場合、スパッタ時に約５００℃以上の高温が必要であるが、低融点元素のＰｂの蒸気圧が高いこと、スパッタ率が高いことなどの理由から、高温で容易に基板から蒸発、再スパッタする。結晶化温度である５００℃以上ではＰｂはほとんど基板へとどまらず組成制御が困難である。通常はＰｂあるいはＰｂＯのターゲットを別に用意し、同時にスパッタして過剰量のＰｂを供給するなどの工夫がなされるが、大きい基板に均一に組成制御して膜形成することは困難である。
【００３０】
これに対して、室温ではＰｂの蒸発、再スパッタの影響が小さいため、比較的容易にターゲットに近い組成のＰＺＴ膜が形成可能である。ただし室温においてもプラズマからのイオン、スパッタ粒子などによる運動量によって基板やシールド部が高温となりやすく、蒸発、再スパッタの影響は注意する必要がある。各部の電位によってもＡｒイオンの衝撃が異なるため組成が変化する。
【００３１】
従って、室温によりＰＺＴ強誘電体膜を形成する場合を図１１を用いて以下説明する。
【００３２】
まず、トランジスタを形成するプロセスを経たＳｉ基板１にＳｉＯ２  膜２を形成し、下地電極となる１５０ｎｍ厚のＰｔ電極４をＤＣマグネトロンスパッタにより形成する。Ｐｔは酸化膜と密着性が良好ではないため、接合層３としてＴｉ（２０ｎｍ）をＰｔ成膜前に連続スパッタにて形成する。
【００３３】
次に、Ｐｔ電極４上にＰＺＴ膜５をＲＦマグネトロンスパッタにより形成する。このスパッタは、Ｐｂの蒸発、再スパッタの影響を抑えるため、基板温度を上げず室温にて成膜する。
【００３４】
スパッタ条件は次の通りである。ターゲット−基板間距離が６０ｍｍ、均一な膜厚、組成分布を得るためマグネットをスパッタ中に回転させる。１２インチのセラミックＰＺＴターゲットに対して１．０〜１．５ｋＷでスパッタを行なう。スパッタガスはＡｒで０．５〜２．０Ｐａの圧力範囲で成膜する。約５分間のスパッタ時間で２５０〜３００ｎｍの膜厚のＰＺＴアモルファス膜が得られる。
【００３５】
また、ＰＺＴ成膜前に約１時間のプレスパッタをＰＺＴ成膜時と同様のスパッタ条件にて行なう。上記スパッタにより得られたアモルファス状態のＰＺＴ膜５をＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）プロセスによりペロブスカイト相に結晶化する。６００℃以上の温度で数秒で結晶化が可能である。管状炉などでも結晶化できるが、ＲＴＡの方がサーマルバジェットが小さくＰｔ電極４とＰＺＴ膜５の拡散、反応を抑えることができ、界面の平滑性に適する。
【００３６】
また、ＰＺＴ膜５の結晶化には異相として非強誘電相のパイロクロア型酸化物があるが、この相は結晶化の昇温速度を小さくした場合や、Ｚｒ／Ｔｉ比が大きい場合に形成されやすい。パイロクロア相が第二相としてできた場合には、分極量が小さくなるだけでなく、ＰＺＴ膜の信頼性にも影響を及ぼす可能性があるため、パイロクロア相を形成しないように昇温温度及びＺｒ／Ｔｉ比を制御する。
【００３７】
図１２は、ＲＴＡにより結晶化した後の状態をＳＥＭで微細構造を観察した結果を示す顕微鏡写真である。Ａｒ中でスパッタ成膜した試料では厚さ３００ｎｍのＰＺＴ膜５でクラックは発生しないが、ＰＺＴ／Ｐｔ，Ｐｔ／Ｔｉの界面で反応、拡散が起こり、Ｐｔ表面の一部（Ｐｔの粒界部など）や膜内部からペロブスカイト相生成が起こるため、表面の凹凸が大きくなる。ＰＺＴ粒子は横方向で１００〜３００ｎｍ径であり、膜の表面はその粒子形状を反映して±１００ｎｍ程度の凹凸が見られた。これは、ＰＺＴ膜５が小さい粒径であることが原因である。
【００３８】
このＰＺＴ膜５形成時のＰＺＴ膜５付近の断面を模式的に図１３に示す。図１３から分かるように、Ｐｔ粒子１３４からなるＰｔ電極４上にはＰＺＴ膜５が形成されており、このＰＺＴ膜５を構成する個々のＰＺＴ粒子１３５は柱状に成長している。このＰＺＴ粒子１３５同士の境界面、すなわち粒界部分はリーク電流のパスとなり、この粒界部分が多いほどリーク電流が大きくなる。同様に、ＰＺＴ膜５とＰｔ電極４との界面にはポア１３６が生じるが、これもリーク電流の原因となる。
【００３９】
さらに、ＸＲＤ（Ｘ線回折）により結晶構造を観察すると、ＰＺＴペロブスカイト構造の（１００）面が基板と平行に配向していることがわかる。Ｐｔ電極４は、（１１１）面が基板と平行となるように配向するため、Ｐｔ電極４とＰＺＴ膜５の整合がとれていないこととなる。これは、ＰＺＴ膜５とＰｔ電極４との界面においてＰＺＴ中のＴｉの周囲の酸素が欠損した状態となるため、酸素八面体構造のペロブスカイト構造に移行しにくく、また界面でなくＰＺＴ膜５内部又表面からペロブスカイト構造が成長しやすくなるため、配向面の整合がとれなくなるからである。
【００４０】
次に、ＰＺＴ結晶膜５上にさらに上部電極となるＰｔ膜をＤＣマグネトロンスパッタにより堆積してＰｔ電極６を形成し、キャパシタ構造が完成する。
【００４１】
Ｐｔ電極６のパターンはＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置を用いて、Ａｒと弗化炭素系のガス中でエッチングを行い微細パターンを形成するが、本実施形態では初期強誘電特性をみるためポジレジストにてＰＺＴ膜５上にパターンを形成し、リフトオフ法によりＰｔ上部電極パターンとした。さらに、電極との密着性を向上させるために６００℃で酸素中１時間のアニール処理を行う。
【００４２】
このようにして完成したキャパシタ構造の電気特性を評価すべく、強誘電性を電荷量Ｑ−印加電圧Ｖでのヒステリシス特性にて調べた結果を図１４に示す。６インチ径のＳｉウェハの面内でいずれの場所でも分極量２Ｐｒ（残留分極Ｐｒ×２）が１０μＣ／ｃｍ２  以下と低くヒステリシス形状も悪い。この場合の膜組成はＰｂ１．１５−１．２０  Ｌａ０．０５（Ｚｒ０．４  Ｔｉ０．６  ）Ｏ３  であった。
【００４３】
この分極特性を改善すべくスパッタ時のスパッタ電力とガス圧を変えることでＰｂ量を１０％以内の範囲で変化させることが可能である。従って、膜中のＰｂ量を変えることにより分極量２Ｐｒが一部で３０μＣ／ｃｍ２  程度のものも得られるが、ウェハ面内全域で形成することはできない。
【００４４】
さらにプラズマ状態、ターゲットの状態、シールド状態によりＰｂ量が微量変化することでヒステリシス特性が大きく変動する。
【００４５】
疲労特性評価では５０μｍ角、３００ｎｍ厚さのＰＺＴキャパシタに５Ｖの膜構造でスイッチングを繰り返したところ、１０３  サイクル以上で分極量の減少が始まり、１０５  サイクルで分極量は初期の半分以下となった。
【００４６】
ＰＺＴ膜の疲労はＰｔ電極４界面に形成される酸素空孔が主たる原因とされている。この酸素空孔の発生理由の一つがＰｂ元素の揮発性、拡散容易性である。すなわち、Ｐｂ欠損により電気的中性を保持するために形成容易な酸素空孔ができる。酸素空孔が形成されると空間電荷を形成してドメインをピニングするとともに、酸素空孔近傍の陽イオンと双極子を形成し、スイッチング電荷の減少を引き起こす。
【００４７】
そこで、かかる酸素空孔発生を防止するため、スパッタ成膜をＡｒ／Ｏ２  中で行うことも考えられる。しかし、Ｏ２  を添加してスパッタ成膜したＰＺＴアモルファス膜では、結晶化プロセスにおいて膜にクラックが生じ、基板一面にＰＺＴ膜が白濁する現象が見られる。微細構造を電子顕微鏡により観察した様子を図１５に示す。図１５より、ＰＺＴ膜に無数のクラックが大きく生じていることが分かる。この現象は５インチのターゲットを用いて他のスパッタ装置で成膜した場合にも同様に発生した。
【００４８】
ＰＺＴ膜５、Ｐｔ電極６のＲＩＥではイオンにより物理的エッチング効果が大きいため膜表面の凹凸がエッチング後の形状に大きく影響する。本膜では±１００ｎｍの表面粗さがそのままエッチング後に下地基板の凹凸となってしまう問題があった。
【００４９】
次に、ゾルゲル法やＭＯＤ法などの溶液法（ＣＳＤ法）にて形成するＰＺＴ成膜プロセスを説明する。
【００５０】
まず、原料の性状、取り扱い容易性、安定性や他の物質との混合した時の反応性から、Ｐｂ，Ｔｉ，ＺｒなどのＰＺＴ膜構成元素の原料を選択する。Ｐｂでは酢酸鉛３水和物、Ｚｒにはジルコニウムテトラプロポキシド、Ｔｉにはチタンテトライソプロポキシドを利用する場合が多く、溶剤に２メトキシエタノールを使用して約０．２Ｍの溶液をまず調製する。この溶液は水分を十分に取り除くことで長期保存が可能である。
【００５１】
一般には酢酸鉛の水和物の水成分を除去する。成膜する時はこの溶液に水を加えて縮重合反応を起こさせるが、脱水反応および脱アルコール反応によってＭ−Ｏ−Ｍの架橋構造が形成される。この際に加えた水の量，反応時間（保持時間），ｐＨ，温度，濃度などによりこの架橋状態が変化する。
【００５２】
スパッタの場合と同様に異なったアモルファス状態を形成することになるため、ＰＺＴペロブスカイト構造に結晶化した後に配向性，結晶粒の性状，強誘電特性，リーク電流，疲労特性などが変化する。ＭＯＤ法でも同様である。Ｐｂ，Ｚｒ，Ｔｉの２エチルヘキサノエートなどを使用し、有機溶剤のキシレンを用いてＰＺＴのＭＯＤ用溶液を調製する。ＭＯＤ法の場合は加水分解反応は起こさず、その状態（混合状態）にて基板上に塗布する。基板上に成膜した後に２５０℃程度の低温で乾燥、脱溶剤を実施し、アモルファス状態のＰＺＴ膜となる。ＭＯＤ法では原料がＣ，Ｈ，Ｏを多く含む構造であるため結晶化時の膜の収縮が大きく、数１００ｎｍの厚い膜を形成するには塗布と結晶化工程を繰り返すなどの方法で行なう。
【００５３】
結晶化はスパッタによる場合と同様にＲＴＡを使用する場合が多い。７５０℃で５分程度の熱処理によりペロブスカイト単一相が得られる。しかしながら、このような溶液法を用いたＰＺＴ膜は結晶粒は１００〜数１００ｎｍと小さく、スパッタで形成された膜のような柱状組織を示さない粒状組織がみられる場合が多い。
【００５４】
また、ＰＺＴペロブスカイト相の配向性でみると、Ｐｔ（１１１）面上でも配向度の小さい多結晶膜や、（１００）面からの反射が強い配向膜となったりすることが多く、下地電極との整合性を得ることが困難である。また、このような膜では小さいＰＺＴ粒子から構成されることで粒界部が多くなる。従って、リーク電流の増大，疲労特性，残留分極量の減少，リテンション特性（電荷の保持特性）の劣化，欠陥や空間電荷による内部電界の発生などによって悪影響が発生する。
【００５５】
【発明が解決しようとする課題】
以上説明したように、従来の強誘電体薄膜は、成膜時において下地電極との界面付近に形成される酸素空孔や欠陥により強誘電性、疲労特性が劣化する。また、形成した粒径が小さく、下地電極とを構成する結晶の配向面と同一な面が配向していない柱状組織の誘電体膜の電気特性は、リーク電流が大きい、分極量の小さいものが多い、抗電界が大きいなどの問題も発生し、形成された誘電体膜表面の凹凸が大きい。
【００５６】
本発明は上記課題を解決するためになされたもので、その目的とするところは、疲労特性及び電気特性が良好で、表面の凹凸が少ない誘電体膜を有する電子部品を提供することにある。
【００５７】
また、本発明の別の目的は、上記電子部品の製造方法を提供することにある。
【００５８】
【課題を解決するための手段】
本発明に係る電子部品は、導電性薄膜と、この導電性薄膜上に該導電性薄膜の平均粒子径よりも大きい平均粒子径で接して形成され、前記導電性薄膜と格子定数が整合する材料からなり、前記導電性薄膜を構成する結晶の配向面と同一な面が最も高く配向した誘電体膜とを具備してなることを特徴とする。
【００５９】
本発明の望ましい形態を以下に示す。
【００６０】
（１）誘電体薄膜の粒子径Ａが、下地電極の粒子径Ｂと、Ｂ＜Ａ＜１００Ｂの関係をもつ。
【００６１】
（２）導電性薄膜は、半導体層及び該半導体層の上に形成された絶縁膜の上に形成されており、誘電体膜上には導電性材料からなる上部電極が形成されており、導電性薄膜，誘電体膜及び上部電極により半導体メモリのキャパシタを構成する。
【００６２】
（３）誘電体薄膜がＡＢＯ３  を化学式としたペロブスカイト構造をもつ。
【００６３】
（４）（３）のペロブスカイト構造を構成する元素ＡはＰｂ，Ｂａ，Ｓｒ，Ｃａ，Ｌａの少なくとも一種を含み、元素ＢはＴｉ，Ｚｒ，Ｎｂ，Ｔａ，Ｆｅ，Ｗ，Ｃｏ，Ｎｉの少なくとも一種を含む。
【００６４】
（５）下地電極材料がＰｔ，Ｒｕ，Ｉｒ，ＩｒＯｘ  ，ＲｕＯｘ  などの貴金属及び貴金属の酸化物あるいはＳｒＲｕＯ３  ，（Ｌａ０．５  Ｓｒ０．５  ）ＣｏＯ３  などのペロブスカイト型導電性酸化物、超伝導性薄膜などを主成分とする。
【００６５】
（６）誘電体膜はＰＺＴ膜である。
【００６６】
また、本発明に係る薄膜電子部品の製造方法は、導電性薄膜を形成する工程と、この導電性薄膜の上に該導電性薄膜と格子定数がほぼ同じ材料からなる誘電体膜を成膜装置により成膜する工程とを具備し、前記導電性薄膜及び前記誘電体膜の界面付近の前記誘電体膜成膜時の前記成膜装置内への導入酸素量を前記界面付近よりも上面の成膜時よりも多くして前記導電性薄膜を構成する結晶の配向面と同一な面を最も高く配向させることを特徴とする。
【００６７】
本発明の望ましい形態を以下に示す。
【００６８】
（１）誘電体膜の形成はＣＶＤ法，スパッタ法，蒸着法，レーザアブレーション法により行う。
【００６９】
（２）成膜装置はスパッタ装置であり、成膜工程はスパッタ装置内に導入する不活性ガスとともに酸素を導入してスパッタを行い、このスパッタ後に加熱処理により誘電体膜を結晶化させる工程である。
【００７０】
（３）誘電体膜の成膜工程は第１、第２の膜堆積工程及び結晶化工程からなり、第１の膜堆積工程は導入酸素量を多くして第１の非晶質膜を１０ｎｍ以下の膜厚に形成する工程であり、第２の膜堆積工程は第１の工程に比較して導入酸素量を少なくして第１の非晶質膜上に第２の非晶質膜を形成する工程であり、結晶化工程は第１及び第２の非晶質膜を加熱処理により結晶化させる工程であることを特徴とする。
【００７１】
（４）（３）の第１及び第２の膜堆積工程は室温で行う。
【００７２】
（５）（２）のスパッタ法による形成では、形成すべき誘電体膜の組成に比較してターゲット組成のＰｂを増加させる。
【００７３】
（６）（２）のスパッタ法による形成では、ターゲットにＬａを添加する。
【００７４】
（７）導電性薄膜をパターニングし、このパターニングされた基板上にＰＺＴ膜をスパッタにより成膜し、その後の加熱処理により導電性薄膜上のＰＺＴ膜のみを結晶化させる。
【００７５】
（作用）
本発明に係る電子部品では、誘電体膜の粒子径は導電性薄膜の粒子径よりも大きく、また誘電体膜と導電性薄膜と格子定数が整合し、かつ導電性薄膜を構成する結晶の配向面と同一な面が最も高く配向して誘電体膜が導電性薄膜に接して形成される。
【００７６】
これによって、誘電体膜の粒界部分が少なくかつ誘電体膜内部と導電性薄膜界面付近との組成ずれが起こりにくい。従って、分極量が大きく、複数回のスイッチングを行っても分極量が小さくなりにくく、抗電圧が低く、リーク電流が小さく、さらに誘電体膜表面の凹凸を小さく抑えることができる。
【００７７】
また、本発明に係る電子部品の製造方法では、誘電体膜の形成初期の導電性薄膜界面付近の膜堆積において酸素添加量を多くする。これによって、導電性薄膜と誘電体膜との配向面が同一な面で配向して誘電体膜が堆積する。従って、粒径の大きな誘電体膜を形成することができるため、分極量が大きく、複数回のスイッチングを行っても分極量が小さくなりにくく、抗電圧が低く、リーク電流が小さく、さらに誘電体膜表面の凹凸を小さく抑えることができる。
【００７８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００７９】
（第１実施形態）
図１は、本発明の第１実施形態に係る電子部品を含む半導体装置の全体構成を示す図であり、Ｐｂ系ペロブスカイト型酸化物であるＰＺＴ薄膜を誘電体薄膜として用いた強誘電体メモリ（ＦｅＲＡＭ）のキャパシタを示す。
【００８０】
図１に示すように、まずＳｉ基板１に通常プロセスによりトランジスタを作り込みＣＭＯＳ構造を形成する。次いで、ＣＶＤ法等によりＳｉ基板１上にＳｉＯ２  からなる絶縁膜２を堆積する。次いで、絶縁膜２上にＴｉ等の金属からなる２０ｎｍ厚の接合層３及びＰｔ電極４をＤＣマグネトロンスパッタにより連続スパッタにて形成する。Ｔｉ接合層３は、絶縁膜２とＰｔ電極４との密着性を向上させるために形成する。また、Ｐｔ電極４の膜厚は２００ｎｍで室温にて成膜する。この成膜条件において、下地電極のＰｔは、面心立方格子の最稠密である（１１１）面が基板と平行となるように配向して形成される。Ｔｉは酸化しないようにＴｉ及びＰｔの連続スパッタを用いる。なお、このＰｔ電極４の材料はＲｕ，Ｉｒ，ＩｒＯｘ  ，ＲｕＯｘ  からなる金属若しくは金属の酸化物又はＳｒＲｕＯ３  ，（Ｌａ０．５  Ｓｒ０．５  ）ＣｏＯ３  からなるペロブスカイト型導電性酸化物若しくは超伝導薄膜で置換可能である。
【００８１】
次に、Ｐｔ電極４上にＲＦマグネトロンスパッタ法により誘電体膜であるＰＺＴ膜５を形成する。ＰＺＴ膜５の形成に用いるターゲットの組成はＰｂ１．１０Ｌａ０．０５Ｚｒ０．４  Ｔｉ０．６  Ｏ３  とする。この組成から分かるように、Ｐｂ量を化学量論的なＰＺＴ組成よりも１０％程度多くしたＰＺＴセラミックターゲットを使用する。また、疲労特性を上げるため、Ｌａを微量混入している。例えばこのターゲットにより形成されるＰＺＴ膜５に相当する誘電体膜の粒子径Ａは、Ｐｔ電極４に相当する下地電極の粒子径Ｂと、Ｂ＜Ａ＜１００Ｂの関係をもつようにそれぞれの材料を選択するのが望ましい。
【００８２】
結晶構造に関してはＰｔは面心立方構造をとり格子定数は３．９５×１０−１ｎｍ程度である。ペロブスカイト構造ＰＺＴはＰｂとＯからなる面心立方格子の酸素八面体空隙にＴｉ，Ｚｒイオンが入る構造であり、Ｚｒ／Ｔｉ比によって若干格子定数が変化するが、およそ４．０×１０−１ｎｍであり、Ｐｔの格子定数とのマッチングがよい。このため（１１１）面に配向したＰｔ薄膜上にはＰＺＴ（１１１）面が最も整合した面となる。
【００８３】
ＰＺＴセラミックターゲットは密度の高いものがスパッタ速度が大きく水分などに対する耐環境性も良好であるため、理論密度９８％のセラミック焼結体を使用する。スパッタ時にはプラズマにより基板温度の上昇や飛来粒子による衝撃作用（ボンバードメント）があるために、Ｓｉ基板からのＰｂの蒸発や再スパッタが起こり膜中のＰｂ量の欠損が生じやすい。ターゲット中の過剰Ｐｂはそれを補償するために加える。Ｚｒ，Ｔｉ，Ｌａなどの元素はターゲット組成とほぼ同じ量で膜に取り込まれるため、上記に示した組成に限定されず、望む組成の量比のものを用いればよい。
【００８４】
本実施形態では結晶化するＰＺＴ膜５の構造及び電気特性を改良するために、酸素を導入したスパッタ法を利用し、ＰＺＴ膜５を２段階により成膜する。すなわち、最初に酸素を導入した雰囲気でスパッタ成膜してシード層５ａを形成し、後に通常のＡｒ中スパッタによりＰＺＴ膜本体５ｂを成膜する。
【００８５】
スパッタ条件は、ターゲット−接合層３間距離が６０ｍｍであり、回転式のマグネットを用いて１２インチのセラミックＰＺＴターゲットに対し１．０〜１．５ｋＷでスパッタを行なう。
【００８６】
シード層５ａの成膜段階では、ガス圧０．５〜２．０ＰａでＡｒに酸素を２０％導入した条件で１５〜３０秒成膜し、２〜５ｎｍ厚さのＰＺＴアモルファス膜を形成する。このシード層５ａの成膜後、ＰＺＴ膜本体５ｂをこのシード層５ａの上に再度Ａｒガスのみを使用してガス圧０．５〜２．０Ｐａ、１．０〜１．５ｋＷの電力にて約５分間ＲＦマグネトロンスパッタを行なう。膜厚は２５０〜３００ｎｍである。
【００８７】
なお、この誘電体膜５の成膜前には、ターゲット表面の状態，温度，チャンバ内環境を一定とするため約１時間のプレスパッタを同じスパッタ条件にて行なう。Ｐｂ量および結晶化後の構造・電気特性はこのプレスパッタにより大きく変化してしまうのでスパッタ成膜と同様に厳しい成膜条件の下で行うことが望ましい。
【００８８】
シード層５ａ及びＰＺＴ膜本体５ｂを成膜後、ＲＴＡを用いて酸素気流中７５０℃、５秒の加熱によりペロブスカイト相に結晶化させる。なお、ＲＴＡ以外に管状炉などでも結晶化が可能であるが、ＲＴＡの方がサーマルバジェットが小さくＰｔ電極４とＰＺＴ膜５の拡散、反応を抑えることができ、界面の平滑性には適するのでＲＴＡによるのが望ましい。
【００８９】
また、このＲＴＡ後の結晶構造をＸＲＤにて調べた結果、ペロブスカイト相で（１１１）面からの非常に強い反射が得られた。従って、Ｐｔ電極４を構成する結晶の配向面と同一な面が最も高く配向してＰＺＴ膜５が形成されていることが分かる。これは、シード層５ａの成膜の際に過剰の酸素を導入しているため、Ｔｉの周囲の酸素欠損が起こりにくく、このためＰｔ電極４とＰＺＴ膜５の界面付近からペロブスカイト構造に移行しやすいため、界面付近から上層に向けてペロブスカイト構造がＰｔ電極４に、その配向面と同一な面が最も高く配向して成長するからである。
【００９０】
また、この結晶化後のＰＺＴ膜５の微細構造の顕微鏡写真を図２〜図４に示す。また、図２〜図４ではシード層５ａ成膜時間を変えて行っており、図２は１５ｓ、図３は３０ｓ、図４は６０ｓのシード層５ａ成膜時間をとっており、図２（ａ），図３（ａ），図４（ａ）は上面からみた顕微鏡写真を、図２（ｂ），図３（ｂ），図４（ｂ）は横断面を示す顕微鏡写真である。これら図２〜図４に示すように粒径はシード層５ａ成膜時間が長いほど大きくなるが、ＰＺＴ膜５自体の表面の凹凸はシード層５ａ成膜時間３０ｓの場合が最も少なく、０．５〜１．５μｍ径のＰＺＴ粒子がＰｔ上に形成されており、膜表面の平滑性も改善されることが分かる。この成膜時間３０ｓにより形成されるシード層５ａの膜厚は１０ｎｍ以下である。
【００９１】
また、図３における断面図を模式的に表したのが図５である。図５に示すように、Ｐｔ粒子５４からなるＰｔ電極４上に形成されるＰＺＴ膜５は、従来の成膜方法で得られた図１３に示すものに比較してかなり大きなＰＺＴ粒子５５から構成される。
【００９２】
一方シード層５ａの膜厚を厚くする場合には１０ｎｍで疲労特性の劣化が起こる。電圧（±）印加サイクルによる分極値の低下が始まるサイクル数を図６に示す。横軸はシード層５ａの膜厚を、縦軸は分極値劣化開始サイクル数を示す。図６に示すように、５ｎｍ程度のシード層厚で１０６  サイクルまで劣化が起こらなかったものが１０ｎｍでは１０３  サイクルで劣化が開始する。但し、疲労特性は他にもＰＺＴ／Ｐｔ界面のＰｂ量、Ｚｒ／Ｔｉ比の影響も大きいため、それぞれのスパッタ環境によりシード層厚の最適値にずれが生じる。さらに、図１５に示すように、Ａｒ／Ｏ２  スパッタ時は２００ｎｍ以上の厚さでは写真に示すように結晶化後にクラックを生じる欠点を持つ。このように、Ａｒ／Ｏ２  初期スパッタシード層５ａについては膜厚の制約がある。数十ｎｍ以下の場合には、ＰＺＴ粒子の結晶化時の成長も小さく、配向性も悪い。また分極値もシード層を薄くすることで１０μＣ／ｃｍ２  以下に減少する。従って、シード層５ａの膜厚は１０ｎｍ以下にすることが望ましい。
【００９３】
次にＰＺＴ結晶膜５上に上部電極となるＰｔ電極６をＤＣマグネトロンスパッタにより形成してキャパシタ構造が完成する。Ｐｔ電極６のパターンはＲＩＥ装置を用いて、Ａｒと弗化炭素系のガス中でエッチングを行い微細パターンを形成するが、本実施形態では初期強誘電特性を測定するためポジレジストにてＰＺＴ膜５上にパターンを形成し、リフトオフ法によりＰｔ上部電極パターンとする。また、誘電体膜５とＰｔ電極６との密着性を向上させるために６００℃で酸素中１時間のアニール処理を施す。
【００９４】
以上示した工程により形成されたキャパシタの強誘電性を電荷量Ｑ−印加電圧Ｖのヒステリシス特性にて調べた結果を図７に示す。横軸は印加電圧（Ｖ）を、縦軸は分極量（μＣ／ｃｍ２  ）である。図７に示すように、分極量２Ｐｒ（残留分極×２）で約４０μＣ／ｃｍ２  を示し、６インチＳｉウェハの全面に同程度の分極量と抗電界をもつＰＺＴ膜であることが分かる。抗電圧も１Ｖ程度と低い値が得られる。
【００９５】
次に、この試料の疲労特性を評価した。疲労特性評価は５０μｍ角、３００ｎｍ厚さのＰＺＴキャパシタに５Ｖの膜構造でスイッチングを繰り返した１０６  サイクルまで分極量の変化がなく、劣化が始まってから５０％に分極量が減少するまで１０９  サイクル以上と長寿命であった。また、この１０９  サイクルスイッチングを繰り返した後のリーク電流も５Ｖ印加時で１０−８Ａ／ｃｍ２  オーダーと低い値であった。また、表面の凹凸が減少したためにＲＩＥ加工時の悪影響が小さく、Ｐｔ電極４／ＰＺＴ膜５／Ｐｔ電極６のエッチング後の下地も平滑なものが得られた。
【００９６】
このように、ＰＺＴ膜５の形成において、Ｐｔ電極４との界面付近における形成時にＡｒガスにＯ２  ガスを添加することにより、Ｐｔ電極４を構成する結晶の配向面と同一な面が最も高く配向してＰＺＴ膜５が形成することができる。従って、粒径の大きなＰＺＴ膜が形成されるため、リーク電流が少なくなり、誘電体膜の分極値が大きくなり、抗電圧も低く、疲労特性が改善され、膜表面の凹凸を少なくすることができる。また、このＯ２  ガスを添加することによるシード層５ａ形成後はＡｒガスのみでＰＺＴ膜５を形成するため、結晶化後のＰＺＴ膜５内にクラックが生じない。この方式はＰＺＴ膜５を大型６インチウェハ基板面内での構造・電気特性の均一化も達成できる。
【００９７】
なお、本実施形態ではＳｉＯ２  からなる絶縁膜２上にＴｉ接合層３を形成する場合を示したが、絶縁膜２上にさらにＴｉＯ２  層を形成するものでもよい。
【００９８】
（第２実施形態）
図４は、本発明の第２実施形態に係る電子部品を含む半導体装置の全体構成を示す図であり、第１実施形態と同様にＰｂ系ペロブスカイト型酸化物であるＰＺＴ薄膜を誘電体薄膜として用いた強誘電体メモリ（ＦｅＲＡＭ）のキャパシタを示す。なお、第１実施形態と共通する部分には同一符号を付する。
【００９９】
まずＳｉ基板１中に通常プロセスによりトランジスタを作り込みＣＭＯＳ構造をもつ集積回路を形成する。次いで、Ｓｉ基板１上にＣＶＤ法にてＳｉＮ膜２ａ及びＴｉＯ２  膜２ｂからなる絶縁膜２を形成する。ＳｉＮ膜２ａ上にＴｉＯ２  膜２ｂを形成するのは、ＳｉＮ膜２ａ上よりもＴｉＯ２  膜２ｂ上のほうが安定してＰＺＴ膜５を形成できるからである。
【０１００】
次いで、この絶縁膜２上にＴｉからなるＴｉ接合層３を介して下地電極となるＰｔ電極４をＤＣマグネトロンスパッタにより形成する。Ｐｔ電極４の膜厚は２００ｎｍで室温にて成膜すると面心立方格子の最稠密である（１１１）面が基板と平行となるように配向した膜が形成される。Ｔｉは酸化しないようにＴｉ及びＰｔの連続スパッタを用いる。
【０１０１】
次に形成したＰｔ電極４をＲＩＥにより加工する。Ｐｔの加工にはＡｒとＣＦ４  ガスを混合したものを用いる。まずＰｔ電極４上にポジレジストによりパターンを形成しＲＩＥを行なう。Ｔｉ接合層３のＴｉも同時にエッチングした後にレジストをアッシングにて除去し、パターニングした電極とする。これにより、Ｐｔ電極４パターンはキャパシタ部の下地電極となるエリア８１とプレート配線部８２に分けられる。
【０１０２】
加工したＰｔ電極４及び絶縁膜２上にＲＦマグネトロンスパッタ法によりＰＺＴ膜５を形成する。ターゲットは組成がＰｂ１．１０Ｌａ０．０５Ｚｒ０．４  Ｔｉ０．６  Ｏ３  の高密度セラミック焼結体を使用する。スパッタ時のＳｉ基板１からのＰｂの蒸発や再スパッタが起こり膜中Ｐｂ量の欠損が生じやすいために過剰Ｐｂをいれてある。
【０１０３】
また、結晶化するＰＺＴ膜５の構造・電気特性を改良するために、酸素を導入したスパッタ法を用いる。Ａｒ／Ｏ２  中でスパッタ成膜したＰＺＴアモルファス膜が結晶化プロセスで膜にクラックが生じ、Ａｒ中でのスパッタ膜では問題ないことから、最初に酸素を導入した雰囲気でスパッタ成膜して２〜５ｎｍ厚のシード層５ａを形成し、次にＡｒ中スパッタによりＰＺＴ膜本体５ｂを成膜する２段階スパッタ方法を採用する。
【０１０４】
スパッタ条件は、ターゲット−基板間距離が６０ｍｍ、回転式のマグネットを用いて、１２インチのセラミックＰＺＴターゲットに対し１．０〜１．５ｋＷでスパッタを行なう。第一段階ではガス圧０．５〜２．０ＰａでＡｒに酸素を２０％導入した条件で１５〜３０秒成膜する。このＰＺＴアモルファスシード層５ａ上に再度Ａｒガスのみを使用してガス圧０．５〜２．０Ｐａ、１．０〜１．５ｋＷの電力にて約５分間ＲＦマグネトロンスパッタを行なう。膜厚は２５０〜３００ｎｍである。それぞれＰＺＴ成膜前にターゲット表面状態、温度、チャンバ内環境を一定とするための約１時間のプレスパッタを同スパッタ条件にて実施する。
【０１０５】
ＰＺＴ膜５形成後、ＲＴＡにより酸素気流中７５０℃、５秒の加熱でペロブスカイト相に結晶化させる。
【０１０６】
ＲＴＡ後のＰＺＴ膜５をＸＲＤにて結晶構造を観察したところ、下地がＰｔであるエリア８１及びプレート配線部８２の部分はペロブスカイト相（１１１）面からの強い反射が得られたが、それ以外の部分ではＰＺＴ膜５は結晶化せず、非晶質ＰＺＴ膜８３のままであった。従って、下地がＰｔである部分では、シード層５ａの成膜の際に酸素を過剰に導入したことによりＰｔ電極４とＰＺＴ膜５の界面付近でのペロブスカイト構造への以降を容易にするため、Ｐｔ電極４を構成する結晶の配向面と同一な面が最も高く配向してＰＺＴ膜５が形成されていることが分かる。
【０１０７】
微細構造の観察結果では、ミクロンサイズのキャパシタ部分のＰＺＴ膜５は１．０μｍ以上の粒径のＰＺＴ粒子８４が形成された。エリア８１は幅２〜５μｍであるため、一つのキャパシタには結晶粒界８５が含まれないか含まれても少量であった。また、膜表面の平滑性も改善された。
【０１０８】
次にＰＺＴ膜５上のエリア８１に上部電極となるＰｔ電極６をＤＣマグネトロンスパッタにより形成してキャパシタ構造が完成する。Ｐｔ電極６パターンもＲＩＥ装置を用いて、Ａｒと弗化炭素系のガス中でエッチングを行い微細パターンを形成する。ドライエッチングのプラズマによるダメージを除去することと電極との密着性を向上させるために６００℃で酸素中１時間のアニール処理をほどこし電気特性を評価した。
【０１０９】
強誘電性を電荷量Ｑ−印加電圧Ｖのヒステリシス特性にて調べた結果、分極量２Ｐｒ（残留分極×２）で約４０μＣ／ｃｍ２  を示し、６インチＳｉウェハの全面に同程度の分極量と抗電界をもつ膜であることが分かる。抗電圧も１Ｖ程度と低い値が得られる。
【０１１０】
この試料の疲労特性を評価したところ、５Ｖ印加電圧で１０６  サイクルまで分極量の変化がなく、劣化が始まってから５０％に分極量が減少するまで１０９  サイクル以上と長寿命であった。また、この１０９  サイクルスイッチングを繰り返した後のリーク電流も５Ｖ印加時で１０−８Ａ／ｃｍ２  オーダーと低い値であった。また、表面の凹凸が減少したためにＲＩＥ加工時の悪影響が小さく、Ｐｔ／ＰＺＴ／Ｐｔ膜のエッチング後の下地も平滑なものが得られた。
【０１１１】
このように、本実施形態によれば、ＰＺＴ膜５の形成において、Ｐｔ電極４との界面付近における形成時にＡｒガスにＯ２  ガスを添加することにより、キャパシタを構成するエリア８１部分ではＰｔ電極４を構成する結晶の配向面と同一な面が最も高く配向してＰＺＴ膜５が形成される。従って、リーク電流が少なくなり、ＰＺＴ膜５の分極値が大きくなり、抗電圧も低く、疲労特性が改善され、膜表面の凹凸を少なくすることができる。また、このＯ２  ガスを添加することによるシード層形成後はＡｒガスのみでＰＺＴ膜５を形成するため、結晶化後のＰＺＴ膜５内にクラックが生じない。
【０１１２】
なお、上記実施形態では誘電体膜本体を形成する際にＡｒガスのみを導入する場合を示したが、クラックを生じさせない程度のＯ２  ガスを微量混入する場合でも本発明を適用できる。
【０１１３】
また、ＰＺＴ膜５を強誘電体膜として用いる場合を示したが、化学式ＡＢＯ３  の誘電体薄膜において、該誘電体薄膜を構成するＡ元素がＰｂ，Ｂａ，Ｓｒ，Ｃａ，Ｌａから少なくとも一種、該誘電体薄膜を構成するＢ元素がＴｉ，Ｚｒ，Ｎｂ，Ｔａ，Ｆｅ，Ｗ，Ｃｏ，Ｎｉから少なくとも一種からなるものと置換可能である。
【０１１４】
また、このＰＺＴ膜の置換に対応して、Ｐｔ電極４をＲｕ，Ｉｒ，ＩｒＯｘ  ，ＲｕＯｘ  などの貴金属及び貴金属の酸化物あるいはＳｒＲｕＯ３  ，（Ｌａ０．５  Ｓｒ０．５  ）ＣｏＯ３  などのペロブスカイト型導電性酸化物、超伝導性薄膜などを主成分とする材料に置換可能である。
【０１１５】
また、Ｐｔ（１１１）面にＰＺＴ（１１１）面が配向する場合に限らず、例えば下地電極となるＰｔ（１００）面に誘電体膜となるＭｇＯ（１００）面が配向する場合等でもよい。
【０１１６】
また、強誘電体薄膜を強誘電体メモリのキャパシタに用いる場合に限らず、例えばアクチュエータ，超音波振動子，超音波モータ，ハイドロフォン，圧電トランスなどのトランデューサへ，積層セラミックコンデンサなど受動部品，赤外線センサなどのセンサとして用いることもできる。
【０１１７】
その他、本発明の主旨を逸脱しない範囲で種々変形して実施することができる。
【０１１８】
【発明の効果】
以上説明したように本発明によれば、誘電体膜は導電性薄膜を構成する材料の粒子径よりも大きい粒子径からなるため、従来の粒径の小さい誘電体膜で生じるリーク電流特性，スイッチング特性及びエージング特性の劣化を抑えることができ、誘電体膜表面が平滑となる。また、導電性薄膜と誘電体膜の格子定数が整合し、導電性薄膜を構成する結晶の配向面と同一な面が最も高く配向して誘電体膜が形成されるため、下地電極上全域で分極量を大きくすることができ、抗電圧も低く、疲労特性が改善される。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電子部品を含む強誘電体メモリのキャパシタ構造を示す横断面図。
【図２】同実施形態における電子部品を含む強誘電体メモリのキャパシタ構造を示す顕微鏡写真。
【図３】同実施形態における電子部品を含む強誘電体メモリのキャパシタ構造を示す顕微鏡写真。
【図４】同実施形態における電子部品を含む強誘電体メモリのキャパシタ構造を示す顕微鏡写真。
【図５】同実施形態におけるキャパシタ構造のＰＺＴ膜付近の模式断面図。
【図６】シード層膜厚と分極値劣化開始サイクル数の関係を示す図。
【図７】同実施形態における強誘電体膜のヒステリシス特性を示す図。
【図８】本発明の第２実施形態に係る電子部品を含む強誘電体メモリのキャパシタ構造を示す横断面図。
【図９】本発明の対象とする強誘電体のヒステリシス特性を示す図。
【図１０】本発明の対象とする強誘電体メモリの１単位の回路構成を示す図。
【図１１】従来の強誘電体メモリのキャパシタ構造を示す横断面図。
【図１２】従来の電子部品の製造方法により製造された強誘電体膜を示す顕微鏡写真。
【図１３】従来のキャパシタ構造のＰＺＴ膜付近の模式断面図。
【図１４】従来の電子部品の製造方法により製造された強誘電体膜のヒステリシス特性を示す図。
【図１５】酸素雰囲気中でスパッタした強誘電体膜を示す顕微鏡写真。
【符号の説明】
Ｖｃ，−Ｖｃ…抗電圧
Ｐｓ，−Ｐｓ…飽和分極値
Ｐｒ，−Ｐｒ…残留分極値
ＢＬ…ビットライン
ＷＬ…ワードライン
Ｖｐ…プレート電圧
Ｔｒ…パスゲートトランジスタ
ＦＥ…強誘電体メモリセル
１…Ｓｉ基板
２…絶縁膜
３…Ｔｉ接合層
４…Ｐｔ電極
５…ＰＺＴ膜
５ａ…シード層
５ｂ…ＰＺＴ膜本体
６…Ｐｔ電極
５４，１３４…Ｐｔ粒子
５５，１３５…ＰＺＴ粒子
８１…エリア
８２…プレート配線部
８３…非晶質ＰＺＴ膜
８４…ＰＺＴ粒子
８５…結晶粒界
【図１】
0003576788.tif 000002
【図２】
0003576788.tif 000003
【図３】
0003576788.tif 000004
【図４】
0003576788.tif 000005
【図５】
0003576788.tif 000006
【図６】
0003576788.tif 000007
【図７】
0003576788.tif 000008
【図８】
0003576788.tif 000009
【図９】
0003576788.tif 000010
【図１０】
0003576788.tif 000011
【図１１】
0003576788.tif 000012
【図１２】
0003576788.tif 000013
【図１３】
0003576788.tif 000014
【図１４】
0003576788.tif 000015
【図１５】
0003576788.tif 000016