(57)【特許請求の範囲】
【請求項１】
信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記第１混合チャネル領域は、前記垂直電荷転送部を覆う垂直電荷転送電極群の内の任意の１電極である接続垂直電荷転送電極下の途中まで形成され、その位置から水平電荷転送部方向の垂直電荷転送部が、高不純物濃度で一導電型の第１高濃度不純物領域で形成されていることを特徴とする電荷転送素子。
【請求項２】
前記接続垂直電荷転送電極が、前記電荷転送電極群の内、最も水平電荷転送部に近い電極であることを特徴とする請求項１記載の電荷転送素子。
【請求項３】
前記第１混合チャネル領域を構成する両側の前記第１外側高濃度不純物領域は、前記接続垂直電荷転送電極下において、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第１高濃度不純物領域に直結する形状をなす請求項１又は２記載の電荷転送素子。
【請求項４】
電荷転送方向に垂直な方向の幅が、前記第１高濃度不純物領域は、前記第１混合チャネル領域と同じである請求項１、２又は３記載の電荷転送素子。
【請求項５】
信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第２外側高濃度不純物領域があって前記第２外側不純物領域が中央の低不純物濃度で一導電型の第２内部低濃度不純物領域を挟む構成の第２混合チャネル領域を含み、前記第１混合チャネル領域は、前記第２混合チャネル領域に接続され、前記第２混合チャネル領域は、前記接続チャネル部を覆う接続チャネル電極下の途中まで形成され、その位置から水平電荷転送素子方向の接続チャネル部が、高不純物濃度で一導電型の第２高濃度不純物領域で形成されていることを特徴とする電荷転送素子。
【請求項６】
前記第２混合チャネル領域を構成する両側の前記第２外側高濃度不純物領域は、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第２高濃度不純物領域に直結する形状をなす請求項５記載の電荷転送素子。
【請求項７】
電荷転送方向に垂直な方向において、前記第２高濃度不純物領域は、前記第２混合チャネル領域と同じ幅である請求項５又は６記載の電荷転送素子。
【請求項８】
前記第１混合チャネル領域の前記第１外側高濃度不純物領域及び前記第１内部低濃度不純物領域の電荷転送方向に垂直な方向の幅が、それぞれ前記第２混合チャネル領域の前記第２外側高濃度不純物領域及び前記第２内部低濃度不純物領域と同じである請求項５、６又は７記載の電荷転送素子。
【請求項９】
前記第１混合チャネル領域の前記第１外側高濃度不純物領域の不純物濃度及び前記第１内部低濃度不純物領域の不純物濃度が、それぞれ前記第２混合チャネル領域の前記第２外側高濃度不純物領域の不純物濃度及び前記第２内部低濃度不純物領域と等しい請求項５、６、７又は８記載の電荷転送素子。
【請求項１０】
信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第２外側高濃度不純物領域があって前記第２外側不純物領域が中央の低不純物濃度で一導電型の第２内部低濃度不純物領域を挟む構成の第２混合チャネル領域を含み、前記第１混合チャネル領域は、前記第２混合チャネル領域に接続され、前記第２混合チャネル領域は、前記水平電荷転送部を構成する水平電荷転送チャネル領域まで延在して、前記水平電荷転送チャネル領域と前記水平電荷転送チャネル領域の前記垂直電荷転送部側で連結し、前記水平電荷転送部は、前記水平電荷転送チャネル領域をその電荷転送方向に対して垂直な切断面で切断したとき、少なくとも前記垂直電荷転送部側に高不純物濃度で一導電型の側部高濃度不純物領域を有しており、垂直電荷転送部側の前記側部高濃度不純物領域は前記第２外側高濃度不純物領域と連結して高濃度不純物領域を構成していることを特徴とする電荷転送素子。
【請求項１１】
前記側部高濃度不純物領域が、前記水平電荷転送部の電荷転送方向に沿って両側に形成されている請求項１０に記載の電荷転送素子。
【請求項１２】
前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記水平電荷転送部の電荷転送方向に２分割されており、２分割された側部高濃度不純物領域は、それぞれ前記両側の第２外側高濃度不純物領域と連結して、それぞれＬ字型の高濃度不純物領域を構成する請求項１０又は１１記載の電荷転送素子。
【請求項１３】
前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記両側の第２外側高濃度不純物領域と連結してπ字型の高濃度不純物領域を構成する請求項１０又は１１記載の電荷転送素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子、遅延素子等に用いられる電荷転送素子に関し、特に、固体撮像素子の垂直電荷転送部から水平電荷転送部へ転送される信号電荷の転送効率を向上させるための転送チャネル構造に関するものである。
【０００２】
【従来の技術】
従来用いられている固体撮像素子の平面概略図を図１４に示す。図１４はインターライン型ＣＣＤイメージセンサを示したものである。２次元に配置されたフォトダイオード１０１の各列に隣接して垂直ＣＣＤ１０２が配置され、フォトダイオード１０１とトランスファーゲート１０３を介して接続されている。各垂直ＣＣＤ１０２の下端は水平ＣＣＤ１０４に接続され、水平ＣＣＤ１０４の端には増幅器１０５が接続されている。フォトダイオード１０１で光電変換された信号電荷は、トランスファーゲート１０３を介して垂直ＣＣＤ１０２に読み出された後、垂直ＣＣＤ１０２および水平ＣＣＤ１０４で転送され増幅器１０５で増幅されて出力される。又、フォトダイオード１０１及び垂直ＣＣＤ１０２は、チャネルストッパー１０６により分離される。
【０００３】
図１５は垂直ＣＣＤと水平ＣＣＤの接続部分周辺の平面概略図であり、図１６（ａ）、（ｂ）はそれぞれ図１５のＡ−Ａ’線およびＢ−Ｂ’線に沿った概略断面図である。図１５に示されているように、垂直ＣＣＤのチャネル１４０と水平ＣＣＤのチャネル１４１の間には、垂直／水平接続チャネル領域１４２が形成されている。
【０００４】
このような構造は、参考文献例えば特開平１１−２６７４９号公報に開示されている。不純物濃度が２×１０１４／ｃｍ３程度のＮ型基板１２１の一主面上に、垂直ＣＣＤに関しては不純物濃度が１×１０１６／ｃｍ３程度のＰ型ウェル１２２が形成され、Ｐ型ウェル１２２中に垂直電荷転送チャネルが形成される不純物濃度１×１０１７／ｃｍ３程度のＮ型ウェル１２４が形成される。
【０００５】
水平ＣＣＤに関しては、不純物濃度が２×１０１５／ｃｍ３程度のＰ型ウェル１２３中に水平電荷転送チャネルが形成されるが、水平電荷転送チャネルは、不純物濃度５×１０１６／ｃｍ３程度のＮ型ウェル１２５および電位障壁領域となる不純物濃度が３×１０１６／ｃｍ３程度のＮ−領域１２６により構成される。
【０００６】
さらに、Ｐ型ウェル１２２、１２３上にはチャネルストッパーとなる不純物濃度が１×１０１８／ｃｍ３程度のＰ＋型半導体領域１２８が形成され、Ｎ型基板１２１上のＰ型ウェル（図示せず）中にフォトダイオード１０１を構成する不純物濃度５×１０１６／ｃｍ３程度のＮ型半導体領域が形成されている。水平ＣＣＤのＰ型ウェル１２３のＮ型基板との接合深さは４μｍ程度と、垂直ＣＣＤのＰ型ウェル１２２の２μｍ程度に比べ深くなっている。
【０００７】
上記のように、垂直ＣＣＤと水平ＣＣＤでＮ型ウェルおよびＰ型ウェルが異なるのは、画素の縮小化に伴い垂直ＣＣＤでは単位面積当たりの電荷量を増大する必要があり、駆動周波数が高い水平ＣＣＤではフリンジ電界を大きくして転送効率を高くする必要があるため、各々別々に最適化するためである。
【０００８】
また、Ｎ型基板１２１の表面にはゲート絶縁膜１２７を介して２層のポリシリコン膜からなるゲート電極１１０〜１１８が形成されている。ゲート電極１１０、１１２、１１４、１１６、１１８は１層目のポリシリコン膜で形成され、ゲート電極１１１、１１３、１１５、１１７は２層目のポリシリコン膜で形成されている。垂直ＣＣＤにおいてはゲート電極１１１、１１２、１１３、１１０にそれぞれφＶ１、φＶ２、φＶ３、φＶ４が印可され、最終ゲート電極１１４にφＶ４が印加されている。水平ＣＣＤにおいてはゲート電極１１５と１１６にφＨ１が、ゲート電極１１７と１１８にφＨ２がそれぞれ印加されている。
【０００９】
図１７は、従来の固体撮像装置の垂直ＣＣＤから水平ＣＣＤへの電荷転送動作を行う場合に、垂直ＣＣＤおよび水平ＣＣＤの各ゲート電極に印加されるクロックパルスの一例であり、図１８は時刻ｔ１〜ｔ６の時の垂直ＣＣＤおよび水平ＣＣＤのＮ型ウェル１２４、１２５のチャネル電位分布の概略図である。
【００１０】
図１７、図１８より、時刻ｔ１の時、垂直ＣＣＤのＮ型ウェル１２４内の信号電荷ｅ１、ｅ２は高電圧ＶＶＨが印加されているゲート電極１１２、１１３下に蓄積されている。この時水平ＣＣＤのゲート電極１１５、１１６には高電圧ＶＨＨが印加されいる。
【００１１】
次に、時刻ｔ２の時、クロックパルスφＶ４が印加されている垂直ＣＣＤの最終ゲート電極１１４に高電圧ＶＶＨが印加されることにより、垂直ＣＣＤのＮ型ウェル１２４と水平ＣＣＤのＮ型ウェル１２５が電気的に導通され、信号電荷ｅ１はゲート電極１１５下を通りゲート電極１１６下に形成される電荷蓄積領域に向かって転送され始める。ここで、次の信号電荷ｅ２は、垂直ＣＣＤの高電圧ＶＶＨが印加されているゲート電極１１０、１１２、１１３下に蓄積されている。
【００１２】
次に、時刻ｔ３の時、クロックパルスφＶ２が印加されているゲート電極１１２に低電圧ＶＶＬが、続いて、クロックパルスφＶ１が印加されているゲート電極１１１に高電圧ＶＶＨが印加され、信号電荷ｅ１は、ゲート電極１１５下を通りゲート電極１１６下に形成される電荷蓄積領域に向かって押し出される。ここで、次の信号電荷ｅ２は、高電圧ＶＶＨが印加されているゲート電極１１０、１１１、１１３下に蓄積されている。
【００１３】
次に、時刻ｔ４の時には、クロツクパルスφＶ３が印加されているゲート電極１１３に低電圧ＶＶＬが印加され、信号電荷ｅ１は、ゲート電極１１５下を通りゲート電極１１６下に形成される電荷蓄積領域に向かって更に押し出される。ここで、次の信号電荷ｅ２は、高電圧ＶＶＨが印加されているゲート電極１１０、１１１下に蓄積されている。
【００１４】
次に時刻ｔ５の時に、クロックパルスφＶ２が印加されているゲート電極１１２に高電圧ＶＶＨが、クロックパルスφＶ４が印加されているゲート電極１１０および最終ゲート電極１１４に低電圧ＶＶＬが印加され、垂直ＣＣＤのＮ型ウェルと水平ＣＣＤのＮ型ウェルは電気的に分離される。ここで、次の信号電荷ｅ２は、高電圧ＶＶＨが印加されているゲート電極１１１、１１２下に蓄積されている。
【００１５】
最後に、時刻ｔ６の時に、クロックパルスφＶ３が印加されているゲート電極１１３に高電圧ＶＶＨが、クロックパルスφＶ１が印加されているゲート電極１１１に低電圧ＶＶＬが印加され、垂直ＣＣＤから水平ＣＣＤへの一水平操作線分の電荷転送動作が完了する。
【００１６】
その後、φＨ１、φＨ２に相補パルスを印加することで水平ＣＣＤに転送された信号電荷ｅ１を出力部まで転送し、時刻ｔ１の時の初期状態に戻る。
【００１７】
以降、この動作を繰り返すことにより信号電荷は、垂直ＣＣＤ１０２から水平ＣＣＤ１０４へと転送されていく。
【００１８】
【発明が解決しようとする課題】
しかしながら、上述したような従来の固体撮像素子は、チップサイズの縮小化または画素数の多画素化に伴い画素サイズの縮小化が行われており、垂直ＣＣＤの面積が縮小化している。画素サイズの縮小化に伴うダイナミックレンジ等の画質の劣化を抑えるには、単位面積当たりの垂直ＣＣＤの転送電荷量の向上が必要である。
【００１９】
そこで、転送電荷量を増大させたＣＣＤが発明され、特開昭５７−７９６４号公報に開示されている。図１９（ａ）、（ｂ）はそれぞれ上記公報に記載されているＣＣＤの概略平面図、図１９（ａ）のＤ−Ｄ’線概略断面図である。図１９（ｂ）は図１６（ａ）に示した断面に相当する。不純物濃度が２×１０１４／ｃｍ３程度Ｎ型基板２２１の一主面上に、不純物濃度が１×１０１６／ｃｍ３程度のＰ型ウェル２２２が形成され、Ｐ型ウェル２２２中に、不純物濃度１×１０１７／ｃｍ３程度のＮ型ウェル２２４と、電荷転送方法に沿ってＮ型ウェルの両側にＮ型ウェルよりも不純物濃度が１．２〜２倍程度高濃度のＮ＋型領域２２９が形成され、Ｎ型ウェル２２４とＮ＋型領域２２９が電荷転送チャネルを構成している。さらに、その外側には１×１０１８／ｃｍ３程度のＰ＋チャネルストッパーとなるＰ＋型領域２２８が形成されている。
【００２０】
Ｎ型基板２２１の表面にはゲート絶縁膜２２７を介して１層目のポリシリコン膜からなるゲート電極２１０、２１２、２層目のポリシリコン膜からなるゲート電極２１１、２１３が形成されている。ゲート電極２１０〜２１３に順に、一例として図１７に示したクロックパルスφＶ１、φＶ２、φＶ３、φＶ４をそれぞれ印加することで、信号電荷をφＶ１からφＶ４に向かって転送する。
【００２１】
図１９に示したＣＣＤが図１６のものと比べて転送電荷量が増大する理由を図２０を用いて説明する。図２０は図１９（ｂ）のＥ−Ｅ’線方向（実線）および図１６（ａ）のＣ−Ｃ’線方向（点線）に沿った、電荷量がゼロの場合と信号電荷が蓄積されている場合の電位分布の概略図を示している。図中、電位は下向きが正である。電荷量がゼロの場合をまず説明する。Ｐ＋型領域１２８と接する領域では、Ｐ＋型領域１２８からＮ型ウェル１２４に向かって電位が高くなっていき、この時の電位の傾きはＮ型ウェル１２４の不純物濃度に比例する。Ｎ型ウェル１２４の幅が十分に広い場合には、Ｎ型ウェル１２４の電位はゲート電極に印加される電圧で決まる電位まで高くなり、その後はその電位で一定となる。
【００２２】
又、図２０の点線で示すようにＮ型ウェル１２４が狭い場合には、両側のＰ＋型領域１２８からの電位の曲がりが接続し、Ｎ型ウェル１２４に電位の平坦な領域が形成されない。この場合には、ゲート電極に同じ電圧を印加しても、Ｎ型ウェル１２４の中央部の電位はＮ型ウェル幅が広い時の電位よりも低くなる。以上のような現象は、ナローチャネル効果と呼ばれるものである。
【００２３】
前述したように、Ｎ型ウェルでの電位の曲がりはＮ型ウェルの不純物濃度を上げることで急峻にすることができる。従って、Ｐ＋型領域２２８と接する領域に不純物濃度の高いＮ＋型領域２２９を形成した図１９の構造の電位分布（実線）は、点線で示した図１６の場合よりも電位の曲がりが急峻となり、Ｎ型ウェル中に電位が平坦な領域が形成されている。つまりナローチャネル効果が抑えられていることがわかる。この電位分布は、Ｎ＋型領域２２９の濃度と幅によって決まる。
【００２４】
次に、信号電荷が蓄積されている場合を説明する。信号電荷である電子は、Ｎ型ウェル中の電位の高い所から蓄積され、電位が平坦な領域が左右に広がると共に電位が低下する。図２０は、前述の２つの型のＣＣＤのＮ型ウェルの電位が等しくなるような電荷がそれぞれ蓄積された状態を示している。Ｐ＋型領域２２８と接するＮ＋型領域２２９とＮ型ウェル２２４の電位は、図中の実線で表され、前述したのと同じ理由で図１９の構造の方が急峻であり、Ｎ型ウェル中の電位の平坦な領域も広くなっている。電荷転送素子には高電圧と低電圧の２値のパルスが印加されるが、単位振幅電圧当たりの転送電荷量は、この電位の平坦な領域とゲート電極間の容量（チャネル−ゲート電極間容量）に比例する。つまり、Ｎ型ウェル中の電位の平坦な領域の広い図１９の構造の方が、チャネル−ゲート電極間容量が大きく、単位振幅電圧当たりの転送電荷量も大きい。転送電荷量は、この単位振幅電圧当たりの電荷量を電圧振幅の範囲で積分したものであるが、低消費電力化の流れの中、電荷転送能力は単位振幅電圧当たりの電荷量で評価すべきである。つまり図１９の構造の方が電荷転送能力が高いと考える。
【００２５】
しかしながら、このような転送電荷量が増大した電荷転送素子をＣＣＤイメージセンサの垂直ＣＣＤに適用した場合に、垂直ＣＣＤと水平ＣＣＤの接続部をどのように設計するか、つまり垂直ＣＣＤのＮ＋型領域２２９をどのような形にするかの開示はない。
【００２６】
図２１に示すように、Ｎ＋型領域２２９が垂直ＣＣＤ全体に形成されたＣＣＤイメージセンサを試作したところ、黒線不良率は従来構造の０％から約３０％に悪化した。黒線不良とは映像上に縦線状のノイズであり、垂直／水平ＣＣＤ接続部の転送効率が悪いことが主な原因である。シミュレーションから、この原因は垂直／水平ＣＣＤ接続部に電位障壁が形成されるためであることが分かった。
【００２７】
図２２（ａ）、（ｂ）は、それぞれ最終ゲート電極１１４端からのＮ＋型領域２２９の終端位置を０μｍ、最終ゲート電極１１４内部方向（水平ＣＣＤから離れる方向）に０．３μｍとした場合の、Ｆ−Ｆ’線方向に沿ったチャネル電位分布のシミュレーション結果である。それぞれ、最終ゲート電極１１４に高電圧（０Ｖ）（点線、図１７の時刻ｔ４に相当）および低電圧（−１０Ｖ）（実線、図１７の時刻ｔ５に相当）を印加した場合を示している。Ｎ＋型領域２２９端が最終ゲート電極１１４端から０．３μｍ離れて形成されると、最終ゲート電極下で転送方向（水平ＣＣＤ方向）に電位障壁が形成され、これにより垂直ＣＣＤから水平ＣＣＤへの電子の転送効率が劣化する。これが黒線不良の原因と考えられる。マスクは最終ゲート電極１１４端とＮ＋型領域２２９端は一致しているが、ポリシリ電極の加工精度やマスクの位置合わせ精度から、最大０．４μｍ程度はばらつきが生じる。このばらつきが、試作したＣＣＤイメージセンサで黒線不良率が悪化した原因と考えられる。
【００２８】
次に、Ｎ＋型領域端が最終ゲート電極１１４の内部方向に離れた場合に、転送方向に電位障壁が形成される理由を説明する。図２３（ａ）、（ｂ）は、それぞれＮ＋型領域２２９をあるゲート電極下（図２３ではゲート電極２１２下）で止めた場合の概略平面図、およびＧ−Ｇ’線方向のチャネル電位分布の概略図である。図２０に示したように、Ｎ型ウェルの不純物濃度が同じ場合、Ｎ＋型領域のある垂直ＣＣＤの電位の方がＮ＋型領域のないものに比べて高い。これにより、電荷転送方向に電位障壁ＶＢが形成され、転送不良が発生する。
【００２９】
本発明の目的は、Ｎ型ウェルの両側にＮ＋型領域を持つ垂直ＣＣＤを有し、垂直ＣＣＤから水平ＣＣＤに向かって電位の障壁を形成することなく、垂直ＣＣＤと水平ＣＣＤを接続することにより、転送不良の発生をなくし、黒線不良と呼ばれる縦線状の異常等が発生しない電荷転送素子を提供することにある。
【００３０】
【課題を解決するための手段】
本発明の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記第１混合チャネル領域は、前記垂直電荷転送部を覆う垂直電荷転送電極群の内の任意の１電極である接続垂直電荷転送電極下の途中まで形成され、その位置から水平電荷転送部方向の垂直電荷転送部が、高不純物濃度で一導電型の第１高濃度不純物領域で形成されていることを特徴とする。
【００３１】
本発明の第１の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記接続垂直電荷転送電極が、前記電荷転送電極群の内、最も水平電荷転送部に近い電極である；前記第１混合チャネル領域を構成する両側の前記第１外側高濃度不純物領域は、前記接続垂直電荷転送電極下において、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第１高濃度不純物領域に直結する形状をなす；電荷転送方向に垂直な方向の幅が、前記第１高濃度不純物領域は、前記第１混合チャネル領域と同じである、というものである。
【００３３】
本発明の第３の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第２外側高濃度不純物領域があって前記第２外側不純物領域が中央の低不純物濃度で一導電型の第２内部低濃度不純物領域を挟む構成の第２混合チャネル領域を含み、前記第１混合チャネル領域は、前記第２混合チャネル領域に接続され、前記第２混合チャネル領域は、前記接続チャネル部を覆う接続チャネル電極下の途中まで形成され、その位置から水平電荷転送素子方向の接続チャネル部が、高不純物濃度で一導電型の第２高濃度不純物領域で形成されていることを特徴とする。本発明の第３の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記第２混合チャネル領域を構成する両側の前記第２外側高濃度不純物領域は、前記垂直電荷転送部の電荷転送方向に沿って、所望の位置まで同間隔に形成された後、次第にその間隔を狭め、その間隔が最も狭くなった位置で前記第２高濃度不純物領域に直結する形状をなす；電荷転送方向に垂直な方向において、前記第２高濃度不純物領域は、前記第２混合チャネル領域と同じ幅である；前記第１混合チャネル領域の前記第１外側高濃度不純物領域及び前記第１内部低濃度不純物領域の電荷転送方向に垂直な方向の幅が、それぞれ前記第２混合チャネル領域の前記第２外側高濃度不純物領域及び前記第２内部低濃度不純物領域と同じである；前記第１混合チャネル領域の前記第１外側高濃度不純物領域の不純物濃度及び前記第１内部低濃度不純物領域の不純物濃度が、それぞれ前記第２混合チャネル領域の前記第２外側高濃度不純物領域の不純物濃度及び前記第２内部低濃度不純物領域と等しい、という形態を採る。
【００３４】
本発明の第４の電荷転送素子は、信号電荷を一方向に順次転送する垂直電荷転送部と、前記垂直電荷転送部により順次転送された前記信号電荷を受け入れて前記信号電荷を順次転送する水平電荷転送部とを含む電荷転送素子であって、前記電荷転送素子は、前記垂直電荷転送部と前記水平電荷転送部の間に前記垂直電荷転送部から前記水平電荷転送部に接続する接続チャネル部を有しており、前記垂直電荷転送部は、前記垂直電荷転送部をその電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第１外側高濃度不純物領域があって前記第１外側不純物領域が中央の低不純物濃度で一導電型の第１内部低濃度不純物領域を挟む構成の第１混合チャネル領域を含み、前記接続チャネル部は、その電荷転送方向に対して垂直な切断面で切断したとき、両側に高不純物濃度で一導電型の第２外側高濃度不純物領域があって前記第２外側不純物領域が中央の低不純物濃度で一導電型の第２内部低濃度不純物領域を挟む構成の第２混合チャネル領域を含み、前記第１混合チャネル領域は、前記第２混合チャネル領域に接続され、前記第２混合チャネル領域は、前記水平電荷転送部を構成する水平電荷転送チャネル領域まで延在して、前記水平電荷転送チャネル領域と前記水平電荷転送チャネル領域の前記垂直電荷転送部側で連結し、前記水平電荷転送部は、前記水平電荷転送チャネル領域をその電荷転送方向に対して垂直な切断面で切断したとき、少なくとも前記垂直電荷転送部側に高不純物濃度で一導電型の側部高濃度不純物領域を有しており、垂直電荷転送部側の前記側部高濃度不純物領域は前記第２外側高濃度不純物領域と連結して高濃度不純物領域を構成していることを特徴とする。
【００３５】
本発明の第４の電荷転送素子は、次のいずれかの適用形態を採る。即ち、前記側部高濃度不純物領域が、前記水平電荷転送部の電荷転送方向に沿って両側に形成されている；前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記水平電荷転送部の電荷転送方向に２分割されており、２分割された側部高濃度不純物領域は、それぞれ前記両側の第２外側高濃度不純物領域と連結して、それぞれＬ字型の高濃度不純物領域を構成する；前記側部高濃度不純物領域のうち、前記垂直電荷転送部側の側部高濃度不純物領域は、前記両側の第２外側高濃度不純物領域と連結してπ字型の高濃度不純物領域を構成する、というものである。
【００３６】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。図１は、本発明の第１の実施形態の第１の実施例を説明するための、垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図であり、図２および図３（ａ）に図１のＳ−Ｓ’線断面およびＴ−Ｔ’線断面の概略図を示す。図３（ｂ）はＴ−Ｔ’線方向に沿ったＮ型チャネル領域のチャネル電位分布の概略図を示している。ここでチャネル電位とは、チャネルが形成されるＮ型チャネル領域（Ｎ型ウェル２４とＮ＋型領域２９１）で電位が一番高い位置の電位である。
【００３７】
まず、不純物濃度が２×１０１４／ｃｍ３程度のＮ型基板２１の一主面上に、垂直ＣＣＤに関しては不純物濃度が１×１０１６／ｃｍ３程度のＰ型ウェル２２が形成され、Ｐ型ウェル２２中に垂直電荷転送チャネルが形成される不純物濃度１×１０１７／ｃｍ３程度のＮ型ウェル２４と、電荷転送方向に沿ってＮ型ウェルの両側にＮ型ウェルよりも不純物濃度が１．２〜２倍程度高濃度のＮ＋型領域２９１が形成され、水平ＣＣＤに関しては、不純物濃度が２×１０１５／ｃｍ３程度のＰ型ウェル２３が形成され、Ｐ型ウェル２３中に電荷蓄積領域が形成される不純物濃度７×１０１６／ｃｍ３程度のＮ＋＋型領域２９３および電位障壁領域となる不純物濃度が５×１０１６／ｃｍ３程度のＮ＋型領域２９２が形成されている。Ｎ＋型領域２９２、Ｎ＋＋型領域２９３は、従来例と同様に垂直／水平接続チャネル領域４２と水平ＣＣＤチャネル４１にＮ型ウェル２５を形成し、そこにＮ型不純物を追加することでＮ＋＋型領域２９３、さらに後述する１層目のポリシリコン膜１４、１６、１８をマスクにＰ型不純物を追加することでＮ＋型領域２９２を形成する。
【００３８】
さらに、Ｐ型ウェル２２、２３上にはチャネルストッパーとなる不純物濃度が１×１０１８／ｃｍ３程度のＰ＋型領域２８が形成され、Ｎ型基板２１上のＰ型ウェル中にフォトダイオードを構成する不純物濃度５×１０１６／ｃｍ３程度のＮ型半導体領域（図示せず）が、従来例と同様に形成されている。図１６（ｂ）に示した従来例と同様に、水平ＣＣＤのＰ型ウェル２３のＮ型基板との接合深さは４μｍ程度と、垂直ＣＣＤのＰ型ウェル２２の２μｍ程度に比べ深くなっている。その理由は従来例で説明したのと同じで、画素の縮小化に伴い垂直ＣＣＤでは単位面積当たりの電荷量を増大する必要があり、駆動周波数が高い水平ＣＣＤではフリンジ電界を大きくして転送効率を高くする必要があるため、各々別々に最適化するためである。
【００３９】
また、Ｎ型基板２１の表面にはゲート絶縁膜２７を介して２層のポリシリコン膜からなるゲート電極１３〜１８が形成されている。ゲート電極１４、１６、１８は１層目のポリシリコン膜で形成され、ゲート電極１３、１５、１７は２層目のポリシリコン膜で形成されている。ゲート電極１３にはφＶ３、最終ゲート電極１４にはφＶ４が印加され、ゲート電極１５と１６にφＨ１が、ゲート電極１７と１８にφＨ２がそれぞれ印加されている。図示されていないその他のゲート電極への印加パルス名は従来例と同じである。また各パルスのタイミングも従来例と同様なので説明を省略する。
【００４０】
垂直ＣＣＤチャネル領域が、図１９の場合と同様にＮ型ウェル２４の転送方向の両側にＮ＋型領域２９１を持つ構造となっており、本実施形態が図１５に示した従来例と異なる点は、まず、左右のＮ＋型領域２９１が垂直ＣＣＤの最終ゲート電極１４下で合体し、垂直／水平接続チャネル領域４２に到るまでＮ＋型領域で構成される点である。又、垂直／水平接続チャネル領域４２以降は、垂直／水平接続チャネル領域４２及び水平ＣＣＤチャネル領域４１の一部が電位障壁Ｎ＋型領域２９２で構成され、電位障壁Ｎ＋型領域２９２を収容する領域がＮ＋＋型領域２９３となっている点である。
【００４１】
図４に図１のＵ−Ｕ’線およびＶ−Ｖ’線断面の電位分布の概略図を示すが、Ｎ型ウェルの両側にＮ＋型領域があるＵ−Ｕ’線よりも全体がＮ＋型領域となっているＶ−Ｖ’線の方が、Ｎ型チャネル領域の中央の電位（チャネル電位）が高くなっている。従って、最終ゲート電極１４下のＮ型チャネル領域のチャネル電位分布は、水平ＣＣＤ側の方が高くなる。
【００４２】
図３（ｂ）は、図１のＴ−Ｔ’線方向に沿った断面のＮ型チャネル領域のチャネル電位分布の概略図を示している。図１７の時刻ｔ５の時の電圧を、各電極に印加した場合を示している。垂直ＣＣＤから水平ＣＣＤに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。本実施例では、Ｎ＋型領域が最終ゲート電極１４下で接続されているが、如何なるゲート下でＮ＋型領域を接続したとしても電荷転送方向に向かってチャネル電位が高くなるので、垂直／水平接続チャネル領域４２で接続してもよいのは明らかである。
【００４３】
次に、第１の実施形態の第２の実施例を図５、６を用いて説明する。図５、図６は第１の実施形態の第２の実施例を説明するための、垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図であり、図６（ａ）、（ｂ）は、それぞれ図５のＴ１−Ｔ１’線断面の概略略図、およびＮ型チャネル領域のチャネル電位分布の概略図を示している。図１に示した第１の実施例と同じ構造については同じ記号で表わしている。
【００４４】
第２の実施例が第１の実施例と異なる点は、垂直ＣＣＤの両側のＮ＋型領域２９１を離したまま、垂直／水平接続チャネル領域４２のＮ＋型領域２９２と接続している点である。第１の実施例と同様に垂直／水平接続チャネル領域と水平ＣＣＤチャネル領域にＮ型ウェル２５を形成し、そこにＮ型不純物を追加することでＮ＋＋型領域２９３、さらに１層目のポリシリコン膜１４、１６、１８をマスクにＰ型不純物を追加することでＮ＋型領域２９２、Ｎ−型領域２６１を形成する。図６（ｂ）は、図１のＴ１−Ｔ１’線方向に沿ったＮ型チャネル領域のチャネル電位分布の概略図を示している。図１７の時刻ｔ５の時の電圧を、各電極に印加した場合を示している。垂直ＣＣＤから水平ＣＣＤに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【００４５】
図７は、第１の実施形態の第３の実施例を説明するための、垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図であり、図８（ａ）、（ｂ）は、それぞれ図７のＷ−Ｗ’線断面の概略図、およびＮ型チャネル領域のチャネル電位分布の概略図を示している。図１に示した第１の実施例と同じ構造については同じ記号で表わしている。
【００４６】
第３の実施例が、図１に示した第１の実施例と異なる点は、左右のＮ＋型領域２９１が最終ゲート電極１４下で水平ＣＣＤに向かって徐々に広がりつつ合体する点である。左右のＮ＋型領域２９１が広がって行く領域では、Ｎ型チャネル領域のチャネル電位は転送方向に沿って徐々に高くなっていく。したがって、図８（ｂ）に示したようにＷ−Ｗ’線断面のＮ型チャネル領域のチャネル電位分布は、最終ゲート電極下で電位勾配を持つ領域が形成される。これにより、第１の実施例と比べて垂直ＣＣＤから水平ＣＣＤへの転送時間が短縮され、転送がより良好に行なえる。本実施例では、Ｎ＋型領域２９１が最終ゲート電極１４下で合体しているが、如何なるゲート下でＮ＋型領域２９１を徐々に広げて合体したとしても電荷転送方向に向かって電位が高くなる電位勾配が形成されるので、第２の実施例のように、垂直／水平接続チャネル領域４２で接続してもよいのは明らかである。
【００４７】
次に、本発明の第２の実施形態について説明する。図９は、本発明の第２の実施形態を説明するための、垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図であり、図１０（ａ）、（ｂ）にそれぞれ図９のＸ−Ｘ’線断面の概略図、およびＮ型チャネル領域のチャネル電位分布の概略図を示している。図１に示した第１の実施形態の第１の実施例と同じ構造については同じ記号で表わしている。
【００４８】
第２の実施形態が、図１に示した第１の実施形態の第１の実施例と異なる点は、Ｎ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域が垂直／水平接続チャネル領域４２下で終端されている点である。又、垂直／水平接続チャネル領域４２下のＮ＋型領域５９２は、第１の実施形態の第２の実施例と同様にして形成されるので詳細な説明は省略する。
【００４９】
ここで、垂直ＣＣＤから水平ＣＣＤに電荷が転送され始める図１７の時刻ｔ２では、最終ゲート電極１４に高電圧（例えば０Ｖ）、水平ＣＣＤゲート電極１６に高電圧（例えば３Ｖ）が印加される。その時のチャネル電位は、最終の垂直ＣＣＤゲート電極１４下が約２Ｖ、水平ＣＣＤゲート電極１６下が約１０Ｖとなっており、電位差は約８Ｖある。また微細加工技術の進展により、垂直／水平接続チャネル領域４２の内、水平ＣＣＤゲート電極１５下（垂直ＣＣＤゲート電極１４―水平ＣＣＤゲート電極１６間距離）および水平ＣＣＤゲート電極１６下のチャネル長を各１μｍ程度に設計できる。すなわち、垂直／水平接続チャネル領域４２の長さを２μｍ程度に設計できる。
【００５０】
８Ｖ程度の電位差をゲート長２μｍ程度のゲート電極両端に与えた場合、フリンジ電界によってチャネル全体に渡って電界がかかるようになる。このようにフリンジ電界がかかっている最終の垂直ＣＣＤゲート電極１４から水平ＣＣＤチャネル４１の範囲でＮ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域を終端したとしても、図２３（ｂ）で見られるようなＮ＋型領域を終端したことによる電位障壁の形成は、フリンジ電界によって抑制される。つまり本実施形態の構造とすることで、垂直ＣＣＤから水平ＣＣＤに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【００５１】
この効果をシミュレーションによって確かめた。図１１（ａ）、（ｂ）は、それぞれ最終の垂直ＣＣＤゲート電極１４端からのＮ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域の終端位置を垂直／水平接続チャネル領域４２内部方向（厳密にはＮ＋型領域５９２が水平ＣＣＤに近づく方向）に０．４μｍとした場合と、最終の垂直ＣＣＤゲート電極１４内部方向（厳密にはＮ＋型領域５９１が水平ＣＣＤから離れる方向）に０．２μｍとした場合の、Ｘ−Ｘ’線方向に沿ったチャネル電位分布のシミュレーション結果である。それぞれ、最終の垂直ＣＣＤゲート電極１４に高電圧（０Ｖ）（点線、図１７の時刻ｔ４に相当）および低電圧（−１０Ｖ）（実線、図１７の時刻ｔ５に相当）を印加した場合を示している。横軸の左端は垂直／水平接続チャネル領域４２と水平ＣＣＤチャネル４１の接点となっている。
【００５２】
図１１（ａ）より、Ｎ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域端が垂直／水平接続チャネル領域４２内にある場合には、フリンジ電界により水平ＣＣＤに向かう電界が形成され電位障壁は形成されていないことが分かる。Ｎ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域を垂直／水平接続チャネル領域４２全体に形成した場合には、Ｘ−Ｘ’線に沿うと水平ＣＣＤゲート電極１６下でＮ＋型領域が終端される。あるゲート電極下でＮ＋型領域を終端すると、チャネル幅が変化しない場合には図２３で示したように電位障壁が形成される。しかし垂直ＣＣＤよりも水平ＣＣＤの方がチャネル幅が広く、また、図１３で説明するように水平ＣＣＤのＮ型チャネル端から中央に向かって電界が形成されるため、図２３で見られた電位障壁は形成されない。
【００５３】
以上のように、フリンジ電界は垂直／水平接続チャネル領域４２全体に渡って形成されているので、その領域でＮ＋型領域５９１及びＮ＋型領域５９２で構成するＮ＋型領域を終端すれば電位障壁は形成されない。フリンジ電界は最終の垂直ＣＣＤゲート電極１４内部方向にも形成される。図２２のシミュレーション結果では、最終の垂直ＣＣＤゲート電極１１４端からのＮ＋型領域２２９の終端位置が最終ゲート電極内部方向に０．３μｍの場合には電位障壁が形成されたが、図１１（ｂ）より、その距離が０．２μｍまでなら電位障壁が形成されないことが分かる。
【００５４】
次に、本発明の第３の実施形態について説明する。図１２は、本発明の第３の実施形態を説明するための、垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図であり、図１３（ａ）、（ｂ）にそれぞれ図１２のＹ−Ｙ’線断面の概略図、およびＮ型チャネル領域のチャネル電位分布の概略図を示す。図１に示した第１の実施形態の第１の実施例と同じ構造については同じ記号で表わしている。
【００５５】
第３の実施形態が、図１に示した第１の実施形態の第１の実施例と異なる点は、
まず、垂直／水平接続チャネル領域４２に於いて、電荷転送方向に沿ってＮ−型領域２６１の両側にＮ＋型領域６９２が形成され、垂直ＣＣＤのＮ＋型領域６９１と接続している点である。
【００５６】
次に、水平ＣＣＤに於いて電荷蓄積領域となる不純物濃度５×１０１６／ｃｍ３程度のＮ型ウェル６４と、電位障壁領域となる不純物濃度３×１０１６／ｃｍ３程度のＮ−型領域２６１の電荷転送方向（図で水平方向）に沿って、垂直ＣＣＤ側にそれぞれＮ＋型領域３０１、３０２が形成され、垂直／水平接続チャネル領域４２のＮ＋型領域６９２と接続されている点である。
【００５７】
Ｎ＋型領域３０１、３０２の不純物濃度は、それぞれＮ型ウェル６４とＮ−型領域２６１の１．２〜２倍程度高く、垂直／水平接続チャネル領域４２のＮ＋型領域６９２の不純物濃度はＮ−型領域２６１の１．２〜２倍程度高くなっている。図１２に示した垂直／水平接続チャネル領域４２と水平ＣＣＤチャネル４１の不純物構造を製造する方法を説明する。まず、従来例と同様に垂直／水平接続チャネル領域４２と水平ＣＣＤチャネル４１にＮ型ウェル６４を形成し、Ｎ＋型領域６９１とＮ＋型領域６９２が繋がったパターンでＮ型不純物を追加する。次に水平ＣＣＤのＮ＋型領域３０１、３０２が繋がったパターンでＮ型不純物を追加する。次に１層目のポリシリコン膜１４、１６、１８をマスクにＰ型不純物を追加注入することでＮ−型領域２６１、Ｎ＋型領域３０１、６９２を形成する。
【００５８】
垂直ＣＣＤと垂直／水平接続チャネル領域４２に渡ってＮ＋型領域が形成されているので、図２３（ｂ）に示した電位障壁は形成されない。
【００５９】
一方、水平ＣＣＤに於いては、図１２のＹ−Ｙ’線方向に沿ったチャネル電位分布は  図１３（ｂ）の点線に示すように、Ｎ＋型領域３０１がない状態で水平ＣＣＤゲート電極１６下の電位が垂直ＣＣＤから水平ＣＣＤに向かって緩やかに高くなっている。これは、図１で説明したように水平ＣＣＤではフリンジ電界を大きくして転送効率を高めるようにＮ型ウェル、Ｐ型ウェルを設計しているため、水平ＣＣＤチャネル４１端から中央に向かって電位の勾配が緩やかになっている。Ｎ＋型領域３０１を形成した場合、Ｎ＋型領域３０１で電位の勾配が急になるが、Ｎ＋型領域３０１が離れている距離は１μｍ以下と小さく、２次元効果によりＮ＋型領域３０１が形成されていないＹ−Ｙ’線断面の電位も勾配が急になり、電位の障壁は形成されない。この電位分布はＮ＋型領域の濃度と幅によって決まる。この電位の勾配が急になることで、水平ＣＣＤチャネル４１で電位の平坦な領域が拡大し、図２０で説明したのと同じ理由で転送電荷量を増大することができると共に、垂直ＣＣＤから水平ＣＣＤへの転送時間を短縮することができる。つまり垂直ＣＣＤと水平ＣＣＤにＮ＋型領域が形成され、それらが接続された構造にすることで、垂直ＣＣＤから水平ＣＣＤに向かって電位は段々と高くなり、電荷がスムーズに転送され、転送不良が発生しないことが分かる。
【００６０】
本実施形態では、Ｎ＋型領域３０１が垂直／水平接続チャネル領域４２と水平ＣＣＤチャネル４１の接続点付近で離れ、２つのＬ字型となっているが、Ｎ＋型領域の寸法や不純物濃度を電位障壁の形成されない値にすることで、その領域で連続にπ字型に形成することもできる。この場合には、Ｎ＋型領域６９２と３０１との横方向の位置ずれ等を考慮する必要はなくなるので、製造ばらつきが小さくなる。
【００６１】
また、本実施形態では、水平ＣＣＤのＮ＋型領域３０１を垂直ＣＣＤ側のみに形成したが、電荷転送方向に添った反対側（垂直ＣＣＤから遠い側）に形成しても、つまり水平ＣＣＤのＮ型ウェルの電荷転送方向に沿った両側に形成してもよい。この場合には、新たに形成したＮ＋型領域で電位の勾配が急になるので、更に転送電荷量を増大することができる。
【００６２】
また、本実施形態で、垂直ＣＣＤのＮ＋型領域６９１、垂直／水平接続チャネル領域のＮ＋型領域６９２、水平ＣＣＤのＮ＋領域３０１、３０２を形成する時に、これらＮ＋型領域の全てにＮ型不純物が追加されるマスクを利用して、同時に形成することもできる。そのとき追加するＮ型不純物濃度は、Ｎ＋型領域の一つの目的は転送電荷量の増大であるため、単位画素の縮小という面積的制約の大きい垂直ＣＣＤのＮ＋型領域の不純物濃度になるように調整するのがその一例である。水平ＣＣＤの転送電荷量は、その幅を広げることで容易に増大することができるからである。上記Ｎ＋型領域を同時に形成することで、それぞれのＮ＋型領域間の位置ずれ等による製造ばらつきを考える必要はなく、また、製造工程を短縮することができ低価格化が可能となる。また、上述した本実施形態からの変形は、それぞれ組み合わせて実施してもよいことは明らかである。
【００６３】
さらに、第１の実施形態では水平ＣＣＤ全体をＮ＋型領域２９２、２９３としたが、第１の実施形態の水平ＣＣＤを第３の実施形態の水平ＣＣＤのように、一部にＮ＋型領域が形成された型にしてもよいのは明らかである。
【００６４】
上述した第１〜３の実施形態では、垂直ＣＣＤと水平ＣＣＤでＮ型ウェルとＰ型ウェルを別々に形成したが、共通として製造工程を短縮したＣＣＤイメージセンサにも同様に適用できる。このようなＣＣＤは電荷量、駆動電圧、駆動周波数等の特性が劣化するが、低価格でありその特性でも使用可能な用途は存在する。また水平ＣＣＤの電荷蓄積領域と電位障壁領域の形成方法として、両領域に共通のＮ型領域を形成した後、電位障壁領域にＰ型不純物を追加して形成する方法について説明したが、両領域に共通のＮ型領域を形成した後、電荷蓄積領域にＮ型不純物を追加して形成してもよい。ただその場合には、１層目のポリシリコンを電位障壁領域上に形成する。
【００６５】
また、転送される電荷が電子の場合について説明したが、電荷が正孔の場合にも、Ｎ型とＰ型の不純物を入れ替え、印加する電圧の向きを逆にすれば、同様に説明できる。またゲート絶縁膜は酸化膜に限定した訳ではなく、酸化膜と窒化膜の積層構造でもよい。ゲート電極が２層のポリシリコンで形成されている場合を説明したが、単層や３層などのポリシリコンで形成されていてもよい。また、電荷転送方法も垂直ＣＣＤが４相以外の２相や３相等に、水平ＣＣＤが２相以外の３相や４相等に適用できるのは明らかである。
【００６６】
【発明の効果】
以上に説明したように本発明による電荷転送素子によれば、Ｎ型ウェルの両側にＮ＋型領域を持つ垂直ＣＣＤにおいて、一例として、垂直ＣＣＤの最終ゲート電極下のチャネルの不純物構成を水平ＣＣＤ側の概略半分を全てＮ＋型領域とすることにより、垂直ＣＣＤから水平ＣＣＤに向かって電位の障壁が形成されることなく、垂直ＣＣＤと水平ＣＣＤを接続することができ、転送不良の発生をなくし、黒線不良と呼ばれる縦線状の異常等の発生を抑制できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の第１の実施例の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図である。
【図２】図１のＳ−Ｓ’線の断面概略図である。
【図３】図１のＴ−Ｔ’線の断面概略図及びＮ型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図４】図１のＵ−Ｕ’線及びＶ−Ｖ’線断面の電位分布の概略図である。
【図５】本発明の第１の実施形態の第２の実施例の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図である。
【図６】図５のＴ１−Ｔ１’線の断面概略図及びＮ型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である
【図７】本発明の第１の実施形態の第３の実施例の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図である。
【図８】図７のＷ−Ｗ’線の断面概略図及びＮ型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図９】本発明の第２の実施形態の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図である。
【図１０】図９のＸ−Ｘ’線の断面概略図及びＮ型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図１１】図９の最終垂直ＣＣＤゲート電極１４端近傍のＸ−Ｘ’線方向に沿ったチャネル電位分布のシミュレーション結果である。
【図１２】本発明の第３の実施の形態の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の平面概略図である。
【図１３】図１２Ｙ−Ｙ’線の断面概略図及びＮ型チャネル領域の断面概略図に沿ったチャネル電位分布の概略図である。
【図１４】従来の固体撮像装置の平面概略図である。
【図１５】従来の電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部分周辺の平面概略図である。
【図１６】図１５のＡ−Ａ線’及びＢ−Ｂ’線に沿った概略断面図である。
【図１７】従来の電荷転送素子の垂直ＣＣＤから水平ＣＣＤへの電荷転送動作を行う場合の、垂直ＣＣＤおよび水平ＣＣＤの各ゲート電極に印加されるクロックパルスを表わす図である。
【図１８】図１７の時刻ｔ１〜ｔ６の時の垂直ＣＣＤおよび水平ＣＣＤのＮ型ウェルのチャネル電位分布の概略図である。
【図１９】公知文献に記載されている電荷転送素子の概略平面図及び概略断面図である。
【図２０】図１９のＥ−Ｅ’線方向及び図１６のＣ−Ｃ’線方向に沿った、電荷量がゼロの場合と信号電荷が蓄積されている場合の電位分布の概略図である。
【図２１】Ｎ＋型領域２２９が垂直ＣＣＤ全体に形成された電荷転送素子の垂直ＣＣＤと水平ＣＣＤの接続部周辺の概略平面図である。
【図２２】最終垂直ＣＣＤゲート電極１１４端近傍のＦ−Ｆ’線方向に沿ったチャネル電位分布のシミュレーション結果である。
【図２３】Ｎ＋型領域２２９の終端部の概略平面図及びＧ−Ｇ’線方向のチャネル電位分布の概略図である。
【符号の説明】
１３、１４、１１０、１１１、１１２、１１３、１１４、２１０、２１１、２１２、２１３    垂直ＣＣＤゲート電極
１５、１６、１７、１８、１１５，１１６、１１７、１１８    水平ＣＣＤゲート電極
２１、１２１、２２１    Ｎ型基板
２２、２３、１２２、１２３、２２２    Ｐ型ウェル
２４、２５、５４、６４、１２４、１２５、２２４    Ｎ型ウェル
２７、１２７、２２７    ゲート絶縁膜
２８、１２８、２２８    Ｐ＋型領域
４０、１４０    垂直ＣＣＤチャネル
４１、１４１    水平ＣＣＤチャネル
４２、１４２    垂直／水平接続チャネル領域
１０１    フォトダイオード
１０２    垂直ＣＣＤ
１０３    トランスファーゲート
１０４    水平ＣＣＤ
１０５    増幅器
１０６    チャネルストッパー
１２６、２６１    Ｎ−型領域
１２９、２２９、２９１、２９２、３０１、３０２、５９１、５９１、５９２、６９１、６９２    Ｎ＋型領域
２９３    Ｎ＋＋型領域
【図１】
0003578029.tif 000002
【図２】
0003578029.tif 000003
【図３】
0003578029.tif 000004
【図４】
0003578029.tif 000005
【図５】
0003578029.tif 000006
【図６】
0003578029.tif 000007
【図７】
0003578029.tif 000008
【図８】
0003578029.tif 000009
【図９】
0003578029.tif 000010
【図１０】
0003578029.tif 000011
【図１１】
0003578029.tif 000012
【図１２】
0003578029.tif 000013
【図１３】
0003578029.tif 000014
【図１４】
0003578029.tif 000015
【図１５】
0003578029.tif 000016
【図１６】
0003578029.tif 000017
【図１７】
0003578029.tif 000018
【図１８】
0003578029.tif 000019
【図１９】
0003578029.tif 000020
【図２０】
0003578029.tif 000021
【図２１】
0003578029.tif 000022
【図２２】
0003578029.tif 000023
【図２３】
0003578029.tif 000024