(57)【特許請求の範囲】
【請求項１】
少なくとも水平周波数が異なる複数の映像信号が入力可能であって、該入力映像信号をサンプリングしてデジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器にサンプリングクロックを供給するサンプリングクロック発生回路と、該サンプリングクロック発生回路からのサンプリングクロックの周波数を調整する周波数調整回路とを有し、前記Ａ／Ｄ変換器からのデジタル信号に基づき画像の出力を行う画像表示装置において、
前記周波数調整回路は、前記映像信号とともに入力される水平同期信号の周波数もしくは周期を判定する第１の判定手段と、該第１の判定手段によって判定された水平同期信号の周波数もしくは周期に基づいて、当該映像信号の１水平期間における画像期間の画素数を求める第２の判定手段と、該第２の判定手段で求められた前記画像期間の画素数を用いて、前記サンプリングクロックの周波数に関するパラメータを変更する変更手段と、前記サンプリングクロックの位相を調整する位相調整手段とを含み、
前記変更手段は、前記サンプリングクロック発生回路からのサンプリングクロックでサンプリングされた映像信号の１水平期間における画像期間の画素数と、前記第２の判定手段によって求められた前記画像期間の画素数との相違に基づいて、前記サンプリングクロックの周波数に関するパラメータを変更するものであり、
前記サンプリングクロック発生回路は、前記周波数調整回路の前記変更手段で変更されたパラメータが設定され、該設定されたパラメータに応じた周波数を持つサンプリングクロックを発生し、
前記位相調整手段は、該サンプリングクロック発生回路から発生されたサンプリングクロックの位相と前記入力映像信号の位相とが一致するように、該サンプリングクロックの位相を調整することを特徴とする画像表示装置。
【請求項２】
前記サンプリング発生回路は、前記水平同期信号を基準にしてサンプリングクロックを発生するＰＬＬ回路を含み、該ＰＬＬ回路の分周比として前記パラメータが設定され、
前記位相調整手段は、前記サンプリングクロックの位相を遅延するための位相遅延器を含み、該位相遅延器の位相遅延量を変化させることによって前記サンプリングクロックの位相を調整するようにしたことを特徴とする請求項１に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、入力映像信号に基づき画像出力を行う画像出力装置に係り、特に、映像信号をデジタル信号に変換する際に用いられるサンプリングクロックの周波数、位相を調整するための手段を備えた画像出力装置に関する。
【０００２】
【従来の技術】
近年、電子計算機や通信機器、あるいはテレビジョンなどのビデオ機器からディスプレイ装置用に出力される画像情報（ビデオ信号）を入力して、画像や図形などを印刷記録するビデオプリンタ装置が開発されている。
【０００３】
これらのビデオ信号は、高精細化および多階調化されつつあり、ビデオプリンタ装置にも高精細化および多階調化への対応が要求されつつある。
【０００４】
従来、この種のビデオ信号を印刷記録するビデオプリンタ装置としては、例えば特開昭６０−４６７３３号公報に静止画記録装置として開示されているように、一般のテレビジョン放送等のビデオ信号を一旦デジタルデータに変換し、その画像データを使用して画像の印刷記録を行うものが知られている。
【０００５】
ビデオ信号をデジタルデータに変換する際には、ビデオ信号を構成する映像信号を、これに付随した同期信号を基準にしたタイミングでサンプリングする。そして、個々のデジタル化された画像データは画像全体における座標位置情報と共に管理され、印刷記録時には前記座標位置情報に基づいて再生される。
【０００６】
また、映像信号内における実際の画像期間（映像信号のうち、実際の画面を構成する画像信号が出力される期間）の水平方向および垂直方向に関する管理は以下のようにして行われる。
【０００７】
図１８は、前記ビデオ信号の構成を示したタイミングチャートであり、垂直同期信号（Ｖ同期信号）と水平同期信号（Ｈ同期信号）と映像信号との関係、および拡大したＨ同期信号と映像信号との関係を示している。
【０００８】
同図において、水平方向には、画像信号４５３の出力期間である画像期間４５０およびＨ同期信号の立ち下がりから画像期間４５０が始まるまでのブランキング期間４５１を予め設定しておき、Ｈ同期信号が立ち下がった後、前記ブランキング期間４５１だけ遅れた時点から画像期間４５０だけ映像信号をサンプリングすることによって、水平方向１ライン分の映像信号の内、画像信号だけを選択的にサンプリングするようにしている。
【０００９】
この結果、画像期間４５０を示す画像信号４５３のみがデジタル化され、画像データとして出力される。
【００１０】
また、垂直方向には、Ｖ同期信号の立ち下がりから画像信号を含む映像信号が入力されるまでの所定の時間（バックポーチ期間）４５４を予め設定しておき、Ｖ同期信号が立ち下がった後、前記バックポーチ期間４５１だけ遅れた時点から始まるＨ同期信号に応じた映像信号をサンプリングすることによって、垂直方向の画像期間を管理するようにしている。
【００１１】
上記従来例は，ビデオプリンタ装置に関するものであるが，全く同様に表示装置の場合として特開昭５５−６５０号公報記載の液晶表示装置がある。この様な従来例では，ビデオ信号（テレビジョン信号）を入力して，該ビデオ信号の映像信号部分をデジタル化して１画面分の画像データを保持可能な画像メモリに貯えた後，該画像データを所定の順序で読み出し液晶表示部で画像表示を行なうものである。
【００１２】
【発明が解決しようとする課題】
上記した構成のビデオプリンタや液晶表示装置は、ある特定の種類のビデオ信号に対しては正確に動作するが、扱えるビデオ信号の種類はテレビジョン信号等の所定の１種類に確定されており、前記ブランキング期間、バックポーチ期間等の信号パラメータの値が少しでも異なるビデオ信号には対応できないという問題があった。
【００１３】
また、信号パラメータの値が互いに異なるビデオ信号を扱える装置としては、特開昭５９−２２６５８１号公報に記載されている。
【００１４】
この従来装置では、同期信号が出力されてから、映像信号に対してサンプリング処理を開始するまでの時間設定を、書き換え可能な記憶素子（シフトレジスタ）を利用して行い、このシフトレジスタを適宜に書き換えることによって信号パラメータの値が異なるビデオ信号にも対応できるようになっている。
【００１５】
しかしながら、この従来技術では、サンプリング処理を行うタイミング信号（サンプリングクロック）の周波数が固定となっているため、同期信号の種類が異なる場合、すなわち、水平１ライン当たりの時間が異なる場合には、サンプリングした画像データの縦横比（アスペクト比）が変化し、元の画像と印刷画像とのアスペクト比が変化するので忠実な印刷を行うことができなかった。
【００１６】
また、既存のＮＴＳＣ方式やＰＡＬ方式のビデオ信号は、その規格が既知であるため予め各方式に合わせてパラメータの値を各種用意しておくことが可能であり、パラメータの求め方に関しては、例えば別冊トランジスタ技術ＳＰＥＣＩＡＬ、Ｎｏ．５（１９８７）、第１０６頁から第１３６頁において、『パソコンによる画像処理技術』および『パソコン用画像入力ボードの設計・製作』と題して論じられているような手法が広く知られている。
【００１７】
しかし、ビデオ信号を扱う最近の電子計算機や情報端末装置においては、表示の高解像度化が進み、たとえば、水平方向に１２８０画素、垂直方向に１０２４画素といった、従来のテレビジョン放送に用いられてきた信号形式に比較して、約４倍の情報量を表示するものなどが開発されつつある。
【００１８】
ところが、この種の高精細高解像度ビデオ信号には一般化された規格がなく、いわば信号源である電子計算機の製造業者毎に異なる信号形式を用いているのが現状である。
【００１９】
したがって、これらの高精細高解像度ビデオ信号に基づいて印刷記録を行うビデオプリンタ装置や画像表示を行なう液晶表示装置では、その仕様をビデオ信号の規格に対応させざるを得ないが、前記シフトレジスタを利用する従来技術では、新たに開発された信号形式のビデオ信号には対応しきれない。
【００２０】
さらに、従来技術においては、ビデオプリンタ装置側のサンプリング信号の周波数を信号源側の量子化周波数に比較して十分速くすれば、信号源での量子化周波数を考慮することなくビデオ信号の忠実なサンプリングが可能となるが、高精細高解像度ビデオ信号ではその周波数帯域が非常に高いために、サンプリング周波数を信号源での量子化周波数より十分速くするといったことができず、サンプリング周波数を信号源での量子化周波数に合わせなければならない。
【００２１】
さらに、信号源とビデオプリンタ装置，あるいは表示装置との間を接続するケーブル等の接続条件によるビデオ信号の鈍り等も無視できない。すなわち、画像信号が線画の場合など、信号のピーク値とサンプリング位置とが一致しないと、印刷画像において線画が正確に表現されなくなってしまう，あるいは表示画像が正確に表示されなくなってしまうという問題が発生する。
【００２２】
したがって、このような問題を解決するためには、状況に応じて信号源における量子化時のタイミングとビデオプリンタ，あるいは表示装置側でのサンプリングタイミングとを一致させなければならないが、このようなことは、予め設定したデータを利用して行うことはできない。
【００２３】
このように、従来技術のビデオプリンタ，あるいは表示装置は、入力されるビデオ信号の形式が既知である場合には対応できるが、未知の形式のビデオ信号は扱えないという問題があった。
【００２４】
本発明の目的は、入力ビデオ信号に適したンプリングクロックが得られるようにした画像出力装置を提供することにある。
【００２５】
【課題を解決するための手段】
上記した問題点を解決するために、本発明は以下のような手段を講じた。
【００２６】
すなわち、本発明は、画像出力装置に調整スイッチを設け、この調整スイッチに対する操作に応答してサンプリングクロックの周波数の自動調整を行うようにしたことを特徴とするものである。また、特定パターンの映像信号が入力された場合に、サンプリングクロックの位相調整を実行するようにしている。
【００２８】
【作用】
映像信号の内容が経時的に変化する場合、サンプリングクロックの周波数の調整を常時行うようにすると、サンプリングクロック周波数が頻繁に変化することになり、安定しない。本発明は、画像出力装置に調整スイッチを設け、この調整スイッチの操作に応答して周波数調整動作を開始するようにしているため、調整スイッチが操作されていないときに映像信号の内容が変化してもサンプリングクロック周波数の調整動作は行われない。よって、映像信号の内容の変化に影響を受けることなく、安定したサンプリングクロックを得ることが出来る。また、調整スイッチを操作することによって、任意の時点で適切なサンプリングクロックを得ることが出来る。
【００２９】
また、特定パターンの映像信号入力時にサンプリングクロックの位相調整を行うことによって、位相調整を正確に行うことが出来る。
【００３４】
【実施例】
以下、本発明の実施例を図面を用いて説明する。図１は本発明の一実施例である画像信号入力装置１の全体構成を示すブロック図である。
【００３５】
同図において、外部に接続された電子計算機等のビデオ信号出力装置２からは、映像信号３０２、水平（Ｈ）同期信号３０３、および垂直（Ｖ）同期信号３０４から成るビデオ信号８０６が、モニタ２０２および画像信号入力装置１に入力される。
【００３６】
図３は、前記ビデオ信号８０６の構成を示したタイミングチャートであり、同図（ａ）は、Ｖ同期信号３０４と、Ｈ同期信号３０３と、映像信号３０２との関係を示した図であり、同図（ｂ）はＨ同期信号３０３の１周期Ｔｈ当たりの、Ｈ同期信号３０３と、映像信号３０２と、ビデオ信号出力装置２から映像信号３０２を送り出すときに用いられる基準クロックと同一周波数のサンプリング信号との関係を示した図である。
【００３７】
画像がカラーの場合には、該映像信号３０２が、光の３原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色分の信号となるが、本実施例では、３色のいずれに対しても同様の処理を行うので、説明を簡単にするために１色分に関してのみ説明するものとし、他の２色に関しては説明を省略する。
【００３８】
Ｖ同期信号３０４は、１枚の画像の表示を行う時間を設定しており、その周波数としては、一般には人間の目の残像現象を利用できる期間、例えば１６ｍｓ（６０Ｈｚ）前後の周期を持つ周波数が用いられることが多い。
【００３９】
同図（ａ）において、実際の画像を構成する画像信号を有するＨ同期信号が出力される期間（映像期間）７０５は、Ｖ同期信号３０４の１周期から、その前後のブランキング期間７０４および７０６を差し引いた期間のみであり、該ブランキング期間７０４、７０６では黒を表示する映像信号が出力される。
【００４０】
一方、同図（ｂ）において、映像信号３０２のうち、実際に画像を構成する１行分の各画像信号４５３は、Ｈ同期信号３０３の１周期の期間内に収まるようなタイミングで出力されるが、Ｈ同期信号３０３の１周期内で画像信号４５３が出力されるのは、Ｈ同期信号３０３の１周期Ｔｈから、その前後のバックポーチ期間７１０およびフロントポーチ期間７１２を差し引いた画像期間７１１のみであり、該バックポーチ、フロントポーチ期間７１０、７１２では黒を表示する映像信号が出力される。
【００４１】
図１に戻り、映像信号３０２は、Ａ／Ｄ変換器３０１でデジタル画像データ３０５に変換された後に共通バス４へ出力され、該デジタル画像データ３０５は、後に詳述するように、一旦画像メモリ５に記憶される。
【００４２】
Ｈ同期信号３０３は、ＰＬＬ回路３５０の位相比較器３５１、水平同期アドレス発生手段２７内で、かつ水平入力先頭位置設定手段２６内の第１分周器３６０のリセット端子、垂直同期アドレス発生手段２８内のＶアドレスカウンタ３７０のクロック端子、水平入力先頭位置設定手段２９内の第２分周器３７１のクロック端子、第３分周器３８０のクロック端子、およびインタレース検出手段３０の一方の入力端子に入力され、該第３分周器３８０の出力信号はコントローラ３８１に入力される。
【００４３】
Ｖ同期信号３０４は、インタレース検出手段３０の他方の入力端子、および前記第２分周器３７１のリセット端子に入力される。インタレース検出手段３０は、Ｈ同期信号３０３とＶ同期信号３０４とを入力し、両者の位相を比較することによって飛び越し走査か否かを判定し、判定結果をコントローラ３８１に出力する。
【００４４】
水平同期アドレス発生手段２７内のＨアドレスカウンタ３６１は、前記デジタル画像データ３０５を前記画像メモリ５に記憶する際の、水平方向に関するアドレスを設定するためのＨアドレス信号３６４を共通バス４を介して画像メモリ５に出力する。
【００４５】
同様に、垂直同期アドレス発生手段２８内のＶアドレスカウンタ３７０は、前記デジタル画像データ３０５を画像メモリ５に記憶する際の、垂直方向に関するアドレスを設定するためのＶアドレス信号３７４を共通バス４を介して画像メモリ５に出力する。
【００４６】
フリーズスイッチ３８５の出力信号、プリセットスイッチ３８６の出力信号、および自動調整スイッチ３８７の出力信号はコントローラ３８１に入力される。該コントローラ３８１には、ＲＡＭ３９２、ＲＯＭ３９３、およびバックアップ電源３９４が接続されている。
【００４７】
前記ＰＬＬ回路３５０は、位相比較回路３５１、フィルタ３５２、アンプ３５３、ＶＣＯ（電圧制御形発振器）３５４、および第４分周器３５５によって構成され、該第４分周器３５５の分周比は、分周比シフトレジスタ３５６に設定されるパラメータによって決まり、該パラメータはコントローラ３８１によって設定される。
【００４８】
位相比較回路３５１に入力されたＨ同期信号３０３は、そこでＶＣＯ３５４から出力されて第４分周器３５５で分周された信号と位相比較され、比較後の誤差信号はフィルタ３５２を介してアンプ３５３へ入力される。アンプ３５３は、増幅した誤差信号をＶＣＯ３５４に出力し、ＶＣＯ３５４からは、位相誤差が修正され、Ｈ同期信号３０３に同期したクロック信号８０２が出力される。
【００４９】
すなわち、ＰＬＬ回路３５０から出力されるクロック信号８０２は、Ｈ同期信号３０３に同期し、さらに、元のＨ同期信号３０３に対して、分周比シフトレジスタ３５６に蓄えられた分周比倍されたクロック信号となる。
【００５０】
該クロック信号８０２は、位相遅延手段２５内の位相遅延器３８２、Ｈアドレスカウンタ３６１のクロック端子、遅延器３９０、および第１分周器３６０のクロック端子に入力される。
【００５１】
前記位相遅延器３８２は、遅延シフトレジスタ３８３に設定されるパラメータによって決まる時間だけクロック信号８０２を遅延し、遅延したクロック信号をＡ／Ｄ変換器３０１にサンプリング信号８０３として出力する。遅延器３９０は、クロック信号８０２を、Ｈアドレスカウンタ３６１での処理に応じた時間だけ遅延し、Ｈアドレスカウンタ３６１から共通バス４へ出力されるＨアドレス信号３６４の出力タイミングと、遅延器３９０を介して共通バス４へ出力されるサンプリング信号８０３の出力タイミングとを一致させる。
【００５２】
この結果、たとえば前記分周比シフトレジスタ３５６に設定された分周比が１７００であると、Ｈ同期信号３０３の１周期Ｔｈ当たりの映像信号が１７００分割され、１周期Ｔｈ当たり１７００個の画像データ３０５が共通バス４を経由して画像メモリ５に出力されることになる。
【００５３】
なお、位相遅延手段２５は、後に図６に関して説明するように、ビデオ信号出力装置２側においてデジタル画像データをアナログ信号であるビデオ信号に変換（量子化）するときの量子化周波数と、画像信号入力装置１側におけるサンプリング周波数との位相を一致させるために用いられるものである。遅延シフトレジスタ３８３に設定されるパラメータはコントローラ３８１によって設定される。
【００５４】
前記水平同期アドレス発生手段２７は、水平入力先頭位置設定手段２６、Ｈアドレスカウンタ３６１、およびＨ入力数シフトレジスタ３６３によって構成され、水平入力先頭位置設定手段２６は、さらに第１分周器３６０とＨスタートシフトレジスタ３６２とによって構成されている。Ｈスタートシフトレジスタ３６２およびＨ入力数シフトレジスタ３６３のパラメータはコントローラ３８１によって決定される。
【００５５】
該水平同期アドレス発生手段２７において、第１分周器３６０はＨ同期信号３０３によってリセットされ、前記クロック信号８０２をＨスタートシフトレジスタ３６２に設定された分周比（パラメータ）で分周し、分周出力をＨアドレスカウンタ３６１に出力する。
【００５６】
Ｈアドレスカウンタ３６１は、該分周出力が入力されると、Ｈ入力数をシフトレジスタ３６３に設定されているパラメータを入力する。
【００５７】
一方、垂直同期アドレス発生手段２８は、垂直入力先頭位置設定手段２９、Ｖアドレスカウンタ３７０、およびＶ入力数シフトレジスタ３７３によって構成され、垂直入力先頭位置設定手段２９は、さらに第２分周器３７１とＶスタートシフトレジスタ３７２とによって構成されている。Ｖスタートシフトレジスタ３７２およびＶ入力数シフトレジスタ３７３のパラメータはコントローラ３８１によって決定される。
【００５８】
該垂直同期アドレス発生手段２８において、第２分周器３７１はＶ同期信号３０４によってリセットされ、前記Ｈ同期信号３０３をＶスタートシフトレジスタ３７２に設定された分周比（パラメータ）で分周し、分周出力をＶアドレスカウンタ３７０に出力する。
【００５９】
また、前記共通バス４は、インターフェース２２を介して外部装置、たとえば画像プリント手段２０、画像記憶手段２１と接続される。
【００６０】
また，画像メモリ５に保持される画像データ３０５はモニタ２０３へも出力され，画像表示が行なわれる。
【００６１】
つぎに、前記水平同期アドレス発生手段２７および垂直同期アドレス発生手段２８の動作について詳細に説明する。
【００６２】
なお、ここでは水平同期アドレス発生手段２７のＨスタートシフトレジスタ３６２の分周比パラメータがＸ１に、Ｈ入力数シフトレジスタ３６３のパラメータがＸ２に設定され、同様に、垂直同期アドレス発生手段２８のＶスタートシフトレジスタ３７２がＹ１に、Ｖ入力数シフトレジスタ３７３がＹ２に設定され、さらに、分周比シフトレジスタ３５６にはＺ１が設定されているものとして説明する。
【００６３】
水平同期アドレス発生手段２７において、Ｈ同期信号３０３が立ち下がると第１分周器３６０がリセットされ、その後、ＰＬＬ回路３５０から出力されるクロック信号８０２が第１分周器３６０によってＸ１だけ分周されると、プリセット信号８０４がＨアドレスカウンタ３６１に出力される。
【００６４】
Ｈアドレスカウンタ３６１は、プリセット信号８０４が入力されるとＨ入力数シフトレジスタ３６３に設定されたパラメータＸ２を読み込み、以後、クロック信号８０２が入力されるたびにＨアドレス信号を発生し、画像メモリ５にＸ２個のアドレス信号を出力する。
【００６５】
この結果、画像メモリ５には、Ｈ同期信号３０３の１周期分をＺ１分割した映像信号のうち、初めから（Ｘ１＋１）番目を先頭アドレスとしてＸ２個、換言すれば、（Ｘ１＋１）番目から（Ｘ１＋Ｘ２）番目までの画像データＸ２個が画像メモリ５に入力されることになる。
【００６６】
したがって、前記図３（ｂ）に関して説明したバックポーチ期間７１０に相当する期間をＨスタートシフトレジスタ３６２に設定し、画像期間７１１に相当する期間をＨ入力数シフトレジスタ３６３に設定すれば、画像期間に応じた画像データのみが画像メモリに出力されるようになる。
【００６７】
一方、垂直同期アドレス発生手段２８では、Ｖ同期信号３０４が立ち下がると第２分周器３７１がリセットされ、その後、Ｈ同期信号３０３が第２分周器３７１によってＹ１だけ分周されると、プリセット信号８０５がＶアドレスカウンタ３７０に出力される。
【００６８】
Ｖアドレスカウンタ３７０は、プリセット信号８０５が入力されるとＶ入力数シフトレジスタ３７３に設定されたパラメータＹ２を読み込み、以後、Ｈ同期信号３０３が入力されるたびにＶアドレス信号を発生し、画像メモリ５にＹ２個のアドレス信号を出力する。
【００６９】
この結果、画像メモリ５には、Ｖ同期信号３０４が出力された後のＨ同期信号のうち、初めから（Ｙ１＋１）番目のＨ同期信号に応じた映像信号を先頭アドレスとしてＹ２個、換言すれば、（Ｙ１＋１）番目から（Ｙ１＋Ｙ２）番目までの画像データＹ２個が画像メモリ５に入力されることになる。
【００７０】
したがって、前記図３（ａ）に関して説明したブランキング期間７０４に相当する期間をＶスタートシフトレジスタ３７２に設定し、一画面に相当する画像期間７０５をＶ入力数シフトレジスタ３７３に設定すれば、垂直方向に関しては、一画面分の映像期間７０５に応じた画像データのみが画像メモリ５に出力されるようになる。
【００７１】
そして、この結果、画像メモリ５には、水平方向にはＸ２個、垂直方向にはＹ２個、計Ｘ２×Ｙ２個の画像データが記憶されることになる。
【００７２】
図２は、前記画像信号入力装置１に斜視図であり、その前面には前記フリーズスイッチ３８５、プリセットスイッチ３８６、および自動調整スイッチ３８７が取り付けられている。なお、各スイッチの用途は、以下の実施例中において適宜説明する。
【００７３】
図４は、インタレース無し（順次走査方式）の表示方法において、一般に用いられている画像の画素数の構成例を示した図である。
【００７４】
同図（Ｉ）の画像例は、垂直方向に１０２４画素で構成される画像であり、同図（ＩＩ）の画像例は垂直方向に７６８画素で構成される画像であり、同図（ＩＩＩ）の画像例は垂直方向に４００画素で構成される画像である。
【００７５】
また、各画像例におけるＨ同期信号の周波数は、一般的に垂直方向の画素数と対応して設定されることが多い。すなわち、前記したように、Ｖ同期信号の周波数は残像現象の見地から６０Ｈｚ程度に設定されるので、Ｈ同期信号の周波数が６４ｋＨｚであると、Ｖ同期信号１周期内のＨ同期信号の数は以下のようにして算出される。
【００７６】
（６４ｋＨｚ／６０Ｈｚ）＝１０６７
そして、垂直方向のＨ同期信号の数が求まると、該Ｈ同期信号数に応じた垂直方向の画素数が１０２４画素であると判定される。
【００７７】
同様に、Ｈ同期信号の周波数が４９ｋＨｚ付近であると、垂直方向の画素数が７６８画素と判定され、Ｈ同期信号の周波数が２４ｋＨｚ付近であると、垂直方向の画素数が４００画素と判定される。
【００７８】
同様に、一般的には、垂直方向が１０２４画素の場合は水平方向が１２８０画素の場合が多く、垂直方向が７６８画素の場合は水平方向が１０２４画素で構成される場合が多く、垂直方向が４００画素の場合は水平方向が６４０画素の場合が多いことが知られている。
【００７９】
以下に詳述する本発明の各実施例の動作は、上記したような推定結果を一部に利用して未知の信号形式のビデオ信号のパラメータを求め、忠実な画像を再現するようにしている。
【００８０】
以下に、図１に示した第１実施例の動作原理を図５のフローチャートを参照しながら説明する。
【００８１】
本実施例では、入力される未知の信号形式のビデオ信号の各パラメータを、以下のような３段階の自動調整によって求めるようにしている。
【００８２】
第１段階：映像信号内の画像期間の画素数（水平方向および垂直方向）の判定。
【００８３】
第２段階：画像期間（水平方向および垂直方向の、ブランキング期間および映像期間）およびサンプリング周波数の判定。
【００８４】
第３段階：サンプリング信号の位相合わせ。
【００８５】
ビデオ信号出力装置２から出力された未知の信号形式のビデオ信号が画像信号入力装置１に入力され、自動調整スイッチ３８７が操作されると、前記判定操作の第１段階が開始する。
【００８６】
ステップＳ１では、第３分周器３８０で分周されたＨ同期信号がコントローラ３８１に入力され、コントローラ３８１は入力信号に基づいて、Ｈ同期信号の概略周波数を以下のようにして求める。
【００８７】
すなわち、Ｈ同期信号を分周する第３分周器３８０の分周比が１００であり、分周後のＨ同期信号の周期が１．５ｍｓであるとすると、１００／（１．５×１０−３）＝６６．６７ｋＨｚの演算結果から、コントローラ３８１は、前記したような推測に基づいてＲＯＭ３９３に予め登録されたデータを参照し、Ｈ同期信号の概略周波数を６４ｋＨｚ付近であると判定する。
【００８８】
Ｈ同期信号の概略周波数が求まると、ステップＳ２では、Ｈ同期信号の概略周波数が６４ｋＨｚであるという判定結果に基づいて、コントローラ３８１がＲＯＭ３９３に登録されたデータテーブルを参照し、画像期間のＨ方向画素数を例えば１２８０、Ｖ方向画素数を例えば１０２４と判定し、ステップＳ３では、該画素数に関する値を、それぞれＨ入力数シフトレジスタ３６３およびＶ入力数シフトレジスタ３７３へセットする。
【００８９】
ステップＳ４では、Ｈ同期信号３０３の１周期当たりのサンプリングクロック数ＳＣを、コントローラ３８１がＲＯＭ３９３に登録されたデータテーブルを参照して求め、これを分周比シフトレジスタ３５６にセットする。
【００９０】
なお、ここでいうサンプリングクロック数ＳＣは、図７に示したように、Ｈ同期信号３０３の１周期分の映像信号をＳＣ個のデジタル画像データに分割したときに、該ＳＣ個に分割されたデジタル画像データの先頭から前記Ｈ方向画素数（１２８０）内に、少なくともブランキング期間７１０と画像期間７１１との境界部分周辺Ａ、および画像期間７１１とブランキング期間７１２との境界部分周辺Ｂのデジタル画像データが含まれるようにすることができる数である。
【００９１】
以下の説明では、該サンプリングクロック数ＳＣが１８００と判定されたものとして説明する。また、このとき、Ｈスタートレジスタ３６２およびＶスタートレジスタ３７２には、初期設定値として、例えば０をセットする。
【００９２】
このようにして、各パラメータの暫定的なセットが終了すると、ステップＳ５ａでは、コントローラ３８１が書き込み許可信号を共通バスを経由して画像メモリ５へ出力する。ＰＬＬ回路３５０からは、分周比シフトレジスタ３５６にセットされた値（１８００）にＨ同期信号３０３の周波数（６４ｋＨｚ）を掛けた周波数１１５ＭＨｚのクロック信号がサンプリングクロック８０２として出力され、このサンプリング信号８０２は位相遅延手段２５の位相遅延器３８２を経由してＡ／Ｄ変換器３０１に入力される。なお、該遅延器３８２の機能に関しては、後に図６に関して詳細に説明する。
【００９３】
Ａ／Ｄ変換器３０１は、該サンプリング信号８０３で映像信号３０２をＡ／Ｄ変換してＨ同期信号３０３の１周期分の映像信号を１８００分割し、これをデジタル画像データ３０５として画像メモリ５へ出力する。
【００９４】
このとき、水平同期アドレス発生手段２７のＨアドレスカウンタ３６１では、サンプリングクロック信号８０２に基づいて、Ｈ（水平）方向のアドレス信号の発生動作を以下のようにして開始する。
【００９５】
すなわち、第１分周器３６０は、Ｈ同期信号３０３でリセットされた後に、Ｈスタートシフトレジスタ３６２にセットされている分周比（現時点では０）でクロック信号８０２を分周し、その分周出力をＨアドレスカウンタ３６１にプリセット信号８０４として送り出し、Ｈ入力数シフトレジスタ３６３にセットされているプリセット値（１２８０）をＨアドレスカウンタ３６１にセットする。
【００９６】
Ｈアドレスカウンタ３６１は、Ｈ同期信号３０３から１２８０個のサンプリングクロックを計数して、画像のＨ方向の１ライン分のアドレスとして１２８０のＨ方向アドレスを発生し、該アドレスを画像メモリ５へ出力する。
【００９７】
この結果、画像メモリ５には、Ａ／Ｄ変換器３０１で映像信号を１１５ＭＨｚの周波数でサンプリングして得られたデジタル画像データ３０５が、前記アドレスによって指定される領域に記憶される。
【００９８】
なお、このときに画像メモリ５へ入力される画像データは、図７に関して説明したように、Ｈ同期信号１周期分の映像信号を１８００分割したデジタル画像データのうちの、先頭部分から１２８０番目までであり、該１２８０個のデジタル画像データ内には、ブランキング７１０と映像期間７１１との境界部分周辺Ａ、および映像期間７１１とブランキング７１２との境界部分周辺Ｂのデジタル画像データが含まれることになる。
【００９９】
一方、第２分周器３７１も、Ｖスタートシフトレジスタ３７２にセットされている分周比（現時点では０）でＨ同期信号３０３を分周し、その分周出力をプリセット信号８０５としてＶアドレスカウンタ３７０に送り出し、Ｖ入力数シフトレジスタにセットされているプリセット値（１０２４）をＶアドレスカウンタ３７０にセットする。
【０１００】
したがって、Ｖアドレスカウンタ３７０は、Ｖ同期信号３０４が出力された後からのＨ同期信号の計数を開始し、画像の垂直方向に関して１０２４画素分のＶ方向アドレスを発生し、これを画像メモリ５へ出力する。
【０１０１】
この結果、画像メモリ５には、各Ｈ同期信号に応じた１２８０個の画像データが、垂直方向には前記Ｖアドレスによって指定される領域に記憶される。
【０１０２】
以上のようにして、自動調整操作の第１段階である映像信号内の画像期間の画素数の判定、および該パラメータを利用して得られた画像データの画像メモリ５への登録が終了すると、前記判定操作の第２段階が開始する。
【０１０３】
なお、該第１段階において画像メモリ５へ登録する画像データは、後述する第２段階での各操作を考慮して、画像が白となるようなものを選ぶことが望ましい。
【０１０４】
ステップＳ６ａでは、コントローラ３８１が前記画像メモリ５に記憶された画像データの内容を共通バス４を介して読み出す。
【０１０５】
ステップＳ７ａでは、初めに、Ｖアドレスに応じた画像データを参照して、Ｖ同期信号の立ち下がりから映像期間が開始するまでのブランキング期間を以下のようにしてアドレス値として求める。
【０１０６】
すなわち、前記第１段階において、画像が白となる映像信号を画像メモリ５に記憶させておくと、画像領域以外の前記バックポーチ部分では、映像信号３０２が黒（輝度０）を示す。したがって、映像期間が開始するまで画像データが黒の期間がバックポーチであり、画像データが白の期間が映像期間であると判定することができる。
【０１０７】
本実施例では、バックポーチの期間が１０アドレスと判定されたものとする。
【０１０８】
なお、画像全体が黒の場合などでは、ブランキング期間（バックポーチ）と映像期間との区別が難しいので、このような自動調整を行う場合には、画像メモリ５に予め登録しておく画像データは、少なくとも映像期間の初めと終わりが黒以外の映像信号に応じたものである必要がある。
【０１０９】
このようにして垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定を開始する。
【０１１０】
ところで、水平方向に関しての映像期間の判定は、単にＨ同期信号３０３に応じた画像期間およびブランキング期間を求めれば良いといったものではなく、ビデオ信号出力装置２における映像信号のサンプリング周波数も同時に求める必要がある。
【０１１１】
すなわち、ビデオ信号出力装置２のほとんどは、電子計算機等のデジタル情報をアナログ信号に変換することによってビデオ信号を作成しているため、ビデオ信号出力装置２におけるＤ／Ａ変換のサンプリング周波数と、映像信号入力装置１側でのＡ／Ｄ変換のサンプリング周波数とが一致していないと、量子化誤差によって画像にモアレ縞が発生する場合がある。
【０１１２】
そこで、水平方向に関しての映像期間の判定にあたっては、ブランキング期間と映像期間とサンプリング周波数とを以下のようにして求める。
【０１１３】
コントローラ３８１は、水平方向に関して得られた画像データを前記画像メモリ５から読出し、Ｈ同期信号の立ち下がりから映像期間が開始するまでのブランキング期間およびその後の映像期間を、前記垂直方向の場合と同様にしてアドレス値として求める。
【０１１４】
本実施例では、ブランキング期間が５０アドレス、映像期間が１２２０アドレスであると判定されるものとする。
【０１１５】
このようにしてＶ方向のブランキング期間、およびＨ方向ブランキング期間、映像期間が求められると、ビデオ信号出力装置２におけるＤ／Ａ変換時のサンプリング周波数は以下のようにして求められる。
【０１１６】
すなわち、水平方向の画像期間の画素数が１２８０であり、前記求められた映像期間が１２２０アドレスであることから、サンプリング周波数を一致させる、すなわち前記画像期間が１２８０分割されるようにするためには、サンプリング周波数を１２８０／１２２０＝１．０５倍すれば良いことが分かる。そして、サンプリング周波数が１．０５倍となれば、Ｈ方向のブランキング期間（バックポーチ）も５０アドレス×１．０５＝５３に修正する必要がある。
【０１１７】
同様に、サンプリング周波数を１．０５倍するためにはＰＬＬ回路３５０の分周比、すなわち分周比シフトレジスタ３５６の設定値を１８９０とする必要があることが分かる。
【０１１８】
このようにして各パラメータが求められると、ステップＳ８では、各パラメータの値が所定の範囲内のものであるか否かが判定される。
【０１１９】
すなわち、本実施例の機能を有効に活用するには、前記第１段階において白画面を表示する映像信号を出力することが望ましいが、このような映像信号が入力されなかった場合には、前記各パラメータの値が所定の範囲から外れてしまう。そして、この状態で以後の処理を実行すると、正確なパラメータが設定されない。
【０１２０】
そこで、ステップＳ８では、各パラメータの値が所定の範囲内のものであるか否かを判定し、所定の範囲外の値であると、ステップＳ９において、ＲＯＭ３９３内に設定された概略設定用パラメータを読出し、ステップＳ１０において該パラメータを対象となる各パラメータに設定し、さらに、ステップＳ１１において該各パラメータをＲＡＭ３９２に記憶して当該処理を終了する。
【０１２１】
一方、ステップＳ８において、各パラメータの値が所定の範囲内のものであると判定されると、ステップＳ１２において各パラメータが所定のレジスタに設定、あるいは再設定される。
【０１２２】
ただし、このような操作を１回行っただけでは、たとえば前記ブランキング期間あるいは映像期間の判定時に、その境界部分が明確でない（境界部分の画像データが中間値を示す）場合には、パラメータが誤差を含むものとなってしまう。
【０１２３】
そこで、本実施例では、以上のようにして映像期間の概略判定が終了すると、ステップＳ１３において、該判定結果、すなわちパラメータが正確であるか否かが判断される。この判定は、ブランキング期間に相当するアドレスの画像データが略すべて０（黒）であり、映像期間に相当するアドレスの画像データが略すべて２５５（白）であるか否かを判定することによって行われる。正確でない場合には、その精度をさらに向上させるために、当該処理はステップＳ５に戻り、該パラメータを用いて映像信号を画像メモリ５へ再度記憶する。
【０１２４】
以下、ステップＳ５に戻った後の再処理について簡単に説明する。
【０１２５】
なお、以上の説明から明らかなように、この時点では、
分周比シフトレジスタ３５６には１８９０が、
Ｈスタートシフトレジスタ３６２には５３が、
Ｖスタートシフトレジスタ３７２には１０が、
Ｈ入力数シフトレジスタ３６３には１２８０が、
Ｖ入力数シフトレジスタ３７３には１０２４が、それぞれセットされているものとする。
【０１２６】
ステップＳ５では、パラメータが以上のように設定された状態でコントローラ３８１が書き込み許可信号を共通バスを経由して画像メモリ５へ出力する。ＰＬＬ回路３５０からは、分周比シフトレジスタ３５６にセットされた値（１８９０）にＨ同期信号３０３の周波数（６４ｋＨｚ）を掛けた周波数１２１ＭＨｚのクロック信号８０２がサンプリングクロックとして出力され、このサンプリングクロックは位相遅延手段２５の位相遅器３８２を経由してＡ／Ｄ変換器３０１に入力される。
【０１２７】
Ａ／Ｄ変換器３０１は、該サンプリングクロック８０３で映像信号をＡ／Ｄ変換し、Ｈ同期信号３０３の１周期分の映像信号を１８９０分割し、これをデジタル画像データとして画像メモリ５へ出力する。
【０１２８】
さらに、第１分周器３６０は、Ｈ同期信号でリセットされた後に、Ｈスタートシフトレジスタ３６２にセットされている分周率（この場合５３）でクロック信号８０２を分周し、その分周出力をＨアドレスカウンタ３６１にセット信号８０４として送り出し、Ｈ入力数シフトレジスタにセットされているプリセット値（１２８０）をＨアドレスカウンタ３６１にセットする。
【０１２９】
したがって、Ｈアドレスカウンタ３６１は、Ｈ同期信号３０３が出力されてから５４番目のクロック信号８０２を開始タイミングとして、以後、１２８０個のアドレス信号を画像メモリ５へ出力する。
【０１３０】
この結果、画像メモリ５には、Ａ／Ｄ変換器３０１において映像信号を１２１ＭＨｚの周波数でサンプリングして得られたデジタル画像データの５４番目の画像データを先頭アドレスとして、以後、１２８０個の画像データが記憶されることになる。
【０１３１】
一方、第２分周器３７１も、Ｖ同期信号３０４でリセットされた後に、Ｖスタートシフトレジスタ３７２にセットされている分周率（この場合１０）でＨ同期信号３０３を分周し、その分周出力をＶアドレスカウンタ３７０にセット信号８０５として送り出し、Ｖ入力数シフトレジスタにセットされているプリセット値（１０２４）をＶアドレスカウンタ３７０にセットする。
【０１３２】
したがって、Ｖアドレスカウンタ３７０は、Ｖ同期信号３０４が出力された後からＨ同期信号の１０周期後からアドレス発生を開始し、画像の垂直方向に関して１０２４画素分のＶアドレス信号を発生し、これを画像メモリ５へ出力する。
【０１３３】
この結果、画像メモリ５には、Ｖ同期信号が出力されてから１１番目のＨ同期信号を先頭として、以後、１０２４個のアドレス信号が設定されることになる。
【０１３４】
ステップＳ６では、コントローラ３８１が前記画像メモリ５に記憶された画像データの内容を共通バス４を介して読み出し、さらに、ステップＳ７では、Ｖアドレスに応じた画像データを参照して、Ｖ同期信号の立ち下がりから映像期間が開始するまでのブランキング期間を前記と同様にアドレス値として求める。
【０１３５】
本実施例では、バックポーチ期間が１０アドレスから１１アドレスに修正されたものとする。
【０１３６】
このようにして垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定を開始する。
【０１３７】
コントローラ３８１は、水平方向に関して得られた画像データを参照して、Ｈ同期信号の立ち下がりから映像期間が開始するまでのブランキング期間およびその後の映像期間を、前記と同様にしてアドレス値として求める。
【０１３８】
ここでは、ブランキング期間が５６アドレス、映像期間が１２６０アドレスに修正されたものとする。
【０１３９】
このようにしてブランキング期間および映像期間が求められると、サンプリング周波数も前記と同様にして、求められる。
【０１４０】
サンプリング周波数＝１２８０／１２６０×１２１＝１２３
ブランキング期間＝１２８０／１２６０×５６＝５７
同様に、サンプリング周波数を１２８０／１２６０＝１．０２倍するためにはＰＬＬ回路３５０の分周比を１８９０×１．０２＝１９２７とすれば良いことが分かる。
【０１４１】
このようにして映像期間の概略判定が終了すると、本実施例では、以後、ステップＳ８，Ｓ１２において前記と同様の処理がなされ、ステップＳ１３において、求められたパラメータの値が正確であると判断されると第２段階の調整が終了する。
【０１４２】
このようにして映像期間の判定が完了すると、次に、サンプリングクロックの位相合わせを行う。
【０１４３】
この位相合わせは、後述するように、映像信号入力装置１に入力される映像信号３０２に、途中のケーブル容量等の影響によって鈍りが生じ、その結果発生する該映像信号３０２とサンプリング信号８０３との位相のずれを補償するために行われる。
【０１４４】
該位相合わせを行うにあたっては、それまでに求めた映像期間に関するパラメータを各レジスタにセットした後に、図８（ａ）に示したように、水平方向に縞状のパターンが繰り返す映像信号を入力する。
【０１４５】
なお、縞状のパターンが繰り返す映像信号が入力されたか否かはステップＳ１４で判定され、映像信号がこのようなパターンでないと、ステップＳ１１において各パラメータをＲＡＭ３９２に記憶して当該処理を終了する。
【０１４６】
ステップＳ１５では、映像信号３０２の位相とサンプリング信号８０３の位相とが一致しているか否かが判定され、一致している場合には、ステップＳ１１において各パラメータをＲＡＭ３９２に記憶して当該処理を終了する。
【０１４７】
なお、このようにしてＲＡＭ３９２に記憶されたパラメータは、プリセットＳＷ３８６を操作することによって適宜に読み出すことが可能であり、読み出されたパラメータは所定のレジスタに設定される。したがって、一旦信号形式が明らかになったビデオ信号に関しては、以後、上記したような各種の判定処理を実行することなく、簡単に処理できるようになる。
【０１４８】
また、一致していない場合には、縞の端部において、画像データが白（画像データが２５５）から黒（画像データが０）に変化せず、その境界部分に同図（ｂ）に示したように、画像データが０〜２５５の間の中間値を示す領域７５０が表れる。
【０１４９】
このような場合には、ステップＳ１６で以下のようにして位相合わせを行う。すなわち、コントローラ３８１は遅延シフトレジスタ３８３の値を変化させることによって位相遅延器３８２の遅延量を少しずつ変化させ、該端部の画像データが中間値を示さないように遅延シフトレジスタ３８３の設定値をセットする。
【０１５０】
図６は、サンプリングクロック８０３の位相と映像信号３０２の位相との関係を示した図である。
【０１５１】
同図において、水平方向に縞状のパターンが繰り返す映像信号を出力するビデオ信号出力装置２の出力部では、同図（ａ）および（ｂ）に示したように、サンプリングクロック７３０とパルス状の映像信号７３１とは同期しているが、該映像信号７３１は、画像信号入力装置１に入力されたときには、途中のケーブルの容量等の影響によって同図（ｃ）に示したように鈍った波形７３２となってしまい、画像信号入力装置１のサンプリングクロック７３３（８０３）でサンプリングすると、その画像データは同図（ｅ）に示したように、中間値を示す画像データ７３４となる。
【０１５２】
そこで、この様な場合には、同図（ｆ）に示したように、ビデオ信号出力装置２のサンプリングクロック７３３に対して、例えば１／３位相だけずれたサンプリングクロック７３６で映像信号７３２をサンプリングすると、その画像データは同図（ｇ）に示したように、元の映像信号７３１に応じた画像データ７３７となる。
【０１５３】
そこで、本実施例では、コントローラ３８１が、遅延シフトレジスタ３８３にセットする値を変化させることによって位相遅延器３８２の遅延量を少しずつ変化させ、該境界部分での画像データが中間値を示さないように遅延シフトレジスタ３８３の設定値をセットするようにし、最終的に最適な遅延時間をセットする。
【０１５４】
なお、このときに入力する映像信号は、中間値を持たず、かつ１水平期間内に何回か白黒の値が変化するような信号であれば、どの様な信号であっても良い。
【０１５５】
このようにして位相合わせが行われ、ステップＳ１５で位相が一致していると判定されると、前記したように、ステップＳ１１において各パラメータをＲＡＭ３９２に記憶して当該処理を終了する。
【０１５６】
図９は、画素数設定手段３３によって映像信号内の画像期間の画素数（水平方向および垂直方向）を割り出す実施例の主要部分の構成を示したブロック図であり、図１と同一の符号は同一または同等部分を表している。
【０１５７】
前記図１に関して説明した実施例では、画像期間の画素数は、コントローラ３８１が第３分周器３８０の出力信号に基づいてＲＯＭ３９３を参照することによって割り出されたが、本実施例では、コントローラ３８１で演算処理等を行うことなく、該画素数の判定、登録ができるようにした。
【０１５８】
同図において、Ｈ同期信号はｆｈ検出手段３１およびインタレース検出手段３０の一方の入力端子に入力され、Ｖ同期信号はインタレース検出手段３０の他方の入力端子に入力され、該ｆｈ検出手段３１およびインタレース検出手段３０の出力信号はＲＯＭ３２のアドレスバスに入力される。
【０１５９】
該ＲＯＭ３２のデータバスには、サンプリング周波数設定手段２４、水平同期アドレス設定手段２７、および垂直同期アドレス設定手段２８が入力されている。
【０１６０】
このような構成の装置において、ｆｈ検出手段３１は、Ｈ同期信号の周波数を適宜の手段で計測し、該周波数に応じたデジタル信号（例えば３ビット）をＲＯＭ３２のアドレスバスの下位３ビットに出力する。
【０１６１】
一方、インタレース検出手段３０は、インタレースの有無を検出して、該検出信号をＲＯＭ３２のアドレスバスの上位１ビットに出力する。
【０１６２】
ＲＯＭ３２は、アドレスバスに入力されるデータに応じたアドレスに記憶されたデジタルデータをサンプリング周波数設定手段２４、水平同期アドレス設定手段２７、および垂直同期アドレス設定手段２８に出力する。
【０１６３】
本実施例によれば、コントローラ３８１による演算等を行うことなく、Ｈ同期信号の周波数に基づいて、画素数に関するデータがＲＯＭ３２から水平同期アドレス設定手段および垂直同期アドレス設定手段２８に直接出力されるので、コントローラ３８１の負担が低減され、処理速度が向上する。
【０１６４】
図１０は、前記図６に関して説明したような、映像信号の出力側と入力側とのサンプリング信号の位相のずれを調整する装置の主要部の構成を示したブロック図であり、図１と同一の符号は同一または同等部分を表している。
【０１６５】
同図において、映像信号はＡ／Ｄ変換器３０１に入力され、該Ａ／Ｄ変換器３０１には、その最大値を記憶するラッチ３３および最小値を記憶するラッチ３４が接続されている。該ラッチ３３およびラッチ３４の出力信号は、それぞれ演算回路３５に入力される。該演算回路３５での演算（減算）結果はコントローラ３８１に入力される。
【０１６６】
このような構成の装置において、映像信号は、Ａ／Ｄ変換器３０１において位相遅延手段２５から出力されるサンプリング信号によってサンプリングされ、所定の期間内の最大値および最小値が、それぞれラッチ３３およびラッチ３４に記憶される。演算回路３５では、前記所定の期間毎にラッチ３３とラッチ３４に記憶された画像データの差分を求め、該差分をコントローラ３８１に入力する。
【０１６７】
コントローラ３８１は、該差分から前記サンプリング信号の位相のずれを検出し、該ずれが無くなるように位相遅延手段２５を制御する。
【０１６８】
図１１は、コントローラ３８１で演算処理等を行うことなく前記画像期間を割り出す装置の主要部の構成を示したブロック図であり、図１と同一の符号は同一または同等部分を表している。
【０１６９】
同図において、Ａ／Ｄ変換器３０１の出力信号はエッジ検出手段３６に入力される。エッジ検出手段３６の検出信号は表示期間検出手段３９の計数手段３７のトリガ入力端子に入力され、該計数手段３７のリセット端子にはＨ同期信号が、また、クロック端子にはＶＣＯ３５４からのクロック信号が入力される。
【０１７０】
計数手段３７の計数結果はラッチ３８に入力され、該ラッチ３８の出力信号はコントローラ３８１に入力される。
【０１７１】
このような構成の装置において、計数手段３７はＨ同期信号によってリセットされ、ブランキング期間が終了して映像信号が出力されると、該映像信号はＡ／Ｄ変換器３０１でデジタル画像データに変換されてエッジ検出手段３６に入力される。
【０１７２】
エッジ検出手段３６は、該デジタル画像データを参照してエッジ部分を検出し、検出信号を計数手段３７のトリガ入力端子に入力する。トリガが入力されると、計数手段３７はＶＣＯ３５４のクロックを計数開始する。
【０１７３】
その後、エッジ検出手段３６が画像期間の終了を検出すると、ラッチ３８は計数手段３７の計数値を保持し、該計数値をコントローラ３８１に出力する。
【０１７４】
図１２は、前記図１１に関して説明したエッジ検出手段３６に、エッジ検出のスレッショルドを変化させる機能を付加した実施例の主要部分の構成を示したブロック図であり、図１１と同一の符号は同一または同等部分を表している。
【０１７５】
同図において、Ａ／Ｄ変換器３０１の出力信号は比較手段４１の一方の入力端子に入力され、他方の入力端子にはレベル設定手段４０の出力信号が入力される。レベル設定手段４０にはコントローラ３８１が接続されており、該レベル設定手段４０の出力レベルはコントローラ３８１によって調整される。
【０１７６】
このような構成の装置において、入力される映像信号が、図１７に示したようにオフセット△Ｖを有すると、前記図１１に関して説明したエッジ検出手段３６では、Ｈ同期信号に同期したエッジ部Ｃと、実際の映像期間のエッジ部Ｄとを区別することができず、得られる画像が不自然なものとなってしまう。
【０１７７】
このような場合、本実施例では、コントローラ３８１がレベル設定手段４０を適宜に制御して比較手段４１のオフセットを変化させ、前記エッジ部Ｄのみが検出されるようにする。
【０１７８】
本実施例によれば、映像信号がオフセット△Ｖを有するような場合であっても、忠実な画像を再生できる。
【０１７９】
図１３は、本発明の第２の実施例のブロック図であり、図１と同一の符号は同一または同等部分を表している。また、図１４は本実施例の動作を説明するためのフローチャートである。
【０１８０】
図１との比較から明らかなように、本実施例では、画像メモリ５の代わりに、画像の一次元方向の１ライン分のみを記憶するラインメモリ５５を接続した点に特徴がある。
【０１８１】
図１４において、ステップＳ１からステップＳ４までは、前記図５に関して説明した動作とほぼ同じであるので、その説明は省略する。
【０１８２】
その後、ステップＳ５ｂは、ビデオ信号出力装置２から出力される映像信号３０２の１ライン分がラインメモリ５５に記憶され、さらに、該記憶された１ライン分の映像信号がコントローラ３８１に読み出される。
【０１８３】
ステップＳ６ｂでは、読み出した１ライン分の映像信号内に画像信号が含まれているか否かをその都度判定し、画像信号が含まれていないと当該処理はステップＳ５ｂへ戻り、１ライン分の映像信号の記憶、コントローラ３８１への読み出し、画像信号の有無判定を繰り返す。
【０１８４】
ステップＳ６ｂで画像信号が有りと判定されると、ステップＳ７ｂでは、このときのＨ同期信号の順番を垂直方向に関するブランキング期間とする。
【０１８５】
また、水平方向に関するブランキング期間、画像期間、およびサンプリング周波数の判定も、該画像信号を有する映像信号を利用して、前記図１に関して説明した実施例の場合と同様にして行う。
【０１８６】
なお、ステップＳ８以後は、前記図５に関して説明した動作とほぼ同じであるので、その説明は省略する。
【０１８７】
本実施例によれば、メモリの容量を小さくできるので、装置の小型化が可能になる。
【０１８８】
図１５は、本発明の第３の実施例のブロック図であり、図１と同一の符号は同一または同等部分を表している。
【０１８９】
図１または図１３との比較から明らかなように、本実施例では、画像データを記憶する外部メモリを特に設けず、該画像データを直接コントローラ３８１に記憶し、該コントローラ３８１内において、前記各実施例と同様の判定処理を行うようにしている。
【０１９０】
なお、本実施例では、その処理方法如何によって、コントローラ３８１の一部を、図１に示した画像メモリ５、あるいは図１３に示したラインメモリ５５として利用することができる。
【０１９１】
図１５は、本発明の第４の実施例のブロック図であり、図１と同一の符号は同一または同等部分を表している。
【０１９２】
本実施例は標本化定理を利用するもので、サンプリング周波数をビデオ信号出力装置２の２倍以上として前記各実施例の場合の２倍以上の画像データを生成し、プリント時には、該画像データに補間処理を施こして出力することによって、位相合わせのプロセスを廃止した点に特徴がある。
【０１９３】
以下、本実施例の動作を、前記図１に関して説明した実施例と同様のビデオ信号が入力されたと想定し、図５のフローチャートを用いて説明する。
【０１９４】
すなわち、Ｈ同期信号の周波数から、ステップＳ１においてＨ同期信号の概略周波数が６４７ｋＨｚ付近であると判定され、さらに、ステップＳ２、３において、画像期間のＨ方向画素数が１２８０、Ｖ方向画素数が１０２４と割り出されると、コントローラ３８１は、ステップＳ４において、Ｈ同期信号３０３の１周期当たりのサンプリングクロック数ＳＣを前記と同様に、ＲＯＭ３９３に登録されたデータテーブルを参照して３６００（第１実施例の場合の倍）と判定し、これを分周比シフトレジスタ３５６にセットし、更に、Ｈスタートレジスタ３６２およびＶスタートレジスタ３７２には、初期設定値として、例えば０をセットする。
【０１９５】
ＰＬＬ回路３５０からは、分周比シフトレジスタ３５６にセットされた値（３６００）にＨ同期信号３０３の周波数（６４ｋＨｚ）を掛けた周波数２３０ＭＨｚのクロック信号がサンプリングクロック８０２として出力され、このサンプリングクロック８０２は位相遅延手段２５の位相遅器３８２を経由してＡ／Ｄ変換器３０１に入力される。
【０１９６】
Ａ／Ｄ変換器３０１は、該サンプリングクロック８０３で映像信号をＡ／Ｄ変換し、Ｈ同期信号３０３の１周期分の映像信号を３６００分割し、これをデジタル画像データ３０５として画像メモリ５へ出力する。
【０１９７】
以下、前記図１に関して説明した場合と同様にして、自動調整操作の第１段階である映像信号内の画像期間の画素数の判定、および該パラメータを利用して得られた画像データの画像メモリ５への登録が終了すると、コントローラ３８１は前記画像メモリ５に記憶された画像データの内容を読み出す。
【０１９８】
ステップＳ７ａでは、初めに、コントローラ３８１が該画像データを参照して、Ｖ同期信号のブランキング期間を求める。
【０１９９】
本実施例では、図１の実施例の場合と同様に、バックポーチの期間が１０アドレスと割り出される。
【０２００】
垂直方向に関しての映像期間の判定が終了すると、水平方向に関しての映像期間の判定が開始され、ここでは、図１の実施例の場合に比べてサンプリング周波数が２倍になっているので、ブランキング期間が１００アドレス、映像期間が２４４０アドレスとなる。
【０２０１】
このようにしてブランキング期間および映像期間が割り出されると、サンプリング周波数は前記と同様にして割り出され、さらに、該パラメータの再設定等が行われる。
【０２０２】
このようにして各パラメータが決定され、実際のプリント操作が開始されると、Ａ／Ｄ変換器３０１から出力されるデジタル画像データは、ビデオ信号出力装置１における元のデジタル画像データの２倍となる。
【０２０３】
Ａ／Ｄ変換器３０１から出力されるデジタル画像データ３０５は、補間装置６５０において補間処理がなされ、その後、インターフェースを介して画像プリント手段、あるいは画像記憶手段に記憶される。
【０２０４】
本実施例によれば、サンプリング周波数が元の信号の周波数の２倍以上であるために、サンプリング信号の位相合わせを行わなくても、元の映像信号を忠実に再現することができるようになる。
【０２０５】
なお、上記した実施例では、信号形式判定における第１段階での画素数の判定、および第２段階での画像期間、サンプリング周波数の判定と共に、第３段階での映像信号とサンプリング信号との位相合わせも自動的に行われるものとして説明したが、本発明はこれのみに限定されるものではなく、第１段階および第２段階での判定のみ自動的に行うようにし、第３段階の位相合わせは行わない、あるいは手動で行うようにしても良い。
【０２０６】
【発明の効果】
以上の通り、本発明によれば、映像信号の内容に影響を受けることなく、安定かつ適切な周波数を持つサンプリングクロックを得ることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例である画像信号入力装置のブロック図である。
【図２】画像信号入力装置の斜視図である。
【図３】ビデオ信号のタイミングチャートである。
【図４】同期信号周波数に対応した画像寸法の説明図である。
【図５】図１の動作を説明するフローチャートである。
【図６】サンプリング信号とビデオ信号との関係を示した図である。
【図７】分周比シフトレジスタに設定するサンプリングクロック数の求め方を説明するための図である。
【図８】サンプリング信号の位相のずれを説明するための図である。
【図９】水平同期信号の周波数を求める装置のブロック図である。
【図１０】サンプリング信号の位相のずれを補正する装置のブロック図である。
【図１１】画像期間を検出する装置のブロック図である。
【図１２】オフセットを有する映像信号の画像期間を検出する装置のブロック図である。
【図１３】本発明の第２の実施例のブロック図である。
【図１４】図１３の動作を説明するフローチャートである。
【図１５】本発明の第３の実施例のブロック図である。
【図１６】本発明の第４の実施例のブロック図である。
【図１７】図１２の動作を説明するための図である。
【図１８】ビデオ信号の構成を表したタイミングチャートである。
【符号の説明】
１…画像信号入力装置、２…ビデオ信号出力装置、４…共通バス、５…画像メモリ、２０…画像プリント手段、２１…画像記憶手段、２２，２３…インターフェース、２５…位相遅延手段、２６…水平入力先頭位置設定手段、２７…水平同期アドレス発生手段、２８…垂直同期アドレス発生手段、２９…水平入力先頭位置設定手段、３０…インタレース検出手段、５５…ラインメモリ、３０１…Ａ／Ｄ変換器、３８１…コントローラ。
【図１】
0003578747.tif 000002
【図２】
0003578747.tif 000003
【図３】
0003578747.tif 000004
【図４】
0003578747.tif 000005
【図５】
0003578747.tif 000006
【図６】
0003578747.tif 000007
【図７】
0003578747.tif 000008
【図８】
0003578747.tif 000009
【図９】
0003578747.tif 000010
【図１０】
0003578747.tif 000011
【図１１】
0003578747.tif 000012
【図１２】
0003578747.tif 000013
【図１３】
0003578747.tif 000014
【図１４】
0003578747.tif 000015
【図１５】
0003578747.tif 000016
【図１６】
0003578747.tif 000017
【図１７】
0003578747.tif 000018
【図１８】
0003578747.tif 000019