(57)【特許請求の範囲】
【請求項１】
蛇行したトラックが形成された光ディスクの記録面からの反射光に基づいて取得され、所定の基本周期を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法であって、
前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１工程と；
前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成する第２工程と；
前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行なう第３工程と；を含むウォブル信号復調方法。
【請求項２】
前記第１工程では、前記積分が前記光ディスクの回転速度に応じた積分速度で行なわれることを特徴とする請求項１に記載のウォブル信号復調方法。
【請求項３】
前記第１工程では、前記積分が前記基本周期における位相に応じた積分速度で行なわれることを特徴とする請求項１又は２に記載のウォブル信号復調方法。
【請求項４】
蛇行したトラックが形成された光ディスクの記録面からの反射光に基づいて取得され、所定の基本周期を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、
前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分し、前記前半部分の積分結果に関する情報と前記後半部分の積分結果に関する情報とが含まれる積分信号を生成する積分信号生成回路と；
前記積分信号に含まれる前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル信号生成回路と；
前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行なう位相復調回路と；を備えるウォブル信号復調回路。
【請求項５】
前記積分信号生成回路は、
前記基本周期の前半部分に対応して前記ウォブル信号を積分する第１の積分回路と；
前記基本周期の後半部分に対応して前記ウォブル信号を積分する第２の積分回路と；
前記基本周期の前半部分に同期して前記第１の積分回路の出力信号を選択し、前記基本周期の後半部分に同期して前記第２の積分回路の出力信号を選択する選択回路と；を有することを特徴とする請求項４に記載のウォブル信号復調回路。
【請求項６】
前記積分信号生成回路は、
前記第１の積分回路の出力段に配置され、前記第１の積分回路の出力信号におけるピークレベル近傍のサンプリング及びホールドを行なう第１のサンプルホールド回路と；
前記第２の積分回路の出力段に配置され、前記第２の積分回路の出力信号におけるピークレベル近傍のサンプリング及びホールドを行なう第２のサンプルホールド回路と；を更に有することを特徴とする請求項５に記載のウォブル信号復調回路。
【請求項７】
前記積分信号生成回路における前記積分の積分速度を、前記基本周期における位相に応じて調整する積分速度調整回路を更に備えることを特徴とする請求項４〜６のいずれか一項に記載のウォブル信号復調回路。
【請求項８】
蛇行したトラックが形成された記録面を有する光ディスクに対して、データの記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
前記光ディスクの記録面からの反射光に基づいて得られるウォブル信号を復調する請求項４〜７のいずれか一項に記載のウォブル信号復調回路と；
前記ウォブル信号復調回路の出力信号から得られる前記トラックにおける位置情報に基づいて記録位置を決定し、前記光ディスクにデータを記録するデータ記録手段と；を備える光ディスク装置。
【請求項９】
前記積分信号生成回路における前記積分の積分速度を、前記光ディスクの回転速度に応じて設定する積分速度設定手段を更に備えることを特徴とする請求項８に記載の光ディスク装置。
【請求項１０】
前記光ディスクはＤＶＤ＋ＲあるいはＤＶＤ＋ＲＷの規格に準拠した光ディスクであることを特徴とする請求項８又は９に記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウォブル信号復調方法、ウォブル信号復調回路及び光ディスク装置に係り、さらに詳しくは、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を復調するウォブル信号復調方法、ウォブル信号復調回路及び該ウォブル信号復調回路を備える光ディスク装置に関する。
【背景技術】
【０００２】
近年、デジタル技術の進歩及びデータ圧縮技術の向上に伴い、音楽、映画、写真及びコンピュータソフトなどのユーザデータを記録するための媒体として、ＣＤ（compact disc）や、ＣＤの約７倍相当のデータをＣＤと同じ直径のディスクに記録可能としたＤＶＤ（digital versatile disc）などの光ディスクが注目されるようになり、その低価格化とともに、光ディスクをデータ記録の対象媒体とする光ディスク装置が普及するようになった。
【０００３】
一般的に、ＣＤ−Ｒ、ＤＶＤ−Ｒ及びＤＶＤ＋Ｒ（ＤＶＤ＋recordable）等の追記型光ディスクや、ＣＤ−ＲＷ、ＤＶＤ−ＲＷ及びＤＶＤ＋ＲＷ（ＤＶＤ＋rewritable）等の書き換え可能型光ディスクでは、蛇行（ウォブリング）したトラックが記録面に形成されている。この蛇行は部分的に所定の方式で変調されており、その変調部には情報が付加されている（例えば特許文献１参照）。例えばＤＶＤ＋Ｒ及びＤＶＤ＋ＲＷ（以下、便宜上「ＤＶＤ＋系」ともいう）では、位相変調方式によってアドレス情報などが上記変調部に付加されている。
【０００４】
そこで、ＤＶＤ＋系に対応した光ディスク装置では、例えばユーザデータを記録する際に、光源から出射されトラックで反射した戻り光束からトラックの蛇行形状に対応した、いわゆるウォブル信号を検出し、該ウォブル信号からクロック信号などを生成するとともに、該クロック信号に同期してウォブル信号を位相復調し、前記アドレス情報を取得している。そして、そのアドレス情報及びクロック信号などに基づいて記録位置の制御を行なっている。なお、ウォブル信号を位相復調する回路を備えた種々の装置が提案されている（例えば、特許文献２〜特許文献６参照）。
【０００５】
最近、光ディスク装置を小型化するために、ウォブル信号を位相復調する回路（以下便宜上、「位相復調回路」ともいう）を含む複数の回路を集積し、ＬＳＩ化（１チップ化）することが精力的に行なわれている。ＬＳＩでは、アナログ信号を処理する部分（アナログ信号処理部）とデジタル信号を処理する部分（デジタル信号処理部）とが明確に分離されており、位相復調回路はデジタル信号処理部に配置されている。この場合には、アナログ信号であるウォブル信号は、ＡＤ変換器でデジタル信号に変換された後、位相復調回路に供給されることとなる。例えばＡＤ変換器でのサンプリング回数がウォブル信号の１周期につき１６回とすると、光ディスクの回転速度が１倍速の場合には、ウォブル信号の１周期は約１．２２μ秒であり、ＡＤ変換器では約７５ｎ秒毎にサンプリングが行なわれる。
【０００６】
ところで、光ディスクの普及に伴い、光ディスクへの記録速度の高速化に対する要求が高くなってきている。しかしながら、今後記録速度が更に高速化され、例えば光ディスクの回転速度が１６倍速になると、ウォブル信号の１周期は約７６．５ｎ秒となり、上記ＡＤ変換器では約４．７８ｎ秒毎にサンプリングを行なわなければならない。この条件を満足させるためには、高速度で動作するＡＤ変換器が必要となり、コストの上昇を招くおそれがある。
【０００７】
【特許文献１】特開平１０−６９６４６号公報
【特許文献２】特開２００２−７４６６０号公報
【特許文献３】特開２００２−１２４０４３号公報
【特許文献４】特開２００３−１５７５３７号公報
【特許文献５】特開２００３−２０３３５６号公報
【特許文献６】特開平９−２９７９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる事情の下になされたもので、その第１の目的は、高コスト化を招くことなく、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を高速で精度良く復調することができるウォブル信号復調方法及びウォブル信号復調回路を提供することにある。
【０００９】
また、本発明の第２の目的は、高コスト化を招くことなく、光ディスクへの記録を高速度で行うことができる光ディスク装置を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、蛇行したトラックが形成された光ディスクの記録面からの反射光に基づいて取得され、所定の基本周期を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法であって、前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１工程と；前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成する第２工程と；前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行なう第３工程と；を含むウォブル信号復調方法である。
【００１１】
これによれば、光ディスクの記録面からの反射光に基づいて得られるウォブル信号は、搬送波部から生成されたクロック信号に同期して、基本周期の前半部分と後半部分とに分けてそれぞれ積分され（第１工程）、前半部分の積分結果に対応する少なくとも１つのデジタル値と後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号が生成される（第２工程）。そして、デジタル信号とクロック信号とに基づいて位相変調波部の位相復調が行なわれる（第３工程）。この場合には、第２工程において、例えば基本周期毎に２回のサンプリングを行なうことによってデジタル信号を生成することができるため、デジタル信号に変換するときのサンプリング回数を従来よりも減らすことが可能となる。従って、従来と同等の汎用部品を用いて高速記録に対応することができる。すなわち、高コスト化を招くことなく、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を高速で精度良く復調することが可能となる。
【００１２】
この場合において、請求項２に記載のウォブル信号復調方法の如く、前記第１工程では、前記積分が前記光ディスクの回転速度に応じた積分速度で行なわれることとすることができる。
【００１３】
上記請求項１及び２に記載の各ウォブル信号復調方法において、請求項３に記載のウォブル信号復調方法の如く、前記第１工程では、前記積分が前記基本周期における位相に応じた積分速度で行なわれることとすることができる。
【００１４】
請求項４に記載の発明は、蛇行したトラックが形成された光ディスクの記録面からの反射光に基づいて取得され、所定の基本周期を有する搬送波部と所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調回路であって、前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分し、前記前半部分の積分結果に関する情報と前記後半部分の積分結果に関する情報とが含まれる積分信号を生成する積分信号生成回路と；前記積分信号に含まれる前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル信号生成回路と；前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行なう位相復調回路と；を備えるウォブル信号復調回路である。
【００１５】
これによれば、光ディスクの記録面からの反射光に基づいて得られるウォブル信号は、積分信号生成回路により、搬送波部から生成されたクロック信号に同期して、基本周期の前半部分と後半部分とに分けてそれぞれ積分され、前半部分の積分結果に関する情報と後半部分の積分結果に関する情報とが含まれる積分信号が生成される。そして、デジタル信号生成回路により、積分信号に含まれる前半部分の積分結果に対応する少なくとも１つのデジタル値と後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号が生成される。さらに、そのデジタル信号とクロック信号とに基づいて、位相復調回路により位相変調波部の位相復調が行なわれる。この場合には、デジタル信号生成回路では、例えば基本周期毎に２回のサンプリングを行なうことによってデジタル信号を生成することができるため、デジタル信号に変換するときのサンプリング回数を従来よりも減らすことが可能となる。そこで、例えばデジタル信号生成回路に従来と同等の汎用部品を用いても、高速記録においてウォブル信号の復調精度を高く維持することができる。すなわち、高コスト化を招くことなく、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を高速で精度良く復調することが可能となる。
【００１６】
この場合において、請求項５に記載のウォブル信号復調回路の如く、前記積分信号生成回路は、前記基本周期の前半部分に対応して前記ウォブル信号を積分する第１の積分回路と；前記基本周期の後半部分に対応して前記ウォブル信号を積分する第２の積分回路と；前記基本周期の前半部分に同期して前記第１の積分回路の出力信号を選択し、前記基本周期の後半部分に同期して前記第２の積分回路の出力信号を選択する選択回路と；を有することとすることができる。
【００１７】
この場合において、請求項６に記載のウォブル信号復調回路の如く、前記積分信号生成回路は、前記第１の積分回路の出力段に配置され、前記第１の積分回路の出力信号におけるピークレベル近傍のサンプリング及びホールドを行なう第１のサンプルホールド回路と；前記第２の積分回路の出力段に配置され、前記第２の積分回路の出力信号におけるピークレベル近傍のサンプリング及びホールドを行なう第２のサンプルホールド回路と；を更に有することとすることができる。なお、積分回路の出力信号がマイナスレベルの場合には、最低値がピークレベルとなる。
【００１８】
上記請求項４〜６に記載の各ウォブル信号復調回路において、請求項７に記載のウォブル信号復調回路の如く、前記積分信号生成回路における前記積分の積分速度を、前記基本周期における位相に応じて調整する積分速度調整回路を更に備えることとすることができる。
【００１９】
請求項８に記載の発明は、蛇行したトラックが形成された記録面を有する光ディスクに対して、データの記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、前記光ディスクの記録面からの反射光に基づいて得られるウォブル信号を復調する請求項４〜７のいずれか一項に記載のウォブル信号復調回路と；前記ウォブル信号復調回路の出力信号から得られる前記トラックにおける位置情報に基づいて記録位置を決定し、前記光ディスクにデータを記録するデータ記録手段と；を備える光ディスク装置である。
【００２０】
これによれば、請求項４〜７のいずれか一項に記載のウォブル信号復調回路にてウォブル信号が搬送波部から生成されたクロック信号に同期して精度良く復調されるため、記録速度が高速であってもウォブル信号復調回路の出力信号から位置情報を正しく取得することが可能となる。従って、データ記録手段では、記録位置を精度良く決定することができ、結果として記録品質に優れた記録を高速度で行うことが可能となる。
【００２１】
この場合において、請求項９に記載の光ディスク装置の如く、前記積分信号生成回路における前記積分の積分速度を、前記光ディスクの回転速度に応じて設定する積分速度設定手段を更に備えることとすることができる。
【００２２】
上記請求項８及び９に記載の各光ディスク装置において、請求項１０に記載の光ディスク装置の如く、前記光ディスクはＤＶＤ＋ＲあるいはＤＶＤ＋ＲＷの規格に準拠した光ディスクであることとすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施形態を図１〜図１８に基づいて説明する。図１には、本発明の一実施形態に係る光ディスク装置２０の概略構成が示されている。
【００２４】
この図１に示される光ディスク装置２０は、シークモータ２１、スピンドルモータ２２、光ピックアップ装置２３、レーザコントロール回路２４、エンコーダ２５、モータドライバ２６、ＰＵドライバ２７、再生信号処理回路２８、モータコントローラ２９、サーボコントローラ３３、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０及びＲＡＭ４１などを備えている。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。なお、本実施形態では、一例としてＤＶＤ＋Ｒの規格に準拠した情報記録媒体が光ディスク１５に用いられるものとする。
【００２５】
光ディスク１５の記録面には、スパイラル状の案内溝としてのグルーブ（Ｇとする）が形成されている。一般に光ディスクでは、レーザ光の入射方向からみたときに、凸形状となる部分をグルーブＧ、凹形状となる部分をランド（Ｌとする）と呼んでいる。そして、ここでは、グルーブＧが情報記録用のトラックであり、グルーブＧにデータが記録される。また、グルーブＧは、一例として図２に示されるように、蛇行（ウォブリング）している。
【００２６】
ＤＶＤ＋Ｒの規格によると、トラックの蛇行形状はＡＤＩＰユニットと搬送波とによって決定される。このＡＤＩＰユニットには種々の情報が含まれている。また、搬送波は記録用の基準クロック信号や位相復調用のタイミングクロック信号などを生成するのに用いられる。本実施形態では、搬送波とＡＤＩＰユニットとから構成される基本単位を情報フレームと呼ぶこととする。また、情報フレームにおける搬送波の部分を搬送波部と呼ぶこととする。１つの情報フレームの大きさは、搬送波の周期（基本周期）（以下「ウォブル周期」ともいう）を１ウォブルとすると、図３に示されるように９３ウォブル（ウォブル番号Ｎｗ＝０〜９２）である。そして、ウォブル番号Ｎｗ＝０〜７がＡＤＩＰユニット（位相変調波部）、ウォブル番号Ｎｗ＝８〜９２が搬送波部である。データが記録される領域であるデータ・ゾーンにおけるＡＤＩＰユニットは、同期情報が含まれている領域（以下「同期情報部」という）とアドレス情報が含まれている領域（以下「ＡＤＩＰ情報部」という）とから構成されている。そして、ウォブル番号０〜３が同期情報部、ウォブル番号４〜７がＡＤＩＰ情報部である。すなわち、同期情報部の大きさは４ウォブル、ＡＤＩＰ情報部の大きさは４ウォブルである。上記各情報部はそれぞれ位相変調（ＰＳＫ：Phase Shift Keying）されている。
【００２７】
上記ＡＤＩＰ情報部は、４ウォブルで１ビットのデータを表している。データが「０」のときは、図４（Ａ）に示されるように、前方の２ウォブルが搬送波部と同位相とされ、後方の２ウォブルが搬送波部と逆位相とされる。一方、データが「１」のときは、図４（Ｂ）に示されるように、前方の２ウォブルが搬送波部と逆位相とされ、後方の２ウォブルが搬送波部と同位相とされる。なお、アドレスデータを得るには５１ビットのデータが必要である。
【００２８】
前記同期情報部は、次に続く情報フレームにおけるＡＤＩＰ情報部にデータの先頭ビットが格納されているときには、図５（Ａ）に示されるようにワード同期（word sync）情報、すなわち４ウォブル全てが搬送波部と逆位相とされる。また、ＡＤＩＰ情報部にデータが格納されているときには、図５（Ｂ）に示されるようにビット同期（bit sync）情報、すなわち先頭の１ウォブルが搬送波部と逆位相とされ、残りの３ウォブルが搬送波部と同位相とされる。従って、図６に示されるように、５２個の情報フレームから１つのアドレスデータが得られる。
【００２９】
前記シークモータ２１は、スレッジ方向（図７ではＺ軸方向）に光ピックアップ装置２３を駆動するためのモータである。前記スピンドルモータ２２は、光ディスク１５を回転駆動するためのモータである。
【００３０】
前記光ピックアップ装置２３は、トラックが形成された光ディスク１５の記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。この光ピックアップ装置２３は、一例として図７に示されるように、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、検出レンズ５８、受光器ＰＤ、及び駆動系（フォーカシングアクチュエータ及びトラッキングアクチュエータ（いずれも図示省略））などを備えている。
【００３１】
前記光源ユニット５１は、波長が６６０ｎｍのレーザ光を発光する光源としての半導体レーザＬＤを含んで構成されている。なお、本実施形態では、光源ユニット５１から出射されるレーザ光の光束の最大強度出射方向を＋Ｘ方向とする。
【００３２】
前記コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。
【００３３】
前記ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、コリメートレンズ５２で略平行光とされた光束をそのまま透過させる。また、このビームスプリッタ５４は、光ディスク１５の記録面で反射され、前記対物レンズ６０を介して入射する光束（戻り光束）を−Ｚ方向に分岐する。
【００３４】
前記対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。
【００３５】
前記検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を前記受光器ＰＤの受光面に集光する。
【００３６】
受光器ＰＤの受光面は、図８に示されるように、トラック（点線で図示されている）の接線方向に対応する方向Ｄtan（図８における紙面上下方向）の分割線DL１によって分割され、さらにトラックの接線方向に直交する方向に対応する方向Ｄrad（図８における紙面左右方向）の分割線DL２によって分割されている。すなわち、受光器ＰＤの受光面は、４つの受光領域（ＰＤａ、ＰＤｂ、ＰＤｃ、ＰＤｄ）に分割されている。前記受光領域ＰＤａは分割線DL１の図８における紙面左側で、かつ分割線DL２の図８における紙面上側に位置している。前記受光領域ＰＤｂは前記受光領域ＰＤａの図８における紙面右側に位置している。前記受光領域ＰＤｃは前記受光領域ＰＤｂの図８における紙面下側に位置している。前記受光領域ＰＤｄは前記受光領域ＰＤａの図８における紙面下側に位置している。そして、各受光領域からは、それぞれ受光量に応じた信号が再生信号処理回路２８に出力される。なお、受光器ＰＤはその受光面のほぼ中央で戻り光束ＲＢを受光するように配置されている。
【００３７】
前記フォーカシングアクチュエータ（図示省略）は、対物レンズ６０の光軸方向であるフォーカス方向（ここではＸ軸方向）に対物レンズ６０を微少駆動するためのアクチュエータである。
【００３８】
前記トラッキングアクチュエータ（図示省略）は、トラックの接線方向に直交する方向であるトラッキング方向（ここではＺ軸方向）に対物レンズ６０を微少駆動するためのアクチュエータである。
【００３９】
前記再生信号処理回路２８は、図９に示されるように、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、デコーダ２８ｅ、クロック信号生成回路２８ｆ、ウォブル信号復調回路としての復調信号生成回路２８ｇ、及びアドレス復号回路２８ｈなどから構成されている。なお、図９における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
【００４０】
上記Ｉ／Ｖアンプ２８ａは、受光器ＰＤからの電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。ここでは、一例として図１０に示されるように、Ｉ／Ｖアンプ部２８ａは、受光領域ＰＤａからの電流信号を電圧信号（信号Ｓａとする）に変換・増幅する変換部ａ１と、受光領域ＰＤｂからの電流信号を電圧信号（信号Ｓｂとする）に変換・増幅する変換部ａ２と、受光領域ＰＤｃからの電流信号を電圧信号（信号Ｓｃとする）（第１の光電変換信号）に変換・増幅する変換部ａ３と、受光領域ＰＤｄからの電流信号を電圧信号（信号Ｓｄとする）（第２の光電変換信号）に変換・増幅する変換部ａ４とを有している。
【００４１】
図９に戻り、前記サーボ信号検出回路２８ｂは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号など）を検出する。ここでは、フォーカスエラー信号は（信号Ｓａ＋信号Ｓｂ）と（信号Ｓｃ＋信号Ｓｄ）の差信号に基づいて検出される。また、トラックエラー信号は（信号Ｓａ＋信号Ｓｄ）と（信号Ｓｂ＋信号Ｓｃ）の差信号に基づいて検出される。ここで検出されたサーボ信号はサーボコントローラ３３に出力される。
【００４２】
前記ＲＦ信号検出回路２８ｄは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号（Ｓrfとする）を検出する。ここでは、ＲＦ信号Ｓrfは（信号Ｓａ＋信号Ｓｂ＋信号Ｓｃ＋信号Ｓｄ）に基づいて検出される。ここで検出されたＲＦ信号Ｓrfは、デコーダ２８ｅに出力される。
【００４３】
前記デコーダ２８ｅは、ＲＦ信号Ｓrfに対して復号処理及び誤り検出処理等を行い、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ３７を介してバッファＲＡＭ３４に格納する。なお、ＲＦ信号Ｓrfにはアドレスデータが含まれており、デコーダ２８ｅは、ＲＦ信号から抽出したアドレスデータをＣＰＵ４０に出力する。
【００４４】
前記ウォブル信号検出回路２８ｃは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号（Ｓwbとする）を検出する。ここで検出されたウォブル信号Ｓwbは、クロック信号生成回路２８ｆ、及び復調信号生成回路２８ｇに出力される。このウォブル信号検出回路２８ｃは、一例として図１１に示されるように、２つの加算回路（ｃ１,ｃ２）、２つのＡＧＣアンプ（ｃ３,ｃ４）、及び減算回路ｃ５などを有している。加算回路ｃ１はＩ／Ｖアンプ２８ａの出力信号ＳａとＳｄとの加算信号を生成する。加算回路ｃ２はＩ／Ｖアンプ２８ａの出力信号ＳｂとＳｃとの加算信号を生成する。ＡＧＣアンプｃ３は加算回路ｃ１の出力信号のレベル調整を行う。ＡＧＣアンプｃ４は加算回路ｃ２の出力信号のレベル調整を行う。これによりＡＧＣアンプｃ３の出力信号Ｓc3に含まれるノイズ成分とＡＧＣアンプｃ４の出力信号Ｓc4に含まれるノイズ成分とは、ほぼ同じレベルとなる。減算回路ｃ５は、ＡＧＣアンプｃ３の出力信号Ｓc3とＡＧＣアンプｃ４の出力信号Ｓc4との差信号を生成し、ウォブル信号Ｓwbとして出力する。
【００４５】
前記クロック生成回路２８ｆは、ウォブル信号Ｓwbに基づいて基準クロック信号（Ｗckとする）及びタイミングクロック信号Ｓtimを生成する。このクロック生成回路２８ｆは、一例として図１２に示されるように、バンドパスフィルタ（ＢＰＦ）ｆ１、２値化回路ｆ２、及びＰＬＬ（Phase Locked Loop）回路ｆ３を備えている。バンドパスフィルタｆ１はウォブル信号Ｓwbから搬送波成分を抽出する。２値化回路ｆ２はバンドパスフィルタｆ１の出力信号を２値化する。ＰＬＬ回路ｆ３は２値化回路ｆ２の出力信号に同期した基準クロック信号Ｗck及びタイミングクロック信号Ｓtimを生成する。ここで生成された基準クロック信号Ｗckは、エンコーダ２５及びモータコントローラ２９などに出力される。また、タイミングクロック信号Ｓtimは、復調信号生成回路２８ｇに出力される。なお、基準クロック信号Ｗckの周期は搬送波の周期（Ｔwとする）の１／３２である。また、タイミングクロック信号Ｓtimの周期は搬送波の周期と同じである。
【００４６】
前記復調信号生成回路２８ｇは、クロック生成回路２８ｆからのタイミングクロック信号Ｓtimに基づいてウォブル信号Ｓwbを位相復調し、復調信号を生成する。ここで生成された復調信号はアドレス復号回路２８ｈに出力される。この復調信号生成回路２８ｇは、一例として図１３に示されるように、ハイパスフィルタ（ＨＰＦ）ｇ１、ローパスフィルタ（ＬＰＦ）ｇ２、２つの積分回路（ｇ３,ｇ４）、マルチプレクサ（ＭＵＸ）ｇ５、ＡＤ変換器ｇ６、乗算器ｇ７、２つのタイミング信号生成回路（ｇ８，ｇ９）、及び矩形波生成回路ｇ１０を有している。
【００４７】
上記ハイパスフィルタｇ１は、ウォブル信号Ｓwbに含まれる低周波ノイズ成分を低減する。なお、低周波ノイズの要因としては、フォーカス制御及びトラッキング制御におけるサーボずれ、光ディスクの基板厚のばらつき、隣接するトラックからのクロストーク（不要な信号の漏れ：crosstalk）などがある。
【００４８】
前記ローパスフィルタｇ２は、ハイパスフィルタ回路ｇ１の出力信号に含まれる高周波ノイズ成分を低減する。従って、ローパスフィルタ回路ｇ２の出力信号Ｓg2は、ウォブル信号Ｓwbに含まれる低周波ノイズと高周波ノイズとがそれぞれ低減された信号となる（図１４のＳg2参照）。なお、高周波ノイズの要因としては、ＲＦ信号の重畳、光源ユニット５１から出射される光束のパワー変動、回路で発生するノイズ、半導体レーザＬＤで発生するノイズなどがある。
【００４９】
前記タイミング信号生成回路ｇ８は、タイミングクロック信号Ｓtimに基づいて、積分タイミング信号Ｓint1、リセット信号Ｓclr1、積分タイミング信号Ｓint2、リセット信号Ｓclr2、及び選択信号Ｓselなどを生成する。なお、本実施形態では便宜上、図１４に示されるように、タイミングクロック信号Ｓtimにおけるウォブル周期Ｔwのスタートに対応する位相をＰ0、Ｐ0から１／４周期の位相をＰ1、Ｐ1から１／４周期の位相をＰ2、Ｐ2から１／４周期の位相をＰ3とする。
【００５０】
上記積分タイミング信号Ｓint1は、第１の積分回路としての積分回路ｇ３に積分タイミングを指示する信号である。この積分タイミング信号Ｓint1は、一例として図１４に示されるように、Ｐ0近傍のタイミングで０（ローレベル）から１（ハイレベル）に変化し、Ｐ2近傍のタイミングで１から０に変化するパルス信号である。そして、パルス中央の位相はＰ1とほぼ一致するように設定されている。なお、積分タイミング信号Ｓint1のパルス幅は、（Ｔw／２）×０．７程度である。ここで生成された積分タイミング信号Ｓint1は積分回路ｇ３に出力される。
【００５１】
前記リセット信号Ｓclr1は、積分回路ｇ３にリセットを指示する信号である。このリセット信号Ｓclr1は、一例として図１４に示されるように、Ｐ3と次のＰ0との間で０から１及び１から０に変化するパルス信号である。なお、リセット信号Ｓclr1のパルスは、ＡＤ変換器ｇ６でのサンプリングタイミングの変動を考慮して、可能な限り次周期のＰ0に近いことが好ましい。ここで生成されたリセット信号Ｓclr1は積分回路ｇ３に出力される。
【００５２】
前記積分タイミング信号Ｓint2は、第２の積分回路としての積分回路ｇ４に積分タイミングを指示する信号である。この積分タイミング信号Ｓint2は、一例として図１４に示されるように、Ｐ2近傍のタイミングで０から１に変化し、次のＰ0近傍のタイミングで１から０に変化するパルス信号である。また、パルス中央の位相はＰ3とほぼ一致するように設定されている。なお、積分タイミング信号Ｓint2のパルス幅は、（Ｔw／２）×０．７程度である。ここで生成された積分タイミング信号Ｓint2は積分回路ｇ４に出力される。
【００５３】
前記リセット信号Ｓclr2は、積分回路ｇ４にリセットを指示する信号である。このリセット信号Ｓclr2は、一例として図１４に示されるように、Ｐ1とＰ2との間の位相で０から１及び１から０に変化するパルス信号である。なお、リセット信号Ｓclr2のパルスは、ＡＤ変換器ｇ６でのサンプリングタイミングの変動を考慮して、可能な限りＰ2に近いことが好ましい。ここで生成されたリセット信号Ｓclr2は積分回路ｇ４に出力される。
【００５４】
前記選択信号Ｓselは、マルチプレクサｇ５の出力信号として、積分回路ｇ３の出力信号Ｓg3及び積分回路ｇ４の出力信号Ｓg4の一方を指示する選択信号Ｓselを生成する。この選択信号Ｓselは、一例として図１５に示されるように、リセット信号Ｓclr2が０から１に変化するタイミングで０から１に変化し、リセット信号Ｓclr1が０から１に変化するタイミングで１から０に変化するパルス信号である。ここで生成された選択信号Ｓselはマルチプレクサｇ５に出力される。
【００５５】
前記積分回路ｇ３は、前記積分タイミング信号Ｓint1に同期してウォブル周期の前半部分（Ｐ0〜Ｐ2）に対応するローパスフィルタｇ２の出力信号Ｓg2を積分する（図１５のＳg3参照）。積分回路ｇ３からの信号Ｓg3はマルチプレクサｇ５に出力される。本実施形態では、積分回路ｇ３は、積分タイミング信号Ｓint1の立上がりタイミングに同期して積分を開始し、立下がりタイミングに同期して積分を停止するように設定されている。また、積分回路ｇ３での積分速度（処理速度）は、一例として図１６に示されるように、光ディスク１５の回転速度に応じてＣＰＵ４０から設定される。具体的には、積分速度に対応する設定値が積分回路ｇ３の所定のレジスタにセットされる。また、積分回路ｇ３は、前記リセット信号Ｓclr1の立上がりタイミングに同期して積分値をリセットするように設定されている。
【００５６】
前記積分回路ｇ４は、前記積分タイミング信号Ｓint2に同期してウォブル周期の後半部分（Ｐ2〜Ｐ0）に対応するローパスフィルタｇ２の出力信号Ｓg2を積分する（図１５のＳg4参照）。積分回路ｇ４からの信号Ｓg4はマルチプレクサｇ５に出力される。本実施形態では、積分回路ｇ４は、積分タイミング信号Ｓint2の立上がりタイミングに同期して積分を開始し、立下がりタイミングに同期して積分を停止するように設定されている。また、積分回路ｇ４での積分速度（処理速度）は、上記積分回路ｇ３と同様に、光ディスク１５の回転速度に応じてＣＰＵ４０から設定される。具体的には、積分速度に対応する設定値が積分回路ｇ４の所定のレジスタにセットされる。また、積分回路ｇ４は、前記リセット信号Ｓclr2の立上がりタイミングに同期して積分値をリセットするように設定されている。従って、積分回路ｇ３と積分回路ｇ４は、互いに同じ積分動作を１／２周期ずらして行うこととなる。
【００５７】
前記マルチプレクサｇ５は、前記選択信号Ｓselに基づいて積分回路ｇ３の出力信号Ｓg3及び積分回路ｇ４の出力信号Ｓg4のいずれか一方を選択し、信号Ｓg5としてＡＤ変換器ｇ６に出力する（図１５のＳg5参照）。このマルチプレクサｇ５は、一例として選択信号Ｓselが１のときに積分回路ｇ３の出力信号Ｓg3を選択し、０のときに積分回路ｇ４の出力信号Ｓg4を選択するように設定されている。
【００５８】
前記タイミング信号生成回路ｇ９は、クロック生成回路２８ｆからのタイミングクロック信号Ｓtimに基づいて、ＡＤ変換器ｇ６にサンプリングを指示するサンプリング信号Ｓg9を生成する。ここでは、サンプリング信号Ｓg9は、積分タイミング信号Ｓint1の立下りタイミングとリセット信号Ｓclr1の立上がりタイミングとの間、及び積分タイミング信号Ｓint2の立下りタイミングとリセット信号Ｓclr2の立上がりタイミングとの間で、０から１に変化するパルス信号である（図１５のＳg9参照）。ここで生成されたサンプリング信号Ｓg9はＡＤ変換器ｇ６に出力される。
【００５９】
前記ＡＤ変換器ｇ６は、上記サンプリング信号Ｓg9に同期してマルチプレクサｇ５の信号Ｓg5をサンプリングし、そのときのアナログ値をデジタル値に変換する。該デジタル値はデジタル信号Ｓg6として乗算器ｇ７に出力される。ここでは、ＡＤ変換器ｇ６は、一例としてサンプリング信号Ｓg9の立上がりタイミングに同期して信号Ｓg5をサンプリングするように設定されている。すなわち、１ウォブル周期毎に２回（積分回路ｇ３の出力信号Ｓg3に対して１回、積分回路ｇ４の出力信号Ｓg4に対して１回）サンプリングされることとなる。従って、例えば光ディスク１５の回転速度が１６倍速の場合には、約３８．２５ｎ秒毎にサンプリングが行なわれる。
【００６０】
前記矩形波生成回路ｇ１０は、クロック生成回路２８ｆからのタイミングクロック信号Ｓtimに基づいて、タイミングクロック信号Ｓtimと同じ周波数の矩形波信号Ｓg10を生成する（図１５の信号Ｓg10参照）。ここで生成された矩形波信号Ｓg10は乗算器ｇ7に出力される。
【００６１】
前記乗算器ｇ７は、ＡＤ変換器ｇ６の出力信号Ｓg6と上記矩形波信号Ｓg10との乗算信号を生成する。乗算器ｇ７の出力信号Ｓg7は、信号Ｓg6と信号Ｓg10とが同位相の場合には正の信号となり、信号Ｓg6と信号Ｓg10とが逆位相の場合には負の信号となる（図１５の信号Ｓg7参照）。乗算器ｇ７で生成された乗算信号は復調信号Ｓg7としてアドレス復号回路２８ｈに出力される。
【００６２】
図９に戻り、前記アドレス復号回路２８ｈは、復調信号Ｓg7における同期情報部に対応する部分（以下、便宜上「同期情報信号」ともいう）を監視し、同期情報信号を検知すると、ＡＤＩＰ情報部に対応する部分（以下、便宜上「ＡＤＩＰ情報信号」ともいう）を抽出する。アドレス復号回路２８ｈは抽出したＡＤＩＰ情報信号が所定量（ここでは、５１ビット分）に達すると各ＡＤＩＰ情報信号からアドレスデータを復号する。ここで復号されたアドレスデータは、アドレス信号ＳadとしてＣＰＵ４０に出力される。
【００６３】
図１に戻り、前記サーボコントローラ３３は、サーボ信号検出回路２８ｂからのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成するとともに、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号は、サーボオンのときにモータドライバ２７に出力され、サーボオフのときには出力されない。サーボオン及びサーボオフはＣＰＵ４０によって設定される。
【００６４】
前記ＰＵドライバ２７は、上記フォーカス制御信号に対応する前記フォーカシングアクチュエータの駆動信号を光ピックアップ装置２３に出力し、上記トラッキング制御信号に対応する前記トラッキングアクチュエータの駆動信号を光ピックアップ装置２３に出力する。すなわち、サーボ信号検出回路２８ｂ、サーボコントローラ３３及びＰＵドライバ２７によってトラッキング制御及びフォーカス制御が行われる。
【００６５】
前記モータコントローラ２９は、ＣＰＵ４０の指示に基づいて、前記スピンドルモータ２２の回転を制御するための回転制御信号を生成するとともに、前記シークモータ２１の駆動を制御するためのシーク制御信号を生成する。また、このモータコントローラ２９は、基準クロック信号Ｗck及び後述するＦＧ信号に基づいて回転制御信号を調整する。ここで生成された各制御信号はモータドライバ２６に出力される。
【００６６】
前記モータドライバ２６は、上記回転制御信号に対応した駆動信号をスピンドルモータ２２に出力し、上記シーク制御信号に対応した駆動信号をシークモータ２１に出力する。なお、このモータドライバ２６は、スピンドルモータ２２の回転周波数に応じた周期のパルス信号を上記ＦＧ信号としてモータコントローラ２９に出力する。
【００６７】
前記バッファＲＡＭ３４は、光ディスク１５に記録するデータ（記録用データ）、及び光ディスク１５から再生したデータ（再生データ）などが一時的に格納されるバッファ領域と、各種プログラム変数などが格納される変数領域とを有している。
【００６８】
前記バッファマネージャ３７は、バッファＲＡＭ３４へのデータの入出力を管理する。そして、バッファＲＡＭ３４のバッファ領域に蓄積されたデータ量が所定量になるとＣＰＵ４０に通知する。
【００６９】
前記エンコーダ２５は、ＣＰＵ４０の指示に基づいてバッファＲＡＭ３４に蓄積されている記録用データをバッファマネージャ３７を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク１５への書き込み信号を生成する。ここで生成された書き込み信号は、前記基準クロック信号Ｗckとともにレーザコントロール回路２４に出力される。ここでは、一例として、エンコーダ２５、再生信号処理回路２８、バッファマネージャ３７及びインターフェース３８は、１つのＬＳＩに集積されている。
【００７０】
前記レーザコントロール回路２４は、光ディスク１５に照射されるレーザ光のパワーを制御する。例えば記録の際には、記録条件、半導体レーザＬＤの発光特性、エンコーダ２５からの書き込み信号及び基準クロック信号Ｗckなどに基づいて半導体レーザＬＤの駆動信号が生成される。
【００７１】
前記インターフェース３８は、ホスト（例えば、パーソナルコンピュータ）との双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（AT Attachment Packet Interface）の規格に準拠している。
【００７２】
前記フラッシュメモリ３９はプログラム領域とデータ領域とを備えており、プログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。一方、データ領域には、半導体レーザＬＤの発光特性に関する情報、光ピックアップ装置２３のシーク動作に関する情報（以下「シーク情報」ともいう）、及び記録条件などが格納されている。
【００７３】
前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどをバッファＲＡＭ３４の変数領域及びＲＡＭ４１に保存する。
【００７４】
《記録処理》
次に、ホストからの記録要求コマンドを受信したときの光ディスク装置２０における処理（記録処理）について図１７を用いて簡単に説明する。図１７のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから記録要求コマンドを受信すると、図１７のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、記録処理がスタートする。
【００７５】
最初のステップ５０１では、スピンドルモータ２２が記録速度に応じて回転するようにモータコントローラ２９に指示するとともに、ホストから記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ホストから受信したデータ（記録用データ）のバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。
【００７６】
次のステップ５０２では、光ディスク１５の回転速度に基づいて各積分回路での積分速度を決定し、その積分速度に対応する設定値を各積分回路のレジスタ（不図示）にそれぞれセットする。これにより、ウォブル信号Ｓwbは前述の如く復調信号生成回路２８ｇで復調され、アドレス信号Ｓadがアドレス復号回路２８ｈを介してＣＰＵ４０に随時出力されることとなる。
【００７７】
次のステップ５０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如く、トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【００７８】
次のステップ５０５では、記録速度に基づいてＯＰＣ（Optimum Power Control）を行い、最適な記録パワーを取得する。すなわち、記録パワーを段階的に変化させつつ、ＰＣＡ（Power Calibration Area）と呼ばれる試し書き領域に所定のデータを試し書きした後、それらのデータを順次再生し、例えばＲＦ信号から検出されたアシンメトリの値が予め実験等で求めた目標値とほぼ一致する場合を最も高い記録品質であると判断し、そのときの記録パワーを最適な記録パワーとする。
【００７９】
次のステップ５０７では、アドレス復号回路２８ｈからのアドレス信号Ｓadに基づいて現在のアドレスを取得する。
【００８０】
次のステップ５０９では、現在のアドレスと記録要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【００８１】
次のステップ５１１では、アドレス差に基づいてシークが必要であるか否かを判断する。ここでは、前記シーク情報の一つとしてフラッシュメモリ３９に格納されている閾値を参照し、アドレス差が閾値を越えていれば、ここでの判断は肯定され、ステップ５１３に移行する。
【００８２】
このステップ５１３では、シークモータ２１の駆動をモータコントローラ２９に指示する。これにより、シークモータ２１が駆動し、アドレス差が小さくなるようにシーク動作が行なわれる。そして、前記ステップ５０７に戻る。
【００８３】
以下、アドレス差が閾値以下になるまで、上記ステップ５０７〜５１３のループ処理を繰り返し行う。
【００８４】
前記ステップ５１１において、アドレス差が閾値以下であれば、ここでの判断は否定され、ステップ５１５に移行する。
【００８５】
このステップ５１５では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ５１７に移行する。
【００８６】
このステップ５１７では、、アドレス復号回路２８ｈからのアドレス信号Ｓadに基づいて現在のアドレスを取得する。そして、前記ステップ５１５に戻る。
【００８７】
以下、前記ステップ５１５での判断が肯定されるまで、ステップ５１５、５１７のループ処理を繰り返し行う。
【００８８】
現在のアドレスが目標アドレスと一致すれば、前記ステップ５１５での判断は肯定され、ステップ５１９に移行する。
【００８９】
このステップ５１９では、エンコーダ２５に書き込みを許可する。これにより、記録用データは、エンコーダ２５、レーザコントロール回路２４及び光ピックアップ装置２３を介して光ディスク１５に書き込まれる。記録用データがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【００９０】
《再生処理》
さらに、ホストから再生要求コマンドを受信したときの光ディスク装置２０における処理（再生処理）について図１８を用いて説明する。図１８のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、ホストから再生要求コマンドを受信すると、図１８のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、再生処理がスタートする。
【００９１】
最初のステップ７０１では、スピンドルモータ２２が再生速度に応じて回転するようにモータコントローラ２９に指示するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路２８に通知する。
【００９２】
次のステップ７０３では、光ディスク１５の回転が所定の線速度に達していることを確認すると、サーボコントローラ３３に対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、トラックのアドレスデータはＲＦ信号に基づいて随時デコーダ２８ｅからＣＰＵ４０に出力される。
【００９３】
次のステップ７０５では、、デコーダ２８ｅからのアドレスデータに基づいて現在のアドレスを取得する。
【００９４】
次のステップ７０７では、現在のアドレスと再生要求コマンドから抽出した目標アドレスとの差分（アドレス差）を算出する。
【００９５】
次のステップ７０９では、前記ステップ５１１と同様にして、シークが必要であるか否かを判断する。シークが必要であれば、ここでの判断は肯定され、ステップ７１１に移行する。
【００９６】
このステップ７１１では、シークモータ２１の駆動をモータコントローラ２９に指示する。これにより、シークモータ２１が駆動し、アドレス差が小さくなるようにシーク動作が行なわれる。そして、前記ステップ７０５に戻る。
【００９７】
以下、アドレス差が閾値以下になるまで、上記ステップ７０５〜７１１のループ処理を繰り返し行う。
【００９８】
前記ステップ７０９において、アドレス差が閾値以下であれば、ここでの判断は否定され、ステップ７１３に移行する。
【００９９】
このステップ７１３では、現在のアドレスが目標アドレスと一致しているか否かを判断する。現在のアドレスが目標アドレスと一致していなければ、ここでの判断は否定され、ステップ７１５に移行する。
【０１００】
このステップ７１５では、デコーダ２８ｅからのアドレスデータに基づいて現在のアドレスを取得する。そして、前記ステップ７１３に戻る。
【０１０１】
以下、前記ステップ７１３での判断が肯定されるまで、ステップ７１３、７１５のループ処理を繰り返し行う。
【０１０２】
現在のアドレスが目標アドレスと一致すれば、前記ステップ７１３での判断は肯定され、ステップ７１７に移行する。
【０１０３】
このステップ７１７では、再生信号処理回路２８に読み取りを指示する。これにより、前述した如く再生信号処理回路２８にて再生データが取得され、バッファＲＡＭ３４に格納される。この再生データはセクタ単位でバッファマネージャ３７及びインターフェース３８を介してホストに転送される。そして、ホストから指定されたデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【０１０４】
以上の説明から明らかなように、本実施形態に係る光ディスク装置２０では、光ピックアップ装置２３と、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、データ記録手段が実現されている。また、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、積分速度設定手段が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、上記のＣＰＵ４０によるプログラムに従う処理によって実現した各手段の少なくとも一部をハードウェアによって構成することとしても良い。
【０１０５】
また、復調信号生成回路２８ｇによって、ウォブル信号復調回路が実現されている。すなわち、タイミング信号生成回路ｇ８と、各積分回路及びマルチプレクサｇ５とによって積分信号生成回路が実現され、タイミング信号生成回路ｇ９とＡＤ変換器ｇ６とによってデジタル信号生成回路が実現され、矩形波生成回路ｇ１０と乗算器ｇ７とによって位相復調回路が実現されている。
【０１０６】
そして、復調信号生成回路２８ｇでの処理動作によって、本発明に係るウォブル信号復調方法が実施されている。
【０１０７】
以上説明したように、本実施形態によると、光ディスク１５の記録面からの反射光に基づいて得られたウォブル信号Ｓwbは、ハイパスフィルタｇ１によって低周波ノイズが低減され、ローパスフィルタｇ２によって高周波ノイズが低減された後、積分タイミング信号Ｓint1に同期して基本周期の前半部分が積分回路ｇ３（第１の積分回路）で積分され、積分タイミング信号Ｓint2に同期して基本周期の後半部分が積分回路ｇ４（第２の積分回路）で積分される。そして、マルチプレクサｇ５にて前半部分の積分結果に関する情報と後半部分の積分結果に関する情報とが含まれる信号Ｓg5（積分信号）が生成され、ＡＤ変換器ｇ６により、積分信号Ｓg5に含まれる前半部分の積分結果に対応する１つのデジタル値と後半部分の積分結果に対応する１つのデジタル値とに基づいてデジタル信号Ｓg6が生成される。さらに、乗算器ｇ７によりデジタル信号Ｓg6と矩形波信号Ｓg10との乗算信号が生成され、復調信号Ｓg7として出力される。すなわち、ＡＤ変換器ｇ６では、ウォブル周期毎に２回のサンプリングを行なうことによってデジタル信号を生成することができるため、デジタル信号に変換するときのサンプリング回数を従来よりも大幅に減らすことが可能となる。そこで、例えばＡＤ変換器として従来と同等の汎用部品を用いても、高速記録においてウォブル信号の復調精度を高く維持することができる。すなわち、高コスト化を招くことなく、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を高速で精度良く復調することが可能となる。
【０１０８】
また、本実施形態によると、光ディスク１５の回転速度に応じて各積分回路での積分速度を設定しているため、マルチプレクサｇ５の出力信号Ｓg5に含まれるウォブル成分を増加することができる。これにより、ウォブル信号の復調精度を向上させることができる。
【０１０９】
また、本実施形態によると、前記復調信号生成回路２８ｇにてウォブル信号が精度良く位相復調されるため、前記アドレス復号回路２８ｈではアドレス情報を精度良く取得することができる。従って、記録位置を精度良く決定することができ、結果として記録品質に優れた記録を高速度で行うことが可能となる。
【０１１０】
なお、上記実施形態において、図１９に示されるように、積分回路ｇ３の出力段に第１のサンプルホールド回路としてのサンプルホールド（Ｓ／Ｈ）回路ｇ１１を配置し、積分回路ｇ４の出力段に第２のサンプルホールド回路としてのサンプルホールド（Ｓ／Ｈ）回路ｇ１２を配置しても良い。このサンプルホールド回路ｇ１１は、サンプルホールド信号Ｓsh1に同期し、積分回路ｇ３における積分停止直後にサンプリングを開始し、積分回路ｇ３の積分値がクリアされる直前にホールドするように設定されている。一方、サンプルホールド回路ｇ１２は、サンプルホールド信号Ｓsh2に同期し、積分回路ｇ４における積分停止直後にサンプリングを開始し、積分回路ｇ４の積分値がクリアされる直前にホールドするように設定される。ここで、例えば各サンプルホールド回路がサンプルホールド信号の立上がりタイミングでサンプリングを開始し、立下りタイミングでホールドする場合には、一例として図２０に示されるように、サンプルホールド信号Ｓsh1は、前記積分タイミング信号Ｓint1の立下りタイミング直後に０から１に変化し、前記クリア信号Ｓclr1の立上がりタイミング直前に１から０に変化するパルス信号となる。また、サンプルホールド信号Ｓsh2は、前記積分タイミング信号Ｓint2の立下りタイミング直後に０から１に変化し、前記クリア信号Ｓclr2の立上がりタイミング直前に１から０に変化するパルス信号となる。各サンプルホールド信号はそれぞれ前記タイミング信号生成回路ｇ８にて前記タイミングクロック信号Ｓtimに基づいて生成することができる。
【０１１１】
この場合には、前記マルチプレクサｇ５は、一例として図２１に示されるように、前記選択信号Ｓselに応じてサンプルホールド回路ｇ１１の出力信号Ｓg11及びサンプルホールド回路ｇ１２の出力信号Ｓg12のいずれか一方を選択し、信号Ｓg5としてＡＤ変換器ｇ６に出力する。そして、上記実施形態と同様に、前記ＡＤ変換器ｇ６及び前記乗算器ｇ７を介して復調信号Ｓg7が生成される。
【０１１２】
前記各積分回路の出力段にサンプルホールド回路がそれぞれ配置された場合の前記マルチプレクサｇ５の出力信号Ｓg5（図２２（Ａ）参照）は、サンプルホールド回路が配置されていない場合の前記マルチプレクサｇ５の出力信号Ｓg5（図２２（Ｂ）参照）に比べて平坦な信号レベル領域が広くなるため、前記ＡＤ変換器ｇ６におけるサンプリングタイミングのマージンが増加することとなる。すなわち、サンプリングタイミングのずれの許容範囲を広くすることができる。
【０１１３】
また、上記実施形態において、一例として図２３に示されるように、前記積分回路ｇ３における積分速度がＰ１近傍で増加するように調整しても良い。同様に、前記積分回路ｇ４における積分速度がＰ３近傍で増加するように調整しても良い。これにより、前記マルチプレクサｇ５の出力信号Ｓg5に含まれるウォブル成分を更に増加させることができる。具体的には、一例として前記タイミング信号生成回路ｇ８を介して、Ｐ１近傍で前記積分回路ｇ３のレジスタ値を変更し、Ｐ３近傍で前記積分回路ｇ４のレジスタ値を変更する。なお、調整量及び調整タイミングに関する情報は前記ＣＰＵ４０から前記タイミング信号生成回路ｇ８に指示することができる。すなわち、この場合には、前記タイミング信号生成回路ｇ８によって、積分速度調整回路が実現される。
【０１１４】
また、上記実施形態では、前記乗算器ｇ７において、前記ＡＤ変換器ｇ６の出力信号Ｓg6に前記矩形波信号Ｓg10が乗算される場合について説明したが、前記矩形波信号Ｓg10に代えて同じ周波数のサイン波信号を乗算しても良い。この場合には、前記矩形波生成回路ｇ１０に代えて、前記クロック生成回路２８ｆからのタイミングクロック信号Ｓtimに基づいて、タイミングクロック信号Ｓtimと同じ周波数のサイン波信号を生成するサイン波生成回路が設けられることとなる。
【０１１５】
また、上記実施形態では、前記ＡＤ変換器ｇ６において、ウォブル周期毎に２回のサンプリングを行なう場合について説明したが、本発明がこれに限定されるものではなく、３回以上のサンプリングを行なっても良い。
【０１１６】
また、上記実施形態では、光ディスク１５がＤＶＤ＋Ｒの規格に準拠する場合について説明したが、本発明がこれに限定されるものではなく、例えばＤＶＤ＋ＲＷであっても良い。
【０１１７】
また、上記実施形態では、光ディスク装置としてデータの記録及び再生が可能な光ディスク装置について説明したが、これに限らず、データの記録、再生及び消去のうち、少なくともデータの記録が可能な光ディスク装置であれば良い。
【０１１８】
また、上記実施形態では、前記光ピックアップ装置２３が１つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約４０５ｎｍの光束を発光する半導体レーザ、波長が約６６０ｎｍの光束を発光する半導体レーザ及び波長が約７８０ｎｍの光束を発光する半導体レーザの少なくとも１つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
【０１１９】
また、上記実施形態では、前記インターフェース３８がＡＴＡＰＩの規格に準拠する場合について説明したが、これに限らず、例えばＡＴＡ（AT Attachment）、ＳＣＳＩ（Small Computer System Interface）、ＵＳＢ（Universal Serial Bus）１．０、ＵＳＢ２．０、ＩＥＥＥ１３９４、ＩＥＥＥ８０２．３、シリアルＡＴＡ及びシリアルＡＴＡＰＩのうちのいずれかの規格に準拠しても良い。
【図面の簡単な説明】
【０１２０】
【図１】本発明の一実施形態に係る光ディスク装置の構成を示すブロック図である。
【図２】光ディスクにおけるトラックの蛇行形状を説明するための図である。
【図３】情報フレームの構成を説明するための図である。
【図４】図４（Ａ）及び図４（Ｂ）は、それぞれＡＤＩＰ情報部の蛇行形状を説明するための図である。
【図５】図５（Ａ）及び図５（Ｂ）は、それぞれ同期情報部の蛇行形状を説明するための図である。
【図６】ＡＤＩＰ情報部のデータビットを説明するための図である。
【図７】図１における光ピックアップ装置の構成を説明するための図である。
【図８】図７の受光器を説明するための図である。
【図９】図１における再生信号処理回路の構成を説明するためのブロック図である。
【図１０】図９のＩ／Ｖアンプの構成を説明するための図である。
【図１１】図９のウォブル信号検出回路の構成を説明するためのブロック図である。
【図１２】図９のクロック信号生成回路の構成を説明するためのブロック図である。
【図１３】図９の復調信号生成回路の構成を説明するためのブロック図である。
【図１４】各積分信号及び各クリア信号を説明するためのタイミングチャートである。
【図１５】図９の復調信号生成回路の作用を説明するためのタイミングチャートである。
【図１６】光ディスクの回転速度と積分速度との関係を説明するための図である。
【図１７】ホストからの記録要求コマンドに応じて行なわれる光ディスク装置における記録処理を説明するためのフローチャートである。
【図１８】ホストからの再生要求コマンドに応じて行なわれる光ディスク装置における再生処理を説明するためのフローチャートである。
【図１９】サンプルホールド回路を付加したときの復調信号生成回路の構成を説明するためのブロック図である。
【図２０】図１９の復調信号生成回路における各サンプルホールド信号を説明するためのタイミングチャートである。
【図２１】図１９の復調信号生成回路の作用を説明するためのタイミングチャートである。
【図２２】図２２（Ａ）及び図２２（Ｂ）は、それぞれサンプルホールド回路の効果を説明するための波形図である。
【図２３】積分速度の調整を説明するためのタイミングチャートである。
【符号の説明】
【０１２１】
１５…光ディスク、２０…光ディスク装置、２３…光ピックアップ装置（データ記録手段の一部）、２８ｇ…復調信号生成回路（ウォブル信号復調回路）、４０…ＣＰＵ（データ記録手段の一部、積分速度設定手段）、ｇ３…積分回路（第１の積分回路）、ｇ４…積分回路（第２の積分回路）、ｇ８…タイミング信号生成回路（積分速度調整回路）、ｇ１１…サンプルホールド回路（第１のサンプルホールド回路）、ｇ１２…サンプルホールド回路（第２のサンプルホールド回路）。
【要約】
【課題】高コスト化を招くことなく、光ディスクの記録面からの反射光に基づいて得られるウォブル信号を高速で精度良く復調する。
【解決手段】光ディスクの記録面からの反射光に基づいて得られるウォブル信号Ｓwbは、搬送波部から生成されたクロック信号に同期して、基本周期の前半部分と後半部分とに分けてそれぞれ積分され、前半部分の積分結果に対応する少なくとも１つのデジタル値と後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号Ｓg6が生成される。これにより、基本周期毎に２回のサンプリングを行なうことによってデジタル信号を生成することができるため、デジタル信号に変換するときのサンプリング回数を従来よりも減らすことが可能となる。従って、従来と同等の汎用部品を用いて高速記録に対応することができる。
【選択図】図１３
【図１】
0003597189.tif 000002
【図２】
0003597189.tif 000003
【図３】
0003597189.tif 000004
【図４】
0003597189.tif 000005
【図５】
0003597189.tif 000006
【図６】
0003597189.tif 000007
【図７】
0003597189.tif 000008
【図８】
0003597189.tif 000009
【図９】
0003597189.tif 000010
【図１０】
0003597189.tif 000011
【図１１】
0003597189.tif 000012
【図１２】
0003597189.tif 000013
【図１３】
0003597189.tif 000014
【図１４】
0003597189.tif 000015
【図１５】
0003597189.tif 000016
【図１６】
0003597189.tif 000017
【図１７】
0003597189.tif 000018
【図１８】
0003597189.tif 000019
【図１９】
0003597189.tif 000020
【図２０】
0003597189.tif 000021
【図２１】
0003597189.tif 000022
【図２２】
0003597189.tif 000023
【図２３】
0003597189.tif 000024