(57)【特許請求の範囲】
【請求項１】
２次元配置された複数の撮像素子からなる撮像手段と、
外部から入力される水平同期信号に従い、前記撮像手段による撮像画像を一水平走査ライン毎に取り込み、該取り込んだ一水平走査ライン分の撮像画像を、出力タイミング信号に同期して、画素単位で順次ｎビットの画像情報に量子化し、出力する撮像画像出力手段と、
外部からの撮像指令に従い前記撮像手段を駆動して２次元画像を撮像させると共に、該撮像後に、前記撮像画像出力手段に前記水平同期信号及び前記出力タイミング信号を出力して、前記撮像画像出力手段から画像情報を出力させる撮像制御手段と、
前記撮像画像出力手段から出力される画像情報を一時記憶しておくための撮像画像記憶手段と、
前記撮像制御手段により制御される前記撮像画像出力手段の動作に同期して、前記撮像画像出力手段から出力される画像情報を前記撮像画像記憶手段に順次格納すると共に、外部から入力される読出タイミング信号に同期して、前記撮像画像記憶手段に格納した画像情報を順次読み出す書込読出制御手段と、
前記読出タイミング信号を前記書込読出制御手段に出力することにより、該書込読出制御手段を介して、前記撮像画像記憶手段に記憶された画像情報を順次読み出し、該画像情報を、前記一水平走査ライン分毎に、データ通信用のパケットデータに変換しながら、外部装置に送信すると共に、該外部装置から送信されてくる撮像指令を受信する通信手段と、
該通信手段にて受信された前記外部装置からの撮像指令を前記撮像制御手段に転送する撮像指令転送手段と、
を備えた撮像画像通信装置であって、
前記撮像画像記憶手段を、前記撮像画像出力手段から出力される一水平走査ライン分の画像情報を記憶可能な少なくとも２個の記憶素子にて構成すると共に、
前記書込読出制御手段を、前記撮像画像記憶手段において画像情報を書き込む記憶素子と画像情報を読み出す記憶素子とを順次変更しながら、前記画像情報の書込及び読出を夫々同時に行うように構成し、
しかも、前記水平同期信号一周期当たりの時間が、前記通信手段が前記一水平走査ライン分の画像情報をパケットデータに変換して外部装置に送信するのに要する時間以上となるよう、前記水平同期信号の周期及び前記出力タイミング信号の周期を設定したことを特徴とする撮像画像通信装置。
【請求項２】
前記通信手段が前記画像情報を送信する際の通信ビットレートをｆｃ［Ｈｚ］としたとき、前記出力タイミング信号の速度が、ｆｃ／ｎ［Ｈｚ］よりも小さくなるよう、前記出力タイミング信号の周期を設定したことを特徴とする請求項１記載の撮像画像通信装置。
【請求項３】
前記撮像画像出力手段が前記一水平走査ライン分の画像情報を出力してから次に画像情報の出力を開始するまでの時間を決定する、前記水平同期信号のブランキング期間を、前記通信手段が前記一水平走査ライン分の全画像情報をパケットデータに変換して外部装置に送信するのに要する時間と、前記撮像画像出力手段が前記一水平走査ライン分の全画像情報を出力するのに要する時間との偏差に基づき設定したことを特徴とする請求項１又は請求項２記載の撮像画像通信装置。
【請求項４】
前記撮像画像記憶手段は、前記一水平走査ライン分の画像情報を記憶可能な記憶素子を３個備え、前記書込読出制御手段は、該３個の記憶素子を、夫々、前記一水平走査ライン分の画像情報の書込・保持・読出用として順次変更しながら、前記画像情報の書込及び読出を行うことを特徴とする請求項１〜請求項３いずれか記載の撮像画像通信装置。
【請求項５】
前記通信手段が受信する前記撮像指令のデータ長は、前記撮像制御手段が前記撮像画像出力手段から一フレーム分の画像情報を出力させる垂直同期信号一周期当たりの水平同期信号の数より小さいビット数に設定され、
前記撮像指令転送手段は、前記垂直同期信号に同期して前記撮像指令の転送を開始すると共に、該撮像指令の転送を、前記水平同期信号に同期して１ビット単位で行うように構成され、
前記撮像制御手段は、前記撮像指令転送手段から転送されてくる前記撮像指令一ビット分を前記水平同期信号に同期して取り込むと共に、該取り込んだ前記撮像指令の全ビットデータに基づく前記撮像手段の駆動制御を、前記垂直同期信号に同期して行うことを特徴とする請求項１〜請求項４いずれか記載の撮像画像通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤカメラ等の撮像装置にて得られた２次元画像データを外部装置に送信する撮像画像通信装置に関する。
【０００２】
【従来の技術】
従来より、ＣＣＤカメラ等で撮像した２次元画像を外部装置に送信する際には、画像データを、ＭＰＥＧ２等の画像圧縮技術を用いて圧縮することにより、所定規格の映像信号に変換してから、外部装置に送信することが行われている（例えば、日経ＢＰ社発行，日経エレクトロニクス１９９８，３−９号，１３３頁〜１５４頁参照）。
【０００３】
一方、近年では、例えば、配管等、人が入ることのできない小さな構造物内に進入させて、その内部を検査したり、内部の付着物を採取したりするための装置として、数ｃｍ程度の大きさのマイクロマシンが開発されている。そして、こうしたマイクロマシンには、ＣＣＤカメラ等の小型カメラが組み込まれ、マイクロマシンの操作者が、小型カメラが撮像した構造物内の画像を監視しながら、マイクロマシンを遠隔操作できるようにされている。
【０００４】
【発明が解決しようとする課題】
ところで、こうしたマイクロマシンに通信機能を持たせ、マイクロマシンをコードレスで動作させようとすると、マイクロマシンに小型カメラで撮像した２次元画像を送信する通信装置を組み込む必要がある。
【０００５】
そして、この通信装置を、上記従来の画像圧縮技術を利用して撮像画像を送信するように構成すると、回路の大型化，消費電力の増大を招き、マイクロマシンに組み込むことができないという問題があった。つまり、マイクロマシンに撮像画像の通信装置を組み込むに当たっては、回路の小型化，低消費電力化が要求されるが、従来の画像圧縮技術では、大規模メモリの搭載が不可欠であり（上記参考文献の１４０頁〜１４１頁参照）、また、画像圧縮のための動作クロックも極めて高速になるため、こうした要求に応えることができないのである。
【０００６】
また、上記従来の画像圧縮技術を利用して画像データを送信するようにした場合、カメラによる撮像画像を一旦圧縮し、これを伸張させてディスプレイに表示することになるので、外部装置側で得られる画像の分解能が、カメラの分解能に比べて劣化してしまうという問題もある。
【０００７】
本発明は、こうした問題に鑑みなされたものであり、ＣＣＤカメラ等の撮像装置にて撮像した２次元画像を送信する装置において、装置の小型化，低消費電力化，及び通信画像の高分解能化を図り、延いては、マイクロマシンへの組み込みを可能にすることを目的とする。
【０００８】
【課題を解決するための手段及び発明の効果】
かかる目的を達成するためになされた請求項１記載の撮像画像通信装置においては、撮像制御手段が、外部からの撮像指令に従って、２次元配置された複数の撮像素子からなる撮像手段を駆動することにより、２次元画像を撮像させ、その後、撮像画像出力手段に対して、水平同期信号及び出力タイミング信号を出力することにより、撮像画像出力手段から画像情報を出力させる。また、撮像画像出力手段は、撮像制御手段から入力される水平同期信号に従い、撮像手段による撮像画像を一水平走査ライン毎に取り込み、その取り込んだ一水平走査ライン分の撮像画像を、出力タイミング信号に同期して、画素単位で順次ｎビットの画像情報に量子化して出力する。そして、この撮像画像出力手段から出力される画像情報は、書込読出制御手段による制御の下に、撮像画像記憶手段に順次格納される。
【０００９】
また、書込読出制御手段は、通信手段から入力される読出タイミング信号に同期して、撮像画像記憶手段に格納した画像情報を順次読み出し、通信手段は、その読み出された画像情報を、一水平走査ライン分毎に、データ通信用のパケットデータに変換しながら、外部装置に送信すると共に、その外部装置から送信されてくる撮像指令を受信する。そして、この通信手段にて受信された撮像指令は、撮像指令転送手段により、撮像制御手段に転送され、撮像制御手段が撮像手段を駆動するのに使用される。
【００１０】
従って、本発明の撮像画像通信装置においては、撮像手段にて撮像された２次元画像が、水平走査信号に同期して、一水平走査ライン分毎に順次撮像画像記憶手段に格納され、その格納された撮像画像が、一水平走査ライン分毎に通信手段側に読み出され、通信手段側でデータ通信用のパケットデータに変換されて、外部装置に送信されることになり、撮像画像記憶手段は、撮像画像を、送信前に一時的に記憶するだけの所謂バッファとして動作する。
【００１１】
そして、特に、本発明では、このようにバッファとして動作する撮像画像記憶手段を、撮像画像出力手段から出力される一水平走査ライン分の画像情報を記憶可能な少なくとも２個の記憶素子にて構成し、書込読出制御手段が、撮像画像記憶手段において画像情報を書き込む記憶素子と画像情報を読み出す記憶素子とを順次変更しながら、画像情報の書込及び読出を夫々同時に行うようにしている。
【００１２】
また、撮像画像出力手段が一水平走査ライン分の画像情報を出力するのに要する水平同期信号一周期当たりの時間が、通信手段が一水平走査ライン分の画像情報をパケットデータに変換して外部装置に送信するのに要する時間よりも短くなると、書込読出制御手段による撮像画像記憶手段からの画像情報の読出速度よりも、書込読出制御手段による撮像画像記憶手段への画像情報の書込速度の方が速くなって、撮像画像記憶手段がオーバフローすることになるので、本発明では、水平同期信号一周期当たりの時間が、通信手段が一水平走査ライン分の画像情報をパケットデータに変換して外部装置に送信するのに要する時間以上となるように、撮像制御手段が撮像画像出力手段に対して出力する水平同期信号及び出力タイミング信号の周期を設定している。
【００１３】
この結果、本発明によれば、撮像手段による撮像画像を、圧縮することなく、リアルタイムで、外部装置に送信することが可能になり、外部装置側では、当該撮像画像通信装置からの送信データに基づき、撮像手段による撮像画像を、劣化させることなく（換言すれば、撮像手段の分解能と同じ分解能で）、再生することができるようになる。
【００１４】
また、画像通信のために画像情報を記憶しておく撮像画像記憶手段は、撮像手段が撮像した画像の内、例えば、水平走査ライン２本分又は３本分を記憶するようにすれば、画像圧縮技術を用いて撮像画像を圧縮する場合に比べて、画像情報の記憶容量を極めて小さくすることができる。よって、本発明によれば、撮像画像記憶手段を構成する記憶素子及びその周辺回路を小さくし、延いては、撮像画像通信装置の小型化を図ることができる。また、このように回路規模を小さくできるため、消費電力を低減することもできる。
【００１５】
そして、このように、本発明によれば、撮像画像通信装置の小型化，低消費電力化，及び通信画像の高分解能化を図ることができることから、前述のマイクロマシンにも容易に組み込むことができるようになる。
ここで、撮像画像記憶手段がオーバフローするのを防止するための出力タイミング信号の周期としては、請求項２に記載のように、通信手段が画像情報を送信する際の通信ビットレートをｆｃ［Ｈｚ］としたとき、出力タイミング信号の速度が、ｆｃ／ｎ［Ｈｚ］よりも小さくなるように設定するとよい。具体的には、撮像画像出力手段が画素単位で８ビットの画像情報を生成する際には、撮像画像出力手段による画像情報の出力速度を、ｆｃ／９［Ｈｚ］若しくはｆｃ／１０［Ｈｚ］として、画像情報の出力速度を低くし、撮像画像出力手段が水平走査ライン一本分の画像情報を出力するのに要する時間が、通信手段が水平走査ライン一本分の画像情報を通信ビットレートに従い読み込み、これにヘッダ等の通信用の各種情報を付与して送信するのに要する時間以上となるようにすればよい。
【００１６】
また、撮像画像出力手段が水平走査ライン一本分の画像情報を出力するのに要する時間は、画像情報の出力速度だけでなく、撮像画像出力手段が画像情報を量子化しない、水平同期信号のブランキング期間によっても変化するため、撮像画像記憶手段がオーバフローするのを防止するためには、請求項３に記載のように、水平同期信号のブランキング期間を、通信手段が一水平走査ライン分の全画像情報をパケットデータに変換して外部装置に送信するのに要する時間と、撮像画像出力手段が一水平走査ライン分の全画像情報を出力するのに要する時間との偏差に基づき設定するようにしてもよい。
【００１７】
一方、撮像画像記憶手段は、撮像手段が撮像した画像の内、少なくとも水平走査ライン２本分の画像情報を記憶できればよいが、撮像画像記憶手段を、水平走査ライン２本分の画像情報を記憶するように構成すると、書込読出制御手段が画像情報を書き込む記憶素子と画像情報を読み出す記憶素子とが重複しないように、撮像画像出力手段の動作タイミングと通信手段の動作タイミングとを調整しなければならず、回路設計が難しくなることが考えられる。
【００１８】
そこで、より好ましくは、請求項３に記載のように、撮像画像記憶手段を、一水平走査ライン分の画像情報を記憶可能な３個の記憶素子から構成し、書込読出制御手段側では、これら３個の記憶素子を、夫々、一水平走査ライン分の画像情報の書込・保持・読出用として順次変更しながら、画像情報の書込及び読出を行うようにするとよい。
【００１９】
つまり、このようにすれば、書込読出制御手段が画像情報の書込及び読出を行う記憶素子以外に、水平走査ライン１本分の画像情報を記憶しておく記憶素子が余ることになり、撮像画像出力手段の動作タイミングと通信手段の動作タイミングとがずれても、同じ記憶素子からの画像情報の書込及び読出を同時に行う心配がなく、回路設計がし易くなる。
【００２０】
一方、本発明（請求項１）では、通信手段が、外部装置から送信されてきた撮像指令を受信し、撮像指令転送手段が、その受信された撮像指令を、撮像制御手段に転送することにより、撮像制御手段による撮像手段の駆動を外部装置側で制御できるようにしている。このため、本発明によれば、外部装置側で、撮像制御手段が撮像手段を駆動する際の撮像手段の露光時間等を制御できることになるが、撮像指令転送手段により撮像指令を転送させるには、撮像指令転送手段側での撮像指令の転送タイミングと撮像制御手段側での撮像指令の受信タイミングとを同期させる必要がある。
【００２１】
そして、撮像指令転送手段を、通信手段が外部装置からの撮像指令を受信した直後に、撮像制御手段に対して、撮像指令をそのまま転送するように構成すると、その転送タイミングと撮像制御手段側での撮像指令の受信タイミングとを同期させるための同期信号が必要になり、装置構成が複雑になる。
【００２２】
そこで、こうした同期信号を不要にするには、請求項５に記載のように、通信手段が外部装置から受信する撮像指令のデータ長を、撮像制御手段が撮像画像出力手段から一フレーム分の画像情報を出力させる垂直同期信号一周期当たりの水平同期信号の数より小さいビット数となるように予め設定しておき、撮像指令転送手段を、垂直同期信号に同期して撮像指令の転送を開始し、且つ、撮像指令の転送を、水平同期信号に同期して１ビット単位で行うように構成し、撮像制御手段側では、撮像指令転送手段から転送されてくる撮像指令一ビット分を水平同期信号に同期して取り込み、その取り込んだ撮像指令の全ビットデータに基づく撮像手段の駆動制御を、垂直同期信号に同期して行うように構成するとよい。
【００２３】
そして、このようにすれば、撮像指令転送手段側での撮像指令の転送タイミングと撮像制御手段側での撮像指令の受信タイミングとを同期させるために、専用の同期信号を生成する必要がなく、装置構成を簡素化できる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施例を図面と共に説明する。
まず、図１は本発明が適用された実施例の撮像画像通信装置２及びその周辺装置を表す概略構成図である。
【００２５】
本実施例の撮像画像通信装置は、図示しない静電アクチュエータ，圧電アクチュエータ等の各種アクチュエータ及びその駆動装置と共に、自走式のマイクロマシン２に組み込まれ、周囲の画像を撮像して、撮像画像をマイクロ波で外部装置（マイクロマシン用の制御装置）４に送信するものであり、周囲画像撮像用のＣＣＤカメラ１０と、制御装置４との間でマイクロ波通信を行うＲＦ回路３０と、ＣＣＤカメラ１０による撮像画像を通信用のシリアルデータに変換して、ＲＦ回路３０に出力すると共に、ＲＦ回路３０にて受信されたカメラ制御用の指令信号（撮像指令）を受けて、ＣＣＤカメラ１０に転送する画像通信制御ＬＳＩ４０とから構成されている。
【００２６】
尚、ＲＦ回路３０は、撮像画像通信装置と制御装置４との間の通信を行うだけでなく、マイクロマシン２に組み込まれた他の装置（各種アクチュエータの駆動装置等）と制御装置４との間の通信についても行う。また、制御装置４側には、マイクロマシン２側のＲＦ回路３０との間でマイクロ波を用いた無線通信を行うためのＲＦ回路６が備えられ、このＲＦ回路６は、通信制御部８により制御される。
【００２７】
そして、通信制御部８は、ＲＦ回路６を介して、マイクロマシン２側からの送信データを受信すると、その受信データを図示しないホストコンピュータに出力して、マイクロマシン２の動作状態やＣＣＤカメラ１０による撮像画像等をディスプレイに表示させると共に、ホストコンピュータから入力されたマイクロマシン２に対する各種指令信号を、ＲＦ回路６からマイクロマシン２側に送信させる。
【００２８】
この結果、本実施例の撮像画像通信装置がＲＦ回路３０を介して制御装置４側に送信した画像データは、制御装置４側のホストコンピュータに取り込まれてディスプレイに表示されることになり、マイクロマシン２の操作者は、その表示画像を見ながら、マイクロマシン２を駆動制御することが可能になる。
【００２９】
次に図２は、本発明に係る主要部であるＣＣＤカメラ１０及び画像通信制御ＬＳＩ４０の構成を表すブロック図である。
図２に示す如く、ＣＣＤカメラ１０は、撮像素子（本実施例ではＣＣＤ）を２次元配置したＣＣＤセンサ１２と、水平同期信号ＨＰに従いＣＣＤセンサ１２から一水平走査ライン分の画像信号を取り込み、これを、出力タイミング信号としてのピクセルクロックＰＣＫに従い一画素分ずつ順次シフトさせつつ出力する水平シフトレジスタ１４と、水平シフトレジスタ１４が出力してくる画像信号をｎビット（本実施例では８ビット）の画像情報に量子化（換言すればＡ／Ｄ変換）するＡ／Ｄコンバータ１６と、垂直同期信号ＶＰ及び水平同期信号ＨＰに基づき、水平シフトレジスタ１４が取り込む一水平走査ライン分の画像信号を列方向に順次シフトさせる垂直シフトレジスタ１８と、外部から入力される基準クロックＣＫＯ（本実施例では、５００ｋＨｚ）に基づき、水平同期信号ＨＰ，垂直同期信号ＶＰ，及びピクセルクロックＰＣＫを生成して、上記各部に出力すると共に、画像通信制御ＬＳＩ側より転送されてくる制御装置４側からのカメラ制御用の指令信号（以下、コマンドという）ＣＭＤを取り込み、垂直同期信号ＶＰに同期して、このコマンドＣＭＤに基づきＣＣＤセンサ１２を駆動（露光）し、周囲画像を撮像させるＣＣＤ制御回路２０とから構成されている。
【００３０】
ここで、ＣＣＤセンサ１２は、本発明の撮像手段に相当するものであり、本実施例では、図３に示すように、行方向の画素数が３０２、列方向の画素数が３５２で、総画素数が３０２×３５２の１０万画素であり、２７２×３４７の信号画素、２８×３４７の黒基準画素、及びその他のダミー用の画素から構成されている。また、本実施例のＣＣＤセンサ１２は、カラーイメージセンサであり、信号画素には、イエローＹｅ，シアンＣｙ，マゼンタＭｇ，グリーンＧｒの各色フィルタが設けられている。
【００３１】
また、ＣＣＤ制御回路２０は、本発明の撮像制御手段に相当するものであり、本実施例では、基準クロックＣＫＯを分周して、２５０ｋＨｚのピクセルクロックＰＣＫを生成することにより、Ａ／Ｄコンバータ１６からの画像情報の出力速度を２５０ｋＨｚに設定している。
【００３２】
また、ＣＣＤ制御回路２０は、水平同期信号ＨＰ及び垂直同期信号ＶＰも生成するが、図４（ａ）に示す如く、水平同期信号ＨＰについては、５０ピクセルクロック（５０ＰＣＫ）分の水平ブランキング期間と、３０２ピクセルクロック（３０２ＰＣＫ）分の映像信号有効期間とから一水平走査期間（１Ｈ）を構成し、映像信号有効期間中に、Ａ／Ｄコンバータ１６から、２ピクセルクロック（２ＰＣＫ）分のフロントポーチ期間と、２７２ピクセルクロック（２７２ＰＣＫ）分の映像信号期間と、２８ピクセルクロック（２８ＰＣＫ）分のバックポーチ期間とからなる映像信号を出力させる。
【００３３】
また、図４（ｂ）に示すように、垂直同期信号ＶＰには、２０水平走査期間（２０Ｈ）分の垂直ブランキング期間が設定されている。そして、垂直同期信号ＶＰは、１９６回目の水平ブランキング期間で立ち上がり、その後、１７５．５水平走査期間（１７５．５Ｈ）経過したときに立ち下がることにより、この立ち上がりから立ち下がりまでの期間を、奇数フィールド有効信号期間として規定し、１回目の水平信号有効期間に立ち上がり、その後、１７５．５水平走査期間（１７５．５Ｈ）経過後に立ち下がることにより、この立ち上がりから立ち下がりまで期間を、遇数フィールド有効信号期間として規定するようにされている。
【００３４】
尚、偶数フィールド有効信号期間の立下がりエッジ、及び、奇数フィールド有効期間の立上がりエッジは、図４（ｂ−１）に示すように、水平同期信号ＨＰが水平ブランキング期間に入る立下がりエッジに対して、２ピクセルクロック（２ＰＣＫ）分遅れたタイミングに制御される。
【００３５】
また、本実施例では、垂直シフトレジスタ１８は、奇数フィールド有効期間では、Ａ／Ｄコンバータ１６に対して、ＣＣＤセンサ１２の１行目から順に、隣接する撮像素子２行分を一水平走査ラインとして、上下２つの撮像素子に蓄積された電荷を混合して量子化させ、偶数フィールド有効期間では、Ａ／Ｄコンバータ１６に対して、ＣＣＤセンサ１２の２行目から順に、隣接する撮像素子２行分を一水平走査ラインとして、上下２つの撮像素子に蓄積された電荷を混合して量子化させる、周知のフィールド蓄積駆動方式で動作する。
【００３６】
また、Ａ／Ｄコンバータ１６は、図４（ａ−１）に示す如く、ＣＣＤ制御回路２０が基準クロックＣＫＯに基づき生成したピクセルクロックＰＣＫの立上がりエッジで、画像信号の量子化を開始するように構成され、以下に説明する画像通信制御ＬＳＩ４０側では、Ａ／Ｄコンバータ１６から出力される一画素当たりの画像情報が確定しているタイミングで、画像情報を取り込むために、ピクセルクロックＰＣＫの立下がりエッジと同タイミングで、Ａ／Ｄコンバータ１６から出力される画像情報を取り込むようにされている。
【００３７】
そして、本実施例では、ＣＣＤカメラ１０内の水平シフトレジスタ１４，Ａ／Ｄコンバータ１６及び垂直シフトレジスタ１８が、本発明の撮像画像出力手段として機能する。
次に、画像通信制御ＬＳＩ４０は、Ａ／Ｄコンバータ１６から出力される画像情報を記憶する、撮像画像記憶手段としてのラインメモリ４２と、ＣＣＤカメラ１０から垂直同期信号ＶＰ及び水平同期信号ＨＰを受けて、ラインメモリ４２への画像情報の書き込み、及び、ラインメモリ４２からの画像情報の読み出しを制御する、書込読出制御手段としてのＣＣＤインタフェース４４と、ＣＣＤインタフェース４４を介して、ラインメモリ４２から一水平走査ライン分の画像情報を読み出し、これを所定の通信ビットレート（本実施例では２．５Ｍｂｐｓ）でデータ通信用のパケットデータ（シリアルデータ）に変換して、ＲＦ回路３０に出力するデータ送信部４６と、ＲＦ回路３０を介してカメラ制御用のコマンドＣＭＤを受信し、これをＣＣＤインタフェース４４に出力することにより、ＣＣＤインタフェース４４からＣＣＤカメラ１０側のＣＣＤ制御回路２０に転送させるデータ受信部４８とから構成されている。尚、データ送信部４６及びデータ受信部４８は、本発明の通信手段に相当する。
【００３８】
ここで、ラインメモリ４２は、Ａ／Ｄコンバータ１６から出力される画像情報の内、一水平走査ライン分の画像情報を夫々記憶可能な３個の記憶素子（第１メモリ５１，第２メモリ５２，第３メモリ５３）から構成されている。
そして、ＣＣＤインタフェース４４には、各メモリ５１〜５３への画像情報の書き込みを夫々許可するライトイネーブル信号ＷＥ１，ＷＥ２，ＷＥ３、及び、各メモリ５１〜５３からの画像情報の読み出しを夫々許可するリードイネーブル信号ＲＥ１，ＲＥ２，ＲＥ２を発生する、ＷＥ・ＲＥ発生回路６１と、ライトイネーブル信号にて画像情報の書き込みが許可されたメモリに対する画像情報の書込アドレスＤＩＡＤＲを発生するＤＩＡＤＲ発生回路６２と、リードイネーブル信号にて画像情報の読み出しが許可されたメモリに対する画像情報の読出アドレスＤＯＡＤＲを発生するＤＯＡＤＲ発生回路６３と、データ受信部４８から入力されたコマンドＣＭＤを、ＣＣＤ制御回路２０に転送する、撮像指令転送手段としてのＣＭＤ出力回路６４とが備えられている。
【００３９】
また、ＣＣＤインタフェース４４には、基準クロックＣＫＯを分周して、ＣＣＤ制御回路２０が生成するピクセルクロックＰＣＫと同じ２５０ｋＨｚの書込ストローブ信号ＤＩＳＴＲＢを生成する分周回路も内蔵されており、この生成した書込ストローブ信号ＤＩＳＴＲＢを、ラインメモリ４２に出力することにより、画像情報の書き込みが許可されたメモリに対する画像情報の書込タイミングを制御する。また、書込ストローブ信号ＤＩＳＴＲＢは、ＤＩＡＤＲ発生回路６２にも入力され、ＤＩＡＤＲ発生回路６２は、書込ストローブ信号ＤＩＳＴＲＢに同期して、書込アドレスＤＩＡＤＲを更新する。
【００４０】
一方、データ送信部４６は、例えば、図５に示すように、一水平走査ライン分のパケットデータの送信時に、パケットデータの先頭に付与するヘッダやフラグ等の付与情報Ｆ１，Ｆ２，Ｆ３を生成し、ラインメモリ４２からの画像情報の読み出しが必要になると、ＣＣＤインタフェース４４に対して、ラインメモリ４２からの一水平走査ライン分の画像情報の読み出しを許可するイネーブル信号ＥＮＢを出力し、更に、パケットデータの生成に同期して、読出タイミング信号としての読出ストローブ信号ＤＯＳＴＲＢを出力する。尚、データ送信部４６は、ＣＣＤインタフェース４４を介して、ラインメモリ４２から画像情報を読み出す際、ゼロインサーションの時間を確保するために、読出ストローブ信号ＤＯＳＴＲＢの周期を一時的に長くする。ここで、ゼロインサーションとは、パケット化された送信データの実データ部と先頭／末端部とを識別するために、送信データにゼロを挿入する操作のことである。
【００４１】
そして、データ送信部４６からのイネーブル信号ＥＮＢは、ＷＥ・ＲＥ発生回路６１に入力され、ＷＥ・ＲＥ発生回路６１は、このイネーブル信号ＥＮＢを受けて、ラインメモリ４２へのリードイネーブル信号の出力を開始する。また、読出ストローブ信号ＤＯＳＴＲＢは、ＣＣＤインタフェース４４を介して、ラインメモリ４２に出力され、画像情報の読み出しが許可されたメモリに対する画像情報の書込タイミングを制御する。また、読出ストローブ信号ＤＯＳＴＲＢは、ＤＯＡＤＲ発生回路６３にも入力され、ＤＯＡＤＲ発生回路６３は、この読出ストローブ信号ＤＯＳＴＲＢに同期して、読出アドレスＤＯＡＤＲを更新する。
【００４２】
次に、図６は、ＣＣＤインタフェース４４から出力されるラインメモリ４２アクセス用の各信号を表すタイムチャートである。
図６に示すように、ＤＩＡＤＲ発生回路６２は、ＣＣＤカメラ１０から出力される水平同期信号ＨＰに同期して書込アドレスＤＩＡＤＲを繰り返し発生すると共に、この書込アドレスＤＩＡＤＲの値を、基準クロックＣＫＯから生成した書込ストローブ信号ＤＩＳＴＲＢに同期して、各メモリ５１〜５３の最小アドレスから最大アドレスへと順に変更する。また、ＣＣＤカメラ１０が垂直同期信号ＶＰに同期して画像情報の出力を開始すると、ＷＥ・ＲＥ発生回路６１が、第１メモリ５１に対するライトイネーブル信号ＷＥ１を発生し、ＣＣＤカメラ１０からの画像情報を第１メモリ５１に書き込む。そして、その後、ＷＥ・ＲＥ発生回路６１は、ラインメモリ４２に出力するライトイネーブル信号を、水平同期信号ＨＰに同期して、ＷＥ２→ＷＥ３→ＷＥ１…と順に切り換え、ＣＣＤカメラ１０が出力する一水平走査ライン分の画像情報の書き込み先を、第２メモリ５２→第３メモリ５３→第１メモリ５１…と、順に変更する。
【００４３】
一方、ＤＯＡＤＲ発生回路６３は、データ送信部４６からイネーブル信号ＥＮＢが出力されると、水平同期信号ＨＰに同期して、読出アドレスＤＯＡＤＲの出力を開始すると共に、この読出アドレスＤＯＡＤＲの値を、データ送信部４６からの読出ストローブ信号ＤＯＳＴＲＢに同期して、各メモリ５１〜５３の最小アドレスから最大アドレスへと順に変更する。そして、ＷＥ・ＲＥ発生回路６１は、水平同期信号ＨＰに同期して、前回の水平走査期間中にライトイネーブル信号を出力したメモリに対するリードイネーブル信号を出力する。このため、リードイネーブル信号は、ＲＥ１→ＲＥ２→ＲＥ３→ＲＥ１…というように、常に、前回の水平走査期間中に画像情報が書き込まれたメモリに対して出力されることになり、データ送信部４６には、画像情報書込後のメモリから最新の画像情報が出力されることになる。
【００４４】
そして、このように、本実施例では、データ送信部４６が２．５Ｍｂｐｓの通信ビットレートで一水平走査ライン分の画像データをパケットデータに変換して出力するように構成され、ＣＣＤカメラ１０からは、２５０ｋＨｚのピクセルクロックＰＣＫに同期した送信速度で８ビットの画像情報が出力され、しかも、水平同期信号ＨＰのブランキング期間（水平ブランキング期間）が、５０ピクセルクロック（５０ＰＣＫ）分の時間に設定されていることから、水平走査期間中にＣＣＤカメラ１０から出力されて、ラインメモリ４２内の特定のメモリに書き込まれる画像情報の量が、データ送信部４６が水平走査期間中にＣＣＤインタフェース４４を介して読み出す画像情報よりも多くなって、ラインメモリ４２がオーバフローしてしまうようなことはない。
【００４５】
つまり、本実施例では、データ送信部４６が一水平走査ライン分の画像情報を送信用のパケットデータに変換して、ＲＦ回路３０に送信するのに要する時間を、パケットデータの総データ量｛総データ量＝（ＣＣＤ一水平走査ライン分のデータ量）＋（ゼロインサーション最大値）＋（送信用の付与データ量）｝と、データ送信部４６の通信ビットレート（２．５Ｍｂｐｓ）とから求め、この時間に対して、ＣＣＤカメラ１０が一水平走査ライン分の画像情報を出力する水平走査期間１Ｈが長くなるよう（好ましくは等しくなるよう）、ＣＣＤカメラ１０からの画像情報の送信速度（２５０ｋＨｚ）及び水平ブランキング期間（５０ＰＣＫ）を設定することにより、ラインメモリ４２がオーバフローするのを防止しているのである。
【００４６】
次に、ＣＭＤ出力回路６４は、データ受信部４８から入力されたコマンドＣＭＤをＣＣＤ制御回路２０に転送するが、このコマンドＣＭＤは、データ長が、垂直同期信号ＶＰ一周期当たりの水平同期信号ＨＰの数よりも少ない１２８ビットに設定されている。そして、ＣＣＤ制御回路２０は、図７（ａ）に示す如く、垂直同期信号ＶＰの立上がり後に入力される水平同期信号ＨＰに同期して、この１２８ビットのコマンドＣＭＤを、一ビット単位で、ＣＣＤ制御回路２０に転送する。
【００４７】
また、ＣＣＤ制御回路２０は、ＣＭＤ出力回路６４から一ビット毎に転送されてきたコマンドＣＭＤを水平同期信号ＨＰに同期して取り込む。そして、垂直同期信号ＶＰの次のブランキング期間で、それまでにＣＭＤ出力回路６４から転送されてきたコマンドＣＭＤの全ビットデータ（１２８ビット）に基づき、露光時間等を制御しつつ、ＣＣＤセンサ１２を駆動して、周囲画像を撮像させる。
【００４８】
尚、図７（ｂ）に示す如く、ＣＭＤ出力回路６４は、水平同期信号ＨＰの立ち上がりエッジ（タイミングｔ１）で、コマンドＣＭＤの一ビット分のデータの出力を開始し、その後、水平同期信号ＨＰの立ち上がりエッジ（タイミングｔ１）で、出力するデータ値を、コマンドＣＭＤの次のデータに応じて変更する、といった手順で、垂直同期信号ＶＰ一周期内に、コマンドＣＭＤの全ビットデータをＣＣＤ制御回路２０に転送する。また、ＣＣＤ制御回路２０は、水平同期信号ＨＰの立ち下がりエッジ（タイミングｔ２）で、ＣＭＤ出力回路６４から出力されるコマンドＣＭＤのビットデータを取り込む。
【００４９】
以上説明したように、本実施例の撮像画像通信装置においては、ＣＣＤカメラ１０から順次出力される画像情報を、一水平走査ライン分毎に、ラインメモリ４２内の第１メモリ５１〜第３メモリ５３に順に書き込み、データ送信部４６側では、画像情報が書き込まれた第１メモリ５１〜第３メモリ５３から、一水平走査ライン分の画像情報を順に読み出し、同時にデータ通信用のパケットデータに変換しながら、ＲＦ回路３０に出力するようにしている。また、ＣＣＤカメラ１０が一水平走査ライン分の画像情報を出力する周期を決定する水平同期信号ＨＰのブランキング期間（水平ブランキング期間）、及び、画像情報の送信速度を規定するピクセルクロックＰＣＫの周期は、水平同期信号ＨＰの一周期当たりの時間（水平走査期間）が、データ送信部４６が一水平走査ライン分のパケットデータを送信するのに要する時間よりも短くなることのないように設定されている。
【００５０】
このため本実施例によれば、ラインメモリ４２を構成する３つのメモリ５１〜５３を用いて、ＣＣＤカメラ１０による撮像画像を圧縮することなく、リアルタイムで、制御装置４に送信することが可能になり、制御装置４側では、その送信データに基づき、ＣＣＤカメラ１０による撮像画像を劣化させることなく、ディスプレイに表示することができるようになる。
【００５１】
また、本実施例では、画像通信のために画像情報を記憶しておくラインメモリ４２を、一水平走査ライン分の画像情報を記憶する３個のメモリ５１〜５３にて構成しているので、画像圧縮技術を用いて撮像画像を圧縮する場合に比べて、画像情報の記憶容量を極めて小さくすることができ、装置の小型化，延いては、低消費電力化を図ることができる。よって、本実施例のように、撮像画像通信装置をマイクロマシン２に組み込んでも、マイクロマシン２の大型化を招くことはなく、鮮明な画像をリアルタイムで得ることのできるマイクロマシンを実現できる。
【００５２】
また、制御装置４からマイクロマシン２には、各種指令信号が送信され、カメラ制御用のコマンドＣＭＤは、ＲＦ回路３０，画像通信制御ＬＳＩ４０を介して、ＣＣＤカメラ１０に転送されるが、本実施例では、画像通信制御ＬＳＩ４０において、コマンドＣＭＤをＣＣＤカメラ１０に転送するＣＭＤ出力回路６４が、コマンドＣＭＤを、水平同期信号ＨＰに同期して、一ビット単位で、ＣＣＤカメラ１０に転送するよう構成しているので、ＣＭＤ出力回路６４とＣＣＤカメラ１０側のＣＣＤ制御回路２０と同期をとるためのコマンド転送専用の同期信号を生成する必要がなく、これによっても、装置構成を簡素化できることになる。
【００５３】
以上、本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、ラインメモリ４２のオーバフローを防止するために、ＣＣＤ制御回路２０が発生する水平同期信号ＨＰのブランキング期間と、ピクセルクロックＰＣＫの周期との両方を調整するものとして説明したが、例えば、ピクセルクロックＰＣＫの周期については、データ送信部４６の通信ビットレートｆｃを、Ａ／Ｄコンバータ１６が量子化するビット数ｎで除算した速度（ｆｃ／ｎ）に対応して設定し、水平同期信号ＨＰのブランキング期間のみをより長くすることにより、ラインメモリ４２のオーバフローを防止するようにしてもよく、逆に、水平同期信号ＨＰのブランキング期間については、必要最小限の長さに定め、ＣＣＤカメラ１０側でのピクセルクロック（換言すれば量子化した画像情報の送信速度）のみを調整することにより、ラインメモリ４２のオーバフローを防止するようにしてもよい。
【００５４】
また、上記実施例では、撮像用のカメラには、ＣＣＤセンサからなる撮像手段を用いるものとして説明したが、こうした撮像用のカメラに組み込むイメージセンサとしては、必ずしも撮像素子としてＣＣＤ（電荷結合素子）を用いたＣＣＤセンサにする必要はなく、例えば、ＭＯＳ型固体撮像素子を用いたＭＯＳイメージセンサ等、他のイメージセンサを用いるようにしてもよい。
【００５５】
また、上記実施例では、撮像画像通信装置を、マイクロマシンに組み込むものとして説明したが、本発明の撮像画像通信装置によれば、カメラによる撮像画像を、圧縮することなく、リアルタイムで送信でき、しかも、装置の小型化、低消費電力化を図ることができるので、例えば、携帯電話等に組み込み、撮像画像を通話相手に送信する、というように、低消費電力で小型のカメラが要求される分野で使用すれば、マイクロマシンに組み込む場合と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】実施例の撮像画像通信装置及びその周辺装置を表す概略構成図である。
【図２】ＣＣＤカメラ及び画像通信制御ＬＳＩの構成を表すブロック図である。
【図３】ＣＣＤセンサの画素構成を表す説明図である。
【図４】ＣＣＤカメラの動作を表すタイムチャートである。
【図５】データ送信部の動作を表すタイムチャートである。
【図６】ＣＣＤインタフェースのラインメモリへのアクセス動作を表すタイムチャートである。
【図７】ＣＭＤ出力回路６４の動作を表すタイムチャートである。
【符号の説明】
２…マイクロマシン、４…制御装置、６…ＲＦ回路、８…通信制御部、１０…ＣＣＤカメラ、１２…ＣＣＤセンサ、１４…水平シフトレジスタ、１６…Ａ／Ｄコンバータ、１８…垂直シフトレジスタ、２０…ＣＣＤ制御回路、３０…ＲＦ回路、４０…画像通信制御ＬＳＩ、４２…ラインメモリ、４４…ＣＣＤインタフェース、４６…データ送信部、４８…データ受信部、５１…第１メモリ、５２…第２メモリ、５３…第３メモリ、６１…ＷＥ・ＲＥ発生回路、６２…ＤＩＡＤＲ発生回路、６３…ＤＯＡＤＲ発生回路、６４…ＣＭＤ出力回路。
【図１】
0003576024.tif 000002
【図２】
0003576024.tif 000003
【図３】
0003576024.tif 000004
【図４】
0003576024.tif 000005
【図５】
0003576024.tif 000006
【図６】
0003576024.tif 000007
【図７】
0003576024.tif 000008