(57)【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子を支持する部材と、
表面に、底面と側面とを持つ凹部を有し、前記半導体素子及び前記部材を覆う封止樹脂と、
前記凹部の前記底面にて前記封止樹脂から露出するように形成された複数の端子とを有し、
前記複数の端子はそれぞれが前記部材を介して半導体素子に電気的に接続され、前記凹部の前記底面に設けられた複数の前記端子の各々は前記凹部の前記側面から所定間隔離れて設けられていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記半導体素子と前記部材とが金属細線により電気的に接続されることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基板上に高密度実装することができる半導体装置に関するものである。
【０００２】
【従来技術】
図３は従来のＤＩＰ型半導体装置を示す斜視図であり、図４はこのＤＩＰ型半導体装置を基板上に実装した場合の側面図である。図において、１は、入出力端子２を２方向に設置したＤＩＰ（デュアル・インライン・パッケージ）型に代表される挿入形の半導体装置である。
【０００３】
このＤＩＰ型半導体装置１の入出力端子２を基板３の図示せぬスルーホールに挿入し、半田で接合するものである。
【０００４】
図５は従来のＱＦＰ型半導体装置を示す斜視図であり、図６はこのＱＦＰ型半導体装置を基板に実装した場合の側面図である。図において、４は入出力端子５を４方向に設置したＱＦＰ（クワッド・フラット・パッケージ）型に代表される表面実装型の半導体装置である。
【０００５】
このＱＦＰ型半導体装置４を基板６に搭載し、その入出力端子５を基板６の表面の電極部に半田で接合するものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記構成の半導体装置、特にＤＩＰ型半導体装置では、基板にスルーホールを設けなければならないため、スルーホールの部分には基板の配線パターンを設けることができない。
【０００７】
また、ＱＦＰ型半導体装置では、入出力端子が同一ピッチの場合、入出力端子数を増やすと、ＱＦＰ型半導体装置の樹脂筐体の寸法が大きくなる。
【０００８】
このように、ＤＩＰ型半導体装置およびＱＦＰ型半導体装置のいずれの入出力端子の設け方でも、基板への高密度実装という点から満足できるものが得られないという問題点があった。
【０００９】
本発明は、以上述べた基板上への高密度実装が満足できないという問題点を除去するため、半導体装置の筐体の平面内に、入出力端子を設置する優れた半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
すなわち、本発明の半導体装置は、半導体素子（７）と、前記半導体素子（７）を支持する部材（９）と、表面に、底面（１８）と側面（１９）とを持つ凹部（１６）を有し、前記半導体素子（７）及び前記部材（９）を覆う封止樹脂（１３）と、前記凹部（１６）の前記底面（１８）にて前記封止樹脂（１３）から露出するように形成された複数の端子（１５）と、を有するものとし、前記複数の端子（１５）はそれぞれが前記部材（９）を介して半導体素子（７）に電気的に接続され、前記凹部（１６）の前記底面（１８）に設けられた複数の前記端子（１５）の各々は前記凹部（１６）の前記側面（１９）から所定間隔離れて設けられているようにしたものである。
【００１２】
上記の手段によれば、基板上への高密度実装が満足できる半導体装置を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付与し、その繰り返しの説明は省略する。
【００１４】
図１及び図２は、本発明の実施の形態の半導体装置に係わる図である。図１は本発明の実施の形態の半導体装置の構造を示し、図２は本発明の実施の形態の半導体装置を基板に実装した場合の一部破断した側面図である。
【００１５】
本発明の実施の形態の半導体装置は、半導体素子７と、半導体装置７を固着するダイパット８と、一方の面に導体１０を配線し、他方の面に導体１１を配線し、この導体１０と導体１１とをスルーホール１２で接続した絶縁板９と、樹脂モールド１３と、半導体素子７の電極と導体１０とを接続する金属細線１４と、一端が導体１１に接続し、他端が半導体装置の筐体下面凹部１６に配置した入出力端子１５とにより構成される。
【００１６】
この構成による半導体装置を基板３上に実装する場合、図２に示すように、その入出力端子１５は、筐体下面凹部１６に設けたので、接合材料１７により、基板３上の配線パターン（図示せず）に接合することができる。
【００１７】
このように、半導体素子の筐体下面に設けた凹部１６の面積すべてを入出力端子として使用することができ、基板への高密度実装を行うことができる。
【００１８】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００１９】
特に、上述の実施の形態において、入出力端子を、半導体装置の筐体の下面に設置した場合を示したが、これに限定されず、筐体の上面に設けても良いことはもちろんである。
【００２０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２１】
本発明の半導体装置によれば、入出力端子としての複数の端子を半導体装置の筐体としての封止樹脂の上面または下面に設置したので、基板への実装密度を上げることができる効果がある。さらに、複数の端子の各々を封止樹脂の凹部の側面から所定間隔離れて設けるものとしたことにより、以下の効果が期待できるものである。
（１） 凹部の側面部分によって水分の侵入を抑えることができ、複数の端子に対するレイアウトの自由度を損なうことなく、実装状態において底面に設けられた複数の端子が水分により腐食することを低減することができる。
（２） 実装基板実装する際にパッケージと実装基板との熱膨張率の差による応力を端子と樹脂との間の間隔により吸収することが可能となり、熱膨張で端子が損傷を受ける可能性を低減することが可能となる。
（３） 端子数の増加に伴う複数の端子のレイアウトを変更するに際して、凹部の底面でレイアウトすることで、レイアウト変更前と後とで封止樹脂の全体形状やサイズの変更が伴わないことから、共通の金型を用いて樹脂封止する場合でも、端子に対する自由なレイアウトを可能となる。
（４） 凹部の底面内にて複数の端子が露出した構成であることから、実装する基板にスルーホールを設ける必要もない。
（５）  半導体装置と実装する基板との電気的な接続部分（例えば、図２における接合材料１７にて電気的な接続をしている部分）を、封止樹脂に凹部を設けて、凹部の側面により電気的な接続部分に対して外部からの衝撃が直接与えられることを防ぐことができ、実装時の電気的な接続状態を安定して維持できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置を示す断面図である。
【図２】図１の半導体装置を基板に実装した場合を示す一部破断した側面図である。
【図３】従来のＤＩＰ型半導体装置を示す斜視図である。
【図４】図３の半導体装置を基板に実装した場合を示す側面図である。
【図５】従来のＱＦＰ型半導体装置を示す斜視図である。
【図６】図５の半導体装置を基板に実装した場合を示す側面図である。
【符号の説明】
７  半導体素子
８  ダイパッド
９  絶縁板
１０，１１  導体
１２  スルーホール
１３  樹脂モールド
１５  入出力端子
１６ 凹部
１８ 底面
１９ 側面
【図１】
0003589941.tif 000002
【図２】
0003589941.tif 000003
【図３】
0003589941.tif 000004
【図４】
0003589941.tif 000005
【図５】
0003589941.tif 000006
【図６】
0003589941.tif 000007