(57)【特許請求の範囲】
【請求項１】
チップのおもて面側から、そのチップの側面を通って裏面まで延設された導電層よりなるボンディングパッドを備え、前記チップのおもて面側に形成された導電層の下に素子を形成し、前記ボンディングパッドの前記おもて面側を除く前記側面又は裏面にワイヤーボンディングすることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体装置に係り、詳しくは、半導体装置（チップ）と、半導体装置外部とを接続するためのパッドに関するものである。
【０００２】
【従来の技術】
図１１は、一般的な半導体装置のチップ５１の一部断面図である。チップ５１のおもて面側には、ボンディングパッド５２が形成されている。そのボンディングパッド５２は、配線パターン５３を介して半導体装置の内部回路に接続されている。
【０００３】
ボンディングパッド５２には、ボンディングワイヤ５４が接続されている。ボンディングワイヤ５４は、パッケージのリードフレームや別の基板上に形成された端子等（いずれも図示せず）に接続されている。
【０００４】
また、近年では、高密度実装が可能な方法として、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法や、プリント配線板等の基板にチップを直接接続するフリップチップボンディング法が用いられているが、これらの方法においても、チップのおもて面にパッドが形成されている。チップは、パッドを介してテープや基板に接続されている。
【０００５】
【発明が解決しようとする課題】
ところで、ボンディングパッド５２にボンディングワイヤ５４を接続する場合、超音波（ＵＳ）法、熱圧着（ＴＣ）法、超音波＋熱圧着法（ＵＴ，ＴＳ）法のいずれを用いた場合でも、基板５５に圧力が加わる。すると、ボンディングパッド５２の下に配線やトランジスタ等の素子を形成した場合、ボンディング時の荷重により、配線の断線，素子の破損などの障害が発生するおそれがある。そのため、ボンディングパッド５２を形成するパッド領域と、素子等を形成するアクティブ領域とを分けて設計する必要がある。
【０００６】
また、ボンディングパッド５２の近傍に形成した素子は、ボンディング時にやはり障害が発生するおそれがある。そのため、ボンディングパッド２５とアクティブ領域とをある程度離す必要がある。従って、チップ５１おもて面におけるパッド領域が占める面積が大きくなる。また、ボンディング時のずれを考慮すると、ボンディングパッド５２を大きく形成する必要がある。そのため、チップ５１おもて面におけるパッド領域の占有面積は、更に大きくなる。
【０００７】
更に、半導体装置の高集積化が進むと、アクティブ領域に形成する素子の数が増加するとともに、ボンディングパッド５２の数も増加する。そのため、チップ５１の面積を広くする必要がある。しかしながら、チップ５１の面積を広くすると、一枚のウェハからとれるチップ数が減少するので、チップ５１のコストアップを招くという問題がある。一方、チップの面積はそのままでデザインルールを縮小化して素子を形成し、高集積化に対応する方法がある。この場合には、一枚のウェハに形成可能なチップ数はかわらないものの、デザインルールを縮小化したことにより新規設備による製造コストの増加の他、チップ５１の歩留りが悪くなり、やはりチップ５１のコストアップを招くという問題がある。
【０００８】
このため、特開昭６２−１０４１２９号公報に開示された半導体装置がある。この半導体装置は、半導体チップの表裏に貫通する透孔を形成し、その透孔を含むウェハー上に配線材料を蒸着して配線をパターニングすることにより、表裏両面にパッドを形成し、両面のパッドに対して半導体チップの両面からワイヤボンディングして形成されている。
【０００９】
しかしながら、この方法では、半導体チップに貫通する透孔を形成することが困難である。また、半導体チップ両面のパッドを透孔を介して接続しているので、透孔を形成する際に素子等に影響を与えるおそれがあり、透孔を形成する領域をアクティブ領域から離す必要がある。更に、透孔と、パターニングして形成したパッドとの位置合わせずれによるマージンを考慮しなければならないので、実際のパッドの占有面積が大きくなり、アクティブ領域が小さくなる。従って、高集積化を図ることが難しいという問題がある。また、透孔を形成する必要があるので、形成が面倒である上、工程が複雑になり、半導体装置のコストアップを招くという問題がある。
【００１０】
また、実開昭６３−１４９５３０号公報に開示された集積回路装置（図１２参照）がある。この集積回路装置６１は、半導体結晶基板６２のおもて面側に形成されたデバイス層６３から基板６２をとおして電極部６４を基板６２裏面に延設するとともに、その電極部６４の露出側端面がボンディングパッド６５に形成されている。しかしながら、この方法では、基板６３を貫通した電極部６４を形成する必要があるので、やはり形成が面倒である上、工程が複雑になり、集積回路装置６１のコストアップを招くという問題がある。また、電極部６４を形成するために、そのおもて面には実際に素子を形成することができないという問題がある。
【００１１】
本発明は上記問題点を解決するためになされたものであって、簡単な構成で高集積化を図ることができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の半導体装置は、チップのおもて面側から、そのチップの側面を通って裏面まで延設された導電層よりなるボンディングパッドを備え、前記チップのおもて面側に形成された導電層の下に素子を形成し、前記ボンディングパッドの前記おもて面側を除く前記側面又は裏面にワイヤーボンディングすることをその要旨とする。
【００２０】
【作用】
請求項１に記載の発明によれば、ボンディングパッドは導電層よりなり、チップのおもて面側から側面を通って裏面まで延設される。チップのおもて面側に形成された導電層の下には素子が形成される。その素子にはボンディング時の荷重がかからないので、破損を防ぐことができる。
【００２６】
【実施例】
以下、本発明を具体化した一実施例を図面に従って説明する。
図１に、本実施例のチップ１の断面図を示す。単結晶シリコン基板２上には下層の配線層３が形成されている。下層の配線層３は、チップ１に形成された素子を構成する電極（例えばＭＯＳトランジスタのゲート電極）や、各素子を接続するための配線などである。その配線層３の上には層間絶縁膜４が形成されている。層間絶縁膜４の上には、上層の配線層５が形成されている。層間絶縁膜４には図示しないコンタクトホールが開口され、そのコンタクトホールを介して上層の配線層５と基板２又は下層の配線層３とが接続されている。上層の配線層５の上には、層間絶縁膜６が形成されている。その層間絶縁膜６には、上層の配線層５を露出するための開口部７が形成されている。
【００２７】
層間絶縁膜６の上には、絶縁膜８が形成されている。絶縁膜８は、表裏面及び側面を含むチップ１全体を覆うように形成されている。絶縁膜８には、上層の配線層５とコンタクトをとるためのコンタクトホール９が開口されている。絶縁膜８の表面には、ボンディングパッド１０が形成されている。そのボンディングパッド１０は、コンタクトホール９を介して上層の配線層５と接続されている。
【００２８】
図２に示すように、ボンディングパッド１０は、チップ１のおもて面から側面を通って裏面まで延設されている。そのボンディングパッド１０のうち、チップ１の裏面に形成されている部分が裏面のボンディングパッド１１となり、チップ１の側面に形成されている部分が側面のボンディングパッド１２となる。そして、図１に示すように、裏面のボンディングパッド１１にボンディングワイヤ１３を接続する。または、図１の一点鎖線で示すように、側面のボンディングパッド１２にボンディングワイヤ１４を接続する。
【００２９】
図３及び図４に、上記のように構成したチップ１を封止したパッケージ２０を示す。チップ１は、その裏面がリードフレームのタブ２１に図示しないダイボンド材により接着されている。そして、裏面に形成されたボンディングパッド１１は、ボンディングワイヤ１３によりリード２２と接続され、側面に形成されたボンディングパッド１２はボンディングワイヤ１４によりリード２２と接続されている。そして、チップ１、タブ２１、リード２２及びボンディングワイヤ１３が樹脂２３により封止されてパッケージ２０が形成されている。
【００３０】
ボンディングパッド１１（ボンディングパッド１０におけるチップ１の裏面に形成された部分）には、チップ１の裏面からボンディングワイヤ１３が接続される。また、ボンディングパッド１２（ボンディングパッド１０におけるチップ１の側面に形成された部分）には、チップ１の側面からボンディングワイヤ１４が接続される。そして、ボンディングパッド１０のうち、チップ１のおもて面に形成されている部分には、ボンディングワイヤ１３，１４は接続されていない。
【００３１】
即ち、チップ１のおもて面には、ボンディングワイヤ１３，１４を接続する際の荷重が加わらない。従って、チップ１のおもて面全体が、素子（トランジスタ，抵抗，コンデンサ等）や配線層３，５を形成することができるアクティブ領域となる。その結果、チップ１の面積を同じにした場合、従来より多くの素子を形成することができるので、高集積化が可能となる。逆に言えば、アクティブ領域を大きくすることができるので、デザインルールを緩和することにより、従来の設備が使用可能となって、コストアップを抑えることができる。
【００３２】
また、ボンディングパッド１０のうち、チップ１のおもて面に形成されている部分には、ボンディングワイヤ１３，１４を接続する際の荷重が加わらない。従って、チップ１の周縁部のみならず、チップ１のおもて面の任意の場所において、絶縁膜８にコンタクトホール９を形成して上層の配線層５とボンディングパッド１０とを接続する。そして、そのボンディングパッド１０を側面を通って裏面まで延設してボンディングパッド１１，１２を形成し、そのボンディングパッド１１，１２を介してチップ１の外部と接続することができる。その結果、チップ１の周縁部まで配線層３，５を形成する必要がないので、チップ１の設計が容易になる。
【００３３】
一方、チップ１の裏面又は側面からボンディングワイヤ１３，１４を接続する際の荷重は、チップ１のおもて面には直接加わらない。従って、チップ１の裏面及び側面全体からボンディングワイヤ１３，１４を接続することができる。即ち、チップ１の裏面及び側面全体にボンディングパッド１１，１２を形成することができる。そのため、半導体装置の高集積化が進んでボンディングパッド１１，１２の数が増加しても、チップ１の裏面及び側面全体にボンディングパッド１１，１２を形成することができるので、チップ１の面積を広くする必要はない。従って、一枚のウェハからとれるチップ数はかわらないので、チップ１のコストアップを抑えることができる。
【００３４】
また、従来の半導体装置（特開昭６２−１０４１２９号公報）のように、半導体チップに透孔を形成する必要がない。そのため、素子に影響を与えることなくボンディングパッド１１，１２を容易に形成でき、チップ１のコストアップを抑えることができる。また、透孔を形成する必要がないので、素子とボンディングパッド１０とを離す必要がない。チップ１裏面及び側面の任意の場所（例えばチップ１のおもて面に形成した素子の部分に対応したチップ１の裏面の部分）にもボンディングパッド１１，１２を形成することができる。更に、透孔を形成しないので、位置合わせずれを考慮する必要がなく、ボンディングパッド１０の占める面積を小さくすることができる。
【００３５】
更に、従来の集積回路装置６１（実開昭６３−１４９５３０号公報、図１２参照）のように、半導体結晶基板６２を貫通する電極部６４を形成する必要がない。そのため、ボンディングパッド１１，１２を容易に形成できる。
【００３６】
尚、下層の配線層３は、例えば、ポリシリコンにより形成されたＭＯＳトランジスタのゲート電極や、金属やポリシリコン等の配線層であって、材質・形状はどのようなものでもよい。また、層間絶縁膜４，６は、シリコン酸化膜、シリコン窒化膜、シリケートガラス（ＰＳＧ，ＢＰＳＧ，ＮＳＧなど）等であって、材質はどのようなものでもよい。更には、上層の配線層５は、単一の金属配線層、またはＴｉ膜，ＴｉＮ膜等の複数の層からなる金属配線層等であって、材質・構成・形状はどのようなものでもよい。
【００３７】
また、ボンディングワイヤ１３，１４の接続方法は、超音波（ＵＳ）法、熱圧着（ＴＣ）法、熱圧着＋超音波（ＵＴ，ＴＳ）法等のいずれの方法を用いてもよい。また、そのワイヤ１３，１４の先端は、ウェッジボンディング，ネイルヘッドボンディング等のいずれの方法を用いて形成してもよい。
【００３８】
次に、本実施例の製造方法を図面に従って順次説明する。
工程１（図５参照）；ウェハ（図示せず）上に、下層の配線層３，層間絶縁膜４，上層の配線層５，層間絶縁膜６を順次形成し、そのウェハに対してバックグラインド及びダイシング工程を行って、チップ１を形成する。そのチップ１の表裏面及び側面に絶縁膜８を形成する。絶縁膜８の材質としては、シリコン酸化膜、有機絶縁膜、などがある。シリコン酸化膜を形成するには、ＣＶＤ法を用いたり、ＳＯＧを塗布したりするという方法を用いる。有機絶縁膜を形成するには、例えばポリイミド樹脂を塗布する方法を用いる。
【００３９】
工程２（図６参照）；絶縁膜８上にレジストを塗布した後、露光工程及び現像工程を経てレジストパターン４１を形成する。露光工程では、紫外線を微小径のビーム状にして走査し、チップ１を回転させることで表裏面及び側面を露光させる。
【００４０】
工程３（図７参照）；レジストパターン４１をエッチングマスクとし、エッチングにより絶縁膜８を除去して、コンタクトホール９を形成して上層の配線層５の一部を露出させる。ここで、コンタクトホール９の径は、絶縁膜８の膜厚に比べて十分に大きい。そのため、エッチング方法としては、等方性又は異方性エッチングのいずれの方法を用いてもよい。次に、レジストパターン４１を除去する。
【００４１】
工程４（図８参照）；アルミニウム（Ａｌ）や銅（Ｃｕ）等の材料をＰＶＤ（蒸着，スパッタなど）法を用いてチップ１の全面に堆積して、導電層４２を形成する。
【００４２】
工程５（図９参照）；導電層４２上にレジストを塗布した後、露光工程及び現像工程を経てレジストパターン４３を形成する。露光工程では、工程２と同様に、紫外線を微小径のビーム状にして走査し、チップ１を回転させることで表裏面及び側面を露光させる。
【００４３】
工程６（図１０参照）；レジストパターン４３をエッチングマスクとして導電層４２をエッチングして、チップ１のおもて面側から側面を通って裏面に延設されたボンディングパッド１０を形成する。このボンディングパッド１０のうち、チップ１の裏面に形成された部分が裏面のボンディングパッド１１となり、チップ１の側面に形成された部分が側面のボンディングパッド１２となる。ここで、ボンディングパッド１０の寸法形状に比べてその膜厚は十分に小さい。そのため、エッチング方法としては、等方性又は異方性エッチングのいずれの方法を用いてもよい。
【００４４】
尚、上記実施例は以下のように変更してもよく、その場合にも同様の作用及び効果を得ることができる。
１）ボンディングパッド１１，１２にバンプを形成し、ＴＡＢ法またはフリップチップ法でチップ１を実装する。
【００４５】
２）工程４において、先ずボンディングパッド１０以外の領域に、レジストパターンを形成する。次に、無電解メッキ法や選択ＣＶＤ法等を用いて、選択的にボンディングパッド１０を形成する。
【００４６】
３）工程５において、レジストに代えて、ＵＶ硬化樹脂を用いる。また、曲面に印刷可能な印刷技術を用いて、チップ１の全面に印刷してエッチングマスクとする。
【００４８】
４）絶縁膜８を、チップ表面のうちボンディングパッド１０が形成される部分（例えば、上記実施例ではチップ１の周縁部表裏面及び側面）にのみ形成する。尚、図３，４では、チップ１の裏面の周縁部にだけボンディングパッド１１を設けるようにしてある。しかし、チップ１の裏面全体にボンディングパッド１１を設けるようにしてもよい。その場合は、チップ１の周縁部のおもて面，側面及び裏面全体に絶縁膜８を形成すればよい。
【００５１】
尚、本明細書において、発明の構成に係る部材は以下のように定義されるものとする。
チップとは、シリコン基板を用いたものだけでなく、ガリウムヒ素等のシリコン以外の半導体基板、表面に半導体薄膜が形成された石英やガラス等の絶縁基板、等を用いたものを含むものとする。
【００５２】
【発明の効果】
以上詳述したように本発明によれば、簡単な構成で高集積化を図ることが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を具体化した一実施例の半導体装置の一部断面図。
【図２】一実施例の半導体装置の一部斜視図。
【図３】パッケージングした半導体装置の概略平面図。
【図４】図３のＡ−Ａ線断面図。
【図５】製造方法を説明するための一部断面図。
【図６】製造方法を説明するための一部断面図。
【図７】製造方法を説明するための一部断面図。
【図８】製造方法を説明するための一部断面図。
【図９】製造方法を説明するための一部断面図。
【図１０】製造方法を説明するための一部断面図。
【図１１】従来の半導体装置の一部断面図。
【図１２】従来の半導体装置の一部断面図。
【符号の説明】
１  チップ
８  絶縁膜
１０  導電層としてのボンディングパッド
１１  （第１の）ボンディングパッド
１２  （第２の）ボンディングパッド
１３，１４  ボンディングワイヤ
４２  導電層
【図１】
0003599813.tif 000002
【図２】
0003599813.tif 000003
【図３】
0003599813.tif 000004
【図４】
0003599813.tif 000005
【図５】
0003599813.tif 000006
【図６】
0003599813.tif 000007
【図７】
0003599813.tif 000008
【図８】
0003599813.tif 000009
【図９】
0003599813.tif 000010
【図１０】
0003599813.tif 000011
【図１１】
0003599813.tif 000012
【図１２】
0003599813.tif 000013