(57)【特許請求の範囲】
【請求項１】
マイコンを用いてディジタルデータのレベルを調整するディジタル-アナログ変換制御方式を採用するディジタルデータレベル調整回路において、
複数のディジタルデータと制御信号とを出力するマイコンインターフェース部と、
前記ディジタルデータをアナログデータに変換するディジタル-アナログ変換部であって、複数のディジタル-アナログ変換器を有するディジタル-アナログ変換部と、
前記ディジタル-アナログ変換部の出力端に接続されてアナログ変換されたデータの出力レベルを前記制御信号により制御する制御部であって、前記ディジタル-アナログ変換器に対応して制御セルが各々設けられた制御部と、
前記制御部の一端に接続されて前記ディジタル-アナログ変換部からのアナログ変換された出力のレベルを平坦に調整する出力レベル調整手段と
を有し、
前記制御セルにはレベル平坦化用の一つのキャパシターが共通に接続され、制御信号の内容如何により、或る一つの制御セルが、前記キャパシターを前記制御セルに対応するディジタル-アナログ変換器に接続する
ディジタルデータレベル調整回路。
【請求項２】
前記出力レベル調整手段は前記単一キャパシターであることを特徴とする請求項１に記載のディジタルデータレベル調整回路。
【請求項３】
前記ディジタル-アナログ変換部は、前記ディジタルデータの数と同一な数のディジタル-アナログ変換器から構成されていることを特徴とする請求項１又は２に記載のディジタルデータレベル調整回路。
【請求項４】
前記制御部は前記各ディジタル-アナログ変換器から出力されるアナログ信号をそれぞれ受け取り、出力のレベルを調整する複数の制御セルを有することを特徴とする請求項１、２又は３に記載のディジタルデータレベル調整回路。
【請求項５】
前記各制御セルは、
前記ディジタル-アナログ変換器のうち対応する一つのディジタル-アナログ変換器の出力を受け取りバッファリングする第１バッファーと、
この第１バッファーの出力を受け取り前記制御信号によりスイッチングする第１スイッチと、
前記ディジタル-アナログ変換器に一端が接続され、他端が前記制御部の出力端に接続される抵抗と、
前記ディジタル-アナログ変換器の出力を受け取り前記制御信号によりスイッチングする第２スイッチと、
前記第１又は第２スイッチの出力信号を受け取ってバッファリングし、 前記出力レベル調整手段が入力端に接続されている第２バッファーと、
前記制御セルの出力端に接続され、前記第２バッファーの出力を受け取って前記制御信号によりスイッチングする第３スイッチと
を有することを特徴とする請求項４に記載のディジタルデータレベル調整回路。
【請求項６】
前記第１スイッチはオフ、前記第２スイッチはオン、前記第３スイッチはオンして、前記制御部の前記抵抗から発生するポップノイズを取り除くことを特徴とする請求項５に記載のディジタルデータレベル調整回路。
【請求項７】
前記制御部は電圧制御増幅器に出力することを特徴とする請求項１から６のいずれか１項に記載のディジタルデータレベル調整回路。
【請求項８】
前記抵抗は前記電圧制御増幅器の入力手段として作動することを特徴とする請求項６に記載のディジタルデータレベル調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタルデータのレベル調整回路であって、特に複数のディジタル−アナログ変換器の出力端に一つのキャパシターを用いるディジタルデータレベル調整回路に関する。
【０００２】
【従来の技術】
ディジタルデータを受信して各種レベル、即ちボリューム、トーン、バランスなどのレベルを調整するシステムは二種類に大別される。即ち、ディジタルデータのレベルを直接調整するディジタル制御方式とディジタルデータをアナログに変換してレベルを調整するディジタル−アナログ変換制御方式とに分けられる。
【０００３】
ディジタル制御方式は、システムを構成しやすいという長所を有する反面、必ずＢＩＣＭＯＳやＣＭＯＳ工程を用いなければならず、レベルの調整時に発生するポップノイズ（ｐｏｐｃｏｒｎ  ｎｏｉｓｅ：ＰＯＰ  ｎｏｉｓｅ）を取り除き難いという短所がある。これに対して、ディジタル−アナログ変換制御方式は工程の種類に関わらず、ディジタル−アナログ変換器の出力端に低域通過フィルター（ＬＰＦ）及びキャパシターを置いてレベルの調整時に発生するポップノイズを簡単に取り除くことができるという長所がある。
【０００４】
ところが、各種レベルを調整する際に、ポップノイズの除去用キャパシターの数が多くなり過ぎるという短所があった。
【０００５】
ここで、従来のディジタルデータレベル調整方式を図５に示す。図５に示したように、従来のディジタルデータレベル調整方式はマイコンから受け取ったディジタルデータ及び各種制御信号をマイコンインタフェース部１０を通してそれぞれのディジタル−アナログ変換器（２０ａ，２０ｂ，．．．，２０ｋ）（以下ＤＡＣという）に供給する。
【０００６】
このように印加された階段波状のディジタルデータはそれぞれのＤＡＣの出力端からキャパシター（Ｃａ，Ｃｂ，．．．Ｃｋ）を用いて平坦に調整されて出力される。即ち、図６Ａに示した階段波状のアナログ信号を図６Ｂのように平滑させてデータの変換時に発生するポップノイズを取り除く。ところが、前述したような図５の従来技術では、ディジタルデータのボリューム、トーン、バランスなどの制御すべきレベルの種類が増えると、ＤＡＣの出力端に接続されるキャパシターの数も多くなる短所があった。
【０００７】
【発明が解決しょうとする課題】
本発明は前述した問題点を解決するために案出されたものであり、ディジタル−アナログ変換制御方式を採用するディジタルデータのレベル調整回路において、ディジタル−アナログ変換器の出力端にポップノイズの除去用キャパシターを一つだけ用いる簡単な制御回路によってディジタルポップノイズを効果的に取り除くことができるディジタル−データレベル調整回路を提供することをその目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するために本発明のディジタルデータレベル調整回路は、マイコンを用いてディジタルデータのレベルを調整するディジタル−アナログ変換制御方式を採用するディジタルデータレベル調整回路において、複数のディジタルデータと制御信号とを出力するマイコンインターフェース部と、前記ディジタルデータをアナログデータに変換するディジタル−アナログ変換部と、前記ディジタル−アナログ変換部の出力端に接続されてアナログ変換されたデータの出力レベルを前記制御信号により制御する制御部と、前記制御部の一端に接続されて前記ディジタル−アナログ変換部からのアナログ変換された出力のレベルを平坦に調整する出力レベル調整手段とを有することを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明を添付した図面に基づき詳細に説明する。
【００１０】
図１は、本発明のディジタルデータレベル調整回路のブロック図である。
図１の本発明によるディジタルデータレベル調整回路は、マイコン（図示せず）からのディジタルデータ及び制御信号（クロック）を受け取りインタフェースするマイコンインタフェース部１０と、前記マイコンインタフェース部１０からのディジタルデータをアナログ変換するディジタル−アナログ変換部２０（以下ＤＡＣ部という）と、前記ＤＡＣ部２０の出力端に接続されてマイコンインタフェース部１０の制御信号Ｓを受けて、アナログ変換されたデータの出力を制御する制御部３０と、前記制御部３０の一端に接続され前記ＤＡＣ部２０からの出力レベルを調整する出力レベル調整手段４０とを含んでいる。前記出力レベル調整手段４０は電圧制御増幅部（５０ａ，５０ｂ，．．．，５０ｋ）（以下ＶＣＡという）に接続されている。
【００１１】
ここで、前記ＤＡＣ部２０からの出力レベルを調整する出力レベル調整手段４０は、後述する制御部３０内の抵抗ＲとキャパシターＣ１とから得られる時定数ＲＣ１に応じて入力信号のレベルを調整するようにすることが望ましい。
【００１２】
また、ディジタルデータをアナログに変換するための各ディジタルーアナログ変換器（２０ａ，２０ｂ，．．．，２０ｋ）（以下ＤＡＣという）としては多様な種類のＤＡＣを用い得るが、本実施例では図２に示したように抵抗からなるはしご構造（Ｒ−２Ｒ  ＬＡＤＤＥＲ）によるＤＡＣを用いた。このＤＡＣを用いると、単に出力端に適当なキャパシターを接続することにより、ポップノイズが取り除かれた線形の出力特性を得ることができる。
【００１３】
そして、図２に示したように、ディジタルデータＤＯ，Ｄ１，．．．Ｄｎを順次受けてそれぞれスイッチングされるスイッチＳＷにより通電されるｎ個の電流源Ｉと、抵抗Ｒと抵抗２Ｒとのはしご構造による合成抵抗により各ディジタル信号がアナログ信号に変換される。これに対する具体的な動作説明は当業者にとって公知なものであるため、詳細な動作説明は省くことにする。
【００１４】
図１に示した本実施例におけるディジタルデータのレベル調整回路は、各ＤＡＣ（２０ａ，２０ｂ，．．．，２０ｋ）の出力端にポップノイズ除去用キャパシターを有する従来のディジタルデータ調整回路とは異なり、ＤＡＣ部２０とＶＣＡ（５０ａ，５０ｂ，．．．，５０ｋ）間にただ一つのキャパシターを用いるために図３に示したような複数の制御セルを有する制御部３０が追加されたものである。各制御セル（３０ａ，３０ｂ，．．．，３０ｋ）はセルスイッチＳＷ１，ＳＷ２，ＳＷ３を有し、バッファーＢＦ１，ＢＦ２でバッファリングされたデータをマイコンインタフェース部１０の制御下でＶＣＡ（５０ａ，５０ｂ，．．．，５０ｋ）へ伝送する。
【００１５】
本発明の具体的な動作説明のために、図１のＶＣＡ  ５０ａ，５０ｂが図４の制御信号タイミング図に合わせて各制御セル３０ａ，３０ｂにより制御される動作を説明することにする。
【００１６】
初期のＤＡＣ  ２０ａ，２０ｂの出力電圧をそれぞれＸ（Ｖ），Ｙ（Ｖ）と仮定して、マイコン（図示せず）でＶＣＡ  ５０ａの入力電圧をＸ（Ｖ）からＸ＋Ｘ１（Ｖ）へと制御しようとする時、図４のような制御信号をマイコンインタフェース部１０から制御セル３０ａへと伝送することにする。
【００１７】
まず、図３の第１スイッチＳＷ１がオンされる間に（このとき、第２スイッチＳＷ２＝ｏｆｆ，第３スイッチＳＷ３＝ｏｆｆ）Ｘ（Ｖ）をキャパシターＣ１に印加した後、スイッチＳＷ２がオンされ、スイッチＳＷ１がオフされると、Ｘ（Ｖ）がそのままキャパシターＣ１に保たれることになる。次に、スイッチＳＷ３をオンしてデータを受け取る用意をした後、マイコンインタフェース部１０でＤＡＣ  ２０ａを制御してデータが変換されると、ＶＣＡ  ５０ａの入力電圧はＸ（Ｖ）からＸ＋Ｘ１（Ｖ）まで制御セル（３０ａ，３０ｂ，．．．，３０ｋ）の抵抗ＲとキャパシターＣ１から得られる時定数ＲＣ１に応じて平坦に変化する。
【００１８】
このような状態で、ＶＣＡ  ５０ｂの入力電圧をＹ（Ｖ）からＹ＋Ｙ１（Ｖ）に調整する場合には、マイコンインタフェース部１０から制御セル３０ａへ制御信号を伝送しスイッチＳＷ３，ＳＷ２を順番にオフして、制御セル３０ａの出力電圧をＸ＋Ｘ１（Ｖ）に保たせる。次に、マイコンインタフェース部１０で制御セル３０ｂに制御信号を伝送し制御セル３０ｂのスイッチＳＷ１をオンしてＤＡＣ  ２０ｂの出力電圧のＹ（Ｖ）をキャパシターＣ１に伝送し、スイッチＳＷ２をオン、スイッチＳＷ１をオフ、スイッチＳＷ３をオンする。次いで、ＤＡＣ  ２０ｂを制御すると、ＶＣＡ  ５０ｂの入力電圧はＹ（Ｖ）からＹ＋Ｙ１（Ｖ）へと制御セル（３０ａ，３０ｂ，．．．，３０ｋ）の抵抗ＲとキャパシターＣ１から得られる時定数ＲＣ１に応じて平坦に変化する。
【００１９】
前記のように制御しようとするＶＣＡがあると、まず以前に制御したＶＣＡの制御セルのスイッチＳＷ３，ＳＷ２にオフ信号を順番に伝送し、そのＶＣＡの制御電圧を保たせる。
【００２０】
次に、制御しようとするＶＣＡの制御セルのスイッチＳＷ１に伝送された信号を該ＤＡＣに伝達し、出力電圧をキャパシターＣ１に伝送してから、制御セルのスイッチＳＷ２をオン、スイッチＳＷ１をオフ、スイッチＳＷ３をオンしてＤＡＣの出力電圧を平坦に変化させることにより、ディジタルデータのレベル調整時に発生するポップノイズを取り除くことができる。
【００２１】
【発明の効果】
本発明によるディジタルデータレベル調整回路はＤＡＣ部の出力端にたった一つのポップノイズ除去用のキャパシターを用い、マイコンを用いた制御部のスイッチ制御により所望するレベルを調整することにより、従来使用されてきたＤＡＣ制御方式における短所、即ちポップノイズ除去用外部キャパシターを各ＤＡＣの出力端にそれぞれ接続しなければならない点が改善され、ポップノイズを効率よく取り除くことができるディジタル−アナログ変換制御方式のディジタルデータレベル調整回路を提供する。
【００２２】
本発明は前記実施例に限られず、本発明が属する技術的範囲内で当該技術分野において通常の知識を有する者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】本発明のディジタルデータレベル調整回路のブロック図である。
【図２】本発明に適用され得る一般的なディジタル−アナログ変換器における抵抗のはしご（Ｒ−２Ｒ  ＬＡＤＤＥＲ）構造の回路図である。
【図３】図１の制御回路内における制御セルの詳細回路図である。
【図４】図１のマイコンインタフェース部から伝送される制御信号のタイミング図である。
【図５】従来のディジタルデータレベル調整回路のブロック図である。
【図６】図５のキャパシターがある場合と無い場合の出力電圧をそれぞれ比較した波形図である。
【符号の説明】
１０  マイコンインタフェース部
２０  ディジタルーアナログ変換部
２０ａ，２０ｂ，．．．，２０ｋ  ディジタルーアナログ変換器
３０  制御部
３０ａ，３０ｂ，．．．，３０ｋ  制御セル
４０  出力レベル調整手段
Ｃ１，Ｃａ，Ｃｂ，．．．Ｃｋ  キャパシター
５０ａ，５０ｂ，．．．，５０ｋ  電圧制御増幅部
ＳＷ１、ＳＷ２、ＳＷ３  スイッチ
Ｒ、２Ｒ  抵抗
ＢＦ１、ＢＦ２  バッファー
Ｉ  電流源
Ｄ０，Ｄ１，．．．Ｄｎ  ディジタルデータ
【図１】
0003595638.tif 000002
【図２】
0003595638.tif 000003
【図３】
0003595638.tif 000004
【図４】
0003595638.tif 000005
【図５】
0003595638.tif 000006
【図６】
0003595638.tif 000007