(57)【特許請求の範囲】
【請求項１】
送信および受信のモデム信号のサンプリングデータのバッファリング機能を有し、システムのメインＣＰＵにてモデム処理を行うソフトウェアモデムにおいて、
変復調速度に対応したクロックを生成するコンスタレーション送出タイミング生成器と、１バッファサイズの受信サンプリングデータより生成されたコンスタレーションデータをストアし上記コンスタレーション送出タイミングにより出力するＦＩＦＯ（First  In  First  Out）とを具備し、変復調速度に応じて上記ＦＩＦＯからコンスタレーションパターンを送出することを特徴とするコンスタレーションパターン生成器。
【請求項２】
請求項１記載のコンスタレーションパターン生成器において、コンスタレーション送出タイミング生成がサンプリングクロックを分周して生成する分周器によってなされることを特徴とするコンスタレーションパターン生成器。
【請求項３】
請求項１記載のコンスタレーションパターン生成器において、使用する各種の変復調速度の公倍数のクロックをソースクロックにもち、１つのクロックから各種変復調速度のクロックを生成可能なプログラマブル分周器を具備し、コンスタレーション送出タイミング生成が上記分周器によりなされることを特徴とするコンスタレーションパターン生成器。
【請求項４】
請求項１ないし３のいずれか記載のコンスタレーションパターン生成器を有するコンスタレーションパターン生成装置。
【請求項５】
請求項１ないし３のいずれか記載のコンスタレーションパターン生成器を具備したことを特徴とするソフトウェアモデム装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、システムのメインＣＰＵにてモデム処理を行うソフトウェアモデム等にける変復調速度に応じたコンスタレーションパターンを送出するコンスタレーションパターン生成器またはそれを備えた通信端末装置に関する。
【０００２】
【従来の技術】
ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）に代表される高速モデムの変調処理は、キャリアと呼ばれる一定周波数の搬送波の振幅と位相を、送信データに従って変化させて行われる。この変調の単位をシンボルといい、コンスタレーションパターンはシンボル毎の位相差と振幅を信号空間ダイヤグラムとして表示したものである。受信側モデムの復調処理は、受信された信号波形から、いかに忠実にシンボルを抽出するかが鍵であり、復調処理過程で生成されるシンボルをコンスタレーションパターンで観測することにより復調能力を評価することができる。
【０００３】
図１に復調処理のブロック図を示す。１は受信された波形データのレベルを正規化し一定に安定させるＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）、２は波形データから同相成分と直交成分を分離する複素化処理部、３は電話回線の伝送路の影響による歪を除去する自動等化器、４は位相のズレを補正する位相同期、５はシンボルの判定を行う判定器、６は理想シンボルポイントと受信シンボル位置との誤差を計算し自動等化器３と位相同期４にその情報をフィードバックする誤差計算器、７は同期化のためにスクランブルされたデータを復号するディスクランブラである。観測すべきコンスタレーションパターンは図１の過程において判定器５の前段で生成される。
【０００４】
図２にＶ．２９の１６点コンスタレーションパターンの例を示す。受信信号は伝送路から白色雑音、位相ジッタ、振幅ジッタ、回線歪などの影響を受ける。そのため、図１の複素化処理器２におけるコンスタレーションパターンは図２のようなそれぞれ収束したポイントとはならず分散したものとなる。これを、自動等化器３と位相同期４により、いかに図２のような収束したポイントに補正し誤りなく判定できるかが復調能力の鍵となり、モデム性能評価においては、コンスタレーションパターンによる評価は重要なポイントである。
【０００５】
従来、システムにモデム機能を組込むためには、モデム専用デバイスが不可欠であった。しかし、近年のＣＰＵ性能の向上に伴い、システムのメインＣＰＵでモデム処理を行うソフトウェアモデムが注目されている。ソフトウェアモデム化することによりシステムのダウンサイズ化、低消費電力化、コスト削減、モデム機能のアップグレードの容易化などのメリットがある。
【０００６】
モデム信号のＡ／Ｄ、Ｄ／Ａ変換のサンプリングレートは、通常では変復調速度の整数倍（３倍以上）に設定されるが、従来のモデム専用デバイスにおいては、Ａ／Ｄ、Ｄ／Ａ変換のサンプリング毎に処理を行うため、内部的に変復調タイミングを生成することができ、容易にコンスタレーションパターンを送出することが可能であった。
【０００７】
【発明が解決しようとする課題】
本発明の主眼であるソフトウェアモデムによるコンスタレーションパターン送出に関する従来技術の問題点を以下に説明する。
【０００８】
図３にソフトウェアモデムを実現するために必要な構成要素例を示す。８はシステムのメインＣＰＵ、９はＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）１０とメインＣＰＵ８とのインタフェース機能をもつＡＦＥインタフェース、１０はモデム信号のＡ／Ｄ、Ｄ／Ａ変換を行うＡＦＥ、１１はオフフックやリンギング検出等の電話回線を制御するＤＡＡ（Ｄａｔａ  Ａｃｃｅｓｓ  Ａｒｒａｎｇｅｍｅｎｔ）部、１２はソフトウェアモデムを含めたシステムのプログラムやデータを格納するメモリである。
【０００９】
ここで、メインＣＰＵ８はモデム処理中においても他のアプリケーションソフトウェアを動作させなければならない。これを実現するために、通常システムはリアルタイムＯＳを搭載し、ソフトウェアモデムは１つのタスクとして動作させる。ＡＦＥインタフェース９は、ＡＦＥからサンプリングタイミング毎に授受される送信および受信のサンプリングデータのバッファリングを行いデータ授受の割り込み間隔を緩和させる。これにより、モデム処理中にも他のアプリケーションをコンカレントに動作させることを可能としている。
【００１０】
このため、ＣＰＵにはサンプリング間隔にバッファリングしたサイズを掛けたタイミングが割込みとして通知される。例えば、９６００Ｈｚのサンプリングレートで４８ワードのバッファリングを行った場合、５ｍＳＥＣ間隔で割込みが発生する。このようなソフトウェアモデムの構造上、２４００Ｈｚなどの変復調タイミングをソフトウェアで生成することは困難であった。
【００１１】
そのため、ソフトウェアモデムにおいてコンスタレーションパターンを評価するためには、（１）生成されたコンスタレーションデータをあらかじめファイル化して格納しておき、後にＰＣ等へ転送してコンスタレーションパターンを表示させるか、（２）タイマ割込みにて変復調タイミングを生成して出力するという手段が必要であった。
【００１２】
すなわち従来のソフトウェアモデムにおいては、上記（１）により▲１▼コンスタレーションパターンデータを、ＰＣに転送して評価するなどの手間やツールが必要となる、▲２▼回線障害を適時付加しながらのモデム性能評価をリアルタイムでは行えないなどの不具合があった。また、上記（２）により▲３▼タイマ割込みによるソフトウェア負荷がかかるといった不具合があった。
【００１３】
本発明は、変復調タイミングをリアルタイムで生成することが困難なソフトウェアモデムの構造において、上記のような従来技術での不具合を解決し、モデム評価に必要なコンスタレーションパターンを、リアルタイムにかつソフトウェアに負荷なく効率的に生成することを目的としてなされたものである。
【００１４】
【課題を解決するための手段】
本発明のコンスタレーションパターン生成器は、変復調速度に対応したクロックを生成するコンスタレーション送出タイミング生成手段と、１バッファサイズの受信サンプリングデータより生成されたコンスタレーションデータをストアし上記コンスタレーション送出タイミングにより出力するＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）手段を有することを特徴とする。
【００１５】
【発明の実施の形態】
（実施例１）
図４は、サンプリングクロックを分周して生成する分周器によって、本発明のコンスタレーション送出タイミング生成器を実現した例を示す。
【００１６】
図４において１３は受信データのサンプリングクロックを分周してコンスタレーションパターン送出タイミングを生成するコンスタレーションパターン送出タイミング生成器、１４は図２に示したコンスタレーションパターンの内、各シンボルの同相成分（Ｘ方向）を示すデータをＣＰＵ８からの書込みにより適宜格納し、コンスタレーションパターン送出タイミング生成器１３から出力されるタイミングで送出するＦＩＦＯバッファ、１５は１４と同様に図２に示したコンスタレーションパターンの内、各シンボルの直交成分（Ｙ方向）用のＦＩＦＯバッファ、１６はコンスタレーションパターン送出タイミング生成器１３から出力されるタイミングでＸ成分ＦＩＦＯ１４から出力されるディジタルデータをアナログデータに変換するＤ／Ａ変換器、１７は１６と同様にＹ成分ＦＩＦＯ１５からのデジタルデータをアナログデータに変換するＤ／Ａ変換器である。
【００１７】
前述したように、モデム信号のＡ／Ｄ、Ｄ／Ａ変換のサンプリングクロックは、通常において変復調速度の整数倍（３倍以上）に設定される。例えば、変復調速度がサンプリングレートの３倍である場合、コンスタレーションパターン送出タイミング生成器１３からの入出力は図５のようになり、これは、１／３分周器と数個のゲートで簡単に実現できる。例えば、７２００Ｈｚのサンプリングレートから２４００Ｈｚの変復調タイミングが生成できる。
【００１８】
コンスタレーションパターン評価目的においては、１６および１７のＤ／Ａ変換器の解像度は８ビットで十分であり、そのためＦＩＦＯ１４および１５は８ビット構成である。図４の実施例であれば、ＣＰＵ８から１６ビットでアクセス可能な場合、上位バイトにＸ成分データを、下位バイトにＹ成分データを配置することによって、１シンボルにつき１アクセスで書込むことができる。
【００１９】
変復調速度がサンプリングレートの３倍である場合、ＦＩＦＯ１４および１５のサイズは、ＡＦＥインタフェース９内の送受信サンプリングデータバッファサイズの１／３以上であればよく、例えば送受信サンプリングデータバッファが４８ワードであった場合、１４および１５のＦＩＦＯのサイズはそれぞれ１６バイト以上であればよい。
【００２０】
図６に図４の構成におけるコンスタレーションパターン送出シーケンスを示す。ＣＰＵ８はＡＦＥインタフェース９から受信サンプリングデータバッファフルの割込みを受けて、４８サンプルデータ分の復調処理を行う。ＣＰＵ８は、この復調処理過程で生成された１６個のシンボルデータのＸ成分、Ｙ成分をそれぞれＦＩＦＯ１４および１５に適時に書込む。このように格納されたコンスタレーションデータは、コンスタレーションパターン送出タイミング生成器１３より生成される図５記載のような等間隔タイミングでＤ／Ａ変換器１６および１７に送出される。Ｄ／Ａ変換器１６および１７においてアナログ変換された信号は、オシロスコープ等の直交表示可能な機器により図２に示したようなコンスタレーションを表示させることができる。
【００２１】
このように、本発明によれば、変復調タイミング生成が困難であるソフトウェアモデムの構造においても、変復調タイミングに応じて等間隔、かつリアルタイムにコンスタレーションパターンを送出することができる。
【００２２】
（実施例２）
図７は本発明の他の実施例の構成を示す。本実施例では、使用する各種の変復調速度の公倍数のクロックをソースクロックにもち、１つのクロックから各種変復調速度のクロックを生成可能なプログラマブル分周器を具備し、コンスタレーション送出タイミング生成が上記分周器によってなされる。
【００２３】
図において１８はＣＰＵ８からの変復調タイミングに応じた分周の指定語を格納する分周選択レジスタ、１９は分周選択レジスタに応じてソースクロックを分周し、所望の変復調タイミングを生成するプログラマブル分周器である。
【００２４】
従来の技術の項で述べたように、通常モデム信号のＡ／Ｄ、Ｄ／Ａ変換のサンプリングクロックは変復調速度の整数倍（３倍以上）に設定されるが、モデムによっては、モデム処理内でマルチレート変換等を利用し、１つのサンプリングレートにおいて複数の変復調速度をサポートすることがある。この場合、サンプリングレートから整数分周のみで変復調速度を生成することができない。
【００２５】
本実施例では、これを解決するために、使用する個々の変復調速度の公倍数のクロックをソースクロックにもち、プログラマブルに分周することにより、上記単一サンプリングによるモデムに対しても、複数の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる。
プログラマブル分周器１９に入力されるソースクロックは、通常においてモデム信号のＡ／Ｄ、Ｄ／Ａ変換を行うＡＦＥのソースクロックが使用され得る。ここでは、ソースクロックを３６．８６４ＭＨｚとし、ＩＴＵ−Ｔ規格Ｖ．３４の変復調速度を生成する場合を例に説明する。ＩＴＵ−Ｔ規格Ｖ．３４では、２４００Ｈｚ、２７４３Ｈｚ（オプション）、２８００Ｈｚ（オプション）、３０００Ｈｚ、３２００Ｈｚおよび３４２９Ｈｚ（オプション）の６種類の変復調速度で通信可能である。このうち、２４００Ｈｚ、２７４３Ｈｚ、３０００Ｈｚ、３２００Ｈｚおよび３４２９Ｈｚの５種類の変復調速度に対応する場合、それぞれ、１５３６０、１３４４０、１２２８８、１１５２０および１０７５０の分周値を用意すればよい。
【００２６】
ここで、ＣＰＵ８から分周選択レジスタ１８を介して３４２９Ｈｚ（正確には３４２８．５７１４２９Ｈｚ）が選択された場合、プログラマブル分周器１９によって、３６．８６４ＭＨｚのソースクロックを１０７５０で分周し、所望の３４２８．５７１４２９Ｈｚを生成することができる。
【００２７】
このように、本実施例のコンスタレーションパターン送出タイミング生成器によれば、単一サンプリングによるモデムに対しても、通信の各種の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる。
【００２８】
【発明の効果】
本発明によれば、変復調タイミング生成が困難であるソフトウェアモデムの構造においても、▲１▼タイマ割込みを利用して、変復調タイミングをソフトで生成するなどのソフトウェア負荷がかからない、▲２▼コンスタレーションパターンデータをＰＣに転送して評価するなどの手間やツールが不要である、▲３▼回線障害を適時付加しながらのモデム性能評価をリアルタイムに行える、▲４▼単一サンプリングによるモデムに対しても、通信の各種の変復調速度に対応したコンスタレーションパターン生成タイミングを生成することが可能となる、などの効果が得られる。
【図面の簡単な説明】
【図１】モデムの受信処理過程を示すブロック図。
【図２】コンスタレーションパターンの一例を示す散布図。
【図３】ソフトウェアモデムにおけるハードウェア構成を示すブロック図。
【図４】本発明の一実施例のコンスタレーション送出回路のブロック図。
【図５】コンスタレーションパターン送出のタイミング図。
【図６】本発明の一実施例におけるコンスタレーションパターン送出のシーケンス図。
【図７】本発明の一実施例のコンスタレーションパターン送出タイミング生成器のブロック図。
【符号の説明】
１…ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）器、２…複素化処理器、３…自動等化器、４…位相同期器、５…判定器、６…誤差計算器、７…ディスクランブラ器、８…ＣＰＵ、９…ＡＦＥインタフェース、１０…ＡＦＥ、１１…ＤＡＡ、１２…メモリ、１３…コンスタレーションパターン送出タイミング生成器、１４…Ｘパターン用ＦＩＦＯ、１５…Ｙパターン用ＦＩＦＯ、１６…Ｘパターン用Ｄ／Ａ変換器、１７…Ｙパターン用Ｄ／Ａ変換器、１８…分周選択レジスタ、１９…プログラマブル分周器。
【図１】
0003588711.tif 000002
【図２】
0003588711.tif 000003
【図３】
0003588711.tif 000004
【図４】
0003588711.tif 000005
【図５】
0003588711.tif 000006
【図６】
0003588711.tif 000007
【図７】
0003588711.tif 000008