(57)【特許請求の範囲】
【請求項１】
所定のデバイスであって、
導電性エミッタ電極と、
前記エミッタ電極の上に重なる下側の電気的抵抗層と、
前記下側の抵抗層の上に重なり、化学組成が前記下側の電気的抵抗層と異なる上側の電気的抵抗層とより成り、０から少なくともデバイスの正常動作において到達可能な最上位の動作値まで変化する前記２つの抵抗層に掛かる抵抗体の電圧に対し、指定された１つの抵抗層の電流−電圧特性が、残りの１つの抵抗層の電流−電圧特性に比べより線形となるように両抵抗層を形成し、
前記上側の抵抗層の上に重なる多数の電子放出素子であって、各抵抗層が各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在する、前記電子放出素子を含むことを特徴とする所定のデバイス。
【請求項２】
前記上側の抵抗層の上に重なり、中に前記電子放出素子が設置された少なくとも１つの誘電性の開口部を有する誘電性の層であって、前記上側の抵抗層に関して選択的にエッチング可能である前記誘電性の層を更に含むことを特徴とする請求項１に記載のデバイス。
【請求項３】
所定のデバイスであって、
側方に離隔された複数の導電性エミッタ電極と、
前記エミッタ電極の上に重なる下側の電気的抵抗層と、
前記下側の抵抗層の上に重なり、化学組成がそれとは異なる上側の抵抗層とより成り、０から少なくともデバイスの正常動作において到達可能な最上位の動作値まで変化する前記２つの抵抗層に掛かる抵抗体の電圧に対し、指定された１つの抵抗層の電流−電圧特性が、残りの１つの抵抗層の電流−電圧特性に比べより線形となるように両抵抗層を形成し
前記上側の抵抗層の上に重なる側方に離隔された複数の電子放出素子の集合であって、前記各集合が多数の前記電子放出素子を含み、各抵抗層が前記各集合における各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在する、前記電子放出素子の集合を含むことを特徴とする前記デバイス。
【請求項４】
前記上側の抵抗層の上に重なり、中に前記複数の電子放出素子が位置する複数の誘電性開口部を有する誘電性の層と、
前記誘電性の層の上に重なり、前記電子放出素子を露出する複数の制御開口部を有する側方に離隔された複数の制御電極とを更に含むことを特徴とする請求項３に記載のデバイス。
【請求項５】
前記電子放出素子によって放出された電子を集束するために該電子放出素子の上方に間隔を置いて設置されたアノード手段であって、該アノード手段が側方に離隔された同じ多数の発光素子を含む発光デバイスの一部であり、前記発光素子の各々が前記電子放出素子から放出された電子の衝当により発光するように該電子放出素子の集合に対向して設置される、前記アノード手段を更に含むことを特徴とする請求項４に記載のデバイス。
【請求項６】
（ａ）前記抵抗体の電圧が、０乃至前記２つの抵抗層の電流−電圧特性が相互に交差する所定値であって前記最上位の動作値よりも小さい該所定値までの間にある時、前記指定された１つの抵抗層の抵抗は、前記残りの１つの抵抗層の抵抗に比べて小さく、また（ｂ）前記抵抗体の電圧が前記所定値から前記最上位の動作値までの間にある時、前記指定された１つの抵抗層の抵抗は、前記残りの１つの抵抗層の抵抗に比べて大きいことを特徴とする請求項５に記載のデバイス。
【請求項７】
前記残りの抵抗層の抵抗が、前記抵抗体の電圧に関して少なくとも10倍の大きさで変化することを特徴とする請求項５に記載のデバイス。
【請求項８】
前記指定された抵抗層が前記下側の抵抗層であり、従って前記残りの抵抗層が前記上側の抵抗層であることを特徴とする請求項５に記載のデバイス。
【請求項９】
前記上側の抵抗層が、金属粒子をセラミック中に埋入したサーメットを含むことを特徴とする請求項１〜５に記載のデバイス。
【請求項１０】
所定の方法であって、
導電性エミッタ電極の上方に下側の電気抵抗層を準備する過程と、
前記下側の抵抗層の上方に化学組成がそれと異なる上側の抵抗層を準備する過程とより成り、０から少なくともデバイスの正常動作において到達可能な最上位の動作値まで変化する前記２つの抵抗層に掛かる抵抗体の電圧に対し、指定された１つの抵抗層の電流−電圧特性が、残りの１つの抵抗層の電流−電圧特性に比べより線形となるように両抵抗層を形成し
前記各抵抗層が各電子放出素子の下方の位置から別の各電子放出素子の下方の位置まで連続的に延在するように、前記上側の抵抗層の上方に多数の電子放出素子を形成する過程を含むことを特徴とする方法。
【請求項１１】
前記形成過程の前に、
前記上側の抵抗層の上方に誘電性の層を準備する過程と、
後で中に電子放出素子が形成される少なくとも１つの誘電性の開口部を形成するために、前記誘電性の層を貫通して前記エッチングする過程であって、前記上側の層がエッチング遮断部分（etch stop）として作用するような、前記上側の層の材料よりも前記誘電性の層の材料に作用するエッチャント（etchant）によって実施されるエッチング過程とを更に含むことを特徴とする請求項10に記載の方法。
【発明の詳細な説明】
利用分野
本発明は複数の抵抗体に関する。詳述すると、陰極線管（「CRT」）タイプのフラットパネル型ディスプレイでの使用に適し、電子放出素子とエミッタ電極との間に電気的抵抗材料を設けた電子放出デバイスの構造および製造に係る。
背景
基本的にフラットパネル型CRTディスプレイは、低い内部圧力において動作する電子放出デバイス及び発光デバイスからなる。一般的に電子放出デバイスはカソードと称され、広い領域に電子を放出する電子放出素子を含む。放出された電子は、発光デバイスの対応する領域上に分布する発光素子に向けられる。電子の衝当によって、発光素子は光を放出し、ディスプレイのスクリーン上に画像を生じさせる。
電子放出デバイスが電界放出原理に従い作動するとき、通常、電気的抵抗材料が電子放出素子に連なり設置され、電子放出素子を流れる電流の大きさを制御する。第１図は、米国特許第5,564,959号に記載のように抵抗材料を利用した従来型の電界放出デバイスを示す。第１図の電界エミッタでは、電気的抵抗層10がベースプレート14上に設けたエミッタ電極12の上層をなす。ゲート層16が誘電性の層18上に設置される。円錐形の電子放出素子20は、エミッタ抵抗層10上の誘電性の層18を貫通する開口部22の中に設置され、対応するゲート層16の開口部24を通して露出される。
抵抗層10に使用される材料の１つとして、金属粒子をセラミック中に埋め込んだ一般にサーメットと称されるセラミック−金属複合材料がある。サーメットは魅力のある抵抗材料である。特に電界放出円錐体20をモリブデンで形成した場合には、サーメットに対し良好に接着する。また、中に円錐体20を設置する誘電性の開口部22の形成において、サーメットはエッチング遮断部分（etch stop）として役立つ。
通常サーメットは非常に非線形な電流−電圧（「Ｉ−Ｖ」）特性を有する。これは、高性能なフラットパネル型ディスプレイの生産能力に悪影響を及ぼす可能性がある。従って、サーメットの利点を活かし、一方でサーメットの非常に非線形な電流−電圧（「Ｉ−Ｖ」）特性に関する欠点を克服するエミッタ抵抗体があることが好ましい。
発明の開示
本発明は、必要とされる特性、特に抵抗体と連なり配置された電子放出素子を含む電子放出デバイスの性能及び生産性を向上させる特性を達成するために、多層に構成された抵抗体を備える。本発明の基本的な見地においては、下側の抵抗体の層が導電性エミッタ電極の上に重なる。また、上側の抵抗体の層が下側の抵抗体の層の上に重なる。２つの抵抗層は化学組成が異なる。電子放出素子が上側の抵抗層の上に重なる。
通常、１つの抵抗層のＩ−Ｖ特性は、他の抵抗層に比べより線形に近い。ここで用いた「線形（linear）」は、素子に係る電圧に対して変化する素子を流れる電流の割合が一定であることを意味する。電圧は電流と抵抗の積であり、通常、より線形なＩ−Ｖ特性の抵抗層の抵抗に比べて、より非線形なものは電圧（または電流）に対して大きく変化する。
２つの抵抗層のＩ−Ｖ特性は、交差電圧（crossover voltage）の値および遷移電圧（transition voltage）の値という用語で適切に説明できる。下側の抵抗層がより線形なＩ−Ｖ特性を有する代表的な局面を考えてみる。
２つの抵抗層に掛かる電圧が０から抵抗体の電圧がデバイスの正常動作において到達し得る上位の電圧値までの間にあるとき、２つの抵抗層のＩ−Ｖ特性は互いに交差することが好ましい。交差は、交差電圧にて生ずる。特に下側の抵抗層は、（ａ）抵抗体の電圧が０から交差電圧の間にあるとき、上側の抵抗層に比べて抵抗が小さいく、また（ｂ）抵抗体の電圧が交差電圧から上位の動作電圧値の間にあるとき、上側の抵抗層に比べて抵抗が大きい。
遷移電圧の値は０から交差電圧の値の間にある。抵抗体の電圧が遷移電圧の近傍にあるとき、通常上側の抵抗層（ここでは、より線形でない抵抗層）の抵抗が急激に変化する。例えば、抵抗体の電圧が上位の動作値から遷移値まで変化するとき、上側の抵抗層の抵抗は少なくとも10倍低下する。
抵抗層のＩ−Ｖ特性のための配置構成は、抵抗体の電圧が遷移値を越えたときに下側の抵抗層（ここでは、より線形な抵抗層）が全ての抵抗体のＩ−Ｖ特性を支配し得るような前述の抵抗特性を含む。従って、特に抵抗体の電圧が０から遷移値の間にあって上側の抵抗層のＩ−Ｖ特性が著しく非線形である場合でも、遷移値から上位の動作値の間の抵抗体の電圧において、総合的な抵抗のＩ−Ｖ特性はより線形に近づき得る。
総合的な抵抗のＩ−Ｖ特性は、２つの抵抗層を形成する与えられた材料のセットに対し、層の厚みを適切に調整することによって制御される。抵抗体の電圧が遷移値から上位の動作値の間のとき、上側の抵抗層に対する下側の抵抗層の厚みの割合を次第に増加させると、全ての抵抗のＩ−Ｖ特性は次第により線形となる。
遷移電圧の値を越えた電圧における総合的なＩ−Ｖ特性の線形性の向上により、通常、電子放出デバイスの動作性能が高められる。特に、電子放出素子が上に重なるゲート層と短絡した場合でも、電子放出素子及び抵抗体を流れるように生じた短絡電流を、僅かな性能低下が生じる程度の大きさに容易に制限できる。遷移値より小さい正の電圧において、上側の抵抗層の抵抗が下側の抵抗層に比べ大きいという事実は、重大な性能低下の原因とはならない。
前述の方法で確立されたＩ−Ｖ特性に関し、総合的な抵抗体のＩ−Ｖ特性は上側の抵抗体のそれから部分的に切り離される。これにより、必要とする他の機能を得るように、別の特性を有する上側の抵抗層を選択することが可能である。従って、本抵抗体のＩ−Ｖ特性は特に有益である。
１つの好ましい機能として、製造時に電子放出デバイスが電解そうに置かれたときに、上側の抵抗層は電子放出素子の電気化学的腐食を抑制するための２つの機構を備える。第１に、下側の抵抗層が例えば電子放出素子と接触して電子放出素子の電気化学的腐食の原因となる場合でも、上側の抵抗層をそれ自体が電子放出素子の電気化学的腐食の原因とならない材料で容易に形成し得る。第２に、上側の抵抗層は、エミッタ電極が電子放出素子の電気化学的腐食することを容易に防止できる。
また、電子放出素子は、通常エミッタ電極上に重なる誘電性の層を通って延在する開口部の中に設置される。誘電性の層を貫通する開口部のエッチングにおいて、上側の抵抗層の特性は、エッチャント（etchant）が上側の抵抗材料よりも誘電性の材料により作用するように選択される。上側の抵抗層は、エッチング遮断部分として役立ち、下側の抵抗層およびエミッタ電極が、誘電性の層をエッチングする結果として意図せずにエッチングされることを防ぐ。
通常上側の抵抗層は、金属粒子をセラミックに埋入したサーメットからなる。誘電性の層を通る開口部のエッチングにおいて、サーメットは耐食性を有し、エッチング遮断機構として作用する。通常下側の抵抗層は、比較的線形なＩ−Ｖ特性を有するシリコン−炭素化合物からなる。サーメット／シリコン−炭素の組合せは、制御電極が誘電性の層を通してエミッタ電極に短絡することを著しく阻害する。本発明の抵抗体において、シリコン−炭素化合物がサーメットに比べて非常に厚い場合には、本発明の抵抗体は、先行技術の利点を活かしつつ、欠点を回避することができる。
【図面の簡単な説明】
第１図は従来型の電子放出デバイスの中心部分の断面図である。
第２図は本発明による垂直方向（vertical）の２層のエミッタ抵抗体を具備する電子放出デバイスの中心部分の断面図である。
第３図は１つの電子放出素子及びその下にある垂直方向の抵抗体の一部を中心に拡大した第２図の電子放出デバイスの一部の断面図である。
第４図は第３図の電子放出デバイスの一部を単純化した電気的モデルの回路図である。
第5a図乃至第5c図の各々は、第４図の電気的モデルのためのＩ−Ｖ特性グラフである。
第6a図乃至第6e図の各々は、第２図の電子放出デバイスの製造過程を示す断面図である。
図中及び好適実施例の記載において、同一要素或いは概ね同一な要素には同じ符号を使用する。
好適実施例の説明
本発明では、必要な電流−電圧特性を達成し、かつ電気化学的腐食（galvanic corrosion）を避け、かつデバイスの製造を容易にし、かつデバイスの正常動作の間に電気的に短絡した電気放出素子を流れる電流を低減する、電子放出デバイスの電子放出素子と連なる垂直方向の抵抗体が、少なくとも２つの層によって形成される。概して本発明の電子エミッタは、電子の発生に関して電界放出原理に従い作動し、その電子は対応する発光デバイスの発光燐光体素子から可視光線を放出させる。電子放出デバイスと発光デバイスの組み合わせにより、フラットパネル型テレビや、或いは、パーソナルコンピュータ、ラップトップコンピュータ、及びワークステーション用のフラットパネル型ビデオモニタのような、フラットパネル型ディスプレイのCRTを形成する。
以下の記載において、用語“電気的に絶縁性の”（または“誘電性の”）は1010Ω−cmより大きな抵抗率を有する材料に対して適用する。従って、用語“電気的に非絶縁性の”は、1010Ω−cm未満の抵抗率を有する材料を指す。電気的に非絶縁性の材料は（ａ）抵抗率が１Ω−cm未満の導電性材料及び（ｂ）抵抗率が１Ω−cmから1010Ω−cmの範囲内にある電気的抵抗を有する材料に区別される。これらの分類区分は1V/μｍを越えない電界に限定される。
導電性材料（または導体）の例としては、金属、金属−半導体化合物（金属ケイ化物等）、及び金属−半導体共融混合物がある。また導電性材料は、中位或いは高位までドーピングされた半導体（ｎ型或いはｐ型）を含む。半導体は単結晶、多層結晶（multicrystalline）、多結晶（polycrystalline）、或いはアモルファスタイプでも良い。
電気的抵抗材料は、（ａ）サーメットのような金属−絶縁体複合材料及び、（ｂ）シリコン−炭素−窒素（silicon−carbon−nitrogen）のようないくつかのシリコン−炭素化合物、（ｃ）グラファイト、非晶質炭素、及び改質された（例えばドーピング、またはレーザーにより改質された）ダイアモンドのような炭素の形態、（ｄ）半導体−セラミック複合材料を含む。さらに電気的抵抗材料の例として、真性半導体及び軽微にドーピングされた（ｎ型或いはｐ型）半導体がある。
第２図は、本発明に従い形成した垂直方向のエミッタ抵抗体を含み、マトリクス状にアドレス指定された電子放出デバイスの中心部分を示す。第２図のデバイスは電界放出モードで動作し、ここでは多くの場合、電界エミッタと称す。
通常第２図の電界エミッタは、厚み約1mm程度のSchott D263ガラスのようなガラス材料からなる透明で薄く平坦なベースプレートで形成する。平行なエミッタ電極42の一群をベースプレート40上に設置する。各エミッタ電極42は、平面図において、エミッタ開口部44によって離隔されたクロスピース（crosspieces）を有する概ね梯子のような形状をなす。１つのエミッタ電極42のクロスピースを第２図に示す。通常、電極42は、厚さ200nm程度のニッケル又はアルミニウムの合金で形成する。
電気的抵抗層46がエミッタ電極42の上層をなす。後述するように、エミッタ電極42及びその上に重なる電子放出素子の間において、抵抗層46は、概ね垂直に抵抗体46を流れる正の方向（positive）の電流における垂直方向の抵抗体である。電界エミッタの正常動作において、第２図の電流の流れの（正の）方向は下向きである。垂直方向の抵抗体46は、多くの重要な機能を提供する特性を有する。
垂直方向におけるエミッタ抵抗体46の総合的なＩ−Ｖ特性は概ね非線形である。しかし、抵抗体46の層に掛かる電圧VRが、選択された正の下側の操作値VRLと正の上側の操作値VRUとの間を変化する時、抵抗体46の垂直方向のＩ−Ｖ特性は比較的線形になる。RRは、抵抗体46が電子放出素子に流れる電流に対して与える垂直方向の抵抗を表す。抵抗体の電圧VRが下側の操作値VRLから上側の操作値VRUまでの範囲内にある時、総合的な垂直方向の抵抗RRは比較的一定である。電圧VRがVRLからVRUの範囲の概ね中間にある時、RRNを抵抗RRの基準値（nominal value）とし、一般に106−1011Ω、標準的には109Ωである。
フラットパネル型ディスプレイのピクチャエレメント（ピクセル）は多段階のグレースケール輝度を有する。電圧レベルVRLは、通常、正常ディスプレイ動作における最小のピクセル輝度レベルで生じる、抵抗体の電圧VRの動作値である。更に後述するように、電子放出素子からの電子の放出は、（ａ）電子放出素子を露出するゲート部と（ｂ）下に重なるエミッタ電極42との間の電圧によって制御される。通常のゲート−エミッタ電圧の最大値35ボルトに対し、VRLは１ボルトが好ましい。
通常、エミッタ電圧VRが下側の操作値VRL以下に低下するにともない抵抗RRは増加し、電圧VRがVRLよりも小さい遷移値（transition value）VRT以下に低下するにともない抵抗RRは急激に増加し始める。従って、０から遷移値VRTの範囲のVRにおいて、抵抗体46の垂直方向のＩ−Ｖ特性は概ね非線形である。遷移値VRTは0.1〜1.5ボルト程度であり、標準的には0.5ボルトである。
通常のディスプレイ動作において、場合により電子放出素子がゲート部に電気的に短絡する。このような電子放出素子の電気的に短絡した部分は通常小さい。電子放出素子がゲート部と短絡するとき、下に重なる抵抗体46の一部を横切る概ね総合的なゲート−エミッタ電圧が存在する。通常上側の操作値VRUは、ゲート−エミッタ電圧の最大値である。従って、VRUは通常35ボルトである。
抵抗体46の垂直方向のＩ−Ｖ特性は、０−VR点に関しおおよそ対称的である。抵抗体の電圧VRが−VRUと−VRLの間にある時、抵抗RRは基準値RRN付近にある。同様に、電圧VRが−VRLを越えて上昇するにともない抵抗値RRは増加し、電圧VRが−VRTを越えて上昇するにともない抵抗値RRは急激に増加し始める。更に後述するように、０から−VRTの範囲のVRにおける高いRR値は、電子放出素子の製造において電界エミッタ上に被着した過剰なエミッタ材料を容易に除去するために利用可能である。
同様に後述するように、中に電子放出素子が形成される開口部の形成においてエッチング遮断部分として機能するように、抵抗体46が形成される。また抵抗体46は、ディスプレイの製造において電子放出素子の電気化学的腐食を防止するために形成される。
前述の利点を達成するために、垂直方向の抵抗体46は、下側のブランケット（blanket）電気的抵抗層48及び上側のブランケット電気的抵抗層50として形成される。下側の抵抗層48はエミッタ電極42の頂部に重なり、良好なオーミック接触を形成する。下側の抵抗層48とエミッタ電極42の間のオーミック接触は、抵抗層48及び電極42の材料によって形成された薄い界面の層によって達成され得る。また抵抗層48は、エミッタ開口部44を通って、また電極42の側方で、ベースプレートと部分的に接触する。上側の抵抗層50は下側の抵抗層48の頂部に重なり、オーミック接触を形成する。
実際に抵抗体46の層に掛かる電圧VRは、（ａ）抵抗体46の上に重なる電子放出素子と（ｂ）電子放出素子の下方の抵抗体46の下に重なるエミッタ電極42との間の電圧（差）である。抵抗層48及び50において側方に広がる電流のために、抵抗体の電圧VRが０ではない値であるとき、下側の抵抗層48（又は上側の抵抗層50）に掛かる電圧は単一の値ではない。言い換えれば、層48と層50の間の界面における電圧は、ある点からある点まで抵抗体内の界面に沿って変化する。この事実から、層48又は層50に掛かる一部の電圧のみが存在する場合でも、層48及び層50の垂直方向のＩ−Ｖ特性は概ね電圧VRに関して説明される。
下側の抵抗層48は電気的抵抗材料からなり、その材料は、抵抗体の電圧VRの大きさが０から上側の操作値VRUの間および負の値−VRUから０の間で変化するのにともない、厚み方向に層48を通り下方または上方に概ね垂直に流れる電流に対して比較的線形のＩ−Ｖ特性を備える。RLは、電子放出素子を通って流れる電流に対して下側の抵抗層48が与える垂直方向の抵抗を示すものとする。、電圧VRが−VRUからVRUまでの範囲を変化する時、下側の垂直方向の抵抗RLは概ね一定である。電圧VRがVRLとVRUとの中間にある時、下側の抵抗RLの基準値RLNは約106−1011Ω、標準的には109Ωである。
下側の抵抗層48に好適な電気的抵抗材料は、シリコン−炭素−窒素のようなシリコン−炭素化合物である。シリコン−炭素−窒素化合物が重量百分率でシリコン72％、炭素13％、窒素15％からなる時、層48の厚みは通常0.1から1.0μｍ、標準的には0.3μｍである。第２図には示していないが、エミッタ電極42の金属（例えば、通常ニッケル又はアルミニウム）及び層48のシリコン−炭素−窒素におけるシリコンによって形成された薄い金属−シリコン層は、それらの界面の一部或いは全体に沿って存在し、層48と電極42の間のオーミック接触となり得る。下側の抵抗層48は、窒化アルミニウム、窒化ガリウム、及び／又は真性のアモルファスシリコンによって選択的あるいは付加的に形成し得る。
上側の抵抗層50は電気的抵抗材料からなり、その材料は厚み方向に抵抗層50を通り上方または下方に概ね垂直に流れる電流に対して非常に非線形なＩ−Ｖ特性を備える。RUは、電子放出素子を通り流れる電流に対して層50が与える垂直方向の抵抗を示すものとする。抵抗体の電圧VRの大きさが遷移値VRTよりも小さい時、層50の垂直方向の非線形なＩ−Ｖ特性により、上側の垂直方向の抵抗RUは非常に高く、下側の抵抗の基準値RLNに比べても非常に大きい。電圧VRの大きさがVRTを越えて上昇したとき抵抗RUは急激に低下し、電圧VRがVRUのとき、抵抗RUはRLNよりも非常に低い値に達する。通常、電圧VRがVRUの時の抵抗RUは、電圧VRがVRTの時に比べ少なくとも10分の１より小さい。層50の垂直方向のＩ−Ｖ特性は、０−VR点に関しおおよそ対称である。
上側の抵抗層50の好適な電気的抵抗材料は、比較的小さな金属粒子がセラミック基板全体に比較的均一に分布しているサーメットである。サーメットを構成する金属粒子は重量百分率で通常10〜80％、好ましくは30〜60％である。サーメットの残りの部分は、概ね全てセラミックで形成される。従ってサーメットを構成するセラミックは重量百分率で通常20〜90％、好ましくは40〜70％である。
金属粒子は通常クロムからなる。一般に主としてSiO2の形態をなすシリコン酸化物はセラミックである。標準的なサーメットの配合比は、クロム45wt％、シリコン酸化物55wt％である。この配向比に対し、層50の厚みは0.01〜0.2μｍ、標準的には0.05μｍである。下側の抵抗層48の厚みは0.1〜1.0μｍ、標準的には0.3μｍであるため、層48がシリコン−炭素−窒素によって形成される場合、下側の抵抗層48は通常上側の抵抗層50に比べ著しく厚い。
金属粒子はクロム以外の金属によっても形成され得る。代わりの金属の候補には、ニッケル、タングステン、金、及びタンタルを含む。他の遷移金属、耐熱金属、及び／又は貴金属が金属粒子に使用できる。金属粒子は２つ又はそれ以上の金属で形成してもよい。
同様に、上側の抵抗層50のサーメットの中のセラミックは、シリコン酸化物とは別のセラミック材料によって形成してもよい。別のセラミック材料の候補には、酸化マンガン、酸化チタン、酸化鉄、酸化コバルト、酸化アルミニウム、酸化タンタル、及びフッ化マグネシウムを含む。セラミックの主要な必須条件は、良好な電気的絶縁体であることである。２つ又はそれ以上の異なるセラミックがサーメットに使用できる。層50は、サーメットの代わりに大きなバンドギャップの半導体材料によって形成し得る。
誘電性の層52が上側の抵抗層50の上層をなす。通常、誘電性の層52は厚み0.1〜0.2μｍのシリコン酸化物からなる。
側方に離隔された電子放出素子54の集合の一群が、誘電性の層52を貫通して延在する開口部56の中に設置される。電子放出素子54の各集合は、対応する１つのエミッタ電極42の上に重なる放出領域を占有する。各エミッタ電極42の上に重なる複数の素子54の各々は、抵抗層46を通して電極42に対して電気的に接続される。複数の素子54は様々な方法で形づくることが可能である。第２図の例において、素子54は概ね円錐形状であり、電気的に比絶縁性の材料、通常はモリブデンのような耐熱材料からなる。
概ね平行で複合的な制御電極58の一群が誘電性の層52上に設置される。各制御電極58は主制御部60及び隣接するゲート部62の一群からなり、その数はエミッタ電極42の数に等しい。主制御部60はエミッタ電極42に対して垂直な電界エミッタを完全に横切り延在する。ゲート部62は主部60を通り延在する大型の制御開口部64の中に部分的に設置される。場合により各制御開口部64は“スイートスポット”と称される。電子放出素子54は、制御開口部64の中に設置されたゲート部62のセグメントの中のゲート開口部66を通して露出される。通常、主部60は厚み0.2μｍのクロムからなり、ゲート部62は厚み0.04μｍのクロムからなる。
表面板40の上側表面に対して垂直方向から見ると、概ね蜂の巣に似たパターンに整列した集束用システム68が、主制御部60の一部、及び制御電極58によって覆われていない誘電性の層52の上に設置される。集束用システム68は、電子放出素子54の異なる集合の各々のための開口部70のグループを有する。電子放出素子54の各集合から放出された電子はシステム68によって集束され、電子放出素子デバイスに対向して配置された発光デバイスの対応する発光素子の中の燐光体材料に衝当する。一般に集束用システム70は、1998年５月27日に出願されたSpindtらの国際特許申請PCT/US98/09907の記載のように具現化される。
第３図、第４図、及び第5a〜5c図の補助によって、エミッタ抵抗層46が、電子放出素子54を流れる電流の制御に役立つためにどのように使用されるかを理解することが容易となる。第３図は、１つの電子放出円錐体54及びその下にある抵抗体46の一部を中心に拡大した第２図の電界エミッタの一部を示す。例示を目的として、第３図の円錐体54は、導電性粒子68によってゲート部62に対して電気的に短絡しているように示されている。第４図は第３図の電界エミッタ部の単純化した電気的モデルを示す。第４図における各回路要素の符号は、対応する第３図の物理的要素に用いた符号の後にアスタリスク（＊）を付けて構成している。第5a図乃至第5c図の各々は、上側の抵抗層50、下側の抵抗層48、及び複合的な垂直方向の抵抗体46の各々の垂直方向のＩ−Ｖ特性の単純化したグラフである。
ゲート電圧VGが第３図のゲート部62に対し与えられる。エミッタ電圧VEはエミッタ電極42に対し与えられる。円錐体54がゲート部62に対し電気的に短絡しておらず、また使用不能でないとした場合、ゲート−エミッタ電圧VG−VEが十分に高い正の値まで上昇することにより、円錐形の電子放出素子54が電子を放出する。
ゲート−エミッタ電圧VG−VEの増大に伴い、短絡していない円錐体54からの電子放出は増加する。各大型の制御開口部64において電圧VG−VEを調整して電子放出を制御することによって、フラットパネル型ディスプレイにおいて異なるレベルの輝度が設定される。電圧VG−VEの最大値は、通常５〜200ボルト、標準的には35ボルトである。
各電子放出円錐体54には円錐体電圧VCが存在する。円錐体54がゲート部62に対し短絡しておらず、ゲート−エミッタ電圧VG−VEが０でないとき、円錐体電圧VCは電圧VEとVGの間の値である。抵抗体の電圧VRは、VC−VEに等しい。電界エミッタの正常動作において、ゲート部62と短絡していない円錐体54の間の電圧差VG−VCは、電圧VG−VEの大部分を構成する。短絡していない円錐体54のために、抵抗層50及び48に掛かる電圧VRは電圧VG−VEに比べ小さい。例えば、電圧VG−VEが通常の最大値35ボルトのとき、短絡していない円錐体54の抵抗体の電圧VRは、通常２ボルトである。
フラットパネル型ディスプレイの通常動作において、円錐体54がゲート部62に対し電気的短絡している場合があり得る。第３図に示すような短絡が発生し得る。また、ゲート部62に対し電気的な短絡を形成するために、円錐体54はゲート部62に対する直接的な接触を強いられることもあり得る。どちらの場合においても、円錐体電圧VCは概ねゲート電圧VGである。従って抵抗体の電圧VRは概ねVG−VEに等しい。
言い換えれば、抵抗体46はゲート−エミッタ電圧VG−VEのほぼ全てを降下させる。この降下は通常35ボルトであるVRUと同程度になり得る。電圧VRがVRUに等しいときに抵抗RRは十分に高く、最悪の場合、過剰な電力消費を回避し、且つゲート電圧VGがエミッタ電圧VEに十分に近づくことを回避するために、短絡した円錐体54及び抵抗体46を通り下側に流れる電流が十分に低く、短絡した円錐体54と同様のVG及びVEの値を印加された短絡していない円錐体54において輝度が有害な影響を受ける原因となる。
第４図の単純化された電気的モデルにおいて（及び第３図に示す電界エミッタ部に対するモデルの適用において）、抵抗層48と層50の間の界面に沿った電圧で広がる電流がもたらす変化は無視される。この簡素化を条件とすれば、下側の抵抗層48の厚み方向に掛かる下側の抵抗体の電圧VLが存在する。同様に、上側の抵抗層50の厚み方向に掛かる上側の抵抗体の電圧VRが存在する。抵抗体の電圧VRは近似的に次式で示される。
VR＝VL＋VU                                （１）
抵抗体の電流IRは抵抗層48及び50の厚み方向を貫き流れる。抵抗体の電流IRにおいて広がりが生じても、主として垂直方向の電流である。電流IRは次の関係式で定められる。
VR＝IRRR                                  （２）
ここで総合的な抵抗RRは、概ね下側の抵抗RL及び上側の抵抗RUの和である。第３図および第４図の単純化したモデルにおいて電圧VL及びVUは次式で表される。
VL＝IRRL                                  （３）
VU＝IRRU                                  （４）
円錐体54が電子を放出する短絡していない円錐体である時、第４図に定性的に示すように、抵抗体の電流IRは通常円錐体54を通り概ね下方に流れ、さらに層48及び50を通り下方に流れる。正常なディスプレイ動作において円錐体54がゲート部62に短絡した時、電流IRは円錐体54および層48、50を通り下方に流れる。
第5a図及び第5b図は、抵抗体の電流IRが（ａ）上側の抵抗層50に掛かる電圧VU及び（ｂ）下側の抵抗層48に掛かる電圧VLに関し各々どのように変化するかを定性的に示すものである。下位の電流IRL及び上位の電流IRUは、操作電圧レベルVRL及びVRUの各々における電流IRの値である。第5a図及び第5b図に示すように、０から（少なくとも）上側の操作値IRUまで変化する電流IRに対し、下側の抵抗層48の垂直方向のＩ−Ｖ特性は上側の抵抗層50のそれに比べより線形である。
上側の抵抗体の電圧VUが遷移値VRTの付近にある時、上側の抵抗層50のＩ−Ｖ曲線は急激なカーブを描く。上側の抵抗層50のＩ−Ｖ曲線のカーブは十分に大きく、抵抗層48及び50のＩ−Ｖ曲線は、抵抗体の電流IRが交差値IRXにあるとき互いに交差する。特に、０からIRXの間の電流IRに対し、上側の抵抗RUは下側の抵抗RLよりも大きい。IRXからIRUの間の電流IRに対しては、下側の抵抗RLは上側の抵抗RUよりも大きい。
第5c図は抵抗体の電流IRが抵抗体の電圧VRに対してどのように変化するかを定性的に示すものである。交差電流IRXでは、抵抗体の電圧VRは交差値VRXである。交差値VRXに関し、下側の抵抗RLは、（ａ）電圧VRが０からVRXの間の時、上側の抵抗RUよりも小さく、また（ｂ）電圧VRがVRXからVRUの間の時、上側の抵抗RUよりも大きい。交差点において下側の抵抗体の電圧VLは上側の抵抗体の電圧VUと等しいので、電圧VL及びVUの各々は交差点においてVRX/2に等しい。
第5c図は下側の動作電圧VRLよりも大きな抵抗体の電圧VRの値で生じる時の交差電圧VRXを示す。或いは、VRLはVRの値がVRXよりも大きい時に生じ得る。同様の説明を電流値IRX及びIRLに対しても適用する。幾つかの状況において、抵抗層48及び50のＩ−Ｖ曲線はVRU及びIRUの各々の値よりも大きなVR及びIRにおいて交差し得る。
一般に抵抗体46のＩ−Ｖ特性は、抵抗体の電圧VRがVRTからVRL及びVRXを経てVRUまで増加する時、次第により線形となる。第5a図から第5c図は、原点に対するVU、VL、及びVRの変化の対称性を示している。第5c図の第３象現において、下側の抵抗RLは（ａ）電圧VRが概ね０から−VRXにある時、上側の抵抗RUよりも小さく、また（ｂ）電圧VRが−VRXから−VRUの間にある時、抵抗RUよりも大きい。
抵抗層48及び50の与えられた組成に対し、抵抗体46の垂直方向のＩ−Ｖ特性は、層50に対する層48の厚みを調節することによって制御可能である。その場合、交差電圧VRXの値は正常に変化する。層50に対する層48の厚みの比が変化するように上側の層50を調節した場合、上側の抵抗層50によって概ね決定される遷移電圧VRTの値は変化し得る。
電圧VRXおよびVRTでの変化を条件として、VRTからVRUの範囲のVRにおいて抵抗体46の垂直方向のＩ−Ｖ特性は、層48の厚みが層50の厚みに比例して増加する時、下側の抵抗層48の垂直方向のＩ−Ｖ特性に次第に近づき、従ってより線形となる。層50の最小の厚みは、加工条件（processing conditions）及び短絡要因によって概ね決定される。一般に遷移電圧VRTは加工条件が許容する程度に小さいことが好ましい。
第6a図から第6e図（まとめて第６図とする）は、第１図の電界エミッタの製造プロセスを示している。第６図は垂直断面図であり、１つの大型の制御開口部（スイートスポット）64の側方の境界の中に位置する構成材料の製造のみを示すものである。出発点はベースプレート40である。エミッタ電極材料のブランケット層がベースプレート40上に被着されフォトレジストマスクを使用しパターン形成され、第6a図に示すようなエミッタ電極42を形成する。
エミッタ電極42の露出した表面を清浄化するために、通常スパッタエッチングが実施される。下側の抵抗層48が、電極42及び露出したベースプレート40の部分の上に被着される。第6b図に示すように、一般に層48の被着はスパッタリングによって行われ、電極42に対し良好なオーミック接触を形成する。別法として層48は化学気相成長法（CVD）によって被着し得る。
そこで上側の抵抗層50が下側の抵抗層48の上に被着される。一般に上側の抵抗層50の被着はスパッタリングによって行われる。別法として、層50はCVDによって被着し得る。
シリコン酸化物の誘電性のブランケット層52Pが上側の抵抗層50の上に被着される。第6c図に示すように、誘電性の層52Pのシリコン酸化物は、上側の抵抗層50のサーメットに関して選択的にエッチング可能である。一般に層52Pの被着はCVDによって行われる。
主制御部60（第６図には図示せず）のための導電性材料のブランケット層が、誘電性の層52P上に被着され、フォトレジストマスクを使用してパターン形成され、大型の制御開口部64（第６図には図示せず）を含む制御部60を形成する。必要とするゲート材料のブランケット層が、構造体の頂部に被着され、別のフォトレジストマスクを使用しパターン形成され、ゲート部62を形成する。主制御部60が部分的にゲート部62の上ではなく下に重なる場合、ゲート部62は主制御部60の前に形成される。どちらの場合においても、一般にゲート開口部66は、米国特許第5,559,389号又は第5,564,959号に記載の荷電粒子トラッキング法（charged−particle tracking procedure）に従い、ゲート部62を貫通し形成される。
ゲート部62をエッチングマスクとして使用し、誘電性の層52Pはゲート開口部66を通しエッチングされ誘電性開口部56を形成する。第6d図に結果的に得られた構造体を示す。相互電極（Inter−electrode）の誘電性層52は層52Pの残余部分である。エッチングにおいて、上側の抵抗層50はエッチングの遮断に役立ち、エッチャントが下側の抵抗層48及びエミッタ電極42に作用することを回避する。
誘電性開口部56を形成するエッチングは、ゲート層62をアンダーカットする（undercut）方法で実施される。アンダーカット量は十分に大きくし、後で被着するエミッタ円錐体材料が開口部56の側壁に堆積して電子放出素子がゲート層62に対し短絡することを回避する。
誘電性の相互電極のエッチング（interelectrode dielectric etch）は、（ａ）１つ又はそれ以上の化学的なエッチャントを使用する等方性のウェットエッチング、（ｂ）アンダーカット（完全には異方性ではない）ドライエッチング、及び（ｃ）非アンダーカット（十分に異方性である）ドライエッチングの後にウェット又はドライのアンダーカットエッチングを行なうような様々な方法で実施可能である。誘電性の層52がシリコン酸化物からなる時、エッチングは２段階で行うことが好ましい。異方性のエッチングがフッ素ベースのプラズマ（通常はCHF3プラズマ）によって実施され、層52を概ね貫通する垂直の開口部を形成し、その後等方性のウエットエッチングが緩衝（buffered）フッ化水素酸によって実施され、初期の開口部が広げられて誘電性開口部56を形成する。両方のエッチング段階において、上側の抵抗層50はエッチング遮断部となる。
ここで電子放出円錐体54が誘電性開口部56の中に形成される。円錐体54の形成には様々な手法を使用し得る。１つの手法において、要求されるエミッタ円錐体材料（例えばモリブデン）は、通常誘電性の層52の上側表面に対して垂直の方向に、構造体の頂部に蒸着される。エミッタ円錐体材料はゲート層62上に積層し、またゲート開口部66を通り誘電性開口部56の中の上側の抵抗層50上に積層する。円錐体材料がゲート層62上に積層するために、円錐体材料が開口部56に入る際に通過する開口部は次第に閉鎖していく。被着は、これらの開口部が完全に閉鎖するまで行われる。結果的に、円錐体材料は開口部56の中に堆積し、第6e図に示すように対応する円錐形の電子放出素子54を形成する。円錐体材料の連続的な（ブランケット）層（第6e図には図示せず）が、ゲート層62上に同時に形成される。
過剰なエミッタ円錐体材料の（非表示）層は、電気化学的に除去され、第6e図に示す構造体を形成する。過剰な円錐体材料層の電気化学的除去は、Knall等の共同出願である国際出願PCT/US98/12801の記載に従い実施され、それらの内容に言及することで本明細書の一部とすある。
過剰な円錐体材料層の電気化学的除去は電気化学的セル（electrochemical cell）（図示せず）において実施される。過剰な円錐体材料の除去の間及び／又は除去の前において、通常幾つかの電子放出円錐体54がゲート層62に対し短絡する。Knall等の過剰な円錐体材料層を除去するための技術の使用において、電気化学的セルは、抵抗体の電圧VRが短絡していない円錐体54に対し負の遷移値−VRTよりも小さくならない程度に負である（即ち電圧VRが−VRTから０の間である）ように操作される。これは上側の抵抗層50の抵抗RUが非常に高い状況の１つである。特に、上側の抵抗RUは非常に高く、短絡していない円錐体54は各短絡している円錐体54から事実上電気的に絶縁されている。この状況における高いRUの値により、短絡していない円錐体54が、短絡した円錐体54を通る短絡経路によって過剰な円錐体材料層上に存在する電気化学的除去電位（electrochemical removal potential）まで上昇することを回避する。
短絡していない円錐体54を電気化学的除去電位に対し大きくマイナスの電位に維持する方法が与えられた場合、短絡していない円錐体54は電気化学的作用を受けない。仮に短絡していない円錐体54の電位が電気化学的除去電位の付近に達する場合でも、各短絡していない円錐体54を流れる電流IRの除去値（removal value）は非常に小さく、過剰な円錐体材料の層を除去するのに必要な時間間隔においては短絡していない円錐体54の非常に僅かな材料が除去されるのみである。最終的な結論として、短絡していない円錐体54は除去されず、即ち過剰な円錐体材料層の除去の意図しない結果として、著しい作用を受けない。
別法として、リフトオフ法を使用して過剰な円錐体材料層の除去が可能である。この方法では円錐体材料の被着前にゲート層62の頂部にリフトオフ層を被着することが必要である。円錐体の被着において、過剰な円錐体材料層がリフトオフ層上に形成される。その後リフトオフ層は除去され、従って同時に過剰な円錐体材料層が剥離される。
過剰な円錐体材料の層を除去するために使用するその手法を考慮せずに、上側の抵抗層50の存在により、円錐体54の先端を鈍くする又は／更に円錐体54の抵抗層46への接続を切断する原因となる電気化学的腐食なしに、過剰な円錐体材料を除去することが可能になる。円錐体54が、例えば過剰な円錐体材料の電気化学的除去において、電解液の中に置かれた場合、上側の抵抗層のサーメットは、それ自体では円錐体54の電気化学的腐食の原因とはならない。サーメットは円錐体54の電気化学的腐食を回避するためのバリアとして作用するが、そうでない場合は下側の抵抗層48又はエミッタ電極42の電気化学的相互作用のために電気化学的腐食が発生し得る。更に、円錐体54は上側の抵抗層50の中のサーメットに対し良好な接着性を有する。
集束用システム68（第６図には図示せず）は、先に引用したSpindt等による後方（backside）／前方（frontside）露出処理に従い形成される。Spindt等の後方露出の使用において、抵抗体46が入射する紫外線を含む光線に対し相当の割合、通常40〜80％を透過することを利用する。
その後の操作において、電界エミッタは外壁によって発光デバイスに対しシールされる。一般にシール操作は、発光デバイス上においてスペーサ壁に沿って外壁を取り付けることを必要とする。そこで、この複合体アセンブリは電界エミッタと接触し、ディスプレイの内部圧力が通常約1.33×10-5〜1.33×10-4Pa（10-7〜10-6torr）において気密封止される。
誘電体によってエミッタ電極と離隔された制御電極を含む電界エミッタにおいて、制御電極が誘電体を通って直接エミッタ電極に対し直接電気的に接続された時、交差短絡が発生する。エミッタ電極とコントロール電極の間に抵抗体が存在する場合、誘電体及び抵抗体の両方を通って延在し２つの電極に接続する導電性材料により短絡が形成される。導電性材料は、離隔された導電性粒子、或いは２つの電極の１つまたは両方の材料であり得る。
上側の抵抗層50がなく下側の抵抗層48のみを含み、且つその他の点では、総合的な抵抗体の厚みが抵抗体46の厚みに概ね等しい本電界エミッタに匹敵する電界エミッタにおいて交差短絡が発生し得るとしても、本電界エミッタの中の上側の抵抗層50がサーメットで形成される場合、交差短絡の発生は大幅に減少する。上側の抵抗層50は、本発明において交差短絡を回避するバリアとして機能する。
本発明に従って製造された電子放出装置を備えるフラットパネル型CRTディスプレイが、後述する方法で動作する。発光デバイスのアノード層は、発光燐光体素子の上方に設置され、制御電極58及びエミッタ電極42に対して高い正の電位に保たれる。適切な電位が（ａ）選択された１つの制御電極58と（ｂ）選択された１つのエミッタ電極42との間に印加された場合、選択されたゲート部62は選択された電子放出素子54の集合から電子を引き出し、発生する電子流の大きさを制御する。一般的に要求されレベルの電子放出が発生するのは、発光素子が高電位の燐光体である場合に発光素子で計測された電流密度が0.1mA/cm2であり、印加されたゲート−カソード平行平面の電界が20V/μｍ或いはそれ未満に到達する時である。抜き出された電子はアノード層を通過し、燐光体素子に選択的に衝当し、発光デバイスの外側表面上に可視光線を放出する。
“頂部”、“底部”、及び“下側”のような方向性の用語は、本発明の記載において座標系を明確にするために使用され、それにより読者は本発明の各構成部分がどのように適合しているかを容易に理解することができるであろう。実際の電子放出デバイスの構成部品は、ここで用いる方向性の用語によって示されたものと異なる方向に配置されていても良い。発明における製造工程の実施方法に対しても同様の適用がなされる。方向性の用語は表現を容易にするために便宜上用いるもので、発明は、ここで使用される方向性の用語によって示されるものと厳密には異なる方向性の実施を含む。
本発明は特定の実施例を用いて説明されているが、この記載は単に例証を目的とするものであり、後述する発明の請求項の範囲を限定するものと解釈されものではない。例えば、抵抗体46は、２つ以上の抵抗層で形成し得る。抵抗体46がブランケット層の形態ではなく、パターン形成されてもよい。上側の層50のような抵抗層46のある部分がブランケット層で、抵抗層46の残りの部分がパターン形成されても良い。
電子放出素子54の各集合は、多数の素子54よりむしろ１つの素子54だけで形成し得る。多数の電子放出素子を、誘電性の層22を通る１つの開口部の中に配置することが可能である。電子放出素子24は、円錐以外の形状もとり得る。一例としてフィラメント形状があり、また別にダイアモンドグリットのようなランダムな形状の粒子もある。
本発明の原理は、別のタイプのマトリクス上にアドレス指定されたフラットパネル型デイスプレイにも適用可能である。この目的のフラットパネル型ディスプレイの候補には、マトリクス状にアドレス指定されたプラズマディスプレイやアクテイブマトリクス（active matrix）液晶ディスプレイも含まれる。一般に、ここでの多層の抵抗体は、様々な多層電極（multi−electrode）デバイスの製造において、電気化学的腐食を回避するために使用され得る。本発明の思想及び請求の範囲を逸脱することなく、当業者によって種々の変更及び応用が可能である。
【図１】
0003583444.tif 000002
【図２】
0003583444.tif 000003
【図３】
0003583444.tif 000004
【図４】
0003583444.tif 000005
【図５ａ】
0003583444.tif 000006
【図６ａ】
0003583444.tif 000007
【図５ｂ】
0003583444.tif 000008
【図５ｃ】
0003583444.tif 000009
【図６ｂ】
0003583444.tif 000010
【図６ｃ】
0003583444.tif 000011
【図６ｄ】
0003583444.tif 000012
【図６ｅ】
0003583444.tif 000013