(57)【特許請求の範囲】
【請求項１】
少なくとも20nm以下の粒径を有する微粒子を１個またはそれ以上用いて微小トンネル接合を形成した単一電子素子であって、
上記の微粒子が、少なくとも塩化金酸を還元して得られる金微粒子であることを特徴とする単一電子素子。
【請求項２】
少なくとも20nm以下の粒径を有する微粒子を１個またはそれ以上用いて微小トンネル接合を形成した単一電子素子であって、
上記の微粒子が、少なくとも塩化金酸をクエン酸イオンで還元して得られる金微粒子であることを特徴とする単一電子素子。
【請求項３】
上記の微粒子が、単分子層または数分子層の吸着分子で被覆されていることを特徴とする請求項１または２に記載の単一電子素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、動作温度が高く、室温でも動作する集積化単一電子素子に関する。
【０００２】
【従来の技術】
単一電子素子はクーロンブロッケイドと呼ばれる現象に基づいた素子である。すなわち、微小な帯電導体間を電子が１個単位でトンネルすることに伴う静電的エネルギーの変化によって動作を行う素子が単一電子素子と呼ばれるもので、単一電子メモリ、単一電子トランジスタ等としてこれらの動作が確認されている。このようなクーロンブロッケイド現象を観測し得るような接合は微小トンネル接合と呼ばれている。
【０００３】
従来の単一電子素子では電子線リソグラフィによる微細パターンによって微小トンネル接合を形成していた（Ｔ．Ａ．Ｆｕｌｔｏｎ  ａｎｄ  Ｇ．Ｊ．Ｄｏｌａｎ  ：  “Ｏｂｓｅｒｖａｔｉｏｎ  ｏｆ  Ｓｉｎｇｌｅ‐Ｅｌｅｃｔｒｏｎ  Ｃｈａｒｇｉｎｇ  Ｆｆｆｅｃｔｓ  ｉｎ  Ｓｍａｌｌ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎｓ”，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．Ｖｏｌ．５９，Ｎｏ．１，１９８７，ｐｐ．１０９‐１１２）が、これによって形成可能な微小トンネル接合の容量は十分に小さくはできず、室温において単一電子素子の動作は実現されていない。実際、上記のようなクーロンブロッケイドと呼ばれる現象が室温で観測されるためには、上記静電エネルギーの変化が熱的エネルギーの変化に比べて十分大きくならなければならない。そのためには、帯電導体のサイズが２０ｎｍ以下でなければならず、さらに、これらの帯電導体の配置された間隔が数ｎｍ以下でなければならない。このような微細な微小トンネル接合は、現在のリソグラフィ技術によるパターン形成法では、製作が困難であるか、あるいは、可能であっても歩留まり良く多量に製作することは極めて困難である。
【０００４】
微小トンネル接合の形成に関して、必ずしもリソグラフィ技術の制約を受けない単一電子素子実現の公知例として、結晶中に分布した不純物に電子を束縛させることによって上記微小トンネル接合を形成した例がある（Ｋ．Ｎａｋａｚａｔｏ，Ｒ．Ｊ．Ｂｌａｉ‐‐ｋｉｅ，Ｊ．Ｒ．Ａ．Ｃｌｅａｖｅｒ  ａｎｄ  Ｈ．Ａｈｍｅｄ  ：  “Ｓｉｎｇｌｅ‐Ｅｌｅｃｔｒｏｎ  Ｍｅｍｏｒｙ”，Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ  ，Ｖｏｌ．２９，Ｎｏ．４，１９９３，ｐｐ．３８４‐３８５）。しかし、上記不純物の  ｎｍ  スケールでの位置制御は困難であり、従って、これらの不純物サイトが形成される位置の制御性及びこれらのサイト間のバリアが与える微小トンネル接合の均一性に問題があった。従って、個々の微小トンネル接合の大きさを設計したり、または、これらの微小トンネル接合によって構成される単一電子素子の動作を予測することは不可能であった。
【０００５】
従来技術では、２０ｎｍサイズ以下の領域で、微小トンネル接合のサイズの均一性と位置制御性を十分確保しながらこれらを集積化し、また、同時に多数の素子を一括して生成する方法は存在していない。
【０００６】
【本発明が解決しようとする課題】
本発明の目的は、上記従来技術の有していた課題を解決して、歩留まり良く製作可能で、動作温度が高く、室温でも動作する集積化単一電子素子を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的は、少なくとも20nm以下の均一な粒径を有する金の微粒子を１個またはそれ以上用いて微小トンネル接合を形成することによって製作される単一電子素子によって達成することができる。このような微粒子を生成する方法として、塩化金酸(HAuCl４)をクエン酸(C６H８O７)で還元する方法がある。この方法によって生成される金微粒子の直径の統計的分布は標準偏差10％以下であることが知られており(Natsu Uyeda ,Misao Nishino and Eiji Suito : Journal of Colloidal and Interface Science,Vol.43,No.2,1973,pp.264‐276)、微小トンネル接合サイズの均一性を確保することができる。
【０００８】
上記単一電子素子を製作する際の位置制御性は、以下のような複数の方法で実現することができる。すなわち、
(1) AFM/STM等の走査プローブ顕微鏡の探針を用いて、予め基板上に付着させておいた微粒子を再配置する。
【０００９】
(2) 上記金微粒子が所望のパターンで整列するように、基板に予め凹凸を持ったパターンを形成しておく。
【００１０】
（３）  基板面方位が変化する基板（オフ基板）を用い、ステップに沿って微粒子を整列させる。
【００１１】
（４）  基板表面に電荷／電位分布を与え、同時に微粒子にも電荷を付与することによって、上記電荷／電位分布を反映した微粒子パターンを形成する。
【００１２】
（５）  微粒子に電荷を与えるか、または、クエン酸などの単分子層を形成することによって、微粒子間の距離を微粒子間の相互作用のみにより自動的に一定値に保つ。
【００１３】
（６）  微粒子がコロイドとなって分散しているコロイド溶液を基板に滴下し、乾燥させる。その際、基板表面の濡れが基板表面の位置によって異なるようにしておけば、濡れない領域に付着したコロイド溶液はこの領域から弾かれ、より濡れ易い表面に選択的に付着し、乾燥する。これによって、溶液が乾燥した後には、基板の濡れを反映した微粒子パターンが形成される。
【００１４】
【作用】
上記のようなサイズの揃った微粒子及び上記（１）〜（６）の方法を用いることによって、図１に示すような多重トンネル接合を形成することができる。該多重トンネル接合は、電子の捕獲サイトとなる微粒子１２０が縦に連なったもので、電気的には、上記電子の捕獲サイトとなる微粒子１２０の間の容量が直列接続したものとして取扱うことができる（Ｋ．Ｎａｋａｚａｔｏ  ａｎｄ  Ｈ．Ａｈｍｅｄ  ：  “Ｔｈｅ  Ｍｕｌｔｉｐｌｅ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ  ａｎｄ  Ｉｔｓ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｓｉｎｇｌｅ‐Ｅｌｅｃｔｒｏｎ  Ｍｅｍｏｒｉｅｓ”，Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．５，Ｎｏ．９，１９９３，ｐｐ．６６８６７１）。ここで、１００及び１１０は電極であり、これらを通じて上記多重トンネル接合が外部回路に接続される。また、２００は半導体（シリコン、ガリウムヒ素等）等の基板であり、２１０は酸化膜などの絶縁体薄膜、または、真性半導体などの半絶縁層薄膜である。上記の微粒子及び電極等は、上記の絶縁体薄膜または半絶縁層薄膜の上に配置される。
【００１５】
多重トンネル接合を上記電極100及び110から見た特性は図２の(a)または(b)のようになる。ここで、(a)、(b)に共通のクーロンブロッケイド領域(‐e/2C＜V＜e/2C、C は素子構造で決る多重トンネル接合の容量)及び(b)における V＝‐e/2C及び V‐e/2Cの回りの I ‐ V 特性の振動等、素子の特性を決定するパラメータは素子構造によって決る。素子の構造とは、金微粒子のサイズ、これらの個数及びこれらが配置された間隔等であり、これらによって単一電子素子の特性が決定される。従って、単一電子素子の素子特性を設計し、これらの特性の均一性や再現性を確保するためには、上記素子構造の制御が不可欠である。
【００１６】
サイズの揃った金微粒子を用いて本発明に係る単一電子素子を製作すれば、上記の均一性が確保され、サイズの均一性とこれらを高い位置精度で配列する(1)〜(6)の技術によって、所望の素子構造の設計・制御が可能で、かつ均一で特性に再現性のある本発明に係る単一電子素子を並列的に多量に製作でき、単一電子素子の高密度、大容量集積化を可能にする。
【００１７】
【実施例】
以下、本発明の単一電子素子について実施例によって具体的に説明する。
【００１８】
【実施例１】
図３に、本発明に係る単一電子素子における多重トンネル接合の構成の一実施例を示す。ここで、100及び110は電極となる金属配線を表し、125は金微粒子を表している。この多重トンネル接合の製作に際して、予め上記金属配線を施し、その後、原子間力顕微鏡(AFM)の探針の先端に個々の金微粒子を着脱する方法を用いて、上記電極間に金微粒子を配置した。従って、これらの金微粒子は約１nmの間隔で十分近接して並べることができ、これによって、電子の金属微粒子間のトンネルが可能となる。なお、電子顕微鏡による観察によって、本実施例における整列金粒子の個数は７個であり、金微粒子の直径500の平均値は10nmで、かつ、そのばらつきは９〜 11nmの範囲に収まっていることが確認された。
【００１９】
この多重トンネル接合の製作に際して、基板250には導電性のシリコン、絶縁体薄膜としては100Å厚のシリコン酸化膜を用いた。また、金微粒子を固定するために、電気伝導率の低いアモルファスシリコン膜220でこれらの金微粒子を埋め込んである。この例では、アモルファスシリコン膜の比誘電率が12程度と高いため、金微粒子を埋め込むことが、トンネル効果の制御が容易となる効果も合わせ有している。アモルファスシリコン膜に代えて、シリコン酸化膜やシリコン窒化膜も用いることができる。比誘電率の小さい材料を用いると、金微粒子間の容量を小さくすることができ、動作温度の高温化に有効である。また、比誘電率の大きい材料と小さい材料の双方からなる多層膜を用いることによって、これらを単独に用いた場合の中間のトンネル効果の特性を得ることも可能である。
【００２０】
上述の多重トンネル接合の電極１００及び１１０の２端子から見た素子特性を測定したところ、図２の（ａ）及び（ｂ）に示す特性が得られた。特に、（ｂ）における  Ｖ＝‐ｅ／２Ｃ及び  Ｖ＝‐ｅ／２Ｃの回りの  Ｉ  ‐  Ｖ  特性の振動の回数は、電子顕微鏡による観察から予想される通り、８回となり、素子構造から正確に素子特性を予測できることが実証された。
【００２１】
【実施例２】
図４は、金微粒子を一次元的に並べるための構造を作り込んだ、本発明の他の実施例を示す図で、図において２５１はシリコン基板であり、２１２はシリコン酸化膜のストライプで、その幅は電子線リソグラフィ技術などによって得られる１０ｎｍ程度の値になっている。図４に示した構造を多重トンネル接合として用いれば、単一電子素子を実現することができる。
【００２２】
まず、純水中に金微粒子を分散させたコロイド溶液を、上記のようにシリコン基板２５１上に形成したシリコン酸化膜２１２上に滴下し、乾燥させて水分を除去するプロセスを考える。シリコン基板とシリコン酸化膜の各々の上記金微粒子コロイド溶液に対する濡れの差を反映して、水分はシリコン基板上から弾かれて先に除去されるため、上記金微粒子コロイド溶液はシリコン酸化膜上に取り残される形となる。このような、滴下後の水溶液が基板上で再分布する現象によって、金微粒子はシリコン酸化膜上に選択的に付着することとなり、シリコン酸化膜のパターンを反映した金微粒子のパターンが得られる。図から判るように、このような金微粒子パターンを微小トンネル接合が縦続されたものと考え、このパターンの形成後、または、その以前に電極パターンを形成すれば、図１に示した実施例１の場合と同様の多重トンネル接合を製作することができる。
【００２３】
金微粒子コロイド溶液の滴下後、基板上で水溶液が再分布し乾燥するプロセスは基板上の各部で同時進行することから、上記多重トンネル接合は、基板上の各部で同時に形成されることになり、多重トンネル接合を用いた単一電子素子を一括生産することが可能となる。
【００２４】
【実施例３】
図５に、実施例１及び実施例２に示したような多重トンネル接合を、金微粒子が帯電していることを利用して形成した、本発明の第３の実施例を示す。ここで、領域２１３は不純物をドーピングした領域を示す。このストライプは、真性半導体基板２０１に、原料ガス雰囲気中で１０Å程度にビーム径を絞った電子線を照射することによって得られる。
【００２５】
塩化金酸をクエン酸で還元して生成した金微粒子１２５は負に帯電しており、一方、不純物がドーピングされた領域はその他の領域の表面とは異なる電荷分布を呈する。従って、金微粒子１２５は、上記ドーピングされた領域にのみ付着し、ストライプ状のパターンを形成する。この金微粒子のパターンは、実施例１及び２の場合のような多重トンネル接合と考えることができる。本実施例によっても金微粒子のパターン形成が一括して行えることは、実施例２との比較から明らかである。
【００２６】
【実施例４】
図６に、Ｖ  字型の溝を有する基板２０２に金微粒子１２５を付着させた例を示す。図に示した構造を多重トンネル接合として用いれば単一電子素子を実現することができる。金微粒子１２５は  Ｖ  字型の溝のパターンを反映して配列するので、平行に一次元的な金微粒子の配列が得られ、上記実施例１のような多重トンネル接合が形成される。
【００２７】
【実施例５】
図７に、ステップが存在するオフ基板２０３に金微粒子１２５を付着させた場合の例を示す。金微粒子１２５がステップのパターンを反映して配列するので、平行に一次元的な金微粒子の配列が得られ、上記実施例１のような多重トンネル接合が形成される。
【００２８】
【実施例６】
図８に、実施例１の場合と同様に、導電性シリコン基板２５０上に設けたシリコン酸化膜２１１の表面に電極１００及び１１０のパターンを形成した場合の例を示す。実施例１の場合には電極１００及び１１０の間隙に少数の金微粒子ドットを整列させたのに対し、本実施例の場合には、特に金微粒子の配列の操作を行うことなく、電極１００と  １１０との間隙に金微粒子１２５を充填した構成とした。ただし、個々の金微粒子１２０の表面には単分子層のクエン酸等が吸着しており、これが金微粒子１２０内部の電子に対するポテンシャル障壁となっている。従って、金微粒子間の電子の移動はトンネル現象に基づくもののみである。
【００２９】
上述のような状況は、クーロンブロッケイド領域において、微小接合による容量の縦並列接合なっていることによるものと考えられる。電子が、金微粒子間のトンネルを繰り返しながら電極１００から電極１１０へ到達する過程において、最も小さいエネルギーで電子を輸送することができるのは、両電極を最短距離で結ぶ経路１２１に沿って電子が移動する場合である。従って、電極間を電子が通過する際には、常にこの最短距離の経路１２１が選択され、実質的にこのような一つの経路  １２１が多重トンネル接合として機能していると見ることができる。
【００３０】
この多重トンネル接合の製作に際して、金微粒子の配列のために特に微細パターンを形成する必要がなく、より少ない工程で多重トンネル接合を形成することができる。
【００３１】
【発明の効果】
以上述べてきたように、単一電子素子の構成を本発明の構成とすることによって、従来技術の有していた課題を解決して、歩留まり良く製作可能で、動作温度が高く、室温でも動作する集積化単一電子素子を提供することができた。
【図面の簡単な説明】
【図１】本発明に係る単一電子素子における多重トンネル接合の作用を示す図。
【図２】本発明に係る単一電子素子における多重トンネル接合の動作を説明するための図。
【図３】本発明の実施例１における多重トンネル接合の構成を示す図。
【図４】本発明の実施例２における多重トンネル接合の構成を示す図。
【図５】本発明の実施例３における多重トンネル接合の構成を示す図。
【図６】本発明の実施例４における多重トンネル接合の構成を示す図。
【図７】本発明の実施例５における多重トンネル接合の構成を示す図。
【図８】本発明の実施例６における多重トンネル接合の構成を示す図。
【符号の説明】
100…電極、110…電極、120…電子の捕獲サイトとなる微粒子、121…両電極を最短距離で結ぶ経路、125…金微粒子、150…多重トンネル接合、200…基板、201…真性半導体基板、202… V 字型の溝を有する基板、203…ステップが存在するオフ基板、210…絶縁体層、211…シリコン酸化膜、212…シリコン酸化膜のストライプ、213…不純物がドーピングされた領域、220…アモルファスシリコン埋め込み層、250…導電性シリコン基板、251…導電性シリコン基板、500…金属微粒子径(20nm以下)、510…金属微粒子間の距離(約１nm)。
【図１】
0003560630.tif 000002
【図２】
0003560630.tif 000003
【図３】
0003560630.tif 000004
【図４】
0003560630.tif 000005
【図５】
0003560630.tif 000006
【図６】
0003560630.tif 000007
【図７】
0003560630.tif 000008
【図８】
0003560630.tif 000009