(57)【特許請求の範囲】
【請求項１】
圧電トランスの出力電圧を帰還して発振回路を構成する圧電トランス回路装置において、
前記発振回路の一部である、帰還電圧を整流・平滑し、帰還電圧の増減を検出して出力負荷の増減を検出するための検出手段と、
基準電圧と、前記検出手段からの出力である検出電圧とを比較して制御信号を発生させる手段と、
を備え、
前記検出手段である整流・平滑回路の時定数は、前記基準電圧を出力する基準電圧回路の時定数より小さくしたことを特徴とする圧電トランス回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電トランス回路装置に関するもので、特に負荷状態に応じた制御と、保護機能を備えた圧電トランス回路装置に関するものである。
【０００２】
【従来の技術】
圧電トランスを用いた冷陰極管バックライトインバータ回路やイオナイザ高圧電源回路などの圧電トランス回路装置においては、出力の安定化や出力短絡時の回路保護などの目的で、負荷状態を検出して動作状態を制御することが必要である。一般的な方法としては、出力の低電位側に挿入した電流検出抵抗で負荷電流を電圧に変換して検出する方法が取られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記にあるように抵抗で負荷電流を検出する方法では、冷陰極管バックライトインバータ回路やイオナイザ高圧電源回路のように漏れ電流の大きな回路では、前記電流検出抵抗を流れる電流は、全負荷電流の一部に過ぎず、負荷電流全体を検出することができない。このため、往々にして圧電トランスは過負荷状態で使用されてしまい、圧電トランスおよび駆動回路が破損してしまうという問題があった。
【０００４】
本発明は、前記課題を解決するためになされたもので、本発明の目的は、圧電トランスにかかる全ての負荷の影響を検出し、圧電トランスを含む駆動回路の破損防止に優れた圧電トランス回路装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために請求項１では、圧電トランスの出力電圧を分圧して帰還電圧とすることで、出力電圧に比例した帰還電圧をつくる。圧電トランスは出力インピーダンスが高く、出力電圧は実際の負荷以外の周囲の影響などでも変動するので、出力電圧に比例した帰還電圧を検出することにより、漏れ電流や負荷の異常状態を含む圧電トランスにかかる全ての負荷状態を検出することが可能となる。
【０００６】
請求項２では、検出した負荷の状態に対応して制御信号を発生させることにより、動作状態表示や異常警報発生、出力遮断などの制御を行うことが可能となる。
【０００７】
請求項３では、帰還電圧の検出手段を整流・平滑回路方式とすることで、簡単な回路構成で安定した制御動作を実現できる。
【０００８】
請求項４では、検出電圧を基準電圧より先に立ち上がらせることにより、電源投入時の回路の誤動作を防止する。
【０００９】
請求項５では、基準電圧に対して検出電圧にオフセットを設けることにより、電源投入時のノイズによる制御信号の発生をなくし、回路の誤動作防止をより確実にする。
【００１０】
請求項６では、帰還電圧が制限されている範囲において検出電圧は変化しないので、制御信号がを発生する出力範囲を限定する場合に有効である。
【００１１】
請求項７では、制御信号の一部で出力を遮断し、出力遮断の状態を保持することで、異常動作や過負荷時の圧電トランスを含む駆動回路の破損防止ができる。
【００１２】
請求項８では、制御信号により帰還電圧を遮断するようにすることで、簡単な回路構成で出力の遮断と出力遮断の状態保持が実現できる。
【００１３】
請求項９では、電源の再投入ではなく、外部信号によって制御可能な再起動手段を設けることで、電源再投入時の突入電流およびノイズの発生を防止する。
【００１４】
請求項１０では、制御信号発生回路への外部信号入力で出力を遮断する方式をとるので、外部信号入力回路の発振回路への影響をなくし安定な動作が可能となる。
【００１５】
請求項１１では、制御信号出力、再起動入力、強制遮断入力をひとつの端子で処理することで、部品点数の削減と小型化が可能となる。
【００１６】
請求項１２では、圧電トランス駆動用トランジスタのＯＮ／ＯＦＦのスイッチング時に発生する圧電トランス入力容量および共振用並列コンデンサの瞬間的な充放電電流を抑制するので、トランジスタ、圧電トランスおよびコンデンサの電流定格の低いものの採用が可能となり、小型化と信頼性を高めることができる。
【００１７】
【発明の実施の形態】
本発明の内容を、より理解しやすくするため、以下実施例を用いて詳説する。
【００１８】
【実施例】
本発明の実施例の一形態を図１に示す。
図１は、イオナイザに応用した事例である。帰還電圧ＶｆはＣ８とＣ５およびＲ５により出力電圧の分圧としてつくられ、Ｄ４、Ｒ１０、Ｒ１１、Ｃ９からなる整流・平滑回路３により検出電圧ＶｓとしてコンパレータＩＣ２に入力され、基準電圧Ｖｒと比較される。正常出力状態では検出電圧Ｖｓは基準電圧Ｖｒより高く、コンパレータＩＣ２はＬを出力しこれ自体が制御出力となり端子５に出力される。また、その他の制御信号出力の状態は以下のように設定される。すなわち、帰還電圧遮断用トランジスタＴｒ４はＯＦＦとなり、発振回路の動作状態は継続される。制御出力用トランジスタＴｒ６もＯＦＦとなり、端子６はハイインピーダンス状態となる。制御出力用トランジスタＴｒ７はＯＮとなり、端子７にはＬが出力される。なお、圧電トランス駆動用トランジスタＴｒ３のソース側には充放電電流抑制用の抵抗Ｒ９があり、Ｔｒ３のスイッチング時に流れるスパイク電流を抑えている。
【００１９】
アーク放電などの異常出力状態では負荷は重くなるので、圧電トランスの出力は低下し、帰還電圧Ｖｆおよび検出電圧Ｖｓも低下する。検出電圧Ｖｓが基準電圧Ｖｒより下がるとコンパレータＩＣ２はＨを出力し、帰還電圧遮断用トランジスタＴｒ４をＯＮとし、発振回路８は動作停止となり出力も遮断される。これにより検出電圧Ｖｓはさらに下がるので、出力の遮断状態は保持されることになる。この時、端子５にはＨが出力される。制御出力用トランジスタＴｒ６はＯＮとなり、端子６にはＬが出力される。制御出力用トランジスタＴｒ７はＯＦＦとなり、端子７はハイインピーダンス状態となる。
【００２０】
整流・平滑回路３の時定数は基準電圧回路４の時定数より小さくし、電源投入直後の検出電圧Ｖｓの初期電位をＶｃｃ／２、基準電圧Ｖｒの初期電位を０Ｖになるようにしてあるので、電源投入時の検出電圧Ｖｓは基準電圧Ｖｒより必ず高い電位になっているので、電源投入時の起動は確実にできる。
【００２１】
出力遮断後の再起動は端子５にＬを入力することで可能となる。この端子５はまた、強制遮断入力の端子も兼ねており、Ｈを入力することで出力の強制遮断ができる。
【００２２】
第２図は正常出力時の帰還電圧波形の様子で、第３図はアーク放電時の帰還電圧波形の様子である。アーク放電時は第３図に示すように非常に不規則な波形となるが、整流・平滑回路３により処理しやすいリップル範囲の検出電圧に変換されている。
【００２３】
【発明の効果】
以上に説明したように、本発明では次の効果を発揮する。
請求項１により、漏れ電流の多いような負荷でもその変動を確実に検出することができる。
【００２４】
請求項２から請求項６により、アーク放電などの異常出力状態での不規則な波形でも安定して検出し、確実に制御信号発生させることができる。
【００２５】
請求項７、８により、アーク放電などの異常出力状態では出力を遮断しその状態を保持することができるので、圧電トランスを含む駆動回路の破損を防止することができる。
【００２６】
請求項９から請求項１１より、外部制御による再起動や出力の強制遮断が可能となるので、他の機器との組み合わせやシステム化が容易にできる。
【００２７】
請求項１２より、圧電トランス駆動用トランジスタのスイッチング時のスパイク電流の抑制が可能となり、電流定格の小さい部品の採用ができるので小型化と信頼性向上が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路図
【図２】本発明の一実施形態の帰還電圧波形の様子を示す図
【図３】本発明の一実施形態の帰還電圧波形の様子を示す図
【図４】従来の実施形態を示す回路図
【符号の説明】
１…電源Ｖｃｃ入力端子、２…電源ＧＮＤ入力端子、
３…整流・平滑回路、４…基準電圧回路、５…制御入力／出力共用端子、
６、７…制御出力端子、８…発振回路、
Ｖｃｃ…電源電位、ＧＮＤ…０Ｖ電位、Ｖｃｃ／２…中点電位
Ｖｆ・・・帰還電圧、Ｖｓ・・・検出電圧、Ｖｒ・・・基準電圧
Ｆ…ヒューズ、ＰＴ…圧電トランス、ＮＤ…針電極、
ＩＣ１，ＩＣ２…コンパレータ、
Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７…トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵抗
Ｒ９，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６…抵抗
Ｒ１７，Ｒ１８，Ｒ１９…抵抗、
Ｌ１…インダクタ
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９…コンデンサ
Ｃ１０，Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６…コンデンサ
【図１】
0003598891.tif 000002
【図２】
0003598891.tif 000003
【図３】
0003598891.tif 000004
【図４】
0003598891.tif 000005