(57)【特許請求の範囲】
【請求項１】
偏向パルスの波高値が高くトランジスタのコレクタ・エミッタ間の耐圧が不足するときには、２個のトランジスタ−のエミッタとコレクタを直列に接続して動作させ、
偏向パルスの波高値が低いときには直列に接続したトランジスタの一方のコレクタ・エミッタ間をリレーで短絡してトランジスタを単一で動作させるという切り替え構成を持つドライブ増幅回路により偏向ヨークを駆動する水平偏向回路であって、
トランジスタ−の直列接続動作とトランジスタの単一動作とを切り替える制御信号は、
前記リレーを短絡／開放の制御をし、且つ前記リレーにより短絡される側のトランジスタのベース入力信号の遮断／伝達の制御をし、
さらに、
トランジスタ−の直列接続動作からトランジスタの単一動作に切り替わるときの制御シーケンスは、前記リレーを短絡し、所定の遅延時間後、前記ベース入力信号を遮断し、
トランジスタ−の単一動作からトランジスタの直列接続動作に切り替わるときの制御シーケンスは、前記ベース入力信号を伝達し、所定の遅延時間後、前記リレーを開放する
ことを特徴とする水平偏向回路。
【請求項２】
前記リレーにより短絡される側のトランジスタのベースとエミッタ間にはスイッチ部を備え、前記スイッチ部の短絡／開放によりベース入力信号の遮断／伝達の制御する
ことを特徴とする請求項１記載の水平偏向回路。
【請求項３】
駆動パルスを入力とするフォトカプラＡと、
前記駆動パルスを入力とするフォトカプラＢと、
前記フォトカプラＡの出力を入力とするドライブ増幅回路Ａと、
マイコンと、
フォトカプラＢの出力を入力として前記マイコンにより制御されるスイッチ部と、
前記スイッチ部の出力を入力とするドライブ増幅回路Ｂと、
前記ドライブ増幅回路Ａの出力をベースに接続したトランジスタＡと、
前記ドライブ増幅回路Ｂの出力をベースにコレクタを前記トランジスタＡのエミッタにエミッタを接地したトランジスタＢと、
前記トランジスタＡのエミッタにアノードをコレクタにカソードを接続したダイオードＡと、
アノードを接地し前記トランジスタＢのコレクタにカソードを接続したダイオードＢと、
一方を前記トランジスタＡのコレクタと他方を接地した容量素子Ａと、
一方を前記トランジスタＡのコレクタに接続した偏向ヨークと、
一方を前記偏向ヨークに他方を接地した容量素子Ｂと、
前記トランジスタＢのコレクタとエミッタに接続し前記マイコンにより制御されるリレーと
を備えたことを特徴とする水平偏向回路。
【請求項４】
マイコンから出力されるリレーを制御する信号Ａと、前記マイコンから出力される前記スイッチ部を制御する信号Ｂを備えたことを特徴とする請求項３記載の水平偏向回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は陰極線管を用いた映像表示装置の水平偏向回路に関するものである。
【０００２】
【従来の技術】
従来、様々の走査周波数を有する画像信号源を１台のディスプレイに映し出す陰極線管を用いたマルチスキャンディスプレイが、様々な水平走査周波数や帰線期間や水平振幅に対応する場合、偏向パルスの波高値が高いためトランジスタのコレクタ・エミッタ間の耐圧が不足するときには、トランジスタを直列に接続して動作させる（以後スタックと称する）、また、偏向パルスの波高値が低いときには直列に接続したトランジスタの一方のコレクタ・エミッタ間をリレーで短絡してトランジスタを単一で動作させる（以後非スタックと称する）という切り替え構成を持つ水平偏向回路が提案されている。
【０００３】
図７に従来のスタック・非スタック切換方式の水平偏向回路の構成の一例を示す。図７において符号１は駆動パルス、２及び３はフォトカプラ、４及び５はドライブ増幅回路、６及び７はトランジスタ、１１はリレー、１２はリレーの制御信号である。
【０００４】
次に、この回路の動作を説明する。駆動パルス１は、二つに別れてフォトカプラ２及び３、ドライブ増幅回路４及び５を通じてトランジスタ６及び７のベースに伝達される。この駆動パルス１によりトランジスタ６及び７が駆動して、偏向ヨーク１４に偏向電流を流す。水平走査周波数が低い、もしくは帰線期間が長い、もしくは水平振幅が小さい時には偏向パルスの波高値が低いため、マイコン１３からの制御信号１２によりリレー１１が駆動してトランジスタ７のコレクタ・エミッタ間を短絡する。即ち、非スタックとなる。
【０００５】
このことにより、非スタック時のトランジスタの抵抗成分がスタック時の半分になるので水平偏向回路の電力損失を少なくすることができる。
【０００６】
一方、水平走査周波数が高い、もしくは帰線期間が短い、もしくは水平振幅が大きい時には、偏向パルスの波高値が高いためトランジスタのコレクタ・エミッタ間の耐圧が不足する。
【０００７】
そこで、リレー１１を開放状態とすることにより、トランジスタ６及び７をスタックにしコレクタ・エミッタ間耐圧を非スタック時の２倍とする。
【０００８】
以上述べたように、トランジスタのスタック・非スタックを切り替えることで水平偏向回路の不必要な電力損失を少なくすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、非スタック時もリレーで短絡されているトランジスタに駆動パルスが伝達されているため、短絡されているトランジスタも駆動している。このため、短絡されているトランジスタが遮断状態の時には、偏向電流はすべてリレーを流れるが、短絡されているトランジスタが導通状態となった時は、偏向電流がリレーだけでなく短絡されているトランジスタにも流れることになる。
【００１０】
このため、偏向電流の流れる経路がトランジスタが導通状態の時と遮断状態の時で異なるため、トランジスタが遮断状態から導通状態に切り換わるとき、画面に縦線等の妨害が映し出されるという問題があった。したがって従来の水平偏向回路では映像の再現性を向上させるために偏向電流の経路を一定にしなければならないという課題を有していた。
【００１１】
【課題を解決するための手段】
上記従来の課題を解決するため、本発明では、様々の走査周波数を有する画像信号源を１台のディスプレイに映し出す陰極線管を用いたマルチスキャンディスプレイで、トランジスタをスタックと非スタックの切り替えを行なう構成を持つ水平偏向出力回路において、非スタック時には短絡されているトランジスタのベースへの駆動パルスの伝達を絶つスイッチを備えたことを特徴とする。
【００１２】
【発明の実施の形態】
本発明における第１の発明は、様々の走査周波数を有する画像信号源を１台のディスプレイに映し出すマルチスキャンディスプレイにおいて、偏向パルスの波高値が高くトランジスタのコレクタ・エミッタ間の耐圧が不足するときには、２個のトランジスタ−のエミッタとコレクタを直列に接続して動作させ、偏向パルスの波高値が低いときには直列に接続したトランジスタの一方のコレクタ・エミッタ間をリレーで短絡してトランジスタを単一で動作させるという切り替え構成を持つドライブ増幅回路により偏向ヨークを駆動する水平偏向回路であって、トランジスタ−の直列接続動作とトランジスタの単一動作とを切り替える制御信号は、前記リレーを短絡／開放の制御をし、且つ前記リレーにより短絡される側のトランジスタのベース入力信号の遮断／伝達の制御をし、さらに、トランジスタ−の直列接続動作からトランジスタの単一動作に切り替わるときの制御シーケンスは、前記リレーを短絡し、所定の遅延時間後、前記ベース入力信号を遮断し、トランジスタ−の単一動作からトランジスタの直列接続動作に切り替わるときの制御シーケンスは、前記ベース入力信号を伝達し、所定の遅延時間後、前記リレーを開放することを特徴とする水平偏向回路としたものであり、これにより、非スタック時に画面に映し出された縦線等の妨害を取り除くことができるという作用を有する。
【００１３】
さらに、第２の発明は、前記リレーにより短絡される側のトランジスタのベースとエミッタ間にはスイッチ部を備え、前記スイッチ部の短絡／開放によりベース入力信号の遮断／伝達の制御する
ことを特徴とする請求項１記載の水平偏向回路としたものであり、水平走査周波数によりトランジスタを非スタックで動作させていた時に画面に映し出された縦線等の妨害を取り除くことができる。
【００１４】
さらに、第３の発明は、駆動パルスを入力とするフォトカプラＡと、前記駆動パルスを入力とするフォトカプラＢと、前記フォトカプラＡの出力を入力とするドライブ増幅回路Ａと、マイコンと、フォトカプラＢの出力を入力として前記マイコンにより制御されるスイッチ部と、前記スイッチ部の出力を入力とするドライブ増幅回路Ｂと、前記ドライブ増幅回路Ａの出力をベースに接続したトランジスタＡと、前記ドライブ増幅回路Ｂの出力をベースにコレクタを前記トランジスタＡのエミッタにエミッタを接地したトランジスタＢと、前記トランジスタＡのエミッタにアノードをコレクタにカソードを接続したダイオードＡと、アノードを接地し前記トランジスタＢのコレクタにカソードを接続したダイオードＢと、一方を前記トランジスタＡのコレクタと他方を接地した容量素子Ａと、一方を前記トランジスタＡのコレクタに接続した偏向ヨークと、一方を前記偏向ヨークに他方を接地した容量素子Ｂと、前記トランジスタＢのコレクタとエミッタに接続し前記マイコンにより制御されるリレーとを備えたことを特徴とする水平偏向回路としたものであり、水平走査周波数によりトランジスタを非スタックで動作させていた時に画面に映し出された縦線等の妨害を取り除くことができる。
【００１５】
さらに、第４の発明は、前記マイコンから出力される前記リレーを制御する信号Ａと、前記マイコンから出力される前記スイッチ部を制御する信号Ｂを備えた請求項３記載の水平偏向回路としたものであり、トランジスタを非スタックで動作させていた時に画面に映し出された縦線等の妨害を取り除くことができる。
【００１６】
以下、本発明の実施例を図面を参照しながら説明する。
（実施の形態１）
以下、本発明の実施の形態１における水平偏向回路について図１から図３を用いて説明する。図１は本発明の実施の形態１における水平偏向回路のブロック構成図、図２は本発明の実施の形態１におけるスイッチ部の一例の構成図、図３は本発明の実施の形態１における水平偏向回路の動作説明図を示す。なお、図１において図７に対応する部分は説明を省略する。
【００１７】
図１において符号１６は駆動パルス１を伝達するか、伝達を絶つかをきめるスイッチ部であり、例えば、ＦＥＴやアナログスイッチ等で構成されている。このスイッチ部の制御信号としてリレー１１の駆動信号１２を用いている。
【００１８】
スイッチ部１６の動作を以下に記述する。リレー１１が駆動して、トランジスタ７のコレクタ・エミッタ間を短絡したときに、スイッチ部１６を開放状態にしてフォトカプラ３からドライブ増幅回路５への駆動パルス１の伝達を絶つ。また、リレー１１が開放状態の時は、スイッチ部１６は駆動状態となり駆動パルス１をドライブ増幅回路５に伝達する。また、スイッチ部１６では水平偏向回路が停止しないように時定数を定めている。
【００１９】
ここでは、スイッチ部１６がＦＥＴを用いた構成の場合の例について図２、及び図３を用いて説明する。
【００２０】
まず、水平偏向回路がスタックから非スタックへの切換が行なわれる場合について説明する。このとき、マイコン１３から出力される制御信号１２がＬｏｗレベルからＨｉｇｈレベルに切り替わることによりリレー１１が駆動してトランジスタ７のコレクタ・エミッタ間を短絡する。このとき、スイッチ部１６の構成要素であるＦＥＴ１７が導通状態になり、ドライブ増幅回路５への入力がＧＮＤレベルになるので駆動パルス１の伝達を絶つことができる。このことによりトランジスタ７が駆動しないため、偏向電流は必ずリレー１１を通って流れることになるので、従来の水平偏向回路で発生していた短絡されているトランジスタ７が遮断状態から導通状態に切り替わるときに生じる縦線等の妨害はない。
【００２１】
また、非スタックからスタックへの切換時は、ＦＥＴ１７を遮断状態にして駆動パルス１をフォトカプラ３からドライブ増幅回路５に伝達し、リレー１１を開放状態にする。
【００２２】
上記の動作により、トランジスタを非スタックで動作させていた時に画面に映し出された縦線等の妨害を取り除くことができる。
【００２３】
このＦＥＴ１７の導通・遮断状態の制御とリレー１１の駆動・開放状態の制御のシーケンスは水平偏向回路の停止が起こらないように次のシーケンスでなければならない。すなわち、スタックから非スタックに切り替わるときには、リレー１１が駆動して、その後ＦＥＴ１７を導通させて駆動パルス１の伝達を絶つ。非スタックからスタックに切り替えるときには、ＦＥＴ１７を遮断して駆動パルス１をドライブ増幅回路５に伝達した後にリレー１１を開放状態にしなければならない。このシーケンスを実現するためＦＥＴ１７のゲートにダイオード１８、抵抗素子１９、容量素子２０を図２のように接続して時定数を持たせている。まず、スタックから非スタックに切り替えるとき、制御信号１２がＬｏｗレベルからＨｉｇｈレベルに変わると、遅延時間ｔｄをもってリレー１１に電流が流れる。この後に、抵抗素子１９、容量素子２０が決める時定数により、図３に示すようにＦＥＴ１７を導通状態にし、駆動パルス１の伝達を絶つ。
【００２４】
また、非スタックからスタックに切り替えるときには、制御信号１２がＨｉｇｈレベルからＬｏｗレベルに変わる。リレー１１が開放状態になる前にＦＥＴ１７を遮断状態にして駆動パルス１をトランジスタ７のベースに伝達しトランジスタ７を駆動させなければならない。
【００２５】
この時は、容量素子２０に蓄えられている電荷の引き抜きを抵抗素子１９を介さずにダイオード１８を通じて素早く行なう構成としている。すなわち、リレー１１の遅延時間ｔｄよりも短い時間でＦＥＴ１７を遮断状態にしている。このため、図３に示すように非スタックからスタックへの切換はリレー１１が開放状態となる前にトランジスタ７のベースに駆動パルスが伝達されている。
【００２６】
この様に、ＦＥＴ１７の導通・遮断状態の切り替えとリレー１１の駆動・開放状態の切換シーケンスを制御することにより水平偏向回路が停止しない構成としている。
【００２７】
（実施の形態２）
以下、本発明の実施の形態２における水平偏向回路について図４から図６を用いて説明する。なお、図４において図１に対応する部分は説明を省略する。
【００２８】
実施の形態１で述べたように、ＦＥＴ１７の導通・遮断状態の切り替えとリレー１１の駆動・開放状態の切換シーケンスを制御することにより水平偏向回路が停止しないように設定しなければならない。
【００２９】
この例では、ＦＥＴ１７の制御信号２１とリレー１１の制御信号１２をそれぞれマイコン１３から出力し、スタック・非スタックの切換シーケンスをマイコン１３に管理させる構成としている。
【００３０】
すなわち、２種類の制御信号１２、及び２１の管理をマイコン１３で行なっているので、図５に示すように、実施の形態２におけるスイッチ部１６の構成は、図２と比較してダイオード１８、及び抵抗素子１９が不要となる構成となる。
【００３１】
実施の形態２の制御信号１２と制御信号２１の切換タイミングを図６を用いて説明する。スタックから非スタックに移る場合はまず、制御信号１２をＬｏｗレベルからＨｉｇｈレベルに切り替えリレー１１を駆動させた後に、制御信号２１をＬｏｗレベルからＨｉｇｈレベルに切り替えＦＥＴ１７を導通状態にし駆動パルス１の伝達を絶つ。また、非スタックからスタックに切り替えるときには、制御信号２１をＨｉｇｈレベルからＬｏｗレベルに切り替え、ＦＥＴ１７を遮断状態にさせ駆動パルス１をドライブ増幅回路５に伝達させた後にある時間をおいて、制御信号１２をＨｉｇｈレベルからＬｏｗレベルに切り替えリレー１１を開放状態にさせる。
【００３２】
この様に、ＦＥＴ１７の導通・遮断状態の切り替えとリレー１１の駆動・開放状態の切換シーケンスを２種類の制御信号１２、及び２１を使ってマイコン１３が制御することにより水平偏向回路が停止しない構成としている。
【００３３】
さらに、ダイオード、及び抵抗素子の部品の削減と、マイコン１３によるシーケンスの管理を行なっているので妨害に強い構成が可能である。
【００３４】
【発明の効果】
以上のように、本発明では、トランジスタをスタック・非スタックに切り替える構成を持つ水平偏向出力回路において、非スタック時にエミッタ・コレクタ間が短絡されるトランジスタのベースに伝達される駆動パルスの伝達を絶つスイッチを備えることにより、このトランジスタが駆動せず偏向電流の経路が一定となるため高画質の映像を供給する水平偏向回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における水平偏向回路のブロック構成図
【図２】本発明の実施の形態１におけるスイッチ部の構成例の図
【図３】本発明の実施の形態１における水平偏向回路の動作説明図
【図４】本発明の実施の形態２における水平偏向回路のブロック構成図
【図５】本発明の実施の形態２におけるスイッチ部の構成例の図
【図６】本発明の実施の形態２における水平偏向回路の動作説明図
【図７】従来の水平偏向回路路のブロック構成図
【符号の説明】
１  駆動パルス
２、３  フォトカプラ
４、５  ドライブ増幅回路
６、７  トランジスタ
８、９、１８  ダイオード
１０、１５、２０  容量素子
１１  リレー
１２、２１  制御信号
１３  マイコン
１４  偏向ヨーク
１６    スイッチ部
１７  ＦＥＴ
１９  抵抗素子
【図１】
0003562302.tif 000002
【図２】
0003562302.tif 000003
【図３】
0003562302.tif 000004
【図４】
0003562302.tif 000005
【図５】
0003562302.tif 000006
【図６】
0003562302.tif 000007
【図７】
0003562302.tif 000008