(57)【特許請求の範囲】
【請求項１】
銅又は銅合金（以下、銅で代表する）で構成される下層配線層と、前記下層配線層を覆う層間絶縁膜と、前記層間絶縁膜に開口されて前記下層配線層の一部を露出するビアホールと、前記ビアホール内に埋設された銅からなり前記下層配線層に接続される銅ビアと、前記銅ビアの上層の層間絶縁膜に設けられた上層配線溝内に埋設された銅からなる上層配線層とを備え、前記上層配線層と前記下層配線層とが前記銅ビアを介して接続される半導体装置において、前記上層配線層と前記銅ビアとは一体の銅で形成されたデュアルダマシン構造として構成され、前記下層配線層と前記銅ビアとの接続領域には銅と密着性の良いＴａ、Ｔｉ又はＷからなる第２のバリア膜のみが形成され、それ以外の前記上層配線層及び前記銅ビアと前記層間絶縁膜との接触領域には前記層間絶縁膜と密着性の良いＴａＮ、ＴｉＮ又はＷＮからなる第１のバリア膜及び前記第２のバリア膜が積層されていることを特徴とする半導体装置。
【請求項２】
前記ビアホールのアスペクト比が１．５〜５であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のバリア膜と第２のバリア膜の組み合わせは、ＴａＮ膜とＴａ膜、ＴｉＮ膜とＴｉ膜、ＷＮ膜とＷ膜のいずれかであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
銅で構成された下層配線層上に形成された層間絶縁膜に所要の深さの上層配線溝を形成するとともに、前記上層配線溝の一部に前記下層配線層の一部を露出するビアホールを開口する工程と、前記上層配線溝及び前記ビアホールの各内面に前記層間絶縁膜と密着性の良いＴａＮ、ＴｉＮ又はＷＮからなる第１のバリア膜を成膜する工程と、前記第１のバリア膜をエッチングして前記ビアホールの底面の前記第１のバリア膜を除去する工程と、前記上層配線溝及び前記ビアホールの各内面に銅と密着性の良いＴａ、Ｔｉ又はＷからなる第２のバリア膜を成膜する工程と、前記ビアホール及び前記上層配線溝内に銅を埋設して上層配線層と銅ビアを一体に形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のバリア膜の成膜方法として、ビアホール内における第１のバリア膜の膜厚が側面よりも底面で薄く形成されるようなスパッタ法を用いることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多層配線構造を有する半導体装置に関し、特に上下の配線層を接続するビアの信頼性を改善した半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の微細化、高集積化に伴い、配線材料にアルミニウムよりも低抵抗のＣｕ（銅）又はＣｕ合金（以下、Ｃｕで代表して述べる）が用いられている。多層配線構造の場合に、Ｃｕを用いる場合には、例えば、上層及び下層の各配線層をＣｕで形成するとともに、上下の配線層を接続するビアもＣｕで形成する。しかしながら、配線層やビアにＣｕを用いると、Ｃｕ原子がシリコン酸化膜等から構成されている層間絶縁膜中に拡散され、近接する隣接配線との界面において再結晶化して当該隣接配線との短絡の原因になる。あるいは、Ｃｕ原子が直下のシリコン基板に形成されている素子の不純物層に侵入し、当該素子にダメージを与えて素子特性を劣化する要因になる。このようなＣｕによる半導体装置の特性の劣化、いわゆるＣｕ汚染を防止するため、従来からＣｕと層間絶縁膜とが接する領域にＣｕの拡散を防止するためのバリア膜を形成することが行われている。
【０００３】
この種のバリア膜として、例えば、特開平４−１２７５２７号公報には、Ｔａ（タンタル）の単一膜を用いた技術が記載されている。また、特開２００１−１７６９６５号公報には、ＴａＮ（窒化タンタル）の単一膜を用いた技術が記載されている。しかしながら、前者の技術では、ＴａはＣｕとの密着性は良いが層間絶縁膜との密着性が低いため、例えばダマシン配線を形成する際のＣＭＰ（化学機械研磨）工程によってＣｕ配線層とＴａバリア膜が層間絶縁膜から剥離してしまうという問題が生じる。また、後者の技術では、ＴａＮは層間絶縁膜との密着性は良いがＣｕとの密着性が低いため、ＣＭＰ工程によってＣｕ配線層とＴａＮバリア膜との界面で剥離が生じてしまうという問題がある。
【０００４】
このような問題を解消するために、バリア膜を積層構造とした技術が提案されている。例えば、特開平１１−３０７５３０号公報には、バリア膜としてＴａＳｉＮ（窒化シリコンタンタル）、ＴａＮ等のタンタル系金属からなる高融点金属膜を用いる場合に、バリア膜とＣｕ配線層との間にＴａやＴａを含むアモルファス金属を形成してＣｕとＴａＮとの密着性を高める技術が記載されている。
【０００５】
このようなＴａとＴａＮの積層バリア膜を用いた多層配線構造の一例を図１０を参照して説明する。この例は、層間絶縁膜に上層配線層とビアとを同時かつ一体に形成するデュアルダマシン構造の例であり、先ず、図１０（ａ）において、素子分離絶縁膜２０３で囲まれる領域にゲート電極２０５や不純物層２０６等から構成される所要の素子２０２が形成されているシリコン基板２０１上に第１層間絶縁膜２０７が形成され、かつ当該第１層間絶縁膜２０７には前記不純物層２０６に電気接続したＷ（タングステン）からなる素子コンタクト２０９が形成されているものとする。その上に、シリコン酸化膜からなる第２層間絶縁膜２１０を形成した後、フォトリソグラフィ技術により前記第２層間絶縁膜２１０の所要領域を全膜厚にわたって除去して第１配線溝２１１を形成し、全面にＴａＮ（窒化タンタル）バリア膜２１３、Ｔａ（タンタル）バリア膜２１４を順次スパッタ法により成膜し、さらにＣｕシード膜２１５をスパッタ法により成膜する。そして、前記Ｃｕシード膜２１５を利用してメッキ法によりＣｕメッキ膜２１６を形成し、前記第１配線溝２１１をＣｕメッキ膜２１６で埋設する。その後、図１０（ｂ）のように、ＣＭＰ（化学機械研磨）法により前記Ｃｕメッキ膜２１６、Ｔａバリア膜２１４、ＴａＮバリア膜２１３を研磨して平坦化し、第１配線層としての第１Ｃｕ配線層２１２を形成する。
【０００６】
次いで、図１０（ｃ）のように、シリコン酸化膜からなる第３層間絶縁膜２２０を形成した後、フォトリソグラフィ技術により前記第３層間絶縁膜２２０の表面から所要の深さの所要のパターンの第２配線溝２２１を形成する。さらに、形成された第２配線溝２２１の底面の１箇所または複数箇所に前記第１配線層２１２の表面を露出させるビアホール２２２を開口する。そして、全面にＴａＮバリア膜２２５、Ｔａバリア膜２２６を順次スパッタ法により成膜し、さらにＣｕシード膜２２７をスパッタ法により成膜する。そして、Ｃｕシード膜２２７を利用してメッキ法によりＣｕメッキ膜２２８を形成し、前記第２配線溝２２１及びビアホール２２２をＣｕメッキ膜２２８で埋設する。その後、図１０（ｄ）のように、ＣＭＰ法によりＣｕメッキ膜２２８、Ｔａバリア膜２２６、ＴａＮバリア膜２２５を研磨して平坦化し、第２配線層としての第２Ｃｕ配線層２２３及びＣｕビア２２４を形成する。
【０００７】
このように、第１配線層、第２配線層及びビアをＣｕで形成したいわゆるデュアルダマシン構造の多層配線構造が形成されるが、この構造では各配線層において、Ｃｕと層間絶縁膜との界面にＴａＮ／Ｔａ積層バリア膜が形成されているので、Ｃｕ原子が層間絶縁膜中に拡散することが防止され、隣接する配線層や素子にＣｕが拡散して生じる短絡や素子特性の劣化等のＣｕ汚染が防止できる。また、ＴａはＣｕとＴａＮのいずれとも密着性が良いため、ＴａをＣｕとＴａＮとの間に介在させることで結果としてＣｕとＴａＮとの密着性、さらにはＣｕと層間絶縁膜との密着性が改善される。これにより、前述のＣＭＰ法により表面を平坦に研磨したときに研磨剤がＣｕと層間絶縁膜の界面に浸入して密接力を低下するとともに、機械的な応力によってＣｕと層間絶縁膜との密着性が損なわれてＣｕの配線層が剥離される等の不具合を解消することが可能になる。
【０００８】
【発明が解決しようとする課題】
以上のように、層間絶縁膜とＣｕとの界面にＴａ／ＴａＮの積層バリア膜を形成することで、Ｃｕの拡散と剥離を有効に防止することが可能になる。しかしながら、このバリア膜を図１０に示したＣｕビア２２４に適用した構造を下層の第１配線層、すなわち第１Ｃｕ配線層２１２について見ると、Ｃｕビア２２４の底面に対向する第１Ｃｕ配線層２１２の上面にはＴａＮバリア膜２２５が接した状態に形成されることになる。前述のように、ＴａＮバリア膜２２５はＣｕとの密着性が低いため、Ｃｕビア２２４を通して第２Ｃｕ配線層２２３から第１Ｃｕ配線層２１２に電流を通流したときに、第１Ｃｕ配線層２１２のＣｕとＴａＮバリア膜２２５の界面においてエクトロマイグレーション、すなわち第１Ｃｕ配線層２１２の上面のＣｕ原子がＴａＮバリア膜２２５との界面に沿って他の領域にまで移動し、Ｃｕビア２２４の底面領域において第１Ｃｕ配線層２１２の表面領域でのＣｕが消失されてボイドが発生する状態となり、これによりＴａＮバリア膜２２５と第１Ｃｕ配線層２１２との密着状態が損なわれ、両者間でのコンタクト抵抗が増大するという問題が生じる。また、製造プロセスにおける熱ストレスにより同様に第１Ｃｕ配線層２１２とＴａＮバリア膜２２５の界面での密着性が低下してコンタクト抵抗が増大するという問題も生じる。
【０００９】
本発明の目的は、Ｃｕ汚染を防止する一方で、Ｃｕビアにおける下層配線層との密着性を改善してコンタクト抵抗を低減することが可能な半導体装置およびその製造方法を提供するものである。
【００１０】
【課題を解決するための手段】
本発明は、Ｃｕ（ＣｕとＣｕ合金を含む）で構成される下層Ｃｕ配線層と、当該下層Ｃｕ配線層を覆う層間絶縁膜と、当該層間絶縁膜に開口されて下層Ｃｕ配線層の一部を露出するビアホールと、ビアホール内に埋設されたＣｕからなり下層Ｃｕ配線層に接続されるＣｕビアと、前記Ｃｕビアの上層の層間絶縁膜に設けられた上層配線溝内に埋設された上層Ｃｕ配線層とを備える半導体装置において、上層Ｃｕ配線層とＣｕビアとは一体のＣｕで形成されたデュアルダマシン構造として構成され、下層Ｃｕ配線層とＣｕビアとの接続領域にはＣｕと密着性の良いＴａ、Ｔｉ又はＷからなる第２のバリア膜のみが形成され、それ以外の上層Ｃｕ配線層及びＣｕビアと層間絶縁膜との接触領域には層間絶縁膜と密着性の良いＴａＮ、ＴｉＮ又はＷＮからなる第１のバリア膜及び前記第２のバリア膜が積層されていることを特徴とする。
【００１１】
本発明では、ビアホールのアスペクト比が１．５〜５であることが好ましい。また、第１のバリア膜と第２のバリア膜の組み合わせは、ＴａＮ膜とＴａ膜、ＴｉＮ膜とＴｉ膜、ＷＮ膜とＷ膜のいずれかであることが好ましい。
【００１２】
また、本発明の半導体装置の製造方法は、Ｃｕで構成された下層Ｃｕ配線層上に形成された層間絶縁膜に所要の深さの上層配線溝を形成するとともに、上層配線溝の一部に下層Ｃｕ配線層の一部を露出するビアホールを開口する工程と、上層配線溝及びビアホールの各内面に層間絶縁膜と密着性の良いＴａＮ、ＴｉＮ又はＷＮからなる第１のバリア膜を成膜する工程と、第１のバリア膜をエッチングしてビアホールの底面の第１のバリア膜を除去する工程と、上層配線溝及びビアホールの各内面にＣｕと密着性の良いＴａ、Ｔｉ又はＷからなる第２のバリア膜を成膜する工程と、ビアホール及び上層配線溝内にＣｕを埋設して上層Ｃｕ配線層とＣｕビアを一体に形成する工程とを含むことを特徴とする。
【００１３】
本発明の製造方法では、第１のバリア膜の成膜方法として、ビアホール内における第１のバリア膜の膜厚が側面よりも底面で薄く形成されるようなスパッタ法を用いることが好ましい。
【００１４】
なお、これらの製造方法おいて、ビアホールをアスペクト比が１．５〜５となるように開口し、第１のバリア膜をスパッタ法で成膜し、第１のバリア膜を前記ビアホールの底面の第１のバリア膜が除去されるまでエッチングする方法を採用する。あるいは、第１のバリア膜の成膜方法として、微小な開口径寸法のビアホールの底面に第１のバリア膜が成膜され難いスパッタ法を用いる。また、Ｃｕビアを形成する工程、あるいは上層Ｃｕ配線層とＣｕビアを一体に形成する方法は、ビアホールあるいは上層Ｃｕ配線溝内にＣｕを厚く成長した後、ＣＭＰ法によって層間絶縁膜の表面と平坦になるまで研磨する方法を採用する。
【００１５】
本発明によれば、Ｃｕで構成される下層配線層と上層配線層とを接続するために上層配線層と一体に形成されたＣｕビアの底面にＣｕと密着性のよい第２のバリア膜が１層に形成され、それ以外の上層配線層及びＣｕビアと層間絶縁膜との接触領域には層間絶縁膜と密着性の良い第１のバリア膜及び前記第２のバリア膜が積層されているので、これらのバリア膜によって半導体装置におけるＣｕ汚染を防止するとともに、Ｃｕビアの側面ないし上層配線層の下面においてＣｕと層間絶縁膜との密着性を高め、Ｃｕビアの剥離が防止される。また、その一方で、Ｃｕビアの底面には第２のバリア膜が存在するのみであるので、下層配線層とＣｕビアとの密着性が高いものになり、Ｃｕビアと下層配線層との界面でのＣｕ原子の移動を抑制し、エレクトロマイゴレーション耐性や熱ストレス耐性が高く、コンタクト抵抗の低い多層配線構造を得ることが可能になる。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１（ａ），（ｂ）は本発明をデュアルダマシン構造に適用した第１の実施形態の平面パターン図とそのＡＡ線に沿う断面図である。シリコン基板１０１には素子分離絶縁膜１０３で囲まれた所要の領域に素子１０２が形成されている。ここでは、素子１０２として前記シリコン基板１０１の主面上にゲート絶縁膜１０４及びゲート電極１０５が形成されるとともに、前記ゲート電極１０５を挟んだ両側領域のシリコン基板１０１にソース・ドレインの不純物層１０６が形成されたＭＯＳトランジスタが形成されている。そして、前記シリコン基板１０１上にシリコン酸化膜からなる第１層間絶縁膜１０７が形成され、前記第１層間絶縁膜１０８には前記不純物層１０６につながるコンタクトホール１０８が開口され、当該コンタクトホール１０８内にはＷ（タングステン）、Ｔｉ（チタン）等の高融点金属が埋設されて素子コンタクト１０９が形成され、前記素子１０２に対する電気接続が行われるようになっている。
【００１７】
前記第１層間絶縁膜１０７上にはシリコン酸化膜からなる第２層間絶縁膜１１０が３００ｎｍ程度の厚さに形成され、前記第２層間絶縁膜１１０には全膜厚にわたって所要のパターンの第１配線溝１１１が形成され、当該第１配線溝１１１内にはＣｕが埋設された第１配線層１１２が形成され、前記素子コンタクト１０９を介して前記素子１０２（不純物層１０６）に電気接続されている。この第１配線層１１２は前記第１配線溝１１１の内面にＴａＮバリア膜１１３、Ｔａバリア膜１１５が積層されており、第２層間絶縁膜１１０へのＣｕの拡散を防止してＣｕ汚染を防止するようになっている。
【００１８】
前記第２層間絶縁膜１１０上には、シリコン酸化膜からなる第３層間絶縁膜１２０が６００ｎｍ程度の厚さに形成されており、前記第３層間絶縁膜１２０には表面からほぼ半分の３００ｎｍ程度の深さに所要のパターンの第２配線溝１２１が形成される。また、前記第２配線溝１２１の底面の一部ないし複数箇所（図では１箇所）には前記第１配線層１１２の表面を露出する深さ３００ｎｍ程度のビアホール１２２が開口されている。そして、前記第２配線溝１２１及びビアホール１２２の内面にはＴａＮバリア膜１２５とＴａバリア膜１２６が形成され、かつＣｕが埋設されて第２配線層１２３及びＣｕビア１２４が形成されている。ここで、前記Ｃｕビア１２４の底面においては、前記ＴａＮバリア膜１２５は存在しておらず、Ｔａバリア膜１２６のみが存在している。
【００１９】
さらに、前記第３配線層１２０上には第４層間絶縁膜１３０が形成され、当該第４層間絶縁膜１３０が最上層絶縁膜として構成される。あるいは、図示は省略するが第４層間絶縁膜に第２配線層と同様な第３配線層が形成され、その上に最上層絶縁膜としての第５層間絶縁膜が形成されることもある。
【００２０】
図１に示した実施形態の半導体装置の製造方法を図２ないし図４の要部拡大断面図を参照して説明する。先ず、図２（ａ）のように、前記したＭＯＳトランジスタからなる素子１０２が形成されているシリコン基板１０１上にシリコン酸化膜からなる第１層間絶縁膜１１０を所要の厚さに形成し、当該第１層間絶縁膜１１０に図外のフォトレジストを用いたフォトリソグラフィ技術により不純物層１０６を露出するコンタクトホール１０８を開口する。次いで、コンタクトホール１０８を埋め込むまでスパッタ法により全面にＷを堆積し、その後ＣＭＰ法によりＷの表面を平坦に研磨し、Ｗをコンタクトホール１０８内にのみ残し素子コンタクト１０９を形成する。
【００２１】
次いで、図２（ｂ）のように、シリコン酸化膜からなる第２層間絶縁膜１１０を３００ｎｍ程度の膜厚に形成した後、図外のフォトレジストを用いたフォトリソグラフィ技術により前記第２層間絶縁膜１１０の全膜厚にわたって所要のパターンの第１配線溝１１１を形成する。次いで、全面にＴａＮバリア膜１１３、Ｔａバリア膜１１４を順次スパッタ法により成膜する。各バリア膜の膜厚は１０〜２０ｎｍ程度とする。さらに、その上に同図に破線で示すＣｕシード膜１１５をスパッタ法により適宜な膜厚に成膜する。そして、Ｃｕシード膜１１５を利用してメッキ法によりＣｕメッキを行い、前記Ｃｕシード膜１１５上に少なくとも前記第１配線溝１１１を完全に覆う膜厚のＣｕメッキ膜１１６を形成する。その後、図２（ｃ）のように、ＣＭＰ法により前記Ｃｕメッキ膜１１６（Ｃｕシード膜１１５を含む）、Ｔａバリア膜１１４、ＴａＮバリア膜１１３の表面を第２層間絶縁膜１１０の表面と平坦になるまで順次研磨し、表面が平坦化された第１配線層１１２を形成する。なお、このＣＭＰ法を行う際に、ＣＭＰストッパ膜として第２層間絶縁膜１１０の表面上に図外のＳｉＮ（シリコン窒化膜）を所要の膜厚で形成することが常法として行われているが、ここではこの点についての説明は省略する。
【００２２】
次いで、図３（ａ）のように、前記第２層間絶縁膜１１０及び第１配線層１１２の上にシリコン酸化膜からなる第３層間絶縁膜１２０を６００ｎｍ程度の膜厚に形成した後、図外のフォトレジストを用いたフォトリソグラフィ技術により前記第３層間絶縁膜１２０の表面から３００ｎｍ程度の深さに所要のパターンの第２配線溝１２１を形成する。さらに、前記第２配線溝１２１の底面の１箇所または複数箇所に前記第１配線層１１２の表面を露出させるビアホール１２２を開口する。前記第２配線溝１２１の幅寸法は当該半導体装置に要求される微小な寸法であり、前記ビアホール１２２の開口径寸法は第２配線溝１２１よりも極めて微小寸法の１００〜２００ｎｍ程度とする。そして、図３（ｂ）のように、全面にＴａＮバリア膜１２５をスパッタ法により１０〜２０ｎｍの膜厚に成膜する。このとき、ビアホール１２２の開口径寸法は前述のように微小寸法で深さに対する開口径の比であるアスペクト比が１．５〜５程度であるため、成膜されたＴａＮバリア膜１２５はビアホール１２２内においては側面よりも底面の膜厚が薄く形成される。この例では底面には５〜１０ｎｍ程度の膜厚に形成される。その後、ＴａＮバリア膜１２５に対しドライエッチングを施すと、図３（ｃ）のように、膜厚の薄いビアホール１２２の底面のＴａＮバリア膜１２５が最初にエッチング除去されてビアホール１２２の底面に第１配線層１１２の表面が露出されるため、その時点でエッチングを停止する。この時点では、ビアホール１２２の側面及び第２配線溝１２１の底面及び側面にはＴａＮ膜１２５が残された状態となる。
【００２３】
しかる後、図４（ａ）のように、第２配線溝１２１及びビアホール１２２の内面を含む全面にＴａバリア膜１２６をスパッタ法により１０〜２０ｎｍの膜厚に成膜する。さらにその上に、図４（ｂ）のように、破線で示すＣｕシード膜１２７をスパッタ法により成膜する。そして、前記Ｃｕシード膜１２７を利用してメッキ法によりＣｕメッキを行い、前記Ｃｕシード膜１２７上に少なくとも前記第２配線溝１２１及びビアホール１２２を完全に覆う膜厚のＣｕメッキ膜１２８を形成する。その後、ＣＭＰ法により前記Ｃｕメッキ膜１２８（Ｃｕシード膜１２７を含む）、Ｔａバリア膜１２６、ＴａＮバリア膜１２５の表面を第３層間絶縁膜１２０の表面と平坦になるまで順次研磨し、図４（ｃ）のように、表面が平坦化された第２配線層１２３と、その下のＣｕビア１２４を形成する。なお、このＣＭＰ法を行う際のＣＭＰストッパ膜として第３層間絶縁膜の表面上にＳｉＮを形成することは第１配線層の形成と同じであるが、この点についての説明は省略する。その後、図１に示したような第４層間絶縁膜１３０や図外の第３配線層を形成するが、その点についても説明は省略する。
【００２４】
このように第１の実施形態のデュアルダマシン構造では、Ｃｕからなる第２配線層１２３の側面及び底面と、Ｃｕからなる第１配線層１１２に電気接続を行うＣｕビア１２４の側面はそれぞれＴａバリア膜１２６とＴａＮバリア膜１２５からなるＴａ／ＴａＮの積層バリア膜構造とされているが、Ｃｕビア１２４の底面は１層のＴａバリア膜１２６のみとされている。そのため、第２配線層１２３の側面及び底面とＣｕビア１２４の側面においては、ＴａとＣｕとの密着性が良いこと、ＴａＮとシリコン酸化膜との密着性が良いこと、及びＴａとＴａＮとの相互密着性が良いことによってＣｕとシリコン酸化膜、すなわち第２配線層１２３及びＣｕビア１２４と第３層間絶縁膜１２０との密着性が高いものとなる。これにより、熱履歴を受けた場合でも第２配線層１２３やＣｕビア１２４のＣｕが第３層間絶縁膜１２０に拡散することが防止され、隣接配線との短絡や素子等へのダメージを防止し、いわゆるＣｕ汚染を防止することが可能になる。
【００２５】
一方、第１配線層１１２の上に密着して相互に電気接続を行うためのＣｕビア１２４の底面にはＴａバリア膜１２６が存在するのみであり、従来のようにＴａＮバリア膜は存在していない。したがって、ＴａとＣｕとの密着性が良いことにより第１配線層１１２とＣｕビア１２４との密着性が高いものになり、Ｃｕビア１２４を通して第１配線層１１２に電流を通流した場合でも、Ｔａバリア膜１２６と第１配線層１１２との界面でのＣｕ原子の移動が生じることがなく両者の密着状態が保持されるため、エレクトロマイゴレーション耐性や熱ストレス耐性が高く、コンタクト抵抗の低いデュアルダマシン構造が構成されることになる。
【００２６】
ここで、前記製造方法の説明では、図３（ｂ），（ｃ）のＴａＮバリア膜１２５の成膜工程においては通常のスパッタ法を用い、ビアホール１２２におけるアスペクト比が高いことを利用してビアホール１２２の底面にＴａＮバリア膜１２５を薄く形成している。この場合、例えば斜めスパッタ法を採用することにより、ビアホール１２２の底面のＴａＮバリア膜１２５の膜厚を他の面よりも極端に薄く形成することが可能である。あるいは、バイアススパッタ法を改善したスパッタ法とすることで、ビアホール１２２の底面にＴａＮバリア膜１２５が殆ど成膜されることがないようにすることも可能である。特に、この成膜方法を採用した場合には、ビアホール１２２の底面のＴａＮバリア膜１２５をエッチング除去する工程が不要にでき、製造コストを削減する上でも有効である。
【００２７】
図５は本発明をデュアルダマシン構造に適用した参照例としての第２の実施形態の断面図であり、第１の実施形態と等価な部分に同一符号を付してある。この実施形態では、Ｃｕビア１２４の底面が１層のＴａバリア膜１２６で構成されていることは第１の実施形態と同様であるが、ここでは第２配線層１２３の底面、すなわち第２配線溝１２１の底面もＴａバリア膜１２６の１層バリア膜構造となっている。第２配線層１２３及びＣｕビア１２４の各側面がＴａＮバリア膜１２５とＴａバリア膜１２６の積層構造であることは第１の実施形態と同じである。この第２の実施形態は特に、ビアホールのアスペクト比が小さい場合に有効な構造の例である。
【００２８】
図６は第２の実施形態の半導体装置の製造工程の主要工程を示す要部の拡大断面図である。第１の実施形態の図３（ａ）の工程と同様に第３層間絶縁膜１２０を成膜し、第２配線溝１２１とビアホール１２２を開口した後、図６（ａ）のように、全面にＴａＮバリア膜１２５をスパッタ法により成膜する。成膜されるＴａＮバリア膜１２５は、ビアホール１２２のアスペクト比が第１の実施形態の場合よりも小さいことにより、ビアホール１２２の底面においても他の面（第２配線溝１２１の側面、底面及びビアホール１２２の側面）とほぼ同様な膜厚に形成されることになる。その上で、図６（ｂ）のように、ＴａＮバリア膜１２５に対して異方性エッチングを行い、第３層間絶縁膜１２０の表面及び第２配線溝１２１とビアホール１２２の各底面のＴａＮバリア膜１２５をエッチング除去し、第２配線溝１２１とビアホール１２２の各側面にＴａＮバリア膜１２５を残す。
【００２９】
しかる上で、図６（ｃ）のように、第１の実施形態と同様に、全面にＴａバリア膜１２６をスパッタ法により成膜し、さらにＣｕシード膜１２７をスパッタ法により成膜し、当該Ｃｕシード膜１２７を利用してＣｕメッキ法によりＣｕメッキ膜１２８を形成してビアホール１２２及び第２配線溝１２１を覆い、その後ＣＭＰ法によりＣｕメッキ膜１２８（Ｃｕシード膜１２７を含む）及びＴａバリア膜１２６を研磨して表面を平坦化し、図５に示したように、Ｃｕメッキ膜１２８を第２配線溝１２１とビアホール１２２内にのみ残し、第２配線層１２３とＣｕビア１２４を形成する。これにより、第２配線層１２３とＣｕビア１２４は各側面にＴａ／ＴａＮ積層バリア膜１２５，１２６が形成され、各底面はＴａバリア膜１２６の１層構造となる。
【００３０】
この第２の実施形態では、第２配線層１２３とＣｕビア１２４の各側面においてはＴａ／ＴａＮ積層バリア膜１２５，１２６で覆われ、第２配線層１２３は底面においてはＴａバリア膜１２６で覆われているため、第２配線層１２３やＣｕビア１２４のＣｕ原子が第３層間絶縁膜１２０に拡散することが防止され、Ｃｕ汚染を防止することができる。また、第１配線層１１２と接触するＣｕビア１２４の底面にはＴａＮバリア膜が存在せず、Ｔａバリア膜１２６の１層構造であるため、第１配線層１１２とＣｕビア１２４の密着性を高めてエレクトロマイグレーション耐性や熱ストレス耐性を高め、低抵抗なコンタクト抵抗が得られる。なお、第２配線層１２３の底面はＴａバリア膜１２６の単一膜構造であるため、当該底面において第３層間絶縁膜１２０との密着性が低下されることになるが、この底面の周囲には側面のＴａ／ＴａＮ積層バリア膜１２５，１２６が存在してＣＭＰ法での研磨に際しての保護膜として機能するため、研磨剤が第２配線層１２３の側面から底面にまで浸入することは殆どなく、かつＣＭＰ法での機械的な応力が第２配線層１２３の底面にまで影響することが少ないため、ＣＭＰ法を行っても第２配線層１２３が剥離されるようなことはない。
【００３１】
図７は本発明をシングルダマシン構造に適用した参照例としての第３の実施形態の断面図である。第１の実施形態と同様に第１配線層１１２を形成し、その上に形成した第３下層間絶縁膜１２０Ａに第１配線層１１２と電気接続する箇所にビアホール１２２を開口、このビアホール１２２内にＣｕを埋設してＣｕビア１２４を形成したものである。その上に第３上層間絶縁膜１２０Ｂを形成して第２配線溝１２１を形成し、この第２配線溝１２１内にＣｕを埋設してシングルダマシン構造の第２配線層１２３を形成したものである。前記Ｃｕビア１２４では、側面にＴａ／ＴａＮ積層バリア膜１２５，１２６が形成され、底面にＴａバリア膜１２６が形成されている。また、前記第２配線層１２３は側面と底面にそれそれＴａ／ＴａＮ積層バリア膜１２５，１２６が形成されている。
【００３２】
第３の実施形態の製造方法は、図８（ａ）のように、第１配線層１１２上に第３上層間絶縁膜１２０Ａを形成した後、フォトリソグラフィ技術によりビアホール１２２を開口し、第１配線層１１２の上面を露出する。次いで、全面にＴａＮバリア膜１２５をスパッタ法により成膜した後、異方性エッチングによりビアホール１２２の側面にのみＴａＮバリア膜１２５を残し、ビアホール１２２の底面のＴａＮバリア膜を除去する。次いで、図８（ｂ）のように、全面にＴａバリア膜１２６をスパッタ法により成膜し、さらにスパッタ法によりＣｕシード膜１２７を成膜し、このＣｕシード膜１２７を用いてＣｕメッキ法によりビアホール１２２の深さよりも厚くＣｕメッキ膜１２８を形成する。次いで、図８（ｃ）のように、ＣＭＰ法によりＣｕメッキ膜１２８（Ｃｕシード膜１２７を含む）、Ｔａバリア膜１２６をエッチング除去し、Ｃｕメッキ膜１２８をビアホール１２２内にのみ残し、Ｃｕビア１２４を形成する。
【００３３】
次いで、図９（ａ）のように、第３上層間絶縁膜１２０Ｂを形成した後、フォトリソグラフィ技術により全厚さにわたる第２配線溝１２１を形成し、Ｃｕビア１２４の上面を露出する。次いで、全面にＴａＮバリア膜１２５及びＴａバリア膜１２６を順次スパッタ法により成膜してＴａ／ＴａＮ積層バリア膜１２５，１２６を形成し、さらにスパッタ法によりＣｕシード膜１２７を成膜し、このＣｕシード膜１２７を用いてＣｕメッキ法により第２配線溝１２１の深さよりも厚くＣｕメッキ膜１２８を形成する。次いで、図９（ｂ）のように、ＣＭＰ法によりＣｕメッキ膜１２８（Ｃｕシード膜１２７を含む）、Ｔａバリア膜１２６、ＴａＮバリア膜１２５をエッチング除去し、Ｃｕメッキ膜１２８を第２配線溝１２１内にのみ残し、第２配線層１２３を形成する。
【００３４】
この実施形態では、第２配線層１２３の側面及び底面とＣｕビア１２４の側面にそれぞれＴａ／ＴａＮ積層バリア膜１２５，１２６が存在しているため、Ｃｕ原子が第３下層間絶縁膜１２０Ａ及び第３上層間絶縁膜１２０Ｂに拡散することが防止され、Ｃｕ汚染を防止するとともに、Ｃｕと各層間絶縁膜１２０Ａ，１２０Ｂとの密着性が高められ、ＣＭＰ法等によるＣｕの剥離が防止される。また、Ｃｕビア１２４の底面はＴａバリア膜１２６のみが存在しているため、第１配線層１１２とＣｕビア１２４との密接性が高められ、エレクトロマイグレーション耐性や熱ストレス耐性が向上し、コンタクト抵抗の低減が可能になる。
【００３５】
なお、この実施形態では、Ｃｕビア１２４の上面はＴａ／ＴａＮ積層バリア膜１２５，１２６を介して第２配線層１２３の底面に接触しているため、この部分においてＣｕビア１２４と第２配線層１２３との密着性が低下されることは従来技術において説明した通りである。しかしながら、Ｃｕビア１２４の開口径寸法は微小であるため、エレクトロマイグレーションや熱ストレスを受けた場合に移動するＣｕ原子はＣｕビアの範囲内のみに抑制できるため、当該Ｃｕ原子の移動によるボイドの発生、すなわち密接状態の劣化が生じることは少なく、コンタクト抵抗の増大を有効に防止することが可能になる。
【００３６】
ここで、前記実施形態ではバリア膜としてＴａとＴａＮの組み合わせを用いた例を示しているが、ＴｉとＴｉＮ、あるいはＷとＷＮの組み合わせをバリア膜として用いることも可能である。すなわち、ＴｉとＷはＣｕとの密着性が良く、ＴｉＮとＷＮは層間絶縁膜としてのシリコン酸化膜との密着性が良い。また、本発明は配線層及びビアにＣｕ合金を用いる場合においても同様に適用することが可能である。
【００３７】
【発明の効果】
以上説明したように本発明は、Ｃｕで構成される下層配線層と上層配線層とを接続するために上層配線層と一体に形成されたＣｕビアの底面にＣｕと密着性のよい第２のバリア膜が１層に形成され、それ以外の上層配線層及びＣｕビアと層間絶縁膜との接触領域には層間絶縁膜と密着性の良い第１のバリア膜及び前記第２のバリア膜が積層されているので、これらのバリア膜によって半導体装置におけるＣｕ汚染を防止するとともに、Ｃｕビアの側面においてＣｕと層間絶縁膜との密着性を高め、Ｃｕビアの剥離が防止される。また、その一方で、Ｃｕビアの底面には第２のバリア膜が存在するのみであるので、下層配線層とＣｕビアとの密着性が高いものになり、Ｃｕビアと下層配線層との界面でのＣｕ原子の移動を抑制し、エレクトロマイゴレーション耐性や熱ストレス耐性が高く、コンタクト抵抗の低い多層配線構造を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の平面図とＡＡ線断面図である。
【図２】第１の実施形態の製造方法を工程順に示す拡大断面図のその１である。
【図３】第１の実施形態の製造方法を工程順に示す拡大断面図のその２である。
【図４】第１の実施形態の製造方法を工程順に示す拡大断面図のその３である。
【図５】本発明の第２の実施形態の断面図である。
【図６】第２の実施形態の製造方法を工程順に示す拡大断面図である。
【図７】第３の実施形態の断面図である。
【図８】第３の実施形態の製造方法を工程順に示す拡大断面図のその１である。
【図９】第３の実施形態の製造方法を工程順に示す拡大断面図のその２である。
【図１０】従来の半導体装置を製造工程順に示す断面図である。
【符号の説明】
１０１  シリコン基板
１０２  素子
１０５  ゲート電極
１０６  不純物層
１０７  第１層間絶縁膜
１０９  素子コンタクト
１１０  第２層間絶縁膜
１１２  第１配線層
１１３  ＴａＮバリア膜
１１４  Ｔａバリア膜
１２０  第３層間絶縁膜
１２０Ａ  第３下層間絶縁膜
１２０Ｂ  第３上層間絶縁膜
１２１  第２配線溝
１２２  ビアホール
１２３  第２配線層
１２４  Ｃｕビア
１２５  ＴａＮバリア膜
１２６  Ｔａバリア膜
１２７  Ｃｕシード膜
１２８  Ｃｕメッキ膜
【図１】
0003540302.tif 000002
【図２】
0003540302.tif 000003
【図３】
0003540302.tif 000004
【図４】
0003540302.tif 000005
【図５】
0003540302.tif 000006
【図６】
0003540302.tif 000007
【図７】
0003540302.tif 000008
【図８】
0003540302.tif 000009
【図９】
0003540302.tif 000010
【図１０】
0003540302.tif 000011