(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に絶縁層を介して形成された蛇行形状を有するインダクタ導体を含むンダクタンス可変素子であって、
前記インダクタ導体は、
複数の蛇行部分を有する蛇行形状分割電極と、
前記蛇行形状分割電極の各蛇行部分と接近する第１の部分を有するとともに、前記蛇行形状分割電極の先端と接近する第２の部分を有する戻り部分割電極と、
を含んで構成され、
前記蛇行形状分割電極の各蛇行部分と前記戻り部分割電極の第１の部分との間には、両者を接続あるいは分離するための第１のスイッチが配置され、
前記蛇行形状分割電極の先端と前記戻り部分割電極の第２の部分との間には、両者を直列に接続あるいは分離するための第２のスイッチが配置され、
前記各スイッチは、前記半導体基板の一部に形成されており、２つの拡散領域のそれぞれが異なる前記インダクタ用導体の一部に接続された電界効果トランジスタであり、
前記半導体基板上に前記インダクタ用導体と前記スイッチとが一体的に形成されたことを特徴とするインダクタンス可変素子。
【請求項２】
請求項１において、
前記スイッチを構成する電界効果トランジスタは、ｎチャネルトランジスタと、ｐチャネルトランジスタとを並列に接続したトランスミッションゲートであることを特徴とするインダクタンス可変素子。
【請求項３】
請求項１または２のいずれかにおいて、
前記半導体基板上に前記スイッチと前記インダクタ用導体とを形成した後に、この半導体基板の全表面に絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行なうことを特徴とするインダクタンス可変素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体装置等に組み込まれて、あるいは単体で使用される所定のインダクタンスを有するインダクタンス可変素子に関する。
【０００２】
【従来の技術】
近年の電子技術の発達に伴い、電子回路は各種分野において幅広く用いられており、特に半導体製造技術の進歩に伴って集積度が飛躍的に向上したＬＳＩ等が一般的になりつつある。
【０００３】
このようなＬＳＩを初めとする集積回路において、ＭＯＳトランジスタやバイポーラ・トランジスタあるいはダイオード等の半導体部品が多数形成されており、この他にもｐｎ接合を利用したコンデンサや半導体内の少数キャリアの密度によって特性が決定される抵抗等が組み込まれている。したがって、このような集積回路ではほとんど部品を外付けすることなく内部の個々の素子のみからなる大規模な回路が構成されている。
【０００４】
【発明が解決しようとする課題】
ところで、上述した従来の集積回路は、ほとんどの素子を含んで内部回路を構成できるようになっているが、コイルのみは外付けするようになっていた。しかも、このコイルが有するインダクタンスはコイルの形状によって決定されるため、必要に応じて適宜変更するといったことが不可能であった。例えば、インダクタンスを可変に設定するものとしては、コイルの内部に出入れする磁芯を有するものが知られているが、インダクタンスを変えようとすると、この磁芯の位置をずらす必要があり、構造が複雑となるため電子回路の一部として使用するには不向きである。
【０００５】
そこで、本発明はこのような点に鑑みて創作されたものであり、その目的は、外部からの制御によりインダクタンスを変更することができ、構造が単純なインダクタンス可変素子を提供することにある。
【０００６】
また、本発明の他の目的は、集積回路等の半導体部品と一体的に形成することが可能なインダクタンス可変素子を提供することにある。
【０００７】
【課題を解決するための手段】
（１）上述した課題を解決するために、本発明のインダクタンス可変素子は、
全体としてあるいは個々が蛇行形状を有する１つあるいは複数のインダクタ用導体と、
前記インダクタ用導体を分離あるいは接続する１つあるいは複数のスイッチと、
を備え、前記インダクタ用導体を単独で、あるいは組み合わせて用いることを特徴とする。
【０００８】
（２）また、本発明は、前記（１）の発明において、
全体として蛇行形状を有する前記インダクタ用導体の両端近傍に設けられた２つの入出力端子をさらに含み、
前記スイッチを切り替えることにより、前記２つの入出力端子間に存在する前記インダクタ用導体の蛇行数を切り替えて、前記２つの入出力端子間のインダクタンスを変更することを特徴とする。
【０００９】
（３）また、本発明は、前記（１）の発明において、
前記インダクタ用導体は半導体基板上に絶縁層を介して形成されており、
前記スイッチは、前記半導体基板の一部に形成されており、２つの拡散領域のそれぞれが異なる前記インダクタ用導体の一部に接続された電界効果トランジスタであり、
前記半導体基板上に前記インダクタ用導体と前記スイッチとが一体的に形成されたことを特徴とする。
【００１０】
（４）また、本発明は、前記（３）の発明において、
前記スイッチを構成する電界効果トランジスタは、ｎチャネルトランジスタと、ｐチャネルトランジスタとを並列に接続したトランスミッションゲートであることを特徴とする。
【００１１】
（５）また、本発明は、前記（３）または（４）のいずれかの発明において、
前記半導体基板上に前記スイッチと前記インダクタ用導体とを形成した後に、この半導体基板の全表面に絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行なうことを特徴とする。
【００１２】
【作用】
（１）の発明に係るインダクタンス可変素子は、１つあるいは複数のインダクタ用導体を有しており、これら各導体をスイッチによって接続あるいは分離して用いるものである。また、これら各インダクタ用導体は、全体としてあるいは個々が蛇行形状を有しており、スイッチの切り替えによってこれら各インダクタ用導体の接続状態を変更することにより、全体としてのインダクタンスがこの接続状態に応じて切り替わることになる。
【００１３】
（１）の発明によれば、スイッチを操作することにより１つあるいは複数のインダクタ用導体の接続状態を切り替え、これによりインダクタンスの変更が可能となる。
【００１４】
また、（２）の発明に係るインダクタンス可変素子は、上述した１つあるいは複数のインダクタ用導体の両端近傍に２つの入出力端子を有しており、スイッチを切り替えることにより、これら２つの入出力端子間に接続されるインダクタ用導体の数が切り替わる。したがって、使用する入出力端子を固定したまま、素子のインダクタンスのみを変えることが可能となる。
【００１５】
また、（３）の発明に係るインダクタンス可変素子は、上述したインダクタ用導体を半導体基板上に絶縁層を介して形成しており、しかも上述したスイッチをこの半導体基板の一部に拡散領域を設けた電界効果トランジスタによって形成している。したがって、この電界効果トランジスタのゲートに印加する電圧を変えることにより、インダクタ用導体間の接続および分離が行われる。
【００１６】
（３）の発明によれば、半導体基板にインダクタ用導体とスイッチとが形成されるため、構造が単純であり、しかもこのインダクタンス可変素子を集積回路やトランジスタ等の半導体部品と一体的に形成することができる。
【００１７】
また、（４）の発明に係るインダクタンス可変素子は、上述した電界効果トランジスタをｎチャネルトランジスタとｐチャネルトランジスタとを並列接続したトランスミッションゲートとしており、これによりソースあるいはドレインとして機能する拡散領域とゲートとの電位差に依存することなく常に安定して低抵抗なスイッチング動作を行うことができる。
【００１８】
また、（５）の発明に係るインダクタンス可変素子は、上述したインダクタンス可変素子を半導体基板上に形成した後に化学液相法等により全表面に絶縁膜を形成する。その後、この絶縁膜の一部にエッチングやレーザ光照射により孔をあけ、この孔に半田を盛ることにより端子付けが行われる。したがって、表面実装型の素子を簡単に製造することができ、表面実装型とすることによりこの素子の組み付け作業も容易となる。
【００１９】
【実施例】
以下、本発明を適用した実施例のインダクタンス可変素子について図面を参照しながら具体的に説明する。
【００２０】
なお、第１実施例に入る前に本発明の対象である蛇行形状のインダクタに関して簡単に説明する。図１は、蛇行形状のインダクタの原理を示す図である。凹凸状に屈曲した蛇行形状を有する電極１０に一方向の電流を流した場合には、隣接する凹凸部分で向きが反対となるような磁束が交互に発生し（例えば、図１に示したように、丸印の中に「・」がある記号の付近においての磁束の方向が図の紙面表面から垂直に出る方向となり、丸印の中に「×」がある記号の付近においての磁束の方向が図の紙面表面から垂直に入る方向となる）、あたかも１／２ターンのコイルが直列に接続された状態になる。したがって、図１に示したような蛇行形状を持つ素子は全体として所定のインダクタンスを有するインダクタ導体として機能させることができる。
【００２１】
また、渦巻き形状の電極の場合には、電極の両端部の一方が中心部に位置し、他方が周辺部に位置するのに対し、蛇行形状の電極では両端部が周辺部に位置するので、端子を設けたり、他の回路素子と接続したりする際に好都合でもある。
【００２２】
［第１実施例］
図２は、本発明を適用した第１実施例のインダクタンス可変素子の平面図である。また、図３は図２のインダクタンス可変素子内のスイッチの近傍の部分的拡大図である。
【００２３】
これらの図に示すように、本実施例のインダクタンス可変素子１００は、半導体基板であるｎ型シリコン基板（ｎ−Ｓｉ基板）４２の表面に絶縁層４０を介して形成された蛇行形状の電極１０と、この蛇行形状の電極１０の各蛇行部分を短絡するためのスイッチ１６，２４、３２とを含んで構成されている。
【００２４】
蛇行形状の電極１０は、その両端部分が他の蛇行部分よりも幅広形状を有している。この両端部分の幅広部の一方が入出力電極１２、他方が入出力電極１４となっている。
【００２５】
この蛇行形状の電極１０は、例えばアルミニウムや銅等の金属材料で形成されるが、ポリシリコン等の半導体材料で形成するようにしてもよい。
【００２６】
また、蛇行形状の電極１０は蛇行部分と戻り部分とから成っており、この戻り部分を形成することにより、上述した２つの入出力電極１２、１４が接近した位置に形成され、その後の配線等が容易となっている。
【００２７】
スイッチ１６は、蛇行形状の電極１０の入出力電極１２に最も近い蛇行部分と戻り部分とを部分的に短絡するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極１８と、ｎ−Ｓｉ基板４２の表面付近にゲート電極１８と一部が重なるように形成されている２つの拡散領域２０，２２とから構成されている。
【００２８】
このゲート電極１８は、上述した蛇行形状の電極１０と同様に例えばアルミニウムや銅等の金属材料やポリシリコン等の半導体材料を用いて形成される。また、拡散領域２０，２２のそれぞれは、ｐ形不純物を熱拡散あるいはイオン打ち込みにより、ｎ−Ｓｉ基板４２の一部に注入することにより形成されており、一方が電界効果トランジスタのソースに、他方がドレインに相当するものである。
【００２９】
これら２つの拡散領域２０，２２は、ゲート電極１８に対応する部分を挟んで隣接して配置されており、ゲート電極１８にサブストレートおよび拡散領域２０あるいは２２に対して相対的に所定の負の電圧を印加することにより、ｐ形のチャネルが形成されると、このチャネルによって相互に導通状態となる。しかも、一方の拡散領域２０は蛇行形状の電極１０の入出力電極１２に最も近い部分の一部に接続されており、他方の拡散領域２２は電極１０の戻り部分の一部に接続されているため、２つの拡散領域２０，２２間が導通状態になると、蛇行形状の電極１０の入出力電極に最も近い部分と戻り部分とが部分的に短絡状態となる。
【００３０】
同様に、スイッチ２４は、蛇行形状の電極１０の入出力電極１２に２番目に近い蛇行部分と電極１０の戻りの部分とを部分的に短絡するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極２６と、ｎ−Ｓｉ基板４２の表面付近であってゲート電極２６に一部が重なるように形成されている２つの拡散領域２８，３０とから構成されている。
【００３１】
拡散領域２８，３０は、他の拡散領域２０，２２と同様に、ｐ形不純物を熱拡散あるいはイオン打ち込みによりｎ−Ｓｉ基板４２の一部に注入することにより形成されており、拡散領域２８，３０の一方が電界効果トランジスタのソースに、他方がドレインに相当するものである。
【００３２】
これら２つの拡散領域２８，３０は、ゲート電極２６に対応する部分を挟んで隣接して配置されており、ゲート電極２６に所定の負の電圧を印加することにより、ｐ形のチャネルが形成されると、このチャネルによって相互に導通状態となる。しかも、一方の拡散領域２８は蛇行形状の電極１０の蛇行部分の中央部の一部に接続されており、他方の拡散領域３０は電極１０の戻り部分の一部に接続されているため、２つの拡散領域２８，３０間が導通状態になると、蛇行形状の電極１０の中央部の一部と戻り部分とが部分的に短絡状態となる。
【００３３】
図２において入出力電極１２から最も遠いスイッチ３２も他の２つのスイッチ１６，２４と同様にゲート電極３４および拡散領域３６，３８を有し、蛇行形状の電極１０の入出力電極から遠い部分と戻り部分との間の導通を制御するスイッチとして動作等も全く同様である。
【００３４】
図４は、図２のＢ−Ｂ線における断面を示す図である。同図に示すように、ｎ−Ｓｉ基板４２の表面付近であって、蛇行形状の電極１０の一部に対応する位置にｐ形の拡散領域２８，３０が形成されている。また、これら拡散領域２８，３０のそれぞれの間を埋めるように絶縁層４０を挟んでゲート電極２６が形成されており、これらのゲート電極２６と絶縁層４０とｎ−Ｓｉ基板４２とによってＭＩＳ（金属−絶縁体−半導体）構造あるいはＭＯＳ（金属−酸化物−半導体）構造が形成されている。
【００３５】
したがって、ゲート電極２６の近傍の構造に着目すると、２つの拡散領域２８，３０がソースあるいはドレインとして機能する電界効果トランジスタが形成され、この電界効果トランジスタがスイッチ２４として機能することになる。すなわち、ゲート電極２６に所定の負の電圧を印加すると、このゲート電極２６に対向するｎ−Ｓｉ基板４２の表面付近にｐ型のチャネル４４が形成され、このチャネル４４によって２つの拡散領域２８，３０の間が導通状態となって、所定のスイッチング動作が行われる。
【００３６】
同様に、スイッチ１６および３２においても電界効果トランジスタが形成され、この電界効果トランジスタによって所定のスイッチング動作が行われる。
【００３７】
本実施例のインダクタンス可変素子１００は、ゲート電極１８等にサブストレート４２および拡散領域２０あるいは２２等に対して相対的に負の電圧を印加して上述したスイッチ１６等をオン状態とすることにより、図２に示した電極１０の蛇行形状の部分と戻り部分とを部分的に短絡することができる。このスイッチング動作によって、蛇行形状の電極１０のインダクタとして機能する部分の長さを変更するのと実質的に同様な結果がもたらされる。すなわちスイッチ１６のみをオン状態とした場合は蛇行形状の電極の長さは非常に短くなり、スイッチ２４のみをオン状態とした場合は蛇行形状の電極の長さは蛇行形状の凹凸のほぼ１つ分になり、スイッチ３２のみをオン状態とした場合は蛇行形状の電極の長さは蛇行形状の凹凸ほぼ２つ分になる。なお、実際には、各スイッチはオン状態でも小さな電気抵抗を持っているため、上記のように理想的なスイッチングとはならないが、各スイッチの動作によってインダクタンス可変素子１００全体としてのインダクタンスの所定の変更ができることにおいては変わりはない。
【００３８】
図５は本実施例のインダクタンス可変素子１００の変形例の一つである。図２に示した本実施例のインダクタンス可変素子１００は電極１０の蛇行形状部の一部と電極１０の戻り部分である直線部の一部との間に電界効果トランジスタのスイッチを設けていたが、この変形例ではインダクタ電極１０の各蛇行部分を短絡することにより全体の蛇行数を変更可能に電界効果トランジスタのスイッチが設けられている。各スイッチの構造等は図２に示した実施例と同様である。
【００３９】
図２あるいは図５に示した本実施例のインダクタンス可変素子は、外部から見れば２つの入出力電極１２，１４間のインダクタンスが可変に制御可能な素子となるため、このインダクタンス可変素子１００を回路の一部に接続し、その後ゲート電極１８，２６，３４に対して外部から所定の電圧を印加することにより、任意にインダクタンスを変えることができるため、従来の特性値が固定的であるコイルとは異なる使い方も可能となる。例えば、複数の送受信周波数が予め決った同調回路を作る場合には、この複数の送受信周波数に対応したインダクタンスを有するように蛇行形状の電極１０の短絡位置を決めて、この位置にゲート電極１８等および拡散領域２０等を形成すればよい。
【００４０】
なお、本実施例の以上の記述においては複数のスイッチを使用したインダクタンス可変素子の例を挙げたが、必ずしも複数のスイッチではなく単数のスイッチを使用してもよい。例えば、図２においてスイッチ２４のみを残して、他のスイッチを取り除いてもよい。
【００４１】
また、本実施例のインダクタンス可変素子１００は、ｎ−Ｓｉ基板４２上に一般的な半導体製造技術（特にＭＯＳ技術）を用いて製造することができるため、小型化および大量生産が容易となる。また、同一基板内に他のＦＥＴやバイポーラトランジスタ等の半導体部品を形成することも可能であり、このような場合には集積回路等の半導体部品と本実施例のインダクタンス可変素子１００とを同一基板上に一体成形することができる。これにより、従来はコイルを外付けしていたスイッチイング・レギュレータ等をコイルを内蔵した形で作ることもできることになる。
【００４２】
また、本実施例のインダクタンス可変素子１００は、磁芯等の可動部分を有していないため、構造が単純であり、回路の一部に組み込む場合に適している。
【００４３】
［第２実施例］
次に、本発明の第２実施例のインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【００４４】
上述した第１実施例のインダクタンス可変素子１００は、蛇行形状の電極１０の一部を電界効果トランジスタによって形成されるスイッチ１６，２４，３２により短絡することにより、２つの入出力電極１２，１４間のインダクタンスを可変に制御するものであるが、この短絡によって不要な閉ループも形成される。これに対し、本実施例のインダクタンス可変素子２００は、短絡時の閉ループの形成を防止した点に特徴がある。
【００４５】
図６は、本発明を適用した第２実施例のインダクタンス可変素子の平面図である。また、図７は図６に示したインダクタンス可変素子のスイッチの近傍の部分的拡大図である。
【００４６】
これらの図に示すように、本実施例のインダクタンス可変素子２００は、ｎ−Ｓｉ基板４２の表面に絶縁層４０を介して蛇行形状を有する電極１０が形成されている。また、この蛇行形状の電極１０は、蛇行形状分割電極１０−１と直線的な戻り部分割電極１０−２により構成されており、この点が第１実施例と異なっている。
【００４７】
また、蛇行形状分割電極１０−１と戻り部分割電極１０−２との間には、２つの分割電極１０−１，１０−２を直列に接続あるいは分離するためのスイッチ４６が配置されている。したがって、スイッチ４６がオン状態となったときに初めて、蛇行形状の電極１０の全体が１本のインダクタ用導体として機能する。
【００４８】
上述したスイッチ４６は、電極１０の蛇行形状分割電極１０−１と戻り部分割電極１０−２との間に形成された段付きの長方形形状を有するゲート電極４８と、ｎ−Ｓｉ基板４２の表面の一部に形成されており、２つの分割電極１０−１と１０−２のそれぞれの一部に接続された２つの拡散領域５０，５２とによって構成されている。このスイッチ４６は、拡散領域５０，５２のそれぞれがソースあるいはドレインとして機能する電界効果トランジスタであり、ゲート電極４８にサブストレート４２（ソース５０あるいは５２）からみて所定の負の電圧を印加することにより、２つの拡散領域５０，５２の間にチャネルが形成されてこのスイッチ４６がオン状態となる。
【００４９】
図８は、図７のＡ−Ａにおける本実施例のインダクタ可変素子２００の部分的断面図である。第１実施例において図４に示した断面構造と基本的に変わりはない。
【００５０】
このように、本実施例のインダクタンス可変素子２００は、蛇行形状の電極１０の一部を短絡するためのスイッチ１６，２４，３２に加えて、蛇行形状の電極１０を構成する２つの分割電極１０−１，１０−２を直列に接続あるいは分離するためのスイッチ４６を有している。
【００５１】
そして、スイッチ１６，２４，３２のいずれかをオン状態にして蛇行形状の電極１０の蛇行形状分割電極１０−１と戻り部分割電極１０−２とを短絡して、入出力電極１２，１４間にインダクタンスを減少させたインダクタを形成する際には、スイッチ４６をオフ状態にして、蛇行形状の電極１０の２つの分割電極１０−１と１０−２との間の接続を切り離し、インダクタとしての使用を意図しない部分による閉ループの形成を防止できる。これにより、磁束の発生にともなって不要な閉ループ電流が生じることを防止することができる。
【００５２】
また、スイッチ１６，２４，３２の全てをオフ状態にして電極１０全体をインダクタとして使用する場合には、スイッチ４６をオン状態とし、電極１０を構成する２つの分割電極１０−１，１０−２を直列に接続して使用すればよい。
【００５３】
このように、本実施例インダクタンス可変素子２００は、蛇行形状を有する電極１０の一部をスイッチ１６，２４，３２によって部分的に短絡することにより、２つの入出力電極１２，１４間のインダクタンスを可変に設定することができ、しかも不要な閉ループの発生を防止することができる。
【００５４】
なお、このインダクタンス可変素子２００を一般的な半導体製造技術を用いて製造できる点や、これに伴い小型化および大量生産が可能である点等については上述した第１実施例と同じである。
【００５５】
また、本実施例の以上の記述においては複数のスイッチを使用したインダクタンス可変素子の例を挙げたが、必ずしも複数のスイッチではなく単数のスイッチを使用してももよい。例えば、図６においてスイッチ２４のみを残して、スイッチ１６および３２を取り除いてもよい。
【００５６】
［第３実施例］
次に、本発明の第３実施例のインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【００５７】
上述した第１および第２実施例のインダクタンス可変素子１００，２００は、蛇行形状の電極１０を部分的に短絡させることによりインダクタンスが変更される。これに対し、本実施例のインダクタンス可変素子３００は、蛇行部分を短絡させることなくターン数の変更を行う点に特徴がある。
【００５８】
図９は、本発明を適用した第３実施例のインダクタンス可変素子の平面図である。
【００５９】
これらの図に示すように、本実施例のインダクタンス可変素子３００は、ｎ−Ｓｉ基板４２の表面に絶縁層４０を介して形成された蛇行形状の電極１０およびライン電極６０と、これら２つの電極１０，６０を接続するための４つのスイッチ６２，６８，７４，８０とを含んで構成されている。
【００６０】
蛇行形状の電極１０は、その異なる蛇行部分とライン電極６０の一部が接続可能な位置に４つのスイッチ６２、６８、７４、８０が設けられている。また、このライン電極６０には、幅広形状を有する入出力電極１４が設けられている。
【００６１】
スイッチ６２は、蛇行形状の電極１０の入出力電極に最も近い部分とライン電極６０の一部とを電気的に接続するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極６３と、ｎ−Ｓｉ基板４２の表面付近にゲート電極６３と一部が重なるように形成されている２つの拡散領域６４，６６とから構成されている。このゲート電極６３に対して所定の負の電圧を印加することにより、２つの拡散領域６４，６６の間にｐ形のチャネルが形成されてスイッチ６２がオン状態となり、蛇行形状の電極１０の最も入出力電極１２に近い部分とライン電極６０とが相互に接続されるようになる。
【００６２】
同様に、スイッチ６８は、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２に２番目に近い箇所とライン電極６０の一部とを電気的に接続するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極６９と、ｎ−Ｓｉ基板４２の表面付近にゲート電極６９と一部が重なるように形成されている２つの拡散領域７０，７２とから構成されている。このゲート電極６９に対して所定の負の電圧を印加することによりスイッチ６８がオン状態となり、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２に２番目に近い箇所とライン電極６０の一部とが相互に接続されるようになる。
【００６３】
スイッチ７４は、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２に３番目に近い箇所とライン電極６０の一部とを電気的に接続するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極７５と、ｎ−Ｓｉ基板４２の表面付近にゲート電極７５と一部が重なるように形成されている２つの拡散領域７６，７８とから構成されている。このゲート電極７５に対して所定の負の電圧を印加することによりスイッチ７４がオン状態となり、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２に３番目に近い箇所とライン電極６０とが相互に接続されるようになる。
【００６４】
スイッチ８０は、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２から最も遠い箇所とライン電極６０の一部とを電気的に接続するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極８１と、ｎ−Ｓｉ基板４２の表面付近であってゲート電極８１に一部が重なるように形成されている２つの拡散領域８２，８４とから構成されている。このゲート電極８１に対して所定の負の電圧を印加することによりスイッチ８０がオン状態となり、蛇行形状の電極１０のライン電極６０への接近部で入出力電極１２から最も遠い箇所とライン電極６０とが相互に接続されるようになる。
【００６５】
スイッチ６２，６８，７４，８０はそれぞれ図４に示したものと同じ断面構造を有しており、ゲート電極６３，６９，７５，８１に対して所定の負の電圧を印加することにより、これら一方の拡散領域６４，７０，７６，８２と他方の拡散領域６６，７２，７８，８４との間にチャネルが形成され、所定のスイッチング動作が行われる。
【００６６】
このように、本実施例のインダクタンス可変素子３００は、スイッチ８０のみをオン状態としたときには、２つの入出力電極１２，１４の間にある約凹凸３つ分の蛇行形状のインダクタが有効に機能する。また、スイッチ７４のみをオン状態としたときには約凹凸２つ分の蛇行形状のインダクタが有効に機能し、スイッチ６８のみをオン状態としたときには約凹凸１つ分の蛇行形状のインダクタが有効に機能する。さらに、スイッチ６２のみをオン状態としたときには蛇行形状を有するコイルは形成されず、インダクタンスが非常に小さな素子となる。従って、所定の電圧を印加するゲート電極を変えることにより、２つの入出力電極１２，１４に接続される電極のインダクタンスを可変に設定することができる。
【００６７】
また、簡単な切り替え制御によって選択的に各スイッチをオン状態にすることにより、閉ループを形成することなくインダクタンスを変更することができる。
【００６８】
なお、このインダクタンス可変素子３００を一般的な半導体製造技術を用いて製造できる点や、これに伴い小型化および大量生産が可能である点等については上述した第１実施例や第２実施例と同じである。
【００６９】
［その他の実施例］
次に、本発明のその他の実施例に係るインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【００７０】
図１０は、本発明を適用した第４実施例のインダクタンス可変素子の平面図である。この図に示すように、本実施例のインダクタンス可変素子４００は、ほぼ凹凸１つ半分の蛇行形状のインダクタ電極１１０，１１２と、これらの接続あるいは分離を行うためのスイッチ１２２とを含んで構成されている。
【００７１】
蛇行形状の電極１１０の一端には入出力電極１１４があり、他端には入出力電極１１６がある。同様に蛇行形状の電極１１２の一端には入出力電極１１８があり、他端には入出力電極１２０がある。蛇行形状の電極１１０と１１２は入出力電極１１６および１１８の付近に位置するスイッチ１２２によって電気的に接続できるようになっている。
【００７２】
スイッチ１２２は、２つの蛇行形状の電極１１０と１１２とを接続するためのものであり、絶縁層４０の表面に形成された段付きの長方形形状を有するゲート電極１２４と、ｎ−Ｓｉ基板４２の表面付近であって絶縁層４０を介してゲート電極１２４に一部が重なるように形成されている２つの拡散領域１２６，１２８とから構成されており、ゲート電極１２４にサブストレート４２および拡散領域１２６あるいは１２８に対して相対的に所定の負の電圧を印加することによりオン状態となる。
【００７３】
このように、本実施例のインダクタンス可変素子４００は、スイッチ１２２がオフ状態では、約凹凸１つ半分の、２つの別々のインダクタ素子、すなわち入出力電極１１４と１１６および蛇行形状の電極１１０をもつインダクタ素子、ならびに入出力電極１１８と１２０および蛇行形状の電極１１２をもつインダクタ素子の２つである。
【００７４】
また、本実施例のインダクタンス可変素子４００は、スイッチ１２２をオン状態としたときには、２つの蛇行形状の電極１１０，１１２が接続され、入出力電極１１４と１２０との間に約凹凸３つ分の蛇行形状のインダクタ電極が形成される。
【００７５】
従って、スイッチ１２２のオンオフ状態を切り替えることにより、全体として約凹凸３つ分の蛇行形状のインダクタ電極を必要に応じて分割して使用することができる。
【００７６】
なお、上述したインダクタンス可変素子４００は、全体として約凹凸３つ分の蛇行形状のインダクタ電極が形成されるようにしたが、この蛇行数を増やすとともにスイッチおよび入出力電極を増やすことにより、選択できるインダクタンスの数を増やすことができる。
【００７７】
図１１は、本発明を適用した第５実施例のインダクタンス可変素子の平面図である。また、図１２は図１１に示したインダクタンス可変素子のスイッチ近傍の部分的拡大図である。
【００７８】
本実施例のインダクタンス可変素子５００は、図２及び図３に示したインダクタンス可変素子１００のスイッチ部分の特性を改善した点に特徴がある。一般に、電界効果トランジスタのオン抵抗は、ソース・ゲート間の電位差に依存し、この電位差が小さくなるにしたがってソース・ドレイン間のオン抵抗が急激に増大する傾向がある。このため、入出力電極１２あるいは１４から入力される信号の電圧レベルがゲート電極１８，２６，３４に印加されるゲート電圧に近づく場合には、２つの入出力電極１２，１４間の抵抗が高くなるため信号の減衰が生じる。本実施例のインダクタンス可変素子５００は、上述したオン抵抗の急激な上昇を防ぐために、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列に接続したトランスミッションゲートを用いてスイッチング動作を行っている。
【００７９】
図１１及び図１２に示すように、本実施例のインダクタンス可変素子５００は、図２等に示したインダクタンス可変素子１００に対して、ｎチャネルのＦＥＴからなる２つのスイッチ１４０，１４８を追加した構成を有している。これら２つのスイッチ１４０，１４８は、ｎ−Ｓｉ基板４２の一部に形成されたｐウェル１３８の表面付近に形成されている。
【００８０】
スイッチ１４０は、スイッチ１６と並列に接続されて、蛇行形状の電極１０の１つめの凹凸部分と戻りの直線部分とを部分的に短絡するためのものであり、スイッチ１６のゲート電極１８，拡散領域２０，２２のそれぞれに対応して、ゲート電極１４２，拡散領域１４４，１４６が設けられている。
【００８１】
スイッチ１４０のゲート電極１４２には、スイッチ１６のゲート電極１８に印加される電圧と極性が逆で同じ大きさの所定の正の電圧が印加され、このとき２つの拡散領域１４４，１４６間にｎ形のチャネルが形成されて導通状態となる。
【００８２】
同様に、スイッチ１４８は、スイッチ２４と並列に接続されて、蛇行形状の電極１０の２つ目の凹凸部分と戻りの直線部分とを部分的に短絡するためのものであり、スイッチ２４のゲート電極２６，拡散領域２８，３０それぞれに対応して、ゲート電極１５０，拡散領域１５１，１５２が設けられている。
【００８３】
スイッチ１４８のゲート電極１５０には、拡散領域１５１あるいは１５２に対する相対的な電圧がスイッチ２４のゲート電極２６に印加される拡散領域２８あるいは３０に対する相対的な電圧と極性が逆で同じ大きさの所定の正の電圧が印加され、このとき２つの拡散領域１５１，１５２間にｎ形のチャネルが形成されて導通状態となる。
【００８４】
図１３は、本実施例のインダクタンス可変素子５００の部分的断面図である。同図（Ａ）は図１２のＡ−Ａにおける断面図であり、第１実施例において図４に示した断面構造と基本的に変わりはない。図１３（Ｂ）は、図１２のＢ−Ｂにおける断面図であり、ｎ−Ｓｉ基板４２の一部（表面付近）に形成されたｐウェル１３８に、ゲート電極１４２，拡散領域１４４，１４６からなるｎチャネルＦＥＴのスイッチ１４０が形成されている状態が示されている。
【００８５】
このように、スイッチ１６と１４０とを並列接続して（あるいはスイッチ２４と１４８とを並列接続して）トランスミッションゲートとして使用することにより、入出力電極１２あるいは１４に入力される信号の電圧レベルが、例えば一方のスイッチ１６のゲート電極１８に印加されるゲート電圧に近づいた場合には、他方のスイッチ１４０のゲート電極１４２に印加されるゲート電圧から遠ざかることになり、スイッチ１６と１４０とからなる並列回路全体のオン抵抗は低くなる。反対に、入力信号の電圧レベルが他方のスイッチ１４０のゲート電極１４２に印加されるゲート電圧に近づいた場合には、一方のスイッチ１６のゲート電極１８に印加されるゲート電圧から遠ざかることになり、スイッチ１６と１４０とからなる並列回路全体のオン抵抗は低くなる。
【００８６】
このように、トランスミッションゲートを用いることにより常に安定したオン抵抗となり、インダクタンス可変素子５００の特性も安定させることができる。
【００８７】
図１４は、本発明を適用した第６実施例のインダクタンス可変素子の平面図である。
【００８８】
本実施例のインダクタンス可変素子６００は、図２に示したインダクタンス可変素子１００のスイッチ１６等を電極１０を蛇行形状の部分と直線形状の部分との間の隙間に沿って延ばした点に特徴がある。すなわち、一方のスイッチ１６に着目すると、ゲート電極１８，拡散領域２０，２２のそれぞれを電極１０の蛇行形状の部分が直線形状の戻りの部分に接近した部分の全長にわたるように延長している。同様に、他方のスイッチ２４に着目すると、ゲート電極２６，拡散領域２８，３０のそれぞれを蛇行形状の電極１０の蛇行形状の部分が直線形状の戻りの部分に接近した部分の全長にわたるように延長している。
【００８９】
このように、スイッチ１６，２４の長さを長く設定することにより、オン抵抗を飛躍的に低減することが可能であり、スイッチ１６，２４を介して信号の入出力を行った際の信号レベルの減衰を実質上無視できる程度にまで抑えることができる。
【００９０】
図１５は第１実施例の変形例である図５の場合に本実施例を適用した変形例を示すものである。このようにスイッチ１６，２４，３２の長さを長く設定することにより、オン抵抗を飛躍的に低減することが可能であり、電極１０の各スイッチに対応する蛇行形状部を確実に短絡することができ、インダクタンスの変更を確実に実施することが可能となる。
【００９１】
図１６は、化学液相法を用いて端子付けを行った場合の断面を示す図であり、図２のＡ−Ａにおける断面に対応している。
【００９２】
図１６に示すように、インダクタンス可変素子１００を含む半導体基板を切り離した後に、個々に切り離されたチップ（素子）の全表面に化学液相法により絶縁膜としてシリコン酸化膜１６０を形成する。その後、エッチングにより入出力電極１２，１４およびゲート電極１８，２６，３４上のシリコン酸化膜１６０を除去して孔をあけ、その孔を半田１６２で表面に盛り上がる程度に封じることにより、突出した半田１６２をプリント配線基板のランド等と直接接触させることができるので、表面実装に際して好都合である。
【００９３】
なお、素子表面の保護膜に、合成樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光線を利用してもよい。
【００９４】
なお、本発明は上記各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９５】
例えば、上述した各実施例のインダクタンス可変素子は、ｎ−Ｓｉ基板４２上に１つの素子を形成する場合を説明したが、同一あるいは異なる種類のインダクタンス可変素子を同一のｎ−Ｓｉ基板４２上に複数個同時に形成した後にそれぞれを分離し、その後入出力電極やゲート電極に端子付けを行うようにしてもよい。
【００９６】
また、上述した各実施例のインダクタンス可変素子は、半導体基板上に形成される点は一般のトランジスタ等と同じであるため、各実施例のインダクタンス可変素子をＬＳＩ等の回路の一部として形成するようにしてもよい。
【００９７】
また、上述した各実施例のインダクタンス可変素子は、インダクタンスを可変に設定する際に電界効果トランジスタを用いているため、必ずオン抵抗があり、このオン抵抗は温度依存性がある。従って、このオン抵抗の温度依存性を補正するために、インダクタンス可変素子の内部あるいは外部に正温度係数サーミスタ（ＰＴＣ）や負温度係数サーミスタ（ＮＴＣ）を接続するようにしてもよい。
【００９８】
また、スイッチとして電界効果トランジスタ以外の素子、例えばバイポーラトランジスタ等を使用するようにしてもよい。
【００９９】
また、図１４に示したインダクタンス可変素子６００において、ゲート電極１８，２６等の長さを更に延長するようにしてもよい。この場合には、各スイッチ１６，２４のオン抵抗をさらに低くすることができる。
【０１００】
また、上述した各実施例のインダクタンス可変素子は単独で用いる場合を例に取り説明したが、各実施例のインダクタンス可変素子の電極１０に対向するように、あるいはほぼ並行するようにもう１つの電極を配置することにより、各インダクタンス可変素子の蛇行形状の電極１０と追加した電極との間にキャパシタが分布定数的に成形されるＬＣ素子とすることもできる。
【０１０１】
また、上述した各実施例のインダクタンス可変素子は、蛇行形状の電極１０の蛇行数を実質的に可変に制御することによりインダクタンスを変える場合を例に取り説明したが、入出力する信号の周波数帯域を高周波に限った場合には、電極１０の形状を蛇行形状以外の形状、例えば任意の曲線形状等とし、隣接する電極を短絡するようにしてもよい。高周波信号に対しては、このような形状とした場合にも所定のインダクタンスを有するとともに、このインダクタンスを可変に制御することが可能となる。
【０１０２】
また、以上の各実施例のインダクタンス可変素子の片面あるいは両面を絶縁性あるいは導電性の磁性体膜例えばガンマ・フェライト、バリウム・フェライト等で覆うことによって磁気シールドを行って、本インダクタンス可変素子と近隣の回路との相互間の磁界による影響を低減することができる。ガンマ・フェライト等で覆うこの工程は薄膜形成技術によって行われ、半導体製造技術に適用することも可能であるため、本発明のインダクタンス可変素子を半導体製造技術を利用して製造する場合にも容易に行うことができる。これは半導体基板上に本発明のインダクタンス可変素子が他の半導体装置と共に混在する場合に特に有効である。
【０１０３】
磁性体膜としては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。特に、磁気記憶媒体として一般的なガンマ・フェライトは、ガンマ・フェライトの薄膜を形成する基板に平行な面方向に微小磁石を並べたような磁化方向を有しており、適切な磁路を形成する際に好都合となる。また、ガンマ・フェライトを用いる場合には、塗布により磁性体膜を形成することができるため、製造が容易となる。
【０１０４】
なお、磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法），化学気相成長法（ＣＶＤ法），スパッタ法等を用いて磁性体膜を形成する方法等が考えられる。
【０１０５】
また、磁性体膜を部分的に除去する手法としては、半導体製造工程の一部として汎用されているエッチングによる方法やレーザ光照射による方法が考えられる。エッチングによる方法は、半導体製造工程に含ませることができるため、半導体製造工程によってインダクタンス可変素子やその他の部品を含むＩＣやＬＳＩを製造する際に同時に磁性体膜の部分的除去も行うことができ、製造工程の簡略化が可能となる利点がある。また、レーザ光照射による方法は、磁性体膜の一部を正確な寸法精度で除去することができる利点がある。
【０１０６】
また、磁性体膜として絶縁性材料ではなく、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を絶縁性の磁性体膜に置き換えて使用すると、インダクタ導体の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【図面の簡単な説明】
【図１】図１は、蛇行形状のインダクタの原理を示す図である。
【図２】本発明を適用した第１実施例のインダクタンス可変素子の平面図である。
【図３】図２のインダクタンス可変素子の部分的拡大図である。
【図４】図３のＢ−Ｂにおける断面図である。
【図５】第１実施例のインダクタンス可変素子１００の変形例の一つを示す図である。
【図６】本発明を適用した第２実施例のインダクタンス可変素子の平面図である。
【図７】図６のインダクタンス可変素子の部分的拡大図である。
【図８】図７のＡ−Ａにおける断面図である。
【図９】本発明を適用した第３実施例のインダクタンス可変素子の平面図である。
【図１０】本発明を適用した第４実施例のインダクタンス可変素子の平面図である。
【図１１】本発明を適用した第５実施例のインダクタンス可変素子の平面図である。
【図１２】図１１のインダクタンス可変素子の部分的拡大図である。
【図１３】図１２のＡ−ＡおよびＢ−Ｂにおける第５実施例のインダクタンス可変素子の断面図である。
【図１４】本発明を適用した第６実施例のインダクタンス可変素子の平面図である。
【図１５】本発明を適用した第６実施例のインダクタンス可変素子の変形例の平面図である。
【図１６】化学液相法を用いて端子付けを行う場合の説明図である。
【符号の説明】
１０    蛇行形状の電極
１２，１４    入出力電極
１６，２４，３２，４６，６２，６８，７４，８０    スイッチ
１８，２６，３４，４８，６３，６９，７５，８１  ゲート電極
２０，２２，２８，３０，３６，３８，５０，５２  拡散領域
４４  チャネル
４０    絶縁層
４２    ｎ−Ｓｉ基板
１６０  シリコン酸化膜
１６２  半田
【図１】
0003563113.tif 000002
【図２】
0003563113.tif 000003
【図３】
0003563113.tif 000004
【図４】
0003563113.tif 000005
【図５】
0003563113.tif 000006
【図６】
0003563113.tif 000007
【図７】
0003563113.tif 000008
【図８】
0003563113.tif 000009
【図９】
0003563113.tif 000010
【図１０】
0003563113.tif 000011
【図１１】
0003563113.tif 000012
【図１２】
0003563113.tif 000013
【図１３】
0003563113.tif 000014
【図１４】
0003563113.tif 000015
【図１５】
0003563113.tif 000016
【図１６】
0003563113.tif 000017