(57)【特許請求の範囲】
【請求項１】
媒体を読み取って出力信号を出力するセンサと、
前記出力信号をディジタルの画像信号に変換するＡＤ変換手段と、
前記画像信号を入力し画像の歪みを補正する画像歪み補正部を有する画像処理装置において、
前記画像歪み補正部は、
基準画像のシェーディングデータを記憶する記憶手段と、
前記基準画像のシェーディングデータのピーク値を検出する検出手段と、
前記センサで読み取った前記媒体の画像信号である読み取り入力データと前記基準画像のシェーディングデータのピーク値とを乗算する第１の乗算手段と、
前記読み取り入力データと前記基準画像のシェーディングデータのピーク値とを比較し、比較の結果値の大きい一方を信号のピーク値として設定するピーク設定手段と、
前記信号のピーク値と前記基準画像のシェーディングデータとを乗算する第２の乗算手段と、
前記第１の乗算手段と前記第２の乗算手段からの乗算結果を入力し補正を行う補正手段とを有することを特徴とする画像処理装置。
【請求項２】
前記補正手段は、
除数及び被除数の上位ビットの状態によりレンジを判定する手段と、前記判定手段の結果によりレンジ調整を行う手段を有することを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スキャナなどの画像を読み取り読み取った画像を処理する画像処理装置に係り、特に高速で高精度な補正が必要な画像処理装置における画像の歪みを補正する装置及び方法に関するものである。
【０００２】
【従来の技術】
画像読み取り装置は、スキャナによって画像情報を読み取るのが一般的で、スキャナの光学系の特性である光源ムラやセンサ感度ムラを補正する方式としてはシェーディング補正方式が公知である。シェーディング補正方式は、まず基準となるシェーディング波形（白基準板の読み取り波形）を予め読み取っておき、次に画像を読み取る際に、予め読み取ったシェーディング波形で読み取る画像信号を正規化することでシェーディング歪みを補正する方式である。しかし、前提としてシェーディング波形よりも高い信号は入力されないと考えていることが多く、この場合はシェーディング波形よりも高い信号が入ると白にクリップされる。一方、ファクシミリ等の読み取りの場合は、通信毎又はページ毎にシェーディング波形を読み取り更新するのでシェーディング波形の記憶と画像読取時との時間差はなく、シェーディング波形よりも高い信号が入って白にクリップされても、その部分は実際に白と変わりないので問題にならない。
【０００３】
しかしながら、読み取り装置の中には、常に動作していて、シェーディング波形を週毎、または月毎にしか更新できないものがある。
【０００４】
この場合、シェーディング波形の読み取りと画像読み取り時と時間の差があるので、環境温度の変化により、シェーディング波形が変わってしまう恐れがあり、良好な補正ができない。多少精度が悪くなるがシェーディング波形よりも入力信号が低ければ、シェーディング波形後のピーク値を検出して、そのピーク値で正規化することで全体的に黒につぶれるような画質劣化は防止できる。しかし、シェーディング波形よりも高い信号が入る場合は、必要な信号がシェーディング補正の時点で白クリップされるので、以降の処理でも画質劣化は防止できない。この場合、全体的に画像が白くなり、例えば、黒細線の画像が白に擦れるという問題が起こる。
【０００５】
このような問題を解決する方式として、例えば特開昭６０−２５９０６３号記載のようにセンサ出力を増幅するアンプの前段に減衰機を設けて、シェーディング補正のオーバーフローを検出して減衰機を制御し、信号をシェーディング波形以内に調節する方式がある。
【０００６】
また、予め記憶したシェーディング波形値にある割合で乗算することで実際のシェーディング波形より高くし、信号がシェーディング波形を超えないようにマージンを持つような方式も知られている。
【０００７】
【発明が解決しようとする課題】
しかしながら、特開昭６０−２５９０６３号記載の方式では、オーバーフローした際の処理がディジタル部で閉じず、アナログ部まで及ぶので処理速度が高くなると制御が難しい。
【０００８】
また、予め記憶したシェーディング波形値にある割合で乗算するような方式は全てディジタル処理で実現できるが、高精度な補正ができないという問題があった。
【０００９】
本発明は、上記問題点を鑑みてなされたもので、読み取り信号のピーク値が変動しても高精度なシェーディング補正を拘束に抵コストに実現できる画像歪み補正装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は  基準画像のシェーディングデータを記憶する手段と、シェーディングデータのピーク値を検出する手段と、読み取り入力データのピーク値を検出する手段と、入力データと上記記憶された基準画像のデータのピーク値とを乗算する手段と、入力データの前ラインまでのピーク値である信号ピークレジスタの値と記憶された基準画像のデータのピーク値とを乗算する手段と、２つの乗算結果を入力し、シェーディング補正を行うシェーディング補正手段とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の一実施例を図面に従って説明する。
【００１２】
図１は本発明を適用した画像処理装置を示したものである。画像処理装置は光源、読み取った光を電気信号に変換するためのイメージセンサ１，アンプ２，  ＡＤ変換器３，画像読み取り装置１０，認識処理部６，出力装置であるプリンタ７，装置全体の制御を行うＣＰＵ８，読取媒体を搬送するための図示しないモータを制御し、１ライン分の読み取り終了後にＬＩＮＥＮＤ信号を出力するメカ制御部９から構成されている。
【００１３】
この画像処理装置の動作は、光源より読取媒体に光を当て、その反射光をイメージセンサ１で光電変換し、そのアナログ画像信号をアンプ２で増幅し、ＡＤ変換器３で１０ビットのディジタルデータに変換し、画像歪み補正部１００で画像の歪みを除去し、補正処理を行う。歪みを除去して、補正された信号Ｖｃは画像前処理部４でフィルタ処理を施し、信号の強調または平滑化を行う。二値化処理部５は入力された多値信号を二値に変換する機能と、入力された多値信号をそのまま出力する機能とを有し、二値化した信号または多値信号をもとに認識処理部６で、文字等の画像認識を行う。又、プリンタ７から二値画像、または多値画像を出力する。
【００１４】
次に、本発明の画像歪み補正部１００について説明する。
【００１５】
画像歪み補正部１００は、レジスタ１０８，参照ピーク検出部１０１，シェーディング記憶部１０２，信号ピーク検出部１０４，乗算器１０６，１０７，シェーディング補正回路１０５により構成されている。
【００１６】
このように構成された画像歪み補正部１００は、ＣＰＵ８からの命令に基づいて２つのモードで実行される。第１のモードは、シェーディング記憶モードであり、参照データとして、白，黒などの既知の画像データを読み込み、シェーディング記憶部１０２に記憶する。このとき白の画像データについては、例えば白紙を読み取ることにより行い、黒の画像データについては光源を消灯した状態で読み取りを行う。この際、白，黒の参照データのピーク値を記憶する。
【００１７】
第２のモードは、信号読み取りモードである。このモードでは、画像を読み込みに同期してシェーディング波形を読み出し、入力信号Ｖｉ  と参照ピーク検出部１０１からの参照ピーク信号Ｖｗｐとを乗算器１０６で乗算し、シェーディング記憶部１０２に記憶されているシェーディング波形Ｖｗ  と信号ピーク検出部１０４からのピーク信号とを乗算器１０７で乗算する。次に、乗算器１０６で乗算された信号Ｖｉｃと乗算器１０７で得られた信号Ｖｗｃとをシェーディング補正回路１０５へ入力し、シェーディング補正回路１０５では、次式に従って補正を行う。
【００１８】
【数１】
0003555430.tif 000002
これにより、入力信号を白シェーディング波形と黒シェーディング波形の間に抑えこむことができるので、白のクリップを防止でき、画像全体も白側に上がることを防止でき、高度なシェーディング補正を行うことが可能となる。
【００１９】
ここでｗ、本画像歪み補正部１００により良好なシェーディング補正ができることについて詳細に説明する。
【００２０】
図２はシェーディング補正の概念図を示したものである。図２（ａ）の横軸は画素の並び方向、縦軸は輝度を示している。ここでは画像歪み補正部１００への入力は１０ビットの入力としているため０から１０２３の輝度値を示している。黒シェーディングは、黒の参照レベルを読み取った値、白シェーディングは、白の参照レベルを読み取った値である。中央部の輝度が高く周辺部が低いのは、照明の当たり方やレンズの特性によるものである。ノイズのように見える部分は、センサからの出力を増幅するアンプの特性が、センサの奇数ビット，偶数ビットで異なっているために生じるレベル差の影響によるものである。このような状態において、入力信号は図２（ｂ）のように白のシェーディングと黒のシェーディングの間に存在するのが通常の状態である。しかし、温度による光量の変動や、読み取り原稿の地濃度により、図２（ｃ）のように、読み取り信号がシェーディング波形をオーバーすることがある。
【００２１】
この場合、入力信号をＶｉ  ，シェーディング波形をＶｗ  ，シェーディング補正結果をＶｃ  とし、数２に示すような補正を行うと、入力信号Ｖｉ  がシェーディングＶｗ  より大きい場合、Ｖｃ  ＞１となってしまう。
【００２２】
【数２】
Ｖｃ  ＝Ｖｉ  ／Ｖｗ                                            …（数２）
この場合、シェーディング補正を行うと白シェーディング波形より上にある信号は白クリップされ、画像全体も白側に上がっているので全体的に濃度の薄い画像になる。
【００２３】
そこで、図２（ｃ）のように入力信号のピーク値が変動した際でも、図２（ｄ）のように入力信号を白シェーディング波形と黒のシェーディングの間に抑さえ込むことで、白クリップを防ぎ、画像全体も白側に上がることを防止する、高精度なシェーディング補正を実現することができる。
【００２４】
そこで、輝度が０〜１０２３、つまり１０２４の値をとるから、これにシェーディングのピーク値Ｖｗｐと信号のピーク値Ｖｉｐを用いて正規化すると、
【００２５】
【数３】
Ｖｃ  ＝（Ｖｉ／Ｖｗ）＊（Ｖｗｐ／）＊１０２４                      …（数３）
となり、（数３）を変形すると（数１）となる。
【００２６】
このように、本発明の画像歪み補正部１００により良好なシェーディング補正を行うことができる。また、本画像歪み補正部１００では信号のピーク値Ｖｉｐとシェーディングのピーク値Ｖｗｐを対象的に演算し、直後に除算する構成であるため、シェーディング補正後ピーク値を用いて正規化処理する従来方式に比べ、バランスの良い高精度な演算が実現できる。
【００２７】
次に、画像歪み補正部１００を構成する各部について詳細に説明する。
【００２８】
図７にシェーディング波形のピーク値を検出する参照ピーク検出部１０１の構成を示す。参照ピーク検出部１０１は、比較器１０１１とレジスタ１０１２，参照ピークレジスタ１０１３で構成されている。シェーディング波形を記憶する際に、比較器１０１１及びレジスタ１０１２で入力されるシェーディング波形のデータの最大値を検出し、ＬＩＮＥＮＤ信号（１ライン分の読取終了に出る信号）により、１ライン間のピーク値を参照ピークレジスタに記憶する。
【００２９】
図８に信号ピーク検出部１０４の構成を示す。予めＣＰＵ８からレジスタ１０４８に初期モードを設定しセレクタ１０４５を切り替えて、ＣＰＵ８からのデータ  （ピーク初期値）をレジスタ１０４６に書き込む。次に読取の際にはＣＰＵ８からレジスタ１０４８に読取モードが設定されセレクタ１０４５は比較器１０４４の出力が選ばれる。そして、読み取り信号（Ｖｉ  ）はレジスタ１０４６のデータと比較器１０４３で比較され、かつ、比較器１０４４で前記比較器１０４３で比較された高い方の信号の値と参照ピークレジスタ値（Ｖｗｐ）とを比較し、どちらか高い方の信号の値をレジスタ１０４６に設定する。そして、次の読み取り信号（Ｖｉ  ）とレジスタ１０４６のデータを比較していくことで、ピーク値を検出していく。１ライン分の読み取り信号（Ｖｉ  ）の入力が終了するとＬＩＮＥＮＤ信号が入力され信号ピークレジスタ１０４７に１ライン間のピーク値が設定される。さて、このＬＩＮＥＮＤ信号が入ると、セレクタ１０４２が切り替わりレジスタ１０４６からレジスタ１０４０の値を減算した値がレジスタ１０４６に入力される。ＬＩＮＥＮＤ信号は１クロックなので１回だけ減算された値がレジスタ
１０４６に設定される。
【００３０】
次にシェーディング補正回路１０５の詳細を説明する。まずシェーディング補正回路１０５の構成を説明する前にシェーディング補正の概念を説明する。
【００３１】
図３（ａ）はシェーディング除算処理の概念図を示している。図形中のＧを０とするＧＩ軸は読み取り信号のレベルを示し、Ｇを０とするＡＧ軸はシェーディング波形のレベルを示している。高さ方向は補正後の出力レベルを示している。つまり、注目する補正対象画素のシェーディング波形レベルと読み取り信号レベルを入力すれば、シェーディング補正後の結果を得るための変換テーブルになっている。これを二次元的に表したものが図３（ｂ）である。シェーディング波形がたとえば１０２３レベルであれば、入力信号とリニアな関係になり、もし、シェーディング波形が５１２であれば、その傾きは２倍になり、入力信号が５１１レベルで出力は１０２３に達する。このように補正テーブルの値は補正すべき演算結果をテーブル化したものである。
【００３２】
しかし、１０２４レベル（１０ビット）の入力を２系列持つテーブルは１Ｍワードのメモリが必要とされコスト上昇を避けられない。そこでテーブルを少なくするために折り畳みを実施する。まず、本テーブルは、２つの入力の除算結果を格納しているため、それぞれの入力を同じ定数で割った場合でも結果は変わらない。そこで、それぞれの入力を１／２（９ｂｉｔ  ）にすることで、図３（ｂ）の補正空間ＡＧＩＣを部分空間ＤＧＨＥにマッピングする。ビット精度は落ちてしまうが、これによりメモリは１／４に縮退できる。
【００３３】
この動作を図４を用いて説明する。図４はシェーディング波形と入力信号の関係を概念的に示した図である。図４のａの領域は白と黒のシェーディングの範囲が狭く信号も小さい場合で、例えば、白シェーディングの値が５１１（９ｂｉｔ  ）未満とすると図３（ｂ）の部分空間ＤＧＨＥに相当する。図４のｂの領域はシェーディング範囲が大きく、信号も大きく振れる（０〜１０２３）場合である。これは図３（ｂ）の空間ＡＧＩＣに相当する部分である。この図４のａの領域とｂの領域を共に９ｂｉｔ  （０〜５１１）の信号にダイナミックに切り替えるには、図５に示すようにシェーディング波形（２つの入力の高い値の方）の最上位ビットが１であれば、２つの入力のそれぞれ最下位ビットを削除し、最上位ビットが０であれば、それぞれ最上位ビットを削除することで９ｂｉｔ  （０〜５１１）化が実現できる。単純に信号の最下位ビットを削除して１／２にすると、もともと９ビットの信号しかない場合は８ビットにしてしまうが、シェーディング波形（２つの入力の高い値の方）の最上位ビットによって削除するビットを選択することにより、信号が小さくても大きくても演算精度を９ビットに保つことが可能になる。
【００３４】
さて、再度、図３（ｂ）に戻り、部分空間ＤＧＨＥのさらなる縮退を検討する。シェーディング波形Ｗは入力信号Ｓより必ず高い信号であるので、仮にシェーディング波形Ｗより信号Ｓが高い場合は、全て５１１（上限リミッタ）の値になる。よって、部分空間ＤＧＨＥのうち意味のある除算データが書かれているのは三角形ＤＧＥであり、三角形ＥＧＨは、テーブルを参照するまでもなく結果は
５１１（上限リミッタ）の値である。このため、テーブルのアドレスをモニターすることにより、テーブルは圧縮できる。つまり、除算データを記述してある三角形ＥＪＬを結果が自明である領域ＬＧＮに折り畳むことを考える。これは簡単なアドレス変換で可能である。これにより、テーブルを半分に縮退できる。
【００３５】
以上説明した概念に基づいて構成したシェーディング補正回路１０５について説明する。
【００３６】
図６はシェーディング補正回路１０５の構成を示したものである。まず、２つの入力をレンジ判定部１０５０で比較してどちらか値が高い方の最上位が“１”であるか“０”であるかを見て、“１”であればレンジ調整部１０５１，１０５２でアドレスのシフトを行う。また、三角形ＤＧＥに対するアクセスが行われるかどうかのチェックを折り返し検知部１０５７で判定し、該当すればアドレス変更部１０５３，１０５４でアドレスの折り返し処理を行う。これらの入力を用いて除算ＲＯＭ１０５５をアクセスし結果を得、さらに、マスク処理１０５６において、シェーディング波形をこえる信号であればオーバーフローとして扱いテーブル索引したデータをマスクし棄却する。
【００３７】
図９はレンジ調整部１０５１の構成を示したものである。入力信号（例えば
１０ビット）は２つの経路に分れて、単純に１／２にシフトして下位１ビットを削除する（９ビット）経路と、もう一方は２倍シフトで上位を削除し、あとで１／２にし、入力信号を単純に上位１ビット削除した（９ビット）信号の経路を通る。そして、セレクタ１０５１３でそのどちらかの信号を切り換え信号によって選択し、出力する。
【００３８】
図１０はオーバーフロー検知部１０５８の構成を示したものである。オーバーフロー検知部１０５８はシェーディング記憶部１０２から出るシェーディング波形と信号ピーク検出部１０４の信号ピーク値の乗算値と、入力信号Ｖｉ  とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値とを比較し、入力信号Ｖｉ  とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値が高い場合、オーバーフロー検知部１０５８はオーバーフロー信号“１”を出力し、マスク処理部１０５６に渡す。
【００３９】
図１１はマスク処理部１０５６の構成を示したものである。マスク処理部１０５６は、オーバーフロー信号“１”のときは除算ＲＯＭ１０５５の出力ではなく、
“５１１”（９ビット：１０進値）の定数値１０５６１をセレクタ１０５６２により選択する。
【００４０】
図１２は折り返し領域検知部１０５７の構成を示したものである。折り返し領域検知部１０５７は、シェーディング波形と信号ピーク値の乗算値Ｖｉｃと、入力信号Ｖｉ  とシェーディング波形ピーク値の乗算値Ｖｗｃのそれぞれの最上位のビットをＡＮＤ回路１０５７１を通すことで実現できる。
【００４１】
図１３はアドレス変更部１０５４の構成を示したものである。レンジ調整した信号はそのままの経路と定数“５１１”（１０進値）１０５４１からレンジ調整した信号を減算器１０５４２する経路を通り、そのどちらかをセレクタ１０５４３で折り返し領域検知の信号により切り換える。折り返し領域検知の信号が“１”のときは、図３（ｂ）のＬＭＥｊ  の領域であるから折り返し領域となるので定数“５１１”（１０進値）１０５４１からレンジ調整した信号を減算器１０５４２する信号を選択する。それ以外はレンジ調整した信号をそのまま出力する。
【００４２】
図１４はレンジ判定部１０５０の構成を示したものである。入力信号としてシェーディング記憶部１０２から出るシェーディング波形と信号ピーク検出部１０４の信号ピーク値の乗算値と、入力信号Ｖｉ  とシェーディング波形ピーク値である参照ピーク検出部１０１の出力の乗算値とを比較器１０５０１にて比較し、どちらか大きいほうの最上位ビットをセレクタ１０５０２で選択し、出力する。
【００４３】
図１５はシェーディング記憶部１０２の構成を示したものである。アドレスカウンタ１０２１はセンサからのデータをラッチするタイミングで出力するＥＮとライン同期信号であるＬＩＮＥＮＤを入力としてメモリ１０２３のアドレスを生成する。アドレスカウンタ１０２１ではＥＮをクロックに入れ、ＬＩＮＥＮＤをリセットに入れることでメモリ１０２３のアドレス生成を実現できる。画像の補正時（通常読み取り）の際には読み出し専用でＣＰＵ８からセレクタ１０２４を切り換えて“Ｌ”（Ｌｏｗ  レベル）固定で読み出しを行う。シェーディング波形の記憶時にはＥＮ信号のタイミングで書き込む。書き込みの際、入力データＶｉ  はそのままメモリ１０２３に記憶される。
【００４４】
図１６は画像前処理部４の構成を示したものである。この構成は一般的な平滑化フィルターである。シェーディング補正回路の出力Ｖｃ  を２ライン分メモリに蓄えて３×３の画素領域でコンボリュージョン演算を行う。ここでは、３×３の画素領域の全部に１／９のコンボリュージョン演算を行っており、出力Ｅは（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ＋ｈ＋ｉ）／９の演算で表すことができる。
【００４５】
図１７は二値化処理部５の構成を示したものである。画像前処理部４の出力は比較器５２に入り、ＣＰＵ８から設定したしきい値と比較し二値化される。二値化した結果はシフトレジスタに入力しバイトづめを行い、このバイトづめされた信号と画像前処理部４の出力をそのまま下位を削った８ビットのデータとで、どちらかをＣＰＵ８からセレクタ５４で選択可能になっている。
【００４６】
図１８はＬＩＮＥＮＤとＥＮとＡ／Ｄ変換器３からのデータのタイミングを示したものである。ＬＩＮＥＮＤ，ＥＮはともにメカ制御部９から作成される。
【００４７】
ＬＩＮＥＮＤの信号はラインの同期信号で、イメージセンサと読み取り媒体のメカ搬送の同期をとっている。このＬＩＮＥＮＤの信号は画像データが“Ｈ”    （Ｈｉｇｈレベル）の時は、データは出ない。ＥＮはセンサからの有効なデータを捕まえるラッチパルスである。Ａ／Ｄ変換器３からのデータであるＶＡ（Ｖ１〜Ｖｎ）をＥＮの立ち上がりでラッチする。図１のレジスタ１０８は入力信号ＶＡをＥＮでラッチすることで確実にデータを捕まえられる。
【００４８】
以上、本発明を搭載した画像歪み補正部１００を１チップのＬＳＩに入れることも考えられる。
【００４９】
図１９は画像歪み補正部１００のＬＳＩの構成を示したものである。
【００５０】
シェーディング記憶部１０２で使用するメモリは容量として大きくないので内蔵メモリを使用する。また、シェーディング補正回路１０５で用いる除算ＲＯＭはメモリ容量が大きいので、外付けのメモリ１２を用いる。図中のメモリコントローラ１１は図５に示した、レンジ判定部１０５０，レンジ調整部１０５１，１０５２，折り返し領域検知部１０５７，オーバーフロー検知部１０５８，アドレス変更部１０５３，１０５４により構成する。入力信号は、基本となるクロック，１ライン毎に出るＬＩＮＥＮＤ，Ａ／Ｄ出力のデータをラッチするためのＥＮ，Ａ／Ｄ出力のデータがある。また、ＣＰＵからの入力信号として、アドレス，データにチップセレクト，ライトイネーブル，アウトプットイネーブルの制御信号がある。外付けメモリに対する信号として、チップセレクト，ライトイネーブル，アウトプットイネーブルの制御信号，アドレス，データ（入出力）がある。また、出力データを出力し、この後の二値化処理部へ渡す。
【００５１】
尚、本発明を搭載した画像歪み補正部１００を用いた画像読み取り装置１０でＡ／Ｄ変換器３の出力から二値化処理部５までを１チップのＬＳＩに入れることもできる。
【００５２】
【発明の効果】
本発明によれば読み取り信号のピーク値が変動しても高精度なシェーディング補正を高速に実行する回路を低コストで実現できる。
【図面の簡単な説明】
【図１】本発明の画像処理装置全体の構成を示した図である。
【図２】ピーク値を考慮したシェーディング補正の概念を示した図である。
【図３】シェーディング補正テーブルの概念を示した図である。
【図４】信号とシェーディングの関係を示す概念図である。
【図５】レンジ調整を説明するための図である。
【図６】シェーディング補正部の構成を示した図である。
【図７】参照ピーク検出部の構成を示した図である。
【図８】信号ピーク検出部の構成を示した図である。
【図９】レンジ調整部の構成を示した図である。
【図１０】オーバーフロー検知部の構成を示した図である。
【図１１】マスク処理部の構成を示した図である。
【図１２】折り返し領域検知部の構成を示した図である。
【図１３】アドレス変更部の構成を示した図である。
【図１４】レンジ判定部の構成を示した図である。
【図１５】シェーディング記憶部の構成を示した図である。
【図１６】画像前処理部の構成を示した図である。
【図１７】二値化処理部の構成を示した図である。
【図１８】画像データのタイミングを説明するための図である。
【図１９】本発明を搭載したＬＳＩの構成を示した図である。
【符号の説明】
４…画像前処理部、５…二値化処理部、６…認識処理部、７…プリンタ、８…ＣＰＵ、９…メカ制御部、１０…画像読み取り装置、１００…画像歪み補正部、１０１…参照ピーク検出部、１０２…シェーディング記憶部、１０４…信号ピーク検出部、１０５…シェーディング補正回路、１０６，１０７…乗算器、１０８…レジスタ。
【図１】
0003555430.tif 000003
【図２】
0003555430.tif 000004
【図３】
0003555430.tif 000005
【図４】
0003555430.tif 000006
【図５】
0003555430.tif 000007
【図６】
0003555430.tif 000008
【図７】
0003555430.tif 000009
【図８】
0003555430.tif 000010
【図９】
0003555430.tif 000011
【図１０】
0003555430.tif 000012
【図１１】
0003555430.tif 000013
【図１２】
0003555430.tif 000014
【図１３】
0003555430.tif 000015
【図１４】
0003555430.tif 000016
【図１５】
0003555430.tif 000017
【図１６】
0003555430.tif 000018
【図１７】
0003555430.tif 000019
【図１８】
0003555430.tif 000020
【図１９】
0003555430.tif 000021