(57)【特許請求の範囲】
【請求項１】
電源からの電流を平滑コンデンサへ入力して出力電圧を得る電圧出力回路を有する画像形成装置において、
前記電圧出力回路は、
前記画像形成装置のドアが開状態から閉状態となったことに応じて、電源からの電圧を遮断するオフ状態から電源からの電圧を供給するオン状態に切替えるドアスイッチと、
前記電源からの電流を前記平滑コンデンサへ入力すべく入力電圧の遷移に応じた電流を出力する半導体スイッチと、
前記半導体スイッチをアクティブ状態又はウェイト状態のいずれかに切替える切替回路と、
前記半導体スイッチの前記入力電圧が遷移して所定電圧となるまでの時間を遅延させる遅延回路とを有し、
前記遅延回路は、前記切替回路によりアクティブ状態とされている場合は前記ドアスイッチがオフ状態からオン状態に切替えられたことに応じて動作を開始し、前記ドアスイッチがオン状態とされている場合は前記切替回路によりウェイト状態からアクティブ状態に切替えられたことに応じて動作を開始することを特徴とする画像形成装置。
【請求項２】
前記半導体スイッチは、パワーＭＯＳ  ＦＥＴであることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
電源からの電流を平滑コンデンサへ入力して出力電圧を得る電圧出力回路を有する画像形成装置において、
前記電圧出力回路は、
前記画像形成装置のドアが開状態から閉状態となったことに応じて、電源からの電圧を遮断するオフ状態から電源からの電圧を供給するオン状態に切替えるドアスイッチと、
前記ドアスイッチがオフ状態からオン状態に切替えられえてから所定の遅延時間の間、前記電源からの電流が前記平滑コンデンサへ入力されないよう遅延させる遅延回路と、
前記平滑コンデンサの出力電圧が所定電圧以上となったことに応じて前記電源からの電流を前記平滑コンデンサへ入力すべくオフ状態からオン状態に遷移する半導体スイッチと、
前記半導体スイッチをアクティブ状態又はウェイト状態のいずれかに切替える切替回路と、
前記半導体スイッチをオフ状態からオン状態に遷移させるべく、前記遅延時間が経過した後に前記電源からの電流を前記平滑コンデンサにバイパスして前記平滑コンデンサを前記所定電圧にチャージするバイパス回路とを有し、
前記遅延回路は、前記切替回路によりアクティブ状態とされている場合は前記ドアスイッチがオフ状態からオン状態に切替えられたことに応じて動作を開始し、前記ドアスイッチがオン状態とされている場合は前記切替回路によりウェイト状態からアクティブ状態に切替えられたことに応じて動作を開始することを特徴とする画像形成装置。
【請求項４】
前記半導体スイッチは、バイポーラトランジスタであることを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記電圧出力回路は、前記半導体スイッチの出力端子と前記平滑コンデンサとの間に平滑用コイルを有することを特徴とする請求項１乃至４のいずれかに記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電子写真方式の画像形成装置に関し、特に、この画像形成装置の駆動等に用いられる直流低電圧電源の例えば、２４Ｖ電源のオン、オフ制御に関する。
【０００２】
【従来の技術】
従来、この種の画像形成装置としては、入力した情報に応じて変調したレーザ光を用いて感光体を露光走査することにより静電潜像を形成し、この潜像を現像剤で現像して記録紙に像転写するいわゆるレーザビームプリンタ（ＬＢＰ）が知られている。
【０００３】
図８にこのような従来のレーザビームプリンタの代表例の構造を示す。図８において、１はハウジングＨ内に回動可能に支持されたセレンもしくは硫化カドミウム等の半導体層を表面にもつ感光ドラムであり、矢印Ａ方向に回転している。２はレーザ光Ｌを射出する半導体レーザであり、射出されたレーザ光Ｌはビームエキスパンダ３に入射されて所定のビーム径をもったレーザ光となる。このレーザ光は鏡面を複数個有する多面体ミラー４に入射される。多面体ミラー４は低速回転モータ５により所定速度で回転するので、ビームエキスパンダ３から射出されたレーザ光は、この所定回転する多面体ミラー４で反射されて実質的に水平に走査される。次に、レーザ光はｆ−θ特性を有する結像レンズ６により、帯電器１３により所定の極性に帯電されている感光ドラム１上にスポット光として結像される。
【０００４】
７は反射ミラー８によって反射されたレーザ光を検知するビーム検出器である。感光ドラム１上に所望の光情報を得るための半導体レーザ２の変調動作のタイミングは、上記のビーム検出器７の検出信号により決定される。一方、感光ドラム１上には、入力情報に応じて結像走査されたレーザ光により、静電潜像が形成される。この潜像は、現像器９において現像剤により顕画化された後、カセット１１に収納されている記録紙に転写される。この転写された紙が定着器１２を通過することにより像は記録紙に定着され、不図示の排出器に排出される。
【０００５】
この種のプリンタにおいて、例えば、記録紙がジャム（紙詰り）等によりハウジングＨ内に停滞した場合、不図示のドアを開け、記録紙を取り除く必要がある。このとき、ハウジングＨ内で、使用者が手の届く所の不図示の駆動物は、安全性の面から全て、非動作とする必要がある。そこで、上記ドアにドアスイッチ１４を設け、不図示のドアが開けられると同時に駆動用の電源を、このドアスイッチ１４で切る構成をとっている。
【０００６】
また、この種のプリンタにおいて、動作している時間は、電源を入れている時間と比べると、約１／１０から１／２０程度と少なく、ほとんど待機している時間といって差し支えない。このような待機している時間に、無駄な電力を供給しないように、アクティブ（Ａｃｔｉｖｅ）／ウェイト（Ｗａｉｔ）モードを設け、必要なときだけ電源をアクティブモードで入れ、他の待機中は電源をウェイトモードで切る構成の画像形成装置が、市場で要求されている。
【０００７】
次に、上述のようにドアスイッチ１４が設置され、かつ所望のタイミングで駆動用の直流低電圧電源、例えば２４Ｖ電源等をオン／オフ可能な従来の構成例を図９に示す。２１はソフトスイッチ回路であってＣＰＵ（中央演算処理ユニット）２２のアクティブ／ウェイト命令によってオン／オフ可能な半導体スイッチからなる。１１５は平滑コンデンサであって、大容量電解コンデンサからなる。２３は出力電流制御手段であり、例えばドアスイッチ１４をオンした直後、或はＣＰＵ２２でアクティブモードに入り、オンした直後、平滑コンデンサ１１５に電荷をチャージするために瞬間的に大電流が流れるのを防ぐために、突入防止回路２４とともに出力電流を制限するものである。
【０００８】
図９の従来例に示すように、ドアスイッチ１４が設置され、かつ所望のタイミングで駆動用の直流低電圧電源、例えば２４Ｖ電源等をオン／オフ可能な構成をとる従来の画像形成装置においては、例えば２４Ｖ電源等をオン／オフするための半導体スイッチとしての駆動回路がソフトスイッチ回路２１及び、突入防止回路２４の２個必要となる。
【０００９】
更に、図１０に示す様に、電流の平滑性を更に良くするために平滑コンデンサ１１５の前段に平滑コイル１１４を直列接続で設置する構成をとる画像形成装置が提供されている。このような画像形成装置の場合、ドアスイッチ１４のチャタリングにより、スイッチが開放されているにも関わらず、電流が流れ続けている図１１におけるｔ１からｔ２の区間で火花が発することがある。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述のような従来例において、駆動用の直流低電圧電源、例えば２４Ｖ電源等をオン／オフするための半導体スイッチが２個必要となりコストがかかる上に、電圧損失、及び電力損失も１個の時の２倍かかるという問題点があった。また、図１０に示す構成のように駆動用の直流低電圧電源の負荷側に平滑コイルと、平滑コンデンサが直列に接続された構成の従来の画像形成装置においては、電流の大きさによっては、火花を発することがあり、これに対する対策は従来ほとんどとられていなかった。
【００１１】
本発明は、上述のような点に鑑みてなされたもので、その目的とするところは、１つの半導体スイッチを用いて、電源からの電流の平滑コンデンサへの出力状態を切替えられるようにすることで、コストの大幅な削減を可能とするとともに、平滑コンデンサに突入電流が流れるのを抑制し、更にドアスイッチをオン状態とした後の火花の発生を抑えることができる画像形成装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、電源からの電流を平滑コンデンサへ入力して出力電圧を得る電圧出力回路を有する画像形成装置において、前記電圧出力回路は、前記画像形成装置のドアが開状態から閉状態となったことに応じて、電源からの電圧を遮断するオフ状態から電源からの電圧を供給するオン状態に切替えるドアスイッチと、前記電源からの電流を前記平滑コンデンサへ入力すべく入力電圧の遷移に応じた電流を出力する半導体スイッチと、前記半導体スイッチをアクティブ状態又はウェイト状態のいずれかに切替える切替回路と、前記半導体スイッチの前記入力電圧が遷移して所定電圧となるまでの時間を遅延させる遅延回路とを有し、前記遅延回路は、前記切替回路によりアクティブ状態とされている場合は前記ドアスイッチがオフ状態からオン状態に切替えられたことに応じて動作を開始し、前記ドアスイッチがオン状態とされている場合は前記切替回路によりウェイト状態からアクティブ状態に切替えられたことに応じて動作を開始することを特徴とする。
【００１３】
本発明は、好ましくは、前記半導体スイッチは、パワーＭＯＳ  ＦＥＴであることを特徴とすることができる。
【００１４】
上記目的を達成するために、本発明の他の態様は、電源からの電流を平滑コンデンサへ入力して出力電圧を得る電圧出力回路を有する画像形成装置において、前記電圧出力回路は、前記画像形成装置のドアが開状態から閉状態となったことに応じて、電源からの電圧を遮断するオフ状態から電源からの電圧を供給するオン状態に切替えるドアスイッチと、  前記ドアスイッチがオフ状態からオン状態に切替えられえてから所定の遅延時間の間、前記電源からの電流が前記平滑コンデンサへ入力されないよう遅延させる遅延回路と、前記平滑コンデンサの出力電圧が所定電圧以上となったことに応じて前記電源からの電流を前記平滑コンデンサへ入力すべくオフ状態からオン状態に遷移する半導体スイッチと、前記半導体スイッチをアクティブ状態又はウェイト状態のいずれかに切替える切替回路と、前記半導体スイッチをオフ状態からオン状態に遷移させるべく、前記遅延時間が経過した後に前記電源からの電流を前記平滑コンデンサにバイパスして前記平滑コンデンサを前記所定電圧にチャージするバイパス回路とを有し、前記遅延回路は、前記切替回路によりアクティブ状態とされている場合は前記ドアスイッチがオフ状態からオン状態に切替えられたことに応じて動作を開始し、前記ドアスイッチがオン状態とされている場合は前記切替回路によりウェイト状態からアクティブ状態に切替えられたことに応じて動作を開始することを特徴とする。
【００１５】
また、本発明は、好ましくは、前記半導体スイッチは、バイポーラトランジスタであることを特徴とすることができる。
【００１６】
また、本発明は、好ましくは、前記電圧出力回路は、前記半導体スイッチの出力端子と前記平滑コンデンサとの間に平滑用コイルを有することを特徴とすることができる。
【００１９】
【作用】
本発明では、１つの半導体スイッチを用いて、電源からの電流の平滑コンデンサへの出力状態を切替えるとともに、平滑コンデンサに突入電流が流れるのを抑制し、更にドアスイッチをオン状態とした後の火花の発生を抑えることができる。
【００２０】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００２１】
なお、以下に述べる本発明の実施例の画像形成装置の機構部分の構成は図８の従来例と同様なので、その説明は省略する。
【００２２】
（第１の実施例）
図１は本発明の第１の実施例の画像形成装置の回路構成を示す。図１において、２３は直流低電圧電源がオンする時に、大容量コンデンサ１１５に瞬間的に大電流が流れないように制御するための出力電流制御手段である。２５はディレイ手段であって、ドアスイッチ１４がオンした直後、チャタリングにより発火しないようにすべく、半導体スイッチ手段２７がチャタリング動作中はオンしない様にするためのものである。２６はＣＰＵ２２からのアクティブ／ウェイトモード信号、及び出力電流制御手段２３からの制御信号、及びディレイ手段２５からの出力信号を用いて、半導体スイッチ手段２７を制御するための信号を出力するアンド回路である。
【００２３】
以上の構成において、ＣＰＵ２２からの信号がアクティブになり、かつ、出力電流制御手段２３により半導体スイッチ手段２７をオンしてよい時期で、かつ、ドアスイッチ１４がオンして一定時間経過した後、アンド回路２６はハイレベル（Ｈｉｇｈ）となり、半導体スイッチ手段２７をオンにする。
【００２４】
（第２の実施例）
図２は本発明の第２の実施例の回路構成を示す。本例は、図１の半導体によるスイッチ手段２７を具体的にパワーＭＯＳ  ＦＥＴ（ＭＯＳ電界効果トランジスタ）３０を用い、構成した例である。この構成例では、図１の出力電流制御手段２３とディレイ手段２５を１つのディレイ回路２８に置き替えている。２９は、半導体スイッチであるところのパワーＭＯＳ  ＦＥＴ３０を実際に駆動するためのゲート−ソース電圧ＶＧＳを作成するゲート−ソース電圧作成回路である。
【００２５】
図２の構成例でも、図１の時と同様に、ＣＰＵ２２からの信号がアクティブになり、かつ、ドアスイッチ１４がオンして一定時間経過した後、アンド回路２５はハイレベルとなり、半導体スイッチであるパワーＭＯＳ  ＦＥＴ３０をオンにする。但し、実際には、途中の半導体スイッチ３０が完全にオンになるまでは、ディレイ回路２８の出力信号はディジタル的ではなく、アナログ的な遷移の仕方をし、そのアナログ的な信号によりゲート−ソース電圧ＶＧＳを制御し、アナログ的に、ＭＯＳ  ＦＥＴ３０を動作させる期間がある。この詳細な説明は、図３の実際の回路例と図４のタイミングチャートを用いて以下に説明する。
【００２６】
図３において、１０１はＰＮＰトランジスタ１０５のバイアス抵抗であり、１０２はアクティブ信号によりＮＰＮトランジスタ１０３がオンになった時に、ＰＮＰトランジスタ１０５のベース電流を制限する制限抵抗である。１０６及び１０７は２つの抵抗の分圧比で、動作開始電圧を設定する電圧設定用抵抗である。１１１は基準電圧設定用のツェナーダイオードである。
【００２７】
１１０は上記の動作開始電圧を超えたときにオンし、ＰチャンネルパワーＭＯＳ  ＦＥＴ１１３のゲート−ソース電圧ＶＧＳを作成する駆動回路を動作させるＮＰＮトランジスタである。１０４及び１０９は、ゲート−ソース電圧ＶＧＳの最終電圧値を設定するための抵抗である。１０８は１０９の抵抗と共に積分回路を形成し、ディレイ時間を作成するコンデンサである。１１２は、パワーＭＯＳ  ＦＥＴ１１３のゲートを保護するためのゲート抵抗である。
【００２８】
この図３の回路の動作を図４のタイミングチャートを用いて説明する。まず、印字動作中であると仮定し、アクティブ／ウェイトモードはアクティブ側となっているので、Ｈｉｇｈ（＝１）となっている。アクティブ信号がＨｉｇｈ（＝１）となっているので、ＮＰＮトランジスタ１０３，ＰＮＰトランジスタ１０５は、いつでもオンになる態勢を整えているが、今、記録紙がジャムし、記録紙を取り除く作業中であるとすると、ドアスイッチ１４が開放された状態になっており、電圧ＶＡ  には、駆動用の直流低電圧電源はオフされ、０Ｖのままである。
【００２９】
次に、記録紙を取り除く作業が終了し、ドアスイッチ１４が閉じられると、チャタリング動作終了後、ＶＡ  は例えば２４Ｖに確定する。ＶＡ  に直流低電圧電源が供給されると、ＮＰＮトランジスタ１０３およびＰＮＰトランジスタ１０５はオンし、１０６と１０７の分圧抵抗に電位が生じ、１０６と１０７の分圧電圧、つまりＮＰＮトランジスタ１１０のベース電圧がツェナーダイオード１１１のツェナー電圧とＮＰＮトランジスタ１１０のベース−エミッタ電圧の和に等しくなった時点で、ＮＰＮトランジスタ１１０はオンし、ゲート−ソース電圧ＶＧＳを作成する駆動回路が動作を開始する。
【００３０】
このように、ＮＰＮトランジスタ１１０がオンすると、抵抗１０４，１０９及びコンデンサ１０８で構成される受動回路により、ＰチャンネルパワーＭＯＳ  ＦＥＴ１１３のゲート−ソース電圧ＶＧＳは、図４に示す様な積分波形となる。ゲート−ソース電圧ＶＧＳが図４の様に遷移すると、ＰチャンネルパワーＭＯＳ  ＦＥＴ１１３のドレイン電流のゲート−ソース電圧に対する定電流特性により、所定のゲート−ソース電圧ＶＧＳに対して所定電流以上流れないので、ドレイン電流ＩＤ  は図４のように遷移する。
【００３１】
ドレイン電流ＩＤ  が図４のように遷移すると、出力電圧ＶＤ  は図４のように遷移する。ドレイン電流ＩＤ  のピークは、ゲート−ソース電圧ＶＧＳの遷移の仕方に関わっており、積分時定数を適切に選ぶことにより、所望の値に設定することができる。このディレイ回路（２８）により、チャタリングによる発火を抑えることが可能となる。そして、ドレイン電流ＩＤ  のピーク値を所望の値に設定することが可能なので、そのピーク値をドアスイッチ１４の規定されている突入電流の許容値以下に設定すれば、突入電流防止回路の役割も果たす。
【００３２】
続いて、ＣＰＵ２２が、画像形成装置が長い休止区間に入ったと認知すると、アクティブ／ウェイトモードの信号をウェイトに切替、電源電圧を落すことが可能である。アクティブをウェイトに切り替えると、ＮＰＮトランジスタ１０３およびＰＮＰトランジスタ１０５がオフになり、続いて、ＮＰＮトランジスタ１１０もオフになり、ゲート−ソース電圧ＶＧＳを作成する駆動回路（２９）が切り離される。すると、所定の放電時定数で、ゲート−ソース電圧ＶＧＳがディスチャージされ、この電圧ＶＧＳはやがて０Ｖに収束する。これにより、ドレイン電流ＩＤ  もゼロとなり、出力電圧ＶＤ  もゼロとなる。
【００３３】
続いて、画像形成装置が、印字動作を開始させたい時は、ＣＰＵ２２はアクティブ／ウェイトモードの信号をアクティブに切替、前述と同様なタイミングで直流低電圧電源の各部の波形が立ち上がる。このように、本実施例においては、省エネルギーを実現するために、半導体スイッチを新たに別に設けることなく、突入防止手段と共用のパワートランジスタ１１３で、ＣＰＵ２２によるアクティブ／ウェイトモードの切替が可能となる。
【００３４】
（第３の実施例）
図５は本発明の第３の実施例の回路構成を示す。本実施例は、図１の第１の実施例の半導体スイッチ手段２７の具体例としてバイポーラトランジスタ３２を用いた構成例のものである。３１は出力電圧監視回路であって、出力電流を直接制御するのではなく、出力電圧ＶＤ  を監視し続け、出力電圧ＶＤ  が所定の電圧になったところでバイポーラトランジスタ３２をオンとする回路である。２６は、ＣＰＵ２２からのアクティブ／ウェイトモード信号、及び出力電圧監視回路３１からの制御信号、及びディレイ回路２８からの出力信号を用いて、半導体スイッチであるバイポーラトランジスタ３２を制御する信号を出力するアンド回路である。
【００３５】
以上の構成において、ＣＰＵ２２からの信号がアクティブになり、かつ出力電圧監視回路３１により半導体スイッチであるバイポーラトランジスタ３２をオンしてよい時期になった後、かつ、ドアスイッチ１４がオンして一定時間経過した後、アンド回路２６はハイレベルとなり、半導体スイッチであるバイポーラトランジスタ３２をオンとする。図５のバイポーラトランジスタ３２を用いた本発明の詳細な説明は、図６の実際の回路例と図７のタイミングチャートを用いて以下に説明する。
【００３６】
図６において、１１６はＰＮＰトランジスタ１１８のバイアス抵抗であり、１１７はアクティブ信号によりＮＰＮトランジスタ１０３がオンになった時に、ＰＮＰトランジスタ１１８のベース電流を制限する制限抵抗である。１１９はＰＮＰトランジスタ１１８のコレクタ電流を制限するための制限抵抗であり、１２０はＮＰＮトランジスタ１２５のバイアス抵抗である。１２１はバイアス抵抗１２０と共に積分回路を形成し、ＮＰＮトランジスタ１２５のオン時間を遅らせるためのコンデンサである。このコンデンサ１２１によるディレイ時間をドアスイッチ１４のチャタリング動作時間よりも長く設定しておけば、負荷に平滑コイル１１４及び大容量の平滑コンデンサ１１５が接続されていても発火することはない。
【００３７】
１２２はＮＰＮトランジスタ１２５のベース電流の制限抵抗である。１２３はＰＮＰパワートランジスタ１３１のバイアス抵抗である。１２４はＰＮＰトランジスタ１２６がオンしている時は、ＰＮＰトランジスタ１２６のコレクタ電流制限抵抗であり、ＰＮＰパワートランジスタ１３１がオンしている時は、ＰＮＰパワートランジスタ１３１のコレクタ電流制限抵抗である。１２７は、ＰＮＰトランジスタ１２６のバイアス抵抗である。１２８，１３０はＰＮＰパワートランジスタ１３１の動作電圧を設定する分圧抵抗である。１２９は、ＰＮＰパワートランジスタ１３１のコレクタ電位を通し、ＰＮＰトランジスタ１２６のベース電位のＰＮＰパワートランジスタ１３１のコレクタへの流入を阻止するためのダイオードである。
【００３８】
１３２はＰＮＰパワートランジスタ１３１が動作を開始するまで、バイパスとして、動作するＰＮＰトランジスタ１３４のバイアス抵抗であり、１３３は、アクティブ信号で、ＮＰＮトランジスタ１０３がオンになった時に、トランジスタ１３４のベース電流を制限する制限抵抗である。１３５は、バイパス電流を制限するための制限抵抗である。
【００３９】
次に、このようなバイポーラトランジスタを用いた図６の回路の実際の動作を図７のタイミングチャートを用いて説明する。まず、印字動作中であると仮定し、アクティブ／ウェイトモードはアクティブ側となっているので、Ｈｉｇｈ（＝１）となっている。アクティブ信号がＨｉｇｈ（＝１）となっているので、ＰＮＰトランジスタ１１８，ＰＮＰトランジスタ１３４は、いつでもオンになる態勢を整えているが、今、記録紙がジャムし、記録紙を取り除く作業中であるとすると、ドアスイッチ１４が開放された状態になっており、そのため電圧ＶＡ  には、駆動用の直流低電圧電源はオフされ、０Ｖのままである。
【００４０】
次に、記録紙を取り除く作業が終了し、ドアスイッチ１４が閉じられると、チャタリング動作終了後、電圧ＶＡ  は例えば２４Ｖに確定する。電圧ＶＡ  に直流低電圧電源が供給されると、ＰＮＰトランジスタ１１８およびＰＮＰトランジスタ１３４はオンし、１１９と１１２の分圧抵抗に電位が生じるが、コンデンサ１２１があるため、積分回路を形成し、ＮＰＮトランジスタ１２５のオン時間を遅らせることが可能となる。このディレイ時間をあらかじめドアスイッチ１４のチャタリング動作時間よりも長く設定しておけば、負荷にコイル１１４及び、大容量コンデンサ１１５が接続されていても発火することはない。
【００４１】
続いて、ＮＰＮトランジスタ１２５が完全にオンすると、まず最初に、ＰＮＰトランジスタ１２６がオン状態になり、ＰＮＰパワートランジスタ１３１はベース電圧が確保できないため、オフになったままである。ここで、ＰＮＰパワートランジスタ１３１のバイパスであるところのＰＮＰトランジスタ１３４は、オンになっているので、電流制限抵抗１３５の影響を受けながら、所定電流で大容量のコンデンサ１１５を徐々にチャージアップしていく。
【００４２】
この動作により、ＰＮＰパワートランジスタ１３１のコレクタ電位は徐々に上がり、所定の電位になったところで、ＰＮＰトランジスタ１２６がオンからオフに遷移し、逆に、ＰＮＰパワートランジスタ１３１はオフからオンに遷移する。ＰＮＰパワートランジスタ１３１が完全にオンになった時点で、一気にドレイン電流ＩＤ  が流れ、出力電圧ＶＤ  がほぼ入力電圧Ｖｉｎの電位まで立ち上がるが、この時は既に大容量コンデンサには電荷がある程度チャージされているので、ドレイン電流ＩＤ  のピーク値は所定の値以下となる。このＰＮＰパワートランジスタ１３１のコレクタ電流のピーク値は、ＰＮＰパワートランジスタ１３１のオンしだす電圧に関わっており、所望の値に設定することが可能なので、そのピーク値をドアスイッチ１４の規定されている突入電流の許容値以下に設定すれば、突入電流防止回路の役割を果たす。
【００４３】
続いて、ＣＰＵ２２が、画像形成装置が長い休止区間に入ったと認知すると、アクティブ／ウェイトモードの信号をウェイトに切替、電源電圧を落すことが可能である。アクティブをウェイトに切り替えると、ＮＰＮトランジスタ１０３，ＰＮＰトランジスタ１１８、及びＰＮＰトランジスタ１３４がオフになり、続いて、ＮＰＮトランジスタ１２５もオフになり、２つのＰＮＰトランジスタ１２６，１３１もオフとなり、これにより、ドレイン電流ＩＤ  もゼロとなり、出力電圧ＶＤ  もゼロとなる。
【００４４】
続いて、画像形成装置が、印字動作を開始させたい時は、ＣＰＵ２２はアクティブ／ウェイトモードの信号をアクティブに切替、前述と同様なタイミングで直流低電圧電源の各部の波形が立ち上がる。このように、本実施例においては省エネルギーを実現するために、半導体スイッチを新たに別に設けることなく、突入防止手段と共用のパワートランジスタ１３１で、ＣＰＵ２２によるアクティブ／ウェイトモードの切替が可能となる。
【００４５】
（その他の実施例）
尚、本発明の上述の実施例において、ＰチャンネルパワーＭＯＳ  ＦＥＴを用いて構成した実施例を示したが、これに限るものではなく、適当なステップアップ回路を用いてゲート−ソース電圧を作成すれば、同様にＮチャンネルパワーＭＯＳ  ＦＥＴでも応用が可能なのはいうまでもない。一般に、同一チップ面積においては、ＮチャンネルパワーＭＯＳ  ＦＥＴはＰチャンネルパワーＭＯＳ  ＦＥＴのオン抵抗の半分以下であるので、ステップアップ回路分の増加に見合うコスト／性能の回路が作成可能と期待できる。
【００４６】
また、平滑用のコイル大容量コンデンサが負荷に接続された場合には、チャタリングにより発火する可能性があるので、本発明の上述の実施例では、発火を抑えるディレイ回路を含めて説明したが、平滑用のコイル大容量コンデンサが負荷に接続されていなく、チャタリングにより発火する可能性の無い場合には、このディレイ回路は削除してよい。また、ＣＰＵによりアクティブ／ウェイトの切替の必要の無い構成においては、ソフトスイッチ回路部分を削除し、ディレイ回路及び、突入防止回路のみで本発明を構成しても構わない。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、１つの半導体スイッチを用いて、電源からの電流の平滑コンデンサへの出力状態を切替えるとともに、平滑コンデンサに突入電流が流れるのを抑制し、更にドアスイッチをオン状態とした後の火花の発生を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の構成を示すブロック図である。
【図２】本発明の第２実施例の構成を示すブロック図である。
【図３】本発明の第２実施例の具体的な回路例を示す回路図である。
【図４】図３の回路での出力タイミングを示すタイミングチャートである。
【図５】本発明の第３実施例の構成を示すブロック図である。
【図６】本発明の第３実施例の具体的な回路例を示す回路図である。
【図７】図６の回路での出力タイミングを示すタイミングチャートである。
【図８】本発明が適用され得る一般的な画像形成装置の構成例を示す斜視図である。
【図９】従来の構成例を示すブロック図である。
【図１０】従来の他の構成例を示すブロック図である。
【図１１】従来例の構成での発火現象を説明するためのタイミングチャートである。
【符号の説明】
１  感光ドラム
２  半導体レーザ
９  現像器
１４  ドアスイッチ
２２  ＣＰＵ
２３  出力電流制御手段
２５，２８  ディレイ回路
２６  アンド回路
２７  半導体スイッチ手段
２９  ゲートソース電圧（ＶＧＳ）作成回路
３０  パワーＭＯＳ  ＦＥＴ
３１  出力電圧監視回路
３２  バイポーラトランジスタ
１０１，１１６，１２０，１２３，１２７，１３２  バイアス抵抗
１０２，１１７，１２２，１３３，１３５  制限抵抗
１０３，１１０，１２５  ＮＰＮトランジスタ
１０５，１１８，１２６，１３１，１３４  ＰＮＰトランジスタ
１０６，１０７，１１２，１１９，１２８，１３０  分圧抵抗
１０８，１２１  コンデンサ
１１１  基準電圧設定用のツェナーダイオード
１１３  ＰチャンネルパワーＭＯＳ  ＦＥＴ
１１４  平滑用コイル
１１５  平滑コンデンサ（平滑用大容量コンデンサ）
１２４  コレクタ電流制限抵抗
１２９  ダイオード
【図１】
0003599389.tif 000002
【図２】
0003599389.tif 000003
【図３】
0003599389.tif 000004
【図４】
0003599389.tif 000005
【図５】
0003599389.tif 000006
【図６】
0003599389.tif 000007
【図７】
0003599389.tif 000008
【図８】
0003599389.tif 000009
【図９】
0003599389.tif 000010
【図１０】
0003599389.tif 000011
【図１１】
0003599389.tif 000012