(57)【特許請求の範囲】
【請求項１】
携帯用データ処理装置において、
動作状態と電力節約状態を有する第１のプロセッサ（２２、２１）と、
第２のプロセッサ（２１、２２）と、
前記第１及び第２のプロセッサ（２１、２２）に相互にアクセス可能であるデータ記憶場所（３３、３６）であって、前記第１及び第２のプロセッサ（２１、２２）はそれらの間で前記データ記憶場所（３３、３６）を介してデータを転送するように構成されている、前記データ記憶場所（３３、３６）と、
前記データ記憶場所（３３、３６）が読み出されるべきデータをそこに記憶しているか否か、または、前記データ記憶場所がそこへデータを書き込むために使用しうるか否かを指示するレジスタ（４１）と、
前記第１のプロセッサ（２２、２１）によって読み出されるデータを前記データ記憶場所が含むことを指示するように前記レジスタ（４１）がセットされているときに、前記電力節約状態から前記動作状態へ前記第１のプロセッサ（２２、２１）の状態を変更するために、前記第２のプロセッサ（２１、２２）による開始下で前記第１のプロセッサ（２２、２１）へ割込み信号を送るように構成された割込み発生手段（４２、Ｆ１、Ｆ２、Ｇ１）と、を備え、
前記割込み発生手段（４３、Ｇ２）は、前記データ記憶場所が読み出されたことを指示するように前記レジスタ（４１）がリセットされたとき、前記第１のプロセッサ（２２、２１）による開始下で前記第２のプロセッサ（２１、２２）へ割込み信号を供給するように構成されていることを特徴とする携帯用データ処理装置。
【請求項２】
前記第２のプロセッサ（２１、２２）は動作状態と電力節約状態を有しており、前記割込み発生手段（４３、Ｇ２）は、前記第２のプロセッサ（２１、２２）の状態を前記電力節約状態から前記動作状態へ変更するために前記第１のプロセッサ（２２、２１）による開始下で前記割込み信号を供給するように構成されている請求項１記載の装置。
【請求項３】
前記データ記憶場所は、前記第１のプロセッサ（２２）から前記第２のプロセッサ（２１）へと転送されるデータを記憶するための第１の組の記憶場所と、前記第２のプロセッサ（２１）から前記第１のプロセッサ（２２）へと転送されるデータを記憶するように構成されている第２の組の記憶場所とを備える請求項１若しくは２記載の装置。
【請求項４】
前記各組の記憶場所は、各レジスタと、各割込み発生手段とを有する請求項３記載の装置。
【請求項５】
前記第１のプロセッサ（２２）はバッテリ（１９）で作動させられる請求項１乃至４のいずれかに記載の装置。
【請求項６】
前記第２のプロセッサ（２１、２２）は、スタンバイ状態に入るように構成されており、且つ、割込み信号を受信するとき、前記スタンバイ状態を中断するように構成されている請求項１乃至５のいずれかに記載の装置。
【請求項７】
前記第２のプロセッサ（２１、２２）はバッテリ（１９）で作動させられる請求項６記載の装置。
【請求項８】
データは、６８バイトを単位として転送される請求項１乃至７のいずれかに記載の装置。
【請求項９】
前記第２のプロセッサ（２１、２２）は信号処理ユニットである請求項１乃至８のいずれかに記載の装置。
【請求項１０】
前記第１のプロセッサ（２２）はマイクロ制御ユニットである請求項１乃至９のいずれかに記載の装置。
【請求項１１】
前記装置は無線電話である請求項１乃至１０のいずれかに記載の装置。
【請求項１２】
データ処理装置における電力の保存方法において、
第１のプロセッサ（２２、２１）と第２のプロセッサ（２１、２２）との間でデータバッファ（３３、３６）を介してデータを送信し、電力を節約するために前記第１のプロセッサ（２２、２１）を選択的にスイッチオン／オフとし、更に、
前記データバッファ（３３、３６）が前記第１のプロセッサ（２２、２１）によって読み出されるべきデータを含むときに、前記第１のプロセッサ（２２、２１）の状態を電力節約状態から動作状態へ変更するために、前記第２のプロセッサ（２１、２２）による開始下で前記第１のプロセッサ（２２、２１）に割込みをかけ、前記データバッファ（３３、３６）のデータが読み出されたときに、前記第１のプロセッサ（２２、２１）による開始下で前記第２のプロセッサ（２１、２２）に割込みをかける、
ことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、少なくとも１つのプロセッサがバッテリにて給電されるもので、必要のないときに電力消費を低減させるようにスタンバイ状態に置かれるように構成されているような通信プロセッサの間に配置されうるデータバッファ装置に関するものである。
【０００２】
【従来の技術】
データ処理装置はますますより小型なものとされる傾向にあるので、携帯用装置に、ますますより複雑で精巧な機能を備えるさせることが可能である。“ラップトップ”および“パームトップ”としてよく市販されている通常のコンピュータシステムに加えて、伝統的にその性格上携帯用とされるその他の装置がデジタル処理技術を利用する場合が増えてきている。したがって、新しく出現してきた移動セルラー電話は、制御環境内におけるデジタル信号処理に加えて、音声信号の送信および受信のためにデジタルコーディングを利用している。
【０００３】
デジタル的に信号を操作することにより多くの利点が得られるのであるが、この種のデジタル処理は、アナログ処理に比較すると、電力需要が増大する傾向があるという点で欠点がある。明らかなことに、携帯用装置においては、電力は、バッテリパックから供給されており、所定のサイズのバッテリについて言えば、電力需要を低減するような方策をとれば、作動時間を増大させることができることになる。
【０００４】
データ処理の環境においては、特に、バッテリの如き局部電力供給装置から電力が供給されるときには、それらのプロセッサがあるデータ処理機能を行うために実際には必要とされていないときに、それらプロセッサを不作動としまたは消勢させることにより、需要電力を低減させるようにすることは知られている。しかし、当然のことながら、プロセッサは必要とされるときには再作動されて、処理動作を行う必要があるときにスタンバイ状態のままでないようにするための方策がとられなければならない。
【０００５】
【発明が解決しようとする課題】
この種の問題は、第１のプロセッサが第２のプロセッサと通信することが必要とされるときに生ずる。セルラー移動電話においては、第１のプロセッサは、制御機能を果たすために設けられ、第２のプロセッサは、特に、音声信号の処理に関連して、データ信号処理を行うために設けられる。これらのプロセッサは、共に、バッテリから相当量の電力を消費し、したがって、情報を処理するのに必要とされていないときには、それらプロセッサをスタンバイ状態にしておくのが望ましい。しかしながら、これらのプロセッサは、他方のプロセッサから情報を受信したり、または、他方のプロセッサへ情報を送信したりする必要があるときには、それらのスタンバイ状態にないようにすることも必須のことである。
【０００６】
【課題を解決するための手段】
本発明の一つの特徴によれば、携帯用データ処理装置において、動作状態と電力節約状態を有する第１のプロセッサ（２２、２１）と、第２のプロセッサ（２１、２２）と、
前記第１及び第２のプロセッサ（２１、２２）に相互にアクセス可能であるデータ記憶場所（３３、３６）であって、前記第１及び第２のプロセッサ（２１、２２）はそれらの間で前記データ記憶場所（３３、３６）を介してデータを転送するように構成されている、前記データ記憶場所（３３、３６）と、前記データ記憶場所（３３、３６）が読み出されるべきデータをそこに記憶しているか否か、または、前記データ記憶場所がそこへデータを書き込むために使用しうるか否かを指示するレジスタ（４１）と、前記第１のプロセッサ（２２、２１）によって読み出されるデータを前記データ記憶場所が含むことを指示するように前記レジスタ（４１）がセットされているときに、前記電力節約状態から前記動作状態へ前記第１のプロセッサ（２２、２１）の状態を変更するために、前記第２のプロセッサ（２１、２２）による開始下で前記第１のプロセッサ（２２、２１）へ割込み信号を送るように構成された割込み発生手段（４２、Ｆ１、Ｆ２、Ｇ１）と、を備え、前記割込み発生手段（４３、Ｇ２）は、前記データ記憶場所が読み出されたことを指示するように前記レジスタ（４１）がリセットされたとき、前記第１のプロセッサ（２２、２１）による開始下で前記第２のプロセッサ（２１、２２）へ割込み信号を供給するように構成されていることを特徴とする携帯用データ処理装置が提供される。
【０００７】
好ましい実施態様においては、また、新しいデータが前記データ記憶場所へ書き込まれうることを指示するように前記レジスタがリセットされるときに、送信プロセッサへの割込み信号を供給するように割込み発生手段が設けられる。
【０００８】
好ましくは、第１のプロセッサから第２のプロセッサへとデータを転送するために、第１の組の記憶場所が設けられ、前記第２のプロセッサから前記第１のプロセッサへの転送を行なうために、第２の組の記憶場所が設けられる。
また、本発明の他の特徴によれば、データ処理装置における電力の保存方法において、第１のプロセッサ（２２、２１）と第２のプロセッサ（２１、２２）との間でデータバッファ（３３、３６）を介してデータを送信し、電力を節約するために前記第１のプロセッサ（２２、２１）を選択的にスイッチオン／オフとし、更に、前記データバッファ（３３、３６）が前記第１のプロセッサ（２２、２１）によって読み出されるべきデータを含むときに、前記第１のプロセッサ（２２、２１）の状態を電力節約状態から動作状態へ変更するために、前記第２のプロセッサ（２１、２２）による開始下で前記第１のプロセッサ（２２、２１）に割込みをかけ、前記データバッファ（３３、３６）のデータが読み出されたときに、前記第１のプロセッサ（２２、２１）による開始下で前記第２のプロセッサ（２１、２２）に割込みをかける、ことを特徴とする方法が提供される。
【０００９】
【実施例】
次に、添付図面に基づいて、本発明の実施例について、本発明をより詳細に説明する。
【００１０】
図１には、送話マイクロフォン１５と、受話拡声器１６とを有した移動電話が示されている。電話番号をダイヤルしたり、＊印ボタンや＃印ボタンを使用して補足的な電話サービスを行えるようにする通常の信号ボタン１７が設けられている。液晶ディスプレイ１８は、オペレータに対する可視表示を与え、通常の電話操作を容易にすることに加えて、オペレータがその他の諸操作を選択する上で助けとなるようにする。
【００１１】
動作において、図１に示した電話は、デジタルコーディング技術を使用して基地局との通信を容易とするために、相当程度のデータ処理を行う。
【００１２】
図１に示した電話によって行われる処理のすべては、局部バッテリパック１９を用いて給電される。この局部バッテリパック１９には、通常、再充電してからまた再充電するまでの間において、数時間にわたって完全動作状態にて電話に給電するに十分なエネルギが与えられている。
【００１３】
当然のことながら、信号を受信するときに、アナログ音声信号をデジタルエンコード信号へと変換し且つその逆の変換を行うには、相当の処理オーバーヘッドが必要とされる。音声信号の処理は、図１に示した電話ハウジング内の専用デジタル信号プロセッサを使用して行われる。同様に、相当程度の制御および信号送信が必要とされ、電話内で制御機能を行えるようにする専用マイクロコンピュータ制御ユニットが設けられる。したがって、ある範囲までは、これらの処理区分の各々は別々のままで、各々がその通信環境内において特定のタスクに割り当てられている。しかしながら、場合によっては、マイクロコンピュータ制御ユニットがデジタル信号プロセッサと通信することも必要である。
【００１４】
実際に、デジタル信号プロセッサは、マイクロコンピュータ制御ユニットよりもはるかに速い速度で動作する傾向にあり、その制御ユニットをスタンバイ状態に実効的において、その次のタスクを開始する前にデジタル信号プロセッサによって処理されるべきデータを待つようにさせることにより、電力節約をなすことができる。しかしながら、スタンバイ状態に一度置かれるときには、そのデジタル信号プロセッサとのデータ転送を行う前に、それを動作状態へと戻すための動作がなされねばならないという問題が生ずる。その上、通信が行われる前に、そのマイクロコンピュータ制御ユニットが通信のために適当な状態にあるようにさせるような付加的なタスクをそのデジタル信号プロセッサに課するのは望ましいことではない。
【００１５】
図１に示した電話の概略ブロック図を図２に示している。送話器１５および受話器１６は、デジタル処理サブシステム２１と通信する。サブシステム２１は、ＡＴ＆Ｔによって供給されるＤＳＰ１６１６の如き通常のデジタル信号プロセッサを含む。
【００１６】
キー１７を押し下げることに応答して発生される信号は、マイクロ制御ユニットサブシステム２２に供給されるような信号を発生する。このマイクロ制御ユニットサブシステム２２は、日立によって適用されるＨ８／５３６の如き通常のマイクロプロセッサを含む。さらに、そのマイクロ制御ユニットサブシステムは、ディスプレイ装置１８へ信号を供給するようにも構成されている。データ信号処理サブシステム２１とマイクロ制御ユニットサブシステム２２との間のデータ転送を行うための回路を含む専用集積回路２３によって、付加的な機能が与えられる。この専用集積回路２３は、また、無線装置２４に対するインターフェイスを与える。この無線装置２４は、アンテナ２５への送信信号を変調し且つそのアンテナからの受信信号を復調するように構成されている。
【００１７】
デジタル信号処理サブシステム２１とマイクロ制御ユニットサブシステム２２との間での信号転送を行うための専用集積回路２３の部分は、図３に詳細に示されている。集積回路２３は、デジタル信号処理サブシステム２１のバスライン３１に接続され且つマイクロ制御ユニットサブシステム２２のバスライン３２に接続されている。デジタル信号処理サブシステムからマイクロ制御ユニットサブシステムへのデータの転送を行うために、データは、制御回路３４の制御の下に、ランダムアクセスメモリ装置３３の形の記憶場所へと書き込まれる。データがランダムアクセスメモリ装置３３へ書き込まれた後には、そのデータは、再び、制御回路３４の制御の下に、マイクロ制御ユニットサブシステム２２によって読み出されうる。
【００１８】
マイクロ制御ユニットサブシステム２２からデジタル信号処理サブシステム２１への転送を行うために、同様の構成がとられている。したがって、制御回路３５の制御の下に、データは、記憶場所３６へと書き込まれ、その後は、再び、制御回路２１の制御の下に、データは、各バスライン３１によって、記憶場所３６からデジタル信号処理サブシステム２１へと読み出される。
【００１９】
デジタル信号処理サブシステム２１とマイクロ制御ユニットサブシステム２２との間の送信は、６８個の８ビットバイトのブロックにて行われ、１０ミリ秒毎に送信が行われる傾向にある。その他の処理機能を行う必要にもかかわらず、デジタル信号処理サブシステム２１およびマイクロ制御ユニットサブシステム２２は、互いに通信する必要のないときには、不作動スタンバイ状態に置かれ、バッテリ電力を節約する。
【００２０】
したがって、専用集積回路２３は、実効的に、第１のプロセッサ２１と第２のプロセッサ２２との間に配置されたバッファ装置として作用する。バッファ装置は、第１のプロセッサから第２のプロセッサへのデータ転送のためのメモリ装置３３の形のデータ記憶場所と、第２のプロセッサから第１のプロセッサへの転送のためのメモリ装置３６の形の記憶場所とを含む。転送は、制御回路３４の制御の下で、行われる。制御回路３４は、各データ記憶場所が読み出されて第２のプロセッサ２２へと供給されるべきデータを記憶しているか否かを指示するレジスタを含む。また、レジスタは、第１のプロセッサ２２からデータを書き込むために各記憶場所が使用できるか否かを指示する。さらに、制御回路３４は、また、記憶場所が受信プロセッサによって読み出されるべきデータを含むことを指示するようにレジスタがセットされたときに、その第２の受信プロセッサ２２へ割込み信号を供給するように構成された割込み信号発生手段を含む。その上、制御回路３４は、また、データを書き込むのに記憶場所が使用しうることを指示するようにレジスタがリセットされるとき、送信プロセッサ２１へ割込み信号を発生するように構成された割込み発生手段を含む。
【００２１】
バッファは、メイルボックスと称されうる。何故ならば、バッファは、どちらか一方のプロセッサがデータをそこへ書込みまたはそこから読み出している間、他方のプロセッサをスタンバイ状態またはスリープモードのままとするようにするからである。データがメイルボックスから読み出されたときには、割込み信号が送信プロセッサへ供給され、そのプロセッサに次のメッセージを送信させるように実効的に命令する。同様に、データがメイルボックスに書き込まれたときには、受信プロセッサに割込み信号が送られて、読み出しを待っている完全なメッセージが存在することの指示がなされる。
【００２２】
制御回路３４または制御回路３５の如き制御回路は、図４に詳細に示されている。この制御回路は、各記憶場所が送信プロセッサから受信されたデータで一杯であるときにセットされるＡ−Ｂ全レジスタとして示されたレジスタ４１を含む。したがって、図４に示す装置が制御回路３４を表すときには、デジタル信号処理サブシステム２１は、プロセッサＡとなり、マイクロ制御ユニットサブシステム２２は、プロセッサＢとなる。同様に、制御回路３５を表すときには、それらの役割は逆転され、プロセッサＡがマイクロ制御ユニットサブユニット２２となり、プロセッサＢがデジタル信号処理サブシステム２１となる。
【００２３】
図４に示した回路は、プロセッサＡからプロセッサＢへデータを転送するように構成されている。プロセッサＡは、そのアドレスバスＡｄｄ  に特定のアドレスを出すことによって、Ａ−Ｂ全レジスタ４１にアドレスすることができる。アドレスバスに出されたその特定のアドレスは、アドレスデコードロジック４２によって解釈される。アドレスデコードロジック４２に供給されたその特定のアドレスに応答して、ＷＳライン４４の信号が低（“０”）にセットされているならば、レジスタ４１に記憶されたデータビットレベルがプロセッサＡのＤＡＴＡラインに供給されて、そのバッファが一杯であり、レジスタが論理１にセットされているか、または、バッファが空であり、レジスタ４１が論理０にセットされていることをプロセッサＡに知らせる。
【００２４】
論理レベル０がレジスタ４１の質問時にプロセッサＡに戻されるならば、プロセッサＡは、それに論理１を書き込むことによってそのレジスタをセットする。
【００２５】
プロセッサＡによってレジスタ４１に書き込まれる値は、ゲートＧ１に関連して２つのフリップフロップＦ１およびＦ２によって集積回路２３のシステムクロックに再同期化される。したがって、ゲートＧ１は、第１の非反転入力が論理レベル１であり、第２の反転入力が論理レベル０であるとき、論理レベル１の出力を与える。ゲートＧ１は、レジスタ４１がセットされた後すぐに、１つのシステムクロックサイクルの間、“高”であるパルスを発生する。
【００２６】
ゲートＧ１によって発生されるパルスは、プロセッサＢに割込みを与える。プロセッサＢは、電力を節約するように、スリープ状態に置かれていたかもしれない。したがって、プロセッサＢは、割込み信号を受信するとき、そのスリープ状態を中断し、サブルーチンを呼び出し、記憶場所からのデータの読み出しを行うように、構成されている。
【００２７】
データが記憶場所から読み出されたとき、プロセッサＢは、アドレスデコードロジック４３によってデコードされる特定のアドレスを出すことによって、Ａ−Ｂ全レジスタ４１をリセットさせる。アドレスされているロジック４３に応答して、ＷＳライン４５の信号が高（“１”）にセットされているならば、ゲートＧ２は、非同期的にレジスタ４１をリセットするリセットパルスを発生する。これにより、再び、レジスタ４１内に記憶された論理レベル、この場合には、論理レベル０が、フリップフロップＦ１およびＦ２を通して伝播させられる。この結果として、ゲートＧ３は、１つのシステムクロックサイクルの間、高であるパルスを発生する。このパルスは、プロセッサＢがメイルボックスからデータを読み出すのを待っている間スリープ状態に置かれていたかもしれないプロセッサＡに割込みをかける。
【００２８】
プロセッサＡが書き込みをしているとき、ゲートＧ４からの出力は、論理０にセットされ、したがって、ゲートＤ１は、そのプロセッサに対してデータバスを駆動しない。同様に、プロセッサＢが書き込んでいるときは、ゲートＧ５の出力は、論理レベル０であり、ラインＤ２は、プロセッサＢに対してデータバスを駆動しない。
【００２９】
理論的には、どちらのプロセッサも任意の時点でＡ−Ｂ全レジスタ４１を読み出すような場合がありうる。これらプロセッサは、各プログラム内に例外条件を置いておくことにより、特定の時間にそのレジスタにアクセスすることが阻止され、デッドロック状態を避けることができるようになっている。
【図面の簡単な説明】
【図１】出力拡声器、入力マイクロフォン、メニューディスプレイおよびバッテリパックを有した移動電話を示す図である。
【図２】デジタル信号処理サブシステム、マイクロ制御ユニットサブシステムおよびこれらサブシステムの間からのデータ転送を行う専用集積回路を含む図１に示した電話の概略ブロック図である。
【図３】ランダムアクセスメモリ装置および制御回路を含む図２に示した専用集積回路の詳細図である。
【図４】図３に示した型の制御回路の詳細図である。
【符号の説明】
１５  送話マイクロフォン
１６  受話拡声器
１７  信号ボタン
１８  ディスプレイ
１９  局部バッテリパック
２１  デジタル信号処理サブシステム（第１のプロセッサ）
２２  マイクロ制御ユニットサブシステム（第２のプロセッサ）
２３  専用集積回路
２４  無線装置
２５  アンテナ
３１  バスライン
３２  バスライン
３３  ランダムアクセスメモリ装置
３４  制御回路
３５  制御回路
３６  ランダムアクセスメモリ装置
４１  Ａ−Ｂ全レジスタ
４２  アドレスデコードロジック
４３  アドレスデコードロジック
【図１】
0003558404.tif 000002
【図２】
0003558404.tif 000003
【図３】
0003558404.tif 000004
【図４】
0003558404.tif 000005