(57)【特許請求の範囲】
【請求項１】
２つの入力端子を有する直流高精度増幅器の一方の端子を接地して他方の端子に入力信号を加え、同直流高精度増幅器の出力端子からコンデンサを含む帰還回路を経て上記他方の端子へ負帰還電圧を送出するとともに、この帰還電圧と上記入力信号とを差動増幅器に加え、その差の出力電圧を電圧増幅器により増幅したのち電流増幅器にて電流に変換し負荷駆動用の出力を得る複合型の広帯域増幅器において、上記直流高精度増幅器から送出される帰還電圧をそれぞれ各一方の入力端子に受けるとともに、上記入力信号を各他方の入力端子に受けてその差の電圧を増幅する第１及び第２の差動増幅器と、上記第１の差動増幅器の出力を一方の入力端子に受けるとともに上記入力信号を第１のハイパスフィルタを介して他方の入力端子に受け、かつ、上記第２の差動増幅器の出力を別の一方の入力端子に受けるとともに上記入力信号を第２のハイパスフィルタを介して別の他方の入力端子に受け、上記ハイパスフィルタのカットオフ周波数に対する入力信号周波数の高低により上記差動増幅器の出力もしくは上記ハイパスフィルタを通過した入力信号をそれぞれ増幅する第１及び第２の電圧増幅器と、上記第１及び第２の電圧増幅器の出力をそれぞれ受けて電流に変換し出力する第１及び第２の電流増幅器とを備えていることを特徴とする複合型広帯域増幅器。
【請求項２】
上記第１の差動増幅器は２つのＮＰＮ形トランジスタを対となし、両トランジスタのエミッタは共通抵抗を介して負の電源電圧路に接続されるとともに一方のトランジスタのコレクタは正の電源電圧路に接続され、そのベース側は上記帰還電圧の受入れ端子として上記直流高精度増幅器の出力端子側に接続され、他方のトランジスタはそのコレクタが差電圧発生用の負荷抵抗を介して上記正の電源電圧路へ接続されるとともに、同トランジスタのベース側は上記入力信号の受入れ端子として上記直流高精度増幅器の他方の入力端子側に接続されてなり、無信号時には上記２つのトランジスタにほぼ等しい一定のコレクタ電流がアイドリング電流として流されることを特徴とする請求項１に記載の複合型広帯域増幅器。
【請求項３】
上記第２の差動増幅器は２つのＰＮＰ形トランジスタを対となし、両トランジスタのエミッタは共通抵抗を介して上記正の電源電圧路に接続されるとともに一方のトランジスタのコレクタは上記負の電源電圧路に接続され、そのベース側は上記帰還電圧の受入れ端子として上記直流高精度増幅器の出力端子側に接続され、他方のトランジスタはそのコレクタが差電圧発生用の負荷抵抗を介して上記負の電源電圧路へ接続されるともとに、同トランジスタのベース側は上記入力信号の受入れ端子として上記直流高精度増幅器の他方の入力端子に接続されてなり、無信号時には上記２つのトランジスタにほぼ等しい一定のコレクタ電流がアイドリング電流として流されることを特徴とする請求項１に記載の複合型広帯域増幅器。
【請求項４】
上記第１の電圧増幅器はＰＮＰ形トランジスタと複数のダイオードとを含み、同トランジスタのエミッタは上記第１の差動増幅器の他方のトランジスタのコレクタ側に接続されて同コレクタ電圧と同電位とされ、上記ＰＮＰ形トランジスタのコレクタ側には上記複数のダイオードが順方向に直列的に接続されるとともに、同トランジスタのベースには正のベース電圧が加えられ、上記第２の電圧増幅器はＮＰＮ形トランジスタと複数のダイオードとを含み、同トランジスタのエミッタは上記第２の差動増幅器の他方のトランジスタのコレクタ側に接続されて同コレクタ電圧と同電位とされ、上記ＮＰＮ形トランジスタのコレクタ側には上記複数のダイオードが上記第１の電圧増幅器のダイオードと直列でかつ順方向に接続されるとともに、同ＮＰＮ形トランジスタのベースには上記第１の電圧増幅器のＰＮＰ形トランジスタに与えられたベース電圧と絶対値が等しい負の電圧が与えられ、無信号時には上記第１の電圧増幅器のトランジスタから上記直列接続されたダイオード群を通って第２の電圧増幅器のトランジスタへ一定のコレクタ電流がアイドリング電流として流されることを特徴とする請求項１に記載の複合型広帯域増幅器。
【請求項５】
上記正の電源電圧路と負の電源電圧路との間には両電路間の電圧を３分割する第１，第２の抵抗及び上記第１の抵抗と抵抗値が等しい第３の抵抗の３つが直列に接続され、第１と第２の抵抗の共通接続箇所は上記第１の電圧増幅器を構成するトランジスタのベースに接続されて同トランジスタへ正のベース電圧を供給するとともに、上記共通接続箇所がコンデンサを介して上記直流高精度増幅器の他方の入力端子に接続され、同コンデンサと上記第１の抵抗とで入力信号に対する第１のハイパスフィルタが形成されていることを特徴とする請求項１に記載の複合型広帯域増幅器。
【請求項６】
上記正の電源電圧路と負の電源電圧路間の電圧を３分割する３つの抵抗中の第２と第３の抵抗の共通接続箇所は、上記第２の電圧増幅器を構成するトランジスタのベースに接続されて同トランジスタへ負のベース電圧を供給するとともに、上記共通接続箇所が上記第１のハイパスフィルタを構成するコンデンサと等しい静電容量のコンデンサを介して上記直流高精度増幅器の他方の入力端子に接続され、同コンデンサと上記第３の抵抗とで入力信号に対する第２のハイパスフィルタが形成されていることを特徴とする請求項１に記載の複合型広帯域増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、直流信号から比較的高い周波数の交流信号まで対応可能な複合型の広帯域増幅器に関するものである。
【０００２】
【従来の技術】
直流信号や比較的低周波の交流信号を入力とする増幅器については、一般に装置自体の雑音電圧が低いこと、オフセット電圧やその温度ドリフトが小さいこと、大きい同相除去比（ＣＭＲＲ）を有することなどが必要とされている。また、比較的高周波の信号を入力とする装置については、速いスルーレートと大きなＧＢ積（利得×帯域幅）を有することが望まれている。
【０００３】
この場合、望ましいとされる上記の各特性を１つの増幅器で満足させることは困難なので、一般には直流と比較的低周波の交流信号領域において高精度の動作を行なう増幅器と、それより高い周波数領域で高速動作が可能な増幅器とを組み合わせて装置を構成するようにしている。
【０００４】
図５（Ａ）にその一例が示されているが、例えばＩＣ素子を用いた直流高精度増幅器（以下、「高精度増幅器」という。）Ａ１と、同様にそれぞれＩＣ素子を用いた高速の差動増幅器Ａ２、電圧増幅器Ａ３、及び電流増幅器Ａ４が設けられており、電流増幅器Ａ４は図示しない後段のユニットを駆動するようになっている。ここでＲ１、Ｒ２は入力抵抗、Ｒ３は帰還抵抗、Ｃ１は結合コンデンサ、Ｖｉは入力信号、Ｖｏは出力信号である。
【０００５】
上記の装置において、入力信号電圧（以下、「入力電圧」という。）Ｖｉが直流及び比較的低周波の交流信号である場合は、Ａ２ないしＡ４の各増幅器はそれぞれ前段増幅器からの出力信号を受けて縦続的に動作する。すなわち、入力電圧Ｖｉが抵抗Ｒ１とＲ２を経て高精度増幅器Ａ１に加わると、その反転出力は例えば差動増幅器Ａ２の＋入力端子に加えられる。また、入力電圧Ｖｉは抵抗Ｒ１を経て同差動増幅器Ａ２の−入力端子に加えられる。
差動増幅器Ａ２はこれらの信号を受け、その差の電圧信号を電圧増幅器Ａ３へ出力する。電圧増幅器Ａ３はこの信号電圧を増幅して電流増幅器Ａ４に加え、同電流増幅器Ａ４は入力する電圧信号を電流信号に変換、増幅して出力するようになっている。
【０００６】
入力電圧Ｖｉの周波数が高くなると高精度増幅器Ａ１の利得が周波数に逆比例して低下し、それに伴って出力電圧が低下する。また、コンデンサＣ１のリアクタンスも周波数が高くなるとそれに逆比例して小さくなるから、ある周波数を超えると高精度増幅器Ａ１の−入力端子と差動増幅器Ａ２の＋入力端子は直通状態になる。
したがって、装置への入力電圧Ｖｉは一方では抵抗Ｒ１を通って差動増幅器Ａ２の−入力端子へ加わり、他方では抵抗Ｒ１とＲ２を通った入力電圧Ｖｉが利得の低下した高精度増幅器Ａ１をコンデンサＣ１によりバイパスして差動増幅器Ａ２の＋入力端子へ加わるようになる。
【０００７】
すなわち、ある周波数より高い帯域では高精度増幅器Ａ１が装置の動作に寄与しなくなり、差動増幅器Ａ２、電圧増幅器Ａ３、電流増幅器Ａ４の継続動作となる。解決課題を明らかにするため、入力電圧の周波数と高精度増幅器Ａ１及び差動増幅器Ａ２の動作についてさらに説明する。
【０００８】
イ．入力信号が直流の場合
上記図５（Ａ）から高精度増幅器Ａ１と差動増幅器Ａ２の箇所を転記した同図（Ｂ）において、例えば信号源から装置へ一定レベルの正の電圧＋Ｖｉが加わったものとする。
ここで、高精度増幅器Ａ１は正常に動作しており、その−入力端子が＋入力端子にイマジナリショートでアース電位になっているとすると、信号源から抵抗Ｒ１とＲ２を通って高精度増幅器Ａ１の−入力端子方向へ
Ｉ＝Ｖｉ／（Ｒ１＋Ｒ２）
なる一定の直流電流Ｉが流れる。
【０００９】
しかしながら、高精度増幅器Ａ１においては−入力端子が直接的に＋入力端子へ接続されているわけではないので、電流ＩはコンデンサＣ１へ流れ込んで同コンデンサを充電する。この充電電圧を＋Ｖｃとする。
ここでコンデンサＣ１の静電容量をＣ１、上記電流Ｉにより同コンデンサに流入する電荷をＱとすると、この電荷にてコンデンサに充電される電圧Ｖｃは
Ｖｃ＝Ｑ／Ｃ１
となる。
高精度増幅器Ａ１はその出力端子から上記充電電圧の極性を反転した直流電圧−Ｖｃを発してコンデンサＣ１に流入する充電電荷と等量の電荷を同コンデンサから吸い込み、−入力端子側の電圧上昇を抑えてアース電位に保持する。
【００１０】
したがって、信号源Ｖｉから抵抗Ｒ１とＲ２を通ってコンデンサＣ１に流れた電流Ｉは、見かけ上同コンデンサを経て高精度増幅器Ａ１の出力端子からその内部に流れ込むことになる。この場合，高精度増幅器Ａ１は上記のように通常の反転増幅器として動作し、その利得をＧ１とすると
Ｇ１＝Ｖｃ／Ｖｉ
となる。
上記極性反転電圧−Ｖｃは差動増幅器Ａ１の＋入力端子に加えられる。また、入力電圧Ｖｉを抵抗Ｒ１とＲ２により分圧したときのＲ２両端間の電圧をＶＲ２とすると、この分圧電圧は差動増幅器Ａ２の−入力端子に加えられる。
ここで差動増幅器Ａ１の利得をＧ２とすると、同差動増幅器はこれら２つの端子に入力した信号電圧の差の電圧をＧ２倍し、出力電圧Ｖ２として電圧増幅器Ａ３に送出する。すなわち、
Ｖ２＝｛−Ｖｃ−（＋ＶＲ２）｝Ｇ２
となる。このように入力信号が直流の場合は、差動増幅器Ａ２は高精度増幅器Ａ１に対して縦続的に動作する。
【００１１】
なお、信号源の電圧が図示の例と逆極性の−Ｖｉであった場合は、高精度増幅器Ａ１からその反転直流電圧＋Ｖｃを発し、上記と逆方向の電流を吐き出してコンデンサへ電荷を流入させる。これにより−入力端子側の電圧低下が抑えられてアース電位が保持される。この場合、差動増幅器Ａ２の出力Ｖ２は
Ｖ２＝｛Ｖｃ−（−ＶＲ２）｝Ｇ２
となる。
【００１２】
ロ．入力信号が交流の場合
上記図５（Ａ）から高精度増幅器Ａ１と差動増幅器Ａ２の箇所を転記した図６（Ａ）において、高精度増幅器Ａ１は正常に動作しており、その−入力端子は＋入力端子とイマジナリショートでアース電位になっているものとする。
いま、信号源から周波数ｆの交流入力電圧±Ｖｉが装置に加わり、電流Ｉが図示の点線のように流れたとすると、
0003595398.tif 000002
である。ただし、
Ｒ＝Ｒ１＋Ｒ２
とする。
【００１３】
コンデンサＣ１のリアクタンスをＸｃとすると、上記電流が流れることによってコンデンサに発生する電圧Ｖｃは
±Ｖｃ＝±Ｉ・Ｘｃ
である。高精度増幅器Ａ１はこのコンデンサに発生した電圧±Ｖｃと逆極性の電圧（−，＋）Ｖｃを出力して入力側へ帰還し、その−入力端子をアース電位に保持する。
ここで入力電圧Ｖｉの角周波数をωとすると、上記コンデンサのリアクタンスＸｃは、
0003595398.tif 000003
ただし、ω＝２πｆ
であるから、リアクタンスの大小は周波数ｆの高低に逆比例して変化する。
いま、コンデンサのリアクタンスＸｃが入力抵抗Ｒの値と等しくなる周波数をｆｃとすると、
0003595398.tif 000004
より
ｆｃ＝１／２πＣ１Ｒ
となる。周波数ｆに対するリアクタンスＸｃの値の変化を同図６（Ｂ）に示す。ここで、入力電圧Ｖｉが交流の場合における高精度増幅器Ａ１の利得をＧ１とすると、
Ｇ１＝Ｘｃ／Ｒ
であるから、信号周波数がｆｃのときはＸｃ＝Ｒとなり、その利得Ｇ１は同図６（Ｃ）に示すように１すなわち０ｄＢである。また、周波数がｆｃの１／１０のときは利得Ｇ１が１０倍（２０ｄＢ）となり、周波数がｆｃの１０倍のときはＧ１が１／１０（−２０ｄＢ）となる。
【００１４】
ところで高精度増幅器Ａ１の素子自体の利得すなわち開ループ利得Ｇ１は、図７にその一例を示すように例えば直流領域では１００ｄＢという大きい値であるが、交流領域ではある周波数から利得が周波数に逆比例して低下する特性になっている。この利得低下が始まる周波数をｆ１とすると、ｆ１の値は素子の種類によって異なるが、一般には１桁台ないし２桁台の周波数になっている。
【００１５】
この周波数ｆ１より１０倍高い周波数の信号が入ると、利得Ｇ１は周波数がｆ１のときの１／１０（−２０ｄＢ）に低下し、周波数が１００倍高い信号が入ると利得Ｇ１が１／１００（−４０ｄＢ）に低下する。つまり、周波数に対する利得低下の割合は−２０ｄＢ／ｄｅｃになっている。
【００１６】
差動増幅器Ａ２の開ループ利得と周波数との関係も素子の種類によって異なるが、その一例を同図７に示す。図示の例では直流領域における開ループ利得Ｇ２は８０ｄＢ、同利得Ｇ２が交流領域で低下し始める周波数はｆ２となっている。これを高精度増幅器Ａ１の特性と比較すると、一般には直流領域における開ループ利得については、
Ｇ１＞Ｇ２
で、開ループ利得が交流領域で低下し始める周波数は、
ｆ１＜ｆ２
となっている。
【００１７】
いま、高精度増幅器Ａ１の−入力端子と＋入力端子間ではイマジナリショートが成立し、同高精度増幅器Ａ１に対して差動増幅器Ａ２が縦続動作をしているとすると、直流から交流領域の周波数ｆ１までにおける両増幅器の開ループ総合利得Ｇ１＋Ｇ２は、図７の一点鎖線で示すように１８０ｄＢとなる。
【００１８】
ここで、上記図６（Ｃ）における高精度増幅器Ａ１の利得Ｇ１が１、すなわち０ｄＢである周波数ｆｃを例えば図７の周波数ｆ１とほぼ一致するようにＲとＣ１の値を設定すると、図６（Ｃ）のｆｃより低い周波数帯域における＋利得は、図７においては直流領域から延びている開ループ利得Ｇ１の１００ｄＢという一定値に抑えられる。
【００１９】
また、図６（Ｃ）のｆｃより高い周波数帯域における−２０ｄＢ／ｄｅｃの利得低下特性は、図７においてはそれに開ループ利得Ｇ１の−２０ｄＢ／ｄｅｃが加わる。よって周波数がｆ１より高い帯域における高精度増幅器Ａ１の開ループ利得Ｇ１は、破線で示すように−４０ｄＢ／ｄｅｃの割合で低下する。したがって、周波数がｆ１からｆ２までの帯域における開ループ総合利得Ｇ１＋Ｇ２も−４０ｄＢ／ｄｅｃの低下特性となる。
【００２０】
ここで、上記高精度増幅器Ａ１の利得Ｇ１が−４０ｄＢ／ｄｅｃの割合で低下し、利得１すなわち０ｄＢラインに達したときの周波数を例えばｆ３とすると、周波数ｆ２を超えて周波数ｆ３までの帯域における高精度増幅器Ａ１と差動増幅器Ａ２の開ループ総合利得は、差動増幅器Ａ２の−２０ｄＢ／ｄｅｃが加わるため−６０ｄＢ／ｄｅｃの低下特性となる。
【００２１】
この周波数ｆ３における高精度増幅器Ａ１の入力電圧Ｖｉとその極性反転出力電圧−Ｖｃの大きさ（絶対値）との関係は、
Ｖｃ＝Ｖｉ
であり、ｆ３より低い周波数帯域ではＧ１＞１であるから、
Ｖｃ＞Ｖｉ
となる。
【００２２】
したがって、入力電圧Ｖｉの周波数がｆ３以下の低い帯域では、コンデンサＣ１を介してこの反転出力電圧−Ｖｃを入力側へ負帰還することにより、その−入力端子を＋入力端子へイマジナリショート（アース）とすることができる。この反転出力電圧−Ｖｃは次段の差動増幅器Ａ２の＋入力端子に加えられる。
【００２３】
しかしながら、入力電圧Ｖｉの周波数がｆ３より高い帯域では高精度増幅器Ａ１の利得Ｇ１が１より小さくなるので、
Ｖｃ＜Ｖｉ
となる。ちなみに、図８に示すように入力電圧Ｖｉのレベルを基準化して一定値の１にすると、Ｖｉの周波数がｆ３より高い帯域における反転出力電圧Ｖｃの大きさ（絶対値）は破線のようになる。
【００２４】
同図８において、例えば入力電圧Ｖｉの周波数がｆ３の１．４倍の場合は出力電圧Ｖｃの大きさが０．５となり、Ｖｉの周波数がｆ３の２倍になるとＶｃの大きさは約０．２５となる。また、Ｖｉの周波数がｆ３の３倍の場合はＶｃの大きさが約０．１となり、更にＶｉの周波数が高くなるとＶｃの大きさは限りなくゼロに近づく。
【００２５】
したがって、入力電圧Ｖｉの周波数がｆ３より高い帯域においては、高精度増幅器Ａ１がコンデンサＣ１を介してその反転出力−Ｖｃを入力側へ負帰還しても帰還電圧が小さいので−入力端子をイマジナリアースにすることができない。そのため−入力端子には入力電圧と帰還電圧の差の電圧Ｖｉ−Ｖｃが発生し、低インピーダンスになったコンデンサＣ１を通過して差動増幅器Ａ２の＋入力端子へ加わるようになる。
【００２６】
すなわち、周波数がｆ３より高い帯域では高精度増幅器Ａ１が装置の増幅動作に寄与しなくなるため高精度増幅器と差動増幅器の縦続動作はなくなり、入力電圧Ｖｉに対して差動増幅器Ａ２が先頭の動作ユニットとなる。
ここで、入力電圧Ｖｉの周波数がｆ３より数倍高かった場合は、高精度増幅器Ａ１の帰還電圧−Ｖｃが入力電圧Ｖｉに比べて極めて小さくなるので、差動増幅器Ａ２の＋入力端子に加わる差電圧Ｖｉ−Ｖｃは、図８から実質的にＶｉとみなすことができる。
【００２７】
よって、図７における高精度増幅器Ａ１と差動増幅器Ａ２との開ループ総合利得Ｇ１＋Ｇ２は、周波数がｆ３より高くなると−６０ｄＢ／ｄｅｃの低下特性から外れて差動増幅器Ａ２の開ループ特性Ｇ２に漸近する。
いま、例えばｆ３より数倍高い周波数をｆ４とすると、上記−６０ｄＢ／ｄｅｃの低下特性から外れた開ループ総合利得Ｇ１＋Ｇ２は、周波数ｆ４において差動増幅器Ａ２の開ループ利得Ｇ２と一致し、ｆ４より高い周波数帯域における開ループ総合利得はＧ２そのものとなる。
【００２８】
差動増幅器Ａ２の後段には上記図５（Ａ）に示すように電圧増幅器Ａ３と電流増幅器Ａ４が設けられ、入力電圧の周波数が例えばｆ３以上の帯域ではこれら３つの増幅器が縦続的に動作するようになっている。この場合、電流増幅器Ａ４の出力側から装置の入力側へ例えば帰還抵抗Ｒ３が接続されているので、装置全体の閉ループ利得をＧとすると、
Ｇ＝Ｒ３／Ｒ１
となる。
【００２９】
いま、この閉ループ利得Ｇを例えば１０ｄＢに設定したとして図７に破線で示すと、先頭ユニットである差動増幅器Ａ２の開ループ利得Ｇ２が−２０ｄＢ／ｄｅｃの割合で低下する直線と上記１０ｄＢラインとの交点における周波数ｆ５がこの装置の帯域幅となる。
【００３０】
【発明が解決しようとする課題】
この従来装置によると、直流信号に対する高精度応答と高周波信号に対する高速応答が可能となる。しかしその上限周波数は差動増幅器Ａ２の帯域幅によって制限され、それ以上に帯域を延ばすことは難しい。そのため、後段の電圧増幅器や電流増幅器の速度、帯域幅に余裕があってもそれらを生かしきれないという難点がある。
【００３１】
この発明は上記の事情を考慮してなされたもので、その目的は、入力信号の周波数が差動増幅器の帯域幅上限周波数より高い場合は、その信号が差動増幅器をバイパスして電圧増幅器へ加わるようにした複合型の広帯域増幅器を提供することにある。
【００３２】
【課題を解決するための手段】
したがって、この発明においては、その課題解決手段として例えば差動増幅器の入力側と電圧増幅器の入力側との間にハイパスフィルタを設け、差動増幅器の高周波帯における利得低下特性を勘案してハイパスフィルタのカットオフ周波数を定めるようにするしている。
【００３３】
【発明の実施の形態】
図１にこの発明の原理的な構成を示す。図中、高精度増幅器Ａ１は従来装置と同様のＩＣ素子が用いられ、高精度増幅器Ａ１を含む信号入力部も従来装置と同様の構成になっている。
高精度増幅器Ａ１の後段には例えば個別部品で構成された２つの差動増幅器Ａ２ａとＡ２ｂが設けられており、従来装置におけるＩＣ差動増幅器の＋入力端子に対応する本装置の入力端子についてはその共通配線に（＋）印を付し、従来の−入力端子に対応する本装置の入力端子についてはその共通配線に（−）印を付してある。
【００３４】
この（−）印を付した共通配線側の入力端子には、例えば入力電圧Ｖｉの分圧電圧ＶＲ２が加えられ、（＋）印を付した共通配線側の入力端子には高精度増幅器Ａ１から上記Ｖｉと極性が反対の帰還電圧−Ｖｃが加えられるようになっている。これにより差動増幅器Ａ２ａとＡ２ｂは入力電圧に対して並列的に動作し、その出力はそれぞれ電圧増幅器Ａ３ａとＡ３ｂの各一方の端子に加えられる。
【００３５】
電圧増幅器Ａ３ａ，Ａ３ｂはともに個別部品で構成され、各他方の入力端子と上記差動増幅器の入力側における（−）印を付した共通配線との間には、例えばコンデンサＣ２と抵抗Ｒ８及びコンデンサＣ３と抵抗Ｒ１０からなる２つのハイパスフィルタＦＬａ，ＦＬｂがそれぞれ設けられ、両フィルタのカットオフ周波数は等しい値に設定されている。
【００３６】
この電圧増幅器Ａ３ａ，Ａ３ｂは上記差動増幅器Ａ２ａ，Ａ２ｂからの出力を受けて並列的に動作し、その出力は個別部品で構成された電流増幅器Ａ４ａとＡ４ｂにそれぞれ加えられる。電流増幅器Ａ４ａ，Ａ４ｂも並列的に動作し、電圧増幅器から加わる電圧を電流に変換して出力する。
【００３７】
図１のブロック図を等価回路で表した一例が図２に示されている。同図２において、差動増幅器Ａ２ａは例えば特性がそろったＮＰＮ形トランジスタＱ１とＱ２の差動対で構成され、無信号時すなわち両トランジスタのベースがゼロ電位のときにはエミッタ側の共通抵抗Ｒ４に一定のアイドリング電流が流れている。したがってそのエミッタ電圧は一定になっている。
【００３８】
ここで、両トランジスタのベース電流は各コレクタ電流に比べると極めて小さいので無視すると、無信号時におけるトランジスタＱ１のコレクタ電流とエミッタ電流は相等しく、同様にトランジスタＱ２のコレクタ電流とエミッタ電流も等しくなり、それぞれ共通抵抗Ｒ４を流れる一定電流の１／２の大きさとなる。なお、この場合、トランジスタＱ２の負荷抵抗Ｒ５には正の一定電圧降下が発生している。
【００３９】
差動増幅器Ａ２ｂも上記と同様に例えば特性がそろったＰＮＰ形トランジスタＱ３とＱ４の差動対で構成され、エミッタ側の共通抵抗Ｒ６は上記Ｒ４と等しい抵抗値にされている。無信号時にはＲ４に流れる電流と大きさが等しい一定のアイドリング電流がＲ６に流れ、両トランジスタのエミッタ電圧は一定になっている。
【００４０】
また、トランジスタＱ３，Ｑ４のベース電流を無視すると、無信号時におけるトランジスタＱ３のエミッタ電流とコレクタ電流は相等しく、同様にトランジスタＱ４のエミッタ電流とコレクタ電流も等しくなり、それぞれ共通抵抗Ｒ６に流れる一定電流の１／２の大きさとなる。なお、トランジスタＱ４の負荷抵抗Ｒ７は上記トランジスタＱ２の負荷抵抗Ｒ５と抵抗値が等しくされているので、抵抗Ｒ７には抵抗Ｒ５の電圧降下と絶対値が等しい負の一定電圧降下が発生する。
【００４１】
この２つの差動増幅器Ａ２ａとＡ２ｂは共に少ない数の個別部品で構成され、正の電源＋Ｖｃｃと負の電源−Ｖｃｃの間へそのゼロ電位に対して対称的に配設されている。したがって多数のトランジスタなどの集積回路でなる従来のＩＣ差動増幅器に比べると、利得は低いがひずみが少なく、かつ高速で広帯域である。ここで、例えば正の入力電圧Ｖｉが装置に加わると高精度増幅器Ａ１からは負の反転出力−Ｖｃが送出され、（＋）印の共通配線を介してトランジスタＱ１とＱ３のベースに加えられる。
【００４２】
これによりトランジスタＱ１ではベース電圧が下がるためベースとエミッタ間の電圧が小さくなり、ベース電流が減ってコレクタ電流が減少する。また、トランジスタＱで３はベース電圧が下がるとベースとエミッタ間の電圧が大きくなり、ベース電流が増えてコレクタ電流が増加する。
【００４３】
この場合、共通抵抗Ｒ４とＲ６には大きさが等しい一定電流が流れるようになっているから、トランジスタＱ１のコレクタ電流が減少すると対をなすトランジタＱ２ではその分だけコレクタ電流が増加する。このことはトランジスタＱ２のベースに上記電圧−Ｖｃの極性を反転した正の電圧Ｖｃが加わり、そのベース・エミッタ間電圧が大きくなったことと等価である。
【００４４】
また、トランジスタＱ３のコレクタ電流が増加すると対をなすトランジスタＱ４ではその分だけコレクタ電流が減少する。このことはトランジスタＱ４のベースに上記電圧−Ｖｃの極性を反転した正の電圧Ｖｃが加わり、そのベース、エミッタ間電圧が小さくなったことと等価である。
【００４５】
すなわち、トランジスタＱ１のコレクタ電流減少とトランジスタＱ３のコレクタ電流増加は、トランジスタＱ２のコレクタ電流増加とトランジスタＱ４のコレクタ電流減少に対応するから、（＋）印の共通配線を介してトランジスタＱ１とＱ３のベース側に加わった負の電圧−Ｖｃは、（−）印の共通配線を介して正の電圧ＶｃがトランジスタＱ２とＱ４のベース側に加わったことに置き換えることができる。
【００４６】
この場合、トランジスタＱ２とＱ４のベース側には入力電圧Ｖｉの分圧電圧ＶＲ２が（−）印の共通配線を介して加わるが、同ベースに加わる上記正の電圧Ｖｃより小さいのでトランジスタＱ２とＱ４に流れるコレクタ電流は電圧Ｖｃによって支配される。
なお、誘導などにより同相の外乱雑音＋Ｖｎが（＋）印の共通配線と（−）印の共通配線からそれぞれトランジスタＱ１，Ｑ３のベースとＱ２，Ｑ４のベースに加わると、Ｑ１とＱ３のベースに加わった外乱雑音＋ＶｎはＱ２とＱ４のベースへその極性が反転した−Ｖｎが加わったことと作用上等価である。しかしＱ２とＱ４のベースには＋Ｖｎの外乱雑音が加わっており、互いに打ち消し合うのでその影響は極めて小さくなる。
【００４７】
電圧増幅器Ａ３ａ，Ａ３ｂは例えばＰＮＰ形トランジスタＱ５とＮＰＮ形トランジスタＱ６がダイオードＤ１ないしＤ４を介してコンプリメンタルに接続され、トランジスタＱ５のエミッタは上記第１の差動増幅器Ａ２ａのトランジスタＱ２のコレクタ側に接続されている。また、トランジスタＱ６のエミッタは上記第２の差動増幅器Ａ２ｂのトランジスタＱ４のコレクタ側に接続されている。
上記トランジスタＱ５とＱ６へベース電圧を供給するため、例えば＋Ｖｃｃ電源と−Ｖｃｃ電源間の電圧を分圧する３つの抵抗Ｒ８，Ｒ９，Ｒ１０が設けられており、抵抗Ｒ８とＲ１０は等しい抵抗値にされている。
【００４８】
無信号時において、トランジスタＱ５とＱ６にベース電圧が供給されると、＋Ｖｃｃ電源から抵抗Ｒ５、トランジスタＱ５、ダイオードＤ１ないしＤ４、トランジスタＱ６、抵抗Ｒ７を経て−Ｖｃｃ電源へ一定のアイドリング電流が流れ、上記各抵抗とダイオードにそれぞれ電圧降下が発生する。
【００４９】
この場合、トランジスタＱ５のエミッタ電圧とコレクタ電圧は正の値となり、トランジスタＱ６のエミッタ電圧とコレクタ電圧はそれぞれトランジスタＱ５のエミッタ電圧及びコレクタ電圧と絶対値が等しい負の値となる。
上記２つのトランジスタＱ５とＱ６のコレクタ電圧は、例えば次段に設けられた電流増幅器Ａ４ａ，Ａ４ｂの前置ドライバトランジスタＱ７とＱ８にベース電圧として供給されるようになっている。
【００５０】
トランジスタＱ７とＱ８にベース電流が供給されると、＋Ｖｃｃ電源からトランジスタＱ７と共通エミッタ抵抗Ｒ１１及びトランジスタＱ８を通って−Ｖｃｃ電源へ一定のアイドリング電流が流れ、トランジスタＱ７のエミッタには正の電圧が発生する。また、トランジスタＱ８のエミッタには上記トランジスタＱ７のエミッタ電圧と絶対値が等しい負の電圧が発生する。
【００５１】
この両トランジスタＱ７とＱ８のエミッタ電圧は、例えば電流増幅トランジスタＱ９とＱ１０へそれぞれベース電圧として供給されるようになっている。これにより、＋Ｖｃｃ電源からトランジスタＱ９と抵抗値の等しい２つのエミッタ抵抗Ｒ１２，Ｒ１３，及びトランジスタＱ１０を通って−Ｖｃｃ電源へ一定のアイドリング電流が流れる。
【００５２】
このように無信号時にアイドリング電流を流しておくと、信号が入力した場合は各段の対をなすトランジスタがアイドリング電流による電位から動作を開始するので、入力信号に対して不感時間が無くなり高速である。また、各段の出力が負のレベルから正のレベルへ変化し、あるいは正のレベルから負のレベルへ変化する際のゼロクロスひずみなど振幅ひずみが発生しないので直線性もよい。
【００５３】
ここで、上記電圧増幅器Ａ３ａ，Ａ３ｂにおいては、トランジスタＱ５とＱ６のベースが例えば静電容量値の等しいコンデンサＣ２とＣ３を介してそれぞれ（−）印の共通配線に接続され、このコンデンサＣ２と分圧抵抗Ｒ８及びコンデンサＣ３と分圧抵抗Ｒ１０によりカットオフ周波数が等しい２つのハイパスフィルタＦＬａ，ＦＬｂが形成されている。
【００５４】
図２のハイパスフィルタＦＬａとＦＬｂの箇所を抜粋して図３に示し、その入力電圧（分圧電圧）ＶＲ２に対するフィルタの出力電圧ＶＲ２´のレベルを同図３（Ｂ）に示す。このハイパスフィルタのカットオフ周波数をｆｃとすると、
0003595398.tif 000005
となる。
【００５５】
図３によると、入力電圧Ｖｉの周波数がカットオフ周波数ｆｃより低い帯域ではフィルタの出力電圧ＶＲ２´が分圧電圧ＶＲ２より小さく、その大きさは周波数により−２０ｄＢ／ｄｅｃの割合で傾斜する特性線のいずれかの点上にある。
したがって分圧電圧ＶＲ２はトランジスタＱ２とＱ４のベースに加わり、そのフィルタ出力ＶＲ２´はトランジスタＱ５とＱ６のベースに加わるが、同トランジスタＱ５，Ｑ６に対しては実質的に影響を与えないとみなすことができる。よって電圧増幅器Ａ３ａ，Ａ３ｂは差動増幅器Ａ２ａ，Ａ２ｂからの出力をトランジスタＱ５とＱ６のエミッタ側に受けて同差動増幅器に対し縦続的に動作し、電流増幅器Ａ４ａとＡ４ｂは電圧増幅器Ａ３ａとＡ３ｂに追随して動作する。
【００５６】
入力電圧Ｖｉの周波数がハイパスフィルタのカットオフ周波数ｆｃより高い帯域では、分圧電圧ＶＲ２とフィルタの出力電圧ＶＲ２´の大きさは等しくなり、分圧電圧ＶＲ２は差動増幅器Ａ２ａ，Ａ２ｂと電圧増幅器Ａ３ａ，Ａ３ｂの両方に加わる。
【００５７】
この場合、差動増幅器Ａ２ａ，Ａ２ｂの電圧利得が１（０ｄＢ）以上であれば、シランジスタＱ５とＱ６におていは直接ベースに加わる分圧電圧ＶＲ２よりも差動増幅器からエミッタ側に加わる電圧が大きいから、その動作はエミッタ側の入力電圧によって支配される。したがって上記と同様に電圧増幅器Ａ３ａ，Ａ３ｂは差動増幅器Ａ２ａ，Ａ２ｂに対して縦続的に動作し、電流増幅器Ａ４ａ，Ａ４ｂは電圧増幅器Ａ３ａ，Ａ３ｂに追随して動作する。
【００５８】
しかしながら、差動増幅器Ａ２ａ，Ａ２ｂの電圧利得が１より小さくなると、トランジスタＱ５とＱ６においては直接ベースに加わる電圧ＶＲ２に対して差動増幅器からエミッタ側に加わる電圧が小さくなり、その動作はベース側の入力電圧ＶＲ２によって支配される。
すなわち、この場合は入力電圧ＶｉがコンデンサＣ１を介して（＋）印の共通配線から差動増幅器に加わり、分圧電圧ＶＲ２が（−）印の共通配線から差動増幅器と電圧増幅器に加わるが、差動増幅器は装置の増幅動作に寄与しないから見掛け上は分圧電圧ＶＲ２が差動増幅器をバイパスして電圧増幅器に加わったことと同様になる。したがって先頭の動作ユニットは電圧増幅器Ａ３ａ，Ａ３ｂとなり、電流増幅器Ａ４ａ，Ａ４ｂが電圧増幅器に追随して動作する。
【００５９】
ところで、トランジスタの電圧利得や電流利得は直流から交流領域のある周波数まで一定の値を有し、その周波数を超えると素子自体の分布容量などにより一般に−２０ｄＢ／ｄｅｃの割合で低下し始め、更に周波数が高くなるとその低下はやがて利得１すなわち０ｄＢに達する。
この利得０ｄＢにおける周波数はＧＢ積あるいはトランジション周波数（ｆＴ）などと称され、高周波用トランジスタでは一般に汎用ＩＣ増幅器のそれより高く、例えば数１０ＭＨｚないし数１００ＭＨｚという値になっている。
【００６０】
図２の各ユニットの電圧利得と周波数の関係を図４に示す。同図を併せて参照すると、高精度増幅器Ａ１は従来装置と同じＩＣ素子を使用するので、その開ループ利得Ｇ１は図７の特性をそのまま図示してある。ここで、この実際の開ループ利得Ｇ１が０ｄＢとなる周波数をｆ２とすると、上記ハイパスフィルタＦＬａ，ＦＬｂのカットオフ周波数ｆｃは例えばこのｆ２とほぼ等しい周波数に設定されている。
【００６１】
いま、装置に入力した電圧Ｖｉが直流電圧または周波数がｆ２以下の低周波交流電圧とすると、高精度増幅器Ａ１の出力電圧−Ｖｃは（＋）印の共通配線を介して差動増幅器Ａ２ａ，Ａ２ｂのトランジスタＱ１とＱ３のベースに加わり、入力電圧Ｖｉの分圧電圧ＶＲ２は（−）印の共通配線を開して上記差動増幅器のトランジスタＱ２とＱ４のベースに加わる。
【００６２】
この場合、上記高精度増幅器Ａ１の出力電圧−Ｖｃの絶対値は入力電圧Ｖｉの分圧電圧ＶＲ２より大きいから、トランジスタＱ２のコレクタには−Ｖｃの反転電圧Ｖｃに対応する電流がアイドリング電流に加わって＋Ｖｃｃ電源から流入し、抵抗Ｒ５には電流増加による電圧変化が生じる。
また、トランジスタＱ４においては上記−Ｖｃの反転電圧Ｖｃに対応する電流だけアイドリング電流から減少した電流がそのコレクタから−Ｖｃｃ電源へ流出し、抵抗Ｒ７には電流減少による電圧変化が生じる。
【００６３】
ここで、例えば抵抗Ｒ５に発生する電圧変化と上記トランジスタＱ２における反転電圧Ｖｃ（絶対値）との比、すなわち
抵抗Ｒ５の電圧変化／Ｖｃ
を差動増幅器Ａ２ａの電圧利得とする。同様に、抵抗Ｒ７に発生する電圧変化と上記トランジスタＱ４における反転電圧Ｖｃ（絶対値）との比、すなわち
抵抗Ｒ７の電圧変化／Ｖｃ
を差動増幅器Ａ２ｂの電圧利得とすると、２つの電圧利得は等しい値になる。
いま、差動増幅器Ａ２ａとＡ２ｂの全体利得をＧ２とし、この利得Ｇ２が例えば直流から交流領域の周波数ｆ３までは３０ｄＢ一定で、ｆ３より高い周波数帯域ではＧ２が−２０ｄＢ／ｄｅｃの割合で低下し、周波数ｆ５においてＧ２が０ｄＢすなわち利得１となる例を同図４に示す。
【００６４】
ところで、差動増幅器Ａ２ａ，Ａ２ｂのトランジスタＱ２，Ｑ４に流れる電流が変化して抵抗Ｒ５とＲ７に電圧変化が生じると、電圧増幅器Ａ３ａとＡ３ｂにおいてはトランジスタＱ５からダイオードＤ１ないしＤ４を経てトランジスタＱ６に流れる電流にも変化が生じる。
ここで、入力電圧Ｖｉの周波数が上記ハイパスフィルタＦＬａ，ＦＬｂのカットオフ周波数ｆｃより低い場合は、トランジスタＱ５とＱ６はベース接地形の動作をするとみなすことができる。
【００６５】
この場合、トランジスタＱ５及びＱ６の電圧利得は、それぞれエミッタ側の入力電圧変化に対するコレクタ側の出力電圧変化の比とすると、トランジスタＱ５の入力電圧変化は
Ｑ５の入力インピーダンス×エミッタ電流変化分
であり、そのコレクタ側の出力電圧変化は
ダイオードＤ１とＤ２のオン抵抗×コレクタ電流変化分
となる。
この場合、トランジスタＱ５のベース電流は極めて小さいから無視して
エミッタ電流変化分＝コレクタ電流変化分
とすると、トランジスタＱ５の電圧利得は
ダイオードＤ１とＤ２のオン抵抗／Ｑ５の入力インピーダンス
となる。
【００６６】
トランジスタＱ６についてもトランジスタＱ５と同様であるから、その電圧利得は、
ダイオードＤ３とＤ４のオン抵抗／Ｑ６の入力インピーダンス
とおくことができる。よって電圧増幅器Ａ３ａとＡ３ｂの全体利得をＧ３とすると、
Ｇ３＝Ｄ１とＤ２のオン抵抗／Ｑ５の入力インピーダンス＋Ｄ３とＤ４のオン抵抗／Ｑ６のインピーダンス
となる。
【００６７】
いま、各ダイオードＤ１ないしＤ４のオン抵抗は等しく、トランジスタＱ５とＱ６の入力インピーダンスも相等しいとすると、全体利得Ｇ３は
Ｇ３＝４×ダイオードのオン抵抗／Ｑ５（Ｑ６）の入力インピーダンスとなる。
ここで、ベース接地形トランジスタの入力インピーダンスは一般に低く数１０Ω程度であり、ダイオードのオン抵抗はアイドリング電流の大きさにもよるが、電流の立上がり近傍の小電流では数１００Ωないしその数倍程度である。
【００６８】
そこで、電圧増幅器Ａ３ａとＡ３ｂの全体利得Ｇ３が例えば直流から交流領域の周波数ｆ４までは４０ｄＢ一定で、ｆ４より高い帯域ではＧ３が−２０ｄＢ／ｄｅｃの割合で低下し、周波数ｆ７においてＧ３が０ｄＢすなわち利得１となる例を上記図４に示す。なお、電流増幅器Ａ４ａ，Ａ４ｂは電圧増幅器Ａ３ａ，Ａ３ｂに対して縦続的に動作するが、回路がコレクタ接地形で電圧利得が１（０ｄＢ）であるため図示は省略してある。
【００６９】
上記図２と図４において、入力電圧Ｖｉが直流から交流領域の周波数ｆ１までは高精度増幅器Ａ１に対して差動増幅器Ａ２ａ，Ａ２ｂと電圧増幅器Ａ３ａ，Ａ３ｂが縦続的に動作し、その開ループ総合利得Ｇ１＋Ｇ２＋Ｇ３は一点鎖線で示すように例えば１７０ｄＢ一定である。ここで、ｆ１は従来装置と同様にＩＣ素子でなる高精度増幅器Ａ１の利得Ｇ１が低下し始める周波数である。
【００７０】
周波数がｆ１を超えてｆ２までの帯域では上記３つのユニットは縦続的に動作するが、高精度増幅器Ａ１の開ループ利得Ｇ１は−４０ｄＢ／ｄｅｃの割合で低下し、周波数ｆ２においては利得が１（０ｄＢ）に達する。したがって開ループ総合利得Ｇ１＋Ｇ２＋Ｇ３も同じ割合で低下し、周波数ｆ２における総合利得はＧ２＋Ｇ３でその値は例えば７０ｄＢとなる。
【００７１】
ここで、上記ハイパスフィルタＦＬａ，ＦＬｂのカットオフ周波数ｆｃを例えば高精度増幅器Ａ１の開ループ利得Ｇ１が０ｄＢとなる周波数ｆ２とほぼ等しい周波数に設定すると、入力電圧Ｖｉの周波数がｆ２より高い帯域では、（−）印の共通配線を介して差動増幅器Ａ２ａ，Ａ２ｂのトランジスタＱ２とＱ４のベースに加わった分圧電圧ＶＲ２が電圧増幅器Ａ３ａ，Ａ３ｂのトランジスタＱ５とＱ６のベースにも加わるようになる。
ただし、周波数がｆ２より高い帯域では高精度増幅器Ａ１の利得が１より小さくなるので、その−入力端子が＋入力端子とイマジナリショートにはならない。よって入力電圧Ｖｉは抵抗Ｒ１とＲ２で分圧されないから、分圧電圧ＶＲ２は入力電圧Ｖｉと同じ大きさになるとみなすことができる。
【００７２】
さて、上記電圧増幅器Ａ３ａ，Ａ３ｂのトランジスタＱ５とＱ６においては、ベース側に加わる分圧電圧ＶＲ２に対してエミッタ側にはそれよりＧ２倍（例えば３０ｄＢ）高い差動出力電圧が差動増幅器Ａ２ａとＡ２ｂから加えられる。よってトランジスタＱ５とＱ６の動作はこのエミッタ側入力電圧に支配され、周波数がｆ２より高い帯域では差動増幅器Ａ２ａ，Ａ２ｂが先頭の動作ユニットとなり、電圧増幅器Ａ３ａとＡ３ｂが差動増幅器へ継続的に動作する。
【００７３】
電圧増幅器が差動増幅器に縦続動作する範囲は、周波数ｆ２から差動増幅器の利得Ｇ２が０ｄＢに達する周波数ｆ５までの帯域となる。この範囲における両増幅器の開ループ総合利得Ｇ２＋Ｇ３は、一点鎖線で示すように周波数ｆ２から差動増幅器の利得Ｇ２が低下し始める周波数ｆ３までは例えば７０ｄＢ一定であり、ｆ３を超え電圧増幅器の利得Ｇ３が低下し始める周波数ｆ４までの帯域では総合利得が−２０ｄＢ／ｄｅｃの割合で低下する。
【００７４】
周波数がｆ４を超えてｆ５までの帯域では電圧増幅器の利得Ｇ３が−２０ｄＢ／ｄｅｃの低下特性を有しているので、差動増幅器と電圧増幅器の開ループ総合利得Ｇ２＋Ｇ３は−４０ｄＢ／ｄｅｃの割合で低下する。
更に、周波数がｆ５を超える帯域では差動増幅器の利得Ｇ２が１以下となって信号の増幅に寄与しないから、入力電圧に対して電圧増幅器が先頭の動作ユニットとなり、電流増幅器が電圧増幅器に追随して動作する。この場合開ループの総合電圧利得は電圧増幅器の利得そのものとなり、Ｇ３に沿い−２０ｄＢ／ｄｅｃの割合で低下する。
【００７５】
なお、入力電圧の周波数が上記のようにｆ５より高い帯域においては、電圧増幅器Ａ３ａ，Ａ３ｂのトランジスタＱ５とＱ６はエミッタ接地形の動作となるが、その利得Ｇ３についてはベース接地形の場合と同程度の値が得られる。
電流増幅器Ａ４ａ，Ａ４ｂは上記したように個別部品で構成され、かつその電流は数１０Ω以下の低インピーダンスにされているので、電流利得×帯域幅の値を電圧増幅器Ａ３ａ，Ａ３ｂのＧＢ積と同程度にすることは十分可能である。
【００７６】
ここで、装置全体の閉ループ利得Ｇを例えば前記図７の従来例と同様に１０ｄＢとして図４に破線で示すと、電圧増幅器Ａ３ａ，Ａ３ｂの開ループ利得Ｇ３が−２０ｄＢ／ｄｅｃの割合で低下する直線と上記１０ｄＢラインとの交点における周波数ｆ６がこの装置の帯域幅となる。この例においては帯域幅の上限周波が従来例より１桁以上高くなっていることがわかる。
【００７７】
【発明の効果】
以上説明したように、この発明においては高精度増幅器に対して縦続的に動作する差動増幅器、電圧増幅器、及び電流増幅器等をそれぞれ個別部品で構成し、無信号時のゼロ電位に対して正側と負側へ対称的に対をなして２系統配設し、広帯域化と低ひずみ化を図るとともに、上記個別部品で構成した３つのユニットのうち、比較的低速である差動増幅器の電圧利得が１となる周波数より高い周波数の入力信号は、ハイパスフィルタにより差動増幅器をバイパスして電圧増幅に加わり、同電圧増幅器と電流増幅器が縦続的に動作するようになっている。
したがってこの発明によると、装置が動作可能とする周波数範囲の上限値は電圧増幅器の帯域幅まで拡大することができ、かつ振幅ひずみが少ないので直線性もよい。
【図面の簡単な説明】
【図１】この発明の原理的な電気的構成を示すブロック線図。
【図２】この発明に係る電気的構成の要部等価回路図。
【図３】この発明におけるハイパスフィルタの構成図および同ハイパスフィルタの特性説明図。
【図４】この発明における各部ユニットの利得特性説明図。
【図５】従来装置の電気的構成を示すブロック線図およびその動作説明図。
【図６】従来装置の動作説明図。
【図７】従来装置における各部ユニットの利得特性説明図。
【図８】従来装置の動作説明図。
【符号の説明】
Ａ１  直流高精度増幅器
Ａ２ａ，Ａ２ｂ  差動増幅器
Ａ３ａ，Ａ３ｂ  電圧増幅器
Ａ４ａ，Ａ４ｂ  電流増幅器
Ｃ１  帰還コンデンサ
Ｃ２，Ｃ３  ハイパスフィルタ用コンデンサ
Ｄ１〜Ｄ４  ダイオード
ＦＬａ，ＦＬｂ  ハイパスフィルタ
Ｑ１〜Ｑ６  トランジスタ
Ｒ４〜Ｒ１０  抵抗
Ｖｉ  入力信号
−Ｖｃ  負帰還電圧
【図１】
0003595398.tif 000006
【図２】
0003595398.tif 000007
【図３】
0003595398.tif 000008
【図４】
0003595398.tif 000009
【図５】
0003595398.tif 000010
【図６】
0003595398.tif 000011
【図７】
0003595398.tif 000012
【図８】
0003595398.tif 000013