(57)【特許請求の範囲】
【請求項１】
各々がそれぞれの電流を生成する１対の電流装置と、
前記１対の電流装置の各々から前記それぞれの電流の第１の部分を受け取る１対の吸込および吐出し電流経路を有し、前記１対の吸込および吐出し電流経路の一方から出力電圧を生成するように構成されるカスコード装置および電流ミラー回路と、
１対の入力信号を受け取りかつ、前記１対の入力信号に応じて前記１対の電流装置の各々から前記それぞれの電流の第２の部分を受け取るように構成される１対の差動トランジスタと、
前記１対の差動トランジスタと並列に結合されて、前記１対の電流装置の各々から前記それぞれの電流の第３の部分を受け取るように構成される１対のヒステリシストランジスタとを含み、
前記１対の差動トランジスタおよび前記１対のヒステリシストランジスタは、前記１対の電流装置と前記カスコード装置および電流ミラー回路との間の電流経路と並列に結合され、
前記１対のヒステリシストランジスタの第１の入力は前記出力電圧と結合され、前記１対のヒステリシストランジスタの第２の入力は基準電圧と結合され、
前記カスコード装置および電流ミラー回路は、前記それぞれの電流の前記第１、前記第２、および前記第３の部分の相対的な大きさの変化に応答して前記出力電圧を変化させることができる、比較器回路。
【請求項２】
１対の入力信号を比較するための比較器回路であって、
定電流を生成する第１および第２の電流装置を含み、前記第１および第２の電流装置は、前記第１の電流装置によって生成される第１の電流が前記第２の電流装置によって生成される第２の電流と同程度となるように適合されており、さらに、
２つの吸込および吐出し電流経路と、これらの前記電流経路の１つに接続される出力とを有する単一のカスコード装置および電流ミラー回路と、
前記カスコード装置および電流ミラー回路と、前記第１および第２の電流装置との間にそれぞれ結合される第１および第２の導電経路と、
前記第１および第２の導電経路と並列に結合される第３および第４の導電経路とを含み、前記第３の導電経路を流れる電流は前記１対の入力信号のうちの第１の入力信号によって変えられ、前記第４の導電経路を流れる電流は前記１対の入力信号のうちの第２の入力信号によって変えられ、さらに、
前記第２の入力信号の電圧からヒステリシス値分増加された電圧と同程度の電圧まで前記第１の入力信号の電圧を等価的に高め、かつ、前記第１の導電経路を流れる電流を前記出力から送られた信号に応じて変えるとともに、前記第２の導電経路を流れる電流を可変の基準電圧に応じて変えるすることによって、前記吸込および吐出し電流経路に電流の不均衡をもたらすための手段を含む、比較器回路。
【請求項３】
前記第１および第２の導電経路は、前記第１および第２の電流装置と第１の電源に結合される電流吸込との間に接続される１対のヒステリシストランジスタの導電経路を含む、請求項２に記載の比較器回路。
【請求項４】
前記第１の電源は接地電源として機能する、請求項３に記載の比較器回路。
【請求項５】
前記第１および第２の導電経路は、前記第１および第２の電流装置と第２の電源に結合される電流源との間に接続される１対のヒステリシストランジスタの導電経路を含む、請求項２に記載の比較器回路。
【請求項６】
前記第２の電源は正電圧を供給する、請求項５に記載の比較器回路。
【請求項７】
前記第３および第４の導電経路は、前記第１および第２の電流装置と第１の電源に結合される電流吸込との間に接続される１対の差動トランジスタの導電経路を含む、請求項２に記載の比較器回路。
【請求項８】
前記第１の電源は接地電源として機能する、請求項７に記載の比較器回路。
【請求項９】
前記第３および第４の導電経路は、前記第１および第２の電流装置と第２の電源に結合される電流源との間に接続される１対の差動トランジスタの導電経路を含む、請求項２に記載の比較器回路。
【請求項１０】
前記第２の電源は正電圧を供給する、請求項９に記載の比較器回路。
【請求項１１】
前記第１および第２の電流装置の各々は、それぞれのトランジスタを含み、前記それぞれのトランジスタを通過する電流は、バイアス回路によって供給される一定のバイアス電圧により変えられる、請求項２に記載の比較器回路。
【請求項１２】
前記カスコード装置および電流ミラー回路は、
その導電経路の一端をそれぞれ前記第１および第２の電流装置に接続されている第１および第２のカスコードトランジスタと、
前記第１および第２のカスコードトランジスタと第１の電源との間に接続される、４トランジスタの電流ミラーとを含み、
前記出力は、前記第２のカスコードトランジスタと、前記電流ミラーに属する２つの直列に接続されたトランジスタ列の一方との間に接続される、請求項２に記載の比較器回路。
【請求項１３】
前記カスコード装置および電流ミラー回路は、前記第１および第２のカスコードトランジスタを流れる電流をバイアス回路によって供給される一定のバイアス電圧によって変えるための手段をさらに含む、請求項１２に記載の比較器回路。
【請求項１４】
前記出力と前記カスコード装置および電流ミラー回路との間に配置されたバッファ回路をさらに含む、請求項２に記載の比較器回路。
【請求項１５】
１対の入力信号を比較するための比較器回路であって、
定電流を生成する第１および第２の電流装置を含み、前記第１および第２の電流装置は、前記第１の電流装置によって生成される第１の電流が前記第２の電流装置によって生成される第２の電流と同程度となるように適合されており、さらに、
前記第１および第２の電流装置と第１の電源との間に配置されたカスコード装置および電流ミラー回路を含み、前記カスコード装置および電流ミラー回路は、
第１および第２のカスコードトランジスタを含み、前記第１および第２のカスコードトランジスタはそれぞれの導電経路を有し、かつ、前記それぞれ導電経路の一端はそれぞれ前記第１および第２の電流装置に接続され、さらに、前記カスコード装置および電流ミラー回路は、
前記第１および第２のカスコードトランジスタと第２の電源との間に接続される４トランジスタの電流ミラーと、
前記第２のカスコードトランジスタと前記電流ミラーに属する２つの直列に接続されたトランジスタ列の一方との間に接続される出力とを含み、
前記比較器回路は、さらに、
前記カスコード装置および電流ミラー回路と前記第１および第２の電流装置との間でそれぞれ結合される第１および第２の導電経路と、
前記第１および第２の導電経路と並列に結合される第３および第４の導電経路とを含み、前記第３の導電経路を流れる電流は前記１対の入力信号のうちの第１の入力信号によって変えられ、前記第４の導電経路を流れる電流は前記１対の入力信号のうちの第２の入力信号によって変えられ、さらに、
前記第２の入力信号の電圧からヒステリシス値分増加された電圧と同程度の電圧まで前記第１の入力信号の電圧を等価的に高め、かつ、前記第１の導電経路を流れる電流を前記出力から送られた信号に応じて変えるとともに、前記第２の導電経路を流れる電流を可変の基準電圧に応じて変えることによって、前記第１および第２のカスコードトランジスタの間に電流の不均衡をもたらすための手段を含む、比較器回路。
【請求項１６】
１対の入力信号を比較するための方法であって、
１対の一定値の電流装置を設けるステップと、
前記電流装置の各々からの電流の第１の部分を、カスコード装置および電流ミラー回路を介して引き出すステップとを含み、前記カスコード装置および電流ミラー回路は、各前記電流装置からの電流の前記第１の部分を受け取る１対の吸込および吐出し電流経路を有し、前記１対の吸込および吐出し電流経路の一方から出力電圧を生成するように構成され、
前記電流装置の各々からの前記電流の第２の部分を、前記１対の入力信号をそれぞれの入力において受け取るように構成された１対の差動トランジスタを介して引き出すステップと、
前記電流装置の各々からの前記電流の第３の部分を、基準電圧および前記出力電圧をそれぞれの入力において受け取るように構成された１対のヒステリシストランジスタを介して引き出すステップと、
電流の前記第１、第２および第３の部分の相対的な大きさの変化に応答して、前記カスコード装置および電流ミラー回路からの前記出力電圧を変化させるステップとを含む、方法。
【請求項１７】
前記生成するステップは、前記１対の入力信号のうちの第１の入力信号の電圧を、前記１対の入力信号のうちの第２の入力信号の電圧からヒステリシス値分増加された電圧と同程度の電圧まで等価的に高めるステップを含む、請求項１６に記載の方法。
【請求項１８】
前記生成するステップは、前記１対の入力信号のうちの第１の入力信号の電圧を、前記１対の入力信号のうちの第２の入力信号の電圧からヒステリシス値分減少された電圧と同程度の電圧まで等価的に下げるステップを含む、請求項１６に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の分野】
この発明は電子回路に関し、より特定的には２つの入力信号を比較して結果の出力信号を生成するための比較器回路に関する。
【０００２】
【関連技術の背景】
２つの入力信号を比較するために用いられる比較器回路は、よく知られている。非線形範囲で動作するにあたり、比較器は入力電圧間の差に対応するディジタル出力電圧の情報を提供する。たとえば、非反転入力にもたらされた入力電圧が反転入力にもたらされた電圧より大きければ、比較的に大きい出力信号が生成されるだろう。その反対に、非反転入力への入力電圧が反転入力への入力電圧より低ければ、比較的低い出力電圧が生成されるだろう。したがって、比較器は２つの入力信号を比較してその比較に基づいたディジタル出力を生成するべく機能する。
【０００３】
ほとんどの比較器回路は動作の段を少なくとも２つ含む。たとえば、典型的な比較器は動作の入力段では差動増幅器または差動トランジスタ対を用い、出力段では複数個の負荷／バッファを用いる。増幅器と負荷回路とは、比較器のものと同じモノリシック回路で一般的に生成される定電流源および電圧基準からバイアスを受ける。比較器と同じシリコンチップ上に基準電圧装置と定電流源とを集積化することにより、必要なパッケージリードはより少なくなる、すなわち電力はチップの外部から引き入れられる必要がなくなる。さらに、集積化によって基板表面にわたって起こるかなり均一な処理パラメータによる各構成要素の動作は確実に整合する。
【０００４】
従来の比較器の多くでしばしば見られた問題点は、比較器に給電する入力信号に対するノイズの有害な影響である。たとえば、一方の入力がノイズのために他方の入力を僅かに超えても、出力は反対のディジタル値に不注意でトリガされるかもしれない。入力信号のノイズにおける急速で僅かな揺らぎによって、出力を不注意にトリガしてしまうことが急速に連続して起こるだろう。入力のノイズにより引き起こされた比較器の出力におけるそのような揺らぎの存在は、時折「チャター」と呼ばれる。
【０００５】
チャターの問題を克服しようと努めるにあたり、多くの比較器は比較器の出力から入力増幅器段にかけてヒステリシスフィードバックループを使用する。フィードバックヒステリシスループを用いる比較器回路は、米国特許第４，６７０，６７１号で説明される。特許第４，６７０，６７１号は、２つの別個の差動増幅器を有し、一方の増幅器が比較器の出力からフィードバック情報を受け取り、他方の増幅器が入力信号を受け取る、比較器回路を説明する。特許第４，６７０，６７１号の装置により、一方の入力信号が他方の入力信号をヒステリシス値だけ超えることがない限り出力は変化しないということが保証される。一方の入力のノイズのピークが他方の入力をヒステリシス値だけ超えることがない限り、比較器の出力は不注意にトグルまたはチャタリングしてしまうことはない。
【０００６】
特許第４，６７０，６７１号の比較器は、主に高速動作の間ヒステリシスフィードバックを提供しつつ比較的少ない電力しか使わないように設計されている。そのようなものとして、特許第４，６７０，６７１号の各差動増幅器（フィードバック差動増幅器および入力差動増幅器）は、１対のフィードバック電流ミラーまたは負荷を必要とする。これらの負荷は少ない電力消費で高速動作を提供するが、各負荷は正および負のドライバ回路と相互接続された３つのトランジスタを用いなければならない。別個の負荷およびドライバを含むことで、多数のトランジスタおよびそれに関連の相互接続ルーチングが必要となり、装置の複雑性は増すことになる。トランジスタとルーチングとを付加することは、モノリシック装置を製造する際のコストを上げ、かつ装置の信頼性を減じるだけである。
【０００７】
【発明の概要】
上で略述した問題点の大部分は、この発明の比較器によって解決する。すなわち、ここで述べる比較器回路はこれまでの設計によく見られた多数の負荷回路の代わりに単一の負荷回路を用いる。特定的には、折返しカスコード装置と電流ミラー回路との中に提供される単一の負荷回路は、この発明の装置のための単一の吸込および吐出し出力段の一部分を含む。折返しカスコード装置と電流ミラー回路とは、フィードバック（またはヒステリシス）差動増幅器と入力（または主要）差動増幅器との双方から並列入力を受け取る。トランジスタの各差動増幅器の対を定電流装置とカスコード装置との間で並列に接続することにより、この発明の動作を提供するのに必要なのは、比較的少ない能動装置とそれに関連の相互接続とを有する負荷回路１つとなる。特許第４，６７０，６７１号で示されるように４つの別個のフィードバック電流ミラー負荷（各負荷は３つのトランジスタを含む）と２つの別個のドライバ（正および負のドライバ）を必要とする代わりに、この発明は共有される単一の電流ミラー負荷および１対のカスコード装置を要するのみである。
【０００８】
大まかに言えば、この発明はより少ない数の能動装置および関連の相互接続を有する改良された比較器回路を意図している。この比較器はしたがって、より小さいシリコンスペースを占め、かつ製造がより安価で動作させるにはより信頼性がある。この比較器は１対の電流装置を含み、さらに各電流装置からの電流の第１の部分を受け取るために結合されるカスコード装置および電流ミラーをも含む。１対の差動トランジスタが結合されて１対の入力信号を受け取り、さらに各電流装置からの電流の第２の部分をも受け取る。１対のヒステリシストランジスタは差動トランジスタと並列に結合されて各電流装置からの電流の第３の部分を受け取る。カスコード装置および電流ミラー回路から生成される出力電圧は、電流の第１、第２および第３の部分の相対的な大きさの変化に応答して変えられ得る。
【０００９】
この発明は、１対の入力信号を比較するための比較器回路をも意図している。ここで述べる改良された比較器回路は、第１および第２の電流装置を含み、各電流装置は他方の電流装置により生成される電流に等しい定電流を生成するために適合される。カスコード装置および電流ミラーが比較器の出力を送出するための吸込および吐出し出力段を確立するようカスコード装置および電流ミラー回路は第１および第２の電流装置に結合される。第１および第２の導電経路が、それぞれカスコード装置および電流ミラー回路と第１および第２の電流装置との間で結合される。第１の導電経路は比較器の出力により変えられ、第２の導電経路は可変基準電圧により変えられる。第３および第４の導電経路はそれぞれ第１および第２の導電経路と並列に結合される。第３の導電経路は入力信号の対のうちの一方の入力信号で変えられ、第４の導電経路は入力信号の対のうち他方の入力信号で変えられる。一方の入力信号における他方の入力信号より高いヒステリシス値への電圧の増加は、出力段において吸込および吐出し電流の不均衡をもたらす。
【００１０】
この発明のカスコード装置および電流ミラー回路は、たくさんの能動装置またはトランジスタを必要としない。特定的には、カスコード装置および電流ミラー回路は、導電経路の一端がそれぞれ第１および第２の電流装置に接続される第１および第２のカスコードトランジスタを含む。４トランジスタ電流ミラーは、カスコードトランジスタと第１の電源との間で接続され、出力ノードが第２のカスコードトランジスタと４トランジスタ電流ミラーの２つの直列に接続されたトランジスタとの間で接続される。
【００１１】
この発明はさらに、１対の入力信号を比較するための方法を意図している。この方法は、１対の一定値の電流装置を提供するステップと、各電流装置からの電流の第１の部分をカスコード装置および電流ミラー回路を介して引き出すステップとを含む。電流の第２の部分は、１対の入力信号を受け取るように適合される１対の主要差動トランジスタを介して電流装置から引き出される。電流の第３の部分は、基準電圧と比較器の出力からの出力電圧とを受け取るように結合される１対のヒステリシス差動トランジスタを介して各電流装置から引き出される。出力電圧は、カスコード装置および電流ミラー回路を介して、電流を吸込および吐出して生成され、その後出力はヒステリシス差動トランジスタ対の一方入力にフィードバックされる。出力電圧は電流の第１、第２および第３の部分の相対的な大きさの変化に応答して変化する。出力電圧におけるディジタル変化は、一方の入力信号の電圧が特定のヒステリシスの量だけ他方の入力信号の電圧を超える期間の間に電流の部分の相対的大きさが変化する場合に起こる。
【００１２】
この発明の他の目的および利点は後述する詳しい説明を読み、添付の図面を参照することで明らかになるであろう。
【００１３】
この発明は様々な変形および代替的な形式を許容するが、その特定の実施例が図面では一例として示され、かつ以下の部分で詳細に説明される。しかしながら、これについての図面および説明は開示される特定の形式に発明を制限するべく意図されているものではなく、その反対に前掲の特許請求の範囲により規定されるこの発明の精神および範囲内に入るすべての変形、等価物および代替例を包含することがその意図であることを理解されたい。
【００１４】
【発明の詳しい説明】
ここで図面に目を向けると、図１は３つの動作段を有する改良された比較器回路１０のブロック図を示す。第１段、または主要差動増幅器段１２は、示されるように非反転入力端子および反転入力端子で入力信号ＩＰおよびＩＮを受け取るために適合される。標準的な比較器の機能に従えば、入力信号ＩＰが入力信号ＩＮを超えた場合、比較器１０の出力にはディジタルの「１」または相対的に高い電圧値が現われるだろう。第２段またはヒステリシス差動増幅器段１４は出力電圧ＶＯＵＴおよび基準コモンモード電圧ＶＣＭを受け取って、主要差動増幅器段１２の出力に並列に結合される出力を生じるよう機能する。
【００１５】
よくある設計の、およびよく知られたタイプの電圧バイアス発生器１６が、定電流装置１８および２０、段１４および１２、ならびに回路２２にバイアスをかけるために必要なバイアス電圧を確立する能力があるものとして示されている。発生器１６はＰＢＩＡＳ電圧およびＮＢＩＡＳ電圧を含む幾つかの電圧レベルを生じてよい。加えて、各ＰＢＩＡＳおよびＮＢＩＡＳは単一で２またはそれ以上の明確な電圧レベルを有していてよく、そのレベルの１つが、装置１８および２０にバイアスをかけるのに用いられるレベルより高いまたは低い電圧レベルで、回路２２にバイアスをかけてよい。さらに、発生器１６は基準電圧ＶＣＭを生成してよく、または所望するならば基準電圧ＶＣＭは比較器回路１０の外部にあるドライバから生成されてもよい。基準電圧ＮＢＩＡＳは段１２および１４の双方の中に存在してよいｎ−チャネル電流吸込のような定電流装置を変えるのに適切に用いられる。それに対してＰＢＩＡＳは、ｎ−チャネル電流吸込の代わりに段１２および１４の双方の中に存在してよいｐ−チャネル電流源のような定電流装置を変えるのに用いられる。さらに、応用によっては、ＮＢＩＡＳまたはＰＢＩＡＳのいずれかが、（図３に示されるようにｎ−チャネル電流吸込でも図２で示されるようにｐ−チャネル電流源でもあり得る）定電流装置１８および２０を変えるのに用いられてよい。後に説明する様々な好ましい実施例において論議されるように、ユーザが比較器１０を主にｐ−チャネルのトランジスタ装置で構成することを望むか主にｎ−チャネルのトランジスタ装置で構成することを望むかに応じて、段１２および１４または電流装置１８および２０では電流吸込が用いられても電流源が用いられてもよい。ここでは装置１８および２０を説明するのに用いられている「電流装置」という用語は、電流源または電流吸込のいずれかに対して言及される。
【００１６】
第３段またはカスコード装置および電流ミラー回路２２は電流装置１８および２０からの電流の一部分を受け取るよう適合される。電流の残りの部分は主要差動増幅器段１２および並列に結合されたヒステリシス差動増幅器段１４へ分岐される。入力ＩＮの大きさに対する入力ＩＰの相対的な大きさに応じて、３つの段の各々を介して様々な割合の電流が運ばれる。たとえばＩＰがＩＮを超えた場合、電流ＩＡ  は電流ＩＢ  より不均衡に大きくなるだろう。したがって、電流装置１８からより多くの電流ＩがＩＡ  として運ばれ、より少ない電流ＩがＩＥ  として残って回路２２に送られる。逆に、主要差動増幅器段１２へＩＢ  として送られる電流Ｉはより少ないので、より多くの電流ＩがＩＦ  として回路２２に送られる。ヒステリシス差動増幅器段１４を加えることにより、これがなければ回路２２を通過するであろう、電流装置１８および２０からの電流がさらに吸い込まれる。ＶＯＵＴを遷移するために適切な量の電流が回路２２を介して確実に送られるようにするには、主要差動増幅器段１２が付加的な量の電流を吸い込んで、ヒステリシス段１４を介しての付加的な吸込を克服しなければならない。段１２を介して吸い込まれる付加的な量の電流は、入力信号にもたらされた、平衡電圧レベルを超える付加的なヒステリシス差動電圧により生ずる。
【００１７】
図２を参照して、比較器回路１０の一実施例の回路図が、この発明に従って示されている。回路図は、ｐ−チャネルトランジスタではなくｎ−チャネルトランジスタが優勢な図１のブロック図をより詳細に図解する。特定的には、比較器１０の段１２、１４および２２の各々が限定された数の能動装置とそれに関連の相互接続とを有するものとして示される。主要差動段１２は１対の差動トランジスタ２４および２６を含むものとして示されており、各トランジスタは導電経路を有し、それらの導電経路の一端は、電流吸込トランジスタ２８により形成される別の導電経路に結合される。接地のような第１の電源をしきい値の量だけ超えるＮＢＩＡＳ電圧は、差動トランジスタ２４および２６により形成される導電経路から第１の電源に電流が吸い込まれるようにする。
【００１８】
差動トランジスタ２４および２６、ならびに電流吸込トランジスタ２８と並列に結合されるのは、ヒステリシストランジスタ３０および３２ならびに電流吸込トランジスタ３４である。第１および第２の電流装置１８および２０は、図２では単一の電流源トランジスタを用いるものとして示される。電流源トランジスタ３６および３８は活性化されて電流装置１８および２０のそれぞれから定電流を与える。電流装置１８と２０とによって生じた電流の量は、トランジスタ３６と３８との各々のゲートに置かれたＰＢＩＡＳ電流が等しいので互いに等しい。ＰＢＩＡＳ電圧は正の電源（すなわちＶＤＤ）のような第２の電源から流れる定電流を変える。
【００１９】
カスコード装置および電流ミラー回路２２は、トランジスタ３６および３８と直列に接続されることによって吸込および吐出しの構成を確立する２つのカスコードトランジスタ４０と４２とを含む。主として、吸込と吐出しとは電流ミラー負荷４４のカスコードトランジスタの１つ（すなわちトランジスタ４２）とトランジスタの１つ（すなわちトランジスタ４６）との共通のドレインノードで起こる。第１の電源とカスコードトランジスタ４０および４２との間で接続されるのは、４トランジスタ電流ミラー負荷４４である。電流ミラー４４は第１の電源とトランジスタ４２との間で直列に接続される２つのトランジスタ４６と４８とを含む。別の、直列に接続された１対のトランジスタ５０および５２が第１の電源とトランジスタ４０との間で接続される。２つのインバータ５６と５８とを含むバッファ回路５４は、回路２２から出力電圧ＶＯＵＴをバッファするのに用いられてよい。バッファ５４はしかしながら、多くの応用では必要ない。バッファ５４が用いられているかどうかに関わりなく、ＶＯＵＴは対のヒステリシストランジスタ３０および３２のうちのトランジスタ３０のゲートへフィードバックされる。
【００２０】
比較器１０の至るところに見られるトランジスタは、電界効果トランジスタ（ＦＥＴ）であってもバイポーラトランジスタであってもよい。好ましくは、トランジスタはｐ−チャネルとｎ−チャネルの装置の双方を備えたＭＯＳＦＥＴ技術によって製造される。ＣＭＯＳの設計が好ましいが、他のトランジスタ技術を用いてもよい。例示するという目的のためだけにＣＭＯＳの設計が選択され、図２でｐ−チャネルおよびｎ−チャネルのエンハンスメント電界効果トランジスタを有するものとして示される。当業者には一般的に知られているように、エンハンスメントトランジスタは与えられるゲートソース間電圧がしきい値の量を超えると導通する。しかしながら、この発明によるここで説明されたのと同じ目的および機能が維持されるならば、１または２以上のエンハンスメントトランジスタはデプリーショントランジスタで置換えられてもよいことに注意することが重要である。ｐ−チャネルトランジスタはゲート端子に小さい円を置かれたものとして示され、ｎ−チャネルトランジスタはゲートにそのような円を置かれてはいないものとして示される。ソース−ドレイン導電経路のソース端子は、電源に最も近い端子であるということはよく知られている。ｐ−チャネル装置について言うと、ソース端子はドレイン端子よりも第２の電源（たとえばＶＤＤ）により近く接続されている。加えて、ｎ−チャネル装置のソース端子はドレイン端子よりも第１の電源（たとえば接地）により近く置かれる。
【００２１】
比較器１０は、比較器の以前の出力を考慮することによって動作する。ＩＰがＩＮを超えるならば、トランジスタ２６を介してよりもトランジスタ２４を介してより多くの電流が送られる。したがって、結果としてより大きい電流が、トランジスタ４０を通るよりもトランジスタ４２を介して現われる。トランジスタ４０を通る少ない方の電流は、トランジスタ５０および５２ならびにトランジスタ４６および４８を介して反射される。トランジスタ４６および４８を通る小さい電流（トランジスタ４２を通る電流に比べてより小さい）は、トランジスタ４２および４６のドレイン端子において電流の不均衡を示す。この電流の不均衡は入力ＩＰが入力ＩＮより大きいことに対応する比較的高いディジタル出力を生じさせる。
【００２２】
ＶＯＵＴが比較的高い電圧レベルであるならば、トランジスタ３０は飽和状態となり、それによりトランジスタ３２を介してよりもトランジスタ３０を介してより大きい電流の吸込が起こる。トランジスタ３０はトランジスタ２４を介しての電流の吸込に加えて電流の吸込を与え、トランジスタ４２および４６のドレインで付加的な電流の不均衡を確かなものにする。付加的な電流ドレインは、したがってヒステリシスレベルを与え、それにより、ＶＯＵＴがその比較的高い電圧の状態から比較的低い電圧の状態へトグルする前に、入力ＩＰは入力ＩＮよりも減少されなければならない。ＶＯＵＴが高いレベルから低いレベルへトグルまたは遷移を行なうなら、ＩＮはトランジスタ２６がトランジスタ２４および３０を介しての電流の吸込を克服するのに十分な電流を吸い込むように、十分にＩＰよりも高くなければならない。したがって、ＶＯＵＴをその以前の高電圧状態から低電圧状態へ遷移させるには、入力信号ＩＰがＩＮより低いしきい値レベル（ヒステリシスレベル）にあるか、または入力信号ＩＮがＩＰより高いしきい値レベル（ヒステリシスレベル）になければならない。
【００２３】
ヒステリシス電圧の量は、ヒステリシス差動対のトランジスタ３４内のバイアス電流を変えることにより調整できる。トランジスタ３４内のバイアス電流が増大すれば、ヒステリシス電圧もまた増大する。同様に、バイアス電流が減少すれば、ヒステリシス電圧も減少する。これにより、比較器１０の中でよく制御されたヒステリシス電圧が得られる。「ヒステリシス幅」はＶＯＵＴを遷移させるＩＰとＩＮとの間の電圧における差として定義され、「ヒステリシス位置」は主要差動増幅器段１２に与えられた入力電圧に関連して遷移が起こる電圧点として定義される。ヒステリシス幅は吸込トランジスタ３４（図２参照）または吐出しトランジスタ７０（図３参照）を通るバイアス電流を変化させることにより変えることができる。加えて、ヒステリシス点は主要差動対１２の入力差動範囲内でＶＣＭの相対的な大きさを変化させることにより変えることができる。
【００２４】
図３を参照して、図２で示された比較器と同じ結果を達成できる比較器１０の代替的実施例が示される。図２で示されるようにｎ−チャネルが優勢の装置を用いる代わりに、図３の実施例は主にｐ−チャネル装置を用いる。特定的には、主要差動増幅器段１２はｐ−チャネル電流源トランジスタ６４と直列に結合される２つのｐ−チャネル差動トランジスタ対６０および６２を用いるものとして示される。段１２と並列に結合されているのは、ｐ−チャネルヒステリシストランジスタ対６６および６８を有するヒステリシス差動段１４である。トランジスタ対６６および６８はｐ−チャネル電流源トランジスタ７０と直列に結合される。
【００２５】
図３で示されるのは、図２のｎ−チャネルが優勢であるレイアウトに類似の、電流装置１８および２０の間で接続される、並列に結合された段１２および１４ならびにカスコード装置および電流ミラー回路２２である。電流装置１８と２０との各々は７２および７４として示される単一のｎ−チャネル電流吸込トランジスタを使用する。トランジスタ７２および７４は、入力信号ＩＰとＩＮとに対する相対的な電圧差に従って、変化する割合の電流を段１２、段１４および回路２２から吸い込む。回路２２はＶＯＵＴを生成し、ＩＰとＩＮとの間の差動電圧がヒステリシス値を超えない限りはＶＯＵＴの状態を保持する。ＶＯＵＴは、それぞれ回路２２、差動段１２およびヒステリシス段１４を介して受け取られた電流の第１、第２および第３の部分の大きさの相対的変化に応答して変化または遷移する。一方の入力が他方の入力よりヒステリシス値だけ超えることがない限り、電流の不均衡がトランジスタ８８および７６のドレインに生じることはなく、したがってＶＯＵＴ遷移を生じさせることもない。カスコード装置７６と７８との対はそれぞれ電流装置１８および２０と、ｐ−チャネル電流ミラー８０との間に直列に接続される。電流ミラー８０は４つのｐ−チャネルトランジスタ８２、８４、８６および８８を含む。吸込と吐出しとは、図３で示されるトランジスタ８８と７６とに共通なドレインで起こる。
【００２６】
図３で図解される実施例は、図２で示されるものと同様に動作する。つまり、ＶＯＵＴがヒステリシス段にフィードバックされ、それによりヒステリシス差動入力電圧が起こると出力の後続する遷移を提供する。図２の実施例でのように電流源トランジスタから電流を吸い込む代わりに、（図３で示される）段１２および１４ならびに回路２２は入力信号差とＶＯＵＴの現在の状態とに対する相対的な割合で電流吸込トランジスタ７２および７４へ電流を吐き出す。
【００２７】
図４を参照して、シミュレーション結果がこの発明の比較器１０のために示される。シミュレーションの間、電圧基準ＶＣＭは２．４ボルトの定電圧に固定されており、第１および第２の電源はそれぞれ接地と５．０ボルトとに設定されていた。入力信号ＩＮも２．４ボルトに設定され、入力信号ＩＰの電圧はＶＣＭに対して変動させられた。図４はシミュレーションのために選択された例示的なＶＣＭと入力電圧とにおけるヒステリシスの幅を示す。曲線１００で見られるように、ＩＰが約２５ミリボルト（ｍＶ）だけＩＮを超えると、ＶＯＵＴは比較的低い電圧値から比較的高い電圧値へ（すなわち０ボルトから５ボルトへ）の遷移を始める。曲線１００は、好ましい設計の結果である急速な出力スルーレートを示す急勾配の線として示される。加えて、曲線１０２はＩＰがＩＮより僅かに低く減じられた後でさえも５ボルトのままに留まることを示す。しかしながら、一旦ＩＰがＩＮより２５ｍＶだけ少なくなると、ＶＯＵＴは示されるように５ボルトから０ボルトへの遷移を始める。
【００２８】
図５を参照すると、ＶＯＵＴの移動点における過渡分析が示される。曲線１０４で示されるようにＩＰがＩＮより２５ｍＶ高くなると、ＶＯＵＴは時間Ｔ１  で高いレベルへ遷移する。過渡正弦曲線に従って、曲線１０６で示されるようにＩＮより下の信号ＩＰの逆バイアスが、ＶＯＵＴを時間Ｔ２  で低いレベルへ遷移させる。その反対に、曲線１０８は入力信号ＩＮが初めは入力信号ＩＰより下に逸れ、次に逆転して入力信号ＩＰより大きくなるように逸れる場合に生じる反対の結果を示す。過渡分析は、一旦差動入力電圧がヒステリシス値すなわち２５ｍＶを超えたときの出力スルーレートの急速な応答を示す。差動入力信号が変動して（これはノイズにより起こる可能性がある）、２５ｍＶのヒステリシスレベルより低くなった場合、ＶＯＵＴは遷移せず、望ましくないチャター信号を生じることもない。
【００２９】
この発明は、バイポーラまたはＭＯＳ、ｐ−チャネルが優勢のものまたはｎ−チャネルが優勢のもの、もしくはエンハンスメントが優勢のものまたはデプリーションが優勢のもののいずれのタイプでもよい数多くのタイプのトランジスタでの応用が可能であると信じられていることは、この開示の利益を受ける当業者には認識されるであろう。さらに、示されかつ説明されたこの発明の形式は現在好ましいとされる実施例として受け取られるべきであるということも理解されたい。様々な変形および変更が特許請求の範囲で述べられるこの発明の精神および範囲から逸脱することなく行なわれてよい。例示的な変形は、比較器の各段の電流吸込と反対のものとして電流源を用いるものであるかもしれない。さらに、電流吸込は定電流装置の各々のための電流源の代わりに用いられてもよい。さらに、ユーザの要求と特定の出力の応用とに応じてバッファ回路は用いられてもよいし用いられなくてもよい。前掲の特許請求の範囲はそのような変形および変更のすべてを包含するものとして解釈されるべく意図されている。
【図面の簡単な説明】
【図１】この発明による比較器回路のブロック図である。
【図２】この発明による比較器回路の一実施例の回路図である。
【図３】この発明による比較器回路の別の実施例の回路図である。
【図４】この発明に従って入力電圧対出力電圧の関数としてのヒステリシス幅を表わすグラフ図である。
【図５】この発明に従って基準電圧（ＶＣＭ）に対しての入力電圧の関数としてのヒステリシス移動点の過渡分析を表わすグラフ図である。
【符号の説明】
１０  比較器回路
１２  主要差動増幅器段
１４  ヒステリシス差動増幅器段
１６  電圧バイアス発生器
１８  定電流装置
２０  定電流装置
２２  カスコード装置および電流ミラー回路
【図１】
0003574162.tif 000002
【図２】
0003574162.tif 000003
【図３】
0003574162.tif 000004
【図４】
0003574162.tif 000005
【図５】
0003574162.tif 000006