(57)【特許請求の範囲】
【請求項１】
複数の内部電極が、セラミック層を介して互いに対向し、かつ、一端側が交互に異なる側の端面に引き出されるような態様でセラミック素子中に配設された構造を有し、定格電圧２５０Ｖ以上の中高圧領域で使用される積層セラミック電子部品であって、
前記セラミック素子の、内部電極の引き出し方向に平行な方向の寸法が１０ｍｍ以上で、
平面的にみた場合における内部電極の重なり部分の面積が、内部電極の引き出し方向に直交する方向に切断した場合における内部電極１層あたりの断面積の１００００倍以上であること
を特徴とする積層セラミック電子部品。
【請求項２】
前記積層セラミック電子部品が積層セラミックコンデンサであることを特徴とする請求項１記載の積層セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層セラミック電子部品に関し、詳しくは、セラミック素子中に、複数の内部電極を、セラミック層を介して互いに対向するように配設してなる積層セラミック電子部品に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
例えば、代表的な積層セラミック電子部品の一つであるチップ型の積層セラミックコンデンサは、例えば、図６，図７（ａ），（ｂ），（ｃ）に示すように、複数の内部電極５２がセラミック（セラミック層）５１を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子５４の両端面に、内部電極５２と導通するように一対の外部電極５３，５３を配設することにより形成されている。
【０００３】
しかし、図６，図７に示すような構造を有する積層セラミックコンデンサの場合、中高圧領域で使用される製品においては、十分な耐電圧性能を確保することが必ずしも容易ではなく、破壊電圧値が大きく、耐電圧性能に優れた信頼性の高い積層セラミックコンデンサの開発が望まれている。
【０００４】
そして、このことは、積層セラミックコンデンサに限らず、バリスタ、インダクタなどの積層セラミック電子部品にも共通するものである。
【０００５】
ところで、上述のような積層セラミック電子部品の破壊電圧値を向上させようとすると、通常は、
（１）素子厚（セラミック層を介して対向する電極間の距離（厚み方向の距離））を大きくする方法、
（２）内部電極を、複数の直列接続容量が形成されるような電極構造とする方法などが考えられる。
【０００６】
しかし、破壊電圧値は、内部電極５２のエッジ部（図７（ａ）の５２ａ）への電界集中の程度（電界強度）に支配される傾向があり、上記（１）及び（２）の方法では、内部電極５２のエッジ部（周辺部や角部）５２ａに電界が集中するため、十分に破壊電圧値の向上を図ることが困難な場合が多いのが実情である。
【０００７】
したがって、内部電極５２のエッジ部５２ａへの電界集中を緩和するために、さらに、内部電極５２の形状や積み重ね態様に工夫を加えることが必要になり、セラミック素子の内部構造が複雑になって製造コストが増大するという問題点がある。
【０００８】
本発明は、上記問題点を解決するものであり、複雑な構造を必要とすることなく、大型製品の場合にも、優れた耐電圧性能を有する積層セラミック電子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、発明者等は、積層セラミック電子部品の内部構造について、調査、検討を行い、
（１）従来の積層セラミックコンデンサなどの積層セラミック電子部品においては、通常、内部電極５２（図７（ｃ））の厚みｔは１μｍ程度であること、
（２）内部電極の重なり部分６２（図７（ａ））の面積、すなわち、平面有効面積（重なり部分の長さＬ×幅Ｗ（＝内部電極の幅Ｗ））が、内部電極の、引き出し方向に直交する方向に切断した場合における内部電極５２（図７（ｃ））の断面積（内部電極５２の厚みｔ×幅Ｗ）の５０００倍以下であることを知り、さらに、
（３）内部電極の平面有効面積の内部電極断面積に対する比率が、耐電圧性能に影響を与えることを
認識するに至った。
発明者等は、かかる知見に基づいて、さらに実験、検討を行い、本発明を完成した。
【００１０】
すなわち、本発明（請求項１）の積層セラミック電子部品は、
複数の内部電極が、セラミック層を介して互いに対向し、かつ、一端側が交互に異なる側の端面に引き出されるような態様でセラミック素子中に配設された構造を有し、定格電圧２５０Ｖ以上の中高圧領域で使用される積層セラミック電子部品であって、
前記セラミック素子の、内部電極の引き出し方向に平行な方向の寸法が１０ｍｍ以上で、
平面的にみた場合における内部電極の重なり部分の面積が、内部電極の引き出し方向に直交する方向に切断した場合における内部電極１層あたりの断面積の１００００倍以上であること
を特徴としている。
【００１１】
上述のように、平面的にみた場合における内部電極の重なり部分の面積（平面有効面積）を、内部電極の引き出し方向に直交する方向に切断した場合の内部電極１層あたりの断面積の１００００倍以上とすることにより、内部電極のエッジ部への電界集中を緩和して、耐電圧性能を向上させることが可能になる。
【００１２】
なお、本発明は、複数個のセラミック素子を積み重ねることにより形成される、いわゆるスタックタイプの積層セラミック電子部品にも適用することが可能である。
【００１３】
なお、定格電圧２５０Ｖ以上の中高圧領域で使用される積層セラミック電子部品は耐電圧性能が問題になりやすいが、本発明を適用した場合、耐電圧性能を、素子厚を大きくすることなく、実用上問題のない程度にまで、確実に向上させることが可能になり、有意義である。
【００１４】
また、セラミック素子の、内部電極の引き出し方向に平行な方向の寸法が１０ｍｍ以上である積層セラミック電子部品においては、特に耐電圧性能が問題になりやすいが、そのような大型の積層セラミック電子部品に本発明を適用することにより、その耐電圧性能を、実用上問題のない程度にまで、確実に向上させることが可能になり、特に有意義である。
【００１５】
また、請求項２の積層セラミック電子部品は、前記積層セラミック電子部品が積層セラミックコンデンサであることを特徴としている。
【００１６】
積層セラミックコンデンサにおいては、特に大型製品の場合に、耐電圧性能が問題になりやすいが、本発明を適用することにより、優れた耐電圧性能を有する積層セラミックコンデンサを得ることが可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を示してその特徴とするところをさらに詳しく説明する。
【００１８】
図１は本発明の一実施形態にかかる積層セラミック電子部品（この実施形態では積層セラミックコンデンサ）を示す斜視図、図２（ａ）はその平面断面図、図２（ｂ）は正面断面図、図２（ｃ）は側面断面図である。
【００１９】
この実施形態１の積層セラミック電子部品（積層セラミックコンデンサ）は、図１及び図２に示すように、複数の内部電極２がセラミック（セラミック層）１を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出された構造を有するセラミック素子４の両端面に、内部電極２と導通するように一対の外部電極３，３を配設することにより形成されている。また、内部電極２，２は、積み重ねずれなどを考慮して、容量が一定となるように、幅の大きいものと幅の小さいものとが交互に積み重ねられている。なお、幅の大きいものと幅の小さいものを積み重ねる順序は任意である。
【００２０】
そして、この積層セラミック電子部品においては、平面的にみた場合における内部電極２の重なり部分１２の面積（平面有効面積）Ｓ１が、内部電極２の引き出し方向に直交する方向に切断した場合における内部電極２の１層あたりの断面積（内部電極断面積）Ｓ２の１００００倍以上になるように構成されている。なお、平面有効面積Ｓ１は、図２（ａ）における重なり部分１２の長さＬ×幅Ｗで表される値であり、１層あたりの内部電極断面積Ｓ２は、図２（ｃ）における、内部電極２の厚みｔ×内部電極の幅Ｗで表される値である。
【００２１】
なお、この実施形態では、上述の内部電極２の重なり部分の長さＬ，幅Ｗ，内部電極の厚みｔは、以下に述べるような方法により測定した。
【００２２】
［内部電極の重なり部分の長さＬの測定］
積層セラミックコンデンサを、内部電極の引き出し方向に平行な方向で、かつ、内部電極の積層方向に平行に切断し、図３に示すように、厚み方向略中央の内部電極２（２ａ）が、セラミック層１を介して隣接する上下の内部電極２（２ｂ，２ｃ）と重なり合う部分の長さＬｎ１，Ｌｎ２を、光学顕微鏡を用いて測定し、その平均値をＬとした。
【００２３】
なお、無作為に抽出した１０個以上（ｎ≧１０）の試料のそれぞれについて、上記の場合と同様に、厚み方向略中央の内部電極２（２ａ）について、セラミック層１を介して隣接する上下の内部電極２（２ｂ，２ｃ）と重なり合う部分の長さＬｎ１，Ｌｎ２を測定し、その平均値Ｌａを求め、各試料の平均値Ｌａを合計して試料数ｎで除した値をＬとすることも可能である。この場合、各試料のばらつきの影響を軽減することができて望ましい。
【００２４】
［内部電極の重なり部分の幅Ｗの測定］
積層セラミックコンデンサを、内部電極の引き出し方向に直交する方向で、かつ、内部電極の積層方向に平行に切断し、図４に示すように、厚み方向略中央の内部電極２（２ａ）と、その上下側の各１層（２ｂ，２ｃ）をとばした次の内部電極２（２ｄ，２ｅ）の合計３層の幅の狭い方の内部電極２（２ａ，２ｄ，２ｅ）の幅Ｗｎ１，Ｗｎ２，Ｗｎ３を、光学顕微鏡を用いて測定し、その平均値をＷとした。
【００２５】
また、無作為に抽出した１０個以上（ｎ≧１０）の試料のそれぞれについて、上記の場合と同様に、厚み方向略中央の、一層おきの３層の内部電極２（２ａ，２ｄ，２ｅ）の幅Ｗｎ１，Ｗｎ２，Ｗｎ３を、光学顕微鏡を用いて測定して、その平均値Ｗａを求め、各試料の平均値Ｗａを合計して試料数ｎで除した値をＷとすることも可能である。この場合、各試料のばらつきの影響を軽減することができて望ましい。
【００２６】
［内部電極の厚みｔの測定］
積層セラミックコンデンサを、内部電極２の積層方向に平行に切断し、図５に示すように、セラミック素子４の略中央部分に一本の垂線Ｘを立て、上下最外層を除く全ての内部電極２について、上記垂線上の厚みｔｎ１，ｔｎ２，ｔｎ３……を光学顕微鏡を用いて測定し、その平均値を内部電極２の厚みｔとした。
【００２７】
また、無作為に抽出した１０個以上（ｎ≧１０）の試料のそれぞれについて、上記の場合と同様に、上下最外層を除く全ての内部電極２の厚みを測定して、その平均値ｔａを求め、各試料の平均値ｔａを合計して試料数ｎで除した値をｔとすることも可能である。この場合、各試料のばらつきの影響を軽減することができて望ましい。
【００２８】
なお、上述の内部電極の重なり部分の長さＬ，幅Ｗ，及び内部電極の厚みｔの測定方法は、あくまで例示であり、上述の方法に限定されるものではない、
例えば、上述のように、内部電極として、幅の大きいものと幅の小さいものとを交互に積層する構成をとっていない場合において、内部電極の幅Ｗを測定するときには、特定の内部電極（例えば、積層方向の略中央に配置された内部電極）を基準とし、その上下の内部電極の左右の両端部の位置と両端部間の距離（幅）を検出、測定するとともに、特定の内部電極の左右の両端部の位置及び両端部間の距離（幅）を検出、測定することにより、各内部電極の左右の両端部の位置及び両端部間の距離（幅）から、内部電極の実際の重なり部分の幅Ｗを求めることができる。
【００２９】
ところで、積層セラミック電子部品の破壊電圧値は、一般に下記の式（１）で表される。
破壊電圧値（ＢＤＶ）＝Ａ×Ｂｒ ……（１）
Ａ：セラミック素子の構成材料や構造により決定される定数
Ｂ：素子厚
ｒ：内部電極のエッジ部の電界強度への寄与率により決定される定数
【００３０】
そして、ｒの値と破壊電圧値には、以下に述べるような関係がある。
（１）ｒ＜０．５の場合
内部電極のエッジ部の集中電界強度にセラミックの欠陥や構造の欠陥の影響が加わり、素子厚を変えても破壊電圧値がほとんど変化しない。
（２）ｒ＝０．５の場合
一般的な積層セラミック電子部品であって、破壊電圧値が内部電極のエッジ部の集中電界強度に支配されている。
（３）ｒ＞０．５の場合
内部電極のエッジ部の集中電界強度が緩和されて破壊電圧値が高い積層セラミック電子部品を得ることができる。
【００３１】
そして、内部電極２の重なり部分１２の面積（平面有効面積）Ｓ１が、内部電極２の断面積（内部電極断面積）Ｓ２の５０００倍以下の積層セラミック電子部品においては、通常、ｒの値が０．４５〜０．５５の範囲となり、形状やセラミックの組成などの変動により、耐電圧性能が不十分になりやすいが、内部電極２の平面有効面積Ｓ１を、１層あたりの内部電極断面積Ｓ２の１００００倍以上にした場合、図２に示すように、同一形状の内部電極２をセラミック層１を介して交互に積層しただけの単純な構造の場合においても、ｒの値が大きくなって０．７〜０．８にまで達し、耐電圧性能を大幅に改善することが可能になる。
【００３２】
なお、上記実施形態では、内部電極２として、平面形状が長方形のパターンの内部電極である場合を例にとって説明したが、内部電極２のパターンは、これに限られるものではなく、その他の種々の形状とすることが可能であり、例えば、内部電極の形状を、角部に丸みを付けた形状とすることにより、さらに電界の集中を抑制して、耐電圧性能をより向上させることが可能になる。
【００３３】
また、上述の実施形態においては、積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、バリスタ、インダクタなど種々の積層セラミック電子部品に適用することが可能である。
【００３４】
また、本発明は、セラミック素子を複数個積み重ねたスタックタイプの積層セラミック電子部品にも適用することが可能であり、その場合にも上記実施形態の場合と同様の効果を得ることができる。
【００３５】
なお、本発明は、さらにその他の点においても上記実施形態に限定されるものではなく、積層セラミック電子部品素子を構成するセラミックの種類やセラミック素子の具体的な形状、内部電極及び外部電極のパターンや構成材料などに関し、発明の要旨の範囲内において種々の応用、変形を加えることが可能である。
【００３６】
【発明の効果】
上述のように、本発明の積層セラミック電子部品は、平面的にみた場合における内部電極の重なり部分の面積（平面有効面積）を、内部電極の引き出し方向に直交する方向に切断した場合の内部電極１層あたりの断面積の１００００倍以上とすることにより、内部電極のエッジ部への電界集中を緩和して、耐電圧性能を向上させることができる。
【００３７】
また、耐電圧性能が問題になりやすい定格電圧２５０Ｖ以上の中高圧領域で使用される積層セラミック電子部品に本発明を適用した場合、耐電圧性能を、実用上問題のない程度にまで、確実に向上させることが可能になり、有意義である。
【００３８】
また、セラミック素子の、内部電極の引き出し方向に平行な方向の寸法が１０ｍｍ以上である大型の積層セラミック電子部品においては、特に耐電圧性能が問題になりやすいが、かかる大型の積層セラミック電子部品に本発明を適用することにより、その耐電圧性能を、実用上問題のない程度にまで、確実に向上させることが可能になり、特に有意義である。
【００３９】
また、積層セラミックコンデンサにおいては、特に大型製品の場合に、耐電圧性能が問題になりやすいが、請求項２のように、本発明を積層セラミックコンデンサに適用することにより、優れた耐電圧性能を有する積層セラミックコンデンサを得ることが可能になり有意義である。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる積層セラミック電子部品を示す斜視図である。
【図２】本発明の一実施形態にかかる積層セラミック電子部品を示す図であり、（ａ）は平面断面図、（ｂ）は正面断面図、（ｃ）は側面断面図である。
【図３】本発明の一実施形態にかかる積層セラミック電子部品の内部電極の重なり部分の長さを測定する方法を示す図である。
【図４】本発明の一実施形態にかかる積層セラミック電子部品の内部電極の重なり部分の幅を測定する方法を示す図である。
【図５】本発明の一実施形態にかかる積層セラミック電子部品の内部電極の厚みを測定する方法を示す図である。
【図６】従来の積層セラミック電子部品を示す斜視図である。
【図７】従来の積層セラミック電子部品を示す図であり、（ａ）は平面断面図、（ｂ）は正面断面図、（ｃ）は側面断面図である。
【符号の説明】
１                  セラミック（セラミック層）
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ    内部電極
３                  外部電極
４                  セラミック素子
１２                内部電極の重なり部分
ｔ                  内部電極の厚み
ｔｎ１，ｔｎ２，ｔｎ３   各内部電極の厚み
Ｌ                  内部電極の重なり部分の長さ
Ｌｎ１，Ｌｎ２          特定の内部電極の重なり部分の長さ
Ｗ                  内部電極の重なり部分の幅（＝内部電極の幅）
Ｗｎ１，Ｗｎ２          特定の内部電極の重なり部分の幅
【図１】
0003597425.tif 000002
【図２】
0003597425.tif 000003
【図３】
0003597425.tif 000004
【図４】
0003597425.tif 000005
【図５】
0003597425.tif 000006
【図６】
0003597425.tif 000007
【図７】
0003597425.tif 000008