(57)【特許請求の範囲】
【請求項１】
第１電源電位レベルが与えられた第１電源ノードと、
第２電源電位レベルが与えられた第２電源ノードと、
第１、第２および第３ノードと、
前記第１電源ノードと前記第１ノードとの間に電気的に接続され、前記第１ノードに第１の電流を供給する第１の定電流源と、
前記第１電源ノードと前記第２ノードとの間に電気的に接続され、前記第２ノードに第２の電流を供給する第２の定電流源と、
第１の制御信号に応答して、前記第２ノードに与えられた電流を前記第１ノードおよび前記第３ノードに選択的に与える第１のスイッチ手段と、
前記第３ノードと前記第２電源ノードとの間に電気的に接続され、前記第３ノードに与えられた電流に応じた電圧を前記第３ノードに生じさせる第１の素子と、
前記第１ノードと前記第２電源ノードとの間に電気的に接続され、前記第１ノードに与えられた電流に応じた電圧を前記第１ノードに生じさせる第２の素子と、を有することを特徴とする電流制御回路。
【請求項２】
請求項１記載の電流制御回路はさらに、
第４および第５ノードと、
前記第１電源ノードと前記第４ノードとの間に電気的に接続され、前記第４ノードに一定の電流を供給する第３の定電流源と、
第２の制御信号に応答して、前記第４ノードに与えられた電流を前記第５ノードおよび前記第１ノードに選択的に与える第２のスイッチ手段と、
前記第５ノードと前記第２電源ノードとの間に電気的に接続され、前記第５ノードに与えられた電流に応じた電圧を前記第５ノードに生じさせる第３の素子とを有することを特徴とする電流制御回路。
【請求項３】
第１電源電位レベルが与えられた第１電源ノードと、
第２電源電位レベルが与えられた第２電源ノードと、
第１、第２および第３ノードと、
前記第１電源ノードと前記第１ノードとの間に電気的に接続され、前記第１ノードに第１の電流を供給する第１の定電流源と、
前記第１電源ノードと前記第２ノードとの間に電気的に接続され、前記第２ノードに第２の電流を供給する第２の定電流源と、
前記第１電源ノードと前記第３ノードとの間に電気的に接続され、前記第３ノードに第３の電流を供給する第３の定電流源と、
制御信号に応答して、前記第２ノードに供給された前記第２の電流を前記第１ノードおよび前記第３ノードに選択的に与えるスイッチ手段と、
前記第３ノードと前記第２電源ノードとの間に電気的に接続され、前記第３ノードに与えられた電流に応じた電圧を前記第３ノードに生じさせる第１の素子と、
前記第１ノードと前記第２電源ノードとの間に電気的に接続され、前記第１ノードに与えられた電流に応じた電圧を前記第１ノードに生じさせる第２の素子と、を有することを特徴とする電流制御回路。
【請求項４】
前記第１の電流が有する電流値と前記第３の電流が有する電流値は、ほぼ同じであることを特徴とする請求項３記載の電流制御回路。
【請求項５】
第１電源電位レベルが与えられた第１電源ノードと、
第２電源電位レベルが与えられた第２電源ノードと、
第１、第２、第３、第４および第５ノードと、
前記第１電源ノードと前記第２ノードとの間に電気的に接続され、前記第２ノードに第１の電流を供給する第１の定電流源と、
第１の制御信号に応答して、前記第２ノードに供給された前記第１の電流を前記第１ノードおよび前記第３ノードへ選択的に与える第１のスイッチ手段と、
前記第１電源ノードと前記第４ノードとの間に電気的に接続され、前記第４ノードに第２の電流を供給する第２の定電流源と、
第２の制御信号に応答して、前記第４ノードに供給された前記第２の電流を前記第１ノードおよび前記第５ノードへ選択的に与える第２のスイッチ手段と、
前記第１の制御信号に応答して、前記第５ノードに第３の電流を供給する第１の電流供給手段と、
前記第２の制御信号に応答して、前記第３ノードに第４の電流を供給する第２の電流供給手段と、
前記第３ノードと前記第２の電源ノードとの間に電気的に接続され、前記第３ノードに与えられた電流に応じた電圧を前記第３ノードに生じさせる第１の素子と、
前記第５ノードと前記第２の電源ノードとの間に電気的に接続され、前記第５ノードに与えられた電流に応じた電圧を前記第５ノードに生じさせる第２の素子と、
前記第１ノードと前記第２電源ノードとの間に電気的に接続され、前記第１ノードに与えられた電流に応じた電圧を前記第１ノードに生じさせる第３の素子と、を有することを特徴とする電流制御回路。
【請求項６】
前記第１および第３の電流の電流値はほぼ同一であり、かつ前記第２および第４の電流値はほぼ同一であることを特徴とする請求項５記載の電流制御回路。
【請求項７】
第１電源電位レベルが与えられた第１電源ノードと、
第２電源電位レベルが与えられた第２電源ノードと、
第１、第２および第３ノードと、
前記第１電源ノードと前記第２ノードとの間に接続され、制御信号に応答して前記第１電源ノードと前記第２ノードとを接続する第１のスイッチ手段と、
前記第１電源ノードと前記第１ノードとの間に接続され、所定のバイアス電圧が与えられた第１の定電流素子と、
前記第２ノードと前記第１ノードとの間に接続され所定のバイアス電圧が与えられた第１の定電流素子であって、前記第２ノードに与えられた電位レベルが所定のレベルになったことに応答して前記第１ノードに第１の電流を供給する第２の定電流素子と、
前記第２ノードと前記第３ノードとの間に接続され所定のバイアス電圧が与えられた第２の定電流素子であって、前記第２ノードに与えられた電位レベルが所定のレベルになったことに応答して前記第３ノードに第２の電流を供給する第３の定電流素子と、
前記第３ノードと前記第２電源ノードとの間に接続された前記第１のスイッチ手段と相補的に動作する第２のスイッチ手段であって、前記第３ノードと前記第２電源ノードとを接続する第２のスイッチ手段と、
前記第１ノードと前記第２電源ノードとの間に電気的に接続され、前記第１ノードに与えられた電流に応じた電圧を前記第１ノードに生じさせる第１の素子と、を有することを特徴とする電流制御回路。
【請求項８】
前記第２の定電流素子は、前記第２ノードに接続されたソースと前記第１ノードに接続されたドレインと前記バイアス電圧が与えられたゲートとを有する第１のＭＯＳトランジスタで構成され、
前記第３の定電流素子は、前記第２ノードに接続されたソースと前記第３ノードに接続されたドレインと前記バイアス電圧が与えられたゲートとを有する第２のＭＯＳトランジスタで構成され、
前記第２のＭＯＳトランジスタのディメンジョンは、前記第１のＭＯＳトランジスタのディメンジョンよりも十分大きいことを特徴とする請求項７記載の電流制御回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、出力電流をステップ状に変化させる電流制御回路に関するものである。
【０００２】
【従来の技術】
一般的な電流制御回路として、出力電流をステップ状に変化させるものがある。
このような電流制御回路は、例えば発振回路の周波数制御部に使用されている。発振回路は、電流制御回路が出力するステップ状の出力電流を受けて発振周波数を変化させる。したがって、電流制御回路が出力するステップ状の出力電流の精度は、発振回路の性能を示す１要因として挙げられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の電流制御回路においては、回路内に存在する寄生容量の充放電により過大電流が生じてしまい、この過大電流が出力電流として出力されてしまう場合がある。この過大電流は、ステップ状に変化すべき出力電流の波形の立ち上がり部分に、ひげ状のノイズとして現れる。また、従来の電流制御回路においては、回路内に存在する寄生容量に蓄積された電荷によって、本来必要ではない電流が出力電流に合成されてしまう場合がある。このように出力電流に無駄な電流が合成されてしまうと、ステップ状に変化すべき出力電流の立ち下がり部分の波形がなまってしまう。波形がなまってしまうということは、すなわちノイズが出力電流に現れたということである。（本来低電流レベルに立ち下がるべき出力電流が、いまだ低電流レベルに立ち下がっていないという意味でノイズである。）
したがって、よりノイズの少ない出力電流を出力する電流制御回路が望まれていた。すなわち、より正確なステップ状の出力電流を得ることができる電流制御回路が望まれていた。
【０００４】
【課題を解決するための手段】
本発明は、上述の課題を解決するために、第１電源電位レベルが与えられた第１電源ノードと、第２電源電位レベルが与えられた第２電源ノードと、第１、第２および第３ノードと、第１電源ノードと第１ノードとの間に電気的に接続され、第１ノードに第１の電流を供給する第１の定電流源と、この第１電源ノードと第２ノードとの間に電気的に接続され、第２ノードに第２の電流を供給する第２の定電流源と、第１の制御信号に応答して、第２ノードに与えられた電流を第１ノードおよび第３ノードに選択的に与える第１のスイッチ手段と、第３ノードと第２電源ノードとの間に電気的に接続され、第３ノードに与えられた電流に応じた電圧を前記第３ノードに生じさせる第１の素子と、第１ノードと第２電源ノードとの間に電気的に接続され、第１ノードに与えられた電流に応じた電圧を第１ノードに生じさせる第２の素子とを設けたものである。
【０００５】
【作用】
本発明の電流制御回路は、制御信号によって制御されるスイッチ素子によって電流が振り分けられ、結果としてスイッチ素子に接続されるノードの電位がほぼ一定に制御される。
【０００６】
【実施例】
（第１の実施例）
図１は、本発明の電流制御回路の第１の実施例を示す回路図である。
【０００７】
以下第１の実施例を詳細に説明する。
図１において、電源ノードＳ１とノード２との間には、ＰＭＯＳトランジスタＭＡ１が接続されている。このＰＭＯＳトランジスタＭＡ１は、電源電位レベル（例えば、第１の電源電位レベルである５Ｖ。）が与えられた電源ノードＳ１に接続されたソースと、ノード２に接続されたドレインと、バイアス電圧が与えられたバイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＡ１は、ノード２に定電流ＩＡ１を流す定電流素子として機能する。
【０００８】
ノード２とノード１との間には、ＰＭＯＳトランジスタＳＡ１が接続されている。このＰＭＯＳトランジスタＳＡ１は、ノード２に接続されたソースと、ノード１に接続されたドレインと、制御信号が与えられた制御端子ＶＣ１が接続されたゲートとを有する。さらに、ノード２とノード３との間には、ＰＭＯＳトランジスタＳＢ１が接続されている。このＰＭＯＳトランジスタＳＢ１は、ノード２に接続されたソースと、ノード３に接続されたドレインと、制御信号を反転するインバータＩＮＶ１の出力端子に接続されたゲートとを有する。これらＰＭＯＳトランジスタＳＡ１およびＳＢ１とインバータＩＮＶ１は、制御信号に応答してノード２に流れ込む電流をノード１およびノード３に選択的に振り分けるスイッチ素子として機能する。
【０００９】
ノード１と電源ノードＳ１との間には、ＰＭＯＳトランジスタＭＡ０が接続されている。このＰＭＯＳトランジスタＭＡ０は、電源ノードＳ１に接続されたソースと、ノード１に接続されたドレインと、バイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＡ０は、ノード１に定電流ＩＡＯを流す定電流素子として機能する。
【００１０】
ノード１と電源ノードＳ２との間には、ＮＭＯＳトランジスタＭ０が接続されている。このＮＭＯＳトランジスタＭ０は、ノード１に共通に接続されたゲートおよびドレインと、電源ノードＳ２に接続されたソースとを有する。このＮＭＯＳトランジスタＭ０は、ノード１に流れ込む電流を電源ノードＳ２に流す素子である。そしてノード１に現れる電圧は、ノード１に流れ込む電流の量に応じて決定される。
【００１１】
ノード３と電源ノードＳ１との間には、ＰＭＯＳトランジスタＭＢ０が接続されている。このＰＭＯＳトランジスタＭＢ０は、電源ノードＳ１に接続されたソースと、ノード３に接続されたドレインと、バイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＢ０は、ノード３に定電流ＩＡ０を流す定電流素子として機能する。
【００１２】
ノード３と電源ノードＳ２との間には、ＮＭＯＳトランジスタＭ１が接続されている。このＮＭＯＳトランジスタＭ１は、ノード１に共通に接続されたゲートおよびドレインと、電源ノードＳ２に接続されたソースとを有する。このＮＭＯＳトランジスタＭ１は、ノード３に流れ込む電流を電源ノードＳ２に流す素子である。そしてノード３に現れる電圧は、ノード３に流れ込む電流の量に応じて決定される。
【００１３】
次に、以上のように構成された本発明の第１の実施例の動作を図２のタイムチャートを参照しながら以下に説明する。図２のタイムチャートにおいて、上段は制御端子ＶＣ１に与えられた制御信号を、中段はノード２に現れる電圧を、下段はノード１に流れ込む電流すなわちＮＭＯＳトランジスタＭ０から電源ノードＳ２に流れる電流ＩＭ０を示す。なお、制御端子ＶＣ１に与えられる制御信号は、ＨレベルからＬレベル、その後再びＨレベルへと変化するものとする。
【００１４】
制御信号がＨレベルのとき、ＰＭＯＳトランジスタＳＡ１はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ１はＯＮ状態である。このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＢ１を介してノード２からノード３へ流れ込む。今ＳＢ１のディメンジョンを十分大きくとれば、ノード２の電位Ｖ２＝ノード３の電位Ｖ３になる。ノード３の電位Ｖ３は、ノード２からノード３に流れ込む電流と、ＰＭＯＳトランジスタＭＢ０から流れ込む電流とによって決まる。つまり、ノード３に現れる電圧は、ＮＭＯＳトランジスタＭ１に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ１に流れる合成電流をＩＭ１とすると、ＩＭ１はＩＡ０＋ＩＡ１である。
【００１５】
また、ノード１の電位は、ノード２からノード１へ流れ込む電流とＰＭＯＳトランジスタＭＡ０から流れ込む電流とによって決まる。つまり、ノード１に現れる電圧は、ＮＭＯＳトランジスタＭ０に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ０に流れる合成電流をＩＭ０とすると、ＩＭ０はＩＡ０である。
【００１６】
次に、制御信号がＨレベルからＬレベルに変化すると、ＰＭＯＳトランジスタＳＡ１はＯＮ状態、ＰＭＯＳトランジスタＳＢ１はＯＦＦ状態になる。
このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＡ１を介してノード２からノード１へ流れ込む。今ＰＭＯＳトランジスタＳＡ１のディメンジョンを十分大きくとれば、ノード２の電位Ｖ２＝ノード１の電位Ｖ１になる。結局、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ０からＩＡ０＋ＩＡ１に変化する。
【００１７】
また、ＰＭＯＳトランジスタＳＢ１がＯＦＦ状態になるため、ノード３へ流れ込む電流すなわちＮＭＯＳトランジスタＭ１に流れる合成電流は、ＮＭＯＳトランジスタＭ０に流れる電流とは反対にＩＡ０＋ＩＡ１からＩＡ０へと変化する。
【００１８】
ＰＭＯＳトランジスタＳＡ１がＯＮ状態であるときの合成電流ＩＭ０と、ＰＭＯＳトランジスタＳＢ１がＯＮ状態であるときの合成電流ＩＭ１が等しいということは、ＮＭＯＳトランジスタＭ０のディメンジョンとＮＭＯＳトランジスタＭ１のディメンジョンがほぼ同一であるとすると、ＰＭＯＳトランジスタＳＡ１がＯＮ状態であるときのノード１の電位Ｖ１と、ＰＭＯＳトランジスタＳＢ１がＯＮ状態であるときのノード３の電位Ｖ３が、ほぼ等しくなるということである。このように、スイッチ素子が選択している先のノードの電位が互いに等しいということは、ノード２の電位がスイッチ素子の動作によって変化しない、すなわちノード２の電位がスイッチ素子の動作に影響されないことを意味する。
【００１９】
次に、制御信号がＬレベルから再びＨレベルに変化すると、ＰＭＯＳトランジスタＳＡ１はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ１はＯＮ状態になる。
【００２０】
このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＢ１を介してノード２からノード３へ流れ込む。すると、ＮＭＯＳトランジスタＭ１に流れる合成電流ＩＭ１は、ＩＡ０から再びＩＡ０＋ＩＡ１に変化する。
【００２１】
また、ＰＭＯＳトランジスタＳＡ１がＯＦＦ状態になるため、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＮＭＯＳトランジスタＭ１に流れる電流とは反対にＩＡ０＋ＩＡ１からＩＡ０へと変化する。
【００２２】
以上のように、制御信号がＨレベルからＬレベル、その後再びＨレベルへと変化したときのノード１に流れ込む電流すなわち合成電流ＩＭ０に着目すると、制御信号のレベルに応答して、その波形が正確にステップ状に変化していることがわかる。このように、合成電流ＩＭ０が正確にステップ状に変化する理由は、ノード２に現れる電位の影響である。
【００２３】
今、図１において仮にノード２→ノード３→電源ノードＳ２への電流経路が存在しないとする。制御信号がＨレベルのとき、ＰＭＯＳトランジスタＳＡ１はＯＦＦ状態であるので、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ０である。このときノード２は、ノード２に存在する寄生容量に応じた電荷が充電され、結局ノード２の電位Ｖ２は、電源電位レベルＶＤＤ（例えば５Ｖ）になる。
【００２４】
次に制御信号がＨレベルからＬレベルへと変化したとき、ＰＭＯＳトランジスタＳＡ１はＯＮ状態であるので、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ０からＩＡ０＋ＩＡ１へ変化する。このとき、ＰＭＯＳトランジスタＭＡ１がＯＦＦ状態であったときにノード２に充電された電荷が、ノード１に一気に流れ込み過大電流となる。この過大電流は、正確にステップ状に変化すべき合成電流ＩＭ０の立ち上がり波形をひげ状にしてしまう。（本来ＩＡ０＋ＩＡ１でなければならない電流が、一瞬ＩＡ０＋ＩＡ１＋アルファになるという意味である。）
このひげ状の波形は、結局ステップ状に変化すべき合成電流に対してのノイズになる。
【００２５】
本実施例によれば、スイッチ素子がＯＦＦ状態（ＰＭＯＳトランジスタＳＡ１がＯＦＦ状態）になったときにノード２の電荷を他のノードへ逃がすように、ノード２→ＰＭＯＳトランジスタＳＢ１→ノード３→ＮＭＯＳトランジスタＭ１という電流パスを構成したので、不要な電荷がノード２に蓄積されない。したがって、スイッチ素子をＯＦＦ状態からＯＮ状態へと変化させたときにノード１に生じるノイズが低減され、正確にステップ状に変化する合成電流を得ることができる。
【００２６】
さらに本実施例によれば、ＰＭＯＳトランジスタＳＡ１がＯＮ状態であるときにノード１に流れ込む電流と、ＰＭＯＳトランジスタＳＢ１がＯＮ状態であるときにノード３に流れ込む電流とが等しくなるように、同一の電流を供給する２つの定電流源素子をノード１とノード３の各々に接続したので、ノード２の電位がスイッチ素子の動作によって変化しない。したがって、より確実にステップ状に変化する合成電流を得ることができる。
【００２７】
（第２の実施例）
図３は、本発明の電流制御回路の第２の実施例を示す回路図である。
【００２８】
以下第２の実施例を詳細に説明する。
この第２の実施例は、第１の実施例の電流制御回路を２組用意したものである。そしてこの電流制御回路は、２つの制御信号に応答して、正確にステップ状に変化する合成電流を得るものである。なお、図１と図２において重複する部分には、同一の記号を付与してある。
【００２９】
本実施例の電流制御回路は、定電流源であるＰＭＯＳトランジスタＭＡ１と、第１の制御信号によって制御される第１のスイッチ素子（ＰＭＯＳトランジスタＳＡ１とＰＭＯＳトランジスタＳＢ１とインバータＩＮＶ１とで構成される。）と、第１の素子であるＮＭＯＳトランジスタＭ１（このＮＭＯＳトランジスタＭ１は、ノード３に流れ込む電流を電源ノードＳ２に流す素子である。そしてノード３に現れる電圧は、ノード３に流れ込む電流の量に応じて決定される。）とで構成された第１の電流制御系を有する。さらに本発明の電流制御回路は、第１の電流制御系に対応し第２の制御信号によって制御される第２の電流制御系を有する。第２の電流制御系は、ＰＭＯＳトランジスタＭＡ１に対応し電流ＩＡ２をノード４に流すＰＭＯＳトランジスタＭＡ２と、第２の制御信号によって制御される第２のスイッチ素子（ＰＭＯＳトランジスタＳＡ２とＰＭＯＳトランジスタＳＢ２とインバータＩＮＶ２とで構成される。）と、第２の素子であるＮＭＯＳトランジスタＭ２（このＮＭＯＳトランジスタＭ２は、ノード５に流れ込む電流を電源ノードＳ２に流す素子である。そしてノード５に現れる電圧は、ノード５に流れ込む電流の量に応じて決定される。）とで構成されている。
【００３０】
さらに本実施例の電流制御回路は、電源ノードＳ１とノード３との間に、定電流ＩＡ２を流す定電流源素子であるＰＭＯＳトランジスタＭＢ１と、第２の制御信号によってゲート制御されるＰＭＯＳトランジスタＳＣ１とが直列に接続されている。さらに電源ノードＳ１とノード５との間に、定電流ＩＡ１を流す定電流源素子であるＰＭＯＳトランジスタＭＢ２と、第１の制御信号によってゲート制御されるＰＭＯＳトランジスタＳＣ２とが直列に接続されている。また、ノード１と電源ノードＳ１との間には、図１同様ＮＭＯＳトランジスタＭ０が接続されている。
【００３１】
次に、以上のように構成された本発明の第２の実施例の動作を図４のタイムチャートを参照しながら以下に説明する。
【００３２】
（第２の制御信号がＬレベルを維持している場合）
図４のタイムチャートにおいて、１段目は制御端子ＶＣ２に与えられた第２の制御信号を、２段目は制御端子ＶＣ１に与えられた第１の制御信号を、３段目はノード２に現れる電圧を、４段目はノード１に流れ込む電流すなわちＮＭＯＳトランジスタＭ０から電源ノードＳ２に流れる電流ＩＭ０を示す。なお、制御端子ＶＣ１に与えられる制御信号は、ＨレベルからＬレベル、その後再びＨレベルへと変化するものとする。
【００３３】
まず第２の制御信号がＬレベルを維持するので、ＰＭＯＳトランジスタＳＢ２は、常にＯＦＦ状態であり、ＰＭＯＳトランジスタＳＡ２は、常にＯＮ状態である。したがって、ノード４に流れ込む電流は、ノード５へは流れず常にノード１に流れ込む。つまり、ノード１には、常に定電流ＩＡ２が与えられる。同様にして、ＰＭＯＳトランジスタＳＣ１は、常にＯＮ状態であるので、ノード３には常に定電流ＩＡ２が与えられる。
【００３４】
この状態で第１の制御信号がＨレベルであると、ＰＭＯＳトランジスタＳＡ１はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ１はＯＮ状態である。このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＢ１を介してノード２からノード３へ流れ込む。今ＳＢ１のディメンジョンを十分大きくとれば、ノード２の電位Ｖ２＝ノード３の電位Ｖ３になる。ノード３の電位Ｖ３は、ノード２からノード３に流れ込む電流と、ＰＭＯＳトランジスタＭＢ１から流れ込む電流とによって決まる。つまり、ノード３に現れる電圧は、ＮＭＯＳトランジスタＭ１に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ１に流れる合成電流をＩＭ１とすると、ＩＭ１はＩＡ１＋ＩＡ２である。
【００３５】
また、ノード１の電位は、ノード２からノード１へ流れ込む電流とＰＭＯＳトランジスタＭＡ２から流れ込む電流とによって決まる。つまり、ノード１に現れる電圧は、ＮＭＯＳトランジスタＭ０に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ０に流れる合成電流をＩＭ０とすると、ＩＭ０はＩＡ２である。
【００３６】
次に、第１の制御信号がＨレベルからＬレベルに変化すると、ＰＭＯＳトランジスタＳＡ１はＯＮ状態、ＰＭＯＳトランジスタＳＢ１はＯＦＦ状態になる。
このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＡ１を介してノード２からノード１へ流れ込む。今ＰＭＯＳトランジスタＳＡ１のディメンジョンを十分大きくとれば、ノード２の電位Ｖ２＝ノード１の電位Ｖ１になる。結局、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ２からＩＡ１＋ＩＡ２に変化する。
【００３７】
また、ＰＭＯＳトランジスタＳＢ１がＯＦＦ状態になるため、ノード３へ流れ込む電流すなわちＮＭＯＳトランジスタＭ１に流れる合成電流は、ＮＭＯＳトランジスタＭ０に流れる電流とは反対にＩＡ１＋ＩＡ２からＩＡ２へと変化する。
【００３８】
ＰＭＯＳトランジスタＳＡ１がＯＮ状態であるときの合成電流ＩＭ０と、ＰＭＯＳトランジスタＳＢ１がＯＮ状態であるときの合成電流ＩＭ１が等しいということは、ＮＭＯＳトランジスタＭ０のディメンジョンとＮＭＯＳトランジスタＭ１のディメンジョンがほぼ同一であるとすると、ＰＭＯＳトランジスタＳＡ１がＯＮ状態であるときのノード１の電位Ｖ１と、ＰＭＯＳトランジスタＳＢ１がＯＮ状態であるときのノード３の電位Ｖ３が、ほぼ等しくなるということである。このように、スイッチ素子が選択している先のノードの電位が互いに等しいということは、ノード２の電位がスイッチ素子の動作によって変化しない、すなわちノード２の電位がスイッチ素子の動作に影響されないことを意味する。
【００３９】
次に、第１の制御信号がＬレベルから再びＨレベルに変化すると、ＰＭＯＳトランジスタＳＡ１はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ１はＯＮ状態になる。
【００４０】
このとき、ＰＭＯＳトランジスタＭＡ１によって得られる電流ＩＡ１は、ＰＭＯＳトランジスタＳＢ１を介してノード２からノード３へ流れ込む。すると、ＮＭＯＳトランジスタＭ１に流れる合成電流ＩＭ１は、ＩＡ１から再びＩＡ１＋ＩＡ２に変化する。
【００４１】
また、ＰＭＯＳトランジスタＳＡ１がＯＦＦ状態になるため、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＮＭＯＳトランジスタＭ１に流れる電流とは反対にＩＡ１＋ＩＡ２からＩＡ１へと変化する。
【００４２】
以上のように、制御信号がＨレベルからＬレベル、その後再びＨレベルへと変化したときのノード１に流れ込む電流すなわち合成電流ＩＭ０に着目すると、制御信号のレベルに応答して、その波形が正確にステップ状に変化していることがわかる。このように、合成電流ＩＭ０が正確にステップ状に変化する理由は、ノード２に現れる電位の影響である。この理由については、第１の実施例において述べたとおりである。
【００４３】
（第１の制御信号がＬレベルを維持している場合）
次に、第１の制御信号がＬレベルを維持している場合の第２の実施例の動作を図５のタイムチャートを参照しながら以下に説明する。
【００４４】
図５のタイムチャートにおいて、１段目は制御端子ＶＣ１に与えられた第１の制御信号を、２段目は制御端子ＶＣ２に与えられた第２の制御信号を、３段目ははノード４に現れる電圧を、４段目はノード１に流れ込む電流すなわちＮＭＯＳトランジスタＭ０から電源ノードＳ２に流れる電流ＩＭ０を示す。なお、制御端子ＶＣ２に与えられる制御信号は、ＨレベルからＬレベル、その後再びＨレベルへと変化するものとする。
【００４５】
まず第１の制御信号がＬレベルを維持するので、ＰＭＯＳトランジスタＳＢ１は、常にＯＦＦ状態であり、ＰＭＯＳトランジスタＳＡ１は、常にＯＮ状態である。したがって、ノード２に流れ込む電流は、ノード３へは流れず常にノード１に流れ込む。つまり、ノード１には、常に定電流ＩＡ１が与えられる。同様にして、ＰＭＯＳトランジスタＳＣ２は、常にＯＮ状態であるので、ノード５には常に定電流ＩＡ１が与えられる。
【００４６】
この状態で第２の制御信号がＨレベルであると、ＰＭＯＳトランジスタＳＡ２はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ２はＯＮ状態である。このとき、ＰＭＯＳトランジスタＭＡ２によって得られる電流ＩＡ２は、ＰＭＯＳトランジスタＳＢ２を介してノード４からノード５へ流れ込む。今ＳＢ２のディメンジョンを十分大きくとれば、ノード４の電位Ｖ４＝ノード５の電位Ｖ５になる。ノード５の電位Ｖ５は、ノード４からノード５に流れ込む電流と、ＰＭＯＳトランジスタＭＢ２から流れ込む電流とによって決まる。つまり、ノード５に現れる電圧は、ＮＭＯＳトランジスタＭ２に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ２に流れる合成電流をＩＭ２とすると、ＩＭ２はＩＡ１＋ＩＡ２である。
【００４７】
また、ノード１の電位は、ノード２からノード１へ流れ込む電流とＰＭＯＳトランジスタＭＡ２から流れ込む電流とによって決まる。つまり、ノード１に現れる電圧は、ＮＭＯＳトランジスタＭ０に流れる電流によって決定される。今、ＮＭＯＳトランジスタＭ０に流れる合成電流をＩＭ０とすると、ＩＭ０はＩＡ１である。
【００４８】
次に、第１の制御信号がＨレベルからＬレベルに変化すると、ＰＭＯＳトランジスタＳＡ２はＯＮ状態、ＰＭＯＳトランジスタＳＢ２はＯＦＦ状態になる。
このとき、ＰＭＯＳトランジスタＭＡ２によって得られる電流ＩＡ２は、ＰＭＯＳトランジスタＳＡ２を介してノード４からノード１へ流れ込む。今ＰＭＯＳトランジスタＳＡ２のディメンジョンを十分大きくとれば、ノード４の電位Ｖ４＝ノード１の電位Ｖ１になる。結局、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ１からＩＡ１＋ＩＡ２に変化する。
【００４９】
また、ＰＭＯＳトランジスタＳＢ２がＯＦＦ状態になるため、ノード５へ流れ込む電流すなわちＮＭＯＳトランジスタＭ２に流れる合成電流は、ＮＭＯＳトランジスタＭ０に流れる電流とは反対にＩＡ１＋ＩＡ２からＩＡ１へと変化する。
【００５０】
ＰＭＯＳトランジスタＳＡ２がＯＮ状態であるときの合成電流ＩＭ０と、ＰＭＯＳトランジスタＳＢ２がＯＮ状態であるときの合成電流ＩＭ２が等しいということは、ＮＭＯＳトランジスタＭ０のディメンジョンとＮＭＯＳトランジスタＭ２のディメンジョンをほぼ同一であるとすれば、ＰＭＯＳトランジスタＳＡ２がＯＮ状態であるときのノード１の電位Ｖ１と、ＰＭＯＳトランジスタＳＢ２がＯＮ状態であるときのノード５の電位Ｖ５が、ほぼ等しくなるということである。このように、スイッチ素子が選択している先のノードの電位が互いに等しいということは、ノード４の電位がスイッチ素子の動作によって変化しない、すなわちノード４の電位がスイッチ素子の動作に影響されないことを意味する。
【００５１】
次に、第２の制御信号がＬレベルから再びＨレベルに変化すると、ＰＭＯＳトランジスタＳＡ２はＯＦＦ状態、ＰＭＯＳトランジスタＳＢ２はＯＮ状態になる。
【００５２】
このとき、ＰＭＯＳトランジスタＭＡ２によって得られる電流ＩＡ２は、ＰＭＯＳトランジスタＳＢ２を介してノード４からノード５へ流れ込む。すると、ＮＭＯＳトランジスタＭ２に流れる合成電流ＩＭ２は、ＩＡ１から再びＩＡ１＋ＩＡ２に変化する。
【００５３】
また、ＰＭＯＳトランジスタＳＡ２がＯＦＦ状態になるため、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＮＭＯＳトランジスタＭ２に流れる電流とは反対にＩＡ１＋ＩＡ２からＩＡ１へと変化する。
【００５４】
以上のように、第２の制御信号がＨレベルからＬレベル、その後再びＨレベルへと変化したときのノード１に流れ込む電流すなわち合成電流ＩＭ０に着目すると、第２の制御信号のレベルに応答して、その波形が正確にステップ状に変化していることがわかる。このように、合成電流ＩＭ０が正確にステップ状に変化する理由は、ノード４に現れる電位の影響である。この理由については、第１の実施例において述べたとおりである。
【００５５】
以上本実施例によれば、スイッチ素子がＯＦＦ状態になったときにノード２の電荷を他のノードへ逃がすように、ノード２→ＰＭＯＳトランジスタＳＢ１→ノード３→ＮＭＯＳトランジスタＭ１という電流パス（ノード４の電荷を他のノードへ逃がすように、ノード４→ＰＭＯＳトランジスタＳＢ２→ノード５→ＮＭＯＳトランジスタＭ２という電流パス）を構成したので、不要な電荷がノード２（ノード４）に蓄積されない。したがって、スイッチ素子を切り換えたときにノード１に生じるノイズが低減され、正確にステップ状に変化する合成電流を得ることができる。
【００５６】
さらに本実施例によれば、ＰＭＯＳトランジスタＳＡ１（ＳＡ２）がＯＮ状態であるときにノード１に流れ込む電流と、ＰＭＯＳトランジスタＳＢ１（ＳＢ２）がＯＮ状態であるときにノード３（ノード５）に流れ込む電流とが等しくなるように、同一の電流を供給する２つの定電流源素子をノード１とノード３（ノード５）の各々に接続したので、ノード２（ノード４）の電位がスイッチ素子の動作によって変化しない。したがって、より確実にステップ状に変化する合成電流を得ることができる。
【００５７】
さらに本実施例によれば、複数の制御信号を有しているので、複数種類のステップ状に変化する合成電流を、制御信号の切り替えのみによって得ることができる。
【００５８】
（第３の実施例）
図６は、本発明の電流制御回路の第３の実施例を示す回路図である。
以下第３の実施例を詳細に説明する。
図６において、電源ノードＳ１とノード２との間には、ＰＭＯＳトランジスタＳＡ３が接続されている。このＰＭＯＳトランジスタＳＡ３は、電源ノードＳ１に接続されたソースと、ノード２に接続されたドレインと、制御信号が与えられた制御端子ＶＣ１に接続されたゲートとを有する。
【００５９】
ノード２とノード１との間にはＰＭＯＳトランジスタＭＡ３が接続されている。このＰＭＯＳトランジスタＭＡ３は、ノード２に接続されたソースと、ノード１に接続されたドレインと、所定のバイアス電圧が与えられたバイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＡ３は、ノード１に定電流ＩＡ１を流す定電流素子として機能する。
【００６０】
ノード２とノード６との間には、ＰＭＯＳトランジスタＭＢ３が接続されている。このＰＭＯＳトランジスタＭＢ３は、ノード２に接続されたソースと、ノード６に接続されたドレインと、バイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＢ３は、ノード６に定電流ＩＢ１を流す定電流素子として機能する。そして、このＰＭＯＳトランジスタＭＢ３のディメンジョンは、ＰＭＯＳトランジスタＭＡ３のディメンジョンよりも充分大きく設定されている。
【００６１】
ノード６と電源ノードＳ２との間には、ＮＭＯＳトランジスタＳＢ３が接続されている。このＮＭＯＳトランジスタＳＢ３は、ノード６に接続されたソースと、電源ノードＳ２に接続されたドレインと、制御端子ＶＣ１に接続されたゲートとを有する。このＮＭＯＳトランジスタＳＢ３とＰＭＯＳトランジスタＳＡ３は、制御信号に応答して互いに相補的にＯＮ状態となるスイッチ素子を構成している。
【００６２】
さらに電源ノードＳ１とノード１との間には、ＰＭＯＳトランジスタＭＡ０が接続されている。このＰＭＯＳトランジスタＭＡ０は、電源ノードＳ１が接続されたソースと、ノード１に接続されたドレインと、バイアス端子ＶＢに接続されたゲートとを有する。このＰＭＯＳトランジスタＭＡ０は、ノード１に定電流ＩＡ０を流す定電流素子として機能する。
【００６３】
そしてノード１と電源ノードＳ２との間には、ノード１に共通に接続されたドレインおよびゲートと、電源ノードＳ２に接続されたソースとを有する。このＮＭＯＳトランジスタＭ０は、ノード１に流れ込む電流を電源ノードＳ２に流す素子である。そしてノード１に現れる電圧は、ノード１に流れ込む電流の量に応じて決定される。
【００６４】
次に、以上のように構成された本発明の第３の実施例の動作を図７のタイムチャートを参照しながら以下に説明する。
図７のタイムチャートにおいて、上段は制御端子ＶＣ１に与えられた制御信号を、中段はノード２に現れる電圧を、下段はノード１に流れ込む電流すなわちＮＭＯＳトランジスタＭ０から電源ノードＳ２に流れる電流ＩＭ０を示す。なお、制御端子ＶＣ１に与えられる制御信号は、ＨレベルからＬレベル、その後再びＨレベルへと変化するものとする。
【００６５】
制御信号がＨレベルのとき、ＰＭＯＳトランジスタＳＡ３はＯＦＦ状態、ＮＭＯＳトランジスタＳＢ３はＯＮ状態である。このとき定常状態では、ＰＭＯＳトランジスタＭＡ３はＯＦＦ状態になっているので、ノード２からノード１へ電流ＩＡ１は流れない。同様にして、ＰＭＯＳトランジスタＭＢ３もＯＦＦ状態になっているので、ノード２からノード６へ電流ＩＢ１は流れない。したっがて、ノード２の電位Ｖ２は、Ｖ２＝ＶＢ＋Ｖｔになっている。（Ｖｔは、ＰＭＯＳトランジスタのしきい値電圧である。）
このとき、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ０である。
【００６６】
次に、制御信号がＨレベルからＬレベルに変化すると、ＰＭＯＳトランジスタＳＡ３がＯＮ状態になり、ＮＭＯＳトランジスタＳＢ３がＯＦＦ状態になる。ＰＭＯＳトランジスタＳＡ３がＯＮ状態になると、ノード２の電位Ｖ２はＶＢ＋ＶｔからＶＤＤに変化する。すると、ＰＭＯＳトランジスタＭＡ３がＯＮ状態になるので、定電流ＩＡ１がノード１へ流れ込む。したがって、合成電流ＩＭ０は、ＩＡ０からＩＡ０＋ＩＡ１に変化する。
【００６７】
このとき、ＰＭＯＳトランジスタＭＢ３にも定電流ＩＢ１が流れる。しかし、ＰＭＯＳトランジスタＳＢ３がＯＦＦ状態のため、ノード６の電位Ｖ６がノード２の電位Ｖ２に等しくなった時点でＩＢ１は流れなくなる。
【００６８】
次に制御信号が再びＬレベルからＨレベルに変化すると、ＳＡ３がＯＦＦ状態になりＮＭＯＳトランジスタＳＢ３がＯＮ状態になる。ここで、ＰＭＯＳトランジスタＭＡ３は、ノード２の電位Ｖ２が、ＶＢ（バイアス電圧）＋Ｖｔ（ＰＭＯＳトランジスタＭＡ３のしきい値）になるまでＯＮ状態を維持しその後ＯＦＦ状態になる。つまり、電流ＩＡ１は、ノード２の電位Ｖ２が、ＶＢ（バイアス電圧）＋Ｖｔ（ＰＭＯＳトランジスタＭＡ３のしきい値）になるまで流れることになる。
【００６９】
一方ＰＭＯＳトランジスタＭＢ３も、ノード２の電位Ｖ２が、ＶＢ（バイアス電圧）＋Ｖｔ（ＰＭＯＳトランジスタＭＡ３のしきい値）になるまでＯＮ状態を維持する。つまり、電流ＩＢ１は、ノード２の電位Ｖ２が、ＶＢ（バイアス電圧）＋Ｖｔ（ＰＭＯＳトランジスタＭＢ３のしきい値）になるまで流れることになる。
【００７０】
このように、ＰＭＯＳトランジスタＭＡ３およびＭＢ３ともにノード２の電位Ｖ２がＶＢ＋Ｖｔになるまで電流ＩＡ１、ＩＢ１を流すことになる。このとき、ノード２は、ノード１のみではなくノード６にも電気的に接続されるので、ノード２に蓄積された電荷が素早く放電される。
【００７１】
さらに、ＩＡ３に比較してＩＢ３が十分大きくなるように、すなわちＰＭＯＳトランジスタＭＢ３のディメンジョンをＰＭＯＳトランジスタＭＡ３のディメンジョンよりも十分大きくすることによって、制御信号がＨレベルからＬレベルに変化した際にＰＭＯＳトランジスタＭＡ３に流れる電流を極めて小さくすることができる。したがって、制御信号がＨレベルからＬレベルに変化しても、ノード１に流れる電流、すなわち合成電流ＩＭ０はほとんどＰＭＯＳトランジスタがＭＡ０が流すＩＡ０のみである。
【００７２】
なお、ＰＭＯＳトランジスタＭＢ３を削除することも考えられる。しかし、制御信号がＬレベルからＨレベルに変化する際、ノード２の電位は、ＶＤＤレベルから完全な接地レベルに変化する。このため、次に制御信号がＬレベルに変化し、ＰＭＯＳトランジスタＳＡ３がＯＮ状態になっても、ＰＭＯＳトランジスタＭＡ３はすぐにはＯＮ状態にはならない。結局、合成電流ＩＭ０の立ち上がりが鈍ってしまうことになる。したがって、ＰＭＯＳトランジスタＭＢ３を削除することは、実用的ではない。
【００７３】
以上のように、制御信号がＨレベルからＬレベル、その後再びＨレベルへと変化したときのノード１に流れ込む電流すなわち合成電流ＩＭ０に着目すると、制御信号のレベルに応答して、その波形が正確にステップ状に変化していることがわかる。このように、合成電流ＩＭ０が正確にステップ状に変化する理由は、ノード２に現れる電位の影響である。
【００７４】
今、図６において仮にノード２→ノード６→電源ノードＳ２への電流経路が存在しないとする。制御信号がＬレベルのとき、ＰＭＯＳトランジスタＳＡ３はＯＮ状態であるので、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、ＩＡ０＋ＩＡ１である。このときノード２の電位Ｖ２は、電源電位レベルＶＤＤ（例えば５Ｖ）になっている。
【００７５】
次に制御信号がＬレベルからＨレベルへと変化したとき、ＰＭＯＳトランジスタＳＡ３はＯＦＦ状態になるが、ＰＭＯＳトランジスタＭＡ３は、ノード２の電位Ｖ２が、ＶＢ＋ＶｔになるまでＯＮ状態を維持する。したがって、ＮＭＯＳトランジスタＭ０に流れる合成電流ＩＭ０は、素早くＩＡ０へと変化せず、ノード２の電位Ｖ２が、ＶＢ＋Ｖｔになるまで不必要な電流が流れることになる。
【００７６】
この不必要な電流は、正確にステップ状に変化すべき合成電流ＩＭ０の立ち下がり波形をなまらせてしまう。（本来ＩＡ０でなければいけない電流が、所定期間ＩＡ０＋アルファになるという意味である。）このなまった波形は、結局ステップ状に変化すべき合成電流に対してのノイズになる。
【００７７】
本実施例によれば、合成電流を低電流レベルに変化させたいとき（正確には、スイッチ素子を構成するＰＭＯＳトランジスタＳＡ３が、ＯＦＦ状態に変化したとき）、ノード２の電荷を他のノードへ逃がすように、ノード２→ＰＭＯＳトランジスタＭＢ３→ノード６→ＮＭＯＳトランジスタＳＢ３という電流パスを構成したので、不要な電荷がノード２に蓄積されない。したがって、スイッチ素子を切り換えたときにノード１に生じるノイズが低減され、正確にステップ状に変化する合成電流を得ることができる。
【００７８】
さらに本実施例によれば、ＰＭＯＳトランジスタＭＢ３のディメンジョンをＰＭＯＳトランジスタＭＡ３のディメンジョンよりも充分大きくしたので、制御信号がＨレベルからＬレベルに変化した際にＰＭＯＳトランジスタＭＡ３に流れる電流を極めて小さくすることができる。したがって、合成電流を低電流レベルに変化させたときにノード１に生じるノイズがさらに低減され、より正確にステップ状に変化する合成電流を得ることができる。
【００７９】
（第４の実施例）
図８は、本発明の第４の実施例を示す回路図である。
本発明の第４の実施例は、第２の実施例における電流制御回路のＮＭＯＳトランジスタＭ０のゲートに、電流制御発振器のＮＭＯＳトランジスタＭ３のゲートとを接続し発振回路を構成したものである。このＮＭＯＳトランジスタＭ０とＮＭＯＳトランジスタＭ３とは、合成電流ＩＭ０を入力とするカレント・ミラー回路を構成している。
【００８０】
電流制御発振器はさらに、２組のスイッチング素子と、２組のキャパシタと、ＳＲ−ＦＦ（フリップ・フロップ）と、出力バッファＢＦとを有している。
【００８１】
第１のスイッチ素子は、ＰＭＯＳトランジスタＳ３とＮＭＯＳトランジスタＳ１とで構成される第１のインバータで構成されている。そして、第１のインバータは、ＳＲ−ＦＦの一方の出力ノードＯ３に接続された入力端子と、キャパシタＣ１の一方の端子に接続された出力端子とを有する。
【００８２】
第２のスイッチ素子は、ＰＭＯＳトランジスタＳ４とＮＭＯＳトランジスタＳ２とで構成される第２のインバータで構成されている。そして、第２のインバータは、ＳＲ−ＦＦの他方の出力端子Ｏ４に接続された入力端子と、キャパシタＣ２の一方の端子に接続された出力端子とを有する。
【００８３】
出力バッファＢＦは、発振回路の出力端子ＯＵＴと第２のインバータの出力端子に接続されている。
【００８４】
さらに、キャパシタＣ１の一方の端子は、ＳＲ−ＦＦの一方の入力ノード０１に接続され、他方の端子は電源ノードＳ２（接地ノード）に接続されている。また、キャパシタＣ１の一方の端子は、ＳＲ−ＦＦの他方の入力ノード０２に接続され、他方の端子は電源ノードＳ２（接地ノード）に接続されている。
【００８５】
次に、以上のように構成された本発明の第４の実施例の動作を以下に説明する。
電流制御発振器は、ＮＭＯＳトランジスタＭ３に流れる電流ＩＭ３を変化させることによって、出力端子ＯＵＴから得られる発振周波数を変化させることができる。すなわち、初期状態をＶ０１（ノード０１の単位）＝Ｖ０２（ノード０２の単位）＝ＶＤＤ、ノード０３はＨレベル、ノード０４はＬレベルとすると、ＮＭＯＳトランジスタＴ１およびＰＭＯＳトランジスタＴ４はＯＮ状態、ＮＭＯＳトランジスタＴ２およびＰＭＯＳトランジスタＴ３はＯＦＦ状態になる。よって、電流ＩＭ３と容量Ｃ１で決まる時定数によってキャパシタＣ１は放電される。このときＶ０２はＶＤＤに保持されたままである。
【００８６】
一方キャパシタＣ１が放電し、Ｖ０１が論理スレッショルドレベル以下になるとＳＲ−ＦＦの出力が反転し、ＮＭＯＳトランジスタＴ１およびＰＭＯＳトランジスタＴ４がＯＦＦ状態、ＮＭＯＳトランジスタＴ２およびＰＭＯＳトランジスタＴ３がＯＮ状態になる。よって、電流ＩＭ３と容量Ｃ２で決まる時定数によってキャパシタＣ２は放電される。このときＶ０１は、瞬時に充電される。
【００８７】
以上のような動作を繰り返すことによって、電流制御発振器は発振動作する。なお電流ＩＭ３を変化せることにより、時定数を変化させることができる。すなわち発振周波数を変化させることができる。ＮＭＯＳトランジスタＭ０とＮＭＯＳトランジスタＭ３は、カレントミラー回路を構成しているので、電流ＩＭ３を変化させるには電流ＩＭ０を変化させれば良い。電流ＩＭ０を変化させるには、制御端子ＶＣ１に与えられる制御信号をＬあるいはＨレベルに変化させることにより可能である。よって、制御信号によって出力端子から得られる発振周波数を制御できるのである。
【００８８】
以上のように本実施例によれば、制御信号によってＮＭＯＳトランジスタＭ０に流れる合成電流を精度よくステップ変化させることができるので、その結果、発振器出力ＯＵＴから得られる発振周波数も精度よくステップ変化（つまりは位相制御）させることができる。さらに、電流制御回路として例えば第２の実施例を用いれば、電流ＩＭ３の制御の範囲が広がり、数種類の時定数を実現できるので発振周波数の変化の幅が広がる。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、制御信号が変化しても出力電流（合成電流）にノイズが現れないので、正確にステップ状に変化する出力電流を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第１の実施例の動作を説明する図である。
【図３】本発明の第２の実施例を示す図である
【図４】本発明の第２の実施例の動作を説明する図である。
【図５】本発明の第２の実施例の動作を説明する図である。
【図６】本発明の第３の実施例を示す図である
【図７】本発明の第３の実施例の動作を説明する図である。
【図８】本発明の第４の実施例を示す図である
【符号の説明】
ＳＡ１、ＳＢ１、ＭＡ１、．．．ＰＭＯＳトランジスタ
ＩＮＶ１．．．インバータ
Ｍ１、Ｍ０．．．ＮＭＯＳトランジスタ
１、２、３．．．ノード
ＶＣ１．．．制御端子
【図１】
0003545031.tif 000002
【図２】
0003545031.tif 000003
【図３】
0003545031.tif 000004
【図４】
0003545031.tif 000005
【図５】
0003545031.tif 000006
【図６】
0003545031.tif 000007
【図７】
0003545031.tif 000008
【図８】
0003545031.tif 000009