(57)【特許請求の範囲】
【請求項１】
絶縁性フィルムに導体箔を形成する工程と、
一端が自由端として形成された前記自由端に半導体チップとの電気的接続部を有する複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすべての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、
前記導体パターンにメッキを施す工程と、
前記連結部を打ち抜いて、前記複数のリードの各々を電気的に独立のリードとする工程と、
を有するフィルムキャリアテープの製造方法。
【請求項２】
請求項１記載のフィルムキャリアテープの製造方法において、
前記導体パターンを形成する工程にて、前記リードと前記連結部との間に外部接続用端子を形成するためのパッド部を、さらに形成するフィルムキャリアテープの製造方法。
【請求項３】
請求項１記載のフィルムキャリアテープの製造方法において、
前記導体箔を形成する工程の前に、前記絶縁性フィルムの所定位置に孔を形成するための打ち抜き工程を、さらに有するフィルムキャリアテープの製造方法。
【請求項４】
請求項１記載のフィルムキャリアテープの製造方法において、
前記導体パターンの前記電気的接続部を除く領域で、且つ前記半導体チップが実装される領域に突起を形成する工程を、さらに有するフィルムキャリアテープの製造方法。
【請求項５】
請求項１記載のフィルムキャリアテープの製造方法において、
前記導体パターンを形成する工程の前に、前記絶縁性フィルムに開口部を設け、前記開口部領域に前記自由端の端部を位置させるように形成するフィルムキャリアテープの製造方法。
【請求項６】
請求項５記載のフィルムキャリアテープの製造方法において、
前記絶縁性フィルムの前記開口部に隣接する位置であって、前記リードの自由端の延長線上に、前記リードの曲がり検出用マークを形成するフィルムキャリアテープの製造方法。
【請求項７】
請求項６記載のフィルムキャリアテープの製造方法において、
前記曲がり検出用マークは、前記導体パターンの形成工程にて前記導体パターンと同じ工程で形成されるフィルムキャリアテープの製造方法。
【請求項８】
請求項６記載のフィルムキャリアテープの製造方法において、
前記曲がり検出用マークの位置と前記リードの終端した前記一端との位置の比較によって前記リードの曲がりを検出する工程を、さらに具備するフィルムキャリアテープの製造方法。
【請求項９】
請求項５記載のフィルムキャリアテープの製造方法において、
前記導体パターンの形成工程において、前記絶縁性フィルム上から前記開口部上へと突出する一対の突出部と、前記一対の突出部を接続する接続部と、を具備するように、前記複数のリードのうちの一部が形成されるフィルムキャリアテープの製造方法。
【請求項１０】
請求項９記載のフィルムキャリアテープの製造方法において、
前記突出部及び接続部は、直角に形成されるフィルムキャリアテープの製造方法。
【請求項１１】
請求項10記載のフィルムキャリアテープの製造方法において、
前記一方の突出部と他方の突出部とは離間して設けられ、他のリードが間に介在するフィルムキャリアテープの製造方法。
【請求項１２】
請求項１〜請求項11のいずれかに記載のフィルムキャリアテープの製造方法において、
前記導体パターンの形成工程において、前記リードの前記半導体チップとの電気的接続部が突出した形状となるようにリードの厚み方向に加工を施すフィルムキャリアテープの製造方法。
【請求項１３】
絶縁性フィルムに導体箔を形成する工程と、
一端が自由端として形成され前記自由端を半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすべての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、
前記導体パターンにメッキを施す工程と、
前記連結部を打ち抜いて、前記複数のリードの各々を電気的に独立のリードとする工程と、
前記リードの一部を半導体チップの電極に接続する工程と、
前記枠体と前記複数のリードとを最終的に分離して、半導体装置を形成する工程と、を有する半導体装置の製造方法。
【請求項１４】
請求項13記載の半導体装置の製造方法において、
前記電極に接続する工程と、前記分離して半導体装置を形成する工程と間において、
前記半導体チップと前記絶縁性フィルムとの間に樹脂を充填する工程をさらに有する半導体装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、フィルムキャリアテープの製造方法，テープキャリア半導体装置アッセンブリの製造方法，半導体装置の製造方法，フィルムキャリアテープ，半導体装置，実装基板および電子機器に関し、特に、チップ・サイズ／スケール・パッケージ（Chip  Size/Scale  Package;CSP）の製造技術ならびにCSPの実装技術に関する。
背景技術
チップ・サイズ／スケール・パッケージ（Chip  Size/Scale  Package;以下、CSPという）については正式な定義はないが、一般に、パッケージサイズがチップサイズと同じか、わずかに大きい半導体パッケージ（ICパッケージ）と解されている。高密度実装を推進するためには、CSP技術の開発が重要である。
CSPに関する従来例としては、国際公開WO95/08856号公報がある。同公報では、リードフレーム支持体（専用治具）上にリードフレームを載置し、特殊なツールによりリードを個別（一本毎）に切断すると同時に切断されたリードを下側に折り曲げ、ICチップのボンディングパッドに接続するという方式を採用している。
この方法では、特殊な治具や機械設備が必要であり、また、リードの切断によるICチップへのボンディング時にリード曲がりが生じやすい。
本発明の目的は、可能な限り従来の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減しつつ、製造工程におけるリードの曲がりを低減し、チップサイズのパッケージを高い信頼性の下に製造すると共に、歩留まりを向上させることにある。
発明の開示
本発明に係るフィルムキャリアテープの製造方法は、絶縁性フィルムに導体箔を形成する工程と、
一端が自由端として形成され前記自由端に半導体チップとの電気的接続部を有する複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすべての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、
前記導体パターンにメッキを施す工程と、
前記連結部を打ち抜いて、前記複数のリードの各々を電気的に独立のリードとする工程と、
を有する
本発明では、可能な限り従来のTAB（Tape  Automated  Bonding）の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減する。
そして、最も重要なリードの先端部（半導体チップとの接続部，いわゆるフィンガー）はフレーム（枠体）に接続することなく、パターン形成のときから切り離しておき（つまり、終端させておき）、ボンディング工程に至るまで、一切、加工を加えない。また、ボンディング工程では、すでにフィンガーは終端しているために切断する必要がなく、切断応力が加わる心配もない。つまり、パターン形成時以降、リードには外的負担がかからないため、リードの曲がりが防止される。したがって、リードと半導体チップのボンディングパッドとの位置合わせが正確に行われる。
但し、ポリイミド等の絶縁性フィルム上に形成された多数のリード群に、例えば、一括して電気メッキを施すためには、すべてのリードが結局は、電気的にフレーム（枠体）に接続されている必要がある。
このため、本請求項の発明では、半導体チップの実装領域内において複数の連結部を配置し、１つのICチップの実装面の内側において多数のリードを連結し、そして、その連結部を介して電気的にフレーム（枠体）に接続する構成としている。これにより、フレームに電圧を印加する。例えば、フレームに片極（一般的には一極）を接続して、リードを含む導体パターンへの一括した電気メッキを行える。
そして、不要になった連結部を、絶縁性フィルムともども型抜きして除去し、各リードを電気的に独立化させる。この型抜きは一括して行うことができ、工程の複雑化を招かない。また、「連結部」は１つのICチップの実装面の内側に配置されるもので、チップ実装面の境界に位置するリードの先端部（フィンガー）とは離れている。したがって、連結部の切断は、何らリードの先端部（フィンガー）に影響を与えない。
このようにして、工程を複雑化させることなく、リード曲がりを防止し、的確なボンディングを実現できる。
前記導体パターンを形成する工程にて、前記リードと前記連結部との間に外部接続用端子を形成するためのパッド部を、さらに形成してもよい。
前記導体箔を形成する工程の前に、前記絶縁性フィルムの所定位置に孔を形成するための打ち抜き工程を、さらに有してもよい。
前記半導体チップは、前記電気的接続部を避けて位置する電極を有し、
前記リードにおける前記一端の端部とは異なる箇所であって、前記電極が位置するべき箇所に導電性突起を形成する工程を、さらに有してもよい。
プリント配線基板等の実装基板との接続のために、導電性突起を形成するものである。
前記導体パターンの前記電気的接続部を除く領域で、且つ前記半導体チップが実装される領域に突起を形成する工程を、さらに有してもよい。
なお、フィルムキャリアテープ側に突起を形成する場合、その突起の形成を、フィルムキャリアテープの製造時ではなく、CSPパッケージの製造時に行うこともできる。
前記導体パターンを形成する工程の前に、前記絶縁性フィルムに開口部を設け、前記開口部領域に前記自由端の端部を位置させるように形成してもよい。
的確なボンディングを行うべく、開口部を設けて、リードの先端を自由端としておくものである。
前記絶縁性フィルムの前記開口部に隣接する位置であって、前記リードの自由端の延長線上に、前記リードの曲がり検出用マークを形成してもよい。
万が一、リード（フィンガー）の曲がりが生じた場合は、その曲がりを検出し、不良品と判別しなければならない。そこで、リード曲がり判別のための基準として、リード曲がり検出用マークを形成したものである。
リード曲がり検出用マークとしては、例えば、リードの延長線上に設けられた「ダミーリード」や、同じくリードの延長線上の所定箇所において絶縁性フィルムに型抜きを行うことにより形成される「スリット」が考えられる。
前記曲がり検出用マークは、前記導体パターンの形成工程にて前記導体パターンと同じ工程で形成されてもよい。
導体箔の選択エッチングにより、所望の導体パターンと共に曲がり検出用マーク（ダミーリード）も形成するものである。本製造方法によれば、曲がり検出用マークを形成するための独立した工程が不要であり、よって、製造工程が複雑化しない。
前記曲がり検出用マークの位置と前記リードの終端した前記一端との位置の比較によって前記リードの曲がりを検出する工程を、さらに具備してもよい。
これにより、不良品の選別が可能となる。
前記導体パターンの形成工程において、前記絶縁性フィルム上から前記開口部上へと突出する一対の突出部と、前記一対の突出部を接続する接続部と、を具備するように、前記複数のリードのうちの一部が形成されてもよい。
本発明におけるリードの先端（フィンガー）は終端して自由端になっているのが原則である。
しかし、ICチップのボンディングパッド位置に対応するべく、例えば、複数のリードの先端（フィンガー）が同一線上に位置しなければならない場合があり、このような場合には、リードの先端（フィンガー）形状を屈曲した形状とせざるを得ない。しかし、一本のリードの先端が屈曲していると、重力によって不要なモーメントが働き、リードのねじれが生じやすい。そこで、このような場合には、「コの字型」の形状のリードを用い、ICチップとの接続点を２本のリード部分で支持してもよい。
これにより、ねじれのモーメントが働かなくなる。特に、左右のバランスを良くするために、左右対称の形状とするのが望ましい。
前記突出部及び接続部は、直角に形成されることが好ましい。
リード形状を、TAB製造ラインで採用されている直交座標系に適合したパターン（具体的には、例えば、放射線状や円弧状のパターンを除く、直交するパターン）のみで構成される形状とすることにより、リード曲がり等の判別が容易であり、センサによる自動識別も可能となる。
前記一方の突出部と他方の突出部とは離間して設けられ、他のリードが間に介在してもよい。
前記導体パターンの形成工程において、前記リードの前記半導体チップとの電気的接続部が突出した形状となるようにリードの厚み方向に加工を施してもよい。
通常のTAB工程では、TABのリードと半導体チップとの接続には、半導体チップ上に金属のバンプ（突起）を形成するが、このバンプ形成はかなり面倒である。そこで、半導体チップ上にバンプを形成する代わりに、TABのリード側にバンプ（突起）を形成するものである。例えば、リードの先端を除く所定の箇所をハーフエッチングして厚みをへらし、その分だけリードの先端（フィンガー）を突出させる。このリード先端を加工する技術は、本願出願人がすでに開発済みの実績ある技術であり、既存のTAB製造ラインを利用して実現可能である。また、この場合、半導体チップ側ではアルミニュウムのパッドを露出するだけでよく、金属バンプが不要となって工程が簡略化される。
本発明に係るフィルムキャリアテープは、上述した製造方法により製造される。
CSP製造に適したフィルムキャリアテープが得られる。
本発明に係るフィルムキャリアテープは、リードホールが形成された絶縁性フィルムと、
前記絶縁性フィルム上において、一端が前記リードホールの領域内に延設されて自由端となるリードと、
前記自由端の延長線上に位置する前記絶縁性フィルム上に形成された前記リードの曲がり検出用マークと、
を有する。
前記リードの他端側には体部接続端子を形成するためのパッド部が形成されてもよい。
本発明に係るフィルムキャリアテープは、リードホールが形成された絶縁性フィルムと、
前記絶縁性フィルム上において、半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすべての前記リードに電気的に接続される枠体、を有する導体パターンを形成し、
前記導体パターンの前記連結部に孔を形成して得られる。
本発明に係るフィルムキャリアテープは、絶縁性フィルムと、
前記絶縁性フィルム上に並列して形成された複数のリードと、
前記複数のリードの隣に位置し、所定距離を隔てるとともに相互に接続される一対のリードと、
前記一対のリードの間に形成される他のリードと、
を有する。
本発明に係るテープキャリア半導体装置アッセンブリの製造方法は、前記フィルムキャリアテープにおける、前記複数のリードの各々の前記終端した一端に、半導体チップの電極を接続して、前記絶縁性フィルム上に複数の半導体チップが搭載されたテープキャリア半導体装置アッセンブリを製造する方法である。
TAB方式の特徴を活かし、フィルムキャリアテープを単位として、連続した一括処理を行って、多数の半導体装置の集合体（アッセンブリ）を製造するものである。このアッセンブリ単位で顧客に出荷することも可能である。
本発明は、前記半導体チップと前記絶縁性フィルムとの間に封止材を充填する工程を、さらに有してもよい。
封止材は、半導体チップの保護ならびにチップと絶縁性フィルムとの熱膨張係数の差を吸収する働きをする。封止材としては、エポキシレジンやシリコーン樹脂，エラストマー等を採用できる。
本発明に係る半導体装置の製造方法は、前記テープキャリア半導体装置アッセンブリの製造方法によって製造されたテープキャリア半導体装置アッセンブリの最終的な型抜きを行い、これによって半導体装置を製造する。
最終的に型抜きして個別化し、最終製品である半導体装置（CSPパッケージ）を得るものである。なお、この段階において導電性突起を形成することもできる。
本発明に係る半導体装置は、上述した半導体装置の製造方法により製造される。
信頼性の高い半導体装置が得られる。パッケージ形態をとるので、バーイン等の処理を行うこともできる。
本発明に係る実装基板は、上述した半導体装置の前記外部接続端子が実装基板上の導電体層に接続されてなる。
チップサイズパッケージ（CSP）の半導体装置を搭載した、高密度の実装基板である。
例えば、封止材と半導体チップとの界面に気泡が発生した場合でも、「連結部」の型抜きにより絶縁性フィルムに生じた穴がガス抜き用の穴として作用して、例えば、パッケージの加熱時に生じる水蒸気等のガスを外に逃がす。よって、パッケージの信頼性が低下しない。
本発明に係る電子機器は、上述した実装基板が組み込まれてなる。
特に、携帯用電子機器などの小型，軽量化が宿命づけられている電子機器の、信頼性向上が図れる。
本発明に係る半導体装置の製造方法は、絶縁性フィルムに導体箔を形成する工程と、
一端が自由端として形成され前記自由端を半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすべての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、
前記導体パターンにメッキを施す工程と、
前記連結部を打ち抜いて、前記複数のリードの各々を電気的に独立のリードとする工程と、
前記リードの一部を半導体チップの電極に接続する工程と、
前記枠体と前記複数のリードとを最終的に分離して、半導体装置を形成する工程と、を有する。
本発明では、半導体チップの接続終了後に、TABのリードをフレーム（枠体）から切り離すため、リード曲がりによる半導体チップのボンディング不良の心配がない。パッケージサイズの要求が比較的ゆるやかな場合に適する方法である。
前記電極に接続する工程と、前記分離して半導体装置を形成する工程と間において、
前記半導体チップと前記絶縁性フィルムとの間に樹脂を充填する工程をさらに有してもよい。
【図面の簡単な説明】
図１は、本発明の半導体装置の製造方法の第１の工程を示すフィルムキャリアテープの断面図であり、図２は、本発明の半導体装置の製造方法の第２の工程を示すフィルムキャリアテープの断面図であり、図３は、本発明の半導体装置の製造方法の第３の工程を示すフィルムキャリアテープの断面図であり、図４は、本発明の半導体装置の製造方法の第４の工程を示すフィルムキャリアテープの断面図であり、図５は、本発明の半導体装置の製造方法の第５の工程を示すフィルムキャリアテープの断面図であり、図６は、本発明の半導体装置の製造方法の第６の工程を示すフィルムキャリアテープの断面図であり、図７は、本発明の半導体装置の製造方法の第７の工程を示すフィルムキャリアテープの断面図であり、図８は、本発明の半導体装置の製造方法の第８の工程を示すフィルムキャリアテープの断面図であり、図９は、本発明の半導体装置の製造方法の第９の工程を示すフィルムキャリアテープの断面図であり、図10は、本発明の半導体装置の製造方法の第９の工程を示すフィルムキャリアテープおよび半導体チップの断面図であり、図11は、本発明の半導体装置の製造方法の第10の工程を示すフィルムキャリアテープおよび半導体チップの断面図であり、図12は、本発明の半導体装置の製造方法の第11の工程を示すフィルムキャリアテープおよび半導体チップの断面図であり、図13は、本発明の半導体装置の変形例を示すデバイスの断面図であり、図14は、図２の工程における、フィルムキャリアテープの平面図であり、図15は、図６の工程における、フィルムキャリアテープの平面図であり、図16は、図10の工程におけるフィルムキャリアテープの平面図であり、図17は、図11の工程における、フィルムキャリアテープの平面図であり、図18は、個別化された本発明の半導体装置の平面図であり、図19は、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の特徴を説明するための図であり、図20は、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の、他の特徴を説明するための図であり、図21A〜図21Dは、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の、さらに他の特徴を説明するための図であり、図22は、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の変形例を示す図であり、図23は、本発明の実装基板の断面図であり、図24は、本発明の電子機器の内部を示す図である。
発明を実施するための最良の形態
次に、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
本実施の形態では、TAB（Tape  Automated  Bonding）技術を活用して、チップサイズの半導体装置の製造を実現する。本実施の形態にかかる方法によれば、可能な限り従来のTABの製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減し、一方、チップサイズのパッケージを高い信頼性の下に製造すると共に、その歩留まりを向上させることが可能となる。
（本実施の形態の主要な特徴）
具体例について説明する前に、本実施の形態の主要な特徴を図19〜図21Dを用いて説明する。
（ａ）図19に示すように、所定の開口部（リードホール40a〜40c,樹脂注入用ホール42等）が設けられたポリイミドフィルム10上に、銅等の導体材料を箔状に形成したものを設け、その導体材料に対し例えばエッチング等を行うことで導体パターンを形成している。この導体パターンは、ポリイミドフィルムの表面，裏面のいずれに形成しても良い。または、両面に形成することも可能である。この場合には図示はしないが、ポリイミドフィルムにスルーホールを形成し、そのスルーホールを利用して両面の電気的導通を図っても良い。
この導体パターンは、フレーム（枠体）59a,59b,59cと、リード（54a〜54x,54y等）と、例えば導電性突起が一体形成もしくは別体形成されるパッド部55と、各リード（および各パッド）を相互に連結するための複数の連結部（57a〜57x,57y等）と、フレーム（枠体）とリード群とを電気的に接続するための吊りリード（TR1〜TR3等）とを具備する。
なお、パッド部に導電性突起が必須であるということはなく、必要に応じ実装される側、例えばマザーボード側に突起を設けてもよい。また、たとえパッド部に導電性突起を設けるとした場合にも、テープ形成時に予め設けるか、それともその後の工程、例えばパッケージ形成時およびそれ以降に設けるかは制限されない。
リード（54a〜54x,54y等）の先端部はICチップに接続される部分でありフィンガーと呼ばれる。各フィンガーは、リードホール（40a〜40c）上（すなわち、リードホール内）で終端しており、自由端となっている。つまり、リードホール内に位置する側のフィンガーはパターン形成時から予め終端させており、最終的にICチップのボンディングパッドへの接続（ボンディング）に至るまで何らの加工を受けない。また、ICチップのボンディングパッドに対するボンディングのときも、フィンガーは自由端となっているため切断の必要がなく、したがって、切断応力によるフィンガーの曲がりも生じない。したがって、リードとICチップとの正確な位置合わせ及びボンディングが可能である。
但し、ポリイミド等の絶縁性フィルム上に形成された多数のリード（54a等）に一括して電気メッキを施すためには、すべてのリードが結局は、電気的にフレーム（枠体）59a,59b,59cに接続されている必要がある。そこで、本実施の形態では、半導体チップの実装領域内において複数の連結部（57a〜57x,57y等）を配置し、１つのICチップの実装面の内側において多数のリードを連結し、そして、その連結部（57a〜57x,57y等）を介して電気的にフレーム59a,59b,59cに接続する構成としている。これにより、フレーム59a,59b,59cに電池800の一極を接続して、リード（54a等）を含む導体パターンへの一括した電気メッキを行える。なお、「半導体チップの実装領域」ならびに「１つのICチップの実装面」は共に、図19中の一点鎖線で囲んで示されるCSP端700とほぼ一致する。
そして、不要になった連結部（57a〜57x,57y等）は、絶縁性フィルムともども型抜きして除去し、各リード（54a〜54x,54y等）を電気的に独立化させる。この型抜きは一括して行うことができ、工程の複雑化を招かない。なお、作業としては複雑化するが、絶縁性フィルム部分は必ずしも打ち抜かなくとも良く、少なくとも各リードが電気的に独立するようにリード部分を打ち抜けば良い。また、連結部（57a〜57x,57y等）は、１つのICチップの実装面の内側に配置されるもので、チップ実装面の境界に位置するリードの先端部（フィンガー）とは離れている。よって、連結部（57a〜57x,57y等）の切断は、何らリードの先端部（フィンガー）に影響を与えない。
また、本実施形態では、複数の連結部57a、…が設けられているが、その数をできるだけ減らすことで、型抜きの工程を簡単にすることができる。
なお、連結部57a、…を型抜きしたことにより形成された孔は、例えばエポキシレジンの注入孔としても利用することができ（図12参照）、特に、平面視において中央に孔が位置するとエポキシレジンの注入を効率的に行うことができる。
さらに、ポリイミドフィルム10の強度を考慮すると、複数の連結部57aの位置は、分散させることが好ましい。その場合には、連結部57aを型抜きして形成された孔は、エポキシレジンを注入するときの空気抜きや、完成した半導体装置における水蒸気抜きの孔として利用することができる。
このようにして、工程を複雑化させることなく、リード曲がりを防止し、的確なボンディングを実現できる。また、電気メッキも一括して行える。
また、図19では回路パターンの１部のみを示しているが、実際には同様の回路パターンがフィルムに連続して形成されている。
（ｂ）本実施の形態では、従来のTAB技術を利用し、既存の製造ラインや既存の技術の活用をめざす。つまり、図20に示すように、一つのICチップの実装領域における絶縁性フィルム10は、サポートバー800a,800b,800c,800dによりサポートされ、絶縁性フィルムの他の部分と一体化している。よって、絶縁性フィルムを処理単位として、連続した一括の処理が可能である。なお、図20では、４つのサポートバー800a〜800dが設けられているが、少なくとも２つのサポートバーが設けられていればよい。２つのサポートバーは、相対向する位置に設けられる、例えば平行な２辺から設けられることが好ましい。
但し、従来のフィルムキャリアテープの場合、リード54aの先端部（フィンガー）の曲がりに対する目印がないため、本実施の形態では、新たに、リード曲がり検出用マーク（具体例として、ダミーリード）を形成する。つまり、ダミーリード（52a等）を設けて、フィンガー曲がり判定の基準とするものである。
ダミーリード（52a等）は、フィンガーの延長線上に設けられる。これにより、フィンガー曲がりを検査できるようになり、不良品の選別が可能となる。特に、図20に示すダミーリード52aは、先端が細くなっており、リード54aの曲りの検出が容易になり、検査に要する作業工数を低減することができる。ただし、先端を細くしなくても、ダミーリード52aはフィンガー曲がりの検査に役立てることは可能である。
ダミーリード（52a等）は、導体パターンの形成時に同時に形成するのが望ましい。但し、これに限定されるものではなく、例えば、ソルダーレジスト等の別の材料でダミーリードを別個に形成してもよい。なお、この場合には、ダミーリードは周知の印刷技術を用いて形成する。
なお、以上説明した「ダミーリード」は、リード曲がり検出用マークの一例であり、その他のマークも使用可能である。例えば、絶縁性フィルムの該当個所に型抜きを行ってスリットを形成することで、そのスリットを曲がり検出用マークとするようにしてもよい。
（ｃ）本発明におけるリードの先端（フィンガー）は終端して自由端になっているのが原則である。
しかし、図21A〜図21Dに示すように、ICチップのボンディングパッド位置に対応するべく、例えば、複数のリードの先端（フィンガー）を同一線上に配置しなければならない場合がある。例えば、図21Aに示すようにICチップ（CP）のボンディングパッド240c,240dとは同一線上にある。
このような場合、図21Bに示すようにリード54を放射線形状としたり、図21Cに示すように屈曲した形状としたりする必要がある。
しかし、放射線形状のリードは直交座標系に合致せず、フィルムキャリアテープの製造上問題があり、また、リードの先端が屈曲し自由端となっていると、重力によって不要なモーメントが働き、リードのねじれが生じやすい。
そこで、このような場合には、図21Dに示すようなリード形状とする。つまり、リードLR1の周囲を取り囲むようにリードLR2を設ける。このリードLR2は、直交座標系に適合する方位に伸びるリード部分A,B,Cからなっている。つまり、リードLR2は自由端ではなく、「コの字型」の形状となっている。
図21AのICチップ（CP）のボンディングパッド240dにはリードLR1のＹ部分が接続され、ボンディングパッド240cにはリードLR2のｘ部分が接続される。すなわち、ICチップとの接続点（ｘ点）を２本のリード部分（A,C）で支持することにした。これにより、ねじれのモーメントが働かなくなる。リードLR2の形状は、左右のバランスを良くするために、左右対称の形状とするのが望ましい。
（半導体装置の製造方法の具体例）
次に、本実施の形態にかかる半導体装置の製造方法の具体例を、図１〜図12（断面図）および図14〜図18（平面図）を用いて説明する。図14は図２に対応し、図15は図５に対応し、図16は図10に対応し、図17は図11に対応する。特に、図１〜図10までがいわゆるフレキシブル基板を形成する工程であり、図11がボンディング工程、図12が樹脂注入工程である。
工程１
図１に示すように、絶縁性フィルム（具体的にはポリイミドフィルム）10を用意し、その絶縁性フィルム10の裏面に接着剤12を塗布する。なお、絶縁性フィルムとしては、ポリイミド系の他にポリエステル系やBTレジン系、ガラスエポキシ系等、各種フィルム材料を適用することが可能である。いずれにしても絶縁性フィルムは、可撓性を有する材料である。なお、以下は、絶縁性のフィルムの例としてポリイミドフィルムを用いることとする。
工程２
例えば、プレスの打ち抜きやレーザー加工やケミカルエッチング加工等、所望の穴あけ手段により、図2,図14に示すように、ポリイミドフィルム10を選択的に開口し、ビアホール30（30a〜30x等），リードホール40（40a,40b等），レジン注入用ホール（42），レジン止めホール（44a,44b）を設ける。ここで、リードホール40a、40bは、図11に示すように、ボンディングツール5000を挿入できる大きさで形成されている。
なお、ビアホール30は、配線がポリイミドフィルムの何れの面に形成されるかにより、その必要性がきまる。また、レジン止めホール（44a,44b）は付加的な要素であり、なくてもよい。レジン注入用ホール42も、例えばリードホール40を利用することで省略することも可能である。但し、レジンの注入速度や注入における信頼性を考慮すれば、レジン注入用ホール（42）を積極的に利用した方がよい。
工程３
図３に示すように、ポリイミドフィルム10の裏面（同図における下面）に銅箔50を貼り付ける。なお、銅箔側に接着剤を設けておけば、工程１にて示したように予めポリイミドフィルム10に接着剤12を設けなくても良い。
工程４
図４に示すように、基板の両面において、銅箔50上を含むようにフォトレジスト60、62を形成する。同図において表面（同図における上面）側は全面にフォトレジストを設ける一方、裏面側はパターン形成されるようにフォトレジストが設けられていない領域も存在する。
工程５
図５に示すように、銅箔50をエッチングして所定の導体パターンを形成し、その後、フォトレジスト62を除去する。この状態の平面図が図15である。
図15に示されるように、例えば銅からなる導体パターンは、フレーム59a,59b,59cと、リード（54a,54b,LR1,LR2等）と、導電性突起を形成するためのパッド部（55a〜55x等）と、連結部（57a〜57j）と、ダミーリード（52a,52b等）とを有する。図15では、先に説明した図19,図20,図21Dと同一の部分には同一の参照番号を付している。図15中、点線で囲まれるＱ部分が、図21Dに相当する部分である。
この状態では、ダミーリード（52a、52b等）を除く各構成要素、すなわち、フレーム59a,59b,59cと、リード（54a,54b,LR1,LR2等）と、導電性突起を形成するためのパッド部（55a〜55x等）と、連結部（57a〜57j）と、が電気的に導通した状態になっている。
工程６
リード54a等の先端部分（ICチップと接続される部分，フィンガー）を突出させて接続用のバンプを形成するべく（図８）、まず、図６に示すように裏面の導体パターン所定位置上にフォトレジスト70,72,74を形成する。なお、リード54a、54b、LR1、LR2の長さは、ICチップ200のAl電極240a〜240dの位置に関係する。また、本実施形態のように、ポリイミドフィルム10におけるICチップ200と相対向する側にリード54a、54b、LR1、LR2が形成されている場合には、これらのリードは屈曲されずにAl電極240a〜240dにボンディング可能である。したがって、これらはフォーミング量を考慮する必要がないため、最短長さにて足りる。逆に、ポリイミドフィルム10におけるICチップ200と相対向する面とは反対側にリード54a、54b、LR1、LR2が形成されている場合には、これらを屈曲させてAl電極240a〜240dにボンディングする必要があることから、屈曲量を考慮し、これらリードを長くすることが好ましい。
工程７
図７に示すように、裏面側において、導体パターンを厚み方向にハーフエッチングする。
工程８
図８に示すように、フォトレジスト60,70,72,74を除去する。図示されるとおり、リード54a等の先端部分（ICチップと接続される部分，フィンガー）に突起56aが形成されている。この突起56aが後のボンディング工程において半導体チップのAl電極に接続される。
なお、このときに、フィンガー以外の部分においても、突起56bを適宜に形成してもよい。例えば、この突起56bは、導体パターンとICチップとの間の樹脂充填用のすきまを確保する働きをさせればよい。
なお、TAB工程では、TABのリードと半導体チップとの接続には、半導体チップ上に金属のバンプ（突起）を形成する場合もある。この場合、バンプは半導体チップの電極上に形成される。材質は通常、金または半田等が利用される。また、この場合、リード54a側に突起56aは不要である。従って、この場合には図６〜図８における各工程は不要である。
一方、本実施の形態では、半導体チップ上にバンプを形成する代わりに、TABのリード側にバンプ（突起）を形成する例をあげて説明するものである。このリード先端を加工する技術は、本願出願人がすでに開発済みの実績ある技術であり、既存のTAB製造ラインを利用して実現可能である。また、この場合、半導体チップ側ではアルミニュウムのパッドを露出するだけでよく、金属バンプが不要となって工程が簡略化される。
工程９
図９に示すように、導体パターンの表面にレジスト80a,80bを形成した後、導体パターンの裏面に電気メッキを施し、Ni/Auからなるメッキ層（90a〜90b）を形成する。ニッケル（Ni）はバリアメタルとして機能する。この電気メッキは、図19でも説明したように、フレーム59a〜59cに電圧を印加することにより行われる。例えば、フレームに片極（一般的には一極）を接続して一括して行われる。
なお、電気メッキに限定されるものではない。例えば、無電解メッキ法を用いて導体パターンにメッキを施してもよい。メッキ処理終了後にレジスト80a,80bは除去する。
工程10
まず、図16に示されるように、連結部57a〜57jの型抜きを行う。型抜きは一括で行う方が作業効率を考えれば好ましいが、別々に分けて行ってもよい。これにより、各リード54a等が電気的に独立となる。
続いて、図10に示すように、ビアホール30内に金属（ニッケル等）98を充填し、続いて、外部接続用端子（半田ボール）100を形成する。なお、高さ精度を得るためにビアホール内にアルミニュウム等の半田とは異なる金属を充填したが、製造工程を減らすといった点では半田をビアホール内に充填し、そのまま外部接続用端子の形成を図り、一括（一体）で形成することも可能である。これにより、CSP用のフィルムキャリアテープが完成する（図16）。
なお、無電解メッキの場合には型抜きを行わなくてもよい。
この段階で、ダミーリード等のリード曲がり検出用マークを基準としてフィンガー曲がりの検査を行い、不良品と良品の選別を行う。
また本実施形態においては、この外部接続用端子を形成する工程をフレキシブル基板を形成する工程内にて行っているが、この限りではない。例えば、半導体チップとのボンディングが行われた後以降のいずれのタイミングにおいても形成可能である。またその際に、ビアホール内のみフレキシブル基板形成工程にて先に形成し、その後に別工程にて外部接続用端子（半田ボール）100を形成してもよい。適宜選択可能である。特に、外部接続用端子として半田を用いる場合には、ボンディング時のツールによる熱の影響を考慮すると、ボンディング後に外部接続用端子は形成した方が好ましい。
工程11
次に、図11,図17に示すように、ICチップ200のAl電極（ボンディングパッド）204（204a〜240d等）を各リードの先端部に接続する（ボンディング）。この接続は、ボンディングツール5000によりリード先端の突起56aを押圧しながら加熱し、Au/Alの合金をつくることにより行われる。図17において、太い実線で示されるのがICチップ200である。なお、パターンの自由端側の端部は、半導体チップ領域内に位置させている。
工程12
次に、エポキシ系等のレジン（樹脂）を注入する。例えば、図12に示すように、レジン注入用ホール（図17の参照番号42）から注入する。なお、レジン注入用ホール以外に、例えばリードホール40を利用してレジン注入ができるので、必ずしもレジン注入用ホールを設けなければならないわけではない。但し、注入速度や注入の信頼性等を考慮すると、利用した方が良い結果が得られる。
レジンは、ICチップのAl電極が形成された面（能動面）全体を覆う。特にICチップ200とリード（54a等）との接続部は、完全に覆われる。一方、レジン止めホール44a,44bを設けておけば、その存在により、横方向への広がりは規制される。図12において、参照番号300a,300b,300cはレジンコート層を示す。フィンガーの先端部を半導体チップの領域内に位置させた結果、先端部の側面のレジン300aにて封止される。また、フィンガーにおける突起56の設けられていない側にもレジンを充填し、フィンガ全体をレジン内に埋め込んでしまうことも可能である。但し、この場合、レジンの最高位置を絶縁フィルム10の外面位置よりも低い位置に設置する必要がある。そうしないと、外部接続用端子100の接続の妨げになる。
次に、注入したレジンを熱硬化させる。このとき、工程10において連結部（57a〜57j）を型抜きしたときに絶縁性フィルム10に形成された穴は、例えば、パッケージの加熱時に生じる水蒸気等のガス抜き穴として作用し、パッケージの信頼性向上に役立つ。また、この連結部（57a〜57j）を型抜きしたときに形成された穴のいくつかを利用してレジン注入を行うことも可能である。但し、全ての穴を同時にレジン注入用の穴として利用することは好ましくない。
以上の工程により、多数のICチップが接続されたテープキャリア半導体装置アッセンブリが製造される。
なお、以上の例では、図10に示すように外部接続端子100を形成した後に、図11,図12の工程を経てテープキャリア半導体装置アッセンブリを製造しているが、これに限定されるものではない。
先にも一部記載したが、例えば、図12のレジン封止工程の後に、外部接続用端子100を形成してもよい。この場合、ICチップ200およびリード54とICチップ200との接続部がレジンで覆われてから外部接続端子を設ければ、外部接続端子の形成時にチップ領域を汚す心配がなく、したがって信頼性が向上するという利点がある。
工程13
図17の一点鎖線で囲んで示されるCSP端700に沿って絶縁性フィルム10を型抜きする。これにより、図18に示すようなチップサイズの半導体装置（CSP）1000が完成する。図18において、斜線が施されている領域がレジンで覆われている領域である。
図示されるように、吊りリードTR1,TR2の切断面が露出するのみであり、耐湿性にも優れている。また、パッケージの形態をとるため、バーンイン等の検査も可能である。
なお、以上の例では、導体パターンを絶縁性フィルム10の裏面に形成しているが、これに限定されるものではなく、絶縁性フィルム10の表面に形成しても適用でき、また、同様の効果が得られる。
（２）第２の実施の形態
図13に示すように、ICチップ200の内側のみならず、外側にも外部接続用端子（半田ボール）100bを形成することもできる。
本実施の形態では、ICチップ200を凹部の形成されたキャン容器300の凹部内に納め、そのキャン容器300上にまでリード50を延在させる。そして、ビアホール内に金属電極98bを形成し、この金属電極98bに半田ボール100bを接続する。
本実施の形態によれば、半導体チップ200のサイズによる制限をうけることなく、外部接続用端子（半田ボール）の数を自由に増やすことが可能となる。
（３）第３の実施の形態
パッケージサイズの要求が比較的ゆるやかな場合には、図22に示すように、半導体チップ200とリード54との接続（ボンディング）終了後に、チップとの接続点の外側において型抜きし（図22中、二点鎖線で示されるCSP端900で型抜きし）、リード54をフレーム（枠体）59から切り離すという製造方法も採用できる。
本製造方法によれば、最終工程においてリードをフレームから分離するため、リード曲がりによるボンディング不良の心配がない。
（４）第４の実施の形態
図23は、本発明のチップサイズの半導体装置（CSP）1000をプリント配線基板2000に実装した状態を示す。
チップサイズの半導体装置（CSP）1000の外部接続用端子（半田ボール）100a,100bが、プリント配線基板（実装基板）2000上の導体パターン2100a,2100bに接続されている。パッケージサイズがチップサイズであるために、きわめて高密度の実装が可能となる。なお、図23中、参照番号202は、プリント配線基板2000上に実装された他のICである。
（５）第５の実施の形態
図24は、本発明のチップサイズの半導体装置（CSP）が実装された実装基板を組み込んだカメラ一体型VTRの内部を示す図である。
カメラ一体型VTR3000には、２つの実装基板2000a,2000bが組み込まれており、各実装基板には本発明のCSP1000,1002が搭載されている。
図24において、参照番号3100はレンズを示し、参照番号3200はレンズユニットを示し、参照番号3300は電池ボックスを示し、参照番号3310は電池を示す。
このように、発明の半導体装置（CSP）は、チップサイズであるため、小型，軽量化が宿命づけられているカメラ一体型VTR等の携帯機器への適用が可能である。また、本発明半導体装置（CSP）は、耐湿性や耐熱性の面でも信頼性が高く、このことは、結果的に電子機器の信頼性向上にもつながる。
【図１】
0003584470.tif 000002
【図２】
0003584470.tif 000003
【図３】
0003584470.tif 000004
【図４】
0003584470.tif 000005
【図５】
0003584470.tif 000006
【図６】
0003584470.tif 000007
【図７】
0003584470.tif 000008
【図８】
0003584470.tif 000009
【図９】
0003584470.tif 000010
【図１０】
0003584470.tif 000011
【図１１】
0003584470.tif 000012
【図１２】
0003584470.tif 000013
【図２０】
0003584470.tif 000014
【図２１Ｂ】
0003584470.tif 000015
【図２１Ｃ】
0003584470.tif 000016
【図１３】
0003584470.tif 000017
【図２１Ａ】
0003584470.tif 000018
【図２１Ｄ】
0003584470.tif 000019
【図１４】
0003584470.tif 000020
【図１５】
0003584470.tif 000021
【図１６】
0003584470.tif 000022
【図１７】
0003584470.tif 000023
【図１８】
0003584470.tif 000024
【図１９】
0003584470.tif 000025
【図２２】
0003584470.tif 000026
【図２３】
0003584470.tif 000027
【図２４】
0003584470.tif 000028