(57)【特許請求の範囲】
【請求項１】
入力される入力信号が変化した後、第１の監視時間以上該入力信号が変化しない場合に正常な入力信号と判断して該入力信号を出力し、上記第１の監視時間内に該入力信号が変化した場合はノイズ信号と判断して保持していた直前の入力状態を出力する第１のフィルタ回路と、
上記第１のフィルタ回路の出力を入力信号とし、その入力信号が変化してから第２の監視時間以上入力信号が変化しない場合に正常な入力信号と判断し該入力信号を出力し、第２の監視時間内に入力信号が変化した場合はノイズ信号と判断して保持していた直前の入力状態を出力する第２のフィルタ回路と、
上記第１及び第２のフィルタ回路に監視時間計時用のクロックを供給するフィルタ用クロック発生回路と、
を有するノイズフィルタ回路。
【請求項２】
第１および第２のフィルタ回路に、それぞれ異なる監視時間を設定できることを特徴とする請求項１に記載のノイズフィルタ回路。
【請求項３】
第２のフィルタ回路は外部信号の電源が交流電源の場合、ハイレベルの信号に対する監視時間とロウレベルの信号に対する監視時間をそれぞれ設定できることを特徴とする請求項１に記載のノイズフィルタ回路。
【請求項４】
フィルタ用クロック発生回路から第１及び第２のフィルタ回路に対して監視時間計時用のクロックを供給するにあたり、第１のフィルタ回路へのクロックの周波数を、第２のフィルタ回路へのクロックより高くすることを特徴とする請求項１に記載のノイズフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、外来ノイズを除去するノイズフィルタ回路に関するものである。
【０００２】
【従来の技術】
図７は、従来のノイズフィルタ回路の構成を示す回路図である。
図７（Ａ）はＣＲフィルタを構成するコンデンサと抵抗、デジタルフィルタ回路から構成されノイズの除去を行う構成の回路図、図７（Ｂ）は外部信号の電源が交流電源の場合の回路図でありノイズフィルタは図７（Ａ）と同様である。
ただしコンデンサは入力信号の平滑も行っている。
また、図７（Ｃ）及び図７（Ｄ）はＣＲフィルタがなくデジタルフィルタ回路のみで構成されノイズの除去を行う場合を示した回路図であり、単一のクロックにより入力信号の監視を行なっている。
【０００３】
【発明が解決しようとする課題】
上記のような図７（Ａ）及び図７（Ｂ）で示されるような従来のノイズフィルタ回路では、ＣＲフィルタとデジタルフィルタにてノイズ除去を行うため、コンデンサ、抵抗の精度や温度の影響により精度の良いフィルタ回路が得られない。また、ＣＲフィルタを構成するためにコンデンサ、抵抗をプリント配線基板に実装するための面積を確保しなければならないという問題点があった。
【０００４】
そこで、図７（Ｃ）及び図７（Ｄ）で示されるようなデジタルフィルタのみにてノイズ除去を行うフィルタ回路では、ノイズ除去性能を高めるために入力信号の監視時間を長くすると入力信号がＯＮ（またはＯＦＦ）してから内部信号がＯＮ（またはＯＦＦ）するまでの時間が長くなり、入力信号に対する入力応答性能を低下させてしまい、逆に入力応答性能を高めるために入力信号の監視時間を短くすると監視時間より長い幅のノイズ信号が入力された場合に正常な入力信号として取り込んでしまうのでノイズ除去性能を低下させてしまうという相反する問題点がある。
【０００５】
さらに、外部信号の電源が交流電源の場合は、スイッチがＯＮの時のフォトカプラからの出力が図８に示す様に正弦波の状態となり、スイッチのＯＮ状態／ＯＦＦ状態を入力信号のハイレベル／ロウレベルで認識する回路構成の場合は、前記フォトカプラから出力される正弦波に基づき、スイッチがＯＮ／ＯＦＦを繰り返していると認識してしまう。そこで、誤認識を防止すべく入力信号の平滑を行なうためのコンデンサが必要となり、コンデンサをプリント配線基板に実装するための面積を確保しなければならないという問題点があった。
【０００６】
本発明は、かかる問題点を解決するためになされたもので、精度、入力応答性能、ノイズ除去性能が良く、外部信号の電源を制約しないノイズフィルタ回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明のノイズフィルタ回路は、入力される入力信号が変化した後、第１の監視時間以上該入力信号が変化しない場合に正常な入力信号と判断して該入力信号を出力し、上記第１の監視時間内に該入力信号が変化した場合はノイズ信号と判断して保持していた直前の入力状態を出力する第１のフィルタ回路と、上記第１のフィルタ回路の出力を入力信号とし、その入力信号が変化してから第２の監視時間以上入力信号が変化しない場合に正常な入力信号と判断し該入力信号を出力し、第２の監視時間内に入力信号が変化した場合はノイズ信号と判断して保持していた直前の入力状態を出力する第２のフィルタ回路と、上記第１及び第２のフィルタ回路に監視時間計時用のクロックを供給するフィルタ用クロック発生回路と、を備えたものである。
【０００８】
また、第１および第２のフィルタ回路に、それぞれ異なる監視時間を設定できるものである。
【０００９】
さらに、第２のフィルタ回路は外部信号の電源が交流電源の場合、ハイレベルの信号に対する監視時間とロウレベルの信号に対する監視時間をそれぞれ設定できるものである。
【００１０】
また、フィルタ用クロック発生回路から第１及び第２のフィルタ回路に対して監視時間計時用のクロックを供給するにあたり、第１のフィルタ回路へのクロックの周波数を、第２のフィルタ回路へのクロックより高くするものである。
【００１１】
【発明の実施の形態】
実施の形態１．
図１は、本発明におけるノイズフィルタ回路の構成を示す回路図である。
なお、図１（Ａ）は外部信号の電源が直流電源の場合を示し、図１（Ｂ）は外部信号の電源が交流電源の場合を示しているが、他の構成は同一である。
図１において、１は入力信号が変化してから所定の監視時間以上入力信号が変化しない場合は正常な入力信号と判断して該入力信号を出力し、所定の監視時間内に入力信号が変化した場合はノイズ信号と判断して直前の入力状態を保持出力する第１のフィルタ回路、２は第１のフィルタ回路１の出力を入力信号としその入力信号が変化してから所定の監視時間以上該入力信号が変化しない場合に正常な入力信号と判断し入力信号を出力し、所定の監視時間内に入力信号が変化した場合はノイズ信号と判断し直前の入力状態を保持出力すると共に、入力信号のハイレベルの監視時間とロウレベルの監視時間を各々設定する第２のフィルタ回路、３は第１のフィルタ回路１及び第２のフィルタ回路２に監視時間計時用のクロックを供給するフィルタ用クロック発生回路である。
【００１２】
図２は、第１及び第２のフィルタ回路の回路構成を示した回路構成図である。ここで、図２（Ａ）は第１のフィルタ回路１の内部構成を示し、図２（Ｂ）は第１のフィルタ回路２の内部構成を示している。
【００１３】
図２（Ａ）において、第１のフィルタ回路１は、監視タイマ１１、比較回路１２、保持回路１３から構成されている。
ここで、監視タイマ２はクロック信号ＣＬＫ１により動作するタイマであり、タイマのカウントアップにより保持回路１３にラッチ動作用信号を出力する回路であり、比較回路１２は入力信号と出力信号の信号レベル（ハイレベルまたはロウレベル）を比較し信号レベルが異なる場合に、監視タイマ１１へのリセットを解除し、信号レベルが同一の場合は監視タイマ１１へリセットをかける回路であり、保持回路１３は監視タイマ１１からのラッチ動作用信号により入力信号をラッチ出力する回路である。
【００１４】
図２（Ｂ）において、第２のフィルタ回路２は、監視タイマ２１、比較回路２２、保持回路２３から構成されいる。
ここで、監視タイマ２１は外部の電源が直流電源であるか交流電源であるかを設定する入力モード設定信号がハイレベル（外部信号の電源が直流電源：以下、入力モード設定信号がハイレベルの場合をＤＣ入力モードと呼ぶ）の場合は、クロック信号ＣＬＫ２によりカウント動作をし、入力モード設定信号がロウレベル（外部信号の電源が交流電源：以下、入力モード設定信号がロウレベルの場合をＡＣ入力モードと呼ぶ）でかつ、第２のフィルタ回路５からの出力信号がロウレベルの場合はクロック信号ＣＬＫ２でカウント動作し、ＡＣ入力モードでかつ、第２のフィルタ回路２からの出力信号がハイレベルの場合はクロック信号ＣＬＫ３でカウント動作するタイマであり、タイマのカウントアップにより保持回路２３にラッチ動作用信号を出力する回路である。
比較回路２２は入力信号と出力信号の信号レベル（ハイレベルまたはロウレベル）を比較し、信号レベルが異なる場合に、監視タイマ２１へのリセットを解除し、信号レベルが同一の場合は監視タイマ２１へリセットをかける回路である。保持回路２３は監視タイマ２１からのラッチ動作用信号により入力信号をラッチ出力する回路である。
【００１５】
フィルタ用クロック発生回路３は、ＣＬＫ信号を分周してＣＬＫ１、ＣＬＫ２、ＣＬＫ３を出力する回路であり、分周設定によりＣＬＫ１、ＣＬＫ２、ＣＬＫ３の各々に出力するクロックの分周比を設定することができる。
【００１６】
図３は、第１及び第２のフィルタ回路の詳細を示した内部回路図である。
ここで、図３（Ａ）は第１のフィルタ回路１を示し、図３（Ｂ）は第２のフィルタ回路２を示している。
図４は、第１及び第２のフィルタ回路の動作タイミングを示したタイミングチャートである。
ここで、図４（Ａ）は第１のフィルタ回路１を示し、図４（Ｂ）は第２のフィルタ回路２を示している。
【００１７】
次に、図を参照してノイズフィルタ回路の動作について説明する。
まず、図３（Ａ）及び図４（Ａ）を参照して第１のフィルタ回路１の動作について説明する。
なお、本実施の形態では、監視タイマ１１はＣＬＫ１の立ち上がりが３回入力されるとカウントアップするものとする。
始めに、入力信号にノイズ成分が重畳されていない場合の動作について説明する。
【００１８】
入力信号がロウレベルからハイレベルに変化すると、入力信号と出力信号のレベルが異なるため比較回路１２は監視タイマ１１へのリセットを解除（ハイレベルを出力）する。
監視タイマ１１は、リセットが解除されるとＣＬＫ１にてカウントを始め、カウントアップ（３回カウント）するとラッチ動作用信号を保持回路１３に対して出力する。
保持回路１３は、ラッチ動作用信号を受けて入力信号のハイレベルをラッチし出力信号はロウレベルからハイレベルに変化する。
出力信号がハイレベルに変化すると、入力信号と同一レベルになるため比較回路１２から監視タイマ１１にリセット（ロウレベルを出力）がかけられ、監視タイマ１１は動作を停止する。
【００１９】
次に入力信号がハイレベルからロウレベルに変化すると、入力信号と出力信号のレベルが異なるため比較回路１２は監視タイマ１１へのリセットを解除する。
監視タイマ１１は、リセットが解除されるとＣＬＫ１にてカウントを始め、カウントアップ（３回カウント）するとラッチ動作用信号を保持回路１３に対して出力する。
保持回路１３は、ラッチ動作用信号を受けて入力信号のロウレベルをラッチし出力信号はハイレベルからロウレベルに変化する。
出力信号がロウレベルに変化すると、入力信号と同一レベルになるため比較回路１２から監視タイマ１１にリセットがかけられ、監視タイマ１１は動作を停止する。
【００２０】
次にノイズ成分が重畳された場合の動作を説明する。
図４（Ａ）において入力信号に時間ｔ１（ｔ１＜ＣＬＫ２の２周期）のハイレベルのノイズが重畳された場合、比較回路１２は入力信号がハイレベルに変化することにより監視タイマ１１へのリセット出力を解除する。
監視タイマ１１はリセットの解除を受けてカウント動作を開始する。
しかし、入力信号が時間ｔ１でロウレベルに変化するので比較回路１２は監視タイマへリセットを出力し監視タイマ１１がリセットされ、監視タイマ１１から保持回路１３にラッチ動作用信号が出力されないので、出力信号はロウレベルを保持したままとなりノイズ成分を除去できる。
【００２１】
また、図４（Ａ）において入力信号に時間ｔ２（ｔ２＜ＣＬＫ２の２周期）のロウレベルのノイズが重畳された場合も同様の動作によりノイズ成分を除去できる。
【００２２】
以上のように第１のフィルタ回路１ではＣＬＫ１の２周期が入力信号の監視時間であり、ノイズ成分の重畳時間が監視時間以内であれば第１のフィルタ回路１で除去できる。
【００２３】
続いて図３（Ｂ）及び図４（Ｂ）を参照して第２のフィルタ回路３の動作について説明する。なお、監視タイマ２１はＣＬＫ２またはＣＬＫ３の立ち上がりが３回入力されるとカウントアップするものとする。
始めに、第１のフィルタ回路１からの入力信号にノイズ成分が重畳されていない場合の動作について説明する。
【００２４】
第２のフィルタ回路３はＤＣ入力モードとＡＣ入力モードの２通りのモードを有する。
ＤＣ入力モード（入力モード設定がハイレベルの場合）は、入力モード設定が常にハイレベルとなるため、監視タイマ２１の第１段のフリップフロップはＣＬＫ２の値が入力され、図３（Ａ）のＣＬＫ１がＣＬＫ２に変わった回路と同一であり、第１のフィルタ回路１と同一の動作となる。
ただし、入力信号の監視時間はＣＬＫ２の２周期である。
【００２５】
次に、図４（Ｂ）を参照してＡＣ入力モード（入力モード設定がロウレベルの場合）の動作説明をする。
入力信号がロウレベルからハイレベルに変化すると、入力信号と出力信号のレベルが異なるため比較回路２２は監視タイマ２１へのリセットを解除（ハイレベルを出力）する。
監視タイマ２１は、リセットが解除されると入力モード設定がロウレベルで、出力信号がロウレベルであるのでＣＬＫ２にてカウントを始め、カウントアップ（３回カウント）するとラッチ動作用信号を保持回路２３に対して出力する。
保持回路２３は、ラッチ動作用信号を受けて入力信号のハイレベルをラッチし出力信号はロウレベルからハイレベルに変化する。
出力信号がハイレベルに変化すると、入力信号と同一レベルになるため比較回路２２から監視タイマ２１にリセット（ロウレベルを出力）がかけられ、監視タイマ２１は動作を停止する。
【００２６】
次に入力信号がハイレベルからロウレベルに変化すると、入力信号と出力信号のレベルが異なるため比較回路２２は監視タイマ２１へのリセットを解除する。
監視タイマ２１は、リセットが解除されると入力モード設定がロウレベルで、出力信号がハイレベルであるので、ＣＬＫ３にてカウントを始め、カウントアップ（３回カウント）するとラッチ動作用信号を保持回路２３に対して出力する。
保持回路２３は、ラッチ動作用信号を受けて入力信号のロウレベルをラッチし出力信号はハイレベルからロウレベルに変化する。
出力信号がロウレベルに変化すると、入力信号と同一レベルになるため比較回路２２から監視タイマ２１にリセットがかけられ、監視タイマ２１は動作を停止する。
【００２７】
次にノイズ成分が重畳された場合の動作を説明する。
図４（Ｂ）において入力信号に時間ｔ３（ｔ３＜ＣＬＫ２の２周期）のハイレベルのノイズが重畳された場合、比較回路２２は入力信号がハイレベルに変化することにより監視タイマ２１へのリセット出力を解除する。
監視タイマ２１はリセットの解除を受けてカウント動作を開始する。
しかし、入力信号が時間ｔ３でロウレベルに変化するので比較回路２１は監視タイマ２１へリセットを出力し監視タイマ２１がリセットされ、監視タイマ２１から保持回路２３にラッチ動作用信号が出力されないので、出力信号はロウレベルを保持したままとなりノイズ成分を除去できる。
【００２８】
また、図４（Ｂ）において入力信号に時間ｔ４（ｔ４＜ＣＬＫ３の２周期）のロウレベルのノイズが重畳された場合、比較回路２２は入力信号がロウレベルに変化することにより監視タイマ２１へのリセット出力を解除する。
監視タイマ２１はリセットの解除を受けてカウント動作を開始する。
しかし、入力信号が時間ｔ４でハイレベルに変化するので比較回路２２は監視タイマへリセットを出力し監視タイマ２１がリセットされ、監視タイマ２１から保持回路２３にラッチ動作用信号が出力されないので、出力信号はハイレベルを保持したままとなりノイズ成分を除去できる。
【００２９】
以上のようにＡＣ入力モード設定時の第２のフィルタ回路では、ＣＬＫ２の２周期が入力信号のハイレベルの監視時間、ＣＬＫ３の２周期が入力信号のロウレベルの監視時間であり、ノイズ成分の重畳時間が監視時間以内であれば第２のフィルタ回路３で除去できる。
【００３０】
次に、ノイズフィルタ回路全体の動作を説明する。
図５は、入力モード設定がＤＣ入力モード（図１（Ａ）対象）の際のノイズフィルタ回路全体の動作タイミングを示すタイミングチャートである。
なお、説明の前提条件として、ＣＬＫ１、ＣＬＫ２の周波数の関係は、ＣＬＫ１＞ＣＬＫ２とする。
また、図１（Ａ）においてスイッチがＯＮの場合、入力信号はハイレベルとなり、スイッチがＯＦＦの場合、入力信号はロウレベルとなる。
【００３１】
図５に示す入力信号は、スイッチがＯＮ時の入力信号にノイズｔ５（ｔ５＜ＣＬＫ１の２周期）及びノイズｔ６（ＣＬＫ１の２周期＜ｔ６＜ＣＬＫ２の２周期）が重畳され、スイッチがＯＦＦ時の入力信号にノイズｔ７（ｔ７＜ＣＬＫ１の２周期）及びノイズｔ８（ＣＬＫ１の２周期＜ｔ８＜ＣＬＫ２の２周期）が重畳されている。
【００３２】
この入力信号が第１のフィルタ回路１に入力されると、第１のフィルタ回路１はＣＬＫ１にて入力信号を監視し、監視時間（ＣＬＫ１の立ち上がり３カウント、ＣＬＫ１の２周期）以内の幅の入力信号はノイズと判断して除去するため、ノイズｔ５およびノイズｔ７を除去した信号（図５における第１のフィルタ出力）を出力する。
【００３３】
第１のフィルタ出力は、第２のフィルタ回路２への入力信号となる。
前記の入力信号が第２のフィルタ回路２に入力されると、第２のフィルタ回路２はＣＬＫ２にて入力信号を監視し、監視時間（ＣＬＫ２の立ち上がり３カウント、ＣＬＫ２の２周期）以内の幅の入力信号はノイズと判断して除去するため、ノイズｔ６およびノイズｔ７を除去した信号（図５における第２のフィルタ出力）を出力する。
よって、フィルタ回路出力信号は、ノイズｔ５、ｔ６、ｔ７及びｔ８が除去された信号となる。
【００３４】
以上の様に、本発明のノイズフィルタ回路は入力信号に重畳されるノイズを第１のフィルタ回路１と第２のフィルタ回路２で除去している。
よって、各フィルタ回路への入力クロックＣＬＫ１、ＣＬＫ２を異なる周波数で、かつ周波数の関係をＣＬＫ１＞ＣＬＫ２とすることにより、第１のフィルタ回路１で高周波（信号の幅が狭い）ノイズを除去し、第２のフィルタ回路５で低周波（信号の幅が広い）ノイズを除去することができるので、ノイズ除去性能を高めることができる。
また、第１のフィルタ回路１で高周波ノイズを除去しているので、第２のフィルタ回路２への入力信号は高周波ノイズが除去された信号となり、高周波ノイズの影響による第２のフィルタ回路２の入力応答性の低下を押さえることができ、ノイズ除去性能が高く、かつ入力応答性も高いノイズフィルタ回路となる。
参考までに、従来のノイズフィルタでは、図５の従来回路の動作タイミングに示すようになる。
【００３５】
図６は、入力モード設定がＡＣ入力モード（図１（Ｂ）対象）の際のノイズフィルタ回路全体の動作タイミングを示すタイミングチャートである。
なお、説明の前提条件として、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３の周波数の関係は、ＣＬＫ１＞ＣＬＫ２＞ＣＬＫ３とする。
また、図１（Ｂ）においてスイッチがＯＮの場合、入力信号は図８のフィルタ回路への入力信号（平滑コンデンサなし）に示すように、ハイレベル、ロウレベルを繰り返す正弦波形がとなり、スイッチがＯＦＦの場合、入力信号はロウレベルとなる。
【００３６】
図６に示す入力信号は、スイッチがＯＮ時の入力信号にノイズｔ９（ＣＬＫ１の２周期＜ｔ９＜ＣＬＫ２の２周期）及びノイズｔ１０（ｔ１０＜ＣＬＫ１の２周期）が重畳され、スイッチがＯＦＦ時の入力信号にノイズｔ１１（ｔ１１＜ＣＬＫ１の２周期）及びノイズｔ１２（ＣＬＫ１の２周期＜ｔ１２＜ＣＬＫ２の２周期）が重畳されている。
また、スイッチがＯＮ時の入力信号のロウレベルの時間はＣＬＫ３の２周期分より短い時間である。
【００３７】
この入力信号が第１のフィルタ回路１に入力されると、第１のフィルタ回路１はＣＬＫ１にて入力信号を監視し、監視時間（ＣＬＫ１の立ち上がり３カウント、ＣＬＫ１の２周期）以内の幅の入力信号はノイズと判断して除去するため、ノイズｔ１０およびｔ１１を除去した信号（図６における第１のフィルタ出力）を出力する。
【００３８】
第１のフィルタ出力は第２のフィルタ回路２への入力信号となる。
前記の入力信号が第２のフィルタ回路２に入力されると、第２のフィルタ回路２はＣＬＫ２にて入力信号のハイレベルの時間を監視し監視時間（ＣＬＫ２の立ち上がり３カウント、ＣＬＫ２の２周期）以内の幅の入力信号はノイズと判断して除去し、ＣＬＫ３にて入力信号のロウレベルの時間を監視し監視時間（ＣＬＫ３の立ち上がり３カウント、ＣＬＫ３の２周期）以内の幅の入力信号はノイズと判断して除去するため、ノイズｔ９及びノイズｔ１１を除去し、かつスイッチＯＮ時のロウレベルの信号もノイズと判断し除去した信号（図６における第２のフィルタ出力）を出力する。
よって、フィルタ回路出力信号は、ノイズｔ９、ｔ１０、ｔ１１及びｔ１２が除去されかつ、スイッチＯＮ時のロウレベルの信号が除去された信号となる。
【００３９】
以上の様に、本発明のノイズフィルタ回路は入力信号に重畳されるノイズを第１のフィルタ回路１と第２のフィルタ回路２で除去し、かつ第２のフィルタ回路２に入力される正弦波形のロウレベルの信号をノイズとして除去している。
よって、各フィルタ回路への入力クロックＣＬＫ１、ＣＬＫ２、ＣＬＫ３を異なる周波数で、かつ周波数の関係をＣＬＫ１＞ＣＬＫ２＞ＣＬＫ３とし、さらにＣＬＫ１の監視時間を入力される正弦波形のハイレベルおよびロウレベルの時間より十分短い時間とし、ＣＬＫ２の監視時間を入力される正弦波形のハイレベルの時間より短い時間とし、ＣＬＫ３の監視時間を入力される正弦波形のロウレベルの時間より長い時間とすることにより、第１のフィルタ回路１で高周波（信号の幅が狭い）ノイズを除去し、第２のフィルタ回路２で低周波（信号の幅が広い）ノイズを除去することができるので、ノイズ除去性能を高めることができる。
また、第１のフィルタ回路１で高周波ノイズを除去しているので、第２のフィルタ回路２への入力信号は高周波ノイズが除去された信号となり、高周波ノイズの影響による第２のフィルタ回路２の入力応答性の低下を押さえることができ、ノイズ除去性能が高く、かつ入力応答性も高いノイズフィルタ回路となる。
さらに、スイッチのＯＮ状態が正弦波形で入力されても第２のフィルタ回路２で正弦波形のロウレベルの信号を除去するので、スイッチがＯＮ状態の場合には出力信号にハイレベルを出力するノイズフィルタ回路となる。
参考までに、従来のノイズフィルタでは、図５の従来回路の動作タイミングに示すようになる。
【００４０】
以上説明したように本実施の形態によれば、第１のフィルタ回路で高周波のノイズ成分を除去し、第２のノイズフィルタで低周波のノイズ成分を除去することにより入力応答速度が早く、ノイズ除去性能を高くすることが可能となる。
【００４１】
また、各フィルタ回路に供給するクロック周波数によりノイズ除去のための監視時間が決まるので、ノイズ除去精度が良くかつ外部環境に適したフィルタ特性を得られる。
【００４２】
さらに、外部入力信号の電源にあわせて入力モードを切り替えることにより、スイッチのＯＮ状態を示す信号が正弦波の状態で入力されてもスイッチＯＮ時にはハイレベル、スイッチＯＦＦ時にはロウレベルを出力するノイズフィルタ回路を構成することができる。
【００４３】
【発明の効果】
本発明によれば、フィルタ回路を複数設けたことにより、ＣＲフィルタがなくとも、ノイズ除去精度、入力応答性能が良く、外部信号の電源を制約しないノイズフィルタ回路が得られる。
【００４４】
また、第１のフィルタ回路１で高周波ノイズを除去しているので、第２のフィルタ回路２への入力信号は高周波ノイズが除去された信号となり、高周波ノイズの影響による第２のフィルタ回路２の入力応答性の低下を押さえることができ、ノイズ除去性能が高く、かつ入力応答性も高いノイズフィルタ回路となる。
【００４５】
また、第２のフィルタ回路は、外部信号の電源に応じて、監視時間を切り換えるものである。
【００４６】
さらに、外部信号の電源が交流電源の場合、正弦波形で入力されるスイッチのＯＮ／ＯＦＦを誤認識するとこがなく、誤認識防止の為の平滑コンデンサも不要となり、回路構成が簡略化できる。
【図面の簡単な説明】
【図１】本発明のノイズフィルタ回路の構成を示す回路図である。
【図２】第１及び第２のフィルタ回路の回路構成図である。
【図３】第１及び第２のフィルタ回路の詳細を示した回路図である。
【図４】第１及び第２のフィルタ回路の動作タイミングを示したタイミングチャートである。
【図５】入力モード設定がＤＣ入力モードの際のノイズフィルタ回路全体の動作タイミングを示すタイミングチャートである。
【図６】入力モード設定がＡＣ入力モードの際のノイズフィルタ回路全体の動作タイミングを示すタイミングチャートである。
【図７】従来のノイズフィルタ回路を示す回路構成図である。
【図８】外部信号の電源が交流電源の場合におけるノイズフィルタ回路の波形図である。
【符号の説明】
１  第１のフィルタ回路、２  第２のフィルタ回路、３  フィルタ用クロック発生回路、１１  監視タイマ、１２  比較回路、１３  保持回路、２１  監視タイマ、２２  比較回路、２３  保持回路。
【図１】
0003555501.tif 000002
【図２】
0003555501.tif 000003
【図３】
0003555501.tif 000004
【図４】
0003555501.tif 000005
【図５】
0003555501.tif 000006
【図６】
0003555501.tif 000007
【図７】
0003555501.tif 000008
【図８】
0003555501.tif 000009