(57)【特許請求の範囲】
【請求項１】
送信側からの周波数情報から標本化クロックを再生して受信側の標本化に使用する受信標本化クロックを再生する標本化クロック再生回路において、前記送信側からの標本化周波数情報と前記受信側の標本化周波数情報の差分信号を求め、該差分信号に基づいて角速度発生回路の角速度を補正し、補正された角速度に基づいて受信側標本化クロックを生成し、生成された標本化クロック基づいて前記受信側の標本化周波数情報を生成するようなフィードバックループを構成することを特徴とする標本化クロック再生回路。
【請求項２】
前記角速度発生回路の前記角速度の補正は、伝送路クロックの周期毎に積分して位相角を求めて行うことを特徴とする請求項１に記載の標本化クロック再生回路。
【請求項３】
前記送信側の伝送データから周波数情報△Ｓ、及びクロックを分離する手段と、前記受信側の標本化クロックの周波数を計数して受信周波数情報△Ｒを得る手段と、前記△Ｓ及び△Ｒの差分信号から補正角速度△Ｗを求め補正した角速度を得る手段とを備えることを特徴とする請求項１又は２に記載の標本化クロック再生回路。
【請求項４】
前記位相角を前記角速度の上位桁と下位桁に分け、夫々別個に求めた角速度を加算して前記標本化クロックの位相角を得ることを特徴とする請求項１、２又は３に記載の標本化クロック再生回路。
【請求項５】
前記送信周波数情報、前記差分信号及び前記角速度をもとに適応的に角速度補正を行う適応補正回路を備えることを特徴とする請求項１、２、３又は４に記載の標本化クロック再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ画像信号をデジタル変換して音声等の符号化信号とデータを多重化して伝送された信号を再生する装置において、送信側の標本化クロックに同期した標本化クロックを安定且つ高精度に再生する標本化クロック再生回路に関する。
【０００２】
【従来の技術】
送信側の標本化周波数を周波数情報として伝送し、受信側で再生する同期回路又は装置は、例えば特開昭５４−５１３０５号公報の「標本化周波数の同期装置」に開示されている。
【０００３】
この従来技術では、伝送路クロックを１／Ｎ分周器で分周した周期における標本化クロック数をカウンタで計数し、その周波数情報△Ｓを受信装置に送る。
【０００４】
一方、受信装置では、再生した伝送路クロックを１／Ｎ分周期で分周した周期における再生標本化クロック数をカウンタで計数して、その周波数情報△Ｒを得る。
【０００５】
これらの両周波数情報△Ｓ、△Ｒの差（△Ｓ−△Ｒ）を積分器で積分し、Ｄ／Ａ変換器によりアナログ信号に変換して標本化クロックを発生するＶＣＯを制御する。こうして、受信装置の標本化クロックを送信装置と同じ標本化クロックとする。
【０００６】
この従来装置では、周波数は同じとすることができる。しかし、標本化クロックのジッタについては定義されていない。即ち、周波数情報を送る周期より高い周波数のジッタについては抑圧できるが、低い周波数のジッタが発生する。多段接続すると、ジッタが累積されて大きなジッタとなる。
【０００７】
この問題を解決する手段として、特開平６−３３８８８０号の「標本化クロック再生方式」が提案されている。
この再生方式では、制御を行う周期を伝送路クロックの１／Ｎでなく、更に１／Ｍ（Ｍは１以上の整数）に分周した１／ＭＮ周期で、周波数情報の差分信号を求め、差分が０となるように制御を行う。Ｍの値の分周は、差分信号の値が大きいときは、次の周期ではＭは１又は小さい値に設定し、差分信号が小さいときは、Ｍの値は大きい値に設定するプログラマブル分周器とする。
【０００８】
この再生方式では、周波数のジッタを低減する為に、周波数情報の生成周期を更に任意の分周比で分周するプログラム分周器を用い、この周期で送信側の標本化周波数情報△Ｓと受信側の周波数情報△Ｒを積算してΣＳ、ΣＲを得、その差分値Σ＝ΣＳ−ΣＲを使用して再生標本化周波数の制御を行う。これにより、入力される映像信号のカラーサブキャリア（副搬送波）の周波数値差が小さい場合、Σは小さい値で安定する為に、再生周波数の制御は長周期となり、ジッタの発生する周期を長期化することができる。
【０００９】
【発明が解決しようとする課題】
上述した従来の再生方式では、分周比Ｍを大きくすると、制御の周期（１／ＮＭ）は長くなり、その周波数以下のジッタは小さくなるものの、その制御周期でのジッタは残るという欠点があった。分周比Ｍを大きくした場合に、Ｄ／Ａ変換した後の低域通過フィルタ（ＬＰＦ）の特性は、Ｍ＝１のときの周期（１／Ｎ）している為に、Ｍの値が大きくなって周期が長くなっても、ＬＰＦの特性は固定で変わらない為に、周波数も局部的に変化するジッタを発生する欠点がある。また、制御が１／Ｍ毎に行われることになる為に、１／Ｍの周期の初めの方で急に周波数変動が起った場合、その周期が終わって差分値が計算されて制御が行われる迄の時間がかかり、周波数応答性が悪くなる欠点があった。周波数制御がＶＣＯの電圧としてアナログ値でフィードバック制御される為に真の補正値を求めにくい欠点がある。
【００１０】
そこで、本発明の目的は、再生標本化クロックの伝送で発生する低周波のジッタを抑圧し且つ追従特性を良好にする標本化クロック再生回路を提供することにある。
【００１１】
また、本発明の他の目的は、送受信装置の多段接続時においても、再生した映像信号を構成するカラーバーストのジッタの発生が低減でき且つ追従性の良好な標本化クロック再生回路を提供することにある。
【００１２】
【課題を解決するための手段】
前述の課題を解決するために、本発明による標本化クロック再生回路は、次のような特徴的な構成を備えている。
【００１３】
（１）送信側からの周波数情報から標本化クロックを再生して受信側の標本化に使用する受信標本化クロックを再生する標本化クロック再生回路において、前記送信側からの標本化周波数情報と前記受信側の標本化周波数情報の差分信号を求め、該差分信号に基づいて角速度発生回路の角速度を補正し、補正された角速度に基づいて受信側標本化クロックを生成し、生成された標本化クロック基づいて前記受信側の標本化周波数情報を生成するようなフィードバックループを構成する標本化クロック再生回路。
【００１４】
（２）前記角速度発生回路の前記角速度の補正は、伝送路クロックの周期毎に積分して位相角を求めて行う上記（１）の標本化クロック再生回路。
【００１５】
（３）前記送信側の伝送データから周波数情報△Ｓ、及びクロックを分離する手段と、前記受信側の標本化クロックの周波数を計数して受信周波数情報△Ｒを得る手段と、前記△Ｓ及び△Ｒの差分信号から補正角速度△Ｗを求め補正した角速度を得る手段とを備える上記（１）又は（２）の標本化クロック再生回路。
【００１６】
（４）前記位相角を前記角速度の上位桁と下位桁に分け、夫々別個に求めた角速度を加算して前記標本化クロックの位相角を得る上記（１）、（２）又は（３）の標本化クロック再生回路。
【００１７】
（５）前記送信周波数情報、前記差分信号及び前記角速度をもとに適応的に角速度補正を行う適応補正回路を備える上記（１）、（２）、（３）又は（４）の標本化クロック再生回路。
【００１８】
【発明の実施の形態】
以下、図面を参照して、本発明による標本化クロック再生回路の好適実施形態を詳細に説明する。
【００１９】
図１は、本発明の標本化クロック再生回路の好適実施形態例のブロック図を示し、図２及び図３は、図１の主要ブロックの詳細ブロック図である。
【００２０】
先ず、図１を参照して本発明の標本化クロック再生回路を含む受信装置の構成を説明する。この受信装置は、標本化クロック再生回路１０、デジタル・アナログ（Ｄ／Ａ）変換器１１、分離回路１２、復調器（ＤＥＭ）１３、１／Ｎ分周器（１／Ｎ）１９を含み、ＤＥＭ１３に伝送データが入力され、Ｄ／Ａ変換器１１から信号が出力される。標本化クロック再生回路１０は、カウンタ１４、減算回路（−）１５、角速度発生回路１６、位相角発生回路１７及びクロック発生器１８を含んでいる。
【００２１】
この受信装置は、ＤＥＭ１３を介して伝送データを受信すると、伝送データから伝送路クロックを抽出し、このクロックを基準に分離回路１２で伝送路フレームから映像符号化データと送信周波数情報△Ｓを分離する。この送信周波数情報△Ｓは、標本化クロック再生回路１０の減算回路１５へ供給される。
【００２２】
伝送路クロック周波数ｆ１は、分周器１９で１／Ｎに分周され、この周期φＮでカウンタ１４により、受信標本化クロックｆｒから受信周波数情報△Ｒを生成する。減算回路１５は、送信周波数情報△Ｓから受信周波数情報△Ｒを減算した差分信号（△＝△Ｓ−△Ｒ）を求める。この差分信号△が０のとき、送信標本化クロック周波数ｆｓと受信標本化クロック周波数ｆｒとが一致している。
【００２３】
角速度発生回路１６では、上述した差信号△が与えられる毎に、伝送路クロック周期の時間で回転する受信標本化クロック周波数ｆｒの角速度Ｗ＝３６０度×ｆｒ／ｆｌを求める。この値は、差分信号△の値により補正された角速度となる。この補正は、差分信号△が０になるようにフィードバック（帰還）制御で行われる。現在の角速度に対して差分信号△により補正される角速度の大きさ△Ｗは、３６０度×△／Ｎとなる。
【００２４】
他方、位相角発生回路１７は、伝送路クロック周波数の積分クロック毎に角速度を累積積分して、角速度Ｗで回転する標本化クロックの位相角θを求める。位相角を△Ｗだけ補正したとき、次のφＮの周期後では、補正値がＮ倍されるので、位相角は３６０度×△／Ｎ×Ｎだけ余分に回転することとなる。即ち、標本化クロックの数が△だけ増加する。送信周波数情報△Ｓがこの間一定不変であれば、次のφＮの周期後には、差分信号△は０にできる。差分信号△が０に収束すると、ｆｓ＝ｆｒとなる。クロック発生器１８は、位相角θからＰＣＭ正弦波を発生し、更にアナログ信号に変換して受信標本化（サンプリング）
クロックｆｒを発生する。
【００２５】
Ｄ／Ａ変換器１１は、分離回路１２で分離された映像符号化データからＰＣＭ映像信号を得て、Ｄ／Ａ変換してアナログの映像信号を出力する。
【００２６】
ここで、計数する周期が決まり、標本化クロック周波数の変動範囲が決まっていれば、周波数情報の変動範囲も決まるので、上位の固定部分は送らずに下位の必要なビット数を送信側周波数情報として受信側に送っても受信側では判別できるので、伝送するビット数を少なくすることができる。
【００２７】
例えば、伝送路クロックを１／１９，４４０に分周して、８Ｋのクロックを求め、更にこれを１／４５８に分周する。即ち、Ｎ＝１９，４４０×４５８＝８，９０３，５２０（１６進数で８７ＤＢ６０ｈ）となる。伝送路クロックをＮ分周したときの周期φＮ＝５７．２５ｍｓとなり、これが標本化周波数のカウント周期（周波数ｆｎ）となる。入力テレビ信号のカラーサブキャリアの４倍である１４．３１８１８ＭＨｚを標本化クロックとすると、カウント周期毎の計数値は、ｆｒ×φ＝８１９，７１６近傍の値となる。テレビ信号のカラーサブキャリア周波数変動が±１００ｐｐｍの範囲とすると、クロック数は、±８２の変動となる。８ビットでは、２５６の区間を表すことができる。即ち、下位８ビットのみを送っても、変動周波数範囲は±８２であるので、受信側では周波数情報を判別できることになる。
【００２８】
次に、図２は、図１の角速度発生回路１６及び位相角発生回路１７の一例の詳細ブロック図を示す。角速度発生回路１６は、補正回路２１、加算回路２２及びレジスタ２３を含んでいる。一方、位相角発生回路１７は、加算回路２４及びレジスタ２５を含んでいる。
【００２９】
角速度を２進数で表すとき、必要な有効ビット数は周期φＮの長さ、換言するとＮの大きさに依存する。また、打ち切り誤差がＮ倍されるので、Ｎ倍に累積された誤差が無視できる値、例えば１％以下にするには、１００×Ｎの値が表せるビット数が必要になる。Ｎ＝８９０３５２０（１６進数では８７ＤＢ６０ｈ）の場合、３０ビット程度必要となる。
【００３０】
上述の伝送路クロックと標本化周波数の場合、中心の角速度Ｗ０＝３６０度×ｆｓ／ｆｌ＝３３．１４３９３５１９度となる。３６０度を１．０に規格化したときの値は０．０９２０６６４８６である。小数点以下の有効ビットが３２ビットの１６進数（ｈ）とすると、１．０は１．００００００００ｈで、０．０９２０６６４８６は０．１７９１ＡＢ５３ｈとなる。電源オン時で初期化されたときは、レジスタ２３にこの値が角速度としてセットされる。
【００３１】
補正回路２１で、差分信号△から補正角速度△Ｗを得る。差分信号△＝１のときの補正角度は、△Ｗ＝３６０度×△／Ｎ＝３６０度／８９０３５２０＝０．００００４０４３３度（規格化した１６進表示で０．００００１Ｅ２ｈ）であるので、補正角度△Ｗ＝０．００００４０４４３度×△となる。得られた補正角速度△Ｗは加算回路２２に供給され、レジスタ２３から供給される現在の角速度Ｗに累積加算されて、加算回路２３の出力に補正された角速度Ｗを得る。角速度Ｗ＝３６０度×ｆｓ／ｆｌの値に収束されるようになる。
【００３２】
補正さた角速度Ｗは、位相角発生回路１７に供給され、レジスタ２４と加算回路２５で構成される積分器で、伝送路クロックの周期毎に角速度Ｗを積分して、位相角θの信号を得る。位相角は、３６０度でモジュロー演算される。
【００３３】
次に、図３は、図１のクロック発生器１８の一例の詳細ブロック図を示す。このクロック発生器１８は、正弦波発生器３１、Ｄ／Ａ変換器３２及び矩形波回路３３を含んでいる。正弦波発生器３１は、入力される位相角θからＰＣＭ正弦波を発生する。この正弦波発生器３１は、ＲＯＭ（読出し専用メモリ）で変換できる。ＲＯＭにより、位相角が入力されると、ＰＣＭの正弦波信号を出力する。位相角の有効ビット数は、上位８ビット程度であれば、誤差の大きさは０．４％以下にできる。これをＤ／Ａ変換器３２でアナログ正弦波に変換し、更に矩形波回路３３で正弦波を振幅増幅と、振幅クリップを行って矩形波に波形整形することにより受信標本化クロックｆｒを発生する。
【００３４】
次に、図４及至図６を参照して、本発明の標本化クロック再生回路の他の実施形態例を説明する。尚、図１及至図３の構成素子に対応する構成素子には同様の参照符号を附している。
【００３５】
図４にその概略構成を示すブロック図を示す。この受信装置は、標本化クロック再生回路１０ａと、Ｄ／Ａ変換器１１ａと、分離回路１２ａと、復調器（ＤＥＭ）１３ａと、１／Ｎ分周器１９ａとを含んでいる。また、標本化クロック再生回路１０ａは、カウンタ１４ａと、減算回路１５ａと、角速度発生回路１６ａと、位相角発生回路１７ａと、クロック発生器１８ａとに加えて、１／Ｋ分周器４１とを含んでいる。
【００３６】
伝送路クロックｆｒの周波数が高い場合に、そのまま位相角を算出する位相角発生回路１７ａの積分動作のクロックに用いると高速動作ＩＣ（集積回路）が必要となる。これを避ける為に、１／４分周器４１は、伝送路クロックを１／Ｋに分して出力し、これを積分の動作クロックｆｋとして用いる構成とする。伝送路としてＩＳＤＮハイアラキＳＴ１を用いる場合には、伝送路クロックの周波数は、ｆｌ＝１５５．５２ＭＨｚであり、入力映像信号の標本化クロックｆｓ＝１４．３８１８ＭＨＺとする。この場合、標本化クロックを再生する動作クロックは、標本化クロック周波数の２倍以上の周波数として伝送路クロックをＫ＝４分周した積分動作クロックｆｋを用いる。約３８．８８ＭＨｚであるので、高速素子を使用することなく位相角発生回路１７ａ及びクロック発生器１８ａが構成できる。
【００３７】
角速度発生回路１６ａは、伝送路クロックを分周した積分動作クロックｆｋに対応した角速度を発生し、位相角発生回路１７ａ及びクロック発生器１８ａは、積分動作クロックｆｋで処理される。
【００３８】
伝送路クロックを１／Ｋに分周した積分クロックを用いる場合の角速度Ｗは、３６０度×ｆｓ×ｋ／ｆｒに収束する。積分クロックｆｋが低くなり、標本化クロックの２倍近くに設定される場合、Ｄ／Ａ変換器１１ａのＬＰＦ特性をシャープにする他、標本化クロック周波数で共振するタンク回路を設けてジッタを吸収する構成により、クロック発生器１８ａのＤ／Ａ出力の波形ジッタを少なくすることができる。
【００３９】
図５は、図４の位相角発生回路１７ａの一例の詳細ブロック図である。この位相角発生回路１７ａは、分離器５１、加算回路５２、５４、５６、レジスタ５３、５７、４倍回路５５、及び１／４分周器５８を含んでいる。積分クロックが高い場合、位相角を求める演算を角速度Ｗの桁数のまま行うと桁数が多すぎて積分加算処理が動作クロックの周期内に行えなくなるのを防止する為に、高速の積分処理は少ない桁数で構成する技法を示す。角速度Ｗの積分動作は、Ｗを４回積分すること、即ちＷを４倍することで、Ｗを上位に２ビットシフトしたものを４回に１回加算することに等しい。
【００４０】
角速度の上位の値Ｗｕの積分の処理と、下位Ｗｌの積分の処理を別々に行い後で加算する。上位Ｗｕの積分は、積分クロックで動作し、下位Ｗｌの積分は４×Ｗｌの値を積分クロックの１／４で積分する。これらの積分動作は、上述した加算回路５２、５６、レジスタ５３、５７、４倍回路５５及び１／４分周器５８により行う。位相角θは、上位の積分値と下位の積分値の上位８ビットを加算器５４により加算して求める。４回に１回の下位桁Ｗｌの位相角の変化は、上位桁Ｗｕの位相角の８ビット（３６０度）に対して最大３となる。位相角の変動は、３／２５６＝１．１７％で標本化クロックの変動への影響は無視できる大きさとなる。
【００４１】
有効桁が３２ビットの角速度Ｗは、分離器５１で上位８ビットのＷｕと、９ビット以下の値を持つ桁３２ビットで表されるＷｌに分ける。従って、Ｗ＝Ｗｕ＋Ｗｌとなる。角速度Ｗの上位は、加算回路５２へ供給され、上位位相角Ｗｕを積分クロック毎に積分してレジスタ５３に供給し、加算回路５４へ供給する。下位の角速度Ｗｌは、４倍（乗算）回路５５へ供給されて、４倍されたものが加算回路５６へ供給され、１／４分周器５８から供給される１／４の積分クロック毎に下位角速度Ｗｌが積算され、レジスタ５７の出力に下位の角速度Ｗｌを積分した位相角が得られる。上位８ビットが加算回路５４へ供給される。この加算回路５４の出力には、上位θｕと下位θｌが加算された位相角θが得られる。高速の積分処理と、低速の積分処理のビット数の振分け及び低速の分周比は、上述の例に限定されるものではないことに注目されたい。
【００４２】
次に、図６を参照して、図４の角速度発生回路１６ａの詳細構成のブロック図を説明する。この角速度発生回路１６ａは、適応補正回路２１ａ、加算回路２２ａ、レジスタ２３ａ及び監視回路６１を含んでいる。
【００４３】
補正角速度の値を適応的に行うことにより定常ジッタを少なくし、周波数同期外れの状態では短時間に同期することができる。
【００４４】
テレビ信号のカラーサブキャリアに同期させた標本化クロックを用いる場合、カラーサブキャリアは非常に安定しており、通常状態では標本化クロックも安定する筈である。
【００４５】
一方、差分信号４が与えられた場合に、その値をそのまま補正に用いると、伝送系等で発生するゆらぎがそのまま標本化クロックに反映される為に、色歪みが発生する等の不都合が生じる。この為に、状態に応じて単位時間に変動する角速度の変化率を制御する。また、角速度の変動範囲を超えないように角速度Ｗを監視して、標本化クロックの周波数変動範囲を制限する。
【００４６】
監視回路６１は、送信周波数情報△Ｓ又は△を長時間監視して、状態制御信号を適応補正回路２１ａに供給する。また、現在の角速度Ｗを監視していて、角速度の変動許容範囲内に入るように補正角速度△Ｗを制限する。この適応補正回路２１ａでは、変動が少なく安定状態である場合は、差分信号△をそのまま用いるのではなく。決められた変動幅に制限して補正角速度△Ｗを発生する制御を行うことにより、ジッタや長時間ゆらぎを少なくすることができる。
【００４７】
一方、切替等で送信側の標本化クロックと受信側クロックの周波数差が大きくなった場合は、短時間で送信側の周波数に受信側周波数を同期させる必要があるので、補正角速度△Ｗは、大きくする。但し、カラーサブキャリアの変動の許容範囲に入るように標本化クロックの変動が制限されるように補正角速度Ｗを制限しておく。
【００４８】
バッファメモリ等がオーバーフローして映像の再生に破綻をきたすような緊急の場合には、制限なしの補正角速度を出力して補正を行う。補正角速度△Ｗが、ｆｎの計数周期毎に急に変動すると、位相のジャンプが急に発生してテレビ信号に悪影響を与えるので、補正角速度△Ｗは、０から積分クロックをもとにタイミングをとって徐々に増やし、時定数をもって所定の補正角速度△Ｗにするようにする。タイミングと増加する補正角速度△Ｗの値を制御することにより、標本化クロックの周波数変動の時定数を自由に調整できる。これにより、クロック発生器１８ａの時定数の切替えを不要にする。
【００４９】
以上、本発明の標本化クロック再生回路の好適実施形態例を説明した。しかし、本発明は斯る例のみに限定されるべきではなく、特定用途に応じて種々の変形変更可能であること勿論である。
【００５０】
【発明の効果】
上述の説明から理解される如く、本発明の標本化クロック再生回路によると、制御周波数差分に応じてデジタル信号の角速度を補正して、デジタルによる標本化クロックの位相角を求め、これから標本化クロックを再生する為に、正確な周波数フィードバック制御が可能である。更に、角速度の変動を適応的に制御できる為に、定常ジッタを少なくし且つ短時間で引込み同期が可能な標本化クロックが再生できるという実用上の顕著な効果を有する。
【図面の簡単な説明】
【図１】本発明の標本化クロック再生回路の好適実施形態例を含む受信装置のブロック図である。
【図２】図１の標本化クロック再生回路の角速度発生回路及び位相角発生回路の詳細ブロック図である。
【図３】図１の標本化クロック再生回路のクロック発生器の詳細ブロック図である。
【図４】本発明の標本化クロック再生回路の他の実施形態例を含む受信装置のブロック図である。
【図５】図４の標本化クロック再生回路の位相角発生回路の詳細ブロック図である。
【図６】図４の標本化クロック再生回路の角速度発生回路の詳細ブロック図である。
【符号の説明】
１０、１０ａ      標本化クロック再生回路
１６、１６ａ      角速度発生回路
１１、１１ａ      Ｄ／Ａ変換器
１２、１２ａ      分離回路
１３、１３ａ      復調器
２１ａ                  適応補正回路
【図１】
0003568791.tif 000002
【図２】
0003568791.tif 000003
【図３】
0003568791.tif 000004
【図４】
0003568791.tif 000005
【図５】
0003568791.tif 000006
【図６】
0003568791.tif 000007