(57)【特許請求の範囲】
【請求項１】
クロック信号に同期して動作する複数段のフリップフロップを有し、切替信号に応じてシフト方向を双方向に切替え可能で、かつ、入力信号の振幅が駆動電圧よりも小さな双方向シフトレジスタにおいて、
上記複数段のフリップフロップの両端に、上記入力信号を昇圧するレベルシフタを備えていることを特徴とする双方向シフトレジスタ。
【請求項２】
さらに、上記切替信号に応じて、上記両レベルシフタのうち、シフト方向の最後尾側のレベルシフタを停止させる制御手段を備えていることを特徴とする請求項１記載の双方向シフトレジスタ。
【請求項３】
上記各レベルシフタは、入力スイッチング素子を備えた電流駆動型のレベルシフト部を含んでいることを特徴とする請求項２記載の双方向シフトレジスタ。
【請求項４】
上記制御手段は、上記各レベルシフト部への入力信号として、上記入力スイッチング素子が遮断するレベルの信号を与えることによって、当該レベルシフタを停止させることを特徴とする請求項３記載の双方向シフトレジスタ。
【請求項５】
上記制御手段は、上記各レベルシフタへの電力供給を停止して、当該レベルシフタを停止させることを特徴とする請求項２記載の双方向シフトレジスタ。
【請求項６】
上記各レベルシフタは、出力安定手段を備えていることを特徴とする請求項２、３、４または５記載の双方向シフトレジスタ。
【請求項７】
上記出力安定手段は、レベルシフタの停止時に、予め定められた値に出力電圧を保つことを特徴とする請求項６記載の双方向シフトレジスタ。
【請求項８】
切替信号に基づいて入力側と出力側とを切り替えるとともに、入力側となった一方の端部から出力側となった他方の端部へ、複数のフリップフロップを介して入力信号を順次転送するシフトレジスタ部と、
上記シフトレジスタ部の両端部にそれぞれ隣接して設けられ、信号を昇圧して該シフトレジスタ部に出力するレベルシフタとを含む双方向シフトレジスタ。
【請求項９】
上記レベルシフタのうち、出力側となった端部に隣接するレベルシフタは動作を停止することを特徴とする請求項８記載の双方向シフトレジスタ。
【請求項１０】
停止中のレベルシフタの出力電圧を一定に保つ出力安定回路をさらに含むことを特徴とする請求項９記載の双方向シフトレジスタ。
【請求項１１】
出力側となった端部に隣接するレベルシフタに対する電力供給を中止し、該レベルシフタの動作を停止させる電源供給制御部をさらに含むことを特徴とする請求項８記載の双方向シフトレジスタ。
【請求項１２】
信号のレベルを変化させて、出力側となった端部に隣接するレベルシフタの動作を停止させるレベルの電圧を作成し、該電圧を該レベルシフタに与える入力切替回路をさらに含むことを特徴とする請求項８記載の双方向シフトレジスタ。
【請求項１３】
各レベルシフタは電圧駆動型であって、
上記電圧は、上記レベルシフタの動作可能な入力電圧範囲外の電圧であることを特徴とする請求項１２に記載の双方向シフトレジスタ。
【請求項１４】
各レベルシフタは電流駆動型であって、
上記電圧は、上記レベルシフタの入力段のスイッチング素子を遮断する電圧であることを特徴とする請求項１２に記載の双方向シフトレジスタ。
【請求項１５】
マトリクス状に配された複数の画素と、
上記各画素の各行に配置された複数のデータ信号線と、
上記各画素の各列に配置された複数の走査信号線と、
予め定められた周期の第１クロック信号に同期して、互いに異なるタイミングの走査信号を上記各走査信号線へ順次与える走査信号線駆動回路と、
予め定められた周期の第２クロック信号に同期して順次与えられ、かつ、上記各画素の表示状態を示す映像信号から、上記走査信号が与えられた走査信号線の各画素へのデータ信号を抽出して、上記各データ信号線へ出力するデータ信号線駆動回路とを有する画像表示装置において、
上記データ信号線駆動回路および走査信号線駆動回路の少なくとも一方は、上記第１あるいは第２クロック信号を上記クロック信号とする請求項１、２、３、４、５、６または７記載の双方向シフトレジスタを備えていることを特徴とする画像表示装置。
【請求項１６】
複数のデータ信号線と複数の走査信号線との交差部分にそれぞれ形成される複数の画素と、
上記複数のデータ信号線を順次駆動するデータ信号線駆動回路と、
上記複数の走査信号線を順次駆動する走査信号線駆動回路とを含み、
上記データ信号線駆動回路及び上記走査信号線駆動回路の少なくとも一方は、請求項８、９、１０、１１、１２、１３または１４記載の双方向シフトレジスタを有することを特徴とする画像表示装置。
【請求項１７】
上記データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されていることを特徴とする請求項１５または１６記載の画像表示装置。
【請求項１８】
上記データ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいることを特徴とする請求項１５、１６または１７記載の画像表示装置。
【請求項１９】
上記データ信号線駆動回路、走査信号線駆動回路および各画素は、６００度以下のプロセス温度で製造されたスイッチング素子を含んでいることを特徴とする請求項１５、１６、１７または１８記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、画像表示装置の駆動回路などに好適に使用され、入力信号の振幅が駆動電圧よりも低い場合でも入力信号を双方向にシフト可能な双方向シフトレジスタ、および、それを用いた画像表示装置に関するものである。
【０００２】
【従来の技術】
例えば、画像表示装置のデータ信号線駆動回路や走査信号線駆動回路では、各データ信号を映像信号からサンプリングする際のタイミングを取ったり、各走査信号線へ与える走査信号を作成したりするために、シフトレジスタが広く使用されている。さらに、表示部あるいは撮影部を反転可能な画像表示装置では、表示部あるいは撮影部の向きに応じて、上下や左右を反転させた鏡像を表示することが望まれるため、上記シフトレジスタとして、シフト方向を切替可能な双方向シフトレジスタが使用される。この場合、シフト方向が切替られると、画像の走査方向が反転する。したがって、各画素への映像信号を記憶することなく、鏡像を表示できる。
【０００３】
一方、電子回路の消費電力は、周波数と、負荷容量と、電圧の２乗とに比例して大きくなる。したがって、例えば、画像表示装置への映像信号を生成する回路など、画像表示装置に接続される回路、あるいは、画像表示装置では、消費電力を低減するため、駆動電圧が益々低く設定される傾向にある。
【０００４】
例えば、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路では、基板間あるいは同一基板内においても、しきい値電圧の相違が、例えば、数［Ｖ］程度に達することもあるため、駆動電圧の低減が十分に進んでいるとは言い難いが、例えば、上記映像信号の生成回路のように、単結晶シリコントランジスタを用いた回路では、駆動電圧は、例えば、５［Ｖ］や３．３［Ｖ］、あるいは、それ以下の値に設定されていることが多い。したがって、シフトレジスタの駆動電圧よりも低い入力信号が印加される場合、シフトレジスタには、入力信号を昇圧するレベルシフタが設けられる。
【０００５】
具体的には、例えば、図９に示すように、上記従来のシフトレジスタ１０１へ、例えば、５［Ｖ］程度の振幅の開始信号ＳＰが与えられると、レベルシフタ１０３は、シフトレジスタ１０１の駆動電圧（１５［Ｖ］）まで、開始信号ＳＰを昇圧する。レベルシフタ１０３の出力は、シフトレジスタ部１０２の一方端のフリップフロップＦ１  と、他方端のフリップフロップＦｎ  との双方へ印加され、シフトレジスタ部１０２は、クロック信号ＣＫに同期して、切替信号Ｌ／Ｒに応じた方向へ開始信号ＳＰをシフトする。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のシフトレジスタ１０１では、開始信号ＳＰをレベルシフトした後、両フリップフロップＦ１  ・Ｆｎ  へ伝送しているため、両フリップフロップＦ１  ・Ｆｎ  間の距離が離れる程、伝送距離が長くなり、消費電力が増大するという問題を生ずる。
【０００７】
具体的には、伝送距離が長くなるに従って、伝送用の信号線の容量が大きくなるので、レベルシフタ１０３に、より大きな駆動能力が必要となり、消費電力が増大する。さらに、多結晶シリコン薄膜トランジスタを用いて、レベルシフタ１０３を含む上記駆動回路が形成される場合のように、レベルシフタ１０３の駆動能力が十分ではない場合には、歪みのない波形を伝送するため、図中、破線で示すように、レベルシフタ１０３とフリップフロップＦｎ  との間にバッファ１０４を設ける必要があるので、さらに多くの消費電力が必要になる。
【０００８】
近年では、より表示画面が広く、かつ、高解像な画像表示装置が要求されているため、シフトレジスタ部１０２の段数が益々増加する傾向にある。したがって、両フリップフロップＦ１  〜Ｆｎ  の距離が増大しても消費電力の少ない双方向シフトレジスタ、および、画像表示装置が強く求められている。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、双方向にシフトが可能で、かつ、入力信号の振幅が低い場合でも正常に動作すると共に、消費電力の少ないシフトレジスタ、および、それを用いた画像表示装置を実現することにある。
【００１０】
【課題を解決するための手段】
本発明に係る双方向シフトレジスタは、上記課題を解決するために、クロック信号に同期して動作する複数段のフリップフロップを有し、切替信号に応じてシフト方向を双方向に切替え可能で、かつ、入力信号の振幅が駆動電圧よりも小さな双方向シフトレジスタにおいて、上記複数段のフリップフロップの両端に、上記入力信号を昇圧するレベルシフタを備えていることを特徴としている。
【００１１】
上記構成において、シフト方向が一方（第１方向）に指定されている場合、入力信号は、上記複数段のフリップフロップの一方端（第１端部）に設けられたレベルシフタ（第１レベルシフタ）にて昇圧された後、第１端部のフリップフロップへ印加され、上記クロック信号に同期して順次伝送される。これとは逆に、シフト方向が第１方向とは逆の方向（第２方向）に指定されている場合、入力信号は、上記複数段のフリップフロップのうち、第１端部とは逆方向の端部（第２端部）に設けられたレベルシフタ（第２レベルシフタ）にて昇圧された後、第２端部のフリップフロップへ印加され、上記クロック信号に同期して順次伝送される。
【００１２】
上記構成では、複数段のフリップフロップの両端に、第１および第２レベルシフタが設けられているので、唯一のレベルシフタが第１および第２端部のフリップフロップへレベルシフト後の信号を印加する場合に比べて、各レベルシフタからフリップフロップへの距離を短縮できる。この結果、レベルシフト後の信号の伝送距離を短縮できるので、レベルシフタの負荷容量を削減でき、レベルシフタに必要な駆動能力を抑制できる。これにより、例えば、レベルシフタの駆動能力が小さく、かつ、フリップフロップの両端間の距離が長い場合であっても、レベルシフタからフリップフロップまでの間にバッファを設ける必要がなくなり、双方向シフトレジスタの消費電力を削減できる。
【００１３】
上記構成の双方向シフトレジスタでは、さらに、上記切替信号に応じて、上記両レベルシフタのうち、シフト方向の最後尾側のレベルシフタを停止させる制御手段を備えている方が好ましい。
【００１４】
当該構成によれば、例えば、切替信号が第１方向を示している場合は、第２レベルシフタが停止し、第１レベルシフタのみが動作する。一方、第２方向の場合は、第１レベルシフタが停止して、第２レベルシフタのみが動作する。これにより、双方向シフトレジスタによる入力信号のシフトを阻害することなく、一方のレベルシフタを停止させることができ、双方が動作する場合よりも消費電力を削減できる。
【００１５】
さらに、上記構成の双方向シフトレジスタにおいて、上記各レベルシフタは、動作中、入力信号を印加する入力スイッチング素子が常時導通する電流駆動型のレベルシフト部を含んでいてもよい。
【００１６】
当該構成によれば、レベルシフタが動作している間、レベルシフタの入力スイッチング素子は、常時導通している。したがって、入力信号のレベルによって入力スイッチング素子を導通／遮断する電圧駆動型のレベルシフタとは異なり、入力信号の振幅が入力スイッチング素子のしきい値電圧よりも低い場合であっても、何ら支障なく、入力信号をレベルシフトできる。
【００１７】
さらに、電流駆動型のレベルシフタは、動作中、入力スイッチング素子が導通しているため、電圧駆動型のレベルシフタよりも消費電力が大きいが、２つのレベルシフタのうち、一方は、動作を停止している。これにより、入力信号の振幅が入力スイッチング素子のしきい値電圧よりも低い場合でもレベルシフト可能で、かつ、双方が同時に動作する場合よりも消費電力が少ない双方向シフトレジスタを実現できる。
【００１８】
また、上記構成の双方向シフトレジスタにおいて、上記制御手段は、上記各レベルシフト部への入力信号として、上記入力スイッチング素子が遮断するレベルの信号を与えることによって、当該レベルシフタを停止させてもよい。
【００１９】
当該構成によれば、一例として、入力スイッチング素子がＭＯＳトランジスタの場合を例にして説明すると、例えば、入力信号がゲートへ印加される場合は、ドレイン−ソース間が遮断されるレベルの入力信号をゲートへ印加すれば、入力スイッチング素子が遮断される。また、入力信号がソースへ印加される場合には、例えば、ドレインと略同じ入力信号を印加するなどして、入力スイッチング素子を遮断する。
【００２０】
いずれの構成であっても、制御手段が入力信号のレベルを制御して、入力スイッチング素子を遮断すれば、電流駆動型のレベルシフタは、動作を停止する。これにより、制御手段は、レベルシフタを停止できると共に、停止中、入力スイッチング素子に流れる電流の分だけ、消費電力を低減できる。
【００２１】
一方、上記制御手段を有する構成の各双方向シフトレジスタにおいて、上記制御手段は、上記各レベルシフタへの電力供給を停止して、当該レベルシフタを停止させてもよい。
【００２２】
当該構成によれば、制御手段は、各レベルシフタへの電力供給を停止して、当該レベルシフタを停止させる。これにより、制御手段は、レベルシフタを停止できると共に、動作中にレベルシフタで消費する電力の分だけ、消費電力を低減できる。
【００２３】
ところで、レベルシフタが動作を停止している間、レベルシフタの出力電圧が不定となると、当該レベルシフタに接続されているフリップフロップの動作が不安定になる虞れがある。
【００２４】
したがって、上記各構成の双方向シフトレジスタにおいて、上記各レベルシフタは、停止時に、予め定められた値に出力電圧を保つ出力安定手段を備えている方が好ましい。
【００２５】
当該構成によれば、レベルシフタが停止している間、当該レベルシフタの出力電圧は、出力安定手段によって所定の値に保たれる。この結果、不定な出力電圧に起因するフリップフロップの誤動作を防止でき、より安定した双方向シフトレジスタを実現できる。
【００２６】
一方、本発明に係る画像表示装置は、上記課題を解決するために、マトリクス状に配された複数の画素と、上記各画素の各行に配置された複数のデータ信号線と、上記各画素の各列に配置された複数の走査信号線と、予め定められた周期の第１クロック信号に同期して、互いに異なるタイミングの走査信号を上記各走査信号線へ順次与える走査信号線駆動回路と、予め定められた周期の第２クロック信号に同期して順次与えられ、かつ、上記各画素の表示状態を示す映像信号から、上記走査信号が与えられた走査信号線の各画素へのデータ信号を抽出して、上記各データ信号線へ出力するデータ信号線駆動回路とを有する画像表示装置において、上記データ信号線駆動回路および走査信号線駆動回路の少なくとも一方は、上記第１あるいは第２クロック信号を上記クロック信号とする上述のいずれかの構成の双方向シフトレジスタを備えていることを特徴としている。
【００２７】
ここで、画像表示装置では、データ信号線の数、あるいは、走査信号線の数が大きくなるに従って、各信号線毎のタイミングを生成するためのフリップフロップの数が大きくなり、フリップフロップの両端間の距離が長くなる。ところが、上記各構成の双方向シフトレジスタは、レベルシフタの駆動能力が小さく、かつ、フリップフロップの両端間の距離が長い場合であっても、バッファを削減でき、消費電力を削減できる。また、画像表示装置では、双方向シフトレジスタを用いて、データ信号線あるいは走査信号線の走査方向を反転することで、各画素へ鏡像を表示できる。
【００２８】
それゆえ、データ信号線駆動回路および走査信号線駆動回路の少なくとも一方に、上記各構成の双方向シフトレジスタを備えることによって、鏡像表示が可能で、かつ、消費電力の少ない画像表示装置を実現できる。
【００２９】
さらに、上記構成の画像表示装置において、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されている方が望ましい。
【００３０】
当該構成によれば、データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されており、データ信号線駆動回路と各画素との間の配線、並びに、走査信号線駆動回路と各画素との間の配線は、当該基板上に配され、基板外に出す必要がない。この結果、データ信号線の数および走査信号線の数が増加しても、基板外に出す信号線の数が変化せず、組み立て時の手間を削減できる。また、各信号線を基板外と接続するための端子を設ける必要がないため、各信号線の容量の不所望な増大を防止できると共に、集積度の低下を防止できる。
【００３１】
ところで、多結晶シリコン薄膜は、単結晶シリコンに比べて、基板面積を拡大しやすい一方で、多結晶シリコントランジスタは、単結晶シリコントランジスタに比べて、例えば、移動度やしきい値などのトランジスタ特性が劣っている。したがって、単結晶シリコントランジスタを用いて各回路を製造すると、表示面積の拡大が難しく、多結晶シリコン薄膜トランジスタを用いて各回路を製造すると、各回路の駆動能力が低下してしまう。なお、両駆動回路と画素とを別の基板上に形成した場合は、各信号線で両基板間を接続する必要があり、製造時に手間がかかると共に、各信号線の容量が増大してしまう。
【００３２】
したがって、上述の各構成の画像表示装置では、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいる方が好ましい。
【００３３】
当該構成では、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、いずれも、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいるため、表示面積を容易に拡大できる。さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、上記各構成の双方向シフトレジスタが使用されているので、レベルシフタの駆動能力が低い場合であっても、何ら支障なく、レベルシフト後の入力信号をフリップフロップの両端へ印加できる。この結果、消費電力が少なく、かつ、表示面積の広い画像表示装置を実現できる。
【００３４】
加えて、上述の各構成の画像表示装置において、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、６００度以下のプロセス温度で製造されたスイッチング素子を含んでいる方が望ましい。
【００３５】
当該構成によれば、スイッチング素子のプロセス温度が６００度以下に設定されるので、各スイッチング素子の基板として、通常のガラス基板（歪み点が６００度以下のガラス基板）を使用しても、歪み点以上のプロセスに起因するソリやタワミが発生しない。この結果、実装がさらに容易で、より表示面積の広い画像表示装置を実現できる。
【００３６】
【発明の実施の形態】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。なお、本発明は、双方向にシフト可能なシフトレジスタに広く適用できるが、以下では、好適な例として、画像表示装置に適用した場合について説明する。
【００３７】
すなわち、図２に示すように、本実施形態に係る画像表示装置５１は、マトリクス状に配された画素ＰＩＸを有する表示部５２と、各画素ＰＩＸを駆動するデータ信号線駆動回路５３および走査信号線駆動回路５４とを備えており、制御回路５５が各画素ＰＩＸの表示状態を示す映像信号ＤＡＴを生成すると、当該映像信号ＤＡＴに基づいて画像を表示できる。
【００３８】
上記表示部５２および両駆動回路５３・５４は、製造時の手間と、配線容量とを削減するために、同一基板上に設けられている。また、より多くの画素ＰＩＸを集積し、表示面積を拡大するために、上記各回路５２〜５４は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタから構成されている。さらに、通常のガラス基板（歪み点が６００度以下のガラス基板）を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しないように、上記多結晶薄膜シリコントランジスタは、６００度以下のプロセス温度で製造される。
【００３９】
ここで、上記表示部５２は、ｌ本のデータ信号線ＳＬ１  〜ＳＬｌ  と、各データ信号線ＳＬ１  〜ＳＬｌ  にそれぞれ交差するｍ本の走査信号線ＧＬ１  〜ＧＬｍ  とを備えている。ｌ以下の任意の正整数をｉ、ｍ以下の任意の正整数をｊとすると、データ信号線ＳＬｉ  と走査信号線ＧＬｊ  との組み合わせ毎に、画素ＰＩＸ（ｉ，ｊ）  が設けられており、各画素ＰＩＸ（ｉ，ｊ）  は、隣接する２本のデータ信号線ＳＬｉ  ・ＳＬｉ＋１  、および、隣接する２本の走査信号線ＧＬｊ  ・ＧＬｊ＋１  で包囲された部分に配される。
【００４０】
一方、上記画素ＰＩＸ（ｉ，ｊ）  は、例えば、図３に示すように、ゲートが走査信号線ＧＬｊ  へ、ドレインがデータ信号線ＳＬｉ  に接続された電界効果トランジスタ（スイッチング素子）ＳＷと、当該電界効果トランジスタＳＷのソースに、一方電極が接続された画素容量ＣＰ  とを備えている。また、画素容量ＣＰ  の他端は、全画素ＰＩＸに共通の共通電極線に接続されている。上記画素容量ＣＰ  は、液晶容量ＣＬ  と、必要に応じて付加される補助容量ＣＳ  とから構成されている。
【００４１】
上記画素ＰＩＸ（ｉ，ｊ）  において、走査信号線ＧＬｊ  が選択されると、電界効果トランジスタＳＷが導通し、データ信号線ＳＬｉ  に印加された電圧が画素容量ＣＰ  へ印加される。一方、当該走査信号線ＧＬｊ  の選択期間が終了して、電界効果トランジスタＳＷが遮断されている間、画素容量ＣＰ  は、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量ＣＬ  に印加される電圧によって変化する。したがって、走査信号線ＧＬｊ  を選択し、データ信号線ＳＬｉ  へ映像データに応じた電圧を印加すれば、当該画素ＰＩＸ（ｉ，ｊ）  の表示状態を、映像データを合わせて変化させることができる。
【００４２】
図２に示す画像表示装置５１では、走査信号線駆動回路５４が走査信号線ＧＬを選択し、選択中の走査信号線ＧＬとデータ信号線ＳＬとの組み合わせに対応する画素ＰＩＸへの映像データが、データ信号線駆動回路５３によって、それぞれのデータ信号線ＳＬへ出力される。これにより、当該走査信号線ＧＬに接続された画素ＰＩＸ…へ、それぞれの映像データが書き込まれる。さらに、走査信号線駆動回路５４が走査信号線ＧＬを順次選択し、データ信号線駆動回路５３が各データ信号線ＳＬへ映像データを出力する。この結果、表示部５２の全画素ＰＩＸに、それぞれの映像データが書き込まれる。
【００４３】
ここで、上記制御回路５５からデータ信号線駆動回路５３までの間、各画素ＰＩＸへの映像データは、映像信号ＤＡＴとして、時分割で伝送されており、データ信号線駆動回路５３は、タイミング信号となる所定の周期のクロック信号ＣＫＳとスタート信号ＳＰＳとに基づいたタイミングで、映像信号ＤＡＴから、各映像データを抽出している。
【００４４】
具体的には、上記データ信号線駆動回路５３は、クロック信号ＣＫＳに同期して、切替信号Ｌ／Ｒが示すシフト方向へ開始信号ＳＰＳを順次シフトすることによって、１クロックずつタイミングが異なる出力信号Ｓ１  〜Ｓｌ  を生成するシフトレジスタ５３ａと、各出力信号Ｓ１  〜Ｓｌ  が示すタイミングで、映像信号ＤＡＴをサンプリングして、各データ信号線Ｓ１  〜Ｓｌ  へ出力する映像データを映像信号ＤＡＴから抽出するサンプリング部５３ｂとを備えている。ここで、後述するように、切替信号Ｌ／Ｒが右方向（Ｓ１  からＳｌ  への方向）へのシフトを示している場合、出力信号Ｓ１  が最も早いタイミングとなり、切替信号Ｌ／Ｒが左方向へのシフトを示している場合、出力信号Ｓｌ  が最も早いタイミングとなる。したがって、切替信号Ｌ／Ｒを切り替えることによって、各データ信号線Ｓ１  〜Ｓｌ  への映像データを映像信号ＤＡＴから抽出する順番を変更でき、表示部５２に左右が反転した映像を表示できる。
【００４５】
同様に、走査信号線駆動回路５４は、クロック信号ＣＫＧに同期して、切替信号Ｕ／Ｄが示すシフト方向へ、開始信号ＳＰＧを順次シフトすることによって、１クロックずつタイミングが異なる走査信号を、各走査信号線ＧＬ１  〜ＧＬｍ  へ出力するシフトレジスタ５４ａを備えている。したがって、切替信号Ｕ／Ｄが下方向（ＧＬ１  からＧＬｍ  への方向）へのシフトを示している場合、走査信号線ＧＬ１  への出力信号が最も早いタイミングとなり、切替信号Ｕ／Ｄが上方向へのシフトを示している場合、走査信号線ＧＬｍ  への出力信号が最も早いタイミングとなる。これにより、切替信号Ｕ／Ｄを切り替えることで、走査信号線ＧＬ１  〜ＧＬｍ  を選択する順番を変更でき、表示部５２へ上下が反転した映像を表示できる。
【００４６】
ここで、本実施形態に係る画像表示装置５１では、表示部５２および両駆動回路５３・５４が多結晶シリコン薄膜トランジスタで形成されており、これらの回路５２〜５４の駆動電圧ＶＣＣは、例えば、１５［Ｖ］程度に設定されている。一方、制御回路５５は、上記各回路５２〜５４とは異なる基板上に、単結晶シリコントランジスタで形成されており、駆動電圧は、例えば、５［Ｖ］あるいは、それ以下の電圧など、上記駆動電圧ＶＣＣよりも低い値に設定されている。なお、上記各回路５２〜５４と、制御回路５５とは、互いに異なる基板に形成されているが、両者間で伝送される信号の数は、上記各回路５２〜５４間の信号の数よりも大幅に少なく、例えば、映像信号ＤＡＴや、各開始信号ＳＰＳ（ＳＰＧ）、クロック信号ＣＫＳ（ＣＫＧ）あるいは切替信号Ｌ／Ｒ（Ｕ／Ｄ）程度である。また、制御回路５５は、単結晶シリコントランジスタで形成されているので十分な駆動能力を確保しやすい。したがって、互いに異なる基板上に形成しても、製造時の手間や配線容量あるいは消費電力の増加は、問題とならない程度に抑えられている。
【００４７】
ここで、本実施形態では、上記シフトレジスタ５３ａ・５４ａの少なくとも一方は、図１に示すシフトレジスタ１が使用されている。なお、以下では、いずれのシフトレジスタとして使用する場合も含むように、上記各開始信号ＳＰＳ（ＳＰＧ）をＳＰと称し、切替信号Ｌ／Ｒ（Ｕ／Ｄ）をＬ／Ｒで参照する。また、シフトレジスタ１の段数ｌ（ｍ）をｎで参照し、出力信号をＳ１  〜Ｓｎ  と称する。
【００４８】
具体的には、上記シフトレジスタ１は、複数段のフリップフロップＦ１  〜Ｆｎ  からなり、クロック信号ＣＫに同期して、双方向にシフト可能なシフトレジスタ部２を備えている。本実施形態に係るシフトレジスタ部２は、切替信号Ｌ／Ｒ自体と、切替信号Ｌ／Ｒをインバータ３で反転した信号とに基づいて、シフト方向を判定しており、切替信号Ｌ／Ｒが右または下方向（順方向）を示している場合、左または上側端のフリップフロップＦ１  から右または下側端のフリップフロップＦｎ  へ、開始信号ＳＰを伝送する。一方、切替信号Ｌ／Ｒが左または上方向（逆方向）を示している場合、シフトレジスタ部２は、フリップフロップＦｎ  からフリップフロップＦ１  へ開始信号ＳＰを伝送する。
【００４９】
上述したように、制御回路５５の駆動電圧は、シフトレジスタ１の駆動電圧ＶＣＣよりも低く設定されており、開始信号ＳＰの振幅も当該駆動電圧ＶＣＣよりも低く設定されている。したがって、上記シフトレジスタ１には、さらに、開始信号ＳＰを昇圧して、シフトレジスタ部２へ与えるレベルシフタ１１・１２が設けられている。
【００５０】
本実施形態では、上記レベルシフタ１１・１２は、シフトレジスタ部２の両端に設けられており、左（または上）端に設けられたレベルシフタ１１は、開始信号ＳＰを昇圧して上記フリップフロップＦ１  へ出力すると共に、右（または下）側端に設けられたレベルシフタ１２は、上記フリップフロップＦｎ  へ出力する。さらに、上記レベルシフタ１１・１２は、上記切替信号Ｌ／Ｒに基づいて、一方のみが動作するように構成されており、切替信号Ｌ／Ｒが順方向のシフトを指示している場合、入力側となるレベルシフタ１１のみが動作すると共に、逆方向のシフトを指示している場合は、レベルシフタ１２のみが動作して、レベルシフタ１１は動作を停止する。なお、上記レベルシフタ１１・１２が特許請求の範囲に記載の制御手段およびレベルシフタに対応する。
【００５１】
上記構成において、切替信号Ｌ／Ｒが順方向シフトを指示している場合、レベルシフタ１１が開始信号ＳＰを昇圧して、フリップフロップＦ１  へ入力する。一方、各フリップフロップＦ１  〜Ｆｎ  は、前段、すなわち、左（または上）側に隣接する回路の出力信号を、クロック信号ＣＫに同期して、各段の出力信号Ｓ１  〜Ｓｎ  として出力すると共に、次段、すなわち、右（または下）側に隣接する回路へ出力する。これにより、開始信号ＳＰは、１クロック毎に順方向へ伝送され、各フリップフロップＦ１  〜Ｆｎ  は、左（または上）側に隣接する回路、すなわち、レベルシフタ１１およびフリップフロップＦ１  〜Ｆ（ｎ−１）  の出力信号よりも１クロック遅れて、出力信号Ｓ１  〜Ｓｎ  を出力する。また、この状態では、レベルシフタ１２は、切替信号の反転信号Ｌ／Ｒバーに基づいて動作を停止している。
【００５２】
これとは逆に、切替信号Ｌ／Ｒが逆方向シフトを示している場合、レベルシフタ１１は、動作を停止し、レベルシフタ１２が動作を開始する。この状態で、開始信号ＳＰが印加されると、レベルシフタ１２は、開始信号ＳＰを昇圧して、フリップフロップＦｎ  へ入力し、各フリップフロップＦｎ  〜Ｆ１  は、右（または下）側に隣接する回路の出力信号を、クロック信号ＣＫに同期して左（または上）側に隣接する回路へ出力する。これにより、開始信号ＳＰは、１クロック毎に逆方向へ伝送され、各フリップフロップＦ１  〜Ｆｎ  は、右（または上）側に隣接する回路、すなわち、フリップフロップＦ２  〜Ｆｎ  およびレベルシフタ１２の出力信号よりも１クロック遅れて、出力信号Ｓ１  〜Ｓｎ  を出力する。
【００５３】
上記構成では、レベルシフタ１１・１２がシフトレジスタ部２の両側に設けられている。したがって、一方側に設けられたレベルシフタの出力信号をシフトレジスタ部の両端に伝送する場合に比べて、レベルシフタ１１とフリップフロップＦ１  との間、および、レベルシフタ１２とフリップフロップＦｎ  との間を、いずれも短く設定でき、各レベルシフタ１１（１２）の負荷容量を大幅に削減できる。また、開始信号ＳＰ自体を両レベルシフタ１１（１２）へ伝送した後で昇圧するので、レベルシフト後の開始信号を伝送する場合よりも、シフトレジスタ部２の両端間を伝送される信号の振幅が小さくなる。これらの結果、例えば、レベルシフタ１１（１２）を多結晶シリコン薄膜トランジスタで構成した場合のように、レベルシフタ１１（１２）の駆動能力が低く、かつ、シフトレジスタ部２の段数が多い場合であっても、バッファ回路を設けずに、フリップフロップＦ１  （Ｆｎ  ）を駆動でき、シフトレジスタ１の消費電力を削減できる。
【００５４】
さらに、本実施形態では、シフト方向に応じて、両レベルシフタ１１・１２のうち、シフトレジスタ部２の入力側のみを動作させ、出力側を停止させている。この結果、双方が常時動作する場合に比べて、シフトレジスタ１の消費電力をさらに低減できる。
【００５５】
ここで、開始信号ＳＰの振幅が入力段のトランジスタのしきい値を下回った場合、開始信号ＳＰによってトランジスタをオン／オフする電圧駆動型のレベルシフタは、動作できなくなるので、レベルシフタ１１・１２として、電流駆動型のレベルシフタが使用される。当該電流駆動型のレベルシフタは、後述するように、トランジスタ特性が低い場合や、高速駆動が要求される場合であっても動作できる一方で、動作中は、常時、電流が流れているため、上記電圧駆動型のレベルシフタに比べて電力消費が大きくなってしまう。したがって、特に、電流駆動型のレベルシフタを使用する場合は、本実施形態のように、一方のレベルシフタ１１（１２）を停止させる方が望ましい。
【００５６】
なお、電圧駆動型のレベルシフタを使用する場合であっても、少なくとも出力が変化する際には電力を消費するので、一方のレベルシフタ１１（１２）を停止させる方がよい。
【００５７】
〔第２の実施形態〕
本実施形態では、上記レベルシフタ１１（１２）の動作を停止させる方法の一例として、レベルシフタ１１（１２）への電力供給を停止する場合について説明する。すなわち、本実施形態に係るシフトレジスタ１ａでは、図４に示すように、レベルシフタ１１への電力供給を制御する電源供給制御部１３と、レベルシフタ１２への電力供給を制御する電源供給制御部１４とが設けられている。なお、本実施形態では、電源供給制御部１３および１４が特許請求の範囲に記載の制御手段に対応し、レベルシフタ１１および１２がレベルシフタに対応する。
【００５８】
上記電源供給制御部１３は、切替信号Ｌ／Ｒが順方向を示している場合にのみ、レベルシフタ１１へ電力を供給し、逆方向を示している場合には、電力供給を中止して、レベルシフタ１１を停止させる。同様に、電源供給制御部１４は、切替信号Ｌ／Ｒが逆方向を示している場合にのみ、レベルシフタ１２へ電力を供給する。
【００５９】
上記構成によれば、各レベルシフタ１１・１２には、それぞれが動作している期間にのみ、電力が供給される。したがって、動作を停止している方のレベルシフタ１１・１２では、電力が消費されず、シフトレジスタ１の消費電力を低減できる。
【００６０】
〔第３の実施形態〕
ところで、レベルシフタ１１（１２）は、回路構成や駆動電圧ＶＣＣによって、動作可能な入力電圧範囲（入力ダイナミックレンジ）が決められているため、当該入力ダイナミックレンジ外の入力信号をレベルシフタ１１（１２）へ与えても、レベルシフタ１１（１２）を停止させることができる。
【００６１】
以下では、レベルシフタ１１（１２）への入力する信号レベルを制御して、レベルシフタ１１（１２）を停止させる場合の一例として、上記入力ダイナミックレンジに接地レベルが含まれていない場合について、図５に基づいて説明する。
【００６２】
すなわち、本実施形態に係るシフトレジスタ１ｂには、開始信号ＳＰおよび接地レベルの一方を選択して、レベルシフタ１１へ入力する入力切替回路１５と、両者の一方を選択して、レベルシフタ１２へ入力する入力切替回路１６とが設けられている。入力切替回路１５は、一端に開始信号ＳＰが印加され、他端がレベルシフタ１１の入力に接続されると共に、切替信号Ｌ／Ｒが順方向を示す場合に導通するＭＯＳトランジスタ１５ａと、レベルシフタ１１の入力と接地レベルとの間に設けられ、切替信号Ｌ／Ｒが逆方向を示す場合に導通するＭＯＳトランジスタ１５ｂとを備えている。同様に、入力切替回路１６には、切替信号Ｌ／Ｒが逆方向を示す場合に導通して、開始信号ＳＰをレベルシフタ１２へ印加するＮ型のＭＯＳトランジスタ１６ａと、順方向を示す場合に導通して、レベルシフタ１２の入力を接地させるＭＯＳトランジスタ１６ｂとが設けられている。
【００６３】
なお、本実施形態では、上記入力切替回路１５および１６が特許請求の範囲に記載の制御手段に対応し、レベルシフタ１１および１２がレベルシフト部に対応する。
【００６４】
本実施形態では、上記各ＭＯＳトランジスタ１５ａ〜１６ｂがＮ型であり、切替信号Ｌ／Ｒがハイレベルの場合、順方向を示している。したがって、ＭＯＳトランジスタ１５ａのゲートには、切替信号Ｌ／Ｒが印加され、ＭＯＳトランジスタ１６ａのゲートには、インバータ３の出力信号が印加される。また、ＭＯＳトランジスタ１５ｂのゲートには、切替信号の反転信号Ｌ／Ｒバーが印加され、ＭＯＳトランジスタ１６ｂのゲートには、反転信号Ｌ／Ｒバーがインバータ４にて反転された後、印加される。
【００６５】
上記構成によれば、切替信号Ｌ／Ｒが順方向を示している場合、レベルシフタ１１には、開始信号ＳＰが印加され、レベルシフタ１２の入力は接地される。ここで、レベルシフタ１２の入力ダイナミックレンジには、接地レベルが含まれていないので、レベルシフタ１２が停止する。これにより、レベルシフタ１１のみを動作させることができる。これとは逆に、切替信号Ｌ／Ｒが逆方向を示している場合は、レベルシフタ１１に入力ダイナミックレンジ外の入力が与えられ、レベルシフタ１２のみが動作する。
【００６６】
なお、レベルシフタ１１（１２）の停止時に入力切替回路１５（１６）が出力する電圧は、レベルシフタ１１（１２）の入力ダイナミックレンジ外の電圧であればよいが、後述するように、レベルシフタ１１（１２）が電流駆動型の場合は、レベルシフタ１１（１２）の入力段のトランジスタが遮断される電圧、すなわち、貫通電流が流れない電圧に設定する方が、貫通電流に起因する電力消費を削減でき、より低消費電力なシフトレジスタ１ｂを実現できる。
【００６７】
〔第４の実施形態〕
ところで、上記第１ないし第３の実施形態では、レベルシフタ１１（１２）は、直接、フリップフロップＦ１  （Ｆｎ  ）に接続されているため、動作停止時に、レベルシフタ１１（１２）の出力信号が不定となり、フリップフロップＦ１  （Ｆｎ  ）が誤動作する虞れがある。
【００６８】
これに対して、本実施形態に係るシフトレジスタ１ｃでは、図６に示すように、レベルシフタ１１（１２）に、動作停止時の出力電圧を安定させるための出力安定回路（出力安定手段）１７（１８）が設けられている。なお、出力安定回路１７（１８）は、いずれのシフトレジスタ１（１ａ〜１ｃ）に設けることもできるが、以下では、図１に示すシフトレジスタ１に設けた場合について説明する。
【００６９】
具体的には、本実施形態に係る出力安定回路１７は、レベルシフタ１１の出力と接地レベルとの間に設けられ、ゲートに印加される切替信号Ｌ／Ｒが逆方向を示している場合に導通するＮ型のＭＯＳトランジスタから構成されている。同様に、出力安定回路１８は、レベルシフタ１２の出力と接地レベルとの間に設けられたＮ型のＭＯＳトランジスタから構成され、切替信号Ｌ／Ｒが順方向を示している場合に導通する。なお、この例では、切替信号Ｌ／Ｒがハイレベルの場合、順方向を示しているので、出力安定回路１７において、ＭＯＳトランジスタのゲートにインバータ３の出力信号が印加され、出力安定回路１８において、ＭＯＳトランジスタのゲートに切替信号Ｌ／Ｒが印加されている。
【００７０】
上記構成によれば、レベルシフタ１１（１２）が停止している間、出力安定回路１７（１８）のＭＯＳトランジスタが導通して、レベルシフタ１１（１２）の出力を接地レベルへと低下させる。この結果、停止中のレベルシフタ１１（１２）の出力電圧が不定の場合とは異なり、当該レベルシフタ１１（１２）に接続されたフリップフロップＦ１  （Ｆｎ  ）の誤動作を防止でき、より安定したシフトレジスタ１ｃを実現できる。
【００７１】
〔第５の実施形態〕
本実施形態では、上記シフトレジスタ１（１ａ〜１ｃ）の具体例として、電流駆動型のレベルシフタ１１（１２）と、電源供給制御部１３（１４）と、入力切替回路１５（１６）と、出力安定回路１７（１８）とを全て備えた場合について、図７に示す回路図を参照して説明する。なお、同図では、レベルシフタ１１に関連する部材（１１・１３・１５・１７）のみを例示している。
【００７２】
具体的には、本実施形態に係るレベルシフタ１１は、電流駆動型のレベルシフタであり、入力段の差動入力対として、ソースが互いに接続されたＰ型のＭＯＳトランジスタＰ１・Ｐ２と、両トランジスタＰ１・Ｐ２のソースへ所定の電流を供給する定電流源Ｉ１と、カレントミラー回路を構成し、両トランジスタＰ１・Ｐ２の能動負荷となるＮ型のＭＯＳトランジスタＮ３・Ｎ４と、差動入力対の出力を増幅するＣＭＯＳ構造のトランジスタＰ１１・Ｎ１２とを備えている。
【００７３】
上記トランジスタＰ１のゲートには、後述するトランジスタＮ３１を介して、開始信号ＳＰが入力され、トランジスタＰ２のゲートには、後述するトランジスタＮ３３を介して、開始信号の反転信号ＳＰバーが入力される。また、トランジスタＮ３・Ｎ４のゲートは、互いに接続され、さらに、上記トランジスタＰ１・Ｎ３のドレインに接続されている。一方、互いに接続されたトランジスタＰ２・Ｎ４のドレインは、上記トランジスタＰ１１・Ｎ１２のゲートに接続される。なお、トランジスタＮ３・Ｎ４のソースは、上記電源供給制御部１３としてのＮ型のＭＯＳトランジスタＮ２１を介して接地される。
【００７４】
一方、入力切替回路１５には、開始信号ＳＰと上記トランジスタＰ１のゲートとの間に設けられたＮ型のＭＯＳトランジスタＮ３１と、トランジスタＰ１のゲートと駆動電圧ＶＣＣとの間に設けられたＰ型のＭＯＳトランジスタＰ３２とが設けられている。同様に、上記トランジスタＰ２のゲートには、トランジスタＮ３３を介して、開始信号の反転信号ＳＰバーが印加され、トランジスタＰ３４を介して、駆動電圧ＶＣＣが与えられる。
【００７５】
さらに、本実施形態に係る出力安定回路１７は、レベルシフタ１１の停止時の出力電圧を駆動電圧ＶＣＣに安定させる構成であり、駆動電圧ＶＣＣと上記両トランジスタＰ１１・Ｎ１２のゲートとの間に、Ｐ型のＭＯＳトランジスタＰ４１を備えている。
【００７６】
本実施形態では、切替信号Ｌ／Ｒは、ハイレベルの場合、順方向を示し、レベルシフタ１１が動作するように設定されている。したがって、上記各トランジスタＮ２１〜Ｐ４１のゲートには、切替信号Ｌ／Ｒが印加される。
【００７７】
上記構成において、切替信号Ｌ／Ｒが順方向を示している場合（ハイレベルの場合）、トランジスタＮ２１・Ｎ３１・Ｎ３３が導通し、トランジスタＰ３２・Ｐ３４・Ｐ４１が遮断される。この状態では、定電流源Ｉ１の電流は、トランジスタＰ１およびＮ３、あるいは、トランジスタＰ２およびＮ４を介した後、さらに、トランジスタＮ２１を介して流れる。また、両トランジスタＰ１・Ｐ２のゲートには、開始信号ＳＰ、あるいは、開始信号の反転信号ＳＰバーが印加される。この結果、両トランジスタＰ１・Ｐ２には、それぞれのゲート−ソース間電圧の比率に応じた量の電圧が流れる。一方、トランジスタＮ３・Ｎ４は、能動負荷として働くので、トランジスタＰ２・Ｎ４の接続点の電圧は、両信号ＳＰ・ＳＰバーの電圧レベルの差に応じた電圧となる。当該電圧は、ＣＭＯＳのトランジスタＰ１１・Ｎ１２のゲート電圧となり、両トランジスタＰ１１・Ｎ１２で電力増幅された後、出力電圧ＯＵＴとして出力される。
【００７８】
上記レベルシフタ１１は、開始信号ＳＰによって、入力段のトランジスタＰ１・Ｐ２の導通／遮断を切り換える構成、すなわち、電圧駆動型とは異なり、動作中、入力段のトランジスタＰ１・Ｐ２が常時導通する電流駆動型であり、両トランジスタＰ１・Ｐ２のゲート−ソース間電圧の比率に応じて、定電流源Ｉ１の電流を分流することによって、開始信号ＳＰをレベルシフトする。これにより、開始信号ＳＰの振幅が入力段のトランジスタＰ１・Ｐ２のしきい値よりも低い場合であっても、何ら支障なく、開始信号ＳＰをレベルシフトできる。
【００７９】
この結果、図８に示すように、レベルシフタ１１は、切替信号Ｌ／Ｒがハイレベルの間、波高値が駆動電圧ＶＣＣよりも低い値（例えば、５［Ｖ］程度）の開始信号ＳＰと同一形状で、波高値が駆動電圧ＶＣＣ（例えば、１５［Ｖ］程度）に昇圧された出力電圧ＯＵＴを出力できる。
【００８０】
これとは逆に、切替信号Ｌ／Ｒが逆方向を示している場合（ローレベルの場合）、定電流源Ｉ１から、トランジスタＰ１およびＮ３、あるいは、トランジスタＰ２およびＮ４を介して流れる電流は、トランジスタＮ２１によって遮断される。この状態では、定電流源Ｉ１からの電流供給がトランジスタＮ２１にて阻止されるため、当該電流に起因する消費電力を削減できる。また、この状態では、両トランジスタＰ１・Ｐ２へ電流が供給されないため、両トランジスタＰ１・Ｐ２は、差動入力対として動作することができず、出力端、すなわち、両トランジスタＰ２・Ｎ４の接続点の電位を決定できなくなる。
【００８１】
さらに、この状態では、入力切替回路１５のトランジスタＮ３１・Ｎ３３が遮断され、トランジスタＰ３２・Ｐ３４が導通している。この結果、両トランジスタＰ１・Ｐ２のゲート電圧は、いずれも駆動電圧ＶＣＣとなり、両トランジスタＰ１・Ｐ２が遮断される。これにより、トランジスタＮ２１を遮断する場合と同様に、定電流源Ｉ１が出力する電流分だけ、消費電流を低減できる。また、この状態では、両トランジスタＰ１・Ｐ２は、差動入力対として動作することができなくなり、上記出力端の電位を決定できなくなる。
【００８２】
加えて、切替信号Ｌ／Ｒが逆方向を示している場合には、さらに、出力安定回路１７のトランジスタＰ４１が導通する。この結果、上記出力端、すなわち、ＣＭＯＳのトランジスタＰ１１・Ｎ１２のゲート電位は、駆動電圧ＶＣＣとなり、出力電圧ＯＵＴがローレベルとなる。この結果、図８に示すように、切替信号Ｌ／Ｒが逆方向を示している場合、レベルシフタ１１の出力電圧ＯＵＴは、開始信号ＳＰに拘わらず、ローレベルのまま保たれる。
【００８３】
ここで、図７では、レベルシフタ１１に関連する部材を例示したが、レベルシフタ１２に関連する部材（１２・１４・１６・１８）では、切替信号Ｌ／Ｒに代えて、例えば、インバータ３の出力信号など、切替信号の反転信号Ｌ／Ｒバーが印加される。また、同図では、電源供給制御部１３、入力切替回路１５および出力安定回路１７を全て備えた場合を例にして説明したが、電源供給制御部１３（１４）を削除する場合には、トランジスタＮ２１を削除して、トランジスタＮ３・Ｎ４のソースを接地すればよい。また、入力切替回路１５（１６）を削除する場合には、トランジスタＮ３１〜Ｐ３４を削除して、開始信号ＳＰをトランジスタＰ１のゲートへ印加し、開始信号の反転信号ＳＰバーをトランジスタＰ２のゲートに印加すればよい。さらに、トランジスタＰ４１を削除すれば、出力安定回路１７（１８）を削除したレベルシフタを構成できる。
【００８４】
なお、上記第１ないし第５の実施形態では、シフトレジスタの適用例として、画像表示装置を例にして説明したが、双方向シフトが必要で、入力信号の振幅がシフトレジスタの駆動電圧よりも低い入力信号が与えられる用途であれば、本発明に係る双方向シフトレジスタを広く適用できる。ただし、画像表示装置では、解像度の向上と表示面積の拡大とが強く求められているため、シフトレジスタの段数が多く、かつ、レベルシフタの駆動能力を十分に確保できないことが多い。したがって、画像表示装置の駆動回路に適用した場合は、特に効果的である。
【００８５】
【発明の効果】
本発明に係る双方向シフトレジスタは、以上のように、双方向のシフトレジスタとして動作する複数段のフリップフロップの両端に、上記入力信号を昇圧するレベルシフタを備えている構成である。
【００８６】
上記構成では、複数段のフリップフロップの両端にレベルシフタが設けられているので、各レベルシフタからフリップフロップへの距離を短縮できる。この結果、レベルシフト後の信号の伝送距離を短縮できるので、レベルシフタとフリップフロップとの間のバッファを削除でき、双方向シフトレジスタの消費電力を削減できるという効果を奏する。
【００８７】
本発明に係る双方向シフトレジスタは、以上のように、上記構成に加えて、さらに、上記切替信号に応じて、上記両レベルシフタのうち、シフト方向の最後尾側のレベルシフタを停止させる制御手段を備えている構成である。
【００８８】
当該構成によれば、双方向シフトレジスタによる入力信号のシフトを阻害することなく、一方のレベルシフタを停止させることができるので、双方が動作する場合よりも消費電力を削減できるという効果を奏する。
【００８９】
本発明に係る双方向シフトレジスタは、以上のように、上記構成において、上記各レベルシフタは、動作中、入力信号を印加する入力スイッチング素子が常時導通する電流駆動型のレベルシフト部を含んでいる構成である。
【００９０】
当該構成によれば、レベルシフタの一方では、入力スイッチング素子が常時導通して、入力信号をレベルシフトすると共に、他方は、動作を停止する。これにより、入力信号の振幅が入力スイッチング素子のしきい値電圧よりも低い場合でもレベルシフト可能で、かつ、消費電力が少ない双方向シフトレジスタを実現できるという効果を奏する。
【００９１】
本発明に係る双方向シフトレジスタは、以上のように、上記構成において、上記制御手段は、上記各レベルシフト部への入力信号として、上記入力スイッチング素子が遮断するレベルの信号を与えることによって、当該レベルシフタを停止させる構成である。
【００９２】
当該構成によれば、制御手段が入力信号のレベルを制御して入力スイッチング素子を遮断することで、レベルシフタの動作を停止する。これにより、制御手段は、レベルシフタを停止できると共に、停止中、入力スイッチング素子に流れる電流の分だけ、消費電力を低減できるという効果を奏する。
【００９３】
本発明に係る双方向シフトレジスタは、以上のように、上記制御手段を有する各構成において、上記制御手段は、上記各レベルシフタへの電力供給を停止して、当該レベルシフタを停止させる構成である。
【００９４】
当該構成によれば、制御手段は、各レベルシフタへの電力供給を停止して、当該レベルシフタを停止させる。これにより、制御手段は、レベルシフタを停止できると共に、動作中にレベルシフタで消費する電力の分だけ、消費電力を低減できるという効果を奏する。
【００９５】
本発明に係る双方向シフトレジスタは、以上のように、上述の各構成において、上記各レベルシフタは、停止時に、予め定められた値に出力電圧を保つ出力安定手段を備えている構成である。
【００９６】
当該構成によれば、レベルシフタが停止している間、当該レベルシフタの出力電圧は、出力安定手段によって所定の値に保たれる。この結果、フリップフロップの誤動作を防止でき、より安定した双方向シフトレジスタを実現できるという効果を奏する。
【００９７】
本発明に係る画像表示装置は、以上のように、第１クロック信号に同期して動作する走査信号線駆動回路、および、第２クロック信号に同期して動作するデータ信号線駆動回路の少なくとも一方は、上記第１あるいは第２クロック信号を上記クロック信号とする上述のいずれかの構成の双方向シフトレジスタを備えている構成である。
【００９８】
当該構成では、データ信号線駆動回路および走査信号線駆動回路の少なくとも一方に、上記各構成の双方向シフトレジスタを備えているので、鏡像表示が可能で、かつ、消費電力の少ない画像表示装置を実現できるという効果を奏する。
【００９９】
本発明に係る画像表示装置は、以上のように、上記構成において、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されている構成である。
【０１００】
当該構成によれば、データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されているので、製造時の手間や各信号線の容量を削減でき、より低消費電力の画像表示装置を実現できるという効果を奏する。
【０１０１】
本発明に係る画像表示装置は、以上のように、上述の各構成において、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいる構成である。
【０１０２】
当該構成では、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、いずれも、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいる。また、上記構成の双方向シフトレジスタは、十分な駆動能力の確保が困難な多結晶シリコン薄膜トランジスタで形成されていても、何ら支障なくレベルシフト後の入力信号をフリップフロップの両端へ印加できる。この結果、消費電力が少なく、かつ、表示面積の広い画像表示装置を実現できるという効果を奏する。
【０１０３】
本発明に係る画像表示装置は、以上のように、上述の各構成において、上記データ信号線駆動回路、走査信号線駆動回路および各画素は、６００度以下のプロセス温度で製造されたスイッチング素子を含んでいる構成である。
【０１０４】
当該構成によれば、スイッチング素子のプロセス温度が６００度以下に設定されるので、各スイッチング素子の基板として、通常のガラス基板（歪み点が６００度以下のガラス基板）を使用できる。この結果、実装がさらに容易で、より表示面積の広い画像表示装置を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、双方向シフトレジスタの要部構成を示すブロック図である。
【図２】上記双方向シフトレジスタを用いた画像表示装置の要部構成を示すブロック図である。
【図３】上記画像表示装置において、画素の構成例を示す回路図である。
【図４】本発明の他の実施形態を示すものであり、双方向シフトレジスタの要部構成を示すブロック図である。
【図５】本発明のさらに他の実施形態を示すものであり、双方向シフトレジスタの要部構成を示すブロック図である。
【図６】本発明のまた別の実施形態を示すものであり、双方向シフトレジスタの要部構成を示すブロック図である。
【図７】上記各双方向シフトレジスタにおいて、レベルシフタの構成例を示す回路図である。
【図８】上記レベルシフタの動作を示す波形図である。
【図９】従来技術を示すものであり、双方向シフトレジスタの要部構成を示すブロック図である。
【符号の説明】
１・１ａ〜１ｄ  双方向のシフトレジスタ
１１・１２  レベルシフタ（制御手段：レベルシフト部）
１３・１４  電源供給制御部（制御手段）
１５・１６  入力切替回路（制御手段）
１７・１８  出力安定回路（出力安定手段）
５１        画像表示装置
５３        データ信号線駆動回路
５４        走査信号線駆動回路
Ｆ１  〜Ｆｎ    フリップフロップ
ＰＩＸ      画素
ＳＷ        電界効果トランジスタ（スイッチング素子）
【図１】
0003588007.tif 000002
【図２】
0003588007.tif 000003
【図３】
0003588007.tif 000004
【図４】
0003588007.tif 000005
【図５】
0003588007.tif 000006
【図６】
0003588007.tif 000007
【図７】
0003588007.tif 000008
【図８】
0003588007.tif 000009
【図９】
0003588007.tif 000010