(57)【特許請求の範囲】
【請求項１】
基板上に非晶質シリコン系半導体膜を堆積した後に、該非晶質シリコン系半導体膜を原子状水素に晒して水素プラズマ処理を実施する工程を有する非単結晶半導体膜の形成方法において、
前記水素プラズマ処理を実施する工程が、第１の水素プラズマ処理を実施する工程と、該第１の水素プラズマ処理を実施した後に第２の水素プラズマ処理を実施する工程とからなり、
前記第１の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記非晶質シリコン系半導体膜形成時の基板温度以上で行なう工程であり、
該第２の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記第１の水素プラズマ処理より低い温度で行なう工程であることを特徴とする非単結晶半導体膜の形成方法。
【請求項２】
前記第１の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも２０℃〜６０℃高くすることを特徴とする請求項１に記載の非単結晶半導体膜の形成方法。
【請求項３】
前記第２の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも低くすることを特徴とする請求項１または請求項２に記載の非単結晶半導体膜の形成方法。
【請求項４】
前記第２の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも４０℃〜７０℃低くすることを特徴とする請求項１〜請求項３のいずれか１項に記載の非単結晶半導体膜の形成方法。
【請求項５】
基板上に、非単結晶半導体の第１導電型半導体層、実質的に真性な半導体層であるｉ型半導体層、第２導電型半導体層が順次積層されたｐｉｎ型の半導体接合を有する光起電力素子の形成方法において、
前記ｉ型半導体層を、請求項１から請求項４のいずれか１項に記載された形成方法によって形成することを特徴とする光起電力素子の形成方法。
【請求項６】
帯状基板を連続的に移動させて反応容器内を通過させ、該反応容器の放電空間内へ導入された水素ガスに電力を印加し、そのプラズマ放電により水素ガスを分解することによって、前記帯状基板の上に形成された非晶質シリコン系半導体膜を水素プラズマに曝す水素プラズマ処理室を有する非単結晶半導体膜の形成装置において、
前記水素プラズマ処理室は、前記放電空間内のガス導入側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度以上とし、前記放電空間内のガス排気側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度より低い温度に設定する手段を備えていることを特徴とする非単結晶半導体膜の形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非単結晶半導体膜の形成方法および形成装置に関し、さらに、主たる発電層が非単結晶シリコン半導体からなる光起電力素子の形成方法に関する。
【０００２】
【従来の技術】
近年、水素化アモルファスシリコンなどの非単結晶シリコン半導体を用いた半導体装置の開発が盛んである。非単結晶シリコン半導体とは、単結晶でない、すなわちアモルファス、微結晶あるいは多結晶のシリコン膜のことである。ここでいう非単結晶シリコン半導体には、シリコンに炭素やゲルマニウムを含有させた非単結晶シリコン合金からなる膜も含まれる。また、この非単結晶シリコン半導体中には一般に水素が含まれており、いわゆる水素化非単結晶シリコン半導体となっている。例えば、アモルファスシリコンの場合、単結晶シリコンとは異なり、低温基板やガラス基板の上に成膜が可能で、大面積化が容易で、光吸収が結晶シリコンよりも大きいために、結晶シリコンとは異なる利用分野が開拓されている。非単結晶シリコン半導体を利用した主な半導体素子としては、太陽電池などの光起電力素子、固体撮像素子、液晶ディスプレイの駆動用の薄膜トランジスター、電子写真感光体などがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の非単結晶シリコン半導体を光電変換素子に利用した場合、これらの素子の特性低下に大きく影響する光劣化現象（いわゆるＳｔａｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）があることが知られている。その原因として、非単結晶シリコン半導体中に存在するダングリングボンドやＳｉ原子同士の弱い結合が光照射によって切れることにより、光電変換効率が低下することが考えられている。これは半導体の緻密度が悪いほど光劣化が大きくなるという傾向が知られていおり、また、半導体中の過剰な水素が光劣化の原因となるとも言われている。
【０００４】
そのため、最近、この光劣化を防ぐ方法として、特開平５−１６６７３３号公報や特開平６−１２０１５２号公報に開示されているように成長表面の水素プラズマ処理を繰り返しながら非単結晶シリコン半導体を形成する方法が提案されている。これは、水素プラズマ処理により、原子状の水素が堆積膜中の過剰な水素を引抜き、それと同時に膜の構造緩和が行われ、この結果、緻密な膜構造となって、過剰な水素に起因する光劣化が抑制されるとされている。
また、非単結晶シリコン半導体による太陽電池の量産性を上げる方法としてロール・ツー・ロール方式がある。特開平６−２３２４３２号公報では、従来のロール・ツー・ロール方式の装置に水素プラズマ処理室を設け、ｉ型層形成後、不純物層を形成する前に水素プラズマ処理を行なうことが、高品質の光起電力素子の形成に効果的であることが開示されている。
しかしながら、非単結晶半導体の光劣化をより有効に防止していくためには、上記した従来のような単に水素プラズマ処理を実施するだけでは充分ではなく、さらに効果的な水素プラズマ処理のプロセスの工夫が要求されている。また、高い光電変換効率が得られる光起電力素子を高速かつ連続的に形成しうる方法、ならびに装置が要求されている。
【０００５】
そこで、本発明は、上記した課題を解決するため、従来の水素プラズマ処理を改善して、非単結晶半導体膜の構造を緩和しながらも良好な界面を形成することが可能な非単結晶半導体膜の形成方法および装置、特に、良好な光電変換効率をもち、光劣化を抑制することのできる光起電力素子の形成方法を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を達成するため、非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置を、つぎのように構成したことを特徴とするものである。
すなわち、本発明の非単結晶半導体膜の形成方法は、基板上に非晶質シリコン系半導体膜を堆積した後に、該非晶質シリコン系半導体膜を原子状水素に晒して水素プラズマ処理を実施する工程を有する非単結晶半導体膜の形成方法において、
前記水素プラズマ処理を実施する工程が、第１の水素プラズマ処理を実施する工程と、該第１の水素プラズマ処理を実施した後に第２の水素プラズマ処理を実施する工程とからなり、
前記第１の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記非晶質シリコン系半導体膜形成時の基板温度以上で行なう工程であり、
該第２の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記第１の水素プラズマ処理より低い温度で行なう工程であることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第１の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも２０℃〜６０℃高くすることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第２の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも低くすることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第２の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも４０℃〜７０℃低くすることを特徴としている。
また、本発明の光起電力素子の形成方法は、基板上に、非単結晶半導体の第１導電型半導体層、実質的に真性な半導体層であるｉ型半導体層、第２導電型半導体層が順次積層されたｐｉｎ型の半導体接合を有する光起電力素子の形成方法において、
前記ｉ型半導体層を、上記本発明のいずれかの非単結晶半導体膜の形成方法によって形成することを特徴としている。
また、本発明の非単結晶半導体膜の形成装置は、帯状基板を連続的に移動させて反応容器内を通過させ、該反応容器の放電空間内へ導入された水素ガスに電力を印加し、そのプラズマ放電により水素ガスを分解することによって、前記帯状基板の上に形成された非晶質シリコン系半導体膜を水素プラズマに曝す水素プラズマ処理室を有する非単結晶半導体膜の形成装置において、
前記水素プラズマ処理室は、前記放電空間内のガス導入側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度以上とし、前記放電空間内のガス排気側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度より低い温度に設定する手段を備えていることを特徴としている。
【０００７】
【発明の実施の形態】
本発明は、上記したように非晶質シリコン系半導体膜を堆積後に、前記非晶質シリコン系半導体膜形成時の基板温度以上の温度で水素プラズマ処理を実施し、その後に前記非晶質シリコン系半導体膜形成時の基板温度より低い温度で水素プラズマ処理を実施することで、前述した本発明の課題を達成するものであるが、それは次のような知見によるものである。
まず、水素プラズマ処理することによる非晶質シリコン系半導体膜中の過剰な水素の引抜きと膜構造緩和の機構について、特開平５−１６６７３３号公報では以下の２つのモデルが開示されている。第１のモデルでは、非晶質シリコン系半導体膜の堆積表面にやってきた活性な原子状水素は、堆積表面と半導体膜中を拡散し、膜表面と膜中に過剰にあるＳｉ−Ｈ結合を攻撃し、この結合から水素を引き抜く。このとき発生するダングリングボンド同士は再結合し、膜全体としては、過剰にある水素が引き抜かれつつ構造緩和も起こる。第２のモデルでは、膜表面にやって来た活性な原子状水素は、膜の表面のみを拡散、移動し、表面にあるＳｉ−Ｈ結合の水素と反応し、この水素を引き抜く。これによって表面に生じたダングリングボンドは、表面から膜中を拡散する。この拡散は、膜中の水素原子のサイト間移動に伴って進行するので、膜中の水素は表面に向かって移動することになり、常に膜中の水素が表面に供給される。この拡散してきた水素が引き続いて表面反応で引き抜かれ、膜全体としては、過剰にある水素が引き抜かれつつ構造緩和も起こる。
これら、２つのモデルのいずれにおいても原子状水素の膜中の拡散、あるいはダングリングボンドの膜中の拡散が、過剰な水素や過剰なＳｉ−Ｈ結合の引抜きを行なう重要な役割をもつ。これらの拡散を促進するためには熱エネルギーが不可欠である。
【０００８】
このようなことから、本発明では、非晶質シリコン系半導体膜を堆積後、該半導体膜の形成時の温度以上で、第１の水素プラズマ処理を実施することで、非晶質シリコン系半導体膜中の原子状水素やダングリングボンドの拡散を促進し、その結果、膜中の構造緩和が促進され、光劣化の抑制、膜質向上を図るようにしたものである。
また、本発明においては、第１の水素プラズマ処理の後、前記非晶質シリコン系半導体膜を形成時の温度よりも低い温度で第２の水素プラズマ処理を実施することで、第１の水素プラズマ処理時とは逆に、原子状水素の膜中への拡散を抑制し、堆積表面の近傍に限られた膜構造の緩和や過剰な水素やＳｉ−Ｈ結合の引抜き、ダングリングボンドの終端が起こり、堆積表面が構造欠陥が少ない良好な表面状態としたものである。これらにより、本発明を実施された半導体膜の上にさらに半導体層を形成し、光電変換素子を作製した場合、光キャリアの走行が妨げられないような良好な界面をもつ光電変換素子を得ることができる。
【０００９】
水素プラズマ処理には、直流プラズマ、低周波プラズマ、高周波プラズマ、ＶＨＦプラズマ、マイクロ波プラズマなど公知の方法を所望に応じて用いる。
本発明のＨ２プラズマが実施される前の半導体層は、シリコン系非晶質材料であるが、微結晶を含んでもよい。
本発明によるＨ２プラズマ処理後の半導体層は、非晶質から微結晶までの非単結晶シリコン系材料で構成される。半導体層中には炭素やゲルマニウムを含んでもよい。半導体層の成膜法としては、蒸着法、スパッタ法、高周波プラズマＣＶＤ法、ＶＨＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法など公知の方法を所望に応じて用いる。
工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させる高周波プラズマＣＶＤ法が好んで用いられる。高周波プラズマＣＶＤ法の場合は、平行平板容量結合型やカソード電極とアノード電極の面積が異なるものを用いてもよいが、微結晶シリコンなどを形成するには、カソード電極に対するアノード電極の面積比は小さいほうがより好ましい。
【００１０】
高周波プラズマＣＶＤ法の場合は、ＳｉＨ４やＳｉ２Ｈ６、水素やＨｅなどの混合ガスをプラズマで分解し、実質的に真性なシリコン系非単結晶半導体を形成することができる。ｎ型半導体を得るための価電子制御剤としては周期律表第Ｖ族の元素を含む化合物が用いられる。第Ｖ族の元素としては、Ｐ、Ｎ、Ａｓ、Ｓｂが挙げられる。第Ｖ族の元素を含む化合物としてはＰＨ３などが用いられる。
ｐ型半導体を得るための価電子制御剤としては周期律表第ＩＩＩ族の元素を含む化合物が用いられる。第ＩＩＩ族の元素としては、Ｂ、Ａｌ、Ｇａ、Ｉｎが挙げられる。
第ＩＩＩ族の元素を含む化合物としてはＢＦ３、Ｂ２Ｈ６などが用いられる。
基板１０１は、ガラス基板などの透光性絶縁体に導電性膜を形成したものでも、ステンレス基板などの非透光性導電体あるいは該非透光性導電体に反射層としてＡｇやＡｌ、緩衝層としてＺｎＯやＳｎＯ２などの透光性導電層を形成したものを用いてもよい。
【００１１】
【実施例】
以下に、本発明の実施例について説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
［実施例１］
実施例１においては、一般的な不図示の平行平板容量結合型方式の高周波プラズマＣＶＤ装置を用いて以下のように、光起電力素子を作製した。
ステンレスに、スパッタリング法により約１μｍのＺｎＯ透明導電層を積層し、微小な凹凸表面を有する基板を形成した（サイズ：５０ｍｍ×１００ｍｍ）。
前記基板の上に、順に非晶質シリコン膜からなるｎ型層、ｉ型非晶質シリコン膜からなるｉ型層、微結晶シリコン膜からなるｐ型層を順に堆積し、ｐｉｎ接合を表１に示すような条件で形成した。
【００１２】
【表１】
0003542510.tif 000002
なお、本実施例では、前記第ｉ型層を成膜温度２２０℃で形成した後に、Ｈ２を３００ｓｃｃｍ、高周波電力１００Ｗ、処理温度２５０℃で１分間、第１の水素プラズマ処理を施し、さらにＨ２を３００ｓｃｃｍ、高周波電力１００Ｗ、処理温度１７０℃で１分間、第２の水素プラズマ処理を施した。
【００１３】
半導体層を形成した基板を面積５０ｃｍ２で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）膜からなる８７ｎｍ、面積０．２５ｃｍ２の透明導電層を５０個、上部電極として形成し、小面積セルを５０個（以下、これを実１素子と記す。）を作製した。これらのセルにＡＭ１．５（１００ｍＷ／ｃｍ２）の疑似太陽光を照射し、光電変換特性の評価を行なった。また、光劣化の測定は、予め初期光電変換効率を測定しておいた太陽電池を、湿度５５％、温度２５℃の環境に設置し、ＡＭ１．５（１００ｍＷ／ｃｍ２）光を５００時間照射後のＡＭ１．５（１００ｍＷ／ｃｍ２）照射下での光電変換効率の低下率（光劣化試験後の光電変換効率／初期光電変換効率）により行った。
【００１４】
比較のために、第１の水素プラズマ処理温度を１７０℃、第２の水素プラズマ処理温度を２５０℃で半導体層を形成し、実１素子と同様に５０個の小面積セル（以下、これを比１−１素子と記す。）を作成し、実施例１と同様の測定を行なった。
また、比較のために、第１と第２の水素プラズマ処理温度を等しく１７０℃として水素プラズマ処理を実施して半導体層を形成し、実１素子と同様に５０個の小面積セル（以下、これを比１−２素子と記す。）を作成し、実施例１と同様の測定を行なった。
また、比較のために、第１と第２の水素プラズマ処理温度を等しく２５０℃として水素プラズマ処理を実施して半導体層を形成し、実１素子と同様に５０個の小面積セル（以下、これを比１−３素子と記す。）を作成し、実施例１と同様の測定を行なった。
さらに、比較のために、第１と第２の水素プラズマ処理温度を前記ｉ型層の成膜温度と等しい２２０℃として水素プラズマ処理を実施して半導体層を形成し、実１素子と同様に５０個の小面積セル（以下、これを比１−４素子と記す。）を作成し、実施例１と同様の測定を行なった。
【００１５】
【表２】
0003542510.tif 000003
表２に測定結果を示す。前記ｉ型層の成膜温度と同じ温度で水素プラズマを行なった比１−４素子の値で規格化した実１素子の光電変換効率は１．０１４であり、実１素子は開放電圧が著しく増加した。また、光劣化による光電変換効率の低下率も抑制されている。よって、前記ｉ型層成膜温度以上で水素プラズマ処理を施した後、前記ｉ型層成膜温度より低い温度で水素プラズマ処理を施した実１素子は、高い光電変換効率が得られ、光劣化が抑制されることが確認できた。
【００１６】
第１及び第２の水素プラズマ処理温度を一定にした比１−２素子及び比１−３素子は、いずれも比１−４素子の値で規格化した光電変換効率が１．００３と０．９９７であり、水素プラズマ処理による光電変換特性の向上が確認できなかった。また、第１の水素プラズマ処理温度を前記ｉ型層成膜温度よりも低く、第２の水素プラズマ処理温度を前記ｉ型層成膜温度以上にした比１−１素子も、比１−４素子の値で規格化した光電変換効率が０．９９７であり、水素プラズマ処理による光電変換特性の向上が確認できなかった。
【００１７】
［実施例２］
実施例２では、光起電力素子の層構成は実施例１と同じにし、光起電力素子の形成装置として、図１に示すような帯状基板の上に連続的に半導体膜を積層形成できるロール・ツー・ロール方式の装置を用いた点が実施例１と異なる。以下では、作製手順にしたがって説明する。
（１）ＳＵＳ４３０ＢＡからなる帯状のステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍｍ）の表面上に、ＤＣスパッタ法によって反射性導電層としてＡｇを４００ｎｍ堆積し、さらに緩衝層としてＺｎＯを１μｍ堆積し、微小な凹凸表面を有する帯状基板を形成した。
（２）上記（１）で作製した基板をボビン１０８に巻き付けた状態で、帯状基板の巻き出し室１０１にセットした。
（３）帯状基板は、各ガスゲート１０６を介して成膜室１０２、１０３、１１０、１１１、１０４を貫通させ、帯状基板の巻き取り室１０５まで渡し、弛まない程度に張力をかけた。帯状基板をセットした後、各室１０１〜１１１内を真空排気した。
（４）真空排気しながらＨｅガスを導入し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキングした。
（５）加熱ベーキングの後、各ガスゲート１０６にゲートガスとして水素を５００ｓｃｃｍ、各成膜室１０２〜１０４にそれぞれの原料ガスを所定流量導入し、各室の内圧を所定圧力に設定した。
（６）帯状基板の巻き取り室１０５の巻き取りボビン１０９を回転させ、帯状基板１０７を成膜室１０２から１０４に向かう方向に６０ｃｍ／分の一定速度で連続的に移動させた。また、各成膜室１０２〜１１１内に設けた不図示の温度制御装置により、移動する帯状基板が各成膜室の成膜空間内で所定の温度になるように温度制御を行った。
（７）帯状基板の温度が安定したところで、成膜室１０２、１０３および１０４では高周波プラズマＣＶＤ法により、成膜を開始する。成膜室１０２、１０３および１０４は図２に示すような構造で、連続的に移動する帯状基板表面にガス供給側プラズマ、ガス排気側プラズマの順序で半導体膜が形成されるように放電室を配置し、平行平板電極２０６から１３．５６ＭＨｚの高周波電力をそれぞれ不図示の電源からマッチング装置を介して投入した。放電電力の投入により各成膜室内の原料ガスをプラズマ化し、各成膜室内で連続的に移動する帯状基板２０１の表面上に半導体膜の形成を行なった。また水素プラズマ処理室１１０および１１１は、図２に示すような成膜室１０２、１０３および１０４と同様な構造とし、原料ガスの代わりに水素を導入した。
（８）各成膜室で、順に非晶質シリコン膜からなる高速成膜非晶質ｎ型層、非晶質シリコン膜からなるｉ型層、微結晶シリコン膜からなるｐ型層を表３に示す成膜条件で形成し、ｉ型層形成後に水素プラズマ処理室１１０および１１１で、水素プラズマ処理を行なった。なお、水素プラズマ処理室１１０および１１１の処理温度を表３に示すように変化した。
【００１８】
【表３】
0003542510.tif 000004
（９）帯状基板は、搬送を開始してから連続して１８０分間移動させた。その間、１７０分間連続して半導体積層膜の形成を行なった。
（１０）約１００ｍに亘って半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板および成膜室の加熱とを停止し、成膜室内のパージを行った。その後、帯状基板および装置内部を十分冷却してから装置を開け、ボビン１０９に巻かれた帯状基板を、帯状基板の巻き取り室１０５から装置の外へ取り出した。
【００１９】
さらに、取り出した帯状基板を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）薄膜を形成し、集電電極として一定間隔に細線状のＡｇ電極を形成し、単位素子の直列化等のモジュール化を行うことにより、シングル型太陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電池モジュール（以下、これを実２素子と記す。）を連続的に作製した。作製した太陽電池モジュールについて、ＡＭ１．５（１００ｍＷ／ｃｍ２）の疑似太陽光照射下にて特性評価を行った。
【００２０】
比較のために、前記第ｉ型層を形成した後に、水素プラズマ処理を施さずに、半導体層を形成した。それ以外は実２素子と同様に３５ｃｍ×３５ｃｍの太陽電池モジュール（以下、これを比２素子と記す。）を作成し、実施例２と同様の測定を行なった。
実施結果を表４に示す。表４は水素プラズマ処理を実施なかった比２素子の値で規格化した実２素子の光電変換効率の変化量を記号で示した。すなわち〇は変化量が２％以上、△は変化量が１％以上２％未満、−は変化量が１％未満である。
【００２１】
第１および第２の水素プラズマ処理温度がいずれも等しく、かつｉ型層の成膜温度と同じ場合、あるいはｉ型層の成膜温度以上の場合、あるいはｉ型層の成膜温度よりも低い場合のいずれにおいても１％以上の変化が確認されなかった。
また、第２の水素プラズマ処理が第１の水素プラズマ処理における処理温度よりも高い温度で行なった場合も１％以上の変化は確認されなかった。
第１の水素プラズマ処理がｉ型層の成膜温度以上の温度で実施され、第２の水素プラズマ処理がｉ型層の成膜温度よりも低い温度で行なった場合は変化量１％以上が確認された。さらに、処理温度が第１の水素プラズマ処理で２４０〜２６０℃、第２の水素プラズマ処理で１５０〜１７０℃の範囲において２％以上の変化量が確認された。また、光劣化による光電変換効率の低下率は変化量が多いほど抑えられていた。
以上のように、第１の水素プラズマ処理をｉ型層の成膜温度以上の温度で実施し、第２の水素プラズマ処理をｉ型層の成膜温度よりも低い温度で行って半導体層を形成することによって、光電変換効率の向上と光劣化の抑制が確認できた。
【００２２】
【表４】
0003542510.tif 000005
［実施例３］
実施例３では、光起電力素子の形成装置は図３に示すようなロール・ツー・ロール方式の装置を用い、水素プラズマ処理室が図４に示すような構造のものを用いた点が実施例２と異なる。図４は放電室４０５を搬送方向に２分割するような形で、ヒーターを分割したことが特徴である。すなわち、ガス導入側をヒーターブロックＡ４１８で構成し、ガス排気側をヒーターブロックＢ４１９で構成した。本例では、半導体層を表５に示すような成膜条件で形成した。
それ以外は実施例２と同様の作製手順で半導体層を形成し、実２素子と同様に３５ｃｍ×３５ｃｍの太陽電池モジュール（以下、これを実３素子と記す。）を作成し、実施例２と同様の測定を行なった。
【００２３】
【表５】
0003542510.tif 000006
比較のために、水素プラズマ処理を施さずに、半導体層を形成した。それ以外は実３素子と同様に３５ｃｍ×３５ｃｍの太陽電池モジュール（以下、これを比３素子と記す。）を作成し、実施例３と同様の測定を行なった。
実施結果を表６に示す。表６は水素プラズマ処理を実施しなかった比３素子の値で規格化した実３素子の光電変換効率の変化量を実施例２と同様に記号で示した。すなわち○は変化量が２％以上、△は変化量が１％以上２％未満、−は変化量が１％未満である。
水素プラズマ処理温度がガス導入側および排気側で等しい場合は、ｉ型層の成膜温度と同じ場合、あるいはｉ型層の成膜温度以上の場合、ｉ型層の成膜温度よりも低い場合のいずれにおいても、光電変換効率は１％以上変化しなかった。
【００２４】
また、ガス排気側の水素プラズマ処理がガス導入側の水素プラズマ処理における処理温度よりも高い温度で行なった場合も１％以上の変化は確認されなかった。
ガス導入側の水素プラズマ処理がｉ型層の成膜温度以上の温度で実施され、ガス排気側の水素プラズマ処理がｉ型層の成膜温度よりも低い温度で行なった場合は１％以上の光電変換効率の変化が確認された。さらに、処理温度がガス導入側の水素プラズマ処理で２６０〜２８０℃、ガス排気側の水素プラズマ処理で１７０〜２００℃の範囲において２％以上の変化量が確認された。なお、光劣化による光電変換効率の低下率は変化量が多いほど抑えられていた。
以上のように、ガス導入側の水素プラズマ処理をｉ型層の成膜温度以上の温度で実施し、ガス排気側の水素プラズマ処理をｉ型層の成膜温度よりも低い温度で行って半導体層を形成することによって、光電変換率の向上と光劣化の抑制が確認できた。
【００２５】
【表６】
0003542510.tif 000007
【００２６】
【発明の効果】
以上、説明したように、本発明によると、非晶質シリコン系半導体膜を堆積後に、前記非晶質シリコン系半導体膜形成時の基板温度以上の温度で水素プラズマ処理を実施し、前記非晶質シリコン系半導体膜形成時の基板温度より低い温度で水素プラズマ処理を実施することで、前記非晶質シリコン系半導体膜の構造を緩和しながらも良好な界面を形成することが可能となり、良好な光電変換効率をもち、光劣化が抑制された光起電力素子を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施例２で用いた量産型成膜装置の模式図である。
【図２】図１における高周波プラズマＣＶＤ法による半導体層成膜室および水素プラズマ処理室の模式図である。
【図３】本発明の実施例３で用いた量産型成膜装置の模式図である。
【図４】図３における高周波プラズマＣＶＤ法による水素プラズマ処理室の模式図である。
【符号の説明】
１０１、３０１：帯状基板の巻き出し室
１０２、３０２：ｎ型半導体層の成膜室
１０３、３０３：ｉ型半導体層の成膜室
１０４、３０４：ｐ型半導体層の成膜室
１０５、３０５：帯状基板の巻き取り室
１０６、３０６：ガスゲート
１０７、３０７：帯状基板
１０８、３０８：帯状基板の巻き出しボビン
１０９、３０９：帯状基板の巻き取りボビン
１１０、１１１、３１０：水素プラズマ処理室
２０１、４０１：帯状基板
２０２、４０２：真空容器
２０３、４０３：ガスゲート
２０５、４０５：放電室
２０６、４０６：放電電極
２０７、４０７：原料ガス導入管
２０８、４０８：排気管
２０９、４０９：ブロックヒーター
２１０、４１０：放電室外部排気口
２１１、４１１：成膜領域開口調整板
２１２、４１２：蓋
２１３、４１３：ランプヒーター
２１４、４１４：熱電対
２１５、４１５：リフレクター
２１６、４１６：支持ローラー
２１７、４１７：ゲートガス導入管
４１８：ヒーターブロックＡ
４１９：ヒーターブロックＢ
【図１】
0003542510.tif 000008
【図２】
0003542510.tif 000009
【図３】
0003542510.tif 000010
【図４】
0003542510.tif 000011