(57)【特許請求の範囲】
【請求項１】
外部装置から送出された信号にしたがって対象電子部品の試験を行うクロック信号を前記外部装置より供給する外部スキャン回路ブロックと、回路内部の制御回路から供給された内部制御信号により前記回路内部の制御をして前記対象電子部品の試験をする内部制御スキャン回路ブロックを用いて前記対象電子部品の診断や試験をする装置において、
前記外部スキャン回路ブロックと前記内部制御スキャン回路ブロックの両方に切換えて使用する回路ブロック切換回路を設け、
前記回路ブロック切換回路は、前記外部スキャン回路ブロックを用いて前記対象電子部品の診断や試験をするときには、診断または試験の対象となる前記対象電子部品をスキャンするための外部クロック信号により外部スキャン設定部で設定を行って外部スキャン回路ブロックに切換え、
前記内部制御スキャン回路ブロックを用いて前記対象電子部品の診断や試験をするときには、診断または試験の対象となる前記対象電子部品をスキャンするための前記回路内部の制御回路から送出される制御信号により内部制御スキャン設定部で設定を行う内部制御スキャンの回路ブロックに切換える、試験装置。
【請求項２】
前記対象電子部品は、半導体集積回路とその半導体集積回路を実装するプリント配線基板である、請求項１記載の試験装置。
【請求項３】
前記回路ブロック切換回路には、テストモード端子にテストモードに応じた電圧が印加されたとき、前記対象電子部品をスキャンする範囲をスキャン範囲設定部で設定し、
このスキャン範囲設定部で設定された設定信号に応答して前記外部スキャンを行う、
請求項１または請求項２記載の試験装置。
【請求項４】
前記回路ブロック切換回路には、テストモード端子にテストモードに応じた電圧が印加されないとき、前記回路内部の制御回路から送出される内部制御信号に基づいて前記対象電子部品をスキャンして、前記対象電子部品の診断または試験をする、
請求項１ないし請求項３記載の試験装置。
【請求項５】
前記回路ブロック切換回路には、プリント配線基板の試験を行うプリント配線基板試験端子を設けた、
請求項１ないし請求項４記載の試験装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は試験装置に係り、特に外部スキャンを行うためにクロック信号を外部回路より供給する外部スキャン方式とＩＥＥＥ準拠の内部制御スキャン方式（ＪＴＡＧスキヤン方式）の両方の試験を実行できるようにする試験装置に関するものである。
【０００２】
【従来の技術】
一般に半導体集積回路などの試験では、論理回路の規模の増加にともなって考え得る状態数が増加し、論理回路の制御などがその増加した状態数に追従できなくなるため、試験が行えなくなっていた。
【０００３】
特に入出力端子数に制限を受け、かつその複雑な構造のために内部状態の直接的な観測が事実上不可能になる論理回路を含む半導体集積回路においては、論理回路の制御などが状態数ににさらに追従できなくなるため、半導体集積回路の試験がさらに困難になっていた。
【０００４】
そのため、従来からこの種の試験装置には、順序回路を疑似的に組合せて回路化したテスト回路が用いられていた。
このような試験装置には、たとえば基板に実装されたＩＣチップの試験のための、ＩＥＥＥ準拠の内部制御スキャン方式であるＪＴＡＧ（すなわち、Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）試験ポートを使用するものがある。
【０００５】
このＪＴＡＧ方式で、ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ，ＩＮＣ．により採用され、またＩＥＥＥ規格１１４９．１，ＩＥＥＥ規格試験アクセスポートおよび境界走査アーキテクチャーとして現在定義されている。
【０００６】
またこのＪＴＡＧの開発、定義および応用の概要は、ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  ＳｏｃｉｅｉｔｙＰｒｅｓｓ，Ｌｏｓ  Ａｌａｍｉｔｏｓ，Ｃａｌｉｆｏｒｎｉａ（１９９０）により出版された試験アクセスポートおよび境界走査アーキテクチャー、著者Ｃ．Ｍ．ＭａｕｎｄｅｒおよびＲ．Ｅ．Ｔｕｌｌｏｓｓにおいて提供
されている。
【０００７】
図８はこのようなＪＴＡＧスキャン方式を採用した半導体集積回路の試験装置の例である。
この図８において、ＬＳＩ５０〜５２内部にはインストラクションレジスタ（ＩＲ）とスキャンＡ／Ｂ相である２相のクロックを生成するスキャンＡ／Ｂクロック生成回路を含む制御信号生成回路５０ａ〜５２ａを設け、外部回路からのシーケンス信号によりＬＳＩ５０〜５２内部の制御回路の状態を設定し、スキャンを行っている。
【０００８】
この図８において、ＡＣＫはＡクロック信号の入力端子で、ＢＣＫはＢクロック信号の入力端子である。
またスキャン入力端子ＳＩはスキャン信号を入力する入力端子で、スキャン出力端子ＳＯはスキャン信号を出力する出力端子である。
【０００９】
さらにチェーンセレクトＣＳは、同一のスキャンチェーンで接続する範囲を選択するチェーンセレクト入力端子で、テストモード選択信号入力端子ＴＭはテストモードを選択する信号の入力端子である。
【００１０】
このＪＴＡＧスキャン方式を用いてＬＳＩ５０〜５２の試験を行うため、ＬＳＩ５０〜５２内あるいは、プリント配線基板５３に実装されたフリップフロップＦＦなどを任意の値に設定するには、図９のフローチャートにより処理を行う必要がある。
【００１１】
すなわち、この図９に示すフローチャートでは、テストを行うための命令をセットするＦＦ群（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｒｅｓｉｓｔｏｒ，ＩＲレジスタという）を直列に接続したインストラクション・レジスタ・スキャン系のチェーン接続の活性化を行うため、まずスキャンモードの設定およびＪＴＡＧテスト系制御回路であるタップＴＡＰコントローラの設定をする（ＳＴ１００）。
【００１２】
スキャンモードの設定およびタップＴＡＰコントローラの設定を行った後には、インストラクション・レジスタＩＲのスキャン動作を行うために、インストラクション・レジスタＩＲコードの設定およびテストクロック端子ＴＣＫからスキャンＡ／Ｂ相クロック端子へ入力電圧を印加する（ＳＴ１０１）。
【００１３】
このＩＲコードの設定およびテストクロック端子ＴＣＫからスキャンＡ／Ｂクロック端子へ印加した後には、スキャンのチェーン接続の活性化を図るため、スキャンモードの設定とタップＴＡＰコントローラの設定をする（ＳＴ１０２）。
【００１４】
このスキャンモードの設定およびタップＴＡＰコントローラの設定をした後には、スキャン動作をするために、スキャン入力端子に入力するスキャンイン値の設定およびテストクロック端子ＴＣＫからスキャンＡ／Ｂクロック端子へ入力電圧を印加する（ＳＴ１０１）。
【００１５】
このスキャン入力端子に入力するスキャンイン値設定信号およびテストクロック端子ＴＣＫからスキャンＡ／Ｂクロック端子へ入力電圧を印加するとき、以上に説明したフローチャートの処理を終了する。
【００１６】
一方、図１０に示す外部スキャン方式を採用して試験を行う試験装置においては、スキャンをするための信号を外部回路から供給しており、ＬＳＩ５４〜５６の内部やプリント配線基板基板５７に実装されたフリップフロップＦＦなどに任意の値を設定する。
【００１７】
この図１０において、タイミングクロック入力端子ＴＣＫはタイミングクロックの入力端子を示し、タイミング信号の入力端子ＴＭＳはタイミング信号の入力端子を示すものである。
【００１８】
またスキャン信号入力端子ＳＩはスキャン信号を入力する入力端子で、スキャン信号出力端子ＳＯはスキャン信号を出力する出力端子である。
さらにテストデータ出力端子ＴＲＳＴはテストデータの出力端子で、テストモード信号入力端子ＴＭはテストモード信号の入力端子である。
【００１９】
図１０の試験装置では、ＬＳＩ５４〜５６や基板に実装されたフリップフロップＦＦなどに任意の値に設定するときには、図１１のフローチャートにより処理を行う必要がある。
【００２０】
すなわち、この図１１に示すフローチャートでは、インストラクション・レジスタＩＲスキャンのチェーン接続の活性化を図るため、まずスキャンモードの設定およびチェーンセレクトの設定をする（ＳＴ１１０）。
【００２１】
スキャンモードの設定およびループセレクトの設定を行った後には、スキャン動作を行うために、スキャンイン値設定およびテストクロックＴＣＫからスキャンＡ／Ｂクロック端子へ入力電圧を印加する（ＳＴ１０１）。
【００２２】
このスキャンイン値設定およびテストクロックＴＣＫからスキャンＡ／Ｂクロック端子へスキャンＡ／Ｂクロック信号端子に入力電圧を印加した後には、以上に説明したフローチャートの処理を終了する。
【００２３】
これにより、たとえば、ＬＳＩ５４〜５６や基板に実装されたフリップフロップＦＦなどを任意の値に設定し、設定値にない場合には、ＬＳＩ５４〜５６に異常があることを試験することができる。
【００２４】
以上に説明した試験装置の例としては、たとえば内部制御方式を用いたものには、特開平５ー１６４８２６号公報または特開平５ー１８０９１１号公報などがあり、外部スキャン方式を用いたものには、特開昭６４ー６８８４３号公報または特開昭６１ー１５５８７４号公報などに記載されたものがある。
【００２５】
【発明が解決しようとする課題】
しかしながら、以上に説明した試験装置では、システム開発時などにＬＳＩ、プリント配線基板およびシステム全体の試験を行うが、これらの試験方式が異なる時には、これらのＬＳＩ、プリント配線基板およびシステム全体の試験を一台の装置によって試験をすることができなくなる。
【００２６】
たとえば、ＬＳＩの試験を内部制御（ＪＴＡＧ）方式で行い、プリント配線基板およびシステムのトータル試験が外部スキャン方式で行われるような場合には、これらの試験を１台の試験装置で行うことが困難になる。
【００２７】
そこで、本発明はこれらの課題にに鑑がみて成されたもので、システム開発時に外部スキャン方式とＪＴＡＧ方式のいずれの試験方式に切り換えることにより、１台の装置によってスキャン方式の異となるＬＳＩ、プリント配線基板およびシステム全体の試験をすることができる試験装置を提供することを目的とするものである。
【００２８】
【課題を解決するための手段】
本発明は、前記課題を解決するため、以下の手段を採用した。
（１）第１の発明の要旨
第１の発明では、外部スキャンを行うためにクロック信号を外部回路より供給する外部スキャン方式とＩＥＥＥ準拠の内部制御スキャン方式であるＪＴＡＧスキヤン方式の両方を用いて対象電子部品の診断や試験をするため、外部スキャンとＪＴＡＧスキャンの両方に切換えて使用できるようにする切換回路を設けたものである。
【００２９】
この切換回路で外部スキャン方式を選択した場合には、外部装置からクロック信号を入力して対象電子部品の診断や試験を行うために、たとえば対象電子部品の部分を点の集合としてその対象電子部品に対して、たとえば水平方向または垂直方向に走査をおこなって、対象電子部品の診断および試験を行う。
【００３０】
また切換回路でＩＥＥＥ準拠のＪＴＡＧスキヤン方式を選択した場合には、内部制御回路から入力した内部制御信号によって対象電子部品の診断を行うために、たとえば対象電子部品の部分を点の集合としてその対象電子部品に対して、たとえば水平方向または垂直方向に走査をおこなって、対象電子部品の診断および試験を行う。
【００３１】
この試験装置では、外部スキャン方式と内部制御（ＪＴＡＧ）スキャン方式のいずれかに切換回路で切換えて使用することにより、外部スキャン方式でスキャンさせるシステムまたはＪＴＡＧスキャン方式でスキャンさせるシステムなどの両方に使用することができる。
【００３２】
これにより、外部スキャン方式でスキャンさせるシステムまたはＪＴＡＧスキャン方式でスキャンさせるシステムにおいて使用する対象電子部品の診断または試験を１台の試験装置ですることができるので、対象電子部品に応じて迅速に外部スキャン方式とＪＴＡＧスキャン方式に切り換えることができるので、異なるスキャン方式のシステム開発が便利になる。
【００３３】
なお、ＪＴＡＧ方式は、米国電気電子技術者協会（（ＩＥＥＥ（ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ  Ｉｎｃ．）に準拠した標準規格で、ＪＴＡＧ（すなわち、Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）試験ポートを使用する方式である。
【００３４】
このＪＴＡＧ方式では、ＩＥＥＥ規格１１４９．１，ＩＥＥＥ規格試験アクセスポートおよび境界走査アーキテクチャーとして現在定義されている。
またこのＪＴＡＧの開発、定義および応用の概要は、ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  ＳｏｃｉｅｉｔｙＰｒｅｓｓ，Ｌｏｓ  Ａｌａｍｉｔｏｓ，Ｃａｌｉｆｏｒｎｉａ（１９９０）により出版された試験アクセスポートおよび境界走査アーキテクチャー、著者Ｃ．Ｍ．ＭａｕｎｄｅｒおよびＲ．Ｅ．Ｔｕｌｌｏｓｓにおいて提供
されている。
（２）第２の発明の要旨
第２の発明において対象電子部品は、半導体集積回路とその半導体集積回路を実装するプリント配線基板である。
（３）第３の発明の要旨
第３の発明において回路ブロック切換回路には、テストモード端子にテストモードに応じた電圧が印加されたとき、対象電子部品に対して、たとえば水平方向または垂町方向にスキャンをする範囲をスキャン範囲設定部で設定し、このスキャン範囲設定部で設定された設定信号に応答して外部スキャンにより、対象電子部品に対して、たとえば水平方向または垂直方向にスキャンをして、前記対象電子部品の診断または試験をする。
（４）第４の発明の要旨
第４の発明において回路ブロック切換回路には、テストモード端子にテストモードに応じた電圧が印加されないとき、内部制御部から送出される内部制御信号に基づいて対象電子部品に対して、たとえば水平方向または垂直方向にスキャンをして、対象電子部品の診断または試験をする。
（５）第５の発明の要旨
第４の発明において回路ブロック切換回路には、プリント配線基板の試験を行うプリント配線基板試験端子を設けた。
【００３５】
【作用】
（１）第１の発明では、外部装置から送出されるクロック信号により対象電子部品のスキャニングを行うため、クロック信号を外部装置より供給する外部スキャン方式とＩＥＥＥ準拠の内部制御スキャン方式（ＪＴＡＧスキヤン方式）の両方を用いて対象電子部品などの診断や試験をするため、外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックの両方に切換えて使用できるようにする。
【００３６】
このように、外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックの両方に切換えて使用することにより、この１台の試験装置を用いれば、外部スキャン回路ブロックで水平方向または垂直方向にスキャンさせるシステムまたは、ＪＴＡＧスキャン回路ブロックで、たとえば水平方向または垂直方向にスキャンさせるシステムにおいても使用できるので、対象電子部品に応じて迅速に外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックに切り換えることができ、また使い勝手を良くすることができる。
（２）第２の発明では、対象電子部品である半導体集積回路とその半導体集積回路を実装するプリント配線基板の診断や試験をする。
【００３７】
これにより、半導体集積回路とその半導体集積回路を実装するプリント配線基板に応じて迅速に診断や試験をすることができる。
（３）第３の発明において回路ブロック切換回路では、テストモード端子にテストモードに応じた電圧が印加されたとき、対象電子部品に対して、たとえば水平方向または垂町方向にスキャンをする範囲をスキャン範囲設定部で設定し、このスキャン範囲設定部で設定された設定信号に応答して外部スキャン回路ブロックにより、対象電子部品に対して、たとえば水平方向または垂直方向にスキャンをして、対象電子部品の診断または試験をする。
【００３８】
これにより、いわゆる外部スキャン方式を採用しているシステムに適応した回路ブロックに速やかに切り換えて対象電子部品の診断、試験をすることができる。
（４）第４の発明において回路ブロック切換回路には、テストモード端子にテストモードに応じた電圧が印加されないとき、内部制御部から送出される内部制御信号に基づいて対象電子部品に対して、たとえば水平方向または垂直方向にスキャンをして、対象電子部品の診断または試験をする。
【００３９】
このため、いわゆる内部制御スキャン方式を採用しているシステムに適応した回路ブロックに速やかに切り換えて、対象電子部品の診断、試験をすることができる。
（５）第４の発明において回路ブロック切換回路には、プリント配線基板の試験を行うプリント配線基板試験端子を設けることにより、プリント配線基板の試験もスムースに行うことができる。
【００４０】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
（実施例１）
第１の実施例を、図１ないし図３の回路図に基づいて説明する。
【００４１】
〔実施例１の概要〕
実施例１では、外部スキャンを行うためにクロック信号を外部回路より供給する外部スキャン方式とＩＥＥＥ準拠の内部制御スキャン方式（ＪＴＡＧスキヤン方式）の両方を用いてＬＳＩおよびＬＳＩなどを実装するプリント板などの診断や試験をするため、外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックの両方に切換えて使用する。
【００４２】
このように、外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックの両方に切換えて使用することで、外部スキャン回路ブロックでスキャンさせるシステムまたはＪＴＡＧスキャン回路ブロックでスキャンさせるシステムにおいても手軽に使用可能にし、システムの試験、評価を迅速に行うことができる。
〔実施例１の内容〕
この実施例１の構成を図１ないし図３の回路図に基づいて説明する。
【００４３】
図１は本発明試験装置の実施例１をＬＳＩに適用した場合の回路図、図２は図１の具体的な回路図、図３は要部の詳細回路図である。
この実施例では、内部制御スキャン（ＪＴＡＧ）方式と外部スキャン方式を用いて図１〜図３に示すＬＳＩ３０、プリント配線基板およびシステム全体の試験を行うため、ＪＴＡＧスキャン方式のＬＳＩ３０に外部スキャン方式との切換を可能にするテストモード入力端子ＥＸを設けている。
【００４４】
なお、この実施例１において用いるＪＴＡＧ方式は、米国電気電子技術者協会（（ＩＥＥＥ（ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ  Ｉｎｃ．）に準拠した標準規格で、ＪＴＡＧ（すなわち、Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）試験ポートを使用する方式である。
【００４５】
このＪＴＡＧ方式では、ＩＥＥＥ規格１１４９．１，ＩＥＥＥ規格試験アクセスポートおよび境界走査アーキテクチャーとして現在定義されている。またこのＪＴＡＧの開発、定義および応用の概要は、ＩＥＥＥ  Ｃｏｍｐｕｔｅｒ  ＳｏｃｉｅｉｔｙＰｒｅｓｓ，Ｌｏｓ  Ａｌａｍｉｔｏｓ，Ｃａｌｉｆｏｒｎｉａ（１９９０）により出版された試験アクセスポートおよび境界走査アーキテクチャー、著者Ｃ．Ｍ．ＭａｕｎｄｅｒおよびＲ．Ｅ．Ｔｕｌｌｏｓｓにおいて提供されている。
【００４６】
さて、図１〜図３の回路の説明に戻ることにする。
図１〜図３において、ＬＳＩ３０上には、動作モードを生成する動作モード生成回路１９、クロックを生成するクロック生成回路２０、命令レジスタであるインストラクション・レジスタ１６、制御信号を生成する制御信号生成回路１７、ＪＴＡＧ信号の信号レベルを確認するＪＴＡＧ信号サプレス回路１８、制御信号を選択する制御信号選択回路２１およびスキャン出力を選択するスキャン出力選択回路２２から成るテスト系回路１０、フリップフロップの値により対象電子部品に対して、たとえば水平および垂直方向にスキャンをするスキャンフリップフロップ１１、そのスキャンフリップフロップ１１にゲート信号を供給してスキャンフリップフロップ１１を動作させるゲート回路２３およびスキャン選択回路２２、制御信号選択回路の出力信号に基づいてスキャンされたクロック信号を供給する入出力マクロ回路１５が設けられている。
【００４７】
なお、図１および図２においてはテスト系回路１０を二点鎖線で囲んで表し、図３においてはテスト系回路１０を１つのＩＣで表している。
図１および図２に示す動作モード生成回路１９では、テスト信号を入力するテスト信号入力端子ＴＭ、テストモード信号を入力するテストモード信号端子ＥＸあるいはプリント配線基板のテストをするプリント配線基板テスト信号入力端子ＰＴＭなどから、テスト信号、テストモード信号あるいはプリント配線基板テスト信号を入力して動作モード生成出力をスキャン出力選択回路２２、ＪＴＡＧ信号サプレス回路１８あるいは制御信号選択回路２１に入力する。
【００４８】
図１および図２に示すクロック生成回路２０では、スキャンＡ／Ｂクロック信号を入力するスキャンＡ／Ｂクロック信号入力端子などからＡ／Ｂクロック生成出力を制御信号選択回路２１に入力する。
【００４９】
一方、図１および図２に示すインストラクション・レジスタ１６では、スキャンインＳＩ入力端子からスキャンイン信号が入力すると、ＪＴＡＧ信号サプレス回路１８にレジスタ出力を供給する。
【００５０】
また図１および図２に示す制御信号生成回路１７には、テストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号により動作する状態遷移回路（図示省略）が設けられている。
【００５１】
このため、この制御信号生成回路１７では、ＬＳＩ３０の外部の外部装置からテストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号をあらかじめ決められた手順で入力することにより、基本的な動作モードが設定される。
【００５２】
この制御信号生成回路１７には、モード情報の切換により動作する状態遷移回路（図示省略）にＬＳＩ３０のピンに専用スキャンＦＦの値を入力し、ＬＳＩ３０のピンに入力された値に基づいて生成された制御信号をスキャン出力選択回路２２およびＪＴＡＧ信号サプレス回路１９に入力する。
【００５３】
また本実施例では、ＪＴＡＧスキャン方式のＬＳＩ３０を外部スキャン方式で動作させるため、図１および図２に示すＪＴＡＧ信号サプレス回路１８、制御信号選択回路２１およびスキャン出力選択回路２２を設けてＬＳＩ３０の外部からのスキャン方式選択信号であるテストモード信号端子ＥＸにテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＪＴＡＧスキャン方式の信号を阻止する。
【００５４】
また本実施例では、これと同時に、スキャンクロック生成回路２０および入出力マクロ回路１５の動作モードを外部スキャン方式に適した値に設定して外部スキャン方式と同等の動作を保証している。
【００５５】
すなわち、本実施例では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＪＴＡＧ信号サプレス回路２１が制御信号生成回路１８からインストラクション・レジスタ１６への制御信号を非動作状態に設定するとともに、インストラクション・レジスタ１６から制御信号生成回路１７へのレジスタデータを非動作状態に設定する。
【００５６】
このときスキャン出力選択回路２２では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＬＳＩ３０の外部からからのチェーンセレクト信号によりスキャンチェーンを選択する。
【００５７】
また制御信号選択回路２１では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にするとき、ＬＳＩ３０の外部から送出されるスキャン用のクロックおよびチェーンセレクト信号により、スキャンＦＦ１１および入出力マクロ回路１５へスキャンクロックを供給するとともに、入出力マクロ回路１５の動作モードを外部スキャン方式と同様のモードに設定する。
【００５８】
一方、ＬＳＩ３０の内部には、テスト系回路１０でテスト状態を規定するインストラクション・レジスタ１６とそのレジスタ１６のインストラクション・レジスタ値を解読し、スキャンクロックの生成、スキャンパスの選択および入出力マクロの動作モードの選択をする入出力マクロ回路１５が設けられている。
【００５９】
この入出力マクロ回路１５には、専用のスキャンＦＦ１１が接続され、マクロ同士を接続したスキャンチェーンが構成されるように成っている。
また先に説明した制御信号生成回路１７には、モード情報の切換により動作する状態遷移回路（図示省略）にＬＳＩ３０のピンに専用スキャンＦＦの値を入力し、ＬＳＩ３０のピンに入力された値に基づいて生成された制御信号をスキャン出力選択回路２２、ＪＴＡＧ信号サプレス回路１９に入力することができる。
【００６０】
この制御信号生成回路１７には、先に説明したようにテストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号により動作する状態遷移回路でＬＳＩ３０の外部の外部装置からこれらの信号をあらかじめ決められた手順で入力することにより、基本的な動作モードが設定できるようになる。
【００６１】
この中には、インストラクション・レジスタ１６へのスキャン動作モードがあり、最初にこのモードに設定してインストラクション・レジスタ１６の内部に詳細な動作モード値をスキャンインする。
【００６２】
その後、制御信号生成回路１７の状態遷移回路をインストラクション・レジスタ１６のレジスタ値を解読するデコード動作モードに設定することにより、複雑なスキャン動作やモード切換え制御を行う。
【００６３】
本実施例では、ＪＴＡＧスキャン方式のＬＳＩ３０を外部スキャン方式で動作させるため、ＪＴＡＧ信号サプレス回路１８、制御信号選択回路２１およびスキャン出力選択回路２２を設け、ＬＳＩ３０の外部からのスキャン方式選択信号であるテストモード信号ＥＸ信号により、ＪＴＡＧスキャン方式の信号が入力されるのを阻止する。
【００６４】
また本実施例では、これと同時に、スキャンクロック生成回路２０および入出力マクロ回路１５の動作モードを外部スキャン方式に適した値に設定して外部スキャン方式と同等の動作を保証している。
【００６５】
すなわち、本実施例では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＪＴＡＧ信号サプレス回路２１が制御信号生成回路１８からインストラクション・レジスタ１６への制御信号を非動作状態に設定するとともに、インストラクション・レジスタ１６から制御信号生成回路１７へのレジスタデータを非動作状態に設定する。
【００６６】
このときスキャン出力選択回路２２では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＬＳＩ３０の外部からからのチェーンセレクト信号によりスキャンチェーンを選択する。
【００６７】
また制御信号選択回路２１では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にするとき、ＬＳＩ３０の外部から送出されるスキャン用のクロック信号がゲート回路２３を経てスキャンＦＦ１１に供給されるとともにチェーンセレクト信号により、入出力マクロ回路１５へスキャンクロックを供給することにより、入出力マクロ回路１５の動作モードを外部スキャン方式と同様のモードに設定することができる。
（実施例１の動作）
次に、実施例１の動作を図４ないし図７に基づいて説明する。
【００６８】
この動作説明においては先に説明した図１ないし図３の回路図を参照して説明するものとする。
なお、図７はＪＴＡＧ＆外部スキャン方式の動作説明図である。
【００６９】
この図７の動作説明図において、ＪＴＡＧスキャンＬＳＩ３１、３２とＪＴＡＧ／外部スキャンＬＳＩ３３を用いている。
＜外部スキャン方式＞
図４はＬＳＩ３０が外部スキャン方式で動作するか内部制御スキャン方式ＪＴＡＧ方式で動作するかを回路ブロックを選択することにより、ＪＴＡＧスキャン回路ブロックを選択するか外部スキャン回路ブロツクを選択するかの判断をする（ＳＴ１０）。
【００７０】
ここで、たとえば、先に説明したようにＪＴＡＧスキャン方式から外部スキャン方式に変更する場合には外部スキャン方式を選択して以下に説明するＳＴ２０からＳＴ２２の設定を実行してから、ＬＳＩ３１〜３３の試験、このＬＳＩ３１〜３３を実装するプリント配線基板の試験をする。
【００７１】
図５はＪＴＡＧスキャン回路ブロックから外部スキャン回路ブロックに回路ブロックを切り換える場合の動作を説明するための説明図である。
図４のＳＴ１９において、外部スキャン回路ブロツクを選択すると、図１および図２のＬＳＩ３１〜３３のテストモード端子ＥＸにテストモード信号が入力されてオン状態（Ｈレベル電圧）になる（ＳＴ２０）。
【００７２】
図１および図２に示す動作モード生成回路１９では、テスト信号を入力するテスト信号入力端子ＴＭ、テストモード信号を入力するテストモード信号端子ＥＸあるいはプリント配線基板のテストをするプリント配線基板テスト信号入力端子ＰＴＭなどから、テスト信号、テストモード信号あるいはプリント配線基板テスト信号を入力して動作モード生成出力をスキャン出力選択回路２２あるいは制御信号選択回路２１に入力する。
【００７３】
このとき、テスト系回路１０では、スキャンモードの設定およびチェーンセレクトの設定を行い、スキャンチェーンの活発化をする（ＳＴ２１）。
このスキャンチェーンの活発化をした後には、スキャンイン値の設定およびスキャンＡ／Ｂクロック信号端子からＡ／Ｂクロック電圧を印加する（ＳＴ２２）。  これにより、外部スキャン回路ブロックを動作させることにより、ＪＴＡＧスキャン回路ブロックの動作を停止させる。
【００７４】
すなわち、図１および図２に示すクロック生成回路２０では、スキャンＡ／Ｂクロック信号を入力する図５などに示すスキャンＡ／Ｂクロック信号入力端子Ａ−ＣＬＫ，Ｂ−ＣＬＫクロックなどからＡ／Ｂクロック生成出力を制御信号選択回路２１に入力する。
【００７５】
一方、図５などに示すインストラクション・レジスタ１６では、スキャンインＳＩ入力端子からスキャンイン信号が入力すると、ＪＴＡＧ信号サプレス回路１８にレジスタ出力を供給する。
【００７６】
また図５などに示す制御信号生成回路１７には、テストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号により状態遷移回路（図示省略）を動作する。
【００７７】
このため、この制御信号生成回路１７では、ＬＳＩ３０の外部の外部装置からテストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号をあらかじめ決められた手順で入力することにより、基本的な動作モードが設定される。
【００７８】
この制御信号生成回路１７には、モード情報の切換により動作する状態遷移回路（図示省略）にＬＳＩ３０のピンに専用スキャンＦＦの値を入力し、ＬＳＩ３０のピンに入力された値に基づいて生成された制御信号をスキャン出力選択回路２２およびＪＴＡＧ信号サプレス回路１９に入力する。
【００７９】
また本実施例では、ＪＴＡＧスキャン方式のＬＳＩ３０を外部スキャン方式で動作させるため、図１および図２に示すＪＴＡＧ信号サプレス回路１８、制御信号選択回路２１およびスキャン出力選択回路２２からなる図３に示すテスト系回路１０を設けて、ＬＳＩ３０の外部からのスキャン方式選択信号であるテストモード信号端子ＥＸにテストモード信号を入力してオン状態（Ｈレベル電圧）にすることにより、ＪＴＡＧスキャン方式の信号がＬＳＩ３０のいずれの入力端子からもＬＳＩ３０に供給されないように阻止することができる。
【００８０】
また本実施例では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＪＴＡＧ信号サプレス回路２１が制御信号生成回路１８からインストラクション・レジスタ１６への制御信号を非動作状態に設定するとともに、インストラクション・レジスタ１６から制御信号生成回路１７へのレジスタデータを非動作状態に設定する。
【００８１】
このときスキャン出力選択回路２２では、ＬＳＩ３０のテストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にすることにより、ＬＳＩ３０の外部からからのチェーンセレクト信号によりスキャンチェーンを選択する。
【００８２】
また制御信号選択回路２１では、テストモード信号入力端子ＥＸから入力されたテストモード信号をオン状態（Ｈレベル電圧）にするとき、ＬＳＩ３１〜３３の外部から送出されるスキャン用のクロック信号がゲート回路２３を経てスキャンＦＦ１１に供給されるとともにチェーンセレクト信号により、入出力マクロ回路１５へスキャンクロックを供給することにより、入出力マクロ回路１５の動作モードを外部スキャン方式と同様のモードに設定することができる。
【００８３】
以上の処理をすることにより、ＬＳＩ３１〜３３の外部からスキャン方式選択信号であるテストモードＥＸ信号により、ＪＴＡＧスキャン方式の信号をテスト系回路１０に入力するのを阻止するとともに、スキャンクロックおよび入出力マクロ回路１５の動作モードを外部スキャン方式に適した値に設定して外部スキャン方式としての動作をも保証している。
【００８４】
このため、外部スキャンを行うためにクロック信号を外部回路より供給する外部スキャン方式とＩＥＥＥ準拠の内部制御スキャン方式（ＪＴＡＧスキヤン方式）の両方を用いて外部スキャン方式のＬＳＩの診断や試験をするため、外部スキャン回路ブロックに切換えて使用する。
【００８５】
このように、外部スキャン回路ブロックに切換えて使用することで、外部スキャン回路ブロックでスキャンさせるシステムにおいても手軽に使用可能にし、システムの試験、評価を迅速に行うことができる。
＜ＪＴＡＧスキャン方式を選択した場合＞
次に図４のＳＴ１０において、外部スキャン方式からＪＴＡＧスキャン方式を選択したときには、テストモード信号入力端子ＥＸから入力されたテストモード信号をオフ状態（Ｌレベル電圧）にする（ＳＴ３１）。
【００８６】
このときには、図６に示すインストラクション・レジスタ１６のスキャンチェーンを活発化するため、スキャンモードの設定と、ＴＡＰコントローラである制御信号生成回路１７のスキャンクロックＣＬＫ信号により、スキャンＦＦ１１のを動作させる。
【００８７】
すなわち、ＳＴ３１において、テストモード信号端子ＥＸから入力されたテストモード信号をオフ状態（Ｌレベル電圧）にした後には、インストラクションレジスタ１６に入力するスキャンチェーンの活性化を図るため、スキャンモードを設定するとともに、ＴＡＰコントローラである制御信号生成回路１７の設定をする（ＳＴ３２）。
【００８８】
スキャンモードを設定するとともに、ＴＡＰコントローラである制御信号生成回路１７の設定をした後には、インストラクション・レジスタ１６のスキャン動作をするため、インストラクション（ＩＲ）コードをインストラクション・レジスタ１６に設定するとともに、制御信号生成回路１７にテストクロック端子ＴＣＫよりテストクロック電圧をＡ／Ｂクロック端子に印加する（ＳＴ３３）。
【００８９】
インストラクション（ＩＲ）コードをインストラクション・レジスタ１６に設定するとともに、制御信号生成回路１７にテストクロック端子ＴＣＫよりテストクロック電圧をＡ／Ｂクロック端子に印加した後には、スキャンモードの設定およびチェーンセレクトの設定を行い、スキャンチェーンの活発化をする（ＳＴ３３）。
【００９０】
このスキャンチェーンの活発化をした後には、スキャンイン値の設定およびスキャンＡ／Ｂクロック信号端子からＡ／Ｂクロック電圧を印加する（ＳＴ３５）。  これにより、内部スキャン回路ブロックを動作させることにより、外部スキャン回路ブロックの動作を停止させる。
【００９１】
すなわち、図１および図２に示すクロック生成回路２０では、スキャンＡ／Ｂクロック信号を入力する図１などに示すスキャンＡ／Ｂクロック信号入力端子Ａ−ＣＬＫ，Ｂ−ＣＬＫクロックなどからＡ／Ｂクロック信号を入力する。
【００９２】
一方、図６などに示すインストラクション・レジスタ１６では、スキャンインＳＩ入力端子からスキャンイン信号が入力すると、ＪＴＡＧ信号サプレス回路１８にレジスタ出力を供給する。
【００９３】
また図５などに示す制御信号生成回路１７には、テストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号により状態遷移回路（図示省略）を動作する。
【００９４】
このため、この制御信号生成回路１７では、ＬＳＩ３０の外部の外部装置からテストデータイン端子ＴＲＳＴ、テストクロック端子ＴＣＫ、テストモードセレクタ端子ＴＭＳに入力するテストデータイン信号、テストクロック信号およびテストモードセレクタ信号をあらかじめ決められた手順で入力することにより、基本的な動作モードが設定される。
【００９５】
この制御信号生成回路１７には、モード情報の切換により動作する状態遷移回路（図示省略）にＬＳＩ３０のピンに専用スキャンＦＦの値を入力する。
また本実施例では、外部スキャン方式のＬＳＩ３３を内部制御スキャン方式で動作させるため、図１および図２に示すＪＴＡＧ信号サプレス回路１８、制御信号選択回路２１およびスキャン出力選択回路２２からなる図３に示すテスト系回路１０を設けて、ＬＳＩ３０の外部からのスキャン方式選択信号であるテストモード信号端子ＥＸにテストモード信号を入力せずオフ状態（Ｌレベル電圧）にすることにより、ＪＴＡＧスキャン方式の信号がＬＳＩ３１〜３３のいずれの入力端子からもＬＳＩ３１〜３３に供給する。
【００９６】
また本実施例では、ＬＳＩ３３のテストモード信号入力端子ＥＸから入力されなかったテストモード信号がオフ状態（Ｌレベル電圧）になることにより、ＪＴＡＧ信号サプレス回路２１が制御信号生成回路１８からインストラクション・レジスタ１６への制御信号を動作状態に設定するとともに、インストラクション・レジスタ１６から制御信号生成回路１７へのレジスタデータを動作状態に設定する。
【００９７】
また制御信号生成回路１７では、テストモード信号入力端子ＥＸから入力されなかったテストモード信号をオフ状態（Ｌレベル電圧）にするとき、ＬＳＩ３１〜３３の外部から送出されるスキャン用のクロック信号がゲート回路２３を経てスキャンＦＦ１１に供給されるとともにチェーンセレクト信号により、入出力マクロ回路１５へスキャンクロックを供給することにより、入出力マクロ回路１５の動作モードを外部スキャン方式と同様のモードに設定することができる。
【００９８】
以上の処理をすることにより、ＬＳＩ３１〜３３の外部からスキャン方式選択信号であるテストモードＥＸ信号を印加しないよういすることにより、外部スキャン方式の信号をテスト系回路１０に入力するのを阻止するとともに、スキャンクロックおよび入出力マクロ回路１５の動作モードを内部制御スキャン方式に適した値に設定してＪＴＡＧスキャン方式としての動作をも保証している。
【００９９】
このため、ＩＥＥＥ準拠の内部制御スキャン方式（ＪＴＡＧスキャン方式）を用いて内部制御スキャン方式のＬＳＩの診断や試験をするため、内部制御スキャン回路ブロックに切換えて使用する。
【０１００】
このように、内部制御スキャン回路ブロックに切換えて使用することで、内部制御スキャン回路ブロックでスキャンさせるシステムにおいても手軽に使用可能にし、システムの試験、評価を迅速に行うことができる。
（実施例１の変形実施例１）
〔実施例１における変形実施例１の概要〕
第１実施例の変形実施例１としてＬＳＩを実装するプリント配線基板の試験を行う。このプリント配線基板のテスト方法が異なる場合には、外部スキャン方式あるいは内部制御方式のいずれかの方式に回路ブロックを切り換えて試験を行う。〔実施例１の変形実施例１の内容〕
図１および図２において、プリント配線基板のテストをする場合には、先ずテスト回路３０の動作モード生成回路１９のプリント配線基板テスト端子ＰＴＭよりプリント配線基板テスト電圧を、たとえばＬＳＩのピンに印加して、プリント配線基板の絶縁試験をする。
【０１０１】
外部スキャン方式でプリント配線基板を試験する場合には、たとえば図５の外部スキャン回路ブロックを図４のＳＴ２０〜ＳＴ２２まで動作させてプリント配線基板の絶縁試験をする。
【０１０２】
一方、内部制御スキャン方式でプリント配線基板を試験する場合には、たとえば図６の内部制御スキャン回路ブロックを図４のＳＴ３１〜ＳＴ３５まで動作させてプリント配線基板の絶縁試験をする。
【０１０３】
以上により、外部スキャン方式あるいは内部制御方式のいずれかの方式に回路ブロックを切り換えることにより、外部スキャン方式で動作するプリント配線基板あるいは内部制御スキャン方式で動作するプリント配線基板であっても正常に動作するか否かを試験することができる。
（実施例１の変形実施例２）
〔実施例１における変形実施例２の概要〕
第１実施例の変形実施例２としてシステム全体の試験を行う。
【０１０４】
このシステム全体のテスト方法が異なる場合には、外部スキャン方式あるいは内部制御方式のいずれかの方式に回路ブロックを切り換えて試験を行う。
〔実施例１の変形実施例２の内容〕
図１および図２において、システム全体のテストをする場合には、先ずテスト回路３０の動作モード生成回路１９に設けるシステム全体試験端子にシステム全体テスト端子（図示省略）よりシステム全体試験テスト電圧を印加する。
【０１０５】
またたとえば、外部スキャン方式でシステム全体が正常動作するか否かを試験する場合には、図５の外部スキャン回路ブロックを図４のＳＴ２０〜ＳＴ２２まで動作させて、たとえばシステム全体が正常に絶縁されてるかなどの試験をする。
【０１０６】
一方、内部制御スキャン方式でシステム全体が正常に絶縁されているかなどの試験をする場合には、図６の内部制御スキャン回路ブロックを図４のＳＴ３１〜ＳＴ３５まで動作させてシステム全体が正常に絶縁されていることを試験する。
【０１０７】
以上により、外部スキャン方式あるいは内部制御方式のいずれかの方式に回路ブロックを切り換えることにより、外部スキャン方式で動作するシステムあるいは内部制御スキャン方式で動作するシステムであっても正常に絶縁試験などの試験をすることができる。
【０１０８】
【発明の効果】
第１の発明によれば、外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックの両方に切換えて使用することにより、この試験装置を用いれば、外部スキャン回路ブロックで水平方向または垂直方向にスキャンさせるシステムまたは、ＪＴＡＧスキャン回路ブロックで水平方向または垂直方向にスキャンさせるシステムにおいても使用できるので、対象電子部品に応じて迅速に外部スキャン回路ブロックとＪＴＡＧスキャン回路ブロックに切り換えることができ、また使い勝手を良くすることができるという効果を得ることができる。
【０１０９】
また第２の発明によれば、対象電子部品である半導体集積回路とその半導体集積回路を実装するプリント配線基板の診断や試験をその半導体集積回路を実装するプリント配線基板に応じて迅速に診断や試験をすることができるという効果も得ることができる。
【０１１０】
一方、第３の発明によれば、テストモード端子にテストモードに応じた電圧が印加されたとき、対象電子部品に対して水平方向または垂町方向にスキャンをする範囲をスキャン範囲設定部で設定し、このスキャン範囲設定部で設定された設定信号に応答して外部スキャン回路ブロックにより、対象電子部品に対して水平方向または垂直方向にスキャンをして、対象電子部品の診断または試験をすることが速やかにできる効果が得らえる。
【０１１１】
さらに、第４の発明によれば、テストモード端子にテストモードに応じた電圧が印加されないとき、いわゆる内部制御スキャン方式を採用しているシステムに適応した回路ブロックに速やかに切り換えて、対象電子部品の診断、試験をすることができる。
【０１１２】
また第５の発明によれば、プリント配線基板の試験を行うプリント配線基板試験端子を設けることにより、プリント配線基板の試験もスムースに行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例の回路概要を示す回路図である。
【図２】本発明の実施例の詳細回路図である。
【図３】本発明の実施例の要部を示す詳細回路図である。
【図４】本発明の第１実施例の動作を説明するためのフローチャートである。
【図５】本発明の実施例の一例である外部スキャン方式の動作説明図である。
【図６】本発明の実施例の一例である内部制御スキャン方式の動作説明図である。
【図７】本発明の実施例のの動作説明図である。
【図８】従来のテスト回路の回路図である。
【図９】従来のテスト回路のフローチャートである。
【図１０】従来のテスト回路の回路図である。
【図１１】従来のテスト回路のフローチャートである。
【符号の説明】
１０        テスト系回路
１１        スキャンＦＦ
１５        入出力マクロ回路
１６        インストラクション・レジスタ
１７        制御信号生成回路
１８        ＪＴＡＧ信号サプレス回路
１９        動作モード生成回路
２０    クロック生成回路
２１    制御信号選択回路
２２    スキャン出力選択回路
２３    ゲート回路
３０    切換回路
３１    ＪＴＡＧスキャンＬＳＩ
３２    ＪＴＡＧスキャンＬＳＩ
３３    ＪＴＡＧ  ／外部スキャンＬＳＩ
【図１】
0003594340.tif 000002
【図２】
0003594340.tif 000003
【図３】
0003594340.tif 000004
【図４】
0003594340.tif 000005
【図５】
0003594340.tif 000006
【図６】
0003594340.tif 000007
【図７】
0003594340.tif 000008
【図８】
0003594340.tif 000009
【図９】
0003594340.tif 000010
【図１０】
0003594340.tif 000011
【図１１】
0003594340.tif 000012