(57)【特許請求の範囲】
【請求項１】
シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接する部分が接しない部分に比較して高密度になっていること
を特徴とするキャパシタ装置。
【請求項２】
シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接しない部分が接する部分に比較して低ストレスになっていること
を特徴とする請求項１記載のキャパシタ装置。
【請求項３】
シリコン窒化膜で構成されたキャパシタ誘電体膜が高密度シリコン窒化膜と低ストレス・シリコン窒化膜との多層積層体からなり、且つ、少なくとも上下各電極に接する部分は高密度シリコン窒化膜になっていること
を特徴とする請求項１記載のキャパシタ装置。
【請求項４】
上下各電極に挟まれたシリコン窒化膜で構成されたキャパシタ誘電体膜に於ける密度及びストレスが上下各電極側から中央に向かうにつれて低下すること
を特徴とする請求項１記載のキャパシタ装置。
【請求項５】
プラズマＣＶＤ法を適用してシリコン窒化膜で構成されたキャパシタ誘電体膜を形成するに際し、
キャパシタ誘電体膜に於ける電極に接する部分を低圧且つ低デポジション・レートの条件で形成する工程と、
キャパシタ誘電体膜に於ける電極に接しない部分を高圧且つ高デポジション・レートの条件で形成する工程と
が含まれてなることを特徴とするキャパシタ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘電体膜としてシリコン窒化膜を用いたキャパシタ装置及びその製造方法の改良に関する。
【０００２】
一般に、キャパシタは、メモリやマイクロ波デバイスを構成するには不可欠の回路素子であり、特に、誘電体膜としてシリコン窒化膜を用いたキャパシタは、半導体回路に於いて、広く実用化されている。
【０００３】
この種のキャパシタへの要求事項としては、先ず、素子面積を小さくする為に誘電体の誘電率が高いこと、高電圧印加に対して絶縁破壊耐圧が高く信頼性が高いこと、しかも、これらの特性の均一性や再現性が良好であること等が挙げられる。
【０００４】
前記要求を満たす為、誘電体の材料、及び、誘電体膜の構造をどのようにするかが問題であり、本発明は、この要求に応える一手段を提供する。
【０００５】
【従来の技術】
従来のキャパシタ装置に於いては、誘電体として、堆積及び加工が容易であって、誘電率が高い部類に属するシリコン窒化膜を用いることが多い。
【０００６】
シリコン窒化膜を用いた場合のキャパシタに於ける絶縁破壊のモードは、シリコン窒化膜のピン・ホールを介する上下電極間の絶縁破壊が殆どであり、また、シリコン窒化膜に於けるストレスが大きい場合、熱サイクル、即ち、温度上昇及び下降の繰り返しに依る歪みで信頼性が低下する旨の問題を生ずることが判っている。
【０００７】
ところで、シリコン窒化膜に於けるピン・ホールを低減させる為に高密度化した場合、元素結合が強くなり、膜ストレスが増加し、逆に、膜ストレスを弱くした場合、ピン・ホールが増加するという、二律背反的要素を含んでいる。
【０００８】
これを解消する技術として、シリコン窒化膜をシリコン酸化膜で挟み込んだ複合膜をキャパシタの誘電体膜とすることが試みられ、この場合、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する部分をピン・ホールの発生が少ないシリコン酸化膜としている。
【０００９】
然しながら、シリコン酸化膜は、シリコン窒化膜に比較し、誘電率が１／２である為、容量の低下は避けられず、しかも、連続処理する為には、堆積装置を変えなければならない。
【００１０】
【発明が解決しようとする課題】
前記したように、キャパシタの誘電体膜として、シリコン窒化膜のみを用いる場合、ピン・ホールの生成、及び、膜ストレスの生成なる相反する性質に起因する問題を解消する必要があり、また、シリコン窒化膜とシリコン酸化膜との複合膜を用いる場合、キャパシタ容量の低下、製造工程処理の複雑化などの問題を解消しなければならない。
【００１１】
本発明は、高誘電率のシリコン窒化膜を用いて大きな容量を維持しながら、しかも、絶縁破壊に対して高い耐性を備えたキャパシタ装置を実現できるようにする。
【００１２】
【課題を解決するための手段】
本発明では、誘電体膜としてシリコン窒化膜を利用するのであるが、性質を異にするシリコン窒化膜を多層膜にして使用することが基本になっている。
【００１３】
図１は本発明の原理を説明する為のキャパシタ装置を表す要部切断側面図である。
【００１４】
図に於いて、（Ａ）はキャパシタの積層構造全体を表す要部切断側面、（Ｂ）は誘電体膜を拡大して表す要部切断側面、１は層間絶縁膜、２は下部電極、３はキャパシタ誘電体膜、３Ａは高密度シリコン窒化膜、３Ｂは低ストレス・シリコン窒化膜、３Ｃは高密度シリコン窒化膜、４は保護絶縁膜、５は上部電極をそれぞれ示している。
【００１５】
図から明らかな通り、このキャパシタ装置では、キャパシタ誘電体膜３が高密度シリコン窒化膜３Ａ、低ストレス・シリコン窒化膜３Ｂ、高密度シリコン窒化膜３Ｃの三層構造からなっている。
【００１６】
シリコン窒化膜３Ａと３Ｃは、ストレスは大きいが、ピン・ホールが少なく、そして、シリコン窒化膜３Ｂは、ストレスは小さいが、ピン・ホールが多い旨の性質をもっている。
【００１７】
前記したところから、本発明に依るキャパシタ装置及びその製造方法に於いては、
（１）シリコン窒化膜で構成されたキャパシタ誘電体膜（例えばキャパシタ誘電体膜３）に於ける上下各電極（例えば下部電極２及び上部電極５）に接する部分（例えば高密度シリコン窒化膜３Ａ並びに３Ｃ）が接しない部分（例えば低ストレス・シリコン窒化膜３Ｂ）に比較して高密度になっていることを特徴とするか、又は、
【００１８】
（２）前記（１）に於いて、シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接しない部分が接する部分に比較して低ストレスになっていることを特徴とするか、又は、
【００１９】
（３）前記（１）に於いて、シリコン窒化膜で構成されたキャパシタ誘電体膜が高密度シリコン窒化膜と低ストレス・シリコン窒化膜との多層積層体からなり、且つ、少なくとも上下各電極に接する部分は高密度シリコン窒化膜になっていることを特徴とするか、又は、
【００２０】
（４）前記（１）に於いて、上下各電極に挟まれたシリコン窒化膜で構成されたキャパシタ誘電体膜に於ける密度及びストレスが上下各電極側から中央に向かうにつれて低下すること（例えばグラジュアル構造）を特徴とするか、又は、
【００２１】
（５）プラズマＣＶＤ法を適用してシリコン窒化膜で構成されたキャパシタ誘電体膜を形成するに際し、キャパシタ誘電体膜に於ける電極に接する部分を低圧且つ低デポジション・レートの条件で形成する工程と、キャパシタ誘電体膜に於ける電極に接しない部分を高圧且つ高デポジション・レートの条件で形成する工程とが含まれてなることを特徴とする。
【００２２】
前記手段を採ることに依り、キャパシタに於いて、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する誘電体膜としては、高密度のシリコン窒化膜を用いているので絶縁破壊に至ることは少ない。
【００２３】
また、上下電極に接するシリコン窒化膜以外は、低ストレスのシリコン窒化膜であるから、膜ストレスに起因する信頼性の劣化も起こり難く、そして、膜の性質は異なっていても誘電率は変わりないので、容量の面では何らの問題も起こらず、しかも、それ等のシリコン窒化膜は通常の堆積装置を用い、連続して堆積処理することができる。
【００２４】
このように、本発明で用いる誘電体膜は、シリコン窒化膜に依る複合膜と考えて良く、容量特性を損なうことなく、信頼性が高いキャパシタ装置を実現することができる。
【００２５】
【発明の実施の形態】
図２は本発明に於ける実施の形態１を説明する為の工程要所に於けるキャパシタ装置を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【００２６】
図２（Ａ）参照
（Ａ）−１
スパッタリング法を適用することに依り、下地であるポリイミド層間絶縁膜１１上に厚さ例えば０．１〔μｍ〕程度のＡｕ／Ｔｉ系複合金属からなる下地メタル膜１２Ａを形成する。
【００２７】
下地メタル膜１２Ａは、鍍金の為の種メタルになると共にポリイミド層間絶縁膜１１と鍍金膜との密着性を向上させる働きをする。
【００２８】
（Ａ）−２
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、鍍金膜形成予定部分に開口をもつレジスト膜を形成する。
【００２９】
（Ａ）−３
鍍金液中に浸漬して、ウエハに電流を流すことに依って、前記開口中にのみ厚さ１〔μｍ〕程度のＡｕ鍍金膜１２Ｂを形成する。
【００３０】
（Ａ）−４
レジスト剥離液中に浸漬し、レジスト膜を剥離・除去してから、ミリング法を適用することに依り、Ａｕ鍍金膜１２Ｂをマスクとして下地メタル膜１２Ａを除去し、Ａｕ鍍金膜１２Ｂと下地メタル膜１２Ａからなる下部電極１２を完成する。
【００３１】
図２（Ｂ）参照
（Ｂ）−１
プラズマＣＶＤ（ｐｌａｓｍａ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、下部電極１２に接する第一層目のシリコン窒化膜１３Ａを形成する。
【００３２】
このシリコン窒化膜１３Ａは、ピン・ホールが少ない高密度の被膜にしなければならないので、例えば０．２〔Ｔｏｒｒ〕の低圧下で、入力電流を例えば０．５〔Ａ〕とする小さい堆積レートの各条件下で堆積させた。
【００３３】
（Ｂ）−２
引き続き、プラズマＣＶＤ法を適用してシリコン窒化膜１３Ｂを形成するのであるが、この場合、シリコン窒化膜１３Ｂは、ピン・ホールが多くても低ストレスの被膜にしなければならないので、成長の条件を変更し、例えば０．６〔Ｔｏｒｒ〕の高圧下で、入力電流を例えば１．５〔Ａ〕とする大きい堆積レートの各条件下で堆積させた。
【００３４】
（Ｂ）−３
引き続き、プラズマＣＶＤ法を適用することに依り、最上層のシリコン窒化膜１３Ｃを形成する。この場合、堆積の条件は、シリコン窒化膜１３Ａを成長させた条件と全く同じで良い。
【００３５】
以上の膜堆積は、同一堆積装置のチャンバ内で連続した処理で実行され、シリコン窒化膜１３Ａ及び１３Ｃとシリコン窒化膜１３Ｂとでは、同じシリコン窒化膜ではあるが、その密度は５乃至１０〔％〕程度の相対差となっている。
【００３６】
前記相対差以下では、膜の性質の違いが少なくて、本発明が狙いとする効果は得られ難く、また、前記相対差を越えた場合には、堆積装置のコンディション上の制限を受けて、良質のシリコン窒化膜を得ることが困難になる。
【００３７】
また、キャパシタの信頼性劣化を抑制する為には、電極に接していないシリコン窒化膜１３Ｂに於ける膜ストレスは、５×１０８  〔ダイン／ｃｍ２  〕未満
の圧縮応力であることが望ましい。
【００３８】
図２（Ｃ）参照
（Ｃ）−１
スピン・コート法、熱硬化法、リソグラフィ技術に於けるレジスト・プロセスなどを適用することに依り、膜厚が例えば１．０〔μｍ〕であって、シリコン窒化膜１３Ｃ上に開口を持ったポリイミド膜１４を形成する。
【００３９】
（Ｃ）−２
下部電極１２を形成した技法と同じ技法を適用することに依って、下地メタル膜１５Ａ及びＡｕ鍍金膜１５Ｂからなる上部電極１５を形成する。
【００４０】
本発明に於いては、前記実施の形態に限られることなく、他に多くの改変を実現することができる。
【００４１】
例えば、前記実施の形態では、シリコン窒化膜が三層構造になっているものについて説明したが、これは、電極に接する高密度のシリコン窒化膜及び接しない低ストレスのシリコン窒化膜で構成してあれば良いので、必要に応じ、更なる多層構造にしたり、或いは、グラジュアル構造にすることができる。
【００４２】
【発明の効果】
本発明に依るキャパシタ装置及びその製造方法に於いては、キャパシタ誘電体膜に於ける上下各電極に接する部分が接しない部分に比較して高密度であるシリコン窒化膜で構成されている。
【００４３】
前記構成を採ることに依り、キャパシタに於いて、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する誘電体膜としては、高密度のシリコン窒化膜を用いているので絶縁破壊に至ることは少ない。
【００４４】
また、上下電極に接するシリコン窒化膜以外は、低ストレスのシリコン窒化膜であるから、膜ストレスに起因する信頼性の劣化も起こり難く、そして、膜の性質は異なっていても誘電率は変わりないので、容量の面では何らの問題も起こらず、しかも、それ等のシリコン窒化膜は通常の堆積装置を用い、連続して堆積処理することができる。
【００４５】
このように、本発明で用いる誘電体膜は、シリコン窒化膜に依る複合膜と考えて良く、容量特性を損なうことなく、信頼性が高いキャパシタ装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する為のキャパシタ装置を表す要部切断側面図である。
【図２】本発明に於ける実施の形態１を説明する為の工程要所に於けるキャパシタ装置を表す要部切断側面図である。
【符号の説明】
１  層間絶縁膜
２  下部電極
３  キャパシタ誘電体膜
３Ａ  高密度シリコン窒化膜
３Ｂ  低ストレス・シリコン窒化膜
３Ｃ  高密度シリコン窒化膜
４  保護絶縁膜
５  上部電極
１１  ポリイミド層間絶縁膜
１２  下部電極
１２Ａ  下地メタル膜
１２Ｂ  Ａｕ鍍金膜
１３    シリコン窒化膜（キャパシタ誘電体膜）
１３Ａ  高密度シリコン窒化膜
１３Ｂ  低ストレス・シリコン窒化膜
１３Ｃ  高密度シリコン窒化膜
１４  ポリイミド膜
１５  上部電極
１５Ａ  下地メタル膜
１５Ｂ  Ａｕ鍍金膜
【図１】
0003603240.tif 000002
【図２】
0003603240.tif 000003