(57)【特許請求の範囲】
【請求項１】
ＡＣ電源に接続した整流回路と、該整流回路の直流出力側に接続した平滑コンデンサと、主トランスの１次コイルと主スイッチ素子より成る直列回路を前記平滑コンデンサの両端に並列接続して構成した１次入力回路と、
前記１次コイルと異なる極性を有する２次コイルに接続した整流ダイオードと平滑コンデンサより成る２次出力回路と、
前記１次コイルの一端と主スイッチ素子のゲート端子間に挿入した起動抵抗（２）と、主スイッチ素子のゲート〜ソース間に並列接続した抵抗（３）、およびコンデンサ（４）と抵抗（６）より成る直列回路を介して主スイッチ素子のゲート〜ソース間に並列接続した１次コイルと同一極性を有する駆動コイルとによって構成したゲート駆動回路と、
によって構成した自励フライバック・コンバータにおいて、
前記ゲート駆動回路におけるコンデンサ（４）と抵抗（６）との接続点と駆動コイルの一端との間に、抵抗（５）とダイオード（７）およびバイパス回路にスイッチ素子（９）を備えたツエナー・ダイオード（８）より成る直列回路を並列接続して主スイッチ素子のゲート駆動回路を構成したことを特徴とする自励フライバック・コンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源のうちで、特に自励フライバック・コンバータの駆動回路に関する。
【０００２】
【従来の技術】
軽負荷時や待機時においてスイッチング電源の低消費電力化を図る方法としては、軽負荷を検出したときに発振周波数を低下させることのできるコンバータが望ましい。
従来技術においては、自励フライバック方式で発振周波数を軽負荷に対応させて制御する方法が実現されていなかったので、１次側および２次側ＰＷＭ制御方式による他励フライバック・コンバータを使用し、軽負荷時や待機時には発振周波数を低下させてコンバータ出力を抑制していた。
【０００３】
【発明が解決しようとする課題】
図４は、他励フライバック・コンバータの回路構成を示すブロック図である。図４において、ＡＣ電源には整流回路１１９が接続してあり、その直流出力側には平滑コンデンサ１１８が並列接続してある。主トランス１０２の１次コイルと主スイッチ素子１０１より成る直列回路が平滑コンデンサ１１８の両端に並列接続してあって、１次入力回路を構成している。
主トランス１０２の２次コイルには整流ダイオード１１４と平滑コンデンサ１１５より成る２次出力回路が接続してある。
また、１次コイルの一端と主スイッチ素子１０１のゲート端子との間には起動抵抗１０３が接続してあり、主スイッチ素子１０１のゲート〜ソース間に並列接続した抵抗１０４と、抵抗１０５に並列接続した抵抗１０６とダイオード１０７より成る直列回路とが主スイッチ素子１０１のゲート端子と駆動トランス１０８の１次コイルとの間に接続してあって、駆動回路を構成している。
【０００４】
２次出力回路電圧は抵抗１１６と１１７によって検出され、オペアンプ１１２において基準電圧Ｖｒｅｆ  １１３と比較される。
オペアンプ１１２の検出信号と発振器１１１からの信号はＰＷＭ制御回路１１０に入力してＰＷＭ制御信号を生成し、トランジスタ１０９と駆動トランス１０８を介して主スイッチ素子１０１へゲート信号を供給する。
オペアンプ１１２によって軽負荷が検出された時は、ＰＷＭ制御回路１１０からのＰＷＭ制御信号を調整して主スイッチ素子１０１の発振周波数を低減させ、スイッチング・コンバータの消費電力を減少させることは容易である。
しかし乍ら、上述した他励フライバック・コンバータの回路構成は複雑であるので構成要素の部品点数も多く、低コスト化や省スペース化を図ることは難しい。
【０００５】
【課題を解決するための手段】
この発明は、上述した従来技術による欠点を解消するためになされたものであって、回路構成が簡単で部品点数が少ない自励フライバック・コンバータのゲート駆動回路に、軽負荷を検出した時にはフライバック電圧をクランプさせて発振周波数を低下させる回路を付加し、軽負荷時や待機時における消費電力が少ないばかりでなく、低コスト化と省スペース化を可能とした。
【０００６】
【発明の実施の形態】
以下、この発明の実施例を図面を参照しながら説明する。
図１は、この発明に係る自励フライバック・コンバータの回路構成を示すブロック図であり、図２と図３は波形図である。
【０００７】
図１において、整流回路１７の入力側にはＡＣ電源が接続してあり、その直流出力側には平滑コンデンサ１８が並列接続してある。
平滑コンデンサ１８のプラス極に一端を接続した主トランス１１の１次コイル１２の他端は主スイッチ素子１のドレイン端子に接続してあり、主スイッチ素子１のソース端子は平滑コンデンサ１８のマイナス極に接続してあって、主トランス１１の１次入力回路を構成している。
【０００８】
主トランス１１の２次コイル１４の極性は、１次コイル１２とは異なる極性を有しており、整流ダイオード１５と平滑コンデンサ１６が接続してあって２次出力回路を構成している。
【０００９】
主スイッチ素子１のゲート端子と１次コイル１２の一端との間には起動抵抗２が接続してあり、また、主スイッチ素子１のゲート端子とソース端子との間には並列抵抗３が設けてある。
なお、この実施例においては主スイッチ素子１としてＭＯＳ−ＦＥＴを使用しているが、これに限定されるものではない。
【００１０】
主スイッチ素子１のゲート〜ソース間には、コンデンサ４と抵抗６より成る直列回路を介して駆動コイル１３が並列接続してある。
また、コンデンサ４と抵抗６の接続点と駆動コイル１３の一端との間には、抵抗５とダイオード７およびバイパス回路にスイッチ素子９を備えたツエナー・ダイオード８より成る直列回路が並列接続してあって主スイッチ素子１のゲート駆動回路を構成している。
主スイッチ素子１をオン・オフ制御する制御回路１０は、ゲート駆動回路におけるコンデンサ４とゲート端子との間に接続してある。
【００１１】
次にこの発明に係る自励フライバック・コンバータの運転特性を、図１に示すブロック図、および図２と図３に示す波形図を用いて説明する。
ゲート駆動回路におけるバイパス回路のスイッチ素子９は定格運転時にはオン、軽負荷時にはオフとなるよう制御される。従って定格運転時には、ツエナー・ダイオード８はスイッチ素子９によって短絡されていて、通常の自励フライバック・コンバータの駆動回路を構成している。
【００１２】
通常の自励フライバック・コンバータの連続スイッチング動作では、主スイッチング素子１がオフとなって主トランス１１に蓄積されたエネルギーが２次コイル１４より放出された後で、主トランス１１にフライバック電圧が発生し、駆動コイル１３→抵抗６→コンデンサ４→主スイッチ素子１のゲート端子より成る回路によって主スイッチ素子１は充電されてオンとなる。また、主スイッチ素子１のオフは制御回路１０の動作によりオフとなる。爾後この動作を繰り返して発振を継続する。図３は、通常の自励フライバック・コンバータの軽負荷時における動作特性を示す波形図である。図３（ａ）は主スイッチ素子のドレイン〜ソース間電圧波形を、図３（ｃ）は駆動コイルの電圧波形を、図３（ｄ）は主スイッチ素子のゲート〜ソース間電圧波形を示す。図３（ｂ）は１次コイル電流波形と２次コイル電流波形を示しており、２次コイル電流が０になった時に主トランスのフライバック電圧が発生していることを示している。
【００１３】
上述したように、軽負荷が検出された時はバイパス回路のスイッチ素子９はオフとなっているので、コンデンサ４と抵抗６との接続点と駆動コイル１３の一端との間には、抵抗５とダイオード７およびツエナー・ダイオード８より成る直列回路が形成される。
主スイッチ素子１のゲート〜ソース間に並列接続してある抵抗３の両端に加わる電圧をＥ１  とすると、ツエナー・ダイオード８が挿入されていない場合に比較してＥ１  はツエナー・ダイオード８の電圧分がほぼ低下するので、主スイッチ素子１はオフのままである。起動抵抗２を介して主スイッチ素子１のゲート〜ソース間の容量とコンデンサ４を充電させ、ゲート閾値電圧に達した時に主スイッチ素子１はオンとなる。
即ち、主スイッチ素子１がターン・オフの時におけるスイッチング・ロスを改善するために抵抗５とダイオード７が挿入してあるが、さらに、ツエナー・ダイオード８とバイパス回路を構成するスイッチ素子９を設けることによって軽負荷時の発振周波数を低下させている。
図２はこの発明による軽負荷時におけるスイッチング動作特性を示す波形図である。
図２（ａ）は主スイッチ素子のドレイン〜ソース間電圧波形を、図２（ｂ）は１次コイル電流波形と２次コイル電流波形を、図２（ｃ）は駆動コイルの電圧波形を、図２（ｄ）は主スイッチ素子のゲート〜ソース間電圧波形を示す。
図２（ｄ）から明らかなように、フライバック電圧の発生期間は起動抵抗２と主スイッチ素子１のゲート〜ソース間容量の充電時間によって決定されるので、主スイッチ素子のオンとなる間隔が長くなり、発振周波数が低下することが判る。
【００１４】
【発明の効果】
この発明による自励フライバック・コンバータにおいては、主スイッチ素子のゲート駆動回路にフライバック電圧をクランプさせるツエナー・ダイオードとバイパス回路を構成するスイッチ素子より成る回路を設けることにより、軽負荷時や待機時における発振周波数を低下させて主スイッチ素子による消費電力を低減させることが可能となる。
また、自励フライバック・コンバータの回路構成は簡単であって構成要素の部品点数も少ないので、低コスト化と省スペース化を実現できる。
【図面の簡単な説明】
【図１】この発明による自励フライバック・コンバータの回路構成を示すブロック図。
【図２】波形図。
【図３】波形図。
【図４】従来技術による他励フライバック・コンバータの回路構成を示すブロック図。
【符号の説明】
１  主スイッチ素子
２，３，５，６  抵抗
４，１６，１８  コンデンサ
７，１５，１７  ダイオード
８  ツエナー・ダイオード
９  スイッチ素子
１１  主トランス
【図１】
0003595737.tif 000002
【図２】
0003595737.tif 000003
【図３】
0003595737.tif 000004
【図４】
0003595737.tif 000005