(57)【特許請求の範囲】
【請求項１】
複数の電源供給ノードを有し、各々の電源供給ノードから所定の電源を供給する電源供給部と、
イン信号を受ける第１入力ノード、リセット信号を受ける第２入力ノードおよび上記電源供給部の第１電源供給ノードに接続される第１出力ノードが設けられ、イン信号およびリセット信号が共に低電位の時にその第１出力ノードを低電位にする第１演算部と、
セット信号を受ける第３入力ノードおよび上記電源供給部の第２電源供給ノードに接続される第２出力ノードを有する第１トランジスタ、その第１トランジスタの第２出力ノードに接続される第４入力ノードおよび上記第１演算部の第１出力ノードに接続される第３出力ノードを有する第２トランジスタが設けられ、その第２トランジスタの第３出力ノードが低電位の時にセット信号に低電位が与えられると、イン信号に拘らずその第３出力ノードを低電位に保持し、イン信号およびリセット信号が共に低電位ではなくその第２トランジスタの第３出力ノードが低電位の時にセット信号に高電位が与えられると、その第３出力ノードを低電位から高電位に変化する第２演算部と、
上記第２演算部の第２トランジスタの第３出力ノードに接続される第５入力ノードおよびその第２トランジスタの第４入力ノードに接続される第４出力ノードが設けられ、その第２トランジスタの第３出力ノードが高電位の時にその第２トランジスタの第４入力ノードに低電位を与えることにより、セット信号の電位に拘らずその第２トランジスタの第３出力ノードの電位を高電位に保持するセット信号保持部と、
上記第１演算部の第１出力ノードに接続され、その第１出力ノードが高電位の時に低電位を出力し、その第１出力ノードが低電位の時に高電位を出力する演算結果判定部と、
上記演算結果判定部の出力を受け、その演算結果判定部の第５出力ノードが低電位の時にアウト信号として高電位を出力し、その演算結果判定部の第５出力ノードが高電位の時にアウト信号として低電位を出力する出力部とを備えたフリップフロップ回路。
【請求項２】
第１演算部は、
イン信号を受ける第１入力ノードおよび電源供給部の第３電源供給ノードに接続される第６出力ノードを有する第３トランジスタと、
リセット信号を受ける第２入力ノードおよび上記第３トランジスタの第６出力ノードに接続される第７出力ノードを有する第４トランジスタと、
上記第３トランジスタの第６出力ノードに接続される第６入力ノードおよび上記電源供給部の第１電源供給ノードに接続される第１出力ノードを有する第５トランジスタとを備えたことを特徴とする請求項１記載のフリップフロップ回路。
【請求項３】
セット信号保持部は、
第１演算部の第１出力ノードに一端が接続された第１抵抗と、
上記第１抵抗の他端に接続される第５入力ノードおよび第２演算部の第２トランジスタの第４入力ノードに接続される第４出力ノードを有する第６トランジスタとを備えたことを特徴とする請求項１または請求項２記載のフリップフロップ回路。
【請求項４】
演算結果判定部は、
第１演算部の第１出力ノードに一端が接続された第２抵抗と、
上記第２抵抗の他端に接続される第７入力ノードおよび電源供給部の第４電源供給ノードに接続される第５出力ノードを有する第７トランジスタとを備えたことを特徴とする請求項１から請求項３のうちのいずれか１項記載のフリップフロップ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＤ−ＲＯＭ，ＤＶＤ，ＤＶＤ−ＲＯＭ，ＶＴＲ等のモータを駆動させる光磁気記録媒体において、大電流を扱うフリップフロップ回路に関するものである。
【０００２】
【従来の技術】
図３は従来のフリップフロップ回路を示す回路図であり、図において、ＶＣＣは制御電源、Ｎ１は定電流源、Ｑ１〜Ｑ５は定電流源Ｎ１により決定された電流を供給するトランジスタである。また、Ｑ６，Ｑ７，Ｑ１０はそれぞれイン信号、リセット信号、セット信号により直接作動されるトランジスタ、Ｑ８はトランジスタＱ６，Ｑ７の演算結果に基づいて作動するトランジスタ、Ｑ１１はトランジスタＱ８，Ｑ９の演算結果に基づいて作動するトランジスタ、そのＱ９はトランジスタＱ１０，Ｑ１１の演算結果に基づいて作動するトランジスタ、Ｑ１２はアウト信号を決定するトランジスタである。また、Ｒ１，Ｒ２はトランジスタＱ７，Ｑ１０のオフスピードを早めるためのプルダウン抵抗、Ｒ３，Ｒ４はトランジスタＱ９，Ｑ１２のべ一ス電流を補償するための抵抗である。
【０００３】
次に動作について説明する。
図４は従来のフリップフロップ回路のイン信号、リセット信号、セット信号に対するアウト信号を示すタイミングチャートである。尚、この図４のタイミングチャートでは、図３に示したフリップフロップ回路のイン信号に対するアウト信号の出力を分かり易くするためにリセット信号をＬｏ電位に固定する。これによりトランジスタＱ７は常に動作しない。
【０００４】
（状態Ａ）イン信号およびセット信号が共にＬｏ電位の場合
Ｌｏ電位のイン信号によりトランジスタＱ６はオフ状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ８のベースに入力され、トランジスタＱ８はオン状態になる。そのため、トランジスタＱ３を流れた電流は、トランジスタＱ８を介してＧＮＤに流れ、トランジスタＱ１１のベースには流れないので、そのトランジスタＱ１１はオフ状態のままである。トランジスタＱ１１がオフ状態であり、また、Ｌｏ電位のセット信号によりトランジスタＱ１０がオフ状態なので、トランジスタＱ４を流れた電流は、トランジスタＱ９，Ｑ１２のベースに入力され、トランジスタＱ９はトランジスタＱ８と共に、トランジスタＱ３を流れた電流をより一層ＧＮＤに流す。一方、トランジスタＱ１２はオン状態になりアウト信号はＬｏ電位を出力する。
【０００５】
（状態Ｂ）アウト信号がＬｏ電位を出力している状態で、イン信号がＨｉ電位、セット信号がＬｏ電位の場合
Ｈｉ電位のイン信号によりトランジスタＱ６はオン状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ６を介してＧＮＤに流れ、トランジスタＱ８のベースに入力されないので、トランジスタＱ８はオフ状態になる。しかし、Ｌｏ電位のセット信号によりトランジスタＱ１０がオフ状態なので、トランジスタＱ４を流れた電流は、トランジスタＱ９，Ｑ１２のベースに入力され、トランジスタＱ９はトランジスタＱ３を流れた電流をＧＮＤに流す。一方、トランジスタＱ１２はオン状態を保持しアウト信号はＬｏ電位を保持する。
【０００６】
（状態Ｃ）アウト信号がＨｉ電位を出力している状態で、イン信号がＨｉ電位、セット信号がＬｏ電位の場合
Ｌｏ電位のセット信号によりトランジスタＱ１０はオフ状態となり、また、それまでアウト信号がＨｉ電位を出力していることから、トランジスタＱ９，Ｑ１２はオフ状態である。また、Ｈｉ電位のイン信号によりトランジスタＱ６はオン状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ６を介してＧＮＤに流れ、トランジスタＱ８のベースに入力されないので、トランジスタＱ８はオフ状態になる。よって、トランジスタＱ８，Ｑ９がオフ状態なので、トランジスタＱ３を流れた電流はトランジスタＱ１１のベースに入力され、そのトランジスタＱ１１はオン状態になる。従って、トランジスタＱ４を流れた電流はトランジスタＱ１１を介してＧＮＤに流れ、トランジスタＱ９，Ｑ１２はオフ状態を保持し、アウト信号はＨｉ電位を保持する。
【０００７】
（状態Ｄ）アウト信号がＬｏ電位を出力している状態で、イン信号がＨｉまたはＬｏ電位、セット信号がＨｉ電位の場合
Ｈｉ電位のセット信号によりトランジスタＱ１０はオン状態となり、トランジスタＱ４を流れた電流はトランジスタＱ１０を介してＧＮＤに流れ、トランジスタＱ９，Ｑ１２はオフ状態となり、アウト信号はＨｉ電位を出力する。
【０００８】
（状態Ｅ）アウト信号がＨｉ電位を出力している状態で、イン信号がＨｉまたはＬｏ電位、セット信号がＨｉ電位の場合
この時も、状態Ｄと同様に、Ｈｉ電位のセット信号によりトランジスタＱ１０はオン状態となり、トランジスタＱ４を流れた電流はトランジスタＱ１０を介してＧＮＤに流れ、トランジスタＱ９，Ｑ１２はオフ状態となり、アウト信号はＨｉ電位を出力する。
【０００９】
【発明が解決しようとする課題】
従来のフリップフロップ回路は以上のように構成されているので、セット信号にＨｉ電位が入力されている状態では、イン信号の電位に拘らず、アウト信号はＨｉ電位のまま固定されてしまう。
そのため、セット信号がＨｉ電位入力されている間、イン信号に対して何も演算することができないなどの課題があった。
特に、このフリップフロップ回路により大電流を流す装置を動作させる場合、セット信号にＨｉ電位が入力されている状態に大電流が流れてしまい、消費電力が大きくなってしまうと共に、これら装置を半導体集積回路装置等で構成する場合に、大きな熱を発生してしまい、その装置を損傷してしまうなどの課題があった。
【００１０】
この発明は上記のような課題を解決するためになされたもので、セット信号にＨｉ電位が入力されている状態でも演算を可能にしたフリップフロップ回路を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係るフリップフロップ回路は、第１演算部が第１電位を高電位に保持し、且つ第２演算部およびセット信号保持部のうちの少なくともいずれか一方がその第１電位を高電位に保持している時に電源供給部によって印加された第２電位を低電位にする演算結果判定部と、演算結果判定部の第２電位が低電位の時にアウト信号として高電位を出力し、その演算結果判定部の第２電位が高電位の時にアウト信号として低電位を出力する出力部とを備えたものである。
【００１２】
この発明に係るフリップフロップ回路は、第４電源供給トランジスタに接続され、第１演算トランジスタおよび第２演算トランジスタが共にオフの時にオンする演算結果判定トランジスタと、第５電源供給トランジスタに接続され、演算結果判定トランジスタがオンの時にオフして高電位を出力し、その演算結果判定トランジスタがオフの時にオンして低電位を出力する出力トランジスタとを備えたものである。
【００１３】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるフリップフロップ回路を示す回路図であり、図において、ＶＣＣは制御電源（電源供給部）、Ｎ１は定電流源（電源供給部）、Ｑ１〜Ｑ５は定電流源Ｎ１により決定された電流を供給する回路であり、Ｑ１はトランジスタ（電源供給部）、Ｑ２はトランジスタ（電源供給部，第１電源供給トランジスタ）、Ｑ３はトランジスタ（電源供給部，第２電源供給トランジスタ）、Ｑ４はトランジスタ（電源供給部，第３電源供給トランジスタ）、Ｑ５はトランジスタ（電源供給部，第５電源供給トランジスタ）である。
また、Ｑ６はイン信号により直接作動されるトランジスタ（第１演算部，イン信号入力トランジスタ）、Ｑ７はリセット信号により直接作動されるトランジスタ（第１演算部，リセット信号入力トランジスタ）、Ｑ１０はセット信号により直接作動されるトランジスタ（第２演算部，セット信号入力トランジスタ）である。
【００１４】
Ｑ８はトランジスタＱ６，Ｑ７の演算結果に基づいて作動するトランジスタ（第１演算部，第１演算トランジスタ）、Ｑ１１はトランジスタＱ８，Ｑ９の演算結果に基づいて作動するトランジスタ（セット信号保持部，セット信号保持トランジスタ）、そのＱ９はトランジスタＱ１０，Ｑ１１の演算結果に基づいて作動するトランジスタ（第２演算部，第２演算トランジスタ）、Ｑ１２はアウト信号を決定するトランジスタ（出力部，出力トランジスタ）である。また、Ｑ１３はトランジスタＱ８，Ｑ９の演算結果に基づいて作動するトランジスタ（演算結果判定部，演算結果判定トランジスタ）、Ｑ１４は定電流源Ｎ１により決定された電流を供給するトランジスタ（電源供給部，第４電源供給トランジスタ）である。
また、Ｒ１はトランジスタＱ７のオフスピードを早めるためのプルダウン抵抗（第１演算部）、Ｒ２はトランジスタＱ１０のオフスピードを早めるためのプルダウン抵抗（第２演算部）、Ｒ３はトランジスタＱ１１のべ一ス電流を補償するための抵抗（セット信号保持部）、Ｒ４はトランジスタＱ１３のべ一ス電流を補償するための抵抗（演算結果判定部）である。
【００１５】
次に動作について説明する。
図２はこの発明の実施の形態１によるフリップフロップ回路のイン信号、リセット信号、セット信号に対するアウト信号を示すタイミングチャートである。尚、この図２のタイミングチャートでは、図１に示したフリップフロップ回路のイン信号に対するアウト信号の出力を分かり易くするためにリセット信号をＬｏ電位に固定する。これによりトランジスタＱ７は常に動作しない。
【００１６】
（状態Ａ）イン信号およびセット信号が共にＬｏ電位の場合
Ｌｏ電位のイン信号によりトランジスタＱ６はオフ状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ８のベースに入力され、トランジスタＱ８はオン状態になる。そのため、トランジスタＱ３を流れた電流は、トランジスタＱ８を介してＧＮＤに流れ、トランジスタＱ１１のベースには流れないので、そのトランジスタＱ１１はオフ状態のままである。トランジスタＱ１１がオフ状態であり、また、Ｌｏ電位のセット信号によりトランジスタＱ１０がオフ状態なので、トランジスタＱ４を流れた電流は、トランジスタＱ９のベースに入力され、トランジスタＱ９はトランジスタＱ８と共に、トランジスタＱ３を流れた電流をより一層ＧＮＤに流す。一方、トランジスタＱ１３はオフ状態になり、トランジスタＱ１４を流れた電流は、トランジスタＱ１２のベースに入力され、トランジスタＱ１２はオン状態になりアウト信号はＬｏ電位を出力する。
従って、アウト信号のＬｏ電位は従来技術と同様である。
【００１７】
（状態Ｂ）アウト信号がＬｏ電位を出力している状態で、イン信号がＨｉ電位、セット信号がＬｏ電位の場合
Ｈｉ電位のイン信号によりトランジスタＱ６はオン状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ６を介してＧＮＤに流れ、トランジスタＱ８のベースに入力されないので、トランジスタＱ８はオフ状態になる。しかし、Ｌｏ電位のセット信号によりトランジスタＱ１０がオフ状態なので、トランジスタＱ４を流れた電流は、トランジスタＱ９のベースに入力され、トランジスタＱ９はトランジスタＱ３を流れた電流をＧＮＤに流す。よって、トランジスタＱ１３はオフ状態になり、トランジスタＱ１４を流れた電流は、トランジスタＱ１２のベースに入力され、トランジスタＱ１２はオン状態に保持されアウト信号はＬｏ電位を保持する。
従って、アウト信号のＬｏ電位保持は従来技術と同様である。
【００１８】
（状態Ｃ）アウト信号がＨｉ電位を出力している状態で、イン信号がＨｉ電位、セット信号がＬｏ電位の場合
Ｌｏ電位のセット信号によりトランジスタＱ１０はオフ状態となり、また、それまでアウト信号がＨｉ電位を出力していることから、トランジスタＱ１２がオフ状態、トランジスタＱ１３がオン状態であり、よって、トランジスタＱ１１はオン状態であり、トランジスタＱ４を流れた電流は、トランジスタＱ１１を介してＧＮＤに流れ、トランジスタＱ９のベースに入力されないので、そのトランジスタＱ９はオフ状態である。また、Ｈｉ電位のイン信号によりトランジスタＱ６はオン状態となり、トランジスタＱ２を流れた電流は、トランジスタＱ６を介してＧＮＤに流れ、トランジスタＱ８のベースに入力されないので、トランジスタＱ８はオフ状態になる。よって、トランジスタＱ８，Ｑ９がオフ状態なので、トランジスタＱ３を流れた電流はトランジスタＱ１１のベースに入力され、そのトランジスタＱ１１はオン状態に保持される。従って、トランジスタＱ４を流れた電流はトランジスタＱ１１を介してＧＮＤに流れ、トランジスタＱ９はオフ状態を保持し、トランジスタＱ１３はオン状態を保持し、トランジスタＱ１４を流れた電流は、トランジスタＱ１３を介してＧＮＤに流れ、トランジスタＱ１２のベースに入力されないので、トランジスタＱ１２はオフ状態に保持されアウト信号はＨｉ電位を保持する。
従って、アウト信号のＨｉ電位保持は従来技術と同様である。
【００１９】
（状態Ｆ）アウト信号がＬｏ電位を出力している状態で、イン信号がＨｉ電位、セット信号がＨｉ電位の場合
Ｈｉ電位のセット信号によりトランジスタＱ１０はオン状態となり、トランジスタＱ４を流れた電流はトランジスタＱ１０を介してＧＮＤに流れ、トランジスタＱ９はオフ状態となる。また、Ｈｉ電位のイン信号によりトランジスタＱ６はオン状態となり、トランジスタＱ２を流れた電流はトランジスタＱ６を介してＧＮＤに流れ、トランジスタＱ８はオフ状態となる。トランジスタＱ８，Ｑ９が共にオフ状態となるので、トランジスタＱ３を流れた電流はトランジスタＱ１３のベースに入力され、そのトランジスタＱ１３はオン状態になる。よって、トランジスタＱ１２はオフ状態になり、アウト信号はＨｉ電位を出力する。
【００２０】
（状態Ｇ）アウト信号がＬｏ電位を出力している状態で、イン信号がＬｏ電位、セット信号がＨｉ電位の場合（従来技術の状態Ｄと比較）
Ｈｉ電位のセット信号によりトランジスタＱ１０はオン状態となり、トランジスタＱ４を流れた電流はトランジスタＱ１０を介してＧＮＤに流れ、トランジスタＱ９はオフ状態となる。また、Ｌｏ電位のイン信号によりトランジスタＱ６はオフ状態となり、トランジスタＱ２を流れた電流はトランジスタＱ８のベースに入力され、トランジスタＱ８はオン状態となる。よって、トランジスタＱ９がオフ状態なものの、トランジスタＱ８がオン状態となるので、トランジスタＱ３を流れた電流はトランジスタＱ８を介してＧＮＤに流れ、トランジスタＱ１３はオフ状態になる。よって、トランジスタＱ１２はオン状態になり、アウト信号はＬｏ電位を保持する。
即ち、アウト信号がセット信号のＨｉ電位に固定されず、Ｌｏ電位を出力することができ、イン信号に対して演算可能である。
【００２１】
（状態Ｈ）アウト信号がＨｉ電位を出力している状態で、イン信号がＬｏ電位、セット信号がＨｉ電位の場合
Ｈｉ電位のセット信号によりトランジスタＱ１０はオン状態となり、トランジスタＱ４を流れた電流はトランジスタＱ１０を介してＧＮＤに流れ、トランジスタＱ９はオフ状態となる。また、Ｌｏ電位のイン信号によりトランジスタＱ６はオフ状態となり、トランジスタＱ２を流れた電流はトランジスタＱ８のベースに入力され、トランジスタＱ８はオン状態となる。よって、トランジスタＱ９がオフ状態なものの、トランジスタＱ８がオン状態となるので、トランジスタＱ３を流れた電流はトランジスタＱ８を介してＧＮＤに流れ、トランジスタＱ１３はオフ状態になる。よって、トランジスタＱ１２はオン状態になり、アウト信号はＬｏ電位を出力する。
即ち、アウト信号がセット信号のＨｉ電位に固定されず、Ｌｏ電位を出力することができ、イン信号に対して演算可能である。
【００２２】
以上のように、この実施の形態１によれば、トランジスタＱ１３およびトランジスタＱ１４を加えた構成にしたので、上記状態Ｇおよび状態Ｈでは、アウト信号がセット信号のＨｉ電位に固定されず、Ｌｏ電位を出力することができ、イン信号に対して演算可能にでき、このフリップフロップ回路により大電流を流す装置を動作させる場合であっても、そのイン信号に対して演算可能な分だけ、消費電力を低減することができ、これら装置を半導体集積回路装置等で構成する場合であっても、熱の発生を抑制することができる。
【００２３】
【発明の効果】
以上のように、この発明によれば、出力部の前段に演算結果判定部を設けたことにより、アウト信号がセット信号の高電位に固定されず、低電位を出力することができ、イン信号に対して演算可能にでき、このフリップフロップ回路により大電流を流す装置を動作させる場合であっても、そのイン信号に対して演算可能な分だけ、消費電力を低減することができ、これら装置を半導体集積回路装置等で構成する場合であっても、熱の発生を抑制することができる効果がある。
【００２４】
この発明によれば、出力トランジスタの前段に第４電源供給トランジスタに接続された演算結果判定トランジスタを設けたことにより、アウト信号がセット信号の高電位に固定されず、低電位を出力することができ、イン信号に対して演算可能にでき、このフリップフロップ回路により大電流を流す装置を動作させる場合であっても、そのイン信号に対して演算可能な分だけ、消費電力を低減することができ、これら装置を半導体集積回路装置等で構成する場合であっても、熱の発生を抑制することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるフリップフロップ回路を示す回路図である。
【図２】この発明の実施の形態１によるフリップフロップ回路のイン信号、リセット信号、セット信号に対するアウト信号を示すタイミングチャートである。
【図３】従来のフリップフロップ回路を示す回路図である。
【図４】従来のフリップフロップ回路のイン信号、リセット信号、セット信号に対するアウト信号を示すタイミングチャートである。
【符号の説明】
ＶＣＣ  制御電源（電源供給部）、Ｎ１  定電流源（電源供給部）、Ｑ１  トランジスタ（電源供給部）、Ｑ２  トランジスタ（電源供給部，第１電源供給トランジスタ）、Ｑ３  トランジスタ（電源供給部，第２電源供給トランジスタ）、Ｑ４  トランジスタ（電源供給部，第３電源供給トランジスタ）、Ｑ５  トランジスタ（電源供給部，第５電源供給トランジスタ）、Ｑ６  トランジスタ（第１演算部，イン信号入力トランジスタ）、Ｑ７  トランジスタ（第１演算部，リセット信号入力トランジスタ）、Ｑ８  トランジスタ（第１演算部，第１演算トランジスタ）、Ｑ９  トランジスタ（第２演算部，第２演算トランジスタ）、Ｑ１０  トランジスタ（第２演算部，セット信号入力トランジスタ）、Ｑ１１  トランジスタ（セット信号保持部，セット信号保持トランジスタ）、Ｑ１２  トランジスタ（出力部，出力トランジスタ）、Ｑ１３  トランジスタ（演算結果判定部，演算結果判定トランジスタ）、Ｑ１４  トランジスタ（電源供給部，第４電源供給トランジスタ）、Ｒ１  プルダウン抵抗（第１演算部）、Ｒ２  プルダウン抵抗（第２演算部）、Ｒ３  抵抗（セット信号保持部）、Ｒ４  抵抗（演算結果判定部）。
【図１】
0003578910.tif 000002
【図２】
0003578910.tif 000003
【図３】
0003578910.tif 000004
【図４】
0003578910.tif 000005