(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極はIII属及びＶ属元素の群から選ばれる不純物が添加された多結晶シリコン膜を使用してなり、前記多結晶シリコン膜の結晶粒が主として前記ゲート絶縁膜から前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜付近の第一の領域の不純物濃度が前記第一の領域の上に形成される第二の領域の不純物濃度より低く形成された膜を熱処理することにより多結晶化されたものであることを特徴とする半導体装置。
【請求項２】
半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極はIII属及びＶ属元素の群から選ばれる不純物が添加された多結晶シリコン膜を使用してなり、前記多結晶シリコン膜は、結晶粒が主として前記ゲート絶縁膜から前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜近傍における第一の領域の不純物濃度が前記第一の領域の上に形成される第二の領域の不純物濃度より高く形成されたアモルファス膜を熱処理することにより多結晶化されてなることを特徴とする半導体装置。
【請求項３】
シリコン単結晶基板上に少なくともゲート絶縁膜及びゲート電極の形成された半導体装置において、前記ゲート電極が、III族及びＶ族元素の群から選ばれる不純物が添加されたシリコン薄膜を使用してなり、前記シリコン薄膜の結晶粒が主として前記ゲート絶縁膜の界面より前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜付近の第一の領域の不純物濃度が前記第一の領域の上に形成される第二の領域の不純物濃度より低く形成された膜を熱処理することにより多結晶化されて形成されたものであり、前記柱状組織の結晶粒の前記シリコン薄膜表面における結晶方位が主として特定の方位を向いているＭＯＳ型トランジスタであることを特徴とする半導体装置。
【請求項４】
シリコン単結晶基板上に少なくともゲート絶縁膜及びゲート電極の形成された半導体装置において、前記ゲート電極が、III族及びＶ族元素の群から選ばれる不純物が添加されたシリコン薄膜を使用してなり、前記シリコン薄膜の結晶粒が主として前記ゲート絶縁膜の界面より前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜近傍における第一の領域の不純物濃度が前記第一の領域の上に形成される第二の領域の不純物濃度より高く形成されたアモルファス膜を熱処理することにより多結晶化されてなり、前記柱状組織の結晶粒の前記シリコン薄膜表面における結晶方位が主として特定の方位を向いているＭＯＳ型トランジスタであることを特徴とする半導体装置。
【請求項５】
請求項１或は請求項３の何れかに記載の半導体装置において、各結晶粒の膜表面における結晶方位が実質的にシリコンの（３１１）及び（２１１）から選ばれる１つの結晶面方位を向いていることを特徴とする半導体装置。
【請求項６】
請求項２或は請求項４の何れかに記載の半導体装置において、各結晶粒の膜表面における結晶方位が実質的にシリコンの（２１１）及び（１１１）の中から選ばれる１つの結晶面方位を向いていることを特徴とする半導体装置。
【請求項７】
請求項１から請求項４の何れかに記載の半導体装置において、前記第一の領域は前記ゲート絶縁膜の界面から１ｎｍ以上の距離に位置することを特徴とする半導体装置。
【請求項８】
請求項１から請求項４の何れかに記載の半導体装置において、前記第一の領域は前記ゲート絶縁膜の界面から１０ｎｍ以内の距離に位置することを特徴とする半導体装置。
【請求項９】
半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極はIII属及びＶ属元素の群から選ばれる不純物が添加された多結晶シリコン膜を使用してなり、前記多結晶シリコン膜の結晶粒が主として前記ゲート絶縁膜から前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜付近における第一の領域の不純物濃度が前記第一の領域及び前記第一の領域の上に形成された第二の領域とを含む膜内部の平均濃度よりも低く形成された膜を熱処理することにより多結晶化されたものであることを特徴とする半導体装置。
【請求項１０】
半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し
前記ゲート電極はIII属及びＶ属元素の群から選ばれる不純物が添加されたシリコン薄膜を使用してなり、前記シリコン薄膜の結晶粒が主として前記ゲート絶縁膜から前記ゲート電極の表面に向けた方向に柱状となる柱状組織からなり、
前記柱状組織は、前記ゲート絶縁膜近傍における第一の領域の不純物濃度が前記第一の領域の上に形成された第二の領域の不純物濃度より高く形成されたアモルファス膜を熱処理することにより多結晶化されてなることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、シリコン薄膜を使用した半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の製造には、シリコン薄膜が電極あるいは配線材料として使用されている。このシリコン薄膜は、半導体材料であるので、配線材料として使用するためには、電気抵抗を低減する必要があり、一般的にＩＩＩ族あるいはＶ族の元素（例えばＢ、Ｐ、Ａｓ等）が拡散導入されている。従来この不純物導入には、膜表面からの熱拡散あるいはイオン打ち込み技術が応用されている。
【０００３】
近年、半導体装置構造が複雑化しているため、薄膜を堆積する表面の段差をできる限り小さくすることで、薄膜堆積の均一性を向上させることを目的として、シリコン薄膜をはじめとして各薄膜の膜厚を薄くする傾向がある。膜厚が薄くなると、膜表面からの熱拡散あるいはイオン打ち込み技術で不純物を導入した場合、膜下地まで不純物が入り込んでしまう、あるいは下地界面近傍に導入した不純物が濃縮偏析してしまうなどの問題が生じた。このため、シリコン薄膜堆積時に不純物を同時に導入するというｉｎ−ｓｉｔｕドーピング技術が提案され、製品製造に適用されている。
【０００４】
シリコン薄膜を堆積する方法としては、まずアモルファス状態で堆積した後、熱処理で多結晶化する方法と、始めから多結晶状態で堆積する方法がある。一般的に、アモルファス状態を経て熱処理で多結晶層を形成した方が結晶粒径が粗大化する傾向にあるため、薄膜の低抵抗化を達成するためにはこの方法で多結晶膜を形成する方が好ましい。このため、不純物を同時に導入したアモルファスシリコン薄膜を堆積し、熱処理で結晶化させて多結晶シリコン薄膜を形成する方法が広く使用されている。
【０００５】
尚、この種の従来技術としては、特開昭６２−５４４２３号、特開平４−１３７７２４号公報に開示のものが挙げられる。
【０００６】
【発明が解決しようとする課題】
しかしながら前述した各従来技術では以下のような問題点があった。◆
アモルファス（微結晶状態も含む）シリコン薄膜を熱処理を用いて結晶化させる場合、一般に結晶核はシリコン薄膜と下地の界面から成長することが知られている。従って、下地界面近傍のアモルファスシリコン膜の不純物濃度あるいはその分布によって、成長する結晶の状態（例えば結晶核の発生密度や発生温度、ひいては結晶粒径、あるいは成長する結晶面指数）が変化してしまう場合がある。
【０００７】
この結晶化反応時には、薄膜の体積変化も生じるため、膜の内部応力状態も大きく変化する。この結晶化反応時に発生する応力の符号（すなわち引張り応力か圧縮応力か）及びその絶対値は、成長する結晶状態によって大きく変化する。このため、アモルファス（微結晶状態も含む）薄膜内部の不純物濃度及び分布を制御しないと、シリコン薄膜の内部応力あるいは結晶状態が制御できなくなり、発生応力が大きくなる、あるいは薄膜を堆積するウエハ内部で、薄膜の内部応力や成長する結晶面に分布が生じ、薄膜端部近傍に発生する応力集中の度合いや結晶状態も分布を持つことになり、シリコン単結晶基板内部に転位などの結晶欠陥が発生したり、シリコン単結晶内部に形成した半導体素子の電気特性にウエハ内部で分布が生じるなどの不良が発生してしまうという問題が生じている。
【０００８】
本発明は、この点に鑑みてなされたものであり、本発明の目的は、当該半導体装置の製造歩留りあるいは信頼性を向上できる半導体装置を提供する。
【０００９】
【課題を解決するための手段】
アモルファス（微結晶状態も含む）シリコン薄膜と下地（例えば二酸化硅素膜）界面近傍の不純物濃度及びその分布を制御し、結晶核の発生状態を均一に近い状態になるようにし、熱処理後の多結晶膜の結晶状態（結晶粒径あるいは結晶の配向性）が安定（均一）となるようにすればよい。
【００１０】
下地界面近傍の不純物濃度及びその分布を最も簡単に制御する方法としては、界面近傍に不純物を導入しない層を設けるか、逆に界面近傍の不純物濃度を極端に高くする方法がある。これらの手段により、結晶化後の多結晶層の結晶面方位が主として特定の方位に揃うため、結晶状態の安定に伴い上記目的が達成される。
【００１１】
【作用】
不純物を含まないシリコン薄膜を堆積するガスで結晶成長モードが均一になるような厚さの層を形成した後、不純物を含んだガスも導入してシリコン薄膜を堆積する。若しくはシリコン薄膜を形成する場合に、不純物を導入するガスで下地表面より高濃度の不純物層を形成した後、シリコン薄膜を堆積するガスも導入してシリコン薄膜を堆積する。以上の方法により、前記の下地界面近傍の制御を行い、結晶の問題による半導体装置の製造歩留りを防ぎ、信頼性を向上させることができる。
【００１２】
【実施例】
アモルファスシリコン薄膜を熱処理によって多結晶化させたとする。膜断面における結晶化反応進行状態の結晶構造観察例によると、シリコン薄膜は例えば厚さ約１００ｎｍのシリコンの熱酸化膜上に形成されている。ただし、この酸化膜の膜厚は数ｎｍ以上あれば十分である。そして、アモルファス状態の一部が結晶化している状況が捉えられる。
【００１３】
多結晶化された膜は、各結晶粒が下地界面近傍から成長を開始し、膜表面に向けて柱状に成長していくことが確認できる。言い換えると、各結晶粒の結晶核は、膜と下地の界面近傍において発生していることになる。しかし、ここで注目すべき点は、膜の表面方向から観察場合、結晶粒の平面形状が大きく二種類に別れていることがわかる。すなわち、ヒトデ形状に成長している結晶粒と、楕円形状に成長している結晶粒が混在している。
【００１４】
この中で、楕円形状に成長している結晶粒は、シリコンの単結晶であり、膜上面に向けてシリコン結晶の（３１１）面が成長していることが電子線回折法による測定で明らかになっている。一方、ヒトデ形に成長した結晶は、シリコンの多結晶であること、及び各”手”の部分の結晶はシリコンの（１１１）結晶面を向いた単結晶状態となっていることが同様にして明らかになっている。
【００１５】
特に本結晶粒は、ヒトデ形の中央付近から各”手”が成長しており、ヒトデ形の中心部近傍のＰ濃度が膜の平均濃度よりも３０％〜５０％も高くなっていることも分析によって明らかになっている。この結果から、本結晶粒の核は、Ｐが高濃度に偏析して形成されているものと考えられる。この傍証としては、本ヒトデ形の結晶粒密度が、結晶成長の開始時点からほとんど変化しないという実験事実がある。
【００１６】
結晶粒の成長過程では、まずヒトデ形の結晶粒が成長を開始し、楕円形の結晶粒は、遅れて成長を開始する。ただし、楕円形の結晶粒密度は、時間と共に単調に増加する傾向にあり、この点においても成長形態が大きく異なる。シリコン結晶の物理特性には結晶異方性が存在するため、このように結晶面の配向が異なる結晶粒が混在すると、膜の中で物理特性にミクロな分布が形成されることになる。
【００１７】
半導体素子の製造にこのような膜を使用することは好ましいことではなく、結晶の配向性は極力揃っていることが望ましい。さらに、結晶面の配向性によって、膜の内部応力状態にも変化が生じる。この内部応力の値は（１１１）結晶面が成長した場合が最も高い値を示し、結晶面指数が高く（（１１１）面から（２１１）、（３１１）面へと向かう方向）なるほど低くなる。測定例を挙げると結晶面指数が（１１１）面のときは内部応力は１２００ＭＰａ、（２１１）面のときは１０００ＭＰａ、（３１１）面のときは８００ＭＰａである。これは、シリコン結晶においては、（１１１）結晶面が最稠密面で最も原子密度が高いため、他の結晶面が成長した場合と比較すると相対的に膜の収縮率が大きくなるためと考えられる。
【００１８】
膜単体が自由収縮する場合には応力は発生しないが、実際には下地とシリコン薄膜が接着（あるいは密着）しているために膜は拘束されて自由収縮は行なえず、結果として膜内部に応力が発生する。発生する応力の値は収縮率が大きい膜ほど高くなると考えられ、このため（１１１）結晶面が成長した場合に最も膜の内部応力が高くなる。
【００１９】
この膜の内部応力の値は、主として単一の結晶面が成長した場合の応力例であり、異なった結晶面方向に成長した結晶粒が混在した場合には、各結晶方位の結晶粒の占積率に応じて中間状態の値をとることになる。この場合には膜の内部応力を制御するということは非常に困難となる。なお、膜の内部応力値が高い（１１１）結晶面が成長する場合でも、半導体素子構造あるいは使用材料の組み合わせ等を変更することで、素子全体の内部応力を不良が発生しないレベルに低減することは可能であるため、発生する応力値が既知でありさえすれば、使用不可能ということにはならない。あくまで、成長結晶が異なった結晶面を有した混在状態であることが膜の均質性（応力値が変動するという点も含め）の点で問題となる。
【００２０】
そこで、下地界面近傍におけるＰ濃度を積極的に制御して膜の堆積を行ない、結晶成長過程の観察を行なった。
【００２１】
その結果から、Ｐドープを行なってシリコン薄膜を形成する場合に、下地界面近傍のＰ濃度を積極的に制御することでシリコン薄膜の結晶成長を制御できることが明らかとなった。本薄膜堆積方法を使用することで特定の結晶面を成長させることが可能となる。つまり本薄膜堆積方法により薄膜を形成後に熱処理を施し、薄膜を結晶化させることで、電気抵抗が十分低く、かつ結晶状態がそろった多結晶シリコン薄膜（すなわち、内部応力状態もばらつかない多結晶シリコン薄膜）を得ることができる。
【００２２】
以上の観点から均質性の高い、成長結晶面の揃った多結晶膜を得るためには、膜の結晶成長を制御することが重要であることがわかる。さらに、膜堆積時点で最初から多結晶層を成長させる場合においても膜堆積開始時点のＰ濃度を制御することが結晶成長を制御するという観点からは重要となる。故に、本膜堆積方法は多結晶薄膜の結晶面制御という観点からは非常に重要となることがわかる。
【００２３】
本発明では、ＩＩＩ族あるいはＶ族元素を導入したシリコン薄膜を使用してなる半導体装置において、該シリコン薄膜の膜下地界面近傍における不純物濃度を膜内部の平均濃度よりも極端に低いか（限り無くゼロに近い）か、十分高いかに制御されていることを特徴とし、結果的には結晶化後の多結晶層の結晶面方位が主として特定の結晶面方位にそろっていることを特徴とする。
【００２４】
以下、本発明の第一の実施例として下地界面近傍の不純物濃度及びその分布を制御する方法の中で、界面近傍に不純物を導入しない場合について図１、図２、図３、図４、図５、図６、図７を使用して説明する。本実施例は、本発明をＭＯＳ（ＭｅｔａｌーＯｘｉｄｅーＳｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタのゲート電極製造に適用したものである。図１は膜堆積直後（パターニング後）の断面構造を示したものであり、図２は多結晶膜を形成し、絶縁膜６を堆積した後の断面構造を示したものである。図３、図４、図５、図６はシリコン薄膜に導入する不純物として、例えばＰ（燐）を平均濃度で４×１０２０／ｃｍ３程度下地界面近傍にまで導入した厚さ約５００ｎｍのアモルファスシリコン薄膜を熱処理によって多結晶化させた場合の結晶成長過程の透過電子顕微鏡観察例の膜断面図（図３、図５）と表面図（図４、図６）であり、うち図５、図６はノンドープ層を形成したときのものである。図７はゲート電極膜の形成方法を示した流れ図である。
【００２５】
図７の流れ図に基づいて表面にシリコン酸化膜２を形成したシリコン基板１上にＰドープシリコン薄膜を堆積する方法を説明する。Ｐドープシリコン薄膜を堆積を開始する（ｉ）。まずシリコン膜を堆積するガス（例えばＳｉＨ４ガスあるいはＳｉ２Ｈ６ガス）のみを使用して所定の時間アモルファス膜の堆積を行なう（ｉｉ）。これにより図１の積極的にＰをドープしないノンドープ層３が形成される（ｉｉｉ）。所定の時間経過後からＰドープガス（例えばＰＨ３ガス）を導入を開始する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行なう（ｖ）。このときに膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍におけるＰ濃度の制御を積極的に行わなかったときの膜と同様にする。これにより図１に示した構造のアモルファスシリコン薄膜が形成される（ｖｉ）。この後熱処理によって結晶化反応を生じさせＰドープ多結晶シリコン膜５を形成する。
【００２６】
以上の方法により多結晶化された膜は、各結晶粒が下地界面近傍から成長を開始し、膜表面に向けて柱状に成長していくことが膜の断面方向から観察した図３及び図５より確認できる。言い換えると、各結晶粒の結晶核は、膜と下地の界面近傍において発生していることになる。しかし、ここで注目すべき点は、膜の表面方向から観察した場合、ノンドープ層を形成していない図４では結晶粒の平面形状が大きく二種類に別れていることがわかる。すなわち、ヒトデ形状に成長している結晶粒と、楕円形状に成長している結晶粒が混在している。それに対してノンドープ層を形成した図６ではヒトデ形結晶粒が認められずに全ての結晶粒が楕円型の成長をしていることが分かる。この楕円型の結晶は、先に述べたようにシリコンの（３１１）結晶面が膜表面に向けて成長しているものであることが電子線回折測定結果から確認されている。
【００２７】
本測定結果から、積極的にＰをドープしないノンドープ層を膜下地界面近傍に形成することで（３１１）結晶面のみが成長する膜を形成することが可能であることが明らかとなった。
【００２８】
膜全体の電気抵抗率を低減させるためには、この不純物を導入しない層の厚さを無闇に厚くすることはできないが、結晶成長モードが均一になるような必要最小限の厚さのみ不純物を導入しない層を設け、該層の上部膜には膜全体の電気抵抗を所定の値に制御するに十分な量の不純物を導入すればよい。
【００２９】
なお、このノンドープ層の厚さは１ｎｍ以上ないと効果が低減してしまうことが実験から明らかとなった。これは、ノンドープ層形成後にＰドープが開始されるため、ノンドープ層の厚さが１ｎｍ以上ないとＰドープ膜堆積中にＰが拡散してノンドープ層に侵入してしまうためと考えられる。そのために、特定の結晶面の成長が支配的でなくなり、通常の製造方法の様に内部応力の制御が困難になる。１ｎｍ以上あればＰドープ膜堆積中にＰが拡散しても下地界面近傍のノンドープ層までは影響が及ばず、結晶粒の成長には影響がでないためと考えられる。また、該膜厚は１０ｎｍ以下で十分であることも実験的に確認されている。１０ｎｍ以上にしても、特定の結晶面の成長の割合は変化せずにむしろシリコン薄膜の電気抵抗をが増加してしまう。よってシリコン薄膜の電気抵抗を低減させるためには、不純物を含まない層の厚さは１ｎｍ以上１０ｎｍ以下の範囲で十分である。それ故、前記のアモルファス膜の堆積を行なう所定の時間とは、この範囲の膜厚が得られるまでのことである。
【００３０】
また、膜堆積時点ではじめから多結晶層を成長させる場合においても膜堆積開始時点のＰ濃度を制御することで結晶成長を制御することが出来る。例えばＳｉＨ４ガスを使用してシリコン酸化膜上に多結晶層を形成する場合には、Ｐの導入に時間遅れを設けると先の例のように（３１１）結晶面が、Ｐを積極的に導入すると（２１１）結晶面が、それぞれ支配的に成長することが明らかとなっている。
【００３１】
本構造の薄膜の形成は特に二回に分けて行なう必要はなく、不純物を導入したシリコン薄膜をｉｎ−ｓｉｔｕドーピングで形成する場合に、不純物を導入するガスの流入をシリコン薄膜を形成するガスの流入開始から所定の時間遅らせて開始させればよい。これにより、連続的に不純物を含まないシリコン薄膜層と不純物を含んだシリコン薄膜層を形成することができる。
【００３２】
シリコン薄膜を形成する際に導入する元素は、必ずしもＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。従ってドープガスやドープアモルファスシリコン膜、多結晶膜は、他案としてＢ（ほう素）あるいはＡｓ（ヒ素）等のドープをしたガスやアモルファスシリコン膜、多結晶膜もありうる。以下の実施例についても同様である。
【００３３】
なお、本実施例では、アモルファスシリコン膜をパターニングした後（図１の後）で結晶化反応生じさせているが、これはパターニングの前でも構わない。さらに、シリコン薄膜中に導入する元素も、必ずしもＰある必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。以下の実施例についても同様である。
【００３４】
また、本薄膜形成方法及び構造は、ＭＯＳ型トランジスタ構造のゲート電極のみに限定されるものではなく、バイポーラトランジスタのエミッタ電極、ベース電極コレクタ電極形成、あるいはフラッシュメモリ構造のゲート電極、浮遊電極、制御電極等に適用しても構わない。
【００３５】
次に、本発明の第二の実施例としてシリコン薄膜の下地界面近傍の不純物濃度を十分高い値に制御する場合を図８、図９、図１０を使用して説明する。本実施例は第一の実施例と同様に、本発明をＭＯＳ型トランジスタのゲート電極製造に適用したものである。図８は膜の堆積過程を示した流れ図であり、図９は膜堆積直後の断面構造（膜堆積後のパターニング実施後）を示したものであり、図１０は多結晶膜を形成し、絶縁膜６をした後の断面構造を示したものである。
【００３６】
シリコン薄膜の下地界面近傍の不純物濃度を十分高い値に制御するためにはシリコン薄膜を形成する場合に、不純物を導入するガスを、シリコン薄膜を堆積するＳｉＨ４ガスあるいはＳｉ２Ｈ６ガスよりも所定の時間早く導入し、下地表面近傍に高濃度の不純物層を形成した後で、ＳｉＨ４ガスあるいはＳｉ２Ｈ６ガスを導入して不純物を含んだシリコン薄膜を堆積すればよい。
【００３７】
図８の流れ図により本実施例を説明する。本実施例では表面にシリコン酸化膜２を形成したシリコン基板１上にＰドープアモルファスシリコン膜４を堆積する（ｉ）。まず、膜堆積開始直後にＰドープガスのみを導入する（ｉｉ）。所定の時間導入し、Ｐ高濃度層７を形成する（ｉｉｉ）。その後シリコン薄膜を堆積するガス（例えばＳｉＨ４ガスあるいはＳｉ２Ｈ６ガス）を導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。これにより図９に示した構造のアモルファスシリコン薄膜が形成される（ｖｉ）。この後熱処理によって結晶化反応を生じさせＰドープ多結晶シリコン膜５を形成する。
【００３８】
本堆積方法を採用することにより、下地となるシリコン酸化膜２の界面近傍に、偏析しているＰ高濃度層７が形成された後、Ｐドープアモルファスシリコン膜４が形成される。この膜に熱処理を施し、結晶化反応を生じさせ多結晶層を形成すると高濃度に偏析したＰが結晶核となり結晶成長が進行することで、ヒトデ型の結晶粒が実質９割以上と支配的に成長し、成長粒はシリコン結晶の（１１１）結晶面が膜表面に向かうように成長する。このため、結晶化反応完了後の多結晶膜は、膜表面が（１１１）結晶面に揃った均質な膜となり、内部応力も安定した所定の値を持った状態となる。
【００３９】
本薄膜形成方法及び構造は、ＭＯＳ型トランジスタ構造のゲート電極のみに限定されるものではなく、バイポーラトランジスタのエミッタ電極、ベース電極、コレクタ電極形成、あるいはフラッシュメモリ構造のゲート電極、浮遊電極、制御電極等に適用しても構わない。
【００４０】
次に本発明の第三の実施例を図７、図１１、図１２を使用して説明する。本実施例は、本発明をトランジスタやダイオード等の半導体素子を形成する多結晶シリコン薄膜形成に適用したものである。図７は該多結晶シリコン薄膜の形成過程の流れ図を示したもので、図１１は膜堆積直後の断面構造、図１２は多結晶シリコン膜を堆積して、該多結晶シリコン薄膜中にトランジスタを形成したものの断面構造を示したものである。なお、該トランジスタを形成するための不純物の導入過程は本発明の本質とは直接関係ないので省略してある。
【００４１】
本実施例においては、基板１２上にシリコン基板１とは異なる材質の下地膜８を形成し、その上にＰドープシリコン薄膜を形成する（ｉ）。まずシリコン薄膜を堆積するガス（例えばＳｉＨ４ガスあるいはＳｉ２Ｈ６ガス）のみを導入する（ｉｉ）。所定の時間導入し、ノンドープアモルファスシリコン層３を所定の膜厚となるよう形成する（ｉｉｉ）。その後不純物Ｐをドープするガスを導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。こうして形成した薄膜の断面構造を示したのが図１１である（ｖｉ）。
【００４２】
本例においては、初期のノンドープ層において既に（３１１）結晶面が成長を開始しているため、Ｐドープ層も（３１１）結晶面の成長が継続し、最終的に（３１１）結晶面が膜表面に向いた均質な多結晶膜を堆積することができる。また、第一の実施例同様Ｐを積極的に導入すると（２１１）結晶面が支配的に成長する。この後熱処理によって結晶化反応を生じさせＰドープ多結晶シリコン膜５を形成する。その後にトランジスタを形成した半導体装置の断面構造を示したものが図１２である。
【００４３】
本実施例ではバイポーラトランジスタを形成しているため、ベース電極１０、エミッタ電極９、コレクタ電極１１等も形成されている。これら各電極は必ずしも近接させて設ける必要はなく、また並びの順番も任意で構わない。また、該多結晶層中に形成するのは必ずしもバイポーラトランジスタに限定されるものではなく、ダイオードや他の型のトランジスタ等の半導体素子でも構わない。
【００４４】
本実施例においては、Ｐドープアモルファスシリコン薄膜の下地界面近傍にノンドープ層が存在していることから、熱処理による結晶化反応時にシリコンの（３１１）あるいは（２１１）結晶面が膜表面に向けて支配的（９０％以上）な多結晶層が得られ、かつ内部応力状態も安定したＰドープシリコン薄膜が得られるため、各結晶粒内に形成した半導体素子（例えばトランジスタ）の特性がばらつきが少なく安定化されるという効果がある。
【００４５】
次に本発明の第四の実施例を図８、図１３、図１４を使用して説明する。本実施例は、本発明を膜中にトランジスタやダイオード等の半導体素子を形成する多結晶シリコン薄膜形成に適用したものである。図８は膜形成過程の流れ図を示したもので、図１３は膜堆積直後の断面構造、図１４は形成した多結晶シリコン薄膜中に形成したトランジスタの断面構造を示したものである。なお、該トランジスタを形成するための不純物の導入過程は本発明の本質とは直接関係ないので省略してある。
【００４６】
図８の流れ図により本実施例を説明する。本実施例においては、基板１２上にシリコン基板１とは異なる材質の下地膜８を形成し、その上にＰドープシリコン薄膜４を形成する（ｉ）。まず、膜堆積開始直後にＰドープガスのみを導入する（ｉｉ）。所定の時間導入し、Ｐ高濃度層７を形成する（ｉｉｉ）。その後シリコン薄膜を堆積するガス（例えばＳｉＨ４ガスあるいはＳｉ２Ｈ６ガス）を導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。これにより図１３示した構造のアモルファスシリコン薄膜が形成される（ｖｉ）。
【００４７】
この膜に熱処理を施し、結晶化反応を生じさせＰドープ多結晶シリコン膜５を形成すると高濃度に偏析したＰが結晶核となり結晶成長が進行することで、成長粒はシリコン結晶の（１１１）結晶面が膜表面に向かうように成長する。このため、結晶化反応完了後の多結晶膜は、膜表面が（１１１）結晶面に揃った均質な膜となり、均質な多結晶層が得られ、内部応力も安定した所定の値を持った状態のＰドープシリコン薄膜が得られるため、各結晶粒内に形成した半導体素子（例えばトランジスタ）の特性がばらつきが少なく安定化されるという効果がある。
【００４８】
該多結晶層中にトランジスタを形成した半導体装置の断面構造を示したのが図１４である。本実施例ではバイポーラトランジスタを形成しているため、ベース電極１０、エミッタ電極９、コレクタ電極１１等も形成されている。これら各電極は必ずしも近接させて設ける必要はなく、また並びの順番も任意で構わない。また、該多結晶層中に形成するのは必ずしもバイポーラトランジスタに限定されるものではなく、ダイオードや他の型のトランジスタ等の半導体素子でも構わない。さらに、シリコン薄膜中に導入する元素は、必ずしもＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。
【００４９】
次に本発明の第五の実施例を図７、図１５を使用して説明する。図１５は、本発明を使用して堆積した多結晶シリコン薄膜をＭＯＳ型トランジスタのゲート電極に使用した場合の断面構造図である。
【００５０】
本実施例においては、ＳｉＨ４ガスを使用して表面にシリコン酸化膜２を形成したシリコン基板１上にＰドープシリコン薄膜を堆積する（ｉ）。まずシリコン薄膜を堆積するガス（ＳｉＨ４ガス）のみを導入する（ｉｉ）。所定の時間導入し、ノンドープアモルファスシリコン層３を所定の膜厚となるよう形成する。これにより（３１１）結晶面が膜表面に向けて配向した膜が形成される（ｉｉｉ）。その後不純物Ｐをドープするガスを導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。（ｖｉ）。この後熱処理によって結晶化反応を生じさせＰドープ多結晶シリコン膜５を形成する。これにより図１５に示した構造の多結晶層が形成される。
【００５１】
本例においては、初期のノンドープ層において既に（３１１）結晶面が成長を開始しているため、Ｐドープ層も（３１１）結晶面の成長が継続し、最終的に（３１１）結晶面が膜表面に向いた均質な多結晶膜を堆積することができる。膜質が均質であるので内部応力状態を制御した膜を安定に得られるという効果がある。シリコン薄膜中に導入する元素は、必ずしもＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。
【００５２】
次に本発明の第六の実施例を図８、図１５を使用して説明する。図１５は、本発明を使用して堆積した多結晶シリコン薄膜をＭＯＳ型トランジスタのゲート電極に使用した場合の断面構造図である。
【００５３】
図８の流れ図により本実施例を説明する。本実施例においては、ＳｉＨ４ガスを使用してＰドープシリコン薄膜を表面にシリコン酸化膜２を形成したシリコン基板１上に堆積する（ｉ）。まず、膜堆積開始直後にＰドープガスのみを導入する（ｉｉ）。所定の時間導入し、Ｐ高濃度層７を形成する（ｉｉｉ）。その後シリコン薄膜を堆積するガス（ＳｉＨ４ガス）を導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。
【００５４】
本堆積方法を採用することにより、下地のシリコン酸化膜２界面近傍には、高濃度にＰが偏析した層が形成された多結晶シリコン薄膜が形成される。高濃度に偏析したＰが結晶核となり結晶成長が進行することで、成長粒はシリコン結晶の（２１１）結晶面が膜表面に向かうように成長する。このため、図１５に示した結晶化反応完了後のＰドープ多結晶シリコン膜５は、膜表面が（２１１）結晶面に揃った均質な膜となり、内部応力も安定した所定の値を持った状態となる。
【００５５】
シリコン薄膜中に導入する元素は、必ずしもＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。本実施例においては膜表面に（２１１）結晶面が支配的に成長したＰドープ多結晶シリコン膜を得ることができるため、膜質が均質で内部応力状態を制御した膜を安定に得られるという効果がある。
【００５６】
次に本発明の第七の実施例を図８、図１２を使用して説明する。本実施例は多結晶シリコン薄膜を堆積して、該多結晶シリコン薄膜中にトランジスタを形成したものであり、図１２は該多結晶層中にトランジスタを形成した半導体装置の断面構造を示したものである。図８は該多結晶シリコン薄膜の形成過程を流れ図で示したものである。なお、該トランジスタを形成するための不純物の導入過程は本発明の本質とは直接関係ないので省略してある。
【００５７】
図８の流れ図により本実施例を説明する。本実施例においては、シリコン基板１とは異なる材質の基板１２上にシリコン酸化膜２を形成し、その上にＰドープシリコン薄膜を形成する（ｉ）。まず、膜堆積開始直後にＰドープガスのみを導入する（ｉｉ）。所定の時間導入し、Ｐ高濃度層７を形成する（ｉｉｉ）。その後シリコン薄膜を堆積するガス（ＳｉＨ４ガス）を導入する（ｉｖ）。そしてＰドープアモルファスシリコン膜４の堆積を連続して所定の厚さになるまで行う（ｖ）。このときの膜全体の厚さ及び平均Ｐ濃度は、下地界面近傍のＰ濃度の制御を積極的に行わなかったときの膜と同様にする。本堆積方法を採用することにより、シリコン酸化膜２界面近傍には、高濃度にＰが偏析した層が形成された後Ｐドープ多結晶シリコン膜５が形成された多結晶シリコン薄膜が形成される。
【００５８】
高濃度に偏析したＰが結晶核となり結晶成長が進行することで、成長粒はシリコン結晶の（２１１）結晶面が膜表面に向かうように成長する。このため、結晶化反応完了後の多結晶膜は、膜表面が（２１１）結晶面に揃った均質な膜となり、内部応力も安定した所定の値を持った状態となる。シリコン薄膜中に導入する元素は、必ずしもＰである必要はなく、Ｂ（ほう素）あるいはＡｓ（ヒ素）でも構わない。
【００５９】
本実施例ではバイポーラトランジスタを形成しているため、ベース電極１０、エミッタ電極９、コレクタ電極１１等も形成されている。これら各電極は必ずしも近接させて設ける必要はなく、また並びの順番も任意で構わない。また、該多結晶層５中に形成するのは必ずしもバイポーラトランジスタに限定されるものではなく、ダイオードや他の型のトランジスタ等の半導体素子でも構わない。
【００６０】
本実施例においては、Ｐドープアモルファスシリコン薄膜の下地界面近傍にノンドープ層が存在していることから、熱処理による結晶化反応時にシリコンの（２１１）結晶面が膜表面に向けて支配的に成長し、均質な多結晶層が得られ、かつ内部応力状態も安定したＰドープシリコン薄膜が得られるため、各結晶粒内に形成した半導体素子（例えばトランジスタ）の特性がばらつきが少なく安定化されるという効果がある。
【００６１】
次に本発明の第八の実施例を図１６を使用して説明する。本実施例は、本発明をフラッシュメモリ構造に適用したものである。図１６はこのフラッシュメモリの断面構造を示したものである。本実施例においては、シリコン基板１上にシリコン酸化膜２（極薄の酸化膜）を形成し、その上に本発明のＰドープ多結晶シリコン膜５を堆積し、該多結晶シリコン薄膜表面を熱酸化して形成した多結晶シリコン熱酸化膜２８の上に浮遊電極となる導電性薄膜２７を堆積した構造となっている。
【００６２】
Ｐドープ多結晶シリコン膜５は、本発明の第一の実施例で述べたように下地酸化膜界面近傍にノンドープ層を形成して作製したものでも構わないし、第二の実施例で述べたように高濃度のＰドープ層を形成して作製したものでも構わない。いずれの作製方法を経たものでも、該膜の表面方向（膜厚方向）は主として特定の結晶面方位に揃った膜構造となるのは既に述べた通りである。
【００６３】
本Ｐドープ多結晶シリコン薄膜５の表面を熱酸化してシリコン酸化膜２８を形成する場合、該多結晶シリコン薄膜の表面方向の結晶方位が揃っているため、各結晶粒上に成長する熱酸化膜の厚さが揃うという特徴がある。これは、シリコン結晶を熱酸化する場合、酸化膜の成長速度が結晶方位によって異なるという異方性の影響が無くなるために生じる結果であり、均一な膜厚を確保することができる。
【００６４】
なお、本実施例においては、Ｐドープ多結晶シリコン膜５と浮遊電極２７の間には熱酸化膜２８しか設けていないが、絶縁膜の誘電率を高くするために該熱酸化膜２８と浮遊電極２７の間に窒化硅素膜あるいは窒化硅素膜とシリコン酸化膜の積層構造を追加しても構わない。また、多結晶シリコン薄膜に添加する不純物はＰに限るものではなく、Ｂ（ほう素）、Ａｓ（ヒ素）等の不純物を使用しても構わない。
【００６５】
本実施例においては、Ｐドープ多結晶シリコン膜５と浮遊電極２８の間に形成される熱酸化膜の膜厚を局所的（各結晶粒単位で）にも均一に形成できるので、酸化膜の厚さのばらつきに起因した耐圧のばらつきを制御することができるとともに、膜厚のばらつきが少ないことから該酸化膜の厚さの設計値を薄くできるという効果がある。
【００６６】
次に、本発明の第九の実施例を図７、図８、図１７を使用して説明する。本実施例は、本発明の薄膜堆積構造及び堆積方法を実現する薄膜堆積装置の構成を示したものである。図１７は膜堆積を行うＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を示した図である。ＣＶＤ装置は薄膜堆積室２０、ガス導入制御装置２１、ガス流入制御弁２２、シリコン膜堆積用ガスボンベ２３、不純物元素導入用ガスボンベ２４、膜堆積室内制御装置２５、ガス排気装置２６等から構成される。なお、ＣＶＤ装置の構造は図においては縦型炉形式にしたが（ヒータは図示せず）、横型炉形式でも枚葉処理方式でも構わない。
【００６７】
薄膜堆積室２０内にはボード３２に載せられたウェハ３１があり、膜堆積室内制御装置２５は、膜堆積室内の温度環境や膜を堆積する基板の搬送制御等を行なうものである。シリコン膜堆積用ガスボンベ２３はシリコン薄膜を堆積するために使用するガス（例えばＳｉＨ４ガスあるいはＳｉ２Ｈ６ガス）を蓄えておくものである。不純物元素導入用ガスボンベ２４はシリコン薄膜中に導入するＢ、Ｐ、Ａｓ等の不純物を導入するためのガスを蓄えておくものである。
【００６８】
ガス導入制御装置２１は薄膜堆積方法の流れ図である図７あるいは図８に示した方法によってＰドープシリコン薄膜を堆積する場合に各ガスを膜堆積室２０内に導入するタイミングを、ガス流入制御弁２２を開閉するタイミングを制御することで調整するものである。なお、本実施例においては、シリコン堆積用ガス及び不純物導入用ガスの導入経路は各１本ずつ示されているが、それぞれ複数本設けて薄膜堆積室２０内に導入しても構わないがいずれの導入経路とのガスの導入のタイミングは、ガス導入制御装置２１によって制御される構成となっていなければならない。また、本装置を使用して堆積する不純物ドープシリコン薄膜はアモルファス層であっても多結晶層であっても構わない。
【００６９】
本製造装置を使用すると、下地界面近傍に積極的に不純物を入れないノンドープ層あるいは不純物が高濃度に偏析した層を作製することができるので、多結晶シリコン薄膜の膜表面に向けた結晶配向性を制御することが可能となり、膜質が均質でかつ内部応力が所定の値となる安定した膜を製造できるという効果がある。
【００７０】
尚、以上の実施例の説明においては結晶方位が（３１１）あるいは（２１１）あるいは（１１１）面を例示したが、本発明はこれらの面に限定されるものではなく（１００）或いは（１１０）等の面についても含むものである。
【００７１】
【発明の効果】
本発明を使用した多結晶シリコン薄膜及び該シリコン薄膜を使用した半導体装置において、該多結晶シリコン薄膜の膜表面に向いた結晶の結晶面の配向性を特定の結晶面方向に制御することができ、内部応力の値を制御した均質な多結晶シリコン薄膜を安定して得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の断面構造図である。
【図２】本発明の一実施例の半導体装置の断面構造図である。
【図３】Ｐドープアモルファスシリコン薄膜断面における成長する結晶の構造の電子顕微鏡写真である。
【図４】Ｐドープアモルファスシリコン薄膜平面における成長する結晶の構造の電子顕微鏡写真である。
【図５】ノンドープ層を設けたときのＰドープアモルファスシリコン薄膜断面における成長する結晶の構造の電子顕微鏡写真である。
【図６】ノンドープ層を設けたときのＰドープアモルファスシリコン薄膜平面における成長する結晶の構造の電子顕微鏡写真である。
【図７】本発明の一実施例の薄膜堆積方法の流れ図である。
【図８】本発明の一実施例の薄膜堆積方法の流れ図である。
【図９】本発明の一実施例の半導体装置の断面構造図である。
【図１０】本発明の一実施例の半導体装置の断面構造図である。
【図１１】本発明の一実施例の半導体装置の断面構造図である。
【図１２】本発明の一実施例の半導体装置の断面構造図である。
【図１３】本発明の一実施例の半導体装置の断面構造図である。
【図１４】本発明の一実施例の半導体装置の断面構造図である。
【図１５】本発明の一実施例の半導体装置の断面構造図である。
【図１６】本発明の一実施例の半導体装置の断面構造図である。
【図１７】本発明の一実施例の薄膜堆積装置の構成図である。
【符号の説明】
１…シリコン基板、２…シリコン酸化膜、３…ノンドープアモルファスシリコン層、４…Ｐドープアモルファスシリコン膜、５…Ｐドープ多結晶シリコン膜、６…絶縁膜、７…Ｐ高濃度層、８…下地膜、９…エミッタ電極、１０…ベース電極、１１…コレクタ電極、１２…基板、２０…薄膜堆積室、２１…ガス導入制御装置、２２…ガス流入制御弁、２３…シリコン膜堆積用ガスボンベ、２４…不純物元素導入用ガスボンベ、２５…膜堆積室内制御装置、２６…ガス排気装置、２７…浮遊電極、２８…多結晶シリコン熱酸化膜、３０…下地界面、３１…ウェハ、３２…ボード。
【図１】
0003599290.tif 000002
【図２】
0003599290.tif 000003
【図３】
0003599290.tif 000004
【図４】
0003599290.tif 000005
【図５】
0003599290.tif 000006
【図６】
0003599290.tif 000007
【図７】
0003599290.tif 000008
【図８】
0003599290.tif 000009
【図９】
0003599290.tif 000010
【図１０】
0003599290.tif 000011
【図１１】
0003599290.tif 000012
【図１２】
0003599290.tif 000013
【図１３】
0003599290.tif 000014
【図１４】
0003599290.tif 000015
【図１５】
0003599290.tif 000016
【図１６】
0003599290.tif 000017
【図１７】
0003599290.tif 000018