(57)【特許請求の範囲】
【請求項１】
第１および第２の入力端子と出力端子とをそれぞれ有するＮ個の第１の電圧比較器を備え、入力信号を前記Ｎ個の第１の電圧比較器の第１入力端子に供給し、互いに異なるＮ個の基準電圧源電圧を前記Ｎ個の第１の電圧比較器の第２の入力端子にそれぞれ供給し、前記Ｎ個の第１の電圧比較器の出力をデジタルデータに符号化して出力するアナログ／デジタル変換装置であって、前記Ｎ個の基準電圧源電圧の電圧値に応じて前記Ｎ個の第１の電圧比較器を順に並べ、ｎ１個（ｎ１≧１）だけ離れた２つの前記第１の電圧比較器毎にそれらの出力端子間をＮ−ｎ１個の第１の抵抗でそれぞれ接続したアナログ／デジタル変換装置において、
前記Ｎ個の第１の電圧比較器の中の両端にある２つの第１の電圧比較器それぞれの外延に、前記第１の電圧比較器の正および負の飽和出力電圧値を基に求められた所定値の第１および第２の付加電源を設け、
これら第１および第２の付加電源を第１および第２の付加抵抗を介して前記両端にある２つの第１の電圧比較器の出力にそれぞれ接続したことを特徴とするアナログ／デジタル変換装置。
【請求項２】
ｎ２個（ｎ２＞ｎ１）だけ離れた２つの前記電圧比較器毎にそれらの出力端子間をＮ−ｎ２個の第２の抵抗でさらに接続し、前記第１および第２の付加電源を第３および第４の付加抵抗を介して前記両端にある２つの第１の電圧比較器の出力にそれぞれ接続したことを特徴とする請求項１記載のアナログ／デジタル変換装置。
【請求項３】
第１および第２の入力端子と出力端子とをそれぞれ有するＮ個の電圧比較器を備え、入力信号を前記Ｎ個の電圧比較器の第１入力端子に供給し、互いに異なるＮ個の基準電圧源電圧を前記Ｎ個の電圧比較器の第２の入力端子にそれぞれ供給し、前記Ｎ個の電圧比較器の出力をデジタルデータに符号化して出力するアナログ／デジタル変換装置において、
前記Ｎ個の電圧比較器を円環状に配置し、
ｎ１個（ｎ１≧１）だけ離れた２つの前記電圧比較器毎にそれらの出力端子間をＮ−ｎ１個の第１の抵抗でそれぞれ接続するか、あるいはｎ２個（ｎ２＞ｎ１）だけ離れた２つの電圧比較器の出力端子間をＮ−ｎ２個の第２の抵抗でそれぞれ接続したことを特徴とするアナログ／デジタル変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログ入力信号をデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換装置に関し、特に集積回路化した場合に問題となる電圧比較回路の変換偏差を低減できるように改良されたアナログ／デジタル変換装置に関する。
【０００２】
【従来の技術】
アナログ入力値をデジタル出力値に変換するＡ／Ｄ変換器のなかで並列型（フラッシュ型）とよばれる変換方式では、それぞれ基準電圧源電圧値（参照電圧値）を異にする複数の電圧比較器にアナログ入力信号が共通に入力されることにより、瞬時にアナログ入力値が各参照電圧値と比較される。そして、それぞれの電圧比較器の論理出力（１／０）からなる比較結果が、２進数にコード化されて出力される。
【０００３】
このフラッシュ型Ａ／Ｄ変換器は高いサンプリングレートでサンプリングされた信号をデジタル化するのに適している変換方式といわれているが、変換階調、つまり量子化ステップ数に相当する数の電圧比較器を必要とする。電圧比較器は参照電圧と入力電圧を比較して論理レベルの１あるいは０を出力する回路であるが、このような電圧比較器を集積回路により製造する場合、比較回路の均一性実現が極めて困難であり、参照電圧と僅かにずれた入力電圧で電圧比較器出力が論理１から論理０、あるいは論理０から論理１に遷移することがある。このため、このずれ量よりも小さな量子化ステップ幅の設定を行うことができず、変換精度の向上の妨げとなっていた。
【０００４】
このような比較器出力の偏差に関する問題を回避するため、従来は帆足・Ｍｉｌｌｍａｎの定理（例えば、非特許文献１参照。）を利用し、変換精度の向上を図ったフラッシュ型Ａ／Ｄ変換器が提案されていた。このような例には、複数個の電圧比較器を参照電圧値順に並べ、隣接する電圧比較器の出力端同士を抵抗で接続することによって前記定理を具体化する手法が知られている（例えば、非特許文献２参照。）。この構成により、比較器出力が加算平均されて変換偏差の低減が図られる。
【０００５】
また非特許文献３では、非特許文献２での手法を改良し、非特許文献２によるフラッシュ型Ａ／Ｄ変換器を複数組用意し、複数の比較器出力の平均化をさらに進め変換精度の向上を図っている。
【０００６】
このような改良により、非特許文献３ではＣＭＯＳ  ＬＳＩにおいても５０ＭＨｚのサンプリング速度で１０ビット程度の変換器精度が得られることが報告されている。これは電圧比較器の変換精度誤差が入力換算で１ｍＶ程度であることを示しておりこのような手法の効果を示している。
【０００７】
【非特許文献１】
榊米一郎、他、大学課程電気回路（１）、オーム社、平成８年、ｐｐ．１２６−１２７
【０００８】
【非特許文献２】
Ｋ．Ｋａｔｔｍａｎ，Ｊ，Ｂａｒｒｏｗ，“Ａ  ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｒｅｄｕｃｉｎｇ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｎｏｎｌｉｎｅａｒｌｉｔｙ  ｅｒｒｏｒｓ  ｉｎ  ｆｌａｓｈ  Ａ／Ｄ  ｃｏｎｖｅｒｔｅｒｓ，”ＩＳＳＣＣ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａ．Ｐａｐｅｒｓ，ｐｐ．１７０−１７１，Ｆｅｂ．１９９１
【０００９】
【非特許文献３】
Ｋ．Ｂｕｌｔ，Ａ．Ｂｕｃｈｗａｌｄ，Ｊ，Ｌａｓｋｏｗｓｋｉ，“Ａ  １７０ｍＷ  １０ｂ  ５０Ｍ  Ｓａｍｐｌｅ／ｓ  ＣＭＯＳ  ＡＤＣ  ｉｎ  １ｍｍ２，”ＩＳＳＣＣ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，ｐｐ．１３６−１３７，Ｆｅｂ．１９９７
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の構成ではこれ以上の変換精度を得ることは困難であり、例えばＲＦ信号など、さらに高サンプリングレートを必要とするアナログ信号を直接Ａ／Ｄ変換するといった構成を実現することはできない。これは、次の理由による。
【００１１】
すなわち、従来手法に於いては、複数個の電圧比較器を順に並べ、隣接する電圧比較器の出力端同士を抵抗で接続するだけの構成であるため、各比較器の出力に対する他の比較器からの寄与の度合いはそれら比較器間の距離に反比例する。したがって、遠くの比較器ほど寄与の度合いが小さくなり、十分な平均化の効果を得ることができなくなる。
【００１２】
また、従来手法に於いては、複数個の電圧比較器の中で中央に配置された比較器の出力についてはそれよりも参照電圧の高い上側と参照電圧の低い下側のほぼ同数の比較器によって影響されるが、辺縁に近い比較器については、その出力に加算される比較器出力は、高参照電圧側または低参照電圧側の一方に偏ることになる。この問題は辺縁に近い比較器ほど顕著となる。よって、入力電圧の値によっては影響を及ぼす他の比較器の出力が正または負に偏るという上下のアンバランスが生じ、辺縁に近い比較器の参照電圧の値が見かけ上変動してしまう。この問題は、Ａ／Ｄ変換器の性能指標である積分非直線性の劣化を引き起こすことになる。
【００１３】
本発明はこのような問題点に鑑みてなされたものであり、複数の比較器出力を加算平均する手法や辺縁の比較器出力に対する処理の改善を図り、十分な変換精度の向上を実現できるアナログ／デジタル変換装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に係る本発明は、上記課題を解決するために、第１および第２の入力端子と出力端子とをそれぞれ有するＮ個の第１の電圧比較器を備え、入力信号を前記Ｎ個の第１の電圧比較器の第１入力端子に供給し、互いに異なるＮ個の基準電圧源電圧を前記Ｎ個の第１の電圧比較器の第２の入力端子にそれぞれ供給し、前記Ｎ個の第１の電圧比較器の出力をデジタルデータに符号化して出力するアナログ／デジタル変換装置であって、前記Ｎ個の基準電圧源電圧の電圧値に応じて前記Ｎ個の第１の電圧比較器を順に並べ、ｎ１個（ｎ１≧１）だけ離れた２つの前記第１の電圧比較器毎にそれらの出力端子間をＮ−ｎ１個の第１の抵抗でそれぞれ接続したアナログ／デジタル変換装置において、前記Ｎ個の第１の電圧比較器の中の両端にある２つの第１の電圧比較器それぞれの外延に、前記第１の電圧比較器の正および負の飽和出力電圧値を基に求められた所定値の第１および第２の付加電源を設け、これら第１および第２の付加電源を第１および第２の付加抵抗を介して前記両端にある２つの第１の電圧比較器の出力にそれぞれ接続したことを特徴とする。
【００１５】
この構成によれば、前記第１および第２の付加電源により、あたかも無限個の第１の電圧比較器を有するＡ／Ｄ変換器として機能する。したがって、入力信号電圧の値によって生ずる上下のアンバランスがなくなり、積分非直線性という性能指標の劣化を防止することが可能となる。
【００１６】
請求項２に係る発明は、請求項１の構成に加え、さらに、ｎ２個（ｎ２＞ｎ１）だけ離れた２つの前記電圧比較器の出力端子間をＮ−ｎ２個の第２の抵抗でそれぞれ接続し、前記第１および第２の付加電源を第３および第４の付加抵抗を介して前記両端にある２つの第１の電圧比較器の出力にそれぞれ接続したことを特徴とする。これにより、さらに平均化の効果を高めることができる。
【００１７】
請求項３に係る発明は、第１および第２の入力端子と出力端子とをそれぞれ有するＮ個の電圧比較器を備え、入力信号を前記Ｎ個の電圧比較器の第１入力端子に供給し、互いに異なるＮ個の基準電圧源電圧を前記Ｎ個の電圧比較器の第２の入力端子にそれぞれ供給し、前記Ｎ個の電圧比較器の出力をデジタルデータに符号化して出力するアナログ／デジタル変換装置において、前記Ｎ個の電圧比較器を円環状に配置し、ｎ１個（ｎ１≧１）だけ離れた２つの前記電圧比較器毎にそれらの出力端子間をＮ−ｎ１個の第１の抵抗でそれぞれ接続するか、あるいはｎ２個（ｎ２＞ｎ１）だけ離れた２つの電圧比較器の出力端子間をＮ−ｎ２個の第２の抵抗でそれぞれ接続したことを特徴とする。
【００１８】
この構成によれば、Ｎ個の電圧比較器を円環状に配置することによって辺縁の電圧比較器が見かけ上なくなるので、変換精度の向上を図ることができる。
【００１９】
また、請求項３における円環状に配置されたＮ個の電圧比較器の出力端子間が完全結合となるように、それら出力端子間を距離に応じた値の抵抗で互いに接続してもよい。
【００２０】
また、以上の請求項１乃至請求項３に係るアナログ／デジタル変換装置に対して、さらに、前記入力信号と前記Ｎ個の比較器の比較結果の差分を計算する回路を設け、この結果を新たな入力として比較動作を繰り返し実行させるようにすれば、上位桁の変換と下位桁の変換を別個に行うアナログ／デジタル変換装置として機能させることができ、ハードウェアコストの低減を実現できる。この場合、入力信号と比較結果の差分を計算する回路は、比較結果をアナログ信号に変換するデジタル／アナログ変換回路と、入力信号とデジタル／アナログ変換回路の出力の差分を求める引き算回路とによって容易に実現できる。
【００２１】
また、以上の請求項１乃至請求項３に係るアナログ／デジタル変換装置で使用される電圧比較器としては、差動増幅器を使用することができる。また、電圧比較器としては有限の出力インピーダンスを有するものを使用するか、あるいは出力インピーダンスがゼロの電圧比較器についてはその出力に抵抗の一端を接続し、その抵抗の他端を実際の電圧比較器出力として用いればよい。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００２３】
図１は本発明の第１実施形態に係るアナログ／デジタル変換装置の構成例である。図１において、１，２，３，４，５はそれぞれ出力インピーダンスがゼロである理想的な電圧比較器、６，７，８，９，１０はそれぞれ前記電圧比較器の第２の入力端子であり、１１，１２，１３，１４はそれぞれ第１の抵抗であり、１５，１６，１７はそれぞれ第２の抵抗であり、１８はアナログ信号入力端子、１９はデジタルデータ出力端子、２０は比較結果を２進符号に変換する符号変換回路、２１，２２，２３，２４，２５はそれぞれ前記電圧比較器の出力インピーダンス、２６，２７，２８，２９，３０はそれぞれ前記出力インピーダンスがゼロである理想的な電圧比較器出力線、３１，３２，３３，３４，３５はそれぞれ前記電圧比較器の出力インピーダンスを介した出力線である。
【００２４】
図１で示すように出力インピーダンスがゼロである理想的な電圧比較器の第２の入力端子にはそれぞれ、
Ｖｒｅｆ１  ＞  Ｖｒｅｆ２  ＞  Ｖｒｅｆ３  ＞  Ｖｒｅｆ４  ＞  Ｖｒｅｆ５
の大小関係で示される参照電圧が供給される。これら参照電圧は、例えば電源端子間に直列接続された抵抗回路網によって生成される。このような構成からなる第１実施形態のＡ／Ｄ変換装置の動作を次に説明する。
【００２５】
出力インピーダンスがゼロである理想的な電圧比較器は一般に飽和特性を有する非線形写像を行なう回路であるが、参照電圧近傍で線形特性をもつとすると、Ｖｉｎを第１の入力端子への入力電圧、Ｖｒｅｆ  を第２の入力端子への入力電圧とすると、出力インピーダンスがゼロである理想的な電圧比較器の出力電圧Ｖｉｄｅａｌ ｏｕｔは、出力線２６，２７，２８，２９，３０の電位として観測され、
【数１】
0003597838.tif 000002
【００２６】
となる。電圧比較器の出力インピーダンスを考慮した出力線３３で観測される出力電圧Ｖｒｅａｌ＿ｏｕｔ＿２８は、
【数２】
0003597838.tif 000003
【００２７】
で与えられる。ここで、Ｙ０は前記出力インピーダンスのコンダクタンス値、Ｙ１は前記第１の抵抗のコンダクタンス値、Ｙ２は前記第２の抵抗のコンダクタンス値である。本実施形態の作用効果を示すため、Ｙ２＝０である従来例を対比する。式（２）に従来例の条件を代入すると、
【数３】
0003597838.tif 000004
【００２８】
を得る。一般に電圧比較器をＭＯＳトランジスタにより集積回路化する際には、ＭＯＳトランジスタが導通状態での内部抵抗の値は通常形状であれば数ｋΩから数ＭΩであるため、現実的な設計においては消費電力も勘案し、
０≦Ｙ０≦１、０≦Ｙ１≦１、０≦Ｙ２≦１となる。このような実現可能な現実的数値を用い、本実施形態と従来例を比較すると、従来例では、例えば、出力線３３で観測される出力電圧Ｖｒｅａｌ ｏｕｔ ２８に対する前記電圧比較器１，２，３，４，５の比較結果の寄与度は遠方に行くに従って小さくなることが式（３）から分かる。比較器１，５の出力に関する項の係数はＹ１，ＹＣ，Ｙ０の積を含むのに対し、比較器２，４の出力に関する項の係数に含まれるのはＹ１，Ｙ０の積である。これに対し、本実施形態によれば、式（２）から分かるように、比較器１，２，４，５全ての出力に関する項の係数には、積だけでなくＹ２を含む和の式が含まれているので、前記第２の抵抗の存在により、そのコンダクタンス値を前記現実的な範囲内で選択することで、出力線３３で観測される出力電圧Ｖｒｅａｌ ｏｕｔ ２８に対する前記電圧比較器１，２，３，４，５の比較結果の寄与度を任意に設定することが可能となる。
【００２９】
この違いを図２を用いて説明する。図２は図１において入力端子１８に入力する電圧値を横軸に、電圧比較器１，２，３，４，５の比較結果ならびに出力線３３で観測される電位を縦軸とする特性図である。縦軸における目盛りの値であるＶｓａｔは電圧比較器の飽和電圧である。出力線３３で観測される電位は従来例の場合と本実施形態の場合を相対的に比較して示している。
【００３０】
本実施形態によれば出力線３３の入力に対する出力の傾きを大きくすることができ、比較感度を向上させることが可能であるほか、電圧比較器を集積回路により構成したとき避けることのできないオフセット電圧Ｖｏｆｆｓｅｔによる変換誤差の影響を考慮した電圧比較器の特性式
【数４】
0003597838.tif 000005
【００３１】
より、前記第２の入力端子の参照電圧がΔステップごとに均等に設定されているとすると、上式は
【数５】
0003597838.tif 000006
【００３２】
となり、出力線３３で観測される出力電圧Ｖｒｅａｌ ｏｕｔ ２８は、
【数６】
0003597838.tif 000007
【００３３】
で与えられる。従来例においては
【数７】
0003597838.tif 000008
【００３４】
となる。すなわち、これらの式においては本来の電圧比較器のはたらきであるＡ（Ｖｉｎ−Ｖｒｅｆ３）を計算する項のほかに、誤差の項Ｖｏｆｆｓｅｔ＿１、Ｖｏｆｆｓｅｔ＿２、Ｖｏｆｆｓｅｔ＿３、Ｖｏｆｆｓｅｔ＿４、Ｖｏｆｆｓｅｔ＿５が含まれている。本来の電圧比較器のはたらきであるＡ（Ｖｉｎ−Ｖｒｅｆ３）を計算する項は５つの項を加算することによりその利得が高められ、誤差の項Ｖｏｆｆｓｅｔ＿１、Ｖｏｆｆｓｅｔ＿２、Ｖｏｆｆｓｅｔ＿３、Ｖｏｆｆｓｅｔ＿４、Ｖｏｆｆｓｅｔ＿５は加算により誤差が平均化されることになる。例えば、誤差をガウス分布をした確率変数とし、その平均を０とすると、本実施形態の回路工夫により誤差の平均をより０に近付けられるとともに、分散を小さくすることが可能となる。従来の（６）式では、各比較器出力の項の係数が辺端のものほど小さくなるが、本実施形態の（７）式では、各比較器出力の項の係数に和の式が含まれているためその係数値全てを１に近づけることができるからである。このことはＡ／Ｄ変換器に利用した場合には変換精度の向上に寄与することになる。
【００３５】
さらに本実施形態の回路工夫によれば、遠方にある電圧比較器の出力を第２の抵抗により直接参照しているため、各比較器出力に対する寄与が遠方の比較器ほど小さくなるというアンバランスを解消でき、バランスのとれた重み付け加算を実現できると共に、従来例と比較し、より短い時間で電圧変換出力を得ることができ、高速なＡ／Ｄ変換器を構成することが可能となる。
【００３６】
図３には、本発明の第２実施形態に係るアナログ／デジタル変換装置の構成が示されている。図４は第２実施形態の原理を説明するための図である。まず、図４と前述の図１を用いて第２実施形態の原理を説明する。
【００３７】
電圧比較器３の出力は、電圧比較器１，２，４，５の出力と重み付け加算され偏差が低減されているが、電圧比較器４の出力では、電圧比較器１，２，３，５の出力と重み付け加算されるため、見かけ上参照電圧Ｖｒｅｆ４がＶｒｅｆ３側にシフトしたように動作する。この現象は辺縁に行くに従って顕著となる。第１の抵抗によって重み付け加算される比較器出力が高Ｖｒｅｆ側または低Ｖｒｅｆ側の一方に偏るためである。このような参照電圧のシフトはＡ／Ｄ変換器に応用した際には積分非直線性という性能指標の劣化となる。
【００３８】
図４はこの現象の理解を助けるための図である。図４（ａ）はシーソーを表している。三角形の支点は入力電圧値を示している。中点付近ではシーソーはバランスしているが、支点が左右に移動するとバランスが崩れてしまう。この結果は参照電圧の見かけ上のシフトとなる。この問題を回避するため、図４（ｂ）、（ｃ）のように支点の移動に合わせてシーソーの上の板も移動することにする。こうすることでシーソーをいつもバランスした状態にすることができる。この考えに従って構成された図３の構成例を次に説明する。
【００３９】
図３において、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８はそれぞれ出力インピーダンスがゼロである理想的な電圧比較器、１０９，１１０，１１１，１１２，１１３，１１４，１１５，１１６はそれぞれ前記電圧比較器の第２の入力端子であり、１１７，１１８，１１９，１２０，１２１，１２２，１２３はそれぞれ第１の抵抗であり、１２４はアナログ信号入力端子、１２５はデジタルデータ出力端子、１２６は比較結果を２進符号に変換する符号変換回路、１２７，１２８，１２９，１３０，１３１，１３２，１３３，１３４はそれぞれ前記電圧比較器の出力インピーダンス、１４３，１４４，１４５，１４６，１４７，１４８，１４９，１５０はそれぞれ前記出力インピーダンスがゼロである理想的な電圧比較器出力線、１５１，１５２，１５３，１５４，１５５，１５６，１５７，１５８はそれぞれ前記電圧比較器の出力インピーダンスを介した出力線、１４２はスイッチ制御回路、１３５，１３６，１３７，１３８，１３９，１４０，１４１はスイッチである。
【００４０】
図３で示すように出力インピーダンスがゼロである理想的な電圧比較器の第２の入力端子には、それぞれ、
Ｖｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３＞Ｖｒｅｆ４＞Ｖｒｅｆ５＞Ｖｒｅｆ６＞Ｖｒｅｆ７＞Ｖｒｅｆ８
の大小関係で示される参照電圧が供給される。スイッチ制御回路１４２は、電圧比較器の比較結果を基に符号変換回路１２６でディジタル変換された入力信号の値に従ってスイッチの開閉を制御している。図３では従来ｎ個の電圧比較器の時、ｍ個（ｍ＞ｎ）の電圧比較器を用意しており、入力電圧値に応じてその内のｎ個の電圧比較器が選択されるようになっている。
【００４１】
すなわち、例えば、入力電圧ＶｉｎがＶｒｅｆ４−Δ＜Ｖｉｎ＜Ｖｒｅｆ４＋Δであると符号変換回路１２６は、電圧比較器１０２，１０３，１０４，１０５，１０６を選択するためにスイッチ制御回路１４２に対して、スイッチ１３５，１４０，１４１を開、スイッチ１３６，１３７，１３８，１３９を閉にせよと命じる。あるいは、入力電圧ＶｉｎがＶｒｅｆ３−Δ＜Ｖｉｎ＜Ｖｒｅｆ３＋Δであると符号変換回路１２６は電圧比較器１０１，１０２，１０３，１０４，１０５を選択するために、スイッチ制御回路１４２に対して、スイッチ１３９，１４０，１４１を開、スイッチ１３５，１３６，１３７，１３８を閉にせよと命じる。こうして図４で示された原理が実現され、入力電圧レベルによって、その入力信号との比較に使用される参照電圧の範囲をシフトできるようになり、積分非直線性劣化の問題のない電圧比較装置となる。
【００４２】
なお、ここでは、ｍ個の電圧比較器によってまず入力電圧レベルを調べ、その後で、その入力電圧レベルに対応するｍ／２  ＋１個の電圧比較器を選択したが、これは、図４のシーソーのシフト幅がｍ、つまり入力電圧のシフト幅の２倍になっていることに合わせたことによるものである。重要なのは、入力電圧レベル近辺の参照電圧を持つ幾つかの電圧比較器についてのみ抵抗による重み付け加算を行うことであるで、入力電圧レベルに応じて選択する電圧比較器の数は任意である。また、最初にｍ個の電圧比較器によって入力信号の比較を行うときは全てのスイッチを開状態にしておいてもよい。
【００４３】
図５は図１と図３を組み合わせた例であり、図１および図３で説明した長所を合わせ持つ構成となっている。図３と比べ図５において新たに加わった部分は、１５９，１６０，１６１，１６２，１６３，１６４の第２の抵抗、１６５，１６６，１６７，１６８，１６９，１７０のスイッチである。スイッチ制御回路１４２は、符号変換回路１２６でデジタルデータに変化された入力信号のレベルに応じて以下のように動作する。
【００４４】
入力電圧ＶｉｎがＶｒｅｆ３−Δ＜Ｖｉｎ＜Ｖｒｅｆ３＋Δであると符号変換回路１２６は電圧比較器１０１，１０２，１０３，１０４，１０５を選択するために、スイッチ制御回路１４２に対して、スイッチ１３９，１４０，１４１，１６７，１６９，１７０を開、スイッチ１３５，１３６，１３７，１３８，１６５，１６６，１６８を閉にせよと命じる。入力電圧ＶｉｎがＶｒｅｆ４−Δ＜Ｖｉｎ＜Ｖｒｅｆ４＋Δであると符号変換回路１２６は電圧比較器１０２，１０３，１０４，１０５，１０６を選択するためにスイッチ制御回路１４２に対して、スイッチ１３５，１４０，１４１，１６５，１６７，１７０を開、スイッチ１３６，１３７，１３８，１３９，１６６，１６８，１６９を閉にせよと命じる。入力電圧ＶｉｎがＶｒｅｆ５−Δ＜Ｖｉｎ＜Ｖｒｅｆ５＋Δであると符号変換回路１２６は電圧比較器１０３，１０４，１０５，１０６，１０７を選択するために、スイッチ制御回路１４２に対して、スイッチ１３５，１３６，１４１，１６５，１６８，１７０を開、スイッチ１３７，１３８，１３９，１４０，１６６，１６７，１６９を閉にせよと命じる。入力電圧ＶｉｎがＶｒｅｆ６−Δ＜Ｖｉｎ＜Ｖｒｅｆ６＋Δであると符号変換回路１２６は電圧比較器１０４，１０５，１０６，１０７，１０８を選択するために、スイッチ制御回路１４２に対して、スイッチ１３５，１３６，１３７，１６５，１６６，１６８を開、スイッチ１３８，１３９，１４０，１４１，１６７，１６９，１７０を閉にせよと命じる。あるいは、入力電圧ＶｉｎがＶｒｅｆ３−Δ＜Ｖｉｎ＜Ｖｒｅｆ３＋Δであると符号変換回路１２６はスイッチ制御回路１４２に対して、スイッチ１３９，１４０，１４１，１６７，１６９，１７０を開、スイッチ１３５，１３６，１３７，１３８，１６５，１６６，１６８を閉にせよと命じる。この結果、図１、図３の働きを合併した機能を有する電圧比較装置となる。
【００４５】
図６は、図３および図５と同じ原理に基づく別の構成例である。
【００４６】
図４（ｂ）、（ｃ）のように支点の移動に合わせてシーソーの上の板も移動し、シーソーをいつもバランスした状態にするためには、図５の実施例の他にも、支点の移動に応じてシーソーの板も同時に動かしても良い。この考えに従って構成された図６の装置を以下説明する。
【００４７】
図６において、２０１，２０２，２０３，２０４，２０５はそれぞれ出力インピーダンスがゼロである理想的な電圧比較器、２０６，２０７，２０８，２０９，２１０はそれぞれ前記電圧比較器の第２の入力線であり、２２０，２２１，２２２，２２３はそれぞれ第１の抵抗であり、２２４，２２５，２２６はそれぞれ第２の抵抗であり、２１１はアナログ入力端子、２１２はデジタルデータ出力端子、２１３は２進数への符号変換回路、２１６，２１７，２１８，２１９，２２０はそれぞれ前記電圧比較器の出力インピーダンス、２１４は前置電圧比較器、２１５は参照電圧発生器である。
【００４８】
この構成においては、最初にデジタルデータの上位ビット部に相当する粗い変換が行われた後に、第１および第２の抵抗からなる抵抗網によって高精度化された電圧比較器２０１〜２０５により下位ビット部を含めた高精度の電圧比較が行われる。この場合、前置電圧比較器２１４はデジタルデータの上位ビット部に相当する粗いＡ／Ｄ変換を入力信号に対して施すために用いられ、量子化ステップ数に対応する数の比較器と符号変換回路などから構成される。
【００４９】
入力端子２１１に入力される信号は、前置電圧比較器２１４において、
Ｖｒｅｆ＿ｉ−１＜Ｖｉｎ＜Ｖｒｅｆ＿ｉ、ｉ＝１，２，…，ｎを満たすｉが求められ、この結果に従って参照電圧発生器２１５は、電圧比較器２０１，２０２，２０３，２０４，２０５の第２の入力線である、２０６，２０７，２０８，２０９，２１０にそれぞれ、２０６にはＶｒｅｆ＿ｉ−１  ＋２Δ、２０７にはＶｒｅｆ＿ｉ−１  ＋Δ、２０８にはＶｒｅｆ＿ｉ−１、２０９にはＶｒｅｆ＿ｉ−１−Δ、２１０にはＶｒｅｆ＿ｉ−１  −２Δの電位を与える。ここでΔ＝Ｖｒｅｆ＿ｉ  −  Ｖｒｅｆ＿ｉ−１である。このように、図６では、常に入力が等価的に高精度比較器群の中の中点にくるように工夫されており、これにより、常に電圧比較器の参照電圧はＶｉｎに近い値となり、入力電圧の違いによる電圧比較装置の劣化を防ぐことができ積分非直線性が改善される。
【００５０】
尚、この例においては、従来例と異なり、前置電圧比較器２１４の比較は精度を必要としない。これは、電圧比較器２０１，２０２，２０３，２０４，２０５において厳密な比較がなされるためである。また電圧比較器２０１，２０２，２０３，２０４，２０５の参照電圧の変化分であるΔの値は、前記電圧比較器２１４にて上位何ビットのＡ／Ｄ変換を行うかによって決定されるものである。
【００５１】
次に、第３の実施形態について説明する。
【００５２】
第３の実施形態においては電圧比較器が前述のごとく飽和特性を有する非線形写像を行なう回路であることに着目したものである。図７は電圧比較器の入出力写像の特徴を示している。
【００５３】
ここでは、ｎ個の電圧比較器のうちｉ番目の電圧比較器の入出力特性を示しており、電圧比較器の第１の入力には入力電圧が加わり、電圧比較器の第２の入力には参照電圧Ｖｒｅｆ＿ｉが加わるものとする。この図より入力電圧Ｖｉｎが
Ｖｒｅｆ＿ｉ−ｋ  ＜  Ｖｉｎ  ＜  Ｖｒｅｆ＿ｉ＋ｋ
の範囲にあるとき（図においてはｋ＝３）、出力電圧はほぼ入力電圧に比例した値となるが、入力電圧Ｖｉｎが
Ｖｉｎ  ＜  Ｖｒｅｆ＿ｉ−ｋ
の範囲にあるとき出力電圧は飽和電圧−Ｖｓａｔ  となり、入力電圧Ｖｉｎが
Ｖｒｅｆ＿ｉ＋ｋ  ＜  Ｖｉｎ
の範囲にあるとき出力電圧は飽和電圧Ｖｓａｔ  となる。
【００５４】
すなわち、ｎ個の電圧比較器のうち、ｉ−ｋ番目以下の電圧比較器とｉ＋ｋ番目以上の電圧比較器は入力電圧に寄らず一定の飽和電圧を出力している。
【００５５】
つぎに前述の（２）式と（３）式に着目する。図１を思い浮かべると、第１、第２の抵抗回路網により得られる平均化された電圧比較器出力Ｖｒｅａｌ＿ｉ（ｉ＝１，…，ｎ）は電圧比較器本来の出力Ｖｉｄｅａｌ＿ｉ（ｉ＝１，…，ｎ）により
【数８】
0003597838.tif 000009
【００５６】
と表される。ここで、Ａ′は入出力変換利得であり、ａは第１、第２の抵抗回路網により得られる平均化されたｉ番目の電圧比較器出力Ｖｒｅａｌ＿ｉ  への貢献度を表しａ＜１を満足している。ａは式（２）の（Ｙ１＋Ｙ２  ＹＣ）に相当する。電圧比較器における前述の飽和特性を考慮すれば、ｉ＋ｋ番目以上の比較器出力は＋Ｖｓａｔ、ｉ−ｋ未満の電圧比較器出力は−Ｖｓａｔであるので、
【数９】
0003597838.tif 000010
【００５７】
を得るが、さらにｎ→∞という一見実現不可能な理想電圧比較装置を仮定すると、
【数１０】
0003597838.tif 000011
【００５８】
という式を得る。この式は入力電圧Ｖｉｎがｉ番目の電圧比較器の参照電圧Ｖｒｅｆ＿ｉ  の近傍にあるときは、ｉ＋ｋ番目以上およびｉ−ｋ未満の電圧比較器出力の結果はそれぞれ、±Ｖｓａｔ・（１／（１−ａ））により厳密に等価表現できることがわかる。
【００５９】
図８はこの考え方に従って実施された構成例である。図８は図１の構成をさらに改良したものであり、部品番号が同じものは図１のものと同じであることを示している。ここでは、ｋ＝２の場合を想定し、図１の両端の比較器１，５の外延にそれぞれ仮想電源電圧、仮想抵抗、仮想比較器を配置してあたかも無限個の比較器群からなるように構成したものであるが、図８では図１の上側の部分に対応する構成だけが図示されており、下側の構成は上側と同様であるので省略されている。図８を折り返してみればその構成が理解されよう。
【００６０】
図８において、１，２，５０，５１はそれぞれ出力インピーダンスがゼロである理想的な電圧比較器、６，７，５２，５３はそれぞれ前記電圧比較器の第２の入力端子であり、１１，５５，５６はそれぞれ第１の抵抗であり、１７，５７，５９はそれぞれ第２の抵抗であり、１８は入力端子、１９は出力端子、２０は２進数への変換回路、２１，２２，６１，６２はそれぞれ前記電圧比較器の出力インピーダンス、２６，２７，６４，６５はそれぞれ前記出力インピーダンスがゼロである理想的な電圧比較器出力線、３１，３２，６６，６７はそれぞれ前記電圧比較器の出力インピーダンスを介した出力線、６３は＋∞に相当する電圧であるＶ＋∞を加える付加電源電圧端子、６０，５４，５８は第３の付加抵抗である。電圧比較器５０，５１は、それぞれｉ−１、ｉ−２に相当する付加電圧比較器である。
【００６１】
図８では出力インピーダンスがゼロである理想的な電圧比較器の第２の入力端子にはそれぞれ、
Ｖｒｅｆ−１  ＞  Ｖｒｅｆ０  ＞  Ｖｒｅｆ１  ＞  Ｖｒｅｆ２  ＞  …
の大小関係で示される参照電圧が供給される。この図においては前述したようにｋは２としている。端子６３の電位Ｖ＋∞は（１０）式におけるＶｓａｔ（１／１−ａ）に相当あるいは比例した電位であり、第３の抵抗６０は前記電圧比較器の出力インピーダンスに準じ、第３の抵抗５４は前記第１の抵抗に準じ、第３の抵抗５８は前記第２の抵抗に準じる値であるとする。これら第３の抵抗は、端子６３の仮想電源電位Ｖ＋∞を図１の比較器出力に重み付け加算するために設けられているものであり、（１０）式を具体化するために抵抗値は選択される。
【００６２】
この実施形態では、端子６３に加える電位と第３の抵抗により、（１０）式における項ａｋ＋１  Ｖｓａｔ（１／１−ａ）を実現している。ここで、入力電圧の電圧比較を許される電圧範囲はＶｉｎ＜Ｖｒｅｆ１と仮定している。このように図８では、付加抵抗５４，５８，６０、付加電圧源Ｖ＋∞により、あたかも電圧比較器が無限個からなる電圧比較装置になっているので、入力電圧の値によって生ずる上下のアンバランスが生じることがなく、常にシーソーが釣り合った状態にあるため、積分非直線が劣化することのない電圧比較装置を提供することができる。
【００６３】
図９は本発明の第４の実施形態である。
【００６４】
図９において、３００，３０１，３０２，３０３，３０４，３０５，３０６，３０７はそれぞれ出力インピーダンスがゼロである理想的な電圧比較器、３０８，３０９，３１０，３１１，３１２，３１３，３１４，３１５はそれぞれ前記電圧比較器の第２の入力端子であり、３１６，３１７，３１８，３１９，３２０，３２１，３２２，３２３はそれぞれ第１の抵抗であり、３２４は入力端子、３２６は出力端子、３２５は２進数への符号変換回路である。この実施形態においては、電圧比較器３００，３０１，３０２，３０３，３０４，３０５，３０６，３０７が、それらの第２の入力端子に供給される参照電圧の値の順に円環状に配置されており、これによって辺縁の電圧比較器を見かけ上無くし変換精度の向上を図っている。また、電圧比較器の第２の入力端子には互いに左右を見たときシーソーのバランスがとれるように、たとえばランダムに選択された参照電圧をそれぞれ供給するようにしてもよい。これにより、さらに、辺縁の影響を受けない電圧比較装置を提供できることになる。
【００６５】
また、図９においては第２の抵抗については示されてないが、この第２の抵抗を接続することにより、図１の効果をも持ち合わせた構成を実現できる。また、円環状に配置された電圧比較器の出力端子間が完全結合となるように、それら出力端子間を距離に応じた値の抵抗で互いに接続してもよい。
【００６６】
なお、以上の各実施形態の構成に対して、さらに、入力信号と比較器群の比較結果の差分を計算する回路を設け、この結果を新たな入力として比較動作を繰り返し実行させるようにすれば、上位桁の変換と下位桁の変換を別個に行うアナログ／デジタル変換装置として機能させることができ、ハードウェアコストの低減を実現できる。この場合、入力信号と比較結果の差分を計算する回路は、比較結果をアナログ信号に変換するデジタル／アナログ変換回路と、入力信号とデジタル／アナログ変換回路の出力の差分を求める引き算回路とによって容易に実現できる。
【００６７】
また、各実施形態で使用される電圧比較器としては、差動増幅器を使用することができる。また、電圧比較器としては有限の出力インピーダンスを有するものを使用するか、あるいは前述の例のように出力インピーダンスがゼロの電圧比較器についての出力に抵抗の一端を接続し、その抵抗の他端を実際の電圧比較器出力として用いればよい。
【００６８】
また、隣接、次隣接の電圧比較器を第１、第２の抵抗により結ぶだけでなく、次次隣接、次次次隣接をそれぞれ抵抗で連結するごとき構成もまた可能である。この構成により精度と変換速度をさらに向上させることができる。
【００６９】
【発明の効果】
以上説明したように本発明によれば、複数の比較器出力を加算平均する手法や辺縁の比較器出力に対する処理の改善を図ることにより、電圧比較装置の電圧比較に要する時間を増大させることなく比較精度を向上することができるようになり、高速且つ高精度のアナログ／デジタル変換装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るアナログ／デジタル変換装置の構成を示す図。
【図２】同第１実施形態のアナログ／デジタル変換装置の動作を説明するための図。
【図３】本発明の第２実施形態に係るアナログ／デジタル変換装置の構成を示す図。
【図４】同第２実施形態のアナログ／デジタル変換装置の原理を説明するための図。
【図５】同第２実施形態のアナログ／デジタル変換装置の他の構成の一例を示す図。
【図６】同第２実施形態のアナログ／デジタル変換装置のさらに別の構成例を示す図。
【図７】本発明の第３実施形態に係るアナログ／デジタル変換装置の原理を説明するための図。
【図８】本発明の第３実施形態に係るアナログ／デジタル変換装置の構成例を示す図。
【図９】本発明の第４実施形態に係るアナログ／デジタル変換装置の構成例を示す図。
【符号の説明】
１，２，３，４，５…電圧比較器、６，７，８，９，１０…電圧比較器の第２の入力端子、１１，１２，１３，１４…第１の抵抗、１５，１６，１７…第２の抵抗、１８…アナログ信号入力端子、１９…デジタルデータ出力端子、２０…符号変換回路、２１，２２，２３，２４，２５…電圧比較器の出力インピーダンス、２６，２７，２８，２９，３０…電圧比較器出力線、３１，３２，３３，３４，３５…出力インピーダンスを介した出力線
【図１】
0003597838.tif 000012
【図２】
0003597838.tif 000013
【図３】
0003597838.tif 000014
【図４】
0003597838.tif 000015
【図５】
0003597838.tif 000016
【図６】
0003597838.tif 000017
【図７】
0003597838.tif 000018
【図８】
0003597838.tif 000019
【図９】
0003597838.tif 000020