(57)【特許請求の範囲】
【請求項１】
ドライブヘッドが読み出したリードデータから同期パターンを検出し、その同期パターンの後に続くデータを順次読み取りその順次読み取られたデータをバッファに一時保持した後、そのバッファに保持されたデータを順次読み出しバッファメモリに書き込むとともに、バッファメモリに記憶されたデータを誤り訂正演算回路にて演算された演算結果に基づいて訂正するようにしたデータの誤り訂正方法において、
同期パターンの検出に失敗した時、誤り訂正のために使用されその同期パターンの後に続くデータに対応するダミーデータをバッファを介さずに直接にバッファメモリに書き込むようにしたことを特徴としたデータの誤り訂正方法。
【請求項２】
１つの群をなすリードデータが複数の同期パターンを有し、複数の同期パターンの少なくとも１つの同期パターンの検出に失敗した時、誤り訂正のために使用されそのパターンの後に続くデータに対応するダミーデータをバッファを介さずに直接にバッファメモリに書き込むようにしたことを特徴とした請求項１に記載のデータの誤り訂正方法。
【請求項３】
複数の同期パターンが、１つの同期パターンと複数の再同期パターンからなることを特徴とする請求項２に記載のデータの誤り訂正方法。
【請求項４】
バッファメモリに出力されるダミーデータを、カウンタにてカウントし、予め定めたダミーデータ量に到達した時、ダミーデータのバッファメモリへの出力を終了することを特徴とする請求項１又は２に記載のデータの誤り訂正方法。
【請求項５】
各ダミーデータの内容は、全て「０」である請求項１、２、又は４に記載のデータの誤り訂正方法。
【請求項６】
ドライブヘッドが読み出したリードデータから同期パターンを検出した時には同期検出信号を出力し、前記同期パターンの検出に失敗した時にはミス検出信号を出力する同期パターン検出回路、及び前記同期検出信号に応答してリードデータを取り込み可能にして取り込んだデータを出力するデータ取込回路を有しており、前記同期パターンの検出に基づいて該同期パターンの後に続くデータを読み取り出力するディスクインタフェースと、
前記ディスクインタフェースにて出力される前記同期パターンの後に続くデータを一時記憶して出力するバッファと、
前記ディスクインタフェースにて出力されるデータを入力してデータの誤り訂正演算を行う誤り訂正演算ユニットと、
前記同期パターンの後に続く各データに対応する量の、前記ミス検出信号に応答して誤り訂正のために使用されるダミーデータを生成して、前記バッファメモリに出力するダミーデータ生成回路を有しており、前記ダミーデータを前記バッファを介することなく直接バッファメモリに出力し、前記バッファに記憶されたデータを順次入力して前記バッファメモリに格納するとともに、前記誤り訂正演算ユニットにて演算された演算結果に基づいて前記バッファメモリに格納したデータを訂正するデータ転送制御回路と
を備えた信号処理装置。
【請求項７】
ドライブヘッドが読み出したリードデータから同期パターンを検出した時には同期検出信号を出力し、前記同期パターンの検出に失敗した時にはミス検出信号を出力する同期パターン検出回路、及び前記リードデータから再同期パターンを検出した時には再同期検出信号を出力し、再同期パターンの検出に失敗した時にはミス検出信号を出力する再同期パターン検出回路、及び前記同期検出信号又は前記再同期検出信号に応答してリードデータを取り込み可能にし取り込んだデータを出力するデータ取込回路を有しており、前記同期パターン及び前記再同期パターンの検出に基づいて前記同期パターン及び前記再同期パターンの後に続くデータを読み取り出力するディスクインタフェースと、
前記ディスクインタフェースにて出力される前記同期パターン及び前記再同期パターンの後に続くデータを順次記憶してその記憶された順に出力するバッファと、
前記ディスクインタフェースにて出力されるデータを入力して１セクタ分のデータの誤り訂正演算を行う誤り訂正演算ユニットと、
前記同期パターン及び前記再同期パターンの後に続く各データに対応する量の、前記ミス検出信号に応答して誤り訂正のために使用されるダミーデータを生成して、前記バッファメモリに出力するダミーデータ生成回路を有しており、前記ダミーデータを前記バッファを介することなく直接バッファメモリに出力し、前記バッファに記憶されたデータを順次入力して前記バッファメモリに格納するとともに、前記誤り訂正演算ユニットにて演算された演算結果に基づいて前記バッファメモリに格納したデータを訂正するデータ転送制御回路と
を備えた信号処理装置。
【請求項８】
各ダミーデータの内容は、全て「０」である請求項６又は７に記載の信号処理装置。
【請求項９】
前記ディスクインタフェースは、
基本クロックをカウントするとともに、その時々のドライブヘッドの通過位置と一致するカウント値にセットされるフォーマットカウンタを更に有しており、
前記同期パターン検出回路は、前記フォーマットカウンタのカウント値に基づいてドライブヘッドが読み出したリードデータから同期パターンを検出し、
前記データ取込回路は、前記フォーマットカウンタのカウント値に基づいてドライブヘッドが読み出したリードデータからデータを読み取り出力することを特徴とする請求項６に記載の信号処理装置。
【請求項１０】
前記ディスクインタフェースは、
基本クロックをカウントするとともに、その時々のドライブヘッドの通過位置と一致するカウント値にセットされるフォーマットカウンタを更に有しており、
前記同期パターン検出回路は、前記フォーマットカウンタのカウント値に基づいてドライブヘッドが読み出したリードデータから同期パターンを検出し、
前記再同期パターン検出回路は、前記フォーマットカウンタのカウント値に基づいてドライブヘッドが読み出したリードデータから再同期パターンを検出し、
前記データ取込回路は、前記フォーマットカウンタのカウント値に基づいてドライブヘッドが読み出したリードデータからデータを読み取り出力することを特徴とする請求項７に記載の信号処理装置。
【請求項１１】
前記データ転送制御回路は、前記バッファメモリに出力される各ダミーデータが予め定めたダミーデータ量に到達した時、ダミーデータの出力を終了させるために前記ダミーデータ生成回路が出力するダミーデータの量をカウントするカウンタを備えたことを特徴とする請求項６又は７に記載の信号処理装置。
【請求項１２】
記録媒体を回転駆動する回転制御装置と、ドライブヘッドを記録再生のために移動させる移動制御装置と、ドライブヘッドを記録再生のために記録再生制御するドライブヘッド制御装置と、前記各制御装置にそれぞれ制御信号を出力するシステム制御装置と、前記請求項６乃至１１のいずれか１に記載の信号処理装置とを備えたことを特徴とするディスク装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ディスク装置における光ディスクや磁気ディスクのような記録媒体から読み出されたデータの誤り訂正方法と、その方法を実施可能な装置に関する。特に、本発明は、記録媒体との間においてデータの誤り訂正のための信号処理の高速化に関する。
【０００２】
【従来の技術】
近年、光ディスクや磁気ディスクのような記録媒体との間でのデータ転送を行うディスク装置において、その動作速度の更なる高速化が求められている。
【０００３】
高速化を図る要求の１つとして、ディスク装置に設けられた信号処理装置の高速化がある。この要求を満たすために、一般に、信号処理装置にはディスクインタフェースとデータ転送制御回路との間にＦＩＦＯ（ｆｉｒｓｔ−ｉｎ  ｆｉｒｓｔ−ｏｕｔ）方式のスピードマッチングバッファを設けている。このスピードマッチングバッファを備えた信号処理装置について、従来例を示しながら詳細に説明する。
【０００４】
図７は、従来の光ディスク装置に設けられた信号処理装置の要部を示す。信号処理装置５０は、ＭＰＵインタフェースユニット５１、内部プロセッサ５２、ディスクインタフェース５３、ホストインタフェース５４、誤り訂正演算ユニット５５、データ転送制御回路５６及びスピードマッチングバッファ５７を含む。ＭＰＵインタフェースユニット５１、内部プロセッサ５２、ディスクインタフェース５３、ホストインタフェース５４、誤り訂正演算ユニッ５５及びデータ転送制御回路５６は、内部制御バス５８を介して相互に信号転送が行えるようになっている。
【０００５】
ＭＰＵインタフェースユニット５１は、光ディスク装置のシステム全体を制御する図示しないＭＰＵ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ  ｕｎｉｔ  ）との間で制御信号の相互転送を行う。内部制御プロセッサ５２は、プログラムＲＯＭ（ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）５２ａに格納されたファームウェア（ｆｉｒｍｗａｒｅ）に従って該信号処理装置５０全体を制御する。
【０００６】
ディスクインタフェース５３は、図示しないドライブヘッドに接続され、ドライブヘッドが読み出した光デイスクに記録された信号（リードデータＤＲ  ）を入力する。ディスクインタフェース５３は、このリードデータＤＲ  においてセクタ中のＩＤ部の各データを読み取り、目的のセクタかどうかを検出する。
【０００７】
図８は、ＩＳＯ規格（３．５インチ，１倍容量）フォーマットの光ディスクの各セクタのフォーマットを示す。各セクタ６０のフォーマットは、ＩＤ部６１とデータ部６２に分けられる。
【０００８】
ＩＤ部６１は、セクタマークが記録されたセクタマーク部、それぞれロックアップパターンが記録された複数個のロックアップパターン部、それぞれアドレスが記録された複数個のアドレスマーク部、それぞれ物理アドレスが記録された複数個の物理アドレス部、並びに、ポストアンブル部、及び、光学系オフセット部を含んでいる。
【０００９】
データ部６２は、複数個のユーザデータ部６２ａ、誤り検査符号部（ＣＲＣ）６２ｂ、誤り訂正符号部（ＥＣＣ）６２ｃ、同期パターン部（ＳＹＮＣ）６２ｄ、複数個の再同期パターン部（ＲＥＳＹＮＣ）６２ｅ、ポストアンブル部６２ｆ及びバッファ部６２ｇを含んでいる。同期パターン部６２ｄは、データ部６２の先頭に設けられている。複数個の再同期パターン部６２ｅは、各部６２ａ〜６２ｃの間に設けられている。
【００１０】
図９は、ユーザデータ部６２ａ、誤り検査符号部６２ｂ、誤り訂正符号部６２ｃ、同期パターン部６２ｄ及び再同期パターン部６２ｅの詳細を示す。
同期パターン部６２ｄは、３個の同期パターン（ｓｙｎｃ  ｐａｔｔｅｒｎ）ＳＢ１〜ＳＢ３を含み、各同期パターンＳＢ１〜ＳＢ３はそれぞれ１バイトで構成されている。再同期パターン部６２ｅは、３９個の再同期パターン（ｒｅｓｙｎｃ  ｐａｔｔｅｒｎ）ＲＳ１〜ＲＳ３９を含み、各再同期パターンＲＳ１〜ＲＳ３９はそれぞれ１バイトで構成されている。
【００１１】
同期パターンＳＢ３と再同期パターンＲＳ１の間、及び、再同期パターンＲＳ１〜ＲＳ３４の各間には、１５バイトのユーザデータ部６２ａが設けられている。各ユーザデータ部６４は、１５個のデータＤ１〜Ｄ１５，Ｄ１６〜Ｄ３０、…、Ｄ４９６〜Ｄ５１０がそれぞれ記録され、各データは１バイトで構成されている。
【００１２】
再同期パターンＲＳ３４と再同期パターンＲＳ３５間には、それぞれ１バイトよりなる２個のデータＤ５１１，Ｄ５１２、それぞれ１バイトよりなる４個の空きデータＦＦ、それぞれ１バイトよりなる４個の誤り検査符号（ｃｙｃｌｉｃ  ｒｅｄｕｎａｎｃｙ  ｃｈｅｃｋ）ＣＲＣ１〜ＣＲＣ４及びそれぞれ１バイトよりなる１０個の誤り訂正符号（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ  ｃｏｄｅ  ）Ｅａ１  〜Ｅｅ１  ，Ｅａ２  〜Ｅｅ２  が記録される。誤り検査符号部６２ｂは、この４個の誤り検査符号ＣＲＣ１〜ＣＲＣ４にて構成されている。
【００１３】
再同期パターンＲＳ３５〜ＲＳ３９間には、各再同期パターン間には１５バイトの誤り訂正符号部６２ｃが４ヶ所設けられている。各誤り訂正符号部６２ｃは、それぞれ１５個の誤り訂正符号からなり、再同期パターンＲＳ３５〜ＲＳ３９間では、６０個の誤り訂正符号Ｅａ３  〜Ｅｅ３  ，…，Ｅａ１４〜Ｅｅ１４が記録され各データは１バイトで構成されている。最後の再同期パターンＲＳ３９の後には、それぞれ１バイトよりなる１０個の誤り訂正符号Ｅａ１５〜Ｅｅ１５，…，Ｅａ１６〜Ｅｅ１６が記録される。従って、１セクタには、８０個の誤り検査符号Ｅａ１  〜Ｅｅ１  ，…，Ｅａ１６〜Ｅｅ１６が記録されるとともに、５１２個のデータＤ１〜Ｄ５１２が記録される。
【００１４】
各セクタ６０中の各パターン、データ及び各符号の記録方向は、図９に示す矢印方向に上から下に順に書き込まれる。そして、図９において、この順に書き込まれたデータの配列の縦１列を１インタリーブといい、５個のインタリーブが形成されている。従って、１つのインタリーブは、１２０個（１２０バイト）のデータ列で構成されている。
【００１５】
誤り訂正は各インタリーブ毎に行うようになっている。各インタリーブ１〜５は１６個の誤り訂正符号が割り当てられている。ちなみに、インタリーブ１の誤り訂正符号はＥａ１  〜Ｅａ１６となり、インタリーブ４の誤り訂正符号はＥｄ１  〜Ｅｄ１６となる。各インタリーブの誤り訂正符号は、訂正能力が非常に高いリード・ソロモン符号を採用し、１バイトを符号語の要素として扱っている。そして、１つのインタリーブ中のどのバイトがどのように誤っているか８バイト（８個のデータ）まで検出することができるようになっている。この光ディスクのリード・ソロモン符号は、その符号語の各要素をガロア体（有限体）の元として扱いバイト訂正を行うようになっている。
【００１６】
ディスクインタフェース５３は、この１セクタ６０中のＩＤ部６１の各データを検出し（読み取り）、目的のセクタ６０かどうかを検出する。又、ディスクインタフェース５３は、データ部６２の同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９の読み取りを行う。ディスクインタフェース５３は、同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９の読み取りに成功すると、その各パターンの後に続いて読み出されるリードデータＤＲ  、即ちデータや各符号をスピードマッチングバッファ５７及び誤り訂正演算ユニッ５５に出力する。
【００１７】
又、ディスクインタフェース５３は、光デイスクに記録するための書き込みデータＤＷ  を前記フォーマットに従ってドライブヘッドに出力するようになっている。
【００１８】
スピードマッチングバッファ（ＦＩＦＯ）５７は、先入れ先出し（ｆｉｒｓｔ−ｉｎ  Ｆｉｒｓｔ−ｏｕｔ）方式のバッファメモリ（ｂｕｆｆｅｒ  ｍｅｍｏｒｙ  ）である。そして、本実施例では、ＦＩＦＯ５７は、１６個のアドレスを持ち１アドレス１バイトの容量を備え、１バイトの単位でディスクインタフェース５３からデータを入力し、順次データ転送制御回路５６に出力する。
【００１９】
データ転送制御回路５６は、ＦＩＦＯ５７からのデータを順次入力し、該データをバッファメモリ５９に記憶する。
ディスクインタフェース５３からＦＩＦＯ５７に出力される１セクタ６０中のデータ及び各符号は、誤り訂正演算ユニッ５５に出力される。誤り訂正演算ユニッ５５は、１セクタ分のデータ及び各符号を入力すると、各インタリーブ毎に誤り訂正のための演算を行う。各インタリーブの誤り訂正の演算は、そのインタリーブを構成する１２０バイト（１２０個×１バイト）の符号語全体からシンドロームを求める。そして、このシンドロームに基づいてインタリーブ中のどのバイトがどのように誤っているかを検出する。誤っている場合には、内部プロセッセ５２は、その補正値をデータ転送制御回路５６に出力する。データ転送制御回路５６は、この補正値に基づいて前記バッファメモリ５９に記憶したデータ及び符号中の誤ったデータを訂正する。
【００２０】
バッファメモリ５９に記憶された訂正演算処理が完了したデータは、データ転送制御回路５６に読み出され、ホストインタフェース５４を介して外部上位装置に転送される。
【００２１】
又、データ転送制御回路５６は、外部上位装置からホストインタフェース５４を介して書き込みデータＤＷ  を入力し、一時的にバッファメモリ５９に記憶する。そして、データ転送制御回路５６は、バッファメモリ５９に記憶した書き込みデータＤＷ  を読み出しＦＩＦＯ５７を介してディスクインタフェース５３に出力する。
【００２２】
この従来の信号処理装置５０は、ディスクインタフェース５３とデータ転送制御回路５６との間にＦＩＦＯ５７を設けている。従って、データ転送制御回路５６が外部上位装置との間でバッファメモリ５９を使用してデータ転送処理を行っている場合でも、ディスクインタフェース５３は、光ディスクからのリードデータＤＲ  を読み出しＦＩＦＯ５７に記憶させることができる。従って、外部上位装置との間でのデータ転送処理が終了すると同時に、データ転送制御回路５６は、ＦＩＦＯ５７にあるデータを直ちに読み出してバッファメモリ５９に転送することが可能になる。このことは、次の信号処理のための動作を直ちに実行することができ、信号処理装置５０において信号処理動作の高速化を可能にしている。
【００２３】
【発明が解決しようとする課題】
ところで、ディスクインタフェース５３は、同期パターンＳＢ１〜ＳＢ３の読み取りに失敗すると、同期パターンＳＢ１〜ＳＢ３の検出をミスしたと判断する。同期パターンＳＢ１〜ＳＢ３の検出をミスしたと判断した時、ディスクインタフェース５３はＦＩＦＯ５７に対してダミーデータＤＤ  を出力するようになっている。このダミーデータＤＤ  は、同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間にあるユーザデータ部６２ａのデータＤ１〜Ｄ１５に対応した数（１５個）のダミーデータある。そして、この各ダミーデータＤＤ  は、１バイトよりなり各ビットが全て「０」の内容になっている。ＦＩＦＯ５７に出力されたダミーデータＤＤ  は、データ転送制御回路５６を介して順にデータバッファ５９に格納される。
【００２４】
そして、以後の再同期パターンＲＳ１〜ＲＳ３９の読み取りに成功すると、それぞれその各パターンＲＳ１〜ＲＳ３９の後に続いて読み出されるリードデータＤＲ  、即ちユーザデータ部６２ａのデータや誤り検査符号部６２ｂ及び誤り訂正符号部６２ｃの各符号をＦＩＦＯ５７に順次出力する。そして、これら各データ及び符号は、データ転送制御回路５６を介してデータバッファ５９に格納されることになる。
【００２５】
一方、誤り訂正演算ユニット５５にも、このダミーデータＤＤ  、ユーザデータ部６２ａのデータ、誤り検査符号部６２ｂ及び誤り訂正符号部６２ｃの各符号が出力される。そして、誤り訂正演算ユニッ５５は、このダミーデータＤＤ  を含む１セクタ分のデータ及び各符号に基づいて各インタリーブ毎に誤り訂正のための演算を行う。そして、そのインタリーブを構成する１２０バイト（１２０個×１バイト）の符号語全体からシンドロームを求め、このシンドロームに基づいてインタリーブ中のどのバイトがどのように誤っているかを検出する。この場合、全ダミーデータＤＤ  がどれだけ誤っているかが求められる。そして、内部プロセッセ５２は、データバッファメモリ５９に格納した各ダミーデータＤＤ  に対する補正値をデータ転送制御回路５６に出力する。データ転送制御回路５６は、この補正値に基づいて前記バッファメモリ５９に記憶した対応するダミーデータＤＤ  を訂正するようになっている。このダミーデータＤＤ  を誤り訂正演算ユニットに転送し、誤り訂正をする技術は、公知であり、例えば特開平１−１２４１５８公報に記載の光ディスク装置にも記載されている。
【００２６】
図１０は、ディスクインタフェース５３が同期パターンＳＢ１〜ＳＢ３の検出をミスしたと判断した時の信号処理装置５０のタイミングチャートを示す。同期パターンＳＢ１〜ＳＢ３の検出タイミング（検出窓）ＴＷ１において、同期パターンＳＢ１〜ＳＢ３の読み取りに失敗すると、ディスクインタフェース５３はその失敗を判断した後にダミーデータを出力する。即ち、ディスクインタフェース５３は検出タイミング（検出窓）ＴＷ１が終了し失敗の有無の判断処理動作を行った後にダミーデータＤＤ  を出力する。従って、検出タイミング（検出窓）ＴＷ１が終了後、ＴＤ１時間遅れてダミーデータＤＤ  がＦＩＦＯ５７に書き込まれることになる。そして、さらにＴＤ２時間遅れてダミーデータＤＤ  がＦＩＦＯ５７から読み出される。
【００２７】
このダミーデータＤＤ  のＦＩＦＯ５７への書き込みは、以下の問題を含んでいる。
ＦＩＦＯ５７の容量は、低コスト及び小型化を図るために小さい。一般に、容量は、１６バイトである。従って、１５バイトのダミーデータＤＤ  が書き込まれると、残る容量は１バイトとなる。
【００２８】
この時、ＴＤ１時間遅れてダミーデータＤＤ  が書き込まれるため、ダミーデータＤＤ  の書き込み開始から次の再同期パターンＲＳ１が読み出され後に続くユーザデータ部６２ａのデータＤ１６〜Ｄ３０がＦＩＦＯ５７に書き込まれる時間ＴＤ３の間隔は、非常に短くなる。つまり、再同期パターンＲＳ１に続くデータＤ１６〜Ｄ３０が読み出された時、ＦＩＦＯ５７にデータ転送制御回路５６に出力されていないダミーデータＤＤ  が多く残ることになる。その結果、書き込むのに十分な空きがＦＩＦＯ５７にできるまで、該データＤ１６〜Ｄ３０は同ＦＩＦＯ５７に書き込むことができないことになる。尚、図中、時間ＴＷ２は、再同期パターンＲＳ１の検出タイミング（検出窓）である。さらに、時間ＴＤ４は、データＤ１６〜Ｄ３０の書き込み開始から読み出し開始までの時間である。
【００２９】
従って、同期パターンの読み取りを失敗すると、ＦＩＦＯ５７へのデータ取り込みに多くの時間を要する。
本発明の主たる目的は、同期パターンが読み取れなかった場合の誤り訂正のための事後処理の時間を短縮することが可能なデータの誤り訂正方法を提供することにある。本発明の更なる目的は、本発明に従うデータの誤り訂正方法を実施するための信号処理装置及びその信号処理装置を備えたディスク装置を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ドライブヘッドが読み出したリードデータから同期パターンを検出し、その同期パターンの後に続くデータを順次読み取りその順次読み取られたデータをバッファに一時保持した後、そのバッファに保持されたデータを順次読み出しバッファメモリに書き込むとともに、バッファメモリに記憶されたデータを誤り訂正演算回路にて演算された演算結果に基づいて訂正するようにしたデータの誤り訂正方法において、同期パターンの検出に失敗した時、誤り訂正のために使用されその同期パターンの後に続くデータに対応するダミーデータをバッファを介さずに直接にバッファメモリに書き込むようにした。
【００３１】
【作用】
本発明によれば、同期パターンの検出に失敗した時には、ダミーデータは、バッファを介してバッファメモリに記憶されず、直接にバッファメモリに記憶される。従って、バッファには、同期パターンの後に続くデータに対応するダミーデータが記憶されないため、次の同期パターンの後に続くデータを直ちにバッファメモリに書き込むことが可能になる。
【００３２】
【実施例】
以下、本発明を光ディスク装置に具体化した一実施例を図１〜図４に従って説明する。尚、説明の便宜上、記録媒体としての光ディスクのセクタフォーマットは、図８，９で示す従来のものと同じなので同一符号を付してその説明を省略する。
【００３３】
図３は、光ディスク装置の概略構成を示す。回転制御装置１００は、記録媒体としての光ディスク１０１を回転させるモータ１０２を制御する。径方向移動制御装置１０３は、ドライブヘッド１０４を光ディスク１０１に対して半径方向に移動、即ち目的のセクタのトラック位置にドライブヘッド１０４をシークさせるためのモータ１０５を制御する。ドライブヘッド１０４は、光ディスク１０１に記録されたデータを読み出したり、データを光ディスク１０１に書き込む光ピックアップで構成されている。ドライブヘッド制御装置１０６は、光ディスク１０１に対してデータを記録・再生するためにドライブヘッド１０４を制御する。
【００３４】
ドライブヘッド１０４にて読み出された信号は、リードデータＤＲ  として信号処理装置１０７に入力され、同処理装置１０７は所望のデータを読み出す。又、信号処理装置１０７は、書き込みデータＤＷ  を入力し、該データＤＷ  を所望のセクタに書き込むためドライブヘッド１０４に出力する。
【００３５】
そして、各制御装置１００、１０３，１０６，１０７は、システム制御装置１０８にて光ディスク１０１に対してデータの読み出し及び書き込みのために制御されている。
【００３６】
図１は、信号処理装置１０７の要部を示す。信号処理装置１０７は、ＭＰＵインタフェースユニット１１、内部プロセッサ１２、ディスクインタフェース１３、ホストインタフェース１４、誤り訂正演算ユニット１５、データ転送制御回路１６及びスピードマッチングバッファ１７を含む。又、ＭＰＵインタフェースユニット１１、内部プロセッサ１２、ディスクインタフェース１３、ホストインタフェース１４、誤り訂正演算ユニット１５及びデータ転送制御回路１６は、内部制御バス１８を介して相互に信号転送を行う。
【００３７】
ＭＰＵインタフェースユニット１１は、前記システム制御装置１０８のＭＰＵ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ  ｕｎｉｔ  ）１０８ａとの間で制御信号の相互転送を行う。内部制御プロセッサ１２は、プログラムＲＯＭ１２ａに格納されたファームウェア（ｆｉｒｍｗａｒｅ）に従って信号処理装置１０７全体を制御する。
【００３８】
ディスクインタフェース１３は、前記ドライブヘッド１０４に接続され、ドライブヘッド１０３が読み出した光デイスク１０１に記録された信号（リードデータＤＲ  ）を入力する。ディスクインタフェース１３は、このリードデータＤＲ  において１セクタ６０中のＩＤ部６１の各データを読み取り、目的のセクタかどうかを検出する。
【００３９】
ディスクインタフェース１３は、セクタ６０中のデータ部６２の同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９の読み取りを行う。ディスクインタフェース１３は、同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９の読み取りに成功すると、それぞれ同期パターンＳＢ１〜ＳＢ３及び再同期パターンＲＳ１〜ＲＳ３９を検出したと判断して、その各パターンの後に続いて読み出されるリードデータＤＲ  を目的のデータとしてスピードマッチングバッファ１７に出力する。
【００４０】
又、ディスクインタフェース１３は、この同期パターンの読み取りに失敗すると、同期パターンＳＢ１〜ＳＢ３の検出をミスしたと判断して、データ転送制御回路１６にシンクミス検出信号ＳＭＳを出力する。同期パターンＳＢ１〜ＳＢ３の検出をミスしたと判断した時、ディスクインタフェース１３はスピードマッチングバッファ１７に対して再同期パターンＲＳ１が検出されるまで何もデータを出力しないようになっている。
【００４１】
図２は、ディスクインタフェース１３の詳細を示す。
ディスクインタフェース１３は、フォーマットカウンタ（以下、ＦＭＣという）２１、ＰＬＬ周波数シンセサイザ（以下、ＰＬＬという）２２、可変周波数発振回路（以下、ＶＦＯという）２３、セクタマーク検出回路２４、アドレスマーク検出回路２５、ＩＤ読取回路２６、同期パターン検出回路２７，再同期パターン検出回路２８、データ取込回路２９及びデータ送出回路３０を含む。
【００４２】
ＦＭＣ２１は、ＰＬＬ２２から出力される基本クロックφ１を入力し、そのクロックφ１をカウントする。ＰＬＬ２２は、システム制御装置１０８のＭＰＵ１０８ａからの制御信号Ｃ１を入力する。ＰＬＬ２２は、この制御信号Ｃ１に対応する周波数の基本クロックφ１を生成してＦＭＣ２１に出力する。ＦＭＣ２１は、基本クロックφ１をカウントし、そのカウント値Ｎをセクタマーク検出回路２４、アドレスマーク検出回路２５，同期パターン検出回路２７，再同期パターン検出回路２８、データ取込回路２９及びデータ送出回路３０に出力する。
【００４３】
ＦＭＣ１１は、カウント値Ｎが１セクタ６０の総データビット数をカウントした時、初期セットされ再び最初からカウントを行う。又、ＦＭＣ１１は、セクタマーク検出回路２４からのＳＭ検出信号Ｓ１  及びＩＤ読取回路２６からの同期化信号Ｓ２  を入力するようになっている。ＦＭＣ１１は、このＳＭ検出信号Ｓ１  及び同期化信号Ｓ２  を入力すると、その時々でドライブヘッド１０４の通過位置と同期がとれた値Ｎ１，Ｎ２にセットされる。ＦＭＣ１１は、この値Ｎ１，Ｎ２にセットされると、その値Ｎ１，Ｎ２からカウントを始める。
【００４４】
ＶＦＯ２３は、ドライブヘッド１０４から読み出されるリードデータＤＲ  を入力し、そのセクタ６０におけるＩＤ部６１に記録されたロックアップパターンを読み取る。ＶＦＯ２３は、このロックアップパータンに基づく周期のリードクロックφ２を生成し出力する。
【００４５】
セクタマーク検出回路（以下、ＳＭ回路という）２４は、リードクロックφ２を入力するとともに、ＦＭＣ２１からのカウント値Ｎを入力する。ＳＭ回路２４は、値Ｎａ  ，Ｎｂ  （Ｎａ  ＜Ｎ＜Ｎｂ  ）が予め設定されていて、カウント値ＮがＮａ  ≦Ｎ≦Ｎｂ  にある間だけサーチモードとなる。ＳＭ回路２４は、その限られた期間（検出窓）においてのみリードデータＤＲ  をリードクロックφ２に同期して読み取るようになっている。値Ｎａ  ，Ｎｂ  は、ＦＭＣ２１のカウント値Ｎとドライブヘッド１０４の位置が同期しているとき、カウント値ＮがＮａ  ≦Ｎ≦Ｎｂ  にある間でＳＭ回路２４が確実にセクタ６０のセクタマークを検出できる期間となる値である。ＳＭ回路２４は、Ｎａ  ≦Ｎ≦Ｎｂ  の間に読み取ったリードデータＤＲ  がセクタマークであるかどうか判定する。ＳＭ回路２４は、セクタマークであると判定したときＳＭ検出信号Ｓ１  をＦＭＣ２１に出力する。
【００４６】
アドレスマーク検出回路（以下、ＡＭ回路という）２５は、リードクロックφ２を入力するとともに、ＦＭＣ２１からのカウント値Ｎを入力する。ＡＭ回路２５は、値Ｎｃ  ，Ｎｄ  （Ｎｃ  ＜Ｎ＜Ｎｄ  ）が予め設定されていて、カウント値ＮがＮｃ  ≦Ｎ≦Ｎｄ  にある間だけサーチモードとなる。ＡＭ回路２５は、その限られた期間（検出窓）においてのみリードデータＤＲ  をリードクロックφ２に同期して読み取るようになっている。値Ｎｃ  ，Ｎｄ  は、ＦＭＣ２１のカウント値Ｎとドライブヘッド１０４の位置が同期しているとき、カウント値ＮがＮｃ  ≦Ｎ≦Ｎｄ  にある間でＡＭ回路２５が確実にセクタ６０のアドレスマークを検出できる期間となる値である。ＡＭ回路２５は、Ｎｃ  ≦Ｎ≦Ｎｄ  の間に読み取ったリードデータＤＲ  がアドレスマークであるかどうか判定する。ＡＭ回路２５は、アドレスマークであると判定したときＡＭ検出信号Ｓ２  をＩＤ読取回路２６に出力する。
【００４７】
ＩＤ読取回路２６は、ＡＭ検出信号Ｓ２  を入力すると、一定期間動作モードとなる。ＩＤ読取回路２６は、動作モードになると、リードクロックφ２に同期して後に続くリードデータＤＲ  、即ちセクタ６０中の物理アドレスを読み取り、そのリードデータＤＲ  が物理アドレスかどうか比較検査する。ＩＤ読取回路２６は、物理アドレスであると判定すると、物理アドレスの読み取りが成功したとして同期化信号Ｓ３  をＦＭＣ２１に出力する。
【００４８】
同期パターン検出回路（以下、ＳＹＮＣ回路という）２７は、リードクロックφ２を入力するとともに、ＦＭＣ２１からのカウント値Ｎを入力する。ＳＹＮＣ回路２７は、値Ｎｅ  ，Ｎｆ  （Ｎｅ  ＜Ｎ＜Ｎｆ  ）が予め設定されていて、カウント値ＮがＮｅ  ≦Ｎ≦Ｎｆ  にある間だけサーチモードとなる。ＳＹＮＣ回路２７は、その限られた期間（検出窓ＴＷ１）においてのみリードデータＤＲ  をリードクロックφ２に同期して読み取るようになっている。値Ｎｅ  ，Ｎｆ  は、ＦＭＣ２１のカウント値Ｎとドライブヘッド１０４の位置が同期しているとき、カウント値ＮがＮｅ  ≦Ｎ≦Ｎｆ  にある間でＳＹＮＣ回路２７が確実にセクタ６０中の同期パターンＳＢ１〜ＳＢ３を検出できる期間となる値である。ＳＹＮＣ回路２７は、Ｎｅ  ≦Ｎ≦Ｎｆ  の間に読み取ったリードデータＤＲ  が同期パターンＳＢ１〜ＳＢ３であるかどうか判定する。ＳＹＮＣ回路２７は、同期パターンＳＢ１〜ＳＢ３であると判定すると、同期検出信号Ｓ４  を出力する。反対に、同期パターンＳＢ１〜ＳＢ３と判定できなかったとき、ＳＹＮＣ回路２７は、シンクミス検出信号ＳＭＳを出力する。
【００４９】
再同期パターン検出回路（以下、ＲＥＳＹＮＣ回路という）２８は、リードクロックφ２を入力するとともに、ＦＭＣ２１からのカウント値Ｎを入力する。ＲＥＳＹＮＣ回路２８は、値Ｎｇ２ｎ−１  ，Ｎｈ２ｎ−１  （  ｎは整数で１〜２０であって、Ｎｇ２ｎ−１  ＜Ｎ＜Ｎｈ２ｎ−１  ）が予め設定されていて、カウント値ＮがそれぞれＮｇ２ｎ−１  ≦Ｎ≦Ｎｈ２ｎ−１  （  ｎは整数で１〜２０）にある間だけサーチモードとなる。ＲＥＳＹＮＣ回路２８は、その限られた期間（検出窓ＴＷ２）においてのみリードデータＤＲ  をリードクロックφ２に同期して読み取るようになっている。この各値Ｎｇ１，Ｎｈ１、…、Ｎｇ３９  ，Ｎｈ３９  は、ＦＭＣ２１のカウント値Ｎとドライブヘッド１０４の位置が同期しているとき、カウント値ＮがＮｇ２ｎ−１  ≦Ｎ≦Ｎｈ２ｎ−１  （  ｎは整数で１〜２０）にある間でＲＥＳＹＮＣ回路２８が確実にセクタ６０中の対応する各再同期パターンＲＳ１〜ＲＳ３９を検出できる期間となる値である。ＲＥＳＹＮＣ回路２８は、Ｎｇ２ｎ−１  ≦Ｎ≦Ｎｈ２ｎ−１  （  ｎは整数で１〜２０）の間に読み取ったリードデータＤＲ  が再同期パターンＲＳ１〜ＲＳ３９であるかどうか判定する。ＲＥＳＹＮＣ回路２８は、再同期パターンＲＳ１〜ＲＳ３９であると判定すると、再同期検出信号Ｓ５  を出力する。
【００５０】
データ取込回路２９は、同期検出信号Ｓ４  、再同期検出信号Ｓ５  、リードクロックφ２及びカウント値Ｎを入力する。取込回路２９は、値Ｎｉ２ｎ  ，Ｎｊ２ｎ  （  ｎは整数で１〜２０であって、Ｎｉ２ｎ  ＜Ｎ＜Ｎｊ２ｎ  ）が予め設定されていて、カウント値ＮがそれぞれＮｉ２ｎ  ≦Ｎ≦Ｎｊ２ｎ  （  ｎは整数で１〜２０）にある間だけ動作モードとなる。取込回路２９は、その限られた期間（検出窓）においてのみリードデータＤＲ  をリードクロックφ２に同期して読み取るようになっている。この各値Ｎｉ１，Ｎｊ１、…、Ｎｉ４０  ，Ｎｊ４０  は、ＦＭＣ２１のカウント値Ｎとドライブヘッド１０４の位置が同期しているとき、カウント値ＮがＮｉ２ｎ  ≦Ｎ≦Ｎｊ２ｎ  （  ｎは整数で１〜２０）にある間で取込回路２９が確実にデータＤ１〜Ｄ５１２、誤り検査符号ＣＲ１〜ＣＲ４及び誤り訂正符号Ｅａ１〜Ｅａ１６、…、Ｅｅ１６〜Ｅｅ１６を検出できる期間となる値である。取込回路２９は、Ｎｇ２ｎ  ≦Ｎ≦Ｎｈ２ｎ  （  ｎは整数で１〜２０）の間に読み取ったリードデータＤＲ  がデータＤ１〜Ｄ５１２、誤り検査符号ＣＲ１〜ＣＲ４及び誤り訂正符号Ｅａ１〜Ｅａ１６、…、Ｅｅ１６〜Ｅｅ１６であるとして出力する。
【００５１】
又、データ取込回路２９は、同期検出信号Ｓ４  が出力されなかったとき（シンクミス検出信号ＳＭＳが出力された時）、カウント値ＮがＮｉ１≦Ｎ≦Ｎｊ１になってもリードデータＤＲ  を読み取ることはしない。その結果、同期パターンＳＢ１〜ＳＢ３の検出を失敗した時には、取込回路２９は、同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間にあるデータＤ１〜Ｄ１５を読み取ることはなく何も出力しないようになっている。
【００５２】
データ送出回路３０は、ＭＰＵ１０８ａからの書込モード信号Ｃ２を入力して書込モードとなる。書込モードにおいて、データ送出回路３０は書き込みデータＤＷ  をドライブヘッド１０４に出力する。
【００５３】
スピードマッチングバッファ（以下、ＦＩＦＯという）１７は、先入れ先出し（ｆｉｒｓｔ−ｉｎ  Ｆｉｒｓｔ−ｏｕｔ）方式のバッファメモリ（ｂｕｆｆｅｒ  ｍｅｍｏｒｙ  ）である。そして、本実施例では、ＦＩＦＯ１７は、１６バイトの容量を備え、１バイトの単位でディスクインタフェース１３のデータ取込回路２９からデータを入力し、順次データ転送制御回路１６に出力する。
【００５４】
データ転送制御回路１６は、ＦＩＦＯ１７からのデータを順次入力し、該データをバッファメモリ１９に記憶する。データ転送制御回路１６は、ディスクインタフェース１３の同期パターン検出回路２７からのシンクミス検出信号ＳＭＳを入力する。転送制御回路１６は、該検出信号ＳＭＳに応答して同制御回路１６に設けたダミーデータ生成回路１６ａが生成した１バイト長のダミーデータＤＤ  を順次バッファメモリ１９に記憶する。１バイト長のダミーデータＤＤ  の内容は、本実施例では、各ビットとも「０」の内容となるデータにしている。
【００５５】
データ転送制御回路１６は、カウンタ１６ｂを備えている。カウンタ１６ｂは、該検出信号ＳＭＳに応答して出力される１バイト長のダミーデータＤＤ  が出力される毎にカウントする。そして、本実施例では、カウンタ１６ｂのカウント値が「１５」になったとき、データ転送制御回路１６は、１５バイト分の全ダミーデータＤＤ  の転送を終了する。即ち、検出信号ＳＭＳが出力されると、１５バイトのダミーデータが同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間にあるデータＤ１〜Ｄ１５に対応する仮のデータとしてバッファメモリ１９に記憶される。この１５バイトのダミーデータＤＤ  のバッファメモリ１９の書き込みは、図４に示すように、再同期パターンＲＳ１に続くデータＤ１６〜Ｄ３０がＦＩＦＯ１７に書き込まれながら最初のデータＤ１６が読み出されるまでの時間ＴＡ  までに完了するようになっている。
データ取込回路２９からＦＩＦＯ１７に出力されるセクタ６０中のデータ及び各符号は、誤り訂正演算ユニッ１５に出力される。誤り訂正演算ユニッ１５は、１セクタ分のデータ及び各符号を入力すると、各インタリーブ毎に誤り訂正のための演算を行う。各インタリーブの誤り訂正の演算は、公知の演算であって、そのインタリーブを構成する１２０バイト（１２０個×１バイト）の符号語全体からシンドロームを求める。そして、このシンドロームに基づいてインタリーブ中のどのバイトがどのように誤っているか８バイト（８個のデータ）まで検出し訂正できるようになっている。誤っている場合には、内部プロセッセ１２は、その補正値をデータ転送制御回路１６に出力する。データ転送制御回路１６は、この補正値に基づいて前記バッファメモリ１９に記憶したデータ及び符号中の誤ったデータを訂正する。
【００５６】
バッファメモリ１９に記憶された訂正演算処理が完了したデータは、データ転送制御回路１６に読み出され、ホストインタフェース１４を介して外部上位装置に転送される。
【００５７】
又、データ転送制御回路１６は、外部上位装置からホストインタフェース１４を介して書き込みデータＤＷ  を入力し、一時的にバッファメモリ１９に記憶する。そして、データ転送制御回路１６は、バッファメモリ１９に記憶した書き込みデータＤＷ  を読み出しＦＩＦＯ１７を介してディスクインタフェース１３のデータ送出回路３０に出力する。
【００５８】
次に、上記のように構成した信号処理装置１０７の作用を説明する。
今、ドライブヘッド１０４から光ディスク１０１に記録されたリードデータＤＲ  が読み出されると、ディスクインタフェース１３のＦＭＣ２１のカウント値Ｎに基づいてＳＭ回路２４がセクタマークを、ＡＭ回路２５がアドレスマークを検出し、ＩＤ読取回路２６が物理アドレスを読み出すことにより、セクタ６０のＩＤ部６１のデータが検出される。
【００５９】
ＩＤ部６１のデータが検出されると、続いてＳＹＮＣ回路２７がＦＭＣ２１のカウント値Ｎに基づいて限られた期間（検出窓ＴＷ１）だけ同期パターンＳＢ１〜ＳＢ３の読み取りを実行する。ＳＹＮＣ回路２７は、Ｎｅ  ≦Ｎ≦Ｎｆ  の間に読み取ったリードデータＤＲ  が同期パターンＳＢ１〜ＳＢ３であると判定すると、同期検出信号Ｓ４  をデータ取込回路２９に出力する。データ取込回路２９は、同期検出信号Ｓ４  に基づいて動作モードとなり、ＦＭＣ２１のカウント値Ｎに基づいて限られた期間（Ｎｉ１≦Ｎ≦Ｎｊ１）だけリードデータＤＲ  （データＤ１〜Ｄ１５）を取り込み、ＦＩＦＯ１７に出力する。
【００６０】
続いて、ＲＥＳＹＮＣ回路２８がＦＭＣ２１のカウント値Ｎに基づいて限られた期間ＴＷ２（Ｎｇ１≦Ｎ≦Ｎｈ１）だけ再同期パターンＲＳ１の読み取りを実行する。ＲＥＳＹＮＣ回路２８は、読み取ったリードデータＤＲ  が再同期パターンＲＳ１であると判定すると、再同期検出信号Ｓ５  をデータ取込回路２９に出力する。データ取込回路２９は、再同期検出信号Ｓ５  に基づいて動作モードとなり、ＦＭＣ２１のカウント値Ｎに基づいて限られた期間（Ｎｉ２≦Ｎ≦Ｎｊ２）だけリードデータＤＲ  （データＤ１６〜Ｄ３０）を取り込み、ＦＩＦＯ１７に出力する。
【００６１】
次に、ＲＥＳＹＮＣ回路２８は、ＦＭＣ２１のカウント値Ｎに基づいて限られた期間ＴＷ２（Ｎｇ２≦Ｎ≦Ｎｈ２）、次の再同期パターンＲＳ２の読み取りを行う。ＲＥＳＹＮＣ回路２８は、読み取ったリードデータＤＲ  が再同期パターンＲＳ２であると判定すると、再同期検出信号Ｓ５  をデータ取込回路２９に出力する。データ取込回路２９は、再同期検出信号Ｓ５  に基づいて動作モードとなり、ＦＭＣ２１のカウント値Ｎに基づいて限られた期間（Ｎｉ３≦Ｎ≦Ｎｊ３）だけリードデータＤＲ  （データＤ３１〜Ｄ４５）を取り込み、ＦＩＦＯ１７に出力する。
【００６２】
以後同様な方法で再同期パターンＲＳ３〜ＲＳ３９をそれぞれ検出し、リードデータＤＲ  （データＤ４６〜Ｄ５１２、ＦＦ、ＣＲＣ１〜ＣＲＣ４、Ｅａ１〜Ｅｅ１６  ）を取り込みＦＩＦＯ１７に出力する。
【００６３】
取込回路２９から出力された１セクタ分のデータＤ１〜Ｄ５１２、ＦＦ、ＣＲＣ１〜ＣＲＣ４、及び、Ｅａ１〜Ｅｅ１６  は、ＦＩＦＯ１７を介してデータ転送制御回路１６に出力される。データ転送制御回路１６は、この１セクタ分のデータをバッファメモリ１９に一時格納する。
【００６４】
又、１セクタ分のデータは、誤り訂正演算ユニット１５により誤り訂正演算が行われる。誤り訂正演算は、各インタリーブ毎に誤り訂正のための演算を行い、そのインタリーブを構成する１２０バイト（１２０個×１バイト）の符号語全体からシンドロームを求め、そのシンドロームに基づいてインタリーブ中のどのバイトがどのように誤っているかを検出する。そして、誤り訂正演算ユニット１５の演算結果に基づいてバッファメモリ１９に格納された１セクタ分のデータが訂正される。そして、誤り訂正されたバッファメモリ１９に格納された１セクタ分のデータは、データ転送制御回路１６にて読み出され、ホストインタフェース１４を介して外部上位装置に転送される。
【００６５】
反対に、ＳＹＮＣ回路２７が同期パターンＳＢ１〜ＳＢ３を判定できなかったとき、同ＳＹＮＣ回路２７はデータ転送制御回路１６にシンクミス検出信号ＳＭＳを出力する。この時、データ取込回路２９に対して同期検出信号Ｓ４  が出力されていないので、データ取込回路２９は動作モードとならない。従って、ＦＭＣ２１のカウント値Ｎに基づいて限られた期間（Ｎｉ１≦Ｎ≦Ｎｊ１）のリードデータＤＲ  （データＤ１〜Ｄ１５）の取り込みを行わない。その結果、ＦＩＦＯ１７及び誤り訂正演算ユニット１５に対して何も出力しない。
【００６６】
一方、シンクミス検出信号ＳＭＳを入力したデータ転送制御回路１６は、ダミーデータ生成回路１６ａにて１バイトのダミーデータＤＤ  を生成して順次バッファメモリ１９に格納する。この時、カウンタ１６ｂは、１バイトのダミーデータＤＤ  が出力される毎にカウントし、そのカウント値が「１５」になったとき、ダミーデータ生成回路１６ａに対して１バイトのダミーデータＤＤ  の転送を終了させる。従って、バッファメモリ１９には、１５バイトのダミーデータＤＤ  が同期パターンＳＢ１〜ＳＢ３と再同期パターンＲＳ１との間にあるデータＤ１〜Ｄ１５に対応する仮のデータとして格納される。
【００６７】
続いて、ＲＥＳＹＮＣ回路２８によって、限られた期間ＴＷ２（Ｎｇ１≦Ｎ≦Ｎｈ１）だけ再同期パターンＲＳ１の読み取りが実行される。ＲＥＳＹＮＣ回路２８は、読み取ったリードデータＤＲ  が再同期パターンＲＳ１であると判定すると、再同期検出信号Ｓ５  をデータ取込回路２９に出力し、同取込回路２９を動作モードにする。取込回路２９は、限られた期間（Ｎｉ２≦Ｎ≦Ｎｊ２）だけリードデータＤＲ  （データＤ１６〜Ｄ３０）を取り込み、ＦＩＦＯ１７に出力する。
【００６８】
この時、ＦＩＦＯ１７には何も記憶されていないので、取込回路２９が順次取り込んだリードデータＤＲ  （データＤ１６〜Ｄ３０）をＦＩＦＯ１７に直ちに書き込むことができる。
【００６９】
以後同様な方法で再同期パターンＲＳ２〜ＲＳ３９をそれぞれ検出し、リードデータＤＲ  （データＤ３０〜Ｄ５１２、ＦＦ、ＣＲＣ１〜ＣＲＣ４、Ｅａ１〜Ｅｅ１６  ）を取り込みＦＩＦＯ１７に出力する。
【００７０】
取込回路２９から出力された１セクタ中のデータＤ１６〜Ｄ５１２、ＦＦ、ＣＲＣ１〜ＣＲＣ４、及び、Ｅａ１〜Ｅｅ１６  は、ＦＩＦＯ１７を介してデータ転送制御回路１６に出力される。データ転送制御回路１６は、このデータを先に格納したダミーデータとともに１セクタ分のデータとしてバッファメモリ１９に一時格納させる。
【００７１】
又、このデータＤ１６〜Ｄ５１２、ＦＦ、ＣＲＣ１〜ＣＲＣ４、及び、Ｅａ１〜Ｅｅ１６  を用いて、誤り訂正演算ユニット１５は、誤り訂正演算を行う。即ち、ダミーデータＤＤ  を加えないで誤り訂正の演算を行う。誤り訂正演算は、各インタリーブ毎に誤り訂正のための演算を行い、そのインタリーブを構成する１２０バイトの符号語全体からシンドロームを求め、そのシンドロームに基づいてインタリーブ中のどのバイトがどのように誤っているかを検出する。この時、ダミーデータＤＤ  に相当するデータ（例えば、インタリーブ１についてはデータＤ１，Ｄ６，Ｄ１１に相当する３バイトのデータ）は使われないことになるが、このシンドロームに基づく誤り訂正の演算は、使われないデータは「０」という値として扱われる。従って、各インターリーブの誤り訂正の演算については、先頭の３バイトがそれぞれデータが「０」として扱われ訂正演算される。即ち、バッファメモリ１９に格納した「０」の内容のダミーデータＤＤ  を誤り訂正演算ユニット１５に出力しなくても同じ演算結果が得られることになる。
【００７２】
そして、前記と同様に、誤り訂正演算ユニット１５の演算結果に基づいてバッファメモリ１９に格納された１セクタ分のダミーデータＤＤ  を含むデータが訂正される。そして、誤り訂正されたバッファメモリ１９に格納された１セクタ分のデータは、データ転送制御回路１６にて読み出され、ホストインタフェース１４を介して外部上位装置に転送される。
【００７３】
このように本実施例において、同期パターンＳＢ１〜ＳＢ３の読み取りを失敗しデータＤ１〜Ｄ１５が読み取れなかったとき、ダミーデータＤＤ  をディスクインタフェース１３にて生成することなく何もＦＩＦＯ１７に出力しないようにした。ディスクインタフェース１３は、ＳＹＮＣ回路２７からデータ転送制御回路１６にシンクミス検出信号ＳＭＳを出力するようにした。そして、データ転送制御回路１６は、シンクミス検出信号ＳＭＳに応答してダミーデータ生成回路１６ａからダミーデータＤＤ  をバッファメモリ１９に格納するようにした。
【００７４】
即ち、従来のようにＦＩＦＯを介してダミーデータＤＤ  が転送されないので、ＦＩＦＯ１７は空きの状態が確保され、再同期パターンＲＳ１に続くデータＤ１６〜Ｄ３０がデータ取込回路２９から出力されてオーバフローすることなくＦＩＦＯ１７に転送することができる。その結果、従来のように先のダミーデータＤＤ  がＦＩＦＯに残っていてデータＤ１６〜Ｄ３０が書き込めず、空きができるまで待機することいったことはなくなる。その結果、その分だけ同期パターンＳＢ１〜ＳＢ３が読み取れなかった場合の誤り訂正のための事後処理の時間を短縮することができる。しかも、ＦＩＦＯ１７の容量を増加させないで短縮することができる。
【００７５】
尚、本発明は上記実施例の他、以下のように実施してもよい。
（１）図５に示すように、誤り訂正演算ユニット１５に転送するデータは、スピードマッチングバッファ（ＦＩＦＯ）１５を介して出力するようにした信号処理装置１０７に具体化してもよい。
（２）図６に示すように、バッファメモリ１９に格納するダミーデータを誤り訂正演算ユニット１５にも同期させて出力するようにしてもよい。この場合には、ダミーデータＤＤ  の内容が「０」以外の値でもよくなる。
（３）前記実施例では光ディスク１０１に対して記録再生可能な光ディスク装置に具体化したが、再生のみ可能な光ディスク装置に具体化してもよい。
（４）記録媒体としての光ディスクに代えて磁気ディスクを用いたディスク装置に具体化してもよい。
（５）前記同期パターンの読み取り失敗についてダミーデータＤＤ  を生成してバッファメモリ１９に出力したが、これを同期パターンに代えて再同期パターンについて行ってもよい。又、同期パターン又は再同期パターンのいずれかが読み取り失敗した場合にダミーデータＤＤ  を生成し出力してもよい。
（６）前記実施例ではカウンタ１６ｂとして初期値「０」のアップカウンタに具体化したが、ダミーデータの個数を初期値とするダウンカウンタに具体化してもよい。
（７）前記実施例ではディスクフォーマットとしてＩＳＯ規格（３．５インチ，１倍容量）フォーマットにて具体化したが、特にこのフォーマットに限定されるものではなく、記録媒体からのデータに含まれる同期パターンにより同期をとる方法および同地であれば、いずれのフォーマットにおいても本発明は実施可能である。
【００７６】
【発明の効果】
以上詳述したように、本発明によれば、同期パターンが読み取れなかった場合の誤り訂正のための事後処理の時間を短縮することができる効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の信号処理装置のブロック回路図。
【図２】ディスクインタフェースを説明するブロック回路図。
【図３】光ディスク装置の基本構成を示すブロック回路図。
【図４】本実施例の信号処理装置の動作を示すタイミングチャート。
【図５】本発明の別例を説明するための信号処理装置のブロック回路図。
【図６】本発明の別例を説明するための信号処理装置のブロック回路図。
【図７】従来の信号処理装置のブロック回路図。
【図８】セクタフォーマットを説明する説明図。
【図９】データ部の誤り訂正を説明するための説明図。
【図１０】従来の信号処理装置の動作を示すタイミングチャート。
【符号の説明】
１３  ディスクインタフェース
１５  誤り訂正ユニット
１６  データ転送制御回路
１６ａ  ダミーデータ生成回路
１６ｂ  カウンタ
１７  スピードマッチングバッファ
１９  バッファメモリ
２１  フォーマットカウンタ
２７  同期パターン検出回路
２８  再同期パータ検出回路
２９  データ取込回路
【図１】
0003568258.tif 000002
【図２】
0003568258.tif 000003
【図３】
0003568258.tif 000004
【図４】
0003568258.tif 000005
【図５】
0003568258.tif 000006
【図６】
0003568258.tif 000007
【図７】
0003568258.tif 000008
【図８】
0003568258.tif 000009
【図９】
0003568258.tif 000010
【図１０】
0003568258.tif 000011