(57)【特許請求の範囲】
【請求項１】
駆動素子の出力側が負荷駆動端子を介してソレノイド等の負荷の一端に接続され、該負荷の他端は電源電圧に接続され、
前記駆動素子の入力側に該駆動素子の駆動信号と前記負荷の異常チェック時にのみ入力されるチェック入力信号とを切り換え、前記駆動信号が入力されると、
前記駆動素子に前記負荷が作動する大きさの駆動電流を流し、前記チェック入力信号が入力されると、前記駆動素子に前記負荷が作動しない大きさの駆動電流を流す切り換え手段が接続され、
前記負荷駆動端子には、前記チェック入力信号により前記端子の電圧をモニタするための基準電圧を切り換えて、前記端子の電圧をモニタし、前記負荷の正常・異常を判定するためのモニタ回路が接続され、
前記チェック入力信号のオン時間が前記駆動信号のオン時間よりも短く設定されていることを特徴とする負荷異常検知回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は負荷異常検知回路に関し、より詳細には、ソレノイド等の大電流容量負荷がショート破壊しているかどうかを検知するための負荷異常検知回路に関する。
【０００２】
【従来の技術】
図４に基づいて従来の技術を説明する。図４は従来の負荷異常検知回路４０を概略的に示したブロック図である。負荷異常検知回路４０において４１はパワ−ＭＯＳ電界効果トランジスタ（以下、トランジスタ４１と記す）を示している。トランジスタ４１のゲートには駆動信号が入力されるようになっており、ソ−スは接地され、ドレインは負荷駆動端子４３に接続されている。負荷駆動端子４３はソレノイド４４の一端に接続されており、ソレノイド４４の他端は電源電圧に接続されている。また、負荷駆動端子４３にはインバータ４２ａ等で構成されたモニタ回路４２が接続されており、モニタ回路４２からはマイクロコンピュータ（図示せず）等にモニタ信号が出力されるようになっている。
【０００３】
上記の如く構成された負荷異常検知回路４０において、ソレノイド４４が正常であれば、駆動信号が入力されたときにモニタ回路４２からハイレベルが出力され、ソレノイド４４がショート破壊していれば、モニタ回路４２からロ−レベルが出力されるようになっている。
【０００４】
［ソレノイド４４が正常である場合］
トランジスタ４１に駆動信号が入力されるとトランジスタ４１がオンする。ソレノイド４４が正常であれば、電源電圧はソレノイド４４の負荷抵抗値とトランジスタ４１とのオン抵抗値に応じて分圧され、電源電圧の大部分はソレノイド４４に印加される。したがって、負荷駆動端子４３の電位はロ−レベルになり、モニタ回路４２からはハイレベルが出力され、マイクロコンピュータ（図示せず）にソレノイド４４が正常状態にあることが伝達される。
【０００５】
［ソレノイド４４がショート破壊している場合］
トランジスタ４１に駆動信号が入力されるとトランジスタ４１がオンする。この時、ソレノイド４４がショ−ト破壊していると、トランジシタ４１のオン抵抗値がショ−ト破壊しているソレノイド４４の（負荷）抵抗値よりも大きくなり、電源電圧の大部分がトランジスタ４１の両端に印加される。これにより、モニタ回路４２からはロ−レベルがマイクロコンピュ−タ（図示せず）に出力される。そして、モニタ回路４２からロ−レベルが所定時間以上（例えば、２０ｍｓ以上）継続して出力された場合に、ソレノイド４４がショ−ト破壊していると検知される。
【０００６】
【発明が解決しようとする課題】
上記したように従来の負荷異常検知回路４０においては、トランジスタ４１に駆動信号が入力されてから所定時間以上継続してモニタ回路４２からロ−レベルが出力された場合に、ソレノイド４４がショ−ト破壊していると検知される。しかしその場合には、以下に示す課題がある。
【０００７】
負荷異常検知回路４０の場合ソレノイド４４がショ−ト破壊していると、駆動信号を加えた時にトランジスタ４１には過電流（例えば、２０〜３０Ａの電流）が流れる。したがって、従来の技術のように、通常の駆動信号を入力してモニタ回路４２から所定時間以上ロ−レベルが出力されているかどうかでソレノイド４４がショ−ト破壊しているかどうかを検知する場合は、前記所定時間、トランジスタ４１に２０〜３０Ａの過電流が流れ続けることになる。該過電流が流れ続けると、トランジスタ４１にダメ−ジを与え、場合によってはトランジスタ４１が破壊されてしまうおそれがある。
【０００８】
また、トランジスタ４１のゲ−ト・ソ−ス間の電圧ＶＧＳは、前記所定時間、２０〜３０Ａの過電流が流れてもトランジスタ４１の安全動作領域を超えないように、例えば４Ｖ程度に設定されるが、負荷異常検知回路４０の場合、駆動信号のオン・オフはマイクロコンピュ−タ（図示せず）により制御されているので、マイクロコンピュータ（図示せず）が誤動作した場合などにはＶＧＳが５Ｖに設定されてしまう可能性がある。もし、ＶＧＳが５Ｖに設定された場合には、さらに大きな過電流が流れ、さらに短い時間でトランジスタ４１が破壊されてしまうおそれがある。
【０００９】
また、上記から解るように負荷異常検知回路４０の場合、負荷駆動素子であるトランジスタ４１を不飽和な領域で使用しているので、ソレノイド４４がショ−ト破壊した場合に前記所定時間過電流が流れてもトランジスタ４１の安全動作領域を超えないように、使用する素子の特性に応じて一々ゲ−ト・ソ−ス間の電圧ＶＧＳ、すなわち駆動信号レベルを選別しなければならないという煩わしさがある。
【００１０】
本発明は上記課題に鑑みなされたものであり、使用される負荷駆動素子の種類・特性にかかわりなく、また負荷駆動素子を破壊することなく負荷がショート破壊しているかどうかを検知することができる負荷異常検知回路を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するために本発明に係る負荷異常検知回路は、駆動素子の出力側が負荷駆動端子を介してソレノイド等の負荷の一端に接続され、該負荷の他端は電源電圧に接続され、前記駆動素子の入力側に該駆動素子の駆動信号と前記負荷の異常チェック時にのみ入力されるチェック入力信号とを切り換え、前記駆動信号が入力されると、前記駆動素子に前記負荷が作動する大きさの駆動電流を流し、前記チェック入力信号が入力されると、前記駆動素子に前記負荷が作動しない大きさの駆動電流を流す切り換え手段が接続され、前記負荷駆動端子には、前記チェック入力信号により前記端子の電圧をモニタするための基準電圧を切り換えて、前記端子の電圧をモニタし、前記負荷の正常・異常を判定するためのモニタ回路が接続され、前記チェック入力信号のオン時間が前記駆動信号のオン時間よりも短く設定されていることを特徴としている。
【００１２】
【作用】
図２に上記構成に係る負荷異常検知回路の基本回路構成を示す。図２に示した負荷異常検知回路は負荷駆動素子としてバイポ−ラ型トランジスタ２１（以下、トランジスタ２１と記す）を用いた場合を示している。
【００１３】
図２に示した基本回路において、駆動信号およびチェック入力信号はマイクロコンピュ−タ（図示せず）により制御されており、切り換えスイッチ２３および切り換えスイッチ２２ｂは、通常時（駆動時）は前記チェック入力信号によりＡ側に接続され、負荷４４の異常チェック時はＢ側に接続される。
【００１４】
［駆動時］
バッファ２４を介して駆動信号が入力されると、トランジスタ２１に電流Ｉ１  が流れ、トランジスタ２１がオンする。トランジスタ２１がオンすると、電源電圧ＶＢ  が負荷４４の負荷抵抗値とトランジスタ２１のオン抵抗値との抵抗値に応じて分圧されてトランジスタ２１のコレクタとエミッタ間、すなわち、負荷駆動端子４３とア−ス間に印加される。トランジスタ２１のコレクタとエミッタ間に印加される電圧Ｖ０  はモニタ回路２２を構成するコンパレ−タ２２ａのプラス端子に入力され、コンパレ−タ２２ａのマイナス端子に入力される駆動時における基準電圧Ｖ１  と比較される。そして該比較の結果、前記電圧Ｖ０  が基準電圧Ｖ１  よりも小さければ、コンパレ−タ２２ａからマイクロコンピュ−タ（図示せず）に負荷４４が駆動されてオンした状態（正常状態）にあることが伝達される。
【００１５】
トランジスタ２１のベース電流（駆動電流）と負荷電流Ｉ０  とは図３（ａ）に示した関係にある。図３（ａ）から解るように前記ベ−ス電流が増加すると共に負荷電流Ｉ０  も増加する。また、前記べ−ス電流が所定値（Ｉ３  ）以上の大きさで負荷電流Ｉ０  が所定値（Ｉ０３）以上流れなければ負荷４４がオンされないようになっている。また、前記ベ−ス電流と前記電圧Ｖ０  との関係は、図３（ｂ）に示した右下りの曲線ｆ１  になる。したがって、基準電圧Ｖ１  は前記ベ−ス電流が前記所定値Ｉ３  流れたときにトランジスタ３１のコレクタ・エミッタ間に印加される電圧Ｖ０３に設定される。
【００１６】
［異常チェック時］
バッファ２５を介してチェック信号が入力されると、切り換えスイッチ２３および切り換えスイッチ２２ｂがＢ側に接続される。そして、電源Ｖ３  からトランジスタ２１に対してベ−ス電流Ｉ２  が微小時間供給され、負荷電流Ｉ０  として負荷４４が作動しない程度の小さな電流Ｉ０２（図３（ａ）参照）が流される。例えば、通常の駆動信号のオン時間が数ミリｓｅｃであるとすると、前記微小時間は数マイクロｓｅｃ程度に設定される。
【００１７】
前記電流Ｉ２  が供給されてトランジスタ２１がオンすると、トランジスタ２１のコレクタ・エミッタ間には、電源電圧ＶＢ  が負荷４４の負荷抵抗値とトランジスタ２１の内部抵抗値（オン抵抗値）にしたがって分割されて印加される。そして上記駆動時と同様に前記コレクタ・エミッタ間に印加される電圧と基準電圧Ｖ２  とが比較され、該電圧が基準電圧Ｖ２  よりも大きければ負荷４４がショ−ト破壊していることがコンパレ−タ２２ａからマイクロコンピュ−タ（図示せず）に伝達される。
【００１８】
もし負荷４４がショ−ト破壊していれば、トランジスタ２１のベ−ス電流とコレクタ・エミッタ間の電圧Ｖ０  との関係は図３（ｂ）に示した曲線ｆ２  になる。したがって、異常チェック時における基準電圧Ｖ２  は、トランジスタ２１にＩ２  なるベ−ス電流を供給した時に、トランジスタ２１のコレクタ・エミッタ間に、負荷４４がショ−ト破壊していれば印加されるであろう電圧Ｖ０１と負荷が正常であれば印加されるであろう電圧Ｖ０２との間の値をとるように設定される。すなわち、Ｖ０２＜Ｖ２  ＜Ｖ０１  である。なお、図３（ｂ）においてグラフｆ３  は、負荷４４と負荷駆動端子４３とを接続するラインが断線した場合のコレクタ・エミッタ間の電圧Ｖ０  と駆動電流との関係を示している。
【００１９】
【実施例】
以下、本発明にかかる負荷異常検知回路の実施例を図面に基づいて説明する。図１は実施例にかかる負荷異常検知回路１０を概略的に示した回路構成図である。
負荷異常検知回路１０は切り換え回路１３、負荷駆動素子であるトランジスタ２１、モニタ回路２２等を含んで構成されている。トランジスタ２１は負荷駆動端子４３を介して負荷４４の一端に接続され、負荷４４の他端は電源電圧ＶＢ  に接続されている。
【００２０】
切り換え回路１３はトランジスタＱ１  、トランジスタＱ２  、ダイオードＤ１  、抵抗Ｒ１  、抵抗Ｒ２  、抵抗Ｒ３  、抵抗Ｒ４  等を含んで構成されている。トランジスタＱ１  のベ−スにはマイクロコンピュータ（図示せず）から駆動信号が入力されるようになっており、エミッタは抵抗Ｒ１  を介して電源電圧ＶＢ  に接続され、コレクタはトランジスタ２１のベ−スに接続されると共に、抵抗Ｒ３  およびサ−ジ吸収用のダイオ−ドＤ１  を介してトランジスタ２１のコレクタにも接続されている。トランジスタＱ２  のベ−スにはマイクロコンピュ−タ（図示せず）からチェック信号が入力されるようになっており、トランジスタＱ２  のエミッタは抵抗Ｒ２  を介して電源電圧ＶＢ  に接続され、コレクタはトランジスタ２１のベ−スに接続されている。なお、抵抗Ｒ１  と抵抗Ｒ２  とは、Ｒ１  ＜Ｒ２  の関係に設定されており、チェック信号が入力された時にトランジスタ２１に流れるベ−ス電流が駆動信号が入力された時に流れるベ−ス電流よりも大きくならないように設定されている。
【００２１】
トランジスタ２１のエミッタは接地され、ベ−ス・エミッタ間には抵抗Ｒ４  が介装されており、コレクタは負荷駆動端子４３に接続されている。負荷駆動端子４３はモニタ回路２２に接続されており、モニタ回路２２は基準電圧切り換え回路１２ｂ、コンパレ−タ２２ａ、抵抗Ｒ５、抵抗Ｒ６  等を含んで構成され、コンパレ−タ２２ａからはモニタ信号がマイクロコンピュ−タ（図示せず）に出力されるようになっている。負荷駆動端子４３は抵抗Ｒ５  の一端に接続され、抵抗Ｒ５  の他端はコンパレ−タ２２ａのプラス側の入力端子に接続されると共に、抵抗Ｒ６  を介して接地されている。
【００２２】
基準電圧切り換え回路１２ｂはトランジスタＱ３  、抵抗Ｒ７  、抵抗Ｒ８  、抵抗Ｒ９  等を含んで構成されている。トランジスタＱ３  のベ−スには前記チェック信号が入力されるようになっており、エミッタは電源電圧ＶＢ  に接続され、コレクタは抵抗Ｒ９  の一端に接続されている。抵抗Ｒ９  の他端はコンパレ−タ２２ａのマイナス側の入力端子に接続され、また、抵抗Ｒ７  を介して電源電圧ＶＢ  に接続されると共に、抵抗Ｒ８  を介して接地されている。
【００２３】
上記の如く構成された負荷異常検知回路１０の動作を図１および図３に基づいて説明する。
［負荷駆動時］
チェック信号が入力されない時、すなわち負荷駆動時にはトランジスタＱ２  およびトランジスタＱ３  がオフする。トランジスタＱ３  がオフすると、コンパレ−タ２２ａのマイナス側の入力端子には、負荷駆動時の基準電圧Ｖ１  として電源電圧ＶＢ  が抵抗Ｒ７  と抵抗Ｒ８  とで分圧されて入力される。すなわち、Ｖ１  ＝ＶＢ  ・Ｒ８  ／（Ｒ７  ＋Ｒ８  ）に設定される。
【００２４】
トランジスタＱ１  に駆動信号が入力されると、トランジスタＱ１  がオンする。トランジスタＱ１  がオンすると電源電圧ＶＢ  から抵抗Ｒ１  、トランジスタＱ１  、抵抗Ｒ４  を介して電流が流れ、トランジスタ２１がオンする。この時トランジスタ２１に流れるベ−ス電流は、抵抗Ｒ１  により図３（ａ）に示した電流Ｉ１  のように負荷作動電流域に入る大きさに設定されている。トランジスタ２１がオンすると電源電圧ＶＢ  から負荷４４およびトランジスタ２１を通って負荷４４をオンさせるのに十分な負荷電流Ｉ０  （図３（ａ）で説明すると、Ｉ０３以上の負荷電流Ｉ０  ）が流れる。該負荷電流Ｉ０  が流れると、トランジスタ２１のコレクタ・エミッタ間には、負荷４４の負荷抵抗値とトランジスタ２１のオン抵抗値との比に応じて電源電圧ＶＢ  が分割されて印加される（この電圧をＶ０Ｄとする）。該電圧Ｖ０Ｄは抵抗Ｒ５  を介してコンパレ−タ２２ａのプラス側の入力端子に入力され、マイナス側に入力される前記基準電圧Ｖ１  と比較される。そして該比較の結果、図３（ｂ）のグラフに示したように前記電圧Ｖ０Ｄが前記基準電圧Ｖ１  よりも小さければ、コンパレ−タ２２ａからマイクロコンピュ−タ（図示せず）に対して、負荷４４がオンした状態にあることが伝達される。
【００２５】
［異常チェック時］
チェック信号が入力されると、トランジスタＱ２  およびトランジスタＱ３  がオンする。トランジスタＱ３  がオンすると、コンパレ−タ２２ａのマイナス側の入力端子には、チェック信号入力時の基準電圧Ｖ２  として抵抗Ｒ７  および抵抗Ｒ９  の並列合成抵抗である抵抗Ｒ７９と抵抗Ｒ８  とで電源電圧ＶＢ  が分割されて入力される。すなわち、Ｖ２  ＝ＶＢ  ・Ｒ７９／（Ｒ７９＋Ｒ８  ）であり、Ｖ２  ＞Ｖ１  となる（図３（ｂ）参照）。ただし、Ｒ７９＝Ｒ７  ・Ｒ９  ／（Ｒ７  ＋Ｒ９  ）である。
【００２６】
一方、トランジスタＱ２  がオンすると電源電圧ＶＢ  から抵抗Ｒ２  、トランジスタＱ２  、抵抗Ｒ４  を通って電流が流れ、トランジスタ２１がオンする。この時、トランジスタ２１に流れるベ−ス電流は、抵抗Ｒ２  により図３（ａ）に示した電流Ｉ２  のように負荷が作動しない電流域に入る大きさに設定されている。
【００２７】
チェック信号は駆動信号に比べると非常に短い時間しか入力されない。例えば、駆動信号のオン時間が数ミリｓｅｃであるとするとチェック信号のオン時間は数マイクロｓｅｃである。もし負荷４４がショ−ト破壊していれば、トランジスタ２１がオンすると同時にトランジスタ２１のコレクタ・エミッタ間には、電源電圧ＶＢ  をショ−ト破壊時における負荷４４の抵抗値とトランジスタ２１のオン抵抗値との比に応じて分割した電圧Ｖ０Ｓが印加される。該電圧Ｖ０Ｓはコンパレ−タ２２ａのプラス側の入力端子に入力され、マイナス側の端子に入力される基準電圧Ｖ２  と比較される。該比較の結果、前記電圧Ｖ０Ｓが基準電圧Ｖ２  よりも大きければ（図３（ｂ）参照）、コンパレ−タ２２ａからマイクロコンピュ−タ（図示せず）に対して負荷４４がショート破壊した状態にあると伝達される。そして該伝達情報を受信したマイクロコンピュータ（図示せず）により駆動信号の出力がオフされる。
【００２８】
以上説明したように実施例に係る負荷異常検知回路１０にあっては、負荷４４が作動しない程度の小さな電流Ｉ０３を微小時間流して負荷４４がショート破壊しているかどうかを検知するので、負荷駆動素子であるトランジスタ２１にダメ−ジを与えたり、トランジスタ２１を破壊してしまったりすることを防止することができる。
【００２９】
なお、上記実施例においてコンパレ−タをもう一個追加し、その基準電圧を図３（ｂ）に示したＶ０２とＶ０４との間に設定すれば、負荷４４と負荷駆動端子４３とを接続するラインが断線しているかどうかを検出することができる。
【００３０】
また、上記実施例では負荷駆動素子としてバイポ−ラ型のトランジスタ２１を用いる場合を示したが、別の実施例では負荷駆動素子としてパワ−ＭＯＳＦＥＴを用いてもよい。その場合には、負荷異常検知回路１０の構成のうちトランジスタ２１を前記パワ−ＭＯＳＦＥＴに替えるだけでよい。すなわち、負荷異常検知回路１０は負荷駆動素子として用いられる素子の種類および特性にかかわりなく共通に使用することができる負荷異常検知回路である。
【００３１】
【発明の効果】
以上詳述したように本発明に係る負荷異常検知回路にあっては、負荷が作動しない程度の小さな電流を微小時間流して負荷がショ−ト破壊しているかどうかを検知するので、過電流を流すことなく前記負荷がショ−ト破壊しているかどうかを検知することができ、負荷駆動素子を破壊したり、負荷駆動素子にダメ−ジを与えたりすることをなくすことができる。また、本発明に係る負荷駆動検知回路は使用される負荷駆動素子の特性・種類にかかわりなく、いずれの負荷駆動素子にも共通に用いることができる。
【図面の簡単な説明】
【図１】本発明に係る負荷異常検知回路の実施例を概略的に示した回路構成図である。
【図２】「作用」を説明するために用いた図であり、本発明に係る負荷異常検知回路を示した基本構成図である。
【図３】（ａ）図は負荷電流Ｉ０  と負荷駆動トランジスタに流れるベ−ス電流との関係を概略的に示したグラフであり、（ｂ）図は負荷駆動トランジスタのコレクタ・エミッタ間電圧Ｖ０  と負荷駆動素子に流れるベ−ス電流（駆動電流）との関係を概略的に示したグラフである。
【図４】従来の負荷異常検知回路を概略的に示したブロック図である。
【符号の説明】
１０  負荷異常検知回路
１３  切り換え回路（切り換え手段）
２１  トランジスタ（駆動素子）
２２  モニタ回路
２３  切り換えスイッチ（切り換え手段）
４３  負荷駆動端子
４４  負荷
【図１】
0003555772.tif 000002
【図２】
0003555772.tif 000003
【図３】
0003555772.tif 000004
【図４】
0003555772.tif 000005