(57)【特許請求の範囲】
【請求項１】
絶縁基板上に、第一の電極層、第一の絶縁層、光電変換半導体層、該半導体層への第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を順次堆積した光電変換素子を有する光電変換装置において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード、
（１）入射光量に応じて電荷を発生し蓄積する光電変換モード、
（２）光電変換素子をリフレッシュするリフレッシュモード、
（３）光電変換素子のフラットバンド電圧の移動を抑制するフラットバンド電圧シフト抑制モード、
を一定の順序で繰り返し動作させる為のスイッチ手段を有することを特徴とする光電変換装置。
【請求項２】
前記フラットバンド電圧シフト抑制モードが、前記光電変換素子の第一の電極層の電圧（ＶｒＧ）と前記第一の型のキャリアの電荷（ｑ）との積（ＶｒＧ・ｑ）が第二の電極層の電圧（ＶＤ）から、フラットバンド電圧（ＶＦＢ）を差し引いた電圧（ＶＤ−ＶＦＢ）と前記第一の型のキャリアの電荷（ｑ）との積｛（ＶＤ−ＶＦＢ）・ｑ｝より大きい条件｛（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）｝により各層に電界を与えられる動作モードであることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記光電変換素子を一次元または二次元的に複数個配置し、前記光電変換素子毎に前記スイッチ素子を接続すると共に、全光電変換素子を複数のｎブロックに分割し、各ブロック毎に前記スイッチ素子を動作させることにより前記複数のｎブロックに分割したｎ×ｍ個の全光電変換素子の光信号をマトリクス信号配線により出力し、前記マトリクス信号配線の交差部が、少なくとも第一電極層、絶縁層、半導体層、第二の電極層の順の積層構造で構成され、この積層構造の各層が前記光電変換素子の第一の電極層、絶縁層、光電変換半導体層、第二の電極層の各層と同一層から形成されており、且つ同じ膜厚であることを特徴とする請求項２に記載の光電変換装置。
【請求項４】
請求項１から３のいずれか１項に記載の光電変換装置と、前記光電変換装置上に設けられ、入射するＸ線を光に変換する蛍光体と、前記Ｘ線を発生させるＸ線源と、前記光電変換装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録する為の記録手段と、前記信号処理手段からの信号を表示する為の表示手段と、前記信号処理手段からの信号を電送するための電送手段と、を有することを特徴とするシステム。
【請求項５】
絶縁基板上に、第一の電極層、第一の絶縁層、光電変換半導体層、該半導体層への第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を順次堆積した光電変換素子を有する光電変換装置において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード、
（１）入射光量に応じて電荷を発生し蓄積する光電変換モード、
（２）光電変換素子内に蓄積された電荷をリフレッシュするリフレッシュモード、
（３）光電変換素子のフラットバンド電圧の移動を抑制するフラットバンド電圧シフト抑制モード、
をスイッチ手段により切り替え、さらに前記三つの動作モードを一定の順序で繰り返し動作させることを特徴とする光電変換装置の駆動方法。
【請求項６】
前記フラットバンド電圧シフト抑制モードが、前記光電変換素子の第一の電極層の電圧（ＶｒＧ）と前記第一の型のキャリアの電荷（ｑ）との積（ＶｒＧ・ｑ）が第二の電極層の電圧（ＶＤ）から、フラットバンド電圧（ＶＦＢ）を差し引いた電圧（ＶＤ−ＶＦＢ）と前記第一の型のキャリアの電荷（ｑ）との積｛（ＶＤ−ＶＦＢ）・ｑ｝より大きい条件｛（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）｝により前記各層に電界を与えられる動作モードであることを特徴とする請求項５に記載の光電変換装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置、その駆動方法及びそれを有するシステムに係わり、たとえばファクシミリ、デジタル複写機あるいはＸ線撮像装置等の等倍読み取りを行う事の可能な一次元もしくは二次元の光電変換装置、その駆動方法及びそれを有するシステムに関する。
【０００２】
【従来技術】
従来、ファクシミリ、デジタル複写機あるいはＸ線撮像装置等の読み取り系としては縮小光学系とＣＣＤ型センサを用いた読み取り系が用いられていたが、近年、水素化アモルファスシリコン（以下、「ａ−Ｓｉ」と記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取る、いわゆる密着型センサの開発がめざましい。特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下、「ＴＦＴ」と記す）としても用いることができるので光電変換半導体層とＴＦＴの半導体層とを同時に形成することができる利点を有している。
【０００３】
図２１は従来の光センサの構成断面図を示す。図２１（ａ）、図２１（ｂ）は二種類の光センサの層構成を示し、図２１（ｃ）は共通した代表的な駆動方法を示している。図２１（ａ）、図２１（ｂ）は共にフォト・ダイオード型の光センサであり、図２１（ａ）はＰＩＮ型、図２１（ｂ）はショットキー型と称されている。図中、１は絶縁基板、２は下部電極、３はｐ型半導体層（以下、「ｐ層」と記す）、４は真性半導体層（以下、「ｉ層」と記す）、５はｎ型半導体層（以下、「ｎ層」と記す）、および６は透明電極である。ショットキー型図２１（ｂ）では下部電極２の材料を適当に選び、下部電極２からｉ層４に電子が注入されないようショットキーバリア層が形成されている。１０は上記光センサを記号化して表わした光センサを示し、１１は電源、１２は電流アンプ等の検出部を示している。光センサ１０中Ｃで示された方向は図２１（ａ）、図２１（ｂ）中の透明電極６側、Ａで示された方向が下部電極２側であり、電源１１はＡ側に対しＣ側に正の電圧が加わるように設定されている。
【０００４】
ここで動作を簡単に説明する。矢印で示された方向から光が入射され、ｉ層４に達すると、光は吸収され電子とホールが発生する。ｉ層４には電源１１により電界が印加されているため電子はＣ側、つまりｎ層５を通過して透明電極６に移動し、ホールはＡ側、つまり下部電極２に移動する。よって光センサ１０に光電流が流れたことになる。また、光が入射しない場合ｉ層４で電子もホールも発生せず、また、透明電極６内のホールはｎ層５がホールの注入阻止層として働き、下部電極２内の電子はＰＩＮ型図２１（ａ）ではｐ層３が、ショットキー型図２１（ｂ）ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。したがって、光の入射の有無で電流が変化し、これを図２１（ｃ）の検出部１２で検出すれば光センサとして動作する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の光センサでＳＮ比が高く、低コストの光電変換装置を生産するのは困難であった。以下その理由について説明する。
【０００６】
第一の理由は、ＰＩＮ型図２１（ａ）、ショットキー型図２１（ｂ）は共に２カ所に注入阻止層が必要なところにある。ＰＩＮ型センサにおいて注入阻止層であるｎ層５は電子を透明電極６に導くのを阻止すると同時にホールがｉ層４に注入するのを阻止する特性が必要である。また、ショットキー型センサにおいては、ショットキーバリア層４が下部電極からの電子を阻止し、ｎ層５からのホールを阻止する特性がある。このどちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流（以下、「暗電流」と記す）が発生、増加することになりＳＮ比の低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおり、たとえ検出部１２で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。
【０００７】
通常この特性を向上させるため、ｉ層４やｎ層５の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるｐ層３についても電子ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。
【０００８】
通常、前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは困難である。つまり、同一光センサ内に二カ所の注入阻止層が必要なことは高ＳＮ比の光センサの形成を困難にする。これはショットキー型図２１（ｂ）においても同様である。またショットキー型図２１（ｂ）においては片方の注入阻止層にショットキーバリア層を用いているが、これは下部電極２とｉ層４の仕事関数の差を利用するもので、下部電極２の材料が限定されたり、界面の局在準位の影響が特性に大きく影響し、条件を満足させるのはさらに困難である。また、さらにショットキーバリア層の特性を向上させるために、下部電極２とｉ層４の間に１００オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されているが、これはトンネル効果を利用し、ホールを下部電極２に導き、電子のｉ層４への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用しているため下部電極２の材料の限定は必要であるし、電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため、酸化膜や窒化膜は１００オングストローム前後と非常に薄いところに限定され、かつ、厚さや膜質の制御は難しく生産性を低下させられる。
【０００９】
また、注入阻止層が２カ所必要なことは生産性を低下させコストもアップする。これは注入阻止層が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が生じた場合、光センサとしての特性が得られないからである。
【００１０】
第二の理由を図２２を用いて説明する。図２２は薄膜の半導体層で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装置を形成するうえで制御部の一部として利用することがある。図中、図２１と同一なものは同番号で示してある。７はゲート絶縁膜であり、６０は上部電極である。形成法を順を追って説明する。絶縁基板１上にゲート電極として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極として働く上部電極６０を順次成膜し、上部電極６０をエッチングによりソース、ドレイン電極を形成し、その後ｎ層５をエッチングによりチャネル部を構成している。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続的に堆積する。
【００１１】
従来の光センサをこのＴＦＴと同一基板上に形成する場合この層構成が問題となり、コストアップや特性の低下を招く。この理由は図２１で示した従来の光センサの構成が、図２１（ａ）のＰＩＮ型センサが電極／ｐ層／ｉ層／ｎ層／電極、図２１（ｂ）のショットキー型センサが電極／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者が異なるからである。これは同一プロセスで形成できないことを示し、プロセスの複雑化による歩留まりの低下、コストアップを招く。また、ｉ層／ｎ層を共通化するにはゲート絶縁層７やｐ層３のエッチング工程が必要となり、先に述べた光センサの重要な層である注入阻止層のｐ層３とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜のエッチングにより汚染され、特性の劣化やＳＮ比の低下の原因になる。
【００１２】
また、前述した図２１（ｂ）のショットキー型センサの特性を改善するため、下部電極２とｉ層４の間に酸化膜や窒化膜を形成したものは膜構成の順は同一ではあるが、先に述べたように酸化膜や窒化膜は１００オングストローム前後である必要があり、ゲート絶縁膜７と共用することは困難である。図２３にゲート絶縁膜７とＴＦＴの歩留まりについて、我々が実験した結果を示す。ゲート絶縁膜厚が１０００オングストローム以下で歩留まりは急激に低下し、８００オングストロームで約３０％、５００オングストロームで歩留まり０％、２５０オングストロームではＴＦＴの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないＴＦＴのゲート絶縁膜を共用化することは明らかに困難であり、これをデータが示している。
【００１３】
またさらに、図示はしていないが電荷や電流の積分値を得るのに必要となる素子である容量素子（以下、「コンデンサ」と記す）を従来の光センサと同一の構成でリークが少ない良好な特性ものを作るのは難しい。コンデンサは２つの電極間に電荷を蓄積するのを目的とするため、電極間の中間層には必ず電子とホールの移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ利用しているため熱的に安定したリークの少ない良好な特性の中間層を得るのは難しいからである。
【００１４】
このように光電変換装置を構成するうえで重要な素子であるＴＦＴやコンデンサと、プロセス的にまたは特性的にマッチングが良くないことは複数の光センサを一次元もしくは二次元に多数配置しこの光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりが非常に悪く、低コストで高性能多機能な装置を作るうえで重大な問題になる。
【００１５】
［発明の目的］
本発明の目的はＳＮ比が高く、特性が安定している光電変換装置、及びその駆動方法及びそれを有するシステムを提供することを目的とする。
【００１６】
具体的には、本発明の光電変換装置は、光電変換素子のフラットバンド電圧の移動を抑えるために、光電変換動作をしているときと逆方向の電界を光電変換素子に印加し、結果的にダイナミックレンジを小さくしないこと、即ちＳＮ比が高く、特性が安定していることを目的とする。
【００１７】
又、本発明は、歩留まりが高く、特性が安定している光電変換装置及びそれを有するシステムを提供することを目的とする。
【００１８】
加えて本発明は、ＴＦＴと同一プロセスで形成することが可能で、生産プロセスの複雑化を生じること無く、低コストで作製可能な光電変換装置、及びその駆動方法及びそれを有するシステムを提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたもので、絶縁基板上に、第一の電極層、第一の絶縁層、光電変換半導体層、該半導体層への第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を順次堆積した光電変換素子を有する光電変換装置において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード、
（１）入射光量に応じて電荷を発生し蓄積する光電変換モード、
（２）光電変換素子をリフレッシュするリフレッシュモード、
（３）光電変換素子のフラットバンド電圧の移動を抑制するフラットバンド電圧シフト抑制モード、
を一定の順序で繰り返し動作させる為のスイッチ手段を有することを特徴とする光電変換装置を提供する。
【００２０】
又、本発明は、前記光電変換素子の各層に電界を与える以下の三つの動作モード、
（１）入射光量に応じて電荷を発生し蓄積する光電変換モード、
（２）光電変換素子内に蓄積された電荷をリフレッシュするリフレッシュモード、
（３）光電変換素子のフラットバンド電圧の移動を抑制するフラットバンド電圧シフト抑制モード、
をスイッチ手段により切り替え、さらに前記三つの動作モードを一定の順序で繰り返し動作させることを特徴とする光電変換装置の駆動方法を提案する。
【００２１】
更に、本発明は、本発明の光電変換装置と、前記光電変換装置上に設けられ、入射するＸ線を光に変換する蛍光体と、前記Ｘ線を発生させるＸ線源と、前記光電変換装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録する為の記録手段と、前記信号処理手段からの信号を表示する為の表示手段と、前記信号処理手段からの信号を電送するための電送手段と、を有するシステムを提供する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
【００２３】
［実施形態１］
本発明の実施形態１の説明の前に、以前発明者等が提案した先行技術の特願平６−３１３３９２号及びそのリフレッシュ動作の説明を行う。
【００２４】
図１０（ａ）及び図１０（ｂ）は、それぞれ順に、発明者等が以前提案した光電変換装置の光電変換素子を説明するための模式的層構成図、光電変換装置の概略的回路図である。
【００２５】
図１０（ａ）においては、１はガラスなどで形成される絶縁基板、２はＡ１やＣｒなどで形成される下部電極である。７０は電子、ホ−ル共に通過を阻止する窒化シリコン（ＳｉＮ）などで形成される絶縁層であり、その厚さはトンネル効果により電子、ホ−ルが通過できないほどの厚さである５００オングストロ−ム以上に設定される。４は水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半導体層、５は光電変換半導体層４に透明電極６側からのホ−ルの注入を阻止するａ−Ｓｉのｎ＋層で形成される注入阻止層、透明電極６はＩＴＯのようなインジウム又はスズを含む化合物、酸化物などで形成される。
【００２６】
図１０（ｂ）において、１００は図１０（ａ）で示した光電変換素子を記号化したものでＤが透明電極６側、Ｇが下部電極２側の電極を示している。１２０は光電変換素子１００に流れる電流を検出する検出部、１１０は電源部であり、電源部１１０はＤ電極に正の電位を与える正電源１１１、負の電位を与える負電源１１２と、その両者を切り換えるスイッチ１１３で構成される。スイッチ１１３はリフレッシュモ−ドではｒｅｆｒｅｓｈ側の負電源１１２に、光電変換モ−ドではｒｅａｄ側の正電源１１１に接続されるよう制御される。
【００２７】
ここで光電変換素子１００の動作について説明する。図１１（ａ）、図１１（ｂ）はそれぞれ光電変換素子１００のリフレッシュモ−ドおよび光電変換モ−ドの動作を示す光電変換部のエネルギ−バンド図で、光電変換素子の各層の厚さ方向の状態を表している。
【００２８】
図１１（ａ）のリフレッシュモ−ド（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホ−ルは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。この時一部のホ−ルと電子はｎ層５、ｉ層４において再結合して消滅する。充分に長い時間この状態が続けばｉ層４内のホ−ルはｉ層４から掃き出される。
【００２９】
この状態で図１１（ｂ）の光電変換モ−ド（ｂ）になると、Ｄ電極はＧ電極に対して正の電位が与えられるため、ｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホ−ルはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると光は吸収され、電子・ホ−ル対が発生する。この電子は電界によりＤ電極に導かれ、ホ−ルはｉ層４内を移動し絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。この時電子はＤ電極に移動し、ホ−ルはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため、電流がＧ電極から検出部１２０に流れる。この電流は光により発生した電子・ホ−ル対に対応するため入射した光に比例する。
【００３０】
ある期間光電変換モ−ド（ｂ）を保った後、再びリフレッシュモ−ド（ａ）の状態になると、ｉ層４内に留まっていたホ−ルは前述のようにＤ電極に導かれ、同時にこのホ−ルに対応した電荷が検出部１２０に流れる。このホ−ルの量は光電変換モ−ド期間に入射した光の総量に対応し、検出部１２０に流れる電荷は光の総量に対応する。この時ｉ層４内に注入される電子の量に対応した電荷も流れるが、この量はおよそ一定なため差し引いて検出すればよい。
【００３１】
つまり、光電変換部１００は、リアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量を出力することもできる。このことは発明者等が以前提案した構成例の大きな特徴といえる。検出部１２０は目的に応じて電子の流れ又はホールの流れのどちらか一方、もしくは両方を検出すればよい。また、図１１（ｃ）は後述するように、入射する光の照度が強い場合の図１１（ｂ）からしばらく経過した結果の状態図を示す。
【００３２】
ここで図１２を用いて発明者等が以前提案した光電変換装置の動作について説明する。
【００３３】
図１２は、図１０の光電変換装置における動作のタイミングチャ−トである。図中、Ｖｄｇは光電変換部１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、オンで光が入射の状態、オフで光の入射がない。つまりダ−ク状態を示している。ＩＳは検出部１２０に流れ込む電流を示し、横軸方向は時間の経過を示す。
【００３４】
初めにスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されるとリフレッシュモ−ドに入り、Ｖｄｇは負電圧となり、図１１（ａ）のようにホ−ルが掃き出され、また電子がｉ層４に注入されるにともない検出部１２０には図１２のＥで示される負の突入電流Ｅが流れる。その後リフレッシュモ−ドは終了し、スイッチ１１３がｒｅａｄ方向に接続されるとｉ層４内の電子が掃き出され正の突入電流Ｅ’が流れ光電変換モ−ドに入る。この時光が入射されているとＡで示される光電流Ａが流れる。もし同様な動作でダ−ク状態であればＡ’で示されるように電流は流れない。よって光電流Ａを直接、もしくは一定の期間、光電流Ａを積分すれば光の入射を検出できる。
【００３５】
また、Ａの状態からスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。これは直前の光電変換モ−ド期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分もしくは積分相当の値を得ればよい。直前の光電変換モ−ドで光が入射していなければ突入電流はＢ’のように小さくなり、その差を検出すれば、光の入射を検出できる。また前述の突入電流Ｅ’やＥ”はおよそ突入電流Ｂ’と等しいため、突入電流Ｂからこれらを差し引いてもよい。
【００３６】
また、さらに、同じ光電変換モ−ド期間であっても光の入射の状態が変化すれば、Ｃ、Ｃ’のように電流ＩＳは変化する。これを検出しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモ−ドにする必要はないことを示している。しかしながら、何らかの理由により、光電変換モ−ドの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図１１（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導びかれなくなり、ｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され、次の光電変換モードではＡ”のようにＡと等しい電流が得られる。
【００３７】
以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに連続的に変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることはいうまでもない。
【００３８】
また、前述の説明において、リフレッシュモードで、ｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図１１（ｃ）の状態にならなければよく、リフレッシュモードのＶｄｇの電圧、リフレッシュモードの期間、および、ｎ層５の注入阻止層の特性を決めればよい。
【００３９】
また、さらに、リフレッシュモードにおいて、ｉ層４への電子の注入は必要条件でなく、Ｖｄｇの電圧は負に限定されるものでもない。ホールの一部がｉ層４から掃き出されればよい。ホールが多数ｉ層４に留まっている場合には、たとえＶｄｇが正の電圧であってもｉ層４内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。
【００４０】
図１３（ａ）、図１３（ｂ）、図１３（ｃ）、図１３（ｄ）は、それぞれ検出部の較正例を示したものである。１２１は電流Ａｍｐで代表される電流計、１２２は電圧計、１２３は抵抗器、１２４はコンデンサ、１２５はスイッチ素子、１２６はオペアンプである。
【００４１】
図１３（ａ）は直接電流を検出するもので、電流計１２１の出力は電圧や、増幅された電流である。図１３（ｂ）は電流を抵抗器１２３に流して電圧を電圧計１２２で検出している。図１３（ｃ）は電荷をコンデンサ１２４に蓄積し、その電圧を電圧計１２２で検出している。図１３（ｄ）はオペアンプ１２６により電流の積分値を電圧として検出している。図１３（ｃ）、図１３（ｄ）においてスイッチ素子１２５は毎回の検出に対して初期値を与える役割をし、検出の方法によって高抵抗の抵抗器に置き換えることも可能である。
【００４２】
電流計や電圧計は、トランジスタやこれを組み合せたオペアンプ、抵抗、コンデンサ等で構成し、高速で動作するものを使用することができる。検出部はこれら４種に限定するものでなく、電流もしくは電荷を直接もしくは積分値を検出できればよく、電流もしくは電圧値を検出する検出器と、抵抗器、コンデンサ、スイッチ素子を組合せ、複数の光電変換部を同時もしくは順次出力するよう構成することもできる。
【００４３】
ラインセンサやエリアセンサを構成する場合は、電源部の配線やスイッチ素子と組合せてマトリックスで、例えば１０００ケ以上の光電変換部の電位を制御し、また検出して電気信号として出力する。この場合、スイッチ素子やコンデンサ、抵抗の一部は光電変換部と同一基板上に構成すると、ＳＮ比や、コスト面で有利である。この場合、発明者等が以前提案した構成例の光電変換部は、代表的なスイッチ素子であるＴＦＴと同一膜構成のため、同一プロセスで同時に形成することが可能であり、低コストで、高ＳＮ比の光電変換装置が実現できる。
【００４４】
次に、リフレッシュモードにおけるリフレッシュ電圧値による光電変換装置の特性の違いについて、以前発明者等が提案した光電変換装置を用いて説明する。
【００４５】
図１４はＴＦＴ１７００及び電源１１１５で構成される光電変換装置の１ビット等価回路図であり、図１５がその動作を示すタイミングチャートである。
【００４６】
ここでは、ＴＦＴ１７００を介して光電変換素子１００のＧ電極に正の電位を与えるリフレッシュの場合であるところの図１４に示した光電変換装置の１ビット等価回路図を用いて説明を行う。そして光電変換素子１００のＤ電極の電位は電源１１４によりＶＤに設計され、リフレッシュ動作時のＧ電極の電位は電源１１１５によりＶｒＧに設定されるものとする。
【００４７】
まず図１０（ａ）に示すように光電変換素子１００のＧ電極の電位（Ｖｏ）をＤ電極の電位（ＶＤ）以上にリフレッシュする場合（Ｖ０＝ＶｒＧ≧ＶＤ）について説明する。このような状態にリフレッシュされると光電変換素子１００のｉ層４内に留まっていたホール及びｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされていたホールの全てがＤ電極に完全に掃き出される。逆に電子はこの時Ｄ電極からｉ層４内へ流れ込み、その一部はｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされる。以下この電流を負の突入電流Ｂ，Ｂ’という。そしてリフレッシュ動作終了後、光電変換素子１００のＧ電極の電位をＧＮＤ電位等に初期化する時、ｉ層４内及び界面欠陥にトラップされていた電子が全てＤ電極へ掃き出される。以下この電流を正の突入電流Ｅ，Ｅ’という。ｉ層４と絶縁層７０との界面に存在する界面欠陥は一般にエネルギー準位が深い為、界面欠陥位置に存在する電子及びホールを移動させるエネルギー、及びほかの位置から界面欠陥位置へ電子及びホールを移動させるエネルギーは相対的に高く、見かけ上の移動度も低くなる。その為、正の突入電流がゼロになるまで、即ち界面欠陥にトラップされていた電子の全てがＤ電極へ掃き出されるまで数十マイクロ秒から数秒かかることになり、Ｇ電極リセット動作が終了しても大きな突入電流が流れる。その結果、Ｇ電極が持つ容量に蓄積された電荷の中にはノイズ成分である突入電流による電荷が含まれ、結果的にその電荷分ＳＮ比が低下してしまうのである。
【００４８】
上記の理由について、更に図１４と図１５を用いて詳細に説明する。図１４のＰａ、Ｐｂ、Ｐｃ、Ｐｄは、各々図１４におけるスイッチ素子１１２５、転送用ＴＦＴ１３００、リフレッシュ用ＴＦＴ１７００、リセット用ＴＦＴ１４００を駆動するパルスのタイミングを示している。ここでＨは各駆動素子をオン状態にするハイレベルを示しており、一般に結晶シリコン半導体スイッチ素子では＋５ｖ〜＋１２ｖ、ａ−ＳｉのＴＦＴでは＋８ｖ〜＋１５ｖ位が用いられる。又、Ｌは一般的に０ｖが多く用いられる。ＩｓとＶ０は、図１４中の矢印で示す様に、各々光電変換素子１００に一定の信号光が照射された状態において、矢印の方向へ流れる電流とＧ電極の電位を示している。ここで、Ｐａ〜Ｐｄのパルス幅を２０μｓの動作時におけるＩｓとＶ０を図１５に示している。
【００４９】
図１５において、光電変換素子１００のＧ電極電位Ｖ０は、リフレッシュ用パルスＰｃの立ち上がりから、Ｐｄのリセット用パルス立ち上がりまで一定の高い電位に保たれている。その為正の突入電流はその間に発生せず、Ｐｄのパルス立ち上がり時に初めて、界面欠陥にトラップされていた電子の掃き出しによると考えられる。正の突入電流が発生している。この正の突入電流が減衰し、ほぼゼロになるまで、発明者等の作製した装置では約８０〜１００μ秒かかる為、Ｇ電極がもつ容量に信号電荷を蓄積しはじめるＰｄのパルスの立ち下がり時には、正の突入電流が多く発生しており、図中の斜線で示した部分の電荷及び電圧値がノイズ成分として蓄積されてしまうのである。その結果、その蓄積分ＳＮ比が低下してしまうのである。正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。
【００５０】
次に、図１６を用いて光電変換素子１００をリフレッシュさせる時の印加電圧の条件について説明する。図１６は光電変換素子１００のエネルギーバンド図であり、両端の各々の電極（Ｄ電極及びＧ電極）は開放（オープン）状態である。光電変換素子１００は一般にいわれているＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造であり両端の電極に加わる電圧条件により全容量が相対的に小さい状態（デプレッション状態）と全容量が相対的に大きい状態（アキュムレーション状態）が現れる。
【００５１】
図１６における各デバイスの両端はオープンであるが、エネルギーバンド図については図１６（ｂ）の場合が上記デプレッション状態のエネルギーバンド図と同じであり、図１６（ｃ）の場合がアキュムレーション状態のエネルギーバンド図と同じである。
【００５２】
一般にＭＩＳ型のコンデンサは、作製直後において図１６の（ａ）の状態、即ちｉ層のバンドがフラットな状態（フラットバンド電圧ＶＦＢ＝０Ｖ）又は図１６（ｂ）の状態即ち若干デプレッション状態（３Ｖ≧ＶＦＢ＞０Ｖ）である事が多い。又、ＭＩＳコンデンサの両端に電圧を加える事によりＶＦＢはある程度任意の正及び負の値にする事も可能である。
【００５３】
図１０に示す１ビット回路を図１２に示すタイミングで駆動する場合、リフレッシュ時間は光電変換時間より短くすることが可能となる。２次元的に光電変換素子を配列しマトリクス駆動を行う場合は、光電変換素子の数が増えれば増えるほどリフレッシュ時間と光電変換時間の比は大きくなる。
【００５４】
又、一般にＭＩＳ型コンデンサのフラットバンド電圧ＶＦＢは、電界、時間、温度に大きく依存することが知られているが、本発明の光電変換装置における光電変換素子はリフレッシュ時においてフラットバンド電圧ＶＦＢは正の電圧方向へ移動し、反対に光電変換時にはフラットバンド電圧ＶＦＢは負の電圧方向へ移動する。
【００５５】
よって本発明の図１０に示す光電変換装置における光電変換素子はフラットバンド電圧ＶＦＢが結果的に負の電圧方向に移動し、光電変換素子のダイナミックレンジを小さくしてしまう。そうなると、光電変換装置としてのＳＮ比は小さくなり、安定した特性が得られなくなってしまう。
【００５６】
又、ここで正の突入電流（減衰時間が長く、且つ電流値が大であること）をもたらす電圧値の条件を以下においてまとめる。まず、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロの時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ）より高ければ、即ちＶｒＧ＞ＶＤであれば、上述した問題の正の突入電流が流れる。
【００５７】
又、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロでない時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ）からＶＦＢを差し引いた電圧値よりも高ければ、即ちＶｒＧ≧ＶＤ−ＶＦＢであれば上述した問題の正の突入電流が流れるのである。
【００５８】
上記のメカニズムを図１７を用いて説明する。図１７はＶｒＧ≧ＶＤ−ＶＦＢの場合の光電変換素子１００のエネルギーバンド図で、図１７（ａ）の下部電極２から透明電極６の各層の厚さ方向の状態を表している。リフレッシュ動作の図１７（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。又、ｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはある程度の時間を費しＤ電極に導かれ、ｉ層４に注入された電子のうち一部は逆に、ある程度の時間を費してｉ層４と絶縁層７０の界面欠陥にトラップされる。この時一部のホールと電子はｎ層５、ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。この状態で光電変換動作の図１７（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。そしてｉ層４と絶縁層７０の界面欠陥にトラップされていた電子は、ある程度時間を費してＤ電極へ導かれる。この界面欠陥にトラップされていた電子が前述した問題の突入電流の原因である。ここでホールはｎ層５が注入阻止層として働く為、ｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できない為、ｉ層４内に留まることになる。そしてある期間光電変換動作の図１７（ｂ）を保った後の状態が図１７（ｃ）である。
【００５９】
次に、このようなリフレッシュ条件における光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）について説明する。図１４に示される光電変換素子１００のＤ・Ｒを電荷量で示すと、Ｄ・Ｒ＝ＶｒＧ×Ｃｓとなる。ここでＣｓは光電変換素子１００の容量である。よって、光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）はリフレッシュ電圧ＶｒＧが高いほど大きくなる。そのため光電変換素子１００に照射される信号光が多く得られる場合は光による信号量を多く得ることができるのでＳＮ比が大きくなる。
【００６０】
次に、光電変換素子１００のＧ電極の電位（Ｖ０）以下にリフレッシュする場合（ＶｒＧ＜ＶＤ−ＶＦＢ）について説明する。
【００６１】
図１８は、光電変換装置の１ビットの概略的等価回路図である。図１９は図１８の光電変換装置を実際に駆動した時のタイミングチャートである。
【００６２】
図１８において図１４と同じ番号で示される部分については同じものを示しているので説明は省略する。図１４に示される概略的等価回路と図１８に示される概略的等価回路との違いはＴＦＴ１７００に接続される電源１１１５の大きさである。なお、ここで光電変換素子１００は図１０（ａ）と同一の構造をしているので、ｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキヤリアはホールである。その為注入が阻止されるキヤリア１個の電荷をｑとすると、この場合もｑ＞０となる。
【００６３】
なお、図１８において信号検出部は図１８の点線内の検出手段とＴＦＴ１３００及びハイレベルパルスＰｂを印加する手段を含む。
【００６４】
図１８において図１４と異なる点は、光電変換素子１００のリフレッシュ動作においてＧ電極に正の電位を与える電源１１１５の電位ＶｒＧが、Ｄ電極に正の電位を与える電源１１４の電位ＶＤに比べて低くしている点のみである。詳細にいえば、光電変換素子１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶＦＢ）が存在するので実際には、図１４の例ではＶｒＧ≧ＶＤ−ＶＦＢの状態で駆動していたのに対し、図１８ではＶｒＧ＜ＶＤ
−ＶＦＢの状態で駆動するのである。
【００６５】
次に図１９においてＶｒＧ＜ＶＤ−ＶＦＢの状態での光電変換装置の動作を説明する。図１９において図１５と異なる点は、光電変換素子１００の電流ＩＳと電流ＩＳによるＧ電極の電位Ｖ０の振舞いである。
【００６６】
図１９において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換素子１００のＧ電極に電圧ＶｒＧ（ＶｒＧ＜ＶＤ−ＶＦＢ）が印加されると光電変換素子１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。この時、ｉ層と絶縁層の界面欠陥にトラップされていたホールのほぼ全てはそのままの状態であると考えられる。又、この時電子はＤ電極に掃き出された一部のホールに相当する量もしくはそれ以下の数量がＤ電極からｉ層内へ流れ込むが、ｉ層内における電界はＧ電極側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラップされる電子はほぼゼロであると考えられる。よって図１９におけるＩＳはＰｃのリフレッシュパルス立ち上がり時において小さな負の突入電流しか生じることなく、又減衰時間も短くなっている。又、Ｐｃのリフレッシュパルス立ち上がりからＰｄのＧ電極リセットパルス立ち上がりまでのＧ電極の電圧Ｖ０はＶｒＧにほぼ一致しており、その電位はＶＤ−ＶＦＢより下がっていることを図１９は示している。
【００６７】
次にＧ電極リセットパルスが立ち上がり、光電変換素子１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出すことになる。この時、ｉ層と絶縁層の界面欠陥には電子は存在しない為、電子は少量で且つ瞬時に流れ出ると考えられる。又、この時界面欠陥に存在するホールはほとんど移動しないと思われる。よってＰｄのＧ電極リセットパルス立ち上がり時において、ＩＳは小さな正の突入電流しか生じることなく、又減衰時間も短くなっている。ＰｄのＧ電極リセットパルスの立ち上がりから立ち下がりまでを約２０マイクロ秒で動作させると、図のように光電変換動作開始となるＰｄのパルスの立ち下がり時には、ほぼ突入電流はゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換素子１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。
【００６８】
発明者等が以前提案した構成例における基本的なメカニズムについて図を用いてさらに以下で説明する。
【００６９】
図２０（ａ）〜図２０（ｃ）はＶｒＧ＜ＶＤ−ＶＦＢの場合の光電変換素子１００の動作を示すエネルギーバンド図であり、図１７（ａ）〜図１７（ｃ）に示したエネルギーバンド図に対応している。
【００７０】
リフレッシュ動作の図２０（ａ）において、Ｄ電極はＧ電極に対して正の電位が与えられている為、ｉ層４中の黒丸で示されたホールの一部が電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。ここでｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはほとんど移動せず、又電子が界面欠陥にトラップされることもない。
【００７１】
この状態で光電変換動作の図２０（ｂ）になるとＧ電極はＤ電極に対して更に大きな負の電位が与えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれるが、界面欠陥にトラップされた電子はほとんど存在しない為、先に説明した図１４の光電変換装置で問題となる突入電流はほとんど存在しなくなる。
【００７２】
そしてある期間光電変換動作の図２０（ｂ）を保った後の状態の図２０（ｃ）になる。
【００７３】
このようにＶｒＧ＜ＶＤ−ＶＦＢの条件にリフレッシュする場合においては、ｉ層４と絶縁層７０の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。
【００７４】
しかしながら、このようなリフレッシュ条件であり、図１８に示される光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）は、Ｄ・Ｒ＝ＶｒＧ×Ｃｓとなり、ＶｒＧ≧ＶＤ−ＶＦＢの場合に比べて、ＶｒＧ＜ＶＤ−ＶＦＢの場合のダイナミックレンジは小さくなる。その為、信号処理が多い場合には、信号光による発生電荷が飽和し、ＳＮ比を下げることが生じる。
【００７５】
ここで以前発明者等が提案した光電変換装置において、ＳＮ比を保ち特性を安定させるべき項目について再度説明する。
【００７６】
図１０に示す１ビット回路を図１２に示すタイミングで駆動する場合リフレッシュ時間は光電変換時間より短くすることが可能となる。２次元的に光電変換素子を配列しマトリクス駆動を行う場合は光電変換素子の数が増えれば増えるほどリフレッシュ時間と光電変換時間の比は大きくなる。
【００７７】
又、一般にＭＩＳ型コンデンサのフラットバンド電圧ＶＦＢは、電界、時間、温度に大きく依存することが知られているが、本発明の光電変換装置における光電変換素子はリフレッシュ時においてフラットバンド電圧ＶＦＢは正の電圧方向へ移動し、反対に光電変換時にはフラットバンド電圧ＶＦＢは負の電圧方向へ移動する。
【００７８】
よって本発明の図１０に示す光電変換装置における光電変換素子はフラットバンド電圧ＶＦＢが結果的に負の電圧方向に移動し、光電変換素子のダイナミックレンジを小さくしてしまう。そうなると、光電変換装置としてのＳＮ比は小さくなり、安定した特性が得られなくなってしまう。
【００７９】
以上の点を鑑み、本発明において新たに考案した実施形態が以下に示すものである。
【００８０】
図１は本発明による第１の実施形態に係る光電変換装置の１ビットの等価回路図である。図１において、図１０（ｂ）と同じ番号で示される部分は同じものを示す。
【００８１】
図１０（ｂ）と異なる点は、光電変換素子１００のフラットバンド電圧（ＶＦＢ）の移動を抑えるための電源１１５が追加されており、光電変換素子１００が光電変換モード時とは逆の電界が印加されるよう電源１１５が配置されている。
【００８２】
図１においては、光電変換モードとして電源１１１を光電変換素子１００のＤ電極に正の電圧を印加して光電変換の電荷を読出し、次にリフレッシュモードとして電源１１２の負の電圧を印加して光電変換素子に蓄えられて読み出されなかった残余の電荷を放電し、その後に更にフラットバンド電圧シフト抑制モードとして負の大きな電圧を印加して光電変換素子の残余の電荷を放電することで、光量に応じた正確な電荷を読み出すことができ、且つサイクル的に高速で短時間の繰り返し読出しを可能として、Ｓ／Ｎの高い画像信号を得ることができる。ここで、光電変換素子１００のＤ電極のリフレッシュ電源１１２を負の値に設定しているが、上記で説明したように突入電流を小さくする目的でリフレッシュ電源１１２を正の値で用いることも可能である。
【００８３】
また、ここでは電源１１５を比較的大きな電圧を印加できる電源にすることにより、フラットバンド電圧の移動を抑制する時間、即ち電源１１５をスイッチ１１３の可動接点を接続する時間を比較的短くすることを可能とし、総合的な光電変換装置の駆動時間を短くすることが可能となる。
【００８４】
このような回路にすることにより、光電変換素子１００は光電変換モード（ｒｅａｄ側にスイッチ１１３が接続された状態）とリフレッシュモード（ｒｅｆｒｅｓｈ側にスイッチ１１３が接続された状態）とフラットバンド電圧シフト抑制モード（ｃｏｍｐｅｎｓａｔｉｏｎ側にスイッチ１１３が接続された状態）を、順番に切り替えて駆動することが可能となり、上記で説明したフラットバンド電圧のシフトを小さくすることが可能となる。この為センサのダイナミックレンジが小さくなることを防ぐことができ、高いＳＮ比を保ち、安定した特性を得ることが可能となる。
【００８５】
上記フラットバンド電圧シフト抑制モードの場合を言い換えれば、フラットバンド電圧抑制モードが、光電変換素子の第一の電極層の電圧（ＶｒＧ）と第一の型のキャリアの電荷（ｑ）との積（ＶｒＧ・ｑ）が第二の電極層の電圧（ＶＤ）から、フラットバンド電圧（ＶＦＢ）を差し引いた電圧（ＶＤ−ＶＦＢ）と前記第一の型のキャリアの電荷（ｑ）との積｛（ＶＤ−ＶＦＢ）・ｑ｝より大きい条件
（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）
により各層に電界を与えられる動作モードであることを意味する。
【００８６】
具体的に説明すれば、本光電変換装置の使用において、長時間駆動される状態、即ち光電変換モードでは（（ＶｒＧ・ｑ）＜（ＶＤ・ｑ−ＶＦＢ・ｑ）の状態となり、光電変換素子のフラットバンド電圧が負の方向へ移動してしまう。これを戻すために、本発明においては、フラットバンド電圧シフト抑制モードを設定し、上記と反対の状態、即ち（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）の状態にすることにより、フラットバンド電圧の移動を戻し、それによりダイナミックレンジの低下を防いでいる。
【００８７】
［実施形態２］
図２は本発明の光電変換装置の第２の実施形態を示す全体回路図であり、図３（ａ）は本実施形態中の１画素に相当する各素子の平面図、図３（ｂ）は図３（ａ）のＡ−Ｂ線断面図である。
【００８８】
図２において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレッシュ用電源、Ｖｃはフラットバンド電圧シフト抑制用電源であり、各電源は各々スイッチＳＷｓ、スイッチＳＷｇ、スイッチＳＷｃを介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続されている。ここで、センサのＧ電極に印加される各電源の電位はＶｃ＞Ｖｇ＞０＞Ｖｓと設定している。スイッチＳＷｓ、スイッチＳＷｇ、スイッチＳＷｃは直接にシフトレジスタＳＲ３に接続されており、スイッチＳＷｓ、スイッチＳＷｇ、スイッチＳＷｃは同時にオンしないように制御されている。又、各スイッチのオン時間は任意に設定可能である。
【００８９】
１画素は１個の光電変換素子とコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施形態の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖｏｕｔ）。また１ブロック内の３画素を横方向に配置し、３ブロックを順に縦に配置することにより各画素を二次元的に配置している。
【００９０】
図中破線で囲んだ部分は大面積の同一絶縁基板上に形成されているが、このうち第１画素に相当する部分の平面図を図３（ａ）に示す。また図中破線Ａ−Ｂで示した部分の断面図を図３（ｂ）に示す。Ｓ１１は光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、およびＳＩＧは信号配線である。本実施形態においてはコンデンサＣ１１と光電変換素子Ｓ１１とは特別に素子を分離しておらず、光電変換素子Ｓ１１の電極の面積を大きくすることによりコンデンサＣ１１を形成している。これは本実施形態の光電変換素子とコンデンサが同じ層構成であるから可能なことである。また、画素上部にはパッシベーション用窒化シリコン膜ＳｉＮとヨウ化セシウム等の蛍光体ＣｓＩが形成されている。上方よりＸ線（Ｘ−ｒａｙ）が入射すると蛍光体ＣｓＩより光（破線矢印）に変換され、この光が光電変換素子に入射される。なお、パシベーション材や蛍光体材料は上記に限らず、本機能を有すれば、他の材料でもよい。
【００９１】
次に図２乃至図４を用いて本実施形態の光電変換装置の動作について説明する。
【００９２】
図４は本実施形態の動作を示すタイミングチャートである。はじめにシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がオンして導通し、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。
【００９３】
これと同時にシフトレジスタＳＲ３がＲＦにＨｉを出力しスイッチＳＷｇがオンし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖｇになる。リフレッシュ用電源のＶｇ＞０を選択した場合は、先に図１４で説明したＶｒＧ≧ＶＤ−ＶＦＢと同じ条件になる為、先に説明したようにＶｇ＜０を選択した図１８のＶｒＧ＜ＶＤ−ＶＦＢの条件と比較して突入電流が多く発生し、ノイズが増える。しかしながら光電変換素子のダイナミックレンジは増大する。その後全光電変換素子Ｓ１１〜Ｓ３３はリフレッシュモードになりリフレッシュされる。
【００９４】
つぎにシフトレジスタＳＲ３がＲＦにＬｏを、ＲＥにＨｉを出力しスイッチＳＷｇがオフし、スイッチＳＷｓがオンし、全光電変換素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源Ｖｓにより負電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。この状態でシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＬｏが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３がオフし全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３３によって電位は保持される。しかしこの時点ではＸ線は入射されていないため全光電変換素子Ｓ１１〜Ｓ３３には光は入射されず光電流は流れない。この状態でＸ線がパルス的出射され人体等を通過し蛍光体ＣｓＩに入射さると光に変換され、その光がそれぞれの光電変換素子Ｓ１１〜Ｓ３３に入射する。この光は人体等の内部構造の情報が含まれている。この光により流れた光電流は電荷としてそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積されＸ線の入射終了後も保持される。つぎにシフトレジスタＳＲ１により制御配線ｇ１にＨｉの制御パルスが印加され、シフトレジスタＳＲ２の制御配線ｓｇ１〜ｓｇ３への制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ３３、スイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力される。これにより人体等の内部構造の二次元的情報がｖ１〜ｖ９として得られる。
【００９５】
その後、シフトレジスタＳＲ３のＲＥはＬｏになり、ＣＯがＨｉとなる。又、シストレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がオンし導通し、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。よって、全光電変換素子Ｓ１１〜Ｓ３３のＧ電極は正の電位（Ｖｃ）になり、全光電変換素子Ｓ１１〜Ｓ３３はフラットバンド電圧シフトモードになる。
【００９６】
静止画像を得る場合はここまでの動作であるが、動画像を得る場合はここまでの動作を繰り返す。一般に動画像を得る場合は静止画像を得る場合と比較して照射されるＸ線の強度は弱いが、照射時間は長い場合が多い。その為、信号光量が多くなり、大きなダイナミックレンジが必要となる。また、一般に動画像を得る場合は、おおまかな位置決めをする場合が多く、多少のノイズ等は無視できる場合が多い。よって動画像を得る場合はダイナミックレンジが大きいＶｒＧ≧ＶＤ−ＶＦＢの条件即ちＶｇ＞０を選択する方がよい。このように本実施形態においては必要とする画像毎にリフレッシュ電圧を変えることが可能となる。
【００９７】
また、第１の実施形態と同様に、ほん実施形態においても、フラットバンド電圧抑制モードが、光電変換素子の第一の電極層の電圧（ＶｒＧ）と第一の型のキャリアの電荷（ｑ）との積（ＶｒＧ・ｑ）が、第二の電極層の電圧（ＶＤ）から、フラットバンド電圧（ＶＦＢ）を差し引いた電圧（ＶＤ−ＶＦＢ）と、第一の型のキャリアの電荷（ｑ）との積｛（ＶＤ−ＶＦＢ）・ｑ｝より大きい条件、
（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）
により各層に電界を与えられる動作モードであれば、ダイナミックレンジ（Ｄ・Ｒ）を高く、Ｓ／Ｎの良い特性を得ることができる。
【００９８】
より具体的に説明すれば、本光電変換装置の使用において、長時間駆動される状態、即ち光電変換モードでは（（ＶｒＧ・ｑ）＜（ＶＤ・ｑ−ＶＦＢ・ｑ）の状態となり、光電変換素子のフラットバンド電圧が負の方向へ移動してしまう。これを戻すために、本発明においては、フラットバンド電圧シフト抑制モードを設定し、上記と反対の状態、即ち（ＶｒＧ・ｑ）≧（ＶＤ・ｑ−ＶＦＢ・ｑ）の状態にすることにより、フラットバンド電圧の移動を戻し、それによりダイナミックレンジを高くすることができる。
【００９９】
図１と同様に、図２においては光電変換素子１００のＧ電極のリフレッシュ電源Ｖｇを正の値に設定しているが、上記で説明したように突入電流を小さくする目的でリフレッシュ電源Ｖｇを負の値で用いることも可能である。
【０１００】
また、ここでは電源Ｖｃを比較的大きな電圧を印加できる電源にすることにより、フラットバンド電圧の移動を抑制する時間即ち、ＳＷｃをオンする時間を比較的短くすることを可能とし、総合的な光電変換装置の駆動時間を短くすることが可能となる。
【０１０１】
本実施形態の光電変換装置は第１の実施形態と同様に、光電変換モードとリフレッシュモードとフラットバンド電圧シフト抑制モードを、順番に切り替えて駆動することが可能となり、上記で説明したフラットバンド電圧のシフトを小さくすることが可能となる。この為センサのダイナミックレンジが小さくなることを防ぐことができ、高いＳＮ比を保ち、安定した特性を得ることが可能となる。
【０１０２】
本実施形態では光電変換素子のＧ電極が共通に接続され、この共通の配線をスイッチＳＷｇとスイッチＳＷｓとスイッチＳＷｃを介してリフレッシュ用電源Ｖｇ、読み出し用電源Ｖｓ及びフラットバンド電圧抑制電源Ｖｃに接続しているため、全光電変換素子を同時にリフレッシュモードと光電変換モード及びフラットバンド電圧抑制モードに切り換えることができる。このため複雑な制御なくして１画素あたり１個のＴＦＴで光出力を得ることができる。
【０１０３】
又、本実施形態では９個の画素を３×３に二次元配置し３画素ずつ同時に、３回に分割して転送・出力したがこれに限らず、例えば縦横１ｍｍあたり５×５個の画素を、２０００×２０００個の画素として二次元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。これをＸ線フィルムの代わりにＸ線発生器と組み合わせ、Ｘ線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴで映し出すことが可能で、さらに出力をディジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。
【０１０４】
図５、図６に２０００×２０００個の画素を持つ検出器の実装を示す概念図を示す。２０００×２０００個の検出器を構成する場合、図２で示した破線内の素子を縦・横に数を増せば良いが、この場合制御配線もｇ１〜ｇ２０００と２０００本になり信号配線ＳＩＧもｓｉｇ１〜ｓｉｇ２０００と２０００本になる。またシフトレジスタＳＲ１や検出用集積回路ＩＣも２０００本の制御・処理をしなければならず大規模となる。これをそれぞれ１チップの素子で行なうことは１チップが非常に大きくなり製造時の歩留りや価格等で不利である。そこで、シフトレジスタＳＲ１は例えば１００段ごと１個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１−２０）を使用すればよい。また検出用集積回路も１００個の処理回路ごと１個のチップに形成し、２０個（ＩＣ１〜ＩＣ２０）を使用する。
【０１０５】
図５には左側（Ｌ）に２０チップ（ＳＲ１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装し、１チップあたり１００本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接続している。図５中破線部は図２の破線部に相当する。また外部への接続は省略している。また、ＳＷｇ、ＳＷｓ、ＳＷｘ、Ｖｇ１、Ｖｇ２、ＲＦ等も省略している。集積用回路ＩＣ１〜ＩＣ２０からは２０本の出力（Ｖｏｕｔ）があるが、これらはスイッチ等を介して１本にまとめたり、２０本をそのまま出力し並列処理すればよい。
【０１０６】
あるいは図６に示すように左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してもよい。この構成は上・下・左・右側（Ｕ・Ｄ・Ｌ・Ｒ）にそれぞれ各配線を１０００本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、歩留りが向上する。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，…ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…ｇ２０００とし、つまり奇数番目の制御線を左側（Ｌ）、偶数番目の制御線を右側（Ｒ）に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく一層歩留りが向上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。また、図示していないが別の実施形態として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０１〜ｇ３００，…ｇ１８０１〜ｇ１９００、右側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップごと連続な制御線を振り分け、これを左・右側（Ｌ・Ｒ）交互に振り分ける。こうすると、１チップ内は連続に制御でき、駆動タイミングが楽で回路を複雑にしなくてよく安価なものが使用できる。上側（Ｕ）、下側（Ｄ）についても同様で、連続な処理が可能で安価な回路が使用できる。
【０１０７】
また図５、図６に示される例は共に１枚の基板上に破線部の回路を形成した後、その基板上にチップを実装してもよいし、別の大きな基板上に破線部の回路基板とチップを実装してもよい。また、チップをフレキシブル基板上に実装して破線部の回路基板に貼り付け接線してもよい。
【０１０８】
またこのような非常に多くの画素をもつ大面積の光電変換装置は従来の光センサを用いた複雑な工程では不可能であったが、本発明の光電変換装置の工程は各素子を共通な膜で同時に形成しているため工程数が少なく、簡易的な工程で済むため高歩留まりが可能で低コストで大面積・高性能の光電変換装置の生産を可能としている。また、コンデンサと光電変換素子とが同じ素子内で構成でき、実質上素子を半減することが可能でさらに歩留まりを向上できる。
【０１０９】
本実施形態をまとめれば、光電変換素子を一次元または二次元的に複数個配置し、光電変換素子毎にスイッチ素子を接続すると共に、全光電変換素子を複数のｎブロックに分割し、各ブロック毎に前記スイッチ素子を動作させることにより複数のｎブロックに分割したｎ×ｍ個の全光電変換素子の光信号をマトリクス信号配線により出力し、マトリクス信号配線の交差部が、少なくとも第一電極層、絶縁層、半導体層、第二の電極層の順の積層構造で構成され、この積層構造の各層が光電変換素子の第一の電極層、絶縁層、光電変換半導体層、第二の電極層の各層と同一層から形成されており、且つ同じ膜厚であることを特徴とし、かかる構成によって、フラットバンド電圧抑制電源の供給を適切に行うことで、ダイナミックレンジ、Ｓ／Ｎ等で優れた特性を得ることができる。フラットバンド電圧抑制駆動も各ライン毎に同時に行うことができるため、読み取り時間を殆ど増加させることなく、ＶＦＢ戻しを２次元的な大面積においても行うことができる。
【０１１０】
［実施形態３］
図７は本発明の光電変換装置を用いたシステム全体を表す模式的ブロック図である。６００１はａ−Ｓｉセンサ基板である。この図では複数のシフトレジスタＳＲ１を直列に、また検出用集積回路ＩＣも複数で駆動している。検出用集積回路ＩＣの出力は処理回路６００８内のアナログ−デジタル変換器６００２に入力されデジタル化される。この出力は固定パターン補正用の引き算器６００３を介してメモリ６００４に記憶される。メモリ６００４の中の情報はコントローラ６００５により制御されバッファ６００６を介し信号処理手段としてのイメージプロセッサ６００７に転送され、そこで画像処理される。
【０１１１】
図８（ａ）、図８（ｂ）は本発明をＸ線検出用の光電変換装置に適用した場合の模式的構成図及び模式的断面図である。
【０１１２】
光電変換素子とＴＦＴは、ａ−Ｓｉセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基台６０１２の上に接着され、大型の光電変換装置を構成する基台６０１２の下には基板６０１８に搭載された処理回路６０１９内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視光に変換するための蛍光体６０３０、例えばＣｓＩが、塗布または貼り付けられている。前述の図２で説明したＸ線検出方法と同じ原理に基き、この光電変換装置は、Ｘ線を検出することができる。本実施形態では図８（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【０１１３】
図９は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。
【０１１４】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【０１１５】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどで、ディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【０１１６】
【発明の効果】
以上説明したように、本発明の光電変換装置は、光電変換モードとリフレッシュモードとフラットバンド電圧シフト抑制モードを順番に切り替えて駆動することが可能となり、フラットバンド電圧のシフトを小さくすることが可能となる。この為センサのダイナミックレンジが小さくなることを防ぐことができ、高いＳＮ比を保ち、安定した特性を得ることが可能となる。
【０１１７】
さらに、以上説明したように本発明によればＳＮ比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。
【０１１８】
また上記したような優れた特性を有する光電変換装置を利用することでより低コストで大面積・高機能・高特性のファクシミリやＸ線レントゲン装置を提供できる。
【図の簡単な説明】
【図１】本発明の実施形態１の光電変換装置を説明するための１ビット等価回路図である。
【図２】本発明の実施形態２の光電変換装置を説明するための概略的回路図である。
【図３】本発明の光電変換装置の一例を説明する為の模式的平面図（ａ）及び模式的断面図（ｂ）である。
【図４】本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図５】本発明の光電変換装置の実装例を説明するための模式的配置構成図である。
【図６】本発明の光電変換装置の実装例を説明するための模式的配置構成図である。
【図７】本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。
【図８】Ｘ線検出用装置に適用した場合の一例を説明する模式的構成図（ａ）、模式的断面図（ｂ）である。
【図９】本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。
【図１０】発明者等が以前提案した電変換部の構成例を説明する模式的断面図（ａ）、及び概略的回路図（ｂ）である。
【図１１】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１２】発明者等が以前提案した光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図１３】検出部の構成例を説明するための概略的回路図である。
【図１４】本発明の光電変換装置を説明するための概略的回路図である。
【図１５】光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図１６】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１７】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１８】光電変換装置を説明するための概略的回路図である。
【図１９】光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図２０】
光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図２１】光センサの構成の一例を説明する模式的断面図である。
【図２２】光センサの構成の一例を説明する模式的断面図である。
【図２３】光センサのゲート絶縁膜の厚さに対する歩留まりの関係グラフである。
【符号の説明】
１  絶縁基板
２  下部電極
４  ｉ層
５  ｎ層
６，６０  透明電極
７，７０  絶縁層
１００  光電変換素子
１１１  読出し用電源
１１２    リフレッシュ用電源
１１３    電源切り換えスイッチ
１１５  フラットバンド電圧シフト用電源
１２０  電流検出器
２００  リフレッシュ用ＴＦＴ
３００  転送用ＴＦＴ
４００  リセット用ＴＦＴ
１１２５  スイッチ素子
１３００  転送用ＴＦＴ
１４００  リセット用ＴＦＴ
１７００  リフレッシュ用ＴＦＴ
【図１】
0003560298.tif 000002
【図２】
0003560298.tif 000003
【図３】
0003560298.tif 000004
【図４】
0003560298.tif 000005
【図５】
0003560298.tif 000006
【図６】
0003560298.tif 000007
【図７】
0003560298.tif 000008
【図８】
0003560298.tif 000009
【図９】
0003560298.tif 000010
【図１０】
0003560298.tif 000011
【図１１】
0003560298.tif 000012
【図１２】
0003560298.tif 000013
【図１３】
0003560298.tif 000014
【図１４】
0003560298.tif 000015
【図１５】
0003560298.tif 000016
【図１６】
0003560298.tif 000017
【図１７】
0003560298.tif 000018
【図１８】
0003560298.tif 000019
【図１９】
0003560298.tif 000020
【図２０】
0003560298.tif 000021
【図２１】
0003560298.tif 000022
【図２２】
0003560298.tif 000023
【図２３】
0003560298.tif 000024