(57)【特許請求の範囲】
【請求項１】
２つの入力電圧が供給され、入力された前記入力電圧に基づいて差動増幅した差動出力電圧を出力する差動増幅回路と、
前記差動出力電圧をレベルシフトして出力するレベルシフト回路と、
前記差動出力電圧と前記レベルシフトされた電圧とに基づいて、電源電圧が供給される電源電圧端子と出力端子との間並びに接地電圧が供給される接地電圧端子と該出力端子との間の導通状態を制御し、該出力端子からこの導通状態に応じた出力電圧を出力するプッシュプル回路と、
一定電流を生成する定電流回路と、
電源電圧が供給される電源電圧端子と出力ノードの間に直列接続され、それぞれが第１のスレッショルド電圧と第２のスレッショルド電圧を持つ第１と第２のトランジスタと、接地電圧が供給される接地電圧端子と前記出力ノードの間の導通状態を前記一定電流に応じて制御する第３のトランジスタとを有するバイアス回路とを有し、
前記第３のトランジスタにより制御される前記導通状態に応じて、前記バイアス回路は前記電源電圧より前記第１と第２のトランジスタのスレッショルド電圧分レベルシフトされたバイアス電圧を前記出力ノードに供給し、
前記レベルシフト回路は直列接続された２つのトランジスタから構成され、該２つのトランジスタのうちの一方のトランジスタのゲート電極には前記差動出力電圧が供給され、該２つのトランジスタのうちの他方のトランジスタのゲート電極には前記バイアス回路の前記出力ノードの電圧が供給される
ことを特徴とする演算増幅器。
【請求項２】
前記第１及び前記第２のトランジスタは、ゲート電極の一方がソース電極あるいはドレイン電極の一方と接続された構成であることを特徴とする請求項１記載の演算増幅器。
【請求項３】
前記レベルシフト回路の前記２つのトランジスタはディプレッション型のトランジスタであることを特徴とする請求項１または請求項２記載の演算増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器に関する。特に、出力段としてプッシュプル回路を備える演算増幅器に関するものである。
【０００２】
【従来の技術】
プッシュプル回路を出力段に備える演算増幅器の回路例を図２に示す。図２の場合、演算増幅器は、入力ＩＮ１及びＩＮ２を差動増幅する差動増幅回路１と、その出力Ｎ１をレベルシフトして出力するレベルシフト回路２と、出力Ｎ１とそのレベルシフト後の出力Ｎ２とを入力してプッシュプル動作するプッシュプル回路３と、バイアス回路４とから構成されている。
【０００３】
ここで、プッシュプル回路３は、互いに逆極性のトランジスタＰ１及びｎ３の直列接続でなり、出力Ｎ１をＰＭＯＳトランジスタＰ１のゲートに、出力Ｎ２をＮＭＯＳトランジスタｎ３のゲートに入力している。プッシュプル回路３は、この２つの入力により動作し、これに対する出力を２つのトランジスタＰ１及びｎ３の接続中点であるドレイン端子から後段に出力するようになっている。
【０００４】
なお、レベルシフト回路２を構成するＮＭＯＳトランジスタｎ１及びｎ２の相互コンダクタンスｇｍが同じである場合には、次の（１）  式で表されるように、差動出力Ｎ１及びＮ２のレベルシフト電圧がバイアス回路４の出力Ｎ３に等しくなる。
【０００５】
Ｎ１−Ｎ２＝Ｎ３                                              …（１）
【０００６】
【発明が解決しようとする課題】
ところが、上記構成の演算増幅器では、ＰＭＯＳトランジスタのスレッショルド電圧をＶＴＰ、ＮＭＯＳトランジスタのスレッショルド電圧をＶＴＮとした場合に、次の（２）  式で与えられる条件が成り立つと、トランジスタＰ１及びｎ３が常にオン領域で動作するようになり、プッシュプル回路３に流れるいわゆるアイドリング電流が増加してしまうという問題があった。
【０００７】
ＶＤＤ−｜ＶＴＰ｜−ＶＴＮ＜Ｎ３                              …（２）
しかも、（２）  式には、電源変動、プロセス変動、バイアス電圧変動等の様々な要因が含まれているため、制御が難しい。
【０００８】
本発明は、以上の点を考慮してなされたもので、従来の構成の演算増幅器に比して、電源変動やプロセス変動等に対する消費電力の増加が少なくて済むバイアス状態が安定な演算増幅器を提供しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため、本発明の演算増幅器は、（ア）２つの入力電圧が供給され、入力された前記入力電圧に基づいて差動増幅した差動出力電圧を出力する差動増幅回路と、（イ）前記差動出力電圧をレベルシフトして出力するレベルシフト回路と、（ウ）前記差動出力電圧と前記レベルシフトされた電圧とに基づいて、電源電圧が供給される電源電圧端子と出力端子との間並びに接地電圧が供給される接地電圧端子と該出力端子との間の導通状態を制御し、該出力端子からこの導通状態に応じた出力電圧を出力するプッシュプル回路と、（エ）一定電流を生成する定電流回路と、（オ）電源電圧が供給される電源電圧端子と出力ノードの間に直列接続され、それぞれが第１のスレッショルド電圧と第２のスレッショルド電圧を持つ第１と第２のトランジスタと、接地電圧が供給される接地電圧端子と前記出力ノードの間の導通状態を前記一定電流に応じて制御する第３のトランジスタとを有するバイアス回路とを有し、（カ）前記第３のトランジスタにより制御される前記導通状態に応じて、前記バイアス回路は前記電源電圧より前記第１と第２のトランジスタのスレッショルド電圧分レベルシフトされたバイアス電圧を前記出力ノードに供給し、（キ）前記レベルシフト回路は直列接続された２つのトランジスタから構成され、該２つのトランジスタのうちの一方のトランジスタのゲート電極には前記差動出力電圧が供給され、該２つのトランジスタのうちの他方のトランジスタのゲート電極には前記バイアス回路の前記出力ノードの電圧が供給されることを特徴とする。
【００１０】
すなわち、レベルシフト回路におけるレベルシフト電圧を、定電流回路で生成された一定電流を基にバイアス回路が発生したバイアス電圧で設定することを特徴とする。
【００１１】
本発明の演算増幅器においては、電源変動やＶＴ変動の影響を受けず一定電流を出力する定電流回路の出力電流でバイアス電圧を生成し、当該バイアス電圧でレベルシフト回路のレベルシフト電圧を設定するので、電源変動等によらずレベルシフト回路の動作条件を一定に保つことができる。これにより、アイドリング電流の増加が有効に防止される。
【００１２】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、図面について、本発明にかかる演算増幅器の第１の実施形態を説明する。
【００１３】
図１は、第１の実施形態にかかる演算増幅器の回路構成であり、バイアス回路４をバイアス回路４と定電流回路５とによって構成した点を除いて、従来例で説明した演算増幅器と同様の構成を有している。
【００１４】
ここで、定電流回路５は、抵抗Ｒ２とトランジスタＰ３、Ｐ４、ｎ６、Ｎ７とから構成されており、電流Ｉ１にＶＴ変動や電源変動の影響が現れない電流値が一定の定電流源が実現されている。
【００１５】
一方、バイアス回路４は、定電流回路５のトランジスタｎ６と電流ミラーを構成するトランジスタｎ４と、ドレイン・ゲートが共通なトランジスタＰ２及びｎ５とで構成されてなる。
【００１６】
次に、かかる構成の演算増幅器の動作状況を説明する。
【００１７】
第１の実施形態の場合も、差動増幅回路１で差動増幅された出力Ｎ１がプッシュプル回路３のトランジスタＰ１のゲートに入力され、また、出力Ｎ１をレベルシフト回路２でレベルシフトした出力Ｎ２がプッシュプル回路３のトランジスタｎ３のゲートに入力される点は同じである。
【００１８】
そして、プッシュプル回路３のトランジスタＰ１及びｎ３がこの入力に基づいて一方がオン動作するとき他方はオフ動作し、その出力が、２つのトランジスタＰ１及びｎ３の共通ドレイン端子から出力されるようになっている。
【００１９】
ここで、第１の実施形態に特有な部分は、定電流回路５が、トランジスタＰ３の相互コンダクタンスｇｍと、トランジスタＰ４の相互コンダクタンスｇｍが等しく、かつ、トランジスタｎ６の相互コンダクタンスをｇｍ１、トランジスタｎ７の相互コンダクタンスｇｍをｇｍ２とした場合に、電流Ｉ１（トランジスタｎ６に流れる電流）が、次の（３）  式で表される回路であることに起因する動作である。
【００２０】
Ｉ１＝ＫＴ／ｑ（ｌｎ  ｇｍ１／ｇｍ２）／Ｒ２                  …（３）
この定電流回路５の出力電圧Ｎ４は、バイアス回路４を構成するトランジスタｎ４のゲートに接続されており、しかも、トランジスタｎ６とｎ４は電流ミラー構成になっているので、バイアス回路４に流れる電流Ｉ２は、（３）  式とトランジスタｎ６及びｎ４の相互コンダクタンスｇｍの比で決定され、電源変動やＶＴ変動を含まない。
【００２１】
このため、電流Ｉ２を０．１  μＡ程度に設定すると、トランジスタＰ２のソースとゲート、ドレイン間の電圧差はＶＴＰに、トランジスタｎ５のソースとゲート、ドレイン間の電圧差はＶＴＮになり、バイアス回路４の出力電圧Ｎ３は、次の（４）  式で与えられることになる。
【００２２】
ＶＤＤ−｜ＶＴＰ｜−ＶＴＮ＝Ｎ３                              …（４）
従って、レベルシフト回路２におけるトランジスタｎ１及びｎ２の相互コンダクタンスｇｍが同じ場合、出力電圧Ｎ１から出力電圧Ｎ２へのレベルシフト電圧は、出力電圧Ｎ３の電圧分になり、（４）  式そのものになる。
【００２３】
この結果、プッシュプル回路３は、トランジスタＰ１のゲートに差動増幅回路の出力電圧Ｎ１が与えられ、他方のトランジスタｎ３のゲートには出力電圧Ｎ１が（４）  式分レベルシフトされた電圧が与えられることになる。これにより、出力端が無負荷の場合に、トランジスタＰ１、ｎ３ともゲート電圧がＶＴ付近になるため、アイドリング電流は低電流かつ安定する。
【００２４】
以上のように、第１の実施形態によれば、定電流回路５で生成した定電流をバイアス回路４に折り返し、電源変動等によらず安定したバイアス電圧をプッシュプル回路３に印加するようにしたことにより、プッシュプル回路３のＰＭＯＳトランジスタＰ１のゲート電圧とＮＭＯＳトランジスタｎ３のゲート電圧差を常に、（４）  式で与えられる電圧に固定することができ、トランジスタＰ１とトランジスタｎ３とが交互にオン領域で動作するようにすることができる。
【００２５】
これにより、電源電圧変動、プロセス変動によらず、低消費電流でバイアス状態が安定な演算増幅回路を実現することができる。
【００２６】
（Ｂ）第２の実施形態
この第２の実施形態は、電源電圧変動、プロセス変動に対して低消費電流でバイアス状態が安定する第１の実施形態に比して更に低電圧動作が可能な第２の実施形態を説明する。
【００２７】
この第２の実施形態にかかる演算増幅器と第１の実施形態にかかる演算増幅器との違いは、図１に示す回路構成のうち、レベルシフト回路２のトランジスタｎ１及びｎ２を構成するＮＭＯＳトランジスタをディプレッション型のトランジスタとする点である。
【００２８】
このように、レベルシフト回路２のトランジスタをディプレッション型のトランジスタにすることの利点を、以下説明する。
【００２９】
図１に示す回路構成では、電源電圧ＶＤＤが低電圧になった場合に、出力電圧Ｎ３の電圧は（４）  式よりＧＮＤ電圧付近になる。例えば、電源電圧ＶＤＤが１．５  Ｖ、トランジスタｎ５のソースとゲート、ドレイン間の電圧差ＶＴＮを０．７  Ｖとし、トランジスタＰ２のソースと、ゲート、ドレイン間の電圧差ＶＴＰを−０．７  Ｖとすると、（４）  式より、出力電圧Ｎ３＝０．１  Ｖ（＝１．５  −｜−０．７  ｜−０．７  ）となる。
【００３０】
この場合、第１の実施形態にかかる演算増幅器では、レベルシフト回路２のトランジスタｎ２はオン領域で動作せず、プッシュプル回路３が動作しない。
【００３１】
ところが、第２の実施形態の場合には、トランジスタｎ１及びｎ２がディプレッション型のトランジスタになっているので、電源電圧ＶＤＤの低電圧化によって出力電圧Ｎ３がＧＮＤ電圧付近になっても、オン動作し得、レベルシフト回路２を通常通り動作させることができる。
【００３２】
これにより、プッシュプル回路３の動作を保証し得、演算増幅器として、より低電圧まで動作し得るものを実現することができる。なお、この第２の実施形態の場合には、電源電圧ＶＤＤがＶＴＮ＋｜ＶＴＰ｜まで動作可能である。
【００３３】
（Ｃ）他の実施形態
なお、上述の実施形態においては、プッシュプル出力段を備える演算増幅器に限定して説明したが、本発明はこれに限らず、プッシュプル出力段を備える回路に広く適用し得る。また、かかる構成の出力段を備える演算増幅器を内部回路として含む各種電子回路にも広く適用することができる。特に、電源電圧が低く、電源電圧の供給源がバッテリであるような携帯型の電子機器を構成する電子部品に適用して好適なものである。
【００３４】
【発明の効果】
以上のように、本発明によれば、差動増幅回路の差動出力電圧をレベルシフトして出力するレベルシフト回路のレベルシフト電圧を、定電流回路が出力する一定電流を基に生成したバイアス回路のバイアス電圧で設定するようにしたことにより、当該レベルシフト回路のレベルシフト電圧を電源変動等によらず安定させることができる。これにより、差動増幅回路の出力電圧と、レベルシフト回路でレベルシフトされた電圧とをゲート制御電圧として入力して動作するプッシュプル回路のアイドリング電流の増加を有効に防止し得、従来に比して消費電力の少ない演算増幅器を実現することが可能になる。
【図面の簡単な説明】
【図１】実施形態にかかる演算増幅器の回路構成を示す回路図である。
【図２】従来の演算増幅器の回路構成を示す回路図である。
【符号の説明】
１…差動増幅回路、２…レベルシフト回路、３…プッシュプル回路、４…バイアス回路、５…定電流回路。
【図１】
0003594417.tif 000002
【図２】
0003594417.tif 000003