(57)【特許請求の範囲】
【請求項１】
基準電圧を入力する第１の入力端子と発振信号を入力する第２の入力端子とを有した差動増幅器と、
上記差動増幅器に流れる電流を制限する電流制限手段と、
上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、
上記容量素子の電位に基づいて、上記第２の入力端子に入力する発振信号の所望の発振状態を検出する検出回路と
を備えたことを特徴とする発振検出回路。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、発振検出回路に関するものである。
【０００２】
【従来の技術】
従来、発振回路の発振出力を検出するものとしては、特開平７−１９３４２８号公報に開示されているものがある。これは発振部の出力を入力するＣＭＯＳインバータの反転電位（しきい値）を発振の検出レベルとして用いるものである。
【０００３】
その動作を図５に基づいて簡単に説明する。
【０００４】
インバータ１０１に端子Ｘを介して発振信号が入力する際、発振開始時等でその発振信号の電圧レベルがインバータ１０１の反転電位よりも小さい場合、インバータ１０１の出力は“１”となり、ＰチャネルＭＯＳトランジスタ１０２はオフする。よって、コンデンサ１０３は充電されず、インバータ１０４は非検出信号である“１”を出力する。
【０００５】
発振信号の電圧レベルがインバータ１０１の反転電位を越えると、インバータ１０１の出力は“０”となり、トランジスタ１０２がオンし、コンデンサ１０３が充電される。
【０００６】
発振が継続していくうちに発振信号の電圧レベルがインバータ１０１の反転電位を繰り返し越えると、コンデンサ１０３は徐々に充電されインバータ１０４の出力が反転し検出信号“０”が発生する。
【０００７】
【発明が解決しようとする課題】
端子Ｘから入力する発振信号が大振幅である場合、インバータ１０１に貫通電流が流れる時間は短い。
【０００８】
しかしながら、端子Ｘから入力する発振信号が小振幅である場合、インバータ１０１に貫通電流が流れる時間が長くなり、設計上低消費電流化が求められる場合に問題となる。
【０００９】
また、一般にインバータ１０１のしきい値はそれを構成するトランジスタの大きさにより決まるので、しきい値を変更する場合、トランジスタの大きさを変更して対応しなければならなかった。
【００１０】
【課題を解決するための手段】
本発明では、差動増幅器の第１の入力端子に基準電圧を、第２の入力端子に発振信号を入力し、その出力に応じて容量素子の電位を変化させ、その電位に基づいて発振信号の発振状態を検出しているので、第１の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更できる。
【００１１】
また、電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【００１２】
【発明の実施の形態】
本発明では、基準電圧を入力する第１の入力端子と発振信号を入力する第２の入力端子とを有した差動増幅器と、上記差動増幅器に流れる電流を制限する電流制限手段と、上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、上記容量素子の電位に基づいて、上記第２の入力端子に入力する発振信号の所望の発振状態を検出する検出回路とを備えている。
【００１３】
【実施例】
以下、本発明を図面に示す実施例に基づいて具体的に説明する。
【００１４】
図１において、１は差動増幅器で、ＰチャネルＭＯＳトランジスタ２、３、ＮチャネルＭＯＳトランジスタ４、５からなる。トランジスタ４のゲートは第１の入力端子を構成し、電圧源６が発生する基準電圧を入力する。トランジスタ５のゲートは第２の入力端子を構成し、図示しない発振器からの発振信号を端子Ｘを介して入力する。７は電流制限手段を構成するＮチャネルＭＯＳトランジスタである。８は制御回路で、電源間に接続されたＰチャネルＭＯＳトランジスタ９とＮチャネルＭＯＳトランジスタ１０とからなる。１１はコンデンサ、１２、１３はインバータ、１４はＮチャネルＭＯＳトランジスタ、１５はＰチャネルＭＯＳトランジスタである。なお、インバータ１２は検出回路を構成する。
【００１５】
なお、本例は端子Ａに入力される信号により、差動増幅器１に流れる電流を制御してこの差動増幅器１のオンオフを制御するとともに、コンデンサ１１に充電されている電荷の放電も制御するものである。
【００１６】
次に、動作を説明する。
【００１７】
スタンバイ時には端子Ａに信号“１”が入力し、これにより電圧源６内のＰチャネルＭＯＳトランジスタ６ａがオフするとともに、トランジスタ１４がオンし、コンデンサ１１に充電されている電荷を放電してコンデンサ１１を初期化する。したがって、このとき、すなわちスタンバイ時、インバータ１２の入力が“０”になるので、その出力側の端子Ｙは“１”を出力する。なお、このとき、インバータ１３からの反転出力“０”によりトランジスタ７がオフし、差動増幅器１に電流が流れなくなる。よって、スタンバイ時、差動増幅器１に無駄な電流が流れなくなり低消費電流化が図れる。また、インバータ１３からの反転出力“０”によりトランジスタ１５がオンし、これに伴いトランジスタ９がオフする。また、電圧源６がオフしているのでトランジスタ１０もオフとなる。よって、コンデンサ１１への充電動作は停止する。したがって、スタンバイ時にコンデンサ１１を無駄に充電してしまう不都合が解消でき、低消費電流化が図れる。
【００１８】
作動状態になり端子Ａに信号“０”が入力すると、トランジスタ１４がオフし、コンデンサ１１の初期化が停止し、また電圧源６がオンしてトランジスタ４のゲートに基準電圧を出力するとともにトランジスタ１０をオンする。インバータ１３からの反転出力“１”によりトランジスタ７が動作し、トランジスタ１５がオフするので、差動増幅器１が動作可能な状態となる。
【００１９】
この状態で端子Ｘから発振信号が入力し、発振信号の電圧レベルが基準電圧により設定されるしきい値を越えると、トランジスタ９がオンし、コンデンサ１１を充電する。
【００２０】
したがって、発振が始まってから所定時間が経過し、発振の振幅が大きくなり、発振信号の電圧レベルが基準電圧により設定されるしきい値を繰り返し越えるとコンデンサ１１は徐々に充電されインバータ１２の出力が反転し検出出力“０”が発生する。逆に、端子Ｘを介して入力する発振出力の電圧レベルがそのしきい値を越えない場合、トランジスタ９はオフとなり、コンデンサ１１は充電されず、インバータ１２は検出出力“０”を出力しない。
【００２１】
このように、差動増幅回路を採用した場合、トランジスタ４のゲートに入力する基準電圧を変えることにより、簡単にしきい値を変更できる。さらに基準電圧はＩＣの他の回路ブロックからの信号により調整することも可能であるし、ＩＣ外部から直接電圧を与えて電圧を調整するようにしてもよい。例えば、図２に示したように電源間に複数の抵抗１６〜１６を直列に接続し、その抵抗１６同士の接続点の中の１つ端子を図１に示したトランジスタ４のゲートに接続するようにし、他の接続点はそれぞれトランジスタ１７〜１７を介して電源と接続し、トランジスタ１７のゲートをＩＣ内の他の回路ブロックからの２値信号またはＩＣ外部からの２値信号で制御することによりデジタル的に調整するようにしてもよい。また、図３に示すように電源間に抵抗１８とトランジスタ１９とを接続し、その接続点を図１に示したトランジスタ４のゲートに接続するようにし、トランジスタ１９のゲートをＩＣ内の他の回路ブロックからのアナログ信号またはＩＣ外部からのアナログ信号で制御することにより、アナログ的に比較基準電圧を調整するようにしてもよい。
【００２２】
なお、上記で差動増幅器はこれに限るものではない。例えば図４（ａ）（ｂ）（ｃ）に示したようなものを用いてもよい。なお、同図において、２０は能動負荷、２１、２２は抵抗、２３、２４はＰチャネルＭＯＳトランジスタ、２５、２６はＮチャネルＭＯＳトランジスタであり、前図と同一番号のものは、同一のものとする。
【００２３】
【発明の効果】
本発明によれば、第１の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更でき、また電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の電圧源の他の例を示した回路図。
【図３】図１の電圧源の他の例を示した回路図。
【図４】図１の検出回路の要部を示した回路図。
【図５】従来の発振検出回路を示した回路図。
【符号の説明】
１      差動増幅器
７      電流制限手段
８      制御回路
１２      検出回路
【図１】
0003564976.tif 000002
【図２】
0003564976.tif 000003
【図３】
0003564976.tif 000004
【図４】
0003564976.tif 000005
【図５】
0003564976.tif 000006