(57)【特許請求の範囲】
【請求項１】
ＬＳＩの設計における信号遅延解析のためのプログラムを記録したコンピュータ読み取り可能な記録媒体であって、コンピュータを、
解析対象回路の各ノードの初期遅延値を用いて、該解析対象回路の中の配線間容量を、時間関数で表現された容量値を有する対地可変容量に置換するための手段、及び、
前記対地可変容量を含む解析対象回路の各ノードの遅延時間を計算するための手段として機能させるためのプログラムを記録した記録媒体。
【請求項２】
請求項１記載の記録媒体において、前記プログラムは、
前記解析対象回路の中の配線間容量を、固定された容量値を有する対地固定容量に置換するステップと、
前記対地固定容量を含む解析対象回路の各ノードの遅延時間を計算し、該計算で得られた各ノードの遅延時間を前記各ノードの初期遅延値として採用するステップとを前記コンピュータに実行させる機能を更に備えたことを特徴とする記録媒体。
【請求項３】
請求項２記載の記録媒体において、前記プログラムは、
前記対地固定容量の容量値として、前記配線間容量と等しい容量値を採用するステップを前記コンピュータに実行させる機能を備えたことを特徴とする記録媒体。
【請求項４】
請求項２記載の記録媒体において、前記プログラムは、
前記対地固定容量の容量値として、前記配線間容量より大きい容量値を採用するステップを前記コンピュータに実行させる機能を備えたことを特徴とする記録媒体。
【請求項５】
請求項１記載の記録媒体において、前記プログラムは、
前記解析対象回路の中の配線間容量を除去するステップと、
前記配線間容量が除去された解析対象回路の各ノードの遅延時間を計算し、該計算で得られた各ノードの遅延時間を前記各ノードの初期遅延値として採用するステップとを前記コンピュータに実行させる機能を更に備えたことを特徴とする記録媒体。
【請求項６】
請求項１記載の記録媒体において、前記プログラムは、
前記各ノードの初期遅延値を入力するステップを前記コンピュータに実行させる機能を更に備えたことを特徴とする記録媒体。
【請求項７】
請求項１記載の記録媒体において、前記プログラムは、
いずれかのノードの計算された遅延時間が該ノードの元の遅延値から大きく変化した場合には、前記計算された遅延時間を新たな初期遅延値として用いて前記対地可変容量の時間関数を更新するステップを前記コンピュータに実行させる機能を更に備えたことを特徴とする記録媒体。
【請求項８】
請求項１記載の記録媒体において、前記プログラムは、
前記配線間容量が接続されていたノードの計算された遅延時間が該ノードの元の遅延値から大きく変化した場合には、該ノードの前記対地可変容量の容量値を前記配線間容量より大きい容量値に固定するステップと、
前記解析対象回路の各ノードの遅延時間を再計算するステップとを前記コンピュータに実行させる機能を更に備えたことを特徴とする記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ（Large-Scale Integrated Circuit：大規模集積回路）の設計における信号遅延解析方法に関するものであり、特にレイアウト設計後のＬＳＩ中の配線におけるクロストークを考慮した正確な信号伝搬遅延時間を求めるための方法を実行するためのプログラムを記録した記録媒体に関するものである。
【０００２】
【従来の技術】
ＬＳＩのレイアウト設計後のタイミング検証段階では、各ノードの信号伝搬遅延時間が所定の遅延仕様を満たすか否かが調べられる。ＬＳＩの高速化、プロセス技術のディープサブミクロン化が進んだ現状では、配線の各々に寄生する配線抵抗及び配線容量のみならず配線間容量をも考慮した正確な配線遅延を把握する必要が生じている。
【０００３】
Ｊ．  Ｃｏｎｇは、”Ｍｏｄｅｌｉｎｇ  ａｎｄ  Ｌａｙｏｕｔ  Ｏｐｔｉｍｉｚａｔｉｏｎ  ｏｆ  ＶＬＳＩ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｉｎｔｅｒｃｏｎｎｅｃｔｓ  Ｉｎ  Ｄｅｅｐ  Ｓｕｂｍｉｃｒｏｎ  Ｄｅｓｉｇｎ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＳＰ−ＤＡＣ  ’９７，  ｐｐ．１２１−１２６の中で、配線抵抗及び配線容量からなるＲＣネットワークの信号遅延解析方法として、Ｅｌｍｏｒｅ遅延モデルを用いた方法や、ＡＷＥ（Ａｓｙｍｐｔｏｔｉｃ  Ｗａｖｅｆｏｒｍ  Ｅｖａｌｕａｔｉｏｎ）法を紹介している。
【０００４】
【発明が解決しようとする課題】
配線の間隔が小さくなると、配線間容量に起因したクロストークが顕著になる。ところが、上記従来の信号遅延解析方法はいずれも配線間容量を含まない遅延モデルを前提としたものであったので、解析結果の信頼性が低下してきた。一方、ＬＳＩ中の各ノードにおける電圧と電流とを微小な指定時間単位で逐一計算を行う回路シミュレーションを実行していたのでは、実用的な時間内に解析結果を得ることができない。
【０００５】
本発明の目的は、ＬＳＩ中の配線におけるクロストークを考慮した正確な信号伝搬遅延時間を短時間で求めることができる信号遅延解析方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明では、解析対象回路の各ノードの初期遅延値を用いて、該解析対象回路の中の配線間容量を対地可変容量に置換するステップと、該対地可変容量を含む解析対象回路の各ノードの遅延時間を計算するステップとを備えることとした。ここに、対地可変容量は時間関数で表現された容量値を有するものである。
【０００７】
上記各ノードの遅延初期値は、様々な方法で求めることができる。第１には、解析対象回路の中の配線間容量を対地固定容量に置換し、該対地固定容量を含む解析対象回路の各ノードの遅延時間を計算し、該計算で得られた各ノードの遅延時間を上記各ノードの初期遅延値として採用する。ここに、対地固定容量の容量値は、配線間容量と等しい容量値、あるいは配線間容量より大きい容量値を採用することができる。第２には、解析対象回路の中の配線間容量を除去し、該配線間容量が除去された解析対象回路の各ノードの遅延時間を計算し、該計算で得られた各ノードの遅延時間を上記各ノードの初期遅延値として採用する。第３には、上記各ノードの初期遅延値を計算で求めるのではなく入力する方法である。
【０００８】
反復計算によって解析結果の精度を高めるためには、いずれかのノードの計算された遅延時間が該ノードの元の遅延値から大きく変化した場合には、計算された遅延時間を新たな初期遅延値として用いて対地可変容量の時間関数を更新することとする。
【０００９】
非常に短時間で解析結果を得るためには、配線間容量が接続されていたノード（クロストークノード）の計算された遅延時間が該ノードの元の遅延値から大きく変化した場合には、該ノードの対地可変容量の容量値を配線間容量より大きい容量値に固定したうえ、解析対象回路の各ノードの遅延時間を再計算することとする。
【００１０】
本発明によれば、ＬＳＩの設計における信号遅延解析のためのプログラムを記録したコンピュータ読み取り可能な記録媒体を提供する。このプログラムは、コンピュータを、解析対象回路の各ノードの初期遅延値を用いて該解析対象回路の中の配線間容量を対地可変容量に置換するための手段、及び、該対地可変容量を含む解析対象回路の各ノードの遅延時間を計算するための手段として機能させるものである。
【００１１】
【発明の実施の形態】
図１は、本発明に係る信号遅延解析方法の一例を示している。以下、図２に示す解析対象回路の具体例を用いて、図１中のステップＳ１０１〜Ｓ１０７を１ステップごとに説明する。図２において、ＦＦ１〜ＦＦ３は各々フリップフロップ、ＳＣ１０〜ＳＣ３１は各々スタンダードセルで構成された論理ゲート、Ｗ１〜Ｗ５は各々配線である。フリップフロップＦＦ１と論理ゲートＳＣ１１との間には論理ゲートＳＣ１０が介在し、フリップフロップＦＦ２と論理ゲートＳＣ２１との間には論理ゲートＳＣ２０が介在するものとする。したがって、フリップフロップＦＦ１の出力信号は配線Ｗ１を介して論理ゲートＳＣ１０へ、該論理ゲートＳＣ１０の出力信号は配線Ｗ２を介して論理ゲートＳＣ１１へ、フリップフロップＦＦ２の出力信号は配線Ｗ３を介して論理ゲートＳＣ２０へ、該論理ゲートＳＣ２０の出力信号は配線Ｗ４を介して論理ゲートＳＣ２１へ、フリップフロップＦＦ３の出力信号は配線Ｗ５を介して論理ゲートＳＣ３１へそれぞれ供給される。配線Ｗ２と配線Ｗ４とはクロストーク部分Ｘ２４で互いに隣接し、配線Ｗ４と配線Ｗ５とはクロストーク部分Ｘ４５で互いに隣接するものとする。
【００１２】
ステップＳ１０１では、ネットリストとともに配線のＲＣネットワークを入力する。図３は、配線間のクロストークを考慮した図２の等価回路を示している。配線Ｗ１は配線抵抗Ｒ１及び配線容量Ｃ１により、配線Ｗ２は配線抵抗Ｒ２及び配線容量Ｃ２により、配線Ｗ３は配線抵抗Ｒ３及び配線容量Ｃ３により、配線Ｗ４は配線抵抗Ｒ４及び配線容量Ｃ４により、配線Ｗ５は配線抵抗Ｒ５及び配線容量Ｃ５により、クロストーク部分Ｘ２４は配線間容量Ｃｘ２４により、クロストーク部分Ｘ４５は配線間容量Ｃｘ４５によりそれぞれ表現される。図３において、Ｎ１はフリップフロップＦＦ１の出力ノードを、Ｎ２は論理ゲートＳＣ１０の出力ノードを、Ｎ３はフリップフロップＦＦ２の出力ノードを、Ｎ４は論理ゲートＳＣ２０の出力ノードを、Ｎ５はフリップフロップＦＦ３の出力ノードを、Ｎｄ１は論理ゲートＳＣ１０の入力ノードを、Ｎｄ２は論理ゲートＳＣ１１の入力ノードを、Ｎｄ３は論理ゲートＳＣ２０の入力ノードを、Ｎｄ４は論理ゲートＳＣ２１の入力ノードを、Ｎｄ５は論理ゲートＳＣ３１の入力ノードをそれぞれ表している。このうち、３個のノードＮｄ２，Ｎｄ４及びＮｄ５が、配線間容量の接続を有するクロストークノードである。
【００１３】
ステップＳ１０２では、配線間容量を除去し、あるいは配線間容量を対地固定容量に置き換える。図４は、図３中の配線間容量Ｃｘ２４を、各々これと等しい容量値を有する２個の対地固定容量に置換し、かつ配線間容量Ｃｘ４５を、各々これと等しい容量値を有する２個の対地固定容量に置換して得られたものである。
【００１４】
ステップＳ１０３では、図４中の１０個のノードの各々の遅延時間を計算する。図４は配線間容量を含まない遅延モデルを表しているので、上記従来の信号遅延解析方法のいずれかを適用して計算を実行できる。各ノードの遅延時間は、３個のフリップフロップＦＦ１〜ＦＦ３への共通のクロック信号の遷移時刻を基準として表現される。
【００１５】
ステップＳ１０４では、対地容量関数を生成する。図５は、図３中の配線間容量Ｃｘ２４を、各々時間関数で表現された容量値を有する２個の対地可変容量Ｃｙ２４（ｔ）及びＣｙ４２（ｔ）に置換し、かつ配線間容量Ｃｘ４５を、各々時間関数で表現された容量値を有する２個の対地固定容量Ｃｙ４５（ｔ）及びＣｙ５４（ｔ）に置換して得られたものである。ここに、ｔは時間を表す変数であり、上記時間関数を対地容量関数という。
【００１６】
ここで、対地容量関数の求め方について説明する。図６は、図３中の一部の回路を抜き出し、かつ一般化して得られた回路ＣＩＲ１を示している。図６において、Ｒｉ及びＲｊは配線抵抗を、Ｃｉ及びＣｊは配線容量を、Ｃｘｉｊは配線間容量を、Ｎｉ，Ｎｊ，Ｎｄｉ及びＮｄｊはノードをそれぞれ表している。ここで、ノードＮｄｉの電圧を時間関数Ｖｉ（ｔ）で表し、かつノードＮｄｊの電圧を時間関数Ｖｊ（ｔ）で表す。また、４個のノードＮｉ，Ｎｊ，Ｎｄｉ及びＮｄｊの各々の信号伝搬遅延時間をｔｉ，ｔｊ，ｔｄｉ及びｔｄｊとする。図７は、図６中の配線間容量Ｃｘｉｊを２個の対地可変容量Ｃｙｉｊ（ｔ）及びＣｙｊｉ（ｔ）に置換して得られた回路ＣＩＲ２を示している。図７の回路ＣＩＲ２が図６の回路ＣＩＲ１と全く同じステップ応答をするように時間関数Ｃｙｉｊ（ｔ）及びＣｙｊｉ（ｔ）を決定すると、下記の数式１及び２のとおりである。ここに、Ｋｎｏｂｉｊ（ｔ）は下記の数式３〜６で定義される瘤関数であり、Ｔ≦０ならばＫｎｏｂｉｊ（Ｔ）＝０である。
【００１７】
【数１】
0003558514.tif 000002
【００１８】
【数２】
0003558514.tif 000003
【００１９】
【数３】
0003558514.tif 000004
【００２０】
【数４】
0003558514.tif 000005
【００２１】
【数５】
0003558514.tif 000006
【００２２】
【数６】
0003558514.tif 000007
【００２３】
なお、数式１は、Ｖｉ（０）＝Ｖｊ（０）＝０を初期条件とし、時刻ｔ＝ｔｉにおいてノードＮｉの電圧が０から１へ変化し、かつ時刻ｔ＝ｔｊにおいてノードＮｊの電圧が１から０へ変化するというステップ入力条件のもとで得られたものである。数式２は、数式１の中の添字ｉと添字ｊとを交換して得られる。
【００２４】
図５に示された４個の対地容量関数Ｃｙ２４（ｔ），Ｃｙ４２（ｔ），Ｃｙ４５（ｔ）及びＣｙ５４（ｔ）は、上記の数式１〜６により定義される。具体的に説明すると、対地容量関数Ｃｙ２４（ｔ）及びＣｙ４２（ｔ）は各々数式１及び２においてｉ＝２かつｊ＝４として得られ、対地容量関数Ｃｙ４５（ｔ）及びＣｙ５４（ｔ）は各々数式１及び２においてｉ＝４かつｊ＝５として得られる。
【００２５】
さて、ステップＳ１０５では、上記従来の信号遅延解析方法のいずれかを適用して、図５中の各ノードの遅延時間を計算する。この際、ノードＮｍ（Ｎｍ＝Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎｄ１，Ｎｄ２，Ｎｄ３，Ｎｄ４，Ｎｄ５）の計算には、対地容量関数値Ｃｙ２４（ｔｍ），Ｃｙ４２（ｔｍ），Ｃｙ４５（ｔｍ）及びＣｙ５４（ｔｍ）が使用される。ここに、ｔｍは、図４の回路に基づいてステップＳ１０３で計算されたノードＮｍの初期遅延値である。すなわち、図４に基づいて計算された大まかな遅延値を用いて、対地容量関数を利用したより正確な遅延時間の値を求めるのである。ただし、各ノードの初期遅延値を計算で求めるのではなくて、これを外部から入力するようにしてもよい。
【００２６】
ステップＳ１０６では、各ノードの遅延時間の変化を調べる。ステップＳ１０５で計算された各ノードの遅延時間のうちのいずれかのノードの遅延時間が該ノードの元の遅延値（ステップＳ１０３で計算された遅延時間）に比べて基準値ΔＴｒより大きく変化した場合には、クロストークの影響が対地容量関数に十分には反映されていないため、ステップＳ１０４へ戻る。すなわち、ステップＳ１０５で計算された遅延時間を新たな初期遅延値として用いて、各対地可変容量の時間関数を更新する。そして、遅延時間の計算結果が所定の誤差範囲内に収束するまで、ステップＳ１０４からステップＳ１０６までの処理を繰り返す。
【００２７】
計算結果が収束すると、ステップＳ１０７で各ノードの遅延時間を出力する。上記のようにして反復計算で得られた正確な遅延時間を用いてタイミング検証が実行されるので、遅延仕様に予め大きいマージンを設定しておく必要がなく、論理ゲートのサイズ拡大防止、ひいてはＬＳＩチップ面積の拡大防止に役立つ。
【００２８】
図８は、図６中の配線間容量Ｃｘｉｊを除去して得られた回路ＣＩＲ３を示している。図９に示された回路ＣＩＲ４は、図６中の配線間容量Ｃｘｉｊを、各々これと等しい容量値を有する２個の対地固定容量に置換して得られたものである。また、図１０に示された回路ＣＩＲ５は、図６中の配線間容量Ｃｘｉｊを、各々これの２倍の容量値を有する２個の対地固定容量に置換して得られたものである。図８、図９及び図１０のいずれの回路も配線間容量を含まない遅延モデルを表しているので、上記従来の信号遅延解析方法のいずれかを適用して遅延時間の計算を実行できるものである。
【００２９】
図１１は、図６〜図１０の各回路ＣＩＲ１〜ＣＩＲ５におけるステップ応答の具体例を示しており、Ｒｉ＝Ｒｊ＝３０００Ω、Ｃｉ＝Ｃｊ＝３６ｆＦ、かつＣｘｉｊ＝６８ｆＦの条件下でノード電圧Ｖｉ（ｔ）の時間変化を描いたものである。ただし、Ｖｉ（０）＝Ｖｊ（０）＝０を初期条件とし、時刻ｔ＝０．０ｎｓ（＝ｔｉ）においてノードＮｉの電圧が０から１へ変化し、かつ時刻ｔ＝０．１ｎｓ（＝ｔｊ）においてノードＮｊの電圧が１から０へ変化するものとした。回路ＣＩＲ１及びＣＩＲ２では、ノードＮｊからノードＮｉへのクロストークによって時刻ｔ＝０．１ｎｓ以後の電圧Ｖｉ（ｔ）の上昇速度が低減される結果、ステップ応答を表す曲線に瘤ができる。上記瘤関数Ｋｎｏｂｉｊ（ｔ）は、これを数学的に表現したものである。図１１によれば、図９の回路ＣＩＲ４を採用した場合の５０％遅延時間の計算誤差ΔＴは、１個の論理ゲートの素子伝搬遅延時間に匹敵する約０．２ｎｓにも達することが判る。
【００３０】
図１２は、図１１の場合と同じ条件で得られた、図７の回路ＣＩＲ２における対地容量関数Ｃｙｉｊ（ｔ）の具体例を示している。
【００３１】
以上のとおり、図１の手順に従った信号遅延解析方法によれば、解析対象回路（図６参照）の中の配線間容量Ｃｘｉｊを、各々時間関数で表現された容量値を有する２個の対地可変容量Ｃｙｉｊ（ｔ）及びＣｙｊｉ（ｔ）に置換（図７参照）することとしたので、配線間のクロストークを考慮した正確な信号伝搬遅延時間を短時間で求めることができる。なお、ステップＳ１０２及びＳ１０３では、初期遅延値を計算するための遅延モデルとして図８、図９及び図１０のいずれの回路を採用してもよい。また、上記ステップ入力以外の信号波形で対地容量関数を決定してもよい。初期条件についても同様である。
【００３２】
図１３は、本発明に係る信号遅延解析方法の他の例を示している。図１３中のステップＳ２０１〜Ｓ２０５は、図１中のステップＳ１０１〜Ｓ１０５と同様である。ここでは、図１３中のステップＳ２０６〜Ｓ２０９を１ステップごとに説明する。
【００３３】
ステップＳ２０６では、クロストークノードの遅延時間の変化を調べる。ステップＳ２０５で計算された各ノードの遅延時間のうちのいずれかのクロストークノードの遅延時間が該クロストークノードの元の遅延値（ステップＳ２０３で計算された遅延時間）に比べて基準値ΔＴｓより大きく変化した場合には、該ノードにおけるクロストークの影響が著しいものとみなし、ステップＳ２０７へ進んで処理を続ける。そうでなければ、遅延時間の計算を打ち切ってステップＳ２０９へ進む。
【００３４】
ステップＳ２０７では、遅延時間が大きく変化したクロストークノードの対地容量を、若干大きめに見積もるように、該ノードに接続されていた配線間容量の２倍の容量値に固定する。図１４は、図５中の３個の対地可変容量Ｃｙ２４（ｔ），Ｃｙ４２（ｔ）及びＣｙ４５（ｔ）を、各々容量値２Ｃｘ２４，２Ｃｘ２４及び２Ｃｘ４５を有する対地固定容量に置換して得られたものである。図１４の例ではノードＮｄ５の遅延時間の変化が基準値ΔＴｓより小さかったものとしているので、該ノードＮｄ５におけるクロストークの過大評価を防止するように、対地可変容量Ｃｙ５４（ｔ）がそのまま残される。
【００３５】
ステップＳ２０８では、上記従来の信号遅延解析方法のいずれかを適用して、図１４中の各ノードの遅延時間を計算する。
【００３６】
ステップＳ２０９では、各ノードの遅延時間を出力する。
【００３７】
以上のとおり、図１３の手順に従った信号遅延解析方法によれば、高々３回の計算（ステップＳ２０３，Ｓ２０５及びＳ２０８）で遅延時間の計算結果が得られるので、図１の手順を採用した場合に比べて解析に要する時間が大幅に短縮される。なお、許容される処理時間内で、ステップＳ２０７でクロストークノードの対地容量を固定する前に対地容量関数の更新を何回か繰り返したり、ステップＳ２０８で求めた各ノードの遅延時間を初期値として対地容量関数を生成し、該対地容量関数を用いて各ノードの遅延時間を再計算したりできる。計算の反復回数を処理時間との兼ね合いで制御するようにしてもよい。ステップＳ２０７における固定容量値は、配線間容量の１．５倍から３倍までの範囲から選択できる。この倍率が１．５倍より小さいとクロストークの過小評価となり、３倍より大きいとクロストークの過大評価となる。
【００３８】
なお、上記いずれかの手順からなる解析プログラムをコンピュータ読み取り可能な媒体に記録しておけば、コンピュータによる信号遅延解析の繰り返し実施に好都合である。
【００３９】
【発明の効果】
以上説明してきたとおり、本発明によれば、解析対象回路の中の配線間容量を、時間関数で表現された容量値を有する対地可変容量に置換することとしたので、配線間のクロストークを考慮した正確な信号伝搬遅延時間を短時間で求めることができる。
【図面の簡単な説明】
【図１】本発明に係る信号遅延解析方法の一例を示すフローチャート図である。
【図２】解析対象回路の具体例を示すブロック図である。
【図３】配線間のクロストークを考慮した図２の等価回路を示すブロック図である。
【図４】図３中の配線間容量を対地固定容量に置換して得られたブロック図である。
【図５】図３中の配線間容量を対地可変容量に置換して得られたブロック図である。
【図６】図３中の一部を抜き出し、かつ一般化して得られた回路図である。
【図７】図６中の配線間容量を対地可変容量に置換して得られた回路図である。
【図８】図６中の配線間容量を除去して得られた回路図である。
【図９】図６中の配線間容量を対地固定容量に置換して得られた回路図である。
【図１０】図６中の配線間容量を他の容量値の対地固定容量に置換して得られた回路図である。
【図１１】図６〜図１０の各々の回路におけるステップ応答の具体例を示す図である。
【図１２】対地可変容量の容量値、すなわち対地容量関数の具体例を示す図である。
【図１３】本発明に係る信号遅延解析方法の他の例を示すフローチャート図である。
【図１４】図５中の一部の対地可変容量の容量値を固定して得られたブロック図である。
【符号の説明】
Ｃ１〜Ｃ５，Ｃｉ，Ｃｊ  配線容量
ＣＩＲ１〜ＣＩＲ５  回路
Ｃｘ２４，Ｃｘ４５，Ｃｘｉｊ  配線間容量
Ｃｙ２４（ｔ），Ｃｙ４２（ｔ）  対地可変容量（対地容量関数）
Ｃｙ４５（ｔ），Ｃｙ５４（ｔ）  対地可変容量（対地容量関数）
Ｃｙｉｊ（ｔ），Ｃｙｊｉ（ｔ）  対地可変容量（対地容量関数）
Ｎ１〜Ｎ５，Ｎｄ１〜Ｎｄ５  ノード
Ｎｉ，Ｎｊ，Ｎｄｉ，Ｎｄｊ  ノード
Ｒ１〜Ｒ５，Ｒｉ，Ｒｊ  配線抵抗
ｔｉ，ｔｊ，ｔｄｉ，ｔｄｊ  各ノードの信号伝搬遅延時間
Ｖｉ（ｔ），Ｖｊ（ｔ）  ノード電圧
Ｗ１〜Ｗ５  配線
【図１】
0003558514.tif 000008
【図２】
0003558514.tif 000009
【図３】
0003558514.tif 000010
【図４】
0003558514.tif 000011
【図５】
0003558514.tif 000012
【図６】
0003558514.tif 000013
【図７】
0003558514.tif 000014
【図８】
0003558514.tif 000015
【図９】
0003558514.tif 000016
【図１０】
0003558514.tif 000017
【図１１】
0003558514.tif 000018
【図１２】
0003558514.tif 000019
【図１３】
0003558514.tif 000020
【図１４】
0003558514.tif 000021