(57)【特許請求の範囲】
【請求項１】
少なくとも１つの物理的出力リンク（３２）にＡＴＭセルがルーティングされる際に通過する非同期転送モード（ＡＴＭ）交換装置であって  マルチキャストセルがセルロケーションに記憶されるセルバッファ（９２）と、
少なくとも１つの出力リンクのための読み出したキュー（１１４）とを備え、
マルチキャストセルのための接続データ情報を内部に記憶している接続データレコードメモリ（１１０）と、
マルチキャストセルが複数のリーフの各々のための少なくとも１つの出力リンクに読み出されるまで、マルチキャストセルのための前記バッファ内のセルロケーションをポイントする読み出しキューを維持するバッファ回路（７２）とを有することを特徴とする、非同期転送モード交換装置。
【請求項２】
前記接続データレコードメモリ（１１０）が内部にマルチキャストセルのための第１接続データレコードおよびマルチキャストセルのための第２接続データレコードを記憶しており、前記第１接続データレコードが前記少なくとも１つの出力リンクに対する次のリーフポインタフィールド（ＮＬＦ）を含み、前記第２接続データレコードがＶＰＩ／ＶＣＩ情報を含む、請求項１記載の装置。
【請求項３】
前記バッファ回路が、
（１）マルチキャストセルのための前記第１接続データレコードを得て、次のリーフポインタフィールドの内容を利用してマルチキャストセルのための前記第２接続データレコードをフェッチし、
（２）前記バッファ内のセルロケーションをポイントするポインタを読み出しキューに入れて、
（３）読み出しのために前記少なくとも１つの出力リンクが選択される場合には、
（ａ）前記読み出しキューにアクセスし、前記セルロケーションを得て、前記少なくとも１つの出力リンクに前記マルチキャストセルを読み出して、該セルに前記第２接続データレコードから得られるＶＰＩ／ＶＣＩ情報を含んで、
（ｂ）前記少なくとも１つの出力リンクのための第２接続データレコード内に次のリーフポインタが存在しない場合に、前記読み出しキューからセルロケーションへのポインタを除き、
（ｃ）前記少なくとも１つの出力リンクのための前記第２接続データレコード内に次のリーフポインタが存在する場合に、該第２接続データレコードの次のリーフポインタフィールドの内容を使用し、別のリーフのためのセルを読み出すようになっている、請求項２記載の装置。
【請求項４】
ＡＴＭセルが複数の物理的出力リンク（３２）のうちの１つ以上にルーティングする際に通過する非同期転送モード（ＡＴＭ）交換装置であって、
前記複数の物理的出力リンクにそれぞれ対応する複数のポインタキュー（１１４）と、
物理的出力リンクのうちの異なるリンクに出力されるようになっているＡＴＭセルを記憶するセルメモリ（９２）とを備え、
選択された物理的出力リンクに対応する選択されたポインタキュー内にポインタが記憶され、該ポインタは前記選択された物理的出力リンクに対して出力先を定められたＡＴＭセルの前記セルメモリ内ロケーションを定めるのに使用され、前記交換装置は
各セルのための第１接続データレコードを記憶する接続データレコード（１１０）を有し、
前記第１接続データレコードは該セルに対してどの物理的出力リンクがアクティブであるかを示すインジケータを記憶するだけでなく、該セルに対してアクティブである物理的出力リンクの各々に対する次のリーフポインタ（ＮＬＰ）を記憶し、
前記接続データレコードメモリ（１１０）は第２接続データレコードを記憶し、該第２接続データレコードは前記物理的出力リンクのうちのアクティブなリンクに対し、それぞれの物理的出力リンクに対する前記第１接続データレコードのうちの前記次のリーフポインタによってポイントされ、更に、該第２接続データレコードがそれぞれの物理的出力リンクに対する別の接続データレコードが存在するかどうかを示す最終リーフフラグ（ＬＬＦ）を記憶しており、該最終リーフフラグが別の接続データレコードが存在することを示す場合は、該第２接続データレコードが更に内部に前記別の接続データレコードをポイントする更に次のリーフポインタを記憶していることを特徴とする、非同期転送モード（ＡＴＭ）交換装置。
【請求項５】
出力先を定められたＡＴＭセル内に含まれる仮想的パス識別子（ＶＰＩ）および仮想的回路識別子（ＶＣＩ）のうちの少なくとも１つを前記第２接続データレコードが記憶している、請求項４記載の装置。
【請求項６】
ＡＴＭセルが少なくとも１つの選択された出力リンクを含む複数の物理的出力リンクにＡＴＭセルがルーティングされる際に通過するＡＴＭ交換装置内の非同期転送モード（ＡＴＭ）セルを取り扱う方法であって、
（１）バッファ内のセルロケーションにマルチキャストセルを記憶する工程と、
（２）前記マルチキャストセルのための接続データ情報を得る工程と、
（３）前記バッファ内の前記セルロケーションをポイントするポインタを前記出力リンクのための読み出しキュー内に入力する工程と、
（４）前記バッファ内の前記セルロケーションに関する複数のリーフが前記選択された出力リンクに読み出されるときは、複数のリーフの各々のための選択された出力リンクにマルチキャストセルが読み出されるまで、前記マルチキャストセルのための前記バッファ内のセルロケーションをポイントする前記ポインタを前記読み出しキュー内に維持する工程とを備えた、非同期転送モードセルを取り扱う方法。
【請求項７】
接続データ情報を得る前記工程が、第１接続データレコードから前記選択された出力リンクに関する次のリーフポインタフィールドを得ることを更に含む、請求項６記載の方法。
【請求項８】
読み出しのために前記選択された出力リンクが選択される際に、
（ａ）次のリーフポインタフィールドの内容を使って、ＶＰＩ／ＶＣＩ情報を含む第２接続データレコードをフェッチする工程と、
（ｂ）セルロケーションを得るよう、読み出しキューにアクセスし、第２接続データレコードから得られた、ＶＰＩ／ＶＣＩ情報を読み出し時にセル内に含むよう、少なくとも１つの出力リンクにセルを読み出す工程と、
（ｃ）前記少なくとも１つの出力リンクのための次のリーフポインタが存在するかどうかを判定するよう、第２接続データレコードをチェックする工程と、
（ｄ）前記工程（ｃ）のチェックが否定的である場合、読み出しキューから工程（３）のポインタを除く工程と、
（ｅ）工程（ｃ）のチェックが肯定的である場合、工程（ａ）〜（ｅ）の繰り返しをするよう読み出すために、前記選択された出力リンクを選択した際に次のリーフポインタフィールドの内容として第２接続データレコードの次のリーフポインタフィールドの内容を使用する工程とを更に備える、請求項７記載の方法。
【請求項９】
前記第１接続データレコードが複数の出力リンクの各々に対する次のリーフポインタフィールドを含み、前記選択された出力リンクの他に複数の出力リンクの各々に対して、工程（３）〜（４）を実行する、請求項７記載の方法。
【請求項１０】
前記バッファ内の前記セルロケーションに前記次のリーフポインタフィールドの内容をコピーすることを更に含む、請求項７記載の方法。
【請求項１１】
前記工程（２）が、前記マルチキャストセル内に含まれる内部チャンネル識別子を使って前記第１接続データレコードを得ることを含む、請求項６記載の方法。
【請求項１２】
複数の物理的出力リンク（３２）のうちの１つ以上にＡＴＭセルがルーティングされる際に通過する非同期転送モード（ＡＴＭ）交換装置における非同期転送モードセルの取り扱い方法であって、
共通セルバッファ（９２）における前記複数の物理的出力リンクのうちの１つ以上に出力先を定められたＡＴＭセルを記憶する工程と、
特定のセルを出力すべき先の物理的出力リンクの各々に対し、共通セルバッファにおける前記特定セルのロケーションを特定するポインタを、この特定のセルを出力すべき先の物理的出力リンクに対応するキュー（１１４）に記憶する工程と、
前記特定セルを出力すべき先の、選択された物理的出力リンクとして、前記複数のリンクに含まれる第１の物理的出力リンクを選択する工程と、
前記第１の物理的出力リンクに対し、該第１の物理的出力リンクに対応するキューからポインタを得て、このポインタを使って前記共通セルバッファからＡＴＭセルを得る工程とを備え、更に
各特定のセルに対する第１の接続データレコードであって、前記特定のセルに対してどの物理的出力リンクがアクティブであるかを示すインジケータだけでなく、前記特定のセルに対してアクティブである物理的出力リンクの各々に対する次のリーフポインタ（ＮＬＰ）も記憶している第１の接続データレコードを得る工程と、
第２の接続データレコードであって、前記物理的出力リンクのうちのアクティブなリンクに対し、それぞれの物理的出力リンクに対する第１の接続データレコードのうちの前記次のリーフポインタによってポイントされ、更に、該第２の接続データレコードがそれぞれの物理的出力リンクに対する別の接続データレコードが存在するかどうかを示す最終リーフフラグ（ＬＬＦ）を記憶しており、該最終リーフフラグが別の接続データレコードが存在することを示す場合は、該第２の接続データレコードが更に内部に前記別の接続データレコードをポイントする更に次のリーフポインタを記憶している、第２の接続データレコードを得る工程とを備える、非同期転送モードセルの取り扱い方法。
【請求項１３】
出力先を定められたＡＴＭセル内に含めるために、内部に記憶された仮想的パス識別子（ＶＰＩ）および仮想的回路識別子（ＶＣＩ）のうちの少なくとも１つを前記第２の接続データレコードから得る工程を更に含む、請求項１２記載の方法。
【発明の詳細な説明】
【０００１】
（背景）
本願はここに引用して本明細書の一部として取り入れる、「バッファ化データによるＡＴＭセルの強化」を発明の名称とする、同時に提出された米国特許出願第０８／８９３、５０７号と関連するものである。
【０００２】
（１．発明の分野）
本発明は、通信技術に関し、より詳細には非同期転送モードで作動する通信ネットワークの交換ノードにおけるセルの取り扱いに関する。
【０００３】
（２．関連技術およびその他の検討事項）
マルチメディアアプリケーション、ビデオオンデマンド、テレビ電話およびテレビ会議のようなハイバンドのサービスへの関心が高まることにより、広バンドサービス統合デジタルネットワーク（Ｂ−ＩＳＤＮ）の開発が促進された。このＢ−ＩＳＤＮは非同期転送モード（ＡＴＭ）として知られる技術に基づくものであり、通信能力をかなり拡大するものである。
【０００４】
ＡＴＭは非同期時分割多重化技術を使用するパケットを使った転送モードである。パケットはセルと称され、固定されたサイズを有する。１つのＡＴＭセルは５３個のオクテットから成り、そのうちの５つはヘッダーを形成し、４８個はペイロード、すなわちセルのうちの情報部分を構成する。ＡＴＭセルのうちのヘッダーはセルが通過するＡＴＭネットワーク内での接続を識別するのに使用される２つの量、すなわちＶＰＩ（仮想パス識別子）およびＶＣＩ（仮想チャンネル識別子）とを含む。一般的に仮想パスとはネットワークのうちの２つの交換ノードの間に定められる基本パスであり、仮想チャンネルとはそれぞれの基本パス上での１つの特定の接続部である。
【０００５】
終端化ポイントではターミナル機器、例えばＡＴＭネットワークのユーザーに１つのＡＴＭネットワークが接続され、ＡＴＭネットワークの終端化ポイントの間では複数の交換ノードがあり、これら交換ノードは物理的伝送パスまたはリンクにより共に接続されたポートを有する。発信ターミナル機器から着信ターミナル機器へ進む際にメッセージを形成するＡＴＭセルは、いくつかの交換ノードを通過できる。
【０００６】
１つの交換ノードは複数のポートを有し、ポートのうちの各々は回線終端化回路およびリンクを介し、別のノードに接続されている。回線終端化回路はリンク上で使用中の特定のプロトコルに従ってセルのパッケージングを実行する。交換ノードに着信する１つのセルは第１のポートから交換ノードに進入し、回線終端化回路を介し、第２ポートから別のノードに接続されているリンクへ出る。各リンクは複数の接続部に対しセルを搬送することができ、１つの接続は発呼加入者、すなわち発呼当事者と被呼加入者または被呼当事者との間の伝送度となっている。
【０００７】
ＡＴＭネットワークを通して伝送される多くのセルは発信ノードから単一の着信ノード、すなわち目標ノードに進むので、ポイント対ポイントセルとして知られている。交換ノードのうちで発信ノードから複数の着信ノードに進むポイント対マルチポイントセルとして知られるセルを取り扱うことができるノードもある。ＥＰ０７７８６８６は、所定のキャスト宛て先に対応する複数のアドレスバッファに時分割法で逐次同じマルチキャストアドレスを書き込む、異なる出力ポートへのマルチキャストセルを提供している。前記ＥＰ０７７８６８６には記載されていないが、ポイント対マルチポイントセルの一部は異なる接続部のためのものではないにも係わらず同じリンクを進むことができる。
【０００８】
交換ノードの各々は、一般にいくつかの機能的部分を有し、そのうちの基本的な部分は交換コアである。この交換コアは基本的には交換機のポートの間のクロスコネクトのように機能する。交換コアに対する内部のパスは交換機の特定ノードが共に接続され、メッセージが最終的に発信ターミナル機器から着信ターミナル機器へ進むことができるように選択的に制御される。
【０００９】
従来の交換技術では、例えば読み取りに先立ち、セルを記憶するために、各ポートに対しキューまたはバッファが設けられている。セルが複数の優先クラスのうちの１つを有し得る状況では、各ポートは優先クラスの数に対応する数のキューまたはバッファを有し得る。セルは入力キューセレクタによって適当なバッファへ送り込まれ、出力キューセレクタによって適当な時にバッファから読み出される。ポイント対ポイントセルと対照的に、ポイント対マルチポイントセルに対しては共通キューまたはバッファが設けられる（すなわち優先クラスごとに１つのキューが設けられる）。ポイント対マルチポイントセルを読み出すべき時は、ポイント対マルチポイントセルのための共通キューが選択される。所定のセルペイロードに対し、どれだけ多くの回数、ポイント対マルチポイントセルに対する共通キューを選択するかは、セルを利用すべきポイント対マルチポイントのリーフの数に応じて決まる。従って、要するにセルを送信すべきノードまたはマルチポイントリーフの数に従って共通キューからセルがコピーされる。１つのポイント対マルチポイントセルは１つの接続部に属し、すべてのリーフに対しセルがコピーされる。
【００１０】
回線終端化回路のうちの特定の１つ（この回路を介して交換ポートが対応する出リンクに接続される）が、一時的に使用中または飽和状態となっていることを表示できることが時々ある。かかるケースではその特定の回線終端化回路はそのリンクへそれ以上のデータを送ってはならないことを表示する信号を発生できる。かかるビジー信号は特にポイント対マルチポイントセルのための共通キュー内のセルが１つのリンクに対して繰り返し再生される時に生じやすい。かかるビジー信号が生じると、ポイント対マルチポイントセルのための共通キューから他のセルを読み出すことができなくなり、かつこれらセルを他のリンクへ転送することができなくなる。従って、ポイント対マルチポイントセルのための共通キューからの読み出しを停止した特定のリンクは、共通キューを有効にブロックし、「キューブロック問題の論点」と称されているような問題が生じる。このキューブロック問題の論点は好ましくないことに、他のリンク向けのポイント対マルチポイントセルのコピーに対する遅延時間を長くする。この問題の結果として、キュー内のポイント対マルチポイントセルが廃棄されることも生じうる。一部の実現例では、この問題はポイント対マルチポイントキューに進むよう広がることがあり、この場合、廃棄が必要となる。一部の実現例では、ポイント対ポイントキューさえにも影響が及ぶことがある。これら問題の結果として、スループットが低下することがある。
【００１１】
共通ポイント対マルチポイントキューの別の問題は、このようなキューによって大規模なポイント対マルチポイントツリー（例えば多くのリーフ）内の最初のセルと最終セルの読み出しの間で遅延時間が長くなることである。
【００１２】
上記技術の代替技術は異なるリンクキューにセルを記憶する前に、全てのリーフにポイント対マルチポイントセルをコピーすることである。しかしながら、かかるコピーをするには全てのコピーを作成するまでセルの入力を中止しなければならないので、これによってスループットが低下し、遅延時間が長くなり得る。バックグラウンドでは（例えばからのセルスロットが満たされるのを待ちながら、かかるコピーを行うことを考えつくことができるが、このようなコピーを行うには長い時間がかかるので、ポイント対マルチポイントセルに対する遅延時間および遅延時間のばらつきが極めて悪くなる。
【００１３】
従って、求められていることおよび本発明の目的は、交換ノードにおいてポイント対マルチポイントＡＴＭセルを効率的に取り扱うための技術を提供することにある。
【００１４】
（概要）
非同期転送モード（ＡＴＭ）の交換装置はこれら装置を通過し、１つ以上の物理的出力リンクにルーティングされたＡＴＭセル（ポイント対ポイントセルおよびポイント対マルチポイントセルの双方）を有する。交換装置はセルバッファメモリを含む。このセルバッファメモリはセルの宛て先がどの物理的出力リンクとなっているかとは無関係に、ポイント対マルチポイントセルを含む、出口交換ターミナルにおける全てのセルに対する唯一の記憶エリアとなっている。ポイント対マルチポイントセルに対し、１つ以上のポインタキュー内にセルメモリ内のセルのロケーションに対するポインタが記憶される。ポインタキューはポイント対マルチポイントセルが伝搬する際に通過すると予想される物理的出力リンクに対応する。各物理的出力リンクが選択される際に、対応するポインタキュー内のポインタが使用され、選択されたリンク上で読み出すためにセルバッファメモリからのセルが得られる。
【００１５】
１つの接続データ記録メモリは各ポイント対マルチポイントセルに対する少なくとも２つの接続データレコードを記憶している。第１接続データレコードはセルに対してアクティブな物理的出力リンクの各々に対する次のリーフポインタだけでなく、セルに対し、物理的出力リンクのどれがアクティブとなっているかを示すインディケータも記憶している。それぞれの物理的出力リンクに対する第１接続データレコードの次のリーフポインタにより、物理的出力リンクのうちのアクティブな１つに対する第２接続データレコードがポイントされる。この第２接続データレコードは出力されるようになっているＡＴＭセル内に含まれるために記憶された仮想パス識別子（ＶＰＩ）および仮想回路識別子（ＶＣＩ）のうちの少なくとも一方を有する。この第２接続データレコードはそれぞれの物理的出力リンクに対する別の接続データレコードがあるかどうかを示す最終リーフフラグも記憶している。更に、この第２接続データレコードは第２接続データレコードのうちの最終リーフフラグが別の接続データレコードがあることを示している場合、次の別のリーフポインタを有する。この次の別のリーフポインタは別の接続データレコードをポイントするので、同じ物理的出力リンクを通してポイント対マルチポイントセルのコピーを送ることができるように、接続データレコードのリンクされたリストが設定される。
【００１６】
添付図面に示された好ましい実施例の次のより詳細な説明から本発明の上記およびそれ以外の目的、特徴および利点が明らかとなろう。種々の図において、参照番号は同じ部品を示す。これら図は、本発明の原理を示すためのものであり、必ずしも縮尺どおり表示されておらず、また強調もされていない。
【００１７】
（図面の詳細な説明）
限定ではなく、説明のための次の記述では、発明を完全に理解するために、より詳細な細部、例えば特定のアーキテクチャ、インターフェース、技術などについて記載した。しかしながら、当業者にはこれら詳細な細部から離れた他の実施例に本発明を実施できることは明らかとなろう。他の例では、不要な細部によって本発明の説明が不明確とならないように、周知のデバイス、回路および方法の詳細な説明を省略した。
【００１８】
図１は、ＡＴＭ交換機２０を示し、このＡＴＭ交換機は主に交換コア２２と、複数のデバイスボードまたは交換ターミナル２４１〜２４ｎとを含む。各交換ターミナルは一組の入口物理的リンク３０および一組の出口物理的リンク３１〜３８によりＡＴＭネットワークの他の部分、例えば他のノードに接続されている。例えば交換ターミナル２４１は入口物理的リンク３０１および出口物理的リンク３１１〜３８１を有するように示されている。
【００１９】
図１には２つの交換ターミナル２４しか示されていないが、実際には他の多くのかかる交換ターミナルが設けられており、図示された交換ターミナルと同じように交換コア２２に接続されているものと理解すべきである。更に、交換ターミナルまたは交換ターミナルの構成要素に対する添え字のない参照番号は、かかる交換ターミナルまたは要素を包括的に示すものであり、特定の交換ターミナルまたは要素を示すものではない。出口物理的リンク、例えばリンク３１１〜３８１もそれぞれリンクｐｈｙ０〜ｐｈｙ７とも包括的に示され、このような包括的な表示はそれぞれｐｈ０〜ｐｈ７とも略字で表示される。
【００２０】
交換コア２２の基本的機能はスペース交換を実行すること、例えば１つの入力ターミナルで受信したＡＴＭセルを交換コア２２の適当な出力ターミナルへルーティングし、発信ターミナル機器（送り手）と着信ターミナル機器（意図する受け手）との間でＡＴＭ伝送（潜在的に多数のＡＴＭセルを含む）を行えるようにすることである。例えば破線３９によって示されるように、図１は交換機２０に着信するリンク３０１上のセルが最終的に出口リンク３１ｎ〜３８ｎ  のうちの１つ以上に伝送されるように、２つのポートを接続する交換コア２２を示す。この交換コア２２はマルチキャストセルとしても知られるポイント対マルチポイントセルの場合、ＡＴＭのセルのコピーおよび適当な出力ターミナルへのＡＴＭセルの配信も実行する。交換コア２２の構造および動作は当業者には周知であるので、これ以上詳細には説明しない。
【００２１】
交換機２０の交換ターミナル２４の各々は、入口物理的リンク３０および出口物理的リンク３１〜３８とインターフェースするための回線終端化機器（Ｌ．Ｔ．）４０を含む。着信側では、各交換ターミナル２４は回線終端化機器４０とＡＴＭコントローラ４４とを接続するリンク４２を有する。図示された実施例ではＡＴＭコントローラ４４には３２個もの多くの物理的リンク３０を接続できる。コントローラ４４の出力ターミナルは第１バッファ回路４６へ接続され、次に第１バッファ回路４６は交換ポート５０の交換ポートの入口入力ターミナル４８へ接続されている。交換ポート５０は入口出力ターミナル５２を有し、この出力ターミナル５２は交換コアの入口入力インターフェース５６によって複数の交換コアの入口入力ターミナル５４のうちの適当な１つに接続されている。
【００２２】
交換コア２２は入口入力ターミナル５４とペアにされた複数の出口出力ターミナル６４を有し、出口出力ターミナル６４は対応するペアに従って交換コアの出口出力インターフェース６６によって交換ターミナル２４に接続されている。発信側では各交換ターミナル２４は出口入力ターミナル６８を有し、これら出口入力ターミナル６８はインターフェース６６に接続されている。交換ポート６０の出口側の出力ターミナル７０は第２バッファ回路７２に接続されており、次にこの第２バッファ回路７２はリンク７４によって回線終端化機器４０に接続されている。この回線終端化機器４０はリンク７４と出口物理的リンク３１〜３８とをインターフェースするように働く。
【００２３】
各交換ターミナル２４において、ＡＴＭコントローラ４４はマイクロプロセッサ８０およびデータベースメモリ８２の双方に接続されている。データベースメモリはランダムアクセスメモリ（ＲＡＭ）であることが好ましい。マイクロプロセッサ８０はデータベースメモリ８２内にあるデータベースを構築するのに使用されている。このデータベースは、例えば接続データによりセルを強化するのに使用される。図示した実施例では、ＡＴＭコントローラ４４は部品番号ＰＭ７３２２  ＲＣＭＰ−８００として、ＰＭＣ−シェラ社から販売されているデバイスであって、ＡＴＭレイヤーのルーティング制御、モニタリングおよびポリシングを実行するようになっている。マイクロプロセッサ８０はバッファ化回路７０にも接続されており、このマイクロプロセッサ８０は接続データ、例えばＣＤＲレコードを書き込むようになっている。
【００２４】
図示された実施例では、各交換ターミナル２４はマイクロプロセッサ８０を有する。交換機２０は図示された１つ以上の中央プロセッサを有し、このプロセッサは種々の交換ターミナル２４の複数のマイクロプロセッサ８０が接続されている。
【００２５】
コントローラ４４の出力ターミナルは第１バッファ回路４６に接続されており、この第１バッファ回路４６はセルバッファ９０内にＡＴＭセルを記憶したり、アクセスするように接続されている。同様に、交換ターミナル２４の出側上の第２バッファ回路７２は、セルバッファ９２内のＡＴＭセルを記憶したり、これにアクセスするように接続されている。本発明に対応する第２バッファ回路９２の動作を含むのは主に交換機２０の出側におけるセルの処理である。
【００２６】
図２には、第２バッファ回路７２の一実施例が示されている。この第２バッファ回路７２はバッファ回路コントローラ２００と、複数のハンドラーとを有する。バッファ回路コントローラ２００はＡＳＩインターフェース上で受信されたタイミング情報に従って、図２に示された種々のハンドラーへタイミング情報を提供する。
【００２７】
これらハンドラーにはＡＳＩＥＨインターフェースハンドラー２０２と、入力セルハンドラー（ＩＣＨ）２０４と、出力セルハンドラー（ＯＣＨ）２０６と、ＡＴＭ伝送コンバージェンス／ＡＬＭインターフェースハンドラー（ＡＡＩＨ）２０８と、セルバッファハンドラー（ＣＢＨ）２１０と、データ処理インターフェースハンドラー（ＤＰＩＨ）２１２と、制御メモリハンドラー（ＣＭＨ）２１４とが含まれる。
【００２８】
実施例の第２バッファ回路７２内のハンドラーのうちの２つはメモリハンドラーであり、セルバッファハンドラー（ＣＢＨ）２１０はセルの物理的バッファ化を取り扱う。特にセルバッファハンドラー（ＣＢＨ）２１０はセルバッファ９２にアクセスするためのＤＲＡＭコントローラを含む。制御メモリハンドラー（ＣＭＨ）２１４はセルの論理的バッファ化を取り扱う。このことは、このハンドラーはセルポインタを記憶し、接続データレコード（ＣＤＲ）を読み出し、更新することを意味する。制御メモリハンドラー（ＣＭＨ）２１４はフリーリストポインタも取り扱う。この制御メモリハンドラー（ＣＭＨ）２１４は、ＤＲＡＭコントローラを含む。
【００２９】
ＡＳＩＥＨインターフェースハンドラー２０２は交換コア２２２からのセルを受信する。入力セルハンドラー（ＩＣＨ）２０４はハンドラー２０２からのセルを受信し、制御メモリハンドラー（ＣＭＨ）２１４によって管理されているメモリから接続データレコード（ＣＤＲ）を得る。入力セルハンドラー（ＩＣＨ）２０４はパケットおよびセルの廃棄を更に実行し、セルを廃棄しない場合、フリーセルバッファのための制御メモリハンドラー（ＣＭＨ）２１４にキューポインタを記憶することを求める。入力セルハンドラー（ＩＣＨ）２０４もセルバッファハンドラー（ＣＢＨ）２１４にセルバッファ９２内にセルを記憶することを求める。
【００３０】
出力セルハンドラー（ＯＣＨ）２０６は回線終端化回路へ伝送すべきセルを選択するスケジューラを含む。出力セルハンドラー（ＯＣＨ）２０６は内部チャンネル番号から発信ＶＰ／ＶＣ値（ＣＤＲレコードからのＶＰＩ／ＶＣＩ）へのアドレス変換を実行する。課金目的のためにＶＰ／ＶＣごとに全ての発信セルをカウントする。出力セルハンドラー（ＯＣＨ）２０６は発信セルのＥＦＣＩマーキングをサポートし、この出力セルハンドラー（ＯＣＨ）２０６はＡＴＭ伝送コンバージェンス／ＡＬＭインターフェースハンドラー（ＡＡＩＨ）２０８、セルバッファハンドラー（ＣＢＨ）２１０および制御メモリハンドラー（ＣＭＨ）２１４と共に、図６のステップを実行する。
【００３１】
図３はセルバッファ９２だけでなくバッファ回路７２のメモリ構造も示している。バッファ回路７２は内部ＲＡＭ１００を含み、このバッファ回路９２はＣｎｔｒＲＡＭとしても知られるＲＡＭ１０２にもアクセスする。セルバッファ９２は１２８Ｋ個のセルに対するロケーションを有する。図２ではかかるロケーションに「セル０」、「セル１」、．．．．「セル１２８ｋ−１」と表示されている。ＣｎｔｒＲＡＭ１０２は（図４により詳細に示されている）接続データレコード（ＣＤＲ）のデータ構造１１０と、フリーリスト１１２と、８つの物理的リンクｐｈ０〜ｐｈ７の各々に対するキューが記憶されたキューエリア１１４を含む。キューエリア１１４内の各コラムは物理的リンクに対応する。例えば第１コラムは物理的リンクｐｈ０に対応し、最終コラムは物理的ｐｈ７に対応する。キューエリア１１４の各行は遅延優先権に対応する。特に第１行はＣＢＲ用であり、第２行はｒｔＶＢＲ用であり、第３行はｎｒｔＶＢＲ用であり、第４行はＡＢＲ用であり、第５行はＵＢＲ用である。
【００３２】
これまでの表記法は下記を参照すると理解できよう。「ＣＢＲｐｈ０」はｐｈｙ０（リンク０）に対する一定ビットレートを意味し、「ｎＶＢＲｐｈ０」はｐｈｙ０（リンク０）に対するリアルタイムの可変ビットレートを意味し、「ｎｒｔＶＢＲｐｈ０」はｐｈｙ０（リンク０）に対する非リアルタイムの可変ビットレートを意味し、「ＡＢＲ」はｐｈｙ０（リンク０）に対する可変ビットレートを意味し、「ＵＢＲ」はｐｈｙ０（リンク０）に対する無指定のビットレートを意味する。簡単な実現例ではスケジューラは優先度の最も高いキューからセルを取り込む。ＣＢＲが最も高い優先度を有し、次にＶＢＲが次の優先度を有し、上記の純に優先度を有する。しかしながら、ＡＢＲとＵＢＲとの間では優先度に厳密な差がなく、双方のキューからセルを取り込まなければならない。
【００３３】
内部ＲＡＭ１００はフリーリスト１１２にアクセスするのに利用される２つのポインタを有する。これら２つのポインタはスタートフリーリストポインタ１２０と、ストップフリーリストポインタ１２２である。更に、内部ＲＡＭ１００は図１３のより詳細に示されている一組のキューポインタ１２４を有する。
【００３４】
図５は、交換コア２２からセルを得て、このセルをセルバッファ９２に記憶する際にバッファ回路７２が実行するステップを示す。このセルは交換ポート５０を通して取得され、特に交換ポート５０の出口側の出力ターミナル７０から得られる。図５のステップ５００は交換コア２２からのセルの収集を示す。
【００３５】
交換コア２２から得られるセルのフォーマットは図７に示されている。交換コア２２から得られるセルは、セルペイロードと他の種々のフィールドを含む。交換コア２２から得られるような情報を有する他のフィールドは、情報フィールドＲＩ（交換コア２２内でのルーティング目的に使用された１４ビット）と、内部チャンネル番号（ＩＣＩ）フィールド（１６ビット）と、マルチキャスト識別子（ＭＣＩ）フィールド（１ビット）と、ＶＣＩ、ＰＴおよびＣＬＰフィールドを含む。ＭＣＩフィールドの値はセルがポイント対ポイントセルであるのか、またはポイント対マルチポイントセルであるのかを示す。本例では、ＭＣＩ＝０であれば、そのセルはポイント対ポイントセルであり、ＭＣＩ＝１であれば、そのセルはポイント対マルチポイントセルである。ＩＣＩフィールドの値は内部チャンネル番号であり、後述するようにインデックスとして使用される。
【００３６】
ステップ５０２では、バッファ回路７２はステップ５００で取得したセルに対する接続データレコード（ＣＤＲ）を得る。全般的に図３に示され、図４により詳細に示されているように、ＣＤＲデータ構造１０２からＣＤＲが得られる。ＣＤＲデータ構造１０２は３つの領域、特にポイント対ポイント接続データレコードのための第１領域１１０Ａと、ポイント対マルチポイント接続データレコードのための第２領域１１０Ｂと、ポイント対マルチポイントポインタデータレコードのための第３領域１１０Ｃとに効果的に区分されている。セルがポイント対ポイントセルであるか、またはポイント対マルチポイントセルであるかどうかは上記のようにＭＣＩによって決まる。ＭＣＩ＝０であれば、セルはポイント対ポイントセルであり、ＭＣＩ＝１であれば、セルはポイント対マルチポイントセルである。セルがポイント対ポイントセルであれば、セルに対するＣＤＲはポイント対ポイント領域１１０Ａ内にあり、セルがポイント対マルチポイントセルであれば、セルに対するＣＤＲはポイント対ポイント領域１１０Ｃ内にある。セルのフィールドＩＣＩの値はステップ５００で取得したセルに適用できる領域内の特定のレコードを探すのに使用される。
【００３７】
ポイント対ポイントセル、ポイント対ポイント接続データレコードのためのＣＤＲレコードのフォーマットは、図１０に示されており、ポイント対ポイントセルのためのＣＤＲ記録は２４ビットセルカウンタ、特にセルカウンタＣＬＰ０およびセルカウンタＣＬＰ１を有する。物理的リンクｐｈｙ０〜ｐｈｙ７（例えば図１におけるリンク３１〜３８）のうちの適当な１つにセルを送る際に、これらセルカウンタとの間で読み出しおよび書き込みが行われる。更に、ポイント対ポイントセルのためのＣＤＲレコードは１２ビットの仮想的パス識別子（ＶＰＩ）フィールドおよび次のフィールド、すなわちＰＡ、ＤＡ、ＥＣ、ＡＣ、ＰＣ、ＤＰ、ＰＯＬ、ＣＤＴおよびＳＣＤ／ＥＭＤ／ＥＴを有する。これらフィールドのサイズおよび名称を次の表に示す。
【００３８】
0003542556.tif 000002
【００３９】
接続が設定されると、プロセッサ８０はポイント対ポイント接続データレコードにＰＡ，ＤＡ，ＥＣ，ＡＣ，ＰＣ，ＤＰおよびＰＯＬフィールドを書き込む。これらフィールドだけでなくＶＰＩ，ＣＤＴおよびＳＣＤ／ＥＰＤ／ＥＴは、（交換コア２２からセルが受信され、また接続が確定されると書き込みもされると）すべてが読み取られ、接続設定時に交換コア２２からセルが受信されると、書き込まれる。
【００４０】
ポイント対マルチポイントセルに対するＣＤＲレコード、すなわちポイント対マルチポイントポインタ接続データレコードのフォーマットは、図１２に示されている。このポイント対マルチポイントポインタ接続データレコードはポイント対ポイント接続データレコードと同じタイプのフィールドの一部を有するが、これらフィールドはレコード内の異なるロケーションにある。更にポイント対マルチポイント接続データレコードは８つの物理的出力リンクｐｈｙ０〜ｐｈｙ７までの各々に対応する「スタートポインタＰｈｙ０」〜「スタートポインタＰｈｙ７」として図１２に示されている８つの「スタートポインタ」フィールドを有する。更にポイント対マルチポイント接続データレコードは８ビットの物理的リンクポインタアクティブフィールド（ＰＰＡ）を有するこの「スタートポインタ」フィールドおよびＰＰＡは交換コア２２からセルが受信された際にＣＤＲへ書き込まれる。
【００４１】
図１１にはポイント対マルチポイント接続データレコードのフォーマットが示されている。ポイント対マルチポイント接続データレコードはセルカウンタＣＬＰ０およびセルカウンタＣＬＰ１を有する他に、ＶＰＩおよびＶＣＩフィールドを有するが、これらフィールドの重要性はこれまでの記載から理解できよう。更に、ポイント対マルチポイント接続データレコードは１３ビットの次のリーフポインタ（ＮＬＰ）フィールドおよび１ビットの最終リーフ（ＬＬ）フィールドを有する後に理解できるように、リーフが最終リーフであると最終リーフ（ＬＬ）フィールドが示さない場合、次のリーフポインタ（ＮＬＰ）フィールドは領域１１０Ｃ内にポイント対マルチポイント接続データレコードのアドレスを記憶する。
【００４２】
セルに対するＣＤＲレコードを得た後に、ステップ５０４で多数のスレッショルドチェックが実行される。これらスレッショルドチェックチェックとして評価およびスレッショルドチェックの比較、例えば潜在的にセルまたはパケットの廃棄およびＥＦＣＩマーキングのようなオペレーションに至るバッファ長さ評価が挙げられる。本発明を理解する上でこれら評価は不要であるので、これ以上詳細には説明しない。
【００４３】
ステップ５００でセルが得られ、ステップ５０２でそのＣＤＲが得られている状態では、次にこのセルをセルバッファ９２に記憶する必要がある。このセルを記憶するセルバッファ９２内のアドレスの決定はステップ５０６および５０８で行う。ステップ５０６では、スタートフリーリストポインタ１２０の値（図３参照）を使って、次にフリーリスト１１２内のどのポインタが利用できるのかを判断する。例えば図１４に示されるように、スタートフリーリストポインタ１２０はアドレス１、すなわちフリーリスト１１２内のシェルポインタ１をポイントする値を有する。次にフリーリスト１１２のセルポインタ２は特に図１４において「セルバッファ１」と示されているセルバッファ９２内の特定アドレスをポイントする。従って、ステップ５０８に示されているようにフリーリスト１１２内の次に利用できるポインタを使ってセルバッファ９２内のセルの記憶ロケーションを決定する。次にスタートフリーリストポインタ１２０をインクリメントする。
【００４４】
セルバッファ９２内のアドレスがフリーになると、すなわちバッファからセルが抽出されると、かかるフリーアドレスがストップフリーリストポインタ１２２によって決定されるロケーションへロードされ、次にストップフリーリストポインタ１２２がインクリメントされるようにフリーリスト１１２が維持される。
【００４５】
ステップ５１０はセルから得られたＭＣＩの値が１であるかどうかのチェックを行う。ＭＣＩの値が１でなければ、このセルはポイント対ポイントセルであり、次にステップ５１２を実行する。１であれば、セルはポイント対マルチポイントセルであり、次にステップ５３２を実行する。
【００４６】
ステップ５１２はステップ５０８で決定されたセルバッファ９２内の記憶ロケーション（例えば上記の例ではセルバッファ１）へのセルの書き込みを行う。セルバッファ９２に書き込まれる際にポイント対ポイントセルは図８に示されるような構造を有する。セルバッファ９２ではセルは標準的なＡＴＭセルフィールドを有し、更に交換コア２２からの内部セルフォーマットで得られたＩＣＩおよびＭＣＩフィールドも有する（図７参照）。
【００４７】
ステップ５１４ではＣＤＲから得られたフィールドＰＯＬおよびＤＰ内の値（図１０参照）を利用して、セルを出力する先の物理的リンク３１〜３８、従ってキューエリア１１４内の対応するキュー（図３参照）のうちのどれを利用するかを決定する。
【００４８】
図３および図１３に示されるように、キューエリア１１４は多くのキューを有する。特にキューエリア１１４は８つの物理的リンクｐｈ０〜ｐｈ７のうちの各々に対する複数のキューを有する。例えば物理的リンクｐｈ０に対してはキュー１３０Ｃ、１３０ｒ、１３０ｎ、１３０Ａおよび１３０Ｒがあり、物理的リンクｐｈ１に対してはキュー１３１Ｃ、１３１ｒ、１３１ｎ、１３１Ａおよび１３１Ｒがあり、同様にその後の物理的リンクに対し同様なキューがある。これらキューの参照番号に対する添え字「Ｃ」はそのキューがＣＢＲセルに対するものであり、添え字「ｒ」はそのキューがｒｔＶＢＲセルに対するものであり、添え字「ｎ」はキューがｎｒｔＶＢＲセルに対するものであり、添え字「Ａ」はキューがＡＢＲセルに対するものであり、添え字「Ｕ」はそのキューがＵＢＲに対するものであることを示す。
【００４９】
従って、ステップ５１６はステップ５１２でキューエリア１１４のうちのどのキューをセルバッファ９２に記憶されたセルに関連付けるべきかを決定し、ステップ５１６では、かかるキュー内で次に利用できるロケーションに対するキューポインタの組１２４からポインタが得られる。図１３にはこれらキューポインタの組１２４が詳細に示されており、この図からはキューエリア１１４内の各キューがスタートセルキューポインタおよびストップセルキューポインタの双方を有することが理解できる。ステップ５１６では（ステップ５１４で決定されたような）適当なキューのための組１２４内のストップセルキューポインタがインクリメントされ、かかるインクリメントされた値はキュー内の次に利用できるロケーションをポイントするのに使用される。次にステップ５１８では、ステップ５１２で書き込まれたセルのアドレスがステップ５１６で決定されたロケーションに書き込まれる。例えばステップ５１６でセルがＣＢＲセルであると決定され、更に物理的リンクｐｈｙ０（従ってキュー１３０Ｃ）と関連付けるべきであると判断された場合、組１２４内のキュー１３０Ｃのためのストップセルキューポインタはインクリメントされ、セルのうちのバッファ９２内のアドレスを書き込むべきキュー１３０Ｃ内の次のロケーションを区別するのに利用される。
【００５０】
ステップ５１０において、ＮＣＩの値が１であると判断された場合、セルはポイント対マルチポイントセルであり、次にステップ５３２を実行する。ステップ５３２はステップ５０８で決定されたセルバッファ９２内の記憶ロケーションへのセルの書き込みを実行する。セルバッファ９２への書き込みの際に、ポイント対マルチポイントセルは図９に示されるような構造を意味する。セルバッファ９２ではポイント対マルチポイントは標準的なＡＴＭセルフィールド、更に［ポイント対マルチポイントポインタ接続データレコードから得られた］ＩＣＩ、ＰＡＡ（Ｐｈｙポインタアクティブ）、およびポイント対マルチポイントポインタ接続データレコードのうちの対応するフィールドスターとポインタＰｈｙ０〜スタートポインタＰｈｙ７から得られた次のリーフポインタｐｈｙ０〜ｐｈｙ７フィールドを含む。
【００５１】
ステップ５３４では、ＣＤＲから得られたフィールドＰＰＡおよびＤＰ内の値（図１２参照）を利用してセルを出力する先の物理的リンク３１〜３８、従ってキューエリア１１４内のキューのうちのどれを（図３参照）利用するかを決定する。これに関し、ＰＰＡはそれぞれの物理的リンク３１〜３８を通してセルのコピーを送るべき場合、ビットがアクティブに（例えば１に等しく）セットされているｐｈｙ０〜ｐｈｙ７の各々に対応するビットを有する。
【００５２】
ステップ５３６で、セルを出力する先の物理的リンクに対応するキューの各々の次に利用できるロケーションに対するキューポインタの組１２４（図１３）からポインタが得られる。ステップ５３６では（ステップ５３４で決定されたような）各適当なキューに対する組１２４内のストップセルキューポインタをインクリメントし、かかるインクリメントされた値を利用して対応する物理的リンクのためのキュー内の次に利用できるロケーションをポイントできる。次にステップ５３８で、セルを変換すべき物理的リンクに対応する各キューに対し、ステップ５３６で書き込まれたセルのアドレスをステップ５３６で決定されたロケーションへ書き込む。
【００５３】
図６は、セルバッファ９２から特定の物理的リンクへのセルの読み出しに関連するステップを示す。組１１４内のキュー（図３参照）の各々はセルバッファ９２内のセルをポイントする内部に記憶されたポインタを有する。図６に先立ち、セレクタは次にセルを受信するのは物理的リンクｐｈｙ０〜ｐｈｙ７（すなわちリンク３１〜３８）のどれであるかを決定する。先に示したように、組１１４内のキューのうちの１つは選択された物理的リンクに対応し、よって選択されたキューとなっている。かかる選択されたキューに対し、ステップ６００において、組１２４内のスタートセルキューポインタ（図３および図１３参照）を使ってキューの組１１４内の対応するキューからの最も旧いポインタを得る。キューの組１１４内のキューから得られたポインタはセルバッファ９２内のセルをポイントする。従ってステップ６００では組１１４内のキューから得たポインタを使って、選択された物理的リンクのための最も旧いセルをフェッチする。
【００５４】
ステップ６０２では、ステップ６００でフェッチされたセルに対する接続データレコード（ＣＤＲ）を得る。ポイント対ポイントセルに対し、セルヘッダーのＭＣＩおよびＩＣＩフィールド（図８参照）を使って接続データレコード構造１１０（図４参照）のエリア１１０ＡからＣＤＲが得られる。先に示したように、ＭＣＩフィールドはセルがポイント対ポイントであり、従ってエリア１１０Ａにアクセスすべきであることを示し、ＩＣＩフィールドはＣＤＲエリア１１０Ａ内の正しいレコードを得るためのインデックスとして働く。セルがポイント対マルチポイントセルであることをＭＣＩフィールドが示す場合、選択された物理的出力リンク（例えばｐｈｙ０〜ｐｈｙ７、図９参照）に対する次のリーフポインタの値を利用して、選択された物理的リンクの次のリーフのためのＣＤＲを探す。
【００５５】
交換機のタイプがＶＰＩであるか、ＶＣＩであるかに従ってステップ６０６またはステップ６０８のいずれかを実行する。ＶＰＩ交換機タイプの場合、ポイント対ポイントセルおよびポイント対マルチポイントの双方に対し、ＶＰＩフィールドを更新する。ＶＣＩ交換機タイプの場合、ポイント対ポイントセルに対し、ＶＰＩフィールドを更新し、ポイント対マルチポイントセルに対してＶＰＩとＶＣＩの双方を更新する。
【００５６】
ステップ６１０ではセルヘッダーで決定されたＣＬＰ（セル喪失優先権）値に対し、ＣＤＲ内のセルカウンタの更新を実行する。図１０にはポイント対ポイントセルに対するＣＤＲレコードおよびセルカウンタＣＬＰが示されており、図１１にはポイント対マルチポイントセルに対するＣＤＲレコードおよびセルカウンタＣＬＰが示されている。
【００５７】
ステップ６１２では、セルがポイント対ポイントセルであるか、またはポイント対マルチポイントセルであるかを判断するのに再びＭＣＩフィールドの値を問う。ポイント対ポイントセルの場合、ステップ６１４、６１６および６１８を実行する。ポイント対マルチポイントセルの場合、ステップ６１８で完了する、図６に示された他のステップを実行する。
【００５８】
ポイント対ポイントセルの場合、まずアドレスを読み出し、次にステップ６１４で、選択されたキューのためのスタートセルキューポインタをインクリメントする（図１３参照）。このようなインクリメント操作は選択された物理的リンクに対し、キューからポインタを除くように働く。次にステップ６１６において、出力すべきセルのためのセルバッファ９２内のアドレスをフリーリスト１１２に加える（図３参照）。ステップ６１６はストップフリーリストポインタ１２２（図３参照）をインクリメントし、ストップフリーリストポインタ１２２がポイントするフリーリスト内のロケーションで出力すべきセルに対するセルバッファ９２内のアドレスに対するポインタを記憶することによって実施される。最後に、選択された物理的リンクに対するセルを書き込み、例えばリンク３１〜３８のうちの１つ（図１参照）を書き込むことにより、ステップ６１８でセルが出力される。
【００５９】
ポイント対マルチポイントセルの場合、ステップ６２０において、遭遇したリーフが最終リーフであるかの判断が行われる。特に、ステップ６２０はステップ６０２で得られたＣＤＲレコード内の最終リーフフラグＬＬのチェックを行う。最終リーフフラグがセットされると、ステップ６１８で選択された物理的リンクに実際にセルを書き込む前に、ステップ６２２、６２４、６２６および可能な場合にはステップ６２８が実行される。
【００６０】
最終リーフの場合、ステップ６２２においてＰＰＡフィールド内のリーフが非アクティブとマークされる。先に説明したように、ＰＰＡフィールドは可能な各物理的出力リンクに対し、１つのビットを有する。選択された物理的出力リンクに対する最終リーフが処理されると、ＰＰＡフィールド内のその選択されたリーフに対するビットはアクティブから非アクティブ（例えば１から０へ）変化する。次にステップ６２４で、そのキューに対するスタートセルキューポインタをインクリメントすることにより（図１３参照）、キューから選択されたキューに対するポインタが除かれる。
【００６１】
ステップ６２６では、すべての物理的リンクが非アクティブとしてマークされているかどうかを判断するため、例えばＰＰＡフィールドがすべて０に変化したかどうかを判断するために、ＰＰＡフィールドがチェックされる。すべての物理的リンクが非アクティブにマークされている場合、ステップ６１８を実行する前に（ステップ６１６に関連して説明したのと同じように）ステップ６２８でフリーリスト１１２にセルバッファアドレスが加えられる。ステップ６１８は選択された物理的リンクへのセルの書き込みを行う。
【００６２】
現在処理されているリーフがそのＣＤＲにセットされた最終リーフフラグＬＬを有していない場合、選択された物理的リンクへのセルの書き込みに先立ち、ステップ６３０が実行される。ステップ６３０では、ＣＤＲからの次のリーフポインタフィールドの値（図１１参照）がセルヘッダー内の選択された物理的リンク（例えばＰｈｙ０〜Ｐｈｙ７）に対する次のリーフポインタのフィールド（図９参照）にＣＤＲからの次のリーフポインタフィールドの値（図１１参照）が記憶される。ステップ６３０により、同じ物理的リンクが選択される次の時に、選択されたリンクに対するセルヘッダー内の次のリーフポインタによって、選択されたリンク上の次の出力リーフに対する適当なＣＤＲレコードのためのステップ６２０におけるフェッチが可能となる。
【００６３】
図１６Ａ〜図１６Ｅおよび図１７は、本発明によりポイント対マルチポイントセルの取り扱い例を示す。図１６Ａは交換コア２２からバッファ回路７２へのＩＣＩ＝１０２４およびＭＣＩ＝１（ポイント対マルチポイントを示す）を含むセルの到達を示す。ステップ５０２によれば、ＭＣＩおよびＩＣＩの値は接続データレコード構造１１０（図４参照）のエリア１１０Ｃから接続データレコード（ＣＤＲ）を得るのに使用される。（図１２に示される）ＣＤＲレコードのＰＰＡおよびスタートポインタは、セルの他の部分（図９）と共にセルバッファにコピーされる。図１６Ｂは、ステップ５３２によりセルバッファ内のアドレス１６９２に記憶されているセルを示す。このようなセルバッファにおけるアドレス１６９２の特別な判断は、図５のステップ５０６および５０８に従う。
【００６４】
本例では、ＣＤＲのＰＰＡフィールドは２つの物理的リンク、特にｐｈｙ０およびｐｈｙ３しかアクティブでないことを示す。Ｐｈｙ０に対する次のリーフポインタはアドレスＡであり、Ｐｈｙ３に対する次のリーフポインタはアドレスＢである。上記のようにセルバッファのアドレス１９６２における対応する次のリーフポインタにこれらアドレスがロードされる（セルバッファのフォーマットについては図９も参照されたい）。
【００６５】
セルバッファ内のアドレス１６９２に対するポインタにより、ｐｈｙ０およびｐｈｙ３に対するキューが更新される。このポインタによるキューの更新プロセスはステップ５３４、５３６および５３８から理解できよう。
【００６６】
ステップ例が進むにつれ、最終的に図１６Ａで得られ、セルバッファ９２内のアドレス１６９２に記憶されたセルは、リンクｐｈｙ０およびｐｈｙ３の出力を待つ最も旧いセルとなる。この時点で、ステップ例はバッファ回路７２のセレクタが最初の物理的リンク、すなわちｐｈｙ０を選択し、よって本例における最初の図６のステップの実行を行うように続く。ステップ６０２によれば、セルバッファ９２内のアドレス１６９２からセルが読み出される。次に、ステップ６０２により、図１６Ｃに示されているリンクｐｈｙ０に対する最初のリーフのためのＣＤＲレコードがＣＤＲエリア１１０ＢからのアドレスＡからフェッチされる。図１６Ｂに関連し、セルヘッダーｐｈｙ０に対する次のリーフポインタからアドレスＡが得られたことを思い出すことができよう。物理的リーフｐｈｙ０のこの最初のリーフに対して、ステップ６０２で得られるＣＤＲは、１８のＶＰＩおよび２６９のＶＣＩを有し、これら値はステップ６０６および６０８に従って図１６Ｃに示されるように出力セル内に書き込まれる。
【００６７】
ステップ６２０では、物理的リンクｐｈｙ０に対する第１リーフが物理的リーフｐｈｙ０に対する最終リーフであることが、図１６Ｃに示されたＣＤＲレコードの最終リーフフラグＬＬから決定される。従って、図６のステップ６２０に従い、最初の物理的リンクｐｈｙ０はセルヘッダーのアドレス１６９２に非アクティブとマークされる（例えば図１６Ｃでは、ＰＰＡは先の０の値と対照的にｐｈｙ３に対し、値３およびｐｈｙ０およびｐｈｙ３に対して値３しか有しない）。ステップ６２４によれば、ｐｈｙ０でセルが送り出される前に、ｐｈｙ０に対するキューからアドレス１６９２へのポインタが除かれる。
【００６８】
バッファ回路７２のセレクタ／スケジューラが次の物理的リンクとしてｐｈｙ３を選択すると、実施例は図６のステップの第２回目に進む。アドレス１６９２からセルを得ると、図１６Ｄに示されたＣＤＲレコードを探すのに、ステップ６０２で物理的リンクｐｈｙ３に対する次のリーフポインタが利用される。ｐｈｙ３の最初のリンクに対し、ステップ６０２で得られたＣＤＲは２８のＶＰＩおよび３６９のＶＣＩの値を有し、これら値は図１６Ｄに示されるようにステップ６０６および６０８に従って出力セル内に記憶される。ステップ６２０における最終リーフフラグＬＬのチェックは、このＬＬフラグが内容が０であることを示し、このことは物理的リーフｐｈｙ３はこのセルに対応する他のリーフを有することを意味する。このようなケースの場合、ＣＤＲの次のリーフポインタをセルヘッダーのアドレス１６９２に記憶するのにステップ６３０が実行される。特に図１６ＤはＣＤＲの次のリーフポインタがアドレスＣを有すること、およびセルヘッダーにおけるｐｈｙ３に対する次のリーフポインタに対するアドレスＣの記憶を示す。この時点で、物理的リンクｐｈｙ３に対する最初のリーフとして、物理的リーフｐｈｙ３に対しセルが書き込まれる。
【００６９】
セレクタ／スケジューラが再び物理的リンクｐｈｙ３を選択すると、セルバッファ９２内のアドレスＣにあるセルから物理的リンクｐｈｙ３のための次のリーフポインタが読み出される。リンクｐｈｙ３ではセルバッファ９２内のアドレスＣにあるセルから物理的リンクｐｈｙ３に対する次のリーフポインタが読み出される。特に図１６Ｄに示されるように、次のリーフポインタはアドレスＣを有する。アドレスＣからフェッチされる特定のＣＤＲはＶＰＩ値３８およびＶＣＩ値３７９を含むように、図１６Ｅに示されている。ステップ６０６および６０８によれば、出力セル内にこれら新しいＶＰＩ値およびＶＣＩ値が書き込まれる（図１６Ｅ参照）。ステップ６２０におけるチェックはアドレスＣにおけるＣＤＲは、セットされた（すなわち１に等しい）その最終リーフフラグを有する。従って、ステップ６２２では、ＰＰＡ値は非アクティブとしてｐｈｙ３をマークするように調節され、ステップ６２４では物理的リンクｐｈｙ３のためのキューからアドレス１６９２に対するポインタが除かれる（図１６Ｅ参照）。更に、このセルに対するＰＰＡでは、すべての物理的リンクは非アクティブとマークされているので、ステップ６２８に従い、フリーリスト１１２にセルバッファ９２のアドレス１６９２が入れられる。次に、物理的リンクｐｈｙ３に物理的リンクｐｈｙ３に対するこのセルの第２リーフおよび最終リーフが書き込まれる（ステップ６１８）。
【００７０】
（全セルのコピーと異なり）ポイント対マルチポイントセルをコピーする際には、ポインタおよびフラグを追加するだけでよいので、従って本発明はメモリスペースを節約できる。更に論理的リーフの数はメモリアクセス時間によって制限されない。更に同じメモリアクセス時間では全メモリをコピーした場合でも物理的リーフの数をより多くすることができる。正しい比率を維持するために、ポイント対ポイントキューとポイント対マルチポイントキューとを選択する必要はない。更に、全ての同じ優先クラスに対してポイント対マルチポイントセルを取り扱うことができる（ポイント対ポイントセルと比較してポイント対マルチポイントセルに対しては優先クラスに制限はない）。
【００７１】
以上で好ましい実施例を参照して、特に本発明について図示し、説明したが、当業者であれば、本発明の形態および細部を種々に変更することが可能であることは理解できよう。例えばターム交換ポートはトラクアダプタのようなデバイスを含むことができると容易に理解できるはずである。
【図面の簡単な説明】
【図１】本発明の実施例に係わるＡＴＭ交換機の略図である。
【図２】図１のＡＴＭ交換機に含まれるバッファ回路の略図である。
【図３】本発明の一実施例に係わるバッファ回路のメモリ構造の略図である。
【図４】接続データレコード（ＣＤＲ）データ構造の略図である。
【図５】交換機コアから得られ、セルバッファメモリに記憶されるセルを処理することに関係する基本的ステップを示すフローチャートである。
【図６】セルバッファメモリから得られ、物理的リンクに適用されるセルを処理する際に関連する基本的ステップを示すフローチャートである。
【図７】図１のＡＴＭ交換機の交換コアから得られるセルの図である。
【図８】図１のＡＴＭ交換機のセルバッファメモリに記憶されるポイント対ポイントセルの図である。
【図９】図１のＡＴＭ交換機のセルバッファメモリに記憶されるポイント対マルチポイントセルの図である。
【図１０】ポイント対ポイント接続データレコードの図である。
【図１１】ポイント対マルチポイント接続データレコードの図である。
【図１２】ポイント対マルチポイントポインタ接続データレコードの図である。
【図１３】キューの組に対して所定の関係にあるキューポインタの組みの図である。
【図１４】フリーリストポインタと、セルポインタのフリーリストと、セルバッファとの関係を示す図である。
【図１５】スタートセルキューポインタと、ストップセルキューポインタと、キューと、セルバッファとの関係を示す図である。
【図１６Ａ】本発明の１モードによるポイント対マルチポインタセルの位置例を処理する過程におけるバッファ回路のうちのセルバッファおよびメモリの所定の内容を示す図である。
【図１６Ｂ】本発明の１モードによるポイント対マルチポインタセルの位置例を処理する過程におけるバッファ回路のうちのセルバッファおよびメモリの所定の内容を示す図である。
【図１６Ｃ】本発明の１モードによるポイント対マルチポインタセルの位置例を処理する過程におけるバッファ回路のうちのセルバッファおよびメモリの所定の内容を示す図である。
【図１６Ｄ】本発明の１モードによるポイント対マルチポインタセルの位置例を処理する過程におけるバッファ回路のうちのセルバッファおよびメモリの所定の内容を示す図である。
【図１６Ｅ】本発明の１モードによるポイント対マルチポインタセルの位置例を処理する過程におけるバッファ回路のうちのセルバッファおよびメモリの所定の内容を示す図である。
【図１７】図４の接続データレコード構造の一部を示し、更に次のリーフポインタの利用を示す図である。
【図１】
0003542556.tif 000003
【図２】
0003542556.tif 000004
【図３】
0003542556.tif 000005
【図４】
0003542556.tif 000006
【図５】
0003542556.tif 000007
【図６】
0003542556.tif 000008
【図７】
0003542556.tif 000009
【図８】
0003542556.tif 000010
【図９】
0003542556.tif 000011
【図１０】
0003542556.tif 000012
【図１１】
0003542556.tif 000013
【図１２】
0003542556.tif 000014
【図１３】
0003542556.tif 000015
【図１４】
0003542556.tif 000016
【図１５】
0003542556.tif 000017
【図１６Ａ】
0003542556.tif 000018
【図１６Ｂ】
0003542556.tif 000019
【図１６Ｃ】
0003542556.tif 000020
【図１６Ｄ】
0003542556.tif 000021
【図１６Ｅ】
0003542556.tif 000022
【図１７】
0003542556.tif 000023