(57)【特許請求の範囲】
【請求項１】
直流磁界が印加される磁性体に複数の中心導体を互いに交差させて配置し、該複数の中心導体のうち少なくとも１つの中心導体とアースとの間に、該非可逆回路素子の通過帯域の中心周波数よりも高い周波数の共振周波数を有する直列共振回路を接続した非可逆回路素子において、
閉磁路を形成するヨークの一部を切り出して形成したインダクタを、前記直列共振回路のインダクタとして用いた非可逆回路素子。
【請求項２】
前記直列共振回路のコンデンサのコールドエンドを、前記インダクタのホットエンドに接続した請求項１に記載の非可逆回路素子。
【請求項３】
前記アース端子を前記ヨークを構成する部材で一体成形した請求項１または２に記載の非可逆回路素子。
【請求項４】
２つ以上の中心導体とアースとの間に前記直列共振回路を設けた請求項１〜３のうちいずれかに記載の非可逆回路素子。
【請求項５】
前記２つ以上の直列共振回路のうち、少なくとも１つの共振周波数を他と異ならせた請求項４に記載の非可逆回路素子。
【請求項６】
前記２つ以上の直列共振回路のうち、少なくとも１つは前記通過帯域の中心周波数の略２倍の共振周波数を有し、さらに少なくとも他の１つは前記通過帯域の中心周波数の略３倍の共振周波数を有する請求項４または請求項５に記載の非可逆回路素子。
【請求項７】
前記直列共振回路の、前記通過帯域の中心周波数における等価容量を、該通過帯域の中心周波数に対する整合容量となるようにした請求項１〜６のうちいずれかに記載の非可逆回路素子。
【請求項８】
請求項１〜７のうちいずれかに記載の非可逆回路素子を備えた通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯などの高周波帯域で使用される、例えばアイソレータやサーキュレータなどの非可逆回路素子、および、この非可逆回路素子を用いた通信装置に関するものである。
【０００２】
【従来の技術】
従来、集中定数型のアイソレータやサーキュレータなどの非可逆回路素子は、信号の伝送方向に対する減衰量が極めて小さく、逆方向への減衰量が極めて大きいという特性を利用して、発振器や増幅器の安定動作および保護のため通信装置などに多く用いられている。
【０００３】
従来のアイソレータの分解斜視図を図８に、その内部構造を図９にそれぞれ示す。また、等価回路を図１０に示す。
図８および図９に示すように、集中定数型のアイソレータは、上ヨーク２と下ヨーク８とで構成される磁気閉回路内に、中心導体５１，５２，５３およびフェライト５４からなる磁性組立体５、永久磁石３および樹脂枠７をそれぞれ配設したものである。中心導体５１，５２のポート部Ｐ１，Ｐ２は、樹脂枠７に形成された入出力端子７１，７２および整合用コンデンサＣ１，Ｃ２に接続され、中心導体５３のポート部Ｐ３は整合用コンデンサＣ３および終端抵抗Ｒに接続され、各コンデンサＣ１，Ｃ２，Ｃ３および終端抵抗Ｒの一端はアース７３に接続されている。
【０００４】
図１０に示す等価回路ではフェライトを円板形状に表し、直流磁界をＨとして表し、中心導体５１，５２，５３を等価的なインダクタＬとして表している。このような回路構成により、順方向特性が帯域通過フィルタの特性を持ち、通過帯域より離れた周波数帯域では、順方向であっても信号が若干減衰されるという特徴を備えている。
【０００５】
ところで、一般の通信装置において、回路中に使用されている増幅器は必ずある程度の歪みを発生させ、これが基本波の２倍波や３倍波などのスプリアスを生じさせ不要輻射の原因となっている。通信装置の不要輻射は、電力増幅器の異常動作や混信の原因となるため、予め基準や規格が設けられていて、ある一定のレベル以下にする必要がある。不要輻射を防ぐためには、直線性の良い増幅器を用いることが有効であるが、それらは高価であり、代わりにフィルタなどを備えて不要な周波数成分を減衰させる方法が一般的である。しかし、そのようなフィルタを使用するにもコストがかかりまたサイズが大型化するうえ、フィルタによる損失も発生する。
【０００６】
そこで、アイソレータやサーキュレータが有する帯域通過フィルタの特性を利用してスプリアス成分を抑制することが考えられるが、図８〜１０に示した従来の基本的な構造を備えただけの非可逆回路素子では、不要な周波数帯域で十分な減衰特性を得ることはできなかった。
【０００７】
これを解決し、主に基本波の２倍波または３倍波などのスプリアスの周波数帯域で大きな減衰量を得られるようにした非可逆回路素子が特開平１０−９３３０８号に示されている。この非可逆回路素子の一例であるアイソレータを図１１、図１２および図１３に示す。図１１は、このアイソレータの分解斜視図、図１２は内部構造、図１３は等価回路である。
【０００８】
このアイソレータが、図８〜図１０に示した先のアイソレータと異なる点は、帯域通過フィルタ用のインダクタＬｆを設けている点である。このインダクタＬｆは中心導体５１のポート部Ｐ１と整合用コンデンサＣ１と入出力端子７１との間に接続されている。インイダクタとしては小型化に適したソレノイド型コイルが用いられ、９００ＭＨｚ帯のアイソレータの場合、約２４ｎＨのインダクタンスものものが用いられる。具体的にはφ０．１ｍｍの銅線を外径φ０．８ｍｍで９ターンしたものが用いられる。
【０００９】
このように構成されたアイソレータの入出力端子７１に対して直列にキャパシタＣｆを接続することにより、図１３の等価回路に示すように、このキャパシタＣｆとインダクタＬｆとで帯域通過フィルタが構成され、通過帯域から離れた周波数帯の信号を減衰させることができる。
【００１０】
図１４は、図８〜図１０に示したのアイソレータ（従来例１）と図１１〜図１３に示したアイソレータ（従来例２）の周波数特性を示す図である。この図は、９００ＭＨｚ帯のアイソレータの例を示しているが、従来例２は従来例１に比べて２倍波（１８００ＭＨｚ）の減衰量が１９．３ｄＢから２８．３ｄＢに改善され、３倍波（２７００ＭＨｚ）の減衰量が２８．６ｄＢから４０．１ｄＢに改善されている。
【００１１】
【発明が解決しようとする課題】
このように、インダクタを非可逆回路素子内に設けて不要な周波数帯域を減衰させるフィルタを構成することにより、単体のフィルタを外部に設ける場合に比べて回路全体としての小型化を図ることができる。
【００１２】
しかしながら、最近の移動体通信機器における更なる小型化の要請に伴って、このようなフィルタ用のインダクタを備えた非可逆回路素子自体も小型化が迫られている。そのため、上記のフィルタ用のインダクタも小型化する必要がある。ところが、ソレノイド状に形成したインダクタを小型化した場合、そのインダクタンスが小さくなり、基本波の２倍波や３倍波での減衰量が小さくなってしまう。また、インダクタンスを減少させることなく、ソレノイド状インダクタを小型化するために、磁性体内にソレノイドを形成するといった構造も一応は考えられるが、このような構造では、新たに磁性体部材が必要となり、その製造も容易ではなく、コストアップにつながるという問題があった。
【００１３】
この発明の目的は、コストアップを招くことなく、小型で且つ所定の周波数帯域で大きな減衰量が得られるようにした非可逆回路素子、および、この非可逆回路素子を用いた通信装置を提供することにある。
【００１７】
【課題を解決するための手段】
この発明は、直流磁界が印加される磁性体に複数の中心導体を互いに交差させて配置し、該複数の中心導体のうち少なくとも１つの中心導体とアースとの間に、該非可逆回路素子の通過帯域の中心周波数よりも高い周波数の共振周波数を有する直列共振回路を接続した非可逆回路素子において、閉磁路を形成するヨークの一部を切り出して形成したインダクタを、前記直列共振回路のインダクタとして用いる。これにより、インダクタがヨークと一体化して部品点数が１つ少なくなり、製造工程の簡略化・コストダウンが図れる。
また、この発明は、前記コンデンサのコールドエンドをこのインダクタをホットエンドに接続する。これにより、製造工程のさらなる簡略化が図れる。
通信機器で問題となるスプリアス成分の主なものは基本波の周波数よりも高い周波数のものである。そこで、該非可逆回路素子の通過帯域の中心周波数（以下、この周波数を「基本波の周波数」という）よりも高い周波数の共振周波数を有する直列共振回路を中心導体とアースとの間にトラップフィルタとして接続することで、基本波の周波数よりも高い周波数のスプリアス信号は、この直列共振回路を介してアースに流れ、信号線路を伝搬するスプリアスが減衰する。一般に共振回路は、共振周波数が高くなるほど小型にできるため、中心周波数より高い周波数のスプリアス成分に共振してこれを選択的に減衰させるようにすれば、図１１〜図１３に示した従来の非可逆回路素子のように、信号線路上で中心周波数に共振してこれを選択的に通過させるものに比べて小型になり、直列共振回路を構成するインダクタを従来整合用に用いていたコンデンサのコールドエンド側に設けて直接接続することが可能になり、これによりインダクタを効率よく収容することができインダクタを内蔵しつつ非可逆回路素子の小型化を図ることができる。
【００１８】
この発明は、前記アース端子を前記ヨークを構成する部材で一体成形する。これにより、アース端子用に別の部材を用いる必要がなくなり、部品点数を少なくすることができるほか、インダクタのコールドエンドとアース端子との距離を短くすることができ、不要インピーダンスの増加を抑えることができる。
【００１９】
この発明は、２つ以上の中心導体とアースとの間に前記直列共振回路を設けるこれにより、スプリアス成分の減衰量をより大きくする。または、広い帯域でスプリアスを減衰させる。
【００２０】
この発明は、前記２つ以上の直列共振回路のうち、少なくとも１つの共振周波数を他と異ならせる。これにより、広い周波数帯域、または、複数の周波数帯のスプリアス成分を減衰させる。
【００２１】
この発明は、前記２つ以上の直列共振回路のうち、少なくとも１つを前記通過帯域の中心周波数の略２倍の共振周波数とし、さらに少なくとも他の１つを前記通過帯域の中心周波数の略３倍の共振周波数とする。
通信機器で問題となるスプリアス成分で最も顕著なものは、基本波の２倍、３倍などの周波数を有する高調波スプリアスである。このような離れた周波数で分布するスプリアスをトラップフィルタで除去するため、複数の直列共振回路の共振周波数をそれぞれ通過帯域の中心周波数の略２倍の共振周波数とし、他の１つを通過帯域の中心周波数の略３倍の共振周波数とする。このように、２倍波、３倍波の周波数に各直列共振回路の共振周波数を合わせることにより効率よくスプリアス成分を減衰させることができる。なお、この発明において、略２倍は、１．５倍〜２．５倍程度の範囲をいい、略３倍は、２．５倍〜３．５倍程度の範囲をいうものとする。
【００２２】
この発明は、前記直列共振回路の、前記通過帯域の中心周波数における等価容量を、該通過帯域の中心周波数に対する整合容量となるようにする。
直列共振回路の共振周波数は、中心周波数よりも高く設定されているため、この中心周波数に対しては容量性インピーダンスとなる。そこでこの直列共振回路のインダクタおよびキャパシタを適当に設計することで、中心周波数に対する等価的な整合容量とする。これにより、トラップフィルタとして直列共振回路を設けてもこれ以外に整合コンデンサを設ける必要がなくなり、部品点数の増加を抑えて小型化、コストダウンに寄与する。
【００２３】
この発明は、上記非可逆回路素子を、たとえば送信信号と受信信号の分岐を行うサーキュレータとして設けることにより通信装置を構成する。これにより、小型で且つスプリアス特性のよい通信装置を実現する。
【００２４】
【発明の実施の形態】
この発明の実施形態に係るアイソレータの構成を図１〜図４を参照して説明する。
図１はアイソレータの分解斜視図、図２は上ヨークを取り外した状態での上面図および側断面図である。図１および図２に示すように、このアイソレータは、磁性体金属からなる箱状の上ヨーク２の内面に円板状の永久磁石３を配置するとともに、この上ヨーク２と、同じく磁性体金属からなる略コ字状の下ヨーク８とによって磁気閉回路を形成し、ケースである下ヨーク８内の底面８ａ上に樹脂枠７を配設し、樹脂枠７内に、磁性組立体５、コンデンサＣ１，Ｃ２，Ｃ３、終端抵抗ＲおよびインダクタＬ１を配設したものである。
【００２５】
上記磁性組立体５は、直方体板形状のフェライト５４の下面に、このフェライト５４の底面と同形状である、３本の中心導体５１，５２，５３に共通のアース部を当接させて、フェライト５４の上面に、上記アース部から延びる３本の中心導体５１，５２，５３を、絶縁シート（不図示）を介在させて互いに１２０°の角度をなすように折り曲げて配置し、中心導体５１，５２，５３の先端側のポート部Ｐ１，Ｐ２，Ｐ３を外方へ突出させた構造としている。この磁性組立体５には、フェライト５４に対してその厚み方向に磁束が通るように、上記永久磁石３により直流磁界を印加する。
【００２６】
樹脂枠７は、電気的絶縁部材からなり、矩形枠状の側壁７ａに底壁７ｂを一体形成したものであり、底壁７ｂの中央部には丸型の挿通孔７ｃが形成されている。また、底壁７ｂの右辺部には矩形の切欠部７ｄが形成されており、底壁７ｂの右辺部および手前辺部には矩形の凹部７ｅ，７ｆが形成されている。
【００２７】
丸型の挿通孔７ｃ内に磁性組立体５が挿入配置され、この磁性組立体５の下面の各中心導体５１，５２，５３のアース部は、ケースである下ヨーク８の底面８ａに半田付けなどにより接続される。また、入出力端子７１，７２およびアース端子７３が、樹脂枠７にインサートモールドされており、入出力端子７１，７２は樹脂枠７の左右側面の奥側に配置されていて、アース端子７３は左右側面の手前側に配置されている。アース端子７３の一端は底壁７ｂの凹部７ｅ，７ｆ内に露出するように、アース端子７３の他端は側壁７ａの左右手前部で外面に露出するように設けられている。また、入出力端子７１は、一端が右辺の切欠部７ｄの奥で底壁７ｂの上面に露出し、他端が側壁７ａの右奥で外面に露出するように設けられている。入出力端子７２は、一端が左辺の凹部７ｅの奥で底壁７ｂの上面に露出し、他端が側壁７ａの左奥で外面に露出するように設けられている。
【００２８】
切欠部７ｄには、チップ状のコンデンサＣ１とインダクタＬ１が積層して配置され、コンデンサＣ１のコールドエンドである下面電極とインダクタＬ１のホットエンドである上面電極が電気的に接続されており、インダクタＬ１の下面のコールドエンドである下面電極が下ヨーク８に接続されている。なお、インダクタＬ１は、誘電体基板の両面に電極を形成して製作されたものである。凹部７ｅには、チップ状の整合用コンデンサＣ２が配置されている。この整合用コンデンサＣ２のコールドエンド（下面電極）は、アース端子７３に接続されている。凹部７ｆには、チップ状の整合用コンデンサＣ３およびチップ状の終端抵抗Ｒが並んで配置されている。整合用コンデンサＣ３のコールドエンド（下面電極）および終端抵抗Ｒのコールドエンドである一端側の電極は、それぞれアース端子７３に接続されている。
【００２９】
中心導体５３のポート部Ｐ３は、コンデンサＣ３のホットエンド（上面電極）および終端抵抗Ｒのホットエンド（他端側の電極）に接続されている。中心導体５１のポート部Ｐ１は、コンデンサＣ１のホットエンドである上面電極および入出力端子７１に接続されている。中心導体５２のポート部Ｐ２は、コンデンサＣ２のホットエンド（上面電極）および入出力端子７２に接続されている。なお、各ポート部Ｐ１，Ｐ２，Ｐ３が各コンデンサＣ１，Ｃ２，Ｃ３の上面と同じ高さとなるように、各ポート部Ｐ１，Ｐ２，Ｐ３はステップ状に整形されている。
【００３０】
図３は上記アイソレータの等価回路図である。上記のように接続したことにより、入出力端子７１とアース（アース端子７３）との間にＣ１，Ｌ１からなる直列共振回路がトラップフィルタとして形成されることになり、入出力端子７１または中心導体５１から入力した信号のうちこの直列共振回路の共振周波数近傍の成分がこのトラップフィルタによってアースに流れ、大きく減衰する。なお、図示の各インダクタンスＬは中心導体５１，５２，５３とフェライト５４とにより形成される等価的なインダクタンスである。
【００３１】
また、Ｌ１，Ｃ１からなる直列共振回路は、この非可逆回路素子の通過帯域の中心周波数（基本波周波数）よりも高い共振周波数を有するため、この通過帯域の中心周波数に対しては容量性のインピーダンスとして作用し、前記インダクタンスＬとともに整合回路を構成している。
【００３２】
ここで、この実施形態のアイソレータを９００ＭＨｚ帯に適用する場合、前記インダクタＬ１を幅０．２ｍｍ、長さ２ｍｍに形成することによって１．１ｎＨのインダクタンスとする。そして、コンデンサＣ１を、６．７ｐＦとする。このように構成することにより、Ｌ１，Ｃ１の直列共振回路の共振周波数は１．９ＧＨｚとなり、９００ＭＨｚの２倍波およびこれよりも高い周波数成分を減衰させるトラップフィルタとして機能させることができる。また、この直列共振回路は、９００ＭＨｚに対しては等価的に約９ｐＦとなり、９００ＭＨｚの信号に対する整合容量として機能させることができる。
【００３３】
図４は、上記９００ＭＨｚ帯に適用したアイソレータの伝搬方向の減衰特性を示している。同図において、実線はこの実施形態に係るアイソレータの特性、破線は、図８〜図１０に示した従来のアイソレータを９００ＭＨｚ帯に適用した場合の特性である。ここで、基本波の周波数を９００ＭＨｚとすれば、上記直列共振回路からなるトラップフィルタを設けていない従来のもので、２倍波の減衰量が約１９．３ｄＢ、３倍波の減衰量が約２８．６ｄＢであるのに対し、この実施形態のものでは、２倍波の減衰量は約２９．５ｄＢ、３倍波の減衰量は約３９．０ｄＢとなって大きな減衰量が得られる。
【００３４】
なお、上記の実施形態では、インダクタＬ１を誘電体基板の両面に電極を形成したものとしているが、誘電体基板に代えて磁性体基板を用いてもよく、電極を基板の両面のみならず内部に形成するようにしてもよい。また、インダクタＬ１の下側電極を下ヨーク８に直接接続したがアース端子７３に接続するようにしてもよい。また、ケースである下ヨーク８を樹脂枠７内にインサートモールドすることにより一体成形してもよい。また、下ヨーク８にアース端子を設けてもよい。
【００３５】
図５は、この発明の第２の実施形態を示す図である。この図は、インダクタＬ１′を樹脂枠７の底壁７ｂ内にインサートモールドすることによって一体成形したアイソレータを示している。この実施形態において、第１の実施形態と同一構成の部分は同一番号を付して説明を省略する。この実施形態において、第１の実施形態と異なる点は、樹脂枠７の底壁７ｂに切欠部７ｄに代えて凹部７ｄ′を設けた点、すなわち底壁７ｂの右辺を下ヨーク８まで貫通させず、樹脂の底壁を残した点、および、この凹部の底壁にインダクタＬ１′をインサートモールドした点である。凹部７ｄ′内にコンデンサＣ１が配置されコンデンサＣ１のコールドエンドとインダクタＬ１′のホットエンドが接続される。またインダクタＬ１′のコールドエンドはアース端子７３に接続されている。このようにインダクタＬ１′を樹脂枠７内に一体に成形することにより、コンデンサＣ１と直列共振回路を形成する場合に、インダクタをチップ部品で構成した場合に比べて部品点数を少なくすることができる。
【００３６】
上記インダクタＬ１′のコールドエンドは、下ヨーク８に接続するようにしてもよい。この場合において、下ヨーク８にアース端子を設けてもよい。
また、インダクタＬ１′とアース端子を同一部材で一体成形してもよい。この場合において、全てのアース端子を同一部材で成形してもよく、このインダクタＬ１′と１つのアース端子のみを同一部材で一体成形してもよい。
さらに、下ヨーク８を樹脂枠７内にインサートモールドすることにより一体成形してもよい。
【００３７】
図６は、この発明の第３の実施形態を示す図である。この図は、ケースである下ヨーク８の一部を舌状に切り出すことにより、インダクタＬ１″（８ｂ）を形成したアイソレータを示している。この実施形態において、第１の実施形態と同一構成の部分は同一番号を付して説明を省略する。この実施形態において、第１の実施形態と異なる点は、上記のように下ヨーク８の一部を切り出してインダクタＬ１″を形成すること、および、底壁７ｂの切欠部７ｄに代えて凹部７ｄ′を設け、この凹部の底壁部に、コンデンサＣ１のコールドエンドとインダクタＬ１″のホットエンドとを接続する電極７５をインサートモールドで設けた点である。
【００３８】
下ヨーク８はアース端子７３に接続されているため、インダクタＬ１″のコールドエンドはその構成上アースに接続されていることになる。このようにインダクタＬ１″を下ヨーク８の一部として形成することにより、コンデンサＣ１と直列共振回路を形成する場合に、インダクタをチップ部品で構成した場合に比べて部品点数を少なくすることができる。
【００３９】
また、この実施形態では、樹脂枠７と下ヨーク８が別々に形成されているが、下ヨーク８を樹脂枠７内にインサートモールドすることにより一体成形するようにしてもよい。また、この実施形態では、樹脂枠の底壁にインサートモールドされた電極を介してコンデンサＣ１のコールドエンドとインダクタＬ１″のホットエンドを接続しているが、樹脂枠７に貫通孔を設けてコンデンサＣ１のコールドエンドとインダクタＬ１″のホットエンドを直接接続するようにしてもよい。また、下ヨーク８にアース端子を設けてもよい。
【００４０】
上記１〜３の実施形態では、入出力端子７１（ポート部Ｐ１）側のみに直列共振回路のトラップフィルタを形成しているが、入出力端子７２（ポート部Ｐ２）側にも直列共振回路のトラップフィルタを形成するようにしてもよい。この場合、一方の直列共振回路を、このアイソレータの通過帯域の中心周波数の２倍の周波数に設定し、他方の直列共振回路を、アイソレータの通過帯域の中心周波数の３倍の周波数に設定することにより、基本波の２倍波、３倍波を効率よく減衰させることができる。ただし、各直列共振回路の共振周波数は、アイソレータの通過帯域の中心周波数よりも高いものであれば、これに限定されない。また、両方の直列共振回路の共振周波数を同じにしてもよい。
【００４１】
なお、以上の実施形態では、アイソレータを例に挙げて説明したが、第３の中心導体のポート部Ｐ３に終端抵抗Ｒを接続することなく、ポート部Ｐ３を第３の入出力部として構成したサーキュレータにも本願発明は同様に適用できる。この場合に、このポート部Ｐ３にポート部Ｐ１またはＰ２と同じように直列共振回路からなるトラップフィルタを接続した構成にしてもよく、ポート部Ｐ３を直接コンデンサＣ３および入出力端子に接続した構成にしてもよい。
また、ポート部Ｐ３に直列共振回路を設ける場合、この直列共振回路の共振周波数をポート部Ｐ１のものまたはポート部Ｐ２のもののいずれか一方と同じ共振周波数としてもよく、また別の第３の共振周波数としてもよい。また、全て同じ共振周波数としてもよい。
【００４２】
サーキュレータの各入出力端子から入力される信号は、３つのポート部のうち、入力された端子のポート部および出力される端子のポート部の２つのポート部を通過するが、このとき、その通過する２つのポート部に設けられている直列共振回路が、この信号に対してトラップフィルタとして機能する。したがって、サーキュレータの各経路をそれぞれ異なる信号が通過する場合、各経路を通過する信号の基本周波数やスプリアス成分に応じて３つの直列共振回路を適当な共振周波数に設定しておくことにより、それぞれの信号のスプリアスを効率よく除去することができる。
【００４３】
さらに、この発明の非可逆回路素子は、全体の構造が図１〜図６に示したものに限るものではなく、例えば多層基板の内部に中心導体を形成した構造であってもよい。
【００４４】
次に、上記アイソレータを用いた通信装置の例を図７を参照して説明する。同図においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂ，ＢＰＦｃはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザである。ＭＩＸａはＳＹＮから出力される周波数信号を変調信号で変調し、ＢＰＦａは送信周波数の帯域のみを通過させ、ＡＭＰａはこれを電力増幅して、アイソレータＩＳＯおよびＤＰＸを介しＡＮＴより送信する。ＢＰＦｂはＤＰＸから出力される信号のうち受信周波数帯域のみを通過させ、ＡＭＰｂはそれを増幅する。ＭＩＸｂはＳＹＮより出力される周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００４５】
上記アイソレータＩＳＯとして、図１〜図６および尚書きに示した素子を用いる。このアイソレータＩＳＯには帯域阻止特性または低域通過特性も備えているので、送信周波数帯域のみを通過させる帯域通過フィルタＢＰＦａを省略してもよい。このようにして全体に小型の通信装置を構成する。
【００４９】
【発明の効果】
請求項１に記載の発明によれば、インダクタをヨークを切り出して形成したことにより、部品点数を減らして素子を小型化することができるとともに製造工程を簡略化することができる。
【００５０】
請求項２に記載の発明によれば、上記インダクタのホットエンドにコンデンサを直接接続することにより、構造の簡略化、素子の小型化、製造工程の簡略化を図ることができる。
【００５１】
請求項３に記載の発明によれば、部品点数を減らして素子を小型化することができるとともに、インダクタとアース端子との間の不要インピーダンスの増加を抑えることができる。
【００５２】
請求項４〜６に記載の発明によれば、複数の中心導体に対して直列共振回路を設けたことにより、離れた周波数に分布しているスプリアス成分を効率的に減衰させることができ、複数の直列共振回路の共振周波数を基本波周波数の略２倍および略３倍に設定することにより、信号レベルの大きいスプリアスである２倍波、３倍波を効率的に減衰させることができる。
【００５３】
請求項７に記載の発明によれば、直列共振回路を整合回路の整合容量として用いていることができるため、別の整合容量を設ける必要がなくり、製造工程の簡略化、素子の小型化を図ることができる。
【００５４】
請求項８に記載の発明によれば、スプリアス特性を改善し、装置からの不要輻射を抑制しつつ小型化が図れる。
【図面の簡単な説明】
【図１】第１の実施形態に係るアイソレータの分解斜視図
【図２】同アイソレータの上ヨークを取り除いた状態での上面図および側断面図
【図３】同アイソレータの等価回路図
【図４】同アイソレータと従来のアイソレータとの減衰量の周波数特性を示す図
【図５】第２の実施形態に係るアイソレータの上ヨークを取り除いた状態での上面図および側断面図
【図６】第３の実施形態に係るアイソレータの上ヨークを取り除いた状態での上面図、下ヨークの上面図および側断面図
【図７】第４の実施形態に係る通信装置の構成を示すブロック図
【図８】従来のアイソレータの分解斜視図
【図９】同アイソレータの上ヨークを取り除いた状態での上面図および断面図
【図１０】同アイソレータの等価回路図
【図１１】従来の他のアイソレータの分解斜視図
【図１２】同アイソレータの上ヨークを取り除いた状態での上面図および断面図
【図１３】同アイソレータの等価回路図
【図１４】上記２つの従来のアイソレータの減衰量の周波数特性を示す図
【符号の説明】
２−上ヨーク
３−永久磁石
５−磁性組立体
５１，５２，５３−中心導体
５４−フェライト
７−樹脂枠
７１，７２−入出力端子
７３−アース端子
８−下ヨーク（ケース）
Ｃ１，Ｃ２，Ｃ３−コンデンサ
Ｐ１，Ｐ２，Ｐ３−ポート部
Ｌ１−（チップ型の）インダクタ
Ｌ１′−（樹脂枠にインサートモールドされた）インダクタ
Ｌ１″−（下ヨークから切り出して形成された）インダクタ
【図１】
0003558003.tif 000002
【図２】
0003558003.tif 000003
【図３】
0003558003.tif 000004
【図４】
0003558003.tif 000005
【図５】
0003558003.tif 000006
【図６】
0003558003.tif 000007
【図７】
0003558003.tif 000008
【図８】
0003558003.tif 000009
【図９】
0003558003.tif 000010
【図１０】
0003558003.tif 000011
【図１１】
0003558003.tif 000012
【図１２】
0003558003.tif 000013
【図１３】
0003558003.tif 000014
【図１４】
0003558003.tif 000015