(57)【特許請求の範囲】
【請求項１】
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記磁性半導体層に近接して設けられ、磁化方向が実質的に固着された強磁性層と、
を有する磁気スイッチング素子と、
前記磁性半導体層から離間して併設された強磁性体からなる記録層と、
を備え、
前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成され、前記磁性半導体層に形成された磁化により生ずる磁界を前記記録層に作用させることにより前記記録層の磁化を制御可能としたことを特徴とした磁気メモリ。
【請求項２】
ゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記ゲート電極と前記磁性半導体層との間に設けられたゲート絶縁膜と、
前記ゲート絶縁膜と前記磁性半導体層との間、若しくは前記磁性半導体層の前記ゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された強磁性層と、
を有する磁気スイッチング素子と、
前記磁性半導体層から離間して併設された強磁性体からなる記録層と、
を備え、
前記ゲート電極から前記ゲート絶縁膜を介して前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成され、前記磁性半導体層に形成された磁化により生ずる磁界を前記記録層に作用させることにより前記記録層の磁化を制御可能としたことを特徴とした磁気メモリ。
【請求項３】
前記磁性半導体層に隣接して積層された強磁性体からなるバイアス印加用磁性層をさらに備え、
前記バイアス印加用磁性層を介して前記磁界を前記記録層に作用させることを特徴とする請求項１または２に記載の磁気メモリ。
【請求項４】
前記バイアス印加用磁性層と、前記記録層と、は、略同一平面上で互いの端面を離間させて設けられたことを特徴とする請求項３記載の磁気メモリ。
【請求項５】
前記強磁性層に隣接して反強磁層が設けられたことを特徴とする請求項１〜４のいずれか１つに記載の磁気メモリ。
【請求項６】
前記強磁性層に隣接して、非磁性層と、強磁性膜と、反強磁性層と、がこの順に積層され、前記強磁性膜と前記強磁性層の磁化方向が互いに反対向きであることを特徴とする請求項１〜４のいずれか１つに記載の磁気メモリ。
【請求項７】
ゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記ゲート電極と前記磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された強磁性層と、
を備え、
前記ゲート電極から前記強磁性層を介して前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成されることを特徴とした磁気スイッチング素子。
【請求項８】
前記強磁性層に隣接して反強磁層が設けられたことを特徴とする請求項７記載の磁気スイッチング素子。
【請求項９】
前記強磁性層に隣接して、非磁性層と、強磁性膜と、反強磁性層と、がこの順に積層され、前記強磁性膜と前記強磁性層の磁化方向が互いに反対向きであることを特徴とする請求項７記載の磁気スイッチング素子。
【請求項１０】
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１の磁性半導体層に近接して設けられ、磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２の磁性半導体層に近接して設けられ、磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする磁気メモリ。
【請求項１１】
第１のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１のゲート電極と前記第１の磁性半導体層との間に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜と前記第１の磁性半導体層との間、若しくは前記第１の磁性半導体層の前記第１のゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１のゲート電極から前記第１のゲート絶縁膜を介して前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
第２のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２のゲート電極と前記第２の磁性半導体層との間に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜と前記第２の磁性半導体層との間、若しくは前記第２の磁性半導体層の前記第２のゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２のゲート電極から前記第２のゲート絶縁膜を介して前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする磁気メモリ。
【請求項１２】
第１のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１のゲート電極と前記第１の磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１のゲート電極から前記第１の強磁性層を介して前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
第２のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２のゲート電極と前記第２の磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２のゲート電極から前記第２の強磁性層を介して前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする磁気メモリ。
【請求項１３】
前記第１及び第２の前記強磁性層の少なくともいずれかに隣接して反強磁性層が設けられたことを特徴とする請求項１０〜１２のいずれか１つに記載の磁気メモリ。
【請求項１４】
前記第１及び第２の強磁性層の少なくともいずれかに隣接して、非磁性層と、強磁性膜と、反強磁性層と、がこの順に積層され、前記強磁性膜と前記強磁性層の磁化方向が互いに反対向きであることを特徴とする請求項１０〜１２のいずれか１つに記載の磁気メモリ。
【請求項１５】
前記磁気抵抗効果素子は、強磁性体からなる固着層と、前記記録層と前記固着層との間に設けられたトンネルバリア層と、を有することを特徴とする請求項１０〜１４のいずれか１つに記載の磁気メモリ。
【請求項１６】
前記第１及び第２の磁性半導体層に形成される前記磁化の方向は、互いに略反対方向であることを特徴とする請求項１０〜１５のいずれか１つに記載の磁気メモリ。
【請求項１７】
前記記録層は、その磁化が所定の軸に沿った方向に容易となる一軸異方性を有し、前記磁化が容易となる方向が前記第１及び第２の磁気スイッチング素子の前記磁性半導体層に形成される前記磁化の方向と略同一であることを特徴とする請求項１６記載の磁気メモリ。
【請求項１８】
複数の前記メモリセルがマトリクス状に設けられ、
これらメモリセルのいずれかを選択し、そのメモリセルの前記第１及び第２の磁気スイッチング素子のいずれかの前記磁性半導体層に前記電圧を印加することにより、そのメモリセルの前記磁気抵抗効果素子の前記記録層に２値情報のいずれかに対応した磁化を書き込み可能としたことを特徴とする請求項１０〜１７のいずれか１つに記載の磁気メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気スイッチング素子及び磁気メモリに関し、より詳細には、磁性半導体層に誘起される強磁性の磁化方向を規定することにより、従来よりも大幅に低消費電力で磁化を発生可能な磁気スイッチング素子及びこれを用いた磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））に用いることが提案されている。
【０００３】
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ  ｅｆｆｅｃｔ：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから（Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  ７９，  ４７２４  （１９９６））、ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合の片側一方の強磁性層に反強磁性層を付与し、片方を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている（特開平１０−４２２７号公報）。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている（Ｐｈｙｓ．Ｒｅｖ．Ｂ５６（１０），  Ｒ５７４７  （１９９７）、応用磁気学会誌２３，４−２，  （１９９９）、Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ７３（１９），  ２８２９  （１９９８）、Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．３９，Ｌ１０３５（２００１））。
【０００７】
これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５回以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【０００９】
しかし、メモリのセルサイズに関しては、１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例えば、ＵＳＰ５，７３４，６０５号公報に開示されている）を用いた場合、半導体のＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）以下にサイズを小さくできないという問題がある。
【００１０】
この問題を解決するために、ビット（ｂｉｔ）線とワード（ｗｏｒｄ）線との間にＴＭＲセルとダイオードを直列接続したダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４３号公報）や、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャ（ＤＥ  １９７４４０９５、ＷＯ  ９９１４７６０）が提案されている。
【００１１】
【発明が解決しようとする課題】
しかし、いずれの場合も、記録層への書きこみ時には、電流パルスによる電流磁場による磁化反転を行っている。このため、メモリの消費電力が大きく、集積化した時に配線の許容電流密度限界があり大容量化できないという問題がある。
【００１２】
また、書き込み電流の絶対値が１ｍＡ以下でないと電流を流すためのドライバの面積が大きくなるため、他のタイプの不揮発固体メモリ（ＦｅＲＡＭ：強誘電体メモリ、ＦＬＡＳＨ：フラッシュメモリ）などと比較した場合にチップサイズが大きくなるという問題もある。
【００１３】
以上、詳述したように、磁気メモリの超大容量化を実現するためには、消費電力が少ないアーキテクチャおよび新しい書きこみ方法が必要とされる。また、同様の要求は磁界をスイッチングする必要があるあらゆる用途において存在する。例えば、磁気記録ヘッドや磁気駆動型アクチュエータなどにおいても、電流磁場によらずに磁界のスイッチングが可能となれば、従来の構造から飛躍的に進歩した性能を有する各種の磁気応用装置を実現できる。
【００１４】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、消費電力が少ないアーキテクチャを有する磁気スイッチング素子及びこれを用いることにより高集積化が可能でしかも安価な超大容量の磁気メモリを提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の磁気メモリは、
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記磁性半導体層に近接して設けられ、磁化方向が実質的に固着された強磁性層と、
を有する磁気スイッチング素子と、
前記磁性半導体層から離間して併設された強磁性体からなる記録層と、
を備え、
前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成され、前記磁性半導体層に形成された磁化により生ずる磁界を前記記録層に作用させることにより前記記録層の磁化を制御可能としたことを特徴とする。
【００１５】
上記構成によれば、磁性半導体層に誘起される強磁性の磁化方向を強磁性層の磁化の方向により規定でき、電流磁界によらずに所定の磁界の発生をスイッチングすることが可能となり、従来よりも飛躍的に消費電力が低い磁気スイッチングが可能となる。
【００１６】
なおここで、「近接して」とは、磁性半導体層と強磁性層との間に磁気的な相互作用が生ずる範囲内であることを意味し、磁気的相互作用が生ずる限り、磁性半導体層と強磁性層とが隣接して設けられた場合以外にも、磁性半導体層と強磁性層とが離間して設けられた場合や、これらの間に非磁性層などの層が介在した場合なども包含する。
【００１７】
また、本発明の第２の磁気メモリは、
ゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記ゲート電極と前記磁性半導体層との間に設けられたゲート絶縁膜と、
前記ゲート絶縁膜と前記磁性半導体層との間、若しくは前記磁性半導体層の前記ゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された強磁性層と、
を有する磁気スイッチング素子と、
前記磁性半導体層から離間して併設された強磁性体からなる記録層と、
を備え、
前記ゲート電極から前記ゲート絶縁膜を介して前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成され、前記磁性半導体層に形成された磁化により生ずる磁界を前記記録層に作用させることにより前記記録層の磁化を制御可能としたことを特徴とする。
【００１８】
上記構成によれば、ゲート電極に所定の電圧を印加することにより、磁性半導体層に誘起される強磁性の磁化方向を強磁性層の磁化の方向により規定でき、電流磁界によらずに所定の磁界の発生をスイッチングすることが可能なり、従来よりも飛躍的に消費電力が低い磁気スイッチングが可能となる。
【００１９】
一方、本発明の磁気スイッチング素子は、
ゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する磁性半導体層と、
前記ゲート電極と前記磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された強磁性層と、
を備え、
前記ゲート電極から前記強磁性層を介して前記磁性半導体層に電圧を印加した時に、前記強磁性層の前記磁化方向に応じた磁化が前記磁性半導体層に形成されることを特徴とする。
【００２０】
上記構成によれば、ゲート電極に所定の電圧を印加することにより、磁性半導体層に誘起される強磁性の磁化方向を強磁性層の磁化の方向により規定でき、電流磁界によらずに所定の磁界の発生をスイッチングすることが可能なり、従来よりも飛躍的に消費電力が低い磁気スイッチングが可能となり、同時に、電気的な絶縁と磁性半導体層の磁化の規定とを同一の強磁性層により行うことができる点で有利である。
【００２１】
これらの磁気スイッチング素子において、前記強磁性層に隣接して反強磁性層を設けることにより、強磁性層における磁化を所定の方向に確実且つ容易に固着することができる。
【００２２】
また、前記強磁性層に隣接して、非磁性層と、強磁性膜と、反強磁性層と、がこの順に積層され、前記強磁性膜と前記強磁性層の磁化方向が互いに反対向きであるものとすれば、強磁性層における磁化の固着方向を確実且つ容易に反転させることができる。
【００２３】
ここで、非磁性層、強磁性膜、反強磁性層からなる積層は、磁性半導体層のいずれの側に設けることも可能であり、例えば、磁性半導体層とゲート電極との間に設けてもよく、あるいは、磁性半導体層のゲート電極とは反対の側に設けてもよい。
【００２４】
一方、本発明の第３の磁気メモリは、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１の磁性半導体層に近接して設けられ、磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２の磁性半導体層に近接して設けられ、磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする。
また、本発明の第４の磁気メモリは、
第１のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１のゲート電極と前記第１の磁性半導体層との間に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜と前記第１の磁性半導体層との間、若しくは前記第１の磁性半導体層の前記第１のゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１のゲート電極から前記第１のゲート絶縁膜を介して前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
第２のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２のゲート電極と前記第２の磁性半導体層との間に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜と前記第２の磁性半導体層との間、若しくは前記第２の磁性半導体層の前記第２のゲート絶縁膜とは反対側に設けられ、磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２のゲート電極から前記第２のゲート絶縁膜を介して前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする。
また、本発明の第５の磁気メモリは、
第１のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第１の磁性半導体層と、
前記第１のゲート電極と前記第１の磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された第１の強磁性層と、
を有し、
前記第１のゲート電極から前記第１の強磁性層を介して前記第１の磁性半導体層に電圧を印加した時に、前記第１の強磁性層の前記磁化方向に応じた磁化が前記第１の磁性半導体層に形成可能とされた第１の磁気スイッチング素子と、
第２のゲート電極と、
電圧を印加することにより常磁性状態から強磁性状態に遷移する第２の磁性半導体層と、
前記第２のゲート電極と前記第２の磁性半導体層との間に設けられ、電気的な絶縁性を有し且つ磁化方向が実質的に固着された第２の強磁性層と、
を有し、
前記第２のゲート電極から前記第２の強磁性層を介して前記第２の磁性半導体層に電圧を印加した時に、前記第２の強磁性層の前記磁化方向に応じた磁化が前記第２の磁性半導体層に形成可能とされた第２の磁気スイッチング素子と、
強磁性体からなる記録層を有する磁気抵抗効果素子と、
を有するメモリセルを備え、
前記第１の磁気スイッチング素子の前記第１の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成され、
前記第２の磁気スイッチング素子の前記第２の磁性半導体層に前記磁化が形成されると、その磁化によって前記記録層に磁化が形成されることを特徴とする。
【００２５】
上記構成によれば、電流磁界によらずに記録層への書き込みができるため、従来と比較して大幅に消費電力を低減し、同時にデバイスのサイズも縮小して高い集積度を実現できる。
【００２６】
ここで、前記磁気抵抗効果素子として、強磁性体からなる固着層と、前記記録層と前記固着層との間に設けられたトンネルバリア層と、を有するＴＭＲ素子を用いると確実且つ容易に記録と再生を実施することができる。
【００２７】
また、前記第１及び第２の磁気スイッチング素子の前記磁性半導体層に形成される前記磁化の方向は、互いに略反対方向であるものとすれば、２値情報を確実且つ容易に記録、再生できる。
【００２８】
また、前記記録層は、その磁化容易方向が前記第１及び第２の磁気スイッチング素子の前記磁性半導体層に形成される前記磁化の方向と略同一であるような一軸異方性を有するものとすれば、２値情報の記録と再生を確実且つ容易に行うことができる。
【００２９】
また、複数の前記メモリセルがマトリクス状に設けられ、
これらメモリセルのいずれかを選択し、そのメモリセルの前記第１及び第２の磁気スイッチング素子のいずれかの前記磁性半導体層に前記電圧を印加することにより、そのメモリセルの前記磁気抵抗効果素子に設けられた前記磁気抵抗効果素子の前記記録層に２値情報のいずれかに対応した磁化を書き込み可能とすれば、低消費電力で高い集積度を有する磁気メモリを実現できる。
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３０】
図１は、本発明の磁気スイッチング素子の要部構成及びその動作を説明するための概念図である。
【００３１】
すなわち、同図（ａ）に表したように、本発明の磁気スイッチング素子は、磁性半導体層１０と強磁性層２０とゲート絶縁膜３０とゲート電極４０とが積層された構造を有する。
【００３２】
磁性半導体層１０は、磁性的な性質と半導体的な性質とを有し、それら２つの性質が強い相関をもつ物質からなる層である。具体的には、ＩＩＩ−Ｖ族化合物半導体あるいはＩＩ−ＶＩ族化合物半導体などの半導体に、マンガン（Ｍｎ）やクロム（Ｃｒ）などの元素を添加したものを挙げることができる。
【００３３】
このような磁性半導体は、電圧を印加しない状態においては、常磁性的な性質を示す。これは、含有するマンガン（Ｍｎ）やクロム（Ｃｒ）などの磁性元素の濃度が低いために、これら磁性元素間の相互作用が希薄であるからある。
【００３４】
これに対して、このような磁性半導体に電圧を印加すると、強磁性が誘起される（Ｎａｔｕｒｅ  ４０８，  ９４４  （２０００）．）。これは、電圧を印加することにより、磁性半導体中の電子あるいは正孔の濃度を変化させ、添加されているマンガンやクロムなどの磁性元素同士の相互作用を顕著にすることによると考えられている。
【００３５】
磁性半導体層１０の材料としては、例えば、（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，Ｍｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギャップ半導体に遷移金属をドープした材料系や、（Ｃｄ１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａｓなどを用いることができる。
【００３６】
ワイドギャップ半導体にドープする遷移金属の種類、濃度により、磁性半導体は、反強磁性、常磁性、強磁性の様様な磁気状態を実現でき、本発明の磁性半導体層１０として強磁性を誘起するものを得ることができる。
【００３７】
例えば、（ＩｎＭｎ）Ａｓ希薄磁性半導体に電圧を印加することによって、（ＩｎＭｎ）Ａｓ中の正孔（ホール）数を制御し、マンガン（Ｍｎ）スピン間の相互作用を発生させることにより強磁性を誘起することができる。
【００３８】
本発明においては、図１に表したように、ゲート絶縁膜３０を介してゲート電極４０により電圧を印加することができる。この構成によれば、スイッチング素子に電流が流れないため、従来の電流磁界を発生させる素子と比較して消費電力を大幅に低減できる。
【００３９】
但し、単に磁性半導体層１０に電圧を印加しただけでは、そこに誘起される磁化の方向まで制御することができない。これに対して、本発明においては、強磁性層２０を隣接させることにより、磁性半導体層１０に誘起される強磁性の磁化方向を制御する。
【００４０】
すなわち、図１（ｂ）に表したように、本発明の磁気スイッチング素子においては、磁性半導体層１０に隣接して、磁化Ｍ１を有する強磁性層２０が設けられている。この状態で、ゲート絶縁膜３０を介してゲート電極４０に電圧を印加すると、磁性半導体層１０に電圧が印加され、強磁性が誘起される。そして、ここに生ずる磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ１の作用によって、これと同一の方向に形成される。このようにして磁性半導体層１０に所定の方法の磁化Ｍ２を誘起し、この磁界を作用対象１００に作用させることができる。
【００４１】
ここで、作用対象１００は、例えば、磁気メモリの記録層や磁気記録媒体、あるいは磁化Ｍ２を磁気プローブとして用いる場合の対象物などである。また、作用対象１００は、磁性半導体層１０に誘起された磁化Ｍ２が及ぶ範囲に設けられていればよい。従って、同図の如く磁性半導体層１０の端面近傍に配置する代わりに、例えば、その下面の付近に配置してもよい。
【００４２】
このように、本発明によれば、ゲート電極４０に電圧を印加することにより、磁性半導体層１０に所定方向の磁化を誘起することができ、低消費電力で磁化のオン・オフを制御できるスイッチング素子が実現できる。
【００４３】
また、図１に例示した構成は、本発明のスイッチング素子の基本的な概念を表すものであり、その各要素については、種々の変形を加えることができる。例えば、後に詳述するように、強磁性層２０とゲート絶縁膜３０との間にさらに反強磁性層と強磁性層を積層させることにより、磁化方向を反転させたり、さらに非磁性層を挿入するなどの各種の変形が可能である。
【００４４】
また、各要素の積層順序についても、図１には限定されず、例えば、図２に例示したように、磁性半導体層１０と強磁性層２０の積層順序を反転させてもよい。この場合にも、ゲート絶縁膜３０を介して磁性半導体層１０に電圧を印加することにより、強磁性が誘起され、その磁化Ｍ２は、隣接する強磁性層２０の磁化Ｍ１の方向に沿って形成される。従って、磁性半導体層１０の近傍に設けた作用対象１００に対して磁化Ｍ２をスイッチングできる。
【００４５】
またさらに、図１において、ゲート絶縁膜３０と強磁性層２０とを一体化することも可能である。
【００４６】
図３は、ゲート絶縁膜と強磁性層を一体化した磁気スイッチング素子を表す模式図である。すなわち、電気的に絶縁性であり且つ強磁性を有する材料を用いれば、強磁性層２０とゲート絶縁膜３０とを一体化して形成することができる。このような材料としては、例えば、フェライトなどの酸化鉄系の磁性材料などを挙げることができる。
【００４７】
以下、本発明の磁気スイッチング素子の応用例として、まず、本発明の磁気スイッチング素子を用いて構成した磁気メモリについて説明する。
【００４８】
図４乃至図７は、本発明の磁気メモリの単位セルの書きこみ原理を説明するための概念図である。
【００４９】
まず、図４及び図５に表した構造は、本発明による第１のタイプの素子構成であり、本発明のスイッチング素子をメモリ記録素子の記録層に対して直接的に接して配置したものである。すなわち、本発明のスイッチング素子１Ａ、１Ｂが、強磁性層５２の両側に形成され、強磁性層５２の中央付近には、絶縁性のトンネルバリア５４と強磁性層５６がこの順に積層されて磁気抵抗効果素子５０を構成している。つまり、強磁性層５２は記録層（フリー層）として作用し、強磁性層５６は磁化固着層（ピン層）として作用する。
【００５０】
さて、ここで、一対の磁気スイッチング素子１Ａ、１Ｂにおいて、強磁性層２０は、それぞれ反対方向の磁化Ｍ１を有する。従って、ゲート電極４０に電圧を印加した時にこれらの磁性半導体層１０、１０に生ずる磁化Ｍ２の向きもこれら強磁性層２０、２０の磁化方向に応じて反対向きとなる。
【００５１】
つまり、スイッチング素子１Ａと１Ｂのいずれに電圧を印加するかに応じて、ＴＭＲ素子５０の記録層である強磁性層５２に対する書き込み磁化Ｍ２の方向を選択でき、２値情報の書き込みが可能となる。
【００５２】
しかも、図１に関して前述したように、本発明によれば、電流を流さずに磁界を発生させるので、消費電力を飛躍的に低減させることができる。
【００５３】
ここで、磁気抵抗効果素子５０としては、少なくとも２層の強磁性層５２、５６と少なくとも１層のトンネルバリア絶縁層５４とからなる強磁性トンネル接合を有するものを用いることができる。強磁性トンネル接合を用いると、磁性層のスピン偏極率を変えることで信号出力をコントロールできるほか、トンネルバリア絶縁層の厚さやバリア高さを変えることで接合抵抗をコントロールできる点で有利である。
【００５４】
また、これらの磁気抵抗効果素子５０においては、強磁性層（ピン層）５６に近接して反強磁性層５８を設けることが望ましい。反強磁性層５８によってピン層５６の磁化方向を確実に固着できるからである。
【００５５】
このように反強磁性層５８が付与されているピン層５６の磁化スピンの方向と記録層５２の磁化スピンの方向とが平行か反平行かによって接合抵抗が変わるため、信号出力を検出することによって、記録層５２のスピン情報を容易に読み出すことができる。
【００５６】
また、本発明のスイッチング素子によって書き込みを行うため、磁気抵抗効果素子５０の強磁性記録層５２は、一軸異方性を有することが望ましい。書き込み磁化スピンの方向を安定させることができるからである。
【００５７】
次に、図５に表した具体例の場合、スイッチング素子１Ｃは、図４に表したものと同様の構成を有するが、スイッチング素子１Ｄは、磁性半導体層１０から順に、強磁性層２０、非磁性層２２、強磁性層２４、反強磁性層２６が積層された構造を有する。このように非磁性層２２〜反強磁性層２６を組み合わせることにより、磁性半導体層１０の磁化方向を制御する強磁性層２０の磁化Ｍ１の方向をスイッチング素子１Ｃに対して反転させることができる。従って、強磁性層に対する磁化固着プロセスを考慮した場合に、製造が容易となるという利点が得られる。
【００５８】
一方、図６及び図７に表した構造は、本発明の第２のタイプの素子構成であり、スイッチング素子１Ｅ〜１Ｈは、磁気抵抗効果素子５０の記録層５２に対してバイアス磁界を印加するための強磁性層６０を有する。
【００５９】
図６に表したメモリ素子の場合、スイッチング素子１Ｅの要部は、図４及び図５に表したスイッチング素子１Ａ及び１Ｃと同様の層構造を有する。また、スイッチング素子１Ｆの要部は、スイッチング素子１Ｄと同様の層構造を有する。
【００６０】
従って、これらスイッチング素子１Ｅと１Ｆのいずれかに電圧を印加することにより、それぞれの磁性半導体層１０に反対方向の磁化Ｍ２のいずれかを形成し、この磁化を強磁性層６０を介してＴＭＲ素子の記録層５２に作用させることにより、２値情報を自由に書き込むことができる。
【００６１】
また、図７に表したメモリ素子の場合、バイアス印加用の強磁性層６０が磁性半導体層１０とゲート絶縁膜３０との間に設けられている。この場合にも、磁性半導体層１０は、電圧の印加によって強磁性層２０の磁化Ｍ１の方向に磁化Ｍ２を形成し、この磁化によって強磁性層６０に磁化が形成され、このバイアス磁界によって、記録層５２に２値情報を自由に書き込むことができる。
またさらに、図７に例示した構造において、ゲート絶縁膜３０とバイアス印加用の強磁性層６０とを一体化することも可能である。すなわち、電気的に絶縁性であり且つ強磁性を有する材料を用いれば、これら２つの層を一体化して形成することができる。このような材料としては、例えば、フェライトなどの酸化鉄系の磁性材料などを挙げることができる。
【００６２】
以上、図４乃至図７に例示したように、本発明によれば、メモリ記録層５２に本発明のスイッチング素子１Ａ〜１Ｈからの磁界を作用させることにより、電流磁界ではなく電圧によってスピン反転が可能としている。その結果として、消費電力を大幅に低減させた磁気メモリを実現できる。
【００６３】
なお、図４乃至図７に表した具体例においては、メモリ記録素子である磁気抵抗効果素子として、強磁性トンネル接合ＴＭＲ（強磁性１重トンネル接合）が設けられている。但し、本発明はこれに限るものではなく、記録層がスイッチング可能な強磁性層からなるものであれば、他の構造の記憶素子を用いることもできる。
【００６４】
図８は、図５に例示した第１のタイプのメモリ素子における書き込みを説明する模式図である。すなわち、同図に例示したメモリ素子の場合、ＴＭＲ素子５０の磁化固着層５６には、紙面に対して平行方向に配線されたビット線ＢＬ１が接続され、記録層５２には、紙面に対して垂直方向に配線されたビット線ＢＬ２が接続されている。
【００６５】
ここで、図８（ａ）及び（ｂ）は、２値情報のうちの「０」を書き込む場合を表し、同図（ｃ）及び（ｄ）は、「１」を書き込む場合を表す。
【００６６】
メモリセルのスピン情報を書きかえる際には、スイッチング素子１Ｃまたは１Ｄにマイナスの電圧を印加し、または、ビット線ＢＬ１またはＢＬ２にプラスの電圧を印加する。すると、磁性半導体層１０に正孔（ホール）が注入され、磁性半導体層１０が常磁性状態から強磁性状態に磁気相転移をする。その際、磁性半導体層１０（強磁性状態）のスピンの方向は、磁性半導体層１０に接して設けられた強磁性層２０との磁気的な相互作用により、強磁性体層２０の磁化Ｍ１の方向に規定されることになる。
【００６７】
第１のタイプのメモリ素子の場合、この磁性半導体層１０にメモリセルの記録層５２も接しているため、メモリセルの記録層５２も、記録層５２と磁性半導体層１０との相互作用によって磁性半導体層１０のスピンＭ２の方向に規定されスピン反転することになる。
【００６８】
また、図９は、図６に例示した第２のタイプのメモリ素子における書き込みを説明する模式図である。同図については、図１乃至図８に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６９】
図９に表した具体例の場合、記録層５２にバイアス磁界を印加するための強磁性層６０が磁性半導体層１０に隣接して設けられている。そして、磁性半導体層１０とバイアス印加用強磁性層６０との相互作用によりバイアス印加用強磁性層６０のスピンの方向が規定され、バイアス印加用強磁性層６０からの漏洩磁界（ｓｔｒａｙ  ｆｉｅｌｄ）によりメモリセルの記録層５２に対してバイアス磁界が印加され記録層５２がスピン反転する。
【００７０】
図８及び図９に例示した構造の場合、スイッチング素子１Ｄ、１Ｆにおいて、磁性半導体層１０の磁化スピンＭ２の方向を規定するために設けられた強磁性層２０の磁化スピンＭ１の方向を規定するために反強磁性層２６が付与され、強磁性層２４と非磁性層２２とを介して積層されている。このような構造にすると、強磁性層２０の固着スピンの方向を、対向するスイッチング素子１Ｃ、１Ｅの強磁性層２０の固着スピンの方向に対して、容易に１８０度反転させることができる。
【００７１】
図１０は、本発明の磁気メモリのマトリクス構成を例示する模式図である。すなわち、スイッチング素子１と磁気抵抗効果素子５０から構成されるメモリセルは、同図に表したように、マトリックス状に配線されたビット線ＢＬ１、ＢＬ２とワード線ＷＬ１、ＷＬ２のクロスポイントの位置に配置されている。
【００７２】
そして、これらビット線あるいはワード線に適宜所定の電圧を印加することにより、磁気抵抗効果素子５０と組み合わされた一対のスイッチング素子のいずれかの磁性半導体層１０に強磁性を誘起し、所定の磁化スピンを形成させる。そして、この磁化スピンによって、隣接する磁気抵抗効果素子５０の記録層の磁化を反転させて書き込みを実施することができる。
【００７３】
また、磁気抵抗効果素子５０の記録情報を読み出すためには、ビット線ＢＬ１とＢＬ２を選択し、これらに接続されている磁気抵抗効果素子に流れるセンスを検出する。読み出しのための具体的なアーキテクチャとしては、後に詳述するように、ＭＯＳスイッチやダイオードなどを用いるアーキテクチャ、マトリックス状に配置されたビット線とワード線の周辺部に選択用トランジスタを有するアーキテクチャ（単純マトリックス型）などを用いることができる。
【００７４】
本発明の磁気スイッチング素子を用いれば、ゲート絶縁膜３０を介してゲート電圧を印加することによって磁気抵抗効果素子５０の記録層５２の磁気モーメントの方向を制御することことが可能となる。その結果として、電流書き込みでなく、電圧で書きこむことが可能となり、消費電力が著しく小さく、それに伴って周辺回路の規模やサイズも縮小した小型高性能の固体磁気メモリを実現できる。
【００７５】
なお、本発明において用いる磁気抵抗効果素子５０の記録層５２の磁化方向は、後に詳述するように、必ずしも直線状である必要はない。
【００７６】
図１１は、記録層５２の平面形状及びその磁化方向を例示する模式図である。
【００７７】
磁気抵抗効果素子の記録層５２は、同図に例示したように種々の平面形状を有することが可能であり、そこに形成される磁化Ｍ３は、その形状に応じて多様な「エッジドメイン」を形成する。すなわち、磁気記録層５２は、例えば、同図（ａ）に表したように、長方形の一方の対角両端に突出部を付加した形状や、同図（ｂ）に表したような平行四辺形、同図（ｃ）に表したような菱形、同図（ｄ）に表したような楕円形、（ｅ）エッジ傾斜型などの各種の形状とすることができる。そして、同図（ａ）及び（ｂ）のような非対称形状の場合、磁化Ｍ３は直線状ではなく、エッジドメインの形成によって屈曲する。本発明においては、このように屈曲した磁化Ｍ３を有する記録層を用いてもよい。これらの非対称な形状は、フォトリソグラフィにおいて用いるレチクルのパターン形状を非対称形状にすることにより容易に作製できる。
【００７８】
なお、磁気記録層５２を、図１１（ａ）〜（ｃ）あるいは（ｅ）に表した形状にパターニングする場合、実際には角部が丸まってしまう場合が多いが、そのように角部が丸まって形成されてもよい。
【００７９】
またここで、磁気抵抗効果素子の磁気記録層５２の幅Ｗと長さＬの比Ｗ／Ｄは、１．２よりも大きいことが望ましく、長さＬの方向に一軸異方性が付与されていることが望ましい。磁化Ｍ３の方向を互いに反対向きの２方向に確実且つ容易に規定できるからである。
【００８０】
次に、本発明の磁気メモリに用いることができる磁気抵抗効果素子の積層構成の具体例について説明する。
【００８１】
図１２及び図１３は、強磁性一重トンネル接合を有する磁気抵抗効果素子の断面構造を表す模式図である。
【００８２】
すなわち、図１２の磁気抵抗効果素子の場合、下地層ＢＦの上に、反強磁性層ＡＦ、強磁性層ＦＭ１、トンネルバリア層ＴＢ、強磁性層ＦＭ２、保護層ＰＢがこの順に積層されている。反強磁性層ＡＦに隣接して積層された強磁性層ＦＭ１が磁化固着層（ピン層）として作用し、トンネルバリア層ＴＢの上に積層された強磁性層ＦＭ２が記録層（フリー層）として作用する。゜
図１３の磁気抵抗効果素子の場合、トンネルバリア層ＴＢの上下において、強磁性層ＦＭと非磁性層ＮＭと強磁性層ＦＭとが積層された積層膜ＳＬがそれぞれ設けられている。この場合も、反強磁性層ＡＦとトンネルバリア層ＴＢの間に設けられた積層膜ＳＬが磁化固着層として作用し、トンネルバリア層ＴＢの上に設けられた積層膜ＳＬが記録層として作用する。
【００８３】
図１４乃至図１６は、強磁性２重トンネル接合を有する磁気抵抗効果素子の断面構造を例示する模式図である。これらの図面については、図１２及び図１３に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００８４】
図１４乃至図１６に例示した構造の場合、いずれも２層のトンネルバリア層ＴＢが設けられ、その上下に強磁性層ＦＭあるいは、強磁性層ＦＭと非磁性層ＮＭとの積層膜ＳＬが設けられている。ここに例示した２重トンネル接合素子の場合には、上下の反強磁性層ＡＦに隣接して積層された強磁性層ＦＭあるいは積層膜が磁化固着層として作用し、２層のトンネルバリア層ＴＢの間に設けられた強磁性層ＦＭあるいは積層膜ＳＬが記録層として作用する。
【００８５】
このような２重トンネル接合を採用すると、記録層の磁化方向に対する電流変化を大きくすることができる点で有利である。
【００８６】
なお、本発明の磁気メモリにおいて用いる磁気抵抗効果素子は、図１２乃至図１６に例示したものには限定されず、これら以外にも例えば、第１の強磁性層と非磁性層と第２の強磁性層とを積層させたいわゆる「スピンバルブ構造」の磁気抵抗効果素子などを用いることもできる。
【００８７】
磁気抵抗効果素子としていずれの構造を採用した場合も、一方の強磁性層を、磁化方向が実質的に固定された「磁化固着層（「ピン層」などと称される場合もある）」として作用させ、他方の強磁性層を、外部からの磁界を印加することにより磁化方向を可変とした「磁気記録層（磁気記録層）」として作用させることができる。
【００８８】
また、後に詳述するように、読み出し方式によっては、反強磁性層に隣接して設けられた強磁性層を、記録層として用いることもできる。
【００８９】
これらの磁気抵抗効果素子において、磁化固着層として用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金を用いることができる。
【００９０】
また、磁気固着層に、磁性半導体として、（ＩｎＭｎ）Ａｓ、（Ｇａ，Ｍｎ）Ａｓ、（Ｚｎ，Ｍｎ）Ｔｅ、ＧａＮ、ＺｎＯ、ＴｉＯ２などのワイドギャップ半導体に遷移金属をドープした材料系や、（Ｃｄ１−ｘＭｎｘ）ＧｅＰ２、ＣｒＡｓ，（Ｇａ，Ｃｒ）Ａｓなどを用いることができる。
【００９１】
ワイドギャップ半導体にドープする遷移金属の種類、濃度により、磁性半導体は、反強磁性、常磁性、強磁性の様様な磁気状態を実現でき、図１２乃至図１６に例示した磁気抵抗効果素子における強磁性層、反強磁性層、非磁性層に磁性半導体を用いることも可能である。
【００９２】
また、磁性半導体に対して、磁性元素を希薄な濃度でドープすることにより、電圧を印加して電子あるいは正孔（ホール）を注入した時のみ磁性を示すようしたものを用いることもできる。ＺｎＯを例にとると、例えば、ＺｎＯにＭｎをドープすると反強磁性が得られ、Ｖ、Ｃｒ、Ｆｅ、ＣｏあるいはＮｉをドープすると強磁性が得られ、ＴｉまたはＣｕをドープすると常磁性が得られる。
【００９３】
また、ＧａＮにＭｎをドープした場合は、Ｇａが３価で、Ｍｎが２価のため、自動的にホールもドープされＺｎＯのように正孔をドープする必要が無い。ちなみにＧａＮにＭｎをいれた場合は、強磁性となる。
【００９４】
これらの材料からなる磁化固着層は、一方向異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００９５】
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）、または上述した磁性半導体などを挙げることができる。
【００９６】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）Ｈ（水素）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００９７】
一方、磁化固着層として、強磁性層と非磁性層との積層膜を用いても良い。例えば、図１３などに例示したような強磁性層／非磁性層／強磁性層という３層構造を用いることができる。この場合、非磁性層を介して両側の強磁性層に反強磁性的な層間の相互作用が働いていることが望ましい。
【００９８】
より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、  Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、  Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、磁性半導体強磁性層／磁性半導体非磁性層／磁性半導体強磁性層などの３層構造の積層膜を磁化固着層とし、さらに、これに隣接して反強磁性膜を設けることが望ましい。
【００９９】
この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、磁性半導体などを用いることかできる。この構造を用いると、磁化固着層の磁化がしっかりと磁化が固着される他、磁化固着層からの漏洩磁界（ｓｔｒａｙ  ｆｉｅｌｄ）を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層（磁気記録層）の磁化シフトを調整することができる。
【０１００】
一方、磁気記録層（フリー層）の材料としても、磁化固着層と同様に、例えば、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ニオブ）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金、あるいは上述した各種の磁性半導体などを用いることができる。
【０１０１】
これらの材料かなる磁気記録層としての強磁性層は、膜面に対して略平行な方向の一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【０１０２】
また、磁気記録層として、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層として、強磁性層／非磁性層／強磁性層という３層構造または、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。５層構造の場合、中間強磁性層は軟磁性層、または、非磁性元素で分断された強磁性層を用いるとより好ましい。
【０１０３】
磁化記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ），Ｈ（水素）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【０１０４】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられるトンネルバリア層ＴＢの材料としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）、非磁性半導体（ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、またはそれらに遷移金属がドープされたもの）などを用いることができる。
【０１０５】
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【０１０６】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法、ＣＶＤ法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム），ＧａＡｓ，ＧａＮなど各種の基板を用いることができる。
【０１０７】
また、基板の上に、下地層や保護層などとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム），ＧａＡｓ，ＧａＮ，ＺｎＯ、ＴｉＯ２などの半導体下地などからなる層を設けてもよい。
【０１０８】
また、バイアス用磁性層、固着用強磁性層としては、Ｆｅ，Ｃｏ，Ｎｉまたはそれら合金にＰｔ，Ｐｄなどの元素を添加しセミハード膜にしてもかまわない。
【０１０９】
以上、本発明の磁気メモリにおける磁気抵抗効果素子、スイッチング素子の配置関係、材料について説明した。
【０１１０】
次に、本発明の磁気メモリのセル構造について具体例を挙げて説明する。
【０１１１】
まず、本発明の磁気メモリに採用できる読み出し用アーキテクチャの第１の具体例について説明する。
【０１１２】
図１７〜図２１は、本発明の磁気メモリに採用できる読み出し用アーキテクチャの第１の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。これらの図面については、図１乃至図１６に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【０１１３】
このアーキテクチャにおいては、マトリクス状に配線された読み出し用ビット線ＢＬ１、ＢＬ２に複数の磁気抵抗効果素子Ｃが接続されている、いわゆる「単純マトリックス型」の読み出しアーキテクチャである。
【０１１４】
読み出しの際には、選択トランジスタＳＴによりビット線ＢＬ１とＢＬ２とを選択することにより、目的の磁気抵抗効果素子５０にセンス電流を流してセンスアンプＳＡにより検出することができる。
【０１１５】
図１８は、図５に例示した第１のタイプのメモリセルを用いた単純マトリクス型の磁気メモリの具体例を表す。
【０１１６】
また、図１９は、磁気抵抗効果素子５０を強磁性２重トンネル接合とした具体例を表す。
【０１１７】
一方、図２０は、図６に例示した第２のタイプのメモリセルを用いた単純マトリクス型の磁気メモリの具体例を表す。
【０１１８】
また、図２１は、磁気抵抗効果素子５０を強磁性２重トンネル接合とした具体例を表す。
【０１１９】
図１７乃至図２１に表したいずれの構成においても、記録層５２への書きこみは、ゲート電極４０に電圧を印加し、磁性半導体層１０に電子あるいは正孔（ホール）を注入することによって行う。
【０１２０】
次に、図２２及び図２３は、本発明の磁気メモリに採用できる読み出し用アーキテクチャの第２の具体例を表す模式図である。すなわち、この具体例は、読み出し用アーキテクチャとしてＣＭＯＳを用いた場合の構造例である。
【０１２１】
ＣＭＯＳを用いた場合、読み出しは下部選択トランジスタＳＴをオンにし、ビット線ＢＬ１を介して磁気抵抗効果素子５０にセンス電流を流して行う。一方、書きこみは、いずれかのスイッチング素子のゲート電極４０に電圧を印加し、磁性半導体層１０にホールを注入することによって行う。ここで、図２２は第１のタイプのメモリセルを用いた場合、図２３は、第２のタイプのメモリセルを用いた場合をそれぞれ表す。
【０１２２】
図２４乃至図２６は、本発明の磁気メモリに採用できる読み出し用アーキテクチャの第３の具体例を表す模式図である。すなわち、このアーキテクチャにおいては、読み出し用ビット線ＢＬ１に対して、複数の磁気抵抗効果素子５０が並列に接続されている。
【０１２３】
読み出し時には、目的とする磁気抵抗効果素子５０に接続されているビット線ＢＬ１及びＢＬ２をそれぞれ選択トランジスタＳＴにより選択してセンスアンプＳＡにより電流を検出する。ダイオードＤは、これら読み出し時に、マトリクス状に配線されている他の磁気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役割を有する。
【０１２４】
書きこみは、いずれかのスイッチング素子のゲート電極４０に電圧を印加し、磁性半導体に電子あるいは正孔（ホール）を注入することで行う。
【０１２５】
ここで、図２５は第１のタイプのメモリセルを用いた場合、図２６は第２のタイプのメモリセルを用いた場合をそれぞれ表す。
【０１２６】
次に、本発明の磁気メモリに採用できるアーキテクチャの第４の具体例について説明する。
【０１２７】
図２７乃至図２９は、読み出し用アーキテクチャの第４の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を表す。
【０１２８】
このアーキテクチャにおいては、読み出し用ビット線ＢＬ１と読み出し用ビット線ＢＬ２との間に複数の磁気抵抗効果素子Ｃが並列に接続された「ハシゴ型」の構成とされている。
【０１２９】
書きこみは、磁気抵抗効果素子５０と組み合わされたいずれかのスイッチング素子のゲート電極４０に電圧を印加し、その磁性半導体層１０に電子あるいは正孔（ホール）を注入することによって行う。ここで、図２８は第１のタイプのメモリセルを用いた場合、図２９は第２のタイプのメモリセルを用いた場合をそれぞれ表す。
【０１３０】
一方、読み出しの際には、ビット線ＢＬ１及びＢＬ２の間に電圧を印加する。すると、これらの間で並列に接続されている全ての磁気抵抗効果素子５０に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的の磁気抵抗効果素子５０に対応したスイッチング素子に書き込み電圧を印加して、目的の磁気抵抗効果素子５０の磁気記録層５２の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的の磁気抵抗効果素子の記録層５２に記録されていた２値情報の読み出しを行うことができる。
【０１３１】
すなわち、書き換え前の磁気記録層５２の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で磁気記録層５２の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の磁気記録層５２の磁化方向すなわち、格納データを読み出すことができる。
【０１３２】
但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【０１３３】
これに対して、磁気抵抗効果素子の構成を、磁化自由層／絶縁層（非磁性層）／磁気記録層、という構造とした場合には、いわゆる「非破壊読み出し」が可能である。すなわち、この構造の磁気抵抗効果素子を用いる場合には、磁気記録層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、磁気記録層の磁化方向を読み出すことができる。但しこの場合には、磁気記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界のほうが小さくなるように設計する必要がある。
【０１３４】
次に、本発明のスイッチング素子を用いた磁気プローブ及び磁気ヘッドについて説明する。
【０１３５】
図３０は、本発明の磁気プローブ及び磁気ヘッドの基本構成を表す概念図である。同図については、図１乃至図２９に関して前述したものと同様の要素については同一の符号を付して詳細な説明は省略する。
【０１３６】
本発明の磁気プローブは、磁極７０の両側に一対のスイッチング素子が設けられている。同図に表した具体例の場合、これらスイッチング素子は、図１に表してものに相当する。そして、これらのスイッチング素子においては、強磁性層２０の磁化Ｍ１が互いに反対方向に固着されている。従って、磁性半導体層１０に電圧が印加されて強磁性が誘起された時に、それぞれの磁性半導体層１０に形成される磁化Ｍ２の方向もこれらに対応して、反対方向となる。この磁化Ｍ２によって、磁極７０に磁化が形成され、その漏洩磁界Ｍ３が作用対象１００に印加される。
【０１３７】
本発明の磁気プローブの動作に際しては、Ｖ０−Ｖ１間またはＶ０−Ｖ２間のいずれかに所定の電圧を印加する。すると、一対のスイッチング素子のいずれか一方の磁性半導体層１０が磁化Ｍ２が形成され、磁極７０から作用対象１００に所定の方向の磁界を印加することができる。作用対象１００として、例えば磁気記録媒体を用いれば、この磁気プローブは書き込み用の磁気ヘッドとして用いることができる。この場合も、書き込み磁界の形成に際して電流を流さないので、消費電力を大幅に低減でき、駆動回路の容量や規模も小さくすることが可能となる。
【０１３８】
またさらに、この磁気プローブは、磁気ヘッドのみならず、磁界を印加するためのあらゆる用途に応用して同様の作用効果を奏する。
【０１３９】
また、図３１に例示したものは一例に過ぎず、例えば、図３１に表したように、スイッチング素子に反強磁性層を付加したものや、その他、図６乃至図３０に例示したいずれの構造を変形したものも、本発明の範囲に包含される。
【０１４０】
【実施例】
以下、実施例を参照しつつ本発明の実施の形態についてさらに詳細に説明する。
【０１４１】
（第１の実施例）
まず、本発明の第１の実施例として、図１８に表した単純マトリックス構造のメモリアレーを基本として、１個のメモリセルを作製し、第１のタイプのメモリセルの動作原理を確認した例について説明する。
【０１４２】
この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
【０１４３】
図示しない基板上に、まず、下層のビット線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダマシン法により作製する。しかる後に、絶縁層をＣＶＤ法で作製した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行い、平坦化を行う。その後、強磁性１重トンネル接合構造を有するＴＭＲの積層構造膜をスパッタ法により成膜した。その各層の材質及び層厚は、下側から順に、Ｔａ（１０ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（８ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）／Ｒｕ（５ｎｍ）とした。
【０１４４】
次に、最上層のＷ層をハードマスクとして用い、エッチングガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により下側のＴａ下地まで積層構造膜をエッチングすることにより、ＴＭＲ素子の孤立パターンを作製した。
【０１４５】
その後、絶縁体としてＳｉＯｘを低温テオス法により堆積してＣＭＰにより平坦化した後、Ｒｕを約１．５ｎｍのこし強磁性記録層ＣｏＦｅＮｉ（２ｎｍ）／Ｒｕ（１．５ｎｍ）／Ｔａ（３ｎｍ）を成膜、パターニングにより形成した。このとき、磁気記録層は、ＣｏＦｅＮｉ（２ｎｍ）（面積小さい）／Ｒｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（２ｎｍ）（面積大）からなり、Ｒｕ層を介して強磁性的相互作用が働いている。
【０１４６】
その後、パターニングしたＣｏＦｅＮｉ／Ｒｕ／Ｔａの上に、低温テオス（ＴＥＯＳ：Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）プロセスを用いてＳｉＯ２を成膜した後、図１８に表した構造の左側半面をＳｉＯ２をＲＩＥし、Ｔａまで剥離した後、スパッタ装置，低温ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）を用い、下側から順に、磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎｍ）という積層構造を形成した。
【０１４７】
次に、同様の方法でＲｕをハードマスクとして用い図１８に表した構造の左側のスイッチング素子を作製した。さらに、同様の方法で右側のスイッチング素子である磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎｍ）を形成した後、ＳｉＯ２でカバーをしＣＭＰで平坦化を行った後ビア（ｖｉａ）を形成し、ゲート電極及びビット線ＢＬ２を形成した。
【０１４８】
その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素子、スイッチング素子の磁気固着層に一方向異方性をそれぞれ導入した。
【０１４９】
このようにして製作した本発明の磁気メモリにおいて、スイッチング素子の原理を確認するためゲート電極４０に電圧を印加しＴＭＲ素子の信号出力を測定した。その結果、２つのスイッチング素子に交互に電圧を印加すると、ＭＲ比が３７％変化することが確認でき、本発明の磁化メモリの効果が実証できた。
【０１５０】
（第２の実施例）
次に、本発明の第２の実施例として、図２０に表した単純マトリックス構造のメモリアレーを基本として、１個のメモリセルを作製し第２のタイプのメモリセルの動作原理を確認した例について説明する。
【０１５１】
図示しない基板上に、まず、下層のビット線ＢＬ１として、Ｃｕからなる厚み１μｍの配線層をダマシン法により作製する。しかる後に、絶縁層をＣＶＤ法で作製した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行い、平坦化を行う。その後、強磁性一重トンネル接合構造を有するＴＭＲの積層構造膜をスパッタ法により成膜した。その各層の材質及び層厚は、下側から順に、Ｔａ（２ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１２ｎｍ）／ＣｏＦｅ（２．５ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ（１．８ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（１．８ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。  次に、最上層のＲｕ層をハードマスクとして用い、塩素系のエッチングガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により下側のＲｕ／Ｔａ／Ｃｕ配線層ＢＬ１まで積層構造膜をエッチングすることにより、ＴＭＲ素子の孤立パターンを作製した。
【０１５２】
その後、低温テオス・プロセスを用いてＳｉＯ２を成膜した後、図２０の左側半面をＳｉＯ２をＲＩＥし、Ｔａまで剥離した後、スパッタ装置および低温ＭＢＥを用いて、下側から順に、ＣｏＦｅ（５ｎｍ）／磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎｍ）なる積層構造を形成した。
【０１５３】
次に、同様の方法でＲｕをハードマスクとして用い図２０に表した構造の左側のスイッチング素子を作製した。さらに、同様の方法で右側のスイッチング素子であるＣｏＦｅ（５ｎｍ）／磁性半導体（ＧａＭｎ）Ｎ（２０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）／Ｔａ（３ｎｍ）／ＳｉＯ２（３００ｎｍ）／Ｒｕ（１０ｎｍ）を形成した後、ＳｉＯ２でカバーをしＣＭＰで平坦化を行った後ビアを形成し、ゲート電極４０及びビット線ＢＬ２を形成した。
【０１５４】
その後、磁場を印加可能な熱処理炉に導入し、ＴＭＲ素子の磁気記録層に一軸異方性を、ＴＭＲ素子、スイッチング素子の磁気固着層に一方向異方性をそれぞれ導入した。
【０１５５】
このようにして製作した本発明の磁気メモリにおいて、スイッチング素子の原理を確認するためゲート電極４０に電圧を印加してＴＭＲ素子の信号出力を測定した。その結果、２つのスイッチング素子に交互に電圧を印加すると、ＭＲ比が４２％変化することが確認でき、本発明の磁気メモリの効果が実証できた。
【０１５６】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、スイッチング素子や磁気抵抗効果素子を構成する磁性半導体層、強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１５７】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１５８】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても同様に適用して同様の効果を得ることができる。
【０１５９】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１６０】
【発明の効果】
以上詳述したように、本発明によれば、電圧の印加によって所定の磁化を得ることが可能となり、超消費電力の磁気スイッチング素子、磁気メモリあるいは磁気プローブ、磁気ヘッドなどを実現することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の磁気スイッチング素子の要部構成及びその動作を説明するための概念図である。
【図２】磁性半導体層１０と強磁性層２０の積層順序を反転させた構造を表す模式図である。
【図３】ゲート絶縁膜と強磁性層を一体化した磁気スイッチング素子を表す模式図である。
【図４】本発明の磁気メモリの単位セルの書きこみ原理を説明するための概念図である。
【図５】本発明の磁気メモリの単位セルの書きこみ原理を説明するための概念図である。
【図６】本発明の磁気メモリの単位セルの書きこみ原理を説明するための概念図である。
【図７】本発明の磁気メモリの単位セルの書きこみ原理を説明するための概念図である。
【図８】図５に例示した第１のタイプのメモリ素子における書き込みを説明する模式図である。
【図９】図６に例示した第２のタイプのメモリ素子における書き込みを説明する模式図である。
【図１０】本発明の磁気メモリのマトリクス構成を例示する模式図である。
【図１１】記録層５２の平面形状及びその磁化方向を例示する模式図である。
【図１２】強磁性一重トンネル接合を有する磁気抵抗効果素子の断面構造を表す模式図である。
【図１３】強磁性一重トンネル接合を有する磁気抵抗効果素子の断面構造を表す模式図である。
【図１４】強磁性２重トンネル接合を有する磁気抵抗効果素子の断面構造を例示する模式図である。
【図１５】強磁性２重トンネル接合を有する磁気抵抗効果素子の断面構造を例示する模式図である。
【図１６】強磁性２重トンネル接合を有する磁気抵抗効果素子の断面構造を例示する模式図である。
【図１７】本発明の磁気メモリに採用できる読み出し用アーキテクチャの第１の具体例を表す模式図である。
【図１８】図５に例示した第１のタイプのメモリセルを用いた単純マトリクス型の磁気メモリの具体例を表す。
【図１９】磁気抵抗効果素子５０を強磁性２重トンネル接合とした具体例を表す。
【図２０】図６に例示した第２のタイプのメモリセルを用いた単純マトリクス型の磁気メモリの具体例を表す。
【図２１】磁気抵抗効果素子５０を強磁性２重トンネル接合とした具体例を表す。
【図２２】本発明の磁気メモリに採用できる読み出し用アーキテクチャの第２の具体例を表す模式図である。
【図２３】本発明の磁気メモリに採用できる読み出し用アーキテクチャの第２の具体例を表す模式図である。
【図２４】本発明の磁気メモリに採用できる読み出し用アーキテクチャの第３の具体例を表す模式図である。
【図２５】第１のタイプのメモリセルを用いた場合の、本発明の磁気メモリに採用できる読み出し用アーキテクチャの第３の具体例を表す模式図である。
【図２６】第２のタイプのメモリセルを用いた場合の本発明の磁気メモリに採用できる読み出し用アーキテクチャの第３の具体例を表す模式図である。
【図２７】読み出し用アーキテクチャの第４の具体例を表す模式図である。
【図２８】第１のタイプのメモリセルを用いた場合の読み出し用アーキテクチャの第４の具体例を表す模式図である。
【図２９】第２のタイプのメモリセルを用いた場合の読み出し用アーキテクチャの第４の具体例を表す模式図である。
【図３０】本発明の磁気プローブ及び磁気ヘッドの基本構成を表す概念図である。
【図３１】スイッチング素子に反強磁性層を付加した本発明の磁気プローブ及び磁気ヘッドの基本構成を表す概念図である。
【符号の説明】
１、１Ａ〜１Ｈ  磁気スイッチング素子
１０  磁性半導体層
２０  強磁性体層
２２  非磁性層
２４  強磁性層
２６  反強磁性層
３０  ゲート絶縁膜
４０  ゲート電極
５０  磁気抵抗効果素子
５２  強磁性記録層
５２  記憶層
５４  トンネルバリア絶縁層
５６  磁化固着層
５８  反強磁性層
６０  バイアス印加用強磁性層
７０  磁極
１００  作用対象
ＡＦ  反強磁性層
ＢＦ  下地層
ＢＬ１，ＢＬ２  ビット線
Ｄ  ダイオード
ＦＭ、ＦＭ１、ＦＭ２  強磁性層
Ｍ１、Ｍ２、Ｍ３  磁化
ＮＭ  非磁性層
ＰＢ  保護層
ＳＡ  センスアンプ
ＳＬ  積層膜
ＳＴ  選択トランジスタ
ＴＢ  トンネルバリア層
ＷＬ１  ワード線
【図１】
0003583102.tif 000002
【図２】
0003583102.tif 000003
【図３】
0003583102.tif 000004
【図４】
0003583102.tif 000005
【図５】
0003583102.tif 000006
【図６】
0003583102.tif 000007
【図７】
0003583102.tif 000008
【図８】
0003583102.tif 000009
【図９】
0003583102.tif 000010
【図１０】
0003583102.tif 000011
【図１１】
0003583102.tif 000012
【図１２】
0003583102.tif 000013
【図１３】
0003583102.tif 000014
【図１４】
0003583102.tif 000015
【図１５】
0003583102.tif 000016
【図１６】
0003583102.tif 000017
【図１７】
0003583102.tif 000018
【図１８】
0003583102.tif 000019
【図１９】
0003583102.tif 000020
【図２０】
0003583102.tif 000021
【図２１】
0003583102.tif 000022
【図２２】
0003583102.tif 000023
【図２３】
0003583102.tif 000024
【図２４】
0003583102.tif 000025
【図２５】
0003583102.tif 000026
【図２６】
0003583102.tif 000027
【図２７】
0003583102.tif 000028
【図２８】
0003583102.tif 000029
【図２９】
0003583102.tif 000030
【図３０】
0003583102.tif 000031
【図３１】
0003583102.tif 000032