(57)【特許請求の範囲】
【請求項１】
半導体製造方法であって、該方法は、
基板の上にシリコン、窒素及び酸素からなる層を堆積し、該層の堆積の間、シリコン、窒素及び酸素を高密度プラズマに晒し、堆積された層は「ｎ」値及び「ｋ」値により特徴付けられ、
堆積された層を、少なくとも約８５０℃の温度を含むアニール化条件に晒し、
「ｎ」及び「ｋ」値は、アニール化条件に晒される間、１０％よりも少なく変化する、
ことを特徴とする半導体製造方法。
【請求項２】
請求項１に記載の半導体製造方法であって、前記アニール化条件は、更に、少なくとも約１気圧の圧力を含むことを特徴とする半導体製造方法。
【請求項３】
請求項１に記載の半導体製造方法であって、前記アニール化条件は、更に、少なくとも約１気圧の圧力、及び少なくとも約３０分の露出時間を含むことを特徴とする半導体製造方法。
【請求項４】
半導体製造方法であって、該方法は、
基板の上のシリコン、窒素及び酸素含有固体層の堆積の間、ガス状のシリコン、窒素及び酸素を高密度プラズマに晒し、シリコン、窒素及び酸素含有固体層は「ｎ」値及び「ｋ」値により特徴付けられ、
シリコン、窒素及び酸素含有固体層の堆積の前に、基板の上に金属シリサイド層を形成し、
シリコン、窒素及び酸素含有固体層、並びに金属シリサイド層を、少なくとも約８５０℃の温度を含むような、金属シリサイドがアニール化される条件に付し、
「ｎ」及び「ｋ」値は、アニール化条件に付される間、１０％よりも少なく変化する、
ことを特徴とする半導体製造方法。
【請求項５】
請求項４に記載の半導体製造方法であって、前記シリコン、窒素及び酸素含有固体層は、金属シリサイド層と物理的に接触していることを特徴とする半導体製造方法。
【請求項６】
半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
ＳｉＨ４，Ｎ２及びＯ２からなる供給ガスを利用して、金属シリサイドの上に非反射物質層を反応装置内で堆積し、
堆積の間、非反射物質層を、基板が約１００ワットの電力にバイアスされ、且つプラズマが約２０００ワットの電力で誘起される高密度プラズマに晒し、
非反射物質層の上にフォトレジストの層を形成し、
フォトレジストの層をフォトリソグラフ法によりパターンニングする、
ことを特徴とする半導体製造方法。
【請求項７】
請求項６に記載の半導体製造方法であって、前記供給ガスは、更に、Ａｒを含むことを特徴とする半導体製造方法。
【請求項８】
請求項６に記載の半導体製造方法であって、該方法は、更に、堆積の間、基板の少なくとも一部を、約３００℃から約８００℃の温度に維持することを特徴とする半導体製造方法。
【請求項９】
請求項６に記載の半導体製造方法であって、前記堆積は反応装置内で起き、堆積の間の反応装置内の温度は約３００℃から約８００℃であることを特徴とする半導体製造方法。
【請求項１０】
請求項６に記載の半導体製造方法であって、前記堆積は反応装置内で起き、堆積の間の反応装置内の圧力は、約１ｍＴｏｒｒから約１００ｍＴｏｒｒであることを特徴とする半導体製造方法。
【請求項１１】
請求項６に記載の半導体製造方法であって、前記堆積は反応装置内で起き、堆積の間の反応装置内の温度は、約３００℃から約８００℃であり、堆積の間の反応装置内の圧力は、約１ｍＴｏｒｒから約１００ｍＴｏｒｒであることを特徴とする半導体製造方法。
【請求項１２】
請求項６に記載の半導体製造方法は、更に、
非反射物質層が金属シリサイド層の上にある間に、金属シリサイド層をアニール化する、
ことを特徴とする半導体製造方法。
【請求項１３】
請求項６に記載の半導体製造方法であって、前記堆積された非反射物質層は、シリコン、窒素及び酸素からなることを特徴とする半導体製造方法。
【請求項１４】
請求項６に記載の半導体製造方法であって、前記堆積された非反射物質層は、金属シリサイド層と物理的に接触していることを特徴とする半導体製造方法。
【請求項１５】
トランジスタゲートスタック形成方法であって、該方法は、
基板の上にポリシリコン層を形成し、
ポリシリコン層の上に金属シリサイド層を形成し、
金属シリサイドの上に非反射物質層を反応装置内で堆積し、
堆積の間、基板が約１００ワットの電力にバイアスされ、且つプラズマが約２０００ワットの電力で誘起される高密度プラズマに非反射物質層を晒し、
非反射物質層の上にフォトレジストの層を形成し、
フォトレジストの層からパターンニングされたマスキング層を形成するようにフォトレジストの層をフォトリソグラフ法によりパターンニングし、
非反射物質層、金属シリサイド層及びポリシリコン層をトランジスタゲートスタックへパターンニングするために、パターンニングされたマスク層から非反射物質層、金属シリサイド層及びポリシリコン層にパターンが転写され、
非反射物質層が金属シリサイド層の上にある間に、金属シリサイド層をアニール化する、
ことを特徴とするトランジスタゲートスタック形成方法。
【請求項１６】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積は、約３００℃から約８００℃の温度で非反射物質層を堆積することを特徴とするトランジスタゲートスタック形成方法。
【請求項１７】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積は、反応装置内で起き、堆積の間の反応装置内の温度は、約３００℃から約８００℃であることを特徴とするトランジスタゲートスタック形成方法。
【請求項１８】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積は、反応装置内で起き、堆積の間の反応装置内の圧力は約１ｍＴｏｒｒから約１００ｍＴｏｒｒであることを特徴とするトランジスタゲートスタック形成方法。
【請求項１９】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積は、反応装置内で起き、堆積の間の反応装置内の温度は約３００℃から約８００℃であり、堆積の間の反応装置内の圧力は約１ｍＴｏｒｒから約１００ｍＴｏｒｒであることを特徴とするトランジスタゲートスタック形成方法。
【請求項２０】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積された非反射物質層は、シリコン、窒素及び酸素からなることを特徴とするトランジスタゲートスタック形成方法。
【請求項２１】
請求項１５に記載のトランジスタゲートスタック形成方法であって、前記堆積された非反射物質層は、金属シリサイド層と物理的に接触していることを特徴とするトランジスタゲートスタック形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非反射物質層の形成方法及び利用方法、及びトランジスタゲートスタックの形成方法に関する。
【０００２】
【従来の技術】
半導体製造においては、基板の上にフォトレジスト層を設けることが多い。その後、フォトレジスト層の一部分は、マスクされた光源を介して露光される。マスクは、フォトレジスト層内に作られるパターンを画定するための、透明及び不透明領域を含む。露光されるフォトレジスト層の領域は、溶媒に可溶性又は不溶性のいずれかであるようにされる。もし露光された領域が可溶性であれば、マスクの陽画像がフォトレジストに作られる。従って、フォトレジストは陽フォトレジストと呼ばれる。他方、もし露光されなかった領域が溶媒で溶解されなければ、陰画像が生ずる。従って、フォトレジストは、陰フォトレジストと呼ばれる。
【０００３】
照射光にフォトレジストを晒すときに起こり得る障害は、照射光波がフォトレジストを介してフォトレジストの下の層に伝わり、そして次に、フォトレジストを介して上に戻って反射し、その結果、フォトレジストを介して伝わってくる他の光波と相互に影響し合うことである。反射光波は、フォトレジストの中で光強度の周期的な変動が生ずるように、フォトレジストを介して伝わる他の光波と、強め合って及び／又は弱め合って干渉する。このような光強度の変動は、フォトレジストにその厚み全体に不均一なエネルギ量を与える結果となる。不均一な量は、フォトレジストに転写されるマスクされたパターンの精度を悪くする。従って、フォトレジスト層の下の層によって反射される照射光波を抑制する方法を開発することが望まれる。
【０００４】
反射光波を抑制するのにある程度成功しこれまで用いられてきた方法の一つは、フォトレジスト層の下に非反射物質を形成するものである。非反射物質は、通常、照射光を吸収する物質であり、従って、そのため照射光の反射を抑える。非反射物質は、照射光の種々の波長を変動する効率をもって吸収する。非反射物質として使用するのに利用可能な材料の数は限定されている。従って、非反射物質に代わるものとして、吸収される波長、及び波長が吸収される効率を変化させる代替方法を開発することが望まれる。
【０００５】
非反射コーティング物質の特徴的なタイプとしては、堆積された非反射コーティング（ＤＡＲＣ）がある。例示的なＤＡＲＣは、ＳｉｘＯｙＮｚであり、ｘは約４０から約６０で、ｙは約２９から約４５で、ｚは約１０から約１６である。ＤＡＲＣは、例えば、Ｓｉ５０Ｏ３７Ｎ１３からなる。ＤＡＲＣは、例えば、４００℃、約４Ｔｏｒｒから約６．５Ｔｏｒｒの圧力下で、ＳｉＨ４及びＮ２Ｏを前駆物質として化学気相堆積により基板上に形成される。ＤＡＲＣ物質は、堆積の間、反応室内でプラズマを与えた状態又は与えない状態で堆積される。ＤＡＲＣ膜を利用することの典型的な目的は、フォトレジストの上に重なる層に達する反射される照射光量を、ＤＡＲＣ膜内への入射照射光量の１０％以下に減らすことである。
【０００６】
従来のＤＡＲＣ物質を利用する製造方法を、図１の半導体ウェーハ片１０を参照して説明する。ウェーハ片１０は基板１２を含む。基板１２は、例えば、バックグランドｐ型ドーパントが低濃度にドープされた単結晶シリコンからなる。請求の範囲の解釈を補助するために、用語「半導体基板」は、半導体ウェーハ（単独物質又はその上に他の物質を含む集合物質）や、半導体物質層（単独物質又は他の物質を含む集合物質）等のバルク半導体物質を含むがこれに限定されない半導体物質からなるあらゆる構造を意味するように定義される。用語「基板」は、上述の半導体基板を含むがこれに限定されないあらゆる支持構造体を言う。
【０００７】
ゲート絶縁層１４、ポリシリコン層１６、及びシリサイド層１８が、基板１２の上に形成される。ゲート絶縁層１４は、例えば二酸化シリコンからなり、ポリシリコン層１６は、例えば導電性ドープトポリシリコンからなり、シリサイド層１８は、例えばケイ化タングステン又はケイ化チタンからなる。層１４，１６，１８は、最終的にはトランジスタゲート構造体へパターンニングされる。
【０００８】
非反射コーティング層２０は、シリサイド層１８の上に設けられ、フォトレジスト層２２は、非反射コーティング層２０の上に設けられる。非反射コーティング層２０は、例えば、ＳｉｘＯｙＮｚ等の無機質層からなる。実際上は、層は実質的に無機質であれば良く、用語「実質的に無機質」とは、層がカーボンを少量（１％以下）含むものであって良いことを意味している。
【０００９】
シリサイド層１８は、その層がトランジスタゲートとして利用されることに先立って、結晶構造及びシリサイド層の導電率の向上のためにアニール化されることが好ましい。シリサイド層１８のアニール化は、例えば８５０℃の温度、１気圧の圧力で３０分間行われる。
【００１０】
ＤＡＲＣ物質２０は、典型的には、アニール化の間に層１８をガス状の酸素から保護するために、アニール化の前にシリサイド層１８の上に設けられる。もしガス状の酸素がアニール化の間、層１８に影響すると、酸素は層１８の一部を酸化させ、層１８の導電性に良くない影響を与える。残念ながら、アニール化条件はＤＡＲＣ物質２０の光学特性に悪い影響を及ぼす。特に、ＤＡＲＣ物質２０は、反射率係数（ｎ）及び吸光係数（エネルギ吸収係数）（ｋ）で表される光学特性を有する。シリサイド層１８の導電性を向上するアニール化条件は、層２０の「ｎ」及び「ｋ」のどちらか一方又は両方を変える。層２０の物質の化学量論は、物質の「ｎ」及び「ｋ」を、反射光がフォトレジスト層２２に達する前に実質的に抑えるような適当なパラメータとなるように、典型的には慎重に選択される。アニール化条件の「ｎ」及び「ｋ」の影響は、最適に調整されたそのようなパラメータを範囲外に押しやるものである。従って、物質の「ｎ」及び「ｋ」が、アニール化条件が引き起こす変化にも耐え得るような、ＤＡＲＣ物質の形成方法を開発することが望まれる。
【００１１】
【発明の開示】
第一の態様において、本発明は、シリコン、窒素及び酸素含有固体層の基板上への堆積の間に、ガス状のシリコン、窒素及び酸素が高密度プラズマに晒されるような半導体製造方法に関する。
【００１２】
もう一つの態様において、本発明は、フォトリソグラフ法による半導体製造方法に関する。金属シリサイド層が基板の上に形成される。非反射物質層が、高密度プラズマを利用して金属シリサイドの上に堆積される。フォトレジストの層が非反射物質層の上に形成される。フォトレジストの層は、フォトリソグラフ法によりパターンニングされる。
【００１３】
更に別の態様において、本発明は、トランジスタゲートスタック形成方法に関する。ポリシリコン層が基板の上に形成される。金属シリサイド層がポリシリコン層の上に形成される。非反射物質層が、高密度プラズマを利用して金属シリサイドの上に堆積される。フォトレジストの層は非反射物質層の上に形成される。フォトレジストの層が、フォトレジストの層からパターンニングされたマスキング層を形成するために、フォトリソグラフ法によりパターンニングされる。非反射物質層、金属シリサイド層及びポリシリコン層をトランジスタゲートスタックへパターンニングするために、パターンが、パターンニングされたマスキング層から非反射物質層、金属シリサイド層及びポリシリコン層に転写される。
【００１４】
【発明の実施の形態】
図２は、本発明の実施例の予備処理工程における半導体ウェーハ片５０を示している。ウェーハ片５０は、基板５２、ゲート絶縁層５４、ポリシリコン層５６、及びシリサイド層５８からなる。基板５２、ゲート絶縁層５４、ポリシリコン層５６、及びシリサイド層５８の物質は、図１の従来例の構造において、基板１２、ゲート絶縁層１４、ポリシリコン層１６、及びシリサイド層１８のそれぞれに対して利用したものと同一の物質とすることができる。
【００１５】
ＤＡＲＣ物質層６０はシリサイド層５８の上に形成される。従来技術の方法とは対照的に、ＤＡＲＣ物質６０は、高密度プラズマ堆積法を用いて形成される。このような堆積は、反応室内で起こる。請求の範囲の解釈を補助するために、「高密度プラズマ」は、１０１０イオン／ｃｍ３と同じかそれより高い密度を有するプラズマと定義される。上に層６０が堆積されたウェーハ片５０の一部分は、堆積中、好ましくは約３００℃から約８００℃、一つの好ましい例としては約６００℃の温度に維持される。ウェーハ片５０の温度は、堆積中、ウェーハを冷却するためにウェーハの裏面に対してヘリウムを流入することで制御される。温度が高ければ高い程、より高濃密な層６０を形成することができる。このようなより高濃密な層６０は、アニール化条件に対して高濃密ではない層６０よりもより安定する。層６０の堆積の間の反応室内の好ましい圧力範囲は、約１ｍＴｏｒｒから１００ｍＴｏｒｒまでの範囲である。高密度プラズマ堆積に利用される供給ガスは、ＳｉＨ４，Ｎ２，Ｏ２及びアルゴンからなる。
【００１６】
本発明の方法で利用される例示的な反応室は、反応装置１００の一部として図６に概略的に示される。反応装置１００は、電源１０４に接続されたコイル１０２を含む。コイル１０２は、反応室１０６を取り巻き、反応室１０６内にプラズマが発生するように構成されている。ウェーハホルダ（チャック）１０８が室１０６内に設けられ、半導体ウェーハ１１０を保持する。ウェーハホルダ１０８は、電源１１２と電気的に結合されている。電源１０４及び１１２は別個の電源であるか、又は単一の電源から別個の供給装置を介して供給する構成とすることもできる。電源１０４からの電力は、例えば約２０００ワットであり、約１３．６メガヘルツの周波数からなる。電源１１２からウェーハ１１０への電力は、好ましくは約２００ワットと同じかそれよりも低くバイアスされ、より好ましくは、約１００ワットにバイアスされる。実際上は、バイアス電力は、ウェーハ１１０自身のところではなくて、ウェーハ１１０を保持するチャック１０８のところで典型的には計測される。
【００１７】
反応室１０６内への供給ガスの例示的な流量は、ＳｉＨ４（１００基準立方センチメートル／分（ｓｃｃｍ）），Ｎ２（１５０ｓｃｃｍ），及びアルゴン（２００ｓｃｃｍ）である。
【００１８】
本発明の高圧力プラズマ処理工程における層６０（図２参照）の半導体ウェーハ上への堆積の間は、堆積及びエッチング作用の両方が同時に起こり、堆積対エッチング比をもたらす。堆積速度がエッチング速度を上回るため、実際にはウェーハ上へ物質が堆積することになる。堆積速度は、堆積中に基板のところでバイアスを与えないことで計算され、他方、エッチング速度は、反応装置１０６内へ堆積前駆物質が供給されないときのエッチング速度を決定することで計算される。例えば基板１１０へのバイアス電力を調整することによる堆積対エッチング比の調節は、堆積された層６０（図２参照）の「ｎ」及び「ｋ」の値に影響を及ぼすように利用することができる。
【００１９】
再度図２を参照すると、シリサイド層５８は、ＤＡＲＣ物質６０の堆積後アニール化される。本発明の高圧力プラズマ堆積法は、シリサイド層５８のアニール化の間の物質６０の光学的特性（例えば「ｎ」及び「ｋ」の値）の変動を減らすことが可能である。例えば、本明細書の「従来の技術」の欄で説明した条件を利用したアニール化により引き起こされる「ｎ」及び「ｋ」の値の変動は、１０％よりも少ない変動に制限することが可能である。
【００２０】
図３を参照すると、ＤＡＲＣ物質６０の上にフォトレジスト層６２が形成される。そしてフォトレジスト層６２は、該層６２の一部を除去し、そして図４に示す構造を形成するために、マスクされた光源と溶剤に晒される。
【００２１】
そして、図５に示すゲートスタック７０を形成するために、層６２から、下にある層５４，５６，５８，６０へパターンが転写される。本発明はまた、ゲートスタックが層６０，５８，５６を含むもの、及び層５４がパターンニングされていないような実施例にも関連するものである。フォトレジスト層６２から下にある層５４，５６，５８，６０へのパターンの転写の方法は、プラズマエッチングである。ゲートスタック７０の形成後、フォトレジスト層６２は除去される。また、ゲートスタックからトランジスタゲート構造を形成するために、ソース及びドレイン領域がゲートスタック７０の近傍に埋め込まれ、側壁スペーサがゲートスタック７０の側壁に沿って形成される。
【図面の簡単な説明】
【図１】図１は、従来の半導体ウェーハ片の概略断面図である。
【図２】図２は、本発明の方法の予備処理工程における半導体ウェーハ片の概略断面図である。
【図３】図３は、図２が示す処理工程に続く処理工程における図２のウェーハ片の断面図である。
【図４】図４は、図３が示す処理工程に続く処理工程における図２のウェーハ片の断面図である。
【図５】図５は、図４が示す処理工程に続く処理工程における図２のウェーハ片の断面図である。
【図６】図６は、本発明の方法で利用し得る反応室の概略断面図である。
【図１】
0003542118.tif 000002
【図２】
0003542118.tif 000003
【図３】
0003542118.tif 000004
【図４】
0003542118.tif 000005
【図５】
0003542118.tif 000006
【図６】
0003542118.tif 000007