(57)【特許請求の範囲】
【請求項１】
一方の面に複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成されたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向して形成された共通電極とを有する第１の基板と、
前記第１の基板と対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間隙に挿入された液晶組成物と、
前記複数の走査電極の各々に２値以上の非選択電圧を有する走査信号を印加する走査電極駆動回路と、
前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路とを備え、
前記複数の共通電極には、基準電圧に対して極性の異なる電圧値を有する電圧が印加され、前記複数の走査電極には、非選択期間に、隣接する共通電極に印加される電圧との電位差を一定に保つように電圧が印加されるアクティブマトリクス型液晶表示装置。
【請求項２】
前記共通電極は、複数の画素にわたって共通の電位を有することを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項３】
前記共通電極は、前記走査電極に接続されていることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項４】
前記スイッチング素子のしきい値ＶTHと、明状態または暗状態を得る画素電極と共通電極の間の最大電圧ＶONの関係が次式
ＶTH＞|VON｜
を満足するように構成されたことを特徴とする請求の範囲第３項に記載のアクティブマトリックス型液晶表示装置。
【請求項５】
前記スイッチング素子のしきい値ＶTHと、明状態または暗状態を得る画素電極と共通電極の間の最大電圧ＶON、明状態または暗状態を得る画素電極と共通電極の間の最小電圧ＶOFFの関係が次式
ＶTH＞（|VON｜−|VOFF｜）/2
を満足するように構成されたことを特徴とする請求の範囲第３項に記載のアクティブマトリックス型液晶表示装置。
【請求項６】
各走査電極に対応する前記スイッチング素子が、前記複数の走査電極の１行毎にｐ型及びｎ型の特性を有するように構成されたことを特徴とする請求の範囲第３項に記載のアクティブマトリックス型液晶表示装置。
【請求項７】
前記スイッチング素子は１画素に少なくとも２つ形成され、第１のスイッチング素子のソース電極またはドレイン電極は信号電極に接続され、第２のスイッチング素子のソース電極またはドレイン電極は前記第１スイッチング素子及び第２のスイッチング素子のゲート電極に対応した走査電極の隣の走査電極に接続されていることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項８】
前記第２のスイッチング素子は前記隣の走査電極に容量素子を介して接続されていることを特徴とする請求の範囲第７項に記載のアクティブマトリックス型液晶表示装置。
【請求項９】
明状態を得る電圧と暗状態を得る電圧の差が5v以下になるように、液晶組成物、ラビング方向、偏光板の配置、基板間距離及び画素電極と共通電極の間の距離が設定されていることを特徴とする請求の範囲第１項乃至請求項第８項のいずれか１項に記載のアクティブマトリックス型液晶表示装置。
【請求項１０】
前記走査電極に印加される走査信号の非選択電圧を変化させ、主として走査電極と画素電極の間の容量を用いて画素電極の電圧を変化させることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項１１】
前記走査電極に印加される走査信号の非選択電圧を全ての行において同振幅、同周期、同位相で変化させることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項１２】
前記走査電極には、各フレーム毎に２値の非選択電圧を交互に有し、非選択期間中は一定電圧に保たれた走査信号が印加され、かつ、信号電極には、１行毎に画素電極と共通電極の間の電圧の極性が異なるように伝達される映像信号が出力されていることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項１３】
前記２値の非選択電圧の電位差を、明状態または暗状態を得る画素電極と共通電極間の最大電圧ＶONと、明状態または暗状態を得る画素電極と共通電極の間の最小電圧Voffの和と等しく設定することを特徴とする請求の範囲第12項に記載のアクティブマトリックス型液晶表示装置。
【請求項１４】
前記２値の非選択電圧の電位差を、明状態または暗状態を得る画素電極と共通電極間の最大電圧ＶONと、明状態または暗状態を得る画素電極と共通電極の間の最小電圧Voffの和の1/2倍と等しくなるように設定することを特徴とする請求の範囲第12項に記載のアクティブマトリックス型液晶表示装置。
【請求項１５】
前記基準電圧は走査電極から供給されることを特徴とする請求の範囲第１項に記載のアクティブマトリックス型液晶表示装置。
【請求項１６】
一方の面に複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成されたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向して形成された共通電極とを有する第１の基板と、
前記第１の基板と対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間隙に挿入された液晶組成物と、
前記複数の走査電極の各々に２値以上の非選択電圧を有する走査信号を印加する走査電極駆動回路と、
前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路とを備え、
前記複数の共通電極には基準電圧に対して極性の異なる電圧値を有する電圧が印加され、前記複数の走査電極には非選択期間に隣接する共通電極に印加される電圧との電位差を一定に保つように電圧が印加され、
前記走査電極に印加される非選択電圧は走査期間毎に交互に変化し、前記共通電極に印加される電圧も走査期間毎に変化するアクティブマトリックス型液晶表示装置。
【請求項１７】
前記走査電極に印加される非選択電圧の振幅値と、前記共通電極に印加される電圧の振幅値の大きさがほぼ等しいことを特徴とする請求の範囲第16項に記載のアクティブマトリックス型液晶表示装置。
【請求項１８】
前記走査電極に印加される非選択電圧の位相が、全ての行でほぼ同位相であることを特徴とする請求の範囲第16項に記載のアクティブマトリックス型液晶表示装置。
【請求項１９】
前記走査電極に印加される非選択電圧と、前記共通電極に印加される電圧とが同期していることを特徴とする請求の範囲第16項に記載のアクティブマトリックス型液晶表示装置。
【請求項２０】
一方の面に複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成されたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向して形成された共通電極とを有する第１の基板と、
前記第１の基板と対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間隙に挿入された液晶組成物と、
前記複数の走査電極の各々に２値以上の非選択電圧を有する走査信号を印加する走査電極駆動回路と、
前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路とを備えて液晶表示を行う方法において、
前記複数の共通電極には基準電圧に対して極性の異なる電圧を印加し、前記複数の走査電極には、非選択期間に、隣接する共通電極に印加される電圧との電位差があらかじめ定められた値になるように電圧を印加し、表示を行うことを特徴とするアクティブマトリクス型液晶表示方法。
【請求項２１】
一方の面に複数の走査電極、前記複数の走査電極と交差して形成された複数の信号電極、前記複数の走査電極と複数の信号電極の各交差部に形成されたスイッチング素子、前記スイッチング素子に接続された画素電極、前記画素電極と対向して形成された共通電極とを有する第１の基板と、
前記第１の基板と対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間に挿入された液晶組成物と、
前記複数の走査電極の各々に２値以上の非選択電圧を有する走査信号を印加する走査電極駆動回路と、
前記複数の信号電極の各々に画像信号を供給する信号電極駆動回路とを備え、表示を行う方法において、
前記複数の共通電極には基準電圧に対して極性の異なる電圧を印加し、前記複数の走査電極には、非選択期間に、隣接する共通電極に印加される電圧との電位差が予め定められた値になるように電圧を印加し、
前記走査電極に印加される非選択電圧は走査期間毎に交互に変化し、前記共通電極に印加される電圧も走査期間毎に変化するアクティブマトリックス型液晶表示方法。
【発明の詳細な説明】
技術分野
本発明は、例えばパ−ソナルコンピュ−タの表示装置として使用されるアクティブマトリクス型液晶表示装置およびその駆動方法に関する。
背景技術
現在、アクティブマトリクス型（薄膜トランジスタ型）液晶表示装置は多種多様な用途に展開し、多階調（フルカラ−）化が望まれている。
ところで、液晶表示装置の表示方法には、相対向した２枚の基板のそれぞれの対向面に平面状の表示電極を形成してその間に液晶を充填し、基板面にほぼ垂直な方向の電界を液晶層に印加することで動作する、いわゆるツイステッドネマチック表示方法（縦電界方式と称する）があり、すでに世の中で実用化されている。
一方、これと異なった新しい方式として、液晶に電界を印加するための一対の電極を同一基板上に形成し、基板面にほぼ平行な方向の電界を液晶層に印加することで動作する表示方式（横電界方式と称する）が提案されている。この方式については、例えば特公昭63−21907号に記載されている。
薄膜トランジスタ型液晶表示装置において、多階調表示を行うためには、映像信号を信号電極に供給する駆動回路、所謂、信号側駆動ICから出力される電圧は、階調数に対応する多値の出力レベルを有することが必要である。例えば、16階調表示を行う場合には、信号側駆動ICは16×２（液晶は交流駆動を行わなければならないので正極と負極の２値が各階調で必要）＝32値の出力電圧を供給できなければならない。各出力は十分電流を供給できるように出力段にオペアンプを有しており、上記例では32個のオペアンプが必要である。この出力段のオペアンプは耐圧が低ければ低いほどサイズを小さくすることができ、信号側駆動ICの大きさを縮小できる。信号側駆動ICの縮小により、信号側駆動ICの量産性が良くなり、また、表示装置の外枠部分を縮小できるが、これを達成するためには、信号側の出力電圧の最大電圧を低減することが必要となる。
一方、上述の縦電界方式では、対向した一対の平面状の透明電極によって液晶層に電圧を印加するのに対し、横電界方式では同一の基板面に形成した一対の線状の不透明な電極によって電圧を印加するため、開口率が必然的に小さくなる。そのため、２つの電極間の距離をあまり狭くすることができず、２つの電極間の距離は縦電界方式と比較して大きくなり、電界の大きさは横電界方式の方が小さくなる。したがって、同じ大きさの電界強度を得るためには、前者では後者の場合より大きな電圧を電極間に印加する必要がある。
本発明の目的は、実用上十分に低い信号側駆動回路の駆動電圧で駆動できる横電界方式のアクティブマトリクス型液晶表示装置およびその駆動方法を提供すること、及びクロスト−ク、特に横スミアの発生しない、画質の良好な横電界方式のアクティブマトリクス型液晶表示装置およびその駆動方法を提供することにある。
発明の開示
前記目的を達成するための本発明のアクティブマトリクス型液晶表示装置の構成は次のとおりである。
（１）  第１および第２の基板間に液晶組成物が挿入され、第１の基板には、マトリクス状に配置された複数の走査電極と信号電極により複数の画素部が構成されており、画素部にはスイッチング素子が形成されている。
スイッチング素子に接続されている画素電極と基準電極は、基板面にほぼ平行な電界を印加するように配置され、電極間の電圧により液晶組成物層の液晶分子の長軸方向を基板面とほぼ平行を保ちながら動作させ、液晶組成物の配向状態と偏光手段により明状態と暗状態を得ることができる素子構成を有し、かつ、走査電極に２値以上の非選択電圧を有する走査信号を出力できる駆動手段を有するようになっている。
（２）  本発明の他の観点によれば、基準電極は走査電極、信号電極、画素電極以外に設けた共通電極である。
（３）  さらに他の観点によれば、基準電極は前記画素部に隣接する走査電極の一部である。
（４）  さらに他の観点によれば、スイッチングトランジスタ素子のしきい値VTHと、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VONの関係が次式
VTH＞|VON|
を満足する。
（５）  さらに他の観点によれば、スイッチングトランジスタ素子のしきい値VTHと、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VON、明状態または暗状態を得る画素電極と基準電極の間の最小電圧VOFFの関係が次式
VTH＞（|VON|−|VOFF|）/2
を満足する。
（６）  さらに他の観点によれば、スイッチングトランジスタ素子が、１行毎にｐ型、ｎ型の特性を有するように構成されている。
（７）  さらに他の観点によれば、スイッチングトランジスタ素子が１画素に２つ以上構成され、少なくとも１つの薄膜トランジスタ素子のソ−ス電極またはドレイン電極は信号電極に接続され、少なくとも１つの薄膜トランジスタ素子のソ−ス電極またはドレイン電極は、後行の走査電極に電気的に接続されている。
（８）  さらに他の観点によれば、スイッチングトランジスタ素子が１画素に２つ以上構成され、少なくとも１つの薄膜トランジスタ素子のソ−ス電極またはドレイン電極は信号電極に接続され、少なくとも１つの薄膜トランジスタ素子のソ−ス電極またはドレイン電極は、後行の走査電極に容量素子を介して走査電極に接続されている。
（９）  さらに他の観点によれば、明状態を得る電圧と暗状態を得る電圧の差が5V以下になるように、液晶組成物、ラビング方向、偏光板の配置、基板間距離及び画素電極と基準電極の間の距離が設定されている。
（10）  さらに他の観点によれば、走査信号の非選択電圧を２値以上出力する。
（11）  さらに他の観点によれば、走査電極に印加される走査信号の非選択電圧を変化させ、主に走査電極と画素電極の間の容量を用いて画素電極の電圧を変化させている。
（12）  さらに他の観点によれば、走査電極に印加される走査信号の非選択電圧を全ての行において、同振幅、同周期、同位相で変化させている。
（13）  さらに他の観点によれば、走査電極には、各フレ−ム毎に２値の非選択電圧を交互に有し非選択期間中は一定電位に保たれた走査信号が印加され、かつ、信号電極には、１行毎に画素電極と基準電極の間の電圧の極性が異なるように伝達される映像信号が出力されている。
（14）  さらに他の観点によれば、２値の非選択電圧の電位差は、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VONと明状態または暗状態を得る画素電極と基準電極の間の最小電圧VOFFの和と等しく設定される。
（15）  さらに他の観点によれば、２値の非選択電圧の電位差は、明状態または暗状態を得る画素電極と基準電極の間の最大電圧VONと明状態または暗状態を得る画素電極と基準電極の間の最小電圧VOFFの和の1/2倍と等しく設定される。
（16）  さらに他の観点によれば、ｐ型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧が、ｎ型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧より高く、かつ、その電位差が明状態または暗状態を得る画素電極と基準電極の間の最大電圧VONを超えている。
（17）  さらに他の観点によれば、基準電圧が走査電極から供給される。
（18）  さらに他の観点によれば、走査電極から供給される基準電極が映像信号電圧の極性にともない変化する。
次に、本発明の作用について説明する。
本発明の以下の作用は、非選択期間中に走査電極に供給する走査信号の非選択電圧（オフ電圧）を変化させ、画素電極と走査電極の容量結合によって画素電極の電圧を変化させる駆動方式に、横電界方式を用いることにより起き、発明者等により発見された。
（第１の作用）
横電界方式では、画素電極と共通電極の間の容量ＣLCが、縦電界方式と比較して小さい。なぜなら、縦電界方式では、画素電極と共通電極が平行平板容量を構成するためである。従って、横電界方式では、画素電極と走査電極の間の容量ＣSを画素電極と共通電極の間の容量ＣLCと比較して相対的に大きくなり、その結果、走査電極の電圧変化に応じて画素電極に十分なバイアス電圧を印加することができるようになる。これにより、画素電極と走査電極の間に形成する容量素子ＣSの１画素内に占める領域の割合を低減することができ、開口率が向上する。
（第２の作用）
画素電極と共通電極の間の容量ＣLCが小さいため、走査電極の負荷容量も小さくなる。そのため、走査電極に変調電圧をする駆動方式では、変調波形の歪が少なく、非常に有利である。これにより、走査電極の負荷容量が映像によって変化する割合が軽減され、走査信号の非選択電圧の波形の歪が画像によって変化する割合も低減される。したがって、変調電圧も均一に印加され、クロスト−ク（横方向に筋を引く横スミア）の発生が抑制される。
（第３の作用）
横電界方式では、隣接する走査電極を基準電極として用いることができる。これにより、共通電極の領域を開口部に流用することができ、開口率が向上する。
さらに、配線電極の交差点数が減少し、電極の短絡不良が減少する。
液晶を交流駆動するために基準電極に対して画素電極に充電される電圧波形が交流波形となるように信号電極から映像信号を充電する。しかし、アクティブマトリクス型液晶表示装置に用いられている代表的なアクティブ素子の、アモルファスシリコン薄膜トランジスタ（ａ−SiTFT）、ポリシリコン薄膜トランジスタ（ｐ−SiTFT）等は、走査電圧が0V付近でドレイン電流が流れ始める特性を有する、すなわち、しきい値電圧ＶTHが0V付近である。したがって、走査電圧の非選択電圧（オフレベル）を基準電圧として用いると、前記のトランジスタ素子では基準電圧に対して負の電圧は充電しても保持できない。なぜなら、走査電圧のオフレベルが画素電極電位よりも高いレベルにあるので、しきい値電圧ＶTHが0V付近のトランジスタ素子はオン状態になり、画素電極電位は走査電圧のオフレベルまでリ−クしてしまうためである。よって、液晶を交流駆動するためには、基準電極を別に設け、基準電圧はゲ−ト電圧のオフレベルよりも高いレベルに設定しなければならないが、高しきい値電圧を有するトランジスタを用いることによって、走査電極を基準電極、走査電圧のオフレベルを基準電圧として用いても負の電圧を充電、保持することができ、交流駆動が可能となる。本発明ではトランジスタはしきい値電圧ＶTHが液晶に印加する最大電圧ＶONまたは最大電圧ＶONと最小電圧ＶOFFの差の1/2を超えることを特徴とする。これにより、負の電圧を液晶に印加しても、画素電極電位はリ−クせず、十分な保持動作を行うことができ交流駆動でき、かつ低電圧化することができる。
また、トランジスタ素子が、１行毎にｐ型、ｎ型の特性を有するように構成し、ｐ型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧が、ｎ型のスイッチングトランジスタ素子を有する走査電極に印加する走査信号の非選択電圧の中心電圧より高く、その電位差が明状態または暗状態を得る画素電極と基準電極の間の最大電圧ＶONを超えるようにすることにより、しきい値電圧ＶTHが0V付近または0V以下でも、液晶を交流駆動することができ、かつ低電圧化することができる。
さらに、１画素に２つの薄膜トランジスタ素子を構成し、一方の薄膜トランジスタ素子で映像信号電圧を、他方の薄膜トランジスタ素子で後行の走査電極から基準電圧を供給することにより、液晶を交流駆動することができる。さらに、映像信号電圧の極性と共に基準電圧を変化させることにより、低電圧化できる。
【図面の簡単な説明】
図１は、本発明の実施例１の液晶表示装置の断面図（図3A−A'線）である。
図２は、隣接画素を含む実施例１の画素構造の正面図を示す図である。
図３は、本発明の実施例１における画素の構造の正面図を示す図である。
図４は、図3B−B'線に側断面図を示す図である。
図５は、図3C−C'線に側断面図を示す図である。
図６は、本発明の実施例１の表示装置の回路構成を示す図である。
図７は、本発明の実施例１の駆動波形を示す図である。
図８は、本発明の実施例２の駆動波形を示す図である。
図９は、隣接画素を含む実施例３の画素構造の正面図を示す図である。
図10は、本発明の実施例３における画素の構造の正面図を示す図である。
図11は、図10D−D'線に側断面図を示す図である。
図12は、本発明の実施例３の表示装置の回路構成を示す図である。
図13は、本発明の実施例３の駆動波形を示す図である。
図14は、隣接画素を含む実施例４の画素構造の正面図を示す図である。
図15は、本発明の実施例４における画素の構造の正面図を示す図である。
図16は、本発明の実施例４の表示装置の回路構成を示す図である。
図17は、本発明の実施例４の駆動波形を示す図である。
図18は、本発明の実施例５の駆動波形を示す図である。
図19は、本発明の実施例６の駆動波形を示す図である。
図20は、本発明の実施例７の駆動波形を示す図である。
図21は、本発明の実施例８における画素の構造の正面図を示す図である。
図22は、実施例８における画素の透過回路を示す図である。
図23は、図21E−E'線に側断面図を示す図である。
図24は、図21F−F'線に側断面図を示す図である。
図25は、図21G−G'線に側断面図を示す図である。
図26は、本発明の実施例８の表示装置の回路構成を示す図である。
図27は、本発明の実施例８の駆動波形を示す図である。
図28は、本発明の実施例９における画素の構成の正面図を示す図である。
図29は、実施例９における画素の透過回路を示す図である。
図30は、本発明の実施例10の駆動波形を示す図である。
図31は、本発明の液晶表示装置における液晶の動作を示す図である。
図32は、電界方向に対する、界面上の分子長軸配向方向（ラビング方向）φLC、偏光板偏光軸方向φＰのなす角を示す図である。
図33は、本発明の実施例１の電気光学特性を示す図で、ノーマリクローズ型の例を示す図である。
図34は、電気光学特性の界面上の分子長軸配向方向（ラビング方向）φLC依存性を示す図であり、ノーマリクローズ型の例を示す図である。
発明を実施するための最良の形態
〔実施例１〕
図１は、液晶パネルの１画素領域の断面構造を示す。液晶パネルは上側基板と下側基板及び両者の間隙に充填された液晶層とからなっている。下側基板に形成された画素電極３と共通電極４の間に電圧を印加して両電極間に形成される電界を制御し、液晶の配向状態を制御してパネルを透過するバックライト光の透過率を変化させる。液晶パネルのバックライトとは反対側から見た場合、画素電極と共通電極との間に印加する電圧を制御することによって明状態、暗状態あるいは両者の中間状態が観察される。画素電極と共通電極は図１の紙面と直角な方向に線状に延び、それらの間の距離は約15μｍである。また、液晶層の厚みは約４μｍと画素電極と共通電極間の間隔15μｍに比べて小さいため、液晶層の中に形成される電界101（電気力線）の方向はほぼ図１の横方向になる（図１は、実際の装置に比べ表示パネルの厚み方向に拡大された図である）。
図31は、画素電極３と共通電極４と間に電圧を印加した場合と印加しない場合の液晶分子の配向状態を模式的に示したものである。（ａ）と（ｂ）は液晶パネルを横から見たときの図、（ｃ）と（ｄ）上または下から見たときの図である。また、（ａ）と（ｃ）は電圧を印加しないときの図、（ｂ）と（ｄ）電圧を印加したときの図である。画素電極と共通電極のそれぞれに異なる電位を与えそれらの間に電位差を与えて液晶組成物層に電界を印加すると、液晶組成物が持つ誘電異方性と電界との相互作用により液晶分子が反応して電界方向にその向きを変える。図１及び図31に示すように、液晶パネルの上下の面には偏光板８が形成されており、液晶組成物層の屈折率異方性と偏光板との相互作用により液晶パネルを透過する光の透過率が変化する。これにより表示の明るさが変わる。
図32により電界方向101に対する界面近傍での液晶分子長軸（光学軸）方向102のなす角φLC、偏光板の偏光透過軸103のなす角φＰの定義を示す。偏光板及び液晶界面はそれぞれ上下に一対あるので必要に応じてφP1、φP2、φLC1、φLC2と表記する。棒状の液晶分子５は、電界無印加時には画素電極３、共通電極４の長手方向（図31（ｃ）正面図）に対して若干の角度、即ち45度≦｜φLC|＜90度、をもつように配向されている。図31,図32では界面上の液晶分子長軸配向（ラビング）方向103を矢印で示した。上下界面上での液晶分子配向方向は、望ましい１例として平行、即ちφLC1＝φLC2（＝φLC）となっている。液晶組成物の誘電異方性は正を想定している。
図33は画素電極と共通電極間に印加する電圧ＶLCと明るさとの関係を表す特性、いわゆる電気光学特性である。なお、縦軸の明るさは、明るさの最大値を100％とし、これに対する相対値として表したものである。印加電圧を増加させていくと、電圧ＶOFFから明るさが急に大きくなり、電圧ＶON付近まで印加電圧に対して明るさが単調に増加する特性が得られる。
図１に示すように、上側基板には、さらにカラ−表示用のカラ−フィルタ11、画素周辺部の光の非制御領域（画素電極と共通電極間に印加する電圧によって光の透過率を制御できない領域）を透過する光を遮断しコントラストを向上させるための遮光膜（ブラックマトリクス）23、基板表面を滑らかにするための平坦化膜12、及び電圧を印加しない時に液晶分子の配向が所定の向きになるよう制御するための配向制御膜６が形成される。これらは、透明なガラスやプラスチックなどからなる基板７に形成される。
また、下側基板には、画素電極や共通電極以外に後で述べるように各種配線、画素電極に印加する電圧のスイッチングを行う薄膜トランジスタ（TFT）などが形成される。上側基板の場合と同様、これらは透明なガラスやプラスチックなどからなる基板７に形成される。
本実施例では、基板７として例えば厚みが1.1mmで表面を研磨した透明なガラス基板を用いる。これらの基板のうち一方の基板の上に薄膜トランジスタを形成し、更にその上の最表面に配向膜６を形成した。本実施例では配向膜６としてポリイミドを採用し、その上を液晶５を配向させるためのラビング処理をした。他方の基板上にもポリイミドを塗布し同様のラビング処理をした。上下界面上のラビング方向は互いにほぼ平行で、かつ印加電界方向とのなす角度を88度（φLC1＝φLC2＝88゜）とした。これらの基板間に誘電率異方性Δεが正でその値が4.5であり、屈折率異方性Δｎが0.072（589nm、20℃）のネマチック液晶組成物を挟んだ。ギャップｄは球形のポリマビーズを基板間に分散して挾持し、液晶封入状態で3.9μｍとした。よってΔｎ・ｄは0.281μｍである。２枚の偏光板８〔日東電工社製G1220DU〕でパネルを挾み、一方の偏光板の偏光透過軸をラビング方向より若干の角度、即ちφP1＝80゜（即ち、｜φLC1−φP1|＝８゜）に設定し、他方をそれに直交、即ちφP2＝−10゜とした。これにより、本発明の画素に印加される電圧ＶLC（画素電極３と共通電極４の間の電圧）をゼロから徐々に増大させるにしたがい明るさが減少し最小値をとる特性（図33）を得た。本実施例では低電圧（ＶOFF）で暗状態、高電圧（ＶON）で明状態をとるノーマリクローズ特性を採用した。ＶOFFは6.9V、ＶONは9.1Vである。尚、本実施例ではノ−マリクロ−ズを採用したが、ノ−マリオ−プンとしても良い。また、液晶は負の誘電異方性を有するものを用いることも可能である。
図２は、下側基板の液晶層側に形成され各種電極、配線及TFTの平面的な配置を示す図である。１は走査電極（ゲ−ト電極）で、図の横方向に延び、互いに平行に複数本形成される。２は信号電極（ドレイン電極）で、図の縦方向に走査電極と交差して延び、互いに平行に複数本形成される。互いに接近して設けられた２本の信号電極からなる信号電極の組が複数組形成される。信号電極の組と隣の信号電極の組との間には、共通電極４が形成される。各共通電極は、図の上下方向に延びる幹となる部分と、その幹から左右に折れ曲がって延びる枝の部分から構成される。図示するように、信号電極２と、これと隣合った共通電極４、及び２本と隣合った走査電極１で囲まれる領域が１画素である。各画素には走査電極上にTFT15が形成される。３は画素電極（ソ−ス電極）で、各TFTから逆Ｕ字形に折れ曲がって延びる。画素電極の一部は隣の走査電極とオ−バ−ラップし、その部分に補助容量素子16が形成される。
本実施例では、画素ピッチは、走査電極方向で110μｍ、信号電極方向で330μｍとした。電極幅については、複数画素にまたがる形成される走査電極１、信号電極２、共通電極４で10μｍと広くし、断線による線欠陥を回避した。
一方、開口率向上のため、各画素領域に個別に形成される画素電極３及び共通電極４の幹から伸びた枝の部分の幅を若干狭くし、それぞれ６μｍとした。加えて、横方向の２画素につき１共通電極とし、共通電極配線数を半分にした。これにより更に開口部を拡大でき、また共通電極４と走査電極１の交差部における短絡確率（電極交差面積に依存する）も減少する。本実施例では、信号電極数を640×３本、走査電極数を480本、共通電極数を960本とした。この時、画素数は約100万個となる。
図３は、図２における１画素の部分をさらに拡大したものである。前述の図１は図３のＡ−A'線における断面図である。図4,図５はそれぞれ図３のＢ−B'線及びＣ−C'線における断面図である。
図４に示すように、TFTは逆スタガ構造を有し、走査電極１上にゲ−ト絶縁膜９（例えば窒化シリコン）、その上にアモルファスシリコン層22を形成し、さらにアモルファスシリコン層と接してドレイン電極２、ソ−ス電極３を設けて形成される。TFTのドレイン電極、ソ−ス電極はそれぞれ信号電極、画素電極によって構成される。ドレイン電極及びソ−ス電極とアモルファスシリコン層22の間には、図示していないが、オ−ミッコンタクト層としてｎ＋型アモルファスシリコン層が形成されている。本実施例では、信号電極２、画素電極３及び共通電極４を同一の金属材料（例えばAl）によって形成した。
図５に示すように、走査電極13と画素電極３との間にゲート絶縁膜９を挾んで補助容量素子16が形成される。本実施例における補助容量素子の面積は従来の縦電界方式の場合に比べてずっと小さく、その容量値はCs＝200fFと小さい。
本実施例では、前行の走査電極と画素電極で補助容量素子を構成したが、後行の走査電極と画素電極とで構成してもよい。また、共通電極の幹の部分を横方向の隣接した２画素で共通としたが、１画素毎に共通電極の幹を設けても本発明の効果を本質的に変えるものではなく、本発明の範中である。
次に、回路構成及び駆動波形について説明する。
図６は本発明の液晶表示装置の回路構成を示す。21は表示領域であり、横方向には複数の走査電極１、縦方向には複数の信号電極２と共通電極が形成され、走査電極と信号電極の各交差部にはTFTが形成されている。TFTのゲ−ト電極Ｇは走査電極に、ドレイン電極Ｄは信号電極に接続される。また、TFTのソ−ス電極Ｓと共通電極４との間には液晶容量ＣLCが、ソ−ス電極Ｓと前行の走査電極との間には補助容量ＣSが形成される。図１に示す画素電極３と共通電極４及び液晶層は、電気的には容量ＣLCを形成する。補助容量ＣSは、走査電極１の走査信号電圧が選択電圧から非選択電圧へ移るときにTFTのゲ−ト−ソ−ス間容量ＣGSを介して画素電極３の電圧に飛び込むフィ−ルドスル−電圧を抑制するために不可欠な容量であり、ＣGSに対して十分大きな容量（例えば10倍程度）が必要である。
図６の18は走査電極駆動回路で、TFTの導通（オン）、非導通（オフ）状態を制御する走査電圧と後述の変調電圧を、図の上方から下方へと各走査電極に順次印加していく（線順次走査）。19は信号電極駆動回路で、各信号電極に表示すべき画像信号を供給する。走査電極にTFTのオン電圧が印加されると、その走査電極に接続されたTFTが導通状態となり、信号電極に供給された画像信号はTFTを介して液晶容量ＣLCを構成する画素電極に印加される。17は走査電極駆動回路18及び信号電極駆動回路19の動作を制御するコントロール回路、20は共通電極に電圧を供給する共通電極駆動回路である。
本発明の特徴は、走査電極駆動用回路18に３値以上を出力できるドライバLSIを用いること、または、走査電極駆動用回路18から出力される電圧値が３値以上であることである。
一方、信号電極駆動回路19は、信号電極２に画像情報を担った電圧波形を印加できる回路構成であり、信号電圧波形の最大振幅ＶDP-P（図７のＶDH−ＶDL）はΔＶ（図33参照：ΔＶ＝ＶON−ＶOFF）となるようにしている。また、本実施例では、共通電極に一定電圧を印加した。
図７は本実施例において駆動回路から出力される駆動波形を示す。図７（ａ）は走査電極駆動回路18によりｉ−１番目の走査電極に印加される走査信号波形ＶG（ｉ−１）を、図７（ｂ）は同じく走査電極駆動回路18によりｉ番目の走査電極に印加される走査信号波形ＶG（ｉ）を、図７（ｃ）は信号電極駆動回路19によりｊ番目の信号電極に印加される信号電圧波形ＶD（ｊ）を、図７（ｄ）は共通電極に印加される電圧波形ＶCを示す。また、図７（ｅ）は走査電極、信号電極及び共通電極に上記の電圧を印加した時、ｉ番目の走査電極とｊ番目の信号電極の交差部に形成された画素の画素電極３に印加される電圧ＶSを表す。信号電極２には映像情報を有する信号波形が印加され、走査電極１には走査信号波形が映像信号波形と同期をとって印加される。信号電極２からTFT15を介して画素電極３に映像信号電圧が伝達され、共通電極４との間で液晶部分に電圧が印加される。ここで、走査電極１に供給する走査信号波形VG非選択電圧（オフ電圧）を変調し、TFT15がオフ状態の時に容量結合によって画素電極３の電圧を変化させ、画素電極４の電圧にバイアス電圧ＶB（＋）、ＶB（−）を印加する。ここで、ＶB（＋）は偶フレーム（正フレーム）の時のバイアス電圧、ＶB（−）は奇フレーム（負フレーム）の時のバイアス電圧を表す。これにより、画素電極３の電圧ＶSから共通電極４の電圧ＶCを引いた電圧値すなわち液晶に印加される電圧ＶLC＝ＶS−ＶCが、走査電極に供給する波形ＶGのオフ電圧を変調しない場合（一定電位）よりも著しく高められるようにしている。画素電極３にかかるバイアス電圧の振幅ＶB（＋）、ＶB（−）は前行の走査電極13に供給する走査信号波形ＶG（ｉ−１）の非選択電圧を変化量ΔＶGL（ΔＶGL（＋）＝ＶGL−ＶGLLまたはΔＶGL（−）＝ＶGLH−ＶGL）に対して、以下のようになる。
ＶB＝（ＣS/CT）ΔＶGL                   …（１）
ここで、ＣSは補助容量素子16の容量、ＣTは画素電極３から見た総容量値（ＣS＋ＣLC＋ＣGS＋ＣDS）を示す。従って、バイアス電圧の振幅ＶBを、ノ−マリクロ−ズ時に
ＶB＝ＶOFF＋ΔV/2                       …（２）
ノ−マリオ−プン時に
ＶB＝ＶON＋ΔV/2                        …（３）
に設定することにより、信号電極駆動回路19から信号電極２に、明状態を得るとき、センタ−電圧ＶD-CENTERに対してΔV/2（偶フレームの場合）、暗状態を得るとき−ΔV/2（偶フレームの場合）の電圧を与えれば良く、最大振幅ＶDp-p（＝ＶDH−ＶDL）はΔＶまで低減される（図33）。（奇フレームの場合は、明状態を得るとき−ΔV/2、暗状態を得るときΔV/2となり極性が反転する。中間の階調を表示する電圧も同様。）
本実施例の横電界方式の液晶表示素子では、線状の画素電極３と同じく線状の共通電極４を同一基板上に平行に配置する構成であるため、液晶容量ＣLCが33fFと平面状の画素電極と共通電極を対向させて液晶容量を形成する従来の縦電界方式の約370fF（同じ画素ピッチの場合）と比較して約10分の１程度と小さい。そこで、走査電極からバイアス電圧を印加する方式を横電界方式に用いると、TFTの寄生容量（特にゲ−ト−ソ−ス間容量ＣGS）をＣSと比較して十分小さく設定すれば、ＣT≒ＣSとなり、（数１）より非選択電圧の変化量ΔＶGLがそのままバイアス電圧ＶBになり、十分なバイアス電圧を印加することができる。
なお、本実施例では、図７の電圧波形の設定値を、ＶD−CENTER＝23.0V,VGH＝28.6V,VGL＝0,VDH＝24.5V,VDL＝21.6V,VGLH＝9.0V,VGLL＝−9.0V,VC＝22.3Vとした。その結果、ゲート電極とソース電極の間の寄生容量ＣGSによる電圧変動ΔＶGS（＋）、ΔＶGS（−）、ΔＶB、バイアス電圧ＶB、液晶印加電圧ＶLCの実効値Vrmsは表１のようになった。
0003564704.tif 000002
表１のように、液晶印加電圧ＶLCの最大電圧は9.11Vで明状態を得る電圧ＶONと等しく、最小電圧は6.80Vで暗状態を得る電圧ＶOFFと等しくなり、図33に示される明るさ曲線の最大値と最小値を得ることができ、十分に高いコントラスト比80が得られ、なおかつ、信号電圧波形の最大振幅ＶDP-P＝ＶDH−ＶDL＝2.9Vと低電圧化できた。
ここで、本実施例のような走査電圧波形では、走査信号電圧の選択電圧ＶGH、非選択電圧のうち高い方の電圧ＶGLHは、次の条件を満たすように設定しなければならない。
ＶGH≧ＶDH＋ＶTH＋ＶM                   …（４）
ＶGLH≧ＶS1＋ＶTH−ＶM                  …（５）
ここで、ＶS1は図７（ｅ）に示す電圧値であり、ＶS1＝ＶDL−ΔＶGS（−）−ＶB（−）である。ＶTHはTFTのしきい値電圧、ＶMは、TFTが確実にオン／オフ動作するためのマ−ジン電圧である。本実施例ではＶTH＝0Vであり、ＶM＝4Vとして上記電圧を設定した。また、共通電極電圧ＶCは直流成分を補正するためにセンタ−電圧ＶD−CENTERからΔＶC＝0.5Vだけ低く設定してある。
さらに、前行の走査電圧ＶG（ｉ−１）がオン電圧ＶGHから非選択電圧ＶGLHまたはＶGLLに立ちさがるタイミングとtdの時間差をつけて走査電圧ＶG（ｉ）をオン電圧ＶGHに立ちあげ、前行の走査電圧ＶG（ｉ−１）が非選択電圧ＶGLHまたはＶGLLからオフ電圧ＶGLに立ちさがる、または立ち上がるタイミングとtd2の時間差をつけて走査電圧ＶG（ｉ）の非選択電圧ＶGLH、ＶGLLに立ちさげる。これは電圧波形の歪を考慮したもので本実施例ではtd1、td2ともに３μｓとした。（但し、本実施例のように、補助容量素子16が前行の走査電極に接続され、かつ、前行から順次走査する場合、または、補助容量素子16が後行の走査電極に接続し、かつ、後行から順次走査する場合はなくても良い。補助容量素子16が前行の走査電極に接続し、かつ、後行から順次走査する場合、または、補助容量素子16が後行の走査電極に接続し、かつ、前行から順次走査する場合は必要）
以上のように、本実施例では液晶容量が33fFと非常に小さく、補助容量素子が200fFと小さいにもかかわらず、9Vの大きさの変調電圧（ΔＶG＝ＶGLH−ＶGL＝ＶGLLH−ＶGL）に対して、約8Vのバイアス電圧を印加することができた。これによりＶDP-P（図７（ｃ）参照）が僅かに2.9Vという大変に低い値の駆動電圧で表示装置を駆動できた。従って最も電力を必要とする信号電極駆動回路19の消費電力が低減し、表示装置全体の消費電力を低減することができた。さらに信号電極駆動回路のチップサイズを縮小できるので、表示面周辺の額縁の領域が減少し、表示装置を小型化できた。また、表示面の占める割合が多くなり、より視認性が良くなった。同時に容量素子が小さいため、容量素子による開口領域の損失がなく、53％という高い開口率が得られるので、表示画面の明るさを向上することができた。
ところで、１本の走査配線の容量負荷CGは、次式で表される。
0003564704.tif 000003
ここで、Ｍは横方向の総画素数である。縦電界方式の場合は液晶容量ＣLCが大きいので、ＣGS＜＜ＣLCである。したがって、
ＣG＝ＣS・ＣLC／（ＣS＋ＣLC）           …（７）
となる。変調電圧ΔＶGLの80％のバイアスを印加することを考えるとＣS＝4CLCとなり、ＣG＝の最小値は（4/5）・ＣLCである。一方、横電界方式では、ＣGS≒ＣLC＜＜ＣSであり、
ＣG＝2CGS＋ＣLC                         …（８）
となる。ＣGS＝ＣLCとするとＣG＝3CLCとなる。上述したように、横電界方式の液晶容量ＣLCは縦電界方式の10分の１程度であるので、ＣGは約2.7倍の値になる。一般に横方向に筋を引くクロスト−ク（横スミア）は、電圧波形歪が表示が異なることによって変化するために起こる。特に、走査電極の電圧を変調し、信号電圧の振幅の低減を図る駆動方法においては、走査電極の電圧波形歪の変化は、実効的バイアス電圧を実効的に変化させる。そのため、走査電極の電圧を変調し電界を信号電圧の振幅の低減を図る駆動方法を横電界方式と組み合わせることによって、バイアス電圧も十分に印加でき、かつ、横スミアが抑制される。
本実施例では、走査電極１本あたりの容量は69pFと小さくできた。これにより、走査電圧波形を観測した結果、変調電圧の波形歪のほとんどなく、横スミアの発生を目視で確認することはできなかった。
以上のように、本実施例では、低駆動電圧、高開口率、高画質を両立することができた。加えて、本実施例では、図33において明状態を表示する電圧ＶONと暗状態を表示する電圧ＶOFFの差が5V以下であったので、汎用LSI（例えばＣ−MOSレベル）用のプロセスで製造した耐圧5V以下のLSIを信号側駆動回路19に用いることができ、表示装置の量産性が向上し、製造コストが低減した。
なお、変調電圧を重畳しない時、すなわちＶGLH＝ＶGLL＝ＶGLの時、ＶDH＝22.5V、ＶDL＝4.3Vとすると、ＶDP-P＝18.2Vとなる。本実施例ではＶDP-P＝2.9Vであるから、変調電圧を重畳しない場合に比べてＶDP-Pを1/6以下に低減できる。
〔実施例２〕
本実施例では、実施例１とは駆動波形が異なる。
本実施例の駆動波形を図８に示す。実施例１では、同一フレ−ム内で印加される変調電圧ΔＶGL（＋）、ΔＶGL（−）は全ての走査線で正または負の同一極性であったが、本実施例では隣合った走査線同士で変調電圧の極性が互いに反転している。したがって、画素電極に印加される電圧Vsの波形の極性が１行毎に反転するいわゆる行毎反転駆動になっている。本実施例では実施例１における（数４），（数５）に対応する条件が次の式で与えられる。
ＶGH≧ＶDH＋ＶTH＋ＶM                 …  （９）
ＶGL≦ＶS1＋ＶTH−ＶM                   …（10）
ＶGLH≦ＶS2＋ＶTH−ＶM                  …（11）
ここで、ＶS2は図８に示す電圧値であり、ＶS2＝ＶDL−ΔＶGS（＋）である。ＶM＝4Vとして電圧を設定した結果、各電圧はＶD-CENTER＝15.0V、ＶGH＝20.5V、ＶGL＝０、ＶDH＝16.5V、ＶDL＝13.6V、ＶGLH＝9.0V、ＶGLL＝9.0V、ＶC＝14.5Vとなった。また、ゲート電極とソース電極の間の寄生容量ＣGSによる電圧変動ΔＶGS（＋）、ΔＶGS（−）、ΔＶB、バイアス電圧ＶB、液晶にかかる電圧ＶLCの実効値Vrmsは表２のようになった。
0003564704.tif 000004
本実施例では行毎反転駆動を行うことによって、同じマ−ジン電圧ＶMを設定しても、走査電極の電圧の最大振幅値を28.6Vから20.5Vに低減することができた。これにより、走査側駆動回路18に用いる走査側駆動ICの耐圧と消費電力を低減することができた。
以上、本実施例では、実施例１の効果に加え、低耐圧の走査側駆動ICを用いることができ、更に消費電力を低減することができた。
〔実施例３〕
本実施例は実施例１とは画素の電極構成および駆動方式が異なる。
図９は下側基板における複数の画素にわたる領域の平面構造を示し、図10はその１画素部分を拡大した図である。また、図11は図10のＤ−D'線における断面図である。図12は、本実施例の表示装置の回路構成をしめす。
図9,図12に示すように、共通電極４の幹となる配線を走査電極１と平行に形成してパネルの走査電極駆動回路18と反対側の縁に引出し、これらを共通接続して共通電極駆動回路20に接続した。各共通電極の幹となる配線からは上下に枝となる配線が延びている。このように、できるだけ高い開口率を実現するために縦方向の隣接した２画素につき１共通電極配線とし、共通電極配線数を半分にした。なお、走査電極１と共通電極４を同一の金属材料を用いて形成した。
図11に示すように、補助容量素子16を、画素電極３と共通電極４でゲート絶縁膜９を挟んで形成した。共通電極４は画素電極３及び信号電極２とゲ−ト絶縁膜９を介して別の層に形成されるので、共通電極４と信号電極２短絡のおそれがなく両者の間の距離を約３μｍと狭めることができる。これにより、表示に寄与しない信号電極２とその隣合った共通電極の間の領域の面積を低減できるので、画素電極２と共通電極４の枝部分とで画素を４分割（実施例１では３分割）して実施例１と比べて電極間のギャップ幅を狭めたものの、実施例１と同等の高開口率を確保できた。電極間のギャップ幅を小さくすることにより、液晶に同じ大きさの電界を印加するのに電極間に印加する電圧を低減することができる。以上のように、本実施例では、実施例１と同等の明るさを維持しながら、実施例１と比較して駆動電圧を低減することができた。
また、共通電極４を信号電極２のすぐ隣に形成することにより、信号電極２からの電界の大部分が共通電極４で終端するため、共通電極のシールド効果によって信号電極２と画素電極３との容量結合を防止することができ、信号電極の電圧変動による画素電極の電圧変動を抑制することができる。これによって縦方向のクロスト−ク（縦スミア）の発生を抑えることができ、表示品質を向上することができた。
本実施例では、信号電極は640×３本、走査電極は480本、共通電極は240本であり、総画素数は実施例１と同じ約100万個である。このように、本実施例では実施例１と比較して共通電極の数を大幅に消減できたので、断線確率や他の電極との短絡確率を大幅に低減することができ、パネル製造時の歩留まりを向上させることができた。尚、本実施例では共通電極の幹となる配線を縦方向の隣接した２画素で共通としたが、１画素毎に設けても本発明の効果を本質的に変えるものではなく、本発明の範中である。
本実施例の表示装置における駆動波形を図13に示す。走査信号ＶG（ｉ−１）,VG（ｉ）の非選択電圧を１走査期間ごとにＶGLHとＶGLLの間で交互に変化させ、これと同期して共通電極４の電圧ＶCもＶCHとＶCLの間で変化させた。ここで、オフ電圧の振幅値|VGLH−ＶGLL｜と共通電極電圧の振幅値|VCH−ＶCL｜の値を等しくし、画素電極３、走査電極１及び13、共通電極４の相対的な電圧の関係が常に一定となるようにした。共通電極の電圧ＶCを同時に変調したことにより、走査信号の非選択電圧における変調の位相を全ての行で同位相にすることができた。これにより、実施例１では走査側駆動ICの出力は４値必要であったが、本実施例では３値で駆動できるので走査側駆動IC内部の回路規模を低減することができ、走査側駆動ICを小型化することができた。さらに、走査側駆動ICのグランド電圧に変調電圧を印加するか、オフ電圧がスル−で出力されるものを走査側駆動ICに用いれば、２値出力の走査側駆動ICを用いることができ、更に小型化が図れる。
以上、本実施例では、実施例１の効果に加え、更に駆動電圧を低減することができ、縦方向のクロスト−クの発生を抑制することもできた。また、パネルの製造歩留まりを向上することができた。さらに、走査側駆動ICを小型化できるため、表示装置全体の小型化を図ることができた。
尚、本実施例の駆動方法は、実施例１の画素構造においても可能であり、この場合にも走査側駆動ICの小型化を図ることができる。
本実施例では１走査期間ごとに変調電圧を交互に変化させたが、２走査期間以上、または１フレーム期間ごとに変調電圧を交互に変化させても同等の効果を得ることができる。
〔実施例４〕
本実施例の液晶表示装置のおける複数の画素部の構成を図14に、１画素の拡大図を図15に示す。
本実施例では共通電極４を設けず、前行の走査電極13を画素電極３と対向する基準電極として用いた。液晶層の液晶分子の配向は、主に画素電極３と前行の走査電極13から直角方向に伸びた枝電極との間の電界Ｅによって制御される。本実施例では前行の走査電極から枝電極を引き出したが、後行の走査配線から引き出してもよい。補助容量素子16は、画素電極３と前行の走査電極13でゲ−ト絶縁膜９を挟む構造として形成した。前行の走査電極13は信号電極２とは絶縁膜を介して別の層に設けたので、走査電極５と信号電極２の間の距離を約３μｍと狭めることができた。さらに、共通電極を設けないので、これまでの実施例の共通電極配線部の領域を開口部として用いることができた。以上のように光透過状態の制御ができない領域の面積を削減したので、画素を４分割することによって電極間ギャップを狭めたものの、実施例１、実施例３を超える高開口率を確保できた。従って、本実施例では、更に明るさを向上し、駆動電圧を実施例１と比較して低減することができた。また前行の走査電極13の枝電極を信号電極２と隣接して形成したことにより、信号電極２からの電界のほとんどが走査電極13の枝電極で終端するため、実施例３と同様に信号電極２の電圧変動による画素電極３の電圧変動を抑制することができ、縦方向のクロスト−クの発生を抑えることができた。
図16は、本実施例の表示装置の回路構成を示す。共通電極を設けないため、共通電極駆動回路は不要である。このように共通電極配線および共通電極駆動回路を省略できるので、実施例１と比較してパネルの量産性を向上することができた。
図17に本実施例の駆動波形を示す。（ａ）と（ｂ）は走査信号電圧、（ｃ）は信号電圧、（ｄ）は画素電極への印加電圧、（ｅ）は画素電極と走査電極間の差電圧を示す。本実施例では走査信号は実施例３と同じである。走査電極１に印加される走査信号電圧の中の変調電圧と基準電極である前行の走査電極13に印加される走査信号電圧の中の変調電圧が同一波形であるので、共通電極と走査電極の電圧波形の歪の違いによる変調電圧波形の位相ずれがなくなり、液晶印加電圧へ忠実にバイアス電圧を反映させることができる。
また、非選択期間中に印加される最大ゲ−ト電圧をV'とすると、図17に示すようにV'＝ＶONである。本実施例では、液晶印加電圧ＶLCに交流波形を印加するために、TFTのしきい値電圧ＶTHを制御し、ＶTH＞ＶONを満たすようにする。これにより、走査信号の非選択電圧を基準にして負の液晶印加電圧（−ＶON）を画素電極３に充電しても十分保持動作できるようになる。本実施例では、アモルファスシリコン膜厚を薄膜化することによって高電圧側にシフトさせ、ゲ−トしきい値電圧ＶTHを制御した。尚、しきい値電圧ＶTHは、ＶTH＜ＶG＜ＶD＋ＶTHの範囲で、ドレイン電流の平方根
0003564704.tif 000005
をゲ−ト電圧ＶGに対してプロットし、直線近似した時に、その直線とゲ−ト電圧ＶG軸との交点のゲ−ト電圧ＶGと定義している。本実施例では、半導体膜の薄膜化によってゲ−トしきい値電圧を制御したが、ゲ−ト電極材料、ゲ−ト絶縁膜、半導体膜等の材料選択、ド−ピング、バックチャネル制御等によってゲ−トしきい値電圧の制御を行う方法もあり、それらの１つまたは組合せで制御しても良く、ゲ−トしきい値電圧に関する条件を満足していれば、本発明の範囲内である。
以上、本実施例は、実施例１および３の効果に加え、更に明るさを向上し、パネルの量産性を向上することができる効果を有する。
特に、ＶTHがＶONを超えるようにすることで、走査信号の非選択電圧を基準にして負の電圧を充電保持することができ、液晶を交流駆動することが可能になった。したがって、耐用時間が長くなり、また、残像現象が発生しない高画質のアクティブマトリクス型液晶表示装置を得ることができた。
なお、本実施例の画素構成において、実施例１および２の駆動方法を適用することもできる。
〔実施例５〕
本実施例は実施例４と駆動方法が異なる。
図18に本実施例の駆動波形を示す。本実施例では、走査電極に、同一フレ−ム内での非選択電圧は一定であるが、フレ−ム毎に非選択電圧値を変化させ、さらに１行毎の位相差が（１＋１走査期間/1フレ−ム期間）である走査信号電圧を印加した。また、信号電極２には、前行の走査電極13に印加される非選択電圧が２つの非選択電圧ＶGLH,VGLLのうち高い方の電圧ＶGLHの時、負の電圧を液晶に印加する、また、前行の走査電極13に印加される非選択電圧が低い方の電圧ＶGLLである時、負の電圧を液晶に印加するように映像信号電圧ＶDを印加し、選択期間にTFTを介して、画素電極に電圧を印加した。これにより、液晶には交流駆動波形を印加できる。
本実施例においても、図18に示すように、V'＝ＶONとなり、ＶTH＞ＶONと満たすようなTFTのしきい値電圧が必要である。また、実施例４のように、１走査期間毎に非選択電圧を変化させることなく、低消費電力で、かつ、１行毎に極性を反転させることができ、ちらつきを抑えることができた。本実施例では、非選択電圧の高い方の電圧ＶGLHと低い方の電圧ＶGLLの差ＶGLH−ＶGLLをＶON＋ＶOFFと等しくすることで、映像信号電圧の最大振幅ＶPP-PをＶON−ＶOFFとすることができ、実施例４と同等の低電圧化を図ることができた。
以上、本実施例では、実施例４と比較し、走査電極駆動回路の消費電力を低減することができた。
〔実施例６〕
図19は本実施例の液晶表示装置における駆動波形を示す。本実施例の駆動波形は実施例５のそれと基本的には同じであるが、非選択電圧の高い方の電圧ＶGLHと低い方の電圧ＶGLLの差ＶGLH−ＶGLLを（ＶON＋ＶOFF）/2としたところが実施例５と異なる。これにより、図19（ｃ）に示すように、映像信号電圧ＶDの最大振幅ＶDP-Pは（3VON−ＶOFF）/2と高くなるが、TFTのしきい値電圧ＶTHはV'＝ΔV/2＝（ＶON−ＶOFF）/2より大きくなり、負の最大電圧（−ＶON）を液晶に印加できるようになる。これにより、実施例4,5と比較し、低いしきい値電圧のTFTを用いることができ、かつ、非選択電圧が１値の場合の映像信号電圧の最大振幅ＶDP-P＝2VONと比較し（ＶON＋ＶOFF）/2だけ低電圧化することができた。また、本実施例の駆動方式においては、図34に示すように、φLCの角度をより大きくすることにより、ＶON−ＶOFFがより小さくでき、さらに低しきい値電圧のTFTを用いることができ、同時に映像信号電圧の低電圧化が図れる。
以上、本実施例では、実施例4,5と比較し、低しきい値電圧のTFTを用いることができる効果がある。
〔実施例７〕
図20に本実施例の液晶表示装置のおける駆動波形を示す。本実施例では、１行毎にｐ型TFTとｎ型TFTを交互に構成した。これにより、しきい値電圧ＶTHが負電圧のTFTを用いることができる。しきい値電圧ＶTHが負電圧であるためには、ｐ型TFTを有する走査電極の非選択電圧のセンタ−値ＶGL-Pがｎ型TFTを有する走査電極の非選択電圧のセンタ−値ＶGL-Nよりも高電圧であり、かつ、その電位差が、ＶON＋ΔＶSを超えなければならない。ここで、ΔＶSはフィ−ルドスル−電圧の最大値である。これにより、映像信号電圧の最大振幅ＶDP-Pを、ＶON＋ΔＶS＋ΔＶまで低減することが可能である。
以上、本実施例では、実施例４と比較し、しきい値電圧ＶTHが負電圧のTFTを用いることができ、かつ映像信号電圧の低電圧化を図ることができた。
〔実施例８〕
本実施例は、実施例１と画素の構成および駆動方式が異なる。
本実施例では、図21のような画素を構成した。画素の等価回路は図22のようになる。また、図21のＥ−E'断面図を図23に、Ｆ−F'断面図を図24に、Ｇ−G'断面図を図25に示す。画素には、図21に示すように、薄膜トランジスタ素子15aと15bを形成した。図21に示すように、画像に応じた信号電圧を薄膜トランジスタ素子15aのドレイン電極25aに印加し、そのソ−ス電極26aとスル−ホ−ル31を介して画素電極３に接続した。画素電極３との電位差を与える基準電極４の電圧を、次行の走査電極13aからスル−ホ−ル32及び薄膜トランジスタ素子15bのドレイン電極25b、ソ−ス電極26bを介して与えた。また、図25のように、画素電極３と共通電極４とゲ−ト絶縁膜９を用いて補助容量素子16aを形成した。ここで、補助容量素子16aは、信号によるのノイズを吸収することにより、画素電極の電位を低電位に保持するために設けている。この様に、１つの画素内に、２つの薄膜トランジスタ素子が設けられており、図24に示すように、画素電極３と基準電極４の間の電界方向Ｅが、主に基板面に平行または水平方向成分を持つようにした。ここでは、２つの薄膜トランジスタ素子を用いたが、３つ以上の薄膜トランジスタ素子を用いて冗長構成をとってもよい。同様に補助容量素子16aも２つ以上用いても構わない。ここでは、画素電極３と基準電極４間のアライメントがフォトマスクのみで行われるため、液晶層に印加される電界Ｅのバラツキが小さく抑制される。さらに、同一層で両ソ−ス電極を形成するので、画素電極３と基準電極４間の距離ｄのバラツキは、５％以下に押さえることができた。
次に駆動方式を述べる。図27に各電極に印加される電圧の波形を示す。１行毎に、信号が書き込まれる線順次駆動を行なっている。走査電圧波形40:VG（ｉ）は１行分のTFTを選択してオン状態にする選択パルス41:VGON（ｉ）と１行前の基準電極に電位ＶCを与える基準電極パルス51:VC（ｉ）により構成される。ｉ＋１行目の基準電圧パルス52:VGC（ｉ＋１）はｉ行目の走査線の選択パルス41:VGON（ｉ）にほぼ同期して印加する。このため、ｉ行目の走査線の走査電圧波形40に選択パルス41が印加されると、薄膜トランジスタ素子15a,15bがオンし、信号電圧波形61:VD（ｊ）とｉ＋１行目の基準電圧パルス52:VGC（ｉ＋１）がそれぞれの薄膜トランジスタ素子15a,15bを介して信号電極２及び走査電極13aに接続されている補助容量素子16a及び液晶5aに書き込まれる。その行の書き込み期間（1H）が終わると、走査電圧波形40:VG（ｉ）がオフレベル（非選択電圧）まで立ち下がり、薄膜トランジスタ素子15a,15bはオフ状態になり、書き込まれた電圧を保持するが、実際には、走査電圧波形40がオフレベルまで立ち下がる時に、薄膜トランジスタ素子5a,5bの寄生容量によるカップリングノイズによる電圧シフト76,77が起き、その電圧で保持される。ここで、液晶に印加される電圧は、薄膜トランジスタ素子15a,15bの各々のソ−ス電圧71,72の間の電圧78が、印加され、この電圧78によって、その画素の明るさ（透過率）が決まる。
本実施例では、次行の走査電極から基準電極に電位を与えることにより、基準電極に電圧を印加する特別の共通電極を必要としないため、共通電極を形成する工程の削減できた。また、実施例4,5,6と異なり、TFTのしきい値を高電圧にしなくとも良く、しきい値が０付近または０以下のTFTを用いても、液晶を交流駆動することができる。さらに、従来の駆動方法で、薄膜トランジスタ素子をオン状態からオフ状態に切り換える際に、薄膜トランジスタ素子の寄生容量を通して受ける電圧シフト76,77によって発生する液晶印加電圧の直流成分は、本実施例では、２つの薄膜トランジスタ素子で互いにキャンセルするので発生しない。したがって、従来共通電極で補正していた直流成分の補正をすることなく、液晶の交流駆動をすることができることから、フリッカが発生しなかった。同様に、直流成分による残像も確認できず、輝度傾斜も目立たなかった。更に、MIMダイオ−ド等の２端子素子を用いる場合は、素子のしきい値のバラツキによる輝度むらなどの画質不良も同様に２つの素子でキャンセルするので、輝度むらが解消される。
〔実施例９〕
本実施例の構成は下記の要件を除けば、実施例８と同じである。
図28に本実施例の画素平面図を、図29にその等価回路図を示す。基準電極４に電位を与える薄膜トランジスタ素子15bのドレイン電極と次行の走査配線４を容量素子101を介して接続した。また、信号によるノイズを除去する目的で画素電極３と基準電極４の間に接続した容量素子６を二つの容量素子6aと6bの直列接続により構成することにより、実施例８に必要であったスル−ホ−ルをすべて取り除くことができた。これにより微細加工の必要な画素内において、層間絶縁膜におけるバタ−ニングや穴あけといった加工処理が不要となり、絶縁膜加工の不良による異層間のショ−トや接続不良がなく、しかも表示に無関係なスル−ホ−ル領域を低減できることによる開口率の向上による高品質の液晶表示装置を実現できる。
容量結合により基準電極４に電位を与えた場合、図29に示すごとく、その電位は容量素子101と補助容量素子16b,16cの合成容量の比により基準電極４の電位が決定される。画素電極３の電圧をVds、一方、次行の走査電極の電圧をＶGC（ｉ），基準電極４の電圧をＶC（ｉ），補助容量素子16b,16cの容量値をそれぞれC17,C6a及びC6b,これらの合成容量値をC102,容量素子101の容量値をC101とすると画素電極３と基準電極４間の液晶容量は非常に小さいので、
0003564704.tif 000006
液晶に印加される電圧は
0003564704.tif 000007
となる。
従って、容量素子101の容量値C101が合成容量C102よりも十分大きければ，液晶を駆動するに十分な電圧を印加することができるし、２〜３倍であっても、次行の走査電極の電圧振幅が25〜33％大きくなるだけで表示特性には何ら影響を与えることがない。
本実施例によれば、容量結合により対向電極の電圧を与えるので、層間絶縁膜におけるパタ−ニングや穴あけといった加工処理が不要となり、表示に無関係な領域を低減できることによる開口率の向上と、絶縁膜加工の不良による欠陥の少ない高品質の液晶表示装置を実現できる。
〔実施例10〕
本実施例の構成は下記の要件を除けば、実施例８と同じである。
駆動波形を図30に示す。画素構成及び等価回路は図21及び図22と同一であるが、走査電圧波形40:VG（ｉ＋１）の内、基準電圧パルス5:VGC（ｉ＋１）を１行毎にＶCCを中心として極性反転をした点が特徴である。液晶電圧は信号電圧61と基準電圧パルス52の差電圧であるから、選択行の次行の走査電圧波形の基準電圧パルス52を行毎に極性反転することにより、液晶の行毎反転駆動による低電圧駆動を実現できる。基準電圧51、52の電圧振幅を適当に選ぶとともに、信号電圧と対向電圧の中心値をほぼ等しくすることにより、信号電圧の振幅を最小化することができる。
本実施例では、このように駆動条件を選択することにより、信号側駆動回路の低電圧化と行毎極性反転によるフリッカ低減が実現できる。
〔実施例11〕
本実施例の構成は下記の要件を除けば、実施例10と同じである。
図31に本実施例の２行２列分の画素平面図を、図32に等価回路図を、図33にその駆動波形を示す。表示装置全体はこの画素配置を繰り返すことにより構成する。画素の基本構成は図21の第１実施例と同様であるが、基準電極４の電位を与える走査電極との接続を、１列毎に上下の走査電極１および13aに接続するとともに、駆動方式としては、実施例10の低電圧駆動を基本に、走査電極選択時に上下の走査電極に実施例10において１行毎に極性反転して加えていた２種類の基準電圧を１列毎に印加する点が特徴である。
本実施例によれば、液晶への書き込み極性を列毎に反転させることが可能で、横スミアをゲ−ト配線上でクロスト−ク電流を逆極性の信号電圧を書き込むことによりキャンセルすることで横スミアを更に防止することができると同時に、信号電圧の低電圧化を実現できる。さらに、１行毎に極性反転することにより、縦方向のスミアも同時に防止することが可能で、高画質低電圧駆動を実現できる。
以上、透過型の液晶表示装置についての実施例を用いて本発明の説明を行ったが、本発明は反射型の液晶表示装置に対しても有効である。薄膜トランジスタについても、その構造（正スタガ構造、逆スタガ構造、コプレ−ナ構造等）および材質は上記実施例に限定はしない。
周辺回路（信号電極駆動回路、走査電極駆動回路、共通電極駆動回路）の一部または全部を、表示パネルを構成する基板７の表面にICチップの状態で直接に接着してもよい。また、周辺回路の一部または全部を、基板７の表面にポリシリコンTFTなどを用いて一体的に形成してもよい。これらにより、周辺回路を表示パネルに外付けで形成する場合よりも表示装置全体を小型化できる効果がある。
本発明の液晶表示装置を情報処装置、記憶装置、入力装置、出力装置、通信装置などと組合せ、各種OA用機器、携帯用機器を構成することができる。
本発明によれば、基板界面方向の電界により液晶をスイッチングする方式を走査電極の電圧を変調して低電圧化し、低駆動電圧化、高画素開口率化を両立する。これにより、低消費電力かつ明るく視認性のよい薄膜トランジスタ型液晶表示装置を提供することができる。同時に走査電極の電圧を変調し低電圧化する駆動方式の問題となっていたクロスト−ク（横スミア）の発生も抑えられ、高画質の薄膜トランジスタ型液晶表示装置を提供することができる。更に、薄膜トランジスタ素子のしきい値電圧のコントロ−ルまたはｎ型薄膜トランジスタ素子とｐ型薄膜トランジスタ素子を両方構成することにより走査電極を基準電極とすることができ、かつ低駆動電圧化することができる。また、２つの薄膜トランジスタ素子を１画素に利用することにより、走査電極から基準電位を供給することができ、かつ低駆動電圧化および高画質化することができる。
【図１】
0003564704.tif 000008
【図４】
0003564704.tif 000009
【図２９】
0003564704.tif 000010
【図２】
0003564704.tif 000011
【図５】
0003564704.tif 000012
【図３】
0003564704.tif 000013
【図１０】
0003564704.tif 000014
【図６】
0003564704.tif 000015
【図２３】
0003564704.tif 000016
【図７】
0003564704.tif 000017
【図８】
0003564704.tif 000018
【図９】
0003564704.tif 000019
【図１１】
0003564704.tif 000020
【図１２】
0003564704.tif 000021
【図２４】
0003564704.tif 000022
【図１３】
0003564704.tif 000023
【図１４】
0003564704.tif 000024
【図２２】
0003564704.tif 000025
【図１５】
0003564704.tif 000026
【図２８】
0003564704.tif 000027
【図３２】
0003564704.tif 000028
【図１６】
0003564704.tif 000029
【図１７】
0003564704.tif 000030
【図１８】
0003564704.tif 000031
【図１９】
0003564704.tif 000032
【図２０】
0003564704.tif 000033
【図２１】
0003564704.tif 000034
【図２５】
0003564704.tif 000035
【図２６】
0003564704.tif 000036
【図３３】
0003564704.tif 000037
【図２７】
0003564704.tif 000038
【図３０】
0003564704.tif 000039
【図３１】
0003564704.tif 000040
【図３４】
0003564704.tif 000041