(57)【特許請求の範囲】
【請求項１】
少なくとも電子回路が一主面に形成された半導体基板と、
上記半導体基板に一体に形成された可撓性薄膜と、
上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、
上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品と、
を具備することを特徴とする半導体装置。
【請求項２】
上記可撓性薄膜の電極が形成された領域に、上記半導体基板よりも薄膜化された島状の半導体領域を一体形成することを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記可撓性薄膜に、上記基板よりも薄膜化された島状の半導体領域を一体形成し、該島状の半導体領域に電子回路を形成し、該電子回路を上記半導体基板に形成された電子回路及び上記電極に、該可撓性薄膜中に形成された配線によって電気的に接続することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
請求項２又は３に記載の半導体装置の、製造方法において、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に電子回路と各種のマイクロデバイスとを高密度に実装した半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年のマイクロマシン技術の進展に伴い、加速度や角速度などの物理量センサやマイクロアクチュエータ等の機械デバイスが、超大規模集積回路（ＶＬＳＩ；Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）に代表されるマイクロエレクトロニクスデバイスと同等程度まで微小化されるようになってきた。
【０００３】
これに伴い、微小な機械デバイスとＶＬＳＩとを高密度に実装することで、例えば内視鏡の高機能化を図る試みが盛んになされている。このような実装技術にはフレキシブル基板を用いるか、或いはＣＯＢ（Ｃｈｉｐ  ｏｎ  Ｂｏａｒｄ）  技術等の一般的な電子回路の実装技術と同様の技術が適用されてきた。
【０００４】
また、狭所に機械デバイスをマウントした電子デバイスを配置する技術としては、例えば特開平７−８６５５１号公報に開示された技術が知られている。即ち、同技術では、薄膜化された電子回路を一体に形成した可撓性薄膜の電極に複数の圧力センサをマウントしている。この技術では、モジュール全体が可撓性を有しているので、複雑な形状の装置に組み付ける上で有効である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記フレキシブル基板やＣＯＢ技術等の一般的な電子回路の実装技術では、ＶＬＳＩのような電子デバイスと、マイクロセンサやマイクロアクチュエータ等の微小機械デバイスを相互に接続する為の基盤が別個に必要となり、デバイスのハンドリングの問題や基盤への実装に必要なスペースの問題から微小化や薄膜化には限界があり、実装されたデバイスユニット全体の微小化を阻害している。この為、このようなデバイスユニットを、例えば極細径の内視鏡の先端部に組み込むことは困難で、より高密度の機械デバイスと電子デバイスの実装技術の開発が望まれている。
【０００６】
また、上記特開平７−８６５５１号公報に開示された技術では、モジュール全体の剛性及び機械強度が極めて低いので、例えば内視鏡の外周部などの高い強度を有する装置表面に実装する場合には有効であるが、狭い管空内にモジュールを配置する場合には、高剛性の基盤にモジュールを固定した上で組み付ける必要があり、組立工数が増大すると共に、モジュール全体のサイズが大きくなってしまう。加えて、この技術では、薄膜化された電子デバイスの製法上の制限から、特にアナログ処理に適したバイポーラデバイスに適用した場合に電子回路の製造プロセスが著しく煩雑になるといった問題もある。
【０００７】
本発明は、上記問題に鑑みてなされたもので、その目的とするとことは、狭い管空内に組み付け可能な、電子回路と微小化された機械デバイスが高密度に実装された半導体装置及び半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、少なくとも電子回路が一主面に形成された半導体基板と、上記半導体基板に一体に形成された可撓性薄膜と、上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品とを具備することを特徴とする。
【０００９】
そして、半導体装置の製造方法は、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする。
【００１０】
即ち、本発明の半導体装置では、少なくとも電子回路を一主面に形成した半導体基板に可撓性薄膜が一体に形成され、上記可撓性薄膜上に上記電子回路と電気的に接続された電極が形成され、上記半導体基板とは別体の部品が上記電極に電気的に接続され上記半導体基板の他の主面に配設される。
【００１１】
そして、半導体装置の製造方法では、一導電型の半導体基板の一主面に島状の逆導電型の拡散層が形成され、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングすることで、上記半導体基板よりも薄膜化された島状の半導体領域が一体形成される。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
先ず図１には本発明の実施の形態に係る半導体装置について、例えば機械デバイスなどの別体の部品をマウントする前の構成を示し説明する。
【００１３】
同図に於いて、厚さ５００μｍで面方位＜１００＞のＰ型低濃度シリコン基板１の表面にはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）の電子回路２と外部リードの為の電極３が形成されており、該Ｐ型低濃度シリコン基板１の一辺からポリイミドの薄膜からなる第１ポート４及び第２ポート５が延在している。
【００１４】
上記第１ポート４は、ポリイミド膜６と、該ポリイミド膜６の表面側に形成された電極７、裏面側に一体形成された薄膜の単結晶シリコン８，９で構成されている。上記第２ポート５は、ポリイミド膜１０と、該ポリイミド膜１０の表面に形成された電極１１、裏面側に一体形成された薄膜の単結晶シリコン１２で構成されている。また、上記薄膜の単結晶シリコン８上にはＣＭＯＳの電子回路１３が形成されおり、シリコン基板１の表面には、ここでは不図示のポリイミド膜（図２の符号１４に相当）が形成されている。
【００１５】
尚、この実施の形態では、上記薄膜の単結晶シリコン８，１２の厚さを約１５μｍとし、ポリイミド膜６，１０，１４の厚さを約１０μｍとしている。また、電極３，７及び１１の表面は半田メッキ処理が施されている。但し、これらに限定されないことは勿論である。
【００１６】
ここで、図２及び図３には、図１におけるＡＡ´及びＢＢ´の断面図をそれぞれ示し説明する。上記ポリイミド膜６，１０，１４は上層と下層の２層膜となっており、上層と下層の間にはＡｌ配線パターン１５が形成されている。この配線パターン１５は所定の部位でポリイミド膜１０，１４の下層膜に開口されたコンタクト孔１６を介して電子回路２，１３に接続されている。更に、配線パターン１５は、ポリイミド膜６，１０の上層膜に開口されたコンタクト孔１７を介して電極７，１１に接続されている。
【００１７】
さらに、図４は他のマイクロデバイスを実装するために第１ポート４及び第２ポート５を変形させた状態を示している。
同図に於いて、ポリイミド膜６，１０は、薄膜の単結晶シリコン８，９，１２が形成されていない領域において図示されたような形状に変形される。尚、ポリイミド膜６，１０は薄いので、図示されたような大きな曲率で湾曲されてもポリイミド膜自体や内部の配線パターン１５が破断することはない。
【００１８】
そして、図５は第１ポート４に第１の微小機械デバイス１８を、第２ポート５に第２の微小機械デバイス１９をそれぞれマウントした状態を示している。
同図に於いて、各ポートにマウントされた微小機械デバイス１８，１９は、半導体製造技術を応用して製作されるものであり、例えば微小光スキャナ、微小角速度センサ、微小アクチュエータなどが採用される。上記微小機械デバイス１８の電気的接続の為の不図示の電極は、第１ポート４の電極７に半田付けされている。さらに、微小機械デバイス１９の電気的接続の為の不図示の電極は、第２ポート５の電極１１に半田付けされている。また、上記微小機械デバイス１８，１９はシリコン基板１の裏面に接着により固定されている。
【００１９】
第１ポート４と第２ポート５の電極７，１１が形成された領域の裏面には、薄膜の単結晶シリコン９，１２が形成されていることから該領域は部分的に剛性が高くなっている。よって、機械デバイスの電極部分に、第１ポート４若しくは第２ポート５の電極７，１１を、例えば半田付け等の方法で接合する際に、押し当てて更に加熱する等の操作を行う上でのハンドリングは容易となる。
【００２０】
上記微小機械デバイス１９は、第２ポート内の配線パターン１５を介してシリコン基板１の表面に形成された電子回路２に接続されており、この電子回路２から駆動電力の供給を受け、更に駆動信号や計測出力信号などの送受信を行う。これは、第１ポート４に接続された微小機械デバイス１８についても同様であるが、微小機械デバイス１８とシリコン基板上の電子回路２の間には薄膜の単結晶シリコン８に形成された電子回路１３が介在する。
【００２１】
この電子回路１３には信号増幅等を行うアナログ回路が形成されている。該アナログ回路は、シリコン基板１上の電子回路２とは分離され、機械デバイス１８に近接して配置される。よって、特に機械デバイス１８が高精度のアナログ信号処理を必要とするセンサ等の場合、電子回路２のデジタル回路等から発生するノイズの影響を受けにくいことから、信号処理を高精度化することができる。
【００２２】
尚、上記電子回路２には、機械デバイス１８及び１９を駆動・制御するための回路が設けられており、例えば各々の機械デバイスを時分割制御する等の方法によって、複数の機械デバイスが配置された場合においても、外部コントローラとの接続に必要な配線数を削減し、結果として外部リード電極３の数を少なくすることができることは勿論である。
【００２３】
このように、本実施の形態に係る半導体装置では、複数の微小機械デバイスと駆動・制御のための電子回路を接続するための接続部（ポート）が可撓性を備え、且つ電子回路を形成したシリコン基板に一体で形成されていることから、微小機械デバイスに接続するための接続部（ポート）と電子回路を接続する、一般的なワイヤボンディングや半田ボール等の手法が適用されるために必要とされる領域が不要となるといった利点がある。
【００２４】
また、シリコン基板の裏面に微小機械デバイスを配置することによって電子回路と複数の微小機械デバイスを電気的に相互接続する為の別体の基盤が不要であることから、従来の方法と比較して大幅な小型化が可能である。
【００２５】
このような半導体装置を用いた実装法は、狭所に複数の電子デバイスや機械デバイスを配置する場合に有効である。加えて、機械デバイスがシリコン基板の裏面に配置されていることによって、電子回路が形成されているシリコン基板の表面に配置される場合と異なり、機械デバイスを電気的に接続する電極パッド等の領域のために実質的な回路面積が小さくなったり、機械デバイスの固定に伴うシリコン基板のストレスに起因した回路特性の変動が起こることはない。
【００２６】
更に、薄膜化された電子回路（図１の符号１３に相当）以外の電子回路（図１の符号２に相当）では通常の薄膜化のための電気化学エッチングに必要な特別な構造（後述する図８の符号１０２に相当）を必要としないことから、バイポーラデバイスも含めた各種の半導体デバイスが、大幅な製造プロセスの追加を必要とせずに実現することができる。
【００２７】
次に図６乃至図９を参照して、本実施の形態の半導体装置の製造方法について説明する。
先ず、図６（ａ），（ｂ）に示されるように、厚さ５００μｍの低濃度Ｐ型シリコン基板１０１にはＣＭＯＳ電子回路２及び１３が形成される。また、図１における薄膜の単結晶シリコン８，９，１２に該当する領域には低濃度で深いＮ型拡散層１０２が形成される。ここで、薄膜の単結晶シリコン８に該当する領域では、電子回路１３を覆うようにＮ型拡散層１０２が形成される。
【００２８】
尚、図を簡略化するために、ここでは電子回路部分の詳細な図示は省略しているが、通常のＣＭＯＳ集積回路と同様に、表面にはシリコン酸化膜の層間絶縁膜と多層のＡｌ配線が形成されている。
【００２９】
次に図６（ｃ），（ｄ）に示されるように、基板表面に下層ポリイミド膜１０３、Ａｌ配線パターン１５、上層ポリイミド膜１０４が形成される。ここで、下層ポリイミド膜１０３と上層ポリイミド膜１０４とを合わせて、図１乃至図３におけるポリイミド膜６，１０，１４が構成される。また、Ａｌ配線パターン１５は、上層ポリイミド膜１０３と下層ポリイミド膜１０４の所定部位に形成されたコンタクト孔１６及び１７を介して、電子回路２，１３及び電極７，１１と相互に接続される。また、特に図示していないが、電極３についても同様にＡｌ配線パターン１５によって電子回路２と電気的に接続される。
【００３０】
次に図７，図８（ａ），（ｂ）に示されるように、シリコン基板１０１の裏面にはシリコン窒化膜のパターン１０５，１０６が形成される。ここで、シリコン窒化膜１０５は図１におけるシリコン基板１に該当する領域に、シリコン窒化膜１０６は図１の半導体装置の外周に対応する領域に形成される。
【００３１】
次いでシリコン基板１０１の表面側を保護した状態で、深いＮ型拡散層１０２に正の電圧を印加した状態でアルカリ性溶液中でシリコン基板１０１が裏面側からエッチングされる。このエッチングによって、シリコン窒化膜１０５及び１０６が形成されていない領域でエッチングが進行し、深いＮ型拡散層１０２が形成されていない領域ではシリコン基板１の表面の不図示のシリコン酸化膜までエッチングが進行するが、深いＮ型拡散層１０２が形成されている領域ではこの拡散層と基板との接合部近傍で停止する。厳密には、このＰＮ接合の空乏層の基板側の端部近傍で停止する。
【００３２】
従って、この電気化学エッチングによって深いＮ型拡散層１０２を選択的に残存させることができる。この方法では、残存させる単結晶シリコンの厚さは拡散層の接合深さとＰＮ接合のバイアス印加時の電位分布によって規定されるが、これは通常の半導体製造技術を用いることで高精度に制御することができる。従って、通常のＣＭＯＳ回路製作工程に深いＮ型拡散層１０２を形成する工程を付加するだけで非常に薄い薄膜の単結晶シリコン８，９，１２が形成できる。
【００３３】
このようにして図８（ｃ），（ｄ）に示される形状が得られる。この後で、シリコンが除去された領域で露出した不図示のシリコン酸化膜を裏面からの反応性イオンエッチングによって選択的に除去し、この領域で下層ポリイミド膜１０３を露出させる。この後、図９（上面図）の破線１０７の形状にエキシマレーザーアブレーションで切り出して、図１に示した半導体装置を得る。
【００３４】
このように、本実施の形態の半導体装置の製造方法では、切り出しを除く全ての加工工程で半導体製造に用いるフォトリソグラフィ技術を適用できるので、非常に微細な半導体装置が得られるといった利点がある。また、電子回路１３が形成された薄膜の単結晶シリコン８や電極領域７，１１の剛性を高めるための薄膜の単結晶シリコン９，１２が電気化学エッチングによって形成されるので、非常に薄い単結晶シリコンを容易に且つ高精度に製作することができる。
【００３５】
以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、その主旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。例えば、上記実施の形態の半導体装置の製造方法の記載に際しては、１つの半導体装置についてのみ図示したが、実際には１枚のシリコンウェハから多数の半導体装置を製作できることは勿論である。
【００３６】
尚、本発明の半導体装置及び半導体装置の製造方法の要旨をまとめると以下の通りである。
（１）少なくとも電子回路を一主面に形成した半導体基板と、
上記半導体基板に一体に形成された可撓性薄膜と、
上記可撓性薄膜上に形成され、上記電子回路と電気的に接続された電極と、
上記電極に電気的に接続され、上記半導体基板の他の主面に配設された上記半導体基板とは別体の部品と、
を具備することを特徴とする。
【００３７】
この態様では、電子回路を形成した半導体基板の裏面に例えば機械デバイスなどの他の部品がマウントされており、この部品と電子回路との接続が半導体基板に一体に形成された可撓性薄膜中に配置された配線によって成されている。これによって電子回路と他の部品を個別に配置するための基板が不要であることと、電子回路と他の部品を電気的に接続するための配線が、電子デバイスに一体に形成できることから、電子回路における配線の接続に必要な領域は大幅に縮小されることによって、実装されたモジュール全体が小型化できる。
（２）上記可撓性薄膜の電極が形成された領域に、上記半導体基板よりも薄膜化された島状の半導体領域を一体形成することを特徴とする（１）に記載の半導体装置。
【００３８】
この態様では、内部配線が形成された可撓性薄膜の、例えば機械デバイス等の他の部品が電気的に接続される電極領域において、薄膜化された島状の半導体領域が一体に形成されているので、この部分の剛性が増し、可撓性薄膜の電極領域と他の部品の電極を接続するた際の作業性が大幅に向上する。
（３）上記可撓性薄膜に、上記基板よりも薄膜化された島状の半導体領域を一体形成し、該島状の半導体領域に電子回路を形成し、該電子回路を上記半導体基板に形成された電子回路及び上記電極に、該可撓性薄膜中に形成された配線により電気的に接続することを特徴とする上記（１）又は（２）に記載の半導体装置。
【００３９】
この態様では、半導体装置と例えば機械デバイス等の他の部品を電気的に接続する電極が形成された可撓性薄膜に、この薄膜に一体化された薄膜化された電子回路を配置することができる。この薄膜化された電子回路は、薄膜化されていることと、可撓性薄膜に一体に形成されているので半導体装置の基板に形成された電子回路との電気的な接続に必要な領域が大幅に縮小できることから、モジュール全体に必要な大きさをほとんど増大させることない。さらに、この薄膜化された電子回路は、機械デバイスの極めて近接して配置することが可能であるので、この部分で機械デバイスの出力信号の処理を行うことによって半導体基板状に形成された電子回路と、高精度のアナログ信号の伝達が可能となる。
（４）上記（２）又は（３）に記載の半導体装置の、製造方法において、上記半導体基板よりも薄膜化された島状の半導体領域の形成は、一導電型の半導体基板の一主面に島状の逆導電型の拡散層を形成する工程と、該拡散層にバイアスを印加した状態でアルカリ性の溶液で該半導体基板の他の主面からエッチングする工程を含むことを特徴とする半導体装置の製造方法。
【００４０】
この態様では、薄膜化された島状の半導体領域を、基板と逆導電型の拡散層に対してバイアスが印加された状態でアルカリ性溶液を用いて基板をエッチングすることによって、拡散層及びそこから延在した空乏層の領域を選択的に島状に残存させることができる。この方法は、シリコン基板のエッチング自体は内部に配線が形成された可撓性薄膜を形成するための工程と兼ねることができることから、付加的な工程を必要とせずに薄膜化された島状の半導体領域を高精度に形成することが可能になる。
【００４１】
【発明の効果】
以上詳述したように、本発明によれば、狭い管空内に組み付け可能な、電子回路と微小化された機械デバイスが高密度に実装された半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の構成を示す図である。
【図２】図１におけるＡＡ´の断面図である。
【図３】図１におけるＢＢ´の断面図である。
【図４】実施の形態に係る半導体装置に他のマイクロデバイスを実装するために第１ポート４及び第２ポート５を変形させた状態を示す図である。
【図５】第１ポート４に第１の微小機械デバイス１８を、第２ポート５に第２の微小機械デバイス１９をそれぞれマウントした状態を示す図である。
【図６】実施の形態の半導体装置の製造方法について説明するための図である。
【図７】実施の形態の半導体装置の製造方法について説明するための図である。
【図８】実施の形態の半導体装置の製造方法について説明するための図である。
【図９】実施の形態の半導体装置の製造方法について説明するための図である。
【符号の説明】
１…Ｐ型低濃度シリコン基板
２，１３…電子回路
３，７，１１…電極
４…第１ポート
５…第２ポート
６，１０…ポリイミド薄膜
８，９，１２…単結晶シリコン
【図１】
0003563880.tif 000002
【図２】
0003563880.tif 000003
【図３】
0003563880.tif 000004
【図４】
0003563880.tif 000005
【図５】
0003563880.tif 000006
【図６】
0003563880.tif 000007
【図７】
0003563880.tif 000008
【図８】
0003563880.tif 000009
【図９】
0003563880.tif 000010