(57)【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子にボンディングワイヤを介して電気的に接続された、Cu/Cu2O複合合金を主構成材料とするリードと、
前記半導体素子の前記ボンディングワイヤが接続された領域と、前記ボンディングワイヤと、前記リードの前記ボンディングワイヤが接続された領域に存在する樹脂とを備えた半導体装置。
【請求項２】
半導体素子と、
前記半導体素子にボンディングワイヤを介して電気的に接続された、Cu/Cu2O複合合金を主構成材料とするリードと、
前記半導体素子の前記ボンディングワイヤが接続された面とは反対側の面を支持する、前記Cu/Cu2O複合合金を主構成材料とするタブと、
前記半導体素子の前記ボンディングワイヤが接続された領域と、前記ボンディングワイヤと、前記リードの前記ボンディングワイヤが接続された領域に存在する樹脂とを備えた半導体装置。
【請求項３】
請求項１または２において、前記Cu/Cu2O複合合金のCu2O含有量が20〜80Vol.%である半導体装置。
【請求項４】
シリコンチップと、
前記シリコンチップにボンディングワイヤを介して電気的に接続されたリードと、
前記半導体素子の前記ボンディングワイヤが接続された面とは反対側の面を支持するタブと、
前記半導体素子の前記ボンディングワイヤが接続された領域と、前記ボンディングワイヤと、前記リードの前記ボンディングワイヤが接続された領域に存在する樹脂とを備えた半導体装置であって、
前記リードおよび前記タブの主構成材料は、前記Cu/Cu2O複合合金を有し、熱伝導率が280〜41Ｗ/（ｍＫ）、線膨張係数が13.8〜5.5×10‐6/℃である半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，リードフレームを用いた樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】
従来、樹脂封止型半導体装置用のリードフレームには、42Ni-Fe合金や銅合金が用いられる。
【０００３】
例えば、ASIC(Application Specific Integrated Circuit)やマイコンなどのQFP(Quad Flat Package)では発熱量が大きいため，銅合金のリードフレームが用いられ、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)などの発熱量も寸法も大きいメモリ素子を搭載するTSOP  (Thin Small Outline Package)では，42Ni-Fe合金が用いられている。また，電力用のICを搭載するQFN(Quad Flat Nonleaded Package)，SOP，QFPでは，一般的に銅合金のリードフレームが用いられている。
【０００４】
【発明が解決しようとする課題】
樹脂封止型半導体装置の部材の線膨張係数は，フレーム材として用いられる銅合金が17×10~6/℃，42Ni-Fe合金が4×10~6〜5×10~6/℃，半導体素子であるシリコンが3×10~6/℃，封止樹脂が12〜25×10~6/℃と互いに大きく異なっており，樹脂封止工程後の冷却過程や，信頼性試験のための温度サイクル試験などでは，半導体装置内部に熱応力が発生する。温度サイクル試験では，この熱応力が繰り返し負荷されるため，ダイパッドやリードフレームの端部から樹脂に疲労き裂が発生したり，ボンディングワイヤが疲労により断線することがある。また，基板実装後の温度サイクル試験や電子機器内でのオン・オフの繰り返しでは，半導体装置と実装基板の線膨張係数差によって，リードのはんだ接続部にも疲労破壊が生じることがある。
【０００５】
フレーム材と半導体素子との線膨張係数差は，銅合金よりも42Ni-Fe合金の方が小さく，発生する熱応力も小さい。したがって半導体装置の高放熱化のために，リードフレーム材を銅合金に変更しただけでは熱応力が増大し，先に述べたような疲労破壊が生じる可能性が大きくなるため，近年消費電力が増加してきたメモリ用のTSOPでは，チップサイズが非常に大きいため放熱性を多少犠牲にして従来通りの42Ni-Fe合金が使用されている。また，比較的チップサイズや発熱量の大きいマイコンやASICを搭載する多ピン系のQFPでは，自己インダクタンスが小さく高周波動作に向き，放熱性の高い，銅合金系のリードフレームが使用されてきた。しかしながら，素子とリードフレームの接着に，小さいチップで用いられている熱伝導率の大きいはんだを使用するとはんだの疲労発生し接着が劣化するため，ヤング率低いエポキシ系の接着材（銀ペーストなど）しか使用していなかった。
【０００６】
最近の小型携帯機器では，Chip Scale Package（CSP）と呼ばれる構造のマトリクス状に配列したはんだバンプで電気接続をとる小型の半導体装置が増えている。CSPは，半導体装置に占める素子の体積比率が大きく，見かけの線膨張係数が素子側に近い。このため，CSPが多数搭載される小型携帯機器の実装基板では，線膨張係数を従来の15〜16×10~6/℃から約半分の8×10~6/℃程度に小さした低熱膨張基板の使用が一般化している。しかしながら，低膨張基板に混載される銅合金を用いた従来のリードフレームを用いた樹脂封止型の半導体装置では，逆に基板との線膨張係数差が増すため，はんだ接続部の寿命低下や樹脂クラックが生じる懸念がある。
【０００７】
本発明の目的は，上記の問題点のうち少なくとも一つを解決し、強度信頼性を確保しつつ，放熱性も高い樹脂封止型半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の目的は、例えば、樹脂封止型半導体装置を以下のように構成することで解決される。すなわち，リード（リードフレーム）材として従来より使用されてきた銅合金並の高い熱伝導率を持ちながら，銅合金に比べて小さい線膨張係数を持つように焼結されたCu2OとCuの複合合金を主構成材料（リードを構成する材料の中で最も含有量の多い材料）とした材料を用いる。Cu/Cu2O複合合金の物性を調査した範囲は，Cu2Oの配合比率で20〜80vol.％で，このとき熱伝導率は280〜41W/(mK)，線膨張係数は13.8〜5.5×10~6/℃であった。たとえば，高放熱化のために半導体で用いられている銅合金に匹敵する熱伝導率150W/(mK)以上が必要な場合は，Cu2Oの配合比を20〜46％にすれば良い。このとき，Cu/Cu2O複合合金の線膨張係数は13.8〜10.5×10~6/℃程度となり，銅合金の線膨張係数17×10~6/℃に比べチップの線膨張係数3×10~6/℃に近くなる。しかしながら，応力緩和のために42alloy並の線膨張係数4〜5×10~6/℃が必要な場合は，Cu/Cu2O複合合金のCu2Oの配合比を80％にすれば，線膨張係数で5.5×10~6/℃，熱伝導率で41W/(mK)が得られる。これは，42alloyの熱伝導率15W/(mK)に比べ，2.7倍も大きい。このように，目的によって配合比率を自由に調整すればよい。
【０００９】
【発明の実施の形態】
本発明の第一実施例の半導体装置の断面図を図１に示す。半導体素子１はCu/Cu2O複合合金からなるリードフレームのタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリードフレームのリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。リード６は，封止樹脂下面に露出し，この露出部が実装基板９のフットプリント８にはんだ７で電気的に接続される。タブ３とリード６はCu/Cu2O複合合金からなるもとは均一な厚さのリードフレームの部位であるが，タブ３の裏面をエッチングなどでリード６より薄く加工されている。実装基板は複数層の配線が設けられ，表面配線と内層あるいは裏面配線はスルーホール１０によって電気的に接続されていることがある。本構造は，低熱膨張な基板に実装した場合，タブ裏面の樹脂クラック防止に効果的である。Cu/Cu2O複合合金のCu2Oの配合比率による物性値を図９に示す。リードフレーム材としては，放熱性を重視する場合は，Cu/Cu2O複合合金の配合比率を，従来の銅合金リードフレームの150W/(mK)以上の熱伝導率が得られる，Cu2Oの配合比率で20〜46vol.％の範囲が望ましい。図１では，半導体素子１がタブ３より大きいが，逆に半導体素子１がタブ３より小さくても良い。
【００１０】
第二実施例の半導体装置の断面図を図２に示す。半導体素子１はCu/Cu2O複合合金からなるリードフレームのタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリードフレームのリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。リード６は，実装基板９のフットプリント８にはんだ７で電気的に接続される。タブ３とリード６はCu/Cu2O複合合金からなる均一な厚さの一枚のリードフレームであり，タブ３の裏面は，リード６同様に封止樹脂下面に露出している。このタブ裏面を実装基板９にはんだ付けすることにより，高放熱化を図ることができる。タブ裏面がはんだ付けされる配線にはサーマルビア１１が設けられ，内層の面状配線へ放熱を促進する。図２のように半導体装置が実装基板に強固に固定される場合，温度サイクルによって生じる熱応力をリードの変形によって吸収することが困難である。したがって，第一実施例と同様に，特に低熱膨張な実装基板を用いる場合，本構造のリードフレームにCu/Cu2O複合合金を用いることは低応力化に効果的である。
【００１１】
第三実施例の半導体装置の断面図を図３に示す。半導体素子１はCu/Cu2O複合合金からなるリードフレームのタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリードフレームのリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。リード６は，半導体装置の側面から樹脂外部に引き出され，外部リードが実装基板９のフットプリント８にはんだ７で電気的に接続される。第二実施例の半導体装置の従来例は，銅合金をリードフレームに用いたQuad Flat Package (QFP)やSmall Outline Package (SOP)などがある。外形が28mm角の大型のQFPには，ASICやマイコンなど素子面積も比較的大きいものが搭載される。この場合，ぺ付け材２には，剛性の大きいはんだを用いることができず，放熱性を犠牲にして柔らかいエポキシ系の銀ペーストを用いている。しかしながら，本発明のCu/Cu2O複合合金からなるリードフレーム材を用いれば，熱伝導の良いはんだによるぺ付けも可能となり，半導体装置の更なる高放熱化が可能となる。
【００１２】
第四実施例の半導体装置の別の断面図を図４に示す。半導体素子１はCu/Cu2O複合合金からなるリードフレームのタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリードフレームのリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。電気信号の受け渡しを行うリード６は，タブ３と電気的に絶縁されているが，図４では，タブ３と連続した放熱リード１２が設けられている。電力用のICでは，ASICやマイコンなどのように多数の信号ピンを必要としないため，QFPやSOPに放熱リード１２を設けたQFP with Heatsink (HQFP)やSOP with Heatsink (HSOP)が多用されている。この放熱リード１２を実装基板にはんだ付けすることにより，さらなる高放熱化を図ることができる。この放熱リード１２は信号用リードと同じ幅の場合もあるが，放熱を優先するために幅広く形成されることがある。後者の場合，放熱リードは強固に基板にはんだ実装されるため，熱変形を放熱リードが吸収することが難しく，はんだ接続部が破壊されることがある。しかしながら，本構造のリードフレームにCu/Cu2O複合合金を用いることによりはんだ接続部の破壊を防止することができる。
【００１３】
第五実施例の半導体装置の別の断面図を図５に示す。半導体素子１はCu/Cu2O複合合金からなるタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。タブ３とリード６はCu/Cu2O複合合金からなる均一な厚さの一枚のリードフレームであり，タブ３の裏面は，封止樹脂下面に露出している。本構成は，第二実施例で述べたようと同様の効果がある。
【００１４】
第六実施例の半導体装置の断面図を図６に示す。半導体素子１はCu/Cu2O複合合金からなるリードフレームのタブ３にぺ付け材２で接着され，ボンディングワイヤ４でCu/Cu2O複合合金からなるリードフレームのリード６との電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。タブ３とリード６はCu/Cu2O複合合金からなる少なくとも２種類の異なる厚さからなる一枚の異形条リードフレームの部位であり，タブ３がリード６に比べ厚く形成され，タブ裏面が封止樹脂下面に露出している。このタブ裏面を実装基板にはんだ付けすることにより，高放熱化を図ることができる。本構成は，第二実施例で述べたようと同様の効果がある。
【００１５】
第七実施例の半導体装置の断面図を図７に示す。半導体素子１の回路形成面に絶縁フィルム１４を介して，Cu/Cu2O複合合金からなるリードフレームのリード６が接着され，ボンディングワイヤ４でリード６と半導体素子１の電気接続が行われている。半導体素子１と電気接続部は樹脂５で封止されている。リード６は，半導体装置の側面から樹脂外部に引き出されている。第七実施例の半導体装置の構成は，メモリ素子に多く用いられるLead on Chip (LOC)構造であり，樹脂外形に近い大きな素子を搭載することができる。メモリ素子の消費電力は増加する傾向にあるため，リードフレーム材として従来用いられている42Ni-Fe合金の代わりに銅合金を用いることも検討されている。しかしながら，熱応力が大きくなり，実装基板とのはんだ接続部の寿命低下やボンディングワイヤの断線などが懸念されている。Cu2Oの配合比率を80vol.％とすれば，42Ni-Fe合金同等の低応力化を損なわずに高放熱化が図れる。Cu2Oの配合比率を20〜50vol.％とすると，リードフレーム材として常用されている銅合金以上の高放熱化が可能となる。
【００１６】
第八実施例の半導体装置の断面図を図８に示す。半導体素子１aの回路形成面に絶縁フィルム１４aを介して，Cu/Cu2O複合合金からなるリードフレームのリード６が接着され，ボンディングワイヤ４aでリード６aと半導体素子１aの電気接続が行われている。同構成の半導体素子１b，リード６b，ボンディングワイヤ４bが半導体素子１aと裏面合わせに配置され，これら２枚の半導体素子と電気接続部は樹脂５で封止されている。リード６bはリード６aに接続され，実装基板との電気的な接続は半導体装置の側面から樹脂外部に長く引き出されリード６aで行う。本構成の半導体装置はメモリ素子を高密度に実装する場合に用いられる。本構成は，第七実施例で述べたようと同様の効果がある。
【００１７】
【発明の効果】
本発明によれば、強度信頼性を確保しつつ，放熱性も高い樹脂封止型半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本願発明の第一実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いたQFNが基板にはんだ実装された構造の断面図。
【図２】本願発明の第二実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いたQFNのタブ裏面が露出し，基板にはんだ実装された構造の断面図。
【図３】本願発明の第三実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いたQFPあるいは，SOPが基板にはんだ実装された構造の断面図。
【図４】本願発明の第四実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いた放熱リードのあるHQFPあるいは，HSOPの断面図。
【図５】本願発明の第五実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用い，タブ裏面が露出したHQFPあるいは，HSOPの断面図。
【図６】本願発明の第六実施例の半導体装置において，異形条リードフレームにCu/Cu2O複合合金を用い，タブ裏面が露出したHQFPあるいは，HSOPの断面図。
【図７】本願発明の第七実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いたLOC構造のTSOPの断面図。
【図８】本願発明の第八実施例の半導体装置において，リードフレームにCu/Cu2O複合合金を用いたLOC構造のTSOPに半導体素子が２枚搭載された断面図。
【図９】本願発明のCu/Cu2O複合合金のCu2Oの配合比率によるヤング率，熱伝導率，線膨張係数の変化を示した図。
【符号の説明】
１…半導体素子，２…ぺ付け材，３…リードフレームのタブ，４…ボンディングワイヤ，５…封止樹脂，６…リードフレームのリード，７…はんだ，８…フットプリント，９…実装基板，１０…スルーホール，１１…サーマルビア，１２…放熱リード，１３…異形条タブ，１４…絶縁フィルム，１５…リードフレームのリード。
【図１】
0003542311.tif 000002
【図２】
0003542311.tif 000003
【図３】
0003542311.tif 000004
【図４】
0003542311.tif 000005
【図５】
0003542311.tif 000006
【図６】
0003542311.tif 000007
【図７】
0003542311.tif 000008
【図８】
0003542311.tif 000009
【図９】
0003542311.tif 000010