(57)【特許請求の範囲】
【請求項１】
複数の信号入出力回路と、
前記複数の信号入出力回路の内の特定の信号入出力回路との間で信号の送受信を行う内部回路と、
前記内部回路と前記複数の信号入出力回路との間にそれぞれ設けられてその途中にそれぞれヒューズ部が形成された複数の信号ラインと、
前記複数の信号ラインが共通に接続される前記内部回路の入出力側に設けられた第１のパッドと、
前記複数の信号ラインがそれぞれ個別に接続される前記複数の信号入出力回路の入出力側にそれぞれ設けられた複数の第２のパッドとを備え、
前記特定の信号入出力回路以外の信号入出力回路に対応する前記第２のパッドと前記第１のパッドとの間に電圧を印加することによって前記信号ラインの途中に形成された前記ヒューズ部を溶断できるように構成したことを特徴とする半導体集積回路。
【請求項２】
前記ヒューズ部は、前記信号ラインの幅を狭くすることによって形成したことを特徴とする請求項１記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路（以下、ＬＳＩという）、特に予め設けられた複数の信号入出力回路から特定の信号入出力回路を選択するためのヒューズ回路を備えたＬＳＩに関するものである。
【０００２】
【従来の技術】
図２（ａ），（ｂ）は、従来のヒューズ回路の要部を示す構成図であり、同図（ａ）はヒューズ回路の平面図であり、同図（ｂ）は同図（ａ）の回路図である。
このヒューズ回路は、ＬＳＩに形成されたものであり、２つのパッド１，２と、配線パタン３と、ヒューズ４とを備えている。配線パタン３は、例えばグランドライン或いは電源ラインを構成するものであり、該配線パタン３にパッド１が接続されると共に、ヒューズ４の一端が接続されている。ヒューズ４の他端がパッド２に接続されている。
図２のヒューズ回路では、ヒューズ４を溶断しない状態では、配線パタン３を介して与えられるグランド電位ＧＮＤ  または電源電位Ｖｃｃが、そのヒューズ４及びパッド２を介して、該パッド２に接続された図示しないフリップフロップに与えられる。パッド２に接続されたフリップフロップに対して、グランド電位ＧＮＤ  または電源電位Ｖｃｃをパッド２側から供給しない場合には、パッド１とパッド２の間に電圧を印加する。この電圧印加で、ヒューズ４が溶断される。ヒューズ４が溶断されると、フリップフロップには、他の回路から電源電位Ｖｃｃまたはグランド電位ＧＮＤ  が与えられ、ヒューズ４を溶断しない場合とは逆の論理データを出力する。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のヒューズ回路では、次のような課題があった。
従来のヒューズ回路では、ヒューズ４を溶断するか否かによって、ＬＳＩの１つのパッド２を配線パタン３から切り離すか、または、該配線パタン３からの信号をそのままパッド２を介してフリップフロップに導入するかの、いずれかしか行えない。つまり、複数の信号を選択してパッド２を介してフリップフロップ等に信号を流すようにすることはできない。これを実現するためには、図２とは異なる配線パタンを形成するためのマスクパタンを用意し、該マスクパタンを用いて図２とは異なる新たな配線パタンを形成する必要があり、製品の開発に時間がかかると共に、ＬＳＩの量産効果がでなかった。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明は、ＬＳＩを、複数の信号入出力回路と、前記複数の信号入出力回路の内の特定の信号入出力回路との間で信号の送受信を行う内部回路と、前記内部回路と前記複数の信号入出力回路との間にそれぞれ設けられてその途中にそれぞれヒューズ部が形成された複数の信号ラインと、前記複数の信号ラインが共通に接続される前記内部回路の入出力側に設けられた第１のパッドと、前記複数の信号ラインがそれぞれ個別に接続される前記複数の信号入出力回路の入出力側にそれぞれ設けられた複数の第２のパッドとを備え、前記特定の信号入出力回路以外の信号入出力回路に対応する前記第２のパッドと前記第１のパッドとの間に電圧を印加することによって前記信号ラインの途中に形成された前記ヒューズ部を溶断できるように構成している。
【０００５】
本発明によれば、以上のようにＬＳＩを構成したので、複数の信号入出力回路から所望の信号入出力回路を選択し、内部回路とその所望の信号入出力回路との間で信号を入出力させる場合には、所望の信号入出力回路以外の信号入出力回路に対応するヒューズ部を、該ヒューズ部に接続された第２のパッドと、第１のパッドとの間に電圧を印加することで溶断する。これにより、所望の信号入出力回路のみが、対応する信号ラインを介して内部回路に接続される。従って、前記課題を解決できるのである。
【０００６】
【発明の実施の形態】
第１の実施形態
図１（ａ），（ｂ）は、本発明の第１の実施形態を示すヒューズ回路の要部の構成図であり、同図（ａ）は平面図を示し、同図（ｂ）は同図（ａ）の回路図を示している。
このヒューズ回路１０は、ＬＳＩに形成されたものであり、例えばアルミニウム等の配線パタンで構成された第１の信号ライン１１を備えている。信号ライン１１には、第１のパッド１２が接続され、該パッド１２には、２つのヒューズ１３，１４の一端がそれぞれ接続されている。各ヒューズ１３，１４は、細く形成されたアルミニウム、ニクロム、またはポリシリコン等で構成されている。
各ヒューズ１３，１４の他端には、前記信号ライン１１の接続対象となる第２の信号ライン１５，１６がそれぞれ接続されると共に、第２のパッド１７，１８がそれぞれ接続されている。信号ライン１５，１６も、例えばアルミニウム等の配線パタンで構成されている。
【０００７】
ヒューズ回路１０が形成されたＬＳＩは、論理回路等の内部回路２１と、内部回路２１へ出力する信号を発生する２つの信号入出力回路２２，２３とを備えている。信号入出力回路２２，２３としては、例えば、位相の異なったタイミング信号を発生するクロック回路や、異なった論理展開を行う論理回路等がある。信号ライン１５は信号入出力回路２２に接続され、この信号入出力回路２２の発する信号をヒューズ１３を介してパッド１２に伝搬する。信号ライン１６は信号入出力回路２３に接続され、この信号入出力回路２３の発する信号をヒューズ１４を介してパッド１２に伝搬するようになっている。信号ライン１１は、内部回路２１に接続され、パッド１２を介して与えられた信号を内部回路２１に伝搬するものである。
各パッド１７，１８は、信号入出力回路２２，２３に対応してそれぞれ設けられたものであり、パッド１２との間に電圧が印加された時に、それら信号入出力回路２２，２３に対応して設けられたヒューズ１３，１４を溶断する構成になっている。
【０００８】
このヒューズ回路１０では、内部回路２１に与える信号を、信号入出力回路２２または２３の出力信号を選択して設定する機能を有している。以下に、この設定方法を説明する。
パッド１２及び信号ライン１１を介して内部回路２１に与える信号を、信号入出力回路２２の出力信号に設定する場合、パッド１８とパッド１２の間に電圧を印加する。電圧印加により、ヒューズ１４に過電流が流れて該ヒューズ１４が溶断し、信号入出力回路２３がパッド１２から切り離される。この状態では、パッド１２は、ヒューズ１３及び信号ライン１５を介して信号入出力回路２２のみが接続された状態となる。
これとは逆に、内部回路２１に与える信号を、信号入出力回路２３の出力信号に設定する場合、パッド１７とパッド１２の間に電圧を印加する。これにより、ヒューズ１３に過電流が流れて該ヒューズ１３が溶断し、信号入出力回路２２がパッド１２から切り離される。この状態では、パッド１２は、ヒューズ１４及び信号ライン１６を介して信号入出力回路２３のみが接続された状態となる。
【０００９】
以上のように、この第１の実施形態のヒューズ回路１０では、パッド１２と各信号ライン１５，１６との間にヒューズ１３，１４を設け、各パッド１７，１８とパッド１２との間に電圧を印加することによって、ヒューズ１３，１４が溶断される構成にしたので、パッド１７，１８とパッド１２との間の選択的な電圧印加によってヒューズ１３，１４のいずれか一方を溶断することで、期待した信号を選択的に内部回路２１に与えることができる。従来のヒューズ回路では、別のマスクパタンを起し、配線層の作り直しを行ってＬＳＩの開発を行っていたが、この図１（ａ），（ｂ）のヒューズ回路１０では、ヒューズ１３，１４を選択的に溶断するだけで２種類のＬＳＩが実現可能となり、開発コストを低減できると共に、開発期間が短縮できる。さらに、量産時には、ヒューズ１３，１４の溶断を行うまでは、同一工程でＬＳＩを製作できるので、量産効果も得られる。
【００１０】
第２の実施形態
図３（ａ），（ｂ）は、本発明の第２の実施形態を示すヒューズ回路の要部の構成図であり、同図（ａ）は平面図を示し、同図（ｂ）は同図（ａ）の回路図を示している。
前記第１の実施形態では、入力信号の選択を行う内部回路が１つの場合を説明したが、この第２の実施形態では、内部回路が２つの場合を説明する。
図３（ａ）のヒューズ回路３０は、ＬＳＩに形成されたものであり、第１の実施形態の第１の信号ライン１１に対応する２本の信号ライン３１，３２を備えている。各信号ライン３１，３２は、アルミニウム等の配線パタンで構成されている。各信号ライン３１，３２には、第１のパッドパッド３３，３４がそれぞれ接続されている。パッド３３には、２つのヒューズ３５，３６の一端が接続され、パッド３４には、２つのヒューズ３７，３８の一端が接続されている。各ヒューズ３５〜３７は、細く形成されたアルミニウム、ニクロム、またはポリシリコン等で構成されている。
【００１１】
各ヒューズ３５，３６の他端には、各信号ライン３１の接続対象となる第２の信号ライン３９，４０がそれぞれ接続されると共に、パッド４１，４２がそれぞれ接続されている。各ヒューズ３７，３８の他端には、各信号ライン３２の接続対象となる信号ライン３９，４０がそれぞれ接続されている。信号ライン３９，４０も、例えばアルミニウム等の配線パタンで構成されている。
ヒューズ回路３０が形成されたＬＳＩは、論理回路等の２つの内部回路４３，４４と、該各内部回路４３，４４へ出力する信号を発生する２つの信号入出力回路４５，４６とを備えている。信号ライン３９は信号入出力回路４５に接続され、この信号入出力回路４５の出力信号を各ヒューズ３５，３７を介してパッド３３，３４に伝搬する。信号ライン４０は信号入出力回路４６に接続され、この信号入出力回路４６の出力信号をヒューズ３６，３８を介してパッド３３，３４に伝搬するようになっている。信号ライン３１は、内部回路４３に接続され、パッド３３を介して与えられた信号を内部回路４３に伝搬するものである。信号ライン３２は、内部回路４４に接続され、パッド３４を介して与えられた信号を内部回路４４に伝搬するものである。
【００１２】
パッド４１は、信号入出力回路４５に対応して設けられたものであり、各パッド４１，４２との間に電圧が印加された時に、その信号入出力回路４５に対応して設けられたヒューズ３５，３７を溶断する構成になっている。パッド４２は、信号入出力回路４６に対応して設けられたものであり、各パッド４１，４２との間に電圧が印加された時に、その信号入出力回路４６に対応して設けられたヒューズ３６，３８を溶断する構成になっている。
このヒューズ回路３０は、内部回路４３に与える信号を、信号入出力回路４５の出力信号または信号入出力回路４６の出力信号に設定する機能を有すると共に、内部回路４４に与える信号を、信号入出力回路４５の出力信号または信号入出力回路４６の出力信号に設定する機能を有している。以下に、この設定方法を説明する。
【００１３】
パッド３３及び信号ライン３１を介して内部回路４３に与える信号を信号入出力回路４５の出力信号、及び、パッド３４及び信号ライン３２を介して内部回路４４に与える信号を信号入出力回路４６の出力信号に設定する場合には、パッド３３とパッド４２の間に電圧を印加し、次にパッド３４とパッド４１との間に電圧を印加する。これらの電圧印加により、過電流が流れて各ヒューズ３６，３７が溶断する。そのため、パッド３３と信号入出力回路４６とが切り離されると共に、パッド３４と信号入出力回路４５とが切り離される。よって、パッド３３には、ヒューズ３５及び信号ライン３９を介して信号入出力回路４５のみが接続され、該信号入出力回路４５の出力信号が内部回路４３に入力されるようになる。また、パッド３４には、ヒューズ３８及び信号ライン４０を介して信号入出力回路４６のみが接続され、該信号入出力回路４６の出力信号が内部回路４４に入力されるようになる。
【００１４】
パッド３３及び信号ライン３１を介して内部回路４３に与える信号を信号入出力回路４６の出力信号、及び、パッド３４及び信号ライン３２を介して内部回路４４に与える信号を信号入出力回路４５の出力信号に設定する場合には、パッド、３３とパッド４１の間に電圧を印加し、次にパッド３４とパッド４２との間に電圧を印加する。これらの電圧印加により、過電流が流れて各ヒューズ３５，３８が溶断する。そのため、パッド３３と信号入出力回路４５とが切り離されると共に、パッド３４と信号入出力回路４６とが切り離される。よって、パッド３３には、ヒューズ３６及び信号ライン４０を介して信号入出力回路４６のみが接続され、該信号入出力回路４６の出力信号が内部回路４３に入力されるようになる。また、パッド３４には、ヒューズ３７及び信号ライン３９を介して信号入出力回路４５のみが接続され、該信号入出力回路４５の出力信号が内部回路４４に入力されるようになる。
【００１５】
パッド３３及び信号ライン３１を介して内部回路４３に与える信号と、パッド３４及び信号ライン３２を介して内部回路４４に与える信号とを、信号入出力回路４５の出力信号に設定する場合には、パッド３３とパッド４２の間に電圧を印加し、次にパッド３４とパッド４２との間に電圧を印加する。これらの電圧印加により、過電流が流れて各ヒューズ３６，３８が溶断する。そのため、パッド３３と信号入出力回路４６とが切り離されると共に、パッド３４と信号入出力回路４６とが切り離される。よって、パッド３３には、ヒューズ３５及び信号ライン３９を介して信号入出力回路４５のみが接続され、該信号入出力回路４５の出力信号が内部回路４３に入力されるようになる。また、パッド３４には、ヒューズ３７及び信号ライン３９を介して信号入出力回路４５のみが接続され、該信号入出力回路４５の出力信号が内部回路４４に入力されるようになる。
パッド３３及び信号ライン３１を介して内部回路４３に与える信号と、パッド３４及び信号ライン３２を介して内部回路４４に与える信号とを、信号入出力回路４６の出力信号に設定する場合には、パッド３３とパッド４１の間に電圧を印加し、次にパッド３４とパッド４１との間に電圧を印加する。これらの電圧印加により、過電流が流れて各ヒューズ３５，３７が溶断する。そのため、パッド３３と信号入出力回路４５とが切り離されると共に、パッド３４と信号入出力回路４５とが切り離される。よって、パッド３３には、ヒューズ３６及び信号ライン４０を介して信号入出力回路４６のみが接続され、該信号入出力回路４６の出力信号が内部回路４３に入力されるようになる。また、パッド３４には、ヒューズ３８及び信号ライン４０を介して信号入出力回路４６のみが接続され、該信号入出力回路４６の出力信号が内部回路４４に入力されるようになる。
【００１６】
以上のように、この第２の実施形態のヒューズ回路３０では、２つの内部回路４３，４４に信号を伝搬する信号ライン３１，３２にパッド３３，３４をそれぞれ設け、該各パッド３３，３４と各信号ライン３９，４０との間にヒューズ３５〜３８を設け、各パッド４１，４２と各パッド３３，３４との間に独立に電圧を印加できる構成にしたので、該各パッド４１，４２と各パッド３３，３４との間の選択的な電圧印加により、ヒューズ３５〜３８を選択的に溶断することができ、期待した信号を内部回路４３，４４にそれぞれ与えることができる。従来のヒューズ回路では、別のマスクパタンを起し、配線層の作り直しを行ってＬＳＩの開発を行っていたが、この図３（ａ），（ｂ）のヒューズ回路３０では、ヒューズ３５〜３８を選択的に溶断するだけで複数種類のＬＳＩが実現可能となり、開発コストを低減できると共に、開発期間が短縮できる。さらに、量産時には、ヒューズ３５〜３８の溶断を行うまでは、同一工程でＬＳＩを製作できるので、量産効果も得られる。
【００１７】
第３の実施形態
図４（ａ），（ｂ）は、本発明の第３の実施形態を示すヒューズ回路の要部の構成図であり、同図（ａ）は平面図を示し、同図（ｂ）は同図（ａ）の回路図を示している。
前記第１の実施形態では、内部回路に信号を出力する信号入出力回路が２つの場合を説明したが、この第３の実施形態では、信号入出力回路が３つの場合を説明する。
図４（ａ）のヒューズ回路５０は、ＬＳＩに形成されたものであり、第１の信号ライン５１を備えている、信号ライン５１は、アルミニウム等の配線パタンで構成されている。この信号ライン５１には、第１のパッド５２が接続され、該パッド５２には、３つのヒューズ５３，５４，５５の一端が接続されている。各ヒューズ５３〜５５は、細く形成されたアルミニウム、ニクロム、またはポリシリコン等で構成されている。
【００１８】
ヒューズ５３の他端には、信号ライン５１の接続対象となる第２の信号ライン５６が接続されると共に第２のパッド５７が接続ている。ヒューズ５４の他端には、第２の信号ライン５８が接続されると共に第２のパッド５９が接続されている。ヒューズ５５の他端には、第２のパッド６０が接続され、該パッド６０に第２の信号ライン６１が接続されている。各信号ライン５６，５８，６１も、例えばアルミニウム等の配線パタンでそれぞれ構成されている。
ヒューズ回路５０が形成されたＬＳＩは、図４（ｂ）のように、例えば論理回路等の内部回路６２と、該内部回路６２へ出力する信号を発生する３つの信号入出力回路６３，６４，６５とを備えている。信号ライン５６は、信号入出力回路６３に接続され、この信号入出力回路６３の出力信号を各ヒューズ５３を介してパッド５２に伝搬する。信号ライン５７は、信号入出力回路６４に接続され、この信号入出力回路６４の出力信号をヒューズ５４を介してパッド５２に伝搬するようになっている。信号ライン６１は、信号入出力回路６５に接続され、この信号入出力回路６５の出力信号をヒューズ５５を介してパッド５２に伝搬するようになっている。信号ライン５１は、内部回路６２に接続され、パッド５２を介して与えられた信号を内部回路６２に伝搬するようになっている。
【００１９】
パッド５７は、信号入出力回路６３に対応して設けられたものであり、各パッド５２との間に電圧が印加された時に、その信号入出力回路４６に対応して設けられたヒューズ５３を溶断する構成になっている。パッド５９は、信号入出力回路６４に対応して設けられたものであり、パッド５２との間に電圧が印加された時に、その信号入出力回路６４に対応して設けられたヒューズ５４を溶断する構成になっている。パッド６０は、信号入出力回路６５に対応して設けられたものであり、パッド５２との間に電圧が印加された時に、その信号入出力回路６５に対応して設けられたヒューズ５５を溶断する構成になっている。
このヒューズ回路５０は、内部回路６２に与える信号を、信号入出力回路６３〜６５の出力信号を択一して設定する機能を有している。以下に、この設定方法を説明する。
パッド５２及び信号ライン５１を介して内部回路６２に与える信号を信号入出力回路６３の出力信号に設定する場合には、パッド５２と各パッド５９，６０との間に電圧を印加する。この電圧印加により、過電流が流れて各ヒューズ５４，５５が溶断する。そのため、パッド５２と信号入出力回路６４，６５とが切り離され、パッド５２には、ヒューズ５３及び信号ライン５６を介して信号入出力回路６３のみが接続され、該信号入出力回路６３の出力信号が内部回路６２に入力されるようになる。
【００２０】
パッド５２及び信号ライン５１を介して内部回路６２に与える信号を信号入出力回路６４の出力信号に設定する場合には、パッド５２と各パッド５７，６０との間に電圧を印加する。この電圧印加により、過電流が流れて各ヒューズ５３，５５が溶断する。そのため、パッド５２と信号入出力回路６３，６５とが切り離され、パッド５２には、ヒューズ５４及び信号ライン５７を介して信号入出力回路６４のみが接続され、該信号入出力回路６４の出力信号が内部回路６２に入力されるようになる。
パッド５２及び信号ライン５１を介して内部回路６２に与える信号を信号入出力回路６５の出力信号に設定する場合には、パッド５２と各パッド５７，５９との間に電圧を印加する。この電圧印加により、過電流が流れて各ヒューズ５３，５４が溶断する。そのため、パッド５２と信号入出力回路６３，６４とが切り離され、パッド５２には、ヒューズ５５及び信号ライン６１を介して信号入出力回路６５のみが接続され、該信号入出力回路６５の出力信号が内部回路６２に入力されるようになる。
【００２１】
以上のように、この第３の実施形態のヒューズ回路５０では、信号ライン５１に接続されたパッド５２に、各信号入出力回路６３〜６５にそれぞれ対応するヒューズ５３〜５５及びパッド５７，５９，６０を設け、各パッド５７，５９，６０とパッド５２との間に独立に電圧を印加できる構成にしたので、該パッド５７，５９，６０とパッド５２との間の選択的な電圧印加でヒューズ５３〜５５を選択的に溶断することで、期待した信号を３者択一して内部回路６２に与えることができる。そのため、従来のヒューズ回路では、別のマスクパタンを起し、配線層の作り直しを行ってＬＳＩの開発を行っていたが、この図４（ａ），（ｂ）のヒューズ回路５０では、ヒューズ５３〜５５を選択的に溶断するだけで複数種類のＬＳＩが実現可能となり、開発コストを低減できると共に、開発期間が短縮できる。さらに、量産時には、ヒューズ５３〜５５の溶断を行うまでは、同一工程でＬＳＩを製作できるので、量産効果も得られる。
なお、本発明は、上記実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【００２２】
（１）  第１〜第３の実施形態では、信号入出力回路２２，２３，４５，４６，６３〜６５から出力した信号を内部回路２１，４３，４４，６２に入力する構成にした場合を説明したが、本発明は、内部回路２１，４３，４４，６２が出力する信号を信号入出力回路２２，２３，４５，４６，６３〜６５に入力する場合にも、適用できる。
（２）  第２の実施形態では、２つの内部回路４３，４４に入力する信号を２つの信号入出力回路４５，４６の出力信号から選択する構成にしたが、パッド３３及びヒューズ３５，３６に相当する回路を増やせば内部回路４３，４４の数は、任意に増加させることが可能である。
（３）  第３の実施形態では、３つの信号入出力回路６３〜６５を有する場合の構成を説明したが、ヒューズ５３〜５５をさらに増設することで、信号入出力回路６３〜６５の数を任意に増加させることができる。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明によれば、内部回路に接続された第１のパッドと複数の信号入出力回路に信号を伝搬する信号ラインの途中にヒューズ部をそれぞれ設け、該複数の信号入出力回路に対応する複数の第２のパッドを設け、各ヒューズ部を第２のパッドと第１のパッドとに選択的に印加された電圧によって溶断する構成にしたので、ＬＳＩの作り直しを行わなくても、期待した信号を選択して内部回路に与えることができる。そのため、ＬＳＩの開発期間が短縮できると共に、量産効果も得られるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すヒューズ回路の要部の構成図である。
【図２】従来のヒューズ回路の要部を示す構成図である。
【図３】本発明の第２の実施形態を示すヒューズ回路の要部の構成図である。
【図４】本発明の第３の実施形態を示すヒューズ回路の要部の構成図である。
【符号の説明】
１０，３０，５０                              ヒューズ回路
１１，３１，３２，５１                        第１の信号ライン
１２，３３，３４，５２                        第１のパッド
１３，１４，３５〜３８，５３〜５５            ヒューズ
１５，１６，３９，４０，５６，５８，６１      第２の信号ライン
１７，１８，４１，４２，５７，５９，６０      第２のパッド
【図１】
0003561608.tif 000002
【図２】
0003561608.tif 000003
【図３】
0003561608.tif 000004
【図４】
0003561608.tif 000005