(57)【特許請求の範囲】
【請求項１】
入力された電圧を積分して出力する積分器と、
被測定電圧に応じた電圧及び予め設定された設定電圧のうち、何れか一方の電圧を、所定条件が成立するまでの間、前記積分器に積分させると共に、当該積分時間を第１積分時間として計測する第１制御動作と、前記被測定電圧に応じた電圧及び前記設定電圧のうち、前記第１制御動作により積分させる方とは異なる他方の電圧を、前記積分器に積分させ、前記積分器の出力変化量が、前記第１制御動作による前記積分器の出力変化量と一致するまでの時間を、第２積分時間として計測する第２制御動作とを行う積分制御手段と、
を備え、前記第１積分時間と前記第２積分時間との比に基づき、前記被測定電圧をデジタル値に変換するＡ／Ｄ変換器であって、
前記積分制御手段が前記第１積分時間と前記第２積分時間を計測するための計時手段として、
入力信号を反転して出力する反転回路が複数連結され、各反転回路によりパルス信号を順次反転して伝搬する遅延回路を有し、該遅延回路を構成する前記反転回路のうち予め定められた複数の反転回路から順次出力されるパルス信号の位相差時間を分解能として、時間を２進符号化可能な符号化手段を備えたこと、
を特徴とするＡ／Ｄ変換器。
【請求項２】
請求項１に記載のＡ／Ｄ変換器において、
前記遅延回路は、前記反転回路がリング状に連結されると共に、該反転回路のうちの特定の反転回路が、入力信号の反転動作を外部からの第１信号により制御可能な起動用反転回路として構成され、該起動用反転回路が反転動作を開始することに伴い各反転回路によりパルス信号を順次反転して周回させるパルス周回回路からなり、
前記符号化手段は、前記パルス周回回路に加えて、
前記パルス周回回路内でのパルス信号の周回回数をカウントして、該カウント数を表す２進デジタル信号を出力するカウンタと、
外部からの第２信号が入力された時に、前記カウンタからの２進デジタル信号をラッチして出力するラッチ回路と、
前記パルス周回回路を構成する反転回路のうち予め定められた複数の反転回路の出力信号を取り込み、前記第２信号が入力された時に、前記起動用反転回路の反転動作開始により発生したパルス信号が前記パルス周回回路内の何れの反転回路に到達しているかを検出して、前記起動用反転回路から前記パルス信号が到達していると検出した反転回路までの反転回路の数に応じた２進デジタル信号を出力するパルス検出回路と、
を備え、前記ラッチ回路からの２進デジタル信号を上位ビットとし、且つ前記パルス検出回路からの２進デジタル信号を下位ビットとして、前記第１信号と前記第２信号との位相差を表す２進デジタル信号を出力するように構成されており、
更に前記積分制御手段は、
前記第１制御動作を開始して前記積分器に前記一方の電圧の積分を開始させた時に、前記起動用反転回路へ前記第１信号を出力して前記パルス周回回路のパルス周回動作を開始させ、その後、前記カウンタの所定ビットが変化すると、前記所定条件が成立したとして当該第１制御動作を終了すると共に、前記第２制御動作を開始して前記積分器に前記他方の電圧の積分を開始させ、更にその後、前記積分器の出力変化量が前記第１制御動作による前記積分器の出力変化量と一致すると、前記ラッチ回路及びパルス検出回路へ前記第２信号を出力するように構成されていること、
を特徴とするＡ／Ｄ変換器。
【請求項３】
請求項１に記載のＡ／Ｄ変換器において、
前記積分制御手段は、
前記第１制御動作として、前記積分器の出力電圧が所定電圧分だけ変化するまでの間、前記積分器に前記一方の電圧を積分させると共に、その変化に要する時間を前記第１積分時間として計測すること、
を特徴とするＡ／Ｄ変換器。
【請求項４】
所定の基準電圧が非反転入力端子に印加された演算増幅器、該演算増幅器の出力端子と反転入力端子との間に接続された積分用コンデンサ、及び前記演算増幅器の反転入力端子に一方の端子が接続された積分用抵抗器を有し、前記積分用抵抗器の前記反転入力端子とは反対側の端子に入力される電圧を積分して、前記演算増幅器の出力端子から出力する積分器と、
該積分器の出力電圧と所定の比較電圧とを大小比較する比較器と、
該比較器の出力信号がハイレベルからロウレベル或いはロウレベルからハイレベルのうちの何れかの所定方向に反転するように、前記積分器の出力電圧を変化させる初期設定手段と、
該初期設定手段の動作により前記比較器の出力信号が反転すると、その時点から予め設定された第１積分時間の間、前記積分器に被測定電圧に応じた電圧を積分させて、該積分器の出力電圧を前記比較器の出力信号が前記所定方向とは反対の方向に反転するように変化させ、前記第１積分時間が経過すると、前記積分器に予め設定された設定電圧を積分させて、該積分器の出力電圧を前記比較器の出力信号が前記所定方向に再度反転するように変化させ、前記設定電圧の積分を開始させてから前記比較器の出力信号が反転するまでの時間を、第２積分時間として計測する積分制御手段と、
を備え、前記第１積分時間と前記第２積分時間との比に基づき、前記被測定電圧をデジタル値に変換するＡ／Ｄ変換器において、
前記初期設定手段は、
抵抗器とスイッチ素子とを直列接続してなると共に、前記積分器を形成する積分用コンデンサと並列に接続された電圧設定用回路を備え、
前記スイッチ素子を短絡させた状態で前記積分用抵抗器に所定電圧を印加することにより、前記積分器の出力電圧を、前記比較器の出力信号が前記所定方向に反転する電圧の近傍の電圧に保持させ、その後、前記スイッチ素子を開放させると共に、前記積分用抵抗器に前記設定電圧を印加して、前記積分器に前記設定電圧を積分させることにより、前記比較器の出力信号が前記所定方向に反転するように前記積分器の出力電圧を変化させること、
を特徴とするＡ／Ｄ変換器。
【請求項５】
予め設定された設定電圧と該設定電圧とは異なる第２の設定電圧との間に設定された所定の基準電圧が非反転入力端子に印加された演算増幅器、該演算増幅器の出力端子と反転入力端子との間に接続された積分用コンデンサ、及び前記演算増幅器の反転入力端子に一方の端子が接続された積分用抵抗器を有し、前記積分用抵抗器の前記反転入力端子とは反対側の端子に入力される電圧を積分して、前記演算増幅器の出力端子から出力する積分器と、
該積分器の出力電圧と所定の比較電圧とを大小比較する比較器と、
該比較器の出力信号がハイレベルからロウレベル或いはロウレベルからハイレベルのうちの何れかの所定方向に反転するように、前記積分器の出力電圧を変化させる初期設定手段と、
該初期設定手段の動作により前記比較器の出力信号が反転すると、その時点から予め設定された第１積分時間の間、前記積分器に被測定電圧に応じた電圧を積分させて、該積分器の出力電圧を前記比較器の出力信号が前記所定方向とは反対の方向に反転するように変化させ、前記第１積分時間が経過すると、前記積分器に前記設定電圧を積分させて、該積分器の出力電圧を前記比較器の出力信号が前記所定方向に再度反転するように変化させ、前記設定電圧の積分を開始させてから前記比較器の出力信号が反転するまでの時間を、第２積分時間として計測する積分制御手段と、
を備え、前記第１積分時間と前記第２積分時間との比に基づき、前記被測定電圧をデジタル値に変換するＡ／Ｄ変換器において、
前記基準電圧は、前記設定電圧と前記第２の設定電圧との間の中心電圧、或いは該中心電圧と前記設定電圧との間の電圧に設定されており、
前記積分制御手段は、
前記第１積分時間の間、前記被測定電圧と前記第２の設定電圧とを加算平均した電圧を、前記被測定電圧に応じた電圧として前記積分器に積分させるように構成されていること、
を特徴とするＡ／Ｄ変換器。
【請求項６】
請求項５に記載のＡ／Ｄ変換器において、
前記積分器は、前記演算増幅器の反転入力端子に一方の端子が接続された２つの積分用抵抗器を有し、
前記積分制御手段は、
前記第１積分時間の間、前記２つの各積分用抵抗器に前記被測定電圧と前記第２の設定電圧とを夫々印加することにより、前記積分器に前記被測定電圧と前記第２の設定電圧とを加算平均した電圧を積分させ、前記第１積分時間が経過すると、前記２つの各積分用抵抗器に前記設定電圧を夫々印加することにより、前記積分器に前記設定電圧を積分させること、
を特徴とするＡ／Ｄ変換器。
【請求項７】
請求項５に記載のＡ／Ｄ変換器において、
前記初期設定手段は、
抵抗器とスイッチ素子とを直列接続してなると共に、前記積分器を形成する積分用コンデンサと並列に接続された電圧設定用回路を備え、
前記スイッチ素子を短絡させた状態で前記積分用抵抗器に所定電圧を印加することにより、前記積分器の出力電圧を、前記比較器の出力信号が前記所定方向に反転する電圧の近傍の電圧に保持させ、その後、前記スイッチ素子を開放させると共に、前記積分用抵抗器に前記設定電圧を印加して、前記積分器に前記設定電圧を積分させることにより、前記比較器の出力信号が前記所定方向に反転するように前記積分器の出力電圧を変化させること、
を特徴とするＡ／Ｄ変換器。
【請求項８】
請求項６に記載のＡ／Ｄ変換器において、
前記初期設定手段は、
抵抗器とスイッチ素子とを直列接続してなると共に、前記積分器を形成する積分用コンデンサと並列に接続された電圧設定用回路を備え、
前記スイッチ素子を短絡させた状態で、前記２つの積分用抵抗器のうちの一方の積分用抵抗器に、前記第２の設定電圧を印加することにより、前記積分器の出力電圧を、前記比較器の出力信号が前記所定方向に反転する電圧の近傍の電圧に保持させ、その後、前記スイッチ素子を開放させると共に、前記２つの各積分用抵抗器に前記設定電圧を夫々印加して、前記積分器に前記設定電圧を積分させることにより、前記比較器の出力信号が前記所定方向に反転するように前記積分器の出力電圧を変化させること、
を特徴とするＡ／Ｄ変換器。
【請求項９】
請求項４ないし請求項８の何れかに記載のＡ／Ｄ変換器において、
前記積分制御手段が前記第１積分時間と前記第２積分時間を計測するための計時手段として、
入力信号を反転して出力する反転回路が複数連結され、各反転回路によりパルス信号を順次反転して伝搬する遅延回路を有し、該遅延回路を構成する前記反転回路のうち予め定められた複数の反転回路から順次出力されるパルス信号の位相差時間を分解能として、時間を２進符号化可能な符号化手段を備えたこと、
を特徴とするＡ／Ｄ変換器。
【請求項１０】
請求項９に記載のＡ／Ｄ変換器において、
前記遅延回路は、前記反転回路がリング状に連結されると共に、該反転回路のうちの特定の反転回路が、入力信号の反転動作を外部からの第１信号により制御可能な起動用反転回路として構成され、該起動用反転回路が反転動作を開始することに伴い各反転回路によりパルス信号を順次反転して周回させるパルス周回回路からなり、
前記符号化手段は、前記パルス周回回路に加えて、
前記パルス周回回路内でのパルス信号の周回回数をカウントして、該カウント数を表す２進デジタル信号を出力するカウンタと、
外部からの第２信号が入力された時に、前記カウンタからの２進デジタル信号をラッチして出力するラッチ回路と、
前記パルス周回回路を構成する反転回路のうち予め定められた複数の反転回路の出力信号を取り込み、前記第２信号が入力された時に、前記起動用反転回路の反転動作開始により発生したパルス信号が前記パルス周回回路内の何れの反転回路に到達しているかを検出して、前記起動用反転回路から前記パルス信号が到達していると検出した反転回路までの反転回路の数に応じた２進デジタル信号を出力するパルス検出回路と、
を備え、前記ラッチ回路からの２進デジタル信号を上位ビットとし、且つ前記パルス検出回路からの２進デジタル信号を下位ビットとして、前記第１信号と前記第２信号との位相差を表す２進デジタル信号を出力するように構成されており、
更に前記積分制御手段は、
前記積分器に前記被測定電圧に応じた電圧の積分を開始させた時に、前記起動用反転回路へ前記第１信号を出力して前記パルス周回回路のパルス周回動作を開始させ、その後、前記カウンタの所定ビットが変化すると、前記第１積分時間が経過したとして前記積分器に前記設定電圧の積分を開始させ、更にその後、前記比較器の出力信号が前記所定方向に反転すると、前記ラッチ回路及びパルス検出回路へ前記第２信号を出力するように構成されていること、
を特徴とするＡ／Ｄ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器に関し、特に積分型のＡ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】
従来より、センサからのアナログ信号に応じてアクチュエータ等を制御する場合には、Ａ／Ｄ変換器が必要となる。そして、高精度のＡ／Ｄ（アナログ／デジタル）変換が可能なものとしては、例えば「ＡＤ／ＤＡ変換回路入門：相良岩男著，日刊工業新聞社」に記載されているような積分型Ａ／Ｄ変換器がある。
【０００３】
ここで、従来の基本的な積分型Ａ／Ｄ変換器は、図１４（Ａ）に示すように、所定の基準電圧Ｖｒｅｆ  （この例では接地電位＝０Ｖ）が非反転入力端子に印加された演算増幅器１，演算増幅器１の出力端子と反転入力端子との間に接続された積分用コンデンサ２，及び演算増幅器１の反転入力端子に一方の端子が接続された積分用抵抗器３からなる積分器（詳しくはミラー積分器）と、この積分器（演算増幅器１）の出力電圧Ｖｏと所定の比較電圧ＶＣ  とを大小比較する比較器４と、積分用抵抗器３の上記反転入力端子とは反対側の端子（以下、入力端子という）５に、被測定電圧Ｖｉｎと、被測定電圧Ｖｉｎとは基準電圧Ｖｒｅｆ  に対して逆極性の所定の設定電圧−ＶＲ  とを切り換えて印加するための切換スイッチ６と、制御回路７と、クロック発生器８とを備えている。そして、制御回路７が、比較器４の出力信号に応じて切換スイッチ６を制御することにより、入力端子５に印加する電圧を、被測定電圧Ｖｉｎと上記設定電圧−ＶＲ  とに適宜切り換えて、被測定電圧Ｖｉｎのデジタル量を求めるようにしている。
【０００４】
即ち、図１４（Ｂ）に示すように、制御回路７は、積分器の出力電圧Ｖｏが比較電圧ＶＣ  と一致した時点から、入力端子５に予め定められた一定の時間Ｔ１だけ被測定電圧Ｖｉｎを印加して、この時間Ｔ１の間、積分器に被測定電圧Ｖｉｎを積分させてその出力電圧Ｖｏを下降させ、次に、入力端子５に印加する電圧を設定電圧−ＶＲ  に切り換えて、積分器に設定電圧−ＶＲ  を積分させることにより積分器の出力電圧Ｖｏを上昇させる。そして、入力端子５に設定電圧−ＶＲ  を印加してから（つまり設定電圧−ＶＲ  の積分を開始してから）、積分器の出力電圧Ｖｏが比較電圧ＶＣ  に達して比較器４の出力信号が反転するまでの時間Ｔ２を測定する。
【０００５】
すると、比較器４のオフセット電圧が無いとすれば、下記の式１が成立し、その式１から下記の式２が成立する。
尚、式１において、「∫＿（０）＾（ｔ１）［Ｖｉｎ−Ｖｒｅｆ］ｄｔ」は、被測定電圧Ｖｉｎと基準電圧Ｖｒｅｆとの差［Ｖｉｎ−Ｖｒｅｆ］を時刻「０」から時刻「ｔ１」まで積分した値であり、０〜ｔ１は図１４（Ｂ）の時間Ｔ１に相当している。また同様に、「∫＿（０）＾（ｔ２）［−ＶＲ−Ｖｒｅｆ］ｄｔ」は、設定電圧−ＶＲと基準電圧Ｖｒｅｆ  との差［−ＶＲ−Ｖｒｅｆ］を時刻「０」から時刻「ｔ２」まで積分した値であり、０〜ｔ２は図１４（Ｂ）の時間Ｔ２に相当している。そして、「Ｃ」は積分用コンデンサ２の静電容量であり、「Ｒ」は積分用抵抗器３の抵抗値であり、また、この例では、Ｖｒｅｆ  ＝０である。
【０００６】
【数１】
∫＿（０）＾（ｔ１）［Ｖｉｎ−Ｖｒｅｆ］ｄｔ／ＣＲ＝Ｖｉｎ×Ｔ１／ＣＲ
＝−∫＿（０）＾（ｔ２）［−ＶＲ−Ｖｒｅｆ］ｄｔ／ＣＲ＝ＶＲ×Ｔ２／ＣＲ  …（１）
【０００７】
【数２】
Ｖｉｎ／ＶＲ  ＝Ｔ２／Ｔ１  …（２）
そして、上記式２から分かるように、被測定電圧Ｖｉｎと既知であるＶＲ  との比（Ｖｉｎ／ＶＲ  ）は、測定される時間Ｔ２と既知である時間Ｔ１との比（Ｔ２／Ｔ１）に一致する。
【０００８】
そこで、上記従来の積分型Ａ／Ｄ変換器において、制御回路７は、クロック発生器８からのクロックを所定のカウント値Ｎ１だけカウントすることで上記時間Ｔ１を計測し、同様に、入力端子５に設定電圧−ＶＲ  を印加してから比較器４の出力信号が反転するまでの間にクロック発生器８から出力されたクロックをカウントして、そのカウント値Ｎ２を上記時間Ｔ２として計測するようにしている。そして、上記カウント値Ｎ２，Ｎ１の比（Ｎ２／Ｎ１）は、上記時間Ｔ２，Ｔ１の比（Ｔ２／Ｔ１）となるため、制御回路７は、例えば、カウント値Ｎ２，Ｎ１の比（Ｎ２／Ｎ１）を示すデジタル信号を、被測定電圧Ｖｉｎと既知の電圧ＶＲ  との比（Ｖｉｎ／ＶＲ  ）を表すデジタル信号として出力し、これにより被測定電圧ＶｉｎのＡ／Ｄ変換が行われる。
【０００９】
このように基本的な積分型Ａ／Ｄ変換器では、被測定電圧Ｖｉｎを一定時間Ｔ１の間だけ積分することで、積分器の出力電圧Ｖｏを比較器４の比較電圧ＶＣ  から遠ざけ、その後、既知の設定電圧−ＶＲ  を積分して、積分器の出力電圧Ｖｏが比較電圧ＶＣ  に戻るまでの時間Ｔ２を計ることにより、被測定電圧Ｖｉｎをデジタル値に変換している。そして、上記式２には「Ｃ」及び「Ｒ」のパラメータが含まれないことからも分かるように、素子バラツキの影響を受けることなく、Ａ／Ｄ変換を行うことができる。
【００１０】
しかしながら、上記の基本的な積分型Ａ／Ｄ変換器では、基準電圧Ｖｒｅｆ  に対して被測定電圧Ｖｉｎとは逆極性の設定電圧−ＶＲ  が必要であり、正負の両電源を設けなければならないという問題があった。そして、単一電源で動作するように構成すると、Ａ／Ｄ変換可能な被測定電圧Ｖｉｎの電圧範囲が狭くなってしまうという問題がある。
【００１１】
つまり、上記のような積分型Ａ／Ｄ変換器を単一電源ＶＤＤ（接地電位を基準に電圧値がＶＤＤである電源）で動作させるためには、例えば、図１４（Ａ）において、演算増幅器１に印加される基準電圧Ｖｒｅｆ  を、接地電位と電源電圧ＶＤＤとの間の所定電圧（例えばＶＤＤ／２）に設定すると共に、上述した設定電圧−ＶＲ  に代えて接地電位（０Ｖ）を切換スイッチ６の一方に入力する構成が考えられる。
【００１２】
ところが、このような単一電源の構成を採ると、被測定電圧Ｖｉｎが基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）よりも接地電位側の電圧であった場合、即ち被測定電圧Ｖｉｎが基準電圧Ｖｒｅｆ  よりも低い場合には、図１４（Ｂ）に示した時間Ｔ１において積分器の出力電圧Ｖｏが下降せず、被測定電圧Ｖｉｎを積分した場合と設定電圧としての接地電位を積分した場合とで、出力電圧Ｖｏの変化方向が同じになってしまい、Ａ／Ｄ変換ができなくなる。即ち、積分される被測定電圧Ｖｉｎと設定電圧とが、積分器の基準電圧Ｖｒｅｆ  から見て同じ極性であると、両電圧を積分した際の積分器の出力電圧Ｖｏが同じ方向に変化することとなるため、Ａ／Ｄ変換ができなくなってしまい、この結果、Ａ／Ｄ変換が可能な被測定電圧Ｖｉｎは、基準電圧Ｖｒｅｆ  から電源電圧ＶＤＤまでの範囲に限られてしまうのである。
【００１３】
また更に、上記の基本的な積分型Ａ／Ｄ変換器では、比較器４のオフセット電圧によって、測定誤差が生じてしまうという問題もある。
そこで、Ａ／Ｄ変換が可能な被測定電圧Ｖｉｎの範囲を拡大し、且つ比較器４のオフセット電圧の影響を除去することのできる積分型Ａ／Ｄ変換器として、例えば「東芝  ＣＭＯＳ  ＡＤコンバータ  データブック：１９９０年版」や「特開昭５３−１０１９６６号公報」に記載されているような、五相積分方式のものが提案されている。
【００１４】
五相積分式のＡ／Ｄ変換器は、図１５（Ａ）に示すように構成されている。即ち、五相積分式のものでは、図１４に示したＡ／Ｄ変換器に対して、入力端子５に、被測定電圧Ｖｉｎ，被測定電圧Ｖｉｎと同極性の所定電圧ＶＲ  ，及び接地電位ＶＧ  （＝０Ｖ）が、夫々、３つの切換スイッチＳ１，Ｓ２，Ｓ３により択一的に入力される点と、演算増幅器１の非反転入力端子に印加される基準電圧Ｖｒｅｆ  が、所定電圧ＶＲ  と接地電位ＶＧ  との中間電圧（＝ＶＲ  ／２）に設定されている点とが、異なっている。尚、被測定電圧Ｖｉｎと所定電圧ＶＲ  と接地電位ＶＧ  との関係は、ＶＲ  ＞Ｖｉｎ＞ＶＧ  になっている。
【００１５】
以下、五相積分式のＡ／Ｄ変換器の動作について、図１５（Ｂ）のタイムチャートに沿って説明する。尚、以下の説明において、切換スイッチＳ１〜Ｓ３の切換（オン／オフ）は、制御回路７が行うものである。また、制御回路７にて実行される後述の時間Ｔ３，Ｔ４の計測は、図１４に示したＡ／Ｄ変換器の場合と全く同様に、クロック発生器８からのクロックをカウントすることで行われる。
【００１６】
「状態１及び状態２」
まず、状態１では、切換スイッチＳ２を予め定められた一定の時間Ｔ３だけオン（短絡）し、この時間Ｔ３の間、積分器に所定電圧ＶＲ  を積分させてその出力電圧Ｖｏを下降させる。そして、次の状態２では、切換スイッチＳ３をオンし、積分器に接地電位ＶＧ  を積分させて出力電圧Ｖｏを上昇させ、この状態を比較器４の出力信号が反転するまで（つまり、出力電圧Ｖｏが比較器４の比較電圧ＶＣ  に達するまで）継続する。
【００１７】
ここで、状態２の終了は、比較器４の出力信号が反転することをもって判定するため、状態２が終了した時点の積分器の出力電圧Ｖｏは、比較電圧ＶＣ  に比較器４のオフセット電圧ＶＯＦを加えた電圧（ＶＣ  ＋ＶＯＦ）となる。そして、後述する状態３では、この電圧（ＶＣ  ＋ＶＯＦ）を起点として積分を開始し、後述する状態５の終了は、積分器の出力電圧Ｖｏが上記電圧（ＶＣ  ＋ＶＯＦ）に再度達することをもって判定するため、比較器４のオフセット電圧ＶＯＦの影響は受けなくなる。尚、以下の説明では、上記電圧（ＶＣ  ＋ＶＯＦ）を改めて比較電圧ＶＣ  とする。
【００１８】
「状態３」
次に、状態３では、切換スイッチＳ２を時間Ｔ３だけオンし、この時間Ｔ３の間、積分器に所定電圧ＶＲ  を積分させて出力電圧Ｖｏを下降させる。すると、比較器４の出力信号は、状態２の終了時における反転方向とは反対の方向に反転する。そして、状態３が終了した時点の出力電圧Ｖｏ（３）  は、下記の式３のようになる。
【００１９】
【数３】
Ｖｏ（３）＝ＶＣ  −（ＶＲ  −Ｖｒｅｆ  ）×Ｔ３／ＣＲ  …（３）
「状態４」
次の状態４では、切換スイッチＳ１を時間Ｔ３だけオンし、この時間Ｔ３の間、積分器に被測定電圧Ｖｉｎを積分させる。よって、このときの積分器の出力電圧Ｖｏは、図１５（Ｂ）の点線で示すように、被測定電圧Ｖｉｎの大きさに応じて様々な経路をたどることとなる。尚、同図において、点線ａは、被測定電圧Ｖｉｎが接地電位ＶＧ  と等しい場合を示し、点線ｂは、被測定電圧Ｖｉｎが基準電圧Ｖｒｅｆ  と等しい場合を示し、点線ｃは、被測定電圧Ｖｉｎが所定電圧ＶＲ  と等しい場合を示している。そして、状態４が終了した時点の出力電圧Ｖｏ（４）  は、下記の式４のようになる。
【００２０】
【数４】
Ｖｏ（４）  ＝Ｖｏ（３）  −（Ｖｉｎ−Ｖｒｅｆ  ）×Ｔ３／ＣＲ  …（４）
「状態５」
そして、最後の状態５では、切換スイッチＳ３をオンし、積分器に接地電位ＶＧ  を積分させて出力電圧Ｖｏを上昇させ、この状態を、比較器４の出力信号が状態２の終了時における反転方向に再度反転するまで継続する。よって、切換スイッチＳ３がオンされてから（つまり、状態５の開始から）比較器４の出力信号が反転するまでの時間をＴ４とすると、状態５が終了した時点の出力電圧Ｖｏ（５）  は、下記の式５のようになる。
【００２１】
【数５】
Ｖｏ（５）  ＝Ｖｏ（４）  −（ＶＧ  −Ｖｒｅｆ  ）×Ｔ４／ＣＲ＝ＶＣ    …（５）
ここで、接地電位ＶＧ  は０Ｖであり、演算増幅器１の非反転入力端子に印加されている基準電圧Ｖｒｅｆ  は、上記所定電圧ＶＲ  の２分の１（＝ＶＲ  ／２）であるため、上記式３〜式５より、被測定電圧Ｖｉｎは、下記の式６となる。
【００２２】
【数６】
Ｖｉｎ／ＶＲ  ＝（Ｔ４／Ｔ３）／２  …（６）
そして、式６から分かるように、時間Ｔ３と設定電圧ＶＲ  は既知であることから、被測定電圧Ｖｉｎは、測定される時間Ｔ４の値によってデジタル値に変換されることとなる。
【００２３】
即ち、五相積分方式では、Ａ／Ｄ変換を実質的に開始する状態３にて、基準電圧Ｖｒｅｆ  よりも大きく設定された所定電圧ＶＲ  を積分することにより、積分器の出力電圧Ｖｏを比較電圧ＶＣ  よりも下降させ、その次の状態４で初めて被測定電圧Ｖｉｎを積分することにより、被測定電圧Ｖｉｎの値が基準電圧Ｖｒｅｆ  （＝ＶＲ  ／２）よりも小さい値であって、積分器の出力電圧Ｖｏが図１５（Ｂ）の点線ａ，ｂに示すように下降しない場合であっても、被測定電圧ＶｉｎのＡ／Ｄ変換が可能となるようにしている。
【００２４】
そして更に、五相積分方式のＡ／Ｄ変換器では、状態１及び状態２において、所定電圧ＶＲ  の積分と接地電位ＶＧ  の積分とを順次行うことで、比較器４の出力信号を所定方向に反転させ、このように比較器４の出力信号が反転した時点から、状態３以降の実質的なＡ／Ｄ変換動作を開始すると共に、比較器４の出力信号が再び上記所定方向に反転した時点で、状態５を終了するようにしているため、比較器４のオフセット電圧に影響されずに、被測定電圧ＶｉｎのＡ／Ｄ変換が可能となる。
【００２５】
【発明が解決しようとする課題】
このように積分型のＡ／Ｄ変換器では、概念的には、未知の被測定電圧と予め設定された既知の設定電圧とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間の比に基づき、被測定電圧をデジタル値に変換しているのであるが、上述したように、従来のＡ／Ｄ変換器では、クロック発生器からのクロックをカウントすることで、積分時間を計測するようにしているため、Ａ／Ｄ変換に要する時間を短くすることができないという問題があった。
【００２６】
つまり、Ａ／Ｄ変換の精度を高めるためには、積分時間を計測する際にカウントするクロック数を大きく設定して、積分時間の計測分解能を上げることとなるが、このためには、高周波のクロックを用いるか、或いは、積分器を構成する積分用コンデンサ及び抵抗器の時定数を大きくして積分時間を長く設定する必要がある。ところが、クロック発生器として用いられる通常の固定発振器では、数十ＭＨｚ程度のクロックしか発生することができないため、積分時間の計測分解能をより向上させるためには、積分器の時定数を大きく設定しなければならず、この結果、積分時間が長くなって被測定電圧のＡ／Ｄ変換に要する時間が長くなってしまうのである。
【００２７】
一方、図１５に示した五相積分式のＡ／Ｄ変換器によれば、Ａ／Ｄ変換が可能な被測定電圧Ｖｉｎの範囲を拡大できるものの、このためには、図１５（Ｂ）に示した「状態３」のように、被測定電圧Ｖｉｎを積分する前に所定電圧ＶＲ  を積分する期間を設けなければならず、Ａ／Ｄ変換に要する時間が長くなってしまう。
【００２８】
また更に、五相積分式のＡ／Ｄ変換器によれば、比較器のオフセット電圧の影響を除去できるものの、このためには、図１５（Ｂ）に示した「状態１」及び「状態２」のように、実質的なＡ／Ｄ変換動作を開始する前に所定電圧ＶＲ  の積分と接地電位ＶＧ  の積分とを順次行う期間を設けなければならず、Ａ／Ｄ変換に要する時間が長くなってしまう。
【００２９】
本発明は、こうした問題に鑑みなされたものであり、被測定電圧のＡ／Ｄ変換時間を短縮することのできるＡ／Ｄ変換器を提供することを目的としている。
【００３０】
【課題を解決するための手段、及び発明の効果】
上記目的を達成するためになされた請求項１に記載のＡ／Ｄ変換器では、入力された電圧を積分して出力する積分器を備えており、積分制御手段が、被測定電圧に応じた電圧及び予め設定された設定電圧のうち、何れか一方の電圧を、所定条件が成立するまでの間、前記積分器に積分させると共に、その積分時間を第１積分時間として計測する第１制御動作と、被測定電圧に応じた電圧及び前記設定電圧のうち、第１制御動作により積分させる方とは異なる他方の電圧を、前記積分器に積分させ、その積分器の出力変化量が、第１制御動作による積分器の出力変化量と一致するまでの時間を、第２積分時間として計測する第２制御動作とを行う。そして、当該Ａ／Ｄ変換器は、積分制御手段により計測された第１積分時間と第２積分時間との比に基づき、被測定電圧をデジタル値に変換する。
【００３１】
つまり、当該Ａ／Ｄ変換器では、未知の被測定電圧に応じた電圧と、予め設定された既知の設定電圧とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間（第１積分時間と第２積分時間）の比に基づき、被測定電圧をデジタル値に変換するようにしている。
【００３２】
尚、被測定電圧に応じた電圧とは、被測定電圧自体であっても良いし、例えば、被測定電圧を所定の比率で増幅した電圧や、被測定電圧と既知の電圧とを加算平均した電圧であっても良い。
ここで特に、請求項１に記載のＡ／Ｄ変換器では、積分制御手段が前記第１積分時間と第２積分時間を計測するための計時手段として、入力信号を反転して出力する反転回路が複数連結され、各反転回路によりパルス信号を順次反転して伝搬する遅延回路を有し、この遅延回路を構成する反転回路のうち予め定められた複数の反転回路から順次出力されるパルス信号の位相差時間を分解能として、時間を２進符号化可能な符号化手段、を備えている。そして、積分制御手段は、この符号化手段によって第１積分時間と第２積分時間の計測を行う。
【００３３】
このような請求項１に記載のＡ／Ｄ変換器によれば、遅延回路を構成する各反転回路の反転動作時間は数百ｐｓｅｃ．程度と非常に小さく、この時間、或いはその数倍の時間を計測分解能として第１積分時間及び第２積分時間の計測が可能となる。よって、従来のＡ／Ｄ変換器のように積分時間を長く設定することなく、積分時間の計測分解能を上げてＡ／Ｄ変換の精度を高めることができ、この結果、被測定電圧のＡ／Ｄ変換を高精度に且つ短時間で行うことができるようになる。
【００３４】
また更に、積分時間を長く設定する必要がないため、積分器を構成する積分用コンデンサの静電容量や積分用抵抗器の抵抗値を小さくすることができ、当該Ａ／Ｄ変換器を１つの半導体チップに集積した場合のチップサイズを、小規模なものにすることができる。
【００３５】
次に、請求項２に記載のＡ／Ｄ変換器では、請求項１に記載のＡ／Ｄ変換器において、符号化手段の遅延回路は、反転回路がリング状に連結されると共に、その反転回路のうちの特定の反転回路が、入力信号の反転動作を外部からの第１信号により制御可能な起動用反転回路として構成され、該起動用反転回路が反転動作を開始することに伴い各反転回路によりパルス信号を順次反転して周回させるパルス周回回路からなる。
【００３６】
そして更に、符号化手段は、前記パルス周回回路に加えて、パルス周回回路内でのパルス信号の周回回数をカウントして、そのカウント数を表す２進デジタル信号を出力するカウンタと、外部からの第２信号が入力された時に、前記カウンタからの２進デジタル信号をラッチして出力するラッチ回路と、パルス周回回路を構成する反転回路のうち予め定められた複数の反転回路の出力信号を取り込み、前記第２信号が入力された時に、前記起動用反転回路の反転動作開始により発生したパルス信号がパルス周回回路内の何れの反転回路に到達しているかを検出して、起動用反転回路から前記パルス信号が到達していると検出した反転回路までの反転回路の数に応じた２進デジタル信号を出力するパルス検出回路と、を備えている。そして、この符号化手段は、ラッチ回路からの２進デジタル信号を上位ビットとし、且つパルス検出回路からの２進デジタル信号を下位ビットとして、第１信号と第２信号との位相差を表す２進デジタル信号を出力するように構成されている。
【００３７】
尚、このようなパルス周回回路を有する符号化手段は、本出願人によって既に出願された特開平３−２２０８１４号公報，特開平６−２１６７２１号公報，特開平７−１８３８００号公報，及び特開平７−２８３７２２号公報に、パルス位相差符号化回路として詳細に記載されている。
【００３８】
即ち、この符号化手段では、第１信号をパルス周回回路の起動用反転回路に入力して、パルス周回回路のパルス周回動作を開始させ、その後、第２信号をラッチ回路及びパルス検出回路に入力すれば、第１信号が入力されてから第２信号が入力されるまでの間にパルス周回回路上をパルス信号が何周周回したかが、カウンタ及びラッチ回路により検出され、第２信号が入力された時点でパルス周回回路内の何れの反転回路にパルス信号が到達しているかが、パルス検出回路により検出される。そして、ラッチ回路からの２進デジタル信号（つまりカウンタのカウント値）を上位ビットとし、パルス検出回路からの２進デジタル信号を下位ビットとした２進デジタル信号が、第１信号が入力されてから第２信号が入力されるまでの間にパルス信号が伝搬した（即ち反転動作した）反転回路の総数に応じた値を表すこととなり、延いては、第１信号と第２信号との位相差（つまり入力時間差）を、各反転回路の反転動作時間或いはその数倍の時間を分解能として符号化した２進デジタル信号として出力されるのである。
【００３９】
ここで特に、請求項２に記載のＡ／Ｄ変換器では、積分制御手段が、第１制御動作を開始して積分器に前記一方の電圧の積分を開始させた時に、前記起動用反転回路へ第１信号を出力してパルス周回回路のパルス周回動作を開始させ、その後、前記カウンタの所定ビットが変化すると、前記所定条件が成立したとして当該第１制御動作を終了すると共に、第２制御動作を開始して積分器に前記他方の電圧の積分を開始させ、更にその後、積分器の出力変化量が第１制御動作による積分器の出力変化量と一致すると、前記ラッチ回路及びパルス検出回路へ第２信号を出力する。
【００４０】
つまり、請求項２に記載のＡ／Ｄ変換器では、積分制御手段が、第１制御動作にて、パルス周回回路のパルス周回動作を開始させてからカウンタの所定ビットが変化するまでの間、積分器に前記一方の電圧を積分させるようにしており、この積分時間（即ち第１積分時間）を、符号化手段のパルス周回回路とカウンタによって計測している。よって、前記一方の電圧の積分が終了した時点（即ち、カウンタの所定ビットが変化して第１積分時間が終了した時点）で、ラッチ回路及びパルス検出回路へ第２信号を出力したと仮定すると、そのとき符号化手段から出力される２進デジタル信号は、カウンタの所定ビットに対応するビットが「１」で、且つそのビットより下位のビットが全て「０」である２進デジタル信号（以下、切換時２進デジタル信号という）となる。
【００４１】
そして、積分制御手段は、カウンタの所定ビットが変化して第１制御動作を終了すると、第２制御動作に移行して、積分器に前記他方の電圧を積分させ、その後、積分器の出力変化量が第１積分時間の出力変化量（即ち、第１制御動作による積分器の出力変化量）と一致すると、符号化手段のラッチ回路及びパルス検出回路へ第２信号を出力するようにしている。よって、このとき符号化手段から出力される２進デジタル信号は、前述した切換時２進デジタル信号に、第２積分時間を表す２進デジタル信号を加算した２進デジタル信号、即ち、第１積分時間と第２積分時間とを加算した時間を表す２進デジタル信号となるため、この２進デジタル信号から前記切換時２進デジタル信号を引くだけで、第２積分時間を表す２進デジタル信号を得ることができる。
【００４２】
しかも、前記一方の電圧を積分する第１積分時間よりも、第２積分時間の方が短いことが予め確定している場合には、積分制御手段が第２信号を出力した後に符号化手段から出力される２進デジタル信号にて、カウンタの所定ビットに対応するビットより下位のビット群は、そのまま第１積分時間と第２積分時間との比を表すこととなるため、この場合には、積分制御手段が第２信号を出力した後に符号化手段から出力される２進デジタル信号にて、カウンタの所定ビットに対応するビットより下位のビット群を、被測定電圧をデジタル値に変換した信号として直接用いることができる。
【００４３】
このように、請求項２に記載のＡ／Ｄ変換器によれば、反転回路の反転動作時間、或いはその数倍の時間を計測分解能として積分時間の計測が可能となるため、被測定電圧のＡ／Ｄ変換を高精度に且つ短時間で行うことができ、しかも、この効果を、簡単な構成で得ることができる。
【００４４】
ところで、請求項１に記載のＡ／Ｄ変換器において、前記一方の電圧を積分する時間（第１積分時間）を決定する上記所定条件としては、請求項２に記載のＡ／Ｄ変換器のように、所定時間が経過するまでの間であっても良いし、請求項３に記載のように、積分器の出力電圧が所定電圧分だけ変化するまでの間であっても良い。
【００４５】
即ち、請求項３に記載のように、積分制御手段が、第１制御動作として、積分器の出力電圧が所定電圧分だけ変化するまでの間、積分器に前記一方の電圧を積分させると共に、その変化に要する時間を第１積分時間として計測するようにしても、未知の被測定電圧に応じた電圧と、予め設定された既知の設定電圧とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間の比に基づき、被測定電圧をデジタル値に変換することとなり、この場合も、請求項１に記載の符号化手段によって積分時間を計測することで、Ａ／Ｄ変換を高精度に且つ短時間で行うことができる。
一方、請求項４に記載のＡ／Ｄ変換器は、所定の基準電圧Ｖｒｅｆ  が非反転入力端子に印加された演算増幅器、該演算増幅器の出力端子と反転入力端子との間に接続された積分用コンデンサ、及び前記演算増幅器の反転入力端子に一方の端子が接続された積分用抵抗器を有し、前記積分用抵抗器の前記反転入力端子とは反対側の端子に入力される電圧を積分して、前記演算増幅器の出力端子から出力する積分器と、該積分器の出力電圧Ｖｏと所定の比較電圧ＶＣ  とを大小比較する比較器と、を備えている。
【００４６】
そして、初期設定手段が、比較器の出力信号がハイレベルからロウレベル或いはロウレベルからハイレベルのうちの何れかの所定方向に反転するように、積分器の出力電圧Ｖｏを変化させ、この初期設定手段の動作により比較器の出力信号が反転すると、積分制御手段が、その時点から予め設定された第１積分時間の間、積分器に被測定電圧に応じた電圧を積分させて、該積分器の出力電圧Ｖｏを比較器の出力信号が前記所定方向とは反対の方向に反転するように変化させる。そして更に、積分制御手段は、第１積分時間が経過すると、積分器に予め設定された設定電圧を積分させて、該積分器の出力電圧Ｖｏを比較器の出力信号が前記所定方向に再度反転するように変化させ、前記設定電圧の積分を開始させてから比較器の出力信号が反転するまでの時間を、第２積分時間として計測する。そして、当該Ａ／Ｄ変換器では、前記第１積分時間と前記第２積分時間との比に基づき、被測定電圧をデジタル値に変換する。
【００４７】
つまり、請求項４に記載の本発明が前提としているＡ／Ｄ変換器では、初期設定手段により積分器の出力電圧Ｖｏが変化されて、比較器の出力信号が所定方向に反転すると、図１４に示した従来のＡ／Ｄ変換器のように、その時点から第１積分時間の間、積分器に被測定電圧に応じた電圧を積分させて、積分器の出力電圧Ｖｏを、比較器の出力信号が前記所定方向とは反対の方向に反転するように、比較器の比較電圧ＶＣ  から遠ざけ、第１積分時間が経過すると、今度は、積分器に既知の設定電圧を積分させて、積分器の出力電圧Ｖｏを比較器の比較電圧ＶＣ  に戻し、設定電圧の積分を開始してから比較器の出力信号が前記所定方向に再度反転するまでの時間を、第２積分時間として計測するようにしている。
【００４８】
そして、このように比較器の出力信号が所定方向に反転した時点から、被測定電圧に応じた電圧の積分を開始し、比較器の出力信号が再び上記所定方向に反転した時点で、第２積分時間の計測を終了するため、被測定電圧に応じた電圧を第１積分時間だけ積分した際の積分器の出力変化量と、設定電圧を第２積分時間だけ積分した際の積分器の出力変化量とを、比較器のオフセット電圧に影響されずに一致させることができ、この結果、被測定電圧を正確にＡ／Ｄ変換することが可能となる。
【００４９】
ここで、被測定電圧に応じた電圧の積分を開始する前に、比較器の出力信号を所定方向に反転させるためには、図１５（Ｂ）に示した五相積分方式の「状態１」及び「状態２」の様に、まず、第２積分時間の計測時に積分する設定電圧とは基準電圧Ｖｒｅｆ  を基準として反対の極性である電圧を積分して、積分器の出力電圧Ｖｏを比較器の比較電圧ＶＣ  から遠ざけ、次いで、設定電圧を積分して積分器の出力電圧Ｖｏを比較電圧ＶＣ  に戻す、といった具合に２種類の電圧を順次積分する期間を設けることが考えられるが、このようにするとＡ／Ｄ変換に要する時間が長くなってしまう。
【００５０】
そこで特に、請求項４に記載のＡ／Ｄ変換器では、初期設定手段が、抵抗器とスイッチ素子とを直列接続してなると共に、積分器を形成する積分用コンデンサと並列に接続された電圧設定用回路を備えている。そして、初期設定手段は、電圧設定用回路のスイッチ素子を短絡させた状態で、積分器の積分用抵抗器に所定電圧を印加することにより、積分器の出力電圧Ｖｏを、比較器の出力信号が前記所定方向に反転する電圧の近傍の電圧に保持させ、その後、前記スイッチ素子を開放させると共に、積分用抵抗器に前記設定電圧を印加して、積分器に前記設定電圧を積分させることにより、比較器の出力信号が前記所定方向に反転するように積分器の出力電圧Ｖｏを変化させる。
【００５１】
つまり、請求項４に記載のＡ／Ｄ変換器では、積分器の出力電圧Ｖｏを、比較器の出力信号が前記所定方向に反転する手前の電圧に保持させておき、積分器に設定電圧を積分させて、その出力電圧Ｖｏを上記保持させた電圧から変化させることにより、比較器の出力信号を反転させるようにしている。
【００５２】
従って、請求項４に記載のＡ／Ｄ変換器によれば、従来の五相積分方式のように、２種類の電圧を順次積分する期間を設ける必要がなく、被測定電圧のＡ／Ｄ変換動作を開始してから、より早く比較器の出力信号を所定方向に反転させることができ、この結果、被測定電圧のＡ／Ｄ変換に要する時間を短縮することができる。
【００５３】
一方次に、請求項５に記載のＡ／Ｄ変換器は、前述した請求項４に記載のＡ／Ｄ変換器の前提構成と同様の構成を前提としているが、積分器を形成する演算増幅器の非反転入力端子に印加される基準電圧Ｖｒｅｆ  が、予め設定された設定電圧（即ち、第２積分時間の計測時に積分する電圧）Ｖαと該設定電圧Ｖαとは異なる第２の設定電圧Ｖβとの間の電圧に設定されている。
【００５４】
そして、請求項５に記載のＡ／Ｄ変換器においても、請求項４に記載のＡ／Ｄ変換器と同様に、初期設定手段の動作により比較器の出力信号が所定方向に反転すると、その時点から第１積分時間の間、積分器に被測定電圧に応じた電圧を積分させて、その出力電圧Ｖｏを比較器の比較電圧ＶＣ  から遠ざけ、第１積分時間が経過すると、積分器に設定電圧Ｖαを積分させて、その出力電圧Ｖｏを比較器の比較電圧ＶＣ  に戻すと共に、設定電圧Ｖαの積分を開始してから比較器の出力信号が前記所定方向に再度反転するまでの時間を、第２積分時間として計測する。
【００５５】
ここで、被測定電圧に応じた電圧として、被測定電圧自体を積分するように構成すると、「従来の技術」の項で説明したように、被測定電圧が基準電圧Ｖｒｅｆ  よりも設定電圧Ｖα側の電圧であった場合、即ち、積分する被測定電圧と設定電圧Ｖαとが、積分器の基準電圧Ｖｒｅｆ  から見て同じ極性であった場合には、被測定電圧を積分した場合と設定電圧Ｖαを積分した場合とで、積分器の出力電圧Ｖｏの変化方向が同じになってしまい、Ａ／Ｄ変換ができなくなる。
【００５６】
そこで特に、請求項５に記載のＡ／Ｄ変換器では、積分器の基準電圧Ｖｒｅｆ  を、設定電圧Ｖαと第２の設定電圧Ｖβとの間の中心電圧（（Ｖα＋Ｖβ）／２）、或いは該中心電圧と設定電圧Ｖαとの間の電圧に設定すると共に、積分制御手段は、第１積分時間の間、被測定電圧と第２の設定電圧Ｖβとを加算平均した電圧を、被測定電圧に応じた電圧として積分器に積分させるようにしている。
【００５７】
このような請求項５に記載のＡ／Ｄ変換器によれば、被測定電圧が基準電圧Ｖｒｅｆ  よりも設定電圧Ｖα側の電圧であっても、被測定電圧に応じた電圧として第１積分時間中に積分される電圧、即ち、被測定電圧と第２の設定電圧Ｖβとを加算平均した電圧は、基準電圧Ｖｒｅｆ  から見て設定電圧Ｖαの側ではなく、第２の設定電圧Ｖβの側の値となる。よって、被測定電圧が設定電圧Ｖαと第２の設定電圧Ｖβとの間の何れの電圧であっても、被測定電圧に応じた電圧を積分する場合と設定電圧Ｖαを積分する場合とで、積分器の出力電圧Ｖｏを反対方向に変化させることができ、この結果、Ａ／Ｄ変換が可能な被測定電圧の電圧範囲が制約されることは無い。
【００５８】
そして、請求項５に記載のＡ／Ｄ変換器によれば、図１５（Ｂ）に示した五相積分方式の「状態３」の如き追加の積分期間を設ける必要がないため、被測定電圧のＡ／Ｄ変換時間を長くしてしまうことなく、Ａ／Ｄ変換が可能な被測定電圧の電圧範囲を拡大することができるのである。
【００５９】
次に、請求項６に記載のＡ／Ｄ変換器では、請求項５に記載のＡ／Ｄ変換器において、積分器が、演算増幅器の反転入力端子に一方の端子が接続された２つの積分用抵抗器を有しており、積分制御手段は、第１積分時間の間、前記２つの各積分用抵抗器に被測定電圧と第２の設定電圧Ｖβとを夫々印加することにより、積分器に被測定電圧と第２の設定電圧Ｖβとを加算平均した電圧を積分させ、第１積分時間が経過すると、前記２つの各積分用抵抗器に設定電圧Ｖαを夫々印加することにより、積分器に設定電圧Ｖαを積分させる。
【００６０】
このような請求項６に記載のＡ／Ｄ変換器によれば、被測定電圧と第２の設定電圧Ｖβとを加算平均するための特別なバッファ等を設けることなく、請求項５に記載のＡ／Ｄ変換器による効果を得ることができる。
次に、請求項７に記載のＡ／Ｄ変換器では、請求項５に記載のＡ／Ｄ変換器において、被測定電圧に応じた電圧（つまり、被測定電圧と第２の設定電圧Ｖβとを加算平均した電圧）の積分を開始する前に比較器の出力信号を所定方向に反転させる初期設定手段が、請求項４に記載のＡ／Ｄ変換器と全く同様の初期設定手段からなる。
【００６１】
よって、請求項７に記載のＡ／Ｄ変換器によれば、請求項５に記載のＡ／Ｄ変換器による効果と、請求項４に記載のＡ／Ｄ変換器による効果とを、合わせて得ることができ、被測定電圧のＡ／Ｄ変換に要する時間を一層短縮することができる。
【００６２】
次に、請求項８に記載のＡ／Ｄ変換器では、請求項６に記載のＡ／Ｄ変換器において、初期設定手段が、請求項４に記載のＡ／Ｄ変換器と同様に、抵抗器とスイッチ素子とを直列接続してなると共に、積分器を形成する積分用コンデンサと並列に接続された電圧設定用回路を備えている。そして、初期設定手段は、電圧設定用回路のスイッチ素子を短絡させた状態で、前記２つの積分用抵抗器のうちの一方の積分用抵抗器に、前記第２の設定電圧Ｖβを印加することにより、積分器の出力電圧Ｖｏを、比較器の出力信号が前記所定方向に反転する電圧の近傍の電圧に保持させ、その後、前記スイッチ素子を開放させると共に、前記２つの各積分用抵抗器に前記設定電圧Ｖαを夫々印加して、積分器に前記設定電圧Ｖαを積分させることにより、比較器の出力信号が前記所定方向に反転するように積分器の出力電圧Ｖｏを変化させる。
【００６３】
つまり、請求項８に記載のＡ／Ｄ変換器では、積分器の出力電圧Ｖｏを、比較器の出力信号が前記所定方向に反転する手前の電圧に保持させるべく、積分用抵抗器に印加する所定電圧として、第２の設定電圧Ｖβを用いている。
そして、このような請求項８に記載のＡ／Ｄ変換器によれば、請求項６に記載のＡ／Ｄ変換器による効果と、請求項４に記載のＡ／Ｄ変換器による効果とを、特別な電圧を追加して設けることなく得ることができる。
【００６４】
一方、請求項９に記載のＡ／Ｄ変換器では、請求項４ないし請求項８の何れかに記載のＡ／Ｄ変換器において、積分制御手段が前記第１積分時間と前記第２積分時間を計測するための計時手段として、請求項１に記載のＡ／Ｄ変換器が備えた符号化手段と全く同様の符号化手段を備えている。
【００６５】
従って、請求項９に記載のＡ／Ｄ変換器によれば、請求項４〜請求項８の夫々に記載の各Ａ／Ｄ変換器において、請求項１に記載のＡ／Ｄ変換器と同様に、積分時間を長く設定することなく、積分時間の計測分解能を上げてＡ／Ｄ変換の精度を高めることができ、この結果、被測定電圧のＡ／Ｄ変換に要する時間をより一層短時することができる。
【００６６】
次に、請求項１０に記載のＡ／Ｄ変換器では、請求項９に記載のＡ／Ｄ変換器において、符号化手段が、請求項２に記載のＡ／Ｄ変換器が備えた符号化手段と全く同様の、パルス周回回路，カウンタ，ラッチ回路，及びパルス検出回路を備えた符号化手段からなる。
【００６７】
そして、前記積分制御手段は、積分器に被測定電圧に応じた電圧の積分を開始させた時に、起動用反転回路へ第１信号を出力してパルス周回回路のパルス周回動作を開始させ、その後、カウンタの所定ビットが変化すると、第１積分時間が経過したとして積分器に設定電圧の積分を開始させ、更にその後、比較器の出力信号が前記所定方向に反転すると、ラッチ回路及びパルス検出回路へ第２信号を出力するように構成されている。
【００６８】
つまり、請求項１０に記載のＡ／Ｄ変換器では、積分制御手段が、パルス周回回路のパルス周回動作を開始させてからカウンタの所定ビットが変化するまでの間、積分器に被測定電圧に応じた電圧を積分させるようにしており、この積分時間（即ち第１積分時間）を、符号化手段のパルス周回回路とカウンタによって計測している。そして、積分制御手段は、カウンタの所定ビットが変化すると、積分器に前記設定電圧を積分させ、その後、比較器の出力信号が反転すると、ラッチ回路及びパルス検出回路へ第２信号を出力して、符号化手段から、第１積分時間と第２積分時間とを加算した時間を表す２進デジタル信号を出力させるようにしている。
【００６９】
そして、このような請求項１０に記載のＡ／Ｄ変換器によれば、請求項４〜請求項８の夫々に記載の各Ａ／Ｄ変換器において、請求項２に記載のＡ／Ｄ変換器と同様の効果、即ち、簡単な構成で被測定電圧のＡ／Ｄ変換を高精度に且つ短時間で行うことができるという効果を合わせて得ることができる。
【００７０】
【発明の実施の形態】
以下、本発明が適用された実施例について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されることなく、本発明の技術的範囲に属する限り、種々の形態を採り得ることは言うまでもない。
【００７１】
［第１実施例］
まず図１は、外部から入力される被測定電圧Ｖｉｎに対応した２進デジタル信号を出力する、第１実施例の積分型Ａ／Ｄ変換器の構成を表す構成図である。尚、本実施例のＡ／Ｄ変換器は、設定電圧としての接地電位ＶＧ  （＝０Ｖ）から第２の設定電圧としての電源電圧ＶＤＤ（本実施例では５Ｖ）までの範囲内で、被測定電圧Ｖｉｎが変化することを想定して構成されている。
【００７２】
図１に示すように、第１実施例のＡ／Ｄ変換器は、演算増幅器（オペアンプ）１１，演算増幅器１１の出力端子と反転入力端子との間に接続された積分用コンデンサ１２，及び演算増幅器１１の反転入力端子に一方の端子が夫々接続された２つの積分用抵抗器１３ａ，１３ｂからなる積分器と、この積分器の出力電圧（即ち演算増幅器１１の出力電圧）Ｖｏが非反転入力端子に入力された比較器１４と、積分用抵抗器１３ａの演算増幅器１１とは反対側の端子に、接地電位ＶＧ  と電源電圧ＶＤＤとを切り換えて印加するためのスイッチ素子１６ａと、積分用抵抗器１３ｂの演算増幅器１１とは反対側の端子に、被測定電圧Ｖｉｎと接地電位ＶＧ  とを切り換えて印加するためのスイッチ素子１６ｂと、抵抗器１７とスイッチ素子１８とを直列接続してなると共に、上記積分器を形成する積分用コンデンサ１２と並列に接続された電圧設定用回路とを備えている。
【００７３】
そして、演算増幅器１１の非反転入力端子には、接地電位ＶＧ  と電源電圧ＶＤＤとの間の中心電圧（＝ＶＤＤ／２）が、基準電圧Ｖｒｅｆ  として印加されており、この基準電圧Ｖｒｅｆ  は、比較器１４が積分器の出力電圧Ｖｏと大小比較するための比較電圧として、比較器１４の反転入力端子にも印加されている。
【００７４】
そして更に、本第１実施例のＡ／Ｄ変換器は、上記スイッチ素子１６ａ，１６ｂ，１８を切換信号φ１〜φ４によって制御する制御回路２０と、この制御回路２０から第１信号ＰＡが出力されてから第２信号ＰＢが出力されるまでの時間を２進符号化して、その時間を表す２進デジタル信号を出力するパルス位相差符号化回路（以下、ＴＡＤという）２２と、上記切換信号φ１〜φ４のうちのφ２がロウレベルからハイレベルに立ち上がると、その時点でＴＡＤ２２から出力されている２進デジタル信号をラッチして出力するレジスタ２４とを備えている。
【００７５】
ここで、スイッチ素子１６ａは、制御回路２０からの切換信号φ１或いはφ３がハイレベルであるときに、接点が電源電圧ＶＤＤ側に切り換わって積分用抵抗器１３ａに電源電圧ＶＤＤを印加し、制御回路２０からの切換信号φ２或いはφ４がハイレベルであるときに、接点が接地電位ＶＧ  側に切り換わって積分用抵抗器１３ａに接地電位ＶＧ  を印加する。また、スイッチ素子１６ｂは、制御回路２０からの切換信号φ３がハイレベルのときに、接点が被測定電圧Ｖｉｎ側に切り換わって積分用抵抗器１３ｂに被測定電圧Ｖｉｎを印加し、制御回路２０からの切換信号φ２或いはφ４がハイレベルであるときに、接点が接地電位ＶＧ  側に切り換わって積分用抵抗器１３ｂに接地電位ＶＧ  を印加する。また更に、スイッチ素子１８は、制御回路２０からの切換信号φ１がハイレベルであるときに短絡して、抵抗器１７を積分用コンデンサ１２と並列に接続させる。
【００７６】
よって、後述するように制御回路２０が切換信号φ１をハイレベルで出力したときには、スイッチ素子１８が短絡すると共に、スイッチ素子１６ａの接点が電源電圧ＶＤＤ側に切り換わり、積分器は、反転入力端子の電圧が非反転入力端子に印加されている基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）と等しくなるように、出力電圧Ｖｏを変化させるため、このときの積分器の出力電圧Ｖｏは、下記の式７に示すように、積分用抵抗器１３ａの抵抗値Ｒと抵抗器１７の抵抗値ｒとで決まる電圧ＶＳ  となる。尚、以下、この電圧を初期電圧ＶＳ  という。
【００７７】
【数７】
ＶＳ  ＝（ＶＤＤ／２）×（１−ｒ／Ｒ）  …（７）
そして、式７から分かるように、この初期電圧ＶＳ  は、上記基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）よりも低くなる（換言すれば、接地電位ＶＧ  側になる）が、本第１実施例では、初期電圧ＶＳ  が基準電圧Ｖｒｅｆ  よりも少しだけ低くなるように、抵抗器１７の抵抗値ｒを、積分用抵抗器１３ａの抵抗値Ｒに対して十分小さい値に設定している。また、本第１実施例において、２つの積分用抵抗器１３ａ，１３ｂの抵抗値は、共に同じ値に設定している。
【００７８】
次に、ＴＡＤ（パルス位相差符号化回路）２２について説明する。尚、この種のパルス位相差符号化回路の構成及び動作については、前述した特開平３−２２０８１４号公報や特開平６−２１６７２１号公報等に詳細に記載されているため、ここでは、図２を用いて簡単に説明する。
【００７９】
図２に示す如く、ＴＡＤ２２は、起動用反転回路としての２入力ナンドゲートＮＡＮＤと複数のインバータＩＶとを順次リング状に連結してなり、ナンドゲートＮＡＮＤのインバータＩＶとは接続されない方の入力端子に、制御回路２０からの第１信号ＰＡが入力されたパルス周回回路２３を備えている。このパルス周回回路２３は、制御回路２０からの第１信号ＰＡがロウレベルのときには、ナンドゲートＮＡＮＤの出力がハイレベルになると共に、ナンドゲートＮＡＮＤの１段前に接続されたインバータＩＶからナンドゲートＮＡＮＤへの出力もハイレベルとなり、この状態で安定するように構成されている。そして、第１信号ＰＡがロウレベルからハイレベルになると、ナンドゲートＮＡＮＤが入力信号の反転動作を開始して、以後、各反転回路（即ちナンドゲートＮＡＮＤ及びインバータＩＶ）によりパルス信号を順次反転して周回させる。
【００８０】
また更に、ＴＡＤ２２は、パルス周回回路２３を構成する何れかの反転回路から出力されるパルス信号の立上りエッジ（又は立下がりエッジ）をカウントすることにより、パルス周回回路２３内でパルス信号が何回周回したかをカウントし、そのカウント数を表す２進デジタル信号（本実施例では１０ビットデータ）を出力するカウンタ２６と、制御回路２０からの第２信号ＰＢがロウレベルからハイレベルに変化した時（第２信号ＰＢの立上りタイミング）に、カウンタ２６からの１０ビットデータをラッチして出力するラッチ回路２８と、パルス周回回路２３を構成する反転回路のうち予め定められた複数の反転回路の出力信号を受け、上記第２信号ＰＢがロウレベルからハイレベルに変化した時に、パルス信号がパルス周回回路２３内の何れの反転回路に到達しているかを検出するパルスセレクタ３０と、パルスセレクタ３０からの信号に基づき、パルス周回回路２３のナンドゲートＮＡＮＤから数えて、パルスセレクタ３０により検出された反転回路が何段目に位置しているかを示す２進デジタル信号（即ち、ナンドゲートＮＡＮＤからパルス信号が到達していると検出された反転回路までの反転回路の数に応じた２進デジタル信号であり、本実施例では５ビットデータ）を出力するエンコーダ３２とを備えている。
【００８１】
このＴＡＤ２２では、パルス周回回路２３のナンドゲートＮＡＮＤに入力される第１信号ＰＡをロウレベルからハイレベルにして、パルス周回回路２３のパルス周回動作を開始させ、その後、ラッチ回路２８及びパルスセレクタ３０に入力される第２信号ＰＢをロウレベルからハイレベルに変化させれば、第１信号ＰＡがハイレベルになってから第２信号ＰＢが立ち上がるまでの間にパルス周回回路２３上をパルス信号が何周周回したかが、カウンタ２６及びラッチ回路２８により検出され、第２信号ＰＢが立ち上がった時点でパルス周回回路２３内の何れの反転回路にパルス信号が到達しているかが、パルス検出回路としてのパルスセレクタ３０及びエンコーダ３２により検出される。そして、ラッチ回路２８からの１０ビットデータ（つまりカウンタ２６のカウント値）を上位ビットとし、エンコーダ３２からの５ビットデータを下位ビットとした１５ビットデータが、第１信号ＰＡがハイレベルになってから第２信号ＰＢが立ち上がるまでの間にパルス信号が伝搬した（即ち反転動作した）反転回路の総数に応じた値を表すこととなり、延いては、第１信号ＰＡと第２信号ＰＢとの位相差（つまり入力時間差）を、各反転回路の反転動作時間或いはその数倍の時間を分解能として符号化した２進デジタル信号として出力される。
【００８２】
次に、制御回路２０は、図３に示す如く、３段のシフトレジスタを形成する３個のＤタイプフリップフロップ（以下、単にフリップフロップという）Ｆ１，Ｆ２，Ｆ３と、クロック（Ｃ）端子が上記各フリップフロップＦ１〜Ｆ３のクロック端子と共通に接続されると共に、データ（Ｄ）端子が上記シフトレジスタを形成する３段目のフリップフロップＦ３のＱバー出力（ＱＢ）端子に接続され、更にＱバー出力端子が上記シフトレジスタを形成する１段目のフリップフロップＦ１のデータ端子に接続されたフリップフロップＦ４と、外部からのクロックＣＬＫとフリップフロップＦ４のＱバー出力とが入力されたアンドゲート３４と、比較器１４の出力信号ＣＭＰとフリップフロップＦ１のＱ出力とが入力されたアンドゲート３６と、ＴＡＤ２２を構成するカウンタ２６の最上位ビットＭＳＢとフリップフロップＦ２のＱ出力とが入力されたアンドゲート３８と、比較器１４の出力信号ＣＭＰとフリップフロップＦ３のＱ出力とが入力されたアンドゲート４０と、上記４つのアンドゲート３４〜４０の出力の論理和信号を、上記フリップフロップＦ１〜Ｆ４のクロック端子へ出力する４入力オアゲート４２と、外部からのリセット信号ＲＳＴを反転して、上記フリップフロップＦ１〜Ｆ４のリセット（ＲＢ）端子へ出力するインバータ４４とを備えている。
【００８３】
また更に、制御回路２０は、アンドゲート３６の出力がクロック端子に入力され、データ端子に電源電圧ＶＤＤが印加されたフリップフロップＦ５と、アンドゲート４０の出力と外部からのリセット信号ＲＳＴとの否定論理和信号を、フリップフロップＦ５のリセット端子へ出力するノアゲート４６と、フリップフロップＦ５のＱ出力とカウンタ２６の最上位ビットＭＳＢとの論理和信号を出力するオアゲート４８とを備えている。
【００８４】
そして、このように構成された制御回路２０では、フリップフロップＦ４のＱバー出力を、スイッチ素子１６ａ及び１８への切換信号φ１として出力し、フリップフロップＦ１のＱ出力を、スイッチ素子１６ａ及び１６ｂへの切換信号φ２として出力し、フリップフロップＦ２のＱ出力を、スイッチ素子１６ａ及び１６ｂへの切換信号φ３として出力し、フリップフロップＦ３のＱ出力を、スイッチ素子１６ａ及び１６ｂへの切換信号φ４として出力する。また、オアゲート４８の出力を、ＴＡＤ２２を構成するパルス周回回路２３への第１信号ＰＡとして出力し、フリップフロップＦ５のＱバー出力を、ＴＡＤ２２を構成するラッチ回路２８及びパルスセレクタ３０への第２信号ＰＢとして出力する。
【００８５】
次に、以上のように構成された第１実施例のＡ／Ｄ変換器の動作について、図４に示すタイムチャートに沿って説明する。
まず、外部からのリセット信号ＲＳＴがハイレベルである初期状態では、制御回路２０の全フリップフロップＦ１〜Ｆ５がリセットされて、切換信号φ１〜φ４のうち、切換信号φ１だけがハイレベルとなる。よって、前述したように、スイッチ素子１８が短絡すると共に、スイッチ素子１６ａの接点が電源電圧ＶＤＤ側に切り換わるため、積分器の出力電圧Ｖｏは、基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）よりも若干低い初期電圧ＶＳ  に保持される（式７参照）。
【００８６】
そして、リセット信号ＲＳＴがハイレベルからロウレベルに変化して、フリップフロップＦ１〜Ｆ５のリセットが解除され、その後、図４の時刻ｔ１に示す如く、外部からのクロックＣＬＫが立ち上がると、制御回路２０において、アンドゲート３４からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力されるため、切換信号φ１〜φ４のうち、切換信号φ２だけがハイレベルとなる。
【００８７】
すると、スイッチ素子１８が開放すると共に、スイッチ素子１６ａの接点とスイッチ素子１６ｂの接点とが両方共に接地電位ＶＧ  側に切り換わり、積分器が接地電位ＶＧ  の積分を開始する。そして、積分器の出力電圧Ｖｏは、接地電位ＶＧ  の積分に伴って、初期電圧ＶＳ  から上昇することとなる。また、切換信号φ２がハイレベルに変化したタイミングで、レジスタ２４は、そのときＴＡＤ２２から出力されている２進デジタル信号（１５ビットデータ）をラッチして出力する。
【００８８】
その後、積分器の出力電圧Ｖｏが上昇して、比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を越えると、時刻ｔ２に示す如く、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに変化（反転）する。尚、時刻ｔ２は、実際には、積分器の出力電圧Ｖｏが、基準電圧Ｖｒｅｆ  に対して比較器１４のオフセット電圧を加えた電圧に達した時点である。
【００８９】
すると、制御回路２０において、今度はアンドゲート３６からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、切換信号φ１〜φ４のうち、切換信号φ３だけがハイレベルとなる。また、これと同時に、アンドゲート３６からフリップフロップＦ５のクロック端子に立上りエッジが入力され、オアゲート４８の出力である第１信号ＰＡがロウレベルからハイレベルへ変化すると共に、フリップフロップＦ５のＱバー出力である第２信号ＰＢがハイレベルからロウレベルへ変化する。
【００９０】
そして、上記のように切換信号φ３がハイレベルになると、スイッチ素子１６ａの接点が電源電圧ＶＤＤ側に切り換わると共に、スイッチ素子１６ｂの接点が被測定電圧Ｖｉｎ側に切り換わり、これにより、積分器は、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した電圧（（Ｖｉｎ＋ＶＤＤ）／２）の積分を開始することとなる。また、上記のように第１信号ＰＡがハイレベルに変化すると、ＴＡＤ２２のパルス周回回路２３が、パルス信号の周回動作を開始する。尚、以下の説明において、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した電圧を、単に、加算平均電圧ＶＨ  ともいう。
【００９１】
ここで、上記加算平均電圧ＶＨ  （＝（Ｖｉｎ＋ＶＤＤ）／２）は、被測定電圧Ｖｉｎが接地電位ＶＧ  と電源電圧ＶＤＤとの間の範囲内にあれば、常に、基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）から電源電圧ＶＤＤまでの電圧となる。よって、切換信号φ３がハイレベルになって積分器が上記加算平均電圧ＶＨ  の積分を開始すれば、積分器の出力電圧Ｖｏは、常に下降する。尚、このように積分器の出力電圧Ｖｏが下降し始めると、比較器１４の出力信号ＣＭＰは、前述した時刻ｔ２の反転方向とは反対の方向、即ちハイレベルからロウレベルへ反転する。
【００９２】
そして、時刻ｔ２にて第１信号ＰＡがハイレベルに変化してから、パルス周回回路２３上をパルス信号が２９  回だけ周回すると、時刻ｔ３に示す如く、ＴＡＤ２２にてカウンタ２６の最上位ビットＭＳＢが「０」（＝ロウレベル）から「１」（＝ハイレベル）へ変化する。
【００９３】
すると、制御回路２０において、今度はアンドゲート３８からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、切換信号φ１〜φ４のうち、切換信号φ４だけがハイレベルとなる。そして、切換信号φ４がハイレベルになると、時刻ｔ２の場合と同様に、スイッチ素子１６ａの接点とスイッチ素子１６ｂの接点とが両方共に接地電位ＶＧ  側に切り換わって、積分器が接地電位ＶＧ  の積分を開始し、これにより、積分器の出力電圧Ｖｏは、時刻ｔ３の時点から上昇することとなる。
【００９４】
そして、その後、積分器の出力電圧Ｖｏが比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を越えると、時刻ｔ４に示す如く、比較器１４の出力信号ＣＭＰが再度ロウレベルからハイレベルへ反転する。尚、時刻ｔ４も、時刻ｔ２と同様に、積分器の出力電圧Ｖｏが、基準電圧Ｖｒｅｆ  に対して比較器１４のオフセット電圧を加えた電圧に達した時点である。
【００９５】
すると、制御回路２０において、今度はアンドゲート４０からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、切換信号φ１〜φ４のうち切換信号φ１だけがハイレベルの状態に戻る。また、これと同時に、アンドゲート４０からノアゲート４６を介して、フリップフロップＦ５のリセット端子にロウレベルの信号が入力されるため、フリップフロップＦ５がリセットされて、そのＱバー出力である第２信号ＰＢが、ロウレベルからハイレベルへ変化する。
【００９６】
そして、このように第２信号ＰＢが立ち上がると、ＴＡＤ２２が、時刻ｔ２で第１信号ＰＡがハイレベルになってから時刻ｔ４で第２信号ＰＢが立ち上がるまでの時間を表す、１５ビットのデータを出力することとなる。
その後、パルス周回回路２３でのパルス周回回数が２１０回に達して、時刻ｔ５に示すように、カウンタ２６の最上位ビットＭＳＢが「０」になると（即ち、カウンタ２６がオーバーフローして、その全ビットが「０」になると）、オアゲート４８から出力される第１信号ＰＡがハイレベルからロウレベルに戻って、パルス周回回路２３のパルス周回動作が停止する。
【００９７】
そして、更にその後、外部からのクロックＣＬＫが再び立ち上がると、前述したように、切換信号φ２だけがハイレベルとなって、積分器による接地電位ＶＧ  の積分が開始され、この時点で、前述した時刻ｔ４でＴＡＤ２２から新たに出力された１５ビットデータが、レジスタ２４にラッチされる。尚、本第１実施例では、ＴＡＤ２２のデータがレジスタ２４にラッチされると、その直後に、カウンタ２６，ラッチ回路２８，及びパルスセレクタ３０の記憶内容がクリアされるようになっている。
【００９８】
以後は、前述した時刻ｔ１以降と同様の動作が繰り返される。そして、本実施例のＡ／Ｄ変換器では、切換信号φ２がロウレベルからハイレベルに変化した時にレジスタ２４によりラッチされたＴＡＤ２２からの１５ビットデータにて、カウンタ２６の最上位ビットＭＳＢに対応するビットより下位のビット群、即ち、レジスタ２４によりラッチされた１５ビットデータのうち、最上位ビットを除く１４ビットのデータを、被測定電圧Ｖｉｎの値を表す２進デジタル信号として、外部へ出力する。
【００９９】
以上のように、本第１実施例のＡ／Ｄ変換器では、まず、スイッチ素子１８を短絡させた状態で、一方の積分用抵抗器１３ａにスイッチ素子１６ａを介して電源電圧ＶＤＤを印加することにより、積分器の出力電圧Ｖｏを、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転する近傍の初期電圧ＶＳ  （即ち基準電圧Ｖｒｅｆ  よりも若干低い電圧）に保持させておき（時刻ｔ１以前）、その後、スイッチ素子１８を開放すると共に、スイッチ素子１６ａ，１６ｂを介し２つの積分用抵抗器１３ａ，１３ｂに接地電位ＶＧ  を夫々印加して、積分器に接地電位ＶＧ  を積分させることにより、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転するように積分器の出力電圧Ｖｏを上昇させるようにしている（時刻ｔ１から時刻ｔ２）。
【０１００】
そして、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転すると（時刻ｔ２）、第１信号ＰＡをハイレベルにしてパルス周回回路２３のパルス周回動作を開始させ、カウンタ２６の最上位ビットＭＳＢが「１」に変化するまでの間、積分器に被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した加算平均電圧ＶＨ  を積分させて、積分器の出力電圧Ｖｏを、比較器１４の出力信号ＣＭＰがハイレベルからロウレベルに反転するように下降させ、その後、カウンタ２６の最上位ビットＭＳＢが「１」に変化すると（時刻ｔ３）、今度は、積分器に接地電位ＶＧ  を積分させて、積分器の出力電圧Ｖｏを、比較器１４の出力信号ＣＭＰが再びロウレベルからハイレベルに反転するように上昇させるようにしており、比較器１４の出力信号ＣＭＰが反転すると（時刻ｔ４）、ＴＡＤ２２への第２信号ＰＢを立ち上げて、ＴＡＤ２２に時刻ｔ２から時刻ｔ４までの時間を表す２進デジタル信号を出力させている。
【０１０１】
ここで、時刻ｔ２で比較器１４の出力信号ＣＭＰが反転してから、カウンタ２６の最上位ビットＭＳＢが「１」に変化した時刻ｔ３までの間に、加算平均電圧ＶＨ  を積分したことによる積分器の出力変化電圧Ｖａは、下記の式８となり、また、時刻ｔ３から、比較器１４の出力信号ＣＭＰが再び反転する時刻ｔ４までの間に、接地電位ＶＧ  を積分したことによる積分器の出力変化電圧Ｖｂは、下記の式９となる。
【０１０２】
尚、式８において、「  ∫＿（０）＾（Ｔａ）［（Ｖｉｎ＋ＶＤＤ）／２−ＶＤＤ／２］ｄｔ」は、加算平均電圧ＶＨ  と基準電圧Ｖｒｅｆ  との差［（Ｖｉｎ＋ＶＤＤ）／２−ＶＤＤ／２］を時間Ｔａだけ積分した値であり、時間Ｔａは、図４に示す如く時刻ｔ２から時刻ｔ３までの時間に相当している。また同様に、式９において、「  ∫＿（０）＾（Ｔｂ）［０−ＶＤＤ／２］ｄｔ」は、接地電位ＶＧ  と基準電圧Ｖｒｅｆ  との差［０−ＶＤＤ／２］を時間Ｔｂだけ積分した値であり、時間Ｔｂは、図４に示す如く時刻ｔ３から時刻ｔ４までの時間に相当している。そして、式８，９において、「Ｃ」は積分用コンデンサ１２の静電容量であり、「Ｒ」は積分用抵抗器１３ａ，１３ｂの合成抵抗値である。
【０１０３】
【数８】
0003572809.tif 000002
【０１０４】
【数９】
0003572809.tif 000003
そして、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに変化した時点から、加算平均電圧ＶＨ  の積分を開始し、同様に比較器１４の出力信号ＣＭＰが再びロウレベルからハイレベルに変化した時点で、接地電位ＶＧ  の積分を終了するようにしているいるため、上記出力変化電圧Ｖａの絶対値（即ち、加算平均電圧ＶＨ  を時間Ｔａだけ積分した際の積分器の出力変化量）と、上記出力変化電圧Ｖｂの絶対値（即ち、接地電位ＶＧ  を時間Ｔｂだけ積分した際の積分器の出力変化量）とは、共に等しくなり、Ｖａ＋Ｖｂ＝０となるため、上記式８，９から下記の式１０が成立する。
【０１０５】
【数１０】
Ｖｉｎ／ＶＤＤ＝Ｔｂ／Ｔａ  …（１０）
よって、被測定電圧Ｖｉｎの値は、接地電位ＶＧ  を積分した時間Ｔｂと加算平均電圧ＶＨ  を積分した時間Ｔａとの比（Ｔｂ／Ｔａ）により、数値化されることとなる。
【０１０６】
そこで、本第１実施例のＡ／Ｄ変換器では、図４の時刻ｔ４で第２信号ＰＢを立ち上げたことによりＴＡＤ２２から出力される１５ビットデータのうち、最上位ビットを除く１４ビットのデータを、被測定電圧Ｖｉｎの値を表す２進デジタル信号（つまり、Ａ／Ｄ変換後の２進デジタル信号）として、外部へ出力するようにしている。
【０１０７】
即ち、まず、本実施例のＡ／Ｄ変換器では、パルス周回回路２３のパルス周回動作を開始させてからカウンタ２６の最上位ビットＭＳＢが「１」に変化するまでの間、積分器に上記加算平均電圧ＶＨ  を積分させるようにしているため、加算平均電圧ＶＨ  の積分が終了した時点（カウンタ２６の最上位ビットＭＳＢが「１」に変化した時点）で、ＴＡＤ２２のラッチ回路２８及びパルスセレクタ３０へ第２信号ＰＢを出力したと仮定すると、そのときＴＡＤ２２から出力される１５ビットデータは、最上位ビットが「１」で且つ下位の１４ビットが全て「０」である２進デジタル信号となる。つまり、加算平均電圧ＶＨ  の積分時間Ｔａを表す２進デジタル信号は、最上位ビットだけが「１」である１５ビットデータとなる。
【０１０８】
そして、図４の時刻ｔ４で第２信号ＰＢを立ち上げたことによりＴＡＤ２２から出力される１５ビットデータは、前述したように、加算平均電圧ＶＨ  の積分時間Ｔａと接地電位ＶＧ  の積分時間Ｔｂとを加算した時間を表すこととなるが、本第１実施例では、基準電圧Ｖｒｅｆ  が接地電位ＶＧ  と電源電圧ＶＤＤとの間の中心電圧（ＶＤＤ／２）に設定されているため、接地電位ＶＧ  の積分時間Ｔｂは、加算平均電圧ＶＨ  の積分時間Ｔａよりも常に短くなる。
【０１０９】
従って、上記両積分時間Ｔａ，Ｔｂを加算した時間を表す１５ビットデータにて、最上位ビットを除く下位１４ビットのデータは、加算平均電圧ＶＨ  の積分時間Ｔａに対する接地電位ＶＧ  の積分時間Ｔｂの割合、即ち、上記両積分時間Ｔｂ，Ｔａの比（Ｔｂ／Ｔａ）を、そのまま表すこととなる。そこで、本実施例のＡ／Ｄ変換器では、この下位１４ビットのデータを、被測定電圧Ｖｉｎの値を表す２進デジタル信号として、外部へ出力するようにしているのである。
尚、本第１実施例では、抵抗器１７及びスイッチ素子１８からなる電圧設定用回路と、スイッチ素子１６ａと、制御回路２０内のアンドゲート３４及びフリップフロップＦ１，Ｆ４からなる部分とが、初期設定手段に相当しており、また、制御回路２０にて上記初期設定手段に相当する部分以外の部分と、スイッチ素子１６ａ，１６ｂとが、積分制御手段に相当している。そして、ＴＡＤ２２が、符号化手段（計時手段）に相当している。
【０１１０】
以上詳述したように、本第１実施例のＡ／Ｄ変換器では、未知の被測定電圧Ｖｉｎに応じた加算平均電圧ＶＨ  と、予め設定された既知の接地電位ＶＧ  とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間Ｔａ，Ｔｂの比に基づき、被測定電圧Ｖｉｎをデジタル値に変換するようにしているのであるが、特に、加算平均電圧ＶＨ  の積分時間（第１積分時間）Ｔａと接地電位ＶＧ  の積分時間（第２積分時間）Ｔｂとを、反転回路の反転動作時間或いはその数倍の時間を分解能として時間を２進符号化可能なＴＡＤ２２によって、計測するようにしている。
【０１１１】
従って、本第１実施例のＡ／Ｄ変換器によれば、非常に小さい時間分解能で積分時間の計測が可能となり、従来のＡ／Ｄ変換器のように積分時間を長く設定することなく、Ａ／Ｄ変換の精度を高めることができ、この結果、被測定電圧ＶｉｎのＡ／Ｄ変換を高精度に且つ短時間で行うことができるようになる。そして更に、積分時間を長く設定する必要がないため、積分器を構成する積分用コンデンサ１２の静電容量や積分用抵抗器１３ａ，１３ｂの抵抗値を小さくすることができ、当該Ａ／Ｄ変換器を１つの半導体チップに集積した場合のチップサイズを、小規模なものにすることができる。
【０１１２】
また、本第１実施例のＡ／Ｄ変換器では、ＴＡＤ２２におけるパルス周回回路２３のパルス周回動作を開始させてからカウンタ２６の最上位ビットＭＳＢが「１」に変化するまでの間、積分器に被測定電圧Ｖｉｎと電源電圧ＶＤＤとの加算平均電圧ＶＨ  を積分させ、カウンタ２６の最上位ビットＭＳＢが「１」に変化したタイミングで、積分器に積分させる電圧を接地電位ＶＧ  に切り換えるようにしており、更に、接地電位ＶＧ  の積分が終了した時点でＴＡＤ２２から出力される２進デジタルデータにて、カウンタ２６の最上位ビットＭＳＢに対応するビットより下位のビット群を、被測定電圧Ｖｉｎの値を表す２進デジタル信号として外部へ出力するようにしている。よって、被測定電圧ＶｉｎのＡ／Ｄ変換を高精度に且つ短時間で行うことができるという効果を、簡単な構成で得ることができる。
【０１１３】
しかも、本第１実施例のＡ／Ｄ変換器では、図４の時刻ｔ２から時刻ｔ３までの期間において、被測定電圧Ｖｉｎをそのまま積分するのではなく、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した加算平均電圧ＶＨ  を積分するようにしているため、被測定電圧Ｖｉｎが基準電圧Ｖｒｅｆ  よりも接地電位ＶＧ  側の電圧（つまり、基準電圧Ｖｒｅｆ  よりも低い電圧）であっても、図４の時刻ｔ２から時刻ｔ３までの期間において、積分器の出力電圧Ｖｏを下降させることができる。
【０１１４】
よって、本第１実施例のＡ／Ｄ変換器によれば、被測定電圧Ｖｉｎが接地電位ＶＧ  と電源電圧ＶＤＤとの間の何れの電圧であっても、図４の時刻ｔ２から時刻ｔ３までの期間と、図４の時刻ｔ３から時刻ｔ４までの期間とで、積分器の出力電圧Ｖｏを反対の方向に変化させることができる。この結果、図１５（Ｂ）に示した五相積分方式の「状態３」の如き追加の積分期間を設ける必要なく、Ａ／Ｄ変換が可能な被測定電圧Ｖｉｎの電圧範囲を拡大することができ、被測定電圧ＶｉｎのＡ／Ｄ変換時間を短縮することができる。
【０１１５】
また更に、本第１実施例のＡ／Ｄ変換器では、抵抗器１７とスイッチ素子１８とを直列接続した電圧設定用回路を、積分用コンデンサ１２と並列に設け、スイッチ素子１８を短絡させた状態で、一方の積分用抵抗器１３ａにスイッチ素子１６ａを介して電源電圧ＶＤＤを印加することにより、積分器の出力電圧Ｖｏを、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転する近傍の初期電圧ＶＳ  に保持させておき、その後、スイッチ素子１８を開放すると共に、スイッチ素子１６ａ，１６ｂを介して２つの積分用抵抗器１３ａ，１３ｂに接地電位ＶＧ  を夫々印加して、積分器に接地電位ＶＧ  を積分させることにより、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転するように積分器の出力電圧Ｖｏを上昇させるようにしている。
【０１１６】
よって、本第１実施例のＡ／Ｄ変換器によれば、図１５（Ｂ）に示した五相積分方式の「状態１」及び「状態２」のように２種類の電圧を順次積分する期間を設ける必要がなく、より早く比較器１４の出力信号ＣＭＰを反転させて実質的なＡ／Ｄ変換動作（図４における時刻ｔ２以降の動作）を開始することができ、この結果、被測定電圧ＶｉｎのＡ／Ｄ変換に要する時間を短縮することができる。
【０１１７】
尚、上記第１実施例では、カウンタ２６の最上位ビットＭＳＢが「１」に変化したタイミングで、積分器に積分させる電圧を加算平均電圧ＶＨ  から接地電位ＶＧ  に切り換えるようにしたが、カウンタ２６の最上位ビットＭＳＢよりも下位の所定ビットが「１」に変化したタイミングで、接地電位ＶＧ  の積分に切り換えるように構成すれば、積分時間の計測分解能とＡ／Ｄ変換に要する延べ時間とを変更することができる。
【０１１８】
そして、この場合には、図４の時刻ｔ４で第２信号ＰＢを立ち上げたことによりＴＡＤ２２から出力される２進デジタル信号にて、カウンタ２６の上記所定ビットに対応するビットより下位のビット群を、被測定電圧Ｖｉｎの値を表す２進デジタル信号として、外部へ出力するように構成すればよい。
【０１１９】
一方、上記実施例のＴＡＤ２２は、カウンタ２６が１０ビットデータを出力し、エンコーダ３２が５ビットデータを出力するものであったが、このようなビット数は、必要に応じて適宜変更することができる。
［第２実施例］
ところで、上述した第１実施例のＡ／Ｄ変換器では、積分器が２つの積分用抵抗器１３ａ，１３ｂを備えており、一方の積分用抵抗器１３ａにスイッチ素子１６ａを介して電源電圧ＶＤＤを印加すると共に、他方の積分用抵抗器１３ｂにスイッチ素子１６ｂを介して被測定電圧Ｖｉｎを印加することにより、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した加算平均電圧ＶＨ  （＝（Ｖｉｎ＋ＶＤＤ）／２）を、等価的に積分するものであったが、図５に示す第２実施例のＡ／Ｄ変換器のように構成しても良い。尚、図５において、図１と同じ部材については、同一の符号を付している。
【０１２０】
図５に示すように、第２実施例のＡ／Ｄ変換器では、第１実施例のＡ／Ｄ変換器に対して、非反転入力端子が上記抵抗器１３ａ，１３ｂのスイッチ素子１６ａ，１６ｂとは反対側の端子に接続され、出力端子と反転入力端子とが互いに接続された演算増幅器５０と、この演算増幅器５０の出力端子と積分器を構成する演算増幅器１１の反転入力端子との間に接続された抵抗器５２とを、追加して備えている。尚、その他の構成及び動作については、第１実施例の場合と全く同様である。
【０１２１】
即ち、第２実施例のＡ／Ｄ変換器では、積分器が、演算増幅器１１，積分用コンデンサ１２，及び上記追加の抵抗器５２によって構成されている。そして、制御回路２０からの切換信号φ３がハイレベルになった時に、第１実施例で言う積分用抵抗器１３ａ，１３ｂと、スイッチ素子１６ａ，１６ｂと、上記追加の演算増幅器５０とによって、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した加算平均電圧ＶＨ  を生成し、その生成した加算平均電圧ＶＨ  を、上記積分器の抵抗器５２に印加して積分するようにしている。
【０１２２】
そして、このような第２実施例のＡ／Ｄ変換器によっても、演算増幅器５０及び抵抗器５２を追加しなければならない点では不利であるものの、第１実施例のＡ／Ｄ変換器と全く同様の効果を得ることができる。
［第３実施例］
一方、上述した第１実施例のＡ／Ｄ変換器では、図４の時刻ｔ３から時刻ｔ４までの期間に積分する既知の設定電圧として、接地電位ＶＧ  を用いるものであったため、図４の時刻ｔ２から時刻ｔ３までの期間において、被測定電圧Ｖｉｎと電源電圧ＶＤＤとの加算平均電圧ＶＨ  を積分して、積分器の出力電圧Ｖｏを下降させるようにした。
【０１２３】
これに対して、図６に示す第３実施例のＡ／Ｄ変換器のように、既知の設定電圧として、電源電圧ＶＤＤの方を積分するように構成しても良い。
即ち、第３実施例のＡ／Ｄ変換器では、第１実施例のＡ／Ｄ変換器に対して、下記の（ａ）〜（ｃ）の３点が異なっている。尚、その他の構成及び動作については、第１実施例の場合と全く同様である。
【０１２４】
（ａ）スイッチ素子１６ａは、制御回路２０からの切換信号φ１或いはφ３がハイレベルであるときに、接点が接地電位ＶＧ  側に切り換わって積分用抵抗器１３ａに接地電位ＶＧ  を印加し、制御回路２０からの切換信号φ２或いはφ４がハイレベルであるときに、接点が電源電圧ＶＤＤ側に切り換わって積分用抵抗器１３ａに電源電圧ＶＤＤを印加する。
【０１２５】
（ｂ）スイッチ素子１６ｂは、制御回路２０からの切換信号φ２或いはφ４がハイレベルであるときに、接点が電源電圧ＶＤＤ側に切り換わって積分用抵抗器１３ｂに電源電圧ＶＤＤを印加する。
（ｃ）比較器１４の入力端子が反対になっており、反転入力端子の方に、積分器の出力電圧Ｖｏが入力され、非反転入力端子の方に、比較電圧としての基準電圧Ｖｒｅｆ  が印加されている。
【０１２６】
このように構成された第３実施例のＡ／Ｄ変換器では、図７の時刻ｔ１以前に示すように、制御回路２０が切換信号φ１をハイレベルで出力すると、スイッチ素子１８が短絡すると共に、スイッチ素子１６ａの接点が接地電位ＶＧ  側に切り換わるため、積分器の出力電圧Ｖｏは、下記の式１１に示すように、積分用抵抗器１３ａの抵抗値Ｒと抵抗器１７の抵抗値ｒとで決まる初期電圧ＶＳ  ’に保持される。尚、第１実施例で説明したように、抵抗器１７の抵抗値ｒは積分用抵抗器１３ａの抵抗値Ｒに対して十分小さい値に設定されているため、式１１から分かるように、初期電圧ＶＳ  ’は基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）よりも若干高い値となる。
【０１２７】
【数１１】
ＶＳ  ’＝（ＶＤＤ／２）×（１＋ｒ／Ｒ）  …（１１）
そして、リセット信号ＲＳＴがハイレベルからロウレベルに変化した後、図７の時刻ｔ１に示す如く、外部からのクロックＣＬＫが立ち上がって、制御回路２０からの切換信号φ１〜φ４のうち切換信号φ２だけがハイレベルになると、スイッチ素子１８が開放すると共に、スイッチ素子１６ａの接点とスイッチ素子１６ｂの接点とが両方共に電源電圧ＶＤＤ側に切り換わって、積分器が電源電圧ＶＤＤの積分を開始し、これに伴い、積分器の出力電圧Ｖｏは、初期電圧ＶＳ  ’から下降する。
【０１２８】
その後、積分器の出力電圧Ｖｏが比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を下回ると、図７の時刻ｔ２に示す如く、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転し、制御回路２０からの切換信号φ１〜φ４のうち切換信号φ３だけがハイレベルとなって、スイッチ素子１６ａの接点が接地電位ＶＧ  側に切り換わると共に、スイッチ素子１６ｂの接点が被測定電圧Ｖｉｎ側に切り換わる。そして、これにより、積分器は、被測定電圧Ｖｉｎと接地電位ＶＧ  とを加算平均した電圧（（Ｖｉｎ＋０）／２＝Ｖｉｎ／２）の積分を開始することとなり、これに伴って積分器の出力電圧Ｖｏが上昇する。また、時刻ｔ２の時点から、ＴＡＤ２２のパルス周回回路２３が、パルス信号の周回動作を開始する。
【０１２９】
ここで、被測定電圧Ｖｉｎと接地電位ＶＧ  とを加算平均した電圧（Ｖｉｎ／２）は、被測定電圧Ｖｉｎが接地電位ＶＧ  と電源電圧ＶＤＤとの間の範囲内にあれば、常に、接地電位ＶＧ  から基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）までの電圧となる。よって、切換信号φ３がハイレベルになって積分器が上記電圧（Ｖｉｎ／２）の積分を開始すれば、積分器の出力電圧Ｖｏは常に上昇する。尚、このように積分器の出力電圧Ｖｏが上昇し始めると、比較器１４の出力信号ＣＭＰは、前述した時刻ｔ２の反転方向とは反対の方向、即ちハイレベルからロウレベルへ反転する。
【０１３０】
その後、図７の時刻ｔ３に示す如く、カウンタ２６の最上位ビットＭＳＢが「１」（＝ハイレベル）に変化すると、制御回路２０からの切換信号φ１〜φ４のうち切換信号φ４だけがハイレベルとなり、スイッチ素子１６ａの接点とスイッチ素子１６ｂの接点とが両方共に電源電圧ＶＤＤ側に切り換わって、積分器が電源電圧ＶＤＤの積分を開始する。そして、これにより、積分器の出力電圧Ｖｏは、時刻ｔ３の時点から下降することとなる。
【０１３１】
そして、その後、積分器の出力電圧Ｖｏが比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を下回ると、図７の時刻ｔ４に示す如く、比較器１４の出力信号ＣＭＰが再度ロウレベルからハイレベルへ反転し、制御回路２０からの切換信号φ１〜φ４のうち切換信号φ１だけがハイレベルの状態に戻る。また、これと同時に、制御回路２０からの第２信号ＰＢが、ロウレベルからハイレベルへ変化して、ＴＡＤ２２が、時刻ｔ２から時刻ｔ４までの時間を表す、１５ビットデータを出力することとなる。
【０１３２】
その後、外部からのクロックＣＬＫが立ち上がると、再び切換信号φ２だけがハイレベルとなって、積分器による電源電圧ＶＤＤの積分が開始され、この時点で、前述した時刻ｔ４でＴＡＤ２２から新たに出力された１５ビットデータが、レジスタ２４にラッチされる。
【０１３３】
以後は、前述した時刻ｔ１以降と同様の動作が繰り返され、本第３実施例のＡ／Ｄ変換器においても、切換信号φ２がロウレベルからハイレベルに変化した時にレジスタ２４によりラッチされたＴＡＤ２２からの１５ビットデータにて、カウンタ２６の最上位ビットＭＳＢに対応するビットより下位のビット群を、被測定電圧Ｖｉｎの値を表す２進デジタル信号として、外部へ出力する。
【０１３４】
以上のように、本第３実施例のＡ／Ｄ変換器では、第１実施例のＡ／Ｄ変換器に対して、接地電位ＶＧ  の代わりに電源電圧ＶＤＤを用いると共に、電源電圧ＶＤＤの代わりに接地電位ＶＧ  を用いている。つまり、図７における積分時間Ｔｂを計測する既知の設定電圧として、電源電圧ＶＤＤの方を用いると共に、被測定電圧Ｖｉｎと加算平均して積分する第２の設定電圧として、接地電位ＶＧ  の方を用いるようにしている。
【０１３５】
そして、このような第３実施例のＡ／Ｄ変換器によれば、図７に示されるように、積分器の出力電圧Ｖｏが、第１実施例の場合と比較して逆方向に変化する点だけが異なり、第１実施例のＡ／Ｄ変換器と全く同様の効果を得ることができる。
【０１３６】
［第４実施例］
次に、第４実施例のＡ／Ｄ変換器について、図８〜図１０に基づき説明する。
まず図８は、第４実施例のＡ／Ｄ変換器の構成を表す構成図である。
図８に示すように、本第４実施例のＡ／Ｄ変換器は、第１実施例のＡ／Ｄ変換器に対して、スイッチ素子１６ａ，１６ｂ，１８やＴＡＤ２２を制御する制御回路５４が、図９に示すように構成されている点と、レジスタ２４に代えて、２つのレジスタ５６，５８及び演算器６０を備えている点とが異なっている。
【０１３７】
ここで、レジスタ５６は、制御回路５４からＴＡＤ２２への第２信号ＰＢがロウレベルからハイレベルに変化すると（立ち上がると）、そのタイミングでＴＡＤ２２から新たに出力される２進デジタル信号をラッチする。また、レジスタ５８は、制御回路５４からＴＡＤ２２への第２信号ＰＢが立ち上がると、その時点でレジスタ５６が既にラッチしている２進デジタル信号をラッチする。そして、演算器６０は、制御回路５４からの切換信号φ２が立ち上がると、レジスタ５６がラッチしている２進デジタル信号の値から、レジスタ５８がラッチしている２進デジタル信号の値を引き、更に、その引算後の２進デジタル信号の値を、レジスタ５８がラッチしている２進デジタル信号の値で割り、その割り算後の２進デジタル信号を、被測定電圧Ｖｉｎを表す２進デジタル信号として出力する。
【０１３８】
一方、第４実施例の制御回路５４は、図９に示すように、第１実施例の制御回路２０に対して、下記の（ｄ）〜（ｇ）の４点が異なっている。
（ｄ）インバータ４４の出力がロウレベルの時に他のフリップフロップＦ１〜Ｆ５と共にリセットされるフリップフロップＦ６，イクスクルーシブオアゲート６２，及びバッファ６４からなり、外部からのクロックＣＬＫが立ち上がる毎に、イクスクルーシブオアゲート６２からバッファ６４での信号伝搬遅延時間に応じた時間幅のワンショットパルスを出力する、パルス出力回路６６を追加して備えている。
【０１３９】
（ｅ）アンドゲート３８の一方の入力端子に、カウンタ２６の最上位ビットＭＳＢに代えて、上記パルス出力回路６６からのワンショットパルス（イクスクルーシブオアゲート６２の出力）が入力されている。
（ｆ）フリップフロップＦ５のＱ出力が、そのまま、ＴＡＤ２２を構成するパルス周回回路２３への第１信号ＰＡとして出力される。
【０１４０】
（ｇ）フリップフロップＦ５のＱバー出力と、アンドゲート３８の出力とが、オアゲート４８に入力され、このオアゲート４８の出力が、ＴＡＤ２２を構成するラッチ回路２８及びパルスセレクタ３０への第２信号ＰＢとして出力される。次に、以上のように構成された第４実施例のＡ／Ｄ変換器の動作について、図１０に示すタイムチャートに沿って説明する。尚、図１０において、「ＦＰ  」は、フリップフロップＦ６のＱ出力を示している。
【０１４１】
図１０に示すように、本第４実施例のＡ／Ｄ変換器においても、外部からのリセット信号ＲＳＴがハイレベルからロウレベルに変化して、外部からのクロックＣＬＫが最初に立ち上がるまでの間は、制御回路５４からの切換信号φ１〜φ４のうち、切換信号φ１だけがハイレベルとなって、積分器の出力電圧Ｖｏは、基準電圧Ｖｒｅｆ  （＝ＶＤＤ／２）よりも若干低い式７の初期電圧ＶＳ  に保持され、時刻ｔ１に示すように、クロックＣＬＫが立ち上がると、切換信号φ１〜φ４のうち、切換信号φ２だけがハイレベルとなって、積分器が接地電位ＶＧ  の積分を開始する。
【０１４２】
そして、積分器の出力電圧Ｖｏが、初期電圧ＶＳ  から上昇して、比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を越えると、時刻ｔ２に示す如く、比較器１４の出力信号ＣＭＰがロウレベルからハイレベルに反転し、これに伴い、制御回路５４においては、切換信号φ１〜φ４のうち、切換信号φ３だけがハイレベルになる。また、これと同時に、アンドゲート３６からフリップフロップＦ５のクロック端子に立上りエッジが入力されて、フリップフロップＦ５のＱ出力である第１信号ＰＡがロウレベルからハイレベルへ変化すると共に、フリップフロップＦ５のＱバー出力がハイレベルからロウレベルに変化して、オアゲート４８の出力である第２信号ＰＢがハイレベルからロウレベルに変化する。
【０１４３】
そして、上記のように切換信号φ３がハイレベルになると、スイッチ素子１６ａ，１６ｂの切り換わりにより、積分器は、被測定電圧Ｖｉｎと電源電圧ＶＤＤとの加算平均電圧ＶＨ  の積分を開始し、また、上記のように第１信号ＰＡがハイレベルに変化すると、ＴＡＤ２２のパルス周回回路２３が、パルス信号の周回動作を開始する。
【０１４４】
つまり、初期状態から切換信号φ３がハイレベルになる時刻ｔ２までの動作は、第１実施例のＡ／Ｄ変換器と同様である。
時刻ｔ２にて積分器が加算平均電圧ＶＨ  の積分を開始すると共に、パルス周回回路２３がパルス信号の周回動作を開始した後、時刻ｔ３に示す如く、外部からのクロックＣＬＫが再び立ち上がると、制御回路５４において、パルス出力回路６６からワンショットパルスが出力される。そして、そのワンショットパルスは、アンドゲート３８からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に入力されるため、切換信号φ１〜φ４のうち、切換信号φ４だけがハイレベルとなる。また、上記ワンショットパルスは、アンドゲート３８からオアゲート４８を介して、ＴＡＤ２２のラッチ回路２８及びパルスセレクタ３０へ、ハイレベルの第２信号ＰＢとして出力される。
【０１４５】
すると、積分器が、時刻ｔ１の場合と同様に、接地電位ＶＧ  の積分を開始することとなり、積分器の出力電圧Ｖｏは、時刻ｔ３の時点から上昇する。また、上記のように、パルス出力回路６６からのワンショットパルスが第２信号ＰＢとして出力されると、ＴＡＤ２２が、時刻ｔ２で第１信号ＰＡがハイレベルになってから時刻ｔ３で第２信号ＰＢが立ち上がるまでの時間を表わす１５ビットデータ、即ち加算平均電圧ＶＨ  の積分時間Ｔａを表す１５ビットデータを出力し、その１５ビットデータを、レジスタ５６がラッチする。尚、このとき、レジスタ５８は、それまでレジスタ５６が出力していた１５ビットデータをラッチする。
【０１４６】
そして、その後、積分器の出力電圧Ｖｏが比較器１４の比較電圧（つまり基準電圧Ｖｒｅｆ  ）を越えると、時刻ｔ４に示す如く、比較器１４の出力信号ＣＭＰが再度ロウレベルからハイレベルへ反転する。
すると、制御回路５４において、アンドゲート４０からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、切換信号φ１〜φ４のうち切換信号φ１だけがハイレベルの状態に戻る。また、これと同時に、アンドゲート４０からノアゲート４６を介して、フリップフロップＦ５のリセット端子にロウレベルの信号が入力されるため、フリップフロップＦ５がリセットされて、そのＱ出力である第１信号ＰＡがハイレベルからロウレベルに変化し、パルス周回回路２３でのパルス周回動作が停止すると共に、フリップフロップＦ５のＱバー出力がロウレベルからハイレベルに変化して、第２信号ＰＢがロウレベルからハイレベルに変化する。
【０１４７】
このように時刻ｔ４で第２信号ＰＢが立ち上がると、ＴＡＤ２２が、時刻ｔ２で第１信号ＰＡがハイレベルになってから時刻ｔ４で第２信号ＰＢが立ち上がるまでの時間を表わす１５ビットデータ、即ち加算平均電圧ＶＨ  の積分時間Ｔａと接地電位ＶＧ  の積分時間Ｔｂとを加算した時間Ｔｃ（＝Ｔａ＋Ｔｂ）を表す１５ビットデータを出力し、その１５ビットデータを、レジスタ５６がラッチする。そして更に、このとき、レジスタ５８は、レジスタ５６が時刻ｔ３でラッチしていた１５ビットデータ、即ち加算平均電圧ＶＨ  の積分時間Ｔａを表す１５ビットデータをラッチする。
【０１４８】
その後、外部からのクロックＣＬＫが再び立ち上がると、切換信号φ１〜φ４のうち切換信号φ２だけがハイレベルの状態となって、積分器による接地電位ＶＧ  の積分が開始される。そして、このように切換信号φ２がハイレベルに立ち上がると、演算器６０は、レジスタ５６が時刻ｔ４でラッチした上記時間Ｔｃ（＝Ｔａ＋Ｔｂ）を表す１５ビットデータから、レジスタ５８が時刻ｔ４でラッチした加算平均電圧ＶＨ  の積分時間Ｔａを表す１５ビットデータを引き、更に、その引算後の１５ビットデータ（つまり、接地電位ＶＧ  の積分時間Ｔｂを表す１５ビットデータ）を、レジスタ５８がラッチした上記積分時間Ｔａを表す１５ビットデータで割り、その割り算後の２進デジタル信号を、接地電位ＶＧ  の積分時間Ｔｂと加算平均電圧ＶＨ  の積分時間Ｔａとの比（Ｔｂ／Ｔａ）を表す２進デジタル信号、即ち、被測定電圧Ｖｉｎを表す２進デジタル信号として出力する。
【０１４９】
尚、本第４実施例では、演算器６０が上記演算を行って被測定電圧Ｖｉｎを表す２進デジタル信号を出力すると、その直後に、カウンタ２６，ラッチ回路２８，及びパルスセレクタ３０の記憶内容がクリアされるようになっている。
そして、以後は、前述した時刻ｔ１以降と同様の動作が繰り返される。
【０１５０】
以上のように、本第４実施例のＡ／Ｄ変換器では、第１実施例のように、ＴＡＤ２２におけるカウンタ２６の最上位ビットＭＳＢが「１」に変化したタイミングで、積分器に積分させる電圧を加算平均電圧ＶＨ  から接地電位ＶＧ  に切り換えるのではなく、外部からのクロックＣＬＫに同期して、積分器に積分させる電圧を切り換えるようにしている（図１０の時刻ｔ３）。
【０１５１】
そして、本第４実施例のＡ／Ｄ変換器においても、未知の被測定電圧Ｖｉｎに応じた加算平均電圧ＶＨ  と、予め設定された既知の接地電位ＶＧ  とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間Ｔａ，Ｔｂの比に基づき、被測定電圧Ｖｉｎをデジタル値に変換するようにしているのであるが、加算平均電圧ＶＨ  の積分時間Ｔａと接地電位ＶＧ  の積分時間Ｔｂとを、ＴＡＤ２２によって計測するようにしている。
【０１５２】
従って、本第４実施例のＡ／Ｄ変換器によっても、従来のＡ／Ｄ変換器のように積分時間を長く設定することなく、Ａ／Ｄ変換の精度を高めることができ、被測定電圧ＶｉｎのＡ／Ｄ変換を高精度に且つ短時間で行うことができる。そして更に、積分時間を長く設定する必要がないため、積分用コンデンサ１２の静電容量や積分用抵抗器１３ａ，１３ｂの抵抗値を小さくすることができ、当該Ａ／Ｄ変換器を１つの半導体チップに集積した場合のチップサイズを、小規模なものにすることができる。
【０１５３】
また、第４実施例のＡ／Ｄ変換器においても、図１０の時刻ｔ２から時刻ｔ３までの期間において、被測定電圧Ｖｉｎと電源電圧ＶＤＤとを加算平均した加算平均電圧ＶＨ  を積分するようにしているため、被測定電圧Ｖｉｎが基準電圧Ｖｒｅｆ  よりも接地電位ＶＧ  側の電圧であっても、その期間において、積分器の出力電圧Ｖｏを下降させることができ、この結果、図１５（Ｂ）に示した五相積分方式の「状態３」の如き追加の積分期間を設ける必要なく、Ａ／Ｄ変換が可能な被測定電圧Ｖｉｎの電圧範囲を拡大することができる。
【０１５４】
また更に、本第４実施例のＡ／Ｄ変換器でも、抵抗器１７とスイッチ素子１８とを直列接続した電圧設定用回路を、積分用コンデンサ１２と並列に設け、スイッチ素子１８を短絡させた状態で、一方の積分用抵抗器１３ａにスイッチ素子１６ａを介して電源電圧ＶＤＤを印加することにより、積分器の出力電圧Ｖｏを、基準電圧Ｖｒｅｆ  よりも若干低い初期電圧ＶＳ  に保持させ、その後、積分器に接地電位ＶＧ  を積分させて比較器１４の出力信号ＣＭＰを反転させるようにしている。
【０１５５】
よって、本第４実施例のＡ／Ｄ変換器によっても、図１５（Ｂ）に示した五相積分方式の「状態１」及び「状態２」のように２種類の電圧を順次積分する期間を設ける必要がなく、被測定電圧ＶｉｎのＡ／Ｄ変換時間を短縮できる。
［第５実施例］
次に、第５実施例のＡ／Ｄ変換器について図１１〜図１３に基づき説明する。
【０１５６】
まず図１１は、第５実施例のＡ／Ｄ変換器の構成を表す構成図である。
図１１に示すように、本第５実施例のＡ／Ｄ変換器は、第４実施例のＡ／Ｄ変換器に対し、比較器１４に代えて、２つの比較器１４ａ，１４ｂを備えており、一方の比較器１４ａの出力信号ＣＭＰ１が、ＴＡＤ２２を構成するパルス周回回路２３への第１信号ＰＡとして出力され、他方の比較器１４ｂの出力信号ＣＭＰ２が、ＴＡＤ２２を構成するラッチ回路２８及びパルスセレクタ３０への第２信号ＰＢ、及びレジスタ５６，５８へのラッチ信号として出力される点と、スイッチ素子１６ａ，１６ｂ，１８を制御する制御回路６８が、図１２に示す如く構成されている点と、演算器６０に代えて、該演算器６０とは若干異なる演算を行う演算器７０を備えている点とが異なっている。
【０１５７】
ここで、比較器１４ａの反転入力端子には、式７に示した初期電圧ＶＳ  よりも若干高い第１比較電圧Ｖ１が印加されており、比較器１４ｂの反転入力端子には、上記第１比較電圧Ｖ１よりも高く且つ電源電圧ＶＤＤ（＝５Ｖ）よりも低い第２比較電圧Ｖ２が印加されている。
【０１５８】
また、演算器７０は、制御回路６８からの切換信号φ２が立ち上がると、レジスタ５６がラッチしている２進デジタル信号の値から、レジスタ５８がラッチしている２進デジタル信号の値を引き、更に、その引算後の２進デジタル信号の値を、レジスタ５６がラッチしている２進デジタル信号の値で割り、その割り算後の２進デジタル信号を、被測定電圧Ｖｉｎを表す２進デジタル信号として出力する。
【０１５９】
そして更に、本第５実施例のＡ／Ｄ変換器において、スイッチ素子１６ａは、制御回路６８からの切換信号φ１がハイレベルであるときに、接点が電源電圧ＶＤＤ側に切り換わって積分用抵抗器１３ａに電源電圧ＶＤＤを印加し、制御回路６８からの切換信号φ２或いはφ３がハイレベルであるときに、接点が接地電位ＶＧ  側に切り換わって積分用抵抗器１３ａに接地電位ＶＧ  を印加する。また、スイッチ素子１６ｂは、制御回路６８からの切換信号φ３がハイレベルのときに、接点が被測定電圧Ｖｉｎ側に切り換わって積分用抵抗器１３ｂに被測定電圧Ｖｉｎを印加し、制御回路６８からの切換信号φ２がハイレベルであるときに、接点が接地電位ＶＧ  側に切り換わって積分用抵抗器１３ｂに接地電位ＶＧ  を印加する。
【０１６０】
一方、第５実施例の制御回路６８は、図１２に示すように、第４実施例の制御回路５４に対して、下記の（ｈ）〜（ｌ）の５点が異なっている。
（ｈ）アンドゲート３４の一方の入力端子に、外部からのクロックＣＬＫに代えて、パルス出力回路６６からのワンショットパルス（イクスクルーシブオアゲート６２の出力）が入力されている。
【０１６１】
（ｉ）アンドゲート３６の一方の入力端子と、アンドゲート４０の一方の端子とに、比較器１４ｂの出力信号ＣＭＰ２（第２信号ＰＢ）が入力されている。
（ｊ）フリップフロップＦ４のＱバー出力と、フリップフロップＦ２のＱ出力との論理和信号を、切換信号φ１として出力するオアゲート７２を追加して備えている。
【０１６２】
（ｋ）フリップフロップＦ３のＱ出力が、切換信号φ３として出力され、当該制御回路６８からは切換信号φ４が出力されない。
（ｌ）比較器１４ａの出力信号ＣＭＰ１が第１信号ＰＡとして用いられ、比較器１４ｂの出力信号ＣＭＰ２が第２信号ＰＢとして用いられるため、当該制御回路６８は、フリップフロップＦ５，ノアゲート４６，及びオアゲート４８を備えていない。
【０１６３】
尚、上述した事項以外については、第４実施例のＡ／Ｄ変換器と同様である。
次に、以上のように構成された第５実施例のＡ／Ｄ変換器の動作について、図１３に示すタイムチャートに沿って説明する。
まず、外部からのリセット信号ＲＳＴがハイレベルである初期状態では、制御回路６８の全フリップフロップＦ１〜Ｆ４，Ｆ６がリセットされて、切換信号φ１〜φ３のうち、切換信号φ１だけがハイレベルとなる。よって、スイッチ素子１８が短絡すると共に、スイッチ素子１６ａの接点が電源電圧ＶＤＤ側に切り換わり、積分器の出力電圧Ｖｏは、第１比較電圧Ｖ１よりも若干低い初期電圧ＶＳ  に保持される。
【０１６４】
そして、リセット信号ＲＳＴがハイレベルからロウレベルに変化して、フリップフロップＦ１〜Ｆ４，Ｆ６のリセットが解除され、その後、図１３の時刻ｔ１に示す如く、外部からのクロックＣＬＫが立ち上がると、パルス出力回路６６からワンショットパルスが出力され、そのワンショットパルスは、アンドゲート３４からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に入力されるため、切換信号φ１〜φ３のうち、切換信号φ２だけがハイレベルとなる。
【０１６５】
すると、スイッチ素子１８が開放すると共に、スイッチ素子１６ａの接点とスイッチ素子１６ｂの接点とが両方共に接地電位ＶＧ  側に切り換わり、積分器が接地電位ＶＧ  の積分を開始する。そして、積分器の出力電圧Ｖｏは、接地電位ＶＧ  の積分に伴って、初期電圧ＶＳ  から上昇することとなる。尚、切換信号φ２がハイレベルに変化したタイミングで、演算器７０は、レジスタ５６及び５８からの２進デジタル信号に基づき前述の演算を行い、被測定電圧Ｖｉｎを表す２進デジタル信号を出力するのであるが、時刻ｔ１の時点では、レジスタ５６，５８のラッチデータがリセット直後のものであるため、時刻ｔ１で演算器７０から出力される２進デジタル信号は無視すればよい。
【０１６６】
その後、積分器の出力電圧Ｖｏが上昇して、比較器１４ａの第１比較電圧Ｖ１を越えると、時刻ｔ２に示す如く、比較器１４ａの出力信号ＣＭＰ１（つまり、ＴＡＤ２２への第１信号ＰＡ）がロウレベルからハイレベルに変化し、ＴＡＤ２２のパルス周回回路２３がパルス信号の周回動作を開始する。
【０１６７】
その後更に、積分器の出力電圧Ｖｏが上昇して、比較器１４ｂの第２比較電圧Ｖ２を越えると、時刻ｔ３に示す如く、比較器１４ｂの出力信号ＣＭＰ２（つまり、ＴＡＤ２２への第２信号ＰＢ）がロウレベルからハイレベルに変化する。
そして、このように第２信号ＰＢが立ち上がると、ＴＡＤ２２が、時刻ｔ２で第１信号ＰＡがハイレベルになってから時刻ｔ３で第２信号ＰＢが立ち上がるまでの時間Ｔｄを表す１５ビットデータを出力し、その１５ビットデータを、レジスタ５６がラッチする。尚、このとき、レジスタ５８は、それまでレジスタ５６が出力していた１５ビットデータをラッチする。
【０１６８】
よって、比較器１４ｂの出力信号ＣＭＰ２がハイレベルに変化した時刻ｔ３にて、レジスタ５６にラッチされた１５ビットデータは、積分器に接地電位ＶＧ  を積分させた場合に、その出力電圧Ｖｏが第１比較電圧Ｖ１から第２比較電圧Ｖ２までに相当する所定電圧分だけ変化するのに要する時間（以下、接地電位ＶＧ  の積分時間という）Ｔｄを表すこととなる。
【０１６９】
また、時刻ｔ３で第２信号ＰＢが立ち上がると、制御回路６８においては、アンドゲート３６からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、フリップフロップＦ２のＱ出力がハイレベルになるため、切換信号φ１〜φ３のうち切換信号φ１だけがハイレベルとなる。そして、このように切換信号φ１がハイレベルになると、再び、スイッチ素子１８が短絡すると共に、スイッチ素子１６ａの接点が電源電圧ＶＤＤ側に切り換わって、積分器の出力電圧Ｖｏが、第１比較電圧Ｖ１よりも若干低い初期電圧ＶＳ  に戻される。よって、比較器１４ｂの出力信号ＣＭＰ２がハイレベルからロウレベルに反転し、その直後に、比較器１４ａの出力信号ＣＭＰ１もハイレベルからロウレベルに反転して、パルス周回回路２３でのパルス周回動作が停止する。
【０１７０】
尚、本第５実施例では、比較器１４ａの出力信号ＣＭＰ１（第１信号ＰＡ）がロウレベルのときに、ＴＡＤ２２のカウンタ２６，ラッチ回路２８，及びパルスセレクタ３０の記憶内容がクリアされるようになっている。
次に、その後、時刻ｔ４に示す如く、外部からのクロックＣＬＫが再び立ち上がると、制御回路６８において、パルス出力回路６６からワンショットパルスが出力され、そのワンショットパルスが、アンドゲート３８からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に入力されるため、切換信号φ１〜φ３のうち切換信号φ３だけがハイレベルとなる。
【０１７１】
すると、スイッチ素子１６ａの接点が接地電位ＶＧ  側に切り換わると共に、スイッチ素子１６ｂの接点が被測定電圧Ｖｉｎ側に切り換わり、これにより、積分器は、今度は、被測定電圧Ｖｉｎと接地電位ＶＧ  とを加算平均した電圧（（Ｖｉｎ＋０）／２＝Ｖｉｎ／２）の積分を開始する。そして、積分器の出力電圧Ｖｏは、上記電圧（Ｖｉｎ／２）の積分に伴って、初期電圧ＶＳ  から再び上昇することとなる。尚、以下の説明において、被測定電圧Ｖｉｎと接地電位ＶＧ  とを加算平均した電圧を、単に、加算平均電圧ＶＨ  ともいう。
【０１７２】
その後、積分器の出力電圧Ｖｏが上昇して、比較器１４ａの第１比較電圧Ｖ１を越えると、時刻ｔ５に示す如く、比較器１４ａの出力信号ＣＭＰ１（つまり、ＴＡＤ２２への第１信号ＰＡ）がロウレベルからハイレベルに変化して、ＴＡＤ２２のパルス周回回路２３が、再度、パルス信号の周回動作を開始する。
【０１７３】
そして更に、積分器の出力電圧Ｖｏが上昇して、比較器１４ｂの第２比較電圧Ｖ２を越えると、時刻ｔ６に示す如く、比較器１４ｂの出力信号ＣＭＰ２（つまり、ＴＡＤ２２への第２信号ＰＢ）が、再びロウレベルからハイレベルに変化する。
【０１７４】
このように第２信号ＰＢが立ち上がると、ＴＡＤ２２が、時刻ｔ５で第１信号ＰＡがハイレベルになってから時刻ｔ６で第２信号ＰＢが立ち上がるまでの時間Ｔｅを表す１５ビットデータを出力し、その１５ビットデータを、レジスタ５６がラッチする。そして、このとき、レジスタ５８は、レジスタ５６が時刻ｔ３でラッチしていた１５ビットデータをラッチする。
【０１７５】
よって、比較器１４ｂの出力信号ＣＭＰ２がハイレベルに変化した時刻ｔ６にて、レジスタ５６にラッチされた１５ビットデータは、積分器に加算平均電圧ＶＨ  （＝Ｖｉｎ／２）を積分させた場合に、その出力電圧Ｖｏが第１比較電圧Ｖ１から第２比較電圧Ｖ２までに相当する所定電圧分だけ変化するのに要する時間（以下、加算平均電圧ＶＨ  の積分時間という）Ｔｅを表すこととなる。そして更に、時刻ｔ６にて、レジスタ５８にラッチされた１５ビットデータは、図１３の時刻ｔ２から時刻ｔ３までの時間に相当する接地電位ＶＧ  の積分時間Ｔｄを表すこととなる。
【０１７６】
また、時刻ｔ６で第２信号ＰＢが立ち上がると、制御回路６８においては、アンドゲート４０からオアゲート４２を介して、フリップフロップＦ１〜Ｆ４のクロック端子に立上りエッジが入力され、フリップフロップＦ４のＱバー出力がハイレベルになるため、切換信号φ１〜φ３のうち切換信号φ１だけがハイレベルの状態に戻る。そして、切換信号φ１がハイレベルになると、再び、積分器の出力電圧Ｖｏが初期電圧ＶＳ  に戻され、比較器１４ｂの出力信号ＣＭＰ２がハイレベルからロウレベルに反転すると共に、比較器１４ａの出力信号ＣＭＰ１もハイレベルからロウレベルに反転して、パルス周回回路２３のパルス周回動作が停止する。
その後、図１３にて示されてはいないが、外部からのクロックＣＬＫが再び立ち上がると、前述した時刻ｔ１の場合と同様に、切換信号φ１〜φ３のうち切換信号φ２だけがハイレベルとなって、積分器による接地電位ＶＧ  の積分が開始される。
【０１７７】
そして、このように切換信号φ２がハイレベルに立ち上がると、演算器７０は、レジスタ５６が時刻ｔ６でラッチした加算平均電圧ＶＨ  の積分時間Ｔｅを表す１５ビットデータから、レジスタ５８が時刻ｔ６でラッチした接地電位ＶＧ  の積分時間Ｔｄを表す１５ビットデータを引き、更に、その引算後の１５ビットデータを、レジスタ５６が時刻ｔ６でラッチした上記積分時間Ｔｅを表す１５ビットデータで割り、その割り算後の２進デジタル信号（つまり、「（Ｔｅ−Ｔｄ）／Ｔｅ＝１−Ｔｄ／Ｔｅ」を表す２進デジタル信号）を、被測定電圧Ｖｉｎを表す２進デジタル信号として出力する。
【０１７８】
そして、以後は、前述した時刻ｔ１以降と同様の動作が繰り返される。
以上のように、本第５実施例のＡ／Ｄ変換器では、積分器の出力電圧Ｖｏが第１比較電圧Ｖ１から第２比較電圧Ｖ２までに相当する所定電圧分だけ変化するまで、接地電位ＶＧ  を積分して、その変化に要する積分時間（接地電位ＶＧ  の積分時間）Ｔｄを計測し、また同様に、積分器の出力電圧Ｖｏが上記所定電圧分と同じだけ変化するまで、被測定電圧Ｖｉｎと接地電位ＶＧ  との加算平均電圧ＶＨ  を積分して、その変化に要する積分時間（加算平均電圧ＶＨ  の積分時間）Ｔｅを計測するようにしている。
【０１７９】
ここで、上記積分時間Ｔｄの間（即ち、図１３の時刻ｔ２で比較器１４ａの出力信号ＣＭＰ１がハイレベルになってから、図１３の時刻ｔ３で比較器１４ｂの出力信号ＣＭＰ２がハイレベルになるまでの間）だけ、接地電位ＶＧ  を積分したことによる積分器の出力変化電圧Ｖｄは、下記の式１２となり、また、上記積分時間Ｔｅの間（即ち、図１３の時刻ｔ５で比較器１４ａの出力信号ＣＭＰ１がハイレベルになってから、図１３の時刻ｔ６で比較器１４ｂの出力信号ＣＭＰ２がハイレベルになるまでの間）だけ、加算平均電圧ＶＨ  を積分したことによる積分器の出力変化電圧Ｖｅは、下記の式１３となる。
【０１８０】
尚、式１２において、「  ∫＿（０）＾（Ｔｄ）［０−Ｖｒｅｆ  ］ｄｔ」は、接地電位ＶＧ  （＝０）と基準電圧Ｖｒｅｆ  との差［０−Ｖｒｅｆ  ］を時間Ｔｄだけ積分した値である。また同様に、式１３において、「  ∫＿（０）＾（Ｔｅ）［Ｖｉｎ／２−Ｖｒｅｆ  ］ｄｔ」は、加算平均電圧ＶＨ  （＝Ｖｉｎ／２）と基準電圧Ｖｒｅｆ  との差［Ｖｉｎ／２−Ｖｒｅｆ  ］を時間Ｔｅだけ積分した値である。そして、式１２，１３において、「Ｃ」は積分用コンデンサ１２の静電容量であり、「Ｒ」は積分用抵抗器１３ａ，１３ｂの合成抵抗値である。
【０１８１】
【数１２】
0003572809.tif 000004
【０１８２】
【数１３】
0003572809.tif 000005
そして、上記両出力変化電圧Ｖｄ，Ｖｅは互いに等しいため、式１２，１３から下記の式１４が成立する。
【０１８３】
【数１４】
Ｖｉｎ＝２Ｖｒｅｆ  ×（（Ｔｅ−Ｔｄ）／Ｔｅ）  …（１４）
よって、式１４から分かるように、基準電圧Ｖｒｅｆ  は既知であるため、被測定電圧Ｖｉｎの値は、接地電位ＶＧ  の積分時間Ｔｄと加算平均電圧ＶＨ  の積分時間Ｔｅとに応じた値「（Ｔｅ−Ｔｄ）／Ｔｅ＝１−Ｔｄ／Ｔｅ」によって、数値化できる。
【０１８４】
そこで、本第５実施例のＡ／Ｄ変換器では、前述したように、演算器７０によって、積分時間Ｔｅを表す１５ビットデータから、積分時間Ｔｄを表す１５ビットデータを引き、更に、その引算後の１５ビットデータを、積分時間Ｔｅを表す１５ビットデータで割り、その割り算後の２進デジタル信号（つまり「（Ｔｅ−Ｔｄ）／Ｔｅ＝１−Ｔｄ／Ｔｅ」を表す２進デジタル信号）を、被測定電圧Ｖｉｎを表す２進デジタル信号として出力するようにしている。
【０１８５】
尚、演算器７０は、上記割り算後の値「（Ｔｅ−Ｔｄ）／Ｔｅ」に、式１４の如く「２Ｖｒｅｆ  」を乗じ、その乗算後の値を表す２進デジタル信号を、被測定電圧Ｖｉｎを表す２進デジタル信号として出力するようにしてもよい。そして、このようにすれば、当該Ａ／Ｄ変換器からの２進デジタル信号を受けた装置にて、何ら演算を行うことなく、被測定電圧Ｖｉｎの値を知ることができる。
【０１８６】
また、演算器７０は、レジスタ５８が時刻ｔ６でラッチした積分時間Ｔｄを表す１５ビットデータを、レジスタ５６が時刻ｔ６でラッチした積分時間Ｔｅを表す１５ビットデータで割り、その割り算後の２進デジタル信号（つまり「Ｔｄ／Ｔｅ」を表す２進デジタル信号）を、被測定電圧Ｖｉｎを表す２進デジタル信号として、出力するようにしてもよい。
【０１８７】
以上詳述したように、本第５実施例のＡ／Ｄ変換器においても、未知の被測定電圧Ｖｉｎに応じた加算平均電圧ＶＨ  と、予め設定された既知の接地電位ＶＧ  とを、積分器の出力変化量が等しくなるように積分した場合の、両積分時間Ｔｅ，Ｔｂの比に基づき、被測定電圧Ｖｉｎをデジタル値に変換するようにしているのであるが、上記両積分時間Ｔｄ，Ｔｅを、ＴＡＤ２２によって計測するようにしている。
【０１８８】
従って、本第５実施例のＡ／Ｄ変換器によっても、従来のＡ／Ｄ変換器のように積分時間を長く設定することなく、Ａ／Ｄ変換の精度を高めることができ、被測定電圧ＶｉｎのＡ／Ｄ変換を高精度に且つ短時間で行うことができる。そして更に、積分時間を長く設定する必要がないため、積分用コンデンサ１２の静電容量や積分用抵抗器１３ａ，１３ｂの抵抗値を小さくすることができ、当該Ａ／Ｄ変換器を１つの半導体チップに集積した場合のチップサイズを、小規模なものにすることができる。
【０１８９】
ところで、上記第５実施例では、積分器の基準電圧Ｖｒｅｆ  を、接地電位ＶＧ  と電源電圧ＶＤＤとの中心電圧（＝ＶＤＤ／２）に設定したが、この場合、被測定電圧Ｖｉｎが電源電圧ＶＤＤと等しいと、被測定電圧Ｖｉｎと接地電位ＶＧ  との加算平均電圧ＶＨ  が基準電圧Ｖｒｅｆ  と同じになって、加算平均電圧ＶＨ  を積分した際の積分器の出力電圧Ｖｏが変化しなくなってしまう。
【０１９０】
そこで、基準電圧Ｖｒｅｆ  の値を、上記中心電圧（＝ＶＤＤ／２）と電源電圧ＶＤＤとの間の電圧（例えばＶＤＤ×３／４）に設定すれば、被測定電圧Ｖｉｎが電源電圧ＶＤＤと等しくても、図１３における時刻ｔ４から時刻ｔ６までの期間において、積分器の出力電圧Ｖｏを上昇させることができ、上記問題を解決することができる。
【図面の簡単な説明】
【図１】第１実施例のＡ／Ｄ変換器の構成を表す構成図である。
【図２】図１のパルス位相差符号化回路（ＴＡＤ）を表す構成図である。
【図３】図１の制御回路を表す回路図である。
【図４】第１実施例のＡ／Ｄ変換器の動作を表すタイムチャートである。
【図５】第２実施例のＡ／Ｄ変換器の構成を表す構成図である。
【図６】第３実施例のＡ／Ｄ変換器の構成を表す構成図である。
【図７】第３実施例のＡ／Ｄ変換器の動作を表すタイムチャートである。
【図８】第４実施例のＡ／Ｄ変換器の構成を表す構成図である。
【図９】図８の制御回路を表す回路図である。
【図１０】第４実施例のＡ／Ｄ変換器の動作を表すタイムチャートである。
【図１１】第５実施例のＡ／Ｄ変換器の構成を表す構成図である。
【図１２】図１１の制御回路を表す回路図である。
【図１３】第５実施例のＡ／Ｄ変換器の動作を表すタイムチャートである。
【図１４】従来の基本的な積分型Ａ／Ｄ変換器を説明する説明図である。
【図１５】従来の五相積分式のＡ／Ｄ変換器を説明する説明図である。
【符号の説明】
１１，５０…演算増幅器    １２…積分用コンデンサ
１３ａ，１３ｂ…積分用抵抗器    １４，１４ａ，１４ｂ…比較器
１６ａ，１６ｂ，１８…スイッチ素子    １７，５２…抵抗器
２０，５４，６８…制御回路    ２２…パルス位相差符号化回路（ＴＡＤ）
２３…パルス周回回路    ２４，５６，５８…レジスタ    ２６…カウンタ
２８…ラッチ回路    ３０…パルスセレクタ    ３２…エンコーダ
６０，７０…演算器    ３４，３６，３８，４０…アンドゲート
４２，４８，７２…オアゲート    ４６…ノアゲート
ＩＶ，４４…インバータ    ＮＡＮＤ…ナンドゲート
６２…イクスクルーシブオアゲート    ６４…バッファ
６６…パルス出力回路    Ｆ１〜Ｆ６…フリップフロップ
【図１】
0003572809.tif 000006
【図２】
0003572809.tif 000007
【図３】
0003572809.tif 000008
【図４】
0003572809.tif 000009
【図５】
0003572809.tif 000010
【図６】
0003572809.tif 000011
【図７】
0003572809.tif 000012
【図８】
0003572809.tif 000013
【図９】
0003572809.tif 000014
【図１０】
0003572809.tif 000015
【図１１】
0003572809.tif 000016
【図１２】
0003572809.tif 000017
【図１３】
0003572809.tif 000018
【図１４】
0003572809.tif 000019
【図１５】
0003572809.tif 000020