(57)【特許請求の範囲】
【請求項１】
接合型ＦＥＴの電源ラインに、電源ライン接地用コンデンサを設け、上記接合型ＦＥＴのソースにソース抵抗とソース接地用コンデンサの並列回路を設けて成る接合型ＦＥＴを用いた増幅回路において、上記電源ラインと上記接合型ＦＥＴのソース間に、ソースバイアス抵抗を設けるとともに、上記ソース抵抗と直列に前記接合型ＦＥＴの動作時にＯＮとなるスイッチを設けることによって前記スイッチがＯＮしたとき前記接合型ＦＥＴのゲート・ソース間電圧が大きい値から動作点に向けて小さくなっていくようにしたことを特徴とする接合型ＦＥＴを用いた増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信機の送信用増幅回路等に使用する接合型ＦＥＴを用いた増幅回路に関するものである。
【０００２】
【従来の技術】
Ｎチャンネル接合型ＦＥＴ（Ｆｉｅｌｄ    Ｅｆｅｃｔ    Ｔｒａｎｓｉｓｔｏｒ）を用いた増幅回路の従来例を図３に示す。図３においてＴ１は接合型ＦＥＴであり、この接合型ＦＥＴ  Ｔ１のソースとアース間には、ソース抵抗Ｒ１とソース接地用コンデンサＣ１が接続されている。Ｐ１は信号入力端子であり、該信号入力端子Ｐ１は入力結合コンデンサＣ２を介して上記接合型ＦＥＴ、Ｔ１のゲートに接続され、このゲートとアース間にはゲートバイアス用コイルＬ１が接続されている。
【０００３】
Ｂは電源ラインであり、この電源ラインＢはスイッチＳ１を介し更に出力用コイルＬ２を介して、上記接合型ＦＥＴ、Ｔ１のドレインに接続され、上記スイッチＳ１と出力用コイルＬ２との接続点とアース間には電源ライン接地用コンデンサＣ３が接続されている。Ｃ４は、上記接合型ＦＥＴ  Ｔ１のドレインと信号出力端子Ｐ２間に設けられた出力結合コンデンサである。
【０００４】
上記の構成より成る従来の増幅回路は、次のように動作する。スイッチＳ１が開いている時は、接合型ＦＥＴ  Ｔ１には電圧が印加されないため増幅回路は機能しない。スイッチＳ１が閉成すると、接合型ＦＥＴ  Ｔ１のドレイン、ソース間に電圧が印加されドレイン電流ＩＤが流れ始める。このドレイン電流ＩＤは接合型ＦＥＴ  Ｔ１のソースよりグランドに流れ、ソース抵抗Ｒ１の両端に電圧を発生する。この電圧をＶＳとすると
ＶＳ＝−ＩＤ×Ｒ１
となる。
【０００５】
一方、接合型ＦＥＴ  Ｔ１のゲート電圧はゲートバイアス用コイルＬ１によりグランドレベル（ＯＶ）にバイアスされているため、接合型ＦＥＴ  Ｔ１のゲート・ソース間電圧ＶＧＳは
ＶＧＳ＝ＶＳ＝−ＩＤ×Ｒ１
又は、
ＩＤ＝−（１／Ｒ１）×ＶＧＳ
で表わされる。
【０００６】
図４は、Ｎチャンネル接合型ＦＥＴのゲート・ソース間電圧ＶＧＳ対ドレイン電流ＩＤの関係を表すグラフである。図４において、ＶＢは電源電圧、ＶＧＳＳは、ドレイン電流ＩＤ＝Ｏ（Ａ）となる時のゲート・ソース間電圧ＶＧＳ、ＩＤＳＳは、ゲート・ソース間電圧ＶＧＳ＝Ｏ（Ｖ）の時のドレイン電流ＩＤ、ＶＧＳ１は回路が増幅機能中におけるゲート・ソース間電圧ＶＧＳ、ＩＤ１は回路が増幅機能中におけるドレイン電流ＩＤであり、▲１▼はＮチャンネル接合型ＦＥＴのゲート・ソース間電圧ＶＧＳ対ドレイン電流ＩＤの特性を示すグラフ、▲２▼は上記（１）式のグラフであってＰ点は、Ｎチャンネル接合型ＦＥＴの動作点を示す。
【０００７】
従って、図３のスイッチＳ１が閉成した時、接合型ＦＥＴ  Ｔ１は図４に示すグラフ▲１▼、▲２▼の交差したＰ点で動作する。今、信号入力端子Ｐ１より供給された微弱な高周波信号は、入力結合コンデンサＣ２を介し接合型ＦＥＴ  Ｔ１のゲートに入力する。なお、ゲートバイアス用コイルＬ１は、高周波信号を通さないので、上記信号入力端子Ｐ１より供給された微弱な高周波信号は全て接合型ＦＥＴ  Ｔ１のゲートに入る。
【０００８】
又、ソース接地用コンデンサＣ１は接合型ＦＥＴ  Ｔ１のソースの高周波接地用であり、信号入力端子Ｐ１より供給される信号電圧の変化量はソース抵抗Ｒ１により減衰することはない。従って、信号入力端子Ｐ１より供給される微弱な高周波信号の電圧変化は接合型ＦＥＴ  Ｔ１のゲート・ソース間電圧ＶＧＳの変化に等しくなる。
【０００９】
上記の微弱な高周波信号電圧により、接合型ＦＥＴ  Ｔ１のゲート・ソース間電圧ＶＧＳが変化すると、該接合型ＦＥＴ  Ｔ１は電流増幅作用でドレイン電流ＩＤが変化する。上記接合型ＦＥＴ，Ｔ１のゲート・ソース間電圧ＶＧＳの変化を△ＶＧＳ、上記ドレイン電流ＩＤの変化を△ＩＤ、ドレイン電流増幅率をｇｍとすると△ＩＤは
△ＩＤ＝ｇｍ×△ＶＧＳ
となる。
【００１０】
上記△ＶＧＳは、信号入力端子Ｐ１より供給される微弱な高周波信号電圧の変化と同じであるから、接合型ＦＥＴ  Ｔ１のｇｍ倍に増幅された信号電流が接合型ＦＥＴ  Ｔ１のドレイン電流としてドレインより出力される。出力用コイルＬ２は、ドレインバイアス用のコイルであり、ドレインより出力されるドレイン電流の変化分△ＩＤは全て出力結合コンデンサＣ４を介し、信号出力端子Ｐ２より出力される。以上のようにして従来の増幅回路は機能する。
【００１１】
【発明が解決しようとする課題】
図３に示す従来の増幅回路において、スイッチＳ１が開いている状態では、電源ライン接地用コンデンサＣ３には電荷が蓄積されていないため、上記スイッチＳ１を閉じる瞬間においては、電源に大きな突入電流が流れる。又、上記スイッチＳ１が開いている状態では、ソース接地用コンデンサＣ１には電荷が蓄積されていないため、上記スイッチＳ１を閉じる瞬間においては、接合型ＦＥＴ、Ｔ１のソース、グランド間の抵抗はない。しかも、この状態でのゲート・ソース間電圧ＶＧＳはＯ（Ｖ）であるから、図４に示すように、ドレイン電流ＩＤが最大になり、非常に大きなドレイン電流ＩＤが流れる。
【００１２】
図４はＮチャンネル接合型ＦＥＴの特性であるが、Ｐチャンネル接合型ＦＥＴの場合は、Ｎチャンネルの場合の特性と原点対称となり、Ｎチャンネルの場合と同様、ゲート・ソース間電圧ＶＧＳ＝Ｏ（Ｖ）の時、ドレイン電流ＩＤは最大となる。従って、特に電力増幅回路に、図３に示すような従来技術を用いると、ドレイン電流ＩＤが通常の動作状態でも多いためスイッチＳ１を閉じ、回路が待機状態から動作状態に変化する時、非常に大きなドレイン電流ＩＤが流れ、接合型ＦＥＴ  Ｔ１を破損することがあるという問題があった。
【００１３】
図５は、図３に示す従来の回路において、スイッチＳ１を閉じる瞬間に大きなドレイン電流ＩＤが流れる様子を示しており、ゲート・ソース間電圧ＶＧＳ及びドレイン電流ＩＤは、時間の経過と共に変化し、図４に示すこの回路の動作点Ｐの値、即ちゲート・ソース間電圧ＶＧＳ１及びドレイン電流ＩＤ１になる。
【００１４】
【課題を解決するための手段】
上記の問題を解決するため、接合型ＦＥＴの電源ラインに、電源ライン接地用コンデンサを設け、上記接合型ＦＥＴのソースに、ソース抵抗とソース接地用コンデンサの並列回路を設けて成る接合型ＦＥＴを用いた増幅回路において、上記電源ラインと上記接合型ＦＥＴのソース間にソースバイアス抵抗を設けるとともに、上記ソース抵抗と直列に前記接合型ＦＥＴの動作時にＯＮとなるスイッチを設けることによって前記スイッチがＯＮしたとき前記接合型ＦＥＴのゲート・ソース間電圧が大きい値から動作点に向けて小さくなっていく構成とした。
【００１５】
従って、スイッチＳ１が開いている時は、接合型ＦＥＴのゲート電圧ＶＧはＯ（Ｖ）、ソース電圧ＶＳは電源電圧に等しいのでゲート・ソース間電圧ＶＧＳの絶対値は、ドレイン電流遮断ゲート電圧ＶＧＳＳより大きく、ドレイン電流ＩＤは流れないので、増幅回路は停止状態にある。又、ソースバイアス抵抗によりソース接地用コンデンサには電荷が蓄積されている。
【００１６】
この状態で、ソース抵抗と直列に設けたスイッチを閉じると、このスイッチが閉じた瞬間においては、ゲート・ソース間電圧ＶＧＳの絶対値は、電源電圧ＶＢと等しく大きな値から、動作点Ｐにおけるゲート・ソース間電圧ＶＧＳ１に近づいていくため、ドレイン電流ＩＤは除々に増加し、ＩＤ１になる。更にソース接地用コンデンサに蓄積された電荷はソース抵抗を介して放電されるため、ソース抵抗の両端に電圧が発生しゲート・ソース間電圧ＶＧＳの絶対値は、必ず増幅回路の定常動作時より大きくなり、急激なドレイン電流ＩＤが流れないようになる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図１は本発明の一実施形態の回路図である。図１において、Ｔ１は接合型ＦＥＴであり、この接合型ＦＥＴ  Ｔ１のソースとアース間にはソース抵抗Ｒ１とスイッチＳの直列回路と、ソース接地用コンデンサＣ１の並列回路が接続されている。Ｐ１は信号入力端子であり、該信号入力端子Ｐ１は、入力結合コンデンサＣ２を介して上記接合型ＦＥＴ  Ｔ１のゲートに接続され、このゲートとアース間にはゲートバイアス用コイルＬ１が接続されている。
【００１８】
Ｂは電源ラインであり、この電源ラインＢは、出力用コイルＬ２を介して、上記接合型ＦＥＴ  Ｔ１のドレインに接続され、また電源ライン接地用コンデンサＣ３を介して接地され、更に、抵抗Ｒを介して上記接合型ＦＥＴのソースに接続される。Ｃ４は上記接合型ＦＥＴ  Ｔ１のドレインと信号出力端子Ｐ２間に設けられた出力結合コンデンサである。
【００１９】
従って、接合型ＦＥＴ  Ｔ１のソース側に設けたスイッチＳが開いている時は、この接合型ＦＥＴ  Ｔ１のゲート電圧はＯ（Ｖ）、ソースは抵抗Ｒを介して電源電圧ＶＢが印加されており、ゲート・ソース間電圧ＶＧＳの絶対値は、電源電圧ＶＢと等しくなり、ドレイン電流遮断ゲート電圧ＶＧＳＳより大きいので、上記上記接合型ＦＥＴ  Ｔ１には、ドレイン電流は流れず増幅回路は機能していない。
【００２０】
一方、ソース接地用コンデンサＣ１には電源ラインＢより抵抗Ｒを介して電源電圧ＶＢが印加され、電荷が蓄積されている。また、電源ライン接地用コンデンサＣ３にも電源電圧ＶＢが印加され、電荷が蓄積されている。
【００２１】
この状態でスイッチＳを閉成すると、該スイッチＳが閉じる瞬間において、ソース接地用コンデンサＣ１に蓄積されていた電荷がソース抵抗Ｒ１及びスイッチＳを介して放電するため、ソース抵抗Ｒ１の両端に電圧が発生し、ゲート・ソース間電圧ＶＧＳの絶対値は、図２（ｂ）に示すように電源電圧ＶＢから、図４の動作時Ｐにおけるゲート・ソース間電圧ＶＧＳ１に近づいていく。従って上記接合型ＦＥＴ  Ｔ１のドレイン電流ＩＤは図２（ｃ）に示すように図４の動作点Ｐにおけるドレイン電流ＩＤ１まで除々に増加し、急激なドレイン電流ＩＤは流れない。
【００２２】
また、上記ソースバイアス抵抗Ｒにはソース接地用コンデンサＣ１への充電電流が流れるのみであり、ソースバイアス抵抗Ｒはソース抵抗Ｒ１に比べて充分大きな値にすることができるので、スイッチＳを閉成している状態ではソースバイアス抵抗Ｒに流れる電流は無視できる程度の大きさとなっている。
【００２３】
今、信号入力端子Ｐ１より供給される微弱な高周波信号は、入力結合コンデンサＣ２を通り、接合型ＦＥＴのゲートに入力される。この場合、ゲートバイアス用コイルＬ１は高周波信号を通さないので上記信号入力端子Ｐ１より供給される微弱な高周波信号は全て上記接合型ＦＥＴ  Ｔ１のゲートに入力される。上記接合型ＦＥＴ  Ｔ１のソース、アース間に設けられたソース接地用コンデンサＣ１は、ソースの高周波接地用であり、信号電圧の変化量は、ソース抵抗Ｒ１により減衰されることはない。従って、信号入力端子Ｐ１より到来した微弱な高周波信号の電圧変化は、ゲート・ソース間電圧ＶＧＳの変化に等しくなる。
【００２４】
上述するように、信号入力端子Ｐ１より供給される微弱な高周波信号電圧により、接合型ＦＥＴ  Ｔ１のゲート・ソース間電圧ＶＧＳが変化すると、接合型ＦＥＴ  Ｔ１の電流増幅作用で、ドレイン電流ＩＤが変化する。接合型ＦＥＴ  Ｔ１のゲート間電圧ＶＧＳの変化を△ＶＧＳとし、ドレイン電流ＩＤの変化を△ＩＤとし、ドレイン電流増幅率をｇｍとすると、ドレイン電流の変化量△ＩＤは、
△ＩＤ＝ｇｍ×△ＶＧＳ
で表わされる。
【００２５】
上述するように、ゲート・ソース間電圧ＶＧＳの変化量△ＶＧＳは、入力される微弱な高周波信号電圧の変化と同じであり、上記ゲート・ソース間電圧の変化量△ＶＧＳは接合型ＦＥＴ  Ｔ１により、該接合型ＦＥＴ  Ｔ１のｇｍ倍に増幅されるので、信号入力端子Ｐ１より供給される微弱な高周波入力信号は、接合型ＦＥＴ  Ｔ１のｇｍ倍に増幅された信号電流として、該接合型ＦＥＴ  Ｔ１のドレインより出力され、信号出力端子Ｐ２より取り出される。接合型ＦＥＴ  Ｔ１のドレインに接続された出力用コイルＬ２はドレインバイアス用コイルであり、ドレインより出力される電流変化は全て、出力結合コンデンサＣ４を介し、信号出力端子Ｐ２より出力される。
【００２６】
【発明の効果】
本発明は以上の構成であるので、スイッチを閉じ、回路が待機状態から動作状態に変化した時、急激なドレイン電流が流れることがないので、回路の起動時における接合型ＦＥＴの破損を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】本発明の動作説明図である。
【図３】従来例の回路図である。
【図４】接合型ＦＥＴの特性図である。
【図５】従来例の動作説明図である。
【符号の説明】
Ｔ１                接合型ＦＥＴ
Ｂ                  電源ライン
Ｃ１                ソース接地用コンデンサ
Ｃ３                電源ライン接地用コンデンサ
Ｒ                  ソースバイアス抵抗
Ｒ１                ソース抵抗
Ｓ                  スイッチ
【図１】
0003574260.tif 000002
【図２】
0003574260.tif 000003
【図３】
0003574260.tif 000004
【図４】
0003574260.tif 000005
【図５】
0003574260.tif 000006