(57)【特許請求の範囲】
【請求項１】
少なくともＧａＡｓ基板上に形成されたＧａＡｓコレクタ層と、該ＧａＡｓコレクタ層上に形成されたＧａＡｓベース層と、該ＧａＡｓベース層上に形成されたＧａＡｓエミッタ層と、該ＧａＡｓエミッタ層上に形成されたエミッタ電極と、該ＧａＡｓベース層と該ＧａＡｓエミッタ層との間に形成されたＩｎＧａＰスペーサ層とを含み、
該ＧａＡｓエミッタ層上に、低抵抗ＧａＡｓ層、ＧａＡｓからなるバラスト抵抗層、および低抵抗ＧａＡｓ層が順次積層されたことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
上記バラスト抵抗層の不純物濃度が、１×１０１６〜５×１０１６ｃｍ−３であり、上記低抵抗ＧａＡｓ層の不純物濃度が、１×１０１８〜６×１０１８ｃｍ−３であることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
上記ＩｎＧａＰスペーサ層が、
ＩｎｘＧａ１−ｘＰ（０．４５≦ｘ≦０．５５）からなることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
上記ＩｎＧａＰスペーサ層が、
Ｉｎ０．５Ｇａ０．５Ｐからなることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタに関し、特に、マルチフィンガ構造を有する高出力用ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタは、高い電流増幅率βが得られることから、高周波、高出力用デバイスに用いられ、ＡｌＧａＡｓ／ＧａＡｓ系材料を用いたヘテロ接合バイポーラトランジスタが実用化されている。
ヘテロ接合バイポーラトランジスタでは、発熱によるコレクタ電流の増加や、複数のトランジスタ部を並列に設けたマルチフィンガ型の高出力トランジスタにおける特定のトランジスタへの電流集中を防止するために、エミッタＡｌＧａＡｓ層とエミッタ電極との間に、比較的高抵抗なＧａＡｓバラスト抵抗層を設けて電圧を降下させ、コレクタ電流の急激な増加を抑制している。
図３は、従来構造のＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタのバンド構造図である。図３では、ｎ−ＡｌＧａＡｓエミッタ層とエミッタ電極（図示せず）との間にｎ−−ＧａＡｓバラスト抵抗層が設けられている。
【０００３】
【発明が解決しようとする課題】
従来構造のＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは、ｎ−−ＧａＡｓバラスト抵抗層の不純物濃度を正確に制御しても、バラスト抵抗（エミッタ層とエミッタ電極との間の抵抗）が正確に制御できないという問題があった。
発明者らの知見によれば、これは、バラスト抵抗層と、隣り合うＡｌＧａＡｓ層とのヘテロ接合部では、ＡｌＧａＡｓ層に取り込まれる不純物等の影響により、バンドのピンニングレベルが変わり、フェルミレベルＥＦに対する伝導帯下端の相対的な位置が、不純物の取り込み量等に依存して変わってしまうためと考えられる。
即ち、バラスト抵抗層とＡｌＧａＡｓ層との接続部分はヘテロ接合となるため、図３示すように、ヘテロ界面において伝導帯下端がノッチ部を有し、かかるノッチ部は、抵抗成分として寄与する。この結果、フェルミレベルＥＦに対する伝導帯下端の相対的な位置が変わることにより、かかるノッチ部で発生する抵抗値が変化し、バラスト抵抗層の不純物濃度及び膜厚を正確に制御して、バラスト抵抗層の抵抗値を厳密に制御しても、全体としてのバラスト抵抗を正確に制御することができなくなるためと考えられる。
【０００４】
これに対して、発明者らは、バラスト抵抗層を、エミッタ層と同じＡｌＧａＡｓ層から形成することも検討したが、ＡｌＧａＡｓ層は、Ａｌを含むために、上述のように不純物を取り込みやすく、かかる構造では、ＡｌＧａＡｓエミッタ層／ＧａＡｓベース層ヘテロ界面、ＡｌＧａＡｓ層自身の品質に起因すると考えられる通電特性の劣化、即ち、所定の電流を通電した場合の電流値の経時変化が大きく、素子の信頼性が低くなるという問題があった。
そこで、本発明は、バラスト抵抗が正確に制御され、通電特性の劣化のない高信頼性ヘテロ接合バイポーラトランジスタを提供することを目的とする。
【０００５】
【課題を解決するための手段】
そこで、発明者らは鋭意研究の結果、ＧａＡｓエミッタ層／ＩｎＧａＰスペーサ層／ＧａＡｓベース層を備えたヘテロ接合バイポーラトランジスタにＧａＡｓバラスト抵抗層を設けることにより、第１に、エミッタ層／バラスト抵抗層の界面においてノッチ部が形成されず、バラスト抵抗を正確に制御できること、第２に、ＡｌＧａＡｓ層による不純物の取り込みを防止し、通電特性の劣化を防止できることを見出し、本発明を完成した。
【０００６】
即ち、本発明は、少なくともＧａＡｓ基板上に形成されたＧａＡｓコレクタ層と、該ＧａＡｓコレクタ層上に形成されたＧａＡｓベース層と、該ＧａＡｓベース層上に形成されたＧａＡｓエミッタ層と、該ＧａＡｓエミッタ層上に形成されたエミッタ電極と、該ＧａＡｓベース層と該ＧａＡｓエミッタ層との間に形成されたＩｎＧａＰスペーサ層とを含み、該ＧａＡｓエミッタ層と該エミッタ電極との間にＧａＡｓからなるバラスト抵抗層を備えたことを特徴とするヘテロ接合バイポーラトランジスタである。
このように、エミッタ層と、該エミッタ層上に形成されるバラスト抵抗層とを同じＧａＡｓ層から形成することにより、従来、両層の界面がＡｌＧａＡｓ／ＧａＡｓのヘテロ界面になることに伴って形成されていた、伝導帯下端のノッチ部がなくなり、かかる部分に抵抗成分が発生しなくなる。
これにより、バラスト抵抗層の抵抗値を厳密に制御することにより、エミッタ層とエミッタ電極間のバラスタ抵抗を正確に制御できるようになる。
また、エミッタ層、バラスト抵抗層にＡｌを含まないＧａＡｓ層を用いることにより、結晶成長中に発生する不純物の取り込み量を低減でき、かかる不純物に起因すると考えられている通電特性の劣化を防止し、ヘテロ接合バイポーラトランジスタの信頼性を向上させることが可能となる。
【０００７】
上記バラスト抵抗層を挟むように、該バラスト抵抗層の両側に低抵抗ＧａＡｓ層が積層されてなることが好ましい。
かかる低抵抗バラスト層を設けることにより、バラスト抵抗の値を安定化することができるからである。
【０００８】
上記バラスト抵抗層の不純物濃度は、１×１０１６〜５×１０１６ｃｍ−３であり、上記低抵抗ＧａＡｓ層の不純物濃度は、１×１０１８〜６×１０１８ｃｍ−３であることが好ましい。
【０００９】
上記ＩｎＧａＰスペーサ層は、ＩｎｘＧａ１−ｘＰ（０．４５≦ｘ≦０．５５）からなることが好ましい。
かかる組成のＩｎＧａＰスペーサ層を用いることにより、ＧａＡｓベース層等との格子整合が良好となり、結晶欠陥の発生等を防止できるからである。
【００１０】
上記ＩｎＧａＰスペーサ層は、Ｉｎ０．５Ｇａ０．５Ｐからなることが、ＧａＡｓ層との格子整合を図る上で最も好ましい。
【００１１】
【発明の実施の形態】
本発明の実施の形態について、図１を参照しながら説明する。
図１は、本実施の形態にかかるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の断面図であり、図中、１は半絶縁性ＧａＡｓ基板、２はアンドープＧａＡｓまたは、ＡｌＧａＡｓ／ＧａＡｓ超格子構造、又は両者からなるバッファ層、３はｎ型不純物を高濃度にドープしたＧａＡｓサブコレクタ層、４はｎ型不純物を含むＧａＡｓコレクタ層、５はｐ型不純物を高濃度にドープしたＧａＡｓベース層、６はＧａＡｓとほぼ格子整合するＩｎ０．５Ｇａ０．５Ｐスペーサ層、７はｎ型不純物をドープしたＧａＡｓエミッタ層、８、１０はｎ型不純物を高濃度にドープしたＧａＡｓバラスト抵抗安定化層、９はｎ型不純物をわずかにドープしたＧａＡｓエミッタバラスト抵抗層、１１はｎ型ＩｎＧａＡｓコンタクト層、１２はＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極、１３はＰｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極、１４はＷＳｉからなるエミッタ電極である。
【００１２】
図１のヘテロ接合バイポーラトランジスタについて説明すると、まず、基板１には、ＧａＡｓ基板が用いられる。
【００１３】
バッファ層２は、その上に形成される能動層からの電流リークが少ない構造が望ましく、一般的には、アンドープＧａＡｓ層、ＡｌＧａＡｓ／ＧａＡｓ超格子構造、又は両者からなる構造が用いられる。
【００１４】
サブコレクタ層（コレクタコンタクト層）３には、コレクタ層との良好なオーミック接続を得るために、ｎ型不純物を高濃度（ｎ＝１〜５×１０１８ｃｍ−３程度）にドープしたＧａＡｓ層が用いられる。層厚は、５００ｎｍ程度が好ましい。
【００１５】
コレクタ層４は、サブコレクタ層３上に形成され、ｎ型不純物を低濃度（ｎ＝３〜５×１０１６ｃｍ−３程度）にドープしてある。ｎ型不純物を低濃度にドープするのは、ベース／コレクタ間耐圧を十分に確保するためであり、かかるベース／コレクタ間耐圧は、１０数Ｖ程度となることが好ましい。膜厚は、５００〜８００ｎｍ程度が適している。
【００１６】
ベース層５は、バイポーラトランジスタの特性を支配する、最も重要な層の一つであり、ｐ−ＧａＡｓ層が用いられる。ベース層５は、不純物濃度が１〜４×１０１９ｃｍ−３、膜厚が５０〜１００ｎｍとするのが好ましい。
【００１７】
スペーサ層６は、ベース層５とエミッタ層７との間に挿入される層であり、ｎ型不純物を５×１０１７ｃｍ−３程度ドープした１ｎＧａＰ層から形成される。ＧａＡａベース層５等とほぼ格子整合するように、ＩｎｘＧａ１−ｘＰ（０．４５≦ｘ≦０．５５）を用いるのが好ましく、特に、Ｉｎ０．５Ｇａ０．５Ｐを用いることが好ましい。膜厚は、３０〜５０ｎｍ程度であることが好ましい。
【００１８】
エミッタ層７は、ｎ型不純物を高濃度にドープしたＧａＡｓから形成され、不純物濃度は、３×１０１７ｃｍ−３程度が好ましい。膜厚としては、１００〜１５０ｎｍ程度が好ましい。
【００１９】
バラスト抵抗安定化層８、１０は、バラスト抵抗層９の抵抗値を安定化するために、バラスト抵抗層９の両側に、これを挟むように設けられた層である。かかるバラスト抵抗安定化層８、１０はｎ型不純物を高濃度にドープしたＧａＡｓからなり、膜厚は３０ｎｍ、不純物濃度は５×１０１８ｃｍ−３程度であることが好ましい。
なお、かかるバラスト抵抗安定化層８、１０を設けない構造とすることも可能である。
【００２０】
バラスト抵抗層９は、エミッタバラスト抵抗として、エミッタコンタクト層１１とエミッタ層７の間に設けられ、ｎ型不純物をわずかにドープしたＧａＡｓ層からなる。かかるバラスト抵抗層９は、電流集中を防止するための抵抗として用いられるため、不純物濃度は低い方が好ましいが、エピタキシャル成長時のドーピング濃度の制御性を考慮すると、不純物濃度は１×１０１６ｃｍ−３程度とするのが好ましい。
なお、バラスト抵抗層９の抵抗値は、バラスト抵抗層９の不純物濃度と、膜厚とで決定されるが、エピタキシャル成長時のドーピング濃度の制御性を考慮すると、バラスト抵抗の厳密な制御は、膜厚を変えて行うほうが容易である。
ここでは、不純物濃度を１×１０１６ｃｍ−３、膜厚を２００〜５００ｎｍ程度とする。
【００２１】
エミッタコンタクト層１１は、エミッタ電極１４と良好なオーミックコンタクトを得るために設けるものであり、ｎ型不純物を高濃度にドープしたＩｎ０．５Ｇａ０．５Ａｓ層を用いる。
この場合、エミッタコンタクト層１４と下部のＧａＡｓ層９との間でヘテロ接合を形成し、両者間でヘテロバリアが形成されるが、かかるバリアが形成されると、ヘテロ接合部での抵抗が増大し、特性劣化を引き起こす。
このため、エミッタコンタクト層１４と下部のＧａＡｓ層９との間に、ＩｎｙＧａ１−ｙＡｓからなり、上方に向かって、ｙを０から０．５まで連続的に変化させた、グレーデッドＩｎＧａＡｓ接続層（図示せず）を設けても良い。かかるグレーデッドＩｎＧａＡｓ接続層を設けた場合、見かけ上のコンタクト抵抗が減少し、特性の改善が可能となる。
【００２２】
コレクタ電極１２は、サブコレクタ層３上に形成され、材料は、ＡｕＧｅ／Ｎｉ／Ａｕ、膜厚は、夫々６０／１５／３００ｎｍとするのが好ましい。
【００２３】
ベース電極１３は、ベース層５上に形成され、材料は、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ、膜厚は夫々３０／３０／３０／３５０ｎｍとするのが好ましい。
なお、ベース層５の表面を露出させると、表面再結合電流の増加等の問題が発生する。
そこで、ＩｎＧａＰスピーサ層６をエッチングストッパ層に用いて、エミッタ電極１４をマスクに用いた選択エッチングによりエミッタメサを形成し、露出したＩｎＧａＰスピーサ層６上にベース電極５を形成した後、シンターによってＰｔ金属をベース層まで拡散させて、ベース電極１３とべース層５とをコンタクトさせている。
なお、ＩｎＧａＰスピーサ層６は空乏化しているため、ベース電極１３とＩｎＧａＰスピーサ層６との間には、電流は流れない。
【００２４】
エミッタ電極１４は、エミッタコンタクト層１１上に形成され、材料はＷＳｉ、膜厚は４０ｎｍであることが好ましい。
【００２５】
次に、本実施の形態にかかるヘテロ接合バイポーラトランジスタの製造方法であるが、かかるヘテロ接合バイポーラトランジスタは、半絶縁性ＧａＡｓ基板上に、上記各層をエピタキシャル成長することにより形成される。
エピタキシャル成長には、有機金属気相成長方法、分子線エピタキシャル法、ガスソースＭＢＥ法、化学ビームエピタキシー（ＣＢＥ）法等が適用可能である。
また、各層のドーパントには、ｎ型ドーパントとしては、Ｓｉ、Ｔｅ、Ｓｅ等が、ｐ型ドーパントとしては、Ｃ、Ｂｅ等が用いられる。
また、エミッタメサは、ＷＳｉエミッタ電極１４をマスクとした選択エッチングにより、セルフアラインにより形成するのが好ましい。
【００２６】
図２は、本実施の形態にかかるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタのバンド構造図である。
図２から明らかなように、本実施の形態にかかるヘテロ接合バイポーラトランジスタでは、エミッタ層と、該エミッタ層上に形成されるバラスト抵抗層とが、同じＧａＡｓ層から形成されているため、図３に示す従来のＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタにおいて、エミッタ層／バラスト抵抗層のヘテロ界面において形成されていた伝導帯下端のノッチ部がなくなり、かかる部分に抵抗成分が発生しなくなる。
これにより、バラスト抵抗層の抵抗値を厳密に制御することにより、エミッタ層とエミッタ電極間のバラスタ抵抗を正確に制御できるようになり、素子特性の向上を図ることが可能となる。
【００２７】
また、エミッタ層、バラスト抵抗層が、Ａｌを含まないＧａＡｓ層から形成されているため、結晶成長中に発生する不純物の取り込み量を減らすことができ、かかる不純物に起因すると考えられている通電特性の劣化を防止し、ヘテロ接合バイポーラトランジスタの信頼性を向上させることが可能となる。
【００２８】
また、本実施の形態にかかるヘテロ接合バイポーラトランジスタでは、エミッタ／ベース接続部をＩｎ０．５Ｇａ０．５Ｐ／ＧａＡｓから形成している。
ここで、Ｉｎ０．５Ｇａ０．５Ｐ／ＧａＡｓ界面における再結合速度は、２１０ｃｍ／ｓ程度で、ＡｌＧａＡｓ／ＧａＡｓ界面における再結合速度と比較して、約１桁小さいことが報告されている（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５５（１９８９）ｐｐ１２０８）。
従って、かかるＩｎ０．５Ｇａ０．５Ｐ／ＧａＡｓヘテロ接合を利用してヘテロ接合バイポーラトランジスタを形成することにより、従来のＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは１００程度であった電流増幅率βを、本実施の形態にかかるＩｎ０．５Ｇａ０．５Ｐ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは２００程度とすることができ、電流増幅率βを大幅に改善することが可能となる。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明にかかるヘテロ接合バイポーラトランジスタでは、エミッタ層と、該エミッタ層上に形成されるバラスト抵抗層とを同じＧａＡｓ層から形成することにより、両層の界面において伝導帯下端にノッチ部が発生せず、かかる部分に抵抗成分が発生しなくなり、バラスタ抵抗を正確に制御することが可能となる。
【００３０】
また、エミッタ層、バラスト抵抗層にＧａＡｓ層を用いることにより、結晶成長中に発生する不純物の取り込み量を低減でき、通電特性の劣化を防止して、信頼性の高いヘテロ接合バイポーラトランジスタを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明にかかるヘテロ接合バイポーラトランジスタの断面図である。
【図２】本発明にかかるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタのバンド構造図である。
【図３】従来構造にかかるＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタのバンド構造図である。
【符号の説明】
１  半絶縁性ＧａＡｓ基板、２  バッファ層、３  サブコレクタ層、４  コレクタ層、５  ベース層、６  スペーサ層、７  エミッタ層、８、１０  バラスト抵抗安定化層、９  バラスト抵抗層、１１  エミッタコンタクト層、１２  コレクタ電極、１３  ベース電極、１４  エミッタ電極。
【図１】
0003594482.tif 000002
【図２】
0003594482.tif 000003
【図３】
0003594482.tif 000004