(57)【特許請求の範囲】
【請求項１】
矩形の表示パネルの一側部にのみ信号線駆動回路基板を配し、前記一側部に隣接する隣接側部に走査線駆動回路基板を配した液晶表示装置において、
前記信号線駆動回路基板、または、前記走査線駆動回路基板における前記信号線駆動回路基板と前記走査線駆動回路基板との交差部近傍にコントロールＩＣを設け、
前記コントロールＩＣは、
外部から入力する信号のための複数の入力ピンと、前記信号線駆動回路及び前記走査線駆動回路に信号を出力する複数の出力ピンを有する平面矩形であって、
前記コントロールＩＣの少なくとも隣接する二辺に、前記信号線駆動回路への出力ピン群をそれぞれ設け、
前記信号線駆動回路または前記走査線駆動回路への制御信号の出力ピンの両側に映像信号の出力ピン群を設けた
ことを特徴とする液晶表示装置。
【請求項２】
前記信号線駆動回路基板に前記コントロールＩＣを設けた場合に、
前記コントロールＩＣの信号線駆動回路への複数の出力ピン群を、前記コントロールＩＣの前記表示パネルに対抗する辺と、この辺に隣接する両側の隣接辺に配列した
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記走査線駆動回路基板に前記コントロールＩＣを設けた場合に、
前記コントロールＩＣの信号線駆動回路への複数の出力ピン群を、前記信号線駆動回路基板と前記走査線駆動回路基板との交差部に面する前記コントロールＩＣの一辺と、この一辺に隣接する両側の隣接辺に配列した
ことを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置１００は、図６に示すように表示パネル１１０を駆動させるために、信号線駆動回路１１２と走査線駆動回路１２２とが設けられ、この信号線駆動回路１１２と走査線駆動回路１２２を制御するためのコントロールＩＣ（タイミングコントローラ）１１６が設けられている。
【０００３】
そして、パソコン等の本体からこのコントロールＩＣ１１６へ外部入力信号が入力し、コントロールＩＣ１１６から信号線駆動回路１１２及び走査線駆動回路
１２２に映像信号及び制御信号が送られ表示パネル１１０を駆動する。
【０００４】
また、コントロールＩＣ１１６，走査線駆動回路１２２，信号線駆動回路１１２には、電源回路１１４から電源が供給されている。
【０００５】
図７及び図８は、表示パネル１１０の上側及び下側にそれぞれ信号線駆動回路１１８，１２０を取付けた、いわゆる両側駆動法における配置例を示したものである。
【０００６】
外部より入力された映像信号及び制御信号は、コントロールＩＣ１１６内で、上側の信号線駆動回路１１８と、下側の信号線駆動回路１２０への信号及び走査線駆動回路１２２への信号に変換されて各回路に転送される。
【０００７】
表示パネル１１０と、上下の信号線駆動回路基板１２４，１２６とは、信号線駆動ＩＣを有するＴＣＰ（TAPE CARRIER PACKAGE）１２８を介して接続されている。なお、信号線駆動回路とは、信号線駆動回路基板上の配線、ＴＣＰ上の配線及びＴＣＰ上にある信号線駆動ＩＣによって構成された回路の総称である。同様に、走査線駆動回路とは、走査線駆動回路基板上の配線、ＴＣＰ上の配線及びＴＣＰ上にある走査線駆動ＩＣによって構成された回路の総称である。
【０００８】
この両側駆動法では、図７に示すように、表示パネル１１０における奇数番号の信号線１，３，５，……は、上側のＴＣＰ１２８で駆動され、偶数番号の信号線２，４，６，……は下側のＴＣＰ１２８で駆動される。
【０００９】
この場合に、図８（ａ）に示すように、コントロールＩＣ１１６は、コントロール回路基板１３０の長手方向の中心に配置されている。
【００１０】
そして、コントロールＩＣ１１６から上下の信号線駆動回路１１８，１２０への信号を出力するための複数の出力ピンは、図８（ｂ）に示すように、平面矩形のコントロールＩＣ１１６の上下の対向する２辺に配列されている。すなわち、コントロールＩＣ１１６の上辺には、上側の信号線駆動回路１１８へ出力するための出力ピン１１６ａが配列され、その下辺には、下側の信号線駆動回路１２０へ出力するための出力ピン１１６ｂが配列されている。また、その右辺には、走査線駆動回路１２２への出力ピン１１６ｃが配列されている。
【００１１】
このような出力ピン１１６ａ，ｂ，ｃの配列により、信号線駆動回路１１８，１２０及び走査線駆動回路１２２へ最短で配線を行うことができる。
【００１２】
【発明が解決しようとする課題】
ところで、最近では、表示パネル１１０の周辺の駆動回路やバックライトを小型化する要求が強く、従来のように信号線駆動回路を表示パネル１１０の上下両側に設けることが困難となり、図５に示すように、信号線駆動回路１３０を表示パネル１１０の上下どちらか片側に配置させる片側駆動法が採られるようになった。
【００１３】
図４は、コントロールＩＣあるいは信号線駆動回路が映像信号を取込み、保持するときのタイミングを、映像信号を基準にした波形で示したものである。そして、図４（ｂ）（ｃ）は、セットアップ時間及びホールド時間が短くなる場合を示しており、回路基板の配線を行う上で各配線間の長さにばらつきが生じて信号の立上がり及び立下がりのタイミングにずれが生じている場合を示している。すなわち、クロック信号と映像信号との間にずれが生じている。
そこで、本発明は上記問題点に鑑み、片側駆動法でも、保持のタイミングのずれを平均化することができる液晶表示装置を提供するものである。
【００１４】
【課題を解決するための手段】
請求項１に係る発明は、矩形の表示パネルの一側部にのみ信号線駆動回路基板を配し、前記一側部に隣接する隣接側部に走査線駆動回路基板を配した液晶表示装置において、前記信号線駆動回路基板、または、前記走査線駆動回路基板における前記信号線駆動回路基板と前記走査線駆動回路基板との交差部近傍にコントロールＩＣを設け、前記コントロールＩＣは、外部から入力する信号のための複数の入力ピンと、前記信号線駆動回路及び前記走査線駆動回路に信号を出力する複数の出力ピンを有する平面矩形であって、前記コントロールＩＣの少なくとも隣接する二辺に、前記信号線駆動回路への出力ピン群をそれぞれ設け、前記信号線駆動回路または前記走査線駆動回路への制御信号の出力ピンの両側に映像信号の出力ピン群を設けたことを特徴とする液晶表示装置である。
請求項２に係る発明は、前記信号線駆動回路基板に前記コントロールＩＣを設けた場合に、前記コントロールＩＣの信号線駆動回路への複数の出力ピン群を、前記コントロールＩＣの前記表示パネルに対抗する辺と、この辺に隣接する両側の隣接辺に配列したことを特徴とする請求項１記載の液晶表示装置である。
請求項３に係る発明は、前記走査線駆動回路基板に前記コントロールＩＣを設けた場合に、前記コントロールＩＣの信号線駆動回路への複数の出力ピン群を、前記信号線駆動回路基板と前記走査線駆動回路基板との交差部に面する前記コントロールＩＣの一辺と、この一辺に隣接する両側の隣接辺に配列したことを特徴とする請求項１記載の液晶表示装置である。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態である第１の実施例を図１，３，４に基づいて説明する。
【００１６】
本実施例は、図５で説明した片側駆動法を用いた液晶表示装置１０である。
【００１７】
液晶表示装置１０は、図１（ａ）に示すように表示パネル１２の上辺には、信号線駆動回路１４の配線部分を有する信号線駆動回路基板１６が配置され、信号線回路駆動基板１６と表示パネル１２とは、信号線駆動ＩＣを有する８個のＴＣＰ１８で接続されている。
【００１８】
また、表示パネル１２の左辺には、走査線駆動回路２０の配線部分を有する走査線駆動回路基板２２が配置され、走査線駆動回路基板２２と表示パネル１２とは、走査線駆動ＩＣを有する４個のＴＣＰ２４で接続されている。
【００１９】
そして、信号線駆動回路基板１６の左部、すなわち、走査線駆動回路基板２２との交差部近傍にコントロールＩＣ２６が配置されている。
【００２０】
このコントロールＩＣ２６は、図１（ｂ）に示すように、信号線駆動回路１４へ出力する信号を送る出力ピン群２６ａが、コントロールＩＣ２６の下辺と左右両辺の下部に配列されている。この出力ピン群２６ａからは、クロック信号、水平スタート信号、映像信号（８ビット×３（Ｒ，Ｇ，Ｂ））、ＴＣＰ制御信号及び電源信号が信号線駆動回路１４へ出力される。
【００２１】
パソコン本体からの入力信号を受ける入力ピン群２６ｂは、コントロールＩＣ１６の上辺の右側及び右辺の上側に配列されている。この入力ピン群２６ｂには、パソコン本体から水平同期信号、垂直同期信号、クロック信号及び映像信号（８ビット×３（Ｒ，Ｇ，Ｂ））が入力される。
【００２２】
走査線駆動回路２２へ出力する信号のための出力ピン群２６ｃがコントロールＩＣ２６の上辺の左側及び左辺の上側に配列されている。この出力ピン群２６ｃからは、クロック信号、垂直スタート信号、出力制御信号及び電源信号が走査線駆動回路２０へ出力される。
【００２３】
このように出力ピン群２６ａ，ｂ，ｃを配列して、そのコントロールＩＣ２６を信号線駆動回路基板１４の左部に配置することにより、信号線駆動回路１４への配線を最も短くすることができる。すなわち、信号線駆動回路１４への出力信号が比較的周波数の高い信号を取扱っているため、この配線を最も考慮する必要があるからである。そして、その点をさらに考慮するために、出力ピン群２６ａの配列は、図３に示すように、映像信号の出力ピン群の中央にクロック信号を出力する出力ピンが配置されている。すなわち、映像信号は、ＲＧＢの８ビットのデータであるため、全部で２４本の出力ピンが設けられている。そのため、クロック信号の出力ピンをこの映像信号の２４本の出力ピン群の中央、すなわち、１２本と１２本の間に設けている。
【００２４】
図４は、コントロールＩＣあるいは信号線駆動回路１４が映像信号を取込み、保持するときのタイミングを、映像信号を基準にした波形で示したものである。そして、図４（ｂ）（ｃ）は、セットアップ時間及びホールド時間が短くなる場合を示しており、回路基板の配線を行う上で各配線間の長さにばらつきが生じて信号の立上がり及び立下がりのタイミングにずれが生じている場合を示している。すなわち、クロック信号と映像信号との間にずれが生じている。
【００２５】
そこで、図３のようにクロック信号を各映像信号の中心に配列させることにより、クロック信号と映像信号のタイミングのずれを平均化し、クロック信号の配線長さが、２４本の映像信号線の配線長さの平均的な長さと等しくなるようにしている。そのようにすることで、図４（ａ）に示すように、そのずれが最小限に抑えられている。
【００２６】
図２は、本発明の第２の実施例の液晶表示装置１０の平面図であり、第１の実施例と異なる点は、コントロールＩＣ２８を走査線駆動回路基板２２の上側、すなわち、信号線駆動回路基板１６との交差部近傍に設けている点にある。
【００２７】
また、コントロールＩＣ２８は、信号線駆動回路１４への出力信号のための出力ピン群２８ａが、図２（ｂ）に示すように、平面矩形のコントロールＩＣ２８の上辺及び左右両側辺の上部に配列されている点にある。
【００２８】
このように出力ピン群２８ａを配列することにより、信号線駆動回路１４までの配線長さを最小に抑えることができる。
【００２９】
【発明の効果】
以上により、本発明の液晶表示装置であると、映像信号の入出力ピン群の中央に制御信号の入出力ピンを配列させることによって信号の取込み、保持のタイミングのずれを平均化することができる。
【図面の簡単な説明】
【図１】本発明の第１の一実施例の図面であり、（ａ）は液晶表示装置の平面図であり、（ｂ）はコントロールＩＣの平面図である。
【図２】本発明の第２の実施例の図面であり、（ａ）は液晶表示装置の平面図であり、（ｂ）はコントロールＩＣの平面図である。
【図３】コントロールＩＣと信号線駆動回路１４との間の接続を示す説明図である。
【図４】映像信号を基準とした取込み、保持のタイミングチャートである。
【図５】片側駆動法の信号線接続の説明図である。
【図６】液晶表示装置の駆動回路のブロック図である。
【図７】両側駆動法の信号線接続を示した説明図である。
【図８】両側駆動法の図面であり、（ａ）は液晶表示装置の平面図であり、（ｂ）はコントロールＩＣの平面図である。
【符号の説明】
１０  液晶表示装置
１２  表示パネル
１４  信号線駆動回路
１６  信号線駆動回路基板
１８  ＴＣＰ
２０  走査線駆動回路
２２  走査線駆動回路基板
２４  ＴＣＰ
２６  コントロールＩＣ
２８  コントロールＩＣ
【図１】
0003593392.tif 000002
【図２】
0003593392.tif 000003
【図３】
0003593392.tif 000004
【図４】
0003593392.tif 000005
【図５】
0003593392.tif 000006
【図６】
0003593392.tif 000007
【図７】
0003593392.tif 000008
【図８】
0003593392.tif 000009