(57)【特許請求の範囲】
【請求項１】
制御端子と二つの電源端子を有する電流制御型素子によって負荷を駆動する駆動装置の駆動電流を検出する電流検出装置であって、
前記電流制御型素子の制御端子に制御電流を供給して前記電流制御型素子をオンさせる駆動回路と、
前記電流制御型素子の二つの電源端子間の電位差を検出する電圧検出手段と、
前記電流制御型素子がオンしている期間に、前記制御電流を止めても前記電流制御型素子がオンを継続できる所定時間のあいだ前記駆動回路が前記制御電流を止め、前記所定時間において前記電圧検出手段により検出した前記電位差の時間変化に基づいて前記電流制御型素子の二つの電源端子間に流れる電流を検出する電流検出手段と、
を備えたことを特徴とする電流検出装置。
【請求項２】
前記駆動回路はパルス状の電流を連続的に供給して前記電流制御型素子をオンさせるものであり、前記所定時間は、前記パルス状の電流の電流停止期間に設定されることを特徴とする請求項１に記載の電流検出装置。
【請求項３】
前記制御端子に供給する電流を停止した時点からその状態を続けた場合に前記電流制御型素子がターンオフする時点までの時間をＴ１とし、前記所定時間をτとした場合に、前記所定時間τを  ０＜τ＜Ｔ１  の範囲の値にしたことを特徴とする請求項１に記載の電流制御型素子用駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷等に電流を供給する駆動装置において、駆動電流を容易に検出する技術に関する。
【０００２】
【従来の技術】
誘導性負荷等に電流を供給する駆動装置においては、過電流保護回路等に用いるため、負荷を流れる主電流を検出することが行なわれている。そのための電流検出技術としては、例えば「ＣＱ出版社“トランジスタ技術スペシャル実践パワーエレクトロニクス入門”ｐ．９６〜」に記載されたものがある。
図８（ａ）、（ｂ）はともに電流検出装置の構成図である。まず、（ａ）においては、電流制御型素子（例えばパワートランジスタ）１００と負荷１０７が主電源Ｖｍと接地間に直列に接続されている。そして電流制御型素子１００を駆動する駆動回路１０１があり、電流制御型素子１００のコレクタに流れる電流１０３（負荷の駆動電流）を電流検出手段１０２により検出し、検出された電流値は駆動回路１０１にフィードバックされ、例えば過電流保護機能を制御するのに用いられる。ここで、電流検出手段１０２とは、具体的には電流検出用シャント抵抗やカレントトランス（ＣＴ）である。また、（ｂ）においては、電流制御型素子１００上に電流検出用の微少パターン（ミラー素子）を作り、主コレクタ電流１０３の１／１０００〜１／２００００程度のミラー電流（主コレクタ電流値と比例関係にある）をミラー端子１０４に流し、電流検出抵抗１０５の両端における電位差をコンパレータ等の電圧比較手段１０６で検出することにより、コレクタ電流１０３を検出するようになっている。
【０００３】
【発明が解決しようとする課題】
上記のような従来技術においては、電流検出用シャント抵抗での消費電力、発熱が大きく、精度も良くないという問題が存在した。またカレントトランスを用いた場合には設置スペースや装置コストの上昇を招くという問題があった。また、ミラー素子を用いるものにおいては、ミラー素子を形成する必要があり、かつ、専用のミラー端子用のワイヤボンディング領域を設ける必要があり、パワートランジスタの素子有効面積が減少してしまうため、最終的にチップ面積が増大し、ひいてはチップコストが上昇し、さらにコンパレータ等の電圧比較手段によって電流の検出を行なうため、電流検出時の応答速度が遅いという問題があった。
【０００４】
本発明は上記のごとき従来技術の問題を解決するためになされたものであり、電流制御型素子に流れる電流を容易に検出することのできる電流検出装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、電流制御型素子のオン時に制御端子（一般にベース）の電流を停止すると、内部に存在していた電荷が主電流により運び去られ、結果としてコレクタ電圧が上昇していくが、その際、主電流の大きさにより単位時間に運び去られる電荷の量が変わるので、電圧上昇の傾きが主電流依存性を持つという本発明者の知見に基づいてなされたものであり、電流制御型素子の二つの電源端子（一般にコレクタとエミッタ）間の電位差を検出することによって主電流（負荷を流れる駆動電流）を求めるように構成したものである。
まず、請求項１に記載の発明においては、制御端子と二つの電源端子を有する電流制御型素子によって負荷を駆動する駆動装置の駆動電流を検出する電流検出装置であって、前記電流制御型素子の制御端子に制御電流を供給して前記電流制御型素子をオンさせる駆動回路と、前記電流制御型素子の二つの電源端子間の電位差を検出する電圧検出手段と、前記電流制御型素子がオンしている期間に、前記制御電流を止めても前記電流制御型素子がオンを継続できる所定時間のあいだ前記駆動回路が前記制御電流を止め、前記所定時間において前記電圧検出手段により検出した前記電位差の時間変化に基づいて前記電流制御型素子の二つの電源端子間に流れる電流を検出する電流検出手段と、を備えるように構成している。なお、電流検出手段は例えば後記図１の実施例においては駆動制御回路３内に備えられる。
上記の電位差は、図４、図５で後述するように、簡単な回路で検出することが出来、かつ、電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない。
【０００６】
また、請求項２に記載の発明においては、前記駆動回路はパルス状の電流を連続的に供給して前記電流制御型素子をオンさせるものであり、前記所定時間は、前記パルス状の電流の電流停止期間に設定されるように構成している。このように電流制御型素子をパルス状の電流で駆動する場合には、電流停止期間（例えば電流パルスが０レベルの期間）が存在するので、その期間に本発明における電位差検出を行なえば、特別に制御端子に供給する電流を止める操作を設けなくても本発明を実施できる。
【０００７】
また、請求項３に記載の発明は、制御端子に供給する電流を停止した時点からその状態を続けた場合に前記電流制御型素子がターンオフする時点までの時間をＴ１とし、前記所定時間をτとした場合に、前記所定時間τを  ０＜τ＜Ｔ１  の範囲の値にしたものである。制御端子に供給する電流の停止を継続すると、内部に存在していた電荷が主電流により運び去られ、ついには電流制御型素子がターンオフしてしまう。したがって前記所定時間τをＴ１より短い値にすることにより、電流制御型素子がオン状態を継続したままで駆動電流を計測することが出来る。
【０００８】
【発明の効果】
請求項１に記載の発明においては、簡単な回路を用いて電位差を検出するだけで駆動電流を検出することが出来る。そのため、従来の電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない、という効果が得られる。
【０００９】
また、請求項２に記載の発明においては、請求項１に記載の効果に加えて、特別に制御端子に供給する電流を止める操作を設けなくても本発明を実施できる。
【００１０】
また、請求項３に記載の発明においては、請求項１に記載の効果に加えて、電流制御型素子がオン状態を継続したままで駆動電流を計測することが出来るので、所望の駆動パターンを逸脱することなく、駆動電流を検出することができる。
【００１１】
【発明の実施の形態】
（第１の実施例）
図１は本発明における第１の実施例を示すブロック図である。図１の回路は、電流制御型素子１を負荷（例えば誘導性負荷）８のローサイドスイッチとして使用した回路において、負荷８を流れる主電流Ｉｃを検出する例を示す。
電流制御型素子１としてはいわゆるバイポーラ型のパワートランジスタでもよいが、特開平６−２５２４０８号に記載された“半導体装置（ＧＴＢＴ）”も電流制御型素子であり、このような用途に極めて有効である。
【００１２】
駆動回路２により電流制御型素子１の制御端子（一般にベース端子）に制御電流が供給されると電流制御型素子１はオンする。制御回路５は駆動回路２を制御する駆動信号を出力し、その駆動信号はフォトカプラ等の信号伝達部６で電気的に絶縁されて駆動回路２へ送られる。駆動回路２は駆動制御部３と駆動部４からなる。駆動制御部４は制御回路５から与えられた駆動信号をもとに各種演算を行ない、駆動信号に応じて電流制御型素子１を制御する信号を駆動部４へ送る。駆動部４は駆動制御部３の出力に応じて電流制御型素子１のベースに供給する電流を制御する。これにより電流制御型素子１がオン・オフ制御される。なお、駆動制御部４は、後述する電流検出機能および過電流保護機能等も備えている。
【００１３】
電流制御型素子１のコレクタ端子には、電圧検出回路７が接続されている。電圧検出回路７は電流制御型素子１のコレクタ電圧Ｖｃ（コレクタ・エミッタ間電圧）を検出し、それを駆動制御回路３へ送る。駆動制御回路３は上記のコレクタ電圧Ｖｃの変化に基づいて負荷８を流れる主電流Ｉｃを検出する。なお、電圧検出回路７の具体的な内容は後記図４、図５で説明する。
【００１４】
以下、図２、図３に基づいて本発明の電流検出の原理を説明する。
図２は、電流制御型素子１がオンしている状態でのベース電流ＩＢ（ｔ）（波形９で示す）とそれに対応したコレクタ電圧ＶＣ（ｔ）（波形１０で示す）の様子を示した図であり、参考として通常の電流制御型素子１のターンオフ時のベース電流ＩＢ（ｔｕｒｎ  ｏｆｆ）（波形５０で示す）も示している。
波形５０で示す通常のターンオフ時には、ベース電流ＩＢ（ｔｕｒｎ  ｏｆｆ）をｉＢ（ｏｎ）から−ｉＢ（ｏｆｆ）へ変化させている。これに対し、本発明では以下のような動作を行なう。
【００１５】
波形９、１０に示すように、ベース電流ＩＢ（ｔ）を一定のｉＢ（ｏｎ）として印加している期間は、コレクタ電圧ＶＣ（ｔ）は低い値Ｖｃｅｓａｔを保っている。次にベース電流を“０”（ベースをオープン）にすると、しばらくコレクタ電圧はＶｃｅｓａｔを保つが、そのうち主電流Ｉｃが一定のままでコレクタ電圧はＶｃｅｓａから上昇を始める。このとき、コレクタ電圧は主電流Ｉｃの大きさに応じて一定の傾きで上昇していくことが我々の実験結果により判明している。理論的には、まず電流制御型素子１がオンしているので、コレクタに一定の大きさの主電流Ｉｃが流れている状態でベースがオープンになると、電流制御型素子１の内部に存在していた電荷が主電流により運び去られ、結果としてコレクタ電圧が上昇していくものと理解できる。そうすると、主電流の大きさにより単位時間で運び去られる電荷の量が変わるので、電圧上昇の傾きが主電流依存性を持つということが理解できる。その後、ベース電流ＩＢ（ｔ）を再びＩＢ（ｏｎ）の値とすることで、コレクタ電圧ＶＣ（ｔ）はＶｃｅｓａｔまで下がり、電流制御型素子１はオン状態を継続する。逆にＩＢ（ｔ）を−ＩＢ（ｏｆｆ）の値とすれば、電流制御型素子１をオフにし、流れる電流を遮断することができる。
【００１６】
図３には、実験結果で得られた主電流Ｉｃの大きさに対するコレクタ電圧上昇の傾きｄＶＣ／ｄｔの変化を曲線１１で示した図である。図３において、横軸は電流制御型素子１のコレクタ電流（主電流）の電流密度、縦軸がそのときの単位時間あたりのコレクタ電圧の上昇率を示している。
図３から主電流の大きさに伴ってコレクタ電圧の上昇率が増大していくことが判る。本発明はこのような現象を巧みに利用したもので、図１における電圧検出回路７により、コレクタ電圧Ｖｃの情報を駆動回路２内の駆動制御部３に直接フィードバックすることで、容易に電流検出を可能とするものである。すなわち、駆動制御部３においては任意のタイミングで出されたコレクタ電圧値Ｖｃに基づいてコレクタ電圧の上昇率を演算し、予めマップデータとして与えておいた図３のごとき特性を利用して、コレクタ電流（主電流Ｉｃ）の値を検出するものである。このような構成とすることで、従来の電流検出用シャント抵抗のような電力消費や発熱のおそれがなく、また、カレントトランスのような設置スペースや装置コストの上昇を招くこともなく、さらにミラー素子のようにパワートランジスタの素子有効面積が減少する等の問題も生じない。
【００１７】
なお、周辺に温度検出機能を持つ装置であれば、予め各温度において得られた特性データを与えておくことにより、検出温度に応じたより精度の高い電流検出も可能となる。
【００１８】
ここで、上記のようにベース電流を“０”（ベースをオープン）としておく時間（以下、所定時間τと記す）について説明する。電流制御型素子１のベースをそのままオープン状態にし続けると、図２の波形１０に破線で示したように、コレクタ電圧は急激に上昇を始め、電流制御型素子１がターンオフしてしまう。そこで上記の所定時間τはコレクタ電圧が急激に上昇を始めるまでの時間、つまりベースをオープンにした時点からターンオフする時点までの時間Ｔ１より短く設定する。また、所定時間τはあまり長くするとコレクタ電圧の上昇に伴う定常損失の増加が無視できなくなってくるため、所定時間τはＴ１よりも充分に小さな時間としておく。要するに図２のコレクタ電圧ＶＣ（ｔ）の波形において、ｄＶＣ／ｄｔが計測できる程度の時間があればよい。
【００１９】
上記のように本実施例においては、電流制御型素子１がオンしている期間に、所定時間τのあいだ駆動回路２が電流制御型素子１の制御端子に供給する電流を止めるとともに、上記所定時間τにおいて電圧検出回路７により検出したコレクタ・エミッタ間電圧ＶＣの時間変化から主電流Ｉｃを検出する構成としたことにより、電圧変化のみを検出することで電流を容易に検出できるという効果が得られる。また、上記所定時間τを電流制御型素子１がオフしてしまう時間Ｔ１よりも充分短い時間としておくことで、電流制御型素子１が不必要なときにオフになってしまうことがないので、所望の駆動パターンを逸脱することなく電流検出を行なうことができる。
【００２０】
上記のようにして検出した主電流Ｉｃは、過電流保護等に利用することができる。例えば、検出した主電流Ｉｃが値が所定の限界値以上になったことを駆動制御部３で判断し、ベース電流を遮断させて主電流を遮断するように制御したり、パルス状に与えるベース電流のオンデューティを低下させることによって主電流を減少させるように制御する。
【００２１】
次に、図４および図５は、電圧検出回路７の具体的な回路図である。
まず、図４（ａ）に示した回路は、抵抗Ｒ１とＲ２とＨＶＤ（高圧ダイオード）の直列回路が、電源Ｖ１と電流制御型素子１のコレクタ端子との間に接続され、抵抗Ｒ１とＲ２との接続点の電位Ｖｓを駆動回路２に取り込むようになっている。ＨＶＤの電流容量は小さいものでよい。また、電源Ｖ１は主電源Ｖｍより低い電圧でよい。
【００２２】
電流制御型素子１のコレクタ・エミッタ間電圧（この回路ではＶｃに等しい）が０Ｖのときには、電源Ｖ１によって小さな電流が上記の直列回路を通って電流制御型素子１のコレクタに流れる。この際、上記接続点の電位Ｖｓは抵抗Ｒ１、Ｒ２およびＨＶＤの抵抗分の分圧比で決まる値となり、下記のようになる。
Ｖｓ＝Ｖ１（Ｒ２＋ＨＶＤの抵抗分）／（Ｒ１＋Ｒ２＋ＨＶＤの抵抗分）
電流制御型素子１のコレクタ・エミッタ間電圧が上昇すると、電源Ｖ１とコレクタ電圧Ｖｃとの電位差が小さくなり、上記の直列回路に流れる電流が減少する。それに伴って電位Ｖｓは上昇し、電流が流れなくなると  Ｖｓ＝Ｖ１  になる。このように電流制御型素子１のコレクタ・エミッタ間電圧の変化を０〜Ｖ１の範囲で検出することが出来る。したがって上記の電位Ｖｓを駆動回路２に取り込み、その変化から主電流Ｉｃを求めることが出来る。
なお、図２の特性から判るように、本発明で検出すべきコレクタ電圧Ｖｃの範囲は主電源Ｖｍの値に比べて非常に低い範囲であるから、電源Ｖ１はその範囲の電圧が検出できる程度の値でよい。
【００２３】
上記の回路において、電流制御型素子１のコレクタ・エミッタ間電圧は０〜数百Ｖの間で変化するのに対し、電位Ｖｓは上記の式で示した分圧比によって決まる値とＶ１との間で変化する。したがって駆動回路２が高電圧の入力にさらされることは無い。また、ＨＶＤの電流容量は小さいものでよいからサイズの小さなもので済む。
【００２４】
次に、図４（ｂ）に示した回路は、図４（ａ）のＨＶＤをＨＶ−ＳＢＤ（ショットキーダイオード）に変えたものであり、基本的動作は図４（ａ）と同じである。
【００２５】
また、図５（ａ）に示した回路は、図４（ａ）の抵抗Ｒ２の代わりに直列接続された小容量、低圧のダイオードＤ１〜Ｄ３を用いたものである。この回路においては、上記の直列回路に電流が流れるときには、ダイオードＤ１〜Ｄ３の順方向特性によって決まる順方向電圧降下の和に応じて電位Ｖｓが決まる。なお、図５（ａ）ではダイオードが３個の場合を例示しているが、必要な電圧値とダイオードの特性に応じて適宜必要な個数に変更できる。
【００２６】
また、図５（ｂ）は、図５（ａ）のダイオードＤ１〜Ｄ３の代わりに、ＭＯＳＦＥＴの内蔵ダイオードを用いたものであり、ＭＯＳＦＥＴのゲート端子とソース端子は短絡して使用する。
なお、上記図４（ａ）、（ｂ）、図５（ａ）、（ｂ）に示した回路は、それぞれ電圧検出回路７の一例を示すものであり、それら以外でも電流制御型素子１のコレクタ・エミッタ間電圧を検出できる回路であれば適用することができる。
【００２７】
（第２の実施例）
図６は、本発明の第２の実施例を説明するための電圧電流波形図である。
この実施例においては、ベース電流ＩＢ（ｔ）がパルス状（波形１２）に印加されているのが特徴である。ベース電流がパルス状に印加されるのに伴ってコレクタ電圧ＶＣ（ｔ）が一定の傾きで下降、上昇を繰り返しているが、パルスの間隔が狭い（前記Ｔ１よりも小）場合には、電流制御型素子１はオフにはならず、オン状態を継続することができる。この駆動方法において、コレクタ電圧上昇の傾きｄＶ／ｄｔは、主電流Ｉｃの大きさに応じて変わるため、波形１３に示したように時間ｄｔ間の電圧変化ｄＶを検出することで第１の実施例と同様に主電流Ｉｃの検出が可能である。また、パルス状に流れるベース電流が０の間にコレクタ電圧を検出することで、コレクタ電圧の上昇率を容易に検出でき、主電流を検出することができる。
【００２８】
回路構成は前記図１に示した第１の実施例と同様であり、制御回路５から与えられる駆動信号、または駆動制御部３から出力する信号が、図６の波形１２に示すようなベース電流を流すものであればよい。
本実施例においては、パルス状に印加されたベース電流の電流停止期間（電流が０の期間）の間に電流検出を行なうようにしたので、電流御御型素子１がオンしている期間には随時、定期的に電流検出をすることが可能になる、という特有の効果がある。
【００２９】
次に、図７は第１、第２の実施例の構成を３相インバータ回路に適用した場合の回路ブロック図である。
図７において、Ｑ１、Ｑ１’、Ｑ２、Ｑ２’、Ｑ３、Ｑ３’はバイポーラ型のパワートランジスタ（電流制御型素子）、Ｋ１、Ｋ１’、Ｋ２、Ｋ２’、Ｋ３、Ｋ３’は図１の２に相当する駆動回路、Ｓ１、Ｓ１’、Ｓ２、Ｓ２’Ｓ３、Ｓ３’は図１の制御回路５からそれぞれ与えられる駆動信号、Ａ１、Ａ１’、Ａ２、Ａ２’、Ａ３、Ａ３’は図１の７に相当する電圧検出回路である。また、Ｍは３相交流電流により駆動されるモータ、ＶｍはモータＭを駆動する主電源である。
【００３０】
各パワートランジスタＱ１とＱ１’、Ｑ２とＱ２’、Ｑ３、Ｑ３’はそれぞれ直列に接続され、それぞれの接続点からモータＭのＵ相、Ｖ相、Ｗ相にそれぞれ接続されている。また、駆動信号Ｓ１とＳ１’、Ｓ２とＳ２’、Ｓ３とＳ３’はそれぞれ相互に逆位相の信号が印加される。例えばＳ１がＨレベルの時はＳ１’はＬレベル、Ｓ１がＬレベルの時はＳ１’はＨレベルとなる。したがってＱ１、Ｑ２、Ｑ３側がＨレベルの相に電流が流れることになる。この動作は一般の３相インバータと同様である。図７においては、駆動回路部Ｋ１、Ｋ１’、Ｋ２、Ｋ２’、Ｋ３、Ｋ３’として図１の駆動回路２を適用し、かつ、電圧検出回路Ａ１、Ａ１’、Ａ２、Ａ２’、Ａ３、Ａ３’を設けた点が従来と異なる。
【００３１】
上記のような３相インバータ等の駆動装置においては、駆動回路が６つ必要となるので、本発明を適用すれば、各回路における主電流の検出を簡単な回路で行なうことができるので、システム全体にとっては多大なメリットがあることは言うまでも無い。
【００３２】
また、３相モータ駆動用ＩＰＭ（インテリジェント・パワー・モジュール）等においては、モジュール内において電流制御型素子は冷却プレート上に配置され効果的に冷却されるが、駆動回路部は通常、電流制御型素子が配置される領域の上部に３次元的に重ねて配置されるため、冷却が困難な場合が多い。そのような状況下においては、本発明のように電流検出回路部での損失が低減されると非常に有効である。
【００３３】
なお、図７においては、電流制御型素子としてバイポーラ型のパワートランジスタを用いた場合を例示したが、他の形式のスイッチング素子でもよい。例えば特開平６−２５２４０８号に記載された“半導体装置（ＧＴＢＴ）”も電流制御型素子であり、本発明に極めて有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図。
【図２】図１における各部の電圧電流波形図。
【図３】主電流Ｉｃの大きさに対するコレクタ電圧上昇の傾きｄＶＣ／ｄｔの変化を示した図。
【図４】電圧検出回路の回路例図。
【図５】電圧検出回路の他の回路例図。
【図６】本発明の第２の実施例における電圧電流波形図。
【図７】本発明を３相インバータ回路に適用した場合の回路ブロック図。
【図８】従来例のブロック図。
【符号の説明】
１…電流制御型素子                    ２…駆動回路
３…駆動制御部                        ４…駆動部
５…制御回路                          ６…信号伝達部
７…電圧検出回路                      ８…負荷
９…ベース電流波形                  １０…コレクタ電圧波形
１１…ｄＶｃ／ｄｔのコレクタ電流Ｉｃ依存性を示す特性曲線
１２…ベース電流波形                  １３…コレクタ電圧波形
５０…通常のターンオフ時のベース電流波形
１００…電流制御型素子                １０１…駆動回路
１０２…電流検出手段                  １０３…主電流
１０４…ミラー端子                    １０５…検出用抵抗
１０６…駆動回路                      １０７…負荷
【図１】
0003572399.tif 000002
【図２】
0003572399.tif 000003
【図３】
0003572399.tif 000004
【図４】
0003572399.tif 000005
【図５】
0003572399.tif 000006
【図６】
0003572399.tif 000007
【図７】
0003572399.tif 000008
【図８】
0003572399.tif 000009