(57)【特許請求の範囲】
【請求項１】
平行に配置される複数のアドレス線と、前記複数のアドレス線と略直交して配置される複数のデータ線と、これら交点付近に配置されるスイッチング用薄膜トランジスタを介して接続される画素電極とを備え、
前記スイッチング用薄膜トランジスタは一画素に対して１つ設けられ、
前記スイッチング用薄膜トランジスタのドレイン電極は前記データ線に接続され、
前記スイッチング用薄膜トランジスタのソース電極は前記画素電極に接続され、
前記スイッチング用薄膜トランジスタのゲートは、隣接アドレス線の一方に第１コンデンサを介して接続されるとともに、前記隣接アドレス線の他方に第２コンデンサを介して接続されることを特徴とするアクティブマトリクス基板。
【請求項２】
前記アドレス線は、線順次方式で走査されることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記第１コンデンサおよび前記第２コンデンサは前記アドレス線上に形成されることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項４】
前記第１コンデンサおよび前記第２コンデンサは、前記スイッチング用薄膜トランジスタと同時に形成されることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項５】
複数のデータ線と、前記データ線に略直交して配置される複数のアドレス線と、これら各交点付近に配置される表示画素と、前記データ線および前記表示画素間に接続するスイッチング用薄膜トランジスタを備えたアクティブマトリクス型表示装置であって、
前記スイッチング用薄膜トランジスタは一表示画素につき１つ配置され、
前記スイッチング用薄膜トランジスタのゲートは、隣接するアドレス線の一方に第１コンデンサを介して接続され、かつ前記隣接するアドレス線の他方に第２コンデンサを介して接続され、
一アドレス線を選択する第１走査期間において、一データ線に接続する第１表示画素と、前記第１表示画素と同一データ線に接続され、かつ隣接配置される第２表示画素とに前記一データ線を介して前記第１表示画素に対応する第１画像信号を書込み、
前記一アドレス線に隣接したアドレス線を選択する第２走査期間において、前記第１表示画素は前記第１画像信号を保持すると共に、前記第２表示画素には前記一データ線を介して前記第２表示画素に対応する第２画像信号を書き込むことを特徴とするアクティブマトリクス型表示装置。
【請求項６】
前記表示画素は、対向する電極間に液晶材料を挟持してなることを特徴とする請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
前記アドレス線は、線順次方式で走査されることを特徴とする請求項６に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、アクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置は、相対向する一対の基板間のギャップが、表示特性に大きな影響を与える。液晶表示装置の液晶セルのセルギャップが均一でないと、表示の際に色むらが現れる。また、液晶材料として、ツイステッド・ネマテック液晶を用いた場合には、±０．１μｍ程度の小さいギャップを液晶セル全面にわたって形成する必要がある。
【０００３】
図６および図７は、従来の液晶表示装置におけるセルギャップの制御方法を説明するための断面図である。図６に示すように、基板１１１に配向膜１１２を形成して配向処理を行った後、基板１１１の端部に印刷等によってシール材層１１３を形成する。次に、図７に示すように、基板１１１上に球状のスペーサー１１４を散布する。スペーサー１１４は、例えば５μｍφ程度の粉末である。その後、もう一方の基板１１５をこの基板１１１上に配置し、両基板１１１，１１５を加圧しながら加熱して両基板１１１，１１５をシールする。最後に、予めシール部に設けられている開口部から内部を真空排気した後に、液晶材料を注入して液晶表示装置とする。
【０００４】
この従来の方法では、スペーサー１１４を散布する際に、スペーサー１１４を所望の位置に配置することが難しい。このため、スペーサー１１４が配線領域上に位置してしまうことがある。特に、アクティブマトリクス型の液晶表示装置では、配線の厚さが１μｍ以上となるので、この配線領域上にスペーサー１１４が位置すると、図８に示すように、セルギャップは、スペーサー１１４の外径と配線１１６の高さ約１μｍとの和となる。その結果、スペーサー１１４が位置した配線領域は、他の部分より厚くなり、セルギャップの制御が困難となる。
【０００５】
ところで、液晶表示装置の解像度を向上させる技術として、従来からアクティブマトリクス駆動方式がある。この方式を採用したアクティブマトリクス型液晶表示装置は、一対の基板のうちの一方の基板に複数の行選択線（アドレス線）および複数の列選択線（データ線）を形成し、そのアドレス線とデータ線により区画された領域内の各画素電極にトランジスタを設け、アドレス線とデータ線の交点のトランジスタを選択し、このトランジスタを介して画素電極を選択してスイッチングするものである。この方式によりクロストークの少ないコントラストの良い画像表示が得られる。しかしながら、このアクティブマトリクス型液晶表示装置では、アドレス線に断線が生じた場合、ここに接続されたトランジスタが駆動しなくなり、直線状の表示欠陥が生ずるという欠点がある。
【０００６】
このアドレス線の断線不良による表示欠陥を補償する方法として、特開昭６１−２６７７８２号公報で開示されているように、従来は１つの画素電極に複数個のトランジスタを設ける方法が採用されいていた。図９は表示欠陥の補償機能を持つ、従来のアクティブマトリクス型液晶表示装置の構成を示す図である。図９において、１２０Ａ，１２１Ａ，１２２Ａ，１２０Ｂ，１２１Ｂ，１２２Ｂはトランジスタを示し、１３０，１３１，１３２はアドレス線を示し、１４０，１４１はデータ線を示し、１５０，１５１，１５２は画素電極を示す。
【０００７】
このような回路を構成することにより、例えば画素電極１５１に注目すると、アドレス線１３１が断線して、トランジスタ１２１Ｂが駆動しなくても、アドレス線１３０が正常であれば、トランジスタ１２１Ａが駆動するために、画素電極１５０と同一の画像情報が画素電極１５１に書き込まれ、直線状の表示欠陥を防ぐことができる。
【０００８】
図１０は、上記の回路に対応したアクティブマトリクス型液晶表示装置のトランジスタの具体的な構造を示す平面図である。図１０において、１３０，１３１はアドレス線を示し、１４０はデータ線兼ドレイン電極を示し、１５１は画素電極を示し、１６０Ａ，１６０Ｂは半導体層を示し、１７０Ａ，１７０Ｂはチャネル形成絶縁膜を示し、１８０Ａ，１８０Ｂはソース電極を示す。
【０００９】
液晶表示装置の高微細化に伴いアドレス線の数が増加すると、トランジスタが選択される時間が減少するため、トランジスタのソース・ドレイン間の電流を増加させる必要がある。しかしながら、この目的でゲート電圧を増加させると、トランジスタの絶縁破壊が生じ易くなる。また、チャネル長Ｌを短くすると、エッチング不良の割合が高くなる恐れがある。このため、チャネル幅Ｗを大きくとる方法が一般的であるが、図１０から明らかなように、アドレス線間に２つのトランジスタを構成することとなり、チャネル幅Ｗはアドレス線間の距離の１／２以上に拡張することはできない。したがって、十分な電流を画素電極に流すことができず、表示特性が悪化する。この欠点は、アドレス線の欠陥を補償できるという利点よりも大きなものである。
【００１０】
【発明が解決しようとする課題】
本発明はかかる点に鑑みてなされたものであり、本発明の第１の発明は、セルギャップ制御を精度良く行うことができるアクティブマトリクス型液晶表示装置を提供することを目的とする。
【００１１】
本発明の第２の発明は、簡単な構成でトランジスタの電流を増やし、アドレス線の断線不良を補償しうるアクティブマトリクス型液晶表示装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明の第１の発明は、平行に配置される複数のアドレス線と、前記複数のアドレス線と略直交して配置される複数のデータ線と、これら交点付近に配置される薄膜トランジスタを介して接続される画素電極とを備え、前記薄膜トランジスタのドレイン電極は前記データ線に接続され、前記薄膜トランジスタのソース電極は前記画素電極に接続され、前記薄膜トランジスタのゲートは、隣接アドレス線の一方に第１コンデンサを介して接続されるとともに、前記隣接アドレス線の他方に第２コンデンサを介して接続されることを特徴とするアクティブマトリクス基板を提供する。
【００１３】
本発明の第２の発明は、複数のデータ線と、前記データ線に略直交して配置される複数のアドレス線と、これら交点付近に配置される表示画素と、前記データ線および前記表示画素間に接続する薄膜トランジスタを備えたアクティブマトリクス型表示装置であって、前記薄膜トランジスタのゲートは、隣接するアドレス線の一方に第１コンデンサを介して接続され、かつ前記隣接するアドレス線の他方に第２コンデンサを介して接続され、一アドレス線を選択する第１走査期間において、一データ線に接続する第１表示画素と、前記第１表示画素と同一データ線に接続され、かつ隣接配置される第２表示画素とに前記一データ線を介して前記第１表示画素に対応する第１画像信号を書込み、前記一アドレス線に隣接したアドレス線を選択する第２走査期間において、前記第１表示画素は前記第１画像信号を保持すると共に、前記第２表示画素には前記一データ線を介して前記第２表示画素に対応する第２画像信号を書き込むことを特徴とするアクティブマトリクス型表示装置を提供する。
【００１４】
本発明において、基板材料としては、ガラス、シリコンウェハ等を用いることができる。また、電極材料としては、ＩＴＯ、ＺｎＯ、ＳｎＯ２  等を用いることができる。また、液晶材料としては、ネマティック液晶等を用いることができる。また、スペーサー材料としては、ポリスチレン、ガラス等を用いることができる。
【００１５】
本発明の第１の発明において、凹部が形成される部分は、少なくとも一方の基板に形成された画素電極と画素電極との間の配線領域に対応する他方の基板の領域である。また、凹部の深さは、配線の高さと同じまたはそれ以上であることが好ましい。
【００１６】
本発明の第２の発明において、第１および第２のコンデンサはアドレス線上に形成されていることが好ましい。このような構成にすることにより、２つのコンデンサを設けても省スペース化を図ることができる。
【００１７】
本発明の第２の発明において、コンデンサの誘電体材料とトランジスタの絶縁膜材料が同じであることが好ましい。これにより、新たに工程を増やすことなく製造することができる。また、コンデンサ材料がアドレス線またはデータ線の材料と同じであることが好ましい。これにより、新たに工程を増やすことなく製造することができる。
【００１８】
【作用】
本発明の第１の発明は、一方の主面に電極が形成された一対の基板と、その基板間に挟持された液晶材料と、一対の基板間の間隔を規定するスペーサーとを具備し、一方の基板の少なくとも一部にスペーサーの一部を収容する凹部が形成されていることを特徴としている。
【００１９】
上記構成によれば、一方の基板に突出形成された配線部にスペーサーが位置しても、スペーサーの一部が対向する基板に形成された凹部に収容される。これにより、配線部の突出量がその突出量以上の深さを有する凹部により補償（キャンセル）され、基板全面にわたって、均一なギャップ制御を精度良く行うことができる。
【００２０】
本発明の第２の発明は、複数のアドレス線、複数のデータ線、画素電極、並びにトランジスタを一方の主面に有する一対の基板と、その基板間に挟持された液晶材料とを具備し、トランジスタにより画素電極をスイッチングするアクティブマトリクス液晶表示装置において、トランジスタのゲートと画素電極を区画する一方のアドレス線との間に設けられた第１のコンデンサと、トランジスタのゲートと画素電極を区画する他方のアドレス線との間に設けられた第２のコンデンサとを具備することを特徴としている。
【００２１】
上記構成では、コンデンサを介してゲート電極には、画素電極を挟む両方のアドレス線により電圧が印加されるため、アドレス線の断線を補償することができる。また、トランジスタ数が減るため、画素電極を小さくすることなくチャネル幅を広くすることができ、トランジスタにより多くの電流を流すことが可能になる。
【００２２】
本発明の第２の発明の最も好ましい態様は、アドレス線をトランジスタのゲート電極と同一の材料で形成し、コンデンサの下部電極をアドレス線とし、その上にトランジスタのゲート絶縁膜と同一材料の誘電体を、トランジスタのドレインと同一材料のアドレス線と重ねることで形成し、コンデンサの上部電極をゲート電極と接触させるようにして、１つの画素電極に対し、１つのトランジスタと２つのコンデンサを設ける。さらに、画素電極を挟む両方のアドレス線上にコンデンサを形成することにより、トランジスタのゲート電極が相異なる２つのコンデンサを介して画素電極を挟み、相異なるアドレス線に接続されるようにする。このようにすることにより、製造プロセスが簡易となり、省スペース化を図ることができる。
【００２３】
【実施例】
以下、本発明の実施例を図面を参照して具体的に説明する。
（実施例１）
図１は本発明の第１の発明のアクティブマトリクス型液晶表示装置の一実施例を示す断面図である。この実施例では、ブラックマトリクスの場合について説明する。図中１０はアクティブマトリクス基板を示す。アクティブマトリクス基板１０上には、高さ１μｍである配線部１１が形成されている。また、アクティブマトリクス基板１０と対面してカラーフィルター基板１２が配置されている。このカラーフィルター基板１２の配線部対応領域には、深さ１μｍ（１μｍ以上）の凹部１３が形成されている。また、配線部１１上に位置し、凹部１３内に収容されるようにして外径１μｍのスペーサー１４が支持されている。この場合、スペーサー１４の半径をｒ、凹部１３の幅をｘ、凹部１３の深さをｙとし、配線部１１の高さを凹部１３の深さｙと同じに設定したとき、凹部の寸法は下記数１に示す条件式を満足することが必要である。
【００２４】
【数１】
0003576586.tif 000002
【００２５】
図２はカラーフィルター基板１２の構成を示す断面図である。カラーフィルター基板１２は、基体１２ａと、その上に形成され、段切れ部を有するカラーフィルター層１２ｂと、凹部底部に形成されたブラックマトリクス層１２ｃと、カラーフィルター層１２ｂおよびブラックマトリクス層１２ｃ上に形成されたオーバーコート層１２ｄと、その上に形成された透明導電層１２ｅとから構成されている。
【００２６】
このカラーフィルター基板１２は、基体１２ａ上にＣｒ、エポキシ樹脂等からなるブラックマトリクス層１２ｃを形成し、アクティブマトリクス基板１０の配線部１１の幅以上の間隔をおいて、エポキシ系樹脂顔料等を印刷することによりカラーフィルター層１２ｂを形成し、さらに、その上にエポキシ系樹脂等の透明樹脂を用いてオーバーコート層１２ｄを形成する。このとき、透明樹脂の粘度を調節することにより、段切れ部を被覆するオーバーコート層１２ｄの形状を制御する。さらに、その上にＩＴＯ等からなる透明導電層を形成する。
【００２７】
上記構成のカラーフィルター基板１２に、通常の方法により、配向処理を行った後、カラーフィルター基板１２の端部に印刷等によってシール材層１５を形成し、スペーサー１４を散布した。さらに、アクティブマトリクス基板１０をカラーフィルター基板１２に配置し、両基板を加圧状態で加熱することによりシールした後、液晶材料を注入して図３に示すアクティブマトリクス型液晶表示装置を完成させた。
【００２８】
このアクティブマトリクス型液晶表示装置は、スペーサー１４が配線部１１上に位置しても、カラーフィルター基板１２に形成された凹部１３がスペーサー１４を許容するので、カラーフィルター基板１２に影響を与えることなく、従来のセルギャップ制御精度５μｍ±０．５μｍに対し、±０．２μｍでセルギャップ制御を行うことができた。
（実施例２）
図４は本発明の第２の発明のアクティブマトリクス型液晶表示装置の一実施例を示す回路構成図である。図４において、２０，２１，２２はそれぞれ第ｋ−１行、第ｋ行、第ｋ＋１行のアドレス線を示す。３０および３１はそれぞれ第ｊ−１列、および第ｊ列のデータ線を示す。４０，４１，４２はそれぞれ第（ｊ，ｋ−１）、第（ｊ，ｋ）、および第（ｊ，ｋ＋１）番目の画素の画素電極を示す。５０，５１，５２はそれぞれ第（ｊ，ｋ−１）、第（ｊ，ｋ）、および第（ｊ，ｋ＋１）番目のトランジスタを示す。５１Ａ，５１Ｂはコンデンサを示し、５１Ａはトランジスタ５１のゲート電極とアドレス線２０に、５１Ｂはトランジスタ５１のゲート電極とアドレス線２１にそれぞれ接続されている。他のコンデンサ５０Ａ，５０Ｂ，５２Ａ，５２Ｂについても前記と同様に接続されている。
【００２９】
このように構成することにより、次に述べるようにアドレス線の一方が断線しても、画素電極には画像信号が印加され、アドレス線断線不良を補償することができる。
【００３０】
次に、上記構成のアクティブマトリクス型液晶表示装置の具体的な作用について説明する。アドレス線は、線順次方式で上から下へ順次操作する。アドレス線２０を選択すると、コンデンサ５０Ｂと５１Ａを介してトランジスタ５０，５１のゲート電極に電圧が印加され、トランジスタ５０，５１が導通し、このときにデータ線３０に送られた画像信号Ｓ（ｊ，ｋ−１）が画素電極４０および４１の双方に送られる。画素電極４１に注目すると、これにはアドレス線２０に引き続いてアドレス線２１が選択されたときに、データ線３０に送られている画像信号Ｓ（ｊ，ｋ）がトランジスタ５１を介して送られるので、アドレス線２０が選択されたときの画像信号Ｓ（ｊ，ｋ−１）を直ちに書き換えてしまう。この電圧は、次にアドレス線の操作が一巡してアドレス線２０が選択されるまで印加されるので、該当する画素電極で形成される画素自身が保持される。このため、実質的には、表示画素４１には画像信号Ｓ（ｊ，ｋ）のみが送られたのと等価であり、正しい表示をすることになる。
【００３１】
ここで、アドレス線２１が断線した場合を考えると、アドレス線２１が選択されたときの書き換えが起こらないので、画素電極４１は画像信号Ｓ（ｊ，ｋ−１）を保持し、これを表示することとなり、直線状の無表示状態にならない。このため、欠陥画素として目立つのを防止できる。さらに、一般の画像については、隣接する画素間での画像信号の相関は高いから、上記のように隣り合う画素への信号を表示することにより本来の信号を表示したのと大差のない画像が表示される。したがって、実用上ほとんど欠陥として検知できなくなる。このように、アドレス線２０が断線した場合にも、アドレス線２１が正常であれば、正常な表示をすることは明らかである。なお、アドレス線２０とアドレス線２１が同時に断線する確率は非常に少ない。
【００３２】
また、画素電極４０，４２についても全く同様の動作が行われる。このようにして画素全体について、アドレス線断線不良を補償できる。
【００３３】
図５（Ａ）は、本発明の第２の発明のアクティブマトリクス型液晶表示装置の一実施例の構造を示す平面図であり、図５（Ｂ）は図５（Ａ）におけるＩ−Ｉ線に沿う断面図である。
【００３４】
図５（Ａ）に示すアクティブマトリクス型液晶表示装置は次のようにして製造される。まず、ガラス基板６０上に、スパッタリング法によりＭｏ、Ｔａ、Ａｌ等の金属を成膜し、フォトリソグラフィー法によりゲート電極６３、アドレス線２０，２１を形成する。次いで、ゲート電極６３上にシリコン酸化膜（ＳｉＯｘ）またはシリコン窒化膜（ＳｉＮｘ）からなるゲート絶縁膜６５、アモルファスシリコン（ａ−Ｓｉ）からなる半導体膜６８を、シリコン窒化膜からなるチャネル形成用絶縁膜６９を順次連続的にプラズマＣＶＤ法で成膜し、チャネル形成用絶縁膜６９を所定形状にパターニングする。
【００３５】
次いで、リンがドープされたｎ＋  ａ−Ｓｉ膜７０をプラズマＣＶＤ法で成膜し、フォトリソグラフィー法によりｎ＋  ａ−Ｓｉ膜７０、半導体膜６８、ゲート絶縁膜６５をチャネル形成用絶縁膜６９より広くなるように連続的にパターニングする。
【００３６】
次に、ＩＴＯ等の透明電極材料を用いて画素電極４１を形成した後、アドレス線端部における電極取出し部の上部のゲート絶縁膜６５を一部除去する工程においてゲート電極上部７７Ａ，７７Ｂを除去する。さらに、Ｍｏ、Ａｌ等からなるデータ線兼ドレイン電極３０をｎ＋  ａ−Ｓｉ膜７０と接するように形成し、この工程でソース電極７３をｎ＋  ａ−Ｓｉ膜７０および画素電極と接するようにし形成する。同時に、コンデンサ上部電極７４Ａを７７Ａおよびアドレス線２０の両方に重なるように形成し、コンデンサ上部電極７４Ｂを７７Ｂおよびアドレス２１の両方に重なるように形成する。最後に、ドレイン・ソース間のｎ＋  ａ−Ｓｉ膜７０を選択エッチングにより除去してトランジスタを完成させる。
【００３７】
この構成における各アドレス線、データ線、トランジスタ、コンデンサとの関係は図４に示す関係を有しており、アドレス線欠陥不良を補償できる構成を実現している。このように、トランジスタのチャネル幅をアドレス線間の幅近くまで拡張することができるため、画素電極に流す電流が増加し、表示特性が良好となる。なお、コンデンサは、アドレス線上に形成されるために、コンデンサが付加されることによる画素電極の縮小は必要ない。さらに、コンデンサは、トランジスタの形成と同時に形成されるために、従来に比べ工程が増加することはない。
【００３８】
上記ようにして従来の約２倍の長さのチャネル幅を有するトランジスタを構成したアクティブマトリクス型液晶表示装置と、従来のアクティブマトリクス型液晶表示装置を作製し、画素電極の電圧および電流を測定した。各画素の電圧を測定したところ、アドレス線に断線が生じている場所の画素には、この近傍の画素電圧と同一の電圧が印加された。また、本発明のアクティブマトリクス型液晶表示装置では、その画素電極に流れる最大電流は従来のものに比べ約２倍の値を示した。また、本発明のアクティブマトリクス型液晶表示装置は、従来のものより良好な表示特性を示した。
【００３９】
【発明の効果】
以上説明した如く本発明の第１の発明のアクティブマトリクス型液晶表示装置は、一方の主面に電極が形成された一対の基板と、その基板間に挟持された液晶材料と、一対の基板間の間隔を規定するスペーサーとを具備し、一方の基板の少なくとも一部にスペーサーを許容する凹部が形成されているので、高精度にセルギャップを制御でき、これにより表示特性を向上させ、表示における色むらを防止することができる。
【００４０】
また、本発明の第２の発明は、複数のアドレス線、複数のデータ線、画素電極、並びにトランジスタを一方の主面に有する一対の基板と、その基板間に挟持された液晶材料とを具備し、トランジスタにより画素電極をスイッチングするアクティブマトリクス液晶表示装置において、トランジスタのゲートと画素電極を区画する一方のアドレス線との間に設けられた第１のコンデンサと、トランジスタのゲートと画素電極を区画する他方のアドレス線との間に設けられた第２のコンデンサとを具備するので、アドレス線が断線しても、直線状の表示欠陥の発生を防止することができる。さらに、本発明の第２の発明によれば、従来の製造工程を増やすことなく、また、画素電極の面積を減らすことなく、トランジスタのチャネル長を拡張することができ、良好な表示特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の発明のアクティブマトリクス型液晶表示装置の一実施例の一部を示す断面図。
【図２】図１におけるカラーフィルター基板の構成を示す断面図である。
【図３】本発明の第１の発明のアクティブマトリクス型液晶表示装置の一実施例を示す断面図。
【図４】本発明の第２の発明のアクティブマトリクス型液晶表示装置の一実施例を示す回路構成図。
【図５】（Ａ）は本発明の第２の発明のアクティブマトリクス型液晶表示装置のトランジスタ部を示す平面図、（Ｂ）は（Ａ）におけるＩ−Ｉ線に沿う断面図。
【図６】従来のアクティブマトリクス型液晶表示装置のセルギャップ制御について説明するための断面図。
【図７】従来のアクティブマトリクス型液晶表示装置のセルギャップ制御について説明するための断面図。
【図８】従来のアクティブマトリクス型液晶表示装置の問題点を説明するための断面図。
【図９】従来のアクティブマトリクス型液晶表示装置の一例を示す回路構成図。
【図１０】従来のアクティブマトリクス型液晶表示装置のトランジスタ部を示す平面図。
【符号の説明】
１０…アクティブマトリクス基板、１１…配線部、１２…カラーフィルター基板、１２ａ…基体、１２ｂ…カラーフィルター層、１２ｃ…ブラックマトリクス層、１２ｄ…オーバーコート層、１２ｅ…透明導電層、１３…凹部、１４…スペーサー、１５…シール材層、２０，２１，２２…アドレス線、３０，３１…データ線兼ドレイン電極、４０，４１，４２…画素電極、５０，５１，５２…トランジスタ、５０Ａ，５０Ｂ，５１Ａ，５１Ｂ，５２Ａ，５２Ｂ…コンデンサ、６０…ガラス基板、６３…ゲート電極、６５…ゲート絶縁膜、６８…半導体膜、６９…チャネル形成用絶縁膜、７０…ｎ＋  ａ−Ｓｉ膜、７７Ａ，７７Ｂ…ゲート電極上部。
【図１】
0003576586.tif 000003
【図２】
0003576586.tif 000004
【図３】
0003576586.tif 000005
【図４】
0003576586.tif 000006
【図５】
0003576586.tif 000007
【図６】
0003576586.tif 000008
【図７】
0003576586.tif 000009
【図８】
0003576586.tif 000010
【図９】
0003576586.tif 000011
【図１０】
0003576586.tif 000012