(57)【特許請求の範囲】
【請求項１】
入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行う画像処理装置において、
前記データ変換に伴う画像データとともに、基本画像データを記憶する記憶手段と、
入力画像データと該入力画像データをアドレスとして前記記憶手段から読み出された基本画像データとを比較する比較手段と、
前記比較手段による判定結果に基づいて、前記入力画像データまたは前記基本画像データのうち不具合のないほうの画像データを選択的に出力する出力選択手段と
を具備することを特徴とする画像処理装置。
【請求項２】
前記記憶手段をアクセスするためのアドレスを生成するアドレス生成手段と、
前記アドレス生成手段によって生成されたアドレスに基づいて、所定の画像データを基本画像データとして前記記憶手段に書き込む書き込み手段と
を具備することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記書き込み手段は、前記入力画像データまたは演算装置によって予め生成された画像データのいずれか一方を、基本画像データとして前記記憶手段に書き込むことを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記入力画像データまたは前記アドレス生成手段によって生成されたアドレスのうち、どちらか一方を選択的に前記記憶手段のアドレスとして出力するアドレス選択手段を具備することを特徴とする請求項２記載の画像処理装置。
【請求項５】
前記アドレス生成手段は、入力画像データに同期して画像領域の一部に対応するアドレスを生成し、
前記比較手段は、該画像領域の一部に対する比較を行うことを特徴とする請求項２記載の画像処理装置。
【請求項６】
前記比較手段による判定結果に基づいて、入力画像データもしくは演算装置によって予め生成された画像データのいずれか一方を選択して前記記憶手段に与える入力選択手段を備え、
前記書き込み手段は、前記入力選択手段によって選択された入力画像データまたは演算装置によって予め生成された画像データのいずれか一方を、基本画像データとして前記記憶手段に書き込むことを特徴とする請求項３記載の画像処理装置。
【請求項７】
前記記憶手段は、入力画像データをアドレスとし、該アドレスに対応させた階調データを記憶することを特徴とする請求項１記載の画像処理装置。
【請求項８】
入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行う画像処理装置において、
複数種類の入力画像データ毎に設けられた複数の記憶手段と、
前記複数の記憶手段に共通して与える第１のアドレスと前記複数の記憶手段を個別にアクセスするための第２のアドレスとを生成するアドレス生成手段と、
前記複数の記憶手段毎に設けられ、前記アドレス生成手段で生成された第１のアドレスまたは第２のアドレスのいずれか一方を選択し、対応する記憶手段のアドレスとして出力する複数のアドレス選択手段と、
前記複数のアドレス選択手段から出力されるアドレスによって前記複数の記憶手段の各々から読み出された基本画像データと各入力画像データとを比較する比較手段と、
前記比較手段による判定結果に基づいて、前記入力画像データまたは前記複数の記憶手段の各基本画像データのいずれか１つを選択的に出力する出力選択手段と、
前記複数のアドレス選択手段から出力されるアドレスに基づいて、共通して与えられる所定の画像データを、基本画像データとして前記複数の記憶手段に書き込む書き込み手段と
を具備することを特徴とする画像処理装置。
【請求項９】
前記複数種類の入力画像データから１つの入力画像データを選択する入力画像データ選択手段を備え、
前記比較手段は、前記入力画像データ選択手段によって選択された入力画像データと前記複数のアドレス選択手段から出力されるアドレスによって前記複数の記憶手段の各々から読み出された基本画像データとを比較することを特徴とする請求項８記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、入力される画像データを予め格納されているデータとの比較により、入力される画像データが不具合か否かを判定する機能を有する画像処理装置に関する。
【０００２】
【従来の技術】
従来より、例えば、基準信号を記憶するメモリ回路と、そのメモリ回路に蓄えられた基準信号と通常読み込まれる画像信号とを比較する比較器とから構成された故障診断回路を備えた画像処理装置が知られている。故障診断回路は、一般に、例えば、一定のチャートなどによりパターン化された入力画像信号と基準信号とを比較器により比較することにより、画像処理回路に何らかの異常があったことを発見したり、その異常時に対応した処理を行うようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の画像処理装置では、基準信号用に専用メモリを設けなければならず、かつ、メモリコントローラ等の専用付属回路が必要となり、また、その異常時に対応した処理を行う回路構成等が複雑化し、コストも大幅にかかるという問題があった。
【０００４】
この発明は上述した事情に鑑みてなされたもので、安価な構成によって画像データの不具合を判別できるとともに、該不具合を解消できる画像処理装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上述した問題点を解決するために、請求項１記載の発明では、入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行う画像処理装置において、前記データ変換に伴う画像データとともに、基本画像データを記憶する記憶手段と、入力画像データと該入力画像データをアドレスとして前記記憶手段から読み出された基本画像データとを比較する比較手段と、前記比較手段による判定結果に基づいて、前記入力画像データまたは前記基本画像データのうち不具合のないほうの画像データを選択的に出力する出力選択手段とを具備することを特徴とする。
【０００６】
また、請求項２記載の発明では、請求項１記載の画像処理装置において、前記記憶手段をアクセスするためのアドレスを生成するアドレス生成手段と、前記アドレス生成手段によって生成されたアドレスに基づいて、所定の画像データを基本画像データとして前記記憶手段に書き込む書き込み手段をを具備することを特徴とする。
【０００７】
また、請求項３記載の発明では、請求項２記載の画像処理装置において、前記書き込み手段は、前記入力画像データまたは演算装置によって予め生成された画像データのいずれか一方を、基本画像データとして前記記憶手段に書き込むことを特徴とする。
【０００８】
また、請求項４記載の発明では、請求項２記載の画像処理装置において、前記入力画像データまたは前記アドレス生成手段によって生成されたアドレスのうち、どちらか一方を選択的に前記記憶手段のアドレスとして出力するアドレス選択手段を具備することを特徴とする。
【０００９】
また、請求項５記載の発明では、請求項２記載の画像処理装置において、前記アドレス生成手段は、入力画像データに同期して画像領域の一部に対応するアドレスを生成し、前記比較手段は、該画像領域の一部に対する比較を行うことを特徴とする。
【００１０】
また、請求項６記載の発明では、請求項３記載の画像処理装置において、前記比較手段による判定結果に基づいて、入力画像データもしくは演算装置によって予め生成された画像データのいずれか一方を選択して前記記憶手段に与える入力選択手段を備え、前記書き込み手段は、前記入力選択手段によって選択された入力画像データまたは演算装置によって予め生成された画像データのいずれか一方を、基本画像データとして前記記憶手段に書き込むことを特徴とする。
【００１１】
また、請求項７記載の発明では、請求項１記載の画像処理装置において、前記記憶手段は、入力画像データをアドレスとし、該アドレスに対応させた階調データを記憶することを特徴とする。
【００１２】
また、請求項８記載の発明では、入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行う画像処理装置において、複数種類の入力画像データ毎に設けられた複数の記憶手段と、前記複数の記憶手段に共通して与える第１のアドレスと前記複数の記憶手段を個別にアクセスするための第２のアドレスとを生成するアドレス生成手段と、前記複数の記憶手段毎に設けられ、前記アドレス生成手段で生成された第１のアドレスまたは第２のアドレスのいずれか一方を選択し、対応する記憶手段のアドレスとして出力する複数のアドレス選択手段と、前記複数のアドレス選択手段から出力されるアドレスによって前記複数の記憶手段の各々から読み出された基本画像データと各入力画像データとを比較する比較手段と、前記比較手段による判定結果に基づいて、前記入力画像データまたは前記複数の記憶手段の各基本画像データのいずれか１つを選択的に出力する出力選択手段と、前記複数のアドレス選択手段から出力されるアドレスに基づいて、共通して与えられる所定の画像データを、基本画像データとして前記複数の記憶手段に書き込む書き込み手段とを具備することを特徴とする。
【００１３】
また、請求項９記載の発明では、請求項８記載の画像処理装置において、前記複数種類の入力画像データから１つの入力画像データを選択する入力画像データ選択手段を備え、前記比較手段は、前記入力画像データ選択手段によって選択された入力画像データと前記複数のアドレス選択手段から出力されるアドレスによって前記複数の記憶手段の各々から読み出された基本画像データとを比較することを特徴とする。
【００１４】
この発明によれば、入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行うための記憶手段に、基本画像データを記憶しておき、入力画像データが供給されると、該入力画像データと該入力画像データをアドレスとして記憶手段から読み出された基本画像データとを、比較手段によって比較する。次いで、出力選択手段は、該比較手段による判定結果に基づいて、入力画像データまたは基本画像データのいずれか一方を選択的に出力する。したがって、どちらの画像データを出力するかを切り換えることが可能となるので、例えば、基本画像データに欠落した画素があった場合には、不適切な基本画像データの画素を出力するのではなく、入力画像データの画素を出力すれば、良好な画像信号を出力することが可能となる。
【００１５】
【発明の実施の形態】
次に図面を参照してこの発明の実施形態について説明する。
Ａ．実施形態の構成
Ａ−１．画像処理装置のブロック構成
図１は本発明の一実施形態による画像処理装置の構成を示すブロック図である。図において、スキャナ１は、副走査方向に直角に配置されたラインセンサからなり、プラテンガラス上に載置された原稿画像を読み取ってアナログ画像信号を出力する読み取り手段を構成している。Ａ／Ｄ＆シェーディング回路２は、スキャナ１からのアナログ画像信号に対してＡ（アナログ）／Ｄ（デジタル）変換などの種々の信号処理を施して、ルックアップテーブル回路３に供給する。ルックアップテーブル回路３は、画像データをアドレスに置き換え、入力されたアドレスに対応するＲＡＭ（後述）の中に蓄えてあるデータを画素単位で出力する。つまり、後段の回路に対して、適当な画像になるようなルックアップテーブル動作を実施し、第１の色変換回路４に出力する。
【００１６】
第１の色変換回路４は、Ｒ，Ｇ，Ｂで入力される画像信号を、Ｌ＊、ａ＊、ｂ＊の色空間に変換し、種々の信号処理を施し、再度、第２の色変換回路５に供給する。第２の色変換回路５は、上記Ｌ＊、ａ＊、ｂ＊の色空間を、ＹＭＣの画像信号に変換し、ＵＣＲ回路６に供給する。ＵＣＲ回路６は、ＹＭＣの画像信号に墨入れ処理（Ｋ信号の生成）を施し、ＩＯＴ７に出力する。ＩＯＴ７は、供給される画像信号に基づいて合成画像を印刷出力する。ＣＰＵ８は、システム全体の制御を司るものであり、ルックアップテーブル回路３のＲＡＭ（後述）に対して、データバスおよびアドレスバスを介してデータを書き込んだり、その他、種々の回路に対して、データバスおよびアドレスバスを介して読み書きを行う。
【００１７】
Ａ−２．ルックアップテーブル回路におけるアドレスの生成動作
次に、上述した画像処理装置のルックアップテーブル回路３の構成について図２を参照して説明する。図２において、Ａ／Ｄ＆シェーディング回路２からのＲＧＢ信号（以下、入力画像データ）は、各々、セレクタ２０のＡ入力，Ｂ入力，Ｃ入力、アドレスセレクタ２１のＡ入力，Ｂ入力，Ｃ入力に供給されている。また、Ｒ信号はセレクタ２５のＡ入力に、Ｇ信号はセレクタ２６のＢ入力に、Ｂ信号はセレクタ２７のＢ入力にも供給されている。セレクタ２０は、後述するレジスタ／タイミング生成器３０が出力する制御信号ＣＳに従って、Ａ入力，Ｂ入力，Ｃ入力に供給される入力画像データのうち、いずれかをＡ'出力から出力し、比較器２９のＡ入力に供給するとともに、上記制御信号ＣＳによって開閉制御されるゲートを介してＲＡＭ２２，２３，２４に供給する。
【００１８】
また、セレクタ２１には、上記入力画像データに加えて、後述するアドレス生成回路３１からのアドレスがＤ入力に供給されており、該セレクタ２１は、入力画像データ（ＲＧＢ信号）もしくは上記アドレスを、Ａ’出力，Ｂ出力’，Ｃ’出力から出力し、アドレスとしてＲＡＭ２２，２３，２４に供給する。
【００１９】
ＲＡＭ２２，２３，２４には、レジスタ／タイミング生成部３０からの制御信号ＣＳに従って、データバスＤＢＵＳを介して供給される画像データ（入力画像データまたはデータバスを介してＣＰＵ８から供給される画像データのいずれか）が書き込まれたり、アドレス生成回路３１から供給されるアドレスに従って、記憶されている画像データを基本画像データとして出力する。
【００２０】
次に、セレクタ２５は、Ａ入力に供給されるＲ信号、Ｂ入力に供給されるＲＡＭ２２からの基本画像データ、Ｃ入力に供給されるＲＡＭ２３からの基本画像データ、またはＤ入力に供給されるＲＡＭ２４からの基本画像データのいずれかを、比較器２９へ供給するとともに、Ｒ信号として後段の回路（第１の色変換回路４）に出力する。また、セレクタ２６は、Ａ入力に供給されるＲＡＭ２３からの基本画像データまたはＢ入力に供給されるＧ信号のいずれか一方を、Ｇ信号として後段の回路（第１の色変換回路４）に出力する。また、セレクタ２７は、Ａ入力に供給されるＲＡＭ２４からの基本画像データまたはＢ入力に供給されるＢ信号のいずれか一方を、Ｂ信号として後段の回路（第１の色変換回路４）に出力する。また、セレクタ２８は、Ａ入力に供給されるＲＡＭ２２からの基本画像データ、Ｂ入力に供給されるＲＡＭ２３からの基本画像データ、Ｃ入力に供給されるＲＡＭ２４からの基本画像データ、またはデータバスＤＢＵＳを介してＣＰＵ８から供給される画像データのいずれかを、上述したゲートおよび比較器２９のＡ入力に供給する。
【００２１】
次に、上述した比較器２９は、レジスタ／タイミング生成部３０の制御によって同期をとり、Ａ入力に供給される入力画像データとＢ入力に供給される基本画像データとを画素単位で比較し、互いのデータが異なると、判定信号ＪＳをレジスタ／タイミング生成部３０に供給する。
【００２２】
レジスタ／タイミング生成部３０は、ＲＡＭ２２，２３，２４から出力する画像データを任意の位置に出力するための出力範囲が格納されたレジスタを有し、該レジスタの出力範囲に応じて、アドレス生成回路３１を制御するとともに、アドレスバスＡＢＵＳを介して供給されるアドレスに従って、ＲＡＭ２２，２３，２４の書き込み／読み出しタイミングを制御するための制御信号ＣＳを生成する。また、レジスタ／タイミング生成部３０は、上記比較器２９からの判定信号ＪＳを任意のレジスタに格納する。
【００２３】
アドレス生成回路３１は、アドレスバスＡＢＵＳを介して供給されるアドレス、および上記レジスタ／タイミング生成部３０の制御に従って、ＲＡＭ２２，２３，２４の読み出し／書き込みアドレスを生成し、前述したアドレスセレクタ２１のＤ入力に供給する。
【００２４】
Ｂ．実施形態の動作
次に、本実施形態の動作を説明する。
Ｂ−１．ルックアップテーブル回路での基本画像データの蓄積
まず、上述したルックアップテーブル回路によるアドレス生成の動作について説明する。ルックアップテーブル回路３においては、予め、ＣＰＵ８によって生成された基本画像データが、データバスＤＢＵＳ、セレクタ２８、ゲートを介して、アドレスバス生成回路３１で生成され、アドレスセレクタ２１を介して供給されるアドレスに従って、内蔵されたＲＡＭ２２，２３，２４に対して書き込まれることにより、テーブルが作成される。
【００２５】
また、読み込んだ原画像を基本画像データとする場合には、原画像をプラテンガラス上に載置し、スキャナ１によって原画像を読み取る。スキャナ１からの入力画像データ（ＲＧＢ信号）は、Ａ／Ｄ＆シェーディング回路２において、デジタル信号に変換され、かつ、種々の処理が施された後、ルックアップテーブル回路３に供給される。供給された入力画像データ（ＲＧＢ信号）は、セレクタ２０によりＲＧＢ信号のいずれかが選択され、選択された画像信号がデータバスＤＢＵＳを介してＲＡＭ２２，２３，２４に書き込まれる。このとき、書き込まれる画像は、図２に示すレジスタ／タイミング生成部３０の制御信号ＣＳによってコントロールされ、各ＲＡＭ２２，２３，２４には、各々の容量に合わせて、ＲＧＢ信号を切り替えながら書き込まれていく。このとき、画像データは、図２に示すレジスタ／タイミング生成部３０に入力される同期信号に基づいて、レジスタで指定される任意の範囲で書き込まれる。
【００２６】
Ｂ−２．ルックアップテーブル回路３での比較動作
次に、上述した構成において、ルックアップテーブル回路３での比較動作を図３を参照して説明する。なお、図３は、前述した図２に示す構成において、比較動作に関する部分を抜き出したもので、図２に対応する部分には同一の符号を付けている。
【００２７】
まず、画像処理されるべき原画像をプラテンガラス上に載置し、スタートボタンを押下する。スタートボタンが押下されると、スキャナ１が原画像を読み取って、その画像信号（ＲＧＢ信号）を出力する。このＲＧＢ信号は、Ａ／Ｄ＆シェーディング回路２において、デジタル信号に変換され、かつ、種々の処理が施された後、ルックアップテーブル回路３に供給される。
【００２８】
前述したように、ルックアップテーブル回路３に供給された入力画像データ（ＲＧＢ信号）は、比較器２９のＡ入力に供給されるとともに、セレクタ２１を介して、ＲＡＭ２２（２３，２４）に対して、アドレスとして供給され、かつ、セレクタ２５（２６，２７）のＡ入力にも供給される。ＲＡＭ２２（２３，２４）では、上記入力画像データをアドレスとして、予め記憶していた基本画像データが読み出され、比較器２９のＢ入力に供給されるとともに、セレクタ２５（２６，２７）のＢ入力に供給される。
【００２９】
比較器２９では、Ａ入力に供給される入力画像データと、Ｂ入力に供給される基本画像データとを、画素単位で比較し、双方が一致しないと、判定信号ＪＳを送出する。レジスタ／タイミング生成部３０は、上記判定信号ＪＳを受けると、そのタイミングで、セレクタ２５（２６，２７）に制御信号ＣＳを供給する。セレクタ２５（２６，２７）では、制御信号ＣＳに応じて、Ａ入力に供給されているアドレス生成回路３１からのアドレス、または入力画像データ、またはＢ入力に供給されているＲＡＭ２２（２３，２４）からの基本画像データのうち、いずれか１つを選択的に出力する。このように、レジスタ／タイミング生成部３０で生成される制御信号ＣＳによって、画素単位で、どの画像データを出力するかを切り換えることが可能となるので、例えば、基本画像データに欠落した画素があった場合には、不適切な基本画像データの画素を出力するのではなく、少なくとも、前入力段階の原画像、すなわち入力画像データの画素を出力すれば、良好な画像信号を出力することができる。
【００３０】
Ｂ−３．任意領域での切り換え動作
次に、上述した構成において、ルックアップテーブル回路３での任意領域における比較動作を図４を参照して説明する。なお、図４は、前述した図２に示す構成において、入力画像の所定領域での切り換え動作に関する部分を抜き出したもので、図２に対応する部分には同一の符号を付けている。
【００３１】
まず、レジスタ／タイミング生成部３０には、入力画像データに同期した主走査同期信号Ｈ＿ＳＹＮＣおよび副走査同期信号Ｖ＿ＳＹＮＣが供給されており、前回の入力画像データを読み込んだ際の比較器２９による判定信号ＪＳに基づいて予め所定のレジスタに格納されている所定領域に対応した主走査同期信号および副走査同期信号を生成し、主走査カウンタ３０ａおよび副走査カウンタ３０ｂに供給する。主走査カウンタ３０ａは、レジスタ／タイミング生成部３０からの同期信号に同期して、上記主走査同期信号をカウントし、所定領域に対する主走査方向のカウント値をアドレス生成回路３１に供給する。また、副走査カウンタ３０ｂは、レジスタ／タイミング生成部３０からの同期信号に同期して、上記副走査同期信号をカウントし、所定領域に対する副走査方向のカウント値をアドレス生成回路３１に供給する。
【００３２】
アドレス生成回路３１は、上記主走査カウンタ３０ａからのカウント値、および副走査カウンタ３０ｂからのカウンタ値に従って、上記所定領域に対して、基本画像データのテーブルを変更するための上位アドレスを生成し、ＲＡＭ２２（２３，２４）に供給する。ＲＡＭ２２（２３，２４）には、複数の基本画像データ（複数のテーブル）が記憶されており、どのテーブルを用いるかは上記上位アドレスによって指定するようになっている。したがって、アドレス生成回路３１が上記所定領域に対して、所定の上位アドレスを出力することにより、ＲＡＭ２２（２３，２４）から読み出される基本画像データのテーブルを変更することが可能となる。なお、拡大用カウンタ３０ｃは、主走査同期信号および副走査同期信号を所定の間隔でアドレスを重複させることで、画像を拡大させるものであり、上述した動作に必ずしも必要となるものではない。
【００３３】
Ｂ−４．基本画像データの修正動作
次に、上述した構成において、ルックアップテーブル回路３での基本画像データの修正動作を図５を参照して説明する。なお、図５は、前述した図２に示す構成において、基本画像データの修正動作に関する部分を抜き出したもので、図２に対応する部分には同一の符号を付けている。
【００３４】
セレクタ２０（２１）は、入力画像データまたはアドレス生成回路３１からのアドレスのいずれか一方を選択的に出力し、セレクタ２８および比較器２９に供給する。セレクタ２８は、データバスＤＢＵＳを介して供給される基本画像データまたは上記セレクタ２０（２１）からの入力画像データのいずれか一方を選択的に出力し、ゲートを介してＲＡＭ２２（２３，２４）に書き込む。このとき、アドレス生成回路３１は、セレクタ２０（２１）で選択された画像データに対して、レジスタ／タイミング生成部３０のレジスタに格納された、前回の入力画像データと基本画像データとを比較器２９によって比較した結果得られた判定信号ＪＳにより、相違があった画素に対するアドレスを生成し、該アドレスをＲＡＭ２２（２３，２４）に供給する。これにより、ＲＡＭ２２（２３，２４）の上記アドレスには、セレクタ２８から供給される入力画像データもしくはデータバスＤＢＵＳを介してＣＰＵ８から供給される基本画像データが格納されることになる。このようにして、欠落した画素や、画像としてふさわしくない画素を、外部データ（入力画像データもしくはＣＰＵ８からの基本画像データ）によって修正することが可能となる。また、ＲＡＭ２２（２３，２４）に格納したデータを通常のルックアップテーブル用の階調画像データ（変換用画像データ）とすれば、入力画像データの階調を補正、変換し、セレクタ２５（２６，２７）を介して得ることができる。
【００３５】
Ｃ．変形例
次に、本実施形態の変形例について説明する。上述した実施形態では、ルックアップテーブル回路３が有するＲＡＭは、１つでも可能であったが、画像処理装置においては、回路構成に応じて、ルックアップテーブル回路に複数のメモリを持たせる場合がある。以下では、複数のメモリを備えた場合において、各メモリに対して個別のアドレスを与える方法について説明する。ここで、図６は、複数のメモリに対して個別のアドレスを与えるルックアップテーブル回路の構成を示すブロック図である。図において、ＲＡＭ５０，５１，５２には、セレクタ５３またはセレクタ５４を介して、入力画像データＩＮａ，ＩＮｂ，ＩＮｃ（ＲＧＢ信号等に相当する）を個別に書き込むことが可能となっているとともに、セレクタ５５を介して、データバスＤＢＵＳにより外部のＣＰＵからの画像データ等を書き込むことが可能となっている。
【００３６】
ルックアップテーブル回路として動作する際、ＲＡＭ５０，５１，５２には、入力画像データに同期して、別途、上位アドレスが与えられるようになっており、通常は、セレクタ６０に個別に供給される個別アドレスＡＤ  ＩＮａ，ＡＤ  ＩＮｂ，ＡＤ  ＩＮｃを、セレクタ５６，５７，５８を介して個別に与えるようになっているが、これに加えて、アドレス生成回路３１で生成された共通アドレスＣＡＤをセレクタ５６，５７，５８を介して与えることも可能となっている。すなわち、セレクタ６０は、各ＲＡＭ５０，５１，５２に与えるアドレスとして、外部からの共通アドレスＡＤ  ＩＮａ，ＡＤ  ＩＮｂ，ＡＤ  ＩＮｃか、あるいはアドレス生成回路３１からのアドレスのいずれかを切り換えて出力するようになっている。また、各ＲＡＭ５０，５１，５２の出力は、セレクタ６１を介して、外部に出力されるとともに比較器６２に入力される。
【００３７】
比較器６２は、上記セレクタ６１を介してＲＡＭ５０，５１，５２から供給される基本画像データと、セレクタ５４を介して入力される各入力画像データＩＮａ，ＩＮｂ，ＩＮｃとを画素単位で比較し、判定結果（一致、不一致）を、判定信号ＪＳとしてレジスタ／タイミング生成部６３に供給する。レジスタ／タイミング生成部６３は、上記判定結果ＪＳを所定のレジスタに格納する。アドレス生成回路６４は、レジスタ／タイミング生成部３０のレジスタに格納された判定結果ＪＳに基づいて、ＲＡＭ５０，５１，５２に対して、各画素毎に所定のアドレスを与える。
【００３８】
上述した構成では、入力画像データＩＮａ，ＩＮｂ，ＩＮｃは、各ＲＡＭ５０，５１，５２に格納されている基本画像データと画素単位で比較され、その判定結果ＪＳは、レジスタ／タイミング生成部６３のレジスタに格納される。アドレス生成回路６４は、レジスタ／タイミング生成部６３のレジスタに格納された判定結果に基づいて、ＲＡＭ５０，５１，５２に対して、各画素毎に所定のアドレスを与える。ＲＡＭ５０，５１，５２は、個別に与えられたアドレスに格納されている基本画像データ（画素単位）をセレクタ６１を介して後段の回路へ出力する。この結果、不具合の発生した画素に対して、ＲＡＭ５０，５１，５２を任意に組み合わせて、データの補間、修正を施すことが可能となる。
【００３９】
なお、ＲＡＭ５０，５１，５２は、個別にルックアップテーブル回路として動作するが、１つの大きなＲＡＭにも適用できることは言うまでもない。
【００４０】
【発明の効果】
以上、説明したように、この発明によれば、入力画像データをアドレスとして予め記憶されている画像データを出力することによってデータ変換を行うための記憶手段に、基本画像データを記憶しておき、入力画像データが供給されると、該入力画像データと該入力画像データをアドレスとして記憶手段から読み出された基本画像データとを比較手段によって比較し、次いで、出力選択手段によって、該比較手段による判定結果に基づいて、入力画像データまたは基本画像データのいずれか一方を選択的に出力するしたので、安価な構成によって画像データの不具合を判別できるとともに、該不具合を解消できるいう利点が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態による画像処理装置の構成を示すブロック図である。
【図２】本実施形態によるルックアップテーブル回路の構成を示すブロック図である。
【図３】本実施形態によるルックアップテーブル回路での比較動作を説明するための概念図である。
【図４】本実施形態によるルックアップテーブル回路での任意領域における比較動作を説明するための概念図である。
【図５】本実施形態によるルックアップテーブル回路での基本画像データの修正動作を説明するための概念図である。
【図６】本実施形態の変形例であり、複数のメモリに対して個別のアドレスを与えるルックアップテーブル回路の構成を示すブロック図である。
【符号の説明】
８  ＣＰＵ（書き込み手段）
２０，２８  セレクタ（入力選択手段）
２１  アドレスセレクタ（アドレス選択手段）
２２，２３，２４  ＲＡＭ（記憶手段）
２５，２６，２７  セレクタ（出力選択手段）
２９  比較器（比較手段）
３０  レジスタ／タイミング生成部（出力選択手段）
３１  アドレス生成回路（アドレス生成手段）
５０，５１，５２  ＲＡＭ（複数の記憶手段）
５３  セレクタ（入力画像データ選択手段）
５６，５７，５８  セレクタ（複数のアドレス選択手段）
６１  セレクタ（出力選択手段）
６２  比較器（比較手段）
６３  レジスタ／タイミング生成部（出力選択手段）
６４  アドレス生成回路（アドレス生成手段）
【図１】
0003584563.tif 000002
【図２】
0003584563.tif 000003
【図３】
0003584563.tif 000004
【図４】
0003584563.tif 000005
【図５】
0003584563.tif 000006
【図６】
0003584563.tif 000007