(57)【特許請求の範囲】
【請求項１】
電源の正極性端子に第１の開閉端子が接続された第１のスイッチング素子と、
第１のコアに巻装された第１の巻線の第１の端子が前記第１のスイッチング素子の第２の開閉端子に接続された第１のリアクトルと、
第２のコアに巻装された第２の巻線の第１の端子が前記第１の巻線の第２の端子に接続された第２のリアクトルと、
前記第２の巻線の第２の端子に第１の開閉端子が接続されるとともに、前記電源の負極性端子に第２の開閉端子が接続された第２のスイッチング素子と、
前記第１のコアと前記第２のコアとを含むように形成された磁気回路と、
を備え、
前記第１，第２の巻線は、前記第１のスイッチング素子が導通したときに前記第１のリアクトルに発生した前記第１のコア内を通過する第１の磁束と、前記第２のスイッチング素子が導通したときに前記第２のリアクトルに発生した前記第２のコア内を通過する第２の磁束と、が前記磁気回路内を相対峙するように巻装され、
前記磁気回路には、前記第１の磁束および前記第２の磁束が略同時に発生したときにそれぞれを漏洩させて迂回させる漏洩磁束経路が具備されることを特徴とするスイッチング回路装置。
【請求項２】
前記第１の巻線の第２の端子と前記第２の巻線の第１の端子との接続点に接続されるキャパシタをさらに備えることを特徴とする請求項１に記載のスイッチング回路装置。
【請求項３】
前記漏洩磁束経路には、前記第１の磁束と前記第２の磁束とを漏洩させる第１の磁気空隙が具備されることを特徴とする請求項１または２に記載のスイッチング回路装置。
【請求項４】
前記磁気回路には、前記第１の磁束および前記第２の磁束のそれぞれの磁気飽和を防止するための第２の磁気空隙が具備され、
前記第２の磁気空隙のギャップ長は、前記第１の磁気空隙のギャップ長よりも短いことを特徴とする請求項３に記載のスイッチング回路装置。
【請求項５】
前記漏洩磁束経路は、前記第１のリアクトルに発生した前記第１の磁束が該第１のリアクトルに戻る第１の経路長と、前記第２のリアクトルに発生した前記第２の磁束が該第２のリアクトルに戻る第２の経路長と、が略同一経路長となる位置に具備されることを特徴とする請求項１〜４のいずれか一つに記載のスイッチング回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種インバータ装置等の電力変換装置おいて用いて好適なスイッチング回路装置に関する。
【０００２】
【従来の技術】
従来の電力変換装置において、交流や直流の量を制御する方法の中には、ＰＷＭ（パルス幅変調）等を用いて半導体スイッチング素子のオン・オフ制御を行うスイッチング方式がある。スイッチング方式によって直流から交流への電力変換を行うインバータ装置では、直流電源の正負両極間に１対のスイッチング素子を直列接続して設け、これらの素子を交互にオン・オフするようにした構成が用いられることが多い。このような回路構成では、両極性のスイッチング素子が同時にオン（短絡）して素子に過大電流が流れ、素子を壊してしまう場合がある。これを避ける為に従来の構成では、デッドタイム（両方が同時にオフ（開放）する時間）が設けられたりしている。しかしながら、デッドタイムを設けること等のスイッチング素子の制御によって素子の保護を行う場合には、効率が悪くなるとか、ノイズ等によって素子が同時オンしてしまうという事象に対する対策が必要であるといった課題がある。
【０００３】
これに対して、回路構成自体を変更することで過大電流に対する対策を図るスイッチング回路も提案されている。特開平１１−３４６４７５号公報「電源装置」や特開２００１−２５８２７０号公報「電力変換装置」にこのような回路の一例が記載されている。これらの公報に記載されている構成では、電源間に設ける１対のスイッチング素子間にリアクトルを介在させ、リアクトルのインダクタンスによって、上述した過大な短絡電流が各素子に流れることを防止するようにしている。
【０００４】
【発明が解決しようとする課題】
上述したようにスイッチング方式の電力変換装置においてスイッチング素子間にリアクトルを追加して設ける場合、コストやスペースの増加が課題として考えられる。リアクトルに関しては、特に磁気回路の設計において、コアの小型化を図ると共に、過大電流を防止するのに十分な特性を確保する必要がある。
【０００５】
本発明は、上記のような事情を考慮してなされたものであって、スイッチング素子間に設けるリアクトルの磁気回路の最適化等の設計の最適化を図り、リアクトルを含むスイッチング回路を容易に小型化、低コスト化することができるスイッチング回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、電源の正極性端子に第１の開閉端子が接続された第１のスイッチング素子と、第１のコアに巻装された第１の巻線の第１の端子が前記第１のスイッチング素子の第２の開閉端子に接続された第１のリアクトルと、第２のコアに巻装された第２の巻線の第１の端子が前記第１の巻線の第２の端子に接続された第２のリアクトルと、前記第２の巻線の第２の端子に第１の開閉端子が接続されるとともに、前記電源の負極性端子に第２の開閉端子が接続された第２のスイッチング素子と、前記第１のコアと前記第２のコアとを含むように形成された磁気回路と、を備え、前記第１，第２の巻線は、前記第１のスイッチング素子が導通したときに前記第１のリアクトルに発生した前記第１のコア内を通過する第１の磁束と、前記第２のスイッチング素子が導通したときに前記第２のリアクトルに発生した前記第２のコア内を通過する第２の磁束と、が前記磁気回路内を相対峙するように巻装され、前記磁気回路には、前記第１の磁束および前記第２の磁束が略同時に発生したときにそれぞれを漏洩させて迂回させる漏洩磁束経路が具備されることを特徴とする。
【０００７】
請求項２記載の発明は、前記第１の巻線の第２の端子と前記第２の巻線の第１の端子との接続点に接続されるキャパシタをさらに備えることを特徴とする。
【０００８】
請求項３記載の発明は、前記漏洩磁束経路には、前記第１の磁束と前記第２の磁束とを漏洩させる第１の磁気空隙が具備されることを特徴とする。請求項４記載の発明は、前記磁気回路には、前記第１の磁束および前記第２の磁束のそれぞれの磁気飽和を防止するための第２の磁気空隙が具備され、前記第２の磁気空隙のギャップ長は、前記第１の磁気空隙のギャップ長よりも短いことを特徴とする。請求項５記載の発明は、前記漏洩磁束経路は、前記第１のリアクトルに発生した前記第１の磁束が該第１のリアクトルに戻る第１の経路長と、前記第２のリアクトルに発生した前記第２の磁束が該第２のリアクトルに戻る第２の経路長と、が略同一経路長となる位置に具備されることを特徴とする。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明によるスイッチング回路装置の一実施の形態の回路構成を示す回路図である。本願において、スイッチング回路装置とは、半導体スイッチング素子を用いて構成されたスイッチング回路を含む装置の一部または全部を意味するものとする。
【００１０】
図１において、端子１は図示していない直流電源の正極性端子に接続されている。一方、端子２は同電源の負極性端子に接続されている。端子３は出力端子であり、コンデンサ４０の両端子間に接続された図示していない負荷に対して交流電力を供給する。そして、端子４は、例えば、端子１及び端子２に接続された直流電源の中間の電位に接続されている。
【００１１】
正極性端子１には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチング素子１１のコレクタ端子と、ダイオード３１のカソード端子が接続されている。負極性端子２には、ＩＧＢＴからなるスイッチング素子１２のエミッタ端子と、ダイオード３２のアノード端子が接続されている。スイッチング素子１１のエミッタ端子には、ダイオード３２のカソード端子と、リアクトル２１の巻線Ａの一方の端子が接続されている（接続点▲１▼）。スイッチング素子１２のコレクタ端子には、ダイオード３１のアノード端子と、リアクトル２２の巻線Ｂの一方の端子が接続されている（接続点▲２▼）。そして、リアクトル２１の巻線Ａの他方の端子とリアクトル２２の巻線Ｂの他方の端子は、出力端子３とコンデンサ４０の一方の端子に共通に接続されている（接続点▲３▼）。
【００１２】
スイッチング素子１１及びスイッチング素子１２の各ゲート端子には、図示していない制御回路から、各素子が交互にオン・オフするようにＰＷＭ制御によるパルス信号列が供給される。なお、図１に示す例では、スイッチング素子１１及び１２をＩＧＢＴで構成しているが、ＩＧＢＴに限らず、ＭＯＳＦＥＴ、バイポーラトランジスタ等の他のスイッチング素子を用いてもよい。また、図１の構成では、コンデンサ４０を、リアクトル２１の巻線Ａとリアクトル２２の巻線Ｂの接点（接続点▲３▼）に直接接続しているが、間接的に接続すること、すなわち、リアクトル等の他の回路素子を介在させてから接続するようすることもできる。
【００１３】
図２及び図３は、図１に示すリアクトル２１及び２２の構成例を示す側面図である。図２に示す例では、リアクトル２１及び２２のコアとして、１組のＥＩ型コアを用いている。図２に示すＥＩ型コアは、鉄、フェライト等の磁性体からなるＩ型コア２０１と、Ｅ型コア２０２から構成されている。この場合、Ｉ型コア２０１と、Ｅ型コア２０２とは、所定の空隙を有するように組み合わされて構成されている。Ｅ型コア２０２は、Ｅ型の両側の脚を構成するコア２０２ａ及びコア２０２ｂと、中心の脚（中間部の脚）を構成するコア２０２ｃと、各コア２０２ａ〜２０２ｃを結合するヨークをなすコア２０２ｄとから構成されている。ここで、コア２０２ｃは、他のコア２０２ａ及びコア２０２ｂよりも長さが短くなるように構成されているので、コア２０２ａ、コア２０２ｂ及びコア２０２ｃと、コア２０１との間の空隙長は、コア２０２ｃとコア２０１との間が最も大きくなる。
【００１４】
図２の構成において、リアクトル２１の巻線Ａはコア２０２ａに巻装されていて、リアクトル２２の巻線Ｂはコア２０２ｂに巻装されている。巻線Ａと巻線Ｂは、順にコア２０２ａ、コア２０１、コア２０２ｂ及びコア２０２ｄから形成される一つの磁気回路上で同相に巻装されている。そのため、巻線Ａと巻線Ｂの巻始めの各端子（接続点▲１▼と接続点▲２▼；図中黒丸で示す端子）が互いに結線（短絡）されている場合にも、巻線Ａと巻線Ｂは１つのリアクトルの１つの巻線として動作するようになっている。
【００１５】
一方、図３に示す例では、図１のリアクトル２１及び２２のコアを、２つカットコア２０３及び２０４からそれぞれ構成している。カットコア２０３は１組のコア２０３ａ及び２０３ｂから構成され、カットコア２０４は１組のコア２０４ａ及び２０４ｂから構成されている。コア２０３ａとコア２０４ａは互いの側面が接するように面Ｃで接合されていて、コア２０３ｂとコア２０４ｂは互いの側面が接するように面Ｄで接合されている。そして、コア２０３ａとコア２０４ａは、コア２０３ｂとコア２０４ｂと所定の空隙を有して対面するように組み合わされている。
【００１６】
図３の構成において、リアクトル２１の巻線Ａはコア２０３の面Ｃ及びＤと異なる位置（図示の例では面Ｃまたは面Ｄをなす脚とは反対の脚）に巻装されていて、リアクトル２２の巻線Ｂは同様にコア２０４の面Ｃ及びＤと異なる位置に巻装されている。巻線Ａと巻線Ｂは、順にコア２０３ａ、コア２０４ａ、コア２０４ｂ、及びコア２０３ｂから形成される一つの磁気回路上で同相に巻装されている。そのため、巻線Ａと巻線Ｂの巻始めの各端子（接続点▲１▼と接続点▲２▼；図中黒丸で示す端子）が互いに結線（短絡）されている場合にも、一つの巻線として動作するようになっている。
【００１７】
次に、図１〜図３を参照して説明した実施の形態の動作について説明する。
【００１８】
図２及び図３に示すように、リアクトル２１及び２２を構成する巻線Ａと巻線Ｂは一つの磁気回路上で同相に巻装してあるので、両方の巻線に発生する電圧極性は同じになる。この場合、例えば、接続点▲１▼に正極、接続点▲２▼に負極が印加されると（すなわちスイッチング素子１１、１２が同時オン＝短絡状態になると）、巻線Ａ及びＢで発生する互いの磁束Φ１３及びΦ３２は突き合う形（磁束が打ち消し会う状態）になり、両巻線に過大電流が流れようとする。
【００１９】
上記の状態の時、本実施の形態と異なり、磁気迂回路が無い場合では、磁束が増加（変化）することが出来ないので、巻線に電圧が誘起できなくなり過大電流が流れることになる。しかし、本実施の形態の構造であれば、中間の磁気間隙が迂回路（磁気漏れ構造）を作る為、互いの巻線から発生した磁束が磁束Φ１３ａ及びΦ３２ａとして迂回路を通過し、増加（変化）することになって、巻線Ａ及び巻線Ｂに電圧を印加（誘起）させることができる。
【００２０】
即ち、巻線Ａと巻線Ｂに逆相の電圧がかかった場合でも（スイッチング素子１１とスイッチング素子１２の開閉端子間が同時オンしたような場合でも）、磁気迂回路（磁気漏れ）動作によって過大電流が流れることを防止することができる。
【００２１】
一方、通常動作の場合（スイッチング素子１１とスイッチング素子１２が交互にオンする状態等の場合）は、巻線Ａから発生した磁束は、磁束Φ４のように巻線Ａのコア（コア２０２ａまたはコア２０３）から巻線Ｂのコア（コア２０２ｂまたはコア２０４）を経由して流れるものと、磁束Φ１３ａのように中間の磁気間隙を迂回するものがあるが、巻線Ａから見た場合の磁気回路は一つである為、自己インダクタンスとしての動作は巻線Ｂを省略した場合の構造（リアクトル２１とリアクトル２２を１つのリアクトルに置き換えた場合の構造）と同じである。
【００２２】
同様に巻線Ｂのコア（コア２０２ｂまたはコア２０４）を経由する磁束の方向も一つの磁気回路である為、巻線Ｂに誘起される電圧極性は巻線Ａと同じ（同相）となり、スイッチング素子１１とスイッチング素子１２の電圧推移も、巻線Ｂを省略した場合の構造（リアクトル２１とリアクトル２２を１つのリアクトルに置き換えた場合の構造）と同じ（同相）となる。
【００２３】
また、巻線Ａのコア（コア２０２ａまたはコア２０３）には一つの磁気回路（ループ）の中に磁束エネルギーが蓄積され、スイッチング素子１１がオフする時の自己インダクタンスによるエネルギーを巻線Ａに放出することができる。
【００２４】
しかし、巻線Ｂのコア（コア２０２ｂまたはコア２０４）はその両方の磁気間隙（コア２０１とコア２０２ｂ及び２０２ｃとの間の２カ所の空隙またはコア２０４ａとコア２０４ｂとの間の２カ所の空隙）に同一方向の磁束が通過するので磁束エネルギーは蓄積されない。但し、巻線Ｂによる磁束が通過する磁気回路は、巻線Ａを含む磁気回路の一部でもあるので、巻線Ａのコア（コア２０２ａまたはコア２０３）に対する磁気エネルギーとしては蓄積される。
【００２５】
本発明の構成上の特徴をまとめると次のようになる。▲１▼一つの磁気回路に二つの巻線を備え、スイッチング素子の共通接続点を分離し、短絡電流が流れない様にする。▲２▼二つの巻線は二つのスイッチング素子が同一電圧極性に対して同一方向の磁束が発生する様にする。▲３▼二つの巻線のそれぞれの方端は共通に接続し、それを系統電源側に接続するが、互いに分離して巻回する様にする。▲４▼二つの巻線から発生する磁束エネルギーは同一磁気コアで生成する様にする。▲５▼二つの巻線に繋がるスイッチング素子が同時オンした場合の磁束の逃げ道を二つの巻線からのおおむね中間に設けて過大電流を防ぐことができる。▲６▼ＥＩ型コアの場合は、中間の磁極を短くし、そこを磁気の迂回路にする。▲７▼カットコアの場合は、二つの磁気回路の方端を密着させて、そこを磁気の迂回路にする。▲８▼自己インダクタンスによるエネルギー回収用のダイオードは互いの相手側の電源に接続する。
【００２６】
すなわち、本発明においては、（１）ＰＷＭインバータ等の対となっている二つのスイッチング素子を、リアクトル（チョークトランス）の二つの巻線に分離接続し、（２）従来のリアクトル（チョークトランス）が１巻線である構造と比較した場合、リアクトルを２巻線にすると共に、巻回する位置を分離して互いの巻線に逆極性の電圧が印加された時に磁束が迂回（飽和しない）できる様にし、さらに、（３）二つの巻線に同相の電圧が印加（通常動作）された時も、おおむね中間の磁気間隙（迂回路）が影響しない（迂回しても）位置に巻線を配置したことを主要な特徴としている。すなわち、本発明においては、二つの巻線に同相の電圧が印加された時は互いの磁束が同一方向になり、逆極性の時は互いの磁束が迂回できる様にしたことが主要な１つの特徴である。
【００２７】
以上の構成上の特徴によって本発明によれば次のような効果を得ることができる。▲１▼二つのスイッチング素子が同時オンしても、短絡電流が流れないのでデッドタイムの様な複雑且つ、高精度な制御が不要な為、装置が簡単で、信頼性が高く（壊れにくい）、安価になる。▲２▼１つのリアクトルのみを用いる従来方式の磁気コアと同じ一つの部品材料で、▲１▼の効果が得られる。▲３▼磁気コアの形状がＥＩ型、カットコア型の何れの場合でも１つのリアクトルのみを用いる従来方式からコア形状を変更することなく部品の流用が可能なので従来装置があるときには開発期間を短期間とすることができる。▲４▼スイッチング動作におけるデッドタイムを極小にできる為、インバータ効率が高くなる。▲５▼一方のスイッチング素子がオンした時に他方のスイッチング素子に印加される電圧の立ち上がり勾配が緩和されるのでスイッチング素子の負担や損失が殆ど無くなる為、スイッチング素子の定格容量に余裕ができる。▲６▼交流インバータ以外に同期整流型のスイッチング電源にも応用できる。
【００２８】
【発明の効果】
本発明によれば、スイッチング素子間に設けた第１のリアクトルと第２のリアクトルとを、第１のリアクトルを構成する第１のコアと第２のリアクトルを構成する第２のコアとが第１の磁気回路を形成し、第１の巻線と第２の巻線とが第１の磁気回路上で同相に巻装され、かつ、電源の正極性端子から負極性端子へと流れる電流が第１の巻線と第２の巻線からなる直列回路を流れたときに各巻線で生じる各磁束が同一方向に通過する第２の磁気回路を形成するようにしたので、リアクトルのコア形状をより効率よく設計でき、また、スイッチング素子に流れる短絡電流を容易に防止できるようになるので、リアクトルを含むスイッチング回路の小型化、低コスト化を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実の形態の電気回路構成を示す回路図。
【図２】図１のリアクトル２１、２２の構成例を示す側面図。
【図３】図１のリアクトル２１、２２の他の構成例を示す側面図。
【符号の説明】
１１、１２：スイッチング素子
２１、２２：リアクトル
３１、３２：ダイオード
【図１】
0003594944.tif 000002
【図２】
0003594944.tif 000003
【図３】
0003594944.tif 000004