(57)【特許請求の範囲】
【請求項１】
基板上に、シフトレジスタおよびバッファ回路がそれぞれ内部回路として設けられてそれぞれが同一機能を有する多数のドライバ回路が、相互に隣接する２本の電源線と、相互に隣接する２本のクロック信号線との間に、各電源線および各クロック線に沿って相互に隣接して形成されて、一対のクロック線が各ドライバ回路にそれぞれ接続されたモノリシックドライバアレイにおいて、
互いに隣接する一対のドライバ回路のそれぞれの内部回路が、各ドライバ回路間の境界線を対称軸とした線対称形にレイアウトされており、
互いに隣接する一対のドライバ回路間の境界部分に、いずれか一方の電源線から分岐した１本の分岐電源線がそれぞれ配置されるとともに、相互に隣接する各分岐電源線が、それぞれ異なる電源線から分岐しており、
互いに隣接する一対のドライバ回路間の境界部分に配置された１本の分岐電源線に、その分岐電源線の両側にそれぞれ配置された各ドライバ回路の電源がそれぞれ接続されていることを特徴とするモノリシックドライバアレイ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、液晶アクティブマトリクス基板に組み込まれた走査ドライバ回路等のように、同一基板上にドライバ回路を多数並べて形成したモノリシックドライバアレイに関する。
【０００２】
【従来の技術】
小型テレビジョンやコンピュータ端末装置又はワードプロセッサ等に用いられる液晶ディスプレイには、アクティブマトリクス基板が利用されることが多い。アクティブマトリクス基板は、マトリクス状に配置したスイッチング素子により液晶などからなる各絵素を個別に駆動するようにしたディスプレイ用の基板である。スイッチング素子としては、ＴＦＴ［Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（薄膜トランジスタ）］等の３端子素子や、ＭＩＭ［Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ  （金属−絶縁層−金属）］等の２端子素子、あるいはダイオード素子、バリスタ素子などが用いられる。また、このアクティブマトリクス基板において、外部回路と接続される信号線の端子数を減らすために、同一基板上にドライバ回路が組み込まれることがある。
【０００３】
スイッチング素子としてＴＦＴを用いた従来の液晶アクティブマトリクス基板を図３に示す。基板１上には、ゲートバスライン２とソースバスライン３とが直交して多数形成される。これらゲートバスライン２とソースバスライン３とによって囲まれた領域に、各絵素の液晶に関する一方の電極となる絵素電極４が設けられている。また、これらゲートバスライン２とソースバスライン３との各交差部には、それぞれＴＦＴ５が形成され、ソースバスライン３と絵素電極４との間の導通または遮断が、ゲートバスライン２によって制御される。
【０００４】
従って、いずれかのゲートバスライン２がアクティブになると、このゲートバスライン２に接続される全てのＴＦＴ５が導通し、各ソースバスライン３から送られて来る表示信号が、その行の絵素電極４に一斉に送り込まれる。すなわち、アクティブとなるゲートバスライン２を順に切り換えながら、ソースバスライン３に順次各行の表示信号を送り込むことにより液晶のアクティブマトリクス駆動を行うことができる。
【０００５】
上記基板１上における各ゲートバスライン２の端部には、それぞれ走査ドライバ回路６が接続されている。走査ドライバ回路６は、基板１上にＴＦＴによって形成されたゲートバスライン２のドライバ回路である。これらの走査ドライバ回路６は、クロック信号線７、８に対して並列に接続されると共に、スタートパルス信号線９に対してカスケードに接続されている。クロック信号線７、８は、外部から２相のクロック信号が入力される基板１上の信号線である。スタートパルス信号線９は、外部からスタートパルス信号が入力される基板１上の信号線である。
【０００６】
また、これらの走査ドライバ回路６は、内部の論理回路や駆動回路を動作させるための電源を必要とする。従って基板１上には、外部から正の電源ＶＤＤと負の電源ＶＳＳとが供給される２本の電源線１０、１１と、これら２本の電源線１０、１１から各走査ドライバ回路６ごとにそれぞれ分岐した２本ずつの分岐電源線１２、１３とが設けられる。この２本の分岐電源線１２、１３が、各走査ドライバ回路６に接続される。
【０００７】
上記走査ドライバ回路６の回路構成の詳細を図４に示す。各走査ドライバ回路６は、それぞれインバータからなるシフトレジスタとバッファ回路とによって構成されている。各走査ドライバ回路６のフリップフロップ回路は、シフトレジスタの各段のレジスタを構成する。フリップフロップ回路は、スタートパルス信号線９を介して最初の走査ドライバ回路６に入力されたスタートパルス信号を、クロック信号線７、８からの２相のクロック信号を用いて、以降の走査ドライバ回路６に順にシフトしてゆく。
【０００８】
この順送りされるスタートパルス信号によって、各走査ドライバ回路６のバッファ回路が、ゲートバスライン２を駆動する。従って、この液晶アクティブマトリクス基板に外部からスタートパルス信号と２相のクロック信号を供給すれば、各走査ドライバ回路６によって多数のゲートバスライン２が順にアクティブとされ、これらのゲートバスライン２を走査することができる。
【０００９】
また、各走査ドライバ回路６のフリップフロップ回路とバッファ回路とを構成する多数のインバータには、それぞれ正の電源ＶＤＤと負の電源ＶＳＳとを供給する必要がある。これらのインバータは、走査ドライバ回路６内の各所に配置されている。このため、各走査ドライバ回路６の他の走査ドライバ回路６と隣接する一方側の境界部分には、電源線１０から分岐した分岐電源線１２が配置される。分枝電源線１２から各インバータに正の電源ＶＤＤを供給させると共に、他の走査ドライバ回路６と隣接する他方側の境界部分には、電源線１１から分岐した分岐電源線１３を配置する。この分枝電源線１３から、各インバータに負の電源ＶＳＳを供給させる。
【００１０】
【発明が解決しようとする課題】
近年のアクティブマトリクス基板は、ディスプレイの高細密化に伴い、ゲートバスライン２の単位長さあたりの本数が増加し、走査ドライバ回路６も極めて細かいピッチで形成する必要がある。しかしながら、ゲートバスライン２には多数のＴＦＴ５が接続される。従って、このゲートバスライン２を駆動する走査ドライバ回路６に正の電源ＶＤＤと負の電源ＶＳＳを供給するための電源線１０、１１と分岐電源線１２、１３には大きな電流が流れることになり、これら電源線１０、１１及び分岐電源線１２、１３は、幅広の配線パターンが必要となる。しかも、アクティブマトリクス基板がこのように高細密化すると、ソースバスライン３の本数も増え、１本のゲートバスライン２に接続されるＴＦＴ５の数がさらに多くなるので、電源線１０、１１及び分岐電源線１２、１３の配線パターンをより一層幅広にしなければならない。
【００１１】
ところが、図３及び図４に示したようなアクティブマトリクス基板では、各走査ドライバ回路６ごとに、電源線１０、１１から２本ずつの分岐電源線１２、１３を分岐させている。したがって、相互に隣接する走査ドライバ回路６間の境界部分において、一方の走査ドライバ回路６に正の電源ＶＤＤを供給するための分岐電源線１２と、他方の走査ドライバ回路６に負の電源ＶＳＳを供給するための分岐電源線１３とをそれぞれ配置しなければならない。このため、従来技術において、走査ドライバ回路６間にこれら２本の幅広の配線パターンを配置しなければならないことが、多数の走査ドライバ回路６を細かいピッチで隣接させて形成する際の大きな制約になるという問題が生じていた。
【００１２】
本発明は、上記問題点を解決しようとしてなされたものであり、隣接するドライバ回路の内部回路を互いに線対称となるようにレイアウトすることにより、１本の電源線をその両側に配置されたドライバ回路間で共用して、ドライバ回路の配置の微細化と構成の小型化とを図ることができるモノリシックドライバアレイを提供することが本発明の目的である。
【００１３】
【課題を解決するための手段】
本発明のモノリシックドライバアレイは、基板上に、シフトレジスタおよびバッファ回路がそれぞれ内部回路として設けられてそれぞれが同一機能を有する多数のドライバ回路が、相互に隣接する２本の電源線と、相互に隣接する２本のクロック信号線との間に、各電源線および各クロック線に沿って相互に隣接して形成されて、一対のクロック線が各ドライバ回路にそれぞれ接続されたモノリシックドライバアレイにおいて、互いに隣接する一対のドライバ回路のそれぞれの内部回路が、各ドライバ回路間の境界線を対称軸とした線対称形にレイアウトされており、互いに隣接する一対のドライバ回路間の境界部分に、いずれか一方の電源線から分岐した１本の分岐電源線がそれぞれ配置されるとともに、相互に隣接する各分岐電源線が、それぞれ異なる電源線から分岐しており、互いに隣接する一対のドライバ回路間の境界部分に配置された１本の分岐電源線に、その分岐電源線の両側にそれぞれ配置された各ドライバ回路の電源がそれぞれ接続されていることを特徴とし、そのことによって上記目的が達成される。
【００１４】
【作用】
モノリシックドライバアレイに備えられるドライバ回路は、内部の論理回路や駆動回路を動作させるために、接地電源を含む少なくとも２つの電源を必要とする。本発明によれば、互いに隣接するドライバ回路の内部回路が線対称形にレイアウトされているので、一方のドライバ回路の第１の電源がこれらドライバ回路間の境界部分から供給され、他方のドライバ回路の第１の電源も同じ境界部分から供給される。従って、この境界部分に１本の電源線を配置すれば、その両側のドライバ回路がこれを共用できるようになる。また、第２の電源についても、第１の電源の電源線が配置される側とは別の境界部分に１本の電源線を配置するだけで、その両側のドライバ回路でこれを共用することができる。
【００１５】
この結果、本発明は、各ドライバ回路間に１本ずつの電源線を配置するだけでそれぞれのドライバ回路に２つの電源を供給することができるようになるので、このドライバ回路をより細かいピッチで形成することができる。また、モノリシックドライバアレイの構成を小型化することができる。
【００１６】
【実施例】
本発明を実施例について以下に説明する。図１及び図２に本発明の一実施例を示す。図１は走査ドライバ回路のレイアウトを示す回路ブロック図、図２は液晶アクティブマトリクス基板の回路ブロック図である。なお、前記図３及び図４に示した従来例と同様の機能を有する構成部材には同じ番号を付記する。
【００１７】
本実施例は、スイッチング素子としてＴＦＴを用いた液晶アクティブマトリクス基板について説明する。
【００１８】
図２に示すように、基板１上には、走査線として機能するゲートバスライン２が多数平行に形成されると共に、これに直交して、外部から入力される表示信号の信号線として機能するソースバスライン３が多数平行に形成されている。これらゲートバスライン２とソースバスライン３とによって囲まれた領域が各絵素となり、ＩＴＯ［Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ］等による絵素電極４が形成されている。絵素電極４は、液晶層を介した対向電極との間でコンデンサを形成し、ここに印加される電界によって液晶を電気光学的性質を制御することができる。
【００１９】
また、ゲートバスライン２とソースバスライン３の各交差部には、それぞれＴＦＴ５が設けられている。ＴＦＴ５は、薄膜技術によって基板１上にＭＯＳ・ＦＥＴ［Ｍｅｔａｌ−Ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（金属−酸化物−半導体トランジスタ）］を形成したものである。ＴＦＴ５のゲート端子はゲートバスライン２に接続されると共に、ソース−ドレイン端子間を介してソースバスライン３と絵素電極４とを接続する。従って、いずれかのゲートバスライン２がアクティブになると、このゲートバスライン２に接続する全てのＴＦＴ５が導通する。このとき、各ソースバスライン３を介して送られて来る表示信号が、アクティブになったゲートバスラインに対応する行の絵素電極４によって形成されるコンデンサに一斉に蓄積されることになる。アクティブとなるゲートバスライン２を前記走査によって順に切り換えながら、ソースバスライン３に順次各行の表示信号を送り込むことによって、液晶のアクティブマトリクス駆動を行うことができる。
【００２０】
上記基板１上の各ゲートバスライン２の端部には、それぞれ走査ドライバ回路６が接続されている。各走査ドライバ回路６は、基板１上にＴＦＴによって形成されたゲートバスライン２のドライバ回路である。各走査ドライバ回路６は、クロック信号線７、８に対して並列に接続されると共に、スタートパルス信号線９に対してカスケードに接続されている。クロック信号線７、８は、外部から２相のクロック信号が入力される基板１上の信号線であり、スタートパルス信号線９は、外部からスタートパルス信号が入力される基板１上の信号線である。この基板１上には、外部から正の電源ＶＤＤと負の電源ＶＳＳとが供給される２本の電源線１０、１１と、これら２本の電源線１０、１１から各走査ドライバ回路６ごとにそれぞれ交互に分岐した分岐電源線１２、１３とが設けられる。走査ドライバ回路６には、この交互に分岐した分岐電源線１２、１３がそれぞれ接続される。
【００２１】
上記走査ドライバ回路６は、図１に示すように、それぞれ相互に逆接続されたインバータ６ａ、６ｂ及びインバータ６ｃ、６ｄからなる２個のフリップフロップ回路と、インバータ６ｅ、６ｆからなるバッファ回路とを備えている。また、これらのフリップフロップ回路には、上記クロック信号線７、８から入力される２相のクロック信号によって制御されるトランスファゲート６ｇ〜６ｊが接続される。
【００２２】
この構成において、一つの走査ドライバ回路６に、スタートパルス信号線９から入力されるスタートパルス信号は、この走査ドライバ回路６の２個のフリップフロップ回路間で順に転送される。スタートパルス信号は、その後、隣接して配置された他の走査ドライバ回路６に向けてカスケード接続されたスタートパルス信号線９に出力され、次の走査ドライバ回路６に送られる。従って、各走査ドライバ回路６のフリップフロップ回路は、シフトレジスタの各段を構成することになり、最初の走査ドライバ回路６に入力されたスタートパルス信号を、２相のクロック信号によって、順にそれ以降の走査ドライバ回路６にシフトして行く。
【００２３】
各走査ドライバ回路のバッファ回路は、各走査ドライバ回路６の２番目のフリップフロップ回路に転送されて来たスタートパルス信号を、波形成形しあるいは所定の駆動電圧に定めるなど、ＴＦＴ５のドライブ能力を高めて、ゲートバスライン２に出力する回路である。この結果、液晶アクティブマトリクス基板に外部からスタートパルス信号と２相のクロック信号とを供給すれば、各走査ドライバ回路６によって多数のゲートバスライン２が順にアクティブとされ、これらのゲートバスライン２を順次的に走査することができる。
【００２４】
また各走査ドライバ回路６は、互いに隣接する走査ドライバ回路６同士の内部回路が線対称形となるようにレイアウトされている。即ち、隣接する走査ドライバ回路６は、両者間の境界線を対称軸として、内部回路のインバータ６ａ〜６ｆ及びトランスファゲート６ｇ〜６ｊが線対称な位置に配置されている。従って、図１に示されるように例えば一つの走査ドライバ回路６のインバータ６ａ〜６ｆが、走査ドライバ回路６の配列方向、すなわち図１の上下方向の一方に隣接する他の走査ドライバ回路６との境界に配置される電源線１０から、正の電源ＶＤＤを供給される場合、この隣接する他の走査ドライバ回路６のインバータ６ａ〜６ｆも、同じ境界の電源線１０から正の電源ＶＤＤを供給される。
【００２５】
負の電源ＶＳＳを供給する電源線１１は、前記一つの走査ドライバ回路６と、前記配列方向の他方側に隣接するさらに他の走査ドライバ回路６との境界に配置され、前記一つの走査ドライバ回路６のインバータ６ａ〜６ｂと、前記さらに他の走査ドライバ回路６のインバータ６ａ〜６ｂとに、共通に負の電源Ｖｓｓを供給する。具体的には、これら走査ドライバ回路６間の各境界に、上記電源線１０から分岐した分岐電源線１２と電源線１１から分岐した分岐電源線１３とが交互に１本ずつ配置される。各分岐電源線１２は、その両側に配置された走査ドライバ回路６の各インバータ６ａ〜６ｆに正の電源ＶＤＤを供給し、各分岐電源線１３は、その両側に配置された走査ドライバ回路６の各インバータ６ａ〜６ｆに負の電源ＶＳＳを供給する。
【００２６】
上記構成により、各走査ドライバ回路６間の境界に、１本ずつ分岐電源線１２と分岐電源線１３とを交互に配置することによって、前記配列方向に沿って隣接する各走査ドライバ回路６のインバータ６ａ〜６ｆに、正の電源ＶＤＤと負の電源ＶＳＳとを供給することができる。このため、本実施例によれば、各走査ドライバ回路６の間に、配線パターンが幅広の分岐電源線１２、１３のいずれか１本ずつを配置すればよく、多数の走査ドライバ回路６をより細かいピッチで形成することができる。また、多数の走査ドライバ回路６からなるドライバアレイを小型化することができる。
【００２７】
なお、各走査ドライバ回路６には、各走査ドライバ回路６に接続されるゲートバスライン２をアクティブにする際に、電源ＶＤＤ、ＶＳＳから大きな電流が供給される。ただし、これらの走査ドライバ回路６は、多数のゲートバスライン２を順に走査するため、接続されたゲートバスライン２をアクティブとするタイミングがそれぞれ異なる。従って、本実施例のように、隣接する２つの走査ドライバ回路６が各１本の分岐電源線１２、１３を共用しても、これらの走査ドライバ回路６に同時に大きな電流を供給する必要はない。従って、この分岐電源線１２、１３の配線パターンを、従来より幅広にする必要がなくなる。
【００２８】
また、本実施例では、互いに隣接する走査ドライバ回路６の内部回路が線対称形となるため、この走査ドライバ回路６のレイアウトパターンが２種類必要となる。しかしながら、コンピュータによるレイアウトパターン設計の支援システムを使用している現在においては、このような線対称形のレイアウトパターンは、極めて容易に設計することができるので、本実施例のアクティブマトリクス基板が設計効率の悪いものになるというおそれも生じない。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明のモノリシックドライバアレイによれば、各ドライバ回路間に１本ずつの電源線を配置するだけで、それぞれのドライバ回路に複数種類の電源を供給することができる。したがって、多数のドライバ回路をより細かいピッチで形成することができる。また、モノリシックドライバアレイを小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の走査ドライバ回路の回路ブロック図である。
【図２】本発明の一実施例の液晶アクティブマトリクス基板の回路ブロック図である。
【図３】従来例の液晶アクティブマトリクス基板の回路ブロック図である。
【図４】従来例の走査ドライバ回路の回路ブロック図である。
【符号の説明】
１  基板
６  走査ドライバ回路
１２  分岐電源線
１３  分岐電源線
【図１】
0003555688.tif 000002
【図２】
0003555688.tif 000003
【図３】
0003555688.tif 000004
【図４】
0003555688.tif 000005