(57)【特許請求の範囲】
【請求項１】
入力電源の立上がりに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする安定化電源回路。
【請求項２】
電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、
過電流時に前記ベース電流を抑制する過電流保護回路と、
前記過電流保護回路に、入力電源の立上がりに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる入力監視回路とを含むことを特徴とする安定化電源回路。
【請求項３】
出力のオフからオンへの切換えに応答して、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする安定化電源回路。
【請求項４】
電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、
過電流時に前記ベース電流を抑制する過電流保護回路と、
外部からのオン／オフ信号に応答し、前記過電流保護回路に、出力のオフからオンへの切換わり時に、負荷側回路のリセット動作期間内で該リセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる過電流保護値切換え手段とを含むことを特徴とする安定化電源回路。
【請求項５】
前記期間は、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定されることを特徴とする請求項１〜４の何れかに記載の安定化電源回路。
【請求項６】
前記期間は、外付けコンデンサの充電時間によって決定されることを特徴とする請求項１〜５の何れかに記載の安定化電源回路。
【請求項７】
電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備えることを特徴とする請求項６記載の安定化電源回路。
【請求項８】
外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備えることを特徴とする請求項６または７記載の安定化電源回路。
【請求項９】
前記過電流保護回路は、
前記出力トランジスタのベース電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、
前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、
前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする請求項２，４〜８の何れかに記載の安定化電源回路。
【請求項１０】
前記出力トランジスタをマルチコレクタ型トランジスタとし、
前記過電流保護回路は、
出力トランジスタの一部のコレクタ電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、
前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、
前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする請求項２，４〜８の何れかに記載の安定化電源回路。
【請求項１１】
安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備えることを特徴とする請求項１〜１０の何れかに記載の安定化電源回路。
【請求項１２】
前記請求項１〜１０の何れかに記載の安定化電源回路を搭載することを特徴とするコンピュータ用サブボード。
【請求項１３】
前記請求項１〜１１の何れかに記載の安定化電源回路を使用することを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、安定化電源回路に関し、またグラフィックボード、サウンドボード等の、その安定化電源回路が搭載されるコンピュータ用サブボードおよびそのコンピュータ用サブボードを備える情報処理装置に関する。
【０００２】
【従来の技術】
昨今、グラフィックボード、サウンドボード等の前記コンピュータ用サブボードに搭載される集積回路は、低電圧化、大電流化が進んでおり、一方、コンピュータ内部の電源は５Ｖおよび１２Ｖの２系統のため、５Ｖから、３．３Ｖ等の低電圧を生成する安定化電源回路が必要とされる。また、前記大電流化とともに、電流波形の急峻化が進んでいるので、安定化電源回路の出力コンデンサの容量が増大している。
【０００３】
図１０は、典型的な従来技術の安定化電源回路１の電気的構成を示すブロック図である。この安定化電源回路１は、大略的に、電源２から負荷３への電源ライン４に直列に出力トランジスタｔｒが介在され、その出力トランジスタｔｒの制御端子を、制御回路５が出力電圧ｖｏに対応して制御することによって、前記電源２からの入力電圧ｖｉｎを所望とする出力電圧ｖｏに安定化させて、前記負荷３へ出力するようにした３端子レギュレータである。前記電源２と出力トランジスタｔｒとの間には、後述する突入電流を抑制するためのチョークコイルｌが介在され、出力側には、負荷３と並列に、平滑用の出力コンデンサｃが外付けされている。
【０００４】
前記制御回路５には、前記出力電圧ｖｏが分圧抵抗ｒ１，ｒ２によって分圧されて得られたフィードバック電圧ｖａが入力され、コンパレータ６が、このフィードバック電圧ｖａと、定電流源ｆおよび基準電圧発生回路７によって作成された基準電圧ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタｑ１を介して前記出力トランジスタｔｒのベースに与えることで、該出力トランジスタｔｒのベース電流を調整し、上述のような定電圧動作が行われる。
【０００５】
前記制御トランジスタｑ１に関連して、過電流保護回路８が設けられている。この過電流保護回路８は、電流検出用抵抗ｒ３および制御トランジスタｑ２を備えて構成されている。前記電流検出用抵抗ｒ３は、前記制御トランジスタｑ１のコレクタ電流、すなわち出力トランジスタｔｒのベース電流を電圧変換する。前記制御トランジスタｑ２は、前記コンパレータ６の出力、すなわち制御トランジスタｑ１のベースと接地との間に介在され、ベースに与えられる前記電流検出用抵抗ｒ３の端子電圧が高くなる程、したがって出力トランジスタｔｒのベース電流が大きくなる程、コンパレータ６からの前記誤差信号をバイパスし、出力トランジスタｔｒのベース電流を抑制する。このようにして、出力トランジスタｔｒの過電流による破壊を防止する過電流保護動作を行う。
【０００６】
【発明が解決しようとする課題】
上述のように構成される安定化電源回路１では、該安定化電源回路１の起動時に出力コンデンサｃが完全に放電しているとすると、該安定化電源回路１の出力側のインピーダンスは極めて低い状態になり、前記出力コンデンサｃに電荷が充電されて高インピーダンス状態になるまでは、前記過電流保護回路７によって設定される過電流保護値まで充電電流が流れる。この充電電流が流れる期間は、前記充電が終了するまでの期間であり、出力コンデンサｃの容量に依存している。
【０００７】
図１１は、上述のように構成される安定化電源回路１の出力オン／オフ特性を示す波形図である。定常時の入力電圧ｖｉｎ＝７Ｖ、出力電圧ｖｏ＝５Ｖ、出力電流ｉｏ＝０．５Ａ、過電流保護値ｉｏｐ＝１．４Ａとしている。たとえば、前記定電流源ｆをオン／オフさせ、基準電圧発生回路７による基準電圧ｖｒｅｆの作成を制御することによって、該安定化電源回路１の出力はオン／オフされる。
【０００８】
その定電流源ｆをオン／オフさせるための出力制御電圧ｖｃが時刻ｔ１で立上がると、出力電圧ｖｏが起動し始め、出力コンデンサｃの充電が完了する時刻ｔ２までの期間は、入力電流ｉｉｎには、過電流保護値ｉｏｐまでの電流が流れていることが理解される。また、入力電圧ｖｉｎに過渡電流応答性が不足しており、前記過電流保護値ｉｏｐまでの電流が流れている期間は、該入力電圧ｖｉｎが低下してしまうことが理解される。
【０００９】
また、図１２は、前記安定化電源回路１の立上がり、すなわち電源２の投入時の特性を示す波形図である。前記のように、定常時の入力電圧ｖｉｎ＝７Ｖ、出力電圧ｖｏ＝５Ｖ、出力電流ｉｏ＝０．５Ａ、過電流保護値ｉｏｐ＝１．４Ａとしている。時刻ｔ１１で入力電圧ｖｉｎが印加されると、出力電圧ｖｏが起動し始め、出力コンデンサｃの充電が完了する時刻ｔ１２までの期間は、前記過電流保護値ｉｏｐまでの電流が流れていることが理解される。
【００１０】
一方、昨今のコンピュータは、プラグ＆プレイなど呼ばれるコンピュータの動作状態で周辺機器の接続、取外しが可能となっており、活線状態で前記サブボードがマザーボードに抜差しされる。したがって、搭載回路が常時オン状態（電源が供給されると動作可能な状態）にあるサブボードが装着されると、安定化電源回路１は上記図１２で示すような立上がり動作を行うことになる。また、前記サブボード用ＬＳＩは、大消費電流化に対して、省エネ化およびバッテリーの長寿命化のために、待機時には電源供給を停止する等、安定化電源回路１の前記図１１で示すような出力オン／オフ機能が使用される。
【００１１】
ところが、前述のとおり、昨今、サブボード用ＬＳＩは低動作電圧化、大消費電流化が進んでおり、これに伴って、該サブボードに搭載される安定化電源回路１には、低出力電圧化、大出力電流化、過渡電流の急峻化が進んでおり、出力コンデンサｃの容量が増大している。したがって、前記立上がり時や出力オン時に出力コンデンサｃに流れる充電電流（突入電流）は比較的大きく、安定化電源回路１の入力電源２に影響を与え、入力電圧ｖｉｎの過渡電流応答性が悪いと、該入力電圧ｖｉｎの電圧低下を招き、機器全体の誤動作につながるという問題がある。
【００１２】
そこで、この突入電流の波形を鈍らせるために、前記チョークコイルｌが挿入されている。また、たとえば特開平６−３１１７３９号公報では、ヒューズ抵抗とバイパスＦＥＴとから成る並列回路を挿入し、電源投入時には前記バイパスＦＥＴを開放し、突入電流を抑制するように構成されている。さらにまた、特開平５−３２７２４４号公報では、回路ユニット装着時に、先ず電流制限用の抵抗を介在した端子が接続されるようにし、続いて直結の端子が接続されるように構成されている。
【００１３】
しかしながら、上記何れの従来技術は、コストアップ要因となる他、損失の増大、安定化電源回路の過渡電流応答性の悪化等を招く結果となっている。
【００１４】
本発明の目的は、簡便な構成で、特性の悪化を招くことのない安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の安定化電源回路は、入力電源の立上がりに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする。
【００１６】
上記の構成によれば、安定化電源回路への入力電源の投入に伴って、集積回路等の負荷側回路はリセット動作を行う。そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００１７】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００１８】
また、本発明の安定化電源回路は、電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、過電流時に前記ベース電流を抑制する過電流保護回路と、前記過電流保護回路に、入力電源の立上がりに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる入力監視回路とを含むことを特徴とする。
【００１９】
上記の構成によれば、入力監視回路は、電源を監視しており、電源の投入に応答して、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００２０】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２１】
さらにまた、本発明の安定化電源回路は、出力のオフからオンへの切換えに応答して、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作し、前記期間が経過すると前記通常の過電流保護値で動作することを特徴とする。
【００２２】
上記の構成によれば、安定化電源回路の出力のオフからオンへの切換えに応答して、集積回路等の負荷側回路はリセット動作を行う。そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００２３】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２４】
また、本発明の安定化電源回路は、電源から負荷への電源ラインに直列に介在された出力トランジスタのベース電流を、制御回路が出力電圧に対応して制御することによって、所望とする電圧に安定化された出力電圧を得るようにした安定化電源回路において、過電流時に前記ベース電流を抑制する過電流保護回路と、外部からのオン／オフ信号に応答し、前記過電流保護回路に、出力のオフからオンへの切換わり時に、負荷側回路のリセット動作期間よりも短い期間だけ通常の過電流保護値よりも低い過電流保護値で動作させ、前記期間が経過すると前記通常の過電流保護値で動作させる過電流保護値切換え手段とを含むことを特徴とする。
【００２５】
上記の構成によれば、過電流保護値切換え手段は、外部からのオン／オフ信号を監視しており、出力をオフからオンに切換えすべきことが入力されると、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００２６】
したがって、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができる。このようにして、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００２７】
さらにまた、本発明の安定化電源回路では、前記期間は、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定されることを特徴とする。
【００２８】
上記の構成によれば、前記出力コンデンサに蓄積すべき所定の電荷量が蓄積されるまでの間は、過電流保護値を確実に低下させておくことができ、前記突入電流の発生を確実に防止することができる。
【００２９】
また、本発明の安定化電源回路では、前記期間は、外付けコンデンサの充電時間によって決定されることを特徴とする。
【００３０】
上記の構成によれば、前記集積回路等のリセット動作期間と、出力コンデンサの静電容量および出力電圧によって決定される出力コンデンサの充電期間とに対応して前記外付けコンデンサの静電容量を選択するだけで、過電流保護値を低下させておく期間を、確実に前記リセット動作期間内で、かつ出力コンデンサへの充電が終了する期間以上の最適な期間に設定することができる。
【００３１】
さらにまた、本発明の安定化電源回路は、電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備えることを特徴とする。
【００３２】
上記の構成によれば、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサに電荷が充電されないままで、外付けコンデンサの電位が高くなってしまった状態で、再び電源が再起劾した場合にも、第１の放電手段によって外付けコンデンサの電荷が放電されるので、このような場合に高い過電流保護値の状態で出力コンデンサを充電してしまうようなことはなく、そのような場合にも過電流保護値を確実に低くすることができる。
【００３３】
また、本発明の安定化電源回路は、外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備えることを特徴とする。
【００３４】
上記の構成によれば、外付けコンデンサの電荷は、前記外部信号によっても放電させることができ、該外部信号を出力している間は、強制的に過電流保護値を低いままで維持させることができる。
【００３５】
さらにまた、本発明の安定化電源回路では、前記過電流保護回路は、前記出力トランジスタのベース電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする。
【００３６】
上記の構成によれば、複数ｎ個の電流検出用抵抗を、少なくともｎ−１個の制御トランジスタによって順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。
【００３７】
また、本発明の安定化電源回路では、前記出力トランジスタをマルチコレクタ型トランジスタとし、前記過電流保護回路は、出力トランジスタの一部のコレクタ電流を検出し、相互に並列に配列される複数ｎ個の電流検出用抵抗と、前記複数の電流検出用抵抗の内、少なくともｎ−１個の電流検出用抵抗とそれぞれ直列に接続される制御トランジスタと、前記制御トランジスタを選択的に切換える切換え手段とを備えて構成されることを特徴とする。
【００３８】
上記の構成によれば、複数ｎ個の電流検出用抵抗を、少なくともｎ−１個の制御トランジスタによって順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。また、出力トランジスタのベース電流から過電流保護を行う構成に対して、コレクタ電流から過電流保護を行うことで、出力トランジスタ部のチップサイズが大きくなる面はあるものの、過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【００３９】
さらにまた、本発明の安定化電源回路は、安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備えることを特徴とする。
【００４０】
上記の構成によれば、ほとんどのコンピュータ用サブボードにおいて必要なリセット機能に対して、安定化電源回路にリセット信号の出力機能を設けることができ、利便性を向上することができる。
【００４１】
また、本発明のコンピュータ用サブボードは、上記の何れかの安定化電源回路を搭載することを特徴とする。
【００４２】
上記の構成によれば、サブボードの搭載集積回路の低電圧化に対応して、コンピュータ内の、たとえば５Ｖや１２Ｖの電源から所望の低電圧を生成し、かつ活線状態での挿抜やマザーボードからのオン／オフ信号に対して、出力コンデンサへの突入電流の抑制を図ることができる。
【００４３】
さらにまた、本発明の情報処理装置は、上記の何れかの安定化電源回路を使用することを特徴とする。
【００４４】
上記の構成によれば、情報処理装置は、前記の各安定化電源回路を搭載したサブボードや、マザーボードを使用するので、前記活線状態でのボードの挿抜や、省電力化のためのオン／オフに対して、出力コンデンサへの突入電流の抑制を図ることができる。
【００４５】
【発明の実施の形態】
本発明の実施の第１の形態について、図１および図２に基づいて説明すれば以下のとおりである。
【００４６】
図１は、本発明の実施の第１の形態の安定化電源回路１１の概略的構成を示すブロック図である。この安定化電源回路１１は、前記サブボードに搭載され、大略的に、電源１２から負荷１３への電源ライン１４に直列に出力トランジスタＴＲ１が介在され、その出力トランジスタＴＲ１の制御端子を、制御回路１５が出力電圧Ｖｏに対応して制御することによって、前記電源１２からの入力電圧Ｖｉｎを所望とする出力電圧Ｖｏに安定化させて、前記負荷１３へ出力するようにした３端子レギュレータである。該安定化電源回路１１の出力側には、負荷１３と並列に、平滑用の出力コンデンサＣ１が外付けされている。
【００４７】
前記制御回路１５には、前記出力電圧Ｖｏが分圧抵抗Ｒ１，Ｒ２によって分圧されて得られたフィードバック電圧Ｖａが入力され、コンパレータ１６が、このフィードバック電圧Ｖａと、定電流源Ｆ１および基準電圧発生回路１７によって作成された基準電圧Ｖｒｅｆとを相互に比較し、両者の差に対応した誤差信号を、制御トランジスタＱ１を介して前記出力トランジスタＴＲ１のベースに与えることで、該出力トランジスタＴＲ１のベース電流を調整し、上述のような定電圧動作が行われる。
【００４８】
前記制御トランジスタＱ１に関連して、過電流保護回路１８が設けられている。この過電流保護回路１８の過電流保護値は、入力監視回路１９の出力に応答して、入力立ち上がり時には比較的低い値とされ、一定時間が過ぎると通常の値となるように制御される。
【００４９】
すなわち、サブボード用ＬＳＩは電源起動時にはリセット期間が必要であり、このリセット期間には該サブボード用ＬＳＩは、大きな消費電流を必要としないことが多く、安定化電源回路１１の出力電流が低くても、出力電流の供給能力不足になることはなく、本発明ではこれを利用する。前記期間リセットは、一般に３０〜１００ｍｓｅｃ程度である。
【００５０】
ここで、たとえば、出力コンデンサＣ１の静電容量を４７μＦ、出力電圧Ｖｏを３．３Ｖとすれば、該出力コンデンサＣ１に蓄積すべき電荷Ｑは、以下のとおりである。
【００５１】
Ｑ＝Ｃ１・Ｖｏ＝４７×１０−６×３．３＝１５５．１×１０−６〔クーロン〕
これに対して、低過電流保護値を０．３Ａとすれば、出力コンデンサＣ１の充電期間△ｔは、
△ｔ＝△Ｑ／Ｉ＝１５５．１×１０−６／  ／０．３＝５１７〔μｓｅｃ〕
となる。
【００５２】
すなわち、リセット期間に対して充電期間は充分に短いので、サブボード用ＬＳＩの動作上はなんら問題はなく、入力電圧Ｖｉｎの過渡電流応答に問題のないレベルで、かつ該リセット期間にサブボード用ＬＳＩに必要な消費電流にまで、前記入力監視回路１９は起動時の過電流保護回路１８の過電流保護値を低下させる。
【００５３】
図２は、前記過電流保護回路１８および入力監視回路１９の具体的構成を示すブロック図である。過電流保護回路１８は、電流検出用抵抗Ｒ３，Ｒ４と、制御トランジスタＱ２，Ｑ３とを備えて構成されている。前記電流検出用抵抗Ｒ３，Ｒ４は、前記制御トランジスタＱ１のエミッタ電流、すなわち出力トランジスタＴＲ１のベース電流を電圧変換する。前記制御トランジスタＱ２は、前記コンパレータ１６の出力、すなわち制御トランジスタＱ１のベースと接地との間に介在され、ベースに与えられる前記電流検出用抵抗Ｒ３またはＲ３，Ｒ４の端子電圧が高くなる程、したがって出力トランジスタＴＲ１のベース電流が大きくなる程、コンパレータ１６からの前記誤差信号をバイパスし、出力トランジスタＴＲ１のベース電流を抑制する。このようにして、出力トランジスタＴＲ１の過電流による破壊を防止する過電流保護動作を行う。
【００５４】
前記制御トランジスタＱ３は、相互に並列に配列される電流検出用抵抗Ｒ３，Ｒ４の内、何れか一方（図２の例ではＲ４）と直列に介在され、前記入力監視回路１９による入力電圧の検出結果が、予め定める閾値未満の電源立上がり時には遮断され、これによって前記電流検出用抵抗の抵抗値が上昇し、前記過電流保護値は比較的低くなり、前記閾値以上となると導通され、これによって前記電流検出用抵抗の抵抗値が低下し、過電流保護値は比較的高い通常値となる。
【００５５】
一方、入力監視回路１９は、定電流源Ｆ２と、コンパレータ２０と、外付けコンデンサＣ２とを備えて構成されている。定電流源Ｆ２は、電源１２から外付け端子Ｔ０を介して、外付けコンデンサＣ２へ定電流を供給する。外付けコンデンサＣ２の端子電圧はコンパレータ２０の反転入力端に与えられ、該コンパレータ２０は、前記端子電圧と、非反転入力端に与えられる前記定電流源Ｆ１および基準電圧発生回路１７によって作成された基準電圧Ｖｒｅｆとを相互に比較し、端子電圧が、基準電圧Ｖｒｅｆ以上となると前記制御トランジスタＱ３のベースにハイレベルを出力して該制御トランジスタＱ３を導通させ、基準電圧Ｖｒｅｆ未満であると前記制御トランジスタＱ３のベースにローレベルを出力して該制御トランジスタＱ３を遮断させる。
【００５６】
こうして、電源１２の投入時には、前記定電流源Ｆ２の電流値、外付けコンデンサＣ２の静電容量および基準電圧Ｖｒｅｆによって決定される前記一定時間だけ過電流保護値は比較的低くなり、前記一定時間が経過すると通常値となる。このようにして、前記サブボード用ＬＳＩがリセット動作を終了した時点では通常通りの電源供給を行うことができ、電源ライン１４に損失や過渡電流応答性の悪化等、特性の悪化を招くような素子を介在することなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００５７】
また、前記集積回路等のリセット動作期間と、出力コンデンサＣ１の静電容量および出力電圧Ｖｏによって決定される出力コンデンサＣ１の充電期間とに対応して、前記外付けコンデンサＣ２の静電容量を選択するだけで、前記一定時間を最適に設定することができる。
【００５８】
なお、前記過電流保護回路１８では、電流検出用抵抗は２つであったけれども、３つ以上のｎ個が並列に設けられていてもよく、その場合には制御トランジスタは少なくともｎ−１個設けられ、入力監視回路１９は、ｎ−１個の基準電圧で比較を行い、各制御トランジスタを順次または適宜組合わせて導通する。こうして、徐々に抵抗値が低下してゆくように構成してもよい。
【００５９】
本発明の実施の第２の形態について、図３に基づいて説明すれば以下のとおりである。
【００６０】
図３は、本発明の実施の第２の形態の安定化電源回路３１の電気的構成を示すブロック図である。この安定化電源回路３１は、上述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この安定化電源回路３１では、マルチコレクタ型の出力トランジスタＴＲ２を用い、過電流保護回路３８内の電流検出抵抗Ｒ３は、該出力トランジスタＴＲ２のコレクタ電流を検出する。電流検出抵抗Ｒ３は、Ｒ３ａとＲ３ｂとに分割されており、電流検出抵抗Ｒ３ｂと並列に、前記電流検出用抵抗Ｒ４および制御トランジスタＱ３の直列回路が接続されている。
【００６１】
したがって、前記安定化電源回路１１はベース電流から過電流保護を行っていたのに対して、この安定化電源回路３１はコレクタ電流から過電流保護を行うので、出力トランジスタ部のチップサイズが大きくなる面はあるものの、熱による電流増幅率の影響等を小さくして過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【００６２】
本発明の実施の第３の形態について、図４に基づいて説明すれば以下のとおりである。
【００６３】
図４は、本発明の実施の第３の形態の安定化電源回路４１の電気的構成を示すブロック図である。この安定化電源回路４１は、前述の安定化電源回路１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この安定化電源回路４１では、入力監視回路４９は、前記定電流源Ｆ２と、外付けコンデンサＣ２と、コンパレータ２０とを備えるとともに、入力分圧抵抗Ｒ５，Ｒ６およびダイオードＤを備えて構成されている。
【００６４】
ダイオードＤのアノードは前記外付けコンデンサＣ２に接続され、カソードは入力分圧抵抗Ｒ５，Ｒ６の接続点に接続される。したがって、入力電圧がオフして入力側が低レベルとなると、外付けコンデンサＣ２の電荷はダイオードＤを介して放電される。これによって、前記各安定化電源回路１１，３１では、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサＣ１に電荷が充電されないままで、外付けコンデンサＣ２の電位が高くなってしまった状態で、再び電源が再起劾した場合、高い過電流保護値の状態で出力コンデンサＣ１を充電してしまうことになる場合があるのに対して、この安定化電源回路４１では、入力電圧がオフした場合には即座に外付けコンデンサＣ２の電荷を放電するので、そのような場合にも過電流保護値を確実に低くすることができる。
【００６５】
本発明の実施の第４の形態について、図５に基づいて説明すれば以下のとおりである。
【００６６】
図５は、本発明の実施の第４の形態の安定化電源回路５１の電気的構成を示すブロック図である。この安定化電源回路５１は、前述の安定化電源回路４１に類似している。この安定化電源回路５１では、制御回路５５における前記定電流源Ｆ１および入力監視回路５９における前記定電流源Ｆ２と、前記電源ライン１４との間には、それぞれ制御トランジスタＱ４，Ｑ５が介在されており、それらの制御トランジスタＱ４，Ｑ５のベースには、マザーボードに搭載される電源制御ＩＣなどから外部入力端子Ｔ１に入力されるオン／オフ信号が与えられる。
【００６７】
オン信号時には外部入力端子Ｔ１はハイレベルとなり、前記定電流源Ｆ１，Ｆ２には電源供給され、オフ信号時には外部入力端子Ｔ１はローレベルとなり、前記定電流源Ｆ１，Ｆ２への電源供給が遮断される。
【００６８】
こうして、前記各安定化電源回路１１，３１，４１が電源１２の投入時に過電流保護値を低下しており、出力オン／オフ機能による出力オフからオンへの切換わり時に通常の過電流保護値で動作してしまう可能性があるのに対して、この安定化電源回路５１では、さらに外部からのオン／オフ信号の前記オフからオンへの切換わり時にも、確実に過電流保護値を低下することができる。
【００６９】
本発明の実施の第５の形態について、図６に基づいて説明すれば以下のとおりである。
【００７０】
図６は、本発明の実施の第５の形態の安定化電源回路６１の電気的構成を示すブロック図である。この安定化電源回路６１は、前述の安定化電源回路５１に類似している。この安定化電源回路６１では、電源入力電圧Ｖｉｎが低下した際に、マイコン等をリセットするためのリセット信号発生回路６２を備えている。
【００７１】
前記リセット信号発生回路６２は、分圧抵抗Ｒ７，Ｒ８と、コンパレータ６３と、出力トランジスタＱ６とを備えて構成されている。コンパレータ６３は、非反転入力端に与えられる前記分圧抵抗Ｒ７，Ｒ８による入力分圧電圧と、反転入力端に与えられる前記基準電圧Ｖｒｅｆとを相互に比較し、入力分圧電圧が基準電圧Ｖｒｅｆ以上となると前記出力トランジスタＱ６のベースにローレベルを出力して該制御トランジスタＱ６を遮断させ、基準電圧Ｖｒｅｆ未満であると前記制御トランジスタＱ６のベースにハイレベルを出力して該制御トランジスタＱ６を導通させる。制御トランジスタＱ６のエミッタは接地されており、コレクタからは外部出力端子Ｔ２に、オープンまたは接地レベルのリセット信号Ｖｒを出力することができる。
【００７２】
このように構成することによって、ほとんどのサブボードにおいて必要なリセット機能に対して、安定化電源回路６１に入力電圧Ｖｉｎの低下に応答したリセット信号Ｖｒの出力機能を設けることができ、利便性を向上することができる。
【００７３】
本発明の実施の第６の形態について、図７に基づいて説明すれば以下のとおりである。
【００７４】
図７は、本発明の実施の第６の形態の安定化電源回路７１の電気的構成を示すブロック図である。この安定化電源回路７１は、前述の安定化電源回路６１に類似している。この安定化電源回路７１では、前記リセット信号発生回路６２は出力側に設けられており、出力電圧Ｖｏが低下した際に、前記リセット信号Ｖｒを出力する。
【００７５】
このように構成することによって、該安定化電源回路７１の出力電圧低下に応答したリセット信号出力機能を設けることができ、利便性を向上することができる。なお、前記安定化電源回路６１で示すような、入力電圧Ｖｉｎの低下を検知する構成と併用されてもよいことは言うまでもない。
【００７６】
本発明の実施の第７の形態について、図８に基づいて説明すれば以下のとおりである。
【００７７】
図８は、本発明の実施の第７の形態の安定化電源回路８１の電気的構成を示すブロック図である。この安定化電源回路８１は、前述の安定化電源回路７１に類似している。この安定化電源回路８１では、入力監視回路８９において、外付けコンデンサＣ２と並列に制御トランジスタＱ７が介在されており、その制御トランジスタＱ７のベースには、外部入力端子Ｔ３に入力される外部信号が与えられる。
【００７８】
前記外部信号がハイレベルとなると外付けコンデンサＣ２の端子間が短絡されてコンパレータ２０の反転入力端がローレベルとなる。したがって、該外部信号をハイレベルとしている間は、強制的に過電流保護値を低いままで維持させることができる。
【００７９】
なお、上述の各安定化電源回路４１，５１，６１，７１，８１も、前述の安定化電源回路３１のように、出力トランジスタをマルチコレクタ型のトランジスタとしてもよい。
【００８０】
図９は、上述の各安定化電源回路１１，３１，４１，５１，６１，７１，８１の何れかを搭載するコンピュータ用サブボード９１を使用する情報処理装置９０の電気的構成を示すブロック図である。この情報処理装置９０は、いわゆるパーソナルコンピュータとして実現されており、前記サブボード９１は、マザーボード９２に装着される。情報処理装置９０内には、電源９３から、５Ｖの電源ライン９４および１２Ｖの電源ライン９５が引回されており、前記マザーボード９２とともに、ハードディスク装置９６やＣＤ−ＲＯＭ装置９７にも電力供給が行われる。
【００８１】
前記サブボード９１は、前記グラフィックボードやサウンドボード等であり、その搭載集積回路は、大電流で、低電圧、たとえば３．３Ｖである。したがって、このサブボード９１に搭載される安定化電源回路は、前記５Ｖまたは１２Ｖから３．３Ｖを生成し、前記活線状態での挿抜やマザーボード９２からのオン／オフ信号に応答して、前述のような出力コンデンサＣ１への突入電流の抑制を図る。
【００８２】
前記各安定化電源回路１１，３１，４１，５１，６１，７１，８１は、ＣＰＵやその周辺回路の低電圧化に対応して、前記サブボード９１だけでなく、参照符９８で示すように、マザーボード９２に搭載されてもよいことは言うまでもない。
【００８３】
【発明の効果】
本発明の安定化電源回路は、以上のように、入力電源の投入に伴って、集積回路等の負荷側回路はリセット動作を行うので、そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００８４】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８５】
また、本発明の安定化電源回路は、以上のように、入力監視回路が、電源を監視しており、電源の投入に応答して、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００８６】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８７】
さらにまた、本発明の安定化電源回路は、以上のように、出力のオフからオンへの切換えに伴って、集積回路等の負荷側回路はリセット動作を行うので、そのリセット動作期間は、該負荷側回路の消費電流が比較的小さいことを利用して、該リセット動作期間内で、安定化電源回路は、先ず通常の過電流保護値よりも低い過電流保護値で動作し、その後通常の過電流保護値に復帰する。
【００８８】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００８９】
また、本発明の安定化電源回路は、以上のように、過電流保護値切換え手段が、外部からのオン／オフ信号を監視しており、出力をオフからオンに切換えすべきことが入力されると、過電流保護回路に、負荷側回路がリセット動作を行っている期間内で、先ず通常の過電流保護値よりも低い過電流保護値で動作させ、その後通常の過電流保護値での動作に復帰させる。
【００９０】
それゆえ、負荷側回路への供給不足を招くことなく、前記期間は平滑用の出力コンデンサへの突入電流を抑制することができ、損失や過渡電流応答性の悪化等、特性の悪化を招くことなく、かつ簡便で低コストな構成の安定化電源回路を実現することができる。
【００９１】
さらにまた、本発明の安定化電源回路は、以上のように、前記期間を、出力コンデンサの静電容量および出力電圧によって決定される該出力コンデンサに蓄積すべき電荷量と、前記通常の過電流保護値よりも低い過電流保護値とに基づいて決定される出力コンデンサの充電期間よりも長くなるように設定する。
【００９２】
それゆえ、前記出力コンデンサに蓄積すべき所定の電荷量が蓄積されるまでの間は、過電流保護値を確実に低下させておくことができ、前記突入電流の発生を確実に防止することができる。
【００９３】
また、本発明の安定化電源回路は、以上のように、前記期間を、外付けコンデンサの充電時間によって決定する。
【００９４】
それゆえ、前記集積回路等のリセット動作期間と、出力コンデンサの静電容量および出力電圧によって決定される出力コンデンサの充電期間とに対応して前記外付けコンデンサの静電容量を選択するだけで、過電流保護値を低下させておく期間を、確実に前記リセット動作期間内で、かつ出力コンデンサへの充電が終了する期間以上の最適な期間に設定することができる。
【００９５】
さらにまた、本発明の安定化電源回路は、以上のように、電源投入時に前記外付けコンデンサの電荷を放電させる第１の放電手段をさらに備える。
【００９６】
それゆえ、入力立上がり動作後、すぐに入力電圧がオフし、出力コンデンサに電荷が充電されないままで、外付けコンデンサの電位が高くなってしまった状態で、再び電源が再起劾した場合にも、前記第１の放電手段によって外付けコンデンサの電荷が放電されるので、このような場合に高い過電流保護値の状態で出力コンデンサを充電してしまうようなことはなく、そのような場合にも過電流保護値を確実に低くすることができる。
【００９７】
また、本発明の安定化電源回路は、以上のように、外部信号に応答して前記外付けコンデンサの電荷を放電させる第２の放電手段をさらに備える。
【００９８】
それゆえ、外部信号が出力されている間は、強制的に過電流保護値を低いままで維持させることができる。
【００９９】
さらにまた、本発明の安定化電源回路は、以上のように、前記過電流保護回路を、出力トランジスタのベース電流を検出するための複数ｎ個の電流検出用抵抗と、少なくともｎ−１個の制御トランジスタとによって構成する。
【０１００】
それゆえ、前記電流検出用抵抗を順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。
【０１０１】
また、本発明の安定化電源回路は、以上のように、出力トランジスタをマルチコレクタ型トランジスタとし、前記過電流保護回路を、出力トランジスタのベース電流を検出するための複数ｎ個の電流検出用抵抗と、少なくともｎ−１個の制御トランジスタとによって構成する。
【０１０２】
それゆえ、前記電流検出用抵抗を順次または適宜組合わせて使用することによって、徐々に抵抗値が低下してゆくように構成することができる。また、出力トランジスタのベース電流から過電流保護を行う構成に対して、コレクタ電流から過電流保護を行うことで、出力トランジスタ部のチップサイズが大きくなる面はあるものの、過電流保護値の精度を向上することができ、過電流保護の精度が必要な場合に好適に使用することができる。
【０１０３】
さらにまた、本発明の安定化電源回路は、以上のように、安定化電源回路の入力電圧または出力電圧の少なくとも何れかが低下した際に、リセット信号を出力するリセット信号発生回路をさらに備える。
【０１０４】
それゆえ、ほとんどのコンピュータ用サブボードにおいて必要なリセット機能に対して、安定化電源回路にリセット信号の出力機能を設けることができ、利便性を向上することができる。
【０１０５】
また、本発明のコンピュータ用サブボードは、以上のように、上記の何れかの安定化電源回路を搭載する。
【０１０６】
それゆえ、サブボードの搭載集積回路の低電圧化に対応して、コンピュータ内の、たとえば５Ｖや１２Ｖの電源から所望の低電圧を生成し、かつ活線状態での挿抜やマザーボードからのオン／オフ信号に対して、出力コンデンサへの突入電流の抑制を図ることができる。
【０１０７】
さらにまた、本発明の情報処理装置は、以上のように、上記の何れかの安定化電源回路を使用する。
【０１０８】
それゆえ、前記の各安定化電源回路を搭載したサブボードや、マザーボードを使用するので、前記活線状態でのボードの挿抜や、省電力化のためのオン／オフに対して、出力コンデンサへの突入電流の抑制を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の安定化電源回路の概略的構成を示すブロック図である。
【図２】図１で示す安定化電源回路における過電流保護回路および入力監視回路の具体的構成を示すブロック図である。
【図３】本発明の実施の第２の形態の安定化電源回路の電気的構成を示すブロック図である。
【図４】本発明の実施の第３の形態の安定化電源回路の電気的構成を示すブロック図である。
【図５】本発明の実施の第４の形態の安定化電源回路の電気的構成を示すブロック図である。
【図６】本発明の実施の第５の形態の安定化電源回路の電気的構成を示すブロック図である。
【図７】本発明の実施の第６の形態の安定化電源回路の電気的構成を示すブロック図である。
【図８】本発明の実施の第７の形態の安定化電源回路の電気的構成を示すブロック図である。
【図９】上述の各安定化電源回路の何れかを搭載するコンピュータ用サブボードを使用する情報処理装置の電気的構成を示すブロック図である。
【図１０】典型的な従来技術の安定化電源回路の電気的構成を示すブロック図である。
【図１１】図１０で示す安定化電源回路の出力オン／オフ特性を示す波形図である。
【図１２】図１０で示す安定化電源回路の立上がり、すなわち電源の投入時の特性を示す波形図である。
【符号の説明】
１１，３１，４１，５１，６１，７１，８１      安定化電源回路
１２      電源
１３      負荷
１４      電源ライン
１５，５５      制御回路
１６，２０，６３      コンパレータ
１７      基準電圧発生回路
１８      過電流保護回路
１９，４９，５９，８９      入力監視回路
６２      リセット信号発生回路
９０      情報処理装置
９１      サブボード
９２      マザーボード
９３      電源
９４，９５      電源ライン
９６      ハードディスク装置
９７      ＣＤ−ＲＯＭ装置
Ｃ１      出力コンデンサ
Ｃ２      外付けコンデンサ
Ｄ      ダイオード
Ｆ１，Ｆ２      定電流源
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ７    制御トランジスタ
Ｑ６      出力トランジスタ
Ｒ１，Ｒ２，Ｒ７，Ｒ８    分圧抵抗
Ｒ３；Ｒ３ａ，Ｒ３ｂ；Ｒ４    電流検出用抵抗
Ｒ５，Ｒ６    入力分圧抵抗
Ｔ０      外付け端子
Ｔ１，Ｔ３      外部入力端子
Ｔ２      外部出力端子
ＴＲ１，ＴＲ２    出力トランジスタ
【図１】
0003560871.tif 000002
【図２】
0003560871.tif 000003
【図３】
0003560871.tif 000004
【図４】
0003560871.tif 000005
【図５】
0003560871.tif 000006
【図６】
0003560871.tif 000007
【図７】
0003560871.tif 000008
【図８】
0003560871.tif 000009
【図９】
0003560871.tif 000010
【図１０】
0003560871.tif 000011
【図１１】
0003560871.tif 000012
【図１２】
0003560871.tif 000013