(57)【特許請求の範囲】
【請求項１】
直方体形状のチップ状サーミスタ素体と、該サーミスタ素体の下面の相対向する２つの端縁に沿って設けられた一対の端子電極と、該サーミスタ素体の該端子電極形成部を除く下面と上面とを被覆するように設けられた絶縁層とを備えてなるチップ型サーミスタであって、該端子電極は、該絶縁層から突出するバンプ構造の端子電極であるチップ型サーミスタを製造する方法において、
薄板状サーミスタ素体の一方の面に所定のパターンで帯状の導電層を形成する工程と、
次に、該薄板状サーミスタ素体の該導電層形成面に、前記端子電極形成部に相当する部分に孔部があるようなパターンで絶縁層を形成する工程と、
次に、該絶縁層の該孔部にめっき層を被層形成する工程と、
その後、該めっき層形成部に開孔を有するパターンマスク及びスキージを用いた印刷法で該開孔にはんだを付着させた後、マスクを取り外すことにより、はんだ部分が突出したバンプ構造の端子電極部を形成する工程と、
その後、前記薄板状サーミスタ素体を所定のチップ状となるように切断する工程と、
を有することを特徴とするチップ型サーミスタの製造方法。
【請求項２】
直方体形状のチップ状サーミスタ素体と、該サーミスタ素体の上面に設けられた抵抗値調整用の電極層と、該サーミスタ素体の下面の相対向する２つの端縁に沿って設けられた一対の端子電極と、該サーミスタ素体の該端子電極形成部を除く下面と前記抵抗値調整用の電極層とを被覆するように設けられた絶縁層とを備えてなるチップ型サーミスタであって、該端子電極は、該絶縁層から突出するバンプ構造の端子電極であるチップ型サーミスタを製造する方法において、
薄板状サーミスタ素体の一方の面に所定のパターンで帯状の導電層を形成すると共に、他方の面の全面に導電層を形成する工程と、
次に、該薄板状サーミスタ素体の一方の面の導電層形成面に、前記端子電極形成部に相当する部分に孔部があるようなパターンで絶縁層を形成すると共に、他方の面の導電層形成面の全面に絶縁層を形成する工程と、
次に、該一方の面の絶縁層の該孔部にめっき層を被層形成する工程と、
その後、該めっき層形成部に開孔を有するパターンマスク及びスキージを用いた印刷法で該開孔にはんだを付着させた後、マスクを取り外すことにより、はんだ部分が突出したバンプ構造の端子電極部を形成する工程と、
その後、前記薄板状サーミスタ素体を所定のチップ状となるように切断する工程と、
を有することを特徴とするチップ型サーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板等に表面実装されるチップ型サーミスタの製造方法に係り、詳しくは電子機器の温度補償用サーミスタや表面温度測定用センサに適し、温度上昇に伴って抵抗値が減少するチップ型サーミスタであって、バンプ実装可能なチップ型サーミスタの製造方法に関する。
【０００２】
【従来の技術】
従来、この種のチップ型サーミスタ２０は、図６（ａ）に示す如く、直方体形状のサーミスタ素体２１の両端部に端子電極２２，２３を有し、その実装に当っては、いわゆるフィレット実装と呼ばれる表面実装、即ち、図６（ｂ）に示す如く基板２４のプリント回路２５にはんだフィレット２６で導通固着する方法が採用されている。
【０００３】
【発明が解決しようとする課題】
図６に示すようなフィレット実装による従来のチップ型サーミスタでは、
▲１▼  回路にはんだを用いて実装するため、実装の際の作業数が多い。
▲２▼  実装に要する面積がサーミスタ素体の面積よりも大きく（即ち、図６（ｂ）において、サーミスタ素体の長さＬに対して実装長さＡが長い）、電子機器の小型に不向きである。
といった不具合がある。特に、実装面積が大きいことは、浮遊容量による高周波特性の低下、実装の際のツームストーン現象（マンハッタン現象）の要因となり、この点からも好ましくない。
【０００４】
なお、最近になって、電子機器の小型化、薄型化に伴い、電子部品の実装方法として、実装面積の狭小化という観点から、いわゆるバンプ実装（フィレットレス実装）と称される実装法が用いられてきているが、従来においては、バンプ実装対応可能な構造を有するチップ型サーミスタは提供されていない。
【０００５】
本発明は、上記従来の実情に鑑みてなされたものであって、バンプ実装対応可能なチップ型サーミスタの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１のチップ型サーミスタの製造方法は、直方体形状のチップ状サーミスタ素体と、該サーミスタ素体の下面の相対向する２つの端縁に沿って設けられた一対の端子電極と、該サーミスタ素体の該端子電極形成部を除く下面と上面とを被覆するように設けられた絶縁層とを備えてなるチップ型サーミスタであって、該端子電極は、該絶縁層から突出するバンプ構造の端子電極であるチップ型サーミスタを製造する方法において、薄板状サーミスタ素体の一方の面に所定のパターンで帯状の導電層を形成する工程と、次に、該薄板状サーミスタ素体の該導電層形成面に、前記端子電極形成部に相当する部分に孔部があるようなパターンで絶縁層を形成する工程と、次に、該絶縁層の該孔部にめっき層を被層形成する工程と、その後、該めっき層形成部に開孔を有するパターンマスク及びスキージを用いた印刷法で該開孔にはんだを付着させた後、マスクを取り外すことにより、はんだ部分が突出したバンプ構造の端子電極部を形成する工程と、その後、前記薄板状サーミスタ素体を所定のチップ状となるように切断する工程と、を有することを特徴とする。
【０００７】
請求項２のチップ型サーミスタの製造方法は、直方体形状のチップ状サーミスタ素体と、該サーミスタ素体の上面に設けられた抵抗値調整用の電極層と、該サーミスタ素体の下面の相対向する２つの端縁に沿って設けられた一対の端子電極と、該サーミスタ素体の該端子電極形成部を除く下面と前記抵抗値調整用の電極層とを被覆するように設けられた絶縁層とを備えてなるチップ型サーミスタであって、該端子電極は、該絶縁層から突出するバンプ構造の端子電極であるチップ型サーミスタを製造する方法において、薄板状サーミスタ素体の一方の面に所定のパターンで帯状の導電層を形成すると共に、他方の面の全面に導電層を形成する工程と、次に、該薄板状サーミスタ素体の一方の面の導電層形成面に、前記端子電極形成部に相当する部分に孔部があるようなパターンで絶縁層を形成すると共に、他方の面の導電層形成面の全面に絶縁層を形成する工程と、次に、該一方の面の絶縁層の該孔部にめっき層を被層形成する工程と、その後、該めっき層形成部に開孔を有するパターンマスク及びスキージを用いた印刷法で該開孔にはんだを付着させた後、マスクを取り外すことにより、はんだ部分が突出したバンプ構造の端子電極部を形成する工程と、その後、前記薄板状サーミスタ素体を所定のチップ状となるように切断する工程と、を有することを特徴とする。
【０００８】
本発明の方法により製造されるチップ型サーミスタでは、バンプ構造の端子電極が、サーミスタ素体の下面に突出して設けられているため、バンプ実装法での実装が可能である。
【０００９】
本発明に係るチップ型サーミスタでは、サーミスタ素体と絶縁層との間に抵抗値調整用の電極層を設けた構造とするのが好ましい。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１１】
図１は実施の形態に係るチップ型サーミスタの製造方法により製造されたチップ型サーミスタの断面図である。
【００１２】
このチップ型サーミスタ１は、直方体形状のチップ状サーミスタ素体１を有し、その上面には一様に抵抗値調整用の電極層３が設けられ、この電極層３の表面は絶縁層４で覆われている。
【００１３】
一方、サーミスタ素体２の下面には、相対向する側縁に沿って抵抗値調整と端子電極としての機能を兼ねる電極層（金属電極層５Ａとめっき電極層（Ｎｉめっき層とはんだめっき層）５Ｂ）５とはんだバンプよりなる端子電極部６が設けられ、この端子電極部６以外のサーミスタ素体２の下面は絶縁層７で覆われ、端子電極部６は絶縁層７から突出するバンプ構造となっている。
【００１４】
このようなチップ型サーミスタ１であれば、図５に示す如く、基板２４のプリント回路２５上にバンプ構造の端子電極部６が位置するように載置して、端子電極部６のはんだ２６を加熱して回路２５と導通固着することにより容易にバンプ実装することができ、その実装面積の狭小化を図れる。即ち、図５において、実装に要する長さはサーミスタ素体１の長さＬと同等であり、基板２５との接続に要する長さＢはサーミスタ素体１の長さＬよりも短くて足りる。
【００１５】
次に、このようなチップ型サーミスタを製造する本発明のチップ型サーミスタの製造方法の一例を図２〜４を参照して説明する。
【００１６】
まず、サーミスタ組成の焼結体薄板（薄板状サーミスタ素体）１０を用意し、その一方の面（実装時下面側となる面）に所定のパターンで帯状の導電層１２を形成し、他方の面（実装時上面側となる面）の全面に導電層１１を形成する（図２）。この導電層１１は、図１における抵抗値調整用の電極層３となり、導電層１２は電極層５の金属電極層５Ａとなる。
【００１７】
次に、薄板状サーミスタ素体１０の導電層１１形成面の全面に絶縁層１３を形成すると共に、導電層１２形成面に所定のパターンで絶縁層１４を形成する（図３）。絶縁層１４は、端子電極形成部に相当する部分が絶縁層の非形成部（孔部１４Ａ）となるようなパターンで形成される。この絶縁層１４は図１における絶縁層７となり、絶縁層１３は絶縁層４となる。
【００１８】
次に、絶縁層１４の孔部１４ＡにＮｉめっき層及びはんだ（Ｓｎ−Ｐｂ）めっき層を被層形成する（図４の１５）。このめっき層１５は、図１のめっき電極層５Ｂとなる。
【００１９】
その後、めっき層１５形成部に開孔を有するパターンマスク１６及びスキージ１７を用いた印刷法ではんだ１８を付着させた後、マスク１６を取り外す。これにより、はんだ１８部分が突出したバンプ構造の端子電極部６が形成される。
【００２０】
このパターンマスクとしては、厚さ０．１〜０．５ｍｍ程度のものを用いるのが好ましい。
【００２１】
その後、このようにして導電層１１，１２、絶縁層１３，１４等を形成した薄板状サーミスタ素体１０を所定の位置（図３，４の一点鎖点の位置）で切断してチップ型サーミスタを得る。
【００２２】
なお、サーミスタ材料としてはＭｎ−Ｃｏ−Ｃｕ系、Ｍｎ−Ｃｏ−Ｆｅ系のものなどを用いることができる。
【００２３】
導電体層１１，１２は、例えば導電性電極ペーストをスクリーン印刷等により印刷し、乾燥後焼き付けすることにより形成される。
【００２４】
絶縁体１３，１４は、ガラスペーストをスクリーン印刷等により印刷し、乾燥後焼き付けることにより形成される。なお、絶縁体層は、一液性エポキシ配合樹脂等の絶縁性樹脂材料を塗付することによっても形成できる。この絶縁性樹脂材料を用いて絶縁体層を形成した場合、導電層１１，１２は導電性樹脂材料を用いて形成しても良い。
【００２５】
このようにサーミスタ焼結体を用いて加工するプロセスによれば、特性の高精度化、形状の小型化への対応が容易であり、また、薄板形状素体の段階で、電極層、絶縁層、めっき層等を形成し、最後にチップ状に切断するプロセスであるため、１００５サイズ及び０６０３サイズ等の超小型形状への対応も容易であり、大量生産にも好適である。
【００２６】
なお、図２〜４に示す方法は本発明のチップ型サーミスタの製造方法の一例であって、何ら本発明を限定するものではない。
【００２７】
本発明において、バンプ構造の端子電極の突出高さ（図１のＨ）は、チップ型サーミスタの大きさや使用目的等によっても異なるが、通常の場合、１００〜４００μｍ程度とするのが好ましい。なお、上記のパターンマスクを用いる印刷法では厚さが不足する場合には、印刷を繰り返し行えば良い。
【００２８】
【実施例】
以下、本発明の実施例について説明する。
【００２９】
次の方法で１００５タイプのチップ型サーミスタを製造した。
【００３０】
（１）  ３０×５０×０．４ｍｍの寸法の薄板状サーミスタ素体（焼結体）１０を用意し、その薄板状サーミスタ素体１０の両面に市販の導電性電極ペースト（Ａｇ）を塗着して１５０℃で１５分乾燥後、８５０℃で１５分焼成して厚さ４μｍの導電層１１と厚さ４μｍの導電層１２を形成した（図２）。導電層１１は薄板状サーミスタ素体１０の全面に形成し、導電層１２は所定のパターンでスクリーン印刷法により印刷して形成した。導電層１２同士の間隔は０．２ｍｍとした。
【００３１】
（２）  次に、市販の絶縁性ガラスペーストを塗着して１５０℃で１５分乾燥後、８５０℃で１５分焼成して厚さ１５μｍの絶縁層１３と厚さ１５μｍの絶縁層１４を形成した（図３）。絶縁層１３は導電層１１上の全面に形成し、絶縁層１４は所定のパターンでスクリーン印刷法により印刷して形成した。
【００３２】
（３）  次に、絶縁層１４の孔部１４Ａに電解めっき法により、Ｎｉめっき層及びはんだめっき（Ｓｎ−Ｐｂ）層を形成した（Ｎｉめっき層：１〜３μｍ、はんだめっき層：１〜５μｍ）（図３，図４）。
【００３３】
（４）  次に、図４に示すメタルマスク（厚さ０．２ｍｍ）を用いた印刷法により、はんだ（Ｓｎ−Ｐｂ）１８を印刷し２２０℃で１０秒加熱してはんだボールを形成した。
【００３４】
なお、ボールはんだは、めっきを形成した電極パッド部では、濡れるので接合するが、その周囲にはガラスが形成されているので表面張力によって球状となることにより形成される。
【００３５】
（５）  その後、薄板状サーミスタ素体を、ダイシングマシーンを用いて、所定のチップ状となるように切断した。
【００３６】
これにより、１．００ｍｍ×０．５ｍｍの大きさのチップ型サーミスタが得られた。このチップ型サーミスタは、バンプ構造の端子電極が約１５０μｍ突出しており、プリント回路基板に容易にバンプ実装することができた。
【００３７】
【発明の効果】
以上詳述した通り、本発明によれば、バンプ実装が可能であるため、実装面積の狭小化が可能となり、サーミスタを用いる温度補償型発振器（ＴＣＸＯ）や液晶等の電子機器の小型化が実現できる上に、
▲１▼  端子電極が底面部のみに形成されている構造のため、従来構造の素子の場合より、熱衝撃性能等の信頼性の向上が図れる。
▲２▼  素子と回路基板との接続面積が減るので浮遊容量に起因する高周波特性が向上する。また、実装の際のツームストーン現象等の不具合を回避できる。
といった優れた効果を奏するチップ型サーミスタが提供される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るチップ型サーミスタの製造方法により製造されたチップ型サーミスタを示す断面図である。
【図２】本発明のチップ型サーミスタの製造工程の一例を示す斜視図である。
【図３】本発明のチップ型サーミスタの製造工程の一例を示す断面斜視図である。
【図４】本発明のチップ型サーミスタの製造工程の一例を示す断面図である。
【図５】本発明の方法により製造されたチップ型サーミスタの実装構造を示す正面図である。
【図６】（ａ）図は従来のチップ型サーミスタを示す斜視図、（ｂ）図はこのチップ型サーミスタの実装構造を示す正面図である。
【符号の説明】
１  チップ型サーミスタ
２  サーミスタ素体
３，５  電極層
４，７  絶縁層
６  端子電極部
１０  薄板状サーミスタ素体
１１，１２  導電層
１３，１４  絶縁層
１５  めっき層
１６  マスク
１７  スキージ
１８  はんだ
【図１】
0003597043.tif 000002
【図２】
0003597043.tif 000003
【図３】
0003597043.tif 000004
【図４】
0003597043.tif 000005
【図５】
0003597043.tif 000006
【図６】
0003597043.tif 000007