(57)【特許請求の範囲】
【請求項１】
第１の導電型半導体物質でコレクタ薄膜を形成する段階と、
前記コレクタ薄膜の上に第２の導電型半導体物質でベース薄膜を形成する段階と、
前記ベース薄膜のうち、第１のベース半導体電極を露出させてベース活性領域を覆うマスキング膜を形成する段階と、
選択的な結晶成長法で前記第１のベース半導体電極上に第２のベース半導体電極を形成する段階と、
前記第２のベース半導体電極上に金属をスパッタリングすることにより、シリサイドを含むベースオーミック電極を、前記第２のベース半導体電極及び前記第１のベース半導体電極を挟んで前記コレクタ薄膜に重なるように、前記第２のベース半導体電極上に形成する段階と、
を備えることを特徴とする、バイポーラ素子の製造方法。
【請求項２】
前記マスキング膜を形成した後、前記マスキング膜をマスクにして、前記露出された第１のベース半導体電極に不純物イオンを注入する段階を更に備えることを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項３】
前記コレクタの上にベース薄膜を形成する段階は、
第２の導電型シリコンを含む半導体層を形成する段階と、
前記半導体層上に不純物が含まれていないシリコンを含む予備エミッタ層を形成する段階と、
を備えることを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項４】
前記コレクタの上にベース薄膜を形成する段階は、
シリコンを含むシード層を形成する段階と、
不純物が含まれていないシリコン−ゲルマニウムを含む真性層を前記シード層上に形成する段階と、
不純物が多量に添加されている第２の導電型シリコン−ゲルマニウムを含む不純物半導体層を前記真性層上に形成する段階と、
不純物が含まれていないシリコンを含む予備エミッタ層を前記不純物半導体層上に形成する段階と、
を備えることを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項５】
前記マスキング膜は、シリコン酸化物を含む第１のマスキング膜と、シリコン窒化物を含む第２のマスキング膜を積層して形成し、
保護膜と前記第２のマスキング膜を連続して除去した後に、前記第１のマスキング膜を除去することを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項６】
前記ベースオーミック電極が形成される基板の全面にエミッタ絶縁膜を形成し、前記エミッタ絶縁膜及び前記マスキング膜をパターニングしてエミッタ領域を定める段階と、
前記エミッタ領域のみに選択的に第１の導電型不純物が含まれている半導体マスキング膜にエミッタを形成する段階と、
前記エミッタ上に、前記第１の導電型不純物が多量に含まれている半導体マスキング膜としてエミッタ半導体電極を形成する段階をさらに備えることを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項７】
前記ベースオーミック電極が形成される基板の全面にエミッタ絶縁膜を形成し、前記エミッタ絶縁膜及び前記マスキング膜をパターニングしてエミッタ領域を定める段階と、
前記エミッタ領域が定められた基板の全面に、第１の導電型不純物が含まれている半導体マスキング膜としてエミッタ層を被着し、第１の導電型不純物が多量に含まれている半導体マスキング膜としてエミッタ半導体層を連続被着する段階と、
前記エミッタ層と前記エミッタ半導体層をパターニングしてエミッタ半導体電極を形成する段階と、
をさらに備えることを特徴とする、請求項１記載の、バイポーラ素子の製造方法。
【請求項８】
第１の導電型半導体物質を含むコレクタと、
前記コレクタと接触して第２の導電型半導体物質を含む活性ベースと、
前記活性ベースの側面に延長され、不純物が注入される第２の導電型半導体物質を含む第１のベース半導体電極と、
前記活性ベースを覆って前記第１のベース半導体電極を区分し、エミッタ領域を定めるマスキング膜と、
前記第１のベース半導体電極上のみに選択的に形成される第２のベース半導体電極と、
前記第２のベース半導体電極及び前記第１のベース半導体電極を挟んで前記コレクタ薄膜に重なるように前記第２のベース半導体電極上に形成された、金属を含むシリサイドベースオーミック電極と、
前記ベースオーミック電極が形成された基板の全面に形成されたエミッタ絶縁膜及びマスキング膜の一部分が開口されることによって形成されたエミッタ領域からベースと接触する第１の導電型半導体物質を含むエミッタと、
前記エミッタ領域を通じて前記エミッタと接触する不純物を含む第１の導電型半導体でなしているエミッタ半導体電極と、
を備えることを特徴とするバイポーラ素子。
【請求項９】
前記ベースは、
第２の導電型シリコンを含む半導体層と、
前記半導体層上に不純物が含まれていないシリコンを含む予備エミッタ層と、
を備えることを特徴とする、請求項８記載のバイポーラ素子。
【請求項１０】
前記ベースは、
シリコンを含むシード層と、
前記シード層上に形成される、不純物が含まれていないシリコン−ゲルマニウムを含む真性層と、
前記真性層上に形成される、不純物が含まれているシリコン−ゲルマニウムを含む不純物層と、
前記不純物層上に不純物がドーピングされていないシリコンを含む予備エミッタ層と、
を備えることを特徴とする、請求項８に記載のバイポーラ素子。
【請求項１１】
前記マスキング膜は、
シリコン窒化物を含む第１のマスキング膜と、
シリコン酸化物を含む第２のマスキング膜と、
が積層されていることを特徴とする、請求項８記載のバイポーラ素子。
【請求項１２】
前記エミッタ領域には、ベースと接触している不純物が含まれている第１の導電型半導体層が選択的に形成され、第１の導電型エミッタ半導体電極と接触することを特徴とする、請求項８記載のバイポーラ素子。
【請求項１３】
前記エミッタ半導体電極は、
エミッタ領域でベースと接触している不純物が含まれている第１の導電型半導体層と、
不純物が多量に含まれている第１の導電型半導体層と、
で構成していることを特徴とする、請求項８記載のバイポーラ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のうち、接合ダイオード或は接合トランジスタのようなバイポーラ接合（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ）素子及びその素子の製造方法に関するものである。具体的には、本発明はベースにシリコン又はシリコン−ゲルマニウム（Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ）薄膜を使用したバイポーラトランジスタ素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近、高度に発展している半導体分野は、メモリ分野と、ＡＳＩＣ  （Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）分野で代表されるシステム集積回路分野と、無線通信に必須的なラジオ周波数（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ：ＲＦ）の集積回路の分野と、データ処理のための高速ディジタル及びアナログＩＣ分野等に大きく分けられる。本発明は、この分野のうち、ＲＦＩＣ及び高速ディジタル／アナログＩＣに係る、最大振動周波数ｆｍａｘが高くて遮断周波数ｆＴが高い半導体素子に係るものである。無線通信の需要が急増し、その需要が多様化される近年に、通信の品質向上と、通信周波数の共用性と、通信サービスの多様化によって高周波素子の必要性が徐々に高まっている。又、超高速情報通信網に対する社会的要求が増加することによって、高速・高周波トランジスタのような素子に対する研究と開発が活発に進められている。
【０００３】
最近６０ＧＨｚ級の高速トランジスタを利用した１０Ｇｂｐｓ光伝送用ＩＣが開発されて実用化されている。シリコンに不純物をイオン注入してベースを形成する同種接合バイポーラトランジスタ（Ｈｏｍｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を中心としたシリコン高速素子の技術は、最大遮断周波数ｆＴが３０ＧＨｚである動作速度を有している。
これを  一層、改善したものとして、シリコン−ゲルマニウムを結晶成長して、ベースを形成した異種接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）の技術が登場して、現在技術でｆＴが５０〜１５０ＧＨｚであり、ｆｍａｘが５０〜１６０ＧＨｚである動作速度を有する水準に至っている。
【０００４】
シリコン−ゲルマニウム（ＳｉＧｅ）は、シリコンよりエナジーバンドギャップ（Ｅｇ：Ｅｎｅｒｇｙ  Ｂａｎｄ  ｇａｐ）が小さい。シリコンでなしているエミッタとシリコン−ゲルマニウムでなしているベースとの間のエナジーバンドギャップの差Ｅｇが電流利得を指数関数比率で急増して同種接合バイポーラトランジスタに比してｆＴ及びｆｍａｘが相当に向上する。従って、ＳｉＧｅでなしているベース内に注入される不純物ドーピング濃度がｅｘｐ（ΔＥｇ）分増加されても電流利得値が低下しない。従って、ベースの抵抗が低くて、雑音指数が低下することだけでなく、ＳｉＧｅはＳｉより同じｆＴを得るのに必要なバイアス電流が低いため電力消耗を減らすことができる。ベースをイオン注入で形成する従来の方法と異なり、ＳｉＧｅのベースを結晶薄膜成長法で形成すれば、ベースの厚さを０．０２μｍ或はそれ以下の水準に超微細化して、バイポーラ素子の遮断周波数を高くすることができる。ＳｉＧｅベース層内のゲルマニウム含量が、エミッタ側からコレクタ側まで、線形的に増加するように分布することから、ベース層に伝達される電子をより加速することができる。
従って、Ｇｅの分布を適当に調節して、遮断周波数ｆＴ及び最大振動周波数ｆｍａｘをより増加することができる。ＳｉＧｅＨＢＴは既存のシリコン半導体製造工程を大部分そのまま応用することができる。さらに、０．８〜１μｍ水準のフォトリソグラフィ法（Ｐｈｏｔｏ−Ｌｉｔｈｏｇｒａｐｈｙ）で１００ＧＨｚ級以上のｆＴ及びｆｍａｘを実現することができる。これは０．１８〜０．２５μｍ水準の超微細フォトリソグラフィ技術を要求するメモリや、ＡＳＩＣ用最新生産施設と比べると、ＳｉＧｅＨＢＴの生産施設は、既に古くなった０．２５μｍ〜１．０μｍの生産施設を再利用することができる。そして、ＳｉＧｅＨＢＴ工程は高い生産力を有しながらも、経済性が非常に高い。
【０００５】
異種接合バイポーラトランジスタに関わる既に特許登録された従来の技術としては、米国のＩＢＭ社、日本のＮＥＣ社、Ｈｉｔａｃｈｉ社、ドイツのＴｅｍｉｃ社、そして韓国の韓国電子通信研究所（ＥＲＴＩ）で各々出願登録された特許等がある。このＳｉＧｅＨＢＴに係る従来の技術は、次のような構造的な特性と、内在した問題点を有している。
【０００６】
第１に、日本のＮＥＣ社で保有した特許技術は超自己整合（Ｓｕｐｅｒ  Ｓｅｌｆ−Ａｌｉｇｎｅｄ）  ＮＰＮ異種接合バイポーラトランジスタに関するものである。前記トランジスタにおいてシリコン−ゲルマニウムを含むベース薄膜を素子の活性領域（ｄｅｖｉｃｅ  ａｃｔｉｖｅ  ｒｅｇｉｏｎ）のみに選択的に成長して、コレクタ−ベースとエミッタ−ベースとを各々自己整合している。
【０００７】
以下、図１６及び図１７を参照して、前記超自己整合トランジスタの製造方法について簡単に説明する。
図１６に示したように、ｐ−形シリコン基板１にｎ＋形不純物（ｄｏｐａｎｔ）をイオン注入してｎ＋形埋め込みコレクタ１１を形成する。埋め込みコレクタ１１が形成された基板１の全面にｎ−形シリコンでなしているコレクタ薄膜１０を蒸着する。図面に示したように、コレクタ薄膜１０のうち、次にコレクタ半導体電極が形成される部分にｎ＋形不純物イオンを注入して埋め込みコレクタ１１と連結するコレクタシンカー１３を形成する。隣接するトランジスタと電気的に隔離させるため、コレクタ薄膜１０と基板１とをエッチングしてトレンチ（Ｔｒｅｎｃｈ）を形成する。
前記トレンチ内に硼素と燐を含むＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）のような絶縁物質を充填して素子分離トレンチ７１を形成する。その後、ＢＰＳＧを化学的−機械的研磨法（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）で研磨して前記分離トレンチ７１の表面部分をコレクタ薄膜１０の表面部分と同じ高さを有するように平坦にする。コレクタ薄膜１０及び分離トレンチ７１が形成される基板１上にシリコン酸化膜でコレクタ絶縁膜１７と、ｐ＋形多結晶シリコン薄膜（ｐ＋ｐｏｌｙ−Ｓｉ  ｆｉｌｍ）でベース半導体電極膜２３と、シリコン窒化膜でエミッタ絶縁膜３７とを連続的に蒸着して形成する。エミッタ絶縁膜３７とｐ＋形多結晶シリコンでなしているベース半導体電極膜２３とを共にエッチングしてシリコン酸化膜でなしているコレクタ絶縁膜１７中のエミッタに予定される部分を露出させる。その次に絶縁物質を蒸着して異方性（ａｎｉｓｏｔｒｏｐｉｃ）エッチングしてエミッタ絶縁膜３７とベース半導体電極膜２３の内側壁部に第１の側壁絶縁膜７３を形成する。第１の側壁絶縁膜７３をマスクとして露出されたコレクタ絶縁膜１７をウェットエッチング法で除去してその下にあるコレクタ薄膜１０を露出させる。コレクタ薄膜１０が露出された後にもある程度続けてウェットエッチングを進行して、ベース半導体電極膜２３の下の所定の部分までに予め設定される深さ分アンダーカット（ｕｎｄｅｒｃｕｔ）２７ａ部を形成する。真性コレクタ領域１５のみに選択的にｎ形不純物を追加的にイオン注入することによって素子の遮断周波数を増加させる（図１６）。
【０００８】
そして、図１７に示したように、露出されるコレクタ領域１０上とアンダーカット２７ａ部内の露出されるベース半導体電極２３上のみに、選択的に不純物が添加されていないシリコン−ゲルマニウムと、ｐ＋シリコン−ゲルマニウム（ｐ＋ＳｉＧｅ）層と、後にエミッタ３５になる不純物が添加されていないＳｉ層とがこの順序に積層されるベース薄膜２０を成長する。この時、ベース半導体電極２３の底面に多結晶層が選択的に形成される。ベース連結部２７ｂが成長される反面、コレクタ薄膜１０上には単結晶性ベース薄膜２０が形成される。その上にシリコン膜を選択的にさらに形成してベース薄膜２０とベース半導体電極２３との間の連結を確実にする。この時には、ベース薄膜２０から始まる単結晶シリコン薄膜の成長速度は、多結晶ベース連結部２７ｂの成長速度に比してより遅くなるように調節して、ベース薄膜２０の最上層にある不純物が添加されていないＳｉ層の厚さの成長を最小化する。そして、シリコン窒化膜のような絶縁物質を蒸着して異方性エッチングして、第１の側壁絶縁膜７３を形成し、ベース薄膜２０の一部と接触する第２の側壁絶縁膜７５を形成する。そして、コレクタ絶縁膜１７の一部をエッチングしてコレクタシンカー１３を露出させる。前記基板上にｎ形多結晶シリコン膜を蒸着する。そして、前記多結晶シリコン膜をエッチングしてベース薄膜２０上にエミッタ半導体電極３３を、そして、コレクタシンカー１３上にコレクタ半導体電極１３ａを形成する。熱処理法でエミッタ半導体電極３３に内在する不純物を前記ベース薄膜２０の最上部にある不純物が添加されていないシリコン層に拡散させ、ｎ形エミッタ３５を形成する。そして、ベース薄膜２０の残り部分は、真性ベース層２５になる。その結果、別のマスクを使用しなくとも、コレクタ−ベース部分は前記アンダーカットを通じて、そして、エミッタ−ベース部分が第１の側壁絶縁膜７３と第２の側壁絶縁膜７５によって各々自己整合される超自己整合トランジスタが形成される（図１７）。
【０００９】
アンダーカット２７ａ部分はウェットエッチングの進行時間によって調節されるので、そのアンダーカット２７ａ部分の長さに沿って形成されるコレクタ−ベース接合寄生容量の均一性を維持するのが非常に難しい。酸化膜が形成されるコレクタ層上にベース薄膜を選択的結晶成長法で形成する時に、ベース薄膜内の不純物濃度とＳｉＧｅ層のゲルマニウム含量がコレクタ薄膜露出部の密度と大きさに沿って変化が大きい。いわゆるローディング効果（ｌｏａｄｉｎｇ  ｅｆｆｅｃｔ）というこのような現象は製造工程の安定度を低下させ、単一のウェハ上において素子の特性の均一度を低下させることもある。このようなローディング効果の影響を少なくするためには、ベース薄膜の結晶成長圧力を低くしなければならない。しかし、その場合には、ベース薄膜の成長速度が非常に遅くなって生産力（ｔｈｒｏｕｇｈｐｕｔ）が低下する。前記従来の技術において、ベース電極は、ｐ＋形多結晶シリコンで形成されている。前記ｐ＋形多結晶シリコンは、寄生抵抗が金属のものに比して非常に大きいので、素子の動作速度ｆｍａｘを向上させるのが非常に難しくなる。
【００１０】
第２に、関連ある技術は、米国のＩＢＭ社が保有したものとして、図１８及び図１９に示したように、チタンシリサイド薄膜をエミッタと、ベースと、コレクタとにオーミック電極として使用してエミッタと、ベースと、コレクタとの寄生抵抗を低下させたＳｉＧｅＨＢＴに関するものである。以下、その製造方法を簡単に説明する。
【００１１】
図１８に示されたように、ｐ−形シリコン基板１にｎ＋形不純物をイオン注入して埋め込みコレクタ１１を形成する。前記基板上にシリコンを蒸着してコレクタ薄膜１０を形成する。隣接する素子を電気的に分離させるため、コレクタ薄膜１０と基板１とをエッチングしてトレンチ（Ｔｒｅｎｃｈ）を形成する。トレンチの内側壁面にシリコン酸化物のような絶縁物質で内壁絶縁膜を形成する。残りトレンチ内部に多結晶シリコンを充填させ、化学的−機械的研磨法で表面を平坦化する。その結果、多結晶シリコンが充填された分離トレンチ７１が形成される。選択酸化（ＲｅｃｅｓｓｅｄＬｏｃａｌＯｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ法（ｒｅｃｅｓｓｅｄ  ＬＯＣＯＳ））法でコレクタ絶縁膜（フィールド酸化膜）１７を形成する。前記方法においては、コレクタ薄膜１０の活性領域を除外した部分を所定の深さ分エッチングし、前記エッチングされる部分に残るコレクタ薄膜を熱酸化する。言い換えれば、コレクタ絶縁膜１７はその後に形成されるコレクタシンカー１３と、エミッタが形成されるコレクタ１５を除いた領域のみに形成される。感光膜とコレクタ絶縁膜１７をマスクとして使用して露出されるコレクタ薄膜１０にｎ形不純物イオンを注入してｎ＋形コレクタシンカー１３を形成する。以上のような状態において、ｐ＋シリコン−ゲルマニウム（ｐ＋ＳｉＧｅ）層と、不純物が添加されていないシリコン層（ｉ−Ｓｉ）とが順次的に積層され、その後に前記最上層にｎ形不純物が拡散されてエミッタに切り換るベース薄膜を成長させる。この時、活性コレクタ１５上には、単結晶性（Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌｌｉｎｅ）ベース薄膜が成長され、ベース２５として使用され、コレクタ絶縁膜（フィールド酸化膜）１７上には、多結晶（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）或は非晶質（Ａｍｏｒｐｈｏｕｓ）ベース薄膜が成長され、ベース半導体電極２３として使用される。ベース半導体電極の領域以外の部分は感光膜をマスクとして除去する。酸化シリコンのような物質を蒸着してエミッタ絶縁膜３７を形成する。感光膜をマスクとして使用して、活性コレクタ１５とベース２５とに対応するエミッタ絶縁膜３７の一部を除去してエミッタ領域を開口する（図１８）。
【００１２】
図１９に示したように、ｎ＋多結晶シリコンを蒸着し、パターニングしてエミッタ半導体電極３３を形成する。シリコン酸化物を蒸着し、異方性エッチングしてエミッタ半導体電極３３の外側壁に側壁シリコン酸化膜７７を形成する。続いて異方性エッチングを行うことによって、ベース半導体電極２３上にあるエミッタ絶縁膜３７を除去する。シリコン表面上のみに選択的にチタンシリサイドを形成して、コレクタオーミック電極１９と、ベースオーミック電極２９と、エミッタオーミック電極３９とを同時に形成する。前記の素子においては、半導体電極の上に金属性シリサイドオーミック電極１９、２９、３９をさらに形成して接触抵抗及びベース寄生抵抗を減少させている（図１９）。
【００１３】
この場合には、エミッタ金属電極をエミッタオーミック電極の上に形成するためには、エミッタオーミック電極の大きさがエミッタ金属電極の大きさより大きくなければならない。エミッタが狭く形成されると、素子のｆＴ及びｆｍａｘは高くなる。従って、エミッタ境界部は、ベースオーミック電極の境界部で一定距離Ｌ程度離れていなけばならない。言い換えれば、エミッタの下にある真性ベースの境界部がベースオーミック電極の境界部から距離Ｌ分離れなければならない。従って、非真性ベース領域の長さＬで発生する寄生抵抗を防止することができない。反面、エミッタの接触抵抗を減らすためには、エミッタオーミック電極の大きさが大きくなければならない。そのため、高速の特性を有しながら低い電力を実現するための素子を超小型に製造（Ｓｃａｌｅ−ｄｏｗｎ）するのが難しい。この問題を解決するため、エミッタオーミック電極を素子の活性領域外部に延長して活性領域外にエミッタ端子部を形成する方法が考えられる。この場合には、前記の延長されるエミッタオーミック電極の部分でエミッタの寄生抵抗が発生する問題点が生じる。
【００１４】
シリコンの上にチタンＴｉのような金属物質をスパッタリングして、その下にあるシリコンと反応させて形成するチタンシリサイドＴｉＳｉ２のベースオーミック電極は、シリサイドが形成される途中にシリサイドの凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）が発生することもある。この場合、シリサイドがベース薄膜を貫通してコレクタと直接電気的に接触すると、素子の遮断周波数ｆＴが減少する。このような場合には、ベース−コレクタがＰＮ接合でなく、ショトッキー（ｓｃｈｏｔｔｋｙ）接合をなしているので、動作速度が低下する。このような理由で、ベース薄膜は高速のｆＴを得るためにできるだけ薄く形成するのが難しい。他の方法に、ベースオーミック電極が活性素子領域の外部にＬ分延長されるところに形成することが考えられる。それによって、ベース寄生抵抗が大きくなって、素子の特性が低下する。
【００１５】
第３に、図２０及び図２１に示したようなドイツのＴｅｍｉｃ社で保有した技術は、チタンシリサイド層２９をベースオーミック電極として使用し、エミッタ半導体電極３３で自己整合をなしているバイポーラトランジスタに関するものである。以下、その製造方法を簡単に説明する。
【００１６】
図２０に示したように、ｐ−形シリコン基板１にｎ−形不純物をイオン注入して埋め込みコレクタ１１を形成する。その上にコレクタ薄膜を形成する。熱酸化工程法（ＬＯＣＯＳ）を利用してコレクタ絶縁膜１７を形成する。
前記コレクタ絶縁膜１７は活性コレクタ領域１５とコレクタシンカー１３には形成されない。その上にｐ＋形シリコン−ゲルマニウムでなしているベース薄膜と、ｎ−形シリコンでなしているエミッタ薄膜とを連続的に成長させる。前記の薄膜中から活性コレクタ領域１５の上には単結晶薄膜が積層される。一方、コレクタ絶縁膜  （フィールド酸化膜）１７の上には多結晶或は非晶質薄膜が積層される。前記基板上にシリコン酸化膜とシリコン窒化膜を順次的に蒸着してエミッタ絶縁膜３７を形成する。そして、エミッタ領域を覆う感光膜をマスクとして使用してシリコン窒化膜をパターニングしてマスキング膜９１を形成する。ＢＦ２イオンを注入して熱処理して、エミッタ領域外部にあるｎ−形シリコンエミッタ膜をｐ＋＋形ベース第１半導体電極層２３ａを形成する。エミッタ領域内部のｎ−形シリコンエミッタ、即ち、真性エミッタ層３５は変わらないまま残る。これと共に、マスキング膜９１外部にあるｐ＋形ＳｉＧｅベース薄膜はｐ＋＋形ベース第２半導体電極層２３ｂになり、反面に真性エミッタ層３５下にあるｐ＋形ＳｉＧｅベース層、即ち、真性ベース層２５は変わらないまま残る。ＢＦ２をイオン注入し、熱処理することによって硼素を拡散して、側面ｐ＋＋領域２７が活性コレクタ領域１５の内部の周辺に沿って形成される（図２０）。
【００１７】
図２１に示したように、続いて、ベース電極領域を定めるマスクを使用して前記ベース第１及び第２半導体電極層２３ａ及び２３ｂをパターニングしてベース第１及び第２半導体電極２３ａ及び２３ｂを完成する。シリコン酸化膜を蒸着して異方性エッチングして窒化マスキング膜（エミッタマスキング膜）９１とベース半導体電極２３ａ、２３ｂの外部側壁に第１の側壁絶縁膜７３を形成する。エミッタ絶縁膜３７中、前記マスキング膜９１と、前記第１の側壁絶縁膜７３で被覆されていない部分とを異方性エッチング法で除去する。そして、露出されるベース第１半導体電極２３ａとコレクタシンカー１３上部のみに選択的にチタンのような金属をスパッタリングして熱処理して、チタンシリサイドでベースオーミック電極２９及びコレクタオーミック電極１９を形成する。次に、シリコン酸化物のような物質を前記基板の全面に蒸着して保護膜７９を形成する。化学的−機械的研磨工程（Ｃｈｅｍｉｃａｌ  Ｍｅｃａｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）で前記マスキング膜９１の表面が現れるまで前記保護膜７９を平坦化させる。露出される窒化マスキング膜９１のみを選択的ウェットエッチング法で除去する。
第１の側壁絶縁膜７３内壁に第２の側壁絶縁膜７５を形成する。従って、エミッタ絶縁膜３７の一部が露出され、エッチング法で除去され、ｎ−形シリコンエミッタ層３５が開口される。ｎ＋形多結晶シリコンを蒸着し、感光膜にパターニングしてエミッタ半導体電極３３を形成する。エミッタ半導体電極３３の上のみに選択的にチタンのような金属をスパッタリングして熱処理してチタンシリサイドでエミッタオーミック電極３９を形成する。前記保護膜７９を感光膜にパターニングして、ベースオーミック電極２９とコレクタオーミック電極１９とを露出する金属接触窓を形成する。金属物質を蒸着して感光膜でパターニングしてベース端子８１と、エミッタ端子８３と、コレクタ端子８５とを形成する（図２２）。
【００１８】
この場合には、ベース半導体電極２３ａと２３ｂに注入される硼素イオンを活性化させるための熱処理工程で、ｐ＋ＳｉＧｅ真性ベース層２５にある硼素イオンが隣接したシリコン層である真性エミッタ層３５と活性コレクタ層１５の内部に垂直に拡散される。したがって、ベース層が厚くなる現象が生じ、遮断周波数が低下する。
同時に、ベース半導体電極２３ａ及び２３ｂに注入される硼素イオンが水平拡散され、ｎ＋形多結晶シリコンでなしているエミッタ半導体電極３３から拡散されるｎ形不純物と接触することもある。この場合には、エミッタ−ベース接合はｎ＋／ｐ＋＋接合になるため、その間にトンネリング電流（Ｔｕｎｎｅｌｉｎｇ  Ｃｕｒｒｅｎｔ）、即ち、漏洩電流が生じる。
【００１９】
ＣＭＰ工程で保護膜７９を平坦化させる工程において、酸化シリコン膜を研磨する時の速度は、窒化シリコン膜を研磨する時の速度とほとんど類似であるため、マスキング膜９１の最上部表面が露出される時に正確に保護膜７９を研磨する工程を停止させるのが非常に難しい。従って、第１の側壁絶縁膜７３が研磨され、保護膜７９と共に除去される場合もある。そのため、ベースオーミック電極２９がエミッタ半導体電極３３と接触することもある。また、同時に突出する形状を有する保護膜７９が除去されやすくなるため、保護膜７９が抜かれて、その次に形成されるエミッタ半導体電極３３がチタンシリサイドベースオーミック電極２９と接触することもある。前述したような第１の側壁絶縁膜７３及び突出する保護膜７９の研磨のような問題点を解決するため、マスキング膜９１を厚く形成する方法が考えられる。しかし、窒化シリコン膜を厚く蒸着することは基板に過度なストレスを加える。従って、前記の方法のような製造工程を正確に調節することが非常に難しい。
第４の関連する技術は、韓国の韓国電子通信研究所（ＥＴＲＩ）で保有した技術として、図２３及び図２４に示すようにシリコン−ゲルマニウムをベースとして使用したバイポーラトランジスタに関するものである。以下、その製造方法に関して簡単に説明する。
【００２０】
図２３に示すように、ｐ−形シリコン基板１にｎ形不純物をイオン注入してｎ＋形埋め込みコレクタ１１を形成する。その上にｎ−形シリコンでコレクタ薄膜を形成する。素子活性領域であるコレクタ１５及びコレクタシンカー部を除外した他の部分に局部熱酸化法（ＬＯＣＯＳ）を適用して隣接する素子を電気的に隔離させるコレクタ絶縁膜１７を形成する。コレクタシンカー部にｎ形不純物イオンを注入してｎ＋コレクタシンカー１３を形成する。前記コレクタ１５及びコレクタシンカー１３が形成される基板１全面に、不純物が添加されていないシリコン−ゲルマニウム（ｉ−ＳｉＧｅ）層と、ｐ＋形シリコン−ゲルマニウム（ｐ＋ＳｉＧｅ）層と、不純物が添加されていないシリコン（ｉ−Ｓｉ）層とが下から上まで順序に積層されるベース薄膜２０を成長する。この工程では、活性コレクタ１５及びコレクタシンカー１３上に、単結晶性薄膜が蒸着される反面、コレクタ絶縁膜（フィールド酸化膜）１７上には多結晶乃至非晶質薄膜が成長される。前記ベース薄膜２０上にシリコン酸化膜を蒸着し、パターニングしてコレクタシンカー１３及び活性コレクタ１５領域内の真性ベース２５領域を被るマスキング膜９１を形成する。前記マスキング膜９１をマスクとして露出されるベース薄膜にＢＦ２イオンを注入する。注入されるイオンを活性化し、イオン注入過程で損傷するシリコン層の結晶性を回復するための熱処理をする。そうすると、注入された不純物イオンが拡散され、ｐ＋＋形ベース半導体電極膜２１とｐ＋＋領域２７がコレクタ１５領域のエッジ部分に形成される。その後、マスキング膜９１を除去する。前記ベース薄膜上にＴｉＳｉ２．６のような混合物（ｃｏｍｐｏｓｉｔｅ  ｔａｒｇｅｔ）をスパッタリングして非晶質ベースオーミック電極膜２９を蒸着する。前記ベースオーミック電極膜２９上にシリコン酸化膜９３をさらに蒸着する。前記シリコン酸化膜９３のうちに活性ベース２５上にある部分を活性ベース領域１５を開口する形状を有する感光膜で除去する。その後、ベースオーミック電極膜２９の開口する部分をＨＦ溶液でウェットエッチングする。その上にシリコン酸化物のような絶縁物質を蒸着してエミッタ絶縁膜３７を形成する。エミッタ絶縁膜３７とシリコン酸化膜９３をベース電極領域を覆う感光膜をマスクとしてエッチングする。その後、残るエミッタ絶縁膜３７と残るシリコン酸化膜９３をマスクとして、ベースオーミック電極膜２９をウェットエッチングし、コレクタ絶縁膜１７上にあるベース薄膜２０をドライエッチングする。エミッタ絶縁膜３７と、シリコン酸化膜９３と、ベースオーミック電極２９と、ベース半導体電極２３のエッチングされた側壁に側壁絶縁膜７７を形成する。前記エミッタ絶縁膜３７を感光マスクを用いてパターニングしてエミッタ領域を開口して、ベース２５を露出させる。前記基板上に多結晶シリコン薄膜を蒸着し、前記多結晶シリコン薄膜にｎ形不純物を注入し、感光マスクを用いてパターニングして活性ベース２５上にエミッタ半導体電極３３をコレクタシンカー１３上にコレクタ半導体電極１３ａを同時に形成する。前記基板上にシリコン酸化物を蒸着して保護膜７９を形成する。その後、基板を熱処理してエミッタ半導体電極３３内���ｎ形不純物を隣接する層に拡散させ、ベース薄膜の最上部層である不純物が添加されていないシリコン層（ｉ−Ｓｉ）をエミッタ３５として形成する。前記保護膜７９を感光膜を用いてパターニングしてエミッタと、ベースと、コレクタ用金属接触窓を各々のエミッタ半導体電極３３と、ベースオーミック電極２９と、コレクタ半導体電極１３ａとの上に形成する。その後、ＴｉＷとＡｌ−１％Ｓｉのような金属物質を蒸着し、前記金属薄膜を金属連結を定める感光膜を用いてパターニングする。その結果、ベース端子８１と、エミッタ端子８３と、コレクタ端子８５とが完成する（図２４）。
【００２１】
この場合にも前述した他の先行技術のように、以下のようないくつかの問題点を有している。第１に、活性ベース領域１５を開口する非晶質ＴｉＳｉ２．６のベースオーミック電極膜２９を感光膜としてウェットエッチング法によりパターニングする時、ウェットエッチング速度がシリコン酸化膜９３と異なる。その結果、エッチングされる活性ベース領域の側壁表面が均一に形成できないため、エミッタ絶縁膜３７を蒸着する時、ボイド（ｖｏｉｄ）が生じる。その上に、エミッタ半導体電極３３を形成するための多結晶シリコン層を蒸着する時、前記ボイドに多結晶シリコンが埋め込まれてエミッタ半導体電極３３がベースオーミック電極と直接連結される場合が生じる。さらに、エッチング工程中に  非晶質ＴｉＳｉ２．６のべースオーミック電極膜２９の表面でエッチング液と反応して必然的に発生する泡が非晶質ＴｉＳｉ２．６をエッチングするウェットエッチング液の反応を妨害することもある。その結果、泡で覆った非晶質ＴｉＳｉ２．６膜の一部が不完全にエッチングされ、非晶質ＴｉＳｉ２．６の残余物がエミッタ半導体電極３３とベースオーミック電極２９とを互いに電気的に連結させることもある。
【００２２】
第２に、エミッタ絶縁膜３７と酸化シリコン膜９３とをマスクとしてベース電極領域外側にあるベースオーミック電極膜２９をウェットエッチングする時、酸化シリコン膜と非晶質ＴｉＳｉ２．６膜の間にエッチング比率の差でエッチング側面を均一に形成するのが難しい。エッチングされる表面を洗浄溶液であるＨＦで洗浄する時、エミッタ絶縁膜３７及びシリコン酸化膜９３とベースオーミック電極２９を再度エッチングしてベース電極の境界部が荒くなる。即ち、ベース電極を形成する工程が安定的でなくなるため、ベース電極が電気的に安定できない状態になる。
【００２３】
【発明が解決しようとする課題】
以上で説明したような従来のシリコン−ゲルマニウム異種接合バイポーラトランジスタにおいては、様々な問題点があった。高速の遮断周波数を保有するシリコン−ゲルマニウム異種接合素子を得るためには、ベース薄膜ができるだけ薄く形成されるのが望ましい。超微細薄膜のベースを有するバイポーラトランジスタをチタンでなしているベースオーミック電極を含むように形成する場合には、チタンシリサイドの凝集がよく生じるため、薄いベース薄膜を透過してコレクタ層と直接連結される傾向がある。前記のような問題を解決するため、従来の方法では図１８及び図１９に示したようにチタンベースオーミック電極を活性コレクタ領域の外部にＬ程度の長さ分ずれてベース層上に形成している。このような問題点を解決するための他の方法で試みられるものとして、図２３及び図２４で説明した従来方法がある。しかし、この方法においては、非晶質ＴｉＳｉ２．６でなしているベース電極をウェットエッチングする時、製造工程の均一性を確保するのが難しく、活性ベース領域にエッチングされていない残りの残余非晶質ＴｉＳｉ２．６によってベースとエミッタとの間に短絡  （ｓｈｏｒｔ）の現象が現れる。
【００２４】
本発明の目的は、シリコン或はシリコン−ゲルマニウム薄膜を結晶成長してベースとして使用し、金属シリサイドをベースオーミック層に採択してベース電極の抵抗を減少させたバイポーラトランジスタ及びその製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
本発明による同種接合或は異種接合バイポーラトランジスタは埋め込みコレクタを含む半導体基板と、コレクタ絶縁膜によって素子分離される活性コレクタ及びコレクタシンカーと、前記活性コレクタ上に形成される活性ベース層と前記コレクタ絶縁膜上に形成される第１のベース半導体電極膜で構成している。ベースと、マスキング膜によって前記第１のベース半導体電極膜上のみに選択的に成長される第２のベース半導体電極と、前記第２のベース半導体電極上のみに選択的に形成される金属性シリサイドベースオーミック電極膜と、エミッタを電気的に分離させるエミッタ絶縁膜と、前記活性ベース上に形成されるエミッタと、前記エミッタ上に形成されるエミッタ半導体電極と、前記基板全面を被る保護膜と、前記エミッタ半導体電極、前記ベースオーミック電極そして前記コレクタシンカー上に各々形成されるエミッタ電極と、ベース電極と、コレクタ電極とを備えることを特徴とする。
【００２６】
【発明の実施の形態】
以下、図１乃至図７を参照して本発明の第１の実施の形態のバイポーラトランジスタを製造する方法を詳細に説明する。
図１に示したように、ｐ−形シリコン基板１０１に砒素（ａｒｓｅｎｉｃ）又は燐（ｐｈｏｓｐｈｏｒｏｕｓ）のようなｎ形不純物をイオン注入し、拡散してｎ＋形埋め込みコレクタ１１１を形成し、その上にコレクタ薄膜１１０を形成する。
【００２７】
ＬＯＣＯＳ工程のような熱酸化法でコレクタ活性領域１１５になる部分と、コレクタシンカー１１３になる部分以外の領域にコレクタ絶縁膜（フィールド酸化膜）１１７を形成する。コレクタシンカー１１３に対応する部分が開口される感光膜マスクを使用して砒素又は燐のようなｎ形不純物を注入してコレクタシンカー１１３のドーピング濃度を高くする。そして、感光膜を除去し、熱処理して注入される不純物を拡散する。感光膜マスクを使用して砒素又は燐のようなｎ形不純物を真性（Ｉｎｔｒｉｎｓｉｃ）コレクタ１１５領域にイオン注入する。次に、  感光膜を除去し、熱処理して注入される不純物を拡散して、図２に示すように形成する。
【００２８】
前記基板の全面にベース薄膜１２０を蒸着する。同種接合バイポーラトランジスタを形成する場合には硼素（ｂｏｒｏｎ）がドーピングされるシリコンでなしているベース薄膜１２０を形成する。異種接合バイポーラトランジスタ（ＨＢＴ）を形成する場合には、不純物が添加されていないシリコンでなしているシード層と、不純物が添加されていないシリコン−ゲルマニウム（ｉ−ＳｉＧｅ）層と、ｐ＋形シリコン−ゲルマニウム（ｐ＋ＳｉＧｅ）層と、不純物が添加されていないシリコン（ｉ−Ｓｉ）層とが下から上方向に積層されているベース薄膜１２０を形成する。
シリコンシード層はコレクタ絶縁膜上でシリコン−ゲルマニウム膜の成長が均一になるように助けて、ベース薄膜１２０の厚さ及びベース薄膜１２０内のゲルマニウムの含量分布を均一にする。言い換えれば、ベース薄膜の厚さと、ドーピング濃度と、ベース薄膜内のゲルマニウム含量とが、開口されるＳｉの面積及び開口されるＳｉパターニングの密度によって変化する、いわゆるローディング効果（ｌｏａｄｉｎｇｅｆｆｅｃｔ）が発生しないようにするため、まずシリコンシード薄膜を形成する。また、Ｓｉシード薄膜がない場合、ローディング効果を避けるためベース薄膜を成長させる雰囲気の圧力が低くなければならない。そうすると、蒸着速度が遅くなって、生産収率が低くなる問題点が生じる。即ち、Ｓｉシード層を使用すると、ベース薄膜を成長する圧力を高くすることができ、生産収率を極大化することができる。最上部にある不純物が添加されていないＳｉ層は、次にエミッタに変わる部分である。ベース電極領域を被る感光膜をマスクとしてベース薄膜１２０をパターニングして図３に示したように形成する。
【００２９】
絶縁物質を蒸着して感光膜にマスクとしてパターニングして、図４に示したように、ベース活性領域１２５とコレクタシンカー１１３を覆うマスキング膜１９１を形成する。前記マスキング膜１９１はシリコン酸化物とシリコン窒化物のうち、少なくともいずれか一つを含む。前記マスキング膜１９１はベース薄膜１２０を二つの部分に分けて、一つはベース活性領域１２５になり、その他の一つはベース半導体電極１２３ａである。前記マスキング膜１９１をマスクとして使用してＢＦ２イオンを注入して、図４に示したように、前記マスキング膜１９１の外部側に露出されるベース薄膜１２０を硼素ドーピング濃度が高い第１のベース半導体電極１２３ａを形成する。そして、熱処理を行って第１のベース半導体電極１２３ａに注入される硼素を活性コレクタ１１５のエッジ部分１２７に拡散させる。
【００３０】
図５に示したように、前記第１のベース半導体電極１２３ａ上のみに選択的にインーシチュ（ｉｎ−ｓｉｔｕ）に硼素がドーピングされる第２のベース半導体電極１２３ｂを成長する。第２のベース半導体電極１２３ｂはシリコン、シリコン−ゲルマニウムそして、ゲルマニウムのうち少なくともいずれか一つを含む。その次に、ＴｉＮとＴｉを順次的にスパッタリングし、熱処理した後、ウェットエッチングして、第２のベース半導体電極１２３ｂ上のみにチタンシリサイド（ＴｉＳｉ２）とチタニュウムナイトライド（ＴｉＮ）でなしているベースオーミック電極１２９を選択的に形成する。ベースオーミック電極１２９はＴｉＳｉ２、ＴｉＮ、ＣｏＳｉ２、ＰｔＳｉ２、ＮｉＳｉ２、ＦｅＳｉ２、ＣｕＳｉ２、ＷＳｉのうち、少なくともいずれか一つを含む金属性シリサイドと、ＷとＣｕのうち、少なくともいずれか一つを含む金属を含む。第２のベース半導体電極１２３ｂはＴｉＳｉ２でなしている金属性シリサイドでなしているベースオーミック電極１２９と活性コレクタ１１５との電気的に直接接触されることを防止する。もしかしたら、超微細ベース薄膜が金属性シリサイドベースオーミック電極と凝集される場合には、前記電気的に直接接触する現象が生じる。即ち、凝集するシリサイドが超微細ベース薄膜を透過してコレクタ１１５と接触して、ベースとコレクタとの間にショトッキー接触が形成される。この場合に、ベース−コレクタ接合と、エミッタ−ベース接合とが非対称になってコレクターエミッタとの間の電圧が非正常的に遮断され、素子の特性が低下する。
一方、ベースオーミック電極１２９と第２のベース半導体電極１２３ｂが、ベース活性領域１２５上には形成されないないため、凝集を防止するための厚さの制限が無くなるため、活性ベース１２５の厚さを望む遮断周波数を実現することができる程度に薄く形成することができる。
【００３１】
図６に示したように、前記基板の全面にエミッタ絶縁膜１３７を形成する。次に、エミッタ領域を定める感光膜をマスクとしてエミッタ絶縁膜１３７とその下にあるベースマスキング膜をエッチングしてエミッタ領域を開口する。多結晶ｎ＋形シリコンを形成してエミッタ半導体電極１３３を定める感光膜をマスクとしてパターニングする。その後、熱処理を行う。それによって、エミッタ半導体電極１３３に含まれているｎ形不純物をその下部に接触されている活性ベース１２５、即ち、真性ベース領域に拡散させ、ベース薄膜１２５の最上部にある不純物が添加されていないシリコン（ｉ−Ｓｉ）層をエミッタ１３５に切り換る。
【００３２】
図７に示したように、前記基板の全面にシリコン酸化物やシリコン窒化物のような絶縁物質で保護膜１７９を蒸着する。その後、感光膜をマスクとしてベースオーミック電極１２９上にはベース接触窓（ｃｏｎｔａｃｔ  ｗｉｎｄｏｗ）を、エミッタ半導体電極１３３上にはエミッタ接触窓を、コレクタシンカー１１３上にはコレクタ接触窓を各々開口する。接触窓を開口する時には、保護膜１７９と、エミッタ絶縁膜１３７と、コレクタシンカー１１３とを覆っているマスキング膜１９１をエッチングして形成する。その次にＨＦ溶液を使用して表面を洗浄した後、金属電極層を蒸着して感光膜をマスクとしてパターニングして、ベース端子１８１と、エミッタ端子１８３と、コレクタ端子１８５とを形成する。
【００３３】
この場合に、金属性シリサイドでなしているベースオーミック電極１２９がＨＦ溶液と反応して、ベースオーミック電極１２９がＨＦで洗浄する間にエッチングされることもある。そうなると、ベースオーミック電極１２９と  ベース端子１８１との間の電気的接触が正常的にならないこともある。これを防止するため、金属端子用金属層を蒸着する前に、追加的な金属性シリサイド層をベース接触窓を通じて露出される第２のベース半導体電極上のみに選択的に再形成することができる。
【００３４】
本発明による第２の実施の形態は、図８に示されている。図８に示したように、活性ベース１２５とコレクタシンカー１１３とを覆うマスキング膜１９１は、二つの層を含んでいる、即ち、シリコン酸化物を含む下層膜１９１ａと、シリコン窒化物を含む上層膜１９１ｂとが積層されている。これはエミッタ絶縁膜１３７とマスキング膜１９１ａ、１９１ｂとをエッチングしてエミッタ領域を開口する工程において、ベース１２５を損傷することを防止するためである。シリコン酸化物とシリコン窒化物との間のイオン反応エッチングＲＩＥの比率の差を利用してエミッタ絶縁膜１３７のＲＩＥ工程をシリコン窒化膜１９１ｂが露出される時に停止した後、露出されたシリコン窒化膜１９１ｂをエッチングするためのＲＩＥ工程をシリコン酸化物でなしている下層膜１９１ａが露出される時まで遂行する。露出されたシリコン酸化膜１９１ａは化学的ウェットエッチング法で除去する際に、その下にある活性ベース層１２５が損傷されないようにする。
【００３５】
前記本発明による実施の形態では、ｎ形不純物が〜１０２１ｃｍ−３程度に高くドーピングされたエミッタ半導体電極内の不純物がベース薄膜最上部である不純物が添加されていないシリコン（ｉ−Ｓｉ）層に拡散され、ｎ＋形エミッタに切り換る。同時に、ｐ形不純物が〜１０１９ｃｍ−３程度にドーピングされたｐ＋形シリコン−ゲルマニウムベース内の不純物又は前記不純物が添加されていないシリコン（ｉ−Ｓｉ）層に拡散される。その結果、接合容量が非常に高いｎ＋ｐ接合が形成されて低いコレクタ電流で遮断周波数が減少する。
【００３６】
第３の実施の形態においては、エミッタ−ベース接合部で低い接合容量を有し、低いコレクタ電流でも遮断周波数が高いエミッタ層を形成する方法を提供する。以下、第３の実施の形態による製造方法を図９乃至図１１を参照して説明する。
【００３７】
図９に示したように、ベース１２５は不純物が添加されていないＳｉシード層と、不純物が添加されていないＳｉＧｅ層と、ｐ＋ＳｉＧｅ層とが下から上まで順序に積層されているが、本実施の形態では、ここでＳｉＧｅベース層の最上部の不純物が添加されていないＳｉ層が含まれていない。第１の実施の形態の図５以後のようにエミッタ絶縁膜１３７とマスキング膜１９１をパターニングしてエミッタ領域を開口してベース１２５を露出させる。
【００３８】
図１０に示すように、砒素又は燐のような不純物が〜１０１８ｃｍ−３程度にドーピングされた単結晶シリコンでエミッタ１３５ａをエミッタ領域内に露出されるベース１２５部分のみに選択的に成長させる。
【００３９】
図１１に示すように、砒素又は燐のような不純物がドーピングされた多結晶性シリコンを全面に蒸着してパターニングして、エミッタ半導体電極１３３を形成することもできる。
【００４０】
そして、本実施の形態によって、次のような他の方法でエミッタ１３５ａとエミッタ半導体電極１３３を形成することもできる。エミッタ領域を開口した後に、エミッタ１３５ａのみを選択的に成長する代わりに、基板の全面に不純物が〜１０１８ｃｍ−３程度にドーピングされたｎ形シリコンを含むエミッタ１３５ａと不純物が〜１０２１ｃｍ−３程度にドーピングされたｎ形シリコンを含むエミッタ半導体電極１３３を続けて蒸着する。その後、エミッタ１３５ａと多結晶性エミッタ半導体電極１３３を同時にパターニングして形成する。この場合には図１２のような構造を有するバイポーラトランジスタが形成される。
【００４１】
第４の実施の形態では活性コレクタを形成することにおいて、前記の第１の実施の形態で前述した、いわゆるＬＯＣＯＳ方法と異なるコレクタ活性領域を定める方法に対する一つの製造方法を図１３乃至図１５を参照して説明する。
【００４２】
図１３に示すように、埋め込みコレクタ１１１が形成される基板の全面にコレクタ絶縁膜１１７を蒸着する。コレクタ活性領域及びコレクタシンカー部を定める感光膜をマスクとしてコレクタ絶縁膜１１７をパターニングしてコレクタ領域１１５ａ及びコレクタシンカー領域１１３ａを定めて露出させる。
【００４３】
図１４に示すように、シリコンを選択的結晶成長法で前記露出されるコレクタ領域及びコレクタシンカー領域のシリコン上のみに単結晶シリコン膜１１５ｂ、１１３ｂを成長させる。成長させた単結晶シリコン膜１１５ｂ、１１３ｂは開口される部分を完全に充填して、コレクタ絶縁膜１１７の厚さより高く成長させるのが普通である。
【００４４】
図１５に示すように、成長され、突出したシリコン膜１１５ｂと１１３ｂ部分を化学的−機械的研磨ＣＭＰ工程を遂行して平坦化させる。その結果、コレクタ絶縁膜１１７と、活性コレクタ１１５と、コレクタシンカー１１３が完成する。以後に第１の実施の形態と同一方法でバイポーラ素子を完成する。
【００４５】
【発明の効果】
本発明は、インシチュ（ｉｎ−ｓｉｔｕ）にドーピングされ、超微細結晶成長されるシリコン或はシリコン−ゲルマニウム薄膜をベースで使用する同種接合或は異種接合バイポーラトランジスタを提供する。従って、本発明によるバイポーラトランジスタのベース層はイオン注入によって形成されるバイポーラトランジスタのベース厚さをより薄くすることができる。そのため、遮断周波数ｆＴと最大振動周波数ｆｍａｘを増加させることができる。一般的に、ＳｉＧｅ層はフィールド酸化膜上に成長される場合には、あまり凝集しない。したがって、シリコン−ゲルマニウムベース膜はフィールド酸化膜がパターニングされた基板では選択的に活性コレクタ上のみに成長する傾向を示す。その結果、ベース膜は臨界厚さ（ｃｒｉｔｉｃａｌ  ｔｈｉｃｋｎｅｓｓ）、即ち、シリコン膜上にＳｉＧｅ層が成長する時、ゲルマニウム含量が異なっても欠陥がないまま成長できる限界厚さより厚く形成される。従って、ＳｉＧｅ薄膜内に格子整合による欠陥が生じ、ＳｉＧｅＨＢＴが構成できないこともある。これを防止するため、まず酸化膜がパターニングされる基板上にシリコンでなしているシード薄膜（ｓｅｅｄ  ｌａｙｅｒ）を所定の厚さ分成長させた後に、シリコン−ゲルマニウムをその上に成長する。それによって、ＳｉＧｅベース層は、より均一な厚さを有し、Ｇｅ含量が均一に分布される。更に本発明による方法は、成長速度が非常に遅く、工程が複雑である選択的薄膜成長法（ｓｅｌｅｃｔｉｖｅ  ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ：ＳＥＧ）でＳｉＧｅベース薄膜を成長させた従来の製造方法に比して、生産収率が向上する。
【００４６】
特に、活性コレクタ領域内に露出されるＳｉＧｅベース上とフィールド酸化膜上にある第１のベース半導体電極上にＴｉＳｉ２を含むベースオーミック電極を形成する時、ＴｉＳｉ２が凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）によるベース薄膜を貫通してコレクタと直接接触する。この場合、素子の性能が低下する。これを防止するため、まず不純物をインシチュ（ｉｎ−ｓｉｔｕ）にドーピングされる第２のベース半導体電極をベースオーミック電極が形成される領域のみに選択的に成長させる。そして、製造工程の安定性と再現性を実現している。そして、製造工程上の熱処理温度を低くするためインシチュに不純物が高くドーピングされたエミッタ薄膜を形成する。
その結果、ＳｉＧｅベース薄膜内の不純物が隣接するシリコンコレクタとシリコンエミッタに拡散されることを最小化する。従って、ベース層をできるだけ薄く形成することができ、エミッタ−ベースとの接合間の寄生容量が減少して、素子の低雑音化及び高い遮断周波数を得ることができる。
【００４７】
以上で特定のバイポーラトランジスタに対して幾つかの実施の形態による製造工程を説明したが、本発明は上述した幾つかの実施の形態のみに限定されない。何故ならば、本発明の思想に逸脱しなくとも様々な修正と変更を加え、多様なバイポーラトランジスタを製造できることはこの分野に属する通常の知識を有する者は簡単に判るからである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による金属シリサイドをベースオーミック電極として使用し、シリコン又はシリコン−ゲルマニウム蒸着薄膜をベースとして使用した同種接合又は、異種接合バイポーラトランジスタの製造方法を示す工程中の一断面図である。
【図２】図１に示すバイポーラトランジスタの製造工程中の一断面図である。
【図３】図１に示すバイポーラトランジスタの製造工程中の一断面図である。
【図４】図１に示すバイポーラトランジスタの製造工程中の一断面図である。
【図５】図１に示すバイポーラトランジスタの製造工程中の一断面図である。
【図６】図１に示すバイポーラトランジスタの製造工程中の一断面図である。
【図７】図１に示すバイポーラトランジスタの完成段階を示す断面図である。
【図８】本発明の第２の実施の形態によるシリコン又はシリコン−ゲルマニウムをベース薄膜として使用する同種或は異種バイポーラトランジスタを示す断面図である。
【図９】本発明の第３の実施の形態によるシリコン又はシリコン−ゲルマニウムをベース薄膜として使用する同種或は異種バイポーラトランジスタの製造方法を示す工程中の一断面図である。
【図１０】図９に示すバイポーラトランジスタの製造工程中の一断面図である。
【図１１】図９に示すバイポーラトランジスタの完成段階を示す断面図である。
【図１２】本発明の第３の実施の形態の変形例によるシリコン又はシリコン−ゲルマニウムをベース薄膜として使用する同種或は異種バイポーラトランジスタを示す断面図である。
【図１３】本発明の第４の実施の形態によるシリコン又はシリコン−ゲルマニウムをベース薄膜として使用する同種或は異種バイポーラトランジスタの製造方法を示す工程中の一断面図である。
【図１４】図１３に示すバイポーラトランジスタの製造工程中の一断面図である。
【図１５】図１３に示すバイポーラトランジスタの製造工程中の一断面図である。
【図１６】従来の技術による、露出されるシリコンコレクタ表面のみに選択的にシリコン−ゲルマニウムを成長してベース薄膜を形成し、超自己整合される異種接合バイポーラトランジスタ（ＨＢＴ）を示す断面図であり、その工程中の一断面を示す。
【図１７】図１６の異種接合バイポーラトランジスタの全体構成を示す断面図である。
【図１８】従来の技術による、チタンシリサイドをベースオーミック電極として使用し、シリコン−ゲルマニウムをベース薄膜として使用した異種接合バイポーラトランジスタ（ＨＢＴ）を示す断面図であり、その工程中の一断面を示す。
【図１９】図１８に示す異種接合バイポーラトランジスタの全体構成を示す断面図である。
【図２０】従来の技術による、金属シリサイドをベースオーミック電極として使用し、自己整合されるシリコン−ゲルマニウム異種接合バイポーラトランジスタ（ＨＢＴ）を示す断面図であり、その工程中の一断面を示す。
【図２１】図２０に示す異種接合バイポーラトランジスタの工程中の一断面を示す図である。
【図２２】図２０に示す異種接合バイポーラトランジスタの全体構成を示す断面図である。
【図２３】従来の技術による、チタンシリサイドをベースオーミック電極として使用し、シリコン−ゲルマニウムをベース薄膜として使用した異種接合バイポーラトランジスタ（ＨＢＴ）を示す断面図である。
【図２４】図２３に示す異種接合バイポーラトランジスタの全体構成を示す断面図である。
【符号の説明】
１０１        シリコン基板
１１０        コレクタ薄膜
１１１        ｎ＋形埋込コレクタ
１１３        コレクタシンカー
１１５        コレクタ活性領域
１１７        コレクタ絶縁膜（フィールド酸化膜）
１２０        ベース薄膜
１２３ａ        第１のベース半導体電極
１２３ｂ        第２のベース半導体電極
１２５        ベース半導体電極
１２７        エッジ部分
１２９        ベースオーミック電極
１７９        保護膜
１８１        ベース端子
１８３        エミッタ端子
１８５        コレクタ端子
１９１        マスキング膜
ＨＢＴ        異種接合バイポーラトランジスタ
【図１】
0003552989.tif 000002
【図２】
0003552989.tif 000003
【図３】
0003552989.tif 000004
【図４】
0003552989.tif 000005
【図５】
0003552989.tif 000006
【図６】
0003552989.tif 000007
【図７】
0003552989.tif 000008
【図８】
0003552989.tif 000009
【図９】
0003552989.tif 000010
【図１０】
0003552989.tif 000011
【図１１】
0003552989.tif 000012
【図１２】
0003552989.tif 000013
【図１３】
0003552989.tif 000014
【図１４】
0003552989.tif 000015
【図１５】
0003552989.tif 000016
【図１６】
0003552989.tif 000017
【図１７】
0003552989.tif 000018
【図１８】
0003552989.tif 000019
【図１９】
0003552989.tif 000020
【図２０】
0003552989.tif 000021
【図２１】
0003552989.tif 000022
【図２２】
0003552989.tif 000023
【図２３】
0003552989.tif 000024
【図２４】
0003552989.tif 000025