(57)【特許請求の範囲】
【請求項１】
制御発振器と、その制御発振器の出力を分周する分周回路と、前記分周回路の出力波形を整形する波形整形回路と、その波形整形回路の出力に従い振動型アクチュエータを間欠的に差動駆動する間欠駆動回路と、前記振動型アクチュエータの駆動端子両端に発生するアナログ信号である起電力の極性を検出して２値のデジタル信号に変換する起電力検出回路と、前記起電力検出回路出力と前記制御発振器の制御入力との間に設けられた、前記間欠駆動回路の駆動周期に同期して前記起電力検出回路の出力の極性を反転制御する極性反転回路と前記間欠駆動回路の駆動休止時にのみ前記極性反転回路の出力信号を抽出する抽出回路と、を備え、この抽出された前記起電力検出回路の出力ロジックレベルのＨ，Ｌの比率により前記制御発振器の発振周波数を選択して、間欠駆動出力の周波数を自動的に前記振動型アクチュエータの自己共振周波数近傍に引き込む事を特徴とする振動型アクチュエータの駆動装置。
【請求項２】
間欠駆動回路の駆動電流休止時に検出された起電力検出回路の出力を約１／４周期遅らせる遅延回路を設け、間欠駆動回路の駆動時には前記遅延回路の出力を制御発振器の制御入力とし、間欠駆動回路出力のデューティサイクルを略一定に保ちながら引き込み周波数範囲を拡大したことを特徴とする請求項１に記載の振動型アクチュエータの駆動装置。
【請求項３】
制御発振器と、その制御発振器の出力を分周する分周回路と、前記分周回路の出力波形を整形する波形整形回路と、その波形整形回路の出力に従い振動型アクチュエータを間欠的にシングル駆動する間欠駆動回路と、前記振動型アクチュエータの駆動端子両端に発生するアナログ信号である起電力の極性を検出して２値のデジタル信号に変換する起電力検出回路と、前記起電力検出回路出力と前記制御発振器の制御入力との間に設けられた、前記間欠駆動回路の駆動周期に同期して前記起電力検出回路の出力の極性を反転制御する極性反転回路と前記間欠駆動回路の駆動休止時のうち最初の１／４周期と３番目の１／４周期の期間のみ前記極性反転回路の出力信号を抽出する抽出回路と、を備え、この抽出された前記起電力検出回路の出力ロジックレベルのＨ，Ｌの比率により上記制御発振器の発振周波数を選択して、間欠駆動出力の周波数を自動的に前記振動型アクチュエータの自己共振周波数近傍に引き込む事を特徴とする振動型アクチュエータの駆動装置。
【請求項４】
間欠駆動回路の駆動電流休止時の最初の１／４周期と３番目の１／４周期の期間に検出された振動型アクチュエータの駆動端子両端に現れる起電力の正負極性信号を間欠駆動周期の約１／４周期遅らせる遅延回路を設け、間欠駆動回路の駆動時および駆動電流休止時の２番目の１／４周期目の期間には前記遅延回路の出力を制御発振器の制御入力とし、間欠駆動回路出力のデューティサイクルを略一定に保ちながら引き込み周波数範囲を拡大したことを特徴とする請求項３に記載の振動型アクチュエータの駆動装置。
【請求項５】
発振回路が連続周波数制御可能な制御発振器であり、制御発振器入力にローパスフィルタを介在させたことを特徴とする請求項１〜４に記載の振動型アクチュエータの駆動装置。
【請求項６】
間欠駆動回路の休止時の起電力検出回路出力を記憶する回路を設け、この記憶回路の出力を繰り返し制御発振器の制御信号として利用することを特徴とした請求項１〜５に記載の振動型アクチュエータの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は永久磁石もしくは電磁石からなる振動子と、電磁石もしくは永久磁石からなるステータと、前記振動子を支持する弾性体とからなる振動型アクチュエータの駆動装置に関するものであり、特に携帯電話のマナーモードに使用されるバイブレータ用の振動型アクチュエータの駆動装置として適している。
【０００２】
【従来の技術】
従来の携帯電話のマナーモードに使用されるバイブレータは偏心モータによるものが多かったが、近年、軸受けを持たないで共振を利用したリニア振動型アクチュエータを利用した携帯電話用バイブレータが注目されている。この振動型アクチュエータの自己共振周波数を利用して駆動信号を生成する駆動装置には、米国特許６，１３３，７０１    ＤＲＩＶＩＮＧ  ＣＩＲＣＵＩＴ  ＦＯＲ  ＯＳＣＩＬＬＡＴＯＲＹ  ＡＣＴＵＡＴＯＲがある。これは図１３に示すように電力増幅器にアナログ正帰還を施して自己発振させ、ステータコイルと称する振動型アクチュエータの駆動巻線を自己共振周波数近傍で駆動するアナログ方式のものである。
【０００３】
また特開平８−３３１８２６もしくは特開２００１−１２８４８７には駆動周波数を振動型アクチュエータの共振周波数近傍に引き込む技術が示されているが、これらは駆動巻線とは別に専用の振動センサーを設けている。
【０００４】
【発明が解決しようとする課題】
従来の振動型アクチュエータの駆動装置で自己発振させるもの（米国特許６，１３３，７０１）は、集積化の困難な大容量コンデンサが必要なほか、回路アクチュエータ自身の共振Ｑが低いと自己振動を安定して継続させることが困難であった。そしてスタート時の駆動力の立ち上がりが緩慢であり、定常振動状態になるまで時間が掛かっていた。また方形波で駆動しているので電力効率が余り良くなかった。
【０００５】
本発明は集積化の障害になる大容量コンデンサが不要であるほか、アクチュエータ自身の共振Ｑが低くても振動継続が可能でありスタート時の駆動力の立ち上がりも早い。また定常振動状態になるまでの時間が短くかつ間欠駆動により電力効率が優れている。
【０００６】
駆動周波数を共振点近傍に引き込むもの（特開平８−３３１８２６）は、可動子の変移、速度、加速度の少なくとも１つを検出する検出手段の出力に応じた電磁石のコイルへの供給電力を制御するものであるが、検出用センシング部材を別に設けるものであり構造が複雑であった。
【０００７】
また特開２００１−１２８４８７には、ばね振動系の固有振動数の検出結果に基づいて供給電流パルスの周波数を決定する振動型リニアアクチュエータが開示されているが、物理量として振幅値を検出しそれが最大となる点の周波数を駆動周波数としている。
【０００８】
また特開２００１−１２８４８７の請求項８には、「固有振動数はコイルへの電流供給の休止状態下で求めることを特徴とする請求項１〜７のいずれかの項に記載の振動型リニアアクチュエータ」とあるが、いずれも「固有振動数の検出手段」を駆動コイルとは別に設けている。以上のように従来は大容量のコンデンサや集積化した場合多くの端子が必要となるなど、駆動用に安価な集積回路を実現することが難しかった。
【０００９】
本発明では、固有共振周波数の検出は振動型アクチュエータの駆動コイル自身の起電力を利用するのでアクチュエータの構造がシンプルで安価に構成できる。起電力の検出には振幅値を利用せず起電力の極性の時間比率を利用するので振幅値は単にＨ，Ｌの２値で済み、ロジックによるデジタル処理が可能であって安価に集積回路化できる。また妨害となる残留インダクタンス等によるフライバックパルスは振幅は大きいが幅の狭いパルスであるため、本発明の装置では影響がほとんど無い。また請求項１〜４では集積回路を実現する際には外付け部品は不要であり集積回路自体の端子数も減らすことができる。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の振動型アクチュエータの駆動装置は、間欠駆動の駆動電流遮断時に振動型アクチュエータの起電力を検出し、当該アクチュエータの自己共振周波数からのずれに応じた起電力の正負極性の時間比率に応じてＦＬＬ（Ｆｒｅｑｕｅｎｃｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：周波数同期ループ）により発振周波数を制御して振動型アクチュエータを駆動する。そのため振動型アクチュエータ固有の自己共振周波数近傍でのパルス駆動が安定して継続できる。
【００１１】
また請求項１〜４は特にデジタルＦＬＬを採用しているので、ほとんどデジタル回路で処理でき集積回路に大変適するものになっている。
【００１２】
請求項５は制御信号の交流成分をローパスフィルタで除去して周波数を連続可変できるＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）にしたものであり制御方式はアナログＦＬＬになるが動作はほとんど同一である。
【００１３】
本発明は共振Ｑが低くても安定して振動を継続できる。逆にＱがある程度低い方が却って引き込み周波数範囲を広げることになり振動型アクチュエータの固有振動周波数のバラツキを吸収し易くなるという特徴を有している。
【００１４】
【発明の実施の形態】
以下本発明を添付図面に基づいて詳述する。まず代表的な振動型アクチュエータの駆動回路について説明する。
【００１５】
図１は本発明の代表的な実施例のブロック図である。制御発振器１の出力は分周器２へ接続され、分周器２の最終Ｑ出力およびＱ−出力は波形整形回路３へ接続され、波形整形回路３の中のバッファを介して駆動回路４の各ＭＯＳトランジスタのゲート電極に接続される。但し上記バッファは波形整形回路３のＮＡＮＤゲートや分周回路２の最終Ｑ出力およびＱ−出力の駆動能力が高ければ必ずしも必要としない。
【００１６】
相互接続されたＭＯＳトランジスタ４ａ，４ｃのドレイン電極と、ＭＯＳトランジスタ４ｂ，４ｄのドレイン電極はそれぞれ振動型アクチュエータ５の駆動巻線端子に接続される。この駆動巻線端子は保護用のインピーダンス素子６ａ，６ｂを介して起電力検出回路６の入力に接続される。起電力検出回路６は接地電位付近の入力で動作可能な差動入力端子と電源電圧をフルスイングできるレールツーレール出力端子を有したコンパレータ等で構成され、入力のアナログ信号を２値のデジタル信号に変換する。
【００１７】
この起電力検出回路６の出力は例えばエクスクルシブＯＲゲートで構成される極性反転回路７の一方の入力に接続され、他方の入力は分周器２の最終段のＱ−出力に同期したパルスが入力される。
【００１８】
極性反転回路７の出力はＡＮＤゲートによる抽出回路８の一方の入力に接続される。抽出回路８の他方の入力は分周回路２の最終段の入力クロック信号に同期した信号で、かつ駆動回路４が通電時は抽出回路が閉じられる極性とする。極性反転回路７と抽出回路８は接続の順番を入れ替えてもよい。
【００１９】
振動型アクチュエータ５の電気的等価回路は一般的に並列共振回路である。更に振動型アクチュエータの巻線のインダクタンス等による直列インピーダンスも該等価回路に加わるが、この等価インピーダンスは通常は前記並列共振周波数より遥かに高い周波数で共振するので、並列共振周波数近傍の解析には無視しても構わない。
【００２０】
図２は並列共振周波数＝１００Ｈｚ、共振Ｑ＝２の場合、並列共振回路を電流駆動した場合の振幅、位相特性である。共振点では電圧すなわち起電力の位相はゼロである。これは、図３に示すように振動型アクチュエータの駆動巻線に生じる起電力の電圧位相が駆動信号の位相に一致することを示している。
【００２１】
図３の斜線で示すように駆動信号の休止期間で検出される起電力の極性の時間比率は５０％である。図３の駆動波形正側の駆動期間の１／４周期をＴ１とし、以降１／４周期毎の期間をＴ２，Ｔ３，Ｔ４とする。期間Ｔ２とＴ４における起電力の極性はそれぞれ正から負、負から正と変化しその比率は略５０％となる。
【００２２】
共振点より低い周波数で駆動する場合、並列共振回路は誘導性となり駆動電流波形に対して起電力の位相は進む。これは振動型アクチュエータの駆動巻線に生じる起電力の電圧位相が駆動電流の位相より進み、図４の斜線領域で示すように駆動信号の休止期間で検出される起電力の極性は直前の駆動電圧の極性と逆極性の比率、つまり期間Ｔ２で負の比率、期間Ｔ４で正の比率が増加する。
【００２３】
共振点より高い周波数で駆動する場合、並列共振回路は容量性となり駆動電流波形に対して起電力の位相は遅れる。これは振動型アクチュエータの駆動巻線に生じる起電力の電圧位相が駆動電流の位相より遅れ、図５の斜線領域で示すように駆動信号の休止期間で検出される起電力の極性は直前の駆動電圧の極性と同極性の比率、つまり期間Ｔ２で正の比率、期間Ｔ４で負の比率が増加する。
【００２４】
従って起電力検出回路６の出力を駆動回路４の駆動電圧に同期して反転制御する極性反転回路７を通し、かつ抽出回路８で期間Ｔ２，Ｔ４の信号のみを抽出すると、抽出回路８出力のロジックレベルのＨ，Ｌの比率により駆動周波数が振動型アクチュエータ５の自己共振周波数から外れている方向を検出でき、この検出信号によって制御発振器１の２つの周波数の時間比を制御すれば駆動周波数を振動型アクチュエータ５の自己共振周波数近傍に引き込めることになる。この制御方式はデジタルＦＬＬと呼ばれる。
【００２５】
図６に本発明による図１のシステムを更に改良した実施例を示す。図１の基本装置に遅延回路９と切換回路１０を追加したものである。各ブロックの符号は図１で使用した番号と同一であるので説明を省略する。
【００２６】
切換回路１０の２つの入力は前記遅延回路の入力と出力にそれぞれ接続され、切換回路１０の出力は制御発振器１の周波数選択入力に接続される。切り換えの制御信号は分周器２の最終段の入力クロックに同期した信号で、かつ振動型アクチュエータ５の駆動時には前記遅延回路の出力を制御発振器の制御信号になるように切り換える極性とする。
【００２７】
遅延回路は例えばシフトレジスタによって構成され駆動回路４の駆動周波数の１／４周期に相当する時間の遅延を与える。前記遅延を与えるクロックの選定について以下に詳述する。
【００２８】
遅延回路４のシフトレジスタに供給されるクロックは、シフトレジスタの段数を２のｎ乗とすると、分周回路２の最終から（ｎ＋２）段目のフリップフロップの入力クロックに同期した信号とする。シフトレジスタ段数が８段＝２の３乗であれば、ｎ＋２＝５なので、図に示すように分周回路２の最終から５段目のフリップフロップの入力クロックに同期した信号となる。
【００２９】
シフトレジスタ段数が１６段＝２の４乗であれば、ｎ＋２＝６なので、図に示すように分周回路２の最終から６段目のフリップフロップの入力クロックに同期した信号となる。このシフトレジスタは段数が多いほど素子数は増えるが補完信号の精度が上がって振動型アクチュエータ５の駆動信号のジッタを低減できる。なお、極性反転回路７と抽出回路８は接続の順番を入れ替えてもよい。
【００３０】
図６の実施例のタイミング図を図７に示す。最上段のロジック信号Ｐ１は図６の制御発振器１の出力の１つであり遅延回路９を構成するシフトレジスタに供給するクロックである。Ｐ２は分周器２の最終段の１つ前の段の入力クロック信号、Ｐ３は分周器２の最終段の入力クロック信号、Ｐ４は分周器２の最終段のＱ−出力、Ｐ５，Ｐ７はそれぞれＰチャンネルＭＯＳトランジスタ４ｄ，４ｃのゲート駆動用の信号、Ｐ６，Ｐ４はＮチャンネルＭＯＳトランジスタ４ａ，４ｂのゲート駆動信号である。Ｐ８，Ｐ９は振動型アクチュエータの駆動巻線端子であり、タイミング図には両端の電圧波形をＰ８−Ｐ９としてアナログ値で示した。
【００３１】
Ｐ１０は起電力検出回路６の出力、Ｐ１１は極性反転回路７の出力である。Ｐ１１はＰ４のロジックレベルに従いＰ１０信号の反転、正転制御を行う。Ｐ１２は抽出回路８の出力であって期間Ｔ２，Ｔ４においてゲートを開き入力Ｐ１１から必要な情報をを抽出する。同時にＰ１２は遅延回路９を構成するシフトレジスタの入力である。Ｐ１３は遅延回路９を構成するシフトレジスタの出力、Ｐ１４は切換回路１０の出力信号でありかつ制御発振器の制御入力である。このＰ１４の制御入力信号のロジックレベルのＨ，Ｌに従って制御発振器１の出力周波数はそれぞれ高、低に切り替わる。
【００３２】
制御発振器１の実現例を図８に示す。図８ａはロジックゲートを利用したＣＲ発振回路のＣをＣ１もしくはＣ２に切り替えるものであり、これにより発振周波数を切り替える。図８ｂは固定発振器と分周器を利用したものである。この方式は制御入力によって前記分周器を介在もしくは通過を選択して出力周波数を切り替えるので周波数比を正確に設定できる特徴がある。
【００３３】
このように分周器を利用するタイプでは、制御発振器としての周波数比は分周器をｎ段とすると２のｎ乗となる。例えばｎ＝２段であれば、周波数比は２の２乗つまり周波数比４の制御発振器となる。
【００３４】
図８ｃは外部の基準周波数クロックを利用するものである。外部クロックを適当な分周比の分周器で必要な周波数のクロック信号をつくりこのクロック信号を図８ｂの固定発振器の代わりに使用する。大規模システムＬＳＩに本発明装置を組み込む際には専用の発振器を設ける必要はなく、また精度が高くなるので大変有効な技術である。
【００３５】
本発明の他の実施例を図９に示す。この実施例は駆動回路がシングルである点に特徴がある。振動型アクチュエータの駆動が１周期に１回だけなので駆動力は小さくなるが、パワートランジスタが１個で済むなど構成が簡単でありローコストである。
【００３６】
１〜１０までの構成要素は図１に示した構成要素の番号と機能の同一のものには同一の番号を付与している。なお極性反転回路７と抽出回路８は接続の順番を入れ替えてもよい。
【００３７】
図１０は図９に示す実施例のタイミング図である。図の左側の記号Ｎ１〜Ｎ１０は図９で指定した回路ノード番号Ｎ１〜Ｎ１０の信号を示す。Ｎ５だけはアナログ信号、他はロジック信号である。
【００３８】
Ｎ１は制御発振器１の出力、Ｎ２は分周器２の最終段のクロック入力、Ｎ３は分周器２の最終段のＱ出力、Ｎ４は駆動回路４の駆動入力、Ｎ５は振動型アクチュエータ５の駆動巻線端子と駆動回路４を構成するトランジスタのコレクタもしくはドレイン端子との接続点、Ｎ６は起電力検出回路６の出力、Ｎ７は極性反転回路７の出力、そしてＮ８，Ｎ９は遅延回路９の入力、出力である。Ｎ１０は切換回路１０の出力でありかつ制御発振器１の制御入力である。
【００３９】
図１０のタイミング図は、制御発振器１の制御入力Ｎ１０を制御発振器１から切り離してオープンループ構成とした。これによりＮ１の周期が一定となりタイミング図が見易くなっている。
【００４０】
図１０のＮ５の波形は駆動時以外の期間は電気的にオープンとなり振動型アクチュエータ５の駆動巻線両端にはアクチュエータ自身の自己振動による起電力が発生する。
【００４１】
アクチュエータの自己共振周波数に一致すると上記起電力の位相は駆動信号と略一致してＮ５に示すような正弦波状の起電力を観測できる。駆動時には上記起電力はＮ５の破線で示すように駆動信号に隠れてしまうが、それ以外の期間ではそのまま検出できる。
【００４２】
周波数制御を正しく行うために、駆動回路４の駆動波形Ｎ４は、図１０に示すようにデューテイ約１／４の狭い波形としている。１周期を１／４周期づつ区切ってそれぞれ図１０のようにＴ１，Ｔ２，Ｔ３そしてＴ４とする。ここでは起電力を起電力検出回路６で検出し、極性反転回路７で交互に極性反転し、Ｔ２とＴ４の期間の検出信号のみを抽出回路８で抽出する。
【００４３】
切換回路１０によってＴ２，Ｔ４の期間には遅延回路９を通さない信号Ｎ８を選択し、Ｔ１，Ｔ２の期間には遅延回路９を経由した信号Ｎ９を選択する。これにより起電力を検出しない期間Ｔ１，Ｔ２においてはその期間より１／４周期前の信号を再利用することになり引き込み周波数範囲を拡大できるとともに、引き込み後の駆動波形Ｎ４のデューティ比を略一定に保つことができる。簡易型ではこの遅延回路９と切換回路１０を省略しても構わない。その場合は引き込み条件によってデューティ比が多少変化する場合がある。
【００４４】
図１１は図６に基づく試作機の周波数引き込み特性を示すグラフである。使用した振動型アクチュエータの自己共振周波数は約１２０Ｈｚ、共振のＱは約２である。制御発振器１は図８ｂの方式を採用し２周波の周波数比は４、遅延回路９は８段のシフトレジスタを採用した。
【００４５】
フリーラン周波数の生成は図示していないが、制御発振器１の制御入力にＰ２から切換信号を供給して固定的に２周波を交互に切り替え、制御発振器の原発振周波数を変化させて測定した。この結果、約５０Ｈｚ〜１７０Ｈｚという非常に広い範囲のフリーラン周波数に対して引き込む性能が確認された。
【００４６】
図１２は駆動信号のジッタを減らした他の実施例である。図６の実施例にカウンタ１１と切換回路１２を追加し、切換回路１０に制御入力を１つ追加したものである。ほかのブロックの符号は図６で使用した番号と同一であるので説明を省略する。
【００４７】
カウンタ１１によって駆動信号をカウントし、複数周期を経過して振動が安定したときにシフトレジスタ入力の切換回路１２をシフトレジスタの出力側に切り換えて遅延回路９に記憶された１／４周期分の情報を循環させる。さらに切換回路１０をシフトレジスタの出力側に固定する。こうするとＦＬＬによる帰還作用が中断されて固定周期の駆動信号が得られる。シフトレジスタを利用する以外にＲＡＭ等の他の記憶手段に情報を記憶させても良い。
【００４８】
駆動をスタートしてから振動が安定して後にこの固定読み出し状態に入るようにカウンタ１１のカウント数を設定すれば、振動型アクチュエータの固有共振周波数の経年変化や温度変化にも対応できかつジッタも少なくなる。
【００４９】
【発明の効果】
本発明は従来の偏心モータよりも部品数が少なく構造が簡単な振動型アクチュエータを利用できる。振動型アクチュエータは軸受けがないのでプリント基板に装着時に半田リフローが可能であるなど量産性に富みコストが低い。
【００５０】
また振動型アクチュエータの駆動装置として振動型アクチュエータの共振のＱが比較的低くても固有振動数近傍での駆動が継続できるため、アクチュエータの製造バラツキによる固有共振周波数の変動を吸収できるのでアクチュエータ本体の生産性に富み安価に製造できる。
【００５１】
また従来の自己発振型は起動時の立ち上がりが緩慢であり短時間で定常振動状態にならなかったが本発明では起動の立ち上がりが短時間で済む。
【００５２】
そして従来は外付け部品が多かったが本発明ではロジック回路の処理が大半であり集積回路化に向いている。また引き込み周波数範囲が非常に広いため発振周波数精度が低くてよく発振回路を容易に集積回路に内蔵できる。このように本発明の装置では無調整かつ外付け部品の無い集積回路が実現できる。
【００５３】
また起電力検出回路６の出力側に極性反転回路を設けているので起電力検出回路６を構成するコンパレータの入力オフセットをキャンセルする効果もあり、素子精度が低くても良い。
【図面の簡単な説明】
【図１】本発明の代表的な実施例を示すブロック図である。
【図２】並列共振回路の振幅応答と位相応答である。
【図３】駆動周波数が振動型アクチュエータの自己共振周波数に一致しているときの駆動電流波形と起電力波形である。
【図４】駆動周波数が振動型アクチュエータの自己共振周波数より低いときの、同上の波形である。
【図５】駆動周波数が振動型アクチュエータの自己共振周波数より高いときの、同上の波形である。
【図６】本発明の他の実施例である。
【図７】図６の実施例のタイミング図である。
【図８】制御発振器の構成例である。（ａ）は発振器のコンデンサを切り換える例、（ｂ）は内蔵発振回路と分周器を利用する例、（ｃ）は外部基準クロックと分周器を利用する例である。
【図９】シングル駆動による本発明の他の実施例である。
【図１０】図９の実施例のタイミング図である。
【図１１】本発明の図６の試作機による周波数引き込み特性を示すグラフである。
【図１２】駆動信号のジッタを減らした本発明の他の実施例である。
【図１３】従来例のブロック図である。
【符号の説明】
１  制御発振器
２  分周器
３  波形整形回路
４    駆動回路
４ａ，４ｂ    ＮチャンネルＭＯＳトランジスタ
４ｃ，４ｄ    ＰチャンネルＭＯＳトランジスタ
５    振動型アクチュエータ
６    起電力検出回路
６ａ，６ｂ    抵抗器等のインピーダンス素子
７    極性反転回路
８    抽出回路
９    遅延回路
１０    切換回路
１１    カウンタ
１２    切換回路
【図１】
0003584233.tif 000002
【図２】
0003584233.tif 000003
【図３】
0003584233.tif 000004
【図４】
0003584233.tif 000005
【図５】
0003584233.tif 000006
【図６】
0003584233.tif 000007
【図７】
0003584233.tif 000008
【図８】
0003584233.tif 000009
【図９】
0003584233.tif 000010
【図１０】
0003584233.tif 000011
【図１１】
0003584233.tif 000012
【図１２】
0003584233.tif 000013
【図１３】
0003584233.tif 000014