(57)【特許請求の範囲】
【請求項１】
一導電型シリコン層の表面に該シリコン層とのショットキー障壁を形成するバリア金属層を設け、該金属層の上を電極材料で被覆したショットキーバリアダイオードにおいて、
前記シリコン層の表面に設けられた複数のトレンチ溝と、
該トレンチ溝に埋設され、表面が前記トレンチ溝間の前記シリコン表面と同一平面にあり、該トレンチ溝の側壁および底面で前記シリコン層と接触して第１のショットキー障壁を形成する第１のバリア金属層と、
前記シリコン層及び前記第１のバリア金属層上の平坦な表面に設けられ、前記トレンチ溝とトレンチ溝間の前記シリコン層表面で第２のショットキー障壁を形成する第２のバリア金属層とを具備することを特徴とするショットキーバリアダイオード。
【請求項２】
前記第１のバリア金属層がチタンであることを特徴とする請求項１に記載のショットキーバリアダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：以下ＳＢＤと称す）に関し、詳しくは、同一面積でより大きな電流容量を得ることができるＳＢＤ素子を得るものである。
【０００２】
【従来の技術】
ＳＢＤは、半導体層に所定の金属層を接触させた場合に形成されるショットキー障壁を用いた半導体素子である。一般のＰＮ接合ダイオードより高速で、順方向電圧降下が小さいという特性を持つ（例えば、特開平５−１５２５６２）。
【０００３】
図４を参照して、従来のＳＢＤは、Ｎ＋型の半導体基板１の上にＮ−型のエピタキシャル層２を形成し、エピタキシャル層２上のシリコン酸化膜３を開口してシリコン表面を露出し、露出したシリコン表面にバリア金属層４を接触させた構成を有している。加えて、Ｎ−型エピタキシャル層２の表面には環状のＰ＋ガードリング領域５を形成し、バリア金属層３の上をアルミ電極６で被覆している。
【０００４】
半導体装置を製造する上で、上記のバリア金属層４としてはニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）が好適な材料とされている。各々が固有の仕事関数ΦＢを持つことから、バリア金属層４として好適な金属を選択することでＳＢＤの特性（順方向電圧ＶＦ、逆方向電流ＩＲ）の大部分を決定することができる。これに、エピタキシャル層２の不純物濃度や、ショットキー接触面の面積等の要素によってＳＢＤ素子のダイオード特性が決定付けられる。
【０００５】
【発明が解決しようとする課題】
近年の低消費電力化の傾向から、ＳＢＤ素子には順方向電圧ＶＦを小さくする事が特に望まれている。順方向電圧ＶＦを小さくする手法としては、バリア金属層４を仕事関数ΦＢの小さいチタン（Ｔｉ）に変更する手法、エピタキシャル層２の不純物濃度を増大する方法、等があるが、同じ電圧でより大きな電流を流すことができれば、それは等価的に順方向電流ＶＦを小さくしたことになる。従って、ショットキー接触面積を増大する事も有効な手段であるといえる。しかしながら、接触面積を増大することは即ちチップ面積を増大することであって、即コスト高を招くという欠点があった。
【０００６】
また、仕事関数ΦＢが小さいチタン（Ｔｉ）を用いた場合は、例えばニッケル（Ｎｉ）を用いた場合の順方向電圧（ＶＦ）が順方向電流ＩＦが１００ｍＡの時で０．３〜０．３５Ｖであるのに対し、チタン（Ｔｉ）を用いた場合では同じ電流値で０．２〜０．２５Ｖとこの値を大幅に低減することが可能である。しかしながら、順方向電圧ＶＦと逆方向電流ＩＲとはトレードオフの関係にあって、順方向電圧ＶＦを小さくできる金属を選択することは、逆方向電流ＩＲ（リーク電流）を増大させることを意味する。そのため、Ｔｉバリアを用いたＳＢＤ素子はリーク電流が大きく、前記リーク電流によって逆に消費電力を増大させる結果にもなり得る。リーク電流を最も小さくできるバリア金属としてはモリブデン（Ｍｏ）が最適であるが、順方向電圧ＶＦがＴｉの倍近くに増大する。従って、順方向電圧ＶＦ、逆方向電流ＩＲ共に許容できるような素子特性が望まれていた。
【０００７】
更に、バリア金属層４を限定することは、唯１種類の仕事関数ΦＢを用いることであるので、ＶＦ−ＩＦ特性（順方向電圧−順方向電流）を制御できる範囲が狭く、そのため回路的な要求スペックの全てに対応しようとすれば、要求の数だけプロセス開発をしなければならず、開発期間の長大化とコスト高になる欠点を有していた。
【０００８】
【課題を解決するための手段】
本発明はかかる従来の課題に鑑みなされたもので、シリコン層の表面にショットキー障壁を形成する金属層を設け、該金属の表面を電極材料で被覆したたショットキーバリアダイオードにおいて、
前記シリコン層の表面に複数のトレンチ溝を設け、前記トレンチ溝の側壁を含めてシリコンと接触し第１のショットキー障壁を形成する第１のバリア金属層と、
前記第１のバリア金属層の上を覆い、前記トレンチ溝とトレンチ溝との間の前記エピタキシャル層表面で第２のショットキー接触を形成する第２のバリア金属層とを具備することを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の一実施の形態を図面を参照しながら詳細に説明する。
【００１０】
図１は本発明によるＳＢＤ素子を示す断面図である。Ｎ＋型のシリコン半導体基板１１の上に気相成長法によってＮ−型のエピタキシャル層１２を形成し、エピタキシャル層１２の表面を被覆するシリコン酸化膜１３に開口部１４を形成し、開口部１４の周端近傍のエピタキシャル層１２表面に環状のＰ＋型ガードリング領域１５を形成し、開口部１４に露出したエピタキシャル層１２の表面に、例えば幅１．０μ、深さ１．０μのトレンチ溝１６を形成し、トレンチ溝１６を埋設するようにその内部に第１のバリア金属層１７として例えばチタン（Ｔｉ）層を形成し、第１のバリア層１７を覆って開口部１４のシリコン表面に接触する第２のバリア金属層１８を形成し、第２のバリア金属層１８を覆うようにアルミ電極１９を形成したものである。
【００１１】
開口部１４に形成した多数のトレンチ溝１６は、シリコン表面を異方性エッチングによって削ることにより形成したものであり、例えば、幅が１．０μ、深さが１．０μの格子状あるいは島状に形成されている。第１のバリア金属層１６は、トレンチ溝１６を埋設するように形成されており、トレンチ溝１６の側壁および底面でシリコンと接触して第１のショットキー障壁を形成している。第２のバリア金属層１７は、第１のバリア金属層１６の上部を被覆し、且つトレンチ溝１６とトレンチ溝１６とで挟まれた開口部１４表面の平坦なシリコン表面と接触して第１のショットキー障壁を形成する。
【００１２】
この例では、第１のショットキー障壁と第２のショットキー障壁との面積比が５０：５０程度になるように、開口部１４の面積とトレンチ溝１６の幅と深さを設計してある。アルミ電極１９はＳＢＤのアノード側の取り出し電極となり、基板１１の裏面をカソード側の取り出し電極とする構造となる。チタン層とニッケル層とは金属―金属接合であるので、このダイオードは、チタンをバリアメタルとするダイオードと、ニッケルをバリアメタルとするダイオードとを並列に接続した構成に等しくなる。
【００１３】
係る構成であれば、トレンチ溝１６の側壁の面積も第１のショットキー障壁を形成する面積として活用できるので、同じチップサイズでありながらその面積を実質的に増大することができる。上記の例では、開口部１４（ガードリング領域１５の部分を含めない）が同じとして、トレンチ溝１６によって接触面積を２０〜４０％増大することができる。従って、ある順方向電流ＩＦを流したときの順方向電圧ＶＦを小さくできることができる。
【００１４】
加えて、本願は、ＴｉとＮｉとを面積比率５０：５０でショットキー接触を形成したので、ＳＢＤ特性としてＴｉバリアとＮｉバリアとのほぼ中間の特性を得ることができる。即ち、Ｎｉバリア単体のものよりは低い順方向電圧ＶＦが得られ、Ｔｉバリア単体のものよりは小さい逆方向電流ＩＲが得られるのである。これらの特性は、Ｔｉバリア（第１のショットキー障壁）とＮｉバリア（第２のショットキー障壁）との面積比によって適宜制御することが可能である。第１のショットキー接触の面積を増大すればＴｉバリア単体の特性曲線に近くなり、第２のショットキー接触の面積を増大すれば、Ｎｉバリア単体の特性曲線に近くなる。
【００１５】
図２と図３に、製造方法の一例を説明するための断面図を示した。
【００１６】
先ず図２（Ａ）を参照して、比抵抗ρが０．５〜１．０Ω・ｃｍ、膜厚が２〜１０μのエピタキシャル層１２を形成したＮ＋型半導体基板１１を準備し、選択拡散によってエピタキシャル層１２の表面に環状のＰ＋ガードリング領域１５を形成する。
【００１７】
図２（Ｂ）を参照して、エピタキシャル層１２表面を被覆する酸化膜を除去して開口部１４を形成する。
【００１８】
図２（Ｃ）を参照して、開口部１４にホトレジストマスクを形成し、異方性のドライエッチング手法によってシリコンをエッチングし、所定の幅と深さのトレンチ溝１６を形成する。
【００１９】
図２（Ｄ）を参照して、全面に第１のバリア金属層１７として膜厚０．５μ程度のチタンをＣＶＤ手法によって堆積し、これをエッチバックまたはホトエッチングによって除去し、トレンチ溝１６を埋設する第１のバリア金属層１７を形成する。尚、チタン層の膜厚をもっと薄くして、トレンチ溝１６の形状に沿って被覆するような形状にしても何ら本発明の本質を損なうものではない。
【００２０】
図３（Ａ）を参照して、トレンチ溝１６を形成した開口部１４にスパッタ堆積法により膜厚３００〜２０００Åのニッケル層を堆積し、堆積したニッケル層を周知のホトエッチング法によってパタニーングして、第２のバリア金属層１８を形成する。
【００２１】
図３（Ｂ）を参照して、再度スパッタ堆積法により膜厚１．０〜３．０μのアルミニウム層を堆積し、ホトエッチングによって第２のバリア金属層１７を覆い且つ外部接続用のパッドを構成するアルミ層１９を形成して図１の構成を得る。
【００２２】
尚、上述した実施の形態においては、ＴｉとＮｉとの組み合わせで説明したが、Ｍｏや他のバリア金属等との組み合わせ、あるいは３種類以上の組み合わせでも実施が可能である事は言うまでもない。
【００２３】
【発明の効果】
以上に説明したとおり、本発明によれば、開口部１４にトレンチ溝１６を設けることによって、第１のバリア金属層１７とシリコンとの第１のショットキー接触面積を増大できる。これにより、開口部１４の面積が同じもので比較した場合、同じ順方向電圧ＶＦでも多くの順方向電流ＩＦを流すことができ、結果として、順方向電圧ＶＦが小さいＳＢＤ装置を得ることができる利点を有する。また、開口部１４の面積を増大させないので、ペレットサイズを増大することなく、より電流容量の大きな素子を得ることができるものである。
【００２４】
更に、バリアハイトΦＢの異なる複数種類のバリア金属層を用い、それらの接触面積によってＶＦ−ＩＦ及びＶＲ―ＩＲ特性を制御し得るように構成したので、パターン変更だけで様々な特性のＳＢＤ装置を実現できる利点を有する。これにより、回路要求的に順方向電圧ＶＦと逆方向電流ＩＲとが最適な素子を提供できるものである。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための断面図である。
【図３】製造方法を説明するための断面図である。
【図４】従来例を説明するための断面図である。
【図１】
0003588256.tif 000002
【図２】
0003588256.tif 000003
【図３】
0003588256.tif 000004
【図４】
0003588256.tif 000005