(57)【特許請求の範囲】
【請求項１】
マスタ回路よりＩＩＣバスを介して送信される制御データを受信してＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータより出力される電圧信号を外部に出力する出力端子とを備え、前記制御データに基いて所定の制御動作が行われるスレーブ回路と、
前記ＩＩＣバスを介して前記スレーブ回路に検査用データを送信し、当該スレーブ回路の出力端子から得られる電圧信号に基づいて当該スレーブ回路の電圧制御特性を検査する検査装置とで構成され、
前記検査装置は、前記検査用データを送信する際に前記ＩＩＣバスに検査用クロック信号を出力する検査用クロック信号出力手段と、前記電圧信号をフィルタリングするローパスフィルタと、このローパスフィルタの出力信号波形に基づいて電圧制御特性を検査する検査手段とを備え、
前記検査用クロック信号出力手段は、前記各検査用データを送信する毎にクロック信号の出力を停止させ、その停止時間を変化させることを特徴とするＩＩＣバス回路の検査システム。
【請求項２】
検査装置は、検査用データを所定値から順次増加させ、そのデータが上限値に達するとそこから前記データを順次減少させるように出力し、
検査用クロック信号出力手段は、前記停止時間を変化させることによってローパスフィルタの出力信号波形を略正弦波状とするように構成され、
検査手段は、前記出力信号波形の歪みを検出し、その歪みに基づいて電圧制御特性を検査するように構成されていることを特徴とする請求項１記載のＩＩＣバス回路の検査システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マスタ回路よりＩＩＣバスを介して送信される制御データを受信し、その制御データに基いて所定の制御動作が行われるスレーブ回路と、そのスレーブ回路における電圧制御特性を検査する検査装置とで構成されるＩＩＣバス回路の検査システムに関する。
【０００２】
【従来の技術】
ＩＩＣバス回路の検査システムをテレビ用のＩＣに適用した場合の従来構成例を図９に示す。マスタ回路１は、マイクロコンピュータなどを中心として構成されており、スレーブ回路２とはＩＩＣ（Ｉｎｔｅｒ  ＩＣ）バス３を介して接続されている。ＩＩＣバス３は、クロックライン３ａとデータライン３ｂとで構成され、クロック信号に同期させてアドレス及びデータをシリアルに送信する構成である。
【０００３】
スレーブ回路２は、ＩＩＣバスインターフェイス（ＤＡＣコントローラ）４を備えている。そのＩＩＣバスインターフェイス４は、ＩＩＣバス３を介して送信されるアドレス（スレーブアドレス及びサブアドレス）が、自身に割り当てられているアドレスに一致するか否かを判定し、一致してる場合は、続いて送信されるデータを取り込んでＤ／Ａコンバータ５に出力するようになっている。
【０００４】
スレーブ回路２は、全体がＩＣとして構成されているものの一部分（機能ブロック）であり、例えば、外部より入力端子６に与えられるオーディオ信号をアンプ７により増幅して出力端子８を介して外部に出力するように構成されている。そして、スレーブアドレスはＩＣに対して割り当てられており、サブアドレスは当該スレーブ回路２に対して割り当てられている。
【０００５】
Ｄ／Ａコンバータ５によってＤ／Ａ変換された電圧信号は、更にＶ／Ｉ変換部９により電流信号に変換されてアンプ７に与えられ、アンプ７の増幅率を制御するようになっている。また、Ｄ／Ａコンバータ５より出力される電圧信号は、検査用の出力端子１０にも与えられるようになっている。
【０００６】
一方、検査装置１１は、ＩＩＣバス３を介して行うスレーブ回路２の電圧制御特性が正常か否かを、例えば製造工程において検査するために使用されるものであり、検査制御部１２，ＩＩＣバスインターフェイス（マスタ）１３及び電圧測定器１４から構成されている。検査制御部１２は、ＩＩＣバスインターフェイス１３及びＩＩＣバス３を介してスレーブ回路２に検査用データを出力するようになっている。また、電圧測定器１４は、スレーブ回路２の出力端子１０の出力される電圧信号のレベルを測定し、測定結果を検査制御部１２に出力するようになっている。
【０００７】
次に、検査装置１１によるスレーブ回路２の検査の方式について図１０をも参照して説明する。例えば、パラレルデータのビット幅が８ビットである場合に、検査装置１１は、スレーブ回路２に対する出力データを“００Ｈ”から“０１Ｈ”→“０２Ｈ”→“０３Ｈ”→…とインクリメントして行く（図１０（ａ）参照）。すると、Ｄ／Ａコンバータ５によってＤ／Ａ変換された電圧信号のレベルも、１ステップずつ上昇する。
【０００８】
そして、検査制御部１２は、各データを出力する毎にＤ／Ａコンバータ５によってＤ／Ａ変換された電圧信号のレベルを電圧測定器１４により測定し、データの増加分に応じて電圧信号レベルが増加しているか否かを確認する。以上をデータの最大値“ＦＦＨ”まで行うと、検査を終了する（図１０（ｂ）参照）。このようにして、Ｄ／Ａコンバータ５の出力データバスにビット抜けや短絡が生じておらず、制御データに応じてアンプ７の増幅率を確実に制御できることを検査するようになっている。
【０００９】
【発明が解決しようとする課題】
このような検査方式では、データをインクリメントする毎に電圧を測定するため（８ビットの場合は、“００Ｈ”を含めて２５６回）、データのビット幅が大きくなる程検査時間をより多く必要とする。また、以上の検査は、ＩＣの各機能ブロック毎（即ち、サブアドレス毎）に行い、更に各ＩＣ毎（スレーブアドレス毎）にも行う必要があるため、トータルで検査に要する時間は膨大となってしまう。加えて、ビット幅が８ビットの場合でも、１ビットの増加に対する電圧レベルの上昇分は僅か数ｍＶ低度であり、電圧測定器１４にも比較的精度の高いものが要求される、などの問題があった。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、スレーブ回路の電圧制御特性検査を極めて短時間で行うことができるＩＩＣバス回路の検査システムを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載のＩＩＣバス回路の検査システムは、マスタ回路よりＩＩＣバスを介して送信される制御データを受信してＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータより出力される電圧信号を外部に出力する出力端子とを備え、前記制御データに基いて所定の制御動作が行われるスレーブ回路と、
前記ＩＩＣバスを介して前記スレーブ回路に検査用データを送信し、当該スレーブ回路の出力端子から得られる電圧信号に基づいて当該スレーブ回路の電圧制御特性を検査する検査装置とで構成され、
前記検査装置は、前記検査用データを送信する際に前記ＩＩＣバスに検査用クロック信号を出力する検査用クロック信号出力手段と、前記電圧信号をフィルタリングするローパスフィルタと、このローパスフィルタの出力信号波形に基づいて電圧制御特性を検査する検査手段とを備え、
前記検査用クロック信号出力手段は、前記各検査用データを送信する毎にクロック信号の出力を停止させ、その停止時間を変化させることを特徴とする。
【００１２】
斯様に構成すれば、検査用クロック信号出力手段が、検査用データを送信する際にクロック信号の出力を停止させ、その停止時間を変化させることにより通常のデータ伝送に使用されるクロック信号とは異なる検査用クロック信号をＩＩＣバスに出力することで、スレーブ回路のローパスフィルタより出力される信号波形を、検査に適した波形にすることができる。そして、検査手段が、出力信号波形に基づいて電圧制御特性を検査することで、従来のようにデータ１ビット毎に電圧信号レベルを測定する方式に比較して、極めて短時間で測定を完了することができる。
【００１３】
この場合、請求項２に記載したように、検査装置を、検査用データを所定値から順次増加させそのデータが上限値に達するとそこから前記データを順次減少させるように出力する構成とし、
検査用クロック信号出力手段を、前記停止時間を変化させることによってローパスフィルタの出力信号波形を略正弦波状とするように構成して、
検査手段を、前記出力信号波形の歪みを検出しその歪みに基づいて電圧制御特性を検査する構成とするのが好適である。
【００１４】
斯様に構成すれば、検査装置が検査データを所定値から順次増加させた後に順次減少させるように出力すると、その検査データの変化軌跡としてのローパスフィルタの出力信号波形は、各データの出力時間が略一定であれば三角波状となる。それに加えて、検査用クロック信号出力手段が、各検査用データを送信する毎にクロック信号の出力を停止させて、その停止時間を変化させると、前記三角波状の変化軌跡を時間軸上で変形させることができる。従って、前記停止時間を適宜調整することでローパスフィルタの出力信号波形を略正弦波状にすることが可能となる。
【００１５】
そして、検査手段が、略正弦波状である出力信号波形の例えば振幅歪み率を測定し、その歪み率が一定以下であれば電圧制御特性は良好であると判定することで、検査を容易に行うことができる。
【００１６】
【発明の実施の形態】
以下、本発明をテレビ制御用のＩＣに適用した一実施例について、図１乃至図８を参照して説明する。尚、図９と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。電気的構成を示す図１において、本実施例では、検査装置１１が検査装置２１に置き換わっており、その検査装置２１は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）    によって構成された検査用バスインターフェイス部（検査用クロック信号出力手段，以下、検査用バスＩ／Ｆと称す）２２を備えている。
【００１７】
その検査用バスＩ／Ｆ部２２は、後述するように制御プログラムに従って動作するようになっており、ＩＩＣバス規格で定められた例えば周波数１００ｋＨｚのクロック信号を、ＩＩＣバス３のクロックライン３ａ上に断続的に出力するように制御して、検査用クロック信号を出力するようになっている。その検査用クロック信号の出力パターンは、後述するように、内部のメモリに記憶されているデータテーブル２２ａに基づいて決定される。また、検査用バスＩ／Ｆ部２２は、検査制御部２３より与えられる８ビットの検査用データをシリアルデータに変換してデータライン３ｂ上に出力するようになっている。
【００１８】
また、検査装置２１は、スレーブ回路２の検査用の出力端子１０より与えられるアナログ出力信号を、ローパスフィルタ（ＬＰＦ）２４を介してＦＦＴアナライザ２５に取り込むようになっている。ローパスフィルタ２４の時定数は、検査装置２１よりシリアルに与えられる８ビットデータの出力間隔よりも十分長くなるように設定されている。
【００１９】
ＦＦＴアナライザ２５は、ローパスフィルタ２４によってフィルタリングされたアナログ出力信号を再びＡ／Ｄ変換すると、そのデジタルデータを高速フーリエ変換してアナログ出力信号の周波数解析を行うようになっている。ＦＦＴアナライザ２５によって周波数解析された結果は歪み率測定部２６に与えられて振幅歪みが測定されるようになっており、その測定結果は、検査制御部２３に与えられるようになっている。尚、ＦＦＴアナライザ２５，歪み率測定部２６は、検査手段に対応する。
【００２０】
次に、本実施例の作用について図２乃至図８をも参照して説明する。検査制御部２３は、スレーブ回路２に出力する検査用データとして、所定値“０１Ｈ”から“０３Ｈ”，“０５Ｈ”，“０７Ｈ”，…と順次データを“２”ずつ増加させて行き、“ＦＤＨ”から最大値（上限値）“ＦＦＨ”に達すると、“ＦＥＨ”から、“ＦＣＨ”，“ＦＡＨ”と順次“２”ずつ減少させて、…，“０４Ｈ”，“０２Ｈ”から最小値“００Ｈ”に戻すように出力する。
【００２１】
この時、検査装置２１は、クロック信号がハイレベルの状態でデータラインをハイレベルからロウレベルに立ち下げることで送信開始した後、最初の検査データの出力時のみスレーブ回路２を含むＩＣのスレーブアドレスとスレーブ回路２のサブアドレスとを出力する。即ち、例えばＩＣのスレーブアドレスを“８８Ｈ”，スレーブ回路２のサブアドレスを“００Ｈ”とすると、
0003552943.tif 000002
のように２４ビットを送信して、それ以降の検査データの出力時には、同一のサブアドレスと検査データとの１６ビットを送信する。
0003552943.tif 000003
そして、最後のデータ“００Ｈ”の送信後に、クロック信号をハイレベルにした状態でデータラインをロウレベルからハイレベルに立ち上げることで一連の検査用データの送信を終了する。
【００２２】
ここで、図２は、以上のような検査データの出力パターンを図示の都合上４ビットの場合を例にして表したものである（但し、データの増加，減少パターンは逆となっている）。図２（ａ）のように、検査データの出力間隔が一定の場合には、図２（ｂ）に示すローパスフィルタ２４の出力波形は三角波状となる。
【００２３】
本実施例の場合は、図２（ａ）のように検査データの出力間隔を一定とせずに、図３（ａ）に示すように、検査装置２１が各検査データ毎の出力間隔を変化させることで、図３（ｂ）に示すローパスフィルタ２４の出力波形を略正弦波状とするように制御する。これは、検査用バスＩ／Ｆ部２２が、各検査用データを出力させた後に、検査用クロック信号の出力を停止させる時間を順次変化させることで行われる。
【００２４】
即ち、最初の“０１Ｈ”を除く各検査データは、スレーブ回路２にサブアドレスを含めてシリアルに１６ビットで送信されるが、各検査データの送信完了後にクロック信号のレベルをロウのまま維持することでクロック信号の出力を停止して次の検査データを与えないようにすると、Ｄ／Ａコンバータ５のＤ／Ａ変換出力は、その時点での変換出力を維持するようになっている。
【００２５】
従って、検査装置２１から出力する検査データのレベルを適当に変化させると共に、各検査データの出力後にクロック信号の停止時間を変化させる検査用のクロック信号を出力することで、ローパスフィルタ２４の出力波形を任意に整形することが可能である。
【００２６】
ここで、ローパスフィルタ２４の出力波形を略正弦波状とするために、各検査データの出力時間割合（停止時間を含む）の設定方法を、４ビットデータの場合を例とし、図４を参照して説明する。
【００２７】
先ず、図４（ａ）に示すように、検査用出力データ列“１，３，５，…，Ｄ，Ｆ，Ｅ，…，４，２，０”に、出力時間割合を示す符号ａ１〜ａ４，ｂ５〜ｂ８，ｃ９〜ｃ１２，ｄ１３〜ｄ１６を付す。そして、図４（ｂ）に示すように、ｘｙ座標の原点を中心として半径“１．０００”の単位円を描き、垂直方向に一致する直径を８等分する６本の割線を水平方向に引いて、ｘ，ｙ軸及び各割線と円周との１６個の交点に各符号ａ１〜ｄ１６を割当てる。
【００２８】
この時、ｘ軸に対して座標原点Ｐから各符号点Ｒに引いた線分のなす角度をθとすると、ｃｏｓθが各符号に応じた検査データの出力時間割合に対応する。そして、検査データの最小値“０（ｄ１６）”及び最大値（上限値）“Ｆ（ｂ８）”の出力時間割合が“１．０００”（有効数字を小数点以下３桁とする）となるように両者をｘ軸上に配置すると、他の符号は、ｄ１６を起点として正回転方向に、ａ１，ａ２，ａ３，…と配置されることになる。
【００２９】
例えば、各符号点Ｒからｘ軸に下ろした垂線の足をＱとして、符号点ａ２についてｃｏｓθを求めると、
0003552943.tif 000004
であるから、
ｃｏｓθ＝ｃｏｓ（３０°）＝０．８６６
となる。
【００３０】
即ち、ｎ＝１，２，…，１６とすると、
ａｎ（ｎ＝１〜４）    ：ｃｏｓ（ｓｉｎ−１（      ｎ    ／４））
ｂｎ（ｎ＝５〜８）    ：ｃｏｓ（ｓｉｎ−１（  （８−ｎ）／４））
ｃｎ（ｎ＝９〜１２）  ：ｃｏｓ（ｓｉｎ−１（  （ｎ−８）／４））
ｄｎ（ｎ＝１３〜１６）：ｃｏｓ（ｓｉｎ−１（（１６−ｎ）／４））
のように表され、各具体的数値は、以下のようになる。
ａ１＝０．９６８  ，ｂ５＝０．６６１  ，ｃ９＝０．９６８  ，ｄ１３＝０．６６１
ａ２＝０．８６６  ，ｂ６＝０，８６６  ，ｃ１０＝０，８６６  ，ｄ１４＝０．８６６
ａ３＝０．６６１  ，ｂ７＝０．９６８  ，ｃ１１＝０．６６１  ，ｄ１５＝０．９６８
ａ４＝０  ，    ｂ８＝１．０００  ，ｃ１２＝０  ，    ｄ１６＝１．０００
即ち、図４（ｂ）からも明らかなように、ａｎ列とｃｎ列，ｂｎ列とｄｎ列の数値は夫々等しくなっている。
【００３１】
次に、以上の４ビットデータの例を、８ビットデータの場合に拡張して示す。８ビットデータの場合は、２５６個の各検査データ“００Ｈ〜ＦＦＨ”を、単位円の直径を１２８等分することで決定される各円周の交点に割当てる。そして、２５６個の各検査データを、４ビットの場合と同様にｘｙ座標の各象限に応じて６４個ずつ４つの群に分けて、各データに対応する出力時間割合をａ１〜ａ６４，ｂ６５〜ｂ１２８，ｃ１２９〜ｃ１９２，ｄ１９３〜ｄ２５６とすると、
ａｎ（ｎ＝１〜６４）    ：ｃｏｓ  （ｓｉｎ  −１（        ｎ      ／６４））
ｂｎ（ｎ＝６５〜１２８  ）  ：ｃｏｓ  （ｓｉｎ  −１（  （１２８−ｎ）／６４））
ｃｎ（ｎ＝１２９  〜１９２  ）：ｃｏｓ  （ｓｉｎ  −１（  （ｎ−１２８）／６４））
ｄｎ（ｎ＝１９３  〜２５６  ）：ｃｏｓ  （ｓｉｎ  −１（  （２５６−ｎ）／６４））
のように表される。
【００３２】
そして、各具体的数値は、
0003552943.tif 000005
となる。
【００３３】
次に、上記各出力時間割合を元にして、実際の出力時間を求める。ｎ＝６４，１９２の出力時間“０”を除く最小の出力時間割合、ｎ＝６３，６５，１９１，１９３に対応する検査データの出力時間が最小、即ち、停止時間が“０”となるようにする。ＩＩＣ−バスのクロック周波数が１００ｋＨｚの場合、周期は１０μｓであり、１つのサブアドレス及び検査データを送信するのに
（８＋８）×１０μｓ＝１６０μｓ
を要するものとする。従って、以下のように計算することで、各出力時間Ｔｎ（ｎ＝１〜２５６）を決定する。
【００３４】
0003552943.tif 000006
【００３５】
即ち、データ出力時間Ｔｎから１６０μｓを減じたものが、クロック停止時間となる。これらのクロック停止時間を、検査用バスＩ／Ｆ部（ＤＳＰ）２２のシステムタイマ割込み周期で除した値をＳＴｎとして、検査用バスＩ／Ｆ部２２の制御プログラム内にデータテーブル２２ａとして保持しておくことで、後述のように検査用クロック信号が出力される。
【００３６】
而して、検査装置２１は、ローパスフィルタ２４からの略正弦波状となる出力波形をＦＦＴアナライザ２５で周波数解析し、基本波及び各高調波分の振幅レベルを得ると、その解析結果に基づき歪み率測定部２６において振幅歪み率が測定される。即ち、検査用データのレベルを、図３（ａ）に示すように順次増加及び減少させてスレーブ回路２に与えた結果、スレーブ回路２側の例えば、Ｄ／Ａコンバータ５の出力データバスの一部が断線するなどしてビット抜けが生じていると、ローパスフィルタ２４の出力波形は正弦波から歪んで高調波成分を含むことになる。そこで、歪み率測定部２６において測定された振幅歪み率が例えば０．５％を超えた場合には、検査制御部２３は異常があると判断して、その旨の表示を行うことによって作業者に報知を行うようにする。
【００３７】
次に、検査用バスＩ／Ｆ部２２の作用の詳細について図５乃至図８をも参照して説明する。図５は、検査用バスＩ／Ｆ部２２の制御プログラムにおけるメインルーチンの処理内容を示すフローチャートである。尚、最初にスレーブ回路２のメインアドレス８ビットを送信する部分は省略している。
【００３８】
この図５において、先ず、検査用バスＩ／Ｆ部２２は初期設定を行い、クロック周期のカウント値ＰＲＤや、クロックレベルの変化点のカウント値ＤＴＨ１  ，ＤＴＨ２  の値を設定すると共に（図８（ｃ）参照）、カウンタＮ２を“０”にセットする。そして、検査制御部２３より与えられてレジスタに保持される検査対象たるスレーブ回路２のサブアドレスを設定すると共に、検査用データの初期値“０１Ｈ”を設定する（ステップＳ１）。
【００３９】
次に、カウンタＮ１を“０”にセットして初期化すると（ステップＳ２）、カウンタＮ２の値が“６３”または“１９１”であるか否かを判断し（ステップＳ３）、何れかの値に一致する場合には１周期分のデータを設定出力するルーチンであるステップＳ４に移行し、何れかの値に一致しない場合にはステップＳ８に移行する。ここで、カウンタＮ２の値が“６３”または“１９１”である場合とは、データ出力時間Ｔ６４  ＝Ｔ１９２＝  ０．０００００００，に対応する場合であり、データを出力しない。
【００４０】
図６は、ステップＳ４のデータ設定処理ルーチンの詳細なフローチャートである。この図６において、検査用バスＩ／Ｆ部２２は、クロック信号出力用のカウンタであるＣＮＴの値（図８（ｃ）の横軸に対応）を“０”にセットすると（ステップＡ１）、カウンタＮ１が“７”以下であるか否かを判断する（ステップＡ２）。
【００４１】
カウンタＮ１は、サブアドレス８ビット及びデータ８ビットを出力するためのカウンタであり、
Ｎ１＝０〜  ７：サブアドレス
Ｎ１＝８〜１５：データ
の出力期間に対応する（図８（ｂ）参照）。従って、Ｎ１≦７あれば、サブアドレスビットＸ（Ｘ７，Ｘ６，…，Ｘ０）の値（１（Ｈ），０（Ｌ））に応じてＯＵＴ  ＤＡＴＡのレベルを設定し、当該レベルを内部の出力バッファＡ（図示せず）にセットする（ステップＡ３，Ａ５）。すると、データライン３ｂは、出力バッファＡによってドライブされる。
【００４２】
また、ステップＳ３においてＮ１≦７であれば、検査用バスＩ／Ｆ部２２は、カウンタＮ２の値及びデータビットＹ（Ｙ７，Ｙ６，…，Ｙ０）の値（１，０）に応じてＯＵＴ  ＤＡＴＡのレベルを設定し、当該レベルを出力バッファＡにセットする（ステップＡ４）。ここで、カウンタＮ２の値は２５６個のデータに対応しており、そのカウンタＮ２の値に応じてデータ値を増加または減少させることにより検査用データが設定され、そのデータをＭＳＢよりシリアルに出力するようになっている。
【００４３】
例えば、Ｎ２＝０であれば、出力データは初期値“０１Ｈ＝０００００００１Ｂ  ”であり、Ｎ２＝１であれば、出力データは“００００００１１Ｂ  ”，Ｎ２＝２であれば、出力データは“０００００１０１Ｂ  ”となる。
【００４４】
尚、図８（ａ）及び（ｂ）は、検査装置２１がサブアドレス０１Ｈ，データＡ１Ｈを出力する場合のＩＩＣバスのタイミングチャートであり、図８（ｃ）は、ハイレベルのデータ波形とクロック波形とを拡大して図示するものである。
【００４５】
次に、検査用バスＩ／Ｆ部２２は、システムタイマ割り込みをカウンタＣＮＴによってカウントし（ステップＡ６，Ａ７）、カウンタＣＮＴの値がＤＴＨ１  未満であるか否かを判断する（ステップＡ８）。図８（ｃ）に示すように、ＣＮＴ＜ＤＴＨ１  であれば、ＯＵＴ  ＣＬＯＣＫ（クロックレベル）をロウ（Ｌ）に設定し（ステップＡ９）、ＣＮＴ≧ＤＴＨ１  であれば、ＯＵＴ  ＣＬＯＣＫをハイ（Ｈ）に設定する（ステップＡ１０）。それから、ＯＵＴ  ＣＬＯＣＫのレベルを内部の出力バッファＢ（図示せず）にセットする（ステップＡ１１）。すると、クロックライン３ａは、出力バッファＢによってドライブされる。尚、出力バッファＡ及びＢは、一度セットされたレベルをラッチして保持するようになっている。
【００４６】
次に、検査用バスＩ／Ｆ部２２は、カウンタＣＮＴの値がＤＴＨ２  に等しいか否かを判断する（ステップＡ１２）。図８（ｃ）に示すように、ＣＮＴ＝ＤＴＨ２  であれば、ＯＵＴ  ＣＬＯＣＫをロウ（Ｌ）に設定して出力バッファＢにセットし（ステップＡ１３，Ａ１４）、カウンタ値ＣＮＴがＤＴＨ２  に達していなければ、ステップＡ６に移行する。それから、タイマ割り込みを、カウンタＣＮＴの値がＰＲＤに達するまでカウントし（ステップＡ１５〜Ａ１７）、ＰＲＤに達するとステップＡ１７で「ＹＥＳ」と判断して処理を終了しリターンする。
【００４７】
再び、図５を参照し、ステップＳ４が終了すると、検査用バスＩ／Ｆ部２２は、カウンタＮ１の値が“１５”に達しているか（即ち、１つの８ビットデータを送信完了したか）否かを判断し（ステップＳ５）、“１５”に達していなければカウンタＮ１をインクリメントして（ステップＳ６）ステップＳ４に移行する。また、カウンタＮ１の値が“１５”に達している場合は、停止時間の設定処理ルーチン（ステップＳ７）に移行する。
【００４８】
図７は、停止時間設定処理ルーチンの詳細なフローチャートである。この図７において、検査用バスＩ／Ｆ部２２は、先ず、ＯＵＴ  ＤＡＴＡをロウ（Ｌ）に設定して出力バッファＡにセットすると（ステップＢ１，Ｂ２）、停止時間のカウンタＳＣＮＴを“０”にセットする（ステップＢ３）。それから、カウンタＮ２の値に応じて、内部のメモリに記憶されているデータテーブル２２ａより停止時間ＳＴｎの値を読み出して設定する（ステップＢ４）。そして、検査用バスＩ／Ｆ部２２は、タイマ割り込みを、カウンタＳＣＮＴの値がＳＴｎに達するまでカウントし（ステップＢ５〜Ｂ７）、ＳＴｎに達すると、ステップＢ７で「ＹＥＳ」と判断して処理を終了しリターンする。
【００４９】
即ち、図８（ａ）及び（ｂ）に示すように、１周期分のデータを送信完了すると停止時間設定処理ルーチンが実行され、設定されたクロック停止時間の間、クロック信号レベル及びデータレベルが何れもロウ（Ｌ）の状態となる。この停止時間の間は、その直前に出力された８ビットデータがスレーブ回路２のＩＩＣバスＩ／Ｆ４及びＤ／Ａコンバータ５において保持される。
【００５０】
また、図５を参照して、ステップＳ７が終了すると、検査用バスＩ／Ｆ部２２は、カウンタＮ２の値をインクリメントすると（ステップＳ８）、そのＮ２の値が“２５５”に達しているか（即ち、一連の２５６個の検査データを送信完了したか）否かを判断し（ステップＳ９）、“２５５”に達していなければステップＳ２に移行する。
【００５１】
従って、カウンタＮ２の値がインクリメントされる毎にステップＳ４が１６回，ステップＳ７が１回実行される。そして、カウンタＮ２の値に応じた各停止時間ＳＴｎは、前述のように検査装置２１のローパスフィルタ２４の出力波形が略正弦波となる時間比率で設定されており、ステップＳ７が実行される毎にステップＢ４においてデータテーブル２２ａより読み出される。そして、図３（ａ）に示すように、その停止時間に応じて各データの出力時間が変化する。
【００５２】
一方、ステップＳ９においてカウンタＮ２の値が“２５５”に達した場合、検査用バスＩ／Ｆ部２２は、ステップＳ１０〜Ｓ１３のデータ送信終了シーケンスを実行する。即ち、ＯＵＴ  ＤＡＴＡ及びＯＵＴ  ＣＬＯＣＫを何れもハイ（Ｈ）に設定すると（ステップＳ１０，Ｓ１１）、出力バッファＢにＯＵＴ  ＣＬＯＣＫレベルを設定してクロック信号を先にハイレベルに立ち上げてから（ステップＳ１２）、次に出力バッファＡにＯＵＴ  ＤＡＴＡレベルを設定してデータをハイレベルに立ち上げる（ステップＳ１２）。そして、スレーブ回路２に対する検査データの出力を終了する。
【００５３】
また、同一のＩＣにおいて次の検査対象となる回路を検査する場合には、検査制御部２３より当該回路のサブアドレスが与えられることにより、再び図５に示すフローチャートを実行する。更に、他のＩＣを検査対象とする場合には、検査制御部２３より当該ＩＣのスレーブアドレス（メインアドレスが異なる）が与えられ、同様の検査が実行される。
【００５４】
尚、上記実施例では、カウンタ値Ｎ２＝６３，１９１に対応するデータ“７ＦＨ”，“８０Ｈ”を出力していないが、例えば、これらのデータにかかるビットに異常がある場合には、他のデータの出力値にも影響を及ぼすためローパスフィルタ２４の出力波形に歪みを生じることになるので、異常を検出することができる。
【００５５】
以上のように本実施例によれば、検査装置２１は、スレーブ回路２に出力する検査用データを、所定値“０１Ｈ”から“順次“２”ずつ増加させて行き、最大値“ＦＦＨ”に達すると、そこから順次“２”ずつ減少させるように出力し、最小値“００Ｈ”に達すると、検査用バスＩ／Ｆ部２２により各検査データの送信完了後にクロック信号のレベルをロウのまま維持して停止させ、その停止時間の割合を変化させることでローパスフィルタ２４の出力波形を略正弦波状とするようにした。そして、検査装置２１は、その出力波形の振幅歪みを測定することで、スレーブ回路２において制御データに応じたＤ／Ａ変換レベルが得られるか否かを検査するようにした。
【００５６】
即ち、一連の検査用データを出力した後に、その検査用データの変化軌跡が描く波形に基づき一括して検査することができるので、従来のようにデータ１ビット毎に電圧信号レベルを測定する方式に比較して、極めて短時間で測定を完了することができる。また、従来は必要であった高精度の電圧測定器１４が不要となる。
【００５７】
そして、検査用データを順次増加させる場合には、“０１Ｈ”から奇数値をとるように“２”ずつ増加させて行き、最大値“ＦＦＨ”から順次減少させる場合には、“ＦＥＨ”から偶数値をとるように“２”ずつ減少させるようにした。従って、全てのデータについて検査するために、最小値から“１”ずつ増加させて最大値に達した後そこから“１”ずつ減少させる場合に比べて、同一の検査データが出力される場合を排除してデータの出力時間を半分にすることができる。従って、より短時間で検査を行うことができる。
【００５８】
また、検査用バスＩ／Ｆ部２２をＤＳＰで構成し、ローパスフィルタ２４の出力信号波形を略正弦波状にするための検査用クロック信号を、ＤＳＰの高速な演算処理により生成して出力することができるので、検査用クロック信号のトータルの出力時間を短縮することが可能となり、従って、検査に要する時間をも短縮することができる。加えて、停止時間ＳＴｎをデータテーブル２２ａに予め記憶させておき、そのデータを読み出して逐次停止時間が異なる検査用クロック信号を出力することで、ＤＳＰの演算処理負担を軽減することができると共に、更に、検査データの出力間隔を短くして、検査に要する時間を一層短縮することができる。
【００５９】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
検査用データを順次増加させる場合には、“００Ｈ”から“０２Ｈ”，“０４Ｈ”，…と増加させて行き、“ＦＥＨ”から“ＦＦＨ”に達すると、“ＦＤＨ”，“ＦＢＨ”，…順次減少させるようにしても良い。また、“００Ｈ”から“１”ずつ増加させて行き、“ＦＦＨ”から順次減少させる場合には、“１”ずつ減少させるようにしても良い。
アドレス及びデータのビット幅は、８ビットに限ることはない。
検査用データの出力パターンは、ローパスフィルタ２４の出力波形を略正弦波状とするものに限らない。例えば、図２（ｂ）に示すようにローパスフィルタ２４の出力波形が三角波となるように検査データを与えて、歪み率測定部２６においては、三角波が擁する各周波数成分を基本波とした振幅歪みを測定しても良い。また、その他の任意の波形についても、同様に測定を行えば良い。
【００６０】
２５６個の検査用データを、検査用バスＩ／Ｆ部２２の内部に停止時間ＳＴｎと同様にデータテーブルとして保持し、読み出すようにしても良い。また、検査用バスＩ／Ｆ部２２に入力データバッファを設けて、検査開始前に、検査制御部２３から検査用バスＩ／Ｆ部２２に一括して送信するようにしても良い。
また、スレーブアドレスについても、同様に、検査用バスＩ／Ｆ部２２に入力アドレスバッファを設けて、検査開始前に、検査制御部２３から検査用バスＩ／Ｆ部２２に検査対象となるスレーブアドレス及びサブアドレスの設定を一括して送信し、以降は、設定された全ての検査対象について検査用バスＩ／Ｆ部２２が順次自動的に検査を行うように構成しても良い。
検査手段は、ロウパスフィルタの出力波形の歪み率を測定するものに限らず、例えば、出力波形を描画データとして取り込んで、正常な場合における出力波形の描画データとの差異（ずれ）を検出することで検査を行うもので構成しても良い。
【００６１】
検査用データは、必ずしもＩＩＣバスにおいて取り得るデータ値域の最小値−最大値間で出力せずとも、所定値及び上限値を適当な値に設定して、データ値域の一部の範囲のみについて検査するようにしても良い。
また、ＤＳＰの演算処理能力に余裕がある場合には、各クロック停止時間ＳＴｎをデータテーブル２２ａとして保持する代わりに、リアルタイムで演算して求めるようにしても良い。
また、検査用クロック信号出力手段は、ＤＳＰで構成するものに限らず、ＣＰＵ（マイクロコンピュータ）で構成しても良く、その場合、検査制御部２３と検査用クロック信号出力手段とを一体に構成しても良い。
テレビ制御用のＩＣに限ることなく、ＩＩＣバスを用いている回路であれば適用が可能である。
【００６２】
【発明の効果】
本発明は以上説明した通りであるので、以下の効果を奏する。
請求項１記載のＩＩＣバス回路の検査システムによれば、検査用クロック信号出力手段が、各検査用データを送信する毎にクロック信号の出力を停止させ、その停止時間を適宜変化させて、通常のデータ伝送に使用されるクロック信号とは異なる検査用クロック信号をＩＩＣバスに出力することで、スレーブ回路のローパスフィルタより出力される信号波形を、検査に適した波形にすることができる。そして、検査手段が、出力信号波形に基づいて電圧制御特性を検査することで、従来のようにデータ１ビット毎に電圧信号レベルを測定する方式に比較して、極めて短時間で測定を完了することができる。
【００６３】
請求項２記載のＩＩＣバス回路の検査システムによれば、検査装置が検査データを所定値から順次増加させた後に順次減少させるように出力すると共に、検査用クロック信号出力手段がローパスフィルタの出力信号波形を略正弦波状にする。そして、検査手段が、その出力信号波形の例えば振幅歪み率を測定し、その歪み率が一定以下であれば電圧制御特性は良好であると判定することで、検査を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例における電気的構成を示す機能ブロック図
【図２】検査用データの出力間隔が一定の場合で、（ａ）はＤ／Ａコンバータの出力波形を示し、（ｂ）はローパスフィルタの出力波形を示す
【図３】検査用データの出力間隔を変化させた場合の図２相当図
【図４】略正弦波状のローパスフィルタ出力を得るように、クロック信号の停止時間を決定する原理を説明する図
【図５】検査用バスインターフェイス部のメインルーチンの処理内容を示すフローチャート
【図６】１周期データ設定処理ルーチンの処理内容を示すフローチャート
【図７】停止時間設定処理ルーチンの処理内容を示すフローチャート
【図８】クロック信号（ａ）に同期してサブアドレス及びデータ（ｂ）を出力する場合のタイミングチャートであり、（ｃ）は（ａ）及び（ｂ）の一部を拡大して示す図
【図９】従来技術を示す図１相当図
【図１０】従来の検査用データの出力パターンを示す図
【符号の説明】
２はスレーブ回路、３はＩＩＣバス、５はＤ／Ａコンバータ、１０は出力端子、２１は検査装置、２２は検査用バスインターフェイス部（検査用クロック信号出力手段，ＤＳＰ）、２２ａはデータテーブル、２５はＦＦＴアナライザ（検査手段）、２６は歪み率測定部（検査手段）を示す。
【図１】
0003552943.tif 000007
【図２】
0003552943.tif 000008
【図３】
0003552943.tif 000009
【図４】
0003552943.tif 000010
【図５】
0003552943.tif 000011
【図６】
0003552943.tif 000012
【図７】
0003552943.tif 000013
【図８】
0003552943.tif 000014
【図９】
0003552943.tif 000015
【図１０】
0003552943.tif 000016