(57)【特許請求の範囲】
【請求項１】
光を電気信号に変換する光電変換素子群と、該光電変換素子で発生した信号電荷を順次転送する垂直ＣＣＤおよび水平ＣＣＤと、該水平ＣＣＤからの光信号電荷が送られてくる浮遊拡散層をリセットするためのリセットトランジスタと、該光信号電荷を検知増幅する出力回路とを有する２次元ＣＣＤ型固体撮像素子において、
前記ＣＣＤ型固体撮像素子は、過剰電荷排出用の基板電圧を印加する基板電圧発生回路と前記リセットトランジスタのゲートにパルス電圧を印加するリセットパルス発生回路とを前記半導体基板上に内蔵し、前記ＣＣＤ型固体撮像素子の外部から前記出力回路の電源電圧値と等しいかそれより高い正の電源及び前記垂直ＣＣＤの転送パルスの最低電圧値と等しいかそれより低い負の電源の供給を受けると共に、前記基板電圧又は前記パルス電圧は、前記ＣＣＤ型固体撮像素子外部からのパルスと前記正又は負の電源とを用いて前記ＣＣＤ型固体撮像素子の内部において発生されることを特徴とする２次元ＣＣＤ型固体撮像素子。
【請求項２】
光を電気信号に変換する光電変換素子群と、該光電変換素子で発生した信号電荷を順次転送する垂直ＣＣＤおよび水平ＣＣＤと、該水平ＣＣＤからの光信号電荷が送られてくる浮遊拡散層をリセットするためのリセットトランジスタと、該光信号電荷を検知増幅する出力回路とを１つの半導体基板上に有する２次元ＣＣＤ型固体撮像素子において、
前記ＣＣＤ型固体撮像素子は、過剰電荷排出用の基板電圧を印加する基板電圧発生回路と前記リセットトランジスタのゲートにパルス電圧を印加するリセットパルス発生回路とを前記１つの半導体基板上に有し、前記出力回路の電源電圧値と等しいかそれより高い正の電源及び前記垂直ＣＣＤの転送パルスの最低電圧値と等しいかそれより低い負の電源の供給を受けると共に、前記基板電圧又は前記パルス電圧は、前記ＣＣＤ型固体撮像素子の外部からのパルスと前記正又は負の電源を用いて前記ＣＣＤ型固体撮像素子の内部において発生されることを特徴とする２次元ＣＣＤ型固体撮像素子。
【請求項３】
光を電気信号に変換する光電変換素子群と、該光電変換素子で発生した信号電荷を順次転送する垂直ＣＣＤおよび水平ＣＣＤと、該水平ＣＣＤからの光信号電荷が送られてくる浮遊拡散層をリセットするためのリセットトランジスタと、該光信号電荷を検知増幅する出力回路とを有する２次元ＣＣＤ型固体撮像素子において、
前記ＣＣＤ型固体撮像素子は、過剰電荷排出用の基板電圧を印加する基板電圧発生回路と前記リセットトランジスタのゲートにパルス電圧を印加するリセットパルス発生回路とを前記半導体基板上に内蔵し、かつ、前記出力回路の電源電圧値と等しいかそれより高い正の電源入力端子及び前記垂直ＣＣＤの転送パルスの最低電圧値と等しいかそれより低い負の電源入力端子を有すると共に、前記基板電圧又は前記パルス電圧は、前記ＣＣＤ型固体撮像素子外部からのパルスと前記正又は負の電源とを用いて前記ＣＣＤ型固体撮像素子の内部において発生されることを特徴とする２次元ＣＣＤ型固体撮像素子。
【請求項４】
光を電気信号に変換する光電変換素子群と、該光電変換素子で発生した信号電荷を順次転送する垂直ＣＣＤおよび水平ＣＣＤと、該水平ＣＣＤからの光信号電荷が送られてくる浮遊拡散層をリセットするためのリセットトランジスタと、該光信号電荷を検知増幅する出力回路とを有する２次元ＣＣＤ型固体撮像素子において、
前記ＣＣＤ型固体撮像素子は、過剰電荷排出用の基板電圧を印加する基板電圧発生回路と前記リセットトランジスタのゲートにパルス電圧を印加するリセットパルス発生回路とを前記半導体基板上に内蔵し、かつ、前記出力回路の電源電圧値と等しいかそれより高い正の電源入力端子及び前記垂直ＣＣＤの転送パルスの最低電圧値と等しいかそれより低い負の電源入力端子を有すると共に、前記基板電圧又は前記パルス電圧は、前記ＣＣＤ型固体撮像素子の外部からのパルスと前記正又は負の電源の供給を受けて前記ＣＣＤ型固体撮像素子の内部において発生することを特徴とする２次元ＣＣＤ型固体撮像素子。
【請求項５】
前記ＣＣＤ型固体撮像素子には、更にアース電源が供給されることを特徴とする請求項１から４の何れかに記載の２次元ＣＣＤ型固体撮像素子。
【請求項６】
前記正の電源は、出力回路用の電源として用いられることを特徴とする請求項１から４の何れかに記載の２次元ＣＣＤ型固体撮像素子。
【請求項７】
前記負の電源は、保護回路のウエル電圧用の電源として用いられることを特徴とする請求項１から４の何れかに記載の２次元ＣＣＤ型固体撮像素子。
【請求項８】
光を電気信号に変換する光電変換素子群と、該光電変換素子で発生した信号電荷を順次転送する垂直ＣＣＤおよび水平ＣＣＤと、該水平ＣＣＤからの光信号電荷が送られてくる浮遊拡散層をリセットするためのリセットトランジスタと、該光信号電荷を検知増幅する出力回路とを有する２次元ＣＣＤ型固体撮像素子を用いたカメラにおいて、
前記ＣＣＤ型固体撮像素子は、過剰電荷排出用の基板電圧を印加する基板電圧発生回路と前記リセットトランジスタのゲートにパルス電圧を印加するリセットパルス発生回路とを前記半導体基板上に内蔵し、前記ＣＣＤ型固体撮像素子の外部から前記出力回路の電源電圧値と等しいかそれより高い正の電源及び前記垂直ＣＣＤの転送パルスの最低電圧値と等しいかそれより低い負の電源の供給を受けると共に、前記基板電圧又は前記パルス電圧は、前記ＣＣＤ型固体撮像素子外部からのパルスと前記正又は負の電源とを用いて前記ＣＣＤ型固体撮像素子の内部において発生されることを特徴とする２次元ＣＣＤ型固体撮像素子を用いたカメラ。
【請求項９】
前記カメラは、タイミング発生器をＣＣＤ型固体撮像素子の外部に有することを特徴とする請求項８記載の２次元ＣＣＤ型固体撮像素子を用いたカメラ。
【請求項１０】
前記カメラは、タイミング発生器をＣＣＤ型固体撮像素子の内部に有することを特徴とする請求項８記載の２次元ＣＣＤ型固体撮像素子を用いたカメラ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はＣＣＤ型撮像素子に関し、特に容易で低消費電力な駆動ができ、また低消費電力かつ低雑音な出力回路を有する２次元ＣＣＤ型撮像素子に関する。
【０００２】
【従来の技術】
従来、家庭用ビデオカメラ等に用いられる固体撮像素子には、ＣＣＤ型固体撮像素子が広く用いられている。このような従来のＣＣＤ型固体撮像素子は図１５に示すインタ−ライン型と呼ばれる素子構成をもち、表１に示す駆動条件で駆動がなされ、図１６に示す構成によりカメラシステムの中で用いられる。
図１５において、１は光電変換を行うホトダイオ−ド、２、３はホトダイオ−ドで光電変換された信号電荷を転送するための垂直ＣＣＤ及び水平ＣＣＤ、４は水平ＣＣＤ３と出力回路を仕切るアウトプットゲ−ト、５は水平ＣＣＤ３から信号電荷の送られてくる浮遊拡散層を水平ＣＣＤの転送周期ごとにリセットするためのリセットトランジスタ、６、８はそれぞれ初段ソ−スフォロワ−を構成するドライバトランジスタ、負荷トランジスタ、９、１０はそれぞれ次段ソ−スフォロワ−を構成するドライバトランジスタ、負荷トランジスタである。垂直ＣＣＤ２の中の区切りは１ポリシリコン電極からなる１転送段を、水平ＣＣＤの中の区切りは第１層ポリシリコンと第２層ポリシリコン電極からなる１転送段を示す。また、水平ＣＣＤ３とアウトプットゲ−トを構成する第２層ポリシリコン電極下にはチャネル電圧を低くするためボロンのイオン打ち込みがなされている。また、リセットトランジスタ５は水平ＣＣＤを構成する第１層ポリシリコン電極下と同様のディプレッション型トランジスタからなる。ｖ１、ｖ２、ｖ３、ｖ４は垂直ＣＣＤ２を駆動するための４相のパルスの入力端子、ｈ１、ｈ２は水平ＣＣＤ３を駆動するための２相のパルスの入力端子、ｏｇはアウトプットゲ−トの直流バイアス電圧入力端子、ｒｇはリセットパルス入力端子、ｒｄは浮遊拡散層のリセット電圧入力端子、ｖｇは負荷トランジスタのゲ−ト電圧入力端子、ｏｄは出力回路の電源電圧入力端子、ｓｕｂは基板電圧入力端子、ｗｅｌｌはウェル電圧入力端子、ｖｓｓは保護回路のウェル電圧入力端子、ｏｕｔは信号出力端子である。
【０００３】
ホトダイオ−ド１で光電変換された信号電荷は、ｖ１もしくはｖ３端子に高電圧が印加され一括して垂直ＣＣＤ２に送られ、ついでｖ１からｖ４端子に中電圧と低電圧の電圧レベルをもつ４相のパルスが印加され一行ずつ水平ＣＣＤ３に転送され、その後ｈ１、ｈ２端子に２相のパルスが印加され水平ＣＣＤ３内を順次転送される。水平ＣＣＤ３より浮遊拡散層に転送された信号電荷による電位変化がトランジスタ６、８からなる初段ソ−スフォロワ−により検出され、トランジスタ９、１０からなる次段ソ−スフォロワ−によりｏｕｔ端子に出力される。ついで、ｒｇ端子にリセットパルスが印加されリセットトランジスタ５が導通し、浮遊拡散層はｒｄ端子に印加されリセット電圧にリセットされる。以上の動作が繰り返され、信号が順次出力される。また、ｓｕｂ端子には通常はホトダイオ−ドで生じる過剰電荷を排出するため所定の直流電圧が印加され、動解像度の向上とフリッカ防止を目的とした電子シャッタを実現するため走査の途中で高電圧が印加される。
このような構成と動作を持つＣＣＤ型固体撮像素子は通例表１に示す駆動条件により駆動がなされる。表１は図１５に示した各端子に印加されるパルスと直流バイアス電圧の１例を示すものである。ｗｅｌｌ端子電圧を基準電圧としてｖ１からｖ４端子には暗電流低減のため最低電圧が垂直ＣＣＤｎ層の表面にｐ型反転層が形成される電圧（以下ピンニング電圧）以下とした負値の垂直ＣＣＤ走査パルスが印加され、ホトダイオ−ドから垂直ＣＣＤへの信号電荷転送時には、ｖ１、ｖ３端子には高電圧が印加される。また、ｈ１、ｈ２端子には図１６のタイミング発生器の出力電圧が直接印加される。これは、ドライバを設けることによる不要な消費電力の発生を防ぎ、カメラシステムを低消費電力化するためである。さらに、水平ＣＣＤから出力拡散層への電荷転送をとどこおりなく行うために、ｏｇ端子にはｈ１並びにｈ２端子に印加される水平ＣＣＤ転送パルスの高電圧に等しい電圧が、ｒｄ端子にはアウトプットゲ−ト下のチャネル電圧より十分に高い電圧が印加される。ｒｇ端子の低電圧は浮遊拡散層からの信号電荷の漏れを防ぐために水平ＣＣＤ転送パルスの低電圧に等しく、高電圧は十分に低いオン抵抗を実現するため水平ＣＣＤ転送パルスの高電圧より十分に高い電圧を印加する。また、ｏｄ端子には電圧値数を増やさないためにｒｄ端子と同一電圧が印加される。一方、ｓｕｂ端子に印加される過剰電荷排出用の直流電圧は素子ごとにばらつくため各素子ごとに調整がなされ、電子シャッタ−パルスのための高電圧は素子のばらつきの上限値に設定される。
【０００４】
【表１】
0003597176.tif 000002
以上のＣＣＤ型固体撮像素子は図１６に示す構成によりカメラ内で用いられる。図中、１６１は図１５に示したＣＣＤ型固体撮像素子、１６２はＣＣＤ型固体撮像素子１６１を駆動するためのタイミング発生器、１６３は各パルスの電圧値を所定の値とするためのドライバ、１６４はＣＣＤ型固体撮像素子１６１の出力から雑音を除去するための相関二重サンプリング回路、１６５は信号の出力レベルに応じて電圧利得を変える自動利得制御回路、１６６はＡ／Ｄ変換器、１６７はディジタル信号処理回路、１６８はＤ／Ａ変換器、１６９はカメラのバッテリ−１７０からカメラ各部に必要な電圧を供給するＤＣ−ＤＣ変換器である。タイミング発生器１６２、相関二重サンプリング回路１６４と自動利得制御回路１６５、ディジタル信号処理装置１６７、Ａ／Ｄ変換器１６６、Ｄ／Ａ変換器１６８は、それぞれ単一電源で動作する単一チップの集積回路から成る。
ＣＣＤ型固体撮像素子１６１はタイミング発生器１６２でタイミングを発生しＤＣ−ＤＣ変換器１６９により電圧の供給されたドライバ１６３により所定の電圧値にしたパルスと、ＤＣ−ＤＣ変換器１６９から供給される直流電圧により駆動され、素子からの出力信号は相関２重サンプリング回路１６４と自動利得制御回路１６５により雑音除去・利得制御後、Ａ／Ｄ変換器１６６によりディジタル信号に変換されディジタル信号処理装置１６７で信号処理がなされ、再びＤ／Ａ変換器１６８によりアナログ信号に変換されＴＶ信号となる。
なお、この種のＣＣＤ型固体撮像素子については、例えば、テレビジョン学会技術報告、１３巻、１１号、ｐｐ．６１−７２（１９８９．２）、テレビジョン学会技術報告、１２巻、１３号、ｐｐ．３１−３６（１９８８．２）において、さらに、この種のＣＣＤ型固体撮像素子をもちいたカメラのディジタル信号処理装置についてはアイ・エス・エス・シィ−・シィ−・  ダイジェスト  オブ  テクニカル  ペ−パ−ズ  第２５０頁から第２５１頁（１９９１）（ＩＳＳＣＣ  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ  ｐｐ．２５０−２５１（１９８７））において論じられている。
【０００５】
【発明が解決しようとする課題】
上記従来技術は、ＣＣＤ型固体撮像素子の駆動に使い勝手の改善や低消費電力化の考慮がされておらず、撮像素子の使い勝手が悪く、カメラの低消費電力化が困難である。さらに、撮像素子内の出力回路の低消費電力化・低雑音化が難しいという問題があった。すなわち、第１に、周辺回路の単一電源化が進む中で、図１５に示したＣＣＤ型撮像素子の駆動には表１に示す多値の電圧レベルを持つパルスと直流電圧が必要でありこれらを発生するドライバ１６３とＤＣ−ＤＣ変換器１６９をカメラシステムの中に設けなければならなかった。これがＣＣＤ型撮像素子を扱いにくいものとする一因となっていた。さらに、信号処理回路のディジタル化によりカメラの無調整化が進む中で、ｓｕｂ端子に印加される過剰電荷排出用の直流電圧を素子ごとに調整しなければならない点も、ＣＣＤ型撮像素子を扱いにくいものとする他の一因となっていた。
【０００６】
また、第２に、カメラの低消費電力化を目指し、タイミング発生器１６２や信号処理装置１６７の電源電圧は現状の５Ｖから３．３Ｖ、さらには１．５Ｖと低電圧化が図られている。しかし、高速転送が必要な水平ＣＣＤ３の駆動電圧を下げることは困難である。従って、タイミング発生器１６２の出力電圧をｈ１、ｈ２端子に印加して水平ＣＣＤ３を駆動することが困難となり、水平ＣＣＤを駆動するためのドライバをカメラシステム内に設ける必要が有った。このようにドライバ部を撮像素子外部に設けるとドライバと撮像素子の配線容量や撮像素子のピン容量等の寄生容量を駆動するための無効電力が発生し、カメラの低消費電力化をはばむ一因となっていた。さらに、上述した多値電圧を発生するＤＣ−ＤＣ変換１６９の電力は下げることができず、これが、カメラの低消費電力化をはばむ他の一因となっていた。
さらに、第３に、タイミング発生器１６２の０〜５Ｖの出力電圧をｈ１、ｈ２端子に印加し、水平ＣＣＤ３を駆動しているために、水平ＣＣＤのチャネル電圧が高く、ｒｄ端子電圧が高くなる。この結果、ｒｄ端子と等しい電圧に設定される出力回路の電源電圧であるｏｄ端子電圧も高くなり、出力回路で発生する消費電力が大きくなっていた。さらに、電源電圧が高いために、チャネル長の短いトランジスタを用いることが困難であり雑音が大きいという問題も生じていた。  従って、本発明の第１の目的は、駆動が容易で使い勝手の良いＣＣＤ型固体撮像素子を提供することにある。
また、本発明の第２の目的は、カメラの低消費電力化が可能なＣＣＤ型撮像素子を提供することにある。
さらに、本発明の別の目的は、出力回路の電源電圧を下げ、低消費電力かつ低雑音のＣＣＤ型固体撮像素子の出力回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記第１、第２の目的を達成するための本発明のＣＣＤ型固体撮像素子は、例えば図１に示すように、外部から複数個のまたは単一のトリガパルスと正、負の２電源の供給を得て、垂直ＣＣＤ、水平ＣＣＤ、リセットトランジスタ、および出力回路をトリガパルスの入力により所定のパルス電圧および直流電圧により駆動する電圧発生回路（１１〜１７）を少なくとも内蔵することとする。
あるいはさらに上記正、負の２電源は、上記出力回路の電源電圧値と等しい正電源値（ＶＤＤ）と、上記垂直ＣＣＤの転送パルスの最低電圧値と等しい負電源値（Ｖｓｓ）を有することとする。
またあるいはその上に、上記電圧発生回路は、上記出力回路の第１導電型のＭＯＳトランジスタと同一形成による第１導電型のＭＯＳトランジスタと、上記光電変換素子表面の第２導電型の第２の不純物層の形成とともにソースドレイン拡散層を形成する第２導電型のＭＯＳトランジスタとを相互に接続した相補型ＭＯＳトランジスタの構成を備えることとする。
ここで、上記電圧発生回路は相補型ＭＯＳトランジスタの構成を備えることとし、該電圧発生回路は、正電源とアース電源間またはアース電源と負電源間、または正電源と負電源間に第１と第２の相補形ＭＯＳトランジスタの構成を備え、それぞれの相補形ＭＯＳトランジスタのゲート相互を接続して入力点とし、それぞれの相補形ＭＯＳトランジスタのソースドレイン間の接続点を出力点とし、第１の相補形ＭＯＳトランジスタの入力点にトリガパルスを入力し、第１と第２の相補形ＭＯＳトランジスタの出、入力点を相互に接続し、第２の相補形ＭＯＳトランジスタの出力点をこれらの回路の出力点とするパルス発生回路の構成を備えることとすれば、電圧発生回路を低電力化する上で好ましい。
ここで、正の入力トリガパルスにより上記のパルス発生回路で負の出力パルスを発生させるため、負電源供給のパルス発生回路の場合、該パルス発生回路の入力点は、容量を介して外部パルス端子と、またクランプダイオードを介して負電源端子とそれぞれ接続されるようにすればよい。
上記電圧発生回路として垂直ＣＣＤ転送パルス発生回路の場合は、例えば図３に示すように、アース電源と上記負電源間に上記のパルス発生回路を有して、トリガパルスの入力により上記負電源値の出力パルスを発生し、該出力パルスを垂直ＣＣＤに印加するようにすればよい。
あるいは垂直ＣＣＤに上記負電源値、正電源値、および低い電圧値の３値のパルスを印加する垂直ＣＣＤ３値パルス発生回路については、例えば図４に示すように、アース電源と負電源間、および正電源とアース電源間に上記のパルス発生回路を有して、トリガパルスの入力によりそれぞれ上記負電源値の出力パルスを発生する垂直ＣＣＤ転送パルス発生回路と、上記正電源値の出力パルスを発生する垂直ＣＣＤ読み出しパルス発生回路とを備えるとともに、両回路の出力を切り替えるスイッチ回路を有してその出力を垂直ＣＣＤに印加するようにすればよい。
【０００８】
上記第２、第３の目的を達成するための電圧発生回路として、水平ＣＣＤに印加する水平ＣＣＤ転送パルス発生回路について、例えば図５に示すように、アース電源と負電源間に上記のパルス発生回路を有するとともに、その出力に電圧振幅制限手段を有して、トリガパルスの入力により上記負電源値パルスより電圧振幅を制限した負電圧パルスを発生させて水平ＣＣＤに印加することとした。
パルス電圧をリセットトランジスタのゲートに印加するリセットパルス発生回路については、例えば図６に示すように、、上記正電源とアース電源間に上記のパルス発生回路を有してトリガパルスの入力によりこれを電圧増幅してパルス電圧を発生し、これを上記ゲートに印加するようにすればよい。
出力電圧を下げて第３の目的を達成するため、リセット電圧発生回路については、例えば図７に示すように、正電源とアース電源間に上記パルス発生回路を有するとともに、該パルス電圧を昇圧して平滑する手段を備え、トリガパルスの入力により該昇圧電圧をリセットトランジスタのドレインに印加することとする。
【０００９】
ここで、上記のパルス電圧を昇圧する手段としては、正電源とアース電源との間のパルス発生回路の出力点に容量の一方の端子を接続し、該容量の他方の端子と正電源との間をダイオード接続するとともに、該他方の端子と出力端子をダイオード接続した構成を備えるようにすればよい。
【００１０】
また第１の目的を達成するために、過剰電圧排出用として基板に電圧を印加するための基板電圧発生回路については、正電源と負電源間に上記のパルス発生回路を有するとともに、基板用直流電源を有し、上記パルス発生回路の出力点と基板との間に容量を接続し、かつ、該基板と上記基板用直流電源とをディプレッショントランジスタから成るスイッチを介して接続する構成を有するようにすればよい。ディプレッショントランジスタを用いることにより電圧降下を小さくでき、パルス発生回路の出力点と基板との間を容量結合することにより、高速で高い電圧を基板に印加できる。
ここで、基板用直流電源としては、例えば図９に示すように正電源をそのまま利用するか、または例えば図１３のように、正電源の供給を得て基板に印加する直流電圧を発生する回路と該直流電圧を調整する手段を備えて、調整された直流電圧を基板への印加出力とするようにしてもよい。
この場合に基板に印加する直流電圧を発生する回路としては、上記正電源電圧を昇圧した電圧から基板に印加する直流電圧を降圧により発生させるものとし、また直流電圧を調整する手段としては、電圧調整手段を備えたバイアス電圧発生回路の電圧をもとに上記降圧電圧を調整するようにすれば素子内部で基板電圧の調整ができ、使い勝手がよくなる。
垂直ＣＣＤに正電源電圧以上の読み出し電圧を印加する垂直ＣＣＤ３値パルス発生回路については、例えば図１０のように、さきの垂直ＣＣＤ３値パルス発生回路の正電源とアース電源間の第１と第２の相補型ＭＯＳトランジスタから成るパルス発生回路に、該パルス発生回路と同一の構成の第３と第４の相補型ＭＯＳトランジスタから成る構成を上記正電源とアース電源間に付加し、さらに第３の相補型トランジスタのゲート相互を接続した入力点を第２の相補型ＭＯＳトランジスタの出力点に接続し、第４の相補型ＭＯＳトランジスタのソースドレイン間を接続した出力点を容量を介して垂直ＣＣＤに結合する構成を付加すればよい。
【００１１】
上記第３の目的を達成するための出力回路としては、複数段の増幅器構成を有する場合において、次段以降のドライバトランジスタの基板不純物濃度を初段ドライバトランジスタの基板不純物濃度より低くすることとする。
【００１２】
上記第１、第２の目的を達成するための本発明のＣＣＤ型固体撮像素子において、外部から単一のトリガパルスと正、負の２電源の供給を得て動作する素子では、例えば図１４のように上記単一の外部トリガパルスを基本クロックとして該基本クロックから所望のタイミングの複数個のトリガパルスを発生し、該トリガパルスにより内蔵の電圧発生回路を駆動するタイミング発生器を内蔵するものとする。
そして、内蔵のタイミング発生器が上述の電圧発生回路にトリガパルスを与えるものとすればよい。
【００１３】
【作用】
本発明で、外部からトリガパルスと正、負の２電源の供給を得て、所定の電圧レベルのパルスや所定の直流電圧を発生させる電圧発生回路をＣＣＤ型撮像素子内に内蔵すれば、従来外部電源として多種の電圧レベルの電源を要していたのに対して電源の種類数の低減をもたらすことが可能になる。
この場合に本発明では、上記の２電源値や内蔵回路の形成に関して次のような点に着眼した。すなわち、
ＣＣＤ型撮像素子の駆動用として大きな電流駆動能力を必要とされる電源電圧の中で、出力回路の電源電圧は最高の正電圧値を有するものであり、垂直ＣＣＤの転送パルスの最低電圧は最低の負電圧値を有する。
集積回路の昇圧回路は通常電流駆動能力が小さいから、このような最高の正電圧値や最低の負電圧値を正、負の電源値とすることにより、かつ外部からトリガパルスを得ることにより、ＣＣＤを駆動するための所定の電圧のパルスと直流電圧を低消費電力で発生させることが可能となる。
さらに内蔵集積回路として消費電力を低減するために、相補形ＭＯＳトランジスタで回路を構成することが望ましいが、出力回路の第１導電型のＭＯＳトランジスタの形成とともに上記相補形ＭＯＳトランジスタの第１導電型のＭＯＳトランジスタを形成し、光電変換素子表面の第２導電型の第２の不純物層の形成とともに上記相補形ＭＯＳトランジスタの第２導電型のＭＯＳトランジスタのソースドレイン拡散層を形成することにより、ＣＣＤ型撮像素子を形成するための製造工程を何等変更することなく上記相補形ＭＯＳトランジスタを形成することが可能になる。
このような着眼による電源値や回路形成を採用することにより、垂直ＣＣＤ、水平ＣＣＤ、リセットトランジスタおよび出力回路を所定のパルス電圧および直流電圧で駆動する消費電力の少ない電圧発生回路をＣＣＤ型固体撮像素子と一緒に形成するようにして具合よく内蔵することが可能になる。
以上のようなわけで、本発明によれば、素子外に図１６に示したような、従来要したドライバ１６３を設ける必要がなくなり、また、ＤＣ−ＤＣ変換器１６９は正、負の２電圧を撮像素子に供給するだけでよいことになる。この結果、ＣＣＤ型固体撮像素子の使い勝手がよくなる。また、ＤＣ−ＤＣ変換器の供給する電圧値数が減ったことにより、カメラの低消費電力化も可能になる。
【００１４】
さらに、ＣＣＤ撮像素子内に外部電源により基板に印加される直流電圧を発生する回路を設けるとともに、この直流電圧を調整する手段を設け、素子内部で電圧の調整を行うことにより、カメラシステムを作成する際には調整が不要となる。この結果、ＣＣＤ型固体撮像素子の使い勝手がよくなる。
また、水平ＣＣＤ転送パルス発生回路はタイミング発生器からのパルスをトリガ−として所定の電圧レベルのパルスを図１５のｈ１、ｈ２端子に印加する。この結果、タイミング発生器の電源電圧が下がっても、素子外部にドライバを設ける必要がない。したがって、ドライバにおける無効電力の発生もなく、図１６におけるタイミング発生器１６２や信号処理装置１６７の電源電圧を低減し、カメラの低消費電力化を図れる。
あるいは、水平バッファ回路の少なくとも低電圧を負とすることにより、水平ＣＣＤ下のチャネル電圧が低くなり、図１５におけるｒｄ端子電圧を下げられる。さらに、ｒｄ端子電圧をｏｄ端子電圧から昇圧回路により発生させることにより、素子外部から供給される電源数を増加させることなくｏｄ端子電圧をｒｄ端子電圧をより低くすることができる。通例、初段のドライバトランジスタが飽和動作し出力回路が線形範囲で動作するためには、ｏｄ端子電圧はｒｄ端子電圧より初段のドライバトランジスタのしきい電圧を引いた値より高い必要がある。したがって、ｏｄ端子電圧を下げるには初段ドライバトランジスタのしきい電圧を高い値とすればよい。しかし、図１５で述べたような次段ドライバが初段ドライバと同一の構造を持つ場合にはトランジスタのしきい電圧が高すぎると次段ドライバトランジスタが十分に導通せず次段の動作が困難となる。そこで、本発明では次段以降のドライバトランジスタの基板不純物濃度を初段のドライバトランジスタの基板不純物濃度より低くし、初段ドライバトランジスタのしきい電圧を高くしｏｄ端子電圧を下げると共に、次段以降のドライバトランジスタのしきい電圧を低くし、線形動作範囲で次段が動作するようにした。以上の結果、出力回路の電源であるｏｄ端子電圧を低くし、低消費電力化ができる。また、電源電圧の低減により短チャネルトランジスタの使用が可能となり低雑音化が図れる。
【００１５】
【実施例】
第１の実施例
本発明の第１の実施例を図１から図９により説明する。図１は第１の実施例の全体構成図、図２（ａ）は第１の実施例の図１のＡ−Ａ’部の断面図、図２（ｂ）は図１のＢ−Ｂ’部分の断面図、（ｃ）はＰチャネルトランジスタに対応する部分の断面図、図３は第１の実施例の垂直ＣＣＤ転送パルス発生回路、図４は第１の実施例の垂直ＣＣＤ３値パルス発生回路、図５は第１の実施例の水平ＣＣＤ転送パルス発生回路、図６は第１の実施例のリセットパルス発生回路、図７は第１の実施例のリセットドレイン電圧発生回路、図８は第１の実施例の出力回路負荷トランジスタのバイアス電圧発生回路、図９は第１の実施例の基板電圧発生回路である。
【００１６】
図１において１から１０は図１５と同様である。但し、リセットトランジスタ５は水平ＣＣＤを構成する第２層ポリシリコン電極下と同様のイオン打ち込みのされたディプレッション型トランジスタからなる。１１は図９に示す基板電圧発生回路、１２は図３に示す垂直ＣＣＤ転送パルス発生回路、１３は図４に示す垂直ＣＣＤ３値パルス発生回路、１４は図５に示す水平ＣＣＤ転送パルス発生回路、１５は図６に示すリセットパルス発生回路、１６は図７に示すリセット電圧発生回路、１７は図８に示す出力回路負荷トランジスタのバイアス電圧発生回路である。Ｖ１、Ｖ２、Ｖ３、Ｖ４は垂直ＣＣＤ２の転送パルスのトリガ−入力端子、Ｖ１Ｒ、Ｖ３Ｒは垂直ＣＣＤ２の読み出しパルスのトリガ−入力端子、Ｈ１、Ｈ２は水平ＣＣＤ３の転送パルスのトリガ−入力端子、ＲＧはリセットパルスのトリガ−入力端子、ＳＵＢは電子シャッタ−パルスのトリガ−入力端子、ＷＥＬＬはウェル電圧入力端子、ＶＤＤは正電源電圧入力端子、Ｖｓｓは負電源電圧入力端子、ＯＵＴは信号出力端子である。タイミング発生器のトリガ−パルスと正、負の２電源から所定の電圧を持つパルスと直流電圧が素子内部で発生し図１５で述べたと同様の動作が行われる。
【００１７】
通例、集積回路内で用いられる昇圧回路は電流駆動能力が小さい。そこで、正電源は大きな電流駆動能力を必要とされる最高電圧以上、負電源は大きな電流駆動能力を必要とされる最低電圧以下とする必要がある。２次元ＣＣＤ型撮像素子の場合、大きな電流駆動能力が必要とされるのは、垂直ＣＣＤ２と水平ＣＣＤ３の転送パルスの高低電圧並びに出力回路の電源電圧である。以上の結果、正電源電圧値は出力回路の電源電圧値より高くすればよい。出力回路の電源には常時貫通電流がながれているので、不用な消費電力を発生させないために、本実施例では、正電源値は出力回路の電源電圧値と等しくした。また、負電源値は垂直ＣＣＤの転送パルスの最低電圧値より低くすれば良い。不用な降圧器を設けなくても良いように、本実施例では、負電源値は垂直ＣＣＤの転送パルスの最低電圧値と等しくした。すなわち、本実施例では、正電源値は出力回路の電源電圧値と等しく、負電源値は垂直ＣＣＤの転送パルスの最低電圧値と等しくすることにより、タイミング発生器のトリガ−パルスと正、負の２電源から所定の電圧を持つパルスと直流電圧を素子内部で容易に発生することが可能となっている。
１１から１７の内臓回路における消費電力を低減するために相補型ＭＯＳトランジスタにより回路を構成することが望ましい。本実施例では、このような相補型のトランジスタをＣＣＤ型撮像素子を形成するための製造工程に何ら変更をすることなく実現している。
図２を用いこの点について説明する。同図（ａ）は図１のＡ−Ａ’部に対応する部分の断面図であり従来と同様である。図中、２０はｎ型基板、２１はｐ型ウェル、２２はスミア電荷等の不要電荷のＣＣＤｎ層２３への混入を防ぐためのｐ型２重ウェル、２４はＣＣＤのポリシリコン電極、２５はホトダイオ−ドｎ層２６から基板への過剰電荷排出を低い電圧で行うためのｎウェル、２７は暗電流を抑圧するためにホトダイオ−ド表面に設けられたｐ＋層、２８は遮光用第２層アルミである。また、同図（ｂ）は図１のＢ−Ｂ’部のｎチャネルトランジスタの断面図であり従来と同様である。図中、２０、２１、２２、２４は図（ａ）と同様であり、２９は配線用の第１層アルミ、３０はｎチャネルＭＯＳトランジスタのｎ型ソ−スドレイン拡散層である。１１から１７の内臓回路を実現するためのｎチャネルＭＯＳトランジスタは図（ｂ）と同様の構造を持つ。図（ｃ）は１１から１７の内臓回路を実現するため新たに設けたｐチャネルＭＯＳトランジスタの断面構造図を示す。２０、２４、２５、２７は図（ａ）と同様で、２９は図（ｂ）と同様である。なお、ｐ＋層２７と配線層２９とのコンタクトは従来例におけるｐ型ウェル２１と配線層２９とのコンタクトと同時に行われる。本実施例では、ｐチャネルトランジスタのソ−スドレイン拡散層をホトダイオ−ド表面に設けられたｐ＋層と兼用することにより、ＣＣＤ型撮像素子を形成するための製造工程に何ら変更をすることなく相補型のトランジスタを実現している。
なお、ｐチャネルトランジスタのしきい電圧を低くしたい場合にはｎ型ウェル２５をｐチャネルトランジスタ下に設けなくても良い。また、水平ＣＣＤの第２層ポリシリコン電極下に打ち込まれるチャネル電圧調整用の通例ボロンからなるイオン打ち込みをポリシリコン電極２４の下に打ち込んでも良い。逆に、しきい電圧を高くしたい場合にはホトダイオ−ドｎ層２６をトランジスタ下に設ければ良い。
さらに、ｎチャネルトランジスタのしきい電圧を小さくしたい場合にはｐ型２重ウェル２２をｎチャネルトランジスタ下に設けなくても良い。
また、本実施例のｐチャネルトランジスタを用いる際にはソ−スドレイン拡散層２７がｎ型基板２０に対し順方向にバイアスされないようにｎ型基板に印加される電圧は正電源より高い電圧としている。
（１）垂直ＣＣＤ転送パルス発生回路
低電圧が負の垂直ＣＣＤの転送パルスを外部からの正のトリガ−パルスにより発生させるにはレベルシフトを行い電圧増幅することが必要である。
図３に第１の実施例の垂直ＣＣＤ転送パルス発生回路を示す。図中、３１は結合容量、３２はクランプダイオ−ド、３３は第１の反転回路を構成するｎチャネルＭＯＳトランジスタ、３４は第１の反転回路を構成するｐチャネルＭＯＳトランジスタ、３５は第２の反転回路を構成するｎチャネルＭＯＳトランジスタ、３６は第２の反転回路を構成するｐチャネルＭＯＳトランジスタである。
外部からの正のパルスはダイオ−ド３２により負電源Ｖｓｓにクランプされた入力点Ａに結合容量３１を介し電圧シフトして伝達される。ついで、第１の反転回路により電圧増幅された後、第２の反転回路で電流増幅され垂直ＣＣＤ転送パルスとなる。外部パルスの電圧振幅は垂直ＣＣＤ転送パルスの電圧振幅より小さいため、第１の反転回路は外部パルスの電圧が高いときに貫通電流が流れる。この貫通電流を小さくし消費電力低減するためには第１の反転回路の電流駆動能力は低くせざるをえず、大容量の垂直ＣＣＤ電極を駆動できない。そこで、本実施例では第２の反転回路を設け、第１の反転回路には高い電流駆動能力がなくても良いようにしている。すなわち、本実施例によれば、入力点が外部パルスと容量により結合し、かつ、負電源にクランプされた第１の反転回路を設けることによりレベルシフトと電圧増幅を行い、第１の反転回路の出力を入力とする第２の反転回路を設けることで消費電力の低い垂直ＣＣＤ転送パルス発生器を実現している。
なお、ダイオ−ド３２は図２のｐ型ウェル２１内にｎ型拡散層を設けることにより容易に実現できる。さらに、クランプはダイオ−ド接続されたＭＯＳトランジスタで行っても良い。
（２）垂直ＣＣＤ３値パルス発生回路
本実施例では垂直ＣＣＤ転送パルスを発生する負電源回路と読み出しパルスを発生する正電源回路を設け、この２つの回路の出力をスイッチにより切り替えることにより垂直ＣＣＤ３値パルスを発生させる。
図４に第１の実施例の垂直ＣＣＤ３値パルス発生回路を示す。図中、４１は結合容量、４２はクランプダイオ−ド、４３、３７は第１の反転回路を構成するｎチャネルＭＯＳトランジスタ、４４、３８は第１の反転回路を構成するｐチャネルＭＯＳトランジスタ、４５、３９は第２の反転回路を構成するｎチャネルＭＯＳトランジスタ、４６、４０は第２の反転回路を構成するｐチャネルＭＯＳトランジスタで、４１から４６で構成される回路あるいは３７から４０で構成される回路は図３と同様の回路である。また、４７は垂直ＣＣＤ転送パルス発生回路と垂直ＣＣＤ電極間のスイッチとなるｎチャネルＭＯＳトランジスタ、４８は読み出しパルス発生回路と垂直ＣＣＤ電極間のスイッチとなるｐチャネルＭＯＳトランジスタである。なお、ｎチャネルＭＯＳトランジスタ４７のウェルは第２の反転回路の出力に接続され基板効果によるしきい電圧の増加を防いでいる。負値の垂直転送パルスを発生する転送パルス発生回路は負電源とアース電源間に設けられ、転送パルス発生回路を構成するＭＯＳトランジスタ４３から４６の各端子間電圧はＶｓｓ以下となる。また、正値の読み出しパルスを発生する読み出しパルス発生回路は正電源とアース電源間に設けられ、読み出しパルス発生回路を構成するＭＯＳトランジスタ３７から４０の各端子間電圧がＶＤＤ以下となる。
【００１８】
垂直ＣＣＤ２の読み出しパルスのトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が印加されている時はノ−ドＢの電圧はＶＤＤ、ノ−ドＣの電圧は０Ｖとなっている。この結果、ｎチャネルＭＯＳトランジスタ４７が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接続されたノ−ドＤに印加される。一方、ゲ−ト接地されたｐチャネルＭＯＳトランジスタ４８のソ−スドレインには０Ｖもしくは負電源電圧Ｖｓｓが印加されているので導通することはない。ついで、転送パルスが０Ｖとなった状態でトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が掛ると、ノ−ドＢが０ＶとなりｎチャネルＭＯＳトランジスタ４７が非導通となる。一方、ノ−ドＣがＶＤＤとなりｐチャネルＭＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に接続されたノ−ドＤにＶＤＤが印加される。すなわち、ノードＢの電圧がＶＤＤとなりｎチャネルＭＯＳトランジスタ４７が導通している時には０からＶｓｓの転送パルスが垂直ＣＣＤ電極に接続されたノードＤに印加され、読み出しパルス発生回路の出力となるノードＣの電圧は０Ｖとなっている。この結果、ｐチャネルＭＯＳトランジスタ４８のソース・ドレイン間電圧は最大でもＶｓｓとなる。また、ノードＣがＶＤＤとなりｐチャネルＭＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に接続されたノードＤにＶＤＤが印加される時には、垂直ＣＣＤ転送パルスを発生する負電源回路の出力は０Ｖとなっている。この結果、ｎチャネルＭＯＳトランジスタ４７のソース・ドレイン間電圧は最大でもＶＤＤとなる。
以上述べたように、本実施例によれば垂直ＣＣＤ３値パルスを垂直ＣＣＤ転送パルスを発生する負電源回路と読み出しパルスを発生する正電源回路を設け、この２つの回路の出力をスイッチにより切り替えることにより、各ＭＯＳトランジスタのソ−スドレイン間電圧をＶＤＤもしくはＶｓｓと低い値としながら３値パルスを発生することができる。
また、ＭＯＳトランジスタ４７をｎチャネル、ＭＯＳトランジスタ４８をｐチャネルで構成し、各ＭＯＳトランジスタのオフ時のゲート電圧を接地電圧としたことにより、次のような作用効果がある。すなわち、ノードＢの電圧がＶＤＤとなりｎチャネルＭＯＳトランジスタ４７が導通している時には０からＶｓｓの転送パルスが垂直ＣＣＤ電極に接続されたノードＤに印加される。この時、読み出しパルス発生回路の出力となるノードＣの電圧は０Ｖとなっている。以上の結果、ゲートに０Ｖを加えることにより、ｐチャネルＭＯＳトランジスタ４８を非導通とすることができ、そのゲート・ソース間電圧は０Ｖ、ゲート・ドレイン間電圧は最大でもＶｓｓとできる。また、読み出しパルス発生回路の出力であるノードＣの電圧がＶＤＤとなりｐチャネルＭＯＳトランジスタ４８が導通すると、垂直ＣＣＤ電極に接続されたノードＤにＶＤＤが印加される。この時、垂直ＣＣＤ転送パルスを発生する負電源回路の出力は０Ｖとなっている。以上の結果、ゲート電圧を０Ｖとすることにより、ｎチャネルＭＯＳトランジスタ４７を非導通にすることができ、そのゲート・ソース間電圧は０Ｖ、ゲート・ドレイン間電圧は最大でもＶＤＤにすることができる。したがってオフ時の各スイッチＭＯＳトランジスタのゲート・ドレイン間電圧とゲート・ソース間電圧をＶＤＤもしくはＶｓｓと低い値としながら３値パルスを発生することができる。
（３）水平ＣＣＤ転送パルス発生回路
本実施例の水平ＣＣＤ転送パルスは出力回路のリセット電圧と電源電圧を下げるためにその最低電圧を負としている。さらに、その最低電圧は無効な電圧領域を生じないようにチャネル電圧を低くするためのイオン打ち込みがなされた水平ＣＣＤの第２層ポリシリコン電極下のピンニング電圧より高い値とする。この結果、水平ＣＣＤ転送パルス最低電圧は垂直ＣＣＤ転送パルスの最低電圧より高い負の値となる。一方、その電圧振幅は消費電力低減のため通例垂直ＣＣＤ転送パルスより小さい。そこで、本実施例では水平ＣＣＤの転送パルスを外部からの正のトリガ−パルスをレベルシフトした後負電源回路の電圧振幅を制限することにより発生させる。
図５に第１の実施例の水平ＣＣＤ転送パルス発生回路を示す。図中、５１は結合容量、５２はクランプダイオ−ド、５３は第１の反転回路を構成するｎチャネルＭＯＳトランジスタ、５４は第１の反転回路を構成するｐチャネルＭＯＳトランジスタ、５５は第２の反転回路を構成するｎチャネルＭＯＳトランジスタ、５６は第２の反転回路を構成するｐチャネルＭＯＳトランジスタで、５１から５６で構成される回路は図３と同様の回路である。また、５７は、パルスの負電圧を制限するためのｐチャネルＭＯＳトランジスタ、５８、５９はｐチャネルＭＯＳトランジスタ５７のゲ−トにバイアス電圧を与えるｐチャネルＭＯＳトランジスタ、６０、６１、６２はバイアス電圧発生回路を構成するｎチャネルＭＯＳトランジスタである。なお、ｎチャネルＭＯＳトランジスタ６０、６１、６２のウェルはそれぞれのソ−スに接続され各トランジスタのしきい電圧は等しくなっている。Ｈ１、Ｈ２端子に印加されたトリガ−パルスにより発生したパルスは、ｐチャネルＭＯＳトランジスタ５７により負電圧が制限され、水平ＣＣＤ転送パルスとなる。第２の反転回路の出力が０Ｖの時ノ−ドＥはバイアス電圧発生回路のバイアス電圧からｐチャネルＭＯＳトランジスタ５９のしきい電圧だけ高い値となっている。第２の反転回路の出力がＶｓｓとなるとトランジスタ５７のドレインもしくはソ−スとゲ−ト間の容量結合により、ノ−ドＥの電圧は低くなる。この後、ノ−ドＥの電圧がある電圧以下になるとトランジスタ５８が導通し、ノ−ドＥはバイアス電圧発生回路のバイアス電圧よりｐチャネルＭＯＳトランジスタ５８のしきい電圧だけ低い値にクランプされる。この結果、第２の反転回路の出力はノ−ドＥよりｐチャネルＭＯＳトランジスタ５７のしきい電圧だけ高い値、すなわち、バイアス電圧発生回路のバイアス電圧と等しい値に制限される。本実施例によれば水平ＣＣＤの転送パルスを外部からの正のトリガ−パルスをレベルシフトした後負電源回路の電圧振幅を制限することにより発生させる事ができる。
【００１９】
なお、パルスの高電圧を制限するにはトランジスタ５７から５９をｎチャネルＭＯＳトランジスタとし所望のバイアス電圧を与えれば良い。
また、パルスの電圧を制限するために電源電圧に電圧リミッタ−を掛けても良い。
（４）リセットパルス発生回路
本実施例ではアウトプットゲ−トの直流バイアス電圧は水平ＣＣＤ転送パルスの高電圧である０Ｖとする。また、リセットトランジスタ５はアウトプットゲ−トを構成する第２層ポリシリコン電極下と同様のディプレッション型トランジスタからなる。この結果、浮遊拡散層からの信号電荷の漏れを防ぐためにはリセットパルスの低電圧は０Ｖ以下であれば良い。そこで、本実施例では正電源と０Ｖを２電源とする回路によりリセットパルスを発生させている。
図６に第１の実施例のリセットパルス発生回路を示す。図中、６３は第１の反転回路を構成するｎチャネルＭＯＳトランジスタ、６４は第１の反転回路を構成するｐチャネルＭＯＳトランジスタ、６５は第２の反転回路を構成するｎチャネルＭＯＳトランジスタ、６６は第２の反転回路を構成するｐチャネルＭＯＳトランジスタで、６３から６６で構成される回路は図３と同様の回路である。本実施例によればリセットパルスは外部からの正のトリガ−パルスを電圧増幅することにより発生させる事ができる。
（５）リセット電圧発生回路
本実施例では出力回路の電源電圧を下げるためにリセット電圧を出力回路の電源電圧と別にし、リセット電圧を出力回路の電源電圧から昇圧により発生させる。
【００２０】
図７に第１の実施例のリセット電圧発生回路を示す。図中、６３から６６は図６と同様であり、７１はチャ−ジポンプ用容量、７２、７３はダイオ−ド接続されたｎチャネルＭＯＳトランジスタである。なお、ｎチャネルＭＯＳトランジスタ７２のウェルは電源ＶＤＤに接続され基板効果によるしきい電圧の上昇を防いでいる。トリガパルスによるチャ−ジポンプにより、正電源電圧ＶＤＤからｎチャネルＭＯＳトランジスタのしきい電圧だけ降下した直流電圧の約２倍がリセット電圧となる。本実施例によれば出力回路の電源電圧よりリセット電圧を昇圧により発生させることにより、何ら外部から供給される電源数を増加させることなく出力回路の電源電圧をリセット電圧より低い電圧にすることができる。
なお、高いリセット電圧を得るためにしきい電圧の低いｎチャネルＭＯＳトランジスタが必要なときには図２（ｂ）の構造で２重ｐウェルを設けない構造のトランジスタを用いれば良い。
（６）負荷トランジスタバイアス電圧発生回路
図８に負荷トランジスタバイアス電圧発生回路を示す。図中、８１、８２、８３はバイアス電圧発生回路を構成するｎチャネルＭＯＳトランジスタである。なお、ｎチャネルＭＯＳトランジスタ８１、８２、８３のウェルはそれぞれのソ−スに接続され各トランジスタのしきい電圧は等しくなっている。電源電圧はダイオ−ド接続されたトランジスタにより１／３に分圧され負荷のバイアス電圧となる。なお、バイアス電圧は必要に応じ自由に設定できることは言うまでもない。
（７）基板電圧発生回路
ｎ型基板２０には常時は過剰電圧排出用の直流電圧を印加し、電子シャッタ動作時には高い正電圧を印加する必要がある。本実施例ではこの高い電圧を外部のトリガ−パルスより電圧増幅したパルスを容量結合により基板に印加し発生させている。
図９に第１の実施例の基板電圧発生回路を示す。図中、９１は結合容量、９２はクランプダイオ−ド、９３は第１の反転回路を構成するｎチャネルＭＯＳトランジスタ、９４は第１の反転回路を構成するｐチャネルＭＯＳトランジスタ、９５は第２の反転回路を構成するｎチャネルＭＯＳトランジスタ、９６は第２の反転回路を構成するｐチャネルＭＯＳトランジスタで、９１から９６で構成される回路は図３と同様の回路である。また、９７は第２の反転回路と基板間の結合容量、９９は基板容量、９８は基板に印加される直流電圧ＶＤＤと基板間のスイッチである。なお、スイッチ９８はＣＣＤを構成していると同様のｎチャネルディプレッションＭＯＳトランジスタからなる。ＳＵＢ端子に印加される電圧が低いときにはノ−ドＦの電圧はＶＤＤとなり、スイッチ９８が導通し基板電圧はＶＤＤとなる。一方、ノ−ドＧはＶｓｓとなっている。ＳＵＢ端子に印加される電圧が高くなると、まず、ノ−ドＦがＶｓｓとなりスイッチ９８が閉じる。この後、ノ−ドＧがＶｓｓからＶＤＤとなり、基板電圧は（ＶＤＤ−Ｖｓｓ）の電圧を容量９７と基板容量９９で容量分割した値だけ上昇する。本実施例では以上述べたように容量結合により昇圧を行うことにより高速で基板に高い電圧を印加できる。また、スイッチとしてＣＣＤを構成しているｎチャネルディプレッションＭＯＳトランジスタを用いることにより電圧降下なくＶＤＤを基板に印加し、かつ、昇圧が可能となっている。
なお、シャッタ−パルスの振幅を大きくするために結合容量を大きくしたいときには結合容量を素子外部に設けても良い。
また、シャッタ−パルスの振幅を大きくする必要のないときは低電圧側電源Ｖｓｓを０Ｖとしても良い。
さらに、スイッチ９８が非導通となったときゲ−トドレイン間にかかる高電圧が問題となるときには図中Ｈ部に図５で述べたと同様の電圧リミッタを設ければ良い。これによりスイッチ９８のゲ−トにかかる低電圧はソ−ス電圧がＶＤＤのときスイッチが非導通となる最低電圧とすることができ、ゲ−トドレイン間電圧の低減が可能となる。
【００２１】
以上の本実施例によれば、単一レベルの外部パルスと正、負の２電源により駆動でき、使い勝手が良く、カメラの低消費電力化を可能とする２次元ＣＣＤ型固体撮像素子を提供できる。また、外部パルスから負値の水平ＣＣＤ駆動パルスを発生させる回路、出力回路の電源電圧からリセット電圧を発生する昇圧回路を内蔵することにより出力回路の電源電圧を低くでき、低消費電力かつ低雑音の出力回路を実現できる。
第２の実施例
第１の実施例の垂直ＣＣＤ３値パルス発生回路では読み出しパルスの電圧がＶＤＤであり電圧値が不足する場合がある。本実施例は正電源電圧ＶＤＤを垂直ＣＣＤの駆動電極に印加後さらに容量結合により昇圧を行うことにより正電源電圧以上の読み出し電圧を実現したものである。
図１０に第２の実施例の垂直ＣＣＤ３値パルス発生回路を示す。図中、４１から４７、４８、３７から４０は図４と同様である。１０４は第３の反転回路を構成するｎチャネルＭＯＳトランジスタ、１０５は第３の反転回路を構成するｐチャネルＭＯＳトランジスタ、１０６は第４の反転回路を構成するｎチャネルＭＯＳトランジスタ、１０７は第４の反転回路を構成するｐチャネルＭＯＳトランジスタ、１０３は昇圧の為のダイオ−ド接続されたｎチャネルＭＯＳトランジスタ、１０２は昇圧パルスを伝達するためのゲ−ト接地されたｐチャネルＭＯＳトランジスタ、１０１は第４の反転回路と垂直ＣＣＤ電極との結合容量である。
垂直ＣＣＤの読み出しパルスのトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛っているときはノ−ドＢの電圧はＶＤＤ、ノ−ドＣ、Ｉの電圧は０Ｖとなっている。この結果、ｎチャネルＭＯＳトランジスタ４７が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接続されたノ−ドＤに印加される。一方、ゲ−ト接地されたｐチャネルＭＯＳトランジスタ４８のソ−スドレインには０Ｖもしくは負電源電圧Ｖｓｓが印加されているので導通することはない。さらに、ｐチャネルＭＯＳトランジスタ１０２のドレインも０Ｖであり導通することはなく、そのソ−スはフロ−ティングとなり、結合容量１０１は転送パルスの負荷となることはない。ついで、転送パルスが０Ｖとなった状態でトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が印加されると、ノ−ドＢが０ＶとなりｎチャネルＭＯＳトランジスタ４７が非導通となる。一方、ノ−ドＣがＶＤＤとなりｐチャネルＭＯＳトランジスタ４８が導通し垂直ＣＣＤ電極に接続されたノ−ドＤはＶＤＤからトランジスタ１０３のしきい電圧分だけ降下した電圧が印加される。この後、ノ−ドＩが０ＶからＶＤＤとなり、ｐチャネルＭＯＳトランジスタ１０２が導通し、この電圧変化により結合容量１０１を介しノ−ドＤの電圧がさらに上昇する。以上述べたように、本実施例によれば正電源電圧ＶＤＤを垂直ＣＣＤの駆動電極に印加後さらに容量結合により昇圧を行うことにより正電源電圧以上の読み出し電圧を実現できる。
なお、読み出しパルスの振幅を大きくするために結合容量を大きくしたいときには結合容量を素子外部に設けても良い。
第３の実施例
通例、初段のドライバトランジスタが飽和動作し出力回路が線形範囲で動作するためには、出力回路電源電圧はリセット電圧より初段のドライバトランジスタのしきい電圧引いた値より高い必要がある。従って、出力回路電源電圧を下げるには初段ドライバトランジスタ６のしきい電圧を大きな値とすれば良い。しかし、図１５で述べたような次段ドライバ９が初段ドライバ６と同一の構造を持つ従来例の場合にはトランジスタのしきい電圧が高すぎると次段ドライバトランジスタが十分に導通せず次段の動作が困難となる。そこで、本実施例では次段以降のドライバトランジスタの基板不純物濃度を初段のドライバトランジスタの基板不純物濃度より低くし、次段以降のドライバトランジスタのしきい電圧を低くし、線形動作範囲で次段が動作するようにした。
図１１に第３の実施例の出力回路構成図を示す。図中、１１１、１１２は初段ソ−スフォロワ−を構成するドライバトランジスタ、負荷トランジスタ、１１３、１１４は次段ソ−スフォロワ−を構成するドライバトランジスタ、負荷トランジスタ、１１５、１１６は終段ソ−スフォロワ−を構成するドライバトランジスタ、負荷トランジスタ、１１７は図８で述べた負荷トランジスタのバイアス電圧発生回路、１１９は図２（ｂ）で述べた光電変換部と同様のｎ型基板２０上に形成されたｐウェル２１と２重ｐウェル２２の形成領域、１１８はｐウェル２１と同じ深さを持ちやや濃度の高い第３のｐウェルの形成領域である。２重ｐウェル層はスミア抑圧のため高濃度に設定されている。初段ソ−スフォロワ−の出力電圧は初段ドライバトランジスタ１１１の大きなしきい電圧による電圧降下により低い電圧となる。一方、次段及び終段のドライバトランジスタ１１３、１１５のしきい電圧は０Ｖに近い小さな値で、しきい電圧による電圧降下は少なく各段の入力電圧と出力電圧はほぼ等しく、次段及び終段の動作が困難となることはない。本実施例によれば次段以降のドライバトランジスタ１１３、１１５の基板不純物濃度を初段のドライバトランジスタ１１１の基板不純物濃度より低くすることにより、次段以降の動作範囲を困難にすることなく初段における高いしきい電圧による大きな電圧降下を実現し、電源電圧を低め、低消費電力、かつ、低雑音の出力回路を実現できる。
なお、本実施例では出力回路の周波数特性改善を目的としてソ−スフォロワ−が３段構成の場合を述べたが、段数は２段以上であれば本発明の効果は同様にえられる。
また、電子シャッタ−時の誤動作を防ぐため第３のｐウェル１１８をｐウェル２１と同じ深さでやや高濃度としたが、誤動作が問題とならないときは、第３のｐウェル１１８をｐウェル２１と同一構造にすれば良い。
さらに、負荷トランジスタ１１２、１１４、１１６は１１９と同一構造のウェル内に形成しても良い。
また、ドライバトランジスタ１１３、１１５を分離されたウェル内に形成し、そのウェルを各ソ−スフォロワ−の出力に接続し基板効果をなくすことにより、各トランジスタのしきい電圧をさらに０Ｖに近づけることができる。
第４の実施例
第１の実施例では基板にかかる過剰電圧排出用の直流電圧は正電源ＶＤＤとした。しかし、従来例で説明したようにこの直流電圧は素子ごとにばらつき調整が必要である。そこで、本実施例においては、ＶＤＤより昇圧した電圧から基板にかかる直流電圧を降圧により発生させ、この降圧器に電圧を調整する手段を付加したものである。
本発明の第４の実施例を図１２から図１３により説明する。図１２は第４の実施例の全体構成図、図１３は第４の実施例の基板電圧発生回路である。図１２において１から１０、１２から１７は図１と同様である。１２１は図１３に示す基板電圧発生回路である。また、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ１Ｒ、Ｖ３Ｒ、Ｈ１、Ｈ２、ＲＧ、ＳＵＢ、ＷＥＬＬ、ＶＤＤ、Ｖｓｓ、ＯＵＴも図１と同様である。タイミング発生器のトリガ−パルスと正、負の２電源から所定の電圧を持つパルスと直流電圧が素子内部で発生し図１７で述べたと同様の動作が行われる。  図１３で、９１から９９は図９と同様、１３９は図７と同様の直流昇圧回路、１３１から１３４はバイアス電圧を発生するためのｎチャネルＭＯＳトランジスタ、１３５はバイアス電圧を調整するためのフュ−ズ、１３７は昇圧した電圧をバイアス電圧に応じ降下させ直流の基板電圧を発生させるＣＣＤを構成していると同様のｎチャネルディプレッションＭＯＳトランジスタ、１３８はトランジスタ１３７にわずかなバイアス電流を流すための負荷トランジスタ、１３６は負荷トランジスタ１３８にバイアス電圧を供給する図８と同様の回路である。
昇圧回路１３９の出力電圧は１３１から１３４により発生したバイアス電圧よりｎチャネルディプレッションＭＯＳトランジスタ１３７のしきい電圧の絶対値だけ高い電圧に降下され基板直流電圧となる。負荷１３８より供給されるバイアス電流は基板に高い電圧が発生した際の誤動作を防いでいる。さらに、電圧降下をｎチャネルディプレッションＭＯＳトランジスタで行うことにより電源電圧ＶＤＤ以下のバイアス電圧を与えてもＶＤＤ以上の基板電圧を発生することが可能となっている。また、スイッチ９８はＶＤＤ以上の電圧を伝達するためそのウェルを基板電圧発生回路の出力に接続し基板効果によるしきい電圧上昇を防いでいる。本回路の他の動作は図９と同様である。基板電圧の調整は必要に応じフュ−ズ１３５を切断することにより可能となっている。フュ−ズを切断することにより、ノ−ドＪの電圧が上昇し基板電圧は高くなる。本実施例によればＶＤＤより昇圧した電圧から基板にかかる直流電圧を降圧により発生させ、この降圧器に電圧を調整する手段を付加することにより、素子内部で基板電圧調整ができ、ＣＣＤ型撮像素子の使い勝手が良くなる。
第５の実施例
第１の実施例では各端子に外部からトリガ−パルスを印加しなければならず、カメラシステムを構築するにはタイミング発生器と２次元ＣＣＤ型素子の配線を行わなければならない。本実施例はこのような煩雑さを回避するためタイミング発生器も内蔵した例である。
図１４に第５の実施例の構成図を示す。図中、１から１７は図１と同様で、１４１はタイミング発生器１４２の電源を外部の正電源ＶＤＤから発生させる降圧回路である。外部の基本クロックから各パルスのタイミングパルスがタイミング発生器１４２により発生し、図１と同様にこのパルスと正、負の電源から所定の電圧レベルのパルスと直流電圧が発生し、図１と同様の動作が行われる。本実施例によれば、単一の外部パルスと正、負の２電源とア−スにより駆動でき、使い勝手の良い２次元ＣＣＤ型固体撮像素子を提供できる。
【００２２】
以上の実施例では、インタ−ラインＣＣＤ型撮像素子の例を述べたが、本発明は、ＣＣＤ型撮像素子の具体的構成に依らず、フレ−ムインタ−ライン型、フレ−ムトランスファ−型、チャ−ジスィ−プ型等のＣＣＤ型撮像素子でも同様に実施できる。
また、本発明は、垂直ＣＣＤ並びに水平ＣＣＤの具体的構成に依らず例えば、水平ＣＣＤが２本並列に設けられたＣＣＤ型撮像素子でも同様の効果がある。  以上の結果、第１の実施例については表２で示す駆動条件で駆動がなされ、図１７に示す構成によりカメラシステムの中で用いられる。また第５の実施例については表３で示す駆動条件で駆動がなされ、図１８に示す構成によりカメラシステムの中で用いられる。何れも従来の表１に示されたものより電源電圧の種類が非常に少なくなっていることがわかる。
【００２３】
【表２】
0003597176.tif 000003
【００２４】
【表３】
0003597176.tif 000004
【発明の効果】
本発明によれば、ＣＣＤ型撮像素子で、外部のドライバが不用となり、外部のＤＣ−ＤＣ変換器の供給する電源数も減り、かつ、カメラシステムを作成する際に基板に印加する直流電圧を調整する必要がないので使い勝手が良くなる。さらに、ＤＣ−ＤＣ変換器から供給する電源数が減り、タイミング発生器の電源電圧を下げても素子外部に水平ＣＣＤを駆動するためのドライバを素子外部に設ける必要がないので、カメラの低消費電力化を図れる。また、出力回路のリセット電圧を下げ、さらに、リセット電圧より出力回路の電源電圧を下げることができるので、出力回路の消費電力と低雑音化を図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の全体構成を示す図である。
【図２】図１のＡ−Ａ’、Ｂ−Ｂ’に対応する部分並びにｐチャネルＭＯＳトランジスタの断面構造を示す図である。
【図３】図１の垂直ＣＣＤ転送パルス発生回路を示す回路図である。
【図４】図１の垂直ＣＣＤ３値パルス発生回路を示す回路図である。
【図５】図１の水平ＣＣＤ転送パルス発生回路を示す回路図である。
【図６】図１のリセットパルス発生回路を示す回路図である。
【図７】図１のリセット電圧発生回路を示す回路図である。
【図８】図１の出力回路負荷トランジスタのバイアス電圧発生回路を示す回路図である。
【図９】図１の基板電圧発生回路を示す回路図である。
【図１０】本発明の第２の実施例の垂直ＣＣＤ３値パルス発生回路を示す回路図である。
【図１１】本発明の第３の実施例の出力回路構成を示す図である。
【図１２】本発明の第４の実施例の全体構成を示す図である。
【図１３】図１２の基板電圧発生回路を示す図である。
【図１４】本発明の第５の実施例の全体構成を示す図である。
【図１５】従来のＣＣＤ型固体撮像素子の全体構成を示す図である。
【図１６】従来のＣＣＤカメラブロック図である。
【図１７】第１の実施例のＣＣＤ型固体撮像素子のＣＣＤカメラブロック図である。
【図１８】第５の実施例のＣＣＤ型固体撮像素子のＣＣＤカメラブロック図である。
【符号の説明】
１…ホトダイオ−ド、      ２…垂直ＣＣＤ、      ３…水平ＣＣＤ、
４…アウトプットゲ−ト、  ５…リセットゲ−ト、
６、１１１…初段ソ−スフォロワ−ドライバトランジスタ、
８、１１２…初段ソ−スフォロワ−負荷トランジスタ、
９、１１３…次段ソ−スフォロワ−ドライバトランジスタ、
１０、１１４…次段ソ−スフォロワ−負荷トランジスタ、
１１、１２１…基板電圧発生回路、    １２…垂直ＣＣＤ転送パルス発生回路、
１３…垂直ＣＣＤ３値パルス発生回路、１４…水平転送パルス発生回路、
１５…リセットパルス発生回路、      １６…リセット電圧発生回路、
１７…負荷ゲ−トバイアス発生回路、  ２０…ｎ型基板、
２１…ｐ型ウェル、        ２２…ｐ型２重ウェル、  ２３…垂直ＣＣＤｎ層、
２４…ポリシリコン電極、  ２５…ｎウェル、    ２６…ホトダイオ−ドｎ層、
２７…表面ｐ＋層、        ２８…遮光用第２層アルミ、
２９…配線用第１層アルミ、３０…ｎ型拡散層、
３１、４１、５１、７１、９１、９７、１０１…結合容量、
３２、４２、５２、９２…クランプダイオ−ド、
３３、４３、３７、５３、６３、９３…第１反転回路ｎチャネルトランジスタ、
３４、４４、３８、５４、６４、９４…第１反転回路ｐチャネルトランジスタ、
３５、４５、３９、５５、６５、９５…第２反転回路ｎチャネルトランジスタ、
３６、４６、４０、５６、６６、９６…第２反転回路ｐチャネルトランジスタ、
４７…ｎチャネルトランジスタスイッチ、
４８、１０２…ｐチャネルトランジスタスイッチ、
５７…ｐチャネルトランジスタ電圧リミッタ、
５８、５９…電圧リミット用ｐチャネルトランジスタ、
６０、６１、６２、８１、８２、８３、１３１、１３２、１３３、１３４…バイアス電圧発生回路ｎチャネルトランジスタ、
７２、７３、１０３…昇圧回路ｎチャネルトランジスタ、
９８…ｎチャネルディプレッショントランジスタスイッチ、
９９…基板容量、
１０４…第３反転回路ｎチャネルトランジスタ、
１０５…第３反転回路ｐチャネルトランジスタ、
１０６…第４反転回路ｎチャネルトランジスタ、
１０７…第４反転回路ｐチャネルトランジスタ、
１１５…終段ソ−スフォロワ−ドライバトランジスタ、
１１６…終段ソ−スフォロワ−負荷トランジスタ、
１１７、１３６…バイアス電圧発生回路、      １１８…第３ｐウェル、
１１９…ｐウェル２１とｐ型２重ウェル２２の形成領域、１３５…フュ−ズ、
１３７…ｎチャネルディプレッショントランジスタ電圧リミッタ、
１３８…負荷ｎチャネルトランジスタ、        １３９…昇圧回路、
１４１…降圧回路、          １４２…タイミング発生回路、
Ｖ１、Ｖ２、Ｖ３、Ｖ４…垂直ＣＣＤ転送トリガ−パルス入力端子、
Ｖ１Ｒ、Ｖ３Ｒ…垂直ＣＣＤ読み出しトリガ−パルス入力端子、
Ｈ１、Ｈ２…水平ＣＣＤ転送トリガ−パルス入力端子、
ＲＧ…リセットトリガ−パルス入力端子、
ＳＵＢ…電子シャッタトリガ−パルス入力端子、  ＶＤＤ…正電源入力端子、
Ｖｓｓ…負電源入力端子、        ＯＵＴ…信号出力端子、
ＷＥＬＬ…ウェル電圧入力端子、
１６１、１７１、１８１…ＣＣＤ型撮像素子、
１６２…タイミング発生器、
１６３…ドライバ、
１６４…相関二重サンプリング回路、
１６５…自動利得制御回路、
１６６…Ａ／Ｄ変換器、
１６７…ディジタル信号処理回路、
１６８…Ｄ／Ａ変換器、
１６９…ＤＣ−ＤＣ変換器、
１７０…カメラのバッテリー。
【図１】
0003597176.tif 000005
【図２】
0003597176.tif 000006
【図３】
0003597176.tif 000007
【図４】
0003597176.tif 000008
【図５】
0003597176.tif 000009
【図６】
0003597176.tif 000010
【図７】
0003597176.tif 000011
【図８】
0003597176.tif 000012
【図９】
0003597176.tif 000013
【図１０】
0003597176.tif 000014
【図１１】
0003597176.tif 000015
【図１２】
0003597176.tif 000016
【図１３】
0003597176.tif 000017
【図１４】
0003597176.tif 000018
【図１５】
0003597176.tif 000019
【図１６】
0003597176.tif 000020
【図１７】
0003597176.tif 000021
【図１８】
0003597176.tif 000022