(57)【特許請求の範囲】
【請求項１】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、
前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、
該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されていることを特徴とする半導体発光素子。
【請求項２】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体レーザであって、
前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された層厚0.4μｍ以下の単層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、
該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されていることを特徴とする半導体レーザ。
【請求項３】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されている半導体発光素子において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向にＡｌ組成又は不純物濃度が段階的又は連続的に増大していることを特徴とする半導体発光素子。
【請求項４】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されている半導体発光素子又は請求項３に記載の半導体発光素子において、
前記燐化合物半導体層は、ＩｎＧａＰ層を備えていることを特徴とする半導体発光素子。
【請求項５】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されている半導体発光素子又は請求項３から４のいずれかに記載の半導体発光素子において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層は、自然超格子の形成による前記燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層と前記ｐ−ＧａＡｓコンタクト層との価電子帯エネルギ準位が連続に接続されるようにＡｌ組成ｘとＰ組成ｙとが決定されていることを特徴とする半導体発光素子。
【請求項６】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されている半導体発光素子又は請求項３から５のいずれかに記載の半導体発光素子において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層は、Ａｌ組成ｘが前記ｐ−ＧａＡｓコンタクト層との界面からの距離の２乗に比例して変化していることを特徴とする半導体発光素子。
【請求項７】
請求項１から６のいずれかに記載の半導体発光素子又は半導体レーザにおいて、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層は、少なくとも前記燐化合物半導体層側から２０％から５０％の層厚部分までのｐ型ド−パント濃度が８×１０１７ｃｍ−３以上かつ５×１０１９ｃｍ−３以下であることを特徴とする半導体発光素子又は半導体レーザ。
【請求項８】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されている半導体発光素子又は請求項３から７のいずれかに記載の半導体発光素子において、
前記燐化合物半導体層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に形成されたｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）と、
該ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層上に形成されたｐ−ＧａＩｎＰ層とを備えていることを特徴とする半導体発光素子。
【請求項９】
請求項８に記載の半導体発光素子において、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向にＡｌ組成又は不純物濃度が段階的又は連続的に増大していることを特徴とする半導体発光素子。
【請求項１０】
請求項８又は９に記載の半導体発光素子において、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層は、Ａｌ組成ｚが前記ｐ−ＧａＩｎＰ層との界面からの距離の２乗に比例して変化していることを特徴とする半導体発光素子。
【請求項１１】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、
前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、
前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成されることを特徴とする半導体発光素子の製造方法。
【請求項１２】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体レーザの製造方法であって、
前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して層厚0.4μｍ以下の単層、又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、
前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成されることを特徴とする半導体レーザの製造方法。
【請求項１３】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は前記他の燐化合物半導体層を介して第１半導体層と該第１半導体層よりもバンドギャップの大きい第２半導体層とを複数層交互に組み合わせると共に第１半導体層の層厚を徐々に小さくすると同時に第２半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、
前記チャープ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記第１半導体層と前記第２半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。
【請求項１４】
請求項１３に記載の半導体発光素子の製造方法において、
前記チャープ超格子構造体を形成する工程は、基板に対する前記第１半導体層及び前記第２半導体層の格子歪量をそれぞれε１％及びε２％とし、
各第１半導体層及び各第２半導体層の層厚合計をそれぞれｄ１ｎｍ及びｄ２ｎｍとしたとき、関係式
｜ε１｜≦１%、
｜ε２｜≦１%、
｜ε１・ｄ１＋ε２・ｄ２｜／（ｄ１＋ｄ２）≦０．５%
をすべて満足する格子歪を有した第１半導体層及び第２半導体層を形成することを特徴とする半導体発光素子の製造方法。
【請求項１５】
請求項１３又は１４に記載の半導体発光素子の製造方法において、
前記第１半導体層をｐ−ＧａＡｓとすると共に前記第２半導体層をｐ−ＡｌＧａＡｓＰとすることを特徴とする半導体発光素子の製造方法。
【請求項１６】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は前記他の燐化合物半導体層を介して順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、
前記ステップ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。
【請求項１７】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法又は請求項１３から１６のいずれかに記載の半導体発光素子の製造方法において、
前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）を形成する工程と、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層の上にｐ−ＧａＩｎＰ層を形成する工程とを備え、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に第３半導体層と該第３半導体層よりもバンドギャップの大きい第４半導体層とを複数層交互に組み合わせて積層すると共に第３半導体層の層厚を徐々に小さくすると同時に第４半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、
前記チャープ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記第３半導体層と前記第４半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。
【請求項１８】
請求項１７に記載の半導体発光素子の製造方法において、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程は、前記第３半導体層をｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐとすると共に前記第４半導体層をｐ−Ｇａ０．５Ｉｎ０．５Ｐとすることを特徴とする半導体発光素子の製造方法。
【請求項１９】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法又は請求項１３から１６のいずれかに記載の半導体発光素子の製造方法において、
前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）を形成する工程と、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層の上にｐ−ＧａＩｎＰ層を形成する工程とを備え、
前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、
前記ステップ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、
前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることを特徴とする半導体発光素子の製造方法。
【請求項２０】
請求項１３から１９のいずれかに記載の半導体発光素子の製造方法において、
前記ドーパントを添加する工程は、ｐ型のドーパントを５×１０１７ｃｍ−３から５×１０１９ｃｍ−３の範囲内で添加することを特徴とする半導体発光素子の製造方法。
【請求項２１】
請求項２０に記載の半導体発光素子の製造方法において、
前記ドーパントを添加する工程は、少なくとも前記ｐ型のドーパントとしてＺｎを１×１０１８ｃｍ−３から６×１０１８ｃｍ−３の範囲内で添加することを特徴とする半導体発光素子の製造方法。
【請求項２２】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法又は請求項１３から２１のいずれかに記載の半導体発光素子の製造方法において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘを、０＜ｘ≦０．４の範囲内に設定することを特徴とする半導体発光素子の製造方法。
【請求項２３】
ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して単層又は複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成される半導体発光素子の製造方法又は請求項１３から２１のいずれかに記載の半導体発光素子の製造方法において、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘが、少なくとも一部で０．４を越えるとき、ドライエッチングにより前記エッチングを行うことを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特にＡｌＧａＩｎＰ系赤色半導体レーザ等の半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体レ−ザ（ＬＤ）などの半導体発光素子の素子特性や信頼性を向上させるためには、発熱による特性や結晶の劣化を防止することが重要である。そのためには素子抵抗を小さくし、より低電圧で駆動させることが有効である。赤色あるいは青色の半導体レ−ザは光ディスク用の光源として大きな需要が見込まれているが、これらのレ−ザは駆動電圧が高いという問題がある。また、これらの半導体レ−ザにおいては、結晶成長時あるいは素子プロセス時に取り込まれた水素がド−パントを不活性化することが知られており、それによって素子抵抗や駆動電圧が増大するという問題がある。
【０００３】
このような問題を解決する従来例として、ＬＤ素子のｐコンタクト層とｐクラッド層との間に中間の禁制帯幅を有するｐ型半導体層（以下、ヘテロ障壁緩和層という）を導入してヘテロ障壁を緩和し、ホ−ルの注入を容易にし、素子を低電圧動作かつ低抵抗化する例がある。
例えば、特開昭６３−０８１８８４号公報には、「赤色半導体レ−ザ素子」として、ｐ−ＧａＡｓ（ガリウム・ヒ素）コンタクト層とｐ−ＡｌＧａＩｎＰ（アルミニウム・ガリウム・インジウム・リン）クラッド層との間に中間の禁制帯幅を有するｐ−ＧａＩｎＰ中間コンタクト層（ヘテロ障壁緩和層）が導入されたものが記載されている。
【０００４】
この赤色半導体レーザの製造方法としては、まずＭＯＣＶＤ法によりｎ−ＧａＡｓ基板上にｎ−ＧａＡｓ第１バッファ層、ｎ−ＩｎＧａＰ第２バッファ層等を順次成長してダブルへテロウエハを形成する。続いて、ｐ−ＡｌＧａＩｎＰクラッド層とｐ−ＧａＩｎＰ中間コンタクト層とを成長し、写真蝕刻により幅５μｍのストライプ状マスクを形成する。次いで，臭化水素酸と臭素と水との混合液によりエッチングしてストライプ状のｐ−ＧａＩｎＰ中間コンタクト層を形成する。
【０００５】
次に、ｐ−ＡｌＧａＩｎＰクラッド層を途中までエッチングして，メサストライプ（断面形状がメサ状となったストライプ部）を形成する。次いでＰ（燐）とＩｎとの蒸気雰囲気中にてウエハを８００℃程度に加熱保持することにより表面酸化膜を除去した後、ＭＯＣＶＤ法により全面にｐ−ＧａＡｓコンタクト層を成長させることにより、上記赤色半導体レーザが作製される。
【０００６】
同様の構造は、例えば、エレクトロニクス・レターズ（１９８７年、第２３巻、９３８頁−９３９頁）やエレクトロニクス・レターズ（１９９３年、第２９巻、１０１０頁−１０１１頁）に報告されている。一つの例の立体構造を、図３４に示す。この一例のように、ｎ型ＧａＡｓ基板４０１上にｎ型ＡｌＧａＩｎＰクラッド層４０４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸構造活性層４０６、ｐ型ＡｌＧａＩｎＰクラッド層４０８の順に積層され、ｐ型ＡｌＧａＩｎＰクラッド層４０８はメサストライプ状に加工され、そのメサストライプ脇をｎ型ＧａＡｓ電流ブロック層４１２で埋め込まれた構造が多く採用されている。
【０００７】
この構造では、ｎ型ＧａＡｓ電流ブロック層４１２により電流がメサストライプ内のみに注入され、また、そのｎ型ＧａＡｓ電流ブロック層４１２の光吸収の作用により光がメサストライプ内に閉じ込められ、発振閾値低減や効率向上に役立っている。
【０００８】
このＡｌＧａＩｎＰ系半導体レーザの製造方法を、図３５及び図３６を参照して具体的に説明する。
まず、ｎ型ＧａＡｓ基板５０１上に有機金属気相結晶成長法（以下ＭＯＶＰＥ法と略す）や分子線エピタキシ法（ＭＢＥ法）などの結晶成長方法によりｎ型ＡｌＧａＩｎＰクラッド層５０４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸構造活性層５０６、ｐ型ＡｌＧａＩｎＰクラッド層５０８、ｐ型ＡｌＧａＩｎＰエッチングストッパ層５１８、ｐ型ＡｌＧａＩｎＰクラッド層５０８、ｐ型ＧａＩｎＰヘテロバッファ層５０９、ｐ型ＧａＡｓキャップ層５１０を形成する（図３５の（ａ））。
【０００９】
さらに、ｐ型ＧａＡｓキャップ層５１０上にシリコン酸化膜５１５を気相成長法（ＣＶＤ法）により堆積させ、そのシリコン酸化膜５１５をフォトリソグラフィ工程によりストライプ状に加工し（図３５の（ｂ））、そのシリコン酸化膜５１５をエッチングマスクとして、ｐ型ＧａＡｓキャップ層５１０やｐ型ＧａＩｎＰヘテロバッファ層５０９、ｐ型ＡｌＧａＩｎＰクラッド層５０８の途中、ｐ型ＡｌＧａＩｎＰエッチングストッパ層５１８までエッチングし、メサストライプを形成する（図３５の（ｃ））。
【００１０】
なお、エッチングストッパ層５１８は、エッチング深さの制御性や再現性を高めるために設けられる。また、エッチングストッパ層は、ｐ型のＧａＩｎＰまたは低Ａｌ組成ＡｌＧａＩｎＰからなる薄い層が用いられる。これはＡｌ組成が小さいときエッチング速度が遅くなる性質を利用したものである。
メサストライプ形成後、図３５の（ｄ）に示すように、シリコン酸化膜５１５を成長マスクとしてメサストライプの脇のみに選択的にｎ型ＧａＡｓ電流ブロック層５１２を成長する。このときシリコン酸化膜５１５は成長を阻害するマスクとしての働きをする。
【００１１】
次に、図３６の（ａ）に示すように、シリコン酸化膜５１５除去し、その後、図３６の（ｂ）に示すように、全面に渡ってｐ型ＧａＡｓコンタクト層５１１を成長する。その後、ｐ電極５１３およびｎ電極５１４を形成し、劈開により共振器を形成し半導体レーザとして動作する。
同様な構造は、ＡｌＧａＡｓ系半導体レーザにおいても採用されている。ＡｌＧａＩｎＮ系半導体レーザでは、活性層をＩｎＧａＮ／ＧａＮ多重量子井戸構造、クラッド層をＡｌＧａＮまたはＡｌＧａＮとＧａＮとの組み合わせという構造が用いられている。
【００１２】
また、特開平０３−１１６８８６号公報には、「半導体レ−ザ装置」として、上記赤色半導体レ−ザ素子のＧａＩｎＰ中間バンドギャツプ層をＡｌＧａＡｓとすることにより、順方向電圧と直列抵抗の低減したものが記載されている。具体的には、ｐ−ＧａＩｎＰ中間コンタクト層の代わりにＡｌ組成が０．６以上１以内のｐ−ＡｌＧａＡｓ中間コンタクト層をｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラツド層とｐ−ＧａＡｓコンタクト層の間に導入した構造である。
【００１３】
しかしながら、これらの従来の方法では、コンタクト層とクラッド層の間のヘテロ障壁は完全に解消されてはいない。
１９９２年のジャ−ナル・オブ・クリスタルグロ−ス誌１２３巻の１８１ペ−ジから１８７ペ−ジに「ＭＯＣＶＤ成長したＺｎド−プＡｌＧａＩｎＰのＺｎ電気活性度における残留不純物効果」なる論文がある。その論文では、Ｚｎド−プＡｌＧａＩｎＰ結晶成長後に水素などの不純物が結晶中に残留し、Ｚｎを電気的に不活性化することが報告されている。
【００１４】
ｐ−ＡｌＧａＩｎＰクラッド層およびｐ−ＧａＩｎＰ層中に水素が取り込まれると、水素はｐ−ドーパントであるＺｎとＰとの結合を切ってＰと結合するため、Ｚｎの活性化率が低下し、キャリア濃度が低下する。キャリア濃度が低下すると、ｐ−ＧａＡｓコンタクト層とｐ−ＧａＩｎＰ層あるいはｐ−ＧａＩｎＰ層とｐ−ＡｌＧａＩｎＰクラッド層の間に存在するヘテロ障壁の厚さが増大するため、素子の動作電圧や抵抗が増大する。このため、消費電力が増大し、温度特性や信頼性が低下するという問題がある。従って水素などの不純物が結晶中に残留することを考慮すると、これらのヘテロ障壁をさらに小さくすることが重要である。
【００１５】
この従来例の半導体レ−ザにおいて、ヘテロ障壁緩和層付近のバンドプロファイルを、模式図として図３７に示す。
ｐ−ＧａＡｓコンタクト層３０１とヘテロ障壁緩和層であるｐ−ＧａＩｎＰ無秩序層３０２との界面には３７０ｍｅＶの価電子帯のヘテロ障壁３０５があり、ｐ−ＧａＩｎＰ無秩序層３０２とｐ−ＡｌＧａＩｎＰクラッド層３０３との界面には２３０ｍｅＶの価電子帯のヘテロ障壁３０６がある。すなわち、ｐ−ＧａＡｓコンタクト層３０１から注入されたホ−ル３０４は、これらのヘテロ障壁３０５，３０６を乗り越えなければ、発光に寄与できない。
【００１６】
この従来例の半導体レ−ザに順方向電圧を加えると、活性層のｐｎ接合の拡散電位が減少し０になる。その後さらに順方向電圧を加えると、半導体層の抵抗による電圧降下が生じる。しかしながら従来例では、図３８に示すように、ヘテロ障壁３０５とヘテロ障壁３０６によりホ−ル注入が妨げられるため、加えた電圧の大部分がヘテロ障壁緩和層近傍に生じる電位差３２０として消費される。つまり従来例の半導体レ−ザではヘテロ障壁のために駆動電圧が増大してしまう。
【００１７】
水素などの不純物は、結晶中に比較的容易に混入し、ｐド−パントを不活性化する。この時ヘテロ障壁付近のｐ型半導体層のキャリア濃度も低下する。キャリア濃度が低下するとフェルミレベル３０７が変化して実効的なヘテロ障壁の高さや厚さが増大する。そのためホ−ルを注入して発光させるためにはより高い電圧が必要となる。
【００１８】
ヘテロ障壁をさらに小さくした従来例として、例えば、特開平５−１８３２２８号公報には、「半導体発光装置」として、ｐ−ＧａＡｓコンタクト層とｐ−ＧａＩｎＰヘテロ障壁緩和層との間にグレ−ディットなＩｎＧａＡｓＰ層あるいはＡｌＧａＡｓ層を導入して、ヘテロ障壁を解消あるいは減少させた構造が記載されている。
【００１９】
あるいは、特開平１１−８７８３２号公報には、「半導体レ−ザ装置」として、ｐ−ＧａＩｎＰヘテロ障壁緩和層とｐ−ＡｌＧａＩｎＰクラッド層（Ａｌ組成０．５〜０．７）との間に層厚０．１μｍ以下のＡｌ組成を段階的に変えた複数のｐ−ＡｌＧａＩｎＰヘテロ障壁緩和層が導入されたものが記載されている。
あるいは、特開平７−０２２７０１号公報には、「半導体レ−ザ素子」として、ヘテロ障壁緩和層として、ｐ−ＧａＩｎＰ層にＩｎ組成を増やしたｐ−ＧａＩｎＰ歪層を加えた構造により、素子の低抵抗化を図っているものが記載されている。
【００２０】
【発明が解決しようとする課題】
上記の従来技術の中には、ヘテロ障壁の低減のために、ｐ−ＧａＡｓコンタクト層とｐ−ＧａＩｎＰ層との間にｐ−ＡｌＧａＡｓ層を用いたものがある。この従来技術では、Ｖ族元素の異なるｐ−ＡｌＧａＡｓ層とｐ−ＧａＩｎＰ層とのヘテロ界面近傍の結晶中に、不純物や空孔などの欠陥が導入されやすい、あるいはｐ−ＧａＩｎＡｓ格子不整合層が形成され結晶転位が導入されやすいという不都合がある。導入された欠陥は、Ｚｎと対になってＺｎを不活性化するので、ヘテロ界面のキャリア濃度を低下させ、素子抵抗を増大させるという問題を生じさせる。あるいは導入された欠陥は、Ｚｎなどのｐド−パントと対になって活性層に拡散してゆくので、素子の信頼性を低下させるという問題がある。
【００２１】
すなわち、ＭＯＶＰＥやＭＢＥなどの成長装置を用いてｐ−ＧａＩｎＰ層とｐ−ＡｌＧａＡｓ層とを連続して成長する場合、ｐ−ＧａＩｎＰ層からｐ−ＡｌＧａＡｓ層に切り替わる時に、ｐ−ＧａＩｎＰ層の表面を露出した状態で供給する原料をＰからＡｓに切り替えて、表面にＡｓを供給した状態で数十秒〜数分間待機させる。このとき、原料や成長装置に存在する酸素や炭素などの不純物がｐ−ＧａＩｎＰ層の表面に吸着して界面近傍の結晶中に取り込まれる。あるいは、蒸気圧の高いＰがＧａＩｎＰ結晶から脱離して、空孔が導入される。あるいはＡｓ原子がｐ−ＧａＩｎＰ層の表面から取り込まれて、Ｐ原子と置換してｐ−ＧａＩｎＡｓの格子不整合層が界面に形成される。特に、Ａｌを含む結晶は、酸素の取り込みを抑制するために、成長温度を高めているので、Ｐ抜けが生じやすい。
【００２２】
また、従来例のｐ−ＡｌＧａＡｓ層は、ＧａＡｓ基板と０．１３％の格子不整合があるために、圧縮歪を受ける。もともと赤色半導体レ−ザの活性層には発光効率を上げるために大きな圧縮歪が導入されており、ヘテロ障壁緩和層部にＡｌＧａＡｓ層を用いると圧縮歪が蓄積されることになり結晶品質を低下させ、素子の信頼性に悪影響を与える。
【００２３】
さらに、従来例には素子プロセスにも問題がある。通常用いられるｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層（実質のＡｌ組成は０．３５）とＡｌ組成が０．４以上のｐ−ＡｌＧａＡｓヘテロ障壁緩和層を用いた典型的なリッジ型レ−ザの場合、通常の臭化水素系のエッチャントを用いてｐクラッド層部にメサストライプを形成すると、Ａｌ組成の高い層のエッチング速度が大きいため、ｐ−ＡｌＧａＡｓヘテロ障壁緩和層部がサイドエッチングされて、ストライプ部分がリフトオフされてしまう問題が生じる。
【００２４】
あるいはサイドエッチングにより完全にリフトオフされなくても、エッチング後の埋め込み成長時にメサ側壁部に空洞が形成され、素子特性のばらつきが増大したり信頼性が低下したりする問題がある。特に、従来例のｐ−ＡｌＧａＡｓグレ−ディット層を有するレ−ザ用ウエハをメサストライプ形成のためにウエットエッチングする場合は、Ａｌ組成が固定したｐクラッド層部とＡｌ組成が連続に変化したｐ−ＡｌＧａＡｓグレ−ディット層部のエッチング速度を揃えるのが難しいという問題がある。
【００２５】
また、ＩｎＧａＡｓＰグレ−ディット層を用いた場合、ＩｎＧａＡｓＰグレ−ディット層をＧａＡｓ基板に格子整合させるには、ＡｓとＰのＶ族元素の組成制御に高度な技術を必要とするため、安定した再現性が要求される大量生産には適していないという問題がある。
また、他の従来技術としては、単純に、ｐ−ＧａＡｓコンタクト層、ｐ−ＧａＩｎＰヘテロ障壁緩和層、ｐ−ＡｌＧａＩｎＰクラッド層に高濃度のＺｎド−ピングを行って、素子抵抗を低減する方法がある。しかし、そのような方法では、ｐ−ＧａＡｓコンタクト層の成長中にｐクラッド層のＺｎが活性層へ拡散し、著しく素子の特性を低下させるという問題が生じてしまう。
【００２６】
さらに、上記従来例の素子構造をそれぞれ単独に用いても、コンタクト層とクラッド層との間のヘテロ障壁を完全には解消することができない。例えば、前述の特開平５−１８３２２８号公報では、ｐ−ＧａＡｓコンタクト層とｐ−ＧａＩｎＰヘテロ障壁緩和層との間にグレ−ディットなｐ−ＩｎＧａＡｓＰ層あるいはｐ−ＡｌＧａＡｓ層を導入しているが、ｐ−ＧａＩｎＰヘテロ障壁緩和層とｐ−ＡｌＧａＩｎＰクラッド層との間にはヘテロ障壁が存在している。
【００２７】
このように、従来例では、素子構造、結晶成長、素子プロセスに問題があり、歩留まりよく作製するのが困難である。赤色半導体レ−ザは、近年、膨大な需要があり、大量生産が容易に行えることが要求されている。したがって、動作特性や信頼性などの特性を維持したまま、成長後やプロセス後の高い素子歩留まりを実現し、素子作製の費用を低減する必要がある。
【００２８】
本発明は、前述の課題に鑑みてなされたもので、赤色半導体レ−ザ素子等において、ｐ−ＡｌＧａＩｎＰクラッド層又はその上に形成される燐化合物半導体層とｐ−ＧａＡｓコンタクト層との間のヘテロ障壁を低減又は解消すると共に、不純物や空孔等の欠陥や格子不整合層を形成され難くし、さらには動作電圧及び素子抵抗を低くして、良好な温度特性と高い信頼性と生産性とを実現することができる半導体発光素子及びその製造方法を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明は、前記課題を解決するため、以下の構成を採用した。すなわち、本発明の半導体発光素子では、ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有した半導体発光素子であって、前記ｐ型ヘテロ障壁緩和層は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成された複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、前記ｐ−ＧａＡｓコンタクト層が形成されていることを特徴とする。
【００３０】
また、本発明の半導体発光素子の製造方法では、ｐ−ＧａＡｓコンタクト層とｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層（０．１≦ｗ≦１）との間にｐ型ヘテロ障壁緩和層を有する半導体発光素子の製造方法であって、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を形成する工程を備え、前記ｐ−ＧａＡｓコンタクト層は、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に形成されることを特徴とする。
【００３１】
これらの半導体発光素子及びその製造方法では、ｐ型ヘテロ障壁緩和層が、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、ｐ−ＧａＡｓコンタクト層が形成されるので、従来例で用いていたｐ−ＡｌＧａＡｓ層の代わりにｐ−ＡｌＧａＡｓＰ層を用いており、ｐ−ＡｌＧａＡｓＰ層とｐ−ＧａＡｓコンタクト層との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共に格子不整合層が形成され難い。
【００３２】
すなわち、この構造を製造する際、ｐ−ＡｌＧａＩｎＰクラッド層又は燐化合物半導体層（例えば、ｐ−ＧａＩｎＰ層）の表面を露出した状態で供給する原料をＰからＡｓＰに切り替えるので、従来例のように切り替え時にＰが完全になくなるまで長時間待機する必要がない。よって、上記層の表面を露出した状態で待機する時間が、従来構造を成長する場合より、短くて済むので、不純物がｐ−ＡｌＧａＩｎＰクラッド層又は燐化合物半導体層の表面に吸着して結晶中に取り込まれ難くなる。また、本発明では、ｐ−ＡｌＧａＩｎＰクラッド層又は燐化合物半導体層の表面に常にＰが供給されるので、燐化合物半導体結晶からＰの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い構造を有するという利点がある。さらに、ｐ−ＡｌＧａＡｓＰ層は、Ａｌ組成に対し少量のＰを供給することで、さらに容易にＧａＡｓ基板に格子整合できるので、高品質の結晶が得られる利点を有する。
【００３３】
また、本発明の半導体発光素子では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層において、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向にＡｌ組成又は不純物濃度が段階的又は連続的に増大していることが好ましい。
すなわち、本発明の半導体発光素子では、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成又は不純物濃度が、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向に段階的又は連続的に増大しているので、ｐ型ヘテロ障壁緩和層の価電子帯エネルギ準位をｐ−ＧａＡｓコンタクト層からｐ−ＡｌＧａＩｎＰクラッド層又は燐化合物半導体層まで段階的又は連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【００３４】
なお、価電子帯エネルギは、伝導帯と異なり、Ａｌ組成が増大すると単調に減少する。
また、燐化合物半導体層としてｐ−ＧａＩｎＰ層が形成されている場合、ｐ−ＧａＩｎＰ層と接しているｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層の価電子帯エネルギ準位がｐ−ＧａＩｎＰ層の価電子帯エネルギ準位よりやや小さく設計すれば、ｐ−ＧａＡｓコンタクト層から注入されたホ−ルにとっては障壁にはならないが、ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成が高くなる不利益があるので、界面の価電子帯エネルギ準位を一致させるのが望ましい。
【００３５】
また、本発明の半導体発光素子では、前記燐化合物半導体層がＩｎＧａＰ層を備えていることが好ましい。すなわち、半導体発光素子では、ＩｎＧａＰ層がヘテロ障壁を緩和すると共にこの上にｐ−ＡｌＧａＡｓＰ層が形成されるので、ＩｎＧａＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいはｐ−ＧａＩｎＡｓ格子不整合層が形成され難い構造を有するという利点がある。
【００３６】
また、本発明の半導体発光素子では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層は、自然超格子の形成による前記燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層と前記ｐ−ＧａＡｓコンタクト層との価電子帯エネルギ準位が連続に接続されるようにＡｌ組成ｘとＰ組成ｙとが決定されていることが好ましい。
【００３７】
すなわち、基板の面方位、成長条件によっては自然超格子が形成されて燐化合物半導体層（例えば、ｐ−ＧａＩｎＰ層）のバンドギャップエネルギが変化する場合がある。本発明の半導体発光素子では、自然超格子の形成による燐化合物半導体層の価電子帯エネルギ準位の変化に応じて、燐化合物半導体層とｐ−ＧａＡｓコンタクト層との価電子帯エネルギ準位が連続に接続されるようにｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘとＰ組成ｙとが決定されているので、燐化合物半導体層に自然超格子が形成されてバンドギャップエネルギが減少した場合でもヘテロ障壁を減少させることができる。
【００３８】
また、本発明の半導体発光素子では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層において、Ａｌ組成ｘが前記ｐ−ＧａＡｓコンタクト層との界面からの距離の２乗に比例して変化していることが好ましい。
すなわち、この半導体発光素子では、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層において、Ａｌ組成ｘがｐ−ＧａＡｓコンタクト層との界面からの距離の２乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにｐ−ＧａＡｓコンタクト層に接続させることができる。
【００３９】
また、本発明の半導体発光素子では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層において、少なくとも前記燐化合物半導体層側から２０％から５０％の層厚部分までのｐ型ド−パント濃度が８×１０１７ｃｍ−３以上かつ５×１０１９ｃｍ−３以下であることが好ましい。
この半導体発光素子では、界面を含む近傍の範囲（燐化合物半導体層側から２０％から５０％の層厚部分まで）において、キャリア濃度が８×１０１７ｃｍ−３以上かつ５×１０１９ｃｍ−３以下となるので、ヘテロ障壁の厚さが低減され、トンネル効果によってホールが注入されることにより、抵抗をより低減することができる。
【００４０】
また、本発明の半導体発光素子では、前記燐化合物半導体層が、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に形成されたｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）と、該ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層上に形成されたｐ−ＧａＩｎＰ層とを備えていることが好ましい。
この半導体発光素子では、燐化合物半導体層が、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に形成されたｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層と、該ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層上に形成されたｐ−ＧａＩｎＰ層とを備えているので、コンタクト層側だけでなくクラッド層側のヘテロ障壁、すなわちｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層とｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層との界面においてもヘテロ障壁が低減又は解消され、ｐ型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減することができる。
【００４１】
さらに、この半導体発光素子では、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層において、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向にＡｌ組成又は不純物濃度が段階的又は連続的に増大していることが好ましい。
すなわち、この半導体発光素子では、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層に向かった層厚方向にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層のＡｌ組成又は不純物濃度が段階的又は連続的に増大しているので、ｐ型ヘテロ障壁緩和層の価電子帯エネルギ準位をｐ−ＧａＩｎＰ層からｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層まで段階的又は連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【００４２】
また、この半導体発光素子では、前記ｐ−（Ａｌｚ  Ｇａ１−ｚ  ）０．５  Ｉｎ０．５  Ｐ層において、Ａｌ組成ｚが前記ｐ−ＧａＩｎＰ層との界面からの距離の２乗に比例して変化していることが好ましい。
すなわち、この半導体発光素子では、ｐ−（Ａｌｚ  Ｇａ１−ｚ  ）０．５  Ｉｎ０．５  Ｐ層において、Ａｌ組成ｚがｐ−ＧａＩｎＰ層との界面からの距離の２乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにｐ−ＧａＩｎＰ層に接続させることができる。
【００４３】
また、本発明の半導体発光素子の製造方法では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は前記他の燐化合物半導体層を介して第１半導体層と該第１半導体層よりもバンドギャップの大きい第２半導体層とを複数層交互に組み合わせると共に第１半導体層の層厚を徐々に小さくすると同時に第２半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、前記チャープ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記第１半導体層と前記第２半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることが好ましい。
【００４４】
この半導体発光素子の製造方法では、チャープ超格子構造体にｐ型又はｎ型のドーパントを添加した後に、熱アニール処理を施して第１半導体層と第２半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化するので、加熱作用により２つの半導体層が相互拡散すると組成が均一に変化していき、層厚の異なる２種類の層が少しずつ減少あるいは増大するように互い違いに組み合わされているチャープ超格子が無秩序化されて、層厚方向に連続的にエネルギバンドが変化したグレ−ディット半導体層を容易に作製することができる。
【００４５】
また、本発明の半導体発光素子の製造方法では、前記チャープ超格子構造体を形成する工程において、基板に対する前記第１半導体層及び前記第２半導体層の格子歪量をそれぞれε１％及びε２％とし、各第１半導体層及び各第２半導体層の層厚合計をそれぞれｄ１ｎｍ及びｄ２ｎｍとしたとき、関係式
｜ε１｜≦１％、
｜ε２｜≦１％、
｜ε１・ｄ１＋ε２・ｄ２｜／（ｄ１＋ｄ２）≦０．５％
をすべて満足する格子歪を有した第１半導体層及び第２半導体層を形成することが好ましい。
この半導体発光素子の製造方法では、上記関係式をすべて満足する格子歪を有した第１半導体層及び第２半導体層を形成するので、歪を有する半導体層がチャープ型超格子に導入され、歪を解消する効果によって、無秩序化を促進することができるとともに、無秩序化後はほぼ格子整合層となる。
【００４６】
また、本発明の半導体発光素子の製造方法では、前記第１半導体層をｐ−ＧａＡｓとすると共に前記第２半導体層をｐ−ＡｌＧａＡｓＰとすることが好ましい。
すなわち、この半導体発光素子の製造方法では、第１半導体層をｐ−ＧａＡｓとすると共に第２半導体層をｐ−ＡｌＧａＡｓＰとすることにより、これらで構成されたチャープ超格子構造体を無秩序化すればｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーティッド層を容易に形成することができる。
【００４７】
本発明の半導体発光素子の製造方法では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は前記他の燐化合物半導体層を介して順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、前記ステップ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることが好ましい。
【００４８】
この半導体発光素子の製造方法では、ステップ超格子構造体にｐ型又はｎ型のドーパントを添加した後に熱アニール処理を施し、各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化するので、ｐ−ＡｌＧａＡｓＰのステップ超格子が価電子帯エネルギ準位の層厚方向に連続的に変化する波形又は直線形のグレ−ディット構造に変化する。すなわち、ステップ超格子の界面近傍の組成変化は緩やかに連続的であり、ステップ超格子が完全に失われていないグレーディット構造又はステップ超格子が完全に無秩序化された直線型のグレ−ディット構造に変化する。前者の構造は、ド−ピング量や加熱時間が比較的小さくても得られ、ヘテロ界面近傍の価電子帯のヘテロ障壁を低減できる。また、後者の構造は、ド−ピング量や加熱時間と温度を前者の場合よりも大きくすれば、ステップ超格子の界面近傍の組成変化はさらに緩やかになり、最終的にはステップ超格子が完全に無秩序化されて得られる。したがって、本製造方法では、ド−ピング量や加熱時間と温度を制御することで波形から直線形までの所望のグレ−ディット構造が得られる。
【００４９】
また、本発明の半導体発光素子の製造方法では、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）を形成する工程と、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層の上にｐ−ＧａＩｎＰ層を形成する工程とを備え、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に第３半導体層と該第３半導体層よりもバンドギャップの大きい第４半導体層とを複数層交互に組み合わせて積層すると共に第３半導体層の層厚を徐々に小さくすると同時に第４半導体層の層厚を徐々に大きくしてチャープ超格子構造体を形成する工程と、前記チャープ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記第３半導体層と前記第４半導体層とを構成する母体原子の相互拡散を促進させて超格子構造を無秩序化する工程とを備えていることが好ましい。
【００５０】
この半導体発光素子の製造方法では、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程においてもチャープ超格子を無秩序化して、層厚方向に連続的にエネルギバンドが変化したグレ−ディット半導体層を作製することにより、コンタクト層側だけでなくクラッド層側のヘテロ障壁も低減又は解消され、ｐ型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減した素子を作製することができる。
【００５１】
さらに、本発明の半導体発光素子の製造方法では、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程において、前記第３半導体層をｐ−（Ａｌｗ  Ｇａ１−ｗ  ）０．５  Ｉｎ０．５  Ｐとすると共に前記第４半導体層をｐ−Ｇａ０．５Ｉｎ０．５Ｐとすることが好ましい。
【００５２】
この半導体発光素子の製造方法では、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程において、第３半導体層をｐ−（Ａｌｗ  Ｇａ１−ｗ  ）０．５  Ｉｎ０．５  Ｐとすると共に第４半導体層をｐ−Ｇａ０．５Ｉｎ０．５Ｐとすることにより、これらで構成されるチャープ超格子構造体を無秩序化すればｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレーティッド層を容易に形成することができる。
【００５３】
また、本発明の半導体発光素子の製造方法では、前記ｐ型ヘテロ障壁緩和層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層（０＜ｚ≦ｗ）を形成する工程と、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層の上にｐ−ＧａＩｎＰ層を形成する工程とを備え、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程は、前記ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に順次、価電子帯エネルギ準位が層厚方向に段階的に大きくなる複数の半導体層を積層してステップ超格子構造体を形成する工程と、前記ステップ超格子構造体にｐ型又はｎ型のドーパントを添加する工程と、前記ドーパントを添加する工程後に熱アニール処理を施して前記各半導体層を構成する母体原子の相互拡散を促進させて各半導体層界面近傍で組成変化を生じさせ又は超格子構造を無秩序化する工程とを備えていることが好ましい。
【００５４】
この半導体発光素子の製造方法では、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐ層を形成する工程においてもステップ超格子を無秩序化して、層厚方向に連続的にエネルギバンドが変化する波形又は直線形のグレ−ディット半導体層を作製することにより、コンタクト層側だけでなくクラッド層側のヘテロ障壁も低減又は解消され、ｐ型ヘテロ障壁緩和層全体としてさらに動作電圧や抵抗を低減した素子を作製することができる。
【００５５】
また、本発明の半導体発光素子の製造方法では、前記ドーパントを添加する工程において、ｐ型のドーパントを５×１０１７ｃｍ−３から５×１０１９ｃｍ−３の範囲内で添加することが好ましい。
この半導体発光素子の製造方法では、ドーパントを添加する工程において、ｐ型のドーパントを５×１０１７ｃｍ−３から５×１０１９ｃｍ−３の範囲内で添加することにより、チャープ超格子構造の無秩序化又はステップ超格子界面の組成変化を確実に行うことができる。
【００５６】
さらに、本発明の半導体発光素子の製造方法では、前記ドーパントを添加する工程は、少なくとも前記ｐ型のドーパントとしてＺｎを１×１０１８ｃｍ−３から６×１０１８ｃｍ−３の範囲内で添加することが好ましい。
この半導体発光素子の製造方法では、ドーパントを添加する工程において、少なくともｐ型のドーパントとしてＺｎを１×１０１８ｃｍ−３から６×１０１８ｃｍ−３の範囲内で添加することにより、１時間程度の埋め込み成長でグレーディット半導体層が得られるため、グレーディット化のための特別なプロセスを追加する必要が無い。
【００５７】
また、本発明の半導体発光素子の製造方法では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘを、０＜ｘ≦０．４の範囲内に設定することが好ましい。
【００５８】
すなわち、Ａｌ組成ｘが０．４を越えるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層に従来の化学的作用を用いたウェットエッチングを施してメサストライプを形成する場合、エッチング速度がＡｌ組成に大きく依存するために、均一なメサ側部のエッチングが困難である。この半導体発光素子の製造方法では、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘが０＜ｘ≦０．４の低い範囲内であるので、通常のウェットエッチングにより容易にかつ高精度にメサストライプを形成することができる。
【００５９】
また、本発明の半導体発光素子の製造方法では、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上にストライプ状マスクを形成しマスキングされていない領域をエッチングにより除去してメサストライプを形成する工程を備え、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層のＡｌ組成ｘが、少なくとも一部で０．４を越えるとき、ドライエッチングにより前記エッチングを行うことが好ましい。
【００６０】
すなわち、この半導体発光素子の製造方法では、ウェットエッチングでは均一なメサ側部を得ることが困難な０．４を越えるＡｌ組成である場合でも、物理的作用を用いたドライエッチングを用いるので、エッチング速度がＡｌ組成に依存せず、均一なメサ側部のエッチングができる。その結果、メサストライプ側部にウェットエッチングで生じやすい空洞ができないので、素子に不均一な歪みがかからず、素子寿命への悪影響がない。
【００６１】
【発明の実施の形態】
以下、本発明に係る半導体発光素子及びその製造方法の第１実施形態を、図１から図３を参照しながら説明する。
【００６２】
本実施形態の半導体発光素子は、ＡｌＧａＩｎＰ系赤色半導体レーザであって、図１に示す立体構造を有している。この半導体レーザは、図１に示すように、Ｓｉドープｎ型ＧａＡｓ基板１上に、ｎ−ＧａＡｓバッファ層２（層厚０．５μｍ）と、ｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層３（層厚１．２μｍ）と、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ光ガイド層４（層厚０．０５μｍ）と、活性層５としてＧａ０．５８Ｉｎ０．４２Ｐウェル（層厚６ｎｍ：４層）及び（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐバリア（層厚５ｎｍ：３層）からなる歪多重量子井戸層と、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ光ガイド層６（層厚０．０５μｍ）と、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層７（層厚０．２μｍ）と、ｐ−（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐエッチングストッパ（停止）層８（層厚０．０２μｍ）と、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９（層厚１．２μｍ）と、ｐ型ヘテロ障壁緩和層１０（層厚６０ｎｍ）と、ｐ−ＧａＡｓコンタクト層１１（層厚０．３μｍ）と、ｎ−ＧａＡｓ電流ブロック層１２（層厚０．６μｍ）と、ｐ−ＧａＡｓコンタクト層１３（層厚１．０μｍ）と、ｎ電極１４と、ｐ電極１５とからなるリッジ埋め込み構造となっている。
【００６３】
ｎ−ＡｌＧａＩｎＰクラッド層３のド−ピング濃度は、２〜８×１０１７ｃｍ−３であり、ｐ−ＡｌＧａＩｎＰクラッド層９のド−ピング濃度は、２〜８×１０１７ｃｍ−３である。
【００６４】
図２にｐ型ヘテロ障壁緩和層１０の断面構造図を示す。
ｐ型ヘテロ障壁緩和層１０は、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層２１（層厚２０ｎｍ）（燐化合物半導体層）と、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４層（ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層）２２（層厚２０ｎｍ）と、ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層（ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層）２３（層厚２０ｎｍ）とからなる。ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層２１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９と隣接し、ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層２３は、ｐ−ＧａＡｓコンタクト層１１に隣接する。なお、ｐ型ヘテロ障壁緩和層のド−ピング濃度は、５×１０１７ｃｍ−３〜２×１０１８ｃｍ−３である。
【００６５】
本実施形態では、ｐ−ＡｌＧａＡｓＰ層２２及びｐ−ＡｌＧａＡｓＰ層２３のＡｌ組成ｘを０．４及び０．２、Ｐ組成ｙを０．０１４及び０．００７とそれぞれ設定したが、これら組成は少なくとも０＜ｘ≦１、０＜ｙ≦０．２の範囲内に設定される。
【００６６】
次に、本実施形態における半導体レーザの製造方法について、以下に簡単に説明する。
【００６７】
本実施形態の半導体レーザ構造は、３回のＭＯＶＰＥ法で作製される。
まず、１回目の成長として、ｎ型ＧａＡｓ基板１のウエハを硫酸系溶液でエッチングして表面を清浄化した後、ＭＯＶＰＥ反応管中に設置し、ｎ型ＧａＡｓバッファ層２、ｎ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層３、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ光ガイド層４、活性層５、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐ光ガイド層６、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層７、ｐ−（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐエッチングストッパ層８、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９、ｐ型ヘテロ障壁緩和層１０、ｐ−ＧａＡｓコンタクト層１１を順次成長させる。
【００６８】
ｐ−ＡｌｘＧａ１−ＸＡｓ１−ｙＰｙ（０≦ｘ≦１、０≦ｙ≦０．２）層であるｐ−ＡｌＧａＡｓＰ層２２、２３をＭＯＶＰＥ法で成長する場合、Ａｓ、Ｐ原料にはＡｓＨ３、ＰＨ３などの水素化合物を用いる。これらのｐ−ＡｌｘＧａ１−ＸＡｓ１−ｙＰｙ（０≦ｘ≦１、０≦ｙ≦０．２）層のＰ組成ｙは、ＡｓＨ３、ＰＨ３の供給流量をマスフロ−コントロ−ラで制御して行った。また、Ｘ線回折法により、エピ層と基板からの回折ピ−クの差から、エピ層の格子定数あるいはエピ層のＰ組成を得た。さらに、成長温度６５０℃において、エピ層のＰ組成と供給したＡｓＨ３流量とＰＨ３流量の関係から、結晶へのＡｓとＰの取り込み率を求めている。
なお、ＡｓとＰの取り込み率は、ｐ−ＡｌｘＧａ１−ＸＡｓ１−ｙＰｙ層のＡｌ組成には大きく依存しない。
【００６９】
このようにして、供給するＡｓＨ３流量とＰＨ３流量とを制御して、所望のＰ組成を有するｐ−ＡｌｘＧａ１−ＸＡｓ１−ｙＰｙ層を得ている。ｐ−ＧａＩｎＰ層２１からｐ−ＡｌＧａＡｓＰ層２２を成長する時のｐ／ＡｓＰの切り替えのタイミングは、不純物の吸着やＰの脱離を防ぐために、ｐ−ＧａＩｎＰ層２１の表面を露出した状態で待機する時間を、従来構造を成長する場合の１／３以下の時間に短縮している。なお、Ａｓ、Ｐ原料にＴＢＡ（タ−シャルブチルアルシン）、ＴＢＰ（タ−シャルブチルホスフィン）などのＡｓ、Ｐを含む有機化合物を用いてもよい。
【００７０】
反応管から成長済みウエハを取り出した後、該ウエハ上に熱ＣＶＤ法で４００℃の温度でシリコン酸化膜を３００ｎｍの膜厚に堆積する。次に、このシリコン酸化膜をフォトリソグラフィ技術により４μｍ幅のストライプ状にエッチングする。次いで、シリコン酸化膜マスクを使ってｐ−ＧａＡｓコンタクト層１１、ｐ型ヘテロ障壁緩和層１０、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９を選択的にエッチングしてリッジ（メサストライプ）を形成する。このとき、臭化水素系のエッチャントを用いると、ｐ−（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐエッチングストッパ層８でエッチングは停止する。
【００７１】
このウエハを水洗後再び反応管に設置し、２回目の成長で埋め込み層であるｎ型ＧａＡｓ電流ブロック層１２を形成する。その後、反応管から取り出してシリコン酸化膜マスクを除去後、再び反応管に設置して３回目の成長でｐ型ＧａＡｓコンタクト層１３を成長させる。さらに、ｎ電極１４及びｐ電極１５を形成することにより、図１の構造が得られる。
このウエハを、例えば、共振器長５００μｍのレーザチップにへき開し、３０％−８０％の端面コーティングを施すとともに、このレーザチップをＳｉのヒートシンクに融着後、直径５．６ｍｍのステム等に組立てることにより、パッケージされた半導体レーザが作製される。
【００７２】
本実施形態の半導体レーザでは、ｐ型ヘテロ障壁緩和層１０が、ｐ−ＧａＩｎＰ層２１と、該ｐ−ＧａＩｎＰ層２１上に形成される２段のｐ−ＡｌＧａＡｓＰ層２２、２３とを備え、該ｐ−ＡｌＧａＡｓＰ層２３上に、ｐ−ＧａＡｓコンタクト層１１が形成されるので、ｐ−ＡｌＧａＡｓＰ層２３とｐ−ＧａＡｓコンタクト層１１及びｐ−ＧａＩｎＰ層２１との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共にｐ−ＧａＩｎＡｓ格子不整合層が形成され難い。
【００７３】
すなわち、この構造を製造する際、ｐ−ＧａＩｎＰ層２１の表面を露出した状態で供給する原料をＰからＡｓＰに切り替えるので、従来例のように切り替え時にＰが完全になくなるまで長時間待機する必要がない。よって、ｐ−ＧａＩｎＰ層２１の表面を露出した状態で待機する時間が、従来構造を成長する場合より、短くて済むので、不純物がｐ−ＧａＩｎＰ層２１の表面に吸着して結晶中に取り込まれ難くなる。
【００７４】
また、ｐ−ＧａＩｎＰ層２１の表面に常にＰが供給されるので、ＧａＩｎＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいはｐ−ＧａＩｎＡｓの格子不整合層が形成され難い。さらに、ｐ−ＡｌＧａＡｓＰ層２２は、Ａｌ組成に対し少量のＰを供給することで、さらに容易にｎ型ＧａＡｓ基板１に格子整合できるので、高品質の結晶が得られる。
【００７５】
本実施形態の半導体レーザのｐ型ヘテロ障壁緩和層１０付近のバンドプロファイルの模式図を、図３に示す。
ｐ型ヘテロ障壁緩和層１０は、図３に示すように、価電子帯エネルギ準位３１７がｐ−ＧａＡｓコンタクト層１１からｐ−ＡｌＧａＩｎＰクラッド層７への層厚方向に段階的に増大する層を用いているため、半導体層間のヘテロ障壁が小さい。そのため、水素などの不純物がｐド−パントを不活性化しても、その部分の素子抵抗がやや増加するだけで、実効的なヘテロ障壁の増大によるホ−ル注入の阻害が少ない。そのため、本実施形態の半導体レ−ザは、水素などの不純物の影響を受けにくい。また、本実施形態では、ｐ型半導体層間のヘテロ障壁が小さいので、電気抵抗や動作電流が低減され、発熱が低減し、良好な温度特性と高い信頼性を有する半導体レ−ザが提供できる。
【００７６】
次に、本発明に係る半導体発光素子及びその製造方法の第２実施形態を、図４から図６を参照しながら説明する。
【００７７】
なお、以下の各実施形態では、ｐ型ヘテロ障壁緩和層以外の部分は第１実施形態と同じ層構造のＡｌＧａＩｎＰ系半導体レーザであり、特に断らない限りｐ型ヘテロ障壁緩和層のド−ピング濃度は５×１０１７ｃｍ−３〜２×１０１８ｃｍ−３である。また、ｐ型ヘテロ障壁緩和層の層厚に関する限定は特にないが、必要以上に大きいと素子抵抗が増大するので、０．０１μｍ以上０．４μｍ以内が望ましく、層厚５０ｎｍ〜２００ｎｍのものは効果が大きい。
【００７８】
第２実施形態と第１実施形態との異なる点は、第１実施形態におけるｐ型ヘテロ障壁緩和層１０がｐ−ＡｌＧａＡｓＰ層２３とｐ−ＡｌＧａＡｓＰ層２２とｐ−ＧａＩｎＰ層２１とで構成され、ｐ−ＡｌＧａＡｓＰ層２３、２２のＡｌ組成ｘがｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に段階的に増大しているのに対し、第２実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層３０は、図４の断面層構造図に示すように、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１（層厚２０ｎｍ）（燐化合物半導体層）とｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）グレ−ディット層３２（層厚１００ｎｍ）とから構成され、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２のＡｌ組成ｘがｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に連続的に増大している点である。
【００７９】
すなわち、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２は、ｐ−ＧａＡｓ（ｘ＝ｙ＝０）からｐ−Ａｌ０．７３Ｇａ０．２７Ａｓ０．９７４Ｐ０．０２６まで組成が層厚方向に連続に変化する層であり、そのＰ組成ｙはＡｌ組成ｘに対し、「ｙ＝０．０３５・ｘ」の関係を満たしており、この条件下でｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙはＧａＡｓ基板に格子整合する。
【００８０】
前記ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９と隣接し、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２はｐ−Ａｌ０．７３Ｇａ０．２７Ａｓ０．９７４Ｐ０．０２６でｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１と隣接すると共に、ｐ−ＧａＡｓ（ｘ＝ｙ＝０）でｐ−ＧａＡｓコンタクト層１１と隣接する。
【００８１】
グレ−ディット層３２によりｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１からｐ−ＧａＡｓコンタクト層１１まで、図５に示すように、ホ−ル注入の障害になる価電子帯のヘテロ障壁はより小さくなる。
このように本実施形態では、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２のＡｌ組成ｘが、ｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に連続的に増大しているので、ｐ型ヘテロ障壁緩和層３０の価電子帯エネルギ準位をｐ−ＧａＡｓコンタクト層１１からｐ−ＧａＩｎＰ無秩序層３１まで連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
【００８２】
なお、基板の面方位、成長条件によっては自然超格子が形成されてＧａ０．５１Ｉｎ０．４９Ｐのバンドギャップエネルギが変化する。本実施形態では、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層としてｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１を用いたが、本発明はＧａ０．５１Ｉｎ０．４９Ｐ層に自然超格子が形成されてバンドギャップエネルギが減少した場合でも適用可能である。
【００８３】
次に、上記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２の形成方法について説明する。
すなわち、図６に示すｐ型チャ−プ超格子構造体３３の無秩序化によりｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２を形成する。特に、基板に格子整合したｐ型チャ−プ超格子構造体３３の無秩序化により、基板に格子整合したｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２が容易に得られる。
なお、ｐ型チャ−プ超格子構造体３３における価電子帯エネルギのプロファイルを図７に示す。
【００８４】
ｐ型チャ−プ超格子構造体３３（層厚１７４ｎｍ）は、図６及び図７に示すように、複数のｐ−ＧａＡｓ層（第１半導体層）３３ａとｐ−Ａｌ０．７３Ｇａ０．２７Ａｓ０．９７４Ｐ０．０２６層（第２半導体層）３３ｂとを交互に組み合わせたチャープ型超格子の構造体であり、ｐクラッド層９のある層厚方向に、超格子を形成するｐ−ＧａＡｓ層３３ａの層厚が徐々に小さくなると同時にｐ−ＡｌＧａＡｓＰ層３３ｂの層厚が徐々に大きくなっている。また、ｐ型チャ−プ超格子構造体３３には、チャープ超格子構造の無秩序化を確実に行うためにｐ型のドーパントが５×１０１７ｃｍ−３から５×１０１９ｃｍ−３の範囲内で添加されるが、本実施形態では、Ｚｎが１〜６×１０１８ｃｍ−３の範囲内で添加されている。
【００８５】
なお、本実施形態のｐ型チャ−プ超格子構造体３３のｐ−ＧａＡｓ層３３ａの層厚ｄ１（ｎｍ）はｄ１＝１、２、４、８、１２、１６、２０、２４（ｎｍ）であり（合計８７ｎｍ）、ｐ−ＡｌＧａＡｓＰ層３３ｂの層厚ｄ２（ｎｍ）はｄ２＝２４、２０、１６、１２、８、４、２、１（合計８７ｎｍ）である。
【００８６】
このｐ型チャ−プ超格子構造体３３は、ｐ−ＧａＡｓコンタクト層１３の埋め込み成長中の加熱過程で、Ｚｎの熱拡散により、複数のｐ−ＧａＡｓ層３３ａとｐ−ＡｌＧａＡｓＰ層３３ｂとを構成する母体原子の相互拡散が促進され、超格子が無秩序化する。ｐ型チャ−プ超格子構造体３３は、組成及びバンドギャップが連続的に変化するｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２となる。
【００８７】
無秩序化の程度は、Ｚｎ濃度が大きいほど、また加熱時間が大きいほど大きい。活性層５にＺｎが拡散しない範囲で、所望のグレ−ディット半導体層を得るためには、Ｚｎ濃度と加熱時間を最適化する必要がある。Ｚｎ濃度が１〜６×１０１８ｃｍ−３であれば、１時間程度の埋め込み成長でグレ−ディット半導体層が得られるため、グレ−ディット化のための特別なプロセスは要らない。グレ−ディット化が不十分な場合は成長後のウエハの熱アニ−ル処理によって無秩序化を促進させることができる。あるいは相互拡散を促進するためにｐ型チャ−プ超格子構造体３３の界面を含む近傍のＺｎ濃度を特に高くするのも効果的である。
【００８８】
なお、チャ−プ超格子の周期を必要に応じて変化させてもよい。また、歪を有する半導体層をチャ−プ型超格子に導入し、歪を解消する効果によって、無秩序化を促進してもよい。
その場合、ｐ型チャープ超格子構造体を形成する際に、ＧａＡｓ基板１に対するｐ−ＧａＡｓ層及びｐ−ＡｌＧａＡｓＰ層の格子歪量をそれぞれε１％及びε２％とし、各ｐ−ＧａＡｓ層及び各ｐ−ＡｌＧａＡｓＰ層の層厚合計をそれぞれｄ１ｎｍ及びｄ２ｎｍとしたとき、関係式
｜ε１｜≦１％、
｜ε２｜≦１％、
｜ε１・ｄ１＋ε２・ｄ２｜／（ｄ１＋ｄ２）≦０．５％
をすべて満足する格子歪を有したｐ−ＧａＡｓ層及びｐ−ＡｌＧａＡｓＰ層を形成する。
【００８９】
この製造方法では、上記関係式をすべて満足する格子歪を有したｐ−ＧａＡｓ層及びｐ−ＡｌＧａＡｓＰ層を形成するので、歪を有する半導体層がチャープ型超格子に導入され、歪を解消する効果によって、無秩序化を促進することができるとともに、無秩序化後はほぼ格子整合層となる。
【００９０】
次に、本発明に係る半導体発光素子及びその製造方法の第３実施形態を、図８を参照しながら説明する。
【００９１】
第３実施形態と第２実施形態との異なる点は、第２実施形態におけるｐ型ヘテロ障壁緩和層３０は、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１とｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）グレ−ディット層３２とから構成されているのに対し、第３実施形態における半導体レーザのｐ型ヘテロ障壁緩和層４０は、図８に示すように、バンドギャップエネルギ１．８７ｅＶのｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層４１（層厚２０ｎｍ）とｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．６５、０≦ｙ≦０．０２３）グレ−ディット層４２（層厚１００ｎｍ）とから構成される点である。
【００９２】
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層４２は、ｐ−ＧａＡｓ（ｘ＝ｙ＝０）からｐ−Ａｌ０．６５Ｇａ０．３５Ａｓ０．９７７Ｐ０．０２３まで組成が連続に変化する層であり、第２実施形態と同様に、そのＰ組成ｙはＡｌ組成ｘに対し、「ｙ＝０．０３５・ｘ」の関係を満たしており、この条件下でｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙはＧａＡｓ基板に格子整合する。このグレ−ディット層４２によりｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層４１からｐ−ＧａＡｓコンタクト層１１まで、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。
【００９３】
次に、本発明に係る半導体発光素子及びその製造方法の第４実施形態を、図９を参照しながら説明する。
【００９４】
第４実施形態と第２実施形態との異なる点は、第２実施形態におけるｐ型ヘテロ障壁緩和層３０は、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層３１とｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）グレ−ディット層３２とから構成されているのに対し、第４実施形態における半導体レーザのｐ型ヘテロ障壁緩和層５０は、図９に示すように、バンドギャップエネルギ１．６６ｅＶのＧａ０．５１Ｉｎ０．４９Ｐ秩序層５１（層厚２０ｎｍ）とｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．５３、０≦ｙ≦０．０１９）グレ−ディットヘテロ障壁緩和層５２（層厚１００ｎｍ）から構成されている点である。
【００９５】
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．５３、０≦ｙ≦０．０１９）グレ−ディット層５２は、ｐ−ＧａＡｓ（ｘ＝ｙ＝０）からｐ−Ａｌ０．５３Ｇａ０．４７Ａｓ０．９８１Ｐ０．０１９まで組成が連続に変化する層であり、第２、３実施形態と同様に、そのＰ組成ｙはＡｌ組成ｘに対し、「ｙ＝０．０３５・ｘ」の関係を満たしており、この条件下でｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙはＧａＡｓ基板に格子整合する。このグレ−ディット層５２によりｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層５１からｐ−ＧａＡｓコンタクト層１１まで、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。
【００９６】
なお、グレ−ディット層５２のようにＡｌ組成を変化させるのではなく、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層５２の不純物濃度をｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に連続的に増大させても構わない。すなわち、ｐ−ＡｌＧａＩｎＰクラッド層９のド−ピング濃度が５×１０１７ｃｍ−３、ｐ−ＧａＡｓコンタクト層１１のド−ピング濃度が２×１０１８ｃｍ−３の場合、ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ秩序層５１のド−ピング濃度を５×１０１７ｃｍ−３とし、グレ−ディット層５２のド−ピング濃度を５×１０１７ｃｍ−３から２×１０１８ｃｍ−３までクラッド層９に向かった層厚方向に連続的に変化させてもよい。
【００９７】
このように不純物濃度を変化させたｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層を採用した場合でも、第４実施形態と同様に、ホ−ル注入の障害になる価電子帯のヘテロ障壁は消滅する。また、グレ−ディット層５２のド−ピング濃度を高めることで、素子抵抗の低減に効果がある。なお、グレ−ディット層５２においてＡｌ組成が大きい層ほど高ド−ピングすることも可能である。
【００９８】
次に、本発明に係る半導体発光素子及びその製造方法の第５実施形態を、図１０を参照しながら説明する。
【００９９】
第５実施形態と第１実施形態との異なる点は、第１実施形態におけるｐ型ヘテロ障壁緩和層１０は、ｐ−ＡｌＧａＡｓＰ層２３とｐ−ＡｌＧａＡｓＰ層２２とｐ−ＧａＩｎＰ層２１との３層から構成されているのに対し、第５実施形態における半導体レーザのｐ型ヘテロ障壁緩和層７０（層厚１００ｎｍ）は、図１０に示すように、ｐ−（Ａｌ０．４Ｇａ０．６）０．５Ｉｎ０．５Ｐ層７１（層厚２０ｎｍ）と、ｐ−（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐ層７２（層厚２０ｎｍ）と、ｐ−ＧａＩｎＰ層７３（層厚２０ｎｍ）と、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４層７４（層厚２０ｎｍ）と、ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層７５（層厚２０ｎｍ）の５層から構成されている点である。
【０１００】
そして、前記ｐ−（Ａｌ０．４Ｇａ０．６）０．５Ｉｎ０．５Ｐ層７１は、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９と隣接し、ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層７５はｐ−ＧａＡｓコンタクト層１１に隣接している。
本実施形態のｐ型ヘテロ障壁緩和層７０は、ｐ−ＧａＩｎＰ層７３を挟むようにＡｌ組成の異なる複数のｐ−ＡｌＧａＩｎＰ層とＡｌ組成（及びＰ組成）の異なる複数のｐ−ＡｌＧａＡｓＰ層とを設け、ｐクラッド層９とｐ−ＧａＡｓコンタクト層１１と間のヘテロ障壁をさらに段階的に低減する構造を有する。また、このｐ型ヘテロ障壁緩和層７０は、多段構造のためグレーディット層を用いた場合よりも作製が容易であると共に、Ａｌ組成が０．４以下と比較的小さいため、ウエットエッチングで容易にかつ高精度にメサストライプを形成できる利点がある。
【０１０１】
次に、本発明に係る半導体発光素子及びその製造方法の第６実施形態を、図１１を参照しながら説明する。
【０１０２】
第６実施形態と第５実施形態との異なる点は、第５実施形態におけるｐ型ヘテロ障壁緩和層７０が、ｐ−ＧａＩｎＰ層７３とｐクラッド層９との間に、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４層７４（層厚２０ｎｍ）と、ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層７５（層厚２０ｎｍ）の２層を設けているのに対し、第６実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層８０（層厚１２０ｎｍ）は、図１１に示すように、ｐ−ＧａＩｎＰ層７３とｐクラッド層９との間に、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１（０≦ｚ≦０．７）（層厚６０ｎｍ）を設けている点である。
【０１０３】
すなわち、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１（０≦ｚ≦０．７）は、Ａｌ組成ｚが０．７でｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９と隣接している。
第６実施形態のｐ型ヘテロ障壁緩和層８０は、ｐ−ＧａＩｎＰ層７３とｐクラッド層９との間にＡｌ組成が連続的に変化したｐ−ＡｌＧａＩｎＰグレ−ディット層８１を設け、ｐクラッド層９とｐ−ＧａＡｓコンタクト層１１間のヘテロ障壁をさらに低減した構造を有する。また、第５実施形態と同様に、Ａｌ組成が０．４以下と比較的小さいため、ウエットエッチングで容易にかつ高精度にメサストライプを形成できる利点がある。
【０１０４】
本実施形態では、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層９に向かった層厚方向にｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１のＡｌ組成ｘが連続的に増大しているので、ｐ型ヘテロ障壁緩和層８０の価電子帯エネルギ準位をｐ−ＧａＩｎＰ層７３からｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層９まで連続的に減少させることができ、ホール注入の障害になる半導体層間のヘテロ障壁をさらに低減または消滅させることができる。
なお、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層の不純物濃度を段階的又は連続的に増大しても、同様に効果を得ることができる。
【０１０５】
ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１は、ｐ−Ｇａ０．４８Ｉｎ０．５２Ｐ（圧縮歪）（第３半導体層）／ｐ−（Ａｌ０．７Ｇａ０．３）０．５４Ｉｎ０．４６Ｐ（引張歪）（第４半導体層）の歪補償型チャ−プ超格子をＺｎ拡散で無秩序化して得たグレ−ディット半導体層であり、無秩序化後はほぼ格子整合層となる。
なお、本実施形態のｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１を得るためのチャ−プ超格子構造体におけるｐ−Ｇａ０．４８Ｉｎ０．５２Ｐの層厚ｄ３（ｎｍ）はｄ３＝１、２、４、８、１２、１６、２０、２４（ｎｍ）であり（合計８７ｎｍ）、ｐ−（Ａｌ０．７Ｇａ０．３）０．５４Ｉｎ０．４６Ｐの層厚ｄ４（ｎｍ）はｄ４＝２４、２０、１６、１２、８、４、２、１（合計８７ｎｍ）である。
【０１０６】
次に、本発明に係る半導体発光素子及びその製造方法の第７実施形態を、図１２を参照しながら説明する。
【０１０７】
第７実施形態と第５実施形態との異なる点は、第５実施形態のｐ型ヘテロ障壁緩和層７０が、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓコンタクト層１１との間にｐ−ＡｌＧａＡｓＰ層７４とｐ−ＡｌＧａＡｓＰ層７５の２層を設けているのに対し、第７実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層９０（層厚１６０ｎｍ）は、図１２に示すように、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓコンタクト層１１との間にｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）グレ−ディット層３２（層厚１００ｎｍ）を設けている点である。
【０１０８】
すなわち、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２は、ｘ＝ｙ＝０でｐ−ＧａＡｓコンタクト層１１に隣接している。また、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２は、ｐ−ＧａＡｓ（ｘ＝ｙ＝０）からｐ−Ａｌ０．７３Ｇａ０．２７Ａｓ０．９７４Ｐ０．０２６まで組成がｐクラッド層９に向けて膜厚方向に連続的に変化している。なお、Ｐ組成ｙはＡｌ組成ｘに対し、「ｙ＝０．０３５・ｘ」の関係を満たしており、この条件下でｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙはＧａＡｓ基板に格子整合する。
【０１０９】
次に、本発明に係る半導体発光素子及びその製造方法の第８実施形態を、図１３から図１６を参照しながら説明する。
【０１１０】
第８実施形態と第７実施形態との異なる点は、第７実施形態のｐ型ヘテロ障壁緩和層９０が、ｐ−ＧａＩｎＰ層３１とｐクラッド層９との間にｐ−ＡｌＧａＩｎＰ層７１とｐ−ＡｌＧａＩｎＰ層７２とを設けているのに対し、第８実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層１００（層厚１８０ｎｍ）は、図１３に示すように、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１（０≦ｚ≦０．７）（層厚６０ｎｍ）を設けている点である。
【０１１１】
本実施形態のｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２は、図１４に示すような価電子帯エネルギのプロファイルを有するｐ−ＧａＡｓ／ｐ−ＡｌＧａＡｓＰのｐ型チャープ超格子構造体３２ａをＺｎ拡散により無秩序化したものであり、ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１は、ｐ−ＧａＩｎＰ／ｐ−ＡｌＧａＩｎＰのｐ型チャープ超格子構造体８１ａをＺｎ拡散により無秩序化したものである。
【０１１２】
すなわち、前記ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１は、Ａｌ組成ｚが０．７でｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９と隣接している。したがって、本実施形態では、ｐ−ＧａＩｎＰ層３１の両側にグレーディット層３２、８１が設けられているので、図１５及び図１６に示すように、ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層９からｐ−ＧａＡｓコンタクト層１１にかけて価電子帯エネルギが連続的に変化する特徴を有し、ヘテロ障壁が完全に解消された理想的な構造を有する。
【０１１３】
なお、本実施形態において、ｐ−ＧａＡｓコンタクト層１１に接する界面近傍のｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２がパラボリックなＡｌ組成ｘの変化、すなわちＡｌ組成ｘがｐ−ＧａＡｓコンタクト層１１との界面からの距離の２乗に比例して変化しているので、価電子帯エネルギ準位をさらに連続かつ滑らかにｐ−ＧａＡｓコンタクト層１１に接続させることができる。
【０１１４】
また、同様に、ｐ−ＧａＩｎＰ無秩序層３１近傍のｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層８１（０≦ｚ≦０．７）も上記と同様にパラボリックなＡｌ組成ｚの変化、すなわちＡｌ組成ｚがｐ−ＧａＩｎＰ層との界面からの距離の２乗に比例して変化しているので、パラボリックな組成変化となり、価電子帯エネルギ準位をさらに連続かつ滑らかにｐ−ＧａＩｎＰ無秩序層３１に接続させることができる。したがって、この構造により、さらなる低抵抗化が実現できる。
【０１１５】
次に、本発明に係る半導体発光素子及びその製造方法の第９実施形態を、図１７及び図１８を参照しながら説明する。
【０１１６】
第９実施形態と第８実施形態との異なる点は、第８実施形態では、ウェットエッチングで断面台形状のメサストライプを形成して製造されたものであるのに対し、第９実施形態は、図１７に示すように、ドライエッチングで断面矩形状のメサストライプを形成した点である。
すなわち、図１８に示すように、ｐ型ヘテロ障壁緩和層１４０中にＡｌ組成が０．４より大きい層を含む場合は、ウエットエッチングでメサストライプを形成するのが困難であることは既に述べたが、第９実施形態は、Ａｌ組成によらず異方性エッチングが可能なドライエッチングを用いることにより、高精度にメサストライプを断面矩形状に形成することができる。
【０１１７】
本実施形態のｐ型ヘテロ障壁緩和層１４０（層厚１８０ｎｍ）は、第８実施形態と同型であり、ｐ−ＡｌＧａＩｎＰグレ−ディット層１４１と、ｐ−ＧａＩｎＰ無秩序層１４２と、ｐ−ＡｌＧａＡｓＰグレ−ディット層１４３とから構成されるが、ｐ−ＡｌＧａＡｓＰグレ−ディット層１４３がｐ−ＧａＩｎＰ無秩序層１４２の近傍で、そのＡｌ組成が０．４を越えている。
なお、本実施形態のｐ−ＡｌＧａＡｓＰグレ−ディット層１４３を得るためのｐ型チャ−プ超格子構造体におけるｐ−ＧａＡｓ層の層厚ｄ１（ｎｍ）はｄ１＝１、２、４、８、１２、１６、２０、２４（ｎｍ）であり（合計８７ｎｍ）、ｐ−ＡｌＧａＡｓＰ層の層厚ｄ２（ｎｍ）はｄ２＝２４、２０、１６、１２、８、４、２、１（合計８７ｎｍ）である。
【０１１８】
次に、本実施形態のＡｌＧａＩｎＰ系赤色半導体レーザの製造方法を述べる。
なお、メサストライプをドライエッチングで形成する点は異なるが、それ以外の成長方法などは上記各実施形態で説明した方法と同様である。
【０１１９】
まず、Ｓｉ酸化膜ストライプをｐ−ＧａＡｓコンタクト層１１に熱ＣＶＤ法で形成した後、幅５μｍのＳｉ酸化膜ストライプをマスクにしてドライエッチングを行う。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）あるいは反応性イオンビ−ムエッチング（ＲＩＢＥ）装置を用い、基板温度を２００℃以下、塩素プラズマなどのエッチングガス圧を５×１０−４ｔｏｒｒ以下、正イオンの実効的な加速電圧を６００Ｖ以上に設定して物理的エッチング性を高めた条件で行う。ドライエッチングの深さは、エッチング時間を制御して、Ａｌ組成０．２のｐ−ＡｌＧａＩｎＰエッチングストッパ層が露出するまで行う。
【０１２０】
ドライエッチングで形成されたメサストライプの断面形状は矩形になり、サイドエッチングはほとんど生じない。メサストライプ形成後のプロセスは、ウエットエッチングの場合と同じである。ｎ−ＧａＡｓ電流ブロック層１２の埋め込み成長を行い、次に、バッファードフッ酸でＳｉ酸化膜ストライプを除去し、再びＭＯＶＰＥ法で基板全面にｐ−ＧａＡｓコンタクト層１３を積層した後、電極を蒸着法で形成する。最後に、レーザ基板を導波路ストライプが中心線となるように、幅３００μｍ、共振器長５００μｍの個々のチップにへき開すると、図１７に示した構造の素子が得られる。
【０１２１】
素子断面を電子顕微鏡で観察したところ、ウェットエッチングで形成されたメサは断面形状が台形で、サイドエッチングにより、埋め込み成長後に、メサ側部に空洞が形成されたのに対し、ドライエッチングで形成されたメサは矩形でメサ側部に空洞が形成されることがなかった。
このようにして製作した半導体レーザの特性を評価したところ、ストライプ幅５μｍのときに、連続発振時の光出力１５ｍＷでの動作電流値は５５ｍＡであった。ドライエッチングでメサ形成を行った半導体レーザは、ウェットエッチングでメサ形成を行った半導体レーザよりも、電流広がりが小さいため、動作電流値は小さい利点がある。なお、このドライエッチングによる製造方法は、Ｓｉ酸化膜マスクがひさし状にならないことにより、面発光型の半導体レーザや発光ダイオードにも適用できる。
【０１２２】
次に、本発明に係る半導体発光素子及びその製造方法の第１０実施形態を、図１９を参照しながら説明する。
【０１２３】
第１０実施形態と第８実施形態との異なる点は、第８実施形態がｐ−ＧａＩｎＰ無秩序層３１とｐ−ＧａＡｓコンタクト層１１との間にｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層３２（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）を設けているのに対し、第１０実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層１５０（層厚１８０ｎｍ）は、図１９に示すように、ｐ−ＧａＩｎＰ無秩序層３１とｐ−ＧａＡｓコンタクト層１１との間にｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層１５３（０≦ｘ≦０．４、０≦ｙ≦０．０１４）（層厚５０ｎｍ）を設け、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層１５３において、ｐ−ＧａＩｎＰ無秩序層３１との界面を含んだ近傍２０ｎｍの範囲のキャリア濃度を５×１０１８ｃｍ−３に高ド−プしている点である。
【０１２４】
前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層１５３は、ｘ＝ｙ＝０でｐ−ＧａＡｓコンタクト層１１に隣接し、ｘ＝０．４、ｙ＝０．０１４のｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４でｐ−ＧａＩｎＰ無秩序層３１と隣接している。
ｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４とｐ−ＧａＩｎＰ無秩序層３１とには、１７０ｍｅＶの価電子帯のヘテロ障壁があるが、本実施形態では、界面を含む近傍２０ｎｍの範囲のキャリア濃度を５×１０１８ｃｍ−３に高ド−プしたことによって、ヘテロ障壁の厚さが低減し、トンネル効果によってホ−ルが注入されるため、抵抗を低減することができる。
【０１２５】
なお、前記ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層において、少なくともｐ−ＧａＩｎＰ無秩序層３１側から２０％から５０％の層厚部分までのｐ型ド−パント濃度が８×１０１７ｃｍ−３以上かつ５×１０１９ｃｍ−３以下であれば、上記と同様に、ヘテロ障壁厚さの低減及びトンネル効果が得られ、抵抗を低減することができる。
また、本実施形態では、Ａｌ組成が０．４以下と比較的小さいため、ウエットエッチングで容易にメサストライプを形成できる。
【０１２６】
次に、本発明に係る半導体発光素子及びその製造方法の第１１実施形態を、図２０を参照しながら説明する。
【０１２７】
第１１実施形態と第８実施形態との異なる点は、第８実施形態におけるｐ型ヘテロ障壁緩和層１００が、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓ層１１との間にｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）３２だけを設けているのに対し、第１１実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層１６０は、図２０に示すように、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓ層１１との間にｐ−ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙグレーディット層１６１及びｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．０００７層１６２をこの順で積層している点である。
【０１２８】
本実施形態のｐ−ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙグレーディット層１６１は、図２１に示すｐ−Ｇａ０．８７Ｉｎ０．１３Ａｓ０．７３Ｐ０．２７層１６１ａ／ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層１６１ｂのｐ型チャープ超格子構造体１６１ＡをＺｎ拡散により無秩序化して形成させたものである。
このｐ型チャープ超格子構造体１６１Ａにおけるｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層１６１ｂの層厚ｄ５（ｎｍ）はｄ５＝１、２、４、８、１２、１６、２０、２４（ｎｍ）であり（合計８７ｎｍ）、ｐ−Ｇａ０．８７Ｉｎ０．１３Ａｓ０．７３Ｐ０．２７層１６１ａの層厚ｄ６（ｎｍ）はｄ６＝２４、２０、１６、１２、８、４、２、１（合計８７ｎｍ）である。
なお、無秩序化前のｐ型ヘテロ障壁緩和層１６１近傍におけるバンドプロファイルを図２２に示す。
【０１２９】
このように本実施形態では、ｐ−ＧａＩｎＰ層３１上にｐ−ＧａＩｎＡｓＰグレーディット層１６１を積層しているので、ｐ−ＧａＩｎＰ層３１の表面に常にＰが供給されて、ＧａＩｎＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいはｐ−ＧａＩｎＡｓ格子不整合層が形成され難い。さらに、ｐ−ＧａＩｎＡｓＰグレーディット層１６１上にｐ−ＡｌＧａＡｓＰ層１６２を積層しているので、ｐ−ＧａＩｎＡｓＰグレーディット層グレーディット層１６１の表面に常にＰが供給されて、ＧａＩｎＡｓＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【０１３０】
次に、本発明に係る半導体発光素子及びその製造方法の第１２実施形態を、図２３から図２５を参照しながら説明する。
【０１３１】
第１２実施形態と第８実施形態との異なる点は、第８実施形態がｐ−ＧａＩｎＰ層３１の両側にチャープ超格子を無秩序化したｐ−ＡｌＧａＡｓＰグレ−ディット層３２とｐ−ＡｌＧａＩｎＰグレ−ディット層８１とを設けているのに対し、第１２実施形態の半導体レーザにおけるヘテロ障壁緩和層１７０は、図２３に示すように、ｐ−ＧａＩｎＰ無秩序層３１の両側にステップ超格子の界面近傍を組成変化させたｐ−ＡｌＧａＡｓＰグレ−ディット層１７１とｐ−ＡｌＧａＩｎＰグレ−ディット層１７２とを設けている点である。
【０１３２】
すなわち、本実施形態では、第１回目のＤＨ成長時において、ヘテロ障壁緩和層１７０とその近傍のｐ−ＧａＡｓコンタクト層（層厚５０ｎｍ）１１とｐ−ＡｌＧａＩｎＰクラッド層９（層厚５０ｎｍ）とに３×１０１８ｃｍ−３の高濃度のＺｎド−ピングを施し、埋込成長時のＺｎ拡散によりステップ超格子の界面近傍の組成変化を緩やかにさせたｐ−ＡｌＧａＡｓＰグレ−ディット層１７１とｐ−ＡｌＧａＩｎＰグレ−ディット層１７２とを備えている。
【０１３３】
ｐ−ＡｌＧａＡｓＰグレ−ディット層１７１は、ｐ−ＡｌＧａＡｓＰステップ超格子構造体１７１ａをＺｎ拡散で界面近傍の組成を変化させたものであり、ｐ−ＡｌＧａＩｎＰグレ−ディット層１７２は、ｐ−ＡｌＧａＩｎＰステップ超格子構造体１７２ａをＺｎ拡散で界面近傍の組成を変化させたものである。
図２４は、第１回目のＤＨ成長後のヘテロ障壁緩和層１７０近傍の価電子帯エネルギ準位の模式図である。
【０１３４】
ｐ−ＡｌＧａＡｓＰステップ超格子構造体１７１ａは、価電子帯エネルギ準位が異なる半導体層としてｐ−ＡｌＧａＡｓＰをｐクラッド層９に向けて層厚方向に段階的に価電子帯エネルギ準位が減少するように隣接したステップ超格子構造を有する。また、ｐ−ＡｌＧａＩｎＰステップ超格子構造体１７２ａは、価電子帯エネルギ準位が異なる半導体層としてｐ−ＡｌＧａＩｎＰをｐクラッド層９に向けて層厚方向に段階的に価電子帯エネルギ準位が減少するように隣接したステップ超格子構造を有する。
なお、チャ−プ超格子構造体１７１ａには、ステップ超格子界面の組成変化を確実に行うためにｐ型のドーパントが５×１０１７ｃｍ−３から５×１０１９ｃｍ−３の範囲内で添加されるが、本実施形態では、１×１０１８ｃｍ−３のＺｎド−ピングを施している。
【０１３５】
図２５は、第３回目の成長である埋込成長後のヘテロ障壁緩和層１７１近傍の価電子帯のエネルギ準位の模式図である。
この状態で、ｐ−ＡｌＧａＡｓＰのステップ超格子が、層厚方向に価電子帯エネルギ準位が連続的に変化する波形のグレ−ディット構造に変化し、ｐ−ＡｌＧａＡｓＰグレ−ディット層１７１となる。また、ｐ−ＡｌＧａＩｎＰのステップ超格子が、層厚方向に価電子帯エネルギ準位が連続的に変化する波形のグレ−ディット構造に変化し、ｐ−ＡｌＧａＩｎＰグレ−ディット層１７２となる。
【０１３６】
グレ−ディット層１７１、１７２におけるステップ超格子は、その界面近傍の組成変化が緩やかに連続的であり、ステップ超格子が完全に失われてはいない。このステップ超格子構造体の界面近傍をＺｎ拡散で組成変化させる方法は、Ｚｎド−ピング量や加熱時間が比較的小さくても、グレ−ディット構造（波形）が得られるので、ヘテロ界面近傍における価電子帯のヘテロ障壁を低減できる利点がある。また、Ｚｎド−ピング量や加熱時間と温度を大きくすると、ステップ超格子の界面近傍の組成変化はさらに緩やかになり、最終的にはステップ超格子が完全に無秩序化された直線型のグレ−ディット構造に変化させることも可能である。このように、この方法を用いれば、Ｚｎド−ピング量や加熱時間と温度を制御することで所望のグレ−ディット構造が得られる。
【０１３７】
次に、本発明に係る半導体発光素子及びその製造方法の第１３実施形態を、図２６及び図２７を参照しながら説明する。
【０１３８】
第１３実施形態と第１実施形態との異なる点は、第１実施形態におけるｐ型ヘテロ障壁緩和層１０がｐ−ＡｌＧａＡｓＰ層２３とｐ−ＡｌＧａＡｓＰ層２２とｐ−ＧａＩｎＰ層２１とで構成され、ｐ−ＡｌＧａＡｓＰ層２３、２２のＡｌ組成ｘがｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に段階的に増大しているのに対し、第１３実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層１８０では、図２６に示すように、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層（０≦ｘ≦１、０≦ｙ≦０．０３５）１８１とｐ−（Ａｌ０．４Ｇａ０．６）０．５ＩｎＰ層（燐化合物半導体層）１８２とで構成され、ｐ−ＡｌＧａＡｓＰグレーディット層１８１のＡｌ組成ｘがｐ−ＡｌＧａＩｎＰクラッド層９に向かった層厚方向に連続的に増大している点である。
【０１３９】
なお、本実施形態のｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層１８１は、上述したチャープ超格子構造体を無秩序化したものではなく、反応ガスの各流量を徐々に変化させて各組成が徐々に変化するように制御して成長させたものである。
また、ｐ型ヘテロ障壁緩和層１８０近傍におけるバンドプロファイルを図２７に示す。
【０１４０】
本実施形態では、ｐ−ＡｌＧａＩｎＰクラッド層９上に積層される層としてｐ−ＧａＩｎＰ層ではなくｐ−（Ａｌ０．４Ｇａ０．６）０．５ＩｎＰ層１８２を用いていると共に、さらにこの上にｐ−ＡｌＧａＡｓＰグレーディット層１８１が成長されているので、この場合もｐ−ＡｌＧａＩｎＰ層１８２の表面に常にＰが供給されて、ＡｌＧａＩｎＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【０１４１】
次に、本発明に係る半導体発光素子及びその製造方法の第１４実施形態を、図２８及び図３０を参照しながら説明する。
【０１４２】
第１４実施形態と第８実施形態との異なる点は、第８実施形態におけるｐ型ヘテロ障壁緩和層１００が、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓ層１１との間にｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層（０≦ｘ≦０．７３、０≦ｙ≦０．０２６）３２だけを設けているのに対し、第１４実施形態の半導体レーザにおけるｐ型ヘテロ障壁緩和層１９０は、図２８に示すように、ｐ−ＧａＩｎＰ層３１とｐ−ＧａＡｓ層１１との間にｐ−ＡｌＧａＩｎＰグレーディット層１９１及びｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層（０≦ｘ≦０．４、０≦ｙ≦０．０１４）１９２をこの順で積層している点である。
【０１４３】
本実施形態のｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層１９２は、第１２実施形態のｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレーディット層１８１と同様に、反応ガスの各流量を徐々に変化させて各組成が徐々に変化するように制御して成長させたものである。また、ｐ−ＡｌＧａＩｎＰグレーディット層１９１は、図２９に示すｐ−Ａｌ０．４Ｇａ０．６Ａｓ／ＧａＩｎＰのｐ型チャープ超格子構造体１９１ＡをＺｎ拡散により無秩序化して形成させたものである。
【０１４４】
このｐ型チャープ超格子構造体１９１Ａにおけるｐ−ＧａＩｎＰ層１９１ｂの層厚ｄ７（ｎｍ）はｄ７＝１、２、４、８、１２、１６、２０、２４（ｎｍ）であり（合計８７ｎｍ）、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ１９１ａの層厚ｄ８（ｎｍ）はｄ８＝２４、２０、１６、１２、８、４、２、１（合計８７ｎｍ）である。
なお、無秩序化前のｐ型ヘテロ障壁緩和層１９０近傍におけるバンドプロファイルを図３０に示す。
【０１４５】
このように本実施形態では、ｐ−ＧａＩｎＰ層３１上にｐ−ＡｌＧａＩｎＰグレーディット層１９１を積層しているので、ｐ−ＧａＩｎＰ層３１の表面に常にＰが供給されて、ＧａＩｎＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいはｐ−ＧａＩｎＡｓ格子不整合層が形成され難い。さらに、ｐ−ＡｌＧａＩｎＰグレーディット層１９１上にｐ−ＡｌＧａＡｓＰグレーディット層１９２を積層しているので、ｐ−ＡｌＧａＩｎＰグレーディット層１９１の表面に常にＰが供給されて、ＡｌＧａＩｎＰ結晶からＰの脱離が抑制され、空孔が導入され難い。あるいは格子不整合層が形成され難い。
【０１４６】
なお、本発明は、次のような実施形態をも含むものである。
上記各実施形態では、ｎド−パントにはＳｉ、ｐド−パントにはＺｎを用いたが、他のド−パントを用いても構わない。例えば、ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０≦ｙ≦０．１）のｐド−パントとしては拡散係数の小さいＣ（炭素）を用いることもできる。なお、上述したように、ｐド−パントとして拡散係数の大きいＺｎを用いることで、チャープ超格子構造の無秩序化又はステップ超格子界面の組成変化を容易に生じさせることが可能になる。
【０１４７】
また、本発明では、活性層並びに光ガイド層の材料と構造並びに基板面方位とは限定しない。
上記各実施形態では、半導体発光素子として赤色半導体レーザに適用したが、他の半導体発光素子に採用しても構わない。例えば、ＬＥＤやＳＬＤに用いてもよい。
なお、本発明は上記各実施形態に限定されず、本発明の技術思想の範囲内において、各実施形態は適宜変更され得ることは明らかである。
【０１４８】
【実施例】
次に、本発明に係る半導体発光素子及びその製造方法を、実施例により具体的に説明する。
【０１４９】
半導体ヘテロ界面に導入された不純物、空孔、結晶転位などの欠陥は非発光中心となる。例えば、量子井戸の界面欠陥の量が多いとフォトルミネスセンス（ＰＬ）発光強度は低下する。そこで、本発明のヘテロ障壁緩和層に用いられる構造であって、ＧａＡｓ基板に格子整合するｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９９３Ｐ０．００７／Ｇａ０．５Ｉｎ０．５Ｐ量子井戸のＰＬ発光強度を実測したところ、従来のｐ−Ａｌ０．２Ｇａ０．８Ａｓ／Ｇａ０．５Ｉｎ０．５Ｐ量子井戸のＰＬ発光強度より１桁程度大きいことがわかった。
【０１５０】
また、ｐ−ＧａＡｓ基板上にＰ組成の異なるｐ−Ａｌ０．４Ｇａ０．６Ａｓ１−ｘＰｘ（４０ｎｍ厚）／Ｇａ０．５Ｉｎ０．５Ｐ（０．５μｍ厚）ヘテロ構造をＭＯＶＰＥ法で成長し、得られたエピ層のｐ−Ａｌ０．４Ｇａ０．６Ａｓ１−ｘＰｘ層表面に直径３００μｍのＡｕショットキ電極を形成し、基板側にオ−ミック電極を形成した試料を作製した。その試料のヘテロ界面準位密度を、容量電圧（ＣＶ）法を用いて評価した。なお、界面準位密度は、パルス電圧の周波数を１０ｋＨｚから１ＭＨｚまで変化させた時のＣＶ曲線のシフト量から推定した。また、アクセプタ濃度は約７×１０１７ｃｍ−３であった。
【０１５１】
図３１にｐ−Ａｌ０．４Ｇａ０．６Ａｓ１−ｘＰｘ／Ｇａ０．５Ｉｎ０．５Ｐヘテロ界面準位の相対密度比ｎｄのＰ組成ｘ依存性を示す。なお、この図では、Ｐ組成ｘ＝０の時の界面準位密度値を１として規格化している。また、ｐ−Ａｌ０．４Ｇａ０．６Ａｓ１−ｘＰｘはＰ組成ｘ＝０．０１４でＧａＡｓ基板に格子整合する。
上記評価の結果、ｘ＝０．０１５〜０．１で界面準位密度が１桁低減した。すなわち、ＡｌＧａＡｓにＰを入れたことにより、ヘテロ界面の結晶品質が向上したためと考えられる。また、ｘ＝０．１〜０．２で界面準位密度が増加するのは、Ｐ組成の増大に伴って格子不整合が増大し、格子不整合により界面欠陥が増加する効果のためと考えられる。
【０１５２】
また、ヘテロ障壁緩和層にｐ−ＡｌＧａＡｓＰグレ−ディット構造を用いた本発明に係る第８実施形態の半導体レーザと、比較のためにヘテロ障壁緩和層にｐ−ＡｌＧａＡｓグレ−ディット構造を用いた従来型の半導体レ−ザとを作製した。なお、これら半導体レーザは、共振器長５００μｍ、ストライプ幅５μｍで作製した。この結果、本発明の半導体レ−ザは、その動作電流が２５℃、５ｍＷの条件で、１００〜１１０ｍＡであり、従来のものと同程度であった。
【０１５３】
さらに、これらの半導体レ−ザについて、環境温度７０℃、光出力３０ｍＷ（一定）の条件で自動的に駆動電流を制御して信頼性試験を行った。動作電流値が１．２倍に増加するまでの平均時間を素子寿命とした場合、従来型の半導体レ−ザでは約５０００時間の寿命であったのに対し、本発明の半導体レ−ザでは１万時間以上の寿命が得られた。このようにヘテロ障壁緩和層にｐ−ＡｌＧａＡｓＰグレ−ディット構造を用いた本発明の半導体レ−ザの優れた効果を実際に確かめることができた。
【０１５４】
また、図３２に、従来型の半導体レ−ザで、水素プラズマにさらした場合の電流−電圧曲線３４１と水素プラズマにさらさない場合の電流−電圧曲線３４０とを示す。そして、図３３に、本発明の半導体レ−ザで、水素プラズマにさらした場合の電流−電圧曲線３５１と水素プラズマにさらさない場合の電流−電圧曲線３５０とを示す。これらの図から、水素プラズマにさらすことで、従来型の半導体レ−ザは、素子抵抗、動作電圧共に大きく増大したが、ヘテロ障壁を解消した本発明の半導体レ−ザでは、素子抵抗、動作電圧は比較的低く、水素化による動作電圧の増大はほとんど見られなかった。
【０１５５】
【発明の効果】
本発明の半導体発光素子及びその製造方法によれば、ｐ型ヘテロ障壁緩和層が、ｐ−（ＡｌｗＧａ１−ｗ）０．５Ｉｎ０．５Ｐクラッド層上に直接又は他の燐化合物半導体層を介して形成される複数層からなるｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層（０＜ｘ≦１、０＜ｙ≦０．２）を備え、該ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙ層上に、ｐ−ＧａＡｓコンタクト層が形成されるので、ｐ−ＡｌＧａＡｓＰ層とｐ−ＧａＡｓコンタクト層との界面においてヘテロ障壁が低減又は解消され、さらに当該界面近傍の結晶中に、不純物や空孔などの欠陥が導入され難いと共にｐ−ＧａＩｎＡｓ格子不整合層が形成され難い。すなわち、本発明の半導体発光素子及びその製造方法では、素子抵抗及び動作電圧が低くかつ水素等の不純物の影響を受け難く、電圧の増大が抑制され、さらに良好な温度特性と高い信頼性と生産性を有することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体発光素子及びその製造方法の第１実施形態において、赤色半導体レーザの立体構造を示す斜視図である。
【図２】本発明の第１実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図３】本発明の第１実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図４】本発明の第２実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図５】本発明の第２実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図６】本発明の第２実施形態における赤色半導体レーザのｐ型チャ−プ型超格子構造体の層構造を示す断面図である。
【図７】本発明の第２実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図８】本発明の第３実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図９】本発明の第４実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１０】本発明の第５実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１１】本発明の第６実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１２】本発明の第７実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１３】本発明の第８実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１４】本発明の第８実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図１５】本発明の第８実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図１６】本発明の第８実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図１７】本発明の第９実施形態において、赤色半導体レーザの立体構造を示す斜視図である。
【図１８】本発明の第９実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図１９】本発明の第１０実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図２０】本発明の第１１実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図２１】本発明の第１１実施形態における赤色半導体レーザのｐ型チャ−プ型超格子構造体の層構造を示す断面図である。
【図２２】本発明の第１１実施形態における赤色半導体レーザにおいて、第１回目のＤＨ成長後（無秩序化前）におけるｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図２３】本発明の第１２実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図２４】本発明の第１２実施形態における赤色半導体レーザにおいて、第１回目のＤＨ成長後におけるｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図２５】本発明の第１２実施形態における赤色半導体レーザにおいて、第３回目の成長である埋込成長後におけるｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図２６】本発明の第１３実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図２７】本発明の第１３実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層付近のバンドプロファイルを示す模式図である。
【図２８】本発明の第１４実施形態における赤色半導体レーザのｐ型ヘテロ障壁緩和層の層構造を示す断面図である。
【図２９】本発明の第１４実施形態における赤色半導体レーザのｐ型チャ−プ型超格子構造体の層構造を示す断面図である。
【図３０】本発明の第１４実施形態における赤色半導体レーザにおいて、第１回目のＤＨ成長後（無秩序化前）におけるｐ型ヘテロ障壁緩和層付近の価電子帯のエネルギプロファイルを示すグラフである。
【図３１】本発明の実施例における赤色半導体レーザにおいて、ｐ−ＡｌＧａＡｓＰ／ＧａＩｎＰヘテロ界面準位の相対密度比ｎｄのＰ組成ｘ依存性を示すグラフである。
【図３２】本発明の実施例において、従来型の半導体レ−ザで、水素プラズマにさらした場合及び水素プラズマにさらさない場合の電流−電圧曲線を示すグラフである。
【図３３】本発明の実施例において、本発明の半導体レ−ザで、水素プラズマにさらした場合及び水素プラズマにさらさない場合の電流−電圧曲線を示すグラフである。
【図３４】本発明の従来例における赤色半導体レーザの立体構造を示す斜視図である。
【図３５】本発明の従来例における赤色半導体レーザの製造方法を示すｎ型ＧａＡｓ電流ブロック層埋め込みまでの工程図である。
【図３６】本発明の従来例における赤色半導体レーザの製造方法を示すｎ型ＧａＡｓ電流ブロック層埋め込み後の工程図である。
【図３７】本発明の従来例における赤色半導体レ−ザにおいて、熱平衡状態でのヘテロ障壁緩和層近傍のバンドエネルギを示す模式図である。
【図３８】本発明の従来例における赤色半導体レ−ザにおいて、電圧印加時のヘテロ障壁緩和層近傍のバンドエネルギを示す模式図である。
【符号の説明】
９  ｐ−（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層
１０、３０、４０、５０、７０、８０、９０、１００  ｐ型ヘテロ障壁緩和層
１１  ｐ−ＧａＡｓコンタクト層
２１、４１、７３  ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ層
２２、７４  ｐ−Ａｌ０．４Ｇａ０．６Ａｓ０．９８４Ｐ０．０１４層
２３、７５  ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．００７層
３１、１４２  ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ無秩序層
３２、４２、５２  ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層
３３  ｐ−ＧａＡｓ／ｐ−ＡｌＧａＡｓＰチャ−プ超格子構造体
３３ａ  ｐ−ＧａＡｓ層
３３ｂ  ｐ−ＡｌＧａＡｓＰ層
５１  ｐ−Ｇａ０．５１Ｉｎ０．４９Ｐ秩序層
７１  ｐ−（Ａｌ０．４  Ｇａ０．６）０．５  Ｉｎ０．５  Ｐ層
７２  ｐ−（Ａｌ０．２  Ｇａ０．８）０．５  Ｉｎ０．５  Ｐ層
８１、１４１、１７２  ｐ−（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐグレ−ディット層
８１ａ  ｐ−ＧａＩｎＰ／ＡｌＧａＩｎＰチャ−プ超格子構造体
１４０、１５０、１６０、１７０、１８０、１９０  ｐ型ヘテロ障壁緩和層
１４３、１５３、１７１  ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層
１６２  ｐ−Ａｌ０．２Ｇａ０．８Ａｓ０．９９３Ｐ０．０００７層
１７１ａ  ｐ−ＡｌＧａＡｓＰステップ超格子構造体
１７２ａ  ｐ−ＡｌＧａＩｎＰステップ超格子構造体
１８１、１９２  ｐ−ＡｌｘＧａ１−ｘＡｓ１−ｙＰｙグレ−ディット層
１９１Ａ  ｐ−ＡｌＧａＡｓ／ＧａＩｎＰチャ−プ超格子構造体
【図１】
0003552642.tif 000002
【図２】
0003552642.tif 000003
【図３】
0003552642.tif 000004
【図４】
0003552642.tif 000005
【図５】
0003552642.tif 000006
【図６】
0003552642.tif 000007
【図７】
0003552642.tif 000008
【図８】
0003552642.tif 000009
【図９】
0003552642.tif 000010
【図１０】
0003552642.tif 000011
【図１１】
0003552642.tif 000012
【図１２】
0003552642.tif 000013
【図１３】
0003552642.tif 000014
【図１４】
0003552642.tif 000015
【図１５】
0003552642.tif 000016
【図１６】
0003552642.tif 000017
【図１７】
0003552642.tif 000018
【図１８】
0003552642.tif 000019
【図１９】
0003552642.tif 000020
【図２０】
0003552642.tif 000021
【図２１】
0003552642.tif 000022
【図２２】
0003552642.tif 000023
【図２３】
0003552642.tif 000024
【図２４】
0003552642.tif 000025
【図２５】
0003552642.tif 000026
【図２６】
0003552642.tif 000027
【図２７】
0003552642.tif 000028
【図２８】
0003552642.tif 000029
【図２９】
0003552642.tif 000030
【図３０】
0003552642.tif 000031
【図３１】
0003552642.tif 000032
【図３２】
0003552642.tif 000033
【図３３】
0003552642.tif 000034
【図３４】
0003552642.tif 000035
【図３５】
0003552642.tif 000036
【図３６】
0003552642.tif 000037
【図３７】
0003552642.tif 000038
【図３８】
0003552642.tif 000039