(57)【特許請求の範囲】
【請求項１】
対向配置された一対の基板の間に液晶層が狭持され、前記一方の基板の表面には複数の走査線および複数の信号線がマトリクス状に交差して形成され、複数の走査線と信号線とが形成する交差部の近傍に、前記走査線に接続するゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続する画素電極と蓄積容量とがそれぞれ形成されており、走査線と信号線で囲まれた画素領域の大きさが互い異なる主表示エリアと副表示エリアとを具備し、前記他方の対向基板の液晶層側表面には対向電極が形成されており、前記主表示エリアに対向する対向電極と前記副表示エリアに対向する対向電極とが分割して構成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
前記主表示エリアの画素領域の大きさが、前記副表示エリアの画素領域の大きさよりも小さいことを特徴とする請求項１に記載のアクティブマトリクス型液晶表示装置。
【請求項３】
前記主表示エリアに対向する対向電極と前記副表示エリアに対向する対向電極とに、異なる電圧を印加するような電圧印加手段を備えたことを特徴とする請求項１に記載のアクティブマトリクス型液晶表示装置。
【請求項４】
前記主表示エリアの画素領域の大きさが、前記副表示エリアの画素領域の大きさよりも小さく、かつ前記主表示エリアに対向する対向電極に印加する電圧が、前記副表示エリアに対向する対向電極に印加する電圧よりも低くなるような電圧印加手段を備えたことを特徴とする請求項３に記載のアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型液晶表示装置に関する。より詳細には、互いに画素領域の大きさが異なる主表示エリアと副表示エリアを具備するアクティブマトリクス型液晶表示装置の対向電極構造に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス方式の液晶表示装置としては、図６に示すものが知られている。図６は薄膜トランジスタ（  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：  以下、ＴＦＴと略記する）アレイ基板１４０の平面図である。
従来のアクティブマトリクス装置のＴＦＴアレイ基板１４０には、画素を構成する画素領城１３２がマトリクス状に配列された表示エリア１３０、この表示エリア１３０の走査線１０１から外付けのゲートドライバＩＣに接続するための走査線の引き出し配線１３４と走査線端子１３６、表示エリア１３０の信号線１１９から外付けのソースドライバＩＣに接続するための信号線の引き出し配線１３５と信号線端子１３７がそれぞれ形成されている。
【０００３】
従来のアクティブマトリクス型液晶表示装置に対して新たな機能を付加できるとの観点から、図１に示すように、表示エリア３０（以後、主表示エリアと言う）のほかに、例えば文字情報を表示させることを目的とした他の表示エリア３１（以後、副表示エリアと言う）を設ける必要性が唱えられている。
この場合、主表示エリア３０には精細度の高い表示が要求されるために画素領域３２を小さくするが、副表示エリア３１ではその表示目的から、必ずしも画素領域３３の大きさを主表示エリアのそれと一致させる必要はない。むしろ、例えば文字は大きく表示させて見やすくしたいとの要求から、副表示エリア３１の画素領域３３の大きさは、主表示エリア３０の画素領域３２の大きさに比べて大きく設計する。
また、従来の副表示エリアを有する液晶表示装置では、対向電極は図７に示すように対向基板４１の全面に共通した１個の対向電極１３が形成されていた。
【０００４】
ー方、アクティブマトリクス型液晶表示装置では、対向配置された一対の基板の間に液晶層を狭持してこれを表示媒体として用いており、液晶層の焼き付きを防止するために液晶層には直流電圧が重畳しない交流電圧を印加し、これを表示電圧として用いる。この交流電圧は、信号線から画素領域を主として成す画素電極へ、走査線からのゲート電圧でオン状態となったＴＦＴを介して印加される。この画素電極と液晶層を介して対向する対向電極には、ー定の直流電圧を印加する。これにより、液晶層に電界を与えてその屈折率を変化させることにより、液晶層は表示媒体として使用可能となる。
【０００５】
ところが、液晶の誘電率が電界強度に応じて変化すること、ＴＦＴのゲート電極とドレイン電極との間に寄生容量を有すること、および走査線と画素電極との間に寄生容量を有することなどに起因して、ＴＦＴをオフ状態にすベくゲート電圧を変化させたときに、画素電極の電位Ｖｐに動的な電圧降下が生ずる。
図５は液晶表示装置の駆動電圧を示す概略図である。図５（ａ）はＴＦＴのゲート電極に印加する電圧Ｖｇを、図５（ｂ）はＴＦＴのソース電極に印加する電圧Ｖｓを、図５（ｃ）はＴＦＴのドレイン電極、すなわち、画素電極の電圧Ｖｐ  を示している。図５（ｃ）のＶｓｃはソース電極に印加する交流電圧の中心電圧を、図５（ｃ）のＶｃｏｍ  は対向電極に印加される電圧をそれぞれ示している。対向電極と画素電極にそれぞれ電圧Ｖｃｏｍ  とＶｐ  を印加することにより、液晶層に実効的な電位が与えられ表示媒体として作動するようになる。図５の横軸には時間をとり、Ｖｇ、Ｖｓ、Ｖｐ  のタイミングを示している。図５（ａ）に示す電圧の高電位がＴＦＴをオン状態にする期間、低電位がＴＦＴをオフ状態にする期間をそれぞれ示している。
【０００６】
ＴＦＴをオフ状態にすべくゲート電圧Ｖｇを変化させたときに、図５（ｃ）に示すように画素電極の電位Ｖｐに動的な電圧降下△Ｖｐが生ずる。これは、ＴＦＴをオフ状態にすべくゲート電圧Ｖｇを変化させたときに、一対の基板間の液晶層による容量、走査線とその上のゲート絶縁膜及び容量電極とからなる蓄積容量および上記寄生容量との間で電荷の分配が生じて、画素電極の電位Ｖｐ  に電圧降下△Ｖｐが生ずるものである。
【０００７】
画素電極１１の電位の電圧降下△Ｖｐは次式（１）で示される。
0003558934.tif 000002
ここで、
△Ｖｐ    ：  画素電極の電位の電圧降下
Ｖｇｈ    ：  ゲート電圧のハイ電位
Ｃｇｄｏｎ  ：  ＴＦＴオン時の寄生容量
Ｃｇｐ    ：  走査線と画素電極の間の寄生容量
Ｖｇｌ    ：  ゲート電圧ロウ電位
Ｃｇｄｏｆｆ  ：  ＴＦＴオフ時の寄生容量
Ｖｓ      ：  信号電圧の電位
Ｃｓ      ：  蓄積容量
Ｃｌｃ    ：  液晶層の容量
（１）式で示されるように、画素電極の電位の電圧降下△Ｖｐ  を発生させる因子としては、液晶層の容量Ｃｌｃ、薄膜トランジスタの寄生容量Ｃｇｄ、蓄積容量Ｃｓ  等を含んでいる。
【０００８】
前記電圧降下△Ｖｐを発生させる一方の要因である液晶の誘電率が電界強度に応じて変化することは、液晶の物性に関わるもので避けられないものである。また、他方の要因である、ＴＦＴのゲート電極とドレイン電極との間の寄生容量及び走査線と画素電極との間の寄生容量の２つの寄生容量のうち、ＴＦＴのゲート電極とドレイン電極の間に寄生容量を有することは、前記電極間に形成したゲート絶縁膜が容量を形成してしまうことから、現在のアクティブマトリクス型液晶表示装置では構造的に避けられないものである。
【０００９】
このように画素電極の電位Ｖｐ  に電圧降下△Ｖｐ  が生じると、画素電極の電位Ｖｐ  の正と負の電圧振幅に差が生じてしまう。電圧の極性によらず同じ電圧が印加されれば、液晶は同じ透過率特性を有するので、例えば電圧を印加しない状態で透過率の高いノーマリホワイト型のアクティブマトリクス型液晶表示装置においては、電圧振幅が大きい極性では透過率がより低く、電圧振幅が小さい極性では透過率がより高くなる。このため、透過率に応じた明暗の繰り返しが生じ、これがフリッカとして視認されてしまうことになる。
また、正と負の極性に対して電圧の振幅が非対称であると、いずれかの画素電極に交流電圧に重畳して直流的な電圧が常に印加されることになり、表示が残存するいわゆる焼き付き現象が発生する。
そこで従来は、液晶を駆動する交流電圧の正と負の電圧振幅が等しくなるように対向電極の電位を適正に調整すること、および、蓄積容量を液晶層による容量に対して並列に形成することにより、前記フリッカや焼き付きの解消をはかっていた。
【００１０】
【発明が解決しようとする課題】
ところが、主表示エリアのほかに画素領域の大きさの異なる副表示エリアを設ける場合、前記液晶容量や前記寄生容量の値が画素領域の大きさに応じて異なるので、主表示エリアと副表示エリアとで、それぞれの画素電極の電圧降下△Ｖｐに差が生じてくる。その結果、主表示エリアと副表示エリアで対向電極に印加する最適な電位が異なるにもかかわらず、従来例のように共通の対向電極を用いた場合には、どちらかの対向電極には適正電圧が印加されなくなるので、主表示エリアもしくは副表示エリアのいずれか一方にフリッカが生ずるといった問題があった。また、主表示エリアもしくは副表示エリアのいずれか一方に焼き付き現象が生ずるといった問題もあった。
【００１１】
【課題を解決するための手段】
本発明は上記の課題を解決するためになされたもので、画素領域の大きさが異なる主表示エリアと副表示エリアとを有するアクティブマトリクス型液晶表示装置において、主表示エリアと副表示エリアとで対向電極を分割することにより、それぞれの対向電極に最適な電圧を印加することを可能とし、フリッカや焼き付の発生を防止する手段を採用したものである。
すなわち、図５（ｃ）において、主表示エリアと副表示エリアとで異なる電圧降下△Ｖｐが発生する場合に、それぞれの対向電極に適正な対向電極電圧Ｖｃｏｍ  を印加して、それぞれの表示エリアで正と負の極性による電圧振幅が等しくなるようにしたものである。
【００１２】
本発明に係わるアクティブマトリクス型液晶表示装置装置は、対向配置された一対の基板の間に液晶層が狭持され、前記一方の基板の表面には複数の走査線および複数の信号線がマトリクス状に交差して形成され、複数の走査線と信号線とが形成する交差部の近傍に、前記走査線に接続するゲート電極を有する薄膜トランジスタと、該薄膜トランジスタに接続する画素電極と、前記走査線と蓄積容量を形成する容量電極とがそれぞれ形成されている。前記走査線と信号線で囲まれた画素領域の大きさは互いに異なっており、主表示エリアと副表示エリアとを構成している。一方、前記他方の対向基板の液晶層側表面には対向電極が形成されておリ、主表示エリアに対向する対向電極と副表示エリアに対向する対向電極とが、分割して構成してある。
さらに、主表示エリアと副表示エリアとの画素領域の大きさが異なる場合に、すれぞれに対向する対向電極に画素領域の大きさに応じて異なった電圧を印加するように、電圧印加手段も分割して設けたものである。
かかる液晶表示装置とすることにより、主表示エリアと副表示エリアの対向電極に、それぞれの画素電極の大きさに応じた最適な電位を印加するようにした。
【００１３】
たとえば、主表示エリアは画像等を表示するためのもので高精度が要求され、副表示エリアは文字等を表示するためのもので精度はあまり問題にならない場合、主表示エリアの画素領域の大きさを副表示エリアの画素領域の大きさよりも小さく構成し、各対向電極に印加する電圧は、主表示エリアに対向する対向電極に印加する電圧の方を低くする。
すなわち式（１）において、副表示エリアの方が画素領域の大きさが大きく、液晶層の容量Ｃｌｃが大きくなり、電圧降下△Ｖｐは小さくなる。したがって図５（ｃ）において正と負の極性による電圧振幅を等しくするには、対向電極に印加する電圧は副表示エリアに対向する電極に印加する電圧の方を高くすればよい。これにより各対向電極に画素領域の大きさに見合った最適な電圧を印加することができるので、フリッカや焼き付きを防止することが可能となる。
各対向電極に異なった電圧を印加するには、電圧印加手段もそれぞれに分割して持つようにして行なう。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に従って説明する。
図１に、本発明の一実施の形態に係わるアクティブマトリクス型液晶表示装置におけるＴＦＴアレイ基板４０の平面図を示す。
本発明においては、ＴＦＴアレイ基板４０には主表示エリア３０と副表示エリア３１にそれぞれ多数の画素領域３２及び３３がマトリクス状に配列されている。ここで画素領域とは走査線１と信号線１９で囲まれた領域であり、主表示エリア３０と副表示エリア３１にある画素領域とではその大きさを異にしている。
より具体的には、主表示エリア３０の画素領域３２の大きさは横幅４０μｍ×縦長１２０μｍ、副表示エリア３１の画素領域３３の大きさは横幅４０μｍ×縦長４００μｍである。
本実施の形態では、主表示エリア３０の画素領域３２の大きさに比ベて大きい画素領域３３から成る副表示エリア３１が、走査線方向で画素領域の幅が一致するように主表示エリア３０の上部に形成されている。
【００１５】
また、これらの画素領域を走査する走査線１と、信号を供給する信号線１９とは格子状に形成されている。信号線１９は画素領域の大きさが異なる主表示エリア３０と副表示エリア３１で途切れることなく連続して配線されている。
そしてＴＦＴアレイ基板４０に対向する対向基板４１には、図４に示すように主表示エリア３０と副表示エリア３１のそれぞれに対向する対向電極１３ａと１３ｂが配置され、それぞれ異なった電圧を印加するようにしてある。
【００１６】
主表示エリア３０および副表示エリア３１の周辺には、各表示エリア３０、３１の走査線１から外付けのゲートドライバＩＣに接続するために、走査線の端子３６まで引き出された走査線の引出し配線３４と、各表示エリア３０、３１の信号線１９から外部のソースドライバＩＣに接続するために、信号線の端子３７まで引き出された信号線の引出し配線３５とがそれぞれ形成されている。なお、本実施の形態とは異なる場合として、同一ＴＦＴアレイ基板上に駆動回路が内蔵されている場合があるが、この場合には、走査線の引出し配線と前記信号線の引出し配線がこの駆動回路の出力に引き出されていても構わない。
【００１７】
次に、図２に本実施の形態の液晶表示装置の副表示エリア３１の一画素領域３３を取り出して拡大した平面図を示す。また、図３に図２中のＴＦＴ２１、コンタクトホール１８ａ及び容量電極９を貫くＡ−Ａ’線に沿った断面図を示す。なお、主表示エリア３０の画素領域３２もその大きさが異なるのみで、構造は副表示エリア３１の画素領域３３と同様である。
図２に示すとおり、この副表示エリア３１の画素領域３３は走査線１と信号線１９とに囲まれており、紙面の左下にＴＦＴ２１が、又紙面上方に蓄積容量２２が形成されている。紙面中央部には画素電極１１が配置されている。
【００１８】
立体的に見ると図３に示すように、このＴＦＴアレイ基板４０を用いた液晶表示装置は、液晶層２０を介してＴＦＴアレイ基板４０と対向して配置された対向基板４１がある。対向基板４１には、遮光用のブラックマトリクス１５、カラーフィルタ１４、及び画素電極１１と同様なインジウムとスズの酸化物（  Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ  ：以下、ＩＴＯと略記する）からなる透明な対向電極１３を設けてある。液晶と接する面には配向膜１２が形成されている。従って、画素電極１１と対向電極１３との間に電圧を印加すると、液晶層２０に電界が印加され、液晶分子の配向制御ができるようになっている。また、この構造は画素電極１１と対向電極１３をそれぞれ電極に持ち、その間に誘電体である液晶層２０を有することから、容量と見なすことができる（以下、これを液晶容量と呼ぶ）。
【００１９】
ＴＦＴは、図２及び図３に示すように、走査線１から引き出して設けられたゲート電極２を設け、その上にチッ化珪素からなるゲート絶縁膜３を設け、その上にアモルファスシリコンからなる半導体膜４を設け、更にその上にはアモルファシリコンにリンを添加したｎ＋型アモルファスシリコンからなるオーミックコンタクト膜５を設け、その上に導電体からなるドレイン電極７とソース電極８とを設けて形成されている。このうちソース電極８は信号線１９から引き出して設けられている。そして更にドレイン電極７とソース電極８の上には、これらを覆うようにチッ化珪素からなるパッシベーション膜１０を設け、ドレイン電極７上のパッシベーション膜１０にはコンタクトホール１８ａが形成されている。そしてドレイン電極７とＩＴＯからなる透明な画素電極１１とがコンタクトホール１８ａを介して接続されている。
【００２０】
蓄積容量２２は、走査線１を一方の電極とし、その上のゲート絶縁膜３を誘電体として形成し、更にその上に他方の電極となる容量電極９を形成してある。容量電極９はドレイン電極７やソース電極８と同一の導電体により形成してある。容量電極９の上にはＴＦＴ２１と同様、パッシベーション膜１０が形成され、このパッシベーション膜１０にはコンタクトホール１８ｂを形成して、ＩＴＯからなる画素電極１１を容量電極９の上に引き出して設けて、容量電極９と画素電極１１とをコンタクトホール１８ｂを介して接続してある。なお、蓄積容量２２は先に述べた液晶容量と並列接続の関係にあり、ともにＴＦＴ２１の負荷容量となる。
【００２１】
本実施の形態では、それぞれ横幅４０μｍ×縦長ｌ２０μｍの大きさの画素領域を有する主表示エリア３０と、横幅４０μｍ×縦長４００μｍの大きさの画素領域を有する副表示エリア３１の２つが同一のＴＦＴアレイ基板４０上に形成されいる。これらに対向する対向電極１３ａ及び１３ｂは、図４に示すように一つの対向基板４１上に各表示エリア毎に分割して配置してある。
対向電極１３ａ、１３ｂも画素電極１１と同一のＩＴＯ膜で形成する。
各対向電極１３の大きさ（面積）は、主表示エリア３０と副表示エリア３１の面積にほぼ等しく構成する。
【００２２】
この分割した各対向電極に最適な電圧を印加するには、電圧印加手段として直流電圧を発生するためのＤＣ／ＤＣコンバーター（図示省略）を２系列に分けて準備する。各ＤＣ／ＤＣコンバーターにつきそれぞれの対向電極に最適な電圧に変換して、それぞれの対向電極に印加すればよい。
【００２３】
本実施の形態では、主表示エリア３０の画素領域３２の大きさが副表示エリア３１の画素領域３３の大きさよりも小さいので、主表示エリア３０の対向電極１３ａに印加する電圧は、副表示エリア３１の対向電極１３ｂに印加する電圧よりも低くする。例えば本実施の形態では、主表示エリア３０の対向電極１３ａに印加する電圧は３．７Ｖ、副表示エリア３１の対向電極１３ｂに印加する電圧は４．０Ｖとする。
【００２４】
以上説明したとおり、本発明では画素領域の大きさの異なる二つの表示エリアにある二つの対向電極に異なる電圧を印加してある。つまり図５（ｃ）において表示エリアの画素領域の大きさに応じてＶｃｏｍ  の値を変化させ、その結果正と負の極性による電圧振幅の差を解消させるようにした。
【００２５】
【発明の効果】
本発明に係わるアクティブマトリクス型液晶表示装置は、対向電極を分割することにより、それぞれの画素領域の大きさに応じて最適な電圧を印加することが可能となり、その結果フリッカや焼き付きを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に使用するＴＦＴアレイ基板の平面図である。
【図２】図１に示したＴＦＴアレイ基板の副表示エリアの一画素領域近傍を拡大して示す平面図である。
【図３】図２のＡ−Ａ’線に沿った断面図である。
【図４】本発明の対向電極を示す平面図である。
【図５】液晶表示装置の駆動電圧を説明する図である。
【図６】従来のＴＦＴアレイ基板を示す平面図である。
【図７】従来の対向電極を示す平面図である。
【符号の説明】
１・・・・・走査線、２・・・・・ゲート電極、３・・・・・ゲート絶縁膜、４・・・・・半導体膜、５・・・・・オーミックコンタクト膜、７・・・・・ドレイン電極、８・・・・ソース電極、９・・・・・容量電極、１０・・・・・パッシベーション膜、１１・・・・・画素電極、１２・・・・・配向膜、１３・・・・・対向電極、１３ａ・・・・・主表示エリアの対向電極、１３ｂ・・・・・副表示エリアの対向電極、１４・・・・・カラーフィルタ、１５・・・・ブラックマトリクス、１６、１７・・・・・透明基板、１８ａ，１８ｂ・・・・コンタクトホール、１９・・・・信号線、２０・・・・・液晶層、２１・・・・・ＴＦＴ、２２・・・・・蓄積容量、３０・・・・・主表示エリア、３１・・・・・副表示エリア、３２・・・・・主表示エリアの画素領域、３３・・・・副表示エリアの画素領域、３４・・・・・走査線側引出し線、３５・・・・・信号線側引出し線、３６・・・・・走査線側端子、３７・・・・・信号線側端子、４０・・・・ＴＦＴアレイ基板、４１・・・・・対向基板、１０１・・・・・走査線、１１９・・・・・信号線、  １３０・・・・・表示エリア、１３２・・・・・画素領域、１３４・・・・走査線側引出し線、１３５・・・・・信号線側引出し線、１３６・・・・・走査線側端子、１３７・・・・信号線側端子、１４０・・・・・ＴＦＴアレイ基板
【図１】
0003558934.tif 000003
【図２】
0003558934.tif 000004
【図３】
0003558934.tif 000005
【図４】
0003558934.tif 000006
【図５】
0003558934.tif 000007
【図６】
0003558934.tif 000008
【図７】
0003558934.tif 000009