(57)【特許請求の範囲】
【請求項１】
静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示装置において、
表示画面上に表示される画像の表示コードと、該表示コードが示す画像を動画とするか否かを示す動画静止画選択信号と、を少なくとも含む制御データを記憶する第１のメモリと、
上記表示画面上に表示される全ての画像の表示データをあらかじめ記憶している第２のメモリと、
前記第１のメモリから上記制御データを読み出して、上記表示コードと、上記動画静止画選択信号とを出力するデコード回路と、
カウントされた垂直同期信号の値がある設定値になると出力されるインクリメント信号を受け、設定された動画に使用される画像数に基づいて、該インクリメント信号をカウントし、増加、減少、あるいはサイクリックに繰り返される該カウント値を、動画コードとして出力する動画コード生成回路と、
上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、
上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、
前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第２のメモリのアドレスを出力するアドレス生成回路と、を備える、
ことを特徴とした画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
上記動画コード生成回路が、
上記設定された動画に使用される画像数を記憶するレジスタと、
上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、
上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタと、を備える、
ことを特徴とした画像表示装置。
【請求項３】
請求項１に記載の画像表示装置において、
上記動画コード生成回路が、
上記設定された動画に使用される画像数を記憶するレジスタと、
上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、
上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタと、を備える、
ことを特徴とした画像表示装置。
【請求項４】
請求項１に記載の画像表示装置において、
上記動画コード生成回路が、
上記設定された動画に使用される画像数を記憶するレジスタと、
上記動画コードが所定の数値であることを検出する検出器と、
上記検出器の出力が所定の数値の検出を示さない場合は入力される上記インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタと、を備える、
ことを特徴とした画像表示装置。
【請求項５】
静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、
表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、
垂直同期信号のカウントを開始するカウント開始ステップと、
動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、
垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、
上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、
上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、
上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、
上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、
上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば上記その時点の動画コードを初期値に戻すものである、
ことを特徴とする画像表示方法。
【請求項６】
静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、
表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、
垂直同期信号のカウントを開始するカウント開始ステップと、
動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、
垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、
上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、
上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、
上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、
上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、
上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものである、
ことを特徴とする画像表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＲＴ等の表示装置に表示する画像制御に関し、特に、複数の画像を切り替えして動画表示する場合の画像制御に関する。
【０００２】
【従来の技術】
近年、ＴＶセット等に、チャンネルや音量やメニュー表示等の様々な情報を表示するには、マイクロコンピュータからの制御データに基づいて、予めすべての表示データが記録されているＲＯＭより、上記様々な情報に対応する画像を読み出し、ＣＲＴ等に表示する、という技術が用いられている。
【０００３】
以下、図９を用いて、従来の画像表示装置の構成について説明する。図９は、従来の画像表示装置の構成を示すブロック図である。
図９において、従来の画像表示装置は、マイクロコンピュータ（図示せず）から送られてくる制御データによって、表示する画像を制御する表示画像制御部６００と、該表示画像制御部６００において生成された画像を表示する表示部であるＣＲＴ１０１とからなるものであり、上記表示画像制御部６００は、表示ＲＡＭ１０６と、表示位置制御回路１０８と、表示デコード回路１０７と、ＲＯＭアドレス生成回路１０９と、ＲＯＭ１１０と、表示回路１１１とからなるものである。
【０００４】
上記表示ＲＡＭ１０６は、マイクロコンピュータにより書き込まれる制御データを蓄えるものであり、上記制御データは、どの画像を表示するのかを示す表示コードや、該表示される画像がどのような色であるかを示す色コード等の情報を含むデータである。また、上記表示位置制御回路１０８は、マイクロコンピュータから書き込まれる、画像を画面上のどの位置に表示するかを示す表示位置データと、当該表示画像制御部６００に入力される垂直同期信号Ｖ、水平同期信号Ｈ、及びドットクロックＤとにより、表示画面の走査線の縦方向の位置である縦方向位置データｓ１１８と、表示ＲＡＭ１０６に格納されている複数の制御データから読み出す制御データのアドレスを表示ＲＡＭ読み出しアドレスｓ１０８として出力するものである。
【０００５】
また、上記表示デコード回路１０７は、上記表示位置制御回路１０８から出力される表示ＲＡＭ読み出しアドレスｓ１０８により、表示ＲＡＭ１０６から読み出された制御データｓ１０６を解読して、該制御データｓ１０６に含まれる表示コードｓ１０７等を出力するものであり、ＲＯＭアドレス生成回路１０９は、該表示コードｓ１０７と、上記表示位置制御回路１０８から出力された縦方向位置データｓ１１８とを演算し、上記表示コードに対応する画像が格納されているＲＯＭ１１０の表示データアドレスｓ１０９を生成するものである。
【０００６】
そして、画面上に表示する全ての画像の表示データが予め格納されているＲＯＭ１１０は、上記ＲＯＭアドレス生成回路１０９から表示データアドレスｓ１０９を受信して表示データｓ１１０を出力するものであり、表示回路１１１は、該表示データｓ１１０からライン毎にドットクロックＤに同期したＲＧＢ信号ｓ１１１を生成して、ＣＲＴ１０１へ出力するものである。
【０００７】
以下、このような構成の画像表示装置において、図形を表示する場合の動作について説明する。
まず、マイクロコンピュータから、表示ＲＡＭ１０６に、どの図形を表示するのかを示す表示コードを含む制御データが書きこまれ、表示位置制御回路１０８には、該図形を表示する位置を示す表示位置データが書き込まれる。
【０００８】
次に、表示位置制御回路１０８において、垂直同期信号Ｖから表示画面の始まりと、水平同期信号Ｈから画面の縦方向位置とを決定することによって、画面の走査線の縦方向位置データｓ１１８を生成して上記ＲＯＭアドレス生成回路１０９に出力し、また、ドットクロックＤから画面の横方向位置を決定して、上記表示位置データにより、表示する位置のタイミングに合わせて表示ＲＡＭ読み出しアドレスｓ１０８を表示ＲＡＭ１０６に出力する。
【０００９】
そして、表示ＲＡＭ読み出しアドレス信号ｓ１０８を受信した表示ＲＡＭ１０６は、制御データｓ１０６を読み出し、表示デコード回路１０７において、該制御データｓ１０６を解読して表示コードｓ１０７を取り出し、ＲＯＭアドレス生成回路１０９に出力する。
【００１０】
そして、上記表示コードｓ１０７と、上述した表示位置制御回路１０８からの縦方向位置データｓ１１８とに基づいて、表示する図形と該図形の表示位置である走査対象のラインを決定し、あらかじめ複数の図形の表示データがライン毎に格納されているＲＯＭ１１０内のアドレスである表示データアドレスｓ１０９を生成する。
【００１１】
この上記表示データアドレスｓ１０９を受信したＲＯＭ１１０から、画面上に表示される表示データｓ１１０を読み出し、表示回路１１１において、ドットクロックＤに同期したＲＧＢ信号ｓ１１１を生成してＣＲＴ１０１に出力する。
【００１２】
このようにして、従来の画像表示装置においては、マイクロコンピュータから表示画像制御部６００に、表示したい図形の表示コードと、その画像を表示する表示位置データとを送れば、表示画像制御部６００の垂直同期信号Ｖと水平同期信号ＨとドットクロックＤとに同期したＲＧＢ信号１１１がＣＲＴ１０１に出力され、該ＣＲＴ１０１にその図形が表示される。
【００１３】
そして、以上のようにして、表示された図形、あるいは絵等の静止画像を動いて見えるようにする方法として、その静止画像を画面毎、あるいは複数の画面毎に切替える方法がある。
【００１４】
ここで、上述した方法を用いて、従来装置において表示された画像が動いて見えるようにする動作について説明すると、映像フィルムの１コマ１コマのように、画像が変形する過程の表示データをＲＯＭ１１０に格納し、それをある一定間隔で画面毎あるいは複数画面毎に切替えて表示するよう制御することで可能となる。
【００１５】
例えば、ＲＯＭ１１０に格納されている図１０に示すような６枚の静止画像を切替えて表示するためには、まずマイクロコンピュータから表示ＲＡＭ１０６に、図１０に示す各画像毎の制御データを格納し、表示位置制御回路１０８に表示位置データを入力する。そして、表示位置制御回路１０８から、表示する位置タイミングに合わせて、表示ＲＡＭ読み出しアドレスｓ１０８を出力し、表示ＲＡＭ１０６より、最初に表示する画像である図１０の画像７０１の制御データｓ１０６を出力させる。そして、この制御データｓ１０６を解読して表示コードｓ１０７を生成し、該表示コードｓ１０７と表示位置制御回路１０８から出力される縦方向位置データｓ１１８とより表示データアドレスｓ１０９を作成して、ＲＯＭ１１０より表示データｓ１１０を読み出し、表示回路１１１にてＲＧＢ信号ｓ１１１を作成して、ＣＲＴ１０１に図１０の画像７０１を表示させる。そして、このときマイクロコンピュータ内部のタイマーにおいて時間計測が行われており、ある一定時間経過後に図１０の画像７０２を同じ手順でＣＲＴ１０１に表示させ、さらに同様にして図１０の画像７０３〜図１０の画像７０６をある一定時間間隔で表示させることで、静止画像が動いて見えるようにするものである。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来の画像表示装置の構成では、静止画像を画面毎あるいは複数画面毎に切替えて表示する場合、上述したようにマイクロコンピュータが常に画面の切替えの時間を管理しなければならないし、さらに、上記静止画像を続けて表示しつづけるためには、表示ＲＡＭ１０６に蓄えられている制御データを、適切なタイミングで書き替える必要があった。この動作は、マイクロコンピュータに大きな負担をかけることとなり、この結果、画像表示装置全体としてのパフォーマンスを低下させる、という問題があった。
【００１７】
本発明は、以上のような問題に鑑みてなされたものであり、マイクロコンピュータに負担をかけることなく、画像を画面毎あるいは複数画面毎に切替えて動画表示を行う画像表示装置、及び画像表示方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の画像表示装置は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示装置において、表示画面上に表示される画像の表示コードと、該表示コードが示す画像を動画とするか否かを示す動画静止画選択信号と、を少なくとも含む制御データを記憶する第１のメモリと、上記表示画面上に表示される全ての画像の表示データをあらかじめ記憶している第２のメモリと、前記第１のメモリから上記制御データを読み出して、上記表示コードと、上記動画静止画選択信号とを出力するデコード回路と、カウントされた垂直同期信号の値がある設定値になると出力されるインクリメント信号を受け、設定された動画に使用される画像数に基づいて、該インクリメント信号をカウントし、増加、減少、あるいはサイクリックに繰り返される該カウント値を、動画コードとして出力する動画コード生成回路と、上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第２のメモリのアドレスを出力するアドレス生成回路とを備えるものである。
【００１９】
また、本発明の請求項２に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタとを備えるものである。
【００２０】
また、本発明の請求項３に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタとを備えるものである。
【００２１】
また、本発明の請求項４に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記動画コードが所定の数値であることを検出する検出器と、上記検出器の出力が所定の数値の検出を示さない場合は入力される上記インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタとを備えるものである。
【００２２】
また、本発明の請求項５に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば上記その時点の動画コードを初期値に戻すものである。
【００２３】
また、本発明の請求項６に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものである。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
まず、図１を用いて、本実施の形態１における画像表示装置の構成について説明する。図１は、実施の形態１に係る画像表示装置の構成を示すブロック図である。
図１において、本実施の形態１における画像表示装置は、マイクロコンピュータ（図示せず）から制御データと、画像の表示位置を決める表示位置データと、動画の動きのスピードを決める動画スピードデータと、動画に使用する画像数を示す動画制御データとを受信し、画像表示に必要な垂直同期信号Ｖと水平同期信号ＨとドットクロックＤにより、ＲＧＢ信号ｓ１１１を出力する表示画像制御部１００と、上記ＲＧＢ信号ｓ１１１を受信して画像を表示するＣＲＴ１０１とからなるものである。
【００２５】
上記表示画像制御部１００は、表示ＲＡＭ１０６と、表示デコード回路１０７と、表示位置制御回路１０８と、ＲＯＭアドレス生成回路１０９と、ＲＯＭ１１０と、表示回路１１１と、動画スピード設定回路１０２と、動画コード生成回路１０３と、加算器１０４と、セレクタ１０５とを備えるものである。
【００２６】
上記表示ＲＡＭ１０６は、マイクロコンピュータにより書き込まれる制御データを蓄えるものであり、上記制御データは、どの画像を表示するのかを示す表示コードや、該表示される画像がどのような色であるかを示す色コード等の情報に加え、その表示する画像を動画とするか否かを示す動画静止画選択ビットをさらに含むものである。なお、本実施の形態１においては、説明を簡便にするため、上記制御データが、上記表示コードと上記動画静止画選択ビットとを含むものとする。
【００２７】
また、上記表示デコード回路１０７は、表示ＲＡＭ１０６から読み出された、上記表示コード及び動画静止画選択ビットを含む制御データｓ１０６を解読して、表示コードｓ１０７と、動画静止画選択信号ｓ１１７とを出力するものである。
【００２８】
さらに、上記動画スピード設定回路１０２は、マイクロコンピュータから、垂直同期信号Ｖのカウント値である上記動画スピードデータが書き込まれ、表示画像制御部１００に入力される垂直同期信号Ｖを該動画スピードデータの値までカウントしていき、カウントが終了する毎に動画コードインクリメント信号ｓ１０２を出力するものである。そして、上記動画コード生成回路１０３は、上記マイクロコンピュータから上記動画制御データが書き込まれた後、該動画制御データに基づいて、上記動画コードインクリメント信号ｓ１０２をカウントアップあるいはカウントダウン等することで、値が増加、減少、あるいはサイクリックに繰り返される動画コードｓ１０３を出力するものである。本実施の形態１においては、動画コード回路１０３ａが、０，１，…と増加し、動画制御データｎでとまる動画コードｓ１０３ａを出力するものとする。図３は、本実施の形態１における、動画コード生成回路１０３ａの構成を示す図であり、図３において、動画コード生成回路１０３ａは、マイクロコンピュータからの動画制御データを格納し、動画数データｓ２０１を出力する動画数レジスタ２０１と、その動画数データｓ２０１の値と動画コードｓ１０３ａの値とを比較して、一致すれば“０”、一致しなければ“１”を比較結果信号ｓ２０２として出力する比較器２０２と、その比較結果信号ｓ２０２と動画コードインクリメント信号ｓ１０２との論理積をとるＡＮＤ回路２０３と、上記動画制御データが入力されるとリセットされ、上記ＡＮＤ回路２０３からの論理積ｓ２０３をカウントアップしていき、そのカウント値を動画コードｓ１０３ａとして出力するリセット付きバイナリカウンタ２０４と、を備えている。
【００２９】
また、上記加算器１０４は、上記表示デコード回路１０７から出力される表示コードｓ１０７と、上記動画コード生成回路１０３から出力される動画コードｓ１０３ａとから、動画表示するときに使用する表示コードである動画表示コードｓ１０４を生成して出力するものであり、上記セレクタ１０５は、上記表示デコード回路１０７から出力される動画静止画選択信号ｓ１１７に基づいて、該動画表示コードｓ１０４と、上記表示コードｓ１０７とのうちどちらかを選択し、セレクタ出力コードｓ１０５として出力するものである。なお、そのほかの構成は、図９に示す従来装置と同様であるため、ここでは説明を省略する。
【００３０】
すなわち、本実施の形態１における表示画像制御部１００は、図９に示す従来の表示画像制御部６００の構成に加えて、上述した動画スピード設定回路１０２と、動画コード生成回路１０３と、加算器１０４と、セレクタ１０５とが設けられ、また、本実施の形態１における表示デコード回路１０７においては、図９に示す従来の表示デコード回路１０７の機能に加え、動画静止画選択ビットをさらに含む本実施の形態１における制御データｓ１０６から、動画静止画選択信号ｓ１１７を出力する機能が設けられているものである。
【００３１】
次に、図１から図４を用いて、以上のように構成された、本実施の形態１における画像表示装置で、図形を表示する動作について説明する。図２は、本実施の形態１における画像表示装置の、表示ＲＡＭ１０６に設定される制御データの一例（図２（ａ））と、ＲＯＭ１１０に予め格納されている表示データの一例（図２（ｂ））と、ＣＲＴ１０１に表示される画像の一例（図２（ｃ））とを示すものであり、図４は、本実施の形態１における、表示画像制御部１００の一連の動作を示すフローチャート図である。なお、図２（ｂ）に示されているデータＡ，データＢ，データＣ，データＤは、それぞれ図形Ａ，図形Ｂ，図形Ｃ，図形Ｄの表示データあり、例えば図形Ａが横８ドット、縦１６ドットの図形であれば、データＡは８ビットのデータを１６アドレス分持つものとなる。また、各表示データに対応する表示コードとして、ここでは、図形Ａは表示コード“０”  に、図形Ｂは表示コード“１”  に、図形Ｃは表示コード“２”  に、図形Ｄは表示コード“３”に対応するものとする。
【００３２】
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ａに書き込む（ステップＳ４０１）。なお、ここでは動画制御データをｎ（ｎ：整数）とし、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば動画を選択しないものとしする。例えば、図２（ａ）に示すような２つの制御データがマイクロコンピュータから表示ＲＡＭ１０６に書き込まれた場合、第１の制御データは、表示コード５０１が“０”、動画静止画選択ビット５０２が“１”であるので、図形Ａを動画で表示することを示し、一方、第２の制御データは、表示コード５０１が“３”、動画静止画選ビット５０２が“０”であるので、図形Ｄを静止画で表示することを示す。
【００３３】
このようにして本実施の形態１における画像表示装置の表示画像制御部１００に、上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始され（ステップＳ４０２）、ＣＲＴ１０１上に、最初の図形である図形Ａと図形Ｄとが、図２（ｃ）の初期画面５０３に示すように表示される（ステップＳ４０３）。
【００３４】
以下、表示画像制御部１００に各データが設定されてから、ＣＲＴ１０１上に最初の図形が表示されるまでの具体的な動作について説明する。
まず、動画スピード設定回路１０２は垂直同期信号Ｖのカウントを開始し、表示位置制御回路１０８は、垂直同期信号Ｖにより表示画面の始まりを、また水平同期信号Ｈにより画面の縦方向位置を、ドットクロックＤにより画面の横方向位置を決定し、表示する位置のタイミングに合わせて表示ＲＡＭ読み出しアドレスｓ１０８を出力する。
【００３５】
そして、該表示ＲＡＭ読み出しアドレスｓ１０８を受信した表示ＲＡＭ１０６は、制御データｓ１０６を読み出し、表示デコード回路１０７において、該制御データｓ１０６を解読して、どの図形を表示するかを示す表示コードｓ１０７を加算器１０４とセレクタ１０５とに、またその図形を動画とするか否かを示す動画静止画選択信号ｓ１１７をセレクタ１０５に出力する。例えば、図２（ａ）に示される、第１の制御データの場合は、表示コードｓ１０７“０”、動画静止画選択信号ｓ１１７“１”が出力され、第２の制御データの場合は、表示コードｓ１０７“３”、動画静止画選択信号ｓ１１７“０”が出力される。
【００３６】
次に、加算器１０４において、上記表示デコード回路１０７からの表示コードｓ１０７と、動画コード生成回路１０３ａからの動画コードｓ１０３ａとの加算を行う。ここで、本実施の形態１における動画コード生成回路１０３ａは、マイクロコンピュータから動画制御データが入力されると、その値を動画数レジスタ２０１に書き込み、また該動画制御データが入力されると同時にリセット付きバイナリカウンタ２０４をリセットする。これにより、リセット付きバイナリカウンタ２０４は、動画コードｓ１０３ａの初期値として“０”を出力する。従って、最初の図形の場合、上記表示コードｓ１０７と動画コードｓ１０３ａとの加算値である動画表示コードｓ１０４の値は、表示コードｓ１０７と同じ値となり、セレクタ１０５からは、動画静止画選択信号ｓ１１７の値にかかわらず、いずれにしても表示コードｓ１０７の値がセレクタ出力コードｓ１０５として出力されることとなる。
【００３７】
そして、ＲＯＭアドレス生成回路１０９において、セレクタ出力コードｓ１０５が示す図形の表示データが格納されている表示データアドレスｓ１０９を生成し、該表示データアドレスｓ１０９に基づいてＲＯＭ１１０から表示データｓ１１０を出力する。例えば、第１の制御データの場合、表示コード“０”に対応するデータＡが表示回路１１１に出力され、第２の制御データの場合は、表示コード“３”に対応するデータＤが表示回路１１１に出力される。
【００３８】
そして、表示回路１１１において、ドットクロックＤに同期したＲＧＢ信号ｓ１１１が上記ＣＲＴ１０１に出力され、例えば、図２（ｃ）の初期画面５０３に示されるように、第１の制御データの場合は図形Ａが、第２の制御データの場合は図形Ｄが、ＣＲＴ１０１に最初の画面として表示されることとなる。
【００３９】
以上のことからも分かるように、ＣＲＴ１０１上に最初に表示される図形は、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードが示す図形となる。
【００４０】
次に、動画スピード設定回路１０２においてカウントが開始されてから、ある一定時間が経過し（ステップＳ４０４）、ＣＲＴ１０１上に表示された最初の図形が、次の図形に切替わるまで（ステップＳ４０５〜ステップＳ４１２）の表示画像制御部１００の動作を説明する。
【００４１】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけ垂直同期信号Ｖがカウントされると（ステップＳ４０４）、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する（ステップＳ４０５）。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ａは、比較器２０２において、前回出力した動画コードｓ１０３ａ、ここでは初期値“０”と、動画制御データｎとを比較し（ステップＳ４０６）、一致しなければ比較結果信号ｓ２０２として“１”を出力するため、ＡＮＤ回路２０３は動画コードインクリメント信号ｓ１０２が入力される毎に論理積ｓ２０３を出力して、リセット付きバイナリカウンタ２０４をカウントアップさせる。よって、上記動画制御データｎと動画コードｓ１０３ａ“０”とが一致しなければ、リセット付きバイナリカウンタ２０４はカウントアップされ、動画コードｓ１０３ａとして“１”を出力する（ステップＳ４０７）。そして、加算器１０４において、表示コードｓ１０７と、上述のようにして生成した動画コードｓ１０３ａ“１”とを加算し、動画表示する際に使用する表示データである動画表示コードｓ１０４を生成する。例えば、図２（ａ）の第１の制御データでは、（表示コードｓ１０７“０”）＋（動画コードｓ１０３“１”）＝（動画表示コードｓ１０４“１”）を出力し、第２の制御データの場合は、（表示コードｓ１０７“３”）＋（動画コードｓ１０３“１”）＝（動画表示コードｓ１０４“４”）を出力する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０４か、表示コードｓ１０７かのどちらかを選択する（ステップＳ４０９）。ここでは、動画静止画選択信号ｓ１０７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７に＋１加算された動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され（ステップＳ４１０）、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される（ステップＳ４１２）。この結果、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードに＋１加算された表示コードが示す図形が表示される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され（ステップＳ４１１）、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力されるため（ステップＳ４１２）、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ表示コードが示す図形、つまり最初の画面に表示された図形と同じ図形が表示される。従って、第１の制御データの場合は、セレクタ出力コードｓ１０５として動画表示コードｓ１０４“１”が、第２の制御データの場合は、セレクタ出力コードｓ１０５として表示コードｓ１０７“３”が出力されることとなり、図２（ｃ）の初期画面５０３に表示された第１の制御データによる図形Ａ及び第２の制御データによる図形Ｄは、図２（ｃ）の画面５０４に示されるように、動画表示を示す第１の制御データによる図形Ａは図形Ｂに切替えられ、また静止画表示を示す第２の制御データによる図形Ｄは図形Ｄのままで表示されることとなる。
【００４２】
さらに時間が経過して、動画スピード設定回路１０２において、再び設定された動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ４０４）、動画スピード設定回路１０２は、カウンタ値をリセットして再び動画コードインクリメント信号ｓ１０２を出力する（ステップＳ４０５）。そして、前回出力した動画コードｓ１０３ａ、ここでは“１”と、動画制御データｎとを比較し（ステップＳ４０６）、一致しなければカウントアップして、動画コードｓ１０３として“２”を出力する（ステップＳ４０７）。
【００４３】
そして、加算器１０４において、表示コードｓ１０７に、上述のようにして生成した動画コードｓ１０３ａ“２”を加算し、動画表示する際に使用する表示データである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、動画静止画選択信号ｓ１１７に基づいて、上記動画表示コードｓ１０４か、上記表示コードｓ１０７かが選択され（ステップＳ４０９）、その選択されたセレクタ出力コードｓ１０５に対応する図形がＣＲＴ１０１上に表示される。従って、図２（ｃ）の画面５０４のように表示されている図形は、図２（ｃ）の画面５０５のように、動画表示を示す第１の制御データによる図形Ｂは図形Ｃに切替えられ、また静止画表示を示す第２の制御データによる図形Ｄは図形Ｄのままで表示されることとなる。
【００４４】
そして、以上のような動作を、動画コード生成回路１０３ａに書き込まれた動画制御データの値ｎ回繰り返した後、その次のｎ＋１回目においては、上述したステップＳ４０６で、比較器２０２において動画制御データｎと、前回出力した動画コードｓ１０３ａ、ここでは“ｎ”とを比較することになる。そしてここでは、動画コードｓ１０３ａと動画制御データとが一致するので、比較結果信号ｓ２０２として“０”が出力され、論理積ｓ２０３は“０”に固定され、リセット付きバイナリカウンタ２０４においてカウンタが停止される。よってここでは、カウントアップしないで動画コードｓ１０３ａ“ｎ”を出力し、加算器１０４において、表示コードｓ１０７と、動画コードｓ１０３ａ“ｎ”とを加算して、上記動画表示コードｓ１０４を生成し、セレクタ１０５において動画静止画選択信号ｓ１１７に基づいて上記動画表示コードｓ１０４か、表示コードｓ１０７かが選択され（ステップＳ４０９）、その選択されたセレクタ出力コードｓ１０５に基づいてＣＲＴ１０１に画像が表示される。従って、ＣＲＴ１０１上に表示される図形は、動画表示を示す第１の制御データの場合は前回表示された図形が表示され、また静止画表示を示す第２の制御データの場合は、図形Ｄがそのまま表示されることとなる。
【００４５】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“０”に対応する画像７０１であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０２、画像７０３、…、画像７０６とある一定間隔で切り替わり、画像７０６で停止することになる。
【００４６】
以上のように、本実施の形態１によれば、初期値として、マイクロコンピュータから、上記表示コード及び動画静止画選択信号等を含む制御信号と、表示位置データと、動画表示に関するデータである動画スピードデータと、動画制御データとを設定し、動画スピード設定回路１０２において垂直同期信号を上記動画スピードデータの値までカウントする毎に動画コードインクリメント信号ｓ１０２を出力し、上記動画コード生成回路１０３において該動画コードインクリメント信号ｓ１０２をカウントアップして、加算器１０４において動画表示に使用する表示コードである動画表示コードを自動的に生成し、動画静止画選択信号ｓ１１７に基づいて、上記セレクタ１０５において表示コードｓ１０７と上記動画表示コードｓ１０４とのうちのどちらかを選択して表示するようにしたので、最初にマイクロコンピュータから初期値として、ＣＲＴ１０１に最初に表示したい画像、及び動画のスピードや動画に使用する画像の枚数等、動画に関するデータを設定すれば、マイクロコンピュータにおいて動画表示させるためのアドレスを発生させて表示ＲＡＭ１０６に書き込む必要なく、表示画像制御部１００が上記動画表示コードｓ１０４をある一定のタイミングで自動的に生成してＣＲＴ１０１上に動画を表示することができ、またセレクタ１０５において表示コードｓ１０７の値をセレクタ出力コードｓ１０５として常に出力すれば、動画とはならず静止画を表示することができる。さらに、垂直同期信号Ｖを動画スピード設定回路１０２においてカウントして、動画コードインクリメント信号ｓ１０２が出力される毎に画像を切替えるようにしているので、動画の表示スピードも、マイクロコンピュータからではなく、表示画像制御部１００において管理することができる。この結果、本実施の形態１における画像表示装置によれば、動画表示する際のマイクロコンピュータに負担をかけることなく、画像を次々に切替えて動画を表示することができる。また、初期値として設定した上記動画スピードデータの値を変化させれば、動画スピード設定回路１０２にてカウントする垂直同期信号Ｖの数が変わることになり、その結果、画像を切替えるタイミングが変わるため、動画の動きのスピードを変えることができる。
【００４７】
また、本実施の形態１における動画コード生成回路１０３ａの構成においては、マイクロコンピュータからの制御なしに、動画表示している画像を所定の画像で停止させることができる。
【００４８】
なお、本実施の形態１においては、上記動画コード生成回路１０３が、０，１，…と増加して動画制御データｎでとまる動画コードｓ１０３が出力される場合について説明したが、動画コード生成回路１０３の構成をかえれば、動画コードｓ１０３をｎ，…３，２，１，０と減少させて、動きが逆の動画を表示したり、また、動画コードｓ１０３を０，１，２，…ｎ，０，１，２，…ｎ，０…と繰り返すようにして、動画を繰り返し表示したりできる。
【００４９】
（実施の形態１の変形例１）
以下、図５を用いて、動画コードｓ１０３が０，１，２…，ｎ，  ０，１，２…，ｎとサイクリックに繰り返される動画コード生成回路１０３ｂについて説明する。図５は、動画コード生成回路１０３ｂの構成を示すブロック図である。
【００５０】
図５において、動画コード生成回路１０３ｂは、マイクロコンピュータからの動画制御データを格納し、動画数データｓ２０１を出力する動画数レジスタ２０１と、その動画数データｓ２０１の値と動画コードｓ１０３ｂとの数値を比較して比較結果信号ｓ３０２を出力する比較器３０２と、その比較結果信号ｓ３０２と動画制御データに含まれるリセット信号との論理和ｓ３０１をとるＯＲ回路３０１と、上記論理和ｓ３０１によりリセットされ、上記動画コードインクリメント信号ｓ１０２をカウントアップしていき、そのカウント値を動画コードｓ１０３ｂとして出力するリセット付きバイナリカウンタ２０４と、を備えている。
【００５１】
以下、図６を用いて、以上のように構成された動画コード生成回路１０３ｂを有する表示画像制御部１００において、図形を表示する動作を説明する。図６は、本実施の形態１の変形例１における、表示画像制御部１００の一連の動作を示すフローチャート図である。
【００５２】
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ｂに書き込む（ステップＳ６０１）。なお、ここでも実施の形態１で説明したのと同様、制御データは、どの図形を表示するかを示す表示コードと、その表示する図形を動画表示するか否かを示す動画静止画選択ビットとで構成されているものとし、動画制御データはｎ（ｎ：整数）であり、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば静止画を選択するものとする。
【００５３】
このようにして、本実施の形態１の変形例１における表示画像制御部１００に上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始される（ステップＳ６０２）。
【００５４】
ここで、本実施の形態１の変形例１における動画コード生成回路１０３ｂは、マイクロコンピュータから動画制御データｎが入力されると動画数レジスタ２０１に書き込み、また該動画制御データｎが入力されると同時に、リセット付きバイナリカウンタ２０４をリセットするためリセット信号“１”をＯＲ回路３０１に送り、該ＯＲ回路３０１は比較結果信号ｓ３０２の値にかかわらず“１”を論理和ｓ３０１として出力し、リセット付きバイナリカウンタ２０４をリセットする。これにより、リセット付きバイナリカウンタ２０４は、動画コードｓ１０３ｂの初期値として“０”を出力し、ＣＲＴ１０１上には、まず最初の図形として上記制御データで設定された表示コードに対応する図形が表示される（ステップＳ６０３）。
【００５５】
次に、動画スピード設定回路１０２において垂直同期信号Ｖのカウントが開始されてから、ある一定時間が経過し（ステップＳ６０４）、上述したようにＣＲＴ１０１上に表示された最初の図形が次の図形に切り替わるまで（ステップＳ６０５〜ステップＳ６１２）の表示画像制御部１００の動作について説明する。
【００５６】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ６０４）、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する（ステップＳ６０５）。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ｂは、比較器３０２において、前回出力した動画コードｓ１０３ｂ、ここでは初期値“０”と、動画制御データｎとを比較し（ステップＳ６０６）、一致しなければ“０”、一致すればある一定時間“１”となり再び“０”となる比較結果信号ｓ３０２を出力する。つまり、比較器３０２において比較結果が一致しなければ、比較結果信号ｓ３０２は“０”で、且つ動画制御データによるリセット信号も既にリセットが終了しているため“０”であるので、ＯＲ回路３０１からの論理和ｓ３０１は“０”となり、リセット付きバイナリカウンタ２０４はリセット解除される。よって、比較結果が一致しない場合は、リセット付きバイナリカウンタ２０４は動画コードインクリメント信号ｓ１０２が入力される毎にカウントアップされ、該カウント値を動画コードｓ１０３ｂとして出力する（ステップＳ６０７）。そして、加算器１０４において上記表示コードｓ１０７と、上述のようにしてえられた動画コードｓ１０３ｂ、ここでは“１”とにより、動画表示する際に使用する表示コードである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０７か、上記動画表示コードｓ１０４かのどちらかを選択する（ステップＳ６０９）。ここでは、動画静止画選択信号ｓ１１７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７に＋１加算された動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され（ステップＳ６１０）、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される（ステップＳ６１２）。この結果、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードに＋１加算された表示コードが示す図形が表示される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示であると判断され、セレクタ出力コードｓ１０５として表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され（ステップＳ６１１）、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力されるため（ステップＳ６１２）、ＣＲＴ１０１上には、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードが示す図形、つまり最初の画面に表示された図形と同じ図形が表示される。
【００５７】
さらに時間が経過して、動画スピード設定回路１０２において、再び上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ６０４）、動画スピード設定回路１０２はカウンタ値をリセットして動画コードインクリメント信号ｓ１０２を出力する（ステップＳ６０５）。そして、前回出力した動画コードｓ１０３ｂ、ここでは“１”と、動画制御データｎとを比較し（ステップＳ６０６）、一致しなければカウントアップし、動画コードｓ１０３ｂとして“２”を出力する（ステップＳ４０７）。
【００５８】
そして、加算器１０４において、表示コードｓ１０７に、上述のようにして生成した動画コードｓ１０３ｂ“２”を加算して、上記動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、動画静止画選択信号ｓ１１７に基づき、上記動画表示コードｓ１０４か、表示コードｓ１０７かが選択され（ステップｓ６０９）、その選択されたセレクタ出力コードｓ１０５に対応する図形がＣＲＴ１０１に表示される。
【００５９】
以上のような動作を動画コード生成回路１０３ｂに書き込まれた動画制御データｎ回繰り返した後、その次のｎ＋１回目において、上述したステップＳ６０６で動画制御データｎと、前回出力した動画コードｓ１０３、ここでは“ｎ”とを比較することになり、動画コードｓ１０３と動画制御データとが一致するので、比較器３０２がある一定期間“１”となる。そしてこのとき、動画制御データからのリセット信号は“０”であるので、論理和ｓ３０１はある一定期間“１”となり、リセット付きバイナリカウンタ２０４はリセットされ（ステップＳ６０８）、比較結果信号ｓ３０２が“０”になった時点でリセット解除される。つまり、実施の形態１ではｎ＋１回目ではリセット付きバイナリカウンタ２０４はリセットされず停止してしまっていたが（図４のステップＳ４０８）、本実施の形態１の変形例１においては、リセット付きバイナリカウンタ２０４がリセットされるため、該バイナリカウンタ２０４が停止されることなく、次の動画コードインクリメント信号ｓ１０２が入力されるとカウントアップを再開し、再び動画制御データｎと動画コードｓ１０３とが一致したところでリセットされるという動作を繰り返す。
【００６０】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“０”に対応する画像７０１であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０２、画像７０３、…、画像７０６、画像７０１、画像７０２、…と繰り返し画像が表示されることになる。
【００６１】
このように、本実施の形態１の変形例１における、動画コード生成回路１０３ｂは、マイクロコンピュータから動画制御データが入力されると同時にリセットされることで動画コードｓ１０３の初期値を“０”とし、設定された動画制御データｎの値まで動画コードｓ１０３をカウントアップし、また、“０”に戻り再びカウントアップするという動作を繰り返す。この動画コード生成回路１０３ｂにより、表示画像制御部１００は、マイクロコンピュータが設定した動画制御データｎの画像数、つまり動画に使用する画像の枚数を切替えることで動画を表示し、さらにその動画表示を何回でも繰り返すことができる。また、マイクロコンピュータが動画数レジスタ２０１に“０”を書込み、リセット付きバイナリカウンタ２０４をリセットすることで、動画表示の繰り返しを停止することもできる。
【００６２】
（実施の形態１の変形例２）
次に、図７を用いて、ｎ，…３，２，１，０，ｎ，…３，２，１，０…とサイクリックに減少を繰り返す動画コードｓ１０３が出力される動画コード生成回路１０３ｃについて説明する。図７は、本実施の形態１の変形例２における、動画コード生成回路１０３ｃの構成を示すブロック図である。
【００６３】
図７において、動画コード生成回路１０３ｃは、マイクロコンピュータからの動画制御データを受け、動画数データｓ２０１を出力する動画数レジスタ２０１と、動画コードｓ１０３ｃを受け、その動画コードｓ１０３ｃの数値が“０”ならば検出結果信号ｓ４０１を出力する比較器４０１と、その検出結果信号ｓ４０１と動画制御データに含まれるリセット信号の論理和ｓ４０２をとるＯＲ回路４０２と、論理和ｓ４０２により動画数データｓ２０１をプリセットし、動画コードインクリメント信号ｓ１０２をカウントダウンし、カウント値を動画コードｓ１０３として出力するプリセット付きバイナリダウンカウンタ４０３と、を備えている。
【００６４】
以下、以上のように構成された動画コード生成回路１０３ｃを有する表示画像制御部１００において、図形を表示する動作を説明する。
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ｃに書き込む。なお、ここでも実施の形態１で説明したのと同様、制御データは、どの図形を表示するかを示す表示コードと、その表示する図形を動画表示するか否かを示す動画静止画選択ビットとで構成されているものとし、動画制御データはｎ（ｎ：整数）であり、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば静止画を選択するものとする。
【００６５】
このようにして、本実施の形態１の変形例２における表示画像制御部１００に上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始される。
【００６６】
ここで、本実施の形態１の変形例２における動画コード生成回路１０３ｃは、マイクロコンピュータより動画制御データｎが入力されると動画数レジスタ２０１に書き込み、また該動画制御データｎが入力されると同時に、プリセット付きバイナリダウンカウンタ４０３に動画数データｓ２０１、ここでは“ｎ”をプリセットするため、プリセット信号“１”をＯＲ回路４０２に送り、ＯＲ回路４０２は検出結果信号ｓ４０１の値にかかわらず“１”を論理和ｓ４０２として出力し、プリセット付きバイナリダウンカウンタ４０３に動画数データｓ２０１“ｎ”をプリセットする。これにより、プリセット付きバイナリダウンカウンタ４０３は、動画コードｓ１０３ｃの初期値として動画数データＳ２０１の値“ｎ”を出力し、ＣＲＴ１０１上には、まず最初の図形として、上記制御データで設定された表示コード＋ｎの表示コードに対応する図形が表示される。
【００６７】
次に、動画スピード設定回路１０２において垂直同期信号Ｖのカウントが開始されてから、ある一定時間が経過し、上述したようにＣＲＴ１０１上に表示された最初の図形が次の図形に切り替わるまでの表示画像制御部１００の動作について説明する。
【００６８】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ｃは、検出器４０１において、前回出力した動画コードｓ１０３ｃ、ここでは初期値“ｎ”が“０”でなければ“０”を出力し、“０”であればある一定期間“１”となり再び“０”となる検出結果信号ｓ４０１を出力する。つまり、検出器４０１において検出結果が“０”以外ならば、検出結果信号ｓ４０１が“０”で、且つ動画制御データによるプリセット信号も既にプリセットが終了しているため“０”であるので、ＯＲ回路４０２からの論理和ｓ４０２は“０”となり、プリセット付きバイナリダウンカウンタ４０３はプリセットされない。よって、動画コードｓ１０３ｃが“０”以外であれば、プリセット付きバイナリダウンカウンタ４０３は動画コードインクリメント信号ｓ１０２が入力される毎にカウントダウンされ、該カウント値を動画コードｓ１０３ｃとして出力する。そして、加算器１０４において上記表示コードｓ１０７と、上述のようにしてえられた動画コードｓ１０３ｃ、ここでは“ｎ−１”とにより、動画表示する際に使用する表示コードである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０７か、上記動画表示コードｓ１０４かのどちらかを選択する。ここでは、動画静止画選択信号ｓ１１７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、上記動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示と判断され、セレクタ出力コードｓ１０５として表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力される。
【００６９】
さらに時間が経過して、動画スピード設定回路１０２において、再び上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされ、動画コードインクリメント信号ｓ１０２が出力される毎に、動画表示コード生成回路１０３ｃにおいてカウントダウンされ、動画コードｓ１０３ｃがｎ−１，ｎ−２，…と出力される動作を動画制御データｎ回繰り返した後、その次のｎ＋１回目において、動画コードｓ１０３ｃが“０”となると、検出結果信号ｓ４０１がある一定期間“１”となる。そしてこの時、動画制御データからのプリセット信号は“０”であるので、論理和ｓ４０２はある一定期間“１”となり、再びプリセット付きバイナリダウンカウンタ４０３は動画数データｓ２０１がプリセットされ、検査結果信号ｓ４０１が“０”になった時点でプリセットが解除され、動画コードインクリメント信号ｓ１０２が入力されると、カウントダウンを再開し、動画コードｓ１０３ｃが“０”となったところで、動画数データｓ２０１“ｎ”がプリセットされるという動作を繰り返す。
【００７０】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“５”に対応する画像７０６であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０５、画像７０４、…、画像７０１、画像７０６、画像７０５、…と逆回転で繰り返し画像が表示されることになる。
【００７１】
このように、本実施の形態１の変形例２における、動画コード生成回路１０３ｃは、マイクロコンピュータから動画制御データが入力されると同時に、動画制御データの値にプリセットされることで動画コードｓ１０３ｃの初期値を“ｎ”とし、該動画コードｓ１０３ｃが“０”になるまで動画コードｓ１０３をカウントダウンし、動画コードｓ１０３ｃが“０”になると再び動画制御データの値にプリセットされ、カウントダウンするという動作を繰り返す。この動画コード生成回路１０３ｃにより、表示画像制御部１００は、マイクロコンピュータが設定した動画制御データｎの画像数、つまり動画に使用する画像の枚数を切替えることで、逆の動きをする動画を表示して、その動画表示を何回でも繰り返すことができる。また、マイクロコンピュータが動画数レジスタ２０１に“０”を書込み、プリセット付きバイナリダウンカウンタ４０３に“０”をプリセットすることで、動画表示の繰り返しを停止することもできる。
【００７２】
なお、本実施の形態１及びその変形例１，２において、制御データは上記表示コードと上記動画静止画選択ビットとを含むものであるとしたが、例えば色コードを含むものであってもよく、その場合、図２（ａ）に示す制御データに色コードを示す色ビットが含まれ、例えばその色ビットが“１”である場合は、予め用意されている赤系統の色パレットＡを使い、色コードが“２”である場合は、予め用意されている青系統の色パレットＢを使用するようにすれば、同じ図形表示でも色を変化させることが可能となる。
【００７３】
また、本実施の形態１においては、０，１，…と増加して動画制御データｎでとまる動画コードｓ１０３ａを出力する動画コード生成回路１０３ａについて、また、実施の形態１の変形例１では、０，１，２，…ｎ，０，１，２，…ｎ，０…と繰り返す動画コードｓ１０３ｂを出力する動画コード生成回路１０３ｂについて、また、実施の形態１の変形例２では、ｎ，…３，２，１，０と減少する動画コードｓ１０３ｃを出力する動画コード生成回路１０３ｃについて説明したが、上記動画コード生成回路１０３が、図３、図５、図７に示される上記動画コード生成回路１０３ａ〜１０３ｃを組み合わせた回路から構成されるものであってもよい。例えば、増加あるいは減少してある所定値で停止される、また該所定値までの増加あるいは減少がサイクリックに繰り返される動画コードｓ１０３が出力される場合の動画コード生成回路１０３の構成は、図８に示されるようなものが考えられ、このような場合、マイクロコンピュータから、上記動画制御データを入力すると同時に、動画コードｓ１０３を動画制御データの値で停止させるのか、繰り返しさせるのかどうかを選択する繰り返し／停止切替え信号と、該動画コードをｓ１０３を増加させるか、減少させるかどうかを示すアップ／ダウン切替え信号とを入力する必要がある。
【００７４】
さらに、本実施の形態１及びその変形例１，２では、表示する画像は図形であるものとしたが、図形以外であっても、例えば絵や文字などの画像であっても、本発明は適用可能である。
【００７５】
【発明の効果】
以上のように本発明の請求項１に記載の画像表示装置によれば、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示装置において、表示画面上に表示される画像の表示コードと、該表示コードが示す画像を動画とするか否かを示す動画静止画選択信号と、を少なくとも含む制御データを記憶する第１のメモリと、上記表示画面上に表示される全ての画像の表示データをあらかじめ記憶している第２のメモリと、前記第１のメモリから上記制御データを読み出して、上記表示コードと、上記動画静止画選択信号とを出力するデコード回路と、カウントされた垂直同期信号の値がある設定値になると出力されるインクリメント信号を受け、設定された動画に使用される画像数に基づいて、該インクリメント信号をカウントし、増加、減少、あるいはサイクリックに繰り返される該カウント値を、動画コードとして出力する動画コード生成回路と、上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第２のメモリのアドレスを出力するアドレス生成回路と、を備えるようにしたので、マイクロコンピュータが最初の表示画像を設定するだけで、以降の動画表示に関して何ら制御をしなくても、動画表示を行うことができ、マイクロコンピュータの負担を軽減し、装置全体のパフォーマンスを上げることができる。また、一つの画面上でも動画となる画像と静止画の画像を区別して表示ができ、マイクロコンピュータが動画スピードや動画枚数などの情報を初期に設定するだけで、動画の動きのスピードを制御し、設定した動画の画面数で動画を停止させたり、設定した動画の画面数で動画を繰り返したり、動きが逆である動画を表示することがで可能である。
【００７６】
また、本発明の請求項２に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタと、を備えるようにしたので、設定された値でカウントアップを停止させる動作を画像表示装置側で管理して停止させることができ、予め設定された動画枚数で動きを停止する動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７７】
また、本発明の請求項３に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタと、を備えるようにしたので、設定された値までカウントアップし、該設定された値をリセットして再び“０”から上記設定された値までカウントアップする動作を画像表示装置側で管理して繰り返すことができ、予め設定された動画の枚数で動きを繰り返す動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７８】
また、本発明の請求項４に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記動画コードが所定の数値であることを検出する検出器と、上記検出器の出力が所定の数値の検出を示さない場合は入力される上記インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタと、を備えるようにしたので、設定された値から“０”までカウントダウンし、該設定された値に再びプリセットして“０”までカウントダウンする動作を画像表示装置側で管理して繰り返すことができ、予め設定された動画の枚数で動きを逆に繰り返す動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７９】
また、本発明の請求項５に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば上記その時点の動画コードを初期値に戻すものであるので、垂直同期信号をカウントすることにより一定時間で表示コードを増加あるいは減少し、それを繰り返すため、該表示コードに対応する画像も次々切り替わり、マイクロコンピュータに負担をかけることなくあらかじめ設定された動画の枚数で動きを繰り返す動画を表示することができる。
【００８０】
また、本発明の請求項６に記載の画像表示方法によれば、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものであるので、垂直同期信号をカウントすることにより一定時間で表示コードを増加あるいは減少し、設定された数値で増加あるいは減少を停止するため、該表示コードに対応する画像もカウンタが停止するまで次々切り替り、マイクロコンピュータに負担をかけることなくあらかじめ設定された動画の枚数で動き停止する動画を表示することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る、画像表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る、動画表示の一例を具体的に示すための図である。
【図３】本発明の実施の形態１に係る、増加してある所定値で停止する動画コードを出力する動画コード生成回路１０３の構成を示すブロック図である。
【図４】本発明の実施の形態１の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。
【図５】本発明の実施の形態１の変形例１に係る、ある所定値までの増加を繰り返す動画コードを出力する動画コード生成回路の内部構成を示すブロック図である。
【図６】本発明の実施の形態１の変形例１の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。
【図７】本発明の実施の形態１の変形例２に係る、ある所定値からの減少を繰り返す動画コードを出力する動画コード生成回路の内部構成を示すブロック図である。
【図８】本発明の実施の形態１に係る、ある所定値までの増加または減少が、その値で停止、あるいは繰り返す動画コードが出力される動画コード生成回路の内部構成を示すブロック図である。
【図９】従来における、画像表示装置の構成を示すブロック図である。
【図１０】ＲＯＭに予め格納されている画像の具体例を示す図である。
【符号の説明】
１００，６００  表示画像制御部
１０１  ＣＲＴ
１０２  動画スピード設定回路
１０３，１０３ａ，１０３ｂ，１０３ｃ  動画コード生成回路
１０４  加算器
１０５  セレクタ
１０６  表示ＲＡＭ
１０７  表示デコード回路
１０８  表示位置制御回路
１０９  ＲＯＭアドレス生成回路
１１０  ＲＯＭ
１１１  表示回路
２０１  動画数レジスタ
２０２，３０２  比較器
２０３  ＡＮＤ回路
２０４  リセット付きバイナリカウンタ
３０１，４０２  ＯＲ回路
４０１  検出器
４０３  プリセット付きバイナリダウンカウンタ
５０１  表示コード
５０２  動画静止画選択ビット
５０３  初期画面
５０４，５０５  画面
７０１，７０２，７０３，７０４，７０５，７０６  画像
【図１】
0003564439.tif 000002
【図２】
0003564439.tif 000003
【図３】
0003564439.tif 000004
【図４】
0003564439.tif 000005
【図５】
0003564439.tif 000006
【図６】
0003564439.tif 000007
【図７】
0003564439.tif 000008
【図８】
0003564439.tif 000009
【図９】
0003564439.tif 000010
【図１０】
0003564439.tif 000011