(57)【特許請求の範囲】
【請求項１】
測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ネットリストに加えて電源端子及び接地端子の情報を用い、検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第１の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、
前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、
前記抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索することを特徴とする抵抗チエックテストプログラム自動生成方法。
【請求項２】
測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ＩＣの前記ネットリストと抵抗精度の情報と電源端子情報及び接地端子情報を含む入力情報を入力する第１のステップと、
検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第１の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、前記抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムにより測定対象の抵抗のルート検索及びテスト規格の算出を行う第２のステップと、
前記入力情報の各々を関連づけ、関連づけた前記入力情報及び算出したテスト規格に基づき前記抵抗チェックテストプログラムを生成する第３のステップとを有することを特徴とする抵抗チエックテストプログラム自動生成方法。
【請求項３】
前記第１のステップが、前記ＩＣの前記ネットリストと、パッケージ情報と、テストボード情報と、テスタ情報と、前記抵抗精度の情報及び電源端子情報及び接地端子情報から成る前記入力情報を入力することを特徴とする請求項２記載の抵抗チエックテストプログラム自動生成方法。
【請求項４】
前記第２のステップが、前記ネットリストの全端子を抽出し、前記電源端子情報及び接地端子情報に基づき、前記電源端子と接地端子を前記第１の端子グループに分類し、前記電源端子と接地端子以外の信号端子を前記第２の端子グループに分類するステップと、
前記第１の端子グループの全端子及び第２の端子グループの全端子のうちからそれぞれ任意の１端子から成る２端子の検索ルート端子を選択するステップと、
第２の端子グループから第１の端子グループへの方向に限定して選択した検索ルート端子の２端子間に接続されている抵抗のルートを検索する第２１のステップと、
前記第２１のステップで検索した抵抗のルートである検索ルートに前記第１の端子グループの未選択端子が有るか無いかの判定を行い、未選択端子が有る場合前記第２１のステップに戻る第２２のステップと、
前記第２２のステップで、未選択端子が無い場合、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、抵抗以外の素子が有る場合前記第２１のステップに戻る第２３のステップと、
前記第２３のステップで前記検索ルートに抵抗以外の素子が無い場合、選択した２端子間の全ルートを検索したかどうかの判定を行い、前記全ルートの検索が未了の場合、前記第２１のステップに戻る第２４のステップと、
前記第２４のステップで、前記全ルートの検索が完了の場合、前記検索ルートの全抵抗の合成抵抗値を求め、前記抵抗精度の情報に基づきテスト規格を算出する第２５のステップと、
前記選択した検索ルート端子の２端子の情報と前記合成抵抗値及び前記テスト規格を保存する第２６のステップと、
第１の端子グループ及び第２の端子グループの各々の全端子の組み合わせで前記ルート検索が完了したか否かの判定を行う第２７のステップと、
前記第２７のステップで、前記全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子を前記第１の端子グループ及び前記第２の端子グループから１端子ずつ選択し前記第２１のステップＳ２１に戻る第２８のステップと、
前記第２７のステップで、前記全端子の組み合わせでのルート検索が完了の場合は、前記第２の端子グループの任意の２端子の組み合わせを前記検索ルート端子として選択しこれら選択した検索ルート端子の２端子間に接続されている抵抗を全ての前記第２の端子グループの端子の組み合わせについて検索を実施する第２の端子グループの抵抗検索ステップとを有することを特徴とする請求項２記載の抵抗チエックテストプログラム自動生成方法。
【請求項５】
前記第２の端子グループの抵抗検索ステップが、前記第２の端子グループの任意の２端子の組み合わせから成るルートを前記検索ルートとして選択する第２９のステップと、
前記選択した検索ルートの前記２端子間に接続されている抵抗を検索する第３０のステップと、
前記検索ルートに前記第１の端子グループの端子が有るか無いかの判定を行い、前記第１の端子グループの端子が有る場合、前記第３０のステップに戻る第３１のステップと、
前記第３１のステップで、前記第１の端子グループの端子が無い場合は、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、前記検索ルートに抵抗以外の素子が有る場合、前記第３０のステップに戻る第３２のステップと、
前記第３２のステップで、前記検索ルートに抵抗以外の素子が無い場合は、前記選択した２端子の全ルートの検索が完了したかどうかの判定を行い、前記選択した２端子の全ルートの検索が未了の場合は、前記第３０のステップに戻る第３３のステップと、
前記第３３のステップで、前記選択した２端子の全ルートの検索が完了の場合、前記検索ルートの合成抵抗値を求めて、前記抵抗精度の情報に基づきテスト規格を算出する第３４のステップと、
前記選択した２端子の情報と、前記合成抵抗値及び前記テスト規格を保存する第３５のステップと、
前記第２の端子グループの全端子の組み合わせでルート検索が完了したか否かの判定を行う第３６のステップと、
前記第３６のステップで、前記ルート検索が未了の場合、前記第２の端子グループから未選択の組み合わせの２端子を選択し前記第３０のステップに戻る第３７のステップとを有することを特徴とする請求項４記載の抵抗チエックテストプログラム自動生成方法。
【請求項６】
測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チェックテストプログラム生成ツールを備える抵抗チエックテストプログラム自動生成装置において、
前記ＩＣの前記ネットリストと、前記電源端子情報及び接地端子情報と、パッケージ情報と、テストボード情報と、テスタ情報と、抵抗精度の情報とを入力とし、
前記抵抗チェックテストプログラム生成ツールが、前記ネットリストに加え、電源端子及び接地端子の情報を活用し、検索した前記ＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムを有することを特徴とする抵抗チエックテストプログラム自動生成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は抵抗チエックテストプログラム自動生成方法及びその装置に関し、特に半導体集積回路（ＩＣ）内部の抵抗素子の抵抗値をテスタで評価するための抵抗チエックテストプログラム自動生成方法及びその装置に関する。
【０００２】
【従来の技術】
従来、ＩＣ内部の抵抗素子の抵抗値をテスタにより評価（以下テスタ評価）する抵抗チエックは、ネットリスト情報から任意の２端子を選択し、２端子の組み合わせに応じて抵抗チェックのルートを検索することにより行っていた。
【０００３】
一般的に、抵抗素子の抵抗値の精度をする方法として、抵抗素子の一方の端子に接地電位を与え、他方に一定の電圧を印加することにより流れる電流値を測定する。
【０００４】
抵抗素子の両端に与える電位差と測定した電流値とでオームの法則により抵抗値が求められることから、所望の抵抗値の範囲に見合った電流値の範囲をテスト規格に設定することにより抵抗素子の精度のテスタ評価が可能になる。
【０００５】
テスタによる抵抗チェック用のテストプログラムを自動作成する従来の抵抗チェック用のテストプログラム自動生成装置をブロックで示す図６を参照すると、この従来の抵抗チエックテストプログラム自動生成装置は、特定のアルゴリズムを持つ抵抗チェックテストプログラム生成ツール１００を備え、ネットリスト情報（以下ネットリスト）１と、パッケージ情報２と、テストボード情報３と、テスタ情報４と、抵抗精度の情報５とを入力とし、抵抗チェックテストプログラム２００を生成する。
【０００６】
次に、図６及び処理動作をフローチャートで示す図７を参照して、従来の抵抗チエックテストプログラム自動生成装置の動作である従来の抵抗チェックテストプログラム自動生成方法を説明すると、まず、ネットリスト１と、パッケージ情報２と、テストボード情報３と、テスタ情報４と、抵抗精度の情報５とをマニュアルまたは自動的に入力し（ステップＰ１）、ネットリスト１を検索しこのネットリスト１に存在する全端子のうちの任意の２端子を選択する（ステップＰ２）。
【０００７】
次に、ステップＰ１で選択した２端子の間に接続されている抵抗を検索する（ステップＰ３）。
【０００８】
検索したルート（以下検索ルート）に、チエックが未了の抵抗が有るか否かを判定する（ステップＰ４）。未了の抵抗が有る場合、ステップＰ３へ戻る。
【０００９】
ステップＰ４で未了の抵抗が無い場合、選択した２端子間の全ルートの検索を完了したか否かを判定する（ステップ５）。全ルートの検索が未了の場合、ステップＰ３へ戻る。
【００１０】
ステップＰ５で全ルートの検索が完了の場合、検索した２端子間の合成抵抗値を算出する（ステップＰ６）。
【００１１】
次に、上記２端子間の合成抵抗値と抵抗精度の情報５に基づきテスト規格を算出し、選択した２端子の情報、合成抵抗値、テスト規格を含む抵抗テスト情報を生成し、保存する（ステップＰ７）。
【００１２】
次に、ネットリスト１に存在する全端子の組み合わせでルート検索を完了したか否かを判定する（ステップＰ８）。未了なら検索未了の組み合わせの２端子を選択して（ステップＰ９）、ステップＰ３へ戻る。
【００１３】
ステップＰ８で全端子の組み合わせでのルート検索完了の場合、保存した抵抗テスト情報と、パッケージ情報２と、テストボード情報３と、テスタ情報４との関連付けを行う（ステップＰ１０）。
【００１４】
最後に、テスタのフォーマットに適合させた抵抗チェックテストプログラム２００を生成する（ステップＰ１１）。
【００１５】
従来の抵抗チェック用のテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を回路図で示す図８を参照すると、この回路は電源Ｖｃｃ供給用の電源端子ＴＶと、接地ＧＮＤ供給用の接地端子ＴＧと、入力端子ＴＩと、基準電圧端子ＴＲと、出力端子ＴＯと、各々の抵抗値が１０，３０，２０，５，５，２．５，５（ＫΩ）である抵抗Ｒ１〜Ｒ７とを有するアナログ処理回路である。
【００１６】
このうち、抵抗Ｒ４〜Ｒ７は、２端子による測定ルートが形成出来ないためチエックは不可能であり、テスト対象外とする（×印で示す）。
【００１７】
ここで、入力端子ＴＩと接地端子ＴＧ間では、抵抗Ｒ３がチエック可能であり、電源端子ＴＶと基準電圧端子ＴＲとの間では、抵抗Ｒ１がチエック可能であり、電源端子ＴＶと接地端子ＴＧとの間では、抵抗Ｒ１，Ｒ２の直列接続された抵抗値がチエック可能である。
【００１８】
しかし、この従来の抵抗チェック用のテストプログラム自動生成装置及びその方法は、ネットリストの全端子中の任意の２端子の組み合わせに応じて抵抗チェックのルートを検索し、最初に検索された抵抗チェックルートが優先的に反映されるため、次のような問題点があった。
【００１９】
第１の問題点は、複数の抵抗の直列接続された高抵抗値に起因する微少電流を測定する不安定な抵抗チェックテストプログラムとなり、歩留まりを低下させることがあるということである。
【００２０】
この第１の問題点の具体例を回路図で示す図９（Ａ）を参照すると、この回路は電源Ｖｃｃ供給用の電源端子ＴＶと、接地ＧＮＤ供給用の接地端子ＴＧと、入力端子ＴＩ，ＴＳと、基準電圧端子ＴＲと、３つの出力端子ＴＯ１，ＴＯ２，ＴＯ３と、各々の抵抗値が１０，２５，２５，５５，１０，５，２（ＫΩ）である抵抗Ｒ１〜Ｒ７とを有するアナログ処理回路である。
【００２１】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、電源端子ＴＶと接地端子ＴＧとを選択した場合、抵抗Ｒ１〜Ｒ４の直列接続抵抗を測定することになる。
【００２２】
第２の問題点は、同一抵抗を複数のルートで測定するためテストプログラムが冗長になるということである。
【００２３】
この第２の問題点の具体例を回路図で示す図１０（Ａ）を参照すると、この回路は電源Ｖｃｃ供給用の電源端子ＴＶと、接地ＧＮＤ供給用の接地端子ＴＧと、２つの入力端子ＴＩ１，ＴＩ２と、出力端子ＴＯと、抵抗Ｒ２１〜Ｒ２６とを有する。
【００２４】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、入力端子ＴＩ２と接地端子ＴＧ及び入力端子ＴＩ２と出力端子ＴＯとの２つのルートを選択した場合、いずれのルートにも同一の抵抗Ｒ２２，Ｒ２３が重複して含まれることになる。
【００２５】
第３の問題点は、種類、精度及び値の異なる抵抗を同時に測定するため、規格範囲外の抵抗値でも良品と判定される可能性があることである。
【００２６】
この第３の問題点の具体例を回路図で示す図１１（Ａ）を参照すると、この回路は図８と同一回路である。ここで、抵抗Ｒ１，Ｒ２，Ｒ３の各々の値は上述のように１０，３０，２０（ＫΩ）であり、これらの許容精度をそれぞれ５，１０，２０（％）とする。
【００２７】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、入力端子ＴＩと電源端子ＴＶとを選択した場合、抵抗Ｒ３、Ｒ２，Ｒ１の直列接続抵抗を測定することになるが、精度及び値の異なる抵抗を同時に測定するため例えば抵抗Ｒ１が規格外の２０％の誤差、すなわち、２ＫΩの誤差があり、他に誤差が無い場合は、全体の抵抗値６０ＫΩに対し３．３％にしか相当しないため良品と判定されてしまう。
【００２８】
以上の３項目の問題点は下記の理由によって生じる。
【００２９】
すなわち、任意の２端子間の抵抗を検索して未検索の抵抗を含んでいる場合に自動的に抵抗チェックテストプログラムを生成するため、複数の抵抗の直列接続に起因して抵抗値が高い場合でもそのままその高抵抗を測定するテストプログラム（第１の問題点）、同一抵抗を複数のルートで測定するテストプログラム（第２の問題点）、種類、精度、抵抗値の異なる抵抗を同時に測定するテストプログラム（第３の問題点）を生成する可能性が高い。
【００３０】
【発明が解決しようとする課題】
上述した従来の抵抗チエックテストプログラム自動生成方法及びその装置は、ネットリストの全端子中の任意の２端子の組み合わせに応じて抵抗チェックのルートを検索し、最初に検索された抵抗チェックルートが優先的に反映されるため、上記抵抗チェックのルートに未検索の抵抗を含んでいる場合に自動的に抵抗チェックテストプログラムを生成することにより、複数の抵抗が直列接続された高抵抗値に起因する微少電流を測定する不安定な抵抗チェックテストプログラムとなり、歩留まりを低下させるという欠点があった。
【００３１】
また、同一抵抗を複数のルートで測定するためテストプログラムが冗長になるという欠点があった。
【００３２】
さらに、種類、精度及び値の異なる抵抗を同時に測定するため、規格範囲外の抵抗値でも良品判定になるという欠点があった。
【００３３】
本発明の目的は、安定な抵抗チェックテストプログラムの生成により測定マージンを削減して歩留まりの向上を図り、同一抵抗の多重測定を防止して、テストプログラムの冗長化を防止し、種類の異なる抵抗の同時測定を低減して、抵抗の保証品質の向上を図った抵抗チエックテストプログラム自動生成方法及びその装置を提供することにある。
【００３４】
【課題を解決するための手段】
第１の発明の抵抗チエックテストプログラム自動生成方法は、測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ネットリストに加えて電源端子及び接地端子の情報を用い、検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第１の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、
前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、
前記抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索することを特徴とするものである。
【００３５】
第２の発明の抵抗チエックテストプログラム自動生成方法は、測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ＩＣの前記ネットリストと抵抗精度の情報と電源端子情報及び接地端子情報を含む入力情報を入力する第１のステップと、
検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第１の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、前記抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムにより測定対象の抵抗のルート検索及びテスト規格の算出を行う第２のステップと、
前記入力情報の各々を関連づけ、関連づけた前記入力情報及び算出したテスト規格に基づき前記抵抗チェックテストプログラムを生成する第３のステップとを有することを特徴とするものである。
【００３６】
前記第１のステップが、前記ＩＣの前記ネットリストと、パッケージ情報と、テストボード情報と、テスタ情報と、前記抵抗精度の情報及び電源端子情報及び接地端子情報から成る前記入力情報を入力しても良い。
【００３７】
前記第２のステップが、前記ネットリストの全端子を抽出し、前記電源端子情報及び接地端子情報に基づき、前記電源端子と接地端子を前記第１の端子グループに分類し、前記電源端子と接地端子以外の信号端子を前記第２の端子グループに分類するステップと、
前記第１の端子グループの全端子及び第２の端子グループの全端子のうちからそれぞれ任意の１端子から成る２端子の検索ルート端子を選択するステップと、第２の端子グループから第１の端子グループへの方向に限定して選択した検索ルート端子の２端子間に接続されている抵抗のルートを検索する第２１のステップと、
前記第２１のステップで検索した抵抗のルートである検索ルートに前記第１の端子グループの未選択端子が有るか無いかの判定を行い、未選択端子が有る場合前記第２１のステップに戻る第２２のステップと、
前記第２２のステップで、未選択端子が無い場合、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、抵抗以外の素子が有る場合前記第２１のステップに戻る第２３のステップと、
前記第２３のステップで前記検索ルートに抵抗以外の素子が無い場合、選択した２端子間の全ルートを検索したかどうかの判定を行い、前記全ルートの検索が未了の場合、前記第２１のステップに戻る第２４のステップと、
前記第２４のステップで、前記全ルートの検索が完了の場合、前記検索ルートの全抵抗の合成抵抗値を求め、前記抵抗精度の情報に基づきテスト規格を算出する第２５のステップと、
前記選択した検索ルート端子の２端子の情報と前記合成抵抗値及び前記テスト規格を保存する第２６のステップと、
第１の端子グループ及び第２の端子グループの各々の全端子の組み合わせで前記ルート検索が完了したか否かの判定を行う第２７のステップと、
前記第２７のステップで、前記全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子を前記第１の端子グループ及び前記第２の端子グループから１端子ずつ選択し前記第２１のステップＳ２１に戻る第２８のステップと、
前記第２７のステップで、前記全端子の組み合わせでのルート検索が完了の場合は、前記第２の端子グループの任意の２端子の組み合わせを前記検索ルート端子として選択しこれら選択した検索ルート端子の２端子間に接続されている抵抗を全ての前記第２の端子グループの端子の組み合わせについて検索を実施する第２の端子グループの抵抗検索ステップとを有することを特徴としても良い。
【００３８】
また、前記第２の端子グループの抵抗検索ステップが、前記第２の端子グループの任意の２端子の組み合わせから成るルートを前記検索ルートとして選択する第２９のステップと、
前記選択した検索ルートの前記２端子間に接続されている抵抗を検索する第３０のステップと、
前記検索ルートに前記第１の端子グループの端子が有るか無いかの判定を行い、前記第１の端子グループの端子が有る場合、前記第３０のステップに戻る第３１のステップと、
前記第３１のステップで、前記第１の端子グループの端子が無い場合は、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、前記検索ルートに抵抗以外の素子が有る場合、前記第３０のステップに戻る第３２のステップと、
前記第３２のステップで、前記検索ルートに抵抗以外の素子が無い場合は、前記選択した２端子の全ルートの検索が完了したかどうかの判定を行い、前記選択した２端子の全ルートの検索が未了の場合は、前記第３０のステップに戻る第３３のステップと、
前記第３３のステップで、前記選択した２端子の全ルートの検索が完了の場合、前記検索ルートの合成抵抗値を求めて、前記抵抗精度の情報に基づきテスト規格を算出する第３４のステップと、
前記選択した２端子の情報と、前記合成抵抗値及び前記テスト規格を保存する第３５のステップと、
前記第２の端子グループの全端子の組み合わせでルート検索が完了したか否かの判定を行う第３６のステップと、
前記第３６のステップで、前記ルート検索が未了の場合、前記第２の端子グループから未選択の組み合わせの２端子を選択し前記第３０のステップに戻る第３７のステップとを有しても良い。
【００３９】
本発明の抵抗チエックテストプログラム自動生成装置は、測定対象の半導体集積回路（以下ＩＣ）の内部回路のネットリストを含む入力情報を入力し、前記ＩＣの内部の抵抗素子の抵抗値をＩＣテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チェックテストプログラム生成ツールを備える抵抗チエックテストプログラム自動生成装置において、
前記ＩＣの前記ネットリストと、前記電源端子情報及び接地端子情報と、パッケージ情報と、テストボード情報と、テスタ情報と、抵抗精度の情報とを入力とし、
前記抵抗チェックテストプログラム生成ツールが、前記ネットリストに加え、電源端子及び接地端子の情報を活用し、検索した前記ＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、前記第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを前記第２の端子グループから前記第１の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムを有して構成されている。
【００４０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００４１】
本実施の形態の抵抗チエックテストプログラム自動生成方法及びその装置は、これまで使用してきた測定対象の半導体集積回路（以下ＩＣ）の内部回路のスパイス（ｓｐｉｃｅ）ネットリスト情報（以下ネットリスト）に加え、電源端子及び接地端子の情報を活用し、検索したＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルート（パス）を設定することにより、共通端子である第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第２の端子グループから第１の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索することを特徴とするものである。
【００４２】
本発明の実施の形態を図６と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図４を参照すると、この図に示す本実施の形態の抵抗チエックテストプログラム自動生成装置は、特定のアルゴリズムである共通端子ルート分割アルゴリズム１１を持つ抵抗チェックテストプログラム生成ツール１０を備え、従来と共通のネットリスト情報（以下ネットリスト）１と、パッケージ情報２と、テストボード情報３と、テスタ情報４と、抵抗精度の情報５とに加えて、電源端子情報及び接地端子情報６を入力とし、抵抗チェックテストプログラム２０を生成する。
【００４３】
共通端子ルート分割アルゴリズム１１は、測定対象のＩＣの内部回路のネットリストに加え、電源端子及び接地端子の情報を活用し、検索したＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第２の端子グループとにグループ分けし、第１及び第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第２の端子グループから第１の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索するものである。
【００４４】
なお、上記ネットリスト情報と、テストボード情報と、テスタ情報と、抵抗精度の情報と、電源端子情報及び接地端子情報の各々の定義については後述する。
【００４５】
次に、図４及び処理動作をフローチャートで示す図１を参照して本実施の形態の抵抗チエックテストプログラム自動生成装置の動作である抵抗チエックテストプログラム自動生成方法の概略動作について説明すると、まず、測定対象の半導体集積回路（ＩＣ）のネットリスト１と、パッケージ情報２と、テストボード情報３と、テスタ情報４と、抵抗精度の情報５及び電源端子情報及び接地端子情報６から成る入力情報を入力する（ステップＳ１）。
【００４６】
次に、共通端子ルート分割アルゴリズム１１を用いて測定対象の抵抗のルート検索及びテスト規格の算出を行う（ステップＳ２）。
【００４７】
次に、入力情報の各情報の関連付けを行い、入力情報を構成するネットリスト１及び各入力情報及び算出したテスト規格に基づき抵抗チェックテストプログラム２０を生成する（ステップＳ３）。
【００４８】
次に、図１のステップＳ１〜Ｓ３の詳細をフローチャートで示す図２，図３を参照して本実施の形態の抵抗チエックテストプログラム自動生成方法の詳細動作について説明すると、まず、ネットリスト１と、パッケージ情報２と、テストボード情報３と、テスタ情報４と、抵抗精度の情報５及び電源端子情報及び接地端子情報６から成る入力情報をマニュアル又は自動入力する（ステップＳ１１）。
【００４９】
次にネットリスト１の全端子を抽出し、電源端子情報及び接地端子情報６に基づき、電源端子と接地端子をグループ１に分類し、その他の信号端子情報をグループ２に分類する（ステップＳ１２）。
【００５０】
さらに、グループ１の全端子及びグループ２の全端子のうちからそれぞれ任意の１端子から成る２端子の検索ルート端子を選択する（ステップＳ１３）。
【００５１】
次に、ステップＳ１３で選択した検索ルート端子の２端子間に接続されている抵抗のルートを検索する（ステップＳ２１）。この時、検索ルートの検索方向はグループ２からグループ１への方向に限定する。
【００５２】
次に、検索したルートにグループ１の未選択端子が有るか無いかの判定を行う（ステップＳ２２）。未選択端子が有る場合、ステップＳ２１へ戻る。
【００５３】
ステップＳ２２で未選択端子が無い場合、検索したルートに抵抗以外の素子が有るか無いかの判定を行う（ステップＳ２３）。抵抗以外の素子が有る場合、ステップＳ２１へ戻る。
【００５４】
ステップＳ２３で抵抗以外の素子が無い場合、選択した２端子間の全ルートを検索したかどうかの判定を行う（ステップＳ２４）。全てのルートの検索が未了の場合、ステップＳ２１へ戻る。
【００５５】
ステップＳ２４で、全てのルートの検索が完了の場合、検索ルートの全抵抗の合成抵抗値を求め、抵抗精度の情報５に基づきテスト規格を算出する（ステップＳ２５）。選択した２端子の情報、合成抵抗値及びテスト規格を保存する（ステップＳ２６）。
【００５６】
次に、グループ１及びグループ２の各々の全端子の組み合わせでルート検索が完了したか否かの判定を行う（ステップＳ２７）。全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子をグループ１、グループ２から１端子ずつ選択し（ステップＳ２８）、ステップＳ２１へ戻る。
【００５７】
ステップＳ２７で、全端子の組み合わせでのルート検索が完了の場合は、グループ２から任意の２端子を検索ルートの端子として選択する（ステップＳ２９）。
【００５８】
次に、選択した２端子間に接続されている抵抗を検索する（ステップＳ２００）。
【００５９】
次に検索したルート（検索ルート）にグループ１の端子が有るか無いかの判定を行う（ステップＳ２０１）。グループ１の端子が有る場合、ステップＳ２００へ戻る。
【００６０】
ステップＳ２０１でグループ１の端子が無い場合は、検索ルートに抵抗以外の素子が有るか無いかの判定を行う（ステップＳ２０２）。検索ルートに抵抗以外の素子が有る場合、ステップＳ２００へ戻る。
【００６１】
ステップＳ２０２で検索ルートに抵抗以外の素子が無い場合は、選択した端子の全ルートの検索が完了したかどうかの判定を行う（ステップＳ２０３）。選択した端子の全ルートの検索が未了の場合は、ステップＳ２００へ戻る。
【００６２】
ステップＳ２０３で、選択した端子の全ルートの検索が完了の場合、検索ルートの合成抵抗値を求めて、抵抗精度の情報５に基づきテスト規格を算出する（ステップＳ２０４）。
【００６３】
選択した２端子の情報、合成抵抗値及びテスト規格を保存する（ステップＳ２０５）。
【００６４】
次にグループ２の全端子の組み合わせでルート検索が完了したか否かの判定を行う（ステップＳ２０６）。ルート検索が未了の場合、グループ２から未選択の組み合わせの２端子を選択し（ステップＳ２０７）、ステップＳ２００へ戻る。
【００６５】
ステップＳ２０６でルート検索が完了の場合、保存した情報、パッケージ情報２、テストボード情報３及びテスタ情報４の関連付けを行う（ステップＳ２０８）。
【００６６】
最後に、テスタのフォーマットに適合させて抵抗チェックテストプログラム２０を生成する（ステップＳ３）。
【００６７】
次に、本実施の形態で用いた用語等についての定義について説明すると、まず、抵抗チェックとは、ＩＣ内部の抵抗素子の抵抗値をＩＣの直流特性テスト用のテスタ（以下ＤＣテスタ）により評価（以下テスタ評価）することを意味する。
【００６８】
従って、抵抗チェック用のテストプログラムとは、測定対象のＩＣ内部の抵抗素子の抵抗値をテスタ評価するときに用いるＤＣテスタ用のテストプログラムを意味する。
【００６９】
抵抗素子の抵抗値をテスタ評価する一般的方法は、抵抗素子の一方の端子に接地電位を与え、他方の端子に一定の電圧を印加することにより、抵抗素子を流れる電流値を測定するものである。
【００７０】
抵抗素子両端に与えた電位差と測定した電流値とから、オームの法則により抵抗値が求められることから、所望の抵抗値の範囲に見合った電流値の範囲をテスト規格に設定することにより抵抗素子の抵抗値の規格値に対する差異、すなわち、抵抗値精度のテスタ評価が可能になる。
【００７１】
ただし、上記の抵抗測定用電圧の印加及び測定に伴う電流供給以外には、測定対象のＩＣの電源端子、接地端子には電圧印加及び電流供給は行わないような条件に設定する必要がある。すなわち、抵抗素子両端に与える電位差（一方の端子が接地電位設定のため、他方の端子に与える電圧値に相当する）は、ＩＣ内部に作り込まれたトランジスタやダイオードがオン（又は動作）しない電位差であり、使用するデバイスによって異なるが、一般的にはそれぞれの端子に接続されている静電保護用のダイオードがオン（動作）しない電圧である０．１Ｖ〜０．３Ｖが望ましい。
【００７２】
ここでは経験的な測定の安定度、一般的なＤＣテスタの測定精度及び一般的に回路中に使用されている抵抗値の範囲を考慮し、便宜上０．２Ｖを抵抗チェック時の印加電圧とする。
【００７３】
次に、ネットリストからテスト対象回路の電源端子情報及び接地端子情報、また場合によっては基準電圧端子情報（以下等）を抽出することは非常に難しい。特に電源を複数系統使用している製品ではネットリストから電源端子情報及び接地端子情報等を自動抽出するには複雑なアルゴリズムになるものと考えられる。
【００７４】
従って、抵抗チェック用テストプログラムを効率的・効果的に作成するために電源端子情報及び接地端子情報等を予めマニュアルで入力する方法と自動抽出（端子名で判別）する方法のいずれにも対応が可能なようにする必要がある。
【００７５】
マニュアル入力の場合、回路構成によっては複数の電源端子及び複数の接地端子、また場合によっては複数の基準電圧端子が存在することがあるため、それぞれのグループ毎に情報を入力する。下記にそれらの例を示す。
【００７６】
第１の例は、電源端子が電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３の３グループ、接地端子が接地端子ＧＮＤ１，ＧＮＤ２の２グループ存在する例であり、各グループは、電源端子Ｖｃｃ１が３ピン，６ピン，１５ピン、電源端子Ｖｃｃ２が１０ピン、電源端子Ｖｃｃ３が８ピン，３２ピンであり、接地端子ＧＮＤ１が４８ピン、接地端子ＧＮＤ２が２２ピン，２３ピン，２５ピンから成る。
【００７７】
第２の例は、電源端子が電源端子Ｖｃｃ１の１グループ、基準電圧端子ＶＥＥ１，ＶＥＥ２の２グループ存在する例であり、各グループは、電源端子Ｖｃｃ１が１１ピン，１２ピン，１８ピン、基準電圧端子ＶＥＥ１が２ピン，１３ピン、基準電圧端子ＶＥＥ２が７ピンから成る。
【００７８】
次に、テストボード情報とは、テスト対象ＩＣのＩＣ端子と、このＩＣのテストのためにＩＣを載置しＩＣのＤＣテスタ（以下ＩＣテスタ）と電気的接続するためのテストボードの端子（以下テストボード端子）の接続情報のことをいう。通常はテストボード上にテスト回路が構成されているので、テスト回路のネットリストとして情報を保管してある場合もある。本実施の形態では、テスト回路のネットリストを読み込む方法とマニュアルでＩＣ端子とテストボード端子の接続情報を入力することとする。
【００７９】
次に、テスタ情報とは、（ａ）テストプログラムのフォーマット情報と、（ｂ）テストボード端子とＩＣテスタのテスト端子（以下テスト端子）との接続情報のことを言う。テストプログラムは、ＩＣテスタ毎にプログラムのフォーマットが異なっているので、予めＩＣテスタ毎のテストプログラムフォーマットをデータベースとして持っておき、マニュアル入力にも対応することとする。
【００８０】
テストボード端子とテスト端子との接続情報についても、汎用として使われる情報はデータベースとして用意しておき、それ以外はマニュアル入力とする。
【００８１】
次に、ネットリスト（回路図情報）としては、一般に公知のスパイス（ｓｐｉｃｅ）ネットリストを用いる。
【００８２】
スパイスネットリストは、公知のように、電気回路の電気的特性をシミュレーションするための回路情報のことを示し、素子名（又は素子番号）、素子の種類及び属性、抵抗値／容量値、素子間の接続情報（以下ノード）、設計値（半導体プロセスのバラツキを考慮した値の最大値及び最小値）の情報を有している。
【００８３】
スパイスネットリストは多種の書式が存在するが、いずれの書式であっても抵抗チェック用のテストプログラムを生成するために必要な以下の情報を有しておる。すなわち、これらの情報は、（１）素子番号（素子の種類を表す記号を含む）、（２）各素子のノード番号、（３）抵抗値（最大値、最小値がある場合は抵抗精度として流用可能である）、（４）トランジスタの種類及び名称を含む。
【００８４】
次に、抵抗精度の情報は、デバイスの仕様によって異なるため、任意の抵抗精度が得られるように条件を指定する。ただし、一般的には抵抗精度は数種類に分類されるため、情報入力時に選択できる仕様とする。
【００８５】
抵抗の測定ルートが決まり、合成抵抗値が求められたときに抵抗精度を考慮して抵抗チェックテストプログラムのテスト規格値が決まる。実際は、抵抗の両端に電圧を印加したときに流れる電流をテスト規格とするため、オームの法則により電流値のテスト規格となる。
【００８６】
一例として、印加電圧が０．２Ｖ、抵抗精度が±１０％、合成抵抗値が１５ｋΩのとき、抵抗精度と合成抵抗値より、抵抗のテスト規格は、１３．５ｋΩ〜１６．５ｋΩとなり、これより、印加電圧と抵抗のテスト規格より電流のテスト規格は、１２．１２μＡ〜１４．８１μＡとなり、従って、この１２．１２μＡ〜１４．８１μＡが抵抗チェックテストプログラムのテスト規格となる。
【００８７】
次に、図４及び本実施の形態の抵抗チェック用のテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を回路図で示す図５を参照して、具体例を用いて本実施の形態の動作を説明する。
【００８８】
図５を参照すると、この回路は電源Ｖｃｃ供給用の電源端子ＴＶと、接地ＧＮＤ供給用の接地端子ＴＧと、入力端子ＴＩと、基準電圧端子ＴＲと、出力端子ＴＯと、抵抗Ｒ１〜Ｒ７とを有するアナログ処理回路である。
【００８９】
抵抗Ｒ１〜Ｒ３の各々の抵抗値は１０，３０，２０（ＫΩ）である。
【００９０】
最初に、抵抗精度の情報５に全ての抵抗精度が±１０％と記述されていたとする。
【００９１】
図５に示すような回路構成の場合、電源端子ＴＶと接地端子ＴＧをグループ１に、基準電圧端子ＴＲと入力端子ＴＩ及び出力端子ＴＯをグループ２にそれぞれ分類する。
【００９２】
最初に、グループ１から電源端子ＴＶ、グループ２から基準電圧端子ＴＲを選択したとする。選択された２端子間を、グループ２の基準電圧端子ＴＲ側からグループ１の電源端子ＴＶ側に向かって検索していった場合、検索ルートはＰ１〜Ｐ３となり、このうちＰ１のルートでは抵抗値１０ｋΩの抵抗を検索する。
【００９３】
Ｐ２のルートは、抵抗以外の素子（トランジスタ）があるため検索は中止となる。
【００９４】
また、Ｐ３のルートは、グループ１の未選択の接地端子ＴＧがあるため検索は中止となる。
【００９５】
結果として、電源端子ＴＶ−基準電圧端子ＴＲ間には抵抗値１０ｋΩの合成抵抗（Ｒ１）が存在し、抵抗精度±１０％を考慮すると、この場合の電流値の規格は抵抗値９ｋΩ〜１１ｋΩに対応した１８１．８２μＡ〜２２２．２２μＡとなる。
【００９６】
電圧印加条件としては、検索元の端子である基準電圧端子ＴＲに電圧ＶＲ＝０．２Ｖ、検索先の端子である電源端子ＴＶに電圧Ｖｃｃ＝ＶＧ（接地電位）となる。
【００９７】
上記のテスト条件を使用するテスタのフォーマットに合わせてテストプログラムに変換する。
【００９８】
続いて、順次  基準電圧端子ＴＲ−接地端子ＴＧ間、入力端子ＴＩ−電源端子ＴＶ間、入力端子ＴＩ−接地端子間、出力端子ＴＯ−電源端子ＴＶ間、出力端子ＴＯ−接地端子ＴＧ間、基準電圧端子ＴＲ−入力端子ＴＩ間、基準電圧端子ＴＲ−出力端子ＴＯ間、入力端子ＴＩ−出力端子ＴＯ間の各々について全ルートの抵抗を検索していき、抵抗チェックテストプログラムを作成する。
【００９９】
この例では、基準電圧端子ＴＲ−接地端子ＴＧ間の検索結果抵抗３０ＫΩの抵抗Ｒ３を検索し、入力端子ＴＩ−接地端子間の検索結果抵抗２０ＫΩの抵抗Ｒ２を検索する。
【０１００】
以上説明したように、本発明は次のような効果を奏する。
【０１０１】
第１の効果は、ルート分割により、抵抗の直列接続数を抑制した安定に測定が可能な抵抗チェックテストプログラムの生成により測定マージンを削減することが可能となり、歩留まりの向上を図ることができる。
【０１０２】
第２の効果は、ルート分割により、同一抵抗の多重測定を低減することができるため、テストプログラムの冗長を防止できる。
【０１０３】
第３の効果は、ルート分割により、精度、種類の異なる抵抗の同時測定を抑制できるため、抵抗の保証品質を向上できる。
【０１０４】
上記３項目の効果は、下記の理由による。
【０１０５】
本発明では、従来からのネットリストの他に電源端子情報及び接地端子情報を用い、検索したＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、信号端子から成る第２の端子グループとにグループ分けし、第１，第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第２の端子グループから第１の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索する共通端子ルート分割アルゴリズムを用いることにより、抵抗チェックを行う端子の選択の際に信号端子−電源端子及び信号端子−接地端子の組み合わせを優先して検索を行う。電源端子及び接地端子は多くの抵抗素子が接続されている共通の端子となっている。例えば、ＩＣ内の回路には、信号端子−抵抗−接地端子―抵抗―信号端子という形態の組み合わせが多数存在するが、接地端子を優先的に選択するため、このような組み合わせも確実に２組の信号端子−抵抗−接地端子という組み合わせに分解できる。
【０１０６】
従って、第１の効果である、直列接続による高抵抗従って小電流となるテストプログラム生成の回避が可能となる。
【０１０７】
また、より分解された組み合わせで測定するため、第２の効果である、同一抵抗を複数回測定するテストプログラムの生成回避、第３の効果である、抵抗値の保証が難しい種類の異なる抵抗を同時測定するテストプログラムの生成回避の可能性が高い。
【０１０８】
第１の効果の例を従来と比較して回路図で示す図９を参照すると、図９（Ａ）に示す従来のワーストケースの抵抗チエックルートである電源端子ＴＶ−接地端子ＴＧを選択した場合は、従来の技術で説明したように、抵抗Ｒ１〜Ｒ４の４個の直列接続抵抗を測定することになる。一方、図９（Ｂ）に示す本発明の改善した抵抗チエックルートでは、電源端子−端子ＴＩと、端子ＴＩ−接地端子ＴＧとの２つに分割され、それぞれ抵抗Ｒ１，Ｒ２及び抵抗Ｒ３，Ｒ４の２個ずつの直列接続抵抗の測定に緩和される。
【０１０９】
第２の効果の例を従来と比較して回路図で示す図１０を参照すると、図１０（Ａ）に示す従来のワーストケースの抵抗チエックルートである入力端子ＴＩ２−接地端子ＴＧ及び入力端子ＴＩ２−出力端子ＴＯの２つのルートを選択した場合では、従来の技術で説明したように、いずれのルートにも同一の抵抗Ｒ２２，Ｒ２３が含まれることになる。一方、図１０（Ｂ）に示す本発明の改善した抵抗チエックルートでは、入力端子ＴＩ２−出力端子ＴＯのルートは入力端子ＴＩ２−接地端子ＴＧと、出力端子ＴＯ−接地端子ＴＧの２つのルートに分割されるので、抵抗Ｒ２２，Ｒ２３がこれら両ルートに重複して含まれることはない。
【０１１０】
第３の効果の例を従来と比較して回路図で示す図１１を参照すると、図１１（Ａ）に示す従来のワーストケースの抵抗チエックルートである入力端子ＴＩ−電源端子ＴＶを選択した場合では、従来の技術で説明したように、それぞれ許容精度が異なる抵抗Ｒ３、Ｒ２，Ｒ１の直列接続抵抗を測定することになるが、精度及び値の異なる抵抗を同時に測定するため例えば抵抗Ｒ１が規格外の２０％、すなわち、２ＫΩの誤差があり、他に誤差が無い場合は、全体の抵抗値６０ＫΩに対し３．３％にしか相当しないため良品と判定されてしまう。一方、図１０（Ｂ）に示す本発明の改善した抵抗チエックルートでは、入力端子ＴＩ−電源端子ＴＶを、入力端子ＴＩ−接地端子ＴＧ、基準電圧端子ＴＲ−接地端子ＴＧ、基準電圧端子ＴＲ−電源端子ＴＶの３つのルーとに分割するため、抵抗Ｒ３、Ｒ２，Ｒ１の各々を相互に独立に測定することになり、上記問題点は発生しない。
【０１１１】
【発明の効果】
以上説明したように、本発明の抵抗チエックテストプログラム自動生成方法及びその装置は、ネットリストに加えて電源端子及び接地端子の情報を用い、検索したＩＣ内部回路の全端子を電源端子及び接地端子から成る第１の端子グループと、信号端子から成る第２の端子グループとにグループ分けし、第１，第２の端子グループの各々から選択した任意の１端子づつから成る抵抗検索ルートを設定することにより、共通端子である第１の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第２の端子グループから第１の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索する共通端子ルート分割アルゴリズムを用いることにより、抵抗チェックを行う端子の選択の際に信号端子−電源端子及び信号端子−接地端子の組み合わせを優先して検索を行うので、信号端子−抵抗−接地／電源端子―抵抗―信号端子のルートを信号端子−抵抗−接地／電源端子の各ルートの組み合わせに分割することにより、抵抗の直列接続数を抑制して安定に測定が可能な抵抗チェックテストプログラムの生成により測定マージンを削減することが可能となり、歩留まりの向上を図ることができるという効果がある。
【０１１２】
また、同一抵抗の多重測定を低減することができるため、テストプログラムの冗長を防止できるという効果がある。
【０１１３】
さらに、種類の異なる抵抗の同時測定を抑制できるため、抵抗の保証品質を向上できるという効果がある。
【図面の簡単な説明】
【図１】本発明の抵抗チエックテストプログラム自動生成方法の一実施の形態を示すフローチャートである。
【図２】図１の処理の詳細を示すフローチャートの前半部である。
【図３】図１の処理の詳細を示すフローチャートの後半部である。
【図４】本実施の形態の抵抗チエックテストプログラム自動生成方法を実行する抵抗チエックテストプログラム自動生成装置の一例を示すブロック図である。
【図５】本実施の形態の抵抗チエックテストプログラム自動生成の対象とする回路の抵抗チエックルート検索例を示す回路図である。
【図６】従来の抵抗チエックテストプログラム自動生成装置の一例を示すブロック図である。
【図７】従来の抵抗チエックテストプログラム自動生成方法の一例を示すフローチャートである。
【図８】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を示す回路図である。
【図９】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第１の不具合な抵抗チエックルート検索例を本発明の第１の効果と対比して示す回路図である。
【図１０】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第２の不具合な抵抗チエックルート検索例を本発明の第２の効果と対比して示す回路図である。
【図１１】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第３の不具合な抵抗チエックルート検索例を本発明の第３の効果と対比して示す回路図である。
【符号の説明】
１    ネットリスト
２    パッケージ情報
３    テストボード情報
４    テスタ情報
５    抵抗精度の情報
６    電源端子情報及び接地端子情報
１０，１００    抵抗チェックテストプログラム生成ツール
１１    共通端子ルート分割アルゴリズム
２０，２００    抵抗チェックテストプログラム
【図１】
0003540236.tif 000002
【図２】
0003540236.tif 000003
【図３】
0003540236.tif 000004
【図４】
0003540236.tif 000005
【図５】
0003540236.tif 000006
【図６】
0003540236.tif 000007
【図７】
0003540236.tif 000008
【図８】
0003540236.tif 000009
【図９】
0003540236.tif 000010
【図１０】
0003540236.tif 000011
【図１１】
0003540236.tif 000012