(57)【特許請求の範囲】
【請求項１】
それぞれが１次巻線および２次巻線を備えた複数の出力トランスと、
前記複数の出力トランスの各１次巻線の１端子に、それぞれの１端子が接続された１対のスイッチング手段と、
前記各１対のスイッチング手段の中の一方の他端子を入力直流電源の１極に接続するようにされた手段と、
前記各１対のスイッチング手段の中の他方の他端子と前記１次巻線の他端子との間に直列接続されたコンデンサと、
前記各１対のスイッチング手段の中の他方の他端子を前記入力直流電源の他極に接続するようにされた手段と、
前記各１対のスイッチング手段のそれぞれを、一方が導通するとき他方が非導通になるように制御する手段と、
前記複数の各出力トランスの２次巻線にそれぞれ接続された複数の半波整流手段と、
前記複数の半波整流手段の出力を並列に重畳して出力する手段とを具備し、
前記複数の半波整流手段の出力電圧値が互いに等しく、かつある１つの出力トランスに接続された半波整流手段が整流出力を生じない負の半サイクル期間を、他の少なくとも１つの出力トランスに接続された半波整流手段の正の半サイクル出力によってカバーするように、各スイッチング手段の導通タイミングが設定されることを特徴とするＤＣ−ＤＣコンバータ装置。
【請求項２】
それぞれが１次巻線および２次巻線を備えた複数の出力トランスと、
前記複数の出力トランスの各１次巻線に直列接続されたコンデンサと、
前記１次巻線とコンデンサとの直列回路を、１の半サイクルでは直流電源に接続し、他の半サイクルでは短絡するスイッチング手段と、
前記複数の各出力トランスの２次巻線にそれぞれ接続された複数の半波整流手段と、
前記複数の半波整流手段の出力を並列に重畳して出力する手段とを具備し、
前記複数の半波整流手段の出力電圧値が互いに等しく、かつある１つの出力トランスに接続された半波整流手段が整流出力を生じない負の半サイクル期間を、他の少なくとも１つの出力トランスに接続された半波整流手段の正の半サイクル出力によってカバーするように、前記スイッチング手段の動作タイミングが設定されることを特徴とするＤＣ−ＤＣコンバータ装置。
【請求項３】
出力トランスが１対であり、前記出力トランスの各１次巻線に直列接続されるべき１対のコンデンサが、１つのコンデンサで置換、兼用されたことを特徴とする請求項１または２のいずれかに記載のＤＣ−ＤＣコンバータ装置。
【請求項４】
前記各出力トランスの２次巻線に接続された整流手段が第３のスイッチング手段で置換され、第３のスイッチング手段の導通が前記出力トランスの出力波形に同期されることを特徴とする請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ装置。
【請求項５】
前記重畳された出力電圧を基準電圧と比較する手段と、
比較結果にしたがって、出力電圧が基準電圧に等しくなるように各スイッチング手段の動作を制御する手段とをさらに具備したことを特徴とする請求項１ないし４のいずれかに記載のＤＣ−ＤＣコンバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的にはＤＣ−ＤＣコンバータ装置に関し、特に降圧率を大きくすることが容易で低電圧大電流を供給するのに適し、出力電圧の調整も可能で、さらには平滑回路を使用しないでも出力電圧に含まれるリプルを低減、または事実上無くすることのできるＤＣ−ＤＣコンバータ装置に関する。
【０００２】
【従来の技術】
スイッチング電源の１種であるＤＣ−ＤＣコンバータ装置は電子機器の為の安定化電源装置として広く使用されている。一方、最近の電子機器のほとんどは集積回路で構成されており、その高密度化が進むのに伴なってその動作電源電圧は低下の一途を辿り、数年後には１Ｖが主流になると予想されている。このような電子機器はパソコン等のデジタル機器であることが多いので、その電源装置に対しては、数百アンペアの大電流を供給できて急激な負荷変化に対する電源電圧の過渡変動が少ないことが求められるのみならず、更に定電圧にするなど、出力電圧の調整が容易であることも要求される。
【０００３】
従来のコンバータ装置では、スイッチング素子によって断続された矩形波電流を平滑、平均化し、所望値の直流出力電圧を得る為に平滑回路（Ｃ又はＬ−Ｃ回路）が必要不可欠である。しかし、平滑回路を構成する容量（Ｃ）成分およびインダクタンス（Ｌ）成分による応答の遅れによって必然的に、出力電圧に過渡変動が生ずる。
【０００４】
特開昭５８−７９４７４号、同６１−１０９４５６号、同６１−１９９４６８号、特開平５−２８４７４４号公報などには、出力側の複数の半波整流波形を互いに重畳して直流出力に含まれるリプルを低減することが開示されている。この場合は出力直流電圧がトランスの巻数比と１次側入力電圧によって決まるから、前述の出力電圧調整が簡単ではないと言う問題がある。
【０００５】
米国特許第４６１８９１９号明細書（１９８６年１０月２１日発行）には図５に示すような昇降圧形ＤＣ−ＤＣコンバータが開示されている。  定常状態において、スイッチング素子＃１−２，２−２が導通する各半サイクルでは（このとき、素子＃１−１，２−１は非導通）、トランス３ｂ、４ｂの１次巻線には、図の下から上向きの電流が電源２から供給され、各トランスの磁心には上昇磁束φｒが生ずる。このとき、Ｖｉ＝ｄφｒ／ｄｔ≒Δφｒ／Δｔの関係が成立し、上昇磁束Δφｒは時間Δｔ＝Ｔ２（図６参照）が経過したときＶｉ・Ｔ２になる。つぎに前記スイッチング素子＃１−２，２−２が遮断され、素子＃１−１，２−１が導通される各半サイクルでは、各トランス３ｂ、４ｂの１次巻線には、逆起電力とコンデンサ８によって、図の上から下向きに電流が流れ、各トランスの磁心の磁束は減少して下降磁束となる。このとき、Ｖｃ＝ｄφｄ／ｄｔ≒Δφｄ／Δｔの関係が成立し、下降磁束Δφｄは時間Δｔ＝Ｔ１（図６参照）が経過したときＶｃ・Ｔ１になる。
【０００６】
ここで上昇磁束Δφｒと下降磁束Δφｄは等しくなければならないから、Δφｒ＝Ｖｉ・Ｔ２＝Ｖｃ・Ｔ１＝Δφｄが成立する。図５の例では、２次側に接続された半波整流器５ａ、６ａの極性が、電源２の電圧Ｖｉが各出力トランス３ｂ、４ｂの１次巻線に印加されている負の半サイクルＴ２では整流出力が発生せず、コンデンサ８の電圧Ｖｃが印加されている正の半サイクルＴ１だけ整流出力が発生されるように設定されていると仮定する。この仮定の下では、各トランスの巻線比ｎ３／ｎ１を１とすると、出力電圧Ｖ０はＶｃ＝Ｖｉ・Ｔ２／Ｔ１で表される。したがって、各インバータを構成する１対のスイッチング素子のオン時間比Ｔ２／Ｔ１（例えば時間Ｔ２）を変えるＰＷＭ（パルス幅変調）制御によって前記電圧Ｖｃすなわち出力Ｖ０を調整することができる。また出力側整流器５ａ，６ａの極性を反対にすることも可能であるが、この場合の出力電圧Ｖ０は（ｎ３/ｎ1）Ｖｉであり、オン時間比Ｔ２／Ｔ１を変化させて出力電圧を調整することはできない。
【０００７】
また１対のスイッチング素子のオン時間比を変えて出力電圧値を調整できる他の回路としては、図７に示すような昇圧形ＤＣ−ＤＣコンバータも考えられる。この回路は、図５の場合と同様に動作する。なおこの図では、簡略化のために、図５の１相分に相当するインバータ部分のみを示している。第１のスイッチング素子＃１−１は入力電源２およびトランス３ｂの１次巻線、コンデンサ８と直列に接続され、第２のスイッチング素子＃１−２は前記第１スイッチング素子とコンデンサとの直列回路に並列に接続される。各スイッチング素子のオン・オフ制御は図６のように行なわれる。
【０００８】
その定常状態において、トランス３ｂの１次巻線に、図の上から下向きの電流が電源２から供給される半サイクルに、トランス３ｂの磁心に生ずる上昇磁束Δφｒと、トランス３ｂの１次巻線の逆起電力とコンデンサ８によって、図の下から上向きにコンデンサ８を通して電流が流れる他の半サイクルに生ずる下降磁束Δφｄとは等しくなければならないから、Δφｒ＝Ｖｉ・Ｔ２＝（Ｖｃ−Ｖｉ）Ｔ１＝Δφｄが成立する。これから、Ｖｃ＝Ｖｉ（Ｔ１＋Ｔ２）／Ｔ１が得られる。Ｔ１＋Ｔ２＝Ｔｓ（スイッチング周期）と置けば、Ｖｃ＝Ｖｉ・Ｔｓ／Ｔ１と表される。したがって、トランス３ｂの巻数比を１と仮定し、出力整流器５ａの極性を、第１スイッチング素子＃１−１がオンの半サイクルで出力を生ずるように設定した場合には、出力Ｖｏ＝Ｖｃ−Ｖｉ＝Ｖｉ（Ｔｓ／Ｔ１−１）＝Ｖｉ・Ｔ２／Ｔ１であるから、ＰＷＭ制御による出力電圧の調整が可能となる。しかし反対に、第２スイッチング素子＃１−２がオンの半サイクルで出力を生ずるように設定したとすると、その出力Ｖｏは（ｎ３/ｎ1）Ｖｉとなり、ＰＷＭによる出力電圧の調整は不可能である。
【０００９】
上述した図５および図７の回路では、動作原理上、電源２がトランス巻線に接続される時間（半サイクル）Ｔ２の絶対値や、電源２がトランスから遮断される時間Ｔ１に対する前記時間Ｔ２の比Ｔ２／Ｔ１をあまり小さくすることができないので、降圧率を大きくして低電圧大電流を得るには適していない。また電源２がトランス巻線に接続されている半サイクルを利用して直流出力を得ようとする場合はＰＷＭ制御による出力電圧制御ができないので、設計の自由度が制約される。さらに負荷電流が流れる正半サイクルと無負荷になる負半サイクルとでトランス１次側の電圧降下量が異なるために直流成分が生じ、これによってトランスの磁心に偏磁が現れる恐れがある。
【００１０】
【発明が解決しようとする課題】
従来の昇降圧形や昇圧形ＤＣ−ＤＣコンバータ装置は降圧率を大きくして低圧大電流出力を得ることが難しく、出力電圧調整能力も実用上十分ではないと言う問題があった。
【００１１】
【課題を解決するための手段】
本発明の第１の特徴は、それぞれが１次巻線および２次巻線を備えた複数の出力トランスと、前記複数の出力トランスの各１次巻線の１端子に、それぞれの１端子が接続された１対のスイッチング手段と、前記各１対のスイッチング手段の中の一方の他端子を入力直流電源の１極に接続するようにされた手段と、前記各１対のスイッチング手段の中の他方の他端子と前記１次巻線の他端子との間に直列接続されたコンデンサと、前記各１対のスイッチング手段の中の他方の他端子を前記入力直流電源の他極に接続するようにされた手段と、前記各１対のスイッチング手段のそれぞれを、一方が導通するとき他方が非導通になるように制御する手段と、前記複数の各出力トランスの２次巻線にそれぞれ接続された複数の半波整流手段と、前記複数の半波整流手段の出力を並列に重畳して出力する手段とを具備し、前記複数の半波整流手段の出力電圧値が互いに等しく、かつある１つの出力トランスに接続された半波整流手段が整流出力を生じない負の半サイクル期間を、他の少なくとも１つの出力トランスに接続された半波整流手段の正の半サイクル出力によってカバーするように、各スイッチング手段の導通タイミングが設定される点にある。
【００１２】
本発明の第２の特徴は、さらに出力トランスが１対であり、前記出力トランスの各１次巻線の他端子に接続されるべき１対の直列コンデンサが、１つのコンデンサで置換、兼用された点にある。
【００１３】
【作用】
本発明によれば、スイッチングの正負両サイクルにおいてトランス１次巻線にコンデンサが直列接続された状態が維持されるので、負荷電流が増加しても直流電流の発生が阻止され、その結果トランス磁心の偏磁が防止される。またその動作原理上降圧比を大きくして低電圧大電流出力を得ることが容易であり、さらに出力トランスの２次側に接続される半波整流器の極性とは無関係にＰＷＭ制御による出力電圧調整が可能になって設計の自由度も大きくなる。
【００１４】
【発明の実施の形態】
以下に図面を参照して本発明の実施の態様を詳細に説明する。本発明の一つの実施態様の回路構成を図１に示す。この図でも、簡略化のために、１相分に相当するインバータ部分のみを示しているが、他の相についても、全く同じ構成が採用できることは容易に理解されるであろう。図５や図７の回路構成との対比から分かるように、本実施態様の回路構成は、第１スイッチング素子＃１−１がオンになってトランス３ｂの１次巻線に電源２から励磁電流が供給される１の半サイクルの間も、前記スイッチング素子がオフになってトランス１次巻線が電源２から遮断される他の半サイクルの間も共に、出力トランスの１次巻線にコンデンサが直列接続されるようにし、特に負荷電流の増加に伴なって前記１次巻線に流れる可能性のある直流電流の発生を阻止した点に特徴がある。
【００１５】
定常状態において、スイッチング素子＃１−１が導通すると（このとき、素子＃１−２は非導通）、トランス３ｂの１次巻線には、図の上から下向きの電流が直流電源２から供給され、トランス３ｂの磁心には上昇磁束φｒが生ずる。このとき、Ｖｉ−Ｖｃ＝ｄφｒ／ｄｔ≒Δφｒ／Δｔの関係が成立し、上昇磁束Δφｒは時間Δｔ＝Ｔ２が経過したとき（Ｖｉ−Ｖｃ）Ｔ２になる。つぎに前記スイッチング素子＃１−１が遮断され、素子＃１−２が導通されると、トランス３ｂの１次巻線には、逆起電力とコンデンサ８ａによって、図の下から上向きに電流が流れ、トランスの磁心の磁束は減少して下降磁束φｄとなる。このとき、Ｖｃ＝ｄφｄ／ｄｔ≒Δφｄ／Δｔの関係が成立し、下降磁束Δφｄは時間Δｔ＝Ｔ１が経過したときＶｃ・Ｔ１になる。ここで磁束変化量すなわち、上昇磁束Δφｒと下降磁束Δφｄは等しいから、ｎ１＝ｎ３とすれば、（Ｖｉ−Ｖｃ）Ｔ２＝Ｖｃ・Ｔ１が成立する。これから、Ｖｃ＝Ｖｉ・Ｔ２／Ｔｓ、Ｖｉ−Ｖｃ＝Ｖｉ・Ｔ１／Ｔｓが得られる。但し、Ｔｓはスイッチング周波数の逆数、すなわちスイッチング周期であり、Ｔｓ＝Ｔ１＋Ｔ２である。
【００１６】
したがってこの場合の出力電圧Ｖ０は、出力整流器５ａの極性を、第１スイッチング素子＃１−１がオンの半サイクルで整流出力を生ずるように設定すれば、Ｖ０＝Ｖｉ−Ｖｃ＝Ｖｉ・Ｔ１／Ｔｓ＝Ｖｉ（１−Ｔ２／Ｔｓ）となり、反対に、第２スイッチング素子＃１−２がオンの半サイクルで整流出力を生ずるように設定すれば、Ｖ０＝Ｖｃ＝Ｖｉ・Ｔ２／Ｔｓ＝Ｖｉ（１−Ｔ１／Ｔｓ）となる。またトランス３ｂの巻線比をｎ３／ｎ１とすると、明らかなように、出力電圧Ｖ０は、前述の電圧値にこの巻線比を乗じた値になる。したがって、整流器５ａの極性とは無関係に各インバータを構成する１対のスイッチング素子のオン時間比Ｔ２／ＴｓまたはＴ１／Ｔｓを変えて（例えば時間Ｔ１、Ｔ２または／およびＴｓを調整して）ＰＷＭ制御により直流出力電圧Ｖ０を調整することができるので設計の自由度が増し、また降圧率を大きくすることができる。さらにＴ１、Ｔ２を一定とした場合、スイッチング周期Ｔｓを短く（すなわち、スイッチング周波数を高く）する程出力電圧は低くなり、降圧率を大きくできることが分かる。さらに、直列コンデンサによってトランスの直流電流分がカットされるので、トランス３ｂには偏磁を生ぜず、偏磁による過電流を抑制することができる。
【００１７】
図１の実施態様の回路構成では、各スイッチング素子のターンオン、ターンオフに伴なうスイッチング損失が生ずるという問題がある。図２はこの様な問題に対処するための本発明の他の実施態様を示す回路図である。この実施態様の基本回路は、図１と同じである。この図でも、図の簡略化のために、１相分に相当するインバータ部分のみを示している。図３はこの実施態様の動作を説明するための波形図であり、１対のインバータの出力波形を示している。図３に明示したように、正負のサイクルＴ１，Ｔ２の間に十分に短いデッドタイムＴｄ（両方のスイッチング素子＃１−１，１−２が共にオフになる）を設ける。
【００１８】
これに加えて、図２に示すように、各スイッチング素子の端子間（例えば、ＦＥＴのソース・ドレイン間）に静電容量Ｃ１，Ｃ２を付加してソフト（ゼロ電圧）スイッチングを行なわせることができる。これにより、当業者には既知のように、前記スイッチング損失を除去することができる。この場合に付加する静電容量としては、コンデンサを外付けするほかに半導体スイッチが本来有する空乏層の容量を利用することもできる。またこの実施態様では、後述する図４の場合と同様に、出力側のダイオ−ドを第３のスイッチング素子＃１−３で置換し、これをスイッチング素子＃１−１または＃１−２の導通期間と同期して導通させ、同期整流を行わせるようにしている。前述のコンデンサ８ａの値は、このコンデンサで出力トランスの１次巻線を付勢する半サイクルの間その端子電圧を一定に保持できるように、なるべく大きいことが望ましいが、通常使用される高周波スイッチング周波数の場合は、５００μＦ程度以上にすればよい。本発明者らの実験では、スイッチング周波数１００ＫＨｚの場合、１０００μＦを用いて良好な結果が得られた。
【００１９】
図４は図１、２の回路を基本とする本発明のさらに他の実施態様の回路図である。前記図１、２の実施態様では１相分のインバータ回路に１個ずつ用いられており、したがって２相分のインバータ回路を含む全回路を構成するためには２個のコンデンサが必要とされるところを、ここでは２相分のインバータ回路用として１個のコンデンサ８ｂで兼用し、構成をより一層簡略化している。この実施態様は、前記図１、２の回路において、全回路を構成した場合に、それぞれの出力トランスの１次巻線に接続される前記２個のコンデンサが入力電源２に関して並列に接続されるという事実に着目し、かつこれらの値が前述のように十分に大きいために、１個のコンデンサで置換可能であるとの考察に基づくものである。パルス発生器２３，２４はそれぞれスイッチング素子＃１−１，１−２および＃２−１，２−２の導通、非導通を制御するためのパルス（例えば、図６に示したような）を発生する。比較器２２は、出力電圧Ｖ０を基準電圧Ｖｓ（設定値）と比較し、その結果にしたがって、１つのインバータに含まれる１対のインバータの導通期間の比Ｔ１／Ｔ２が調整され、出力電圧Ｖ０が設定値になるように、前記パルスの発生タイミングを制御する信号を前記発生器２３，２４に供給する。この様な回路の詳細は、当業者が前記説明に基づいて適宜に、かつ容易に実施できるところであるのでこれ以上の説明は省略する。また図４の回路の動作は、前述したところから容易に理解されるであろう。
【００２０】
なお、図２、４の回路例では、トランス３ｂの出力側に用いられる整流器としてのダイオ−ドを、ＦＥＴなどの固体スイッチ５ｂ（＃１−３）、６ｂ（＃２−３）で置き換えている。この場合、前記固体スイッチ５ｂ（６ｂ）を、整流出力が発生される半サイクルでオンとなる方のスイッチング素子のオン期間に同期して導通させ、同期整流を行なわせる。このようにすれば、整流器としてのダイオ−ドによる電圧降下（通常０．３５〜０．４ボルト）が除去されるので、特に出力電圧が低い場合（例えば、１ボルト）の効率を改善することができる。もちろん他の実施態様においても、整流器としてダイオ−ドの代わりに同様のスイッチ素子を用い、同期整流を行なっても良いし、反対に図２、４においてダイオードを用いて構成を簡略化しても良い。
【００２１】
また本発明によるＤＣ−ＤＣコンバータでは、直流出力電圧のリップルは原理的には零であるが、実際にはトランスの１次２次巻線の結合が理想的でないこと、ダイオードの導通モードの変化、スイッチング動作などの回路動作上のノイズ等の影響により、僅かな変動やリプルが生ずることがある。この様な場合でも、図４に点線で示すように、直流出力端子に極めて小さな容量Ｃ０を接続すれば十分である。容量値は数μＦ以下程度でよく、本発明者らの実験では、直流出力電圧が３ボルトのとき、１μＦ以下の容量を並列に接続するだけで十分であった。ちなみに、従来のスイッチング電源の平滑回路では、これに比ベて２〜３桁大きい容量のものが使用されている。
【００２２】
【発明の効果】
以上の説明から明らかなように、本発明のＤＣ−ＤＣコンバータ装置では、スイッチングの正負両サイクルにおいてトランス１次巻線にコンデンサが直列接続された状態が維持されるので、負荷電流が増加しても直流電流の発生が阻止され、その結果トランス磁心の偏磁が防止される。またその動作原理上降圧比を大きくして低電圧大電流出力を得ることが容易であるのみならず、スイッチング周波数を高くしてその周期Ｔｓを小さくする程降圧率が大きくなるので、スイッチングの高周波化と低圧大電流化とを両立させることが可能であり、また出力トランスの２次側に接続される半波整流器の極性とは無関係にＰＷＭ制御による出力電圧調整が可能になって設計の自由度が増し、さらにまた出力電圧に含まれるリプルを極めて少なくできるので実用上平滑回路を必要とせず、しかも小型、軽量化が可能である。
【図面の簡単な説明】
【図１】本発明の１つの実施態様を示す回路図である。
【図２】本発明の他の実施態様を示す回路図である。
【図３】図２の実施態様の動作を説明するための波形図である。
【図４】本発明のさらに他の実施態様を示す回路図である。
【図５】公知の昇降圧形ＤＣ−ＤＣコンバータの１例の回路図である。
【図６】本発明の実施態様の動作を説明するための波形図である。
【図７】昇圧形ＤＣ−ＤＣコンバータの１例の回路図である。
【符号の説明】
＃１−１，１−２，２−１，２−２…スイッチング素子、２…入力直流電源、３ｂ、４ｂ…出力トランス、５ａ、６ａ…整流器、８ａ、８ｂ…コンデンサ
【図１】
0003574849.tif 000002
【図２】
0003574849.tif 000003
【図３】
0003574849.tif 000004
【図４】
0003574849.tif 000005
【図５】
0003574849.tif 000006
【図６】
0003574849.tif 000007
【図７】
0003574849.tif 000008