(57)【特許請求の範囲】
【請求項１】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するための逆阻止ダイオードとコンデンサとの並列接続体とを直列接続したものから構成されていることを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、前記逆阻止ダイオードは接合型ダイオードであることを特徴とする電力変換装置。
【請求項３】
請求項１に記載の電力変換装置において、前記逆阻止ダイオードはショットキーバリヤダイオードであることを特徴とする電力変換装置。
【請求項４】
請求項１乃至３のいずれかに記載の電力変換装置において、前記高速スイッチング素子の前記第１の端子と前記第２の端子の間には、過電圧クランプ時の負帰還動作に伴う電圧振動とクランプ動作終了後の寄生共振による電圧振動の両方を吸収する高周波振動吸収手段が設けられていることを特徴とする電力変換装置。
【請求項５】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路を構成するものでありかつ前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するためのものである逆阻止ダイオードに、前記信号が高速スイッチング素子をオフさせる状態の時に順方向バイアス電流を供給するための手段が設けられていることを特徴とする電力変換装置。
【請求項６】
請求項５に記載の電力変換装置において、前記逆阻止ダイオードにはコンデンサが並列接続されていることを特徴とする電力変換装置。
【請求項７】
請求項５又は６に記載の電力変換装置において、前記高速スイッチング素子の前記第１の端子と前記第２の端子との間には、過電圧クランプ時の負帰還動作に伴う電圧振動とクランプ動作終了後の寄生共振による電圧振動の両方を吸収する高周波振動吸収手段が設けられていることを特徴とする電力変換装置。
【請求項８】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路は、電圧制限回路と、該電圧制限回路の低電位側一端と前記高速スイッチング素子の制御端子との間に設けられ、前記信号が前記高速スイッチング素子をオフさせる状態の時にオンになるスイッチング素子から構成されていることを特徴とする電力変換装置。
【請求項９】
請求項８に記載の電力変換装置において、前記スイッチング素子にはコンデンサが並列接続されていることを特徴とする電力変換装置。
【請求項１０】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するための逆阻止ダイオードとコンデンサとの並列接続体とを直列接続したものから構成されており、前記高速スイッチング素子の前記第１の端子と前記第２の端子の間には高周波振動吸収手段が設けられていることを特徴とする電力変換装置。
【請求項１１】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた回路を複数組有する電力変換装置において、前記複数組の能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するための逆阻止ダイオードとコンデンサとの並列接続体とを直列接続したものから構成されていることを特徴とする電力変換装置。
【請求項１２】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた回路を電源の間に２組直列接続した回路を含む電力変換装置において、２組の回路の前記能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するための逆阻止ダイオードとコンデンサとの並列接続体とを直列接続したものから構成されており、第１の前記高速スイッチング素子の前記第１の端子と第２の前記高速スイッチング素子の前記第２の端子の間には高周波電圧振動吸収手段が設けられており、前記高周波電圧振動吸収手段は、第１の前記高速スイッチング素子の前記第１の端子と第２の前記高速スイッチング素子の前記第２の端子の間に直列接続された第１，第２のコンデンサと、前記第１のコンデンサと前記第２のコンデンサとの接続点と、第１の前記高速スイッチング素子の前記第２の端子と第２の前記高速スイッチング素子の前記第１の端子の接続点との間に接続された抵抗から構成されていることを特徴とする電力変換装置。
【請求項１３】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するための逆阻止ダイオードとコンデンサとの並列接続体とを直列接続したものから構成されており、前記オン，オフ制御端子を駆動する回路には、ＣＭＯＳ回路の低電位電源側にシンク電流を制限するための負帰還抵抗又は定電流動作のトランジスタを設けたドライバ回路を用いていることを特徴とする電力変換装置。
【請求項１４】
請求項１３に記載の電力変換装置において、前記高速スイッチング素子の前記第１の端子と前記第２の端子の間には高周波振動吸収手段が設けられていることを特徴とする電力変換装置。
【請求項１５】
オン，オフ制御端子に入力される信号に応答して主回路の第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた電力変換装置において、前記能動クランプ回路は、所定電圧の電圧制限回路と、前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するためのショットキーバリヤダイオードとコンデンサとの並列接続体とを直列接続したものから構成されており、前記オン，オフ制御端子を駆動する回路には、CMOS回路の低電位電源側にシンク電流を制限するための負帰還抵抗又は定電流動作のトランジスタを設けたドライバ回路を用いていることを特徴とする電力変換装置。
【請求項１６】
請求項１５に記載の電力変換装置において、前記高速スイッチング素子の前記第１の端子と前記第２の端子の間には高周波振動吸収手段が設けられていることを特徴とする電力変換装置。
【請求項１７】
オン，オフ制御端子に入力される信号に応答して第１の端子と第２の端子間が導通又は非導通となる高速スイッチング素子の前記第１の端子と前記オン，オフ制御端子との間に能動クランプ回路を備えた半導体装置において、
前記半導体装置は、前記能動クランプ回路を構成する電圧制限回路と、
前記能動クランプ回路を構成するものでありかつ前記オン，オフ制御端子側から前記第１の端子側に電流が流れるのを阻止するためのものである逆阻止ダイオードと、
前記電圧制限回路と前記逆阻止ダイオードとの直列接続点において、前記オン，オフ制御端子との間に外付けコンデンサを接続するために導出された第３の端子とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＭＯＳトランジスタなどの電圧駆動型スイッチング素子を用いた電力変換装置に関する。
【０００２】
【従来の技術】
半導体スイッチング素子を用いた電力変換装置としていろいろな回路方式が実用化されている。
【０００３】
近年、これらのスイッチング素子として、高速なスイッチング動作が可能な
ＩＧＢＴやＭＯＳＦＥＴが用いられるようになってきている。
【０００４】
ＭＯＳトランジスタやＩＧＢＴはスイッチング速度が速いため、電流変化率
ｄｉ／ｄｔ，電圧変化率ｄｖ／ｄｔも大きくなり、寄生インダクタンスによるサージ電圧が極めて大きなものになる。このサージ電圧がスイッチング素子の最大定格を超えると素子破壊に至るため各種のサージ保護回路が使用されている。
【０００５】
従来のサージ電圧抑制手段の一例が特開平９−１３９６６０号公報に示されている。本手段では、ＩＧＢＴのコレクタとエミッタの間に並列にコンデンサと抵抗の直列回路が接続されており、さらに抵抗と並列にダイオードが接続されている。この回路はいわゆるスナバ回路といわれるものであり、サージ電圧そのものをコンデンサで吸収するように構成されているため以下のような問題点がある。先ず第１にコンデンサは低周波数成分でインピーダンスが高くなるため、時間幅の広いサージ電圧に対しては十分なサージ抑制効果が得られない。第２にコンデンサに必要な容量は吸収電圧を一定とした時、寄生インダクタンスに比例し、遮断電流の２乗に比例して大きくなる。このため通常数μＦオーダ以上の大容量で高耐圧のコンデンサが必要であり、このようなコンデンサは価格が高く、サイズも大きいため電力変換装置の小形，低コスト化の障害になる。第３に抵抗の電力損失はスイッチング周波数を一定とした時、寄生インダクタンスに比例し、遮断電流の２乗に比例して大きくなる。このため、サイズが大きく価格の高い電力用の抵抗が必要であり、電力変換装置の小形，低コスト化低損失化の障害になる。第４に大容量のコンデンサはスイッチング素子の動作速度を劣化させるため、分解能の高いＰＷＭ制御ができなくなる。
【０００６】
従来のサージ電圧抑制手段の他の一例が特開平６−３２６５７９号公報に示されている。本手段においては、ＭＯＳトランジスタのドレイン端に発生するサージ電圧を所定電圧にクランプするために、ゲート・ドレイン間にツェナーダイオードと逆阻止ダイオードの直列回路が接続される。ＭＯＳＦＥＴをオフ駆動し、負荷に流れていた電流が遮断される時、寄生インダクタンスにより、サージ電圧がドレイン端に発生する。このサージ電圧がツェナーダイオードの降伏電圧とダイオードの順方向電圧の和の合計電圧を超えると、ＭＯＳトランジスタのゲート電圧が高くなり、ＭＯＳトランジスタをオンさせてサージ電圧を吸収させる。この回路はいわゆる能動クランプ回路として知られており、スナバ回路の欠点が解消され、寄生インダクタンスや遮断電流の大きさに関わらず一定のクランプ電圧とすることができる利点がある。
【０００７】
しかしながら、この能動クランプ回路をＩＧＢＴよりもスイッチング速度の速いＭＯＳトランジスタに適用した場合、従来の構成では過電圧クランプ特性に問題がある。
【０００８】
ここで第１の問題はサージ電圧のピークが所望のクランプ電圧を超えてしまう事である。このため、スイッチング素子はこの電圧よりもある程度のマージンを持った最大定格電圧の高いものを使用しなければならない。スイッチング素子のオン抵抗は最大定格電圧に比例して大きくなるため、ターンオン損失が増大する。また、最大定格電圧が高くオン抵抗の低いスイッチング素子は素子の面積が大きくなるので高価になる。
【０００９】
第２の問題はクランプ動作時の高周波電圧振動Ｐ２とクランプ終了後の高周波電圧振動Ｐ３である。この振動はスイッチング素子の過電圧破壊には結びつかないが、ＥＭＩノイズとして周辺の電子回路や電子機器に悪影響を及ぼす危険がある。
【００１０】
【発明が解決しようとする課題】
本発明は上述した問題を考慮してなされたものであり、スイッチング素子のスイッチング速度が速くてもサージ電圧のピークを低いレべルに抑制でき、また、サージ抑制後の高周波振動を抑制できる電力変換装置を提供する。
【００１１】
【課題を解決するための手段】
本発明者の新規な知見によると、ピーク電圧を所望の電位にクランプできない原因は過電圧になった時にＭＯＳトランジスタのドレインとゲート間に形成される負帰還パスの形成に時間遅れがあるためであり、この時間遅れの原因は負帰還パス内の寄生インダクタンスによる高周波インピーダンスの増大と逆阻止ダイオードの順方向回復時間による遅れが主因である。
【００１２】
また、電圧振動の原因は、負帰還制御につきもののループ振動であり、寄生インダクタンスと寄生容量とによる共振振動である。
【００１３】
上記の知見に基づき、本発明の電力変換装置ではスイッチング素子のドレインからゲートに至る負帰還パスを高速化する手段としてパスの誘導性インピーダンスを相殺する手段を設ける。また、負帰還パスの中の逆阻止ダイオードの順方向回復時間を短縮する手段を設ける。さらに、過電圧抑制後の高周波振動を抑制する手段を設ける。
【００１４】
【発明の実施の形態】
図１に本発明の第１の実施例を示す。なお、以下の説明では同一回路エレメント、同一部品は同一番号を表記する。
【００１５】
図１において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。さらにダイオード１７と並列にコンデンサ１８が接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００１６】
次にこの回路の動作を説明する。オンオフ制御信号１１がオンを指示するとドライバ１２を介してＮＭＯＳトランジスタ１４のゲートに高レベルの信号が印加されＮＭＯＳトランジスタ１４はオン状態になる。その結果、電源ＶＰから寄生インダクタンスＬｗ１，ＮＭＯＳトランジスタ１４を通って図示されない負荷に電流ｉが供給される。この時に寄生インダクタンスＬｗ１にはＬｗ１＊ｉ＊ｉ／２のエネルギーが蓄積される。ＮＭＯＳトランジスタ１４がオン状態の時、ノードＤＤは低電位になるため定電圧ダイオード１５，１６ダイオード１７の直列接続からなる帰還パスはダイオード１７が逆バイアスのため、開放状態である。
【００１７】
次にオンオフ制御信号１１がオフを指示するとドライバ１２を介してＮＭＯＳトランジスタ１４のゲートに低レベルの信号が印加され、ＮＭＯＳトランジスタ１４はオフ状態になる。その結果、電源ＶＰから寄生インダクタンスＬｗ１，
ＮＭＯＳトランジスタ１４を通って図示されない負荷に電流ｉが供給されていた電流ｉが急激に遮断される。この時、ノードＤＤには寄生インダクタンスＬｗ１に蓄積されたエネルギーによってＬｗ１・ｄｉ／ｄｔのキックバック電圧が発生する。高速トランジスタのキックバック電圧は図２３のＰ０に示すようにｄｖ／ｄｔの大きい急峻な立上りを示す。この電圧が定電圧ダイオード１５，１６の降伏電圧とダイオード１７の順方向電圧の和であるクランプ電圧を超えるとノードＤＤ−Ｌｗ２−定電圧ダイオード１５−定電圧ダイオード１６−抵抗１３−ドライバ１２−ノードＮＮの電流パスが形成されＮＭＯＳトランジスタ１４のゲート電圧を上昇させる。その結果ＮＭＯＳトランジスタ１４がオンになり、ノード
ＤＤの電位を低下させる。つまりこの期間はノードＤＤとゲート間には負帰還回路が形成されている。キックバック電圧がクランプ電圧より低くなると前記負帰還回路は開放状態になり、ゲート電圧が低レベルに戻りＮＭＯＳトランジスタ
１４はオフになる。この時、ノードＤＤの電圧は電源ＶＰの電圧と同じレベルになる。
【００１８】
ここで、ダイオード１７に並列接続されたコンデンサ１８は寄生インダクタンスＬｗ２の誘導性インピーダンスを相殺する役目を果たす。コンデンサ１８と寄生インダクタンスＬｗ２は直列接続のためＬｗ２の大きさに応じてコンデンサ
１８の容量を適切に選ぶと負帰還パスは抵抗性のインピーダンスに近くなり定電圧ダイオード１５，１６の降伏動作開始を速める。また、誘導性インピーダンスの相殺効果はダイオード１７の順方向回復時間も速める。ダイオードは順方向バイアスが約０．７  Ｖ以上になるまでは高いインピーダンスを示すため前記の帰還パスが形成されないが、誘導性インピーダンスの相殺効果により順バイアス状態への回復時間が速められる。
【００１９】
図１２は過電圧時の負帰還パスに流れる電流の電流の様子を示したものである。図において、Ａはコンデンサ１８による負帰還パスの電流、Ｂはダイオード
１７に流れる帰還パスの電流である。図より明らかなように、コンデンサ１８がある場合は時間ｔ０から負帰還パスが形成されるが、ダイオード１７だけの場合は負帰還パスの形成が時間ｔ０から時間ｔ１に遅くなる。
【００２０】
以上のように本実施例によれば寄生インダクタンスＬｗ２に起因する。負帰還パスの形成遅れが大幅に改善される。その結果ｄｖ／ｄｔの大きいキックバック電圧に対しても負帰還パスが迅速に形成され従来の高いピーク電圧が図１８に示すピーク電圧のように低い電圧に改善される。
【００２１】
１０はＮＭＯＳトランジスタ１４のドレイン側ノードＤＤとソース側ノード
ＮＮ間に接続された高周波振動吸収手段であり、例えば図１６のようなコンデンサと抵抗の直列回路又はコンデンサだけの回路などを使用する。ここで、この振動吸収回路の役目は過電圧時の負帰還動作に起因する高周波振動とクランプ終了後のＬｗ１と寄生容量（図示しない）による高周波寄生振動の両方を吸収するものである。従来の図２４のスナバ回路は大きなキックバック電圧そのものを吸収するものであるため、〜数μＦ以上の大容量コンデンサが必要であるが本願の高周波振動吸収手段はその１０００分の１のオーダーの小容量コンデンサを使用する。これにより、振動波形は図１８のＰ２とＰ３のように改善される。
【００２２】
上述したように本実施例を用いた電力変換装置では、キックバックによる過電圧を迅速にクランプができるため、スイッチング素子の定格電圧に過大なマージンを持たせる必要がない。このため従来よりオン抵抗の小さいスイッチング素子を使用でき、小形安価でターンオン損失の小さい装置を実現できる効果がある。また、本実施例を用いた電力変換装置ではスイッチング波形の高周波電圧振動が十分小さいレベルに抑制できるため、周辺の電子回路や機器に悪影響を及ぼす
ＥＭＩノイズの少ない装置を実現できる効果がある。
【００２３】
図２に本発明の第２の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。２７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたショッキーバリヤダイオードである。さらにショットキーバリヤダイオード２７と並列にコンデンサ１８が接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００２４】
本実施例が図１の実施例と異なる部分はＮＭＯＳトランジスタ１４のドレインとゲート間に設けられた回路の中の逆阻止ダイオードが接合ダイオード１７からショットキーバリヤダイオード２７に置き換えられている点である。ショットキーバリヤダイオードは接合ダイオードに比べて順方向電圧が２分の１程度小さいため、順方向回復時間がその差分に相当する時間だけ短縮される。これにより、キックバック電圧に対する帰還パスの形成時間がより速くなり、図１８に示した過電圧のピークＰ１を更に低くできる効果がある。この回路の動作及びこの回路を電力変換装置に用いた場合の効果は図１の場合と同様である。
【００２５】
図３に本発明の第３の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。本実施例ではさらに定電圧ダイオード１６とダイオード１７の接続点と電源ＶＤ１の間にバイアス電流供給手段３１が設けられている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００２６】
本実施例ではオンオフ制御信号１１がＮＭＯＳトランジスタ１４をオフさせる信号の時、バイアス電流供給手段３１からダイオード１７に小電流を流し、ダイオード１７を前もって０．７Ｖ  程度に順バイアスしておく。これにより、キックバック電圧が発生して定電圧ダイオード１５，１６に電流が流れ始めるとダイオード１７にも直ちに順方向電流が流れる。このバイアス効果によりダイオード
１７の順方向回復時間はほぼゼロになるためキックバック電圧に対する帰還パスの形成時間が速くなり、図１８に示した過電圧のピークＰ１を低くできる効果がある。
【００２７】
この回路のその他の動作及びこの回路を電力変換装置に用いた場合の効果は図１の場合と同様である。
【００２８】
図４に本発明の第４の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。ダイオード１７にはコンデンサ１８が並列接続されている。本実施例ではさらに定電圧ダイオード１６とダイオード１７の接続点と電源ＶＤ１の間にバイアス電流供給手段３１が設けられている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００２９】
本実施例ではオンオフ制御信号１１がＮＭＯＳトランジスタ１４をオフさせる信号の時、バイアス電流供給手段３１からダイオード１７に小電流を流し、ダイオード１７を前もって０．７Ｖ  程度に順バイアスしておく。本実施例が図３と異なるところはダイオード１７にコンデンサ１８が並列接続されている点である。前記ダイオードのバイアス効果とコンデンサ１８により帰還パスの誘導性インピーダンス相殺効果とにより、キックバック電圧発生時の帰還パスの形成時間がさらに速くなり、図１８に示した過電圧のピークＰ１をさらに低くできる効果がある。この回路の動作及びこの回路を電力変換装置に用いた場合の効果は図３の場合と同様である。
【００３０】
図５に本発明の第５の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。５７はドレインが定電圧ダイオード１６のアノードに、ソースがＮＭＯＳトランジスタ１４のゲートに、ゲートが制御信号１１に接続されたＮＭＯＳトランジスタである。ＮＭＯＳトランジスタ
５７にはコンデンサ１８が並列接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード
１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００３１】
本実施例ではオンオフ制御信号１１で制御されるＮＭＯＳ５７が図１〜図４で用いられている逆阻止ダイオードと等価な機能を持たせられている。ただし、このＮＭＯＳはキックバック電圧が発生する前にオンになっているためダイオードの時のような順方向回復時間はさらに速くなり、図１８に示した過電圧のピークＰ１をさらに低くできる効果がある。この回路のその他の動作及びこの回路を電力変換装置に用いた場合の効果は図１の場合と同様である。
【００３２】
図６に本発明の第６の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。さらにダイオード１７と並列にコンデンサ１８が接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。本実施例が図１の実施例と異なる部分は高周波振動吸収手段１０が省略されている点である。本実施例が有効な応用は過電圧クランプ時の負帰還振動が小さく、また配線の寄生インダクタンスを小さくできて共振による振動が問題にならないレベルのシステムに適用する場合である。この場合、図１の実施例に比べてシステムの部品点数の削減と実装エリアの削減の効果が得られる。この回路の動作及びこの回路を電力変換装置に用いた場合の効果は図１の場合と同様である。図７に本発明の第７の実施例を示す。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ
１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、
Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００３３】
本実施例が図１の実施例と異なる部分はＮＭＯＳトランジスタ１４のドレインとゲート間に設けられた回路の中の逆阻止ダイオードに並列接続されたコンデンサ１８が省略されている点である。本実施例が有効な応用は過電圧クランプ時の負帰還振動が小さく、また配線の寄生インダクタンスが小さく寄生インダクタンスＬｗ１と寄生容量による共振振動だけが問題となるレベルのシステムに適用する場合である。この場合、図１の実施例に比べてシステムの部品点数の削減と実装エリアの削減の効果が得られる。この回路の動作及びこの回路を電力変換装置に用いた場合のその他の効果は図１の場合と同様である。
【００３４】
図８に本発明の第８の実施例を示す。図には３相電動機の１相分（Ｕ相）が示されている。図において、１１はオンオフ制御信号、１２はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、そのサースが３相電動機８２のＵ相に接続されている。ドライバ１２の出力は抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１４のドレイン側に接続される。
【００３５】
１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。さらにダイオード１７と並列にコンデンサ１８が接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタ
１４のドレインとソース間に接続された高周波振動吸収手段である。同様に、
１１１はオンオフ制御信号、１１２はドライバ、１１３は抵抗、１１４はＮＭＯＳトランジスタであり、そのドレインが３相電動機のＵ相に接続されている。ドライバ１１２の出力は抵抗１１３を介してＮＭＯＳトランジスタ１１４のゲートに接続されている。１１５，１１６は直列接続された定電圧ダイオードでありカソード側がＮＭＯＳトランジスタ１１４のドレイン側に接続される。１１７はアノードが定電圧ダイオード１１６のアノードに、カソードがＮＭＯＳトランジスタ
１１４のゲートに接続されたダイオードである。さらにダイオード１１７と並列にコンデンサ１１８が接続されている。なお、Ｌｗ３は定電圧ダイオード１１５，１１６とダイオード１１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。以上のそれぞれの回路の動作は図１は回路動作と同じである。３相電動機の他のＶ相，Ｗ相についても上記と同様の回路がそれぞれ設けられている。そして、オンオフ制御信号１１，１１１及び相当する他の相（Ｖ相，Ｗ相）のオンオフ制御信号を所定のタイムシーケンスで順次与えることにより３相電動機に所定周波数の交流電力を与える。
【００３６】
本実施例による３相インバータでは、図１の実施例で説明したように過大なキックバック電圧を迅速にクランプできるため、スイッチング素子１４，１１４の定格電圧に過大なマージンを持たせる必要がない。このため従来よりオン抵抗の小さいスイッチング素子を使用でき、小形安価でターンオン損失の小さい装置を実現できる効果がある。また、本実施例を用いた３相インバータでは高周波振動吸収手段１０，１１０によりスイッチング波形の高周波電圧振動を十分小さいレベルに抑制できるため、周辺の電子回路や機器に悪影響を及ぼすＥＭＩノイズの少ない装置を実現できる効果がある。
【００３７】
図９に本発明の第９の実施例を示す。本実施例では図８の実施例の高周波振動吸収手段１０，１１０に代わって３端子の高周波数振動吸収手段９０１が設けられている。これはコンデンサＣ１，Ｃ２が直列接続されていて電源８１の正極側と負極側に接続される。また、Ｃ１，Ｃ２の直列接続点とＮＭＯＳトランジスタ１４，１１４の接続点（図ではＵ相）との間に抵抗Ｒ０が接続される。この構成の時、ＮＭＯＳトランジスタ１４の高周波振動はＮＭＯＳトランジスタ１４のドレイン−コンデンサＣ１−抵抗Ｒ０−ＮＭＯＳトランジスタ１４のソースのパスで吸収される。同様にＮＭＯＳトランジスタ１１４の高周波振動はＭＯＳトランジスタ１１４のドレイン−抵抗Ｒ０−コンデンサＣ２−ＮＭＯＳトランジスタ
１１４のソースのパスで吸収される。本実施例の高周波振動吸収回路はＮＭＯＳトランジスタのスイッチング時の高周波振動を吸収できるばかりでなく、図からも明らかなように、コンデンサＣ１，Ｃ２が電源８１の正極側と負極側に直列接続されているため、電源８１のバイパスコンデンサとしての役目も果たし、電源ノイズの低減効果も合わせ持っている。その他の効果については図８の実施例と同様である。
【００３８】
図８または図９の実施例が適用される３相インバータの主回路を図２０に示す。本図においては、ドライバ回路やサージ吸収のための回路は省略されている。直流電源８１の直流電力が、主回路２００を構成する各ＭＯＳＦＥＴのオン，オフにより交流電力に変換される。交流電力は、３相誘導電動機８２に供給され、この３相誘導電動機を駆動する。各ＭＯＳＦＥＴはＰＷＭ制御などによりオン，オフスイッチングされる。なお図２０においては、各相の上下アームにおいて、ＭＯＳＦＥＴを１個ずつ図示したが、複数のＭＯＳＦＥＴが直列または並列または直並列に接続されていてもよい。
【００３９】
図１０に本発明の第１０の実施例を示す。図において、１１はオンオフ制御信号、１０１はドライバ、１３は抵抗、１４はＮＭＯＳトランジスタであり、ドライバ１２の出力が抵抗１３を介してＮＭＯＳトランジスタ１４のゲートに接続されている。１５，１６は直列接続された定電圧ダイオードでありカソード側が
ＮＭＯＳトランジスタ１４のドレイン側に接続される。１７はアノードが定電圧ダイオード１６のアノードに、カソードがＮＭＯＳトランジスタ１４のゲートに接続されたダイオードである。さらにダイオード１７と並列にコンデンサ１８が接続されている。なお、Ｌｗ１は電源ＶＰの配線系の寄生インダクタンス、Ｌｗ２は定電圧ダイオード１５，１６とダイオード１７のそれぞれの端子のインダクタンス及びそれらを接続する配線などのインダクタンスを合計した寄生インダクタンスである。また、１０はＮＭＯＳトランジスタのドレインとソース間に接続された高周波振動吸収手段である。
【００４０】
ここで、本実施例が図１の実施例と異なる部分はドライバ１０１であり、このドライバは通常のドライバと違って出力のシンク電流を制限する機能を持たせている。図１３，図１４にシンク電流制限機能を持つドライバの実施例を示す。図１３において、ＰＭＯＳ１３１とＮＭＯＳ１３２とで通常のＣＭＯＳインバータを構成している。これに加えてＮＭＯＳ１３２と低電位電源ＶＬの間に抵抗１３３が接続されている。この構成によると抵抗１３３は単なるインピーダンスとして作用するのではなく流れる電流に比例してＮＭＯＳ１３２のゲートとソース間のバイアス電圧に対して負帰還作用を及ぼす。つまり、流れる電流が大きいほど強い負帰還がかかり、電流を抑制するように動作する。他の実施例である図１４において、ＰＭＯＳ１４１とＮＭＯＳ１４２で通常のＣＭＯＳインバータを構成している。これに加えてＮＭＯＳ１４２のソースと低電位電源ＶＬの間にゲートが所定電圧ＶｂにバイアスされたＮＭＯＳ１４３が接続されている。この構成によるとＮＭＯＳ１４２に流れるシンク電流はＮＭＯＳ１４３による定電流回路の電流値に制限される。上記のシンク電流制限機能付きドライバを用いることにより、定電圧ダイオード１５，１６ダイオード１７による過電圧クランプ動作が行われる時、これらの素子に流れる電流を所定の低い値に制限できる。このため、前記の素子をより安価で小形な小電流部品を使うことができる効果がある。その他の効果については図１の実施例と同様である。
【００４１】
図１１に本発明の第１１の実施例を示す。ここで、本実施例が図１０の実施例と異なる部分は逆阻止ダイオードをショットキーバリヤダイオード１１７にした点である。ショットキーバリヤダイオードを用いた効果は図２の実施例の説明で述べた効果と同様であり、またシンク電流制限機能付きドライバ１０１の効果は図１０の実施例の説明で述べた効果と同様である。その他の効果については図１の実施例と同様である。
【００４２】
図１５は定電圧素子の別の実施例である。図１〜図１１までの実施例では定電圧素子としてツェナーダイオードを用いたが、本実施例のようにバイポーラトランジスタと２個の抵抗を用いることにより、抵抗Ｒ１とＲ２の比を変えるだけできめ細かな任意の定電圧を実現できる効果がある。
【００４３】
図１９は本発明の電力変換装置に用いて好適な半導体デバイスである。図において、１９００は半導体チップ、１９０１はＮＭＯＳトランジスタ、１９０２，１９０３は定電圧素子、１９０４はダイオード、１９０５はＮＭＯＳトランジスタ１のゲート保護素子である。また、Ｐ１〜Ｐ４は半導体チップから外部への引き出し端子である。ここで、従来の半導体デバイスは少なくともＰ１〜Ｐ３の３本の外部端子を持っているが、本願の実施例では前記の外部端子に加えて第４の端子Ｐ４が定電圧素子１９０４のアノードとダイオード１９０４のアノードの接続点から引き出されている。この端子の新規追加により、例えば本願図１の実施例能動クランプ回路が外付けのコンデンサ１個だけで簡単にできる利点がある。また、１９０１〜１９０４の各素子は同一半導体チップ上に形成されているためそれぞれの端子に付加される寄生インダクタンスは従来の個別部品に比べて極めて小さくなる。従って外付けのコンデンサ１の容量も小さくできる効果がある。なお、上記各実施例は、ＭＯＳＦＥＴのみならずＩＧＢＴなどの絶縁ゲートを有する半導体素子など各種の電圧駆動型半導体スイッチング素子に適用できる。
【００４４】
【発明の効果】
本発明によれば、半導体スイッチング素子の最大定格を超える過大なキックバック電圧を迅速にクランプができるため、スイッチング素子の定格電圧に過大なマージンを持たせる必要がない。このため従来よりオン抵抗の小さいスイッチング素子を使用でき、小形安価でターンオン損失の小さい電力変換装置を実現できる効果がある。また、本実施例を用いた電力変換装置ではスイッチング波形の高周波電圧振動を十分小さいレベルに抑制できるため、周辺の電子回路や機器に悪影響を及ぼすＥＭＩノイズの少ない装置を実現できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例。
【図２】本発明の第２の実施例。
【図３】本発明の第３の実施例。
【図４】本発明の第４の実施例。
【図５】本発明の第５の実施例。
【図６】本発明の第６の実施例。
【図７】本発明の第７の実施例。
【図８】本発明の第８の実施例。
【図９】本発明の第９の実施例。
【図１０】本発明の第１０の実施例。
【図１１】本発明の第１１の実施例。
【図１２】負帰還パスの時間遅れを説明するための図。
【図１３】本発明に用いたシンク電流制限機能を持つドライバ回路の一例。
【図１４】本発明に用いたシンク電流制限機能を持つドライバ回路の他の例。
【図１５】本発明に用いた他の電圧制限回路。
【図１６】本発明に用いた高周波振動吸収回路の一例。
【図１７】本発明に用いた高周波振動吸収回路の他の例。
【図１８】本発明のスイッチング電圧波形。
【図１９】本発明の第１２の実施例。
【図２０】３相インバータ装置。
【符号の説明】
１０，９０１…高周波振動吸収回路、１２…ドライバ、１３，１９，１３３…抵抗、１４…スイッチング素子、１５，１６…定電圧ダイオード、１７…ダイオード、１８…コンデンサ、２７…ショットキーバリヤダイオード、３１…ＰＭＯＳトランジスタ、５７…ＮＭＯＳトランジスタ、８１…直流電源、８２…交流電動機、１０１…シンク電流制限ドライバ、１３１，１４１…ＰＭＯＳ、１３２，１４２…ＮＭＯＳ、１９００…半導体チップ、１９０１…ＭＯＳトランジスタ、１９０５…ゲート保護素子。
【図１】
0003598933.tif 000002
【図２】
0003598933.tif 000003
【図３】
0003598933.tif 000004
【図４】
0003598933.tif 000005
【図５】
0003598933.tif 000006
【図６】
0003598933.tif 000007
【図７】
0003598933.tif 000008
【図８】
0003598933.tif 000009
【図９】
0003598933.tif 000010
【図１０】
0003598933.tif 000011
【図１１】
0003598933.tif 000012
【図１２】
0003598933.tif 000013
【図１３】
0003598933.tif 000014
【図１４】
0003598933.tif 000015
【図１５】
0003598933.tif 000016
【図１６】
0003598933.tif 000017
【図１７】
0003598933.tif 000018
【図１８】
0003598933.tif 000019
【図１９】
0003598933.tif 000020
【図２０】
0003598933.tif 000021