(57)【特許請求の範囲】
【請求項１】
ＣＲ発振クロックを内蔵し、該ＣＲ発振クロックからの発振出力に基づいて時間制御を行うマイクロコンピュータであって、
前記ＣＲ発振クロックは、
制御信号により抵抗値が可変な可変抵抗器をもつＣＲ発振回路と、
該ＣＲ発振回路からの前記発振出力のエッジを検出するエッジ検出回路と、
該ＣＲ発振回路からの該発振出力よりも周期が精密な外部発振パルスを受信して該外部発振パルスを計数する外部発振パルスカウンタと、
該ＣＲ発振回路からの該発振出力の一周期に相当すべき該外部発振パルスの適正なカウント数が格納されるカウント数設定レジスタと、
該エッジ検出回路からエッジ検出信号を受け取ると、該外部発振パルスカウンタによる該外部発振パルスのカウント数と該カウント数設定レジスタに格納された該カウント数とを比較し、両該カウント数の差に基づいて該ＣＲ発振回路の発振周期を調整するための調整信号を生成する比較調整手段と、
該調整信号に基づいて該制御信号を生成し、もって該可変抵抗器の該抵抗値を調整する抵抗調整回路とを有することを特徴とする、
ＣＲ発振クロック内蔵マイクロコンピュータ。
【請求項２】
前記カウント数設定レジスタに格納されるべき前記カウント数に適正な上限値および下限値から定まる適正範囲を設け、該適正範囲から外れた値に該カウント数が指定された場合には、該カウント数を適正な既定値に強制的に設定するカウント数制限手段をさらに有する、
請求項１記載のＣＲ発振クロック内蔵マイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコンピュータの技術分野に属し、より詳しくはＣＲ発振クロックを内蔵したマイクロコンピュータの技術分野に属する。
【０００２】
【従来の技術】
従来から、スリープ機能やＰＷＭ制御等の時間制御に使用する目的で、安価なＣＲ発振クロックを内蔵したマイクロコンピュータは普及していた。このようなＣＲ発振クロック内蔵マイクロコンピュータを調整工数がない安価な通常の工程によって製造すると、ＣＲ発振クロックの時間精度に数十％もの誤差が発生してしまう。
【０００３】
そこで、従来技術としては、ＣＲ発振クロックに調整抵抗を内蔵させ、この調整抵抗にレーザートリミング処理を施すことにより、ＣＲ発振クロックの誤差を数％に抑えたＣＲ発振クロック内蔵マイクロコンピュータがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術のＣＲ発振クロック内蔵マイクロコンピュータでは、レーザートリミングを行うにあたり、薄膜を形成する工程とレーザートリミングを行う工程とが必要になり、工数が増える分だけコストアップが生じるという不都合があった。一方、前述のようにレーザートリミングを行わない通常の工程によって製造されたＣＲ発振クロック内蔵マイクロコンピュータには、数十％もの誤差があるので、同マイクロコンピュータの時間制御を行うには、いささか誤差が大きすぎる。それゆえ、従来では相反する要求ではあるが、安価でありながらより計時精度が高いＣＲ発振クロックをもったマイクロコンピュータが必要とされている。
【０００５】
そこで本発明は、ほとんどコストアップを生じないで、より精密な計時精度をもつＣＲ発振クロックを内蔵したマイクロコンピュータを提供することを解決すべき課題とする。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、発明者らは以下の手段を発明した。
【０００７】
（第１手段）
本発明の第１手段は、請求項１記載のＣＲ発振クロック内蔵マイクロコンピュータである。
【０００８】
すなわち、本手段のマイクロコンピュータに内蔵されたＣＲ発振クロックは、ＣＲ発振回路、エッジ検出回路、外部発振パルスカウンタ、カウント数設定レジスタ、比較調整手段および抵抗調整回路をもつ。これらの構成要素のうちいくつかは、互いに一体不可分に構成されていてもかまわない。
【０００９】
ここで、ＣＲ発振回路は、後述の抵抗調整回路からの制御信号により抵抗値が可変な可変抵抗器をもつ発振回路であり、エッジ検出回路は、ＣＲ発振回路からの発振出力のエッジを検出して検出信号を生成する検出回路である。また、外部発振パルスカウンタは、ＣＲ発振回路からの発振出力よりも周期が精密な外部発振パルスを受信してその外部発振パルスを計数するデジタルカウンタである。一方、カウント数設定レジスタは、ＣＲ発振回路からの発振出力の一周期に相当すべき外部発振パルスの適正なカウント数が格納されるレジスタである。さらに、比較調整手段は、エッジ検出回路からエッジ検出信号を受け取ると、外部発振パルスカウンタによる外部発振パルスのカウント数とカウント数設定レジスタに格納されたカウント数とを比較し、両カウント数の差に基づいてＣＲ発振回路の発振周期を調整するための調整信号を生成する手段である。そして、抵抗調整回路は、比較調整手段からの調整信号に基づいて制御信号を生成し、この制御信号をもって可変抵抗器の抵抗値を調整する回路である。
【００１０】
それゆえ本手段では、ＣＲ発振回路の一周期が経ち、ＣＲ発振回路からの発振出力のパルスのエッジがエッジ検出回路によって検出されると、エッジ検出回路から検出信号が比較調整手段に送られる。すると、比較調整手段は、前回の検出信号から積算された外部発振パルスの積算値と、カウント数設定レジスタに設定されているカウント数とを読み出して両者を比較する。ここで、カウント数設定レジスタに設定されているカウント数は、ＣＲ発振回路からの発振出力の一周期に相当すべき外部発振パルスの適正な積算値である。そこで、比較調整手段は、精密な周期をもつ外部発振パルスがＣＲ発振回路の一周期のうちにいくつ積算されたかをもって、ＣＲ発振回路からの発振出力の一周期が適正な設定値よりもどの程度大きいかあるいは小さいかを判定することができる。その判定結果に基づいて、比較調整手段は、ＣＲ発振回路の発振周期を調整するための調整信号を生成し、この調整信号に基づいて、抵抗調整回路は、制御信号を生成して可変抵抗器の抵抗値を調整する。
【００１１】
その結果、ＣＲ発振回路の発振周期は、カウント数設定レジスタに設定されたカウント数を基準に外部発振パルスに基づいて調整されるので、精密な発振周期をもつ外部発振パルスに準ずる精度をもつようになる。それゆえ、ＣＲ発振クロックを内蔵し、ＣＲ発振クロックからの発振出力に基づいて時間制御を行うマイクロコンピュータは、かなり精密な時間精度をもって各種時間制御を行うことができるようになる。なお、このようなＣＲ発振クロックは、マイクロコンピュータの集積回路の一部として形成されうるので、本手段の製造には、通常のＣＲ発振クロックをもつマイクロコンピュータに比べて１〜２円程度のコストアップしか生じない。
【００１２】
したがって本手段によれば、ほとんどコストアップを生じないで、より精密な計時精度をもつＣＲ発振クロックを内蔵したマイクロコンピュータを提供することができるという効果がある。その結果、本手段のマイクロコンピュータには、かなり精密な時間精度をもって各種時間制御を行うことができるようになるという効果がある。
【００１３】
（第２手段）
本発明の第２手段は、請求項２記載のＣＲ発振クロック内蔵マイクロコンピュータである。すなわち本手段は、カウント数設定レジスタに格納されるべきカウント数を適正に制限するカウント数制限手段をさらに有する。ここで、カウント数制限手段は、カウント数設定レジスタに格納されるべきカウント数に適正な上限値および下限値から定まる適正範囲を設け、この適正範囲から外れた値にカウント数設定レジスタのカウント数が指定された場合には、カウント数を適正な既定値に強制的に設定する機能を持つ。
【００１４】
本手段では、何らかの不具合などに起因して仮にカウント数設定レジスタに不適正なカウント数が書き込まれようとした場合にも、カウント数制限手段の作用により、カウント数設定レジスタには適正な規定値が書き込まれる。その結果、ＣＲ発振回路の制御は適正範囲で行われるようになり、ＣＲ発振回路が発振不能になったり、ＣＲ発振回路の発振周期が不安定になったりする不具合は、回避される。
【００１５】
ここで、カウント数制限手段は、マイクロコンピュータの集積回路の一部として形成されうるので、本手段は、ほとんどコストアップなしに実施することができる。
【００１６】
したがって本手段によれば、前述の第１手段の効果に加えて、安定したＣＲ発振回路の発振作用が保証されるという効果がある。
【００１７】
【発明の実施の形態】
本発明のＣＲ発振クロック内蔵マイクロコンピュータの実施の形態については、当業者に実施可能な理解が得られるよう、以下の実施例で明確かつ十分に説明する。
【００１８】
［実施例１］
（実施例１の構成）
本発明の実施例１としてのＣＲ発振クロック内蔵マイクロコンピュータは、図１に示す構成のＣＲ発振クロックを内蔵したマイクロコンピュータである。ここで、このＣＲ発振クロックは、ＣＲ発振回路１、エッジ検出回路２、外部発振パルスカウンタ３、カウント数設定レジスタ４、比較調整手段５および抵抗調整回路６をもつ。
【００１９】
ＣＲ発振回路１は、後述の抵抗調整回路６からの制御信号により抵抗値が可変な可変抵抗器としてのラダー抵抗１１をもつ発振回路である。すなわち、ＣＲ発振回路１は、ラダー抵抗１１、コンデンサ１２、インバータ（否定ゲート）１３およびバッファ１４からなる発振回路である。ここで、インバータ１３およびバッファ１４は、それぞれ前記マイクロコンピュータと同じチップ上に形成されている。
【００２０】
エッジ検出回路２は、ＣＲ発振回路１からの発振出力のエッジを検出して検出信号を生成する検出回路である。
【００２１】
また、外部発振パルスカウンタ３は、ＣＲ発振回路１からの発振出力よりも周期が精密な水晶振動子からの外部発振パルスを受信して、その外部発振パルスを計数するデジタルカウンタである。
【００２２】
一方、カウント数設定レジスタ４は、ＣＲ発振回路１からの発振出力の一周期に相当すべき外部発振パルスの適正なカウント数が格納されるレジスタである。すなわち、カウント数設定レジスタ４に設定されるカウント数には、外部発振パルスがそのカウント数だけ発生する時間にＣＲ発振回路１の発振周期が調整されるべき数値が設定される。
【００２３】
さらに、比較調整手段５は、エッジ検出回路２からエッジ検出信号を受け取ると、外部発振パルスカウンタ３による外部発振パルスのカウント数とカウント数設定レジスタ４に格納されたカウント数とを比較し、両カウント数の差に基づいてＣＲ発振回路１の発振周期を調整するための調整信号を生成するデジタル演算手段である。
【００２４】
そして、抵抗調整回路６は、比較調整手段５からの調整信号に基づいて制御信号を生成し、この制御信号をもってＣＲ発振回路１の可変抵抗器としてのラダー抵抗１１の抵抗値を調整する回路である。
【００２５】
以上の各構成要素１〜６は、本実施例のＣＲ発振クロック内蔵マイクロコンピュータの集積回路の一部に集積されて一体に形成されており、同マイクロコンピュータにＣＲ発振クロック機能を提供する。
【００２６】
なお、前述の外部発振パルスは、発振周期が精密な水晶発振回路から提供されるものとし、同水晶発振回路および本実施例のＣＲ発振クロック内蔵マイクロコンピュータは、節電のためにスリープ機能を持つものとする。
【００２７】
（実施例１の作用効果）
本実施例のＣＲ発振クロック内蔵マイクロコンピュータは、以上のように構成されているので、以下のような作用効果を発揮する。
【００２８】
先ず、前述の水晶発振回路および本ワンチップ・マイクロコンピュータがスリープ状態になく通常に機能している状態では、次のようにしてＣＲ発振回路１の発振周期の調整が行われる。
【００２９】
すなわち、ＣＲ発振回路１の一周期が経ち、ＣＲ発振回路からの発振出力のパルスのエッジがエッジ検出回路２によって検出されると、エッジ検出回路２から検出信号が比較調整手段５に送られる。すると、比較調整手段５は、外部発振パルスカウンタ３で積算されている前回の検出信号から積算された外部発振パルスのカウント数と、カウント数設定レジスタ４に設定されているカウント数とを読み出して両者を比較する。ここで、カウント数設定レジスタ４に設定されているカウント数は、ＣＲ発振回路１からの発振出力の一周期に相当すべき外部発振パルスの適正な積算値である。そこで、比較調整手段５は、精密な周期をもつ外部発振パルスがＣＲ発振回路１の一周期のうちにいくつ積算されたかをもって、ＣＲ発振回路１からの発振出力の一周期が適正な設定値よりもどの程度大きいかあるいは小さいかを判定することができる。その判定結果に基づいて、比較調整手段５は、ＣＲ発振回路１の発振周期を調整するための調整信号を生成し、この調整信号に基づいて、抵抗調整回路６は、制御信号を生成してラダー抵抗１１の抵抗値を調整する。
【００３０】
以上の作用を、図２に示すフローチャートを参照しつつ、これから順を追って説明する。
【００３１】
本実施例のＣＲ発振クロック内蔵マイクロコンピュータが起動されると、同図に示すロジックがスタートし、処理ステップＳ１で、外部発振パルスカウンタ３に初期発振の計数に適正な初期値が代入される。併せて処理ステップＳ２で、カウント数設定レジスタ４に適正なカウント数が登録され、外部発振パルス計数の準備が整うと、処理ステップＳ３で、ＣＲ発振回路１からのパルス発振が始まる。そして、処理ステップＳ４では、エッジ検出回路２によりＣＲ発振回路１からのパルスの立ち上がりエッジの検出が行われ、判断ステップＳ５でエッジ検出の有無が判定される。すると、立ち上がりエッジが検出されるまでは、処理ステップＳ４および判断ステップＳ５からなるループがごく短周期で繰り返され、立ち上がりエッジが検出されたとたんに、ロジックは次の判断ステップＳ６に進む。
【００３２】
判断ステップＳ６では、ＣＲ発振回路１からのパルスの立ち上がりエッジが検出されるまでに短周期の外部発振パルスがいくつ計数されたかを示すカウント数が外部発振パルスカウンタ３から読み出され、カウント数設定レジスタ４に登録されているカウント数と大小の比較判定が行われる。そして、カウント数設定レジスタ４の設定値に比べて外部発振パルスカウンタ３の積算値が小さかった場合には、ロジックは処理ステップＳ７に進み、比較調整手段５および抵抗調整回路６の作用によってＣＲ発振回路１のラダー抵抗１１の抵抗値が増やされ、ＣＲ発振回路１の発信周期は遅められる。逆に、カウント数設定レジスタ４の設定値に比べて外部発振パルスカウンタ３の積算値が大きかった場合には、ロジックは処理ステップＳ８に進み、比較調整手段５および抵抗調整回路６の作用によってＣＲ発振回路１のラダー抵抗１１の抵抗値が減らされ、ＣＲ発振回路１の発信周期は速められる。どちらの場合でもない場合、すなわちカウント数設定レジスタ４の設定値と外部発振パルスカウンタ３の積算値とが互いに等しかった場合には、ラダー抵抗１１の調整は行われない。
【００３３】
そして、いずれの場合も、ロジックは次の処理ステップＳ９に進む。処理ステップＳ９では、外部発振パルスカウンタ３で積算されているカウント数がゼロクリヤされ、ロジックは処理ステップＳ４に戻って、ステップＳ４〜Ｓ９のループが繰り返される。
【００３４】
同ループを繰り返すうちに、外部発振パルスカウンタ３の積算値は、カウント数設定レジスタ４の設定値にだんだん近づき、ついにはほぼ同じか全く同一になる。その結果、ＣＲ発振回路１の発振周期は、カウント数設定レジスタ４に設定されたカウント数を基準に外部発振パルスに基づいて調整されるので、精密な発振周期をもつ外部発振パルスに準ずる精度をもつようになる。
【００３５】
次に、本実施例ではＣＲ発振回路１がこのようにして精密に調整されるに至るので、前述の水晶発振回路と本実施例のマイクロコンピュータがＣＲ発振回路１を残して節電のためスリープ状態に入っても、スリープ期間は精密に制御される。その結果、精密なスリープ期間の設定が要求される使用目的にも、本実施例のＣＲ発振クロック内蔵マイクロコンピュータは使用できるようになる。
【００３６】
以上のように、本実施例のＣＲ発振クロック内蔵マイクロコンピュータ、すなわちＣＲ発振クロックを内蔵しＣＲ発振クロックからの発振出力に基づいて時間制御を行うマイクロコンピュータは、かなり精密な時間精度をもって各種時間制御を行うことができるようになる。そして、温度変化によってＣＲ発振回路１のラダー抵抗１１およびコンデンサ１２の電気特性に影響が出ても、同影響は即座に修正されるので、温度変化によってＣＲ発振回路１の発振周期が変動することも防止されている。
【００３７】
なお、このようなＣＲ発振クロック（１〜６）は、前述のようにマイクロコンピュータの集積回路の一部として形成されている。それゆえ、本実施例のＣＲ発振クロック内蔵マイクロコンピュータの製造には、通常のＣＲ発振クロックをもつマイクロコンピュータに比べて１〜２円程度のごくわずかなコストアップしか生じない。
【００３８】
以上詳述したように、本実施例のＣＲ発振クロック内蔵マイクロコンピュータによれば、ほとんどコストアップを生じないで、温度変化等の影響を受けることなく内蔵ＣＲ発振クロックの計時精度をより精密にすることができるという効果がある。その結果、スリープ期間の制御など内蔵ＣＲ発振クロックに基づいた時間制御がかなり精密に保証されるようになる。それゆえ、本実施例のＣＲ発振クロック内蔵マイクロコンピュータは、よほど精密なＣＲ発振クロック時間制御が要求される用途にも適合するようになるという効果がある。
【００３９】
（実施例１の変形態様１）
本実施例の変形態様１として、カウント数設定レジスタ４に格納されるべきカウント数を適正に制限するカウント数制限手段（図略）をさらに有するＣＲ発振クロック内蔵マイクロコンピュータの実施が可能である。ここで、カウント数制限手段は、カウント数設定レジスタ４に格納されるべきカウント数に適正な上限値および下限値から定まる適正範囲を設け、この適正範囲から外れた値にカウント数設定レジスタのカウント数が指定された場合には、カウント数を適正な既定値に強制的に設定する機能を持つ。
【００４０】
本変形態様では、何らかの不具合などに起因して仮にカウント数設定レジスタ４に不適正なカウント数が書き込まれようとした場合にも、カウント数制限手段の作用により、カウント数設定レジスタ４には許容できる範囲の規定値が書き込まれる。その結果、ＣＲ発振回路１の制御は適正範囲で行われるようになり、ＣＲ発振回路１が発振不能になったり、ＣＲ発振回路１の発振周期が不安定になったりする不具合は、回避される。
【００４１】
ここで、カウント数制限手段もまたマイクロコンピュータの集積回路の一部として形成されうるので、本変形態様は、ほとんどコストアップなしに実施することができる。
【００４２】
したがって本変形態様によれば、前述の実施例１の効果に加えて、ＣＲ発振回路１の発振周期を変更可能としても、必ず安定したＣＲ発振回路１の発振作用が保証されるという効果がある。
【図面の簡単な説明】
【図１】実施例１におけるＣＲ発振クロックの構成を示すブロック図
【図２】実施例１におけるＣＲ発振クロックの作用を示すフローチャート
【符号の説明】
１：ＣＲ発振回路
１１：ラダー抵抗（可変抵抗器として）    １２：コンデンサ
１３：インバータ（否定ゲート）    １４：バッファ
２：エッジ検出回路    ３：外部発振パルスカウンタ
４：カウント数設定レジスタ    ５：比較調整手段    ６：抵抗調整回路
【図１】
0003584821.tif 000002
【図２】
0003584821.tif 000003