(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタのソース領域とドレイン領域の間に光照射される活性層を設けた薄膜フォトトランジスタにおいて、
前記活性層を厚み５００Å以下のポリシリコンで構成し、前記ポリシリコンの活性層を２つのゲート電極の間に配置したことを特徴とする薄膜フォトトランジスタ。
【請求項２】
前記２つのゲート電極のうち、フォト出力側のゲート電極に印加する電圧に対し、反対側のゲート電極に前記出力側のゲート電極に印加した電圧とは反対極性の電圧を印加したことを特徴とする請求項１記載の薄膜フォトトランジスタ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はＴＦＴフォトトランジスタに係り、特に高感度のダブルゲートのポリシリコン型フォトトランジスタに関する。
【０００２】
【従来の技術】
１つの半導体薄膜層に２つのゲート電極を設けたダブルゲート型のＴＦＴについては特開昭６０−５８６７６号公報に記載されている。これは液晶用の薄膜トランジスタのオフ電流、つまりリーク電流を抑制するためのものであり、半導体薄膜層の上下に設けた２つのゲート電極のうち、バック電極を用いてリーク電流を抑制するように構成したものである。
【０００３】
またダブルゲート型のＴＦＴフォトトランジスタについてはテレビジョン学会技術報告（ＩＴＥ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ  Ｖｏｌ．１８，Ｎｏ．４，ｐｐ．１９〜２４，１９９４年１月２１日発表）に記載されている。
【０００４】
【発明が解決しようとする課題】
従来のＴＦＴフォトトランジスタよりも高感度の光感度が得られ、中間階調を得られ易く、しかもＴＦＴを使用した画像読み取り回路の差動方式におけるペア性の特性の同一性の幅を広くするＴＦＴフォトトランジスタが強く要望されている。
【０００５】
本発明の目的は、前記の要望を可能とする高光感度のＴＦＴフォトトランジスタを提供することである。
【０００６】
【課題を解決するための手段】
前記目的を達成するため、本発明では、図１に示す如く、例えばＳｉ単結晶基板１上に後部ゲート電極２を設け、その上に後部ゲート絶縁膜３を形成する。この後部ゲート絶縁膜３上にポリシリコンよりなるソース領域７、活性シリコン層４、ドレイン領域８を形成する。そしてこの活性シリコン層４の上に前部ゲート絶縁膜５を形成し、その上に前部ゲート電極６を設ける。この場合活性層４の厚みは５００Å以下にする。そして層間絶縁層９、電極１０、１０を設けて、ＴＦＴフォトトランジスタを構成する。なお光は図１における上方より照射され、これに応じてソース領域７とドレイン領域８間に電流が流れる。
【０００７】
【作用】
本発明では、前部ゲート電極６と後部ゲート電極２に印加する電極の極性を反対にする。
【０００８】
例えば活性層４がＮチャンネルの場合、前部ゲート電極６には正電圧を印加するが、後部ゲート電極２には負電圧を印加する。逆に活性層がＰチャンネルの場合、前部ゲート電極６には負電圧を印加し、後部ゲート電極２には正電圧を印加する。このように構成することにより非常に感度のよい薄膜フォトトランジスタを得ることができる。
【０００９】
【実施例】
本発明の一実施例構成を図１〜図７にもとづき説明する。図１は本発明の一実施例構成図、図２は本発明の薄膜フォトトランジスタの製造工程説明図（その１）、図３は本発明の薄膜フォトトランジスタの製造工程説明図（その２）、図４は本発明のＮチャンネル薄膜フォトトランジスタのゲート電圧依存特性図、図５は本発明のＰチャンネル薄膜フォトトランジスタのゲート電圧依存特性図、図６は本発明のＮチャンネル薄膜フォトトランジスタの活性シリコン層の厚みと電流値との特性図、図７はダブルゲート型の薄膜フォトトランジスタのエネルギーバンド図を示す。
【００１０】
図１において、１はＳｉ単結晶基板の如き絶縁膜、２は後部ゲート電極、３は後部ゲート絶縁膜、４は活性シリコン層、５は前部ゲート絶縁膜、６は前部ゲート電極、７はソース領域、８はドレイン領域、９は層間絶縁層、１０、１０は電極である。なお前記絶縁膜１の代わりにガラス基板や石英板、アルミナ板の如き絶縁基板を使用してもよい。この場合ガラス基板やアルミナ板を使用したとき、その上に薄くＳｉＯ２  膜を成膜することが望ましい。またＳｉ単結晶基板を使用したとき、表面にＳｉＯ２  を成膜してもよい。
【００１１】
図２及び図３により本発明のダブルゲート型の薄膜フォトトランジスタの製造工程を説明する。
（１）  まずＳｉ単結晶基板からなる絶縁膜１上にＰドープのポリシリコンまたはＢドープのポリシリコンからなるポリシリコン層２′を約１０００Å成膜する（図２（Ａ）参照）。
【００１２】
このとき例えばＰドープの成膜条件は以下の通りである。
ＳｉＨ４  ガス            １０〜５０ＳＣＣＭ
５％  ＰＨ３  ／Ｈ２  ガス    ５〜２０ＳＣＣＭ
圧力                    ０．１〜１Ｔｏｒｒ
温度                    ６００〜６５０℃
（２）  次に前記（１）により成膜したポリシリコン層２′をパターニングして後部ゲート電極２を形成する（図２（Ｂ）参照）。
【００１３】
（３）  それから、ＳｉＯ２  からなる後部ゲート絶縁膜３を約１００〜１０００Åの厚さで形成する。この場合、望ましくは薄い方が電界を大きく印加できるので良い（図２（Ｃ）参照）。
【００１４】
このときの成膜条件は以下の通りである。
ＴＥＯＳ（テトラエトキシシラン）ガス  １０〜５０ＳＣＣＭ
Ｏ２                                    ５００ＳＣＣＭ
圧力                                  ０．５〜１．０Ｔｏｒｒ
温度                                  ７５０℃
（４）  この上にアモルファスシリコン膜２１を約１５００Å成膜し、それから固相成長してポリシリコンの活性シリコン層を得るためアニールする（図２（Ｄ）参照）。
【００１５】
このときの成膜条件は下記の通りである。
Ｓｉ２  Ｈ６  ガス          １００〜５００ＳＣＣＭ
Ｈｅ                    ５００ＳＣＣＭ
圧力                    ０．５〜１．０Ｔｏｒｒ
温度                    ７５０℃
またアモルファスシリコン膜２１を固相成長してポリシリコン化させるためのアニール条件は下記の通りである。
【００１６】
Ｎ２                １ＳＬＭ
温度              ６００℃
処理時間          ８〜４８ｈｒ
（５）  前記ポリシリコン化したシリコン膜をパターニングしてポリシリコン膜２１′、２１′を形成する（図２（Ｅ）参照）。
【００１７】
（６）  前記（５）により形成したポリシリコン膜２１′、２１′を熱酸化して、ＳｉＯ２  からなる前部ゲート絶縁膜５を約１０００Åの厚さで形成する（図２（Ｆ）参照）。なおこの図２（Ｆ）に示したポリシリコン膜２１′、２１′が後述する如く、ソース領域、活性シリコン層、ドレイン領域となる。
【００１８】
このときの成膜条件は下記の通りである。
Ｏ２                ２．７ＳＬＭ
温度              １０００℃
処理時間          １５０ｍｉｎ
（７）  この前部ゲート絶縁膜５の上に前部ゲート電極用のＰドープしたポリシリコン２２を約１０００Å形成する（図２（Ｇ）参照）。
【００１９】
このときの成膜条件は下記の通りである。
ＳｉＨ４  ガス            １０〜５０ＳＣＣＭ
５％  ＰＨ３  ／Ｈ２  ガス    ５〜２０ＳＣＣＭ
圧力                    ０．１〜０．５Ｔｏｒｒ
温度                    ６００〜６５０℃
（８）  前記（７）により形成した前部ゲート電極用のポリシリコン２２をパターニングして前部ゲート電極６、６を形成する（図２（Ｈ）参照）。
【００２０】
（９）  このように前部ゲート電極６、６を形成した後、ポリシリコン膜２１′、２１′をソース領域７、ドレイン領域８及び活性シリコン層４に形成するため、ドーピング法で処理する。活性シリコン層４をＮチャンネルで形成する場合、例えばＰを注入する（図３（Ａ）参照）。
【００２１】
（１０）また活性シリコン層４をＰチャンネルで形成する場合、例えばＢを注入する。この場合、一方の活性シリコン層４をＮチャンネルで形成し、一方の活性シリコン層４をＰチャンネルで形成する場合、レジスト２３でＮチャンネル側をマスクして、Ｂを注入すればよい（図３（Ｂ）参照）。
【００２２】
（１１）これらの注入後、約６００℃、１２時間熱処理し、活性化を行う。
（１２）それからＳｉＯ２  からなる層間絶縁層９を約４０００Å形成する（図３（Ｃ）参照）。
【００２３】
このときの成膜条件は以下の通りである。
ＴＥＯＳガス              １０〜５０ＳＣＣＭ
Ｏ２                        ５００ＳＣＣＭ
パワー                    ５０〜３００Ｗ
圧力                      ０．５Ｔｏｒｒ
温度                      ４００℃
（１３）この層間絶縁層９にソース領域、ドレイン領域に配線するための穴２４をあける（図３（Ｄ）参照）。
【００２４】
（１４）それから電極金属となるアルミニウム２５を蒸着する（図３（Ｅ）参照）。
（１５）このアルミニウム２５をパターニングしてソース領域７、ドレイン領域８の電極１０、１０を形成し、配線をして、ダブルゲート型のポリシリコンＴＦＴフォトトランジスタを得る（図３（Ｆ）参照）。
【００２５】
前記のようにして得られた本発明の薄膜フォトトランジスタの動作特性について説明する。
図４は、活性シリコン層をＮチャンネルとし、後部ゲート電極２に正〜負の電圧を印加した場合の、光照射した場合（Ｐｈｏｔｏ）と、光照射しない場合（Ｄａｒｋ）の閾値電圧つまり前部ゲート電圧に印加すべき正の閾値電圧の大きさを示したものである。この図で丸印は光照射しない場合、三角印は光照射した場合の値を示す。
【００２６】
図４より明らかな如く、後部ゲート電極に正の電圧を印加した場合、両者の特性は同一である。しかし後部ゲート電極に負の電圧を印加した場合、光照射した方（Ｐｈｏｔｏ）が光照射しない場合（Ｄａｒｋ）よりも閾値電圧が小さいことがわかる。つまり前部ゲート電極に印加すべき電圧が小さい状態でＴＦＴフォトトランジスタが導通状態になることがわかる。
【００２７】
また図５では、活性シリコン層がＰチャンネルの場合、前部ゲート電極に印加すべき負電圧は、後部ゲート電極に正の電圧を印加した場合に、光照射状態（Ｐｈｏｔｏ）の方が光照射でない場合（Ｄａｒｋ）よりも小さな閾値電圧で導通状態になることがわかる。
【００２８】
このように本発明のダブルゲート型の薄膜フォトトランジスタでは、前部ゲート電極と後部ゲート電極に印加すべき電界が反対極性であることがよい。
図６は、本発明の薄膜フォトトランジスタにおいて、活性シリコン層の厚みと電流値との関係を示したものであり、横軸は活性シリコン層の厚みを示し、縦軸は光照射状態（Ｐｈｏｔｏ）のドレイン電流値と、光照射しない状態（Ｄａｒｋ）のドレイン電流との差の値を示している。この例では活性シリコン層はＮチャンネルでありソース・ドレイン電圧は１．５Ｖ、前部ゲート電極に印加した電圧ＶＧ  ＝５Ｖのとき、後部ゲート電極に印加した電圧が−１５Ｖのときの値が丸印で、−１０Ｖのときの値が×印で示されている。
【００２９】
これにより明らかなように、活性シリコン層の厚みが５００Å以下の場合に、前記差の値が大きくなっていることがわかる。
ところで本発明におけるように前部ゲート電極と後部ゲート電極とに反対極性の電界を印加したとき良好な特性が得られる理由について、図７にもとづき説明する。
【００３０】
図７（Ａ）は前部ゲート電極と後部ゲート電極に同一極性の電界を印加したときの、薄膜トランジスタの断面のエネルギーバンド図を示し、同（Ｂ）は反対極性の電界を印加したときのエネルギーバンド図を示す。
【００３１】
前部ゲート電極と後部ゲート電極に同一極性の電界を印加したとき、図７（Ａ）において、活性シリコン層に光が照射した場合に発生したホール電子は、この活性シリコン層がポリシリコン層のためそのまわりの結晶粒界にトラップされ、閾値は変動しない。
【００３２】
これに対して前部ゲート電極と後部ゲート電極に反対極性の電界を印加したとき、図７（Ｂ）に示す如く、この反対極性のために電界がかかっているため、光照射により発生したホール電子が分極され、閾値が変動し易くなり、高感度のものが得られる。
【００３３】
図８に本発明の薄膜フォトトランジスタを使用した光信号検出用の差動回路について説明する。図８において、ＰＴＥＴ、ＤＴＦＴはいずれも本発明により構成されるダブルゲート型の薄膜フォトトランジスタであり、ＰＴＥＴは検出すべき光信号ｈｖが入力されるもの、ＤＴＥＴは光が入力されない、遮光状態で使用されるもの、またＴＦＴ１及びＴＦＴ２はいずれもスイッチング用の薄膜フォトトランジスタであり、オン・オフ用の制御電圧がそれらのゲート電極に印加される。そしてこれらＰＴＦＴ、ＤＴＦＴ、ＴＦＴ１、ＴＦＴ２で光検出部を構成している。
【００３４】
薄膜フォトトランジスタＴＦＴ１、ＴＦＴ２の出力電流は電流・電圧変換部Ｄ１、Ｄ２に入力されて電流値に応じた電圧に変換され、差動増幅器ＤＡに入力される。
【００３５】
薄膜フォトトランジスタＰＴＦＴに光が入射されると、これに応じた電流が薄膜ＴＦＴ１を通って電流・電圧変換部Ｄ１に入力されて電圧に変換される。このとき遮光されている薄膜フォトトランジスタＤＴＦＴの出力電流も、同様に電流・電圧変換部Ｄ２に入力されて電圧に変換される。これらの出力電圧は差動増幅器ＤＡに入力され、遮光電流分の電圧が差引かれた、入射光に応じた出力電圧Ｖｏｕｔが得られる。
【００３６】
この場合、薄膜フォトトランジスタＰＴＦＴの感度が小さいと、薄膜フォトトランジスタＤＴＦＴとの特性が均一でないと、つまりペア性がよくないと、遮光時の電圧値が不揃となり、入射光の正確な値が得られない。しかし、本発明では薄膜フォトトランジスタの感度が大きいので、光入射時の出力が大きくなり遮光時の特性の不均一性が読み取り精度に与える影響を小さくすることができる。
【００３７】
本発明によれば従来の薄膜フォトトランジスタに比較して約５０倍の光感度のものを得ることができる。また前記ＩＴＥ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ発表のダブルゲート型のフォトトランジスタのものでは読み出し時間が８００μｓ位であるのに対し本発明では１００μｓ位に改善することができる。
【００３８】
なお、本発明はＳｉ単結晶基板１に限定されず、ガラス基板、石英板、アルミナ板の如き絶縁基板を用いてもよい。その場合、ガラス基板、アルミナ板にはＳｉＯ２  膜を薄く形成することがよい。Ｓｉ単結晶基板にもＳｉＯ２  膜を形成してもよい。
【００３９】
本発明では、前部ゲート電極と後部ゲート電極の使用状態を前記と逆にして、後部ゲート電極に一定の電圧を印加し、前部ゲート電極にこれとは逆極性の電圧を印加して、薄膜フォトトランジスタとして使用することもできる。
【００４０】
【発明の効果】
本発明によれば光感度の非常にすぐれた薄膜フォトトランジスタを提供することができる。
【００４１】
本発明によれば活性ポリシリコン層に発生したホール電子がトラップされにくく、分極されるので閾値が変動し易く高感度のものが得られる。
【００４２】
本発明によればフォト、ダークの電流比（電流差）を大きくすることができ、これまた感度の高いものを得ることができる。しかも薄膜効果は厚いと電界がかかりにくくなり、この面からも薄い方が望まれる。
【図面の簡単な説明】
【図１】本発明の一実施例構成図である。
【図２】本発明の薄膜フォトトランジスタの製造工程説明図（その１）である。
【図３】本発明の薄膜フォトトランジスタの製造工程説明図（その２）である。
【図４】本発明のＮチャンネル薄膜フォトトランジスタのゲート電圧依存特性図である。
【図５】本発明のＰチャンネル薄膜フォトトランジスタのゲート電圧依存特性図である。
【図６】本発明のＮチャンネル薄膜フォトトランジスタの活性シリコン層の厚みと電流値との特性図である。
【図７】ダブルゲート型の薄膜フォトトランジスタのエネルギーバンド図である。
【図８】本発明の薄膜フォトトランジスタを使用した光信号検出用の差動回路例である。
【符号の説明】
１  Ｓｉ単結晶基板
２  後部ゲート電極
３  後部ゲート絶縁膜
４  活性シリコン層
５  前部ゲート絶縁膜
６  前部ゲート電極
７  ソース領域
８  ドレイン領域
９  層間絶縁層
１０  電極
【図１】
0003563433.tif 000002
【図２】
0003563433.tif 000003
【図３】
0003563433.tif 000004
【図４】
0003563433.tif 000005
【図５】
0003563433.tif 000006
【図６】
0003563433.tif 000007
【図７】
0003563433.tif 000008
【図８】
0003563433.tif 000009