(57)【特許請求の範囲】
【請求項１】
情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを、切り換え信号に基づいて第１、第２、あるいは、それ以上の出力端子から１つを選択し出力する切り換え手段と、前記切り換え手段の第１、第２、あるいは、それ以上の出力端子に接続され、入力されたタイムコードデータを補正し出力する第１、第２、あるいは、それ以上のタイムコード補正手段と、前記第１、第２、あるいは、それ以上のタイムコード補正手段のうち、前記切り換え手段により選択されたタイムコード補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を切り換え信号により可変させて出力することを特徴とするタイムコード補正装置。
【請求項２】
第１のタイムコード補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対して、出力されるタイムコードの遅延量とが等しくなるよう補正量が定められ、第２のタイムコード補正手段は、入力されたタイムコードと同一のタイムコードを出力するよう補正量が定められた請求項１記載のタイムコード補正装置。
【請求項３】
情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを補正し出力するタイムコード任意補正手段と、前記タイムコード任意補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を任意に可変して出力することを特徴とするタイムコード補正装置。
【請求項４】
タイムコード任意補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対する出力のタイムコードの遅延量とが等しくなるよう補正する場合と、入力されたタイムコードと同一のタイムコードを出力するよう補正する場合があることを特徴とする請求項３記載のタイムコード補正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオテープレコーダに内蔵、又は、組み合わせて使用し、入力されたタイムコードを補正し、出力するタイムコード補正装置に関する。
【０００２】
【従来の技術】
従来より、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置がある。
【０００３】
従来の装置においては、入力された情報信号に対して、磁気ヘッドやビデオテープのような磁気的な要素を通さない出力（以下、ＥＥ出力と称す。ＥＥは、Ｅｌｅｃｔｒｉｃ  ｍｏｄｕｌａｔｉｏｎ  ｔｏ  Ｅｌｅｃｔｒｉｃ  ｐｌａｙ  ｂａｃｋの略）の遅延量と、入力されたタイムコードに対して、出力されるタイムコードの遅延量とが等しくなるよう補正を行っていた。
【０００４】
以下、従来のタイムコード補正装置について、ディジタルビデオテープレコーダ（以下、ＶＴＲと称す）に内蔵され、ＳＭＰＴＥ／ＥＢＵタイムコード（以下、ＬＴＣと称す。ＬＴＣは、Ｌｏｎｇｉｔｕｄｉｎａｌ  Ｔｉｍｅ  Ｃｏｄｅの略）を補正するタイムコード補正装置を例として、図７から図１０を用いて説明する。
【０００５】
図７は、従来のタイムコード補正装置が内蔵されたＶＴＲのブロック図であり、図８は、従来のタイムコード補正装置のブロック図である。
【０００６】
図７において、７０１は、ＶＴＲにおけるＬＴＣ入力端子、７０２は、タイムコード補正装置、７０３は、ＶＴＲにおけるＬＴＣ出力端子、７０４は、ＶＴＲにおけるビデオ信号入力端子、７０５は、記録系の信号処理回路、７０６は、ＶＴＲモード情報に応じて、ビデオ信号の流れを記録系かＥＥ系かを切り換える第１のモード切り換え回路、７０７は、ＶＴＲモード情報に応じて、ビデオ信号の流れを再生系かＥＥ系かを切り換える第２のモード切り換え回路、７０８は、再生系の信号処理回路、７０９は、ＶＴＲにおけるビデオ信号出力端子、７１０は、フレーム基準信号発生回路、７１１は、ＶＴＲモード情報を出力するシステムコントロール用マイコン（以下、シスコンと略す）である。ただし、図７におけるＬＴＣ出力端子７０３から出力されるＬＴＣは、ＶＴＲのモードがＥＥ系、あるいは、記録系に設定されている場合には、ＬＴＣ入力端子７０１から入力され、タイムコード補正装置７０２で補正されたＬＴＣであり、ＶＴＲのモードが再生系に設定されている場合には、再生されたＬＴＣ、あるいは、再生されたタイムコードがＬＴＣに変調されて出力される。つまり、図７におけるＶＴＲの構成は、ＶＴＲのモードがＥＥ系、あるいは、記録系に設定されている場合の構成を示しており、再生系に設定された場合の構成はこの限りではない。
【０００７】
また、図８において、８０１はタイムコード補正装置７０２の入力端子、８０２は、入力されたＬＴＣを再発生させるＬＴＣ発生回路、８０３は、ＬＴＣを遅延させるＬＴＣ遅延回路、８０４は、タイムコード補正装置７０２の出力端子、８０５は、フレーム基準信号発生回路７１０が出力するフレーム基準信号の入力端子である。
【０００８】
図７のように構成されたＶＴＲにおいて、タイムコード補正装置７０２の動作について説明する。
【０００９】
ＶＴＲのモードがＥＥ系に設定されている場合、ビデオ信号入力端子７０４から入力されたビデオ信号は、記録系の信号処理回路７０５、再生系の信号処理回路７０８を通って、ビデオ信号出力端子７０９から出力される。そのため、入力されたビデオ信号と出力されるビデオ信号は、一定の遅延量を持つこととなる。それに対し、ＬＴＣ入力端子７０１から入力されたＬＴＣは、タイムコード補正装置７０２により補正されて、ＬＴＣ出力端子７０３から出力される。
【００１０】
タイムコード補正装置７０２は、図８に示すように構成され、入力端子８０１から入力されたＬＴＣは、ＬＴＣ発生回路８０２により、フレーム基準信号に同期して再発生され、ＬＴＣ遅延回路８０３により、ビデオ信号出力端子７０９から出力されるビデオ信号のＥＥ出力と同期するように、Ｃフレーム遅延させて、出力端子８０４から出力される。
【００１１】
図９は、ビデオ信号の入出力とＬＴＣの入出力との関係を示した図である。
図９において、９０１は、フレーム基準信号、９０２は、ビデオ信号入力端子７０４から入力されるビデオ信号、９０３は、ビデオ信号出力端子７０９から出力されるビデオ信号、９０４は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、９０５は、ＬＴＣ発生回路８０２で再発生され出力されたＬＴＣ、９０６は、ＬＴＣ遅延回路８０３により遅延され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。
【００１２】
図９において、出力されるビデオ信号９０３は、ビデオ信号のＥＥ出力の遅延量（ＶＩＤＥＯ  ＩＮからＶＩＤＥＯ  ＯＵＴまでの遅延量）がＡフレーム（Ａ＞０）であることをあらわしている。また、ＬＴＣ発生回路出力９０５は、ＬＴＣ発生回路８０２により再発生するのにＢフレーム（Ｂ＞０）の遅延を有することをあらわしている。よって、ＬＴＣ入力から出力までの遅延量（ＬＴＣ  ＩＮからＬＴＣ  ＯＵＴまでの遅延量）を、ビデオ信号のＥＥ出力の遅延量と等しくするため、ＬＴＣ遅延回路８０３により、Ｃ（＝Ａ−Ｂ）フレームの遅延を行っている。
【００１３】
つまり、タイムコード補正装置７０２は、ＬＴＣを再発生させると共に、入力されたＬＴＣと出力されるＬＴＣの遅延量が、ビデオ信号のＥＥ出力の遅延量と同一となるよう、ＬＴＣ遅延回路８０３によりＣフレームの一定量を遅延させることにより補正している。
【００１４】
【発明が解決しようとする課題】
図１０は、上記したような従来のタイムコード補正装置が内蔵されたＶＴＲにおいて、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合のシステム構成の一例を示した図である。
【００１５】
図１０において、１００１は、タイムコードジェネレータ（図ではＴＣ  ＧＥＮ．と記す）、１００２は、第１のビデオ信号発生装置（図ではＳＯＵＲＣＥ１と記す）、１００３は、従来のタイムコード補正装置が内蔵された第１のＶＴＲ、１００４は、第２のビデオ信号発生装置（図ではＳＯＵＲＣＥ２と記す）、１００５は、従来のタイムコード補正装置が内蔵された第２のＶＴＲであり、第１のＶＴＲ１００３のＬＴＣ出力は、第２のＶＴＲ１００５のＬＴＣ入力に接続されている。つまり、第１のＶＴＲ１００３は、タイムコードジェネレータ１００１から発生するＬＴＣと、第１のビデオ信号発生装置１００２から発生するビデオ信号を記録し、第２のＶＴＲ１００５は、第１のＶＴＲ１００３から出力されるＬＴＣと、第２のビデオ信号発生装置１００４から発生するビデオ信号を記録するように構成されている。また、第３、あるいは、それ以上のビデオ信号発生装置、及び、ＶＴＲが接続されている場合も同様である。このようなシステム構成にすることにより、複数の異なる映像信号を記録する複数のＶＴＲは、タイムコードジェネレータ１００１から発生する１系統のＬＴＣを用いて、タイムコードが記録できることになる。
【００１６】
しかし、このように構成されたシステムにおいては、第１のＶＴＲ１００３に入力されるＬＴＣは、ビデオ信号のＥＥ出力の遅延量Ａフレームだけ遅延して第２のＶＴＲ１００５に入力されるため、第１と第２のＶＴＲ１００３、１００５で記録されるタイムコードは、Ａフレームだけずれていることになる。また、第３、第４のＶＴＲが接続されている場合には、第１のＶＴＲ１００３で記録されるタイムコードに対して、第３、第４のＶＴＲで記録されるタイムコードは、２Ａフレーム、３Ａフレームずれていく。そのため、複数の異なる映像信号に対して、同一のタイムコードを記録したい場合には、図１０で示した構成例では、実現できない。
【００１７】
このように、従来のタイムコード補正装置は、ビデオ信号のＥＥ出力と同期するようにＬＴＣを遅延させていたため、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていく。そのため、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていくという問題点を有していた。
【００１８】
本発明は、上記課題に対して、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力等、ＬＴＣ出力の遅延量を任意に可変させることにより、ＶＴＲのシステム構築の自由度を向上させるタイムコード補正装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の課題を解決するために、本発明のタイムコード補正装置は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを、切り換え信号に基づいて第１、第２、あるいは、それ以上の出力端子から１つを選択し出力する切り換え手段と、前記切り換え手段の第１、第２、あるいは、それ以上の出力端子に接続され、入力されたタイムコードデータを補正し出力する第１、第２、あるいは、それ以上のタイムコード補正手段と、前記第１、第２、あるいは、それ以上のタイムコード補正手段のうち、前記切り換え手段により選択されたタイムコード補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備する。これにより、記録再生装置のタイムコード出力の遅延量を任意に設定でき、切り換えが可能であるため、記録再生装置のシステム構築の自由度を向上させるタイムコード補正装置が得られる。
【００２０】
【発明の実施の形態】
第１の発明は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを、切り換え信号に基づいて第１、第２、あるいは、それ以上の出力端子から１つを選択し出力する切り換え手段と、前記切り換え手段の第１、第２、あるいは、それ以上の出力端子に接続され、入力されたタイムコードデータを補正し出力する第１、第２、あるいは、それ以上のタイムコード補正手段と、前記第１、第２、あるいは、それ以上のタイムコード補正手段のうち、前記切り換え手段により選択されたタイムコード補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を切り換え信号により可変させて出力することにより、ＶＴＲのシステム構築の自由度を向上させるという作用を有する。
【００２１】
また、第２の発明は、第１の発明における第１のタイムコード補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対して、出力されるタイムコードの遅延量とが等しくなるよう補正量が定められ、第２のタイムコード補正手段は、入力されたタイムコードと同一のタイムコードを出力するよう補正量が定められたとしたものであり、１系統のタイムコードを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合（図１０の場合）、タイムコード出力をタイムコード入力と等しくなるよう選択することにより、ＬＴＣのずれをなくすという作用を有する。
【００２２】
また、第３の発明は、情報信号と同時にタイムコードも記録，再生が可能な記録再生装置に組み合わせ、あるいは、内蔵されたタイムコード補正装置において、入力されたタイムコードを復調しタイムコードデータとして出力する復調手段と、前記復調手段により復調されたタイムコードデータを補正し出力するタイムコード任意補正手段と、前記タイムコード任意補正手段から出力されるタイムコードデータをタイムコードに変調し出力する変調手段とを具備し、入力されたタイムコードの補正量を任意に可変して出力することにより、第１の発明と同様の作用を有する。
【００２３】
また、第４の発明は、第３の発明におけるタイムコード任意補正手段は、入力された情報信号のＥＥ出力の遅延量と、入力されたタイムコードに対する出力のタイムコードの遅延量とが等しくなるよう補正する場合と、入力されたタイムコードと同一のタイムコードを出力するよう補正する場合があることを特徴としたものであり、第２の発明と同様の作用を有する。
【００２４】
以下、本発明の一実施形態について、図面を用いて説明する。
（実施の形態１）
本発明における情報信号と同時にタイムコードも記録，再生が可能なＶＴＲに組み合わせ、あるいは、内蔵されたタイムコード補正装置の一実施の形態を図１から図６を用いて説明する。実施の形態として、ＶＴＲに内蔵され、入力されるＬＴＣに対して、ビデオ信号のＥＥ出力と同期したＬＴＣ出力と、ＬＴＣ入力と等しいＬＴＣ出力を選択できるタイムコード補正装置を考える。
【００２５】
図１は、本発明の一実施形態におけるタイムコード補正装置が内蔵されたＶＴＲのブロック図であり、図２、図３は、本発明のタイムコード補正装置の実施形態の構成を示すブロック図である。図１において、図７に示す従来例と同一符号の構成部分は同一の機能をもつものであり、１０１は、本発明の実施の形態におけるタイムコード補正装置、１０２は、第１、第２のモード切り換え回路７０６、７０７にＶＴＲモード情報を、タイムコード補正装置１０１に切り換え信号を送るシスコンである。
【００２６】
図２において、２０１はタイムコード補正装置の入力端子、２０２は、入力されたＬＴＣを復調しタイムコードデータとして出力するＬＴＣ復調回路、２０３は、入力されたタイムコードデータを、切り換え信号に基づいて出力を切り換える切り換え手段、２０４、２０５は、切り換え手段２０３から出力されるタイムコードデータを補正する第１、第２のＬＴＣ補正手段、２０６は、第１、第２のＬＴＣ補正手段２０４、２０５から出力されるタイムコードデータをＬＴＣに変調し出力するＬＴＣ変調回路、２０７は、タイムコード補正装置の出力端子、２０８は、フレーム基準信号発生回路７１０が出力するフレーム基準信号の入力端子、２０９は、シスコン１０２から出力される切り換え信号の入力端子である。
【００２７】
また、図３は、図２における切り換え手段２０３、第１、第２のＬＴＣ補正手段２０４，２０５を、マイコンを用いて構成したときの構成例であり、図２に示す構成例と同一符号の構成部分は同一の機能をもち、３０１は、ＬＴＣ復調回路２０２から出力されるタイムコードデータを記憶する読み出しメモリ、３０２は、図２における切り換え手段２０３、第１、第２のＬＴＣ補正手段２０４，２０５と同等な動作をソフトウェアで処理するマイコン、３０３は、マイコン３０２から出力されるタイムコードデータを記憶する書き込みメモリである。タイムコード任意補正手段とは、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立っている。以下、本発明の実施の形態の動作について説明する。
【００２８】
まず、図１のように構成されたＶＴＲにおいて、タイムコード補正装置１０１が、図２で示す構成の場合の動作について説明する。
【００２９】
ＶＴＲのモードがＥＥ系に選択されている場合、ビデオ信号入力端子７０４から入力されたビデオ信号は、記録系の信号処理回路７０５、再生系の信号処理回路７０８を通って、ビデオ信号出力端子７０９から出力される。そのため、入力されたビデオ信号と出力されるビデオ信号は、一定量の遅延量を持つこととなる。それに対し、ＬＴＣ入力端子７０１から入力されたＬＴＣは、タイムコード補正装置１０１により補正されて、ＬＴＣ出力端子７０３から出力される。
【００３０】
タイムコード補正装置１０１は、図２に示すように構成され、入力端子２０１から入力されたＬＴＣは、ＬＴＣ復調回路２０２で復調され、タイムコードデータとして、フレーム基準信号に同期して、切り換え手段２０３に出力される。切り換え手段２０３では、シスコン１０２から出力される切り換え信号に基づいて、タイムコードデータを、切り換え信号がＨの場合には、第１のＬＴＣ補正手段２０４に、切り換え信号がＬの場合には、第２のＬＴＣ補正手段２０５に出力する。タイムコードデータは、第１のＬＴＣ補正手段２０４に入力された場合、Ｚ１フレーム補正され、第２のＬＴＣ補正手段２０５に入力された場合、Ｚ２フレーム補正されて、ＬＴＣ変調回路２０６に出力される。ＬＴＣ変調回路２０６で、タイムコードデータは、ＬＴＣに変調され、フレーム基準信号に同期して、出力端子２０７から出力される。
【００３１】
つまり、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させたい場合には、シスコン１０２から出力される切り換え信号がＨとなり、第１のＬＴＣ補正回路２０４によりＺ１フレーム補正し、ＬＴＣ入力と等しくさせたい場合には、切り換え信号がＬとなり、第２の補正回路２０５によりＺ２フレーム補正して出力している。
【００３２】
（実施の形態２）
次に、図１のように構成されたＶＴＲにおいて、タイムコード補正装置１０１が、図３で示す構成の場合の動作について説明する。
【００３３】
タイムコード補正装置１０１が、図３に示すように構成されている場合、入力端子２０１から入力されたＬＴＣは、ＬＴＣ復調回路２０２で復調され、タイムコードデータとして、フレーム基準信号に同期して、読み出しメモリ３０１に記憶される。読み出しメモリ３０１に記憶されたタイムコードデータは、マイコン３０２により、補正処理され、書き込みメモリ３０３に補正されたタイムコードデータがフレーム基準信号に同期して記憶される。タイムコード任意補正手段とは、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立っている。書き込みメモリ３０３に記憶されたタイムコードデータは、ＬＴＣ変調回路２０６によりＬＴＣに変調され、フレーム基準信号に同期して、出力端子２０７から出力される。
【００３４】
図４は、マイコン３０２の処理を示した流れ図であり、以下に、図４を用いて、マイコン３０２の処理を説明する。
【００３５】
まず、読み出しメモリ３０１にタイムコードデータが記憶されると、マイコン３０２は、ステップ４０１から処理を開始し、ステップ４０２で読み出しメモリ３０１に記憶されたタイムコードデータを読み出す。次に、ステップ４０３で、シスコン１０２から出力された切り換え信号が入力される。シスコン１０２から出力される切り換え信号は、ＬＴＣ出力端子７０３から出力されるＬＴＣを、ビデオ信号のＥＥ出力と同期させたい場合にはＨを出力し、ＬＴＣ入力と等しくさせたい場合にはＬを出力する。マイコン３０２は、入力された切り換え信号のレベルに応じて、ステップ４０４で分岐され、切り換え信号がＨの場合はステップ４０５、Ｌの場合はステップ４０６に移行する。ステップ４０５においては、読み出したタイムコードデータに対し、Ｚ１フレーム補正し、ステップ４０６においては、読み出したタイムコードデータに対し、Ｚ２フレーム補正する。ステップ４０５、あるいは、ステップ４０６により補正されたタイムコードデータは、ステップ４０７で、書き込みメモリ３０３に、フレーム基準信号に同期して書き込まれる。
【００３６】
つまり、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させたい場合には、シスコン１０２から出力される切り換え信号がＨとなり、マイコン３０２でＺ１フレーム補正し、ＬＴＣ入力と等しくさせたい場合には、切り換え信号がＬとなり、マイコン３０２でＺ２フレーム補正して出力している。
【００３７】
以上、タイムコード補正装置の構成として、図２と図３を用いて、２つの構成を示したが、両者とも同一の動作を行っている。以下、タイムコードの補正量Ｚ１フレーム、Ｚ２フレームについて説明するが、タイムコード補正装置１０１は、図３に示す構成としていることにする。
【００３８】
図５は、ＬＴＣ入力に対し、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させた場合の、ビデオ信号の入出力とＬＴＣの入出力の関係を示した図である。
【００３９】
図５において、５０１は、フレーム基準信号、５０２は、ビデオ信号入力端子７０４から入力されるビデオ信号、５０３は、ビデオ信号出力端子７０９から出力されるビデオ信号、５０４は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、５０５は、ＬＴＣ復調回路２０２で復調され、読み出しメモリ３０１に書き込まれたタイムコードデータ、５０６は、マイコン３０２でＺ１フレーム補正され、書き込みメモリ３０３に書き込まれたタイムコードデータ、５０７は、ＬＴＣ変調回路２０６で変調され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。
【００４０】
図５において、出力されるビデオ信号５０３は、ビデオ信号のＥＥ出力の遅延量がＡフレーム（Ａ＞０）であることをあらわしている。また、ＬＴＣ復調回路出力５０５は、入力されるＬＴＣを復調しタイムコードデータを出力するのにＸフレーム（Ｘ＞０）の遅延、ＬＴＣ変調回路出力５０７は、入力されるタイムコードデータを変調しＬＴＣを出力するのにＹフレーム（Ｙ＞０）の遅延を有することを示している。よって、ＬＴＣ出力を、ビデオ信号のＥＥ出力と同期させた場合のマイコン３０２の補正量Ｚ１フレームは、Ｚ１＝Ａ−Ｘ−Ｙに設定されている。
【００４１】
図６は、ＬＴＣ入力に対し、ＬＴＣ出力を等しくした場合のＬＴＣの入出力の関係を示した図である。図６において、６０１は、フレーム基準信号、６０２は、ＬＴＣ入力端子７０１から入力されるＬＴＣ、６０３は、ＬＴＣ復調回路２０２で復調され、読み出しメモリ３０１に書き込まれたタイムコードデータ、６０４は、マイコン３０２でＺ２フレーム補正され、書き込みメモリ３０３に書き込まれたタイムコードデータ、６０５は、ＬＴＣ変調回路２０６で変調され、ＬＴＣ出力端子７０３から出力されるＬＴＣである。図６において、ＬＴＣ復調回路出力６０３は、入力されるＬＴＣを復調しタイムコードデータを出力するのにＸフレーム（Ｘ＞０）の遅延、ＬＴＣ変調回路出力６０５は、入力されるタイムコードデータを変調しＬＴＣを出力するのにＹフレーム（Ｙ＞０）の遅延を有することを示している。よって、ＬＴＣ出力を、ＬＴＣ入力と等しくした場合のマイコン３０２の補正量Ｚ２フレームは、Ｚ２＝−Ｘ−Ｙに設定されている。
【００４２】
つまり、タイムコード補正装置１０１は、ビデオ信号のＥＥ出力と同期したＬＴＣ出力と、ＬＴＣ入力と等しいＬＴＣ出力を切り換えて出力するため、マイコン３０２で、切り換え信号に基づいて補正量を切り換えることにより実現している。
【００４３】
ところで、従来のタイムコード補正装置は、ビデオ信号のＥＥ出力と同期するよう遅延させていたため、図１０に示したシステム構成で、１系統のＬＴＣを用いて、複数のビデオ信号を複数のＶＴＲで記録する場合、それぞれのＶＴＲに入力されるＬＴＣは、遅延量だけずれていくという課題があった。
【００４４】
本発明は、上記課題に対して、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力等、ＬＴＣ出力の遅延量を切り換えることが可能であり、図１０に示したシステム構成においては、ＬＴＣ出力をＬＴＣ入力と等しくなるよう選択することにより、それぞれのＶＴＲに入力されるＬＴＣを等しくすることができるので、図１０に示すような構成も可能となる。
【００４５】
また、タイムコード補正装置の実施の形態として、ビデオ信号のＥＥ出力と等しい遅延量をもつＬＴＣ出力、ＬＴＣ入力に対して遅延のないＬＴＣ出力の２系統の切り換えを有するタイムコード補正装置を挙げたが、本発明におけるタイムコード補正装置としては、２系統にかぎらずそれ以上の切り換えを有し、補正量も任意に設定されたタイムコード補正装置も含まれる。
【００４６】
また、編集動作等のために、意図的にタイムコードをずらしたい場合は、本発明のタイムコード補正装置により簡単に実現可能である。
【００４７】
なお、図３のマイコンを用いた場合、遅延量の設定がソフトウエアの変更で可能である。
【００４８】
なお、実施の形態２のタイムコード任意補正手段は、読み出しメモリ３０１とマイコン３０２と書き込みメモリ３０３から成り立つものとしたが、この２つのメモリの有無は本発明の主旨からすれば、本質的な問題ではなく、よって実施の形態によってはメモリがない場合もあり得る。
【００４９】
【発明の効果】
以上のように、本発明のタイムコード補正装置においては、ビデオ信号のＥＥ出力に同期したＬＴＣ出力、ＬＴＣ入力に同期した遅延のないＬＴＣ出力等、記録再生装置のＬＴＣ出力の遅延量を任意に設定でき、切り換えが可能であるため、記録再生装置のシステム構築の自由度を向上させることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるタイムコード補正装置が内蔵されたＶＴＲの構成を示すブロック図
【図２】本発明の一実施形態によるタイムコード補正装置の構成を示すブロック図
【図３】本発明の一実施形態によるタイムコード補正装置の構成を示すブロック図
【図４】本発明の一実施形態によるタイムコード補正装置のマイコンの処理を示す流れ図
【図５】本発明の入出力信号の関係を示す説明図
【図６】本発明の入出力信号の関係を示す説明図
【図７】従来例のタイムコード補正装置が内蔵されたＶＴＲの構成を示すブロック図
【図８】従来例のタイムコード補正装置の構成を示すブロック図
【図９】従来例の入出力信号の関係を示す説明図
【図１０】従来例のＶＴＲを用いたシステム構成を示す説明図
【符号の説明】
１０１  タイムコード補正装置
１０２  シスコン
２０２  ＬＴＣ復調回路
２０３  切り換え手段
２０４  第１のＬＴＣ補正手段
２０５  第２のＬＴＣ補正手段
２０６  ＬＴＣ変調回路
３０１  読み出しメモリ
３０２  マイコン
３０３  書き込みメモリ
７０１  ＬＴＣ入力端子
７０３  ＬＴＣ出力端子
【図１】
0003598729.tif 000002
【図２】
0003598729.tif 000003
【図３】
0003598729.tif 000004
【図４】
0003598729.tif 000005
【図５】
0003598729.tif 000006
【図６】
0003598729.tif 000007
【図７】
0003598729.tif 000008
【図８】
0003598729.tif 000009
【図９】
0003598729.tif 000010
【図１０】
0003598729.tif 000011