(57)【特許請求の範囲】
【請求項１】
第１の基板および第２の基板と、
該第１の基板と該第２の基板との間に配置された液晶層と、
複数の画素と、
を含む液晶デバイスであって、
該複数の画素の各々が、
該第１の基板上に配置された第１の電極と、
該第１の基板に対応する該第１の電極から電気的に絶縁され、且つ、該第１の電極上に配置された複数の第２の電極であって、該複数の画素の各々に生じた面内電場が減少するように動作する複数の第２の電極と、
該第２の基板上に配置された第３の電極と
を含み、
該複数の第２の電極は、該面内電場の強度が減少し、かつ垂直電場が生じるような形状を有し、該複数の第２の電極は、該面内電場の強度が減少し、かつ該垂直電場が生じるように該第１の電極を部分的に覆っており、
該垂直電場は、該第１の基板の面に対して垂直方向に沿って生じる電場であり、
該面内電場は、該垂直方向に対して垂直方向に沿って生じる電場である、液晶デバイス。
【請求項２】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
該複数の第２の電極の少なくとも１つが前記第３の電極に電気的に接続される、請求項１に記載の液晶デバイス。
【請求項３】
前記複数の第２の電極が電気的に一体に接続される、請求項２に記載の液晶デバイス。
【請求項４】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
該複数の第２の電極が接地電位に電気的に接続される、請求項１に記載の液晶デバイス。
【請求項５】
前記複数の画素が複数の行および複数の列に沿って配置されており、
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
該デバイスは、該複数の行のうちの１つの行に沿った画素に対応する複数の第２の電極に、該１つの行に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスし、または該複数の列のうちの1つの列に沿った画素に対応する複数の第２の電極に、該１つの列に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスするアドレシング手段を更に含む、請求項１に記載の液晶デバイス。
【請求項６】
前記複数の画素が複数の行および複数の列に沿って配置されている、請求項１に記載の液晶デバイス。
【請求項７】
前記複数の画素の各々において、前記複数の第２の電極は、ストライプ状の電極であり、前記複数の第２の電極は、互いに平行に配置されている、請求項１に記載の液晶デバイス。
【請求項８】
前記複数の第２の電極は、互いに均一な間隔を空けて配置されている、請求項７に記載の液晶デバイス。
【請求項９】
第３の電極の各々が一列の画素に沿って延び、且つ、一列の画素に共通であり、第１の電極の各々が一行の画素に沿って延び、且つ、一行の画素に共通であり、それにより、パッシブマトリクスアドレシング配列を形成する、請求項１に記載の液晶デバイス。
【請求項１０】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
前記複数の第２の電極は、前記第１の電極に対して、または前記第３の電極に対して実質的に平行に配置されている、請求項９に記載の液晶デバイス。
【請求項１１】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
前記複数の第２の電極は、前記第１の電極に対して実質的に４５°の角度で配置されている、請求項９に記載の液晶デバイス。
【請求項１２】
前記第３の電極が全ての画素に共通であり、前記第１の電極の各々がアクティブ非線形デバイスに接続された画素電極を含み、それにより、アクティブマトリクスアドレシング配列を形成する、請求項１に記載の液晶デバイス。
【請求項１３】
前記複数の画素が複数の行および複数の列に沿って配置されており、
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
前記複数の第２の電極は、該複数の行または該複数の列に沿って延びている、請求項１２に記載の液晶デバイス。
【請求項１４】
前記複数の画素が複数の行および複数の列に沿って配置されており、
前記複数の画素の各々において、前記複数の第２の電極は、前記複数の行に対して実質的に４５°の角度で配置されている、請求項１２に記載の液晶デバイス。
【請求項１５】
前記複数の第２の電極が対応する画素の中央領域上を延び、
該複数の第２の電極の少なくとも１つには、複数の開口部が形成されている、請求項１に記載の液晶デバイス。
【請求項１６】
前記複数の第２の電極が前記第３の電極に電気的に接続される、請求項１５に記載の液晶デバイス。
【請求項１７】
前記複数の第２の電極が接地電位に電気的に接続される、請求項１５に記載の液晶デバイス。
【請求項１８】
他の画素の第２の電極から独立して、１つの画素の第２の電極にアドレスするためのアドレシング手段を更に含む、請求項１５に記載の液晶デバイス。
【請求項１９】
前記複数の画素が複数の行および複数の列に沿って配置されている、請求項１５に記載の液晶デバイス。
【請求項２０】
前記複数の画素が複数の行および複数の列に沿って配置されており、
該デバイスは、該複数の行のうちの１つの行に沿った画素に対応する複数の第２の電極に、該１つの行に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスし、または該複数の列のうちの1つの列に沿った画素に対応する複数の第２の電極に、該１つの列に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスするアドレシング手段を更に含む、請求項１５に記載の液晶デバイス。
【請求項２１】
前記複数の第２の電極が対応する画素の実質的に全領域上を延びる、請求項１５に記載の液晶デバイス。
【請求項２２】
前記第３の電極の各々が一列の画素に沿って延び、且つ、一列の画素に共通であり、前記第１の電極の各々が一行の画素に沿って延び、且つ、一行の画素に共通であり、それにより、パッシブマトリクスアドレシング配列を形成する、請求項１５に記載の液晶デバイス。
【請求項２３】
前記第３の電極が全ての画素に共通であり、前記第１の電極の各々がアクティブ非線形デバイスに接続された画素電極を含み、それにより、アクティブマトリクスアドレシング配列を形成する、請求項１５に記載の液晶デバイス。
【請求項２４】
前記複数の第２の電極上に配置された第１の電気的絶縁層を更に含む、請求項１に記載の液晶デバイス。
【請求項２５】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しい、請求項２４に記載の液晶デバイス。
【請求項２６】
前記第１の電極と前記複数の第２の電極との間に配置された第１の電気的絶縁層を更に含む、請求項１に記載の液晶デバイス。
【請求項２７】
前記第１の電気的絶縁層が、前記複数の第２の電極の屈折率に実質的に等しい屈折率を有する、請求項２６に記載の液晶デバイス。
【請求項２８】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、
前記デバイスが該複数の第２の電極上に配置された第１の電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しい、請求項１に記載の液晶デバイス。
【請求項２９】
前記複数の第２の電極が対応する画素の中央領域上を延び、
該複数の第２の電極の少なくとも１つには、複数の開口部が形成されており、
前記デバイスが該複数の第２の電極上に配置された第１の電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しい、請求項１に記載の液晶デバイス。
【請求項３０】
前記複数の第２の電極が対応する画素の実質的に全領域上を延びる、請求項２９に記載の液晶デバイス。
【請求項３１】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化される、請求項２４に記載の液晶デバイス。
【請求項３２】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化される、請求項２８に記載の液晶デバイス。
【請求項３３】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化される、請求項２９に記載の液晶デバイス。
【請求項３４】
前記第１の基板上に配置された波長板を更に含む、請求項１に記載の液晶デバイス。
【請求項３５】
前記波長板が前記第１の電極と前記複数の第２の電極との間に配置された第１の電気的絶縁層を含む、請求項３４に記載の液晶デバイス。
【請求項３６】
前記波長板が、前記複数の第２の電極上に配置された第１の電気的絶縁層を含む、請求項３４に記載の液晶デバイス。
【請求項３７】
前記第１の基板上に配置された反射体を含む、請求項１に記載の液晶デバイス。
【請求項３８】
前記反射体が誘電性の反射体を含む、請求項３７に記載の液晶デバイス。
【請求項３９】
前記反射体が前記第１の電極を含む、請求項３７に記載の液晶デバイス。
【請求項４０】
前記反射体が前記複数の第２の電極を含む、請求項３７に記載の液晶デバイス。
【請求項４１】
前記第１の基板上に配置された反射体を更に含み、該反射体が前記複数の第２の電極を含み、前記第１の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に等しく、ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長であり、ｎが該第１の電気的絶縁層の屈折率である、請求項２６に記載の液晶デバイス。
【請求項４２】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、
該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、
該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、
該第１の電極および該複数の第２の電極が反射電極である、請求項２４に記載の液晶デバイス。
【請求項４３】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、
該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、
該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、
該第１の電極および該複数の第２の電極が反射電極である、請求項２８に記載の液晶デバイス。
【請求項４４】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、
該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、
該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、
該第１の電極および該複数の第２の電極が反射電極である、請求項２９に記載の液晶デバイス。
【請求項４５】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置される、請求項４２に記載の液晶デバイス。
【請求項４６】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置される、請求項４３に記載の液晶デバイス。
【請求項４７】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置される、請求項４４に記載の液晶デバイス。
【請求項４８】
前記第１の基板に対応する前記第１の電極の間のギャップの下に配置された反射電極を更に含み、
第１の電極および反射電極が屈折率ｎを有する電気的絶縁材料内に配置され、該反射電極が該第１の電極の下の（２ｍ＋１）λ／２ｎに実質的に等しい深さに配置され、
ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長である、請求項３９に記載の液晶デバイス。
【請求項４９】
前記第１の電極の間のギャップ上に配置された前記複数の第２の電極が反射型であり、該第１の電極の間のギャップ上に配置されない前記複数の第２の電極が透明であり、
該第１の電極と該複数の第２の電極との間に配置された前記第１の電気的絶縁層が（ｍ＋１）λ／２ｎに実質的に等しい厚さを有し、ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長、ｎが該第１の電気的絶縁層の屈折率である、請求項３９に記載の液晶デバイス。
【請求項５０】
前記波長λが５５０ナノメートルに実質的に等しい、請求項４１に記載の液晶デバイス。
【請求項５１】
前記波長λが５５０ナノメートルに実質的に等しい、請求項４８に記載の液晶デバイス。
【請求項５２】
前記波長λが５５０ナノメートルに実質的に等しい、請求項４９に記載の液晶デバイス。
【請求項５３】
前記複数の第２の電極は透明であり、
前記第１の電極が反射型であり、
複数の位相補償部材が、該複数の第２の電極間のギャップに対する位置決めを行って該第１の電極上に配置され、
該位相補償部材を光が通過することによって生じる光学位相差が、該複数の第２の電極を光が通過することによって生じる光学位相差に実質的に等しい、
請求項１に記載の液晶デバイス。
【請求項５４】
前記位相補償部材が前記第１の電極上に配置される、請求項５３に記載の液晶デバイス。
【請求項５５】
前記第１の基板上に配置された反射体をさらに有し、該反射体は前記複数の第２の電極を有し、前記第１の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に等しく、ｍがゼロより大きいかまたはゼロに等しい整数であり、λが光放射波長であり、ｎが該第１の電気的絶縁層の屈折率であり、前記第１の電極および該複数の第２の電極は反射電極である、請求項２６に記載の液晶デバイス。
【請求項５６】
前記第１の電極の各々が一列の画素に沿って延び、且つ、該一列の画素に共通である、請求項１に記載の液晶デバイス。
【請求項５７】
前記複数の第２の電極の各々が一列の画素に沿って延び、
該複数の第２の電極の各々には、複数の開口部が形成されている、請求項５６に記載の液晶デバイス。
【請求項５８】
前記第１の基板と前記第２の基板との間には、複数の概して離散的な電場群が生じており、
該複数の概して離散的な電場群は、前記垂直電場を含む、請求項１に記載の液晶デバイス。
【請求項５９】
該複数の概して離散的な電場群は、前記面内電場を含み、
前記第１の電極と前記複数の第２の電極とは、該面内電場を最小化するように構成されている、請求項５８に記載の液晶デバイス。
【請求項６０】
前記複数の画素の各々は、単位相回折モードと非回折モードとの間で切り替え可能である、請求項１に記載の液晶デバイス。
【請求項６１】
第１の基板および第２の基板と、
該第１の基板と該第２の基板との間に配置された液晶層と、
複数の画素と、
を含む液晶デバイスであって、
該複数の画素の各々が、
該第１の基板上に配置された第１の電極と、
該第１の基板に対応する該第１の電極から電気的に絶縁され、且つ、該第１の電極上に配置された複数の第２の電極と、
該第２の基板上に配置された第３の電極と
を含み、
該複数の第２の電極は、該面内電場の強度が減少し、かつ垂直電場が生じるような形状を有し、該複数の第２の電極は、該面内電場の強度が減少し、かつ該垂直電場が生じるように該第１の電極を部分的に覆っており、
該垂直電場は、該第１の基板の面に対して垂直方向に沿って生じる電場であり、
該面内電場は、該垂直方向に対して垂直方向に沿って生じる電場である、液晶デバイス。
【請求項６２】
前記第１の電極の各々が一列の画素に沿って延び、且つ、該一列の画素に共通である、請求項６１に記載の液晶デバイス。
【請求項６３】
前記複数の第２の電極の各々が一列の画素に沿って延び、
該複数の第２の電極の各々には、複数の開口部が形成されている、請求項６２に記載の液晶デバイス。
【請求項６４】
前記第１の基板と前記第２の基板との間には、複数の概して離散的な電場群が生じており、
該複数の概して離散的な電場群は、前記垂直電場を含む、請求項６１に記載の液晶デバイス。
【請求項６５】
該複数の概して離散的な電場群は、前記面内電場を含み、
前記第１の電極と前記複数の第２の電極とは、該面内電場を最小化するように構成されている、請求項６４に記載の液晶デバイス。
【請求項６６】
前記各画素は、単位相回折モードと非回折モードとの間で切り替え可能である、請求項６１に記載の液晶デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶デバイスに関する。例えば、ネマティック液晶（ＮＬＣ）、強誘電性液晶（ＦＬＣ）、および反強誘電性液晶（ＡＦＬＣ）を用いた回折に基づく液晶ディスプレイにおいて、このようなデバイスが使用され得る。
【０００２】
【従来の技術】
基板上に多層電極構造を有する液晶デバイスが公知である。例えば、ＵＳ  ５１２６  ８６５、ＵＳ  ５  ３２１  ５３５、ＵＳ  ５  ５７６  ８６３およびＵＳ  ５  ６１０  ７３９が、グレースケール能力を提供するために各画素（ｐｉｘｅｌ）がサブ画素（ｓｕｂｐｉｘｅｌ）に分割された液晶ディスプレイを開示している。これらの公知のデバイスにおけるアドレシング配列は多層電極構成を用いて、グレーレベルを達成するようにサブ画素のアドレシングを制御する。
【０００３】
ＵＳ  ５  ６０８  ５５６は、より広い視角を提供することを目的とした液晶ディスプレイを開示している。１つの基板上の多層電極構成は、通常、放射状電場成分を垂直電場に提供し、液晶分子のスイッチされた配向を画素に亘って変化させる。
【０００４】
ＥＰ  ０  ７４９  ０２９は、通常電場が基板に対して平行である液晶ディスプレイを開示している。両方ともデバイスの下部基板上に配置された共通の電極と画素電極との間に電場が生成される。
【０００５】
単位相回折格子技術（ｐｈａｓｅ−ｏｎｌｙ  ｇｒａｔｉｎｇ  ｔｅｃｈｎｉｑｕｅ）を用いる回折型デバイスがＧＢ  ２  ３１３  ９２０およびＥＰ  ０  ８１１  ８７２に開示されている。このようなデバイスについてのアドレシング構成は、英国特許出願番号９７０２０７６．２、９７０９４６７．６、９７１２１３４．７および９７１６１１２．９に開示されている。このようなデバイスは高解像度の電極の使用を必要とし、高い輝度および優れたコントラスト比を提供する投影ディスプレイでの使用に適している。
【０００６】
ＵＳ−Ａ−５  １８２  ６６５は、１対の相互指電極（ｉｎｔｅｒ−ｄｉｇｉｔａｔｅｄ  ｅｌｅｃｔｒｏｄｅ）からなる電極層を含む液晶デバイスを開示している。逆符号の電圧を２つの相互指電極に印加することによって、液晶層における回折格子を規定することが可能である。ＵＳ−Ａ−５  １８２  ６６５の別の実施形態において、電極層は、連続する下部電極層上に配置された櫛形状の上部電極層からなり、２つの電極層に逆符号の電圧を印加することによって、液晶層内の回折格子を規定することができる。
【０００７】
ＷＯ  ８９／１２０３３は、膜の伝導率または光学的特性に悪影響を与えずに導電膜の物理的強度を向上させることを目的としている。これは、透明絶縁層および透明導電層を含む透明導電コーティングを開示している。ここで、これらの２層は実質的に同じ屈折率を有する。透明導電コーティングは任意の所望の厚さおよび任意の所望の導電率を有するように設定され得る。コーティングの光学的特性は、２つの層を結合した厚さによって決定され、２つの層の屈折率が等しくなるように提供される。
【０００８】
ＥＰ−Ａ−０  ８２３  ６５４は反射型液晶デバイスを開示している。このデバイスにおいて、下部基板上の走査電極は金属であり、反射性で拡散性の上部表面を備えている。
【０００９】
ＵＳ  ５  ７３７  ０５０は、隣接する画素間のクロストークを防ぐために、液晶ディスプレイデバイスの光基板の散乱を低減することを目的としている。これは、ＩＴＯ層上に配置された誘電膜からなる「反射防止対向電極」を開示している。ＩＴＯ層は電極として機能し、誘電膜は基板と電極との界面に発生する反射を低減する。これはまた、誘電膜、ＩＴＯ層、および第２の誘電膜からなる反射防止対向電極も開示している。各誘電膜は、それぞれ低い屈折率、高い屈折率、および低い屈折率を有する３つの誘電層からなる。
【００１０】
【発明が解決しようとする課題】
上述のように、従来、十分の高解像度でスイッチング可能な電極構造を有する液晶デバイスを提供することができなかった。
【００１１】
【課題を解決するための手段】
本発明による液晶デバイスは、第１の基板および第２の基板と、該第１の基板と該第２の基板との間に配置された液晶層と、複数の画素と、を含む液晶デバイスであって、該複数の画素の各々が、該第１の基板上に配置された第１の電極と、  該第１の基板に対応する該第１の電極から電気的に絶縁され、且つ、該第１の電極上に配置された複数の第２の電極であって、該複数の画素の各々に生じた面内電場が減少するように動作される複数の第２の電極と、該第２の基板上に配置された第３の電極とを含み、該複数の第２の電極は、該面内電場の強度が減少し、かつ垂直電場が生じるような形状を有し、該複数の第２の電極は、該面内電場の強度が減少し、かつ該垂直電場が生じるように該第１の電極を部分的に覆っており、該垂直電場は、該第１の基板の面に対して垂直方向に沿って生じる電場であり、該面内電場は、該垂直方向に対して垂直方向に沿って生じる電場であり、このことにより、上記の目的が達成される。
【００１２】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、該複数の第２の電極の少なくとも１つが前記第３の電極に電気的に接続されてもよい。
【００１３】
前記複数の第２の電極が電気的に一体に接続されてもよい。
【００１４】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、該複数の第２の電極が接地電位に電気的に接続されるてもよい。
【００１５】
前記複数の画素が複数の行および複数の列に沿って配置されており、前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、該デバイスは、該複数の行のうちの１つの行に沿った画素に対応する複数の第２の電極に、該１つの行に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスし、または該複数の列のうちの1つの列に沿った画素に対応する複数の第２の電極に、該１つの列に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスするアドレシング手段を更に含んでもよい。
【００１６】
前記複数の画素が複数の行および複数の列に沿って配置されてもよい。
【００１７】
前記複数の画素の各々において、前記複数の第２の電極は、ストライプ状の電極であり、前記複数の第２の電極は、互いに平行に配置されてもよい。
【００１８】
前記複数の第２の電極は、互いに均一な間隔を空けて配置されてもよい。
【００１９】
第３の電極の各々が一列の画素に沿って延び、且つ、一列の画素に共通であり、第１の電極の各々が一行の画素に沿って延び、且つ、一行の画素に共通であり、それにより、パッシブマトリクスアドレシング配列を形成してもよい。
【００２０】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、前記複数の第２の電極は、前記第１の電極に対して、または前記第３の電極に対して実質的に平行に配置されてもよい。
【００２１】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、前記複数の第２の電極は、前記第１の電極に対して実質的に４５°の角度で配置されてもよい。
【００２２】
前記第３の電極が全ての画素に共通であり、前記第１の電極の各々がアクティブ非線形デバイスに接続された画素電極を含み、それにより、アクティブマトリクスアドレシング配列を形成してもよい。
【００２３】
前記複数の画素が複数の行および複数の列に沿って配置されており、前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、前記複数の第２の電極は、該複数の行または該複数の列に沿って延びてもよい。
【００２４】
前記複数の画素が複数の行および複数の列に沿って配置されており、前記複数の画素の各々において、前記複数の第２の電極は、前記複数の行に対して実質的に４５°の角度で配置されてもよい。
【００２５】
前記複数の第２の電極が対応する画素の中央領域上を延び、該複数の第２の電極の少なくとも１つには、複数の開口部が形成されてもよい。
【００２６】
前記複数の第２の電極が前記第３の電極に電気的に接続されてもよい。
【００２７】
前記複数の第２の電極が接地電位に電気的に接続されてもよい。
【００２８】
他の画素の第２の電極から独立して、１つの画素の第２の電極にアドレスするためのアドレシング手段を更に含んでもよい。
【００２９】
前記複数の画素が複数の行および複数の列に沿って配置されてもよい。
【００３０】
前記複数の画素が複数の行および複数の列に沿って配置されており、該デバイスは、該複数の行のうちの１つの行に沿った画素に対応する複数の第２の電極に、該１つの行に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスし、または該複数の列のうちの1つの列に沿った画素に対応する複数の第２の電極に、該１つの列に沿った画素に対応する複数の第２の電極とは異なる複数の第２の電極から独立してアドレスするアドレシング手段を更に含んでもよい。
【００３１】
前記複数の第２の電極が対応する画素の実質的に全領域上を延びてもよい。
【００３２】
前記第３の電極の各々が一列の画素に沿って延び、且つ、一列の画素に共通であり、前記第１の電極の各々が一行の画素に沿って延び、且つ、一行の画素に共通であり、それにより、パッシブマトリクスアドレシング配列を形成してもよい。
【００３３】
前記第３の電極が全ての画素に共通であり、前記第１の電極の各々がアクティブ非線形デバイスに接続された画素電極を含み、それにより、アクティブマトリクスアドレシング配列を形成してもよい。
【００３４】
前記複数の第２の電極上に配置された第１の電気的絶縁層を更に含んでもよい。
【００３５】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しくしてもよい。
【００３６】
前記第１の電極と前記複数の第２の電極との間に配置された第１の電気的絶縁層を更に含んでもよい。
【００３７】
前記第１の電気的絶縁層が、前記複数の第２の電極の屈折率に実質的に等しい屈折率を有してもよい。
【００３８】
前記複数の画素の各々において、前記複数の第２の電極は、互いに間隔を空けて配置されており、前記デバイスが該複数の第２の電極上に配置された第１の電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しくてもよい。
【００３９】
前記複数の第２の電極が対応する画素の中央領域上を延び、該複数の第２の電極の少なくとも１つには、複数の開口部が形成されており、前記デバイスが該複数の第２の電極上に配置された第１の電気的絶縁層を更に含み、該第１の電気的絶縁層の屈折率が該複数の第２の電極の屈折率に実質的に等しくてもよい。
【００４０】
前記複数の第２の電極が対応する画素の実質的に全領域上を延びてもよい。
【００４１】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化されてもよい。
【００４２】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化されてもよい。
【００４３】
前記複数の第２の電極が透明であり、前記第１の電気的絶縁層が平坦化されてもよい。
【００４４】
前記第１の基板上に配置された波長板を更に含んでもよい。
【００４５】
前記波長板が前記第１の電極と前記複数の第２の電極との間に配置された第１の電気的絶縁層を含んでもよい。
【００４６】
前記波長板が、前記複数の第２の電極上に配置された第１の電気的絶縁層を含んでもよい。
【００４７】
前記第１の基板上に配置された反射体を含んでもよい。
【００４８】
前記反射体が誘電性の反射体を含んでもよい。
【００４９】
前記反射体が前記第１の電極を含んでもよい。
【００５０】
前記反射体が前記複数の第２の電極を含んでもよい。
【００５１】
前記第１の基板上に配置された反射体を更に含み、該反射体が前記複数の第２の電極を含み、前記第１の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に等しく、ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長であり、ｎが該第１の電気的絶縁層の屈折率であってもよい。
【００５２】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、該第１の電極および該複数の第２の電極が反射電極であってもよい。
【００５３】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、該第１の電極および該複数の第２の電極が反射電極であってもよい。
【００５４】
前記第１の電気的絶縁層が厚さｄ2および屈折率ｎ2を有し、該第１の電極が屈折率ｎ1を有する第２の電気的絶縁材料によって覆われ、基板に対応する上部表面が少なくとも該第１の電気的絶縁層の上部表面と同じ高さであり、該第１の電気的絶縁層の上部表面から該第１の電極までの深さｄ1がｎ1ｄ1＝ｎ2ｄ2を満たし、該第１の電極および該複数の第２の電極が反射電極であってもよい。
【００５５】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置されてもよい。
【００５６】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置されてもよい。
【００５７】
前記第２の電気的絶縁材料が前記第１の電気的絶縁層上に配置されてもよい。
【００５８】
前記第１の基板に対応する前記第１の電極の間のギャップの下に配置された反射電極を更に含み、第１の電極および反射電極が屈折率ｎを有する電気的絶縁材料内に配置され、該反射電極が該第１の電極の下の（２ｍ＋１）λ／２ｎに実質的に等しい深さに配置され、ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長であってもよい。
【００５９】
前記第１の電極の間のギャップ上に配置された前記複数の第２の電極が反射型であり、該第１の電極の間のギャップ上に配置されない前記複数の第２の電極が透明であり、該第１の電極と該複数の第２の電極との間に配置された前記第１の電気的絶縁層が（ｍ＋１）λ／２ｎに実質的に等しい厚さを有し、ｍがゼロより大きいまたはゼロに等しい整数であり、λが光放射の波長、ｎが該第１の電気的絶縁層の屈折率であってもよい。
【００６０】
前記波長λが５５０ナノメートルに実質的に等しくてもよい。
【００６１】
前記波長λが５５０ナノメートルに実質的に等しくてもよい。
【００６２】
前記波長λが５５０ナノメートルに実質的に等しくてもよい。
【００６３】
前記複数の第２の電極は透明であり、前記第１の電極が反射型であり、複数の位相補償部材が、該複数の第２の電極間のギャップに対する位置決めを行って該第１の電極上に配置され、該位相補償部材を光が通過することによって生じる光学位相差が、該複数の第２の電極を光が通過することによって生じる光学位相差に実質的に等しくてもよい。
【００６４】
前記位相補償部材が前記第１の電極上に配置されてもよい。
【００６５】
前記第１の基板上に配置された反射体をさらに有し、該反射体は前記複数の第２の電極を有し、前記第１の電気的絶縁層の厚さが（２ｍ＋１）λ／２ｎに実質的に等しく、ｍがゼロより大きいかまたはゼロに等しい整数であり、λが光放射波長であり、ｎが該第１の電気的絶縁層の屈折率であり、前記第１の電極および該複数の第２の電極は反射電極であってもよい。
前記第１の電極の各々が一列の画素に沿って延び、且つ、該一列の画素に共通であってもよい。
前記複数の第２の電極の各々が一列の画素に沿って延び、該複数の第２の電極の各々には、複数の開口部が形成されてもよい。
前記第１の基板と前記第２の基板との間には、複数の概して離散的な電場群が生じており、該複数の概して離散的な電場群は、前記垂直電場を含んでもよい。
該複数の概して離散的な電場群は、前記面内電場を含み、前記第１の電極と前記複数の第２の電極とは、該面内電場を最小化するように構成されてもよい。
前記複数の画素の各々は、単位相回折モードと非回折モードとの間で切り替え可能であってもよい。
本発明による液晶デバイスは、第１の基板および第２の基板と、該第１の基板と該第２の基板との間に配置された液晶層と、複数の画素と、を含む液晶デバイスであって、該複数の画素の各々が、該第１の基板上に配置された第１の電極と、該第１の基板に対応する該第１の電極から電気的に絶縁され、且つ、該第１の電極上に配置された複数の第２の電極と、該第２の基板上に配置された第３の電極とを含み、該複数の第２の電極は、該面内電場の強度が減少し、かつ垂直電場が生じるような形状を有し、該複数の第２の電極は、該面内電場の強度が減少し、かつ該垂直電場が生じるように該第１の電極を部分的に覆っており、該垂直電場は、該第１の基板の面に対して垂直方向に沿って生じる電場であり、該面内電場は、該垂直方向に対して垂直方向に沿って生じる電場であり、このことにより、上記の目的が達成される。
前記第１の電極の各々が一列の画素に沿って延び、且つ、該一列の画素に共通であってもよい。
前記複数の第２の電極の各々が一列の画素に沿って延び、該複数の第２の電極の各々には、複数の開口部が形成されていてもよい。
前記第１の基板と前記第２の基板との間には、複数の概して離散的な電場群が生じており、該複数の概して離散的な電場群は、前記垂直電場を含んでもよい。
該複数の概して離散的な電場群は、前記面内電場を含み、前記第１の電極と前記複数の第２の電極とは、該面内電場を最小化するように構成されていてもよい。
前記各画素は、単位相回折モードと非回折モードとの間で切り替え可能であってもよい。
【００６６】
本明細書中で使用する「アクティブ非線形デバイス」という言葉は、例えば、薄膜トランジスタ（ＴＦＴ）等の３端子スイッチ、ならびに、薄膜ダイオード（ＴＦＤ）または金属−絶縁体−金属（ＭＩＭ）デバイス等の２端子非線形デバイスのことである。
【００６７】
以下、作用を説明する。
【００６８】
本発明の液晶デバイスは、複数の画素の各々が、第１の基板上に配置された第１の電極と、第１の基板に対応する第１の電極から電気的に絶縁され、且つ、第１の電極上に配置された第２の電極と、第２の基板上に配置された第３の電極と、を含むので、液晶材料を非常に高い解像度でスイッチングできる電極構造を提供することができる。
【００６９】
このような構造によって、基板に対して実質的に垂直で且つ実質的に「正方形」のプロフィールからなる電場プロフィールを良好な電極ピッチ（例えば１０マイクロメートル未満）で生成することができる。所定のＮＬＣ、ＦＬＣおよびＡＦＬＣ液晶モードのスイッチングが高い解像度で達成され得る。所定のリソグラフィー形状サイズについて、および、単層電極構造を有する公知のデバイス（例えばＧＢ  ２  ３１３  ９２０およびＥＰ  ０  ８１１  ８７２に開示されているデバイス）と比較した場合、二層電極構造によって高い解像度での液晶スイッチングが達成され得る。
【００７０】
所定のリソグラフィー形状サイズについて単一マーク−スペース比として規定された最も高い解像度の単層電極構造と比較した場合、二層電極構造はより高い解像度の液晶レスポンスについて改良された電場の形状を提供する。例えば、２マイクロメートル程度のピッチはＮＬＣおよびＦＬＣで達成され得る。公知のタイプの単層電極構成は、同じピッチを達成するために相互指電極を備える必要があり、電場の形状は、非常に高い解像度のリソグラフィー法を用いない限り、二層構造によって生成される電場の形状と等しくならない。
【００７１】
本発明の電極構造は、薄膜トランジスタ（ＴＦＴ）の背面および大規模集積回路（ＬＳＩ）の背面等のアクティブマトリクスアドレシング構成ならびにパッシブマトリクスアドレシング構成と物理的且つ電気的に互換性を有する。例えば、この電極構造は、反射型ＴＦＴの背面で、高い効率の開口率が得られる。また、ＮＬＣ、ＦＬＣおよびＡＦＬＣで、大きな角度の回折液晶デバイスを形成することができる。更に、画素間ギャップスイッチングの改良された制御が、高い解像度の液晶ディスプレイにおいて達成され得る。また、よりコンパクトな画素レイアウトが得られる画素記憶容量を提供するために、本発明の電極構造が使用され得る。このようにして、回折型液晶空間光モジュレータが投影ディスプレイに提供され得る。
【００７２】
【発明の実施の形態】
図１は、パッシブアドレスされた透過性液晶デバイスの２つの隣接する画素ＡおよびＢを示す。デバイスは例えば行および列として構成されたこのような画素のレギュラーアレイを含む。デバイスは、例えば、単位相回折モードと非回折モードとの間の画素のスイッチングに基づく投影ディスプレイにおいて、空間光モジュレータまたはディスプレイとして使用され得る。デバイスは、例えばガラス板から形成された第１の基板１および第２の基板２を含む。基板１は、例えばインジウム−錫酸化物（ＩＴＯ）から形成された透明電極３を含む電極構成を担持する。電極３は平行ストライプ状列電極として構成され、平行ストライプ状列電極のそれぞれがその列内の画素に共通である。画素Ａは列データドライバ（図示せず）からのデータｎを受け取り、それに対して、画素Ｂはドライバからのデータｎ＋１を受け取ることが図示されている。
【００７３】
電極３は、スピンコーティングによって電極３上に形成されたポリイミド等の絶縁材料の層を含む絶縁体４に埋め込まれる。しかし、他の材料、ならびにシリコン二酸化物でのスピンコーティング、シリコン二酸化物の化学気相成長（ＣＶＤ）、およびシリコン窒化物のＣＶＤ等の形成技術が使用され得る。電極３は、要求される抵抗率および透過率によって決定される厚さを有し、通常２０ナノメートルの厚さである。絶縁体４は、電気絶縁を提供するのに十分な厚さからなり、通常１００ナノメートルと２００ナノメートルとの間の厚さである。
【００７４】
第２の「指」電極５は絶縁体４の上部表面上に形成される。電極５は透明であり、２０ナノメートルのオーダーの厚さのＩＴＯからも形成され得る。第２の電極５は、デバイスの横方向の範囲に延びるストライプ平行均一間隔電極として形成され得る。第２の電極５のピッチは画素ＡおよびＢの横方向のピッチよりもかなり狭い。通常、横方向の画素ピッチは第２の電極５の横方向の画素ピッチの少なくとも３倍である。例えば、横方向の画素ピッチは２８マイクロメートルであり得、第２の電極の横方向のピッチは７マイクロメートルであり得る。しかし、好適なピッチの範囲はリソグラフィーの制限および所望のデバイスサイズによってのみ制限される。（「横方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向（ｌａｔｅｒａｌ）」は図２に示すように配向された画素を指す。）
電極５および絶縁体４は、基板１と２との間の層の形態の液晶７を配向させるための配向層６によって覆われる。配向層または配向膜６は、約１００ナノメートルの厚さを有する層を形成するための、スピンコート処理され、且つ、約２５０℃でイミド化されたポリイミドを含み得る。液晶７は、例えば、ＮＬＣ、ＦＬＣまたはＡＦＬＣであり得る。
【００７５】
好適なＮＬＣはＭｅｒｃｋのＥ７である。これは、スーパーツイステッドネマチックパッシブアドレスモードまたは双安定ツイステッドネマチックパッシブアドレスモードで使用され得る。パッシブマトリクスアドレシングに適したＦＬＣの一例はＨｏｅｃｈｓｔのＳＣＥ８であり、パッシブマトリクスアドレシングに適したＡＦＬＣはＣｈｉｓｓｏ  ＣｏｒｐｏｒａｔｉｏｎのＣＳ４０００である。
【００７６】
アクティブマトリクスアドレシングを用いる、本発明の更なる実施形態を以下に説明する。アクティブマトリクスアドレシングに適したＮＬＣはＭｅｒｃｋのＺＬＩ−４７９２である。上述のＦＬＣであるＨｏｅｃｈｓｔのＳＣＥ８は、アクティブマトリクスデバイスでの使用にも適している。アクティブマトリクスアドレシングにおそらく適しているＡＦＬＣは、Ｓ．Ｓ．Ｓｅｏｍｕｎらの”Ｅｌｅｃｔｒｏｏｐｔｉｃｓ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ａ  Ｂｉｎａｒｙ  Ｍｉｘｔｕｒｅ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ａｎｄ  Ａｎｔｉ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｃｈｉｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  ｓｈｏｗｉｎｇ  Ｔｈｒｅｓｈｏｌｄｌｅｓｓ  Ｓ−ｓｈａｐｅｄ  Ｓｗｉｔｃｈｉｎｇ”，  Ｔｈｉｒｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｄｉｓｐｌａｙ  Ｗｏｒｋｓｈｏｐ，  Ｌｃｐ  １−４  （１９９９）  Ｐ６１−６４によって説明される無限（ｔｈｒｅｓｈｏｌｄｌｅｓｓ）ＡＦＬＣ  ＭＬＣ００７６である。
【００７７】
上記の液晶モードについて、ＢＴＮおよびＦＬＣがバイナリモードを提供し、それに対して、他のものはアナログモードを提供する。しかし、同時継続出願の英国特許出願番号第９７１２１３４．７に説明されているように、アナログモードでＢＴＮおよびＦＬＣを使用することも可能である。
【００７８】
基板２は、例えばＩＴＯから形成され且つ通常１００ナノメートルの厚さを有する第３の透明電極８をその上に形成して有する。電極８は電極３と同じであるが、デバイスの横方向に延び、行電極を形成する。行電極の各々はその行内の画素に共通である。電極８は、ストローブ信号を電極８に供給するストローブ信号生成器（図示せず）に接続され、その行についての最新の映像データで各行の画素をリフレッシュする。このタイプのパッシブマトリクスアドレシング構成は周知であり、従って詳細には説明しない。
【００７９】
電極８は、液晶７を配向させる配向層または配向膜９によって覆われる。配向層９は配向膜６と同じ方法で形成され得、続いて、ラビングプロセスで処理され、要求される方向の液晶配向を提供する。
【００８０】
各画素の範囲は、第１の「データ」電極３と第３の「ストローブ」電極８との交差部またはオーバーラップ部によって規定される。第１の電極３の各々は画素の範囲に亘って横方向に連続する。同様に、電極８の各々は画素の横方向の範囲に亘って連続する。（「横方向（ｔｒａｎｓｖｅｒｓｅ）」「横方向（ｌａｔｅｒａｌ）」という語句は、図２に示すように配向された画素を指す）。図１は、オフ状態の画素Ａおよびオン状態の画素Ｂを模式的に示す。
【００８１】
図１および図２に示すように、画素ＡおよびＢはパッシブマトリクス技術を用いてアドレスされる。第２電極または指電極５は一緒に接続され、接地される。第１の電極３はデータ信号を受け取り、第３の電極８はストローブ信号を受け取る。電極１および８に供給されるデータおよびストローブ信号のタイプは、デバイスで使用される特定的な液晶モードに依存する。ストローブ信号およびデータ信号は、電極３がストローブ信号を受け取り、電極８がデータ信号を受け取るように交換され得る。図２において、指電極５はデータ電極（第３の電極）に対して平行になるように図示されているが、第１の電極および第３の電極に対していかなる方向も取り得る。
【００８２】
図３から図５は、３つの異なる電極構造の状態で得られる等電位を示す。図３に示す電極構造は、下部電極の構成がマーク−スペース比（電極：電極ギャップ）が１である均一間隔平行ストライプ電極１０および１１を含む従来の単層タイプである。別のストライプ電極１０は、同じ電圧（図３に示す接地電位）になるように上部電極８に接続される。残りのストライプ電極１１は、一体に接続され、且つ、電極８および１０に対して適切なバイアス電圧に維持される。
【００８３】
図３に示す構成から得られる等電位を１２に示す。この構成は横方向に広がる電場を生成し、所望の垂直方向の電場成分のみならず、比較的幅広い領域に亘る面内電場成分を生成する。従って、電極マーク−スペース比は１に等しいが、電場パターンのマーク−スペース比、要するに、得られた液晶スイッチングプロフィールのマーク−スペース比は１からは程遠い。電極１０と１１との間のギャップで電場が適切に制御されないために、このような結果となる。
【００８４】
図４に示すように、電場プロフィールは、電極１０および１１のマーク−スペース比を修正することによって向上され得、電極１０と１１との間のギャップの幅が狭くなる。図４は、電極１０および１１がギャップの３倍の幅を有し、つまりマーク−スペース比が３である場合を示す。この場合、電場プロフィールのマーク−スペース比は１にずっと近付き、等電位１３のプロフィールは、面内電場がより小さな領域に制限されるようになっている。しかし、ピーク電場はかなり大きい。面内電場領域の幅と面内電場の強度との間、および液晶材料の電気特性と粘弾特性との間にはトレードオフがある。図３および図４は電極の幅が要求される電場プロフィールのマーク−スペース比について最適化され得るが、所定のリソグラフィーラインの幅について、得られる格子ピッチをより広く取る必要がある。
【００８５】
図５は、図１および図２に示す電極構造についての等電位１４を示す。電極３および指電極５を含む二層電極構造は、電極１０と１１との間のギャップがゼロになり電極のマーク−スペース比が無限小である場合を限界として、図４の単層電極構造から得られる電場プロフィールを提供する。指電極を交互にバイアスする必要が除去され、二層電極構造について、最小のリソグラフィー形状サイズが２の因数ごとに増加する。従って、電極のリソグラフィー法の解像度が同じ物について、より高い解像度の液晶スイッチングが達成され得る。従って、図１および図２に示す二層電極構造で、電場パターンおよび得られた液晶スイッチプロフィールのマーク−スペース比が１により近づき、より「正方形」に近い電場プロフィールが達成される。
【００８６】
面内電場は、液晶７をディスプレイ効率またはスイッチング速度が低下し得る望ましくない構成にスイッチさせ得る。図６は、この効果が実質的に低減されるデバイスを示す。図６のデバイスは、絶縁体１５が配向層６と絶縁体４および電極５との間に層として形成される点で図１のデバイスとは異なる。例えば、絶縁体１５はポリイミド等の適切な材料でスピンコート法によって形成され得る。
【００８７】
図７は、図６に示すデバイスについての電場ベクトル１６を示す。最も高い密度の等電位を有し、最も高い面内電場を有する１７等の領域は、液晶７の面内スイッチングについての性向を実質的に低減するように絶縁体１５に制限される。結果的に、液晶７の異なるようにスイッチされた状態の領域の間に通常発生するドメインエッジ欠陥またはツイスト境界線が減少する。
【００８８】
電極５によって引き起こされる回折の影響はデバイスの性能を低下させ得る。デバイスがディスプレイとして使用される場合、このことが輝度および／またはコントラスト比を低下し得る。この影響を低減するために、電極５は、電極５の材料に屈折率が適合するＩＴＯ等の材料を絶縁体１５に用いることにより「光学的に埋め込まれる」。また、絶縁体１５の表面を平坦化することにより、光学的回折の影響を更に低減する。層１５は、研磨、リフロー平坦化ポリマー材料の使用、リフロー平坦化材料の使用に続くエッチバック、スパッタ成長、およびスパッタエッチ技術によって平坦化され得る。
【００８９】
それに対して、これまでに説明した実施形態は透過型であるが、以下に説明する実施形態は反射型である。従って、図８には第１の電極３が反射型である点で図１に示すデバイスとは異なるパッシブアドレス型の液晶デバイスを示す。例えば、電極３は銀または反射性の高い別の金属から形成され得る。あるいは、または、更に、絶縁体４は絶縁性反射型誘電性多層スタックから形成され得る。誘電性スタック内の反射電極３と比較的少ない数の層とを組み合わせることが、全体の厚さを制限するのに有利である。
【００９０】
図９に示すデバイスは、波長板１５’が配向層６および指電極５との間に形成される点で図８に示すデバイスとは異なる。このような波長板は、所定の液晶モードに有利であり得る。
【００９１】
波長板１５’は液晶反応性メソゲンから形成され得る。波長板１５’を形成するために、絶縁体４および指電極５は、例えば配向層６と同じタイプの配向層または配向膜１８で覆われる。配向層１８は、反応性メソゲンでスピンコーティングされ、次に反応性メソゲンは配向層６を形成する前に硬化される。
【００９２】
反応性メソゲン波長板１５’は絶縁体であり、図６の絶縁体１５を参照して上で説明した最も高い面内電場を含む「バッファ」層としても機能する。
【００９３】
波長板は反射型デバイスとして示すが、このような波長板は透過型デバイスにも提供され得る。
【００９４】
波長板１５’は、例えば８のオーダーの高い誘電率を有し、通常、例えば８００ナノメートルの厚い層を含む。従って、波長板１５’は、液晶層７と連続してキャパシタンスとして機能する。従って、液晶７に亘って要求される電場を達成するためにより高い画素駆動電圧を提供する必要が生じ得る。
【００９５】
図１０は、層４’が波長板を構成し、層１５が平坦化された絶縁層を含む点で、図９のデバイスと異なるデバイスを示す。波長板４’は、図９の波長板１５’についてこれまでに説明したように形成され得、適切な配向層または配向膜１９を図１０に示す。従って、絶縁層１５はより薄く形成され得るので、要求される駆動電圧は図９に示すデバイスと比較して低減され得る。
【００９６】
図１１は、平坦化絶縁体２０が絶縁体４と配向層１８との間で指電極５上に形成される点で、図９のデバイスと異なるデバイスを示す。絶縁体２０の材料は、指電極５と屈折率が適合し、且つ、その上部表面が平坦化されるので、これまでに説明した回折の影響は低減される。
【００９７】
図１２は、図９に示すデバイスと同じ構造を有するがアクティブマトリクス型である液晶デバイスを示す。従って、平坦化されたアクティブマトリクス回路２１は、デバイスの他のエレメントが形成される前に基板１上に形成される。第１の電極３は、図１３に示すように画素の形状を規定する電極３の形状を有する反射型画素電極を含む。電極８は、全ての画素に共通であり且つ指電極５と共に接地された平面連続電極を含む。電極３の各々は、ビアホールによって、回路２１の下に横たわる駆動回路に接続される。
【００９８】
図１４は、図１２のデバイスの典型的な画素回路を示す。各画素電極３は薄膜トランジスタ２２のソースに接続される。各行の画素のＴＦＴ２２のゲートは一緒に共通のストローブラインまたは走査線に接続される。同様に、各列の画素のＴＦＴのドレインは一緒に共通のデータラインに接続される。
【００９９】
図１２に示す二層電極構造は、各画素においてキャパシタを形成する。特に、図１４においてキャパシタ２３によって模式的に示されるように、各画素の電極３は一平面のキャパシタを形成し、それに対して、画素の指電極５が他の平面を形成する。ＴＦＴディスプレイにおいて、ディスプレイ更新期間中に液晶７に亘って所定の電圧を維持するために、通常、画素キャパシタが電荷蓄積に使用される。電極３および５によって形成されたキャパシタ２３はこの機能を自動的に提供するので、分離したキャパシタは必要としなくてもよく、空間を節約し且つ最大の画素サイズがより小さくなる。電極３および５によって形成されたキャパシタ２３では、補完的なストレージキャパシタを提供する必要を完全に除去するのに十分でないとしても、電極３および５によって形成されたキャパシタ２３が存在するために、必要とされる補完的なストレージキャパシタは従来よりも小さくなる。キャパシタ２３の容量は、画素の液晶容量の容量の約１０倍となるのが好ましく、このことは、絶縁層４の厚さを適切に選択することにより達成され得る。
【０１００】
反射型デバイスの場合、例えば、投影ディスプレイにおいて単位相回折空間光モジュレータとして使用する場合、屈折率の適合した絶縁層１５および１５’を用いた指電極５の平坦化は、最も深刻な望ましくない回折、つまり、意図的に回折された光と同じ角度で発生する回折を排除するかまたは実質的に低減する。しかし画素を規定する電極の境界線は、望ましくない回折のために、入射光の割合についての制御不良を引き起こし得る。パッシブマトリクスデバイスの場合、例えばこれまでに説明したように、通常このような望ましくない回折は、反射電極がストライプ状の形状を有し、且つ、デバイスに関連する投影光学系が望ましくない回折成分を区別するという理由のためだけに、１つの方向に発生する。アクティブマトリクスデバイスにおいて、一般に反射画素電極３は正方形または矩形であるので、画素境界線における回折は２つの方向に発生する。従って、関連する光学系内で望ましくない回折を区別するのは困難である。
【０１０１】
図１５は、透明指電極５および反射画素電極３を有する典型的なアクティブマトリクスデバイスの画素構造内の光路を示す。（図１５はデバイスの下部基板のみを示し、液晶層および上部基板は図示しない。）指電極５からの回折を更に低減するために、電極３と５との間の距離ｄ１はλ／２ｎ１とほぼ等しくなるのが最適である。ここで、ｎ１は絶縁層４の屈折率、λは通常５５０ナノメートルのオーダーであるディスプレイの設計波長である。
【０１０２】
図１５はまた、反射画素電極３と平坦化されたアクティブマトリクス基板１および２１との間での絶縁層２４の使用を示す。反射型画素間電極２５は、画素電極３の間のギャップ、つまりデバイスの画素間のギャップの下の絶縁層２４に埋め込まれる。このような埋め込み反射電極２５において効果的に望ましくない回折を低減するために、電極２３の下の電極２５の深さｄ２は、（２ｍ＋１）λ／２ｎ１にほぼ等しい。ここで、ｍは負の整数ではなく、光路内の絶縁層４および２４の屈折率は等しいものとみなす。
【０１０３】
ｄ１の値は高反射型電極に適する値であり、それに対して、ｄ２の値は屈折率の適合した膜に埋め込まれた高透過性電極に適する値である。各界面において部分的に反射を行なう透過性指電極について、厚さの最適化は光波伝播解析（ｗａｖｅ  ｐｒｏｐａｇａｔｉｏｎ  ａｎａｌｙｓｉｓ）を用いて計算され得る。
【０１０４】
図１５において、電極３および電極２５によって反射される入射光の光路を、それぞれ２６および２７で示す。
【０１０５】
図１６は、指電極５が反射型で、且つ、電極２５が除去されている点で、図１５に示した構成と異なる構成を示す。（図１６はデバイスの下部基板のみを示し、液晶層および上部基板は図示しない。）例えば、指電極５は銀またはアルミニウムから形成され得る。指電極５は画素電極３の間のギャップを覆うように構成される。光路２６および２８の長さを適合させることにより回折の影響が低減され、２光路の長さの適合は、パッチ２８と比べた光路２６の追加の総光路長を波長の倍数となるように設定することで達成される。このことは、これまでに規定したように、指電極５の下の画素電極３の深さｄを（２ｍ＋１）λ／２ｎ１と等しくすることにより達成され得る。
【０１０６】
図１５および図１６は、指電極５からの望ましくない回折が制限された光学的帯域幅においてのみ抑制される構成を示す。
【０１０７】
図１７は、設計波長に依存せず従ってより幅の広い光学的帯域幅で効果的な、電極５からの望ましくない回折を抑制する構成を示す。（図１７はデバイスの下部基板のみを示し、液晶層および上部基板は図示しない。）図１７の構成は、反射指電極５が屈折率の高いコーティング２９で覆われるという点で、図１６の構成とは異なる。層４および１５の屈折率ｎ１とコーティング２９の屈折率ｎ２との間の十分に大きな差によって、コーティング２９は光路２６と光路２８との間の光路の違いを排除するのに適した厚さを有し得る。回折の影響の抑制はｎ１ｄ１＝ｎ２ｄ２の場合に達成される（ここで、ｄ１はコーティング２９の上部表面から画素電極３までの距離、ｄ２はコーティング２９の厚さである。）。例えば、層４および１５は屈折率がｎ１＝１．５であるポリマーから形成され、コーティング２９は屈折率がｎ２＝２であるシリコン窒化物から形成され、（ｄ１−ｄ２）＝２００ナノメートルである場合、ｄ２は約６００ナノメートルである。
【０１０８】
図１８は、図１のデバイスと同じであるがアドレシング手段３０を更に含むデバイスの模式図である。アドレシング手段３０は、他の列の画素内の指電極から独立して、ある列の画素内の指電極にアドレスし得る。この実施形態は、特にデバイス内の液晶層がＦＬＣである場合に、スイッチング制御を向上するという利点を有する。周知のように、ＦＬＣをスイッチングする１つの方法は、画素を公知の状態に「ブランキング」し、画素を実質的に所望の新たなディスプレイ状態にすることを含む。図１８の実施形態は画素のブランキングを行毎に行うことを可能にし、このことにより、その後に行うグレーレベルの状態の選択の精度を向上し得る。
【０１０９】
図１８は、ある列の画素に対応する第２の電極が他の列に対応する第２の電極から独立してアドレスされる様子を示すが、ある行の画素に対応する第２の電極が、他の行の画素に対応する第２の電極から独立してアドレスされるように、同じく適切に構成され得る。
【０１１０】
本発明の更なる実施形態を図１９に示す。この図は、画素が行および列に構成されるアクティブマトリクスデバイスを示す。しかし、指電極５は行または列の方向に配向されず、行および列の方向に対して実質的に４５°の角度に配置される。
【０１１１】
この実施形態において、画素がオンにスイッチされた場合に液晶内に規定された格子から偏向された光は、下にある画素電極からの偏向によって起こる偏向されたオーダーの両方のセットに対して４５°の角度の平面内にある。行の方向に対する角度が鋭角となるように指電極を配置することによって、望ましくない偏向された光の収集を回避することができる。
【０１１２】
図１９において、指電極を行の方向に対して４５°となるように示すが、この実施形態は４５°の角度に限定されない。指電極と行の方向との間の好適な角度は、使用する光学系に依存する。環状の光源の像の場合、４５°の角度が好適である。しかし、アーク源を使用する場合、アーク源は幾分一次元的であるので、４５°の角度は最高の結果をもたらさない。
【０１１３】
図１９の実施形態において、指電極は全てアースに接続される。しかし、図１９のデバイスに、例えば図１８について説明したアドレシング方法等の他のアドレシング方法を用い得る。
【０１１４】
ストローブ電極およびデータ電極に対する角度を設定して指電極を配置することにより、図１９の教示をパッシブアドレスされた液晶ディスプレイに応用することもまた可能である。
【０１１５】
図１に示したデバイスを参照しながら図１８および図１９のデバイスを説明したが、図１８および図１９の特徴は本明細書中で上述した他のいかなるデバイスにも応用し得る。
【０１１６】
図２０は本発明の更なる実施形態による液晶ディスプレイデバイスについての、下部基板の断面図である。この実施形態は、隣接する画素電極３の間のギャップ上に配置された指電極５’が反射型であり、一方残りの指電極５が透明である点で図１５の実施形態とは異なる。反射指電極５’および透明指電極５の両方が画素電極３上方に約（ｍ＋１）λ／２ｎ１の距離で配置される（ここで、ｍは０、１、２．．．、ｎ１は絶縁層４および１５の屈折率である。）。
【０１１７】
図１５の実施形態を超える本実施形態の利点は、反射指電極５’と画素電極３との間の距離をより正確に制御し得る点にある。それは下部絶縁層４の堆積の均一性にのみ依存し、全体的な平坦性に依存しない。しかし、１つの考え得る欠点は、指電極が２つの別個のステップ（透明指電極５を形成するステップおよび反射指電極５’を形成するステップ）で形成される点にあり、その結果配向およびレジストレーションが困難になり得る。結果として、反射電極５’の考えられ得るミスアライメントを許容するために、反射指電極５’を隣接する画素電極３の間のギャップよりも幅広く形成しなければならない。
【０１１８】
上述の好適な実施形態において、指電極は均一な幅を有し、且つ、実質的に規則正しく間隔を空けられている。しかし本発明はこれに限定されない。図２１は、本発明の別の実施形態による、画素内の指電極の模式的な平面図である。この実施形態はまた、互いに横方向に間隔を開けられた複数の指電極を有する。しかし、この実施形態における指電極５は不規則な幅を有し、隣接する電極間の空間は画素上で変化する。
【０１１９】
この実施形態における指電極は、好適には、疑似ランダム形状を有し、その結果、電極の形状およびスペーシングは、１画素内でおよび１画素ずつの両方で不規則に変化する。指電極によって覆われた画素の面積は、正確に５０パーセントである必要はなく、好適には約４０％から約６０％の範囲である。隣接する指電極は横方向に空間を空けられるが、電極の幅は変化するので、この実施形態において、１画素内のまたは隣接する画素内の隣接する指電極がある一点で互いに接触し得る。
【０１２０】
指電極の端部は、例えば、ランダムウォーク機能によって規定される。不規則におよび／または疑似ランダムに成形された指電極の使用により、１方向への回折よりむしろ散乱を生成する。指電極の端部を規定するランダム機能が重要な要因を有する場合、指示された散乱を得ることができる。
【０１２１】
図２１の指電極は反射型または透明であり得、本明細書中で上述した実施形態のいずれかに応用し得る。
【０１２２】
図２２は本発明の別の実施形態による画素の模式的な平面図である。この実施形態において、１つの第２の電極５’’が画素内に提供される。第２の電極５’’の周囲３１は画素の中央領域を含み、好適には、実質的に画素の全領域を含み、画素の全領域を含み得る。
【０１２３】
複数の開口部３０が第２の電極５’’に形成される。これらの開口部は好適には異なるサイズであり、好適にはランダムな、または疑似ランダムな位置に配置される。開口部のサイズおよび位置は、例えば、乱数発生装置を用いて規定され得る。図２２には円状の開口部を示したが、他の形状を有する開口部も用いられ得る。開口部３０のサイズ、数および位置は、好適には、画素毎に不規則に変化する。電極５’’の「活性領域」、つまり電極の周囲３１内の領域から開口部の領域の合計を引いた領域は、約４０％から約６０％の間の画素領域が好適である。開口部が円形である場合、電極における開口部の直径は好適には１０μｍ未満であり、より好適には５μｍ未満である。
【０１２４】
使用時、図２２の第２の電極は、上述の実施形態の指電極と同様に動作する。第１の電極に電圧が印加される場合、第１の電極および第２の電極５’’の二層構造が、図５を参照して上述した様態で実質的に正方形の電場を生成する。図２２の第２の電極は、面内電場を生成することに向けられたＵＳ  ５  ６０８  ５５６の配向制御電極とは全く異なる。ＵＳ  ５  ６０８  ５５６の配向制御電極の活性領域は画素の周部分のみを覆い、実質的に画素領域上を覆わない。
【０１２５】
隣接する画素の第２の電極が互いに連続することが可能である。例えば、行または列内の画素の第２の電極は互いに連続し得、互いに独立してアドレス可能である第２の電極は各行または各列の画素に対応する。あるいは、第２の電極がディスプレイデバイスの全領域上で連続し得る。あるいは、各画素は独立してアドレス可能な第２の電極を有する。
【０１２６】
図２２の第２の電極５’’はまた、回折よりもむしろ散乱を発生する。
【０１２７】
図２２の第２の電極５’’は反射型または透明であり得、図１９から図２１の実施形態を除いた上述の本発明の実施形態のいずれかに応用し得る。特に、第２の電極は、画素の第２の電極が接地電位に接続される実施形態、または、画素の第２の電極が画素の第３の電極に電気的に接続される実施形態において使用され得る。
【０１２８】
図２１および図２２の第２の電極は任意の従来の方法によって形成される。
【０１２９】
図２３は、本発明の更なる実施形態を示す。デバイスは、例えばガラス板から形成された第１の基板１および第２の基板２を含む。基板１は、例えば金属性電極等の、反射型の第１の電極３（画素電極）を含む電極構造を担持する。（図２３に第１の電極３を１つだけ図示する。）
第１の電極３は、ＳｉＯ２等の絶縁材料の層を含む絶縁体４内に埋め込まれる。絶縁体４は、電気的絶縁を提供するのに十分な深さを有し、通常、１００〜２００ナノメートルの厚さである。
【０１３０】
第２の電極５は絶縁体４の上部表面上に形成される。電極５は透明であり、２０ナノメートルのオーダーの厚さを有するＩＴＯから形成され得る。第２の電極５は、デバイスの横方向の範囲全体を延びるストライプ平行均一間隔電極として形成される。第２の電極５のピッチは、デバイスの画素のピッチよりもかなり狭い。（図２３に１つの画素のみを図示する。）
スタティック４分の１波長板３２は第２の電極５上に配置される。この波長板３２の組成および製造は図９の波長板１５’の組成および製造と同じである。クォーター波長板３２は、基板１と基板２との間の層の形態の液晶７を配向する配向層６によって覆われる。配向層または配向膜６は、任意の従来の配向層を含み得る。液晶７は、例えばＮＬＣ、ＦＬＣまたはＡＦＬＣであり得る。
【０１３１】
例えばＩＴＯから形成された透明の第３の電極８（共通電極）が、上部基板２に配置される。液晶７を配向させる配向層９が、第３の電極８に配置される。
【０１３２】
図２３の実施形態は、位相補償部材３３が提供される点で図９の実施形態とは異なる。これらの部材は、隣接する第２の電極５の間のギャップとのレジストレーションを行った透明のストリップ３３であり、第２の電極に対して実質的に平行に延びる。透明のストリップは、隣接する第１の電極３の間のギャップを通る光の光路内に配置される。この実施形態において、第１の電極３によって反射される全ての光が、透明な第２の電極５または透明なストリップ３３の１つのいずれかを通る。透明なストリップによって引き起こされる光学的な位相差が透明な第２の電極によって引き起こされる光学的位相差に等しい場合、透明なストリップは、透明な第２の電極５によって引き起こされる光路の差を補償する。
【０１３３】
好適には、透明なストリップ３３は第２の電極と同じ材料から形成され、第２の電極と実質的に同じ厚さを有する。これは、透明なストリップによって引き起こされる光学的位相差を透明な第２の電極によって引き起こされる光学的位相差に実質的に等しくなることを確実にする簡単な方法である。
【０１３４】
図２３において、位相補償部材は第１の電極３の上部表面上に配置される。しかしこの位置に限られず、隣接する第１の電極の間のギャップを通る光の光路内に提供されるような別の場所に配置され得る。例えば、位相補償部材は第１の電極３の絶縁層４内に配置され得る（但しこの場合、更なる製造ステップが必要である。）。
【０１３５】
位相補償部材は、本明細書中で上述した第２の電極が透明である実施形態のいずれかに応用し得る。図２３はアクティブマトリクスデバイスを示すが、位相補償部材をパッシブマトリクスデバイスに応用し得る。
【０１３６】
【発明の効果】
上述のように、本発明によると、十分の高解像度でスイッチング可能な電極構造を有する液晶デバイスを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を構成する、パッシブアドレスされた液晶デバイスの２つの画素の断面図である。
【図２】図１に示した画素の概略平面図である。
【図３】公知の電極構成の概略断面図および得られた等電位プロフィールである。
【図４】公知の電極構成の概略断面図および得られた等電位プロフィールである。
【図５】等電位プロフィールを示す、図１に示した二層電極構成の概略断面図を示す。
【図６】本発明の第２の実施形態を構成する、パッシブアドレスされた液晶デバイスの２つの画素の断面図である。
【図７】等電位プロフィールを示す、図６に示したデバイスの概略断面図である。
【図８】本発明の第３の実施形態を構成する、パッシブアドレスされた反射型液晶デバイスの２つの画素の断面図である。
【図９】本発明の第４の実施形態を構成する、パッシブアドレスされた反射型液晶デバイスの２つの画素の断面図である。
【図１０】本発明の第５の実施形態を構成する、パッシブアドレスされた反射型液晶デバイスの２つの画素の断面図である。
【図１１】本発明の第６の実施形態を構成する、パッシブアドレスされた反射型液晶デバイスの２つの画素の断面図である。
【図１２】本発明の第７の実施形態を構成する、アクティブマトリクスアドレスされた反射型液晶デバイスの２つの画素の断面図である。
【図１３】図１３に示した画素の概略平面図である。
【図１４】図１２に示したディスプレイの画素の模式回路図である。
【図１５】図１２に示したデバイスと同じであるが画素電極の下に埋込反射体を更に有する反射型アクティブマトリクスにおける光路を示す部分的な断面図である。
【図１６】反射型指電極を有する反射型アクティブマトリクスにおける光路を示す部分的な断面図である。
【図１７】屈折率の高い膜で覆われた反射型指電極を有する反射型アクティブマトリクスデバイスにおける光路を示す部分的な断面図である。
【図１８】図１に対応するが、本発明の別のアドレシング手段を示す断面図である。
【図１９】本発明の別の実施形態の断面図である。
【図２０】本発明の別の実施形態の断面図である。
【図２１】本発明の別の実施形態の平面図である。
【図２２】本発明の別の実施形態の平面図である。
【図２３】本発明の別の実施形態の断面図である。
【符号の説明】
１  基板
２  基板
３  電極
４  絶縁体
５  指電極
６  配向膜
７  液晶
８  電極
９  配向膜
【図１】
0003599601.tif 000002
【図２】
0003599601.tif 000003
【図３】
0003599601.tif 000004
【図４】
0003599601.tif 000005
【図５】
0003599601.tif 000006
【図６】
0003599601.tif 000007
【図７】
0003599601.tif 000008
【図８】
0003599601.tif 000009
【図９】
0003599601.tif 000010
【図１０】
0003599601.tif 000011
【図１１】
0003599601.tif 000012
【図１２】
0003599601.tif 000013
【図１３】
0003599601.tif 000014
【図１４】
0003599601.tif 000015
【図１５】
0003599601.tif 000016
【図１６】
0003599601.tif 000017
【図１７】
0003599601.tif 000018
【図１８】
0003599601.tif 000019
【図１９】
0003599601.tif 000020
【図２０】
0003599601.tif 000021
【図２１】
0003599601.tif 000022
【図２２】
0003599601.tif 000023
【図２３】
0003599601.tif 000024