(57)【特許請求の範囲】
【請求項１】
光デバイスや電子デバイスを作り込んだ基板上に、低速信号を扱う電気配線層と、高速信号を扱う光入出力構造を持つ光配線層が搭載され、該光入出力構造は、前記基板裏面に光反射部として形成されたエアー用スペース若しくはエッチングにより形成された結晶面である光路変換手段により該光デバイスと光学的に接続されたことを特徴とする半導体装置。
【請求項２】
光デバイスや電子デバイスを作り込んだ基板上に、低速信号を扱う電気配線層と、高速信号を扱う光入出力構造を持つ光配線層が搭載され、該光入出力構造は、該光配線層に作製された集光作用のある微小ミラーである光路変換手段により該光デバイスと光学的に接続されたことを特徴とする半導体装置。
【請求項３】
該光配線層は、シングルモード光導波路を有し、該導波路は分岐を有することを特徴とする請求項１又は２記載の半導体装置
【請求項４】
該光配線層は、シングルモードの高屈折率差導波路若しくはリッジ型導波路を有し、該導波路は外部の光配線との接続部位にスポットサイズ変換部を持つことを特徴とする請求項１，２又は３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。特に、超高速光通信における信号処理集積回路光入出力構造に関するものである。
【０００２】
【従来の技術】
現在、通信基幹系トラヒックが爆発的に増大している状況の下、きたる超高速大容量通信に備えた様々な研究が進んでいる。
現在の電気インタフェースを用いた信号処理系集積回路においては、４０Ｇｂ／ｓの信号処理が限界であると云われている。
これはパッケージ化された集積回路の電気信号の入出力速度により律速されているものであり、この問題解決する方法として、６０Ｇｂ／ｓ以上の高速信号は光による入出力、それ以下の低速信号は電気信号で入出力を行うことが研究されている。
【０００３】
このような光・電気両方のインタフェースを持つ光・電気融合集積回路（ＯＥＩＣ）には、高速動作可能な面型フォトダイオードを採用したものが実現されており、４０Ｇｂ／ｓでの動作が確認されている。
しかし、受光部が面型構造であることから、図２に示すようなパッケージとなっている。
これはチップの裏面からコリメーターレンズ系（共焦点系）を導入することで、光の入力を行うものである。
しかし、電気配線方向と光配線方向が垂直であるという実装に不利な形態であること、アライメント等の困難さによるコストの上昇などから、新たな接続方法が求められている。
【０００４】
【発明が解決しようとする課題】
本発明は、光・電気融合集積回路の光インタフェースを確立するための手段として、半導体チップの面方向から信号入出力を行っている光インタフェースを、半導体チップの端面方向から信号入出力を行っている電気インタフェースと整合のとれた形態にすること、光ファイバ等のチップ外の光配線との高効率で簡便な接続が可能となる形態にすることを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決する本発明の請求項１に係る半導体装置は、光デバイスや電子デバイスを作り込んだ基板上に、低速信号を扱う電気配線層と、高速信号を扱う光入出力構造を持つ光配線層が搭載され、該光入出力構造は、前記基板裏面に光反射部として形成されたエアー用スペース若しくはエッチングにより形成された結晶面である光路変換手段により該光デバイスと光学的に接続されたことを特徴とする。
上記課題を解決する本発明の請求項２に係る半導体装置は、光デバイスや電子デバイスを作り込んだ基板上に、低速信号を扱う電気配線層と、高速信号を扱う光入出力構造を持つ光配線層が搭載され、該光入出力構造は、該光配線層に作製された集光作用のある微小ミラーである光路変換手段により該光デバイスと光学的に接続されたことを特徴とする。
上記課題を解決する本発明の請求項３に係る半導体装置は、請求項１又は２記載の該光配線層が、シングルモード光導波路を有し、該導波路は分岐を有することを特徴とする。
上記課題を解決する本発明の請求項４に係る半導体装置は、請求項１，２又は３記載の該光配線層が、シングルモードの高屈折率差導波路若しくはリッジ型導波路を有し、該導波路は外部の光配線との接続部位にスポットサイズ変換部を持つことを特徴とする。
【０００６】
【発明の実施の形態】
〔実施例１〕
本発明の第１の実施例として、チップ表面の電気配線層に光配線層を取り込んだチップ概念図を図１に示す。
図１（ａ）は全体外観図であり、図（ｂ）〜（ｄ）は、面型フォトダイオードの下部の拡大図である。
本実施例は、超高速応答の可能な受光素子であるＩｎＰ系面型フォトダイオード（ＰＤ）を光デバイス例として取り上げる。
面型フォトダイオード上部には電極が存在するので、信号光を面型フォトダイオードの下部から入射できるよう光路変換を行うようにしたものである。
【０００７】
図１に示すように、光デバイスや電子デバイスを作り込んだ基板１０上には、低速信号を扱う電気配線層と高速信号を扱う光入出力構造を持つ光配線層を備えた光・電気融合配線層２０が搭載されている。
光・電気融合配線層２０には、面型フォトダイオード５０が実装されると共にクラッドでコアを挟んだ構造の光導波路３０が形成され、この光導波路３０の一端は外部の光ファイバ４０と接続されている。
一方、光導波路３０の他端にはミラー６０が形成され、光ファイバ４０から入力された信号光は、面型フォトダイオード５０の付近まで導かれ、ミラー６０による光路変換により面型フォトダイオード５０の下部まで到達する。
【０００８】
ここで、半導体が高屈折率であることを利用し、チップ裏面における基板１０と空気との界面の反射、若しくは金属膜による反射によって面型フォトダイオード５０に入射させる。
図１（ｂ）に示すように、裏面を筐体に接触させることで、集積回路の放熱が必要な場合、チップ裏面に光反射部としてエアー用のスペース１１を確保しておく。
また、図１（ｃ）に示すように、結晶面を利用したエッチング１２を行えば、光の入射角度を調整することも可能である。
更に、図１（ｄ）のように、金属薄膜に代表される反射膜１３を形成することで、光を導くことも可能である。
特に、光・電気融合集積回路においては、電子回路による発熱が考えられるため、図１（ｂ）に示す構造が有効である。
【０００９】
二つの高屈折率差シングルモード光導波路３０ａ，３０ｂを用いて、３ｄＢカプラ３１を搭載した光分岐機能を持ったチップの概念図を図３に示す。
光ファイバ４０からの信号を一方のシングルモード光導波路３０ａに導けば、３ｄＢカプラ３１で２分岐することができる。
シングルモード光導波路３０ａ，３０ｂは、チップ内に収まるような微小な曲げでの損失が無いよう、高屈折率差の導波路になっている。
リッジ型導波路の場合、空気との屈折率差を利用できるため、更に小さな曲げ構造が可能となる。
このような高屈折率差のシングルモード光導波路の場合、導波路のモードフィールド半径（スポットサイズ：ＳＳ）が光ファイバのそれと比べて小さくなるが、接続部位にスポットサイズ変換器３２を設けることで、接続効率・トレランスを向上させることができる。
【００１０】
ここでは、光配線層に作製する素子として３ｄＢカプラ３２を取り上げたが、ビームスプリッタやフィルタと云ったパッシブ素子も搭載可能で、特にその機能・種類を限定するものではない。
光導波路３０，３０ａ，３０ｂの材料としては、電気配線層に絶縁膜の有機材料（ポリマー）を用いることから、同材料を用いた作製プロセスは当然可能だが、張り合わせ技術を使うことにより、別工程で作製した導波路層をＩＣプロセス終了後に一体化させることもできる。
この場合、導波路材料は半導体・ガラス系材料など、特にポリマーに限らない。
また、面型フォトダイオード５０の電極として、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明電極を用いれば、図４（ａ），（ｂ）に示すようなチップ上面からの直接の入出力が可能である。
図４（ａ）は、面型フォトダイオード５０の上部のミラー６０で入射光を反射させるもの、図４（ｂ）は面型フォトダイオード５０まで垂直方向のコアを作製し、面型フォトダイオード５０まで導波させるものである。
【００１１】
〔実施例２〕
本発明の第２の実施例として、チップ裏面に光配線層を作製したチップ概念図を図５に示す。
図５に示すように、基板１０の上面には、面型フォトダイオード５０、ＦＥＴ等が搭載され低速信号を扱う電気配線層７０が搭載される一方、基板１０の下面には、光導波路３０が形成され高速信号を扱う光配線層８０が搭載されている。
本実施例では、実施例１とは異なり、面型フォトダイオード５０に光導波路３０から直接光を導くことができるので、光路変換には４５度ミラー６０を用いればよい。
【００１２】
ミラー６０の角度は４５度と限定されるものではなく、また、平板型である必要もない。
例えば、光導波路３０から面型フォトダイオード５０までの光学距離が長い場合、光導波路３０から出射する光が拡散し、受光効率が低下することが考えられる。
そこで、図５（ｂ）に示すように、ミラー６０に曲率を持たせることで、集光作用を持つ微小ミラーとすることができる。
実施例１でも取り上げたように、裏面からの放熱が必要な場合、ポリマーのような熱伝導率の低い材料を用いてチップの裏面に光配線層８０を作製すると、この光配線層８０が放熱の障害となるおそれがある。
【００１３】
そこで、図６に示すように、光導波路３０のコアと、光伝搬に必要な厚さのクラッド部分からなる埋込型光配線層８０ａを、基板１０内に埋め込んでしまうことが考えられる。
図６（ａ）は全体斜視図、図６（ｂ）は図６（ａ）中のＡ−Ａ’線断面図、図６（ｂ）は裏面から見た図である。
このように、基板１０内に埋込型光配線層８０ａを埋め込めば、チップ裏面に光配線層８０ａとしてポリマー等熱伝導率の低い材料を用いた場合にも、熱伝導率の低い材料で基板１０が全面的に囲まれることがないので、放熱の問題を解消することができる。
また、図７のように、発熱するデバイス部９０と受光部領域１００が分離できる場合、チップの裏面に放熱用のステップ１２０を作製することもできる。
また、図８のように、筐体１１０にステップ１２０を作製し、基板１０からの放熱効率を上げる方法がある。
【００１４】
複数個の面型フォトダイオードに対しては、図９（ａ）のように各面型フォトダイオード５０にそれぞれ光入力を行うことも可能であるし、実施例１でも取り上げたような導波路分岐等パッシブ機能を持たせることで、図９（ｂ）に示すように、１入力光を異なる面型フォトダイオード５０まで導くことも可能である。
これらの場合でも図７，図８で説明した放熱対策を採れることはいうまでもない。
また、図１０に示すように、電気インタフェースである電気信号線１３０と光インタフェースである光ファイバ４０とを一体化した光・電気融合コネクタ１４０をパッケージ１５０内の光・電気融合集積回路１６０に接続することが可能となり、簡便・安価且つ省スペース化された実装を可能とできる。
【００１５】
尚、本発明では、面型受光・若しくは発光素子を用いた光・電気融合集積回路のチップ表面若しくは裏面に光配線層をモノリシックに作製し、当層内に光路変換構造を持たせることで、光・電気融合集積回路における光インタフェースとしたものであり、光ファイバ等チップ外の光配線とは、チップ端面方向から入出力を行う。
例えば、光ファイバとは突き合わせ接続（ｂｕｔｔ−ｊｏｉｎｔ）による接続が可能であり、チップ外部に特別な光学系を必要とするものではない。
【００１６】
【発明の効果】
以上、実施例に基づいて具体的に説明したように、本発明はチップ上に光配線を導入することで、光・電気融合集積回路における光入出力インタフェースを確立するものである。特に、簡便・安価且つ省スペース化された実装を可能とし、将来の１００Ｇｂ／ｓを超えるような超高速大容量通信に使用される光・電気融合集積回路の実現を拓くものである。
【図面の簡単な説明】
【図１】図１（ａ）はＩＣチップ表面に光配線層がある場合のチップ構造の説明図であり、図１（ｂ）はミラー用エアースペースを確保した部分拡大図、図１（ｃ）はミラー用エアースペースに反射角を制御する構造を持たせた部分拡大図、図１（ｄ）はミラーとして、反射膜を形成した部分拡大図である。
【図２】従来の面型フォトダイオードパッケージの説明図である。
【図３】光配線層にパッシブ機能（カプラによる２分岐）を持たせた構造を示す斜視図である。
【図４】図４（ａ）は透明電極を用いて、上面反射光を面型フォトダイオードに入射する様子を示す概念図、図４（ｂ）は透明電極を用いて、導波光を面型フォトダイオードに入射する様子を示す概念図である。
【図５】図５（ａ）はＩＣチップ裏面に光配線層のある場合のチップ構造の説明図であり、図５（ｂ）は光路変換ミラーに集光作用を持たせた構造図である。
【図６】図６（ａ）はＩＣチップ裏面に埋め込み型の光配線層を作製した構造の鳥瞰図であり、図６（ｂ）はＡ−Ａ’の断面図、図６（ｃ）はＩＣチップを裏面から見た説明図である。
【図７】発熱部と受光部領域が分離できる場合のＩＣチップを端面方向から見た説明図である。
【図８】筐体側に放熱用ステップを作製した場合の概念図である。
【図９】図９（ａ）は複数個の面型フォトダイオードに対する光配線の概念図であり、図９（ｂ）は複数個の面型フォトダイオードに対して、１入力の場合の光配線概念図である。
【図１０】光・電気融合インタフェースの適用概念図である。
【符号の説明】
１０  基板
１１  スペース
１２  エッチング
１３  反射膜
２０  光・電気融合配線層
３０  光導波路
３０ａ，３０ｂ  シングルモード光導波路
３１  ３ｄＢカプラ
３２  スポットサイズ変換部
４０  光ファイバ
５０  面型フォトダイオード（ＰＤ）
６０  ミラー
７０  電気配線層
８０  光配線層
８０ａ  埋込型光配線層
９０  デバイス領域
１００  受光領域
１１０  筺体
１２０  ステップ
１３０  電気信号線
１４０  光・電気融合コネクタ
１５０  パッケージ
１６０  光・電気融合集積回路
【図１】
0003568156.tif 000002
【図２】
0003568156.tif 000003
【図３】
0003568156.tif 000004
【図４】
0003568156.tif 000005
【図５】
0003568156.tif 000006
【図６】
0003568156.tif 000007
【図７】
0003568156.tif 000008
【図８】
0003568156.tif 000009
【図９】
0003568156.tif 000010
【図１０】
0003568156.tif 000011