(57)【特許請求の範囲】
【請求項１】
基板の主面上に、アルニミウム、インジウム、ガリウムおよびホウ素の少なくとも１つを含む窒化物系半導体からなる第１の半導体層を形成する工程と、
前記第１の半導体層上にアルミニウム、インジウム、ガリウムおよびホウ素の少なくとも１つを含む窒化物系半導体からなる第２の半導体層を形成する工程と、
前記第２の半導体層から前記基板に至る割り溝を形成する工程と、
前記割り溝の内面の前記第２の半導体層から前記第１の半導体層までをエッチングして前記第１および第２の半導体層の露出した側面および前記第１の半導体層の露出した底面を形成する工程と、
前記第１の半導体層の露出した底面上に電極を形成する工程と、
前記基板を前記割り溝に沿って前記第１および第２の半導体層とともに分割する工程とを備えたことを特徴とする半導体素子の製造方法。
【請求項２】
前記基板の分割前に前記割り溝に対応する前記基板の裏面の位置に分離線を形成する工程をさらに備えたことを特徴とする請求項１記載の半導体素子の製造方法。
【請求項３】
前記電極の形成後に前記基板の裏面を所定厚さまで研削する工程をさらに備えたことを特徴とする請求項１または２記載の半導体素子の製造方法。
【請求項４】
前記割り溝をダイシングにより形成することを特徴とする請求項１〜３のいずれかに記載の半導体素子の製造方法。
【請求項５】
前記分離線をスクライブにより形成することを特徴とする請求項１〜４のいずれかに記載の半導体素子の製造方法。
【請求項６】
前記第２の半導体層は、発光層を含むことを特徴とする請求項１〜５のいずれかに記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）もしくはＢＮ（窒化ホウ素）またはこれらの混晶等のIII −Ｖ族窒化物系半導体層（以下、窒化物系半導体層と呼ぶ）からなる化合物半導体層を有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
近年では、紫外域に渡る波長領域の光を出射可能な半導体発光素子として、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等の窒化物系半導体発光素子の実用化が進んできている。また、上記のような窒化物系半導体発光素子は、高温下で使用する耐環境電子素子あるいは移動体通信等で使用する高周波ハイパワー電子素子としての応用が期待されている。
【０００３】
ＧａＮ系半導体発光素子の製造の際には、ＧａＮからなる基板が存在しないため、ＧａＮと同じ六方晶系であるサファイア（Ａｌ2 Ｏ3 ）等の絶縁基板上に、有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピタキシャル成長法（ＭＢＥ法）等により、ＧａＮ系半導体層をヘテロエピタキシャル成長させる。この場合、サファイア基板とＧａＮ系半導体層とでは、格子定数が異なる。
【０００４】
従来の赤外光または赤色光を発生する半導体発光素子においては、基板と基板上の各半導体層との結晶方位が一致するため、基板をへき開しやすい面でへき開することにより容易にウエハを個々の素子に分離することが可能である。
【０００５】
一方、ＧａＮ系半導体発光素子において、サファイア基板およびＧａＮ系半導体層はともに（１０-1０）面においてへき開しやすいが、上述のようにサファイア基板とＧａＮ系半導体層とでは格子定数が異なるため、サファイア基板とＧａＮ系半導体層との結晶方位がずれている。したがって、両者の（１０-1０）面が同一平面とならない。また、サファイア基板およびＧａＮ系半導体層は、ともに非常に固い材料であり、モース硬度が９である。以上のことから、ＧａＮ系半導体発光素子においては、へき開によりウエハを個々の素子に分離するのが困難である。
【０００６】
このようなＧａＮ系等の窒化物系半導体素子の製造方法については、特開平７−１３１０６９号および特開平９−１６７８５８号に開示されている。
【０００７】
特開平７−１３１０６９号に示された製造方法においては、まず、サファイア基板の一方の面上に、ｎ型窒化物系半導体層、発光層およびｐ型窒化物系半導体層を順に形成する。次に、所定領域のｐ型半導体層からｎ型半導体層までの一部領域をエッチングし、ｎ型半導体層が露出してなるｎ電極形成領域および第１の割り溝を同時に形成する。このようにして、第１の割り溝をウエハ上に格子状に形成する。
【０００８】
続いて、サファイア基板裏面の第１の割り溝に対応する位置をスクライブし、第２の割り溝を形成する。この場合、第２の割り溝の幅は、第１の割り溝の幅よりも小さくする。
【０００９】
最後に、第１および第２の割り溝に沿ってウエハを個々の素子に分離する。
一方、特開平９−１６７８５８号に示された製造方法においては、まず、サファイア基板の一方の面にｎ型窒化物系半導体層、発光層およびｐ型窒化物系半導体層を順に形成する。次に、所定領域のｐ型半導体層からｎ型半導体層までの一部領域をエッチングし、ｎ型半導体層が露出してなるダイシングライン境界領域を形成する。このようにして、凸状のダイシングラインをウエハ上に格子状に形成する。
【００１０】
続いて、凸状のダイシングラインを認識パターンとし、ダイシングラインの幅よりもやや広いブレードによりダイシングする。このようにして、第１の割り溝を形成する。
【００１１】
最後に、サファイア基板の他方の面において第１の割り溝に対応する位置をスクライブすることにより第２の割り溝を形成するとともに、第１および第２の割り溝に沿って荷重を負荷し、ウエハを個々の素子に分離する。
【００１２】
【発明が解決しようとする課題】
特開平７−１３１０６９号に示された製造方法においては、ｎ電極形成領域と第１の割り溝をエッチングにより同時に形成するため、第１の割り溝の幅が広くなる。このため、第１の割り溝の中央において素子を分離することが困難であり、隣接する素子のいずれかに偏って分離面が形成される。したがって、均一な素子を製造することが困難となり、素子の歩留りが低下する。
【００１３】
一方、特開平９−１６７８５８号に示された製造方法においては、ダイシングの際の認識パターンとなるダイシングラインを形成するために、幅の小さなダイシングライン境界領域をエッチングする必要がある。このような幅の小さな領域のエッチングにおいては、深さを制御することが困難である。このため、隣接する素子間隔を広くし、ダイシングライン境界領域の幅を大きくする等の対策が必要となり、素子の生産性が低下する。
【００１４】
本発明の目的は、分離が容易でかつ歩留りの高い半導体素子の製造方法を提供することである。
【００１５】
【課題を解決するための手段および発明の効果】
本発明に係る半導体素子の製造方法は、基板の主面上に、アルニミウム、インジウム、ガリウムおよびホウ素の少なくとも１つを含む窒化物系半導体からなる第１の半導体層を形成する工程と、第１の半導体層上にアルミニウム、インジウム、ガリウムおよびホウ素の少なくとも１つを含む窒化物系半導体からなる第２の半導体層を形成する工程と、第２の半導体層から基板に至る割り溝を形成する工程と、割り溝の内面の第２の半導体層から第１の半導体層までをエッチングして第１および第２の半導体層の露出した側面および第１の半導体層の露出した底面を形成する工程と、第１の半導体層の露出した底面上に電極を形成する工程と、基板を割り溝に沿って第１および第２の半導体層とともに分割する工程とを備えたものである。
【００１６】
本発明に係る半導体素子の製造方法においては、基板上に第１および第２の半導体層を順に形成し、第２の半導体層から基板に至る割り溝を形成する。その後、割り溝の内面の第２の半導体層から第１の半導体層までをエッチングにより除去し、露出させた第１の半導体層の底面上に電極を形成する。最後に、形成した割り溝に沿って、基板を第１および第２の半導体層とともに分割し、個々の素子に分離する。
【００１７】
上記の半導体素子の製造方法においては、割り溝を形成した後に、エッチングにより電極を形成する領域を露出させる。この場合、割り溝の幅は小さくてよいため、割り溝に沿って、垂直な分離面で素子を分離することができる。したがって、所望の形状および大きさの素子を均一に製造することができる。
【００１８】
また、割り溝を形成する際に損傷を受けた第１および第２の半導体層をエッチングにより除去することができるため、割り溝を形成する際の損傷により素子の特性および信頼性が低下することはない。
【００１９】
以上の点から、高い歩留りで均一な素子を製造することが可能となる。
さらに、電極の形成前に割り溝が形成されるので、割り溝を高精度に位置決めする必要がない。そのため、割り溝の形成の際に、割り溝の位置を特定する認識パターンが不要となり、素子を分離する際の工程が容易になるとともに、隣接する素子の間隔を小さくすることができる。したがって、製造効率および生産性が向上する。
【００２０】
基板の分割前に割り溝に対応する基板の裏面の位置に分離線を形成する工程をさらに備えることが好ましい。これにより、割り溝および分離線に沿った垂直な分離面において、容易に素子を均一に分離することが可能となる。
【００２１】
また、電極の形成後に基板の裏面を所定厚さまで研削する工程をさらに備えることが好ましい。これにより、基板を薄くすることが可能となるため、素子の分離がさらに容易となる。
【００２２】
割り溝をダイシングにより形成してもよい。これにより、所望のパターンの割り溝を容易に形成することができる。また、ダイシングにより損傷を受けた割り溝の内面の第１および第２の半導体層がエッチングにより除去されるため、ダイシングにより素子の特性および信頼性が低下することはない。
【００２３】
また、分離線をスクライブにより形成してもよい。これにより、分離線を容易に形成することができるとともに、割り溝および分離線に沿って均一に素子を分離することができる。
【００２４】
第２の半導体層は、発光層を含んでもよい。この場合、割り溝の形成の際の損傷が除去された発光層を有し、形状および大きさの均一な半導体発光素子を製造することができる。したがって、ばらつきが少なく、特性および信頼性の均一な半導体発光素子を高い歩留りで製造することができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る半導体素子の製造方法を、ＧａＮ系発光ダイオード素子（以下、ＬＥＤチップと呼ぶ）の製造に適用した場合について説明する。
【００２６】
図１は本発明に係る半導体素子の製造方法により製造したＬＥＤチップの断面図であり、図２〜図６は、図１のＬＥＤチップの製造工程を示す断面図である。
【００２７】
図１に示すように、ＬＥＤチップは、サファイア基板１の（０００１）面上に、ＡｌＮからなる低温バッファ層２、アンドープのＧａＮからなる第１の高温バッファ層３、アンドープのＧａＮからなる第２の高温バッファ層４、ｎ−ＧａＮからなるｎ−コンタクト層５、多重量子井戸発光層（以下、ＭＱＷ発光層と呼ぶ）６、アンドープのＧａＮからなる保護層７、ｐ−Ａｌ0.05Ｇａ0.95Ｎからなるｐ−クラッド層８およびｐ−ＧａＮからなるｐ−コンタクト層９が順に形成されている。
【００２８】
上記の半導体層２〜９において、低温バッファ層２は非単結晶の層であり、これ以外の層３〜９は単結晶の層である。
【００２９】
なお、図１のＬＥＤチップにおいて、ｎ型ドーパントとしてはＳｉが用いられており、ｐ型ドーパントとしては、Ｍｇが用いられている。
【００３０】
ＭＱＷ発光層６は、アンドープのＧａＮからなる６つの量子障壁層６ａと、アンドープのＧａ0.65Ｉｎ0.35Ｎからなる５つの量子井戸層６ｂとが交互に積層されてなる多重量子井戸構造を有する。
【００３１】
上記のＬＥＤチップにおいて、ｎ−コンタクト層５は、ｎ−クラッド層としての作用も有する。また、保護層７は、ＭＱＷ発光層６の結晶劣化を防止するための層である。
【００３２】
ｐ−コンタクト層９上には、Ｎｉ膜１０ａおよびＡｕ膜１０ｂが順に積層されてなるｐ側透光性電極１０が形成されている。さらに、ｐ側透光性電極１０上の所定領域にＴｉ膜１１ａおよびＡｕ膜１１ｂが積層されてなるｐ側パッド電極１１が形成されている。
【００３３】
一方、ｐ−コンタクト層９からｎ−コンタクト層５までの一部領域がエッチングされ、ｎ−コンタクト層５が露出している。
【００３４】
露出したｎ−コンタクト層５上に、Ａｌ膜からなるｎ側電極１２が形成されている。
【００３５】
次に、図１のＬＥＤチップの製造方法について説明する。
まず、サファイア基板１をＭＯＶＰＥ装置内に設置する。次に、この装置内において、図２に示すように、サファイア基板１の（０００１）面上に、ＭＯＶＰＥ法（有機金属気相成長法）により、低温バッファ層２、第１の高温バッファ層３、第２の高温バッファ層４およびｎ−コンタクト層５を順に成長させる。
【００３６】
低温バッファ層２の成長時には、基板温度を非単結晶が成長する温度、例えば６００℃に保持する。原料ガスには、ＮＨ3 、トリメチルアルミニウム（ＴＭＡｌ）およびトリメチルガリウム（ＴＭＧａ）を用い、また、キャリアガスには、Ｈ2 およびＮ2 からなり、Ｈ2 の含有率が約５０％のガスを用いる。
【００３７】
このようにして、アンドープのＡｌＮを成長させ、厚さ２０ｎｍの低温バッファ層２を形成する。
【００３８】
第１の高温バッファ層３、第２の高温バッファ層４およびｎ−コンタクト層５の成長時には、基板温度を単結晶が成長する温度、例えば１１５０℃に保持する。この場合、基板温度を１０００〜１２００℃に保持することが好ましい。また、これらの層３〜５の原料ガスには、ＮＨ3 およびＴＭＧａを用い、また、キャリアガスには低温バッファ層２の成長時と同様のガスを用いる。また、ｎ−コンタクト層５のドーパントガスにＳｉＨ4 を用いる。
【００３９】
このようにして、アンドープのＧａＮからなる厚さ８０ｎｍの第１の高温バッファ層３、アンドープのＧａＮからなる厚さ０．４μｍの第２の高温バッファ層４およびｎ−ＧａＮからなる厚さ１．５μｍのｎ−コンタクト層５を順に形成する。この場合、各層３，４，５の成長速度は、それぞれ約０．７ｎｍ／ｓ、約３μｍ／ｈおよび約３μｍ／ｈである。
【００４０】
次に、ｎ−コンタクト層５上に、６つの量子障壁層６ａおよび５つの量子井戸層６ｂを交互に成長させることによりＭＱＷ発光層６を形成し、このＭＱＷ発光層６上に、保護層７を成長させる。
【００４１】
ＭＱＷ発光層６および保護層７の成長時には、基板温度を単結晶が成長する温度、例えば８５０℃に保持する。この場合、基板温度を７００〜１０００℃に保持することが好ましい。また、これらの層６，７の原料ガスには、ＮＨ3 、トリエチルガリウム（ＴＥＧａ）およびトリメチルインジウム（ＴＭＩＮ）を用いる。また、キャリアガスには、Ｈ2 およびＮ2 からなり、Ｈ2 の含有率が約１〜５％のガスを用いる。
【００４２】
このようにして、アンドープのＧａＮからなる６つの厚さ５ｎｍの量子障壁層６ａおよびアンドープのＧａ0.65Ｉｎ0.35Ｎからなる５つの厚さ５ｎｍの量子井戸層６ｂを交互に成長させてＭＱＷ発光層６を形成し、さらに、アンドープのＧａＮを成長させ、厚さ１０ｎｍの保護層７を形成する。この場合、ＭＱＷ発光層６および保護層７の成長速度は、ともに約０．４ｎｍ／ｓである。
【００４３】
さらに、保護層７上に、ｐ−クラッド層８およびｐ−コンタクト層９を成長させる。
【００４４】
ｐ−クラッド層８およびｐ−コンタクト層９の成長時には、基板温度を単結晶が成長する温度、例えば１１５０℃に保持する。この場合、基板温度を１０００〜１２００℃に保持することが好ましい。ｐ−クラッド層８の原料ガスには、ＮＨ3 、ＴＭＧａおよびＴＭＡｌを用い、ｐ−コンタクト層９の原料ガスにはＮＨ3 およびＴＭＧａを用いる。また、ｐ−クラッド層８およびｐ−コンタクト層９のキャリアガスには、Ｈ2 およびＮ2 からなり、Ｈ2 の含有率が約１〜３％のガスを用い、ドーパントガスには、Ｃｐ2 Ｍｇを用いる。
【００４５】
ｐ−クラッド層８およびｐ−コンタクト層９の成長時において、上記のようにキャリアガス中のＨ2 組成を低くすることにより、ｐ型ドーパントを活性化することができる。したがって、この場合においては、従来のようにｐ型ドーパントを活性化するためのＮ2 雰囲気中での熱処理が不要となる。
【００４６】
このようにして、ｐ−Ａｌ0.05Ｇａ0.95Ｎおよびｐ−ＧａＮを順に成長させて、厚さ０．１５μｍのｐ−クラッド層８および厚さ０．３μｍのｐ−コンタクト層９を順に形成する。この場合のｐ−クラッド層８およびｐ−コンタクト層９の成長速度はともに約３μｍ／ｈである。
【００４７】
続いて、刃厚み２５μｍのブレードを有するダイサー装置を用いて、図３に示すように、ｐ−コンタクト層９からサファイア基板１に至る割り溝５０をダイシングにより形成する。これにより、ウエハ上に、割り溝５０が格子状に形成される。
【００４８】
この場合、割り溝５０の底部がサファイア基板１に達するように、割り溝５０の深さは、ウエハ厚み、反り等を考慮して、２０〜３０μｍとすることが好ましい。
【００４９】
ダイシングの際に、割り溝５０の内面の各層２〜９およびサファイア基板１は損傷を受ける。このため、割り溝５０の内面に欠け６１や、割れ６０が生じる。
【００５０】
上記のダイシングの後、図４に示すように、反応性イオンビームエッチング法（ＲＩＢＥ法）等により、割り溝５０の内面をｐ−コンタクト層９からｎ−コンタクト層５までエッチングする。これにより、ｎ−コンタクト層５が露出してなるｎ側電極形成領域５１が形成される。また、ダイシングの際に損傷を受けた割り溝５０の内面の領域が、エッチングにより除去される。
【００５１】
以上の製造工程を経た図４のウエハをｐ−コンタクト層９側から見ると、図５のようになる。
【００５２】
図５に示すように、ウエハ表面には割り溝５０が格子状に形成されている。このような割り溝５０により区画された領域１００が、個々のＬＥＤチップ領域となる。また、ｎ側電極形成領域５１は、ＬＥＤチップ領域の一か所の隅を半弧状に切り欠いた形状となる。
【００５３】
ｎ側電極形成領域５１を形成した後、図６に示すように、ｐ−コンタクト層９上のほぼ全面にわたり、厚さ２ｎｍのＮｉ膜１０ａおよび厚さ４ｎｍのＡｕ膜１０ｂを順に積層し、ｐ側透光性電極１０を形成する。さらに、このｐ側透光性電極１０の所定領域上に、厚さ３０ｎｍのＴｉ膜１１ａおよび厚さ５００ｎｍのＡｕ膜１１ｂを順に積層し、ｐ側パッド電極１１を形成する。また、ｎ側電極形成領域５１上に、厚さ５００ｎｍのＡｌ膜からなるｎ側電極１２を形成する。
【００５４】
なお、ｐ側透光性電極１０、ｐ側パッド電極１１およびｎ側電極１２は、真空蒸着法等により形成する。
【００５５】
このようにして形成したｐ側透光性電極１０およびｎ側電極１２を５００℃で熱処理し、それぞれｐ−コンタクト層９およびｎ−コンタクト層５にオーミック接触させる。
【００５６】
次に、サファイア基板１の裏面側を研削してウエハの厚さを１００μｍにするとともに、割り溝５０に対応する位置をスクライブし、分離線５２を形成する。最後に、ブレーカー装置を用いて分離線５２に沿って加圧し、サファイア基板１を複数のＬＥＤチップに分離する。
【００５７】
なお、研削によりウエハの厚さを１００μｍ前後とすることが好ましい。これにより、割り溝５０および分離線５２に沿って、容易にＬＥＤチップに分離することができる。
【００５８】
上記のＬＥＤチップの製造方法においては、割り溝５０をダイシングにより形成した後、ｎ側電極形成領域５１をエッチングにより形成する。このため、第１の割り溝５０の幅を大きく設定する必要がない。したがって、分離面がいずれかのＬＥＤチップに偏って形成されることはなく、割り溝５０および分離線５２に沿った垂直な分離面において、均等に分離することができる。その結果、格子状の割り溝５０に沿って、均一な形状および大きさのＬＥＤチップを製造することができる。
【００５９】
また、ダイシングにより損傷を受けた各層２〜９、特に、発光に影響を及ぼすＭＱＷ発光層６、ｎ−コンタクト層５およびｐ−クラッド層８の領域を、エッチングにより除去するため、ダイシングによる損傷によりＬＥＤチップの特性や信頼性が低下することはない。
【００６０】
さらに、電極の形成前に割り溝５０を形成するので、割り溝５０を高精度に位置決めする必要がない。したがって、ダイシングの際の位置合わせはウエハの端面を認知する程度でよく、前述のようなダイシングの位置の認識パターンを形成する必要がない。このため、製造効率が向上するとともに、隣接するＬＥＤチップの間隔を小さくできるので、生産性が向上する。
【００６１】
以上のように、本発明に係るＬＥＤチップの製造方法によれば、ＬＥＤチップを高い歩留りで効率よく製造することができる。
【００６２】
なお、上記においては、Ａｌ、ＩｎおよびＧａを含む窒化物系半導体により各層が構成される場合について説明したが、これ以外に、ホウ素を含む窒化物系半導体により各層が構成されてもよい。
【００６３】
上記においては、本発明に係る半導体素子の製造方法をＬＥＤチップの製造に適用した場合について説明したが、本発明に係る半導体素子の製造方法は、半導体レーザ素子やその他の半導体素子の製造にも適用可能である。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の製造方法により製造した発光ダイオード素子の断面図である。
【図２】図１の発光ダイオード素子の製造工程を示す断面図である。
【図３】図１の発光ダイオード素子の製造工程を示す断面図である。
【図４】図１の発光ダイオード素子の製造工程を示す断面図である。
【図５】図４のウエハの平面図である。
【図６】図１の発光ダイオード素子の製造工程を示す断面図である。
【符号の説明】
１  サファイア基板
２  低温バッファ層
３，４  高温バッファ層
５  ｎ−コンタクト層
６  ＭＱＷ発光層
７  保護層
８  ｐ−クラッド層
９  ｐ−コンタクト層
１０  ｐ側透光性電極
１１  ｐ側パッド電極
１２  ｎ側電極
５０  割り溝
５１  ｎ側電極形成領域
５２  分離線
【図１】
0003540643.tif 000002
【図２】
0003540643.tif 000003
【図３】
0003540643.tif 000004
【図４】
0003540643.tif 000005
【図５】
0003540643.tif 000006
【図６】
0003540643.tif 000007