(57)【特許請求の範囲】
【請求項１】
被測定流体が流通する流管内に流れに対向して設けられた渦発生体で発生する渦を、圧力変化を検出素子の変化として検出する渦信号検出センサで検出し、該渦信号検出センサで検出された信号を計測することにより被測定流体の流量又は流速を測定する渦流量計における誤出力防止装置であって、前記渦信号検出センサから出力された信号が所定のトリガレベルを越えたときにパルスを出力するトリガ回路と、該トリガ回路から出力されたパルスを積分する積分回路と、該積分回路で積分された信号を入力信号とし、該入力信号の電圧と予め定められた上限及び下限電圧とを比較しパルス化して出力する２つのコンパレータと、前記トリガ回路から出力されたパルスを計数するカウンタ回路と、前記２つのコンパレータからの両出力パルスを入力し論理演算を行い、前記カウンタ回路における計数値のリセットに係わる信号を出力する論理ＩＣと、前記カウンタ回路における計数値が所定の値に満たない場合に、前記トリガ回路からの出力パルスを出力せず、前記カウンタ回路における計数値が前記所定の値になった場合に、前記トリガ回路からの出力パルスを出力するパルス出力手段とを有し、前記渦流量計は前記パルス出力手段で出力されたパルスを用いて被測定流体の流量又は流速の演算を行うことを特徴とする渦流量計における誤出力防止装置。
【請求項２】
請求項１記載の誤出力防止装置を備えたことを特徴とする渦流量計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、渦流量計における誤出力防止装置及び該装置を備えた渦流量計に関する。
【０００２】
【従来の技術】
一般的に、渦流量計は検出センサからのカルマン渦信号をトリガ回路でトリガして流量信号パルスを得ている。しかしながら、圧縮性流体の流量計測機構においては、流量計の下流側又は上流側に設けた締切弁を閉じて流れを停止する場合にも、気体の如き圧縮性流体によって閉じられた管路内で流体が圧縮・膨張して流体に移動が生じてしまい、流量検出部が流体の移動を検知して、その流量検出部に接続した信号発信部が信号を発信し、あたかも流量を計測した状態になるという不都合がある。この流体揺動（脈動）によるノイズ信号以外には、流体の圧縮性に拘らず、流量停止時等において、配管の振動，電気的ノイズ等のノイズ信号が大きく、そのノイズ信号がトリガレベルも越えた場合でも流量信号としてパルス化され、正常な計測が阻害される場合がある。このとき、渦流量計用の警報装置を設置していた場合には、警報が鳴ってしまうこととなる。
【０００３】
これらの不都合は、渦流量計の如く流量範囲が広く、流体の流速によって流量を積算検出する流量計に顕著に見受けられる。従来の流量計測装置においては、管路内の流量検出部とパルス信号を発生する信号部（トリガ）との間に（シグナルコンディショナ）Ｓ／Ｎ比を高めるため、通常フィルタを配設してあるが、フィルタは流量範囲をカバーするように選定されているので上述の不都合は解消されない。このような現象は、締切弁を開いて連続的に圧縮性流体を流し、その流量を計測しているときには問題ないが、実際に、締切弁は一日の大半が閉じられていることが多いので、圧縮性流体が管路内の脈動を流量として計数してしまう。トリガレベルを拡大することにより、これらのノイズのトリガをある程度抑制することは可能であるが、トリガレベルの拡大により計測できる流量範囲も抑制されてしまう弊害がある。
【０００４】
本出願人は、脈動による計数の状況を観察した結果、極短時間に計数範囲にはいるような信号を発生し、例えば１０秒位の期間を平均するとフィルタの下限周波以下となるという点に着目して、流体の揺動による誤計数を防止する誤計数防止装置を実公昭５３−１４１９９号公報にて提案した。この考案に係る流量計における誤計数防止装置は、管路内の流量検出部に接続してパルス信号を発信する信号発信部と該信号を計数して流量を計数する計数機構との間に蓄積カウンタとタイマを配設することにより、タイマの設定時間内に蓄積カウンタが設定値に達しない場合は、上記より明らかな如く揺動によるパルス信号の発生であるためこの誤パルス信号は遮断されて、計数機構へ送られず、流体の揺動によっては計数機構は積算を開始しないようにして誤計測を防止したことを特徴としている。換言すると、同公報には、ノイズ等による誤出力パルスの周期が一般に不規則であることに注目したデジタルフィルタが記載されている。外部出力の前に、パルスをメモリ機能に入力し、ある設定されたパルスをメモリし、その入力されるパルスの周期がある設定された周期以上であればメモリ内のパルスをリセットさせ、ノイズによる不規則なパルスの出力を防止する機能を備える。
【０００５】
上述の誤計数防止装置のごとき、渦流量計において使用されているデジタルフィルタ回路は、機械的，電気的外乱によるセンサのミストリガをカットし防止する回路であるが、このデジタルフィルタ回路は、一定の周期以上の流量パルスが、連続して一定の数以上検出されなければ後段の回路にパルスを伝達しないというものである。すなわち、このデジタルフィルタ回路は、一定周期以上で連続して入ってこない信号を、ノイズ信号とみなして出力しないので、外乱の影響を受け易い渦流量計には不可欠なものである。
【０００６】
図５は、従来技術による誤出力防止装置及び該装置を用いた渦流量計の構成を示すブロック図である。
ここで説明する従来技術による渦流量計は、被測定流体が流通する渦流量計の流管（測定管）１１と、流管１１内に流れに対向して配設されカルマン渦を発生させる渦発生体１２と、渦発生体１２で発生したカルマン渦の信号を検出する渦信号検出部と、渦信号検出部で検出した信号を変換してパルスを出力する変換器とを備え、このパルスを計測することにより被測定流体の流量又は流速を測定するものとする。振動，流体脈動，電気的ノイズ等のノイズ信号による誤出力を防止するために、この変換器内に誤出力防止装置（誤計数防止装置ともいえる）４０を備えるようにしている。渦信号検出部には渦信号検出センサ１３が、渦発生体１２の下流側であって、渦発生体１２の側面或いは流管１１の内壁に配設されている。渦信号検出センサ１３は、渦発生体１２により発生したカルマン渦列の渦を検出する。渦信号検出センサ１３からのカルマン渦信号を後段で処理することにより流量又は流速が測定されることとなる。
【０００７】
なお、誤出力防止装置４０は、その構成として、渦信号検出センサ１３として流れによる（勿論ノイズによるものも必然的に含むこととなる）圧力変化を検出素子の応力変化として検出する圧電素子，ストレンゲージ等のセンサを用いるものに対応した装置となっている。その他渦信号検出センサ１３としてはシャトルピストンや容量センサ等を検出素子とするものが挙げられるが、いずれの検出素子も圧力変化を検出し、それらの出力（通常、アンプ１４等にて増幅）が検出素子の物理的な変化に相当するような構成となっており、したがって測定の休止や流れの停止などの後に測定を行うと休止又は停止時の位置から測定が開始されることとなる。
【０００８】
渦信号検出センサ１３からのカルマン渦信号は、変換器へ出力される。変換器は、渦信号検出センサ１３によって得られた渦信号を増幅し、整形し、パルス信号に変換し、出力信号として出力する装置である。図５で例示する変換器では、渦信号検出センサ１３に接続したブリッジ（図示せず）により、一対の渦の発生毎に１サイクルの交番電圧を発生して増幅器（アンプ）１４によって増幅発信させるようにしてある。なお、このブリッジはサーミスタの場合に必要となるが、圧電素子の場合には必要ない。アンプ１４で増幅された交番電圧信号をフィルタ回路１５にて濾波・整形してＳ／Ｎ比を高め、誤出力防止装置４０に入力させる。フィルタ回路１５とトリガ回路１６と誤出力防止装置４０によってシグナルコンディショナを形成しているとも云える。また、後述するように誤出力防止装置４０によりパルス信号を発生させ、その出力を得、流量演算回路１７により流量（又は流速）が演算されることから、誤出力防止装置４０はデジタルフィルタとして機能すると云える。
【０００９】
トリガ回路１６では、渦信号検出センサ１３からの出力レベルが所定のトリガレベルを越えた時にその信号（図示のようにアンプ１４，フィルタ回路１５を介した信号でもよい）をパルス化し、入力された正弦波を方形波にして出力する。
【００１０】
図６は、図５の誤出力防止装置の各段における、Ｌｏｗレベルからスタートする信号例を示す図で、図６（Ａ）は誤出力防止装置への入力信号ｂを、図６（Ｂ）は論理ＩＣへの入力信号ｖを、図６（Ｃ）は論理ＩＣの出力信号ｗを、図６（Ｄ）は積分回路への入力信号ｘを、図６（Ｅ）は積分回路の出力信号ｙ，カウンタ回路への入力信号ｚを、それぞれ示す図である。図６に基づき、上述した検出素子においてその位相がＬｏｗレベルの状態で測定が開始された場合を説明する。
【００１１】
図６（Ａ）の例では、トリガ回路１６から出力され誤出力防止装置４０へ入力されるパルス信号ｂは、時間の経過と共に徐々に周波数が高くなっている場合を示しており、このような状態は流量の停止後（Ｌｏｗの状態で停止）、測定を再開するときの過渡的な現象としてしばしば現れる。なお、この例では誤出力防止装置４０の基準電圧を３Ｖ、トリガ回路１６から出力されたトリガ信号（ＴＲＧ信号としばしば呼ぶ）ｂの電圧レベルを０．２（Ｌｏｗ）〜２．４（Ｈｉｇｈ）Ｖ、微分波形のバイアス電圧を１．３Ｖとし、後述するコンパレータ４５でのコンパレート電圧は、コンパレータ４５からの出力レベルに依存するようにし、Ｌｏｗレベルからの測定とＨｉｇｈレベルからの測定に応じて変更されるものとする。このパルス信号ｂの一部は、微分回路４１に入力されてそこで微分され、微分波形をもつ信号ｖとなる。なお、信号ｖは実際にはダイオードを用いたりしてバイアス電圧を与え、嵩上げされたものである。信号ｖは、ＮＡＮＤの論理ＩＣ４２へ入力され、基準電圧（３Ｖ）との否定論理積がパルス信号ｗとして求められる。信号ｗはＴＲＧ信号ｂの立ち上がり部分に対応する部分にて０Ｖとなり、微分回路４１の時定数により決定される一定時間経過後、３Ｖとなる方形波である。信号ｗは、積分回路４４を容易にするよう幅の細いワンショットマルチとなる。この方形波の信号ｗを微分回路４３にて微分し、微分波形をもつパルス信号ｘを得る。ここで微分回路４３の時定数により微分波形が決まるので信号ｘにおけるレベル差ｘ１とレベル差ｘ２とは信号ｘのその付近の周波数で決まり、周波数が低い（周期が長い）方が低レベルまで落ちる時間があるのでｘ１＜ｘ２となる。パルス信号ｘを積分回路４４にて積分し、積分信号ｙを得て、コンパレータ４５に入力し、コンパレート電圧と入力されたパルス信号ｙのレベルがコンパレータ４５にて比較され、積分信号ｙのうちコンパレート電圧を上回った部分を０Ｖとし、下回った部分を３Ｖとした方形波をもつ信号ｚを得る。コンパレータ４５では、結果としてＴＲＧ信号ｂのうち一定周期以上をもつ波形が存在する部分のみでコンパレート電圧を下回り、クリア信号（ＣＬＲ）を出力することとなる。このＣＬＲ信号は、カウンタ回路３１に入力され、カウンタ回路３１でのカウントをリセットする信号として使用されることとなる。ＣＬＲ信号以外の信号の場合は、カウンタ回路３１はアクティブなままとする。
【００１２】
カウンタ回路３１では、トリガ回路１６から出力されたパルス信号ｂをクロック入力（ＣＫ）にてカウントし、その計数値を蓄積する。この計数値は、コンパレータ４５からの出力信号ｚによりＣＬＲされる値であり一定周期以上のＴＲＧ信号ｂはＣＬＲ信号により排除されることとなる。一方、この計数値はトリガ回路１６から入力されるパルス信号ｂが、排除される前に所定値だけ蓄積されるか否かを判断するための値である。カウンタ回路３１は、その計数値が所定値になっていない時にはＬｏｗ値を出力し、計数値が所定値であるときにはＨｉｇｈ値を出力するようになっている。
【００１３】
パルス出力手段は、流量演算回路１７等の計数機構へのノイズ信号を遮断することを可能とする手段であり、結果として、パルス出力手段で出力されたパルスのみを被測定流体の流量又は流速の演算に用いることで計数機構の誤計数を防止することが可能となる。パルス出力手段としては、計数値がＦｕｌｌの場合にのみ、カウンタ回路３１からの出力信号でトリガ回路１６からのＴＲＧ信号ｂに対するゲートを開け、ＴＲＧ信号ｂを流量演算回路１７へ出力する手段が挙げられる。以下に、その一例を図５を引き続き参照して説明する。
【００１４】
ＮＡＮＤゲート３３は、カウンタ回路３１の出力により計数値がＦｕｌｌのときもそうでないときもカウンタ回路３１から入力された信号を反転させて出力するよう構成されている。ＮＡＮＤゲート３２は、ＮＡＮＤゲート３３及びトリガ回路１６と結線され、ＮＡＮＤゲート３３からの出力により計数値がＦｕｌｌのときに、トリガ回路１６からの出力に対するゲートを閉じるよう構成されている。結果として、計数値がｆｕｌｌの場合は、カウンタ回路３１のクロック入力（ＣＫ）が停止するため、ＣＬＲ信号が入力されない限り、すなわち、ＴＲＧ信号ｂが一定周期以下とならない限りカウンタ回路３１は、計数値ｆｕｌｌの状態を保持する。ＮＡＮＤゲート３４は、カウンタ回路３１及びトリガ回路１６と結線され、計数値がＦｕｌｌでないときにはトリガ回路１６からの出力に対するゲートを閉じ、計数値がＦｕｌｌのときにはトリガ回路１６からの出力に対するゲートを開くよう構成されている。以上の構成により、カウンタ回路３１における計数値が所定値に満たない場合に、トリガ回路１６からの出力パルスを出力しない（遮断する）。この例ではＮＡＮＤゲート３４の出力は計数値がＦｕｌｌでない場合に常にＨｉｇｈとなり、後段の流量演算回路１７でのカウントを不能にする。一方、カウンタ回路３１における計数値がその所定値になった場合には、トリガ回路１６からの出力パルスを（反転させて）出力することが可能となる。
【００１５】
【発明が解決しようとする課題】
上述のごとき誤出力防止装置は、微分回路を用い、その出力を論理ＩＣへ入力するという構成上、消費電流が大きく、これに伴いこのような装置を用いた変換器や渦流量計の消費電流は大きくなる。実際、従来の渦流量計における変換器は消費電流が大きく、そのかなりの部分をデジタルフィルタ回路が占めていることがわかった。
【００１６】
また、上述した従来技術の渦流量計において、微分回路４１，論理ＩＣ４２，微分回路４３，積分回路４４をＦ／Ｖ回路とし、周波数に比例した電圧を出力し、コンパレータ４５にてこの出力の電圧値をコンパレート電圧と比較し、カウンタ回路３１のカウンタをリセットするようにしてもよいが、上述の渦流量計に比べてさらに消費電流が大きくなってしまう。
【００１７】
いずれにせよ、従来のデジタルフィルタ回路は、微分回路とロジックＩＣの組合せ、ワンショットＩＣと積分回路によるＶ／Ｆ回路などの組み合わせで構成されているが、いずれも消費電流が大きいことが欠点であり、特に電池式の変換器を設計する上で大きな障害となっていた。すなわち、電池寿命の仕様を短くせざるを得なかった。
【００１８】
本発明は、上述のごとき実状に鑑みてなされたものであり、簡易な部品構成且つ低消費電流で、ノイズによる誤計数（誤出力）を防止することが可能な、渦流量計における誤出力防止装置、及び該装置を備えた渦流量計を提供することをその目的とする。
【００１９】
【課題を解決するための手段】
第１の技術手段は、被測定流体が流通する流管内に流れに対向して設けられた渦発生体で発生する渦を、圧力変化を検出素子の変化として検出する渦信号検出センサで検出し、該渦信号検出センサで検出された信号を計測することにより被測定流体の流量又は流速を測定する渦流量計における誤出力防止装置であって、前記渦信号検出センサから出力された信号が所定のトリガレベルを越えたときにパルスを出力するトリガ回路と、該トリガ回路から出力されたパルスを積分する積分回路と、該積分回路で積分された信号を入力信号とし、該入力信号の電圧と予め定められた上限及び下限電圧とを比較しパルス化して出力する２つのコンパレータと、前記トリガ回路から出力されたパルスを計数するカウンタ回路と、前記２つのコンパレータからの両出力パルスを入力し論理演算を行い、前記カウンタ回路における計数値のリセットに係わる信号を出力する論理ＩＣと、前記カウンタ回路における計数値が所定の値に満たない場合に、前記トリガ回路からの出力パルスを出力せず、前記カウンタ回路における計数値が前記所定の値になった場合に、前記トリガ回路からの出力パルスを出力するパルス出力手段とを有し、前記渦流量計は前記パルス出力手段で出力されたパルスを用いて被測定流体の流量又は流速の演算を行うことを特徴としたものである。
【００２０】
第２の技術手段は、第１の技術手段に記載の誤出力防止装置を備えたことを特徴としたものである。
【００２１】
【発明の実施の形態】
図１は、本発明の一実施形態に係る誤出力防止装置及び該装置を用いた渦流量計の構成を示すブロック図である。
本実施形態に係る渦流量計は、被測定流体が流通する渦流量計の流管（測定管）１１と、流管１１内に流れに対向して配設されカルマン渦を発生させる渦発生体１２と、渦発生体１２で発生したカルマン渦の信号を検出する渦信号検出部と、渦信号検出部で検出した信号を変換してパルスを出力する変換器とを備え、このパルスを計測することにより被測定流体の流量又は流速を測定するものとする。振動，流体脈動，電気的ノイズ等のノイズ信号による誤出力を防止するために、この変換器内に誤出力防止装置（誤計数防止装置ともいえる）２０を備えるようにしている。渦信号検出部には渦信号検出センサ１３が、渦発生体１２の下流側であって、渦発生体１２の側面或いは流管１１の内壁に配設されている。渦信号検出センサ１３は、渦発生体１２により発生したカルマン渦列の渦を検出する。渦信号検出センサ１３からのカルマン渦信号を後段で処理することにより流量又は流速が測定されることとなる。また、渦流量計は、測定流体すべてが流量計の測定管を通過するような流量計としてもよいし、大口径の流管における流量を測定する場合に好適なように流管内に小口径の渦流量計を挿入し、その部分流速から全流量を求める挿入形渦流量計としてもよい。さらに渦発生体の形状も、三角柱状やそうでなくとも渦発生体の両側で流れが剥離しカルマン渦が交番発生するような形状であればよい。
【００２２】
なお、本実施形態に係る誤出力防止装置２０は、その構成として、渦信号検出センサ１３として流れによる（勿論ノイズによるものも必然的に含むこととなる）の圧力変化を検出素子の応力変化として検出する圧電素子，ストレンゲージ等のセンサを用いるものに対応した装置となっている。圧電素子は渦発生体１２に伴う交番差圧を電荷変化として検出するもので、圧電素子を渦発生体１２内の片持ち梁状の振動管に内蔵し、センサとして使用する。この場合、渦発生体１２の両端にはセンサに交番差圧を導くための導圧孔が設けてある。なお、導圧孔を設けない形態もある。カルマン渦の発生に伴って渦発生体１２の圧力が交互に変化し、この交番差圧はセンサに交番揚力を与え、その応力が圧電素子の電荷変化となって検出されるといった仕組みになっている。このセンサは渦発生体１２と別体に設けても、圧電素子を一端にのみ支持された渦発生体１２に直接内蔵した構造でもよい。ストレンゲージを用いたセンサは、渦発生体１２に伴う交番差圧を歪みゲージの抵抗変化として検出するもので、一対のストレンゲージを一端のみを支持された渦発生体１２の中に内蔵し、センサとして使用する。カルマン渦の発生に伴う渦発生体１２の交番揚力により歪み応力を受けるストレンゲージは、ブリッジの２辺として構成されており、ストレンゲージの抵抗変化を電圧変化として検出することが可能となる。その他渦信号検出センサ１３としてはシャトルピストンや容量センサ等を検出素子とするものが挙げられるが、いずれの検出素子も圧力変化を検出し、それらの出力（通常、アンプ１４等にて増幅）が検出素子の物理的な変化に相当するような構成となっており、したがって測定の休止や流れの停止などの後に測定を行うと休止又は停止時の変化（Ｈｉｇｈ「Ｈ」かＬｏｗ「Ｌ」）から測定が開始されることとなる。
【００２３】
渦信号検出センサ１３からのカルマン渦信号は、変換器へ出力される。変換器は、渦信号検出センサ１３によって得られた渦信号を増幅し、整形し、パルス信号に変換し、出力信号として出力する装置である。図１で例示する変換器では、渦信号検出センサ１３に接続したブリッジ（図示せず）により、一対の渦の発生毎に１サイクルの交番電圧を発生して増幅器（アンプ）１４によって増幅発信させるようにしてある。なお、このブリッジはサーミスタの場合に必要となるが、圧電素子の場合には必要ない。アンプ１４で増幅された交番電圧信号をフィルタ回路１５にて濾波・整形してＳ／Ｎ比を高め、誤出力防止装置２０に入力させる。フィルタ回路１５とトリガ回路１６と誤出力防止装置２０によってシグナルコンディショナを形成しているとも云える。また、後述するように誤出力防止装置２０によりパルス信号を発生させ、その出力を得、流量演算回路１７により流量（又は流速）が演算されることから、誤出力防止装置２０はデジタルフィルタとして機能すると云える。
【００２４】
トリガ回路１６では、渦信号検出センサ１３からの出力レベルが所定のトリガレベルを越えた時にその信号（図示のようにアンプ１４，フィルタ回路１５を介した信号でもよい）をパルス化し、入力された正弦波を方形波にして出力する。トリガ回路１６におけるトリガレベルは、計測する最小流量の時のカルマン渦信号が十分トリガできる大きさに設定しておく必要があり、この設定は固定して変更不可としておいてもよいが、渦流量計の用途に応じてこの大きさを設定可能にしておくことが好ましい。なお、カルマン渦による出力レベルは、カルマン渦の特性と検出センサ１３の特性等からある程度予測できる。なお、図１においては、トリガ回路１６は従来技術（図５）との対比のため、誤出力防止装置２０に含まれないものとして図示しているが、当然本発明に係る誤出力防止装置２０或いは該装置２０を備えた変換器，渦流量計に含まれるべき構成要素である。
【００２５】
図２は、図１の誤出力防止装置の各段における、Ｌｏｗレベルからスタートする信号例を示す図で、図２（Ａ）は誤出力防止装置への入力信号ｂを、図２（Ｂ）は比較回路への入力信号ｃ及び一方のコンパレータからの出力信号ｄを、図２（Ｃ）はカウンタ回路への入力信号ｆを、それぞれ示す図である。また、図３は、図１の誤出力防止装置の各段における、Ｈｉｇｈレベルからスタートする信号例を示す図で、図３（Ａ）は誤出力防止装置への入力信号ｂ′を、図３（Ｂ）は比較回路への入力信号ｃ′及び一方のコンパレータからの出力信号ｄ′を、図３（Ｃ）はカウンタ回路への入力信号ｆ′を、それぞれ示す図である。図３は、上述した検出素子においてその位相がＨｉｇｈレベルの状態で測定が開始された場合の図であり、入力信号ｂ′の波形は図２の信号ｂを反転したものになっている例を挙げている。ここでは図２に基づき、上述した検出素子においてその変化がＬｏｗレベルの状態で測定が開始された場合を説明するが、Ｈｉｇｈレベルの場合も考え方は同じである。
【００２６】
図２（Ａ）の例では、トリガ回路１６から出力され誤出力防止装置２０へ入力されるパルス信号ｂは、時間の経過と共に徐々に周波数が大きくなっている場合を示しており、このような状態は流量の停止後（Ｌｏｗの状態で停止）、測定を再開するときの過渡的な現象としてしばしば現れる。なお、この例では誤出力防止装置２０の基準電圧を３Ｖ、トリガ回路１６から出力されたトリガ信号（ＴＲＧ信号としばしば呼ぶ）の電圧レベルを０．２（Ｌｏｗ）／２．４（Ｈｉｇｈ）Ｖとし、後述するコンパレータ２５でのコンパレート電圧Ｖ１，コンパレータ２６でのコンパレート電圧Ｖ２はそれぞれ２．０Ｖ，０．３Ｖとしている。
【００２７】
このパルス信号ｂの一部は、積分回路２１に入力されてそこで積分され、信号ｃとなる。積分回路２１はトリガ回路１６から出力されたパルスを積分する回路である。なお、ここでは積分回路２１として抵抗値Ｒ１の抵抗２２、容量Ｃ１のコンデンサ２３から構成される例を示している。信号ｃは、コンパレータ２５及びコンパレータ２６からなる比較回路２４に入力されるものとする。この例では、比較回路２４への入力は、ＴＲＧ信号ｂを積分した信号なので、約１．４Ｖを中心に発振し、且つ、周波数が高くなるのに従い振幅が小さくなる（１．４Ｖに近づいていく）。２つのコンパレータ２５，２６は、積分回路２１で積分された信号を入力信号とし、その入力信号の信号レベル（電圧）と予め定められた上限及び下限電圧とを比較しパルス化して出力する回路である。
【００２８】
コンパレータ２５では信号ｃが抵抗２７で決まるコンパレート電圧（上限電圧）Ｖ１と比較され、Ｖ１より高い部分が入力信号ｃと同期したパルス（方形波）として出力される。結果として、コンパレータ２５の出力は信号ｄのようになる。一方、コンパレータ２６では信号ｃが抵抗２８で決まるコンパレート電圧（下限電圧）Ｖ２と比較され、Ｖ２より低い部分以外が入力信号ｃと同期したパルスとして出力される。なお、図２の例では、Ｖ２を下回ることはなく、コンパレータ２６の出力信号ｅは全ての位置で基準電圧（３Ｖ）となっている（図示せず）。コンパレータ２５及びコンパレータ２６からの出力信号ｄ，ｅを論理ＩＣ３０に入力することにより、カウンタ回路３１への入力信号ｆが得られる。ロジックＩＣ３０からの出力信号ｆは、結果として、周波数が高くなり入力波形の最小値が＋０．３Ｖを超えるとコンパレータ２６の出力は常時「Ｈ」となり、さらに周波数が大きくなり入力波形の最大値が＋２．０を下回るようになるとコンパレータ２５の出力は常時「Ｈ」となる。コンパレータ２５及びコンパレータ２６の出力が共に「Ｈ」となった場合にのみ、カウンタ回路３１のＣＬＲが解除され、ＣＫパルスを取り込む。また、図２の例ではコンパレータ２６の方が先に「Ｈ」となるため、カット周波数はコンパレータ２５により決定される。ＣＬＲ信号は、カウンタ回路３１に入力され、カウンタ回路３１でのカウントをリセットする信号として使用されることとなる。ＣＬＲ信号が入らない場合は、カウンタ回路３１はアクティブなままとする。すなわち、一定の値より大きい周波数ではカウンタ回路３１のカウンタが有効になる（ＣＬＲがかからない）。尚、ＴＲＧ信号ｂの発信が停止している状態は０．２Ｖ（Ｌｏｗ）、２．４Ｖ（Ｈｉｇｈ）のいずれかになるが、０．２Ｖで停止した場合は、コンパレータ２６が、２．４Ｖで停止した場合はコンパレータ２５が出力「Ｌ」となる。結果的にＴＲＧ信号ｂが停止している状態においては、ロジックＩＣ３０の出力信号ｆは必ずカウンタ回路３１にＣＬＲ信号を与える。
【００２９】
図２及び図３を参照した説明に関し、ＴＲＧ信号が「Ｈ」，「Ｌ」のいずれで停止した場合にも停止時にはコンパレータ２５又はコンパレータ２６のいずれかが必ず「Ｌ」になるため、カウンタ回路３１には常にＣＬＲがかかることとなる。また、ＴＲＧ信号が「Ｈ」，「Ｌ」のいずれで再開した場合にも、一定周期以上の信号であれば、コンパレータ２５又はコンパレータ２６のいずれかが必ず「Ｌ」になるため、カウンタ回路３１には常にＣＬＲがかかることとなり、一定周期以上の信号を除外することができる。このように、周波数が遅く、入力波形が０．３Ｖ以下，２．０Ｖ以上の振幅で発振している場合には、コンパレータ２５又はコンパレータ２６の出力は、入力に同期したパルス状になり、一定の値より低い周波数ではカウンタ回路３１にＣＬＲがかかることとなる。
【００３０】
コンパレータ２５及びコンパレータ２６からの出力は、ＮＡＮＤの論理ＩＣ３０へ入力され、それぞれの入力間で否定論理積がとられ、パルス信号として出力される。図２の例を参照しても理解できるように、論理ＩＣ３０は、Ｌｏｗレベルでの測定開始であれ、Ｈｉｇｈレベルでの測定開始であれ、トリガ回路１６からの信号ｃが一定周期以上であればＣＬＲ信号を出力することとなる。ここでコンパレータ２５，２６の構成によっては論理ＩＣ３０はＡＮＤゲートとして機能するＩＣでもよい。いずれにせよ、論理ＩＣ３０は、２つのコンパレータ２５，２６からの両出力パルスを入力し論理演算を行い、カウンタ回路３１における計数値のリセットに係わる信号を出力できればよい。論理ＩＣ３０からの出力（ＣＬＲ信号）により、カウンタ回路３１がリセットされることとなる。
【００３１】
カウンタ回路３１では、トリガ回路１６から出力されたパルス信号ｂ（又はｂ′；以下同様）をロジックＩＣ３２を介してカウントし、その計数値を蓄積する。この計数値は、論理ＩＣ３０からの出力信号ｆによりＣＬＲされる値であり一定周期以上のＴＲＧ信号ｂはＣＬＲ信号により排除されることとなる。一方、この計数値はトリガ回路１６から入力されるパルス信号ｂが、排除される前に所定値だけ蓄積されるか否かを判断するための値である。カウンタ回路３１は、その計数値が所定値になっていない時にはＬｏｗ値を出力し、計数値が所定値であるときにはＨｉｇｈ値を出力するようになっている。
【００３２】
パルス出力手段は、流量演算回路１７等の計数機構へのノイズ信号を遮断することを可能とする手段であり、渦流量計において結果として、パルス出力手段で出力されたパルスのみを被測定流体の流量又は流速の演算に用いることで計数機構の誤計数を防止することが可能となる。パルス出力手段としては、カウンタ回路３１における計数値が所定の値（Ｆｕｌｌ値）に満たない場合にトリガ回路１６からの出力パルスを出力せず（遮断し）、計数値がＦｕｌｌの場合にのみ、カウンタ回路３１からの出力信号でトリガ回路１６からのＴＲＧ信号ｂに対するゲートを開け、ＴＲＧ信号ｂを流量演算回路１７へ出力する手段や、カウンタ回路３１で分周を行わないものとするとカウンタ回路３１の出力をそのまま流量演算回路１７へ出力する手段が挙げられる。以下に、前者の場合の一例を図１を引き続き参照して説明する。
【００３３】
ＮＡＮＤゲート３３は、カウンタ回路３１の出力により計数値がＦｕｌｌのときもそうでないときもカウンタ回路３１から入力された信号を反転させて出力するよう構成されている。ＮＡＮＤゲート３２は、ＮＡＮＤゲート３３及びトリガ回路１６と結線され、ＮＡＮＤゲート３３からの出力により計数値がＦｕｌｌのときに、トリガ回路１６からの出力に対するゲートを閉じるよう構成されている。ＮＡＮＤゲート３４は、カウンタ回路３１及びトリガ回路１６と結線され、計数値がＦｕｌｌでないときにはトリガ回路１６からの出力に対するゲートを閉じ、計数値がＦｕｌｌのときにはトリガ回路１６からの出力に対するゲートを開くよう構成されている。以上の構成により、カウンタ回路３１における計数値が所定値に満たない場合に、トリガ回路１６からの出力パルスを出力しない（遮断する）。この例ではＮＡＮＤゲート３４の出力は計数値がＦｕｌｌでない場合に常にＨｉｇｈとなり、後段の流量演算回路１７でのカウントを不能にする。一方、カウンタ回路３１における計数値がその所定値になった場合には、トリガ回路１６からの出力パルスを（反転させて）出力することが可能となる。
【００３４】
なお、上述したカウンタ回路３１及びパルス出力手段は、一種のメモリとして機能する。換言すると、トリガ回路１６によりトリガレベルでトリガされたパルスは、流量又は流速の演算を行う流量演算回路１７へ出力する前に、全てメモリに入力される。このメモリは、あるメモリパルス数（上述の所定値）が設定され、設定されたパルス数がメモリされるまでパルスは外部に出力せず、メモリが飽和した段階から外部に出力する。すなわち、メモリが飽和した状態では入力パルスはそのまま通し出力される。
【００３５】
図４は、図１及び図２で説明した誤出力防止装置におけるカット周波数を示す図である。
本実施例におけるカット周波数は下式（１）に基づいて計算される。
Ｖｃ＝Ｖ（１−ｅ＾（−ｔ／（Ｒ１・Ｃ１）））      …（１）
ここでＴＲＧ波形の最小値は０．２Ｖのため、０．２Ｖを基準電圧とする。
コンパレータ２５入力が、コンパレート電圧（２．０−０．２＝１．８Ｖ）に達するまでの時間ｔは、上式（１）において、Ｖｃ＝１．８、Ｖ＝２．２として、ｔ＝−Ｒ１・Ｃ１・Ｌｏｇｅ０．１８≒１．７１・Ｒ１・Ｃ１（ｓｅｃ）となる。したがって、カット周波数ｆｃは下式（２）となる。
ｆｃ＝１／（２ｔ）＝１／（３．４２・Ｒ１・Ｃ１）      …（２）
図４は、上式（２）をグラフ化した図である。ただし、Ｃ１＝０．１μＦ時とする。
【００３６】
次に、実際に回路を組んで、図１及び図２で説明した誤出力防止装置における消費電流（電池寿命）を測定した結果、常温測定で、従来のデジタルフィルタに対し、本発明に係るデジタルフィルタでは大幅な低減が確認できた。
【００３７】
【発明の効果】
本発明によれば、消費電力を抑え、電池寿命を大幅に伸ばすことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る誤出力防止装置及び該装置を用いた渦流量計の構成を示すブロック図である。
【図２】図１の誤出力防止装置の各段における、Ｌｏｗレベルからスタートする信号例を示す図である。
【図３】図１の誤出力防止装置の各段における、Ｈｉｇｈレベルからスタートする信号例を示す図である。
【図４】図１及び図２で説明した誤出力防止装置におけるカット周波数を示す図である。
【図５】従来技術による誤出力防止装置及び該装置を用いた渦流量計の構成を示すブロック図である。
【図６】図５の誤出力防止装置の各段における、Ｌｏｗレベルからスタートする信号例を示す図である。
【符号の説明】
１１…流管、１２…渦発生体、１３…渦信号検出センサ、１４…アンプ、１５…フィルタ回路、１６…トリガ回路、１７…流量演算回路、２０…誤出力防止回路、２１…積分回路、２２，２７，２８…抵抗、２３…コンデンサ、２４…比較装置、２５，２６…コンパレータ、３０…論理ＩＣ、３１…カウンタ回路、３２，３３，３４…ＮＡＮＤゲート。
【図１】
0003564111.tif 000002
【図２】
0003564111.tif 000003
【図３】
0003564111.tif 000004
【図４】
0003564111.tif 000005
【図５】
0003564111.tif 000006
【図６】
0003564111.tif 000007