(57)【特許請求の範囲】
【請求項１】
第１導電型単結晶シリコン層と、上記第１導電型単結晶シリコン層表面上に設けられた開口部を有する第１の絶縁膜と第２の絶縁膜と前記第１導電型と反対導電型の第２導電型多結晶層と第３の絶縁層とからなる多層膜と、前記開口部に設けられた第１導電型単結晶シリコン・ゲルマニウム層と、上記第１導電型単結晶シリコン・ゲルマニウム層上に設けられた第２導電型単結晶シリコン・ゲルマニウム層と、上記第２導電型単結晶シリコン・ゲルマニウム層と第２の絶縁膜と第２導電型多結晶層とのいずれとも接して設けられた第２導電型多結晶シリコン・ゲルマニウム層とを少なくとも有し、前記第２導電型単結晶シリコン・ゲルマニウム層が第２の絶縁膜と第２導電型多結晶シリコン・ゲルマニウム層のみを介して接触することを特徴とするバイポーラトランジスタ。
【請求項２】
前記第２導電型多結晶層は、多結晶シリコン層又は多結晶シリコン・ゲルマニウム層である請求項１記載のバイポーラトランジスタ。
【請求項３】
前記第２導電型多結晶シリコン・ゲルマニウム層の最も厚い部分の厚さが少なくとも５ｎｍである請求項１または請求項２に記載のバイポーラトランジスタ。
【請求項４】
前記第２導電型単結晶シリコン・ゲルマニウム層上に設けられ、かつ第２導電型単結晶シリコン・ゲルマニウム層よりも不純物濃度の低い第２の第２導電型単結晶層を更に設けてなる請求項１〜３のいずれか１項に記載のバイポーラトランジスタ。
【請求項５】
前記第２の第２導電型単結晶層は、単結晶シリコン層または単結晶シリコン・ゲルマニウム層である請求項４記載のバイポーラトランジスタ。
【請求項６】
前記第２導電型単結晶シリコン・ゲルマニウム層もしくは前記第２の第２導電型単結晶層上に設けられた第２の第１導電型単結晶層を更に設けてなる請求項１〜５のいずれか１項に記載のバイポーラトランジスタ。
【請求項７】
前記第２の第１導電型単結晶層は、単結晶シリコン層または単結晶シリコン・ゲルマニウム層である請求項６記載のバイポーラトランジスタ。
【請求項８】
前記第２の絶縁膜はシリコン窒化膜である請求項１〜７のいずれか１項に記載のバイポーラトランジスタ。
【請求項９】
前記第３の絶縁膜はシリコン酸化膜である請求項１〜８のいずれか１項に記載のバイポーラトランジスタ。
【請求項１０】
前記第２導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い減少してなる請求項１〜９のいずれか１項に記載のバイポーラトランジスタ。
【請求項１１】
前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い増加してなる請求項１〜１０のいずれか１項に記載のバイポーラトランジスタ。
【請求項１２】
前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い増加し、表面側でゲルマニウム組成比が一定となる領域を有する請求項１〜１０のいずれか１項に記載のバイポーラトランジスタ。
【請求項１３】
前記第２導電型単結晶シリコン・ゲルマニウム層および前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が前記第１導電型単結晶シリコン層側から表面に向かうに従い減少し、その傾きが前記第２導電型単結晶シリコン・ゲルマニウム中と前記第１導電型単結晶シリコン・ゲルマニウム層中とで異なる請求項１〜９のいずれか１項に記載のバイポーラトランジスタ。
【請求項１４】
前記第２導電型単結晶シリコン・ゲルマニウム層および前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が前記第１導電型単結晶シリコン層側から表面に向かうに従い減少し、その傾きが前記第２導電型単結晶シリコン・ゲルマニウム中と前記第１導電型単結晶シリコン・ゲルマニウム層中とで異なり、さらに前記第１導電型単結晶シリコン側で上記第１導電型単結晶シリコン側から表面に向かうに従ってゲルマニウム組成比が増加する領域を有する請求項１〜９のいずれか１項に記載のバイポーラトランジスタ。
【請求項１５】
第１導電型単結晶シリコン層と、上記第１導電型単結晶シリコン層表面上に設けられた開口部を有する第１の絶縁膜と第２の絶縁膜と前記第１導電型と反対導電型の第２導電型多結晶層と第３の絶縁層とからなる多層膜と、前記開口部に設けられた第１導電型単結晶シリコン・ゲルマニウム層と、上記第１導電型単結晶シリコン・ゲルマニウム層上に設けられた第２導電型単結晶シリコン・ゲルマニウム層と、上記第２導電型単結晶シリコン・ゲルマニウム層と第２の絶縁膜と第２導電型多結晶層とのいずれとも接して設けられた第２導電型多結晶シリコン・ゲルマニウム層と、を少なくとも有し、前記第２導電型単結晶シリコン・ゲルマニウム層が第２の絶縁膜と第２導電型多結晶シリコン・ゲルマニウム層のみを介して接触することを特徴とするバイポーラトランジスタの製造方法であって、
前記第２導電型単結晶シリコン・ゲルマニウム層を形成する工程が、エピタキシャル成長によって形成する工程であって、前記エピタキシャル成長を、成長時の温度が５００℃〜７００℃で、かつ、成長時の圧力が１００Ｐａを超えない条件で行うことを特徴とするバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタおよびその製造方法に係り、特に単結晶シリコン・ゲルマニウムを真性ベース層として用いたバイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
従来の単結晶シリコン・ゲルマニウムを真性ベース層として用いたバイポーラトランジスタは、例えば１９９０年  ＩＥＤＭ  テクニカル  ダイジェスト    （ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ）ｐ．６０７に記載されている。
【０００３】
この従来例のバイポーラトランジスタの断面構造を図２に示す。図２において、符号２１はシリコン基板を示し、このシリコン基板２１上に形成した高濃度ｎ型埋込層２２上に、コレクタ層となる低濃度ｎ型シリコン層２３のエピタキシャル成長を行った後、コレクタ・ベース絶縁膜２４と多結晶シリコンからなるベース引き出し多結晶シリコン２６とエミッタ・ベース分離絶縁膜２８を形成し、エミッタ・ベース分離絶縁膜２８とベース引き出し電極２６をエッチングして開口部を形成する。ベース引き出し電極２６の側壁を絶縁膜２９によって覆った後、コレクタ・ベース分離絶縁膜２４をエッチングし、ベース引き出し電極２６のひさしを形成する。
【０００４】
単結晶シリコン・ゲルマニウムをエピタキシャル成長し、真性ベース３１を形成する。単結晶シリコン・ゲルマニウム層のエピタキシャル成長と同時にベース引き出し電極２６のせりだしの底面から多結晶シリコン・ゲルマニウムからなる外部ベース３２が堆積するため、成長を続けることにより真性ベース層３１とベース引き出し電極２６とが外部ベース３２を介して接続する。外部ベース３２とエミッタとの導通を防ぐため、この後さらにエミッタ・ベース分離絶縁膜３３を形成する。そしてリンが高濃度にドープされたｎ型多結晶シリコン層３７を開口部に堆積，アニールを行ってリンを真性ベース層３１へ拡散させることにより、エミッタ層３５を形成する。
【０００５】
【発明が解決しようとする課題】
前述した従来の単結晶シリコン・ゲルマニウムを真性ベース層に用いたバイポーラトランジスタでは、ベース引き出し電極２６のせりだしの下部に形成される多結晶シリコン・ゲルマニウム層３２の表面の凹凸により、単結晶シリコン・ゲルマニウム層３１と接触したときの界面に隙間ができる。この隙間が形成されると、反応ガスが供給されないために、その後エピタキシャル成長を続けても隙間が埋まることはない。
【０００６】
その結果、真性ベース３１とベース引き出し電極２６の接続が不完全になるために、ベース抵抗が増加するという問題がある。また、多結晶シリコン・ゲルマニウム層３２の凹凸が一様でないために、トランジスタ間でのベース抵抗のばらつきが大きくなるという問題がある。さらに、真性ベース３１とベース引き出し電極２６間を接合するために形成したひさし部分の容量のため、回路の高速動作が抑制されるという問題がある。
【０００７】
本発明の目的は、単結晶シリコン・ゲルマニウム層を真性ベース層として用いたバイポーラトランジスタにおいて、高速動作を可能にするために、外部ベース抵抗が低く、ベース抵抗のばらつきが少なく、かつコレクタ・ベース間の容量が小さいバイポーラトランジスタおよびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタは、第１導電型単結晶シリコン層、例えば図１で言えば、第１のコレクタ領域となる低濃度ｎ型コレクタ層３と、上記第１導電型単結晶シリコン層表面上に設けられた開口部を有する第１の絶縁膜すなわちコレクタ・ベース分離絶縁膜４と第２の絶縁膜すなわち第２のコレクタ・ベース分離絶縁膜５と前記第１導電型と反対導電型の第２導電型多結晶層すなわちｐ型多結晶シリコンからなるベース引き出し電極７と第３の絶縁層すなわちエミッタ・ベース分離絶縁膜９とからなる多層膜と、前記開口部に設けられた第１導電型単結晶シリコン・ゲルマニウム層すなわち単結晶シリコン・ゲルマニウムからなる低濃度ｎ型コレクタ層１２と、上記第１導電型単結晶シリコン・ゲルマニウム層上に設けられた第２導電型単結晶シリコン・ゲルマニウム層すなわち単結晶シリコン・ゲルマニウムからなるｐ型真性ベース層１３と、上記第２導電型単結晶シリコン・ゲルマニウム層と前記第２の絶縁膜５と前記第２導電型多結晶層７とのいずれとも接して設けられた第２導電型多結晶シリコン・ゲルマニウム層すなわち多結晶シリコン・ゲルマニウムからなるｐ型外部ベース層１４とを少なくとも有し、前記第２導電型単結晶シリコン・ゲルマニウム層１３が第２の絶縁膜５と第２導電型結晶シリコン・ゲルマニウム層１４のみを介して接触することを特徴とするものである。
【０００９】
前記バイポーラトランジスタにおいて、第２導電型ベース引き出し層は、多結晶シリコン層又は多結晶シリコン・ゲルマニウム層とすればよい。
【００１０】
また、前記第２導電型多結晶シリコン・ゲルマニウムからなる外部ベース層の最も厚い部分の厚さ、すなわち図１で言えば、ｐ型外部ベース層１４の最も厚い部分の厚さが少なくとも５ｎｍであれば好適である。
【００１１】
前記第２導電型単結晶シリコン・ゲルマニウム層上に設けられ、かつ第２導電型単結晶シリコン・ゲルマニウム層よりも不純物濃度の低い第２の第２導電型単結晶層を更に設ければ、すなわち図１０に示すように、真性ベース領域１３とベース引き出し電極７とが外部ベース１４によって接合した構造に単結晶からなる低濃度のキャップ層４１を更に設ければ好適である。
【００１２】
この場合、前記第２の第２導電型単結晶層は、単結晶シリコン層または単結晶シリコン・ゲルマニウム層とすればよい。
【００１３】
また、前記第２導電型単結晶シリコン・ゲルマニウム層上に設けられた第２の第１導電型単結晶層、すなわち真性ベース上にエピタキシャル成長を用いて形成されたエミッタ層となる単結晶層を更に設ければ好適である。
【００１４】
この場合、前記第２の第１導電型単結晶層は、単結晶シリコン層または単結晶シリコン・ゲルマニウム層とすればよい。
【００１５】
前記いずれかのバイポーラトランジスタにおいて、前記第２の絶縁膜、すなわち図１で言えば、第２のコレクタ・ベース分離絶縁膜５がシリコン窒化膜であれば好適である。
【００１６】
更に、前記いずれかのバイポーラトランジスタにおいて、前記第３の絶縁膜、すなわち図１で言えば、エミッタ・ベース分離絶縁膜９，１０がシリコン酸化膜であれば好適である。
【００１７】
前記いずれかのバイポーラトランジスタにおいて、前記第２導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い減少するプロファイル、すなわち図１５及び図１７に示すように、ベース中のゲルマニウム組成比がコレクタ側からエミッタ側に向かって減少するプロファイルを有すれば好適である。
【００１８】
或いは、前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い増加するプロファイル、すなわち図１９に示すように、低濃度コレクタ層中のゲルマニウム組成比がコレクタ側からエミッタ側に向かって増加するプロファイルを有すれば好適である。
【００１９】
或いは、前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が、前記第１導電型単結晶シリコン層側から表面に向かうに従い増加し、表面側でゲルマニウム組成比が一定となるプロファイル、すなわち図２１に示すように、低濃度コレクタ層中のゲルマニウム組成比がコレクタ側からエミッタ側に向かって増加し、低濃度コレクタ層中のベース側でゲルマニウム組成比が一定となるプロファイルとしてもよい。
【００２０】
また、前記第２導電型単結晶シリコン・ゲルマニウム層および前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が前記第１導電型単結晶シリコン層側から表面に向かうに従い減少し、その傾きが前記第２導電型単結晶シリコン・ゲルマニウム中と前記第１導電型単結晶シリコン・ゲルマニウム層中とで異なるプロファイル、すなわち図２３に示すように真性ベース中と低濃度ｎ型コレクタ層中でゲルマニウム組成比プロファイルの傾きが異なるようにしてもよい。
【００２１】
或いは、前記第２導電型単結晶シリコン・ゲルマニウム層および前記第１導電型単結晶シリコン・ゲルマニウム層中のゲルマニウムの組成比が前記第１導電型単結晶シリコン層側から表面に向かうに従い減少し、その傾きが前記第２導電型単結晶シリコン・ゲルマニウム中と前記第１導電型単結晶シリコン・ゲルマニウム層中とで異なり、さらに前記第１導電型単結晶シリコン側で上記第１導電型単結晶シリコン側から表面に向かうに従ってゲルマニウム組成比が増加する領域を有するプロファイル、すなわち図２５に示すように、真性ベース中でのゲルマニウム組成比はコレクタ側からエミッタ側に向かって減少し、低濃度ｎ型コレクタ層中でのゲルマニウム組成比がコレクタ側からエミッタ側にかけて初めは増加して途中から減少するプロファイルとすることもできる。
【００２２】
本発明に係るバイポーラトランジスタの製造方法は、第１導電型単結晶シリコン層と、上記第１導電型単結晶シリコン層表面上に設けられた開口部を有する第１の絶縁膜と第２の絶縁膜と前記第１導電型と反対導電型の第２導電型多結晶層と第３の絶縁層とからなる多層膜と、前記開口部に設けられた第１導電型単結晶シリコン・ゲルマニウム層と、上記第１導電型単結晶シリコン・ゲルマニウム層上に設けられた第２導電型単結晶シリコン・ゲルマニウム層と、上記第２導電型単結晶シリコン・ゲルマニウム層と第２の絶縁膜と第２導電型多結晶層とのいずれとも接して設けられた第２導電型多結晶シリコン・ゲルマニウム層と、を少なくとも有し、前記第２導電型単結晶シリコン・ゲルマニウム層が第２の絶縁膜と第２導電型結晶シリコン・ゲルマニウム層のみを介して接触することを特徴とするバイポーラトランジスタの製造方法であって、前記第２導電型単結晶シリコン・ゲルマニウム層を形成する工程が、エピタキシャル成長によって形成する工程であって、前記エピタキシャル成長を、成長時の温度が５００℃〜７００℃で、かつ、成長時の圧力が１００Ｐａを超えない条件で行うことを特徴とする。
【００２３】
また、本発明に係る光受信システムは、光信号を受け電気信号を出力する受光素子と、上記受光素子からの電気信号を受ける第１の増幅回路と、上記第１の増幅回路の出力を受ける第２の増幅回路と、所定のクロック信号に同期して前記第２の増幅回路の出力をディジタル信号に変換する識別器とを有する光受信システムであって、前記第１の増幅回路は、前記受光素子にそのベースが接続された第１のバイポーラトランジスタと、上記第１のバイポーラトランジスタのコレクタにベースが接続されると共にコレクタが前記第２の増幅回路の入力に接続された第２のバイポーラトランジスタとを有し、前記第１又は第２のバイポーラトランジスタの少なくとも一つが前述したいずれかに記載のバイポーラトランジスタにより構成されたことを特徴とするものである。
【００２４】
また、前記光受信システムにおいて、前記第１および第２のバイポーラトランジスタのいずれもを、前述したいずれかのバイポーラトランジスタにより構成してもよい。
【００２５】
さらに、前記第１および第２のバイポーラトランジスタが単一の半導体チップ上に形成されると共に、上記半導体チップと前記受光素子とが単一の基板上に実装されていれば好適である。
【００２６】
【発明の実施の形態】
本発明に係るバイポーラトランジスタの好適な実施の形態は、シリコン基板上の第１のコレクタ領域に形成された第１の絶縁膜の開口部上のみに、低濃度の単結晶シリコン・ゲルマニウムからなる第２のコレクタ層が設けられていて、しかも多結晶シリコンからなるベース引き出し電極と、前記第２のコレクタ層上に設けられ、かつ、単結晶シリコン・ゲルマニウムからなる真性ベース領域とが、多結晶シリコン・ゲルマニウムからなる外部ベースを介して接触する構造であり、単結晶シリコン・ゲルマニウムと第２の絶縁膜とが多結晶シリコン・ゲルマニウムを介してのみつながっている構造を有するものである。
【００２７】
このように単結晶シリコン・ゲルマニウム層からなる真性ベースと第２の絶縁膜との間に多結晶シリコン・ゲルマニウムからなる外部ベースを設けたことにより、真性ベースと外部ベースが、真性ベースの形成初期からつながる構造となり、更に真性ベースと外部ベースの接触面積が増加するため、つなぎ部分のベース抵抗のばらつきを低減すると共に、ベース抵抗を低減することができる。しかも、真性ベースと外部ベースの接触面積が増加することから、ベース引き出し電極のせりだしの長さを短縮しても、真性ベースと外部ベースが接触抵抗を増加させることなく接続できるため、コレクタ・ベース間容量を低減することができる。しかもエミッタ・ベースを自己整合的に形成するため、エミッタ・ベース間容量が低減できる。従って、本発明に係るバイポーラトランジスタは、高速動作が可能となる。
【００２８】
また、本発明に係るバイポーラトランジスタの製造方法の好適な実施の形態は、上記バイポーラトランジスタを構成する真性ベース層および低濃度キャップ層の単結晶シリコン・ゲルマニウムをエピタキシャル成長によって形成するときの温度が５００℃以上７００℃以下で、かつ、形成するときの圧力が１００Ｐａを超えないことを特徴とする。
【００２９】
このようなエピタキシャル成長条件で行うことにより、単結晶シリコン上に、単結晶シリコン・ゲルマニウムを成長しても、ゲルマニウムの組成比と成長膜厚によってはシリコン窒化膜上には多結晶シリコン・ゲルマニウム層が堆積するが、シリコン酸化膜状には多結晶シリコン・ゲルマニウムが堆積しないようにすることができる。このため、真性ベースを形成する際に、多結晶層からなるベース引き出し電極のせりだしの底面と、第２の絶縁膜の側面のみに多結晶シリコン・ゲルマニウムを形成することができ、真性ベースの成長初期段階から、真性ベースとベース引き出し電極とが外部ベースを介して接続された状態とすることができる。
【００３０】
以下では、本発明に係るバイポーラトランジスタおよびその製造方法の更に具体的な実施例につき、添付図面を参照しながら以下詳細に説明する。
【００３１】
＜実施例１＞
図１は、本発明に係るバイポーラトランジスタの第１の実施例を示す断面構造図である。以下、図１に示した構造のバイポーラトランジスタの製造方法を説明する。
【００３２】
まず、エミッタおよびコレクタ領域に高濃度ｎ型埋込層２を形成したｐ型シリコン基板１の全面に低濃度ｎ型コレクタ層３をエピタキシャル成長する。
【００３３】
次いで、シリコン酸化膜からなる第１のコレクタ・ベース分離絶縁膜４，シリコン窒化膜からなる第２のコレクタ・ベース分離絶縁膜５を堆積し、コレクタ部分に開口部を形成する。多結晶シリコンからなるコレクタ引き出し電極８，エミッタの開口部周辺に多結晶シリコンからなるベース引き出し電極７，シリコン酸化膜からなるエミッタ・ベース分離絶縁膜９を形成した後、コレクタ部分を開口して、この開口部にｎ型のドーパントであるリンをイオン打ち込みによって注入し、高濃度ｎ型コレクタ引き出し層６を形成する。
【００３４】
次いで、第１のコレクタ・ベース分離絶縁膜４，第２のコレクタ・ベース分離絶縁膜５，ベース引き出し電極７，エミッタ・ベース分離絶縁膜９の開口部およびベース引き出し電極の側壁のエミッタ・ベース分離絶縁膜１０を形成する。
【００３５】
開口部に単結晶シリコン・ゲルマニウムからなる低濃度ｎ型コレクタ層１２，単結晶シリコン・ゲルマニウムからなるｐ型真性ベース層１３，多結晶シリコン・ゲルマニウムからなるｐ型外部ベース層１４を形成する。
【００３６】
エミッタ・ベース分離絶縁膜１５で外部ベースを覆った後、高濃度ｎ型多結晶シリコンからなるエミッタ電極１６を堆積し、アニールを行うことによって単結晶シリコン・ゲルマニウム層内にエミッタ領域１７を形成する。
【００３７】
絶縁膜１８を堆積した後、絶縁膜のエミッタ・ベースおよびコレクタ部分に開口部を形成し、最後にエミッタ・ベースおよびコレクタの各開口部に電極１９を形成する。
【００３８】
なお、上記バイポーラトランジスタにおいて、ベース引き出し電極７に多結晶シリコン・ゲルマニウムを用いてもよい。以下の実施例でも、これらの層に関しては同様である。
【００３９】
ここで、上記のように形成した本実施例のバイポーラトランジスタのゲルマニウム組成比および不純物プロファイルを図３に、エネルギーバンド構造を図４にそれぞれ示す。図３（ａ）からわかるように、ゲルマニウムはベース層だけでなくコレクタ領域にも含まれている。その結果、図４に示すように、シリコンとシリコン・ゲルマニウムのバンドギャップの違いによるエネルギー障壁はコレクタ・ベース間の空乏層中に含まれることになり、エミッタから注入されたキャリアは、障壁の影響を受けることなくコレクタへ達することができる。なお、図３  （ｂ）において、エミッタ領域はリン（Ｐ）の不純物濃度，ベース領域はボロン（Ｂ）の不純物濃度，低濃度ｎ型コレクタ領域にはリン（Ｐ）の不純物濃度，高濃度ｎ型埋込層には砒素（Ａｓ）の不純物濃度をそれぞれ示している。
【００４０】
図５および図６に、本実施例のバイポーラトランジスタの要部である活性領域の製造方法のフロー図を示す。
【００４１】
高濃度ｎ型埋込層２上に単結晶シリコンからなる低濃度ｎ型コレクタ層３をエピタキシャル成長により形成する。次に、シリコン酸化膜からなる第１のコレクタ・ベース分離絶縁膜４と、シリコン窒化膜からなる第２のコレクタ・ベース分離絶縁膜５と、多結晶シリコン（または、多結晶シリコン・ゲルマニウム）からなるベース引き出し電極７と、エミッタ・ベース分離絶縁膜９を形成し、エッチングによりエミッタ・ベース分離絶縁膜９とベース引き出し電極７の開口部を形成する。ベース引き出し電極７の側壁にもエミッタ・ベース分離絶縁膜１０を形成した後、リンをイオン打ち込みすることにより開口部の領域のみに第２の低濃度コレクタ領域１１を形成する（図５（ａ）参照）。
【００４２】
次いで、異方性エッチングにより第２のコレクタ・ベース分離絶縁膜５をエッチングした後、等方性エッチングにより第１のコレクタ・ベース分離絶縁膜４をエッチングする（図５（ｂ）参照）。そして、ベースコレクタ界面にエネルギー障壁ができないよう、第１の低濃度ｎ型コレクタ層３上に単結晶シリコン・ゲルマニウムからなる第３の低濃度ｎ型コレクタ層１２をエピタキシャル成長によって形成する。このとき、単結晶シリコン上における単結晶シリコン・ゲルマニウムの成長開始時間と絶縁膜上における多結晶シリコン・ゲルマニウムの成長開始時間の差を利用し、第２のコレクタ・ベース分離絶縁膜５，第１のエミッタ・ベース分離絶縁膜９，第２のエミッタ・ベース分離絶縁膜１０上に多結晶シリコン・ゲルマニウムが堆積しない条件で成長を行う。
【００４３】
図７にエピタキシャル成長温度が６５０℃、且つ成長圧力が１Ｐａの場合、シリコン酸化膜上およびシリコン窒化膜上に多結晶シリコン・ゲルマニウムが堆積を始めるまでに単結晶シリコン上に成長する単結晶シリコン・ゲルマニウムの膜厚すなわち選択成長の臨界膜厚と、単結晶シリコン・ゲルマニウム中に含まれるゲルマニウムの組成比との関係を示す。
【００４４】
図７より、シリコンだけの場合（Ｇｅ組成比＝０％）でも、単結晶シリコン上に成長する単結晶シリコンの厚さが１００ｎｍ以下ではシリコン酸化膜上およびシリコン窒化膜上には多結晶シリコンは堆積しない。また、シリコン・ゲルマニウムの場合、ゲルマニウムの組成比を上げるに従いこの膜厚は大きくなり、組成比が３０％では単結晶シリコン上に約２００ｎｍの単結晶シリコン・ゲルマニウムが成長してもシリコン酸化膜上およびシリコン窒化膜上には多結晶シリコン・ゲルマニウムは堆積しない。従ってこの臨界膜厚以下の低濃度コレクタ層を選択成長しても、コレクタ・ベース分離絶縁膜の側壁およびエミッタ・ベース分離絶縁膜上には低濃度多結晶シリコン・ゲルマニウムは堆積しない（図５（ｃ）参照）。
【００４５】
なお、このような成長を行うにはガスソースＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いることができるが、選択性の制御が良好なことからＣＶＤ法がより好適である。また、温度範囲は、シリコン酸化膜およびシリコン窒化膜と単結晶シリコンとの選択性が良好に得られる５００℃以上で、上限は結晶欠陥が生じ始める８００℃以下の範囲である。この温度範囲で、成長圧力はシリコン酸化膜又はシリコン窒化膜上に多結晶シリコン・ゲルマニウム層が成長を開始する１００Ｐａ以下であればよい。
【００４６】
また、上記選択成長は、塩素ガス（Ｃｌ）や塩酸ガス（ＨＣｌ）を成長中に供給することによっても実現可能である。図８に例えばエピタキシャル成長温度が６５０℃、且つ成長圧力が１００００Ｐａの場合、シリコン酸化膜上およびシリコン窒化膜上に多結晶シリコン・ゲルマニウムが堆積しないために必要なＨＣｌ流量の全原料ガス流量に示す割合と単結晶シリコン・ゲルマニウム中に含まれるゲルマニウムの組成比の関係を示す。
【００４７】
図８より、シリコンだけの場合（Ｇｅ組成比＝０％）でも、ＨＣｌ流量を全原料ガス流量の５０％以上とすることによりシリコン酸化膜上およびシリコン窒化膜上には多結晶シリコンは堆積しない。また、シリコン・ゲルマニウムの場合、ゲルマニウムの組成比を上げるに従いＨＣｌ流量は少なくてよく、組成比が３０％ではＨＣｌ流量を全原料ガス流量の２０％以上とすることによりシリコン酸化膜上およびシリコン窒化膜上には多結晶シリコン・ゲルマニウムは堆積しない。
【００４８】
なお、このような成長を行うにはガスソースＭＢＥ法やＣＶＤ法を用いることができるが、選択性の制御が良好なことからＣＶＤ法がより好適である。また、温度範囲は、シリコン酸化膜およびシリコン窒化膜と単結晶シリコンとの選択性が良好に得られる５００℃以上で、上限は結晶欠陥が生じ始める８００℃以下の範囲である。
【００４９】
次いで、等方性エッチングにより第２のコレクタ・ベース分離絶縁膜５をエッチングし、ベース引き出し電極のせりだし７ａを形成する（図６（ａ）参照）。次いで、高濃度に不純物をドーピングした単結晶シリコン・ゲルマニウムからなる真性ベース層１３を形成するときには、単結晶シリコン・ゲルマニウムの成長と共にベース引き出し電極のせりだしの下部７ａと、第２のコレクタ・ベース分離絶縁膜の側壁５ａに多結晶シリコン・ゲルマニウムからなる外部ベース１４が形成され、成長初期から真性ベース１３とベース引き出し電極７が外部ベース
１４を介して接続される。このとき単結晶シリコン上における単結晶シリコン・ゲルマニウムの成長開始時間と絶縁膜上における多結晶シリコン・ゲルマニウムの成長開始時間の差、およびシリコン酸化膜上とシリコン窒化膜上でのシリコンの離脱反応の有無を利用し、第２のコレクタ・ベース分離絶縁膜の側壁５ａには多結晶シリコン・ゲルマニウム層が堆積し、第１のエミッタ・ベース分離絶縁膜９，第２のエミッタ・ベース分離絶縁膜１０上には多結晶シリコン・ゲルマニウムが堆積しない条件で成長を行う。
【００５０】
図９にエピタキシャル成長温度が６００℃、且つ成長圧力が１Ｐａの場合、シリコン酸化膜上およびシリコン窒化膜上での選択成長の臨界膜厚と、単結晶シリコン・ゲルマニウム中に含まれるゲルマニウムの組成比との関係を示す。図９より、シリコンだけの場合（Ｇｅ組成比＝０％）でも、単結晶シリコン上に成長する単結晶シリコンの厚さが５０ｎｍ以下ではシリコン窒化膜上には多結晶シリコンが堆積するが、シリコン酸化膜上には多結晶シリコンは堆積しない。また、シリコン・ゲルマニウムの場合、ゲルマニウムの組成比を上げるに従いこの膜厚は大きくなり、組成比が３０％では単結晶シリコン上に約２０ｎｍの単結晶シリコン・ゲルマニウムが成長した場合、シリコン酸化膜上およびシリコン窒化膜上には多結晶シリコン・ゲルマニウムは堆積しない。さらに成長を続け、単結晶シリコン上に２０〜１５０ｎｍの単結晶シリコン・ゲルマニウムが成長した場合、シリコン窒化膜上には多結晶シリコンが堆積するが、シリコン酸化膜上には多結晶シリコン・ゲルマニウムは堆積しない。従ってこの範囲の真性ベース層を選択成長することにより、シリコン窒化膜からなる第２のコレクタ・ベース分離絶縁膜の側壁には多結晶シリコン・ゲルマニウムが堆積し、シリコン酸化膜からなるエミッタ・ベース分離絶縁膜上には低濃度多結晶シリコン・ゲルマニウムは堆積しない（図６（ｂ）参照）。
【００５１】
なお、このような成長を行うにはガスソースＭＢＥ法やＣＶＤ法を用いることができるが、選択性の制御が良好なことからＣＶＤ法がより好適である。また、温度範囲は、シリコン酸化膜およびシリコン窒化膜と単結晶シリコンとの選択性が良好に得られる５００℃以上で、上限は結晶欠陥が生じ始める８００℃以下の範囲である。この温度範囲で、成長圧力はシリコン酸化膜又はシリコン窒化膜上に多結晶シリコン・ゲルマニウム層が成長を開始する１００Ｐａ以下であればよい。
【００５２】
そして、第２のコレクタ・ベース分離絶縁膜５の厚さと、高濃度ｐ型単結晶シリコン・ゲルマニウム層１３とベース引き出し電極のせりだし下部７ａに堆積した多結晶シリコン・ゲルマニウム層１４の膜厚の和とが等しくなったところで、せりだし部分が完全に埋められる。単結晶シリコン・ゲルマニウム層１３の厚さが、図９のシリコン窒化膜上での選択成長の臨界膜厚以上になったときから多結晶シリコン・ゲルマニウムからなる外部ベース１４と真性ベース１３が接合するため、多結晶シリコン・ゲルマニウム１４の表面の凹凸の影響を受けにくくなり、ベース抵抗のばらつきを低減することができる。また、真性ベース１３と外部ベース１４の接触面積が増大するために、つなぎ部分のベース抵抗が低減できる。
【００５３】
外部ベース１４を覆うように第３のエミッタ・ベース分離絶縁膜１５を形成した後、エミッタの拡散源およびエミッタ電極となる高濃度ｎ型多結晶シリコン
１６を堆積し、アニールを行うことによってｎ型不純物を単結晶シリコン・ゲルマニウム層１３に拡散し、エミッタ領域１７を形成する。その後絶縁膜１８を堆積し、エミッタ・ベースおよびコレクタの各領域に開口部を形成して電極１９を形成すると図１に示した断面構造が得られる。
【００５４】
本実施例により、ベース抵抗やコレクタ・ベース界面の容量を低減できるため、遮断周波数ｆＴおよび最大発振周波数ｆｍａｘ  がそれぞれ５０ＧＨｚ以上といった高速のバイポーラトランジスタが可能となり、さらに、ベース抵抗のばらつきが低減できるため、このトランジスタを用いた回路の高速化・高性能化に有効である。
【００５５】
＜実施例２＞
図１０は、本発明に係るバイポーラトランジスタの第２の実施例を示す断面構造図である。本実施例の構造のバイポーラトランジスタの製造方法は、以下の通りである。
【００５６】
実施例１と同様に、シリコン基板１上に高濃度ｎ型埋込層２，第１の低濃度ｎ型コレクタ層３，第１のコレクタ・ベース分離絶縁膜４，第２のコレクタ・ベース分離絶縁膜５を形成し、コレクタ領域のみにコレクタ電極となる多結晶シリコン層８を堆積し、イオン打ち込みによって高濃度ｎ型コレクタ引き出し層６を形成する。ベース引き出し電極７，第１のエミッタ・ベース分離絶縁膜９を堆積し、エミッタ領域のみに開口部を形成する。次いでベース引き出し層７の側壁に第２のエミッタベース分離絶縁膜１０を形成し、ｎ型不純物をイオン打ち込みすることにより第２の低濃度コレクタ層１１を形成する。次いで、異方性エッチングにより第２のコレクタ・ベース分離絶縁膜５をエッチングし、等方性エッチングにより第１のコレクタ・ベース分離絶縁膜４をエッチングする。そして、選択エピタキシャル成長により第１の低濃度ｎ型コレクタ層３上に、第３の低濃度ｎ型コレクタ層１２を形成し、次いで、第２のコレクタ・ベース分離絶縁膜５を等方性エッチングによりエッチングする。その後、選択エピタキシャル成長により第３の低濃度ｎ型コレクタ層１２上に真性ベース１３を、第２のコレクタ・ベース分離絶縁膜５上とベース引き出し層７のせりだしの下部のみに外部ベース層１４を形成する。このときのエピタキシャル成長の条件は実施例１に示した条件と同様である。
【００５７】
図１に示した実施例１との相違は、高濃度ｐ型シリコン・ゲルマニウムからなる真性ベース１３の上に、低濃度ｐ型シリコンからなるキャップ層４１を、またｐ型多結晶シリコン・ゲルマニウムからなる外部ベース層１４の上に低濃度ｐ型多結晶シリコン層４２をそれぞれ選択成長したことである。その後、第３のエミッタ・ベース分離絶縁膜１５で外部ベース層１４および４２を覆った後、高濃度ｎ型多結晶シリコンからなるエミッタ電極１６を堆積し、アニールを行うことによって低濃度キャップ層４１内にエミッタ領域１７を形成する。最後に実施例１と同様に絶縁膜１９を堆積し、エミッタ・ベースおよびコレクタ部分に開口部を形成し、電極１９を形成すると図１０に示した構造になる。
【００５８】
なお、上記バイポーラトランジスタにおいて、低濃度キャップ層に単結晶シリコン・ゲルマニウムを用いても良い。以下の実施例でも、この層に関しては同様である。
【００５９】
ここで、上記のように形成したバイポーラトランジスタのゲルマニウム組成比および不純物プロファイルを図１１に、エネルギーバンド図を図１２にそれぞれ示す。図１１（ａ）から分かるように、実施例１の図３と同様にゲルマニウムはベース層だけでなくコレクタ領域にも含まれているため、エミッタから注入されたキャリアは、障壁の影響を受けることなくコレクタへ達することが出来る。また、図１１（ｂ）に示すように、真性ベースの上に低濃度キャップ層を設けているため、エミッタ・ベース接合における不純物濃度が図３に示した実施例１よりも低くなっている。その結果、エミッタ・ベース接合におけるトンネル電流を低減することが出来る。また、エミッタ・ベース界面のベース側のバンドギャップがエミッタ側よりも小さくなるため、ベースからエミッタへ注入されるホールに対するエネルギー障壁が、エミッタからベースへと注入される電子に対するエネルギー障壁よりも大きくなる。このため、バイポーラトランジスタの電流増幅率が増加する。
【００６０】
本実施例により、実施例１の効果に加えて、バイポーラトランジスタの電流増幅率が向上できるため、トランジスタのさらなる高速動作が可能となる。また、エミッタ・ベース接合の不純物濃度を低減できることから、エミッタ・ベース間の耐圧を上げることができ、このトランジスタを用いた回路の特性を向上させることができる。
【００６１】
＜実施例３＞
図１３は、本発明に係るバイポーラトランジスタの第３の実施例を示す断面構造図である。本実施例の構造のバイポーラトランジスタの製造方法は以下の通りである。実施例１と同様の方法によりエミッタ開口部，第３の低濃度ｎ型コレクタ層１２，ｐ型真性ベース層１３およびｐ型外部ベース層１４を形成する。外部ベース１４を覆うように第３のエミッタ・ベース分離絶縁膜１５を形成した後、エピタキシャル成長によってエミッタ層４３を形成し、その後エミッタ電極となる高濃度ｎ型多結晶シリコン１６と絶縁膜１８を堆積し、絶縁膜のエミッタ・ベースおよびコレクタ部分に開口部を形成して電極１９を形成すると図１３に示した断面構造が得られる。
【００６２】
本実施例では、エミッタ層中の不純物濃度をエミッタ・ベース界面で小さくすることにより、ベース領域でのリーク電流を低減することができ、実施例２と同様な効果が得られる。また、エミッタ層をエピタキシャル成長を用いて形成するため、エミッタ層中の不純物濃度，膜厚の制御性が良くなり、トランジスタの性能ばらつきを低減することができる。
【００６３】
さらに、エミッタ・ベース界面の面積を低減することができるため、エミッタ・ベース間容量を低減することができ、このトランジスタを用いた回路の特性を向上させることができる。
【００６４】
＜実施例４＞
図１４は、本発明に係るバイポーラトランジスタの第４の実施例を示す断面構造図である。本実施例の構造のバイポーラトランジスタの製造方法は以下の通りである。実施例２と同様の方法によりエミッタ開口部，第３の低濃度ｎ型コレクタ層１２，ｐ型真性ベース層１３およびｐ型外部ベース層１４，低濃度ｐ型キャップ層４１，第３のエミッタ・ベース分離絶縁膜１５を形成する。その後、実施例３と同様にエピタキシャル成長によってエミッタ層４３を形成することにより、エミッタ層中の不純物濃度，膜厚の制御性が良くなり、トランジスタの性能ばらつきを低減することができる。従って実施例３と同様に、本実施例のトランジスタを用いた回路の特性を向上させることができる。
【００６５】
＜実施例５＞
図１５は、本発明に係るバイポーラトランジスタの第５の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、本実施例では断面構造は省略するが、以下の説明における参照符号は、例えば図１の断面構造図を参照すればよい。なお、後述する実施例６〜１０においても同様である。
【００６６】
図１５（ａ）に示すように、本実施例のトランジスタの真性ベース層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って小さくしてある。このときのエネルギーバンド構造を、図１６に示す。図１６から分かるように、ベース層において、ゲルマニウム組成比に対応してエネルギーバンドに傾斜をつけることができる。これにより、エミッタから注入されたキャリアは傾斜型エネルギーバンドに起因する電界によってベース層中で加速されるため、トランジスタのより一層の高速動作が可能となる。その結果、このトランジスタを用いることによって、実施例１，実施例２、実施例３および実施例４で述べた効果に加えて、さらに回路の特性を向上させることができる。
【００６７】
＜実施例６＞
図１７は、本発明に係るバイポーラトランジスタの第６の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、実施例５と同様に断面構造図は省略する。
【００６８】
図１７（ａ）に示すように、本実施例のトランジスタの真性ベース層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って小さくしてあるが、エミッタ側でゲルマニウム組成比を０％まで下げない。このときのエネルギーバンド構造を、図１８に示す。図１８から分かるように、ベース層のエネルギーバンドの傾斜に加え、エミッタ・ベース接合のエネルギー障壁が小さくなっている。これにより、エミッタから注入されたキャリアは傾斜型エネルギーバンドに起因する電界によってベース層中で加速されると共に、エミッタからベースへのキャリアの注入も増加するため、トランジスタのより一層の高速動作が可能となる。その結果、このトランジスタを用いることによって、実施例５の効果に加えて、さらに回路の特性を向上させることができる。
【００６９】
＜実施例７＞
図１９は、本発明に係るバイポーラトランジスタの第７の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、実施例５と同様に断面構造図は省略する。
【００７０】
図１９（ａ）に示すように、本実施例のトランジスタの低濃度ｎ型コレクタ層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って大きくした領域を設けてある。このときのエネルギーバンド構造を、図２０に示す。図２０から分かるように、コレクタ・ベース間の空乏層内にエネルギー障壁は全く生じない。これにより、エミッタから注入されたキャリアはエネルギー障壁の影響を全く受けずに空乏層で加速され、コレクタ層へと到達するため、トランジスタのより一層の高速動作が可能となる。その結果、このトランジスタを用いることによって、実施例６の効果に加えて、さらに回路の特性を向上させることができる。
【００７１】
＜実施例８＞
図２１は、本発明に係るバイポーラトランジスタの第８の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、実施例５と同様に断面構造図は省略する。
【００７２】
図２１（ａ）に示すように、本実施例のトランジスタの低濃度ｎ型コレクタ層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って大きくしてある。このときのエネルギーバンド構造を、図２２に示す。図２２から分かるように、第７の実施例と同様に、コレクタ・ベース間の空乏層内にエネルギー障壁は全く生じないため、エミッタから注入されたキャリアはエネルギー障壁の影響を全く受けずに空乏層で加速され、コレクタ層へと到達することができ、トランジスタのより一層の高速動作が可能となる。実施例７と異なる点は、コレクタ側のゲルマニウム組成比を低濃度ｎ型コレクタ層と真性ベース層の歪みに起因する欠陥の入らない最大量以下としており、結晶欠陥によるリーク電流を低減できることである。その結果、このトランジスタを用いることによって、実施例７の効果に加えて、さらに回路の特性を向上させることができる。
【００７３】
＜実施例９＞
図２３は、本発明に係るバイポーラトランジスタの第９の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、実施例５と同様に断面構造図は省略する。
【００７４】
図２３（ａ）に示すように、本実施例のトランジスタの真性ベース層および低濃度ｎ型コレクタ層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って小さくしてある。このときのエネルギーバンド構造を、図２４に示す。ベース層中のエネルギーバンドの傾斜に加え、コレクタ・ベース間の空乏層においてもエネルギーバンドに傾斜をつけることができるうえ、結晶欠陥によるリーク電流を低減できる。その結果、このトランジスタを用いることによって、実施例６の効果に加えて、さらに回路の特性を向上させることができる。
【００７５】
＜実施例１０＞
図２５は、本発明に係るバイポーラトランジスタの第１０の実施例を示す図であり、同図（ａ）はトランジスタのゲルマニウム組成比、同図（ｂ）は不純物濃度プロファイルをそれぞれ示す特性線図である。トランジスタの構造は、図１，図１０，図１３，図１４に示したものが全て適用可能であり、実施例５と同様に断面構造図は省略する。
【００７６】
図２５（ａ）に示すように、本実施例のトランジスタの真性ベース層および低濃度ｎ型コレクタ層におけるゲルマニウム組成比は、コレクタ側からエミッタ側に向かうに従って増加し、途中から減少した後に、真性ベース中でも減少するプロファイルである。このときのエネルギーバンド構造を、図２６に示す。図２６から分かるように、エミッタから注入されたキャリアは、真性ベース中で加速されると共に、コレクタ・ベース間空乏層内でもバンドギャップの変化分だけ余計に加速され、さらにエネルギー障壁も存在しない。その結果、このトランジスタを用いることによって、実施例９の効果に加えて、さらに回路の特性を向上させることができる。
【００７７】
＜実施例１１＞
図２７は本発明に係る第１１の実施例を示す図であり、光伝送システムに用いられる前置増幅回路の回路図である。周知のとおり、光伝送システムは数十Ｇｂｐｓの高速伝送が必要であり、その前置増幅回路は特に高速動作が要求される。従って、この増幅回路を構成するトランジスタとして本発明によるトランジスタを採用することにより、増幅回路全体での性能を著しく向上することができる。
【００７８】
図２７において、符号３００は単一の半導体基板上に形成された前置増幅回路を構成する半導体集積回路を示し、この半導体集積回路３００の入力端子ＩＮにはフォトダイオードＰＤが外付けされ、電源端子３０１と接地端子３０２間にはデカップリング容量３０３が外付けされている。フォトダイオードＰＤは光伝送ケーブルを通して送信されてくる光信号を受ける受光素子であり、デカップリング容量３０３は電源ラインと接地ラインとの間の交流成分をショートするための容量である。
【００７９】
バイポーラトランジスタＱ１及びＱ２は、増幅回路を構成するバイポーラトランジスタであり、実施例１〜１０で説明した構造を有する本発明に係るバイポーラトランジスタのいずれでも好適に用いることができる。ダイオードＤ１はレベルシフト用ダイオードであり、本発明に係るバイポーラトランジスタのベース・コレクタ間を短絡して形成してもよく、また、必要に応じて複数個のダイオードを直接接続して適用することも可能である。また、必要に応じて出力端子ＯＵＴとトランジスタＱ２のエミッタとの間に出力用バッファ回路が挿入される。
【００８０】
本実施例の光伝送システム用前置増幅回路を構成する半導体集積回路３００は、光伝送ケーブルを介して伝送されてきた光信号がフォトダイオードＰＤにより変換された電気信号を入力端子ＩＮの入力として、この入力された電気信号を増幅用トランジスタＱ１及びＱ２により増幅して出力端子ＯＵＴから出力するように動作する。実施例１〜１０で説明した本発明に係るいずれかのバイポーラトランジスタを用いることにより、本実施例の前置増幅回路は４０ＧＨｚ以上の帯域特性を実現することができる。
【００８１】
ここで、フォトダイオードＰＤ及び前置増幅回路が実装基板に集積された光伝送システムのフロントエンドモジュールの断面図を、図２８に示す。図２８において、符号４０１は光ファイバー、４０２はレンズ、４０３はフォトダイオー
ド、４０４は前置増幅器が形成された半導体集積回路を示し、フォトダイオード４０３及び前置増幅器ＩＣ４０４が基板４０７に実装され、フォトダイオード
４０３及び前置増幅器ＩＣ４０４はダイオード及び増幅器等を接続する配線４０５を介して出力端子４０６に接続されている。また、基板４０７は金属ケースなどの気密封止パッケージ４０８内に収納されている。図示していないが、基板４０７上には図２７に示すコンデンサ３０３も実装されている。このように、フロントエンドを構成するフォトダイオード及び前置増幅器を同一のモジュールに構成することにより、信号経路を短くすることができノイズが乗りにくく寄生のＬ成分（インダクタ成分）やＣ成分（容量成分）も小さく抑えることができる。
【００８２】
図２８に示したフロントモジュールにおいて、光ファイバー４０１から入力した光信号はレンズ４０２により集光され、フォトダイオード４０３で電気信号に変換される。この電気信号は、基板４０７上の配線４０５を通して前置増幅器
ＩＣ４０４で増幅され出力端子４０６から出力される。
【００８３】
図２９及び図３０には、図２８及び図２９に示した前置増幅器及びフロントエンドモジュールを利用した光伝送システムのシステム構成図を示す。
【００８４】
図２９は、光伝送システムの送信モジュール５００を示している。伝送すべき電気信号５０１はマルチプレクサＭＵＸに入力され、例えば４：１などに多重化され、その出力信号がドライバ５０２に伝達される。半導体レーザーＬＤは常時一定の強度の光を出力しており、ドライバ５０２により駆動される外部変調器
５０３がドライバ５０２の出力に応じて光を吸収あるいは非吸収して光ファイバー５０４に伝送するよう構成されている。図２９に示した送信モジュールは、いわゆる外部変調型と呼ばれるものである。これに変えて、半導体レーザーＬＤの発光を直接制御する直接変調型を採用することも可能であるが、一般的に外部変調型での送信のほうがチャープによるスペクトル発振の広がりがなく、高速，長距離の伝送に適する。
【００８５】
図３０は、光伝送システムの光受信型モジュール５１０を示している。図３０において、符号５２０はフロントエンドモジュール部を示し、このフロントエンドモジュール部５２０は、光ファイバー５４４を介して伝送されて来る光信号を受光して電気信号に変換出力する受光器５２１と、受光器出力を増幅するプリアンプ５２２とから構成される。プリアンプ５２２により増幅された電気信号は、メインアンプ部５３０に入力され増幅される。メインアンプ部５３０は、光伝送の距離や製造偏差によるばらつきを避け、出力を一定に保つため、メインアンプ５３２の出力が帰還される自動利得調整器（ＡＧＣ）５３１に入力されるよう構成されている。なお、メインアンプ部５３０は利得を調整する構成の他、出力振幅を制限するリミットアンプを採用することもできる。識別器５４０は所定のクロックに同期して１ビットのアナログ／ディジタル変換を行うよう構成され、メインアンプ部５３０の出力をディジタル化し、分離器（ＤＭＵＸ）５７０により例えば１：４に分離されて後段のディジタル信号処理回路５６０に入力され、所定の処理が行われる。
【００８６】
クロック抽出部５５０は、識別器５４０及び分離器（ＤＭＵＸ）５７０の動作タイミングを制御するためのクロックを、変換した電気信号から形成するためのものであり、メインアンプ部５３０の出力を全波整流器５５１により整流し、帯域の狭いフィルタ５５２によりフィルタリングしてクロック信号となる信号を抽出する。フィルタ５５２の出力は、位相器５５３に入力される。この位相器５５３は、フィルタ出力とアナログ信号の位相を合わせるための位相器であり、予め定められた遅延量に基づきフィルタ出力を遅延させるものである。位相器５５３の出力は、リミットアンプ５５４を介して識別器５４０と分離器（ＤＭＵＸ）５７０へ入力される。
【００８７】
ここで述べた光通信システムにおいては、その各所に先の実施例１〜１０に述べた構成の本発明に係るバイポーラトランジスタを用いて回路を構成することができる。また、同様にメインアンプ５３２を構成する回路も、図２７に示した回路により構成することが可能である。
【００８８】
前記実施例に従って製造した本発明に係るバイポーラトランジスタは、遮断周波数ｆＴ、及び最大遮断周波数ｆｍａｘが１００ＧＨｚと高速動作が可能なため、１秒当たり４０Ｇビットと大容量の信号を高速で送受信することができる。また、従来このような高速動作が必要な回路については、シリコンバイポーラトランジスタに比べ動作速度が速いＧａＡｓトランジスタを用いる必要があった。しかし、このような回路に対して、本発明に係る安価なシリコンバイポーラトランジスタを用いることができるため、光伝送システム全体のコストを低減することが可能となる。
【００８９】
＜実施例１２＞
図３１は本発明に係る第１２の実施例を示す図であり、本発明に係るバイポーラトランジスタを適用する移動体無線携帯機のブロック構成図である。本実施例は、前記１〜１０で説明した本発明に係るバイポーラトランジスタを、低雑音増幅器６０３，シンセサイザー６０６，フェーズ・ロックド・ループ（Ｐｈａｓｅ  ＬｏｃｋｅｄＬｏｏｐ：ＰＬＬ）６１１等の移動体無線携帯機の各ブロックを構成する回路に適用した例である。
【００９０】
図３１に示した本実施例の移動体無線携帯機は、次のように動作する。アンテナ６０１からの入力を低雑音増幅器６０３で増幅し、シンセサイザー６０６から発した周波数を発振器６０５から発振させ、低雑音増幅器６０３からの信号を発振器６０５から発振した信号を用いて、ダウンミキサ６０４でより低い周波数へダウンコンバージョンする。さらに、ＰＬＬ６１１から発した周波数を発振器
６１０から発振させ、ダウンミキサ６０４からの信号を発振器６１０から発振した信号を用いて、復調器６０９で復調し、より低周波を扱うベースバンドユニット６１３で信号処理を行う。また、ベースバンドユニット６１３から発せられた信号は、変調器６１２でＰＬＬ６１１からの信号を用いて変調され、さらに、アップミキサ６０８においてシンセサイザー６０６からの信号を基に高周波へアップコンバートされた後、電力増幅器６０７により増幅されてアンテナ６０１より送信される。ここで、スイッチ６０２は信号の送信・受信を切り換えるスイッチであり、ベースバンドユニット６１３から図示しない制御信号を受けて、その送信・受信が制御される。さらに、ベースバンドユニット６１３には図示しないスピーカ，マイク等が接続され音声信号の入出力が可能とされている。
【００９１】
本実施例の移動体無線携帯機を構成する図３１に示した各ブロック、特に低雑音増幅器６０３，シンセサイザー６０６およびＰＬＬ６１１のブロックに、前記実施例１〜１０で説明した本発明に係るいずれかのバイポーラトランジスタを適用して、それぞれの回路を構成することができる。本発明によるトランジスタは、ベース抵抗及びコレクタ・ベース間容量の低減が可能であるため、低雑音増幅器６０３，シンセサイザー６０６およびＰＬＬ６１１において、低雑音化と低消費電力化が図れる。これにより、システム全体として低雑音かつ長時間使用可能な移動体無線携帯機を実現することができる。
【００９２】
＜実施例１３＞
図３２は本発明に係る第１３の実施例を示す図であり、本発明に係るバイポーラトランジスタに適用する移動体無線携帯機のＰＬＬのプリスケーラ用Ｄフリップフロップの回路図である。
【００９３】
本実施例は、前述の実施例１〜１０で説明した本発明に係るバイポーラトランジスタを図３２に示した回路上のトランジスタ７０１から７１２に用いた例である。
【００９４】
このＤフリップフロップ回路の入力信号とクロック信号及び出力信号は、高電位と低電位の２状態のみを有する。入力信号と反転入力信号をそれぞれ端子７１９と端子７２０に、また、クロック信号と反転クロック信号をそれぞれ端子７２１と端子７２２に入力し、端子７２３と端子７２４より出力信号と反転出力信号を得る。電流源７１８と７１９を流れる電流経路は、クロック信号によりそれぞれトランジスタ７０９か７１０，７１１か７１２のいずれかに切り換わる。さらに、トランジスタ７０１から７０６のオンオフは入力信号とクロック信号及び抵抗７１３と７１４を流れる電流によって生じる抵抗下端の電位により決定される。本回路においては出力信号は、クロック信号が低電位から高電位に変化した場合に入力値を出力し、それ以外の場合、前入力値を保持する。
【００９５】
前記実施例１〜１０で説明した本発明に係るいずれかのバイポーラトランジスタを適用して、それぞれの回路を構成することができる。本発明によるトランジスタは、ベース抵抗及びコレクタ・ベース間容量の低減が可能であるため、移動体無線携帯機のＰＬＬの低消費電力化が図れる。
【００９６】
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることはもちろんである。
【００９７】
【発明の効果】
以上説明したように本発明によれば、真性ベースと外部ベースが外部ベースの表面の凹凸に関係なく接続されることから、ベース抵抗が低減でき、外部ベースの面積を縮小できることから、コレクタ・ベース間容量が低減できる。これによりバイポーラトランジスタを用いた回路の高速動作が可能となる。また、ベース抵抗のばらつきが低減できるため、回路動作の高性能化が可能となる。更に、エミッタ・ベース・コレクタを自己整合的に形成するため、エミッタ・ベース及びコレクタ・ベース間容量を低減でき、バイポーラトランジスタを用いた回路の高速動作が可能となる。
【００９８】
すなわち、本発明に係るバイポーラトランジスタ及びその製造方法によれば、エミッタ・ベース間容量の低減，コレクタ・ベース間容量の低減，ベース抵抗の低減、さらにはベース抵抗のばらつきの低減が可能となり、高速かつ高周波で動作可能なバイポーラトランジスタを構成することが可能となる。従って、特に高速動作が必要とされる回路やシステムに本発明によるバイポーラトランジスタを用いることで、回路及びシステム全体での性能の向上を図かることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るバイポーラトランジスタの断面図。
【図２】従来例のバイポーラトランジスタの断面図。
【図３】図１のトランジスタのゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図４】図３に示したプロファイルのトランジスタのエネルギーバンド図。
【図５】図１に示したトランジスタの活性領域の製造方法を工程順に示す断面図。
【図６】図５の次の工程以降を順に示す断面図。
【図７】シリコン酸化膜およびシリコン窒化膜上に選択的に成長できる単結晶シリコン・ゲルマニウムの最大膜厚とゲルマニウム組成比との関係を示す特性線図。
【図８】シリコン酸化膜およびシリコン窒化膜上に選択的に単結晶シリコン・ゲルマニウムを成長できるＨＣｌ流量の割合とゲルマニウム組成比との関係を示す特性線図。
【図９】シリコン酸化膜およびシリコン窒化膜上に選択的に成長できる単結晶シリコン・ゲルマニウムの最大膜厚とゲルマニウム組成比との関係を示す特性線図。
【図１０】本発明の第２の実施例に係るバイポーラトランジスタの断面図。
【図１１】図１０のトランジスタのゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図１２】図１１に示したプロファイルのトランジスタのエネルギーバンド図。
【図１３】本発明の第３の実施例に係るバイポーラトランジスタの断面図。
【図１４】本発明の第４の実施例に係るバイポーラトランジスタの断面図。
【図１５】本発明の５の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図１６】図１５に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図１７】本発明の第６の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図１８】図１７に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図１９】本発明の第７の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図２０】図１９に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図２１】本発明の第８の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図２２】図２１に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図２３】本発明の第９の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図２４】図２３に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図２５】本発明の第１０の実施例に係るバイポーラトランジスタの示すゲルマニウム組成比及び不純物濃度プロファイルを示す特性線図。
【図２６】図２５に示したプロファイルを有するトランジスタのエネルギーバンド図。
【図２７】本発明の第１１の実施例に係る光伝送システムに用いる前置増幅回路の回路図。
【図２８】図２７に示した前置増幅回路を実装した光伝送システムのフロントエンドモジュールの断面図。
【図２９】図２７及び図２８に示した回路及びモジュールを利用した光伝送システムの送信側モジュールのブロック図。
【図３０】図２７及び図２８に示した回路及びモジュールを利用した光伝送システムの受信側モジュールのブロック図。
【図３１】本発明の第１２の実施例に係る移動体無線携帯機のブロック構成図。
【図３２】本発明の第１３の実施例に係る移動体無線携帯機のＰＬＬのプリスケーラ用Ｄフリップフロップの回路図。
【符号の説明】
１，２１…シリコン基板、２，２２…高濃度ｎ型埋込層、３，１１，２３，  ３０…低濃度ｎ型コレクタ層（単結晶シリコン）、４，５，５ａ，２４…コレクタ・ベース分離絶縁膜、６，２５…コレクタ引き出し層（高濃度ｎ型単結晶シリコン）、７，７ａ，２６…ベース引き出し層（ｐ型多結晶シリコンもしくは多結晶シリコン・ゲルマニウム）、８，２７…コレクタ引き出し層（高濃度ｎ型多結晶シリコン）、９，１０，１５，２８，２９，３３…エミッタ・ベース分離絶縁膜、１２…低濃度ｎ型コレクタ層（単結晶シリコン・ゲルマニウム）、１３，３１…真性ベース層（ｐ型単結晶シリコン・ゲルマニウム）、１４，３２，４２…ｐ型外部ベース層（多結晶シリコンもしくは多結晶シリコン・ゲルマニウム）、１６，３４…エミッタ引き出し層（高濃度ｎ型多結晶シリコン）、１７，３５…エミッタ領域、１８，３６…絶縁膜、１９，３７…電極、４１…低濃度ｐ型キャップ層（単結晶シリコンもしくは単結晶シリコン・ゲルマニウム）、４３…エミッタ層（単結晶シリコンもしくは単結晶シリコン・ゲルマニウム）。
【図１】
0003562284.tif 000002
【図２】
0003562284.tif 000003
【図３】
0003562284.tif 000004
【図４】
0003562284.tif 000005
【図５】
0003562284.tif 000006
【図６】
0003562284.tif 000007
【図７】
0003562284.tif 000008
【図８】
0003562284.tif 000009
【図９】
0003562284.tif 000010
【図１０】
0003562284.tif 000011
【図１１】
0003562284.tif 000012
【図１２】
0003562284.tif 000013
【図１３】
0003562284.tif 000014
【図１４】
0003562284.tif 000015
【図１５】
0003562284.tif 000016
【図１６】
0003562284.tif 000017
【図１７】
0003562284.tif 000018
【図１８】
0003562284.tif 000019
【図１９】
0003562284.tif 000020
【図２０】
0003562284.tif 000021
【図２１】
0003562284.tif 000022
【図２２】
0003562284.tif 000023
【図２３】
0003562284.tif 000024
【図２４】
0003562284.tif 000025
【図２５】
0003562284.tif 000026
【図２６】
0003562284.tif 000027
【図２７】
0003562284.tif 000028
【図２８】
0003562284.tif 000029
【図２９】
0003562284.tif 000030
【図３０】
0003562284.tif 000031
【図３１】
0003562284.tif 000032
【図３２】
0003562284.tif 000033