(57)【特許請求の範囲】
【請求項１】
フェライトに複数の中心導体を交差させて配置してなる磁性組立体と、該磁性組立体に静磁界を印加する永久磁石とからなる非可逆回路素子において、
前記中心導体の出力側ポートおよび終端側ポートとアース端子との間にそれぞれ並列コンデンサを接続し、前記中心導体の入力側ポートにのみ当該入力側ポートと入力端子との間に直列コンデンサを挿入し、前記入力側ポートとアース端子との間に並列コンデンサを接続して入力側ポートの入力インピーダンスを３〜４５Ωにするとともに、前記並列コンデンサおよび前記直列コンデンサの各々を、誘電体板の対向面に電極を形成してなる単板コンデンサで構成し、前記入力側ポートを前記フェライトの厚み方向と同方向を厚み方向とする板状にし、該入力側ポートに接続する前記並列コンデンサおよび前記直列コンデンサで、当該入力側ポートを厚み方向に挟むとともに、前記並列コンデンサおよび前記直列コンデンサを前記入力側ポートの厚み方向である上下に重ねて配置したことを特徴とする非可逆回路素子。
【請求項２】
請求項１に記載の非可逆回路素子を備えた通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯などで使用されるアイソレータやサーキュレータなどの非可逆回路素子およびこれを備えた通信装置に関するものである。
【０００２】
【従来の技術】
主に、マイクロ波帯で使用される非可逆回路素子として、入出力端子およびアース端子を有する樹脂ケース内に、入出力端子およびアース端子に電気的に導通する中心導体、該中心導体に近接するフェライトコア、該フェライトコアに静磁界を印加する永久磁石、および中心導体の終端側ポートに終端抵抗としての抵抗器を配し、金属ケース内に組み込まれたものが従来用いられている。
【０００３】
また、このような非可逆回路素子は、その用途に応じて、中心導体の入力側ポート、出力側ポートおよび終端側ポートについて、幾つかの仕様が考案されている。
【０００４】
この各仕様の非可逆回路素子について、図５および図６を参照して説明する。
図５の（Ａ）は、ポートの全てに並列コンデンサが接続されている非可逆回路素子の等価回路図、図５の（Ｂ）は、ポートの全てに並列コンデンサが接続されているとともに、直列コイルおよびコンデンサが挿入されている非可逆回路素子の等価回路図、図５の（Ｃ）は、ポートの全てに並列コンデンサが接続されているとともに、直列コンデンサが挿入されている非可逆回路素子の等価回路図である。
【０００５】
また、図６の（Ａ）は、ポートの全てに並列コンデンサが接続されており、且つ入力側ポートにのみ、直列コイルおよびコンデンサが挿入されている非可逆回路素子図、図６の（Ｂ）は、ポートの全てに並列コンデンサが接続されており、且つ入力側ポートにのみ、直列コイルが挿入され、該コイルの入力端側に並列コンデンサが接続されている非可逆回路素子図、図６の（Ｃ）は、ポートの全てに並列コンデンサが接続されており、且つ終端側にのみ、直列コイルおよびコンデンサが挿入されている非可逆回路素子図である。
【０００６】
また、複数の入出力ポート形状を変えることによりインダクタンスを変え、入力インピーダンスをそれぞれ異ならせた非可逆回路素子が、▲１▼実開昭５９−９１００７に開示されている。
【０００７】
また、全てのポートに並列コンデンサが接続されているとともに、直列コイルが挿入されている非可逆回路素子が、▲２▼特開昭４８−３４６１に開示されている。
【０００８】
また、全てのポートに並列コンデンサが接続されているとともに、入力側ポートにのみ直列コイルが挿入されている非可逆回路素子が、▲３▼特開平１１−２９８２０５に開示されている。
【０００９】
また、全てのポートに並列コンデンサが接続されるとともに、入力側ポートおよび出力側ポートに直列コイル、および可変コンデンサが挿入され、終端側ポートに、直列可変コンデンサのみが挿入されている非可逆回路素子が、▲４▼特開昭５０−１７９４９に開示されている。
【００１０】
【発明が解決しようとする課題】
ところが、このような従来の非可逆回路素子には、次に述べる解決すべき課題があった。
【００１１】
図５の（Ａ）に示した非可逆回路素子では、簡素な整合回路で低損失、小型に非可逆回路素子が構成されるが、特性インピーダンスは固定されてしまう。
【００１２】
図５の（Ｂ）に示した非可逆回路素子では、全てのポートにおいて、挿入損失、アイソレーション特性、および反射損失等の特性が広帯域となる非可逆回路素子が構成されるが、構成要素が増加することにより、コストが大きく増加し、また各ポートでの損失が増加するとともに、小型化することが難しくなる。
【００１３】
図５の（Ｃ）に示した非可逆回路素子では、全てのポートにおいて、特性インピーダンスを任意に設定できる非可逆回路素子が構成されるが、構成要素が増加することにより、各ポートでの損失が増加する。
【００１４】
また、所定の低抵抗の入力インピーダンスで、出力インピーダンスを５０Ωとして回路を構成しようとすると、出力側ポートの直列コンデンサの外形寸法が大きくなってしまい、非可逆回路素子に内蔵すると小型化が難しくなる。例えば、入力インピーダンス１２Ω、出力インピーダンス５０Ωとすると、各コンデンサの容量値は、入力ポート側直列コンデンサ：７ｐＦ，入力ポート側並列コンデンサ：３ｐＦ，出力ポート側直列コンデンサ：５０ｐＦ，出力ポート側並列コンデンサ：１２ｐＦとなり、出力ポート側の直列コンデンサに外形の大きなものが必要となってしまい、非可逆回路素子に内蔵することが難しくなる。
【００１５】
また、小型化するために積層コンデンサを用いると、１ＧＨｚ以上のマイクロ波帯ではＱ値が低くなってしまい、挿入損失が増加する。例えば、１ＧＨｚでの積層コンデンサ（５０ｐＦ）のＱ値は約１０であり、挿入損失が約０．０５ｄＢ劣化する。
【００１６】
また、非可逆回路素子の主な用途であるアンテナへの接続部に使用する場合に、出力端子にアンテナを接続した状態で、誘導雷のサージ電圧などにより、出力側ポートの直列コンデンサおよび並列コンデンサに大量の静電気が蓄積し、耐電圧をこえてコンデンサが焼損、破壊をおこす可能性がある。これを防ぐ方法としては、出力端子とアース端子との間に、抵抗器、ＲＦチョークコイルやサージ吸収器を接続すればよいが、損失が増加するとともに、コストアップし、また小型化が難しくなる。
【００１７】
また、非可逆回路素子においては、その製造工程に、中心導体と入出力端子、およびアース端子との高周波特性の確認検査を実施するが、測定時間が長時間となるために、前記確認検査を行う前工程で中心導体と入出力端子との直流導通による接続状態検査を行う。しかし、中心導体と入出力端子との間に直列コンデンサが挿入されていると、直流によるオープン検出ができないため、全ての非可逆回路素子を高周波特性検査することとなり、工数が増加しコストアップとなる。また、高周波特性検査を行う際に、入出力端子およびアース端子に中心導体を押しつけて検査を行うが、この押しつけにより筐体が歪み、中心導体と各端子との箇所において、本来オープン不良である部分が不安定ながらも接続されてしまい、後工程へ流出し、遅れ発生の不良となる場合がある。本来、前記オープン不良は、直流印加による検査で検出できるのであるが、前述したように、図５（Ｃ）に示した非可逆回路素子では、各ポートに直列コンデンサが挿入されていることにより、前記遅れ発生の不良の検出による不具合品の流出防止が困難となる。
【００１８】
図６の（Ａ）に示した非可逆回路素子では、入力側ポートの反射損失特性が広帯域になり、目的帯域外の信号を減衰させる非可逆回路素子が構成されるが、コイルを使用しているため、Ｑ値を劣化させないために磁路が必要となる。よって、該磁路を確保するための空間がコイル周囲に必要となり、必然的に非可逆回路素子自体が大きくなってしまう。
【００１９】
図６の（Ｂ）に示した非可逆回路素子では、目的帯域外（特に高周波数側）の不要信号を減衰させる非可逆回路素子が構成されるが、図６の（Ａ）に示した非可逆回路素子と同様にコイルを備えていることにより、小型化が難しくなる。
【００２０】
図６の（Ｃ）に示した非可逆回路素子では、低損失でありながら、アイソレーション特性が広帯域である非可逆回路素子が構成されるが、図６の（Ａ）に示した非可逆回路素子と同様にコイルを備えていることにより、小型化が難しくなる。
【００２１】
▲１▼の非可逆回路素子では、各ポート毎に特性インピーダンスを任意に設定できるが、全てのポートにリアクタンスが構成されているため、損失が増加するとともに、小型化が難しくなる。
【００２２】
▲２▼の非可逆回路素子では、全てのポートにおいて任意の特性インピーダンスが設定できるが、構成要素が増加することにより、各ポートでの損失が増加するとともに、小型化することが難しくなる。また、コイルを使用した場合には、特性インピーダンスが広範囲に設定できるが、素子自体が大きくなってしまい、さらに小型化することが難しくなる。
【００２３】
▲３▼の非可逆回路素子では、目的帯域外の信号を減衰させることができるが、コイルを備えているため、素子自体が大きくなってしまい、小型化することが難しくなる。
【００２４】
▲４▼の非可逆回路素子では、広帯域で入出力の整合ができ、インピーダンス整合が容易であるが、コイルを備えており、素子数も多いことにより、損失も増大してしまい、且つ小型化することが難しくなる。
【００２５】
この発明の目的は、任意の入力インピーダンスを設定でき、全体として低損失で、小型の非可逆回路素子およびこれを備えた通信装置を提供することにある。
【００２６】
【課題を解決するための手段】
この発明は、フェライトに複数の中心導体を交差させて配置してなる磁性組立体および該磁性組立体に静磁界を印加する永久磁石を金属ケース内に配し、前記中心導体の出力側ポートおよび終端側ポートとアース端子との間にそれぞれ並列コンデンサを接続し、前記中心導体の入力側ポートと入力端子との間に直列コンデンサを挿入し、入力ポートとアース端子との間に並列コンデンサを接続して構成する。
【００２７】
また、この発明は、並列コンデンサおよび直列コンデンサの各々を、単板コンデンサで構成する。
【００２８】
また、この発明は、入力側ポートの中心導体に接続する並列コンデンサおよび直列コンデンサで、中心導体を挟むとともに、並列コンデンサおよび直列コンデンサを上下に重ねて配置する。
【００２９】
また、この発明は、入力側ポートの入力インピーダンスの値を３〜４５Ωにして、入力側ポートに低いインピーダンスで前段回路と信号の受け渡しができるように構成する。
【００３０】
また、この発明は、前記非可逆回路素子を備えて通信装置を構成する。
【００３１】
【発明の実施の形態】
第１の実施形態に係るアイソレータの構成を、図１〜図３を参照して説明する。
図１の（Ａ）は、アイソレータの分解斜視図、図１の（Ｂ）は、アイソレータの入力側ポートを通る面での断面図、図１の（Ｃ）は、アイソレータの終端側ポートを通る面での断面図であり、図２は、アイソレータの等価回路であり、図３は、アイソレータの構成の違いによる挿入損失の周波数特性を表す図である。
【００３２】
図１の（Ａ）において、１は、入力端子９、出力端子１０および下部ヨーク１２に形成されているアース端子１１を備えた樹脂成型体である。樹脂成型体１の内部には、中心導体４と中心導体４に近接するフェライト３からなる磁性組立体５、磁性組立体５に静磁界を印加する永久磁石６、磁性組立体５と永久磁石６との間を離間させるスペーサ７、整合素子としてのコンデンサＣ０，Ｃ１，Ｃ２，Ｃ３、および終端抵抗となる抵抗器Ｒを配しており、この樹脂成型体１の上部に上部ヨーク２を被せて、アイソレータを構成している。
【００３３】
該アイソレータの等価回路は、図２に示すとおりである。この図２と図１とを参照して、中心導体４の入力側ポート４０ａ、コンデンサＣ０，Ｃ１、入力端子９、およびアース端子１１の関係を説明する。
【００３４】
図１に示すように、中心導体４の入力側ポート４０ａを間に挟んで、上部にコンデンサＣ０を、下部にコンデンサＣ１を配し、コンデンサＣ０の上面と入力端子９とを電気的に導通するように、接続板８を配している。また、コンデンサＣ１の底面は、下部ヨーク１２を介してアース端子１１に接続している。
【００３５】
また、中心導体４の終端側ポート４０ｂは、コンデンサＣ２および抵抗器Ｒを並列に接続して、下部ヨーク１２に形成されているアース端子１１に電気的に接続している。
【００３６】
また、中心導体４の出力側ポート４０ｃは、出力端子１０およびコンデンサＣ３を介して、下部ヨーク１２に形成されているアース端子１１に電気的に接続している。
【００３７】
このような構成により、直列コンデンサの挿入で、等抵抗値を維持して入力インピーダンス値を整合する部分と、並列コンデンサの接続で、等コンダクタンス値を維持して入力インピーダンス値を整合する部分とを併せ持つために、入力インピーダンスを任意に決定できる。
【００３８】
また、コンデンサにより、整合素子を構成するようにしたので、素子自体の外形が大きく、低損失の実現が困難なコイルを用いる場合よりも、素子を小さくでき、挿入損失を約０．１ｄＢ低減できるため、小型で低損失のアイソレータが構成できる。
【００３９】
また、入力側ポートにのみ直列コンデンサを挿入しているために、小型化できるとともに、アイソレータ全体での構成素子数が減ることにより、例えば、入力側ポート、出力側ポート共に直列コンデンサを挿入した場合より、挿入損失が約０．０３ｄＢ低減できる等の、低損失特性を得られる。このような素子の構成の違いによる損失特性を図３に示す。
【００４０】
また、入力側ポートにのみ直列コンデンサを挿入していることにより、出力端子に接続されたアンテナ等の外部素子から、雷サージ等の流入があっても、出力端子に直列コンデンサが挿入されていないため、コンデンサへの大量の静電気蓄積がおきず、破損等の不具合が防止できる。
【００４１】
また、入力側ポートにのみ直列コンデンサを挿入していることにより、出力端子は、直接中心導体を介して、アース端子に接続されているために、直流印加の導通テストにより、接続状態が確認できる。また、この導通テストを行えることにより、各端子に強い外力を加えることなく検査ができ、前記外力による筐体の変形が防止でき、また、接続部の不安定なアイソレータの流出を防止することができる。
【００４２】
また、コンデンサは、その素子自体がコイルよりも安く、実装も容易であるため、安価にアイソレータが構成できる。また、入力側ポート４０ａにコンデンサが直列に挿入されているため、アイソレータに流入する直流成分を排除することができ、アイソレータに接続する前段回路に直流成分排除用のコンデンサを追加する必要がなくなり、低損失で安価な回路素子が構成できる。
【００４３】
また、通常、前記直流成分排除のコンデンサには、積層コンデンサが用いられるが、低インピーダンス回路（３〜４５Ω）においては、コンデンサのもつ等価直列抵抗成分が損失に大きく影響する。このため、積層コンデンサと比較して電極幅が広いく等価直列抵抗成分の小さい単板コンデンサを用いることにより、低損失で安価な回路素子が構成できる。
【００４４】
また、単板コンデンサは、単体のコンデンサの数十倍〜数百倍の親基板コンデンサから、所望の容量を得るために、切り出しでコンデンサを形成することにより、所望の容量のコンデンサが形成できる。よって、コンデンサＣ０，Ｃ１，Ｃ２，Ｃ３を単板コンデンサで作成することにより、所望の特性を有するアイソレータを安価で、迅速に、且つ高精度に製造することができる。
【００４５】
また、入力側ポートにのみ、単板コンデンサを用いて、低抵抗の入力インピーダンス回路を構成し、出力側ポートには直列コンデンサを挿入しないことにより、外形寸法の大きい単板コンデンサを用いることなく、小型のアイソレータを構成できる。例えば、入力インピーダンスを１２Ω、出力インピーダンスを５０Ωとした場合、各コンデンサの容量値は、Ｃ０＝７ｐＦ，Ｃ１＝３ｐＦ，Ｃ３＝１０ｐＦとなり、十分アイソレータに内蔵できかつ小型に構成できる。
【００４６】
また、コンデンサＣ０（入力側ポート４０ａの直列コンデンサ）とコンデンサＣ１（入力側ポート４０ａの並列コンデンサ）とで中心電極４の入力側ポート４０ａを挟み、上下に重ねる構造により、平面積が少なくできる。しかも、コンデンサＣ０，Ｃ１が単板コンデンサで形成されているため、コンデンサＣ０，Ｃ１を重ねても厚み方向にも大きく成らず、結果として、アイソレータを小型化することができる。
【００４７】
また、入力インピーダンスを３〜４５Ωと通常の５０Ωよりも低くすることにより、低インピーダンスの負荷抵抗を要求される回路素子（電力増幅器等）に接続する場合、インピーダンス変換回路の構成を簡単にできる。すなわち、本発明に関する通信装置では、例えば３Ｖ等の低電圧電源によって駆動されており、低いインピーダンスでの信号の受け渡しが必須条件となるため、負荷インピーダンスが３〜５Ω程度である回路素子（電力増幅器の能動素子）から信号を受け、使用帯域内で電気特性を満足しつつ、アイソレータの通常の入力インピーダンスである５０Ωに変換しようとすると、損失が増大してしまい、前記低インピーダンスの負荷抵抗を要求される回路素子の整合回路も複雑となる。このため、アイソレータの入力インピーダンスを、予め、３〜５０Ωの中間の所定の値（例えば１２Ω）にして、電力信号の受け渡しを行うことにより、低損失の回路構成が可能となる。
【００４８】
次に、第２の実施形態に係る通信装置について、図４を参照して説明する。  図４においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザ、ＩＳＯはアイソレータである。
【００４９】
ＭＩＸａは、入力されたＩＦ信号と、ＳＹＮから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＡＭＰａはこれを電力増幅し、アイソレータＩＳＯおよびＤＰＸを介しＡＮＴより送信する。アイソレータＩＳＯは、ＤＰＸ等からのＡＭＰａへの反射信号を阻止して、ＡＭＰａでの歪みの発生を防止する。ＡＭＰｂはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＡＭＰｂから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＳＹＮから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００５０】
図４に示したアイソレータＩＳＯとして、第１の実施形態で示したアイソレータを用いる。
【００５１】
このように、低挿入損失で小型化を図った非可逆回路素子を用いることによって、全体に電力効率が高く、小型の通信装置を得る。
【００５２】
【発明の効果】
この発明によれば、中心電極の全ポートとアース電極との間に並列コンデンサを接続し、且つ入力側ポートに直列コンデンサを挿入することにより、入力インピーダンスを任意に選択可能な低損失で小型の非可逆回路素子が安価に構成できる。
【００５３】
また、この発明によれば、入力側ポートにのみ直列コンデンサを挿入することにより、出力端子外部からの静電気の流入による回路素子の破損を防止することができ、且つ、出力端子の直流による接続状態検査が可能であるため、工数が削減でき、検査工程に起因する不具合を削減できる。
【００５４】
また、この発明によれば、各コンデンサを単板コンデンサにすることにより、迅速に、小型で高精度且つ低損失の非可逆回路素子が安価に構成できる。
【００５５】
また、この発明によれば、中心導体の入力側ポートに直列コンデンサが挿入されていることにより、非可逆回路素子に流入する直流成分が排除され、非可逆回路素子の入力側に接続される回路および素子には、直流成分排除用の追加回路が必要なく、安価で小型且つ追加回路による損失の増加がない回路が構成できる。
【００５６】
また、この発明によれば、中心導体の入力側ポートの直列コンデンサと並列コンデンサとを中心導体を挟んで、上下に重ねる構造にすることにより、小型の非可逆回路素子が構成できる。
【００５７】
また、この発明によれば、入力インピーダンスを３〜４５Ωと設定することにより、低インピーダンスの負荷抵抗が要求される回路素子と非可逆回路素子とを接続しても、低損失の回路が構成できる。
【００５８】
また、この発明によれば、前記非可逆回路素子を備えることにより、小型で優れた通信性能を有する通信装置が安価に得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係るアイソレータの分解斜視図および断面図
【図２】第１の実施形態に係るアイソレータの等価回路図
【図３】回路構成の違いによる挿入損失の周波数特性を示した図
【図４】第２の実施形態に係る通信装置のブロック図
【図５】従来の非可逆回路素子の等価回路図
【図６】従来の非可逆回路素子の等価回路図
【符号の説明】
１−樹脂成型体
２−上部ヨーク
３−フェライト
４−中心導体
４０ａ−入力側ポート
４０ｂ−終端側ポート
４０ｃ−出力側ポート
５−磁性組立体
６−永久磁石
７−スペーサ
８−接続板
９−入力端子
１０−出力端子
１１−アース端子
１２−下部ヨーク
Ｃ−コンデンサ
Ｒ−抵抗器
Ｌ−コイル
【図１】
0003598965.tif 000002
【図２】
0003598965.tif 000003
【図３】
0003598965.tif 000004
【図４】
0003598965.tif 000005
【図５】
0003598965.tif 000006
【図６】
0003598965.tif 000007