(57)【特許請求の範囲】
【請求項１】
アナログ量をＰＣＭ信号に変換し伝送する伝送路のＰＣＭ信号ノイズ除去方式において、
シリアルビットデ−タであるＰＣＭ信号の伝送路の途中にシリアルビットデ−タをパラレルビットデ−タに変換するＳ／Ｐ変換手段とパラレルビットデ−タをシリアルビットデ−タに変換するＰ／Ｓ変換手段と、パラレルビットデ−タの信号領域ビットを設定する信号領域設定手段と、信号レベルの継続時間を測定するための時間設定手段を設け、
アナログ量を変換したシリアルビットデ−タのＰＣＭ信号を前記Ｓ／Ｐ変換手段に入力しパラレルビットデ−タに変換し、前記時間設定手段に設定された時間を超えて前記パラレルビットデ−タの信号領域ビットの全ビットに出力が無い場合、前記Ｐ／Ｓ変換手段から無信号のシリアルビットデ−タを出力し、前記パラレルビットデ−タの信号領域ビットの何れかのビットに出力がある場合、前記パラレルビットデ−タ信号をＰ／Ｓ変換手段へ入力しシリアルビットデ−タに変換して出力する手段を設けたことを特徴とするＰＣＭ信号ノイズ除去方式。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ディジタルボタン電話装置やディジタル電話機等でアナログ信号をＰＣＭ信号（パルス符号信号）に変換する際のＰＣＭ信号ノイズ除去回路に関するものである。
【０００２】
【従来技術】
従来、アナログ信号をＡ／Ｄ変換器自身でＰＣＭ信号に変換して信号を処理するシステムにおいて、Ａ／Ｄ変換器自身から発生するノイズや、電源等から発生するノイズの為に、アナログ入力信号が０の場合でもＡ／Ｄ変換器の出力信号は無信号にならず僅かではあるがノイズＰＣＭ信号が出力される。このノイズＰＣＭ信号を削除する技術はなかった。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記ノイズＰＣＭ信号はデ−タとして処理され、更に、ディジタル電話機のようにＤ／Ａ変換器を通してアナログ信号に変換し出力する場合はアナログ入力信号が０信号でも、出力されるアナログ出力信号にはノイズが発生してしまうと云う問題があった。
【０００４】
上記ノイズは信号レベルが高い時にはＳ／Ｎ比が大きくノイズがあまり気にならないが、無信号時又は、信号レベルが低い時はノイズ音が非常に大きく感じられ耳ざわりで不快感を与えると云う問題があった。
【０００５】
本発明は上述の点に鑑みてなされたもので、上記問題点を除去し、Ａ／Ｄ変換器に入力されるアナログ信号が無信号の場合、Ａ／Ｄ変換器自身又は、電源等より発生するノイズをＰＣＭ信号状態にて削除するＰＣＭ信号ノイズ除去方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため本発明は、図１に示すようにアナログ量をシリアルビットデ−タのＰＣＭ信号に変換し伝送する伝送路のＰＣＭ信号ノイズ除去回路において、前記ＰＣＭ信号の伝送路の途中にシリアルビットデ−タをパラレルビットデ−タに変換するＳ／Ｐ変換回路１と、パラレルビットデ−タをシリアルビットデ−タに変換するＰ／Ｓ変換回路２と、パラレルビットデ−タの信号領域ビットを設定する信号領域設定手段と、信号レベルの継続時間を測定するための時間設定手段を設け、
アナログ量を変換したシリアルビットデ−タのＰＣＭ信号を前記Ｓ／Ｐ変換回路１に入力しパラレルビットデ−タに変換し、時間設定手段に設定された時間を超えてパラレルビットデ−タの信号領域ビットの全ビットに出力が無い場合、Ｐ／Ｓ変換回路２から無信号のシリアルビットデ−タを出力し、パラレルビットデ−タの信号領域ビットの何れかのビットに出力がある場合、パラレルビットデ−タ信号をＰ／Ｓ変換回路２へ入力しシリアルビットデ−タに変換して出力する手段を設けたことを特徴とする。
【０００７】
【作用】
本発明では、上記信号領域設定手段を設け、信号領域ビットを設定することにより、入力信号が小さい場合は信号領域ビットに出力されず無信号と見做し、無信号又は微小信号が時間設定手段に設定された時間を超えて連続した場合は強制的に無信号のシリアルビットデ−タがＰ／Ｓ変換回路２から出力されるから、無信号時又は微小信号のノイズを除去することが出来る。なお、この信号領域設定手段により信号レベル領域は任意に可変でき、継続設定時間も任意に設定できる。
【０００８】
【実施例】
以下本発明の一実施例を図面に基づいて詳細に説明する。図１は本発明を適用するＰＣＭ信号ノイズ除去回路の構成を示すブロック図である。図示するように、本発明のＰＣＭ信号ノイズ除去回路は、シリアルビットデ−タ信号をパラレルビットデ−タ信号に変換するＳ／Ｐ変換回路１、逆にパラレルビットデ−タ信号をシリアルビットデ−タ信号に変換するＰ／Ｓ変換回路２、出力回数をカウントする計数回路３、比較回路４、デ−タを処理するＣＰＵ（中央処理装置）５、クロック発生回路６で構成される。
【０００９】
クロック発生回路６はハイウェイ・クロック信号１２とサンプリング周期を示す同期信号１３を入力し、Ｓ／Ｐ変換回路１のＳ／Ｐ変換タイミング、Ｐ／Ｓ変換回路２がパラレルビットデ−タを受け取るタイミング及び、ＰＣＭ出力信号１１を出力するタイミング、比較回路４がパラレルビットデ−タを比較するタイミングをとる。
【００１０】
また、ＣＰＵ５は信号レベル領域及び、ノイズレベル領域設定デ−タを比較回路４へ与え、また、ノイズ領域継続時間設定のカウント値を計数回路３へ設定する。
【００１１】
図２はＰＣＭ入力信号の信号レベル領域とノイズレベル領域を示す図である。以下、μ−ｌａｗ（又は、Ａ−ｌａｗ）ＰＣＭ信号を例にとり説明する。同図に示すように、符号ビットを含む８ビット（１バイト）のＰＣＭ信号（Ｄｎ７〜Ｄｎ０）はアナログ信号をＡ／Ｄ変換器等（図示せず）で変換したもので、８ビットを周期として変換し、下位２ビット（Ｄｎ１、Ｄｎ０）はノイズレベル領域として扱われ、ビットＤｎ６〜Ｄｎ２は信号レベル領域として扱われる。Ｄｎ７は符号ビットである。
【００１２】
上記シリアルビットデ−タのＰＣＭ入力信号はＳ／Ｐ変換回路１に入力されパラレルビットデ−タに変換される。このパラレルビットデ−タはＰ／Ｓ変換回路２に入力されると共に比較回路４へ入力される。この比較回路４は図２に示す信号レベル領域のＤｎ６〜Ｄｎ２ビットを各ビットごとにＣＰＵ５から与えられたデ−タと比較し、全ビットがノンアクティブな場合、比較回路４は計数回路３に信号を出力し計数回路３で回数をカウントする。この回数は連続してカウントされ予め設定された回数に達すると、計数回路３はＰ／Ｓ変換回路２へＰＣＭデ−タクリア信号を出力し、クリアされたＰ／Ｓ変換回路２は次のサンプリング周期に無信号ＰＣＭ信号をＰＣＭ出力信号１１として出力する。
【００１３】
信号レベル領域の何れか１ビットでもアクティブな場合、比較回路４は計数回路３のカウントを初期値に戻し、Ｐ／Ｓ変換回路２はＳ／Ｐ変換回路１から入力したパラレルビットデ−タをＰ／Ｓ変換しＰＣＭ出力信号１１として出力する。
【００１４】
以上の動作により、ＰＣＭ入力信号１０は信号レベル領域が予め設定された時間以上ノンアクティブな場合、アクティブな信号が入力される迄の間無信号ＰＣＭ信号をＰＣＭ出力信号１１として出力し、ＰＣＭ入力信号１０がアクティブな場合、ＰＣＭ入力信号１０に入力されたサンプリング周期の次の周期にＰＣＭ出力信号１１として出力することになる。図３は本発明のＰＣＭ信号ノイズ除去回路のＰＣＭ入力信号とＰＣＭ出力信号を示す図である。この様にして、予め設定されたレベルのノイズ信号が予め設定された時間以上継続した場合ノイズを削除することが出来る。
【００１５】
また、計数回路３は削除することも可能である。この場合は比較回路４よりＰ／Ｓ変換回路２に出力し、Ｐ／Ｓ変換回路２のＰＣＭデ−タクリア信号として用い、ノンアクティブな場合は一周期ごとＰＣＭ出力信号１１をクリアしてもよい。尚、ノイズレベル領域及び、ノイズ領域継続時間設定用のカウント設定値はＣＰＵ５から任意に設定できる。
【００１６】
【発明の効果】
以上、詳細に説明したように本発明によれば、下記のような優れた効果が期待される。
（１）信号領域設定手段を設け信号領域ビットを設定することにより、信号が小さい場合は信号領域ビットに出力されず無信号と見做され、入力信号が無信号又は微小信号が設定された時間を超えて連続した場合は強制的に無信号のＰＣＭ出力信号が出力されるから、無信号時又は微小信号のノイズを除去することが出来る。
（２）また、信号領域設定手段により信号レベル領域は任意に可変でき、継続設定時間も任意に設定できるから、種々の雑音レベルに適切に対応できる。
（３）また、ＰＣＭ出力信号をＡ／Ｄ変換すれば高品質なアナログ信号を非常に簡易にしかも安価に再生することが出来る。
【図面の簡単な説明】
【図１】本発明のＰＣＭ信号ノイズ除去回路を示すブロック図である。
【図２】ＰＣＭ入力信号の信号レベル領域とノイズレベル領域を示す図である。
【図３】本発明のＰＣＭ信号ノイズ除去回路のＰＣＭ入力信号とＰＣＭ出力信号を示す図である。
【符号の説明】
１          Ｓ／Ｐ変換回路
２          Ｐ／Ｓ変換回路
３          計数回路
４          比較回路
５          ＣＰＵ
６          クロック発生回路
１０        ＰＣＭ入力信号
１１        ＰＣＭ出力信号
１２        ハイウェイ・クロック信号
１３        同期信号
【図１】
0003576589.tif 000002
【図２】
0003576589.tif 000003
【図３】
0003576589.tif 000004