(57)【特許請求の範囲】
【請求項１】
ディスクに光ビームを照射し反射光を検出する光学系を有し、該反射光の検出信号に基づいて、ディスクに記録されている情報信号をアナログ信号処理して転送するアナログ回路部と、該アナログ回路部と分離され、該アナログ回路部から転送されてくる情報信号をＡＤ変換してディジタル信号処理するディジタル回路部とを備えた光ディスク装置であって、
前記ディジタル回路部は、
前記アナログ回路部から転送される前記情報信号をアナログディジタル変換するＡＤ変換手段と、
前記ＡＤ変換手段からのディジタル信号を、予め決定された順序で順次演算処理して、前記光学系を駆動制御する制御信号を生成する演算手段と、
前記演算手段にて演算処理されるディジタル信号の取得順序を予め設定し、その順序に応じた変換命令を生成するＡＤ変換命令手段と、
前記ＡＤ変換命令手段で生成された変換命令をシリアル送信するシリアル送信手段とを有し、
前記アナログ回路部は、
前記ディスクに記録されている情報信号を検出する再生信号検出手段と、
前記ディジタル回路部のＡＤ変換命令手段にて生成された変換命令である、前記シリアル送信手段から送信されてくる信号を受信するシリアル受信手段と、
前記シリアル受信手段で受信した信号である前記変換命令によって、前記再生信号検出手段により得られる複数の情報信号を切り替えて、時分割多重する信号切り替え手段とを有する、
ことを特徴とする光ディスク制御装置。
【請求項２】
請求項１記載の光ディスク制御装置において、
前記アナログ回路部を複数備え、
前記ＡＤ変換手段は、該複数のアナログ回路部側における前記信号切り替え手段の出力信号をディジタル回路部側にあるＡＤ変換命令手段の命令に基づいて切り替え、順次ディジタル信号に変換する、
ことを特徴とする光ディスク制御装置。
【請求項３】
請求項１記載の光ディスク制御装置において、
前記アナログ回路部は、前記シリアル送信手段の送信信号に基づいて、前記信号切り替え手段の出力信号をサンプルホールドするサンプルホールド手段をさらに有し、
前記ＡＤ変換手段は、前記信号切り替え手段の出力信号に代えて、前記サンプルホールド手段によりサンプルホールドされたアナログ信号をディジタル信号に変換する、
ことを特徴とする光ディスク制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク制御装置に関するものであり、より詳しくは、トラックが形成されたディスクに情報を記録し、またはディスクから情報を再生する光ディスク装置における、ディジタル制御装置の改良を図ったものに関する。
【０００２】
【従来の技術】
従来、光ディスク装置として、所定の回転数で回転している光ディスクに半導体レーザ等の光源より発生した光ビームを集束して照射し、光ディスク上に記録されている信号を再生する装置がある。以下、図８及び図９を用いてこの第１の従来例の光ディスク装置を説明する。
【０００３】
図８において、ディスク１００はモータ１０１の回転軸１０２に取り付けられ、所定の回転数で回転している。
ディスク１００は凹凸が形成されたトラックをスパイラル状に有している。凸部及び凹部は共にトラックであり、情報が記録される。トラックのピッチは０．７４マイクロメータ（以下では、μｍと記す）である。また、凸部及び凹部の幅は約０．６μｍである。
【０００４】
光ピックアップの移送台１１５には、光源としてのレーザ１０９、カップリングレンズ１０８、偏光ビームスプリッタ１１０、１／４波長板１０７、全反射鏡１０５、光検出器１１３、検出レンズ１１１、円筒レンズ１１２、アクチュエータ１０４が取り付けられており、移送台１１５は、移送モータ１１４によってディスク１００の半径方向に移動するように構成されている。
【０００５】
レーザ駆動回路１７５はＤＳＰ１４０の指令によりレーザ１０９を駆動する。レーザ１０９は移送台１１５に取り付けられており、これより発生した光ビーム１０６は、カップリングレンズ１０８で平行光に変換された後に、偏光ビームスプリッタ１１０、１／４波長板１０７を通過し、全反射鏡１０５で反射され、集束レンズ１０３によりディスク１００の情報面上に集束して照射される。
【０００６】
ディスク１００の情報面により反射された反射光は、集束レンズ１０３を通過して全反射鏡１０５で反射され、１／４波長板１０７、偏光ビームスプリッタ１１０、検出レンズ１１１、円筒レンズ１１２を通過して、４個の受光部からなる光検出器１１３上に入射する。
【０００７】
集束レンズ１０３はアクチュエータ１０４の可動部に取り付けられている。アクチュエータ１０４はフォーカス用コイル、トラッキング用コイル、フォーカス用の永久磁石及びトラッキング用の永久磁石より構成されている。
【０００８】
アクチュエータ１０４のフォーカス用コイル（図示せず）に電力増幅器１５２を用いて電圧を加えると、コイルに電流が流れ、コイルはフォーカス用の永久磁石（図示せず）から磁気力を受けることによって、集束レンズ１０３はディスク１００の情報面に対して垂直な方向（図８中の上下方向）に移動する。集束レンズ１０３は光ビームの焦点とディスクの情報面とのずれを示すフォーカスエラー信号に基づいて光ビーム１０６の焦点が常にディスク１００の情報面に位置する（合焦する）ように制御されている。
【０００９】
また、トラッキング用コイル（図示せず）に電力増幅器１４５を用いて電圧を加えると、コイルに電流が流れトラッキング用の永久磁石（図示せず）から磁気力を受けることによって、集束レンズ１０３はディスク１００の半径方向、すなわちディスク１００上のトラックを横切るように（図８では左右方向）移動する。
【００１０】
光検出器１１３は、４個の受光部より形成されている。光検出器１１３上に入射したディスクからの反射光は、それぞれ電流に変換され、Ｉ／Ｖ変換器１１６、１１７、１１８、１１９へ送られる。Ｉ／Ｖ変換器１１６、１１７、１１８、１１９は、入力される電流をその電流レベルに応じた電圧に変換する。
【００１１】
加算器１２０、１２１、１２３、１２４、１３０は、入力信号を加算して出力する。減算器１２２、１２５は、入力信号を減算（差動回路とも称する）して出力する。
【００１２】
加算器１２４はＩ／Ｖ変換器１１６、１１７の出力を加算し、加算器１２３はＩ／Ｖ変換器１１８、１１９の出力を加算し、加算器１２０はＩ／Ｖ変換器１１６、１１９の出力を加算し、加算器１２１はＩ／Ｖ変換器１１７、１１８の出力を加算し、加算器１３０は加算器１２４と加算器１２３の出力を加算する。減算器１２５は加算器１２４の出力から加算器１２３の出力を減算する。減算器１２２は加算器１２０の出力から加算器１２１の出力を減算する。
【００１３】
この減算器１２２の出力がディスクに照射される光ビームの焦点とディスク１００の情報面とのずれを示すフォーカスエラー信号である。フォーカスエラー信号は、アナログ・ディジタル変換器１４９へ送られ、位相補償回路１５０、ディジタル・アナログ変換器１５１、電力増幅器１５２の順で処理され、電力増幅器１５２によりアクチュエータ１０４のフォーカス用コイルに電流が流れる。
【００１４】
アナログディジタル変換器（以下では、Ａ／Ｄ変換器と記す）１４９は、アナログ信号をディジタル信号に変換する。また、ディジタルアナログ変換器（以下では、Ｄ／Ａ変換器と記す）１５１は、ディジタル信号をアナログ信号に変換する。
【００１５】
位相補償回路１５０はディジタルフィルタであり、フォーカス制御系の位相補償を行って制御ループの安定化を図る。このようにフォーカスエラー信号に応じて集束レンズ１０３が駆動され、光ビームの焦点が常に情報面上に位置（合焦）する。
【００１６】
図８に示した光学系は一般にプッシュプル法と呼ばれるトラッキングエラー信号（以下では、ＴＥ信号と記す）の検出方式を構成している。従って、減算器１２５の出力が光ディスクに照射される光ビームのスポットとディスク１００のトラックとのずれを示すＴＥ信号となる。以下では減算器１２５の出力を第１のＴＥ信号と記す。第１のＴＥ信号はスイッチ１５５へ送られ、Ａ／Ｄ変換器１４３、加算器１４２、位相補償回路１４４、Ｄ／Ａ変換器１７０、電力増幅器１４５の順で処理され、電力増幅器１４５によりアクチュエータ１０４のトラッキング用コイルに電流が流れる。
【００１７】
位相補償回路１４４はディジタルフィルタであり、トラッキング制御系の位相補償を行って制御ループの安定化を図る。従って、第１のＴＥ信号に応じて集束レンズ１０３が駆動されるので、光ビームのスポットが常にトラックを追従する。
【００１８】
また、ＴＥ信号はローパスフィルタ１４６、Ｄ／Ａ変換器１４７、加算器１４８を介して電力増幅器１２９に送られ、電力増幅器１２９により移送モータ１１４が駆動されることによって、移送モータ１１４はＴＥ信号の低周波成分に応じて制御される。即ち、トラッキング制御系においては、高い周波数の応答に対してはアクチュエータ１０４で追従し、低い周波数成分の応答に対しては移送モータ１１４で追従する構成になっている。
【００１９】
次に、加算器１３０は、先述したように、加算器１２３と加算器１２４の出力を加算する。即ち、加算器１３０の出力は光検出器１１３の全受光量となる。以下では、加算器１３０の出力信号を、全反射光量信号と記す。加算器１３０の出力は、アドレス再生回路１３１に送られる。アドレス再生回路１３１は、セクターアドレスを再生し、ディジタルシグナルプロセッサ（以下では、ＤＳＰと記す）１４０に送る。また、アドレスに同期した信号をゲート生成回路１３２に送る。
【００２０】
ゲート生成回路１３２は、アドレス部のＶＦＯ１及びＶＦＯ２領域でそれぞれハイレベルになるゲート信号をスイッチ１３３へ出力する。以下では、ＶＦＯ１領域及びＶＦＯ２領域の信号をそれぞれＶＦＯ１信号、ＶＦＯ２信号と記す。また、ゲート生成回路１３２では、図９に示すように、アドレス部のＶＦＯ１及びＶＦＯ２領域でそれぞれハイレベルになるゲート信号によって抜き取られたＶＦＯ１信号及びＶＦＯ２信号をサンプルホールドするためのサンプリング信号を生成する。ゲート生成回路１３２で生成されたサンプリング信号はアドレス部のＶＦＯ１の信号をサンプリングするためサンプリング信号をサンプルホールド回路（以下では、Ｓ／Ｈ回路と記す）１３６に向けて出力し、アドレス部のＶＦＯ２の信号をサンプリングするためサンプリング信号をＳ／Ｈ回路１３７に向けて出力する。
【００２１】
スイッチ１３３、ＨＰＦ１７２、全波整流回路１３４、ＬＰＦ１３５、Ｓ／Ｈ回路１３６、１３７及び減算器１３８は、第２のＴＥ信号を検出するための回路を構成する。減算器１３８の出力が、第２のＴＥ信号となる。
第２のＴＥ信号は、スイッチ１５３を介してＡ／Ｄ変換器１５２でディジタル信号に変換され加算器１４２へ送られる。
【００２２】
次に、トラッキング制御を動作させる際のＤＳＰ１４０の動作を説明する。
【００２３】
初期状態では、ＤＳＰ１４０は、スイッチ１５３を開いた状態でスイッチ１５５を閉じてトラッキング制御を動作させる。このため、集束レンズ１０４は、第１のＴＥ信号に基づいて駆動される。
【００２４】
アドレス再生回路１３１は、加算器１３０の出力、即ち全反射光量信号に基づいてビームスポットが照射している位置のアドレスを読み取り、ＤＳＰ１４０へアドレス信号を送る。ＤＳＰ１４０は、アドレスに基づいて光ディスクのゾーンを識別する。そして、ディスク１００の回転数がそのゾーンに応じた回転数になるようにモータ制御回路１７１へ指令を送る。ディスク１００の回転数が所定の回転数になるとアドレス再生回路１３１は、アドレスに同期した信号をゲート生成回路１３２へ送る。
【００２５】
ゲート生成回路１３２は、アドレス信号、ＶＦＯ１信号、ＶＦＯ２信号を生成し、これらをスイッチ１３３、サンプルホールド回路１３６、サンプルホールド回路１３７に制御信号として出力することで、第２のＴＥ生成回路２００はその減算器１３８の出力から第２のＴＥ信号を出力する。
【００２６】
次に、ＤＳＰ１４０は、スイッチ１５３を閉じて第２のＴＥ信号に応じて、第１のＴＥ信号に基づいて動作しているトラッキング制御系の目標位置を補正する。つまり、第１のＴＥ信号に基づくトラッキング制御系に加算器１４２において第２のＴＥ信号を加算することでオフセットを加え補正を行う。ディスクには複数のトラックがスパイラル状に形成されており、トラックのピッチは０．７４μｍである。情報面上には相変化材料等で記録膜が形成されている。ディスク上に情報を記録する場合には、光ビームが常にトラック上に位置するようにトラッキング制御しながら、光ビームの強度を情報に応じて変化させることによって記録膜の反射率を変える。ディスク上の情報を再生する場合には、光ビームが常にトラック上に位置するようにトラッキング制御しながら光ディスクからの反射光を光検出器で受光し、光検出器の出力を処理することによって情報を再生する。
【００２７】
トラッキング制御のためのトラックずれ量の検出も同様にしてディスクからの反射光より得ている。一般的にプッシュプル法と呼ばれるトラッキングエラー検出方式について説明する。
【００２８】
プッシュプル法はファーフィールド法とも呼ばれる方式である。ディスク上の案内溝で反射回折された光をトラック中心に対して対称に配置された２分割の光検出器の受光部での出力差として取り出すことによってＴＥ信号を検出する方式である。図１０（ｂ）に示すように光ビームのスポットと溝の凸部及び凹部の中心が一致している場合には左右対称な反射回折分布が得られるが、それ以外（図１０（ａ），（ｃ）  に示す）の場合は左右で光強度がずれる。スポットがトラックを横断したときの２分割光検出器の出力差を図１１に示す。凹部及び凸部の中心でＴＥ信号は零になる。トラッキング制御は、ＴＥ信号に応じて位相補償回路及び駆動回路を介してトラッキングアクチュエータを駆動し、ディスク上のスポットをトラックと垂直な方向に移動することによって目標トラックを追従する。
【００２９】
次に、第２の従来例による光ディスク装置について図１２を用いて説明する。ここではフォーカス制御及びトラッキング制御等の基本制御動作は第１の従来例と同様のため説明は省略する。
光ディスク装置のディジタル制御回路は一般的にアナログ信号処理用集積回路とディジタル信号処理用集積回路とに分離されている場合が多い。以下、集積回路をＩＣと記す。
【００３０】
図１２において、ＩＣ１はアナログ信号処理用ＩＣ、ＩＣ３はディジタル信号処理用ＩＣである。
アナログ信号処理用ＩＣ  ＩＣ１には、前記した光検出器１１３上に入射したディスクからの反射光をＩ／Ｖ変換器１１６、１１７、１１８、１１９によって電圧変換された信号が接続されている。
【００３１】
加算器１２０、１２１、１２３、１２４、１３０は、それぞれの入力信号を加算して出力する。減算器（差動回路とも称する）１２２、１２５、１２６は、それぞれの入力信号を減算して出力する。
【００３２】
減算器１２２の出力がディスクに照射される光ビームの焦点とディスク１００の情報面とのずれを示すフォーカスエラー信号として、アナログ信号処理用ＩＣＩＣ１から出力される。また、減算器１２５の出力がディスク上のスポットを目標トラックに追従させるためのプッシュプル法での第１のＴＥ信号である。プッシュプル法での第１のＴＥ信号出力は、位相差検出回路１６０にて生成される位相差法でのＴＥ信号とともにスイッチ１５４に入力され、スイッチ１５４はこれら第１のＴＥ信号出力と位相差法でのＴＥ信号とのいずれか一方を選択し、アナログ信号処理用ＩＣからの出力として出力する。
【００３３】
加算器１３０の出力である全反射光量信号は、アナログ信号処理用ＩＣ  ＩＣ１内部でチルト検出回路１６１、第２のＴＥ生成回路１６２、ＲＦ振幅検出回路１６３に接続されるとともに、アナログ信号処理用ＩＣ  ＩＣ１の内部をスルーで通過してデジタル信号処理用ＩＣ  ＩＣ３に出力される。
【００３４】
チルト検出回路１６１はディスクとこれに照射される光ビームとのなす角度を検出し、その検出結果をデジタル信号処理用ＩＣ  ＩＣ３に出力するものである。第２のＴＥ生成回路１６２は前記した如く第１のＴＥ信号の目標値を補正し、その補正結果をデジタル信号処理用ＩＣ  ＩＣ３に出力するものである。ＲＦ振幅検出回路１６３は全反射光量から得られる再生ＲＦ信号の振幅を検出するもので、ディスクの記録領域における記録済み、未記録の検出及びＲＦ信号振幅の検出に用いる。ＲＦ振幅検出回路１６３の出力はスイッチ１６５でウォブル信号検出回路１６４から出力されるウォブル振幅信号と切り替えられ、そのいずれかがディジタル信号処理用ＩＣ  ＩＣ３に出力される。
【００３５】
ウォブル信号は予めディスクに形成されている凹凸のトラックが高い周波数でうねっているためトラッキング制御によって一本のトラックを追従した時にＴＥ信号に現れる。ウォブル信号はトラッキング制御の必要帯域より１０倍以上高い周波数であるため広帯域の減算器が必要であり、減算器１２６がそれに該当する。ウォブル信号振幅を検出するため、減算器１２６の出力で広帯域ＴＥ信号に含まれるウォブル信号をウォブル信号検出回路１６４に入力する。
【００３６】
また、アクチュエータ（図８の１０４）にはトラッキング方向の位置検出器が設けられている。このトラッキング方向の位置検出器は、目標トラックへの検索中でトラッキング制御をＯＦＦして移送台のみの移動を行う時にアクチュエータのトラッキング方向の振動を抑制する目的のために使用される。この位置検出器からの信号を位置検出回路１６６で増幅するとともにさらにこれを微分し、これら増幅された出力及び微分された出力のいずれか一方をスイッチ１６７で切り替えてディジタル信号処理用ＩＣ  ＩＣ３に出力する。
【００３７】
一方、ディジタル信号処理用ＩＣ  ＩＣ３は前記したアナログ信号処理用ＩＣＩＣ１のすべての出力信号をスイッチ１６８に入力し、ＤＳＰ１４０からのＡＤ変換命令によってスイッチ１６８を順次切り替え、Ａ／Ｄ変換器１６９によってディジタル信号に変換する。ディジタル信号として取り込まれた各種信号はＤＳＰ１４０によって位相補償等の処理を行い、Ｄ／Ａ変換器１５１、１７０、１４７によってアナログ信号に変換された後、図示しない電力増幅器を介してアクチュエータ等を駆動する。
【００３８】
ところで、最近の光ディスク装置は１台の装置で多種のディスクに対応できる構成になってきている。例えばＤＶＤ−ＲＡＭ／ＲＯＭディスク記録再生装置はＤＶＤ−Ｒ記録にも対応し、ＤＶＤ−ＲＯＭディスク再生装置はＣＤ−Ｒ／ＲＷ記録にも対応可能である、等の構成である。この場合、ＩＣの構成としては、基本となるディスクに対応するＩＣに、新たに対応すべきディスクに応じたＩＣを付加する形になることが多い。
【００３９】
このような、多種のディスクに対応可能とする第３の従来例による光ディスクについて、図１３を用いて説明する。
ここではフォーカス制御及びトラッキング制御等の基本制御動作は第１の従来例と同様のため説明は省略する。
【００４０】
図１３において、ＩＣ１は上述のＤＶＤ−ＲＡＭ／ＲＯＭ等の基本となるディスクに対応するアナログ信号処理ＩＣ、ＩＣ２は上述のＤＶＤ−Ｒ等の新規なディスクに対応するために付加したアナログ信号処理ＩＣ、ＩＣ３は基本となるディスクおよび新規なディスクの双方に対応するディジタル信号処理ＩＣ、である。
【００４１】
この第３の従来例は、第２の従来例と同様に、受光部より入力されたディスクからの反射信号は処理回路１８０によって処理され、各種信号が出力される。同様に新規ディスク対応のために設けられた受光部から反射信号が入力され、処理回路１８１で処理されて各種信号が出力される。ディジタル信号処理ＩＣ  ＩＣ３はアナログ信号処理ＩＣ  ＩＣ１及びＩＣ２から出力される信号を、切り替えスイッチ１５６で一斉に切り替え、対応するディスク毎にアナログ信号処理ＩＣＩＣ１からの出力で制御するかアナログ信号処理ＩＣ  ＩＣ２からの出力で制御するかを選択する。
【００４２】
このように多種のディスクに対応しようとすると、その分回路構成が増加することで、各ＩＣ間の接続本数も増加し、個々のＩＣのピン数が多くなり、コスト的にも信頼性の面でも不利な方向となってしまう。
【００４３】
【発明が解決しようとする課題】
上述したように、最近の光ディスク装置においては１台の装置で多種のディスクに対応する必要上、回路構成が増大し、基本となるＩＣ構成以外に、他のディスクにも対応するＩＣを付加する形が一般的になっている。したがって、従来から存在している接続線に対し接続線数が増加する傾向にあり、ディスク毎に個別に存在しているＩＣを一つに集約しなければ問題の根本的な解決はなされない。
【００４４】
また、基本となるＩＣ構成に、他のＩＣ構成を付加することで各ＩＣ間の接続本数が増加することになり、それに伴い個々のＩＣのピン数が多くなり、コスト的にも信頼性の面でも不利な方向となってしまう。
【００４５】
本発明は、上記課題を解決するためになされたもので、その目的は、基本となる構成から多種のディスクに対応可能なように機能上の展開を行った場合においても、ＩＣ間の接続線数を増加させることなくコスト的にも信頼性の面でも優れたＩＣ構成で装置を構築することができる、ディジタル制御方式の光ディスク制御装置を提供することにある。
【００４６】
【課題を解決するための手段】
本願の請求項１の発明に係る光ディスク制御装置は、ディスクに光ビームを照射し反射光を検出する光学系を有し、該反射光の検出信号に基づいて、ディスクに記録されている情報信号をアナログ信号処理して転送するアナログ回路部と、該アナログ回路部と分離され、該アナログ回路部から転送されてくる情報信号をＡＤ変換してディジタル信号処理するディジタル回路部とを備えた光ディスク装置であって、前記ディジタル回路部は、前記アナログ回路部から転送される前記情報信号をアナログディジタル変換するＡＤ変換手段と、前記ＡＤ変換手段からのディジタル信号を、予め決定された順序で順次演算処理して、前記光学系を駆動制御する制御信号を生成する演算手段と、前記演算手段にて演算処理されるディジタル信号の取得順序を予め設定し、その順序に応じた変換命令を生成するＡＤ変換命令手段と、前記ＡＤ変換命令手段で生成された変換命令をシリアル送信するシリアル送信手段とを有し、前記アナログ回路部は、前記ディスクに記録されている情報信号を検出する再生信号検出手段と、前記ディジタル回路部のＡＤ変換命令手段にて生成された変換命令である、前記シリアル送信手段から送信されてくる信号を受信するシリアル受信手段と、前記シリアル受信手段で受信した信号である前記変換命令によって、前記再生信号検出手段により得られる複数の情報信号を切り替えて、時分割多重する信号切り替え手段とを有する、ことを特徴とするものである。
本願の請求項１の発明によれば、上述のように構成したことにより、再生信号検出手段とＡＤ変換手段との間の接続に要する配線数が大幅に削減される。
【００４７】
また、本願の請求項２の発明に係る光ディスク制御装置は、請求項１記載の光ディスク制御装置において、前記アナログ回路部を複数備え、前記ＡＤ変換手段は、該複数のアナログ回路部側における前記信号切り替え手段の出力信号をディジタル回路部側にあるＡＤ変換命令手段の命令に基づいて切り替え、順次ディジタル信号に変換する、ことを特徴とするものである。
本願の請求項２の発明によれば、上述のように構成したことにより、アナログ回路部とディジタル回路部との間の接続に要する配線数が大幅に削減される。
【００４９】
また、本願の請求項３の発明に係る光ディスク制御装置は、請求項１記載の光ディスク制御装置において、前記アナログ回路部は、前記シリアル送信手段の送信信号に基づいて、前記信号切り替え手段の出力信号をサンプルホールドするサンプルホールド手段をさらに有し、前記ＡＤ変換手段は、前記信号切り替え手段の出力信号に代えて、前記サンプルホールド手段によりサンプルホールドされたアナログ信号をディジタル信号に変換する、ことを特徴とするものである。
本願の請求項３の発明によれば、上述のように構成したことにより、信号切り替え手段により時分割多重された信号にその利得調整等のための並列処理を施すことが可能となる。
【００６０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
以下、本発明の実施の形態を図について説明する。
まず、本発明の実施の形態１による光ディスク制御装置について、そのブロック図である図１を用いて説明する。
【００６１】
この実施の形態１は、１つのアナログ信号処理用ＩＣから出力される各種の信号を、時分割多重してシリアル伝送するとともに、その各種の信号の切り替え制御に用いる情報についてもシリアル信号により伝送することで、アナログ信号処理用ＩＣとディジタル信号処理用ＩＣとの間の配線数が少数で済むようにしたものである。
【００６２】
図１において、ＩＣ１は本実施の形態１におけるアナログ信号処理用ＩＣ（アナログ信号処理手段）、ＩＣ３は本実施の形態１におけるディジタル信号処理用ＩＣ（ディジタル信号処理手段）である。
そのフォーカス制御及びトラッキング制御等のディジタル制御動作に関しては第１の従来例と同様のため説明を省略する。
【００６３】
アナログ信号処理用ＩＣ  ＩＣ１には従来例と同様に光検出器上に入射したディスクからの反射光を、Ｉ／Ｖ変換器１１６、１１７、１１８、１１９によって電圧変換された信号が接続されている。
１２０、１２１、１２３、１２４、１３０は入力信号を加算する加算回路であり、１２２、１２５、１２６は入力信号を減算する差動回路である。
【００６４】
加算器１２４はＩ／Ｖ変換器１１６、１１７の出力を加算し、加算器１２３はＩ／Ｖ変換器１１８、１１９の出力を加算し、加算器１２０はＩ／Ｖ変換器１１６、１１９の出力を加算し、加算器１２１はＩ／Ｖ変換器１１７、１１８の出力を加算し、加算器１３０は加算器１２４と加算器１２３の出力を加算する。減算器１２５は加算器１２４の出力から加算器１２３の出力を減算する。減算器１２２は加算器１２０の出力から加算器１２１の出力を減算する。
【００６５】
減算器１２２の出力はディスクに照射される光ビームの焦点とディスクの情報面とのずれを示すフォーカスエラー信号である。また、減算器１２５の出力はディスク上のスポットを目標トラックに追従させるためのプッシュプル法での第１のＴＥ信号、位相差検出回路１６０の出力は位相差法でのＴＥ信号である。
【００６６】
また、加算器１３０の出力は全反射光量信号である。チルト検出回路１６１の出力はチルト制御の制御信号、第２のＴＥ生成回路１６２の出力は第２のＴＥ信号、ＲＦ振幅検出回路１６３の出力はＲＦ信号振幅信号、ウォブル信号検出回路１６４の出力はウォブル振幅信号、位置検出回路１６６は増幅された位置検出信号出力とこれが微分された出力とを出力する。再生信号検出手段１００はこれら加算器１２０，１２１，１２３，１２４，１３０、減算器１２２，１２５，１２６、位相差検出回路１６０、チルト検出回路１６１、第２のＴＥ検出回路１６２、ＲＦ振幅検出回路１６３、ウォブル信号検出回路１６４、位置検出回路１６６を有し、その出力は図示しない光ディスクに光ビームを収束照射して検出した、ディスクに記録されている情報の信号である。切り替え回路１０はこれらの各種制御信号を切り替えることにより、時分割多重した信号を１本の信号線により、ディジタル信号処理用ＩＣ  ＩＣ３に出力する。
【００６７】
一方、ディジタル信号処理用ＩＣ  ＩＣ３では、Ａ／Ｄ変換器（Ａ／Ｄ変換手段）１６９が切り替え回路１０の出力をディジタル信号に変換する。ＤＳＰ（演算手段）１４０は、ディジタル信号として取り込まれた各種信号を、切り替え回路１０が順次切り替えを行ったのと同じ順序で切り替え、その切り替えて得た信号に対し、順次、信号処理を行う。
【００６８】
即ち、このＤＳＰ１４０は、デマルチプレクサに相当する処理を行いながら、位相補償等の本来の信号処理を行うものであり、このデマルチプレクサに相当する信号の切り替えタイミングは、ＤＳＰ１４０により制御されるＡ／Ｄ変換命令発生回路１３による切り替え回路１０の切り替えタイミングに、Ａ／Ｄ変換器１６９のＡ／Ｄ変換動作による遅延、を加えたものとする。そして、このＤＳＰ１４０は本来の信号処理としての位相補償等の処理を行った後、処理後の信号をＤ／Ａ変換器１５１、１７０、１４７に適宜振り分け、これら振り分けられた信号は、Ｄ／Ａ変換器１５１、１７０、１４７によってそれぞれアナログ信号に変換され、電力増幅器（図示せず）を介してアクチュエータ等を駆動するものである。
【００６９】
本実施の形態１は、前記したアナログ信号処理ＩＣ内で生成される各種制御信号を信号切り替え手段としての切り替え回路（マルチプレクサ（Ｍｕｌｔｉｐｌｅｘｅｒ；ＭＰＸ）とも称す）１０にそれぞれ接続し、シリアルパラレル変換回路（シリアル受信手段）１１にて変換された信号に基づいて切り替え回路１０を動作させ、各種制御信号を切り替える。
【００７０】
シリアルパラレル変換回路１１で変換される信号は、ディジタル信号処理用ＩＣ  ＩＣ３内に存在するＡ／Ｄ変換命令発生回路（Ａ／Ｄ変換命令手段）１３によって予め決められた変換条件に基づいて作成されたものである。
【００７１】
Ａ／Ｄ変換命令発生回路１３は切り替え回路１０をどのような順番で切り替えるかを予め決定する。この決定は内蔵のＲＯＭに記憶されたテーブルをサーチする等により行ってもよい。この決定された変換条件から作成されたデータをパラレルシリアル変換回路（シリアル送信手段）１２に対して転送することで、パラレルシリアル変換回路１２はパラレル信号をシリアル信号に変換し、アナログ信号処理ＩＣ  ＩＣ１内に有るシリアルパラレル変換回路１１にシリアル転送する。なお、図１では３本の信号線を示しているが、本来のシリアル信号はこの内の１本のみである（後述する、いわゆる３線シリアル転送による。）。
【００７２】
したがって、Ａ／Ｄ変換器１６９は、Ａ／Ｄ変換命令発生回路１３によって予め定められた変換条件に基づいて作成された信号をパラレルシリアル変換回路１２及びシリアルパラレル変換回路１１間で転送し、シリアルパラレル変換回路１１で変換された信号に基づいて切り替え回路１０によって各種制御信号を切り替えて順次Ａ／Ｄ変換器１６９に転送することにより、Ａ／Ｄ変換動作を実行することになる。
【００７３】
このように、本実施の形態１による光ディスク制御装置によれば、光ディスク装置のアナログ信号処理用ＩＣの各種出力信号を、マルチプレクサにより時分割多重を行って単一の信号線によりディジタル信号処理用ＩＣの側に伝送し、ディジタル信号処理用ＩＣ内でデマルチプレクサに相当する処理を行うとともに、マルチプレクサの切り替え順序を制御するための制御信号を、ディジタル信号処理用ＩＣの側からアナログ信号処理用ＩＣ側にパラレル信号からシリアル信号に変換して伝送し、アナログ信号処理用ＩＣの側でパラレル信号に復元し、この復元した制御信号により切り替え制御するようにしたので、アナログ信号処理用ＩＣとディジタル信号処理用ＩＣとの間で多数必要な各種の信号の配線が極めて少数で済み、信頼性が向上し、かつ装置のコストアップを抑えることが可能な光ディスク制御装置を得ることができる。
【００７４】
（実施の形態２）
以下、本発明の実施の形態２についてそのブロック図である図２を用いて説明する。
この実施の形態２は、実施の形態１において、時分割多重してシリアル伝送している各種信号のなかで、対をなす信号の差分値を求めて時分割多重しているものについては、これに代えて対をなす信号そのものを時分割多重しシリアル伝送することにより、アナログ信号処理用ＩＣの側の回路規模を削減できるようにしたものである。
【００７５】
図２において、ＩＣ４は本実施の形態２におけるアナログ信号処理用ＩＣ（アナログ信号処理手段）、ＩＣ５は本実施の形態２におけるディジタル信号処理用ＩＣ（ディジタル信号処理手段）である。
そのフォーカス制御及びトラッキング制御等のディジタル制御動作に関しては第１の従来例と同様のため省略する。
【００７６】
アナログ信号処理用ＩＣ  ＩＣ４には従来例と同様に光検出器上に入射したディスクからの反射光を、Ｉ／Ｖ変換器１１６、１１７、１１８、１１９によって電圧変換された信号が接続されている。
【００７７】
加算器１２０、１２１、１２３、１２４、１３０は、入力信号を加算する加算回路である。これらは図１と同様に接続されており、加算器１２０、１２１の出力がディスクに照射される光ビームの焦点とディスクの情報面とのずれを示す減算前のフォーカスエラー信号で、フォーカス用光検出器の個々の信号出力である。加算器１２０の出力をＦＥ＋、加算器１２１の出力をＦＥ−と称する。また、加算器１２３、１２４の出力がディスク上のスポットを目標トラックに追従させるためのプッシュプル法での第１のＴＥ信号で、フォーカス信号と同様に加算器１２４の出力をＴＥ＋、加算器１２３の出力をＴＥ−と称する。位相差検出回路１６０の出力は位相差法でのＴＥ信号で、それぞれＤＰＤＴＥ＋、ＤＰＤＴＥ−と称する。
【００７８】
加算器１３０の出力は全反射光量信号である。チルト検出回路１６１の出力はチルト制御の制御信号、第２のＴＥ生成回路１６２の出力は第２のＴＥ信号である。また、ＲＦ振幅検出回路１６３の出力はＲＦ信号振幅信号で、ウォブル信号検出回路１６４の出力はウォブル振幅信号で、これらＲＦ信号振幅信号およびウォブル振幅信号はスイッチ１６５によっていずれか一方が選択される。位置検出回路１６６は増幅された位置検出信号出力（以下では、ＲＴＰＳと記す。）と、これが微分された出力（以下では、ＤＴＰＳと記す。）とを出力する。再生信号検出手段１００は実施の形態１の構成に加え、ウォブル信号検出回路１６４およびＲＦ振幅検出回路１６３の出力を切り替えるスイッチ１６５を有する。
【００７９】
一方、ディジタル信号処理用ＩＣ  ＩＣ５ではスイッチ１８で切り替えられた各種制御信号がＡ／Ｄ変換器（Ａ／Ｄ変換手段）１６９によってディジタル信号に変換される。ディジタル信号として取り込まれた各種信号はＤＳＰ（演算手段）１４０によって位相補償等の処理を行い、各Ｄ／Ａ変換器１５１、１７０、１４７によってアナログ信号に変換された後、図示しない電力増幅器を介してアクチュエータ等を駆動するものである。
【００８０】
本実施の形態２は、前記したアナログ信号処理用ＩＣ  ＩＣ４内で生成される各種制御信号を第１切り替え回路１４及び第２切り替え回路１５にそれぞれ接続しシリアルパラレル変換回路１１にて変換されたパラレル信号に基づいて第１及び第２切り替え回路１４，１５を動作させ、各種制御信号を切り替える。
【００８１】
第１及び第２切り替え回路１４，１５に接続される制御信号は、例えば第１切り替え回路１４にはＦＥ＋、ＴＥ＋、ＤＰＤＴＥ＋、ＲＴＰＳ、チルト制御信号に加え、スイッチ１６５によってＲＦ信号振幅信号とウォブル振幅信号のいずれか一方が選択された信号、が入力され、第２切り替え回路１５にはＦＥ−、ＴＥ−、ＤＰＤＴＥ−、ＤＴＰＳ、全反射光量信号、第２のＴＥ信号が入力される。
【００８２】
ここで、ＦＥ＋とＦＥ−は対をなす信号であり、実施の形態１では、減算器１２２によりこれらの差がＦＥ信号として求められたうえで、切り替え回路１０により時分割多重されて、ディジタル信号処理用ＩＣに出力されていたが、本実施の形態２ではこのＦＥ信号の元となる、対をなす信号ＦＥ＋とＦＥ−が、それぞれ切り替え回路１４と１５で時分割多重されて、ディジタル信号処理用ＩＣに出力される。これは、ＴＥ＋、ＤＰＤＴＥ＋、およびＴＥ−、ＤＰＤＴＥ−についても同様である。
【００８３】
シリアルパラレル変換回路１１で変換される信号は、ディジタル信号処理用ＩＣ  ＩＣ５内にあるＡ／Ｄ変換命令発生回路１３によって予め決められた変換条件に基づいて作成されたものである。
【００８４】
Ａ／Ｄ変換命令発生回路１３によって、信号切り替え手段としての第１切り替え回路１４，及び第２切り替え回路１５をどのような順番で切り替えるかを予め決定する。決定された変換条件から作成されたパラレル信号をパラレルシリアル変換回路１２に対してデータを転送することで、パラレルシリアル変換回路１２はパラレル信号をシリアル信号に変換し、アナログ信号処理ＩＣ  ＩＣ４内にあるシリアルパラレル変換回路１１にシリアル転送する。なお、図２では３本の信号線を示しているが、本来のシリアル信号はこの内の１本である（後述する、いわゆる３線シリアル転送である。）。また、パラレルシリアル変換回路１２は、Ａ／Ｄ変換命令発生回路１３からの変換命令に基づいて、所定の時間に所定の時間幅のサンプリングパルス信号１９（以下では、ＳＨＰと記す。）を出力する。
【００８５】
第１切り替え回路１４，及び第２切り替え回路１５によって時分割多重された各種制御信号は、前記したサンプリングパルス信号１９のタイミングにおいて第１Ｓ／Ｈ回路１７，第２Ｓ／Ｈ回路１６によってサンプルホールドされる。この第１Ｓ／Ｈ回路１７，及び第２Ｓ／Ｈ回路１６は、第１切り替え回路１４，及び第２切り替え回路１５で選択される信号を同時にサンプルホールドすることにより、第１切り替え回路１４，及び第２切り替え回路１５から出力される両信号のＡ／Ｄ変換信号を同時間に取得するために設けられている。
【００８６】
例えば、第１切り替え回路１４でＦＥ＋、第２切り替え回路１５でＦＥ−が選択されると、第１Ｓ／Ｈ回路１７，及び第２Ｓ／Ｈ回路１６でサンプルホールドされた後、スイッチ１８でそのいずれか一方が選択され、Ａ／Ｄ変換器１６９でディジタル信号に変換されるが、このディジタル信号はＦＥ＋，ＦＥ−信号の同時間における信号である。
【００８７】
したがって、Ａ／Ｄ変換動作は、Ａ／Ｄ変換命令発生回路１３によって予め決められた変換条件に基づいて作成された信号を、パラレルシリアル変換回路１２からシリアルパラレル変換回路１１の側に転送し、シリアルパラレル変換回路１１で変換された信号に基づいて、第１切り替え回路１４，及び第２切り替え回路１５によって各種制御信号を切り替え、第１切り替え回路１４，及び第２切り替え回路１５から出力する制御信号を変換命令毎に第１Ｓ／Ｈ回路１７，第２Ｓ／Ｈ回路１６でサンプルホールドし、順次Ａ／Ｄ変換器１６９に転送することで、各種制御信号をＡ／Ｄ変換することになる。
【００８８】
次に、このＡ／Ｄ変換動作について図３を用いて詳しく説明する。
Ａ／Ｄ変換命令発生回路１３からＡ／Ｄ変換命令が出力される。図３のＡ／Ｄ変換命令は、例えばＡ信号変換、Ｂ信号変換、Ｃ信号変換、の順番で変換命令を出力した場合の例を示すが、これは任意の信号を設定することが可能である。このＡ／Ｄ変換命令は信号選択用情報（Ａ信号、Ｂ信号、Ｃ信号）を有しており、パラレルシリアル変換回路１２を介してアナログ信号処理ＩＣ  ＩＣ４内のシリアルパラレル変換回路１１に転送される。パラレルシリアル変換回路１２とシリアルパラレル変換回路１１との間の通信形態はごく一般的なシリアル信号の通信形態であり、シリアルクロック（以下では、ＳＣＫと記す。）、シリアルイネーブル（以下では、ＳＥＮと記す。）、シリアルデータ（以下では、ＳＤＡＴと記す。）の３線転送を行う。
【００８９】
ここで３線シリアル転送について図４及び図５を用いて詳しく説明する。
図４はＡ／Ｄ変換用８ｂｉｔシリアル転送について、図５はＩＣ内部状態設定用１６ｂｉｔシリアル転送について、それぞれ示している。ＩＣ間の通信ではＡ／Ｄ変換用８ｂｉｔ転送と内部状態設定用１６ｂｉｔ転送を共用する。
【００９０】
図４において、ＳＥＮは転送中の有効無効を決定する信号であって、ハイレベルが転送中の有効状態を示す。また、このＳＥＮ信号はシリアルパラレル変換終了の信号となり、内部レジスタに保持する信号ともなる。ＳＣＫはシリアル転送のデータラッチ用のクロックで、受信側ではこのクロックの立上りエッジでデータをラッチする。ＳＤＡＴはシリアル転送のデータで、Ｄ０からＤ３が制御信号の選択ｂｉｔであり、これらＤ０からＤ３により選択できる制御信号の種類は１６種類である。ＩＣＳＥＬはＩＣ間の選択ｂｉｔで２種類のＩＣを選択することができる。ＣＣＳはＡ／Ｄ変換用８ｂｉｔ転送、もしくは内部状態設定用１６ｂｉｔ転送のいずれの転送モードであるかを識別するｂｉｔである。
【００９１】
図５において、ＳＥＮは転送中の有効無効を決定する信号で、ハイレベルで転送中の有効状態を示す。また、このＳＥＮ信号はシリアルパラレル変換終了の信号となり、内部レジスタに保持する信号ともなる。ＳＣＫはシリアル転送のデータラッチ用のクロックで、受信側ではこのクロックの立上りエッジでデータをラッチする。ＳＤＡＴはシリアル転送のデータで、Ｄ０からＤ７が状態設定用レジスタ（図示せず）のｂｉｔである。Ａ０からＡ３は状態設定用レジスタ選択ｂｉｔで、１６種類の状態設定用レジスタを選択できる。ＳＥＬは２種類の機能ブロックに対して前記したＡ０からＡ３の状態設定用レジスタを選択することができ、例えばＳＥＬが“１”の場合は信号系ブロックの状態設定用レジスタを選択し、ＳＥＬが“０”の場合はサーボ系の状態設定用レジスタを選択する。ＩＣＳＥＬはＩＣ間の選択ｂｉｔで、２種類のＩＣを選択することができる。ＣＣＳはＡ／Ｄ変換用８ｂｉｔ転送、もしくは内部状態設定用１６ｂｉｔ転送を識別するｂｉｔである。Ｒ／Ｗはシリアル通信の受信または送信を選択するｂｉｔである。
【００９２】
そして、図３のタイムチャートに示すように、パラレルシリアル変換回路１２から送られるＳＣＫ、ＳＥＮ、ＳＤＡＴはＡ／Ｄ変換命令に基づいて出力され、シリアルデータ転送の有効無効を示すＳＥＮ信号をハイレベル（有効）にし、データの転送を行う。データ転送終了後はＳＥＮ信号をローレベル（無効）にする。
【００９３】
シリアルパラレル変換回路１１に入力されたシリアルデータは、シリアルパラレル変換を行って信号選択用情報等を復調し、その結果によって切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５に対して切り替え順序を設定し、これにより、切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５は選択信号に対応した信号（Ａ信号、Ｂ信号、Ｃ信号）を出力する。この出力はＡ−１信号、Ａ信号、Ｂ信号、Ｃ信号の順で行われる。切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５が選択信号を切り替えるタイミングはシリアルデータ転送の終了を示すＳＥＮ信号の立下りで行われる。切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５から出力される制御信号をサンプルホールド手段としてのＳ／Ｈ回路１（Ｓ／Ｈ１）１７，及びＳ／Ｈ回路２（Ｓ／Ｈ２）１６でサンプルホールドするタイミングはサンプルホールドパルス信号１９（以下では、ＳＨＰ１と記す。）で決まり、Ａ／Ｄ変換命令タイミングに基づいて規定の時間後にＳＨＰ１  １９を発生させる。また、Ｓ／Ｈ回路１（Ｓ／Ｈ１）１７，及びＳ／Ｈ回路２（Ｓ／Ｈ２）１６でサンプルホールドするタイミングを得る他の方法としては、データ転送終了を示すＳＥＮ信号の立下りタイミングから遅延回路ＤＬＹにより所定の時間遅らせてＳＨＰ１  １９を発生させる方法もある。いずれにしても、ＳＨＰ１  １９の出力タイミングは、切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５から出力された信号が実際にＳ／Ｈ回路１（Ｓ／Ｈ１）１７，及びＳ／Ｈ回路２（Ｓ／Ｈ２）１６にサンプルホールドできるタイミングに設定することが条件となる。
【００９４】
次に、Ｓ／Ｈ回路１（Ｓ／Ｈ１）１７，及びＳ／Ｈ回路２（Ｓ／Ｈ２）１６でサンプルホールドされた制御信号は、サンプリングされた時間から次回サンプリングされるまでホールド状態となり、アナログ信号処理ＩＣ  ＩＣ４の出力ＳＨＯＵＴ１、ＳＨＯＵＴ２から上記所定の時間遅延されたＡ変換信号、Ｂ変換信号、Ｃ変換信号となって、ディジタル信号処理ＩＣ  ＩＣ５のＡ／Ｄ変換器に時分割で転送する。
【００９５】
これら時分割転送されたＡ信号、Ｂ信号、Ｃ信号はＡ／Ｄ変換器１６９の直前に設けられているスイッチ１８を切り替えることによって、ホールド状態にあるＳＨＯＵＴ１、ＳＨＯＵＴ２の２つの信号を連続にＡ／Ｄ変換する。
【００９６】
また、切り替え回路１（ＭＰＸ１）１４，及び切り替え回路２（ＭＰＸ２）１５から出力される制御信号は、前の信号がホールド状態で出力されることを利用し次に選択される信号のゲインを、図３の可変ゲインアンプ（可変利得増幅手段）２０、２１で可変することができる。このため、ＦＥ＋とＦＥ−等の対をなす信号は、その一方の信号と他方の信号のゲインを異なるものにする等の処理を行うことが可能となる。この可変ゲインアンプ２０、２１のゲイン切り替えはシリアルインターフェースＳＩＦから出力される、状態設定用１６ｂｉｔのシリアル転送によって設定され、Ａ／Ｄ変換用８ｂｉｔ転送の終了時、もしくはＡ／Ｄ変換用８ｂｉｔ転送同士の間に状態設定用１６ｂｉｔシリアル転送を行って設定する。
【００９７】
このように、本実施の形態２による光ディスク制御装置によれば、光ディスク装置のアナログ信号処理用ＩＣの各種出力信号を、マルチプレクサにより時分割多重を行って単一の信号線によりディジタル信号処理用ＩＣの側に伝送し、ディジタル信号処理用ＩＣ内でデマルチプレクサに相当する処理を行うとともに、マルチプレクサの切り替え順序を制御するための制御信号を、ディジタル信号処理用ＩＣの側からアナログ信号処理用ＩＣの側にパラレル信号からシリアル信号に変換して伝送し、アナログ信号処理用ＩＣの側でパラレル信号に復元して制御するようにしたので、アナログ信号処理用ＩＣとディジタル信号処理用ＩＣとの間で多数必要な各種の信号の配線が極めて少数で済み、信頼性が向上し、かつ装置のコストアップを抑えることが可能な光ディスク制御装置を得ることができる、という効果が得られる。
【００９８】
しかも、この実施の形態２は、フォーカスエラー信号を求める際の加算器１２４，１２３の出力信号や、位相差法におけるＴＥ信号を求める際の加算器１２０，１２１の出力信号等の、対になっている信号を、実施の形態１のようにアナログ信号処理用ＩＣの側で差分を求めたうえで時分割多重し伝送するのではなく、これら対になっている信号に関しても対になっているままで時分割多重してディジタル信号処理用ＩＣの側に伝送し、ディジタル信号処理用ＩＣの側のＤＳＰにおいてソフトウエアにより差分を求めるようにしているので、アナログ信号処理用ＩＣの側の回路規模を削減できるほか、対をなす信号の一方の信号と他方の信号のゲインを異なるものにする等の処理が簡単に行える、という効果が得られる。
【００９９】
（実施の形態３）
以下、本発明の実施の形態３について、そのブロック図である図６を用いて説明する。
この実施の形態３は、実施の形態２と同様、対をなす信号そのものを時分割多重し伝送することにより回路規模を削減できるようにしたアナログ信号処理用ＩＣを、対応可能とする光ディスクの種類に応じて複数設け、これらの出力を１つのディジタル信号処理用ＩＣの側で切り替えて使用することにより、多種のディスクへの対応を実現する際に、ＩＣ間の接続線数を増加させることなくコスト的にも信頼性の面でも優れた光ディスク制御装置が得られるようにしたものである。
【０１００】
図６において、ＩＣ６は本実施の形態３における第１のアナログ信号処理用ＩＣ（アナログ信号処理手段）、ＩＣ７は第２のアナログ信号処理用ＩＣ（アナログ信号処理手段）、ＩＣ８は本実施の形態３におけるディジタル信号処理用ＩＣ（ディジタル信号処理手段）である。
例えば、アナログ信号処理用ＩＣ  ＩＣ６はＤＶＤ−ＲＡＭ対応用ＩＣ、アナログ信号処理用ＩＣ  ＩＣ７はＤＶＤ−Ｒ対応用ＩＣである。
【０１０１】
このＩＣ６は図２の再生信号検出手段１００、切り替え回路１４，１５、サンプルホールド回路１７，１６に相当する回路を含むＤＶＤ−ＲＡＭ用制御信号生成回路２５、及び第１シリアルパラレル変換回路（シリアル受信手段）２７で構成されており、ＩＣ７は図２の再生信号検出手段１００、切り替え回路１４，１５、サンプルホールド回路１７，１６に相当する回路を含むＤＶＤ−Ｒ用制御信号生成回路２６、及び第２シリアルパラレル変換回路（シリアル受信手段）２８で構成されている。
基本的なＡ／Ｄ変換動作については実施の形態２で説明したのと同様であるため説明を省略する。
【０１０２】
本実施の形態３は、前記したアナログ信号処理ＩＣ  ＩＣ６、ＩＣ７の内で生成される各種制御信号を、ディジタル信号処理用ＩＣ（ディジタル信号処理手段）内にあるＡ／Ｄ変換命令発生回路（Ａ／Ｄ変換命令手段）１３によって予め決められた変換条件に基づいて作成された順序でＩＣ６またはＩＣ７から時分割転送する。
【０１０３】
Ａ／Ｄ変換命令発生回路１３によって予め決定された変換条件から作成されたパラレル信号をパラレルシリアル変換回路（シリアル送信手段）１２に対してデータを転送することで、パラレルシリアル変換回路１２はパラレル信号をシリアル信号に変換し、各アナログ信号処理ＩＣ  ＩＣ６、ＩＣ７内にあるシリアルパラレル変換回路２７、２８にシリアル転送する。また、パラレルシリアル変換回路１２はＡ／Ｄ変換命令発生回路１３からの変換命令に基づいて所定の時間に所定の時間幅のＳＨＰ信号１９を出力する。
【０１０４】
シリアル転送のデータはＡ／Ｄ変換命令発生回路１３より信号選択情報とＩＣ選択情報を持った信号であって、各ＩＣ６、ＩＣ７のシリアルパラレル変換回路（シリアル受信手段）２７、２８で復調されることで、Ａ／Ｄ変換命令によって指定されたアナログ処理ＩＣの指定された制御信号を出力する。
【０１０５】
次に、そのＡ／Ｄ変換動作について図７のタイムチャートを用いて詳しく説明する。Ａ／Ｄ変換命令発生回路１３からＡ／Ｄ変換命令が出力される。図７でのＡ／Ｄ変換命令は、例えば、ＩＣ６変換→ＩＣ７変換→ＩＣ６変換、の順番で変換命令を発した場合であるが、任意の信号を設定することが可能である。このＡ／Ｄ変換命令は信号選択用情報とＩＣ選択情報（例えば、ＩＣ６とＩＣ７の選択）とを有しており、パラレルシリアル変換回路１２を介してアナログ信号処理ＩＣ内のシリアルパラレル変換回路１１に転送される。
【０１０６】
各ＩＣのシリアルパラレル変換回路に入力されたシリアルデータは、シリアルパラレル変換を行い、信号選択用情報及びＩＣ選択情報を復調し、その結果によってＩＣ６の切り替え回路（ＭＰＸ）１４、１５またはＩＣ７の切り替え回路（ＭＰＸ）３４、３５が設定される。例えばＡ／Ｄ変換命令からＩＣ６を選択した時間ＤではＩＣ６が変換命令を受信し、ＳＥＮ信号の立下り時間後、時間Ｅにおいて、ＩＣ６の切り替え信号であるＳ１（図７の“００１”）によって設定された制御信号をＭＰＸ１４、１５より出力する。ＩＣ７を選択した時間Ｅでは、同様にＩＣ７の切り替え信号であるＳ２によって設定された制御信号をＭＰＸ３４、３５より出力する。再度ＩＣ６が選択された時間Ｆにおいても同様となる。
【０１０７】
ＩＣ６の切り替え回路（ＭＰＸ）１４、１５，及びＩＣ７の切り替え回路（ＭＰＸ）３４、３５から出力される制御信号をＩＣ６のＳ／Ｈ回路（サンプルホールド手段）１７、１６及びＩＣ７のＳ／Ｈ回路（サンプルホールド手段）３０、３１でサンプルホールドする。タイミングはサンプルホールドパルス（ＳＨＰ１、ＳＨＰ２）で決まり、Ａ／Ｄ変換命令タイミングに基づいて規定の時間後にＩＣ６及びＩＣ７に対して同信号のサンプルホールド信号を入力する。したがって、選択されていないＩＣにおいてもサンプルホールド動作を行うことになる。
【０１０８】
次に、ＩＣ６のＳ／Ｈ回路１７、１６，またはＩＣ７のＳ／Ｈ回路３０、３１によりサンプルホールドされた制御信号は、例えば時間ＤにおけるＩＣ６の変換命令に対する時間ＥにおけるＩＣ変換信号のように、サンプリングされた時間から次回サンプリングされるまでホールド状態となり、選択されたアナログ信号処理ＩＣの出力ＯＵＴ１、ＯＵＴ２からディジタル信号処理ＩＣのＡ／Ｄ変換器（Ａ／Ｄ変換手段）１６９に時分割転送する。
【０１０９】
時分割転送された信号は図６のＡ／Ｄ変換器１６９の直前に設けられているスイッチＡＤＳＷ１，及びＡＤＳＷ２を切り替えることによって選択されたＩＣのホールド状態にある信号をＡ／Ｄ変換する。つまり、ＩＣ６が選択されていればスイッチＡＤＳＷ１を動作させ、スイッチＡＤＳＷ２はＯＦＦ状態、ＩＣ７が選択されていればスイッチＡＤＳＷ２を動作させ、スイッチＡＤＳＷ１はＯＦＦ状態にする。
【０１１０】
また、ＩＣ６の信号切り替え手段としての切り替え回路（ＭＰＸ）１４、１５，及びＩＣ７の信号切り替え手段としての切り替え回路（ＭＰＸ）３４、３５から出力される制御信号を、ＩＣ６の可変ゲインアンプ（可変利得増幅手段）２０、２１，及びＩＣ７の可変ゲインアンプ（可変利得増幅手段）３２、３３でゲインを可変することができる。この可変ゲインアンプ２０、２１、３２、３３のゲイン切り替えは前記したＩＣＳＥＬのｂｉｔと状態設定用レジスタ選択ｂｉｔとを有する状態設定用１６ｂｉｔシリアル転送によって設定される。
【０１１１】
このように、本実施の形態３による光ディスク制御装置によれば、実施の形態２と同様に構成されたアナログ信号処理用ＩＣを、対応すべき光ディスクの種類に応じて複数設け、これらの出力をディジタル信号処理用ＩＣの側で切り替えて使用するようにしたので、本来ディスクの種類に対応して多数必要となる各種出力信号の配線が極めて少数で済み、装置のコストアップを抑えることが可能な光ディスク制御装置を得ることができる。
【０１１２】
即ち、最近の光ディスク装置のように、１台の装置で多種のディスクに対応するため回路構成が増加し、基本となるディスクに対応するＩＣ構成に、他のディスクに対応するＩＣを付加する形が一般的になっている状況下において、基本となるディスクに対して存在するＩＣに対し、多種類のディスクへの対応を図るためにＩＣを追加しようとしても、接続線数が増加し実現が困難となるが、本実施の形態３によれば、ＩＣ間の接続線数を増加させることなくコスト的にも信頼性の面でも優れた回路構成を構築することが実現でき、多種類のディスクへの対応が容易な、ディジタル制御搭載の光ディスク制御装置を提供することが可能となる。
【０１１３】
なお、上記実施の形態３では、複数設けるアナログ信号処理用ＩＣは実施の形態２と同様、２つの出力を有するものとしたが、アナログ信号処理用ＩＣの規模がやや増加しても差し支えないのであれば、実施の形態１と同様の単一の出力を有するＩＣとしてもよい。
【０１１４】
また、上記実施の形態３では、２つのアナログ信号処理用ＩＣの出力を切り替える場合を例にとって説明したが、３つ以上のアナログ信号処理用ＩＣの出力を切り替えるようにしてもよい。
【０１１５】
さらに、上記各実施の形態では、専ら光ディスク装置を対象とする制御装置について説明したが、ハードディスクドライブ用やビデオ用等、出力に多数のピンを要するディジタル制御装置であれば、適用することが可能である。
【０１１６】
さらに、上記実施の形態では、ディジタル制御装置について説明したが、アナログ信号処理部とディジタル信号処理部とを有し、アナログ信号処理部から多数のアナログ信号をディジタル信号処理部に伝送する装置であれば、制御装置に限ることなく適用することが可能である。
【０１１７】
【発明の効果】
以上述べたところから明らかなように、本願の請求項１の発明によれば、ディスクに光ビームを照射し反射光を検出する光学系を有し、該反射光の検出信号に基づいて、ディスクに記録されている情報信号をアナログ信号処理して転送するアナログ回路部と、該アナログ回路部と分離され、該アナログ回路部から転送されてくる情報信号をＡＤ変換してディジタル信号処理するディジタル回路部とを備えた光ディスク装置において、前記ディジタル回路部は、前記アナログ回路部から転送される前記情報信号をアナログディジタル変換するＡＤ変換手段と、前記ＡＤ変換手段からのディジタル信号を、予め決定された順序で順次演算処理して、前記光学系を駆動制御する制御信号を生成する演算手段と、前記演算手段にて演算処理されるディジタル信号の取得順序を予め設定し、その順序に応じた変換命令を生成するＡＤ変換命令手段と、前記ＡＤ変換命令手段で生成された変換命令をシリアル送信するシリアル送信手段とを有し、前記アナログ回路部は、前記ディスクに記録されている情報信号を検出する再生信号検出手段と、前記ディジタル回路部のＡＤ変換命令手段にて生成された変換命令である、前記シリアル送信手段から送信されてくる信号を受信するシリアル受信手段と、前記シリアル受信手段で受信した信号である前記変換命令によって、前記再生信号検出手段により得られる複数の情報信号を切り替えて、時分割多重する信号切り替え手段とを有するので、アナログ回路部にて検出された複数の情報信号が時分割多重されてディジタル回路部に転送されることとなって、アナログ回路部とデジタル回路部との間での情報信号の転送に要する信号ピン及び信号配線の数を大幅に削減することができ、しかも、ディジタル回路部にて生成された、上記複数の情報信号を時分割多重する切り替え命令を、そのパラレルシリアル変換により、１つの信号線でもってディジタル回路部からアナログ回路部に転送することができる効果がある。
【０１１８】
また、本願の請求項２の発明に係る光ディスク制御装置によれば、請求項１記載の光ディスク制御装置において、前記アナログ信号回路部を複数備え、前記ＡＤ変換手段は、該複数のアナログ回路部側における前記信号切り替え手段の出力信号をディジタル回路部側にあるＡＤ変換命令手段の命令に基づいて切り替え、順次ディジタル信号に変換するので、種類が異なるディスクに対応すべくアナログ回路部を複数備えた場合に、その複数のアナログ回路部とディジタル回路部との間の接続に要する配線数を大幅に削減できる効果がある。
【０１２０】
また、本願の請求項３の発明に係る光ディスク制御装置によれば、請求項１記載の光ディスク制御装置において、前記アナログ回路部は、前記シリアル送信手段の送信信号に基づいて、前記信号切り替え手段の出力信号をサンプルホールドするサンプルホールド手段をさらに有し、前記ＡＤ変換手段は、前記信号切り替え手段の出力信号に代えて、前記サンプルホールド手段によりサンプルホールドされたアナログ信号をディジタル信号に変換するので、信号切り替え手段により時分割多重された信号にその利得調整等のための並列処理を施すことが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における光ディスク制御装置のブロック図
【図２】本発明の実施の形態２における光ディスク制御装置のブロック図
【図３】上記実施の形態２におけるＡＤ変換動作を説明するための図
【図４】本発明のＡＤ変換用８ｂｉｔ転送を説明するための図
【図５】本発明の状態設定用１６ｂｉｔ転送を説明するための図
【図６】本発明の実施の形態３における光ディスク制御装置のブロック図
【図７】上記実施の形態３におけるＡＤ変換動作を説明するための図
【図８】第１の従来例の光ディスク装置のブロック図
【図９】上記第１の従来例におけるアドレス部とゲート信号の関係を説明するための図
【図１０】上記第１の従来例におけるプッシュプル法による光ビームと溝と検出信号の関係を説明するための図
【図１１】上記第１の従来例におけるプッシュプル法によるＴＥ信号とトラックの関係を説明するための図
【図１２】第２の従来例における光ディスク装置のブロック図
【図１３】第３の従来例における光ディスク装置のブロック図
【符号の説明】
１０、１４、１５、３４、３５  マルチプレクサ
１１、２７，２８  シリアルパラレル変換回路
１２  パラレルシリアル変換回路
１３  ＡＤ変換命令発生回路
１６，１７、３０、３１  サンプルホールド回路
１８  スイッチ
２０，２１，３２，３３  可変ゲインアンプ
２５，２６  アナログ処理回路
１００  再生信号検出回路
１１６、１１７、１１８、１１９  Ｉ／Ｖ変換器
１２０、１２１、１２３、１２４、１３０  加算器
１２２、１２５、１２６  減算器
１４０  ＤＳＰ
１４７  Ｄ／Ａ変換器
１５１  Ｄ／Ａ変換器
１６５  スイッチ
１６０  位相差検出回路
１６１  チルト検出回路
１６２  第２のＴＥ生成回路
１６３  ＲＦ振幅検出回路
１６４  ウォブル信号検出回路
１６６  位置検出回路
１６９  Ａ／Ｄ変換器
１７０  Ｄ／Ａ変換器
【図１】
0003578986.tif 000002
【図２】
0003578986.tif 000003
【図３】
0003578986.tif 000004
【図４】
0003578986.tif 000005
【図５】
0003578986.tif 000006
【図６】
0003578986.tif 000007
【図７】
0003578986.tif 000008
【図８】
0003578986.tif 000009
【図９】
0003578986.tif 000010
【図１０】
0003578986.tif 000011
【図１１】
0003578986.tif 000012
【図１２】
0003578986.tif 000013
【図１３】
0003578986.tif 000014