(57)【特許請求の範囲】
【請求項１】
複数の走査配線と複数の信号配線とが互いに直交する方向に配設され、上記両配線の各交差部に画素用スイッチング素子を介して表示画素が接続され、これらの表示画素がマトリクス状に設けられたアクティブマトリクス型の画像表示装置において、
上記各走査配線毎に、
走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側から分岐して該走査配線に接続される走査補助配線が備えられると共に、
上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線と同一段の走査補助配線が接続され、同一段の走査信号によってＯＮ／ＯＦＦ制御される充電用スイッチング素子と、
上記各充電用スイッチング素子を介して各走査配線の終端側に接続され、充電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に選択時走査駆動電圧を与える選択時走査駆動電圧電源とからなる構成、
および、
上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の走査補助配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子と、
上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とからなる構成の少なくとも一方の構成が備えられていることを特徴とする画像表示装置。
【請求項２】
上記各充電用スイッチング素子および／または各放電用スイッチング素子がＴＦＴで形成され、
上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、
上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層が多結晶シリコンからなることを特徴とする請求項２に記載の画像表示装置。
【請求項４】
上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層がアモルファスシリコンからなることを特徴とする請求項２に記載の画像表示装置。
【請求項５】
上記各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＴＦＴにて構成されていることを特徴とする請求項２に記載の画像表示装置。
【請求項６】
上記各充電用スイッチング素子および／または各放電用スイッチング素子がＭＯＳトランジスタで形成され、
上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、
上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されていると共に、
上記充電用スイッチング素子および／または各放電用スイッチング素子が表示パネルとは別のＭＯＳトランジスタアレイチップに設けられており、該ＭＯＳトランジスタアレイチップが、各走査配線に走査信号を供給する走査電極駆動用回路の接続側と反対側で上記表示パネルに接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項７】
上記各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＭＯＳトランジスタにて構成されていることを特徴とする請求項６に記載の画像表示装置。
【請求項８】
上記選択時走査駆動電圧電源および非選択時走査駆動電圧電源の少なくとも一方が、各走査配線に走査信号を供給する走査電極駆動用回路内に備えられていることを特徴とする請求項１ないし７の何れかに記載の画像表示装置。
【請求項９】
上記放電用スイッチング素子の制御端子は、次段の走査補助配線に接続されることを特徴とする請求項１ないし８の何れかに記載の画像表示装置。
【請求項１０】
複数の走査配線と複数の信号配線とが互いに直交する方向に配設され、上記両配線の各交差部に画素用スイッチング素子を介して表示画素が接続され、これらの表示画素がマトリクス状に設けられたアクティブマトリクス型の画像表示装置において、
上記各走査配線毎に、
走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線と接続されている分岐走査配線が備えられており、
上記分岐走査配線は、走査配線の形成されている基板上で、該分岐走査配線が接続されている走査配線と隣接して配設されていることを特徴とする画像表示装置。
【請求項１１】
上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の分岐走査配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子と、
上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とが備えられていることを特徴とする請求項１０に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示やＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示等を行う表示装置に関し、特にアクティブマトリクス駆動を用いた表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置の構成および動作を示す概略断面図を図７（ａ）、（ｂ）に示す。
【０００３】
上記液晶表示装置の構成としては、図７（ａ）に示すように、ガラス基板１００１および１０１１のそれぞれの片面に電極１００２および１０１２を形成し、さらにその上に配向材料を印刷して配向膜１００３および１０１３を形成した後、配向膜１００３側には紙面に平行方向に、配向膜１０１３側には紙面に垂直方向にラビングを施す。そして、電極１００２および１０１２側を内側にした２枚のガラス基板１００１および１０１１のサンドイッチ構造とし、その間にＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶材料を充填して液晶層１０２１を形成する。この時、上記液晶層１０２１における液晶分子１０２２の長軸は、上記各ガラス基板１００１および１０１１の表面近傍でラビング方向に揃うように配向し、基板間では長軸方向が約９０°回転するように充填される。また、ガラス基板１００１および１０１１の外側には、偏光板１００４および１０１４がその透過軸が互いに直交するように貼り付けられている。
【０００４】
ここで、上記図７（ａ）に示す液晶表示装置は、液晶層１０２１に電圧が加わらない状態（駆動電圧ＯＦＦの状態）を示しており、例えば、上記液晶表示装置の下方より入射された光は偏光板１００４にて紙面に平行な偏光成分のみが透過し、液晶層１０２１にて偏光方向を約９０°回転された後、偏光板１０１４にて紙面に垂直な偏光軸を持つ光として出射される。このように、図７（ａ）に示す液晶表示装置では、光が透過することにより明表示が実現される。
【０００５】
一方、液晶層１０２１の両端に電圧が加わるように電極１００２および１０１２に電位を供給すると、液晶分子１０２２は、図７（ｂ）に示すように、電界方向に長軸が揃うよう回転する。この時、偏光板１００４より入射される紙面に平行な偏光成分を持つ光は、液晶層１０２１中にて偏光軸が回転することがないので、紙面に垂直な方向に偏光軸を持つ偏光板１０１４に入射しても該偏光板１０１４を透過することができない。このため、図７（ｂ）に示す液晶表示装置では、暗表示が実現される。
【０００６】
図８は、図７の構成原理を用いた単純マトリクス型液晶表示装置の概略構成を示す平面図である。
【０００７】
上記単純マトリクス型液晶表示装置では、液晶層を挟む２枚のガラス基板のそれぞれに、走査配線１０３１−１〜１０３１−ｎ、信号配線１０４１−１〜１０４１−ｍが形成されている。上記走査配線１０３１−１〜１０３１−ｎおよび上記信号配線１０４１−１〜１０４１−ｍは、互いに直交するストライプ状の微細透明配線として形成されている。また、上記走査配線１０３１−１〜１０３１−ｎおよび上記信号配線１０４１−１〜１０４１−ｍは走査電極駆動用ＩＣおよび信号電極駆動用ＩＣによってそれぞれ駆動され、上記配線の各交点に形成される画素に印加される電圧を制御することにより、液晶層における液晶分子の配向状態を各画素毎に制御でき、表示を行うことができる。
【０００８】
上記単純マトリクス型液晶表示装置の欠点は、走査線数の増加に伴って各交点での液晶にかかる実効電圧が先端に行くにしたがって下がることにより表示画素のコントラストが低下するため、精細度の高い液晶表示装置には不向きであるという点と、応答速度が遅いという点にある。
【０００９】
上記単純マトリクス型液晶表示装置の問題点を解決するものとしては、各画素にスイッチング素子を持つアクティブマトリクス型液晶表示装置がある。図９は従来の技術による一般的なアクティブマトリクス型液晶表示装置の構成を示す。また、図１０（ａ）、（ｂ）はアクティブマトリクス型（逆スタガ型）液晶表示装置における画素構造を示す。
【００１０】
図９に示す上記アクティブマトリクス型液晶表示装置は、スイッチング素子としてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１０５１を用いた場合を例示している。上記アクティブマトリクス型液晶表示装置では、液晶層を挟持する２枚のガラス基板の一方に、走査配線１０６１−１〜１０６１−ｎと信号配線１０７１−１〜１０７１−ｍとが格子状に配置され、各々と接続する走査電極と信号電極との交点に画素用スイッチング素子となるＴＦＴ１０５１を介して画素１０５２が接続されている。また、走査配線１０６１−１〜１０６１−ｎと信号配線１０７１−１〜１０７１−ｍとには、それぞれ走査電極駆動用ＩＣ１０６２と信号電極駆動用ＩＣ１０７２とが接続されている。
【００１１】
上記アクティブマトリクス型液晶表示装置における画素構成は、図１０（ａ）、（ｂ）に示すように、ＴＦＴ１０５１…、走査配線１０６１…、および信号配線１０７１…が設けられたＴＦＴ基板１０８１と、対向電極１０９２が設けられたＣＦ基板１０９１とが間隙をおいて配設され、ＴＦＴ基板１０８１側の画素電極１０８２とＣＦ基板１０９１側の対向電極１０９２との間に液晶層１１０１が封止されて形成されている。
【００１２】
上記ＴＦＴ基板１０８１では、ガラス基板１０８３の片側面において偏光板１０８４が形成され、他方の面に走査電極（ゲート電極）１０６３を含む走査配線１０６１、絶縁膜層１０８５、半導体１０８６、信号配線１０７１および画素電極１０８２、配向膜１０８７が順次形成されている。
【００１３】
一方、上記ＣＦ基板１０９１では、ガラス基板１０９３の片側面において偏光板１０９４が形成され、他方の面にＲ／Ｇ／Ｂ／Ｂｋの色版が積層されたカラーフィルタ層１０９５、対向電極１０９２、配向膜１０９６が順次形成されている。
【００１４】
次に、上記アクティブマトリクス型液晶表示装置の動作について図９を参照して以下に説明する。
【００１５】
先ず、走査電極駆動用ＩＣ１０６２より１ライン目の走査配線１０６１−１にＯＮ電圧が出力される（この時、他の走査配線にはＯＦＦ電圧が出力される）と、該走査配線１０６１−１を経由して１ライン目の走査電極１０６３…につながるすべてのＴＦＴ１０５１…がＯＮする。そして、１ライン目の走査ラインに対応するデータ信号が、信号電極駆動用ＩＣ１０７２から各信号配線１０７１…に与えられる。この時、各信号配線１０７１…の信号電極からＴＦＴ１０５１を通過して画素電極１０８２に至る回路が導通状態となっているので、１ライン目の走査配線１０６１−１につながる全ての画素電極１０８２…に信号電圧（データ信号）が加わり、該画素電極１０８２…に対応する画素１０５２…にデータが書き込まれる。その後、１ライン目の走査配線１０６１−１に対する走査電極駆動用ＩＣ１０６２の出力がＯＦＦ電圧となって、該走査配線１０６１−１につながるＴＦＴ１０５１…がＯＦＦする。これにより、各信号配線１０７１…の信号電極と画素電極１０８２…とが非導通状態となって画素１０５２…への書き込みが終了する。
【００１６】
１ライン目の走査配線１０６１−１への走査出力がＯＦＦ電圧となると同時に、引続き走査電極駆動用ＩＣ１０６２から２ライン目の走査配線１０６１−２にＯＮ電圧が出力され、この操作を最終ラインまで繰り返して行うことで１画面の駆動が終了する。
【００１７】
上述のようなアクティブマトリクス型液晶表示装置の一般的な駆動では、走査電極１０６３の持つ抵抗および寄生容量の影響により、図１１に示す走査電圧波形において、各走査配線１０６１…の入力端側（走査電極駆動用ＩＣに近い側）では実線で示すような矩形波であるものが、終端側に近づくにつれて破線で示すような鈍った波形となる。
【００１８】
上記走査電圧波形において、このような波形鈍りが生ずることにより、走査配線の入力端側および終端側の両側におけるＴＦＴ１０５１のＯＮ／ＯＦＦタイミングがずれ、終端側においてＴＦＴ１０５１がＯＦＦされるより早く、次段の信号電圧が加わることによって画素に次段の信号が書き込まれてエラー書込みが生じるといった問題があった。
【００１９】
このような問題に対して、従来では、配線幅の拡大、配線膜厚増大、低比抵抗配線材への変更などにより配線抵抗を低減する方法があるが、この方法では配線幅の拡大により、画素内に占める配線部分の面積比率が増大し、光が透過する開口部が減少するといった問題が生じている。
【００２０】
また、走査電圧のＯＮタイミングに対して信号電圧のＯＮタイミングをずらし、オフセット時間を充分とることにより走査電圧のＯＦＦタイミングが遅れても書込み信号が変化しないようにすることでエラー書込みを防ぐ方法がある。
【００２１】
このような方法では、図１１に示す信号電圧波形のように、例えば、走査配線のｋ番目のラインに対し、走査電圧のＯＮタイミングと信号電圧のＯＮタイミングとの間にオフセット時間が設けられる。このため、ｋラインに対する走査電圧がＯＦＦされてから、該ラインの終端側に接続されるＴＦＴ１０５１が非導通となるまでに時間のずれが生じても、次段の（ｋ＋１）ラインの書込みが開始されるまでにオフセット時間が設けられているため、ｋラインに属する画素１０５２に対して（ｋ＋１）ラインデータの書込みは行われずエラー書込みを回避できる。
【００２２】
さらに、走査駆動電圧を各走査配線の両側より入力することで、書込みを容易にする技術が既に実用化されている。この公知技術では、図１２に示すように、各走査配線１１１１…に対し、左右両側より２つの走査電極駆動用ＩＣ１１１２、１１１３の出力が接続されて駆動される。これにより、片側駆動時において発生した走査配線の終端側における走査電圧波形の鈍りを抑えている。
【００２３】
しかしながら、上述のように、２つの走査電極駆動用ＩＣ１１１２、１１１３を用いて同一の走査配線を駆動する場合、走査電極駆動用ＩＣ１１１２、１１１３の出力偏差によって左右入力電圧の不一致が生じ、ＩＣ間に貫通電流が生じることが懸念される。
【００２４】
上記技術における問題を解消する技術として、特開平１−２１３６２３号公報に開示された公知例がある。
【００２５】
上記特開平１−２１３６２３号公報の技術では、図１３に示すように、走査電極駆動用ＩＣ１１２２の出力を２本に分け、うち１本を各走査配線１１２１…の一端に直接接続し、もう１本を、配線として表示パネル１１３１の上下端を経由させた後、接続基板１１３２を経由して各走査配線１１２１の他端に接続する構成となっている。これにより、同一ＩＣの同一出力が各走査配線１１２１…の両端から加わることとなり、走査電極駆動用ＩＣの出力偏差により発生する問題が解消される。
【００２６】
また、特開平１０−２５３９４０号公報に記載の液晶表示装置は、図１４に示すように、各走査配線１１４１…の終端側に放電用スイッチング素子１１４２…を設け、該放電用スイッチング素子１１４２のゲート電極に次段の走査配線１１４１を接続すると共に、該放電用スイッチング素子１１４２のソース／ドレイン電極には同段の走査配線１１４１と非選択時走査駆動電圧電源１１５１とが接続されている。
【００２７】
上記構成の液晶表示装置では、各走査配線１１４１が選択状態から非選択状態に切り替わった時、新たに選択状態となる次段の走査配線１１４１からＯＮ信号が放電用スイッチング素子１１４２に印加され、該放電用スイッチング素子１１４２がＯＮ状態となることで非選択となった走査配線１１４１に対し、その終端側から非選択時走査駆動電圧が印加されるため、走査配線１１４１の非選択時における走査駆動電圧波形の立ち下がりの鈍りを抑制できる。
【００２８】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、以下に示す問題がある。
【００２９】
先ず、図１１に示すように、走査電圧のＯＮタイミングに対して信号電圧のＯＮタイミングをずらす方法では、信号電圧入力においてオフセットをとるため、１ラインに割り当てられた走査時間よりも実際の書込時間（実効書込時間）が減少する。これにより、終端側のＴＦＴ１０５１が書込時間内に書込電圧に達することなくＯＦＦしたままで充電不足のまま書込みが終了してしまうといった問題がある。また、解像度が高く書込時間の短い表示装置においては十分なオフセット時間がとれず、エラー書込みと書込み不足とを同時に防ぐことができずに表示品位が低下するといった問題も生じる。
【００３０】
また、上記図１２の方法では走査電極駆動用ＩＣが片側駆動を行う場合の倍必要となり、また、特開平１−２１３６２３号公報の方法では走査信号の引回し用の走査配線と接続基板とが増加する。したがって、いずれの方法でも部品点数の増加と組立作業時間が増加することによるコストアップが問題となる。
【００３１】
また、上記特開平１０−２５３９４０号公報に記載の液晶表示装置では、走査駆動電圧波形の立ち下がりの鈍りを抑制することでエラー書込みは回避できるものの、立ち上がりの鈍りを抑制することについては考慮されていないため、画素用スイッチング素子のＯＮ時の立ち上がりが遅れて、実効書込時間が減少し、表示画素の充電不足が生じることは回避できない。
【００３２】
さらに、上記特開平１０−２５３９４０号公報の液晶表示装置では、放電用スイッチング素子のゲート電極自体が、次段の走査配線の終端側に接続されているためその立ち上がりは遅く、非選択時走査駆動電圧電源からの電圧印加が素早く作用するものではなく、十分な改善効果は期待できない。
【００３３】
尚、以上の課題は、液晶表示装置に特有のものではなく、例えば、ＥＬ表示装置等、スイッチング素子にＴＦＴを用いた他のアクティブマトリクス型の画像表示装置においても生じるものである。
【００３４】
本発明は、上記の問題点を解決するためになされたもので、その目的は、少ないコストアップで、且つ、駆動電圧波形の立ち上がり時および立ち下がり時の双方の波形鈍りを抑制し、実効書込時間を減少させることなく、エラー書込みを防止できる画像表示装置を提供することにある。
【００３５】
【課題を解決するための手段】
本発明の画像表示装置は、上記の課題を解決するために、複数の走査配線と複数の信号配線とが互いに直交する方向に配設され、上記両配線の各交差部に画素用スイッチング素子を介して表示画素が接続され、これらの表示画素がマトリクス状に設けられたアクティブマトリクス型の画像表示装置において、上記各走査配線毎に、走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側（走査電極駆動用回路と接続される側）から分岐して該走査配線に接続される走査補助配線が備えられると共に、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線と同一段の走査補助配線が接続され、同一段の走査信号によってＯＮ／ＯＦＦ制御される充電用スイッチング素子（例えば、ＴＦＴ）と、上記各充電用スイッチング素子を介して各走査配線の終端側（走査電極駆動用回路が接続されているのと反対側）に接続され、充電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に選択時走査駆動電圧を与える選択時走査駆動電圧電源とからなる構成、および、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の走査補助配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子（例えば、ＴＦＴ）と、上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とからなる構成の少なくとも一方の構成が備えられていることを特徴としている。
【００３６】
上記の構成によれば、各走査配線は、その終端側において充電用スイッチング素子または放電用スイッチング素子を介して、選択時走査駆動電圧電源または非選択時走査駆動電圧電源と接続されている。
【００３７】
そして、充電用スイッチング素子および選択時走査駆動電圧電源を備えている構成では、ある走査配線が選択状態となった時、該走査配線に印加されるＯＮの走査信号は、走査補助配線を介して上記充電用スイッチング素子をＯＮさせるので、選択された走査配線にはその終端側から選択時走査駆動電圧電源により選択時走査駆動電圧が印加される。ここで、上記走査補助配線はその信号遅延が小さいため、上記充電用スイッチング素子は素早く立ち上がり、特に、走査配線の終端側における画素用スイッチング素子に対しても急峻な選択時走査駆動電圧を与えることができ、走査駆動電圧波形の立ち上がり波形の鈍りを改善することができる。
【００３８】
また、放電用スイッチング素子および非選択時走査駆動電圧電源を備えている構成では、走査配線が選択状態から非選択状態に切り替わった時に、次段の走査配線が選択状態となるため、その制御端子が次段の走査補助配線接続された放電用スイッチング素子が素早く立ち上がり、走査配線の終端側における画素用スイッチング素子に対して急峻な非選択時走査駆動電圧を与えることができるため、走査駆動電圧波形の立ち下がり波形の鈍りを改善することができる。
【００３９】
また、上記画像表示装置は、上記各充電用スイッチング素子および／または各放電用スイッチング素子がＴＦＴで形成され、上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されている構成とすることができる。
【００４０】
上記構成によれば、上記充電用スイッチング素子および放電用スイッチング素子は、基板に表示パネルと同時工程にて形成することができ、コストアップが少ない。
【００４１】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層が多結晶シリコンからなる構成とすることができる。
【００４２】
上記構成によれば、上記各充電用スイッチング素子および各放電用スイッチング素子を駆動能力の高い多結晶シリコンＴＦＴとすることで、トランジスタサイズを小さくしても十分の能力が得られ、装置の小型化に寄与する。
【００４３】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層がアモルファスシリコンからなる構成とすることができる。
【００４４】
上記構成によれば、上記各充電用スイッチング素子および各放電用スイッチング素子を画素用スイッチング素子で用いられるアモルファスシリコンＴＦＴとすることで、各充電用スイッチング素子および各放電用スイッチング素子を画素用スイッチング素子と一体形成することが可能となり、コストメリットが高い。
【００４５】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＴＦＴにて構成されていてもよい。
【００４６】
上記構成によれば、トランジスタサイズを余り大きくすることなく各充電用スイッチング素子および各放電用スイッチング素子のＯＮ抵抗を下げ、トランジスタ能力を向上させたり、冗長性を向上させることができる。
【００４７】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子がＭＯＳトランジスタで形成され、上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されていると共に、上記充電用スイッチング素子および各放電用スイッチング素子が表示パネルとは別のＭＯＳトランジスタアレイチップに設けられており、該ＭＯＳトランジスタアレイチップが、各走査配線に走査信号を供給する走査電極駆動用回路の接続側と反対側で上記表示パネルに接続されている構成とすることができる。
【００４８】
上記構成によれば、上記ＭＯＳトランジスタアレイチップは、走査電極駆動用回路に比べて素子数が少ないため、低コストで作ることができるので、装置のコストダウンを図ることができる。
【００４９】
また、上記画像表示装置では、各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＭＯＳトランジスタにて構成されていてもよい。
【００５０】
上記構成によれば、トランジスタサイズを余り大きくすることなく各充電用スイッチング素子および各放電用スイッチング素子のＯＮ抵抗を下げ、トランジスタ能力を向上させたり、冗長性を向上させることができる。
【００５１】
また、上記画像表示装置では、上記選択時走査駆動電圧電源および非選択時走査駆動電圧電源の少なくとも一方が、各走査配線に走査信号を供給する走査電極駆動用回路内に備えられている構成とすることができる。
【００５２】
上記構成によれば、選択／非選択時走査駆動電圧は走査電極駆動用回路の出力電圧と同じであるため、走査電極駆動用回路内に選択時走査駆動電圧電源および非選択時走査駆動電圧電源に相当する構成を作り込むことで更なるコストダウンを図ることができる。
【００５３】
本発明の画像表示装置は、上記の課題を解決するために、複数の走査配線と複数の信号配線とが互いに直交する方向に配設され、上記両配線の各交差部に画素用スイッチング素子を介して表示画素が接続され、これらの表示画素がマトリクス状に設けられたアクティブマトリクス型の画像表示装置において、上記各走査配線毎に、走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線と接続されている分岐走査配線が備えられており、上記分岐走査配線は、走査配線の形成されている基板上で、該分岐走査配線が接続されている走査配線と隣接して配設されていることを特徴としている。
【００５４】
上記構成によれば、上記分岐走査配線は、走査配線と比較して信号遅延が小さく、各走査配線の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線と接続されているため、走査電極駆動用ＩＣから出される走査信号を信号遅延を生じさせることなく走査配線の終端側より印加することができる。
【００５５】
これにより、特に、走査配線の終端側における画素用スイッチング素子に対しても急峻な走査信号を与えることができ、走査駆動電圧波形の立ち上がりおよび立ち下がり波形の鈍りを改善することができる。
【００５６】
また、上記分岐走査配線は、走査配線の形成されている基板上で、該分岐走査配線が接続されている走査配線と隣接して配設されているため、画像表示装置の解像度が高く走査配線の本数が多くなる場合であっても、上記分岐走査配線を基板の上下端を経由させた後、さらに接続基板を経由して各走査配線の終端側に接続する構成と比べ、接続基板等の部品点数の増加を招くことなく分岐走査配線の配設が容易となる。
【００５７】
また、上記画像表示装置では、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の分岐走査配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子と、上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とが備えられている構成とすることができる。
【００５８】
上記構成によれば、走査配線が選択状態から非選択状態に切り替わった時に、次段の走査配線が選択状態となるため、その制御端子が次段の分岐走査配線が接続された放電用スイッチング素子が素早く立ち上がり、走査配線の終端側における画素用スイッチング素子に対して急峻な非選択時走査駆動電圧を与えることができるため、走査駆動電圧波形の立ち下がり波形の鈍りをより改善することができる。
【００５９】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図６に基づいて説明すれば、以下の通りである。
【００６０】
本実施の形態に係る液晶表示装置の回路構成を図１に示す。上記液晶表示装置は、図１に示すように、表示パネル１０１内において、走査配線１１１−１〜１１１−ｎと信号配線１２１−１〜１２１−ｍとが格子状に配置され、各々と接続する走査電極と信号電極との交点に画素用ＴＦＴ１３１を介して液晶画素１３２が接続されている。また、走査配線１１１−１〜１１１−ｎと信号配線１２１−１〜１２１−ｍとには、それぞれ走査電極駆動用ＩＣ１１２と信号電極駆動用ＩＣ１２２とが接続されている。
【００６１】
また、走査電極駆動用ＩＣ１１２側には、上記走査配線１１１−１〜１１１−ｎのそれぞれに、各走査配線１１１…に比べて配線抵抗が小さく信号の鈍り（信号遅延）が小さい走査補助配線１１３−１〜１１３−ｎが接続されている。尚、上記走査補助配線１１３−１〜１１３−ｎの信号遅延が小さくなるのは、走査配線１１１−１〜１１１−ｎと異なりＴＦＴや補助容量が設けられていないことによるものである。
【００６２】
上記走査補助配線１１３−１〜１１３−ｎの一端は、各走査配線１１１…に接続される画素用ＴＦＴ１３１…のさらに入力端側（走査電極駆動用ＩＣに近い側）において走査配線１１１−１〜１１１−ｎに接続され、他端は、各走査配線１１１毎に設けられた充電用ＴＦＴ１１４−１〜１１４−ｎのゲート電極に接続される。また、上記各充電用ＴＦＴ１１４のソース電極は選択時走査駆動電圧電源１１５に接続され、ドレイン電極は各走査配線１１１…に接続される画素用ＴＦＴ１３１…のさらに終端側（走査電極駆動用ＩＣに遠い側）において走査配線１１１−１〜１１１−ｎに接続される。
【００６３】
また、上記各走査配線１１１…の終端は、各走査配線１１１毎に設けられた放電用ＴＦＴ１１６−１〜１１６−ｎのソース電極に接続される。上記各放電用ＴＦＴ１１６…は、各走査配線１１１…に対して上記各充電用ＴＦＴ１１４…と並列に接続されている。上記各放電用ＴＦＴ１１６…のドレイン電極は非選択時走査駆動電圧電源１１７に接続され、ゲート電極は次段の走査配線に対して設けられた走査補助配線に接続される。但し、最終ラインである走査配線１１１−ｎには、次段の走査配線が存在しないため、放電用ＴＦＴ１１６−ｎのゲート電極は、走査補助配線１１３−（ｎ＋１）により走査電極駆動用ＩＣ１１２と直接接続される。上記走査補助配線１１３−（ｎ＋１）には、最終走査配線１１１−ｎがＯＦＦする際にＯＮとなるようなダミーパルスが入力される。
【００６４】
本実施の形態では、各充電用ＴＦＴ１１４…および各放電用ＴＦＴ１１６…に対して、多結晶シリコンＴＦＴが用いられているものとする。また、選択時走査電圧電源１１５は、走査電極駆動用ＩＣ１１２の選択時の走査電極駆動電圧と同じ電圧を各充電用ＴＦＴ１１４…の接続端子に印加し、同様に、非選択時走査電圧電源１１７は、走査電極駆動用ＩＣ１１２の非選択時の走査電極駆動電圧と同じ電圧を各放電用ＴＦＴ１１７…の接続端子に印加する。多結晶シリコンＴＦＴの形成方法としては、アクティブ素子基板における全てのＴＦＴ（画素スイッチング用の画素用ＴＦＴ１３１…、充電用ＴＦＴ１１４…、放電用ＴＦＴ１１６…）をアモルファスシリコンＴＦＴで形成した後、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…にレーザーアニールを施すことにより多結晶化する製法と、画素スイッチング用である画素用ＴＦＴ１３１…を含めて全てのＴＦＴを共に多結晶シリコンＴＦＴにて一体形成する製法との二通りがある。
【００６５】
ここで、多結晶シリコンＴＦＴである充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…のトランジスタサイズは、数ｋΩ以下程度のオン抵抗が取れるようになっている。
【００６６】
尚、上記図１に示す構成は、図の上側から順に走査配線をスキャンする場合を示しているが、図の下側からスキャンするものであれば、上記の逆のライン順序で接続すればよい。
【００６７】
次に、本実施の形態に係る液晶表示の動作について、図１および図２を参照して説明する。
【００６８】
図２は、上記液晶表示装置における走査電圧のタイミングチャートであり、従来の構成では走査駆動電圧波形の鈍りが生じていた走査電極駆動用ＩＣ１１２の接続端から最も遠い画素用トランジスタであるＴＦＴ（終端側ＴＦＴ）のゲートに印加される走査駆動電圧波形を示す。
【００６９】
図２において、終端側ＴＦＴに印加される走査駆動電圧波形は、図中実線で示されるように、符号２０１に示すような波形となる。また、従来構成において、終端側ＴＦＴに印加される走査駆動電圧波形は、図中破線で示されるように、符号２０２に示すような波形となる。
【００７０】
本実施の形態において、ｋ番目の走査配線（ｋライン）に注目すると、ｋラインにおける終端側ＴＦＴに印加される走査駆動電圧は、最初、走査配線１１１−ｋを介して走査電極駆動用ＩＣより与えられる。このため、上記終端側ＴＦＴの走査駆動電圧波形は、走査配線１１１−ｋの配線抵抗や寄生容量により走査開始時に従来の波形と同様に鈍った立ち上がり特性を持つ。
【００７１】
しかしながら、ｋライン選択時において、走査配線１１１−ｋに与えられるＯＮ信号は、同時に走査補助配線１１３−ｋを介して充電用ＴＦＴ１１４−ｋのゲート電極に印加され、該充電用ＴＦＴ１１４−ｋをもＯＮさせる。ここで、走査補助配線は、画素用トランジスタや寄生容量が設けられていない分、走査配線に比べて信号遅延が小さく、かつ、各走査配線の入力端側（走査電極駆動用ＩＣに近い側）において各走査配線に接続されているため、各走査配線にＯＮ信号が与えられると同時に、それを上記充電用ＴＦＴに与えることができる。したがって、上記充電用ＴＦＴ１１４−ｋは、図２中で符号２０３の一点鎖線の波形で示すように鋭い立ち上がりを示し、時間ｔ１  にてＯＮ状態となる。上記充電用ＴＦＴ１１４−ｋがＯＮになると、選択時走査駆動電圧電源１１５より、上記走査配線１１１−ｋの終端側から走査電極駆動用ＩＣ１１２の選択時の走査電極駆動電圧と同じ電圧が走査配線１１１−ｋに対して与えられる。これにより、上記充電用ＴＦＴ１１４−ｋがＯＮとなった後は、終端側ＴＦＴが鋭い立ち上がりを示し、終端側ＴＦＴにおける立ち上がりの鈍りを改善することができる。
【００７２】
次に、終端側ＴＦＴに印加される走査駆動電圧の立ち下がり時の波形について説明する。
【００７３】
ｋラインの走査配線１１１−ｋが選択状態から非選択状態に切り替わった時、終端側ＴＦＴにおける走査駆動電圧は、最初、立ち上がり時と同様に走査配線１１１−ｋの配線抵抗や寄生容量の影響により鈍い立ち下がりを示す。しかしながら、ｋラインの走査配線１１１−ｋが非選択状態に切り替わる時、同時に、（ｋ＋１）ラインの走査配線１１１−（ｋ＋１）が選択状態となる。走査配線１１１−（ｋ＋１）が選択状態となった時、該走査配線１１１−（ｋ＋１）に接続された走査補助配線１１３−（ｋ＋１）に対してもＯＮ電圧が与えられる。
【００７４】
ここで、走査補助配線１１３−（ｋ＋１）に与えらるＯＮ電圧は、（ｋ＋１）ラインの充電用ＴＦＴ１１４−（ｋ＋１）をＯＮするだけでなく、ｋラインの放電用ＴＦＴ１１６−ｋのゲート電極にも与えられ、該放電用ＴＦＴ１１６−ｋを時間ｔ２  にてＯＮさせる。上記放電用ＴＦＴ１１６−ｋがＯＮすることにより、非選択時走査駆動電圧電源１１７より、上記走査配線１１１−ｋの終端側から走査電極駆動用ＩＣ１１２の非選択時の走査電極駆動電圧と同じ電圧が走査配線１１１−ｋに対して与えられる。これにより、上記放電用ＴＦＴ１１６−ｋがＯＮとなった後は、終端側ＴＦＴが鋭い立ち下がりを示し、終端側ＴＦＴにおける立ち下がりの鈍りを改善することができる。
【００７５】
このように、本実施の形態に係る液晶表示装置の回路構成では、ｋラインの走査補助配線１１３−ｋにＯＮ電圧が印加されることにより、前段、すなわち（ｋ−１）ラインの放電用ＴＦＴ１１６−（ｋ−１）をＯＮして走査配線１１１−（ｋ−１）の終端側ＴＦＴの立ち下がりを改善すると共に、同一段、すなわちｋラインの充電用ＴＦＴ１１４−ｋをＯＮして走査配線１１１−ｋの終端側ＴＦＴの立ち上がりを改善する。これにより、従来技術における走査駆動電圧である符号２０２の波形と比べて、各走査配線１１１…の走査駆動電圧のＯＮ時の電圧立ち上がり、ＯＦＦ時の電圧立ち下がりが大幅に改善される。
【００７６】
尚、上記図１の構成では、各走査配線１１１…に対して、充電用ＴＦＴ１１４…および選択時走査駆動電圧電源１１５からなる構成と、放電用ＴＦＴ１１６…および非選択時走査駆動電圧電源１１７からなる構成とを両方設け、走査駆動電圧のＯＮ時における電圧立ち上がりと、ＯＦＦ時における電圧立ち下がりとの両方を改善しているが、これらの構成は独立して効果が得られるものであり、本発明は、少なくとも一方を設けるものであっても良い。
【００７７】
例として、図１５に、充電用ＴＦＴ１１４…と選択時走査駆動電圧電源１１５とを省略し、放電用ＴＦＴ１１６…と非選択時走査駆動電圧電源１１７とのみを設けた構成を示す。また、この構成においては、走査補助配線１１３−１についても省略されている。無論、本発明は、放電用ＴＦＴ１１６…と非選択時走査駆動電圧電源１１７とを省略した構成であっても良い。
【００７８】
図３は、  走査駆動電圧波形を比較するための電圧のシミュレーション波形であり、（ａ）は走査電極駆動用ＩＣの接続端側における電圧波形、（ｂ）は従来例における走査配線終端側の電圧波形、（ｃ）は本実施の形態における走査配線終端側の電圧波形である。図３（ｃ）より明らかなように、本実施の形態における走査配線終端部の電圧波形は、図３（ｂ）に示す従来例と比較して、選択時電圧に達する際の電圧波形と、非選択時電圧に達する際の電圧波形との双方が改善されていることがわかる。
【００７９】
尚、以上の説明では、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…が多結晶シリコンＴＦＴで形成されているものとしたが、これらのＴＦＴはアモルファスシリコンＴＦＴで形成されていてもよい。
【００８０】
アモルファスシリコンＴＦＴは、多結晶シリコンＴＦＴに対して駆動能力が低いので、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…をアモルファスシリコンＴＦＴで形成する場合には、トランジスタのＯＮ抵抗を低くするために、そのトランジスタサイズを画素用ＴＦＴのトランジスタより表示パネルの外形寸法が許す限り大きくする必要がある。
【００８１】
但し、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…をアモルファスシリコンＴＦＴで形成した場合、これらのＴＦＴを画素スイッチング用の画素用ＴＦＴ１３１…と同時に、アモルファスシリコンＴＦＴにて一体形成することが可能であり、コストメリットが高い。
【００８２】
また、上記説明の構成では、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…は、各走査配線１１１毎に１つずつ設けられているが、複数個のＴＦＴを並列に配置したものを接続してもよい。例えば、図４（ａ）に示すように、充電用ＴＦＴ１１４および放電用ＴＦＴ１１６として１つのＴＦＴで構成されているところを、図４（ｂ）に示すような複数個のＴＦＴによる構成とすればよい。
【００８３】
各走査配線１１１において、それぞれ１つずつの充電用ＴＦＴ１１４および放電用ＴＦＴ１１６が接続される場合、トランジスタのＯＮ抵抗、必要とされる信号の遅延量にともなって該トランジスタのサイズが非常に大きくなったり、トランジスタの不良時の修正手段が無いなどの理由によって良品率を損なう可能性が大きい。
【００８４】
そこで、図４（ｂ）に示すように、適当なサイズのＴＦＴを複数個並列に配置したものを形成させることで上記欠点を回避することができ、能力的にも、冗長の観点からも有効である。
【００８５】
また、図１の回路構成とは異なる、本発明の変形例を図５に示す。図５に示す液晶表示装置では、図１に示す選択時走査駆動電圧電源１１５および非選択時走査駆動電圧電源１１７を省略し、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…のソース電極に繋がる配線１１８・１１９を走査電極駆動用ＩＣ１１２と接続することで、該走査電極駆動用ＩＣ１１２から選択時走査駆動電圧および非選択時走査駆動電圧を充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…に印加している。
【００８６】
選択／非選択時走査駆動電圧は走査電極駆動用ＩＣ１１２の出力電圧と同じであり、走査電極駆動用ＩＣ１１２内に選択時走査駆動電圧電源および非選択時走査駆動電圧電源に相当する構成を作り込むことで更なるコストダウンがはかれる。尚、上記図５に示す回路構成の場合における動作は、図１に示す回路構成の場合と同じである。
【００８７】
尚、上記図５の構成では、選択時走査駆動電圧電源１１５および非選択時走査駆動電圧電源１１７を省略し、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…のソース電極に繋がる配線１１８・１１９を走査電極駆動用ＩＣ１１２と接続しているが、本発明では、選択時走査駆動電圧電源１１５および非選択時走査駆動電圧電源１１７の少なくとも一方を省略する構成であっても良い。
【００８８】
例として、図１６に、非選択時走査駆動電圧電源１１７を省略し、放電用ＴＦＴ１１６…のソース電極に繋がる配線１１９を走査電極駆動用ＩＣ１１２と接続した構成を示す。無論、本発明は、選択時走査駆動電圧電源１１５を省略し、充電用ＴＦＴ１１４…のソース電極に繋がる配線１１８を走査電極駆動用ＩＣ１１２と接続した構成であっても良い。
【００８９】
さらに、図１とは異なる、本発明の他の変形例を図６に示す。図６に示す液晶表示装置では、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…がＭＯＳトランジスタとして形成されている。このため、上記液晶表示装置は、表示パネル３０１および充放電回路３０２を備えており、表示パネル３０１内には画素スイッチング用の画素用ＴＦＴ１３１…が形成され、充放電回路３０２内にはＭＯＳトランジスタである充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…が形成されている。
【００９０】
上記充放電回路３０２では、単結晶シリコン基板上に充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…が形成されており、ＭＯＳトランジスタアレイチップとなる該充放電回路３０２は、ＴＣＰ（テープキャリアパッケージ）やＣＯＧ（チップオングラス）等のフレキシブル基板にて走査電極駆動用ＩＣ１１２との接続端とは反対側から表示パネル３０１に接続され、充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…へは走査電極駆動用ＩＣ１１２から選択／非選択時走査駆動電圧が供給される。尚、図６に示す液晶表示装置は、その他の回路構成および動作については図５に示す液晶表示装置と同じであるが、図１等、他の図面に示す液晶表示装置と同じ回路構成および動作としてもよい。
【００９１】
上記液晶表示装置では、ＭＯＳトランジスタアレイチップは、走査電極駆動用ＩＣと比べて素子数が少ないため、低コストで作ることができるので、従来の両側駆動の技術に比べ低いコストで製作することができる。
【００９２】
さらに、図１とは異なる、本発明の他の変形例を図１７に示す。図１７に示す液晶表示装置では、上述のような充電用ＴＦＴ１１４…および放電用ＴＦＴ１１６…が設けられておらず、走査配線１１１…と比較して信号遅延が小さく、上記各走査配線１１１…の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線１１１…と接続されている分岐走査配線１２０…を設けた構成となっている。また、上記分岐走査配線１２０…は、表示パネル１０１を形成する基板上で、該分岐走査配線１２０…が接続されている走査配線１１１…と隣接して配設されている
上記図１７の構成では、分岐走査配線１２０…は、走査配線１１１…と比較して信号遅延が小さく、各走査配線１１１…の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線１１１…と接続されているため、走査電極駆動用ＩＣ１１２から出される走査信号を信号遅延を生じさせることなく走査配線１１１…の終端側より印加することができる。
【００９３】
これにより、特に、走査配線１１１…の終端側における画素用ＴＦＴ１３１に対しても急峻な走査信号を与えることができ、走査駆動電圧波形の立ち上がりおよび立ち下がり波形の鈍りを改善することができる。
【００９４】
また、上記分岐走査配線１２０…は、走査配線１１１…の形成されている基板上で、該分岐走査配線１２０…が接続されている走査配線１１１…と隣接して配設されているため、画像表示装置の解像度が高く走査配線１１１…の本数が多くなる場合であっても、分岐走査配線を基板の上下端を経由させた後、さらに接続基板を経由して各走査配線の終端側に接続する構成（図１３の構成）と比べ、接続基板等の部品点数の増加を招くことなく分岐走査配線の配設が容易となる。
【００９５】
また、上記図１７の変形例として、図１８に示すような構成とすることができる。図１８に示す液晶表示装置では、走査配線１１１…と比較して信号遅延が小さく、上記各走査配線１１１…の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線１１１…と接続されている分岐走査配線１２０’…を設けた構成となっている。また、上記分岐走査配線１２０’…は、表示パネル１０１を形成する基板上で、該分岐走査配線１２０’…が接続されている走査配線１１１…と隣接して配設されている。さらに、上記液晶表示装置では、放電用ＴＦＴ１１６…と、選択時走査駆動電圧電源１１７とが設けられている。
【００９６】
上記図１８の構成では、ある走査配線１１１が選択状態から非選択状態に切り替わった時に、次段の走査配線１１１が選択状態となるため、選択状態から非選択状態に切り替わった走査配線１１１に接続される放電用ＴＦＴが次段の分岐走査配線１２０’からのＯＮ信号によって素早く立ち上がり、選択状態から非選択状態に切り替わった走査配線１１１の終端側における画素用ＴＦＴ１３１に対して急峻な非選択時走査駆動電圧を与えることができるため、走査駆動電圧波形の立ち下がり波形の鈍りをさらに改善することができる。
【００９７】
上記図１７，１８の構成において、分岐走査配線１２０…，１２０’…は、走査電極駆動用ＩＣ１１２から出される走査信号を各走査配線１１１…の終端側から直接走査配線１１１…に与えるものであり、走査電極駆動用ＩＣ１１２から出される走査信号によって充電用／放電用ＴＦＴ１１４…，１１６…の制御を行なう走査補助配線１１３…とはその機能が異なるものである。但し、図１８の構成においては、分岐走査配線１２０’…は、走査電極駆動用ＩＣ１１２から出される走査信号によって放電用ＴＦＴ１１６の制御も同時に行なっているものであり、走査補助配線の機能を併せ持っている。
【００９８】
以上、本実施の形態における説明では、画像表示装置として液晶表示装置を例示したが、本発明は、少なくともアクティブマトリクス方式を採用したものであれば、例えばＥＬ表示装置等、液晶表示以外の他の画像表示装置にも適用できる。
【００９９】
【発明の効果】
本発明の画像表示装置は、以上のように、上記各走査配線毎に、走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側（走査電極駆動用回路と接続される側）から分岐して該走査配線に接続される走査補助配線が備えられると共に、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線と同一段の走査補助配線が接続され、同一段の走査信号によってＯＮ／ＯＦＦ制御される充電用スイッチング素子（例えば、ＴＦＴ）と、上記各充電用スイッチング素子を介して各走査配線の終端側（走査電極駆動用回路が接続されているのと反対側）に接続され、充電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に選択時走査駆動電圧を与える選択時走査駆動電圧電源とからなる構成、および、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の走査補助配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子（例えば、ＴＦＴ）と、上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とからなる構成の少なくとも一方の構成が備えられている構成である。
【０１００】
それゆえ、充電用スイッチング素子および選択時走査駆動電圧電源を備えている構成では、ある走査配線が選択状態となった時、該走査配線に印加されるＯＮの走査信号は、走査補助配線を介して上記充電用スイッチング素子をＯＮさせるので、選択された走査配線にはその終端側から選択時走査駆動電圧電源により選択時走査駆動電圧が印加される。これにより、走査配線の終端側における画素用スイッチング素子に対して急峻な選択時走査駆動電圧を与えることができ、走査駆動電圧波形の立ち上がり波形の鈍りを改善することができる。
【０１０１】
また、放電用スイッチング素子および非選択時走査駆動電圧電源を備えている構成では、走査配線が選択状態から非選択状態に切り替わった時には、次段の走査配線が選択状態となり、次段の走査補助配線が接続された放電用スイッチング素子がＯＮとなるため、走査配線の終端側における画素用スイッチング素子に対して急峻な非選択時走査駆動電圧を与えることができ、走査駆動電圧波形の立ち下がり波形の鈍りを改善することができる。
【０１０２】
このように、上記画像表示装置では、非選択時電圧から選択時電圧に変化する際と選択時電圧から非選択時電圧に変化する際との両方の波形鈍りに関して、片側駆動のままで両側駆動と同様の改善効果が得られる。
【０１０３】
また、上記画像表示装置は、上記各充電用スイッチング素子および／または各放電用スイッチング素子がＴＦＴで形成され、上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されている構成とすることができる。
【０１０４】
これにより、上記充電用スイッチング素子および放電用スイッチング素子は、基板に表示パネルと同時工程にて形成することができ、少ないコストアップで上記効果を達成できる。
【０１０５】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層が多結晶シリコンからなる構成とすることができる。
【０１０６】
これにより、上記各充電用スイッチング素子および各放電用スイッチング素子のトランジスタサイズを小さくしても十分な能力が得られ、装置の小型化を図る上で効果的である。
【０１０７】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のＴＦＴの半導体層がアモルファスシリコンからなる構成とすることができる。
【０１０８】
これにより、各充電用スイッチング素子および各放電用スイッチング素子を画素用スイッチング素子とアモルファスシリコンとして一体形成することで、大きなコストメリットが得られる。
【０１０９】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＴＦＴにて構成されていてもよい。
【０１１０】
これにより、トランジスタ能力を向上させたり、冗長性を向上させることができる。
【０１１１】
また、上記画像表示装置では、上記各充電用スイッチング素子および／または各放電用スイッチング素子がＭＯＳトランジスタで形成され、上記充電用スイッチング素子のゲート電極が同一段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と選択時走査駆動電圧電源とに接続され、上記放電用スイッチング素子のゲート電極が次段の走査補助配線に接続され、ソース／ドレイン電極が同一段の走査配線と非選択時走査駆動電圧電源とに接続されていると共に、上記充電用スイッチング素子および各放電用スイッチング素子が表示パネルとは別のＭＯＳトランジスタアレイチップに設けられており、該ＭＯＳトランジスタアレイチップが、各走査配線に走査信号を供給する走査電極駆動用回路の接続側と反対側で上記表示パネルに接続されている構成とすることができる。
【０１１２】
これにより、上記ＭＯＳトランジスタアレイチップを低コストで作ることができるので、装置のコストダウンを図ることができる。
【０１１３】
また、上記画像表示装置では、各充電用スイッチング素子および／または各放電用スイッチング素子のそれぞれが、並列に配置された複数のＭＯＳトランジスタにて構成されていてもよい。
【０１１４】
これにより、トランジスタ能力を向上させたり、冗長性を向上させることができる。
【０１１５】
また、上記画像表示装置では、上記選択時走査駆動電圧電源および非選択時走査駆動電圧電源の少なくとも一方が、各走査配線に走査信号を供給する走査電極駆動用回路内に備えられている構成とすることができる。
【０１１６】
これにより、走査電極駆動用回路内に選択時走査駆動電圧電源および非選択時走査駆動電圧電源に相当する構成を作り込むことで更なるコストダウンを図ることができる。
【０１１７】
本発明の画像表示装置は、以上のように、上記各走査配線毎に、走査配線と比較して信号遅延が小さく、上記各走査配線の信号印加側から分岐されており、かつ、信号印加側と反対側の端部で分岐元の走査配線と接続されている分岐走査配線が備えられており、上記分岐走査配線は、走査配線の形成されている基板上で、該分岐走査配線が接続されている走査配線と隣接して配設されている構成である。
【０１１８】
それゆえ、上記分岐走査配線は、走査電極駆動用ＩＣから出される走査信号を信号遅延を生じさせることなく走査配線の終端側より印加することができ、特に、走査配線の終端側における画素用スイッチング素子に対しても急峻な走査信号を与えることができ、走査駆動電圧波形の立ち上がりおよび立ち下がり波形の鈍りを改善することができるという効果を奏する。
【０１１９】
また、上記分岐走査配線は、走査配線の形成されている基板上で、該分岐走査配線が接続されている走査配線と隣接して配設されているため、接続基板等の部品点数の増加を招くことなく分岐走査配線の配設が容易となるという効果を併せて奏する。
【０１２０】
また、上記画像表示装置では、上記各走査配線の信号印加側と反対側の端部に接続されると共に、その制御端子には、接続されている走査配線の次段の分岐走査配線が接続され、次段の走査信号によってＯＮ／ＯＦＦ制御される放電用スイッチング素子と、上記各放電用スイッチング素子を介して各走査配線の終端側に接続され、放電用スイッチング素子がＯＮとなっている走査配線に対して、その終端側から該走査配線に非選択時走査駆動電圧を与える非選択時走査駆動電圧電源とが備えられている構成とすることができる。
【０１２１】
それゆえ、走査配線が選択状態から非選択状態に切り替わった時に、次段の走査配線が選択状態となるため、その制御端子が次段の分岐走査配線が接続された放電用スイッチング素子が素早く立ち上がり、走査配線の終端側における画素用スイッチング素子に対して急峻な非選択時走査駆動電圧を与えることができるため、走査駆動電圧波形の立ち下がり波形の鈍りをより改善することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、液晶表示装置の回路構成を示す回路図である。
【図２】上記液晶表示装置の走査電圧を示すタイミングチャートである。
【図３】走査駆動電圧波形を比較するための電圧のシミュレーション波形を示す説明図であり、（ａ）は走査電極駆動用ＩＣの接続端側における電圧波形、（ｂ）は従来例における走査配線終端部の電圧波形、（ｃ）は本発明の実施の形態の走査配線終端部の電圧波形である。
【図４】図４（ａ）は上記液晶表示装置の充電用ＴＦＴまたは放電用ＴＦＴを１つのＴＦＴで構成した場合を示す説明図であり、図４（ｂ）は上記液晶表示装置の充電用ＴＦＴまたは放電用ＴＦＴを並列に配置された複数のＴＦＴで構成した場合の例を示す説明図である。
【図５】本発明の変形例を示すものであり、図１とは別の構成の液晶表示装置の回路構成を示す回路図である。
【図６】本発明の変形例を示すものであり、図１および図５とは別の構成の液晶表示装置の回路構成を示す回路図である。
【図７】液晶表示装置の簡単な構成および動作を示す模式的断面図であり、（ａ）は駆動電圧ＯＦＦの状態、（ｂ）は駆動電圧ＯＮの状態を示すものである。
【図８】図７の構成原理による単純マトリクス液晶表示装置の模式的構成を示す平面図である。
【図９】従来の技術による一般的なアクティブマトリクス型液晶表示装置の構成を示す回路図である。
【図１０】図９のアクティブマトリクス型（逆スタガ型）液晶表示装置の画素構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ断面図である。
【図１１】従来の液晶表示装置において、走査電圧と信号電圧のタイミングをずらして印加する場合の関係を示すタイミングチャートである。
【図１２】従来の液晶表示装置の一例を示す回路図である。
【図１３】従来の液晶表示装置の一例を示す回路図である。
【図１４】従来の液晶表示装置の一例を示す回路図である。
【図１５】本発明の変形例を示すものであり、図１とは別の構成の液晶表示装置の回路構成を示す回路図である。
【図１６】本発明の変形例を示すものであり、図１とは別の構成の液晶表示装置の回路構成を示す回路図である。
【図１７】本発明の変形例を示すものであり、図１とは別の構成の液晶表示装置の回路構成を示す回路図である。
【図１８】本発明の変形例を示すものであり、図１とは別の構成の液晶表示装置の回路構成を示す回路図である。
【符号の説明】
１０１、３０１          表示パネル
１１１−１〜１１１−ｎ  走査配線
１１２                  走査電極駆動用ＩＣ（走査電極駆動用回路）
１１３−１〜１１３−ｎ  走査補助配線
１１４−１〜１１４−ｎ  充電用ＴＦＴ（充電用スイッチング素子）
１１５                  選択時走査駆動電圧電源
１１６−１〜１１６−ｎ  放電用ＴＦＴ（放電用スイッチング素子）
１１７                  非選択時走査駆動電圧電源
１２０                  分岐走査配線
１２０’                分岐走査配線
１２１−１〜１２１−ｎ  信号配線
１２２                  信号電極駆動用ＩＣ
１３１                  画素用ＴＦＴ（画素用スイッチング素子）
１３２                  液晶画素（表示画素）
３０２                  充放電基板（ＭＯＳトランジスタアレイチップ）
【図１】
0003594131.tif 000002
【図２】
0003594131.tif 000003
【図３】
0003594131.tif 000004
【図４】
0003594131.tif 000005
【図５】
0003594131.tif 000006
【図６】
0003594131.tif 000007
【図７】
0003594131.tif 000008
【図８】
0003594131.tif 000009
【図９】
0003594131.tif 000010
【図１０】
0003594131.tif 000011
【図１１】
0003594131.tif 000012
【図１２】
0003594131.tif 000013
【図１３】
0003594131.tif 000014
【図１４】
0003594131.tif 000015
【図１５】
0003594131.tif 000016
【図１６】
0003594131.tif 000017
【図１７】
0003594131.tif 000018
【図１８】
0003594131.tif 000019