(57)【特許請求の範囲】
【請求項１】
コンポジットビデオ信号に重畳するデータをエンコードする装置であって、
コンポジットビデオ信号のシンクチップをクランプする第１の手段と、
前記シンクチップクランプされたコンポジットビデオ信号のペデスタルレベルを検出する第２の手段と、
前記第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧をエンコードデータのハイレベルとして重畳する第３の手段と
を備えることを特徴とするデータエンコード装置。
【請求項２】
コンポジットビデオ信号のシンクチップをクランプする第１の手段と、
前記シンクチップクランプされたコンポジットビデオ信号のペデスタルレベルを検出する第２の手段と、
前記第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧ををエンコードデータのハイレベルとして重畳する第３の手段とを備えるデータエンコード装置を具備することを特徴とする記録再生装置。
【請求項３】
コンポジットビデオ信号のシンクチップをクランプする第１の手段と、
前記シンクチップクランプされたコンポジットビデオ信号のペデスタルレベルを検出する第２の手段と、
前記第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧をエンコードデータのハイレベルとして重畳する第３の手段とを備えるデータエンコード装置を具備することを特徴とするテレビジョン受像機。
【請求項４】
コンポジットビデオ信号のシンクチップをクランプする第１の手段と、
前記シンクチップクランプされたコンポジットビデオ信号のペデスタルレベルを検出する第２の手段と、
前記第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧をエンコードデータのハイレベルとして重畳する第３の手段とを備えるデータエンコード装置を具備することを特
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ビデオ信号の垂直ブランキング期間等に重畳する各種データをエンコードする装置、それを具備する記録再生装置、テレビジョン受像機、及びＭＵＳＥ−ＮＴＳＣ変換装置に関する。
【０００２】
【従来の技術】
ビデオ信号の垂直ブランキング期間を利用して、例えばテレテキスト信号、クローズドキャプション信号等のＶＢＩＤ（Ｖｅｒｔｉｃａｌ  Ｂｌａｎｋｉｎｇ
Ｉｎｔｅｒｖａｌ  Ｄａｔａ）を伝送することが行なわれている。
【０００３】
従来、このようなＶＢＩＤをエンコードする装置として図１０に示すものが提案されている。
この図に示すように、従来のエンコード装置は、ビデオ信号のペデスタルをクランプするペデスタルクランプ回路１０と、ペデスタルクランプ回路１０に接続されたＶＢＩＤエンコード回路４と、ＶＢＩＤエンコード回路４に対してエンコードデータのローレベル（以下「Ｌレベル」という）及びエンコードデータのハイレベル（以下「Ｈレベル」という）に相当する電圧を供給する基準電圧発生回路３を備えている。
【０００４】
また、図１０に示すデータエンコード装置は、ローパスフィルタ５と、このローパスフィルタ５に接続され、ビデオ信号の水平同期信号のシンクチップを所定のレベルにクランプするシンクチップクランプ回路１と、このシンクチップクランプ回路１の出力から水平同期信号（以下「ＨＳ」という）及び垂直同期信号（以下「ＶＳ」という）を分離する同期信号分離回路６と、このＨＳとＶＳを基に、ペデスタルクランプ回路１０へ供給するクランプパルスと、ＶＢＩＤエンコード回路４へ供給するタイミングパルスと、後述するパラレル／シリアル変換器９へ供給するタイミングパルスとを生成するタイミング制御回路７を備えている。ここで、シンクチップクランプ回路１には基準電圧発生回路３からクランプレベルが供給される。
【０００５】
さらに、図１０に示すデータエンコード装置は、ＶＢＩＤエンコード回路４に対してエンコードデータを供給するための手段として、エンコードデータを保持するレジスタ８と、このレジスタ８に保持されているパラレルデータをシリアルデータに変換するパラレル／シリアル変換器（以下「Ｐ／Ｓ変換器」という）９とを備えている。
【０００６】
図１１は前記構成のデータエンコード装置をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示す。ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路を示す。図１１と図１０との対応関係を説明すると、図１０のペデスタルクランプ回路１０は図１１のカップリングコンデンサＣｃ１，抵抗Ｒｐｅｄ及びスイッチＳＷ１，及びスイッチＳＷ１に接続されたバッファ・アンプに対応する。同様に、ＶＢＩＤエンコード回路４はスイッチＳＷ２〜ＳＷ４に、基準電圧発生回路３は抵抗ラダーＲ１〜Ｒ５に、ローパスフィルタ５は抵抗Ｒｆ及びコンデンサＣｆに、シンクチップクランプ回路１はＣｏｍｐ１に、同期信号分離回路６はＣｏｍｐ２に、それぞれ対応する。なお、ＶＢＩＤエンコード回路４に対するタイミング制御信号、レジスタ８、及びＰ／Ｓ変換器９は省略した。
【０００７】
次に、以上のように構成したデータエンコード装置の動作を説明する。
入力されたビデオ信号は、ペデスタルクランプ回路１０においてペデスタルがデータのＬレベルと等しいレベル（図１１の抵抗Ｒ３とＲ４の接続点の電位）にクランプされ、ＶＢＩＤエンコード回路４へ送られる。ＶＢＩＤエンコード回路４では、タイミング制御回路７からのタイミング制御信号とＰ／Ｓ変換器９からのシリアルデータを基に、スイッチＳＷ２〜ＳＷ４をオン／オフ制御して基準電圧発生回路３からのＬレベルとＨレベルを切り換えることにより、レジスタ８に保持されているエンコードデータに対応するレベルをビデオ信号に重畳して出力する。
【０００８】
また、入力されたビデオ信号はローパスフィルタ５においてノイズ成分等が除去され、シンクチップクランプ回路１においてシンクチップが所定のレベル（図１１の抵抗Ｒ１とＲ２の接続点の電位）にクランプされる。シンクチップクランプ回路１の出力は、同期信号分離回路６においてＨＳとＶＳがスライスして取り出され、タイミング制御回路７へ送られる。タイミング制御回路７は、このＨＳとＶＳから、ペデスタルクランプ回路１０のＳＷ１をオンするクランプパルス、ＶＢＩＤエンコード回路４のスイッチＳＷ２〜ＳＷ４をオン／オフするタイミングパルス、及びＰ／Ｓ変換器９のパラレル／シリアル変換のタイミングを制御するパルスを生成する。
【０００９】
【発明が解決しようとする課題】
図１２は入力ビデオ信号とＨＳとクランプパルスとの関係を示す。この図に示すように、ＨＳのバックポーチにはカラーバースト信号（図のＣＢ）が挿入されているため、クランプパルスによりカラーバースト信号がクランプされる。この結果、カラーバースト信号に傷を付けてしまうという問題点が発生する。この原因について図１３を参照しながら説明する。
【００１０】
図１３において、ビデオ信号をドライブするエミッタフォロワの出力電位をＶａ、ペデスタルクランプ回路のクランプ電位をＶｂとすると、カップリングコンデンサＣｃ１には、以下の式に示す充放電電流ΔＩが流れる。
【００１１】
ΔＩ＝ΔＶ／（ｊωＣｃ１＋Ｒｐｅｄ）＝（Ｖａ−Ｖｂ）／（ｊωＣｃ１＋Ｒｐｅｄ）〔ＣはカップリングコンデンサＣｃ１の静電容量、Ｒｐｅｄは抵抗Ｒｐｅｄの抵抗値〕
【００１２】
このため、カラーバースト信号にこの電流に応じた波形歪みを生じてしまう。抵抗Ｒｐｅｄを挿入することにより、充放電電流の軽減を計ることができるが、カラーバースト信号の傷付きをなくすことはできない。
【００１３】
また、ペデスタルクランプではなく、シンクチップクランプしたビデオ信号に対してＶＢＩＤを重畳することが考えられるが、シンクの長さが均一でないとデータのＬレベルとビデオ信号のペデスタルとの間にＤＣ段差が生じるという問題点が発生する。
【００１４】
そこで、このような問題点を解決するために、コンポジット信号をＹ／Ｃ分離し、そのＹ信号にＶＢＩＤを重畳した後、Ｙ／Ｃ合成を行うことが考えられるが、Ｙ／Ｃ分離時に信号が劣化してしまうという問題点が生じてしまう。
【００１５】
本発明はこのような問題点に鑑みてなされたものであって、コンポジットビデオ信号のままでデータのエンコードが行え、しかもカラーバースト信号の波形歪みやＤＣ段差を生じることのないデータエンコード装置を提供することを目的とする。なお、本明細書では、コンポジットビデオ信号をビデオ信号という。
【００１６】
【課題を解決するための手段】
前記課題を解決するために、本発明は、コンポジットビデオ信号に重畳するデータをエンコードする装置であって、コンポジットビデオ信号のシンクチップをクランプする第１の手段と、前記シンクチップクランプされたコンポジットビデオ信号のペデスタルレベルを検出する第２の手段と、前記第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧をエンコードデータのハイレベルとして重畳する第３の手段とを備えることを特徴とする。
【００１７】
また、本発明は、このデータエンコード装置を具備する記録再生装置、テレビジョン受像機、及びＭＵＳＥ−ＮＴＳＣ変換装置である。
【００１８】
【作用】
本発明によれば、第１の手段によりコンポジットビデオ信号のシンクチップがクランプされ、第２の手段によりコンポジットビデオ信号のペデスタルレベルが検出される。そして、第３の手段において、第１の手段の出力ビデオ信号に対して前記第２の手段の検出レベルをエンコードデータのローレベル、前記シンクチップクランプの基準電圧とエンコードデータのハイレベルの基準電圧を同時に発生する基準電圧発生回路が生成する前記ハイレベルの基準電圧をエンコードデータのハイレベルとして重畳する。
【００１９】
【実施例】
以下本発明の実施例について図面を参照しながら、
〔１〕本発明の実施例によるデータエンコード装置
〔２〕本発明装置の応用例
（１）ビデオカセットレコーダへの応用
（２）テレビジョン受像機への応用
（３）ＭＵＳＥ−ＮＴＳＣコンバーターへの応用
の順序で詳細に説明する。
【００２０】
〔１〕本発明の実施例によるデータエンコード装置
図１は本発明の実施例によるデータエンコード装置の構成を示すブロック図である。ここで、図１０と同一または相当の部分には同一の番号が付してある。
【００２１】
この図に示すように、本発明の実施例によるデータエンコード装置は、ビデオ信号のシンクチップをクランプするシンクチップクランプ回路１と、シンクチップクランプ回路１に接続されたＶＢＩＤエンコード回路４と、ＶＢＩＤエンコード回路４に対してエンコードデータのＨレベルに相当する電圧を供給する基準電圧発生回路３を備えている。これらの回路は、相互の接続関係に相違はあるものの、図１０に示した従来例にも設けられている。しかし、本実施例には、従来例にはない回路である、ローパスフィルタ１０とサンプルホールド回路１１が設けられており、これによりビデオ信号のペデスタルレベルを検出し、ＶＢＩＤエンコード回路４にデータのＬレベルとして供給するようにした。
【００２２】
また、図１に示すデータエンコード装置は、ローパスフィルタ５と、このローパスフィルタ５の出力から、ＨＳ及びＶＳを分離する同期信号分離回路６と、このＨＳとＶＳを基に、ペデスタルレベル検出回路２へ供給するサンプルパルスと、ＶＢＩＤエンコード回路４へ供給するタイミングパルスと、後述するパラレル／シリアル変換器９へ供給するタイミングパルスを生成するタイミング制御回路７を備えている。
【００２３】
以上述べた回路以外は図１０で説明した回路と構成、接続関係とも同一であるため、ここでは説明しない。
【００２４】
図２は前記構成のデータエンコード装置をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示す。ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路を示す。図２と図１との対応関係を説明すると、図１のローパスフィルタ１０は図２のコンデンサＣｓ及び抵抗Ｒｓに対応し、サンプルホールド回路１１はコンデンサＣｓ，スイッチＳＷ１，及びスイッチＳＷ１に接続されたバッファ・アンプに対応する。同様に、図１のシンクチップクランプ回路１は図２のＣｏｍｐ１に、ＶＢＩＤエンコード回路４はスイッチＳＷ２〜ＳＷ４に、基準電圧発生回路３は抵抗ラダーＲ１〜Ｒ４に、ローパスフィルタ５は抵抗Ｒｆ及びコンデンサＣｆに、同期信号分離回路６はＣｏｍｐ２に、それぞれ対応する。なお、ＶＢＩＤエンコード回路４に対するタイミング制御信号、レジスタ８、及びＰ／Ｓ変換器９は省略した。
【００２５】
ここで、シンクチップクランプ回路１、ローパスフィルタ１０、及びローパスフィルタ５の接続関係について補足説明をする。図２において、Ｃｏｍｐ１は入力インピーダンスが抵抗Ｒｆに比較して充分高いため、抵抗ＲｆとカップリングコンデンサＣｃの接続点の電位は端子Ｔ１の電位とほぼ等しい。つまり、端子Ｔ２からペデスタル検出回路へ入力されるビデオ信号は等価的にシンクチップクランプされていると考えることができる。また、図２において、Ｃｏｍｐ２に入力されるビデオ信号は抵抗ＲｆとコンデンサＣｆからなるローパスフィルタとＣｏｍｐ１からなるシンクチップクランプ回路を通っているので、機能的には図１のシンクチップクランプ回路１とローパスフィルタ５に対応する。
【００２６】
次に、以上のように構成したデータエンコード装置の動作を説明する。
入力されたビデオ信号は、シンクチップクランプ回路１においてシンクチップが所定のレベル（図２の抵抗Ｒ１とＲ２の接続点の電位）にクランプされ、ＶＢＩＤエンコード回路４へ送られる。ＶＢＩＤエンコード回路４では、タイミング制御回路７からのタイミング制御信号とＰ／Ｓ変換器９からのシリアルデータを基に、スイッチＳＷ２〜ＳＷ４をオン／オフ制御して、基準電圧発生回路３からのＨレベルとペデスタル検出回路２からのＬレベルを切り換えることにより、レジスタ８に保持されているエンコードデータに対応するレベルをビデオ信号に重畳して出力する。つまり、従来例ではＨレベル、Ｌレベル共に基準電圧発生回路３から供給していたのに対し、本実施例ではＨレベルは基準電圧発生回路３から、Ｌレベルはペデスタル検出回路２から供給している点で相違する。
【００２７】
一方、タイミング制御回路７が各種タイミング信号を生成するために必要なＨＳとＶＳを分離するための回路構成は、図１１と同一である。
【００２８】
図３は図２からペデスタルをサンプルする部分を抜き出した回路図であり、図４はその動作を示す波形図である。図４（ａ）はスイッチＳＷ１の入力側のビデオ信号である。前述したようにこのビデオ信号は等価的にクランプされている。図４（ｂ）は抵抗ＲｓとコンデンサＣｓにより積分されたビデオ信号である。図４（ｃ）はスイッチＳＷ１を閉じるサンプルパルスである。この図に示すように、カラーバースト信号の期間をサンプルしている。図４（ｄ）は、サンプルされコンデンサＣｓにホールドされてバッファ・アンプから出力た波形である。以上の説明からわかるように、コンデンサＣｓはローパスフィルタの機能とサンプルされたレベルのホールド機能を有している。
【００２９】
図５は図２からＶＢＩＤエンコード回路の周辺を抜き出した回路図であり、図６はその動作を示すタイミングチャートである。図６において、（ａ）は入力ビデオ信号とデータのＬレベル及びＨレベルとの関係を示す。また、（ｂ）はスイッチＳＷ２〜ＳＷ４がオンになる（閉じる）タイミングを示し、（ｃ）はエンコードデータが重畳された出力ビデオ信号を示す。
【００３０】
図６（ａ）に示すように、データのＬレベルは入力ビデオ信号のペデスタルレベルと等しく、かつスイッチＳＷ３から供給され、データのＨレベルはスイッチＳＷ４から供給される。そして、図６（ｂ），（ｃ）に示すように、ＶＢＩＤをエンコードする水平走査ラインでは、ビデオ信号のＨＳとペデスタル（カラーバーストを含む）部分でのみスイッチＳＷ２がオンになる。そして、ＶＢＩＤをエンコードする水平走査ラインのそれ以外の有効画面内では、ＳＷ４とＳＷ３を交互にオンにすることによりＨ−Ｌ−Ｈ−Ｌ−Ｈとなる５ビットのエンコードデータを重畳している。
【００３１】
以上説明したように、本実施例では、ペデスタルクランプ回路を用いないので、ＶＢＩＤを重畳したビデオ信号中のカラーバースト信号に傷を付けることがない。
【００３２】
〔２〕本発明装置の応用例
図７〜図９は、本発明装置の応用例を示すブロック図である。以下これらについて順に説明する。
【００３３】
（１）ビデオカセットレコーダへの応用
図７は本発明に係るデータエンコード装置をビデオカセットレコーダ（以下「ＶＣＲ」という）に適用したシステムを示す。このシステムは、再生機として動作するＶＣＲ２１と記録機として動作するＶＣＲ２２が接続されている。そして、ＶＣＲ２１が再生したビデオ信号をＶＣＲ２２でダビングすると共に、ビデオ信号の垂直ブランキング期間に挿入されている著作権情報を書き換えるものである。
【００３４】
ＶＣＲ２１、ＶＣＲ２２は共に垂直ブランキング期間の信号を含むビデオ信号を記録再生する機能を有する。さらに、ＶＣＲ２２は、ＶＢＩＤデコーダー２３と、このＶＢＩＤデコーダー２３に接続された著作権情報抽出／変更回路２４と、この著作権情報抽出／変更回路２４に接続されたＶＢＩＤエンコーダー２５と、このＶＢＩＤエンコーダー２５に接続された記録再生部２６とを備えている。ＶＢＩＤエンコーダー２５は、本発明に係るデータエンコード装置である。
【００３５】
次に、システムの動作を説明する。再生側のＶＣＲ２１から出力された再生ビデオ信号は記録側のＶＣＲ２２へ入力される。ＶＣＲ２２へ入力されたビデオ信号はＶＢＩＤデコーダー２３とＶＢＩＤエンコーダー２５へ送られる。ＶＢＩＤデコーダー２３は、ビデオ信号の垂直ブランキング期間に挿入されているＶＢＩＤをデコードして著作権情報抽出／変更回路２４へ送る。著作権情報抽出／変更回路２４は、著作権情報中の世代制限情報を抽出し、新たな世代制限情報に書換えた後、ＶＢＩＤエンコーダー２５へ送る。例えば、デコードされた世代制限情報がオリジナルであり、１回のみダビングが許可されている場合には、世代制限情報を１にする。ＶＢＩＤエンコーダー２５は、書き換えられた著作権情報を基にＶＢＩＤを作成してビデオ信号に重畳した後、記録再生部２６へ出力する。記録再生部２６はＶＢＩＤが重畳されたビデオ信号を磁気テープに記録する。
【００３６】
（２）テレビジョン受像機への応用
図８は本発明に係るデータエンコード装置をＥＤＴＶ−ＩＩデコーダーを具備するテレビジョン受像機に内蔵させ、ワイド情報をエンコードしてＶＣＲに記録するように構成したものである。
【００３７】
テレビジョン受像機３２は、アンテナ３１に接続されたチューナー３３と、このチューナー３３に接続されたＥＤＴＶ−ＩＩデコーダー３４と、このＥＤＴＶ−ＩＩデコーダー３４に接続されたワイド情報抽出回路３６と、このワイド情報抽出回路３６と前記ＥＤＴＶ−ＩＩデコーダー３４とに接続されたＶＢＩＤエンコーダー３５とを備えている。そして、ＶＢＩＤエンコーダー３５の出力はＶＣＲ３７に接続され、ここで記録するように構成されている。ＶＢＩＤエンコーダー３５は、本発明に係るデータエンコード装置である。
【００３８】
次に、システムの動作を説明する。アンテナ３１で受信されたＲＦ信号はチューナー３３へ送られ、ここで所望のチャンネルの信号が選局される。チューナー３３で選局されたチャンネルのビデオ信号は、ＥＤＴＶ−ＩＩデコーダー３４によりデコードされ、ワイド情報の抽出回路３６とＶＢＩＤエンコーダー３５へ送られる。ワイド情報の抽出回路３６は、原画像のアスペクト比や字幕位置等のワイド情報を抽出してＶＢＩＤエンコーダーへ送る。ＶＢＩＤエンコーダー３５は、ワイド情報抽出回路３６で抽出されたワイド情報を基にＶＢＩＤをエンコードし、ＥＤＴＶ−ＩＩデコーダー３４でデコードされたビデオ信号に重畳する。ＶＢＩＤエンコーダー３５が出力したビデオ信号はＶＣＲ３７へ送られ、ここで記録される。このようにして記録したビデオ信号の再生してモニターに表示する時には、再生ビデオ信号中のワイド情報を用いてモニターを制御する。
【００３９】
（３）ＭＵＳＥ−ＮＴＳＣコンバーターへの応用
図９は本発明に係るデータエンコード装置をＭＵＳＥ−ＮＴＳＣコンバーター（以下「Ｍ−Ｎコンバーター」と略す）に内蔵させ、ＭＵＳＥデコーダーでデコードした情報からワイド情報を抽出し、これをエンコードするように構成したものである。
【００４０】
図９に示すように、Ｍ−Ｎコンバーター４４は、アンテナ４１で受信されチューナー４２で選局されたＭＵＳＥ信号、またはＭＵＳＥ信号を再生するビデオディスクプレーヤー等のＭＵＳＥ信号源４３から出力されるＭＵＳＥ信号を入力するように構成されている。そして、ＭＵＳＥデコーダー４５と、このＭＵＳＥデコーダー４５に接続されたＭＵＳＥ−ＮＴＳＣ変換器４６及びワイド情報抽出回路４８と、ＭＵＳＥ−ＮＴＳＣ変換器４６及びワイド情報抽出回路４８に接続されたＶＢＩＤエンコーダー４７とを備えている。ＶＢＩＤエンコーダー４７は、本発明に係るデータエンコード装置である。
【００４１】
次に動作を説明する。ＭＵＳＥデコーダー４５へ入力されたＭＵＳＥ信号は、ここでデコードされ、ＭＵＳＥ−ＮＴＳＣ変換器４６とワイド情報抽出回路４８へ送られる。ＭＵＳＥ−ＮＴＳＣ変換器４６は、ＭＵＳＥ信号をＮＴＳＣ信号に変換し、ＶＢＩＤエンコーダー４７へ送る。また、ワイド情報抽出回路４８は、アスペクト比等のワイド情報を抽出し、ＶＢＩＤエンコーダー４７へ送る。ＶＢＩＤエンコーダー４７は、このワイド情報を基にＶＢＩＤを作成し、ＭＵＳＥ−ＮＴＳＣ変換器４６から送られて来るＮＴＳＣ方式のビデオ信号に重畳して出力する。
【００４２】
なお、本発明は前記実施例や応用例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【００４３】
例えば、前記実施例はビデオ信号の垂直ブランキング期間にデータを重畳するＶＢＩＤをエンコードする装置に関するものであったが、本発明はビデオ信号の有効画像の目立たない部分、例えば上端部や下端部にエンコードデータを重畳する場合にも適用することができる。
【００４４】
また、図７に示したＶＣＲは著作権情報中の世代制限情報を書き換えるものであったが、本発明は垂直ブランキング期間の情報を透過させることのできないＶＣＲ一般に有効である。例えば、再生系にＴＢＣを具備したＶＣＲにおいては、そのＴＢＣにおいて垂直ブランキング期間の情報は削除されてしまうので、再生ビデオ信号をＴＢＣに通す前にＶＢＩＤをデコードして抽出し、ＴＢＣを通したビデオ信号にＶＢＩＤをエンコードして重畳するように構成する。
【００４６】
【発明の効果】
以上詳細に説明したように、本発明によれば、コンポジットビデオ信号に対してエンコードデータを重畳する際にも、カラーバースト信号に傷を付けることがない。
【００４７】
また、コンポジットビデオ信号のペデスタルレベルをエンコードデータの所定のレベルにしているので、データの所定のレベルとペデスタルとの間に段差を生じない。
【図面の簡単な説明】
【図１】本発明の実施例によるデータエンコード装置の構成を示すブロック図である。
【図２】図１のデータエンコード装置をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示す図である。
【図３】図２からペデスタルサンプル回路を抜き出した回路図である。
【図４】図４は図３の回路の動作を示す波形図である。
【図５】図２からＶＢＩＤエンコード回路の周辺を抜き出した回路図である。
【図６】図５の回路の動作を示すタイミングチャートである。
【図７】本発明に係るデータエンコード装置を内蔵するＶＣＲの１例を示すブロック図である。
【図８】本発明に係るデータエンコード装置を具備するテレビジョン受像機の１例を示すブロック図である。
【図９】本発明に係るデータエンコード装置を内蔵するＭ−Ｎコンバーターの１例を示すブロック図である。
【図１０】従来のＶＢＩＤエンコード装置の構成を示すブロック図である。
【図１１】図１０のデータエンコード装置をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示す図である。
【図１２】図１１の回路における入力ビデオ信号とＨＳとクランプパルスとの関係を示す図である。
【図１３】図１１の回路においてカラーバースト信号に傷が付く様子を示す図である。
【符号の説明】
１…シンクチップクランプ回路、２…ペデスタルレベル検出回路、４…ＶＢＩＤエンコード回路、２２…ＶＣＲ、３２…テレビジョン受像機、４４…Ｍ−Ｎコンバーター、２５，３５，４７…ＶＢＩＤエンコーダー
【図１】
0003598566.tif 000002
【図３】
0003598566.tif 000003
【図２】
0003598566.tif 000004
【図４】
0003598566.tif 000005
【図５】
0003598566.tif 000006
【図６】
0003598566.tif 000007
【図７】
0003598566.tif 000008
【図８】
0003598566.tif 000009
【図９】
0003598566.tif 000010
【図１０】
0003598566.tif 000011
【図１１】
0003598566.tif 000012
【図１２】
0003598566.tif 000013
【図１３】
0003598566.tif 000014