(57)【特許請求の範囲】
【請求項１】
互いにｐｎ接合を形成するように設けられた第１導電型の第１の半導体層、第２導電型の第２の半導体層および第１導電型の第３の半導体層と、
第１導電型の第１の半導体層に接して形成された第１の強磁性層と、
第２導電型の第２の半導体層に接して形成された第２の強磁性層と、
第１の強磁性層を通して第１導電型の第１の半導体層と第２導電型の第２の半導体層との間に順方向バイアス電圧を印加する手段と、
第１導電型の第３の半導体層と第２導電型の第２の半導体層との間に逆方向バイアス電圧を印加する手段と、
第２の強磁性層を通して第２の半導体層へ少数キャリヤーを注入するようにバイアス電圧を印加する手段と
を有することを特徴とする磁気抵抗効果素子。
【請求項２】
第１導電型の第１の半導体層がエミッタ層、第２導電型の第２の半導体層がベース層、第１導電型の第３の半導体層がコレクタ層であるバイポーラトランジスタを形成していることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項３】
第１および第２の強磁性層のうち、一方の磁化の方向が一方向に固定され、他方の磁化の方向が外部磁場の方向に応じて回転することを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項４】
第１、第２および第３の半導体層が、それぞれ、ｐ型またはｎ型のドーパントを添加したＳｉからなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項５】
第１、第２および第３の半導体層が、それぞれ、ｐ型またはｎ型のＧａＡｓからなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項６】
第１および第２の強磁性層が、Ｆｅ、ＣｏまたはＮｉを含む合金からなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項７】
第１および第２の強磁性層が、ＰｔＭｎＳｂ、ＮｉＭｎＳｂ、ＣｏＭｎＳｂ、Ｆｅ3Ｏ4、ＣｏＦｅ2Ｏ4、ＭｎＦｅ2Ｏ4、ＣｒＯ2、ＫＣｒＳｅ2からなる群より選択されることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項８】
第２の半導体層が半磁性半導体からなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項９】
第２の半導体層が磁性半導体からなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項１０】
強磁性層と半導体層とがオーミック接合していることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項１１】
第１および第２の強磁性層の間の距離が１μｍ以下であることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項１２】
前記第１の強磁性層、前記第２の強磁性層、前記第２の半導体層、および前記第３の半導体層にそれぞれ端子が設けられていることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項１３】
互いにｐｎ接合を形成するように設けられた第１導電型の第１の半導体層、第２導電型の第２の磁性半導体層および第１導電型の第３の半導体層と、
第１導電型の第１の半導体層に接して形成された強磁性層と
を有することを特徴とする磁気抵抗効果素子。
【請求項１４】
第１の強磁性層を通して第１導電型の第１の半導体層と第２導電型の第２の磁性半導体層との間に順方向バイアス電圧を印加する手段と、第１導電型の第３の半導体層と第２導電型の第２の磁性半導体層との間に逆方向バイアス電圧を印加する手段とを有することを特徴とする請求項１３記載の磁気抵抗効果素子。
【請求項１５】
第１導電型の第１の半導体層がエミッタ層、第２導電型の第２の磁性半導体層がベース層、第１導電型の第３の半導体層がコレクタ層であるバイポーラトランジスタを形成していることを特徴とする請求項１３記載の磁気抵抗効果素子。
【請求項１６】
第２導電型の第２の磁性半導体層の磁化の方向が一方向に固定され、第１導電型の第１の半導体層に接して形成された強磁性層の磁化の方向が外部磁場の方向に応じて回転することを特徴とする請求項１３記載の磁気抵抗効果素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は磁気抵抗効果素子に関する。
【０００２】
【従来の技術】
近年、強磁性体内の伝導電子のスピン分極を利用した素子の開発が活発に進められている。その代表例として、スピンバルブ型の磁気抵抗効果素子が提案されている（Ｐｈｙｓ．Ｒｅｖ．Ｂ，４３（１９９１）１２９７）。スピンバルブ型の磁気抵抗効果素子は、厚さ２〜５ｎｍ程度の非磁性層（Ｃｕなど）を挟んで厚さ５〜１０ｎｍの第１および第２の強磁性層（ＮｉＦｅ、Ｃｏなど）を積層し、これらの強磁性層の一方に反強磁性層（ＦｅＭｎなど）を積層した構造を有する。この構造では、反強磁性層と接する強磁性層の磁化方向は固定されており、信号磁界によりＦｅＭｎと接していない強磁性層の磁化方向のみが変化する。この素子では、上下の強磁性層の磁化方向が反平行のときにはスピン依存散乱に起因して高抵抗となり、平行のときには散乱が起きないので低抵抗になる。このため、両状態の間で大きな抵抗変化が得られる。
【０００３】
しかし、スピンバルブ型の磁気抵抗効果素子でも１０％レベルの抵抗変化率しか得られない。しかも、スピンバルブ型の磁気抵抗効果素子はいずれの層も金属からなっているため比抵抗が小さく、十分な信号出力を取り出すためには大きな電流密度を必要とする。このため、微細化して集積密度を上げようとすると、発熱が問題になってくる。
【０００４】
最近ではスピントランジスタと呼ばれる素子が提案されている。この素子は、基本的には強磁性層／非磁性層／強磁性層という３層構造を有し、その動作原理は以下のようなものである。一方の強磁性層から非磁性層（例えばＣｕ）へスピン偏極電子を注入して非磁性層を非平衡状態にする。そして、他方の強磁性層と非磁性層との間の電位差を測定することにより非磁性層の非平衡状態を検出する。この場合、２つの強磁性層の磁化が平行のときにはプラスの電位が発生し、反平行のときにはマイナスの電位が発生する。このように、磁化の相対的な方向を電位差に変換することができるので、磁気抵抗効果素子またはトランジスタとして応用することができる。
【０００５】
しかし、スピントランジスタはいずれの層も金属からなっているため、１μｍ□程度の大きさでは１ｍＶ程度の出力しか得られない。また、トランジスタとして見たとき増幅作用を得ることが困難である。
【０００６】
これに対して本発明者らは、特願平４−２４２４６８号において、ｐｎｐトランジスタのエミッタ層およびベース層にそれぞれ接する第１および第２の強磁性層を設け、キャリヤーのスピン依存再結合を利用した磁気抵抗効果素子を提案している。
【０００７】
この素子では、スピン依存再結合効果を利用するため、再結合時間がスピン緩和時間よりも短い必要がある。このため、Ｓｉのような間接遷移型の半導体を用いた場合には、大きな出力変化率を得ることができないという問題があり、改良の余地があった。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、大きな出力を示し、しかも増幅作用が得られる磁気抵抗効果素子を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、互いにｐｎ接合を形成するように設けられた第１導電型の第１の半導体層、第２導電型の第２の半導体層および第１導電型の第３の半導体層と、第１導電型の第１の半導層体層に接して形成された第１の強磁性層と、第２導電型の第２の半導体層に接して形成された第２の強磁性層と、第１の強磁性層を通して第１導電型の第１の半導体層と第２導電型の第２の半導体層との間に順方向バイアス電圧を印加する手段と、第１導電型の第３の半導体層と第２導電型の第２の半導体層との間に逆方向バイアス電圧を印加する手段と、第２の強磁性層を通して第２の半導体層へ少数キャリヤーを注入するようにバイアス電圧を印加する手段とを有する。
【００１０】
本発明の他の磁気抵抗効果素子は、互いにｐｎ接合を形成するように設けられた第１導電型の第１の半導体層、第２導電型の第２の磁性半導体層および第１導電型の第３の半導体層と、第１導電型の第１の半導体層に接して形成された第１の強磁性層とを有する。
【００１１】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
図１に本発明による磁気抵抗効果素子の一例を概略的に示す。この図に示す磁気抵抗効果素子は、ｎｐｎトランジスタのベース層およびエミッタ層にそれぞれ接する２つの強磁性層を設けた構造を有する。図１において、ベース強磁性層（第２の強磁性層）１上にはｐ型ベース層（第２導電型の第２の半導体層）２が形成されている。ｐ型ベース層２上にはｎ型エミッタ層（第１導電型の第１の半導体層）３およびｎ型コレクタ層（第１導電型の第３の半導体層）４が互いに分離して形成されている。ｎ型エミッタ層３上にはエミッタ強磁性層（第１の強磁性層）５が形成されている。ｐ型ベース層２は接地されており、第１の強磁性層５を通してｎ型エミッタ層３とｐ型ベース層２との間に順方向バイアス電圧を印加する電源６、ｎ型コレクタ層４とｐ型ベース層２に逆方向バイアス電圧を印加する電源７、および第２の強磁性層１を通してｐ型ベース層２へ少数キャリヤーを注入するためのバイアス電圧を印加する電源８が設けられている。このように本発明の磁気抵抗効果素子は４端子素子である。また、例えばベース強磁性層１の磁化の方向は一方向に固定され、エミッタ強磁性層５の磁化の方向は自由であり外部磁場の方向に応じて磁化を回転させるようになっている。
【００１２】
なお、本発明の磁気抵抗効果素子はｐｎｐトランジスタを用いても構成することもできる。また、第１〜第３の半導体層の積層構造およびバイアス電圧の印加手段などは様々に変形することができる。
【００１３】
この磁気抵抗効果素子の動作原理を図２〜図４に示すエネルギーバンド図を参照して説明する。
図２は無バイアス状態のエネルギーバンド図を示す。この図は、ｎｐｎバイポーラトランジスタのエネルギーバンド図と同様である。
【００１４】
図３はベース強磁性層１とベース層２との間にバイアス電圧を印加してベース層２へスピン偏極した少数キャリヤー（この素子の場合には電子）を注入した状態のエネルギーバンド図を示す。この場合、ベース層２へ注入されたスピン偏極電子は、スピン緩和時間程度の時間内はスピン偏極の情報を保ったまま、拡散またはドリフトによってベース層２中を伝搬する。このため、ベース層２ではスピンの非平衡状態が生じ、ゼーマンエネルギーに対応してアップスピンとダウンスピンとのバンド分裂が発生する。このため、ベース層２内ではアップスピン電子とダウンスピン電子とで電位が異なってくる。
【００１５】
図４（Ａ）および４（Ｂ）は、ベース層２へスピン偏極電子を注入した図３の状態で、さらにｎｐｎトランジスタのベース接地回路に対応したバイアス電圧を印加した状態のエネルギーバンド図を示す。図４（Ａ）はエミッタ強磁性層５とベース強磁性層１の磁化がいずれもダウンスピンで平行である場合を示す。この場合、エミッタ強磁性層５を通してエミッタ層３からベース層２へ注入された電子は、より高いポテンシャル障壁を越える必要があるため、コレクタ層４へ流れる電流量は少なくなる。一方、図４（Ｂ）はエミッタ強磁性層５とベース強磁性層１の磁化が反平行である場合を示す。この場合、エミッタ強磁性層５を通してエミッタ層３からベース層２へ注入された電子は、低いポテンシャル障壁を越えるだけでよいため、コレクタ層４へ大きな電流が流れる。このようにエミッタ強磁性層５とベース強磁性層１の磁化の相対角度によってコレクタ電流が大きな変化を示すので、磁気抵抗効果素子として利用できる。
【００１６】
本発明の磁気抵抗効果素子は、ベース強磁性層からベース層へ注入されるスピン偏極したキャリヤーの非平衡状態（スピン分裂）を利用し、トランジスタの回路動作により電流を直接増幅できるので、大きな信号出力と増幅率を得ることができる。しかも、本発明の磁気抵抗効果素子は、スピン依存再結合効果を利用するものではないので、Ｓｉのような間接遷移型半導体を用いた場合でも、大きな出力変化率を得ることができる。また、ＧａＡｓのような直接遷移型の半導体を用い、ベース層へのキャリヤー注入量を多くすることにより、これまでは得られなかった大きな出力変化率を得ることができる。
【００１７】
本発明において、強磁性層としては、例えばＦｅ、Ｃｏ、Ｎｉ、またはこれらの合金を用いることができる。また、スピン偏極率がより大きい強磁性材料、例えばＰｔＭｎＳｂ、ＮｉＭｎＳｂ、ＣｏＭｎＳｂもしくはこれらの合金；Ｆｅ３  Ｏ４  、ＣｏＦｅ２  Ｏ４  、ＭｎＦｅ２  Ｏ４  もしくはこれらの合金；ＣｒＯ２  、ＫＣｒＳｅ２  もしくはその他のハーフメタル；またはこれらに微量の添加元素を加えた材料を好適に用いることができる。
【００１８】
本発明では、強磁性層から半導体層へのスピン偏極したキャリヤーの注入効率を高めるために、両者がオーミック接合していることが好ましい。
また、２つの強磁性層は互いに、キャリヤーがスピン偏極の情報を保っている範囲内に配置されている必要がある。したがって、２つの強磁性層の間の距離は１μｍ以下であることが好ましい。
【００１９】
本発明において、半導体層の材料としては、ｐ型もしくはｎ型のドーパントを添加したＳｉ、Ｇｅ、化合物半導体（ＧａＡｓ、ＺｎＳｅなど）を用いることができる。
【００２０】
また、半導体層の材料として、半磁性半導体（希薄磁性半導体）たとえばＺｎＭｎＳｅ、ＨｇＭｎＳｅ、ＣｄＭｎＴｅなどを用いることもできる。半磁性半導体においては、半導体に添加された磁性原子のために、伝導電子がスピン分極したときに、より大きなエネルギーバンド分裂が発生する。このため、通常の半導体を用いた場合に比べ、より大きな出力変化を得ることができる。
【００２１】
本発明においては、ベース層に磁性半導体たとえばＦｅＰを用いてもよい。磁性半導体からなるベース層は、自発磁化によって大きなエネルギーバンド分裂を起こす。この場合、ベース層に接してベース強磁性層を設け、ベース強磁性層を通してベース層へ少数キャリヤーを注入する必要はない。したがって、このような磁気抵抗効果素子は通常のバイポーラトランジスタと同様に駆動することができる。
【００２２】
磁性半導体としては、スピネル・フェライト、カルコゲナイト・スピネルなどを用いることができる。具体例は、ＦｅＣｒ２  Ｓ４  、ＣｄＣｒ２  Ｓ４  、ＨｇＣｒ２  Ｓ４  、これらの擬二元合金、およびこれらに第４元素を添加した合金などである。また、ＮｉＦｅＺｎ三元系フェライトを用いることもできる。
【００２３】
【実施例】
実施例１
以下のようにして、図１に示す磁気抵抗効果素子を作製した。絶縁基板（図示せず）上に、保磁力１ｋＯｅのＣｏＰｔからなる厚さ５０ｎｍのベース強磁性層１を形成した。このベース強磁性層１上に、ｐ型ＧａＡｓからなる厚さ２０ｎｍのｐ型ベース層２を形成した。このｐ型ベース層２上に、ｎ型ＧａＡｓからなるそれぞれ厚さ２０ｎｍのｎ型エミッタ層３およびｎ型コレクタ層４を形成した。また、ｎ型エミッタ層３上に、保磁力１０ＯｅのＣｏＦｅからなる厚さ１０ｎｍのエミッタ強磁性層５を形成した。さらに、ｐ型ベース層２を接地し、第１の強磁性層５を通してｎ型エミッタ層３とｐ型ベース層２との間に順方向バイアス電圧を印加する電源６、ｎ型コレクタ層４とｐ型ベース層２に逆方向バイアス電圧を印加する電源７、および第２の強磁性層１を通してｐ型ベース層２へ少数キャリヤーを注入するためのバイアス電圧を印加する電源８を設けた。ベース強磁性層１の磁化の方向は一方向に固定されている。一方、エミッタ強磁性層５の磁化の方向は自由であり、外部磁場の方向に応じて磁化を回転させるようになっている。
【００２４】
この磁気抵抗効果素子の動作を調べたところ以下のような結果が得られた。すなわち、ベース強磁性層１の磁化方向と平行な１ｋＯｅ以下の外部磁界を印加すると、ベース強磁性層１とエミッタ強磁性層５の磁化方向は平行になり、コレクタ電流が減少した。一方、ベース強磁性層１の磁化方向と反平行な１ｋＯｅ以下の外部磁界を印加すると、ベース強磁性層１とエミッタ強磁性層５の磁化方向は反平行になり、コレクタ電流が増加した。
【００２５】
実施例２
以下のようにして、図５に示す磁気抵抗効果素子を作製した。低抵抗のｐ＋  型シリコン基板１１上にｐ型シリコン層１２をエピタキシャル成長させた。次に、ｐ型シリコン層１２内にエミッタ、コレクタとなるｎウェル１３を形成した後、ｎ＋  型エミッタ１４、ｎ＋  型コレクタ１６、およびｐ＋  型ベース１５を形成した。次いで、ｎ＋  型エミッタ１４上にＨｃ＝１０ＯｅのＣｏＦｅからなるエミッタ強磁性層１７を形成し、ｐ＋  型ベース層１５上にＨｃ＝１ｋＯｅのＣｏＦｅからなるベース強磁性層１８を形成した。その後、図の右方向に２ｋＯｅの磁場を印加し、ＣｏＦｅからなるベース強磁性層１８の磁化の向きを右方向へ向けた。
【００２６】
この磁気抵抗効果素子の動作を調べたところ以下のような結果が得られた。すなわち、ベース電圧ＶＢ  ＝０．２Ｖを印加し、スピン偏極電子をベースへ注入するとベース内でアップスピン電子のバンドとダウンスピン電子のバンドのスプリッティングが発生する。この状態で、エミッタ電圧ＶＥ  ＝０．５Ｖ、コレクタ電圧ＶＣ  ＝−３Ｖを印加し、コレクタ電流を測定した。その結果、コレクタ電流値はエミッタ強磁性層１７およびベース強磁性層１８の磁化が平行のとき１０ｍＡ、反平行のとき８０ｍＡとなり、８倍の変化が得られた。
【００２７】
実施例３
以下のようにして、図６に示す磁気抵抗効果素子を作製した。絶縁基板（  図示せず）  上にｐ型磁性半導体のＦｅＰからなる厚さ５０ｎｍのｐ型ベース磁性半導体層１０を形成した。このベース磁性半導体層１０上に、ｎ型ＧａＡｓからなる厚さ２０ｎｍのｎ型エミッタ層３、およびｎ型コレクタ層４を形成した。ｎ型エミッタ層３上に、保磁力１０ＯｅのＣｏＦｅからなる厚さ１０ｎｍのエミッタ強磁性層５を形成した。ｐ型ベース磁性半導体層１０を接地し、エミッタ強磁性層５を通してｎ型エミッタ層３とｐ型ベース磁性半導体層１０との間に順方向バイアス電圧を印加する電源６、およびｎ型コレクタ層４とｐ型ベース磁性半導体層１０に逆方向バイアス電圧を印加する電源を設けた。ｐ型ベース磁性半導体層１０は、磁化の方向が一方向に固定されている。一方、エミッタ強磁性層５の磁化の方向は自由であり、外部磁場の方向に応じて磁化を回転させるようになっている。
【００２８】
この磁気抵抗効果素子の動作を調べたところ、以下のような結果が得られた。すなわち、ベース磁性半導体層の磁化方向と平行な５００Ｏｅ以下の外部磁界を印加すると、ベース磁性半導体層とエミッタ強磁性層の磁化は平行になり、コレクタ電流が減少した。一方、ベース磁性半導体層の磁化方向と反平行な５００Ｏｅ以下の外部磁界を印加すると、ベース磁性半導体層とエミッタ強磁性層の磁化は反平行になり、コレクタ電流が増加した。
【００２９】
【発明の効果】
以上詳述したように本発明の磁気抵抗効果素子は、大きな出力を示し、しかも増幅作用が得られる。
【図面の簡単な説明】
【図１】本発明に係る磁気抵抗効果素子の概略的な構成を示す図。
【図２】図１の磁気抵抗効果素子の無バイアス状態のエネルギーバンド図。
【図３】図１の磁気抵抗効果素子に対してベース層へスピン偏極電子を注入した状態のエネルギーバンド図。
【図４】図１の磁気抵抗効果素子に対してベース層へスピン偏極電子を注入し、さらにｎｐｎトランジスタのバイアス電圧を印加した状態のエネルギーバンド図。
【図５】本発明の実施例２における磁気抵抗効果素子の概略的な構成を示す図。
【図６】本発明の実施例３における磁気抵抗効果素子の概略的な構成を示す図。
【符号の説明】
１…ベース強磁性層
２…ｐ型ベース層
３…ｎ型エミッタ層
４…ｎ型コレクタ層
５…エミッタ強磁性層
６、７、８…電源
１０…ｐ型ベース磁性半導体層
１１…ｐ＋  型シリコン基板
１２…ｐ型シリコン層
１３…ｎウェル
１４…ｎ＋  型エミッタ
１５…ｐ＋  型ベース
１６…ｎ＋  型コレクタ
１７…エミッタ強磁性層
１８…ベース強磁性層
【図１】
0003563573.tif 000002
【図２】
0003563573.tif 000003
【図３】
0003563573.tif 000004
【図４】
0003563573.tif 000005
【図５】
0003563573.tif 000006
【図６】
0003563573.tif 000007