(57)【特許請求の範囲】
【請求項１】
圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、
前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴とする電圧制御発振器。
【請求項２】
圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループのうち、前記圧電振動子の後段に設けられ、選択的に挿入されて発振振幅を調整する発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、
前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴とする電圧制御発振器。
【請求項３】
請求項１または２のいずれかに記載の電圧制御発振器において、前記抵抗回路は、抵抗接続制御信号に基づいて前記発振振幅調整用抵抗の接続／非接続を行うスイッチを備えたことを特徴とする電圧制御発振器。
【請求項４】
請求項３記載の電圧制御発振器において、前記スイッチは、半導体スイッチによって構成したことを特徴とする電圧制御発振器。
【請求項５】
請求項１または２のいずれかに記載の電圧制御発振器において、前記抵抗回路は、複数の発振振幅調整用抵抗の一端がそれぞれ前記発振ループに接続され、他端がボンディングパッドとしたことを特徴とする電圧制御発振器。
【請求項６】
請求項１または２のいずれかに記載の電圧制御発振器において、前記可変容量ダイオードに接続され、複数の選択容量素子を有する容量回路と、前記複数の選択容量素子のうち、所望の前記容量素子を可変容量ダイオードに接続する容量接続回路と、を備えたことを特徴とする電圧制御発振器。
【請求項７】
請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子は、水晶振動子であることを特徴とする電圧制御発振器。
【請求項８】
請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子及び前記可変容量ダイオードを除く構成部品がＩＣチップとして構成されていることを特徴とする電圧制御発振器。
【請求項９】
請求項８記載の電圧制御発振器において、前記ＩＣチップ、前記圧電振動子及び前記可変容量ダイオードが一体としてモールド封止されていることを特徴とする電圧制御発振器。
【請求項１０】
請求項８記載の電圧制御発振器において、前記ＩＣチップ、前記圧電振動子及び前記可変容量ダイオードが一のパッケージに収納されていることを特徴とする電圧制御発振器。
【請求項１１】
請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子を除く構成部品がＩＣチップとして構成されていることを特徴とする電圧制御発振器。
【請求項１２】
請求項１１記載の電圧制御発振器において、前記ＩＣチップ及び前記圧電振動子が一体としてモールド封止されていることを特徴とする電圧制御発振器。
【請求項１３】
請求項１１記載の電圧制御発振器において、前記ＩＣチップ及び前記圧電振動子が一のパッケージに収納されていることを特徴とする電圧制御発振器。
【請求項１４】
圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、
前記抵抗回路は、抵抗接続制御信号に基づいて前記発振振幅調整用抵抗の接続／非接続を行う、半導体スイッチによって構成されたスイッチを備え、
さらに、抵抗接続制御データを記憶する抵抗情報メモリと、外部から印加される調整用抵抗制御信号に基づいて、前記抵抗情報メモリに予め前記抵抗接続制御データを記憶させると共に、前記調整用抵抗制御信号或いは前記抵抗接続制御データに基づいて前記スイッチを制御する抵抗接続制御信号を出力する制御回路と、を備えたことを特徴とする電圧制御発振器。
【請求項１５】
圧電振動子、該圧電振動子の入力側に直列に接続された可変容量ダイオード、及び該可変容量ダイオードに接続された発振回路、を具備した電圧制御発振器に用いられる、電圧制御発振器用ＩＣチップにおいて、当該ＩＣチップには、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路を備え、
前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴とする電圧制御発振器用ＩＣチップ。
【請求項１６】
圧電振動子、該圧電振動子の入力側に直列に接続された可変容量ダイオード、及び該可変容量ダイオードに接続された発振回路、を具備した電圧制御発振器に用いられる、電圧制御発振器用ＩＣチップにおいて、当該ＩＣチップには、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループのうち、前記圧電振動子の後段に設けられ、選択的に挿入されて発振後の振幅を調整する発振振幅調整用抵抗を複数個備えた抵抗回路を備え、
前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴とする電圧制御発振器用ＩＣチップ。
【請求項１７】
請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整装置において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出手段と、検出された発振振幅調整用抵抗毎の周波数に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定手段と、を備えたことを特徴とする抵抗調整装置。
【請求項１８】
請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整装置において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出手段と、検出された発振振幅調整用抵抗毎の周波数に基づいて、発振振幅調整用抵抗毎の周波数可変特性を生成する周波数可変特性生成手段と、生成された発振振幅調整用抵抗毎の周波数可変特性に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定手段と、を備えたことを特徴とする抵抗調整装置。
【請求項１９】
請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整方法において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出工程と、検出された発振振幅調整用抵抗毎の周波数に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定工程と、を備えたことを特徴とする抵抗調整方法。
【請求項２０】
請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整方法において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出工程と、検出された発振振幅調整用抵抗毎の周波数に基づいて、発振振幅調整用抵抗毎の周波数可変特性を生成する周波数可変特性生成工程と、生成された発振振幅調整用抵抗毎の周波数可変特性に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定工程と、を備えたことを特徴とする抵抗調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば無線通信機や映像機器，測定器等に用いられる電圧制御発振器に関し、特に周波数可変特性に精度が必要な電圧制御発振器、電圧制御発振器用ＩＣチップ、抵抗調整装置および抵抗調整方法に関する。
【０００２】
【従来の技術】
まず、図１９に従来の一般的な電圧制御発振器の構成を示している。
電圧制御圧電発振器２００は、周波数制御端子ＶＣに接続される入力抵抗Ｒｉと、圧電振動子Ｘと、可変容量ダイオードＣｖと、発振振幅調整抵抗Ｒｓと、発振回路１００と、を備えて構成されている。
【０００３】
このように構成される電圧制御圧電発振器２００は、周波数制御端子ＶＣに制御電圧Ｖｃを印加することにより、可変容量ダイオードＣｖの容量を変化させ、圧電振動子Ｘとの共振から発生する発振周波数ｆを調整するものである。そして、この電圧制御圧電発振器２００は、図２０（ａ）の点線で示す周波数可変特性のように、制御電圧Ｖｃの電圧値を所定範囲（基準制御電圧Ｖｃ０に対してＶｃ−〜Ｖｃ＋の範囲）で変化させることにより、出力端子ＯＵＴから出力される発振信号Ｓの発振周波数ｆを所定範囲（基準制御電圧Ｖｃ０に対応した基準周波数ｆ０に対して−１００〜＋１００［ｐｐｍ］の範囲）内で直線的に変化させるものである。なお、図２０（ａ）では、横軸が制御電圧Ｖｃ、縦軸が発振周波数ｆの周波数偏差Δｆ（周波数偏差Δｆ＝（ｆ−ｆ０）／ｆ０）を示している。ここで、ｆ０は基準発振周波数のことである。
【０００４】
【発明が解決しようとする課題】
ところで、圧電振動子Ｘは、図２１に示すような等価回路に置き換えることができる。圧電振動子Ｘは、同一周波数であっても、例えば圧電振動子Ｘを水晶片で形成した場合には、矩形型、ディスク型等の形状の相違、サイズの違い等によって等価回路定数が異なる場合がある。
例えば、等価回路の抵抗Ｒ１の抵抗値が通常の圧電振動子Ｘの抵抗値よりも小さいと、可変容量ダイオードＣｖ、圧電振動子Ｘ、発振振幅調整抵抗Ｒｓ、発振用容量Ｃ１、Ｃ２からなる発振ループのインピーダンスが低くなり、発振信号の発振振幅が高くなる。このような場合、制御電圧Ｖｃを低電位に設定すると、周波数可変特性が直線でないので、所望の周波数が得られない場合があった。
【０００５】
即ち、図２０（ａ）の実線で示すように、周波数制御端子ＶＣに印加される制御電圧Ｖｃを高電位（Ｖｃ＋）から低電位（Ｖｃ−）に変化させた場合、低電位近傍で周波数可変特性の直線性が崩れることになる。
この原因は、図２０（ｂ）に示すように、制御電圧Ｖｃが低電位に近づくと可変容量ダイオードＣｖの容量が大きくなり（インピーダンスとしては小さくなり）、発振振幅のマイナス側がダイオードの持つ順方向電圧（約−０．７Ｖ）でクリッピングされてしまうためである、と考えられる。
この図２０（ｂ）は、横軸に時間、縦軸に発振ループに発生する発振振幅の電位を示したものである。
【０００６】
このように、発振振幅のマイナス側が順方向電圧でクリッピングされた場合、周波数制御端子ＶＣに印加される制御電圧Ｖｃよりも可変容量ダイオードＣｖに印加される制御電圧Ｖｃは平均化した電位分だけ高くなり（図２０（ｂ）の矢印ｂ参照）、ここに可変容量ダイオードＣｖに印加される制御電圧Ｖｃと実際の可変容量ダイオードＣｖの電位とに差が発生する。これが原因となって制御電圧ＶｃがＶｃ−（ＧＮＤ）に近づくにつれて周波数可変特性の直線性が崩れることになる。
【０００７】
また、電圧制御圧電発振器２００において、圧電振動子Ｘおよび可変容量ダイオードＣｖを除く構成部品がＩＣチップとして構成された場合には、発振振幅調整抵抗Ｒｓは固定値となっていた。このため、ＩＣチップは、発振周波数ｆの異なった圧電振動子Ｘ毎に異なった抵抗値の発振振幅調整抵抗Ｒｓを作り込んだＩＣチップを複数個用意しなくてはならず、コスト高となっていた。
【０００８】
本発明は、以上の問題に鑑みてなされたものであり、周波数可変特性の直線性を良好にして制御電圧に対する周波数の可変範囲を広げることのできる電圧制御発振器、電圧制御発振器用ＩＣチップ、抵抗調整装置及び抵抗調整方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の発明は、圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴としている。
【００１０】
請求項２に記載の発明は、圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループのうち、前記圧電振動子の後段に設けられ、選択的に挿入されて発振振幅を調整する発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴としている。
【００１１】
請求項３記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記抵抗回路は、抵抗接続制御信号に基づいて前記発振振幅調整用抵抗の接続／非接続を行うスイッチを備えたことを特徴としている。
【００１２】
請求項４記載の発明は、請求項３記載の電圧制御発振器において、前記スイッチは、半導体スイッチによって構成したことを特徴としている。
【００１３】
請求項５記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記抵抗回路は、複数の発振振幅調整用抵抗の一端がそれぞれ前記発振ループに接続され、他端がボンディングパッドとしたことを特徴としている。
【００１４】
請求項６記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記可変容量ダイオードに接続され、複数の選択容量素子を有する容量回路と、前記複数の選択容量素子のうち、所望の前記容量素子を可変容量ダイオードに接続する容量接続回路と、を備えたことを特徴としている。
【００１５】
請求項７記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子は、水晶振動子であることを特徴としている。
【００１６】
請求項８記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子及び前記可変容量ダイオードを除く構成部品がＩＣチップとして構成されていることを特徴としている。
【００１７】
請求項９記載の発明は、請求項８記載の電圧制御発振器において、前記ＩＣチップ、前記圧電振動子及び前記可変容量ダイオードが一体としてモールド封止されていることを特徴としている。
【００１８】
請求項１０記載の発明は、請求項８記載の電圧制御発振器において、前記ＩＣチップ、前記圧電振動子及び前記可変容量ダイオードが一のパッケージに収納されていることを特徴としている。
【００１９】
請求項１１記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器において、前記圧電振動子を除く構成部品がＩＣチップとして構成されていることを特徴としている。
【００２０】
請求項１２記載の発明は、請求項１１記載の電圧制御発振器において、前記ＩＣチップ及び前記圧電振動子が一体としてモールド封止されていることを特徴としている。
【００２１】
請求項１３記載の発明は、請求項１１記載の電圧制御発振器において、前記Ｉ
Ｃチップ及び前記圧電振動子が一のパッケージに収納されていることを特徴としている。
【００２２】
請求項１４記載の発明は、圧電振動子と、該圧電振動子の入力側に直列に接続された可変容量ダイオードと、該可変容量ダイオードに接続された発振回路と、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路と、を備え、前記抵抗回路は、抵抗接続制御信号に基づいて前記発振振幅調整用抵抗の接続／非接続を行う、半導体スイッチによって構成されたスイッチを備え、さらに、抵抗接続制御データを記憶する抵抗情報メモリと、外部から印加される調整用抵抗制御信号に基づいて、前記抵抗情報メモリに予め前記抵抗接続制御データを記憶させると共に、前記調整用抵抗制御信号或いは前記抵抗接続制御データに基づいて前記スイッチを制御する抵抗接続制御信号を出力する制御回路と、を備えたことを特徴としている。
【００２３】
請求項１５記載の発明は、圧電振動子、該圧電振動子の入力側に直列に接続された可変容量ダイオード、及び該可変容量ダイオードに接続された発振回路、を具備した電圧制御発振器に用いられる、電圧制御発振器用ＩＣチップにおいて、当該ＩＣチップには、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループの途中に設けられ、選択的に挿入される発振振幅調整用抵抗を複数個備えた抵抗回路を備え、前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴としている。
【００２４】
請求項１６記載の発明は、圧電振動子、該圧電振動子の入力側に直列に接続された可変容量ダイオード、及び該可変容量ダイオードに接続された発振回路、を具備した電圧制御発振器に用いられる、電圧制御発振器用ＩＣチップにおいて、当該ＩＣチップには、前記圧電振動子、可変容量ダイオードおよび発振回路によって構成される発振ループのうち、前記圧電振動子の後段に設けられ、選択的に挿入されて発振後の振幅を調整する発振振幅調整用抵抗を複数個備えた抵抗回路を備え、前記発振振幅調整用抵抗の抵抗値を、前記発振ループに発生する発振振幅が前記可変容量ダイオードの順方向電圧よりも低くなるような値にすることにより、周波数可変特性の直線性を良好にすることを特徴としている。
【００２５】
請求項１７記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整装置において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出手段と、検出された発振振幅調整用抵抗毎の周波数に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定手段と、を備えたことを特徴としている。
【００２６】
請求項１８記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整装置において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出手段と、検出された発振振幅調整用抵抗毎の周波数に基づいて、発振振幅調整用抵抗毎の周波数可変特性を生成する周波数可変特性生成手段と、生成された発振振幅調整用抵抗毎の周波数可変特性に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定手段と、を備えたことを特徴としている。
【００２７】
請求項１９記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整方法において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出工程と、検出された発振振幅調整用抵抗毎の周波数に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定工程と、を備えたことを特徴としている。
【００２８】
請求項２０記載の発明は、請求項１または２のいずれかに記載の電圧制御発振器に対し、所望の発振振幅調整用抵抗を選択する抵抗調整方法において、発振振幅調整用抵抗を順次選択した上で、制御電圧端子に所定の制御電圧を漸次印加した状態で発振信号の周波数を検出する周波数検出工程と、検出された発振振幅調整用抵抗毎の周波数に基づいて、発振振幅調整用抵抗毎の周波数可変特性を生成する周波数可変特性生成工程と、生成された発振振幅調整用抵抗毎の周波数可変特性に基づいて、所望の発振振幅調整用抵抗を確定する発振振幅調整用抵抗確定工程と、を備えたことを特徴としている。
【００２９】
【発明の実施の形態】
次に、図面を参照して本発明の好適な実施形態について説明する。
【００３０】
［１］  第１実施形態
［１・１］    第１実施形態の大略構成
図１は、第１実施形態による電圧制御圧電発振器１０の構成を示している。
電圧制御圧電発振器１０は、出力端子ＯＵＴから出力される発振信号Ｓの発振周波数ｆを変化させるための制御電圧Ｖｃを印加するための周波数制御端子ＶＣと、一端が周波数制御端子ＶＣに接続され、周波数制御端子ＶＣにユーザが接続する発振周波数制御回路（図示せず）への影響を回避すると共に、発振周波数制御回路に接続するための入力抵抗Ｒｉと、一端がこの入力抵抗Ｒｉの他端に接続された圧電振動子Ｘと、入力抵抗Ｒｉと圧電振動子Ｘの接続点にカソード端子が接続された可変容量ダイオードＣｖと、一端が圧電振動子Ｘの他端に接続された発振振幅調整用の抵抗回路２０と、この抵抗回路２０抵抗Ｒｓの後段に接続された発振回路１００と、メモリ３０と、制御回路４０と、を備えて構成されている。
【００３１】
また、電圧制御圧電発振器１０は、図２に例示する如く、圧電振動子Ｘおよび可変容量ダイオードＣｖを除く構成部品をＩＣチップ１５として構成し、さらにＩＣチップ１５、圧電振動子Ｘ及び可変容量ダイオードＣｖをモールド封止した構成となっている。そして、外部に露出する端子は、周波数制御端子ＶＣ、制御回路用信号入力端子或いは抵抗接続制御信号入力端子ＣＮＴ１〜ＣＮＴｎ、高電位側電源端子ＶＣＣ、出力端子ＯＵＴおよびＧＮＤ端子となっている。
【００３２】
［１・２］  各部の構成
以下、各部の構成について詳述する。
［１・２・１］  発振回路１００の構成
発振回路１００は、一端が高電位側電源ＶＣＣに接続され、他端が発振振幅調整抵抗Ｒｓの他端に接続された第１バイアス抵抗Ｒ１と、一端が発振振幅調整抵抗Ｒｓと第１バイアス抵抗Ｒ１との接続点に接続され、他端が低電位側電源ＧＮＤに接続された第２バイアス抵抗Ｒ２と、ベース端子が発振振幅調整抵抗Ｒｓと第１バイアス抵抗Ｒ１との接続点に接続され、コレクタ端子が高電位側電源ＶＣＣに接続されたＮＰＮトランジスタＱ１と、一端がＮＰＮトランジスタＱ１のエミッタ端子に接続され、他端が低電位側電源ＧＮＤに接続されたエミッタ抵抗Ｒｅと、ベース端子がＮＰＮトランジスタＱ１のエミッタ端子とエミッタ抵抗Ｒｅとの接続点に接続され、コレクタ端子が高電位側電源ＶＣＣに接続されたＮＰＮトランジスタＱ２と、一端がＮＰＮトランジスタＱ２のエミッタ端子に接続され、他端が低電位側電源ＧＮＤに接続されたエミッタ抵抗Ｒ０と、一端がＮＰＮトランジスタＱ１のベース端子と発振振幅調整抵抗Ｒｓの接続点に接続され、他端がＮＰＮトランジスタＱ１のエミッタ端子とエミッタ抵抗Ｒｅの接続点に接続された第１発振用コンデンサＣ１と、一端がＮＰＮトランジスタＱ１のエミッタ端子とエミッタ抵抗Ｒｅの接続点に接続され、他端が低電位側電源ＧＮＤに接続された第２発振用コンデンサＣ２と、を備えて構成されている。
【００３３】
［１・２・２］  抵抗回路２０の構成
抵抗回路２０は、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎと、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎにそれぞれ接続され、制御回路４０から出力される抵抗接続制御信号ＳＣ１〜ＳＣｎに基づいて発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの接続／非接続を行うスイッチＳＷ１〜ＳＷｎと、を備えている。発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値は、互いに異なるようにしてもよいし、全て同一であってもよい。
【００３４】
ここで、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値を互いに異なるようにした場合には、例えば、発振振幅調整用抵抗Ｒｓ１＝１０Ω、Ｒｓ２＝２０Ω、Ｒｓ３＝３０Ω・・・といった具合に設定した場合には、スイッチを適宜オン状態にすることにより、１０Ω、２０Ω、３０Ω・・・とすることができる。
【００３５】
また、複数のスイッチをオン状態にすることにより、例えば、抵抗値１０Ωと２０Ωに対応したスイッチをオン状態にした場合には６．７Ω、抵抗値１０Ωと３０Ωに対応したスイッチをオン状態にした場合には７．５Ω、抵抗値１０Ω、２０Ωおよび３０Ωに対応したスイッチをオン状態にした場合には５．４Ω・・・といった具合に、細かい抵抗値に設定することが可能となる。
一方、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値を全て同一の例えば１００Ωとした場合には、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎに対応したスイッチＳＷ１〜ＳＷｎのうち、オン状態にするスイッチの数を増やすことによって、抵抗回路２０の抵抗値を、１００Ω、５０Ω、３３Ω、２５Ω、２０Ω・・・とすることができる。
【００３６】
この抵抗回路２０は、圧電振動子Ｘと発振回路１００との間に接続されることにより、圧電振動子Ｘ、可変容量ダイオードＣｖおよび発振回路１００を合わせて発振ループを構成する。そして、抵抗回路２０の抵抗値を調整することにより、発振振幅を制御するものである。
【００３７】
スイッチＳＷ１〜ＳＷｎは、電圧制御圧電発振器をＩＣ化する場合、使用する半導体製造プロセスにより、例えば、以下のような構成が考えられる。
半導体製造プロセスとして、バイポーラプロセスを用いる場合には、スイッチＳＷ１〜ＳＷｎは、図３（ａ）に示すように、バイポーラトランジスタ構成とする。
半導体製造プロセスとして、ＣＭＯＳプロセスを用いる場合には、スイッチＳＷ１〜ＳＷｎは、図３（ｂ）に示すように、ＭＯＳトランジスタ構成とする。
高周波対応のＩＣの半導体製造プロセスとして盛んに使用されているバイポ―ラ＆ＣＭＯＳ混在プロセス（Ｂｉ−ＣＭＯＳプロセス）を用いる場合には、スイッチＳＷ１〜ＳＷｎは、図３（ａ）に示したバイポーラトランジスタ構成及び図３（ｂ）示したＭＯＳトランジスタ構成のいずれをも採用することが可能である。
【００３８】
ただし、低消費電流化の観点からはトランジスタをオンするために定常的に電流を流す必要のないＭＯＳトランジスタ構成とする方が有利である。その理由は、ＭＯＳトランジスタは電圧制御素子であるので、ＭＯＳトランジスタがオンするのに十分なレベルの電圧をゲート端子に印加すれば良く、ゲート端子からソース端子側に定常的に流れる電流はないからである。これに対し、バイポーラトランジスタ構成とすると、選択状態におけるトランジスタのオン抵抗を下げるために、ベース端子−エミッタ端子間に十分な電流を流してやる必要があるからである。
【００３９】
［１・２・３］  メモリ３０
メモリ３０は、電気消去タイプのメモリであるＥＥＰＲＯＭ、紫外線消去タイプのメモリであるＥＰＲＯＭ、ヒューズタイプであるヒューズタイプＲＯＭなどに代表される不揮発性の半導体メモリ等により構成することが可能である。さらにメモリ３０内には、抵抗回路３０の抵抗値を設定すべくスイッチＳＷ１〜ＳＷｎのオン／オフ状態にする抵抗接続制御データＤＲが格納されている。
【００４０】
この抵抗接続制御データＤＲは、制御回路４０を介して工場出荷時にメモリ３０に書き込まれ、電圧制御圧電発振器１０の電源投入時に、制御回路４０においてスイッチＳＷ１〜ＳＷｎをオン状態またはオフ状態に設定する抵抗接続制御信号ＳＣ１〜ＳＣｎを生成するものである。
【００４１】
［１・２・４］  制御回路４０
制御回路４０は、工場出荷の際に行う設定抵抗の調整動作時には、外部から制御回路用信号入力端子或いは抵抗接続制御信号入力端子ＣＮＴ１〜ＣＮＴｎを介して入力される調整用抵抗制御信号Ｒｃｏｎに基づいて抵抗回路２０のスイッチＳＷ１〜ＳＷｎのオン／オフ制御を行い、調整終了後に抵抗確定信号Ｄｃｏｎに基づいた抵抗接続制御データＤＲをメモリ３０に格納すると共に、通常動作時には、メモリ３０に格納された抵抗接続制御データＤＲに基づいて抵抗接続制御信号ＳＣ１〜ＳＣｎを生成し、この制御信号ＳＣ１〜ＳＣｎによってスイッチＳＷ１〜ＳＷｎのオン／オフ制御を行うものである。
【００４２】
［１・３］  抵抗回路２０の動作
図４および図５に基づいて、抵抗回路２０の動作について説明する。
図４は、周波数制御端子ＶＣに印加される調整用電圧制御信号Ｖｃｏｎｊを高電位から低電位に変化させた場合の周波数可変特性を、設定抵抗Ｒｓｉ（ｉ：１〜ｎ）毎に示したものである。図５は、発振ループにおける発振信号の振幅を示している。
発振ループの途中に接続された抵抗回路２０は、選択される発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値に基づき発振ループのインピーダンスを可変にし、以て発振振幅を調整するものであり、以下、抵抗回路２０の実質的な抵抗値をＲｓとする。
従来技術で述べた如く、制御電圧Ｖｃが小さくなると、可変容量ダイオードＣｖの持つ順方向電圧（約−０．７Ｖ）よりも振幅が大きい場合には、その分がクリッピングされてしまい、印加される制御電圧Ｖｃと実際の可変容量ダイオードＣｖの電位とに差が発生してしまう。
そこで、本実施形態では、抵抗回路２０の抵抗値Ｒｓを徐々に大きくすることにより、図５の矢印で示すように、発振ループに発生する発振振幅が徐々に小さくなる。このときの周波数可変特性の変化を図４に示している。
そして、抵抗回路２０の抵抗値を、発振振幅が可変容量ダイオードＣｖの順方向電圧よりも低い値（例えば０．５Ｖ）となるように設定することにより、周波数可変特性が直線的に変化することになる。この結果、制御電圧Ｖｃによる変化する周波数の範囲を広げることができる。
【００４３】
［１・４］  発振振幅調整用抵抗の設定動作
次に、例えば工場出荷時に行われる調整動作について、図６ないし図９に基づいて説明する。
［１・４・１］  調整装置の構成
まず、図６に図示される調整装置５０について説明する。
調整装置５０は、図７に示すようにマイクロコンピュータによって構成され、ＣＰＵ５１と、ＲＡＭ５２と、ＲＯＭ５３と、調整設定スイッチ５４と、調整用抵抗確定スイッチ５５と、モニタ５６に接続される画像制御部５７と、コネクタ５８に接続される入出力制御部５９とを具備して構成されている。
ＲＯＭ５３は、図９に示すような抵抗設定処理プログラム、およびこのプログラムを実行するために用いられる各種パラメータが格納された読み出し専用のプログラムメモリである。ＣＰＵ５１はＲＯＭ５３から読み出した抵抗設定処理プログラムを実行することにより、入出力制御部５９から出力される信号（調整用抵抗制御信号Ｒｃｏｎ、調整用電圧制御信号Ｖｃｏｎ等）を制御するものである。ＲＡＭ５２は、ＣＰＵ５１がプログラムを実行する際のワークエリア等として用いられる。
ＲＯＭ５３に格納される各種パラメータは、調整用抵抗制御信号Ｒｃｏｎ、調整用電圧制御信号Ｖｃｏｎであり、各信号の対応は図８のようになっている。
調整用抵抗制御信号Ｒｃｏｎは、例えば、図８（ａ）のように対応し、調整用抵抗制御信号Ｒｃｏｎ１が抵抗回路２０のＳＷ１をオン状態にして発振振幅調整用抵抗Ｒｓ１を発振ループに接続し、調整用抵抗制御信号Ｒｃｏｎ２が抵抗回路２０のＳＷ２をオン状態にして発振振幅調整用抵抗Ｒｓ２を発振ループに接続し、・・・調整用抵抗制御信号Ｒｃｏｎｎが抵抗回路２０のＳＷｎをオン状態にして発振振幅調整用抵抗Ｒｓｎを発振ループに接続するものである。
調整用電圧制御信号Ｖｃｏｎは、例えば、図８（ｂ）のように対応し、調整用電圧制御信号Ｖｃｏｎ１が制御電圧Ｖｃを３［Ｖ］とし、調整用電圧制御信号Ｖｃｏｎ２が制御電圧Ｖｃを２．９［Ｖ］とし、・・・調整用電圧制御信号Ｖｃｏｎｍが制御電圧Ｖｃを０［Ｖ］として周波数制御端子ＶＣに出力するものである。
【００４４】
調整設定スイッチ５４および調整用抵抗確定スイッチ５５は、この調整装置５０による調整動作を開始させるためのスイッチであり、調整装置５０の筐体（図示せず）に設けられている。
作業者が調整設定スイッチ５４をオン状態にすることにより、イネーブル信号が電圧制御圧電発振器１０の制御回路４０に供給され、制御回路４０を介してスイッチＳＷ１〜ＳＷｎへの調整用抵抗制御信号Ｒｃｏｎの供給を可能にすると共に、メモリ３０に対して調整用抵抗制御信号Ｒｃｏｎに対応した抵抗接続制御データＤＲの書き込みを可能にするものである。
調整用抵抗確定スイッチ５５は、作業者がモニタ５６上に映し出された各発振振幅調整用抵抗に基づいた周波数可変特性から所望の発振振幅調整用抵抗を決めて操作するスイッチであり、このスイッチ５５が操作されることによって抵抗確定信号Ｄｃｏｎが出力される。そして、ＣＰＵ５１がこの抵抗確定信号Ｄｃｏｎを制御回路４０に送信し、制御回路４０は、確定された発振振幅調整用抵抗に対応した抵抗接続制御データＤＲを、制御回路４０を介してメモリ３０に書き込む。
【００４５】
［１・４・２］  調整時の動作
次に、調整装置５０を用いた調整動作について、図９のフローチャートを参照しつつ説明する。ここで、抵抗回路２０を構成する発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値は、例えば１０Ω、２０Ω・・・１００Ωと設定されているものとする。
【００４６】
まず、作業者は、調整装置５０のコネクタ５８に電圧制御圧電発振器１０を装着し、調整設定スイッチ５４をオン状態にする。この際、ＣＰＵ５１は、ＲＯＭ５３に格納された抵抗設定処理プログラムおよび各種パラメータ（調整用抵抗制御信号Ｒｃｏｎ、調整用電圧制御信号Ｖｃｏｎ）がＲＡＭ５２に読込まれる。
【００４７】
ＣＰＵ５１は、抵抗設定処理プログラムに従って抵抗設定処理を開始する。
ＣＰＵ５１は、ＲＡＭ５２のメモリ領域に記憶された係数ｉ，ｊを「ｉ＝１」、「ｊ＝１」として初期化する（ステップＳ１）。
次に、ＣＰＵ５１は、ＲＡＭ５２に記憶されたパラメータから調整用抵抗制御信号Ｒｃｏｎ１を読出し、この制御信号Ｒｃｏｎ１を入出力制御部５９、コネクタ５８を介して制御回路用信号入力端子或いは抵抗接続制御信号入力端子ＣＮＴ１に印加する（ステップＳ２）。
電圧制御圧電発振器１０の制御回路４０は、この調整用抵抗制御信号Ｒｃｏｎ１を受けて抵抗回路２０のスイッチＳＷ１をオン状態にして発振振幅調整用抵抗Ｒｓ１を発振ループに接続する。
【００４８】
次に、ＣＰＵ５１は、ＲＡＭ５２に記憶されたパラメータから調整用電圧制御信号Ｖｃｏｎ１（例えば、３［Ｖ］）を読出し、この制御信号Ｖｃｏｎ１に対応した電圧を入出力制御部５９、コネクタ５８を介して周波数制御端子ＶＣに印加する（ステップＳ３）
電圧制御圧電発振器１０では、発振振幅調整用抵抗Ｒｓ１が発振ループ内の発振振幅を調整した上で、印加された調整用電圧制御信号Ｖｃｏｎ１によって可変容量ダイオードＣｖの容量が変化し、圧電振動子Ｘとの共振による発振周波数ｆを有する発振信号Ｓを出力する。
そこで、ＣＰＵ５１は、出力端子ＯＵＴからの発振周波数ｆ１を読込み（ステップＳ４）、基準周波数ｆ０に対する周波数偏差Δｆ１（周波数偏差Δｆ１＝（ｆ１−ｆ０）／ｆ０）算出する（ステップＳ５）。さらに、ＣＰＵ５１は、この周波数偏差Δｆ１をＲＡＭ５２に記憶する（ステップＳ６）。
【００４９】
ＣＰＵ５１は、係数ｊがｍに達したか否かを判定する（ステップＳ７）。係数ｊがｍに達していない場合（ステップＳ７；ＮＯ）、即ち、抵抗回路２０が設定抵抗Ｒｓ１に設定された状態で、制御電圧Ｖｃを３［Ｖ］から０まで０．１［Ｖ］に漸次減少させたときの周波数偏差Δｆｊの測定が完了していない場合であるから、ステップＳ８に移行する。
ＣＰＵ５１は、係数ｊをｊ＝ｊ＋１として「１」ずつ歩進する（ステップＳ８）。そして、ＣＰＵ５１はステップＳ７で“ＹＥＳ”と判定されるまで、ステップＳ３からステップＳ８までの処理を繰り返し、この度にｊに対応付けて周波数偏差ΔｆｊをＲＡＭ５２に記憶する。
【００５０】
一方、ＣＰＵ５１は、係数ｊがｍに達した場合（ステップＳ７；ＹＥＳ）には、再び係数ｉがｎに達したか否かの判定を行う（ステップＳ９）。係数ｉがｎに達していない場合（ステップＳ９；ＮＯ）には、抵抗回路２０の設定抵抗Ｒｓ１〜Ｒｓｎ毎に、制御信号Ｖｃｏｎｊを３［Ｖ］から０まで０．１［Ｖ］に漸次減少させたときの周波数偏差Δｆｊの測定が終了していないから、ステップＳ１０に移行する。
ＣＰＵ５１は、係数ｉをｉ＝ｉ＋１として「１」ずつ歩進する（ステップＳ１０）。そして、ＣＰＵ５１はステップＳ９で“ＹＥＳ”と判定されるまで、ステップＳ２からステップＳ９までの処理を繰り返し、ステップＳ６を通過する度に、発振振幅調整用抵抗Ｒｓｉに対応した周波数偏差ΔｆｊをＲＡＭ５２に順次記憶する。
【００５１】
また、ＣＰＵ５１は、係数ｉがｎに達した場合（ステップＳ９；ＹＥＳ）には、発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎに基づいて調整用電圧制御信号Ｖｃｏｎｊに対応した周波数偏差Δｆｊの測定が完了したことになる。
【００５２】
ＣＰＵ５１は、ＲＡＭ５２に記憶された周波数偏差Δｆｊを読出し、画像制御部５７を介して各発振振幅調整用抵抗毎に周波数可変特性を、図４に示すようにモニタ５６上に表示する（ステップＳ１１）。
作業者は、この発振振幅調整用抵抗毎の周波数可変特性を見て、所望の抵抗値を選択すべく、調整用抵抗確定スイッチ５５を操作する。これにより、ＣＰＵ５１は、調整用抵抗確定スイッチ５５からの抵抗確定信号Ｄｃｏｎを読込む（ステップＳ１２）。
ＣＰＵ５１は、発振振幅調整用抵抗Ｒｓｉを発振ループに接続するため、この発振振幅調整用抵抗Ｒｉに対応したスイッチＳＷｉをオン状態にする抵抗確定信号Ｄｃｏｎを入出力制御部５９およびコネクタ５８を介して制御回路４０に送信する（ステップＳ１３）。
そして、制御回路４０は、抵抗確定信号Ｄｃｏｎを受けて、確定された発振振幅調整用抵抗Ｒｉを発振ループに接続させるための抵抗接続制御データＤＲをメモリ３０に記憶する。
【００５３】
このように、調整装置５０を用いることにより、抵抗回路２０の発振振幅調整用抵抗Ｒｓｉが容易に確定されることになる。
【００５４】
［１・５］  具体例
次に、図１０ないし図１３に実際の実験の結果を示す。
図１０ないし図１３の（ａ）は、基準周波数ｆ０および抵抗回路２０の抵抗値Ｒｓの条件に応じた周波数可変特性、図１０ないし図１３の（ｂ）は、制御電圧Ｖｃに応じたカソード側の電位（発振振幅）を示している。
この場合、抵抗回路２０の発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値は、１０Ω、２０Ω・・・１００Ωとなっているものとする。
【００５５】
基準周波数ｆ０が４０ＭＨｚの場合を、図１０および図１１に示している。
図１０に示すように、抵抗回路２０の抵抗値Ｒｓが０Ωの場合には、カソード側の電位が制御電圧Ｖｃが約１．７Ｖのところで直線性が崩れ、これに伴って、周波数可変特性も制御電圧Ｖｃが約１．７Ｖのところで直線性が崩れてしまっている。このため、制御電圧Ｖｃによる周波数の変化は、＋１０〜６０［ｐｐｍ］の幅でしか変化させることができない。
そこで、抵抗回路２０の抵抗値Ｒｓを１００Ωに設定すると、図１１に示すように、カソード側の電位が直線的に変化し、これに伴って、周波数可変特性も直線的に変化する。これにより、制御電圧Ｖｃによる周波数の変化を±７０［ｐｐｍ］の幅で変化させることが可能となる。
【００５６】
基準周波数ｆ０が８０ＭＨｚの場合を、図１２および図１３に示している。
図１２に示すように、抵抗回路２０の抵抗値Ｒｓが０Ωの場合には、カソード側の電位が制御電圧Ｖｃが約０．５Ｖのところで直線性が崩れ、これに伴って、周波数可変特性も制御電圧Ｖｃが約０．５Ｖのところで直線性が崩れてしまっている。このため、制御電圧Ｖｃによる周波数の変化は、−４０〜６５［ｐｐｍ］の幅でしか変化させることができない。
そこで、抵抗回路２０の抵抗値Ｒｓを３０Ωに設定すると、図１３に示すように、カソード側の電位が直線的に変化し、これに伴って、周波数可変特性も直線的に変化する。これにより、制御電圧Ｖｃによる周波数の変化を±７０［ｐｐｍ］の幅で変化させることが可能となる。
【００５７】
しかも、抵抗回路２０は、抵抗回路２０を構成する発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎの抵抗値を１０Ω〜１００Ωに設定し、この抵抗回路２０をＩＣチップ１５に作り込んでおく。これにより、異なった発振周波数ｆを有する圧電振動子Ｘに対し、１個のＩＣチップ１５で対応することが可能となる。
【００５８】
［１・６］  第１実施形態の効果
第１実施形態によれば、発振ループにはこの発振ループのインピーダンスを可変にする抵抗回路２０を接続し、この抵抗回路２０の発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎを適宜選択して発振振幅を可変容量ダイオードＣｖの順方向電圧よりも小さくして、発振振幅が順方向電圧でクリッピングされるのを防止する。これにより、制御電圧Ｖｃを低電位にした場合であっても、可変容量ダイオードＣｖの容量変化を制御電圧Ｖｃに対応させることができ、制御電圧Ｖｃによる周波数可変特性の可変幅を広げることができる。
【００５９】
また、電圧制御圧電発振器１０は、メモリ３０および制御回路４０を備えているから、組み立て後に抵抗回路２０の発振振幅調整用抵抗を確定することができ、周波数可変範囲の調整をユーザの要求に応じて可変することも可能となる。
【００６０】
さらに、ＩＣチップ１５に複数の発振振幅調整用抵抗Ｒｓ１〜Ｒｓｎを備えた抵抗回路２０を作り込んでいるため、１個のＩＣチップ１５によって種々の発振周波数ｆに対応させることが可能となり、大幅なコスト低減を図ることができる。
【００６１】
［２］  第２実施形態
図１４に第２実施形態の原理説明図を示す。なお、前述した第１実施形態と同一の構成要素には同一の符号を付し、その説明を省略するものとする。
第２実施形態による電圧制御圧電発振器１０Ａの特徴は、抵抗回路２０のスイッチＳＷ１〜ＳＷｎを半導体素子ではなく、ＩＣチップ１５に露出したボンディングパッドと基板上のランドとをボンディングワイヤによって接続して発振振幅調整用抵抗を選択する構造（所謂、ボンディングオプション）とした点にある。
【００６２】
この電圧制御圧電発振器１０Ａでは、圧電振動子Ｘ及び可変容量ダイオードＣｖを除く構成部品をＩＣチップとして構成され、このＩＣチップには発振振幅調整用抵抗を確定するためのボンディングオプション用のパッドが形成されている。
そして、この電圧制御圧電発振器１０Ａでは、ＩＣチップ、圧電振動子Ｘ及び可変容量ダイオードＣｖをモールド封止して組み立てる前に、ボンディングワイヤによってパッドとランドとを接続して発振振幅調整用抵抗を確定する。
このように、電圧制御圧電発振器１０Ａにおいても、発振振幅調整用抵抗を適宜に確定することにより、制御電圧Ｖｃによる周波数可変特性の直線領域を伸ばし、結果制御電圧Ｖｃによる周波数の可変幅を広げることが可能となる。
しかも、電圧制御圧電発振器１０Ａ内には、メモリ３０および制御回路４０を実装していないため、ＩＣチップの面積の縮小、部品削減を図ることができる。
【００６３】
［３］  第３実施形態
図１５に第３実施形態の原理説明図を示す。なお、前述した第１実施形態と同一の構成要素には同一の符号を付し、その説明を省略するものとする。
第３実施形態による電圧制御圧電発振器１０Ｂの特徴は、スイッチＳＷ１〜ＳＷｎを駆動させるための制御電圧が印加される制御電圧入力端子ＣＮＴ１´〜ＣＮＴｎ´をＩＣの外側に露出させた点にある。
【００６４】
この電圧制御圧電発振器１０Ｂでは、制御電圧入力端子ＣＮＴ１´〜ＣＮＴｎ´を介して外部から印加される制御電圧により、発振振幅調整用抵抗を確定する。
この電圧制御圧電発振器１０Ｂにおいても、外部からの選択信号によって発振振幅調整用抵抗を適宜に確定することにより、制御電圧Ｖｃによる周波数可変特性の可変幅を広げることが可能となる。
しかも、電圧制御圧電発振器１０Ｂ内には、メモリ３０および制御回路４０を実装していないため、ＩＣチップの面積の縮小、部品削減を図ることができる。
【００６５】
［４］  変形例
［４・１］  変形例１
前記各実施形態では、Ｖｃ＝Ｖｃ０における基準発振周波数ｆ０と、圧電振動子、ＩＣ等のバラツキによって生じるＶｃ＝Ｖｃ０における実際の発振周波数ｆ０´との発振周波数のズレを調整できないものとして説明したが、図１６に示すように、可変容量ダイオードＣｖのアノード側に周波数調整回路２１を接続するようにしてもよい。この周波数調整回路２１は、固定容量素子として機能するベースコンデンサＣｇと、選択容量素子として機能するｎ個のコンデンサＣａ１〜Ｃａｎと、これらのコンデンサＣａ１〜Ｃａｎを並列接続するスイッチＳＷ１´〜ＳＷｎ´とを備えた構成としている。
この周波数調整回路２１の静電容量を適宜に設定することにより、Ｖｃ＝Ｖｃ０における実際の発振周波数ｆ０´を基準発振周波数ｆ０に調整可能となる。
【００６６】
［４・２］  変形例２
図１７に、この変形例による電圧制御圧電発振器の構成図を示す。この電圧制御圧電発振器が、前記各実施形態と異なる点は、発振回路としてＣＭＯＳ構成のインバータＩＮＶを有するＣＭＯＳ発振回路を構成し、このＣＭＯＳ発振回路に第１実施形態と同様の抵抗回路２０を適用した点である。このように、ＣＭＯＳ発振回路に本発明を適用した場合でも、第１実施形態と同様の効果を得ることが可能となる。
さらに、変形例１の周波数調整回路２１を接続することにより、基本周波数ｆ０を調整可能とする。
【００６７】
［４・３］  変形例３
前記第１実施形態の電圧制御圧電発振器１０では、圧電振動子Ｘ及び可変容量ダイオードＣｖを除く構成部品をＩＣチップ１５として構成し、さらにＩＣチップ５１、圧電振動子Ｘ及び可変容量ダイオードＣｖをモールド封止した構成となっていたが、本発明はこれに限らず、図１８に示すように、圧電振動子Ｘを除く構成部品（可変容量ダイオードＣｖを含む）をＩＣチップ１６として構成し、さらにＩＣチップ１６及び圧電振動子Ｘをモールド封止した構成であってもよい。
【００６８】
［４・４］  変形例４
前記第１実施形態において、調整装置５０で発振振幅調整用抵抗を確定する場合、作業者が周波数可変特性をモニタした上で、所望の発振振幅調整用抵抗を確定するようにしたが、本発明はこれに限らず、計測された周波数偏差Δｆを微分して得られた微分値が閾値を越えるか否かで判定することにより、自動的に発振振幅調整用抵抗を確定するようにしてもよく、要は周波数可変特性の直線性を改善するように発振振幅調整用抵抗を確定する方法であればよい。
【００６９】
［４・５］  変形例５
前記各実施例では、周波数可変特性の直線性を改善することにより、制御電圧Ｖｃによる周波数の可変範囲を広げるようにしている。逆に、予め発振振幅調整用抵抗Ｒｓと周波数可変特性との関係、特に非直線になってから周波数偏差Δｆが一定になる位置を把握しておけば、例えば、制御電圧ＶｃがＶｃ１以上が周波数が可変する範囲となり、Ｖｃ１以下が周波数が変動しない範囲とすることも可能となる。
【００７０】
【発明の効果】
本発明によれば、周波数可変特性の直線性を改善し、制御電圧による周波数の可変範囲を広げることができる。
【図面の簡単な説明】
【図１】第１実施形態の電圧制御圧電発振器の原理説明図である。
【図２】同実施形態の電圧制御圧電発振器の斜視図である。
【図３】スイッチを半導体素子で構成した場合の図である。
【図４】同実施形態による周波数可変特性を示す図である。
【図５】同実施形態による発振振幅を示す図である。
【図６】同実施形態による電圧制御圧電発振器に調整装置を接続した構成図である。
【図７】調整装置の構成を示すブロック図である。
【図８】調整装置に内蔵された信号の対応を示す図である。
【図９】調整装置による抵抗設定処理を示す流れ図である。
【図１０】第１実施形態の具体例（ｆ０＝４０ＭＨｚ、Ｒｓ＝０Ω）による周波数可変特性とカソード側電位を示す図である。
【図１１】第１実施形態の具体例（ｆ０＝４０ＭＨｚ、Ｒｓ＝１００Ω）による周波数可変特性とカソード側電位を示す図である。
【図１２】第１実施形態の具体例（ｆ０＝８０ＭＨｚ、Ｒｓ＝０Ω）による周波数可変特性とカソード側電位を示す図である。
【図１３】第１実施形態の具体例（ｆ０＝８０ＭＨｚ、Ｒｓ＝３０Ω）による周波数可変特性とカソード側電位を示す図である。
【図１４】第２実施形態の電圧制御圧電発振器の構成図である。
【図１５】第３実施形態の電圧制御圧電発振器の構成図である。
【図１６】第１変形例による電圧制御圧電発振器の構成図である。
【図１７】第２変形例による電圧制御圧電発振器の構成図である。
【図１８】第３変形例による電圧制御圧電発振器の斜視図である。
【図１９】従来技術による電圧制御圧電発振器の構成図である。
【図２０】従来技術による周波数可変特性および発振振幅を示す図である。
【図２１】圧電振動子の等価回路を示す図である。
【符号の説明】
１０、１０Ａ、１０Ｂ…電圧制御圧電発振器
２０、２０Ａ…抵抗回路
３０…メモリ
４０…制御回路
５０…調整装置
１００…発振回路
Ｃｖ…可変容量ダイオード
ＶＣ…制御電圧入力端子
Ｘ…圧電振動子
【図１】
0003593963.tif 000002
【図２】
0003593963.tif 000003
【図３】
0003593963.tif 000004
【図４】
0003593963.tif 000005
【図５】
0003593963.tif 000006
【図６】
0003593963.tif 000007
【図７】
0003593963.tif 000008
【図８】
0003593963.tif 000009
【図９】
0003593963.tif 000010
【図１０】
0003593963.tif 000011
【図１１】
0003593963.tif 000012
【図１２】
0003593963.tif 000013
【図１３】
0003593963.tif 000014
【図１４】
0003593963.tif 000015
【図１５】
0003593963.tif 000016
【図１６】
0003593963.tif 000017
【図１７】
0003593963.tif 000018
【図１８】
0003593963.tif 000019
【図１９】
0003593963.tif 000020
【図２０】
0003593963.tif 000021
【図２１】
0003593963.tif 000022