(57)【特許請求の範囲】
【請求項１】
シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された単結晶シリコンの集積回路共振子装置を構築する方法であって、
ａ）前記基板上に表面シリコン層およびＳｉＯ２の中間層を形成する段階と、
ｂ）前記表面シリコン層において第１のマスク領域を開け、前記第１のマスク開口に対応する寸法を有する第１の導電構造を前記中間層の下の前記基板中に作成する段階と、
ｃ）前記第１の導電構造に対応する領域を横切って形成される共振子装置の寸法を有する第２のマスク領域を前記表面シリコン層において開け、前記共振子装置に対応する第２の導電構造を前記表面シリコン層中に作成する段階と、
ｄ）前記共振子装置を形成する前記第２の導電構造の第１のエッジおよび反対側のエッジにそれぞれ接する前記表面シリコン層中の第１および第２のサブエリア、ならびに前記その他の２つの穴から間隔を置いて配置された第３のサブエリアの穴を含む第３のマスク領域を開ける段階であって、前記第１、第２および第３のサブエリアが前記第１のマスク開口によって空間的に制限された寸法を有する段階と、
ｅ）それぞれの前記第１および第２のサブエリアにおいて前記表面シリコン層を下方にエッチングして前記中間層を露出させる穴を形成し、前記第３のサブエリアにおいて前記表面シリコン層および中間層をエッチングして前記第１の導電構造を露出させる穴を形成する段階と、
ｆ）前記第１の導電構造への信号入力を可能にするために前記第３のサブエリアにおいて形成された前記穴に導電性金属を付着させる段階と、
ｇ）前記第１および第２のサブエリアに形成されたそれぞれの前記穴における前記中間層を下方にエッチングして、前記第２の導電構造の両側および下方の前記中間層を除去し、前記第１の導電構造を露出させる段階
を含み、
前記共振子装置を形成する前記第２の導電構造が全体的に前記表面シリコン層の表面と同じ高さにあるか、またはこれよりも下にあり、前記第１の導電構造における入力信号を前記共振子に容量結合することによって動作する
方法。
【請求項２】
前記段階ｂ）において、前記基板中に第１の導電構造を作成するステップがイオン注入技法を実施するステップを含む、請求項１に記載の方法。
【請求項３】
前記段階ｃ）において、前記第２のマスク領域を開けるステップが、前記第１の開口の両側の前記表面シリコン層中の第１および第２の端部接触領域、ならびに前記端部領域の間に形成されこれらを接続する共振子領域を含む共振子構造を開けるステップを含む、請求項１に記載の方法。
【請求項４】
前記段階ｃ）において、前記共振子装置に対応する第２の導電構造を前記表面シリコン層中に作成するステップがイオン注入技法を実施するステップを含む、請求項１に記載の方法。
【請求項５】
前記段階ｂ）〜ｄ）において、第１のマスク、第２のマスクおよび第３のマスクに開口を開けるステップがフォトリソグラフィ技法を実施するステップを含む、請求項１に記載の方法。
【請求項６】
前記共振子装置の帯域通過周波数特性を変更するために前記第２の導電構造の密度を変化させる段階をさらに含む、請求項１に記載の方法。
【請求項７】
前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を下げ、前記共振子装置の帯域通過周波数特性を高くするために炭素原子をイオン注入する段階を含む、請求項６に記載の方法。
【請求項８】
前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を高め、前記共振子装置の帯域通過周波数特性を低くするためにゲルマニウム原子をイオン注入する段階を含む、請求項６に記載の方法。
【請求項９】
前記第２の導電構造の内部結合構造を変化させて前記共振子装置の帯域通過周波数特性を変更するためにイオン注入技法を実施する段階をさらに含む、請求項１に記載の方法。
【請求項１０】
前記共振子装置の厚さを薄くし、前記共振子装置の帯域通過周波数特性を低くするために熱酸化およびエッチング技法を実施する段階をさらに含む、請求項１に記載の方法。
【請求項１１】
前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするためにエピタキシャル・シリコン成長技法を実施する段階をさらに含む、請求項１に記載の方法。
【請求項１２】
前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするために表面層を付着させる段階をさらに含む、請求項１に記載の方法。
【請求項１３】
前記集積回路共振子装置に後段の平坦化および金属被覆段階を実行する段階をさらに含む、請求項１に記載の方法。
【請求項１４】
前記集積回路共振子装置の帯域通過周波数特性を広げるため、前記共振子装置を多結晶シリコンまたはアモルファス・シリコンのいずれかに変換することを可能にするためにシリコン原子のイオン注入段階をさらに含む、請求項１に記載の方法。
【請求項１５】
ａ）その上に形成された上部表面シリコン層およびＳｉＯ２の中間層を含む基板と、
ｂ）入力電気信号を受け取るために前記表面シリコン層において形成された導電コンタクトと、
ｃ）前記表面シリコン層中に形成され、前記入力コンタクトを接続した底面導電層を有する開いたウェル構造と、
ｄ）前記表面シリコン層において形成され、前記ウェル構造を横切って位置する共振子構造
を含み、
前記共振子装置を所望の振動数で垂直方向に振動させることを可能にするため、入力信号が前記底面導電層から前記共振子構造に容量結合される
集積回路帯域フィルタ装置。
【請求項１６】
前記共振子構造が、前記開いたウェル構造の一方の側の表面に形成され、入力信号を前記所望の振動数でさらに伝搬させる第１の導電コンタクトを含む、請求項１５に記載の装置。
【請求項１７】
前記共振子構造が、前記開いたウェル構造の反対側の表面に形成され、前記共振子構造を加熱しその振動数を変化させるための電気的刺激の注入を可能にする第２の導電コンタクトを含む、請求項１５に記載の装置。
【請求項１８】
前記共振子構造が、帯域通過周波数を変更するために炭素原子、ゲルマニウム、ホウ素およびヒ素を含むグループから選択された１種の材料を含む、請求項１５に記載の装置。
【請求項１９】
ａ）その上に形成された上部表面シリコン層およびＳｉＯ２の中間層を含む基板と、
ｂ）前記表面シリコン層中に形成された開いたウェル構造と、
ｃ）入力電気信号を受け取るために前記開いたウェル構造層の一方の端の近くの前記表面シリコン層に形成された導電性コンタクトであって、前記開いたウェル構造の上に延びる前記表面シリコン層のコンタクト部分を含むコンタクトと、ｄ）前記表面シリコン層において形成され、前記コンタクト延長部分の近くで前記ウェル構造を横切って位置する共振子構造
を含み、
前記共振子装置を所望の振動数で水平方向に振動させることを可能にするため、入力信号が前記コンタクト延長部分から前記共振子構造に容量結合される
集積回路帯域フィルタ装置。
【請求項２０】
前記共振子構造が、前記開いたウェル構造の一方の側の表面に形成され、入力信号を前記所望の振動数でさらに伝搬させる第１の導電コンタクトを含む、請求項１９に記載の装置。
【請求項２１】
前記共振子構造が、前記開いたウェル構造の反対側の表面に形成され、前記共振子構造を加熱しその振動数を変化させるための電気的刺激の注入を可能にする第２の導電コンタクトを含む、請求項１９に記載の装置。
【請求項２２】
前記共振子構造が、帯域通過周波数を変更するために炭素原子、ゲルマニウム、ホウ素およびヒ素を含むグループから選択された１種の材料を含む、請求項１９に記載の装置。
【請求項２３】
シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された単結晶シリコンの集積回路共振子装置を構築する方法であって、
ａ）前記基板上に上部表面シリコン層およびＳｉＯ２の中間層を形成する段階と、
ｂ）形成する共振子装置の寸法を有する第１のマスク領域を前記表面シリコン層において開け、前記共振子装置に対応する導電構造を前記表面シリコン層中に作成する段階と、
ｃ）前記共振子装置を形成する前記導電構造の第１のエッジおよび反対側のエッジにそれぞれ接する前記表面シリコン層中の第１および第２のサブエリアを含む第２のマスク領域を開ける段階と、
ｄ）前記第１および第２のサブエリアにおける前記表面シリコン層および前記中間層を下方にエッチングして、前記導電構造の両側および下方の前記中間層を除去し、ウェル構造を形成する段階と、
ｅ）前記導電構造の下の前記ウェル構造の底面に金属層を付着させることによってコンタクトを形成する段階
を含み、
前記共振子装置が全体的に前記表面シリコン層の表面と同じ高さにあるか、またはこれよりも下にあり、前記コンタクトにおける入力信号を前記共振子に容量結合することによって動作する
方法。
【請求項２４】
前記共振子装置の帯域通過周波数特性を変更するために前記導電構造の密度を変化させる段階をさらに含む、請求項２３に記載の方法。
【請求項２５】
前記共振子装置を形成する前記導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を下げ、前記共振子装置の帯域通過周波数特性を高くするために炭素原子をイオン注入する段階を含む、請求項２４に記載の方法。
【請求項２６】
前記共振子装置を形成する前記導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を高め、前記共振子装置の帯域通過周波数特性を低くするためにゲルマニウム原子をイオン注入する段階を含む、請求項２４に記載の方法。
【請求項２７】
前記導電構造の内部結合構造を変化させて前記共振子装置の帯域通過周波数特性を変更するためにイオン注入技法を実施する段階をさらに含む、請求項２３に記載の方法。
【請求項２８】
前記共振子装置の厚さを薄くし、前記共振子装置の帯域通過周波数特性を低くするために熱酸化およびエッチング技法を実施する段階をさらに含む、請求項２３に記載の方法。
【請求項２９】
前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするためにエピタキシャル・シリコン成長技法を実施する段階をさらに含む、請求項２３に記載の方法。
【請求項３０】
前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするために表面層を付着させる段階をさらに含む、請求項２３に記載の方法。
【請求項３１】
前記集積回路共振子装置に後段の平坦化および金属被覆段階を実行する段階をさらに含む、請求項２３に記載の方法。
【請求項３２】
前記集積回路共振子装置の帯域通過周波数特性を広げるため、前記共振子装置を多結晶シリコンまたはアモルファス・シリコンのいずれかに変換することを可能にするためにシリコン原子のイオン注入段階をさらに含む、請求項２３に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路共振装置を製作するシステムおよび方法を対象とし、詳細にはマイクロ・エレクトロ−メカニカル・システム（ＭＥＭＳ）技術を使用して現行の集積回路製造技法と矛盾しない方法で単結晶シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ上に集積回路（ＩＣ）帯域フィルタを製造するプロセスを対象とする。
【０００２】
【従来の技術】
マイクロ・エレクトロ−メカニカル・システム（ＭＥＭＳ）技術は現在、さまざまなＵＨＦおよびＩＦ通信回路用の狭帯域フィルタ（高Ｑフィルタ）の製造に対して実施されている。これらのフィルタは、微小共振子（ｍｉｃｒｏ−ｒｅｓｏｎａｔｏｒ）の固有振動数を使用して正確にその周波数の信号を通過させ、その他の周波数の信号および雑音を減衰させる。図１に、コンタクト１３まで延びた導電性プレーナ入力構造１２の上に浮遊した例えば多結晶またはアモルファス材料製の半導電性共振子構造１１を備える従来のＭＥＭＳ帯域フィルタ装置１０を示す。入力１２上の交流電気信号によって共振子１１上に影像電荷が形成され、信号は引きつけられ、下方へ偏向する。交流信号の周波数が共振子の固有機械振動数に類似の場合、共振子は振動し、影像電荷は強められ、伝送されるＡＣ信号が増大する可能性がある。電気的振動と機械的振動のメッシングよって所望の周波数が選択的に分離され、後段の信号増幅および操作に伝送される。その動作特性を変化させることなくこの装置の入力端子と出力端子を逆にすることができることを理解されたい。
【０００３】
一般に共振子フィルタ装置１０は、標準的な集積回路マスキング／付着／エッチング・プロセスによって製作される。ＭＥＭＳ帯域フィルタの製造および構造に関する詳細は以下の参照文献に出ている。１）Ｃ．Ｔ．−Ｃ．Ｎｇｕｙｅｎ，  Ｌ．Ｐ．Ｂ．Ｋａｔｅｈｉ  ａｎｄ  Ｇ．Ｍ．Ｒｅｂｅｉｚ「Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｄｅｖｉｃｅｓ  ｆｏｒ  Ｗｉｒｅｌｅｓｓ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」Ｐｒｏｃ．ＩＥＥＥ，  ８６，  １７５６−１７６８、２）Ｊ．Ｍ．Ｂｕｓｔｉｌｌｏ，  Ｒ．Ｔ．Ｈｏｗｅ  ａｎｄ  Ｒ．Ｓ．Ｍｕｌｌｅｒ「Ｓｕｒｆａｃｅ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ  ｆｏｒ  Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ」，  Ｐｒｏｃ．ＩＥＥＥ，  ８６，  １５５２−１５７４（１９９８）、３）Ｃ．Ｔ．−Ｃ．Ｎｇｕｙｅｎ，「Ｈｉｇｈ−Ｑ  Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ  Ｏｓｃｉｌｌａｔｏｒｓ  ａｎｄ  Ｆｉｌｔｅｒｓ  ｆｏｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」，  ＩＥＥＥ  Ｉｎｔｌ．Ｓｙｍｐ．Ｃｉｒｃ．Ｓｙｓ．，  ２８２５−２８２８（１９９７）、４）Ｇ．Ｔ．Ａ．Ｋｏｖａｃｓ，  Ｎ．Ｉ．Ｍａｌｕｆ  ａｎｄ  Ｋ．Ｅ．Ｐｅｔｅｒｓｅｎ，「Ｂｕｌｋ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ  ｏｆ  Ｓｉｌｉｃｏｎ」，  Ｐｒｏｃ．ＩＥＥＥ  ８６，  １５３６−１５５１（１９９８）、５）Ｋ．Ｍ．Ｌａｋｉｎ，  Ｇ．Ｒ．Ｋｌｉｎｅ  ａｎｄ  Ｋ．Ｔ．ＭｃＣａｒｒｏｎ，「Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  Ｍｉｎｉａｔｕｒｅ  Ｆｉｌｔｅｒｓ  ｆｏｒ  Ｗｉｒｅｌｅｓｓ  Ａｐｐｌｉｃａｔｉｏｎｓ」，  ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈ．，  ４３，  ２９３３−２９３９（１９９５）、６）Ａ．Ｒ．Ｂｒｏｗｎ，「Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｍｉｃｒｏｐａｃｋａｇｅｄ  Ｆｉｌｔｅｒ  Ｂａｎｋｓ」，  ＩＥＥＥ  Ｍｉｃｒｏｗａｖｅ  ａｎｄ  Ｇｕｉｄｅｄ  Ｗａｖｅ  Ｌｅｔｔ．，  ８，  １５８−１６０（１９９８）。
【０００４】
参照文献７）Ｎ．Ｃｌｅｌａｎｄ  ａｎｄ  Ｍ．Ｌ．Ｒｏｕｋｅｓ，「Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｎａｎｏｍｅｔｅｒ  Ｓｃａｌｅ  Ｍｅｃｈａｎｉｃａｌ  Ｒｅｓｏｎａｔｏｒｓ  ｆｒｏｍ  Ｂｕｌｋ  Ｓｉ  Ｃｒｙｓｔａｌｓ」，  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，  ６９，  ２６５３−２６５５（１９９６）には、単結晶共振子を帯域フィルタとして使用することの利点が記載されている。参照文献８）Ｃ．Ｔ．−Ｃ．Ｎｇｕｙｅｎ，「Ｆｒｅｑｕｅｎｃｙ−Ｓｅｌｅｃｔｉｖｅ  ＭＥＭＳ  ｆｏｒ  Ｍｉｎｉａｔｕｒｉｚｅｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｄｅｖｉｃｅｓ」，  １９９８  ＩＥＥＥ  ＡｅｒｏｓｐａｃｅＣｏｎｆ．Ｐｒｏｃ．，  １，  ４５５−４６０（１９９８）および９）Ｒ．Ａ．Ｓｙｍｓ，「Ｅｌｅｃｔｒｏｔｈｅｒｍａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｔｕｎｉｎｇ  ｏｆ  Ｆｏｌｄｅｄ  ａｎｄ  Ｃｏｕｐｌｅｄ  Ｖｉｂｒａｔｉｎｇ  Ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ  Ｒｅｓｏｎａｔｏｒｓ」，  Ｊ．ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ  Ｓｙｓ．，  ７，  １６４−１７１（１９９８）はともに、マイクロメカニカル帯域フィルタの安定性に対する熱の影響を論じている。これらの参照文献でも触れられているように、ＭＥＭＳ帯域フィルタを製作する既存のプロセスが重大な欠点を有することを知っておくことは重要である。例えば、製作を簡単にするためほとんどの共振子は多結晶またはアモルファス材料から作られているため、前述の参照文献１）〜３）で述べられているように固有振動数を変え易くする（ｓｏｆｔｅｎ）機械的なエネルギーの散逸の増大が見られる。多結晶材料をエッチングしても装置フィーチャを多結晶粒子のサイズよりも小さくすることはできず、そのため表面が粗くなり、正確な機械特性が妨げられる。例えば前述の参照文献１）および２）はともに、ＭＥＭＳ共振子で多結晶材料を使用するときに直面する問題を詳細に述べている。さらに参照文献７）には、複雑なドライエッチング技法を使用して単結晶共振子を得る試みについての記述を含む単結晶シリコン製共振子の構築が記載されている。この参照文献は、このような共振子構造が、最終的な機械性能の精度を多結晶構造のそれにまで低減させる波打った（ｓｃａｌｌｏｐｅｄ）エッジを有することを報告している。すなわちそれらのエッチング・プロセスでは多結晶材料のそれと同様の表面粗さが生じた。
【０００５】
単結晶シリコンを使用するその他の試みが参照文献４）で検討されているが、これらの試みは、多結晶材料を構築に使用したときの不十分な装置性能を排除するために実施されたものである。ほとんどが、異方性エッチングを使用して単結晶シリコン表面をアンダーカットし、共振子（およびその他の構造）を構築したものである。装置性能に対する表面粗さおよび非平行表面の影響を最小化するためもあり、全ての場合で構造が非常に大きくなった。装置が非常に大型なため、それらが有用となるのは低周波応用（１００ＭＨｚ未満）に対してだけであり、３００〜６０００ＭＨｚの商用帯域の通信周波数フィルタとしての有用性は限られたものであった。
【０００６】
全てのＭＥＭＳ帯域通過構造のさらなる限界はそれらがシリコン表面よりも上に形成されることである（参照文献１〜９参照）。このことが「平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）」を妨げるため、これらの構造を、標準的な集積回路製作と両立しないものにしている。集積回路の装置群を製作した後、ウェーハは、「金属被覆（ｍｅｔａｌｌｉｚａｔｉｏｎ）」および「平坦化」と呼ばれるその最終的な処理に入る。この段階の前にはウェーハ上の全ての装置は分離されており、集積化のためにはこれらを金属線で接続しなければならない。最新の装置では配線が、それぞれがある方向の配線を含む一連の層として実施される（すなわち金属被覆）。それぞれの層を付着させた後、後続の配線層をなめらかな表面上に付着させることができるようにウェーハ表面をなめらかにする、すなわち平坦化する。平坦化は一般に、化学機械研磨（ＣＭＰ処理）または表面の上にガラス薄層を融解させることによって実施される。表面より上へ突き出たマイクロメカニカル装置がある場合、それは、前述のいずれの平坦化プロセスによっても即座に破壊されるであろう。
【０００７】
米国特許第３６３４７８７号（１９７２）、米国特許第３９８３４７７号（１９７６）および米国特許第４２３２２６５Ａ号（１９８０）に記載されいるものなどの特許を受けた追加の従来技術の装置は、類似の機械共振子型（ｒｅｓｏｎａｔｅｄ）構造を記載しているが、それらは集積回路処理と両立しない。
【０００８】
例えば米国特許第３６３４７８７号は、半導体材料の単一構造体であり、圧電電界効果変換器をその中に有する支持体から成る機械構成要素を有する電気機械共振子帯域フィルタ装置を記載している。したがってその電気的動作は圧電効果に依存する。米国特許第３９８３４７７号は、高電圧電流が流れる導体の近くに位置する強磁性素子同調発振器を記載しているが、そのためその電気的動作は強磁性効果に依存する。米国特許第４２３２２６５Ａ号は、磁界または電磁界の強度を電気信号に変換する装置であって、可動部品が強磁性プレートとして作られた装置を記載している。同様にその電気的動作は強磁性効果に依存する。米国特許第５５９４３３１号は、共振通過帯域に誘導された可変周波数電圧信号を処理するために共振子に接続された自励回路を記載しており、これは電力線センサとしての使用の一例である。同様に米国特許第５６９５４９１号は、物理現象に応答してその物理現象に対応する誘導された可変周波数電圧信号を生成し、したがって現行の集積回路製作技術による製造に適さないマイクロエレクトロメカニカル共振子を記載している。
【０００９】
したがって現行の集積回路製作技法と矛盾せず、前述の限界を完全に除去する、または大幅に低減する方法でＩＣ  ＭＥＭＳ帯域フィルタ装置を構築することが非常に望ましいと言える。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、現行のＩＣ製造技法に基づく製造に適し、前述の参照文献に概示されている基本的な弱点を克服する構造の改良型ＩＣ  ＭＥＭＳ共振子帯域フィルタ装置を提供することにある。
【００１１】
【課題を解決するための手段】
具体的には、本発明の一態様によれば、単結晶シリコンから構築された共振子型ＭＥＭＳ帯域フィルタ装置が提供され、多結晶材料またはアモルファス材料の使用に関連した機械的な問題が排除される。最終的なＭＥＭＳ装置はシリコン表面よりも下にあり、突出した構造がなく、集積回路のさらなる処理が可能である。ＭＥＭＳ装置はだいたいＳＲＡＭセルの大きさであり、既存の集積回路チップに容易に組み込むことができる。装置の固有振動数を後処理で変更したり、または集積回路と両立する電圧および電流を使用して電子的に制御することが可能である。
【００１２】
本発明の他の態様によれば、現行の集積回路処理と両立する方法で共振子型ＭＥＭＳ帯域フィルタ装置を構築するこのようなＭＥＭＳ装置の新規な製作技法が提供される。
【００１３】
本発明の装置および方法のさらなる特徴、態様および利点は、以下の説明、添付の請求項および添付図面をよく検討することによっていっそう理解されよう。
【００１４】
【発明の実施の形態】
図２および図３に、本発明の第１の実施形態に基づいて製造された新規な共振子型ＭＥＭＳ帯域フィルタ装置１００の等角図および側面図をそれぞれ示す。図２および図３に示すようにこの装置は、受信した電気信号を接続１０６を介して底部プレーナ・コンタクト１０２に送る入力コンタクト１０３を有するように製作される。シリコン表面にウェル１０８が作られ、共振子１０１がこのウェルをまたぎ、自由に振動する。共振子１０１は出力パッド１０５に電気的に接続され、出力パッド１０５はフィルタリングされた最終的な信号を伝搬する。入力コンタクト１０３は共振子１０１に容量結合され、そのため入力信号によって共振子は、図３の矢印Ａで示すように垂直方向に振動する。共振子は、その寸法および材料に基づく固有振動数を有し、この振動数（またはその倍振動）の信号はこの共振子を介して出力端子１０５に優先的に伝搬される。装置の固有振動数は、共振子を加熱しその弾性定数を変化させることによって調整することができる。これは、電流を共振子を介してパッド１０５に送り、その結果として共振子を加熱するように機能するパッド１０４を製作することによって達成することができる。
【００１５】
参照文献Ｈ．Ｊ．ＭｃＳｋｉｍｉ，  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，  ２４，  ９８８（１９５３）およびＹｕ．Ａ．Ｂｕｒｅｎｋｏｖ  ａｎｄ  Ｓ．Ｐ．Ｎｉｋａｎｏｒｏｖ，  Ｓｏｖ．Ｐｈｙｓ．Ｓｏｌ．Ｓｔａｔｅ，  １６，  ９６３（１９７４）に記載されているとおり、単結晶シリコンの弾性定数は温度とともに変化する。さらに、参照文献Ｈ．Ｇｕｃｋｅｌ，  Ｔｅｃｈ．Ｄｉｇｅｓｔ，  ＩＥＥＥ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｓｅｎｓｏｒ  ａｎｄ  Ａｃｔｕａｔｏｒ  Ｗｏｒｋｓｈｏｐ，  Ｊｕｎｅ，  １９８８，  ９６−９９に記載のとおり、多結晶シリコンの弾性定数も温度とともに変化する。これらの参照文献によれば、シリコンを１００℃加熱すると弾性定数は約０．９％変化し、これによって共振子の固有振動数を約０．４％変化させることができる。このため固有振動数１ＧＨｚでは、共振子の温度を制御することによって４ＭＨｚの調整帯域が得られる。このような振動数変化の測定は、従来の技法に基づいて実施することができる（前述の参照文献８および９参照）。本発明によればこの熱特性を使用して、装置を調整しその性能および柔軟性を向上させる。
【００１６】
図４および図５に、本発明の第２の実施形態に基づいて製造された新規な共振子型ＭＥＭＳ帯域フィルタ装置１１０の等角図および側面図をそれぞれ示す。先の図２では、共振子型ＭＥＭＳ帯域フィルタ装置１００が、入力コンタクトが導電性バイアを有する下部接触面に接続された構造を有していた。図４では金属コンタクト１１７が、共振子１１１を保持するウェル１０８の表面から底面に向かって降ろされている。出力信号パッド１０５および調整パッド１０４は、図２に示したものと同種である。図３の場合と同様に共振子はやはり、図５の矢印Ｂで示すように垂直方向に振動する。
【００１７】
図６および図７に、本発明の第３の実施形態に基づいて製造された新規な共振子型ＭＥＭＳ帯域フィルタ装置１１０の等角図および側面図をそれぞれ示す。図６に示す実施形態では、入力コンタクト１２９および入力コンタクトの延長部分１３０が共振子１２１と同じ平面に形成され、したがって図２、図３および図４、図５に示した設計では必要な共振子の下方の接触面を製作する必要がなくなる。ここで共振子１２１は、図７の矢印Ｃで示すように垂直にではなく水平に振動する。この設計は、３つの変形形態の中で製作が最も簡単であるが、振動方向の共振子のエッジの表面が粗いために機械性能が低下する。図２および図４の設計では、共振子が基板の表面に対して垂直に振動し、上面および下面が、ＳＯＩプロセスで生み出しうる最高のなめらかさを有する（通常は＜２０ｎｍ）。しかし図６の共振子設計ではこれらの表面を、エッジ画定の粗さが現在のところ約１００ｎｍに制限されたフォトリソグラフィによって画定する必要がある。
【００１８】
本発明によれば、それぞれの前記ＭＥＭＳ共振子帯域フィルタ装置を製作するのに使用するプロセスでは、出発材料としてシリコン・オン・インシュレータ（ＳＯＩ）基板を利用する。この材料は、ＳｉＯ２および単結晶シリコンの薄層をその表面に有するシリコン・ウェーハから成る（単結晶シリコンが最外層である）。このようなウェーハは市販されており、さまざまな技法を使用して製作される。本明細書に記載のプロセスは、一部だけをＳＯＩ材料で覆ったシリコン・ウェーハにも適用可能であることを理解されたい。これらのウェーハは、マスクを使用することによって表面の小領域だけを変換して分離されたＳＯＩ材料領域を形成する、広く知られたＳＩＭＯＸプロセス（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）を使用して構築される。
【００１９】
ＳＯＩウェーハは一般に、一番上の単結晶シリコンの厚さを約２００ｎｍ、ＳｉＯ２の厚さを約４００ｎｍ、基板の厚さを数百ミクロンにして構築される。その他の層厚のＳＯＩ基板も使用可能であり、全てが本明細書に記載のプロセスと両立する。
【００２０】
図８〜図１８に、ＳＯＩ  ＭＥＭＳ装置、例えば図２に示した共振子構造１００を製造するプロセス段階を示す。
【００２１】
図８の断面図に示すように、表面シリコン層２０２およびＳｉＯ２の中間層２１２を基板シリコン２２２の上に有するクリーンなｐ型ＳＯＩウェーハ２００を用意する。議論の目的上、表面シリコン層２０２の厚さが約２００ｎｍ、中間ＳｉＯ２層２１２の厚さが約４００ｎｍ、シリコン基板２２２が抵抗率公称１０Ω・ｃｍのｐ型シリコンであると仮定する。これらの厚さの指定は装置の構築にとってそれほど重要ではなく、例示のために使用しているに過ぎないことを理解されたい。次に図９に示すように、厚いフォトレジスト層２２３をシリコンの表面に塗布し、フォトリソグラフィを実施して例えば約４ｍｍ×１ｍｍの長い長方形の開口２２５を開ける。次いで図１０の断面図に示すように、開口２２５を通してリン・イオンを、例えばドーズ量１０１５／ｃｍ２、４４０ＫｅＶで注入し、ＳｉＯ２層２１２のすぐ下の基板２２２中にマスク２２３によって空間的に制限されたｎ＋層２２４を作成する。ｎ＋リン層２２４は、結果として得られる共振子帯域フィルタ装置の埋込み導電層２２４を形成する。次いで図１１に示すように古いフォトレジスト層２２３（図１０）を除去し、フォトリソグラフィを使用して第２の開口２３５を作成できるように新しいフォトレジスト・コーティングを塗布する。この第２の開口２３５は、共振子２２６およびその電気コンタクト２２７、２２８に対応し、点線の長方形によって示す先の開口２２５に関係付けられている。次に図１２に示すように、開口２３５を通してホウ素イオンをドーズ量１０１５／ｃｍ２、１５ＫｅＶで注入し、シリコン層２０２の共振子２２６を構築する部分にｐ＋層を作成する。この時点でこの古いフォトレジストを除去する。さらにこの時点で、注入による放射損傷を除去し、Ｂ（ホウ素）およびＰ（リン）不純物を活性化するためにウェーハをアニールしてもよい。アニール・プロセスは一般に、９５０℃フォーミング・ガス中で３０分間実施することができる。
【００２２】
次の段階では、フォトリソグラフィ技法を使用して図１３に示すように表面に３つの長方形の穴２３０、２３１および２３２を開けることができるように新しいフォトレジスト・コーティングを塗布する必要がある。これらの３つの穴は先に開けた長方形２２５の内側にフィットする。これらの３つの穴は共振子に対して、３つの穴２３０〜２３２の存在によって露出した表面シリコン２０２を貫通して実施される後段のエッチング・プロセスで、共振子のホウ素注入領域２２６が図１４に示すようにシリコン表面層２０２の２つの穴２３１と２３２の間に挟まれるという関係にある。エチレンジメンピロカテコールピロジンＥｔｈｙｌｅｎｅ−Ｄｉｍｅｎｅ−ＰｙｒｏＣａｔｅｈｃｏｌ  Ｐｙｒｏｚｉｎｅ（ＥＰＰＷ）などのシリコン・エッチング液を使用することができるが、好ましい実施形態によれば、ＣＦ４＋Ｏ２（１０％）を使用した反応性イオン・シリコン・エッチング（ＲＩＥ）が使用される。このほうがよりはっきりとしたエッジが残るためである。この段階後の構造を図１４に示す。この図には、共振子２２６および埋込み導電層２２４に対する３つの穴の関係が示されている。
【００２３】
次に図１５に示すように、古いフォトレジストを除去し、フォトリソグラフィ技法を使用して元の長方形２３０（図１３参照）と実質的に整列した長方形２３３を開けることができるように新しいフォトレジスト・コーティングを塗布する。さらにエッチング・プロセスを実施して開口２３３を通してエッチングし、緩衝ＨＦなどのエッチング剤を使用してＳｉＯ２層をリン注入層２２４まで除去する。
【００２４】
金属コンタクト２３４を形成するため、図１６に示すように導電性金属、一般にＴｉ（厚さ５０ｎｍ）の次にＡｌ（厚さ５５０ｎｍ）をウェーハ上に付着させる。詳細には、先のフォトレジスト層を除去し、これによって前段階でエッチングした穴２３３の内部に付着させた部分を除く全てのＴｉおよびＡｌをウェーハから除去する。したがって穴２３３は金属２３４で埋められ、表面２０１から埋込みリン注入層２２４への電気接触が可能となる。
【００２５】
次に図１７に示すように、フォトリソグラフィ技法を使用して、先に製作した残りの２つの長方形開口２３１および２３２（図１３参照）と実質的に整列した２つの長方形の開口を開けることができるように新しいフォトレジスト・コーティングを塗布する。
【００２６】
最後に図１８に示すようにエッチング・プロセスを実施し、エッチング剤、例えば緩衝ＨＦを利用して穴２３１および２３２を通してＳｉＯ２層を下までエッチングする。このエッチングを、共振子２２６の下のＳｉＯ２（２つの開いた長方形２３１と２３２の間）が完全に除去され、図１８の断面図に示すような共振子構造が残るようになるまで続けることが好ましい。他の回路要素への接続を除き、図２の基本的な帯域フィルタ構造１００は完成である。
【００２７】
動作時、図１８に示すとおり入力信号は、金属層２３４に沿って深いコンタクト２２４まで導かれる。詳細には、この入力は埋込みリン層２２４に信号を伝送するリーチスルーコンタクト２３４である。この層はｎ型（リンをドープしたシリコン）であり、ｐ型基板２２２から接合分離（ｊｕｎｃｔｉｏｎ  ｉｓｏｌａｔｉｏｎ）されている。層２２４は、入力信号を共振子２２６に容量結合し、これによって共振子がその固有機械振動数で振動し、出力電気パッド２２８に伝送される信号をフィルタリングすることが可能となる。詳細には信号は、それが共振子２２６の下にくるまで埋込み層２２４中を伝搬する。共振子中に影像電荷が誘導され、共振子は埋込み層に向かって機械的にひずむ。この構造の固有機械振動数で共振している電気信号に対して共振子は振動し、信号をｐ＋ドープ層を通って出力コンタクト２２８に容量的に伝搬させる。図１１に示すように、振動数の調整に使用することができる第２のコンタクト２２７が共振子２２６の他端に置かれる。例えば、第２のコンタクト２２７に注入された例えば約１０ｍＡの小電流は共振子の温度を約１５０℃まで上昇させ、これによって共振子の固有振動数が変化し、帯域フィルタが調整される。
【００２８】
本明細書に記載した本発明の原理によれば、同様の手順を使用して、例えば図４〜図７図３および４に示したものなどの先のＭＥＭＳ共振子装置の変形形態を構築することができる。図４の共振子装置構造１１０の製造も同じであるが、先の図９および図１０に示したリン注入段階を必要とせず、図１５および図１６に示したリーチスルー・エッチングおよび金属被覆段階も必要ないことは明らかである。この場合、最終的な底部コンタクト１１７は、電気めっきなどの技法を使用して金属層を付着させ共振子の下のウェル１０８の底面を覆うことによって形成される。
【００２９】
さらに先に述べたとおり、図６のＭＥＭＳ共振子装置１２０はウェーハ表面と平行に振動し、先に説明したプロセスに基づいて構築された単結晶シリコン共振子の包含の改新である。
【００３０】
さらに先に述べたとおり、本明細書に記載した共振子構造の固有振動数を共振子へのイオン注入によって変更することができる。このような注入は、図１１に関して先に説明したものと同じマスクを使用して実施することができ、図１２に示したホウ素注入プロセス段階の後に実施することができる。このようなイオン注入を使用して共振子の弾性定数を２つの方法、すなわち（１）材料の密度を変化させるか、または（２）材料の内部結合構造を変化させることによって変更することができる。両端が支持された共振梁（はり）の固有基本振動数を記述する一般式が、その内容が参照によって本明細書に組み込まれるＰ．Ｍ．モース（Ｍｏｒｓｅ）著「Ｖｉｂｒａｔｉｏｎ  ａｎｄ  Ｓｏｕｎｄ」，  ＭｃＧｒａｗＨｉｌｌ  Ｂｏｏｋ  Ｃｏ．，  ＮｅｗＹｏｒｋ（１９４８）の例えば第４章「Ｔｈｅ  Ｖｉｂｒａｔｉｏｎ  ｏｆ  Ｂａｒｓ」で導き出されており、これは下式（１）のように記述される。
【数１】
0003542029.tif 000002
【００３１】
上式でＫは定数、Ｔは梁の厚さ、Ｌは梁の長さ、Ｙは梁の材料の弾性定数、ρは梁の材料の密度である。（次段のアニール後の）共振子の振動数を変更する目的に使用することができるプロセスの例には以下のものが含まれる。
１）炭素などの軽い中性原子のイオン注入はアニール後も共振子の単結晶構造をそのまま維持するが、共振子の密度を低下させ、したがってその固有振動数を高める。中性原子は化学的にシリコンに類似の原子であり、シリコンの結晶格子に直接に組み込むことができることを理解されたい。
２）ゲルマニウムなどの重い中性原子の注入は共振子の材料の密度を高め固有振動数を低下させ、
３）Ｂ、Ａｓ、Ｐなどの置換型ドーパント原子はシリコンの局所的な結合を変化させ、さらに共振子の弾性定数に影響を与える。
【００３２】
共振子の厚さを薄くすることによって共振子の振動数を下げることもできる。これは、一切の処理の前にシリコンを酸化し次いでエッチングして、表面シリコンの厚さを薄くすることによって簡単に実施することができる。
【００３３】
共振子の厚さを厚くすることによって共振子の振動数を高めることもできる。これは、その他の一切の処理の前にウェーハ上にシリコンをエピタキシャル成長させることによって実施することができる。
【００３４】
共振子構造上に何らかの材料を付着させ、その厚さを厚くすることによって共振子の振動数を高めることもできる。しかし、単結晶シリコン以外の材料は内部摩擦損をもたらし、装置性能を低下させる。
【００３５】
応用によっては帯域フィルタの幅が狭すぎることがある。この周波数幅は、シリコン原子を共振子の表面にイオン注入し、表面を部分的に多結晶またはアモルファス・シリコンに変換することによって増大させる（広げる）ことができる。
【００３６】
しかし先に述べたように、このような材料からの内部摩擦は装置の効率を低下させ、さらに固有振動数のひずみによって帯域通過を広げる。
【００３７】
本発明を、本発明の例示的な好ましい実施形態に関して具体的に図示し説明したが、形状および詳細の前記およびその他の変更を、添付の請求項の範囲によってのみ限定されるべき本発明の趣旨および範囲から逸脱することなくこれらの実施形態に実施することができることを当業者は理解しよう。
【００３８】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３９】
（１）シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された単結晶シリコンの集積回路共振子装置を構築する方法であって、
ａ）前記基板上に表面シリコン層およびＳｉＯ２の中間層を形成する段階と、ｂ）前記表面層において第１のマスク領域を開け、前記第１のマスク開口に対応する寸法を有する第１の導電構造を前記中間層の下の前記基板中に作成する段階と、
ｃ）前記第１の導電構造に対応する領域を横切って形成される共振子装置の寸法を有する第２のマスク領域を前記表面層において開け、前記共振子装置に対応する第２の導電構造を前記表面シリコン層中に作成する段階と、
ｄ）前記共振子装置を形成する前記導電構造の第１のエッジおよび反対側のエッジにそれぞれ接する前記シリコン表面層中の第１および第２のサブエリア、ならびに前記その他の２つの穴から間隔を置いて配置された第３のサブエリアの穴を含む第３のマスク領域を開ける段階であって、前記第１、第２および第３のサブエリアが前記第１のマスク開口によって空間的に制限された寸法を有する段階と、
ｅ）それぞれの前記第１および第２のサブエリアにおいて前記表面シリコン層を下方にエッチングして前記中間層を露出させる穴を形成し、前記第３のサブエリアにおいて前記表面シリコンおよび中間層をエッチングして前記第１の導電構造を露出させる穴を形成する段階と、
ｆ）前記第１の導電構造への信号入力を可能にするために前記第３のサブエリアにおいて形成された前記穴に導電性金属を付着させる段階と、
ｇ）前記第１および第２のサブエリアに形成されたそれぞれの前記穴における前記中間層を下方にエッチングして、前記第２の導電構造の両側および下方の前記中間層を除去し、前記第１の導電構造を露出させる段階
を含み、
前記共振子装置を形成する前記第２の導電構造が全体的に前記シリコン層の表面と同じ高さにあるか、またはこれよりも下にあり、前記第１の導電構造における入力信号を前記共振子に容量結合することによって動作する
方法。
（２）前記基板中に第１の導電層を作成する段階ｂ）がイオン注入技法を実施する段階を含む、上記（１）に記載の方法。
（３）前記第２のマスク領域を開ける前記段階ｃ）が、前記第１の開口の両側の前記シリコン表面中の第１および第２の端部接触領域、ならびに前記端部領域の間に形成されこれらを接続する共振子領域を含む共振子構造を開ける段階を含む、上記（１）に記載の方法。
（４）前記共振子構造に対応する第２の導電層を前記表面シリコン層中に作成する段階ｃ）がイオン注入技法を実施する段階を含む、上記（１）に記載の方法。（５）第１のマスク、第２のマスクおよび第３のマスクに開口を開ける前記段階ｂ）〜ｄ）がフォトリソグラフィ技法を実施する段階を含む、上記（１）に記載の方法。
（６）前記共振子装置の帯域通過周波数特性を変更するために前記第２の導電構造の密度を変化させる段階をさらに含む、上記（１）に記載の方法。
（７）前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を下げ、前記共振子装置の帯域通過周波数特性を高くするために軽い中性原子をイオン注入する段階を含む、上記（６）に記載の方法。
（８）前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を高め、前記共振子装置の帯域通過周波数特性を低くするために重い中性原子をイオン注入する段階を含む、上記（６）に記載の方法。
（９）前記第２の導電構造の内部結合構造を変化させて前記共振子装置の帯域通過周波数特性を変更するためにイオン注入技法を実施する段階をさらに含む、上記（６）に記載の方法。
（１０）前記共振子装置の厚さを薄くし、前記共振子装置の帯域通過周波数特性を低くするために熱酸化およびエッチング技法を実施する段階をさらに含む、上記（１）に記載の方法。
（１１）前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするためにエピタキシャル・シリコン成長技法を実施する段階をさらに含む、上記（１）に記載の方法。
（１２）前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするために表面層を付着させる段階をさらに含む、上記（１）に記載の方法。
（１３）前記集積回路共振子装置に後段の平坦化および金属被覆段階を実行する段階をさらに含む、上記（１）に記載の方法。
（１４）前記集積回路共振子装置の帯域通過周波数特性を広げるため、前記共振子装置を多結晶シリコンまたはアモルファス・シリコンのいずれかに変換することを可能にするためにシリコン原子のイオン注入段階をさらに含む、上記（１）に記載の方法。
（１５）ａ）その上に形成された上部表面シリコン層およびＳｉＯ２の中間層を含む基板と、
ｂ）入力電気信号を受け取るために前記表面シリコン層において形成された導電コンタクトと、
ｃ）前記シリコン表面中に形成され、前記入力コンタクトを接続した底面導電層を有する開いたウェル構造と、
ｄ）前記表面シリコン層において形成され、前記ウェル構造を横切って位置する共振子構造
を含み、
前記共振子装置を所望の振動数で垂直方向に振動させることを可能にするため、入力信号が前記底面導電層から前記共振子構造に容量結合される
集積回路帯域フィルタ装置。
（１６）前記共振子構造が、前記開いたウェル構造の一方の側の表面に形成され、入力信号を前記所望の振動数でさらに伝搬させる第１の導電コンタクトを含む、上記（１４）に記載の装置。
（１７）前記共振子構造が、前記開いたウェル構造の反対側の表面に形成され、前記共振子構造を加熱しその振動数を変化させるための電気的刺激の注入を可能にする第２の導電コンタクトを含む、上記（１５）に記載の装置。
（１８）前記共振子構造が、帯域通過周波数を変更するために炭素原子、ゲルマニウム、ホウ素およびヒ素を含むグループから選択された１種の材料を含む、上記（１５）に記載の装置。
（１９）ａ）その上に形成された上部表面シリコン層およびＳｉＯ２の中間層を含む基板と、
ｂ）前記表面シリコン層中に形成された開いたウェル構造と、
ｃ）入力電気信号を受け取るために前記開いたウェル構造層の一方の端の近くの前記表面シリコン層に形成された導電性コンタクトであって、前記開いたウェル構造の上に延びる前記表面シリコン層のコンタクト部分を含むコンタクトと、ｄ）前記表面シリコン層において形成され、前記コンタクト延長部分の近くで前記ウェル構造を横切って位置する共振子構造
を含み、
前記共振子装置を所望の振動数で水平方向に振動させることを可能にするため、入力信号が前記コンタクト延長部分から前記共振子構造に容量結合される
集積回路帯域フィルタ装置。
（２０）前記共振子構造が、前記開いたウェル構造の一方の側の表面に形成され、入力信号を前記所望の振動数でさらに伝搬させる第１の導電コンタクトを含む、上記（１８）に記載の装置。
（２１）前記共振子構造が、前記開いたウェル構造の反対側の表面に形成され、前記共振子構造を加熱しその振動数を変化させるための電気的刺激の注入を可能にする第２の導電コンタクトを含む、上記（１９）に記載の装置。
（２２）前記共振子構造が、帯域通過周波数を変更するために炭素原子、ゲルマニウム、ホウ素およびヒ素を含むグループから選択された１種の材料を含む、上記（１９）に記載の装置。
（２３）シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された単結晶シリコンの集積回路共振子装置を構築する方法であって、
ａ）前記基板上に上部表面シリコン層およびＳｉＯ２の中間層を形成する段階と、
ｂ）形成する共振子装置の寸法を有する第１のマスク領域を前記表面層において開け、前記共振子装置に対応する導電構造を前記表面シリコン層中に作成する段階と、
ｃ）前記共振子装置を形成する前記導電構造の第１のエッジおよび反対側のエッジにそれぞれ接する前記シリコン表面層中の第１および第２のサブエリアを含む第２のマスク領域を開ける段階と、
ｄ）前記第１および第２のサブエリアにおける前記表面シリコン層および前記中間層を下方にエッチングして、前記導電構造の両側および下方の前記中間層を除去し、ウェル構造を形成する段階と、
ｅ）前記導電構造の下の前記ウェル構造の底面に金属層を付着させることによってコンタクトを形成する段階
を含み、
前記共振子装置が全体的に前記シリコン層の表面と同じ高さにあるか、またはこれよりも下にあり、前記第１の導電構造における入力信号を前記共振子に容量結合することによって動作する
方法。
（２４）前記共振子装置の帯域通過周波数特性を変更するために前記第２の導電構造の密度を変化させる段階をさらに含む、上記（２３）に記載の方法。
（２５）前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を下げ、前記共振子装置の帯域通過周波数特性を高くするために軽い中性原子をイオン注入する段階を含む、上記（２４）に記載の方法。
（２６）前記共振子装置を形成する前記第２の導電構造の密度を変化させる前記段階が、前記共振子装置の材料の密度を高め、前記共振子装置の帯域通過周波数特性を低くするために重い中性原子をイオン注入する段階を含む、上記（２４）に記載の方法。
（２７）前記第２の導電構造の内部結合構造を変化させて前記共振子装置の帯域通過周波数特性を変更するためにイオン注入技法を実施する段階をさらに含む、上記（２３）に記載の方法。
（２８）前記共振子装置の厚さを薄くし、前記共振子装置の帯域通過周波数特性を低くするために熱酸化およびエッチング技法を実施する段階をさらに含む、上記（２３）に記載の方法。
（２９）前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするためにエピタキシャル・シリコン成長技法を実施する段階をさらに含む、上記（２３）に記載の方法。
（３０）前記共振子装置の厚さを厚くし、前記共振子装置の帯域通過周波数特性を高くするために表面層を付着させる段階をさらに含む、上記（２３）に記載の方法。
（３１）前記集積回路共振子装置に後段の平坦化および金属被覆段階を実行する段階をさらに含む、上記（２３）に記載の方法。
（３２）前記集積回路共振子装置の帯域通過周波数特性を広げるため、前記共振子装置を多結晶シリコンまたはアモルファス・シリコンのいずれかに変換することを可能にするためにシリコン原子のイオン注入段階をさらに含む、上記（２３）に記載の方法。
【図面の簡単な説明】
【図１】浮遊共振子設計の従来型ＭＥＭＳ帯域フィルタ装置の概略図である。
【図２】埋込みプレーナ入力コンタクトを有するように製作された本発明の第１の実施形態に基づくＭＥＭＳ帯域フィルタの等角図である。
【図３】この同じ装置の側面図である。
【図４】くぼんだウェル内に入力コンタクトを有するように製作された本発明の第２の実施形態に基づくＭＥＭＳ帯域フィルタの等角図である。
【図５】この同じ装置の側面図である。
【図６】共振子を水平振動させる入力コンタクトを有するように製作された本発明の第３の実施形態に基づくＭＥＭＳ帯域フィルタの等角図である。
【図７】この同じ装置の側面図である。
【図８】装置の製作プロセス中の最初の構造を示す図である。
【図９】装置の構築時に使用するマスクを示す図である。
【図１０】装置の製作プロセス中の中間構造を示す図である。
【図１１】装置の構築時に使用するマスクを示す図である。
【図１２】装置の製作プロセス中の中間構造を示す図である。
【図１３】装置の構築時に使用するマスクを示す図である。
【図１４】装置の製作プロセス中の中間構造を示す図である。
【図１５】装置の構築時に使用するマスクを示す図である。
【図１６】装置の製作プロセス中の中間構造を示す図である。
【図１７】装置の構築時に使用するマスクを示す図である。
【図１８】装置の製作プロセスの最終的な構造を示す図である。
【符号の説明】
１０  従来のＭＥＭＳ帯域フィルタ装置
１１  半導電性共振子構造
１２  導電性プレーナ入力構造
１３  コンタクト
１００  新規な共振子型ＭＥＭＳ帯域フィルタ装置
１０１  共振子
１０２  底部プレーナ・コンタクト
１０３  入力コンタクト
１０４  調整パッド
１０５  出力パッド
１０８  ウェル
１１０  新規な共振子型ＭＥＭＳ帯域フィルタ装置
１１１  共振子
１１７  金属コンタクト
１２０  新規な共振子型ＭＥＭＳ帯域フィルタ装置
１２１  共振子
１２９  入力コンタクト
１３０  入力コンタクトの延長部分
２００  ＳＯＩウェーハ
２０２  表面シリコン層
２１２  ＳｉＯ２中間層
２２２  シリコン基板
２２３  フォトレジスト層
２２４  埋込み導電層（ｎ＋リン層）
２２５  長方形開口
２２６  共振子（ホウ素注入領域）
２２７  電気コンタクト
２２８  電気コンタクト
２３０  長方形開口
２３１  長方形開口
２３２  長方形開口
２３３  長方形開口
２３４  金属コンタクト
２３５  第２の開口
【図１】
0003542029.tif 000003
【図２】
0003542029.tif 000004
【図３】
0003542029.tif 000005
【図４】
0003542029.tif 000006
【図５】
0003542029.tif 000007
【図６】
0003542029.tif 000008
【図７】
0003542029.tif 000009
【図８】
0003542029.tif 000010
【図９】
0003542029.tif 000011
【図１０】
0003542029.tif 000012
【図１１】
0003542029.tif 000013
【図１２】
0003542029.tif 000014
【図１３】
0003542029.tif 000015
【図１４】
0003542029.tif 000016
【図１５】
0003542029.tif 000017
【図１６】
0003542029.tif 000018
【図１７】
0003542029.tif 000019
【図１８】
0003542029.tif 000020