(57)【特許請求の範囲】
【請求項１】
所定の動作解析プログラムを備えた論理回路設計装置によってディジタル同期回路の遅延設計時における適切なミニマム遅延補償点を検索する方法であって、
ミニマムエラーパスとその遅延補償量及びマキシマムエラーパスがメモリに入力され、
プロセッサが、前記メモリから、ミニマムエラーパスとその遅延補償量及びマキシマムエラーパスをそれぞれ取得し、
前記プロセッサが前記動作解析プログラムを実行することで、マキシマムエラーパスの終点と同一終点を有するミニマムエラーパスを最優先し、次いでミニマム遅延補償量が大きいミニマムエラーパスから順に優先順位を決定し、マキシマムエラーパスが通っておらず、未補償のミニマムエラーパス上のポイントであり、且つ終点レジスタに最も近いポイントを各々ミニマム遅延補償点として、前記優先順位の高いミニマムエラーパス上のミニマム遅延補償点から順に遅延ゲートの挿入ポイントを決定する、ミニマム遅延補償点の検索方法。
【請求項２】
前記索出されたミニマム遅延補償点を通るミニマムエラーパスにおいて、補償を満足しないパスは、その必要補償量を、元々の必要補償量から挿入した遅延ゲート分の遅延量が差し引かれた値に更新することを特徴とする請求項１記載のミニマム遅延補償点の検索方法。
【請求項３】
複数のパスが存在する論理回路中における遅延補償点を検索する論理動作回路設計装置であって、
ミニマムエラーパスとその遅延補償量及びマキシマムエラーパスが入力されるメモリと、
前記メモリからミニマムエラーパスとその遅延補償量及びマキシマムエラーパスをそれぞれ取得するプロセッサと、を有し、
前記プロセッサは、所定の動作解析プログラムを実行することで、マキシマムエラーパスの終点と同一終点を有するミニマムエラーパスを優先するとともに必要補償量の大きなパスから順次優先して優先順位を設定し、マキシマムエラーパスが通っておらず、未補償のミニマムエラーパス上のポイントであり、且つ終点レジスタに最も近いポイントを各々ミニマム遅延補償点として、前記優先順位の高いミニマムエラーパス上のミニマム遅延補償点から順に遅延ゲートの挿入ポイントを決定することを特徴とする論理動作回路設計装置。
【請求項４】
前記索出されたミニマム遅延補償点を通るミニマムエラーパスにおいて、補償を満足しないパスに対しては、その必要補償量を、元々の必要補償量から挿入した遅延ゲート分の遅延量が差し引かれた値に更新することを特徴とする請求項３記載の論理動作回路設計装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えばディジタル同期回路の遅延設計時におけるミニマム遅延補償点の検索方法に関する。
【０００２】
【従来の技術】
従来、例えば、ゲートアレイＬＳＩ等の論理回路設計において、レジスタ等の順序回路の間を接続する組み合わせ回路（以下、レジスタ間回路と称する）部分の伝播遅延が、クロック間隔と、クロック信号のスキューを考慮した順序回路のセットアップ・ホールド時間内に納まるように設計されている。レジスタ間回路の伝播遅延は、レジスタ間回路に含まれる各組み合わせ論理ゲートの遅延と伝送路のメディアディレイの和として近似される。
【０００３】
あるパスにおける遅延時間、そのパスが接続する２つの順序回路間のセットアップ・ホールド時間の範囲内に収まらない場合、そのパスはエラーパスとなる。この場合、遅延時間最小値がセットアップ・ホールド時間よりも短い場合をミニマムエラーといい、遅延時間最大値がセットアップ・ホールド時間よりも長い場合をマキシマムエラーという。
【０００４】
ゲートアレイＬＳＩ等の論理回路の設計規模の増大は、このようなエラーパスの修正のための設計時間を大量に必要とし、このための設計者の負担は、極めて大きなものとなっている。この場合、設計者は、マックスエラーパスの修正を論理回路の変更等で行い、一方、ミニマムエラーパスの修正はディレイゲートの挿入により行うのが一般的であった。
【０００５】
【発明が解決しようとする課題】
ところで、ミニマムエラーパス修正のためのディレイゲートの挿入箇所に着目すると、通常、ミニマムエラーパスはいくつもの分岐をもっており、また、他のパスとも共有する部分をもっている。すなわち、その共有部分には、マックスエラーパスの一部分が含まれている可能性があり、このため、無作為にディレイゲートを挿入すると、マックスエラーパスに影響を与え、より大きなマックスエラーパスを引き起こしてしまう可能性があった。
【０００７】
また、ミニマムエラーパス修正のためのディレイゲートの挿入箇所を自動化により決定する場合、本発明者による試行錯誤の結果、以下の問題点をクリアする必要があることがわかった。
【０００８】
すなわち、あるミニマムエラーパスを修正することにより、このミニマムエラーパスと一部分が共通する、修正量の小さなミニマムエラーパスが修正不能となる場合がある（ミニマムエラーパスの相互干渉）。また、あるミニマムエラーパスの修正により、エラーとなっていないパスのディレイ値を増大させ、マックスエラーパスとなってしまう場合がある（不可視パスのマックス化）。
このような問題発生を防止するためには、どのミニマムエラーパスを優先して分岐点を決定するか、また、各被修正パスのどの箇所を分岐点とするかが重要となる。
【０００９】
本発明の課題は、上記問題点に鑑み、ディジタル同期回路の遅延設計時における適切なミニマム遅延補償を行う技術を提供することにある。
【００１０】
【課題を解決するための手段及び作用】
本発明のミニマム遅延補償点の検索方法は、複数のパスが存在する論理回路中において、マキシマムエラーパスが通っておらず、未補償のミニマムエラーパス上のポイントであり、終点レジスタに最も近いポイントが各々ミニマム遅延補償点として索出し、これにより得られた複数のミニマム遅延補償点の中からマキシマムエラーパスの終点と同一終点を有するミニマムエラーパス上のポイントを最優先ポイントとして優先順位を設定するとともに、必要な補償量の大きなパスから順次優先して優先順位を設定し、且つ優先順位の高いミニマム補償点から順に遅延ゲートを挿入することを特徴とする。なお、索出されたミニマム遅延補償点を通るミニマムエラーパスにおいて、補償を満足しないパスは、その必要補償量を、元々の必要補償量から挿入した遅延ゲート分の遅延量が差し引かれた値に更新されるようにすることが好ましい。
【００１１】
本発明の方法では、まず、ミニマムエラーパスの優先順位が決定され、次いで、マキシマムエラーパスが通っておらず、未補償のミニマムエラーパス上のポイントであり、且つ終点レジスタに最も近いポイントとなる点をミニマム遅延補償点として索出される。そして、このミニマム遅延補償点に索出元のミニマムエラーパスを補償するための遅延ゲートが挿入される。これにより以後の処理における補償可能なパスにおいて、当該パス上のすべてのポイントが遅延ゲート挿入不可のポイントとして認識される。
【００１２】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
図１は、本発明の一実施例に係るミニマム遅延補償点の検索方法を、所定の動作解析プログラムを備えた論理回路設計装置により実現する場合の処理手順図である。
この方法においては、図１に示すように、まず遅延ゲートの挿入ポイントを解析するミニマムエラーパスの優先順位を決定する（Ｓ１）。この優先順位の決定は、マキシマムエラーパスの終点と同一終点を有するミニマムエラーパス上のポイントを最優先ポイントとし、次に、必要な補償量が大きなパスから順次優先して優先順位を決定する。これらの条件に基づいて遅延ゲートの挿入ポイントを解析するミニマムエラーパスの順序を決定する。
【００１３】
次いで、（１）マキシマムエラーパスが通っておらず、（２）未補償のミニマムエラーパス上のポイントであり、（３）終点レジスタに最も近いポイントとなる点をミニマム遅延補償点として、遅延ゲートの挿入ポイントを解析する（Ｓ２）。この処理は、具体的には、上記定義（１）〜（３）を満足するポイントをパスにおける終点レジスタから始点レジスタ方向に順次検索することによって行う。
【００１４】
そして、解析されたポイントを通る、他のミニマムエラーパスへの影響の考慮を所定手順で行った後（Ｓ３）、そのポイントに検索元のミニマムエラーパスを補償するための遅延ゲートを挿入する。これにより、以降の処理では、補償可能なパスにおいて、当該パス上のすべてのポイントが遅延ゲート挿入不可のポイントとして認識される。
【００１５】
このとき、索出された遅延ゲートの挿入ポイントを通るミニマムエラーパスにおいて、補償を満足しないパスは、必要とする補償量の元々の必要補償量から挿入した遅延ゲート分の遅延量が差し引かれた値に更新する。これによって、１度補償されたミニマムエラーパスを過剰に補償することが防止され、ミニマム補償によってミニマムエラーパスがマキシマムエラーパスになることが未然に回避される。次いで、上記ステップＳ２，Ｓ３の処理がすべてのミニマムエラーパスに対する補償が完了するまで繰り返し実行する（Ｓ４）。
【００１６】
次に、図２及び図３に基づいて本実施例の手順をより具体的に説明する。図２は、この手順を説明するためのパス構成例を示す図、図３は、図２における各パス経路を示す図である。
【００１７】
図２及び図３において、始点レジスタをＡ、終点レジスタをＣとするミニマムエラーパスをミニマムエラーパス▲１▼とし、同様に、始点レジスタをＡ、終点レジスタをＤとするミニマムエラーパスをミニマムエラーパス▲２▼、始点レジスタをＡ、終点レジスタをＥとするミニマムエラーパスをミニマムエラーパス▲３▼とする。また、図２及び図３において、始点レジスタをＢ、終点レジスタをＤとするパス、及び、始点レジスタをＢ、終点レジスタをＥとするパスをマキシムエラーパスとし、他のパスは正常パスとする。そして、単に遅延ゲートを挿入可能なポイントとして、（ａ）〜（ｅ）があるものとする。
【００１８】
以下では、ミニマムエラーパス▲１▼，▲２▼，▲３▼の必要補償量の大小別に場合分けして説明する。
【００１９】
（必要補償量が▲１▼＜▲２▼＜▲３▼の場合）
この場合、遅延ゲートの挿入ポイントを解析するミニマムエラーパスの順序は、▲３▼，▲２▼，▲１▼の順となり、ミニマムエラーパス▲３▼より、遅延ゲート挿入ポイントとして、（ａ）が決定される。そして、ポイント（ａ）にミニマムエラーパス▲３▼の補償を満足する遅延ゲートが挿入されることにより、ミニマムエラーパス▲３▼，▲２▼，▲１▼は、それぞれ満足なミニマム補償が可能となる。
【００２０】
（必要補償量が▲３▼＜▲２▼＜▲１▼の場合）
この場合、遅延ゲートの挿入ポイントを解析するミニマムエラーパスの順序は、▲２▼，▲３▼，▲１▼の順となり、ミニマムエラーパス▲２▼より、遅延ゲート挿入ポイントとして、（ａ）が決定される。そして、ポイント（ａ）にミニマムエラーパス▲２▼の補償を満足する遅延ゲートが挿入されることにより、ミニマムエラーパス▲２▼，▲３▼共に満足なミニマム補償が可能となる。
【００２１】
また、ポイント（ａ）は、ミニマムエラーパス▲１▼上のポイントでもあるので、ミニマムエラーパス▲１▼の必要補償を、元の必要補償量からミニマムエラーパス▲２▼を補償するために挿入した遅延ゲートの遅延量を差し引いた値に、必要補償量を更新する。
【００２２】
次に、ミニマムエラーパス▲１▼より、遅延ゲート挿入ポイントとして、（ｄ）が決定される。そして、このポイント（ｄ）にミニマムエラーパス▲１▼の更新された補償量の遅延値を有する遅延ゲートが挿入されることにより、ミニマムエラーパス▲１▼は、満足なミニマム補償が可能となる。
【００２３】
以上説明したように、本実施例によれば、マキシマムエラーパスや、正常パスに与える影響が少なく、すべてのミニマムエラーパスを適切に補償することができる。したがって、過剰な遅延補償やミニマム補償を行うべきポイントの漏れが防止され、適切なミニマム遅延補償が可能になる。
【００２４】
以上、本発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図２及び図３に示すパス構成例は一例であり、本発明の実施により他のパス構成においても有効である。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、（１）マキシマムエラーパスが通っておらず、（２）未補償のミニマムエラーパス上のポイントであり、（３）終点レジスタに最も近いポイントをミニマム遅延補償点として検索することにより遅延補償の過剰が防止され、また、索出された複数のミニマム遅延補償点の中から、▲１▼マキシマムエラーパスの終点と同一終点を有するミニマムエラーパス上のポイントを最優先ポイントとして優先順位を決定するとともに、▲２▼必要な補償量が大きなパスから順次優先して優先順位を決定することで、ミニマム補償を行うべきポイントの漏れを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例のミニマム遅延補償点の検索方法を示すフローチャート。
【図２】本実施例の動作例を説明するためのパス構成例を示す図。
【図３】図２における各パス経路を示す図。
【符号の説明】
１  始点側レジスタ
２  終点側レジスタ
３  ゲート
４  ミニマムエラーパスだけが通っているポイント
５  マキシマムエラーパスだけが通っているポイント
６  ミニマムエラーパス及びマキシマムエラーパスが共に通っているポイント
【図１】
0003576614.tif 000002
【図２】
0003576614.tif 000003
【図３】
0003576614.tif 000004