(57)【特許請求の範囲】
【請求項１】
発電機を電源として直流電圧を出力する直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子と、前記負荷接続端子間に所望の波形の交流出力電圧を得るように前記インバータ回路のスイッチ素子を所定のデューティ比でオンオフ駆動するコントローラとを備えたインバータ発電装置において、
前記直流電源部が出力する直流電圧ＶD を検出する直流電圧検出回路が設けられ、
前記コントローラは、
前記インバータ回路から前記フィルタを通して得られる交流出力電圧の波形を所望の波形とするために必要な前記スイッチ素子の基準デューティ比Ｄo と、前記交流出力電圧の波高値の設定値ＶA と前記直流電圧検出回路により検出された直流電源部の出力電圧ＶD とにより演算した補正係数Ｋv ＝ＶA ／ＶD との積により与えられる実デューティ比Ｄ＝Ｄo ×Ｋv を演算する実デューティ比演算手段と、
前記実デューティ比演算手段により演算された実デューティ比Ｄで前記インバータ回路のスイッチ素子のオンオフ動作を行わせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段と、
を具備したことを特徴とするインバータ発電装置。
【請求項２】
発電機を電源として直流電圧を出力する直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子と、前記負荷接続端子間に所望の波形の交流出力電圧を得るように前記インバータ回路のスイッチ素子を所定のデューティ比でオンオフ駆動するコントローラとを備えたインバータ発電装置において、
前記直流電源部が出力する直流電圧ＶD を検出する直流電圧検出回路が設けられ、
前記コントローラは、
前記インバータ回路から前記フィルタを通して得られる交流出力電圧の波形を所望の波形とするために必要な前記スイッチ素子のオンオフのデューティ比を基準デューティ比Ｄo として演算する基準デューティ比演算手段と、
前記交流出力電圧の波高値を設定値ＶA に等しくするために前記基準デューティ比に乗じる必要がある補正係数Ｋv ＝ＶA ／ＶD を演算する補正係数演算手段と、
前記基準デューティ比Ｄo に補正係数Ｋv を乗じて前記インバータ回路のスイッチ素子のオンオフの実デューティ比Ｄを演算する実デューティ比演算手段と、  前記実デューティ比演算手段により演算された実デューティ比Ｄで前記インバータ回路のスイッチ素子のオンオフ動作を行わせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段と、
を具備したことを特徴とするインバータ発電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発電機を電源として直流電圧を発生する直流電源部の出力をインバータ回路を用いて所望の波形を有する交流電圧に変換するインバータ発電装置に関する。
【０００２】
【従来の技術】
内燃機関等の原動機により駆動される交流発電機を電源とする電源装置として、交流発電機の出力を整流して得た直流電圧を、インバータ回路により所定の波高値と周波数とを有する交流電圧に変換するようにしたインバータ発電装置が多く用いられている。
【０００３】
この種の発電装置は、例えば、図４に示したように、一定の直流電圧を出力する直流電源部１´と、直流電源部１´が出力する直流電圧を交流電圧に変換するインバータ回路２と、インバータ回路２を制御するコントローラ３´と、インバータ回路２の出力から高調波成分を除去するフィルタ４と、フィルタ４の出力が印加された負荷接続端子５ｕ，５ｖと、負荷電流を検出する負荷電流検出回路６と、負荷接続端子間の電圧を検出する出力電圧検出回路７とにより構成されている。
【０００４】
直流電源部１´は、一定の回転速度で回転するように回転速度が制御される内燃機関Ｅ／Ｇと、内燃機関Ｅ／Ｇにより駆動される交流発電機Ｇと、発電機Ｇの出力を整流する制御整流回路ＣＲと、制御整流回路ＣＲを制御する制御回路Ｒｅｇと、制御整流回路ＣＲの出力端子間に接続された電源コンデンサＣｄとからなっている。
【０００５】
図示の交流発電機Ｇは、例えば内燃機関により回転駆動される磁石回転子と、スター結線された３相の電機子コイルＡｕ，Ａｖ，Ａｗを有する固定子とを備えた磁石発電機からなっていて、内燃機関Ｅ／Ｇの回転に同期して３相交流電圧を出力する。
【０００６】
制御整流回路ＣＲは、サイリスタＴｈｕ〜ＴｈｗとダイオードＤｘ  〜Ｄｚ  とにより３相全波整流回路を構成したものからなっていて、その３相の交流入力端子に発電機Ｇの３相の出力端子が接続され、直流出力端子間にコンデンサＣｄが接続されている。
【０００７】
サイリスタＴｈｕ〜Ｔｈｗを制御する制御回路Ｒｅｇは、コンデンサＣｄの両端の電圧を検出する電圧検知回路Ｄと、電圧検知回路Ｄの出力電圧を設定電圧と比較する比較器ＣＰと、電圧検知回路Ｄの出力電圧を設定電圧に等しくするように、比較器ＣＰの出力に応じてサイリスタＴｈｕ〜Ｔｈｗに制御信号（トリガ信号）を与える制御信号出力回路ＳＣとからなっている。
【０００８】
交流発電機Ｇの出力を単に整流して直流電圧を得るようにした直流電源部１´の出力電圧ＶＤ  対出力電流ＩＤ  特性は、図８に示した曲線Ｐｏ  −Ｐｒ  −Ｐｓ  のような垂下特性になり、出力電圧ＶＤ  は、出力電流の増大に伴って低下していく。このような特性を有する直流電源部の整流回路として上記のような制御整流回路ＣＲを用いて、その出力電圧を設定値ＶＡ  に保つようにサイリスタＴｈｕ〜Ｔｈｗを制御すると、直流電源部１´の出力特性は図８の曲線Ｐｏ  ´−Ｐｒ  −Ｐｓ  のようになり、出力電流ＩＤ  が０からＩＤｍａｘの範囲で出力電圧ＶＤ  が一定値ＶＡ  に保たれる。
【０００９】
インバータ回路２は、スイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをブリッジ接続することにより、直流電源部１´から負荷に流れる電流の極性を切換えるスイッチ回路を構成した周知のブリッジ形の回路からなっている。図示の例では、スイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙがＭＯＳＦＥＴからなっていて、ＦＥＴ  Ｆｕ，Ｆｖのドレインが共通接続されるとともに、ＦＥＴ  Ｆｘ及びＦｙのソースが共通接続され、ＦＥＴ  Ｆｘ，ＦｙのドレインがそれぞれＦＥＴ  Ｆｕ，Ｆｖのソースに接続されている。ＦＥＴ  Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのドレインソース間にはそれぞれ寄生ダイオードＤｆｕ，Ｄｆｖ，Ｄｆｘ及びＤｆｙが形成されている。
【００１０】
インバータ回路２は、そのブリッジの対角位置にあるスイッチＦｕ，Ｆｙがオン状態になる期間と、Ｆｖ，Ｆｘがオン状態になる期間とが交互に生じるように制御されて、直流電源部１´が出力する直流電圧を交流電圧に変換する。
【００１１】
フィルタ４は、コイルＬ１  及びＬ２  とコンデンサＣ１  及びＣ２  と抵抗Ｒ１  とからなる低域通過フィルタで、インバータ回路２に含まれる高調波成分を除去して出力電圧の波形を滑らかにする。
【００１２】
出力電圧検出回路７は、演算増幅器ＯＰ１  と、負荷接続端子５ｕ及び５ｖと演算増幅器ＯＰ１  の入力端子との間に接続された抵抗Ｒｕ及びＲｖとからなっていて、負荷接続端子間の電圧に比例した電圧を出力電圧検出信号としてコントローラ３´に与える。
【００１３】
コントローラ３´は、ＣＰＵ３ａと、図示しないＲＯＭ，ＲＡＭ、カウンタ，タイマ等を有するマイクロコンピュータと、ＣＰＵ３ａからの指令に応じてインバータ回路のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙにそれぞれ駆動信号（スイッチ素子をオン状態にする信号）Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える駆動信号出力回路３ｂと、負荷電流検出回路６の出力を入力として、負荷電流の検出値を制限値と比較して、負荷電流の検出値が制限値を超えているとき（過電流が検出されたとき）にマイクロコンピュータ３ａに過電流検出信号を与える比較器３ｃと、出力電圧検出回路７の出力をデジタル信号に変換するＡ／Ｄ変換器３ｄとからなっている。
【００１４】
ＣＰＵ３ａは、インバータ回路のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オン状態にする）ことを指令する駆動指令信号Ｓｕ´，Ｓｖ´，Ｓｘ´及びＳｙ´を所定のタイミングで駆動信号出力回路３ｂに与える。
【００１５】
ＣＰＵ３ａはまた、インバータ回路２の動作を許可する条件が成立しているときにＥＮＡＢＬＥの状態（動作を許可することを指令する状態）になり、インバータ回路の動作を禁止する条件が成立した時にＤＩＳＡＢＬＥの状態（動作を禁止を指令することを指令する状態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）を駆動信号出力回路３ｂに与える。駆動信号出力回路３ｂは、ＣＰＵ３ａからＥＮＡＢＬＥ信号が与えられている状態で駆動指令信号Ｓｕ´，Ｓｖ´，Ｓｘ´及びＳｙ´が与えられたときにスイッチ素子（図示の例ではＦＥＴ）Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそれぞれ駆動信号Ｓｕ，Ｓｖ，Ｓｘ及びＳｙを与える。
【００１６】
負荷接続端子５ｕ，５ｖ間には、コネクタ８を介して適宜の負荷９が接続される。
【００１７】
ＣＰＵ３ａは、インバータ回路２のブリッジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態にする期間と他の対角位置にあるスイッチ素子Ｆｖ，Ｆｘをオン状態にする期間を交互に生じさせて直流電源部１の出力電圧を交流電圧に変換するべく、インバータ回路のスイッチ素子をオン状態にすることを指令する駆動指令信号Ｓｕ´，Ｓｙ´及びＳｖ´，Ｓｘ´を発生する。
【００１８】
ＣＰＵ３ａはまた、負荷接続端子間に得る交流電圧の波形を所望の波形とするために、インバータ回路の上段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Ｓｕ´，Ｓｖ´の少なくとも一方及び下段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Ｓｘ´，Ｓｙ´のうちの少なくとも一方を所定のデューティ比で断続する波形のＰＷＭ信号として、該ＰＷＭ信号を一定のＰＷＭ周期Δｔで発生させる。これにより駆動信号Ｓｕ，Ｓｖのうちの少なくとも一方及び駆動信号Ｓｘ，Ｓｙのうちの少なくとも一方を所定のデューティ比で断続する波形として、インバータ回路２から所望の波形の交流電圧をＰＷＭ変調した波形の電圧を出力させる。
【００１９】
上記ＰＷＭ信号は、Ｈレベル（高レベル）とＬレベル（低レベルまたは零レベル）との２つの状態をとる２値信号である。ＰＷＭ信号は、そのレベルがＨレベル及びＬレベルのいずれか一方のレベルにある期間スイッチ素子をオン状態にすることを指令し、そのレベルが他方のレベルにある期間スイッチ素子をオフ状態にすることを指令する。以下の説明では、ＰＷＭ信号がＨレベルにある期間が、スイッチ素子をオン状態に保つことを指令する期間であるとする。
【００２０】
ＣＰＵ３ａは、所定のＰＷＭ周期Δｔで、インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるようにＰＷＭ信号を発生させる。
【００２１】
本明細書では、インバータ回路のスイッチ素子がオン状態になる期間ΔｔｏｎがＰＷＭ周期Δｔの長さに対して占める割合Δｔｏｎ／Δｔをスイッチ素子のオンオフのデューティ比と呼ぶ。
【００２２】
ＣＰＵ３ａは、例えば、その内部に有するカウンタが所定の数のクロックパルスを計数する毎にインバータ回路のスイッチ素子をオン状態にするスイッチタイミングを検出して、各スイッチタイミングが検出される毎に内部割込みをかけ、その内部割込み処理においてそのスイッチタイミングでオンオフ制御が行われるスイッチ素子のオンオフのデューティ比を演算する。そして、演算したデューティ比に基づいて、ＰＷＭ信号発生用タイマにスイッチ素子のオン時間（スイッチ素子をオン状態に保つ時間）をセットし、該タイマがオン時間の計測を行っている間駆動指令信号を出力するポートの電位をＨレベルとして、インバータ回路の所定のスイッチ素子をオン状態にすることを指令するＰＷＭ信号（駆動指令信号）を発生する。
【００２３】
この場合、負荷接続端子間に得る交流出力電圧の周期をＴとし、ＰＷＭ周期をΔｔとすると、ＣＰＵ３ａは、交流出力電圧の１サイクル当り、Ｔ／Δｔ回内部割込みをかける。
【００２４】
交流出力電圧の波形を正弦波形とする場合、ｎ番目（ｎは０からＴ／Δｔまでの値をとる正の整数）のスイッチタイミングでオンオフ制御されるスイッチ素子のオンオフの基準デューティ比Ｄｏ  は下記の式により与えられる。
【００２５】
Ｄｏ  ＝ｓｉｎ  （２πｎΔｔ／Ｔ）                                …（１）
ここで、ｎ＝０は交流出力電圧が負の半波から正の半波に移行する際に生じる零点に対応している。
【００２６】
図５は、負荷接続端子間に正弦波形の交流電圧を得る場合のスイッチタイミングｔ０  ，ｔ１  ，…，ｔｑ  （ｑ＝Ｔ／Δｔ）と、（１）式により与えられる各スイッチタイミングにおける基準デューティ比Ｄｏ  との関係を示したものである。同図においてａは負荷接続端子間に得ようとする正弦波形の交流出力電圧、ΔｔはＰＷＭ周期、ＶＡ  は交流出力電圧ａの波高値、Ｖａｖは交流出力電圧ａの平均値、Ｔは交流出力電圧の周期である。
【００２７】
図５に示すように、ＰＷＭ信号のデューティ比は正弦波交流出力電圧ａの瞬時値の変化に伴って時間Δｔ毎に変化する。インバータ回路２からは１サイクルの正弦波交流電圧をｎ個に分割してＰＷＭ変調した波形を有する交流電圧が出力される。
【００２８】
図６はＰＷＭ変調された正弦波交流電圧ａと、該交流電圧ａをＰＷＭ変調した電圧ａ´の波形とを示している。ＰＷＭ変調された交流電圧ａ´をフィルタ４に通すことにより、高調波成分を除去して負荷接続端子５ｕ，５ｖ間に滑らかな正弦波形の出力電圧ａを得ることができる。
【００２９】
インバータ回路２から図６に示すようなＰＷＭ変調された交流電圧ａ´を得る場合、インバータ回路２のスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ及びＦｙは、例えば図７に示すスイッチパターンでオンオフ制御される。この例では、正弦波交流電圧の正の半波の期間スイッチ素子Ｆｕがオン状態に保持され、スイッチ素子Ｆｕがオン状態に保持されている間、該スイッチ素子Ｆｕの対角位置にあるスイッチ素子Ｆｙが所定のデューティでオンオフさせられる。このときオン状態に保持されるスイッチ素子Ｆｕと同じアームにあるスイッチ素子Ｆｘはオフ状態に保持され、オンオフ制御されるスイッチ素子Ｆｙと同じアームにあるスイッチ素子Ｆｖはスイッチ素子Ｆｙのオンオフ動作のパターンを反転させたパターンでオンオフさせられる。また正弦波交流電圧の負の半波の期間においては、スイッチ素子Ｆｖがオン状態に保持され、該スイッチ素子Ｆｖの対角位置にあるスイッチ素子Ｆｘが所定のデューティでオンオフさせられる。このときスイッチ素子Ｆｖと同じアームにあるスイッチ素子Ｆｙはオフ状態に保持され、オンオフ制御されるスイッチ素子Ｆｘと同じアームにあるスイッチ素子Ｆｕはスイッチ素子Ｆｘのオンオフ動作のパターンを反転させたパターンでオンオフさせられる。インバータ回路２は、同じアームのスイッチ素子が同時にオン状態になって電源が短絡される状態が生じることがないように制御される。
【００３０】
上記のように、図７に示した例では、対角位置にあるスイッチ素子のうち各アームの下段に位置するスイッチ素子をＰＷＭ信号によりオンオフ制御している。各アームの下段のスイッチ素子（例えばＦｘ）をＰＷＭ信号によりオンオフ制御する際には、同じアームのスイッチ素子（例えばＦｕ）はオフ状態に保持してもよいが、図７に示した例では、各アームの下段のスイッチ素子をオンオフ制御する際に同じアームの上段のスイッチ素子を下段のスイッチ素子のオンオフ動作パターンを反転させたパターンでオンオフさせている。このようにすると、各アームの下段のスイッチ素子がオン状態になった期間にフィルタ４のコンデンサに蓄積された電荷を各アームの上段のスイッチ素子がオン状態になったときに逃すことができるため、負荷接続端子間に得られる交流電圧の波形をより正確に正弦波に近付けることができる。
【００３１】
上記のインバータ発電装置では、ＰＷＭ信号の周波数を高くすればする程交流電圧の１サイクルの間にかかる割込みの回数が多くなって、出力電圧の波形がより正弦波に近い滑らかな波形となる。しかしながら、スイッチ素子のターンオン時間やターンオフ時間等に起因して、コントローラ３´のＣＰＵ３ａがＰＷＭ信号を発生してからスイッチ素子が実際に動作するまで要する遅延時間や、ＣＰＵの性能（内部処理時間等）を考慮してＰＷＭ信号の周波数を決定する必要があるため、ＰＷＭ信号の周波数を無限に高くすることはできない。通常ＰＷＭ信号の周波数は１０ＫＨｚ程度に設定され、このＰＷＭ信号の周波数に応じてフィルタ４のコイルＬ１  ，Ｌ２  、コンデンサＣ１  ，Ｃ２  及び抵抗Ｒ１  の定数が決定される。
【００３２】
コントローラ３´のＣＰＵ３ａは、出力電圧検出回路７とＡ／Ｄ変換器３ｄとを通して負荷接続端子５ｕ，５ｖ間の電圧の瞬時値を示す瞬時データＡＮ０を読み込む。
【００３３】
ＣＰＵ３ａは、上記のようにして読み込んだ実際の交流電圧の瞬時値を負荷接続端子間に得ようとする交流電圧の所望の瞬時値（マイクロコンピュータのＲＯＭに記憶されている。）と比較して、実際の交流電圧の瞬時値と所望の瞬時値との偏差を零にするように各スイッチタイミングにおけるスイッチ素子のオンオフのデューティ比を修正する。これにより、負荷接続端子間に所望の瞬時値を有する正弦波形の交流出力電圧を得る。
【００３４】
ＣＰＵ３ａはまた、負荷電流が許容値を超えて、負荷電流検出回路６の出力信号の大きさが制限値を超えたときに駆動信号出力回路３ｂに与えるＥ／Ｄ信号
（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）をＤＩＳＡＢＬＥにする。このとき駆動信号出力回路３ｂは、インバータ回路２の各スイッチ素子への駆動信号の供給を停止して、インバータ回路２の動作を停止させ、インバータ回路のスイッチ素子が過電流により破壊するのを防止する。
【００３５】
図４に示した従来のインバータ発電装置の交流出力電圧Ｖａ（平均値）と負荷電流Ｉａ（平均値）との関係を与える特性は図９のようになる。交流出力電圧Ｖａは無負荷時にＶａｏを示し、負荷電流が流れると僅かに低下するが、負荷電流がＩａｍａｘに達するまでの間は、交流出力電圧Ｖａがほぼ一定に保たれる。負荷電流がＩａｍａｘを超えると、直流電源部１´の出力電流が図８のＩＤｍａｘを超えて直流電源部１´の出力電圧が大きく低下するため、コントローラ３´では制御仕切れなくなって交流出力電圧Ｖａが低下し、その正弦波形を維持することができなくなる。
【００３６】
図１０は、直流電源部１´の出力電圧と負荷接続端子間に得られる交流出力電圧の波形との関係を示したもので、同図の曲線イは直流電源部１´の出力電圧が適正なとき（所望の交流出力電圧の波高値にほぼ等しいとき）の波形を示している。また図１０の曲線ロ及びハはそれぞれ直流電源部１´の出力電圧が適正な値よりも低いとき、及び高いときの波形を示している。
【００３７】
【発明が解決しようとする課題】
従来のインバータ発電装置のように、負荷接続端子間の電圧をコントローラ３´にフィードバックして、デューティ比を修正することにより負荷接続端子間に所望の大きさを有する交流電圧を得るようにした場合には、直流電源部１´の出力電圧の変動に対して、交流出力電圧の波形を維持することが難しく、直流電源部１´の出力電圧が必要とする交流出力電圧の波高値を下回る状態が生じたとき、及び直流電源部１´の出力電圧が必要とする交流出力電圧の波高値を超える状態が生じたときに、交流出力電圧の波形が歪むという問題があった。
【００３８】
本発明の目的は、交流出力電圧の波形を維持することができる直流電源部の出力電圧の許容変動範囲を従来よりも広くとることができるようにしたインバータ発電装置を提供することにある。
【００３９】
【課題を解決するための手段】
本発明が対象とするインバータ発電装置は、発電機を電源として直流電圧を出力する直流電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子と、前記負荷接続端子間に所望の波形の交流出力電圧を得るように前記インバータ回路のスイッチ素子を所定のデューティ比でオンオフ駆動するコントローラとを備えたものである。
【００４０】
本発明においては、上記直流電源部が出力する直流電圧ＶＤ  を検出する直流電圧検出回路が設けられ、負荷接続端子間に得る交流出力電圧の波高値を設定値に保つように直流電圧検出回路により検出された直流電圧の大きさに応じてスイッチ素子のオンオフのデューティ比を補正するデューティ比補正手段がコントローラに設けられる。
【００４１】
本発明の好ましい態様では、上記コントローラに、基準デューティ比演算手段と、補正係数演算手段と、実デューティ比演算手段と、駆動信号供給手段とが設けられる。
【００４２】
基準デューティ比演算手段は、インバータ回路からフィルタを通して得られる交流出力電圧の波形を所望の波形とするために必要なスイッチ素子のオンオフのデューティ比を基準デューティ比Ｄｏ  として演算する。
【００４３】
補正係数演算手段は、交流出力電圧の波高値を設定値ＶＡ  に等しくするために基準デューティ比に乗じる必要がある補正係数Ｋｖ  ＝ＶＡ  ／ＶＤ  を演算する。
【００４４】
実デューティ比演算手段は、基準デューティ比Ｄｏ  に補正係数Ｋｖ  を乗じて各スイッチタイミングにおけるスイッチ素子のオンオフの実デューティ比Ｄを演算する。
【００４５】
駆動信号供給手段は、実デューティ比演算手段により演算された実デューティ比Ｄでインバータ回路のスイッチ素子のオンオフ動作を行わせるようにインバータ回路の各スイッチ素子に駆動信号を与える。
【００４６】
上記のように構成すると、インバータ回路のスイッチ素子のオンオフのデューティ比を直流電源部の出力電圧に対して補正することができるため、交流出力電圧の正弦波形を維持することができる直流電源部の出力電圧の許容変動範囲を従来よりも広くとることができる。
【００４７】
【発明の実施の形態】
図１は、本発明が対象とするインバータ発電装置の構成例を示したもので、同図において、１は直流電源部、２はインバータ回路、３はインバータ回路２を制御するコントローラ、４はインバータ回路から得られる交流電圧から高調波成分を除去するフィルタ、５ｕ，５ｖは負荷接続端子、６は負荷電流検出回路、７は出力電圧検出回路である。
【００４８】
図１に示した発電装置で用いる直流電源部１は、内燃機関Ｅ／Ｇと、該内燃機関により駆動される磁石発電機Ｇと、ダイオードＤｕ  〜Ｄｗ  とＤｘ  〜Ｄｚ  とをブリッジ接続して構成した公知の全波整流器Ｒｅｃと、整流器Ｒｅｃの出力端子間に接続された電源コンデンサＣｄとからなっている。
【００４９】
このように、直流電源部１は、サイリスタを含まないダイオードブリッジ形の全波整流器Ｒｅｃを用いて発電機Ｇの出力を整流するように構成されているため、直流電源部１の出力電圧ＶＤ  対出力電流ＩＤ  特性は図２に示すようになり、発電機Ｇの交流出力を整流して得た直流電圧ＶＤ  がそのまま直流電源部１から出力される。
【００５０】
図示の例では、直流電源部１の出力電圧が、演算増幅器ＯＰ２  からなる直流電圧検出回路１０を通してコントローラ３に入力されている。
【００５１】
コントローラ３は、ＣＰＵ３ａを有するマイクロコンピュータと、ＣＰＵ３ａから与えられる指令に応じてインバータ回路２のスイッチ素子に駆動信号を与える駆動信号出力回路３ｂと、負荷電流検出回路６から与えられる負荷電流検出信号の大きさを設定値と比較して、負荷電流検出信号の大きさが設定値を超えたときに過電流検出信号を発生する比較器３ｃと、出力電圧検出回路７から与えられる出力電圧検出信号をデジタル信号に変換してＣＰＵ３ａに与えるＡ／Ｄ変換器３ｄと、直流電圧検出回路１０の出力をデジタル信号に変換してＣＰＵ３ａに与えるＡ／Ｄ変換器３ｅとを備えている。
【００５２】
その他、インバータ回路２、フィルタ４、出力電圧検出回路７等の構成は図４に示した従来の発電装置と同様である。
【００５３】
コントローラのＣＰＵ３ａは、マイクロコンピュータ内に設けられたＰＷＭ周期検出用カウンタが、ＰＷＭ周期Δｔに相当する所定個数のクロックパルスを計数する毎にスイッチタイミングを検出する。ＣＰＵ３ａは、各スイッチタイミングをサンプリングタイミングとして、負荷接続端子５ｕ，５ｖ間の電圧の瞬時値を示す瞬時データＡＮ０を出力電圧検出回路７とＡ／Ｄ変換器３ｄとを通して読み込むとともに、直流電源部１が出力する直流電圧のデータＡＮ１を直流電圧検出回路１０とＡ／Ｄ変換器３ｅとを通して読み込む。
【００５４】
ＣＰＵ３ａは、ｎ番目（ｎは０からＴ／Δｔまでの値をとる正の整数）のスイッチタイミングが検出される毎に、前記（１）式で与えられる基準デューティ比Ｄｏ  を演算する。この基準デューティ比Ｄｏ  は、（１）式を用いて実際に演算してもよく、予めＲＯＭに記憶させた基準デューティ比演算用マップ（ｎとＤＯ  との間の関係をテーブルの形で記憶したマップ）から読み出したデータに補間演算を施す等の方法（マップ演算）により行っても良い。このようにして基準デューティ比Ｄｏ  を演算する過程により基準デューティ比演算手段が実現される。
【００５５】
ＣＰＵ３ａはまた、直流電圧検出回路１０を通して検出された直流電源部１の出力電圧ＶＤ  とＲＯＭに記憶されている交流出力電圧の波高値ＶＡ  とから、交流出力電圧の波高値を設定値ＶＡ  に等しくするために基準デューティ比Ｄｏ  に乗じる必要がある補正係数Ｋｖ  ＝ＶＡ  ／ＶＤ  を演算し、この補正係数Ｋｖ  を基準デューティ比Ｄｏ  に乗じることにより実デューティ比Ｄを演算する。
【００５６】
上記補正係数を演算する過程により補正係数演算手段が実現され、基準デューティ比Ｄｏ  に補正係数Ｋｖ  を乗じる演算を行う過程により実デューティ比演算手段が実現される。
【００５７】
ＣＰＵ３ａは、予め定められたスイッチパターンで、かつ上記のようにして求められた実デューティ比Ｄで、各スイッチタイミングにおけるインバータ回路のスイッチ素子のオンオフ動作を行わせるように駆動指令信号を発生させて、該駆動指令信号を駆動信号出力回路３ｂに与える。駆動信号出力回路３ｂはＣＰＵ３ａから与えられた指令に応じてインバータ回路２の所定のスイッチ素子に駆動信号を与えて、インバータ回路の所定のスイッチ素子をオンオフさせる。インバータ回路のスイッチパターンは図７に示したものと同様である。
【００５８】
図１の発電装置では、演算された実デューティ比と予め定められたスイッチパターンとに応じてＣＰＵ３ａが駆動指令信号を発生する過程と、該駆動指令信号に応じてインバータ回路２に駆動信号を与える駆動信号出力回路３ｂとにより、駆動信号供給手段が構成される。
【００５９】
この例では、上記補正係数演算手段と、実デューティ比演算手段と、駆動信号供給手段とにより、交流出力電圧の波形を正弦波形とし、波高値を設定値に保つように直流電圧検出回路１０により検出された直流電圧の大きさに応じてインバータ回路のスイッチ素子のオンオフのデューティ比を補正するデューティ比補正手段が構成される。
【００６０】
図１に示した発電装置において、負荷電流検出回路６が過電流を検出した場合には、ＣＰＵ３ａが駆動信号出力回路３ｂに与えるＥ／Ｄ信号をＤＩＳＡＢＬＥの状態にしてインバータ回路２への駆動信号の供給を停止させる。図７に示した例では、図示のｔ１  のタイミングでＣＰＵ３ａに過電流検出信号が与えられて駆動信号の供給が停止している。
【００６１】
上記のように、直流電源部の出力電圧ＶＤ  と負荷接続端子間に得ようとする交流出力電圧の波高値ＶＡ  との比を補正係数Ｋｖ  として、該補正係数Ｋｖ  と基準デューティ比Ｄｏ  との積を実デューティ比Ｄとするようにすると、直流電源部の出力電圧の変動に対して交流出力電圧の波高値を設定値に保つようにインバータ回路のスイッチ素子のオンオフのデューティ比を補正することができるため、直流電源部の出力電圧を一定値に保つ制御を行わなくても、負荷接続端子間に所望の波高値を有する交流出力電圧を得ることができる。
【００６２】
例えば直流電源部１が図２に示すような出力特性を有していて、出力電流がＩＤｍａｘのときに直流電源部１が交流出力電圧の所望の波高値ＶＡ  に等しい直流電圧を出力するものとする。この場合、負荷電流がＩＤｍａｘに相当する大きさで、動作点がＰｒであれば、インバータ回路のスイッチ素子を基準デューティ比Ｄｏ  でオンオフさせることにより、所望の波高値にほぼ等しい交流出力電圧を得ることができる。この状態から負荷電流が減少して動作点がＰ１  に移行すると、直流電源部１の出力電圧がＶＢ  に上昇するため、インバータ回路のスイッチ素子を基準デューティ比でオンオフさせた場合には交流出力電圧の波高値がＶＢ  に相当する電圧まで上昇するが、本発明では、このとき実デューティ比をＤｏ  ×（ＶＡ  ／ＶＢ  ）に修正するので、所望の波高値ＶＡ  を有する交流出力電圧を得ることができる。また図２において、動作点がＰ２  に移行して、直流電源部１の出力電圧がＶｃ  （＜ＶＡ  ）に低下したときには、交流出力電圧の波高値がＶｃ  に相当する値まで低下するが、交流出力電圧の波形の瞬時値がＶｃ  以下の部分では、補正係数Ｋｖ  の増大により瞬時値が修正されるため、波形の歪みを抑制することができ、交流出力電圧の大きさ（平均値または実効値）が設定値から大きく減少するのを防ぐことができる。
【００６３】
図３は本発明に係わるインバータ発電装置の出力電圧（平均値）Ｖａと出力電流（平均値）Ｉａとの関係を与える特性を示したもので、同図の曲線イは従来の発電装置の特性を示している。同図においてＶａｏは無負荷時の交流出力電圧を示し、ΔＶａ  は許容される電圧変動を示している。従来の発電装置では、交流出力電圧の波形歪みを許容範囲に抑え、電圧変動ΔＶａ  を許容範囲内に収めるために、負荷電流をＩａｍａｘ（図２のＩＤｍａｘに相当する負荷電流）以下に制限する必要があった。負荷電流がＩａｍａｘを超えると、出力電圧の落ち込みが大きくなり、出力電圧の波形が大きく歪むため、Ｉａｍａｘを超える負荷電流は過電流として遮断する必要があった。
【００６４】
これに対し、本発明による場合には、直流電源部の出力電圧に対してインバータ回路のスイッチ素子のオンオフのデューティ比を補正することにより、図３の曲線ロに示すように、負荷電流がＩａｍａｘ´（＞Ｉａｍａｘ）に達するまで、電圧変動ΔＶａ  を許容範囲に保つことができ、出力電圧の波形歪みも許容範囲内に抑えることができるため、負荷電流の制限値をＩａｍａｘからＩａｍａｘ´まで増大させることができ、許容される負荷の範囲を拡大することができる。
【００６５】
上記の例では、基準デューティ比演算手段と、補正係数演算手段と、実デューティ比演算手段とを設けて、基準デューティ比Ｄｏ  の演算と、補正係数Ｋｖ  の演算と、実デューティ比Ｄの演算とを逐次行うようにしたが、実デューティ比Ｄを演算する際の変数は、直流電源部１の出力電圧ＶＤ  と、スイッチタイミングを示す番号ｎだけであり、Ｔ，Δｔ及びＶＡ  は一定であるので、直流電源部の出力電圧ＶＤ  とｎと実デューティ比Ｄとの関係を与える実デューティ比演算用の３次元マップを予め作成してＲＯＭ記憶させておくことにより、実デューティ比Ｄをマップ演算するようにすることもできる。
【００６６】
この場合には、直流電源部の出力電圧ＶＤ  の検出値とスイッチタイミングを示す数ｎとＲＯＭに記憶された実デューティ比演算用マップとを用いて実デューティ比を演算する過程により、実デューティ比演算手段が構成される。
【００６７】
上記のように構成すると、各スイッチタイミングにおけるインバータ回路のスイッチ素子のオンオフのデューティ比を直流電源部の出力電圧に対して補正することができるため、直流電源部の出力電圧を一定に制御する制御回路を設けることなく一定の波高値を有する正弦波交流電圧を得ることができる。従って、直流電源部の出力を制御する制御回路を省略して回路構成の簡素化を図ることができる。
【００６８】
しかしながら、本発明はこのように直流電源部の出力電圧を制御しない場合に限定されるものではなく、図４に示した例と同様に、出力電圧を一定に制御する制御回路Ｒｅｇを備えた直流電源部１´を用いる場合にも本発明を適用することができる。
特に発電機Ｇの出力特性の垂下特性が大きい場合に、直流電源部の出力電圧を一定に保つ制御と、直流電源部の出力電圧に応じてデューティ比を補正する制御とを併用すると効果的である。
【００６９】
上記の説明では、ＰＷＭ周期Δｔ毎に到来するスイッチタイミングでインバータ回路のスイッチ素子をオン状態にするとした。このようなタイミングでインバータ回路のスイッチ素子をオンオフ制御する場合、スイッチ素子の動作を示すタイミングチャートは図１１の（Ａ）のようになる。
【００７０】
しかしながら、本発明はこのようなタイミングでスイッチ素子をオンオフ駆動する場合に限定されるものではなく、例えば、図１１（Ｂ）に示すようにＰＷＭ周期毎に到来するタイミングでインバータ回路のスイッチ素子がオフ状態になるように制御するようにしてもよく、図１１（Ｃ）に示すように、ＰＷＭ周期Δｔ毎に到来するタイミングがスイッチ素子のオン期間の中心に一致するように制御するようにしてもよい。この場合もスイッチ素子のオンオフのデューティ比はΔｔｏｎ／Δｔとなる。
【００７１】
また図１１（Ｄ）に示すように、ＰＷＭ周期ΔがΔｔ１  ，Δｔ２  ，…Δｔｉ  ，…のように変化する場合にも本発明を適用することができる。この場合、コントローラは、スイッチ素子のオンオフのデューティ比Δｔｏｎ１  ／Δｔ１  ，Δｔｏｎ２  ／Δｔ２  ，…，Δｔｏｎｉ  ／Δｔｉ  ，…のそれぞれに補正をかけることになる。
【００７２】
上記の例では、負荷接続端子間に得る交流電圧の波形を正弦波形としたが、鋸歯状波（三角波）や、矩形波状の交流電圧を得る場合にも本発明を適用することができる。
【００７３】
上記の例では、マイクロコンピュータを用いて、インバータ回路のスイッチ素子のオンオフ制御をデジタル的に行っているが、アナログ回路を用いてインバータ回路のスイッチ素子を所定のデューティ比でオンオフ制御する場合にも本発明を適用することができる。
【００７４】
上記の例では、インバータ回路のスイッチ素子としてＦＥＴを用いているが、該スイッチ素子はオンオフ制御が可能なものであればよく、バイポーラトランジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）等のスイッチ素子を用いてインバータ回路を構成してもよい。
【００７５】
上記の例では、単相交流出力を得るようにインバータ回路２を構成しているが、３相交流出力を得るインバータ回路を用いる場合にも本発明を適用することができる。周知のように、３相交流出力を得るインバータ発電装置では、スイッチ素子を３相ブリッジ接続した構成を有するスイッチ回路を備えたインバータ回路が用いられる。一般に本発明は、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより直流電源部が出力する直流電圧を交流電圧に変換するインバータ回路を用いるインバータ発電装置に適用することができる。
【００７６】
【発明の効果】
以上のように、本発明によれば、インバータ回路のスイッチ素子のオンオフのデューティ比を直流電源部の出力電圧に対して補正するようにしたので、交流出力電圧の波形歪みを許容範囲内に抑え、負荷電流に対する出力電圧の変動を許容範囲に抑えることができる直流電源部の出力電圧の変動範囲を従来よりも広くとって、従来よりも広範囲の負荷を駆動することができるという利点が得られる。
【図面の簡単な説明】
【図１】本発明に係わるインバータ発電装置の構成例を示した回路図である。
【図２】図１に示した発電装置の直流電源部の出力電圧対出力電流特性の一例を示した線図である。
【図３】本発明に係わる発電装置の出力電圧対出力電流特性を従来の発電装置の出力電圧対出力電流特性と比較して示した線図である。
【図４】従来のインバータ発電装置の構成を示した構成図である。
【図５】本発明が対象とする発電装置において、基準電圧を正弦波形とする場合の内部割込みタイミングとＰＷＭ信号のデューティ比との関係を示した波形図である。
【図６】インバータ発電装置のインバータ回路から得られる交流電圧の波形の一例を示した波形図である。
【図７】本発明が対象とするインバータ発電装置のインバータ回路のスイッチ素子のオンオフパターンの一例を示したタイミングチャートである。
【図８】図４に示したインバータ発電装置における直流電源部の出力電圧対出力電流特性を示した線図である。
【図９】従来のインバータ発電装置の出力電圧対出力電圧特性を示した線図である。
【図１０】本発明が対象とするインバータ発電装置の交流出力電圧の波形と直流電源部の出力電圧の大きさとの関係を示した波形図である。
【図１１】インバータ回路のスイッチ素子をオンオフ駆動するタイミングの種々の変形例を示したタイミングチャートである。
【符号の説明】
１…直流電源部、２…インバータ回路、３…コントローラ、４…フィルタ、５ｕ，５ｖ…負荷接続端子、６…負荷電流検出回路、７…出力電圧検出回路、８…コネクタ、９…負荷、１０…直流電圧検出回路、Ｅ／Ｇ…内燃機関、Ｇ…交流発電機、Ｒｅｃ…整流器、Ｆｕ，Ｆｖ，Ｆｘ，Ｆｙ…スイッチ素子（ＭＯＳＦＥＴ）。
【図１】
0003598936.tif 000002
【図２】
0003598936.tif 000003
【図３】
0003598936.tif 000004
【図４】
0003598936.tif 000005
【図５】
0003598936.tif 000006
【図６】
0003598936.tif 000007
【図７】
0003598936.tif 000008
【図８】
0003598936.tif 000009
【図９】
0003598936.tif 000010
【図１０】
0003598936.tif 000011
【図１１】
0003598936.tif 000012