(57)【特許請求の範囲】
【請求項１】
アドレス放電を起こす走査電極とアドレス電極を備えたプラズマディスプレイパネルにおいて、
前記アドレス電極は、放電セルの内側に複数本形成され、その中の何れか１本のアドレス電極は、上下に隣接した放電セルに共有されるように形成することを特徴とするプラズマディスプレイパネル。
【請求項２】
前記アドレス電極は、前記放電セルの内側に２つ形成され、その中の何れか１本のアドレス電極は、上下に隣接した放電セルに共有されることを特徴とする請求項１記載のプラズマディスプレイパネル。
【請求項３】
前記アドレス電極は、前記放電セルの内側にプライミング放電を起こした走査電極でない他の走査電極のスキャンパルスと同期されて放電セルの内側に壁電荷を形成することを特徴とする請求項２記載のプラズマディスプレイパネル。
【請求項４】
前記放電セルはデルタ型に配置され、夫々赤（Ｒ）、緑（Ｇ）及び青色（Ｂ）の蛍光体が塗布されることを特徴とする請求項３記載のプラズマディスプレイパネル。
【請求項５】
デルタ型隔壁及びそのデルタ型隔壁により形成された放電空間と対応される部分で前記アドレス電極の幅が広く形成され、その以外の領域では前記アドレス電極の幅が狭く形成されることを特徴とする請求項１記載のプラズマディスプレイパネル。
【請求項６】
前記上下に隣接した放電セルは、所定位置だけ相互にずれるように配置されるデルタ型隔壁を備えていることを特徴とする請求項１記載のプラズマディスプレイパネル。
【請求項７】
前記デルタ型隔壁は、
前記走査電極と平行に形成される第１隔壁と、
前記放電セルを相互隔離するために前記各第１隔壁と交差する方向に第１壁どうしを連結するように形成された第２隔壁とを含むことを特徴とする請求項６記載のプラズマディスプレイパネル。
【請求項８】
前記第２隔壁は、前記放電セルを相互隔離するために前記各第１隔壁と交差する方向に形成され、前記放電セルの横幅の寸法に該当する前記第１隔壁の長さの１／３でずれるように形成されることを特徴とする請求項７記載のプラズマディスプレイパネル。
【請求項９】
アドレス放電を起こす走査電極とアドレス電極を備え、前記アドレス電極は、放電セルの内側に複数本形成され、その中の何れか１本のアドレス電極は、上下に隣接した放電セルに共有されるように形成したプラズマディスプレイパネルにおいて、
放電セルをリセットするリセット放電及び前記放電セルの内面に壁電荷を形成して放電セルを選択するアドレス放電を行わせるプラズマディスプレイパネルの駆動方法であって、
前記アドレス放電を実施する前に、所定時間の間、前記上下に隣接した放電セルに同時にアドレス電圧を供給してプライミング放電を起こさせることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記プライミング放電は、走査電極中、隣接した前記放電セルと共有される走査電極とアドレス電極との間で放電を起こさせることを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記アドレス放電は、前記プライミング放電後に、前記放電セルの内側にプライミング放電を起こした走査電極でない他の走査電極のスキャンパルスと同期させて、アドレス電極にデータパルスを印加して放電セルの内面に壁電荷を形成させることを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記アドレス放電に使われるアドレス電極は、前記放電セルの内側に複数本設置されたアドレス電極中の、隣接された放電セルに共有されてアドレス放電が起こる前に予めプライミング放電が生じた電極以外の電極であることを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記アドレス放電に使われるアドレス電極は、前記放電セルの内側に２本設置されたアドレス電極中の、隣接された放電セルに共有されてアドレス放電が起こる前に予めプライミング放電が生じた電極以外の電極であることを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記プライミング放電は、ｎ＝３ｋ（ｋは、１以上の自然数）の条件を満足する走査電極ラインとｍ＝３ｋ（ｋは、１以上の自然数）の条件を満足するアドレス電極間で起こることを特徴とする請求項１３記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記プライミング放電は、ｎ＝３ｋ＋１（ｋは、０以上の自然数）の条件を満足する各走査電極ラインとｍ＝３ｋ＋２（ｋは、０以上の自然数）の条件を満足する各アドレス電極間で起こることを特徴とする請求項１３記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記プライミング放電は、ｎ＝３ｋ＋２（ｋは、０以上の自然数）の条件を満足する各走査電極ラインとｍ＝３ｋ＋１（ｋは、０以上の自然数）の条件を満足する各アドレス電極間で起こることを特徴とする請求項１３記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルに係るもので、詳しくは、上下放電セルを同時に共有するアドレス電極にプライミング放電を起こさせることで、効率的にアドレス放電を行わせることができるプラズマディスプレイパネル及びその駆動方法に関するものである。なお、上下などの方向は説明の便宜のためであり実際の方向を意味するものではない。
【０００２】
【従来の技術】
１般に、情報処理システムの発展及び普及の増加することに随伴して、視覚情報伝達手段としてディスプレイ装置の重要性が増大している。
【０００３】
従来の１般的なディスプレイ装置であるＣＲＴは容積が大きくて、地磁気によって映像に歪みが発生するという問題を有していた。最近の各種ディスプレイ装置は、画面の大型化、平面化、高輝度及び高効率を目標としている。従って、各種フラットパネル・ディスプレイ装置に対する研究が活発に進められている。このフラットパネル・ディスプレイ装置としては、液晶表示装置（ＬＣＤ）や電界放出表示装置（ＦＥＤ）、プラズマ表示装置（ＰＤＰ）などが開発されている。
【０００４】
ＰＤＰは、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ及びＨｅ＋Ｎｅ＋Ｘｅ等の不活性混合ガスの放電時に発生する紫外線により蛍光体を発光さて、文字又はグラフィックからなる画像を表示するようになっている。このＰＤＰは、薄膜化及び大型化が容易であると共に、構造が単純であるので、製作が容易で、且つ他のフラットパネル・ディスプレイ装置に比べて輝度及び発光効率が高いという長所を有する。このような各長所によって、ＰＤＰに対する研究が活発に行われている。特に、３電極交流面放電型ＰＤＰは、放電時に誘電体に壁電荷を蓄積するようにしているので、放電により発生するスパッタリングから各電極を保護することができ、低電圧駆動及び長寿命という長所を有する。
【０００５】
従来の３電極交流面放電型プラズマディスプレイパネルの放電セルは、図３に示したように、上部基板１０に形成される維持電極対１２Ｙ、１２Ｚと、下部基板１８に形成されるアドレス電極１２Ｘとの３つの電極を備えていた。
【０００６】
維持電極対１２Ｙ、１２Ｚは、走査電極１２Ｙと維持電極１２Ｚとを対として構成される。これらの維持電極対１２Ｙ、１２Ｚは、周知のように透明電極１２ａとバス電極１２ｂで構成させている。
【０００７】
維持電極対１２Ｙ、１２Ｚが形成された上部基板１０には、上部誘電体層１４とその上に保護膜１６が形成される。この上部誘電体層１４はプラズマ放電時に発生した壁電荷を蓄積させるためのものである。保護膜は、プラズマ放電時のスパッタリングにより上部誘電体層１４が損傷するのを防止すると共に、２次電子の放出効率を向上させる役割を果たしている。保護膜１６としては、通常、酸化マグネシウム（ＭｇＯ）が利用される。
【０００８】
アドレス電極１２Ｘが形成された下部基板１８には、壁電荷蓄積のための下部誘電体層２２が形成される。その下部誘電体層２２の上に隔壁２４が所定の間隔で形成される。下部誘電体層２２と隔壁２４の表面には蛍光体２０が塗布されている。隔壁２４は、プラズマ放電時に生成された紫外線や可視光線が隣接した放電セルに漏れるのを防止するためのものである。蛍光体２０は、プラズマ放電時に発生した紫外線により励起されて赤、緑又は青色の何れかの可視光線を発生する。各上部／下部基板１０、１８と隔壁２４間に形成された放電空間には、ガス放電のための不活性ガスが注入される。
【０００９】
このようなＰＤＰの隔壁２４はストライプ形態の隔壁構造として形成される。このストライプ形態の隔壁構造は、放電ガスの排気が容易であるが、蛍光体２０の塗布面積が少なく輝度が低下するという短所を有している。
【００１０】
このようなストライプ形態の隔壁が有する問題点を解決するため、デルタ型隔壁構造が提案された。
【００１１】
従来のデルタ型隔壁を有するプラズマディスプレイパネルは、図４に示したように、所定の間隔で平行に配置した第１隔壁３６と、上下の第１隔壁を連結するようにこれらにほぼ直角に配置した第２隔壁３８とで形成されている。第２隔壁３８は所定の間隔で配置するが、上下の第１隔壁３６で形成されている空間の上下に隣接するもので互い違いになるように配置する。したがって、第１隔壁３６と第２隔壁３８とで形成される隔壁４２でほぼ長方形の空間が所定間隔で、且つ上下のものがその半分の長さだけずらしたような状態で形成された形になる。このデルタ型隔壁４２により赤、緑及び青色を表示する各サブピクセルが三角状に配置される。
【００１２】
このように配置された隔壁４２に対して維持電極対は、一方の第１隔壁３６に沿って第１バス電極３２Ｙが延び、それに隣接した他方の第１隔壁に沿って第２バス電極３２Ｚが延びるようにそれぞれのバス電極を配置し、第１バス電極３２Ｙから長方形内に伸び出した第１透明電極３４Ｙと、第２バス電極３２Ｚから同様に第１透明電極３４Ｙに向かって伸び出した第２透明電極３４Ｚとで形成されている。それぞれの透明電極は隔壁４２で形成される長方形のほぼ中間部で所定の幅で伸び出している。第１透明電極３４Ｙと第１バス電極３２Ｙは、走査電極として利用され、第２透明電極３４Ｚと第２バス電極３２Ｚは、維持電極として利用される。
【００１３】
図４に図示されたデルタ型隔壁４２を有するプラズマディスプレイパネルのアドレス電極３０の構造は、図５に示したように、いずれかの第２隔壁３８に沿ってほぼその幅で配置し、デルタ型隔壁４２により形成された長方形すなわち放電空間に対応する部分でアドレス電極３０の幅が広く形成３０Ａされている。アドレス電極３０の幅の狭いところは、デルタ型隔壁４２の下に配置され、隣接するセルとの漏れを防止するようにしている。
【００１４】
従来の３電極交流面放電型プラズマディスプレイ５０の放電セル５１は、図６に示したように、ｍ×ｎ個の各放電セル５１が走査電極ライン（Ｙ１〜Ｙｍ）と維持電極ライン（Ｚ１〜Ｚｍ）の対とアドレス電極ライン（Ｘ１〜Ｘｎ）とが交差する箇所にマトリックス状に配置されている。これらのセルを放電発光させるための駆動装置は、走査電極ライン（Ｙ１〜Ｙｍ）を駆動するための走査／サステイン駆動部５２と、維持電極ライン（Ｚ１〜Ｚｍ）を駆動するための共通サステイン駆動部５４と、奇数番目の各アドレス電極ライン（Ｘ１、Ｘ３、…、Ｘｎ−３、Ｘｎ−１）を駆動するための第１アドレス駆動部５６Ａと、偶数番目の各アドレス電極ライン（Ｘ２、Ｘ４、…、Ｘｎ−２、Ｘｎ）を駆動するための第２アドレス駆動部５６Ｂとからなる。
【００１５】
走査／サステイン駆動部５２は、アドレス放電時には各走査電極ライン（Ｙ１〜Ｙｍ）にスキャンパルスを順次供給し、維持放電時には、各走査電極ライン（Ｙ１〜Ｙｍ）に共通にサステインパルスを供給する。又、共通サステイン駆動部５４は、維持放電時に全ての維持電極ライン（Ｚ１〜Ｚｍ）にサステインパルスを供給する。
【００１６】
第１及び第２アドレス駆動部５６Ａ、５６Ｂは、スキャンパルスと同期してデータパルスを各アドレス電極ライン（Ｘ１〜Ｘｎ）に供給する。その際、第１アドレス駆動部５６Ａは、奇数番目の各アドレス電極ライン（Ｘ１、Ｘ３、…、Ｘｎ−３、Ｘｎ−１）にデータパルスを供給し、第２アドレス駆動部５６Ｂは、偶数番目の各アドレス電極ライン（Ｘ２、Ｘ４、…、Ｘｎ−２、Ｘｎ）にデータパルスを供給する。
【００１７】
次に放電発光について説明する。従来のプラズマディスプレイパネルは、図７に示したように、画像の階調を表示するため、１つのフレームを放電回数が異なる複数のサブフィールドに分割して駆動している。そして、各サブフィールドは、放電を均１に起こすための（即ち、全セルの壁電荷を均１にするための）リセット期間、放電セルを選択するための（即ち、特定位置のセルの内側に壁電荷を形成するための）アドレス期間及び放電回数によって階調を表現するサステイン期間に分けられる。
【００１８】
例えば、２５６階調で画像を表示しようとする場合に、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）（「１ＴＶフィールド」とも称する）は、図７に示したように、８つの各サブフィールド（即ち、ＳＦ１〜ＳＦ８）に分けられると共に、８つの各サブフィールド（ＳＦ１〜ＳＦ８）は、リセット期間、アドレス期間及びサステイン期間にさらに分けられる。この時、各サブフィールドのリセット期間及びアドレス期間は、各サブフィールド毎に同じであるのに対して、サステイン期間は、各サブフィールドはそれぞれ２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で変化する。
【００１９】
従来のプラズマディスプレイパネルの１つのサブフィールドは、図８に示したように、全画面をリセットするリセット期間、全画面を順次方式によりスキャンしながらデータを記入するアドレス期間、データが記入された各セルの発光状態を維持させるサステイン期間及びサステイン放電を消去させる消去期間に分けられる。
【００２０】
これを詳しく説明すると、以下の通りである。
先ず、リセット期間には、各走査電極ライン（Ｙ１〜Ｙｍ）にリセット波形（ＲＰ）が供給される。各第１電極ライン（Ｙ１〜Ｙｍ）にリセット波形（ＲＰ）が供給されると、各走査電極ライン（Ｙ１〜Ｙｍ）と各維持電極ライン（Ｚ１〜Ｚｍ）との間にリセット放電が発生して放電セルがリセットされる。
【００２１】
アドレス期間には、各走査電極ライン（Ｙ１〜Ｙｍ）にスキャンパルスＳＰが順次印加される。各アドレス電極ライン（Ｘ１〜Ｘｎ）には、スキャンパルスＳＰに同期したデータパルスＤＰが印加される。この時、データパルスＤＰとスキャンパルスＳＰが印加された各放電セルでアドレス放電が起こる。
【００２２】
サステイン期間には、各走査電極ライン（Ｙ１〜Ｙｍ）と各維持電極ライン（Ｚ１〜Ｚｍ）にそれぞれ第１と第２サステインパルスＳＵＳＰｙ、ＳＵＳＰｚが供給される。これにより、アドレス放電が発生した各放電セルでは、サステイン放電が発生する。
【００２３】
消去期間には、各維持電極ライン（Ｚ１〜Ｚｍ）に消去パルスＥＰが供給される。各維持電極ライン（Ｚ１〜Ｚｍ）に消去パルスＥＰが供給されると、サステイン放電が消去される。
【００２４】
【発明が解決しようとする課題】
このような従来のプラズマディスプレイパネルの駆動方法においては、プラズマ放電を安定的に維持させるため、走査電極と維持電極の長さをある程度適正水準に維持しなければならないが、従来のものは各走査電極ライン（Ｙ１〜Ｙｍ）と各維持電極ライン（Ｚ１〜Ｚｍ）の長さが短いため、効果的な放電を起こし得ないという不都合な点があった。
【００２５】
即ち、ＰＤＰの解像度が向上するほど、放電セルの大きさが小さくなり、デルタ型隔壁を備えた放電セルは、左右より上下の長さが短くなることで、アドレス電極と直交する方向に対向する各走査電極ライン（Ｙ１〜Ｙｍ）と各維持電極ライン（Ｚ１〜Ｚｍ）間の放電パスが短くなるため、ＰＤＰパネルの解像度が解像度が向上されるほど、駆動電圧は上昇するが、輝度が低下するという不都合な点があった。
【００２６】
又、ＰＤＰパネルの解像度が向上するほど、各走査及び維持電極ラインの数が増加して各ラインを走査するための走査時間が短くなるため、アドレス放電のミスライティング又は誤放電現象が発生するという不都合な点があった。
【００２７】
本発明は、このような従来の課題に鑑みてなされたもので、アドレス放電のミスライティングや誤放電を防止し、アドレス放電に必要なアドレス電圧を低減できるようにすることを目的とする。
【００２８】
【課題を解決するための手段】
このような目的を達成する本発明に係るプラズマディスプレイパネルは、アドレス電極を１つの放電セルの内に複数本設置し、その中の何れか１本のアドレス電極は上下に隣接した放電セルに共有されるように形成することを特徴とする。
【００２９】
又、本発明に係るプラズマディスプレイパネルの駆動方法は、アドレス放電を実施する前に、所定時間の間、上下に隣接した放電セルに同時にアドレス電圧を供給してプライミング放電を起こす段階を備えていることを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明独特のアドレス電極を有するプラズマディスプレイパネルの実施形態は、図１に示したように、上部基板にアドレス電極（Ｄ１〜Ｄｍ）と交差する方向に形成された走査電極（Ｙ１〜Ｙｎ）と維持電極（Ｚ１〜Ｚｎ）が交互に所定の間隔で平行に配置されている。各走査電極（Ｙ１〜Ｙｎ）には、パネル走査のためのスキャンパルス及び放電維持のためのサステインパルスが供給され、各維持電極（Ｚ１〜Ｚｎ）には、サステインパルスが供給される。
【００３１】
プラズマディスプレイパネルの下部基板には後述のようにアドレス電極が配置され、その上に従来同様下部誘電体が形成されている。さらにその上に、第１隔壁５０ａと第２隔壁５０ｂとで形成される隔壁５０が形成されている。この第１隔壁５０ａは従来のデルタ形隔壁と同様に一定の間隔で直線状に延びている。第２隔壁５０ｂが従来のものと同様に隣接する第１隔壁５０ａどうしを連結するが、従来のものと異なり、双方の隔壁で形成される長方形の横方向（図面上）の長さの約１／３の箇所に形成する。すなわち、第１と第２の隔壁で形成される長方形が１／３ずれて配置された形状に隔壁５０が形成される。
【００３２】
このように形成させた隔壁５０の下側にアドレス電極（Ｄ１〜Ｄｍ）が配置されているわけであるが、本実施形態では第２隔壁を直線状に連結するように配置する。すなわち、アドレス電極（Ｄ１〜Ｄｍ）は、１つの放電空間内に２本通ることになる。その両側の第２隔壁５０ｂの下にも配置されているのはいうまでもない。第２隔壁５０ｂが放電空間の片側１／３の位置にあり、これらを連結するようにアドレス電極（Ｄ１〜Ｄｍ）が配置されるので、その中の何れか１本のアドレス電極が上下に隣接した放電セルに共有されることになる。もちろん、１つのセルの内側にアドレス電極が３本以上通るようにしてもよい。その場合第２隔壁の位置もそれに応じて異なってくる。
【００３３】
このように上下に隣接している放電セルに共有されたアドレス電極には、アドレス期間の直ぐ前の所定時間の間、プライミング電圧が印加されることで、プライミング放電を起こす。そして、共有されない残りのアドレス電極には、アドレス期間の間にアドレス電圧を印加してアドレス放電を起こさせる。
【００３４】
以下、上記したプライミング放電及びアドレス放電について説明する。
第１走査電極Ｙ１にスキャンパルスが供給される場合には、その第１走査電極Ｙ１を基準にしてその両側、すなわち上下の放電セルに共有される第２、５、８、…アドレス電極（Ｄ２、Ｄ５、Ｄ８、…）は、アドレス放電の前に起こるプライミング放電に使われると共に、第１走査電極Ｙ１を基準に上方側に位置して共有されない第１、４、７…アドレス電極（Ｄ１、Ｄ４、Ｄ７、…）は、上部放電セルのアドレス放電を起こすのに使われ、第１走査電極Ｙ１を基準に下方側に位置して共有されない第３、６、９…アドレス電極（Ｄ３、Ｄ６、Ｄ９、…）は、下部放電セルのアドレス放電を起こすのに使われる。
【００３５】
上記のように、デルタ型隔壁５０は、走査及び維持電極と平行に形成された第１隔壁５０ａと、第１隔壁５０ａと上下に連結されるように該第１隔壁５０ａと交差する方向に形成された第２隔壁５０ｂとからなり、第２隔壁５０ｂは、放電セルの内側で第１隔壁５０ａの横の長さの１／３の位置に形成される。したがって、放電セルの内側に形成された２つのアドレス電極（例えば、Ｄ１及びＤ２）中、１つＤ２が上下隣接セルで共有されることになる。放電セルを構成する赤、緑及び青色（Ｒ、Ｇ、Ｂ）の各サブピクセルは、デルタ型隔壁５０により三角状に配置される。
【００３６】
他の実施形態としては、２つのアドレス電極の面積が異なるようにアドレス電極を構成することができる。例えば、アドレス電極は、デルタ型隔壁により備えられた放電空間と対応される部分でアドレス電極幅が広く形成され、その以外の領域ではアドレス電極幅を狭く形成することもできる。
【００３７】
上記した本実施形態に係るアドレス期間の間に供給されるプラズマディスプレイパネルの駆動波形を図２に示す。各走査電極ライン（Ｙ１〜Ｙｎ）が選択される時間よりプライミング時間ｔ１だけ先にスキャンパルスが各走査電極ライン（Ｙ１〜Ｙｎ）に供給される。このアドレス放電の前のプライミング時間ｔ１の間にプライミング放電が発生する。プライミング放電は、各走査電極ライン（Ｙ１〜Ｙｎ）中、上下隣接セルと共有される各走査電極と各アドレス電極（Ｄ１〜Ｄｍ）間で起こる。
【００３８】
各走査電極ライン（Ｙ１〜Ｙｎ）中、ｎ＝３ｋ（ｋは、１以上の自然数）を満足する各走査電極ラインは、各アドレス電極（Ｄ１〜Ｄｍ）中、ｍ＝３ｋ（ｋは、１以上の自然数）を満足する各アドレス電極とプライミング放電を起こす。又、各走査電極ライン（Ｙ１〜Ｙｎ）中、ｎ＝３ｋ＋１（ｋは、０以上の自然数）を満足する各走査電極ラインは、各アドレス電極（Ｄ１〜Ｄｍ）中、ｍ＝３ｋ＋２（ｋは、０以上の自然数）を満足する各アドレス電極とプライミング放電を起こす。同様に、各走査電極ライン（Ｙ１〜Ｙｎ）中、ｎ＝３ｋ＋２（ｋは、０以上の自然数）を満足する各走査電極ラインは、各アドレス電極（Ｄ１〜Ｄｍ）中、ｍ＝３ｋ＋１（ｋは、０以上の自然数）を満足する各アドレス電極とプライミング放電を起こす。
【００３９】
例えば、プライミング放電は、第１走査電極Ｙ１が選択される場合には、第２、５、８…アドレス電極（Ｄ２、Ｄ５、Ｄ８、…）と、第２走査電極Ｙ２が選択される場合には、第１、４、７…アドレス電極（Ｄ１、Ｄ４、Ｄ７、…）と放電を起こす。
【００４０】
一方、アドレス放電は、放電セルの内側にあり、プライミング放電を起こした走査電極でない他の走査電極のスキャンパルスと同期されるようにデータパルスを各アドレス電極ラインに印加してアドレス放電を起こさせる。この時、アドレス放電を維持させるため、第２時間ｔ２の間、各アドレス電極にアドレス電圧を供給する。第２時間ｔ２が短くなると、ミスライティングされることがあり、反面、長すぎると、各アドレス電極が誤放電を起こすことがあるため、アドレス電圧が供給される第２時間ｔ２を適切に設定してアドレス放電を起こさせる。本実施形態に係るプライミング時間ｔ１及びアドレス電圧を維持させるための時間ｔ２は、通常、１００〜５００ｎｓｅｃの範囲で選択する。従って、アドレス放電時に必要な時間を短縮させると共に、アドレス放電時にミスライティングされるか、又は誤放電される確率を低減させる。又、予めプライミング放電を起こすことで、アドレス放電に必要なアドレス電圧を低減することができる。
【００４１】
【発明の効果】
以上説明したように、本発明に係るプラズマディスプレイパネル及びその駆動方法においては、アドレス電極を各放電セルの内側に複数本設置して、その中の何れか１本のアドレス電極を上下に隣接した放電セルに共有されるように構成することで、アドレス放電を実施する前にプライミング放電を起こさせることができるため、アドレス放電のミスライティング及び誤放電を防止し、アドレス放電に必要なアドレス電圧を低減し得るという効果がある。
【図面の簡単な説明】
【図１】本発明実施形態に係るアドレス電極を包含するプラズマディスプレイパネルの発明を示した平面図である。
【図２】本発明実施形態に係るアドレス期間の間に供給されるプラズマディスプレイパネルの駆動波形図である。
【図３】従来の３電極交流面放電型プラズマディスプレイパネルの放電セルを示した断面図である。
【図４】従来のデルタ型隔壁を有するプラズマディスプレイパネルを示した平面図である。
【図５】図４に図示された従来のデルタ型隔壁を有するプラズマディスプレイパネルのアドレス電極構造を示した例示図である。
【図６】従来の３電極交流面放電型プラズマディスプレイの駆動装置を示した例示図である。
【図７】従来のプラズマディスプレイパネルの１つのフレームを示した例示図である。
【図８】従来のプラズマディスプレイパネルの１つのサブフィールドに供給される駆動波形を示した図である。
【符号の説明】
１０：上部基板      １２ａ：バス電極
１２ｂ：透明電極    １２Ｘ、３０：アドレス電極
１２Ｙ：走査電極    １２Ｚ：維持電極
１４：上部誘電体層    １６：保護膜
１８：下部基板      ２０：蛍光体
２２：下部誘電体層    ２４、４２：隔壁
３２Ｙ：第１バス電極    ３２Ｚ：第２バス電極
３４Ｙ：第１透明電極    ３４Ｚ：第２透明電極
３６：第１隔壁      ３８：第２隔壁
５０：プラズマディスプレイパネル  ５２：走査／サステイン駆動部
５４：共通サステイン駆動部    ５６Ａ：第１アドレス駆動部
５６Ｂ：第２アドレス駆動部
【図１】
0003594953.tif 000002
【図２】
0003594953.tif 000003
【図３】
0003594953.tif 000004
【図４】
0003594953.tif 000005
【図５】
0003594953.tif 000006
【図６】
0003594953.tif 000007
【図７】
0003594953.tif 000008
【図８】
0003594953.tif 000009