(57)【特許請求の範囲】
【請求項１】
単一の配線基板上に、複数のＤＣ−ＤＣコンバータと複数の集積回路とが搭載され、
前記配線基板上に、前記複数のＤＣ−ＤＣコンバータのうちから選択されたＤＣ−ＤＣコンバータの出力端子を並列接続してそれら並列接続したＤＣ−ＤＣコンバータの出力電圧を出力する第１のスイッチ手段と、前記複数の集積回路のうちから選択された集積回路の電源入力端子を並列接続するとともにそれら並列接続した電源入力端子に前記第１のスイッチ手段から出力された出力電圧を供給する第２のスイッチ手段とが設けられた、
ことを特徴とする電子回路基板。
【請求項２】
前記配線基板上に複数の第１のランドが設けられ、前記各ＤＣ−ＤＣコンバータの出力端子にはそれぞれ前記第１のランドが接続され、前記第１ランド間がランド配線によって接続可能に構成され、前記第１のスイッチ手段による前記ＤＣ−ＤＣコンバータの出力端子の並列接続は前記選択されたＤＣ−ＤＣコンバータの出力端子の前記第１ランド間をランド配線によって接続することによってなされることを特徴とする請求項１記載の電子回路基板。
【請求項３】
前記配線基板上に複数の第２のランドが設けられ、前記各集積回路の電源入力端子にはそれぞれ前記第２のランドが接続され、前記第２のランドとの間にランド配線がなされることによって接続可能な共通線が設けられ、前記第２のスイッチ手段による前記集積回路の電源入力端子の並列接続は前記選択された集積回路の電源入力端子の前記第２ランドと前記共通線の間をランド配線によって接続することによってなされることを特徴とする請求項２記載の電子回路基板。
【請求項４】
前記第１のスイッチ手段から出力された出力電圧は前記共通線に入力されるように構成され、前記第２のスイッチ手段による並列接続された電源入力端子への出力電圧の供給は前記共通線を介して行なわれることを特徴とする請求項３記載の電子回路基板。
【請求項５】
前記第１のランドと前記第２のランドとの間がランド配線によって接続可能に構成されていることを特徴とする請求項３記載の電子回路基板。
【請求項６】
前記複数のＤＣ−ＤＣコンバータは小型かつ薄型に構成され、前記複数のＤＣ−ＤＣコンバータを前記配線基板上に高密度に配置することで配線スペースを確保して配線を太くするとともに配線長を短くしたことを特徴とする請求項１記載の電子回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板上にＤＣ−ＤＣコンバータと集積回路がそれぞれ複数個搭載された電子回路基板に関し、特に集積回路のＤＣ−ＤＣコンバータに対する接続切換が可能な電子回路基板に関する。
【０００２】
【従来の技術】
図６は、この種の電子回路基板の一例を示す配線図である。プリント配線基板１００上には、３個のＤＣ−ＤＣコンバータと３種類の集積回路（FPGA,DSP,G/A）が搭載されている。電源部から電圧−４８Ｖが各ＤＣ−ＤＣコンバータ（１０１〜１０３）へ入力される。
【０００３】
ＤＣ−ＤＣコンバータ１０１では、各ＦＰＧＡ（６１１〜６１４）で使用される電圧＋３.３Ｖに変換をして出力する。ＤＣ−ＤＣコンバータ１０２では、各ＤＳＰ（６２１〜６２３）で使用される電圧＋３.３Ｖに変換をして出力する。ＤＣ−ＤＣコンバータ１０３では、Ｇ／Ａ（６３１〜６３２）で使用される電圧＋１.８Ｖに変換をして出力する。
【０００４】
ＦＰＧＡ（６１１〜６１４）とＤＳＰ（６２１〜６２３）は同じ＋３.３Ｖ電圧を用いているが、別々のＤＣ−ＤＣコンバータ１０１,１０２に振り分けて給電している。つまり、各ＤＣ−ＤＣコンバータ（１０１〜１０３）には同種類の集積回路が接続されている。
【０００５】
図７はプリント配線基板１００に対するＤＣ−ＤＣコンバータ（１０１〜１０３）の実装図である。プリント配線基板１００には、その一隅部にＤＣ−ＤＣコンバータ（１０１〜１０３）を並べて配置してある。プリント配線基板１００の部品実装面１０４には、これらＤＣ−ＤＣコンバータ（１０１〜１０３）から給電される多数の高密度実装部品と電子部品が搭載されている。
【０００６】
【発明が解決しようとする課題】
集積回路のパッケージには、例えばＱＦＰ（Quad Flat Package）等のピン数、リードピッチの長さ、ピン番号の信号名が同じもの（以下、ピンコンパチブルという）がある。近年、集積回路の高速化、大容量化、低消費電力化が要求されている。そんな中、例えばＦＰＧＡ（６１１）とＦＰＧＡ（６１２）をピンコンパチブルのパッケージにより＋３.３Ｖから＋２.５Ｖの動作電圧のものに変更する必要が生じる。その場合、電圧＋２.５Ｖ用と電圧＋３.３Ｖ用のＤＣ−ＤＣコンバータが２個必要となるため、新規にプリント配線基板を製作しなければならず、時間とコストが掛かってしまう。
【０００７】
また、大きなＤＣ−ＤＣコンバータ（１０１,１０２）をプリント配線基板１００上に搭載しているため、他の高密度実装部品及び電子部品の配置スペースが制約を受け、信号線に負荷が掛かってしまうという欠点もある。
【０００８】
本発明は、このような事情に鑑み、動作電圧の異なる集積回路への交換が可能で、高密度の部品実装に適した電子回路基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するための本発明の電子回路基板は、単一の配線基板上に、複数のＤＣ−ＤＣコンバータと複数の集積回路とが搭載され、前記配線基板上に、前記複数のＤＣ−ＤＣコンバータのうちから選択されたＤＣ−ＤＣコンバータの出力端子を並列接続してそれら並列接続したＤＣ−ＤＣコンバータの出力電圧を出力する第１のスイッチ手段と、前記複数の集積回路のうちから選択された集積回路の電源入力端子を並列接続するとともにそれら並列接続した電源入力端子に前記第１のスイッチ手段から出力された出力電圧を供給する第２のスイッチ手段とが設けられたことを特徴とする。
【００１０】
かかる構成によれば、集積回路を動作電圧の異なるものに変更する場合、第１、第２スイッチ手段を操作すると、変更する集積回路がその動作電圧用のＤＣ−ＤＣコンバータに接続される。
【００１１】
また、ＤＣ−ＤＣコンバータとして小型化したものを搭載すれば、他の高密度実装部品及び電子部品を配置するスペースが確保され、高密度の部品実装に適した最短で太い信号線の配線が可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
マルチメディア移動通信の実現に適したＷ−ＣＤＭＡ（Wideband−Code Division Multiple Access）方式の無線基地局装置で使用される、着脱が容易な電子回路基板に本発明を適用した場合について説明する。
【００１３】
図３はプリント配線基板１の配線図である。このプリント配線基板１上には、伝送速度の高速化、伝送容量の増大化、低消費電力化が要求される高密度実装部品であるＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）及びＧ／Ａ（Gate ／ Array）が複数搭載されている。
【００１４】
プリント配線基板１上には、ｎ個のＤＣ−ＤＣコンバータ（５１〜５ｎ）が搭載されている。
これらＤＣ−ＤＣコンバータ（５１〜５ｎ）の入力端子は共通接続されており、電源部からの電圧が入力されるように構成されている。
これらｎ個のＤＣ−ＤＣコンバータ（５１〜５ｎ）のそれぞれは図６に示した従来のＤＣ−ＤＣコンバータ（１０１〜１０３）よりも小型かつ薄型であって出力電流も低いものである。
ｎ個のＤＣ−ＤＣコンバータ（５１〜５ｎ）は、これらの全てによって供給される電圧および電流が図６に示した従来のＤＣ−ＤＣコンバータ（１０１〜１０３）の全てによって供給される電圧および電流と同等となるように構成されている。
各ＤＣ−ＤＣコンバータ（５１〜５ｎ）の出力端子は、プリント配線基板１上に設けられた各ランド接続部（３１〜３ｎ−１）のランドａ，ｂ（特許請求の範囲の第１のランドに相当）に接続されている。
図３に示すように、各ランド接続部（３１〜３ｎ−１）は、互いに離間して非接続状態にあるランドａとランドｂとから構成されており、これらランドａ、ｂはランド配線２（図１参照）によって接続可能となるように構成されている。
したがって、各ランド接続部（３１〜３ｎ−１）のランドａとランドｂの間をランド配線２によって接続すれば、複数のＤＣ−ＤＣコンバータ（５１〜５ｎ）のうちから選択されたＤＣ−ＤＣコンバータの出力端子を並列接続することにより並列接続されたＤＣ−ＤＣコンバータの出力電圧が出力できるように構成されている。
本実施の形態では、これら各ランド接続部（３１〜３ｎ−１）によって本発明の第１のスイッチ手段が構成されている。
【００１５】
プリント配線基板１上には、ｍ行ｋ列の複数の集積回路（６１１〜６ｍｋ）が搭載されている。同じ行には後述のように同じ種類の集積回路が装着される。
各行の集積回路の電力供給用の入力端子のそれぞれには、独立した分岐線εを介して、プリント配線基板１上に設けられたランド接続部（５１１〜５ｍｋ）のランドａ（特許請求の範囲の第２のランドに相当）が接続されている。
ランド接続部（５１１〜５ｍｋ）のランドｂは、集合線δ（特許請求の範囲の共通線に相当）に共通接続され、この集合線δは別の集合線γを介してランド接続部（３１〜３ｎ−１）のランドａ，ｂに接続されている。
各集合線γには、ランド（４１〜４ｍ）がそれぞれ設けられている。
【００１６】
各分岐線εには、ランド接続部（５１１〜５ｍｋ）がそれぞれ設けられている。
ランド接続部（５１１〜５ｍｋ）は、互いに離間して非接続状態にあるランドａとランドｂとから構成されており、これらランドａ、ｂはランド配線２によって接続可能となるように構成されている。
したがって、ランド接続部（５１１〜５ｍｋ）のランドａとランドｂをランド配線２によって接続することによって、複数の集積回路のうちから選択された集積回路の電源入力端子を並列接続することができるとともに、これら並列接続された電源入力端子にランド接続部（３１〜３ｎ−１）のランドａ，ｂに接続されている集合線γを介して前述した並列接続されたＤＣ−ＤＣコンバータの出力電圧を供給できるように構成されている。
本実施の形態では、これらランド接続部（５１１〜５ｍｋ）によって本発明の第２のスイッチ手段が構成されている。
なお、プリント配線基板１上の電圧信号線（α，β，δ，ε）は、太い配線である多層構造のベター配線であって、切断することができないものである。
ランド接続部（３１〜３ｎ−１）とランド（４１〜４ｍ）との間にある前記集合線γは切断（パターンカット）可能な太い配線である。
また、電圧信号線（α，β，γ，δ，ε）はＤＣ−ＤＣコンバータから集積回路に対して供給される電源のロスやノイズを防止するために最短となるように構成されている。
【００１７】
図１は、プリント配線基板１にＤＣ−ＤＣコンバータと集積回路を搭載した具体例を示す配線図である。
プリント配線基板１に出力電圧＋３.３ＶのＤＣ−ＤＣコンバータ（２１〜２５）を装着するとともに、出力電圧＋１.８ＶのＤＣ−ＤＣコンバータ２６を装着する。これらＤＣ−ＤＣコンバータ（２１〜２６）は前記ＤＣ−ＤＣコンバータ（５１〜５ｎ）に相当するものである。
一方、プリント配線基板１にＦＰＧＡ（６１１〜６１４）、ＤＳＰ（６２１〜６２３）Ｇ／Ａ（６３１，６３２）を装着する。これらＦＰＧＡ（６１１〜６１４）、ＤＳＰ（６２１〜６２３）Ｇ／Ａ（６３１，６３２）は前記集積回路（６１１〜６ｍｋ）に相当するものである。
【００１８】
ランド接続部３２とランド接続部３４に接続配線を施す。すなわち、ランド接続部３２のランドａ，ｂの間にランド配線２を接続するとともに、ランド接続部３４のランドａ，ｂの間にランド配線２を接続する。
集積回路の装着されたランド接続部（５１１〜５３２）だけに接続配線を施す。すなわち、ランド接続部（５１１〜５３２）のそれぞれのランドａ，ｂの間にランド配線２の接続を行なう。
ランド接続部の接続は、図４に示すように、ランドａとランドｂに最短で太いランド配線２を挿入して半田付けすることによってなされる。
【００１９】
このような接続を行うと、電源部から電圧−４８Ｖが各ＤＣ−ＤＣコンバータ（２１〜２６）へ入力される。各ＤＣ−ＤＣコンバータ（２１〜２５）では、電圧＋３.３Ｖに変換をしてＦＰＧＡ（６１１〜６１４）とＤＳＰ（６２１〜６２３）へ供給する。ＤＣ−ＤＣコンバータ２６では、電圧＋１.８Ｖに変換をしてＧ／Ａ（６３１,６３２）へ供給する。
【００２０】
次に、ＦＰＧＡ（６１１）を動作電圧の異なるものに差し替える場合について説明する。
図２はこの場合の配線図であって、ピンコンパチブルな高密度実装部品であるＦＰＧＡ（６１１）は、動作電圧＋３.３Ｖのものから動作電圧＋２.５Ｖのものに交換されている。
【００２１】
この場合には、ランド接続部（３１,５１１）の接続配線は行わず、その代わりにランド接続部３１のランドａとランド接続部５１１のランドａをランド配線２によって接続する。その他のランド接続部は、図１と同様にする。さらに、ＤＣ−ＤＣコンバータ２１を電圧＋２.５Ｖのものに変更をする。
【００２２】
このように、動作電圧の異なる集積回路に変更する場合でも、ランド接続部（３１〜３ｎ−１）およびランド接続部（５１１〜５ｍｋ）の接続を切り換え、ＤＣ−ＤＣコンバータを変更するだけで済むので、プリント配線基板を新規に製作する必要がなく、時間とコストの節約が図られる。
【００２３】
ところで、集合線γを切断し、ランド接続部（３１〜３５）の別のランドａ,ｂとランド（４１〜４３）を接続することができる。このようにすると、並列接続される集積回路数の増減による供給電流の変化に対処することができる。
【００２４】
図５はこの電子回路基板の実装図である。
プリント配線基板１には、その両隅部にＤＣ−ＤＣコンバータ（２１〜２６）が並べて配置されている。プリント配線基板１上の部品実装面３には、ＤＣ−ＤＣコンバータ（２１〜２６）から給電される多数の高密度実装部品と電子部品が搭載されている。
【００２５】
この電子回路基板では、小型且つ薄型のＤＣ−ＤＣコンバータ（２１〜２６）をプリント配線基板１の両側に配置してあるので、多数混在する高密度実装部品や電子部品が配置しやすいように集積回路（ＦＰＧＡ、ＤＳＰ、Ｇ／Ａ）を種類毎に分けて配置することができる。
【００２６】
つまり、部品実装が合理的に行われるので、部品配線に負荷が掛からなくなる。このため、多数混在する高密度実装部品及び電子部品への遅延タイミングによるヒゲが発生し、誤動作を起こすといった問題を防止することができる。
また、本実施の形態では、ランド接続部（６１１〜６３２）を用いて各集積回路の消費電力を測定することができる。
また、前記ＤＣ−ＤＣコンバータが小型かつ薄型に構成されているので、このＤＣ−ＤＣコンバータを前記電子回路基板上に高密度に配置することで配線スペースを確保でき、これにより信号線の配線の太さを確保するとともに配線長を短くすることができる。
【００２７】
以上、本発明の１つの実施形態について説明したが、本発明はこれに限定されるものではない。
例えば、ランド接続部による接続切換でなくて、テストピンやディップスイッチによる接続切換も可能である。
【００２８】
【発明の効果】
本発明によれば、集積回路を動作電圧の異なるものに変更する場合、第１、第２のスイッチ手段によって、変更する集積回路をその動作電圧用のＤＣ−ＤＣコンバータに接続することができるので、配線基板を新規に製作する必要がなくなる。
【００２９】
また、従来のＤＣ−ＤＣコンバータとして小型で薄型に構成されたものを搭載すれば、高密度実装部品及び電子部品の配置スペースの密度に適合した、最短で太い信号線の配線が可能となる。
【図面の簡単な説明】
【図１】本発明の電子回路基板の具体例を示す配線図である。
【図２】図１の集積回路を変更した場合の配線図である。
【図３】本発明の電子回路基板の実施の形態を示す配線図である。
【図４】同電子回路基板のランド接続部の接続を示す説明図である。
【図５】同電子回路基板におけるＤＣ−ＤＣコンバータの実装図である。
【図６】従来の電子回路基板の配線図である。
【図７】従来の電子回路基板におけるＤＣ−ＤＣコンバータの実装図である。
【符号の説明】
１……プリント配線基板、２……ランド配線、３……部品実装面、２１、２２、２３、２４、２５、２６……ＤＣ−ＤＣコンバータ、３１、３２、３３、３４、３５……ランド接続部、４１、４２、４３……ランド、５１１、５１２…５３２……ランド接続部、６１１、６１２…６３２……集積回路、α、β、γ、δ、ε……電圧信号線。
【図１】
0003541945.tif 000002
【図２】
0003541945.tif 000003
【図３】
0003541945.tif 000004
【図４】
0003541945.tif 000005
【図５】
0003541945.tif 000006
【図６】
0003541945.tif 000007
【図７】
0003541945.tif 000008