(57)【特許請求の範囲】
【請求項１】
マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該走査線および該ゲート電極が一直線で交互に接続されかつ該ゲート電極は該走査線の幅より小さく、
該ゲート電極への電圧印加によって、該ドレイン電極と該ソース電極との間を電流が該ゲート電極の幅方向に流れることを特徴とする液晶表示装置。
【請求項２】
マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該基準信号線は、該走査線と同一の材料からなる第１層と、該画素電極と同一の材料からなる第２層との２層以上の構造であり、
該第２層の該走査線側の一部と該第１層には該ゲート絶縁膜の段差部が介在し、
該第２層の該走査線側は、該ゲート絶縁膜の該段差部を覆って、該第１層の該走査線側の端と該走査線との平面の間まで延在し、
該第１層と該第２層とは、該第１層の中央側で上下コンタクトがとられていることを特徴とする液晶表示装置。
【請求項３】
マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、
該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、
該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、
該基準信号線は、該走査線と同一の材料からなる第１層と、該画素電極と同一の材料からなる第２層との２層以上の構造であり、
該走査線に対して該第１層の反対側は該ゲート絶縁膜の段差部で覆われ、
該走査線に対して該第２層の反対側は、該第１層よりも該第１層の平面の中側にあり、該ゲート絶縁膜の該段差部の端部とほぼ一致することを特徴とする液晶表示装置。
【請求項４】
該画素基板上に、複数の該基準信号線を接続する連結線を備えたことを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
【請求項５】
該画素電極の一方方向に、対応する該走査線が隣接し、かつ該対応走査線に対して、上記方向と同一方向に、対応する該基準信号線が隣接することを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置。
【請求項６】
該ゲート絶縁膜は陽極酸化膜を含まない単層からなることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等のスイッチング素子を備えた液晶表示装置の電極の構造に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置は、液晶層に電圧を印加するための複数の画素電極がマトリクス状に形成されている。この画素電極を選択的に駆動するために、スイッチング素子がアクティブマトリクス基板に形成されて画素電極に接続されている。
【０００３】
特開平７−１２８６８７号公報には、図６に示すように、マトリクス状に設けられたスイッチング素子１と、該スイッチング素子１のゲート電極を各列毎に接続する走査線３と、該スイッチング素子のドレイン電極と接続された画素電極８と、該スイッチング素子１のソース電極を各列毎に接続する基準信号線６と、走査線３またはゲート電極または基準信号線６を絶縁保護するゲート絶縁膜を有する画素基板２２と、画素電極８の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線２４を有する対向基板２３と、該対向基板２３と画素基板２２の間に封入された液晶層２１とからなる、液晶表示装置が開示されている。
【０００４】
このような構造の液晶表示装置は、同一の基板上で、走査線３と基準信号線６が交差することが無いため、短絡や断線が発生しにくい特長を有しており、製造工程で使用する生産設備の投資金額を大幅に圧縮することができる。しかし、ゲート電極の不良率を１桁％以下に抑えなければならないために、アルミニウムや、タンタルを走査線材料に用いる場合は、これらの金属の陽極酸化をおこない、２層ゲート絶縁膜構造を行うことにより歩留の向上を図ることを行っていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、特開平７−１２８６８７号公報に記載されている構造では、スイッチング素子から電流が出力される第３の端子をＮ型半導体基板で共通にするか、または透明基板上に共通電極として配列するために、透過型液晶表示装置の開口率を低下させるか、もしくは共通電極を具備しているため開口率が低下する問題点があった。
【０００６】
本発明は、マトリクス状に設けられたスイッチング素子１と、該スイッチング素子１のゲート電極２を各列毎に接続する走査線３と、該スイッチング素子１のドレイン電極７と接続された画素電極８と、該スイッチング素子１のソース電極４を各列毎に接続する基準信号線６と、該走査線３または該ゲート電極２または該基準信号線６を絶縁保護するゲート絶縁膜９を有する画素基板と、該画素電極８の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、配線のロスをなくしスイッチング素子１を突出させずに開口率の高い液晶表示装置を実現することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該走査線および該ゲート電極が一直線で交互に接続されかつ該ゲート電極は該走査線の幅より小さく、該ゲート電極への電圧印加によって、該ドレイン電極と該ソース電極との間を電流が該ゲート電極の幅方向に流れることを特徴とする。
【０００８】
本発明の請求項２記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該基準信号線は、該走査線と同一の材料からなる第１層と、該画素電極と同一の材料からなる第２層との２層以上の構造であり、該第２層の該走査線側の一部と該第１層には該ゲート絶縁膜の段差部が介在し、該第２層の該走査線側は、該ゲート絶縁膜の該段差部を覆って、該第１層の該走査線側の端と該走査線との平面の間まで延在し、該第１層と該第２層とは、該第１層の中央側で上下コンタクトがとられていることを特徴とする。
【０００９】
本発明の請求項３記載の液晶表示装置は、マトリクス状に設けられたスイッチング素子と、該スイッチング素子のゲート電極を各列毎に接続する走査線と、該スイッチング素子のドレイン電極と接続された画素電極と、該スイッチング素子のソース電極を各列毎に接続する基準信号線と、該走査線または該ゲート電極または該基準信号線を絶縁保護するゲート絶縁膜を有する画素基板と、該画素電極の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置において、該基準信号線は、該走査線と同一の材料からなる第１層と、該画素電極と同一の材料からなる第２層との２層以上の構造であり、該走査線に対して該第１層の反対側は該ゲート絶縁膜の段差部で覆われ、該走査線に対して該第２層の反対側は、該第１層よりも該第１層の平面の中側にあり、該ゲート絶縁膜の該段差部の端部とほぼ一致することを特徴とする。
【００１０】
本発明の請求項４記載の液晶表示装置は、該画素基板上に複数の該基準信号線を接続する連結線を備えたことを特徴とする。
【００１１】
本発明の請求項５記載の液晶表示装置は、該画素電極の一方方向に、対応する該走査線が隣接し、かつ該対応走査線に対して、上記方向と同一方向に、対応する該基準信号線が隣接することを特徴とする。本発明の請求項６記載の液晶表示装置は、該ゲート絶縁膜が陽極酸化膜を含まない単層からなることを特徴とする。
【００１２】
以下、上記構成による作用を説明する。本発明の請求項１記載のアクティブマトリクス型液晶表示装置においては、走査線のライン上のゲート電極にくびれを設けることにより、ゲート電極を走査線より細くして液晶表示装置の開口率を向上させることができる。
【００１３】
また、本発明の請求項２または請求項３記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅を走査線の線幅より小さくし開口率を向上できる。また、基準信号線幅を走査線幅より小さくしても、断線不良を生じることが少なく、配線幅を小さくしても抵抗値が小さくできるため、開口率を向上することができる。本発明の請求項４記載の液晶表示装置は、画素基板上に複数の基準信号線を接続する連結線を設けることにより、基準信号線の引回し部分を含めた全体の抵抗値を小さくした状態で配線幅を縮小し開口率を向上させる。
【００１４】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
（実施の形態１）本発明の液晶表示装置のスイッチング素子１周辺の構造を図１および図２に示す。尚、図２は図１のＡ−Ａ’断面を示す。マトリクス状に設けられたアモルファスシリコン半導体などの３端子のスイッチング素子１と、該スイッチング素子１のＮ型微結晶シリコンからなるゲート電極２に対し、各列毎のゲート電極２の間をつなぐ走査線３とが配置されている。該スイッチング素子１の各列毎の別の端子であるＮ型微結晶シリコンからなるソース電極４にＩＴＯからなる接続線５を介して基準信号線６が接続され、該スイッチング素子１には各々の別の端子であるドレイン電極７に１８０ｎｍ厚のＩＴＯからなる画素電極８が画素電極の最短延長線８ａを介して接続されている。
【００１５】
走査線３と基準信号線６は、同一材料でタンタル系やアルミニウム系の金属材料が通常用いられるが、これに限るものではない。本発明の実施の形態１では、ＴａＮ／Ｔａ／ＴａＮの３層構造にて試作を行い、各層の厚みを各々６０ｎｍ／２６０ｎｍ／４０ｎｍとした。
【００１６】
本実施の形態１では、ゲート電極２の上に窒化シリコン膜を厚さ２００ｎｍの単層からなるゲート絶縁膜９を介して、アモルファスシリコン半導体層１０を形成した。ゲート絶縁膜９として従来の液晶表示装置と異なり、Ｔａ膜の上に陽極酸化膜を形成しないことが望ましいことが判った。
【００１７】
その理由は下記(1) 〜(3) に示す通りである。(1) プロセスを簡素化できる。(2) 本構造では断線等の不良が殆ど発生しないために陽極酸化膜を必要としない。(3) 陽極酸化膜の約半分の厚さを電極層として活用できるため配線抵抗の低抵抗化が可能となる。電極層として活用しない場合は、配線の線幅を更に小さくできるために、液晶表示装置の開口率を更に上げることが可能となる。また、このような構造の液晶表示装置を実現するためには、走査線３の側壁部分のテーパ角が１０°〜３０°となるなだらかな形状を形成し、上部に積層する膜のステップカバレッジが充分に行われるように配慮しておく必要がある。
【００１８】
また、プロセスを更に短縮する目的で、図２に示すようにゲート絶縁膜９とアモルファスシリコンからなる半導体層１０とソース電極４およびドレイン電極７を形成するＮ型微結晶シリコンの３層の外形パターンを１回のプロセスで一気に形成することができる。さらに、上層のＩＴＯからなるパターンをマスクにしてソース電極４とドレイン電極７の分離を行うこともできる。また、図２には、ゲート電極２と走査線３のセンターが同一の直線上に配置した実施の形態１を示しているが、ゲート電極２の幅が走査線３の幅より小さい条件を満足すれば、本目的は達成できるために、必ずしもそれぞれのセンターが同一の直線上になるようパターンの配置を行う必要はない。
【００１９】
このようにして、マトリクス状に設けられたスイッチング素子１と、スイッチング素子１のゲート電極２を各列毎に接続する走査線３と、スイッチング素子１のドレイン電極７と接続された画素電極８と、スイッチング素子１のソース電極４を各列毎に接続する基準信号線６と、走査線３または該ゲート電極２または該基準信号線６を絶縁保護するゲート絶縁膜９を有する画素基板と、該画素電極８の各々に対向する対向電極と、該対向電極を行毎に接続する表示信号線を有する対向基板と、該対向基板と画素基板の間に封入された液晶層とからなる、液晶表示装置を、１５インチ型ＸＧＡ表示装置として試作した。
【００２０】
その結果、画素基板の歩留として９０％以上が得られ、この結果から推定される見積原価は、従来型のアクティブマトリクス基板に対し３０〜４０％程度の大幅なコスト低減を図ることが可能となる見通が得られた。上記試作品では、ゲート電極２の長さを１０μｍ、幅を９μｍ、走査線３の幅を１５μｍ、基準信号線６の幅を１５μｍ、基準信号線６と走査線３の間のギャップを１５μｍとした。さらに開口率を向上させるためには、比抵抗の低い銅系の配線材料を用いることにより、配線幅をさらに小さくすることができた。この場合、特に基準信号線６と走査線３の間のギャップを１５μｍ以下にすることができる。上記のように、走査線３上のゲート電極２をくびらせて異なった幅として、ゲート電極２を走査線３より細くすることにより、配線部分から生じる光学的なロスをなくして開口率を向上させた液晶表示装置を実現できた。
【００２１】
前述したように、ゲート絶縁膜９として従来の液晶表示装置と異なり、陽極酸化膜を形成しないことが開口率向上の点で望ましいが、ゲート絶縁膜の一部に陽極酸化膜があってもよい。尚、本実施形態１に示す液晶表示装置の対向基板は、図６に示した構造と殆ど変わらない対向基板を使用した。
【００２２】
（実施の形態２）本発明の液晶表示装置のスイッチング素子１周辺の構造を図３および図４に示す。尚、図４は図３のＡ−Ａ’断面図である。マトリクス状に設けられたアモルファスシリコン半導体などの３端子のスイッチング素子１のゲート電極２に走査線３がほぼ同一直線上に接続され、該スイッチング素子１の各列毎のソース電極４に基準信号線６が接続され、該スイッチング素子１の各々の別の端子であるドレイン電極７に画素電極８が接続されている。
【００２３】
本実施の形態２では、基準信号線６の一方の側に、窒化シリコンなどからなるゲート絶縁膜９を介して、走査線３が近接している。また、基準信号線６の他方の側に、隣接する画素電極８ｂが近接している。
【００２４】
基準信号線６は、走査線３と同一材料で、ＴａＮ／Ｔａ／ＴａＮの３層構造の他Ｔａ系やＡｌ系などの単層または多層の金属膜からなる下層基準信号線１１と、画素電極８と同一材料で、ＩＴＯなど透明導電膜からなる上層基準信号線１２の２層以上の構造である。上層基準信号線１２と下層基準信号線１１の一部にはゲート絶縁膜９が介在し、基準信号線６の中央側で上下コンタクトをとっている。上層基準信号線１２の一方の側１２ａは下層基準信号線１１の一方の端１１ａと走査線３との平面の間まで延在し、一方の側のゲート絶縁膜９の段差部９ａを上層基準信号線１２が覆っている。上層基準信号線１２の他方の側１２ｂは、下層基準信号線１１の他方の端１１ｂより下層基準信号線１１の平面の中側にあり、ゲート絶縁膜９の他方の側の段差部９ｂを覆わずに、ほぼゲート絶縁膜９の端部９ｃと一致させて配置する。また隣接を含む全画素電極８、８ｂの周縁部や基準信号線６の上部には２００ｎｍ厚さの窒化シリコンなどからなる保護膜１３を形成し、配線の保護と異物などによる短絡防止を図った。
【００２５】
このように、上層基準信号線１２の一方の側１２ａが下層基準信号線１１の一方の端１１ａと走査線３との平面の間まで延在することにより、配線抵抗を低減しソース電極４と基準信号線６の間で生じる短絡不良を大幅に低減することができた。また、上層基準信号線１２の他方の側１２ｂは、下層基準信号線１１の他方の側１１ｂより下層基準信号線１１の平面の中側にあり、ゲート絶縁膜９の他方の側の段差部９ｂを覆わず、ほぼゲート絶縁膜９の端部９ｃに一致して配置する。このように配置することにより、パターンを形成する際に、上層のＩＴＯの２箇所の段差部分１６ａ，１６ｂでのエッチングレートが速いために、隣接する画素電極８ｂとの短絡不良を防止する効果が認められた。
【００２６】
さらに図５に示すように、数百本ある基準信号線６を互いに接続する連結線１４を１本〜数本以下設けることが望ましい。本実施の形態２では、基準信号線６の中央側で上下コンタクトをとった。上層基準信号線１２の一方の側１２ａは下層基準信号線１１の一方の端１１ａと走査線３との平面の間まで延在し、一方の側のゲート絶縁膜９の段差部９ａを上層基準信号線１２が覆っている。上層基準信号線１２の他方の側１２ｂは、下層基準信号線１１の他方の端１１ｂより下層基準信号線１１の平面の中側にあり、ゲート絶縁膜９の他方の側の段差部９ｂを覆わずに、ほぼゲート絶縁膜９の端部９ｃに一致させて配置する。また隣接を含む画素電極８ｂの周縁部や基準信号線６の上部には２００ｎｍ厚さの窒化シリコンなどからなる保護膜１３を形成し、配線の保護と異物などによる短絡防止を図った。
【００２７】
数百本ある基準信号線６を互いに接続する短絡線（連結線）１４を１本から数本設けることにより、基準信号線６の配線抵抗を格段に小さくすることができる。ただし短絡線１４と走査線３の交差部分での短絡不良を防止するために、短絡線１４の本数は数本以下の方が望ましい。また基準信号線６の外部からの信号入力端子１７は、数１０本以上の走査線３の外部からの走査信号入力端子１９に対し１箇所程度、走査信号入力端子１９の並びに設け、外部部品との端子間の接続を基準信号線６の端子１７と走査線３の端子１９とで一括処理し、走査線３の走査信号入力端子１９の接続ピッチを確保し、かつ基準信号線６への引き回し配線抵抗値を低減させた。
【００２８】
本実施の形態２では、基準信号線６の幅を１０μｍ、基準信号線６と走査線３の間のギャップを１０μｍ、基準信号線６と隣接する画素電極８ｂとの間のギャップを５μｍとし、基準信号線６の幅、基準信号線６と走査線３の間のギャップおよび基準信号線６と隣接する画素電極８ｂとの間のギャップを実施の形態１より小さくし、その分、画素電極８を大きくできた。上記のような設計寸法で、基準信号線６を走査線３より線幅を細くすることにより配線のロスをなくし、１５インチ型ＸＧＡ液晶表示装置を試作した結果、画素基板の歩留は９０％以上が得られ、従来型のアクティブマトリクス基板の製造原価に対し３０〜４０％程度の大幅なコスト低減を図り、更に開口率も大幅に向上させることができた。
【００２９】
【発明の効果】
以上説明したように、本発明の請求項１記載のアクティブマトリクス型液晶表示装置においては、走査線のライン上のゲート電極にくびれを設けることにより、ゲート電極を走査線より細くして、液晶表示装置の開口率を向上させることができる効果を奏する。また、本発明の請求項２記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅をより小さくし開口率を向上できる効果を奏する。また、本発明の請求項２または請求項３記載のアクティブマトリクス型液晶表示装置においては、基準信号線の線幅を走査線の線幅より小さくし開口率を向上できる効果を奏する。
【００３０】
また、本発明の請求項２または請求項３記載の液晶表示装置は、基準信号線幅を走査線幅より小さくしても、断線不良を生じることがなく、抵抗値と配線幅のどちらも小さくできるため、開口率を更に向上させることができる。本発明の請求項４記載の液晶表示装置は、画素基板上に複数の基準信号線を接続する連結線を設けることにより、基準信号線の引き回し部分を含めた全体の抵抗値を小さくして、配線幅を縮小してもなお、開口率の向上を図る効果を奏する。本発明の請求項５記載の液晶表示装置は、最短距離でゲート電極と基準信号線とを接続することから、接続線と基準信号線を最小寸法とすることができ開口率を向上させる効果を奏する。
【００３１】
本発明の請求項６記載の液晶表示装置は、該ゲート絶縁膜が陽極酸化膜を含まない単層からなるので、プロセスを簡素化できる。また、陽極酸化膜の約半分の厚さを電極層として活用できるので、配線抵抗の低抵抗化が可能となる。電極層として活用しない場合は、配線の線幅を更に小さくできるので、液晶表示装置の開口率を更に上げることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係わるスイッチング素子近傍の平面図である。
【図２】図１のＡ−Ａ′線による断面図である。
【図３】本発明の実施形態２に係わるスイッチング素子近傍の平面図である。
【図４】図３のＡ−Ａ′線による断面図である。
【図５】本発明の基準信号線のパターンの一例を示す平面図である。
【図６】従来技術に係わる改良された液晶表示装置の構成を示す斜視図である。
【符号の説明】
１    スイッチング素子
２    ゲート電極
３    走査線
４    ソース電極
５    接続線
６    基準信号線
７    ドレイン電極
８    画素電極
８ａ  最短延長線
９    ゲート絶縁膜
９ａ  ゲート絶縁膜の一方側の段差部
９ｂ  ゲート絶縁膜の他方側の段差部
９ｃ  ゲート絶縁膜の端部
１０  半導体層
１１  下層基準信号線
１１ａ  下層基準信号線の一方端
１１ｂ  下層基準信号線の他方端
１２  上層基準信号線
１２ａ  上層基準信号線の一方側
１２ｂ  上層基準信号線の他方側
１３  保護膜
１４  連結線
１６ａ  段差部分
１６ｂ  段差部分
１７  信号入力端子
１９  走査信号入力端子
２１  液晶層
２２  画素基板
２３  対向基板
２４  表示信号線
【図１】
0003540639.tif 000002
【図２】
0003540639.tif 000003
【図３】
0003540639.tif 000004
【図４】
0003540639.tif 000005
【図５】
0003540639.tif 000006
【図６】
0003540639.tif 000007