(57)【特許請求の範囲】
【請求項１】
ＩＩＬを用いたインバータ回路と、前記インバータ回路の出力をベースに接続したトランジスタと、前記トランジスタのベースと電源端子との間に抵抗素子とを具備し、前記トランジスタのエミッタ電流を前記インバータ回路のインジェクション電流として帰還させることを特徴とする遅延制御回路。
【請求項２】
前記トランジスタのベースと接地端子との間にコンデンサを接続して、ベース電流及びベース電位を安定化することを特徴とする請求項１記載の遅延制御回路。
【請求項３】
前記インバータ回路のインジェクション電流に、外部より電流を加算することを特徴とした請求項１記載の遅延制御回路。
【請求項４】
前記インバータ回路の出力端子がマルチコレクタであり、前記マルチコレクタの中で最もｈＦＥが小さいコレクタを前記ベース電流と接続することを特徴とする請求項１記載の遅延制御回路。
【請求項５】
前記トランジスタのコレクタ電流をカレントミラー回路で分岐して、複数の出力電流を具備することを特徴とした請求項１記載の遅延制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＩＩＬインバータ回路の遅延時間を制御するための半導体装置に関するものである。
【０００２】
【従来の技術】
近年、ＩＩＬインバータ回路は遅延素子としても用いられ、奇数段のＩＩＬインバータを環状に直接接続したリングオシレータなど様々な回路に活用されている。
【０００３】
以下に従来のＩＩＬを用いたインバータ回路について説明する。
【０００４】
図５はＩＩＬを用いたインバータ回路の一例を示すものである。
【０００５】
ＩＩＬインバータ回路において、端子２１に与えられる入力信号に対して端子２２、２３に生じる出力信号の遅延時間ｔｄと、端子２４に注入されるインジェクション電流との関係は図６のように、インジェクション電流が大きくなるにしたがって遅延時間ｔｄは小さくなり、インジェクション電流が十分大きくなると、遅延時間ｔｄは安定する特性を持つ。
【０００６】
また、図６のβ＝ａの曲線、β＝ｂの曲線において、ａとｂの大小関係は、ｂ＞ａであり、電流増幅率βの違いにより、インジェクション電流と遅延時間の関係が変化することを示している。この関係からわかるように、インジェクション電流が一定の場合、ＩＩＬインバータの電流増幅率βが増大（減少）すると、遅延時間が短く（長く）なるという特性を持つ。
【０００７】
従来の技術は定電流源で一定量のインジェクション電流を供給しているため、遅延時間ｔｄは電流増幅率βのばらつきによって変化する。したがって、図６における領域Ｂ以上のように、電流増幅率βのばらつきによる遅延時間ｔｄの変化が小さい範囲でインジェクション電流を流すことにより、電流増幅率βのばらつきに起因する遅延時間ｔｄの変化を小さくしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、ＩＩＬインバータにおける遅延時間ｔｄは電流増幅率βのばらつきにより変化してしまうという問題があった。また、遅延時間ｔｄのばらつきを小さくするために、インジェクション電流を図６の領域Ｂの範囲で使用すると消費電流が大きくなってしまい、得られる遅延時間も限られた範囲の値になるという問題があった。
【０００９】
そこで、本発明は上記のような課題を解決し、ＩＩＬインバータの電流増幅率βがばらついても遅延時間を制御できる遅延制御回路、従来に比べ消費電流を削減できる遅延制御回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の遅延制御回路は、ＩＩＬを用いたインバータ回路と、インバータ回路の出力をベースに接続したトランジスタと、トランジスタのベースと電源端子との間に抵抗素子とを具備し、トランジスタのエミッタ電流をインバータ回路のインジェクション電流として帰還させる構成を有する。
【００１１】
この構成において、ＩＩＬインバータの電流増幅率βが変動した場合、インバータの出力での電流値はインジェクション電流のβ倍であるので、電流増幅率に比例して変動する。このインバータの出力電流によりトランジスタのベース電流が変動し、エミッタ電流はインバータの出力電流の増減と反対に増減して、インバータのインジェクション電流となる。すなわち、電流増幅率βが増大した際には、インジェクション電流を減少させ、電流増幅率βが低下した際には、インジェクション電流を増加させることにより、遅延時間を一定にすることができる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ＩＩＬを用いたインバータ回路と、インバータ回路の出力をベースに接続したトランジスタと、トランジスタのベースと電源端子との間に抵抗素子とを具備し、トランジスタのエミッタ電流をインバータ回路のインジェクション電流として帰還させる構成を持ち、電流増幅率βの変動による、ＩＩＬインバータの出力電流の変動に対応して、ＩＩＬインバータのインジェクション電流を変化させることで、遅延時間を安定化させる作用を持つ発明である。
【００１３】
以下、本発明の請求項１に記載の発明の一実施形態について、図面を参照しながら説明する。
【００１４】
図１において、１はＩＩＬインバータ、２は端子であり、ＩＩＬインバータの出力端子となる。３はトランジスタ、４は抵抗である。５は端子であり、ＩＩＬインバータのインジェクション電流の入力端子である。６は端子であり、トランジスタ３のエミッタに接続しており、出力端子となる。
【００１５】
図１の構成において、ＩＩＬインバータ１の電流増幅率βが大きくなると、端子２での出力電流は、端子５に入力されるインジェクション電流のβ倍であるので、ＩＩＬインバータ１の出力電流は大きくなる。トランジスタ３のベースでの電流は、電源端子との間の抵抗４から流れ込む電流と端子２での出力電流を加算した電流である。このとき、端子２での出力電流は、負の電流であるため、ベース電流ＩＢは減少する。
【００１６】
トランジスタ３において、ベース電流をＩＢ、コレクタ電流をＩＣ、エミッタ電流をＩＥとしたとき、以下の式が成り立つ。
【００１７】
ＩＥ＝ＩＢ＋ＩＣ
ゆえに、エミッタ電流ＩＥは減少する。このエミッタ電流は、端子５にインジェクション電流としてフィードバックされるため、ＩＩＬインバータ１の電流増幅率βが増加したときには、本発明によりインジェクション電流は減少される。図６のインジェクション電流と遅延時間ｔｄの関係からわかるように、インジェクション電流が減少すると遅延時間が大きくなり、電流増幅率βが大きくなったことによって遅延時間が小さくなることと反対の動作をする。
【００１８】
以上のような動作により、遅延時間は収束し、ＩＩＬインバータ１の電流増幅率βが変化しても、一定の遅延時間を得ることができる。
【００１９】
同様にして、ＩＩＬインバータ１の電流増幅率βが大きく、インジェクション電流が減少した際には、フィードバックされるインジェクション電流が増大し、一定の遅延時間を得ることができる。
【００２０】
以下、本発明の請求項２に記載の発明の一実施形態について、図面を参照しながら説明する。
【００２１】
請求項２に記載の発明は、図２において、トランジスタ３のベースと接地端子との間にコンデンサ７を接続してベースを安定化させることにより、ＩＩＬインバータ１の電流増幅率βの変化に対応しており、インジェクション電流の制御精度を向上させる作用を持つ発明である。電源とトランジスタ３のコレクタに抵抗８を接続することにより、トランジスタの出力電流にリミッタを加えてインジェクション電流の下限を設けることができる。
【００２２】
請求項３に記載の発明は、前記エミッタ電流に定電流を加算することにより、インジェクション電流を制御し、電流増幅率βのばらつきとは関係なく、遅延時間を変化させる作用を持った発明である。
【００２３】
以下、本発明の請求項３に記載の発明の一実施形態について、図面を参照しながら説明する。
【００２４】
図３において、９は定電流回路である。出力端子６に定電流回路９からの任意の定電流が加算され、端子６から端子５へ流れるインジェクション電流は、トランジスタ３のエミッタ電流による遅延の安定化の作用を伴いつつ、任意の電流値とすることが可能である。ＩＩＬインバータにおいては、インジェクション電流と遅延時間との間には、図６のように、インジェクション電流が増加すれば、遅延時間ｔｄが減少するという特性があるため、インジェクション電流を任意に変化させることで、任意の遅延時間を得ることができる。
【００２５】
請求項４に記載の発明は、ＩＩＬインバータの出力端がマルチコレクタである際に、前記マルチコレクタの中でｈＦＥが最も小さいコレクタを前記ベース電流と接続することにより、ｈＦＥによってＩＩＬインバータの電流増幅率βが変化することに対応し、遅延時間の制御精度を向上させる作用を持つ発明である。
【００２６】
請求項５に記載の発明の一実施形態について、図面を参照しながら説明する。図４において、トランジスタ３のコレクタ電流をトランジスタ１０、１１、１２、１３からなるカレントミラー回路で分岐して、複数の出力端子６、１８、１９、２０を具備し、複数のブロックに電流を供給することが可能となり、抵抗１４、１５、１６、１７によって、各ブロックに最適な電流を供給することが可能であり、電流源を介した各ブロックの干渉を低減する作用を持った発明である。
【００２７】
【発明の効果】
本発明の遅延制御回路、すなわち、ＩＩＬを用いたインバータ回路と、前記インバータ回路の出力をベースに接続したトランジスタと、前記トランジスタのベースと電源端子との間に抵抗素子とを具備し、前記トランジスタのエミッタ電流を前記インバータ回路のインジェクション電流として帰還させることにより、ＩＩＬインバータの電流増幅率βがばらついても遅延時間を制御でき、また従来に比べ消費電流を削減することを可能とする。
【００２８】
また、前記トランジスタのベースと接地端子との間にコンデンサを接続して、ベース電流及びベース電位を安定化することにより、電流制限機能を備えて過大な電流消費を防止できる。
【００２９】
さらに、前記インバータ回路のインジェクション電流に、外部より電流を加算することにより、定電流で一定の電流を確保し、電流増幅率βのばらつきに応じてインジェクション電流を制御し、遅延時間を任意に変化させることが可能である。
【図面の簡単な説明】
【図１】請求項１に記載した発明の第一の実施形態における遅延制御回路を示す回路図
【図２】請求項２に記載した発明の第一の実施形態における遅延制御回路を示す回路図
【図３】請求項３に記載した発明の第一の実施形態における遅延制御回路を示す回路図
【図４】請求項５に記載した発明の第一の実施形態における遅延制御回路を示す回路図
【図５】従来のＩＩＬインバータを示す回路図
【図６】従来のＩＩＬインバータにおけるインジェクション電流と遅延時間ｔｄの関係を示す概略図
【符号の説明】
１  ＩＩＬインバータ
２、５、６  端子
３、１０〜１３  トランジスタ
４、８  抵抗
７  コンデンサ
９  定電流回路
１４〜１７  抵抗
１８〜２４  端子
【図１】
0003603802.tif 000002
【図２】
0003603802.tif 000003
【図３】
0003603802.tif 000004
【図４】
0003603802.tif 000005
【図５】
0003603802.tif 000006
【図６】
0003603802.tif 000007