(57)【特許請求の範囲】
【請求項１】
信号入力端子および信号出力端子を周辺部に有するアクティブマトリクス基板と、
このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、
バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、
前記バイアス電極および前記バイアス供給電源との接続部が絶縁性樹脂によりモールドされており、かつ前記信号入力端子と信号出力端子との少なくとも一方が、バイアス電極の前記接続部から遠ざかるように偏在配置されていることを特徴とする電磁波検出器。
【請求項２】
信号入力端子および信号出力端子を周辺部に有するアクティブマトリクス基板と、
このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、
バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、
前記半導体膜がａ−Ｓｅ膜であるとともに、前記バイアス電極および前記バイアス供給電源との接続部が絶縁性樹脂によりモールドされており、かつ前記信号入力端子と信号出力端子との少なくとも一方と前記接続部との距離が１．５ｃｍ以上に設定されていることを特徴とする電磁波検出器。
【請求項３】
前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の角部近傍位置に設けられていることを特徴とする請求項１または２に記載の電磁波検出器。
【請求項４】
前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の互いに対向する２個の角部のうちの少なくとも一方の角部の近傍位置に設けられていることを特徴とする請求項３に記載の電磁波検出器。
【請求項５】
画素配列領域からなる撮像領域を有するとともに、この撮像領域の周辺部に信号入力端子および信号出力端子が複数並設されているアクティブマトリクス基板と、
このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、
バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、
前記バイアス電極および前記バイアス供給電源との接続部が絶縁性樹脂によりモールドされており、かつ前記信号入力端子と信号出力端子との少なくとも一方が、それらの並設方向における前記撮像領域の中心位置に対して、前記バイアス供給端子から遠ざかる側にずれた位置に偏在配置されていることを特徴とする電磁波検出器。
【請求項６】
前記バイアス電圧が５０００〜１５０００Ｖであることを特徴とする請求項２に記載の電磁波検出器。
【請求項７】
画素配列領域からなる撮像領域を有するとともに、この撮像領域の周辺部に信号入力端子および信号出力端子が複数並設されているアクティブマトリクス基板と、
このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、
バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、
前記バイアス電極および前記バイアス供給電源との接続部が絶縁性樹脂によりモールドされており、かつ前記信号入力端子と信号出力端子とが、それらの並設方向における前記撮像領域の中心位置に集まる状態に配置されるとともに、前記バイアス電圧が５０００〜１５０００Ｖであり、前記信号入力端子と信号出力端子との少なくとも一方と前記接続部との距離が１．５ｃｍ以上に設定されていることを特徴とする電磁波検出器。
【請求項８】
信号入力端子および信号出力端子を周辺部に有する矩形のアクティブマトリクス基板と、
このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、
バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、
前記信号入力端子と前記信号出力端子との何れか一方が前記アクティブマトリクス基板の第１から第４の辺のうちの対向する第１および第２の辺に沿って設けられる一方、他方が第３の辺のみに設けられ、第３の辺と対向する第４の辺にバイアス供給電源との前記接続部が設けられ、前記バイアス電極および前記バイアス供給電源との接続部が絶縁性樹脂によりモールドされており、かつ前記信号入力端子と信号出力端子とのうち、第１および第２の辺に沿って設けられている端子が、バイアス電極の前記接続部から遠ざかるように偏在配置されていることを特徴とする電磁波検出器。
【請求項９】
前記信号入力端子および信号出力端子に外部回路が実装され、この外部回路が実装された部分を全て覆い隠すように絶縁モールドされていることを特徴とする請求項１から８の何れか１項に記載の電磁波検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｘ線等の放射線、可視光あるいは赤外光等の電磁波を検出する電磁波検出器に関するものである。
【０００２】
【従来の技術】
従来、Ｘ線などの電磁波を感知して電荷（電子−正孔のペア）を発生する半導体膜、即ち電磁波導電性を有する半導体膜と画素電極等からなる半導体センサーとを二次元状に配置するとともに、各画素電極にスイッチング素子を設けた二次元の電磁波検出器が知られている。この電磁波検出器では、各行毎にスイッチング素子を順次オンにして各列毎に上記電荷を読み出すようになっている。
【０００３】
例えば、文献「Ｄ．Ｌ．Ｌｅｅ，ｅｔ  ａｌ．，  “Ａ  Ｎｅｗ  Ｄｉｇｉｔａｌ  Ｄｅｔｅｃｔｏｒ  ｆｏｒ  Ｐｒｏｊｅｃｔｉｏｎ  Ｒａｄｉｏｇｒａｆｙ”，ＳＰＩＥ，２４３２，ｐｐ．２３７−２４９，１９９５」には、上記電磁波検出器に相当する二次元画像検出器についての具体的な構造や原理が記載されている。この二次元画像検出器の原理を図８を参照して説明する。
【０００４】
電磁波導電性を示すＳｅから成る半導体膜１０１の上層には、バイアス電極１０２が形成され、下層には複数の電荷収集電極１０３が形成されている。これら電荷収集電極１０３は、それぞれ電荷蓄積容量（Ｃｓ）１０４およびアクティブ素子（ＴＦＴ）１０５に接続されている。なお、半導体膜１０１とバイアス電極１０２との間、および半導体膜１０１と電荷収集電極１０３との間には、電荷阻止層としてそれぞれ誘電層１０６、１０７が必要に応じて設けられる。また、１０８は絶縁性基板であり、バイアス電極１０２には高圧電源１０９が接続される。
【０００５】
このような二次元画像検出器では、Ｘ線などの電磁波が入射すると、半導体膜１０１内で電荷（電子−正孔のペア）が発生する。このとき、半導体膜１０１と電荷蓄積容量１０４とは、電気的に直列に接続された構造になっている。したがって、バイアス電極１０２にバイアス電圧を印加しておくと、半導体膜１０１で発生した電荷（電子−正孔のペア）はそれぞれ＋電極側と−電極側に移動し、その結果、電荷蓄積容量１０４に電荷が蓄積される仕組みになっている。
【０００６】
電荷蓄積容量１０４に蓄積された電荷は、アクティブ素子１０５をオンにすることで外部に取り出すことができる。このように、二次元画像検出器では、電荷収集電極１０３、電荷蓄積容量１０４およびアクティブ素子１０５を二次元状に配置し、線順次に電荷を読み出していくことで検出対象である電磁波の二次元情報を得ることが可能となる。
【０００７】
一般に、電磁波導電性を有する半導体膜１０１としては、Ｓｅ、ＣｄＴｅ、ＣｄＺｎＴｅ、ＰｂＩ２  、ＨｇＩ２  、ＳｉＧｅ、Ｓｉ等が使用される。この中で、Ｓｅ膜は、低い暗電流（リーク電流）特性を有し、真空蒸着法により低温で大面積成膜が可能なことから、アクティブマトリクス基板１１０（図８参照）上に直接半導体膜１０１を形成する構造の電磁波検出器（特にＸ線検出器）に広く使用されている。
【０００８】
【発明が解決しようとする課題】
上述のようなアクティブマトリクス基板１１０を利用した二次元の電磁波検出器は、図９（ａ）（ｂ）に示すように構成され、アクティブマトリクス基板１１０の周辺部から、アクティブ素子１０５を線順次に駆動するための駆動信号（走査信号）が入力され、Ｘ線（電磁波）の検出に伴って各画素、即ち電荷蓄積容量１０４に蓄積された電荷が外部に出力される。なお、１１６は、画素電極配列領域となっている撮像領域である。
【０００９】
アクティブマトリクス基板１１０では、走査線と読出し線が格子状（通常、５００×５００〜３０００×３０００のマトリクス）に形成されており、これら走査線および読出し線が、アクティブマトリクス基板１１０の周辺に形成された信号入力端子１１１および信号出力端子１１２に各々接続されている。図９（ａ）（ｂ）に示したアクティブマトリクス基板１１０の場合には、アクティブマトリクス基板１１０の互いに対向する第１の２辺（左右辺）に、走査線と接続された信号入力端子１１１が形成され、互いに対向する第２の２辺（上下辺）に、読出し線に接続された信号出力端子１１２が形成されている。
【００１０】
また、信号入力端子１１１には、駆動ＬＳＩであるゲートドライバー１１３がＴＡＢあるいはＣＯＧ等の実装方法によって接続され、信号出力端子１１２には、ＬＳＩからなる読出しアンプ１１４が同様の方法によって接続される。
【００１１】
信号入力端子１１１および信号出力端子１１２は、接続される複数のゲートドライバー１１３（例えばＴＡＢ）や読出しアンプ１１４（例えばＴＡＢ）に対応して、通常複数の区画に分けて配置される。例えば、１５３６×１５３６のマトリクスを有するアクティブマトリクス基板１１０に対し、１２８ｃｈの入力端子を有する読出しアンプ１１４用のＴＡＢを接続する場合、アクティブマトリクス基板１１０の１辺あたり、１２個のＴＡＢが配される。これに対応して、アクティブマトリクス基板１１０の信号出力端子１１２は、１２個の区画に分割するように設計される。そして、信号入力および出力端子１１１、１１２は、アクティブマトリクス基板１１０の垂直方向中心Ｖｏ、水平方向中心Ｈｏに対してほぼ対称に配置される。なお、図９（ａ）においては、便宜上、信号入力端子１１１を４区画、信号出力端子１１２を７区画にそれぞれ分割した例を示している。また、電磁波検出器の垂直方向、水平方向も本実施の形態において便宜上設定したものであり、例えばそれらの設定が逆であってもよい。
【００１２】
一方、バイアス電極１０２に対しては、外部の電源、即ち図８に示した高圧電源１０９よりバイアス供給線１１５を介して電圧が印加される。このために、バイアス電極１０２の接続部１０２ａには、バイアス供給線１１５が接続される。このとき、バイアス電極１０２の接続部１０２ａは、スペースの制約から、アクティブマトリクス基板１１０における信号入力および出力端子１１１、１１２の近傍に設けられた構造となっている。
【００１３】
ところで、上記の電磁波検出器においては、Ｘ線の検出感度を向上させる上で、バイアス電極１０２に印加する電圧を高圧にすることが有効である。このために、電磁波導電性を有する半導体膜１０１として、前述のように膜形成が容易な例えばａ−Ｓｅ膜を用いた場合、バイアス電極１０２には５０００〜１５０００Ｖもの高い電圧を印加することがある。
【００１４】
しかしながら、上述のように、アクティブマトリクス基板１１０において、バイアス供給線１１５が接続される、バイアス電極１０２の接続部１０２ａは、信号入力および出力端子１１１、１１２の近傍に配置されている場合、バイアス電極１０２に高圧を印加すると、接続部１０２ａと信号入力および出力端子１１１、１１２との間で空中放電や沿面放電などの放電が発生し、これにより電磁波検出器が破損する虞がある。
【００１５】
本発明は、上記問題点に鑑みなされたものであって、バイアス電極１０２の接続部１０２ａに高圧のバイアス電圧を印加した場合であっても、接続部１０２ａと信号入力および出力端子１１１、１１２との間での放電の発生を防止することができる、信頼性の高い電磁波検出器の提供を目的としている。
【００１６】
【課題を解決するための手段】
上記の課題を解決するために、本発明の電磁波検出器は、信号入力端子および信号出力端子を周辺部に有するアクティブマトリクス基板と、このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、前記信号入力端子と信号出力端子との少なくとも一方が、バイアス電極の前記接続部から遠ざかるように偏在配置されていることを特徴としている。
【００１７】
上記の構成によれば、信号入力端子と信号出力端子との少なくとも一方が、バイアス電極の前記接続部から遠ざかるように偏在配置されているので、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での空中放電や沿面放電などの不要な放電を防止することができる。
【００１８】
即ち、バイアス供給電源が接続される、バイアス電極の接続部では、形状が平坦ではなく特異な形状となる。このため、絶縁モールドを行った場合にもモールド部分にクラックが生じること等により絶縁不良が生じ易く、この結果、前記接続部と信号入力端子あるいは信号出力端子との間で前記放電が生じ易くなる。そこで、上記の構成を採用すれば、前記接続部と信号入力端子あるいは信号出力端子との間で前記放電を防止することができる。この結果、前記放電による電磁波検出器の破損を防止し、電磁波検出器の信頼性を高めることができる。
【００１９】
また、本発明の電磁波検出器は、信号入力端子および信号出力端子を周辺部に有するアクティブマトリクス基板と、このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、前記バイアス電圧が５０００〜１５０００Ｖであり、前記信号入力端子と信号出力端子との少なくとも一方と前記接続部との距離が１．５ｃｍ以上に設定されていることを特徴としている。
【００２０】
上記の構成において、半導体膜として例えばアモルファスＳｅ膜（ａ−Ｓｅ膜）を使用した場合、この半導体膜は、例えば真空蒸着法により、アクティブマトリクス基板上に直接、低温で、かつ大面積成膜が可能である。このようなａ−Ｓｅ膜からなる半導体膜を使用した電磁波検出器では、電荷を効率よく収集するために、バイアス電圧として５０００〜１５０００Ｖもの高い電圧を印加することがある。
【００２１】
そこで、信号入力端子と信号出力端子との少なくとも一方と接続部との距離が１．５ｃｍ以上に設定されていれば、バイアス電極の接続部に１５０００Ｖの高圧を印加した場合であっても、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での前記放電を確実に防止することができる。これにより、バイアス電極に高圧を印加することにより電磁波の検出感度が高くなるという電磁波検出器の性質を確実に利用でき、高感度の電磁波検出器を得ることができる。
【００２２】
上記の電磁波検出器は、前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の角部近傍位置に設けられている構成としてもよい。
【００２３】
また、上記の電磁波検出器は、前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の互いに対向する２個の角部のうちの少なくとも一方の角部の近傍位置に設けられている構成としてもよい。
【００２４】
上記の両構成によれば、バイアス電極の接続部を画素配列領域からなる撮像領域の外部に形成することが容易になり、この結果、前記接続部から信号入力端子と信号出力端子との少なくとも一方を遠ざかるように配置することがさらに容易となる。
【００２５】
本発明の電磁波検出器は、画素配列領域からなる撮像領域を有するとともに、この撮像領域の周辺部に信号入力端子および信号出力端子が複数並設されているアクティブマトリクス基板と、このアクティブマトリクス基板上に設けられた電磁波導電性を有する半導体膜と、バイアス供給電源との接続部を有し、前記半導体膜にバイアス電圧を印加するためのバイアス電極とを備えている電磁波検出器において、前記信号入力端子と信号出力端子との少なくとも一方が、それらの並設方向における前記撮像領域の中心位置に対して、前記バイアス供給端子から遠ざかる側にずれた位置に偏在配置されていることを特徴としている。
【００２６】
上記の構成によれば、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での空中放電や沿面放電などの不要な放電を防止することができる。この結果、前記放電による電磁波検出器の破損を防止し、電磁波検出器の信頼性を高めることができる。
【００２７】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図７に基づいて以下に説明する。
本実施の形態の電磁波検出器は、図９（ａ）（ｂ）に示した従来の電磁波検出器と同様の各部材から構成されている。即ち、本実施の形態の電磁波検出器は、図１（ａ）（ｂ）に示すように、主として、アクティブマトリクス基板１１、半導体膜１２、バイアス電極１３、ゲートドライバー１４および読出しアンプ１５  を備えている。
【００２８】
アクティブマトリクス基板１１は、画素電極配列領域である撮像領域１６にアクティブマトリクスアレイを有する。半導体膜１２は検出対象の電磁波に感応して電荷を生成する。バイアス電極１３は半導体膜１２にバイアス電圧を印加するためのものである。
【００２９】
アクティブマトリクス基板１１は、図２に示すように、ガラスあるいはセラミックス等からなる絶縁性基板２１を有し、この絶縁性基板２１上に前記アクティブマトリクスアレイが形成されている。このアクティブマトリクスアレイは、例えばａ−Ｓｉやｐ−Ｓｉを用いたＴＦＴ素子からなるアクティブ素子２２、電荷蓄積容量（Ｃｓ）２３、電荷収集電極２４、並びに走査線および読出し線等のバスラインなどが、ＸＹマトリクス状に配列されて構成されている。
【００３０】
アクティブマトリクス基板１１上には、前述のように、半導体膜１２およびバイアス電極１３が形成され、バイアス電極１３には高圧電源１７が接続される。また、半導体膜１２とバイアス電極１３との間、および半導体膜１２と電荷収集電極２４との間には、電荷阻止層１８、１９が必要に応じて設けられる。
【００３１】
上記ＸＹマトリクスは、単位格子に相当する１画素のサイズが、０．１×０．１ｍｍ２  〜０．３×０．３ｍｍ２  程度であり、この１画素が５００×５００〜３０００×３０００画素程度、マトリクス状に配列されたものが一般的である。アクティブ素子２２としては、上記のＴＦＴ素子に限らず、ＭＩＭやダイオードを用いても構わない。
【００３２】
上記のアクティブマトリクス基板１１の構造は、さらに具体的に示すと図３に示すものとなる。このアクティブマトリクス基板１１では、例えばガラス基板からなる絶縁性基板２１上に、ゲート電極２５、電荷蓄積容量（Ｃｓ）電極２６、電荷蓄積容量２３、ゲート絶縁膜２７、接続電極（ドレイン電極）２８、データ電極（ソース電極）２９、ＴＦＴからなるアクティブ素子２２、絶縁保護膜３０、層間絶縁膜３１、および電荷収集電極２４などが形成される。なお、アクティブ素子２２はチャンネル層３２およびコンタクト層３３を有している。また、層間絶縁膜３１にはコンタクトホール３４が形成され、このコンタクトホール３４により電荷収集電極２４が接続電極２８と接続されている。
【００３３】
上記アクティブマトリクス基板１１は、次にようにして製造される。
絶縁性基板２１としてのガラス基板には、例えば無アルカリガラス基板（例えばコーニング社製＃１７３７等）を用いることができる。そして、このガラス基板１上にＴａやＡｌ等の金属膜からなるゲート電極２５および電荷蓄積容量電極２６を形成する。これらは、ガラス基板上に上記金属膜をスパッタ蒸着により厚さ約３０００Åに成膜した後、所望の形状にパターニングすることにより形成する。
【００３４】
次に、ゲート電極２５および電荷蓄積容量電極２６を覆うようにして、ガラス基板上面のほぼ全面に、ＳｉＮｘやＳｉＯｘ等からなるゲート絶縁膜２７をＣＶＤ法により厚さ約３５００Åに成膜する。このゲート絶縁膜２７は、電荷蓄積容量２３における誘電体としての機能も兼ねている。なお、ゲート絶縁膜２７としては、ＳｉＮｘやＳｉＯｘに限らず、ゲート電極２５および電荷蓄積容量電極２６を陽極酸化した陽極酸化膜を併用することもできる。
【００３５】
次に、ゲート電極２５の上方に、ゲート絶縁膜２７を介して、アクティブ素子（ＴＦＴ）２２のチャネル部となるチャンネル層（ｉ層）３２、およびデータ電極２９と接続電極（ドレイン電極）２８とのコンタクトを図るためのコンタクト層（ｎ＋  層）３３を形成する。これらはａ−Ｓｉから成り、ＣＶＤ法によりそれぞれ約１０００Å、約４００Åの厚さになるように成膜し、その後、所望の形状にパターニングすることにより形成することができる。
【００３６】
次に、コンタクト層（ｎ＋  層）３３上に、データ電極２９と接続電極（ドレイン電極）２８を形成する。この接続電極２８は、電荷蓄積容量２３を構成する上層側の電極ともなっている。これらデータ電極２９および接続電極２８は、上記ゲート絶縁膜２７および電荷蓄積容量電極２６と同様に、ＴａやＡｌ等の金属膜をスパッタ蒸着により厚さ約３０００Åに成膜した後、所望の形状にパターニングすることにより形成する。
【００３７】
次に、アクティブ素子（ＴＦＴ）２２や電荷蓄積容量２３等を形成した絶縁性基板（ガラス基板）２１のほぼ全面を覆うようにして、絶縁保護膜３０を形成する。この絶縁保護膜３０は、ＣＶＤ法にてＳｉＮｘを厚さ約３０００Åに成膜することにより形成する。なお、コンタクトホール３４が形成される接続電極２８上の部分においては、ＳｉＮｘを除去しておく。
【００３８】
次に、絶縁保護膜３０上の略全面を覆うようにして層間絶縁膜３１を形成する。この層間絶縁膜３１は、感光性を有するアクリル樹脂をスピナー等の塗布装置を用いて厚さ約３μｍに成膜することにより形成する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。
【００３９】
その後、所定の遮光パターンを有するフォトマスクを用いて、層間絶縁膜３１に露光・現像処理（フォトリソグラフィ）を施し、コンタクトホール３４を形成する。
【００４０】
次に、アクティブマトリクス基板１１の最上層としてＩＴＯやＡｌから成る導電膜を１０００〜２０００Åの厚みで成膜し、所望の形状にパターニングすることにより電荷収集電極（画素電極）２４を形成する。このようにしてアクティブマトリクス基板１１が完成する。
【００４１】
次に、電磁波検出器を形成するために、アクティブマトリクス基板１１におけるアクティブマトリクス領域（撮像領域）の略全面に電磁波導電性を有する半導体膜１２を成膜する。この半導体膜１２としては、Ｓｅ、ＣｄＴｅ、ＣｄＺｎＴｅ、ＰｂＩ２  、ＨｇＩ２  、ＳｉＧｅ、あるいはＳｉ等を使用することができる。ただし、アクティブマトリクスアレイが形成されたアクティブマトリクス基板１１上に直接半導体膜１２が形成された構造の電磁波検出器とする場合には、真空蒸着法により低温で大面積成膜が可能なアモルファスＳｅ膜（ａ−Ｓｅ膜）が最適である。また、電磁波検出器をＸ線の検出器とする場合、Ｘ線を効率良く吸収させるために、Ｓｅ膜は０．５〜１．５ｍｍの厚みに形成するのが好ましい。
【００４２】
次に、最上層となるバイアス電極１３をＡｌ、Ａｕなどの導電膜により形成する。バイアス電極１３にはバイアス供給線２０（図１参照）を介して外部の高圧電源１７（図２参照）からバイアス電圧が印加される。なお、高圧が印加されるバイアス電極１３やバイアス供給線２０の接続部位は、シリコーン、エポキシあるいはポリイミドなどの絶縁性樹脂によりモールドしておくのが好ましい。
【００４３】
次に、本電磁波検出器の全体構成を図１（ａ）（ｂ）に基づいて説明する。同図（ａ）は電磁波検出器の平面図であり、同図（ｂ）はその概略の縦断面図である。
【００４４】
図１（ａ）（ｂ）に示すように、電磁波検出器のアクティブマトリクス基板１１は、画素電極配列領域である撮像領域１６を有している。また、電磁波検出器のバイアス電極１３は、矩形をなす撮像領域１６の４個の角部に対応する４個の角部のうちの互いに対向する２個の角部に接続部１３ａを有している。これら接続部１３ａには、それぞれ、前記高圧電源１７からバイアス電極１３に高圧を供給するために、バイアス供給線２０が接続されている。
【００４５】
アクティブマトリクス基板１１では走査線と読出し線が格子状（通常、５００×５００〜３０００×３０００のマトリクス）に形成され、走査線は信号入力端子４１と接続され、読出し線は信号出力端子４２と接続されている。信号入力および出力端子４１、４２は、アクティブマトリクス基板１１の周辺部に沿って形成されている。
【００４６】
図１（ａ）（ｂ）に示したアクティブマトリクス基板１１では、矩形をなすアクティブマトリクス基板１１の互いに対向する第１の２辺（図中の左右辺）に信号入力端子４１が形成され、互いに対向する第２の２辺（図中の上下辺）に信号出力端子４２が形成されている。
【００４７】
ここで、信号入力および出力端子４１、４２の「端子」とは、走査線や読出し線をＴＡＢ等の外部回路と電気的に接続する部分を指し、その部分と走査線や読出し線とをつなぐ部分（図４に示す配線延長部４３など）は範囲に含まない。換言すれば、「端子」は、外部回路（ＴＡＢ等）を接続するために、アクティブマトリクス基板１１の周辺部において電極を剥き出しにした部分を指す。
【００４８】
参考までに、図４に図１（ａ）に示したアクティブマトリクス基板１１における信号入力および出力端子４１、４２付近の拡大図を示す。同図において、信号入力および出力端子４１、４２は、アクティブマトリクス基板１１の端部に配され、斜線部にて示す絶縁膜４４によっては被覆されていない。一方、信号入力および出力端子４１、４２からアクティブマトリクス基板１１の内方に伸びる配線延長部４３は、上記絶縁膜４４により被覆されている。
【００４９】
信号入力端子４１には、駆動ＬＳＩであるゲートドライバー１４がＴＡＢあるいはＣＯＧ等の実装方法によって接続され、信号出力端子４２には、ＬＳＩからなる読出しアンプ１５が同様の方法によって接続される。信号入力および出力端子４１、４２は、接続される複数のゲートドライバー１４（例えばＴＡＢ）および読出しアンプ１５（例えばＴＡＢ）に対応して、複数の区画に分けて配置されている。
【００５０】
例えば、アクティブマトリクス基板１１が１５３６×１５３６のマトリクスを有し、アクティブマトリクス基板１１に１２８ｃｈの入力端子を有する読出しアンプ１５用のＴＡＢが接続される場合、アクティブマトリクス基板１１における読出しアンプ１５接続側の１辺には、１２個のＴＡＢが配される。これに対応して、アクティブマトリクス基板１１の信号出力端子４２は１２個の区画に分割されている。なお、図１（ａ）においては、便宜上、信号入力端子４１を４区画、信号出力端子４２を７区画にそれぞれ分割した場合を示している。
【００５１】
また、信号入力および出力端子４１、４２は、バイアス電極１３の接続部１３ａから遠ざかるように、それぞれ撮像領域１６の垂直方向中心Ｖｏ、水平方向中心Ｈｏに対して偏在した状態に配置されている。具体的には、バイアス電極１３における接続部１３ａが形成されている角部以外の角部、即ち接続部１３ａが形成されていない互いに対向する２個の角部を角部１３ｂとした場合に、信号入力端子４１は、垂直方向中心Ｖｏに対して、角部１３ｂ側寄りの位置に集まるように配置され、同様に、信号出力端子４２は、水平方向中心Ｈｏに対して、角部１３ｂ側寄りの位置に集まるように配置されている。
【００５２】
したがって、本実施の形態の電磁波検出器では、従来の図９（ａ）に示した電磁波検出器と比較して、アクティブマトリクス基板１１の信号入力端子４１とバイアス電極１３の接続部１３ａとの距離Ａ、および信号出力端子４２と接続部１３ａとの距離Ｂが長くなっている。
【００５３】
上記の構成において、電磁波検出器では、Ｘ線などの電磁波が入射すると、半導体膜１２内で電荷（電子−正孔のペア）が発生する。このとき、半導体膜１２と電荷蓄積容量２３とは電気的に直列に接続された構造になっている。したがって、バイアス電極１３にバイアス電圧を印加しておくと、半導体膜１２で発生した電荷（電子−正孔のペア）はそれぞれ＋電極側と−電極側に移動する。この結果、電荷蓄積容量２３に電荷が蓄積される。
【００５４】
電荷蓄積容量２３に蓄積された電荷は、アクティブ素子２２をオンにすることで、読出し線および信号出力端子４２を介して、信号出力端子４２に接続された読出しアンプ１５に取り出される。このとき、電荷収集電極２４、電荷蓄積容量２３およびアクティブ素子２２は、上述の如くＸＹマトリクス状に配置されているので、線順次にアクティブ素子２２を駆動して電荷を読み出していくことにより、検出対象である電磁波の二次元情報を得ることが可能となる。
【００５５】
ここで、電磁波導電性を有する半導体膜１２として例えばａ−Ｓｅ膜を用いる場合、電磁波（Ｘ線）を受けてａ−Ｓｅ膜中に発生する電荷を効率良く収集するには、ａ−Ｓｅ膜に対し最大で１０Ｖ／μｍ程度の電界強度を印加するのが好ましい。この場合、バイアス電極１３には、５０００〜１５０００Ｖもの高い電圧を印加することもある。このように、電磁波検出器において、電磁波、例えばＸ線の検出感度を向上させるには、バイアス電極１３に印加する電圧を高圧にすることが有効である。なお、ａ−Ｓｅ膜の膜厚は、電磁波、例えばＸ線の吸収効率を考慮すると、０．５〜１．５ｍｍの厚みに形成するのが好ましい。
【００５６】
上記のようにバイアス電極１３に高圧を使用する場合、バイアス電極１３、バイアス供給線２０、およびバイアス電極１３におけるバイアス供給線２０との接続部１３ａには絶縁モールドを十分に施す必要がある。即ち、例えば絶縁モールドが十分な厚みを有していない場合、もしくはモールド樹脂にクラックやピンホール等の欠陥が生じている場合などでは、バイアス電極１３の高圧印加部分とその周辺の他の電極端子部分との間において空中放電や沿面放電などの放電を生じ易くなる。このような放電が発生した場合、上記他の電極部分に接続されているアクティブマトリクス基板１１の素子、およびゲートドライバー１４や読出しアンプ１５等の外部ＬＳＩなどにも高圧が印加されてしまい、電磁波検出器が破損することになる。
【００５７】
一方、上記放電が生じ易い部分として第１に考えられるのは、アクティブマトリクス基板１１の周辺部に設けられている信号入力および出力端子４１、４２とバイアス供給線２０の接続部位、即ち接続部１３ａとの間である。即ち、バイアス供給線２０が接続される接続部１３ａは絶縁モールドされるものの、ここでの絶縁モールドは他の平面的な絶縁モールドの領域と比べてモールド樹脂が特異な形態となる。例えば、断面形状で見てモールド樹脂の形状が複雑になり、接続部１３ａを覆う樹脂層の厚みが不均一となり易い。このため、接続部１３ａではモールド樹脂にクラック等の欠陥が発生し易くなり、この欠陥が原因となって上記放電が生じ易くなる。
【００５８】
このような問題に対し、本電磁波検出器では、前述のように、信号入力および出力端子４１、４２が、バイアス電極１３の接続部１３ａから遠ざかるように、それぞれ撮像領域１６の垂直方向中心Ｖｏ、水平方向中心Ｈｏに対して偏在した状態に配置されており、アクティブマトリクス基板１１の信号入力端子４１とバイアス電極１３の接続部１３ａとの距離Ａ、および信号出力端子４２と接続部１３ａとの距離Ｂが長くなっている。したがって、従来の電磁波検出器と比べて、上記部分での放電の発生を抑制でき、この放電による電磁波検出器の破損を抑制できるようになっている。
【００５９】
上記の放電抑制機能を調べるために、本願出願人は、接続部１３ａを絶縁モールドすることに加えて本願発明の上記構成を適用した電磁波検出器を使用し、実験を行った。上記電磁波検出器では、信号入力および出力端子４１、４２とバイアス電極１３の接続部１３ａとの距離Ａ、Ｂを、従来１ｃｍであったところ、１．５ｃｍ以上に長くした。この結果、距離Ａ、Ｂを長くした電磁波検出器では、バイアス電極１３に１５０００Ｖの電圧を印加した場合でも、信号入力および出力端子４１、４２と接続部１３ａとの間の放電の発生を激減させることができた。
【００６０】
なお、本実施の形態では、バイアス電極１３の４個の角部のうちの互いに対向する２個の角部に、バイアス供給線２０を接続するための接続部１３ａを形成し、信号入力および出力端子４１、４２を各接続部１３ａから遠ざかるように配置した構成としたが、本発明はこれに限定されるものではない。即ち、電磁波検出器は、基本的には、信号入力および出力端子４１、４２が各接続部１３ａから遠ざかるように配置された構成であればよい。
【００６１】
例えば、接続部１３ａをバイアス電極１３の１個の角部のみに形成した構成であってもよい。この場合には、アクティブマトリクス基板１１の少なくとも接続部１３ａに隣接する辺に設けられる信号入力および出力端子４１、４２を接続部１３ａから遠ざかるように偏在させる構成、即ち少なくとも接続部１３ａに隣接する辺に設けられる信号入力および出力端子４１、４２を、それぞれ水平方向中心Ｈｏ、垂直方向中心Ｖｏに対して、接続部１３ａとは反対側の角部１３ｂ側寄り位置に偏在させる構成となる。
【００６２】
また、上記の説明では、信号入力および出力端子４１、４２の両者を偏在させる構成としたが、信号入力および出力端子４１、４２の少なくとも一方のみを偏在させる構成であってもよい。この場合、信号入力および出力端子４１、４２のうち、接続部１３ａに近い方の端子を偏在させるのが好ましい。
【００６３】
また、図５に示すように、走査線と接続された信号入力端子４１を、アクティブマトリクス基板１１の１辺のみに設ける電磁波検出器の場合には、前記接続部１３ａを信号入力端子４１が存在しない辺（図中の左辺）の端部ではなく中途位置、例えば中央部に形成した構成としてもよい。この場合には、接続部１３ａが形成された辺に隣あう２辺（図中の上下辺）に設けられた信号出力端子４２を、接続部１３ａから遠ざかるように、信号入力端子４１が設けられた辺側寄りの位置に偏在させる構成となる。この場合、信号入力端子４１と信号出力端子４２とが入れ代わった構成も同様にして可能である。
【００６４】
また、前述のように、半導体膜１２として例えばａ−Ｓｅ膜を使用した場合には、電磁波を効率よく検出するために、バイアス電圧として５０００〜１５０００Ｖもの高い電圧が印加されることがある。この場合、信号入力端子４１と信号出力端子４２との少なくとも一方とバイアス電極１３の接続部１３ａとの距離Ａ、Ｂが１．５ｃｍ以上に設定されていれば、接続部１３ａに１５０００Ｖの高圧を印加した場合であっても、信号入力端子４１と信号出力端子４２との少なくとも一方とバイアス電極１３の接続部１３ａとの間での放電を確実に防止することができる。
【００６５】
距離Ａ、Ｂを１．５ｃｍ以上確保し得る構成としては、前述の図１および図５に示した構成の他に、図６および図７に示す構成も採用可能である。
図６に示す電磁波検出器では、隣り合うゲートドライバー１４同士および読出しアンプ１５同士の配設ピッチを狭くし、かつゲートドライバー１４、読出しアンプ１５がそれぞれ垂直方向中心Ｖｏ、水平方向中心Ｈｏに集まる状態に並設されている。
【００６６】
また、図７に示す電磁波検出器では、ゲートドライバー１４、読出しアンプ１５がそれぞれ垂直方向中心Ｖｏ、水平方向中心Ｈｏを中心としてその両側にほぼ均等に振り分けて並設され、バイアス電極１３の外端部からアクティブマトリクス基板１１の外端部までの距離Ｗ０  が、図１や図９に示した電磁波検出器と比べて長くなるように、即ちアクティブマトリクス基板１１の額縁領域が広くなるように形成されている。このために、図７に示した電磁波検出器では、例えば、バイアス電極１３の外端部から半導体領域の外端部までの距離Ｗ１  、および半導体領域の外端部からアクティブマトリクス基板１１の外端部までの距離Ｗ２  が広くなるように設定されている。
【００６７】
上記のような構成により、バイアス電極１３に高圧を印加することにより電磁波の検出感度が高くなるという電磁波検出器の性質を確実に利用でき、高感度の電磁波検出器を得ることができる。
【００６８】
また、以上の電磁波検出器において、バイアス電極１３、バイアス供給線２０および接続部１３ａに絶縁モールドを十分に施すことが好ましい点については上述したが、これに加えて、信号入力および出力端子４１、４２に対しても、ＴＡＢ等の外部回路（ゲートドライバー１４、読出しアンプ１５など）を実装した後、その実装された部分（例えばアクティブマトリクス基板１１の信号入力および出力端子４１、４２とＴＡＢ端子が異方導電性フィルムで接着された部分）を全て覆い隠すように絶縁モールドすることにより、前記放電をさらに確実に抑制することが可能となる。
【００６９】
【発明の効果】
以上のように、本発明の電磁波検出器は、前記信号入力端子と信号出力端子との少なくとも一方が、バイアス電極の前記接続部から遠ざかるように偏在配置されている構成である。
【００７０】
これにより、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での空中放電や沿面放電などの不要な放電を防止することができる。この結果、前記放電による電磁波検出器の破損を防止し、電磁波検出器の信頼性を高めることができる。
【００７１】
また、本発明の電磁波検出器は、前記バイアス電圧が５０００〜１５０００Ｖであり、前記信号入力端子と信号出力端子との少なくとも一方と前記接続部との距離が１．５ｃｍ以上に設定されている構成である。
【００７２】
上記の構成において、半導体膜として例えば形成が容易なａ−Ｓｅ膜を使用した場合、電荷を効率よく収集するために、バイアス電圧として５０００〜１５０００Ｖもの高い電圧を印加することがある。そこで、信号入力端子と信号出力端子との少なくとも一方と接続部との距離が１．５ｃｍ以上に設定されていれば、バイアス電極の接続部に１５０００Ｖの高圧を印加した場合であっても、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での前記放電を確実に防止することができる。これにより、バイアス電極に高圧を印加することにより電磁波の検出感度が高くなるという電磁波検出器の性質を確実に利用でき、高感度の電磁波検出器を得ることができる。
【００７３】
上記の電磁波検出器は、前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の角部近傍位置に設けられている構成としてもよい。
【００７４】
また、上記の電磁波検出器は、前記アクティブマトリクス基板が略矩形をなし、前記バイアス電極の接続部が前記アクティブマトリクス基板の互いに対向する２個の角部のうちの少なくとも一方の角部の近傍位置に設けられている構成としてもよい。
【００７５】
上記の両構成によれば、バイアス電極の接続部を画素配列領域からなる撮像領域の外部に形成することが容易になり、この結果、前記接続部から信号入力端子と信号出力端子との少なくとも一方を遠ざかるように配置することがさらに容易となる。
【００７６】
本発明の電磁波検出器は、前記信号入力端子と信号出力端子との少なくとも一方が、それらの並設方向における前記撮像領域の中心位置に対して、前記バイアス供給端子から遠ざかる側にずれた位置に偏在配置されている構成である。
【００７７】
これにより、信号入力端子と信号出力端子との少なくとも一方とバイアス電極の接続部との間での空中放電や沿面放電などの不要な放電を防止することができる。この結果、前記放電による電磁波検出器の破損を防止し、電磁波検出器の信頼性を高めることができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の実施の一形態における電磁波検出器の構成を示す平面図、図１（ｂ）は同概略の縦断面図である。
【図２】図１（ａ）に示した電磁波検出器の動作原理を説明する縦断面図である。
【図３】図１（ａ）に示した電磁波検出器における１画素部分を拡大して示す縦断面図である。
【図４】図１（ａ）に示した電磁波検出器における信号入力および出力端子付近の構成の説明図である。
【図５】図５（ａ）は、本発明の実施の他の形態における電磁波検出器の構成を示す平面図、図５（ｂ）は同概略の縦断面図である。
【図６】図６（ａ）は、本発明の実施の他の形態における電磁波検出器の構成を示す平面図、図６（ｂ）は同概略の縦断面図である。
【図７】図７（ａ）は、本発明の実施の他の形態における電磁波検出器の構成を示す平面図、図７（ｂ）は同概略の縦断面図である。
【図８】従来の電磁波検出器の動作原理を説明する縦断面図である。
【図９】図９（ａ）は、従来の電磁波検出器の構成を示す平面図、図９（ｂ）は同概略の縦断面図である。
【符号の説明】
１１    アクティブマトリクス基板
１２    半導体膜
１３    バイアス電極
１３ａ  接続部
１４    ゲートドライバー
１５    読出しアンプ
１６    撮像領域
１７    高圧電源
２０    バイアス供給線
２１    絶縁性基板
２２    アクティブ素子
２３    電荷蓄積容量
２４    電荷収集電極
２５    ゲート電極
２６    電荷蓄積容量電極
２７    ゲート絶縁膜
２８    接続電極
２９    データ電極
３１    層間絶縁膜
４１    信号入力端子
４２    信号出力端子
【図１】
0003588053.tif 000002
【図２】
0003588053.tif 000003
【図３】
0003588053.tif 000004
【図４】
0003588053.tif 000005
【図５】
0003588053.tif 000006
【図６】
0003588053.tif 000007
【図７】
0003588053.tif 000008
【図８】
0003588053.tif 000009
【図９】
0003588053.tif 000010