(57)【特許請求の範囲】
【請求項１】
２線式渦流量計等に用いるＡ／Ｄ変換器であって、
入力端子と加算器と積分器とコンパレータとフリップフロップを直列に接続し、前記フリップフロップの出力信号を出力端子に接続すると共に、その出力信号をＤ／Ａ変換器を介して前記加算器に帰還して、入力信号に対応するパルス密度信号を出力するΣΔＡＤ変換器において、
前記コンパレータの出力と前記フリップフロップの入力と、
前記フリップフロップの出力と前記Ｄ／Ａ変換器の入力とをそれぞれ絶縁する絶縁手段を備えたことを特徴とするΣΔＡＤ変換器。
【請求項２】
前記絶縁手段として、トランスまたはフォトカプラを使用したことを特徴とする請求項１に記載のΣΔＡＤ変換器。
【請求項３】
前記積分器は、複数個直列に接続して構成されたものであることを特徴とする請求項１に記載のΣΔＡＤ変換器。
【請求項４】
前記Ｄ／Ａ変換器は、ホールド回路を経由したフリップフロップの出力を受けるように構成されたことを特徴とする請求項１に記載のΣΔＡＤ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、測定流体の流量に対応して発生する渦周波数をセンサによって検出しこの検出信号をＡ／Ｄ変換し流量換算した後、外部機器に流量測定値を動作電源と共有の４〜２０ｍＡ電流信号として出力する２線式渦流量計に用いるΣΔＡＤ変換器に関し、特に入力信号の絶縁手段を改良して消費電流の低減を図ったΣΔＡＤ変換器に関する。
【０００２】
【従来の技術】
従来の渦流量計の構成を図４を用いて説明する。同図において、渦発生体により発生する渦を検出するセンサ１の入力信号は、増幅器２によって増幅されアンチエリアジングフィルタ３に入力される。
【０００３】
アンチエリアジングフィルタ３に入力された信号は、ここで高周波成分を除去されΣΔＡ／Ｄ変換器４に出力される。
【０００４】
ΣΔＡ／Ｄ変換器４に入力された信号は、ここでデジタル変換されデジタルフィルタ５に出力される。
【０００５】
デジタルフィルタ５に入力された信号は、ここで適切なフィルタリングを施されＣＰＵ６に入力される。ＣＰＵ６は、入力された信号に対して流量変換等の信号処理を行った後、流量信号を出力回路７に出力する。
【０００６】
出力回路７は、外部機器に対して４〜２０ｍＡの流量信号を出力する。尚、ここで出力される４〜２０ｍＡの信号は２線式渦流量計の場合、図４の回路の動作電源も兼用している。
【０００７】
このような構成の渦流量計では、センサ１をアースから絶縁しない構造の場合、正常な流量信号を得るために、回路内のいずれかの点で入力信号と内部回路を絶縁する必要がある。
【０００８】
一般的な渦流量計では、このような絶縁を行うためにΣΔＡ／Ｄ変換器４に絶縁回路を挿入することにより、図４中に破線Ａで示した箇所で絶縁を行っている。
【０００９】
図５は従来のΣΔＡＤ変換器の基本構成図であり、図６は各部の信号波形を示すタイムチャートである。
【００１０】
図５においてアンチエリアジングフィルタ３から入力端子６１に入力される信号Ａｉｎは、加算器１５を介して積分器１１に入力され、その出力はコンパレータ１２に入力される。
【００１１】
コンパレータ１２の出力は、フリップフロップ１３に入力され、その出力は出力端子６２を介して接続された後段のデジタルフィルタ５に入力される。また、前記フリップフロップ１３には、ΣΔＡＤ変換器のサンプリング信号となる内部クロック信号ＣＬＫが接続され、その出力はＤ／Ａ変換器１４を介して加算器１５の−端子に入力される。
【００１２】
このような構成のΣΔＡＤ変換器において、前記信号Ａｉｎは積分器１１によって積分され、その積分信号Ａ１１はコンパレータ１２の既定値と比較される。この比較出力Ｄ１２はフリップフロップ１３に入力されクロック信号ＣＬＫのタイミングによってオンオフを繰り返し出力信号Ｄ１３を出力する。
【００１３】
前記フリップフロップ１３の出力信号Ｄ１３は、Ｄ／Ａ変換器１４によってアナログ信号Ａ１４に変換された後、加算器１５によって前記信号Ａｉｎと加算される。
【００１４】
このような動作を繰り返すことによって、ΣΔＡＤ変換器４は、図６のＤ１３に示したような前記信号Ａｉｎに対応したパルス密度信号Ｄ１３を出力することが可能である。
【００１５】
上記に説明したΣΔＡＤ変換器の特徴として、出力が１ビット（多ビット出力型のもののある。）であること、ハードウェアが小規模であること、省電力化しやすいこと、サンプリングレートを上げることによって無調整で高い分解能を得られることなどがあげられるため渦流量計等に多く用いられてきた。
【００１６】
このような構造のΣΔＡＤ変換器によって図４中に破線Ａで示した箇所で入力信号を絶縁するために前記絶縁回路を回路内に挿入した一例を図７に示す。同図は図４のΣΔＡＤ変換器の、クロック信号ＣＬＫとフリップフロップ１３の出力に絶縁回路２５を設けることにより、図４の破線Ａからセンサ１側の回路と、破線ＡからＣＰＵ６側の回路との絶縁を行うものである。このような構成の回路が、ＵＳＰ５３７２０４６公報に示されている。
【００１７】
【発明が解決しようとする課題】
しかしながら、図７に説明した従来のΣΔＡＤ変換器の絶縁構造では、高い周波数の信号であるクロック信号を絶縁する必要がある。高周波の信号を絶縁し転送するためには大きな電流が必要である。
【００１８】
一般的にＡＤ変換器は、高いサンプリング信号を用いてサンプリングを行えば行う程、量子化ノイズが減少し、高分解能が得られる。特にΣΔＡＤ変換器は、信号帯域より数百倍程度の高い周波数でサンプリングを行う必要がある。
【００１９】
渦流量計の場合、信号帯域は数ｋＨｚであるためサンプリング周波数は数百ｋＨｚ以上が必要である。このような高周波の信号を絶縁し転送するためには大きな電流が必要である。
【００２０】
ところが、２線式の渦流量計では、動作電源と共用の流量信号を測定レンジに対する４−２０ｍＡの電流信号で外部機器に送信するため、ＡＤ変換器の全消費電流は４ｍＡ以下で動作させる必要がある。従って、図７のΣΔＡＤ変換器では絶縁回路の電流消費量の制限により、４ｍＡ以下で絶縁が可能な範囲内でしかサンプリング周波数を上げる（分解能を上げる）ことができないという問題点があった。
【００２１】
本発明は、上記問題を解決するもので、４ｍＡ以下で動作する高速サンプリングが可能な絶縁手段を備えたΣΔＡＤ変換器を提供することを目的とする。
【００２２】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、入力端子と加算器と積分器とコンパレータとフリップフロップを直列に接続し、前記フリップフロップの出力信号を出力端子に接続すると共に、その出力信号をＤ／Ａ変換器を介して前記加算器に帰還して、入力信号に対応するパルス密度信号を出力するΣΔＡＤ変換器において、
前記コンパレータの出力と前記フリップフロップの入力と、
前記フリップフロップの出力と前記Ｄ／Ａ変換器の入力とをそれぞれ絶縁する絶縁手段を備えたことを特徴とするものである。
【００２３】
このことにより、高周波のクロック信号を絶縁することなく前記センサ側の回路とＣＰＵ側の回路とを絶縁することが可能となる。
【００２４】
請求項２に記載の発明では、請求項１に記載の発明において、前記絶縁手段として、トランスまたはフォトカプラを使用したことを特徴とするものである。
【００２５】
このことによって、前記絶縁手段は特殊な高周波部品でなく一般的な汎用部品を用いて構成することが可能となる。
【００２６】
請求項３に記載の発明では、請求項１に記載の発明において、前記積分器は、複数個直列に接続して構成されたものであることを特徴とするものである。
【００２７】
このことによって、前記絶縁手段は様々な構成のΣΔＡＤ変換器に対応することが可能となる。
【００２８】
請求項４に記載の発明では、請求項１に記載の発明において、前記Ｄ／Ａ変換器は、ホールド回路を経由したフリップフロップの出力を受けるように構成されたことを特徴とするものである。
【００２９】
このことによって、前記絶縁手段は様々な構成のΣΔＡＤ変換器に対応することが可能となる。
【００３０】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係るΣΔＡＤ変換器の構成図である。尚、同図において従来例の問題点を説明した図７と同様の動作を行うものは、同一の符号を付しその説明を省略する。
【００３１】
図１において、前記図７と異なる点は、絶縁回路３５をコンパレータ１２とフリップフロップ１３の接続点と、フリップフロップ１３の出力端子とＤ／Ａ変換器１４の接続点に備えたことである。
【００３２】
コンパレータ１２の出力Ｄ１２とフリップフロップ１３の出力Ｄ１３は、図６に示したとおりオンオフの２値信号であるため容易に絶縁することが可能である。
【００３３】
また、図１の回路では図７の回路と異なり、高周波のクロック信号ＣＬＫは絶縁回路３５を通過していない。そして、前記フリップフロップ１３の出力信号Ｄ１３は原理的にクロック信号ＣＬＫの周波数の半分以下である。
【００３４】
前述したとおり、一般的に絶縁回路は絶縁しようとする信号の周波数が高い程消費電流が大きくなり、その価格も高くなる。逆に、絶縁しようとする信号の周波数が低い程消費電流が小さくなり、その価格も安くなる。
【００３５】
従って、絶縁回路３５によって絶縁する信号は、低い周波数の２値信号であるためその絶縁に大電流を必要としない。従って、絶縁回路３５は小さな電流消費の簡単な回路で容易に実現できる。また、ΣΔＡＤ変換器の分解能を決定するクロック信号ＣＬＫも絶縁回路３５を通過しないため、この制限を受けず容易に高周波数化することが可能である。
【００３６】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００３７】
例えば、図２に示した回路のように加算器４５と積分器４１を追加した２次ΣΔＡＤ変換器においても、図１で説明した絶縁手段は有効である。同図のようにΣΔＡＤ変換器は、積分器の数を増やすことによって１次ΣΔＡＤ変換器に比べ、量子化ノイズを低減し分解能を上げることが可能である。
【００３８】
更に、図３に示した回路のようにフリップフロップ１３の出力端子とＡ／Ｄ変換器１４の間にホールド回路５６を挿入したΣΔＡＤ変換器においても、図１で説明した絶縁手段は有効である。同図のようにホールド回路５６を備えることによりクロック信号ＣＬＫの周波数に比べ積分器１１やコンパレータ１３の動作速度を低く抑えることが可能となるため、より小電流で動作するΣΔＡＤ変換器を低コストで製作することが可能となる。
【００３９】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１に記載の発明では、前記ΣΔＡＤ変換器において、
前記コンパレータの出力と前記フリップフロップの入力と、
前記フリップフロップの出力と前記Ｄ／Ａ変換器の入力とをそれぞれ絶縁する絶縁手段を備えたことにより、
比較的低速の２値信号を絶縁するだけで、前記センサ側の回路とＣＰＵ側の回路とを絶縁することが可能となる。従って高周波のクロック信号を絶縁する場合に比べ、前記絶縁手段を電流消費を低く抑えた安価な回路で構成することが可能となる。
【００４０】
請求項２に記載の発明では、請求項１に記載された発明において、前記絶縁手段は、トランスやフォトカプラを用いて構成されたことにより、一般的な汎用部品を用いて低コストで製作することが可能となる。また、汎用部品を用いたことにより部品調達が容易である。
【００４１】
請求項３と請求項４に記載の発明では、請求項１に記載された発明において、前記絶縁手段は、前記２次ΣΔＡＤ変換器やホールド回路を備えたΣΔＡＤ変換器においても対応が可能であるため様々な構成のΣΔＡＤ変換器に対応することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る渦流量計のΣΔＡＤ変換器の一実施例を示す構成図である。
【図２】本発明に係る渦流量計の２次ΣΔＡＤ変換器の実施例を示す構成図である。
【図３】本発明に係る渦流量計のΣΔＡＤ変換器の他の実施例を示す構成図である。
【図４】従来の渦流量計の一例を示す構成図である。
【図５】従来の渦流量計のΣΔＡＤ変換器の一例を示す構成図である。
【図６】従来の渦流量計のΣΔＡＤ変換器の各信号波形を示すタイムチャートである。
【図７】従来の渦流量計のΣΔＡＤ変換器の他の一例を示す構成図である。
【符号の説明】
１  センサ
２  増幅器
３  アンチエリアジングフィルタ
４  Ａ／Ｄ変換器
５  デジタルフィルタ
６  ＣＰＵ
７  出力回路
１１、４１  積分器
１２  コンパレータ
１３  フリップフロップ
１４  Ｄ／Ａ変換器
１５、４５  加算器
２５、３５  絶縁回路
５６  ホールド回路
【図１】
0003593691.tif 000002
【図２】
0003593691.tif 000003
【図３】
0003593691.tif 000004
【図４】
0003593691.tif 000005
【図５】
0003593691.tif 000006
【図６】
0003593691.tif 000007
【図７】
0003593691.tif 000008