(57)【特許請求の範囲】
【請求項１】
メモリを有する画素部と、
前記画素部と同一基板上に形成され、前記メモリを動作させるための電源回路と、
前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行う制御回路とを備え、
前記電源回路は、待機モードに入ることが検知された後に起動する、表示装置。
【請求項２】
メモリを有する画素部と、
前記画素部と同一基板上に形成され、前記メモリを動作させるための電源回路と、
前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行う制御回路とを備え、
前記電源回路は、少なくとも正電圧発生回路を含み、
前記メモリへのデータの書き込みの間、前記メモリの電源として、前記正電圧発生回路よりも電流駆動能力の高い電源を用いるとともに、前記データの書き込み後に、前記メモリの電源として、前記正電圧発生回路を用いる、表示装置。
【請求項３】
前記電源回路は、正電圧発生回路および負電圧発生回路を含み、
待機時の動作モードから通常使用時の動作モードに入る際に、前記正電圧発生回路のノードを一旦接地電位にすることによって放電した後に、前記メモリに、前記負電圧発生回路を接続する、請求項１または２に記載の表示装置。
【請求項４】
メモリを有する画素部と、前記画素部と同一基板上に形成され、前記メモリを動作させるための電源回路とを備えた表示装置の動作方法であって、
前記電源回路の電圧値を設定値に到達させるステップと、
前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行うステップとを備え、
前記電源回路の電圧値を設定値に到達させるステップは、待機時の動作モードに入ることが検知された後、前記電源回路を起動させるステップを含み、
前記メモリにデータの書き込みを行うステップは、前記待機時の動作モードにおいて、前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行うステップを含む、表示装置の制御方法。
【請求項５】
前記電源回路は、少なくとも正電圧発生回路を含み、
前記メモリにデータの書き込みを行うステップは、前記メモリへのデータの書き込みの間、前記メモリの電源として、前記正電圧発生回路よりも電流駆動能力の高い電源を用いるとともに、前記データの書き込み後に、前記メモリの電源として、前記正電圧発生回路を用いるステップを含む、請求項４に記載の表示装置の制御方法。
【請求項６】
前記電源回路は、正電圧発生回路および負電圧発生回路を含み、
待機時の動作モードから通常使用時の動作モードに入る際に、前記正電圧発生回路のノードを一旦接地電位にすることによって放電した後に、前記メモリに、前記負電圧発生回路を接続するステップを含む、請求項４又は５に記載の表示装置の制御方法。
【請求項７】
前記電源回路の電圧値を設定値に到達させるステップは、前記電源回路からのセットアップ完了信号を前記制御回路に送信することによって前記電源回路の電圧値が設定値に到達したことを検知するステップを含む、請求項４〜６のいずれか１項に記載の表示装置の制御方法。
【請求項８】
前記電源回路の電圧値を設定値に到達させるステップは、前記電源回路の起動後に、所定の時間が経過したことに基づいて前記電源回路の電圧値が設定値に到達したことを検知するステップを含む、請求項４〜６のいずれか１項に記載の表示装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、表示装置およびその制御方法に関し、特に、画素部にメモリを有する表示装置およびその制御方法に関する。
【０００２】
【従来の技術】
近年、ポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた小型の液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）の需要が増大してきている。このため、液晶パネルおよび外部制御ＩＣを含めた表示システムの低消費電力化が求められている。特に、携帯電話に搭載される液晶表示装置では、携帯電話が電池で駆動されることから、低消費電力化の要望が大きい。したがって、携帯電話に使用される液晶表示装置にも低消費電力化の要求が強く、特に、待ち受け時における待ち受け画面での電力低下が求められている。
【０００３】
最近では、携帯電話に搭載される液晶表示装置の待ち受け画面での低消費電力化を目的として、バックライトを消灯したり、ＬＣＤ画面の一部分のみに必要情報を表示するパーシャル表示方式を採用するなど、種々の技術開発が行われている。
【０００４】
また、待ち受け画面の低消費電力化を目的として、ＬＣＤの画素部にＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメモリを内蔵するとともに、待ち受け状態になると、周辺回路による駆動を停止して低消費電力化を実現するシステムとしてのメモリ内蔵ＬＣＤが提案されている。
【０００５】
このメモリ内蔵ＬＣＤの動作としては、通常使用時における動作モード、待ち受け待機時に表示すべきビデオデータの書き込み時における動作モード、および、待機時における動作モードの３つの動作モードが存在する。通常使用時では、水平クロックと垂直クロックとからなる基本クロックに基づいて動作する。すなわち、通常使用時の動作モードでは、画素の周辺に配置されたデータ線駆動回路と走査線駆動回路とを用いて、ビデオデータを画素に書き込む動作を行う。
【０００６】
また、待ち受け待機時に表示すべきビデオデータの書き込み時における動作モードでは、待機時に入る前に、メモリにビデオデータを書き込む動作を行う。さらに、待機時における動作モードでは、待機時に表示すべきビデオデータをメモリから液晶に書き込む動作を行う。
【０００７】
【発明が解決しようとする課題】
上記した従来の提案されたメモリ（ＳＲＡＭ）内蔵ＬＣＤでは、待機時に移行する際に、メモリにビデオデータを書き込むため、待ち受け待機時および待機時にメモリが活性化されるとともに、通常使用時には、メモリは不活性状態となる。この場合、メモリが通常使用時の不活性状態から待機時の活性状態に移行する際に、メモリを駆動するための電源回路を起動すると、メモリ（ＳＲＡＭ）に貫通電流が流れるため、消費電流が増加するという問題点がある。
【０００８】
また、メモリが通常使用時の不活性状態から待機時の活性状態に移行する際に、メモリを駆動するための電源回路の起動と、データの書き込みとを同時に行うと、上記メモリ（ＳＲＡＭ）の貫通電流によって、データの書き込みを行うことが困難になるという問題点がある。
【０００９】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、待機時の動作モードに入る際のデータの書き込みを良好に行うことが可能な表示装置を提供することである。
【００１０】
この発明のもう１つの目的は、上記の表示装置において、動作モードを移行する際に生じる消費電流の増加を抑制することである。
【００１１】
この発明のさらにもう１つの目的は、待機時の動作モードに入る際のデータの書き込みを良好に行うことが可能な表示装置の制御方法を提供することである。
【００１２】
この発明の他の目的は、上記の表示装置の制御方法において、動作モードを移行する際に生じる消費電流の増加を抑制することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、請求項１における表示装置は、メモリを有する画素部と、画素部と同一基板上に形成され、メモリを動作させるための電源回路と、電源回路の電圧値が設定値に到達した後に、メモリにデータの書き込みを行う制御回路とを備え、前記電源回路は、待機モードに入ることが検知された後に起動する。
【００１４】
請求項１による表示装置では、上記のように、電源回路の電圧値が設定値に到達した後に、メモリにデータの書き込みを行う制御回路を設けることによって、データの書き込み時には、電源回路が完全に立ち上がって貫通電流が抑制された状態であるので、メモリへのデータの書き込みを良好に行うことができる。
特に、待機時の動作モードに入ることが検知された後に電源回路を起動させる場合にも、メモリにデータを書き込む際に、電源回路が完全に立ち上がって貫通電流がない状態であるので、データの書き込みを良好に行うことができる。
【００１５】
請求項２における表示装置は、メモリを有する画素部と、前記画素部と同一基板上に形成され、前記メモリを動作させるための電源回路と、前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行う制御回路とを備え、電源回路は、少なくとも正電圧発生回路を含み、メモリへのデータの書き込みの間、メモリの電源として、正電圧発生回路よりも電流駆動能力の高い電源を用いるとともに、データの書き込み後に、メモリの電源として、正電圧発生回路を用いる。
請求項２では、このように、データの書き込み時に電流駆動能力の高い安定した電源を用いることによって、データの書き込み時に貫通電流が流れたとしても、電源が不安定になることがない。これにより、安定したデータの書き込みを行うことができる。また、メモリへのデータの書き込み時に、正電圧発生回路の電位が急激に低下するという不都合も生じない。また、データの書き込み後の待機時には、貫通電流がほとんど流れないので、待機時における消費電流を低減することができる。
【００１６】
請求項３における表示装置は、請求項１または２の構成において、電源回路は、正電圧発生回路および負電圧発生回路を含み、待機時の動作モードから通常使用時の動作モードに入る際に、正電圧発生回路のノードを一旦接地電位にすることによって放電した後に、メモリに負電圧発生回路を接続する。請求項３では、このように、一旦放電を行った後に、メモリに負電圧発生回路を接続することによって、待機時の動作モードから通常使用時の動作モードに入る際の消費電流の増加を抑制することができるとともに、負電位が不安定になる時間を短縮することができる。
【００１７】
請求項４における表示装置の制御方法は、メモリを有する画素部と、画素部と同一基板上に形成され、メモリを動作させるための電源回路とを備えた表示装置の制御方法であって、電源回路の電圧値を設定値に到達させるステップと、電源回路の電圧値が設定値に到達した後に、メモリにデータの書き込みを行うステップとを備え、前記電源回路の電圧値を設定値に到達させるステップは、待機時の動作モードに入ることが検知された後、前記電源回路を起動させるステップを含み、前記メモリにデータの書き込みを行うステップは、前記待機時の動作モードにおいて、前記電源回路の電圧値が設定値に到達した後に、前記メモリにデータの書き込みを行うステップを含む。
【００１８】
請求項４による表示装置の制御方法では、上記のように、電源回路の電圧値が設定値に到達した後に、メモリにデータの書き込みを行うことによって、データの書き込み時には、電源回路が完全に立ち上がって貫通電流がない状態であるので、メモリへのデータの書き込みを良好に行うことができる。
【００２０】
更には、待機時の動作モードに入ることが検知された後に電源回路を起動させる場合にも、メモリにデータを書き込む際に、電源回路が完全に立ち上がって貫通電流がない状態であるので、データの書き込みを良好に行うことができる。
【００２１】
請求項５における表示装置の制御方法は、請求項４の構成において、電源回路は、少なくとも正電圧発生回路を含み、メモリにデータの書き込みを行うステップは、メモリへのデータの書き込みの間、メモリの電源として、正電圧発生回路よりも電流駆動能力の高い電源を用いるとともに、データの書き込み後に、メモリの電源として、正電圧発生回路を用いるステップを含む。
請求項５では、このように、データの書き込み時に電流駆動能力の高い安定した電源を用いることによって、データの書き込み時に貫通電流が流れたとしても、電源が不安定になることがない。これにより、安定したデータの書き込みを行うことができる。また、メモリへのデータの書き込み時に、正電圧発生回路の電位が急激に低下するという不都合も発生しない。また、データの書き込み後の待機時には、貫通電流が流れないので、待機時における消費電流を低減することができる。
【００２２】
請求項６における表示装置の制御方法は、請求項４又は５の構成において、電源回路は、正電圧発生回路および負電圧発生回路を含み、待機時の動作モードから通常使用時の動作モードに入る際に、正電圧発生回路のノードを一旦接地電位にすることによって放電した後に、メモリに負電圧発生回路を接続するステップを含む。
請求項６では、このように、一旦放電を行った後に、メモリに負電圧発生回路を接続することによって、待機時の動作モードから通常使用時の動作モードに入る際の消費電流の増加を抑制することができるとともに、負電位が不安定になる時間を短縮することができる。
【００２３】
請求項７における表示装置の制御方法は、請求項４〜６のいずれかの構成において、電源回路の電圧値を設定値に到達させるステップは、電源回路からのセットアップ完了信号を制御回路に送信することによって電源回路の電圧値が設定値に到達したことを検知するステップを含む。
請求項７では、このように構成することによって、容易に、電源回路の電圧値が設定値に到達したことを検知することができる。
【００２４】
請求項８における表示装置の制御方法は、請求項４〜６のいずれかの構成において、電源回路の電圧値を設定値に到達させるステップは、電源回路の起動後に、所定の時間が経過したことに基づいて電源回路の電圧値が設定値に到達したことを検知するステップを含む。
請求項８では、このように構成することによって、容易に、電源回路の電圧値が設定値に到達したことを検知することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示したブロック図である。図２は、図１に示した第１実施形態の液晶表示装置の制御方法を説明するためのブロック図であり、図３は、図２に示した第１実施形態の液晶表示装置の制御方法における電源回路の起動順序を説明するための概略図である。
【００２７】
まず、図１を参照して、第１実施形態の液晶表示装置１００の全体構成について説明する。この第１実施形態の液晶表示装置１００は、液晶パネル１と、外部制御回路２とを備えている。なお、この外部制御回路２は、本発明の「制御回路」の一例である。液晶パネル１は、走査線駆動回路４と、データ線駆動回路５と、画素部（表示部）６と、正電源回路（正電圧発生回路）８と、負電源回路（負電圧発生回路）９とを含んでいる。すなわち、この第１実施形態では、画素部６と、正電圧発生回路８と、負電圧発生回路９とが、同一基板（同一液晶パネル１）上に形成されている。
【００２８】
また、画素部６を構成する各画素は、ＳＲＡＭからなるメモリ６１と、トランジスタ６２、６３および６４と、液晶６５とを含んでいる。また、各画素は、画素部６内においてマトリクス状に配置されている。メモリ６１は、待ち受け待機時に、表示すべき静止画データを記憶するとともに、トランジスタ６４を介して待ち受け待機時に表示すべき静止画データを液晶６５に書き込む機能を有する。また、外部制御回路２は、メモリ６１を制御するメモリ制御回路３を含んでいる。
【００２９】
次に、図２および図３を参照して、第１実施形態の液晶表示装置の制御方法について説明する。この第１実施形態では、図２および図３に示すように、液晶パネル１の電源（ＶＤＤ）が投入されると同時に、正電圧発生回路８および負電圧発生回路９のセットアップを行う。そして、正電圧発生回路８が昇圧電位（ＶＰＰ）に到達するとともに、負電圧発生回路９が到達電位（ＶＢＢ）に到達した後、通常使用時の動作モードに入る。そして、通常使用時の動作モードによる動作を行った後、液晶パネル１の制御システム（図示せず）が待機モードであることを検知する。この検知に基づいて、静止画データの書き込みを行った後、待機時の動作モードに入る。
【００３０】
なお、外部制御回路２は、液晶パネル１の制御システム（図示せず）によって待機時の動作モード（待機モード）であることが検知されたことに基づいて、静止画書き込みに必要な制御信号および静止画データを転送する機能とを有する。
【００３１】
この第１実施形態では、メモリ６１を動作させるための正電圧発生回路８および負電圧発生回路９の電圧値が設定値（ＶＰＰおよびＶＢＢ）に到達した後に、通常使用時の動作モードが行われ、その後、待機モードに入る際にメモリにデータの書き込みを行うことによって、データの書き込み時には、正電圧発生回路８および負電圧発生回路９が完全に立ち上がって貫通電流の抑制された状態となる。その結果、メモリ６１への静止画データの書き込みを良好に行うことができる。
【００３２】
（第２実施形態）
図４は、本発明の第２実施形態による液晶表示装置の制御方法を説明するためのブロック図であり、図５は、図４に示した第２実施形態の液晶表示装置の制御方法における電源回路の起動順序を説明するための概略図である。
【００３３】
図４および図５を参照して、この第２実施形態では、上記した第１実施形態と異なり、待機モードを検知した後に、電源回路を起動する場合の例について示している。以下、詳細に説明する。
【００３４】
この第２実施形態では、まず、液晶パネル１の電源（ＶＤＤ）が投入されて通常使用時の動作モードによる動作（通常動作）が行われる。そして、通常動作の後に、待機モードに入る際に、液晶パネル１の制御システム（図示せず）が待機モードを検知したことに基づいて、正電圧発生回路（正電源回路）８および負電圧発生回路（負電源回路）９を起動する。この場合、図４に示すように、外部制御回路２から正電圧発生回路８および負電圧発生回路９に電源起動信号が送信されることによって、正電圧発生回路８および負電圧発生回路９のセットアップが開始される。そして、正電圧発生回路８および負電圧発生回路９の電圧が設定電圧（ＶＰＰおよびＶＢＢ）に到達した後、メモリ６１に静止画データの書き込みを行い、その後、待機時の動作モード（待機モード）に入る。なお、メモリ６１への静止画データの書き込み時には、外部制御回路２は、静止画書き込みに必要な制御信号および静止画データをメモリ６１に転送する。
【００３５】
すなわち、第２実施形態における外部制御回路２は、液晶パネル１の制御システム（図示せず）が待機モードを検知したことに基づいて正電圧発生回路８および負電圧発生回路９を活性化する機能と、静止画書き込みに必要な制御信号および静止画データを転送する機能とを有する。
【００３６】
なお、正電圧発生回路８および負電圧発生回路９の電圧が設定電圧に到達したこと（セットアップ完了）の検知方法としては、たとえば、正電圧発生回路８および負電圧発生回路９からセットアップ完了信号を外部制御回路２に送信することによって行ってもよいし、あらかじめ決められた時間（たとえば１フレーム分の時間：６０フレーム／秒の場合、１６．７ｍｓｅｃ）の経過によってセットアップが完了したと見なすようにしてもよい。
【００３７】
第２実施形態では、上記のように、待機時の動作モード（待機モード）に入ることが検知された後、正電圧発生回路８および負電圧発生回路９を起動して正電圧発生回路８および負電圧発生回路９の電圧が設定電圧（ＶＰＰおよびＶＢＢ）に到達した後に、メモリ６１に静止画データの書き込みを行うことによって、待機時の動作モードに入ることが検知された後に、正電圧発生回路８および負電圧発生回路９を起動する場合にも、メモリ６１にデータを書き込む際に、正電圧発生回路８および負電圧発生回路９が完全に立ち上がって貫通電流が抑制された状態となる。これにより、データの書き込みを良好に行うことができる。
【００３８】
（第３実施形態）
図６は、本発明の第３実施形態による液晶表示装置の制御方法を説明するための回路図である。図７は、図６に示した第３実施形態の表示装置の制御方法を採用しない場合の不都合を説明するための回路図であり、図８は、図７に示した回路図に対応する時間と貫通電流および昇圧電圧値との関係を示した相関図である。
【００３９】
図６を参照して、この第３実施形態の液晶表示装置の制御方法では、通常動作時から待機モードに入る場合のメモリ（ＳＲＡＭ）６１の電源割り当てについて示している。すなわち、この第３実施形態では、通常動作時にはメモリ（ＳＲＡＭ）６１を構成する２つのインバータ回路６１ａおよび６１ｂに負電位（ＶＢＢ）が印加されている。この状態から直接待機モード時の昇圧電位（ＶＰＰ）を印加する前に、一旦、正電圧発生回路８よりも安定した電源である液晶パネル１の電源（ＶＤＤ）または待機時用電源（ＶＣＣ）を印加する。
【００４０】
なお、液晶パネル１の電源（ＶＤＤ）または待機時電源（ＶＣＣ）から、昇圧電位（ＶＤＤ）への切り替えは、全静止画データを書き込んだ後に行う。これは、静止画データの書き込みの途中で昇圧電位へ切り替えると、誤動作が発生しやすいためである。
【００４１】
第３実施形態では、上記のように、メモリ６１への静止画データの書き込み時に、メモリ６１の電源として、正電圧発生回路８よりも電流駆動能力の高い安定した電源（ＶＤＤまたはＶＣＣ）を用いることによって、データの書き込み時に貫通電流が流れたとしても、電源が不安定になることがない。これにより、メモリ６１に安定したデータの書き込みを行うことができる。また、メモリ６１へのデータの書き込み時に、正電圧発生回路８の昇圧電位（ＶＰＰ）が急激に低下するという不都合も生じない。また、データの書き込み後の待機時には、貫通電流が流れないので、待機時における消費電流を低減することができる。
【００４２】
ここで、図７および図８を参照して、図６に示した第３実施形態の構成を採用しない場合の不都合について説明する。図７に示すように、通常動作時の電源設定値（ＶＢＢ）から待機モード時の電源設定値（ＶＰＰ）に直接遷移させるとともに、静止画データの書き込みと正電圧発生回路８の起動とを同時に行う場合には、図８に示すように、静止画データの書き込み時に、貫通電流が発生するという不都合が生じる。このように貫通電流が生じると、電流駆動能力のあまり大きくない内部の正電圧発生回路８によって発生された昇圧電源値（ＶＰＰ）が不安定になるので、静止画データを書き込むのが困難になるという不都合が生じる。
【００４３】
そこで、図６に示した第３実施形態では、上記のような不都合を防止するために、通常動作時の負電位（ＶＢＢ）から、直接昇圧電位（ＶＰＰ）を印加する前に、一旦電流駆動能力の高い電源（ＶＤＤまたはＶＣＣ）を印加する。これにより、上記したように、静止画データ書き込み時に貫通電流が流れたとしても、電流駆動能力の高い安定した電源（ＶＤＤまたはＶＣＣ）を用いているので、電源が不安定になることがなく、その結果、静止画データの書き込みを良好に行うことができる。また、データの書き込み時に電流駆動能力の高い電源（ＶＤＤまたはＶＣＣ）を用いているので、データの書き込み時に、電流駆動能力のあまり大きくない内部で発生した昇圧電位ＶＰＰが急激に低下するという不都合も生じない。なお、静止画データの書き込み終了後の待機モードに入った後は、それほど電流駆動能力は必要とされないので、電流駆動能力のあまり大きくない内部の正電圧発生回路８によって昇圧した昇圧電位（ＶＰＰ）を用いても問題はない。
【００４４】
（第４実施形態）
図９は、本発明の第４実施形態による液晶表示装置の制御方法を説明するための回路図である。図１０は、図９に示した第４実施形態の液晶表示装置の制御方法を採用しない場合の不都合を説明するための回路図であり、図１１は、図１０に示した回路図に対応する時間と放電電流および負電圧値との関係を示した相関図である。
【００４５】
図９を参照して、この第４実施形態の液晶表示装置の制御方法では、待機モードから通常動作時に移行する際のメモリ（ＳＲＡＭ）６１の電源割り当てについて示している。具体的には、待機モード時の昇圧電圧（ＶＰＰ）から通常動作時の電位（ＶＢＢ）に切り替える際に、一旦、昇圧ノード７０を接地電位（ＧＮＤ）に接続する。これにより、昇圧ノード７０の寄生容量に蓄積された昇圧電荷が放電されるので、静止画データが消去される。その後、通常動作時の負電位（ＶＢＢ）を印加する。
【００４６】
なお、接地電位（ＧＮＤ）から通常動作時の電位（ＶＢＢ）への切り替えは、通常動作時における画像データの書き込み前に行う。
【００４７】
第４実施形態では、上記のように、待機時の動作モードから通常動作時の動作モードに入る際に、昇圧ノード７０を一旦接地電位（ＧＮＤ）にすることによって放電した後に、メモリに負電圧発生回路９を接続することによって、待機時の動作モードから通常動作時の動作モードに入る際の消費電流の増加を抑制することができるとともに、負電位が不安定になる時間を短縮することができる。
【００４８】
すなわち、図１０に示すように、待機時モードの電源設定値（ＶＰＰ）から直接通常動作時の電源設定値（ＶＢＢ）に遷移させた場合には、寄生容量Ｃｐに蓄積された昇圧電荷が負電位（ＶＢＢ）側に電流として流れる。その結果、図１０に示すような放電電流が流れて消費電流が増加するとともに、図１１に示すように、負電源値が浅くなり（正の方向に近づき）不安定になるという不都合が生じる。
【００４９】
そこで、図９に示した第４実施形態では、上記のような不都合を防止するために、待機モード時の電源設定値（ＶＰＰ）から通常動作時の電源設定値（ＶＢＢ）に切り替える際に、一旦、昇圧ノード７０を接地電位（ＧＮＤ）に接続することによって、昇圧ノード７０の寄生容量に蓄積された昇圧電荷の放電を行う。これにより、上記したように、通常動作時の負電位（ＶＢＢ）が不安定になる時間を短縮することができるとともに、通常動作時における放電電流を抑制することができるので、通常動作時における消費電流が増加するのを抑制することができる。
【００５０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５１】
たとえば、上記実施形態では、液晶表示装置（ＬＣＤ）からなる表示装置を例にとって説明したが、本発明はこれに限らず、画素部にメモリを含む表示装置であれば、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの他の表示装置にも同様に適用可能である。
【００５２】
また、上記第１実施形態および第２実施形態では、正電圧発生回路８および負電圧発生回路９が到達電位に到達したことの検知を、正電圧発生回路８および負電圧発生回路９からのセットアップ完了信号を外部制御回路２に送信するか、または、所定の時間の経過によって行うようにしたが、本発明はこれに限らず、他の方法を用いて正電圧発生回路８および負電圧発生回路９のセットアップが完了したことを検知するようにしてもよい。
【００５３】
【発明の効果】
以上のように、本発明によれば、待機時の動作モードに入る際のデータのメモリへの書き込みを良好に行うことができる。また、動作モードを移行する際に生じる消費電流の増加を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による液晶表示装置の全体構成を示したブロック図である。
【図２】本発明の第１実施形態による液晶表示装置の制御方法を説明するためのブロック図である。
【図３】図２に示した第１実施形態の液晶表示装置の制御方法における電源回路の起動順序を説明するための概略図である。
【図４】本発明の第２実施形態による液晶表示装置の制御方法を説明するためのブロック図である。
【図５】図４に示した第２実施形態の液晶表示装置の制御方法における電源回路の起動順序を説明するための概略図である。
【図６】本発明の第３実施形態による液晶表示装置の制御方法を説明するための回路図である。
【図７】図６に示した第３実施形態の液晶表示装置の制御方法を採用しない場合の不都合を説明するための回路図である。
【図８】図７に示した回路図に対応する時間と貫通電流および昇圧電圧値との関係を示した相関図である。
【図９】本発明の第４実施形態による液晶表示装置の制御方法を説明するための回路図である。
【図１０】図９に示した第４実施形態の液晶表示装置の制御方法を採用しない場合の不都合を説明するための回路図である。
【図１１】図１０に示した回路図に対応する時間と放電電流および負電圧値との関係を示した相関図である。
【符号の説明】
１  液晶パネル
２  外部制御回路（制御回路）
３  メモリ制御回路
６  画素部
８  正電圧発生回路
９  負電圧発生回路
６１  メモリ（ＳＲＡＭ）
６１ａ、６１ｂ  インバータ回路
７０  昇圧ノード
１００  液晶表示装置
【図１】
0003540772.tif 000002
【図２】
0003540772.tif 000003
【図３】
0003540772.tif 000004
【図４】
0003540772.tif 000005
【図５】
0003540772.tif 000006
【図６】
0003540772.tif 000007
【図７】
0003540772.tif 000008
【図８】
0003540772.tif 000009
【図９】
0003540772.tif 000010
【図１０】
0003540772.tif 000011
【図１１】
0003540772.tif 000012