(57)【特許請求の範囲】
【請求項１】
交流電源を整流して直流として溶接負荷に出力する第１の整流回路と、
第１の整流回路によって整流した直流をスイッチング素子によって高周波交流に変換するインバータ回路と、
前記高周波交流を入力して溶接に適した溶接電源用出力電圧に変換する出力巻線と前記溶接電源用出力電圧に比例した電圧を発生する補助巻線とを有する変圧器と、
前記変圧器の出力巻線の出力を整流して溶接用出力を得る第２の整流回路とを包含する溶接用電源装置において、
前記スイッチング素子を導通する導通指令信号を出力するインバータ制御回路と、
前記インバータ制御回路がスイッチング素子を導通する導通指令信号を出力したときにハイレベルの信号を出力するオア回路と、
前記溶接電源用出力電圧に比例した電圧を整流して出力する補助整流回路と、
前記補助整流回路で整流した信号を入力して平均値の出力信号を出力する平均化回路と、
前記補助整流回路と前記平均化回路との間に接続されて前記オア回路がハイレベルの信号を出力したときに導通して前記補助整流回路で整流した信号を前記平均化回路に出力するアナログスイッチとを備え、
前記アナログスイッチが導通して前記平均化回路が平均値の出力信号を前記インバータ制御回路に出力することによって前記スイッチング素子が導通して前記出力巻線が出力する出力電圧のみの平均値を溶接負荷に出力することによって、前記スイッチング素子が遮断するときに発生するフライバック電圧および振動電圧を含む不要な成分を溶接負荷に出力しない溶接用電源装置。
【請求項２】
交流電源を整流して直流とした後にスイッチング素子を用いたインバータ回路によって高周波交流に変換し、前記インバータ回路の出力を変圧器によって溶接に適した電圧に変換するとともに、前記変圧器の出力を整流して溶接用出力を得る溶接用電源装置において、前記インバータ回路を構成するスイッチング素子に対する導通指令信号と前記変圧器の出力電圧とを入力とし前記導通指令信号が出力された後に前記変圧器の出力電圧が一定値を超えたときから前記変圧器の出力電圧の極性が反転するまでの間を前記スイッチング素子の真の導通期間として検出する導通期間検出回路と、前記導通期間検出回路の出力中のみ閉路するアナログスイッチと、前記変圧器の出力を整流する整流回路と、前記アナログスイッチによって前記整流回路の出力電圧が入力されて入力電圧の平均値を出力する平均値化回路と、前記平均値化回路の出力信号と出力電圧設定信号との差信号によって前記インバータ回路のスイッチング素子の導通割合を決定するインバータ制御回路とを備えた溶接用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力電圧を所望の値に保つようフィードバック制御する溶接用電源装置に関するものである。
【０００２】
【従来の技術】
図６は従来のインバータ回路を用いた溶接電源の構成を示す接続図である。同図において、１は第１の整流回路、２は第１の平滑回路、３はインバータ回路、Ｑ１乃至Ｑ４はスイッチング素子、４は一次巻線Ｎ１，出力巻線Ｎ２，Ｎ２′および補助巻線Ｎ３，Ｎ３′を有する変圧器、５は第２の整流回路、６は第２の平滑回路、７は平均値化回路、７ａは補助整流回路、７ｂは平均化回路、８は溶接負荷、９は誤差増幅器、１０は出力電圧設定回路、１１はインバータ制御回路、ｅｆ  は出力電圧フィードバック信号、ｅｒ  は出力電圧設定信号、Δｅは誤差信号（Δｅ＝ｅｒ  ーｅｆ  ）である。同図の溶接用電源は一般商用交流電源を入力とし、第１の整流回路１で交流入力を整流し、平滑回路２で平滑して直流とした後、その出力をインバータ回路３で高周波交流に変換し、この高周波の交流電圧を変圧器４で溶接に適した電圧に変換した後、さらにまた第２の整流回路５および平滑回路６で整流平滑して溶接負荷９に供給するものである。同図の溶接電源の出力電圧はインバータ回路３のスイッチング素子Ｑ１とＱ３又はスイッチング素子Ｑ２とＱ４の導通によって、変圧器４の２次側巻線に発生する電圧を整流した出力の平均値となる。
【０００３】
図６の装置において、出力電圧の制御は変圧器４に巻かれた出力巻線Ｎ２、Ｎ２′に比例した電圧が発生する補助巻線Ｎ３、Ｎ３′から得られた電圧を補助整流回路７ａで整流した後に平均化回路７ｂにてその平均値ｅｆ  を得て、出力電圧設定回路１０から出力される出力電圧設定信号ｅｒ  との差信号Δｅ＝ｅｒ  ーｅｆ  をインバータ回路３のスイッチング素子の導通割合を決定するインバータ制御回路１１に供給することによって出力電圧を設定値ｅｒ  に対応した値に保つものである。
【０００４】
図７は、図６の装置における出力電圧の平均化回路７ｂの例を示す接続図であり、抵抗器Ｒ１，Ｒ２およびコンデンサＣからなるローパスフィルタを構成している。
【０００５】
【発明が解決しようとする課題】
図８は、図６の装置において、全ての素子が理想的に動作するものと仮定した場合の各部の動作波形を示す線図である。図８において（ａ）はスイッチング素子Ｑ１、Ｑ３に対する導通駆動信号、（ｂ）はスイッチング素子Ｑ２、Ｑ４に対する導通駆動信号、（ｃ）は変圧器４の１次巻線Ｎ１の電圧、（ｄ）は変圧器４の出力巻線Ｎ２の電圧、（ｅ）は変圧器４の補助巻線Ｎ３の電圧、（ｆ）は平均値化回路７の出力、即ち出力電圧フィードバック信号をそれぞれ示す。
【０００６】
したがって、動作が図８のように理想的に行われる限りは補助巻線Ｎ３の出力を整流した出力の平均値ｅｆ  は真の出力ｅ０  に正しく比例することになる。
【０００７】
しかし、実際のインバータ回路は理想的なインバータ回路とは次のような点で異なる。
（１）変圧器に漏れインダクタンスが存在するために、スイッチング素子の遮断時に変圧器の２次側にフライバック電圧（逆起電圧）が発生する。
（２）変圧器の１次巻線と２次巻線間の浮遊容量、スイッチング素子間の浮遊容量及び配線間の浮遊容量が存在するために、スイッチング素子の遮断時に寄生振動が発生する。
（３）スイッチング素子に保護回路（スナバ回路）が存在するために、スイッチング素子の遮断時に出力が振動的となる。
【０００８】
したがって、図６に示す従来のインバータ回路の動作は理想的な動作をすることはなく、図９に示すようになる。図９は、図６の装置において、漏れインダクタンス、浮遊容量及びスナバ回路などが存在するために生ずる実際の動作波形を示す線図であり、（ａ）乃至（ｆ）は図８に示した理想的動作における波形（ａ）乃至（ｆ）にそれぞれ対応する。図９に示すように、実際の出力ｅ0 と補助巻線からの検出出力ｅf は、振動的となり、このうち出力巻線に現われる振動部分は電力としては微弱であるので溶接にはほとんど影響しない。このために補助巻線の出力のうちの振動部分に相当する信号が真の出力に寄与しない電圧成分として含まれることになり、実際よりも高い値を示すようになる。
【０００９】
上記のように、従来のインバータ回路は、フィードバック信号にこのような出力に寄与しない電圧も含まれるため、出力の制御精度が低くなる欠点があった。これらのうち浮遊容量は溶接機の巻線の構造、配線方法、部品配置及び部品のバラツキ等の影響で変化するため補助巻線Ｎ３、Ｎ３′に発生する不要な振動成分は、一定ではないので簡単に補償することはできない。また、漏れインダクタンスによるフライバック（逆起）電圧は、出力電流の大きさによって変化するために、不要成分の影響は出力によっても変化する。
【００１０】
したがって浮遊容量や漏れインダクタンスによって発生するフィードバック信号の誤差は、一定ではないため正確に補償するのは困難であった。
【００１１】
【課題を解決するための手段】
本発明は、交流電源を整流して直流とした後に、スイッチング素子を用いたインバータ回路によって高周波交流に変換し、このインバータ回路の出力を変圧器によって溶接に適した電圧に変換した後に、再度整流して直流とする方式の溶接機において、変圧器の２次巻線に発生する出力電圧のうちインバータ回路のスイッチング素子が、実際に導通状態にある期間のみの出力の平均値を得ることによって、上記従来装置の問題点を解決したものである。
【００１２】
【発明の実施の形態】
図１は、本発明の溶接用電源装置の実施例を示す接続図である。図２は、図１に示す本発明の実施例の溶接用電源装置の動作を説明するための各部の波形を示す線図である。図１において、１２はスイッチング素子Ｑ１，Ｑ３およびスイッチング素子Ｑ２，Ｑ４に対する導通駆動信号Ｓ１またはＳ２のいずれかが供給されているときにハイレベル信号を出力するオア回路、１３はオア回路１２のハイレベル出力時に閉じるアナログスイッチである。図１において、その他は図６に示した従来装置と同機能のものに同符号を付して詳細な説明は省略する。また図２において、（ａ）はスイッチング素子Ｑ１，Ｑ３に対する導通指令信号Ｓ１、（ｂ）はスイッチング素子Ｑ２，Ｑ４に対する導通指令信号Ｓ２、（ｃ）は変圧器４の補助巻線Ｎ３の出力電圧Ｖａ、（ｄ）はオア回路１２の出力信号Ｒ、（ｅ）は平均化回路７ｂの出力信号ｅｆ  を示す。
【００１３】
図１の実施例の動作を図２の線図とともに説明する。各図において、スイッチング素子Ｑ１，Ｑ３に対する導通駆動信号Ｓ１がインバータ制御回路１１から出力されると、この信号Ｓ１がハイレベルになることによって、スイッチング素子Ｑ１，Ｑ３が導通して変圧器４の１次巻線Ｎ１に電圧が印加される。これによって、変圧器４の出力巻線Ｎ２に出力電圧が発生すると同時に、これに比例した電圧が補助巻線Ｎ３にも発生する。
【００１４】
同時に、信号Ｓ１がハイレベルになったことによって、オア回路１２の出力もハイレベルとなり、これによってアナログスイッチ１３は閉じる。これにより、補助巻線Ｎ３の出力電圧Ｖａを補助整流回路７ａで整流した信号は平均化回路７ｂに供給される。平均化回路７ｂは、入力信号の平均値ｅｆ  を誤差増幅器９に出力し、この出力信号ｅｆ  と出力電圧設定回路１０の設定信号ｅｒ  とは、誤差増幅器９にて両者の差信号Δｅ＝ｅｒ  ーｅｆ  が演算されて、インバータ制御回路１１に供給されて、インバータ制御回路１１は、この誤差信号Δｅが減少する方向に出力パルス幅を決定し、各スイッチング素子の導通期間を決定し、出力電圧を設定値に保つよう動作する。信号Ｓ１の出力期間が終了すると、スイッチング素子Ｑ１，Ｑ３が遮断するとともにオア回路１２の入力信号がローレベルになる。この結果、アナログスイッチ１３は開き、変圧器４の補助巻線Ｎ３の出力Ｖａを補助整流回路７ａで整流した信号は平均化回路７ｂに伝達されなくなる。
【００１５】
次に、前述の誤差信号Δｅに対応して定まる所定の休止期間の後に、スイッチング素子Ｑ２，Ｑ４に対する導通駆動信号Ｓ２がハイレベルになると、スイッチング素子Ｑ２，Ｑ４が導通し、同時にアナログスイッチ１３が閉じる。これによって、補助巻線Ｎ３の出力信号Ｖａを整流した電圧は再び平均化回路７ｂに伝達され、信号Ｓ２がローレベルに反転するまでの間継続する。上記の動作を繰り返した結果、平均化回路７ｂは、スイッチング素子駆動信号Ｓ１またはＳ２がハイレベルの間の変圧器４の出力電圧のみの平均値を出力することになり、各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような不要な成分を除去した信号を得ることができる。
【００１６】
図１に示した実施例においては、出力電圧の検出をインバータ回路を構成するスイッチング素子に対する導通駆動信号が存在する期間のみに限定したので、スイッチング素子の遮断時に発生する不要な振動電圧を検出信号から除去できる。しかし、一般にスイッチング素子は、駆動信号が供給されると直ちに導通するのではなく、図２の（ｄ）にｔdon で示すように、若干の導通遅れ時間の後に導通する。また、駆動信号が消滅してからもｔdoffで示す遮断遅れ時間の後に遮断する。それ故、駆動信号Ｓ１またはＳ２がハイレベルにある期間と実際に変圧器４に電力が供給されている期間との間にはずれが存在する。しかも、この導通遅れ時間ｔdon および遮断遅れ時間ｔdoffは、スイッチング素子毎にバラツキがあり、かつ使用条件によっても若干変化する。
【００１７】
したがって、図１に示した実施例のように駆動信号Ｓ１，Ｓ２によって出力電圧の検出期間を限定すると、真の出力電圧を検出すべき期間との間に若干の差異が生じることがある。
【００１８】
本発明の第２の発明は、上記第１の発明における電圧検出期間であるスイッチング素子駆動信号Ｓ１，Ｓ２の存在期間にかえて、スイッチング素子に導通駆動信号が供給されてから実際に変圧器の出力電圧が上昇を開始したときを始点とし、次にスイッチング素子が遮断して変圧器の出力電圧が低下したときを終点とするように出力電圧検出期間を定めたものである。
【００１９】
図３は、本発明の第２の発明の実施例を示す接続図である。同図において、１４は導通期間検出回路であり、変圧器の補助巻線Ｎ３の出力とスイッチング素子駆動信号Ｓ１，Ｓ２とを入力とし、信号Ｓ１またはＳ２がハイレベルであり、かつ補助巻線Ｎ３の出力電圧が一定値以上となったときから、次に補助巻線Ｎ３の出力電圧が一定値以下にまで低下するまでの間を、導通期間としてハイレベル信号を出力するものである。同図のその他は、図１に示した装置を同機能のものに同符号を付して説明を省略する。
【００２０】
図３の実施例において、スイッチング素子Ｑ１，Ｑ３に対する導通駆動信号Ｓ１がインバータ制御回路１１から出力されると、この信号がハイレベルになることによってスイッチング素子Ｑ１，Ｑ３が導通して、変圧器４の１次巻線Ｎ１に電圧が印加される。これによって、変圧器４の出力巻線Ｎ２に出力電圧が発生すると同時に、これに比例した電圧が補助巻線Ｎ３にも発生する。補助巻線Ｎ３の出力電圧は、インバータ制御回路１１の出力信号Ｓ１とともに導通期間検出回路１４に供給される。
【００２１】
導通期間検出回路１４においては、スイッチング素子Ｑ１，Ｑ３に対する導通駆動信号Ｓ１が出力されていて、かつ補助巻線Ｎ３の出力電圧が予め定められた基準電圧より高くなったときから、次に補助巻線Ｎ３の出力電圧が基準電圧よりも低下するまでの間中を導通期間中として出力する。この導通期間中信号によって、アナログスイッチ１３が閉じて補助巻線Ｎ３の出力は平均化回路７ｂに伝達され、この平均化回路７ｂの出力が出力電圧フィードバック信号ｅｆ  として誤差増幅器９にフィードバックされ、出力電圧設定器１０の出力電圧ｅｒ  との差信号（Δｅ＝ｅｒ  ーｅｆ  ）がインバータ制御回路１１に供給されて、図１に示した実施例と同様に、出力電圧が設定値に一致するようにスイッチング素子Ｑ１，Ｑ３の導通時間幅が決定される。次に所定の休止期間の後に、スイッチング素子Ｑ２，Ｑ４に対して導通駆動信号Ｓ２が供給されたときも同様にして導通時間幅が定められる。
【００２２】
また図４は、図３の実施例に用いる導通期間検出回路１４の例を示す接続図である。同図において、４は図３の装置の変圧器４の一部を示し、１１は同じく図３の装置のインバータ回路、１４１ａ，１４１ｂはコンパレータ、１４２ａ，１４２ｂは入力信号の立下りから一定時間幅のパルス信号を入力するパルス発生回路、ＡＮＤ１，ＡＮＤ２はアンド回路、ＯＲ１はオア回路、ＮＯＲ１はノア回路、１４３はフリップフロップ回路である。またＥは基準電圧Ｅｒ  を定める直流電源である。
【００２３】
図５は、図４の導通期間検出回路１４の動作を説明するための線図であり、同図（ａ）はインバータ制御回路からのスイッチング素子Ｑ１およびＱ３に対する導通駆動信号Ｓ１、（ｂ）は同じく導通駆動信号Ｓ２、（ｃ）は変圧器４の補助巻線の出力電圧のうち（Ｃ）点とセンタータップとの間の電圧、（ｄ）は補助巻線Ｎ３の（Ｄ）点とセンタータップとの間の電圧、（ｅ）はコンパレータ１４１ａの出力、（ｆ）はコンパレータ１４１ｂの出力をそれぞれ示す。また（ｇ）はパルス発生器１４２ａの出力、（ｈ）はパルス発生器１４２ｂの出力、（ｉ）はオア回路ＯＲ１の出力、（ｊ）はアンド回路ＡＮＤ１の出力、（ｋ）はアンド回路ＡＮＤ２の出力、（ｌ）はノア回路ＮＯＲ１の出力、（ｍ）はフリップフロップ回路１４３の出力、即ち導通期間検出回路１４の出力をそれぞれ示す。なお、同図において横軸は時間の経過を示す。図５の線図を参照して図４の導通期間検出回路の動作を説明する。
【００２４】
インバータ制御回路１１から時刻ｔ＝ｔ１  に信号Ｓ１が出力されると、この信号Ｓ１により図３に示したインバータ回路３のスイッチング素子Ｑ１，Ｑ３が導通し、これによって変圧器４が励磁されて補助巻線Ｎ３に出力電圧が発生する。このとき、信号Ｓ１が出力されて後、導通遅れ時間ｔｄｏｎ  の後にスイッチング素子Ｑ１，Ｑ３が導通を始めるので補助巻線Ｎ３の出力電圧もこのｔｄｏｎ  の後に上昇を始める。この補助巻線Ｎ３の（Ｃ）点の電圧が基準電圧Ｅｒ  よりも高くなるとコンパレータ１４１ａの出力はハイレベルに反転する。このコンパレータ１４１ａの出力がハイレベルになった時点で、アンド回路ＡＮＤ１の両入力信号がともにハイレベルになるので図５（ｊ）に示すように、アンド回路ＡＮＤ１の出力もハイレベルとなる。このとき信号Ｓ２は、未だローレベルであるのでアンド回路ＡＮＤ２の出力はローレベルであり、ノア回路ＮＯＲ１の出力は（ｌ）に示すようにハイレベルからローレベルに反転する。このノア回路ＮＯＲ１の出力信号の立下りによって、フリップフロップ回路１４３はセットされて出力信号（ｉ）が反転する。
【００２５】
この時刻は、スイッチング素子Ｑ１，Ｑ３の実際の導通開始時に一致しており、時刻ｔ＝ｔ１  ＋ｔｄｏｎ  に相当する。次に時刻ｔ＝ｔ２  になって、導通駆動信号Ｓ１がローレベルになるとアンド回路ＡＮＤ１はローレベルに反転し、これによってノア回路ＮＯＲ１の出力もハイレベルに反転する。しかし、信号Ｓ１がローレベルになった直後においてはスイッチング素子Ｑ１，Ｑ３は未だ導通しており、遮断遅れ時間ｔｄｏｆｆの後に遮断する。時刻ｔ＝ｔ２  ＋ｔｄｏｆｆにおいてスイッチング素子Ｑ１，Ｑ３が完全に遮断すると、変圧器４に対する電圧の供給は急激に消滅しようとする。このためそれまでに、変圧器の磁気回路に蓄えられていた電磁エネルギーが、これを防げる方向に大きな電圧を発生する。この電圧は、補助巻線Ｎ３に対して前とは逆方向のフライバック電圧となって現われ、以後は回路の固有振動数に従う振動波形となる。この最初の電圧の減少、反転時にコンパレータ１４１ａは出力が反転してローレベルとなり、このコンパレータ１４１ａの出力の立下りによって、パルス発生器１４２ａが一定時間幅の立下りパルスを発生する。このパルス発生器１４２ａの出力の立下りによって、オア回路ＯＲ１を通してフリップフロップ回路１４３がリセットされてその出力信号（ｉ）が反転する。
【００２６】
次に所定の休止期間の後の時刻ｔ＝ｔ３  において、インバータ制御回路１１からスイッチング素子Ｑ２，Ｑ４に対する導通駆動信号が供給されると、先と同様にして導通遅延時間ｔｄｏｎ  の後に補助巻線Ｎ３に先とは逆極性の出力電圧が発生し、この電圧が基準電圧Ｅｒ  を越えたときにコンパレータ１４２ｂの出力が反転し、アンド回路ＡＮＤ２がハイレベル出力となって、ノア回路ＮＯＲ１の出力がローレベルに反転し、フリップフロップ回路１４３がセットされて出力が反転する。さらに時刻ｔ＝ｔ４  において信号Ｓ２がローレベルになると、アンド回路ＡＮＤ２の出力がローレベルとなり、ノア回路ＮＯＲ１の出力が反転復帰する。また信号Ｓ２の消滅によって、時間ｔｄｏｆｆの後にスイッチング素子Ｑ２，Ｑ４が遮断すると、補助巻線Ｎ３の電圧が急減し、コンパレータ１４１ｂの出力が反転復帰して、このコンパレータ１４１ｂの出力の立下りによってパルス発生器１４２ｂが立下りパルスを発生し、フリップフロップ回路１４３がリセットされる。さらに所定の休止時間の後に、時刻ｔ＝ｔ５  において信号Ｓ１がハイレベルになると、時刻ｔ＝ｔ１  以降と同様の動作を繰り返す。
【００２７】
上記において、フリップフロップ回路１４３がセットされてからリセットされるまでの期間は、スイッチング素子Ｑ１，Ｑ３またはＱ２，Ｑ４の導通によって、補助巻線Ｎ３に実際に電圧が誘起している期間に相当し、スイッチング素子Ｑ１乃至Ｑ４の導通遅れ時間ｔｄｏｎ  やこれらの遮断後に発生するフライバック電圧や振動電圧の発生期間を除いた期間である。それ故、図４の導通期間検出回路のフリップフロップ回路１４３の出力（ｍ）を溶接機の出力電圧を検出するための期間の信号として、図３のアナログスイッチ１３をこの期間のみ導通させるようにすれば、真のフィードバック電圧信号を得ることが出来る。
【００２８】
【本発明の効果】
本発明は、出力電圧の検出が正しく行えるので高精度の出力が得られる。
【図面の簡単な説明】
【図１】本発明の第１の発明の実施例を示す接続図である。
【図２】図１に示す実施例の動作を説明するための線図である。
【図３】本発明の第２の発明の実施例を示す接続図である。
【図４】図３に示す本発明の実施例の溶接電源装置全体の内、導通期間検出回路の部分の詳細を示す接続図である。
【図５】図４に示す導通期間検出回路の各部の動作波形を示す線図である。
【図６】従来のインバータ回路を用いた溶接電源の構成を示す接続図である。
【図７】図６に示す従来のインバータ回路の補助整流回路の出力電圧の平均化回路を示す接続図である。
【図８】図６において、全ての素子が理想的に動作するものと仮定した場合の各部の動作波形を示す線図である。
【図９】図６の装置において、漏れインダクタンス、浮遊容量及びスナバ回路などが存在するために生ずる実際の動作波形を示す線図である。
【符号の説明】
１  第１の整流回路
２  第１の平滑回路
３  インバータ回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４  スイッチング素子
４  変圧器
５  第２の整流回路
６  第２の平滑回路
７  平均値化回路
７ａ  補助整流回路
７ｂ  平均化回路
８  溶接負荷
９  誤差増幅器
１０  出力電圧設定回路
１１  インバータ制御回路
１２  オア回路
１４  導通期間検出回路
１３  アナログスイッチ
ｅf   フィードバック信号
ｅr   出力電圧設定信号
Δｅ  誤差信号（Δｅ＝ｅr ーｅf ）
１２１ａ，１２１ｂ  コンパレータ
１２２ａ，１２２ｂ  パルス発生器
ＡＮＤ１，ＡＮＤ２  アンド回路
１２３  フリップフロップ回路
ＯＲ１  オア回路
ＮＯＲ１  ノア回路
【図１】
0003588178.tif 000002
【図２】
0003588178.tif 000003
【図３】
0003588178.tif 000004
【図４】
0003588178.tif 000005
【図５】
0003588178.tif 000006
【図６】
0003588178.tif 000007
【図７】
0003588178.tif 000008
【図８】
0003588178.tif 000009
【図９】
0003588178.tif 000010