(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成されたチタン及びシリコンを含む酸化物からなるバッファ層と、
前記バッファ層上に形成されたチタン酸化物からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板中の前記ゲート絶縁膜下に形成されたチャネル領域と、
前記シリコン基板中に離間して形成され、それらの間に前記チャネル領域を位置するようにして設けられたソース領域及びドレイン領域とを具備し、
前記バッファ層は、膜厚０．５ｎｍ以上２ｎｍ以下、チタンの原子濃度が１％以上８％以下であることを特徴とする半導体装置。
【請求項２】
前記バッファ層と前記シリコン基板との間に、膜厚１ｎｍ以下のＳｉＯ２層が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
シリコン基板表面に形成された酸化膜を剥離する工程と、
チタン酸化物をターゲットとし、酸化流量が０ｓｃｃｍ以上１．２ｓｃｃｍ以下の条件で、スパッタリングすることにより、前記シリコン基板上に、チタン及びシリコンを含む酸化物からなり、膜厚０．５ｎｍ以上２ｎｍ以下、チタンの原子濃度が１％以上８％以下であるバッファ層を形成する工程と、
チタン酸化物をターゲットとし、酸素流量が１０ｓｃｃｍ以上の条件で、スパッタリングすることにより、前記バッファ層上に、チタン酸化物からなるゲート絶縁膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。特にチタン酸化物をゲート絶縁膜として用いた電界効果トランジスタとその製造方法に関する。
【０００２】
【従来の技術】
ゲート長が０．１μｍ以下となる電界効果トランジスタの世代では、ゲート絶縁膜がＳｉＯ２換算膜厚で１．５ｎｍ以下で駆動する性能が要求されている。従来どおりゲート絶縁膜にＳｉＯ２を用いると、厚さが１．５ｎｍ以下であるのでトンネル電流が主となるリーク電流が多くなる問題がある。このリーク電流は、比較的消費電力が高くても高速性を求めるロジック回路ですら無視できないほど高く、リーク電流を防止し消費電力を低下することが課題となっている。
【０００３】
そこで、ＳｉＯ２よりも比誘電率の大きな高誘電体材料をゲート絶縁膜として利用し、駆動性能を維持しつつ物理的なゲート膜厚を厚くすることでトンネル電流を阻止し、消費電力を低下する技術の研究開発が盛んに行われている。
【０００４】
高誘電体材料として検討されている材料としてＴｉＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ｌａ２Ｏ３等の金属酸化物がある。これらの金属酸化物のうちで最も比誘電率が高いのはＴｉＯ２（チタン酸化物）である。チタン酸化物は、ＤＲＡＭ等のキャパシタの誘電材料としてＬＳＩで常用されてきた実績もあり、チタン酸化物を電界効果トランジスタのゲート絶縁膜として用いる研究開発が盛んになされている。
【０００５】
しかしながらチタン酸化物はシリコンと反応性が高く、チタン酸化物をシリコン基板上に堆積する過程で、チタン酸化物膜とシリコン基板との界面に主にＳｉＯ２からなる界面反応層が２ｎｍ以上形成されるという問題がある。
【０００６】
このＳｉＯ２を主とする界面反応層は、比誘電率がＳｉＯ２なみに低いため、チタン酸化物膜と界面反応層とが積層された絶縁膜では、その電気的容量値がほとんど界面反応層の容量値で決定されてしまうという問題がある。また、このＳｉＯ２を主とする界面層は厚さが２ｎｍ以上必然的に形成されてしまうために、ゲート絶縁膜としてＳｉＯ２換算での要求される膜厚１．５ｎｍ以下を達成できないという問題もある。
【０００７】
そこで、この界面反応層を形成しないように、ＳｉＯＮやＳｉＮ等の窒素を含む薄膜を、予めシリコン基板上に形成しておき、この窒素を含む薄膜上にチタン酸化物を成膜することが試みられている。しかしながらこの方法では、ＳｉＯ２を主とする界面反応層を抑制することはできるが、窒素を含む薄膜の性質によってゲート絶縁膜とシリコン基板との界面特性が大きく異なる結果をもたらす。例えば、ゲート絶縁膜とシリコン基板との界面付近に存在する窒素によって電気的特性が劣化する場合がある。具体的には、窒素原子による固定電荷に代表される余剰電荷、界面準位などの起源となる欠陥が多数界面に発生し、デバイス特性を劣化させてしまう。
【０００８】
【発明が解決しようとする課題】
上述したように、チタン酸化物を直接シリコン基板上に形成する方法では、シリコンとチタン酸化物とが反応することで、ＳｉＯ２を主とする界面反応層が厚さ２ｎｍ以上形成されることにより、絶縁膜容量が実用できない水準にまで低下するという問題がある。
【０００９】
また、窒素を含む薄膜をバッファ層として、この界面反応層を抑制する試みがなされているが、こんどは窒素による界面特性の劣化が著しく未だ実用にはいたっていない。
【００１０】
本発明は、上記問題点を解決するためになされたもので、高品質な界面特性を実現し、かつＳｉＯ２換算で１．５ｎｍ以下の性能を有する高い絶縁膜容量の実現及びトンネル電流の抑制とを両立する半導体装置を提供することを目的とする。
【００１１】
また、本発明は、このようなゲート絶縁膜をシリコン基板上に形成することができる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、シリコン基板と、
前記シリコン基板上に形成されたチタン及びシリコンを含む酸化物からなるバッファ層と、
前記バッファ層上に形成されたチタン酸化物からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板中の前記ゲート絶縁膜下に形成されたチャネル領域と、
前記シリコン基板中に離間して形成され、それらの間に前記チャネル領域を位置するようにして設けられたソース領域及びドレイン領域とを具備し、
前記バッファ層は、膜厚０．５ｎｍ以上２ｎｍ以下、チタンの原子濃度が１％以上８％以下であることを特徴とする半導体装置。
【００１３】
また、前記バッファ層と前記シリコン基板との間に、膜厚１ｎｍ以下のＳｉＯ２層が形成されていてもよい。
【００１４】
前記バッファ層は、若干の窒素を含有しても良い。
【００１５】
また、本発明は、シリコン基板表面に形成された酸化膜を剥離する工程と、
チタン酸化物をターゲットとし、酸素流量が０ｓｃｃｍ以上１．２ｓｃｃｍ以下の条件で、スパッタリングすることにより、前記シリコン基板上に、チタン及びシリコンを含む酸化物からなり、膜厚０．５ｎｍ以上２ｎｍ以下、チタンの原子濃度が１％以上８％以下であるバッファ層を形成する工程と、
チタン酸化物をターゲットとし、酸素流量が１０ｓｃｃｍ以上の条件で、スパッタリングすることにより、前記バッファ層上に、チタン酸化物からなるゲート絶縁膜を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
【００１６】
本発明では、ＳｉＯ２を主とする界面反応層を抑制するためにチタン酸化物を形成する前に、予めシリコン基板上にチタン原子、シリコン原子及び酸素原子からなるバッファ層を形成している。そして絶縁膜容量の値を著しく劣化させること無く、さらにシリコン基板との界面特性を高品質に保持するために、バッファ層の構成原料の比及びその膜厚を種々研究した結果、膜厚が２ｎｍ以下で、その構成元素がチタン及びシリコンを含む酸化物からなり、さらにそのチタンの原子濃度を１％以上８％以下にすることで上記目的を達成できることを見出した。
【００１７】
このときのバッファ層は少なくとも０．５ｎｍの膜厚であればよい。また、原子濃度とはその膜中に存在する全ての原子数に対して、その膜中を構成する原子の割合を表す。
【００１８】
【発明の実施の形態】
以下本発明の好ましい実施形態について図面を用いて詳細に説明する。
【００１９】
先ず、本発明の実施形態を説明するに先立って、従来技術の問題点を見出すために、チタン酸化物膜をシリコン基板上に直接成膜してみた。
【００２０】
図１に、従来のＣＶＤ（ケミカルベイパーディポジッション）法により、シリコン基板上にチタン酸化膜を成膜したときの概念図を示す。
【００２１】
先ず、図１（ａ）に示すように、予め自然酸化膜を除去したシリコン基板１を用意する。そしてこのシリコン基板１表面上に、チタンを含む有機金属ガス等のチタン原料ガス２及び酸素ガス３をシリコン基板１上に供給する。
【００２２】
すると図１（ｂ）に示すように、このＣＶＤによる成膜方法では、シリコン基板１とチタン酸化物膜５の界面にはＳｉＯ２を主成分とする界面反応層４が厚さ約２ｎｍできてしまう。
【００２３】
また、図２に、従来のチタンをターゲットとしたスパッタリング法により、シリコン基板上にチタン酸化膜を成膜した時の概念図を示す。
【００２４】
この方法では、先ず、図２（ａ）に示すように、予め自然酸化膜を除去したシリコン基板１を用意する。そしてこのシリコン基板１表面上に、チタンターゲット６に励起されたアルゴン７を照射して、酸素雰囲気８中にてＴｉ−Ｏ及びＴｉを供給する。
【００２５】
すると図２（ｂ）に示すように、このスパッタリングによる成膜法でも、シリコン基板１とチタン酸化物膜５の界面にはＳｉＯ２を主成分とする界面反応層４が厚さ約２ｎｍできてしまうことがわかった。
【００２６】
これらの従来の成膜法に共通しているのは、シリコン基板１上にチタン酸化物が形成される初期の段階に、シリコン表面が多量の酸素に晒されていることである。このことは、化学的に活性なシリコン基板１の表面にチタンよりも酸素を多量に供給してしまうことであり、低誘電率なＳｉＯ２を主とする界面反応層４を厚さ２ｎｍ以上成膜してしまう原因となる。従来は、チタン酸化物のバルク特性を高めるために成膜時に酸素ガスの供給量を過剰する傾向があった。これは一般にチタン酸化物は酸素原子が抜けやすいためで、酸素ガスの供給を過剰にしなければ組成比がストイキオメトリにならないためである。
【００２７】
しかしながらこのとき生じる界面反応層は、少なくとも厚さが２ｎｍとなり、さらにＳｉＯ２を主成分とすることから比誘電率は４程度と低くなり絶縁膜容量が低下してしまう。
【００２８】
本発明者らは以上の考察より、最初に酸素ガスの供給量を少なくし或いは全く供給せず、ターゲットとしてチタン酸化膜を用いてチタン酸化膜からなるバッファ層をシリコン基板上に形成する。そしてこのバッファ層上に改めて酸素ガスを十分供給する雰囲気中にて、チタン酸化物をターゲットとしてスパッタリングによりチタン酸化物からなるゲート絶縁膜を形成する。こうすることでＳｉＯ２を主とする界面反応層の形成を防げることを見出した。
【００２９】
図３に、本発明のチタン酸化膜からなるゲート絶縁膜の成膜方法を説明する概念図を示す。
【００３０】
先ず、図３（ａ）に示すように、予め自然酸化膜が除去されたシリコン基板１を用意する。このシリコン基板１の表面上に、チタン酸化物からなるターゲット９に活性化されたアルゴン７を照射しスパッタリングする。こうすることでシリコン基板１上にＴｉ−ＯやＴｉが供給される。このときの酸素供給量は極力少なくするか或いは供給を全くしないようにする。しかしながらターゲットをチタン酸化物としたので、このチタン酸化物から酸素８が蒸発しシリコン基板１の表面に供給される。
【００３１】
こうして図３（ｂ）に示すように、シリコン基板１上にチタン及びシリコンを含む酸化物からなるバッファ層１０が形成される。この反応はチタン酸化物の成膜とシリコン基板１表面の酸化が同時に進行する形となり、バッファ層１０にはチタン及びシリコンと酸素が混在することになる。
【００３２】
次に、図３（ｃ）に示すように、酸素ガス８を十分に供給し、チタン酸化物ターゲット９に励起したアルゴン７を照射し、バッファ層１０上にＴｉ−Ｏ及びＴｉを供給する。このときの反応は酸素ガス８が十分に供給されているので、チタン原子と酸素原子はストイキオメトリに近く非常に電気的特性の優れたチタン酸化物を形成できる。図３（ｄ）は、これによりチタン酸化物からなるゲート絶縁膜１１がバッファ層１０上に形成された図である。
【００３３】
このようにバッファ層を形成するときのプロセスを酸素の供給を少ないかゼロにし、ゲート絶縁膜を形成するときのプロセスを十分な酸素供給の条件で行う２段階プロセスとすることで、バルク特性に優れたチタン酸化物と比誘電率が高いチタン及びシリコンを含む酸化物からなるバッファ層を実現できる。
【００３４】
図４は、バッファ層の組成分析結果を示す図である。
【００３５】
図４に示すように、バッファ層にはチタン原子、シリコン原子及び酸素原子が含まれることが分かる。上述したようにチタンを含有していることでこのバッファ層はＳｉＯ２よりも誘電率が高くなる。
【００３６】
次に、図５にバッファ層の比誘電率を縦軸、バッファ層中のチタンの原子濃度を横軸にとったグラフを示す。
【００３７】
図５から分かるように、ＴｉＳｉｘＯｙ膜中のチタンの原子濃度が高くなるとＴｉＳｉｘＯｙ膜の誘電率は高くなる。しかしチタン原子の含有量が高くなりすぎると、チタンがＴｉＯ２とＳｉＯ２とに相分離し、チタン酸化物の結晶化、それに伴うリーク電流が増大する問題がある。またＳｉＯ２が相分離することにより比誘電率が低下する問題もある。このＴｉＯ２とＳｉＯ２との相分離はチタンの原子濃度が８％を越える辺りから顕在化することが分かった。そこで本発明ではチタン及びシリコンを含む酸化物からなるバッファ層のうち、チタンの原子濃度を８％以下と規定した。
【００３８】
また、図５から分かるように、チタンの原子濃度が低すぎると比誘電率が下がり、チタンの原子濃度が１％よりも低いと比誘電率が５よりも低くなる。このことはバッファ層の膜厚を例えば膜厚２ｎｍとすると、ＳｉＯ２換算膜厚が１．６ｎｍとなり、０．１μｍ世代のスペックであるＳｉＯ２換算膜厚が１．５ｎｍを満たすことができない。そこで本発明ではチタンの原子濃度を１％以上と規定した。このときのバッファ層の膜厚は２ｎｍ以下としなければならない。本発明の方法では、バッファ層をスパッタ法により形成しているので膜厚の制御は容易にできる。本発明者らの実験では、バッファ層の膜厚を１．５ｎｍ以下にすることも可能となっている。バッファ層の膜厚としては、次のチタン酸化物成膜時にＳｉＯ２界面層が発生しない程度であればよく０．５ｎｍ以上であれば良い。ただし０．１ｎｍ以下のＳｉＯ２であればＳｉＯ２換算膜厚としても十分に薄いので界面層として生じても問題ない。
【００３９】
またこれらの考察よりＴｉＳｉｘＯｙからなるバッファ層は、チタン原子の原子濃度が２％以上４％以下であることが好ましい。本発明に係るバッファ層は微視的に見るとＴｉＯ２とＳｉＯ２の混合物となっていることが好ましい。また、バッファ層において、シリコンは原子濃度で２０％以上４０％以下、より好ましくは２５％以上３５％以下である。また酸素の原子濃度は６５％以上７０％以下であることがシリコン基板とバッファ層の界面特性と絶縁膜容量の向上を両立させるためには好ましい。
【００４０】
また、バッファ層に例えば１×１０２０／ｃｍ３以下程度の窒素原子が混在しても差し支えない。
【００４１】
本発明では、バッファ層の形成時にチタン酸化物成膜初期に酸素流量を抑制することは、バッファ層の膜厚を２ｎｍ以下にする効果もある。具体的には酸素を完全に排除することでバッファ層を１．５ｎｍ以下にまで薄くできる。
【００４２】
本発明では、バッファ層を形成するときの酸素の供給量を０ｓｃｃｍ以上、２ｓｃｃｍ以下としＴｉとＯの比がストイキオメトリ（ＴｉＯ２）になるよりも十分に低くなるようにしている。ここでバッファ層の厚さやチタン原子の原子濃度、比誘電率はこの酸素供給量によって大きく影響を受ける。比誘電率を高くしてバッファ層の絶縁膜容量を高くするためには、酸素は完全に除去することが好ましい。一方チタンの原子濃度が高くなると若干のリーク電流が流れるため、リーク電流の低さを優先させるためには、若干の酸素を流すことが良い。
【００４３】
以上詳述したような方法によって、バッファ層をシリコン基板上に形成したあと、チタン酸化物のバルク特性を高めるのに最適な、酸素大量に供給しながらスパッタする方法を用いると良いてゲート絶縁膜を形成すればよい。
【００４４】
図６に、シリコン基板上に、ＴｉＳｉｘＯｙからなるバッファ層、このバッファ層上に形成されたチタン酸化物膜を示す。
【００４５】
図６に示すように、バッファ層のチタンの原子濃度が２％以上８％以下、好ましくは４％以下、膜厚が２ｎｍ以下となれば理想的な界面特性を得ることができる。
【００４６】
図８は、上述した本発明の方法を用いてゲート絶縁膜を形成した電界効果トランジスタの断面図である。
【００４７】
図７に示すように、この電界効果トランジスタは、シリコン基板１と、シリコン基板１上に形成されバッファ層４と、バッファ層４上に形成された多結晶シリコン等からなるゲート絶縁膜５と、ゲート絶縁膜上に形成されたゲート電極１２とを具備している。
【００４８】
バッファ層４は、チタン及びシリコンを含む酸化物から構成され、チタンの原子濃度が１％以上８％以下、膜厚が２ｎｍ以下となるように形成されている。ゲート絶縁膜５は、チタン酸化膜で構成されている。
【００４９】
バッファ層４／ゲート絶縁膜５／ゲート電極１２の積層構造の側壁には、シリコン酸化物或いはシリコン窒化物等からなるゲート側壁１５が形成されている。シリコン基板１中のゲート絶縁膜５下の位置には、チャネル領域が形成されている。このチャネル領域を挟む位置には高濃度に不純物を拡散した深い拡散領域１３及び浅い拡散領域１４が形成され、ソース領域／ドレイン領域を構成している。符号１７は素子分離領域である。また、符号１８は、深い拡散領域１３上に形成されたサリサイド、符号１９は、ゲート電極１２上に形成されたサリサイドである。
【００５０】
次に、図８を参照して、図７に示す電界効果トランジスタの製造方法について説明する。
【００５１】
先ず、図８（ａ）に示すように、シリコン基板１上の所定の位置に、通常の工程によりシリコン酸化物等からなる素子分離領域１７を形成する。次に、シリコン基板１上の自然酸化膜を希ＨＦ溶液処理により剥離し、シリコン表面を水素終端する。この工程は、Ｓｉ表面に余分な酸化膜を形成させないために極めて重要である。
【００５２】
次に、図８（ｂ）に示すように、シリコン基板１上に、チタン原子、シリコン原子及び酸素原子から構成されるバッファ層１７を形成する。この工程は、図３（ａ）（ｂ）で説明したスパッタ法を用いた。
【００５３】
具体的には、ＴｉＯ２をターゲットとして用い、ＲＦスパッタリングにより励起したアルゴンをターゲットに照射して堆積した。この時のガス流量条件は、Ａｒガスを２０ｓｃｃｍとし、酸素流量を０ｓｃｃｍから１．２ｓｃｃｍまでの範囲で違う条件でバッファ層を形成した。この工程により、膜厚１．３ｎｍ（酸素が０ｓｃｃｍの条件）〜１．８ｎｍ（酸素が１．２ｓｃｃｍの条件）のバッファ層を形成した。当然のことながら、素子分離領域１７上にはＴｉＯｘ（ｘ＜２）が堆積する。
【００５４】
次に、図８（ｃ）に示すように、全面に高誘電率なチタン酸化物膜７を堆積する。この工程は、図３（ｃ）（ｄ）で説明したスパッタ法を用いた。
【００５５】
具体的には、ＴｉＯ２をターゲットとして用い、ＲＦスパッタリングにより励起したアルゴンをターゲットに照射し堆積した。この時のガス流量条件は、Ａｒガスを１０ｓｃｃｍとし、酸素ガスを１０ｓｃｃｍとした。これは組成比がストイキオメトリに近く非常に電気的特性の優れたチタン酸化物を堆積するための条件である。このときのチタン酸化物４の膜厚は、リーク電流のことを考慮して１ｎｍ以上であることが好ましい。
【００５６】
これらのスパッタ工程は、同じ装置内で、ガス流量条件だけを変更して連続して行った。こうすることで真空が破られることはなく、厳密に管理されたガス雰囲気中において、バッファ層４及びゲート絶縁膜７を形成できる。このことは絶縁膜に対する汚染（炭素、酸素、窒素など）を排除して絶縁膜の特性を向上させるうえで大変重要である。
【００５７】
次に、図８（ｄ）に示すように、通常の工程によりＴｉＮ、ポリシリコンなどのゲート電極材料を堆積し、エッチングによって加工しゲート電極１２を形成する。次に、ゲート電極１２をマスクとし、不純物をイオン注入することによって浅い拡散領域１４を形成する。次に、全体に酸化シリコン或いは窒化シリコンを堆積し異方性エッチングすることによって、バッファ層４／ゲート絶縁膜５／ゲート電極１２の側面にゲート側壁５を形成する。次に、ゲート電極１２及びゲート側壁１５をマスクとし、不純物をイオン注入することによって深い拡散領域１３を形成する。このときの不純物の加速電圧は浅い拡散領域１４よりも高くすれば良い。これらの不純物注入は、ゲート電極１２中にも同時に行われる。次に、浅い拡散領域１４及び深い拡散領域１３及びゲート電極１２に注入した不純物イオンを活性化のための熱処理を行う。
【００５８】
この熱処理温度は、ゲート電極１２に用いる材料に依存して若干変化し、典型的には９００℃〜１０５０℃程度の熱処理が必要である。この条件で熱処理した場合のシリコン基板１／ＴｉＳｉＯバッファ層４／チタン酸化物ゲート絶縁膜５ゲート電極１２の積層構造の断面図を図９に示す。図９（ａ）は、熱処理前、図９（ｂ）は熱処理後を示す。
【００５９】
チタン酸化物膜５は平坦性を保っていて、Ｔｉ−Ｓｉ−Ｏバッファ層４は（ａ）熱処理前と、（ｂ）熱処理後とほとんど膜厚が変化しない。つまりチタン酸化膜５における凝集の問題は無く、バッファ層４の再成長による容量低下の問題もほぼ無視できる。
【００６０】
このように、本発明の積層絶縁膜構造は従来のＣＭＯＳ工程に十分対応できる耐熱性を有している。
【００６１】
次に、Ｃｏを蒸着して熱処理することによって、図７に示すように深い拡散領域１３上にサリサイド１８、ゲート電極１２上にサリサイド１９を形成することによって、前述した電界効果トランジスタを形成できる。
【００６２】
図１０は、このようにして作成した（ａ）電界効果トランジスタ及び酸化シリコンをゲート絶縁膜として用いた電界効果トランジスタのゲート電圧とソースドレイン電流の電気的特性を示した図である。
【００６３】
本発明の電界効果トランジスタの特性（ａ）は、界面特性の指標であるＳファクタ（ドレイン電流の１桁変化に対するゲート電圧の変化量）が、シリコン酸化膜をゲート絶縁膜として用いた電界効果トランジスタの特性（ｂ）とほぼ同程度であり、高品質な界面特性を示していることが分かる。
【００６４】
【発明の効果】
以上詳述したように本発明によれば、高品質な界面特性を実現し、かつＳｉＯ２換算で１．５ｎｍ以下の性能を有する高い絶縁膜容量の実現及びトンネル電流の抑制とを両立する半導体装置を提供することができる。
【００６５】
また、本発明は、このようなゲート絶縁膜をシリコン基板上に形成することができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】ＣＶＤによりシリコン基板上にチタン酸化物膜を堆積する工程を示す図。
【図２】反応性スパッタによりシリコン基板上にチタン酸化物膜を堆積する工程を示す図。
【図３】本発明に係る方法によりシリコン基板上にバッファ層及びチタン酸化物膜をこの順に堆積する工程を示す図。
【図４】本発明に係る方法により堆積したバッファ層の元素分析結果を示す図。
【図５】本発明に係る方法により堆積したバッファ膜の比誘電率とＴｉ原子の原子濃度の関係を示す実験結果を示す図。
【図６】本発明に係る方法により堆積したシリコン基板／ＴｉＳｉＯバッファ層／チタン酸化物膜の断面図。
【図７】本発明に係る電界効果トランジスタの断面図。
【図８】本発明に係る電界効果トランジスタの製造工程を説明するための図であり、図８（ａ）（ｂ）（ｃ）（ｄ）は各工程における断面図。
【図９】本発明のシリコン基板／バッファ層／チタン酸化膜ゲート絶縁膜／ゲート電極における積層構造の熱処理前後の断面図であり、図９（ａ）は熱処理前、図９（ｂ）は熱処理後のもの。
【図１０】本発明に係る電界効果トランジスタ及びシリコン酸化物をゲート絶縁膜に用いた電界効果トランジスタの電圧電流特性図。
【符号の説明】
１・・・シリコン基板
２・・・チタン原料
３・・・酸素原料
４・・・ＳｉＯ２を主とする界面反応層
５・・・チタン酸化膜
６・・・チタンターゲット
７・・・アルゴン
８・・・酸素
９・・・チタン酸化物ターゲット
１０・・・バッファ層
１１・・・チタン酸化物膜
１２・・・ゲート電極
１３・・・深い拡散領域
１４・・・浅い拡散領域
１５・・・ゲート側壁
１６・・・ＴｉＯ２
１７・・・素子分離領域
１８・・・サリサイド
１９・・・サリサイド
【図１】
0003563032.tif 000002
【図２】
0003563032.tif 000003
【図３】
0003563032.tif 000004
【図４】
0003563032.tif 000005
【図５】
0003563032.tif 000006
【図６】
0003563032.tif 000007
【図７】
0003563032.tif 000008
【図８】
0003563032.tif 000009
【図９】
0003563032.tif 000010
【図１０】
0003563032.tif 000011