(57)【特許請求の範囲】
【請求項１】
引出部が相互に異なったパターンで引き出された４枚の内部電極が、誘電体層を介して隔てられつつ誘電体層を積層して六面体形状に形成された誘電体素体内にそれぞれ配置される積層型電子回路部品であって、
誘電体層の同一面内に１枚の内部電極が配置され、この１枚の内部電極から引き出される引出部がそれぞれ一つとすると共に、前記４枚の内部電極を一つのブロックとして複数形成され、
内部電極が形成する平面と直交する軸廻りで回転されて相互に異なる回転位置とした状態で複数のブロックが積層され、
六面体形状の誘電体素体の４つの側面にそれぞれ４つの端子電極が配置され、これら４つの端子電極の隣り合うもの同士が互いに異なる極性となるように、引出部を介して前記４枚の内部電極にこれら４つの端子電極がそれぞれに接続して電源回路の電圧の変動を低減したことを特徴とする積層型電子回路部品。
【請求項２】
誘電体素体の同一の側面内に４つの端子電極が設けられ、同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されたことを特徴とする請求項１に記載の積層型電子回路部品。
【請求項３】
一つの引出部を引き出した１枚の内部電極を誘電体層上に４パターン形成し、
次に、相互に異なるパターンの内部電極が同一面内にそれぞれ１枚ずつ配置された誘電体層同士を積層して同一構造のブロックを複数形成し、
この後、内部電極が形成する平面と直交する軸廻りで回転されて相互に異なる回転位置とした状態で複数のブロックを積層して誘電体素体を六面体形状に形成し、
さらに、引出部を介して同一ブロック内の４枚の内部電極に、隣り合う端子電極同士が互いに異なる極性となる形でそれぞれ接続されるように、六面体形状の誘電体素体の４つの側面にそれぞれ４つの端子電極を配置して電源回路の電圧の変動を低減したことを特徴とする積層型電子回路部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を低減しつつ等価直列抵抗（ＥＳＲ）が極端に小さくなることを防止した積層型電子回路部品及び積層型電子回路部品の製造方法に係り、特に多端子型積層コンデンサ及びその製造方法に好適なものである。
【０００２】
【従来の技術】
従来より、電子部品の一種としてのコンデンサが幅広く用いられており、ＬＳＩの電源回路においても、積層セラミックチップコンデンサが用いられている。
一方、図８に示すコンデンサの配置されたＣＰＵ等のＬＳＩの電源回路では、ＬＳＩの動作時において、図９に示すように急激な電流変動が発生することがあり、この電流変動に伴って配線のＬ、Ｒ及びコンデンサのＥＳＬ、ＥＳＲにより電源回路の電圧が大幅に変動（矢印Ａで示す）して、ＬＳＩの動作に支障を来す場合がある。尚、図８において、Ｃはコンデンサの静電容量を表し、ＥＳＬはコンデンサ内の等価直列インダクタンスを表し、ＥＳＲは等価直列抵抗を表す。
【０００３】
以上より、従来からＬＳＩの電源回路ではＥＳＬで表す等価直列インダクタンスが低いコンデンサを用いて急激な電流変動に伴う電圧変動を抑制し、電源回路の安定化対策を行ってきた。
特に、近年のＣＰＵは、動作の高速化に伴って動作周波数の高周波化及び高電流化が進んでいる為、より一層の低ＥＳＬ化が要求されている。この為、積層セラミックチップコンデンサの一例とされる多端子型のコンデンサにおいては、図１０の矢印Ｂ、Ｃで示す流れる電流の方向を隣り合う端子電極間で相互に逆方向になるように制御している。これにより磁束が相殺されてインダクタンスが低減されるのに伴って、コンデンサのより一層の低ＥＳＬ化を図っていた。
【０００４】
ここで、図１１及び図１２に示すこの従来の低ＥＳＬ化された多端子型のコンデンサを基にして、以下に従来のコンデンサを説明する。
図１１及び図１２に示すように、従来の低ＥＳＬ化された多端子型コンデンサ１１０の本体部分は、直方体形状の積層体１１２により構成されており、静電容量が積層体１１２を形成するセラミック素地によって得られるように、２つの内部電極１１４、１１６がセラミック素地を介して重なり合う構造とされている。
【０００５】
さらに、この内部電極１１４は、積層体１１２が有する４つの側面の内の相互に対向する２つの側面にそれぞれ２つづつ引き出される引出部１１４Ａを有し、また、内部電極１１６は、引出部１１４Ａが引き出されたのと同じ２つの側面にそれぞれ２つづつ引き出される引出部１１６Ａを有している。つまり、引出部１１４Ａ及び引出部１１６Ａはそれぞれ計４つづつ存在することになる。
そして、引出部１１４Ａと接続される端子電極１１８及び、引出部１１６Ａと接続される端子電極１２０が、これら２つの側面にそれぞれ設置されている。尚この際、図１１及び図１２に示すように、積層体１１２の側面において隣り合う端子電極１１８、１２０の極性が交互に逆となるように、引出部１１４Ａ、１１６Ａが配置されている。
【０００６】
従って、隣り合う引出部１１４Ａ、１１６Ａの極性が異なることから、端子電極１１８、１２０から流れ込む高周波電流によって発生する磁束が、これら隣り合う引出部１１４Ａ、１１６Ａ同士で互いに打ち消し合わされて、ＥＳＬが低減されるようになっている。
尚、これらの多端子型積層コンデンサに関する技術を開示した公報として、特開平９−１７６９３号公報や米国特許公報ＵＳＰ５８８０９２５号等が知られている。
【０００７】
【発明が解決しようとする課題】
一方、電源回路の安定化はコンデンサのＥＳＲで表す等価直列抵抗にも大きく依存するが、従来の低ＥＳＬ化されたコンデンサにおいては、上記のように引出部１１４Ａ、１１６Ａがそれぞれ複数づつ存在するのに伴って、引出部１１４Ａ、１１６Ａの電気抵抗は小さくなり、結果としてＥＳＲが極端に小さくなることから、このようなコンデンサを用いた電源回路は安定性に欠けていた。
つまり、従来の低ＥＳＬ化されたコンデンサは、ＥＳＲが極端に小さい為に、周辺回路のインダクタンスによって共振現象を招いたときに、大きく電圧が落ち込んだり、或いはリンギングなどの減衰振動を起こし易かった。
【０００８】
他方、電源回路用のコンデンサ等においては、回路が高集積化されるのに伴って、一つのコンデンサ内に多数枚の内部電極を有した構造のものが要求されるようになったが、内部電極の枚数に合わせてそれぞれ引出部のパターンを相違させた内部電極を作製しようとすると、製造工程が煩雑化して製造コストが増大するおそれがあった。
本発明は上記事実を考慮し、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることを防止するだけでなく、製造コストを低減し得る積層型電子回路部品及び積層型電子回路部品の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１による積層型電子回路部品は、引出部が相互に異なったパターンで引き出された４枚の内部電極が、誘電体層を介して隔てられつつ誘電体層を積層して六面体形状に形成された誘電体素体内にそれぞれ配置される積層型電子回路部品であって、
誘電体層の同一面内に１枚の内部電極が配置され、この１枚の内部電極から引き出される引出部がそれぞれ一つとすると共に、前記４枚の内部電極を一つのブロックとして複数形成され、
内部電極が形成する平面と直交する軸廻りで回転されて相互に異なる回転位置とした状態で複数のブロックが積層され、
六面体形状の誘電体素体の４つの側面にそれぞれ４つの端子電極が配置され、これら４つの端子電極の隣り合うもの同士が互いに異なる極性となるように、引出部を介して前記４枚の内部電極にこれら４つの端子電極がそれぞれに接続して電源回路の電圧の変動を低減したことを特徴とする。
【００１０】
請求項１に係る積層型電子回路部品によれば、誘電体層を介して隔てられつつ４枚の内部電極が、誘電体層を積層して六面体形状に形成された誘電体素体内にそれぞれ配置される。これら４枚の内部電極から、相互に異なったパターンで引出部が引き出されているが、誘電体層の同一面内に１枚の内部電極が配置され、この１枚の内部電極から引き出されるこの引出部がそれぞれ一つとされる。さらに、これら４枚の内部電極を一つのブロックとしてこのブロックが複数形成され、内部電極が形成する平面と直交する軸廻りでブロックが回転されて相互に異なる回転位置とした状態で複数のブロックが積層されている。
一方、誘電体素体の４つの側面にそれぞれ４つの端子電極が配置されており、これら４つの端子電極の隣り合うもの同士が互いに異なる極性となるように、引出部を介して前記４枚の内部電極にこれら４つの端子電極がそれぞれに接続されている。
この結果、本請求項に係る積層型電子回路部品への通電の際に、引出部を介して外部の回路とそれぞれ接続される各ブロックの複数の内部電極が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００１１】
以上より、本請求項では、４枚の内部電極から相互に異なったパターンでそれぞれ一つの引出部が引き出されると共に、隣り合うもの同士が互いに異なる極性となるように、誘電体素体の４つの側面にそれぞれ４つの端子電極が配置された構成となっているので、相互に異なる内部電極の隣り合って位置する引出部同士で正負の電流を相互に逆方向に流して磁束を相殺させることにより、積層型電子回路部品自体が持つ寄生インダクタンスが少なくなって、等価直列インダクタンスが低減される。
【００１２】
一方、静電容量が得られる内部電極の部分から引き出される引出部をそれぞれ一つとして、例えば端子電極にそれぞれ接続することにより、この一つの引出部に電流が集中して流れ、引出部における電気抵抗を増加させることが可能となる。そして、このように引出部における電気抵抗が増加する結果、隣り合う引出部間で正負の電流を相互に逆方向に流して磁束を相殺する低ＥＳＬ化技術を採用しても、ＥＳＲが過小となることが防止される。
【００１３】
さらに、本請求項では、４枚の内部電極を一つのブロックとし、内部電極が形成する平面と直交する軸廻りでブロックが回転されて相互に異なる回転位置とした状態で複数のブロックが積層されている。この為、多数枚の内部電極を有した構造の積層型電子回路部品であっても、同一構造のブロックを複数積層することにより、内部電極の枚数に合わせてそれぞれ引出部のパターンを相違させた内部電極を作製する必要が無くなるので、製造工程が単純化されて製造コストが低減される。
【００１５】
さらに、４つの端子電極が、六面体形状の誘電体素体の４つの側面にそれぞれ設けられるので、各側面の各端子電極が交互に正負となるように高周波電流を端子電極に流した場合、隣り合う引出部同士で正負の電流が相互に逆方向に流れて磁束を相殺させる効果が、４つの側面でそれぞれ生じて、等価直列インダクタンスが一層低減される。
【００１６】
請求項２に係る積層型電子回路部品によれば、請求項１の積層型電子回路部品と同様の構成の他に、誘電体素体の同一の側面内に複数の端子電極が設けられ、同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されるという構成を有している。
従って、誘電体素体の同一の側面内で隣り合う端子電極同士が相互に異なる内部電極に接続されているので、隣り合う端子電極の極性が相互に異なるように電流が流されることで、引出部で発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、請求項１の等価直列インダクタンスを低減する効果が一層確実に生じるようになる。
【００１７】
請求項３による積層型電子回路部品の製造方法は、一つの引出部を引き出した１枚の内部電極を誘電体層上に４パターン形成し、
次に、相互に異なるパターンの内部電極が同一面内にそれぞれ１枚ずつ配置された誘電体層同士を積層して同一構造のブロックを複数形成し、
この後、内部電極が形成する平面と直交する軸廻りで回転されて相互に異なる回転位置とした状態で複数のブロックを積層して誘電体素体を六面体形状に形成し、
さらに、引出部を介して同一ブロック内の４枚の内部電極に、隣り合う端子電極同士が互いに異なる極性となる形でそれぞれ接続されるように、六面体形状の誘電体素体の４つの側面にそれぞれ４つの端子電極を配置して電源回路の電圧の変動を低減したことを特徴とする。
【００１８】
請求項３に係る積層型電子回路部品の製造方法によれば、一つの引出部を引き出した１枚の内部電極を誘電体層上に４パターン形成した後に、相互に異なるパターンの内部電極が同一面内にそれぞれ１枚ずつ配置された誘電体層同士を積層することで、同一構造のブロックを複数形成する。そして、内部電極が形成する平面と直交する軸廻りで回転されて相互に異なる回転位置とした状態で、これら複数のブロックが積層されて誘電体素体が六面体形状に形成される。
さらに、引出部を介して同一ブロック内の４枚の内部電極に、隣り合う端子電極同士が互いに異なる極性となる形でそれぞれ接続されるように、誘電体素体の４つの側面にそれぞれ４つの端子電極を配置するようにした。
つまり、請求項１と同様に、４枚の内部電極から相互に異なったパターンでそれぞれ一つの引出部が引き出されているので、請求項１と同様に磁束を相殺させることにより、積層型電子回路部品自体が持つ寄生インダクタンスが少なくなって、等価直列インダクタンスが低減される。
【００１９】
一方、静電容量が得られる内部電極の部分から引き出される引出部をそれぞれ一つとすることにより、この一つの引出部に電流が集中して流れる為、請求項１と同様に、引出部における電気抵抗が増加するのに伴って、低ＥＳＬ化技術を採用しても、ＥＳＲが過小となることが防止される。
さらに、本請求項では、４枚の内部電極が一つのブロックとされ、内部電極が形成する平面と直交する軸廻りでブロックが回転されて相互に異なる回転位置とした状態で複数のブロックが積層される為、多数枚の内部電極を有した構造の積層型電子回路部品であっても、製造工程が単純化されて製造コストが低減される。
【００２２】
【発明の実施の形態】
以下、本発明に係る積層型電子回路部品及び積層型電子回路部品の製造方法の実施の形態を図面に基づき説明する。
本発明の一実施の形態に係る積層型電子回路部品であるアレイ型の多端子型積層コンデンサ１０を図１から図４に示す。これらの図に示すように、誘電体層とされるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、多端子型積層コンデンサ１０が構成されている。
【００２３】
この誘電体素体１２内の所定の高さ位置には、面状の第１の内部電極１４が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた第１の内部電極１４の下方には、同じく面状の第２の内部電極１６が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第２の内部電極１６の下方には、同じく面状の第３の内部電極１８が配置され、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第３の内部電極１８の下方には、同じく面状の第４の内部電極２０が配置されている。
【００２４】
この為、これら第１の内部電極１４から第４の内部電極２０までが誘電体素体１２内においてセラミック層１２Ａを介して隔てられつつ相互に対向して配置されることになる。そして、これら第１の内部電極１４から第４の内部電極２０までの中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、第１の内部電極１４から第４の内部電極２０までの縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。
【００２５】
さらに、図４に示すように、第１の内部電極１４の左側の端部から手前方向に向かって電極が１箇所引き出されることで、第１の内部電極１４に１つの引出部１４Ａが形成されている。また、第２の内部電極１６の左側寄りの部分から手前方向に向かって電極が１箇所引き出されることで、第２の内部電極１６に１つの引出部１６Ａが形成されている。
【００２６】
一方、第３の内部電極１８の右側寄りの部分から手前方向に向かって電極が１箇所引き出されることで、第３の内部電極１８に１つの引出部１８Ａが形成されている。また、第４の内部電極２０の右側の端部から手前方向に向かって電極が１箇所引き出されることで、第４の内部電極２０に１つの引出部２０Ａが形成されている。
以上より、引出部１４Ａ〜２０Ａまでの計４ヵ所の引出部分が相互に重ならない位置で内部電極１４〜２０からそれぞれ引き出されている。
【００２７】
そして、上記のそれぞれ手前方向に引き出される引出部１４Ａ〜２０Ａを有した４枚の内部電極１４〜２０が第１ブロック２２とされ、この第１ブロック２２と同じ構造のブロックを以下のように複数有している。
つまり、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りでブロックを９０°回転して引出部１４Ａ〜２０Ａが図４の右方向に向かって引き出された状態で、第１ブロック２２の下方に第２ブロック２４が積層されている。また、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りでブロックを１８０°回転して引出部１４Ａ〜２０Ａが図４の奥方向に向かって引き出された状態で、第２ブロック２４の下方に第３ブロック２６が積層されており、同じく内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りでブロックを２７０°回転して引出部１４Ａ〜２０Ａが図４の左方向に向かって引き出された状態で、第３ブロック２６の下方に第４ブロック２８が積層されている。
【００２８】
さらに、端子電極が側面に配置された従来の多端子型積層コンデンサ１１０と同じく、図１から図３に示すように、第１ブロック２２における内部電極１４の引出部１４Ａに接続される第１の端子電極３１、同じく内部電極１６の引出部１６Ａに接続される第２の端子電極３２、同じく内部電極１８の引出部１８Ａに接続される第３の端子電極３３及び、同じく内部電極２０の引出部２０Ａに接続される第４の端子電極３４が、誘電体素体１２の手前側の側面１２Ｃにそれぞれ配置されている。
【００２９】
つまり、第１ブロック２２における第１の内部電極１４の引出部１４Ａから第４の内部電極２０の引出部２０Ａまでがこれら内部電極の図４の手前側の側面１２Ｃで相互に重ならずに位置しているので、これら引出部１４Ａ〜２０Ａを介して、隣り合う端子電極３１〜３４同士が相互に異なる内部電極１４、１６、１８、２０に順次接続される形となり、例えば隣り合う端子電極同士が相互に逆の極性で使用できる。
【００３０】
そして、第１ブロック２２と同様に、第２ブロック２４に対応してこれら端子電極３１〜３４が誘電体素体１２の右側の側面１２Ｂに配置され、同じく第３ブロック２６に対応してこれら端子電極３１〜３４が誘電体素体１２の奥側の側面１２Ｃに配置され、同じく第４ブロック２８に対応してこれら端子電極３１〜３４が誘電体素体１２の左側の側面１２Ｂに配置されている。
以上より、本実施の形態では、多端子型積層コンデンサ１０の直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃに端子電極３１〜３４がそれぞれ配置されることになる。
【００３１】
次に、本実施の形態に係る多端子型積層コンデンサ１０の製造方法を、図４に基づき説明する。
先ず、多端子型積層コンデンサ１０の製造に際しては、コンデンサとして機能する誘電体材料よりなる複数枚のセラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄを用意する。
【００３２】
それぞれ１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａを引き出した内部電極１４、１６、１８、２０を形成するために、セラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄの上面に、それぞれ例えば導電ペーストが印刷又はスパッタされてこれらの内部電極１４、１６、１８、２０に応じたパターンの電極部分を設ける。この後、それぞれ平面形状を正方形としたセラミックグリーンシート３０Ａ〜３０Ｄをこの図の順序で積層して同一構造のブロックを少なくとも４つ形成する。
【００３３】
次に、それぞれ１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａが図４の手前方向に引き出されるようにブロックを回転して配置することで、このブロックを第１ブロック２２とする。
この後、それぞれ１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａが図４の右方向に引き出されるように、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りで第１ブロック２２に対して９０°回転された状態で、第１ブロック２２の下方に上記同一構造のブロックを配置する。そして、この第１ブロック２２の下方に配置されたブロックを第２ブロック２４とする。
【００３４】
同じくそれぞれ１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａが図４の奥方向に引き出されるように、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りで第１ブロック２２に対して１８０°回転された状態で、第２ブロック２４の下方に上記同一構造のブロックを配置する。そして、この第２ブロック２４の下方に配置されたブロックを第３ブロック２６とする。
同じくそれぞれ１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａが図４の左方向に引き出されるように、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りで第１ブロック２２に対して２７０°回転された状態で、第３ブロック２６の下方に上記同一構造のブロックを配置する。そして、この第３ブロック２６の下方に配置されたブロックを第４ブロック２８とする。
【００３５】
この後、上記のように相互に異なる回転位置とした状態でこれら複数のブロック２２〜２８を積層して六面体形状の誘電体素体を形成する。
そして、内部電極１４の引出部１４Ａに接続される第１の端子電極３１、内部電極１６の引出部１６Ａに接続される第２の端子電極３２、内部電極１８の引出部１８Ａに接続される第３の端子電極３３及び、内部電極２０の引出部２０Ａに接続される第４の端子電極３４をこれら積層されたセラミックグリーンシートの周囲に配置する。
【００３６】
さらに、第１の内部電極１４の上面や端子電極３１〜３４間の部分をこれらセラミックグリーンシートと同一の材料で覆って、これらを一体焼成する。この結果、これらセラミックグリーンシートがセラミック層１２Ａとなると共に、この六面体形状の誘電体素体１２の４つの側面１２Ｂ、１２Ｃ全てに４つづつの端子電極３１〜３４がそれぞれ配置された多端子型積層コンデンサ１０を得ることができる。尚、多端子型積層コンデンサ１０を大量生産する場合には、予め上記のブロックを多数作製しておいて、多数の製品をそれぞれ上記の工程で製造すれば良い。
【００３７】
次に、本実施の形態の作用を説明する。
セラミック層１２Ａを介して隔てられつつ４枚の内部電極１４〜２０が、セラミック層１２Ａを積層して形成された六面体形状の誘電体素体１２内に積層されてそれぞれ配置されており、これら４枚の内部電極１４〜２０から、相互に異なったパターンでそれぞれ一つの引出部１４Ａ〜２０Ａが引き出されている。さらに、これら４枚の内部電極１４〜２０を一つのブロックとしてこのブロックが複数形成され、内部電極１４〜２０が形成する平面と直交する軸Ｚ廻りでこれらブロックが回転されて相互に異なる回転位置とした状態で４つのブロック２２〜２８が積層されている。
【００３８】
そして、この六面体形状の誘電体素体１２の４つの側面にそれぞれ４つの端子電極３１〜３４が配置され、引出部１４Ａ〜２０Ａを介して内部電極１４〜２０の何れかにこの端子電極３１〜３４がそれぞれ接続されている。
この結果、本実施の形態に係る多端子型積層コンデンサ１０への通電の際に、引出部１４Ａ〜２０Ａを介して外部の回路とそれぞれ接続される各ブロックの４枚の内部電極１４〜２０が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００３９】
さらに、本実施の形態では、上記のように４枚の内部電極１４〜２０を一つのブロックとし、相互に異なる回転位置とした状態で４つのブロック２２〜２８が積層されている。この為、本実施の形態のように１６枚の内部電極１４〜２０を有した構造の多端子型積層コンデンサ１０であっても、同一構造のブロックを４つ積層することにより、内部電極１４〜２０の枚数に合わせてそれぞれ引出部１４Ａ〜２０Ａのパターンを相違させた内部電極１４〜２０を作製する必要が無くなるので、製造工程が単純化されて製造コストが低減される。
【００４０】
また、本実施の形態では、多端子型積層コンデンサ１０として最も製造し易い六面体形状に誘電体素体１２が形成されるだけでなく、六面体形状の４つの側面に端子電極３１〜３４がそれぞれ配置されている。この為、４枚の内部電極１４〜２０を有したブロックが４ブロック配置できるようになるので、これによっても、製造工程を単純化しつつ多数枚の内部電極１４〜２０を有した多端子型積層コンデンサ１０を得られるようになった。
【００４１】
さらに、本実施の形態では、この六面体形状の誘電体素体１２の４つの側面１２Ｂ、１２Ｃにそれぞれ４つの端子電極３１〜３４が配置されており、また、４枚の内部電極１４〜２０から相互に異なったパターンで引き出されたそれぞれ一つの引出部１４Ａ〜２０Ａを介して、同一の側面１２Ｂ、１２Ｃ内で隣り合うこれらの端子電極３１〜３４同士が相互に異なる内部電極１４〜２０に接続される構造となっている。
【００４２】
従って、このような構造の多端子型積層コンデンサ１０において、隣り合う端子電極３１〜３４間の極性が相互に異なるように交互に正負となる高周波電流が、端子電極３１〜３４にそれぞれ流された場合、隣り合う引出部１４Ａ〜２０Ａ間において電流が相互に逆方向に流されるので、磁束を相殺させる効果がこれら４つの側面１２Ｂ、１２Ｃでそれぞれ生じて、多端子型積層コンデンサ１０自体が持つ寄生インダクタンスが少なくなって、等価直列インダクタンスが低減される。
【００４３】
一方、静電容量が得られる内部電極１４〜２０の部分から引き出されて端子電極３１〜３４に接続される引出部１４Ａ〜２０Ａを一つづつとすることにより、この一つの引出部に電流が集中して流れ、引出部１４Ａ〜２０Ａにおける電気抵抗を増加させることが可能となる。そして、このように引出部１４Ａ〜２０Ａにおける電気抵抗が増加する結果として、隣り合う引出部間で正負の電流を相互に逆方向に流して磁束を相殺する低ＥＳＬ化技術を採用しても、ＥＳＲが過小となることが防止される。
【００４４】
一方、本実施の形態では、前述のように一つの多端子型積層コンデンサ１０内に４つのコンデンサが実質的に組み込まれた形となっている為、多端子型積層コンデンサ１０の数を減らすことで、さらに製造コストが削減されると共に、回路が高集積化されるのに伴って要求される省スペース化も図られることになった。
【００４５】
次に、本実施の形態に係る多端子型積層コンデンサ１０と他のコンデンサとの間での等価直列インダクタンス値及び等価直列抵抗値を比較する試験を行った結果を下記に示す。尚、ここで比較される他のコンデンサは、１枚の内部電極にそれぞれ４つの引出部を有することで、低ＥＳＬ化された多端子型積層コンデンサであって、本実施の形態の多端子型積層コンデンサ１０と同じく１６枚の内部電極を有したものである。また、試験に用いた各コンデンサの静電容量は１μＦである。
【００４６】
この試験の結果、従来の低ＥＳＬ化された多端子型積層コンデンサの等価直列インダクタンスは１２６ｐＨであり、等価直列抵抗値は２．４ｍΩであった。これに対して、本実施の形態に係る多端子型積層コンデンサ１０の等価直列インダクタンスは３０ｐＨであり、等価直列抵抗値は９．８ｍΩであった。
つまり、本実施の形態の多端子型積層コンデンサ１０の等価直列インダクタンスが従来の多端子型積層コンデンサに比較して小さくなるだけでなく、本実施の形態の多端子型積層コンデンサ１０の等価直列抵抗値が従来の多端子型積層コンデンサに比較して４倍程度に大きくなっていた。
【００４７】
これは、図５（Ａ）に示す等価直列抵抗のモデルから従来のコンデンサの等価直列抵抗値がほぼＲ／１６となるのに対して、図５（Ｂ）に示す等価直列抵抗のモデルから本実施の形態の多端子型積層コンデンサ１０の等価直列抵抗値がほぼＲ／４となるからと推定される。尚、この図５でＲは各引出部における電気抵抗を表す。
【００４８】
さらに、急激な電流変動に伴う電源回路の電圧変動を比較したものを図６に示す。つまり、図６（Ａ）に示す従来のコンデンサは大きな電圧変動を生じるのに対して、等価直列抵抗値が大きくなった結果として図６（Ｂ）に示す本実施の形態の多端子型積層コンデンサ１０の電圧変動は遙に小さくなり、電源回路の安定化が図られることなった。
【００４９】
次に、本実施の形態に係る多端子型積層コンデンサ１０の使用例を図７に基づき説明する。
図７に示すように、グランド端子ＧＮＤと所定の電位を有した端子Ｖとの間に、本実施の形態の多端子型積層コンデンサ１０がＬＳＩチップと並列で配置されている。そして、多端子型積層コンデンサ１０の４つの側面にそれぞれ配置される端子電極３１〜３４の内の相互に隣合った端子電極同士が、前述のように相互に逆の極性となるように接続されてそれぞれ４層の内部電極１４〜２０が一つのコンデンサを構成している。
【００５０】
但し、図７において多端子型積層コンデンサ１０の一つの側面に位置する端子電極３１〜３４及び、この端子電極３１〜３４と接続される内部電極１４〜２０で、一つのコンデンサを構成するようにすれば、４つの側面で４つのコンデンサをそれぞれ構成するので、実質的に４つのコンデンサが個々にＬＳＩチップと並列に接続される形に配線することもできる。
【００５１】
尚、本実施の形態に係る多端子型積層コンデンサ１０は、４枚の内部電極１４〜２０を４回分積層して１６枚の内部電極を有する構造とされているものの、各ブロックの内部電極の枚数は４枚に限定されず、また全体の内部電極の枚数も１６枚に限定されることなく、ブロックの数を増やすことによってさらに多くの枚数としても良い。そして、このように多数の内部電極を有する構造とすれば、さらに多数の回路に対応することもできるようになる。
【００５２】
【発明の効果】
本発明によれば、低ＥＳＬ化を図りつつＥＳＲが極端に小さくなることを防止するだけでなく、製造コストが低減された構造の積層型電子回路部品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の１−１矢視線断面に対応する図である。
【図２】本発明の一実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の２−２矢視線断面に対応する図である。
【図３】本発明の一実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図４】一実施の形態の多端子型積層コンデンサの製造工程において用いられる複数枚のセラミックグリーンシート及び電極形状を示す分解斜視図である。
【図５】等価直列抵抗のモデルを示す図であって、（Ａ）は従来のコンデンサの等価直列抵抗のモデルを示し、（Ｂ）は本実施の形態の多端子型積層コンデンサの等価直列抵抗のモデルを示す。
【図６】ＬＳＩの電源回路のモデルにおける電流と電圧の関係を表すグラフを示す図であって、（Ａ）は従来のコンデンサの電流と電圧の関係を表すグラフを示す図であり、（Ｂ）は本実施の形態の多端子型積層コンデンサの電流と電圧の関係を表すグラフを示す図である。
【図７】一実施の形態に係る多端子型積層コンデンサの使用状態を示す図である。
【図８】ＬＳＩの電源回路のモデルを表す回路図である。
【図９】ＬＳＩの電源回路のモデルにおける電流と電圧の関係を表すグラフを示す図である。
【図１０】多端子型のコンデンサにおける電流の方向を示す図である。
【図１１】従来の多端子型積層コンデンサを示す斜視図である。
【図１２】従来の多端子型積層コンデンサの製造工程において用いられるセラミックグリーンシート及び電極形状を示す分解斜視図である。
【符号の説明】
１０      多端子型積層コンデンサ
１２      誘電体素体
１２Ａ    セラミック層
１４      第１の内部電極
１６      第２の内部電極
１８      第３の内部電極
２０      第４の内部電極
２２      第１ブロック
２４      第２ブロック
２６      第３ブロック
２８      第４ブロック
３１      第１の端子電極
３２      第２の端子電極
３３      第３の端子電極
３４      第４の端子電極
【図１】
0003563664.tif 000002
【図２】
0003563664.tif 000003
【図３】
0003563664.tif 000004
【図４】
0003563664.tif 000005
【図５】
0003563664.tif 000006
【図６】
0003563664.tif 000007
【図７】
0003563664.tif 000008
【図８】
0003563664.tif 000009
【図９】
0003563664.tif 000010
【図１０】
0003563664.tif 000011
【図１１】
0003563664.tif 000012
【図１２】
0003563664.tif 000013