(57)【特許請求の範囲】
【請求項１】
入力された高周波信号から前記高周波信号より低い周波数の出力信号を得る受信回路において、
局発信号を用いて前記高周波信号を前記出力信号へ周波数変換する周波数変換手段と、
前記局発信号を基準信号と比較して位相比較信号を生成し、当該位相比較信号に基づく位相制御により前記局発信号を生成する局発信号生成手段と、
前記位相比較信号を用いて、前記局発信号の位相誤差に起因する前記出力信号の位相誤差を除去する移相制御手段と、
を有することを特徴とする受信回路。
【請求項２】
前記局発信号生成手段はＰＬＬ回路であり、前記基準信号と前記局発信号との位相を比較して前記位相比較信号を生成する位相比較手段と、前記位相比較信号に従って発振周波数を制御し、前記局発信号を生成する発振手段と、を有することを特徴とする請求項１に記載の受信回路。
【請求項３】
複数のミキサ回路がそれぞれに与えられる局発信号を用いて入力された高周波信号を順次低周波数側に周波数変換し、前記高周波信号より低い周波数の出力信号を得る受信回路において、
前記複数のミキサ回路にそれぞれ対応して設けられ、対応する局発信号を基準信号と比較して位相比較信号を生成し、当該位相比較信号に基づく位相制御により前記対応する局発信号を生成する複数の局発信号生成手段と、
前記複数の局発信号生成手段でそれぞれ生成される複数の位相比較信号を合成して制御用位相比較信号を生成する位相合成手段と、
前記制御用位相比較信号を用いて、複数の局発信号の位相誤差に起因する前記出力信号の位相誤差を除去する移相制御手段と、
を有することを特徴とする受信回路。
【請求項４】
前記位相合成手段は、前記複数の位相比較信号を時間軸上で加算することで前記制御用位相比較信号を生成することを特徴とする請求項３に記載の受信回路。
【請求項５】
複数のアンテナを有し、前記複数のアンテナの各々に請求項１〜４のいずれか１項に記載の受信回路が接続され、前記受信回路は接続されたアンテナから前記高周波信号を入力する、ことを特徴とするアダプティブアレイアンテナシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は受信回路及びこれを用いたアダプティブアレイアンテナシステムに関し、詳しくは、受信信号の受信部での伝搬遅延位相差を正確に制御できる受信回路とアダプティブアレイアンテナシステムに関する。
【０００２】
【従来の技術】
受信機用アンテナとして、電子的に受信アンテナのビームを電波の到来方向に向けることができる、即ち指向性を調節できるようにした受信機用アンテナとしてアダダプティブアレイアンテナがあり、移動体受信に適するものとして広く用いられており、各種のものが提案されている。一般にアダプティブアレイアンテナシステムは、複数のアンテナ素子を用いて各アンテナ素子毎に対応付けられた受信回路の出力を合成することによって所望の受信信号を得ている。
【０００３】
上記のアダプティブアレイアンテナ各アンテナ素子との個々に組み合わされる前処理部としての従来の受信回路は、各受信回路毎に局発信号用の発振器を具備した構成をとっている。このため、各発振器間の位相関係は必ずしも一致せず（位相誤差があり）、無線信号の受信部（以下では単に受信部と記載する）でのミキサによる周波数変換の際にその位相誤差がそのまま受信信号に加算されている。加算後の各信号は、受信回路での通過位相は一定ではない（固定されていない）。従って、アンテナで受信されたときの伝搬遅延位相差を後段にて検出することは不可能であった。
【０００４】
このように受信回路の伝搬遅延位相差が制御されていないことは、特に複数の受信回路を同時に使用して動作する例えばアダプティブアレイアンテナのような装置の場合には、各受信回路でいわば無秩序に生じる伝搬遅延の位相差はそのまま利用装置の性能に影響を与える。即ち、受信回路をアダプティブアレイアンテナシステム等に使用する場合に受信信号の伝搬遅延位相差を正確に算出できず補正等を行うことはできない。個々の受信回路の伝搬遅延量を管理・制御することができれば装置性能の向上につながる。
【０００５】
なお、その対策の一つとして共通シンセサイザ方式が考えられる。例えば、特開平１０−２２４１３８号公報には、このような構成の例が開示されている。然しながら、この種のアダプティブアレイアンテナシステムはチャネル数分の発振器を備える必要があるし、また各信号を同軸ケーブル等により各受信回路に分配する必要があり、装置規模が大きくなるという欠点がある。
【０００６】
【発明が解決しようとする課題】
本発明は上述したような実状に鑑みて創案されたもので、その目的は、受信部での位相誤差を制御・管理することで、伝搬位相遅延特性を正確に再現できる受信回路を新たに提供することを目的としている。また、従来の構成からの変更が少なく小規模な構成で上記目的を達成した受信回路を提案する。更に、上述したような受信回路を含み構成されたアダプティブアレイアンテナシステムを提案することも目的の一つである。
【０００７】
【課題を解決するための手段】
本発明では、入力された高周波信号を周波数変換して低周波数出力信号を得る受信回路において、受信回路内で局発信号を生成する際に行う位相比較信号を元に、該受信回路中の受信部で加算される通過位相誤差を除去するようにする。
【０００８】
また、入力された高周波信号をＰＬＬ回路を用いてミキサ回路で周波数変換して低周波数出力信号を得る受信回路において、前記ミキサ回路に後続して制御回路を付加し、該制御回路において前記ＰＬＬ回路からの位相比較信号を用いて受信回路中の受信部で加算される通過位相を補正することで、受信回路の通過位相を固定するようにする。
【０００９】
また、入力された高周波信号を個々のＰＬＬ回路を用いた複数のミキサ回路で順に周波数変換して低周波数出力信号を得る受信回路において、最後段のミキサ回路に後続して制御回路を付加し、該制御回路において前記個々のＰＬＬ回路からの位相比較信号を用いて受信回路中の受信部で加算される通過位相を補正して固定するようにする。
【００１０】
上記各受信回路において、該受信回路中の受信部で加算される通過位相を除去するようにしてもよい。更なる本発明では、複数のアンテナと、各アンテナに個々に接続された上述したような受信回路群を含みアダプティブアレイアンテナシステムを構成する。
【００１１】
【発明の実施の形態】
〔実施例〕本発明では受信回路内で局発信号を生成する際に既に用いられている位相比較信号を、該受信回路での通過位相差の補正に用いるようにして、受信回路内で加算される局発信号の位相を除去して、アンテナで受信した信号と復調出力間の通過位相を固定する。これは、特にアダプティブアレイアンテナシステム等に用いた場合等に装置の性能向上に大きく寄与する。
【００１２】
以下、実施例を挙げ図面を用いて本発明につき詳細に説明する。図１（ａ）  は本発明の受信回路の一実施例である受信回路１００の構成を示すブロック図、（ｂ）  は同等の受信回路１００を複数含み構成された本発明のアダプティブアレイアンテナシステムの一実施例であるアダプティブアレイアンテナシステム２００を示すブロック図である。図１（ｂ）  のシステムは受信回路１００を包含して構成されているので、以下ではアダプティブアレイアンテナシステム２００を主体に説明する。
【００１３】
図１（ｂ）  のブロック図に示すように、実施例のアダプティブアレイシステム２００はｎ個（ｎ組）の受信回路１００で構成されている（基準発振器は共有）。同システムは、ｎ本のアンテナ１０−１〜１０−ｎを有している。このアンテナは全て無指向性であり、各アンテナ間の離間距離がλ／４（λは使用周波数の波長）以上の間隔となるように設置されている。
【００１４】
これらのアンテナ１０−１〜１０−ｎで個々に受信された信号は、それぞれに受信部１１−１〜１１−ｎに入力されて周波数変換（ダウンコンバート）を行い、アナログ−デジタル変換を行った後、得られた信号ＩＦ−１〜ＩＦ−ｎは個別に制御部１２へと入力される。
【００１５】
更には高安定度の基準発振器１３が備えられていて、後で詳述する受信部に入力し、ダウンコンバート用の局発信号生成回路で位相比較を行うために用いられる。また、この受信部からは局発信号生成過程での位相比較信号が信号ｆｒ−１〜ｆｒ−ｎとして制御部１２に入力されている。なお、図１（ａ）  の受信回路１００は、上記アダプティブアレイシステムの１系統分に相当する構成となっている。
【００１６】
上述システムの各部について更に詳述する。図２は実施例における、前記受信部１１−１〜１１−ｎの構成を示すブロック図であって（受信部１１−ｎのみが示されている）、スーパーヘテロダイン方式の構成をとった例を示している。
【００１７】
図２の受信部は、アンテナ１０−ｎで受信した信号を個別に増幅するための低ＮＦの特性を持つ増幅器２１、この増幅器２１の出力信号が入力されてダウンコンバートを行うための、ダブルバランスドミキサ或いはトランジスタミキサ等で構成されたミキサ２２、このミキサ２２にその出力が入力されているＰＬＬ回２５、ミキサ２２からのダウンコンバートされた信号が入力される帯域外信号の除去を行うためにＳＡＷ等で構成されたフィルタ２３、このフィルタ２３の出力（アナログ信号）をデジタル信号ＩＦ−ｎに変換して制御部１２へと出力するＡ／Ｄ変換器２４を含み構成されている。
【００１８】
前記受信部のＰＬＬ回路２５には、前述した基準発振器１３からの信号が入力されている。また、ＰＬＬ回路２５からは位相比較信号ｆｒ−ｎが引き出されて前記制御部１２へと個々に入力されている。
る。
【００１９】
図３は本発明に係るＰＬＬ回路２５の構成を示したブロック図であり、図４はＰＬＬ回路での各部の波形を示す図である。ＰＬＬ回路２５では前記ミキサ２２によるダウンコンバートを行う際の局発信号ｆが、基準発振器１３の出力信号ｆｒｅｆによりＰＬＬを用いて生成される。図３のＰＬＬ回路２５の構成を説明すると、ＶＣＯ等で構成される発振器３０、その出力を分周する分周器３１、前述した基準発振器１３からの信号ｆｒｅｆを分周する基準分周器３２、分周器３１と基準分周器３２の出力信号の位相を比較してデジタル信号として出力する位相比較器３３、トランジスタ等で構成されたチャージポンプ３４を備えてＰＬＬ回路２５が構成されている。そして、前記発振器３０（ＶＣＯ）を制御するためのチャージポンプ３４の出力（位相比較信号ｆｒ）は、同時に前記制御部１２へと出力されている。詳細動作については後に説明する。
【００２０】
図５は、実施例における制御部１２の構成を示すブロック図である。この制御部はｎ個の位相補正部４０−１〜４０−ｎからなり、各位相補正部夫々は各一つの移相器４１−１〜４１−ｎを具備している。即ち、ｎ本のアンテナ１０−１〜１０−ｎに対応するｎ個の位相補正部４０−１〜４０−ｎを有し、その中にさらに受信回路１１から出力される信号ｆｒ−１〜ｆｒ−ｎを用いて信号ＩＦ−１〜ＩＦ−ｎの位相誤差を除去する移相器４１−１〜４１−ｎを有している。制御部１２での処理はデジタル信号による処理のため、ハード、ソフトのどちらの構成もとることが可能である。その動作については後に詳述する。
続いて上記実施例システム装置の動作について説明する。
【００２１】
アンテナ１０―１〜１０−ｎで受信された受信信号は、アンテナ毎の受信部１１−１〜１１−ｎにて周波数変換されて、信号ＩＦ−１〜ＩＦ−ｎとして制御部１２に個別に入力される。また、受信部１１−１〜１１−ｎ内で周波数変換を行う為の局発信号を生成する過程で、ＰＬＬ回路を用いて位相比較を行っているが、この際の位相比較信号が信号ｆｒ−１〜ｆｒ−ｎとして制御部１２に出力されている。
【００２２】
また、信号ｆｒ−１〜ｆｒ−ｎを用いて、信号ＩＦ−１〜ＩＦ−ｎにより受信回路１１−１〜１１−ｎ内で加算された位相誤差を除去することで、各々の受信回路間における通過位相を固定する（同期化する）。この過程を踏むことにより各復調信号間における位相偏差はアンテナへの受信遅延位相を示すことになる。これにより、アダプティブアレイアンテナシステムの動作が安定され信頼性高いものとなる。なお、この位相検出はアダプティブアレイアンテナシステム特有のもので、本発明要部との直接的関係は薄いので詳細説明は省略する。
【００２３】
次に受信部の動作を、図２を用いて更に詳細に説明する。以下では代表として受信回路１１−ｎについての動作を説明するが他の受信部についても全く同様である。受信部１１−ｎにアンテナから受信信号が入力されると、低ＮＦを持つ増幅器２１にて増幅される。増幅された信号は次に局発信号ｆを用いてミキサ２２により周波数変換（ダウンコンバート）が行われる。続いてミキサ２２により発生した通過帯域外の不要輻射を除去するフィルタ２３により希望の周波数のみを通過させて、更にＡ／Ｄ変換器２４によりアナログ信号をデジタル信号ＩＦ−ｎに変換する。このデジタル信号ＩＦ−ｎが制御部１２に入力される。
【００２４】
前記局発信号ｆは、基準発振器からの信号ｆｒｅｆを用いてＰＬＬ回路２５により生成する。実施例ではその生成過程において、位相を比較する際に用いられている位相比較信号を信号ｆｒ−ｎとして制御部１２へと出力するようになっている。
【００２５】
ここで、局発信号を生成するＰＬＬ回路２５の動作を、図３の構成ブロック図を用いて説明する。基準発振器１３の出力信号ｆｒｅｆは、基準分周器３２に入力され、ある周波数ｆ′ｒｅｆへと分周される。また発振器３０（ＶＣＯ）の出力は分周器３１により、ｆ′ｒｅｆと同一周波数になるよう分周される。この分周された信号ｆｐとｆ′ｒｅｆが夫々に位相比較器３３に入力されて位相を比較され、両者の位相差がデジタル信号として出力される。この信号をチャージポンプ３４で受け、発振器３０へと出力する。このようにチャージポンプ３４で生成される電圧を発振器３０に印可することで発振器３０の発振周波数が対応して変化し所望の周波数が得られ局発信号ｆとしてミキサ２２で用いている。
【００２６】
上述の、ＰＬＬ回路２５内で行われている位相比較動作を、図４を用いて説明する。ｆ′ｒｅｆは、高安定度の基準発振器１３出力であるため、一定のクロックとなる。ｆｐはＶＣＯで構成された発振器３０出力のため、チャージポンプ３４から印可される電圧によって発振周波数が変化する。このｆ′ｒｅｆとｆｐの周波数が同一になるよう位相比較器３３において位相が比較されている。
【００２７】
その位相比較の際、ｆ′ｒｅｆのクロック立ち上がりからｆｐのクロック立ち上がりの差を検出し出力している。従ってｆ′ｒｅｆに対してｆｐの位相が遅れていれば“Ｈ”レベルが、ｆｐの位相が進んでいれば“Ｌ”レベルが出力されることになる。これが信号ｆｒである。このときクロックの立ち上がりでない部分、つまり図４における信号ｆｒの点線部分は位相比較を行っていないため、信号として出力していない。実施例ではこの信号ｆｒが制御部１２に入力されている。
【００２８】
次に制御部１２の動作について説明する（図５参照）。この部分では受信回路内で加算された局発信号の位相誤差を減算することで、アンテナで受信したときの伝搬遅延位相のみを検出することができる。まず前述の信号ＩＦ−１〜ＩＦ−ｎ、信号ｆｒ−１〜ｆｒ−ｎが夫々に対応する移相器４１−１〜４１−ｎに個別に入力される。信号ｆｒ−１〜ｆｒ−ｎが“Ｈ”の時はｆｐ、つまり局発信号ｆの位相が遅れているため、移相器４１−１〜４１−ｎにおいて、ｆｒ−１〜ｆｒ−ｎが“Ｈ”の間、信号ＩＦ−１〜ＩＦ−ｎの位相を進ませる。すなわち、受信回路内で位相の遅れた局発信号を用いることで信号ＩＦ−１〜ＩＦ−ｎの位相が遅れているために、移相器４１において位相を進ませている。この結果アンテナで受信した伝搬遅延位相差がそのまま移相器出力にて検出することが可能となる。
【００２９】
同様に信号ｆｒ−１〜ｆｒ−ｎが“Ｌ”の時は、受信回路内の局発信号の位相が進んでいることを示している。従って、移相器４１−１〜４１−ｎにおいてｆｒ−１〜ｆｒ−ｎの“Ｌ”レベルが入力されている間、ＩＦ−１〜ＩＦ−ｎの位相を遅らせるようにすることでアンテナで受信したときの伝搬遅延位相のみを検出することができる。  ここで、信号ＩＦ−１〜ＩＦ−ｎのどのタイミングで信号ｆｒ−１〜ｆｒ−ｎによる位相補正を開始すればよいかが分からない。そのため信号ｆｒ−１〜ｆｒ−ｎと信号ＩＦ−１〜ＩＦ−ｎとの同期をとる必要が生じる。そこでＰＬＬ回路２５により生成された局発信号ｆの発振周波数がロックしたときを基準としてＩＦ−１〜ＩＦ−ｎの位相補正を開始することで同期をとる。これにより局発信号ｆの位相が進んだ場合は、移相器により位相を遅らせ、局発信号ｆの位相が遅れた場合は、移相器により位相を進ませることが可能となっている。
【００３０】
以上のようにして位相比較信号を元に位相補正を行っているため、各アンテナが持っている受信信号の伝搬遅延位相差を固定することができ、アダプティブアレイアンテナシステムを安定して動作させることが可能となる。
【００３１】
次に、受信部がダブルスーパーヘテロダイン方式のように、受信部内で使用する局発信号が複数存在する場合の一実施例について説明する。前実施例とは受信部及び制御部が異なる。図６はこのような受信部の構成を示すブロック図であり、図７はこれに適合する制御部１２Ａの構成を示すブロック図、また図８は各ＰＬＬ回路での位相比較信号のそれぞれ波形を示す図である。
【００３２】
図６の受信部１２Ａは２つのＰＬＬ回路６５、６６により２段階に分けてダウンコンバートを行う方式である。従って、ダウンコンバート用ミキサ、不要輻射を除去するフィルタが各２つ用いられている。ＰＬＬ回路６５の位相比較信号をｆｒ１−ｎ、ＰＬＬ回路６６の位相比較信号をｆｒ２−ｎとする（受信部１１−ｎの場合を例示）。このｆｒ１−ｎ、ｆｒ２−ｎは先の図４におけるｆｒと同様に生成されるものである。これらを用いて制御部１２にて位相補正を行う。
【００３３】
制御部１２Ａは、図７に示すように、ｎ組の位相合成部４２−１〜４２−ｎにより構成されている。例えば位相器４１−１には受信部１２Ａからの信号ＩＦ−１が入力されており、対となる位相合成部４２−１には、受信部１２Ａから前記位相比較信号ｆｒ１−１及びｆｒ２−１が入力されている。そしてこの位相合成部４２−１の出力ｆｒ′−１は、前記位相器４１−１に入力されている。
【００３４】
該制御部の動作を、図７を用いて説明する。位相比較信号ｆｒ１−１〜ｆｒ１−ｎ、ｆｒ２−１〜ｆｒ２−ｎが夫々が対応した位相合成部４２−１〜４２−ｎに入力される。各位相合成部では局発信号ｆ１の位相と局発信号ｆ２の位相を合成する。得られた合成信号ｆｒ′−１〜ｆｒ′−ｎを用いて各移相器４１−１〜４１−ｎにて個々に位相の補正をかける。
【００３５】
位相補正部分での位相比較信号の合成の様子を、図８の波形図を用いて説明する。位相合成部４２−ｎを例とすれば先の図４において説明したと同様に、ｆｒ１−ｎ及びｆｒ２−ｎはそれぞれ例えば図のようになる。そしてｆｒ１−ｎ、ｆｒ２−ｎの位相差信号を時間軸上で足して得られた信号をｆｒ′−ｎとして出力する。
【００３６】
具体的にはＡ点を考えた場合、ｆｒ１−ｎでは位相が遅れていて、ｆｒ２−ｎでは位相が揃っている。従ってｆｒ′−ｎはｆｒ１−ｎの位相遅れ分のみを表す。同様にＢ点を考える。この時ｆｒ１−ｎは位相が進み、ｆｒ２−ｎでは位相が遅れていることを表している。さらにｆｒ２−ｎの方が“Ｌ”の時間が長いため、位相誤差も大きいことを表している。従って（ｆｒ２−ｎ）−（ｆｒ１−ｎ）で表される分だけ位相を遅らせるように、ｆｒ′−ｎにて表現する（信号を生成する）。
【００３７】
上記のようにｆｒ１−ｎとｆｒ２−ｎの位相情報を盛り込んだｆｒ′−ｎを元にして移相器４１−１〜４１−ｎにて位相の補正を行う。
【００３８】
このように本実施例では複数の位相比較信号を元に位相補正が行えるため、各アンテナ毎に固有に持っている受信信号の位相差を補正する（正規化して固定にする）ことができ、アダプティブアレイアンテナシステムを安定して動作させることが可能となる。
【００３９】
以上説明したアダプティブアレイアンテナシステムを構成している一群の受信回路は、個々に単独で用いた場合でも用途によっては有意義である。即ち、周波数変換を行いながらも入力信号に対して、通過信号の位相遅延を無くす或いは制御、固定したい等の場合に用いることができる。
【００４０】
この場合の受信回路は図１（ａ）  に示すように、該回路は既に説明した各要素を一組具備した構成で、高周波数信号が入力される、ＰＬＬ回路を含み構成された受信部１１とこの受信部に基準周波数を与える基準発振器１３、前記受信部１１からのダウンコンバート出力と位相比較信号とが入力された制御部１２とから構成され、制御部１２から入力信号と所定位相関係に制御された低周波数信号出力が得られる。各部の詳細構成は既に説明したものと同一である。
【発明の効果】
以上説明したように、本発明によれば、受信部内で加算される局発信号の位相誤差を、局発信号生成過程における位相比較信号を元に除去するようにしたから、受信回路での受信信号と復調信号間の位相が固定され、同受信回路を用いた装置の安定化に寄与することができる。
【００４１】
また、複数の局発信号を有した構成においても各局発信号生成過程における位相比較信号を用いて、受信回路出力信号に加算された位相誤差を除去して位相補正を行うようにすることで、同様に通過位相を補正できる。
【００４２】
特に、本発明によれば、既存構成要素の信号を巧みに利用した構成、すなわち、局発信号生成の位相比較信号を用いるだけで位相補正を行っているため、不必要に装置規模の大型化を招くことなく上述成果を得られるとの副次的効果も得られている。
【図面の簡単な説明】
【図１】図１（ａ）  は本発明の受信回路の構成を示すブロック図、（ｂ）  は同受信回路を含み構成された本発明のアダプティブアレイアンテナシステムの一実施例を示すブロック図である。
【図２】図１の実施例における、前記受信部の構成を示すブロック図である。
【図３】本発明に係るＰＬＬ回路２５の構成を示したブロック図である。
【図４】ＰＬＬ回路での各部の波形を示すタイムチャート図である。
【図５】図１実施例における制御部１２の構成を示すブロック図である。
【図６】本発明第２実施例の受信部の構成を示すブロック図である。
【図７】本発明第２実施例の制御部の構成を示すブロック図である。
【図８】第２実施例の位相補正部分における位相比較信号の合成の様子を説明するタイムチャート図である。
【符号の説明】
（１０）…アンテナ
（１１）…受信部
（１２）…制御部
（１３）…基準発振器
（２１）…増幅器
（２２）…ミキサ
（２３）…フィルタ
（２４）…Ａ／Ｄ変換器
（２５）…ＰＬＬ回路
（３０）…発振器
（３１）…分周器
（３２）…基準分周器
（３３）…位相比較器
（３４）…チャージポンプ
（４０）…位相補正部
（４１）…移相器
（４２）…移相合成部
（６０，６２）  …ミキサ
（６１，６３）  …フィルタ
（６４）…Ａ／Ｄ変換器
（６５，６６）  …ＰＬＬ回路
（１００）  …受信回路
（２００）  …アダプティブアレイアンテナシステム
【図１】
0003597101.tif 000002
【図２】
0003597101.tif 000003
【図３】
0003597101.tif 000004
【図４】
0003597101.tif 000005
【図５】
0003597101.tif 000006
【図６】
0003597101.tif 000007
【図７】
0003597101.tif 000008
【図８】
0003597101.tif 000009