(57)【特許請求の範囲】
【請求項１】
コレクタ領域（382）、ベース領域（220）、及びエミッタ領域（260）を形成する交互の導電型式の半導体領域からなり、前記ベース領域が前記コレクタ領域の上に重なって接触し、前記エミッタ領域が少なくとも前記ベース領域の一部と前記ベース領域の外側境界（130B）との上に重なって接触している、トランジスタ素子であって、
前記エミッタ領域が、前記外側境界から前記ベース領域の上で内側へと延びる第１の部分（120-1-1）と、前記外側境界に沿って前記第１の部分から延び、且つ前記外側境界に接触しない第２の部分（120-1-2）とからなることを特徴とする、トランジスタ素子。
【請求項２】
複数のエミッタ領域（120-n）が存在し、該複数のエミッタ領域のそれぞれが、前記外側境界から前記ベース領域の上で内側へと延びるそれぞれの第１の部分と、前記外側境界に沿って該それぞれの第１の部分から延びるそれぞれの第２の部分とからなる、請求項１のトランジスタ素子。
【請求項３】
前記ベース領域が、平面で見て実質的に円形、又は少なくとも５つの辺を備える多角形である、請求項１又は２のトランジスタ素子。
【請求項４】
前記第１の部分又は前記それぞれの第１の部分が、前記外側境界から内側に実質的に半径方向に延び、前記第２の部分又は前記それぞれの第２の部分が、前記第１の部分又は前記それぞれの第１の部分の半径方向内側端部から延びる、請求項３のトランジスタ素子。
【請求項５】
前記エミッタ領域又は前記複数のエミッタ領域のそれぞれが、実質的にＬ字形である、請求項１〜４の何れかのトランジスタ素子。
【請求項６】
前記エミッタ領域が、連続した導電層（250）により電気的に並列接続される、請求項２のトランジスタ素子。
【請求項７】
前記コレクタ領域が上面を有する半導体基板（230）に形成され、
前記基板が前記コレクタ領域を前記基板の前記上面に接続する導電領域（394-1）を含み、前記導電領域の少なくとも一部が前記コレクタ領域を実質的に横方向に取り囲む、請求項１〜６の何れかのトランジスタ素子。
【請求項８】
前記コレクタ領域が上面を有する半導体基板（230）に形成され、
前記基板が前記コレクタ領域を前記基板の前記上面に接続する導電領域を含み、前記導電領域（394-3）の少なくとも一部が前記コレクタ領域により横方向に取り囲まれている、請求項１〜７の何れかのトランジスタ素子。
【請求項９】
トランジスタの製造方法であって、
コレクタを形成するステップと、
前記コレクタの上に重なるベースを形成するステップと、及び
前記ベースの少なくとも一部と前記ベースの外側境界との上に重なるエミッタ領域を形成するステップとからなり、
前記エミッタ領域が、
平面で見て前記ベースの前記外側境界から内側に延びる第１の部分と、
平面で見て前記外側境界に沿って前記第１の部分から延び、且つ前記外側境界に接触しない第２の部分とからなる、トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電子デバイスに関し、より詳しくはバイポーラトランジスタに関する。
【０００２】
【従来の技術】
バイポーラトランジスタは、コンピュータのプロセッサ、メモリ、電源その他といったように、デジタル回路及びアナログ回路の両方において広く使用されている。バイポーラトランジスタは、信号増幅、スイッチング、バイアス発生、及びその他の目的のために用いられている。高速性の故に、バイポーラトランジスタは高速メモリ、高速論理アレイ、及びデータ通信及び電気通信のための他の多くの超高速製品に広く使用されている。
【０００３】
バイポーラトランジスタの設計における典型的なゴールは、トランジスタ発生ノイズを低くし、電流及び電力利得を高くし（低電力動作を可能にする）、また周波数範囲を高くする（高速を可能にする）ことなどを含んでいる。別のゴールは、類似するトランジスタの電気特性の良好なマッチングを得ること、特に、コレクタ電流を等しくした場合のベース−エミッタ電圧の間の差として測定されるＶＢＥマッチングを良好にすることである。ＶＢＥマッチングは特に、類似する電気特性を有する類似のトランジスタに依存しているモノリシック回路の設計について重要である。
【０００４】
これらのゴールには、トランジスタのベース、エミッタ及びコレクタ抵抗と、ベース−コレクタ静電容量を減少させ、ベース面積に対するエミッタ面積の比を増大させることによって近付くことができる。特にベース抵抗は、トランジスタ発生ノイズの主たる寄与因子である。さらにまた、トランジスタの単一電力利得周波数ｆｍａｘはベース抵抗に反比例しているから、ベース抵抗はトランジスタの周波数範囲を減少させる。ここで参照することによってその内容を本明細書中に取り入れる、Ｇ．  Ｇｏｎｚａｌｅｓ，  Ｍｉｃｒｏｗａｖｅ  Ｔｒａｎｓｉｓｔｏｒ  Ａｍｐｌｉｆｉｅｒｓ  （Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，  １９８４）の３３頁を参照のこと。エミッタ及びコレクタ抵抗もまたノイズの原因となり、さらにこれらは電流利得及び電力利得を減少させる。加えて、特に高いトランジスタ電流において、エミッタ抵抗は良好なＶＢＥマッチングを得ることをより困難なものとする。さらに、エミッタ及びコレクタ抵抗並びにベース−コレクタ静電容量は、それらがｆｍａｘと単一電流利得周波数ｆＴの両者を減少させるために、トランジスタの周波数範囲を減少させる。ベース面積に対するエミッタ面積の比の減少もまた、ｆＴ及びｆｍａｘのパラメータを減少させる。例えばＷ．  ＢｕｒｇｅｒらのＢＣＴＭ  Ｐｒｏｃｅｅｄｉｎｇｓ，  ＢＣＴＭ  １９９０，  ７８−８１頁を参照のこと。このように、ベース、エミッタ及びコレクタ抵抗と、ベース−コレクタ静電容量を減少させ、ベース面積に対するエミッタ面積の比を増大させることは、トランジスタの設計における重要なゴールである。
【０００５】
別のゴールは、集積回路において高い記録密度を得るために必要となる、寸法の小ささである。さらに、ベースの寸法を小さくすることは、ベース−コレクタ静電容量を減少することになる。
【０００６】
図１は従来技術のトランジスタ１１０の平面図であり、下側にある矩形のベース１３０を横断して延在する３つのエミッタ１２０−１，  １２０−２，  １２０−３を有している。コレクタ（図示せず）がベースの下側にあり、コレクタコンタクト領域１４０−１，  １４０−２と電気的に接触している。低抵抗のエミッタコンタクト領域１５０が、エミッタを相互に接続している。ベースの上側にある低抵抗のベースコンタクト領域１６０がエミッタを取り囲み、またエミッタの間に延在している。トランジスタの上側にある絶縁層にあるコンタクトホール１６４−１から１６４−６，  １７０−１から１７０−８，  １８０−１から１８０−６が、絶縁層の上側にある導電層によるエミッタ、ベース及びコレクタへの接触を可能にしている。
【０００７】
エミッタ１２０−ｉは細く作成される。つまり真性ベース抵抗ＲＢＩ、即ちエミッタの下側にあるベース部分のベース電流に対する抵抗を減少させるために、エミッタ幅ＷＥは小さくされる。注意すべきことは、エミッタの下側にあるベース部分（「真性ベース」）は典型的には、垂直方向の断面がより薄く、また典型的には残りの（「外因性」）ベース部分よりも軽くドープされており、従って真性ベース抵抗は全ベース抵抗の重要な成分であるということである。エミッタの数（３つ）は、所望とするエミッタ電流に従って所望のベース−エミッタ接合面積を得るために選択されている。エミッタのコンタクトホール１６４−ｉは、エミッタの幅を制限しないようにエミッタから離れて位置しており、コンタクトホールはエミッタよりも幅広くされていて、ホール開口において低い接触抵抗が得られるようになっている。ベースコンタクト領域の部分１６０−１，  １６０−２はエミッタ１２０−ｉの間に延在し、ベース抵抗を減らすようになっている。
【０００８】
【発明が解決しようとする課題】
ベース、エミッタ及びコレクタ抵抗を減少させ、小さな寸法と低いベース−コレクタ静電容量とをもたらすことは、多くの場合に矛盾するゴールであって、慎重なバランスが必要とされる。例えば、エミッタを細くすることはベース抵抗を減ずるが、エミッタ抵抗を増大させる。所望とするベース−エミッタ面積を達成するためにより多くのエミッタが必要になると、ベースの大きさもまた増大してしまう。エミッタの間に延在するベースコンタクト領域の部分１６０−１，  １６０−２はベース抵抗を減らすが、ベースの大きさを増大させる。ベースの大きさが増大すると、より高いベース−コレクタ静電容量が導かれてしまう。エミッタの方向に沿ってベース及びコレクタの寸法を増大させることにより、ベース及びコレクタ抵抗を減少させることができるが、しかしベース寸法、ベース−コレクタ静電容量及びエミッタ抵抗が犠牲になる。従って、ベース、エミッタ及びコレクタ抵抗を低くし、ベース寸法を小さくし、全体の寸法を小さくし、そしてベース−コレクタ静電容量を低くすることを同時に達成するトランジスタに対するニーズがある。
【０００９】
トランジスタ１１０におけるエミッタ面積のベース面積に対する比は、ベース幅に対する全エミッタ幅の比ｎ＊ＷＥ／ＷＢに等しい。ここでｎ＝３はエミッタの数である。この比は、全エミッタ幅ｎ＊ＷＥを増大させ、或いはベース幅ＷＢを減少させることによって増大させることができる。しかしながら、全エミッタ幅ｎ＊ＷＥを増大させることはベース抵抗を増大するため、望ましいことではない。他方ベース幅ＷＢは、エミッタ１２０−ｉとベースコンタクト領域１６０との間に最小限の間隔を必要とする設計上のルールによって設定された限度以下には減少させることができない。従って、同じエミッタ幅と同じ設計ルールについて、ベース面積に対するエミッタ面積の比をより大きくしたトランジスタに対するニーズがある。
【００１０】
【課題を解決するための手段】
本発明は、ベース、エミッタ及びコレクタ抵抗が低く、ベース寸法が小さく、全体の寸法が小さく、ベース−コレクタ静電容量が低く、ベース面積に対するエミッタ面積の比が大きなトランジスタを提供するものである。これらの利点及びその他の利点が、幾つかの実施形態においては、ベースの上面の境界に沿ってエミッタを延在させ、ベース電流の流れに利用可能なエミッタ周辺と辺の数を増大させるようにエミッタを形成することによって達成される。例えば幾つかの実施形態においては、ベースの上面は円形或いは５以上の辺を有する規則的な多角形である。各々のエミッタは実質的にＬ字形であり、１つの部分はベースの上面境界からベース上面の中央へと半径方向に延び、他の部分はベース上面の境界に沿って、この境界に近接して延びる。このようなエミッタはベースの内側で上側にある５つの辺と、長い周辺とを有する。このより多い数の辺とより長い周辺は、ベース及びコレクタ抵抗を減少させる。エミッタ抵抗を減ずるために、各々のエミッタは比較的短く作成することができる。同時に、エミッタはベース上面の境界に沿って配置されており、この境界が長いために、全てのエミッタによるエミッタ長を組み合わせたものは大きくなる。この組み合わせのエミッタ長が大きい結果、エミッタ面積は大きくなり、従ってベース面積に対するエミッタ面積の比は大きくなる。
【００１１】
幾つかの実施形態においては、外因性ベースはその上面に低抵抗材料、例えばチタンシリサイドを有する。ベース−エミッタ接合はベースを横断して延在しないから、この低抵抗材料はエミッタ間でベース表面を相互に接続し、これによってベースコンタクト領域がエミッタ間に延在することを不要とする。従ってベース寸法を減少させることができ、その結果として記録密度の増大と、ベース−コレクタ静電容量の減少が得られる。
【００１２】
本発明の他の特徴及び利点を以下に記述する。本発明は特許請求の範囲によって規定されるものである。
【００１３】
【実施例】
図２は本発明によるトランジスタ２１０の平面図である。図３はこのトランジスタ２１０の左半分の断面を示している。トランジスタ２１０はＮＰＮトランジスタであるが、トランジスタ２１０の導電型式を逆にすることで、同様のＰＮＰトランジスタが得られる。
【００１４】
図２に示されているように、エミッタ１２０−１から１２０−５の各々は、ベース１３０の上面の外側境界１３０Ｂからこの上面の内側へと横方向に延び、この上面の内側で終端している。ベースの上面は平面では円形である。ベース１３０は単結晶シリコン基板２３０の実質的に円筒形のＰ形ドープ領域２２０（図３）を含み、またベース１３０は領域２２０の上側にあって接触している高融点金属シリサイド２４０（例えばチタンシリサイド）の部分をも含んでいる。幾つかの実施形態においては、境界１３０Ｂは平面図で円形でなく、多角形となる。幾つかの実施形態においては、その多角形は５以上の辺を有する。幾つかの実施形態においては、多角形は規則的なものである。他の実施形態においては、境界１３０Ｂは楕円形である。その他の実施形態においては、さらに他の形状が使用される。
【００１５】
エミッタ１２０−１は実質的にＬ字形である。エミッタ１２０−１の部分１２０−１−１はベース上面の境界から、ベース上面の内側へと横方向に延びている。エミッタ１２０−１の部分１２０−１−２は、部分１２０−１−１から角度をなして横方向に延びている。幾つかの実施形態においては、これら２つの部分は図２におけるようには交差しない。例えば幾つかの実施形態においては、これら２つの部分は相互に角度をなして置かれ、例えば滑らかな曲線に沿って延びて部分１２０−１−１と１２０−１−２を接合する第３の部分によって接合される。
【００１６】
エミッタ１２０−２から１２０−５の各々の形状は、エミッタ１２０−１と同様である。
【００１７】
各々のエミッタ１２０−ｉは、ベース１３０の上側にある連続的な導電層２５０の部分を含む。導電層２５０は多結晶シリコン層２６０（図３）のｎ＋部分と、ｎ＋の多結晶シリコン部分の上側にある金属シリサイド２４０からなる。各々のエミッタ１２０−ｉはまた、基板２３０のｎ＋領域３７０をも含み、この領域は導電層２５０の多結晶シリコン部分の下側で、ベースの上側にある。エミッタ１２０の多結晶シリコン側壁上にある二酸化シリコンのスペーサ３７６が、ベース１３０の金属シリサイド部分からエミッタを分離している。
【００１８】
連続的な導電層２５０の外側境界２５０Ｂは、コンタクトホールを収容するために導電層２５０が突起２５０−１，  ２５０−２を形成するエミッタコンタクトホール１７４−１，  １７４−２の位置を除き、平面図では円形である。これらの突起を除き、導電層２５０は例えば１つの実施形態では０．８μｍ幅と細く、コレクタコンタクト領域１４０−１，  １４０−２をエミッタ１２０に近接して持ってくることを可能にしている。その結果、小さなトランジスタ寸法が得られる。エミッタとコレクタコンタクト領域の間のコレクタ電流経路が短いために、コレクタ抵抗もまた小さくなる。
【００１９】
幾つかの実施形態では、外側境界２５０Ｂは、エミッタコンタクトホールの位置を除いて楕円形又は多角形である。他の実施形態では、他の形状が用いられる。
【００２０】
エミッタコンタクトホール１７４−１，  １７４−２は導電層２５０で終端しているが、エミッタ１２０で終端してはおらず、エミッタをコンタクトホールよりも細くすることを可能にしている。１つの実施形態では、各々のエミッタ１２０−ｉは約０．８μｍ幅であり、各々のコンタクトホール１７４−ｉは平面図では１．０×１．０μｍの正方形である。
【００２１】
ベース１３０及びベースの下側にあるｎ−コレクタ３８２（図３）は、ベース及びコレクタを集積回路の残りの部分から分離するフィールド酸化膜３８６によって取り囲まれている。コレクタ３８２及び周囲のフィールド酸化膜３８６の下側にはｎ＋埋込層３９０があり、コレクタからｎ＋シンク領域３９４−１，  ３９４−２への低抵抗経路をもたらしている。この埋込層とシンク領域は、コレクタよりも低い抵抗を有する。シンク領域３９４−ｉ（ｉ＝１，  ２）は基板２３０の上面まで延び、コレクタ３８２がこの上面により電気的に接触されることを可能にしている。突起２５０−１，  ２５０−２の余地を取るためにシンク領域が中断されている個所を除き、シンク領域３９４−ｉは実質的にエミッタ、ベース及びコレクタを取り囲む。フィールド酸化膜３８６がシンク領域を取り囲み、ベース／コレクタ領域とシンク領域の外側でトランジスタを通って延在している。
【００２２】
平面図では、シンク領域３９４−１の上面の内側境界３９４−１Ｂ−１（図２）と外側境界３９４−１Ｂ−２は円形、又は楕円形、或いは多角形状、若しくは何らかの他の形状である。シンク領域３９４−２の上面の内側境界３９４−２Ｂ−１と外側境界３９４−２Ｂ−２もまた、円形、又は楕円形、或いは多角形状、若しくは何らかの他の形状である。
【００２３】
コレクタコンタクト領域１４０−１，  １４０−２はそれぞれのシンク領域３９４−１，  ３９４−２上において、多結晶シリコン層２６０のｎ＋部分及び上側の金属シリサイド２４０から形成されている。ベースの中頃にあるベースコンタクト領域１６０は、多結晶シリコン層２６０のｐ＋部分と、上側の金属シリサイド２４０とから形成されている。１つの実施形態では二酸化シリコンである絶縁層３９６が、ベース、エミッタ及びコレクタの上側にある。ベースコンタクトホール１７０、コレクタコンタクトホール１８０−１から１８０−４、及びエミッタコンタクトホール１７４−１，  １７４−２は絶縁層３９６に形成されており、ベースコンタクト領域１６０、コレクタコンタクト領域１４０−１，  １４０−２、及び連続的な導電層２５０に対する接触を可能にしている。
【００２４】
所与のエミッタ面積及びエミッタ幅について、トランジスタ２１０はベース電流の流れに利用可能な５辺からなる長いエミッタ周辺を有するため、トランジスタ２１０は低いベース抵抗を有する。例えば図４に示されているように、エミッタ１２０−１は５つの辺１２０Ｂ−１から１２０Ｂ−５を有し、これを介しまたこれの下でベース電流はエミッタへと流れるが、これは図１に示す従来技術のトランジスタ１１０における僅か２つの辺と対照的である。トランジスタ２１０におけるベース電流経路は、５つの辺１２０Ｂ−１から１２０Ｂ−５の下からベース−エミッタ接合から離れて横方向へと延びる。
【００２５】
所与のエミッタ面積及びエミッタ幅当たりでの、トランジスタ２１０におけるエミッタ周辺の増大は、以下の例から看取することができる。ベース１３０が平面図では、半径Ｒ３＝３．４μｍの円形であると仮定する。エミッタ１２０−１の辺１２０Ｂ−４は、半径Ｒ１＝１．９μｍの円の弧である。辺１２０Ｂ−３は、長さ０．９μｍの半径方向セグメントである。辺１２０Ｂ−２は、半径Ｒ２＝Ｒ１＋０．９＝２．８μｍの円の弧である。ベース上面の境界１３０Ｂに沿って延びる辺１２０Ｂ−６は、０．８μｍである。辺１２０Ｂ−１は、長さＲ３−Ｒ２＝０．６μｍの半径方向セグメントである。辺１２０Ｂ−５は、長さＲ３−Ｒ１＝１．５μｍの半径方向セグメントである。また、辺１２０Ｂ−３を半径方向に沿って延ばしたとすると、それは辺１２０Ｂ−６から０．８μｍ離れた点１２０Ｂ−３Ｃで境界１３０Ｂと交差する。
【００２６】
以上の仮定の下では、辺１２０Ｂ−２の長さは、０．８／Ｒ３＊Ｒ２＝０．６６μｍである。（これを含めて以下の計算においては、全ての数値は小数点２桁に丸められている。）辺１２０Ｂ−４の長さは、０．８＊２／Ｒ３＊Ｒ２＝０．８９μｍである。
【００２７】
これらの寸法は、約０．８μｍのエミッタ幅を与える。より詳しく言えば、エミッタの部分１２０−１−１（図２）の幅は辺１２０Ｂ−６の長さよりも短く、従って０．８μｍよりも短い。部分１２０−１−２の幅は、０．９μｍである辺１２０Ｂ−３の長さに等しい。低いベース抵抗を得るために、小さなエミッタ幅が選ばれている。
【００２８】
ベース電流の流れに利用可能なエミッタ周辺、即ち辺１２０Ｂ−１から１２０Ｂ−５の長さの合計は、０．６＋０．６６＋０．９＋０．８９＋１．５＝４．５５μｍである。エミッタ１２０−１の面積は、π（Ｒ３２−Ｒ２２）＊０．８／（２π＊Ｒ３）＋π（Ｒ２２−Ｒ１２）＊１．６／（２π＊Ｒ３）＝１．４３μｍ２に等しい。この例におけるトランジスタ２１０は、１．３μｍ２のエミッタ面積当たりで、ベース電流の流れに利用可能な４．５５μｍのエミッタ周辺を有する。（トランジスタ２１０を他のエミッタを有しうるが、それらはこの計算には含めていない。なぜならそれらを含めても、他のエミッタがエミッタ１２０−１と同じ形状及び寸法を有するとすれば、エミッタ面積当たりのエミッタ周辺は変わらないからである。）
従来技術のトランジスタ１１０（図１）との比較を行うと、トランジスタ１１０が同一のエミッタ面積１．４３μｍ２とほぼ同一のエミッタ幅ＷＥ＝０．８μｍを有するとすれば、トランジスタ１１０が有するベース電流の流れに利用可能なエミッタ周辺は、僅かに１．４３／０．８＊２＝３．５８μｍに過ぎない。この数値は、トランジスタ２１０についての数値である４．５５μｍよりも約２７％低い。さらに、トランジスタ２１０においては各々のエミッタはベース電流の流れに利用可能な５つの辺を有するのに対し、従来技術のトランジスタ１１０では僅かに２つの辺しかない。
【００２９】
ベース電流の流れに利用可能なこの長いエミッタ周辺と、ベース電流の流れに利用可能なこの多数のエミッタ辺とは、ここで番号を参照することによってその内容を本明細書に取り入れる１９９２年９月２５日に出願されたＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈらの米国特許出願第０７／９５１，５２４号に説明されているように、ベース及びコレクタ抵抗のかなりの減少を生ずる。
【００３０】
この低いベース抵抗は前述したように、トランジスタ発生ノイズを低くし、また周波数範囲を高くする。さらに、ベース抵抗を低くする能力を備えることにより、小さいベース面積で所与の用途についてのノイズ及び周波数範囲条件に合致することができ、このことはまた、高い記録密度と低いベース−コレクタ静電容量を可能にする。低いコレクタ抵抗は、前述したように、高いトランジスタ周波数範囲、高い電流利得、高い電力利得、及び低いトランジスタ発生ノイズを達成することを可能にする。
【００３１】
幾つかの実施形態においては、それらの実施形態におけるエミッタ１２０−ｉの各々が短く、従って各々のエミッタがエミッタコンタクトホール１７４−１，  １７４−２（図２）に近接しているため、エミッタ抵抗が低い。さらにまた、トランジスタ２１０は並列に接続された５つのエミッタを有し、かくしてエミッタのシリサイド部分の抵抗は、単一のエミッタのシリサイド部分の抵抗の僅かに１／５である。
【００３２】
幾つかの実施形態では、導電層２５０に沿って付加的なエミッタコンタクトホールを設けることにより、エミッタ抵抗をさらに減少させることもできる。そのような幾つかの実施形態では、導電層２５０には付加的なコンタクトホールを収容するための付加的な突起が設けられ、これらの突起用の場所を作るためにシンク領域３９４−ｉが中断される。同様のエミッタコンタクトホールについては、ここでの参照によってその内容を本明細書中に取り入れる、１９９３年１月２９日に出願されたＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈの米国特許出願第０８／０１１，０１９号に記載されている。
【００３３】
エミッタ抵抗が低いことは、前述したように、高い電流駆動、高い電力利得、良好なＶＢＥマッチング、及び低いトランジスタ発生ノイズを達成することを可能にする。
【００３４】
幾つかの実施形態では、エミッタ間のベースコンタクト領域の部分を排除することにより、トランジスタ２１０のベース寸法及び全体寸法が減少される。図１の従来技術におけるベースコンタクト領域の部分１６０−１，  １６０−２と比較されたい。エミッタの間のベース領域は低抵抗の金属シリサイド２４０によってベースコンタクト領域１６０に接続されているから、トランジスタ２１０のベースコンタクト領域１６０はエミッタの間に延在する必要はない。（１つの実施形態では、金属シリサイド２４０はチタンシリサイドであり、２Ω／□の抵抗を有する。）ベース寸法が小さくなると、前述したように、低いベース−コレクタ静電容量、高い周波数範囲、及び高い記録密度を達成することが可能になる。
【００３５】
エミッタ１２０がベース上面の境界に沿って延在するため、トランジスタ２１０はベース面積に対する高いエミッタ面積比を有する。即ち、エミッタ部分１２０−１−２は境界１３０Ｂに沿って、この境界に近接して延在している。図１のように境界を横断するのではなく、境界に沿ってエミッタを配置することにより、エミッタ幅を増大させることなくエミッタ長、従ってエミッタ面積を増大させることが可能になる。
【００３６】
ベース面積ＡＢに対するエミッタ面積ＡＥの比の改善は、図４の例により示される。ベース上面の境界１３０Ｂが円形であり、エミッタ辺１２０Ｂ−２及び１２０Ｂ−４が円の弧であり、辺１２０Ｂ−１，  １２０Ｂ−３及び１２０Ｂ−５が半径方向のセグメントであると仮定する。また、ベースコンタクトホール１７０が円形であり、ベースコンタクト領域１６０も円形であり、次の寸法が設計上のルールにより許容される最小限の寸法であると仮定する。即ちベースコンタクトホール１７０の直径は１．０μｍ、ベースコンタクト領域１６０はベースコンタクトホール１７０の半径よりも０．４μｍ大きな半径、ベースコンタクト領域１６０とエミッタ１２０との間の半径方向間隔は１．０μｍ、辺１２０Ｂ−６の長さは０．８μｍ、辺１２０Ｂ−３の長さは０．９μｍ、そして点１２０Ｂ−３Ｃは辺１２０Ｂ−６から０．８μｍ離れている。これらの最小寸法により、上記の周辺計算例における寸法が与えられている。即ち、Ｒ１＝１．９μｍ、Ｒ２＝２．８μｍ、及びＲ３＝３．４μｍである。エミッタ１２０−１の面積は、前述の周辺計算例において示されたように１．４３μｍ２である。
【００３７】
設計上のルールによって、境界１３０Ｂに沿ったエミッタ相互の間に最小０．８μｍの間隔が必要とされ、よって特に、点１２０Ｂ−３Ｃは反時計回り方向における次のエミッタ（図示せず）から、境界に沿って測定して少なくとも０．８μｍの間隔を置かなければならないと仮定する。かくして、各々のエミッタ１２０−ｉは境界１３０Ｂに沿って、０．８＊３＝２．４μｍを占める。境界１３０Ｂの長さは、２π＊Ｒ３＝２１．３６μｍである。従ってトランジスタ２１０は、エミッタ１２０−１と同じ形状及び寸法のエミッタを８つまで有することができる。この場合、全エミッタ面積ＡＥは、１．４３＊８＝１１．４４μｍ２である。
【００３８】
ベース面積ＡＢ＝π＊Ｒ３２＝３６．３２μｍ２である。比ＡＥ／ＡＢ＝０．３１である。
【００３９】
対照的に、同じエミッタ幅、同じ設計上のルール及び最小寸法を使用して、図１の従来技術のトランジスタ１１０の比ＡＥ／ＡＢは僅かに０．２２である。即ち、図１においてエミッタ幅ＷＥ＝０．８μｍ、各々のベースコンタクト領域の部分１６０−１，  １６０−２の幅がやはり０．８μｍ、隣接するベースコンタクト領域の部分１６０−ｉとエミッタ１２０−ｊの間の間隔が１．０μｍ、そしてエミッタ１２０−１の左側とエミッタ１２０−３の右側のベース部分が各々１．５μｍ幅であってベースコンタクト領域１６０がエミッタの両側でベースに接触することができるようになっていると仮定する。この場合にベース幅ＷＢの合計は、３＊０．８＋２＊０．８＋４＊１．０＋２＊１．５＝１１．０μｍである。比ＡＥ／ＡＢ＝３＊ＷＥ／ＷＢ＝０．２２であり、これはトランジスタ２１０についての比０．３１よりも約１．４倍小さい。ＡＥ／ＡＢの比のこの１４０％の増大により、パラメータｆＴ及びｆｍａｘのかなりの増大が導かれ、かくしてトランジスタの周波数範囲のかなりの改善がもたらされる。
【００４０】
シンク領域３９４−１，  ３９４−２が実質的にエミッタを取り囲んでいることから、１９９３年１月２９日に出願されたＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈの米国特許出願第０８／０１１，０１９号に説明されているように、トランジスタ２１０は低いコレクタ抵抗を有する。
【００４１】
図５及び図６はそれぞれ、高性能トランジスタ５１０の平面図及び断面図を示している。図６は、断面の左半分のみを示している。トランジスタ５１０は図２から図４のトランジスタに類似しているが、トランジスタ５１０はリング形状のベース１３０の中頃に、付加的なコレクタコンタクト領域１４０−３を有している。付加的なシンク領域３９４−３（図６）が、コレクタコンタクト領域１４０−３の位置において、埋込層３９０を基板表面に接続している。付加的なコレクタコンタクトホール１８０−５が、コレクタコンタクト領域で終端している。この付加的なコレクタコンタクト領域及び付加的なシンク領域は、コレクタ抵抗をさらに減少させる。
【００４２】
トランジスタ５１０のベース上面は、内側境界１３０Ｂ−１と外側境界１３０Ｂ−２とを有している。各々の境界１３０Ｂ−ｉは、トランジスタ２１０の境界１３０Ｂと同様に、円形、又は楕円形、或いは多角形、若しくは何らかの他の形状である。特に幾つかの実施形態においては、境界１３０Ｂ−１又は１３０Ｂ−２、或いはこれら両者は、５以上の辺を有する規則的な多角形である。
【００４３】
ベースコンタクトホールは、１７０−１から１７０−４として示されている。
【００４４】
図７はトランジスタ７１０の一部の平面図であり、そこにおいてはエミッタ１２０−１から１２０−４の各々は３つの辺を有している。２辺はベース上面の境界１３０Ｂから半径方向に延び、１辺はこれら２辺と交差する。シンク領域及びコレクタコンタクト領域は示されていないが、トランジスタ２１０におけるものと同様である。エミッタコンタクトホール（図示せず）は、連続する導電層２５０上で終端している。幾つかの実施形態では、導電層２５０は突起を有し、トランジスタ２１０の場合と同様にエミッタコンタクトホールはその上で終端する。
【００４５】
幾つかの実施形態では、トランジスタ５１０の場合と同様に、トランジスタ７１０はリング形状のベースと、ベースの中頃にある付加的なシンク及びコレクタコンタクト領域とを有する。
【００４６】
幾つかの実施形態では、図２から図７のトランジスタ２１０，  ５１０及び７１０は、ここで番号を参照することによってその内容を本明細書中に取り入れる以下の文献に記載されたプロセスの１つを用いて製造される。これらの文献とは、１９９２年９月２５日にＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈらにより出願された「トランジスタ及びその製造方法」と題する米国特許出願第０７／９５１，５２４号、１９９０年４月２日にＶ．  Ｉｌｄｅｒｅｍらにより出願された「ＢｉＣＭＯＳデバイス及びその製造方法」と題する米国特許出願題０７／５０２，９４３号、１９９０年４月２日にＡ．Ｇ．  Ｓｏｌｈｅｉｍらにより出願された「高性能半導体デバイス及びそれらの製造」と題する米国特許出願第０７／５０３，４９８号、及びＡ．Ａ．  ＩｒａｎｍａｎｅｓｈらのＴｏｔａｌ  Ｓｙｓｔｅｍ  Ｓｏｌｕｔｉｏｎ  ｗｉｔｈ  Ａｄｖａｎｃｅｄ  ＢｉＣＭＯＳ，  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ，  １９９２年７月、３７−４０頁の論文である。例えば１つの実施形態では、トランジスタ２１０，  ５１０及び７１０は次のようにして製造される。
【００４７】
基板２３０の底部を形成するＰ形基板５２０をマスクして、埋込層３９０を画定する。ｎ形ドーパントを注入し、埋込層を形成する。
【００４８】
基板５２０上にｎ−エピタキシャル層５３０を成長させ、基板２３０の上部をもたらす。フィールド酸化膜領域３８６をエピタキシャル層５３０に形成する。ｎ＋埋込層は、ドーパントの拡散によってエピタキシャル層内へと部分的に延在する。
【００４９】
ｎ形ドーパントをシンク領域３９４内へと注入する。次いで多結晶シリコン層２６０を堆積し、ｐ形ドーパントでドーピングする。このｐ形ドーパントはエピタキシャル層５３０中へと外方拡散し、エピタキシャル層の領域２２０をｐ形導電型式に変換させる。付加的なｐ形及びｎ形ドーパントを多結晶シリコン層中へと選択的に導入し、多結晶シリコンを連続的導電層２５０及びコレクタコンタクト領域１４０の部分ではｎ＋にドープし、ベースコンタクト領域１６０の部分ではｐ＋にドープする。次いで多結晶シリコン層２６０をマスクしエッチングして、連続的導電層２５０、ベースコンタクト領域１６０、及びコレクタコンタクト領域１４０を画定する。
【００５０】
多結晶シリコン層２６０からのドーパントはエピタキシャル層５３０内へと外方拡散してｎ＋エミッタ領域３７０を形成し、ベースコンタクト領域１６０の付近でベースの領域２２０のｐ形ドーパントの濃度を増大させる。エミッタ−ベース静電容量を減ずるために、エミッタ領域３７０の深さよりも大きくなるように多結晶シリコン層２６０のオーバエッチングが制御される。１つの実施形態では、領域３７０の深さは約５００オングストロームであり、これに対して多結晶シリコンはエピタキシャル層５３０の表面から約１２００オングストロームだけオーバエッチングされる。
【００５１】
付加的なｐ形ドーパントが、外因性ベース（つまりエミッタにより覆われていないベース部分）内へと導入される。二酸化シリコンのスペーサ３７６が、エミッタの周囲に形成される。金属シリサイド２４０、二酸化シリコンの絶縁層３９６、コンタクトホール１８０，  １７０及び１７４、及び上側の金属層（図示せず）が次いで、例えば前述のＡ．Ｇ．  Ｓｏｌｈｅｉｍらの米国特許出願第０７／５０３，４９８号に記載の如くにして形成される。
【００５２】
本発明は以上の如き実施例に関して例示してきたが、本明細書に記載されない他の実施形態及び改変例も、本発明の範囲内にある。本発明はエミッタの数やその特定の形状によって限定されるものではない。例えば幾つかの実施形態では、１以上のエミッタがＴ字形である。例えば幾つかの実施形態では、図２におけるエミッタの部分１２０−１−２は、部分１２０−１−１から時計回り及び反時計回りの両方に延在する。幾つかの実施形態では、部分１２０−１−１は部分１２０−１−２を越えてベースの中央に向けて延びる。さらに幾つかの実施形態では、コレクタコンタクト領域とシンク領域は、ベース及びコレクタを完全に取り囲む。本発明は、ｎｐｎトランジスタの導電型式を反転させることにより得られるｐｎｐトランジスタをもカバーする。ｐｎｉｐ及びｎｐｉｐトランジスタもまたカバーされている。本発明は特定の材料によって限定されるものではない。本発明は、例えばゲルマニウムデバイス及びガリウムヒ素デバイスなどの、非シリコンデバイスをもカバーしている。本発明は材料の結晶構造によって限定されない。他の実施形態及び設計変更例が、特許請求の範囲に規定された本発明の範囲内に含まれる。
【００５３】
【発明の効果】
以上の如く本発明によれば、ベース、エミッタ及びコレクタ抵抗が低く、ベース寸法が小さく、全体の寸法が小さく、ベース−コレクタ静電容量が低く、ベース面積に対するエミッタ面積の比が大きな、新規な構成のトランジスタが提供される。
【図面の簡単な説明】
【図１】従来技術のトランジスタの平面図である。
【図２】本発明によるトランジスタの平面図である。
【図３】図２のトランジスタの垂直断面図である。
【図４】図２のトランジスタの一部の平面図である。
【図５】本発明によるトランジスタの平面図である。
【図６】図５のトランジスタの垂直断面図である。
【図７】本発明によるトランジスタの一部の平面図である。
【符号の説明】
１２０−ｉ  エミッタ
１２０Ｂ−ｉ  エミッタ辺
１３０  ベース
１３０Ｂ  境界
１４０−ｉ  コレクタコンタクト領域
１６０  ベースコンタクト領域
１７０  ベースコンタクトホール
１７４−ｉ  エミッタコンタクトホール
１８０−ｉ  コレクタコンタクトホール
２１０，  ５１０，  ７１０  トランジスタ
２５０  導電層
２５０Ｂ  外側境界
２６０  多結晶シリコン層
３８２  コレクタ
【図１】
0003564160.tif 000002
【図２】
0003564160.tif 000003
【図３】
0003564160.tif 000004
【図４】
0003564160.tif 000005
【図５】
0003564160.tif 000006
【図６】
0003564160.tif 000007
【図７】
0003564160.tif 000008