(57)【特許請求の範囲】
【請求項１】
（ａ）主表面を有するＩＩＩ−Ｖ族の半導体基体（１０，１１）を準備する工程、
（ｂ）少なくとも一つの開口を除き、均一な厚さの絶縁層（１２）を、主表面の少なくとも一部分上に形成する工程、
（ｃ）温度が１回の熱サイクルで、谷の値からピークの値へ、そして谷の値へ戻るパルス状であり、温度がその谷の値に減少したとき、堆積速度がゼロである、急速熱サイクル低圧有機金属化学気相堆積によって、絶縁層の厚さより小さなあらかじめ決められた厚さに、開口中に選択的に第１の金属層（１３）を空間的に選択的に堆積させる工程であって、
第１の金属層は本質的にタングステンと、タングステンよりこのように堆積された金属層から半導体基体中へ拡散する傾向を有する亜鉛不純物とを含む工程、及び、
（ｄ）化学気相堆積により、開口中の第１の金属層上に第２の金属層（１４）を空間的に選択的に堆積させる工程であって、第２の金属層が、第２の金属層から望まれない外方拡散をし得る不純物を実質的に含まない純粋なタングステンで作られていることを特徴とする工程、
を含む半導体デバイスの作製方法。
【請求項２】
工程（ｄ）に続き、絶縁層の少なくとも一部と、第２の金属層上に、第３の金属層（１５）を形成する工程が更に含まれることを特徴とする請求項１記載の方法。
【請求項３】
工程（ｃ）及び（ｄ）は単一堆積室中で行なわれることを特徴とする請求項１又は２記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明の背景
本発明は半導体デバイスの作製方法、より具体的にはそのようなデバイスへの電気的接触の作製に係る。
【０００２】
【従来の技術及び発明が解決しようとする課題】
ヘテロ接合バイポーラトランジスタ、レーザ及び光検出器のような半導体デバイスは、典型的な場合、ＩＩＩ−Ｖ族化合物半導体基体中に作製される。これらのデバイスは典型的な場合、二酸化シリコンのような絶縁層で被覆された最上部表面を有し、絶縁層は開口を有し、それを通し金属接触層は比較的高導電率（すなわち、ｐ＋  又はｎ＋  形半導体）の領域中で、半導体基体の最上部表面と、直接物理的及び電気的接触を作る。
【０００３】
アイ・イーイーイー・フォトニクス・テクノロジー・レターズ（ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ）第４巻、第４号、３９６−３９８頁に発表されたエス・チワリ（Ｓ．  Ｔｉｗａｒｉ）による“自己整合拡散による横方向Ｇａ０．４７Ｉｎ０．５３Ａｓ及びＧａＡｓ  ｐ−ｉ−ｎ光検出器”と題する論文には、ＩＩＩ−Ｖ族化合物半導体エピタキシャル層の最上部表面への接触の作製方法が述べられている。そのような接触の目的は、作製中のデバイスの、典型的な場合ｐ＋  形材料である最上部表面への、電気的接続を可能にすることである。ｐ＋  形領域への接触は、最初エピタキシャル層の最上部表面上に絶縁層を形成し、次にこの絶縁層中に少なくとも１つの開口を形成し、続いてたとえば亜鉛ドープタングステン・ターゲットから、スパッタリングにより、作製中の構造の最上部表面上に、金属亜鉛ドープのタングステン層を堆積させる。最後に、たとえば急速熱プロセスにより、エピタキシャル層中に、亜鉛ドープタングステン層から、ある程度の亜鉛を拡散させる。
【０００４】
いずれの物理的堆積プロセスも、特にスパッタリングは、空間的に非選択的プロセスであるから、デバイス中の絶縁層上のその部分が、（絶縁層下にあるエピタキシャル層に対して）好ましくない高寄生容量を導入しないように、金属亜鉛ドープタングステン層をパターン形成することが、とにかく必要である。しかし、金属層のパターン形成は、リフト・オフ、又は空間的な選択的エッチング、亜鉛ドープタングステン金属層のそれぞれ堆積前又は後に、レジスト層を堆積及びパターン形成するといった余分のプロセス工程を必要とし、これらの余分の工程は、信頼性の問題を導入する傾向がある。より具体的には、金属層のリフトオフは下の絶縁層をリフトオフする傾向があり、望ましくない。更に、選択エッチング後、絶縁層の表面上のいずれの所にも残っている亜鉛ドープタングステンは、亜鉛ドープタングステン層から絶縁層を貫きエピタキシャル層まで、亜鉛の拡散を起こしうるため、望ましくない。それにより、エピタキシャル層中に好ましくない寄生導電路が形成しうる。更に、いずれの場合も、金属層中に存在する亜鉛は、この金属層の最上部表面から外方拡散して好ましくなく、それによって金のような別の金属の上の層を汚染させたり、導電率を下げることさえある。金は典型的な場合、デバイスへの所望の導電路のメタライゼーションに用いられる。
【０００５】
更に、先に述べた亜鉛ドープタングステンの層のように、その中に金属不純物を含んだ金属層を堆積させるプロセスとしてのスパッタリングは、金属プラス不純物から成る単一金属ターゲットとともに行っても、２つの純粋なターゲット（１つは金属から成り、他方は不純物から成る）とともに行っても、欠点を有する。前者（単一ターゲット）の場合、単一ターゲットの組成は、スパッタリング（ターゲットの照射）プロセス中、ターゲットの上昇した温度において、不純物が外方拡散するため、不安定で、それにより堆積する層の組成は制御が困難である。特に、１つの半導体基体から別の基体へと（多くの半導体デバイスの連続したプロセスで望ましいような）プロセスを行う場合は、困難である。後者（２つのターゲット）の場合、所望の比率に２つの金属堆積速度を保つためには、複雑な制御システムが必要で、それは望ましくないほど高価になりうる。
【０００６】
【課題を解決するための手段】
本発明の要約
先の短所の１つ又は複数は、以下の工程から成るＩＩＩ−Ｖ族又は他の半導体基体に電気的接触を作製する方法である本発明に従い、軽減される。
（ａ）主表面を有する半導体基体を準備する工程。
（ｂ）主表面の少なくとも一部の上に、少なくとも１つの開口を除き、均一な厚さの絶縁層を形成する工程。
（ｃ）急速熱サイクル低圧有機金属化学気相堆積により、絶縁層の厚さより小さなあらかじめ決められた厚さに、第１の金属層を開口中に、空間的に選択的に堆積させる工程。第１の金属層は第１の金属及び不純物を含み、不純物は第１の金属よりこのように堆積させた金属層から半導体基体中へ著しく拡散する傾向をもつ。
（ｄ）化学気相堆積により、少なくとも開口中の第１の金属層上のあらゆる上に、第２の金属層を空間的に選択的に堆積させる工程。第２の金属層は第２の金属を含むが不純物は含まず、第２の金属層はそれを貫いて不純物が拡散するのを抑える特性をもつ。
【０００７】
また、本方法は工程（ｄ）に続いて、第２の金属層及び少なくとも絶縁層の一部分上に、第３の金属層を形成する工程を含むと有利である。また、第１及び第２の金属は同じで、本質的にタングステンであると有利である。また、不純物は本質的に亜鉛であると有利である。また、工程（ｃ）及び（ｄ）は、これらの工程間でチャンバから基板をとり出すことなく、単一チャンバ中で行うと有利である。また、好ましくは工程（ｄ）のあとに、第１の金属層を、少なくともある程度の不純物が金属層から、半導体基体中に拡散するような温度に、ある持続時間加熱すると有利である。
【０００８】
ここで用いた“急速熱サイクル”（ＲＴＣ）という用語は、１回の熱サイクル毎に温度を典型的な場合室温である谷（極小）の値から、ピーク（極大値）へパルス的に上昇させ、谷の値へ戻し、堆積速度は温度がその谷の値へ低下している時は本質的にゼロで、周期毎及び各周期中、堆積チャンバ中の適切なすべてのガスの分圧は、本質的に一定に保たれる堆積プロセスをさす。この用語はまた、全ての適切なガスの分圧が、（単一）温度パルスの前に確立され、温度パルスが終了するまで保たれる単一周期の場合も含む。
【０００９】
【実施例】
詳細な記述
図１を参照すると、半導体デバイスの一部１００は、典型的な場合結晶構造的に１００面であるインジウムリン（ＩｎＰ）基板１０を含み、その上に格子整合のとれたＩｎ０．５３Ｇａ０．４７Ａｓ（インジウム・ガリウムひ素）（以後単に“ＩｎＧａＡｓ”とよぶ）ｐ形エピタキシャル層１１が、エピタキシャル成長されている。基板１０はレーザ、光検出器又はヘテロ接合トランジスタといった所望のデバイス構造を形成するために、典型的な場合、各種のプロセス工程を経ており、その主表面には電気的接触を作るべきことを認識する必要がある。ＩｎＧａＡｓエピタキシャル層１１との界面において、基板１０は典型的な場合、幾分ｐ形であるが、半真性でもよい。
【００１０】
二酸化シリコン絶縁層１２が典型的な場合、急速熱化学気相堆積（ＲＴ−ＣＶＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスにより、ＩｎＧａＡｓ層１１上に、典型的な場合、約０．５ないし１．０μｍの範囲の一様な厚さに形成されている。典型的な場合、従来のフォトリソグラフィ・マスク及びエッチングプロセスにより、絶縁層１２を通して、開口が切られている。空間的に選択的なＲＴＣ−ＬＰ−ＭＯＣＶＤプロセスにより、開口中に亜鉛ドープタングステン・・・Ｗ（Ｚｎ）・・・の金属プラグが形成されている。プラグ１３は開口中に配置されているＩｎＧａＡｓ層１１の最上部表面の露出した部分に直接物理的に接触するが、絶縁層１２の最上部表面上にはどこにも本質的な量のＷ（Ｚｎ）が蓄積しないようになっている。すなわち、このＲＴＣ−ＬＰ−ＭＯＣＶＤプロセスのパラメータは、空間的に選択的堆積が起こるように、選ばれる。プラグ１３はいずれの場合も、典型的な場合０．０３ないし０．０５μｍの範囲の高さをもつ。この高さは絶縁層１２の厚さより著しく小さく、典型的な場合、絶縁層１２の厚さの２分の１より小さい。
【００１１】
金属プラグ１３上の開口中に位置して、本質的に純粋なタングステンで作られたもう１つの金属プラグ１４がある。純粋なタングステンというのは、亜鉛又は上のパターン形成された金属層１５中に好ましくない外方拡散し、汚染する他の金属不純物を、本質的に含まないものである。少なくともある程度の亜鉛は、ＩｎＧａＡｓ層１１を貫いてＩｎＰ基板１０に拡散し、ｐ＋  形伝導形をもつ拡散領域１１．５を形成する。この拡散領域１１．５は、上の金属層１５からＩｎＰ基板１０へ、望ましい低電気抵抗路を形成する。（プラグ１４、プラグ１３及びＩｎＧａＡｓ層１１中に配置された拡散領域１１．５の部分を経由する。）
【００１２】
デバイスの図示されている部分１００を形成するために、上述の従来のプロセスにより、基板１０上に、ＩｎＧａＡｓ層１１及び二酸化シリコン層１２を、その開口とともに形成する。次に、基板１０をヒートパルスシステムの堆積室中に置くことにより形成する。典型的な場合、たとえばエイ・カッツ（Ａ・Ｋａｔｚ）らによる”ＩｎＰ上への二酸化シリコン薄膜の急速化学気相堆積”と題する論文、アプライド・フィジックス・レターズ（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ）第５９巻、５７９−５８１頁（１９９１）、に詳細に述べられているように、高パワーハロゲン−タングステンランプにより加熱されるロードロック・低圧・水平層流反応室を、システムは備えている。
【００１３】
より具体的には、水素（Ｈ２  ）及びアルゴン（Ａｒ）で希釈されたジエチル亜鉛（ＤＥＺｎ）及びタングステン・ヘキサフロライド（ＷＦ６  ）を、Ｗ（Ｚｎ）プラグ１３を空間的に選択して堆積させるための反応性気体混合物として用いた。たとえば、チャンバ圧は約１６０ないし３３０Ｐａの範囲に保たれ、単一温度パルスを有する急速熱堆積プロセス用の温度パルス高は、約４５０℃ないし５００℃の範囲であった。Ａｒ、Ｈ２  、ＷＦ６  及びＤＥＺｎの気体流速は、それぞれ２００ないし２５０ＳＣＣＭ、２０００ないし２５００ＳＣＣＭ、３０ないし４０ＳＣＣＭ及び２０ないし１２０ＳＣＣＭであった。ここで、ＳＣＣＭは１分当りの標準立方センチメートルを表わす。
【００１４】
１０：１  Ｈ２Ｏ：ＨＦ溶液中で酸化物を除去し、クロロホルム、アセトン及びメタノールの高温溶液で脱脂した直後に、基板をチャンバ内にセットした。約５００℃の温度パルス高の場合に、得られた堆積速度は約２ないし３ｎｍ／秒で、約２０ないし９０秒の持続時間を有する単一熱サイクル（単一パルス）の場合に得られたＷ（Ｚｎ）の厚さは、約０．０４−０．０３μｍであった。また、この温度パルスの結果（それ以上アニーリングをせず）として、亜鉛はエピタキシャル層１１の厚さに依存して、ＩｎＧａＡｓエピタキシャル層１１を貫通して、基板１１中に拡散できる。たとえば、１ｃｍ３当り１Ｅ１８（＝１×１０１８）に等しいかそれより高い濃度の亜鉛を有する領域の大きさで決まるＩｎＧａＡｓ層１１中への亜鉛の拡散深さは、ＤＥＺｎの８０ＳＣＣＭ及びＷＦ６の５０ＳＣＣＭを含む気体混合物、５００℃の高さを有する単一熱パルス、２０秒の持続時間の場合、約１５０ないし１９０ｎｍであった。５００℃の高さの温度及び１０秒の堆積後のアニールにより、亜鉛の拡散深さは、わずかに増加した。それにもかかわらず、（純粋な）タングステン・プラグ１４の堆積後が好ましい堆積後のアニールは、有利なことがある。なぜならば、それは前のプロセスに独立に、基板１０中へのＺｎ拡散の結果形成された接合の深さを制御するための非常に正確な技術だからである。
【００１５】
Ｗ（Ｚｎ）プラグ１３の形成後、典型的な場合Ｈ２  によるＷＦ６  の還元を含む従来のＬＰＣＶＤプロセスにより、（本質的に純粋な）タングステン・プラグ１４を、空間的に選択的に堆積させる。この後者のプロセスは、その場で行うと有利である。すなわち、それはＲＴＣ−ＬＰ−ＣＶＤによりＷ（Ｚｎ）プラグ１３を堆積させたのと同じチャンバ中で、Ｗ（Ｚｎ）プラグ１３の（ＲＴＣ−ＬＰ−ＭＯＣＶＤ）堆積とＷプラグ１４の（ＬＰ−ＣＶＤ）堆積の間に基板をチャンバからとり出すことなく行われる。やはり、堆積パラメータは、二酸化シリコン層１２の最上部表面上にはタングステンは本質的に堆積しないように、すなわち、タングステンは空間的に選択されて堆積するように、選択される。最後に、典型的な場合、チタン−白金−金から成るパターン形成された金属層１５が形成される。最初に、作製中の構造の最上部表面のあらゆるところに、チタンの層を堆積させ、次にあらゆるところに白金層を、次にあらゆる所に金層を堆積させ、続いて所望のメタライゼーション（導電性交差）パターンに従い、これら３つの層をパターン形成する。
【００１６】
本発明について、具体的な実施例をあげて詳細に述べてきたが、本発明の視点を離れることなく、各種の修正ができる。たとえば、亜鉛の代りか亜鉛に加え、スズ、硫黄、シリコン、ベリリウム、ゲルマニウム又はマグネシウム（又はそれらの組合せ）を用いることができる。ｐ形ＩｎＧａＡｓの代りに、エピタキシャル層１１はｎ形ＩｎＧａＡｓでもよく、あるいは不純物及び所望のデバイス特性に依存して、ｎ形又はｐ形でよい。また、タングステンの代りかそれに加えて、他の障壁金属又は合金又は金属間化合物、たとえば金、チタン又はクロムを、金属プラグ１３及び１４用に用いることができる。最後に、プラグ１４に含まれる障壁金属（又は複数の金属）は、プラグ１３に含まれる障壁金属（又は複数の金属）と同じである必要はない。
【図面の簡単な説明】
【図１】本発明の具体的な実施例に従って作製された半導体デバイスの一部を断面で示す概略立面図。
【符号の説明】
１０    基板
１１    エピタキシャル層、ＩｎＧａＡｓ層
１１．５    拡散領域
１２    絶縁層、二酸化シリコン層
１３    プラグ
１４    金属プラグ、プラグ
１５    金属層
１００    半導体デバイスの一部
【図１】
0003583451.tif 000002