(57)【特許請求の範囲】
【請求項１】
交流電路の地絡電流を検出する零相変流器と、この零相変流器に接続され上記交流電路に発生した地絡電流が所定のレベルを超えたとき出力を発生する漏電検出回路と、この漏電検出回路の出力を所定時間幅の出力信号に変換する変換回路と、この変換回路の時間幅出力信号によりスイッチング素子を介して作動する電磁装置と、この電磁装置の作動により上記交流電路を遮断する遮断手段とを備え、上記変換回路は、出力時間幅の設定をコンデンサの充放電による積分回路と比較器とで行うワンショットマルチバイブレータで構成されると共に、インピーダンス素子を介して交流電路の電圧に対応した電荷を上記コンデンサへ入力させて、上記交流電路の電圧と上記ワンショットマルチバイブレータの出力時間幅との間に負の相関関係を持たせたことを特徴とする漏電遮断器。
【請求項２】
インピーダンス素子を非線形素子としたことを特徴とする請求項１記載の漏電遮断器。
【請求項３】
スイッチング素子がＭＯＳ形電界効果トランジスタであることを特徴とする請求項１または請求項２記載の漏電遮断器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、交流電路の漏電または地絡時に、その交流電路を遮断する漏電遮断器に関し、特に、漏電遮断器に対する電源・負荷の接続方向を逆に接続した場合の電磁装置の焼損事故防止手段を備えた漏電遮断器に関するものである。
【０００２】
【従来の技術】
図９は、従来の焼損防止スイツチ付漏電遮断器のブロック回路図である。図において、１は交流電路、２はこの交流電路１を開閉する開閉接点、３は交流電路１を１次巻線とする零相変流器、４は開閉接点２を引外し機構（図示せず）により開離して交流電路１の負荷を電源から遮断する電磁装置、５は電磁装置４と直列に接続されたスイッチング素子であり例えばサイリスタである。開閉接点２、電磁装置４及び引外し機構は遮断手段を構成している。６は零相変流器３に接続され交流電路１の漏電の有無を判別する漏電検出回路である。この漏電検出回路６は、零相変流器３の出力が所定のレベルを超えると共に、超えた時間が所定の時間幅に達した場合に出力信号を発し、スイッチング素子５を作動させ電磁装置４介して開閉接点２を開離する。１１は電磁装置４または引外し機構に連動する焼損防止スイツチ、１２は交流電路１の主回路電源、１３は負荷である。
【０００３】
この種の漏電遮断器は、通常、交流電路１の開閉接点２の側に電源が接続され、零相変流器３の側に負荷が接続されるが、不用意な接続あるいは回路構築上やむをえず電源側と負荷側を逆に接続して使用する場合がある。即ち、図９に示すように接続されることがある。このように、電源側と負荷側が逆接続の漏電遮断器では、漏電遮断時には開閉接点２が開離されても電源電圧が漏電検出回路６および電磁装置４に印加され続け、電磁装置４が焼損するおそれがある。従って、漏電検出回路６および電磁装置４を一括して断路するように焼損防止スイツチ１１を設けている。
【０００４】
【発明が解決しようとする課題】
上記のように、従来の漏電遮断器においては、電磁装置４または引外し機構に連動して焼損防止スイツチ１１がオフ動作するように構成される。このために焼損防止スイツチ１１を電磁装置４または引外し機構に近接して設置する必要があるが、漏電遮断器の小形化に伴い焼損防止スイツチ１１のアクチェータ等を含めて漏電遮断器内部への設置場所の確保が困難になっている。また、交流電路１から焼損防止スイツチ１１への配線、焼損防止スイツチ１１から漏電検出回路６が搭載されているプリント回路基板への接続線の配線を要する。従って、この配線、及び、焼損防止スイツチ１１は、漏電遮断器が適用される交流電路１の電圧（例えば８０Ｖから４８０Ｖ）に耐える絶縁をしなければならない。
【０００５】
そして、通常の使用においても電磁装置４を８０Ｖで作動可能にすると、４８０Ｖでは動作電流が過剰となり、最小使用電圧時に比べて最高使用電圧時の電力は約３６倍（４８０／８０の２乗）にもなる。このため、低い電圧での動作を確保する為には大きな電流を流す必要があるものの、電磁装置４の発熱が大きく焼損しやすい状態となる。
【０００６】
この発明は、上述のような問題点を解決するためになされたものであり、電磁装置４あるいは引外し機構などの位置に関係しない焼損防止スイツチにすることにより漏電遮断器の小形化をはかると共に、電源電圧の大きさに影響されずに電磁装置が作動し、逆接続になったとしても発熱による焼損の問題が生じない漏電遮断器を得ることを目的としている。
【０００７】
【課題を解決するための手段】
この発明に係る漏電遮断器は、交流電路の地絡電流を検出する零相変流器と、この零相変流器に接続され交流電路に発生した地絡電流が所定のレベルを超えたとき出力を発生する漏電検出回路と、この漏電検出回路の出力を所定時間幅の出力信号に変換する変換回路と、この変換回路の時間幅出力信号によりスイッチング素子を介して作動する電磁装置と、この電磁装置の作動により上記交流電路を遮断する遮断手段とを備え、変換回路は、出力時間幅の設定をコンデンサの充放電による積分回路と比較器とで行うワンショットマルチバイブレータで構成されると共に、インピーダンス素子を介して交流電路の電圧に対応した電荷を上記コンデンサへ入力させて、上記交流電路の電圧と上記ワンショットマルチバイブレータの出力時間幅との間に負の相関関係を持たせたものである。
【０００８】
また、インピーダンス素子を非線形素子としたものである。
【０００９】
そして、スイッチング素子をＭＯＳＦＥＴのトランジスタとしたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１の漏電遮断器のブロック回路図、図２は実施の形態１の漏電遮断器の動作波形図である。図において、１は交流電路、２は開閉接点、３は零相変流器、４は引外し用の電磁装置、５はスイッチング素子、６は漏電検出回路、１２は交流電路１の主回路電源、１３は負荷である。これらは、前記従来装置の説明と同様のものである。
【００１１】
上記の回路において、漏電検出回路６は以下のように構成されている。即ち、６ａは零相変流器３の出力レベルを判別する第１の比較器、６ｂは第１の比較器６ａの出力信号の出力時間幅を判別する信号幅判別器、６ｃは信号幅判別器６ｂに接続され、一定の電流で充放電させることにより時間幅の判別を行なうために設けられたコンデンサ、６ｄは信号幅判別器６ｂと接続され前記コンデンサ６ｃの電圧が所定の電圧に達した場合、つまり零相変流器３の出力レベルが所定のレベルを超えた時間が所定の時間幅に達した場合に出力信号を発する第２の比較器である。６ｅはこの第２の比較器６ｄの出力の回数をカウントするカウンターである。
【００１２】
７はワンショットマルチバイブレータ（以下ワンショット回路という）であり以下のように構成されている。即ち、７ａはコンデンサ、７ｂは定電流を発生する定電流源である。漏電検出回路６の出力信号は定電流源７ｂに送られ、定電流源７ｂは定電流を発生させ、コンデンサ７ａを一定速度で充電する。７ｃはＮＯＴ回路であり、漏電検出回路６の出力信号を反転して、この反転信号は放電素子７ｄをオフさせる。７ｅは第３の比較器であり、コンデンサ７ａの電圧が所定の電圧Ｖｔｈ３に達すると出力を反転させる。７ｆはＡＮＤ回路であり、第３の比較器７ｅの出力と漏電検出回路６の元出力とのＡＮＤ信号を出力する。また第３の比較器７ｅの出力は回路全体を初期状態に戻すリセット回路７ｇにも送られる。なお、漏電検出回路６の出力が無い時は、ＮＯＴ回路７ｃを介して放電素子７ｄがオンされ、前記コンデンサ７ａを放電させている。８は漏電検出回路６およびワンショット回路７の駆動電源回路である。ワンショット回路７および駆動電源回路８は漏電検出回路６と一緒にプリント基板に搭載されている。
【００１３】
次に上記構成の漏電遮断器の動作を図２を参照して説明する。先ず、交流電路１に発生した地絡電流は零相変流器３により検出され、その出力は図２（ａ）の波形に示すようになる。零相変流器３の出力が絶対値で基準値＋Ｖｔｈ１、基準値−Ｖｔｈ１を超えた場合、図２（ｂ）に示すように第１の比較器６ａが出力される。信号幅判別器６ｂは比較器６ａの出力信号を受けると図２（ｃ）に示すようにコンデンサ６ｃを定電流で充電させ、このコンデンサ６ｃの電圧は第２の比較器６ｄにより基準値Ｖｔｈ２を閾値として、基準値Ｖｔｈ２を超えた部分を図２（ｄ）のごとき波形の出力を発生する。この第２の比較器６ｄの出力はカウンター６ｅによりカウントされ所定のカウント数（本図においては３カウント）に達した場合に出力信号が出力される。なお、カウンター６ｅの出力信号は通常ラッチされ、電源が消滅しない限り保持される。カウンター６ｅの出力信号は第３の比較器７ｅと共にＡＮＤ回路７ｆに入力され、このＡＮＤ回路７ｆの出力がスイッチング素子５のゲートに入力され、スイッチング素子５がオンし電磁装置４が駆動、開閉接点２が引外しされて交流電路１が断路される。
【００１４】
上記構成において、漏電遮断器に電源と負荷が通常の方向に接続されている場合は、主回路電源１２の電源電圧は地絡電流と共に、開閉接点２により遮断されるため、電磁装置４への印加電源は消滅し、電磁装置４の電流も遮断と同時に消滅される。しかし、図示のように、負荷と電源が漏電遮断器に逆接続されている場合は、開閉接点２が交流電路１を断路した後も主回路電源が接続されたままとなっているので、スイッチング素子５がオフされるまで電磁装置４に電流が流れる。この電磁装置４に流れる電流をワンショット回路７により一定時間後に通電を停止するようにしている。
【００１５】
即ち、ワンショット回路７において、漏電検出回路６からの出力が存在している間は図２（ｇ）に示すようにコンデンサ７ａは逐次充電され、コンデンサ７ａの電圧が所定の電圧Ｖｔｈ３に達した時点で、第３の比較器７ｅの出力は図２（ｈ）に示すようにＬレベルとなり、ＡＮＤ回路７ｆの出力がオフして、スイッチング素子５もオフされ電磁装置４への通電が停止する。つまり、電磁装置４に通電される時間は、コンデンサ７ａの充電速度と所定の電圧Ｖｔｈ３で決定される一定時間（図中のＴｏｕｔ）となり、これらを適切な値に設定することにより、電磁装置４の通電時間が制限され、結果的に電磁装置４の焼損を防止することが可能となる。
【００１６】
このように、漏電検出回路６に従属させてワンショット回路７を用いて電子回路内の処理で電磁装置４の通電時間を制限するようにすることで、従来装置の焼損防止スイツチ１１及びその配線が不要となり、交流電路１の主回路電源１２に対する絶縁を考慮する必要がなくなり、また焼損防止スイツチ１１の設置スペースが不要となる。
【００１７】
実施の形態２．
図３はこの発明の実施の形態２の漏電遮断器のブロック回路図、図４は実施の形態２の漏電遮断器の交流電路の電圧と動作時間の関係を示すグラフである。図において、１は交流電路、２は開閉接点、３は零相変流器、４は引外し用の電磁装置、５はスイッチング素子、６は漏電検出回路、７はワンショット回路、８は駆動電源回路、１２は交流電路１の主回路電源、１３は負荷である。これらは、上記実施の形態１の装置と同様のものである。９はインピーダンス素子である。インピーダンス素子９は電流を制限する抵抗９ａと電流の逆流を防止するダイオード９ｂを直列に接続して、交流電路１の一線とワンショット回路７のコンデンサ７ａの電流入力側の間へ挿入接続されている。
【００１８】
インピーダンス素子９により、交流電路１の電圧に比例した電流がダイオード９ｂで整流されてコンデンサ７ａへ供給される。しかし、漏電検出回路６の出力信号がないときは、放電素子７ｄがオンされており、コンデンサ７ａは電荷の蓄積はされない。交流電路１の地絡電流発生により漏電検出回路６の出力信号がワンショット回路７へ入力されると、放電素子７ｄがオフとなり、定電流源７ｂはコンデンサ７ａへ一定電流の供給を開始する。これにより、コンデンサ７ａへは定電流源７ｂとインピーダンス素子９の双方からの電荷蓄積がなされる。インピーダンス素子９からの電荷は交流電路１の電圧に比例しているので、コンデンサ７ａの電圧上昇時間は交流電路１の電圧に反比例して短くなる。従って、図４に示すようにワンショット回路７からスイッチング素子５を導通にする時間も交流電路１の電圧に反比例して短くなる。電源電圧に応じたワンショット回路７の出力時間幅は、コンデンサ７ａの容量、抵抗９ａの値を適宜に選択することで比較的自由に設定することが可能である。
【００１９】
以上のように、交流電路１からインピーダンス素子９を介してワンショット回路７のコンデンサ７ａに電流が流れ込むようにすることにより、交流電路１の電圧が高い時はＴｏｕｔを短く、逆に交流電路１の電圧が低い時はＴｏｕｔを長くすることができる。これにより電磁装置４の電力消費が大きく、焼損のおそれのある高電圧での使用時には、通電時間を短くして、逆に電圧が低く電磁装置４の動作が不安定になりやすい低電圧での使用時には電磁装置４の通電時間を長くして確実に動作させることが可能となる。
【００２０】
実施の形態３．
図５はこの発明の実施の形態３の漏電遮断器の回路ブロック図、図６は実施の形態３の漏電遮断器の交流電路の電圧と動作時間の関係を示すグラフである。図において、１は交流電路、２は開閉接点、３は零相変流器、４は引外し用の電磁装置、５はスイッチング素子、６は漏電検出回路、７はワンショット回路、８は駆動電源回路、１２は交流電路１の主回路電源、１３は負荷である。これらは、上記実施の形態２の装置と同様のものである。９はインピーダンス素子であり、実施の形態２におけるインピーダンス素子９に相当するものである。このインピーダンス素子９は、抵抗９ａと電流の逆流を防止するするダイオード９ｂとツェナーダイオード９ｃと定電流素子９ｄとを全て直列に接続したものである。
【００２１】
このように、インピーダンス素子９にツェナーダイオード９ｃを付加することで、ツェナー電圧と交流電路１の電圧の関係において、駆動電源回路８の抵抗および抵抗９ａ等により分圧された電圧がツェナーダイオード９ｃにかかる。この電圧がツェナーダイオード９ｃのツェナー電圧を下回る範囲は、ワンショット回路７のコンデンサ７ａへの電流の流入は無くなり、交流電路の電圧と動作時間幅の関係は図６に示すように変位点Ａを持つ非直線となる。この変位点はツェナーダイオード９ｃのツェナー電圧により自由に変更することができる。また、定電流素子９ｄはツェナーダイオード９ｃのツェナー電圧より高いところでコンデンサ７ａへの流入電流を一定にして、図６に示す変位点Ｂを設けワンショット回路７の極端な動作時間幅の短縮をなくする。これは機械的に動作する電磁装置４の最低動作時間より通電時間が短くなると遮断動作不能となることを防止する。
【００２２】
実施の形態４．
図７はこの発明の実施の形態４の漏電遮断器の回路ブロック図、図８は実施の形態４の漏電遮断器の動作波形図である。図において、１は交流電路、２は開閉接点、３は零相変流器、４は引外し用の電磁装置、６は漏電検出回路、７はワンショット回路、８は駆動電源回路、９はインピーダンス素子、１２は交流電路１の主回路電源、１３は負荷である。これらは、上記実施の形態２の装置と同様のものである。１５はスイッチング素子としてのＭＯＳ形電界効果トランジスタ（以下ＭＯＳＦＥＴという）である。従来から漏電遮断器内のスイッチング素子にはサイリスタが多く使用されていたが、サイリスタをスイッチング素子に使用した場合、直流または全波整流した電源から電磁装置４を駆動させると、一旦動作した後ラッチ状態となり、電源を消滅させない限りオフできないといった不具合が生じる。そのため、電源負荷の逆接続を前提とした漏電遮断器では、ゲート信号を停止させてサイリスタをオフできるように電磁装置４を半波整流の電源で駆動させていた。
【００２３】
この実施の形態では、図７に示すようにスイッチング素子にＭＯＳＦＥＴを用い電磁装置４を全波整流した電源で駆動させている。ＭＯＳＦＥＴをはじめとするトランジスタはゲート信号またはベース信号を停止した時点でオフすることができるため、全波整流の電源で電磁装置４を駆動させることが可能となる。このことは従来、サイリスタの場合半波整流で電磁装置４を駆動する場合、オン時の位相を考慮すると最低商用周波数の１周期以上の導通を確保する必要から、前述の出力時間Ｔｏｕｔを極端に短くすることができなかったが、全波整流で駆動させた場合は商用周波数の半周期以上の導通を確保すればよく、電源電圧の大きさに応じて変化する出力時間Ｔｏｕｔの変化幅を大きくすることが可能となり、漏電遮断器そのものの遮断動作時間を高速化させることが可能となる。
【００２４】
なお、図７の例ではインピーダンス素子９の一端を全波整流後の正極側に接続しているが、電源電圧に連動した電圧が発生している箇所であれば必ずしも交流電路１に接続する必要はない。また図７の例では、コンデンサ７ａの電荷が電源側に逆流することが無い、つまりコンデンサ７ａの電位の方が全波整流後の正極側より低いので逆流防止用のダイオード９ｂは不要である。
【００２５】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００２６】
逆接続における引外し用電磁装置の焼損防止スイツチとして、プリント基板にワンショットマルチバイブレータを設置するように構成したので、焼損防止スイツチが電磁装置あるいは引外し装置に近接する問題、及び、焼損防止スイツチのための配線の問題が解消される。従って漏電遮断器の小形化も容易になる。
【００２７】
ワンショットマルチバイブレータにインピーダンス素子を付加しているため、交流電路が高電圧のとき、電磁装置に対する通電時間を短くして焼損防止を的確にする。
【００２８】
インピーダンス素子に非線形素子を付加しているため、交流電路の電圧が高くなったとしても、電磁装置に対する極端な通電時間の短縮を抑制し、遮断不能になることを抑止する。
【００２９】
スイッチング素子にＭＯＳＦＥＴを用いて電磁装置を全波整流で駆動させているため、電源電圧の大きさに応じて変化する出力時間の変化幅を大きくすることが可能となり、漏電遮断器そのものの遮断動作時間を高速化させることが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す漏電遮断器のブロック回路図である。
【図２】この発明の実施の形態１の漏電遮断器の動作波形図である。
【図３】この発明の実施の形態２を示す漏電遮断器の回路ブロック図である。
【図４】実施の形態２の漏電遮断器の交流電路の電圧と動作時間の関係をすグラフである。
【図５】この発明の実施の形態３を示す漏電遮断器の回路ブロック図である。
【図６】実施の形態３の漏電遮断器の交流電路の電圧と動作時間の関係を示すグラフである。
【図７】この発明の実施の形態４を示す漏電遮断器の回路ブロック図である。
【図８】実施の形態４の漏電遮断器の動作波形図である。
【図９】従来の漏電遮断器のブロック回路図である。
【符号の説明】
１  交流電路、２  開閉接点、３  零相変流器、４  電磁装置、
５  スイッチング素子、６  漏電検出回路、
７  ワンショットマルチバイブレータ、７ａ  コンデンサ、７ｂ  定電流源、
７ｃ  ＮＯＴ回路、７ｄ  放電素子、７ｅ  第３の比較器、
７ｆ  ＡＮＤ回路、８  駆動電源回路、９  インピーダンス素子、
９ａ  抵抗、９ｂ  ダイオード、９ｃ  ツェナーダイオード、
９ｄ  定電流素子、１２  主回路電源、１３  負荷、１５  ＭＯＳ形ＦＥＴ。
【図１】
0003540604.tif 000002
【図２】
0003540604.tif 000003
【図３】
0003540604.tif 000004
【図４】
0003540604.tif 000005
【図５】
0003540604.tif 000006
【図６】
0003540604.tif 000007
【図７】
0003540604.tif 000008
【図８】
0003540604.tif 000009
【図９】
0003540604.tif 000010