(57)【特許請求の範囲】
【請求項１】
直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型ＤＣ−ＤＣコンバータであって、
前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記スイッチ素子のオフ時間を制御する時定数可変回路とを備え、前記時定数可変回路は、前記誤差検出回路で検出された前記直流出力電圧と基準電圧との誤差電圧に応じて前記パルス発生回路の時定数設定用抵抗成分を変化させることにより前記スイッチ素子のオフ時間を制御することを特徴とする共振型ＤＣ−ＤＣコンバータ。
【請求項２】
時定数可変回路は、誤差検出回路からの誤差電圧に応じた電流を生成するトランジスタと、前記トランジスタのエミッタに直列に接続された第１の抵抗と、前記トランジスタのコレクタに直列に接続された第２の抵抗と、前記トランジスタと第１の抵抗との直列回路に並列に接続した第３の抵抗とから構成されていることを特徴とする請求項１記載の共振型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流入力をスイッチ素子でスイッチングすることによって交流に変換し、この交流出力を直流に変換して出力する共振型ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
図２は、従来の共振型ＤＣ−ＤＣコンバータの構成を示す回路図である。同図において、直流入力電圧Ｖｉｎが入力される入力端子１とアースとの間にはリップル除去用コンデンサ２が接続され、さらに入力端子１と出力電圧Ｖｏｕｔ  が出力される出力端子３との間にはチョークコイル４および整流用ダイオード５が直列に接続されている。
【０００３】
チョークコイル４および整流用ダイオード５との接続点とアースとの間にはスイッチ素子６が接続され、整流用ダイオード５の出力段とアースとの間には出力平滑用コンデンサ７が接続されている。
【０００４】
また、差動増幅器８は直流出力電圧の変動分を検出するものであり、この差動増幅器８の一方の入力端には分圧器９により分圧された出力電圧が入力され、差動増幅器８の他方の入力端には基準電圧１０が入力されている。
【０００５】
差動増幅器８で検出された差電圧はパルス幅変調回路（ＰＷＭ）１１に供給され、差動増幅器８の差電圧に応じてパルス幅変調されたパルス信号はスイッチ素子６に供給される。このパルス信号でスイッチ素子６をスイッチングすることによって直流入力をチョッピングして交流に変換し、この交流出力をダイオード５によって直流に変換し、コンデンサ７によって平滑化して出力電圧Ｖｏｕｔ  を出力する。
【０００６】
このように構成されたＤＣ−ＤＣコンバータのＰＷＭ制御は、スイッチング周期を固定してスイッチング素子６のオン／オフ時間比（時比率）を制御して行うパルス幅変調方式である。
【０００７】
この制御回路方式では、帰還系の分圧器９で分圧した出力電圧と基準電圧１０とを差動増幅器８で比較し、その差電圧でパルス幅変調回路１１を制御し、出力電圧が低い時には、オン時間のパルス幅を広げ、出力電圧が高い時には、オン時間のパルス幅を狭くして、電源の出力電圧を安定化している。
【０００８】
【発明が解決しようとする課題】
しかし、時比率制御の場合、スイッチング周波数を固定しているため、小負荷電流時に出力電圧の上昇を防止する過電流保護回路や、過負荷や出力短絡などの過電流保護回路を付加しなければならず、コスト、実装面で不利となる。
【０００９】
また、電流共振型ＤＣ−ＤＣコンバータは、共振周波数をオン時間に対応させて固定するため、出力電圧の安定化はオフ時間を可変にすることによって出力電圧の安定化を図る周波数制御となる。
【００１０】
本発明は、スイッチ素子のオフ時間を可変にすることにより、過電流保護、スイッチング周波数の低下防止を簡易な回路構成でローコストに、かつ容易に実現できる、信頼性及び安全性の高い電流共振型ＤＣ−ＤＣコンバータを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型ＤＣ−ＤＣコンバータであって、前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記スイッチ素子のオフ時間を制御する時定数可変回路とを備え、前記時定数可変回路は、前記誤差検出回路で検出された前記直流出力電圧と基準電圧との誤差電圧に応じて前記パルス発生回路の時定数設定用抵抗成分を変化させることにより前記スイッチ素子のオフ時間を制御するものである。
【００１２】
本発明によれば、過負荷や出力短絡等の過電流時には、時定数可変回路がパルス発生回路の時定数を、スイッチ素子のオフ時間が極端に短くならないよう決定して負荷に過電流が流れるのを防止する。また、小負荷電流時には、時定数可変回路がパルス発生回路の時定数を、スイッチ素子のオフ時間が極端に長くなないように決定してスイッチング周波数が低下するのを防止する。
【００１３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、直流電圧を所定の周波数でチョッピングして交流に変換するスイッチ素子と、前記変換された交流を直流に変換し平滑化して直流出力電圧を生成する整流平滑部とを有する共振型ＤＣ−ＤＣコンバータであって、前記スイッチ素子に所定周波数のスイッチング用パルス信号を出力するパルス発生回路と、前記直流出力電圧と基準電圧とを比較して誤差電圧を検出する誤差検出回路と、前記パルス発生回路の時定数設定用抵抗成分を前記誤差検出回路で検出された誤差電圧に応じて変化させることにより前記スイッチ素子のオフ時間を制御する時定数可変回路とを備えてなるものである。
【００１４】
請求項２に記載の発明は、時定数可変回路が、誤差検出回路からの誤差電圧に応じた電流を生成するトランジスタと、前記トランジスタのエミッタに直列に接続された第１の抵抗と、前記トランジスタのコレクタに直列に接続された第２の抵抗と、前記トランジスタと第１の抵抗との直列回路に並列に接続した第３の抵抗とから構成されているものである。
【００１５】
従って、過負荷や出力短絡等の過電流時には、時定数可変回路を構成するトランジスタがオン状態になるため、パルス発生回路のオフ時間の時定数は、第１〜第３の抵抗の合成抵抗により決定される。これにより、オフ時間が極端に短くなるのを制限し、負荷に過電流が流れるのを防止する。
【００１６】
また、小負荷電流時には、時定数可変回路を構成するトランジスタがオフ状態になるため、パルス発生回路のオフ時間の時定数は第２の抵抗と第３の抵抗の合成抵抗により決定される。これにより、オフ時間が極端に長くなるのを制限し、スイッチング周波数が低下するのを防止する。
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１８】
図１は、本発明の実施の形態による電流共振型ＤＣ−ＤＣコンバータの構成を示す回路図で、図２に示す構成要素と同一部分には同一符号を付して説明する。図１において、直流入力電圧Ｖｉｎが入力される入力端子１とアースとの間にはリップル除去用コンデンサ２が接続され、さらに入力端子１と出力電圧Ｖｏｕｔ  を出力する出力端子３との間には、チョークコイル４および整流用ダイオード５が直列に接続されている。
【００１９】
また、チョークコイル４および整流用ダイオード５の接続点とアースとの間には共振用チョークコイル１２およびスイッチ素子６が接続され、整流用ダイオード５の出力段とアースとの間には出力平滑用コンデンサ７が接続されている。さらに、整流用ダイオード５と並列に共振用コンデンサ１３が接続され、共振用チョークコイル１２および共振用コンデンサ１３によって電流共振回路を構成している。
【００２０】
また、スイッチ素子６を制御するパルス幅制御回路１４は、出力電圧Ｖｏｕｔ  を分圧器１５ａで分圧した電圧と基準電圧１５ｂとを比較して両者の誤差電圧を検出する差動増幅器１５ｃを有する誤差検出回路１５を有する。
【００２１】
さらに、パルス幅制御回路１４は誤差検出回路１５から出力される誤差電圧に応じた電流を生成するＰＮＰトランジスタ１６、このトランジスタ１６のエミッタ端子とＶｃｃ電源間に直列接続された抵抗１７、トランジスタ１６のコレクタ端子とＶｃｃ電源間に並列接続されたスイッチング周波数低下防止用の抵抗１８、トランジスタ１６のコレクタ端子に直列接続された過電流防止用の抵抗１９、スイッチ素子６にパルス信号を供給するＩＣ構成のデュアル単安定マルチバイブレータからなるパルス発生回路２０を有する。
【００２２】
さらに、パルス発生回路２０およびＶｃｃ電源間に接続されてパルス発生回路２０のオン時間を設定するコンデンサ２１および抵抗２２、パルス発生回路２０とトランジスタ１６のコレクタ端子間に接続されてパルス発生回路２０のオフ時間を設定するコンデンサ２３を備える。なお、トランジスタ１６および抵抗１７〜１９はパルス発生回路２０のオフ時間の時定数を設定する時定数可変回路２４を構成する。
【００２３】
次に、本実施の形態の動作について説明する。まず、パルス発生回路２０の時定数、すなわちコンデンサ２１と抵抗２２とで決定されるオン時間は、チョークコイル１２とコンデンサ１３による共振電流の共振周波数に対応させる。
【００２４】
一方、誤差検出回路１５において、分圧器１５ａで分圧された出力電圧と基準電圧１５ｂとの誤差電圧は差動増幅器１５ｃで増幅され、この誤差電圧がトランジスタ１６のベースに加えられると、その誤差電圧に応じた電流がトランジスタ１６のコレクタに流れるため、抵抗１７と抵抗１８の並列回路と、この並列回路に直列接続された抵抗１９の合成抵抗が見かけ上変化したとことと等価になり、この合成抵抗とコンデンサ２３とにより、パルス発生回路２０のオフ時間の時定数が決定される。
【００２５】
つまり、過負荷や出力短絡等の過電流時には、トランジスタ１６が完全なオン状態になるため、パルス発生回路２０のオフ時間の時定数は、抵抗１７と抵抗１８及び抵抗１９との合成抵抗とコンデンサ２３とにより決定される。これによりオフ時間が極端に短くなるのを制限し、負荷に過電流が流れるのを防止する。
【００２６】
また、小負荷電流時には、トランジスタ１６が完全なオフ状態になるため、パルス発生回路２０のオフ時間の時定数は、抵抗１４と抵抗１９の合成抵抗とコンデンサ２３とにより決定される。これにより、オフ時間が極端に長くなるのを制限し、スイッチング周波数が可聴帯域まで低下するのを防止する。
【００２７】
このように本実施の形態によれば、過電流時には抵抗１７〜１９の合成抵抗によりオフ時間が短くなるのを制限することができ、小負荷電流時には抵抗１８と１９の合成抵抗によりオフ時間が短くなるのを制限して、スイッチング周波数が低下するのを防止できる。
【００２８】
【発明の効果】
本発明によれば、スイッチ素子のオフ時間をパルス発生回路の時定数設定用抵抗成分を誤差検出回路で検出された誤差電圧に応じ変化させて制御することにより、過電流防止及びスイッチング周波数の低下防止を簡単な回路構成で実現することができ、低コスト化と実装面で有利となるほか、安全性及び信頼性の高い共振型ＤＣ−ＤＣコンバータを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による共振型ＤＣ−ＤＣコンバータの構成を示す回路図
【図２】従来の共振型ＤＣ−ＤＣコンバータの構成を示す回路図
【符号の説明】
１  入力端子
２  リップル除去用コンデンサ
３  出力端子
４  チョークコイル
５  整流ダイオード
６  スイッチ素子
７  平滑用コンデンサ
１２  共振用チョークコイル
１３  共振用コンデンサ
１４  パルス幅制御回路
１５  誤差検出回路
１５ａ  分圧器
１５ｂ  基準電圧
１５ｃ  差動増幅器
１６  トランジスタ
１７  抵抗
１８  抵抗
１９  抵抗
２０  パルス発生回路
２１  コンデンサ
２２  抵抗
２３  コンデンサ
２４  時定数可変回路
【図１】
0003560100.tif 000002
【図２】
0003560100.tif 000003