(57)【特許請求の範囲】
【請求項１】
電力系統の各端子電流を同期してサンプリングし、ディジタルデータを導出するアナログ／ディジタル変換手段、各端子のディジタルデータから零相差動電流を導出する零相差動電流導出手段、各端子のディジタルデータから零相抑制電流を導出する零相抑制電流導出手段、上記零相差動電流及び零相抑制電流を演算して所定の特性を得る零相比率差動手段、各端子のディジタルデータから正相差動電流を導出する正相差動電流導出手段、上記正相差動電流に対する零相差動電流の比率が一定値以上のときに検出信号を出力する零相電流比率検出手段、及び上記零相比率差動手段及び零相電流比率検出手段の出力が共にありのとき出力する論理積手段を備えたことを特徴とする電流差動保護継電装置。
【請求項２】
正相差動電流導出手段は、次の式に従って正相差動電流を得るようにしたことを特徴とする請求項１記載の電流差動保護継電装置。
Ｉ１Ｄ（正相差動電流）＝（Ｉａｄ＋αＩｂｄ＋α２  Ｉｃｄ）／３
Ｉａｄ（ａ相差動電流）＝ＩａＡ＋ＩａＢ＋ＩａＣ
Ｉｂｄ（ｂ相差動電流）＝ＩｂＡ＋ＩｂＢ＋ＩｂＣ
Ｉｃｄ（ｃ相差動電流）＝ＩｃＡ＋ＩｃＢ＋ＩｃＣ
ＩａＡ＝Ａ端子ａ相電流、ＩｂＡ＝Ａ端子ｂ相電流、ＩｃＡ＝Ａ端子ｃ相電流
ＩａＢ＝Ｂ端子ａ相電流、ＩｂＢ＝Ｂ端子ｂ相電流、ＩｃＢ＝Ｂ端子ｃ相電流
ＩａＣ＝Ｃ端子ａ相電流、ＩｂＣ＝Ｃ端子ｂ相電流、ＩｃＣ＝Ｃ端子ｃ相電流
【請求項３】
正相差動電流導出手段は、次の式に従って正相差動電流を得るようにしたことを特徴とする請求項１記載の電流差動保護継電装置。
Ｉ１Ｄ（正相差動電流）＝Ｉ１Ａ＋Ｉ１Ｂ＋Ｉ１Ｃ
Ｉ１Ａ（端子Ａ正相電流）＝（ＩａＡ＋αＩｂＡ＋α２  ＩｃＡ）／３
Ｉ１Ｂ（端子Ｂ正相電流）＝（ＩａＢ＋αＩｂＢ＋α２  ＩｃＢ）／３
Ｉ１Ｃ（端子Ｃ正相電流）＝（ＩａＣ＋αＩｂＣ＋α２  ＩｃＣ）／３
ＩａＡ＝Ａ端子ａ相電流、ＩｂＡ＝Ａ端子ｂ相電流、ＩｃＡ＝Ａ端子ｃ相電流
ＩａＢ＝Ｂ端子ａ相電流、ＩｂＢ＝Ｂ端子ｂ相電流、ＩｃＢ＝Ｂ端子ｃ相電流
ＩａＣ＝Ｃ端子ａ相電流、ＩｂＣ＝Ｃ端子ｂ相電流、ＩｃＣ＝Ｃ端子ｃ相電流
【請求項４】
正相差動電流導出手段の出力を一定時間記憶して零相電流比率検出手段に加える記憶手段を備えたことを特徴とする請求項１乃至請求項３のいずれか一項記載の電流差動保護継電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流差動保護継電装置、特に大電流の短絡故障時に不要動作しない高信頼度の地絡用電流差動保護継電装置に関するものである。
【０００２】
【従来の技術】
図１０は従来の電流差動保護継電装置（以下単にリレーと呼ぶ）のブロック図である。図において、Ｌ１は被保護３相送電線、ＣＴＡは３相変流器、ＡＤはアナログ／ディジタル変換手段、ＴＲは伝送手段、ＡＴはアンテナ、ＩａＡは自端子ａ相電流、ＩｂＡは自端子ｂ相電流、ＩｃＡは自端子ｃ相電流、ＩａＢは他Ｂ端子ａ相電流、ＩｂＢは他Ｂ端子ｂ相電流、ＩｃＢは他Ｂ端子ｃ相電流、ＩａＣは他Ｃ端子ａ相電流、ＩｂＣは他Ｃ端子ｂ相電流、ＩｃＣは他Ｃ端子ｃ相電流、ＺＡは下記の演算式（１）で自端子の零相電流Ｉ０Ａを導出する零相電流導出手段、ＺＢは下記の演算式（２）で他Ｂ端子の零相電流Ｉ０Ｂを導出する零相電流導出手段、ＺＣは下記の演算式（３）で他Ｃ端子の零相電流Ｉ０Ｃを導出する零相電流導出手段、ＺＤＩＦは下記の演算式（４）で零相電流Ｉ０Ａ、Ｉ０Ｂ、Ｉ０Ｃから零相差動電流Ｉ０Ｄを導出する零相差動電流導出手段、ＺＲＥＳは下記の演算式（５）で零相電流Ｉ０Ａ、Ｉ０Ｂ、Ｉ０Ｃから零相抑制電流Ｉ０Ｒを導出する零相抑制電流導出手段、８７Ｇは零相差動電流Ｉ０Ｄと零相抑制電流Ｉ０Ｒを導入して下記の演算式（６）の特性演算を行う零相比率差動手段である。
【０００３】
Ｉ０Ａ＝（ＩａＡ＋ＩｂＡ＋ＩｃＡ）／３・・・（１）
Ｉ０Ｂ＝（ＩａＢ＋ＩｂＢ＋ＩｃＢ）／３・・・（２）
Ｉ０Ｃ＝（ＩａＣ＋ＩｂＣ＋ＩｃＣ）／３・・・（３）
Ｉ０Ｄ＝｜Ｉ０Ａ＋Ｉ０Ｂ＋Ｉ０Ｃ｜・・・・・・（４）
Ｉ０Ｒ＝｜Ｉ０Ａ｜＋｜Ｉ０Ｂ｜＋｜Ｉ０Ｃ｜・・（５）
｜Ｉ０Ｄ｜≧Ｋ１｜Ｉ０Ｒ｜＋Ｋ０・・・・・・・（６）
Ｋ１：比率差動特性の傾きを決める係数で例えば０．１
Ｋ０：最小動作電流で例えばＣＴ二次定格電流の１０％
【０００４】
図１１は電流差動保護継電装置の零相比率差動手段８７Ｇの特性図で、上記演算式（６）を特性図に表したものである。図１２は内部短絡故障時の電流分布を示す図で、ＣＴＢ、ＣＴＣはＢ、Ｃ各端子の３相変流器である。図１２のようにＡ端子近くに大電流２相短絡故障が発生した場合の動作タイムチャートを図１３に示す。図１３で、ＩｂＡはＡ端子ｂ相電流、ＩｃＡはＡ端子ｃ相電流、Ｉ０ＡはＡ端子零相電流、Ｉ０ＤはＡ端子零相差動電流、Ｉ０ＲはＡ端子零相抑制電流、ｔｏｐは零相比率差動手段８７Ｇの動作時間で、例えば５ｍｓである。
【０００５】
次に大電流短絡故障時の動作について説明する。例えばＢ、Ｃ相２相短絡故障時に故障電流が過渡直流分を含むとき、リレー内のＢ相またはＣ相の入力トランス（図示せず）の内、一方のＣ相入力トランスのみが飽和した場合、Ａ端のみ誤差零相電流Ｉ０Ａが発生し、リレーからは一端流入内部故障に見えるので、このため零相差動電流Ｉ０Ｄが発生し、実際は内部地絡故障が発生していないにもかかわらず零相比率差動手段８７Ｇが出力を出す。零相比率差動手段８７Ｇの出力は高速度再閉路機能（図示せず）の起動条件に使用するもので、２相短絡故障で零相比率差動手段８７Ｇが誤出力すると、本来低速度再閉路機能を起動すべきところを高速度再閉路機能が起動してまうという不具合があった。
【０００６】
【発明が解決しようとする課題】
上記のように、従来の装置では、大電流２相短絡故障または３相短絡故障時に、本来は１相地絡、２相地絡時に動作すべき零相比率差動手段８７Ｇが誤って出力し、このため高速度再閉路機能が不要起動するという欠点があった。この発明はこのような問題点を解消しようとするものである。
【０００７】
【課題を解決するための手段】
この発明に係る電流差動保護継電装置は、電力系統の各端子電流を同期してサンプリングし、ディジタルデータを導出するアナログ／ディジタル変換手段、各端子のディジタルデータから零相差動電流を導出する零相差動電流導出手段、各端子のディジタルデータから零相抑制電流を導出する零相抑制電流導出手段、上記零相差動電流及び零相抑制電流を演算して所定の特性を得る零相比率差動手段、各端子のディジタルデータから正相差動電流を導出する正相差動電流導出手段、上記正相差動電流に対する零相差動電流の比率が一定値以上のときに検出信号を出力する零相電流比率検出手段、及び上記零相比率差動手段及び零相電流比率検出手段の出力が共にありのとき出力する論理積手段を備えたものである。
【０００８】
また、正相差動電流導出手段は、次の式に従って正相差動電流を得るようにしたものである。
Ｉ１Ｄ（正相差動電流）＝（Ｉａｄ＋αＩｂｄ＋α２  Ｉｃｄ）／３
Ｉａｄ（ａ相差動電流）＝ＩａＡ＋ＩａＢ＋ＩａＣ
Ｉｂｄ（ｂ相差動電流）＝ＩｂＡ＋ＩｂＢ＋ＩｂＣ
Ｉｃｄ（ｃ相差動電流）＝ＩｃＡ＋ＩｃＢ＋ＩｃＣ
ＩａＡ＝Ａ端子ａ相電流、ＩｂＡ＝Ａ端子ｂ相電流、ＩｃＡ＝Ａ端子ｃ相電流
ＩａＢ＝Ｂ端子ａ相電流、ＩｂＢ＝Ｂ端子ｂ相電流、ＩｃＢ＝Ｂ端子ｃ相電流
ＩａＣ＝Ｃ端子ａ相電流、ＩｂＣ＝Ｃ端子ｂ相電流、ＩｃＣ＝Ｃ端子ｃ相電流
【０００９】
また、正相差動電流導出手段は、次の式に従って正相差動電流を得るようにしたものである。
Ｉ１Ｄ（正相差動電流）＝Ｉ１Ａ＋Ｉ１Ｂ＋Ｉ１Ｃ
Ｉ１Ａ（端子Ａ正相電流）＝（ＩａＡ＋αＩｂＡ＋α２  ＩｃＡ）／３
Ｉ１Ｂ（端子Ｂ正相電流）＝（ＩａＢ＋αＩｂＢ＋α２  ＩｃＢ）／３
Ｉ１Ｃ（端子Ｃ正相電流）＝（ＩａＣ＋αＩｂＣ＋α２  ＩｃＣ）／３
ＩａＡ＝Ａ端子ａ相電流、ＩｂＡ＝Ａ端子ｂ相電流、ＩｃＡ＝Ａ端子ｃ相電流
ＩａＢ＝Ｂ端子ａ相電流、ＩｂＢ＝Ｂ端子ｂ相電流、ＩｃＢ＝Ｂ端子ｃ相電流
ＩａＣ＝Ｃ端子ａ相電流、ＩｂＣ＝Ｃ端子ｂ相電流、ＩｃＣ＝Ｃ端子ｃ相電流
【００１０】
また、上記構成において、正相差動電流導出手段の出力を一定時間記憶して零相電流比率検出手段に加える記憶手段を備えたものである。
【００１１】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１による電流差動保護継電装置のブロック図、図２はその動作を説明するタイムチャートである。図１において、Ｌ１は被保護３相送電線、ＣＴＡは３相変流器、ＡＤはアナログ／ディジタル変換手段、ＴＲは伝送手段、ＡＴはアンテナ、ＩａＡは自端子ａ相電流、ＩｂＡは自端子ｂ相電流、ＩｃＡは自端子ｃ相電流、ＩａＢは他Ｂ端子ａ相電流、ＩｂＢは他Ｂ端子ｂ相電流、ＩｃＢは他Ｂ端子ｃ相電流、ＩａＣは他Ｃ端子ａ相電流、ＩｂＣは他Ｃ端子ｂ相電流、ＩｃＣは他Ｃ端子ｃ相電流、ＺＡは上記の演算式（１）で自端子の零相電流Ｉ０Ａを導出する零相電流導出手段、ＺＢは上記の演算式（２）で他Ｂ端子の零相電流Ｉ０Ｂを導出する零相電流導出手段、ＺＣは上記の演算式（３）で他Ｃ端子の零相電流Ｉ０Ｃを導出する零相電流導出手段、ＺＤＩＦは上記の演算式（４）で零相電流Ｉ０Ａ、Ｉ０Ｂ、Ｉ０Ｃから零相差動電流Ｉ０Ｄを導出する零相差動電流導出手段、ＺＲＥＳは上記の演算式（５）で零相電流Ｉ０Ａ、Ｉ０Ｂ、Ｉ０Ｃから零相抑制電流Ｉ０Ｒを導出する零相抑制電流導出手段、８７Ｇは零相差動電流Ｉ０Ｄと零相抑制電流Ｉ０Ｒを導入して上記の演算式（６）の特性演算を行う零相比率差動手段である。
【００１２】
ＰＤＩＦは各端子の相電流から正相差動電流Ｉ１Ｄを導出する正相差動電流導出手段、ＣＭＰは下記の演算式（７）で正相差動電流Ｉ１Ｄに対する零相差動電流Ｉ０Ｄの比率が一定値Ｋ２、例えばＫ２＝０．２以上のとき出力する零相電流比率検出手段、ＡＮは論理積手段である。
Ｉ０Ｄ＞Ｋ２Ｉ１Ｄ・・・・・（７）
【００１３】
上記構成の実施の形態１によれば、２相短絡故障で、Ｂ相またはＣ相の入力トランス（図示せず）の内、Ｃ相入力トランスのみが飽和し、零相差動電流Ｉ０Ｄが発生して零相比率差動手段８７Ｇが誤出力しても、正相差動電流Ｉ１Ｄは大きな値となり、正相差動電流Ｉ１Ｄに対する零相差動電流Ｉ０Ｄの比率はワーストケースでも０．２に達することはなく、零相電流比率検出手段ＣＭＰは出力しない。従って論理積手段ＡＮは出力せず、高速度再閉路機能が誤動作することはない。ここでＫ２＝０．２０を設定したのは、系統の零相インピーダンス、正相インピーダンスの関係から１線地絡故障、２線地絡故障の場合は、正相差動電流Ｉ１Ｄに対する零相差動電流Ｉ０Ｄの最小比率は０．２５であることから、この最小値０．２５に余裕を加味したものである。
【００１４】
実施の形態２．
図３はこの発明の実施の形態２による電流差動保護継電装置を示すブロック図である。図３において、ａＤＩＦはＡ相差動分導出手段、ｂＤＩＦはＢ相差動分導出手段、ｃＤＩＦはＣ相差動分導出手段、ＰＤＩＦ１は各相差動分電流Ｉａｄ、Ｉｂｄ、Ｉｃｄから正相差動電流Ｉ１Ｄを導出する正相差動電流導出手段である。その他の構成は図１と同様である。
【００１５】
この実施の形態２では、正相差動電流Ｉ１Ｄの導出方法を下記の演算式によって導出する。即ち、まず各端子の相電流から各相毎の差動電流Ｉａｄ、Ｉｂｄ、Ｉｃｄを導出し、次に各相毎の差動電流Ｉａｄ、Ｉｂｄ、Ｉｃｄから正相差動電流Ｉ１Ｄを導出する方法である。これを式で表すと次のようになる。
Ｉ１Ｄ（正相差動電流）＝（Ｉａｄ＋αＩｂｄ＋α２  Ｉｃｄ）／３
Ｉａｄ（ａ相差動電流）＝ＩａＡ＋ＩａＢ＋ＩａＣ
Ｉｂｄ（ｂ相差動電流）＝ＩｂＡ＋ＩｂＢ＋ＩｂＣ
Ｉｃｄ（ｃ相差動電流）＝ＩｃＡ＋ＩｃＢ＋ＩｃＣ
ＩａＡ＝Ａ端子ａ相電流、ＩｂＡ＝Ａ端子ｂ相電流、ＩｃＡ＝Ａ端子ｃ相電流
ＩａＢ＝Ｂ端子ａ相電流、ＩｂＢ＝Ｂ端子ｂ相電流、ＩｃＢ＝Ｂ端子ｃ相電流
ＩａＣ＝Ｃ端子ａ相電流、ＩｂＣ＝Ｃ端子ｂ相電流、ＩｃＣ＝Ｃ端子ｃ相電流
このようにすれば、差動分導出手段を３個用い、演算が複雑で処理時間が大きい正相分導出手段が１個であるので、構成が簡単である。
【００１６】
実施の形態３．
図４はこの発明の実施の形態３による電流差動保護継電装置を示すブロック図である。図４において、ＰＡはＡ端子正相電流導出手段、ＰＢはＢ端子正相電流導出手段、ＰＣはＣ端子正相電流導出手段、ＰＤＩＦ２は各端子毎の正相電流Ｉ１Ａ、Ｉ１Ｂ、Ｉ１Ｃから正相差動電流Ｉ１Ｄを導出する正相差動電流導出手段である。その他の構成は図１と同様である。
【００１７】
実施の形態３では、正相差動電流導出方法を下記の演算式によって導出する。即ち、まず各端子の相電流から各端子毎の正相電流Ｉ１Ａ、Ｉ１Ｂ、Ｉ１Ｃを導出し、次に各端子毎の正相電流Ｉ１Ａ、Ｉ１Ｂ、Ｉ１Ｃから正相差動電流Ｉ１Ｄを導出する方法である。
Ｉ１Ｄ（正相差動電流）＝Ｉ１Ａ＋Ｉ１Ｂ＋Ｉ１Ｃ
Ｉ１Ａ（端子Ａ正相電流）＝（ＩａＡ＋αＩｂＡ＋α２  ＩｃＡ）／３
Ｉ１Ｂ（端子Ｂ正相電流）＝（ＩａＢ＋αＩｂＢ＋α２  ＩｃＢ）／３
Ｉ１Ｃ（端子Ｃ正相電流）＝（ＩａＣ＋αＩｂＣ＋α２  ＩｃＣ）／３
【００１８】
実施の形態４．
図５はこの発明の実施の形態４による電流差動保護継電装置を示すブロック図であり、図６はその動作のタイムチャートである。図５において、ＶＴＡは電圧変成器、ＶａＡはＡ相の電圧、ＶｂＡはｂ相の電圧、ＶｃＡはｃ相の電圧、ＺＶＡは自端子の各相電圧ＶａＡ、ＶｂＡ、ＶｃＡから自端子の零相電圧Ｖ０Ａを導出する零相電圧導出手段、ＯＶは零相電圧Ｖ０Ａが一定値以上のとき出力する零相過電圧検出手段である。零相過電圧検出手段ＯＶの検出値は例えば定格電圧１１０Ｖの５％に設定する。
【００１９】
実施の形態４によれば、図６のタイムチャートに示すように、大電流２相短絡故障で零相比率差動手段８７Ｇが誤出力しても、零相電圧Ｖ０Ａは発生しないので、零相過電圧検出手段ＯＶは出力せず、論理積手段ＡＮは出力しない。
【００２０】
実施の形態５．
図７はこの発明の実施の形態５による電流差動保護継電装置を示すブロック図である。図７において、ＶａＢはＢ端子のａ相の電圧、ＶｂＢはＢ端子のｂ相の電圧、ＶｃＢはＢ端子のｃ相の電圧、ＶａＣはＣ端子のａ相の電圧、ＶｂＣはＣ端子のｂ相の電圧、ＶｃＣはＣ端子のｃ相の電圧、ＺＶＢはＢ端子の各相電圧ＶａＢ、ＶｂＢ、ＶｃＢからＢ端子の零相電圧Ｖ０Ｂを導出する零相電圧導出手段、ＺＶＣはＣ端子の各相電圧ＶａＣ、ＶｂＣ、ＶｃＣからＣ端子の零相電圧Ｖ０Ｃを導出する零相電圧導出手段、ＭＡＸは各端子の零相電圧Ｖ０Ａ、Ｖ０Ｂ、Ｖ０Ｃから最大値Ｖ０ＭＡＸを導出する最大零相電圧導出手段である。ＯＶは最大零相電圧Ｖ０ＭＡＸが一定値以上のとき出力する零相過電圧検出手段である。その他の構成は図５と同様である。
【００２１】
実施の形態５によれば、大電流２相短絡故障で零相比率差動手段８７Ｇが誤出力しても、Ａ、Ｂ、Ｃ各端子に零相電圧Ｖ０Ａ、Ｖ０Ｂ、Ｖ０Ｃのいずれもが発生しないので、零相過電圧検出手段ＯＶは出力せず、論理積手段ＡＮは出力しない。
【００２２】
実施の形態６．
図８はこの発明の実施の形態６による電流差動継電装置を示すブロック図である。図８において、Ｍは正相差動電流Ｉ１Ｄを一定時間記憶する記憶手段である。その他の構成は図１と同様である。実施の形態６は故障除去時、即ち、しゃ断器開放時に３相のアンバランスで発生する誤差零相電流Ｉ０Ａでリレーが不要動作することを防止する方策を提案するものである。
【００２３】
実施の形態１では、故障除去後は正相差動電流Ｉ１Ｄが減衰するので、故障除去時に零相差動電流Ｉ０Ｄが発生すれば、零相電流比率検出手段ＣＭＰが出力して論理積手段ＡＮから出力が出てしまうという問題点がある。そこで、実施の形態６では、故障除去後も一定時間、例えば２サイクル間（５０Ｈｚベースで４０ｍｓ）、正相差動電流Ｉ１Ｄを記憶手段Ｍで記憶することにより、故障除去時に零相電流比率検出手段ＣＭＰが出力しないようにしている。
【００２４】
上記実施の形態１乃至実施の形態６では、零相比率差動演算は各端子電流の和電流を抑制として用いる場合について記載したが、各端子電流の最大値電流を用いる場合にも適用できる。また、送電線用電流差動継電装置への適用について記載したが、変圧器保護差動継電装置、母線保護差動継電装置にも同様に適用できる。
【００２５】
【発明の効果】
以上のように、この発明によれば、正相差動電流に対する零相差動電流の比率が一定値以上を検出する零相電流比率検出手段の出力と零相比率差動手段の出力との論理積出力を装置出力とするよう構成したので、大電流の２相短絡故障または３相短絡故障時に不要動作しない、高信頼度の電流差動保護継電装置が得られる。
【００２６】
また、各相毎の差動電流を導出後、各相毎の差動電流を合成して正相差動電流を導出する構成にすることにより、正相差動演算手段が１個でよく、全体として構成が簡単で、演算処理時間も短縮できる。
【００２７】
また、故障除去前の正相差動電流を記憶し、記憶された正相差動電流に対する零相差動電流の比率が一定値以上を検出する零相電流比率検出手段出力と零相比率差動手段出力の論理積出力で装置出力とするよう構成することにより、故障除去時の誤動作を防ぎ、より信頼性の高い電流差動保護継電装置が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る電流差動保護継電装置を示すブロック図である。
【図２】実施の形態１の動作を説明するタイムチャートである。
【図３】この発明の実施の形態２に係る電流差動保護継電装置を示すブロック図である。
【図４】この発明の実施の形態３に係る電流差動保護継電装置を示すブロック図である。
【図５】この発明の実施の形態４に係る電流差動保護継電装置を示すブロック図である。
【図６】実施の形態４の動作を説明するタイムチャートである。
【図７】この発明の実施の形態５に係る電流差動保護継電装置を示すブロック図である。
【図８】この発明の実施の形態６に係る電流差動保護継電装置を示すブロック図である。
【図９】実施の形態６の動作を説明するタイムチャートである。
【図１０】従来の電流差動保護継電装置を示すブロック図である。
【図１１】電流差動保護継電装置の零相比率差動手段の特性図である。
【図１２】電力系統の内部短絡故障時の系統電流分布を示す図である。
【図１３】大電流２相短絡故障時の零相比率差動手段の動作を説明するタイムチャートである。
【符号の説明】
Ｌ１  保護対象の３相送電線、ＡＳ／Ｓ、ＢＳ／Ｓ、ＣＳ／Ｓ  端子、
ＣＴＡ、ＣＴＢ、ＣＴＣ  ３相変流器、ＶＴＡ  電圧変成器、
ＡＤ  アナログ／ディジタル変換手段、ＴＲ  伝送手段、
ＡＴ  アンテナ、ＺＡ、ＺＢ、ＺＣ  零相電流導出手段、
ＺＤＩＦ  零相差動電流導出手段、ＺＲＥＳ  零相抑制電流導出手段、
８７Ｇ  零相比率差動手段、
ＰＤＩＦ、ＰＤＩＦ１、ＰＤＩＦ２  正相差動電流導出手段、
ａＤＩＦ、ｂＤＩＦ、ｃＤＩＦ  各相差動電流導出手段、
ＰＡ、ＰＢ、ＰＣ  各端子正相電流導出手段、
ＺＶＡ、ＺＶＢ、ＺＶＣ  各端子零相電圧導出手段、
ＭＡＸ  最大零相電圧検出手段、ＯＶ  零相過電圧導出手段、
Ｍ  記憶手段、ＣＭＰ  零相電流比率検出手段、ＡＮ  論理積手段。
【図１】
0003563902.tif 000002
【図２】
0003563902.tif 000003
【図３】
0003563902.tif 000004
【図４】
0003563902.tif 000005
【図５】
0003563902.tif 000006
【図６】
0003563902.tif 000007
【図７】
0003563902.tif 000008
【図８】
0003563902.tif 000009
【図９】
0003563902.tif 000010
【図１０】
0003563902.tif 000011
【図１１】
0003563902.tif 000012
【図１２】
0003563902.tif 000013
【図１３】
0003563902.tif 000014