(57)【特許請求の範囲】
【請求項１】
入力信号を増幅するトランスインピーダンス型増幅器と、
該トランスインピーダンス型増幅器の入力端と接地電位間に接続されたバイパストランジスタと、
一端が該トランスインピーダンス型増幅器の出力端に接続された第１の抵抗と、
該第１の抵抗の他端と接地電位の間に接続された容量と、
該第１の抵抗の他端と該バイパストランジスタのゲートの間にインバータを介して接続された第２の抵抗と、
信号入力端子に該トランスインピーダンス型増幅器の出力端が接続され、基準電圧入力端子に該第１の抵抗の他端が接続された差動増幅器と、
を備え、
前記インバータは、少なくともその入力部がショットキーゲートタイプのＦＥＴで構成されていることを特徴とする半導体増幅回路。
【請求項２】
該バイパストランジスタと該トランスインピーダンス型増幅器の入力端の間、または、該バイパストランジスタと接地電位の間の少なくとも一方にレベルシフト手段が接続されていることを特徴とする請求項１記載の半導体増幅回路。
【請求項３】
該レベルシフト手段はダイオードであることを特徴とする請求項２記載の半導体増幅回路。
【請求項４】
該トランスインピーダンス型増幅器の入力端に受光素子が接続されていることを特徴とする請求項１記載の半導体増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体増幅回路に係り、特に、光通信用受信装置に用いられる高利得且つダイナミックレンジの広い半導体増幅回路に関する。
【０００２】
【従来の技術】
光通信用受信装置では、光ファイバ等の中継伝送路を通して送られて来た光信号を受光素子によって電気信号に変換し増幅回路を用いて増幅している。増幅器に対しては長距離光伝送により減衰した微弱な信号を増幅するため高い利得が要求されるが、これに加えて光送受信装置間の距離による信号強度の変化幅に対応し得る広いダイナミックレンジが要求される。
【０００３】
光通信用の増幅回路として、図２に示したように、演算増幅器２８に帰還抵抗２７を並列に接続したトランスインピーダンス型増幅器２が一般に用いられており、これによって受光素子１から入力された電流信号を電圧信号に変換し増幅する。トランスインピーダンス型増幅器２の利得は帰還抵抗２７の大きさによって決まり、抵抗値を大きくすると高い利得が得られるが出力が容易に飽和するためダイナミックレンジは狭くなる。
【０００４】
以上のように、トランスインピーダンス型増幅器では利得とダイナミックレンジは帰還抵抗の値によって定まるトレードオフの関係にあり、高利得と広いダイナミックレンジを同時に実現することができない。
図３は上述したトランスインピーダンス型増幅器を改良した光受信用増幅回路の従来例を示したものである。同図に見られるように、トランスインピーダンス型増幅器２の出力端に抵抗４１と容量４２を直列に接続した直流電圧発生回路４が接続されている。また、トランスインピーダンス型増幅器２の入力端にはバイパストランジスタ７が接続されており、直流電圧発生回路４で発生させた直流電圧はインバータ５を介してバイパストランジスタ７のゲートへ印加される。ここで、直流電圧発生回路４はトランスインピーダンス型増幅器２から出力される電圧信号の時間平均値にほぼ等しい直流電圧を発生させている。
【０００５】
上記構成によれば、受光素子１から入力される電流信号の強弱に応じてバイパストランジスタ７のインピーダンスが変化しトランスインピーダンス型増幅器２の利得を調整しているので図２の構成に比べて利得、ダイナミックレンジともに優れた特性を得ることができる。
さらに、図３に示した増幅回路はトランスインピーダンス型増幅器２から出力される電圧信号を差動増幅器３によって増幅し外部へ出力している。差動増幅器３の基準電圧入力端子３６に対して直流電圧発生回路４で発生させた直流電圧が印加されるので、差動増幅器３の信号入力端子３５に印加された電圧信号はその時間平均値にほぼ等しい直流電圧レベルを中心としてその上下に光強度の強弱に応じて振動することになり、出力端子３７、３８に出力される互いに反転した電圧振幅を利用して単相振幅に対し２倍の振幅を有する歪のない電圧信号を外部へ出力することができる。
【０００６】
【発明が解決しようとする課題】
一般に、光通信用増幅回路はＧａＡｓ等の高周波特性に優れた化合物半導体を用いて基板上に集積化される場合が多く、回路を構成するトランジスタとしてショットキーゲートタイプのＦＥＴが用いられる。
図３に示した増幅回路における差動増幅器３及びインバータ５の入力部に用いられるトランジスタにもショットキーゲートタイプのＦＥＴが用いられ、直流電圧発生回路４で発生させた直流電圧はこれらＦＥＴのゲートに印加されることになる。そのため、直流電圧がＦＥＴのしきい値電圧を超える程度に高くなると大きなゲート漏れ電流が発生する。
【０００７】
特に、インバータ５の入力部に用いられるＦＥＴのゲート漏れ電流が大きくなると、直流電圧発生回路４を構成する抵抗４１に流れる電流もそれに伴って大きくなり、抵抗４１の両端に大きな電位差が発生して差動増幅器３の基準電圧入力端子３６に入力される直流電圧が低下する。そのため、差動増幅器３の基準電圧入力端子３６には、信号入力端子３５に印加される電圧信号の時間平均値より低い直流電圧が印加されることになり差動増幅器３に入力された電圧信号が正常に増幅されなくなるという問題が生じる。
【０００８】
この問題はインバータ５へ供給する直流電圧と差動増幅器３へ供給する直流電圧を同じ直流電圧発生回路４で発生させたことに起因している。従って、差動増幅器３の基準電圧入力端子３６へ供給する直流電圧を別個に設けた直流電圧発生回路で発生させるようにすればインバータ５のゲート漏れ電流の影響を抑えることができるが、この方法では新たに直流電圧発生回路を構成するための抵抗と容量を増幅回路チップ上に形成することが必要となる。
【０００９】
一般に、この種の直流電圧発生回路では、入力電圧を平滑化する上で容量値の大きな容量が必要となるため外付けのマイクロチップコンデンサが用いられる。従って、直流電圧発生回路を別に設けると増幅回路チップが大形化するという問題が生じる。
また、増幅回路の外部に設けた直流電圧発生回路から増幅回路チップ内の差動増幅器の基準電圧入力端子に直流電圧を供給する方法も考えられるが、この方法では増幅回路チップ上に外部接続用パッドを余分に設ける必要がありチップの大形化やコスト高をまねくという問題がある。
また、図３に示した増幅回路はトランスインピーダンス型増幅器２の入力端にバイパストランジタ７が並列に接続された構成となっているため、バイパストランジスタ７のゲート容量に起因して高周波域での周波数特性がトランスインピーダンス型増幅器２自体の周波数特性に比べて劣化する。ゲート容量を低減するためにゲート幅を狭くすると、バイパストランジスタ７のインピーダンスが高くなり増幅回路の利得特性やダイナミックレンジ特性に悪影響を及ぼすという問題があった。
【００１０】
そこで、本発明は増幅回路の大形化や外部端子数の増加をもたらすことなく増幅特性を向上させることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題の解決は、入力信号を増幅するトランスインピーダンス型増幅器と、該トランスインピーダンス型増幅器の入力端と接地電位間に接続されたバイパストランジスタと、一端が該トランスインピーダンス型増幅器の出力端に接続された第１の抵抗と、該第１の抵抗の他端と接地電位の間に接続された容量と、該第１の抵抗の他端と該バイパストランジスタのゲートの間にインバータを介して接続された第２の抵抗と、信号入力端子に該トランスインピーダンス型増幅器の出力端が接続され、基準電圧入力端子に該第１の抵抗の他端が接続された差動増幅器とを備え、前記インバータは、少なくともその入力部がショットキーゲートタイプのＦＥＴで構成されていることを特徴とする半導体増幅回路、あるいは、該バイパストランジスタと該トランスインピーダンス型増幅器の入力端の間、または、該バイパストランジスタと接地電位の間の少なくとも一方にレベルシフト手段が接続されていることを特徴とする上記半導体増幅回路、あるいは、該レベルシフト手段はダイオードであることを特徴とする上記半導体増幅回路、あるいは、該トランスインピーダンス型増幅器の入力端に受光素子が接続されていることを特徴とする上記半導体増幅回路によって達成される。
【００１２】
本発明では、トランスインピーダンス型増幅器の出力端に接続された第１の抵抗と容量によって直流電圧を発生させ、発生させた直流電圧を抵抗を介してインバータに供給するとともに差動増幅器の基準電圧入力端子に供給している。
そのため、第１の抵抗と容量からインバータの入力部を通って電流が流れた場合においても、その電流値は抵抗によって制限されることになり、第１の抵抗と容量によって発生させた直流電圧の低下が抑えられる。その結果、差動増幅器の基準電圧入力端子に供給される直流電圧の低下も抑えられるので差動増幅器は信号入力端子から入力された電圧信号を正常に増幅し外部へ出力することが可能となる。
【００１３】
また、本発明では、バイパストランジスタに接続されたレベルシフト手段によりソース・ドレイン間電位を調整しバイパストランジスタのインピーダンス値を制御することができるので、増幅回路の周波数特性の劣化を抑えるためにバイパストランジスタのゲート幅を狭くした場合にも増幅回路の利得特性及びダイナミックレンジ特性が劣化することがない。
【００１４】
【発明の実施の形態】
図１は本発明の実施例に係る半導体増幅回路を示したものであり、図３と同一機能を有するものには同一番号を付してある。同図において、トランスインピーダンス型増幅器２は電流源２１、ＦＥＴ２２、レベルシフトダイオード２３から構成される入力段と、ＦＥＴ２４、レベルシフトダイオード２５、電流源２６から構成される出力段、さらに、上記入力段と出力段を接続する帰還抵抗２７から成っている。
【００１５】
同図において、受光素子１からトランスインピーダンス型増幅器２のＦＥＴ２２のゲートに入力された電流信号は、帰還抵抗２７を通って電流源２６に流れ込み帰還抵抗２７の両端に電位差を発生させる。このとき、ＦＥＴ２２のゲート・ソース間電位は定電流源２１によって一定に保たれているためＦＥＴ２２のゲート電位も一定値に保持され、その結果、電流信号と位相の反転した電圧信号がトランスインピーダンス型増幅器２の出力端から出力されることになる。
【００１６】
トランスインピーダンス型増幅器２の出力端は差動増幅器３と直流電圧発生回路４に接続される。差動増幅器３は抵抗３１、ＦＥＴ３２、３３、定電流源３４から成っており、トランスインピーダンス型増幅器２から出力された電圧信号は信号入力端子３５からＦＥＴ３２のゲートに入力される。
直流電圧発生回路４は抵抗４１と容量４２から成っており、トランスインピーダンス型増幅器２から出力される電圧信号の時間平均値に等しい直流電圧を発生させる。この直流電圧は差動増幅器３のもう一方の入力端子となる基準電圧入力端子３６に入力されるとともに抵抗９を介してインバータ５に供給される。
【００１７】
インバータ５はＦＥＴ５１、抵抗５２、レベルシフトダイオード５３、５４から成っており、このうち、抵抗５２はインバータ５の利得調整のために用いられる。レベルシフトダイオード５３はインバータ５の出力電圧値を調整するために用いられ、レベルシフトダイオード５４はＦＥＴ５１のゲートバイアス点を調整するために用いられる。
【００１８】
トランスインピーダンス型増幅器２の入力端にはレベルシフトダイオード８と直列にバイパストランジスタ７が接続されており、インバータ５の出力電圧はレベルシフト回路６を介してバイパストランジスタ７のゲートに入力される。
上記構成において、バイパストランジスタ７のゲート電位はトランスインピーダンス型増幅器２に入力される電流信号と同相で変化する。従って、受光素子１から入力される電流信号の振幅が小さくなるとバイパストランジスタ７のゲート電位は低下する。このときバイパストランジスタ７のゲート電位がしきい値電圧より低くなるようにレベルシフト回路６を設定すると、バイパストランジスタ７は高インピーダンス状態となり電流信号の大部分はバイパストランジスタ７に流れることなく帰還抵抗２７に流れ込むためトランスインピーダンス型増幅器２の利得は大きくなる。
【００１９】
逆に、受光素子１から入力される電流信号の振幅が大きくなると、バイパストランジスタ７のゲート電位はしきい値電圧を超えて上昇しバイパストランジスタ７は低インピーダンス状態となり、その結果、電流信号の一部はバイパストランジスタ７を通って流れるためトランスインピーダンス型増幅器２の利得は小さくなる。
【００２０】
以上のように、受光素子１から入力される電流信号の強弱に応じてトランスインピーダンス型増幅器２の利得が調整されるため、微小な電流信号に対しては高い利得が得られ且つダイナミックレンジも広くすることができる。
上記構成において、インバータ５の入力部に用いられるＦＥＴ５１のゲート電位はトランスインピーダンス型増幅器２に入力される電流信号と逆相になっているため、電流信号の振幅が小さくなるとＦＥＴ５１のゲート電位は高くなる。この場合、ＦＥＴ５１のゲート電位がしきい値電圧を超える程度に高くなるとゲート漏れ電流が発生するが、このゲート漏れ電流は抵抗９によって抑えられる。そのため、直流電圧発生回路４の抵抗４１に流れる電流による電圧降下は小さく、その結果、差動増幅器３の基準電圧入力端子３６へ印加される直流電圧の低下も抑えられるため差動増幅器３の出力端子３７、３８から正常な歪のない電圧信号が外部へ出力されることになる。
【００２１】
また、先に述べたように、バイパストランジスタ７のゲート容量に起因する増幅回路の周波数特性の劣化を抑えるためにはゲート容量を低減することが必要であるが、単にゲート幅を狭くすると低周波域におけるバイパストランジスタ７のインピーダンスが高くなり、その結果、電流信号の振幅が大きくなったときトランスインピーダンス型増幅器２の利得を充分に下げることができずダイナミックレンジが制限されることになる。
【００２２】
本実施例では、バイパストランジスタ７に直列に挿入したレベルシフトダイオード８によってバイパストランジスタ７のドレイン・ソース間電位をドレイン電流飽和領域より低い値に制限しているため、ゲート幅を狭くした場合にもバイパストランジスタ７のインピーダンスを低くすることができる。従って、電流信号の振幅が大きくなってバイパストランジスタ７のゲート電位がしきい値電圧を超える程度に高くなったときにもバイパストランジスタ７のインピーダンスは充分低い値に保持されトランスインピーダンス型増幅器２の利得を下げることができるためダイナミックレンジを広くすることができる。
【００２３】
上記構成によれば、バイパストランジスタ７のゲート幅を狭くしてゲート容量を低減することが可能となるため、高周波領域における増幅回路の周波数特性の劣化も抑えることができる。
【００２４】
【発明の効果】
以上のように、本発明によれば高い利得と広いダイナミックレンジを有し且つ周波数特性に優れた増幅器を得ることができるので光通信用受信装置の性能向上を図る上で有益である。
【図面の簡単な説明】
【図１】本発明の実施例に係る増幅回路
【図２】トランスインピーダンス型増幅器のブロック図
【図３】従来例に係る増幅回路のブロック図
【符号の説明】
１  受光素子
２  トランスインピーダンス型増幅器
３  差動増幅器
４  直流電圧発生回路
５  インバータ
６  レベルシフト回路
７  バイパストランジスタ
８  レベルシフトダイオード
９  抵抗
【図１】
0003584220.tif 000002
【図２】
0003584220.tif 000003
【図３】
0003584220.tif 000004