(57)【特許請求の範囲】
【請求項１】
入力されるＭビットの符号系列を変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合する信号変調方法であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの各表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの各裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
１つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成されており、
上記ユニットテーブルの表テーブル及び裏テーブルを選択的に参照してＭビットの符号系列をＮビットのチャネルビットパターンに変換することにより、所定の変調規則を満足しつつ低周波成分が抑圧された変調信号を出力する
ことを特徴とする信号変調方法。
【請求項２】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項１記載の信号変調方法。
【請求項３】
入力されるＭビットの符号系列を変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合して出力する信号変調装置であって、
上記変換テーブルを参照してＭビットの符号系列をＮビットのチャネルビットパターンに変換する変換部と、
上記変換されたチャネルビットパターンを出力する出力部と
を有し、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
１つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成され、
入力された符号系列に対応するチャネルビットパターンが表テーブル、および裏テーブルの双方に存在する場合には、一方のテーブルに属するユニットテーブルから選択されたチャネルビットパターンを出力することにより、変調信号の低周波成分を抑圧するようにした
ことを特徴とする信号変調装置。
【請求項４】
上記入力符号系列を８ビットとし、入力される８ビット符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項３記載の信号変調装置。
【請求項５】
Ｍビットの符号系列が変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調装置であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
変調の際に参照された上記ユニットテーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるＮビットのチャネルビットパターンをＭビットの符号系列に変換する変換部と、
上記変換された符号系列を出力する出力部とを有する
ことを特徴とする信号復調装置。
【請求項６】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項５記載の信号復調装置。
【請求項７】
Ｍビットの符号系列が変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調方法であって、
上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、
上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、
上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、
変調の際に参照された上記変換テーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるＮビットのチャネルビットパターンをＭビットの符号系列に変換して出力する
ことを特徴とする信号復調方法。
【請求項８】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることを特徴とする請求項７記載の信号復調方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、デジタル音声信号、デジタルビデオ信号、デジタルデータ信号等を記録する際に用いられる信号変調方法及び装置、並びに信号復調装置及び方法に関し、再生専用の光ディスクのマスタリング装置、又は追記型や書き換え型の光ディスクの記録再生装置等に適用可能な信号変調方法及び装置、並びに信号復調装置及び方法に関するものである。
【０００２】
【従来の技術】
デジタル音声、ビデオ、データなどのデジタル信号を記録媒体に記録する場合において、デジタル信号は、誤り検出訂正符号が付加された後、変調回路に供給され記録再生系の特性に適した符号に変換（チャネルコーディング）される。
例えばいわゆるコンパクトディスク（ＣＤ）等の光ディスクは、コンピュータの記憶装置、画像情報のパッケージメディアとして、非常に汎用性の高い記録媒体である。光ディスクシステムは、１．２mm程度の厚みを有する透明基板を介して、反射面に記録されている信号を再生する。光ディスクには、ディジタル化されたオーディオ信号、ビデオ信号、ディジタルデータなどの情報が記録されるが、この際、ディジタル信号は、誤り検出訂正符号が付加された後、変調回路に供給され、記録再生系の特性に適した符号に変換、いわゆるチャネルコーディングされる。
【０００３】
ここで、上記いわゆるコンパクトディスク（ＣＤ）方式の信号フォーマットの概要は、次のようになっている。すなわち、
サンプリング周波数      ４４．１ｋHz
量子化数                １６ビット（直線）
変調方式                ＥＦＭ
チャネルビットレート    ４．３２１８Ｍｂ／ｓ
誤り訂正方式            ＣＩＲＣ
データ伝送レート        ２．０３４Ｍｂ／ｓ
であり、変調方式としては８−１４変換あるいはＥＦＭが用いられる。
【０００４】
ＥＦＭは、入力される８ビット符号（以下、シンボルという）を１４チャネルビットの符号に変換し、２４チャネルビットの同期信号と１４チャネルビットのサブコードを付加した後、これらの符号間を３チャネルビットのマージンビットで連結し、ＮＲＺＩ記録する変調方式である。
図１２は上記ＣＤ方式のフレーム構成を示す図である。
【０００５】
この図１２に示すように、１シンクフレーム（６標本値区間、ＬおよびＲチャネル各６サンプル、１サンプルは１６ビットデータ）期間にＣＩＲＣ（クロスインターリーブリードソロモンコード）エンコーダから変調回路に入力する２４シンボルのデータ（音楽信号）と８シンボルのパリティは、それぞれ１４チャネルビットに変換され、３チャネルビットのマージンビットで連結されて図示のように、フレームあたり５８８チャネルビットとされ、４．３２１８Ｍｂｐｓのチャネルビットレートでディスク上にＮＲＺＩ記録される。
【０００６】
変調回路に入力する各シンボルは、たとえば、ルックアップテーブルＲＯＭを参照して、“１”と“１”間の“０”の個数が２個以上かつ１０個以下のチャネルビットパターンにそれぞれ変換される。フレーム同期信号Ｓｆのチャネルビットパターンは“１００００００００００１００００００００００１０”であり、マージンビットパターンは“０００”、“００１”、“０１０”および“１００”のうちの一つが選択される。１サブコーディングフレームは９８フレームで構成され、第０および第１フレームのサブコードとしてサブコードシンク信号Ｓ０（＝“００１００００００００００１”）、Ｓ１（＝“０００００００００１００１０”）が付加される（図１３参照）。
【０００７】
図１４は、入力データのサンプル値の１例について、ＥＦＭ後のチャネルビットパターンとＤＳＶ（デジタルサムバリエーション）を示す図である。
１６ビットの１サンプルは、上位８ビットと下位８ビットに分割され、ＣＩＲＣエンコーダを介して変調回路に入力され、８−１４変換されてそれぞれ１４チャネルビットのインフォメーションビットとされる。インフォメーションビットの“１”と“１”の間には前述のように２個以上かつ１０個以下の“０”が介在する。マージンビットとして“０００”、“００１”、“０１０”および“１００”のうちの１種が選ばれ、インフォメーションビット同士の連結箇所についてもこの規則が常に成立するようにされ、１７チャネルビット（ただし、フレーム同期信号Ｓｆの場合は２７チャネルビット）を単位とするＥＦＭ信号が変調回路から４．３２１８Ｍｂｐｓで出力される。
【０００８】
このように任意のチャネルビット“１”と次のチャネルビット“１”の間には２個以上１０個以下のチャネルビット“０”が介在するので、ＮＲＺＩ記録波形のハイレベルまたはローレベルの継続期間（記録波長）は必ず３Ｔ以上１１Ｔ以下となる（図１４参照）。
この場合、最短記録波長は３Ｔ、最長記録波長は１１Ｔである。Ｔはチャネルクロック４．３２１８ＭＨｚの１周期であり、以下、これをＥＦＭの変調規則の３Ｔ〜１１Ｔルールという。
【０００９】
ＮＲＺＩ記録波形のＤＣバランスの指標としてＤＳＶを考える。ＤＳＶは記録波形の時間積分として与えられる。すなわち、記録波形のハイレベルが単位時間Ｔだけ継続したときのＤＳＶの変化分を＋１とし、ローレベルが単位時間Ｔだけ継続したときのＤＳＶの変化分を−１とする。
時刻ｔ0 におけるＤＳＶの初期値を零と仮定した場合のＤＳＶの時間に関する変化を図１４の最下段に示す。ここで、期間ｔ1 〜ｔ2 における変調信号は、１７チャネルビットパターン“０１０００００１０００００１００１”によって一義的に決まるものではなく、時刻ｔ1 における変調信号レベル、すなわち、期間ｔ0 〜ｔ1 における変調信号波形の最終レベル（以下、ＣＷＬＬという）に依存する。
【００１０】
従って、図示の変調信号波形は、時刻ｔ0 においてＣＷＬＬがローレベル（ＣＷＬＬ＝“０”）の場合であり、時刻ｔ0 においてＣＷＬＬ＝“１”（ハイレベル）の場合の変調信号波形はハイレベルとローレベルを置き換えた逆パターンになる。
同様に、ＤＳＶの増減も上記ＣＷＬＬに依存し、時刻ｔ0 においてＣＷＬＬ＝“０”の場合、インフォメーションビットパターン“０１０００１００１０００１０”によるＤＳＶの変化分（以下、１４ＮＷＤという）、すなわち期間ｔ0 〜ｔ0 ＋１４におけるＤＳＶの変化分は、図１４に示すように＋２である。図とは逆に、時刻ｔ0 においてＣＷＬＬ＝“１”なら１４ＮＷＤ＝−２となる。また、期間ｔ0 ＋１４〜ｔ1 ＋１４におけるＤＳＶの変化分を１７ＮＷＤという。
【００１１】
次に、期間ｔ0 ＋１４〜ｔ1 に挿入されるマージンビットについて説明する。４種類のマージンビット“０００”、“００１”、“０１０”および“１００”のうち、上記変調規則の３Ｔ〜１１Ｔルールにより“００１”と“１００”は挿入できず、“０１０”または“０００”が挿入可能である。すなわち、マージンビットの前に出力される前回のインフォメーションビットパターンの終端の“０”の個数をＢとし、後に出力される今回のインフォメーションビットパターンの先端の“０”の個数をＡとすれば、Ｂ＝１かつＡ＝１であるためマージンビットの先端は“０”かつ終端は“０”でなければならず、挿入可能なマージンビットパターンは“０Ｘ０”となる。ここで、Ｘは任意（Don't care）を表す。
【００１２】
図１４の最下段には、マージンビットとして“０１０”を挿入したときのＤＳＶを実線で、また“０００”を挿入したときのＤＳＶを破線で示している。
一般に、ある連結点でマージンビットを挿入する際には、上記変調規則の３Ｔ〜１１Ｔルールを満たすようなものを選択しなければならない。また、マージンビットの挿入によって、フレーム同期パターンと同じ１１Ｔの２回繰り返しパターンが生じるのも禁止しなければならない。
【００１３】
これらの規則を満たすマージンビットについて、それぞれを挿入した場合、それまでの累積ＤＳＶに加えてマージンビットおよび次のインフォメーションビットパターンの終端までの累積ＤＳＶを求め、その絶対値が最も小さくなるようなものを最適マージンビットとして選択する。
図１４の例では、マージンビットとして“０１０”を挿入した場合の時刻ｔ1 ＋１４におけるＤＳＶが＋３、“０００”を挿入したときの同時刻でのＤＳＶが−１であるから、この場合は“０００”が選択されることになる。
【００１４】
このようなアルゴリズムにより求められたマージンビットは、２つの１４ビットデータの連結箇所においても上記変調規則の３Ｔ〜１１Ｔルールが成立し、かつフレームシンク信号の誤発生を防止すると共に、ＥＦＭ信号の累積ＤＳＶを極力零に近づけるようなものとなっている。
【００１５】
【発明が解決しようとする課題】
ところで、従来のＥＦＭの方式は、最短ランレングスが２に制限されているため、ランレングス等の制限だけを満たすためならマージンビットは２ビットあれば十分である。マージンビットを２ビットに減らすことができれば、記録波長等の物理的な大きさを変えることなく、データの記録密度を（１７／１６）倍に向上することができる。
【００１６】
しかし、２ビットのマージンビットは３種類しか存在せず、またランレングス等の制限から挿入可能なマージンビットが１種類のみに限られることもしばしば起こる。従って、従来のＤＳＶ制御方式ではＤＳＶ制御不可能な区間が多く存在し、結果として変調信号の低周波成分が十分に抑圧されず、サーボの安定性やデータ復調時の誤り率などに悪影響を及ぼしてしまうことになる。
【００１７】
本発明は、このような実情に鑑みてなされたものであり、信号変調時の上記マージンビットを用いずに、入力されたＭビット、例えば８ビットの符号系列を、直接にＮチャネルビット、例えば１６チャネルビットに変換し、ＤＳＶ制御への悪影響を低減することができ、充分な低周波成分の抑圧が行い得るような信号変調方法及び装置、並びに信号復調装置及び方法の提供を目的とするものである。
【００１８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る信号変調方法は、入力されるＭビットの符号系列を変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合する信号変調方法であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの各表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの各裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、１つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成されており、上記ユニットテーブルの表テーブル及び裏テーブルを選択的に参照してＭビットの符号系列をＮビットのチャネルビットパターンに変換することにより、所定の変調規則を満足しつつ低周波成分が抑圧された変調信号を出力することを特徴とする。
【００１９】
ここで、上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【００２０】
また、本発明に係る信号変調装置は、入力されるＭビットの符号系列を変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換し、このチャネルビットパターンを、次のチャネルビットパターンと直接結合して出力する信号変調装置であって、上記変換テーブルを参照してＭビットの符号系列をＮビットのチャネルビットパターンに変換する変換部と、上記変換されたチャネルビットパターンを出力する出力部とを有し、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、１つの上記ユニットテーブルにおいて、複数の符号系列に同一のチャネルビットパターンが割り当てられているときには、次の符号系列が参照するユニットテーブルが異なるように構成され、入力された符号系列に対応するチャネルビットパターンが表テーブル、および裏テーブルの双方に存在する場合には、一方のテーブルに属するユニットテーブルから選択されたチャネルビットパターンを出力することにより、変調信号の低周波成分を抑圧することを特徴とする。
【００２１】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【００２２】
また、本発明に係る信号復調装置は、Ｍビットの符号系列が変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調装置であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、変調の際に参照された上記ユニットテーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるＮビットのチャネルビットパターンをＭビットの符号系列に変換する変換部と、上記変換された符号系列を出力する出力部とを有することを特徴とする。
【００２３】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【００２４】
さらに、本発明に係る信号復調方法は、Ｍビットの符号系列が変換テーブルを参照してＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）ビットのチャネルビットパターンに変換され、この変換されたチャネルビットパターンが、次のチャネルビットパターンと直接結合されて得られた変調信号を復調する信号復調方法であって、上記変換テーブルは、複数のユニットテーブルを有すると共に、各ユニットテーブルはそれぞれ表テーブル及び裏テーブルを有して構成され、上記すべてのユニットテーブルの表テーブルは、入力される上記符号系列すべてに対応するチャネルビットパターンを有するとともに、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるように構成され、上記すべてのユニットテーブルの裏テーブルは、入力される上記符号系列の一部に対応するチャネルビットパターンを有し、デジタルサムバリエーションの変化量の絶対値が大きいチャネルビットパターンを上記符号系列の小さい値に割り当てるとともに、上記表テーブルに割り当てられたチャネルビットパターンのデジタルサムバリエーションの変化量とは極性が逆のチャネルビットパターンにより構成され、変調の際に参照された上記変換テーブルに属するチャネルビットパターンの中から、現在供給されているチャネルビットパターンの次のチャネルビットパターンに基づいて特定されるＮビットのチャネルビットパターンをＭビットの符号系列に変換して出力することを特徴とする。
【００２５】
上記入力符号系列を８ビットとし、入力される８ビットの符号系列を１６ビットのチャネルビットパターンに変換する際に、１チャネルクロックの周期をＴとするとき、最短波長が３Ｔで最長波長が１１Ｔとなる変調規則を満足するチャネルビットパターンとすることが好ましい。
【００２８】
【作用】
本発明の構成によれば、変換テーブルの２重化部分は、対応する符号の組が互いにデジタルサムバリエーション（ＤＳＶ）の変化量が正負逆でかつ絶対値が近い値となっているため、いずれか一方を選ぶことでＤＳＶの制御が行え、また上記２重化部分に、上記デジタルサムバリエーションの変化量の絶対値が大きい符号を配する構成とする変換テーブルを用いているため、変調信号の低周波成分を十分に抑圧することができる。
【００２９】
また、変換テーブルを複数種類持ち、直前の符号によって次の変換で使用されるテーブルを切替えることで、マージンビットを用いることなく、各シンボルを結合することが可能となる。各テーブルにおいて、累積ＤＳＶに正と負の逆の作用を与える２種類のテーブルを作成し、その２種類のテーブルを適切に切替えながら変調することにより、変調信号の低周波成分の抑圧が行える。
【００３０】
さらに、変調信号を復調する際に、あらかじめＮチャネルビットパターン分余分に信号を読んでおき、その情報とあわせて復号を行うことで、この方式で変調された信号を復号することが可能となる。
具体的には、従来の方法ではインフォメーションビット１４ビットとマージンビット３ビットの合計１７ビットに変換されていた８ビットの入力信号を、１６チャネルビットの符号に変換することが可能となる。
【００３１】
【実施例】
本発明に係る信号変調方法は、入力されるＭビット符号系列をそれぞれＮ（ただし、Ｍ、Ｎは整数、Ｍ＜Ｎ）チャネルビットパターンに変換し、このＮチャネルビットパターンを、次のＮチャネルビットパターンと直接結合することを前提とするものである。上記Ｍビット符号系列から上記Ｎチャネルビットパターンに変換する変換テーブルは、一部が２重化されており、この２重化部分は、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成としている。
【００３２】
このような変換テーブルの一例を図１に示す。
この図１に示すように、変換テーブルは、複数種類、例えば４種類のユニットテーブルＴ1 、Ｔ2 、Ｔ3 、Ｔ4 から成っており、各ユニットテーブルは、それぞれ２重化部分を有している。すなわち、１つのユニットテーブルにおける全ての入力信号値に対する１組の符号（チャネルビットパターン）のテーブルをＴａとするとき、その一部分が２重化されてテーブルＴｂとなっており、図１の具体例では、入力信号値が０〜８７の８８個の符号が２重化されている。ここで、本明細書においては、テーブルＴａを表テーブル、テーブルＴｂを裏テーブルともいう。
【００３３】
従って、図１の具体例では、８ビットの入力信号値０〜２５５に対応する２５６個の１６ビット符号、あるいは１６チャネルビットパターンの４種類のテーブル（表テーブル）Ｔ1a、Ｔ2a、Ｔ3a、Ｔ4aと、それぞれのテーブルＴ1a、Ｔ2a、Ｔ3a、Ｔ4aの入力信号値が０〜８７の各８８個の１６チャネルビットパターンに対するそれぞれ２重化された１６チャネルビットパターンのテーブル（裏テーブル）Ｔ1b、Ｔ2b、Ｔ3b、Ｔ4bとにより、変換テーブルが構成されている。そして本発明の実施例においては、この変換テーブルの２重化部分、すなわちテーブルＴ1a、Ｔ2a、Ｔ3a、Ｔ4aの入力信号値が０〜８７の部分の１６ビット符号と、テーブルＴ1b、Ｔ2b、Ｔ3b、Ｔ4bの１６ビット符号とについては、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成としている。
【００３４】
以下、図１の変換テーブルを用いる信号変調方法の実施例について説明する。この図１に示す実施例では、入力される８ビット信号を１６ビット符号に変換している。これは、従来のいわゆるＥＦＭ方式においては、入力される８ビット信号が１４ビットのインフォメーションビットに変換され、３ビットのマージンビットを介して結合されるのに対し、この実施例の方式は、マージンビットを排除して、入力８ビット信号を直接１６ビット符号に変換している。以下、この変調方式を８−１６変調方式と呼ぶ。この８−１６変調も、“１”と“１”の間の“０”の個数が２個以上かつ１０個以下であるという、ＥＦＭの条件（３Ｔ〜１１Ｔルール）を満足する。
【００３５】
ＥＦＭにおいては、入力される８ビット信号を１４ビット符号に変換するテーブルは１種類であるが、８−１６変調方式においては、入力される８ビット信号を１６ビット符号に変換するテーブルを数種類設ける。上記図１の実施例では、４種類のユニットテーブルＴ1 、Ｔ2 、Ｔ3 、Ｔ4 を用いている。
ここで、ユニットテーブルの種類分けに用いられる「状態値」について説明する。
【００３６】
この状態値は、入力される８ビット信号を１６ビット符号に変換する際、どの変換テーブルを用いればよいのかを決定するためのインデクスとしての役割を持つ。従って、状態値の数は変換テーブルの上記ユニットテーブルの種類数と等しい数だけ存在する。すなわち、本実施例においては、４種類のユニットテーブルＴ1 、Ｔ2 、Ｔ3 、Ｔ4 にそれぞれ対応して、４つの状態値（「１」〜「４」）が存在することになる。
【００３７】
状態値は、１つの８ビットのシンボルを１６ビットの符号に変換するごとに変化する。１６ビットの符号が“１”で終るか“１０”で終った場合は、状態値は「１」へ変化する。１６ビットの符号が２個以上５個以下の連続する“０”で終った場合は、状態値は「２」または「３」へ変化する。１６ビットの符号が６個以上９個以下の連続する“０”で終った場合は、状態値は「４」へ変化する。
【００３８】
入力される８ビット信号を１６ビットの符号に変換するためのテーブルは、以下の特徴を持つ。
状態値が「１」である際に使用されるユニットテーブルＴ1 は、“１”と“１”の間の“０”の個数が２個以上かつ１０個以下であるという条件（３Ｔ〜１１Ｔルール）を満足するため、最低２個の“０”で始まる１６ビットの符号ばかりで構成される。なぜなら、状態値が「１」に変化する前に変調された１６ビットの符号は、“１”か“１０”で終わるものだからである。
【００３９】
状態値が「２」または「３」である際に使用されるユニットテーブルＴ2 またはＴ3 は、同様な理由から、０個から５個の連続する“０”で始まる１６ビットの符号ばかりで構成されるが、状態値が「２」である際に使用されるユニットテーブルＴ2 は、ＭＳＢを１ビット目とした場合の、１ビット目と１３ビット目の両方が“０”である符号で構成され、状態値が「３」である際に使用されるユニットテーブルＴ3 は、１ビット目と１３ビット目のどちらかあるいは両方が“１”である符号で構成される。
【００４０】
状態値が「４」である際に使用されるユニットテーブルＴ4 は、“１”か“０１”で始まる１６ビットの符号ばかりで構成される。
ここで、異なる２つの状態値に共通に使用できる１６ビットの符号というものが存在する。例えば、連続する３個の“０”で始まり、１ビット目と１３ビット目が“０”である１６ビットの符号などは、状態値が「１」である際にも使用できるし、状態値が「２」である際にも使用できる。このような符号は、復号を行う場合のことを考え、必ず、入力８ビット信号の値が同じになるようにテーブルを構成する必要がある。
【００４１】
また、状態値が次に「２」または「３」に変化するタイプの１６ビットの符号は、入力される８ビット信号の全く異なる２種類の値に対して割り当てることが可能である。このような場合は、その符号からだけでは、一意に復号が行えないことになるが、次に変化する状態値の値を、必ず、一方を「２」に、もう一方を「３」にしておくことにより、これを正しく復号することが可能になる。この方法に関しては後述する。
【００４２】
さらに、全てのユニットテーブルのそれぞれの符号に対し、入力された８ビット信号がその符号に変換された場合、次の状態値が「１」から「４」までのどれに変化するかを示す、もう一つのテーブルを設ける。１６ビットの符号が２個以上５個以下の連続する“０”で終った場合は、状態値が次に「２」に変化するか「３」に変化するかを符号の特徴だけから決めることはできないが、このテーブルを参照することで、次の状態値を一意に決定することができるようになる。なお、同期シンクパターンの後は、状態値は必ず「１」となるものとする。
【００４３】
図１の例では、次の状態値をＳで示しており、これらの変化方向の状態値Ｓから成るテーブルがそれぞれ構成されるわけである。
これらのテーブルを用いて、変調器は、入力される８ビットのシンボルを１６ビットの符号へ変調する。内部のメモリに現在の状態値を記憶しておき、その状態から参照すべきテーブルを得、入力される８ビットの信号をそのテーブルで１６ビットの符号へ変換し、変調を行う。また、それと同時に、次の変換を行う際に参照すべきテーブルを得ることができるように、次の状態値をテーブルから求め、記憶しておく。実際のハードウエアの構成例については、後述する。
【００４４】
次に、ＤＳＶ（デジタルサムバリエーション又はデジタルサムバリュー）の制御について述べる。
上記各状態値ごとに、ランレングスの制限（３Ｔ〜１１Ｔルール）を満たし、問題なく使用できる１６ビットの符号が何通り存在するかを考える。この際、フレーム同期パターンと同じ１１Ｔの２回繰り返しパターンが生じることを禁止するため、１０個の“０”が並んでおり、その後の“１”の後に５個の“０”が並んで終わるような１６ビットの符号はあらかじめ除いておく。この符号の次に、５個の“０”が連続して始まるような１６ビットの符号が結合された際、１１Ｔの２回繰り返しパターンが生じてしまうからである。また、１６ビットの符号に変換後、状態値が「２」または「３」に変化する場合、その符号は２通りに使用できることになるので、これらの符号は２倍にカウントする。
【００４５】
これを計算すると、状態値が「１」である際に使用できる１６ビットの符号は３４４通り、状態値が「２」である際に使用できる１６ビットの符号は３４５通り、状態値が「３」である際に使用できる１６ビットの符号は３４４通り、状態値が「４」である際に使用できる１６ビットの符号は４１１通り、となる。入力される信号は８ビットであるから、２５６通りの符号があればよいことになり、各状態値について、少なくとも８８通りの符号が余ることになる。そこで、この８８の余った符号を、ＤＳＶの制御用に用いる。すなわち、余った符号を用いて、エントリ数８８のテーブル、いわゆる裏テーブルを別に設ける。本実施例では、入力される８ビットの信号が、“０”から“８７”であるものについて、この裏テーブルを構成するものとする。
【００４６】
ここで、このＤＳＶ制御方式において、最も効率良くＤＳＶ制御を行うために、表、裏それぞれのテーブルの構成方針を以下のようにする。
なお、前述したように、異なる２つの状態値に共通に使用できる１６ビットの符号というものが存在する。これらの符号は、必ず、入力８ビット信号の値が同じになるようにテーブルを構成する必要があるため、その制限を考慮に入れると、テーブルの構成方法は、実際にはかなり複雑になる。ここでは、効率良くＤＳＶを制御するためのテーブルの構成方法を示すのが目的であるから、簡単のため、各状態値を独立に考え、各状態値において使用できる１６ビットの符号は、入力８ビット信号の各値に自由に割り当てることができるものとして説明する。
【００４７】
図２は、上述したような変換テーブルの構成方法、より具体的には変換テーブルの４種類のユニットテーブルのうちの任意の１つについての構成方法を説明するためのフローチャートである。
この図２において、ステップＳ１０１では、１６ビット符号の全パターンを求め、次のステップＳ１０２で、上記ランレングスの制限（３Ｔ〜１１Ｔ）の条件を満足するビットパターンあるいは符号を選択する。次のステップＳ１０３においては、上述した状態値毎の条件に従う符号に分類する。この状態値毎に使用できる１６ビットの符号は、上述したように３４４通り〜４１１通りある。例えば状態値が「１」である際に使用できる１６ビットの符号は、３４４通りある。
【００４８】
次に、ステップＳ１０４においては、上記各状態値毎の全ての符号について、その直前のレベル（＝ＣＷＬＬ）がローレベルである場合のＤＳＶの変化量を計算する。符号の長さは１６ビットであり、ランレングスの制限（３Ｔ〜１１Ｔ）があることを考えると、１符号あたりのＤＳＶの変化量は、最小で−１０、最大で＋１０となる。上記状態値が例えば「１」の場合には、最小−１０〜最大＋６となる。
【００４９】
次のステップＳ１０５では、例えば上記状態値が「１」の場合の３４４通りの１６ビットの符号を、ＤＳＶの変化量が正方向に大きいものから、負方向に大きいものへと、順に並べる。いわゆるソートする。
次に、ステップＳ１０６においては、ＤＳＶの変化量が正方向へ大きいものから順に、８８個の１６ビット符号を選びだし、例えば上記状態値が「１」の場合の図３に示す表テーブルＴ1aにおける、入力８ビット信号の“０”から“８７”に順次割り当てる。この際、選び出された８８個の１６ビット符号の中でも、ＤＳＶの変化量の絶対値の大きなものほど、入力８ビット信号の小さい値に割り当てられるようにする。また、ＤＳＶの変化量が負方向へ大きいものから順に、８８個の１６ビット符号を選びだし、例えば図３の裏のテーブルＴ1bにおける、入力８ビット信号の“０”から“８７”に割り当てる。この際、選び出された８８個の１６ビット符号の中でも、ＤＳＶの変化量の絶対値の大きなものほど、入力８ビット信号の小さい値に割り当てられるようにする。最後に、ＤＳＶの変化量の絶対値が小さいものから順に、１６８個の１６ビット符号を選びだし、例えば図３の表のテーブルＴ1aにおける、入力８ビット信号の“８８”から“２５５”に割り当てる。
【００５０】
実際には、状態値が「１」である場合は、図３に示すように、使用できる１６ビットの符号は３４４通りであるので、この段階で使用できる全ての符号が選ばれることになる。
また、状態値が「２」、「３」及び「４」である際に用いられる変換テーブルの各ユニットテーブルにおける入力信号値の割り当ての例を、それぞれ図４、図５及び図６に示す。
【００５１】
なお、これらの図３〜図６においては、上記ソーティングをかける際にＤＳＶの変化量が同じ１６ビット符号の順序を、上記図１の例と異ならせているが、いずれのテーブルを用いても何等問題はない。
このような構成方針で表のテーブルＴａと裏のテーブルＴｂとを構成することにより、入力された８ビット信号が“０”から“８７”の間の値であった場合は、ＤＳＶの変化量の絶対値が比較的大きく、かつ極性が逆である２つの１６ビットの符号のどちらかを選択することができるため、効率良くＤＳＶ制御を行うことができるようになる。また、入力された８ビット信号が“８８”から“２５５”の間の値であった場合は、１６ビットの符号は一意に決定し、ＤＳＶ制御を行うことはできないが、これらの１６ビットの符号は、ＤＳＶの変化量の絶対値が比較的小さいものばかりが選ばれているから、累積ＤＳＶの絶対値を常に小さく保つことが可能となる。
【００５２】
ここで定義したエントリ数８８の裏テーブルＴｂは、エントリ数が少ないことを除いて、エントリ数が２５６の表テーブルＴａと全く同じ特徴を持つ。
この裏テーブルＴｂを表テーブルＴａとともに用いて、ＤＳＶの制御を行う。入力された８ビット信号が“０”から“８７”の間であった場合には、入力された８ビットの信号を１６ビットの符号に変換する際、表テーブルＴａと裏テーブルＴｂのどちらを使用するかを適当に選択することができる。従って、本発明の実施例においては、従来のＥＦＭにおけるＤＳＶ制御の場合のように、累積ＤＳＶを常に計算し、表テーブルＴａを用いて変換を行った場合の累積ＤＳＶと、裏テーブルＴｂを用いて変換を行った場合の累積ＤＳＶをそれぞれ求め、累積ＤＳＶの絶対値がより零に近くなる方を選択しながら変換を行う。
【００５３】
次に、このような構成の変換テーブルを用いた本実施例の信号変調方式のアルゴリズムを、図７を参照しながら説明する。
ステップＳ１において、８ビット信号が入力されると、ステップＳ２で現在の状態値を獲得した後、ステップＳ３で、８ビット入力信号の値が８７以下か否かを判別する。
【００５４】
このステップＳ３でＹＥＳ、すなわち入力信号値が８７以下と判別されたときには、ステップＳ４に進んで、現在の状態値に応じた上記表のテーブルＴａを参照して入力信号値に対応する１６ビット符号を獲得し、累積ＤＳＶ値ｘa を計算する。また、ステップＳ５では、現在の状態値に応じた上記裏のテーブルＴｂを参照して入力信号値に対応する１６ビット符号を獲得し、累積ＤＳＶ値ｘb を計算する。次のステップＳ６では、これらの累積ＤＳＶ値ｘa 、ｘb の各絶対値の大小関係、すなわち｜ｘa｜≦｜ｘb｜か否か、を判別している。
【００５５】
上記ステップＳ３でＮＯ、すなわち入力信号値が８７よりも大とされた場合には、ステップＳ７に進み、現在の状態値に応じた上記表テーブルＴａを参照して入力信号値に対応する１６ビット符号を獲得し、ステップＳ１０に進む。上記ステップＳ６でＹＥＳ、すなわち｜ｘa｜≦｜ｘb｜と判別されたときには、上記表テーブルＴａを参照して１６ビット符号を獲得し、ステップＳ１０に進む。上記ステップＳ６でＮＯ、すなわち裏テーブルＴｂの符号の累積ＤＳＶ値ｘb の絶対値の方が小さいと判別されたときには、上記裏テーブルＴｂを参照して１６ビット符号を獲得し、ステップＳ１０に進む。
【００５６】
ステップＳ１０において、累積ＤＳＶの計算及び更新を行った後、ステップＳ１１では、次回の状態値用テーブル、すなわち上記図１の次回状態値Ｓをまとめたテーブルを参照し、状態値を更新する。次のステップＳ１２では、獲得された１６ビット符号を出力する。
次に図８は、本発明による信号変調方式の一実施例を実現する信号変調装置の構成例を示すブロック図である。
【００５７】
この図８において、８ビットの入力信号は、比較回路１０、及びアドレス発生回路２１に入力される。
比較回路１０は、入力された８ビットの信号の値を“８８”なる値と比較する。入力された８ビットの信号の値が、“８８”未満であった場合は、前述したようなＤＳＶ制御を行うことができるようになるので、比較回路１０は、セレクタ１１、及びセレクタ１２へ、ＤＳＶ制御を行うモードに入ることを指示する。
【００５８】
セレクタ１１は、比較回路１０から、ＤＳＶ制御を行うモードに入れという指令を受けた場合は、アドレス発生回路１４、及びアドレス発生回路１７へ、入力された８ビットの信号を供給する。入力された８ビットの信号の値が“８８”以上であった場合は、ＤＳＶ制御が行えず、比較回路１０からＤＳＶ制御は行わないという指令が送られるので、入力された８ビットの信号の供給は行わない。
【００５９】
状態値記憶用メモリ１３は、現在の状態値が「１」から「４」までの間のどの値であるかを記憶しておくためのメモリである。
累積ＤＳＶ記憶用メモリ２５は、現在の累積ＤＳＶの値を記憶しておくためのメモリである。
１６ビット符号用の変換テーブルＲＯＭ２３は、８ビットの入力信号値が変換されるべき１６ビットの符号を格納しておくテーブルＲＯＭである。前述したように各状態値ごとに４つのユニットテーブルＴ1 、Ｔ2 、Ｔ3 、Ｔ4 があり、さらに入力信号値“０”〜“８７”については１６ビット符号が２重化され、前記表テーブルＴａに含まれる符号と裏テーブルＴｂの符号とが存在する。従って、計８種類のテーブルＴ1a〜Ｔ4bが存在する。これらのテーブルＴ1a〜Ｔ4bを用いることにより、８ビットの入力信号値と、状態値と、表テーブルと裏テーブルのどちらを使用するかを示す値との、３つのパラメータから決定されるアドレスを受けとり、それに対応する１６ビットの符号を返すことができる。
【００６０】
次回状態値決定用テーブルＲＯＭ２７は、８ビットの入力信号値が１６ビットの符号に変換された後、状態値がいくつに変化するかを格納しておくテーブルＲＯＭである。各状態値ごとに４つのテーブルがあり、さらに入力信号値“０”〜“８７”については２重化されて、表テーブルの他に裏テーブルが存在する。すなわち、上記符号用テーブルＴ1a、Ｔ1b、Ｔ2a、Ｔ2b、Ｔ3a、Ｔ3b、Ｔ4a、Ｔ4bにそれぞれ対応して、次回状態値決定用テーブルＴ1a-S、Ｔ1b-S、Ｔ2a-S、Ｔ2b-S、Ｔ3a-S、Ｔ3b-S、Ｔ4a-S、Ｔ4b-Sが設けられている。これらのテーブルＴ1a-S〜Ｔ4b-Sは、８ビットの入力信号値と、現在の状態値と、表テーブルと裏テーブルのどちらを使用するかを示す値との、３つのパラメータから決定されるアドレスを受けとり、それに対応する次回の状態値を返す。
【００６１】
アドレス発生回路１４は、８ビットの入力信号と、状態値記憶用メモリ１３から供給された現在の状態値を得、１６ビット符号用テーブルＲＯＭ２３から、第１テーブルを使った場合の１６ビットの符号を得るためのアドレスを発生し、読み出し回路１５へ供給する。
読み出し回路１５は、アドレス発生回路１４からのアドレス信号を受け取り、このアドレス信号を用いて、１６ビット符号用テーブルＲＯＭ２３から１６ビットの符号を得る。この符号は、累積ＤＳＶ計算回路１６へ供給される。
【００６２】
累積ＤＳＶ計算回路１６は、読み出し回路１５から受けとった１６ビットの符号と、累積ＤＳＶ記憶用メモリ２５から受けとった現在の累積ＤＳＶの値とから、この符号を用いた時に、累積ＤＳＶがいくつになるかを計算し、比較回路２０へ供給する。
アドレス発生回路１７は、８ビットの入力信号と、状態値記憶用メモリ１３から供給された現在の状態値を得、１６ビット符号用テーブルＲＯＭ２３から、第２テーブルを使った場合の１６ビットの符号を得るためのアドレスを発生し、読み出し回路１８へ供給する。
【００６３】
読み出し回路１８は、アドレス発生回路１７からのアドレス信号を受け取り、このアドレス信号を用いて、１６ビット符号用テーブルＲＯＭ２３から１６ビットの符号を得る。この符号は、累積ＤＳＶ計算回路１９へ供給される。
累積ＤＳＶ計算回路１９は、読み出し回路１８から受けとった１６ビットの符号と、累積ＤＳＶ記憶用メモリ２５から受けとった現在の累積ＤＳＶの値とから、この符号を用いた時に、累積ＤＳＶがいくつになるかを計算し、比較回路２０へ供給する。
【００６４】
比較回路２０は、累積ＤＳＶ計算回路１６と、累積ＤＳＶ計算回路１９とから、それぞれ第１テーブルを用いて変換を行った場合の累積ＤＳＶの値と、第２テーブルを用いて変換を行った場合の累積ＤＳＶの値を得、これの絶対値を比較する。より絶対値の小さい累積ＤＳＶを与えるテーブルはどちらかを判断し、どちらのテーブルを使用すべきかの信号を、セレクタ１２へ供給する。
【００６５】
セレクタ１２は、比較回路１０から、ＤＳＶ制御を行うモードに入れという指令を受けた場合は、比較回路２０から送られた第１テーブルと第２テーブルのどちらを使用するかを示す信号を、アドレス発生回路２１へ供給する。比較回路１０からＤＳＶ制御は行わないという指令を受けた場合は、セレクタ１２は、アドレス発生回路２１へ、必ず第１テーブルを使用するように指示する信号を供給する。
【００６６】
アドレス発生回路２１は、８ビットの入力信号の値と、状態値記憶用メモリ１３から受けとった現在の状態値と、セレクタ１２から受けとった、第１テーブルと第２テーブルのどちらを使用するかの信号とを用いて、１６ビット符号用テーブルＲＯＭ２３から１６ビットの符号を得るためのアドレス、及び次回状態値決定用テーブルＲＯＭから次回の状態値を得るためのアドレスを発生し、読み出し回路２２、及び読み出し回路２６へ供給する。
【００６７】
読み出し回路２２は、アドレス発生回路２１からのアドレス信号を受け取り、このアドレス信号を用いて、１６ビット符号用テーブルＲＯＭ２３から１６ビットの符号を得る。この符号は、１６ビットの符号出力となり、この変調器から出力される。また、読み出し回路２２は、この１６ビットの符号を、累積ＤＳＶ計算回路２４へ供給する。
【００６８】
累積ＤＳＶ計算回路２４は、読み出し回路２２から受け取った１６ビットの符号と、累積ＤＳＶ記憶用メモリ２５から受けとった累積ＤＳＶとから、この１６ビットの符号を使用後、累積ＤＳＶがいくつに変化するかを計算し、累積ＤＳＶ記憶用メモリ２５の内容をその計算値で更新する。
読み出し回路２６は、アドレス発生回路２１からのアドレス信号を受け取り、このアドレス信号を用いて、次回状態値決定用テーブルＲＯＭ２７から、次回の状態値を得る。さらに、読み出し回路２６は、この次回の状態値を、状態値記憶用メモリ１３に対して出力し、状態値記憶用メモリ１３の内容を更新する。
【００６９】
次に、図９の曲線Ａは、上述した本発明の実施例の信号変調方法や装置を用いて、入力された８ビットのサンプル信号を変調し、生成された記録波形の低周波成分をフーリエ変換によって求めたものを示している。
図９の曲線Ｂは、従来のＥＦＭ方式を用いて同じサンプル信号を変調し、生成された記録波形の低周波成分を、フーリエ変換によって求めたものである。図９の曲線Ｃは、従来のＥＦＭ方式において、マージンビットを２ビットとした方式を用いて同じサンプル信号を変調し、生成された記録波形の低周波成分を、フーリエ変換によって求めたものである。
【００７０】
この図９の各曲線Ａ、Ｂ、Ｃから明らかなように、本発明の実施例によれば、変調効率は、従来のＥＦＭ方式においてマージンビットを２ビットとした方式と同じ（すなわち、従来のＥＦＭ方式の（１７／１６）倍）でありながら、低周波成分のレベルを、従来のＥＦＭ方式を用いた場合とほとんど同等のレベルまで低減することが可能であることがわかる。
【００７１】
次に、本発明の変調方式によって変調された信号を受信して、元通り８ビットの信号に復調する方法について説明する。
従来のＥＦＭの変調方式においては、１４ビットのインフォメーションビットと、８ビットの入力信号とは、完全に１対１に対応しているため、１４ビットのインフォメーションビットから８ビットの信号への逆変換は、特に問題なく行うことができる。
【００７２】
本発明の実施例においては、異なる８ビット入力信号に対して、同じ１６ビットの符号が割り当てられている場合があるので、復調器は、１６ビットの符号を受けとっただけでは逆変換を行うことができない。そこで、本発明の実施例における復調器は、１６ビットの符号を受けとった段階で逆変換が行えない場合は、もう１シンボル分、１６ビットの符号を受けとり、その符号と合わせて逆変換を行う。本実施例の復調方式のアルゴリズムを、図１０に示す。
【００７３】
この図１０に示す復調アルゴリズムの要点を説明する。
前述したように、入力される８ビット信号の全く異なる２種類の値に対して、共通に割り当てることが可能である１６ビットの符号は、状態値が次に「２」または「３」に変化するタイプのものに限られる。また、このような１６ビットの符号は、次に変化する状態値は、必ず、一方が「２」、もう一方が「３」となっている。状態値が「２」の時に使用されるテーブルは、ＭＳＢを１ビット目とした場合の、１ビット目と１３ビット目の両方が“０”である符号で構成され、状態値が「３」である際に使用されるテーブルは、１ビット目と１３ビット目のどちらかあるいは両方が“１”である符号で構成される。
【００７４】
これらの条件から、逆変換を行おうとしている１６ビットの符号により、状態値が「２」に変化するなら、次に来る１６ビットの符号は、１ビット目と１３ビット目の両方が“０”であることになり、逆変換を行おうとしている１６ビットの符号により、状態値が「３」に変化するなら、次に来る１６ビットの符号は、１ビット目と１３ビット目のどちらかあるいは両方が“１”であることになる。従って、復調器は、１６ビットの符号を受けとった段階で、逆変換が行えない場合、もう１シンボル分、１６ビットの符号を受けとり（図１０のステップＳ２５参照）、その符号の１ビット目と１３ビット目を調べる（ステップＳ２６）。ステップＳ２７で両方とも“０”か否かを判別し、両方“０”であった場合は、逆変換しようとしている１６ビットの符号は、次に状態値を「２」に変化させる方の符号であり、どちらかあるいは両方とも“１”であった場合は、逆変換しようとしている１６ビットの符号は、次に状態値を「３」に変化させる方の符号であるということがわかるので、一意に逆変換ができることになる（ステップＳ２８、Ｓ２９）。
【００７５】
この操作について、前記図１の変換テーブルを参照しながら例をあげて説明する。
前記図１の変換テーブルにおける状態値が１のユニットテーブルＴ1 の表テーブルＴ1aの場合において、８ビットの入力信号”５”と”６”に対する１６ビットの符号は、どちらも“００１０００００００１００１００”である。従って、復調器は、“００１０００００００１００１００”という符号を受けとっても、逆変換を行うことができない。そこで、この場合は、復調器は、もう１シンボル分符号を読む。そうして読まれた１６ビットの符号が、例えば“００１０００００００００１００１”であったとすれば、これは１３ビット目が“１”であるから、状態値が「３」である場合に変換された符号である。同じ“００１０００００００１００１００”という符号であっても、入力信号値が”５”である場合は状態値は次に「２」へ変化し、入力信号値が”６”である場合は状態値は次に「３」へ変化するので、復調器は、入力信号の値は、状態値を次に「３」に変化させる方、すなわち”６”、と判断することができ、誤りなく復号を行うことができる。
【００７６】
なお、図１０のフローチャートにおいて、ステップＳ２１で１６ビット符号を入力し、ステップＳ２２でテーブルを参照して、ステップＳ２３で一意に復号可能と判別されれば、ステップＳ２４に進んで、復号した８ビット信号を出力すればよいことは勿論である。
次に図１１は、本発明の実施例としての信号復調装置の構成例を示したブロック図である。
【００７７】
この図１１において、１６ビットの入力符号は、１シンボル遅延回路３１、及びＡＮＤ回路３４へ入力される。
１シンボル遅延回路３１は、入力された１６ビットの符号を、１シンボル分遅延させる。１シンボル分遅延された１６ビットの符号は、復号用の第１のテーブルＩＴａが書き込まれた復号用テーブルＲＯＭ３２、及び復号用の第２のテーブルＩＴｂが書き込まれた復号用テーブルＲＯＭ３３に供給される。
【００７８】
復号用第１テーブルＩＴａが書き込まれた復号用テーブルＲＯＭ３２は、１６ビットの符号を受けとって、逆変換を行い、８ビットの信号を出力する。１６ビットの符号を受けとっても、それだけでは一意に逆変換が行えないタイプの１６ビットの符号に対しては、変調器側で、この符号を出力した後、状態値が「２」に変化する方の８ビットの信号値を出力するようにする。出力される８ビットの信号値は、判定回路３５へ供給される。
【００７９】
復号用第２テーブルＩＴｂが書き込まれた復号用テーブルＲＯＭ３３は、復号用テーブルＲＯＭ３２同様、１６ビットの符号を受けとって、逆変換を行い、８ビットの信号を出力するが、全ての場合において逆変換を行うわけではない。復号用テーブルＲＯＭ３３は、１６ビットの符号から一意に逆変換が行えるものについては、何も出力しないか、特別なデータを出力するようにする。１６ビットの符号を受けとっても、それだけでは一意に逆変換が行えないタイプの１６ビットの符号に対しては、変調器側で、この符号を出力した後、状態値が「３」に変化する方の８ビットの信号値を出力するようにする。出力される８ビットの信号値は、判定回路３５へ供給される。
【００８０】
ＡＮＤ回路３４は、入力された１６ビットの符号と、比較値発生回路３６からの１６進数で“８００８”である１６ビットの符号“1000 0000 0000 1000” とのＡＮＤを取ることによって、入力１６ビット符号の１ビット目と１３ビット目の符号を検査し、得られた１６ビットのＡＮＤ出力の数値の全ビットが“０”の時は“０”を、そうでない時は“１”を、それぞれ出力する。“８００８”は、ＭＳＢを１ビット目とした場合に、１ビット目と１３ビット目のみが“１”であり、それ以外は“０”である符号であるから、ＡＮＤ回路３４からの出力は、入力された１６ビットの符号が、１ビット目と１３ビット目の両方が“０”である場合は“０”、１ビット目と１３ビット目のどちらかあるいは両方が“１”である場合は“１”となる。
【００８１】
判定回路３５は、復号用第１テーブルＲＯＭ３２、及び復号用第２テーブルＲＯＭ３３から供給される８ビットの信号値と、ＡＮＤ回路３４から供給される信号を受けとる。まず、復号用第２テーブルＲＯＭ３３から８ビットの信号値が送られて来ない時、あるいは特別なデータが送られてきた時は、入力された１６ビットの符号が一意に８ビットの信号値へ復号されたということであるから、判定回路３５は、復号用第１テーブル３２から送られた８ビットの信号値を、そのまま出力信号として出力する。次に、復号用第２テーブルＲＯＭ３３から８ビットの信号値が送られて来た時は、入力された１６ビットの符号が一意に８ビットの信号値へ復号できなかったということである。復号用第１テーブルＲＯＭ３２、及び復号用第２テーブル３３から送られてくるデータは、１シンボル遅延回路３１を通ってきているから、ＡＮＤ回路３４に入力された１６ビットの符号は、１シンボル分先読みした符号ということになる。従って、ＡＮＤ回路３４に入力された１６ビットの符号が、状態値「２」である時に変換される符号である場合、すなわちＡＮＤ回路３４の出力信号が“０”である場合は、判定回路３５は、復号用第１テーブルＲＯＭ３２から受けとった８ビットの信号を、出力信号として出力する。ＡＮＤ回路３４に入力された１６ビットの符号が、状態値「３」である時に変換される符号である場合、すなわちＡＮＤ回路３４の出力信号が“１”である場合は、判定回路３５は、復号用第２テーブルＲＯＭ３３から受けとった８ビットの信号を、出力信号として出力する。
【００８２】
以上説明したような本発明の実施例は、特に、高密度光ディスクに、ディジタル音声、ビデオ、データなどの信号を記録する際の変調や復調に適用して好ましいものである。この高密度光ディスクにおける信号フォーマットの概要としては、例えば次のようにすればよい。すなわち、
変調方式                ８−１６変換の一種
チャネルビットレート    ２４．４３１４Ｍｂｐｓ
誤り訂正方式            ＣＩＲＣ
データ伝送レート        １２．２１６Ｍｂｐｓ
である。
【００８３】
なお、本発明は、上述したような実施例のみに限定されるものではなく、例えば、入力信号のＮビットや変換出力信号のＭチャネルビットは、Ｎ＝８、Ｍ＝１６の各値に限定されず、任意の数値に設定することができる。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、変換テーブルの２重化部分は、対応する符号の組が互いにデジタルサムバリエーションの変化量が正負逆でかつ絶対値が近い値となる構成とし、また上記デジタルサムバリエーションの変化量の絶対値が大きい符号を配する構成としているため、変調信号の低周波成分の抑圧が適切に行われるようになる。
【００８５】
また、変換テーブルを複数種類持ち、直前の符号によって次の変換で使用されるテーブルを切替えることで、マージンビットを用いることなく、各Ｎチャネルビットパターンを結合することが可能となる。
各テーブルにおいて、累積ＤＳＶに正と負の逆の作用を与える２種類のテーブルを作成し、その２種類のテーブルを適切に切替えながら変調することにより、変調信号の低周波成分を十分に抑圧することが可能となる。
【００８６】
ここで、従来よりいわゆるＣＤにおいて採用されている８−１４変換、いわゆるＥＦＭと比較すると、マージンビットを用いることなく、８ビットの入力信号を１６チャネルビットの符号に変換することが可能となるため、８ビットをインフォメーションビット１４ビットに変換し、３ビットのマージンビットと合わせて合計１７ビットに変換していた従来の方法と比較して、低周波成分の抑圧を実現しながらデータ記録密度を（１７／１６）倍に高めることができ、変換効率が６％程向上する。
【００８７】
また、記録密度を向上させるためには、８ビットのシンボルをインフォメーションビット１４ビットに変換し、マージンビットを２ビットとして合計１６ビットに変換する方法が考えられるが、この方法に比べると、累積ＤＳＶに正と負の逆の作用を与える２種類のテーブルを作成し、その２種類のテーブルを適切に切替えながら変調を行うことができるため、変調信号の低周波成分を十分に抑圧することができる。
【００８８】
さらに、変調信号を復調する際に、あらかじめ１シンボル分余分に信号を読んでおき、その情報とあわせて復号を行うことで、この方式で変調された信号を復号することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例に用いられる変換テーブルの一例を示す図である。
【図２】変換テーブルを構成するアルゴリズムの一例を示すフローチャートである。
【図３】状態値が１のときのユニットテーブルの一例を示す図である。
【図４】状態値が２のときのユニットテーブルの一例を示す図である。
【図５】状態値が３のときのユニットテーブルの一例を示す図である。
【図６】状態値が４のときのユニットテーブルの一例を示す図である。
【図７】本発明の実施例となる信号変調方法のアルゴリズムの一例を示すフローチャートである。
【図８】本発明の実施例となる信号変調装置の構成例を示すフローチャートである。
【図９】本発明の実施例における変調信号の低域成分がどの程度低減されるかを従来例との比較で示したグラフである。
【図１０】信号復調方法のアルゴリズムの一例を示すフローチャートである。
【図１１】本発明の実施例となる信号復調装置の構成例を示すブロック図である。
【図１２】従来の変調出力信号のフレーム構成を示す図である。
【図１３】従来の変調出力信号のサブコーディングフレーム構造を示す図である。
【図１４】従来のサンプル値とＥＦＭ変調波形を示す図である。
【符号の説明】
１０、２０  比較回路
１１、１２  セレクタ
１３  状態値記憶用メモリ
１４、１７、２１  アドレス発生回路
１５、１８、２２、２６  読み出し回路
１６、１９、２４  累積ＤＳＶ計算回路
２３  符号用テーブルＲＯＭ
２５  累積ＤＳＶ用メモリ
２７  次回状態値決定用ＲＯＭ
【図１】
0003541439.tif 000002
【図２】
0003541439.tif 000003
【図３】
0003541439.tif 000004
【図４】
0003541439.tif 000005
【図５】
0003541439.tif 000006
【図６】
0003541439.tif 000007
【図７】
0003541439.tif 000008
【図８】
0003541439.tif 000009
【図９】
0003541439.tif 000010
【図１０】
0003541439.tif 000011
【図１１】
0003541439.tif 000012
【図１２】
0003541439.tif 000013
【図１３】
0003541439.tif 000014
【図１４】
0003541439.tif 000015