(57)【特許請求の範囲】
【請求項１】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
第１の導電型式の第１の領域と、
前記第１の導電型式と反対の第２の導電型式の第２の領域であって、その第２の領域が、前記第１の領域の上に重なり接触し、外側境界を有する表面Ｓを有し、前記第２の領域の表面が前記上面の一部である、第２の領域と、
前記第１の導電型式の第３の領域であって、その第３の領域が、前記第２の領域の一部の上に重なり、前記第２の領域の表面Ｓの外側境界全体に接触している、第３の領域と、及び
前記第１の導電型式の第４の領域であって、その第４の領域の抵抗が第１の領域の抵抗より低く、前記第４の領域が、前記第１の領域の下に重なり、前記上面に延びて実質的に前記第２の領域を横方向に取り囲む、第４の領域とからなり、
前記第２の領域の前記表面Ｓが円形である、トランジスタ。
【請求項２】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
第１の導電型式の第１の領域と、
前記第１の導電型式と反対の第２の導電型式の第２の領域であって、その第２の領域が、前記第１の領域の上に重なり接触し、外側境界を有する表面Ｓを有し、前記第２の領域の表面が前記上面の一部である、第２の領域と、
前記第１の導電型式の第３の領域であって、その第３の領域が、前記第２の領域の一部の上に重なり、前記第２の領域の表面Ｓの外側境界全体に接触している、第３の領域と、及び
前記第１の導電型式の第４の領域であって、その第４の領域の抵抗が第１の領域の抵抗より低く、前記第４の領域が、前記第１の領域の下に重なり、前記上面に延びて実質的に前記第２の領域を横方向に取り囲む、第４の領域とからなり、
前記第２の領域の前記表面Ｓが２０辺を有する多角形である、トランジスタ。
【請求項３】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
第１の導電型式の第１の領域と、
前記第１の導電型式と反対の第２の導電型式の第２の領域であって、その第２の領域が、前記第１の領域の上に重なり接触し、外側境界を有する表面Ｓを有し、前記第２の領域の表面が前記上面の一部である、第２の領域と、
前記第１の導電型式の第３の領域であって、その第３の領域が、前記第２の領域の一部の上に重なり、前記第２の領域の表面Ｓの外側境界全体に接触している、第３の領域と、及び
前記第１の導電型式の第４の領域であって、その第４の領域の抵抗が第１の領域の抵抗より低く、前記第４の領域が、前記第１の領域の下に重なり、前記上面に延びて実質的に前記第２の領域を横方向に取り囲む、第４の領域とからなり、
前記第４の領域が、前記第１の領域を前記基板の前記上面の第１の部分と前記基板の前記上面の第２の部分とに接続し、その結果、前記基板の前記上面の前記第１の部分が、前記第２の領域の前記表面により横方向に取り囲まれ、前記基板の前記上面の前記第２の部分が、前記第２の領域の前記表面の前記外側境界の横方向外側にある、トランジスタ。
【請求項４】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
コレクタ領域と、
前記コレクタ領域の上に重なり接触するベース領域であって、前記ベース領域の表面が、前記上面の一部であり、かつ外側境界を有し、また前記外側境界に隣接し前記外側境界全体に沿って延在する部分を有する、ベース領域と、
前記ベース領域の一部の上に重なり、前記ベース領域の表面の外側境界全体に接触しているエミッタ領域と、
前記コレクタ領域の下に重なり接触し、前記コレクタ領域を越えて横方向に延在する埋込層であって、その埋込層が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、埋込層と、及び
前記埋込層から前記基板の上面へ延びて、実質的に前記エミッタ領域を横方向に取り囲む、第１のシンク領域であって、そのシンク領域が、前記埋込層と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第１のシンク領域とからなり、
前記外側境界が円形である、トランジスタ。
【請求項５】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
コレクタ領域と、
前記コレクタ領域の上に重なり接触するベース領域であって、前記ベース領域の表面が、前記上面の一部であり、かつ外側境界を有し、また前記外側境界に隣接し前記外側境界全体に沿って延在する部分を有する、ベース領域と、
前記ベース領域の一部の上に重なり、前記ベース領域の表面の外側境界全体に接触しているエミッタ領域と、
前記コレクタ領域の下に重なり接触し、前記コレクタ領域を越えて横方向に延在する埋込層であって、その埋込層が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、埋込層と、及び
前記埋込層から前記基板の上面へ延びて、実質的に前記エミッタ領域を横方向に取り囲む、第１のシンク領域であって、そのシンク領域が、前記埋込層と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第１のシンク領域とからなり、
前記外側境界が２０辺を有する多角形であるトランジスタ。
【請求項６】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
コレクタ領域と、
前記コレクタ領域の上に重なり接触するベース領域であって、前記ベース領域の表面が、前記上面の一部であり、かつ外側境界を有し、また前記外側境界に隣接し前記外側境界全体に沿って延在する部分を有する、ベース領域と、
前記ベース領域の一部の上に重なり、前記ベース領域の表面の外側境界全体に接触しているエミッタ領域と、
前記コレクタ領域の下に重なり接触し、前記コレクタ領域を越えて横方向に延在する埋込層であって、その埋込層が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、埋込層と、
前記埋込層から前記基板の上面の第１の部分へ延びて、実質的に前記エミッタ領域を横方向に取り囲む、第１のシンク領域であって、そのシンク領域が、前記埋込層と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第１のシンク領域と、及び
前記埋込層から前記基板の上面の第２部分へ延びる、第２のシンク領域であって、前記第２の部分が、前記ベース領域の表面により横方向に取り囲まれ、前記第２のシンク領域が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第２のシンク領域とからなる、トランジスタ。
【請求項７】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
コレクタ領域と、
前記コレクタ領域の上に重なり接触するベース領域であって、前記ベース領域の表面が、前記上面の一部であり、かつ外側境界を有し、また前記外側境界に隣接し前記外側境界全体に沿って延在する部分を有する、ベース領域と、
前記ベース領域の一部の上に重なり、前記ベース領域の表面の外側境界全体に接触しているエミッタ領域と、
前記コレクタ領域の下に重なり接触し、前記コレクタ領域を越えて横方向に延在する埋込層であって、その埋込層が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、埋込層と、及び
前記埋込層から前記基板の上面へ延びて、実質的に前記エミッタ領域を横方向に取り囲む、第１のシンク領域であって、そのシンク領域が、前記埋込層と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第１のシンク領域とからなり、
前記エミッタ領域が連続導電層の一部を含み、その連続導電層が前記ベース領域の前記上面の前記外側境界を越えて横方向に延在し、
前記外側境界が円形である、トランジスタ。
【請求項８】
上面を有する半導体基板に形成されるトランジスタであって、そのトランジスタが、
コレクタ領域と、
前記コレクタ領域の上に重なり接触するベース領域であって、前記ベース領域の表面が、前記上面の一部であり、かつ外側境界を有し、また前記外側境界に隣接し前記外側境界全体に沿って延在する部分を有する、ベース領域と、
前記ベース領域の一部の上に重なり、前記ベース領域の表面の外側境界全体に接触しているエミッタ領域と、
前記コレクタ領域の下に重なり接触し、前記コレクタ領域を越えて横方向に延在する埋込層であって、その埋込層が、前記コレクタ領域と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、埋込層と、及び
前記埋込層から前記基板の上面へ延びて、実質的に前記エミッタ領域を横方向に取り囲む、第１のシンク領域であって、そのシンク領域が、前記埋込層と同じ導電型式であり、前記コレクタ領域の抵抗より低い抵抗を有する、第１のシンク領域とからなり、
前記エミッタ領域が連続導電層の一部を含み、その連続導電層が前記ベース領域の前記上面の前記外側境界を越えて横方向に延在し、
前記外側境界が２０辺を有する多角形である、トランジスタ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電子デバイスに関し、より詳しくはバイポーラトランジスタに関する。
【０００２】
【従来の技術】
バイポーラトランジスタは、コンピュータのプロセッサ、メモリ、電源その他を含む、デジタル回路及びアナログ回路において広く使用されている。バイポーラトランジスタは、増幅、スイッチング、バイアス発生、及びその他の目的のために用いられている。バイポーラトランジスタは一般に、それらに対応するＭＯＳよりも大きく、また消費電力効率も劣るが、バイポーラトランジスタは一般により高速であり、従ってバイポーラトランジスタは多くの場合、高速メモリ、高速論理アレイ、及びデータ通信及び電気通信のための他の多くの超高速製品における選択肢となっている。
【０００３】
バイポーラトランジスタの設計における典型的なゴールは、周波数範囲を高くし（高速を可能にする）、電流及び電力利得を高くし（低電力消費を達成することを可能にする）、またトランジスタ発生ノイズを低くすることなどを含んでいる。別のゴールは、類似するトランジスタの電気特性の良好なマッチングを得ること、特に、コレクタ電流を等しくした場合のベース−エミッタ電圧の間の差として測定されるＶＢＥマッチングを良好にすることである。ＶＢＥマッチングは特に、類似する電気特性を有する類似のトランジスタに依存しているモノリシック回路の設計について重要である。
【０００４】
高い周波数範囲を得るためには、ベース面積に対するエミッタ面積の比を増大させ、コレクタ抵抗を減少させることが望ましい。なぜならトランジスタの単一電流利得周波数ｆＴと単一電力利得周波数ｆｍａｘはベース面積に対するエミッタ面積の比に比例し、コレクタ抵抗に反比例するからである。例えばＷ．  ＢｕｒｇｅｒらのＢＣＴＭ  Ｐｒｏｃｅｅｄｉｎｇｓ，  ＢＣＴＭ  １９９０，  ７８−８１頁を参照のこと。また、コレクタ抵抗を減少させることは、トランジスタ発生ノイズを減少させ、電流利得及び電力利得を増大させるのに役立つ。エミッタ抵抗を減少させることもまたノイズを減少させ、電流及び電力利得を増大させる。加えて、エミッタ抵抗を減少させることは、特に高トランジスタ電流においてＶＢＥマッチングを改善する。このように、ベース面積に対するエミッタ面積の比を増大させ、コレクタ及びエミッタ抵抗を減少させることは、バイポーラトランジスタの設計における重要なゴールである。
【０００５】
図１は従来技術のトランジスタ１１０の平面図を示している。エミッタ１２０はベース１３０上に延在している。エミッタ幅ＷＥは小さく選ばれ、ベース抵抗を減ずるようになっている。なぜならベース抵抗はノイズの原因となり、周波数範囲を低減させるからである。１９９２年９月２５日に出願されたＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈらの「トランジスタ及びその製造方法」と題する米国特許出願第０７／９５１，５２４号を参照のこと。ベースコンタクト領域１４０はエミッタの両側でベースに接触し、ベース抵抗を減ずるようになっている。コレクタ（図示せず）はベースの下側にあり、コレクタコンタクト領域１５０−１，  １５０−２と電気的に接触している。コレクタコンタクトホール１６０−１から１６０−８と、ベースコンタクトホール１７０−１及び１７０−２と、エミッタコンタクトホール１８０−１及び１８０−２は、トランジスタの上側にある絶縁層に形成されており、コレクタ、ベース及びエミッタが絶縁層の上側にある導電層により接触されることを可能にしている。
【０００６】
【発明が解決しようとする課題】
トランジスタ１１０におけるエミッタ面積のベース面積に対する比は、ベース幅に対するエミッタ幅の比ＷＥ／ＷＢに等しい。この比は、エミッタ幅ＷＥを増大させるか、ベース幅ＷＢを減少させることによって増大させることができる。しかしながらエミッタ幅ＷＥを増大させることは、エミッタ幅がベース抵抗の一因となるため望ましくない。他方ベース幅ＷＢは、エミッタ１２０とベースコンタクト領域１４０との間にある最小限の間隔を必要とする設計上のルールにより設定された限度以下には減少させることができない。従って、ベース面積に対するエミッタ面積の比がより大きく、それと同時にエミッタ幅と設計上のルールが同じであるトランジスタに対するニーズがある。
【０００７】
エミッタコンタクトホール１８０−ｉ，  ｉ＝１，  ２は、エミッタ１２０上ではなく、ベース１３０及びエミッタ１２０から横方向に離れて形成されており、エミッタ１２０がコンタクトホールよりも細くなることを可能にしている。このようにエミッタより細いため、ベース抵抗は減少されるが、しかしベースの中央にあるエミッタ部分がエミッタコンタクトホールから遠く離れているために、エミッタ抵抗は増大してしまう。そこで、エミッタ抵抗を減少させると同時に、なおエミッタをコンタクトホールよりも細くすることを可能にすることが望ましい。また、コレクタ抵抗を減少させることも望ましい。
【０００８】
【課題を解決するための手段】
本発明によるトランジスタは幾つかの実施形態において、ベース面積に対する高いエミッタ面積比と、低いエミッタ抵抗と、低いコレクタ抵抗と、そして同時に小さなエミッタ幅とを有する。これらの利点は幾つかの実施形態においては、エミッタをベース上面の外側境界に沿って配置することによって達成される。ベース面積に対するエミッタ面積の比が高いのは、エミッタが長いこと、即ちベース境界と同程度に長いことと、また従って、小さなエミッタ幅でもより大きなエミッタ面積が得られることによるものである。
【０００９】
幾つかの実施形態では、エミッタは導電層の一部を含み、この導電層はベース上面の境界を越えて延在する。境界を越えて延在するこの導電層の部分は、エミッタを広げることなしにエミッタ電流経路を広くする。その結果、同じエミッタ幅についてより小さなエミッタ抵抗が得られる。
【００１０】
幾つかの実施形態においては、コレクタコンタクト領域はエミッタを実質的に取り囲み、低いコレクタ抵抗をもたらす。
【００１１】
幾つかの実施形態においては、１つのコレクタコンタクト領域をベース中央に設け、別のコレクタコンタクト領域をベースの外側に設けることにより、低いコレクタ抵抗が得られる。
【００１２】
本発明の他の特徴及び利点を以下に記述する。本発明は特許請求の範囲によって規定されるものである。
【００１３】
【実施例】
図２は、高周波の用途に適したトランジスタ２１０の平面図である。図３はこのトランジスタ２１０の断面図を示している。トランジスタ２１０はｎｐｎトランジスタであるが、トランジスタ２１０の導電型式を反転させることにより、同様のｐｎｐトランジスタを得ることができる。
【００１４】
図２に示されているように、トランジスタ２１０のエミッタ１２０はベース１３０の上面の境界１３０Ｂに沿って延在している。このベースの上面は、平面で見て円形である。ベース１３０は、単結晶シリコン基板２３０の実質的に円筒形のＰ形ドープ領域２２０（図３）を含み、またベース１３０はこの領域２２０の上側にあって接触している高融点金属シリサイド２４０（例えばチタンシリサイド）の部分をも含む。幾つかの実施形態においては、境界１３０Ｂは平面で見て円形ではなく多角形であり、例えば２０辺からなる多角形である。さらに他の実施形態では、境界１３０Ｂは楕円形である。他の実施形態では、さらに他の形状が用いられる。
【００１５】
エミッタ１２０は境界１３０Ｂの全体と、境界に沿ったベース上面の一部の上側にある。エミッタ１２０は、ベース１３０の上側にある連続的な導電層２５０の部分を含む。導電層２５０の内側及び外側の境界が、それぞれ図２において２５０Ｂ−１と２５０Ｂ−２で示されている。導電層２５０は、多結晶シリコン層２６０のｎ＋部分（図３）と、このｎ＋多結晶シリコン部分の上側にある金属シリサイド２４０とからなる。エミッタ１２０はまた基板２３０のｎ＋領域３７０をも含み、この領域は導電層２５０の多結晶シリコン部分の下側にあって、ベースの上側にある。エミッタ１２０の多結晶シリコン側壁上にある二酸化シリコンのスペーサ３７６が、エミッタをベース１３０の金属シリサイド部分から分離している。
【００１６】
エミッタ１２０の内側境界２５０Ｂ−１は、平面で見て円形、楕円形、又は２０辺の多角形若しくはその他の多角形、或いは何らかの他の形状である。エミッタ幅ＷＥは小さく、幾つかの実施形態では０．８μｍに選ばれ、ベース抵抗を小さくするようになっている。
【００１７】
連続的な導電層２５０の外側境界２５０Ｂ−２は、エミッタコンタクトホール１８０−１，  １８０−２の位置を除いては平面で見て円形であり、これらの位置では導電層２５０はコンタクトホールを収容するための突起２５０−１，  ２５０−２を形成している。これらの突起を除き、導電層２５０は狭く、例えば１つの実施形態では１．６μｍ幅であり、コレクタコンタクト領域１５０−１，  １５０−２をエミッタ１２０の近くに持ってくることを可能にしている。その結果、小さなトランジスタ寸法が得られる。コレクタ抵抗もまた、以下に説明するように小さなものである。
【００１８】
幾つかの実施形態では、外側境界２５０Ｂ−２は、エミッタコンタクトホールの位置を除いて、楕円形又は多角形である。他の実施形態では他の形状が用いられる。
【００１９】
エミッタコンタクトホール１８０−１，  １８０−２は導電層２５０において、しかしエミッタ１２０ではない部分で終端しており、エミッタをコンタクトホールよりも細くすることを可能にしている。１つの実施形態では、エミッタ幅ＷＥは０．８μｍであり、各々のコンタクトホール１８０−ｉ，  ｉ＝１，  ２は平面で見て１．０×１．０μｍの正方形である。
【００２０】
ベース１３０及びベースの下側にあるｎ−コレクタ３８２は、ベース及びコレクタを集積回路の残りの部分から分離するフィールド酸化膜３８６によって取り囲まれている。ｎ＋埋込層３９０が、コレクタ３８２及びこれを取り囲むフィールド酸化膜３８６の下側にあり、コレクタからｎ＋シンク領域３９４−１，  ３９４−２に対する低抵抗経路をもたらしている。埋込層及びシンク領域は、コレクタよりも低い抵抗を有する。シンク領域３９４−ｉ，  ｉ＝１，  ２は基板２３０の上面に延び、コレクタ３８２がこの上面により電気的に接触されることを可能にしている。シンク領域３９４−ｉは、突起２５０−１，  ２５０−２のための余地を作るためにシンク領域が中断されている部分を除き、エミッタ、ベース及びコレクタを実質的に取り囲む。フィールド酸化膜３８６はシンク領域を取り囲み、ベース／コレクタ領域とシンク領域の外側で、トランジスタ全体に延在している。
【００２１】
平面で見て、シンク領域３９４−１の上面の内側境界３９４−１Ｂ−１及び外側境界３９４−１Ｂ−２は、円形、楕円形、又は多角形、或いは何らかの他の形状である。シンク領域３９４−２の上面の内側境界３９４−２Ｂ−１及び外側境界３９４−２Ｂ−２もまた、円形、楕円形、又は多角形、或いは何らかの他の形状である。
【００２２】
コレクタコンタクト領域１５０−１，  １５０−２は、それぞれのシンク領域３９４−１，  ３９４−２上で、多結晶シリコン層２６０のｎ＋部分とその上側の金属シリサイド２４０から形成されている。ベース中央にあるベースコンタクト領域１４０は、多結晶シリコン層２６０のｐ＋部分と、その上側の金属シリサイド２４０とから形成されている。１つの実施形態では二酸化シリコンである絶縁層３９６が、ベース、エミッタ及びコレクタの上側にある。ベースコンタクトホール１７０、コレクタコンタクトホール１６０−１から１６０−４、及びエミッタコンタクトホール１８０−１，  １８０−２が絶縁層３９６に形成され、ベースコンタクト領域１４０、コレクタコンタクト領域１５０−１，  １５０−２、及び連続的導電層２５０に対する接触を可能にしている。それぞれのコンタクトホールには、金属製コンタクト３９７、３９８−１から３９８−４、及び４０８−１，  ４０８−２が形成されている。
【００２３】
上述したように、ベース上面の境界に沿ってエミッタを配置することは、エミッタ幅ＷＥを増大させずにエミッタ長を増大させることを可能にする。その結果得られるベース面積ＡＢに対するエミッタ面積ＡＥの比の改善は、以下の例によって示される。ベース境界１３０Ｂ及びエミッタ内側境界２５０Ｂ−１の各々が平面で見て円形、又は円形を近似した多角形（例えば２０辺の多角形）である実施形態を考える。この実施形態は、設計上のルールにより許容される最小限の寸法である次の寸法で製造される。即ちベースコンタクトホール１７０の直径は１．０μｍ、ベースコンタクト領域１４０はベースコンタクトホール１７０の半径よりも０．４μｍ大きな半径、ベースコンタクト領域１４０とエミッタ１２０との間の間隔は１．０μｍ、そしてエミッタ幅ＷＥは０．８μｍである。この場合、エミッタの外径Ｒ２は、１．０／２＋０．４＋１．０＋０．８＝２．７μｍ、そして内径Ｒ１は１．０／２＋０．４＋１．０＝１．９μｍである。エミッタ面積ＡＥ＝π（Ｒ２２−Ｒ１２）＝１１．５６μｍ２である。ベース面積ＡＢ＝πＲ２２＝２２．９μｍ２である。比ＡＥ／ＡＢ＝０．５である。
【００２４】
対照的に、同じエミッタ幅、同じ設計上のルール及び最小寸法を使用して、図１の従来技術のトランジスタ１１０の比ＡＥ／ＡＢは僅かに０．２１である。即ち、図１においてエミッタ幅ＷＥ＝０．８μｍ、エミッタの両側のベース部分が各々１．５μｍ幅であってベースコンタクト領域１４０がエミッタの両側でベースに接触することができるようになっていると仮定する。この場合にベース幅ＷＢの合計は、０．８＋１．５＊２＝３．８μｍである。比ＡＥ／ＡＢ＝ＷＥ／ＷＢ＝０．２１であり、これはトランジスタ２１０についての比０．５よりも約２．４倍小さい。ＡＥ／ＡＢの比のこの２４０％の増大により、パラメータｆＴ及びｆｍａｘのかなりの増大が導かれ、かくしてトランジスタの周波数範囲のかなりの改善がもたらされる。
【００２５】
トランジスタ２１０は低いエミッタ抵抗を有する。なぜならエミッタ１２０は、ベース境界１３０Ｂを越えて横方向に延びると共にエミッタ電流経路を広げる導電層２５０の部分と接触しているからである。ベース境界の外側にある導電層２５０の部分はエミッタの一部を形成するものではないが、エミッタ電流経路がエミッタ幅を増大させることなく、従ってベース抵抗を増大させることなく広げられることが注目される。
【００２６】
トランジスタ２１０における低いエミッタ抵抗の原因をなす別の要因は、エミッタ全体がコンタクトホール１８０−ｉに近接していることである。より詳しく言えば、エミッタの中央に沿って測ったエミッタ長をＬＥとすると、図２に見られる如きエミッタ１２０の上半分全部がコンタクトホール１８０−１から約ＬＥ／４の距離内にある。同様に、エミッタ１２０の下半分全部はコンタクトホール１８０−２から約ＬＥ／４の距離内にある。かくして、エミッタのどの個所もエミッタコンタクトホールから約ＬＥ／４の距離内にある。
【００２７】
対照的に、図１の従来技術においては、エミッタ１２０の中央部分はエミッタコンタクトホールから約ＬＥ／２の距離にある。図２及び図３において得られるこの約ＬＥ／４というより短い距離は、図２及び図３のエミッタ１２０が各々のエミッタコンタクトホール１８０−ｉから２つの方向、即ち時計回り及び反時計回りに延びていることによって得られている。対照的に、図１の従来技術のエミッタ１２０は、図１のエミッタコンタクトホール１８０−ｉの各々がエミッタの一端にだけ設けられているため、各々のエミッタコンタクトホール１８０−ｉから一方向にのみ延びている。従って、所与のエミッタ長ＬＥ及びエミッタ幅ＷＥ（従って所与のエミッタ面積ＡＥ＝ＬＥ×ＷＥ）においては、基板の上側にあるエミッタ部分の直列抵抗は、トランジスタ２１０においては従来技術のトランジスタ１１０よりも約２倍小さなものとなる。
【００２８】
図４の実施例では、境界１３０Ｂに沿った付加的なエミッタコンタクトホールにより、エミッタ抵抗はさらに低減される。全エミッタ１２０が境界１３０Ｂの付近にあるから、全エミッタがエミッタコンタクトホール１８０−ｉの近傍にあり、その結果低いエミッタ抵抗となる。
【００２９】
エミッタコンタクトホール１８０−ｉ、突起２５０−ｉ、コレクタコンタクト領域１５０−ｉ、及びシンク領域３９４−ｉの数を除き、図４の実施例は図２及び図３の実施例と同様である。
【００３０】
エミッタ抵抗が低いことにより、高い電流利得、高い電力利得、低いトランジスタ発生ノイズ、及び良好なＶＢＥマッチングを得ることを可能になる。
【００３１】
図２から図４のトランジスタ２１０は、埋込層及びシンク領域を通るコレクタ電流経路が広いため、低いコレクタ抵抗を有する。比較のために図１の従来技術を参照すると、コレクタ電流はエミッタ１２０とコレクタコンタクト領域１５０−１，  １５０−２との間で、埋込層（図１には示していない）とコレクタコンタクト領域の下側にあるシンク領域（やはり図示せず）を介して通過する。埋込層及びシンク領域を通るコレクタ電流経路の幅は、エミッタ長ＬＥに大体同じである。
【００３２】
対照的に、図２のトランジスタ２１０においては、コレクタ電流経路の幅は、少なくとも埋込層３９０及びシンク領域３９４−ｉにおいて、ＬＥよりも大きい。エミッタ付近においては、埋込層におけるコレクタ電流経路の幅は大体ＬＥに等しい。しかしながら、コレクタ電流経路がエミッタからシンク領域へと横方向に移動するにつれて、コレクタ電流経路の幅は、大体シンク領域の内側境界３９４−１Ｂ−１，  ３９４−２Ｂ−１の長さ程度に増大する。シンク領域を通る電流経路の幅もまた、内側境界の長さ以上である。内側境界は実質的にエミッタを取り囲んでいるから、内側境界の長さは幾つかの実施形態においては、エミッタ長ＬＥよりも大きい。従って、トランジスタ２１０におけるコレクタ抵抗は小さなものである。
【００３３】
同様の理由から、図４のトランジスタ２１０もまた、小さなコレクタ抵抗を有する。図２から図４のトランジスタ２１０におけるこの小さなコレクタ抵抗は、高いトランジスタ周波数範囲、高い電流利得、高い電力利得、及び低いトランジスタ発生ノイズを得ることを可能にする。
【００３４】
突起２５０−ｉの間で導電層２５０を狭くすることもまた、コレクタ抵抗をさらに低減させる。なぜならこれもまた、シンク領域３９４−ｉをエミッタ１２０の近傍に持ってくるからである。
【００３５】
図５及び図６はそれぞれ、高性能トランジスタ５１０の平面図及び断面図を示している。図６は断面図の左半分のみを示している。右半分は、左半分の鏡像となっている。トランジスタ５１０は図２及び図３のトランジスタと同様であるが、しかしトランジスタ５１０はベース１３０の中央に付加的なコレクタコンタクト領域１５０−３を有している。コレクタコンタクト領域１５０−３の部分では、付加的なシンク領域３９４−３（図６）が、埋込層３９０を基板表面に接続している。付加的なコレクタコンタクトホール１６０−５が、コレクタコンタクト領域１５０−３で終端している。この付加的なコレクタコンタクト領域及び付加的なシンク領域は、コレクタ抵抗をさらに低減することを可能にしている。
【００３６】
トランジスタ５１０のベース上面は、内側境界１３０Ｂ−１及び外側境界１３０Ｂ−２を有する。各々の境界１３０Ｂ−ｉは円形、楕円形、又は多角形、或いは何らかの他の形状である。連続導電層２５０の内側境界２５０Ｂ−１及び外側境界２５０Ｂ−２、ベースコンタクト領域１４０の内側境界１４０Ｂ−１及び外側境界１４０Ｂ−２もまた、外側境界２５０Ｂ−２が突起２５０−１，  ２５０−２の位置で矩形であることを除き、円形、楕円形、又は多角形、或いは何らかの他の形状である。
【００３７】
ベースコンタクトホールは、１７０−１から１７０−４で示されている。
【００３８】
図２から図６のトランジスタ２１０及び５１０は、幾つかの実施形態においては、ここで番号を参照することによってその内容を本明細書中に取り入れる以下の文献に記載されたプロセスの１つを用いて製造される。これらの文献とは、１９９２年９月２５日にＡ．Ａ．  Ｉｒａｎｍａｎｅｓｈらにより出願された「トランジスタ及びその製造方法」と題する米国特許出願第０７／９５１，５２４号、１９９０年４月２日にＶ．  Ｉｌｄｅｒｅｍらにより出願された「ＢｉＣＭＯＳデバイス及びその製造方法」と題する米国特許出願題０７／５０２，９４３号、１９９０年４月２日にＡ．Ｇ．  Ｓｏｌｈｅｉｍらにより出願された「高性能半導体デバイス及びそれらの製造」と題する米国特許出願第０７／５０３，４９８号、及びＡ．Ａ．  ＩｒａｎｍａｎｅｓｈらのＴｏｔａｌ  Ｓｙｓｔｅｍ  Ｓｏｌｕｔｉｏｎ  ｗｉｔｈ  Ａｄｖａｎｃｅｄ  ＢｉＣＭＯＳ，  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｔｅｃｈｎｏｌｏｇｙ，  １９９２年７月、３７−４０頁の論文である。例えば１つの実施形態では、トランジスタ２１０及び５１０は次のようにして製造される。
【００３９】
基板２３０の底部を形成するＰ形基板５２０をマスクして、埋込層３９０を画定する。ｎ形ドーパントを注入し、埋込層を形成する。
【００４０】
基板５２０上にｎ−エピタキシャル層５３０を成長させ、基板２３０の上部をもたらす。フィールド酸化膜領域３８６をエピタキシャル層５３０に形成する。ｎ＋埋込層は、ドーパントの外方拡散によってエピタキシャル層内へと部分的に延在する。
【００４１】
ｎ形ドーパントをシンク領域３９４内へと注入する。次いで多結晶シリコン層２６０を堆積し、ｐ形ドーパントでドーピングする。このｐ形ドーパントはエピタキシャル層５３０中へと外方拡散し、エピタキシャル層の領域２２０をｐ形導電型式に変換させる。付加的なｐ形及びｎ形ドーパントを多結晶シリコン層中へと選択的に導入し、多結晶シリコンを連続的導電層２５０及びコレクタコンタクト領域１５０の部分ではｎ＋にドープし、ベースコンタクト領域１４０の部分では多結晶シリコンはｐ＋にドープする。次いで多結晶シリコン層２６０をマスクしエッチングして、連続的導電層２５０、ベースコンタクト領域１４０、及びコレクタコンタクト領域１５０を画定する。
【００４２】
多結晶シリコン層２６０からのドーパントはエピタキシャル層５３０内へと外方拡散してｎ＋エミッタ領域３７０を形成し、ベースコンタクト領域１４０の付近でベースの領域２２０のｐ形ドーパントの濃度を増大させる。エミッタ−ベース静電容量を減ずるために、エミッタ領域３７０の深さよりも大きくなるように多結晶シリコン層２６０のオーバエッチングが制御される。１つの実施形態では、領域３７０の深さは約５００オングストロームであり、これに対して多結晶シリコンはエピタキシャル層５３０の表面から約１２００オングストロームだけオーバエッチングされる。
【００４３】
付加的なｐ形ドーパントが、外因性ベース（つまりエミッタにより覆われていないベース部分）内へと導入される。二酸化シリコンのスペーサ３７６が、エミッタの周囲に形成される。金属シリサイド２４０、二酸化シリコンの絶縁層３９６、コンタクトホール１８０−ｉ，  １７０及び１６０−ｉ、金属製コンタクト３９７、３９８−ｉ及び４０８−ｉ、及び上側の金属層が次いで、例えば前述のＡ．Ｇ．  Ｓｏｌｈｅｉｍらの米国特許出願第０７／５０３，４９８号に記載の如くにして形成される。
【００４４】
本発明は以上の如き実施例に関して例示してきたが、本明細書に記載されない他の実施形態及び改変例も、本発明の範囲内にある。例えば幾つかの実施形態では、連続導電層２５０は一様な幅を有する。幾つかの実施形態では、コレクタコンタクト領域とシンク領域は、ベース及びコレクタを完全に取り囲む。本発明は、ｎｐｎトランジスタにおける導電型式を反転させることにより得られるｐｎｐトランジスタをも含む。さらに、本発明は特定の材料によって限定されるものではない。例えば、幾つかの実施形態においては、多結晶シリコン２６０及び金属シリサイド２４０を他の材料で置換し、又は他の材料と共に用いることができる。本発明は、例えばゲルマニウムデバイス及びガリウムヒ素デバイスなどの、非シリコンデバイスをもカバーしている。本発明は材料の結晶構造、エミッタ長及びエミッタ幅の寸法、或いはエミッタ、ベース又は他の領域の他の寸法によって限定されない。他の実施形態及び設計変更例が、特許請求の範囲に規定された本発明の範囲内に含まれる。
【００４５】
【発明の効果】
以上の如く本発明によれば、ベース面積に対するエミッタ面積の比を増大させ、コレクタ抵抗を減少させることにより、トランジスタの単一電流利得周波数ｆＴと単一電力利得周波数ｆｍａｘを増大し、高い周波数範囲を得ることができる。またコレクタ抵抗を減少させることにより、トランジスタ発生ノイズを減少させ、電流利得及び電力利得を増大させることができ、ＶＢＥマッチングを改善することも可能となる。
【図面の簡単な説明】
【図１】従来技術のバイポーラトランジスタの平面図である。
【図２】本発明によるバイポーラトランジスタの平面図である。
【図３】本発明によるバイポーラトランジスタの断面図である。
【図４】本発明によるバイポーラトランジスタの平面図である。
【図５】本発明によるバイポーラトランジスタの平面図である。
【図６】本発明によるバイポーラトランジスタの断面図である。
【符号の説明】
１２０  エミッタ
１３０  ベース
１３０Ｂ  境界
１４０  ベースコンタクト領域
１５０−ｉ  コレクタコンタクト領域
１６０−ｉ  コレクタコンタクトホール
１７０  ベースコンタクトホール
１８０−ｉ  エミッタコンタクトホール
２１０，  ５１０  トランジスタ
２２０  Ｐ形ドープ領域
２３０  基板
２４０  シリサイド
２５０  導電層
２５０−ｉ  突起
２５０Ｂ−１  内側境界
２５０Ｂ−２  外側境界
３８２  コレクタ
【図１】
0003564161.tif 000002
【図２】
0003564161.tif 000003
【図３】
0003564161.tif 000004
【図４】
0003564161.tif 000005
【図５】
0003564161.tif 000006
【図６】
0003564161.tif 000007