(57)【特許請求の範囲】
【請求項１】
入力電圧に応じた周波数で発振する電圧制御発振器において、
前記入力電圧に応じた所定の電流値を出力する電圧・電流変換手段と、
前記電圧・電流変換手段の出力電流を駆動源として発振するリング発振回路と、
前記電圧・電流変換手段に対して、前記リング発振回路と並列に接続された抵抗素子と、を備え、
前記抵抗素子の抵抗値が、前記入力電圧に対して前記リング発振回路の発振周波数が線形となるように設定されていることを特徴とする電圧制御発振器。
【請求項２】
前記リング発振回路は、アンバッファタイプの複数のＣ−ＭＯＳインバータ素子を直列に接続することにより構成したリング発振回路であることを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
更に、前記リング発振回路の出力信号を、コンデンサを介して交流結合し、増幅するインタフェース手段を備えたことを特徴とする請求項１又は２に記載の電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧に応じた周波数で発振する電圧制御発振器及びその発振方法に関する。
【０００２】
【従来の技術】
従来、例えば分光測定等に用いられて好適な、入力電圧に比例した周波数で発振する電圧制御発振器（以下、ＶＣＯ）においては、公知のモノリシックＶ／Ｆコンバータ（例えばバーブラウン社製ＶＦＣ３２）や、Ａ／Ｄコンバータに内蔵される二重積分方式のＶ／Ｆコンバータがあり、アナログ信号のデジタル変換、また、その変換された信号の長距離伝送等に広く使用されている。
【０００３】
更に、ＦＭ信号の変調、高周波ＰＬＬ回路等に使用されるセラミック発振子や、ＬＣ発振回路等により構成されたＶＣＯがあり、高周波ＶＣＯとして知られている。また、公知のＣ−ＭＯＳインバータゲートによるリング発振回路を用いて、該発振回路に供給する電源電圧を制御した場合、非常に安価に発振周波数を制御できることが知られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例においては、モノリシックＶ／Ｆコンバータは入力電圧に対する発振周波数の線形性（直線性）が良いという特徴があるものの、積分回路、コンパレータ等のリニア回路部品から構成されているため高価であり、また積分回路等の応答速度の点から、原理的に発振周波数の上限が制限され、あまり高い周波数で使用することができないという問題があった。
【０００５】
また、ＦＭ変調等で採用されるＬＣ素子、または発振子を使う方式では、発振周波数特性を高くすることが可能であるが、入力電圧に応じて変化する発振周波数、即ち周波数帯域が狭いという問題があり、広い周波数帯域に渡って使用しようとすると、入力電圧に対する発振周波数特性の直線性が十分得られないという問題がある。
【０００６】
また、前記の電圧制御されたＣ−ＭＯＳインバータゲートによるリング発振回路も、制御電圧に対する発振周波数の直線性に欠けるという問題がある。この理由について図４を参照して説明する。
【０００７】
図４は、従来例としてのＣ−ＭＯＳリング発振回路を示す図である。
【０００８】
図中、２０はＣ−ＭＯＳリング発振回路であり、発振回路２０の発振周波数ｆは各インバータゲート２１の電源電圧ＶＤＤ−ＶＳＳに応じて図５の特性を得る。
【０００９】
図５は、従来例としてのＣ−ＭＯＳリング発振回路における電圧周波数特性を示す図であり、その周波数特性は直線状ではない。その理由として、リニア増幅器として動作する各インバータゲート２１の出力インピーダンスは、内蔵するＭＯＳトランジスタのゲート・ソース間電圧ＶＧＳに対するドレイン・ソース間がオンの場合の抵抗値に応じて定まる。そのためその抵抗値、ひいてはインバータゲート２１の出力インピーダンスが電源電圧ＶＤＤの影響を受けることになり、また、かかるゲートの出力インピーダンスと、次段に接続されるインバータゲート２１の図示しない等価入力容量とにより決まる位相遅れに関連した周波数で発振するためである。
【００１０】
具体的に、各インバータゲート２１の入力信号レベルは、略（ＶＤＤ−ＶＳＳ）／２付近で振動する正弦波であり、この入力信号がインバータゲート２１の内蔵するＭＯＳトランジスタのゲート端子に接続されているため、電源電圧ＶＤＤが上昇するとＭＯＳトランジスタのゲート・ソース間電圧が増加するので、オン抵抗値が減少する。このオン抵抗値の電源電圧特性が非線形であることから、インバータゲートの出力インピーダンスと、前記次段に接続されるインバータゲートの図示しない等価入力容量とにより決まる信号遅延時間が前記の電源電圧の増加に応じて減少し、発振周波数が電源電圧の増加に対して急激に増加する特性となるわけである。
【００１１】
そこで本発明は、電圧周波数特性の線形性に優れ、且つ低コストな電圧制御発振器の提供を目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するため、電圧制御発振器は以下の構成を特徴とする。
【００１３】
即ち、入力電圧に応じた周波数で発振する電圧制御発振器において、
前記入力電圧に応じた所定の電流値を出力する電圧・電流変換手段と、
前記電圧・電流変換手段の出力電流を駆動源として発振するリング発振回路と、
前記電圧・電流変換手段に対して、前記リング発振回路と並列に接続された抵抗素子と、を備え、
前記抵抗素子の抵抗値が、前記入力電圧に対して前記リング発振回路の発振周波数が線形となるように設定されていることを特徴とする。
好ましくは、前記リング発振回路は、アンバッファタイプの複数のＣ−ＭＯＳインバータ素子を直列に接続することにより構成したリング発振回路であることを特徴とする。
また、好ましくは、更に、前記リング発振回路の出力信号を、コンデンサを介して交流結合し、増幅するインタフェース手段を備えたことを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
【００２２】
はじめに、本実施形態におけるＣ−ＭＯＳインバータゲートによるリング発振回路について説明する。Ｃ−ＭＯＳインバータゲートの動的消費電流は、図示しないゲート内部のコンプリメンタリ接続されたトランジスタの公知の貫通電流を無視できると仮定すれば、次段に接続されたインバータゲートの等価入力容量を充電して端子電圧が上昇するのに必要な電荷量であることから、該Ｃ−ＭＯＳゲートの動作周波数に比例する。この性質を利用したリング発振回路を図２に示す。
【００２３】
図２は、本発明の一実施形態としてのリング発振回路であり、後述の電圧制御発振器１０（図１）のリング発振回路２００にあたる。
【００２４】
図中、２０１〜２０３はＣ−ＭＯＳインバータゲートであり、図に示すごとくリング発振回路２００を形成しており、所定の電流値ＩＤで定電流駆動する。このとき、駆動電流ＩＤと発振回路１００の消費電流がバランスするように電圧帰還が作用して発振周波数が変化することにより、図４及び図５で説明した定電圧駆動に比べて線形性が改善することが予測され、極めて直線に近い発振周波数特性を得ることができるはずである。
【００２５】
しかし、ここで得られる発振周波数特性は完全な直線とはならず、若干上に凸の特性となる。これは前述のように、リング発振回路２００に直列に接続された次段のインバータゲートの等価入力容量が存在し、その等価入力容量を充電するのに必要な電荷量が発振回路２００の消費電流に等しいとすれば駆動電流ＩＤと発振周波数ｆとが完全に比例するはずであるが、実際にはＣ−ＭＯＳゲートの内部のトランジスタの貫通電流を無視することができず、特に発振周波数が増加するに従って、該貫通電流の比率が増すためと考えられる。即ち、発振回路２００の動的消費電流は、周波数に対して完全に比例させることはできずに、高周波域で比較的大きな消費電流を必要とするためである。
【００２６】
そこで、本実施形態では、Ｃ−ＭＯＳインバータゲートＩＣによるリング発振回路を採用し、更に電圧制御入力に応じて該リング発振回路の動作電流を制御する電流制御回路と、該電流制御回路による制御電流の電圧制御入力に対する特性を所望の形とする電流変化率制限回路とを備えた構成の電圧制御発振器（ＶＣＯ）を実現する。
【００２７】
次に、本実施形態の電圧制御発振器における回路の構成について図１を参照して説明する。
【００２８】
図１は、本発明の一実施形態としての電圧制御発振器の回路構成を示す図である。
【００２９】
図中、電圧制御発振器（ＶＣＯ）１０は、電圧−電流変換回路１００、Ｃ−ＭＯＳインバータによるリング発振回路２００、電流変化率制限回路３００、そしてインターフェース回路４００を備える。
【００３０】
ＶＣＯ１０の制御電圧Ｖｉは端子Ｔｉｎに印加され、抵抗１０１を介してオペアンプ１０２の反転入力端子に接続してある（非反転入力端子は接地されている）。
【００３１】
リング発振回路２００は、直列に接続されたＣ−ＭＯＳインバータゲート２０１，２０２，２０３により構成されており、インバータゲート２０３の出力がインバータゲート２０１の入力に接続することにより公知の負帰還を形成している。また、リング発振回路２００の低電位（以下、Ｌ）側電源入力端子と高電位（以下、Ｈ）側電源入力端子との間に電流変化率制限回路３００の抵抗３０１が並列接続され、Ｌ側電源入力端子はオペアンプ１０２の出力に接続されている。更に、Ｈ側電源入力端子は、オペアンプ１０２の反転入力端子に接続されている。リング発振回路２００のインバータゲート２０３の出力は、インターフェース回路４００のコンデンサ４０１を介して抵抗４０２とインバータゲート４０３の入力側に接続することにより帰還回路となっており、これによりリニア増幅器が構成されている。更に、インバータゲート４０３の出力は、インバータゲート４０４を介してＶＣＯ１０の出力端子Ｔｏｕｔから出力周波数ｆを発生する。
【００３２】
次に、前述の回路構成を備える電圧制御発振器（ＶＣＯ）１０の動作について図１及び図３を参照して説明する。
【００３３】
図１において、ＶＣＯ１０の電圧−電流変換回路１００は、端子Ｔｉｎから入力した制御電圧入力Ｖｉと抵抗１０１とによって定まる電流出力Ｉｃを、オペアンプ１０２の帰還ループ上に発生する。また、該電流出力Ｉｃが、リング発振回路２００の電源入力端子に供給されるように接続され、コンデンサ２０４によってリング発振回路２００の電源端子電圧を平滑化するよう構成してある。これによりリング発振回路２００は、制御電圧入力Ｖｉに略比例した所定の周波数で発振動作を行う。
【００３４】
ところで電流変化率制限回路３００において、抵抗３０１の値がリング発振回路２００の動作抵抗（動作電圧／動作電流）に比べて十分に小さい場合、リング発振回路２００の回路電流ＩＤ、電流変化率制限回路３００の回路電流Ｉｈ、そして前記の電流出力Ｉｃの関係は、
Ｉｈ＞＞ＩＤ
Ｉｃ＝ＩＤ＋Ｉｈ
で表現できるため、ＩＤ＝０と考えると、リング発振回路２００の電源電圧ＶＤは、
ＶＤ＝Ｉｃ×（抵抗３０１の抵抗値）
であり、結果的にリング発振回路２００の電源電圧を定電圧駆動したのと等価となる。従って、この場合の発振周波数特性は前述の電圧制御されたＣ−ＭＯＳインバータゲートによるリング発振回路の発振周波数特性（図５）と同様の理由により、発振回路電圧、即ちＶＣＯの制御電圧入力Ｖｉに対して“下に凸”のカーブとなる。
【００３５】
また、電流変化率制限回路３００の抵抗３０１の値が、リング発振回路２００の動作抵抗に比べて十分に大きい場合、電圧−電流変換回路１００の電流出力Ｉｃとリング発振回路２００の回路電流ＩＤとの関係は、
Ｉｃ＝ＩＤ
で表現できる。この時の発振周波数特性を図３に示す。
【００３６】
図３は、本発明の一実施形態としてのＶＣＯ電圧周波数特性を示す図であり、前述の定電流駆動されたリング発振回路２００の発振周波数特性により、図３（Ａ）に示す如く発振回路電流、即ちＶＣＯの制御電圧Ｖｉに対して“上に凸”のカーブとなる。
【００３７】
そこで、電流変化率制限回路３００の抵抗３０１を適当な所定値に選定することにより、前記の定電圧駆動によって得られる“下に凸”の特性と、定電流駆動によって得られる“上に凸”の特性との中間の特性、即ち、ＶＣＯの制御電圧入力に対する発振周波数特性が略直線状となり、線形性の改善が実現する（図３（Ｂ））。このように、電流変化率制限回路３００を備えれば、リング発振回路２００における発振周波数の高い領域（発振回路の消費電流が大きい領域）においてより大きな回路電流を供給することが可能なため、ＶＣＯ１０の入力電圧に対して略直線状の発振周波数特性を得ることができる。具体的には、電流変化率制限回路３００の好ましい実施形態として、リング発振回路素子として公知のＣ−ＭＯＳインバータＩＣ（７４ＨＣＵ０４）を使用した時に抵抗３０１の抵抗値は４．７ＫΩ前後とした。
【００３８】
次に、リング発振回路２００におけるインバータ２０３の出力は、インターフェース回路４００におけるコンデンサ４０１を介して交流結合された後、インターフェース回路４００におけるインバータ４０３及び抵抗４０２によるリニアアンプによって増幅し、インバータ４０４により波形整形を行うことによりロジックレベルに変換される。これにより、リング発振回路２００の発振周波数と同一の周波数を持つ矩形波が、出力端子Ｔｏｕｔから出力されるわけである。
【００３９】
尚、本実施形態では、Ｃ−ＭＯＳリング発振回路として、インバータ３段構成としたが、かかる発振回路はインバータに限らず、ＮＡＮＤ、ＮＯＲ、シュミットインバータ等、発振機能を実現するものであればよい。また、発振回路の構成段数は３段のみならず、公知のバッファタイプのＣ−ＭＯＳ論理素子を１段で帰還して発振させてもよい。
【００４０】
更に、発振回路素子はＣ−ＭＯＳ論理素子に限らず、同様の機能をもつ素子であればトランジスタ、ＦＥＴ等で構成することも可能である。
【００４１】
加えて本発明の電圧制御発振回路は、その制御入力として所定の電圧値を例にあげたが、この制御入力は電流値入力とし、電流制御発振回路を構成しても良いことはもちろんのこと、電圧制御の制御入力に対して所望のオフセット、ゲイン調整等を施してもよい。
【００４２】
【発明の効果】
以上説明したように、本発明によれば、電圧周波数特性の線形性に優れ、且つ低コストな電圧制御発振器の提供が実現する。即ち、簡単な構成により電圧制御発振回路に入力電圧に対して略直線状の発振周波数特性を備えることができる。これにより、数ＫＨｚから１００ＭＨｚ程度の広帯域に渡って線形性に優れた機能を、安価に提供することができる。
【００４３】
【図面の簡単な説明】
【図１】本発明の一実施形態としての電圧制御発振器の回路構成を示す図である。
【図２】本発明の一実施形態としてのリング発振回路である。
【図３】本発明の一実施形態としてのＶＣＯ電圧周波数特性を示す図である。
【図４】従来例としてのＣ−ＭＯＳリング発振回路を示す図である。
【図５】従来例としてのＣ−ＭＯＳリング発振回路における電圧周波数特性を示す図である。
【符号の説明】
２０  従来例としてのＣ−ＭＯＳリング発振回路
２１，  ４０３，４０４  インバータゲート
１０  電圧制御発振器（ＶＣＯ）
１００  電圧−電流変換回路
１０１，４０２  抵抗
１０２  オペアンプ
２００  リング発振回路
２０１〜２０３  Ｃ−ＭＯＳインバータゲート
２０４，４０１  コンデンサ
３００  電流変化率制限回路
４００  インターフェース回路
【図１】
0003552136.tif 000002
【図２】
0003552136.tif 000003
【図３】
0003552136.tif 000004
【図４】
0003552136.tif 000005
【図５】
0003552136.tif 000006