(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された下層の導電膜及び下層の埋め込み配線の上に絶縁膜を形成する第１の工程と、
前記絶縁膜に、相対的に広い溝幅を持つ第１の配線溝と、該第１の配線溝と前記下層の導電膜とが平面的に重なる領域にほぼ均一に分散して配置され前記第１の配線溝と前記下層の導電膜とを連通させる複数の第１のホールと、相対的に狭い溝幅を持つ第２の配線溝と、該第２の配線溝の底部に形成され前記下層の埋め込み配線と接続する第２のホールとを形成する第２の工程と、
前記複数の第１のホール、前記第１の配線溝、前記第２のホール及び前記第２の配線溝にめっき法により上層の導電膜を埋め込んで上層の埋め込み配線を形成する第３の工程とを備え、
前記めっき法は、前記複数の第１のホールに進入し難い成長抑制剤が添加されためっき液を用いて行なわれることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の工程は、前記絶縁膜に前記第１の配線溝を形成した後、前記絶縁膜における前記第１の配線溝の底部に前記複数の第１のホールを形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の工程は、前記絶縁膜に前記複数の第１のホールを形成した後、前記絶縁膜に前記第１の配線溝を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記めっき液には、前記複数の第１のホールに進入し易い成長促進剤が添加されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された第１の下層埋め込み配線及び第２の下層埋め込み配線の上に絶縁膜を形成する第１の工程と、
前記絶縁膜に、相対的に広い溝幅を持つ第１の配線溝と、該第１の配線溝と前記第１の下層埋め込み配線とが平面的に重なる領域に前記第１の配線溝と前記第１の下層埋め込み配線とを連通させる複数の凹状溝と、相対的に狭い溝幅を持つ第２の配線溝と、該第２の配線溝の底部に形成され前記第２の下層埋め込み配線と接続するホールとを形成する第２の工程と、
前記複数の凹状溝、前記第１の配線溝、前記ホール及び前記第２の配線溝にめっき法により上層の導電膜を埋め込んで上層の埋め込み配線を形成する第３の工程とを備え、
前記めっき法は、前記複数の凹状溝に進入し難い成長抑制剤が添加されためっき液を用いて行なわれることを特徴とする半導体装置の製造方法。
【請求項６】
前記第２の工程は、前記絶縁膜に前記第１の配線溝を形成した後、前記絶縁膜における前記第１の配線溝の底部に前記凹状溝を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２の工程は、前記絶縁膜に前記凹状溝を形成した後、前記絶縁膜に前記第１の配線溝を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記めっき液には、前記凹状溝に進入し易い成長促進剤が添加されていることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記成長抑制剤は、アゾ基を含む有機高分子化合物であることを特徴とする請求項１又は５に記載の半導体装置の製造方法。
【請求項１０】
前記有機高分子化合物は、ポリエチレングリコール又はポリプロピレングリコールであることを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上の絶縁膜に形成された配線溝に、めっき法により形成された埋め込み配線を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路装置の微細化及び多層化を実現するために、配線幅の微細化が進んでいる。また、配線の低抵抗化を実現するために、配線材料として銅が提案されている。
【０００３】
ところで、銅膜はエッチングによりパターン化することが困難であるため、絶縁膜に形成された配線溝に銅膜を埋め込んだ後、銅膜における絶縁膜の上に露出している部分をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により除去して、埋め込み配線を形成する技術が提案されている。
【０００４】
以下、従来の埋め込み配線の形成方法について、図１１（ａ）〜（ｅ）を参照しながら説明する。
【０００５】
まず、図１１（ａ）に示すように、半導体基板１０の上に形成された第１の絶縁膜１１に配線溝を形成した後、該配線溝の側壁及び底部並びに第１の絶縁膜１１の上面に沿って、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第１の拡散防止層１２を成膜する。次に、第１の拡散防止層１２の上に銅よりなる第１のシード層（図示は省略している）を形成した後、電解めっき法により第１のシード層の上に第１の銅膜を成長させ、その後、第１の銅膜における第１の絶縁膜１１の上に存在する部分を例えばＣＭＰ法により除去して、第１の銅膜よりなる第１の埋め込み配線１３を形成する。次に、第１の埋め込み配線１３の上に全面に亘って第２の絶縁膜１４を形成する。
【０００６】
次に、図１１（ｂ）に示すように、第２の絶縁膜１４に、溝幅が相対的に大きい第１の配線溝１５、溝幅が相対的に小さい第２の配線溝１６及び接続孔１７を形成した後、図１１（ｃ）に示すように、第１の配線溝１５、第２の配線溝１６及び接続孔１７の側壁及び底部並びに第２の絶縁膜１４の上面に沿って、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層１８を成膜する。
【０００７】
次に、第２の拡散防止層１８の上に銅よりなる第２のシード層（図示は省略している）を形成した後、図１１（ｄ）に示すように、電解めっき法により第２のシード層の上に第２の銅膜１９を成長させる。
【０００８】
次に、第２の銅膜１９における第２の絶縁膜１４の上に存在する部分を例えばＣＭＰ法により除去して、図１１（ｅ）に示すように、相対的に広い配線幅を持つ第１の埋め込み配線２１と、コンタクト２１と、相対的に狭い配線幅を持つ第２の埋め込み配線２２とを形成する。
【０００９】
【発明が解決しようとする課題】
ところで、銅膜をめっき法により成長させる場合、通常、銅膜の成長レートは配線溝の溝幅に依存し、溝幅の狭い配線溝での成長レートは、溝幅の広い配線溝での成長レートよりも大きい。その理由は、半導体プロセスでは、溝幅の狭い配線溝において銅膜が良好に成長するような組成のめっき液を用いることが通常であるからである。
【００１０】
このため、図１１（ｄ）に示すように、溝幅の大きい第１の配線溝１５における第２の銅膜１９の厚さは、溝幅の小さい第２の配線溝１６における第２の銅膜１９の厚さよりも小さい。
【００１１】
従って、第２の銅膜１９における第２の絶縁膜１４の上に存在する部分を除去すると、図１１（ｅ）に示すように、第１の配線溝１５に形成される第１の埋め込み配線２１に、その表面が窪むディッシング現象が発生してしまう。特に、ＣＭＰ法により、第２の銅膜１９における第２の絶縁膜１４の上に存在する部分を除去する場合には、ディッシング現象が顕著に現われる。我々の実験によると、第１の埋め込み配線２１の配線幅が２０μｍ以上になるとディッシングが起きてしまう。
【００１２】
埋め込み配線にディッシングが発生すると、埋め込み配線の膜厚が低減して配線抵抗が上昇したり、ディッシングが発生した埋め込み配線の上に絶縁膜を介して微細な上層配線を形成する際にリソグラフィのフォーカスマージンが不足したり、又はディッシングが発生した埋め込み配線の上に絶縁膜を介して上層の埋め込み配線を形成する際のＣＭＰ工程において研磨残りが生じて配線がショートしてしまう等の問題が発生する。
【００１３】
前記に鑑み、本発明は、配線溝にめっき法により金属膜を成長させて埋め込み配線を形成する場合に、溝幅が大きい配線溝において金属膜を良好に成長させて、埋め込み配線にディッシングが起こらないようにし、これにより、配線抵抗の安定化を図り、微細な上層配線の形成を可能にし、ＣＭＰ工程における研磨残りを防止して配線の信頼性を向上させることを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、半導体基板上の絶縁膜に形成されており、相対的に広い溝幅を持つと共に底部に凹状部を有する第１の配線溝と、絶縁膜に形成されており、相対的に狭い溝幅を持つと共に底部に凹状部を有しない第２の配線溝と、第１の配線溝にめっき法により埋め込まれた導電膜よりなり、相対的に広い配線幅を持つ第１の埋め込み配線と、第２の配線溝にめっき法により導電膜と同じ工程で埋め込まれた導電膜よりなり、相対的に狭い配線幅を持つ第２の埋め込み配線とを備えている。
【００１５】
第１の半導体装置によると、相対的に広い溝幅を持つ第１の配線溝の底部には凹状部が形成されているため、第１の配線溝の底部の表面積が増大するので、めっき法により形成される導電膜の成長レートが向上し、これにより、第１の配線溝に埋め込まれる導電膜よりなる第１の埋め込み配線の表面にはデッシィングが形成され難い。
【００１６】
本発明に係る第２の半導体装置は、半導体基板上に形成された下層の導電膜と、下層の導電膜の上に形成された絶縁膜と、絶縁膜に形成された配線溝と、絶縁膜における配線溝と下層の導電膜とが平面的に重なる領域にほぼ均一に分散して形成され、配線溝と下層の導電膜とを連通させる複数のホールと、複数のホール及び配線溝にめっき法により埋め込まれた上層の導電膜からなる埋め込み配線とを備えている。
【００１７】
第２の半導体装置によると、配線溝の底部には、該配線溝と下層の導電膜とを連通させる複数のホールが形成されているため、配線溝の底部の表面積が増大するので、めっき法により形成される上層の導電膜の成長レートが向上し、これにより、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。
【００１８】
本発明に係る第３の半導体装置は、半導体基板上に形成された下層の導電膜と、下層の導電膜の上に形成され、配線溝を有する絶縁膜と、絶縁膜における配線溝と下層の導電膜とが平面的に重なる領域に形成され、配線溝と下層の導電膜とを連通させる凹状溝と、凹状溝及び配線溝にめっき法により埋め込まれた上層の導電膜からなる埋め込み配線とを備えている。
【００１９】
第３の半導体装置によると、配線溝の底部には、該配線溝と下層の導電膜とを連通させる凹状溝が形成されているため、配線溝の底部の表面積が増大するので、めっき法により形成される上層の導電膜の成長レートが向上し、これにより、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。
【００２０】
第２又は第３の半導体装置において、下層の導電膜は、浮遊電位に設定されていることが好ましい。
【００２１】
このようにすると、下層の導電膜の電位を気にすることなく、配線溝と下層の導電膜とが平面的に重なる領域に、凹状溝又は複数のホールを形成することができるため、凹状溝又は複数のホールの位置の自由度が向上するので、配線溝の底部の面積を容易且つ確実に増大させることができる。
【００２２】
第２又は第３の半導体装置において、下層の導電膜は、埋め込み配線と同電位の配線であることが好ましい。
【００２３】
このようにすると、下層の導電膜をわざわざ形成する必要がないので、工程数の増加を招くことなく、凹状溝又は複数のホールを形成することができる
本発明に係る第１の半導体装置の製造方法は、半導体基板上の絶縁膜に、相対的に広い溝幅を持つと共に底部に凹状部を有する第１の配線溝と、相対的に狭い溝幅を持つと共に底部に凹状部を有しない第２の配線溝とを形成する第１の工程と、第１の配線溝及び第２の配線溝にめっき法により導電膜を埋め込んで、第１の配線溝に相対的に広い配線幅を持つ第１の埋め込み配線を形成すると共に、第２の配線溝に相対的に狭い配線幅を持つ第２の埋め込み配線を形成する第２の工程とを備えている。
【００２４】
第１の半導体装置の製造方法によると、相対的に広い溝幅を持つ第１の配線溝の底部には凹状部が形成されているため、第１の配線溝の底部の表面積が増大するので、めっき法により形成される導電膜の成長レートが向上し、これにより、第１の配線溝に埋め込まれる導電膜よりなる第１の埋め込み配線の表面にはデッシィングが形成され難い。
【００２５】
第１の半導体装置の製造方法において、めっき法は、凹状部に進入し難い成長抑制剤が添加されためっき液を用いて行なわれることが好ましい。
【００２６】
このようにすると、成長抑制剤は第１の配線溝の底部に形成されている凹状部に進入し難いため、第１の配線溝の底部における導電膜の成長が抑制されないので、第１の埋め込み配線のディッシングを確実に防止することができる。
【００２７】
この場合、めっき液には、凹状部に進入し易い成長促進剤が添加されていることがより好ましい。
【００２８】
このようにすると、成長促進剤は第１の配線溝の底部に形成されている凹状部に進入し易いため、第１の配線溝の底部における導電膜の成長が促進されるので、第１の埋め込み配線のディッシングをより確実に防止することができる。
【００２９】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に形成された下層の導電膜の上に絶縁膜を形成する第１の工程と、絶縁膜に、配線溝と、該配線溝と下層の導電膜とが平面的に重なる領域にほぼ均一に分散して配置され配線溝と下層の導電膜とを連通させる複数のホールとを形成する第２の工程と、複数のホール及び配線溝にめっき法により上層の導電膜を埋め込んで埋め込み配線を形成する第３の工程とを備えている。
【００３０】
第２の半導体装置の製造方法によると、配線溝の底部には、該配線溝と下層の導電膜とを連通させる複数のホールが形成されているため、配線溝の底部の表面積が増大するので、めっき法により形成される上層の導電膜の成長レートが向上し、これにより、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。
【００３１】
第２の半導体装置の製造方法において、第２の工程は、絶縁膜に配線溝を形成した後、絶縁膜における配線溝の底部に複数のホールを形成する工程を含むことができる。
【００３２】
第２の半導体装置の製造方法において、第２の工程は、絶縁膜に複数のホールを形成した後、絶縁膜に配線溝を形成する工程を含むことができる。
【００３３】
第２の半導体装置の製造方法において、複数のホールは、絶縁膜に該絶縁膜の下側に形成されている下層配線と接続する接続孔を形成する工程と同じ工程で形成されることが好ましい。
【００３４】
このようにすると、複数のホールを接続孔と同じ工程で形成できるため、配線溝の底部に複数のホールを形成するにも拘わらず、工程数の増加を招くことがない。
【００３５】
第２の半導体装置の製造方法において、めっき法は、複数のホールに進入し難い成長抑制剤が添加されためっき液を用いて行なわれることが好ましい。
【００３６】
このようにすると、成長抑制剤は配線溝の底部に形成されている複数のホールに進入し難いため、配線溝の底部における導電膜の成長が抑制されないので、埋め込み配線のディッシングを確実に防止することができる。
【００３７】
この場合、めっき液には、複数のホールに進入し易い成長促進剤が添加されていることがより好ましい。
【００３８】
このようにすると、成長促進剤は配線溝の底部に形成されている複数のホールに進入し易いため、配線溝の底部における導電膜の成長が促進されるので、埋め込み配線のディッシングをより確実に防止することができる。
【００３９】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成された下層の導電膜の上に絶縁膜を形成する第１の工程と、絶縁膜に、配線溝と、該配線溝と下層の導電膜とが平面的に重なる領域に配線溝と下層の導電膜とを連通させる凹状溝とを形成する第２の工程と、凹状溝及び配線溝にめっき法により上層の導電膜を埋め込んで埋め込み配線を形成する第３の工程とを備えている。
【００４０】
第３の半導体装置の製造方法によると、配線溝の底部には、該配線溝と下層の導電膜とを連通させる凹状溝が形成されているため、配線溝の底部の表面積が増大するので、めっき法により形成される上層の導電膜の成長レートが向上し、これにより、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。
【００４１】
第３の半導体装置の製造方法において、第２の工程は、絶縁膜に配線溝を形成した後、絶縁膜における配線溝の底部に凹状溝を形成する工程を含むことができる。
【００４２】
また、第３の半導体装置の製造方法において、第２の工程は、絶縁膜に凹状溝を形成した後、絶縁膜に配線溝を形成する工程を含むことができる。
【００４３】
第３の半導体装置の製造方法において、凹状溝は、絶縁膜に該絶縁膜の下側に形成されている下層配線と接続する接続孔を形成する工程と同じ工程で形成されることが好ましい。
【００４４】
このようにすると、凹状溝を接続孔と同じ工程で形成できるため、配線溝の底部に凹状溝を形成するにも拘わらず、工程数の増加を招くことがない。
【００４５】
第３の半導体装置の製造方法において、めっき法は、凹状溝に進入し難い成長抑制剤が添加されためっき液を用いて行なわれることが好ましい。
【００４６】
このようにすると、成長抑制剤は配線溝の底部に形成されている凹状溝に進入し難いため、配線溝の底部における導電膜の成長が抑制されないので、埋め込み配線のディッシングを確実に防止することができる。
【００４７】
この場合、めっき液には、凹状溝に進入し易い成長促進剤が添加されていることがより好ましい。
【００４８】
このようにすると、成長促進剤は配線溝の底部に形成されている凹状溝に進入し易いため、配線溝の底部における導電膜の成長が促進されるので、埋め込み配線のディッシングをより確実に防止することができる。
【００４９】
第１、第２及び第３の半導体装置の製造方法に用いるめっき液が成長抑制剤を含む場合、該成長抑制剤は、アゾ基を含む有機高分子化合物であることが好ましい。
【００５０】
このようにすると、第１の半導体装置の製造方法における凹状部、第２の半導体装置の製造方法における複数のホール、又は第３の半導体装置の製造方法における凹状溝に進入し難い成長抑制剤を確実に実現できる。
【００５１】
この場合、有機高分子化合物は、ポリエチレングリコール又はポリプロピレングリコールであることが好ましい。
【００５２】
このようにすると、アゾ基を含む有機高分子化合物からなる成長抑制剤を確実に実現することができる。
【００５３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１（ａ）及び（ｂ）を参照しながら説明する。
【００５４】
図１（ａ）は第１の実施形態に係る半導体装置の斜視図であり、図１（ｂ）は図１（ａ）におけるＩｂ−Ｉｂ線の断面図である。
【００５５】
図１（ａ）及び（ｂ）に示すように、半導体基板１００の上には第１の絶縁膜（下層の絶縁膜）１０１が形成されており、該第１の絶縁膜１０１には下層の配線溝が形成されている。第１の絶縁膜１０１に形成されている下層の配線溝の側壁及び底部にはＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第１の拡散防止層１０２が形成されていると共に、該第１の拡散防止層１０２の上には銅膜からなる下層の埋め込み配線１０３が形成されている。下層の埋め込み配線１０３及び第１の絶縁膜１０１の上には第２の絶縁膜（上層の絶縁膜）１０４が形成されている。
【００５６】
第２の絶縁膜１０４の第１の領域には、相対的に広い溝幅を持つ第１の配線溝１１１が形成されており、該第１の配線溝１１１の底部には、互いに平行に延びる複数の凹状溝又は独立した多数の凹部からなる凹状部１１２が形成されている。また、第２の絶縁膜１０４の第２の領域には、相対的に狭い溝幅を持つ第２の配線溝１２１が形成されており、該第２の配線溝１２１の底部には、凹状部が形成されていない一方、下層の埋め込み配線１０３と電気的接続をとるための接続孔１２２が形成されている。第１の配線溝１１１、凹状部１１２、第２の配線溝１２１及び接続孔１２２の側壁及び底部には、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層１０８が形成されている。
【００５７】
第１の配線溝１１１及び凹状部１１２における第２の拡散防止層１０８の上には、めっき法により埋め込まれた銅膜よりなり相対的に広い配線幅を持ち電源配線となる第１の埋め込み配線１１３が形成されており、第２の配線溝１２１における第２の拡散防止層１０８の上には、めっき法により埋め込まれた銅膜よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線１２３が形成されており、接続孔１２２における第２の拡散防止層１０８の上にはめっき法により埋め込まれた銅膜よりなるコンタクト１２４が形成されている。
【００５８】
以下、第１の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｃ）を参照しながら説明する。
【００５９】
まず、図２（ａ）に示すように、半導体基板１００の上に第１の絶縁膜１０１を形成した後、該第１の絶縁膜１０１に下層の配線溝を形成する。次に、第１の絶縁膜１０１に形成されている下層の配線溝の側壁及び底部にＴａＮ膜からなる第１の拡散防止層１０２を形成した後、該第１の拡散防止層１０２の上に銅膜からなる下層の埋め込み配線１０３を形成し、その後、下層の埋め込み配線１０３及び第１の絶縁膜１０１の上に第２の絶縁膜１０４を形成する。
【００６０】
次に、図２（ｂ）に示すように、第２の絶縁膜１０４の上に第１のレジストパターン１３１を形成した後、第２の絶縁膜１０４に対して第１のレジストパターン１３１をマスクにエッチングを行なって、第２の絶縁膜１０４の第１の領域に、互いに平行に延びる複数の凹状溝又は独立した多数の凹部からなる凹状部１１２を形成する。
【００６１】
次に、図２（ｃ）に示すように、第２の絶縁膜１０４の上に第２のレジストパターン１３２を形成した後、第２の絶縁膜１０４に対して第２のレジストパターン１３２をマスクにエッチングを行なって、第２の絶縁膜１０４の第２の領域に下層の埋め込み配線１０３に達する接続孔１２２を形成する。
【００６２】
次に、図２（ｄ）に示すように、第２の絶縁膜１０４の上に第３のレジストパターン１３３を形成した後、第２の絶縁膜１０４に対して第３のレジストパターン１３３をマスクにエッチングを行なって、第２の絶縁膜１０４の第１の領域に相対的に広い溝幅を有する第１の配線溝１１１を形成すると共に、第２の絶縁膜１０４の第２の領域に相対的に狭い溝幅を有する第２の配線溝１２１を形成する。このようにすると、第１の配線溝１１１の底部には凹状部１１２が形成されている一方、第２の配線溝１２１の底部には、凹状部が形成されていない代わりに接続孔１２２が形成されている。
【００６３】
次に、図３（ａ）に示すように、第１の配線溝１１１、凹状部１１２、第２の配線溝１２１及び接続孔１２２の側壁及び底部、並びに第２の絶縁膜１０４の上に全面に亘って、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層１０８を成膜する。
【００６４】
次に、図示は省略しているが、第２の拡散防止層１０８の上に銅のシード層を形成した後、図３（ｂ）に示すように、銅のシード層の上に電解めっき法により銅膜１０９を成長させる。この場合、第１の配線溝１１１の底部には凹状部１１２が形成されており、第１の配線溝１１１の底部の表面積が増大しているため、凹状部１１２が形成されていない場合に比べて、銅膜１０９の成長が促進されるので、相対的に広い溝幅を有する第１の配線溝１１１においても銅膜１０９は良好に成長する。
【００６５】
次に、図３（ｃ）に示すように、銅膜１０９及び第２の拡散防止層１０８における第２の絶縁膜１０４の上に存在する部分を、例えばＣＭＰ法により除去すると、第２の絶縁膜１０４の第１の領域には、銅膜１０９よりなり相対的に広い配線幅を持ち電源配線となる第１の埋め込み配線１１３が形成されると共に、第２の絶縁膜１０４の第２の領域には、銅膜１０９よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線１２３及び該第２の埋め込み配線１２３と下層の埋め込み配線１０３とを接続するコンタクト１２４が形成される。
【００６６】
第１の実施形態によると、第１の配線溝１１１の底部の表面積が増大しているため、第１の配線溝１１１において銅膜１０９が良好に成長するので、第１の埋め込み配線１１３の表面にはデッシィングが形成され難い。このため、第１の埋め込み配線１１３の抵抗の増大を防止できると共に、第１の埋め込み配線１１３の上に形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、第１の埋め込み配線１１３の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【００６７】
尚、凹状部１１２を形成する第１の配線溝１１１の幅としては、第１の埋め込み配線１１３にディッシングが顕著に現われる寸法に設定すればよく、具体的には、１０μｍ程度以上であるが、第１の配線溝１１１の形成条件又は第１の埋め込み配線１１３の形成条件によっては、５μｍ程度以上の場合もある。
【００６８】
ところで、銅膜１０９を成長させるためのめっき液には、凹状部１１２に進入し易い成長促進剤、例えば無機成分を主成分とし分子量が相対的に小さい成長促進剤を添加すると共に、凹状部１１２に進入し難い成長抑制剤、例えば有機成分を主成分とし分子量が相対的に大きい成長抑制剤を添加することが好ましい。尚、成長促進剤としては、例えばアゾ基を有するものが挙げられ、成長抑制剤としては、ポリエチレングリコール又はポリプロピレングリコールなどの有機高分子が挙げられる。
【００６９】
このように、めっき液に成長促進剤と成長抑制剤とを添加すると、凹状部１１２及び接続孔１２２の内部においては、成長促進剤の影響により、銅膜１０９の成長が促進される一方、第１の配線溝１１１、第２の配線溝１２１及び第２の絶縁膜１０４の上においては、成長抑制剤の影響により、銅膜１０９の成長が抑制される。このため、凹状部１１２及び接続孔１２２の上部開口が銅膜により塞がれる事態が回避される。また、成長促進剤は、分子量が小さいため、銅膜１０９の成長に伴って上方に移動するので、凹状部１１２及び接続孔１２２が銅膜１０９に埋め込まれた後でも、銅膜１０９の成長は促進される。
【００７０】
図１０は、成長促進剤と成長抑制剤とが添加されためっき液を用いて銅膜を成長させた場合において、配線溝が無い部分の銅の成長膜厚と、配線溝部分の銅の成長膜厚との関係を、配線溝の表面積をパラメータとしてプロットしたデータを示している。図１０から、配線溝の表面積が増大すればするほど、（配線溝部分の銅の成長膜厚）／（配線溝が無い部分の銅の成長膜厚）の値が大きくなることが分かる。
【００７１】
尚、第１の実施形態においては、めっき液には成長促進剤及び成長抑制剤の両方が添加されていたが、めっき液には凹状部１１２に進入し難い成長抑制剤のみが添加されていてもよい。このようにすれば、配線溝部分の銅の成長レートが配線溝が無い部分の銅の成長レートよりも大きくなるので、第１の配線溝１１１における銅膜１０９の成長が促進される。
【００７２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図４（ａ）及び（ｂ）を参照しながら説明する。
【００７３】
図４（ａ）は第２の実施形態に係る半導体装置の斜視図であり、図４（ｂ）は図４（ａ）におけるＩＶｂ−ＩＶｂ線の断面図である。
【００７４】
図４（ａ）及び（ｂ）に示すように、半導体基板２００の上には第１の絶縁膜（下層の絶縁膜）２０１が形成されており、該第１の絶縁膜２０１には下層の凹状溝が形成されている。第１の絶縁膜２０１の下層の凹状溝の側壁及び底部にはＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第１の拡散防止層２０２が形成されている。下層の凹状溝の第１の領域においては第１の拡散防止層２０２の上に銅膜からなり浮遊電位に設定された導電膜２０３Ａが埋め込まれていると共に、下層の凹状溝の第２の領域においては第１の拡散防止層２０２の上に銅膜からなる下層の埋め込み配線２０３Ｂが形成されている。導電膜２０３Ａ、下層の埋め込み配線２０３Ｂ及び第１の絶縁膜２０１の上には第２の絶縁膜（上層の絶縁膜）２０４が形成されている。
【００７５】
第２の絶縁膜２０４の第１の領域には、相対的に広い溝幅を持つ第１の配線溝２１１が形成されており、該第１の配線溝２１１の底部には、導電膜２０３Ａと接続する第１の接続孔２１２がほぼ均一に分散して形成されている。また、第２の絶縁膜２０４の第２の領域には、相対的に狭い溝幅を持つ第２の配線溝２２１が形成されており、該第２の配線溝２２１の底部には、下層の埋め込み配線２０３Ｂと接続する第２の接続孔２２２が形成されている。第１の配線溝２１１、第１の接続孔２１２、第２の配線溝２２１及び第２の接続孔２２２の側壁及び底部には、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層２０８が形成されている。
【００７６】
第１の配線溝２１１及び第１の接続孔２１２における第２の拡散防止層２０８の上には、めっき法により埋め込まれた銅膜よりなり相対的に広い配線幅を持ち電源配線となる第１の埋め込み配線２１３が形成されており、第２の配線溝２２１における第２の拡散防止層２０８の上にはめっき法により埋め込まれた銅膜よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線２２３が形成されており、第２の接続孔２２２における第２の拡散防止層２０８の上にはめっき法により埋め込まれた銅膜よりなるコンタクト２２４が形成されている。
【００７７】
以下、第２の実施形態に係る半導体装置の製造方法について、図５（ａ）〜（ｄ）及び図６（ａ）〜（ｃ）を参照しながら説明する。
【００７８】
まず、図５（ａ）に示すように、半導体基板２００の上に第１の絶縁膜２０１を形成した後、該第１の絶縁膜２０１に下層の凹状溝を形成する。次に、第１の絶縁膜２０１に形成されている下層の凹状溝の側壁及び底部にＴａＮ膜からなる第１の拡散防止層２０２を形成した後、下層の凹状溝の第１の領域においては、第１の拡散防止層２０２の上に銅膜からなり浮遊電位に設定される導電膜２０３Ａを形成すると共に、下層の凹状溝の第２の領域においては、第１の拡散防止層２０２の上に銅膜からなる下層の埋め込み配線２０３Ｂを形成する。次に、導電膜２０３Ａ、下層の埋め込み配線２０３Ｂ及び第１の絶縁膜２０１の上に第２の絶縁膜２０４を形成する。
【００７９】
次に、図５（ｂ）に示すように、第２の絶縁膜２０４の上に第１のレジストパターン２３１を形成した後、第２の絶縁膜２０４に対して第１のレジストパターン２３１をマスクにエッチングを行なって、第２の絶縁膜２０４の第１の領域に、導電膜２０３Ａと接続する第１の接続孔２１２をほぼ均一に分散して形成すると共に、第２の絶縁膜２０４の第２の領域に、下層の埋め込み配線２０３Ｂと接続する第２の接続孔２２２を形成する。
【００８０】
次に、図５（ｃ）に示すように、第２の絶縁膜２０４の上に第２のレジストパターン２３２を形成した後、第２の絶縁膜２０４に対して第２のレジストパターン２３２をマスクにエッチングを行なって、第２の絶縁膜２０４の第１の領域に相対的に広い溝幅を持つ第１の配線溝２１１を形成すると共に、第２の絶縁膜２０４の第２の領域に相対的に狭い溝幅を持つ第２の配線溝２２１を形成する。このようにすると、第１の配線溝２１１の底部には導電膜２０３Ａと接続された第１の接続孔２１２が形成されると共に、第２の配線溝２２２の底部には下層の埋め込み配線２０３Ｂと接続された第２の接続孔２２２が形成される。
【００８１】
次に、図６（ａ）に示すように、第１の配線溝２１１、第１の接続孔２１２、第２の配線溝２２１及び第２の接続孔２２２の側壁及び底部、並びに第２の絶縁膜２０４の上に全面に亘って、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層２０８を成膜する。
【００８２】
次に、図示は省略しているが、第２の拡散防止層２０８の上に銅のシード層を形成した後、図６（ｂ）に示すように、銅のシード層の上に電解めっき法により銅膜２０９を成長させる。この場合、第１の配線溝２１１の底部には第１の接続孔２１２が形成されており、第１の配線溝２１１の底部の表面積が増大しているため、第１の接続孔２１２が形成されていない場合に比べて、銅膜２０９の成長が促進されるので、相対的に広い溝幅を有する第１の配線溝２１１においても銅膜２０９は良好に成長する。
【００８３】
次に、図６（ｃ）に示すように、銅膜２０９及び第２の拡散防止層２０８における第２の絶縁膜２０４の上に存在する部分を、例えばＣＭＰ法により除去すると、第２の絶縁膜２０４の第１の領域には、銅膜２０９よりなり相対的に広い配線幅を持ち電源配線となる第１の埋め込み配線２１３、及び該第１の埋め込み配線２１３と導電膜２０３Ａとを接続する第１のコンタクトが形成されると共に、第２の絶縁膜２０４の第２の領域には、銅膜２０９よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線２２３、及び該第２の埋め込み配線２２３と下層の埋め込み配線２０３Ｂとを接続する第２のコンタクト２２４が形成される。
【００８４】
第２の実施形態によると、第１の配線溝２１１の底部の表面積が増大しているため、第１の配線溝２１１において銅膜２０９が良好に成長するので、第１の埋め込み配線２１３の表面にはデッシィングが形成され難い。このため、第１の埋め込み配線２１３の抵抗の増大を防止できると共に、第１の埋め込み配線２１３の上に形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、第１の埋め込み配線２１３の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【００８５】
尚、第１の接続孔２１２を形成することが好ましい第１の配線溝２１１の幅としては、第１の埋め込み配線２１３にディッシングが顕著に現われる寸法に設定すればよく、具体的には、１０μｍ程度以上であるが、第１の配線溝２１１の形成条件又は第１の埋め込み配線２１３の形成条件によっては、５μｍ程度以上の場合もある。
【００８６】
また、第１の接続孔２１２の径としては、微細であればあるほど、第１の配線溝２１１の底部の表面積を増大させる効果が大きい。従って、第１の接続孔２１２の径としては、デザインルール（例えば０．１、０．１３、０．１５、０．１８、０．２０、０．２２、０．２５、０．３μｍ）と同程度にすることが好ましい。
【００８７】
また、第２の実施形態においては、下層の凹状部の第１の領域には、浮遊電位に設定された導電膜２０３Ａが埋め込まれていたが、これに代えて、第１の埋め込み配線２１３と同電位の下層の埋め込み配線が形成されていてもよい。
【００８８】
また、第１の実施形態と同様、銅膜２０９を成長させるためのめっき液には、第１の接続孔２１２に進入し易い成長促進剤、例えば無機成分を主成分とし分子量が相対的に小さい成長促進剤を添加すると共に、第１の接続孔２１２に進入し難い成長抑制剤、例えば有機成分を主成分とし分子量が相対的に大きい成長抑制剤を添加することが好ましい。尚、成長促進剤としては、例えばアゾ基を有するものが挙げられ、成長抑制剤としては、ポリエチレングリコール又はポリプロピレングリコールなどの有機高分子が挙げられる。
【００８９】
このようにすると、第１の接続孔２１２及び第２の接続孔２２２の内部においては、成長促進剤の影響により、銅膜２０９の成長が促進される一方、第１の配線溝２１１、第２の配線溝２２１及び第２の絶縁膜２０４の上においては、成長抑制剤の影響により、銅膜２０９の成長が抑制される。
【００９０】
尚、めっき液には、成長促進剤及び成長抑制剤の両方を添加する代わりに、成長抑制剤のみを添加してもよい。このようにすれば、配線溝部分の銅の成長レートが配線溝が無い部分の銅の成長レートよりも大きくなるので、第１の配線溝２１１における銅膜２０９の成長が促進される。
【００９１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について、図７（ａ）及び（ｂ）を参照しながら説明する。
【００９２】
図７（ａ）は第３の実施形態に係る半導体装置の斜視図であり、図７（ｂ）は図７（ａ）におけるＶＩＩｂ−ＶＩＩｂ線の断面図である。
【００９３】
図７（ａ）及び（ｂ）に示すように、半導体基板３００の上には第１の絶縁膜（下層の絶縁膜）３０１が形成されており、該第１の絶縁膜３０１には下層の配線溝が形成されている。第１の絶縁膜３０１の下層の配線溝の側壁及び底部にはＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第１の拡散防止層３０２が形成されている。下層の配線溝の第１の領域においては、第１の拡散防止層２０２の上に、銅膜からなり、第１の電源電位に設定される第１の下層埋め込み配線３０３Ａ及び第２の電源電位に設定される第２の下層埋め込み配線３０３Ｂが形成されていると共に、下層の配線溝の第２の領域においては、第１の拡散防止層３０２の上に銅膜からなり信号配線となる第３の下層埋め込み配線３０３Ｃが形成されている。第１の下層埋め込み配線３０３Ａ、第２の下層埋め込み配線３０３Ｂ、第３の下層埋め込み配線３０３Ｃ及び第１の絶縁膜３０１の上には第２の絶縁膜（上層の絶縁膜）３０４が形成されている。
【００９４】
第２の絶縁膜３０４の第１の領域には、相対的に広い溝幅を持つ第１の配線溝３１１が形成されており、該第１の配線溝３１１の底部には、第１の下層埋め込み配線３０３Ａと接続する凹状溝３１２が互いに平行に形成されている。また、第２の絶縁膜３０４の第２の領域には、相対的に狭い溝幅を持つ第２の配線溝３２１が形成されており、該第２の配線溝３２１の底部には、第３の下層埋め込み配線３０３Ｃと接続する接続孔３２２が形成されている。第１の配線溝３１１、凹状溝３１２、第２の配線溝３２１及び接続孔３２２の側壁及び底部には、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層３０８が形成されている。
【００９５】
第１の配線溝３１１及び凹状溝３１２における第２の拡散防止層３０８の上には、めっき法により埋め込まれた銅膜よりなり相対的に広い配線幅を持ち第１の電源電位に設定される第１の埋め込み配線３１３が形成されており、第２の配線溝３２１における第２の拡散防止層３０８の上には、めっき法により埋め込まれた銅膜よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線３２３が形成されており、接続孔３２２における第２の拡散防止層３０８の上には、めっき法による埋め込まれた銅膜よりなるコンタクト３２４が形成されている。
【００９６】
以下、第３の実施形態に係る半導体装置の製造方法について、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｃ）を参照しながら説明する。
【００９７】
まず、図８（ａ）に示すように、半導体基板３００の上に第１の絶縁膜３０１を形成した後、該第１の絶縁膜３０１に下層の配線溝を形成する。次に、第１の絶縁膜３０１に形成されている下層の配線溝の側壁及び底部にＴａＮ膜からなる第１の拡散防止層３０２を形成した後、下層の配線溝の第１の領域においては、銅膜からなり、第１の電源電位に設定される第１の下層埋め込み配線３０３Ａ及び第２の電源電位に設定される第２の下層埋め込み配線３０３Ｂを形成すると共に、下層の配線溝の第２の領域においては、第１の拡散防止層３０２の上に銅膜からなり信号配線となる第３の下層埋め込み配線３０３Ｃを形成する。次に、第１の下層埋め込み配線３０３Ａ、第２の下層埋め込み配線３０３Ｂ、第３の下層埋め込み配線３０３Ｃ及び第１の絶縁膜３０１の上に第２の絶縁膜３０４を形成する。
【００９８】
次に、図８（ｂ）に示すように、第２の絶縁膜３０４の上に第１のレジストパターン３３１を形成した後、第２の絶縁膜３０４に対して第１のレジストパターン３３１をマスクにエッチングを行なって、第２の絶縁膜３０４の第１の領域に、第１の下層の埋め込み配線３０３Ａと接続する複数の凹状溝３１２を互いに平行に形成すると共に、第２の絶縁膜３０４の第２の領域に、第３の下層埋め込み配線３０３Ｃと接続する接続孔３２２を形成する。
【００９９】
次に、図８（ｃ）に示すように、第２の絶縁膜３０４の上に第２のレジストパターン３３２を形成した後、第２の絶縁膜３０４に対して第２のレジストパターン３３２をマスクにエッチングを行なって、第２の絶縁膜３０４の第１の領域に相対的に広い溝幅を持つ第１の配線溝３１１を形成すると共に、第２の絶縁膜３０４の第２の領域に相対的に狭い溝幅を持つ第２の配線溝３２１を形成する。このようにすると、第１の配線溝３１１の底部には第１の下層埋め込み配線３０３Ａと接続された凹状溝３１２が形成されると共に、第２の配線溝３２２の底部には第３の下層埋め込み配線３０３Ｃと接続された接続孔３２２が形成される。
【０１００】
次に、図９（ａ）に示すように、第１の配線溝３１１、凹状溝３１２、第２の配線溝３２１及び接続孔３２２の側壁及び底部、並びに第２の絶縁膜３０４の上に全面に亘って、ＴａＮ膜からなり銅膜の密着性を向上させると共に銅の拡散を防止する第２の拡散防止層３０８を成膜する。
【０１０１】
次に、図示は省略しているが、第２の拡散防止層３０８の上に銅のシード層を形成した後、図９（ｂ）に示すように、銅のシード層の上に電解めっき法により銅膜３０９を成長させる。この場合、第１の配線溝３１１の底部には複数の凹状溝３１２が形成されており、第１の配線溝３１１の底部の表面積が増大しているため、凹状溝３１２が形成されていない場合に比べて、銅膜３０９の成長が促進されるので、相対的に広い溝幅を有する第１の配線溝３１１においても銅膜３０９は良好に成長する。
【０１０２】
次に、図９（ｃ）に示すように、銅膜３０９及び第２の拡散防止層３０８における第２の絶縁膜３０４の上に存在する部分を、例えばＣＭＰ法により除去すると、第２の絶縁膜３０４の第１の領域には、銅膜３０９よりなり相対的に広い配線幅を持ち第１の電源電位に設定される第１の埋め込み配線３１３、及び該第１の埋め込み配線３１３と第１の下層埋め込み配線３０３Ａとを接続する帯状のコンタクトが形成されると共に、第２の絶縁膜３０４の第２の領域には、銅膜３０９よりなり相対的に狭い配線幅を持ち信号配線となる第２の埋め込み配線３２３、及び該第２の埋め込み配線３２３と第３の下層埋め込み配線３０３Ｃとを接続するコンタクト３２４が形成される。
【０１０３】
第３の実施形態によると、第１の配線溝３１１の底部の表面積が増大しているため、第１の配線溝３１１において銅膜３０９が良好に成長するので、第１の埋め込み配線３１３の表面にはデッシィングが形成され難い。このため、第１の埋め込み配線３１３の抵抗の増大を防止できると共に、第１の埋め込み配線３１３の上に形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、第１の埋め込み配線３１３の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【０１０４】
尚、第１の接続孔３１２を形成することが好ましい第１の配線溝３１１の幅としては、第１の埋め込み配線３１３にディッシングが顕著に現われる寸法に設定すればよく、具体的には、１０〜３０μｍ程度であるが、第１の配線溝３１１の形成条件又は第１の埋め込み配線３１３の形成条件によっては、５〜１００μｍの範囲で変動する。
【０１０５】
また、第３の実施形態においては、下層の配線溝の第１の領域には、第１の電源電位に設定される第１の下層埋め込み配線３０３Ａが形成されていたが、これに代えて、浮遊電位に設定される導電膜が埋め込まれていてもよい。
【０１０６】
また、第１の実施形態と同様、銅膜３０９を成長させるためのめっき液には、凹状溝３１２に進入し易い成長促進剤、例えば無機成分を主成分とし分子量が相対的に小さい成長促進剤を添加すると共に、凹状溝３１２に進入し難い成長抑制剤、例えば有機成分を主成分とし分子量が相対的に大きい成長抑制剤を添加することが好ましい。尚、成長促進剤としては、例えばアゾ基を有するものが挙げられ、成長抑制剤としては、ポリエチレングリコール又はポリプロピレングリコールなどの有機高分子が挙げられる。
【０１０７】
このようにすると、凹状溝３１２及び接続孔３２２の内部においては、成長促進剤の影響により、銅膜３０９の成長が促進される一方、第１の配線溝３１１、第２の配線溝３２１及び第２の絶縁膜３０４の上においては、成長抑制剤の影響により、銅膜３０９の成長が抑制される。
【０１０８】
尚、めっき液には、成長促進剤及び成長抑制剤の両方を添加する代わりに、成長抑制剤のみが添加されていてもよい。このようにすれば、配線溝部分の銅の成長レートが配線溝が無い部分の銅の成長レートよりも大きくなるので、第１の配線溝３１１における銅膜３０９の成長が促進される。
【０１０９】
【発明の効果】
本発明に係る第１の半導体装置及びその製造方法によると、相対的に広い溝幅を持つ第１の配線溝の底部に凹状部が形成されているため、第１の配線溝の底部の表面積が増大するので、第１の配線溝に埋め込まれる導電膜よりなる第１の埋め込み配線の表面にはデッシィングが形成され難い。このため、第１の埋め込み配線の抵抗の増大を防止できると共に、第１の埋め込み配線の上に絶縁膜を介して形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、第１の埋め込み配線の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【０１１０】
本発明に係る第２の半導体装置及びその製造方法によると、配線溝の底部に、該配線溝と下層の導電膜とを連通させる複数のホールが形成されているため、配線溝の底部の表面積が増大するので、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。このため、埋め込み配線の抵抗を低減できると共に、埋め込み配線の上に絶縁膜を介して形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、埋め込み配線の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【０１１１】
また、埋め込み配線と下層の導電膜とが複数のホールに埋め込まれた導電膜を介して電気的に接続されるので、埋め込み配線の電気的抵抗が大きく低減する。
【０１１２】
第３の半導体装置及びその製造方法によると、配線溝の底部に、該配線溝と下層の導電膜とを連通させる凹状溝が形成されているため、配線溝の底部の表面積が増大するので、めっき法により形成される上層の導電膜の成長レートが向上し、これにより、配線溝に埋め込まれる上層の導電膜よりなる埋め込み配線の表面にはデッシィングが形成され難い。このため、埋め込み配線の抵抗を低減できると共に、埋め込み配線の上に絶縁膜を介して形成される上層配線の配線幅が微細であっても、リソグラフィのフォーカスマージンが不足しないので、良好な上層配線を形成することができる。また、埋め込み配線の上に絶縁膜を介して形成される上層の埋め込み配線をＣＭＰ法により形成する場合、ＣＭＰ工程において研磨残りが発生しないので、配線の信頼性が向上する。
【０１１３】
また、埋め込み配線と下層の導電膜とが凹状溝に埋め込まれた導電膜を介して電気的に接続されるので、埋め込み配線の電気的抵抗が大きく低減する。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は、第１の実施形態に係る半導体装置を示し、（ａ）は斜視図であり、（ｂ）は（ａ）におけるＩｂ−Ｉｂ線の断面図である。
【図２】（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）、（ｂ）は、第２の実施形態に係る半導体装置を示し、（ａ）は斜視図であり、（ｂ）は（ａ）におけるＩＶｂ−ＩＶｂ線の断面図である。
【図５】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）、（ｂ）は、第３の実施形態に係る半導体装置を示し、（ａ）は斜視図であり、（ｂ）は（ａ）におけるＶＩＩｂ−ＶＩＩｂ線の断面図である。
【図８】（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】成長促進剤と成長抑制剤とが添加されためっき液を用いて銅膜を成長させた場合において、配線溝が無い部分の銅の成長膜厚と、配線溝部分の銅の成長膜厚との関係を示す特性図である。
【図１１】（ａ）〜（ｅ）は、従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００  半導体基板
１０１  第１の絶縁膜
１０２  第１の拡散防止層
１０３  下層の埋め込み配線
１０４  第２の絶縁膜
１０８  第２の拡散防止層
１０９  銅膜
１１１  第１の配線溝
１１２  凹状部
１１３  第１の埋め込み配線
１２１  第２の配線溝
１２２  接続孔
１２３  第２の埋め込み配線
１３１  第１のレジストパターン
１３２  第２のレジストパターン
１３３  第３のレジストパターン
２００  半導体基板
２０１  第１の絶縁膜
２０２  第１の拡散防止層
２０３Ａ  導電膜
２０３Ｂ  下層の埋め込み配線
２０４  第２の絶縁膜
２０８  第２の拡散防止層
２０９  銅膜
２１１  第１の配線溝
２１２  第１の接続孔
２１３  第１の埋め込み配線
２２１  第２の配線溝
２２２  第２の接続孔
２２３  第２の埋め込み配線
２３１  第１のレジストパターン
２３２  第２のレジストパターン
３００  半導体基板
３０１  第１の絶縁膜
３０２  第１の拡散防止層
３０３Ａ  第１の下層埋め込み配線
３０３Ｂ  第２の下層埋め込み配線
３０３Ｃ  第３の下層埋め込み配線
３０４  第２の絶縁膜
３０８  第２の拡散防止層
３０９  銅膜
３１１  第１の配線溝
３１２  第１の接続孔
３１３  第１の埋め込み配線
３２１  第２の配線溝
３２２  第２の接続孔
３２３  第２の埋め込み配線
３３１  第１のレジストパターン
３３２  第２のレジストパターン
【図１】
0003595771.tif 000002
【図２】
0003595771.tif 000003
【図３】
0003595771.tif 000004
【図４】
0003595771.tif 000005
【図５】
0003595771.tif 000006
【図６】
0003595771.tif 000007
【図７】
0003595771.tif 000008
【図８】
0003595771.tif 000009
【図９】
0003595771.tif 000010
【図１０】
0003595771.tif 000011
【図１１】
0003595771.tif 000012