(57)【特許請求の範囲】
【請求項１】
入力信号に応じて、高電位レベルと、低電位レベルからオフセットした低電位オフセットレベルとを出力する第１インバータと、
入力スレッショルド電圧が、電源電圧が所定値より高いときに前記低電位オフセットレベルより高く、且つ電源電圧が前記所定値より低いときに前記低電位オフセットレベルより低く設定されており、前記第１インバータからの入力に応じて高電位レベルと低電位レベルを出力する第２インバータと、
この第２インバータの出力が入力され、高電位レベルと低電位レベルを出力する第３インバータとを備えることを特徴とするインバータ出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオードや液晶表示素子などの負荷をインバータで駆動するインバータ出力回路に関する。
【０００２】
【従来の技術】
図６は、従来のインバータ出力回路により発光ダイオードＬＥＤを駆動する回路構成を示す図である。同図において、Ｐ型ＭＯＳトランジスタＰ１〜Ｐ３１、及びＮ型ＭＯＳトランジスタＮ１〜Ｎ３１で構成された、ナンド回路ＮＡＮＤと第１〜第３インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３が縦列接続されており、その出力で発光ダイオードＬＥＤの点灯または消灯が制御される。電源電圧Ｖｄｄはこれら各素子の動作電源電圧であり、グランド電位を基準としている。
【０００３】
この図６の動作を、動作順序を示す図７を参照して、説明する。まず、電源電圧Ｖｄｄが正常な電圧値である場合には、図７（ａ）のように、ナンド回路ＮＡＮＤは２入力が共にＨレベルの時にＬレベルを出力し、第１〜第３インバータＩＮＶ１〜ＩＮＶ３で順次反転され、発光ダイオードＬＥＤはＨレベルが供給されて消灯している。ナンド回路ＮＡＮＤの入力が他の状態の時には逆の論理状態となり、発光ダイオードＬＥＤは点灯する。
【０００４】
このように、ナンド回路ＮＡＮＤ、第１〜第３インバータＩＮＶ１〜ＩＮＶ３が入力信号に応じた出力信号を出力する状態を‘オン’状態とする。また、逆に、電圧低下により入力信号に応じて出力信号が得られなくなった状態を‘オフ’状態とする。
【０００５】
【発明が解決しようとする課題】
しかし、電源が遮断されるなどにより、電源電圧Ｖｄｄが時間をかけて低下する場合には、ナンド回路ＮＡＮＤ、インバータＩＮＶなどの各回路構成要素が、オン状態からオフ状態に移行する。このオン状態からオフ状態に移行する電源電圧Ｖｄｄは、各回路構成によって差がある。
【０００６】
例えば、ナンド回路ＮＡＮＤは図６にも内部構成が示されているように、使用されるトランジスタ数がインバータのそれより多く、トランジスタＮ１及びＮ２のソース・ドレイン間電圧が高いことにより、第１〜第３インバータＩＮＶ１〜ＩＮＶ３より高いＶｄｄでオフし、その出力はＨレベル、Ｌレベルのいずれかに固定してしまう。
【０００７】
この状態を図７（ｂ）に示している。この場合、ナンド回路ＮＡＮＤが入力信号に関係なく、その出力がＨレベルになったとすると、そのＨレベルがまだオフしていない第１〜第３インバータＩＮＶ１〜ＩＮＶ３で順次反転され、その結果発光ダイオードＬＥＤはＬレベル出力によって点灯されてしまう。
【０００８】
その後、さらに電源電圧Ｖｄｄが低下すると、全ての回路要素はオフし、発光ダイオードＬＥＤは消灯する。なお、図７で、電源電圧低下時の電圧は、Ｖｄｄ＞Ｖｄｄ１＞Ｖｄｄ２、である。
【０００９】
このように、電源電圧Ｖｄｄが正常電圧から十分低い値に低下するまでの間に、消灯していた発光ダイオードＬＥＤが一瞬点灯してしまう誤動作が生じてしまう。
【００１０】
また、電源電圧Ｖｄｄが低下している状態では、各回路構成要素の動作状態の差により、発光ダイオードＬＥＤが誤動作してしまうおそれがある。
【００１１】
そこで、本発明は、入力信号に応じて負荷を駆動するインバータ出力回路において、電源遮断時や電源電圧低下時に負荷が誤動作することを防止することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載のインバータ出力回路は、入力信号に応じて、高電位レベルと、低電位レベルからオフセットした低電位オフセットレベルＶｏｆｆとを出力する第１インバータＩＮＶ１と、入力スレッショルド電圧Ｖｔｈが、電源電圧Ｖｄｄが所定値より高いときに前記低電位オフセットレベルより高く、且つ電源電圧が前記所定値より低いときに前記低電位オフセットレベルより低く設定されており、前記第１インバータＩＮＶ１からの入力に応じて高電位レベルと低電位レベルを出力する第２インバータＩＮＶ２と、この第２インバータの出力が入力され、高電位レベルと低電位レベルを出力する第３インバータＩＮＶ３とを備えることを特徴としている。
【００１３】
この請求項１記載のインバータ出力回路によれば、電源電圧Ｖｄｄが所定値よりも低くなったときに、第１インバータＩＮＶ１の低電位オフセットレベルＶｏｆｆよりも、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈが低くなるから、第２インバータＩＮＶ２以後のインバータの出力は、所定状態に固定される。したがって、電源遮断時や電源電圧低下時に負荷が誤動作することを防止できる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明のインバータ出力回路の実施の形態について説明する。
【００１５】
図１は本発明によるインバータ出力回路の構成を、負荷である発光ダイオードＬＥＤと共に示す図である。図２は、低電位オフセットレベル（以下、Ｌオフセットレベル）Ｖｏｆｆと入力スレッショルド電圧Ｖｔｈを電源電圧Ｖｄｄとの関係で示す図であり、図３は、正常動作時及び電源電圧低下時の各インバータの入力電圧−出力電圧の関係を示す図である。
【００１６】
図１において、第１〜第３インバータＩＮＶ１〜ＩＮＶ３が縦列に接続され、第３インバータＩＮＶ３の出力により発光ダイオードＬＥＤが点灯あるいは消灯される。
【００１７】
第１インバータＩＮＶ１は、Ｐ型ＭＯＳトランジスタＰ１１、Ｐ型ＭＯＳトランジスタＰ１２、及びＮ型ＭＯＳトランジスタＮ１１が、電源電圧Ｖｄｄとグランド間にこの順で直列に接続されている。Ｐ型ＭＯＳトランジスタＰ１１とＮ型ＭＯＳトランジスタＮ１１のゲートが共通に接続され入力電圧Ｖｉｎが入力される。この入力電圧は、図示していないが、例えば従来の図６のように、ナンド回路などの前段論理回路から供給される。
【００１８】
Ｐ型ＭＯＳトランジスタＰ１２は、ゲートとドレインが直接接続され、ダイオード動作となるからその電圧降下は電源電圧の値にあまり影響されることなくほぼ一定である。この電圧降下は、ダイオード接続されたＰ型ＭＯＳトランジスタＰ１２のサイズと、Ｐ型ＭＯＳトランジスタＰ１１とＮ型ＭＯＳトランジスタＮ１１の能力バランスによって決定される。また、その基板はソース電位より高い電源電位Ｖｄｄに接続されているから、基板バイアス効果により高い電圧降下を得ている。
【００１９】
Ｐ型ＭＯＳトランジスタＰ１１とＰ型ＭＯＳトランジスタＰ１２の接続点から第１インバータＩＮＶ１の出力ｉが取り出される。第１インバータＩＮＶ１の出力のＨレベルはＰ型ＭＯＳトランジスタＰ１１導通によりほぼ電源電圧Ｖｄｄとなる。しかし、Ｌレベルは、Ｐ型ＭＯＳトランジスタＰ１２の電圧降下によりオフセットを持つから、通常のインバータにおけるグランド電位よりも高い、ＬオフセットレベルＶｏｆｆを出力する。
【００２０】
第２インバータＩＮＶ２は、Ｐ型ＭＯＳトランジスタＰ２１、Ｎ型ＭＯＳトランジスタＮ２１及び抵抗Ｒ２１が電源電圧Ｖｄｄとグランド間にこの順で直列に接続されている。Ｐ型ＭＯＳトランジスタＰ２１とＮ型ＭＯＳトランジスタＮ２１のゲートが共通に接続され、第１インバータＩＮＶ１の出力ｉが入力される。Ｐ型ＭＯＳトランジスタＰ２１とＮ型ＭＯＳトランジスタＮ２１の接続点から第２インバータＩＮＶ２の出力ｉｉが取り出される。
【００２１】
抵抗Ｒ２１は、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈを調整するためのものである。電源電圧Ｖｄｄの上昇により抵抗Ｒ２１を流れる電流が増加し、この電流増加によりＮ型ＭＯＳトランジスタＮ２１のソース電位が上昇するというメカニズムにより、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈは電源電圧に対して正の特性を持っている。この入力スレッショルド電圧Ｖｔｈは、Ｐ型ＭＯＳトランジスタＰ２１とＮ型ＭＯＳトランジスタＮ２１の能力バランスを調整し、抵抗Ｒ２１の抵抗値を調整することにより、適正な値に設定される。
【００２２】
この第２インバータＩＮＶ２の出力ｉｉは、Ｐ型ＭＯＳトランジスタＰ２１とＮ型ＭＯＳトランジスタＮ２１の導通・非道通により、通常の電源電圧ＶｄｄのＨレベルと通常のグランドレベルのＬレベルとなる。
【００２３】
第３インバータＩＮＶ３は、Ｐ型ＭＯＳトランジスタＰ３１、Ｎ型ＭＯＳトランジスタＮ３１が電源電圧Ｖｄｄとグランド間にこの順で直列に接続された通常の形態であり、第２インバータＩＮＶ２の出力ｉｉが入力され、Ｐ型ＭＯＳトランジスタＰ３１とＮ型ＭＯＳトランジスタＮ３１の接続点から第３インバータＩＮＶ３の出力ｉｉｉが取り出される。
【００２４】
この第３インバータＩＮＶ３の出力ｉｉｉは、Ｐ型ＭＯＳトランジスタＰ３１とＮ型ＭＯＳトランジスタＮ３１の導通・非道通により、通常の電源電圧ＶｄｄのＨレベル及び通常のグランドレベルのＬレベルとなり、発光ダイオードＬＥＤに供給される。
【００２５】
この実施の形態における動作を、図２及び図３も参照して説明する。
【００２６】
まず、図２を参照すると、第１インバータＩＮＶ１のＬオフセットレベルＶｏｆｆは電源電圧Ｖｄｄの値にあまり関係なく、ほぼ一定値である。一方、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈは電源電圧Ｖｄｄに応じて変化する。この入力スレッショルド電圧Ｖｔｈは、電源電圧Ｖｄｄが高い通常状態ではＬオフセットレベルＶｏｆｆより十分に高い値にあり、電源電圧Ｖｄｄが低くなるにしたがって低い値になる。電源電圧Ｖｄｄが更に低くなると、ある電源電圧の点でＬオフセットレベルＶｏｆｆより低くなる。この電圧を、オフ電圧Ｖｃｕｔとする。なお、１／２Ｖｄｄの特性は、参考のために示したものである。
【００２７】
電源電圧Ｖｄｄがオフ電圧Ｖｃｕｔより高いときには、Ｖｔｈ＞Ｖｏｆｆであり、通常のインバータ動作が行われる。しかし、電源電圧Ｖｄｄがオフ電圧Ｖｃｕｔより低くなると、Ｖｔｈ＜Ｖｏｆｆとなるから、もはや通常のインバータ動作は行われず、第２インバータＩＮＶ２の出力はＬレベルに固定され、したがって、第３インバータＩＮＶ３の出力、即ちインバータ出力回路の出力はＨレベルに固定される。
【００２８】
インバータ出力回路の出力がＨレベルに固定される電源電圧Ｖｄｄをいくらに設定するかは、入力スレッショルド電圧Ｖｔｈ及びＬオフセットレベルＶｏｆｆを調整することにより決めることができる。
【００２９】
電源電圧Ｖｄｄが十分に高い、正常動作時の各インバータの入力電圧−出力電圧の関係は図３（ａ）に示されるようになる。この場合には、入力スレッショルド電圧ＶｔｈはＬオフセットレベルＶｏｆｆより十分に高いから、第１〜第３インバータＩＮＶ１〜ＩＮＶ３の各出力ｉ〜ｉｉｉは入力電圧Ｖｉｎに応じてＨレベルあるいはＬレベルにある。したがって、発光ダイオードＬＥＤは入力電圧に応じて制御される。
【００３０】
しかし、電源電圧Ｖｄｄが低くなって、Ｖｔｈ＜Ｖｏｆｆとなった場合には、各インバータの入力電圧−出力電圧の関係は図３（ｂ）に示されるようになる。この場合には、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈは第１インバータＩＮＶ１のＬオフセットレベルＶｏｆｆよりも低いから、第２インバータＩＮＶ２の出力はＬレベルに固定され、第３インバータＩＮＶ３の出力はＨレベルに固定される。
【００３１】
このように、電源電圧Ｖｄｄが所定値に低下するとインバータ出力回路の負荷である発光ダイオードＬＥＤへの出力は自動的にＨレベルに固定される。したがって、インバータ出力回路の入力がＬレベルであり、その出力がＨレベルであるときに、電源が遮断されて、その電源電圧Ｖｄｄが時間をかけて低下する場合に、例え入力がＨレベルに反転したような場合でも発光ダイオードＬＥＤが瞬間的に点灯するといった問題はなくなる。また、電源電圧Ｖｄｄが低下したような場合にも、出力回路はＨレベルに固定されるから誤動作することもない。
【００３２】
以上の実施の形態では、第１インバータＩＮＶ１のＬオフセットレベルＶｏｆｆをほぼ一定値とし、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈは電源電圧Ｖｄｄに対して正の特性を持つものとして、説明した。しかし、以上の実施の形態における動作からも理解できるように、電源電圧Ｖｄｄが所定のカット電圧Ｖｃｕｔを境として、そのカット電圧Ｖｃｕｔより高い場合にＶｔｈ＞Ｖｏｆｆであり、且つそのカット電圧Ｖｃｕｔより低い場合にＶｔｈ＜Ｖｏｆｆである関係に設定されていれば、本発明の作用を果たすことができる。
【００３３】
したがって、ＬオフセットレベルＶｏｆｆが電源電圧Ｖｄｄ依存性がなく、入力スレッショルド電圧Ｖｔｈが正の電源電圧Ｖｄｄ依存性を有する場合の他、ＬオフセットレベルＶｏｆｆが負の電源電圧Ｖｄｄ依存性を有し、入力スレッショルド電圧Ｖｔｈに電源電圧Ｖｄｄ依存性がない場合や、ＬオフセットレベルＶｏｆｆが負の電源電圧Ｖｄｄ依存性を有し、入力スレッショルド電圧Ｖｔｈが正の電源電圧Ｖｄｄ依存性を有する場合や、更にＬオフセットレベルＶｏｆｆ及び入力スレッショルド電圧Ｖｔｈ共に正（または負）の電源電圧依存性を有しているものでも良い。
【００３４】
図４は、そのような種々の変形に利用できる第１インバータＩＮＶ１の変形例の例の一部を示す図である。同図（ａ）は、オフセット電圧を得る手段として、それぞれダイオード接続されたＮ型ＭＯＳトランジスタＮ１２、Ｐ型ＭＯＳトランジスタＰ１２，Ｐ型ＭＯＳトランジスタＰ１３を直列に、Ｐ型ＭＯＳトランジスタＰ１１とＮ型ＭＯＳトランジスタＮ１１との間に設けている。Ｎ型ＭＯＳトランジスタＮ１２の基板はＮ型ＭＯＳトランジスタＮ１１の基板及びソースとともにグランドに接続され、またＰ型ＭＯＳトランジスタＰ１２，Ｐ型ＭＯＳトランジスタＰ１３の基板はＰ型ＭＯＳトランジスタＰ１１の基板及びソースとともに電源電圧Ｖｄｄへ接続されて、基板バイアス効果によりそれぞれ高い電圧降下を得ている。
【００３５】
このようにオフセット電圧を得るために設けるＭＯＳトランジスタは、Ｐ型のみでもよく、Ｎ型のみでもよく、またＰ型とＮ型の両方を用いても良い。それらの各トランジスタの個数は必要により任意に決めることができる。
【００３６】
ここで、Ｐ型及びＮ型トランジスタの両方を用いることにより、ＬオフセットレベルＶｏｆｆが、製造上のプロセスのばらつきで半導体の不純物濃度に依存して変化することを緩和できる効果が期待できる。ただ、この場合、Ｐ型及びＮ型ＭＯＳトランジスタの併用により、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈもより上側に調整する必要がある。このため、通常では、図１のように、オフセット用トランジスタを１個としてトランジスタ個数を節約し、入力スレッショルド電圧Ｖｔｈに電源電圧依存性をつけることができ、トランジスタばらつきの影響を避けられる抵抗を使用することがよい。
【００３７】
図４（ｂ）は、オフセット電圧を得る手段として、Ｐ型ＭＯＳトランジスタＰ１２へ与える基板電圧を与えるための回路を付加している。この付加された回路は、インバータ動作するＰ型ＭＯＳトランジスタＰ１３とＮ型ＭＯＳトランジスタＮ１２との間に、それぞれダイオード接続されたＰ型ＭＯＳトランジスタＰ１４、Ｐ１５，Ｐ１６を直列に接続し、Ｐ型ＭＯＳトランジスタＰ１３のドレイン電圧をＰ型ＭＯＳトランジスタＰ１２の基板電圧として印加している。これにより、ＬオフセットレベルＶｏｆｆを出力するときに所定の制御された基板電圧を供給することができ、ＬオフセットレベルＶｏｆｆを調節することができる。
【００３８】
図４（ｃ）は、オフセット電圧を得る手段として、ダイオード接続されたＭＯＳトランジスタの代わりに、ダイオードを使用するものである。このダイオード使用の場合でも同様の効果を得ることができる。
【００３９】
また、図５は、第２インバータＩＮＶ２の変形例の一部を示す図である。同図（ａ）は、入力スレッショルド電圧Ｖｔｈを特に調整する手段を設けていない、通常のインバータとして構成されているものであり、Ｐ型ＭＯＳトランジスタＰ２１とＮ型ＭＯＳトランジスタＮ２１とで構成されている。この通常のインバータでも、電源電圧Ｖｄｄの増加と共に入力スレッショルド電圧Ｖｔｈが上昇する。したがって、前述のように、所定のカット電圧Ｖｃｕｔを境として、電源電圧がそのカット電圧Ｖｃｕｔより高い場合にＶｔｈ＞Ｖｏｆｆであり、且つそのカット電圧Ｖｃｕｔより低い場合にＶｔｈ＜Ｖｏｆｆである関係に設定される場合には有効に利用可能である。この点は、他の例においても同様である。
【００４０】
図５（ｂ）は、入力スレッショルド電圧Ｖｔｈを調整する手段として、ダイオード接続されたＮ型ＭＯＳトランジスタＮ２２を使用するものである。このＮ型ＭＯＳトランジスタＮ２２使用の場合でも同様の効果を得ることができる。
【００４１】
図５（ｃ）は、入力スレッショルド電圧Ｖｔｈを調整する手段として、抵抗Ｒ２１と共に、直列にダイオード接続されたＰ型ＭＯＳトランジスタＰ２２を使用するものである。この抵抗Ｒ２１とＰ型ＭＯＳトランジスタＰ２２の直列使用の場合でも同様の効果を得ることができる。
【００４２】
なお、本発明において、第２インバータＩＮＶ２の出力で、負荷（例えば、発光ダイオードＬＥＤ）を十分に駆動できる場合には、第３インバータＩＮＶ３を省略することも可能である。
【００４３】
以上のように、トランジスタや、抵抗のみの簡素な構成で、電源遮断時や電源電圧低下時の誤動作を防止できる。
【００４４】
また、電源電圧の低下にかかる時間に依存せずに動作するから、電池電源で駆動される装置など種々の用途に適用することができ、汎用性に富んでいる。
【００４５】
【発明の効果】
本発明によれば、電源電圧が所定値よりも低くなったときに、第１インバータの低電位オフセットレベルよりも、第２インバータの入力スレッショルド電圧が低くなるから、第２インバータ以後のインバータの出力は、所定状態に固定される。したがって、電源遮断時や電源電圧低下時に負荷が誤動作することを防止できる。
【図面の簡単な説明】
【図１】本発明によるインバータ出力回路の構成を示す図。
【図２】ＬオフセットレベルＶｏｆｆと入力スレッショルド電圧Ｖｔｈを電源電圧Ｖｄｄとの関係で示す図。
【図３】正常動作時及び電源電圧低下時の各インバータの入力電圧−出力電圧の関係を示す図。
【図４】第１インバータＩＮＶ１の変形例の例の一部を示す図。
【図５】第２インバータＩＮＶ２の変形例の例の一部を示す図。
【図６】従来のインバータ出力回路の構成を示す図。
【図７】図６の回路の動作順序を示す図。
【符号の説明】
ＩＮＶ１  第１インバータ
ＩＮＶ２  第２インバータ
ＩＮＶ３  第３インバータ
ＮＡＮＤ  ナンド回路
ＬＥＤ  発光ダイオード
Ｖｄｄ  電源電圧
Ｖｉｎ  入力電圧
Ｖｔｈ  第２インバータの入力スレッショルド電圧
Ｖｏｆｆ  第１インバータのＬオフセットレベル
ｉ〜ｉｉｉ  第１〜第３インバータの出力電圧
【図１】
0003563060.tif 000002
【図２】
0003563060.tif 000003
【図３】
0003563060.tif 000004
【図４】
0003563060.tif 000005
【図５】
0003563060.tif 000006
【図６】
0003563060.tif 000007
【図７】
0003563060.tif 000008