(57)【特許請求の範囲】
【請求項１】
同相信号が入力される第１の増幅手段と、
逆相信号が入力され、接地方式が前記第１の増幅手段と同じである第２の増幅手段と、
前記第１の増幅手段、第２の増幅手段にそれぞれカスコード接続されたトランジスタであって、電源電位にゲートを接続したカスコードアンプである、第１および第２の増幅信号出力手段と、
前記第１及び第２の増幅手段のバイアスレベルを調整するバイアス回路と、よりなり、
前記バイアス回路は、
前記第１の増幅手段の出力直流レベルを検知する第１の直流レベル検知手段と、
前記第２の増幅手段の出力直流レベルを検知する第２の直流レベル検知手段と、
前記第１及び第２の増幅手段の出力直流レベルの差を比較するレベル比較手段と、
前記レベル比較手段からの出力結果を元に、前記レベル差を減少させる前記第１の増幅手段用のバイアス及び前記第２の増幅手段用のバイアスを発生させるバイアス発生手段と、を備えたことを特徴とするバイアス回路を備えた信号増幅回路。
【請求項２】
前記レベル比較手段は、差動増幅回路と、この差動増幅回路の共通端子に接続された定電流源とを備え、
前記バイアス発生手段が発生させる第１及び第２の増幅手段用のバイアスは前記差動増幅回路の出力に比例していることを特徴とする請求項１記載のバイアス回路を備えた信号増幅回路。
【請求項３】
前記差動増幅回路はMOSトランジスタで構成されていることを特徴とする請求項２記載のバイアス回路を備えた信号増幅回路。
【請求項４】
前記第１及び第２の増幅手段はMOSトランジスタで構成されており、
前記差動増幅回路を構成するMOSトランジスタのゲート長は、前記第１及び第２の増幅手段を構成するMOSトランジスタのゲート長よりも長いことを特徴とする請求項３記載のバイアス回路を備えた信号増幅回路。
【請求項５】
前記差動増幅回路はバイポーラトランジスタで構成されていることを特徴とする請求項２記載のバイアス回路を備えた信号増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバイアス回路を備えた信号増幅回路に関し、特に、差動増幅器等のような接地方式が同じ２つの増幅器のバイアスを生成するバイアス回路を備えた信号増幅回路に関する。
【０００２】
【従来の技術】
従来からトランジスタ等デバイスの微細化は飛躍的に向上している。特にＭＯＳトランジスタ（金属酸化膜電界効果トランジスタ）のゲート長の微細化は著しく進歩を遂げ、０．２５μｍ以下のゲート長に至っている。このクラスのトランジスタの周波数特性はゲート長が短いために非常に高速性に優れた特性を示し、今後始まる次世代高周波無線回路システムの回路設計に利用できる。
【０００３】
しかし、ＭＯＳトランジスタはゲート長を短くすることによって高速性は向上するが、トランジスタの製造誤差によるゲート長バラツキが顕著になる。
【０００４】
そして、ゲート長バラツキはトランジスタのしきい値電圧のバラツキとなる。このしきい値電圧のバラツキは、トランジスタ単体の場合はそれほど影響を与えないが、差動増幅器等のような接地方式が同じ２つの増幅器の出力ＤＣ（直流）レベル差に与える影響は大きく、このレベル差が前記増幅器の後段の回路全体にも影響を与える。
【０００５】
一例として、従来からの無線通信システムの高周波回路を説明する。図６は中間周波数（ＩＦ）信号を局部発振（ＬＯ）信号の電圧をスイッチとして高周波（ＲＦ）信号に周波数変換（アップコンバート）する周波数変換回路で、無線通信システムの送信系のベースバンド信号または中間周波数信号をＲＦ周波数帯へ信号変換するために用いられている。図６の回路は一般的なダブルバランスドミキサと呼ばれる、差動対トランジスタを縦積みにした構成の周波数変換回路である。
【０００６】
下段のトランジスタＭ３８，Ｍ３９のゲート端子にＩＦ差動信号（ＩＦ，ＩＦ／）、上段トランジスタＭ３４，Ｍ３５，Ｍ３６，Ｍ３７のゲート端子にＬＯ差動信号（ＬＯ，ＬＯ／）を入力し、負荷回路Ｌ６，Ｌ７，Ｃ１０，Ｃ１１を介してＲＦ信号（ＲＦｏｕｔ，ＲＦｏｕｔ／）を差動で出力する。Ｍ４０，Ｍ４１は抵抗Ｒ６，Ｒ７とで定電流源回路を構成している。
【０００７】
上述したゲート長バラツキは特にトランジスタＭ３４，Ｍ３５，Ｍ３６，Ｍ３７で顕著になる。このため、ＲＦ信号出力端子（ＲＦｏｕｔ，ＲＦｏｕｔ／）には、ＲＦ信号の他に、ＬＯ信号も混在してしまう。この混在するＬＯ信号を除去するために、ＲＦ信号出力端子の後段にバンドパスフィルタを設けるのが通常である。しかし、バンドバスフィルタは集積化できないために、回路全体の規模が大きくなってしまう問題がある。
【０００８】
【発明が解決しようとする課題】
本発明はかかる問題点を考慮したものであり、その目的は、差動増幅器等のような接地方式が同じ２つの増幅器の出力ＤＣ（直流）レベルの変動を抑制するバイアス回路を提供することである。
【０００９】
第１の発明は、同相信号が入力される第１の増幅手段（１２０−１）と、逆相信号が入力され、接地方式が前記第１の増幅手段と同じである第２の増幅手段（１２０−２）と、前記第１の増幅手段、第２の増幅手段にそれぞれカスコード接続されたトランジスタであって、電源電位にゲートを接続したカスコードアンプである、第１および第２の増幅信号出力手段（１３０−１、１３０−２）と、前記第１及び第２の増幅手段のバイアスレベルを調整するバイアス回路（２００）と、よりなり、前記バイアス回路は、前記第１の増幅手段の出力直流レベルを検知する第１の直流レベル検知手段（１４０−１）と、前記第２の増幅手段の出力直流レベルを検知する第２の直流レベル検知手段（１４０−２）と、前記第１及び第２の増幅手段の出力直流レベルの差を比較するレベル比較手段（１５０）と、前記レベル比較手段からの出力結果を元に、前記レベル差を減少させる前記第１の増幅手段用のバイアス及び前記第２の増幅手段用のバイアスを発生させるバイアス発生手段（１６０−１、１６０−２）と、を備えたことを特徴とするバイアス回路を備えた信号増幅回路である。
【００１０】
第２の発明は、前記レベル比較手段は、差動増幅回路と、この差動増幅回路の共通端子に接続された定電流源とを備え、前記バイアス発生手段が発生させる第１及び第２の増幅手段用のバイアスは前記差動増幅回路の出力に比例していることを特徴とする第１の発明記載のバイアス回路を備えた信号増幅回路である。
【００１１】
第３の発明は、前記差動増幅回路はMOSトランジスタで構成されていることを特徴とする第２の発明記載のバイアス回路を備えた信号増幅回路である。
【００１２】
第４の発明は、前記第１及び第２の増幅手段はMOSトランジスタで構成されており、前記差動増幅回路を構成するMOSトランジスタのゲート長は、前記第１及び第２の増幅手段を構成するMOSトランジスタのゲート長よりも長いことを特徴とする第３の発明記載のバイアス回路を備えた信号増幅回路である。
【００１３】
第５の発明は、前記差動増幅回路はバイポーラトランジスタで構成されていることを特徴とする第２の発明記載のバイアス回路を備えた信号増幅回路である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１５】
図１は本発明の実施の形態に係るバイアス回路のブロック図である。本実施形態の前提となる接地方式が同じ２つの増幅器の一例として、差動増幅器のような同相信号増幅手段１２０−１及び逆位相信号増幅手段１２０−２が挙げられる。同相信号入力手段１１０−１からの同相信号は同相信号増幅手段１２０−１で増幅されてから増幅信号出力手段１３０−１へ出力される。一方、逆相信号入力手段１１０−２からの逆相信号は逆位相信号増幅手段１２０−２で増幅されてから増幅信号出力手段１３０−１へ出力される。
【００１６】
そして、２つの増幅手段１２０−１，１２０−２はＭＯＳトランジスタで構成された場合、トランジスタの製造誤差によるゲート長バラツキが生じ、しきい値電圧のバラツキにもなる。したがって２つの増幅手段１２０−１，１２０−２の出力ＤＣ（直流）レベル差に与える影響は大きい。
【００１７】
このレベル差を抑制するためには増幅手段に与えるバイアスを調節する必要がある。このバイアスを調節する回路が本実施形態に係るバイアス回路である。
【００１８】
すなわち、本実施形態に係るバイアス回路とは、同相信号増幅手段１２０−１及び逆位相信号増幅手段１２０−２からの出力ＤＣ（直流）レベルの変動を抑制するためのバイアスレベル調整手段２００のことをいう。
【００１９】
バイアスレベル調整手段２００は、同相信号増幅手段の出力ＤＣレベルを検知する第１のＤＣレベル検知手段１４０−１と、逆位相信号増幅手段の出力ＤＣレベルを検知する第１のＤＣレベル検知手段１４０−１と、これらの検知手段の出力結果よりＤＣレベルの差を比較するレベル比較手段１５０と、このレベル比較手段の出力結果を元にして前記レベル差を減少させるように、同相信号増幅手段用のバイアスを発生させる第１のバイアス発生手段１６０−１及び逆位相信号増幅手段用のバイアスを発生させる第２のバイアス発生手段１６０−２を備えている。したがって、ＤＣレベル差は、このバイアスレベル調整手段を通るたびに小さくなり、最終的には製造誤差によって生じるＤＣレベル差が回路全体に及ぼす影響を無視できる程度にまで小さくできる。
【００２０】
尚、以上の説明では、接地方式が同じ２つの増幅器の一例として差動増幅器を挙げたので、増幅手段は同相信号用と逆相信号用としたが、本発明が適用される増幅器は差動増幅器に限定されるものではなく、例えば、後述する光通信用受信回路に適用する場合、接地方式が同じ２つの増幅器に入力される信号は、一方はフォトダイオードからの信号で、他方はダミー信号すなわちバイアスのみであってもよい。
【００２１】
（第１の実施例）
図２は第１の実施例に係るバイアス回路の回路図である。前提となる接地方式が同じ２つの増幅器は差動増幅器Ｍ４７，Ｍ４８である。ＩＮおよびＩＮ／より差動信号が入力されＭＯＳトランジスタＭ４７，Ｍ４８で信号増幅される（増幅手段１２０−１，２）。Ｍ４５，Ｍ４６はそれぞれＭ４７，Ｍ４８にカスコード接続されたトランジスタである（増幅信号出力手段１３０−１，２）。バイアスレベル調整手段２００は点線で囲んだ部分である。Ｍ４７，Ｍ４８の出力ＤＣレベルはＲ８、Ｒ９（ＤＣレベル検知手段１４０−１，１４０−２）を介して差動対Ｍ５５，Ｍ５６のゲート端子に入力される。この差動対Ｍ５５，Ｍ５６と定電流源Ｉ３がレベル比較手段１５０に相当する。Ｍ５５，Ｍ５６の負荷はそれぞれゲート−ドレイン間を接続したＭ５３，Ｍ５４であり、Ｍ５３，Ｍ５４からはカレントミラーで電流を折り返し、増幅手段Ｍ４７，Ｍ４８のそれぞれのゲート端子にバイアスを供給する。すなわち、バイアス発生手段１６０−１に相当するものはＭ５３，Ｍ５１，Ｍ５２及びＲ１１であり、バイアス発生手段１６０−２に相当するものはＭ５４，Ｍ４９，Ｍ５０及びＲ１０である。
【００２２】
差動対Ｍ５５，Ｍ５６のゲート電圧にレベル差が生じると、差動対の定電流源Ｉ３から差動対への均等な電流配分がこのレベル差に比例して変動する。したがって、Ｍ４７とＭ４８の出力ＤＣレベル差はこのバイアスレベル調整手段２００を通るたびに小さくなり、レベル差はほとんど無くなる。
【００２３】
また、レベル比較手段及びこれに接続したカレントミラー回路を構成するＦＥＴのゲート長は増幅手段及びこれに接続したカレントミラー回路を構成するＦＥＴのゲート長よりも長くすることが望ましい。具体的にはＭ４７，Ｍ４８，Ｍ４５，Ｍ４６，Ｍ５０，Ｍ５２は高周波信号を増幅する回路としてゲート長はできる限り短くする。ここでは０．２５μｍとする。これに対し、Ｍ４９，Ｍ５１，Ｍ５５，Ｍ５６，Ｍ５３，Ｍ５４はトランジスタの製造誤差によるゲート長バラツキによる影響をできる限り避けるため、長いゲート長、例えば２．５μｍのトランジスタを用いる。このようなゲート長の工夫によって、差動増幅器Ｍ４７，Ｍ４８におけるバラツキは無視できるほど小さくなり、本回路の方式はより安定した回路となる。
【００２４】
（第２の実施例）
図３は第２の実施例に係るバイアス回路図である。Ｍ２２，Ｍ２３のソース端子に高周波信号を遮断するための抵抗Ｒ１，Ｒ２をそれぞれ介してＤＣバイアスレベルが検知され（ＤＣレベル検知手段１４０−１，２）、Ｍ３２，Ｍ３３のゲート端子へ接続される。Ｍ３２，Ｍ３３は差動対を構成し、差動対のバイアス電流値は定電流源Ｉ２で決められている。Ｍ３２，Ｍ３３でレベルを比較し（レベル比較手段１５０）、その結果をＭ３０，Ｍ３１にそれぞれ出力する。Ｍ３０，Ｍ２８およびＭ３１，Ｍ２６はそれぞれカレントミラーを形成し（バイアス発生手段１６０−１，２）、Ｍ２８の出力電流はＭ２９へ、Ｍ２６の出力電流はＭ２７へそれぞれ伝わり、Ｍ２９，Ｍ２４およびＭ２７，Ｍ２５はそれぞれカレントミラーを構成している。
【００２５】
したがって、Ｉ２で決定している電流値の１／２の値を基準としてＭ３２，Ｍ３３によって電流配分され、その電流の一定倍がＭ２４とＭ２５にそれぞれ流れることになる。Ｒ３，Ｒ４は、高周波信号を遮断するための抵抗である。Ｍ２６，Ｍ２７，Ｍ３０，Ｍ３１，Ｍ３２，Ｍ３３は基準電位として使用するため、他のトランジスタよりもゲート長の長いトランジスタを使用し、ゲート製造誤差によるバラツキを抑えることができる。
【００２６】
（第３の実施例）
図４は本実施形態に係るバイアスレベル調整手段１２０を光通信用受信回路に適用した場合の例である。光信号を受光し、電気信号に変換するフォトダイオードＰＤより、電気信号が増幅用トランジスタＭＡ１のゲートに入力される。ＭＡ１および抵抗ＲＡ１によって増幅された信号は、ソースフォロワＭＡ２，定電流源ＩＡ１を介して差動対トランジスタの片側であるＭＡ３のゲートに入力される。一方、当該差動対トランジスタのＭＡ４のゲートバイアスレベルを発生するために、信号を入力しない増幅用トランジスタ（以下、ダミートランジスタという）ＭＡ５と抵抗ＲＡ４によって基準ＤＣレベルが発生させ、ソースフォロワＭＡ６，  定電流源ＩＡ３を介してＭＡ４のゲートへＤＣバイアスを供給する。増幅用トランジスタＭＡ１，ＭＡ５のバイアスレベルは、ＭＡ１，ＭＡ５のゲート端子と差動対ＭＡ３，ＭＡ４の信号出力端子ｏｕｔ＋、ｏｕｔ−との間に設けられたバイアスレベル調整手段２００によって、両者の値が一致する方向へバイアスレベルを調整する。ここで、図１の１２０−１に相当する増幅手段はＭＡ１，ＭＡ２及びＭＡ３であり、１２０−２に相当する増幅手段はＭＡ５，ＭＡ６及びＭＡ４である。
【００２７】
このような回路構成を用いることによって、トランジスタ等の素子ばらつきによる出力信号のＤＣレベルの変動によるデューティー比の劣化を抑えることができる。また、光信号強度の変化によるＤＣオフセットが発生した場合も、このような回路構成によってデューティー比が変動することを抑制することが可能となる。
【００２８】
図５は図４のバイアスレベル手段２００の具体例を示す図である。バイアスレベル調整手段以外の回路部は図４の回路図と同様である。ｏｕｔ＋，ｏｕｔ−それぞれの端子のＤＣレベルを抵抗ＲＡ５，ＲＡ６（ＤＣレベル検知手段１４０−１，１４０−２）をそれぞれ介して差動対ＭＡ１４，ＭＡ１３のゲート端子へ入力する。この差動対ＭＡ１４，ＭＡ１３と定電流源ＩＡ４がレベル比較手段１５０に相当する。当該差動対にてＤＣレベルは比較され、カレントミラーＭＡ１２，ＭＡ７とＭＡ１１，ＭＡ９で電流コピーし、さらにカレントミラーＭＡ８，ＭＡ１とＭＡ１０，ＭＡ５で増幅用トランジスタＭＡ１，ＭＡ５のゲート端子にバイアス供給をおこなう。
【００２９】
したがって、ＩＡ４で決定している電流値の１／２の値を基準としてＭＡ１３，ＭＡ１４によって電流配分され、その電流の一定倍がＭＡ１とＭＡ５にそれぞれ流れることになる。ＭＡ１３，ＭＡ１４，ＭＡ１１，ＭＡ１２，ＭＡ７，ＭＡ９は基準電位として使用するため比較的ゲート長の長いトランジスタを使用し、ゲート製造誤差によるバラツキを抑えることができる。
【００３０】
（その他の実施形態）
本発明の実施形態は、上述した実施形態に限られず、適宜変更可能である。
【００３１】
例えば、ＭＯＳトランジスタの代わりに、バイポーラトランジスタを適用しても良い。
【００３２】
さらに、増幅手段１２０−１，２の接地方式としては、ソース接地、エミッタ接地の他に、ゲート接地、ベース接地であっても良い。ここで、ゲート接地の場合、バイアスはゲートに与えられるが、入力手段１１０−１，２からの信号はソースに入る。同様に、ベース接地の場合、バイアスはベースに与えられるが、入力手段１１０−１，２からの信号はエミッタに入る。
【００３３】
【発明の効果】
以上説明したように、本発明のバイアス回路を用いることによって、差動増幅器等のような接地方式が同じ２つの増幅器の出力ＤＣ（直流）レベルの変動を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るバイアス回路を備えた信号増幅回路のブロック図。
【図２】第１の実施例に係るバイアス回路の回路図。
【図３】第２の実施例に係るバイアス回路の回路図。
【図４】第３の実施例に係るバイアス回路の回路図。
【図５】図４の具体的な回路図。
【図６】従来例を示す回路図。
【図１】
0003583745.tif 000002
【図２】
0003583745.tif 000003
【図３】
0003583745.tif 000004
【図４】
0003583745.tif 000005
【図５】
0003583745.tif 000006
【図６】
0003583745.tif 000007