(57)【特許請求の範囲】
【請求項１】
同一半導体基板上に、周波数範囲が異なる２つ以上の信号が各々入力される２個以上の半導体素子と、
前記各半導体素子の一端に共通に接続される定電流源とを備え、
前記各半導体素子のうち少なくとも１個には、この半導体素子をｏｎ／ｏｆｆ制御する制御端子が設けられ、
前記定電流源は、その定電流値が、
前記２個以上の半導体素子のうち、より低歪が要求される半導体素子に必要な電流値に設定される
ことを特徴とする半導体装置。
【請求項２】
前記各半導体素子は電力増幅素子である
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各半導体素子は周波数変換素子である
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記電力増幅素子は、電界効果トランジスタにより構成される
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記周波数変換素子は、デュアルゲート型電界効果トランジスタにより構成される
ことを特徴とする請求項３記載の半導体装置。
【請求項６】
前記各半導体素子の他端に共通に接続された電源スイッチを備える
ことを特徴とする請求項１、２又は３記載の半導体装置。
【請求項７】
前記定電流源は、電界効果トランジスタと抵抗とを用いて構成される
ことを特徴とする請求項１、２又は３記載の半導体装置。
【請求項８】
前記２個以上の半導体素子と前記定電流源とは同一パッケージに封止される
ことを特徴とする請求項１、２又は３記載の半導体装置。
【請求項９】
前記２個以上の各半導体素子の有する出力端子は、共通に接続されて、各々の周波数範囲の全域で出力側リターンロスが−６ｄＢ以下で共用される
ことを特徴とする請求項１、２又は３記載の半導体装置。
【請求項１０】
前記定電流源には、接地キャパシタが並列に接続される
ことを特徴とする請求項４又は５記載の半導体装置。
【請求項１１】
前記接地キャパシタは、
入力される２以上の信号のうち低周波数範囲の信号の周波数でのインピーダンス値が、前記定電流源のインピーダンス値に対して十分に小さく設定される
ことを特徴とする請求項１０記載の半導体装置。
【請求項１２】
電界効果トランジスタは、そのソースにインダクタが接続される
ことを特徴とする請求項１０又は１１記載の半導体装置。
【請求項１３】
前記インダクタは、前記接地キャパシタと直列に配置される
ことを特徴とする請求項１２記載の半導体装置。
【請求項１４】
前記定電流源には、この定電流源をｏｎ／ｏｆｆ制御する制御端子が設けられる
ことを特徴とする請求項１、２又は３記載の半導体装置。
【請求項１５】
請求項１記載の半導体装置と、アンテナとを備えて、
前記アンテナで受信する周波数範囲が異なる前記２つ以上の信号を各々前記半導体素子に入力し、又は、前記半導体素子により処理された周波数範囲が異なる２以上の信号を前記アンテナから出力する
ことを特徴とする通信装置。
【発明の詳細な説明】
［技術分野］
本発明は、無線機器に用いられる高周波の半導体装置及び通信装置に関する。
【０００１】
［背景技術］
近年、通信チャンネル数確保のために１つの端末に２つの通信方式を内蔵したデュアルバンド携帯電話が盛んに研究されている。デュアルバンド携帯電話においては、２つの周波数帯を使用するため通常高周波ブロックに必要な低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ、以下ＬＮＡという）、パワーアンプ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ、以下ＰＡという）、ダウンミキサ（Ｄｏｗｎ Ｍｉｘｅｒ、以下Ｄ−Ｍｉｘという）、アップミキサ（Ｕｐ Ｍｉｘｅｒ、以下Ｕ−Ｍｉｘという）、局部信号発生器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ、以下ＶＣＯという）が全て２個づつと、これ等を時分割動作させるための電源スイッチと、受信経路を切り替える受信経路切替えスイッチ（以下ＲＸ切替ＳＷという）と、送信経路を切り替える送信経路切替えスイッチ（以下ＴＸ切替ＳＷという）等が必要となる。
【０００２】
図３２に従来のデュアルバンド携帯電話の高周波ブロックの一例を示す。同図において、１０１はアンテナ（以下ＡＮＴという）、１０２は１入力４出力のアンテナスイッチ（以下ＡＮＴ−ＳＷという）、１１１はＬＮＡ１、１１２はＬＮＡ２、１２１はＤ−Ｍｉｘ１、１２２はＤ−Ｍｉｘ２、１３１はＵ−Ｍｉｘ１、１３２はＵ−Ｍｉｘ２、１４１はＰＡ１、１４２はＰＡ２、１５１はＶＣＯ１、１５２はＶＣＯ２、１６１はＲＸ切替ＳＷ、１６２はＴＸ切替ＳＷである。
【０００３】
以下、図３２に示した高周波ブロックの動作について簡単に説明する。
【０００４】
ＡＮＴ １０１は空中の電波を捕らえ、電話内部へと導く。ＡＮＴ−ＳＷ １０２は４つの信号経路ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２の何れか１つとＡＮＴ １０１とを接続する。
【０００５】
次に、受信側の動作について説明する。今、信号経路ＲＸ１を例に挙げて説明する。ＡＮＴ １０１において受信された周波数ｆＲＸ１の信号は、ＬＮＡ１ １１１によって増幅され、Ｄ−Ｍｉｘ１ １２１に送られる。ＶＣＯ１ １５１は周波数ｆＬＯ１の信号を発生し、Ｄ−Ｍｉｘ１ １２１においてｆＲＸ１とｆＬＯ１とがミキシングされることにより、周波数ｆＩＦへとダウンコンバートされる。この際、ｆＲＸ１−ｆＬＯ１の絶対値はｆＩＦである。信号経路ＲＸ２におけるＬＮＡ２ １１２、Ｄ−Ｍｉｘ２ １２２の動作も全く同様であり、この際にはＡＮＴ １０１において受信された周波数ｆＲＸ２とＶＣＯ２ １５２において発生された周波数ｆＬＯ２とが、Ｄ−Ｍｉｘ２ １２２においてミキシングされることにより、周波数ｆＩＦへとダウンコンバートされる。この際、ｆＲＸ２−ｆＬＯ２の絶対値はｆＩＦである。ＲＸ切替ＳＷ １６１はＤ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２の信号を切り替えるが、共に、Ｄ−Ｍｉｘの出力端子の周波数はｆＩＦであるので、ＲＸ切替ＳＷ １６１以降の回路は共通化することができる。
【０００６】
次に、送信側の動作について説明する。今、信号経路ＴＸ１を例に挙げて説明する。ＴＸ切替ＳＷ １６２はＵ−Ｍｉｘ１ １３１、Ｕ−Ｍｉｘ２ １３２の何れかに信号を入力するために切り替えるが、何れの場合であっても、信号の周波数はｆＭＯＤである。ＶＣＯ１ １５１は周波数ｆＬＯ１の信号を発生し、Ｕ−Ｍｉｘ１ １３１において周波数ｆＭＯＤ、ｆＬＯ１の両信号がミキシングされることにより、周波数ｆＴＸ１へとアップコンバートされる。この際、ｆＬＯ１とｆＭＯＤとの和がｆＴＸ１となる。ＰＡ１ １４１はＵ−Ｍｉｘ１ １３１からの周波数ｆＴＸ１の信号をアンテナ送信出力まで増幅する。信号経路ＴＸ２におけるＵ−Ｍｉｘ２ １３２、ＰＡ２ １４２の動作も全く同様であって、この際には、ｆＬＯ２とｆＭＯＤとの和がｆＴＸ２となる。
【０００７】
今、図３２において、特にＬＮＡブロックについてのみ注目して、デュアルバンド携帯電話のＬＮＡブロックの構成を詳細に説明する。
【０００８】
図３３に従来のデュアルバンド携帯電話のＬＮＡブロックの一例を示す。１０は電源、１１１１はＬＮＡ１ １１１の入力端子、１１２１はＬＮＡ２ １１２の入力端子、１１１２はＬＮＡ１ １１１の出力端子、１１２２はＬＮＡ２ １１２の出力端子、１１１４はＬＮＡ１ １１１の電源ＳＷ、１１２４はＬＮＡ２ １１２の電源ＳＷである。図３３において、周辺整合部品等は省略しており、破線で囲まれた領域は各々１つの個別の素子を示している。これは以下の図においても同様である。
【０００９】
ＬＮＡ１ １１１４の電源ＳＷは、ＬＮＡ１ １１１の電源端子と電源１０の間に接続され、ＬＮＡ１ １１１の電源をｏｎ・ｏｆｆする。ＬＮＡ２ １１２４の電源ＳＷは、ＬＮＡ２ １１２の電源端子と電源１０の間に接続され、ＬＮＡ２ １１２の電源をｏｎ・ｏｆｆする。ＬＮＡ１ １１１、ＬＮＡ２ １１２の各接地端子は共に接地に接続される。
【００１０】
携帯電話においては、長い通話時間を確保するために、低消費電力化が重要である。そこで、動作していない素子の電源をｏｆｆとするのが一般的である。即ち、ＬＮＡ１ １１１を動作させる場合には、ＬＮＡ２ １１２の電源をｏｆｆとするので、電源ＳＷ １１１４をｏｎ、電源ＳＷ １１２４をｏｆｆとする。逆に、ＬＮＡ２ １１２を動作させる場合には、ＬＮＡ１ １１１の電源をｏｆｆとするので、電源ＳＷ １１２４をｏｎ、電源ＳＷ １１１４をｏｆｆとする。また、送信時には，ＬＮＡ１ １１１，ＬＮＡ２ １１２共にｏｎにする必要がないので、双方の電源ＳＷ １１１４、１１２４を共にｏｆｆとする。
−解決課題−
電源ＳＷとしては一般的にトランジスタやレギュレータ等の３〜４端子の素子が用いられ、ＬＮＡとしてはＳｉバイポーラトランジスタやＧａＡｓ ＦＥＴ等の３〜４端子の素子が用いられる。従って、ＬＮＡブロック全体で、電源ＳＷとして３〜４端子の素子が２個と、ＬＮＡとして３〜４端子の素子が２個の合計４個の素子が必要である。また、このＬＮＡブロックに限らず、他のＰＡ、Ｄ−Ｍｉｘ、Ｕ−Ｍｉｘの３ブロックにおいても全く同様であって、各ブロック毎に電源ＳＷ２個とトランジスタ等の増幅素子が２個との合計４個の素子が必要である。
【００１１】
つまり、従来の素子を用いてデュアルバンド携帯電話を構成する場合には、シングルバンド携帯電話と比較して２倍の部品点数が必要となり、その結果、基板上の実装面積が大きくなってしまい、端末の小型化が困難になる。
【００１２】
本発明の目的は、デュアルバンド携帯電話の高周波ブロックにおいて、部品点数を削減して、デュアルバンド携帯端末の小型化を実現することにある。
【００１３】
［発明の開示］
以上の目的を達成するため、本発明では、デュアルバンド携帯電話等の通信装置において、ＬＮＡブロックやＤ−Ｍｉｘブロック等に備える複数個のＬＮＡやＤ−Ｍｉｘを、電源ＳＷを用いずに任意に選択切換できるようにする。
【００１４】
即ち、請求項１記載の発明の半導体装置は、同一半導体基板上に、周波数範囲が異なる２つ以上の信号が各々入力される２個以上の半導体素子と、前記各半導体素子の一端に共通に接続される定電流源とを備え、前記各半導体素子のうち少なくとも１個には、この半導体素子をｏｎ／ｏｆｆ制御する制御端子が設けられ、前記定電流源は、その定電流値が、前記２個以上の半導体素子のうち、より低歪が要求される半導体素子に必要な電流値に設定されることを特徴としている。
【００１５】
請求項２記載の発明は、前記請求項１記載の半導体装置において、前記各半導体素子は電力増幅素子であることを特徴とする。
【００１６】
請求項３記載の発明は、前記請求項１記載の半導体装置において、前記各半導体素子は周波数変換素子であることを特徴とする。
【００１７】
請求項４記載の発明は、前記請求項２記載の半導体装置において、前記電力増幅素子は、電界効果トランジスタにより構成されることを特徴とする。
【００１８】
請求項５記載の発明は、前記請求項３記載の半導体装置において、前記周波数変換素子は、デュアルゲート型電界効果トランジスタにより構成されることを特徴とする。
【００１９】
請求項６記載の発明は、前記請求項１、２又は３記載の半導体装置において、前記各半導体素子の他端に共通に接続された電源スイッチを備えることを特徴とする。
【００２０】
請求項７記載の発明は、前記請求項１、２又は３記載の半導体装置において、前記定電流源は、電界効果トランジスタと抵抗とを用いて構成されることを特徴とする。
【００２１】
請求項８記載の発明は、前記請求項１、２又は３記載の半導体装置において、前記２個以上の半導体素子と前記定電流源とは同一パッケージに封止されることを特徴とする。
【００２２】
請求項９記載の発明は、前記請求項１、２又は３記載の半導体装置において、前記２個以上の各半導体素子の有する出力端子は、共通に接続されて、各々の周波数範囲の全域で出力側リターンロスが−６ｄＢ以下で共用されることを特徴とする。
【００２３】
請求項１０記載の発明は、前記請求項４又は５記載の半導体装置において、前記定電流源には、接地キャパシタが並列に接続されることを特徴としている。
【００２４】
請求項１１記載の発明は、前記請求項１０記載の半導体装置において、前記接地キャパシタは、入力される２以上の信号のうち低周波数範囲の信号の周波数でのインピーダンス値が、前記定電流源のインピーダンス値に対して十分に小さく設定されることを特徴とする。
【００２５】
請求項１２記載の発明は、前記請求項１０又は１１記載の半導体装置において、電界効果トランジスタは、そのソースにインダクタが接続されることを特徴とする。
【００２６】
請求項１３記載の発明は、前記請求項１２記載の半導体装置において、前記インダクタは、前記接地キャパシタと直列に配置されることを特徴としている。
【００２７】
請求項１４記載の発明は、前記請求項１、２又は３記載の半導体装置において、前記定電流源には、この定電流源をｏｎ／ｏｆｆ制御する制御端子が設けられることを特徴とする。
【００２８】
請求項１５記載の発明の通信装置は、前記請求項１記載の半導体装置と、アンテナとを備えて、前記アンテナで受信する周波数範囲が異なる前記２つ以上の信号を各々前記半導体素子に入力し、又は、前記半導体素子により処理された周波数範囲が異なる２以上の信号を前記アンテナから出力することを特徴としている。
【００２９】
以上の構成により、請求項１ないし８項及び１５記載の発明では、複数の半導体素子のｏｎ／ｏｆｆ動作が、これ等のうち少なくとも１個の半導体素子に備える制御端子の印加電圧でもって切換制御されて、複数の半導体素子のうち任意の１個の選択が自在にできる。従って、従来のように半導体素子の個数分必要であった電源ＳＷが１個で済むと共に、前記複数の半導体素子及び定電流源を１個の素子としてパッケージ可能である。よって、部品点数が削減されて、携帯端末の小型化が実現可能である。
【００３０】
また、請求項９記載の発明では、複数の半導体素子の出力端子が相互に共用化されるので、パッケージ化される１個の素子の端子数が低減される。
【００３１】
更に、請求項１０及び１１記載の発明では、備える半導体素子を電界効果トランジスタで構成した場合に、接地キャパシタによって、この電界効果トランジスタのソース端子が、高周波的には接地され、ＤＣ的にはオープンにされることにより、高周波特性が向上する。
【００３２】
加えて、請求項１２及び１３記載の発明では、ソースインダクタにより、備える電界効果トランジスタのゲインを良好に確保しながら、その電界効果トランジスタの安定係数を向上させて、これ等電界効果トランジスタでの低い雑音指数と優れた入力リターンロスとの両立を図ることが可能である。
【００３３】
更に、請求項１４記載の発明では、電源ＳＷが不要であるので、１個の素子のみで半導体ブロックを構成でき、より一層に部品点数が削減されて、携帯端末の小型化が実現可能である。
［発明を実施するための最良の形態］
以下、本発明の実施の形態を図面に基づいて説明する。
【００３４】
尚、以下に説明する実施の形態では、デュアルバンド携帯電話のＬＮＡブロック及びＤ−Ｍｉｘブロックの場合についてのみ説明する。ＰＡブロックは、取り扱う電力がＬＮＡブロックよりも大きいが、その回路構成がＬＮＡブロックと全く同一であり、またＵ−Ｍｉｘブロックは、各端子に入力される周波数がＤ−Ｍｉｘブロックの場合とは異なるが、その回路構成がＤ−Ｍｉｘブロックと同一であるので、省略する。
【００３５】
（第１の実施の形態）
図１は、通信装置としてのデュアルバンド携帯電話の内部に備える，本発明の第１の実施の形態に係るＬＮＡブロックの構成を示す。同図において、１１１は第１のＬＮＡ１（半導体素子且つ電力増幅素子）、１１２は第２のＬＮＡ２（半導体素子且つ電力増幅素子）、１０は電源、１１１４は電源ＳＷ、１１５は定電流源１である。また、１１１１は第１のＬＮＡ１ １１１の入力端子、１１１２は第１のＬＮＡ１ １１１の出力端子、１１２１は第２のＬＮＡ２ １１２の入力端子、１１２２は第２のＬＮＡ２ １１２の出力端子である。
【００３６】
前記第１及び第２のＬＮＡ１ １１１、ＬＮＡ２ １１２の電源端子は共通に接続され、この共通端子と電源１０の間に前記電源ＳＷ １１１４が接続されている。また、第１及び第２のＬＮＡ１ １１１、ＬＮＡ２ １１２の接地端子は共通に接続され、この共通端子と接地の間に前記定電流源１ １１５が接続されている。更に、第１のＬＮＡ１の入力端子１１１１及び出力端子１１１２、第２のＬＮＡ２の入力端子１１２１及び出力端子１１２２は、全て、端子として独立している。第１のＬＮＡ１ １１１と第２のＬＮＡ２ １１２とには、相互に異なった周波数範囲を持つ高周波信号が各々入力される。この両高周波信号の周波数範囲は、相互で一部重複する場合、又は重複せず全く異なる場合の何れの場合であっても良い。
【００３７】
そして、第１及び第２のＬＮＡ１ １１１、ＬＮＡ２ １１２のうち、第１のＬＮＡ１ １１１には、この第１のＬＮＡ１ １１１をｏｎ／ｏｆｆ制御する制御端子１１１５が設けられる。この制御端子１１１５の電位がＨｉｇｈの場合には第１のＬＮＡ１ １１１はｏｎし、Ｌｏｗの場合には第１のＬＮＡ１ １１１はｏｆｆする。
【００３８】
前記第１及び第２のＬＮＡ１ １１１、ＬＮＡ２ １１２及び定電流源１ １１５は、図１に破線で囲んで示すように、同一の半導体基板上に集積化した回路素子１１７を構成し、この回路素子１１７が１つのパッケージに封止されている。
【００３９】
次に、図１に示したＬＮＡブロックの動作を説明する。今、定電流源１ １１５の定電流値をＩ１とする。図１の構成により、第１のＬＮＡ１ １１１の電流と第２のＬＮＡ２ １１２の電流との和は、定電流源１ １１５により常に定電流値Ｉ１となる。従って、第１のＬＮＡ１ １１１の制御端子１１１５にＬｏｗを印加した場合には、第１のＬＮＡ１ １１１がｏｆｆしてその電流値が”０”となる。この時、第２のＬＮＡ２ １１２の電流値は定電流値Ｉ１となり、第２のＬＮＡ２ １１２がｏｎとなる。逆に、第１のＬＮＡ１ １１１の制御端子 １１１５にＨｉｇｈを印加した場合には、この第１のＬＮＡ１ １１１がｏｎし、この第１のＬＮＡ１ １１１の電流値が前記定電流値Ｉ１となり、第２のＬＮＡ２ １１２はその電流値が”０”となってｏｆｆする。つまり、電源ＳＷ １１１４に依らず、第１のＬＮＡ１ １１１の制御端子１１１５への印加電圧により、２個のＬＮＡ１１１、１１２の切替えが可能である。尚、電源ＳＷ１１１４ は、送信時にｏｆｆ（開）制御されて、両ＬＮＡ１１１、１１２を共にｏｆｆにする。
【００４０】
前記定電流源１ １１５の定電流値Ｉ１について説明する。ＬＮＡでは、Ｇａｉｎや歪等の高周波特性の仕様を満足するための最低消費電流が存在する。その最低消費電流値よりも大きい値の動作電流を流した場合には、高周波特性は基本的には向上するが、電流として無駄が生じる。今、第１及び第２のＬＮＡ１ １１１、ＬＮＡ２ １１２の最低消費電流を各々Ｉ１ｍｉｎ、Ｉ２ｍｉｎとした場合、本実施の形態においては、Ｉ１ｍｉｎ＝Ｉ２ｍｉｎであることが最も望ましい。この場合、定電流源１ １１５の定電流値Ｉ１は、Ｉ１ｍｉｎ＝Ｉ２ｍｉｎ＝Ｉ１と設定する。この設定によれば、消費電流に無駄はなくなる。
【００４１】
一方、前記２個のＬＮＡ１ １１１、ＬＮＡ２ １１２において、その有する３次相互変調歪が異なる場合には、各ＬＮＡ１ １１１、ＬＮＡ２ １１２に必要な最低消費電流値も異なる。この場合には、３次相互変調歪がより低歪みの方のＬＮＡに必要な最低消費電流値は、高歪みのＬＮＡの最低消費電流値よりも大きな値となる。従って、各ＬＮＡの最低消費電流値が異なる場合には、定電流源１ １１５の定電流値Ｉ１は、前記３次相互変調歪が低歪みの方のＬＮＡの最低消費電流値に一致させる。この場合、３次相互変調歪が高歪みの方のＬＮＡでは、そのｏｎ時には、その持つ最低消費電流値を越える無駄な電流が流れる。従って、両ＬＮＡ１ １１１、ＬＮＡ２ １１２のゲート長やゲート幅等のデバイスパラメータを変更して、その双方の最低消費電流値を等しく（Ｉ１ｍｉｎ＝Ｉ２ｍｉｎ）近づけることが望ましい。
【００４２】
尚、本実施の形態では、半導体素子としてＬＮＡを用いた場合を説明したが、半導体素子としてＰＡを使用する場合にも同様に適用可能である。この場合には、信号の送信時にＰＡを動作させるので、信号の受信時に電源ＳＷ １１１４をｏｆｆして、２個のＰＡを動作を停止させる。また、定電流源１ １１５の定電流値Ｉ１の設定については、以下の通りである。即ち、デジタル変調方式のＰＡでは、歪みは一般的に隣接チャネル漏洩電力で規定される。この隣接チャネル漏洩電力について簡単に説明すると、図３０に示すように、中心周波数ｆｃでデジタル変調をかけた場合、出力波は同図（ａ）に記号Ａで示すように、サイドローブを伴った波形となり、そのサイドローブ電力は同図（ｂ）に示すように歪みに比例にして大きくなる。周波数が＋Δｆだけ離れた隣接チャネルではサイドローブ電力は妨害波であるため、このサイドローブ電力をデジタル変調方式での歪みの指標として用い、中心周波数ｆｃを中心とする＋ｆＷ〜−ｆＷ帯域幅電力積分値に対して、ｆｃ＋Δｆを中心とする＋ｆＷ〜−ｆＷ帯域幅電力積分値の抑圧比を隣接チャネル漏洩電力Ｐａｄｊと定義する。この隣接チャネル漏洩電力Ｐａｄｊは、通常、負値であり、歪みが大きいほど大きくなる（絶対値としては小さくなる）。デジタル変調方式のＰＡは、この隣接チャネル漏洩電力Ｐａｄｊが小さい（絶対値としては大きくなる）ほど低歪みであって、大きな消費電流を必要とする。従って、定電流源１ １１５の定電流値Ｉ１は、２個のＰＡのうち隣接チャネル漏洩電力Ｐａｄｊが小さい方の消費電流値に一致させる。
【００４３】
本実施の形態のＬＮＡブロックでは、同一の半導体基板上にＬＮＡ１ １１１、ＬＮＡ２ １１２及び定電流源１ １１５を集積化した１個の回路素子１１７と、電源ＳＷ １１１４より成る他の１個の素子との合計２個の個別の素子により、構成される。図３３に示した従来のＬＮＡブロックでは、２個の電源ＳＷ１１１４、１１２４により構成される２個の素子と、２個のＬＮＡ１１１、１１２により構成される他の２個の素子の合計４個の素子が必要であるので、この従来例と比較して、本実施の形態のＬＮＡブロックでは、部品点数を削減でき、携帯端末の小型化が実現可能である。
【００４４】
（第２の実施の形態）
次に、本発明の第２の実施の形態のＬＮＡブロックを説明する。前記第１の実施の形態では２個のＬＮＡを用いたが、本実施の形態では、３個のＬＮＡを用いたものである。
【００４５】
図２（ａ）は本実施の形態のＬＮＡブロックを示す、図１のＬＮＡブロックに対し第３のＬＮＡ３ １１３を追加したものである。前記第３のＬＮＡ３ １１３は、その電源端子が電源ＳＷ １１１４に接続され、その接地端子が定電流源１ １１５に接続され、その入力端子１１３１及び出力端子１１３２は独立して設けられる。更に、前記第３のＬＮＡ３ １１３には、前記第１のＬＮＡ１ １１１と同様に、第３のＬＮＡ３ １１３をｏｎ、ｏｆｆ制御する制御端子１１３５を持っている。
【００４６】
本実施の形態では、第１のＬＮＡ１ １１１に流れる電流をＩ１１、第２のＬＮＡ２ １１２に流れる電流をＩ１２、第３のＬＮＡ３ １１３に流れる電流をＩ１３とすると、定電流源Ｉ１は Ｉ１＝Ｉ１１＋Ｉ１２＋Ｉ１３で表現される。同図（ｂ）に示すように、第１のＬＮＡ１ １１１の制御端子１１１５をＨｉｇｈ、第３のＬＮＡ３ １１３の制御端子１１３５をＬｏｗに制御したとき、Ｉ１１＝Ｉ１、Ｉ１３＝０となるようにバイアス設定される。従って、このときには、Ｉ１２＝０となり、第１のＬＮＡ１ １１１のみが、電流が流れてｏｎする。同様に、第１のＬＮＡ１ １１１の制御端子１１１５をＬｏｗ、第３のＬＮＡ３ １１３の制御端子１１３５をＨｉｇｈに制御したとき、Ｉ１１＝０、Ｉ１３＝Ｉ１となるようにバイアス設定される。従って、このときには、Ｉ１２＝０となり、第３のＬＮＡ３ １１３のみが、電流が流れてｏｎする。一方、第１及び第３のＬＮＡ１ １１１、ＬＮＡ３ １１３の各制御端子１１１５、１１３５をＬｏｗに制御したときには、Ｉ１１＝０、Ｉ１３＝０となり、第２のＬＮＡ２ １１２のみが、電流が流れてｏｎする。
【００４７】
従って、本実施の形態のＬＮＡブロックにおいても、３個のＬＮＡを使用しながら、図３３に示した従来例と比較して、部品点数を削減でき、携帯端末の小型化が実現可能である。
【００４８】
尚、定電流源１ １１５の定電流値Ｉ１は、前記第１の実施の形態と同様に、３個のＬＮＡの最低消費電流値を相互に等しく設定することが望ましいが、それ等の３次相互変調歪が異なる場合には、３個のＬＮＡのうち最も低歪みのＬＮＡの最低消費電流値、即ち最大値の最低消費電流値に一致させる。
【００４９】
また、本実施の形態では、３個のＬＮＡを使用したが、４個以上のＬＮＡを使用する場合であっても、同様に適用できるのは勿論である。
【００５０】
（第３の実施の形態）
図３は、本発明の第３実施の形態に係るデュアルバンド携帯電話のＤ−Ｍｉｘブロックの構成を示す。本実施の形態は、第１の実施の形態の２個のＬＮＡに代えて２個のＤ−Ｍｉｘを使用したものである。
【００５１】
同図において、１２１は第１のＤ−Ｍｉｘ１（半導体素子且つ周波数変換素子）、１２２は第２のＤ−Ｍｉｘ２（半導体素子且つ周波数変換素子）、１２５は定電流源１、１０は電源、１２１４は電源ＳＷである。前記第１のＤ−Ｍｉｘ１ １２１は、図示しないＬＮＡからの高周波信号が入力される入力端子１２１１と、図示しない局部信号発生器ＶＣＯからの周波数ｆＬＯ１の信号が入力されるＬＯ入力端子１２１３と、出力端子１２１２とを持つ。同様に、第２のＤ−Ｍｉｘ２ １２２は、図示しない他のＬＮＡからの高周波信号が入力される入力端子１２２１と、図示しない他の局部信号発生器ＶＣＯからの周波数ｆＬＯ２の信号が入力されるＬＯ入力端子１２２３と、出力端子１２２２とを持つ。前記２個のＤ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２の電源端子は共通に接続され、その共通端子と電源１０との間に電源ＳＷ１２１４が接続されている。また、両Ｄ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２の接地端子は共通に接続され、この共通端子と接地の間に定電流源１ １２５が接続されている。
【００５２】
更に、前記２個のＤ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２のうち、第１のＤ−Ｍｉｘ１ １２１には、この第１のＤ−Ｍｉｘ１ １２１をｏｎ、ｏｆｆする制御端子１２１５を持つ。
【００５３】
前記２個のＤ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２の切替えは、前記第１の実施の形態と同様に、第１のＤ−Ｍｉｘ１ １２１の制御端子１２１５への印加電圧を変化させて、行う。前記定電流源１ １２５の定電流値は、第１の実施の形態と同様に、より低歪みのＤ−Ｍｉｘの最低消費電流値に一致させる。
【００５４】
前記２個のＤ−Ｍｉｘ１ １２１、Ｄ−Ｍｉｘ２ １２２、及び定電流源１ １２５は、同一の半導体基板上に集積化されて１つの回路素子１２３を構成しており、この回路素子１２３が１つのパッケージに封止されている。
【００５５】
本実施の形態のＤ−Ｍｉｘブロックの動作は、第１の実施の形態のＬＮＡブロックの場合と同様であるので、その動作説明を省略する。
【００５６】
従って、本実施の形態のＤ−Ｍｉｘブロックにおいても、１つの回路素子１２３と、電源ＳＷ１２１４から成る他の素子の合計２個の素子で構成されるので、図３３に示した従来例と比較して、部品点数を削減でき、携帯端末の小型化が実現可能である。
【００５７】
尚、本実施の形態では、２個のＤ−Ｍｉｘを使用したが、３個以上のＤ−Ｍｉｘを使用する場合は、前記第２の実施の形態と同様であるので、その説明を省略する。
【００５８】
（第４の実施の形態）
図４は、本発明の第４実施の形態に係るデュアルバンド携帯電話のＬＮＡブロックの構成を示す。以下、本実施の形態が前記第１の実施の形態と異なる点のみを説明し、同一部分に付いては同一の符号を付して、その説明を省略する。
【００５９】
即ち、第２のＬＮＡ２ １１２の出力端子は、第１のＬＮＡ１ １１１の出力端子１１１２に接続されて、両ＬＮＡ１ １１１、ＬＮＡ２ １１２で出力端子が共用されている。従って、回路素子１１７’は、第１の実施の形態の回路素子１１７よりも端子数を１つ低減できる効果を奏する。
【００６０】
以下、２個のＬＮＡ間で出力端子を共用できる条件を説明する。デュアルバンド携帯電話では、２個のＬＮＡに各々入力される信号の周波数範囲は相互で異なるものの、この両信号の周波数範囲が近接している場合には、図４に示すように、２個のＬＮＡ間で出力整合回路１１８を共有化できる。前記出力整合回路１１８の出力端子側における電力の反射が少ない場合は、良好に整合された状態であって、この良好に整合された状態は、図３１に示すように、前記出力整合回路１１８の出力端子側でのリターンロスが小さくて、設定値以下、一般的には−６ｄＢ以下の場合である。従って、前記２つの信号の周波数範囲が近接する場合とは、一方（例えば第１のＬＮＡ１ １１１）に入力される信号の周波数範囲がｆ１１〜ｆ１２であり、他方（第２のＬＮＡ２ １１２）に入力される信号の周波数範囲がｆ２１〜ｆ２２であるとすると、この両周波数範囲において前記出力整合回路１１８の出力端子側でのリターンロスが前記設定値（例えば−６ｄＢ）以下である場合を言う。
【００６１】
図５は本実施の形態の変形例を示す。第４の実施の形態ではデュアルバンド携帯電話のＬＮＡブロックに備える２個のＬＮＡ １１１、１１２の出力端子を共用したが、本変形例では、前記第３の実施の形態のデュアルバンド携帯電話のＤ−Ｍｉｘブロックに備える２個のＤ−Ｍｉｘ １２１、１２２の出力端子を共用したものである。即ち、図５では、第２のＤ−Ｍｉｘ １２２の出力側は第１のＤ−Ｍｉｘ １２１の出力端子１２１２に接続されて、第２のＤ−Ｍｉｘ １２２の出力端子が省略されている。その他の構成及び出力端子を共用できる条件等は、第４の実施の形態と同様であるので、その説明を省略する。
【００６２】
（第５の実施の形態）
図６（ａ）は、本発明の第５の実施の形態に係るデュアルバンド携帯電話のＬＮＡブロックの構成を示す。本実施の形態は、前記第１の実施の形態を示す図１の構成を具体化したものである。即ち、本実施の形態では、ＬＮＡとして電界効果トランジスタ（以下、ＦＥＴという）をソース接地回路として用い、更に接地キャパシタを設けている。
【００６３】
同図（ａ）において、２０１は第１のＬＮＡを構成するＦＥＴ１、２０２は第２のＬＮＡを構成するＦＥＴ２、１１１４は電源ＳＷである。また、２０１２はゲートバイアス抵抗１、２０２２１はゲートバイアス抵抗２、２０２２２はゲートバイアス抵抗３、２０１３はチョークインダクタ１、２０２３はチョークインダクタ２、２１１は接地キャパシタである。ＦＥＴ１ ２０１、ＦＥＴ２ ２０２のしきい値（以下、Ｖｔｈという）は等しいものとする。このことは以下に説明する実施の形態においても同様とする。
【００６４】
前記２個のＦＥＴ１ ２０１、ＦＥＴ２ ２０２のドレインは、各々、出力端子１１１２、１１２２となると共に、チョークインダクタ１ ２０１３、チョークインダクタ２  ２０２３に接続され、この両チョークインダクタの他端は共通に接続され、その共通端子に電源ＳＷ １１１４が接続され、電源ＳＷ １１１４の他端は電源１０に接続されている。また、ＦＥＴ１ ２０１、ＦＥＴ２ ２０２のソースは共通に接続され、その共通端子に定電流源１ １１５と接地キャパシタ２１１とが並列に接続され、これ等の他端は接地に接続されている。また、第１のＦＥＴ１ ２０１の入力端子１１１１は、ゲートバイアス抵抗１ ２０１２を介して制御端子１１１５に接続される。一方、第２のＦＥＴ２ ２０２の入力端子１１２１は、前記ゲートバイアス抵抗２ ２０２２１及びゲートバイアス抵抗３ ２０２２２を介して、第２のＦＥＴ２ ２０２のドレイン及び接地に接続される。電源ＳＷ １１１４は、信号の送信時には両ＦＥＴ２０１、２０２をｏｆｆにするためにｏｆｆ制御される。
【００６５】
前記接地キャパシタ２１１は、２個のＦＥＴ ２０１、２０２のソース端子を高周波的に接地し、且つ、ＤＣ的にオープンにして高周波特性を向上させるために配置される。従って、接地キャパシタ２１１のインピーダンスは、使用周波数において、定電流源１ １１５に対して十分小さい値に選定される。具体的に、接地キャパシタ２１１のインピーダンスＲｃは、周波数をｆ（Ｈｚ）として、Ｒｃ＝１／（２×π×ｆ×ｃ）で表現され、定電流源１ １１５のインピーダンスをＲとすると、Ｒ＞＞Ｒｃ（一般的にはＲ＞１０×Ｒｃ）であれば、周波数成分ｆの電流はほとんど接地キャパシタ２１１を流れ、周波数成分ｆでの接地キャパシタ２１１の両端の電圧はほぼ”０”（ｖ）となる。ここで、入力される２つの信号の各周波数において前記式Ｒ＞＞Ｒｃを満たすために、接地キャパシタ２１１のインピーダンスＲｃは、２つの信号の周波数範囲のうち低い側の周波数範囲に対応させて、設定される。
【００６６】
また、前記２個のチョークインダクタ１ ２０１３、チョークインダクタ２ ２０２３は、各々、ＦＥＴ１ ２０１、ＦＥＴ２ ２０２にＤＣ電源を供給し、且つ、使用する周波数においてドレインのインピーダンスを高周波的にオープンにするために配置される。従って、チョークインダクタ１ ２０１３、チョークインダクタ２ ２０２３のインピーダンスは、使用周波数において、負荷インピーダンスに対して十分大きく選定される。
【００６７】
更に、ゲートバイアス抵抗１ ２０１２は、制御端子１ １１１５と第１のＦＥＴ ２０１の入力端子 １１１１をＤＣ的に同電位に保つと同時に、高周波的にこの両端子間をアイソレートするために配置される。
【００６８】
前記定電流源１ １１５は、例えば同図（ｂ）に示すように、ＦＥＴ ３０１と２個の抵抗３１１、３１２を用いて構成される。具体的には、ＦＥＴ ３０１のソースに抵抗３１１の一端が接続され、この抵抗３１１の他端が抵抗３１２を介してＦＥＴ ３０１のゲートに接続される。
【００６９】
尚、評価系のインピーダンスは、通常、５０Ω系や７５Ω系であるのに対し、一般的にＦＥＴ ２０１、２０２の入出力インピーダンスはこれ等以外の値をとるのが普通である。従って、ＦＥＴ ２０１、２０２に効率良く電力を伝達するためには、実際には、各ＦＥＴの入出力側に整合回路が必要であるが、図６（ａ）ではこの入出力整合回路を省略している。
【００７０】
回路素子１１７は、ＦＥＴ ２０１、ＦＥＴ ２０２、ゲートバイアス抵抗２ ２０２２１、ゲートバイアス抵抗３ ２０２２２、接地キャパシタ２１１、定電流源１ １１５を同一の半導体基板上に集積化したものである。
【００７１】
次に、図６（ａ）の回路動作について説明する。今、信号の受信時において、定電流源１ １１５の電流値をＩ１とする。同図（ａ）において、第２のＦＥＴ２ ２０２のゲートは、２個のゲートバイアス抵抗 ２０２２１、２０２２２により電圧Ｖｇ２に設定されているとする。制御端子１ １１１５の電圧をＶｇ１とし、この電圧Ｖｇ１をＬｏｗ（例えば”０”Ｖ）に設定したとき、Ｖｇ１＜Ｖｇ２となる場合には、第２のＦＥＴ２ ２０２に定電流Ｉ１が流れ、第１のＦＥＴ１ ２０１の電流は”０”となる。従って、第２のＦＥＴ２ ２０２がｏｎ、第１のＦＥＴ１ ２０１がｏｆｆとなる。一方、電圧Ｖｇ１をＨｉｇｈに設定して、Ｖｇ１＞Ｖｇ２とした場合には、第１のＦＥＴ１ ２０１に定電流Ｉ１が流れ、第２のＦＥＴ２ ２０２の電流は”０”となる。従って、第１のＦＥＴ１ ２０１がｏｎ、第２のＦＥＴ２ ２０２がｏｆｆとなる。
【００７２】
従って、本実施の形態では、前記第１の実施の形態と同様に、合計２個の素子でＬＮＡブロックを構成できて、部品点数を削減でき、携帯端末の小型化が実現できる効果に加えて、ＬＮＡをＦＥＴで構成し、ソース接地回路を設けた場合に、接地キャパシタ２１１により、ＦＥＴのソース端子を高周波的に接地し且つＤＣ的にオープンにして高周波特性を向上させる効果を奏する。
【００７３】
図７は本実施の形態の第１の変形例を示す。この変形例は、前記第３の実施の形態のデュアルバンド携帯電話のＤ−Ｍｉｘブロック（図３参照）において、２個のＤ−ｍｉｘを第１及び第２のデュアルゲートＦＥＴ１ ３０１、ＦＥＴ２ ３０２により構成すると共に、定電流源１ １２５に接地キャパシタ２１１を並列に配置した構成を示す。即ち、図７において、３０１はデュアルゲートＦＥＴ１、３０２はデュアルゲートＦＥＴ２、３０１２はゲートバイアス抵抗１、３０２２１はゲートバイアス抵抗２、３０２２２はゲートバイアス抵抗３、３０１３はチョークインダクタ１、３０２３はチョークインダクタ２である。デュアルゲートＦＥＴ１ ３０１及びデュアルゲートＦＥＴ２ ３０２のしきい値電圧Ｖｔｈは等しいものとし、以下の実施の形態においても同様とする。
【００７４】
前記デュアルゲートＦＥＴ１ ３０１、デュアルゲートＦＥＴ２ ３０２のドレインは、各々、チョークインダクタ１ ３０１３、チョークインダクタ２ ３０２３に接続され、この両チョークインダクタの他端は共通に接続され、その共通端子に電源ＳＷ １２１４が接続され、この電源ＳＷ １２１４の他端は電源１０に接続される。また、デュアルゲートＦＥＴ１ ３０１及びデュアルゲートＦＥＴ２ ３０２のソースは共通に接続され、その共通端子に定電流源１ １２５が接続され、この定電流源１ １２５の他端は接地に接続される。そして、この定電流源１ １２５には、接地キャパシタ２１１が並列に接続される。前記両デュアルゲートＦＥＴ ３０１、３０２において、入力端子 １２１１、入力端子 １２２１、出力端子 １２１２、出力端子 １２２２、ＬＯ入力端子 １２１３、ＬＯ入力端子 １２２３は、全て独立している。２つのＤ−Ｍｉｘの切替えは、デュアルゲートＦＥＴ１ ３０１の入力端子 １２１１にゲートバイアス抵抗１ ３０１２を介して配置された制御端子１ １１１５への印加電圧を変化させることにより行う。尚、定電流源１ １２５については、図６（ｂ）と同一回路により構成される。
【００７５】
回路素子１２３は、デュアルゲートＦＥＴ１ ３０１、デュアルゲートＦＥＴ２ ３０２、ゲートバイアス抵抗２ ３０２２１、ゲートバイアス抵抗３ ３０２２２、接地キャパシタ２１１、定電流源１ １２５を同一の半導体基板上に集積化したものである。
【００７６】
また、図８及び図９は各々本実施の形態の第２及び第３の変形例を示す。前記第２の変形例は、前記第４の実施の形態のデュアルバンド携帯電話のＬＮＡブロック（図４参照）において、２個のＬＮＡを第１及び第２のデュアルゲートＦＥＴ１ ２０１、ＦＥＴ２ ２０２により構成すると共に、定電流源１ １２５に接地キャパシタ２１１を並列に配置した構成を示す。更に、前記第３の変形例は、前記第４の実施の形態の変形例のデュアルバンド携帯電話のＤ−Ｍｉｘブロック（図５参照）において、出力端子を共用化した２個のＤ−ｍｉｘを第１及び第２のデュアルゲートＦＥＴ１ ３０１、ＦＥＴ２ ３０２により構成すると共に、定電流源１ １２５に接地キャパシタ２１１を並列に配置した構成を示す。
【００７７】
以上の第２及び第３の変形例では、本実施の形態と同様に、接地キャパシタ２１１により、ＦＥＴのソース端子を高周波的に接地し且つＤＣ的にオープンにして高周波特性を向上させる効果を奏する。
【００７８】
（第６の実施の形態）
図１０は、本発明の第６の実施の形態に係るＬＮＡブロックの構成を示す。本実施の形態は、前記第５の実施の形態を示す図６（ａ）の構成を改良したものである。即ち、本実施の形態を示す図１０のＬＮＡブロックでは、図６（ａ）の構成に、更に、ＦＥＴのソースと接地との間にインダクタを追加したものである。
【００７９】
即ち、図１０において、接地キャパシタ２１１には、インダクタ（以下、ソースインダクタという）２２１が直列に接続され、この接地キャパシタ２１１とソースインダクタ２２１との直列回路は、定電流源１ １１５に並列に接続されている。
【００８０】
本実施の形態では、第１及び第２のＦＥＴ１ ２０１、ＦＥＴ２ ２０２のソースと接地との間にソースインダクタ２２１が挿入されるので、これ等ＦＥＴ ２０１、２０２の安定係数が向上すると共に、これ等ＦＥＴ ２０１、２０２の入力リターンロスが最小となるインピーダンスＧａｉｎ ｍａｘと、雑音指数が最小となるインピーダンスΓｏｐｔとが接近して、整合が良く取れて且つ雑音指数の優れた状態を得ることができる。但し、ソースインダクタ２２１の値を大きく設定するほど、ＦＥＴ ２０１、２０２のゲインは低下する。ＦＥＴのゲインは、入力される信号の周波数が低いほど高いので、本実施の形態では、ソースインダクタ２２１の値は、入力される信号の周波数が高い方のＦＥＴ のゲインを適切値に確保するように決定される。
【００８１】
従って、本実施の形態では、ソースインダクタ２２１の配置により、第１及び第２のＦＥＴ ２０１、２０２のゲインを良好に確保しながら、前記第５の実施の形態よりも２個のＦＥＴ ２０１、２０２の安定係数を向上させて、これ等ＦＥＴ ２０１、２０２において低い雑音指数と優れた入力リターンロスとの両立を図ることが可能である。
【００８２】
図１１は本実施の形態の第１の変形例を示す。この変形例は、前記第５の実施の形態の第２の変形例のＬＮＡブロック（図８参照）において、ソースインダクタ１ ２２１を接地キャパシタ２１１と直列に接続し、この直列回路を定電流源１ １１５に並列に接続したものである。また、図１２及び図１３は本実施の形態の第２及び第３の変形例を示す。前記第２の変形例は、図１０に示した本実施の形態のＬＮＡブロックにおいて、ソースインダクタ１ ２２１の配置位置を変更し、第２のＦＥＴ２ ２０２のソースと定電流源１ １１５との間にソースインダクタ１ ２２１を配置して、定電流源１ １１５には接地キャパシタ２１１のみを並列に接続したものである。また、前記第３の変形例は、本実施の形態の前記第１の変形例のＬＮＡブロック（図１１）において、ソースインダクタ１ ２２１の配置位置を前記第２の変形例と同様に変更したものである。これ等第２及び第３の変形例では、本実施の形態と同様の効果を奏する。
【００８３】
尚、本実施の形態及び前記第２及び第３の変形例では、ＬＮＡブロックに対してソースインダクタを配置した場合を例示したが、その他、Ｄ−ｍｉｘブロック等に対しても同様にソースインダクタを配置しても良いのは勿論である。
【００８４】
（第７の実施の形態）
図１４は、本発明の第７の実施の形態に係るＬＮＡブロックの構成を示す。本実施の形態では、前記第６の実施の形態のソースインダクタ２２１を分割して、２個のＦＥＴ別に設けたものである。
【００８５】
本実施の形態では、第１のＦＥＴ１ ２０１に入力される信号の周波数ｆＲＸ１と、第２のＦＥＴ２ ２０２に入力される信号の周波数ｆＲＸ２とでは、ｆＲＸ１＜ｆＲＸ２の関係があるとして説明する。図１４において、第１のＦＥＴ１ ２０１のソースには、ソースインダクタ２ ２２２の一端が接続され、その他端は第２のＦＥＴ２ ２０２のソースに接続される。第２のＦＥＴ２ ２０２のソースには、他のソースインダクタ１ ２２１と接地キャパシタ２１１との直列回路と定電流源１ １１５とが並列に接続される。
【００８６】
従って、本実施の形態では、第１のＦＥＴ１ ２０１に対しては、２個のソースインダクタ２２１、２２２の値の和がソースインダクタの値となり、第２のＦＥＴ２ ２０２に対しては、ソースインダクタ１ ２２１の値がソースインダクタの値となる。即ち、低周波数ｆＲＸ１の信号が入力される第１のＦＥＴ１ ２０１では、ソースインダクタの値は大きく、高周波数ｆＲＸ２の信号が入力される第２のＦＥＴ２ ２０２では、ソースインダクタの値は小さく設定される。ＦＥＴ のゲインは、第６の実施の形態で既述した通り、入力される信号の周波数が低いほど高いので、前記構成により、２つのＦＥＴ ２０１、２０２のゲインをほぼ同程度の値としながら、これ等ＦＥＴ２０１、２０２のソースインダクタの値を相互に異ならせて、各ＦＥＴ２０１、２０２毎に低い雑音指数と優れた入力リターンロスとが実現できる。
【００８７】
尚、本実施の形態では、第１及び第２のＦＥＴ ２０１、２０２に入力される信号の周波数の関係がｆＲＸ１＜ｆＲＸ２であるとしたが、逆に、ｆＲＸ１＞ｆＲＸ２の関係がある場合には、ソースインダクタ２ ２２１の配置位置を変更して、第２のＦＥＴ２ ２０２のソースと定電流源１ １１５との間に配置すれば良いのは言うまでもない。
【００８８】
図１５は、本実施の形態の変形例を示す。この変形例は、本実施の形態の第１のソースインダクタ１ ２２１の配置位置を変更し、このソースインダクタ１ ２２１を第２のＦＥＴ２ ２０２のソースと定電流源１ １１５との間に配置し、定電流源１ １１５には接地キャパシタ２２１のみを並列に配置したものである。本変形例も本実施の形態と同様の効果を奏する。
【００８９】
（第８の実施の形態）
図１６は、本発明の第８の実施の形態に係るＬＮＡブロックの構成を示す。本実施の形態は、前記第１の実施の形態の電源ＳＷ１１１４を配置せず、その機能を定電流源２ １１６に持たせたものである。
【００９０】
即ち、図１６において、電源ＳＷは配置されない。また、定電流源２ １１６は、制御端子１１６１を有し、この制御端子１１６１の電位は、信号の送信時にはＬｏｗとされ、信号の受信時にはＨｉｇｈとされる。定電流源２ １１６は、前記制御端子１１６１の電位がＬｏｗのときには、出力電流値は”０”となり、制御端子１１６１の電位がＨｉｇｈのときには定電流値Ｉ１となる。この制御端子付き定電流源２ １１６は、２個のＬＮＡ １１１、１１２共に１つのパッケージに封止されて、１つの素子１１７’を構成する。
【００９１】
従って、本実施の形態によれば、前記第１の実施の形態に比べて、電源ＳＷ １１１４が不要であって、電源ＳＷを全く必要とせず、１個の素子１１７’のみでＬＮＡブロックを構成できる特殊の効果を奏する。
【００９２】
図１７は、本実施の形態の第１の変形例を示す。本変形例では、前記第４の実施の形態の変形例に対して、電源ＳＷ １２１４を設けず、定電流源１ １２５を前記制御端子１２６１付きの定電流源２ １２６としたものである。
【００９３】
図１８から図２９は、本実施の形態の第２から第１３の変形例を示す。これ等の変形例は、既述した図４から図１５の各々に対して、電源ＳＷを設けず、定電流源を制御端子１１６１付きの定電流源２ １１６又は制御端子１２６１付きの定電流源２ １２６により構成したものである。従って、本実施の形態と同様に、１個の素子のみでＬＮＡブロック又はＤ−ｍｉｘブロックを構成できる特殊の効果を奏する。
【００９４】
前記制御端子１１６１付きの定電流源２ １１６又は制御端子１２６１付きの定電流源２ １２６の具体的構成の一例としては、図２０（ｂ）に示す構成が挙げられる。同図（ｂ）では、前記図６（ｂ）に示した定電流源１ １１５の具体的構成において、ＦＥＴ ３０１のゲート端子を制御端子１１６１としている。この定電流源２ １１６では、制御端子１１６１の電位をＬｏｗ（０ｖ）とした場合に電流値が”０”となり、制御端子１１６１の電位をＨｉｇｈとした場合に定電流値Ｉ１となる必要がある。従って、定電流源２ １１６を構成するＦＥＴ ３０１は、ゲート電圧が”０”ｖの時に電流値が”０”となるエンハンスメント型のＦＥＴで構成される。この場合、第１のＦＥＴ１ ２０１と第２のＦＥＴ２ ２０２とは、異なるしきい値電圧Ｖｔｈに設定されることがある。
【００９５】
［産業上の利用可能性］
以上のように、本発明の半導体装置及び通信装置によれば、携帯端末として有用であり、特に部品点数を削減すると共に、高周波特性を向上させたり、電界効果トランジスタでの低い雑音指数と優れた入力リターンロスとの両立を図ったりする場合に適している。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図である。
【図２】（ａ）は本発明の第２の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図、（ｂ）はこのＬＮＡブロックに備える２つの制御端子の電位の組合せに応じた３個のＬＮＡの動作状態を説明した図である。
【図３】本発明の第３の実施の形態のデュアルバンド携帯電話のＤ−ｍｉｘブロックの構成の構成を示す図である。
【図４】本発明の第４の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図である。
【図５】同実施の形態の変形例を示す図である。
【図６】（ａ）は本発明の第５の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図、（ｂ）は定電流源の具体例を示す図である。
【図７】同実施の形態の第１の変形例を示す図である。
【図８】同実施の形態の第２の変形例を示す図である。
【図９】同実施の形態の第３の変形例を示す図である。
【図１０】本発明の第６の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図である。
【図１１】同実施の形態の第１の変形例を示す図である。
【図１２】同実施の形態の第２の変形例を示す図である。
【図１３】同実施の形態の第３の変形例を示す図である。
【図１４】本発明の第７の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図である。
【図１５】同実施の形態の変形例を示す図である。
【図１６】本発明の第８の実施の形態のデュアルバンド携帯電話のＬＮＡブロックの構成を示す図である。
【図１７】同実施の形態の第１の変形例を示す図である。
【図１８】同実施の形態の第２の変形例を示す図である。
【図１９】同実施の形態の第３の変形例を示す図である。
【図２０】（ａ）は同実施の形態の第４の変形例を示す図、（ｂ）は制御端子付き定電流源の具体例を示す図である。
【図２１】同実施の形態の第５の変形例を示す図である。
【図２２】同実施の形態の第６の変形例を示す図である。
【図２３】同実施の形態の第７の変形例を示す図である。
【図２４】同実施の形態の第８の変形例を示す図である。
【図２５】同実施の形態の第９の変形例を示す図である。
【図２６】同実施の形態の第１０の変形例を示す図である。
【図２７】同実施の形態の第１１の変形例を示す図である。
【図２８】同実施の形態の第１２の変形例を示す図である。
【図２９】同実施の形態の第１３の変形例を示す図である。
【図３０】デジタル変調方式の電力増幅器の歪みを規定する隣接チャンネル漏洩電力の説明図である。
【図３１】ＬＮＡブロックに備える２個の低雑音増幅器間で出力端子が共用できる場合の条件を示す周波数−出力側リターンロス特性を示す図である。
【図３２】従来のデュアルバンド携帯電話の高周波ブロックの一例を示す図である。
【図３３】従来のデュアルバンド携帯電話のＬＮＡブロックの一例を示す図である。
【図１】
0003595769.tif 000002
【図２】
0003595769.tif 000003
【図３】
0003595769.tif 000004
【図４】
0003595769.tif 000005
【図５】
0003595769.tif 000006
【図６】
0003595769.tif 000007
【図７】
0003595769.tif 000008
【図８】
0003595769.tif 000009
【図９】
0003595769.tif 000010
【図１０】
0003595769.tif 000011
【図１１】
0003595769.tif 000012
【図１２】
0003595769.tif 000013
【図１３】
0003595769.tif 000014
【図１４】
0003595769.tif 000015
【図１５】
0003595769.tif 000016
【図１６】
0003595769.tif 000017
【図１７】
0003595769.tif 000018
【図１８】
0003595769.tif 000019
【図１９】
0003595769.tif 000020
【図２０】
0003595769.tif 000021
【図２１】
0003595769.tif 000022
【図２２】
0003595769.tif 000023
【図２３】
0003595769.tif 000024
【図２４】
0003595769.tif 000025
【図２５】
0003595769.tif 000026
【図２６】
0003595769.tif 000027
【図２７】
0003595769.tif 000028
【図２８】
0003595769.tif 000029
【図２９】
0003595769.tif 000030
【図３０】
0003595769.tif 000031
【図３１】
0003595769.tif 000032
【図３２】
0003595769.tif 000033
【図３３】
0003595769.tif 000034