(57)【特許請求の範囲】
【請求項１】
半導体基板上に光吸収層であるコア層とクラッド層とを積層させた半導体受光素子において、
導電型の異なる複数のクラッド層が交互に積層されており、且つ、前記クラッド層のそれぞれの両側の面に接して前記コア層が積層されている構成であることを特徴とする半導体受光素子。
【請求項２】
前記コア層は真性半導体層であり、前記導電型の異なるクラッド層の一方はｐ型半導体層であり、他方はｎ型半導体層であることを特徴とする請求項１記載の半導体受光素子。
【請求項３】
前記ｐ型及びｎ型のクラッド層はＩｎＰからなる半導体層であり、前記コア層はＩｎＧａＡｓからなる真性半導体の半導体層であることを特徴とする請求項１又は２記載の半導体受光素子。
【請求項４】
前記コア層は少なくとも５層備えていることを特徴とする請求項１乃至３の何れかに記載の半導体受光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に係わり、特に、受光部の実効面積を増大させると共に、高速度動作を可能にした半導体受光素子に関する。
【０００２】
【従来の技術】
半導体受光素子としては、例えば、特開平４−２６８７７０号公報に記載された「半導体導波路型受光素子」が知られている。
図２はその構成を示す斜視図であって、１１はキャリア濃度１×１０１８ｃｍ−３のｎ＋  −ＩｎＰ基板、１２は厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３およびバンドギャップ波長１．３７μｍのｎ＋  −Ｉｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．３３，ｙ＝０．７）下部クラッド層、１３は厚さ０．１μｍ、キャリア濃度１×１０１８ｃｍ−３およびバンドギャップ波長１．４２μｍのｎ＋  −Ｉｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．３５，ｙ＝０．７６）コア層、１４および１５は上部クラッド層の大部分を占めるノンドープの半導体多層膜であり、厚さ０．００５μｍおよびバンドギャップ波長１．５７μｍのＩｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．４２，ｙ＝０．９）と厚さ０．０１μｍおよびバンドギャップ波長１．２９μｍのＩｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．２８，ｙ＝０．６）とを交互に２０周期積層して構成されている。１６は上部クラッド層の残りの部分を構成する、厚さ２μｍ、キャリア濃度１×１０１８ｃｍ−３のｐ＋  −Ｉｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．３３，ｙ＝０．７）層である。１７は基板１１の下面に配置したｎ側電極、１８は層１６の上面に配置したｐ側電極である。
【０００３】
層１１、１２および１３はｎ電極層、１４および１５は低キャリア濃度層、１６はｐ電極であり、これらのうち多層膜１５を形成するＩｎ１−ｘ  Ｇａｘ  Ａｓｙ  Ｐ１−ｙ  （ｘ＝０．４２，ｙ＝０．９）のみが波長１．５５μｍの光を吸収し得るようになっている。
しかし、上記したものは、クラッド層を構成する多層膜でのみ光を吸収する構造であるから、受光面積が小さく、したがって、効率が悪いという欠点があった。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、受光部分の実効的な面積を増大せしめると共に、光電変換の際生成されたキャリアの走行距離を短縮し、以って、高速動作を可能にした新規な半導体受光素子を提供するものである。
【０００５】
本発明の他の目的は、低電圧動作を可能にした新規な半導体受光素子を提供するものである。
【０００６】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
即ち、本発明に係わる半導体受光素子の第１態様は、
半導体基板上に光吸収層であるコア層とクラッド層とを積層させた半導体受光素子において、
導電型の異なる複数のクラッド層が交互に積層されており、且つ、前記クラッド層のそれぞれの両側の面に接して前記コア層が積層されている構成であることを特徴とするものであり、
又、第２態様は、
前記コア層は真性半導体層であり、前記導電型の異なるクラッド層の一方はｐ型半導体層であり、他方はｎ型半導体層であることを特徴とするものであり、
又、第３態様は、
前記ｐ型及びｎ型のクラッド層はＩｎＰからなる半導体層であり、前記コア層はＩｎＧａＡｓからなる真性半導体の半導体層であることを特徴とするものであり、
又、第４態様は、
前記コア層は少なくとも５層備えていることを特徴とするものである。
【０００８】
【発明の実施の形態】
本発明に係わる半導体受光素子は、
半導体基板上にコア層とクラッド層とを積層させた半導体受光素子において、前記コア層を複数設け、前記複数のコア層の端面に所定の波長の光を入射せしめるように構成したものであるから、受光部分の実効的な面積を増大させる。
【０００９】
この場合、前記夫々の半導体層は、真性半導体層とこの真性半導体層の一方の側に形成されたｐ型半導体層と他方の側に形成されたｎ型半導体層とからなる光電変換部分が複数組形成されているものであるから、光電変換の際生成されたキャリアは隣接するｐ型半導体層又はｎ型半導体層に導かれ、従って、キャリアの走行距離が短くなり、これにより高速動作を可能にした。
【００１０】
【実施例】
以下に、本発明に係わる半導体受光素子の具体例を図面を参照しながら詳細に説明する。
図１は、本発明に係わる半導体受光素子の具体例の構造を示す図であって、これらの図には、
半導体基板１上にコア層３とクラッド層２、４とを積層させた半導体受光素子において、
前記コア層３を複数設け、前記複数のコア層３の端面に所定の波長の光７を入射せしめるように構成した半導体受光素子が示されている。
【００１１】
又、夫々の半導体層は、真性半導体層３とこの真性半導体層３の一方の側に形成されたｎ型半導体層２と他方の側に形成されたｐ型半導体層４とからなる光電変換部分８が複数組形成されている半導体受光素子が示されている。
以下に、本発明を更に詳細に説明する。
半絶縁性ＩｎＰ基板１上に第１の導電型の第１の半導体層であるｎ＋  −ＩｎＰ層２（Ｎ＝１Ｅ１６ｃｍ−３，膜厚Ｔ＝０．１μｍ）、第２の導電型の第２の半導体層であるｎ−  −ＩｎＧａＡｓ光吸収層３（Ｎ＝１Ｅ１５ｃｍ−３，Ｔ＝０．２μｍ）、第３の導電型の第３の半導体層であるｐ＋  −ＩｎＰ層４（Ｎ＝１Ｅ１６ｃｍ−３，Ｔ＝０．１μｍ）、第２の導電型の第２の半導体層であるｎ−  −ＩｎＧａＡｓ光吸収層３（Ｎ＝１Ｅ１５ｃｍ−３，Ｔ＝０．２μｍ）、第１の導電型の第１の半導体層であるｎ＋  −ＩｎＰ層２（Ｎ＝１Ｅ１６ｃｍ−３，Ｔ＝０．１μｍ）、第２の導電型の第２の半導体層であるｎ−  −ＩｎＧａＡｓ光吸収層３（Ｎ＝１Ｅ１５ｃｍ−３，Ｔ＝０．２μｍ）、第３の導電型の第３の半導体層であるｐ＋  −ＩｎＰ層４（Ｎ＝１Ｅ１６ｃｍ−３，Ｔ＝０．１μｍ）、のように半導体層がエピタキシャル成長により形成され、このようにしてコア層である第２の導電型の第２の半導体層であるｎ−  −ＩｎＧａＡｓ光吸収層３（Ｎ＝１Ｅ１５ｃｍ−３，Ｔ＝０．２μｍ）が、５層設けられている。
【００１２】
そして、導波路受光部として輻１５μｍのストライプをエッチングにより形成する。前記導波路の両側をｎ＋  −ＩｎＰ層２Ａにて再度埋め込んだ後、導波路の片側をＺｎ等の拡散によりｐ＋  −ＩｎＰ層４Ａを形成する。最後に、導波路両側のｎ＋  −ＩｎＰ膜２Ａ及びｐ＋  −Ｉｎｐ層４Ａ上にそれぞれ電極２Ｂ、４Ｂを形成する。
【００１３】
このようにして形成した導波路型ＰＩＮ−ＰＤの端面側（ＩｎＧａＡｓ光吸収層３およびＩｎＰ層２、４の端面）に波長１．３又は１．５５μｍの光を入射させると、ＩｎＧａＡｓ光吸収層３から入射した光は、ＩｎＧａＡｓ層３内で吸収され、光電変換されたる。そして、光電変換の際生成したキャリアは、上下に設けられたＩｎＰ層２、４に印加した電界により誘導され外部回路へと流れる。
【００１４】
この場合、前記夫々の半導体層は、真性半導体層３とこの真性半導体層３の一方の側に形成されたｐ型半導体層４と他方の側に形成されたｎ型半導体層２とからなる光電変換部分８が複数組形成されているものであるから、光電変換の際生成されたキャリアは隣接するｐ型半導体層４又はｎ型半導体層２に導かれ、従って、キャリアの走行距離が短くなり、これにより高速動作が可能になる。
【００１５】
このように構成した本発明の半導体受光素子では、光吸収層３を薄膜化し、且つ、光吸収層３を上下に設けたｎ＋  −ＩｎＰ層２及びｐ＋  −ＩｎＰ層４にて挟むことで１Ｖ以下の電圧でＩｎＧａＡｓ層３を空乏化させることができ、しかも、この場合、光吸収層３内に生成したキャリアは隣接するｎ＋  −ＩｎＰ層２及びｐ＋  −ＩｎＰ層４に導かれるからキャリアの走行距離を短くなり、高速動作が可能となる。
【００１６】
また、薄膜化したＩｎＧａＡｓ層３及びＩｎＰ層２、４を積み重ねることで、実効的な吸収層の面積を広く取ることができる（約３μｍ）ため、高い結合効率を得ることができる。
この状態では、動作周波数は、２０ＧＨｚ以上であり、動作電圧を１Ｖ以下にすることができ、結合効率（外部量子効率）は、９０％以上であった。
【００１７】
【発明の効果】
本発明に係る半導体受光素子は、上述のように構成したので、受光部分の実効的な面積を増大させ効率を向上させることができた。
更に、光電変換の際生成されたキャリアの走行距離を短縮し、これにより高速動作を可能にした。
【００１８】
又、光吸収層の膜厚を薄くしたため、空乏化する電圧が低くなり、これにより低電圧化することができた。
【図面の簡単な説明】
【図１】本発明に係る半導体受光素子を示し、（ａ）は斜視図、（ｂ）は断面図である。
【図２】従来技術の斜視図である。
【符号の説明】
１    半導体ＩｎＰ基板
２    ｎ＋  −ＩｎＰ層
３    ｎ−  −ＩｎＧａＡｓ層
４    ｐ＋  −ＩｎＰ層
７    入射光
８    光電変換部分
【図１】
0003555924.tif 000002
【図２】
0003555924.tif 000003