(57)【特許請求の範囲】
【請求項１】
データ処理装置において、
（ｉ）プログラム命令に応答してデータ処理を実行する、中央処理装置クロック信号により駆動される中央処理装置コアと、
（ｉｉ）前記中央処理装置コアに接続されて、非同期入力信号を受け取る非同期信号入力と、
（ｉｉｉ）前記中央処理装置コア、データ記憶手段及び全てが信号バスに接続された１又はそれ以上の更なる回路の間で信号を転送する前記信号バスと、
（ｉｖ）前記中央処理装置、前記データ記憶手段及び前記１又はそれ以上の更なる回路により前記信号バスに対するアクセスを制御し、かつ前記中央処理装置コアに前記中央処理装置クロック信号を供給するバス・コントローラと、
前記データ記憶手段における所定のアドレスに対する前記中央処理装置コアによるプログラム命令開始書き込み要求に応答して、前記バス・コントローラが前記中央処理装置クロック信号による前記中央処理装置コアの駆動を停止させ、その間に前記データ記憶手段、及び前記１又はそれ以上の更なる回路が前記信号バスを介して通信を継続できるように、前記バス・コントローラに要求信号を発行するクロック停止手段と、
（ｖ）前記非同期信号入力に印加された非同期入力信号に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアの駆動を再開させるように、前記バス・コントローラに肯定応答信号を発行するクロック再開手段と、
を備えていることを特徴とするデータ処理装置。
【請求項２】
前記データ記憶手段はビデオ・データ・メモリを含み、前記１又はそれ以上の更なる回路はビデオ・ドライバ回路を含み、前記中央処理装置クロックによる前記中央処理装置コアの駆動を停止している間に、前記ビデオ・ドライバ回路が前記ビデオ・データ・メモリをアクセスしかつリフレッシュできることを特徴とする請求項１記載のデータ処理装置。
【請求項３】
ユーザ入力に応答して、前記中央処理装置クロック信号により前記中央処理装置コアの駆動の再開をトリガするように、前記非同期信号入力に非同期入力信号を発生するユーザ入力インタフェース回路を含むことを特徴とする請求項１記載のデータ処理装置。
【請求項４】
前記ユーザ入力インタフェース回路はキーボード・インタフェース回路を含み、かつ前記中央処理装置コア及び前記バス・コントローラは、前記キーボード・インタフェース回路に対するキーボード入力信号を待機する間に、前記中央処理装置クロックを停止させるように相互に作動することを特徴とする請求項３記載のデータ処理装置。
【請求項５】
前記クロック停止手段は、前記中央処理装置クロック信号を停止させるときは、更なる回路クロック信号が前記１又はそれ以上の更なる回路を駆動するのを停止させ、かつ前記クロック再開手段は、前記中央処理装置クロック信号を再び開始させるときは、前記更なる回路クロック信号を再開させることを特徴とする請求項１記載のデータ処理装置。
【請求項６】
前記クロック停止手段は、前記所定のアドレスに書き込まれたデータ値に従って、前記更なる回路クロック信号を選択的に停止させることを特徴とする請求項５記載のデータ処理装置。
【請求項７】
前記中央処理装置クロック信号を再開させるように使用可能な複数の非同期信号入力を受け取る複数の非同期信号入力を備えていることを特徴とする請求項１記載のデータ処理装置。
【請求項８】
前記中央処理装置コアに接続されて、割込信号を受け取る１又はそれ以上の割込信号入力を含み、前記クロック再開手段は受け取った割込信号に応答して前記中央処理装置クロック信号を再開させ、かつ前記中央処理装置コアは受け取った割込信号に応答して割込処理ルーチンを開始させることを特徴とする請求項１記載のデータ処理装置。
【請求項９】
前記中央処理装置コア、前記バス・コントローラ、前記クロック停止手段及び前記クロック再開手段は、一つの中央処理装置集積回路として形成されることを特徴とする請求項１記載のデータ処理装置。
【請求項１０】
前記データ記憶手段はデータ・レジスタを含み、前記所定のアドレスは前記データ・レジスタに対応することを特徴とする請求項１記載のデータ処理装置。
【請求項１１】
前記データ記憶手段はデータ・レジスタを含み、前記所定のアドレスは、前記データ・レジスタと、前記中央処理装置コアに接続された一つのランダム・アクセス・メモリ集積回路として形成されているランダム・アクセス・メモリと、前記バス・コントローラと、前記クロック停止手段と、前記クロック再開手段とに対応することを特徴とする請求項９記載のデータ処理装置。
【請求項１２】
前記中央処理装置コア、前記バス・コントローラ、前記クロック停止手段及び前記クロック再開手段は、一つの中央処理装置集積回路として形成され、前記更なる回路クロック信号は前記中央処理装置集積回路の外部ピンに供給された入出力装置クロック信号であることを特徴とする請求項６記載のデータ処理装置。
【請求項１３】
前記中央処理装置コアは、所定のプログラム命令に応答して、通信が前記信号バスを介して行われないように、クロック信号の発生を停止させる停止信号を主張させることを特徴とする請求項１記載のデータ処理装置。
【請求項１４】
前記クロック停止手段及び前記クロック再開手段は、一つの停止コントローラ回路ブロックを備えることを特徴とする請求項１記載のデータ処理装置。
【請求項１５】
データを処理するデータ処理方法において、
（ｉ）中央処理装置クロック信号により中央処理装置コアを駆動し、プログラム命令に応答してデータ処理を実行させるステップと、
（ｉｉ）前記中央処理装置コアに接続された非同期信号入力に非同期信号を受け取るステップと、
（ｉｉｉ）前記中央処理装置コア、データ・メモリ及び全てが信号バスに接続された１又はそれ以上の更なる回路間で前記信号バスを介して信号を転送するステップと、
（ｉｖ）前記中央処理装置、前記データ・メモリ及び前記１又はそれ以上の更なる回路による前記信号バスに対するアクセスをバス・コントローラで制御するステップと、
（ｖ）前記バス・コントローラから前記中央処理装置コアへ前記中央処理装置クロック信号を供給するステップと、
（ｖｉ）前記中央処理装置コアによる前記データ記憶手段内の所定のアドレスへのプログラム命令開始書き込み要求に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアを駆動するのを停止させ、その間は前記データ記憶手段及び前記１又はそれ以上の更なる回路が前記信号バスを介して通信を継続できるように、前記バス・コントローラに要求を発行するステップと、
（ｖｉｉ）前記非同期信号入力に印加された非同期入力信号に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアの駆動を再び開始するように、前記バス・コントローラに肯定応答信号を発行するステップと、
を含むことを特徴とするデータ処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ処理システムの分野におけるデータ処理装置及びその方法に関する。特に、本発明は、このようなデータ処理システム内におけるクロック信号の制御に関連したデータ処理装置及びその方法に関する。
【０００２】
【従来の技術】
データ処理システムは、データ処理装置の多くの動作を制御し調節しかつ駆動するクロック信号を備えている。使用するクロック信号の周波数は、与えられたデータ処理の動作が特定の期間を取るよりも固定数のクロック・サイクルを取るように制約されることがあるので、しばしば総合的なシステム・パフォーマンスにおける決定要素となる。従って、可能な限り速いクロック信号を使用するのが望ましい。
【０００３】
速いクロック信号が有する問題は、電力消費を増大させる結果となることである。物理的に小型の集積回路内であっても、回路要素及び相互接続ラインはある有限の容量を持っており、これらの要素及びラインがクロック信号の電位を制御することに至るので、かなりの電流及び必然的な電力消費に帰結する。集積回路内におけるこのような電力消費の増大は、多くの問題、例えば回路を破壊する恐れのある加熱をもたらし、克服するのに付加的な熱放散対策を必要とする。
【０００４】
小型のポータブル装置の分野では、高いクロック速度に対する要請と他の考慮との間で特有な衝突が発生する。これらのために、装置が利用可能なバッテリ電力にはしばしばかなりの制約があり、システム・パフォーマンスを保持する一方電力消費を低減し得る何らかの措置が極めて効果的となる。
【０００５】
以上の観点から、特定の集積回路は、かなりのデータ処理活動を必要とするときに用いる高いクロック速度と、所要のデータ処理量が低いとき、例えばそのシステムがユーザ入力のような他からの入力を待機するときに用いる遥かに低いクロック速度との間で、クロック速度を選択できるようにしたポータブル・コンピュータで用いるように設計されていた。
【０００６】
選択可能なクロック速度は平均的な電力消費を低減させるが、更なる低減が効果的である。
【０００７】
ヨーロッパ特許出願公報ＥＰ−Ａ−０    ５６２    ８８５号において、中央処理装置に供給されるクロック速度をある種の状況において停止可能とするシステムを設けることが提案された。提案されたこのシステムでは、中央処理装置はそのクロック速度が通常保持されるが処理は割込が発生するまではそれ以上進行しないビジー・ウエイト・ステートとして動作するＨＡＬＴ命令をその命令セット内に有する。
【０００８】
ＥＰ−Ａ−０    ５６２    ８８５号に提案されたシステムは、このようなＨＡＬＴ命令の発生を検出し、かつ回路の複数の部分に対するクロック信号の供給をディセーブルすることにより応答する付加的な回路を付加している。従って、これらの部分に対しては、クロックを単純に遅くするよりも停止して、電力消費の節約を改善させる。
【０００９】
【発明が解決しようとする課題】
提案されたＥＰ−Ａ−０    ５６２    ８８５号のシステムは多くの欠点から免れ得ない。ＥＰ−Ａ−０    ５６２    ８８５号に提案されたシステムは、中央処理装置の命令セット内にＨＡＬＴ命令が存在することを想定している。このようなコマンドを設けることは、複雑な命令セット計算（ＣＩＳＣ）環境で動作するときは問題とならないが、縮小命令セット計算（ＲＩＳＣ）環境で動作するときは命令セットの総合的な大きさを増加させる欠点がある。
【００１０】
ＥＰ−Ａ−０    ５６２    ８８５号のシステムの更なる欠点は、割込信号の発生に従ってクロックが停止したモードから抜け出すことである。割込信号は種々の割込処理ルーチンに関連しており、これはクロック信号を再開させるときはこのような例外処理ルーチンを実行しなければならないという不都合な制約となる。更に、クロック停止モードを抜け出すために割込が必要ということは、この技術を適用可能にする環境を限定するものである。
【００１１】
【課題を解決するための手段】
本発明の目的は、前述の欠点に対処するものである。
【００１２】
本発明は、第１の観点から見て、データを処理するデータ処理装置を提供するものであって、このデータ処理装置は、
（ｉ）プログラム命令に応答してデータ処理を実行する、中央処理装置クロック信号により駆動される中央処理装置コアと、
（ｉｉ）前記中央処理装置コアに接続されて非同期入力信号を受け取る非同期信号入力と、
（ｉｉｉ）前記中央処理装置コア、データ記憶手段、及び全てが信号バスに接続された１又はそれ以上の更なる回路の間で信号を転送する前記信号バスと、
（ｉｖ）前記中央処理装置、前記データ記憶手段及び前記１又はそれ以上の更なる回路により前記信号バスに対するアクセスを制御し、かつ前記中央処理装置コアに前記中央処理装置クロック信号を供給するバス・コントローラと、
前記データ記憶手段における所定のアドレスに対する前記中央処理装置コアからのプログラム命令開始書き込み要求に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアの駆動を停止させる一方前記データ記憶手段、及び前記１又はそれ以上の更なる回路が前記信号バスを介して通信を継続できるように、前記バス・コントローラに要求信号を発行するクロック停止手段と、
（ｖ）前記非同期信号入力に印加された非同期入力信号に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアの駆動を再開させるように、前記バス・コントローラに肯定応答信号を発行するクロック再開手段と、
を備えている。
【００１３】
本発明は、命令空間内の既存の命令を用いて、前記中央処理装置クロック信号の停止をトリガさせる一方単純に割込信号以外の非同期入力信号が前記中央処理装置クロック信号の再開をトリガできるようにすることにより、前述の問題を解決する。更に、前記中央処理装置クロック信号の停止中に、他の回路ブロックは適当に信号バスを介して通信し続けてもよい。
【００１４】
本発明の付加的な特徴は、バス・コントローラの既存の構造及び機能を用い、前記中央処理装置コアが前記所定のアドレスに書き込むときは、前記クロック停止手段が前記バス・コントローラに書き込み要求信号を発行して、前記バス・コントローラが前記中央処理装置クロック信号を停止させ、その後に書き込み肯定応答信号を待機して前記中央処理装置クロック信号を再開するようにすることにより、本発明に従ったオペレーションを提供するものである。
【００１５】
本発明の好ましい実施の形態においては、前記データ記憶手段は、ビデオ・データ・メモリを含み、かつ前記１又はそれ以上の更なる回路はビデオ・ドライバ回路を含み、前記中央処理装置クロック信号による前記中央処理装置コアの駆動を停止している間に、ビデオ・ドライバ回路が前記ビデオ・データ・メモリをアクセスしかつリフレッシュできるようにする。
【００１６】
前記ビデオ・ドライバ回路が前記ビデオ・データ・メモリをアクセスし続ける能力は、スクリーン表示と前記ビデオ・データ・メモリとをリフレッシュ可能にさせるので、特に効果的である。このようにして、前記スクリーン表示は、中央処理装置クロックの停止にもかかわらず、変更されないままとすることができ、かつユーザは本発明の省電力機能が動作状態にあることを認識することはない。
【００１７】
非同期入力信号が異なる多くの形式を取り得ることは、理解されるであろう。しかし、好ましい実施の形態では、ユーザ入力に応答して前記中央処理装置クロック信号により前記中央処理装置コアの駆動を再開させるように、前記非同期信号入力に非同期入力信号を発生するユーザ入力インタフェース回路が備えられている。
【００１８】
中央処理装置コアが次のユーザ入力を待機している間に、中央処理装置コアが実行すべきデータ処理がほとんどない場合がしばしばある。従って、次のユーザ入力信号を待機している間に中央処理装置クロックを停止することは、極めて効果的である。
【００１９】
本発明の好ましい実施の形態において、前記ユーザ入力インタフェース回路はキーボード・インタフェース回路を含み、かつ前記中央処理装置コア及び前記バス・コントローラは、前記キーボード・インタフェース回路に対するキーボード入力信号を待機する間は、前記中央処理装置クロックを停止させるように相互的に動作する。
【００２０】
本発明により得られる省電力、及び停止モードに入ること及び抜け出すことが可能な方法は、省電力対策として個々のキー・ストローク間で前記中央処理装置コアを停止可能にさせる。
【００２１】
前記中央処理装置コアに対するクロック信号を停止させている間はかなりの量の電力を節約するが、更に前記中央処理装置クロック信号を停止させるときは前記クロック停止手段が１又はそれ以上の前記更なる回路を駆動する更なる回路クロック信号を停止させ、また前記中央処理装置クロック信号を再開させるときは前記クロック再開手段が前記更なる回路クロック信号を再開させる好ましい実施の形態により、更なる電力を節約することができる。
【００２２】
以前提案された前述のシステムに対して、本発明の好ましい実施の形態は、前記クロック停止手段が前記所定のアドレスに書き込まれたデータ値に従って前記更なる回路クロック信号を選択的に停止させることにより、前記クロック信号の制御において付加される程度の複雑さは許容される。
【００２３】
本発明は一型式のみの非同期入力信号を有するシステムに用いることができるが、このシステムは、中央処理装置クロック信号を再開するために使用可能な複数の非同期入力信号を有することが好ましい。
【００２４】
例えばユーザ入力を期待する間に前記中央処理装置クロック信号を停止するときは、システムは割込に対して応答する状態のままにすることが重要である。従って、本発明の好ましい実施の形態は、更に、前記中央処理装置コアに接続されて割込信号を受け取る１又はそれ以上の割込信号入力を備え、前記クロック再開手段は受け取った割込信号に応答して前記中央処理装置クロック信号を再開させ、かつ前記中央処理装置コアは受け取った割込信号に応答して割込処理ルーチンを起動させる。
【００２５】
本発明のある種の回路素子は別個的に製作されてもよいが、前記中央処理装置コア、前記バス・コントローラ、前記クロック停止手段及び前記クロック再開手段は中央処理装置集積回路として形成されることが好ましい。
【００２６】
データ記憶手段（例えば、前記アドレス空間の一部に対応する装置）は異なる多くの形式、例えばＤＲＡＭ、ＳＲＡＭ、ＶＲＡＭ、．．．を取り得ることが理解される。しかし、前記データ記憶手段内の所定のアドレスに関連した特定の特性のために、前記データ記憶手段はデータ・レジスタを含みかつ前記所定のアドレスは前記データ・レジスタに対応することが好ましい。
【００２７】
前記データ記憶手段はシステムのフル・メモリ・アドレス空間として考えることができるが、これは通常更に分割されることを理解すべきである。本発明の好ましい実施の形態において、前記データ記憶手段はランダム・アクセス・メモリを含み、前記ランダム・アクセス・メモリは前記中央処理装置コア、前記バス・コントローラ、前記クロック停止手段及び前記クロック再開手段に接続されたランダム・アクセス・メモリ集積回路として形成されている。
【００２８】
前述のように、システム内の種々のクロック信号のうちのいずれを所定のアドレスに書き込まれたデータ値に従って停止させるかを制御する能力は、効果的である。このことは、特に、前記更なる回路クロック信号が前記中央処理装置集積回路の外部ピンに供給される入出力装置クロック信号であるときに、成立する。
【００２９】
オフ・チップ駆動される入出力装置クロック信号は、このようなオフ・チップ・ラインの比較的に大きな容量のために、特に多量の電力を消費すると思われる。
【００３０】
更なる省電力が望ましいのであれば、好ましい実施の形態は、前記中央処理装置コアが、所定のプログラム命令に応答して、通信が前記信号バスを介して行われないように、クロック信号の発生を停止させる停止信号を主張させるときに、これを行ってもよい。
【００３１】
このような停止モードは、前に説明した停止モードよりも徹底したものであり、通常、ユーザ、例えば、スクリーン・リフレッシュがない、又は当該システムを完全な動作状態に復帰させるのに時間が更に長くなるということに対して顕著な効果がある。
【００３２】
このような解決法は、更にシステムを包括的に再処理しなければならないものよりも、可能性のある既存設計の変更となる。
【００３３】
前記クロック停止手段及びクロック再開手段は選択的に実施されてもよいが、好ましい実施の形態においては、これら２つの統一体は一つの停止コントローラ回路ブロックとして提供される。
【００３４】
本発明は、他の観点から見て、データ処理方法を提供するものであって、このデータ処理方法は、
（ｉ）中央処理装置クロック信号により中央処理装置コアを駆動し、プログラム命令に応答してデータ処理を実行させるステップと、
（ｉｉ）前記中央処理装置コアに接続された非同期信号入力にて非同期信号を受け取るステップと、
（ｉｉｉ）前記中央処理装置コア、データ・メモリ及び全てが信号バスに接続された１又はそれ以上の更なる回路間で前記信号バスを介して信号を転送するステップと、
（ｉｖ）前記中央処理装置、前記データ・メモリ及び前記１又はそれ以上の更なる回路による前記信号バスに対するアクセスをバス・コントローラで制御するステップと、
（ｖ）前記バス・コントローラから前記中央処理装置コアへ前記中央処理装置クロック信号を供給するステップと、
（ｖｉ）前記中央処理装置コアによる前記データ記憶手段内の所定のアドレスへのプログラム命令開始書き込み要求に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアを駆動するのを停止させ、その間は前記データ記憶手段及び前記１又はそれ以上の更なる回路が前記信号バスを介して通信を継続できるように、前記バス・コントローラに要求を発行するステップと、
（ｖｉｉ）前記非同期信号入力に印加された非同期入力信号に応答して、前記バス・コントローラが前記中央処理装置クロック信号により前記中央処理装置コアの駆動を再び開始するように、前記バス・コントローラに肯定応答信号を発行するステップと、
を含む。
【００３５】
本発明の前述の目的、他の目的、特徴及び効果は、添付図面に関連して読むべき実施の形態について下記の詳細な説明から明らかとなる。
【００３６】
【発明の実施の形態】
図１は、ユーザ入力インタフェース回路４を介してキー・ボード６と接続されるとともに、信号バス８を介してビデオ・データ・メモリ１０及びランダム・アクセス・メモリ（データ・メモリ）１２とに接続された中央処理装置集積回路２を示す。中央処理装置集積回路２は、メモリ・クロック信号ｍｃｌｋ、高速クロック信号ｆｃｌｋ及び入出力クロック信号Ｉ／Ｏｃｌｋを含む入力を受け取る。信号バス８は、ビデオ・データ・メモリ１０及びランダム・アクセス・メモリ１２がアドレス及びデータ・ワードをシステムの残りの部分と通信することができるように、中央処理装置集積回路２の外部へ伸びている。高速割込信号ＦＩＱ及び低速割込信号ＩＲＱは、ユーザ入力インタフェース回路４からの第１の非同期事象信号ＥＶＥＮＴ１と共に中央処理装置集積回路２にも入力される。入出力クロック信号Ｉ／Ｏｃｌｋは、中央処理装置集積回路２から外部へ駆動されており、ハードディスク・コントローラ等のように、付加的な複数の入出力回路に供給されて用いられている。中央処理装置集積回路２を完全に凍結するために用いられる停止信号ｓｔｏｐが入力されている。
【００３７】
中央処理装置集積回路２内には、命令パイプ・ライン、命令デコーダ及び処理ロジックのように、複数の主処理回路素子を含む中央処理装置コア（ｃｐｕ）１４が設けられている。中央処理装置コア１４は信号バス８に接続されている。中央処理装置集積回路２用の制御レジスタ及びステータス・フラグを含む制御レジスタ・バンク１６は、信号バス８を介して中央処理装置コア１４と通信をする。バス・コントローラ１８は、信号バス８に接続されて、バス要求信号ＲＥＱとバス肯定応答信号ＡＣＫとを用い、バス通信オペレーション間における協調及び仲裁を行う。停止コントローラ２０は、信号バス８に接続されて、付加的に高速割込信号ＦＩＱ、低速割込信号ＩＲＱ及び非同期事象信号ＥＶＥＮＴ１を受け取る。停止コントローラ２０は、ＣＰＵＳｕｓ信号及びＩ／ＯＳｕｓ信号と共に、疑似的なバス要求信号ＲＥＱ及びバス肯定応答信号ＡＣＫを発生するために用いられる。一つの反転入力を有するＡＮＤゲート２４，２６はそれぞれ、ＣＰＵＳｕｓ信号及びＩ／ＯＳｕｓ信号と共に高速クロック信号ｆｃｌｋ及び入出力信号Ｉ／Ｏｃｌｋを受け取る。
【００３８】
中央処理装置集積回路２内のビデオ・ドライバ回路２８は、信号バス８を介してビデオ・データ・メモリ１０から受け取る表示データに応答してＲＧＢ信号を発生するために用いられる。
【００３９】
図２は、図１の停止コントローラ２０の動作を示す。ステップ３０において、停止コントローラ２０は、信号バス８を監視して、アドレス０ｘ０３２０００１Ｃ（０ｘは後続する数が１６進数であることを表す。）に対する書き込み要求を検出する。アドレス０ｘ０３２０００１Ｃは複数のレジスタを制御するために通常確保されたアドレス空間内にある。しかし、物理レジスタを設けるのは、必須ではない。
【００４０】
ステップ３０においてこのような書き込み要求を検出すると、ステップ３２及びステップ３４が、主張された（疑似）バス要求信号ＲＥＱ及びＣＰＵＳｕｓ信号を保持するために用いられる。ＣＰＵＳｕｓ信号はＡＮＤゲート２４に印加されて中央処理装置コア１４に高速クロック信号ｆｃｌｋを供給するのを禁止し、一方バス要求信号ＲＥＱはバス・コントローラ１８にメモリ・クロック信号ｍｃｌｋを禁止させる。従って、バス要求信号ＲＥＱの主張（ａｓｓｅｒｔ）と、中央処理装置コア１４に対する中央処理装置クロックの停止とは、中央処理装置コア１４が固定された状態を保持する結果となり、従ってかなりの量の電力を節減し、またバス・コントローラ１８はこれが長いバス要求信号ＲＥＱであるとみなす。
【００４１】
ステップ３６において、停止コントローラ２０はアドレス０ｘ０３２０００１Ｃに書き込まれているデータ値の最下位ビットＢｉｔ０の値を判断する。このビットが“０”であれば、これは、入出力クロック信号Ｉ／Ｏｃｌｋも停止すべきであることを表す（そうでないときは、この信号は停止されない。）。Ｂｉｔ０＝０のときは、ステップ３８においてＩ／ＯＳｕｓ信号が主張（ａｓｓｅｒｔ）される。Ｉ／ＯＳｕｓ信号はＡＮＤゲート２６に印加されて入出力クロック信号Ｉ／Ｏｃｌｋの供給を禁止する。
【００４２】
ステップ４０において、停止コントローラ２０は、高速割込信号ＦＩＱ、低速割込信号ＩＲＱ又は非同期事象信号ＥＶＥＮＴ１である得る非同期入力信号を監視する。このような信号が発生すると、ステップ４２及びステップ４４において、ＡＮＤゲート２４及びＡＮＤゲート２６による中央処理装置クロック信号及びＩ／Ｏクロック信号の禁止が解除される。
【００４３】
ステップ４６は、バス肯定応答信号ＡＣＫを主張するために用いられ、バス肯定応答信号ＡＣＫはバス・コントローラ１８にメモリ・クロック信号ｍｃｌｋの解除を行わせる。
【００４４】
ステップ３６において判断がＢｉｔ０＝１であったときは、ステップ４８が非同期入力信号の発生について監視し、ステップ５０はステップ４６に制御を渡す前にＣＰＵＳｕｓ信号を除去するために用いられる。
【００４５】
図３は、そのノーマル・モードのうちの一つにおける図１のシステムの動作を示す。このモードでは、中央処理装置コア１４に対してメモリ・クロック信号ｍｃｌｋ及び高速クロック信号ｆｃｌｋをイネーブルさせる。中央処理装置コア１４は、その時点で中央処理装置コアにより実行されている動作の性質に基づき、内部でこれら２つのクロック信号のうちのいずれを用いるかについて、これら２つのクロック信号間で選択を行う。また、入出力クロック信号Ｉ／Ｏｃｌｋもイネーブルされる。中央処理装置コア１４からランダム・アクセス・メモリ１２への書き込み要求は、アドレス・ワード及びデータ・ワードの両方を搬送する信号バス８により転送される。このバス通信オペレーションの開始で、メモリ・コントローラ（図示なし）によりバス要求信号ＲＥＱをバス・コントローラ１８に対して発行し、次いでバス・コントローラ１８は、バス通信オペレーションを完了するまで当該バス通信オペレーションに信号バスを割り付け、その完了時点でバス肯定応答信号ＡＣＫを発行して信号バス８を開放し他の回路素子により使用させる。
【００４６】
図４は停止モードのエントリを示す。中央処理装置コア１４はアドレス０ｘ０３２０００１Ｃに対して書き込み要求を発行する。停止コントローラ２０はこの書き込み要求を識別し、バス・コントローラ１８に供給する（疑似）バス要求信号ＲＥＱを主張及び保持する。また、停止コントローラ２０は、中央処理装置コア１４に対して高速クロック信号ｆｃｌｋの供給を阻止するＣＰＵＳｕｓ信号も主張する。この場合に、中央処理装置コア１４により書き込まれているワードの値は、その最下位ビット（Ｂｉｔ０）として“１”を有する。従って、Ｉ／Ｏｃｌｋ信号は停止されない。
【００４７】
図５は、中央処理装置コア１４に対するクロック信号を阻止し、従って電力を節減でき、一方ビデオ・データ・メモリ１０及びビデオ・ドライバ回路２８のような他の回路素子が信号バス８を介して通信が続けられる方法を示す。このような通信は、ビデオ・データ・メモリ１０がビデオ・ドライバ回路２８を供給可能にさせるものであり、従ってユーザに対して連続的な表示出力を可能にさせるものである。
【００４８】
図６は停止モードの抜け出しを示す。キー・ボード６におけるキーストロークは、ユーザ入力インタフェース回路４により検出され、次いでユーザ入力インタフェース回路４は非同期事象信号ＥＶＥＮＴ１を発生して、これを停止コントローラ２０に供給する。停止コントローラ２０は、バス要求信号ＲＥＱ及びＣＰＵＳｕｓ信号を除去し、次いで（疑似）バス肯定応答信号ＡＣＫを主張することにより、応答する。ＣＰＵＳｕｓ信号を除去する動作は、再び高速クロック信号ｆｃｌｋを中央処理装置コア１４に供給可能にさせる。また、バス肯定応答信号ＡＣＫはバスコントローラによるメモリ・クロック信号ｍｃｌｋの禁止を解除する。中央処理装置コア１４は停止モードを無限長の単一書き込みオペレーションとみなす。停止モードを抜け出したときは、中央処理装置コア１４は、クロック信号が再び供給され、オペレーションを開始すること、例えば信号バス８を介して制御レジスタ・バンク１６と通信をしてデータ処理を実行することができる。
【００４９】
ここでは本発明の実施の形態を添付図面を参照して詳細に説明したが、本発明はこれらの実施の形態そのものに限定されないこと、及び特許請求の範囲により定義した本発明の範囲及び精神から逸脱することなく、当該技術分野に習熟する者により、種々の変更及び修正を実行し得ることを理解すべきである。
【図面の簡単な説明】
【図１】中央処理装置クロックを停止させることができるデータ処理システムを示すブロック図。
【図２】図１の中央処理装置クロックを停止及び再開させる機能的な流れを示すフローチャート。
【図３】図１のデータ処理システムにおいてノーマル・モードの動作を示すブロック図。
【図４】図１のデータ処理システムにおいて停止モードのエントリを示すブロック図。
【図５】図１のデータ処理システムにおいてクロック信号を停止させる動作を示すブロック図。
【図６】図１のデータ処理システムにおいて停止モードを抜け出す動作を示すブロック図。
【符号の説明】
４  ユーザ入力インタフェース回路
６  キーボード
８  信号バス
１０  ビデオ・データ・メモリ
１２  ランダム・アクセス・メモリ
１４  中央処理装置コア
１６  制御レジスタ・バンク
１８  バス・コントローラ
２０  停止コントローラ
２４、２６  ＡＮＤゲート
２８  ビデオ・ドライバ回路
【図１】
0003597282.tif 000002
【図２】
0003597282.tif 000003
【図３】
0003597282.tif 000004
【図４】
0003597282.tif 000005
【図５】
0003597282.tif 000006
【図６】
0003597282.tif 000007