(57)【特許請求の範囲】
【請求項１】
立体音響源の左および右のオーディオ信号を受信し、そして、その中に聴取者を囲む別個の音源の印象を作るように聴取領域を囲む複数の拡声器において表現するために前記の左および右の信号を処理するためのサラウンドサウンドプロセッサにおいて、
前記の左および右のオーディオ信号を受信するための１対の入力端子と、
前記１対の入力端子から前記の左および右のオーディオ信号を受信し、そして、どちらの極性であっても前記の左および右のオーディオ信号を次に続く回路に供給するために各チャネルに対して利得の等しい少なくとも１つの反転増幅器および非反転増幅器を有する１つの入力マトリックス回路と、
前記入力マトリックス回路から前記の左および右のオーディオ信号を受信し、そして、左および右の濾波された信号を供給するために適正な伝達特性を用いて前記信号の各々を濾波する検出器フィルタと、
前記信号の和及び差をそれぞれ追加前方および後方濾波された信号として供給するために前記の左および右の濾波された信号を受信して組み合わせる検出器マトリックス回路と、
左と右の濾波された信号を受信し、そして、制限電圧を限度として、前記左の濾波された信号の振幅に対する前記右の濾波された信号の振幅の比の対数に比例する左右方向信号を供給するように前記の信号を処理し、同様に、前方向及び逆方向の濾波された信号を受信し、そして、同じ制限電圧を限度として、前記前方向の濾波された信号に対する逆方向濾波された信号の振幅の比の対数に比例する前後方向信号を供給するように前記の信号を処理する１つの方向検出器回路と、
一方において、左右及び前後方向信号を受信し、そして、１つ又は複数の追加方向信号を供給するために、前記信号を処理し、他方において、全ての前記方向信号の和の定常性を維持するために左右及び前後方向信号を修正する１つの検出器スプリッタ回路と、
修正された左右及び前後方向信号、及び、検出器スプリッタ回路からの１つ又は複数の追加方向信号を受信し、可変ローパスフィルタを用いて前記信号の各々を濾波し、各々の結果信号及び半波信号を反転し、平滑に変化する複数の同一極性制御電圧信号を提供するために、各信号及びその反転信号を修正する１つのサーボ論理回路と、
複数の制御電圧信号と同数の電圧制御される複数の増幅器とを有し、制御電圧信号のうちの異なる１つの信号は電圧制御される各々の増幅器の利得を制御するように接続され、複数の電圧制御される増幅器の各々は、左または右信号或いは入力マトリックス回路からの反転信号を異なる割合で受信し、そして、供給された前記複数の制御電圧信号のうちの対応する１つに依存する可変利得を用いて受信された信号を加算し、
前記複数の拡声器と同数の複数のマトリックス回路を含む１つの出力マトリックス回路を有し、各マトリックス回路は、１つ又は複数の左と右の信号および入力マトリックス回路からの反転信号、及び、前記複数の電圧制御される増幅器からの１つ又は複数の出力信号を受信し、そして、不必要な方向成分が消去されるように拡声器供給信号を獲得するために適正な割合において前記信号を組み合わせ、
複数の拡声器と同数の複数の出力端子を有し、
複数の拡声器と同数の複数の出力バッファとを有し、各出力バッファは出力マトリックス回路からの複数の拡声器供給信号のうちの１つを受信し、そして、当該プロセッサの１つの前記出力端子に接続された電力増幅器をドライブし、前記の聴取領域を囲んで配置された前記複数の拡声器のうちの対応する１つをドライブするために適切なレベルまで前記１つの信号を増幅することを特徴とするサラウンド・サウンド・プロセッサ。
【請求項２】
前記検出器スプリッタ回路は前記の前後及び前記の左右方向信号から１つの追加方向信号を供給し、前記複数の電圧制御される増幅器の個数は６であり、前記複数の対応する制御電圧信号の個数も同様に６であることを特徴とする請求項１に記載のプロセッサ。
【請求項３】
前記複数のマトリックス回路の個数は５であり、前記複数の対応する出力バッファ及び出力端子の個数も同様に５であることを特徴とする請求項１に記載のプロセッサ。
【請求項４】
更に、その構成を第１の前方向指向構成または第２の逆方向指向構成に変えるための切替え手段を前記検出器スプリッタ回路内に有することを特徴とする請求項１に記載のプロセッサ。
【請求項５】
更に、前記検出器スプリッタが１つの前記追加方向信号を供給する３軸構成、又は、前記検出器スプリッタ回路が一切の追加方向信号を供給しないが、前記の左右および前記の前後方向信号を反転し、これらを前記サーボ論理回路の異なる入力に供給する２軸構成のどちらかにその構成を変えるための切替え手段を前記検出器スプリッタ回路内に有することを特徴とする請求項１に記載のプロセッサ。
【請求項６】
更に、前記方向検出器回路の出力を前記検出器スプリッタ回路から切断するための切替え手段を有することを特徴とする請求項１に記載のプロセッサ。
【請求項７】
前記第１の前方向指向構成における前記検出器スプリッタ回路が、
前記の左右および前後方向信号をそれぞれ受信するための第１および第２の入力を有し、右情報が優勢である場合には前記左右入力信号が正になり、差情報が優勢である場合には前記の前後方向信号が正になるように前記の左右方向信号は前記の左右立体音響入力信号の左／右情報内容に応答し、前記の前後方向信号は前記の左右入力信号の和／差情報内容に応答し、
前記の前後方向信号を受信し、大きさが同じであって反対極性の反転された前後方向信号をその出力に供給する第１のインバータと、
前記の左右方向信号を受信するための第１の正の半波整流器と、
前記の前後方向信号を受信するための第２の正の半波整流器とを有し、前記の第１および第２の正の半波整流器の出力は第１の共通点及びそこから負の電源電圧に接続された第１のバイアス抵抗器に接続され、前記第１の共通点における電圧は前記の左右および前後方向信号のいちばん正である電圧に等しく、
前記の左右方向信号を受信するための第１の負の半波整流器と、
前記第１のインバータから前記の反転された前後方向信号を受信するための第２の負の半波整流器とを有し、前記第１および第２の負の半波整流器の出力は第２の共通点およびそこから正の電源電圧に接続された第２のバイアス抵抗器に接続され、前記第２の共通点における電圧が前記左右および反転された前後方向信号のうちのいちばん負である電圧に等しく、
前記第１の共通点において電圧を受け取るために接続された第３の負の半波整流器を有し、前記の左右および前後方向の両信号が負である場合に限りその出力電圧は負になり、
前記第２の共通点において電圧を受け取るために接続された第３の負の半波整流器を有し、前記の左右および前後方向の両信号が正である場合に限りその出力電圧は正になり、
前記第３の負の半波整流器の出力電圧を反転するための第２インバータと、
前記の前後方向信号、前記第３の正半波整流器の出力、及び、前記第２のインバータの出力を受信するためにそれぞれ接続された値の等しい第１、第２、及び、第３の加算抵抗器を有し、更に、前記の第１、第２、及び、第３の加算抵抗器に印加された電圧の反転された極性の和である電圧をその出力に供給するための等価フィードバック抵抗器を有する第１の加算増幅器と、
前後情報に応答する第１の方向信号を供給するために前記第１の加算増幅器の出力に接続された第１の出力端子と、
前記第３の正の半波整流器及び前記第３の負の半波整流器の出力にそれぞれ接続された第４及び第５の等しい加算抵抗器を有し、前記第４および前記第５の加算抵抗器に印加される電圧の反転された極性の和の２倍の電圧をその出力において供給するために前記第４または前記第５の加算抵抗器の２倍の値のフィードバック抵抗器を備える第２の加算増幅器と、
前方左右情報に応答する第２の方向信号を供給するために前記第２の加算増幅器の出力に接続された第２出力端子と、
前記の左右方向信号に接続された第６の等しい加算抵抗器および前記第２の加算増幅器の出力に接続された値の２倍の値の第７の加算抵抗器を備え、そして、その出力において前記の左右方向信号の反転された極性の和に等しい電圧および前記第２の加算増幅器の出力電圧の半分の電圧を供給するために前記第６の加算抵抗器に等しいフィードバック抵抗器を備えた第３の加算増幅器と、
後方左右情報に応答する第３の方向信号を供給するために前記第３の加算増幅器の出力に接続された第３の出力端子とを有し、
前記検出器スプリッタ回路は、前記の濾波された和信号がゼロである場合に負の最大値になり、左右どちらかの入力信号がゼロである場合にゼロまで降下し、そして、前記濾波された和信号が前記左または右の濾波された信号のうちの大きい方の大きさを超過するまでゼロに留どまり、前記の濾波された和信号の振幅が最大であり、そして、前記の濾波された差信号がゼロである場合に最大正信号まで上する、前記第１の修正された前後方向信号を前記第１の出力端子に供給するように作動し、前記の濾波された和信号の大きさが前記の濾波された差信号より小さい時にはいつでもゼロであり、前記の濾波された和信号の大きさが前記の濾波された左信号と同じである場合に正の最大値まで上昇し、前記濾波されたの左と右の信号の大きさが等しい場合にゼロまで降下し、そして、前記の濾波された和信号の大きさが前記の濾波された右信号に同じである場合に負の最大値まで降下する前記第２の前方左右方向信号を前記第２の出力端子に供給し、
前記の濾波された和信が大きさにおいて前記の左右両方の濾波された信号を超過する場合に領域全体に亙ってゼロであり、前記の濾波された左信号が最大振幅である場合に正の最大値に上昇し、前記の濾波された和信号がゼロになる場合にゼロに、そして、前記の濾波された右信号が最大振幅である場合に負の最大値に降下し、濾波されたの右信号と和信号の振幅が等しくなる場合に再びゼロに到達する前記第３の後方左右方向信号を前記第３の出力端子に供給することを特徴とする請求項１に記載のプロセッサ。
【請求項８】
前記第２の逆方向指向構成された前記検出器スプリッタ回路において、
前記の左右および前後方向信号をそれぞれ受信するための第１および第２の入力を有し、右情報が優勢である場合には前記左右入力信号が正になり、差情報が優勢である場合には前記の前後方向信号が正になるように前記の左右方向信号は前記の左右立体音響入力信号の左／右情報内容に応答し、前記の前後方向信号は前記の左右入力信号の和／差情報内容に応答し、
前記の前後方向信号を受信し、大きさが同じであって反対極性の反転された前後方向信号を供給する第１のインバータと、
前記第１のインバータからの前記の反転された左右方向信号を受信するための第１の正の半波整流器と、
前記の前後方向信号を受信するための第２の半波整流器とを有し、前記の第１および第２の正の半波整流器の出力は第１の共通点及び負の電源電圧に接続された第１のバイアス抵抗器に接続され、前記第１の共通点における電圧は前記の左右および反転された前後方向信号のいちばん正である電圧に等しく、
前記の左右方向信号を受信するための第１の負の半波整流器と、
前記の前後方向信号を受信するための第２の負の半波整流器とを有し、前記第１および第２の負の半波整流器の出力は第２の共通点およびそこから正の電源電圧に接続された第２のバイアス抵抗器に接続され、前記第２の共通点における電圧が前記左右および前後方向信号のうちのいちばん負である電圧に等しく、
前記第１の共通点において電圧を受け取るために接続された第３の負の半波整流器を有し、前記の左右および反転された前後方向の両信号が負である場合にだけその出力電圧は負になり、
前記第２の共通点において電圧を受け取るために接続された第３の正の半波整流器を有し、前記の左右および前後方向の両信号が正である場合に限りその出力電圧は正になり、
前記第３の正の半波整流器の出力電圧を反転するための第２インバータと、
前記の前後方向信号、前記第３の負半波整流器の出力、及び、前記第２のインバータの出力を受信するためにそれぞれ接続された値の等しい第１、第２、及び、第３の加算抵抗器を有し、更に、前記の第１、第２、及び、第３の加算抵抗器に印加された電圧の反転された極性の和である電圧をその出力に供給するための等価フィードバック抵抗器を有する第１の加算増幅器と、
前後情報に応答する第１の方向信号を供給するために前記第１の加算増幅器の出力に接続された第１の出力端子と、
前記第３の正の半波整流器及び前記第３の負の半波整流器の出力にそれぞれ接続された第４及び第５の等しい加算抵抗器を備え、前記第４および前記第５の加算抵抗器に印加される電圧の反転された極性の和の２倍の電圧をその出力において供給するために前記第４または前記第５の加算抵抗器の２倍の値のフィードバック抵抗器を備える第２の加算増幅器と、
前記の左右方向信号に接続された第６の等しい加算抵抗器と前記第２の加算増幅器の出力に接続された２倍の値の第７の加算抵抗器を備え、更に、その出力において前記の左右方向信号の反転された極性の和に等しい電圧および前記第２の加算増幅器の出力電圧の半分の電圧を供給するために前記第６の加算抵抗器に等しいフィードバック抵抗器を備えた第３の加算増幅器と、
前方左右情報に応答する第２の方向信号を供給する前記第３の加算増幅器の出力に接続された第２の出力端子と、
後方左右情報に応答する第３の方向信号を供給するために前記第２の加算増幅器の出力に接続された第３の出力端子とを有し、
前記検出器スプリッタ回路は、前記の濾波された和信号がゼロである場合に負の最大値になり、前記濾波された左または右信号の大きいほうが前記濾波された和信号だけ大きくなった場合にゼロまで降下し、前記濾波された左または右信号が最大値になるなるまでゼロに留どまり、前記の濾波された和信号の振幅が最大であり、そして、前記の濾波された差信号がゼロである場合に最大正信号まで上昇する前記第１の修正された前後方向信号を前記第１の出力端子に供給するように作動し、
前記の濾波された差信号の大きさが前記の左右両方の濾波された信号を超過するに領域全体に亙ってゼロであり、前記の濾波された左信号が最大振幅である場合に正の最大値に上昇し、前記の濾波された差信号がゼロになる場合にゼロまで降下し、前記の濾波された右信号が最大振幅である場合に負の最大値に降下し、濾波された前記右信号と前記差信号の振幅が等しくなる場合に再びゼロに到達する前記第２の前方左右方向信号を前記第２の出力端子に供給し、
前記の濾波された和信号の大きさが前記の濾波された差信号より大きい時にはいつでもゼロであり、前記の濾波された差信号の大きさが前記の濾波された左信号と同じである場合に正の最大値まで上昇し、前記濾波されたの左および右の信号の大きさが等しい場合にゼロまで降下し、前記の濾波された差信号の大きさが前記の濾波された右信号に同じである場合に負の最大値まで降下する前記第３の後方左右方向信号を前記第３の出力端子に供給することを特徴とする請求項１に記載のプロセッサ。
【請求項９】
前記検出器スプリッタ回路が、更に、前記第３の正の半波整流器と前記第３の負の半波整流器の両方の入力を接地し、それによって、前記第２の加算増幅器の出力電圧を明確にゼロに等しくし、そして、前記第１の出力端子における電圧を前記前後方向信号の反転電圧に等しくし、前記第３の出力端子における電圧を前記左右方向信号の反転電圧に等しくするためのスイッチを有することを特徴とする請求項７に記載のプロセッサ。
【請求項１０】
前記検出器スプリッタ回路が、更に、前記の左右及び前後方向の両信号からその入力を切断し、それによって、前記の第１、第２、および、第３の３個全ての出力端子における出力電圧を明確にゼロに等しくするためのスイッチを有することを特徴とする請求項７に記載のプロセッサ。
【請求項１１】
前記検出器スプリッタ回路が、更に、前記第３の正の半波整流器及び前記第３の負の半波整流器の両方の入力を接地し、それによって、前記第２の加算増幅器の出力電圧を明確にゼロに等しくし、そして、前記第１の出力端子における電圧を前記の前後方向信号の反転電圧に等しく、そして、前記第２の出力端子における電圧を前記の左右方向信号の反転電圧に等しくするためのスイッチを有することを特徴とする請求項８に記載のプロセッサ。
【請求項１２】
前記検出器スプリッタ回路が、更に、前記の左右及び前後方向の両信号からその入力を切断し、それによって、前記の第１、第２、および、第３の３個全ての出力端子における出力電圧を明確にゼロに等しくするためのスイッチを有することを特徴とする請求項８に記載のプロセッサ。
【請求項１３】
更に、その構成部品間の接続を前記第２の逆方向指向構成に変えるための多極スイッチを有することを特徴とする請求項８に記載のプロセッサ。
【請求項１４】
前記サーボ論理回路が、
前記の前方左右方向信号と前記の修正された前後方向信号と前記の後方左右方向信号とをそれぞれ受信するための第１、第２、及び、第３の入力端子と、
遮断周波数を変えるために前記各々の可変フィルタの制御ポートに共通して供給される制御信号に依存する等しい可変時定数を用いて前記の第１、第２、及び、第３の入力端子からの方向信号をそれぞれ濾波するための第１、第２、及び、第３のローパス可変フィルタと、
第１、第２、及び、第３のローパスフィルタの出力に現れる電圧をそれぞれバッファするための第１、第２、及び、第３のバッファ増振器と、
前記第１、第２、及び、第３のバッファ増振器の出力における電圧をそれぞれ反転するための第１、第２、及び、第３のインバータと、
第１及び第２の出力端子において第１および第２の制御電圧信号を供給するために前記の第１インバータ及び前記の第１バッファの出力をそれぞれ受信して整流するための第１および第２の負の半波整流器と、
第３及び第４の出力端子において第３および第４の制御電圧信号を供給するために前記の第２インバータ及び前記の第２バッファの出力をそれぞれ受信して整流するための第３および第４の負の半波整流器と、
第５及び第６の出力端子において第５および第６の制御電圧信号を供給するために前記の第３インバータ及び前記の第３バッファの出力をそれぞれ受信して整流するための第５および第６の負の半波整流器と、
前記の第１、第２、及び、第３のローパスフィルタそれぞれの入力と出力との間の差電圧の絶対値を生じるための第１、第２、及び、第３の絶対差分回路と、
前記第１、第２、及び、第３の絶対差分回路の出力を加算するための加算増幅器と、
前記加算増幅器の出力を平滑化するためのローパスフィルタと、
高周波方形パルスを供給するためのパルス発振器と、
パルス幅変調に適するように整形されたパルス列を前記方形パルスから供給するためのパルス整形器と、
方形パルスを生成し、前記ローパスフィルタの出力電圧に応答してパルス幅を変調するためのパルス幅変調器とを有し、
前記サーボ論理回路は、前記の第１、第２、及び、第３の方向信号の変化率に逆依存する可変時定数を用いて前記の第１、第２、及び、第３の方向信号を濾波し、そして、そこから、負に向かって平滑に変化する６個の制御電圧信号を供給するように作動することを特徴とする請求項１に記載のプロセッサ。
【請求項１５】
前記サーボ論理回路において、前記の絶対的差算回路の出力を加算するための前記加算増幅器が、それぞれ前記の修正された前後方向信号および前記の後方左右方向信号から得られる前記第２及び第３の絶対差信号のレベルの半分のレベルにおいて前記の前方左右方向信号から得られる前記第１の絶対的差信号を受信することを特徴とする請求項14に記載のプロセッサ。
【請求項１６】
前記サーボ論理回路において、前記第１、第２、及び、第３のローパス可変フィルタは２極タイプであり、各ローパス可変フィルタは、
前記フィルタの入力に接続され、電圧制御されるスイッチと並列配置された第１の抵抗器と、
前記第１の抵抗器と可変デューティレシオの高周波矩形波が制御信号として供給される前記の電圧制御されるスイッチとの前記並列結合体に直列配置された第２の抵抗器と、
前記第２の抵抗器の出力から接地され、前記の第１と第２の抵抗器及び前記の電圧制御されるスイッチと共に第１の可変時定数を形成し、前記スイッチに供給される高周波矩形波制御信号のデューティレシオによって変化する第１のコンデンサと、
前記第１のコンデンサと前記第２の抵抗器との接合部から前記フィルタの出力に接続された第３の抵抗器と、
前記フィルタの出力から接地され、前記第３の抵抗器と共に第２の固定時定数を形成する第２のコンデンサとを有することを特徴とする請求項14に記載のプロセッサ。
【請求項１７】
前記方向検出器回路が第１および第２のログレシオ検出器を有し、各々のログレシオ検出器が、
第１と第２の入力端子と、
出力信号電圧の瞬間振幅が瞬間入力信号電流の対数に比例して変化するように前記の第１と第２の端子へそれぞれ供給される信号電流を受け取って増幅するための第１および第２の対称対数増幅器と、
前記第１および第２の対数増幅器の出力をそれぞれ反転するための第１および第２のインバータと、
負に向かう全波整流された信号を前記第１の対数増幅器と前記第１のインバータとの出力から生成するための第１の負の全波整流器と、
正に向かう全波整流された信号を前記第２の対数増幅器と前記第２のインバータとの出力から生成するための第２の正の全波整流器と、
第１および第２の全波整流器からの出力信号をそれぞれ平滑化するための第１および第２の２極フィルタ回路と、
前記第１および第２のフィルタ回路の互いに反対極性の出力を受け取り、そして、１つの出力端子に接続されたその出力において１つの方向信号を生成するために前記出力を加算するための加算増幅器とを有し、
前記加算増幅器は、前記の左および右のオーディオ信号の方向性情報の内容が変化するにつれて出力信号の相称的な限界を提供するためにフィードバック抵抗器と並列配置されたバック・ツー・バック整合されたゼナーダイオードの直列接続対を有し、
それらの出力において左右および前後方向信号をそれぞれ供給するために、前記第１のログレシオ検出器が前記の左と右の濾波された信号の振幅を比較し、前記第２のログレシオ検出器が前記の和と差の信号の振幅を比較することを特徴とする請求項１に記載のプロセッサ。
【請求項１８】
前記複数の電圧制御される増幅器の各々が、
正常または反転された極性の前記入力マトリックス回路からの前記の左および右信号の１つ又は両方を受信するための第１および第２の入力端子と、
直列接続された可変抵抗器および前記の第１と第２の入力端子に接続された１つ又は複数の抵抗器と共に１つの接合電界効果トランジスタを有する電圧制御される可変減衰器と、
前記可変減衰器からの信号を受信して増幅するための反転増幅器と、
前記可変減衰器が最小減衰状態にある場合に、前記の第１および第２の入力端子からの信号を前記反転増幅器の出力が消去するように前記第１および第２の入力端子からの信号と前記反転増幅器の出力とを適正な割合で加算するための加算反転増幅器とを有し、この反転加算増幅器の出力は第１の出力端子に接続され、
前記第１の出力端子における信号を反転するための単位利得インバータを有し、このインバータの出力は第２の出力端子に接続され、
前記出力電圧を前記接合電界効果トランジスタのゲートに供給することにより、前記の電圧制御される減衰器の減衰を制御するために負バイアスすることによって、その出力に正に向かう制御電圧を供給するための制御増幅器を有し、この制御増幅器は、正のバイアス電流が供給される仮想接地反転入力と、その出力と前記反転入力との間に接続されたフィードバック抵抗器と、非反転入力とを備え、
前記の接合電界効果トランジスタの二乗法非直線性に起因する歪みを補償するための、前記の接合電界効果トランジスタのドレーンから接地に直列接続された２個の抵抗器とを含む分圧器を有し、前記２つの抵抗器の間の接合部は前記制御増幅器の前記の非反転入力に接続され、
前記複数の制御電圧信号の１つを受信するための制御端子と、
前記の制御端子に供給された制御電圧信号と共に非線形的に変化する前記制御増幅器の反転入力へ入力電流を供給するための直線性補正回路とを有することを特徴とする請求項１に記載のプロセッサ。
【請求項１９】
前記電圧制御される増幅器において、前記の直線性補正回路が、
前記制御端子と前記制御増幅器の前記反転仮想接地入力との間の第１の抵抗器と、
その陽極が前記制御端子に接続されたゼナーダイオードと、
前記ゼナーダイオードの陰極と接地との間に接続された第２抵抗器と、
前記のゼナーダイオードの陰極から接合ダイオードの陰極に接続された第３の抵抗器とを有し、前記接合ダイオードの陽極は前記制御増幅器の前記仮想反転接地入力に接続され、
前記制御端子に供給される負電圧が前記ゼナーダイオードの破壊電圧より小さい場合には、前記反転入力から流れる電流は供給されている電圧に比例するが、負電圧の方が大きい場合には、実質的にかなり大きい速度で電流が増大することを特徴とする請求項18に記載のプロセッサ。
【請求項２０】
前記検出器スプリッタ回路が、更に、前記の追加方向信号を供給する回路を再構成するための１つ又は複数のスイッチを有し、そして、前記出力マトリックス回路が、
各々が共通入力点に接続された複数の抵抗器を有する複数のマトリクシング回路を有し、前記の各抵抗器の他端子が前記複数の電圧制御される増幅器の出力のうちの異なる幾つか、または、前記入力マトリックス回路の出力のうちの異なる幾つかに接続され、
前記複数のマトリックス化回路のうちの１つ又は複数個において、前記共通点から前記検出器スプリッタ回路において前記スイッチと共に作動する１つ又は複数のスイッチを介して前記複数の電圧された増幅器或いは前記入力マトリックス回路の出力のうちの１つ又は異なる幾つかに接続された１つ又は複数の追加抵抗器を有し、
結果的に前記検出器スプリッタ回路における１つ又は複数の前記スイッチによって提供される代替構成に対応する前記出力マトリックスの代替構成が提供されることを特徴とする請求項１に記載のプロセッサ。
【請求項２１】
更に、前記検出器スプリッタ回路が、前記の追加方向信号を供給する回路を再構成するための１つ又は複数のスイッチを有し、前記の電圧制御される増幅器によって受け取られる前記入力マトリックス回路の出力の割合が前記検出器スプリッタ回路における１つ又は複数の前記スイッチと共に作動されるスイッチによって変更され、
前記検出器スプリッタ回路における前記の１つ又は複数のスイッチによって提供される代替構成に対応する前記出力マトリックスをドライブする前記の電圧制御される増幅器の代替構成を提供することを特徴とする請求項１に記載のプロセッサ。
【発明の詳細な説明】
技術分野
本発明は、概して音響無指向性再生（periphonic reproduction of sound）のためのプロセッサに関する。更に詳細には、本発明は、オーディオ信号の多重チャネル再配分用サラウンドサウンドプロセッサのサーボ論理制御電圧発生器の改良に関する。
発明の背景
本発明はサラウンドサウンドプロセッサにおける改良に関する。サラウンドサウンドプロセッサは、演奏が知覚されている別個の多重トラック音源に直接的に比較可能な高品質音場を提供する方法において、聴取者を囲むように配列された非常に多数の拡声器をドライブするように１つの２チャネル立体音源信号を強化するために作動する。従って、空間的な幻覚が創作可能であり、聴取者が充足感、方向性品質、及び、聴覚次元またはオリジナルな音響環境の「高邁性」を経験することを可能にする。前述のいわゆる音の無指向性的再生は、生の音響事象と関連した残響または「アンビエンス（ambience）」をシミュレートするためにオーディオ信号の時間的遅れをデジタル的に生成することに頼る従来の音場プロセッサの動作と区別され得る。これら従来のシステムは、オリジナルな演奏空間（performance space）からの情報に基づく音を方向的に位置決めせず、結果として得られる残響特性は著しく人工的である。
この目的を達成するために、サラウンドサウンドプロセッサは、一般に、入力マトリックス、制御電圧発生器、及び、可変マトリックス回路を有する。入力マトリックスは、通常、入力信号の平衡およびレベル制御を提供し、入力信号の正常および反転極性版（バージョン）、正加算信号、及び、差信号を生成し、場合によっては、移相版（バージョン）を生成し、更に、或いは、改めて、処理上の残りの必要条件の要求に応じて信号を多重周波数範囲内に濾過する。
制御電圧発生器は方向性検出器及びサーボ論理回路を含む。方向性検出器は、立体音響段において異なる方向にコード化された音を表す信号の間の相関度を測定し、優勢な音響の方向性位置に対応する電圧を生成する。サーボ論理回路は、可変マトリックス回路における電圧制御される増幅器の利得を、音響方向、及び、周囲の拡声器における音響再生を意図する方向に基づいて変化させるための制御電圧を発生するためにこれらの信号を使用する。
可変マトリックス回路は、電圧制御される増幅器及び分離マトリックスを含む。電圧制御される増幅器は、分離マトリックスへの適用を目的とし、可変利得を用いて入力マトリックスオーディオ信号を増幅する。この場合、これらの増幅器は、漏話を異なる拡声器供給信号内に選択的に抹殺するために用いられる。分離マトリックスは、幾つかの異なる方法において、入力マトリックスの出力と電圧制御される増幅器の出力とを組み合わせ、組合わされた結果は、それぞれ、当該聴取者を囲む数個の異なる位置のうちの１つに配置されるべき拡声器に対する拡声器供給信号となる。これらの信号の各々において、或る特定の信号成分は、検出器、制御電圧発生器、電圧制御される増幅器（VCA）、及び、分離マトリックスの動作によって動的に除去可能である。
サラウンドサウンドプロセッサにおいて、表現の巧妙さの多くは、方向検出器、制御電圧発生器およびVCAのサーボ論理回路の特性に起因する。これらの特性は更に洗練されるので、聴取者にとって、明白な演奏は更に透明かつ気楽な音響となる。
発明の要約
本発明は、その演奏が知覚される多重音源からの生の表現に匹敵する方法において立体音源からの音響を再生するために改良されたサウンドプロセッサを提供する。本発明は、詳細には、多重軸制御電圧信号を用いた、サーボ論理制御電圧発生器の回路構成の改良に関する。
技術的発端において、当プロセッサは、改良されたフィルタ、２つの方向検出器回路出力から３つの方向信号を供給する検出器スプリッタ回路、及び、方向信号の変化率に選択的に応答する改良された可変フィルタを備え、そして、直線性補正ネットワークを介して６個の電圧制御される増幅器に６つの制御電圧信号を供給する１つの３チャネルサーボ論理回路が組み込まれた１つの方向検出器回路を有し、当プロセッサの出力は、１つの出力マトリックスにおいて組合わされ、バッファ増幅器を介して、当プロセッサの出力端子に多数の拡声器供給信号を供給する。検出器スプリッタ回路は、純方向指向または逆方向指向作動モードのいずれにも構成可能であり、電圧制御される増幅器及び出力マトリックス回路は作動モードに対応して変更される。その上、検出器スプリッタは、出力マトリックス回路を変更することにより、第３の方向信号を除去するように切り替え可能である。
好ましい実施例において、サラウンドサウンドプロセッサは、１つの立体音源の左と右のオーディオ信号を受け取り、そして、その中に当該聴取者を囲み込む別個音源の印象を生成するために１つの聴取領域を囲む複数の拡声器によって表現するように左と右の信号を処理する機能を備える。本プロセッサは、左と右のオーディオ信号を受信するための１対の入力端子と、１対の入力端子から左と右のオーディオ信号を受信し、そして、どちらの極性であっても左と右のオーディオ信号を後続回路に供給するために、各チャネルに対する利得が等しい少なくとも１つずつの反転増幅器と非反転増幅器とを有する１つの入力マトリックス回路と、入力マトリックス回路からの左と右のオーディオ信号を受信し、そして、左と右に濾波された信号を供給するために適した伝達特性を用いて各々の信号を濾波する１つの検出器フィルタと、左と右の信号の和と差を、それぞれ、追加順方向及び逆方向濾波された信号として供給するために、左と右の濾波された信号を受信して組み合わせる１つの検出器マトリックス回路と、左と右の濾波された信号を受信し、そして、制限電圧を限度として、左の濾波された信号の振幅に対する右の濾波された信号の振幅の比の対数に比例する左右方向信号を供給するように前記の信号を処理し、同様に、順方向及び逆方向の濾波された信号を受信し、そして、同じ制限電圧を限度として、順方向の濾波された信号の振幅に対する逆方向右の濾波された信号の振幅の比の対数に比例する順逆方向信号を供給するように前記の信号を処理する１つの方向検出器回路と、一方において、左右及び順逆方向信号を受信し、そして、１つ又は複数の追加方向信号を供給するために、前記信号を処理し、他方において、全ての前記方向信号の和の定常性を維持するために左右及び順逆方向信号を修正する１つの検出器スプリッタ回路と、修正された左右及び順逆方向信号、及び、検出器スプリッタ回路からの１つ又は複数の追加方向信号を受信し、可変ローパスフィルタを用いて前記信号の各々を濾波し、各々の結果信号及び半波信号を反転し、平滑に変化する複数の同一極性制御電圧信号を提供するために、各信号及びその反転信号を修正する１つのサーボ論理回路と、複数の制御電圧信号と同数の電圧制御される複数の増幅器とを有し、制御電圧信号のうちの異なる１つの信号は電圧制御される各々の増幅器の利得を制御するように接続され、複数の電圧制御される増幅器の各々は、左または右信号或いは入力マトリックス回路からの反転信号を異なる割合で受信し、そして、供給された前記複数の制御電圧信号のうちの対応する１つに依存する可変利得を用いて受信された信号を加算し、前記複数の拡声器と同数の複数のマトリックス回路を含む１つの出力マトリックス回路を有し、各マトリックス回路は、１つ又は複数の左と右の信号および入力マトリックス回路からの反転信号、及び、前記複数の電圧制御される増幅器からの１つ又は複数の出力信号を受信し、そして、不必要な方向成分が消去されるように拡声器供給信号を獲得するために適正な割合において前記信号を組み合わせ、複数の拡声器と同数の複数の出力端子と、複数の拡声器と同数の複数の出力バッファとを有し、各出力バッファは出力マトリックス回路からの複数の拡声器供給信号のうちの１つを受信し、そして、当該プロセッサの１つの前記出力端子に接続された電力増幅器をドライブし、前記の聴取領域を囲んで配置された前記複数の拡声器のうちの対応する１つをドライブするために適切なレベルまで前記１つの信号を増幅する。
本発明によって達成される利点は、サラウンドプロセッサは、１つの立体音源から、一層迅速であるが一層平滑であり、しかも、一層現実的な多重チャネル音響の再配分を提供することである。
【図面の簡単な説明】
図１は、エネルギー球体の図的表現である。
図２は、本発明に関係する一般的なサラウンドサウンドプロセッサを示すブロック図である。
図３は、先行技術に基づき、本発明による使用に適したサラウンドサウンドプロセッサの入力段の詳細な結線図である。
図４は、本発明に基づいた検出器フィルタ及びマトリックスの詳細な結線図である。
図５は、本発明に基づき改良されたログレシオ検出器の詳細な結線図である。
図６は、本発明に基づいた検出器スプリッタ回路の詳細な結線図である。
図７は、図６の検出器スプリッタ回路の出力のグラフ的表現である。
図８は、本発明に基づいた３軸サーボ論理回路の詳細な結線図である。
図９は、本発明に基づき改良されたVCAの詳細な結線図である。
図10a及び10bは、本発明に基づいた第１の出力マトリックス構成のブロック結線図である。
図11a及び11bは、本発明に基づいた第２の出力マトリックス構成のブロック結線図である。
発明の詳細な説明
本発明の新規かつ主要な特徴は、サラウンド音場（surround sound field）における異なる音方向にそれぞれ対応する６個の異なる制御電圧信号の生成を可能にする検出スプリッタ回路を含むこと、及び、検出スプリッタ回路において２つの異なる作動モード及び可変マトリックス回路のVCAを提供することである。
これらの更に十分な理解を可能にするために、本発明の好ましい実施例について次に詳細に説明することとする。ただし、先ず、本発明の基調となる原理について再検討することとする。
１対の立体音響信号の左右チャネル間における振幅および位相の関係に関する、シャイベル球（ピータ・シャイベルによる）又はエネルギー球（この用語はM.A.ゲルゾンによる）と呼ばれる従来の表現方法を図１に示す。前記の球は、他の或る角度Θに対する信号間の位相角Φおよび位相角に関する左右チャネルの相対振幅又は振幅比率を表す。これらの要素は球体の球面極座標に対応し、この球面極座標において、極軸は水平平面内において左から右に通過し、一方において「経度」は左右信号間の比率を表し、他方において「緯度」は位相角を表す。詳細には、任意の或る周波数の正弦波信号ｌとｒのそれぞれの振幅ＬとＲは次式で表される：
R/L＝tan（Θ/2）                          （１）
信号ｒは、信号ｌよりも位相角Φだけ遅れる。従って、周波数頻度ｆの１対の信号ｌとｒは、正弦波成分によって次のように表される：
ｌ＝Ecos（Θ/2）cos（wt）                 （２）
ｒ＝Esin（Θ/2）cos（wt−φ）             （３）
ここに、
Ｌ＝Ecos（Θ/2）,R＝Esin（Θ/2）,and w＝２πf.
図１において、この信号は、平面LPRQ内に所在し、軸ORと角度Θを作るベクトルOEによって表される。平面LPRQは、球体の中心Ｏを通過する線PQにおいて赤道平面FUBDと交差し、水平平面LFRBと角度Φを作る。
Φ及びΘの全ての可能な値の単位ベクトルの軌跡は、一方の極を左またはＬ点、そして、もう一方を右またはＲ点とする座標（Θ，Φ）によって表される極座標系を持つ球であることが分かる。この球体を表す従来の図においては、左を左極とし、右を右極として、全ての同相または反相ベクトルはＬ及びＲ極を通る水平平面内に所在する。これらの極を結ぶ線は左−右（又は、Ｌ−Ｒ）軸である。
従来、図１に示すように、この球体は、反相半球内における水平面の１点から、中心の右に向かって見るので、球体の全て３つの主軸Ｌ−Ｒ、Ｂ−Ｆ、及び、Ｄ−Ｕは、それぞれ、従来のｚ、ｘ、及び、ｙデカルト座標軸と合致して見え、従って、通常ｚ軸と呼ばれる極軸は、この図においては水平である。この球体の赤道円FUBDは、信号間の位相差Φが変化するにつれて左右信号の振幅が同じであるような全ベクトルの軌跡であり、垂直平面内に所在し、観点はこの平面の右に所在する。赤道平面は、前後（又は、Ｆ−Ｂ）軸と呼ばれる線において水平平面LFRBと交差する。
左右振幅が等しく、信号が同位相にある立体音響中心前方信号について考察することとする。シャイベル球体（Scheiber sphere）上におけるこの信号の位置はＦであって、Ｌ極とＲ極との間の赤道中道上に所在し、同様に、当該球体上における「前方」又はＦ位置において通常観察方向から離れるように描写される水平平面内に所在する。「後方」又はＢ位置は、この「正面」位置Ｆの直径的に正反対側に所在するので、これら２点を結ぶ線に相当する前後（又は、Ｆ−Ｂ）軸は、左右またはＬ−Ｒ軸に直角である。この後方位置は、ＬとＲ信号の振幅が等しく極性が反対、すなわち、逆位相または180度の位相外れ状態にある１対の信号を表す。
或る種の多重チャネル信号プロセッサにおいては、第３の直交軸が、球体の中心の真下に相当する球体上の点、即ち「下方」点Ｄから、球体の真上の対応する点、即ち「上方」点、Ｕまで伸延し、従って、上−下或いはＵ−Ｄ軸と呼ばれる第３の直交軸を形成する。この「上方」点は、振幅が等しく、正方形的な位相関係を有する１対の信号を表し、この場合、左信号の位相が右信号よりも90度だけ先行する。同様に、「下方」点においては、左信号が右信号よりも90度だけ遅れる。
これらの方向に対応する信号成分を生成するためには、広帯域オールパス直角位相差ネットワークを使用することが必要であり、高精度の部品を必要とするので、高価になりがちである。従って、例えば、SQ、QS、BMX、及び、BHJ（アンビソニックス）のような旧式の４チャンネル式符号化および復号化フォーマットの大多数は、この種の直角位相ネットワークを種々の方法で使用したが、現在では、殆ど大部分のサラウンドサウンドプロセッサ（surround sound processor）では、検出またはマトリックス化いずれの場合にも上−下軸（up−down axis）を使用しない。
最新のサラウンドサウンドプロセッサにおいて大幅に引き継がれているゲルゾン等のアンビソニックス理論の１つの原理は、水平平面内における聴取者の周囲において符号化された音響方向の軌跡がエネルギー球体における大円を形成する場合には、一貫性を有する符号化が可能であると言うことである。アンビソニックス又はBHJマトリックスにおいて、人間の聴覚に関する最適演奏への近似を一層改良するために、この平面は傾けられ、幾分歪められる。ただし、エネルギー球体の水平平面のみを使用することによっても、良好な結果を得ることが可能であり、この場合には、直角位相ネットワークの必要性を除去することによって経済的な結果が得られる。もとのシャイベルマトリックスは或る種のなべ状軌跡を使用した。しかも、シャイベルは、４チャネル方式の文脈において、最初にエネルギー球体表現（ポアンカレを起源とする）を用いたので、シャイベル球体が有名になった。
先行技術によるサラウンドサウンドプロセッサ及び本発明者により以前に特許取得されているこれらにおいては、当該信号の前後及び左右軸成分に対応する制御電圧信号を生成することが可能な検出器が用いられているが、本発明においては、図１に示すように、Ｌ−Ｒ軸の前方および後方水平平面上において左前−右前（LF−RF）及び左後−右後（LB−RB）軸に対応する制御電圧信号を生成する。実際、LF及びRF点は当該球体の中心Ｏと同一直線上に所在しないので、これらの点に直接基づいた検出信号の生成は可能でない。この種の信号を生成することのできる１つの方法は、左と右の信号を適正な割合に混合することによって、球体を「ブーストする」ことである（Martin  Willcocks、JAES  vol.31  no.1/2、1983年１月/2月「エネルギー球体の変換」参照）。これは、線Ｏ−LF及びＯ−RFを、Ｌ−Ｒ軸に沿って配置されるまで後方にスイングし、同様に、線Ｏ−Ｌ及びＯ−Ｒを更に後方に、そして、線Ｏ−LB及びＯ−RBを更に後方に移動する効果を持つ。反対方向にブーストすれば、Ｏ−LB及びＯ−RB軸をＬ−Ｒ軸に向かって前方に移動させることができる。
これらの軸に等価な制御信号を得るために、本発明が使用する方法は、ブーストされたLF−RF及びLB−RB軸に概略対応する検出器出力を生成するためにＬ−Ｒ及びＦ−Ｂ軸のための検出器の後で加算手段を用いる。
本発明の他の態様は、サラウンドへのステレオ合成を達成するために様々なVCAに供給される信号に関係する。２つの特別な作動モードが有用であることが判明している。即ち、第１の前方エンファシスモード（emphasis mode）は、左前と右前との間の主として正面位置に、後部に向かって配置されるサラウンドサウンド情報を伴った信号を供給する。第２の態様であるパノラマ式態様においては、前面信号が、更に聴取者の周囲に、そして、更に後部方向に拡張される。これを達成するためには、以下に図９−11を参照して説明するように、左右信号の異なる組み合わせがVCAに供給される。
本発明に基づくサラウンドサウンドプロセッサの概略構成図である図２において、プロセッサ１は、それぞれ左（Ｌ）及び右（Ｒ）オーディオ入力信号を受信するための入力端子２、４を備える。これらの信号は、一般に、例えば、レベルコントロール、及び、他のFosgate特許または特許出願に記載されている可能性のあるパノラマコントロールのような自動平衡回路および他の信号調整回路を含む入力段６によって処理される。簡単な入力段の詳細な結線図を図２に示し、この図を参照しながら説明することとする。このステージからの出力信号はLT及びRTを表示され、そして、ライン５を介して検出器フィルタ８へ、また、ライン３を介してVCA18−28及び出力マトリックス30へ供給される。明瞭を目的として図面を簡素化するために図示されていないが、これらの信号の反転信号−LTおよび−RTはここで生成され、更に、ライン３を介してVCA18−28及び出力マトリックス30に供給される。
検出器フィルタ８は、７はラベル表示された濾波された信号LTF及びRTFをインバータ９、検出器マトリックス回路10及び検出器回路12に供給する。信号RTFは、インバータ９によって反転され、更に、検出器マトリックス回路10に供給される。検出器マトリックス10は、前（Ｌ＋Ｒ）及び後（Ｌ−Ｒ）信号方向に対応する11でラベル表示されたFTF及びBKF出力を生成する。これらの信号は、同様に、２個の同じ回路で構成される検出器回路12に供給される。一方の回路は入力信号FTF及びBKFを受け入れ、そして、出力信号F/Bを13に生成し、もう一方の回路は入力信号LTF及びRTFを受け入れ、そして、出力信号L/Rを13に生成する。
F/B及びL/Rで表示された検出器出力信号13は新規な検出器スプリッタ回路14に供給され、ここで、LF/RF、FT/BK、及び、LB/RBとラベル表示された３つの信号15が生成される。これらの信号は、結果的にサーボ論理回路16に供給され、６個のVCA18から28まで、及び、LF、RF、FT、BK、LB、及び、RBとラベル表示されたそれぞれのVCAを制御するためにLFC、RFC、FTC、BKC、LBC、及び、RBCとラベル表示された６つの制御電圧信号17を供給する。
これらのVCAは、供給しようとする方向マトリックスに従い異なる割合においてLT及びRT信号３を受け取り、そして、それぞれ両極性の出力信号19から29までを出力マトリックス30に供給し、このマトリックスは修正されないLT及びRT信号３も同様に受信する。既に述べたように、図２には示されていないけれども、インバータには、それぞれ−LT及び−RTを生成するために、これらの信号LT及びRTも供給可能である。これらのインバータは、それらの出力が同様にVCA18から28までの幾つかの入力に供給可能であるので、入力段の一部であるとみなしても差し支えない。これらの詳細は、本発明を理解するための必要に応じて、添付図３−11に図示されるが、図面を簡素化しかつ明瞭性を改良するために図２には図示されていない。
マトリックス30からの出力は、増幅器32から40までによってバッファされ、それぞれ端子42、44、46、48、及び、50において出力信号LFO、CFO、RFO、LBO、及び、RBOを供給する。これらは、プロセッサ１の５つの標準出力を形成するが、他の出力（図示されず）も同様に供給可能である。一般に、図に示す出力は、サブウーファ出力Ｌ−SUB、Ｒ−SUB、及び、Ｍ−SUB（図２には図示せず）並びに５つの出力を供給するために、電子式クロスオーバ成分（electronic crossover component）に供給可能である。この種の技術は当該技術分野において公知であり、ここでは更なる説明を必要としない。
本発明の検出器及びマトリックス回路と共に使用するために適した一般的な入力段６を示す図３において、この入力段は、それぞれ代替の入力信号L2及びL1を受信するために、図２の端子２に対応する代替入力ジャックJ101及びJ102を備えた左前置増幅器60、それぞれ代替の入力信号R2及びR1を受信するために、図２の端子４に対応する代替入力ジャックJ103及びJ104を備えた類似の右前置増幅器62、それぞれ左及び右の利得段64と66、それぞれの左及び右のインバータ68と70、及び、１つの自動平衡回路72を有する。Fosgateの以前の特許及び特許出願に開示されているように、反位相ブレンドを提供するためにプロセッサの特性を修正するための或る種の切替え回路も装備される。
図３において、左入力信号L1は、左前置増幅器回路60における抵抗器R104を通って入力ジャックJ102から左利得段64へ通過する。入力ジャックJ101からの代替左入力信号L2は、演算増幅器OA1O1及び周囲部品、抵抗器R101−R105及びコンデンサC101及びC102によって構成される左入力段60の一部を形成するシェルフフィルタ回路に入る。このフィルタは、特定の伝達特性を備えるが本発明の対象には含まれないので、ここではこれ以上検討しないおととする。フィルタ段の出力は、抵抗器R106を介して左利得段64の入力に供給される。
同じ入力段62には、右チャネル入力信号R1及びR2が供給され、入力ジャックJ104からの右信号R1は抵抗器R110を介して右利得段66に供給され、そして、入力ジャックJ103からの代替右信号R2は演算増幅器OA1Q2、抵抗器R107−R111、及び、コンデンサC103及びC104で構成されるフィルタ段に供給される。このフィルタの出力は抵抗器R112を介して右利得段66の入力に供給される。
代替作動モードは、左右チャネル入力信号が端子２及び４の両方の対に差作動的に供給されることを可能にし、それによって、異なるフィルタ特性を達成する。入力回路６は、分割−バンド（split−band）用として使用するためにオプションとして、ハイパス及びローパスフィルタ成分（図示せず）を備えても差し支えない。
左利得段64は、接合電界効果トランジスタQ101、抵抗器R114及びR115、及び、コンデンサC105と共に抵抗器R113によって形成される可変減衰器、及び、抵抗器R117と共にフィードバック抵抗器R118によって規定される交流制御利得を有する。Q101に供給されるゲート電圧がゼロである場合には、FETは低抵抗状態にあり、抵抗器R118からの約半分のフィードバック電流はR113及びQ101を経てバイパスされ、その結果、利得段は、入力信号L1または濾波された入力信号L2のどちらかに対して約10の電圧利得を有する。演算増幅器OA103は、抵抗器R119によって供給される直流フィードバックを有し、その反転入力はコンデンサC107を介して交流結合される。コンデンサC108は、オーディオレンジよりも遥かに高い周波数におけるロール−オフを提供する。
抵抗器R115を介してFET Q101のゲートに更に負の電圧が供給されるにつれて、その抵抗が増加し、従って、フィードバック電流から分岐した電流が減少し、利得を約５の最小値まで低下させる。対策を講じなければ接合FETの二乗ゲート伝達特性に起因してこのタイプの減衰器に発生するはずの偶数奇数歪みを最小限にするために、コンデンサC105及び抵抗器R114は、Q101のゲートに適切な大きさの負のフィードバックを供給する。
抵抗器R122−R127、コンデンサC106、C19、及び、C110、演算増幅器0A104、及び、FET Q102によって構成される同じ利得段は、右チャネル入力信号R1またはR2に対して同じ機能を提供する。
CMOSスイッチS101及びS102は、右利得段の出力からの抵抗器R120を左利得段の入力に接続し、左利得段の出力からの抵抗器R128を右利得段の入力に接続する。これらの利得段は、スイッチS101及びS102がオンである場合に反転するので、信号の逆位相交差混合（antiphase cross−blending）が発生するはずである。スイッチS101及びS102がオフである場合には、抵抗器R121及びR129は、比較的小さい入力電圧がCMOSスイッチに供給されることを保証する。このチップへの入力は、一般的に±7.5Vである電源電圧を超過してはならない。スイッチは常時オフであり、それらの制御端子は、抵抗器R116によって負に引かれ、電源電圧−7.5Vになる。前記スイッチは、BLENDとラベル表示された端子74に＋7.5Vを印加することによってオンにされる。
増幅器OA103及びOA104の出力は、それぞれ出力端子76及び80に接続され、これらの端子に存在する信号は、それぞれLT及びRTとラベル表示される。これら信号の各々は、単位利得インバータ、即ち、抵抗器R130及びR131を備えた演算増幅器OA105を有する左インバータ68、及び、演算増幅器OA106、及び、抵抗器R132とR133を有する右インバータ70にパスされる。これらインバータの出力は、−LT及び−RTとラベル表示された端子78及び82にそれぞれ接続される。信号LT及びRTは、図２において、番号３及び５によって同様に識別され、信号３は、図２において既に検討済みであるように、反転された信号−LT及び−RTを含む。
これらのインバータの下の自動平衡回路72は、図５を参照して次に説明するはずの検出器回路からその入力信号13を受け取る。この自動平衡回路は、先行技術に相当し、従って、本発明の一部であるとはみなされないが、本発明に基づいたデコーダの一般的な入力段の構成要素として完全性を保つために、ここに記載されていることに注意されたい。
F/B信号は、電圧コンパレータとして用いられている演算増幅器OA107の反転入力への端子84に供給される。この演算増幅器の非反転入力は、−15V電源及び接地される抵抗R135に対する抵抗器R134によって負電圧にバイアスされている。これらの接合部における電圧は、開いた状態にあるか或いは−7.5Vに接続されている端子74にBLEND信号を供給した場合に約−3.9Vである。BLEND信号が＋7.5Vである場合には、抵抗器R136を介して小電流がこの接合部に供給れ、電圧を約−2.9Vに変える。従って、F/B信号が、演算増幅器OA107の非反転入力に供給されたバイアス電圧よりも更に負になった場合には、その出力は＋15V供給レールにスイング（swing）し、そして、抵抗器R137及びR138によって構成される抵抗式分圧器によってCMOSスイッチS103の制御ポートに供給される電圧は、この電圧の半分又はちょうど＋7.5V未満の値となり、このスイッチをオンする。上記とは別の時点において、コンパレータOA107の出力が負であって、スイッチS103に印加された電圧が約−7.5Vである場合には、当該スイッチがオフされる。
信号L/Rは、左と右の信号振幅の間のログレシオ（log−ratio）を表す。この信号は、端子86を介して、非反転増幅器として接続され、フィードバック抵抗器R139、及び、非反転入力から大地への抵抗器R140を備えた演算増幅器OA108の非反転入力に供給される。CMOSスイッチS103の入力における電圧レベルがその±7.5V供給レール電圧を超過することを防止するための分圧器を形成する抵抗器R141とR142の接合部に対するこの増幅器の電圧利得は約150であって非常に高いので、この増幅器は、左と右の信号振幅間の非常に小さい不均衡に反応する。
従って、通常、映画に対話が存在するか、或いは、音楽録音に際して独奏者が演奏している場合に起きるように正面信号が優勢な状態においては、スイッチS103はオンにされ、そして、演算増幅器OA108の出力における不均衡信号は、S103を介して、約10秒の時定数を持つ積分器を形成する抵抗器R143及びコンデンサC111にパスされる。C111における電圧は、非反転ソースホロワとして接続されている演算増幅器OA109によってバッファされる。この電圧は、例えば、対話および独演が行われる場合等のように、左と右の信号レベルの極く僅かな差に起因する長期に亙る平均的不均衡を表す。この電圧は、抵抗器R113−R115及びコンデンサC105と共にFET Q101によって形成された左のチャネル減衰器に直接供給され、従って、これらの状況が継続している期間に亙って左のチャネル信号が優勢である場合には、左のチャネル利得を適切に減少させる。こお電圧は、抵抗器R144及びR145を有する演算増幅器OA110によって反転され、そして、関連抵抗器R122−R124及びコンデンサC106と共にFET Q102によって形成される右チャネル減衰器に供給され、結果的に、この種の状況の継続期間に亙って右チャネル信号が優勢である場合には、右チャネル利得は、左チャネル利得に影響することなしに、適切な量だけ減少させられる。達成可能な平衡補正の程度は、どちらの方向においてでも約6dBまでである。
このタイプの自動平衡回路は、例えばオーケストラによるコンサートの場合のように独奏者が中心の僅かに右または左寄りに位置して慎重に録音される場合のように、録音過程中においては十分な注意が払われないが、そのことが補正演奏に悪影響を及ぼす可能性のある場合のように、録音または送信以前に立体音響信号が通過する段数が極めて多い場合に起き易い不適正な平衡を補正するために有用である。従って、通常、自動平衡回路をオフにするための措置（図３には図示されず）が設けられている。BLENDスイッチがオンである作動モードにおいては、自動平衡回路が不均衡許容範囲が僅かに広い入力信号に応答可能であることが好ましいことが判明しているので、この作動モードに関する自動平衡回路特性が異なる。
以前のFosgate特許に開示済みの先行技術回路にも同様に基づいた検出器フィルタ８、インバータ９、及び、検出器マトリックス10の詳細結線図を示す図４において、それぞれLT及びRTとラベル表示された信号５を受信するために入力端子90及び92が装備されている。これらの信号５は、演算増幅器OA301及び信号LTのための関連部品、及び、演算増幅器OA302及び信号RTのための関連部品によって構成された第１段によって濾波される。このフィルタ段８の出力は、インバータ９へ、そして、検出器マトリックス10へパスされる。右チャネルフィルタ出力は、図に示す一般的な値を持つ入力抵抗器R309及びフィードバック抵抗器R310を備えた演算増幅器OA303を有するインバータ９によって反転される。演算増幅器OA301の出力は、直列配置された抵抗器R311及びコンデンサC309を介して出力端子108に供給され、濾波された電流信号LTFを供給する。演算増幅器OA302の出力は、抵抗器R316及びコンデンサC317を介して出力端子110に供給され、濾波された電流信号RTFを供給する。演算増幅器OA301及びOA302の出力は、抵抗器R314とR315、及び、コンデンサC311を介して組合わされ、出力端子100に濾波された電流信号FTFを供給し、そして、演算増幅器OA301とOA303の出力は、抵抗器R312とR313及びコンデンサC310を介して組合わされ、出力端子102に濾波された電流信号BKFを供給する。この回路は、既に引用した初期のFostage特許及び特許出願において開示された検出器フィルタと実質的に類似する。
本発明に基づく検出器回路12を図５に示す。この回路は、Fosgateの初期の特許及び特許出願における検出器回路と全体的に類似するが、改良された検出器フィルタを備えること、及び、ゼナーダイオードを用いて対称的な限定条件を供給することが異なる。この回路は２つの同じ回路98と106を有する。
回路98において、端子100及び102は、それぞれ、FTF及びBKFとラベル表示された濾波された電流信号11を図４の検出器フィルタの出力から受け取る。これらの信号BKF及びFTFは、それぞれ、それらのフィードバック構成要素として並列接続された整合済みのモノリシックダイオードD401、D402、及び、D403、D404、及び、接地されたそれらの非反転入力を有する演算増幅器OA401及びOA402の反転仮想接地入力に供給される。これらのダイオードは、電流と電圧との間に厳密な指数関係を持つので、入力において対数関数を実施する。これらの信号は、整合されたダイオードD405とD406及び整合された抵抗器R401とR402を備えたインバータOA403、及び、整合されたダイオードD407とD408及び整合された抵抗器R403とR404を備えたインバータOA404を有する全波整流器に供給される。ここまでは、本発明のログレシオ検出器は、先行技術のトポロギー（topology）に従う。
BKF整流器のための改良されたフィルタ回路は、抵抗器R405とR409、及び、コンデンサC401、C403、及び、C405を有する。抵抗器R407は、ダイオードD405、D406に順方向バイアス電流を供給する。抵抗器R408を備え、ダイオードD407及びD408用のバイアス電流を供給する抵抗器R406、R410、コンデンサC402、C404、及び、C406正確に類似した回路がFTF整流器用に装備される。２つのフィルタ出力は、抵抗器R411及びR412により、フィードバック抵抗器R414とコンデンサC407を有し、そして、整流器によって生成される制御信号に対称的限定条件を提供するために背中合わせに直列接続された２つのゼナーダイオードD409とD410を使用する演算増幅器OA405の入力を反転する仮想接地（virtual−ground）として組合わされる。抵抗器R413及びトリポットR415は、端子104におけるその出力がF/B検出器出力信号であるような演算増幅器OA405に対して調節可能なオフセット補償を供給する。この信号は、優勢な逆位相または後方情報を持つ信号に関しては正に向かい、優勢な同位相または前方情報内容を持つ信号に関しては負に向かう。
厳密に類似する回路106は、それぞれの端子108及び110に入力RTF及びLTFが供給された場合、端子112において、左信号に関しては負に向かい、右信号に関しては正に向かう出力信号L/Rを供給する。次に、F/B及びL/R出力信号13は検出器スプリッタに供給される。これらの信号は、図３の自動平行回路にも接続される。この接続は図２には示されないが、ここにおいて図示されている。
Fosgateの前の特許及び特許出願に開示済みの以前のログレシオ検出器回路と比較して、図５に示すフィルタ回路の変更は簡単であるように見えるが、この改変は、検出器性能、特に、音場における支配的な情報と更に正確な関係を持つ信号を供給することにおいて性能を大幅に改良し、リップルを非常に低く、入力信号における低レベル情報及び人工要素に対する感度を比較的小さくする。
図６において、それぞれ、F/B及びL/Rとラベル表示され、端子104及び112に供給される入来する検出器信号（incoming detector signal）13は、出力信号FT/BK、LF/RF、及び、LB/RBを供給するために、新規な検出器スプリッタ回路14において分割される。この回路は、本発明において実施された改良の中心部を構成する。信号の方向が、後方Ｂから左後方LB、左Ｌ、左前方LFを経て前方Ｆへと変化し、次に、右前方RF、右Ｒ、及び、右後方RBを経て再び後方Ｂへと変化する状態の理解を容易にするために、図７に示す論理電圧グラフ表現も参照するものとする。
この回路の動作にとって絶対的に必要であると言うわけではないが、信号F/B及びL/Rは、最初に、KILL LOGICが−7.5Vまで引き下げられない限りスイッチが通常オンされていることを保証するための引き上げ抵抗器R501を備え、KILL LOGICとラベル表示された端子114に接続された制御入力を有するCMOSスイッチS501及びS502を通過する。明らかに、これが実施されると、図６の残りの回路には一切の信号が到達せず、そして、出力FT/BK、LF/RF、及び、LB/RBは、全ての信号条件の下においてゼロ状態を維持する。
S505AからS505Bまでのラベル表示された極を備えた多極スイッチS505は、当該回路を、２つの異なるモードのうちの１つにおいて作動可能にする。この場合、第１のモードは、正面強勢（front emphasis）した立体録音の再生に適し、第２のモードは、パノラマ効果（panoramic  effect）を持つ再生に適する。第１モードを選定する第１位置にあるスイッチを示す。このスイッチは、サラウンドサウンドプロセッサの全回路内にこの形で実際には存在しないが、このスイッチが表す切替え機能は、他の制御手段によって実行される。
図７の最上のラインにおいて実線として示されるF/B信号は、スイッチS501を介して、演算増幅器OA501の非反転入力に供給される。この場合、演算増幅器は、一方において、その非反転入力信号がその反転入力よりも更に正である場合には、ダイオードD501が導通するまで、その出力は正に向かい、他方において、その非反転入力がその反転入力に対して負である場合には、その出力は負に向かい、ダイオードD501を導通停止するように正の半波整流器として接続構成されている。F/B信号は、入力抵抗器R502及びその利得を−１に規定するフィードバック抵抗器R503を備えた演算増幅器OA505を有するインバータにも供給される。このインバータの出力−F/Bは、図７の最上区分に鎖線として示される。
図７の第12のラインに示すL/R信号は、スイッチS502を介して、同様に正の半波整流器として接続構成されたダイオードD502を備えた演算増幅器0A502の非反転入力に供給される。R504は、ダイオードD501及びD502の接合部に導通バイアスをかけるので、この接合部、点Ａに現れる電圧は、２つの信号F/B及びL/Rのうちのよりのいちばん正である（又は、よりのいちばん負でない）電圧である。これは、図７の第３のライン上の実線で表した曲線である。
演算増幅器OA503は、切替えられたL/R信号からもその入力を受け取り、そして、ダイオードの極性が逆であり、それによって、負の半波整流器を供給すると言うことを除けば、OA502及びD502と同様にダイオードD504を備えて構成される。スイッチS505Bが第１位置にある場合には、演算増幅器OA504は、インバータOA505から−F/B信号を受け取る。演算増幅器OA504及びダイオードD504は、負の半波整流器として作動する。抵抗器R505は、ダイオードD503及びD504を正方向にバイアスするので、それらの接合点Ｂにおける電圧は、信号L/R及び−F/Bのうちの１つよりも更に負であるか、或いは、正である程度が小さい。点Ｂにおいて結果として得られる信号を、図７の第４のラインに実線による曲線として示す。
ダイオードD501とD502との接合部、点Ａにおける信号は、抵抗器R506を介して、ダイオードD505と共に負の半波整流器として接続構成された演算増幅器0A506の非反転入力に供給される。CMOSスイッチS503は、この点と接地との間に接続される。同様に、ダイオードD503とD504との接合部、点Ｂは、抵抗器R507を介して、ダイオードD506と共に正の半波整流器を形成する演算増幅器OA507の非反転入力に接続される。この点も、スイッチS504を介して接地される。
S503及びS504の両スイッチは、抵抗器R508を介して−7.5Vにバイアスされ、CORNER LOGIC KILLとラベル表示された端子116からの共通制御入力を備える。端子116の電圧が、正に切替えられている場合は、両方のスイッチS503及びS504は、それぞれ演算増幅器OA506及びOA507の入力を接地し、これらの演算増幅器を作動無能にする。
点Ｃにおける演算増幅器OA506の出力信号は、F/BとL/Rの両信号が負である場合に、負に向かい、これらのうちの負の程度が小さい方に従う。これは、ＬとＦとの間の部分を除いてゼロであり、LFにおいてその最大負行程に到達する第５ライン上のＣとラベル表示された実線によって、図７に表示される。
L/R及び−F/B両信号が正である場合には、点Ｄにおけ演算増幅器OA507の出力は正に向かい、これらの信号のうちの正の程度が小さい方に従う。これは、ＦとＲとの間を除いてゼロであり、RFにおいてその最大正行程に到達する図７の第６のラインの曲線Ｄによって表される。
点Ｃ及びＤは、スイッチS505C及びS505Dとラベル表示された２つの極を備えた１個の多極双投スイッチS505によって表される２つの異なる方法のうちの１つにより、図６の残りの回路に向かう。
スイッチS505が第１の位置にある場合、点Ｃは、スイッチ極S505Dを介して、その利得を−１に規定するフィードバック抵抗器R510を備えた反転増幅器OA508の入力抵抗器R509に接続される。従って、その出力の点Ｅにおける信号はＣにおける反転信号であり、図７の第７のラインに実線曲線として示される。
F/B信号は、抵抗器R511を経て、演算増幅器OA509の仮想接地反転入力における加算接合部に接続される。結果として、信号Ｄ、Ｅ、及び、F/Bが加算されるように、点Ｄは、等価加算抵抗器（equal summing resistor）R512を介して、また、点Ｅは、別の等価加算抵抗器R513を介して、演算増幅器OA509の反転入力における加算接合部に接続される。演算増幅器OA509は等価フィードバック抵抗器R514を備え、その出力は、信号Ｄ、Ｅ、及び、F/Bの和の反転信号であり、図７の底部において実線FT/BKとして示される信号FT/BKを供給するために、端子118に接続される。この信号は、ＬとＲとの間において、ＬからLFまでゼロに留まり、Ｆにおいて最大まで上昇し、RFにおいて降下してゼロに戻り、Ｒまでゼロに留まる。後方半分における信号は−F/B信号に同じである。
信号Ｃ及びＤは、それぞれ加算抵抗器R515及びR516を介して演算増幅器OA510の入力に加算され、この加算増幅器の利得は、フィードバック抵抗器R517によって、２に規定される。従って、OA510の出力は、ＬとＦとの間の領域において正に振れ、ＦとＲとの間の領域において負に振れるが、ＬとＢとの間またはＲとＢとの間においてはゼロに留どまる。点Ｆにおけるこの出力信号は、図７の第８のラインに実線曲線として示される。
スイッチS505の第１の位置において、点Ｆにおける信号は、スイッチ極S505Eを介して接続され、LF/RF出力端子120に現れる。
点Ｆにおける信号も、同様に、加算抵抗器R518を介して、演算増幅器OA511の反転仮想接地入力における加算接合部に供給され、そして、L/R信号は、半分の値の加算抵抗器R519を介して、この接合部に供給される。これら２つの信号の和は、信号L/Rに対するその利得が単位値になるように規制するフィードバック抵抗器R520を有する演算増幅器OA511の出力Ｇにおいて生成される。
点Ｆにおける信号からの作用により、点Ｇにおける信号は、図７の第９のラインに実線で示すパターンに従う。この信号は、後方点Ｂにおけるゼロから始まり、Ｌ点において最も正の値まで上昇し、LFにおいてゼロに戻り、LFからRFまでゼロに留まり、その後で、Ｒにおいて負の最大値まで降下し、Ｂにおいて再び上昇してゼロに戻る。スイッチ極S505Bを第１の位置に置くと、この出力は、LB/RBとラベル表示された端子122に現れる。
次に、第１のモードにおいて、制御信号FT/BK、LF/RF、及び、LB/RBの大きさの和は、概略一定値に維持され、更に、３つの信号のうちの２つだけが、なべ状軌跡上の任意の点においてゼロでない値である。これは、同一時点において、２つよりも多い制御電圧信号が部分的に供給されている場合、或いは、制御信号の和が、当該信号のうちの任意の１つの信号が到達するその最大値を超過することが許容されている場合に通常発生するような好ましくない影響の発生防止を保証するために重要である。
第２の作動モードにおいて、極S505AからS50SFまでを備えたスイッチS505は、図示された位置に対する代替位置に設定されている。F/B信号は、スイッチS505Bを介して演算増幅器OA504の入力に接続され、他方、演算増幅器OA505の出力からの反転された信号−F/Bは、スイッチS505Aを介して、演算増幅器OA501の入力へ行く。このように、これらの入力における前方後方信号の極性は反転される。
この段階において、点Ａは、図７の第３のラインに鎖線で示されるように、−F/B及びL/Rの内最も正の値に従うので、この点は、ＬとＢとの間の領域においてのみ負である。同様に、この段階において、点Ｂは、L/R及びF/Bの更に負の値であり、図７の第４のラインの鎖曲線に従い、ＲとＢとの間においてのみ正である。
従って、点Ｃは、ＲとＢとの間において負となり、他の場所においてはゼロに留どまり、他方、点Ｄは、ＢとＬとの間において正となり、他の場所においてはゼロに留どまる。これらの信号は、それぞれ、図７の第５および第６のライン上の点線として示される。
図示されている位置の代替位置にスイッチS505Dを配置した場合、点Ｅにおける信号は、この段階において、点Ｄにおける信号の反転信号であり、図７の第７のライン上の点線曲線に従う。点Ｃ及びＤにおける信号の反転加算信号である点Ｆにおける信号は、この段階において、図７の第８のライン上の点線曲線に従い、ＢとＬとの間において正、前方横断においてゼロ、ＲとＢとの間において負になる。点Ｆにおけるこの出力信号は、スイッチ極S505Fを介して、LB/RB端子に供給される。
スイッチS505が第２の位置に設定されている場合には、点Ｃ及びＥにおける信号は、それぞれ抵抗器R512及びR513を介して、抵抗器R511を介してS501からのF/B信号を供給される演算増幅器OA509の反転入力における仮想接地に加算され、そして、FT/BKとラベル表示され、端子118に現れる演算増幅器OA509の出力が、３つの信号F/B、Ｃ、及び、Ｅの和の反転信号となるようにフィードバック抵抗器R514は単位利得を提供する。これは、図７の最低のラインにおいて、鎖線曲線に従って示される。即ち、Ｂにおいてその最大負値に達し、LBにおいてゼロまで上昇し、Ｆにおいて最大正の値まで上昇し、その後Ｒにおいてゼロに降下し、ＲとRBとの間においてゼロに留どまり、Ｂにおいてその負の最大値まで再び降下する。
再度説明すれば、３つの信号FT/BK、LF/RF、及び、LB/RBの大きさの和は、これらの信号のうちの任意の１つが到達した概略最大値に維持され、そして、それらのなかの２つだけが、なべ状軌跡（pan locus）上の任意の点においてゼロでない。ただし、スイッチS505を第１の位置に設定した場合、LF/RF信号は、なべ状軌跡上の点LF及びRFにおいてピークに達し、また、LB/RB信号は、Ｌ及びＲにおいてピークに達し、他方、スイッチS505を第２の位置に設定した場合には、LF/RF信号は、なべ状軌跡上の点Ｌ及びＲにおいてピークに達し、また、LB/RB信号は、点LB及びRBにおいてピークに達する。
スイッチS505によって選定された第１または第２どちらの作動モードにおいても、CORNER LOGIC KILLが実行されると、点Ｃ及びＤにおける信号はゼロになり、従って、点Ｅ及びＦにおける信号は、図６の中央部全体を無能化する。この場合、演算増幅器OA511の出力ＧはL/R信号の反転信号であり、他方、演算増幅器OA510の出力は同様にゼロに留どまり、FT/BK信号は−F/B信号に従う。点Ｇは、依然として、LF/RF端子120とLB/RB端子122との間で切り替えられ、これらの端子以外の端子は、ゼロ電位に留まる点Ｆに切り替えられることに注意されたい。
図８に示す３チャネルサーボ論理システム16において、それぞれLF/RF、FT/BK、及び、LB/RBとラベル表示された３つの検出器スプリッタ出力信号15は、パルス幅変調回路によって実現された可変ローパスフィルタ構成要素を介して、それぞれ濾波され、その後で、バッファされ、そして、RFC、LFC、BKC、FTC、LBC、及び、RBCとラベル表示された対を構成する制御電圧信号17に分割される。
端子120に供給されたLF/RF信号は、CMOSスイッチS801に並列な抵抗器R801通ってパスされ、その後で、抵抗器R802及びR803を介して、単位利得ソースホロワバッファとして接続された演算増幅器U801の非反転入力へパスされる。抵抗器R802及びR803の接合部から、及び、演算増幅器U801の非反転入力からそれぞれ接地接続されたコンデンサC801及びC802は、Fosgateの以前の特許及び特許出願に示されているような以前のサーボ論理回路に用いられている単極タイプのフィルタ以上に改良したことを表す２極平滑化フィルタ（two−pole smoothing filter）を形成する。
高周波において、以下に説明するようにして導出された可変デューティサイクルのパルス幅変調された（PWM）矩形波形によって操作された場合、CMOSスイッチS801の作用は、抵抗器R801とスイッチS801の並列組合わせ体の実効抵抗を変化させ、これによって、幾分平滑化された検出器スプリッタ出力信号LF/RFを提供するために、抵抗器R802とコンデンサC801を備えたこれらの抵抗器の時定数を変化させることである。
スイッチS801、抵抗器R801からR803まで、及び、コンデンサC801及びC802によって形成されたフィルタの出力は、演算増幅器U801によってバッファされ、そして、入力抵抗器R804及び等価フィードバック抵抗器R805を備えた演算増幅器U802によって形成される単位利得インバータによって反転される。前記出力は、その出力が端子124においてLFCとラベル表示された制御電圧信号であるような演算増幅器U803及びダイオードD801によって形成された負の半波整流器の入力にも同様にパスされる。信号LF/RFは、左方信号に対しては正であり、右方信号に対しては負であるので（図７参照）、信号RFCは、右前方または右信号に対してのみ負になる。
インバータU802の出力は、その出力が端子126に現れる制御電圧信号LFCであるようなダイオードD802を備えた演算増幅器U804によって形成された負の半波整流器の入力にパスされる。この出力は、左または左前方信号に対してのみ負になる。
端子118に供給される信号FT/BKは、端子128及び130にそれぞれ出力制御電圧信号BKC及びFTCを供給するために、CMOSスイッチS802、抵抗器R812からR816まで、コンデンサC803及びC804、ダイオードD805及びD806、及び、演算増幅器U806からU809までによって構成される同じ可変フィルタ、インバータ、及び、整流器回路により、厳密に同じ方法において処理される。なべ状軌跡の後方半分における信号に対してFT/BKは負であるので、信号BKCは後方信号に対しては負になり、インバータU807から得られる信号FTCは、前方信号に対して負になる。
同様に、端子122に供給される信号LB/RBは、それぞれの端子132及び134に出力制御電圧信号RBC及びLBCを供給するために、CMOSスイッチS803、抵抗器R823からR827まで、コンデンサC805及びC806、ダイオードD809及びD810、及び、演算増幅器U811からU814までによって構成される同じ可変フィルタ、インバータ、及び、整流器回路により同じ方法において処理される。
これらの同じ３子の回路におけるスイッチS801からS803までは、シュミットトリガインバータU818の出力から得られた共通PWM矩形波によって操作される。この場合、信号は、以下に説明するように、図８の残りの回路によって生成される。
信号LF/RFは、抵抗器R807を介して演算増幅器U805の反転入力に供給される。演算増幅器U802の出力における濾波および反転された出力信号は、同様に、等価抵抗器R806を介して、入来するLF/RF検出器スプリッタ出力信号とバッファU801後における濾波された信号との間の差に入力電流が比例するように、この点にも供給される。ダイオードD803とD804及びフィードバック抵抗器R808を備えた演算増幅器U803は、LF/RFの差の反転信号であり、負の場合にはいつでもU801における濾波された信号であり、差信号が正であるときはいつでもゼロであるような出力電圧を供給する半波加算整流器回路を形成する。
FT/BK信号および演算増幅器U802の出力におけるその反転かつ濾波された信号からの抵抗器R810とR809、及び、半波整流器U805の出力からの抵抗器R811は、演算増幅器U816の反転入力における共通仮想接地加算接合部に接続される。これら３つの抵抗器からの合成電流は、この場合には、実効抵抗が20kΩであるような抵抗器R810を介して供給される、FT/BKとU801における濾波された信号との間の差信号の全波整流された値または絶対値である。
同様の全波整流器回路は、図８の中間区分に示すように、ダイオードD807とD808、及び、抵抗器R817からR822までを備えた演算増幅器U810によって形成され、抵抗器R821の値、即ち、10kΩの実効抵抗によって除算された端子118におけるFT/BK入力と、演算増幅器U806の出力における濾波された信号との間の差信号の、絶対値に等しい電流を演算増幅器U816の反転入力における共通加算接合部に供給する。
図８の下側中央区分に示すように、別の同じような全波整流器回路が、ダイオードD811とD812、及び、抵抗器R828からR833までを備えた演算増幅器U15によって形成される。これは、抵抗器R832の値、即ち、10kΩの実効抵抗で除算された端子122に供給されるLB/RB検出器スプリッタ出力信号と、演算増幅器U811の出力における濾波された信号との間の差と等しい電流を、演算増幅器U816の反転入力における共通加算接合部に供給する。
このように、３つの入力信号LF/RF、LB/RB、及び、FT/BKは、それぞれ、図８の下側部分に示すように、演算増幅器U816の入力をドライブする絶対値電流に貢献するが、LF/RF信号は、他の２つの信号の半分のレベルにおいて貢献するに過ぎない。これは、検出器スプリッタ回路における図６のスイッチS505の位置に関係なく適用される。これは、LF/RF制御電圧の作用が、特に、映画のサウンドトラックにおける対話および多くの立体録音における独奏者のように中心前方信号が存在する場合に、制御電圧の応答性に過度の影響を及ぼすことを防止するためである。
演算増幅器U816の出力電圧は、フィードバック抵抗器R834を通って供給されるので、FT/BK及びLB/RBに関する差信号に対しては1.5の利得を持ち、LF/RFに関する差異信号に対しては0.75の利得を持つ。この出力電圧は、関連抵抗器R835とR836及びコンデンサC807とC808を備えた演算増幅器U817を含む２極ローパスフィルタを介して、そのワイパが抵抗器R838を介して、シュミットトリガインバータU818の入力に接続されている分圧器R837に供給される。バイアス電圧は、分圧器を＋15Vに戻すことによって供給される。
高周波発振器は、関連抵抗器R839からR841まで、コンデンサC809、及び、ダイオードD813を備えた２つのシュミットトリガインバータU819とU820によって形成される。これは、負の−7.5V電源電圧と、正の＋7.5V電源と負の−7.5V電源との間に接続された等価抵抗器R842とR843の接合部との間に接続されたCMOSスイッチS804を操作する。直列抵抗器R844を備えたコンデンサC810は、これらの抵抗器R843及びR842と共に時定数を提供する。
スイッチS804が発振器回路によって決定された周波数において操作される場合には、速い負に向かう前縁と遥かに遅い指数整形後縁（exponential shaped trailing edge）を持つ負に向かうパルス波形が、抵抗器R842とR843との接合部に現れる。この波形は、コンデンサC811を介してシュミットトリガインバータU818の入力に供給され、そして、分圧器R837のワイパにおける電圧の直流成分により効果的にバイアスされる。この場合、演算増幅器U816の出力に現れる組合わされた差信号の絶対値がゼロである場合には、パルス波形によるインバータU818の切替えが殆ど行われず、従って、スイッチS801からS803までを操作するようにワイパが設定されるものとする。
従って、この休止状態においては、サーボ論理フィルタの時定数は、図に示す値の抵抗器及びコンデンサを用いて、約22.7msの可能な限り長い値であるように、R801、R803、及び、C801によって確定される。
演算増幅器U816の出力が負に向かう状態においては、パルス波形がインバータU818を通過することが許容され、そして、そのデューティ比率は、負に向かう絶対差信号の値と共に増大し、それぞれ並列抵抗器R801、R812、及び、R823を備えたスイッチS801からS803までの結合体の実効抵抗を100kΩｘ（１−ｄ）で表される実効値まで降下させる。ここに、ｄは、シュミットトリガインバータU818の出力におけるPWM信号のデューティレシオである。
これは、３個のフィルタ回路各々の時定数を短縮し、これらの時定数を、入力信号LF/RF、LB/RB、及び、FT/BKの値の変化に一層に迅速に応答させる。最小実効時定数は約3.5msであるが、アッパフィルタにおけるR803及びC802、及び、他のフィルタにおいて対応する構成部品によって提供される濾波過程の第２段は、Fosgateの以前の特許及び特許出願に記載されたのサーボ論理回路に用いられた以前の単極フィルタの場合よりも遥かに平滑な出力を供給する。余分のフィルタ極によって改良された平滑化が提供されることにより、最大および最小の両時定数は、以前に可能であったよりも一層短くなり、オーディオ入力信号における迅速な方向性変化に関して当該回路を著しく敏感にする。
応答時間が短縮されると、各々のフィルタ回路における入力と出力との間の差が短縮し、それによって、PWM信号のデューティレシオ、ひいては、この回路を記述するために使用されるサーボ論理項を減少させる傾向があるので、この回路内には、事実上、負のフィードバックサーボループも存在することになる。
このように、サーボ論理回路は、その６個の出力端子に、方向検出器回路および検出器スプリッタ回路によって生成された出力電圧に、これらの電圧のうちの任意の電圧が変化する速度を反映する方法において応答する１組の制御電圧信号を供給する。
この回路の大多数は、Fosgateの以前の特許及び特許出願に記載された回路に類似するが、本回路の新規な特徴は、３つの入力信号を供給し、そして、６つの出力制御電圧信号を生成するために拡張したこと、当該回路の動作の速度および平滑性を大幅に改良する１つの２極可変フィルタ回路を提供すること、そして、PWMデューティレシオを制御するためのLF/RF、LB/RB、及び、FT/BK信号の相対的貢献度が異なることである。
これら６個の制御電圧信号LFC、RFC、FTC、BKC、LBC、及び、RBCの各々は、図９に示すように電圧制御される増幅器の制御ポートに接続される。一方において、これは、以前のFosgate特許出願に用いられた回路と基本的に同じであるが、この回路の新規な特徴は、制御電圧発生器とVCA入力との間に配置されている直線性補正ネットワークである。
図２のLF VCAブロック18を詳細な形において図９に示す。図２における入力マトリックス６からのLT及びRT信号３は、それぞれ対応してラベル表示された入力端子を介して、直接通路および側方通路に供給され、後者には利得制御構成要素が組み込まれる。直接通路において、LT及びRT信号は、抵抗器R902及びR901を介して、26.7kΩのフィードバック抵抗器を有する演算増幅器U902の反転入力にそれぞれ供給される。R901及びR902の値は、LTとRTの同位相混合（in−phase blend）が行われ、LTのレベルに対するRTのレベルは約−9.6dBであり、真の左前方信号に対する利得は、0.977である。この目的のために、真の左前方信号は、LT＝0.92388Vcoswt及びRT＝0.38268Vcoswt成分を含むように定義され、対の実行rms振幅は１である。
側方通路は、図９の最上区分に所在する残りの回路の大部分を含む。抵抗器R903及びR904は、信号LT及びRTを、抵抗器R906の低インピーダンス接合部、及び、分圧器R915と接合FET Q901との直列結合体にそれぞれ供給する。Q901のゲートが接地電位に近い場合には、当該装置は、約200Ω以下の実効直列抵抗を備え、約300Ωの全実効抵抗に対して調節される分圧器によって差調整が行われる。従って、全電流の約83％がFETに流れ、そして、僅か17％が1.5kΩ抵抗器R906、ひいては、演算増幅器U901の反転入力に流入する。これは、110kΩのフィードバック抵抗器R909を有し、そして、抵抗器R903及びR904の値は、それぞれ、抵抗器R902及びR901の値の約４倍である。
R910の値は24.9Kであり、そして、R909及びR910の値は、Q901がカットオフされた場合に、側方チェーン抵抗器R910を通る信号電流が、演算増幅器U902の反転入力に流入する直接通路抵抗器R901及びR902内の信号電流をほぼ正確に相殺するように選定される。従って、VCAの利得は、この条件下において最小である。VCAの出力、即ち信号−LFは、演算増幅器U902の出力において取り出され、そして、等価抵抗器R913及びR914を有する演算増幅器U903によって形成されるインバータは、LF信号出力を供給し、この１対の出力LFおよび−LFは、図２において番号19によって識別される。
分圧器R905、及び、抵抗器R907とR908は、VCAの利得変化につれて演算増幅器U902及びU903の出力に発生する直流電圧を最小限にするように、演算増幅器U901の非反転入力にオフセット補償電圧を供給する。
FET Q901がその最小抵抗を持つ場合には、側方チェーン電流は、その最大値の約17％まで比例的に減少し、全体の利得が、直接通路のみから算定した値の83％であることを可能にする。
FET Q901の抵抗は、そのゲート電圧を調節することによって変えられる。演算増幅器U904は、ゲート電流制限抵抗器R916を介して、このゲート電圧を供給する。
端子126における図８のサーボ論理回路からのLFC制御電圧信号17は、ゼナーダイオードD901、ダイオードD902、及び、抵抗器R922からR904までによって構成される直線性補正ネットワークを介して、演算増幅器U904の仮想接地反転入力に供給される。更に、バイアス電流は、２つの直列ダイオードD903とD904を介して−15V電源から導出され、コンデンサC901によって結合解除された共通＋13.5V電圧から抵抗器R919を介して、この入力に供給される。このバイアス電流の効果は、U904の出力における電圧を負にすることであり、精確な電圧値は、抵抗器R91Sと直列配置された分圧器R91の設定によって決定され、LFCが接地電位である場合に、約3Vである。直接信号の最大相殺が側方チェーン信号を介して達成される点に対して、FET Q901のピンチオフ電圧以下に設定される。
端子126におけるLFC制御電圧信号が負になるにつれて、トランジスタQ901のゲートに供給される演算増幅器U904の出力電圧はピンチオフの電圧以上に上昇し、トランジスタの実効抵抗を減少させ、それによって、側方チェーンを介して減衰を増大し、そして、VCAの利得を増大する。或る特定の負電圧値以上において、ゼナーダイオードD901は導通を開始し、抵抗器R922の電圧を負に引き下げる。LFCにおける電圧が約−4.5Vに達すると、或る程度の電流が抵抗器R923及びダイオードD902を通って流れ始める。これを越えると、制御通路の利得が増大し、制御電圧信号が−6Vに近づくにつれて当該制御電圧信号を平滑化し、FET Q901がその最小抵抗値に近づくにつれてVCA特性を変えるようにある程度の補償を実施する。
抵抗器R921及びR920は、FETの二乗法非直線性によって導入される偶数奇数ひずみを補償するために、FET Q901のドレーンにおける交流電圧の一部をそのゲートに供給する。これらの値は、VCAの全ての利得設定においてVCAのひずみを最小限にするように選定されている。
図10及び11におけるマトリックス化に関して、このVCAの特質について検討する場合には、24.9kの実効入力抵抗に対するVCAの利得係数はkLFであるとみなすものとし、この値は、次に検討を進めようとするLBVCA26におけるR929について示す値である。左前方（LF）VCAの場合における出力信号は、加算信号（0.8676LT＋0.2875RT）のkLF倍に相当する次に示す値である：
LF＝kLF（0.8676LT＋0.2875RT）
ここに、LT及びRTは、入力マトリックス回路６に従った左右チャネルにおける信号のそれぞれの振幅である。
厳密に類似する回路は、図９のFT VCAブロック22内に装備され、図２にも示されているが、この場合におけるLT及びRT信号入力からの抵抗器値は同じでない。抵抗器R926及びR925は、それぞれ、VCA18における抵抗器R901及びR902に対応するが、それらの値は49.9kΩであって同じである。同様に、抵抗器R927及びR928は、それぞれ、抵抗器R904及びR904に対応するが、この場合にも同様に200kΩの同じ値である。0.70711Vcoswtの同じLT及びRT値によって規定されるこれらの値は、前方信号に最大利得を提供する。制御信号電圧FTCは、端子130を介して、VCA18の回路に示す場合と同じ非線形補正ネットワークに供給され、FTC制御電圧信号が負になるにつれて、前方VCAの利得を増大するように作用する。前方出力は、−FT及びFTとラベル表示された端子23において供給される。この場合における係数は、それぞれ正確に0.5であり、次式が得られる：
FT＝kFT（0.5LT＋0.5RT）
別の類似回路は、図２のLB VCAとして回路ブロック26内に装備される。この場合、RT入力は存在せず、LT入力は、抵抗器R929及びR930を介して、それぞれ直接および側方チェーン通路に供給される。出力27は、端子LBおよび−LBに現れる。LBC制御電圧信号は、端子134に供給される。この出力を示す方程式は、次に示すように、一層簡単である：
LB＝kLBLT
図９に示す回路は、図２の左方および前方VCAを表すが、更に、殆ど同じ回路（図示せず）において、RFC、RBC、及び、BKC制御電圧用として装備された同様のVCAが存在する。図２に示すRFC制御電圧信号用RF  VCA20は、信号LT及びRTが反対側の端子に供給される、即ち、一方、RTは抵抗器R902及びR903に供給され、他方、LTは抵抗器R901及びR904に供給されるということを除けば、LF VCA18と厳密に同じである。同様に、BK VCA24は、RT信号の代りに、−RT信号が抵抗器R926及びR927に供給されることを除けば、FT VCA22と同じである。厳密にLB VCA26と同じであるRB VCA28において、RT信号は、LT信号の代りに、抵抗器R929及びR930に供給される。結果として、RF、BK、及び、RB信号に関する方程式を次に示す：
RF＝kRF（0.2875LT＋0.8676RT）
BK＝kBK（0.5LT−0.5RT）
RB＝kRBRT
第１の位置に設定された図６に示すスイッチS505の場合におけるVCAの構成を図９に示す。スイッチS505が代替位置に設定されている場合におけるVCA（図示せず）の代替構成も有る。この代替構成においては、図９の最上VCAはLB VCA26となり、そして、信号LTおよび−RTを受け取り、RB VCA28は信号RTおよび−LTを受け取る。下側VCA26はLF VCA18となる。図９に示す２つの下側VCAへ供給される信号は、この代替構成において変化しない。実際には、図６のスイッチS505の動作と平行して示すように、制御電圧入力及び信号入力と出力を切り替えることによって変化を達成することができる。
この代替構成に関する１組の信号方程式を次に示す：
LF＝kLFLT
FT＝kFT（0.5LT＋0.5RT）
LB＝kLB（0.8676LT−0.2875RT）
RF＝kRFRT
BK＝kBK（0.5LT−0.5RT）
RB＝kRB（−0.2875LT＋0.8676RT）
図に示すようにスイッチS505を第１の位置に設定した場合における、図６の検出器スプリッタ回路の第１モードにおける使用に適する第１のマトリックス化ネットワークを図10に示す。図10aは、出力バッファ32及び34を備えたLF及びRF出力専用の図２に示すOUTPUT MATRIXブロック30の部分的な回路構成を示し、他方、図10bは、CF、LB、及び、RB出力、及び、出力バッファ36、38、及び、40用の残りのマトリックス回路構成30を示す。回路構成は一般的であるが、図６の検出器スプリッタ回路の第１モード、及び、図９に示すVCAの第１構成にとって望ましい特定のマトリックス化係数となるように抵抗器が選定される。
図10aにおいて、図２のマトリックスブロック30の一部であるLFマトリックスは、抵抗器R1001からR1010まで、及び、CMOSスイッチS1001を有する。これらの抵抗器は、演算増幅器U1001と関連コンデンサC1001及び抵抗器R1011とR1012を有するLFバッファ32の入力における仮想接地加算接合部に接続される。
フィードバック抵抗器R1011は、−0.912の任意の入力に対して最大利得を生じるように調節可能である。ただし、一般に、分圧器は、過負荷の可能性を回避するために、最大入力に対して0.707または−3dBの利得が得られるように設定し戻される。抵抗器R1012及びコンデンサC1001は、演算増幅器を交流結合し、そして、その出力オフセット電圧を最小限にするようにその周りに負の100％直流フィードバックを提供するために装備される。
加算抵抗器R1001からR1009までは、係数が1.000となるような27.4kΩの値に関して特定のマトリックス化係数を提供するように選定される。これらの係数値は、それぞれの抵抗器の右側に示す。回路の入力端子は、当該端子が受信する図２の入力マトリックス６からのLT、RT、−LT、又は、−RT信号３、或いは、＋LF、＋RB等のラベル表示された６個のVCA回路18−28からの正または負の極性信号19−29がラベル表示される。BFとラベル表示された信号は、初期のFosgate特許において検討されたこのタイプのサラウンドプロセッサのオプションとしての特徴である３極ローパスフィルタ（図示せず）を通過する信号LTとRTの加算から得られる。このフィルタの目的は、処理過程の大部分が実質的に中周波数帯域において実施されるように、サラウンドプロセッサに呈示された信号の低音成分を消去すことにある。
ここに示す特定の係数は、LTに関して.699、−RTに関して.294、＋LFに関して.113、＋RBに関して.294、BFに関して1.000、−FTに関して.393、−LBに関して.699、−BKに関して1.000、図６に関して検討された端子116における信号CORNER LOGIC KILLによってスイッチS1001が作動可能化される場合における＋LBに関して.374である。従って、上記の図９に関する第１組のVCA方程式を用いた、端子42における出力LFOに関する信号方程式を次に示す：
LFO＝0.699LT−0.294RT
＋0.113kLF（0.8676LT＋0.2875RT）
＋0.294kRBRT＋BF
−0.393kFT（0.5LT＋0.5RT）−0.699kLBLT
−kBK（0.5LT−0.5RT）＋0.374CLKkLBLT
この方程式は複雑に見えるかもしれないが、対応する制御電圧信号を用いた場合、ｋの値が０から１までの間で変化すること、一時に２つ以上はゼロでない値であり得ないということ、そして、全てのｋ値の加算値は１を超過しないということを記憶しているならば、消去が達成された方法をこの方程式が説明していることが分かる。従って、純粋なLB信号に関しては、kLB＝１であり、他の全てのｋ値は０であるので、LFO信号の0.699LT項が、−0.699kLBLT項によって消去される。−0.294RT項は、純粋なRB信号に関して、0.294kRBRT項によって同様に消去される。CORNER LOGIC KILL（CLK）がオンである場合には、この段階において、＋.374kLBLT項がスイッチS1001を介して導入されるので、LB消去項は縮小される。このように、LF出力におけるLT項は完全に消去されるとは限らないが、0.699から0.325へ減少するか、又は、約7dBだけ低下する。
マトリックス30のRFマトリックス部分は、LFマトリックスと対称的に同じである、即ち、左と右の信号が入れ換わる。BK項は極性が反対である。この場合にも、抵抗器R1013からR1022までは、明瞭性を改良して理解を助けるためにのみ反復して説明される端子116においてCORNER LOGIC KILL信号（CLK）によりS1002が操作される場合におけるLFマトリックスの係数と同じである様々な係数を規定する。RFバッファ34はLFバッファ32と同じであり、抵抗器R1023とR1024及びコンデンサC1002を備えた演算増幅器U1002を有する。従って、端子44におけるRFO出力信号は次の方程式によって表される：
RFO＝0.699RT−0.294LT
＋0.113kRF（0.8676RT＋0.2875LT）
＋0.294kLBLT＋BF
−0.393kFT（0.5LT＋0.5RT）−0.699kRBRT
＋kBK（0.5LT−0.5RT）＋0.374CLKkRBRT
図10bにおいて、マトリックス30のCFマトリックス部分は類似しているが、一層簡単であり、各抵抗器の右側に示すように、それらに対応する係数を持つ抵抗器R1025からR1031までを有する。演算増幅器U1003、コンデンサC1003、及び、抵抗器R1032とR1033を有するCFバッファは、この場合にも、LF及びRF用のバッファと同じである。この回路にはスイッチが含まれないので端子46における信号CFOに関する対応する出力方程式も同様に簡素化される：
CFO＝0.591LT＋0.591RT−0.591kLBLT
−0.591kRBRT＋0.183kFT（0.5LT＋0.5RT）
−0.715kLF（0.8676LT＋0.2875RT）
−0.715kRF（0.8676RT＋0.2875LT）
マトリックス30のLBマトリックス部分は、それらの右側に示す係数を規定するR1034らR1042まで９個の抵抗器を有し、組合わされた信号は、幾つかの作動モードにおいて、遅延回路138を介して、端子136に供給されたDELAY IN/OUT信号によって制御されたスイッチS1003及びS1004により同様に、切り替え可能である。LBバッファ38は、抵抗器R1043からR1045まで、及び、コンデンサC1004とC1005を備えた演算増幅器U1004を有する。前記バッファは、１つの自己フィルタが、図に示す追加フィードバック部品C1004及びR1043によって作成されると言うこと以外は、既に記載したバッファと本質的に同じである。これは、高周波利得を約５−6dBだけ減少するために効果があり、これは、特に映画のサウンドトラックにおいて、中心前方の対話からの歯擦音の「スプラツシュ（splash）」を減少することに効果的である。端子48に現れる出力信号LBOに関する方程式を次に示す：
LBO＝0.699LT−0.499RT
−0.200kFT（0.5LT＋0.5RT）
−0.226kBK（0.5LT−0.5RT）＋0.499kRBRT
＋0.137kLBLT
−0.488kLF（0.8676LT＋0.2875RT）
＋0.206kRF（0.8676RT＋0.2875LT）＋0.274BF
マトリックス30のRBマトリックス回路部分は、同様に、説明を明瞭にするために再度反復すれば、端子136におけるDELAY IN/OUT信号によって切り替え操作されるスイッチS1005及びS1006によって切り替えられるか、又は、バイパスされる遅延機能140を備えた抵抗器R1046からR1054までによって構成される同じ１組の抵抗器を有する。同じ係数が用いられるが、左と右のチャネルが交換され、極性が反対のBK信号が用いられる。RBバッファ40はLBバッファ38と同じであり、演算増幅器U1005、抵抗器R1055からR1057まで、及び、コンデンサC1006からC1007までを有する。端子50に現れるRBO信号の方程式を次に示す：
RBO＝0.699RT−0.499LT
−0.200kFT（0.5LT＋0.5RT）
＋0.226kBK（0.5LT−0.5RT）
＋0.499kLBLT＋0.137kRBRT
−0.488kRF（0.8676RT＋0.2875LT）
＋0.206kLF（0.8676LT＋0.2875RT）＋0.274BF
図11は、図６の検出器スプリッタ回路の第２作動モードにおける使用に適した同様のマトリックス化ネットワーク及び以前に検討済みの図９における代替構成を示す。図10と11との間の主要な相違は、マトリックス化抵抗器及び対応するマトリックス化係数の値である。
図11a及び11bに関する検討を簡単にするために、これらの図における抵抗器には、R10xxの代わりにR11xxを用いることを除いては、可能な限りにおいて、図10a及び10bにおける対応する抵抗器の番号が付けられていることに注意されたい。全てのバッファ回路は、命名法上の相違は別として、図10a及び10bに示す当該回路と同じである。
図11aにおいて、LFマトリックスには１つの追加抵抗器R1158が表示され、マトリックス30のRFマトリックス部分には１つの対応する抵抗器R1159が表示されている。これらは、それぞれ、LF及びRFマトリックスのRT及びLT逆位相成分用の消去信号を供給する。逆位相混合のこの特徴については初期のFosgate特許出願において開示済みである。マトリックス30内の数個の抵抗器の右側に示された係数を用いることとし、それぞれ端子42及び44に現れる出力LFO及びRFOに関する方程式は、上記の図９に示す代替VCA構成に関する方程式の第２の組を用いて、次のように表される：
LFO＝0.699LT−0.294RT＋0.113kLFLT
＋0.591kRB（−0.2875LT＋0.8676RT）＋BF
−0.393kFT（0.5LT＋0.5RT）
−0.825kLB（0.8676LT−0.2875RT）
−kBK（0.5LT−0.5RT）＋0.294kRFRT
＋0.374CLKkLB（0.8676LT−0.2875RT）
RFO＝0.699RT−0.294LT＋0.113kRFRT
＋0.591kLB（0.8676LT−0.2875RT）＋BF
−0.393kFT（0.5LT＋0.5RT）
−0.825kRB（0.8676RT−0.2875LT）
＋kBK（0.5LT−0.5RT）＋0.294kLFLT
＋0.374CLKkRB（0.8676RT−0.2875LT）
図11bに戻り、既に10xxと番号付けされた部品は、対応的に11xxと番号付けされ、そして、マトリックス部分30における幾つかの抵抗器は存在しないか、或いは、異なる値を持つことを除けば、これは、図10bと同じであることが分かるはずである。再び説明すれば、バッファ36、38、及び、40は、図10bのこれらと同じである。詳細には、マトリックス30は、それぞれR1038及びR1050に対応する抵抗器R1138またはR1150は含まず、また、抵抗器R1127、R1128、R1130、R1131、R1139、R1141、R1142、R1151、R1153、及び、R1154は、図10bに示すこれらの対応部品とは異なる値を持つ。それぞれ端子46、48、及び、50に現れる信号CFO,LBO、及び、RBOに関する対応方程式は（再度、図９のVCAに関する方程式の第２の組を使用することとし）次のように表される：
CFO＝0.591LT＋0.591RT
−0.365kLB（0.8676LT−0.2875RT）
−0.365kRB（0.8676RT−0.2875LT）
＋0.183kFT（0.5LT＋0.5RT）
−0.591kLFLT−0.591kRFRT
LBO＝0.699LT−0.499RT
−0.200kFT（0.5LT＋0.5RT）
−0.226kBK（0.5LT−0.5RT）
＋0.825kRB（0.8676RT−0.2875LT）
＋0.137kLB（0.8676LT−0.2875RT）
−0.699kLFLT＋0.511kRFRT
RBO＝0.699RT−0.499LT
−0.200kFT（0.5LT＋0.5RT）
＋0.226kBK（0.5LT−0.5RT）
＋0.825kLB（0.8676LT−0.2875RT）
＋0.137kRB（0.8676RT−0.2875LT）
−0.699kRFRT＋0.511kLFLT
これらの方程式の動作について更に説明するために、主要な音源方向の各々に関する結果を表にすることとする。表において、最初から２つの欄はLT及びRTの値を示し、左側に記載された各入力方向に関する残りの欄は出力信号を表す。
表１は、図６の動作の第１のモード、即ち、スイッチS505を図に示す第１の位置に設定し、図９に示す第１の構成のVCA、及び、図10a及び図10bに基づくマトリックス値を用いた場合における、各主要音源信号方向に関する拡声器出力信号を表す。BF項は低い周波においてのみ効果的であり、そして、論理的動作に依存しないので、この項は無視される。
0003588624.tif 000002
従って、マトリックスから推測される−3dBレベルに関し、図６の第１モード（RBとRFは、それぞれLBとLFに同じである）における、各方向における全体レベルを次に示す：
LB＋1.45dB  LF−0.76dB  DF＋2.70dB  CB＋2.76dB
図６の第２モードにおいて、図９に示す構成のVCA、及び、図11のマトリックス値を用いた場合における同じような表を次のように算定できる：
0003588624.tif 000003
従って、マトリックスから推測される−3dBレベルに関し、図６の第２モードにおける、各方向における全体レベルを次に示す：
LB＋2.68dB  LF＋1.20dB  CF＋2.70dB  CB＋2.76dB
上記の方程式は、ここで説明した両方の好ましい作動モードにおける信号間の正確な関係を表すが、勿論、表現を拡大または縮小するため、付加的な中心後方出力にシステムを適応させるため、左及び右の側方拡声器を装備するため、多重帯域用の特別濾波モードを採用するため、或いは、例えば、ルーカスアーツTHX及びドルビーサラウンドのような特定音響再生システムと関係付けるため、Fosgateの初期の特許及び特許出願に記載されているように、抵抗器値に多くの変化および修正を与えることができる。
本発明の精神から逸脱することなしに、これら及び他の多くの修正が可能であることは、当該技術分野において経験を積んだ者にとっては明白になるはずである。
【図１】
0003588624.tif 000004
【図７】
0003588624.tif 000005
【図２】
0003588624.tif 000006
【図３】
0003588624.tif 000007
【図４】
0003588624.tif 000008
【図５】
0003588624.tif 000009
【図６】
0003588624.tif 000010
【図８】
0003588624.tif 000011
【図９】
0003588624.tif 000012
【図１０ａ】
0003588624.tif 000013
【図１０ｂ】
0003588624.tif 000014
【図１１ａ】
0003588624.tif 000015
【図１１ｂ】
0003588624.tif 000016