(57)【特許請求の範囲】
【請求項１】
コレクタが直流電源の正極性側に、エミッタが出力端子に夫々接続された出力用ＮＰＮトランジスタと、
コレクタが前記出力用ＮＰＮトランジスタのベースに、エミッタが前記出力用ＮＰＮトランジスタのコレクタに夫々接続され、前記出力用ＮＰＮトランジスタにベース電流を供給する第１のＰＮＰトランジスタと、
ベースが前記第１のＰＮＰトランジスタのベースに、エミッタが前記第１のＰＮＰトランジスタのエミッタと前記出力用ＮＰＮトランジスタのコレクタとの接続点に夫々接続され、前記第１のＰＮＰトランジスタと共にカレントミラー回路を構成する第２のＰＮＰトランジスタと、
該第２のＰＮＰトランジスタのコレクタと直流電源の負極性側との間に設けられ、該第２のＰＮＰトランジスタに定電流を流す定電流回路と、
を備え、前記出力用ＮＰＮトランジスタを介して前記出力端子から外部に電流を出力する電流出力回路において、
前記第２のＰＮＰトランジスタのエミッタと前記接続点との間に電気抵抗を設け、該電気抵抗に出力電流が流れることによって生じる電圧降下により、前記ＮＰＮトランジスタのベース電流を制限して、前記出力用トランジスタに過電流が流れるのを防止するように構成したことを特徴とする電流出力回路。
【請求項２】
前記定電流回路は、温度上昇に伴い電流値が減少する負の温度特性を有することを特徴とする請求項１に記載の電流出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＮＰＮトランジスタを介して外部に電流を出力する電流出力回路に関し、特に外部の電流経路の短絡時等にＮＰＮトランジスタに過電流が流れるのを防止するのに好適な電流出力回路に関する。
【０００２】
【従来の技術】
従来より、この種の電流出力回路において、出力用のＮＰＮトランジスタに過電流が流れるのを防止するために用いられる過電流リミッタ回路としては種々存在するが、基本的には、抵抗器にて出力電流を電圧変換し、その変換電圧と基準電圧と比較して、変換電圧が基準電圧に達したときに、出力用のＮＰＮトランジスタをオフして出力電流をカットするのが一般的である。
【０００３】
【発明が解決しようとする課題】
しかし、従来の過電流リミッタ回路において、過電流を回路素子の温度特性の影響を受けることなく高精度に制限できるようにするには、回路が複雑で素子数も多くなってしまうといった問題があった。
【０００４】
例えば、図４は、出力用のＮＰＮトランジスタＴｒｏをバイアス回路２０にてオン動作させて、出力端子ＯＵＴ  から外部負荷への給電を行う電流出力回路において、一般に使用されている過電流リミッタ回路を表わしている。この過電流リミッタ回路は、出力用ＮＰＮトランジスタＴｒｏのエミッタと出力端子ＯＵＴ  との間に設けた電流検出用の抵抗器Ｒ１と、エミッタが出力端子ＯＵＴ  に接続されると共に、ベースが出力用ＮＰＮトランジスタＴｒｏと抵抗器Ｒ１との接続点に接続され、更に、コレクタが出力用ＮＰＮトランジスタのベースに接続された電流制限用ＮＰＮトランジスタＴｒ１とから構成され、出力用ＮＰＮトランジスタを流れる出力電流Ｉｏ  に応じて変化する抵抗器Ｒ１の両端電圧（ｉｏ  ×Ｒ１）を、電流制限用ＮＰＮトランジスタＴｒ１のベース・エミッタ間に印加することにより、出力電流Ｉｏ  が所定の上限電流（ＶＢＥＴｒ１  ／Ｒ１）に達し、電流制限用ＮＰＮトランジスタＴｒ１のベース・エミッタ間電圧ＶＢＥＴｒ１  が所定電圧（約０．７Ｖ）に達すると、電流制限用ＮＰＮトランジスタＴｒ１がオンし、出力電流Ｉｏ  を上限電流に制限するように動作する。
【０００５】
しかし、こうした一般的な過電流リミッタ回路は、抵抗器Ｒ１とトランジスタＴｒ１とにより簡単に構成できるが、制限可能な上限電流は、温度によって大きく変化し、過電流を高精度にカットすることができないといった問題がある。つまり、図４に示す過電流リミッタ回路では、出力電流Ｉｏ  は「ＶＢＥＴｒ１  ／Ｒ１」に制限されるが、トランジスタＴｒ１のＶＢＥＴｒ１  は負の温度特性（約−２ｍＶ／℃）を有し、抵抗器Ｒ１の抵抗は正の温度特性（拡散抵抗の場合，約２０００ｐｐｍ／℃）を有することから、制限可能な過電流は、トランジスタＴｒ１及び抵抗器Ｒ１の温度特性の影響を受けて、温度上昇に伴い大きく減少することになる。
【０００６】
従って、過電流リミッタ回路を、回路素子の温度特性の影響を受けることなく過電流を高精度に制限できるように構成するには、図４に示したような一般的な過電流リミッタ回路を使用することはできず、回路が複雑で素子数も多くなってしまうのである。
【０００７】
本発明は、こうした問題に鑑みなされたもので、ＮＰＮトランジスタを介して外部に電流を出力する電流出力回路において、ＮＰＮトランジスタに流れる過電流を、極めて簡単な回路にて、回路素子の温度特性の影響を受けることなく高精度に制限できるようにすること、を目的とする。
【０００８】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の電流出力回路においては、まず定電流回路にて第２のＰＮＰトランジスタに流れる電流が一定に制御される。
【０００９】
また、第２のＰＮＰトランジスタは第１のＰＮＰトランジスタと共にカレントミラー回路を構成しているため、基本的には、第１のＰＮＰトランジスタにも、第２のＰＮＰトランジスタに流れる電流と同等又はこれに比例した電流が流れる。つまり、第１のＰＮＰトランジスタと第２のＰＮＰトランジスタとのエミッタ面積が同じであれば、第１のＰＮＰトランジスタには定電流回路にて一定に制御された第２のＰＮＰトランジスタと同じ電流が流れ、第１のＰＮＰトランジスタと第２のＰＮＰトランジスタとのエミッタ面積が異なる場合には、第１のＰＮＰトランジスタには、第２のＰＮＰトランジスタに流れる電流にエミッタ面積の比率を乗じた電流が流れる。
【００１０】
そして、第１のＰＮＰトランジスタのコレクタは、出力用ＮＰＮトランジスタのベースに接続されていることから、出力用ＮＰＮトランジスタのベース電流も、基本的には、定電流回路にて一定電流に制御されることになる。
即ち、本発明では、出力用ＮＰＮトランジスタを駆動するバイアス回路として、第１及び第２のＰＮＰトランジスタと定電流回路とからなるバイアス回路が使用され、出力用ＮＰＮトランジスタはこの回路により定電流駆動される。
【００１１】
一方、本発明では、第１のＰＮＰトランジスタのエミッタと、第２のＰＮＰトランジスタのエミッタとの間に、電気抵抗が設けられている。そして、出力端子から外部に出力される出力電流は、この電気抵抗を通過することから、この電気抵抗を通過する出力電流が増加するに従い、第１のＰＮＰトランジスタのベース・エミッタ間電圧は、電気抵抗での電圧降下分だけ、第２のＰＮＰトランジスタのベース・エミッタ間電圧よりも低くなる。この結果、電気抵抗を通過する電流値が増加するに従い、第２のＰＮＰトランジスタから出力用ＮＰＮトランジスタに供給されるベース電流も減少することになる。
【００１２】
そして、このベース電流が減少しても、出力用ＮＰＮトランジスタのｈＦＥの能力があるうちは、出力用ＮＰＮトランジスタを介して出力端子から外部の電気負荷に電流を流すことができるが、ベース電流が減少して出力電流が出力用ＮＰＮトランジスタのｈＦＥの能力を越えた時点で、出力用ＮＰＮトランジスタがオフし、出力電流がカットされる。
【００１３】
つまり、本発明では、出力電流の増加に伴い、出力用ＮＰＮトランジスタのベース電流を減少させ、出力電流が出力用ＮＰＮトランジスタのｈＦＥとベース電流との積にて決定される上限電流に達した時点で出力電流をカットするのである。そして、本発明によれば、こうした過電流リミッタとしての機能を、直流電源の正極側より出力用ＮＰＮトランジスタに至る電源ラインに電気抵抗を入れるだけで実現できることから、過電流リミッタ回路を極めて簡単に構成できる。
【００１４】
また、本発明において、出力端子からの出力電流ＩＯＵＴ  は、上記電源ラインに設けられる電気抵抗の抵抗値をｒ，定電流回路に流れる定電流の電流値をＩｃｏｎｓとすると、次式（１）のようになる。
ＩＯＵＴ＝（１／ｒ）・（ｋ・Ｔ／ｑ）ｌｎ｛（ｈＦＥ・Ｉｃｏｎｓ）／ＩＯＵＴ｝…（１）
但し、（１）  式において、ｋはボルツマン定数，ｑは電子の電荷量，Ｔは絶対温度，ｈＦＥは出力用ＮＰＮトランジスタのｈＦＥである。
【００１５】
そして、（１）  式において、電気抵抗の抵抗値ｒ及び出力用ＮＰＮトランジスタのｈＦＥは、温度上昇に伴い値が大きくなる正の温度特性を有し、電流値Ｉｃｏｎｓは定電流回路の温度特性を有することから、請求項２に記載のように、定電流回路が負の温度特性を有するものであれば、電気抵抗の抵抗値ｒの正の温度特性は、絶対温度Ｔの変化によって相殺され、出力用ＮＰＮトランジスタのｈＦＥの温度特性は、電流値Ｉｃｏｎｓの温度特性にて相殺されることになる。
【００１６】
従って、本発明の電流出力回路によれば、出力用ＮＰＮトランジスタの電源ラインに電気抵抗を設けるという極めて簡単な過電流リミッタ回路にて過電流を防止できるにもかかわらず、定電流回路に負の温度特性を有するものを使用すれば、制限可能な過電流を、回路素子の温度特性の影響を受けることなく、略一定にすることができ、温度特性のない過電流リミッタ回路を実現できることになる。
【００１７】
なお、上記（１）  式については後に詳しく説明する。
【００１８】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は本発明が適用された実施例の電流出力回路の構成を表わす電気回路図である。
【００１９】
図１に示す如く、本実施例の電流出力回路には、図示しない直流電源から正極性の電圧Ｖｃｃが供給される電源ラインに、抵抗器Ｒｏを介して、コレクタが接続され、エミッタが出力端子ＯＵＴ  に接続された、出力用ＮＰＮトランジスタＴｒｏが備えられる。そして、この出力用ＮＰＮトランジスタＴｒｏのベースには、ベース電流制御用の第１のＰＮＰトランジスタＴｒａのコレクタが接続され、出力用ＮＰＮトランジスタＴｒｏのコレクタには、第１のＰＮＰトランジスタＴｒａのエミッタが接続されている。
【００２０】
また第１のＰＮＰトランジスタＴｒａのベースには、第１のＰＮＰトランジスタＴｒａと共にカレントミラー回路を構成する第２のＰＮＰトランジスタＴｒｂのベースが接続されている。そして、第２のＰＮＰトランジスタＴｒｂのエミッタは、抵抗器Ｒｏを介して第１のＰＮＰトランジスタＴｒａのエミッタ（換言すれば出力用ＮＰＮトランジスタＴｒｏのコレクタ）に接続され、第１及び第２のＰＮＰトランジスタＴｒａ，Ｔｒｂのベースは、抵抗器Ｒｃを介して、ＰＮＰトランジスタＴｒｅのエミッタに接続されている。また、ＰＮＰトランジスタＴｒｅのコレクタは、直流電源の負極側であるＧＮＤラインに接地され、ベースは第２のＰＮＰトランジスタＴｒｂのコレクタに接続されている。なお、ＰＮＰトランジスタＴｒｅ及び抵抗器Ｒｃは、第１のＰＮＰトランジスタＴｒａと第２のＰＮＰトランジスタＴｒｂとをカレントミラー回路として動作させるためのものである。
【００２１】
また、第２のＰＮＰトランジスタＴｒｂは、２つのコレクタを有し、上記ＰＮＰトランジスタＴｒｅのベースが接続された一方のコレクタには、ＮＰＮトランジスタＴｒｄのコレクタが接続され、他方のコレクタには、抵抗器Ｒｂを介して直流電源からの出力電圧（正電圧Ｖｃｃ）が供給される電源ラインが接続されると共に、ＮＰＮトランジスタＴｒｃのコレクタ及びＮＰＮトランジスタＴｒｄのベースが接続されている。そして、ＮＰＮトランジスタＴｒｄのエミッタとＮＰＮトランジスタＴｒｃのベースとは互いに接続され、その接続点は、抵抗器Ｒａを介して、直流電源の負極側であるＧＮＤラインに接続され、更にＮＰＮトランジスタＴｒｃのエミッタは、ＧＮＤラインにそのまま接続されている。
【００２２】
このように構成された本実施例の電流出力回路においては、抵抗器Ｒａ，ＮＰＮトランジスタＴｒｃ，Ｔｒｄが、第２のＰＮＰトランジスタＴｒｂに定電流を流す定電流回路として機能し、抵抗器Ｒｂが定電流回路の各トランジスタＲｒｃ，Ｒｒｄを起動する起動用素子として機能する。
【００２３】
即ち、本実施例の電流出力回路においては、直流電源から電源電圧Ｖｃｃが供給されると、まず、起動用の抵抗器Ｒｂの両端電圧が、電源電圧Ｖｃｃから、ＮＰＮトランジスタＴｒｃ，Ｔｒｄのベース・エミッタ間電圧ＶＢＥＴｒｃ  ，ＶＢＥＴｒｄ  分だけ減じた電圧（Ｖｃｃ−ＶＢＥＴｒｃ  −ＶＢＥＴｒｄ  ）となり、各ＮＰＮトランジスタＴｒｃ，Ｔｒｄには、「（Ｖｃｃ−ＶＢＥＴｒｃ  −ＶＢＥＴｒｄ  ）／Ｒｂ」のベース電流が流れて、各ＮＰＮトランジスタＴｒｃ，Ｔｒｄがオンする。またこのようにＮＰＮトランジスタＴｒｃ，Ｔｒｄがオンすると、ＰＮＰトランジスタＴｒｅ，延いては第２のＰＮＰトランジスタＴｒｂにもベース電流が流れて、これら各ＰＮＰトランジスタＴｒｅ，Ｔｒｂもオン状態となり、各ＮＰＮトランジスタＴｒｃ，Ｔｒｄに流れる電流Ｉ１１，Ｉ１２は、次式（２）  ，（３）  のようになり、この状態で安定する。
【００２４】
Ｉ１１＝（Ｖｃｃ−ＶＢＥＴｒｃ−ＶＢＥＴｒｄ）／Ｒｂ＋Ｉ１２    …（２）
Ｉ１２＝ＶＢＥＴｒｃ／Ｒａ                                                          …（３）
従って、第２のＰＮＰトランジスタＴｒｂのエミッタ電流Ｉ１  は、上記（３）  式にて表わされる電流Ｉ１２の２倍の電流値「２・ＶＢＥＴｒｃ  ／Ｒａ」で安定し、第２のＰＮＰトランジスタＴｒｂには常に定電流が流れることになる。つまり、本実施例の定電流回路は、ＮＰＮトランジスタＴｒｃのベース・エミッタ電圧ＶＢＥＴｒｃ  と抵抗器Ｒａの抵抗値とにより決定される定電流（ＶＢＥＴｒｃ  ／Ｒａ）を流す定電流回路として動作し、第２のＰＮＰトランジスタＴｒｂには、この定電流回路にて生成される定電流の２倍の定電流が流れることになる。
【００２５】
一方、第２のＰＮＰトランジスタＴｒｂと第１のＰＮＰトランジスタＴｒａとは、ベース同士を接続し、この接続点を抵抗器Ｒｃ及びＰＮＰトランジスタＴｒｅを介して第２のＰＮＰトランジスタＴｒｂのコレクタに接続することにより、カレントミラー回路となっているため、基本的には、第１のＰＮＰトランジスタＴｒａに、第２のＰＮＰトランジスタＴｒｂのエミッタ電流Ｉ１  （換言すれば定電流回路にて設定される定電流）に比例したエミッタ電流Ｉ２  が流れ、第１のＰＮＰトランジスタＴｒａのコレクタから出力用ＮＰＮトランジスタＴｒｏのベースには、この電流Ｉ２  （正確にはＩ２  から第１のＰＮＰトランジスタＴｒａのベース電流を減じた電流）が、ベース電流として供給されることになる。そして、この状態では、出力用ＮＰＮトランジスタＴｒｏもオン状態となるため、出力端子ＯＵＴ  に接続された電気負荷に、出力用ＮＰＮトランジスタＴｒｏを介して電流を流すことができる。
【００２６】
ところで、本実施例では、カレントミラー回路を構成する第１のＰＮＰトランジスタＴｒａのエミッタと第２のＰＮＰトランジスタＴｒｂのエミッタとの間に、抵抗器Ｒｏが設けられており、この抵抗器Ｒｏには、出力用ＮＰＮトランジスタＴｒｏを介して出力端子ＯＵＴ  から外部負荷に出力される出力電流Ｉ３  が流れることから、抵抗器Ｒｏにてその抵抗値に応じた電圧降下△Ｖが生じ（図２（ａ）参照）、この電圧降下△Ｖ分だけ、第１のＰＮＰトランジスタＴｒａのベース・エミッタ間電圧ＶＢＥＴｒａ  が、第２のＰＮＰトランジスタＴｒｂのベース・エミッタ間電圧ＶＢＥＴｒｂ  よりも低くなる。
【００２７】
この結果、第１のＰＮＰトランジスタＴｒａのエミッタ電流Ｉ２  ，延いては出力用ＮＰＮトランジスタＴｒｏのベース電流は、抵抗器Ｒｏにおける電圧降下△Ｖが増加するに従い減少することになる（図２（ｂ）参照）。そして、出力用ＮＰＮトランジスタＴｒｏのベース電流が減少しても、出力用ＮＰＮトランジスタのｈＦＥの能力があるうちは、出力用ＮＰＮトランジスタＴｒｏを介して出力端子ＯＵＴ  から電流を出力することは可能であるが、ベース電流が減少して出力電流が出力用ＮＰＮトランジスタＴｒｏのｈＦＥの能力を越えた時点で、出力用ＮＰＮトランジスタＴｒｏがオフされ、出力電流がカットされる。
【００２８】
従って、本実施例によれば、抵抗器Ｒｏの抵抗値を適宜設定することにより、出力電流Ｉ３  をカットする電流値を設定できる。例えば、図２（ｃ）は、定電流回路が流す定電流を決定する抵抗器Ｒａの抵抗値が１４ｋΩ，ＮＰＮトランジスタＴｒｃのベース・エミッタ間電圧ＶＢＥＴｒｃ  が０．７Ｖ，第１のＰＮＰトランジスタＴｒａのエミッタ面積が第２のＰＮＰトランジスタＴｒｂの１０倍、出力用ＮＰＮトランジスタＴｒｏのｈＦＥが１５０である場合に、抵抗器Ｒｏの抵抗値を０．５Ω，１Ω，１．５Ω，２Ωへと変化させた場合の、出力電流Ｉ３  の制限値（リミッタ電流）の測定結果を表わしているが、この図から明らかなように、本実施例によれば、抵抗器Ｒｏの抵抗値を適宜設定することにより、出力電流Ｉ３  の上限を制限できるようになるのである。
【００２９】
次に、本実施例の電流出力回路において抵抗器Ｒｏにて構成される過電流リミッタ回路の温度特性について説明する。
まず、第１のＰＮＰトランジスタＴｒａのエミッタ面積と第２のＰＮＰトランジスタＴｒｂのエミッタ面積とが同じであるとすると、第１のＰＮＰトランジスタＴｒａのベース・エミッタ間電圧ＶＢＥＴｒａ  ，及び第２のＰＮＰトランジスタＴｒｂのベース・エミッタ間電圧ＶＢＥＴｒｂ  は、夫々、次式（４）  ，（５）  のように記述できる。
【００３０】
ＶＢＥＴｒａ＝（ｋ・Ｔ／ｑ）ｌｎ（Ｉ２  ／ＩＳ  ）  …（４）
ＶＢＥＴｒｂ＝（ｋ・Ｔ／ｑ）ｌｎ（Ｉ１  ／ＩＳ  ）  …（５）
但し、ｋはボルツマン定数，ｑは電子の電荷量，Ｔは絶対温度，ＩＳ  は各トランジスタにおける飽和電流である。
【００３１】
一方、抵抗器Ｒｏに出力電流Ｉ３  が流れている場合、抵抗器Ｒｏの抵抗値をＲｏとすれば、上記各ベース・エミッタ間電圧の関係は、次式（６）  のように記述できる。
ＶＢＥＴｒｂ＝Ｉ３・Ｒｏ＋ＶＢＥＴｒａ                …（６）
そして、上記（６）  式に上記（４）  ，（５）  式を代入し、整理することにより、次式（７）  が得られる。
【００３２】
Ｉ３＝（１／Ｒｏ）・（ｋ・Ｔ／ｑ）ｌｎ（Ｉ１／Ｉ２）          …（７）
また、出力用ＮＰＮトランジスタＴｒｏは、ｈＦＥの限界により、Ｉ３＝ｈＦＥ・Ｉ２が成立すると、出力能力がなくなる。このため、出力電流Ｉ３  の上限は、上記（７）  式における電流Ｉ２  をＩ３  ／ｈＦＥとおくことにより、前述の（１）  式と同様、次式（８）  のように記述できる。
【００３３】
Ｉ３＝（１／Ｒｏ）・（ｋ・Ｔ／ｑ）ｌｎ｛（ｈＦＥ・Ｉ１）／Ｉ３｝  …（８）
そして、上記（８）  式において、抵抗器Ｒｏの抵抗値及び出力用ＮＰＮトランジスタのｈＦＥは、温度上昇に伴い値が大きくなる正の温度特性を有し、定電流回路によって制御される電流Ｉ１  は、既述したように「２・ＶＢＥＴｒｃ  ／Ｒａ」となり、負の温度特性を有することから、抵抗値Ｒｏの正の温度特性は絶対温度Ｔの変化によって相殺され、出力用ＮＰＮトランジスタＴｒｏのｈＦＥの温度特性は電流Ｉ１  の温度特性にて相殺されることになり、出力電流Ｉ３  の上限は、温度特性のない一定電流に制限されることになる。
【００３４】
以上説明したように、本実施例の電流出力回路によれば、出力用ＮＰＮトランジスタＴｒｏを駆動するバイアス回路に、定電流回路を使用する必要はあるものの、出力電流を所定の上限電流に制限する過電流リミッタ回路は、出力用ＮＰＮトランジスタＴｒｏに電源供給を行うための電源ラインに設けた抵抗器Ｒｏのみにて実現できることから、過電流リミッタ回路を極めて簡単に構成できる。また、定電流回路に負の温度特性を有する定電流回路を使用した場合、出力電流Ｉ３  の上限を温度特性のない電流値にすることができることから、温度特性のない過電流リミッタ回路を実現できる。
【００３５】
なお、上記出力電流Ｉ３  の演算式（８）  は、第１のＰＮＰトランジスタＴｒａのエミッタ面積と第２のＰＮＰトランジスタＴｒｂのエミッタ面積とが同じものとして導出したが、第１のＰＮＰトランジスタＴｒａのエミッタ面積と第２のＰＮＰトランジスタＴｒｂのエミッタ面積とが異なる場合でも、上記と同様に導出することができる。従って、第１のＰＮＰトランジスタＴｒａのエミッタ面積を第２のＰＮＰトランジスタＴｒｂのエミッタ面積よりも大きくしても、出力電流Ｉ３  の温度特性は同じであり、定電流回路に負の温度特性を有する定電流回路を使用した場合には、温度特性のない過電流リミッタ回路を極めて簡単に実現できる。
【００３６】
また過電流リミッタ回路を構成する抵抗器Ｒｏには、一般的な抵抗素子を使用することもできるが、当該出力回路がＩＣに組み込まれる場合には拡散抵抗にて構成してもよく、また、図２（ｃ）から明かなように、抵抗器Ｒｏには比較的小さな抵抗値のものを使用できることから、いわゆる導体抵抗として基板上の配線パターン等にて構成することもできる。
【００３７】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、負の温度特性を有する定電流回路を用いることにより、温度特性のない過電流リミッタ回路を構成する場合について説明したが、例えば図３に示す如く、定電流回路に温度特性のないものを用いれば、出力電流の上限に温度特性を持たせることもできる。
【００３８】
つまり、図３は、第２のＰＮＰトランジスタＴｒｂに一つのコレクタを有するＰＮＰトランジスタを使用し、定電流回路として、第２のＰＮＰトランジスタＴｒｂのコレクタとＧＮＤラインとの間に電流制御用の抵抗器Ｒｄを設けたものである。この定電流回路において、第２のＰＮＰトランジスタＴｒｂに流れる電流Ｉ１  は、抵抗器Ｒｃにおける電圧降下を無視すれば、電源電圧Ｖｃｃと、第２のＰＮＰトランジスタＴｒｂのベース・エミッタ間電圧ＶＢＥＴｒｂ  と、ＰＮＰトランジスタＴｒｅのベース・エミッタ間電圧ＶＢＥＴｒｅ  と、抵抗器Ｒｄの抵抗値Ｒｄとから、次式（９）  のように記述できる。
【００３９】
Ｉ１＝（Ｖｃｃ−ＶＢＥＴｒｂ−ＶＢＥＴｒｅ）／Ｒｄ      …（９）
そして、（９）  式において、抵抗器Ｒｄの抵抗値は正の温度特性を有し、各トランジスタのベース・エミッタ間電圧ＶＢＥＴｒｂ  ，ＶＢＥＴｒｅ  は負の温度特性を有することから、温度が上昇すれば、分母及び分子が共に増加することになり、電流Ｉ１  に影響を与える各素子の温度特性はキャンセルされて、電流Ｉ１  は温度特性のないものになる。
【００４０】
従って、定電流回路を図３に示す如く構成した場合には、温度特性のない定電流回路にて、出力用ＮＰＮトランジスタＴｒｏのベース電流が制御されることになり、出力電流Ｉ３  の上限（つまりリミッタ電流）は、出力用ＮＰＮトランジスタＴｒｏのｈＦＥの温度特性の影響を受けて、正の温度特性を有するものとなる。この結果、リミッタ電流を正の温度特性にしたい場合にも、本発明を適用すれば、容易に実現することができる。
【００４１】
また、上記実施例では、第１のＰＮＰトランジスタＴｒａと第２のＰＮＰトランジスタＴｒｂとをカレントミラー回路として構成するために、これらトランジスタのベースと第２のＰＮＰトランジスタＴｒｂのコレクタとの間に抵抗器Ｒｃ及びＰＮＰトランジスタＴｒｅを設けたが、これは、第２のＰＮＰトランジスタＴｒｂのベースとコレクタとを直接接続する一般的なカレントミラー回路に比べて、第２のトランジスタＴｒｂのコレクタに流れ込むベース電流をＰＮＰトランジスタＴｒｅのｈＦＥ分の１にして、定電流の制御誤差を抑え、且つ、抵抗器Ｒｃにおける電圧降下分にて第２のＰＮＰトランジスタＴｒｂのエミッタ・コレクタ間電圧ＶＣＥＴｒｂ  を広くとり、安定化させるためである。従って、上記実施例から抵抗器Ｒｃを除いても、またＰＮＰトランジスタＴｒｅを除去して第２のＰＮＰトランジスタＴｒｂのベースとコレクタとを直結するようにしても、カレントミラー回路を構成することはできる。
【００４２】
また、上記実施例では、第２のＰＮＰトランジスタＴｒｂには、２つのコレクタを備えたトランジスタを使用するものとして説明したが、第２のＰＮＰトランジスタＴｒｂとしては、ベース及びエミッタが互いに接続された同じエミッタ面積の２つのＰＮＰトランジスタにて構成してもよいのはいうまでもない。
【図面の簡単な説明】
【図１】実施例の電流出力回路の構成を表わす電気回路図である。
【図２】実施例の電流出力回路の動作を説明する説明図である。
【図３】定電流回路に温度特性のないものを用いた場合の電流出力回路の構成を表わす電気回路図である。
【図４】従来の電流出力回路に設けられる一般的な過電流リミッタ回路を説明する説明図である。
【符号の説明】
Ｔｒｏ…出力用ＮＰＮトランジスタ    Ｔｒａ…第１のＰＮＰトランジスタ
Ｔｒｂ…第２のＰＮＰトランジスタ    Ｔｒｃ，Ｔｒｄ…ＮＰＮトランジスタ
Ｔｒｅ…ＰＮＰトランジスタ    Ｒｏ，Ｒａ，Ｒｂ，Ｒｃ…抵抗器
【図１】
0003562141.tif 000002
【図２】
0003562141.tif 000003
【図３】
0003562141.tif 000004
【図４】
0003562141.tif 000005