(57)【特許請求の範囲】
【請求項１】
記録媒体から読み取られた訂正すべきディジタルデータ信号に所定のディジタル信号処理を施して再構成したデータを所定の単位ブロック毎にメモリに順次書き込むとともに、その書き込み動作に並行して、前記再構成したデータに含まれる誤り検出符号を用いて前記再構成したデータの各単位ブロック毎の誤りの有無を検出し、前記再構成したデータの単位ブロックに誤りが無い場合には予め設定された訂正回数より少なくし、前記単位ブロックに誤りが有る場合には前記予め設定された訂正回数だけ誤り訂正を行うように誤り訂正手段を制御する訂正回数制御手段により、前記メモリより再度読み出されたデータ信号の誤り訂正を行うことを特徴とするディジタル信号のデータ誤り訂正装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、記録媒体から読み出されるデータの誤り検出、訂正を行うデータ誤り訂正装置に関するもので、特に、ＣＤ−ＲＯＭから読み出されたデータのメモリアクセスに特徴を有するものである。
【０００２】
【従来の技術】
近年、高密度、高品質のデジタル記憶装置のＣＤ−ＲＯＭは急速に普及してきており、ＣＤ−ＲＯＭ装置は高速化が要求されるようになっている。以下に従来のＣＤ−ＲＯＭ信号処理装置について説明する。
図６は従来のＣＤ−ＲＯＭ信号処理装置を示すものである。図６において、６１はＣＩＲＣ（Ｃｒｏｓｓ−Ｉｎｔｅｒｌｅａｖｅ  Ｒｅａｄ−Ｓｏｌｏｍｏｎ  Ｃｏｄｅ）−ＩＣでＣＤ−ＲＯＭデータに対し誤り訂正処理が施される。６２は制御マイコン、６３はホストコンピュータ、６４はメモリ、６５はＣＤ−ＲＯＭ信号処理装置、６５１はＣＩＲＣ−ＩＣ６１から出力されるＣＤ−ＲＯＭデータ及び、イレジャーフラグを取り込むＣＩＲＣインターフェースブロック、６５２はＣＩＲＣ−ＩＣ６１で訂正できなかったＣＤ−ＲＯＭデータの誤りを訂正、検出する誤り訂正ブロック、６５３は所定のデジタル信号処理を施したデータをホストコンピュータに転送するホストインターフェースブロック、６５４はＣＤ−ＲＯＭ信号処理装置６５に接続されるメモリ６４を制御するメモリインターフェースブロックによって構成されている。
【０００３】
以上のように構成されたＣＤ−ＲＯＭ信号処理装置について、以下にその動作について説明する。まず、ＣＩＲＣインタフェースブロック６５１は、ＣＩＲＣ−ＩＣ６１とのインターフェースで、ＣＤ−ＲＯＭデータの同期検出を行い、所定のディジタル処理（ＣＤ−ＲＯＭデータに対してデスクランブル）を施した後、ＣＤ−ＲＯＭデータ及び、イレジャーフラグを所定のフォーマットでメモリインターフェースブロック６５４を介してメモリ６４の所定のメモリ空間に書き込む。
【０００４】
誤り訂正ブロック６５２は、前述の処理でメモリ６４に書き込まれたＣＤ−ＲＯＭデータを、あらかじめ設定された回数だけメモリインタフェースブロック６５４を介して読み出し、このデータに対して誤り訂正を行い、誤り訂正後のデータに対して誤り検出を行う。ホストインターフェースブロック６５３は、前述の処理を施しメモリ６４に書き込まれたデータをメモリインターフェースブロック６５４を介して読み出し、ホストコンピュータ６３に転送したり、ホストコンピュータ６３から入力されるデータをメモリインターフェースブロック６５４を介してメモリに書き込みを行う。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来の構成では、ＣＤ−ＲＯＭ装置の高速化に伴いメモリへのアクセスが過密状態になっている。このためホストコンピュータへ送出するためのデータを十分な高速で読み出すことができず、データ転送速度を維持することが困難であるという問題点を有していた。
【０００６】
本発明は、上記従来の問題点を解決するためのもので、ブロック単位のデータ誤りの有無に応じて自動的に誤り訂正回数を変更する制御を行うことにより、より効率のよい信号処理を実現することのできるデータ誤り訂正装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この目的を達成するために本発明のデータ誤り訂正装置は、再構成したデータの所定の単位ブロック毎にメモリに順次書き込むとともに、その書き込み動作に並行して、前記再構成したデータに含まれる誤り検出符号を用いて前記再構成したデータの各単位ブロック毎の誤りの有無を検出し、前記再構成したデータの単位ブロックに誤りが無い場合には予め設定された訂正回数より少なくし、前記単位ブロックに誤りが有る場合には前記予め設定された訂正回数だけ誤り訂正を行うように誤り訂正手段を制御する訂正回数制御手段により、前記メモリより再度読み出されたデータ信号の誤り訂正を行う構成を有している。
【０００８】
【作用】
この構成によって、ＣＤ−ＲＯＭデータのメモリ書き込みと並列にＣＤ−ＲＯＭデータのブロック毎の誤り検出を行い、その検出結果に応じてＣＤ−ＲＯＭデータの誤り訂正回数を設定するのでデータの誤り検出、訂正動作に関しメモリアクセス時間を削減することが出来る。
【０００９】
【実施例】
以下に本発明の誤り訂正装置をＣＤ−ＲＯＭ信号処理系に適用した一実施例について図面を参照しながら説明する。図１において、１１はＣＩＲＣ−ＩＣ、１２は制御マイコン、１３はホストコンピュータ、１４はメモリ、１５はＣＤ−ＲＯＭ信号処理装置、１５１はＣＩＲＣインターフェースブロック、１５２はＣＤ−ＲＯＭデータ取り込み時、リアルタイムに誤り検出し、検出結果を記憶することのできる誤り検出ブロック、１５３はメモリに書き込まれたＣＤ−ＲＯＭデータの誤り訂正と誤り検出を行う誤り訂正ブロック、１５４はホストコンピュータとデータをやり取りをするホストインターフェースブロック、１５５はＣＤ−ＲＯＭ信号処理装置１５がメモリ１２とのやり取りをするためのメモリインターフェースブロックである。
【００１０】
図２は、ＣＩＲＣ−ＩＣ１１から出力されるＣＤ−ＲＯＭデータが誤り検出ブロック１５２までにどの様に処理されるかを示したブロック図で、２１１はＣＤ−ＲＯＭデータのシリアル−パラレル変換回路、２１２はＣＤ−ＲＯＭデータのディスクランブル回路、２１３はＣＤ−ＲＯＭデータをメモリ１４に書き込むためのＦＩＦＯメモリ、２１４はＣＤ−ＲＯＭデータの同期パターンを検出するための同期検出回路、２２１は誤り検出回路、２２２は誤り検出結果を記憶するための誤り検出結果格納レジスタである。
【００１１】
図３は誤り検出ブロック１５２と誤り訂正ブロック１５３を詳細に示した図で、３１１は誤り訂正回路、３１２は誤り検出ブロック１５２内の誤り検出結果を格納しているレジスタ２２２の値によって誤り訂正回路３１１を制御する訂正回数制御回路、３１３は誤り訂正を行った後のデータに誤りがあるかどうかを調べるための誤り検出回路である。
【００１２】
以上のように構成されたＣＤ−ＲＯＭ信号処理装置ついて図１〜図３を用いてその動作を説明する。まず、ＣＤ−ＲＯＭデータは、ＣＩＲＣ−ＩＣ１１よりシリアルに出力される１ブロック２３５２バイトのデータで、そのフォーマットは図４に示す構成になっており、同期パターン１２バイト以外のデータはスクランブルされている。ＣＩＲＣインターフェースブロック１５１は、ＣＩＲＣ−ＩＣ１１から出力されるＣＤ−ＲＯＭデータをシリアルパラレル変換回路２１１に取り込み、１６ビットパラレルデータに変換しデスクランブル回路２１２及び、同期検出回路２１４に出力する。デスクランブル回路２１２は、シリアルパラレル変換回路２１１から出力されるＣＤ−ＲＯＭデータを１６ビット単位でデスクランブルしＦＩＦＯ２１３及び、誤り検出回路２２１に出力する。
【００１３】
同期検出回路２１４は、図４に示した１２バイトの同期パターンを検出し、ＣＤ−ＲＯＭデータ２３５２バイトのデータブロックに対する同期信号を生成し、この同期信号は、誤り検出回路２２１及び、誤り検出結果格納レジスタ２２２に出力する。ＦＩＦＯ２１３は、デスクランブル回路２１２から出力されたデータを８ビット単位でメモリインターフェースブロック１５５を介してメモリ１４に書き込む。誤り検出回路２２１は、デスクランブル回路２１２から出力されたデータを１６ビット単位で処理し、ＣＤ−ＲＯＭデータ１ブロック単位で誤り検出の結果を誤り検出結果格納レジスタ２２２に出力する。
【００１４】
また、ＣＤ−ＲＯＭデータは図４（１），（２）に示すようにモード、フォームによってデータフォーマットが異なるため、誤り検出回路２２１は、ＣＤ−ＲＯＭデータのモード、フォームを検出し、データフォーマットにあった誤り検出を行うように構成されている。ＦＩＦＯメモリ２１３と誤り検出回路２２１は並列に動作しており、１ブロックのＣＤ−ＲＯＭデータに対する誤り検出の結果は、そのブロックのＣＤ−ＲＯＭデータがＣＩＲＣ−ＩＣ１１からメモリに書き込みが完了すると同時に、誤り検出結果格納レジスタ２２２に書き込まれ、このレジスタの値は誤り訂正ブロック１５３によって解読される。
【００１５】
訂正回数制御回路３１２により訂正回数を制御することのできる誤り訂正回路３１１は、ＣＩＲＣ−ＩＣ１１から出力されるＣＤ−ＲＯＭデータをＣＩＲＣインターフェースブロック１５１及び、メモリインターフェース１５５を介してメモリ１４に書き込まれたＣＤ−ＲＯＭデータを読み込み、Ｐ，Ｑのシンドローム計算を行う事により誤っているデータの誤り位置と誤りパターンを計算する。シンドローム計算の結果、データに誤りがなければ誤り訂正処理を終了する。誤りがあれば、誤っているデータをメモリインターフェースブロック１５５を介してメモリ１４から読み込み、そのデータに対して訂正を行い、訂正したデータをメモリインターフェースブロック１５５を介して誤ったデータのあるアドレスに上書きする。
【００１６】
訂正回数制御回路３１２は、誤り検出結果格納レジスタ２２２の値を読み込み、誤りの無いと判断されたデータに対しては、制御マイコン１２の設定した訂正回数より誤り訂正処理回数を少なくするように誤り訂正回路３１１へ指示し、誤り訂正回路３１１のメモリアクセスを軽減する。誤り検出結果格納レジスタ２２２の値を読み込み、誤りがあると判断されたデータに対しては、制御マイコン１２の設定した訂正回数だけ誤り訂正処理するように、誤り訂正回路２２１に訂正回数の指示を出す。
【００１７】
図５に前述の誤り検出結果レジスタ及び、訂正回数制御回路を示す。図５において、誤り検出ブロック１５２内の誤り検出回路２２１から出力される検出結果を同期検出回路２１４から出力されるＣＤ−ＲＯＭデータの同期信号で誤り検出結果格納レジスタ２２２内のラッチ回路５１１にラッチする。ラッチ回路５１１から出力される信号とマイコンが訂正回数を設定する信号”ＰＱ１Ｘ２”をＯＲゲート５１３に入力し、ＯＲゲート５１３の出力信号が”１”であれば誤り訂正を１回行い、”０”であれば誤り訂正を２回行う。また、ＮＯＲゲート５１２は、誤り検出回路２２１の結果に関係なくマイコンの設定した回数だけ誤り訂正を行うか、誤り検出回路２２１の結果によって訂正回数を制御するかを選択するために挿入されており、マイコンの設定する信号”ＥＣＣＡＤＤ”が”１”であればマイコンの設定した回数だけ誤り訂正を行い、”０”であれば誤り検出回路２２１の結果によって誤り訂正回数を制御する信号を出力する。誤り検出回路３１３は、前述の誤り訂正処理が終了したデータをメモリインターフェースブロック１５５を介して読み込み、誤り訂正処理終了後のデータに誤りがあるかどうかを確認する。
【００１８】
ホストインターフェースブロック１５４は、前述の誤り訂正処理によって誤り訂正ブロック１５３のメモリアクセスが軽減できるため、ホストコンピュータへのデータ転送のためのメモリアクセスが増大できる。
【００１９】
【発明の効果】
以上のように本発明は、データ取り込みと並列に誤り検出した結果を基に誤り訂正ブロックの訂正回数を制御することによって、単位ブロック内のデータの誤りの少ない場合は誤り訂正回数を少なくし、誤りの多い場合は、誤り訂正回数を多くすることにより、全体として、メモリアクセス時間を減少することが出来、ホストコンピュータ等へのデータ転送のためのメモリアクセス時間を増大でき、従ってディジタルデータ信号処理系において、高速転送が可能となる優れたデータ誤り訂正装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明の誤り訂正装置をＣＤ−ＲＯＭ信号処理系に適用した場合の一実施例を示すブロック図
【図２】同実施例におけるＣＩＲＣインターフェースブロックと誤り検出ブロックの詳細なブロック図
【図３】同実施例における誤り検出ブロックと誤り訂正ブロックの詳細なブロック図
【図４】同実施例におけるデータブロックのデータフォーマットを示す図
【図５】同実施例における誤り訂正回数制御回路とその周辺のブロック図
【図６】従来の誤り訂正装置をＣＤ−ＲＯＭ信号処理系に適用した場合のブロック図
【符号の説明】
１１、６１  ＣＩＲＣ−ＩＣ
１５、６５  ＣＤ−ＲＯＭ信号処理系
１４、６４  メモリ
１３、６３  ホストコンピュータ
１５１、６５１  ＣＩＲＣインターフェースブロック
１５２  誤り検出ブロック
１５３、  ６５２  誤り訂正ブロック
１５５、６５４  メモリインターフェースブロック
２２２  誤り検出結果格納レジスタ
３１１  誤り訂正回路
３１２  誤り訂正回数制御回路
【図１】
0003584566.tif 000002
【図２】
0003584566.tif 000003
【図３】
0003584566.tif 000004
【図４】
0003584566.tif 000005
【図５】
0003584566.tif 000006
【図６】
0003584566.tif 000007