(57)【特許請求の範囲】
【請求項１】
複数個のＤＡコンバータを内蔵し、該各ＤＡコンバータの出力電圧を、それぞれ、対応する出力端子より出力する構成とした半導体集積回路の検査装置に於いて、
上記各出力端子より出力される各出力電圧と比較される複数の基準電圧を発生する基準電圧発生器であって、複数種類の半導体集積回路の検査に必要な複数種類の基準電圧の組を選択的に出力する機能を有する基準電圧発生器と、上記各出力端子より出力される各出力電圧が、それぞれ、その一方の入力端子に入力され、他方の入力端子には、上記基準電圧発生器よりの基準電圧が入力される複数の差動増幅器と、該複数の差動増幅器よりの増幅出力電圧を、その入力とし、各差動増幅器よりの増幅出力電圧が、それぞれ、所定の電圧範囲内にあるか否かを判定するコンパレータと、を備え、
前記コンパレータは、前記各差動増幅器よりの増幅出力電圧が、それぞれ、所定の電圧範囲を第１の所定の電圧範囲とし、該前記第１の所定の電圧範囲を所定の電圧幅で低減した第２の所定の電圧範囲を設定し、第２の所定電圧範囲を基準として上記各出力端子に対応する差分増幅値を一括して同時に良否判定を繰り返すことを特徴とする半導体集積回路の検査装置。
【請求項２】
上記基準電圧発生器が、上記半導体集積回路に内蔵される上記ＤＡコンバータとは異なるディジタル・データ信号を入力信号として、上記複数の基準電圧を発生するＤＡコンバータであって、上記入力ディジタル・データ信号の選択に応じて、複数種類の半導体集積回路の検査に必要な複数種類の基準電圧の組を選択的に出力するＤＡコンバータであることを特徴とする請求項１に記載の半導体集積回路の検査装置。
【請求項３】
複数個のＤＡコンバータを内臓し、該各ＤＡコンバータの出力電圧を、それぞれ、対応する出力端子より出力する構成とした半導体集積回路の検査方法に於いて、各出力端子から出力される各出力電圧と請求項２記載の基準電圧発生器から発生する上記各出力端子に対応する基準電圧との差分を演算する工程１と、該工程１で得られた値を増幅する工程２と、該工程２で得られた上記各出力端子に対応する各差分増幅値が第１の所定の電圧範囲にあるか否かを一括して同時判定する工程３と、を備え、
前記第１の所定の電圧範囲を所定の電圧幅で低減した第２の所定の電圧範囲を設定する工程４と、第２の所定電圧範囲を基準として上記各出力端子に対応する差分増幅値を一括して同時に良否判定する工程５とからなり、該工程５の判定結果が変わるまで工程４と工程５を繰り返すことを特徴とする半導体集積回路の検査方法。
【請求項４】
被検査デバイスの出力状態が変化しても、上記基準電圧発生器から発生する基準電圧との差分をとることにより、前記第１の所定の電圧範囲を一定の値とすることを特徴とする請求項３に記載の半導体集積回路の検査方法。
【請求項５】
上記工程５の判定結果が変化する時の前記第２の所定の電圧範囲の値に基づき、被検査デバイスを複数のランクに分類することを特徴とする請求項３に記載の半導体集積回路の検査方法。
【請求項６】
上記工程４、５を繰り返すごとに第２の所定の範囲を小さくしていくことを特徴とする請求項３に記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数個のＤＡコンバータを内蔵し、各ＤＡコンバータの出力電圧を、それぞれ、対応する出力端子より出力する構成とした半導体集積回路（例えば、液晶駆動用ＩＣ等）の検査装置及びその検査方法に関するものであり、特に、上記各ＤＡコンバータの出力電圧のテストを、極めて短時間で、また高精度に実施することができる検査装置及びその検査方法に関するものである。
【０００２】
【従来の技術】
液晶パネルの高精細化に伴い、該液晶パネルに搭載される液晶ドライバＬＳＩは、多出力化、多階調化が進んできている。この階調表示を行うため、液晶ドライバＬＳＩの各出力回路は、それぞれＤＡコンバータを内蔵し、階調電圧を出力する。例えば、６ビットＤＡコンバータの場合は、６４階調表示、８ビットＤＡコンバータの場合は、２５６階調表示が、それぞれ可能となる。
【０００３】
このような液晶ドライバＬＳＩのテストに於いては、各ＤＡコンバータから出力される、それぞれの階調電圧値が全て正常範囲内にあるか否か、また、各ＤＡコンバータ間で、階調電圧値が所定の均一性を満たしているか否かのテストを実行している。
【０００４】
図７に、従来のテスト方法を、ｍ出力、ｎ階調のＤＡコンバータを内蔵する液晶ドライバＬＳＩのテストの場合を例にとって示した概念図を示す。
【０００５】
半導体試験装置（テスタ）を用いて、液晶ドライバＬＳＩ５１へ入力信号を供給し、各ＤＡ単位コンバータ５２より、１階調目の電圧レベルを出力させる。この１階調目の電圧レベルは、各出力端子（Ｙ１、…、Ｙｍ）を介して、液晶ドライバＬＳＩ５１外部に導出され、それぞれ、テスタ５３の各入力チャネル（１ｃｈ、・・・、ｍｃｈ）に入力される。テスタ５３に於いては、マトリクススイッチ５４を順次オン・オフ制御することにより、内蔵されている高精度アナログ電圧測定器５５を用いて、１出力ずつ、ｍ出力まで、順次、１階調目の階調電圧値を測定し、その測定結果を、逐次、内蔵のデータメモリ５６に格納する。この処理を、ｎ階調分、繰り返し実行し、最終的に、全出力（ｍ出力）、全階調分（ｎ階調）のデータをメモリ５６に格納する。この結果、ｍ×ｎ個のデータが、メモリ５６に格納されることになる。このメモリ５６に格納されたデータを、テスタ５３に内蔵されている演算装置（図示せず）を用いて演算処理し、各出力に於ける各階調電圧値や、各出力間の階調電圧間の均一性の試験を行う。
【０００６】
このような液晶ドライバＬＳＩ５１のテストに於いては、多出力化・多階調化が進むにつれて、データの取り込み量の増加、およびデータ処理時間の増大化が進み、テスト時間は大幅に増大する。また、階調数が増加することにより、各階調電圧値を、より高精度に測定する必要があり、テスト時間の更なる増加と、高精度な電圧測定器を搭載した高価な半導体試験装置が必要となる。
【０００７】
【発明が解決しようとする課題】
上述したように、液晶ドライバＬＳＩの多出力化・多階調化が進むことにより、従来の検査方法では、テスト時間の大幅な増加と、高精度な電圧測定器を搭載する高価な半導体試験装置が必要となることにより、テストコストは激増する一方となってきている。
【０００８】
かかる問題点を解決した従来の半導体試験装置として、特開平９−３１２５６９号公報に示される半導体試験装置が提案されている。
【０００９】
図８は、この特開平９−３１２５６９号公報に示される半導体試験装置の構成を示すブロック構成図である。
【００１０】
ｎビットのディジタル・データを発生するディジタル信号発生器６０と、クロック発生器６１と、該ディジタル信号発生器６０のデータと該クロック発生器６１のクロック信号とを受けてアナログ電圧Ｖｇを出力する被試験デバイスのＤ／ＡコンバータＤＵＴ６２と、分岐した上記ディジタル信号発生器６０のデータと上記クロック発生器６１のクロック信号とを受けて、基準電圧Ｖｒｅｆを出力するリファレンス（ＲＥＦ）Ｄ／Ａコンバータ６３と、上記被試験デバイスのＤ／ＡコンバータＤＵＴ６２の出力を、その一方の入力に、上記リファレンスＤ／Ａコンバータ６３の出力を、その他方の入力に受けて、差動増幅動作を行う差動増幅器６４と、該差動増幅器６４の差動増幅出力を受けて、上限と下限の良否判定を行うデュアルコンパレータ６５とによって、Ｄ／Ａコンバータ試験装置を構成するものである。かかる構成により、スループットの高いＤ／Ａコンバータ試験装置を提供することができるものである。
【００１１】
しかしながら、この特開平９−３１２５６９号公報に示される半導体試験装置（Ｄ／Ａコンバータ試験装置）には、以下に示す問題点があった。すなわち、この特開平９−３１２５６９号公報に示されるＤ／Ａコンバータ試験装置に於いては、被試験デバイスのＤ／ＡコンバータＤＵＴ６２と、リファレンスＤ／Ａコンバータ６３とは、全く同じ信号が入力される構成であるため、リファレンスＤ／Ａコンバータ６３は、被試験デバイスのＤ／Ａコンバータの良品を用いる必要がある。これは、被試験デバイスのＤ／Ａコンバータが実現する階調数によって端子数が異なるからである。したがって、被試験デバイスのＤ／Ａコンバータが別の種類のものになれば、それに応じて、それと同一種類の良品のＤ／Ａコンバータを、リファレンスＤ／Ａコンバータとして、別途、用意する必要が生じる。すなわち、特開平９−３１２５６９号公報に示される試験装置に於いては、検査を行う被試験デバイスのＤ／Ａコンバータ、或いは、該Ｄ／Ａコンバータを内蔵する半導体集積回路の種類毎に、高精度で良品のリファレンスＤ／Ａコンバータを用意する必要があるという問題点があった。
【００１２】
本発明は、かかる従来の事情に鑑みて為されたものであり、テスト時間の大幅な短縮を図ることができ、従来の安価なテスタを用いて高精度な検査を可能とするとともに、基準電圧発生器を、被検査半導体集積回路の種類毎に用意する必要の無い半導体集積回路の検査装置及びその検査方法を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明に係る半導体集積回路の検査装置は、複数個のＤＡコンバータを内蔵し、該各ＤＡコンバータの出力電圧を、それぞれ、対応する出力端子より出力する構成とした半導体集積回路の検査装置である。
上記各出力端子より出力される各出力電圧と比較される複数の基準電圧を発生する基準電圧発生器であって、複数種類の半導体集積回路の検査に必要な複数種類の基準電圧の組を選択的に出力する機能を有する基準電圧発生器と、上記各出力端子より出力される各出力電圧が、それぞれ、その一方の入力端子に入力され、他方の入力端子には、上記基準電圧発生器よりの基準電圧が入力される複数の差動増幅器と、該複数の差動増幅器よりの増幅出力電圧を、その入力とし、各差動増幅器よりの増幅出力電圧が、それぞれ、所定の電圧範囲内にあるか否かを判定するコンパレータと、を備え、
前記コンパレータは、前記各差動増幅器よりの増幅出力電圧が、それぞれ、所定の電圧範囲を第１の所定の電圧範囲とし、該前記第１の所定の電圧範囲を所定の電圧幅で低減した第２の所定の電圧範囲を設定し、第２の所定電圧範囲を基準として上記各出力端子に対応する差分増幅値を一括して同時に良否判定を繰り返すことを特徴とするものである。
【００１４】
本発明に係る半導体集積回路の検査装置は、上記基準電圧発生器が、上記半導体集積回路に内蔵される上記ＤＡコンバータとは異なるディジタル・データ信号を入力信号として、上記複数の基準電圧を発生するＤＡコンバータであって、上記入力ディジタル・データ信号の選択に応じて、複数種類の半導体集積回路の検査に必要な複数種類の基準電圧の組を選択的に出力するＤＡコンバータであることを特徴とするものである。
【００１５】
本発明に係る半導体集積回路の検査方法は、複数個のＤＡコンバータを内蔵し、該各ＤＡコンバータの出力電圧を、それぞれ、対応する出力端子より出力する構成とした半導体集積回路の検査方法である。各出力端子から出力される各出力電圧と請求項２記載の基準電圧発生器から発生する上記各出力端子に対応する基準電圧の差分を演算する工程１と、該工程１で得られた値を増幅する工程２と、該工程２で得られた上記各出力端子に対応する各差分増幅値が第１の所定の電圧範囲にあるか否かを一括して同時判定する工程３と、を備え、
前記第１の所定の電圧範囲を所定の電圧幅で低減した第２の所定の電圧範囲を設定する工程４と、第２の所定電圧範囲を基準として上記各出力端子に対応する差分増幅値を一括して同時に良否判定する工程５とからなり、該工程５の判定結果が変わるまで工程４と工程５を繰り返すことからなることを特徴とするものである。
【００１６】
本発明に係る半導体集積回路の検査方法は、被検査デバイスの出力状態が変化しても、上記基準電圧発生器から発生する基準電圧との差分をとることにより、第１の所定の電圧範囲を一定の値とすることを特徴とするものである。
【００１８】
本発明に係る半導体集積回路の検査方法は、上記工程５の判定結果が変化する時の前記第２の所定の電圧範囲の値に基づき、被検査デバイスを複数のランクに分類することを特徴とするものである。
【００１９】
本発明に係る半導体集積回路の検査方法は、上記工程４、５を繰り返すごとに第２の所定の範囲を小さくしていくことを特徴とするものである。
【００２１】
かかる本発明の半導体集積回路の検査装置及び検査方法によれば、半導体集積回路の各出力端子より出力される各ＤＡコンバータの出力電圧は、それぞれ、各差動増幅器に於いて、基準電圧と比較される。その結果、すなわち、差動増幅器よりの増幅出力電圧は、並列にコンパレータに入力される。コンパレータに於いては、上記各差動増幅器よりの各増幅出力電圧が、それぞれ、所定の電圧範囲にあるか否かの判定が実行される。
【００２２】
かかる本発明の半導体集積回路の検査装置及び検査方法によれば、多出力化・多階調化が進んだ液晶ドライバＬＳＩ等の半導体集積回路の検査に於いても、コンパレータに於ける各増幅出力電圧の同時判定により、テスト時間の大幅な短縮を図ることができるとともに、従来に於けるような高精度のアナログ電圧測定器による電圧測定も不要となり、従来の安価なテスタを用いて高精度な検査が可能となるものであり、テストコストの大幅な削減を図ることが可能となるものである。また、基準電圧発生器が複数種類の半導体集積回路の検査に共用できるものであるため、被検査半導体集積回路毎に、基準電圧発生器を用意する必要がなく、したがって単一の検査装置で、複数種類の半導体集積回路の検査を効率的に実施することが可能となるものである。
【００２３】
さらに、第１の所定の電圧範囲を所定の電圧幅で低減した第２の所定の電圧範囲を設定し、第２の所定電圧範囲を基準として上記各出力端子に対応する差分増幅値を一括して同時に良否判定し、判定結果が変化する時の前記第２の所定の電圧範囲の値に基づき、被検査デバイスを複数のランクに分類するので、出力間偏差値によってデバイスの実力を分類することができ、搭載する液晶パネルの用途を拡大していくことが可能となるばかりか、これによって歩留まりの向上も図れ、ひいては液晶ドライバの価格適正化にも寄与できる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態に基づいて、本発明を詳細に説明する。
【００２５】
図１は、本発明の一実施形態である液晶ドライバＬＳＩ検査装置のブロック構成を示す構成図である。図１に於いては、ｍ出力、ｎ階調の液晶ドライバＬＳＩの試験を行う場合について示している。また、図２は、図１に示す検査装置の動作説明に供する電圧波形図である。
【００２６】
液晶ドライバＬＳＩ１は、ｍ個の出力端子３を持つ。各出力端子３は、それぞれ、ＤＡコンバータ２の出力端子に接続されている。各ＤＡコンバータ２は、それぞれ、ｎ階調の階調電圧を出力する。各出力端子３から出力された階調電圧は、差動増幅器アレイモジュール４を構成する各差動増幅器５の一方の入力端子６に並列に入力される構成となっている。
【００２７】
８は、上記階調電圧と比較されるｎ個の基準電圧（期待値電圧）を、順次、発生する電圧発生器であり、該電圧発生器８より出力された期待値電圧は、差動増幅器アレイモジュール４を構成する各差動増幅器５の他方の共通入力端子７に入力される構成となっている。この基準電圧発生器８は、ＤＡコンバータ２より出力される各階調電圧の値が異なる、複数種類の液晶ドライバＬＳＩ１の検査に共用できる構成となっているものである。
【００２８】
具体的には、予め設定された最小電圧Ｖｍｉｎを単位として、入力ディジタル・データに応じて、このＶｍｉｎ刻みの複数の階調電圧を発生させることができる構成となっており、被検査液晶ドライバＬＳＩ１より出力される複数の階調電圧の基準値に対応する複数のディジタル・データを選択して、該選択された複数のディジタル・データを順次与えることによって、所望の階調電圧を順次発生させることができる構成となっているものである。すなわち、この基準電圧発生器８に与えるディジタル・データの変更により、異なる種類の液晶ドライバＬＳＩ１の検査に必要な、異なる基準電圧の組を、任意に発生させることができるものである。
【００２９】
なお、この基準電圧発生器の構成としては、以下に示す構成も可能である。すなわち、基準電圧発生器を有する検査装置を用いて、その検査が実行される複数種類の半導体集積回路に内蔵されるＤＡコンバータより出力される各階調電圧の値が全て判明しているときは、入力ディジタル・データ信号に応じて、上記階調電圧を全て出力させることができる構成としておくことによって（この場合は、上述の構成とは異なり、各出力基準電圧間の差電圧は、必ずしも一定とはならない）、複数種類の半導体集積回路の検査に必要な、複数種類の基準電圧の組を選択的に発生させることができる電圧発生器を構成することもできるものである。
【００３０】
各差動増幅器５は、図２に示すように、液晶ドライバＬＳＩ１より出力される階調電圧１３と、電圧発生器８より出力される期待値電圧１４との間のずれ電圧（図２に示す、Ｖ１、Ｖ２、Ｖ３）を所定の倍率（例えば、１００倍、或いは、それ以上の倍率）で増幅した増幅出力電圧を出力するものである。この差動増幅器５に於ける、ずれ電圧値の増幅処理により、後段のコンパレータ１２に於ける比較判定の高精度化を実現しているものである。各差動増幅器５よりの上記増幅出力電圧が出力される出力端子９は、それぞれ、テスタ１０の各入力チャネル１１に接続されており、上記増幅出力電圧は、それぞれ、テスタ１０に入力される。テスタ１０を構成するコンパレータ１２は、各入力チャネル１１を介して入力された各差動増幅器よりの増幅出力電圧が、それぞれ、所定の電圧範囲（例えば、６４階調の場合は、ずれ電圧の値で示して、±２０ｍＶ以下の範囲、２５６階調の場合は、同、±５ｍｖ以下の範囲）にあるか否かの判定を同時に実行し、その結果を示す信号、すなわち、全ての入力電圧が所定電圧範囲内にあるか、或いは、何れかの入力電圧が所定電圧範囲外となっているかを示す判定結果信号を出力する。
【００３１】
このコンパレータ１２の構成を図３に示す。図３に於いて、１５は電圧比較器、１６及び１７は論理積回路である。また、ＶＨは、所定電圧範囲の上限である上限電圧値であり、ＶＬは所定電圧範囲の下限である下限電圧値である。かかる構成により、入力された各差動増幅器５の増幅出力電圧が、全て、所定電圧範囲内にあれば、論理積回路１７の出力は、“Ｈ”レベルとなり、何れかの増幅出力電圧が所定電圧範囲外にあれば、論理積回路１７の出力は、“Ｌ”レベルとなる。
【００３２】
本実施形態の検査装置は、コンパレータ内蔵のテスタ１０に、差動増幅器アレイモジュール４と電圧発生器８とを付加するだけで、実現できるものであり、既存の装置への僅かな装置の付加のみで、高精度なテストを短時間で実施できる、極めて有用な検査装置を提供できるものである。
【００３３】
以下、本実施形態の検査装置の動作の説明を行う。図４は本実施形態の動作を示すフローチャートである。
【００３４】
まず、１階調目の階調電圧が、ｍ個の出力端子３から出力されるように状態を設定して、液晶ドライバＬＳＩ１を動作させる（Ｓ１）。このとき、ｍ個の出力端子３から出力された各階調電圧は、それぞれ、対応する差動増幅器５の一方の入力端子６に並列に入力される。このとき、電圧発生器８は、所定のディジタル・データ信号の入力により、被検査液晶ドライバＬＳＩ１に於ける１階調目の階調電圧に対する期待値電圧を発生するように設定されて制御されており（Ｓ２）、該期待値電圧は、差動増幅器５の他方の入力端子（共通入力端子）７に入力される。
【００３５】
Ｓ３において、各差動増幅器４は、これら各入力電圧に基づいて、液晶ドライバＬＳＩ１より出力された１階調目の階調電圧と、期待値電圧との差を取り（Ｓ３）、所定の倍率（例えば、１００倍、或いは、それ以上の倍率）で増幅し、電圧増幅出力電圧を発生する（Ｓ４）。所定の電圧範囲を設定し（Ｓ５）、電圧増幅出力電圧は、テスタ１０に、並列に入力される。テスタ１０のコンパレ−タ１２に於いて、それぞれ、電圧増幅出力電圧が所定の電圧範囲内にあるか否かの判定が実行される（Ｓ６）。該判定に於いて、論理積回路１７の出力が、“Ｌ”レベルとなり、何れかの出力電圧が上記範囲外にあると判定された場合は、その時点で、検査動作を終了し、検査対象のＬＳＩは不良品として処理される（Ｓ７）。一方、論理積回路１７の出力が、“Ｈ”レベルとなり、全ての出力電圧が、上記所定の電圧範囲内にあると判定された場合は、２階調目の階調電圧のテストに移る（Ｓ８）。
【００３６】
すなわち、２階調目の階調電圧が、ｍ個の出力端子３から出力されるように、液晶ドライバＬＳＩ１を動作させる（Ｓ１）。ｍ個の出力端子３から出力された各階調電圧は、それぞれ、対応する差動増幅器５の一方の入力端子６に並列に入力される。また、このとき、電圧発生器８は、所定のディジタル・データ信号の入力により、被検査液晶ドライバＬＳＩ１に於ける２階調目の階調電圧１３に対する期待値電圧１４を発生するように設定制御されており（Ｓ２）、該期待値電圧は、差動増幅器５の他方の入力端子（共通入力端子）７に入力される。これら各入力電圧に基づく、各差動増幅器５より液晶ドライバＬＳＩ１より出力された２階調目の階調電圧と、期待値電圧との差を求め（Ｓ３）、所定の倍率（例えば、１００倍、或いは、それ以上の倍率）で、電圧を増幅する（Ｓ４）。この増幅電圧は、テスタ１０に、並列に入力される。所定の電圧範囲を設定し（Ｓ５）、テスタ１０のコンパレータ１２に於いて、それぞれ、所定の電圧範囲内にあるか否かの判定が実行される（Ｓ６）。該判定に於いて、論理積回路１７の出力が、“Ｌ”レベルとなり、何れかの出力電圧が上記範囲外にあると判定された場合は、その時点で、検査動作を終了し、検査対象のＬＳＩは不良品として処理される（Ｓ７）。一方、論理積回路１７の出力が、“Ｈ”レベルとなり、全ての出力電圧が、上記所定の電圧範海内にあると判定された場合は、次の、３階調目の階調電圧のテストに移る（Ｓ８）。
【００３７】
以下、同様にして、ｎ階調目の階調電圧のテストまでを実行することにより、液晶ドライバＬＳＩに内蔵される各ＤＡコンバータより出力される各階調電圧のテストを実行することができるものである。
【００３８】
次に、本発明に係る他の実施形態について説明する。
複数個のＤＡＣを有する液晶ドライバ１より出力される階調電圧波形１３は、期待値電圧波形１４に対して図２に示すようにずれ電圧Ｖ１、Ｖ２、Ｖ３が発生する。これは液晶ドライバ１内の個々のＤＡＣ２出力電圧において、ずれ電圧が発生する。このずれ電圧量を検査することも、液晶ドライバの試験においては重要である。
【００３９】
従来方式であれば、高精度アナログ電圧測定器にて各階調電圧の電圧測定を行い、テスタにて演算してずれ電圧の偏差を求めていたが、前記実施例形態より、差動増幅器５から出力する差分電圧をコンパレータ１５に入力し比較判定するため、コンパレ一タ１５のＶＨ、ＶＬ電圧は絶えず一定の電圧にて試験を行うことが可能となる。さらに、本実施形態においては、このＶＨ、ＶＬ電圧を個別に変化させ、ＶＨ側でＰＡＳＳの状態からＦＡＩＬの状態に変化した値と、ＶＬ側でＰＡＳＳの状態からＦＡＩＬの状態に変化した値の電圧差を求めることができるようにする。
【００４０】
具体例として実際の数値を示して詳述する。
この数値測定は、図５の例では理想値に対してＶＯＨ＝２Ｖ、ＶＯＬ＝１Ｖに役定して、この範囲内であるか否かを判定しているが、本実施形態によりさらにデバイスの実力を把握することが可能となる（ＶＯＨ＝２Ｖ、ＶＯＬ＝１Ｖ：第１の所定の電圧範囲）。
まず、ＶＯＨ＝２Ｖを、例えば０．１Ｖずつ変動させていき、ＦＡＩＬとなるポイントを検出する。すなわち理想値に対してピン間バラツキの最大値がＦＡＩＬポイントとなり図５の２ピンが最大値とした場合、ＶＯＨ＝１．８６ＶがＦＡＩＬポイントとなる。
【００４１】
同様にＶＯＬ＝１Ｖを０．１Ｖずつ変動させていき、ＦＡＩＬとなるポイントを検出する。
この場合、理想値に対してピン間バラツキの最小値がＦＡＩＬポイントとなり図５の１ピンが最小値とした場合、ＶＯＬ＝１．２４ＶがＦＡＩＬポイントとなる（ＶＯＨ＝１．８６Ｖ、ＶＯＬ＝１．２４Ｖ：縮小後の第２の所定の電圧範囲）。ここで検出したＶＯＨ＝１．８６ＶとＶＯＬ＝１．２４Ｖがピン間のバラツキであり、この値によって用途別にふりわけ（ランク分け）を行なうことが実現できる。上記の説明では０．１Ｖずつ変動させているが、この変動量を小さくしていくことでさらに測定精度を上げることが可能である（尚、ＶＯＨ、ＶＯＬは、テスタ１０より設定される）。
【００４２】
図６に、本実施形態の動作を示すフローチャートを示す。このフローチャートは、１つの階調における動作を示し、図４と同一部分には同一符号を付す。
図４のフローチャートと異なるのは、Ｓ１１，Ｓ１２，Ｓ１３の処理である。すなわち、Ｓ６において、テスタ１０のコンパレ−タ１２に於いて、それぞれ、電圧増幅出力電圧が所定の電圧範囲内にあるか否かの判定が実行され、論理積回路１７の出力が、“Ｈ”レベルとなり、全ての出力電圧が、上記所定の電圧範囲内にあると判定された場合は、所定電圧範囲を縮小し、第２の所定範囲を設定する（Ｓ１１）。そして、再びＳ６に戻り、電圧増幅出力電圧が第２の所定電圧範囲内にあるか否かの判定が実行される。
【００４３】
また、Ｓ６の判定に於いて、論理積回路１７の出力が、“Ｌ”レベルとなり、何れかの出力電圧が上記範囲外にあると判定された場合は、各出力端子から出力された出力電圧の電圧偏差を抽出する。この抽出された電圧偏差に基づいてランク分けを行う（Ｓ１３）。
Ｓ６、Ｓ１１を繰り返すごとに所定電圧範囲を狭めていく。こうして、半導体集積回路がどの電圧範囲にあるかが判明し、ランク分類が可能となる。
【００４４】
【発明の効果】
以上、詳細に説明したように、本発明の半導体集積回路の検査装置によれば、多出力化・多階調化が進んだ液晶ドライバＬＳＩ等の半導体集積回路の検査においても、コンパレータにおける各増幅出力電圧の同時判定により、テスト時間の大幅な短縮を図ることができると共に、従来におけるような高清度のアナログ電圧測定器による電圧測定が不要となり、従来の安価なテスタを用いて高精度な検査が可能となるものであり、テストコストの大幅な削減を達成することができるものである。さらに、出力間偏差値によってデバイスの実力を分類することができ、搭載する液晶パネルの用途を拡大していくことが可能となるばかりか、これによって歩留まりの向上も図れ、ひいては液晶ドライバの価格適正化にも寄与できる。また、基準電圧発生器を複数種類の半導体集積回路の検査に共用できる構成としているため、被検査半導体集積回路毎に、基準電圧発生器を用意する必要がなく、したがって、本発明によれば、単一の検査装置で、複数種類の半導体集積回路の検査を効率的に実施することができるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態である液晶ドライバＬＳＩ検査装置のブロック構成を示す構成図である。
【図２】同実施形態の動作説明に供する電圧波形図である。
【図３】図１に示されるコンバータの構成を示す構成図である。
【図４】同実施形態の動作を示すフローチャートである。
【図５】本発明の他の実施形態において、第１の所定電圧範囲を縮小する説明図である。
【図６】同実施形態の動作を示すフローチャートである。
【図７】従来の検査装置の構成を示す構成図である。
【図８】従来の他の検査装置の構成を示す構成図である。
【符号の説明】
１                  液晶ドライバＬＳＩ
２                  ＤＡコンバータ
３                  出力端子
４                  差動増幅器アレイモジュール
５                  差動増幅器
６、７              差動増幅器の入力端子
８                  電圧発生器
９                  差動増幅器の出力端子
１０                テスタ
１１                テスタの入力チャネル
１２                コンパレータ
１５                電圧比較器
１６、１７          論理積回路
【図１】
0003558964.tif 000002
【図２】
0003558964.tif 000003
【図３】
0003558964.tif 000004
【図４】
0003558964.tif 000005
【図５】
0003558964.tif 000006
【図６】
0003558964.tif 000007
【図７】
0003558964.tif 000008
【図８】
0003558964.tif 000009