(57)【特許請求の範囲】
【請求項１】
支持基板上に絶縁層を介して設けたシリコン層上の、十字状アクティブ領域を形成する位置と対応した位置に十字状マスクを形成する工程と、
前記十字状マスクの予め定めた突出矩形部の基端部と、基端部に隣接した辺の下の前記シリコン層に第１導電型不純物を注入して接続部を形成する工程と、
前記十字状マスクの周囲に分離領域を設けて前記シリコン層を十字状アクティブ領域に区画する工程と、
前記十字状アクティブ領域に第２導電型不純物を注入する工程と、
前記十字状アクティブ領域の各突出矩形部の基端部を覆ってゲート電極を形成する工程と、
前記十字状アクティブ領域の、前記接続部を形成した第１突出矩形部に第１導電型不純物を注入し、この第１導電型不純物を前記ゲート電極の下方に拡散させてチャネル領域に相当する不純物拡散領域を形成するとともに、この不純物拡散領域を前記接続部に接続する工程と、
前記十字状アクティブ領域の前記第１突出矩形部と、この第１突出矩形部と反対側の第２突出矩形部とに第２導電型不純物を注入してソース領域とドレイン領域とを形成する工程と、
前記十字状アクティブ領域の前記接続部を形成した第３突出矩形部に第１導電型不純物を注入してコンタクト部を形成する工程と、
を有することを特徴とする半導体装置に製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン基板などの支持基板の上に絶縁層を介して単結晶シリコン層を設けたいわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、動作速度の高速化に伴い、ＭＯＳトランジスタなどを形成したときに生ずる寄生容量を小さくすることが要求され、ＳＯＩ構造が注目されている。ＳＯＩ構造は、シリコン基板などの支持基板の上に、薄い単結晶シリコン層を設けた構造となっていて、接合容量などの寄生容量を小さくすることができ、半導体装置の高速動作を可能にする。そして、ＳＯＩ構造基板（ＳＯＩ基板）を用いたバイポーラ接合トランジスタの製造において、支持基板上に絶縁層を介して設けたシリコン層（ＳＯＩ層）に注入した不純物を、ＳＯＩ層の横方向に拡散してベース領域を形成する方法が提案されている。図９ないし図１３は、その製造方法の概略工程図である。
【０００３】
まず、図９（１）に示したように、ＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、シリコン基板（支持基板１２）の上に二酸化ケイ素（ＳｉＯ２  ）からなる絶縁層１４を介して単結晶シリコン層１６が設けてある。そして、単結晶シリコン層１６の表面に二酸化ケイ素からなる酸化絶縁膜１８とシリコン窒化膜（Ｓｉ３  Ｎ４  膜）２０とを形成する。その後、シリコン窒化膜２０の上方からコレクタ用のリンイオン２２を単結晶シリコン層１６に注入し、単結晶シリコン層１６をｎ導電型にする。
【０００４】
次に、同図（２）に示したように、シリコン窒化膜２０の上の、単結晶シリコン層１６に形成するトランジスタ形成領域と対応した位置に、レジスト膜２４を形成する。そして、レジスト膜２４をマスクにして、後述する外部ベース用のホウ素イオン２６を単結晶シリコン層１６に注入し、ｎ−  領域からなるトランジスタ形成領域２８の周囲をｐ＋  拡散領域３０にする。さらに、レジスト膜２４をマスクとしてシリコン窒化膜２０をエッチングし、図９（３）に示したように、トランジスタ形成領域２８の上部に窒化膜マスク３２を形成する。この窒化膜マスク３２は、サイドエッチングを行なうことにより、トランジスタ形成領域２８よりやや小さく形成される。
【０００５】
その後、図９（４）に示したように、窒化膜マスク３２の上を横断して、ベースを形成するための二酸化ケイ素からなるマスク３４を設ける。図１０は、窒化膜マスク３２と二酸化ケイ素からなるマスク３４との関係を示したものである。この図１０から明らかなように、窒化膜マスク３２とマスク３４とは、十字状に交差している。
【０００６】
次に、図１１（１）に示したように、ＳＯＩ基板１０の上部にレジスト膜３６を形成する。このレジスト膜３６は、マスク３４の、後述するエミッタを形成する領域部に開口３８が形成してある。この開口３８は、図１２に平面図で示したように、窒化膜マスク３２の幅より大きく形成してある。なお、図１２の二点鎖線の外側がｐ＋  拡散領域３０となっており、二点鎖線の内側がｎ型不純物を拡散させたｎ−  領域のトランジスタ形成領域２８となっている。
【０００７】
そして、レジスト膜３６をマスクとして、ベース領域を形成するためのホウ素イオン４０をトランジスタ形成領域２８に開口３８を介して部分注入する。その後、トランジスタ形成領域２８に注入したホウ素（ｐ型不純物）を熱処理してトランジスタ形成領域２８の横方向に拡散させ、図１１（２）に示したように、ｐ型導電領域４０をマスク３４の下方まで浸入させる。
【０００８】
次に、窒化膜マスク３２とマスク３４との周囲の単結晶シリコン層１６をエッチングし、図１３（１）に示したように、単結晶シリコン層１６を十字状に形成して素子分離を行なう。なお、図１３（１）においては、窒化膜マスク３２、酸化絶縁膜１８およびマスク３４は省略してある。
【０００９】
その後、マスク３４を利用してトランジスタ形成領域２８のエミッタ４２を形成する領域とコレクタ４４を形成する領域とにヒ素イオン４６を注入し、これらの領域をｎ＋  拡散領域にする。これにより、エミッタ４２とコレクタ４４とが形成されるとともに、両者の間にホウ素を横方向に拡散させて形成したｐ型導電体からなる内部ベース４８が形成され、トランジスタ５２が形成される。そして、内部ベース４８の両側には、ｐ＋  拡散領域からなる外部ベース５０が形成される。その後、図１３（２）に示したように、トランジスタ５２の上に絶縁層５４が形成される。また、絶縁層５４に設けたコンタクトホールを介してエミッタ４２、コレクタ４４および外部ベース５０に配線５６が接続される。
【００１０】
なお、外部ベース５０は、熱拡散により図１１（２）に示したｐ型導電領域４０を形成した際に、図１２に符号５１によって示した接続部にｐ型不純物が拡散されることにより、接続部５１を介して内部ベース４８に電気的に接続される。
【００１１】
【発明が解決しようとする課題】
ところで、ＳＯＩ構造を有する半導体装置は、アクティブ領域となる単結晶シリコン層が周囲を絶縁物によって囲まれている。このため、単結晶シリコン層の横方向に不純物を拡散させてチャネル領域を形成する、Ｄｉｆｆｕｓｉｏｎ  ＭＯＳ（ＤＭＯＳ）トランジスタを形成した場合、チャネル領域が電気的に浮いた状態となって周囲の電界の影響を受け、安定した動作を行なわせることが困難となる。そこで、一般的には、チャネル領域と同じ導電型の不純物濃度のより高いボディコンタクト部をチャネル領域に隣接して設け、ボディコンタクト部を介して電気的に浮いた状態となっているチャネル領域をアースなどに接続し、電気的に浮いた状態を解消するようにしている。
【００１２】
図１４は、上述した従来技術において説明したトランジスタ５２の製造方法を利用した場合に、チャネル領域を不純物の横方向への拡散によって形成したＳＯＩ構造ｎチャネルＤＭＯＳトランジスタの一例を示したものであり、サイドウォールは省略してある。
【００１３】
ＤＭＯＳトランジスタ１３０は、アクティブ領域８２が十字状をなしていて、支持基板１２の上に絶縁層１４を介して設けられている。十字状アクティブ領域８２は、１つの突出矩形部９０ａがｎ＋  拡散領域からなるソース領域１０６となっており、その反対側の突出矩形部９０ｃがｎ＋  拡散領域からなるドレイン領域１０８となっている。そして、ＤＭＯＳトランジスタ１３０は、ソース領域１０６に隣接してチャネル領域１１０が形成してある。このチャネル領域１１０は、比較的濃度の低いｐ型不純物を拡散したｐ−  拡散領域であって、Ｈ状ゲート電極８８をマスクとしてソース領域１０６に注入したｐ型不純物を十字状アクティブ領域８２の横方向に、すなわちソース領域からドレイン領域方向にゲート電極８８の下方に拡散させて形成される。
【００１４】
一方、十字状アクティブ領域８２の他の２つの突出矩形部９０ｂ、９０ｄは、ｐ＋  拡散領域からなるボディコンタクト部１１４、１１６となっている。図１４に示すように、Ｈ状をなすゲート電極８８の下方にｐ型不純物を拡散させて形成したｐ−  拡散領域からなるチャネル領域１１０は、充分に拡散させることができないため、ボディコンタクト部１１４、１１６と電気的に接続することができない。
【００１５】
このため、従来におけるチャネル領域とボディコンタクトの接続部の形成は、十字状アクティブ領域８２を形成したのち、ゲート電極８８を形成するまでに、マスクを用いて接続部用の不純物注入工程を行なう必要があった。ところが、このようにマスクを用いて不純物の注入を行なって接続部を形成する場合、マスクずれなどによって接続部の不純物濃度が低くなることがあり、接続部の抵抗値が大きくなって、充分なボディコンタクトをとることができない場合を生ずる。このため、ボディコンタクトを確実にとれる製造方法の開発が望まれていた。
【００１６】
本発明は、上記の要請に鑑みてなされたもので、ＤＭＯＳトランジスタにおけるボディコンタクトを確実にとれるようにすることを目的としている。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を介して設けたシリコン層上の、十字状アクティブ領域を形成する位置と対応した位置に十字状マスクを形成する工程と、前記十字状マスクの予め定めた突出矩形部の基端部と、基端部に隣接した辺の下の前記シリコン層に第１導電型不純物を注入して接続部を形成する工程と、前記十字状マスクの周囲に分離領域を設けて前記シリコン層を十字状アクティブ領域に区画する工程と、前記十字状アクティブ領域に第２導電型不純物を注入する工程と、前記十字状アクティブ領域の各突出矩形部の基端部を覆ってゲート電極を形成する工程と、前記十字状アクティブ領域の、前記接続部を形成した第１突出矩形部に第１導電型不純物を注入し、この第１導電型不純物を前記ゲート電極の下方に拡散させてチャネル領域に相当する不純物拡散領域を形成するとともに、この不純物拡散領域を前記接続部に接続する工程と、前記十字状アクティブ領域の前記第１突出矩形部と、この第１突出矩形部と反対側の第２突出矩形部とに第２導電型不純物を注入してソース領域とドレイン領域とを形成する工程と、前記十字状アクティブ領域の前記接続部を形成した第３突出矩形部に第１導電型不純物を注入してコンタクト部を形成する工程と、を有することを特徴としている。
【００１８】
このようになっている本発明は、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第１導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。そして、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、ＤＭＯＳトランジスタを安定して作動させることができる。
【００１９】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の好ましい実施の形態を、添付図面に従って詳細に説明する。図１ないし図６は、本発明の実施の形態に係る半導体装置の説明図である。なお、この実施形態においては、ｎチャネルＤＭＯＳの製造方法について説明するが、ｐチャネルＤＭＯＳについても同様にして製造することができる。
【００２０】
まず、図１（１）に示したように、シリコンからなる支持基板１２の上に、二酸化ケイ素（ＳｉＯ２  ）からなる絶縁層１４を介して単結晶シリコン層１６が設けてあるＳＯＩ基板１０を用意する。そして、同図（２）に示したように、単結晶シリコン層１６の上に、窒化ケイ素（Ｓｉ３  Ｎ４  ）膜６０をＣＶＤなどによって堆積する。さらに、窒化ケイ素膜６０の上にフォトレジストを塗布し、これを露光、現像してパターニングし、シリコン単結晶層１６のアクティブ領域にする部分と対応した位置に十字状のレジスト膜６２を設ける。
【００２１】
その後、レジスト膜６２をマスクにして窒化ケイ素膜６０をエッチングし、アクティブ領域と対応した位置に、窒化ケイ素膜６０からなる十字状マスク６４を形成する（図２（１）参照）。次に、図２（２）に示したように、単結晶シリコン層１６の上部全体にフォトレジストを塗布し、これをパターニングしてレジストマスク６６を形成する。このレジストマスク６６は、十字状マスク６４の予め定めた突出矩形部６８の基端部に隣接した辺７０、７２の、基端部側を露出させる開口７４を有している。露出させる辺７０、７２の長さは、後述するゲート電極に覆われない部分を有する長さにするのが望ましい。
【００２２】
次に、同図に示してあるように、レジスト膜６６をマスクにして十字状マスク６４の辺７０、７２の下の単結晶シリコン層１６に、ホウ素やガリウムなどの第１導電型（ｐ導電型）半導体を形成する第１導電型不純物イオン７６を注入し、単結晶シリコン層１６内に第１導電型のｐ＋  領域からなる接続部７８を形成する。すなわち、第１導電型不純物イオン７６を図に対して垂直に打ち込まず、図に対して斜め（例えば、４５度）に打ち込む。このとき、突出矩形部６８を形成する辺７１、７３の基端部にも接続部７８が形成される。
【００２３】
その後、レジスト膜６６を除去し、ＳＯＩ基板１０を酸化雰囲気において加熱し、単結晶シリコン層１６を酸化したのち、十字状マスク６４を除去する。これにより、十字状マスク６４の周囲に二酸化ケイ素からなる分離領域８０が形成される。また、十字状マスク６４の下には、分離領域８０によって区画された、単結晶シリコンからなる十字状のアクティブ領域８２が形成される（図２（３）参照）。なお、ｐチャネルＤＭＯＳを形成する場合には、接続部７８にリンやヒ素などのｎ型半導体を形成する不純物が注入される。
【００２４】
次に、十字状アクティブ領域８２の表面を熱酸化して酸化膜を形成したのち、ＳＯＩ基板１０の上面にフォトレジストを塗布し、これをパターニングして十字状アクティブ領域８２を露出させた開口８４を有するレジスト膜８６を形成する。そして、レジスト膜８６をマスクにして十字状アクティブ領域８２に、酸化膜を介してリンやヒ素などのｎ型半導体を形成する第２導電型不純物イオン（図示せず）を注入し、接続部７８を除いたアクティブ領域８２を第２導電型のｎ−  領域にする。なお、ｐチャネルＤＭＯＳを形成する場合、アクティブ領域には、ホウ素などのｐ型不純物が注入される。
【００２５】
次に、十字状アクティブ領域８２の表面の酸化膜を除去し、再度熱酸化して薄い酸化膜（ゲート酸化膜）を形成したのち、酸化膜の上面に導電性の膜（例えば、ポリシリコン膜）をＣＶＤなどによって堆積する。その後、導電性膜をエッチングし、図３（１）に示したように、アクティブ領域８２の上にゲート酸化膜を介してゲート電極８８を形成する。このゲート電極８８は、実施形態の場合、十字状アクティブ領域８２の各突出矩形部９０ａ〜９０ｄの基端側交差部を覆うようにＨ状に形成してある。
【００２６】
次に、図３（２）に示したように、十字状アクティブ領域８２の予め定めた突出矩形部、すなわち第１導電型不純物イオン７６を注入して接続部７８を形成した辺７０、７１、７２、７３の基端部、および辺７１、７３を有する突出矩形部９０ａを露出させたレジスト膜９２を形成する。また、レジスト膜９２は、突出矩形部９０ａを露出させた開口９４の、突出矩形部９０ａの幅方向（図３（２）の上下方向）の広さが、ゲート電極８８より広くなっていて、突出矩形部９０ｂ、９０ｄの一部が露出している。なお、実施形態の場合、突出矩形９０ａは、後述するようにソース領域を形成する部分となる。
【００２７】
次に、レジスト膜９２とゲート電極８８とをマスクにし、ホウ素などのｐ型半導体を形成する、第１導電型不純物イオン（図示せず）を十字状アクティブ領域８２の露出している部分に注入する。そして、レジスト９２を除去したのち、ＳＯＩ基板１０を熱処理（アニール）し、図３（３）の矢印９６に示したように、アクティブ領域８２に注入した第１導電型不純物（ｐ型不純物）を横方向に、すなわちゲート電極８８の下方に拡散させ、ゲート電極８８の下にｐ−  拡散領域９８を形成する。すなわち、突出矩形部９０ａに注入されたｐ型不純物は、図３（３）のＣ−Ｃ線に沿った断面図である図４に示したように、破線に示した位置から矢印９６のように拡散し、ゲート電極８８の下方にチャネル領域となるｐ−  拡散領域９８を形成する。そして、このｐ−  拡散領域９８は、接続部７８に自己整合的に接続され、後述するようにチャネル領域を形成する。
【００２８】
その後、図４に示したように、ＳＯＩ基板１０を覆ってシリコン酸化膜（二酸化ケイ素膜）１００をＣＶＤなどによって堆積する。そして、このシリコン酸化膜１００を反応性イオンエッチングなどによって異方性エッチングを行ない、図５に示したように、ゲート電極８８の側部にサイドウォール１０２を形成する。
【００２９】
次に、図６（１）に示したように、十字状アクティブ領域８２の突出矩形部９０ｂ、９０ｄを覆ったレジスト膜１０４を形成する。そして、レジスト膜１０４をマスクとしてアクティブ領域８２の突出矩形部９０ａ、９０ｃにリンイオンなどの第２導電型不純物イオンを注入したのち、レジスト膜１０４を除去する。これにより、同図（２）に示したように、突出矩形部９０ａ、９０ｃがｎ＋  拡散領域からなるソース領域１０６、ドレイン領域１０８になり、ソース領域１０６に隣接してｐ−  拡散領域からなるチャネル領域１１０がゲート電極８８の下方に形成される。なお、図６（１）においては、サイドウォール１０２が省略してある。
【００３０】
その後、図７に示したように、十字状アクティブ領域８２の突出矩形部９０ｂ、９０ｄを露出させたレジスト膜１１２を形成する。次に、レジスト膜１１２をマスクとして突出矩形部９０ｂ、９０ｄにホウ素イオンなどの第１導電型イオンを注入したのち、レジスト膜１１２を除去する。これにより、図８に示したように、突出矩形部９０ｂ、９０ｄがｐ＋  拡散領域からなるボディコンタクト部１１４、１１６となり、ＤＭＯＳトランジスタ１２０が完成する。そして、ボディコンタクト部１１４、１１６は、図８の斜線部に示したように、接続部７８を介してボディとなるチャネル領域１１０に接続される。すなわち、チャネル領域１１０は、ＤＭＯＳトランジスタ１２０の製造過程において、自己整合的に接続部７８に接続され、接続部７８を介してボディコンタクト部１１４、１１６に接続される。
【００３１】
このように、実施形態に係る製造方法によれば、十字状アクティブ領域８２を形成する前に、十字状アクティブ領域８２に形成する接続部７８と対応した位置に、チャネル領域１１０を形成する導電型と同じ第１導電型を予め注入しておくことにより、不純物を十字状アクティブ領域８２の横方向に拡散させてチャネル領域１１０を形成する際に、チャネル領域１１０が自己整合的に接続部７８に接続される。このため、従来のようにマスクずれなどによって、接続部７８の抵抗値が大きくなり、ボディとなるチャネル領域１１０の電位がとれないなどの不都合をなくすことができる。
【００３２】
【発明の効果】
以上に説明したように、本発明によれば、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第１導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。よって、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、ＤＭＯＳトランジスタを安定して作動させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法を説明する図であって、（１）はＳＯＩ基板の説明図であり、（２）は十字状マスクを形成する工程の説明図である。
【図２】実施形態に係る半導体装置の製造方法を説明する図であって、（１）は十字状マスクの平面図、（２）は接続部形成用の不純物注入工程の説明図、（３）は十字状アクティブ領域の説明図である。
【図３】実施の形態に係る半導体装置の製造方法を説明する図であって、（１）はゲート電極を形成する工程の説明図、（２）はチャネル用不純物を注入する工程の説明図、（３）は不純物を横方向に拡散させる工程の説明図である。
【図４】図３（３）のＣ−Ｃ線に沿った断面図である。
【図５】実施の形態に係る半導体装置の製造方法の説明図であって、サイドウォールの形成工程の説明図である。
【図６】実施の形態に係る半導体装置の製造方法の説明図であって、（１）ソース領域とドレイン領域とを形成する工程の平面図、（２）は（１）のＤ−Ｄ線に沿った断面図である。
【図７】実施の形態に係る半導体装置の製造方法のボディコンタクト部を形成する工程の説明図である。
【図８】実施の形態に係るＤＭＯＳトランジスタの説明図であって、（１）は平面図、（２）は（１）のＢ−Ｂ線に沿った断面図である。
【図９】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図である。
【図１０】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、窒化膜マスクと二酸化ケイ素からなるマスクとの形成状態を示す斜視図である。
【図１１】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、ベースを形成する工程の説明図である。
【図１２】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、ベース形成工程を説明する平面図である。
【図１３】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、（１）はエミッタとコレクタとを形成する工程を説明する斜視図であり、（２）は拡散接合トランジスタの断面図である。
【図１４】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法を利用した場合のＤＭＯＳトランジスタの説明図である。
【符号の説明】
１０………ＳＯＩ基板
１２………支持基板
１４………絶縁層
１６………単結晶シリコン層
６４………十字状マスク
６６、８６、９２、１０４、１１２………レジストマスク
６８………突出矩形部
７０、７１、７２、７３………辺
７６………第１導電型不純物イオン
７８………接続部
８０………分離領域
８２………十字状アクティブ領域
８８………ゲート電極
９０ａ〜９０ｄ………突出矩形部
９８………ｐ−  拡散領域
１０６………ソース領域
１０２………サイドウォール
１０８………ドレイン領域
１１０………チャネル領域
１１４、１１６………ボディコンタクト部
１２０、１３０………ＤＭＯＳトランジスタ
【図１】
0003584866.tif 000002
【図２】
0003584866.tif 000003
【図３】
0003584866.tif 000004
【図４】
0003584866.tif 000005
【図５】
0003584866.tif 000006
【図６】
0003584866.tif 000007
【図７】
0003584866.tif 000008
【図８】
0003584866.tif 000009
【図９】
0003584866.tif 000010
【図１０】
0003584866.tif 000011
【図１１】
0003584866.tif 000012
【図１２】
0003584866.tif 000013
【図１３】
0003584866.tif 000014
【図１４】
0003584866.tif 000015