(57)【特許請求の範囲】
【請求項１】
出力トランジスタをオン／オフさせることによって、入力信号波形を矩形波に整形して出力するようにした波形整形回路において、
前記出力トランジスタのベースに電荷を注入する注入回路と、
前記出力トランジスタのベースから電荷を引抜く引抜回路と、
前記注入回路または引抜回路の内、何れか一方の回路に関連して設けられ、前記注入または引抜き時間を遅延させる遅延回路とを含み、
前記注入回路または引抜回路の内、前記遅延回路が設けられる側の回路は、カレントミラー回路を備えて構成され、
前記遅延回路は、前記カレントミラー回路を構成する一対のトランジスタのベースに付加されるコンデンサおよび前記カレントミラー回路のオン動作に連動して前記コンデンサに電荷を注入する制御トランジスタとを備え、前記カレントミラー回路のオフ動作時に前記コンデンサの蓄積電荷の前記一対のトランジスタのベース電流による放電時間分の遅延を行うことを特徴とする波形整形回路。
【請求項２】
前記遅延回路は、前記コンデンサの容量を、前記一対のトランジスタのベース電流値および所望遅延時間に基づいて決定される値よりも大きく形成し、その増加した容量分の電荷を前記所望遅延時間で放電する定電流源をさらに備えることを特徴とする請求項１記載の波形整形回路。
【請求項３】
前記遅延回路は、前記一対のトランジスタのベース電流分を負担するベース電流補償回路および前記一対のトランジスタのベースに付加される定電流源をさらに備え、前記コンデンサの容量および定電流源の電流値を前記所望遅延時間に対応して設定することを特徴とする請求項１記載の波形整形回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、機器間の電気的絶縁を図り、かつ高速デジタル信号を正確に伝送することができるフォトカプラの出力回路として好適に実施される波形整形回路に関する。
【０００２】
【従来の技術】
近年、さまざまな分野において高速化が進められており、より高速の信号伝達が必要とされている。機器間のデータ伝送に際しては、前記高速化が不可欠であるとともに、機器間の絶縁をも向上させなければならない。また、そのような要求を満足することができる構成が、安価に安定して供給されなければならない。このため、上記各要求を満足することができる構成として、従来からフォトカプラが用いられている。
【０００３】
図１は、そのようなフォトカプラ１を用いた機器２，３間のデータ伝送のための構成を示すブロック図である。発光ダイオードなどで実現される発光素子４へは、機器１からの伝送データが与えられ、該発光素子４はそのデータを光信号に変換して、対を成す受光素子５へ放射する。フォトダイオードなどで実現される受光素子５は、受光した前記光信号を微弱な電流信号に変換し、その信号出力は、増幅器６で増幅された後、パルス出力回路７で正確なデジタル信号に波形整形（再現）されて前記機器３に入力される。このようにして、機器２，３間を電気的に絶縁しつつ、データの伝送が行われている。
【０００４】
上記図１の例では、機器２から機器３へデータを伝送する例を示しているけれども、双方向の伝送が行われる場合には、フォトカプラ１はもう１つ設けられる。
【０００５】
【発明が解決しようとする課題】
フォトカプラ１は、その構成上、発光素子４の発光効率、受光素子５の受光感度および素子４，５間のギャップが個々に異なり、受光素子５で得られる電流信号の大きさが異なることがある。一方、伝達されるべき信号に対して、出力される信号の歪みは、受光素子で得られる電流振幅に依存する。図２に、その関係を示す。ここで、許容される歪みは信号のスピードから決定される。また、入力許容振幅はフォトカプラ１の特性から決定され、広い程、容易に安価で安定した製品の供給が可能となる。
【０００６】
具体的に例を挙げると、たとえば直流から１０Ｍｂｐｓの信号を伝達させるにあたって、信号歪み量Ｗ１を３５ｎｓｅｃ以内とし、パルス出力回路７として、過渡応答特性が図２に示す特性の回路を想定すると、入力許容振幅Ｗ２は３〜８．１μＡとなる。すなわち、図２において、ｔｐｈｌは光オフ状態であるハイ出力から光オン状態であるロー出力への切換わり時の動作特性を示し、ｔｐｌｈは光オン状態であるロー出力から光オフ状態であるハイ出力への切換わり時の動作特性を示し、これらの応答特性の時間差が前記３５ｎｓｅｃ以内となる前記３〜８．１μＡの範囲が前記入力許容振幅となる。図３には、（ａ）で示す入力信号に対して、前記ｔｐｈｌ，ｔｐｌｈの関係を、（ｂ）の出力信号に示す。
【０００７】
これに対して、受発光素子５，４の素子特性およびそれらの間のギャップのバラツキを含めて、この許容振幅範囲内に収まらなければ、製品として安価で安定した供給を行うことは困難になる。
【０００８】
本発明の目的は、入力許容振幅範囲を拡大することによって、前段回路の素子バラツキに対する裕度を拡大し、安定した特性を得ることができる波形整形回路を提供することである。
【０００９】
【課題を解決するための手段】
本発明の波形整形回路は、出力トランジスタをオン／オフさせることによって、入力信号波形を矩形波に整形して出力するようにした波形整形回路において、前記出力トランジスタのベースに電荷を注入する注入回路と、前記出力トランジスタのベースから電荷を引抜く引抜回路と、前記注入回路または引抜回路の内、何れか一方の回路に関連して設けられ、前記注入または引抜き時間を遅延させる遅延回路とを含み、前記遅延回路が設けられる側の回路は、たとえばカレントミラー回路を備えて構成され、前記遅延回路は、たとえば前記カレントミラー回路を構成する一対のトランジスタのベースに付加されるコンデンサおよび前記カレントミラー回路のオン動作に連動して前記コンデンサに電荷を注入する制御トランジスタとを備え、前記カレントミラー回路のオフ動作時に前記コンデンサの蓄積電荷の前記一対のトランジスタのベース電流による放電時間分の遅延を行うことを特徴とする。
【００１０】
上記の構成によれば、波形整形回路に許容される歪みは信号のスピードから決定され、伝送速度が決定されると、それに対応した歪み量が決定される。前記歪み量は、波形整形回路のハイ出力からロー出力への切換わり時の遅延時間と、ロー出力からハイ出力への切換わり時の遅延時間との差、すなわち出力トランジスタのオンからオフの遅延時間とオフからオンの遅延時間との差によって表される。そして、所定の歪み量の範囲であっても、図２の特性から理解されるように、ハイ出力からロー出力への切換わり時の動作特性である前記ｔｐｈｌまたはロー出力からハイ出力への切換わり時の動作特性である前記ｔｐｌｈの何れか一方の特性を遅延させることで、入力許容振幅を広くすることができる。
【００１１】
したがって、信号歪みを前記所定の範囲内としても、入力許容振幅を拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。
【００１３】
また、本発明の波形整形回路では、前記遅延回路は、前記コンデンサの容量を、前記一対のトランジスタのベース電流値および所望遅延時間に基づいて決定される値よりも大きく形成し、その増加した容量分の電荷を前記所望遅延時間で放電する定電流源をさらに備えることを特徴とする。
【００１４】
上記の構成によれば、前記カレントミラー回路を構成する一対のトランジスタの電流増幅率ｈｆｅのバラツキが多少大きくても、前記遅延時間のバラツキを抑えることができる。
【００１５】
さらにまた、本発明の波形整形回路では、前記遅延回路は、前記一対のトランジスタのベース電流分を負担するベース電流補償回路および前記一対のトランジスタのベースに付加される定電流源をさらに備え、前記コンデンサの容量および定電流源の電流値を前記所望遅延時間に対応して設定することを特徴とする。
【００１６】
上記の構成によれば、コンデンサの電荷は、ほぼ定電流源によって放電されるので、前記遅延時間を高精度に設定することができる。
【００１７】
【発明の実施の形態】
本発明の実施の一形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００１８】
図４は、本発明の実施の一形態の波形整形回路であるパルス出力回路１１の概略的構成を示すブロック図である。このパルス出力回路１１は、たとえば前述のフォトカプラ１のパルス出力回路７として用いられる。ＮＰＮ型の出力トランジスタＴｒ０のベースには、電荷を注入する電流注入回路１２と、電荷を引抜く電流引抜回路１３とが相互に並列に接続されるとともに、本発明では、さらに電流注入回路１２と電流引抜回路１３との何れか一方の回路に関連して、遅延回路１４が設けられている（図４の例では、電流引抜回路１３に関連して遅延回路１４が設けられ、該電流引抜回路１３による出力トランジスタＴｒ０のベースからの電荷の引抜き速度を遅くしている。）。前記電流注入回路１２および電流引抜回路１３には、共通に前記増幅器６からの出力が与えられる。
【００１９】
図５は、前記パルス出力回路１１の具体的構成を示すブロック図である。ＮＰＮ形の出力トランジスタＴｒ０のベースには、ハイレベルＶｃｃの電源ライン１５から、ＮＰＮ形のトランジスタＴｒ１および電流制限抵抗Ｒ１を介して電荷が注入される。前記トランジスタＴｒ１のベースには、前記増幅器６からの出力電圧Ｖａが与えられる。前記トランジスタＴｒ１および電流制限抵抗Ｒ１は、前記電流注入回路１２を形成する。
【００２０】
一方、前記出力電圧Ｖａとは差動の出力電圧Ｖｂが、トランジスタＴｒ２のベースに与えられる。トランジスタＴｒ２は、そのベース電流に対応した電流を前記電源ライン１５から電流制限抵抗Ｒ２を介してトランジスタＴｒ３に与える。その電流は、前記トランジスタＴｒ３とカレントミラー回路を形成するトランジスタＴｒ４で折返されて、前記出力トランジスタＴｒ０のベースから、電荷を引抜く。これらのＮＰＮ形のトランジスタＴｒ２〜Ｔｒ４および電流制限抵抗Ｒ２は、前記電流引抜回路１３を形成する。
【００２１】
前記トランジスタＴｒ３，Ｔｒ４のベースとローレベルＧＮＤの電源ライン１６との間には、コンデンサＣ１が接続されており、また前記ベースは、トランジスタＴｒ５を介して前記電源ライン１５に接続される。トランジスタＴｒ５のベースは、トランジスタＴｒ３のコレクタと接続されている。これらのトランジスタＴｒ５およびコンデンサＣ１は、前記遅延回路１４を形成する。
【００２２】
上述のように構成されるパルス出力回路１１において、前記出力電圧Ｖａがハイ出力からロー出力へ切換わり、前記出力電圧Ｖｂがロー出力からハイ出力へ切換わる光オフ状態から光オン状態への切換わり時の動作特性は、前記図２において前記ｔｐｌｈで示すとおりとなる。これに対して、前記出力電圧Ｖａがロー出力からハイ出力へ切換わり、前記出力電圧Ｖｂがハイ出力からロー出力へ切換わる光オン状態から光オフ状態への切換わり時の動作特性は、前記ｔｐｈｌから、ｔｐｈｌ’で示すとおりとなる。
【００２３】
すなわち、光オフ状態から光オン状態への切換わり時には、出力電圧Ｖａがハイレベルからローレベルになるのに伴って、トランジスタＴｒ１は速やかにオフするとともに、出力電圧Ｖｂがローレベルからハイレベルになるのに伴って、トランジスタＴｒ５を介して、コンデンサＣ１に瞬時に電流が供給され、ほぼ０の充電時間で電荷が蓄積され、トランジスタＴｒ３，Ｔｒ４が速やかにオンし、出力トランジスタＴｒ０は速やかにオフする。このため、動作特性は、前記ｔｐｌｈのままとなる。
【００２４】
これに対して、光オン状態から光オフ状態への切換わり時には、出力電圧Ｖａがローレベルからハイレベルになるのに伴って、トランジスタＴｒ１は速やかにオンする。しかしながら、出力電圧Ｖｂがハイレベルからローレベルになるのに対しては、前記コンデンサＣ１の電荷がトランジスタＴｒ３，Ｔｒ４のベース電流で引抜かれ、該トランジスタＴｒ３，Ｔｒ４がオフするのに応答遅れが生じる。このため、出力トランジスタＴｒ０がオンするのに応答遅れが生じ、動作特性は、前記ｔｐｈｌから、ｔｐｈｌ’で示すとおりとなる。
【００２５】
前記トランジスタＴｒ３，Ｔｒ４のベース電流値ＩＢ  は、トランジスタＴｒ３，Ｔｒ４，Ｔｒ５のベース−エミッタ間電圧をともにＶＢＥとし、該トランジスタＴｒ３，Ｔｒ４の電流増幅率をｈｆｅとするとき、ともに、
ＩＢ  ＝（Ｖｂ−３ＶＢＥ）／Ｒ２／ｈｆｅ                        …（１）
で表すことができる。
【００２６】
ここで、Ｒ２＝４ｋΩ、ＶＢＥ＝０．７Ｖ、ｈｆｅ＝１００とすると、Ｖｂ＝５Ｖ（ハイ）時には、ＩＢ  ＝７．２５μＡとなり、Ｖｂ＝４Ｖ（ロー）時には、４．７５μＡとなり、立上がり時の平均は、６μＡとなる。そして、この間のベース電位の変化ΔＶｂは、
ΔＶｂ＝Ｖｔ・ｌｎ（７２５／４７５）＝１１ｍＶ                …（２）
となる。ただし、Ｖｔ＝ｋＴ／ｑであり、ｑは電荷量であり、ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｔ＝３００°Ｋ（２７℃）のとき、Ｖｔ≒２６ｍＶである。
【００２７】
したがって、コンデンサＣ１から電荷が抜取られる時間ｄｔは、Ｑ＝ＣＶから、Ｃ１＝１５ｐＦとすると、
ｄｔ＝ｄＶ・Ｃ１／ｄＩ＝１３．８ｎｓｅｃ                    …（３）
となり、ｄｔだけカレントミラー回路の応答が遅れ、前記図２において動作特性がｔｐｈｌから、ｔｐｈｌ’に変化させることができる。ただし、ｄＩ＝ＩＢ  ×２＝１２μＡとしている。
【００２８】
したがって、前記直流から１０Ｍｂｐｓの信号を伝達させるにあたって、信号歪み量Ｗ１を前記３５ｎｓｅｃ以内のままとしても、入力許容振幅範囲は、Ｗ２から、３．７〜１１μＡのＷ２’に拡大することができる。
【００２９】
このようにして、信号の伝送速度から許容される歪み量Ｗ１を３５ｎｓｅｃの範囲内のままとしても、入力許容振幅範囲をＷ２からＷ２’に拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。また、コンデンサＣ１の容量は、トランジスタＴｒ３，Ｔｒ４の微少なベース電流による引抜に対して所望とする遅延時間を得る値であり、上記のように微少な容量でよく、該パルス出力回路１１の集積化にも好適に対応することができる。
【００３０】
なお、上記の説明は、光オフ状態でハイレベルを出力している、いわゆるノーマリーハイの回路を例にしているけれども、ノーマリーローの回路の場合には、たとえば出力トランジスタＴｒ０はＮＰＮ形のままで、残余のトランジスタＴｒ１〜Ｔｒ４がＰＮＰ形となり、電源ライン１５がローレベルＧＮＤとなり、電源ライン１６がハイレベルＶｃｃとなる。したがって、トランジスタＴｒ５およびコンデンサＣ１から成る遅延回路は、トランジスタＴｒ２〜Ｔｒ４および電流制限抵抗Ｒ２から成る電流注入回路に関して設けられることになる。
【００３１】
また、出力トランジスタＴｒ０をオフ状態からオン状態へ切換える場合の速度を速くしても同様の効果を得ることができるけれども、その場合には、出力トランジスタＴｒ０の移動度を高めたり、電流注入回路１２の電流量を大きくする必要があり、困難である。さらにまた、特開平７−１５３０１号公報に、出力パルスの立上がりおよび立下がりをともに遅延させることが記載されているけれども、高周波ノイズの除去を目的としたものであり、本発明は、入力許容振幅範囲の拡大を目的として、立上がりまたは立下がりの何れか一方のみを遅延させるものであり、全く異なるものである。
【００３２】
本発明の実施の他の形態について、図６に基づいて説明すれば、以下のとおりである。
【００３３】
図６は、本発明の実施の他の形態のパルス出力回路２１のブロック図である。このパルス出力回路２１は、前述のパルス出力回路１１に類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このパルス出力回路２１では、前記コンデンサＣ１よりも容量の大きいコンデンサＣ２が用いられるとともに、定電流源Ｉ１が設けられている。定電流源Ｉ１は、前記コンデンサＣ２から一定の電荷を抜取る。たとえばトランジスタＴｒ３，Ｔｒ４の電流増幅率ｈｆｅのバラツキを３５％とすると、前記時間ｄｔは、１３．８×（１−０．３５）＝８．９７ｎｓｅｃから、１３．８×（１．３５）＝１８．６３ｎｓｅｃまで変化することになる。
【００３４】
そこで、たとえばＣ２＝３０ｐＦとし、前記式３と同様にＩ１＝１２μＡとすると、
0003597431.tif 000002
となり、時間ｄｔのバラツキを抑えることができる。
【００３５】
本発明の実施のさらに他の形態について、図７に基づいて説明すれば、以下のとおりである。
【００３６】
図７は、本発明の実施のさらに他の形態のパルス出力回路３１のブロック図である。このパルス出力回路３１は、前述のパルス出力回路２１に類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このパルス出力回路３１では、さらにベース電流補償回路３２が設けられている。ベース電流補償回路３２は、カレントミラー回路を構成するトランジスタＴｒ３，Ｔｒ４の消費電流を供給し、前記時間ｄｔを前記定電流源Ｉ１の電流値によって決定する。
【００３７】
すなわち、ベース電流補償回路３２は、前記トランジスタＴｒ３，Ｔｒ４とカレントミラー回路を構成するＮＰＮ形のトランジスタＴｒ６と、そのトランジスタＴｒ６と直列に前記電源ライン１５，１６間に介在されるＮＰＮ形のトランジスタＴｒ７と、トランジスタＴｒ７のベース電流を３倍にして前記トランジスタＴｒ３，Ｔｒ４に折返すＰＮＰ形のトランジスタＴｒ８，Ｔｒ９，Ｔｒ１０とを備えて構成されている。
【００３８】
Ｔｒ６のベース電流をＩｂ、コレクタ電流をＩｃ、エミッタ電流をＩｅとするとき、
Ｉｅ＝Ｉｂ＋Ｉｃ                                            …（７）
Ｉｃ＝Ｉｂ×ｈｆｅ                                          …（８）
Ｉｅ＝｛（１＋ｈｆｅ）／ｈｆｅ｝Ｉｃ                        …（９）
として、トランジスタＴｒ６のコレクタ電流にはトランジスタＴｒ４のコレクタ電流と同様の電流が流れるので、トランジスタＴｒ７のエミッタ電流は、トランジスタＴｒ４と近似的に同じとなる。
【００３９】
通常、電流増幅率ｈｆｅが１００程度と充分に大きいので、トランジスタＴｒ７のベース電流とトランジスタＴｒ４のベース電流とが近似的に等しくなる。このベース電流をトランジスタＴｒ８，Ｔｒ９，Ｔｒ１０によって３倍にして前記トランジスタＴｒ４のベースに帰還させることによって、トランジスタＴｒ３，Ｔｒ４，Ｔｒ６のベース電流が補償される。
【００４０】
したがって、前記コンデンサＣ１からトランジスタＴｒ３，トランジスタＴｒ４，Ｔｒ６によって放電される電荷とほぼ等しい電荷が、トランジスタＴｒ１０のコレクタから前記コンデンサＣ１に供給されることになり、前記のように時間ｄｔを前記定電流源Ｉ１の電流値によって、任意に決定することができる。
【００４１】
なお、前記機器３などの後続回路の入力極性が逆で、出力トランジスタＴｒ０がＰＮＰ型の場合には、前記図４の構成において、電流注入回路１２に対して遅延回路１４を設けるようにしてもよい。
【００４２】
【発明の効果】
本発明の波形整形回路は、以上のように、出力トランジスタをオン／オフさせることによって、入力信号波形を矩形波に整形して出力するようにした波形整形回路において、出力トランジスタのベースに電荷を注入する注入回路と、前記ベースから電荷を引抜く引抜回路との内、何れか一方の回路に関連して遅延回路を設け、前記遅延回路が設けられる側の回路は、たとえばカレントミラー回路を備えて構成され、前記遅延回路は、たとえば前記カレントミラー回路を構成する一対のトランジスタのベースに付加されるコンデンサを備え、その容量値に充電または放電される時間分の遅延を行う。
【００４３】
それゆえ、信号伝送速度から決定される信号歪みを所定の範囲内としても、入力許容振幅を拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。
【００４５】
また、本発明の波形整形回路では、以上のように、前記遅延回路は、前記コンデンサの容量を、前記一対のトランジスタのベース電流値および所望遅延時間に基づいて決定される値よりも大きく形成し、その増加した容量分の電荷を前記所望遅延時間で放電する定電流源をさらに備える。
【００４６】
それゆえ、前記カレントミラー回路を構成する一対のトランジスタの電流増幅率ｈｆｅのバラツキが多少大きくても、前記遅延時間のバラツキを抑えることができる。
【００４７】
さらにまた、本発明の波形整形回路では、以上のように、前記遅延回路は、前記一対のトランジスタのベース電流分を負担するベース電流補償回路および前記一対のトランジスタのベースに付加される定電流源をさらに備え、前記コンデンサの容量および定電流源の電流値を前記所望遅延時間に対応して設定する。
【００４８】
それゆえ、コンデンサの電荷は、ほぼ定電流源によって放電されるので、前記遅延時間を高精度に設定することができる。
【図面の簡単な説明】
【図１】フォトカプラを用いた機器間のデータ伝送のための一構成例を示すブロック図である。
【図２】許容信号歪みと入力許容振幅との関係を示すグラフである。
【図３】パルス出力回路の入力信号に対する出力信号の立上がりおよび立下がり時の遅延時間を説明するための波形図である。
【図４】本発明の実施の一形態の波形整形回路であるパルス出力回路の概略的構成を示すブロック図である。
【図５】前記パルス出力回路の具体的構成を示すブロック図である。
【図６】本発明の実施の他の形態のパルス出力回路のブロック図である。
【図７】本発明の実施のさらに他の形態のパルス出力回路のブロック図である。
【符号の説明】
１    フォトカプラ
２，３    機器
４    発光素子
５    受光素子
６    増幅器
７；１１，２１，３１    パルス出力回路（波形整形回路）
１２    電流注入回路
１３    電流引抜回路
１４    遅延回路
１５，１６    電源ライン
３２    ベース電流補償回路
Ｃ１，Ｃ２    コンデンサ
Ｉ１    定電流源
Ｔｒ０    出力トランジスタ
Ｔｒ１〜Ｔｒ１０    トランジスタ
Ｒ１，Ｒ２    電流制限抵抗
【図１】
0003597431.tif 000003
【図２】
0003597431.tif 000004
【図３】
0003597431.tif 000005
【図４】
0003597431.tif 000006
【図５】
0003597431.tif 000007
【図６】
0003597431.tif 000008
【図７】
0003597431.tif 000009