(57)【特許請求の範囲】
【請求項１】
一次巻線及び二次巻線を有するトランスと、
前記トランスの前記一次巻線に直列接続されて前記一次巻線への入力をスイッチングするスイッチング素子と、
前記スイッチング素子に並列接続されたスナバ回路と、
前記スナバ回路に流れる電流を検出する検出手段と、
前記検出手段による検出結果に基づいて、過電流保護のための制御及び前記スイッチング素子のスイッチング周波数の制御の少なくとも一方の制御を行う制御手段と、
を備えた電源装置。
【請求項２】
前記検出手段が、前記スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗であり、前記スナバ回路がコンデンサと抵抗との直列回路で構成されている場合にはスナバ回路の抵抗に並列接続された分圧抵抗であることを特徴とする請求項１記載の電源装置。
【請求項３】
前記スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗と並列にコンデンサを接続し、前記スナバ回路がコンデンサと抵抗との直列回路で構成されている場合には前記分圧抵抗と並列にコンデンサを接続したことを特徴とする請求項２記載の電源装置。
【請求項４】
前記スイッチング素子をスイッチング動作させるためのドライブ信号を生成するドライブ回路を更に備え、
前記過電流保護のための制御を、前記ドライブ信号を停止させる制御とした
ことを特徴とする請求項１乃至請求項３の何れか１項記載の電源装置。
【請求項５】
前記検出手段において発生する電圧のレベルが所定の基準電圧を越えた際にラッチ信号を出力するコンパレータを更に備え、
前記過電流保護のための制御を、前記ラッチ信号によって前記ドライブ信号を停止させる制御とした
ことを特徴とする請求項４記載の電源装置。
【請求項６】
前記スイッチング周波数の制御を、前記検出手段により検出された電流によって判断される出力電流レベルが所定値より小さい場合に前記スイッチング素子の発振周波数が上昇しないように制御するものとした
ことを特徴とする請求項１乃至請求項３の何れか１項記載の電源装置。
【請求項７】
前記スイッチング素子の最低オフ時間を決定する最低オフ時間決定回路と、前記スイッチング素子をスイッチング動作させるためのドライブ信号を生成するドライブ回路と、を更に備え、
前記スイッチング周波数の制御を、前記出力電流レベルが所定値より小さい場合に前記最低オフ時間決定回路によって前記ドライブ回路の出力を予め定められた最低オフ時間を過ぎるまでオンさせない制御とした
ことを特徴とする請求項６記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、サージ電圧の抑制等を行うスナバ回路（ｓｎｕｂｂｅｒ  ｃｉｒｃｕｉｔ）を含んで構成された電源装置に関する。
【０００２】
【従来の技術】
図７に従来の電源装置の構成例を示す。同図に示すように、この電源装置５０は、一次巻線１２Ａ、二次巻線１２Ｂ及び制御巻線１２Ｃを有したトランス１２、該トランス１２の一次巻線１２Ａへの入力電源１４による電圧の印加／非印加の切り換え（スイッチング）を行うトランジスタにより構成されたスイッチング素子１８、トランス１２の制御巻線１２Ｃと接続され、前記スイッチング素子１８のスイッチング動作を制御する制御回路５２、トランス１２の二次巻線１２Ｂからの出力を整流及び平滑するダイオード２４Ａ及びコンデンサ２４Ｂを有した整流平滑回路２４を含んで構成されており、この種の電源装置は一般にリンギングチョークコンバータと呼ばれている。
【０００３】
また、図７における制御回路５２に遅延回路を持たせ、該遅延回路によってスイッチング素子１８のターンオンタイミングを遅延させる動作を行う電源装置があり、この種の電源装置は一般に擬似共振電源と呼ばれている。
【０００４】
以上のようなリンギングチョークコンバータや擬似共振電源等の電源装置では、図７に示すように、スイッチング素子１８と並列にスナバ回路としてのスナバコンデンサ２０が接続されている場合が多い。このスナバコンデンサ２０は、軽負荷時の発振周波数の上昇や間欠発振を抑制し、スイッチング素子１８にかかる電圧の立ち上がりの傾斜をゆるくし、スイッチング損失やサージ電圧のピーク値を抑える等のために広く用いられているものであり、リンギングチョークコンバータにおいてはスナバコンデンサ、擬似共振電源においては共振コンデンサ等と呼ばれている。
【０００５】
また、スイッチング素子１８の電圧のピーク値や振動の抑制のため、このスナバコンデンサ２０と直列に数オームから数１０オーム程度の抵抗を接続する技術も広く知られている。
【０００６】
以上のような電源装置において、該電源装置内部で該電源装置の出力電流レベルを検出する手段として、図７に示すように、スイッチング素子１８に流れるスイッチング素子電流ＩＣを検出する電流検出回路５４、又は整流平滑回路２４から出力されて図示しない負荷に流れる負荷電流ＩＯを検出する電流検出回路５６を適用する技術が知られている（一例として特開平７−５９３４６号公報参照）。
【０００７】
図８の（Ａ）及び（Ｂ）は電流検出回路５４の具体的な回路例を、（Ｃ）及び（Ｄ）は電流検出回路５６の具体的な回路例を、各々示している。
【０００８】
すなわち、図８（Ａ）は電流検出回路５４として抵抗６０を適用したものであり、図８（Ｂ）は電流検出回路５４としてカレントトランス６２と該カレントトランス６２の二次巻線に接続されたダイオード６４と抵抗６６とにより構成された回路を適用したものである。また、図８（Ｃ）は電流検出回路５６として、図８（Ａ）と同様に抵抗６８を適用したものであり、図８（Ｄ）は電流検出回路５６として、図８（Ｂ）と同様にカレントトランス７０と該カレントトランス７０の二次巻線に接続されたダイオード７２と抵抗７４とにより構成された回路を適用したものである。
【０００９】
図８（Ａ）及び図８（Ｃ）に示した電流検出回路（以下、「抵抗による電流検出方式」という。）は、抵抗に流れる電流を検出し、検出した電流に基づいて電源装置の出力電流レベルを検出するものであり、図８（Ｂ）及び図８（Ｄ）に示した電流検出回路（以下、「カレントトランスによる電流検出方式」という。）は、カレントトランスに流れる電流を検出し、検出した電流に基づいて電源装置の出力電流レベルを検出するものである。
【００１０】
以上のように構成された電源装置５０では、制御回路５２によって、電流検出回路５４又は電流検出回路５６により検出された電流レベルに基づいて過電流保護のための制御や、軽負荷時における周波数の低減等の各種制御が成される。
【００１１】
しかしながら、上記のような構成の電源装置では、電流検出方式に応じて次のような問題点があった。
【００１２】
抵抗による電流検出方式では、トランス１２の一次巻線１２Ａに流れる電流又は二次巻線１２Ｂに流れる電流が全て電流検出用の抵抗に流れるため、ここでの電力損失が大きい。また、カレントトランスによる電流検出方式では、上記抵抗による電流検出方式に比較してコストが大幅に上昇すると共に、当該カレントトランスが理想トランスであるなら電力損失は発生しないが実際には理想トランスではないため電力損失が発生する。
【００１３】
このような問題点を解決するために適用し得る技術として、特開平６−２４５４９８号、特開平７−２７４４９３号、及び特開平８−４７２５２号の各公報に記載の技術があった。
【００１４】
特開平６−２４５４９８号公報記載の技術は、トランスに負荷電流を供給するための負荷巻線とは別に無負荷巻線を設け、負荷巻線により得られる出力電圧と無負荷巻線の端子電圧とを比較して、その差電圧に基づいて負荷巻線の出力電流を判断するものである。
【００１５】
また、特開平７−２７４４９３号公報記載の技術は、スイッチング素子に直列接続された電流検出用の抵抗に発生した電圧を予め生成した電圧に重畳させ、該重畳された電圧と基準電圧とをコンパレータによって比較することにより、上記電流検出用の抵抗の抵抗値が低い場合であっても過電流を検出することができるようにしたものであり、これに伴って検出用の抵抗における消費電力を小さくすることができるので、この結果として損失を低減することができるものである。
【００１６】
更に、特開平８−４７２５２号公報記載の技術は、センス端子付きＦＥＴ（電界効果トランジスタ）をスイッチング素子として適用し、上記センス端子に流れる電流を検出するものであり、センス端子に流れる電流はドレイン電流に対して一定比率の小電流であるため、従来に比較して損失を低下することができるものである。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記特開平６−２４５４９８号公報記載の技術では、上述したように無負荷巻線を設ける必要があるためコストが高くなると共に回路構成も複雑になる、という問題点があった。
【００１８】
また、上記特開平７−２７４４９３号公報記載の技術では、上記コンパレータのスレッシュホールド電圧がばらついた場合、従来の回路に比較して検出レベルのばらつきが大きくなり、精度の高い電流検出を行うことができない、という問題点があった。
【００１９】
更に、上記特開平８−４７２５２号公報記載の技術では、センス端子付きＦＥＴという特別な部品を用いる必要があるため回路設計の柔軟性が低く、かつ電源装置のコストが高くなる、という問題点があった。
【００２０】
本発明は上記問題点を解消するために成されたものであり、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる電源装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の電源装置は、一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列接続されて前記一次巻線への入力をスイッチングするスイッチング素子と、前記スイッチング素子に並列接続されたスナバ回路と、前記スナバ回路に流れる電流を検出する検出手段と、前記検出手段による検出結果に基づいて、過電流保護のための制御及び前記スイッチング素子のスイッチング周波数の制御の少なくとも一方の制御を行う制御手段と、を備えている。
【００２２】
請求項１記載の電源装置によれば、一次巻線及び二次巻線を有するトランスの一次巻線に直列接続され、かつスナバ回路が並列接続されたスイッチング素子によって一次巻線への入力がスイッチングされる。なお、上記スイッチング素子には、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ等が含まれる。また、上記スナバ回路は上述したように軽負荷時の発振周波数の上昇や間欠発振を抑制し、スイッチング素子にかかる電圧の立ち上がりの傾斜をゆるくし、スイッチング損失やサージ電圧のピーク値を抑える等のために広く一般に用いられているものであり、コンデンサのみによって構成されているものや、コンデンサと抵抗との直列回路によって構成されているもの、非直線特性を持つ半導体素子によって構成されているもの等がある。なお、上記スナバ回路は、サージアブソーバ回路と呼ばれることもある。
【００２３】
また、この電源装置では、検出手段によってスナバ回路に流れる電流が検出され、該検出結果に基づいて、過電流保護のための制御及び前記スイッチング素子のスイッチング周波数の制御の少なくとも一方の制御が制御手段によって行われる。
【００２４】
すなわち、スイッチング素子がターンオフした際に、スナバ回路に流れ込む電流のピーク値は、その時点においてトランスの一次巻線に流れる電流のピーク値と略等しい。
【００２５】
従って、電源装置の定格出力時であれば、上記一次巻線に流れる電流のピーク値は大きいため、これと略同一のピーク値の電流がスナバ回路に流れ込む。一方、これとは逆に軽負荷時であれば、一次巻線に流れる電流のピーク値は小さく、スナバ回路に流れ込む電流のピーク値も同様に小さくなる。
【００２６】
すなわち、スナバ回路に流れ込む電流のピーク値を検出することによって制御手段は電源装置の出力電流レベルを判断することができることになる。そして、スナバ回路に流れ込む電流の実効値は通常、一次巻線に流れる電流と比較して十分に小さいため、一次巻線に流れる電流よりスナバ回路に流れ込む電流を検出することによって、簡単な回路構成のままで、検出手段における電力損失を大幅に改善することができる。
【００２７】
このように、請求項１に記載の電源装置によれば、検出手段によってスナバ回路に流れる電流を検出しているので、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
また、請求項１に記載の電源装置によれば、検出手段による検出結果に基づいて、過電流保護のための制御及びスイッチング素子のスイッチング周波数の制御の少なくとも一方の制御を行っているので、過電流保護のための制御及びスイッチング素子のスイッチング周波数の制御の少なくとも一方を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
【００２８】
また、請求項２記載の電源装置は、請求項１記載の発明において、前記検出手段が、前記スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗であり、前記スナバ回路がコンデンサと抵抗との直列回路で構成されている場合にはスナバ回路の抵抗に並列接続された分圧抵抗であることを特徴としたものである。
【００２９】
従って、請求項２に記載の電源装置によれば、請求項１記載の発明と同様の効果を奏することができると共に、検出手段を抵抗のみによって構成しているので、検出手段をカレントトランス等を用いて構成する場合に比較して回路構成を簡易なものとすることができると共に、装置のコストを低減することができる。
【００３０】
また、請求項３記載の電源装置は、請求項２記載の発明において、前記スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗と並列にコンデンサを接続し、前記スナバ回路がコンデンサと抵抗との直列回路で構成されている場合には前記分圧抵抗と並列にコンデンサを接続したことを特徴としたものである。
【００３１】
すなわち、スナバ回路のコンデンサの容量が小さい程、該コンデンサに流れ込む電流は期間が短いため、該コンデンサの容量が比較的小さな場合には該コンデンサに直列接続された抵抗又は上記分圧抵抗に流れる電流から直接ピーク値を検出することは困難である。そこで、本第３実施形態に係る発明では、上記コンデンサに直列接続された抵抗又は上記分圧抵抗と並列にコンデンサを接続することにより、上記電流のレベルを積分値として検出することができるようにしている。
【００３２】
このように、請求項３に記載の電源装置によれば、請求項２記載の発明と同様の効果を奏することができると共に、スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗と並列にコンデンサを接続し、スナバ回路がコンデンサと抵抗との直列回路で構成されている場合には分圧抵抗と並列にコンデンサを接続しているので、電流のレベルを積分値として検出することができ、この結果として確実に出力電流レベルを検出することができる。
【００３３】
なお、本発明に係る電源装置は、請求項４記載の発明のように、前記スイッチング素子をスイッチング動作させるためのドライブ信号を生成するドライブ回路を更に備え、前記過電流保護のための制御を、前記ドライブ信号を停止させる制御とすることができる。
特に、請求項４に記載の発明は、請求項５に記載の発明のように、前記検出手段において発生する電圧のレベルが所定の基準電圧を越えた際にラッチ信号を出力するコンパレータを更に備え、前記過電流保護のための制御を、前記ラッチ信号によって前記ドライブ信号を停止させる制御とすることができる。
また、本発明に係る電源装置は、請求項６記載の発明のように、前記スイッチング周波数の制御を、前記検出手段により検出された電流によって判断される出力電流レベルが所定値より小さい場合に前記スイッチング素子の発振周波数が上昇しないように制御するものとすることができる。
特に、請求項６に記載の発明は、請求項７に記載の発明のように、前記スイッチング素子の最低オフ時間を決定する最低オフ時間決定回路と、前記スイッチング素子をスイッチング動作させるためのドライブ信号を生成するドライブ回路と、を更に備え、前記スイッチング周波数の制御を、前記出力電流レベルが所定値より小さい場合に前記最低オフ時間決定回路によって前記ドライブ回路の出力を予め定められた最低オフ時間を過ぎるまでオンさせない制御とすることができる。
【００３６】
【発明の実施の形態】
以下、図面を参照して、本発明の電源装置の実施の形態について詳細に説明する。
【００３７】
〔第１実施形態〕
まず、図１を参照して、本実施形態に係る電源装置１０の構成について説明する。同図に示すように、本実施形態に係る電源装置１０には、一次巻線１２Ａ、二次巻線１２Ｂ及び制御巻線１２Ｃを有したトランス１２が備えられており、該トランス１２の一次巻線１２Ａの一方の端子は入力電源１４の一方の端子に接続されている。
【００３８】
また、電源装置１０は入力電源１４による一次巻線１２Ａへの所定電圧の印加／非印加を切り換える（スイッチングする）トランジスタからなるスイッチング素子１８を備えており、該スイッチング素子１８のコレクタは一次巻線１２Ａの他方の端子に接続されており、エミッタは入力電源１４の他方の端子に接続されている。
【００３９】
一方、トランス１２における制御巻線１２Ｃの双方の端子には上記スイッチング素子１８のスイッチング動作の制御等を行う制御回路１６が接続されており、該制御回路１６の一方の出力端子はスイッチング素子１８のベースに、他方の出力端子はスイッチング素子１８のエミッタに、各々接続されている。
【００４０】
また、スイッチング素子１８のコレクタとエミッタとの間には、直列接続されたスナバコンデンサ２０及び電流検出回路２２が並列接続されている。
【００４１】
本実施形態に係る電流検出回路２２は、図２（Ａ）に示すように抵抗３０によって構成されており、抵抗３０の両端子は制御回路１６に接続されている。なお、本実施形態における抵抗３０は１オーム以下の比較的小さな抵抗値のものを用いている。これは、抵抗３０による電力損失を極力抑えるためである。
【００４２】
更に、図１に示すように、トランス１２における二次巻線１２Ｂの一方の端子にはダイオード２４Ａのアノードが接続されており、該ダイオード２４Ａのカソードはコンデンサ２４Ｂの一方の端子に接続されており、更にコンデンサ２４Ｂの他方の端子は二次巻線１２Ｂの他方の端子に接続されている。
【００４３】
すなわち、ダイオード２４Ａ及びコンデンサ２４Ｂによって二次巻線１２Ｂからの出力に対する整流平滑回路２４が構成されている。ここで、コンデンサ２４Ｂの双方の端子は、図示しない負荷に対して接続されるものであり、本電源装置１０の外部出力端子として構成されている。
【００４４】
トランス１２が本発明のトランスに、制御回路１６が本発明の制御手段に、スイッチング素子１８が本発明のスイッチング素子に、スナバコンデンサ２０が本発明のスナバ回路に、電流検出回路２２が本発明の検出手段に、各々相当する。
【００４５】
次に、図３及び図４を参照して、本第１実施形態に係る電源装置１０の作用を説明する。なお、図３及び図４は各々定格出力時及び軽負荷時におけるトランス１２の一次巻線１２Ａを流れる電流（以下、一次電流という。）Ｉ１と、スイッチング素子１８を流れる電流（以下、スイッチング素子電流という。）ＩＣと、スナバコンデンサ２０を流れる電流（以下、スナバ電流という。）ＩＳと、スイッチング素子１８のコレクタ・エミッタ間の電圧（以下、スイッチング素子電圧という。）ＶＣＥと、の時間経過に伴うレベルの変化を示す波形図である。
【００４６】
図１から明らかなように、一次電流Ｉ１、スイッチング素子電流ＩＣ、及びスナバ電流ＩＳには次の（１）式で示す関係がある。
【００４７】
Ｉ１＝ＩＣ＋ＩＳ                                                                          （１）
図３における期間ｔ１はスイッチング素子１８の状態がオンからオフへ移行する期間であり、該期間ｔ１においてスイッチング素子１８に流れるスイッチング素子電流ＩＣは急激に減少する。
【００４８】
これに伴い、スイッチング素子１８がオフする直前の一次電流Ｉ１のピーク値を保持するかのように、スナバコンデンサ２０にスナバ電流ＩＳが流れ込み、一次電流Ｉ１は略一定に保たれる。
【００４９】
その後、期間ｔ２において、スナバコンデンサ２０に流れ込んだスナバ電流ＩＳは、スイッチング素子電圧ＶＣＥがＶｉｎ＋ｎ×Ｖｏに達するまで、一次電流Ｉ１を略一定に保つように流れる。ここで、Ｖｉｎは入力電源１４の端子間電圧であり、ｎはトランス１２における一次巻線１２Ａの巻数を二次巻線１２Ｂの巻数で除した値であり、Ｖｏはコンデンサ２４Ｂの端子間電圧、すなわち負荷電圧である。
【００５０】
そして、期間ｔ３において、スイッチング素子電圧ＶＣＥがＶｉｎ＋ｎ×Ｖｏに達した後は、スナバ電流ＩＳはトランス１２やその他の回路パターンのリーケージインダクタンス及び寄生容量によって決定される所定の周波数で減衰振動する。
【００５１】
以上のように、スイッチング素子１８がターンオフした際に、スナバコンデンサ２０に流れ込むスナバ電流ＩＳのピーク値は、その時点における一次電流Ｉ１のピーク値と略等しい。
【００５２】
従って、定格出力時であれば、一次電流Ｉ１のピーク値は大きいため、これと略同一のピーク値のスナバ電流ＩＳがスナバコンデンサ２０に流れ込む。一方、これとは逆に軽負荷時であれば、図４に示すように一次電流Ｉ１のピーク値は小さく、スナバコンデンサ２０に流れ込むスナバ電流ＩＳのピーク値も同様に小さくなる。
【００５３】
すなわち、スナバ電流ＩＳのピーク値を検出することによって制御回路１６は電源装置１０の出力電流レベルを判断することができることになる。そして、スナバ電流ＩＳの実効値は通常、一次電流Ｉ１と比較して十分小さいため、一次電流Ｉ１よりスナバ電流ＩＳを検出することによって、簡単な構成のままで、電流検出回路２２における損失を大幅に改善することができる。
【００５４】
以上詳細に説明したように、本実施形態に係る電源装置１０では、電流検出回路によってスナバ回路に流れる電流を検出しているので、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
【００５５】
また、本実施形態に係る電源装置１０では、電流検出回路を抵抗のみによって構成しているので、電流検出回路をカレントトランス等を用いて構成する場合に比較して回路構成を簡易なものとすることができると共に、装置のコストを低減することができる。
【００５６】
なお、本実施形態では、本発明の検出手段としての電流検出回路２２として、図２（Ａ）に示すように抵抗３０を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図２（Ｂ）に示す形態を適用する形態とすることもできる。
【００５７】
同図に示した電流検出回路２２’は、図２（Ａ）に示した形態における電流検出用の抵抗３０に並列にコンデンサ３２を接続したものであり、この構成では電流レベルを積分値として検出することができる。
【００５８】
一方、スナバ回路としてスナバコンデンサ２０に加えて該スナバコンデンサ２０に直列にスナバ抵抗３４（通常、数１０オーム程度の抵抗）を接続した回路が適用されている場合には、図２（Ｃ）に示すように、電流検出回路２２’’としてスナバ抵抗３４の両端子間に分圧用の抵抗３６Ａ及び抵抗３６Ｂを接続し、該抵抗３６Ａ及び抵抗３６Ｂによって分圧された電圧レベルに基づいて電流レベルを検出する形態とすることもできる。従って、この場合は、スナバコンデンサ２０及びスナバ抵抗３４の直列接続によって構成される回路が本発明のスナバ回路に、抵抗３６Ａ及び抵抗３６Ｂの直列接続によって構成される回路が本発明の分圧抵抗に、各々相当する。
【００５９】
〔第２実施形態〕
本第２実施形態では、電流検出回路として図２（Ａ）に示したもの、すなわち抵抗３０を適用すると共に、スナバ電流ＩＳのピーク値に基づいて過電流保護を行う場合の形態について説明する。
【００６０】
まず、図５を参照して、本第２実施形態に係る電源装置１０の構成について説明する。なお、図５の図１と同一の部分については図１と同様の符号を付して、その説明を省略する。
【００６１】
同図に示すように、本第２実施形態に係る電源装置１０における制御回路１６はＩＣとして構成されており、外部端子として設けられている電源端子４０Ａ及びグランド端子４０Ｂの両端子間に所定レベルの電圧が印加されることによって駆動することができるものである。
【００６２】
そこで本第２実施形態に係る電源装置１０では、トランス１２における制御巻線１２Ｃの端子の各々を、ダイオード３８Ａ及びコンデンサ３８Ｂを含んで構成された整流平滑回路３８を介して制御回路１６の電源端子４０Ａ及びグランド端子４０Ｂに接続することにより、電源装置１０の動作中にのみ制御回路１６に所定レベルの電源電圧を供給して該制御回路１６を駆動するように構成されている。
【００６３】
また、制御回路１６には反転入力端が所定の基準電圧を有する基準電源４２を介してグランド端子４０Ｂに接続されたコンパレータ４４が備えられており、該コンパレータ４４の非反転入力端は電流検出回路２２として備えられている抵抗３０の一方の端子に接続されている。
【００６４】
一方、コンパレータ４４の出力端子はスイッチング素子１８をスイッチング動作させるためのドライブ信号を生成するドライブ回路４８に接続されており、ドライブ回路４８の上記ドライブ信号を出力する出力端は抵抗２８を介してスイッチング素子１８のベースに接続されている。
【００６５】
この電源装置１０では、当該電源装置１０の出力電流が増加すると、それに伴って一次電流Ｉ１、スナバ電流ＩＳ共にピーク値が増加する。
【００６６】
この際、電流検出用の抵抗３０において発生する電圧も上昇し、該電圧のレベルが制御回路１６内の基準電源４２の基準電圧を越えると、コンパレータ４４からドライブ回路４８に対してラッチ信号が出力され、該ラッチ信号によって制御回路１６からスイッチング素子１８のベースに対して出力されているドライブ信号が停止されて過電流保護が行われる。
【００６７】
以上詳細に説明したように、本第２実施形態に係る電源装置１０では、電流検出回路による検出結果に基づいて、過電流保護のための制御を行っているので、電源装置１０の過電流保護を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
【００６８】
〔第３実施形態〕
本第３実施形態では、電流検出回路として図２（Ｂ）に示したもの、すなわち抵抗３０に加えてコンデンサ３２を並列接続した電流検出回路２２’を適用すると共に、電流検出回路２２’によって検出されたスナバ電流ＩＳに基づいてスイッチング素子１８のスイッチング周波数を制御する場合の形態について説明する。
【００６９】
まず、図６を参照して、本第３実施形態に係る電源装置１０’の構成について説明する。なお、図６の図５と同一の部分については図５と同様の符号を付して、その説明を省略する。
【００７０】
同図に示すように、本第３実施形態に係る電源装置１０’における制御回路１６’は上記第２実施形態に係る制御回路１６と同様にＩＣとして構成されており、外部端子として設けられている電源端子４０Ａ及びグランド端子４０Ｂの両端子間に所定レベルの電圧が印加されることによって駆動することができるものである。
【００７１】
従って本第３実施形態に係る電源装置１０’においても、トランス１２における制御巻線１２Ｃの端子の各々を整流平滑回路３８を介して制御回路１６’の電源端子４０Ａ及びグランド端子４０Ｂに接続することにより、電源装置１０’の動作中にのみ制御回路１６’に所定レベルの電源電圧を供給して該制御回路１６’を駆動するように構成されている。
【００７２】
また、本第３実施形態に係る制御回路１６’は、上記第２実施形態に係る制御回路１６に比較して、コンパレータ４４の反転入力端及び非反転入力端に各々接続されているものが逆とされている点と、コンパレータ４４の出力端子がスイッチング素子１８の最低オフ時間を決定する最低オフ時間決定回路４６を介してドライブ回路４８に接続されている点のみが相違している。
【００７３】
この電源装置１０’では、当該電源装置１０’の出力電流が増加すると、それに伴って一次電流Ｉ１、スナバ電流ＩＳ共にピーク値が増加する。
【００７４】
この際、電流検出回路２２’におけるコンデンサ３２の作用によって得られる積分電圧も上昇し、該積分電圧のレベルが制御回路１６’内のコンパレータ４４によって基準電源４２の基準電圧と比較され、上記積分電圧が基準電圧より小さい場合、すなわち、出力電流レベルが所定値より小さい場合にはコンパレータ４４の出力はハイレベルとなる。
【００７５】
コンパレータ４４の出力がハイレベルである場合、最低オフ時間決定回路４６によってドライブ回路４８の出力は、予め定められた最低オフ時間を過ぎるまでオンしない。
【００７６】
すなわち、出力電流レベルが所定値より小さい場合には、スイッチング素子１８の発振周波数が上昇しないように制御することができ、消費エネルギーを低減することができる。
【００７７】
以上詳細に説明したように、本第３実施形態に係る電源装置１０’では、電流検出回路による検出結果に基づいて、スイッチング素子のスイッチング周波数（発振周波数）の制御を行っているので、消費エネルギーの低減を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
【００７８】
なお、上記各実施形態では、本発明のスイッチング素子としてバイポーラ型のトランジスタを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、ＭＯＳ型のトランジスタを適用することもできることはいうまでもない。
【００７９】
また、上記第２実施形態及び第３実施形態では、制御回路１６（１６’）をＩＣによって構成した場合について説明したが、本発明はこれに限定されるものではなく、制御回路１６（１６’）内の各部を各種電子部品により組み上げて構成することもできる。
【００８０】
更に、上記第２実施形態では、本発明をスナバ電流ＩＳのピーク値に基づいて過電流保護を行う形態に適用した場合について、また、上記第３実施形態では、スナバ電流ＩＳに基づいてスイッチング素子１８のスイッチング周波数を制御する形態に適用した場合について説明したが、本発明はこれに限定されるものではなく、電源装置の出力電流レベルを判断して何らかの制御を行う回路には全て適用することができる。
【００８１】
【発明の効果】
請求項１に記載の電源装置によれば、検出手段によってスナバ回路に流れる電流を検出しているので、出力電流レベルの検出を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる、という効果が得られる。
また、請求項１に記載の電源装置によれば、検出手段による検出結果に基づいて、過電流保護のための制御及びスイッチング素子のスイッチング周波数の制御の少なくとも一方の制御を行っているので、過電流保護のための制御及びスイッチング素子のスイッチング周波数の制御の少なくとも一方を簡易な回路構成で、低損失、高精度かつ低コストに行うことができる。
【００８２】
また、請求項２に記載の電源装置によれば、請求項１記載の発明と同様の効果を奏することができると共に、検出手段を抵抗のみによって構成しているので、検出手段をカレントトランス等を用いて構成する場合に比較して回路構成を簡易なものとすることができると共に、装置のコストを低減することができる、という効果が得られる。
【００８３】
また、請求項３に記載の電源装置によれば、請求項２記載の発明と同様の効果を奏することができると共に、スナバ回路がコンデンサで構成されている場合には該コンデンサに直列接続された抵抗と並列にコンデンサを接続し、スナバ回路がコンデンサと抵抗との直列回路で構成されている場合には分圧抵抗と並列にコンデンサを接続しているので、電流のレベルを積分値として検出することができ、この結果として確実に出力電流レベルを検出することができる、という効果が得られる。
【図面の簡単な説明】
【図１】第１実施形態に係る電源装置の構成を示す回路図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）とも、本発明に係る電源装置の電流検出回路の具体的な構成例を示す回路図である。
【図３】第１実施形態に係る電源装置の定格出力時におけるトランスの一次巻線を流れる一次電流Ｉ１と、スイッチング素子を流れるスイッチング素子電流ＩＣと、スナバコンデンサを流れるスナバ電流ＩＳと、スイッチング素子のコレクタ・エミッタ間のスイッチング素子電圧ＶＣＥと、の時間経過に伴うレベルの変化を示す波形図である。
【図４】第１実施形態に係る電源装置の軽負荷時におけるトランスの一次巻線を流れる一次電流Ｉ１と、スイッチング素子を流れるスイッチング素子電流ＩＣと、スナバコンデンサを流れるスナバ電流ＩＳと、スイッチング素子のコレクタ・エミッタ間のスイッチング素子電圧ＶＣＥと、の時間経過に伴うレベルの変化を示す波形図である。
【図５】第２実施形態に係る電源装置の構成を示す回路図である。
【図６】第３実施形態に係る電源装置の構成を示す回路図である。
【図７】従来の電源装置の構成例を示す回路図である。
【図８】（Ａ）及び（Ｂ）は図７の電源装置における電流検出回路５４の具体的な構成例を、（Ｃ）及び（Ｄ）は図７の電源装置における電流検出回路５６の具体的な構成例を各々示す回路図である。
【符号の説明】
１０、１０’    電源装置
１２    トランス
１２Ａ    一次巻線
１２Ｂ    二次巻線
１２Ｃ    制御巻線
１４    入力電源
１６、１６’    制御回路（制御手段）
１８    スイッチング素子
２０    スナバコンデンサ（スナバ回路）
２２、２２’    電流検出回路（検出手段）
２４    整流平滑回路
３４    スナバ抵抗（スナバ回路）
３６Ａ、３６Ｂ    抵抗（分圧抵抗）
【図１】
0003598896.tif 000002
【図２】
0003598896.tif 000003
【図３】
0003598896.tif 000004
【図４】
0003598896.tif 000005
【図５】
0003598896.tif 000006
【図６】
0003598896.tif 000007
【図７】
0003598896.tif 000008
【図８】
0003598896.tif 000009