(57)【特許請求の範囲】
【請求項１】
自装置の信号源を他装置からの信号源で停止検出する第１の停止検出回路と、第１の停止検出回路の状態により自装置の信号源又は他装置の信号源のどちらか一方を選択して出力する第１の切替回路と、第１の切替回路の後段に第１のＰＬＬ回路を入れたクロック回路を持つ装置を複数台備え、該複数台の装置が同期して処理を行う並列処理装置において、前記第１のＰＬＬ回路の後段に自装置の第１のＰＬＬ回路出力を他装置からの第１のＰＬＬ回路出力で停止検出する第２の停止検出回路と、第２の停止検出回路の状態により自装置の第１のＰＬＬ回路出力又は他装置の第１のＰＬＬ回路出力のどちらか一方を選択して出力する第２の切替回路と、更にその後段に第２のＰＬＬ回路を設けることを特徴としたクロック回路。
【請求項２】
請求項１記載の並列処理装置のクロック回路において、前記第１のＰＬＬ回路の応答特性をオ−バ−ダンプとしたことを特徴とするクロック回路。
【請求項３】
請求項１記載の並列処理装置のクロック回路において、第２のＰＬＬ回路の応答特性をオ−バ−ダンプにすることを特徴とするクロック回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、発振回路を持つ全ての処理装置に係り、特に無停止型計算機（フォ−ルト．トレラント．コンピュ−タ）システムの処理装置構築に関する発明である。
【０００２】
【従来の技術】
２つ以上のクロック信号源を切替えて使用する場合、そのまま単に切替えたのでは、クロック信号源どうしは、まったく非同期であるため、スパイク状のノイズが発生してしまう。それを防ぐための従来技術の一例として、特開平１−１８９２２０号公報がある。図３は、その公知例のクロック切替回路である。図の１は、クロック信号源、２はクロック信号源１相当のクロック信号源であり、１０は前記クロック信号源１，クロック信号源２のいずれか一方を選択するための選択信号が入力される入力端子である。１１は、入力端子１０から入力された選択信号をラッチするＤフリップフロップであり、１５はその出力である。１２は、Ｄフリップフロップ出力１５の極性を反転させたインバ−タである。４は、このインバ−タ１２の出力に基ずいて前記クロック信号源１及びクロック信号源２のいずれか一方を選択し、それがラッチのタイミングを与えるトリガ１４の出力となる。そして、セレクタである３は、Ｄフリップフロップ出力１５に基ずいて前記クロック信号源１及びクロック信号源２のいずれか一方を選択し、それを出力クロックとして出力するセレクタである。１３は、このセレクタ３の出力するクロック出力端子である。
【０００３】
この動作を図４のタイムチャ−トを用いて説明する。図の（ａ）はクロック信号源１を，（ｂ）はクロック信号源２を，（ｃ）は入力端子１０を，（ｄ）はＤフリップフロップ出力１５を，（ｅ）は出力端子１３をそれぞれ表している。入力端子１０がＬｏｗの時は、出力端子１３からはクロック信号源１の信号が出力している。入力端子１０がＨｉｇｈに切替えると、セレクタ４で選択されているクロック信号源２に同期してＤフリップフロップ１１にＨｉｇｈがラッチされる。そして、Ｄフリップフロップ出力１５は、セレクタ３の選択をクロック信号源１からクロック信号源２に切替える。このように切替えのタイミングを、選択されていない信号源と同期することにより、切替えによるスパイクノイズを防止している。
【０００４】
また、単にクロック信号源を切替えるだけでなく、クロック信号源の停止を検出して他のクロック信号源に切替える機能を持った公知例として、特願平３−７５２３号がある。この技術においては、前記公知例同様クロック信号源とそれ相当のクロック信号源とに２重化された信号源を有し、クロック信号源の発振状態をもう一方のクロック信号源にて監視する停止検出回路を持ち、クロック信号源の発振に異常が発生した時に、数サイクル中にこれを検出し、クロック出力をもう一方のクロック信号源に切替えることにより、クロック出力の無停止化を実現している。その公知例の停止検出回路を、図５にて説明する。
【０００５】
図の１はクロック信号源１の入力、２はクロック信号源２の入力である。３２−１，２，３，４はクロック信号源２をトリガにカウントアップするリプルキャリ−カウンタで、３２−１，２はクロック信号源１のＨｉｇｈにてリセットされるため、クロック信号源１のＬｏｗ故障検出用である。３２−３，４はクロック信号源１のＬｏｗにてリセットされるため、クロック信号源１のＨｉｇｈ故障検出用である。３３はリプルキャリ−カウンタ３２−１，２，３，４の出力をＡＮＤ−ＯＲし、その出力がＳＲフリップフロップ２９にセットされ、停止検出となる。尚、３４はＳＲフリップフロップ２９の初期設定端子である。次に、この動作を図６にて説明する。
【０００６】
図６において、（ａ）はクロック信号源１の入力を、（ｂ）はクロック信号源２の入力を、（ｃ）はリプルキャリ−カウンタ３２−１の出力を、（ｄ）はリプルキャリ−カウンタ３２−２の出力を、（ｅ）はリプルキャリ−カウンタ３２−３の出力を、（ｆ）はリプルキャリ−カウンタ３２−４の出力を、（ｇ）はＳＲフリップフロップ２９の出力をそれぞれ示している。ここではクロック信号源１がＨｉｇｈに故障した時のタイムチャ−トを示している。
【０００７】
図において、リプルキャリ−カウンタ３２−１はクロック信号源２の立ち上がりをトリガに、リプルキャリ−カウンタ３２−３はクロック信号源２の立ち下がりをトリガにカウントアップするが、通常時はクロック信号源１，２はほぼ同等の周期のため、リプルキャリ−カウンタ３２−２，４にカウントアップすることはない。クロック信号源１がＨｉｇｈに故障すると、リプルキャリ−カウンタ３２−１，２はリセット状態となるが、リプルキャリ−カウンタ３２−３，４がカウントアップし、ＳＲフリップフロップにキャリ−がセットされる。これが停止検出をした状態であり、この検出信号を使用してクロックを切替える。
【０００８】
【発明が解決しようとする課題】
従来技術の前者公知例では、クロック信号源の切替えによるスパイク状のノイズ発生を抑えることができるが、クロック信号源の切替えのタイミングを制御しなければいけない、及びクロックを切替えた瞬間のクロック出力のＤｕｔｙ  ｃｙｃｌｅが保証できないなどの問題がでてくる。クロック出力のＤｕｔｙ  ｃｙｃｌｅが保証されない場合、クロック供給先の動作が保証できなくなる場合があるため、クロック供給先ではクロック切替えの瞬間は、動作を一時停止する等の余分な処理が必要となることがある。
【０００９】
また、従来技術の後者公知例において、クロック信号源の発振状態を常に監視する停止検出回路を持っていることにより、クロック信号源の停止を検出した時に、他のクロック信号源に出力を切替え、再度クロック供給を続けることができるが、クロック信号源が停止し、停止検出回路がクロック信号源の停止を検出して、出力をもう一方のクロック信号源に切替えるまでの間、クロック出力は固定となる。従来、停止検出からクロック切替えまで早くても２〜３サイクル以上必要であり、クロック供給先でその間のクロックの非連続性が保証できなければ、前者公知例同様クロック供給先の動作を一時停止する等の処理が必要となる。しかし、前者公知例に比べ、後者公知例の場合は、またく非同期に故障が発生するため、クロック供給先の動作を一時停止するといっても止めるタイミングが難しくなる。また近年、クロック供給先のプロセッサ等の高速化に伴い、クロックの高速化が進んでいること、及びクロック供給が多岐に分かれていることにより、その処理は一層難しいものとなっている。
【００１０】
本発明では、上記問題点を一掃するクロックの切替え技術、及びクロック供給の無停止化の実現を目的とする。
【００１１】
【課題を解決するための手段】
上述目的を達成するため、複数のクロック信号源とクロック信号源の発振状態を監視する停止検出回路と停止検出回路の状態、あるいは他の制御信号によって出力するクロックを選択する切替回路を備えるクロック回路において、切替回路の後段に位相比較器，ル−プフィルタ，電圧制御発振器からなるＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を備える。
【００１２】
【作用】
ＰＬＬ回路は、外部より位相比較器に入力される信号は、一般的にリファレンスと呼ばれ、ＰＬＬ回路はこれを基準に動作する。また、電圧制御発振器の出力から位相比較器への負帰還入力は、一般にフィ−ドバックと呼ばれる。位相比較器は、リファレンス信号とフィ−ドバック信号の位相差をエラ−として出力するが、その出力には高周波成分が含まれているため、ル−プフィルタで高周波成分を除去し、エラ−信号のＤＣ分のみを電圧制御発振器に出力する。電圧制御発振器では、それに合わせて発振を補正する。この動作が繰り返されることにより、ＰＬＬ回路は位相比較器の入力部分で、リファレンス信号にフィ−ドバック信号の位相と周波数を合わせることができる。
【００１３】
これを上記の解決手段のように、クロックの切替回路の後段に挿入すると、上位処理装置からの制御信号によって、切替回路が出力を他のクロック信号源に切替えた時、ＰＬＬ回路のリファレンス信号の位相が一変するが、ＰＬＬ回路出力のフィ−ドバック信号は、ダイナミックにリファレンス信号に位相を合わせる事がない。フィ−ドバック信号の補正量は、位相比較器，ル−プフィルタ，電圧制御発振器のそれぞれのゲインによって決まるが、位相比較器，電圧制御発振器のゲインを下げることは、ＰＬＬ回路自体の特性を悪くしてしまうため、あまり得策ではない。そこで、ル−プフィルタのゲインを調節することにより、フィ−ドバック信号の補正量を調節する。ル−プフィルタのゲインを下げることによって、位相比較器で出力されたエラ−量をル−プフィルタで減らすことができ、電圧制御発振器の出力補正を抑えることができる。つまり、クロックの切替動作によるＰＬＬ回路出力補正量をクロック供給先で動作保証できる値まで調節することにより、クロック切替動作時においてもクロック供給先の動作を継続させることができる。
【００１４】
また、ＰＬＬの特性として、リファレンス信号が入っていない時は、自らが適当な周波数で発振しているが、これを一般的に自走発振周波数という。リファレンス信号に入力されていた周波数が無くなった場合、ＰＬＬ回路出力のフィ−ドバック信号は、除々に自走発振周波数に出力を変化していく。上述のクロック切替回路の後段のＰＬＬ回路においては、クロック信号源が停止して停止検出回路が停止を検出し、切替回路が他のクロック信号源にクロックを切替えるまでの数サイクルの間がこの状態にあたる。この場合においても、ル−プフィルタのゲインを小さくすることによって引込み特性をオ−バ−ダンプにしたＰＬＬ回路を用いることにより、他のクロック信号源にクロックを切替えるまでの間に、ＰＬＬ回路出力がクロック信号源の周波数から大きく変化することなく、また切替え後も切替えたクロック信号源との周波数及び位相差を除々に補正していくため、クロック供給先ではクロック信号源の停止や、クロック信号源の切替えをまったく意識することなく、動作を継続させることができる。
【００１５】
このようにクロック切替回路の後段にル−プフィルタのゲイン小さくすることによって、引込み特性をオ−バ−ダンプにしたＰＬＬ回路を挿入することにより、通常のクロック切替えや停止等の異常時のクロック切替えにおいて、クロック供給先にクロック切替えを意識させないクロック供給を実現することができる。
【００１６】
【実施例】
以下、図面を参照して実施例を説明する。
【００１７】
図１は、本発明の第１の実施例であり停止検出時のクロック切替回路の構成図を示す。  図１において、１はクロック信号源，２はクロック信号源１相当のクロックを出力するクロック信号源，３はクロック信号源１またはクロック信号源２のどちらか一方を選択して出力するセレクタ，５はクロック信号源１の発振状態をクロック信号源２によって監視する停止検出回路である。９はＰＬＬ回路であり、その中は位相比較器６，ル−プフィルタ７，電圧制御発振器８とで構成されている。１３はＰＬＬ回路９の出力であり、この出力が処理装置３１へクロックを供給する出力端子である。
【００１８】
初期状態において、停止検出回路５はなにも検出していないため、セレクタ３からはクロック信号源１が出力される。ＰＬＬ回路９は、セレクタ３からクロック信号源１が出力されるまで、電圧制御発振器８が自走発振周波数を出力し、それを位相比較器６にフィ−ドバックしている。セレクタ３の出力がＰＬＬ回路９のリファレンスに入力されると、位相比較器６はリファレンス信号とフィ−ドバック信号との位相差をエラ−として出力する。位相比較器６のエラ−出力は高周波成分を含んでいるため、ル−プフィルタ７で高周波成分を除去し、エラ−のＤＣ成分のみを電圧制御発振器８に送り、電圧制御発振器８はそれにより出力を補正する。（尚、ここで用いるＰＬＬ回路は、ル−プフィルタ７のゲインを調節することにより、電圧制御発振器８から出力されるフィ−ドバック信号の補正量を調節したものを使用する。）この補正動作を繰返し行うことにより、ＰＬＬ回路の入力で、リファレンス信号にフィ−ドバック信号の位相と周波数が一致する。ここまでが、電源が投入されてから通常動作に移行するまでの回路動作で、それ以降通常時は、常にＰＬＬ回路の入力でリファレンス信号にフィ−ドバック信号の位相と周波数が一致している。次にクロック信号源１が停止した時の動作を図２で説明する。
【００１９】
図２において、（ａ）はクロック信号源１の出力を、（ｂ）はクロック信号源２の出力を、（ｃ）は停止検出回路５の出力を、（ｄ）はセレクタ３の出力を、（ｅ）はクロックの出力端子１３をそれぞれ示している。図は、通常状態からクロック信号源１がＨｉｇｈに故障したケ−スのそれぞれの動作を示すタイムチャ−トである。クロック信号源１がＨｉｇｈに故障した時、停止検出回路５がクロック信号源１の停止を検出してセレクタ３の出力をクロック信号源２に切替えるまでの間、セレクタ３はＨｉｇｈに故障したクロック信号源１を出力している。この信号がＰＬＬ回路９のリファレンスに入力され、ＰＬＬ回路９はリファレンス信号がないものとして自走発振周波数に近ずこうと電圧制御発振器８の出力を補正する。しかしル−プフィルタ７のゲインを下げたＰＬＬ回路９を使用しているため、電圧制御発振器８の出力があまり補正されない内にＰＬＬ回路９のリファレンスにクロック信号源２の出力が入力される。入力されたクロック信号源２とＰＬＬ回路９のフィ−ドバック信号は、まったく非同期であり、位相差と若干の周波数の差があるため、ＰＬＬ回路９は、リファレンス信号とフィ−ドバック信号との位相差や周波数差を補正しようとする。しかし、この際もル−プフィルタ７のゲインを下げたＰＬＬ回路を使用しているため、補正動作はゆっくりと繰返し繰返し行われる。このゆっくりとした補正動作により、出力端子１３以降のクロック供給先である処理装置３１にクロック信号源１が停止したこと、及び発振源をクロック信号源２に切替えたことを意識させることなく、クロックの停止検出及び切替えを行うことができる。
【００２０】
図７は、本発明の第２の実施例であり、クロック切替回路の構成図を示している。第１の実施例との相違点は、第１の実施例はクロック信号源の停止を検出した時のクロック切替えであるのに対して、第２の実施例は停止時でない通常動作時のクロック切替えを示している。
【００２１】
図において、１はクロック信号源，２はクロック信号源１相当のクロックを出力するクロック信号源，３はクロック信号源１またはクロック信号源２のどちらか一方を選択して出力するセレクタ，１６はセレクタ３から出力するクロック信号源を選択する入力端子である。９はＰＬＬ回路であり、その中は位相比較器６，ル−プフィルタ７，電圧制御発振器８とで構成されている。１３はＰＬＬ回路９の出力であり、この出力が処理装置３１へクロックを供給する出力端子である。このクロッックの切替動作を図８にて説明する。
【００２２】
図８において、（ａ）はクロック信号源１の出力を、（ｂ）はクロック信号源２の出力を、（ｃ）は入力端子１６を、（ｄ）はセレクタ３の出力を、（ｅ）はクロックの出力端子１３をそれぞれ示している。図は、通常状態においてのクロック信号源１からクロック信号源２へのクロック切替えの動作を示すタイムチャ−トである。外部より、入力端子１６にＨｉｇｈが入力されると、セレクタ３の出力はクロック信号源１からクロック信号源２に、出力を切替える。その信号は、ＰＬＬ回路９のリファレンスに入力するが、入力されたクロック信号源２とＰＬＬ回路９のフィ−ドバック信号は、まったく非同期であり、位相差があるため、ＰＬＬ回路９はリファレンスとフィ−ドバックとの位相差を補正しようとする。第１の実施例同様、ここでもル−プフィルタ７のゲインを下げたＰＬＬ回路を使用しているため、補正動作はゆっくりと繰返し繰返し行われる。このゆっくりとした補正動作により、出力端子１３以降のクロック供給先である処理装置３１に発振源をクロック信号源１からクロック信号源２に切替えたことを意識させることなく、クロックの切替えを行うことができる。また、この実施例では、クロックの切替えをまったく非同期に行っているため、クロック信号源を切替えた瞬間にセレクタ３の出力にスパイク状のノイズか発生する場合があるが、ＰＬＬ回路９によりスパイク状のノイズを吸収し、クロック供給先である処理装置３１にノイズの影響を与えることがない。
【００２３】
図９は、本発明の第３の実施例であり、２つ以上のクロック回路を同期させて動作させている場合における停止検出動作の例であり、図では、２つのクロック回路を同期させて動作させている場合の構成図を示す。図において、１７−１，１７−２は同期動作を行っているクロック回路で、１はクロック信号源，３は１７−１のクロック信号源１、または１７−２クロック信号源１のどちらか一方を選択して出力するセレクタ，５は１７−１においては、１７−１のクロック信号源１の発振状態を１７−２のクロック信号源１によって監視する停止検出回路であり、１７−２においては、１７−２のクロック信号源１の発振状態を１７−１のクロック信号源１によって監視する停止検出回路であり、１９−１，１９−２は、停止検出回路５の停止検出状態を他の停止検出回路５に送る停止検出信号である。９はＰＬＬ回路であり、その出力１３が処理装置３１へクロックを供給する出力端子である。１８−１，１８−２は、停止検出回路５の初期状態を設定する入力端子である。
【００２４】
２つのクロック回路を同期させて動作させる場合、どちらか一方のクロック信号源１の出力を両方で使用することにより、同期動作を行っている。次にその動作を図１１にて説明する。
【００２５】
図１１において、（ａ）は１７−１のクロック信号源１の出力を、（ｂ）は１７−２のクロック信号源１の出力を、（ｃ）は１７−１の停止検出回路５の出力を、（ｄ）は１７−１のセレクタ３の出力を、（ｅ）は１７−１のクロックの出力端子１３を、（ｆ）は１７−２のクロックの出力端子１３をそれぞれ示している。図は、入力端子１８−１，１８−２によって１７−１のクロック信号源１が選ばれている時に、１７−１のクロック信号源１がＨｉｇｈに故障したケ−スの停止検出、及び切替動作を示すタイムチャ−トである。１７−１のクロック信号源１がＨｉｇｈに故障した時、１７−１の停止検出回路５が１７−１のクロック信号源１の停止を検出し、停止検出信号１９−１で、クロック回路１７−２の停止検出回路５に１７−１のクロック信号源１の停止を知らせる。そして両クロック回路共に、セレクタ３の出力を１７−２のクロック信号源１に切替える。これ以降の動作は、クロック回路１７−１及びクロック回路１７−２個々には、第１の実施例同様であるが、ＰＬＬ回路が物によって若干特性に差があることにより、クロック信号源を切替えた直後や、ＰＬＬ回路９のリファレンスとフィ−ドバックの位相差を引込む過程において１７−１と１７−２に過渡的に差ができる。そのため、位相補正時のクロック回路間の同期が保証できなくなるが、最終的に位相差の補正が完了すると他の同期処理なしに、２つのクロック回路を同期動作させることができる。
【００２６】
図１０は、本発明の第４の実施例であり、第３の実施例同様２つ以上のクロック回路を同期させて動作させている場合における停止検出動作の例であり、図では、２つのクロック回路を同期させて動作させている場合のクロック切替回路の構成図を示す。図において、２０−１，２０−２は同期動作を行っているクロック回路で、１はクロック信号源，３は２０−１のクロック信号源１または２０−２クロック信号源１のどちらか一方を選択して出力するセレクタ，５は２０−１においては、２０−１のクロック信号源１の発振状態を２０−２のクロック信号源１によって監視する停止検出回路であり、２０−２においては、２０−２のクロック信号源１の発振状態を２０−１のクロック信号源１によって監視する停止検出回路であり、１９−１，１９−２は、停止検出回路５の停止検出状態を他の停止検出回路５に送る停止検出信号である。９はＰＬＬ回路であり、１３はその出力である。２１は、２０−１のＰＬＬ回路９の出力又は２０−２のＰＬＬ回路９の出力のどちらか一方を選択して出力するセレクタ、４４は２０−１においては２０−１のＰＬＬ回路９の出力状態を２０−２のＰＬＬ回路９の出力によって監視する停止検出回路であり、２０−２においては２０−２のＰＬＬ回路９の出力状態を２０−１のＰＬＬ回路９の出力によって監視する停止検出回路であり、４３−１，４３−２は停止検出回路４４の停止検出状態を他の停止検出回路４４に送る停止検出信号である。２２はＰＬＬ回路であり、その出力２３が処理装置３１へクロックを供給する出力端子である。１８−１，１８−２は停止検出回路５及び停止検出回路４４の初期状態を設定する入力端子である。
【００２７】
２つのクロック回路を同期させて動作させる場合、どちらか一方のクロック信号源１の出力を両方で使用することにより、同期動作を行っている。次にその動作を図１２にて説明する。
【００２８】
図１２において、（ａ）は２０−１のクロック信号源１の出力を、（ｂ）は２０−２のクロック信号源１の出力を、（ｃ）は２０−１の停止検出回路５の出力を、（ｄ）は２０−１のセレクタ３の出力を、（ｅ）は２０−１のＰＬＬ回路９の出力１３を、（ｆ）は２０−２のＰＬＬ回路９の出力１３を、（ｇ）は２０−１の出力端子２３を、（ｈ）は２０−２の出力端子２３をそれぞれ示している。図では、入力端子１８−１，１８−２によって２０−１のクロック信号源１及び２０−１のＰＬＬ回路９の出力が選ばれている時に、２０−１のクロック信号源１がＨｉｇｈに故障したケ−スの停止検出、及び切替動作を示すタイムチャ−トである。２０−１のクロック信号源１がＨｉｇｈに故障した時、２０−１の停止検出回路５が２０−１のクロック信号源１の停止を検出し、停止検出信号１９−１で、クロック回路２０−２の停止検出回路５にクロック信号源の停止を知らせる。そして両クロック回路共に、セレクタ３の出力を２０−２のクロック信号源１に切替える。これ以降のＰＬＬ回路９までの動作は、クロック回路２０−１及びクロック回路２０−２個々には、第３の実施例同様であり、ＰＬＬ回路が物によって若干特性に差があることにより、クロック信号源を切替えた直後や、ＰＬＬ回路９のリファレンスとフィ−ドバックの位相差を無くすための引込み過程に２０−１と２０−２に過渡的に差が生じる。本実施例ではこの過渡的な位相差を小さくするため、第３の実施例にさらにＰＬＬ回路２２を追加している。また、そのリファレンス入力はセレクタ２１より供給されるが、初期設定端子１８−１，１８−２によって２０−１，２０−２ともに出力を２０−１のＰＬＬ回路９の出力にしているため、２０−１，２０−２のＰＬＬ回路９どうしの過渡的な位相差がキャンセルできること、及び２０−１のＰＬＬ回路９で変動量の抑えられた出力を２０−１，２０−２のＰＬＬ回路２２に入力することにより、２０−１，２０−２での出力端子２３間の位相差を更に抑えることができ、第３の実施例よりも更に進んで、切替動作による位相差、及び周波数差を引込んでいる引込み過程においても２つのクロック回路の同期動作が保証でき、クロック供給先である処理装置３１にクロックの停止／切替えを意識させる必要がまったくない。
【００２９】
図１２ではクロック信号源が故障した場合の切替動作のみの説明であったが、ＰＬＬ回路９が故障した場合においても同期が保証できる。例えば、２０−１のＰＬＬ回路９が故障した場合、２０−１の停止検出回路４４が２０−１のＰＬＬ回路９の停止を検出し、停止検出信号４３−１で、クロック回路２０−２の停止検出回路４４にＰＬＬ回路９の停止を知らせる。そして両クロック回路共に、セレクタ２１の出力を２０−２のＰＬＬ回路９の出力に切替える。ここで、ＰＬＬ回路２２のリファレンス入力は２０−１のＰＬＬ回路９が停止してから２０−２のＰＬＬ回路９の出力に切替るまでの間、クロックの連続性が崩れるが、ＰＬＬ回路２２の応答特性をオ−バ−ダンプにすることにより、ＰＬＬ回路２２の出力でクロックの連続性が保証できること、及びＰＬＬ回路２２に入力された２０−２のＰＬＬ回路９の出力が、停止前の２０−１のＰＬＬ回路９の出力と同位相のため、切替えによる位相変化を小さくでき、２０−１と２０−２のクロック回路の同期動作を崩すことがない。
【００３０】
尚、本実施例では停止検出時のクロック切替えを説明しているが、通常のクロック切替えにおいても停止検出動作同様、切替動作中においても２つのクロック回路の同期動作が保証でき、クロック供給先である処理装置３１にクロックの切替えを意識させる必要がまったくない。
【００３１】
図１３は、本発明の第５の実施例であり、オンラインでのフィ−ルドアップグレ−ドを目的とするクロック切替回路の構成図を示している。
【００３２】
図において、１はクロック信号源，２４はアップグレ−ド用のクロックを出力するクロック信号源，３はクロック信号源１またはクロック信号源２４のどちらか一方を選択して出力するセレクタ，１６はセレクタ３から出力するクロック信号源を選択する入力端子である。９はＰＬＬ回路であり、その中は位相比較器６，ル−プフィルタ７，電圧制御発振器８とで構成されている。１３はＰＬＬ回路９の出力であり、この出力が処理装置３１へクロックを供給する出力端子である。このクロックの切替動作を図１４にて説明する。
【００３３】
図１４において、（ａ）はクロック信号源１の出力を、（ｂ）はクロック信号源２４の出力を、（ｃ）は入力端子１６を、（ｄ）はセレクタ３の出力を、（ｅ）はクロックの出力端子１３をそれぞれ示している。図では、通常状態においてのクロック信号源１からクロック信号源２４へのクロック切替えの動作を示すタイムチャ−トである。外部より、入力端子１６にＨｉｇｈが入力されると、セレクタ３の出力はクロック信号源１からクロック信号源２４に、出力を切替える。その信号は、ＰＬＬ回路９のリファレンスに入力するが、入力されたクロック信号源とＰＬＬ回路９のフィ−ドバック信号は、まったく非同期であり、かつ周波数自体が異なるため、ＰＬＬ回路９は、まずリファレンスとフィ−ドバックとの周波数差を補正しようとする。この点が他の実施例と異なる点である。動作自体は、他の実施例同様ル−プフィルタ７のゲインを下げたＰＬＬ回路を使用しているため、補正動作はゆっくりと繰返し繰返し行われる。周波数補正が完了すると今度は位相差の補正動作をゆっくりと繰返し繰返し行い、フィ−ドバック信号が、リファレンス信号に同期して周波数アップを完了する。このゆっくりとした補正動作により、出力端子１３以降のクロック供給先である処理装置３１に発振源をクロック信号源１からクロック信号源２４に切替えたことを意識させることなく、クロック周波数のアップを実現できる。
【００３４】
尚、周波数アップ同様周波数ダウンも上記実施例同様に実現できる。
【００３５】
図１５は、本発明の第６の実施例であり、２つ以上のクロック回路を同期させて動作させている場合における停止検出動作の例である。図では、２つのクロック回路を同期させて動作させている場合における高速停止検出動作のクロック切替回路の構成図を示す。図において、２６−１，２６−２は同期動作を行っているクロック回路で、１はクロック信号源，３は２６−１のクロック信号源１または２６−２クロック信号源１のどちらか一方を選択して出力するセレクタ，５はクロック信号源１の発振状態を出力端子１３によって監視する停止検出回路であり、１９−１，１９−２は、停止検出回路５の停止検出状態を他の停止検出回路５に送る停止検出信号である。９はＰＬＬ回路であり、その出力１３が処理装置３１へクロックを供給する出力端子である。２５は分周回路であり、出力端子１３を分周してＰＬＬ回路９にフィ−ドバックする。１８−１，１８−２は、停止検出回路５の初期状態を設定する入力端子である。他の実施例との相違点は、ＰＬＬ回路９のフィ−ドバックに分周回路２５を追加している点で、ＰＬＬの特性よりＰＬＬの入力部分でリファレンス信号とフィ−ドバック信号の位相と周波数を合わせるため、ＰＬＬ回路９の出力である出力端子１３は、リファレンス信号の周波数を分周比倍した出力となる。この分周比倍した出力を使用して、停止検出を行うのが本実施例の特徴であり、この場合の停止検出回路の一例を図１７に示す。
【００３６】
図において、１３は出力端子を、１はクロック信号源を、２７−１，２，３，４は出力端子１３の立ち下がりをトリガにカウントアップするリプルキャリ−カウンタで、リプルキャリ−カウンタ２７−１，２は、クロック信号源１のＨｉｇｈレベルにてリセットするようにしているカウンタで、クロック信号源１のＬｏｗ故障を検出する。リプルキャリ−カウンタ２７−３，４は、クロック信号源１のＬｏｗレベルにてリセットするようにしているカウンタで、クロック信号源１のＨｉｇｈ故障を検出する。２８はリプルキャリ−カウンタ２７−２，４の出力をＯＲするＯＲ回路を、２９はＯＲ回路２８の状態を保持するＳＲフリップフロップを、３０はＳＲフリップフロップ２９の出力をクロックの切替回路に出力する出力端子を示している。次に、この動作を図１８を使用して説明する。
【００３７】
図１８において、（ａ）は図１５のクロック信号源１を、（ｂ）は図１５の出力端子１３を、（ｃ）はリプルキャリ−カウンタ２７−１の出力を、（ｄ）はリプルキャリ−カウンタ２７−３の出力を、（ｅ）はリプルキャリ−カウンタ２７−２の出力を、（ｆ）はリプルキャリ−カウンタ２７−４を、（ｇ）は出力端子３０をそれぞれ示している。ここでは、出力端子１３が２逓倍された時の動作で、クロック信号源１がＨｉｇｈに故障した時の停止検出動作のタイムチャ−トを示している。
【００３８】
図において、通常時はＰＬＬ回路９の入力で、リファレンス信号とフィ−ドバック信号の位相と周波数があっているため、２逓倍された出力端子１３の立ち上がりエッジは、クロック信号源１の立ち上がり／立ち下がりエッジに合っている。そのため、出力端子１３の立ち下がりエッジにてクロック信号源１のレベルを検出できるが、クロック信号源１がＨｉｇｈ／Ｌｏｗ交互のレベルとなるため、リプルキャリ−カウンタ２７−２，４にはカウントアップされることがない。そして、クロック信号源１がＨｉｇｈに故障した場合は、リプルキャリ−カウンタ２７−１，２はリセット状態になるが、リプルキャリ−カウンタ２７−３，４はカウントアップをし、停止検出としてＳＲフリップフロップ２９にセットされ、出力端子３０より出力する。この停止検出回路を使用することにより、クロック信号源の停止検出を１サイクル以内で行うことができるが、図１５におけるこの停止検出回路を使用した場合の動作を図１６を使用して説明する。
【００３９】
図１６において、（ａ）は２６−１のクロック信号源１の出力を、（ｂ）は２６−２のクロック信号源１の出力を、（ｃ）は２６−１の停止検出回路５の出力を、（ｄ）は２６−１のセレクタ３の出力を、（ｅ）は２６−１の分周回路２５の出力を、（ｆ）は２６−２の分周回路２５の出力をそれぞれ示している。図では、入力端子１８−１，１８−２によって２６−１のクロック信号源１が選ばれている時に、２６−１のクロック信号源１がＨｉｇｈに故障したケ−スの停止検出、及び切替動作を示すタイムチャ−トである。２６−１のクロック信号源１がＨｉｇｈに故障した時、２６−１の停止検出回路５が２６−１のクロック信号源１の停止を検出し、停止検出信号１９−１で、クロック回路２６−２の停止検出回路５にクロック信号源の停止を知らせる。そして両クロック回路共に、セレクタ３の出力を２６−２のクロック信号源１に切替える。このクロック信号源を切替えるまでの時間が図１７の停止検出回路を使用することで、劇的に早くなり、図ではセレクタ３の出力のＨｉｇｈ状態が半サイクル伸びた程度でクロック信号源の切替えを実現している。これ以降の動作は、第３の実施例同様であるが、停止検出までの時間が劇的に短くなっているため、ＰＬＬ回路のリファレンス信号が無い状態をほとんど無視でき、ＰＬＬ回路出力が変化する前に入力を切替えられるため、位相差のみの補正動作相当となる。そのため、第３の実施例に比べ、補正が完了するまでの時間が早くなる。また第３の実施例同様、補正が完了すると他の同期処理なしに、２つのクロック回路を同期動作させることができる。
【００４０】
図２１は、本発明の第７の実施例であり、クロック分配系の一実施例である。図では、プロセッサや各ＬＳＩにクロックを分配する構成図を示す。図において、１はクロック信号源，２はクロック信号源１相当のクロックを出力するクロック信号源，３はクロック信号源１またはクロック信号源２のどちらか一方を選択して出力するセレクタ，５はクロック信号源１の発振状態をクロック信号源２によって監視する停止検出回路である。９はＰＬＬ回路であり、その出力がプロセッサ４０へクロックを供給する。２５は分周回路であり、ＰＬＬ回路９の出力を分周してＰＬＬ回路９にフィ−ドバックする。３８は２段目のＰＬＬ回路であり、分周回路２５の出力をリファレンスにして動作する。ＰＬＬ回路３８の出力は、クロック生成回路３９に入力され、その出力がＬＳＩ４１−１から４１−Ｎまで分配されている。またクロック生成回路３９の出力が、ＰＬＬ回路３８にフィ−ドバックされている。４２は、プロセッサ４０，ＬＳＩ４１−１間のバスである。図の２つのＰＬＬ回路の目的はそれぞれ違っていて、ＰＬＬ回路９は上述実施例同様クロック切替えの際の急激な位相変化を抑えるのが目的であり、ＰＬＬ回路３８はクロック生成回路３９の物によるディレ−バラツキをキャンセルすることを目的としたＰＬＬ回路である。
【００４１】
この分配系が分周回路２５及びクロック生成回路３９の初期設定無しに常に同一状態のクロック給電を行うには、ＬＳＩ４１−１から４１−Ｎまでのクロック供給先で一番低速のクロックにＰＬＬ回路のフィ−ドバック信号の周波数と、クロック信号源１又はクロック信号源２の周波数を合わせる必要がある。一例として、プロセッサへのクロックを１００ＭＨｚ，ＬＳＩの低速クロックを２５ＭＨｚとすると、ＰＬＬ回路９及び３８のフィ−ドバック信号，クロック信号源１，クロック信号源２の周波数，は２５ＭＨｚで、分周回路２５は４分周必要となる。また、ＰＬＬ回路９，３８のフィ−ドバック信号の周波数は同一周波数であるが、フィ−ドバック信号を共通ル−プにせず自ＰＬＬ回路出力をフィ−ドバック信号にすることで、それぞれの干渉を防ぐことができる。次にこの動作を図２２にて説明する。
【００４２】
図２２において、（ａ）はクロック信号源１の出力を、（ｂ）はクロック信号源２の出力を、（ｃ）は停止検出回路５の出力を、（ｄ）はセレクタ３の出力を、（ｅ）は分周回路２５の出力でＰＬＬ回路９のフィ−ドバック信号を、（ｆ）はクロック生成回路の出力でＰＬＬ回路３８のフィ−ドバック信号をそれぞれ示している。図は、クロック信号源１がＨｉｇｈに故障したケ−スの停止検出、及び切替動作を示すタイムチャ−トである。クロック信号源１がＨｉｇｈに故障した時、停止検出回路５がクロック信号源１の停止を検出し、セレクタ３の出力をクロック信号源２に切替える。ＰＬＬ回路９の除々に補正された出力は、ＰＬＬ回路３８のリファレンスに入力されるが、ＰＬＬ回路３８の出力はすぐに反応しないため、クロック切替動作によって（ｅ）と（ｆ）の間に図のように過渡的に位相差が生じる。この位相差はダイレクトにプロセッサ４０とＬＳＩ４１−１の間の位相差となるため、この間の転送マ−ジンよりも大きな位相差が生じる場合、正常動作できなくなる。それを防ぐため、このような分配系の場合はＰＬＬ回路３８のル−プフィルタのゲインを上げ、ＰＬＬ回路３８の応答を早くすることにより、過渡的に発生する位相差を小さくする必要がある。
【００４３】
図１９は、クロック信号源１をクロック信号源２によって停止検出する停止検出回路の一例であり、図５の公知例の停止検出回路よりも速く停止を検出できる停止検出回路である。
【００４４】
図の１はクロック信号源１の入力、２はクロック信号源２の入力である。３５は分周回路であり、クロック信号源２を２分周する。３６−１，２，３，４は分周回路３５をトリガにカウントアップするリプルキャリ−カウンタで、３６−１，２はクロック信号源１のＨｉｇｈにてリセットされるため、クロック信号源１のＬｏｗ故障検出用である。３６−３，４はクロック信号源１のＬｏｗにてリセットされるため、クロック信号源１のＨｉｇｈ故障検出用である。３７はリプルキャリ−カウンタ３６−１，２，３，４の出力をＡＮＤ−ＯＲし、その出力がＳＲフリップフロップ２９にセットされ、停止検出となる。尚、３４はＳＲフリップフロップ２９の初期設定端子である。次に、この動作を図２０にて説明する。
【００４５】
図２０において、（ａ）はクロック信号源１の入力を、（ｂ）はクロック信号源２の入力を、（ｃ）は分周回路３５の出力を、（ｄ）はリプルキャリ−カウンタ３６−１の出力を、（ｅ）はリプルキャリ−カウンタ３６−２の出力を、（ｆ）はリプルキャリ−カウンタ３６−３の出力を、（ｇ）はリプルキャリ−カウンタ３６−４の出力を、（ｈ）はＳＲフリップフロップ２９の出力をそれぞれ示している。ここではクロック信号源１がＨｉｇｈに故障した時のタイムチャ−トを示している。
【００４６】
図において、リプルキャリ−カウンタ３６−１，３は分周回路３５のＱ出力の立ち上がりをトリガに、リプルキャリ−カウンタ３６−２，４は分周回路３５のＱｎ出力の立ち上がりをトリガにカウントアップするが、通常時はクロック信号源１は分周回路３５よりも速い周期のため、リプルキャリ−カウンタ３６−１，２の出力、及びリプルキャリ−カウンタ３６−１，２の出力はＡＮＤがとれることがない。クロック信号源１がＨｉｇｈに故障すると、リプルキャリ−カウンタ３６−１，２はリセット状態となるが、リプルキャリ−カウンタ３６−３，４がカウントアップし、ＡＮＤ−ＯＲ回路３７の条件がとれ、ＳＲフリップフロップに出力がセットされる。これが停止検出をした状態であり、図の場合では公知例の故障検出回路よりも１サイクル速く検出することができる。
【００４７】
尚、これまで述べてきたル−プフィルタのゲインを下げたＰＬＬ回路の一例として、リファレンス周波数１５ＭＨｚ，ＰＬＬ回路出力周波数１８０ＭＨｚと１２逓倍型のＰＬＬ回路において、位相比較器のゲインが０．１６Ｖ／ｒａｄ，電圧制御発振器のゲインが５３．３ＭＨｚ／Ｖ，ル−プフィルタにアクティブ型ロ−パスフィルタを用い、その減衰率が−２０ｄＢ／ｄｅｃの時に、フィルタのカットオフ周波数を１６０Ｈｚまで落すことにより、クロック信号源を切替えた時におけるＰＬＬ回路出力の周期変動を、最大２％以内に抑えることができ、位相差の引込み時間が最大５〜６μｓ程度となることを確認している。
【００４８】
【発明の効果】
本発明によれば、２つ以上のクロックを切替えて使用するクロック回路において、クロックの切替回路の後段にル−プフィルタのゲインを小さくすることによって、引込み特性をオ−バ−ダンプにしたＰＬＬ回路を入れることにより、クロック供給先にクロックの停止やクロックの切替動作を意識させることなく、クロック供給先の動作を継続させることができる。また、このクロック回路を装置にて使用した場合、複数の装置を無停止に同期させることができる。更に、この回路を使用してオンライン上で、フィ−ルドアップグレ−ドを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す構成図。
【図２】図１の実施例のタイムチャ−ト。
【図３】従来技術の基本構成図。
【図４】従来技術のタイムチャ−ト。
【図５】従来技術の停止検出回路。
【図６】従来技術の停止検出回路のタイムチャ−ト。
【図７】本発明の第２の実施例を示す構成図。
【図８】図７の実施例のタイムチャ−ト。
【図９】本発明の第３の実施例を示す構成図。
【図１０】本発明の第４の実施例を示す構成図。
【図１１】図９の実施例のタイムチャ−ト。
【図１２】図１０の実施例のタイムチャ−ト。
【図１３】本発明の第５の実施例を示す構成図。
【図１４】図１３の実施例のタイムチャ−ト。
【図１５】本発明の第６の実施例を示す構成図。
【図１６】図１５の実施例のタイムチャ−ト。
【図１７】本発明の第６の実施例の停止検出回路例。
【図１８】図１７の実施例のタイムチャ−ト。
【図１９】本発明の停止検出回路一例。
【図２０】図１９の停止検出回路のタイムチャ−ト。
【図２１】本発明を用いたクロック分配系一例。
【図２２】図２１のクロック分配系のタイムチャ−ト。
【符号の説明】
１：クロック信号源，２：クロック信号源，＜３：４＞：セレクタ，
５：停止検出回路，６：位相比較器，７：ル−プフィルタ，８：電圧制御発振器
９：ＰＬＬ回路，１０：入力端子，１１：Ｄフリップフロップ，１２：インバ−タ
１３：出力端子，１４セレクタ４出力，１５：Ｄフリップフロップ１１出力
１６：入力端子，１７−＜１：２＞：クロック回路，１８−＜１：２＞：初期設定端子
１９−＜１：２＞：停止検出信号，２０−＜１：２＞：クロック回路，
２１：セレクタ，２２：ＰＬＬ回路，２３：出力端子，
２４：アップグレ−ド用クロック信号源，２５：分周回路，
２６−＜１−２＞：クロック回路，２７−＜１−４＞：リプルキャリ−カウンタ，
２８：ＯＲ回路，２９：ＳＲフリップフロップ，３０：停止検出信号，３１：処理装置
３２−＜１−４＞：リプルキャリ−カウンタ，３３：ＡＮＤ−ＯＲ回路，
３４：初期設定端子，３５：分周回路，３６−＜１−４＞：リプルキャリ−カウンタ，
３７：ＡＮＤ−ＯＲ回路，３８：ＰＬＬ回路，３９：クロック生成回路，
４０：プロセッサ，４１−＜１〜Ｎ＞：ＬＳＩ，４２：バス
４３−＜１：２＞：停止検出信号，４４：停止検出信号
【図１】
0003593743.tif 000002
【図２】
0003593743.tif 000003
【図３】
0003593743.tif 000004
【図４】
0003593743.tif 000005
【図５】
0003593743.tif 000006
【図６】
0003593743.tif 000007
【図７】
0003593743.tif 000008
【図８】
0003593743.tif 000009
【図９】
0003593743.tif 000010
【図１０】
0003593743.tif 000011
【図１１】
0003593743.tif 000012
【図１２】
0003593743.tif 000013
【図１３】
0003593743.tif 000014
【図１４】
0003593743.tif 000015
【図１５】
0003593743.tif 000016
【図１６】
0003593743.tif 000017
【図１７】
0003593743.tif 000018
【図１８】
0003593743.tif 000019
【図１９】
0003593743.tif 000020
【図２０】
0003593743.tif 000021
【図２１】
0003593743.tif 000022
【図２２】
0003593743.tif 000023