(57)【特許請求の範囲】
【請求項１】
第１の信号と、該第１の信号と同一の位相の同一信号である第２の信号とを送信する信号送信回路と、
前記信号送信回路により送信された前記第１の信号と前記第２の信号とを受信する信号受信回路と、
前記信号受信回路により受信された前記第１の信号と前記第２の信号の位相差を検知する位相差検知回路と、
前記位相差を補正する位相差補正回路と、
前記位相差補正回路によって位相差が補正された前記第１の信号と第２の信号とが、相互に位相を反転させた状態で前記信号送信回路から送信されて前記信号受信回路にて受信された第１の信号の立ち上がり時間と、該第１の信号と位相が反転した状態で前記信号受信回路にて受信された第２の信号の立ち下がり時間との時間差を検知する時間差検知回路と、
前記時間差を補正する時間差補正回路と、
を備えた信号伝送システム。
【請求項２】
前記信号送信回路は前記信号を駆動する、駆動能力の異なる複数のドライバ回路を備え、前記位相差と前記時間差を補正する期間には、前記位相差と前記時間差を補正しない期間に使用する前記ドライバ回路の駆動能力に比べて駆動能力の小さい前記ドライバ回路を使用する、請求項１に記載の信号伝送システム。
【請求項３】
前記信号受信回路は参照電圧に基づいて前記信号の状態を判別し、
前記時間差補正回路は、前記参照電圧を調整することにより前記時間差を補正する、請求項１に記載の信号伝送システム。
【請求項４】
前記信号送信回路は信号を駆動するドライバ回路を備え、
前記時間差補正回路は、前記ドライバ回路の駆動能力を調整することにより前記時間差を補正する、請求項１に記載の信号伝送システム。
【請求項５】
前記信号送信回路は信号を駆動するドライバ回路を備え、
前記時間差補正回路は、前記ドライバ回路の基板電圧を調整することにより前記時間差を補正する、請求項１に記載の信号伝送システム。
【請求項６】
第１の信号と、該第１の信号と同一の位相の同一信号である第２の信号とを送信するステップと、
送信された前記第１の信号と前記第２の信号とを受信するステップと、
受信された前記第１の信号と前記第２の信号の位相差を調整するステップと、
位相差が補正された前記第１の信号と第２の信号とを、相互に位相を反転させた状態で送信するステップと、
相互に位相が反転した状態で送信される前記第１の信号と第２の信号とを受信する第２の受信ステップと、
その後に、その第２の受信ステップにおいて受信された第１の信号の立ち上がり時間と、その第２の受信ステップにおいて受信された第２の信号の立ち下がり時間との時間差を調整するステップと、
を包含する信号伝送方法。
【請求項７】
前記位相差を調整するステップは、
前記位相差を検知するステップと、
検知された前記位相差を補正するステップと、
を包含し、
前記時間差を調整するステップは、
前記時間差を検知するステップと、
検知された前記時間差を補正するステップと、
を包含する、請求項６に記載の信号伝送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路、特にデータ送受信回路に関する。
【０００２】
【従来の技術】
半導体チップ間のデータ転送レートの増大にともない、クロック信号とデータ信号の間のスキューが問題となっている。ここで、スキューとは、並列に読み取られるべきビットの間の非同期をいう。クロック・データ間のスキューが存在すると、通常はデータ・データ間のスキューも存在することとなる。したがって、スキューが存在すると正確なデータ転送をすることができない。
【０００３】
一般に、高速なデータ転送が要求される場合には、複数の信号間の位相差によるスキュー（以下、「第１のスキュー」とする。）を抑制するために、ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋ  Ｌｏｏｐ）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）等を用いて、信号の出力タイミング調整が行われている。この出力タイミング調整により、複数のデータ信号およびクロック信号の位相が一致し、第１のスキューが抑制される。
【０００４】
【発明が解決しようとする課題】
しかし、データ転送速度がさらに高速になると、１つの信号の立ち上がり時間と他の１つの信号の立ち下がり時間との時間差によるスキュー（以下、「第２のスキュー」とする。）が問題となる。一般に、同一の半導体チップから出力される信号であっても、トランジスタの製造プロセスのばらつきや、チップの使用温度条件等により、信号の立ち上がり時間と立ち下がり時間の違いが存在する。信号の周波数が、５００ＭＨｚレベルに達すると、信号の確定期間の最大値は、立ち上がり時間と立ち下がり時間を含め１ｎｓとなる。そのため、信号の立ち上がり時間と立ち下がり時間との差は、信号の確定期間のうちの数％を占めるようになり、その期間は、信号の不確定期間となる。
【０００５】
図９は、チップ間のデータ転送をする場合に、信号の立ち上がり時間と立ち下がり時間との時間差による第２のスキューが発生する様子を示す。図９を参照して、１つの信号がＬレベルからＨレベルに立ち上がり、別の１つの信号がＨレベルからＬレベルに立ち下がる場合を考える。デジタル信号の値は、所定の参照電圧を超えるか否かによって、ＨレベルであるかＬレベルであるかが判断される。そのため、ドライバのオン、オフのタイミング調整のような出力タイミング調整により、２つの信号の立ち上がりと立ち下がりが同時に開始されても、２つの信号のＨレベルとＬレベルの間における変化が同時に生じたことにはならない。すなわち、信号の立ち上がり時間と立ち下がり時間の時間差（Ｔｄｒｆ）による第２のスキューが発生する。上述の出力タイミング調整によって、複数の信号間の位相差による第１のスキューを抑制できるが、複数の信号の立ち上がり時間と立ち下がり時間の時間差による第２のスキューを抑制することはできない。
【０００６】
本発明は、システムを構築した後に、上記第１のスキューを抑制した上で、上記第２のスキューをも抑制することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による信号伝送システムは、第１の信号と、該第１の信号と同一の位相の同一信号である第２の信号とを送信する信号送信回路と、前記信号送信回路により送信された前記第１の信号と前記第２の信号とを受信する信号受信回路と、前記信号受信回路により受信された前記第１の信号と前記第２の信号の位相差を検知する位相差検知回路と、前記位相差を補正する位相差補正回路と、前記位相差補正回路によって位相差が補正された前記第１の信号と第２の信号とが、相互に位相を反転させた状態で前記信号送信回路から送信されて前記信号受信回路にて受信された第１の信号の立ち上がり時間と、該第１の信号と位相が反転した状態で前記信号受信回路にて受信された第２の信号の立ち下がり時間との時間差を検知する時間差検知回路と、前記時間差を補正する時間差補正回路とを備え、これにより上記目的が達成される。
【０００８】
前記信号送信回路は前記信号を駆動する、駆動能力の異なる複数のドライバ回路を備え、前記位相差と前記時間差を補正する期間には、前記位相差と前記時間差を補正しない期間に使用する前記ドライバ回路の駆動能力に比べて駆動能力の小さい前記ドライバ回路を使用してもよい。
【０００９】
前記信号受信回路は参照電圧に基づいて前記信号の状態を判別し、前記時間差補正回路は、前記参照電圧を調整することにより前記時間差を補正してもよい。
【００１０】
前記信号送信回路は信号を駆動するドライバ回路を備え、前記時間差補正回路は、前記ドライバ回路の駆動能力を調整することにより前記時間差を補正してもよい。
【００１１】
前記信号送信回路は信号を駆動するドライバ回路を備え、前記時間差補正回路は、前記ドライバ回路の基板電圧を調整することにより前記時間差を補正してもよい。
【００１２】
また、本発明による信号伝送方法は、第１の信号と、該第１の信号と同一の位相の同一信号である第２の信号とを送信するステップと、送信された前記第１の信号と前記第２の信号とを受信するステップと、受信された前記第１の信号と前記第２の信号の位相差を調整するステップと、位相差が補正された前記第１の信号と第２の信号とを、相互に位相を反転させた状態で送信するステップと、相互に位相が反転した状態で送信される前記第１の信号と第２の信号とを受信する第２の受信ステップと、その後に、その第２の受信ステップにおいて受信された第１の信号の立ち上がり時間と、その第２の受信ステップにおいて受信された第２の信号の立ち下がり時間との時間差を調整するステップとを包含し、これにより上記目的が達成される。
【００１３】
前記位相差を調整するステップは、前記位相差を検知するステップと、検知された前記位相差を補正するステップとを包含し、前記時間差を調整するステップは、前記時間差を検知するステップと、検知された前記時間差を補正するステップとを包含してもよい。
【００１４】
【発明の実施の形態】
はじめに、本発明の原理を説明する。本発明による信号伝送システムにおける第１および第２のスキューの抑制は、以下の手順により行われる。
【００１５】
まず、信号送信回路が参照信号とテスト信号を送信する。ここで、参照信号とテスト信号は同一内容の信号であり、信号送信回路においては同位相である。信号受信回路は、送信された参照信号とテスト信号を受信する。受信された参照信号とテスト信号の間には、伝搬経路の違いによる位相差が生じている。位相差検知回路は参照信号とテスト信号の間の位相差を検知し、位相差補正回路は検知された位相差を補正する。これにより、信号間の位相差による第１のスキューが抑制される。
【００１６】
位相差の補正が終了すると、信号送信回路は送信中のテスト信号を反転させる。これにより、信号送信回路は参照信号と参照信号を反転させたテスト信号とを送信することになる。信号受信回路は、送信された参照信号とテスト信号を受信する。受信された参照信号およびテスト信号には、立ち上がり時間と立ち下がり時間との時間差が存在する。時間差検知回路は一方の信号の立ち上がり時間と他方の信号の立ち下がり時間との時間差を検知し、時間差補正回路は検知された時間差を補正する。これにより、信号の立ち上がり時間と立ち下がり時間との時間差による第２のスキューが抑制される。
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
（実施形態１）
図１は、本発明の実施形態１の信号伝送システム１００の構成を示す。信号伝送システム１００は、信号の立ち上がり時間と立ち下がり時間の時間差により発生するスキューを抑制するための調整機能を備えている。信号伝送システム１００は、信号送信ブロック１と、信号受信ブロック２とを備える。
【００１９】
信号送信ブロック１は、信号発生回路４と、ドライバ回路５とを備える。信号送信ブロック１は、信号発生回路４が発生した参照信号およびテスト信号をドライバ５を用いて送信する。信号発生回路４は、参照信号ＤＲｅｆＳおよびテスト信号ＴＤＳを発生する。ドライバ５は、参照信号ＤＲｅｆＳとテスト信号ＴＤＳの出力タイミングを調整し、参照信号ＤＲｅｆとテスト信号ＴＤを出力する。参照信号ＤＲｅｆは参照信号ＤＲｅｆＳの出力タイミングを調整したものであり、テスト信号ＴＤはテスト信号ＴＤＳの出力タイミングを調整したものである。
【００２０】
信号受信ブロック２は、レシーバ６と、スキュー抑制回路３とを備える。信号受信ブロック２は、信号送信ブロック１から送信された参照信号およびテスト信号をレシーバ６により受信し、スキュー抑制回路３により参照信号とテスト信号との間のスキューを抑制する。レシーバ６は、信号送信ブロック１が出力した参照信号ＤＲｅｆとテスト信号ＴＤを受信し、デジタル信号としての波形を整形した参照信号ＤＲｅｆ１とテスト信号ＴＤ１を出力する。参照信号ＤＲｅｆ１は参照信号ＤＲｅｆの波形を整形したものであり、テスト信号ＴＤ１はテスト信号ＴＤの波形を整形したものである。レシーバ６における波形の整形は、対象となる受信した信号の電圧が参照電圧Ｖｒｅｆを超えるか否かにより行われる。レシーバ６は、例えば、一方の入力を参照電圧Ｖｒｅｆとし他方の入力を受信信号とした差動増幅器により構成される。
【００２１】
スキュー抑制回路３は、遅延調整回路７と、位相比較器８と、位相比較器９と、オフセット調整回路１０とを備える。スキュー抑制回路３は、２つの位相比較器８、９により参照信号とテスト信号とを比較し、比較の結果に基づいて遅延調整回路７とオフセット調整回路１０によりスキュー抑制のための調整を行う。遅延調整回路７は、レシーバ６が出力する参照信号ＤＲｅｆ１をそのまま参照信号ＤＲｅｆ１Ｄとして出力し、テスト信号ＴＤ１に所定の遅延を施してテスト信号ＴＤ１Ｄとして出力する。遅延調整回路７におけるテスト信号の遅延時間は、位相比較器８が出力するフィードバック信号ＰＤＯＵＴ１により規定される。位相比較器８は、遅延調整回路７が出力する参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄとの位相を信号の立ち上がりエッジについて比較し、比較の結果に基づいてフィードバック信号ＰＤＯＵＴ１を出力する。位相比較器９は、参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとテスト信号ＴＤ１Ｄの立ち下がりエッジの時間差を検知し、検知の結果に基づいて検知信号ＰＤＯＵＴ２を出力する。オフセット調整回路１０は、位相比較器９が出力する検知信号ＰＤＯＵＴ２に基づいて、参照電圧Ｖｒｅｆの値を変化させる。
【００２２】
信号伝送システム１００においては、上述のように第１のスキュー抑制のための調整が行われた後、第２のスキュー抑制のための調整が行われる。具体的には、最初に同一内容の参照信号ＤＲｅｆとテスト信号ＴＤを送信し、２つの信号の立ち上がりエッジの位相差をなくすようにテスト信号ＴＤ１を遅延させることにより、第１のスキューを抑制する。次に、互いに反転した内容の参照信号ＤＲｅｆとテスト信号ＴＤを送信し、参照信号ＤＲｅｆ１の立ち上がりエッジとテスト信号ＴＤ１の立ち下がりエッジを揃えるように参照電圧Ｖｒｅｆを調整することにより、第２のスキューを抑制する。第１のスキュー抑制のための調整は遅延調整回路７および位相比較器８により行われ、第２のスキュー抑制のための調整は位相比較器９およびオフセット調整回路１０により行われる。以下、それぞれの調整手順について詳細に説明する。
【００２３】
図２は、信号伝送システム１００において、第１のスキュー抑制のために遅延調整回路７によりテスト信号ＴＤ１Ｄの位相が調整されるまでの各信号のタイミングチャートである。図２に示されるように、信号送信ブロック１の信号発生回路４は、同位相の参照信号ＤＲｅｆＳおよびテスト信号ＴＤＳを発生する。ドライバ５は、信号発生回路４が発生した信号の出力タイミングを調整した信号である参照信号ＤＲｅｆおよびテスト信号ＴＤを出力する。信号送信ブロック１から信号受信ブロック２に信号が送信される際に、参照信号ＤＲｅｆとテスト信号ＴＤの伝搬経路の違いにより、参照信号ＤＲｅｆとテスト信号ＴＤの信号の間に図２に示されるような遅延時間差ＤＬ１が生じる。その結果、信号受信ブロック２のレシーバ６が出力する参照信号ＤＲｅｆ１とテスト信号ＴＤ１の間には、遅延時間差ＤＬ１だけ位相差が生じる。
【００２４】
初期状態において遅延調整回路７はテスト信号ＴＤ１を遅延させないため、参照信号ＤＲｅｆ１がそのまま参照信号ＤＲｅｆ１Ｄとして出力され、テスト信号ＴＤがそのままテスト信号ＴＤ１Ｄとして出力される。位相比較器８は、入力された参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄの立ち上がりエッジの位相差を検知し、検知結果をフィードバック信号ＰＤＯＵＴ１として出力する。遅延調整回路７は、フィードバック信号ＰＤＯＵＴ１としてパルスが入力されると、テスト信号ＴＤ１Ｄの立ち上がりエッジが参照信号ＤＲｅｆ１の立ち上がりエッジと一致するまでテスト信号ＴＤ１Ｄを遅延させる。このように、遅延調整回路７がテスト信号ＴＤ１に遅延時間差ＤＬ１を付加することにより、参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄの立ち上がりエッジの位相整合が行われる。その結果、参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄの位相差による第１のスキューが抑制される。
【００２５】
ここで、遅延調整回路７、位相比較器８は、ＤＬＬ、ＰＬＬ等に用いられる回路により、容易に実現できる。また、高速データ転送を行う送受信システムにおいては、各信号線は特性がほぼ等しくなるように設計されている。そのため、テスト信号ＴＤと参照信号ＤＲｅｆはほぼ同条件で送受信でき、上記の参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄの立ち上がりエッジの位相整合は容易に行われる。なお、参照信号ＤＲｅｆ１がテスト信号ＴＤ１に対して遅延している場合には、参照信号ＤＲｅｆ１に遅延時間差ＤＬ１を付加すればよい。また、位相比較器８は、参照信号ＤＲｅｆ１とテスト信号ＴＤ１の立ち上がりエッジ同士の位相差でなく、立ち下がりエッジ同士の位相差を検知してもよい。
【００２６】
図３は、信号伝送システム１００において、第２のスキュー抑制のために、参照信号ＤＲｅｆ１の立ち上がりエッジとテスト信号ＴＤ１の立ち下がりエッジが一致するように、オフセット調整回路１０により参照電圧Ｖｒｅｆが調整されるまでの各信号のタイミングチャートである。図３に示されるように、信号送信ブロック１の信号発生回路４は、参照信号ＤＲｅｆＳおよび参照信号ＤＲｅｆＳを反転させたテスト信号ＴＤＳを発生する。ドライバ５は、信号発生回路４が発生した信号の出力タイミングを調整した信号である参照信号ＤＲｅｆおよびテスト信号ＴＤを出力する。上述したように、信号送信ブロック１から信号受信ブロック２に信号が送信される際に生じる遅延時間差により、信号受信ブロック２のレシーバ６が出力する参照信号ＤＲｅｆとテスト信号ＴＤの間には遅延時間差ＤＬ１の位相差が生じている。また、上述した信号の立ち上がり時間と信号の立ち下がり時間の時間差により、参照信号ＤＲｅｆの立ち上がりエッジとテスト信号ＴＤの立ち下がりエッジとの間にはさらに時間差ＤＬ２が生じている。すなわち、参照信号ＤＲｅｆの立ち上がりエッジとテスト信号ＴＤの立ち下がりエッジとの間には、ＤＬ１＋ＤＬ２の時間差が存在している。このＤＬ１＋ＤＬ２の時間差は、レシーバ６から出力される参照信号ＤＲｅｆ１とテスト信号ＴＤ１の間にも現れる。しかし、遅延調整回路７がテスト信号ＴＤ１をＤＬ１だけ遅延させているため、参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとテスト信号ＴＤ１Ｄの立ち下がりエッジとの間には時間差ＤＬ２のみが現れる。
【００２７】
オフセット調整回路１０は、この時間差ＤＬ２を補正するように参照電圧Ｖｒｅｆ１を調整する。遅延調整回路７が出力する参照信号ＤＲｅｆ１Ｄとテスト信号ＴＤ１Ｄは、位相比較器９にも入力される。位相比較器９は、参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとテスト信号ＴＤ１Ｄの立ち下がりエッジとの間の時間差の存在を検知すると、検知信号ＰＤＯＵＴ２としてパルスを出力する。オフセット調整回路１０は、検知信号ＰＤＯＵＴ２としてパルスが入力されると、レシーバ６の参照電圧Ｖｒｅｆにオフセットを与えて調整する。
【００２８】
図４は、オフセット調整回路１０によるレシーバ６のオフセット調整の原理を示す。通常の場合、参照電圧Ｖｒｅｆは図４の点線で示される信号振幅の中央に設定されている。そのため、図４の場合、レシーバ６が信号の立ち上がりエッジと信号の立ち下がりエッジを受信するとき、信号電圧が参照電圧Ｖｒｅｆに達するまでの時間にＴｐｄの時間差が生じる。信号電圧が参照電圧Ｖｒｅｆに達するまでの時間は参照電圧Ｖｒｅｆを変化させることにより変化するから、参照電圧Ｖｒｅｆを調整することにより、時間差Ｔｐｄを補正することが可能である。すなわち、参照電圧Ｖｒｅｆにオフセットを与えて調整することにより、レシーバ６が出力する参照信号ＤＲｅｆ１の立ち上がりエッジとテスト信号ＴＤ１の立ち下がりエッジの時間差を補正することができる。
【００２９】
図５は、オフセット調整回路１０の一例を示す。シフトレジスタの値はある値にセットされ、シフトレジスタは入力される検知信号ＰＤＯＵＴ２のパルスごとにセットされた値をシフトする。シフトレジスタからの出力により３つのスイッチのうちの１つがＯＮになり、用意された電位（Ｖ１、Ｖ２、Ｖ３）のうちのいずれかが参照電圧Ｖｒｅｆとして出力される。すなわち、検知信号ＰＤＯＵＴ２に従って参照電圧Ｖｒｅｆの電位を順々に切り換えることにより、参照電圧Ｖｒｅｆの調整を実現する。なお、オフセット調整回路１０は図５の回路例に限られず、チャージポンプ等によっても実現可能である。
【００３０】
以上の手順により、信号の立ち上がり時間と立ち下がり時間との時間差を補正して、参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとテスト信号ＴＤ１Ｄの立ち下がりエッジを一致させることができる。これにより、信号の立ち上がり時間と立ち下がり時間との時間差による第２のスキューを抑制することが可能となる。
【００３１】
なお、データ信号線におけるスキュー抑制のための調整をする場合に、参照信号ＤＲｅｆを送信する信号線としてテスト信号ＴＤを送信するデータ信号線と別のデータ信号線を用いると、調整時の参照信号用の信号線を設けることなくスキュー抑制のための調整をすることが可能となる。さらに、調整時にドライバ５として駆動能力の低いものを用いることにより、信号の立ち上がり時間と立ち下がり時間との時間差を拡大することができる。例えば、ドライバ５がＣＭＯＳ回路である場合には、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのサイズ比を同じにしながら、絶対値を小さくする。信号の立ち上がり時間と立ち下がり時間との時間差を拡大することにより、信号間の位相差の検知と調整を容易にすることが可能である。調整時にドライバ５として駆動能力の低いものを用いた場合は、実動作時には本来用いるべき駆動能力の高いドライバを用いる。
【００３２】
（実施形態２）
図６は、本発明の実施形態２の信号伝送システム６００の構成を示す。信号伝送システム６００は、上述した信号伝送システム１００と同様に、第１のスキューと第２のスキューの抑制のための調整機能を備えている。信号伝送システム６００の構成は、信号送信ブロック１がオフセット調整回路１０を備えず、信号受信ブロック２がドライバ制御回路１１を備えていること以外は、信号伝送システム１００の構成と同様である。ドライバ制御回路１１は、入力された検知信号ＰＤＯＵＴ２に基づいてドライバ５の駆動能力を調整する。
【００３３】
信号伝送システム６００がテスト信号ＴＤ１Ｄを遅延させて、第１のスキューを抑制する手順は実施形態１と同様である。本実施形態においては、ドライバ制御回路１１がドライバ５の駆動能力を調整することにより、信号の立ち上がり時間と立ち下がり時間との時間差の補正を行う点で実施形態１と異なる。
【００３４】
図７は、信号伝送システム６００において、参照信号ＤＲｅｆの立ち上がり時間とテスト信号ＴＤの立ち下がり時間が一致するように、ドライバ制御回路１１がドライバ５の駆動能力を調整するまでの各信号のタイミングチャートである。位相比較器９は、図７に示される参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとＴＤ１Ｄの立ち下がりエッジの時間差を検知すると、検知信号ＰＤＯＵＴ２としてパルスを出力する。検知信号ＰＤＯＵＴ２としてパルスが出力されると、ドライバ制御回路１１はドライバ５に含まれるテスト信号ＴＤを送信するためのドライバの駆動能力を調整する。ドライバ制御回路１１がドライバ５の駆動能力の調整をすることにより、テスト信号ＴＤの傾きを調整し、参照信号ＤＲｅｆの立ち上がり時間とテスト信号ＴＤの立ち下がり時間を一致させることができる。これにより、参照信号ＤＲｅｆ１Ｄの立ち上がりエッジとテスト信号ＴＤ１Ｄの立ち下がりエッジを一致させ、信号の立ち上がり時間と立ち下がり時間の時間差による第２のスキューを抑制することが可能となる。
【００３５】
図８は、ドライバ制御回路１１の回路例を示す。図８において、ドライバ制御回路１１は、シフトレジスタ１１１とデコーダ１１２を備えている。シフトレジスタ１１１の値はある値にセットされ、シフトレジスタ１１１は入力される検知信号ＰＤＯＵＴ２のパルスごとにセットされた値をシフトする。デコーダ１１２は、シフトレジスタ１１１の保持する値に応じて、ドライバ５のトランジスタサイズを変更する。具体的には、デコーダ１１２はその出力により、ドライバ５のＯＮとなるトランジスタの数を制御する。ＯＮとなるトランジスタの数が多いほど、ドライバ５の駆動能力は大きくなる。なお、ドライバ５の駆動能力の制御はトランジスタサイズの調整に限られず、ドライバ５の基板電位の調整によっても実現することが可能である。
【００３６】
【発明の効果】
本発明の信号伝送システムおよび信号伝送方法によれば、信号間の位相差を補正することにより第１のスキューを抑制し、信号の立ち上がり時間と立ち下がり時間との時間差を補正することにより第２のスキューを抑制することができる。その結果、高速なデータ転送をする場合であってもクロック信号とデータ信号との間のスキューを抑制し、正確なデータ転送をすることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１の信号伝送システムの構成を示す図である。
【図２】本発明の実施形態１の信号伝送システムにおいて、遅延調整回路によりテスト信号の位相が調整されるまでの各信号のタイミングチャートである。
【図３】本発明の実施形態１の信号伝送システムにおいて、オフセット調整回路により参照電圧が調整されるまでの各信号のタイミングチャートである。
【図４】本発明の実施形態１の信号伝送システムにおける、オフセット調整回路によるレシーバのオフセット調整の原理を示す図である。
【図５】本発明の実施形態１の信号伝送システムが備えるオフセット調整回路の一例を示す図である。
【図６】本発明の実施形態２の信号伝送システムの構成を示す図である。
【図７】本発明の実施形態２の信号伝送システムにおいて、ドライバ制御回路がドライバの駆動能力を調整するまでの各信号のタイミングチャートである。
【図８】本発明の実施形態２の信号伝送システムが備えるドライバ制御回路の一例を示す図である。
【図９】チップ間のデータ転送をする場合に、信号の立ち上がり時間と立ち下がり時間の時間差によるスキューが発生する様子を示す図である。
【符号の説明】
１  信号送信ブロック
２  信号受信ブロック
３  スキュー抑制回路
４  信号発生回路
５  ドライバ
６  レシーバ
７  遅延調整回路
８、９  位相比較器
１０  オフセット調整回路
１１  ドライバ制御回路
１００、６００  信号伝送システム
１１１  シフトレジスタ
１１２  デコーダ
【図１】
0003562964.tif 000002
【図２】
0003562964.tif 000003
【図３】
0003562964.tif 000004
【図４】
0003562964.tif 000005
【図５】
0003562964.tif 000006
【図６】
0003562964.tif 000007
【図７】
0003562964.tif 000008
【図８】
0003562964.tif 000009
【図９】
0003562964.tif 000010