(57)【特許請求の範囲】
【請求項１】
導電性膜により形成された第１電極と、導電性膜により形成された第２電極と、上記第１および第２電極に挟まれた誘電体膜とを備えたマイクロ波半導体装置用の容量素子の製造方法において、
第１電極の厚さを第２電極の厚さの１０分の１以下とし、
この容量素子の比抵抗係数をρｒｆとし、上記第１電極の厚さをｔとし、この容量素子の、負荷を直列に接続したときの電気伝達度が９０％以上となる条件における、高周波信号での抵抗成分の範囲の最大値をＲｒｆｄとするとき、
この容量素子の、信号伝播方向に対して垂直な方向の実効的な幅Ｗと、信号の伝播方向に対して平行な方向の実効的な長さＬとの比を、上記Ｒｒｆｄに応じた所定の値Ｐ（Ｒｒｆｄ）＝ρｒｆ／（Ｒｒｆｄ・ｔ）以上とするように、ＷとＬとを設定することを特徴とする容量素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＭキャパシタ等の容量素子とその製造方法および容量素子を備えたマイクロ波半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
例えば移動体通信用パワーアンプＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  ）のような、モノリシックマイクロ波半導体集積回路装置は、携帯電話等の移動体通信機器に組み込まれて広く用いられているが、近年におけるこの種の機器の急速な普及に伴い、その高性能化・小型化が強く要望されている。ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ  、金属−絶縁膜−金属）キャパシタは、従来より、これらマイクロ波半導体集積回路装置の内部整合回路用として用いられている。
【０００３】
図５に、一般的なＭＩＭキャパシタの一例を示す。同図（ａ）は平面概略図、同図（ｂ）は同図（ａ）のＰ−Ｐ’線矢視断面図である。図中、１０１は基板、１０２は第１導体層、１０３は絶縁膜、１０４は第２導体層である。１０２ａは下部容量電極、１０４ａは上部容量電極である。１０２ｂは下層配線、１０４ｂは上層配線である。下部容量電極１０２ａと上部容量電極１０４ａとで誘電体１０３ａを挟むことによって、平行平板型コンデンサすなわちＭＩＭキャパシタ１０５が構成され、それを基板１０１上に形成することによりマイクロ波半導体集積回路装置が構成されている。なお、同図（ａ）では、誘電体１０３ａの図示は省略している。
【０００４】
図５（ａ）において、矢印ａまたはｂが高周波信号の伝播方向であり、都合により左から右へ（矢印ａ）あるいは図中右から左へ（矢印ｂ）のいずれかの形態がとられる。
【０００５】
Ｗは、高周波信号の伝播方向に対して垂直な、ＭＩＭキャパシタ１０５の一辺の実効的な長さ（幅）であり、Ｌは、高周波信号の伝播方向に対して平行な、ＭＩＭキャパシタ１０５の一辺の実効的な長さ（長さ）を表している。そして、ＭＩＭキャパシタ１０５は、上記下層配線１０２ｂおよび上層配線１０４ｂにより、集積回路装置内の他の回路素子へと接続されている。
【０００６】
モノリシックマイクロ波半導体集積回路装置で用いられるＭＩＭキャパシタのさらなる高性能化のために、以下の点が要求されている。すなわち、（１）  高周波の抵抗成分（損失）がより小さいこと（低損失化）、（２）  必要な容量がより小さな面積で得られること（小型化）、（３）  十分な信頼性を有すること（高信頼性化）等が要求されている。
【０００７】
まず、（１）  の要求を満たすため、下部電極１０２ａおよび上部電極１０４ａの膜厚は、数μｍ程度と十分に厚くなっている。また、（２）  の要求を満たすために、誘電体膜１０３ａは、コンマ数μｍ（１０分の数μｍ）以下の薄膜となっている。そのため、この誘電体膜１０３ａは、その下の下部容量電極１０２ａの凹凸やケバに対して非常に敏感であり、特にこの誘電体膜１０３ａの側端部分において膜ストレスやピンホール等を生じやすく、（３）  の要求に反してカバレッジ不良等により、ＭＩＭキャパシタの信頼性が著しく損なわれることとなる。
【０００８】
そこで、従来のＭＩＭキャパシタの製造方法では、上記のような誘電体膜１０３ａのカバレッジ不良によるＭＩＭキャパシタの信頼性の劣化を避けるために、特開平５−２１１２８７号、特開平５−２３５２６３号、特開平７−２２１２６６号、特開平８−４６１４０号、特開平１０−２２４５７号、特開平１０−７４８９９号等の各公報に見られるように、様々な立体構造および製造方法が検討されてきた。
【０００９】
例えば、特開平７−２２１２６６号公報では、図６に示すように、下部容量電極２０２ａの両側にサイドウォール２０８を形成することにより、誘電体膜２０３ａを薄膜化することによるカバレッジ不良によるＭＩＭキャパシタの信頼性の劣化を避けている。図中、２０１は基板、２０３は絶縁膜、２０４は第２導体層である。２０２ａは下部容量電極、２０４ａは上部容量電極である。２０４ｂは上層配線である。下部容量電極２０２ａと上部容量電極２０４ａとで誘電体２０３ａを挟むことによって、ＭＩＭキャパシタ２０５が構成されている。
【００１０】
また、特開平８−４６１４０号公報では、図７に示すように、ＭＩＭキャパシタ３０５は、基板３０１上に導電性半導体層であるｎ型層３０９を形成し、下部容量電極３０２ａと下層配線３０２ｂとの接続をｎ型層３０９で行う。そして、上部容量電極３０４ａとｎ型層３０９とを、絶縁膜３０３のうちの誘電体膜３０３ａと、誘電体膜３０３ａの下層の絶縁膜３１０との２層で隔てることにより、耐電圧特性向上を図っている。図７（ａ）は平面概略図、図７（ｂ）は同図（ａ）のＱ−Ｑ’線矢視断面図である。なお、同図（ａ）では、誘電体３０３ａおよび絶縁膜３１０の図示は省略している。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、低損失化・小型化と高信頼性化とを両立させるために、サイドウォール２０８やｎ型層３０９等のように新たな層を設ける等、層構成を工夫する必要があり、そのため、製造工程が複雑になるという問題点がある。
【００１３】
【課題を解決するための手段】
本発明の容量素子の製造方法は、導電性膜により形成された第１電極と、導電性膜により形成された第２電極と、上記第１および第２電極に挟まれた誘電体膜とを備えたマイクロ波半導体装置用の容量素子の製造方法において、第１電極の厚さを第２電極の厚さの１０分の１以下とし、この容量素子の比抵抗係数をρｒｆとし、上記第１電極の厚さをｔとし、この容量素子の、負荷を直列に接続したときの電気伝達度が９０％以上となる条件における、高周波信号での抵抗成分の範囲の最大値をＲｒｆｄとするとき、この容量素子の、信号伝播方向に対して垂直な方向の実効的な幅Ｗと、信号の伝播方向に対して平行な方向の実効的な長さＬとの比を、上記Ｒｒｆｄに応じた所定の値Ｐ（Ｒｒｆｄ）＝ρｒｆ／（Ｒｒｆｄ・ｔ）以上とするように、ＷとＬとを設定することを特徴としている。
【００１４】
上記の構成により、容量素子の高周波信号での抵抗成分（損失）Ｒｒｆを、ある所望の最大の高周波信号での抵抗成分（損失）Ｒｒｆｄ  以下としたい場合に、容量素子の、信号の伝播方向に対して垂直な方向の実効的な幅Ｗと、信号の伝播方向に対して平行な方向の実効的な長さＬとの比を、そのＲｒｆｄ  に応じた所定の値Ｐ（Ｒｒｆｄ  ）以上とすることによって、ＷとＬとを設定する。すなわち、
Ｗ／Ｌ≧Ｐ（Ｒｒｆｄ  ）＝ρｒｆ／（Ｒｒｆｄ  ・ｔ）
である。
【００１５】
また、その際、負荷Ｒａ  を容量素子に直列に接続したときの電力伝達度を、ある所望の最小値としての電力伝達度ｋ以上としたい場合には、容量素子の高周波信号での抵抗成分（損失）Ｒｒｆを
Ｒｒｆ≦Ｒｒｆｄ  ＝（１−ｋ）／ｋ・Ｒａ
で求め、このＲｒｆから、上記ＷとＬとを、
Ｗ／Ｌ＝ρｒｆ／（Ｒｒｆ・ｔ）（≧Ｐ（Ｒｒｆｄ  ））
にて設定する。
【００１６】
すなわち、負荷Ｒａ  を容量素子に直列に接続したときの電力伝達度を、ある所望の最小電力伝達度ｋ以上としたい場合に、容量素子の、信号の伝播方向に対して垂直な方向の実効的な幅Ｗと、信号の伝播方向に対して平行な方向の実効的な長さＬとの比を、そのｋに応じた所定の値Ｑ（ｋ）以上とすることによって、ＷとＬとを設定する。すなわち、
Ｗ／Ｌ≧Ｑ（ｋ）＝ｋ／（１−ｋ）・ρｒｆ／ｔ・１／Ｒａ
である。
【００１７】
したがって、第１電極を薄くすることにより、誘電体膜を薄くしても膜ストレスやピンホールなどが生じにくく、信頼性が向上する。
【００１８】
また、誘電体膜を薄くできるので、容量の式に従い、面積を小さくしても十分な容量が得られるため、小型化することができる。
【００１９】
また、この式に従って設定することにより、高周波信号での抵抗成分（損失）Ｒｒｆとして十分小さな値を設定することができるので、低損失化することができる。
【００２０】
それゆえ、低損失化・小型化と高信頼性化とを両立させるとともに、サイドウォールやｎ型層等のように新たな層を設ける等のように層構成を工夫する必要がなく、製造工程を簡略化することができる。
【００２１】
また、上記の構成に加えて、第１電極の厚さが、第２電極の厚さの１０分の１以下になっているようにすることができる。
【００２３】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００２４】
図１に、本実施の形態に係るＭＩＭキャパシタ（容量素子）の構造を示す。層構成は、すでに述べた図５と同一である。２は第１導体層、４は第２導体層である。２ａは下部容量電極（第１電極）、４ａは上部容量電極（第２電極）である。２ｂは下層配線、４ｂは上層配線である。下部容量電極２ａと上部容量電極４ａとで図５（ｂ）同様の図示しない誘電体を挟むことによって、平行平板型コンデンサとしてのＭＩＭキャパシタ５が構成されている。なお、図５（ａ）同様、上記誘電体の図示は省略している。このＭＩＭキャパシタ５を、図５同様に、図示しない基板上に上記第１導体層２が載置されるように形成することにより、マイクロ波半導体集積回路装置が構成されている。図中、矢印ａまたはｂが高周波信号の伝播方向であり、都合により図中下から上へ（矢印ａ）あるいは図中下から上へ（矢印ｂ）のいずれかの形態がとられる。
【００２５】
Ｗは、高周波信号の伝播方向に対して垂直な、ＭＩＭキャパシタ５の一辺の実効的な長さ（幅）であり、Ｌは、高周波信号の伝播方向に対して平行な、ＭＩＭキャパシタ５の一辺の実効的な長さ（長さ）を表している。そして、ＭＩＭキャパシタ５は、上記下層配線２ｂおよび上層配線４ｂにより、集積回路装置内の他の回路素子へと接続されている。
【００２６】
本実施の形態においては、ＭＩＭキャパシタは、下部容量電極を従来の約１０分の１の厚さ（０．１μｍ程度）まで薄くしている。
【００２７】
また、本実施の形態においては、下部容量電極２ａの厚さが、上部容量電極４ａの厚さの１０分の１以下になっている。特に、ここでは、上部容量電極４ａの厚さは数μｍ程度であり、下部容量電極２ａの厚さは０．１μｍ程度またはそれ以下となっている。
【００２８】
したがって、下部容量電極表面のケバや凹凸を極力抑えることができ、そのため、誘電体膜を薄くしても膜ストレスやピンホールなどが生じにくく、信頼性が向上する。一般に、下部容量電極の膜厚減少に対してＭＩＭキャパシタの不良発生率は指数関数的に減少する。そのため、本実施の形態においては、ＭＩＭキャパシタの不良発生率を低く抑え、信頼性を著しく向上させることができる。
【００２９】
その一方で、電極が薄くなるためそのままではＭＩＭキャパシタの配線抵抗すなわち抵抗成分（損失）が大きくなってしまい、そのようなＭＩＭキャパシタに接続される負荷によっては、ＭＩＭキャパシタを有するマイクロ波半導体集積回路装置の性能を著しく劣化させてしまうことになる。
【００３０】
これに対し、本実施の形態においては、後述するように、ＭＩＭキャパシタの形状に着目し、それを最適化することで、低損失化を図っている。
【００３１】
つまり、本実施の形態においては、下部容量電極を極力薄くすることでＭＩＭキャパシタの信頼性向上を図り、形状を最適化することでＭＩＭキャパシタの損失を低減しており、このような良好なＭＩＭキャパシタの作成を容易に実現することが可能である。このように、本実施の形態においては、従来とは全く異なる発想で、高信頼性・低損失のＭＩＭキャパシタを容易に作成することができ、ＭＩＭキャパシタを有するマイクロ波半導体集積回路装置の高性能化と高信頼性との両立が可能となる。
【００３２】
また、上述のように、下部容量電極を薄くすることにより、誘電体膜を薄くしても膜ストレスやピンホールなどが生じにくく、信頼性が向上するとともに、誘電体膜を薄くできるので、後述の式（３）に示す容量の式に従い、面積を小さくしても十分な容量が得られ、ＭＩＭキャパシタ、ひいてはマイクロ波半導体集積回路装置を小型化することができる。
【００３３】
次に、上述したように、本実施の形態においては、ＭＩＭキャパシタの形状に着目し、それを最適化することで、低損失化を図っている。それについて図２ないし図４を用いて説明する。
【００３４】
よく知られているように、幅Ｗ、長さＬ、厚さｔ、比抵抗ρの導体の直流抵抗Ｒは、
Ｒ＝ρ・Ｌ／（Ｗ・ｔ）
であるが、高周波信号での抵抗成分（損失）Ｒｒｆについても、Ｓパラメータ（高周波回路におけるＳ−マトリクスの反射係数および透過係数）等の測定実験結果より同様に算出され、実験式として、
Ｒｒｆ＝ρｒｆ・Ｌ／（Ｗ・ｔ）                                （１）
と近似できる。ここで、Ｓパラメータを公知の所定の方法により測定し、そこから公知の変換式によりｙパラメータ（ｙ１１、ｙ１２、ｙ２１、ｙ２２）を求める。容量をＣ、周波数をｆ、虚数単位をｊとすると、
１／ｙ１１＝Ｒｒｆ＋１／（ｊ・２πｆ・Ｃ）
となり、Ｒｒｆは（１／ｙ１１）の実数部として求められる。そして、この式（１）において、ρｒｆはＭＩＭキャパシタの高周波信号での比抵抗に相当する係数（比抵抗係数）であり、Ｗ、Ｌはそれぞれ、高周波信号の伝播方向に対して垂直、および平行な方向の、ＭＩＭキャパシタ５の２辺の実効的な長さである。また、ｔは、ＭＩＭキャパシタ５の容量電極の実効的な厚さである。本実施の形態においては、上部容量電極４ａは数μｍと十分厚いので抵抗は低く、一方、下部容量電極２ａは薄いため、こちらの抵抗成分が主となる。そのため、実質的には、ｔは、下部容量電極２ａの厚さで近似してもよい。ｔ＝０．１〜１μｍにおいて、実験によりρｒｆ＝０．０１１２５Ω・μｍの値が得られている。
【００３５】
このＭＩＭキャパシタ５に、抵抗成分がＲａ  なる負荷が直列に接続されたとき、このＭＩＭキャパシタ５における電力伝達度（電力伝達率）ｋは、
ｋ＝Ｒａ  ／（Ｒａ  ＋Ｒｒｆ）＝１／（１＋Ｒｒｆ／Ｒａ  ）              （２）
となる。すなわち、電力伝達度ｋは、ＭＩＭキャパシタ５の高周波信号での抵抗成分（損失）Ｒｒｆに依存している。
【００３６】
さらに、この式（２）を変形すると、
Ｒｒｆ＝（１−ｋ）／ｋ・Ｒａ
となる。
【００３７】
図２に、本実施の形態にかかるＭＩＭキャパシタ５における、下部容量電極２ａの厚さｔが０．１μｍ、上部容量電極４ａと下部容量電極２ａとの間の誘電体膜の膜厚（ｄとする）が０．１μｍ、ＭＩＭキャパシタ５の容量値Ｃが７．５ｐＦの場合において、ＭＩＭキャパシタ５の実効的な面積（Ｓとする）を一定としたときの、上記式（１）より導かれる、ＭＩＭキャパシタ５の高周波信号での抵抗成分Ｒｒｆの、Ｗ／Ｌへの依存性を示す。また、その拡大図を図３に示す。
【００３８】
また、図４に、上記式（２）より導かれる、このＭＩＭキャパシタ５における電力伝達度ｋの、ＭＩＭキャパシタ５の高周波信号での抵抗成分（損失）Ｒｒｆと負荷の抵抗成分Ｒａ  との比（Ｒｒｆ／Ｒａ  ）の依存性を示す。
【００３９】
電力伝達度ｋは高い値をとることが望ましいが、通常は９０％以上が望ましい。図４において、ｋ≧０．９を得るためには、上記比Ｒｒｆ／Ｒａ  が１／９（≒０．１１）以下にならなければならない。
【００４０】
例えば、このＭＩＭキャパシタ５に直列に接続されている負荷が抵抗成分Ｒａ  ＝２Ωを持つ場合、比Ｒｒｆ／Ｒａ  が０．１１より小さくなるためには、このＭＩＭキャパシタ５の高周波信号での抵抗成分Ｒｒｆは、０．２２Ωより小さくならなければならない。そのためには、図２および図３より、このＭＩＭキャパシタ５の形状すなわちＷ／Ｌは、０．５２より大きくならなければならない。
【００４１】
上記の条件を満たす限り、自由にこのＭＩＭキャパシタ５を設計可能である。例えば、所望する容量値が７．５ｐＦのとき、図１に示したＭＩＭキャパシタ５において、Ｌは１４６μｍ、Ｗは９０μｍと設定すれば、Ｗ／Ｌは０．６２となり、上述の条件を満足している。このときの高周波信号での抵抗成分（損失）は、図３より０．１８Ωである。このＭＩＭキャパシタ５に、例えば抵抗成分Ｒａ  ＝２Ωなる負荷が直列に接続されたとき、電力伝達度ｋは、式（２）により約９２％となり、所望の値を得ることができることが分かる。
【００４２】
なお、ここでは一例のみを示したが、本発明は、高周波信号での抵抗成分（損失）を考慮したＭＩＭキャパシタの形状のパターン化を特徴としており、求められる具体的な性能やチップサイズ、レイアウト上の制約によって最適解は異なるのであり、最適解は、このような具体的な制約をその都度考慮して、図２ないし図４を用いて上述したようなシミュレーション等を用いた検討に基づいて決定すればよい。
【００４３】
以上説明したように、本発明の手法を用いれば、下部容量電極の厚さを極力薄くできるため、下部容量電極によるケバや凹凸の影響がなくなり、また、端部での段差も低減されるため、誘電体膜の信頼性が向上し、したがって、ＭＩＭキャパシタを有するマイクロ波半導体集積回路装置の信頼性が高まることになる。
【００４４】
さらに、本発明は、基板上に形成した下部容量電極−誘電体膜−上部容量電極という最も簡単な平板形の容量素子（キャパシタ）で説明したが、特にこの形状には限定されない。すなわち、まず、ここでは矩形の容量素子を用いて説明したが、これは説明しやすいためであり、矩形に限定されるものではない。また、例えば、下部容量電極の厚さは薄いもの（抵抗が高いもの）でよいため、今後高密度化、高集積化が進み、微細プロセスになり膜厚が薄くなった場合も、この手法は有効である。また、本発明の手法は、拡散層形成やイオン打ち込みにより、下部容量電極やその他の膜を含んで基板内に埋め込んだ構造にも適用できる。また、基板上もしくは基板内に縦型に容量素子を形成した構造でもよい。また、上記各層は単層ではなく多層により形成されていてもよい。また、図２に示されているように、Ｗ／Ｌが大きいほど低損失となるため、特にＬの値はプロセスルールやレイアウトが許す限り、狭くするのが望ましい。
【００４５】
さらに、下部容量電極（下層電極）の薄膜化による効果について述べる。
【００４６】
下部容量電極は、従来では、電極の抵抗を下げるため、数μｍ程度の膜厚がある。この電極膜は、真空蒸着等により金属膜を積層して形成するが、膜厚が薄いほど、形成に要する時間が短くなり、その分、ダスト等によるケバの発生や凹凸の発生を少なくすることができる。
【００４７】
また、下部容量電極の膜厚が大きいほど、下部容量電極金属膜の端部に形成される金属の盛り上がりが発生しやすい傾向がある。このため、下部容量電極の薄膜化により、ケバの発生や凹凸の発生が抑制され、上記ケバや凹凸部を起点として発生する誘電体膜厚異常によるキャパシタショート等が低減でき、容量素子の信頼性を向上させることができる。
【００４８】
さらに、下部容量電極を薄膜化することにより、このような下部容量電極の直上に形成する誘電体膜を、従来よりも安定して薄く形成することができる。そのため、実効キャパシタ容量を大きくすることができる。よって、下記の容量の式（３）
Ｃ＝ε・Ｓ／ｄ                                                （３）
において、Ｃを一定としたとき、ｄを小さくすることができるので、Ｓを小さくでき、その分、容量素子を小型化できる。ここで、Ｃはキャパシタ容量、ｄは誘電体膜厚、Ｓは実効キャパシタ面積、εは誘電体膜の誘電率である。
【００４９】
なお、本発明に係る容量素子は、基板に接した導電性膜により形成された第１の電極とこれに接続された第１の配線層と、導電性膜により形成された第２の電極とこれに接続された第２の配線層と、これらの電極に挟まれた誘電体膜とにより構成され、かつ、上記第１の配線層と第２の配線層との配線方向が略同一である容量素子において、上記容量素子の所望の容量値は上記第１の電極と第２の電極とが重なっている面積で設定し、上記容量素子による所望の損失Ｒｒｆは、信号伝播方向に対する垂直方向の実効的な幅Ｗと、信号伝播方向に対する平行または水平方向の実効的な長さＬとの比により、上記容量素子の形状を設定するように構成してもよい。
【００５０】
また、本発明に係る容量素子の製造方法は、基板に接した導電性膜により形成された第１の電極とこれに接続された第１の配線層と、導電性膜により形成された第２の電極とこれに接続された第２の配線層と、これらの電極に挟まれた誘電体膜とにより構成され、かつ、上記第１の配線層と第２の配線層との配線方向が略同一である容量素子の形成方法において、上記容量素子の所望の容量値は上記第１の電極と第２の電極とが重なっている面積で設定し、上記容量素子による所望の損失Ｒｒｆは、信号伝播方向に対する垂直方向の実効的な幅Ｗと、信号伝播方向に対する平行または水平方向の実効的な長さＬとの比により、上記容量素子の形状を設定するように構成してもよい。
【００５１】
また、本発明に係る容量素子は、上記構成において、上記容量素子の比抵抗係数がρｒｆであり、上記第１の電極の厚さがｔであるとし、この容量素子に、実効的な抵抗値Ｒａ  を持つ負荷が直列に接続され、所望の電力伝達度をｋとしたとき、上記損失Ｒｒｆを、
Ｒｒｆ≦（１−ｋ）／ｋ・Ｒａ
で設定し、このＲｒｆ値から、上記ＷとＬとの比を、
Ｗ／Ｌ＝ρｒｆ／（Ｒｒｆ・ｔ）
により設定するように構成してもよい。
【００５２】
また、本発明に係る容量素子は、上記構成において、上記第１の電極の厚さが、上記第２の電極の厚さの１０分の１以下であるように構成してもよい。
【００５３】
また、本発明に係るマイクロ波半導体集積回路装置は、上記構成の容量素子を内蔵するように構成してもよい。
【００５５】
【発明の効果】
本発明の容量素子の製造方法は、第１電極の厚さを第２電極の厚さの１０分の１以下とし、この容量素子の比抵抗係数をρｒｆとし、上記第１電極の厚さをｔとし、この容量素子の、負荷を直列に接続したときの電気伝達度が９０％以上となる条件における、高周波信号での抵抗成分の範囲の最大値をＲｒｆｄとするとき、この容量素子の、信号伝播方向に対して垂直な方向の実効的な幅Ｗと、信号の伝播方向に対して平行な方向の実効的な長さＬとの比を、上記Ｒｒｆｄに応じた所定の値Ｐ（Ｒｒｆｄ）＝ρｒｆ／（Ｒｒｆｄ・ｔ）以上とするように、ＷとＬとを設定する方法である。
【００５７】
これにより、第１電極を薄くすることにより、誘電体膜を薄くしても膜ストレスやピンホールなどが生じにくく、また、面積を小さくしても十分な容量が得られ、さらに、高周波信号での抵抗成分として十分小さな値を設定することができるので、低損失化することができる。それゆえ、低損失化・小型化と高信頼性化とを両立させるとともに、製造工程を簡略化することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るＭＩＭキャパシタの一構成例を示す平面図である。
【図２】ＭＩＭキャパシタの高周波の抵抗成分の形状依存性を示すグラフである。
【図３】ＭＩＭキャパシタの高周波の抵抗成分の形状依存性を示すグラフである。
【図４】ＭＩＭキャパシタの電力伝達度の、ＭＩＭキャパシタの高周波の抵抗成分と負荷の抵抗成分との比への依存性を示すグラフである。
【図５】従来のＭＩＭキャパシタの一構成例を示すものであり、（ａ）は平面図、（ｂ）はＰ−Ｐ’線矢視断面図である。
【図６】従来のＭＩＭキャパシタの一構成例を示す断面図である。
【図７】従来のＭＩＭキャパシタの一構成例を示すものであり、（ａ）は平面図、（ｂ）はＱ−Ｑ’線矢視断面図である。
【符号の説明】
２    第１導体層
２ａ  下部容量電極（第１電極）
２ｂ  下層配線
４    第２導体層
４ａ  上部容量電極（第２電極）
４ｂ  上層配線
５    ＭＩＭキャパシタ（容量素子）
【図１】
0003594874.tif 000002
【図２】
0003594874.tif 000003
【図３】
0003594874.tif 000004
【図４】
0003594874.tif 000005
【図５】
0003594874.tif 000006
【図６】
0003594874.tif 000007
【図７】
0003594874.tif 000008