(57)【特許請求の範囲】
【請求項１】
基準クロックに同期する同期クロックを出力する周波数同期装置において、切替信号によって高安定クロックと基準クロックのいずれかを選択して出力する切替スイッチと、同期クロックを分周する分周回路と、該分周回路の出力クロックと前記切替スイッチの出力クロックとの位相差を検出し該位相差値を出力する位相比較回路と、該位相比較回路の出力する位相差値をゼロとするよう同期制御を行いこのときの制御値を出力する周波数調整演算回路と、前記周波数調整演算回路の出力する制御値を保持するメモリと、前記周波数調整演算回路の出力する制御値を制御電圧値に変換する変換回路と、該制御電圧値に基づき同期クロックを出力する電圧制御発振器を備え、前記メモリが保持する制御値は、切替信号により高安定クロックが選択されるとき前記周波数調整演算回路が出力する制御値と、該高安定クロックの周波数が所定値だけ大きい周波数の場合および該所定値だけ小さい周波数の場合に前記周波数調整演算回路が出力するそれぞれの制御値であることを特徴とする周波数同期装置。
【請求項２】
基準クロックに同期する同期クロックを出力する周波数同期装置において、前記同期クロックを分周する分周回路と、該分周回路の出力クロックと基準クロックとの位相差を検出し該位相差値を出力する位相比較回路と、該位相比較回路の出力する位相差値をゼロとするよう同期制御を行いこのときの制御値を出力する周波数調整演算回路と、前記周波数調整演算回路の出力する所定の制御値を保持するメモリと、前記周波数調整演算回路の出力する制御値を制御電圧値に変換する変換回路と、該制御電圧値に基づき同期クロックを出力する電圧制御発振器を備え、前記メモリが保持する制御値は前記基準クロックの代わりに高安定クロックが位相比較回路に入力するとき前記周波数調整演算回路が出力する制御値と、前記高安定クロックの周波数が所定値だけ大きい周波数の場合および該所定値だけ小さい周波数の場合に前記周波数調整演算回路が出力するそれぞれの制御値であることを特徴とする周波数同期装置。
【請求項３】
電圧制御発振器を制御して基準クロックに同期する同期クロックを出力する周波数同期制御方法において、同期クロックと基準クロックとの位相差を検出し、該位相差をゼロとするように同期制御し、そのときの制御値に基づき電圧制御発振器を制御し、また該メモリには予め前記基準クロックに代わる高安定クロックと同期クロックとの位相差値をゼロとするような制御値と、前記高安定クロックの周波数を所定値だけ大きい周波数と該所定値だけ小さい周波数とした場合の前記同期クロックとの位相差値をそれぞれゼロとする２つの制御値を保持しておくことを特徴とする周波数同期制御方法。
【請求項４】
前記同期クロックと基準クロックとの位相差をゼロとするように同期制御するとき、該位相差値をゼロとする制御値が前記予めメモリに保持された２つの制御値をそれぞれ上下限値とする制御範囲内の値であるかを判定し、該制御範囲内の値のときは前記位相差値をゼロとする同期制御を行い、前記制御範囲外の値のときは前回の制御値をそのまま用いる請求項３記載の周波数同期制御方法。
【請求項５】
前記同期クロックと基準クロックとの位相差をゼロとする同期制御の結果メモリに保持された制御値に基づき、該制御値を中心とする電圧制御発振器の制御範囲を前記予めメモリに保持された２つの制御値をそれぞれ上下限値とする制御範囲と一致するように補正し、新たな上下限値に対応する制御値をメモリに保持する請求項３または４記載の周波数同期制御方法。
【請求項６】
前記同期クロックと基準クロックとの位相差をゼロとするように同期制御するとき、該位相差値をゼロとする制御値が前記新たな上下限値に基づく制御範囲内の値であるかを判定し、該制御範囲内の値のときは前記位相差値をゼロとする同期制御を行い、前記制御範囲外の値のときは前回の制御値をそのまま用いる請求項５記載の周波数同期制御方法。
【請求項７】
前記同期クロックと基準クロックとの位相差をゼロとするよう同期制御するとき、所定の制御ステップ値を計算し、該制御ステップ値に基づき制御を行う請求項３ないし請求項６のいずれか１に記載の周波数同期制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準クロックに同期したクロックをデジタルＰＬＬ（Ｐｈａｓｅ・Ｌｏｃｋｅｄ・Ｌｏｏｐ）方式により生成する装置及び方法に関する。
【０００２】
【従来の技術】
従来の周波数同期方式では、基準クロックの安定度が悪くなった場合、基準クロックに追従して電圧制御発振器（ＶＣＸＯ）の出力周波数の安定度も悪化した。この問題点を解決するため、図６に示される装置が知られている。この装置では、電圧制御発振器５の出力する同期クロック１０９を分岐し、分周回路７にて分周し、位相比較回路４にて分周回路出力１０５と基準クロック１０３と比較する。周波数調整演算回路１は位相比較回路４から位相差データ１０６を受け、その位相差をゼロにするように制御し、その制御値１０７を変換回路３に送り、変換回路３は制御電圧１０８を電圧制御発振器５に送り、電圧制御発振器５は該電圧に対応する同期クロック１０９を出力する。この装置では、さらに高安定発振器５２が周波数調整演算回路１に接続し、基準クロックをモニタして該装置の出力する同期クロックの基準クロックへの追従を制限している。
【０００３】
また、特開平５−２６８０７８号公報では、基準クロックとＶＣＯクロックが同期したときの電圧値を保持して、基準クロックとＶＣＯの周波数差が引き込み範囲を超えた場合に、保持していた電圧値に切替えて位相同期させる構成を開示している。この構成により、周波数同期が外れたとき再同期の復旧を早くすることができる。
【０００４】
【発明が解決しようとする課題】
しかし、前者の例では、高安定発振器５２を必要とするため、回路規模が大きくなり、かつ高価なものになる。また後者の装置では、同期クロックが変化したときに基準クロックに再同期させるための手段なので、基準クロックが悪化した場合、保持している電圧値に設定され、ＶＣＯの電圧値が同期時の値に再設定されてしまうため、ホールドオーバー状態にならず、同期クロックの周波数が保持していた同期時の周波数に変動してしまう。つまり同期クロックが変動した基準クロックに一致してしまう。
【０００５】
本発明はこれらの問題点を解決し、基準クロックの周波数が変動し、さらに電圧制御発振器の特性に経時変化があっても、安定した同期クロックを出力することができる周波数同期装置および装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の第１の周波数同期装置は、基準クロックに同期する同期クロックを出力する周波数同期装置であって、切替信号によって高安定クロックと基準クロックのいずれかを選択して出力する切替スイッチと、同期クロックを分周する分周回路と、該分周回路の出力クロックと前記切替スイッチの出力クロックとの位相差を検出し該位相差値を出力する位相比較回路と、該位相比較回路の出力する位相差値をゼロとするよう同期制御を行いこのときの制御値を出力する周波数調整演算回路と、周波数調整演算回路の出力する制御値を保持するメモリと、周波数調整演算回路の出力する制御値を制御電圧値に変換する変換回路と、該制御電圧値に基づき同期クロックを出力する電圧制御発振器を備える。上記メモリは、切替信号により高安定クロックが選択されるとき前記周波数調整演算回路が出力する制御値と、該高安定クロックの周波数が所定値だけ大きい周波数の場合および該所定値だけ小さい周波数の場合に前記周波数調整演算回路が出力するそれぞれの制御値を保持する。
【０００７】
本発明の第２の周波数同期装置は、基準クロックに同期する同期クロックを出力する周波数同期装置において、前記同期クロックを分周する分周回路と、該分周回路の出力クロックと基準クロックとの位相差を検出し該位相差値を出力する位相比較回路と、該位相比較回路の出力する位相差値をゼロとするよう同期制御を行いこのときの制御値を出力する周波数調整演算回路と、該周波数調整演算回路の出力する所定の制御値を保持するメモリと、周波数調整演算回路の出力する制御値を制御電圧値に変換する変換回路と、制御電圧値に基づき同期クロックを出力する電圧制御発振器を備える。メモリは、前記基準クロックの代わりに高安定クロックが位相比較回路に入力するとき、前記周波数調整演算回路が出力する制御値と、前記高安定クロックの周波数が所定値だけ大きい周波数の場合および該所定値だけ小さい周波数の場合に前記周波数調整演算回路が出力するそれぞれの制御値を保持する。
【０００８】
本発明の周波数同期制御方法は、電圧制御発振器を制御して基準クロックに同期する同期クロックを出力する周波数同期制御方法であって、同期クロックと基準クロックとの位相差を検出し、該位相差をゼロとするように同期制御し、そのときの制御値に基づき電圧制御発振器を制御し、また前記制御値をメモリに保持する。この方法では、基準クロックに代わる高安定クロックと同期クロックとの位相差値をゼロとするような制御値と、前記高安定クロックの周波数を所定値だけ大きい周波数と該所定値だけ小さい周波数とした場合に前記同期クロックとの位相差値をそれぞれゼロとする２つの制御値を予めメモリに保持しておく。また、同期クロックと基準クロックとの位相差をゼロとするように同期制御するとき、該位相差値をゼロとする制御値が前記２つの制御値をそれぞれ上下限値とする制御範囲内の値であるかを判定し、該制御範囲内の値のときは前記位相差値をゼロとする同期制御を行い、前記制御範囲外の値のときは前回の制御値をそのまま用いる。
【０００９】
また前記同期クロックと基準クロックとの位相差をゼロとする同期制御の結果メモリに保持された制御値に基づき、該制御値を中心とする電圧制御発振器の制御範囲を前記予めメモリに保持された２つの制御値をそれぞれ上下限値とする制御範囲と一致するように補正し、新たな上下限値に対応する制御値をメモリに保持することができる。さらに、前記同期クロックと基準クロックとの位相差をゼロとするように同期制御するとき、該位相差値をゼロとする制御値が前記新たな上下限値に基づく制御範囲内の値であるかを判定し、該制御範囲内の値のときは前記位相差値をゼロとする同期制御を行い、前記制御範囲外の値のときは前回の制御値をそのまま用いることができる。
【００１０】
上記本発明により、基準クロックの安定度が悪化し、さらに電圧制御発振器が経時変化した場合に、所定範囲内にて安定した同期クロックの出力を行うことができる。
【００１１】
【発明の実施の形態】
図１は本発明の周波数同期装置の構成例を示すブロック図である。この装置は、モード切替信号１０１により、入力する高安定発振器からのクロック１０２と基準クロック１０３のいずれかを選択し出力する切替スイッチ６を備える。さらに、この切替スイッチ６の出力するＲＥＦクロック１０４と分周クロック１０５が入力し、位相差を検出して位相差データ１０６を出力する位相比較回路４を備える。位相比較回路４の後段に設置される周波数調整演算回路１には、モード切替信号１０１が入力される。また周波数調整演算回路１には、メモリ２が接続している。モード切替信号１０１が高安定発振器からのクロック１０２を選択する調整モードの場合、周波数調整演算回路１は入力される位相差データ１０６の位相差値をゼロに同期制御し、その制御値をメモリ２に書き込む。またこの調整モードのとき、高安定発振器のクロック１０２の周波数を所定値だけ大きくしたとき及び同じ所定値だけ小さくしたときの同期クロックとの位相差をゼロにするそれぞれの同期制御値（±Ｆ制御値）もメモリ２に書き込む。上記モード切替信号１０１が基準クロック１０３を選択する運用モードの場合、周波数調整演算回路１は同期クロックに同期制御を行い制御値１０７を出力し、またその制御値をメモリ２または図示しない別のメモリに保持する。制御値１０７を受ける変換回路３は、制御値１０７をデジタルレベルからアナログレベルに変換し制御電圧値１０８として電圧制御発振器１０８へ出力する。電圧制御発振器１０８はこの制御電圧値１０８に対応する同期クロック１０９を出力する。分周回路７は分岐された同期クロック１０９を分周し、分周クロック１０５を位相比較回路４に送る。
【００１２】
次に、上記周波数同期装置の動作について説明する。まず、モード切替信号１０１を調整モードに設定する。このとき切替スイッチ６はＲＥＦクロック１０４として、高安定発振器のクロック１０２（周波数ｆ０）を位相比較回路４に出力する。位相比較回路４は、分周回路７の出力する分周クロック１０５と高安定発振器のクロック１０２の位相比較を行い位相差データ１０６を周波数調整演算回路１に出力する。周波数調整演算回路１は、上記モード切替信号１０１を受信しており、入力する位相差データ１０６から、高安定発振器のクロック１０２と分周回路７の出力する分周クロック１０５の位相差をゼロとなるように制御する。このときの制御値は変換回路３で制御電圧１０８に変換され、該制御電圧１０８に基づき電圧制御発振器５が同期クロック１０９を出力する。また周波数調整演算回路１は、この同期制御値をメモリ２に書き込む。
【００１３】
次に、上記調整モードにおいて、高安定発振器のクロック１０２の周波数を上記周波数から所定値だけ高く設定する。このときも上述の同様の同期制御が行われる。位相比較回路４は位相差データ１０６を周波数調整演算回路１に送り、周波数調整演算回路１はこの所定値だけ高い周波数の高安定発振器のクロック１０２と分周クロック１０５の位相差をゼロとなるように制御する。このときの制御値（＋Ｆ制御値）によって電圧制御発振器５が制御され、また該制御値（＋Ｆ制御値）はメモリ２に書き込まれる。さらに、高安定発振器のクロック１０２の周波数を上記周波数（ｆ０）から上記所定値と同じだけ低く設定する。この場合も位相比較回路４と周波数調整演算回路１は、同様の同期制御を行い、そのときの制御値（−Ｆ制御値）はメモリ２に書き込まれる。このときの＋Ｆ制御値と−Ｆ制御値を上下限とする範囲（すなわちこれらの制御値に対応する電圧制御発振器５の制御電圧の範囲）が、本発明の周波数同期装置の制御範囲としてメモリ２に設定される。
【００１４】
次に、モード切替信号１０１を運用モード（実際にユーザが本装置を使用する場合）に設定する。この動作の例を図２のフローチャートで示す。このとき切替スイッチ６はＲＥＦクロック１０４として、基準クロック１０３を位相比較回路４に出力する。この周波数同期装置を立ち上げるとき、周波数調整演算回路１は、予め高安定発振器のクロック１０２（周波数ｆ０）を用いて同期制御されメモリ２に書き込まれている制御値に基づき電圧制御発振器５を起動させる。さらに同期制御のため、周波数調整演算回路１は、制御値１０７を決定するための最小制御ステップ値ΔＦを計算する（ステップＳ１）。ΔＦは制御値を制御電圧値に変換する変換回路３の精度と調整精度などに依存するが、基本的に制御範囲に比べて非常に小さい値とする。最小制御ステップ値ΔＦは上述の調整モードのときに計算してメモリ２に書き込んでおくこともできる。次に周波数調整演算回路１は、入力された位相差データ１０６が＋Ｆ制御値から−Ｆ制御値の範囲内であるかどうか（該位相差をゼロに制御する制御値がこの範囲内か）を検出、判断する（ステップＳ２）。制御範囲外の場合は、制御を保留して前回の制御値の状態をホールドオーバーとし（ステップ６）、制御範囲か否かの判断の状態に戻る。また制御範囲内の場合は、最小制御ステップ値ΔＦの値を用いて位相差データ１０６がゼロになるように同期制御を行う（ステップＳ３）。これにより外部からの基準クロック１０３の周波数に同期クロック１０９が一致することになる。周波数調整演算回路１は、このときの同期制御値を定期的にメモリ２または図示しない別のメモリに書き込む（ステップＳ４）。この定期的にメモリに書き込まれた同期制御値に基づき、この制御値を中心にした制御電圧範囲を変更する。すなわち実際に基準クロック１０３と同期制御する制御値を中心にしてその制御範囲が、メモリ２に書き込まれている＋Ｆ制御値と−Ｆ制御値で設定された制御範囲となるように新たな制御範囲の上下限制御値をメモリ２または図示しないメモリに書き込む（ステップＳ５）。この後、周波数調整演算回路１は、入力された位相差値が制御範囲内か否かを判断するときにはこの新たな制御範囲を基準とする。
【００１５】
ステップ４は定期的に行われるが、運用形態によって例えば数日、数週間の間隔で行うことができる。上記ステップ４の後に必ずステップ５の動作を行うこともできるが、ステップ５の動作はステップ４より長い周期で行ってもよい。
【００１６】
上述の制御範囲の変更について図３、図４をもちいて説明する。電圧制御発振器５では特性が経時変化し、とくに制御電圧値と周波数出力値の特性（Ｖ−Ｆ特性）が変化する場合がある。このとき、メモリ２に書き込んである制御値の範囲（制御範囲）がずれ、調整不可能になる。このため、基準クロック１０３との間での同期制御した制御値をメモリ２または別のメモリに書き込み、また制御電圧範囲を調整する。一般に図３の直線Ａと直線Ｂに示すように、電圧制御発振器は経時変化により、制御電圧値と周波数出力値の特性が変化する。但し、傾きは変化しないとする。例えばこの経時変化により、同期制御によって基準周波数（０ｐｐｍ）となる制御電圧値がＶ０からＶ１に変化する。図３はこの状態を示す。この場合は、制御電圧範囲ＶＣに変化がないので、調整される範囲が図３のＦＢで示される範囲となり、制御不可能な範囲ＦＵと、規格の範囲外に制御されてしまう範囲Ｆ０が発生してしまう（周波数規格は、この場合＋Ｆ〜−Ｆの範囲である）。本発明の制御方法では、図４に示すように、基準クロックとの同期制御により、定期的にメモリに書き込まれた位相差をゼロにする同期制御値（Ｖ１）を中心にして制御電圧範囲をＶＡからＶＢに補正することにより、電圧制御発振器５の経時変化に対応する制御範囲の補正をおこなう。これによりシステム運用上、同期クロック周波数規格として設定した＋Ｆ〜−Ｆの範囲の制御が可能になる。
【００１７】
図６は本発明の装置他の例の構成を示す。基本的構成は図１と同じであるが、切替スイッチ６が削除されている。ここでは、モード切替信号１０１を調整モードに設定する場合、基準クロックに代えて高安定発振器のクロックを位相比較器へ入力させる。また運用モードの場合は、基準クロック１０３を位相比較回路４に入力させる。この他の構成および動作は図１に関する上述の説明と同じである。この例では回路の一部が省略できる効果を有する。
【００１８】
上記の例では、例えば基準クロック１０３は、約１×１０−１１の精度である。また高安定発信器の周波数ｆ０は１０ＭＨｚ、±Ｆの範囲は１０ＭＨｚ±０．０５ｐｐｍ、ΔＦは１０ＭＨｚ×１０−１１、分周比は１／２５００、基準クロックは４ｋＨｚ等である。
【００１９】
【発明の効果】
本発明は、基準クロックの安定度を検出するための第三の発振器が必要ないためコストを低減できる。また、高安定発振器のクロックに基づく制御範囲を予めメモリに保持せしめ、また基準クロックに同期したときの制御値（制御電圧値）を定期的にモニタしこの制御値を中心として制御範囲を補正するので、基準クロックの安定度が悪化しても、また電圧制御発振器の特性が経時変化しても安定して同期クロックを出力することができる。
【図面の簡単な説明】
【図１】本発明の周波数同期装置の構成例を示すブロック図。
【図２】本発明の周波数同期制御方法の例を示すフローチャート。
【図３】電圧制御発信器の特性の変化の例を示す図。
【図４】電圧制御発信器の特性の補正例を示す図。
【図５】本発明の周波数同期装置の他の構成例を示すブロック図。
【図６】周波数同期装置の従来の構成例を示す図。
【符号の説明】
１    周波数調整演算回路
２    メモリ
３    変換回路
４    位相比較回路
５    電圧制御発振器
６    切替スイッチ
７    分周回路
【図１】
0003542978.tif 000002
【図２】
0003542978.tif 000003
【図３】
0003542978.tif 000004
【図４】
0003542978.tif 000005
【図５】
0003542978.tif 000006
【図６】
0003542978.tif 000007