(57)【特許請求の範囲】
【請求項１】
絶縁基板に受動素子が内蔵され、該受動素子に設けられた一対の端子電極が前記絶縁基板に設けられた第１の電極あるいは前記絶縁基板の配線に接続されてなる受動素子内蔵基板であって、
前記絶縁基板は2以上の単位絶縁基板が一体化され、表面あるいは内部に前記第１の電極あるいは前記配線を備えており、前記受動素子はフレキシブルフィルムからなる絶縁性キャリア上に設けられて前記絶縁基板に内蔵されており、前記絶縁性キャリアは前記一対の端子電極と接続される一対のキャリア電極を有し、前記絶縁基板に前記キャリア電極を貫通するスルーホールが形成されて、該スルーホールを通じて前記一対の端子電極と前記１の電極あるいは配線とが接続されていることを特徴とする受動素子内蔵基板。
【請求項２】
前記キャリア電極は、前記受動素子の両端部よりも外側に延長して形成されていることを特徴とする請求項１記載の受動素子内蔵基板。
【請求項３】
前記スルーホールは内壁面に導電層を有していることを特徴とする請求項1又は２に記載の受動素子内蔵基板。
【請求項４】
前記受動素子がチップ状素子であることを特徴とする請求項１、２又は３記載の受動素子内蔵基板。
【請求項５】
前記受動素子が薄膜素子であることを特徴とする請求項１、２又は３記載の受動素子内蔵基板。
【請求項６】
前記薄膜素子が下部電極と上部電極とで一対の端子電極を成し、前記一対の端子電極で誘電体薄膜を挟持する薄膜コンデンサであることを特徴とする請求項５記載の受動素子内蔵基板。
【請求項７】
前記薄膜素子が、両端に一対の端子電極を有する抵抗体薄膜よりなることを特徴とする請求項５記載の受動素子内蔵基板。
【請求項８】
前記薄膜素子が、両端に一対の端子電極を有する薄膜インダクタよりなることを特徴とする請求項５記載の受動素子内蔵基板。
【請求項９】
前記絶縁基板上に能動素子が実装されていることを特徴とする請求項１乃至８のいずれか一項に記載の受動素子内蔵基板。
【請求項１０】
請求項１乃至９のいずれか一に記載の受動素子内蔵基板の製造方法であって、
絶縁性キャリア上に形成された受動素子を搭載した絶縁基板と、表面に第１の電極あるいは配線が形成された絶縁基板とを積層し一体化する工程と、
前記第１の電極あるいは配線と前記絶縁性キャリアとを導通するスルーホールを形成する工程とを含むことを特徴とする受動素子内蔵基板の製造方法。
【請求項１１】
請求項１乃至９のいずれか一に記載の受動素子内蔵基板の製造方法であって、
絶縁性キャリア上に形成された受動素子を搭載した絶縁基板と、前記受動素子に対応する位置に貫通孔もしくは凹部を有する絶縁基板と、表面に第１の電極あるいは配線が形成された絶縁基板とを積層し一体化する工程と、
前記第１の電極あるいは配線と前記絶縁性キャリアとを導通するスルーホールを形成する工程とを含むことを特徴とする受動素子内蔵基板の製造方法。
【請求項１２】
前記スルーホール形成工程において、前記スルーホールを前記絶縁性キャリアに形成されているキャリア電極を貫通するように形成することを特徴とする請求項１０又は１１記載の受動素子内蔵基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、受動素子内蔵基板及びその製造方法に係り、詳しくは、絶縁性キャリア上に形成された受動素子を用いた受動素子内蔵基板及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表として知られているＬＳＩ（大規模集積回路）は、各種の電子機器等の構成部品として広く用いられているが、ＬＳＩはプリント基板から成る実装基板に実装された状態で、電子機器等に組み込まれる。ここで、電子機器等が動作しているときは、周囲から各種のノイズの混入、ＬＳＩの電圧変動に起因するノイズの発生、あるいは配線内での信号の反射に起因するノイズの発生が避けられないので、電子機器等は誤動作を引き起こす可能性がある。したがって、ＬＳＩが組み込まれている電子機器等では何らかのノイズ対策が欠かせなくなっている。
【０００３】
上述のノイズ対策としては、従来から、ＬＳＩが実装される実装基板上に、コンデンサ、抵抗、インダクタ等の受動素子を組み込んでノイズフィルタを構成することや、バイパスコンデンサの設置、デカップリングコンデンサの設置あるいは終端抵抗の設置等が一般的に行われている。このような受動素子は、チップ状の部品（チップ部品）を用いて実装基板上に実装したり、薄膜技術あるいは厚膜技術を利用して実装基板上に直接に薄膜状あるいは厚膜状の受動素子を形成して取り付けられている。一般には、取り扱いの容易性からチップ部品を用いて実装基板上に実装することが多く行われている。
【０００４】
一方、ＬＳＩの高性能化につれて電子機器等に要求される機能は益々高まっており、また、信号伝送の高速化に伴って、電子機器等の実装基板に実装されるＬＳＩはマルチチップ化に向かっている。したがって、実装基板に実装されるチップ部品の数は、上述の受動素子を含めて益々増加する傾向にある。それゆえ、実装基板の面積を有効に利用するためには、受動素子の実装面積をできるだけ制限することが望まれている。このような要望に沿わせるため、受動素子を実装基板に内蔵させるようにした、いわゆる受動素子内蔵基板が考えられている。
【０００５】
上述の受動素子として抵抗を形成する抵抗内蔵基板の構成が、例えば特開平２−１６５６８７号公報に開示されている。同抵抗内蔵基板は、図１８に示すように、樹脂基板５１上に回路５２を形成した内層基板５３と、樹脂基板５４上に回路５５を形成した外層基板５６とを、樹脂基板（プリプレグ）５７を介して積層して積層体を形成し、抵抗樹脂等から成る抵抗５８を内蔵させるように構成したものである。また、抵抗５８を含む積層体にはスルーホール５９が形成され、このスルーホール５９の内壁面には導電層６０が形成されて、抵抗５８の端子電極は導電層６０を通じて基板の表面に引き出されるように構成されている。
【０００６】
同様にして、上述の受動素子としてコンデンサを形成するコンデンサ内蔵基板の構成が、例えば特公平６−９１３２１号公報に開示されている。同コンデンサ内蔵基板は、図１９に示すように、下部電極パターン６１を形成した熱可塑性基板６２と、上部電極パターン６３を形成した熱可塑性基板６４とを、誘電体フィルム６５を介して積層して積層体を形成して、誘電体フィルム６５から成るコンデンサ６６を内蔵させるようにしたものである。ここで、コンデンサ６６の上部電極パターン６３は導電層６７を介して基板の表面に引き出されるように構成されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の受動素子内蔵基板では、それぞれ次に述べるような問題がある。
特開平２−１６５６８７号公報記載の抵抗内蔵基板では、抵抗５８の端子電極を引き出すためのスルーホール５９を抵抗５８自身を分断するように形成しているため、抵抗５８の面積が均一にならないので抵抗値がばらつき易くなって、部品としての信頼性が低下する、という問題がある。
【０００８】
特公平６−９１３２１号公報記載のコンデンサ内蔵基板では、コンデンサ６６の容量を決定する誘電体フィルム６５を基板に形成するときに一定の膜厚で形成するのが困難なため、容量値がばらつき易いので、上述の抵抗内蔵基板の場合と同様に部品としての信頼性が低下する、という問題がある。
加えて、このコンデンサ内蔵基板では、誘電体フィルム６５から上部電極パターン６３に至るまでの引き出し配線としての導電層６７の経路（パス）が長くなっているので、特に高性能のＬＳＩを実装する場合には、その長い導電層６７により生ずるインダクタンスが高周波でのコンデンサのインピーダンスを上昇させるため高速化を妨げる原因になる、という問題がある。したがって、特に実装される電子機器等の機能を高めるために高性能のＬＳＩを実装する場合には、引き出し配線の長さをできるだけ短くする必要がある。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、部品としての信頼性を向上させ、かつ引き出し配線を必要最小の長さに形成することができるようにした受動素子内蔵基板及びその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、絶縁基板に受動素子が内蔵され、該受動素子に設けられた一対の端子電極が前記絶縁基板に設けられた第１の電極あるいは前記絶縁基板の配線に接続されてなる受動素子内蔵基板に係り、前記絶縁基板は2以上の単位絶縁基板が一体化され、表面あるいは内部に前記第１の電極あるいは前記配線を備えており、前記受動素子はフレキシブルフィルムからなる絶縁性キャリア上に設けられて前記絶縁基板に内蔵されており、前記絶縁性キャリアは前記一対の端子電極と接続される一対のキャリア電極を有し、前記絶縁基板に前記キャリア電極を貫通するスルーホールが形成されて、該スルーホールを通じて前記一対の端子電極と前記１の電極あるいは配線とが接続されていることを特徴としている。
【００１１】
また、請求項２記載の発明は、請求項１記載の受動素子内蔵基板に係り、前記キャリア電極は、前記受動素子の両端部よりも外側に延長して形成されていることを特徴としている。
請求項３記載の発明は、請求項１又は２記載の受動素子内蔵基板に係り、前記スルーホールは内壁面に導電層を有していることを特徴としている。
【００１２】
また、請求項４記載の発明は、請求項１、２又は３記載の受動素子内蔵基板に係り、前記受動素子がチップ状素子であることを特徴としている。
また、請求項５記載の発明は、請求項１、２又は３記載の受動素子内蔵基板に係り、前記受動素子が薄膜素子であることを特徴としている。
【００１３】
また、請求項６記載の発明は、請求項５記載の受動素子内蔵基板に係り、前記薄膜素子が下部電極と上部電極とで一対の端子電極を成し、前記一対の端子電極で誘電体薄膜を挟持する薄膜コンデンサであることを特徴としている。
【００１４】
また、請求項７記載の発明は、請求項５記載の受動素子内蔵基板に係り、前記薄膜素子が、両端に一対の端子電極を有する抵抗体薄膜よりなることを特徴としている。
【００１５】
また、請求項８記載の発明は、請求項５記載の受動素子内蔵基板に係り、前記薄膜素子が、両端に一対の端子電極を有する薄膜インダクタよりなることを特徴としている。
また、請求項９記載の発明は、請求項１乃至８のいずれか一項に記載の受動素子内蔵基板に係り、前記絶縁基板上に能動素子が実装されていることを特徴としている。
【００１６】
また、請求項１０記載の発明は、請求項１乃至９のいずれか一に記載の受動素子内蔵基板の製造方法に係り、絶縁性キャリア上に形成された受動素子を搭載した絶縁基板と、表面に第１の電極あるいは配線が形成された絶縁基板とを積層し一体化する工程と、前記第１の電極あるいは配線と前記絶縁性キャリアとを導通するスルーホールを形成する工程とを含むことを特徴としている。
【００１７】
また、請求項１１記載の発明は、請求項１乃至９のいずれか一に記載の受動素子内蔵基板の製造方法に係り、絶縁性キャリア上に形成された受動素子を搭載した絶縁基板と、前記受動素子に対応する位置に貫通孔もしくは凹部を有する絶縁基板と、表面に第１の電極あるいは配線が形成された絶縁基板とを積層し一体化する工程と、前記第１の電極あるいは配線と前記絶縁性キャリアとを導通するスルーホールを形成する工程とを含むことを特徴としている。
【００１８】
また、請求項１２記載の発明は、請求項１０又は１１記載の受動素子内蔵基板の製造方法に係り、前記スルーホール形成工程において、前記スルーホールを前記絶縁性キャリアに形成されているキャリア電極を貫通するように形成することを特徴としている。
【００１９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である受動素子内蔵基板の構成を示す断面図である。
この例の受動素子内蔵基板１０は、図１に示すように、例えばガラスエポキシ樹脂から成る絶縁基板１に、受動素子の一つであるコンデンサ２が内蔵されて、このコンデンサ２は、一対の端子電極３Ａ、３Ｂがポリイミド樹脂、エポキシ樹脂等のフレキシブルフィルムから成る絶縁性キャリア４上に形成された一対のキャリア電極５Ａ、５Ｂにそれぞれ接続されるように、絶縁性キャリア４上に形成されて絶縁基板１に内蔵されている。絶縁基板１の表面及び内部にはＣｕから成る電極あるいは配線６、７が形成されると共に、キャリア電極５Ａ、５Ｂを貫通するスルーホール８が形成されて、このスルーホール８の内壁面に形成されたＣｕから成る導電層９を通じて、コンデンサ２の端子電極３Ａ、３Ｂと電極あるいは配線６、７とが接続されている。なお、実際には、受動素子はコンデンサ２以外にも抵抗、インダクタが内蔵されるが、説明を簡単にするためコンデンサ２に例をあげて説明するものとする。
【００２０】
コンデンサ２は、一例として、図２及び図３に示したような、市販の１００５（１０ｍｍ×０．５ｍｍサイズ）チップコンデンサが用いられて絶縁性キャリア４上に形成されている。市販の１００５チップコンデンサの端子電極には通常Ｓｎ（錫）めっき、あるいは半田めっきが施されている。この例におけるコンデンサで２は、チップ本体２Ａの両端に、膜厚が略２μｍのＮｉ（ニッケル）膜及び膜厚が略０．５μｍのＡｕ（金）膜が順次に無電解めっき法により形成された一対の端子電極３Ａ、３Ｂを備えている。
【００２１】
一方、絶縁性キャリア４は、膜厚が略２５μｍのポリイミド樹脂等のフレキシブルフィルムを用いて形成されている。この絶縁性キャリア４は、ポリイミド樹脂上に膜厚が略１８μｍのＣｕ（銅）箔が形成されて、このＣｕ箔上に膜厚が略３μｍのＮｉ膜及び膜厚が略０．５μｍのＡｕ膜が順次に無電解めっき法により形成された一対のキャリア電極５Ａ、５Ｂを備えている。ここで、各キャリア電極５Ａ、５Ｂには、上述したようにスルーホール８が貫通されて、このスルーホール８の内壁面の導電層９を通じて絶縁基板１の表面及び内部の電極あるいは配線６、７と接続されるように、チップ本体２Ａの両端部よりも外側に延長して形成されている。このように、スルーホール８を受動素子であるコンデンサ２自身に形成しないので、容量値のばらつきを避けることができる。
【００２２】
そして、図３に示すように、チップ本体２Ａの一対の端子電極３Ａ、３ＢをＡｕから成るバンプ１１を介して、絶縁性キャリア４の一対のキャリア電極５Ａ、５ＢにＡｕ−Ａｕの接触となるように、３００〜４００℃で熱圧着してコンデンサ２を形成する。絶縁性キャリア４を構成しているポリイミド樹脂は、略４３０℃の耐熱温度を有しているので、熱圧着時の加熱温度に十分に耐えることができるので、安定した強度で接続を行うことができる。
【００２３】
上述のコンデンサ２は、図２に示すように、最初に、膜厚が略２５μｍのポリイミド樹脂等のフレキシブルフィルムから成る絶縁性キャリア４を用いて、全面に膜厚が略１８μｍのＣｕ箔を形成した後に、周知のフォトリソグラフィ技術を利用してＣｕ箔を所定の形状にパターニングして一対のキャリア電極５Ａ、５Ｂを形成する。次に、各キャリア電極５Ａ、５Ｂ上に無電解めっき法により膜厚が略３μｍのＮｉ膜及び膜厚が略０．５μｍのＡｕ膜を順次に形成する。絶縁性キャリア４の長さ方向に沿った両端部には、搬送用のスプロケットホール１２が形成されている。
【００２４】
次に、一対の端子電極３Ａ、３Ｂを備えたチップ本体２Ａを用いて、各端子電極３Ａ、３Ｂを各キャリア電極５Ａ、５Ｂに位置決めして、Ａｕから成るバンプ１１を介して熱圧着することにより接続して、絶縁性キャリア４上に多数のコンデンサ２を形成する。チップ本体２Ａを絶縁性キャリア４上に接続するときは、ロールトゥロールを用いることにより、チップ本体２Ａを連続的に絶縁性キャリア４に供給して接続することができるので、コンデンサ２を量産することができる。この場合、上述のスプロケットホール１２が有効に働いて、絶縁性キャリア４を順次に先送りする役割を担う。但し、このスプロケットホール１２は必ずしも必要ではない。次に、絶縁性キャリア４を個々にカットすることにより、図３に示したような、コンデンサ２が得られる。
【００２５】
コンデンサ２は、図４に示すように、チップ本体２Ａを半田付けにより絶縁性キャリア４上に接続して形成された構成のものを用いることができる。この場合には、チップ本体２Ａの各端子電極３Ａ、３Ｂを半田１３により各キャリア電極５Ａ、５Ｂに接続してコンデンサ２を形成する。
【００２６】
また、図５に示すように、薄膜技術を利用して絶縁性キャリア４上に形成された構成の薄膜コンデンサ１５を、コンデンサ２と同様に用いることができる。同コンデンサ１５は、図５に示すように、膜厚が略２５μｍのポリイミド樹脂等のフレキシブルフィルムから成る絶縁性キャリア４を用いて、スパッタ法により全面に膜厚が略０．０５μｍのＴｉ（チタン）膜及び膜厚が略０．２μｍのＰｔ（白金）膜を順次に形成した後に、フォトリソグラフィ技術を利用して所定の形状にパターニングして下部電極１６を形成する。
次に、略４００℃のＲＦスパッタ法により全面に膜厚が略０．１μｍのＳｒＴｉＯ３（チタン酸ストロンチウム）膜を形成した後に、フォトリソグラフィ技術を利用して所定の形状にパターニングして誘電体薄膜１７を形成する。次に、下部電極１６と略同様な方法により、誘電体薄膜１７上に上部電極１８を形成して薄膜コンデンサ１５を形成する。一例として、下部電極１６と上部電極１８との交差面積を略１００μｍ／□に形成する。この薄膜コンデンサ１５の場合も、下部電極１６及び上部電極１８は誘電体薄膜１７の両端部よりも外側に延長して形成して、各電極１６、１８にスルーホールを貫通させることができる構成にする。
【００２７】
コンデンサ以外の受動素子として、図６に示すように、薄膜技術を利用して絶縁性キャリア４上に形成された構成の薄膜抵抗２０を用いるようにする。同薄膜抵抗２０は、図６に示すように、膜厚が略２５μｍのポリイミド樹脂等のフレキシブルフィルムから成る絶縁性キャリア４を用いて、スパッタ法により全面に膜厚が略０．０３μｍのＴｉＮ（窒化チタン）膜を形成した後に、フォトリソグラフィ技術を利用して、一例として略１００μｍ／□の面積にパターニングして抵抗体薄膜２１を形成する。次に、抵抗体薄膜２１の両端に、幅が略１００μｍ、長さが略１０μｍの面積の抵抗体薄膜２１と重なるように、スパッタ法及びめっき法により、膜厚が略２０μｍのＣｕから成る一対の端子電極２２Ａ、２２Ｂを形成する。この薄膜抵抗２０の場合も、各端子電極２２Ａ、２２Ｂは抵抗体薄膜２１の両端部よりも外側に延長して形成して、各電極２２Ａ、２２Ｂにスルーホールを貫通させることができるように構成にする。
【００２８】
同様にして、コンデンサ以外の受動素子として、図７に示すように、薄膜技術を利用して絶縁性キャリア４上に形成された構成の薄膜インダクタ２３を用いるようにする。同薄膜インダクタ２３は、図７に示すように、膜厚が略２５μｍのポリイミド樹脂等のフレキシブルフィルムから成る絶縁性キャリア４を用いて、スパッタ法及びめっき法により、膜厚が略５μｍのＣｕ膜を形成した後、フォトリソグラフィ技術を利用して、一例として略５０μｍ、間隔が略１５μｍにパターニングして薄膜インダクタ２３を形成する。この薄膜インダクタ２３の場合も、両端部あるいはいずれか一方の端部電極２３Ａ、２３Ｂの面積を予めインダクタンスに影響を与えない程度に大きく形成して、少なくとも一方の端部にスルーホールを貫通させることができる構成にする。
【００２９】
図１に示したような、この例の構成の受動素子内蔵基板１０によれば、コンデンサ２が形成されている絶縁性キャリア４の各キャリア電極５Ａ、５Ｂは、チップ本体２Ａの両端部よりも外側に延長して形成されているので、スルーホール８はチップ本体２Ａに対してではなく、各端子電極５Ａ、５Ｂに対して形成される。また、チップ本体２Ａは、市販のチップコンデンサを用いることができる。したがって、容量値のばらつきが抑制されるので、部品としての信頼性を向上させることができる。
【００３０】
また、この例の構成の受動素子内蔵基板１０によれば、コンデンサ２の各端子電極３Ａ、３Ｂは、絶縁性キャリア４の各キャリア電極５Ａ、５Ｂを貫通するスルーホール８の内壁面に形成された導電層９を通じて電極あるいは配線６、７に引き出されるので、引き出し配線の長さを最短距離で形成することができる。したがって、特に高性能のＬＳＩを実装する場合でも、引き出し配線を必要以上に長く形成することがないので、余分なインダクタンスが生じないため、コンデンサの使用可能周波数帯を上昇させることができる。
【００３１】
受動素子として上述のコンデンサ２及び薄膜コンデンサ１５と共に、薄膜抵抗２０及び薄膜インダクタ２３を用いて、絶縁性キャリア４上でそれぞれ電気的特性を測定した。その結果、コンデンサ２は、１ｋＨｚの測定信号で１００ｐＦの容量が測定され、薄膜コンデンサ１５は、１ｋＨｚの測定信号で２．２ｆＦの容量が測定された。同様にして、薄膜抵抗２０は、１ｋＨｚの測定信号で１００Ωの抵抗が測定され、薄膜インダクタ２３は、１ＭＨｚの測定信号で２０ｎＨのインダクタンスが測定された。
【００３２】
次に、上述のコンデンサ２、薄膜コンデンサ１５、薄膜抵抗２０及び薄膜インダクタ２３の各受動素子を２０個ずつ絶縁基板１に内蔵して受動素子内蔵基板１０を製造した後に、各受動素子の電気的特性を測定した。その結果、薄膜コンデンサ１５、薄膜抵抗２０及び薄膜インダクタ２３についてはそれぞれ２０個とも、上述の内蔵前に得られた特性と略同様な特性が得られた。一方、コンデンサ２については、２０個中に１個だけ内蔵前に得られた特性より略７５％に容量が低下した結果が得られた。その１個については、受動素子内蔵基板１０を製造する際の熱プレス工程時に応力の影響を受けて、コンデンサ２にクラックが発生してこれが容量低下の原因になったと推測される。
【００３３】
以上の結果から、複数の受動素子を絶縁基板１に内蔵して受動素子内蔵基板１０を製造しても、個々の受動素子に対する電気的な影響はほとんどないことが確かめられた。
【００３４】
図８は、この例の受動素子内蔵基板１０に、ＬＳＩから成る能動素子２５を実装した構成を示している。受動素子内蔵基板１０を実装基板として用いることにより、受動素子の実装面積が制限されているため、その分ＬＳＩを実装する面積を増加させることができるので、実装基板の面積を有効に利用することができる。それゆえ、実装基板に実装されるチップ部品の数が増加する傾向にあっても、十分に対処させることができる。
【００３５】
このように、この例の構成によれば、コンデンサ２が形成されている絶縁性キャリア４の各キャリア電極５Ａ、５Ｂは、チップ本体２Ａの両端部よりも外側に延長して形成されているので、スルーホール８はチップ本体２Ａにではなく各端子電極５Ａ、５Ｂに形成され、また、コンデンサ２の各端子電極３Ａ、３Ｂはスルーホール８の内壁面に形成された導電層９を通じて電極あるいは配線６、７に引き出されるので、引き出し配線の長さを最短距離で形成することができる。
したがって、部品としての信頼性を向上させ、かつ引き出し配線を必要最小の長さに形成することができる。
【００３６】
◇第２実施例
図９は、この発明の第２実施例である受動素子内蔵基板の製造方法の構成を示すフローチャート、図１０及び図１１は同受動素子内蔵基板の製造方法の構成を工程順に示す工程図である。以下、図９乃至図１１を参照して、同受動素子内蔵基板の製造方法について説明する。
【００３７】
まず、図１０（ａ）に示すように、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍの第１の単位絶縁基板２６を用いて、この第１の単位絶縁基板２６上の所定の位置に、図３に示したようなコンデンサ２を複数個例えば２０個搭載する。なお、実際には抵抗、インダクタも同個数用いるが、説明を簡単にするためコンデンサ２に例をあげて説明する。次に、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍの一対の第２の単位絶縁基板（プリプレグ基板）２７を用いてそれぞれを第１の単位絶縁基板２６の両面に配置し、次に、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍの一対の第３の単位絶縁基板２８を用いてそれぞれを一対の第２の単位絶縁基板２７に隣接するように配置して、第１、第２及び第３の単位絶縁基板２６、２７、２８を積層する（ステップＳ１１）。
なお、一対の第３の単位絶縁基板１５の表面のスルーホールの形成予定位置には、予めＣｕから成る電極あるいは配線６、７をそれぞれ形成しておく。
【００３８】
次に、図１０（ｂ）に示すように、第１、第２及び第３の単位絶縁基板２６、２７、２８の積層体を、温度が略１８０℃、圧力が略３０ＭＰａ（Ｍｅｇａ  Ｐａｓｃａｌ）の条件で熱プレスして、一体化して絶縁基板１を形成する（ステップＳ１２）。
【００３９】
次に、図１１（ｃ）に示すように、絶縁基板１の電極あるいは配線６、７を結び、かつ絶縁性キャリア４上の各端子電極５Ａ、５Ｂを貫通するように、直径が２００〜３００μｍのスルーホール８を形成する（ステップＳ１３）。
【００４０】
次に、図１１（ｄ）に示すように、絶縁基板１のスルーホール８の内壁面に、無電解めっき法によりＣｕから成る導電層９を形成する。この結果、コンデンサ２の各端子電極３Ａ、３Ｂは、絶縁性キャリア４上の各キャリア電極５Ａ、５Ｂを経由して、導電層９を通じて電極あるいは配線６、７に引き出される（ステップＳ１４）。  以上により、図１に示したような、受動素子内蔵基板１０を完成させる。
【００４１】
このように、この例の構成によれば、所定位置にコンデンサ２を搭載した第１の単位絶縁基板２６、第２の単位絶縁基板２７及び電極あるいは配線６、７を形成した第３の単位絶縁基板２８を積層した後、この積層体を熱プレスにより一体化して絶縁基板１を形成し、各電極あるいは配線６、７及び絶縁性キャリア４上の各端子電極５Ａ、５Ｂを貫通するスルーホール８を形成した後、このスルーホール８に導電層９を形成して受動素子内蔵基板１０を製造するので、特別な工程を必要とすることなく通常のプリント基板の製造方法と略同じように受動素子内蔵基板１０を製造することができる。
したがって、部品としての信頼性を向上させ、かつ引き出し配線を必要最小の長さに形成する受動素子内蔵基板を簡単に製造することができる。
【００４２】
◇第３実施例
図１２は、この発明の第３実施例である受動素子内蔵基板の製造方法の構成を示すフローチャート、図１３及び図１４は同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。この発明の第３実施例である受動素子内蔵基板の製造方法の構成が、上述した第２実施例の構成と大きく異なるところは、第１の単位絶縁基板に受動素子の位置決めを容易にするための及び熱プレス時の受動素子への応力を緩和するための貫通孔又は凹部を形成するようにした点である。以下、図１２乃至図１４を参照して、同受動素子内蔵基板の製造方法について説明する。
【００４３】
この例の受動素子内蔵基板の製造方法は、まず、図１３に示すように、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍの第１の単位絶縁基板２６として、所定の位置に予め位置決め用の貫通孔３０を形成したものを用いて、この貫通孔３０にコンデンサ２を上下を反転させて搭載して位置決めする。
あるいは、図１４に示すように、所定の位置に位置決め用の凹部３１を形成した第１の単位絶縁基板２６を用いて、この凹部３１にコンデンサ２を上下を反転させて搭載して位置決めする（ステップＳ２１）。
【００４４】
次に、例えばプリプレグから成る膜厚が０．５〜０．６ｍｍの一対の第２の単位絶縁基板２７を用いてそれぞれを第１の単位絶縁基板２６の両面に配置し、次に、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍで、表面に電極あるいは配線６、７が形成された一対の第３の単位絶縁基板２８を用いてそれぞれを一対の第２の単位絶縁基板２７に隣接するように配置して、第１、第２及び第３の単位絶縁基板２６、２７、２８を積層する（ステップＳ２２）。
【００４５】
これ以後の（ステップＳ２３）乃至（ステップＳ２５）は、それぞれ第２の実施例の（ステップＳ１２）乃至（ステップＳ１４）と略同様な工程を繰り返して、受動素子内蔵基板１０を完成させる。
この例の構成では、第１の単位絶縁基板２６に位置決め用の貫通孔３０あるいは凹部３１を形成して、これらの貫通孔３０あるいは凹部３１にコンデンサ２を搭載して位置決めするようにしたので、熱プレス工程におけるコンデンサ２の位置ずれを防止することができる。したがって、スルーホール形成工程において、正確な位置にスルーホールを形成することができるようになる。また、貫通孔３０あるいは凹部３１にコンデンサ２を上下を反転させて落し込んだ状態で熱プレスを行うので、熱プレス工程時にコンデンサ２に加わる応力を緩和させることができ、コンデンサ２のクラック発生を防止することができる。
【００４６】
このように、この例の構成によっても、第２実施例において述べたのと略同様の効果を得ることができる。
加えて、この例の構成によれば、熱プレス工程時の受動素子の位置ずれの防止及び受動素子に加わる応力の緩和を図ることができる。
【００４７】
◇第４実施例
図１５は、この発明の第４実施例である受動素子内蔵基板の製造方法の構成を示すフローチャート、図１６及び図１７は同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。この発明の第４実施例である受動素子内蔵基板の製造方法の構成が、上述した第３実施例の構成と大きく異なるところは、第２の単位絶縁基板に受動素子の位置決めを容易にするための貫通孔又は凹部を形成して、第１の単位絶縁基板を不要にするようにした点である。以下、図１５乃至図１７を参照して、同受動素子内蔵基板の製造方法について説明する。
【００４８】
この例の受動素子内蔵基板の製造方法は、まず、図１６に示すように、例えばプリプレグから成る膜厚が０．５〜０．６ｍｍの第２の単位絶縁基板２７として、所定位置に予め位置決め用の貫通孔３２を形成したものを用いて、この貫通孔３２にコンデンサ２を上下を反転させて搭載して位置決めする。
あるいは、図１７に示すように、所定の位置に位置決め用の凹部３３を形成した第２の単位絶縁基板２７を用いて、この凹部３３にコンデンサ２を上下を反転させて搭載して位置決めする（ステップＳ３１）。
【００４９】
次に、例えばガラスエポキシ樹脂から成る膜厚が０．５〜０．６ｍｍの一対の第３の単位絶縁基板２８を用いてそれぞれを一対の第２の単位絶縁基板２７に隣接するように配置して、第２及び第３の単位絶縁基板２７、２８を積層する（ステップＳ３２）。
【００５０】
これ以後の（ステップＳ３３）乃至（ステップＳ３５）は、それぞれ第３の実施例の（ステップＳ２３）乃至（ステップＳ２５）と略同様な工程を繰り返して、受動素子内蔵基板１０を完成させる。
この例の構成では、第２の単位絶縁基板２７の所定位置に予め位置決め用の貫通孔３２あるいは凹部３３を形成して、これらの貫通孔３２あるいは凹部３３にコンデンサ２を位置決めするようにしたので、第３の実施例の場合と略同様に、熱プレス工程におけるコンデンサ２の位置ずれを防止することができる。したがって、スルーホール形成工程において、正確な位置にスルーホールを形成することができるようになる。また、貫通孔３２あるいは凹部３３によりコンデンサ２を覆う状態で熱プレスを行うので、熱プレス工程時にコンデンサ２に加わる応力を緩和させることができ、コンデンサ２のクラック発生を防止することができる。また、第１の単位絶縁基板を不要としたことにより、材料を節約できるのでコストダウンを図ることができる。
【００５１】
このように、この例の構成によっても、第３実施例において述べたのと略同様の効果を得ることができる。
加えて、この構成によれば、単位絶縁基板の使用枚数を減らすことができるためコストダウンを図ることができる。
【００５２】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあってもこの発明に含まれる。例えば、コンデンサ等の受動素子を形成する絶縁性キャリアは、ポリイミド樹脂に限らず、エポキシ樹脂等の他の材料を用いることができる。また、複数の単位絶縁基板は、ガラスエポキシ樹脂に限らず、エポキシ樹脂あるいはセラミックス等の他の材料を用いることができる。また、受動素子の熱プレス工程時の位置ずれを防止するためには、単位絶縁基板に接着剤を塗布しておいて、受動素子を仮接着させておくことも有効な手段である。
【００５３】
また、受動素子内蔵基板に実装する能動素子はＬＳＩに限らずに、トランジスタ単体を実装するようにしてもよい。また、絶縁基板に内蔵する受動素子としては、主としてコンデンサに例をあげて説明したが、これに限らず抵抗、インダクタ等の他の受動素子を用いて所望の数だけ内蔵させることができる。また、絶縁性キャリア上に受動素子を接続する場合は、導電性接着剤を用いることもできる。また、コンデンサ、抵抗、インダクタ等の受動素子を構成する各種導電材料、絶縁材料、これらの膜厚、形成手段の条件は一例を示したものであり、必要に応じて変更することができる。
【００５４】
【発明の効果】
以上説明したように、この発明の受動素子内蔵基板によれば、受動素子が形成されている絶縁性キャリアの各キャリア電極は、チップ本体の両端部よりも外側に延長して形成されているので、スルーホールはチップ本体にではなく各端子電極に形成され、また、受動素子の各端子電極はスルーホールの内壁面に形成された導電層を通じて電極に引き出されるので、引き出し配線の長さを最短距離で形成することができる。
したがって、部品としての信頼性を向上させ、かつ引き出し配線を必要最小の長さに形成することができる。
また、この発明の受動素子内蔵基板の製造方法によれば、所定位置に受動素子を搭載した単位絶縁基板及び電極あるいは配線を形成した単位絶縁基板を少なくとも積層した後、この積層体を熱プレスにより一体化して絶縁基板を形成し、各電極あるいは配線及び絶縁性キャリア上の各端子電極を貫通するスルーホールを形成した後、このスルーホールに導電層を形成して受動素子内蔵基板を製造するので、特別な工程を必要とすることなく通常のプリント基板の製造方法と略同じように受動素子内蔵基板を製造することができる。
したがって、部品としての信頼性を向上させ、かつ引き出し配線を必要最小の長さに形成する受動素子内蔵基板を簡単に製造することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である受動素子内蔵基板の構成を示す断面図である。
【図２】同受動素子内蔵基板に用いられる受動素子の形成方法を示す平面図である。
【図３】図２のＡ−Ａ矢視断面図である。
【図４】同受動素子内蔵基板に用いられる受動素子を示す断面図である。
【図５】同受動素子内蔵基板に用いられる受動素子を示す断面図である。
【図６】同受動素子内蔵基板に用いられる受動素子を示す断面図である。
【図７】同受動素子内蔵基板に用いられる受動素子を示す平面図である。
【図８】同受動素子内蔵基板に能動素子が実装された構成を示す断面図である。
【図９】この発明の第２実施例である受動素子内蔵基板の製造方法の構成を示すフローチャートである。
【図１０】同受動素子内蔵基板の製造方法を工程順に示す工程図である。
【図１１】同受動素子内蔵基板の製造方法を工程順に示す工程図である。
【図１２】この発明の第３実施例である受動素子内蔵基板の製造方法の構成を示すフローチャートである。
【図１３】同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。
【図１４】同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。
【図１５】この発明の第４実施例である受動素子内蔵基板の製造方法の構成を示すフローチャートである。
【図１６】同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。
【図１７】同受動素子内蔵基板の製造方法の主要部の工程を示す工程図である。
【図１８】従来の受動素子内蔵基板の構成を示す断面図である。
【図１９】従来の受動素子内蔵基板の構成を示す断面図である。
【符号の説明】
１      絶縁基板
２      コンデンサ
２Ａ      チップ本体
３Ａ、３Ｂ、２２Ａ、２２Ｂ、２３Ａ、２３Ｂ      端子電極
４      絶縁性キャリア
５Ａ、５Ｂ      キャリア電極
６、７      電極あるいは配線
８      スルーホール
９      導電層
１０      受動素子内蔵基板
１１      バンプ
１２      スプロケットホール
１３      半田
１５      薄膜コンデンサ
１６      下部電極
１７      誘電体薄膜
１８      上部電極
２０      薄膜抵抗
２１      抵抗体薄膜
２３      薄膜インダクタ
２５      能動素子
２６      第１の単位絶縁基板
２７      第２の単位絶縁基板（プリプレグ基板）
２８      第３の単位絶縁基板
３０、３２      位置決め用の貫通孔
３１、３３      位置決め用の凹部
【図１】
0003578026.tif 000002
【図２】
0003578026.tif 000003
【図３】
0003578026.tif 000004
【図４】
0003578026.tif 000005
【図５】
0003578026.tif 000006
【図６】
0003578026.tif 000007
【図７】
0003578026.tif 000008
【図８】
0003578026.tif 000009
【図９】
0003578026.tif 000010
【図１０】
0003578026.tif 000011
【図１１】
0003578026.tif 000012
【図１２】
0003578026.tif 000013
【図１３】
0003578026.tif 000014
【図１４】
0003578026.tif 000015
【図１５】
0003578026.tif 000016
【図１６】
0003578026.tif 000017
【図１７】
0003578026.tif 000018
【図１８】
0003578026.tif 000019
【図１９】
0003578026.tif 000020