(57)【特許請求の範囲】
【請求項１】
アレイ状に配列され、所定個数毎にブロック化され且つ当該各ブロックが所定個数毎にグループ化された多数個の発光ダイオードと、各グループ内の各発光ダイオードの第１電極に共通に接続された複数の第１電極パッドと、各ブロック内の各グループから重複することなく１つずつ選択した各発光ダイオードの第２電極に共通に接続された複数の第２電極パッドとを有し、前記第１電極パッドと前記第２電極パッドとが発光ダイオードアレイの長手方向の片側に且つ少なくとも前記グループ内で一列または複数列に配置されているＬＥＤアレイチップと、
前記第１電極パッドに対応させてそれぞれ対応した前記第１電極パッドに接続された第１出力パッドと、該第１出力パッドに接続された第１駆動回路と、前記第２電極パッドに対応させてそれぞれ対応した前記第２電極パッドに接続された第２出力パッドと、該第２出力パッドに接続された第２駆動回路とを有し、前記第１出力パッドおよび前記第２出力パッドが前記ＬＥＤアレイチップと対向する側に一列または複数列に配置されたドライバＩＣを備えたプリントヘッドにおいて、
前記第１駆動回路は、各一端が前記各第１出力パッドに接続され且つ各他端が共通電位供給配線に接続された複数のスイッチ段からなる第１スイッチ回路と、該第１スイッチ回路を走査して前記第１出力パッドのブロック毎に順次循環的に当該第１出力パッドを共通電位供給配線へ接続させる走査回路とを含み、当該スイッチ回路のオンオフを前記第１出力パッドのブロック毎に順次循環的に制御して選択的に前記第１出力パッドを前記共通電位供給配線へ接続するものであり、
前記第２駆動回路は、各一端が前記各第２出力パッドに接続され且つ各他端が定電流供給端子に接続された複数のスイッチ段からなる第２スイッチ回路と、所定の順序で与えられた印刷データを一時記憶する記憶回路と、発光時間を設定するストローブ信号と前記記憶回路に記憶された前記印刷データとの論理積に従って前記第２スイッチ回路のオンオフを制御して第２出力パッドから選択的に駆動電流を供給させるゲート回路と、前記ドット間補正データに基づいて設定された各駆動電流を前記第２スイッチ回路の各スイッチ段の一端から与える定電流供給回路と、を含み、当該第２スイッチ回路のオンオフを印刷データと発光時間を設定するストローブ信号との論理積に従って制御して前記第２出力パッドから選択的に駆動電流を供給するものであるとともに、
前記第１スイッチ回路の各スイッチ段は各々対応する第１出力パッドに、前記第２スイッチ回路の各スイッチ段は各々対応する第２出力パッドに近接して配置され、
前記走査回路および前記記憶回路は、前記電源電圧供給配線および前記共通電位供給配線を挟んで前記第１出力パッドおよび前記第２出力パッドの反対側に配置されている、
ことを特徴とするＬＥＤプリントヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子写真印刷方式を用いたプリンタ・ファクシミリ等の印刷装置において、露光々源として用いる発光ダイオード素子（ＬＥＤ素子）を使用するＬＥＤプリントヘッドに関するものである。
【０００２】
【従来の技術】
従来、電子写真印刷方式を用いた印刷装置においては、感光体の露光々源としてレーザやＬＥＤ素子を使用したもの、あるいは光源に蛍光燈、冷陰極管等を使用し液晶素子をシャッタとして利用したものがある。いずれも帯電器によって一様に帯電された感光体を前記光源により、選択的に露光し静電潜像を形成する。静電潜像は、その後現像器によって現像され、トナー像となり、トナー像は転写器によって用紙に転写され、定着器によって印刷用紙上に定着固定される。
このような印刷装置のうち、感光体の露光々源としてＬＥＤ素子を使用するＬＥＤプリンタは、一つのチップ上に多数のＬＥＤ素子をアレイ化したＬＥＤアレイチップと、各ＬＥＤの発光を制御するドライバＩＣとが、共に印刷幅に必要な個数、実装基板上に直線状に配列、実装されたＬＥＤプリントヘッドが使用されている。
図９に従来のプリントヘッドの一例を示す。図９（ａ）はＬＥＤアレイチップの構成図、図９（ｂ）はＬＥＤアレイチップを実装したＬＥＤプリントヘッドの構成図である。図９（ａ）において、５１はＬＥＤアレイチップ、５２はＬＥＤ素子、５３は各々のＬＥＤ素子５２に対応するアノード電極パッド、５４は共通のカソード電極である。ＬＥＤアレイチップ５１内の各ＬＥＤ素子５２のカソードは一括して共通カソード電極５４となり、ＬＥＤアレイチップ５１の裏面電極から取り出されている。図９（ｂ）において、５５はドライバＩＣ、５６はＬＥＤアレイチップ５１のアノード電極パッドとドライバＩＣ５５の出力パッド間を接続するボンディングワイヤ、５７はドライバＩＣ５５の制御信号及び電源を実装基板５９になされた配線パターンから得るボンディングワイヤ、５８はＬＥＤアレイチップ５１の裏面電極用配線パターンある。
このようにＬＥＤアレイチップの個別電極パッド（アノード電極パッド）とドライバＩＣの出力パッドは、１対１でワイヤボンディング接続されている。しかし近年要求されている高精細印刷、あるいはカラー印刷といった要求を満足させるためには６００ｄｐｉ（ｄｏｔ／ｉｎｃｈ）、あるいは１２００ｄｐｉといった高ドット密度のＬＥＤアレイチップを実用化しなければならない。しかし実用化に際して、大きな問題点の一つはＬＥＤアレイチップとドライバＩＣとのパッド間の接続方法にある。例えば６００ｄｐｉではＬＥＤ素子ピッチが４２．３μｍ、１２００ＤＰＩでは２１．２μｍとなり、ＬＥＤ素子と１対１でＬＥＤアレイチップ外に引き出されている電極パッドとドライバＩＣの出力パッドを接続する、代表的な接続技術の１つである、ワイヤボンディング接続では対応が難しくなっている。
その解決策としての従来のプリントヘッドの一例を図１０に示す。図１０（ａ）はＬＥＤアレイチップの構成図、図１０（ｂ）はＬＥＤアレイチップを実装したＬＥＤプリントヘッドの構成図である。図１０において、６１はＬＥＤアレイチップ、６２はＬＥＤ素子、６３はＬＥＤ素子６２に対応するアノード電極パッド、６４はＬＥＤアレイチップ６１の裏面から取り出される共通カソード電極である。図１０（ａ）の如くＬＥＤ素子からのアノード電極を偶数番目、奇数番目と分けてＬＥＤアレイチップの長手方向の二辺に取り出し、ワイヤボンディング密度を軽減している。
この構成においては、図１０（ｂ）のように、ＬＥＤアレイチップ６１は各ＬＥＤ素子６２の電極パッド６３を二辺に取り出しているため、ＬＥＤアレイチップ６１を駆動するためのには、一辺に１つのドライバＩＣ５５が必要となり、その結果、１つのＬＥＤアレイチップ６１に対し２つのドライバＩＣ５５が必要となる。
また、他の解決策の１例として、例えば特開昭６２−１５２８７３号公報に提案されているように、ＬＥＤのＬＥＤ素子の共通カソード電極側を複数グループに分割し、かつ個別アノード電極側をＬＥＤアレイチップ内で複数個接続し、マトリクスを構成することにより、外部に引き出す電極の数を削減したＬＥＤアレイチップがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、図１０の構成では、ＬＥＤプリントヘッドに実装されるＬＥＤアレイチップの２倍のドライバＩＣが必要であり、かつ実装基板上にドライバＩＣ列、ＬＥＤアレイチップ列、ドライバＩＣ列の如く３列配置をするため基板の幅を広げる必要があり、ＬＥＤプリントヘッドのコスト低減は見込めないという問題点を持っている。
また特開昭６２−１５２８７３号公報に提案されているＬＥＤアレイチップ構成では、接続電極密度の低減はなされているが、ＬＥＤ素子から引き出される電極パッドがＬＥＤ素子（発光部）を挟んで両側に配置されているため、ＬＥＤ素子の走査側（共通カソード電極側）を制御するＩＣと、ＬＥＤ素子に発光データを供給するデータ制御側（アノード電極側）の２つの制御ＩＣを必要とするという問題点があり、また、ＬＥＤアレイチップから引き出されたデータ側の電極パッドに対応した数の配線を、ＬＥＤアレイチップとドライバＩＣを搭載する実装基板上に施し、対応する電極と配線パターンをワイヤボンディング接続をするため、ドライバＩＣコスト、実装基板コスト、ワイヤボンディング工数の低減を妨げるという問題点を持っている。
【０００４】
【課題を解決するための手段】
本発明は、ＬＥＤアレイチップと、第１駆動回路と第２駆動回路とを有するドライバＩＣと、を備えたプリントヘッドに関する。
本発明のＬＥＤアレイチップは、アレイ状に配列され、所定個数毎にブロック化され且つこの各ブロックが所定個数毎にグループ化された多数個の発光ダイオードを有する。また、各グループ内の各発光ダイオードの第１電極に共通に接続された複数のＬＥＤ第１電極パッドと、各ブロック内の各グループから重複することなく１つずつ選択した各発光ダイオードの第２電極に共通に接続された複数のＬＥＤ第２電極パッドとを有する。さらに、ＬＥＤ第１電極パッドとＬＥＤ第２電極パッドとが発光ダイオードアレイの長手方向の片側に且つ少なくともグループ内は交互に一列または複数列に配置されてなる。
本発明のドライバＩＣは、ＬＥＤ第１電極パッドとＬＥＤ第２電極パッドとの何れかに対応させてそれぞれ対応したＬＥＤ第１電極パッドまたはＬＥＤ第２電極パッドにボンディングワイヤを用いて接続された第１出力パッドと、ＬＥＤ第１電極パッドとＬＥＤ第２電極パッドとの他方に対応させてそれぞれ対応したＬＥＤ第１電極パッドまたはＬＥＤ第２電極パッドにボンディングワイヤを用いて接続された第２出力パッドと、を有する。また、各一端が各第１出力パッドに接続され且つ各他端が共通電位供給配線に接続された複数のスイッチ段からなり選択的に各発光ダイオードの電流帰還路を形成する第１スイッチ回路を含み、このスイッチ回路のオンオフを第１出力パッドのブロック毎に順次循環的に制御して選択的に第１出力パッドを共通電位供給配線へ接続する第１駆動回路を有する。さらに、各一端が各第２出力パッドに接続され且つ各他端が定電流供給端子に接続された複数のスイッチ段からなり選択的に各発光ダイオードの電流供給路を形成する第２スイッチ回路を含み、この第２スイッチ回路のオンオフを印字データと発光時間を設定するストローブ信号との論理積に従って制御して第２出力パッドから選択的に駆動電流を供給する第２駆動回路を有する。
【０００５】
本発明は、アレイ状に配列され、所定個数毎にブロック化され且つ当該各ブロックが所定個数毎にグループ化された多数個の発光ダイオードと、各グループ内の各発光ダイオードの第１電極に共通に接続された複数の第１電極パッドと、各ブロック内の各グループから重複することなく１つずつ選択した各発光ダイオードの第２電極に共通に接続された複数の第２電極パッドとを有し、前記第１電極パッドと前記第２電極パッドとが発光ダイオードアレイの長手方向の片側に且つ少なくとも前記グループ内で一列または複数列に配置されているＬＥＤアレイチップと、前記第１電極パッドに対応させてそれぞれ対応した前記第１電極パッドに接続された第１出力パッドと、該第１出力パッドに接続された第１駆動回路と、前記第２電極パッドに対応させてそれぞれ対応した前記第２電極パッドに接続された第２出力パッドと、該第２出力パッドに接続された第２駆動回路とを有し、前記第１出力パッドおよび前記第２出力パッドが前記ＬＥＤアレイチップと対向する側に一列または複数列に配置されたドライバＩＣを備えたプリントヘッドにおいて、
前記第１駆動回路は、各一端が前記各第１出力パッドに接続され且つ各他端が共通電位供給配線に接続された複数のスイッチ段からなる第１スイッチ回路と、該第１スイッチ回路を走査して前記第１出力パッドのブロック毎に順次循環的に当該第１出力パッドを共通電位供給配線へ接続させる走査回路とを含み、当該スイッチ回路のオンオフを前記第１出力パッドのブロック毎に順次循環的に制御して選択的に前記第１出力パッドを前記共通電位供給配線へ接続するものであり、前記第２駆動回路は、各一端が前記各第２出力パッドに接続され且つ各他端が定電流供給端子に接続された複数のスイッチ段からなる第２スイッチ回路と、所定の順序で与えられた印刷データを一時記憶する記憶回路と、発光時間を設定するストローブ信号と前記記憶回路に記憶された前記印刷データとの論理積に従って前記第２スイッチ回路のオンオフを制御して第２出力パッドから選択的に駆動電流を供給させるゲート回路と、前記ドット間補正データに基づいて設定された各駆動電流を前記第２スイッチ回路の各スイッチ段の一端から与える定電流供給回路と、を含み、当該第２スイッチ回路のオンオフを印刷データと発光時間を設定するストローブ信号との論理積に従って制御して前記第２出力パッドから選択的に駆動電流を供給するものであるとともに、前記第１スイッチ回路の各スイッチ段は各々対応する第１出力パッドに、前記第２スイッチ回路の各スイッチ段は各々対応する第２出力パッドに近接して配置され、前記走査回路および前記記憶回路は、前記電源電圧供給配線および前記共通電位供給配線を挟んで前記第１出力パッドおよび前記第２出力パッドの反対側に配置されている、ことを特徴とするＬＥＤプリントヘッドである。本発明によれば、１つのドライバＩＣの内に第１駆動回路と第２駆動回路とを混在内蔵させた構成としているため、ＬＥＤプリントヘッドに実装されるドライバＩＣの個数が削減でき、ＩＣコストの低減、実装基板の面積低減を図ることができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図７を用いて説明する。
図１はこの実施形態のＬＥＤアレイチップの構成図であり、図１（ａ）はＬＥＤアレイチップ内の１つのブロック構成を示す平面図、図１（ｂ）はＬＥＤアレイチップの配列を示す平面図であり、この実施形態のＬＥＤアレイチップは、８個を１グループとし、８行８列のマトリクス配線をなされた６４個のＬＥＤ素子を１ブロックとし、６ブロック分計３８４のＬＥＤ素子からなるものである。
図１（ａ）に示すように、このＬＥＤアレイチップ１では、連続する８個のＬＥＤ素子２−１〜２−８の各カソード端子はＬＥＤチップ内で接続配線され、カソード電極パッド３−１に接続され、また、次に連続する８個のＬＥＤ素子２−９〜２−１６のカソード端子はＬＥＤチップ内で接続配線され、カソード電極パッド３−２に接続配線される。以降同様に連続する８個のＬＥＤ素子のカソード端子をＬＥＤチップ内で接続配線し、対応するカソード電極パッド３−３〜３−８に接続されている。
一方、ＬＥＤ素子のアノード端子はＬＥＤ素子２−１、２−９、２−１７、・・・、２−５７の如く各グループの１番目の８個のＬＥＤ素子がＬＥＤアレイチップ内で接続配線され、アノード電極パッド４−１に接続され、また、各グループの２番目のＬＥＤ素子２−２、・・・、２−５８のアノード端子はＬＥＤアレイチップ内で接続配線されアノード電極パッド４−２に接続される。以降同様に、各ＬＥＤ素子のアノード端子はアノード電極パッド４−３〜４−８に接続される。また５−１〜５−８はカソード分離溝で、ＬＥＤアレイチップの基板は半絶縁性化合物半導体上に、ｎ型化合物半導体を成長させた構造であり、アノード側の配線は多層のＡｌ配線でなされ、カソード側はｎ型半導体層に分離溝を設けることにより、カソード端子間は電気的に分離される。
ＬＥＤアレイチップは、図１（ｂ）に示すように、図１（ａ）で示した構成を１つのブロックとして、６ブロックが設けられており、ＬＥＤアレイチップ１上に配置されているアノード電極パッド３−１〜３−４８およびカソード電極パッド４−１〜４−４８はＬＥＤアレイチップ１の長手方向の片側にのみカソード電極パッド、アノード電極パッド（又はアノード電極パッド、カソード電極パッド）の如く交互に、かつ一列もしくは複数列に配置されている。なお、このＬＥＤアレイチップでは、カソード電極パッドおよびアノード電極パッドの総数はそれぞれ４８個である。
【０００７】
図２は、図１の６ブロックからなるＬＥＤアレイチップに対応したドライバＩＣの機能ブロックである。
図２において、この実施形態のドライバＩＣは、４ビット並列入力で４８ビット並列出力の４ビット×１２段シフトレジスタ１１、４ビット並列入力で４ビット並列出力の４ビット×１段シフトレジスタ１２、データ切替回路１３、シフトレジスタ１１，１２の並列出力をラッチするラッチ回路１４、３８４個のＬＥＤ素子分の４ビットのドット間補正データを記憶するドット間補正データメモリ１５、４ビットのチップ間補正データを記憶するチップ間補正データメモリ１６、定電流供給回路１７、アノード電流供給ＳＷ回路１８、カソード走査回路１９、カソード電流吸込ＳＷ回路２０、メモリ１５，１６に対する書き込み読み出し制御回路２１、チップ間補正データメモリ１６の値によって定電流回路１７への基準電圧を設定する基準電圧発生回路２２を備えている。
また、電流供給用出力パッド２３−１〜２３−４８、電流帰還用出力パッド２４−１〜２４−４８を備え、電流供給用出力パッド２３−１〜２３−４８は、図１（ｂ）のＬＥＤアレイチップのアノード電極パッド４−１〜４−４８に、また電流帰還用出力パッド２４−１〜２４−４８は、図１（ｂ）のカソード電極パッド３−１〜３−４８に、それぞれワイヤボンディング接続される。なお、電源電圧ＶＤＤＨ、参照電圧Ｖｒｅｆ，ストローブ信号ＳＴＢ、入力データＤＡＴＡ０〜ＤＡＴＡ３、クロック信号ＣＬＫ、およびロード信号ＬＯＡＤのための、入出力パッド２６を備えている。
【０００８】
図３に、図２におけるアノード駆動回路の一部の機能ブロック図を示す。
図３において、１１−１〜１１−１８はシフトレジスタ１１を構成するＤ型フリップ・フロップ、１４はラッチ回路、１５はドット間補正データメモリ、１７はドット間補正データメモリ１５の値によってＬＥＤ素子の駆動電流を設定する定電流供給回路、１８はラッチ回路１４からの印刷データとＬＥＤの発光時間を設定するストローブ信号ＳＴＢとの論理積によってオンオフされるスイッチ段からなり定電流供給回路１７からの駆動電流の電流供給路を選択的に形成するアノード電流供給ＳＷ回路であり、各スイッチ段の出力端は出力パッド２３−１〜２３−ｎを介してＬＥＤアレイチップ１のアノード電極に接続される。なお、ドット間補正データメモリ１５における３文字の数字は、ＬＥＤ素子番号であり、４ビットの補正データが記憶されたセル領域を示している。
【０００９】
図４に、図２における定電流供給回路とアノード電流供給ＳＷ回路の、１つのアノード用出力パッド２３−ｍに対応した部分の回路図を示す。
図４において、基準電圧回路２２は、参照電圧Ｖｒｅｆと電源電圧ＶＤＤＨとによって１６レベルの電圧を発生するマルチ電圧発生回路２２ａと、チップ間補正データメモリ１６からの４ビットｂ０〜ｂ３のチップ間補正データに基づいて１つのレベルを選択する電圧選択回路２２ｂとからなり、チップ間補正データによって補正設定された基準電圧を定電流供給回路１７の各段１７−ｍへ与える。定電流供給回路１７の各段１７−ｍは、相互コンダクタンスを異にして重み付けされた出力電流を供給するＭＯＳゲート１７ｍ０〜１７ｍ３と、それを制御するＣＭＯＣゲートＣＧ０〜ＣＧ３からなり、ドット間補正デーメモリ１５からの４ビットｂ０〜ｂ３のドット間補正データに基づいてＣＭＯＣゲートＣＧ０〜ＣＧ３がオンオフ制御され、ドット間補正データによって補正設定された駆動電流（アノード電流）をアノード電流供給ＳＷ回路１８の各段１８−ｍへ与える。
アノード電流供給ＳＷ回路１８の各段１８−ｍは、印刷データとＬＥＤの発光時間を設定するストローブ信号ＳＴＢとの論理積をとるアンド回路１８ｍａと、それによってオンオフ制御されて選択的に駆動電流の供給路を形成するゲート１８ｍｂとからなる。
【００１０】
図５にカソード駆動回路の回路図を示す。
図５において、カソード電流吸込ＳＷ回路２０は、一端が共通電位供給配線２７（ＧＮＤ）に接続され且つ出力端がアノード用出力パッド２４−ｍに接続されたＣＭＯＳからなる４８個のスイッチ段２０−ｍからなり、カソード走査回路１９の走査出力によってオンオフ制御される。カソード走査回路１９は、１ドットラインの印刷に同期したクリア信号ＣＬＲによってリセットされ且つストローブ信号に同期した歩進信号ＩＮＣによりカウント・アップする８進カウンタと３−８デコーダで構成される。３−８デコーダの走査出力がスイッチ段２０−１〜２０−４８の各ゲートに接続され、各ブロック毎に順次循環的に、カソード用出力パッド２４−１〜２４−４８を共通電位供給配線２７（ＧＮＤ）に接続し、ＬＥＤ素子の電流帰還路を形成する。なお、図５における２８（ＶＤＤＨ）は電源電圧供給配線である。
【００１１】
図６にドライバＩＣの概略回路配置図を示す。図６において、この実施形態のドライバＩＣは、ＬＥＤアレイチップにおけるアノード電極パッドおよびカソード電極パッドに対応して、４８個のアノード用出力パッド２３−ｍと４８個のカソード用出力パッド２４−ｍとを、交互に１列に配列している。また、共通電位供給配線２７と電源電圧供給配線２８とを、ともに出力パッド２３−ｍ，２４−ｍの並びと平行に配置し、これらの配線２７，２８を境にして出力パッド２３−ｍ，２４−ｍと同じ側に、アノード電流供給ＳＷ回路１８、定電流供給回路１７、およびカソード電流吸込ＳＷ回路２０とを配置し、配線２７，２８を境にして出力パッド２３−ｍ，２４−ｍとは反対側に、カソード走査回路１９、ドット間補正データメモリ１５、ラッチ回路１４、およびシフトレジスタ１１とを配置している。さらに、配線２７，２８の出力パッド側では、出力パッド２３−ｍ，２４−ｍの配列に対応させて、アノード電流供給ＳＷ回路１８および定電流供給回路１７の各段１８−ｍ，１７−ｍの間に、カソード電流吸込ＳＷ回路２０の各スイッチ段２０−ｍを配置している。
【００１２】
次に、この実施形態の動作について説明する。ＬＥＤアレイチップ内の各ＬＥＤ素子の発光々量は、材料あるいは製造過程の不均一によって、ウェハー、ロット間、あるいはＬＥＤ素子間で、ある範囲のバラツキをもっている。この光量を補正せず、光量にバラツキをもったまま印刷動作をすると、印刷結果に濃淡ができ、高品質の印刷が保証できなくなる。このため、工場出荷前に、予め一定の条件下で各ＬＥＤ素子の光量を計測し、その結果から各ＬＥＤ素子の光量が一定になる電流値を求める。ドライバＩＣには例えば３ｍＡといったＬＥＤ素子当たりの標準電流値が設定させており、光量測定で得られた各ＬＥＤ素子の電流値との差分を４ビットの補正データとして、入力することにより、ドライバＩＣは各ＬＥＤ素子の光量を均一にする電流を出力し、各ＬＥＤ素子を駆動する。この光量測定から得られた補正データはＲＯＭ等の記憶デバイスに書き込まれている。印刷機器に組み込まれたＬＥＤプリントヘッド上のドライバＩＣに対する補正データ書き込み動作は印刷動作開始前に行われ、通常は電源投入時の初期動作として行われる。
【００１３】
まず、補正データの書き込み動作について説明する。
図７（ａ）は、ドライバＩＣの光量補正データ書き込み動作タイムチャートを示すものであり、入力データＤＡＴＡ０〜ＤＡＴＡ３として、ドット間補正データが、４８ドット分毎にかつ各入力周期ではｂｉｔ０、ｂｉｔ１、ｂｉｔ２、ｂｉｔ３の順に入力されることを示してる。
図２において、まず、ロード信号ＬＯＡＤをハイにするとデータ切替回路（ＭＵＸ）１３は４ビット×１２段のシフトレジスタ１１の後ろに４ビット×１段のシフトレジスタ１２を接続し４ビット×１３段のシフトレジスタを構成するよう機能し、前の１２段シフトレジスタはドット間補正データ、最後の１段はチップ間補正データの転送および一時保持に使用される。
図３において、ロード信号ＬＯＡＤをハイの状態にし、ＤＡＴＡ０〜ＤＡＴＡ３として４ビットからなるチップ間補正データの内のｂｉｔ０データを入力し、クロック端子ＣＬＫに１つのクロック信号を入力する。具体的にはＤＡＴＡ０に３２５ドット目、ＤＡＴＡ１に３２６ドット目、ＤＡＴＡ２に３２７ドット目、ＤＡＴＡ３に３２８ドット目の補正データのｂｉｔ０（ＬＳＢ）データを入力し、これに同期して１個のクロック信号ＣＬＫを入力する、次にＤＡＴＡ０に３２１、ＤＡＴＡ１に３２２、ＤＡＴＡ２に３２３、ＤＡＴＡ３に３２４ドット目の補正データのｂｉｔ０（ＬＳＢ）データを入力し、これに同期して１個のクロック信号ＣＬＫを入力する。
この動作を１１回繰り返し、最後にＤＡＴＩ０に１、ＤＡＴＡ１に２、ＤＡＴＡ２に３、ＤＡＴＡ３に４ドット目の補正データのｂｉｔ０（ＬＳＢ）データを入力して１２個目のクロック信号を入力すると４ビット１２段のシフトレジスタ１１に、第１ストロブで発光する４８個のＬＥＤ素子の補正データのｂｉｔ０データが満たされ、ストローブ信号により、補正データメモリ１５の所定アドレスに格納される。
次に、ＤＡＴＡ０〜ＤＡＴＡ３として４ビットからなるチップ間補正データの内のｂｉｔ１データを入力し、同様にして、４ビット１２段のシフトレジスタ１１に、第１ストロブで発光する４８個のＬＥＤ素子の補正データのｂｉｔ１データで満たし、ストローブ信号により、補正データメモリ１５の所定アドレスに格納する。  順次補正データのｂｉｔ２，ｂｉｔ３に対しても同様動作を行うことにより、ドット間補正データメモリ１５に第１ストロブで発光する４８個のＬＥＤ素子の４ビットからなる補正データが格納されたことになる。
第１ストローブで使用される補正データを格納後、ロード信号ＬＯＡＤを所定時間ローにすることにより、補正データのメモリアドレスはインクリメントされ、第２ストローブで使用されるメモリアドレスを設定する。
以降同様手順で第２ストローブから第８ストローブで発光するＬＥＤ素子のドット間補正データを、図３に示すように、ドット間補正データメモリ１５に転送格納し、最後に、４ビットのチップ間補正データをチップ間補正データメモリ１６に格納する。
【００１４】
次に、印刷動作について説明する。
図７（ｂ）は、ドライバＩＣの印刷動作タイムチャートを示すものであり、データ入力端子ＤＡＴＡ０〜ＤＡＴＡ３から、１ライン３８４ドット分の印刷データが、４８ドット毎に、８周期に分割して入力されることを示してる。
図２において、ロード信号ＬＯＡＤをローにするとデータ切替回路（ＭＵＸ）１３は４ビット×１段のシフトレジスタ１２を回路上から切り離し、４ビット×１２段のシフトレジスタ１１のみが存在する如く機能し、４ビット×１２段シフトレジスタ１１は４８ドット分の印刷データを転送および一時保持に使用される。
図３において、最初にロード信号ＬＯＡＤをローの状態にし、第１ストローブで発光する４８個のＬＥＤ素子の印刷データをシフトレジスタ１１に満たす。具体的にはＤＡＴＡ０に３２５、ＤＡＴＡ１に３２６、ＤＡＴＡ２に３２７、ＤＡＴＡ３に３２８ドット目の印刷データを入力し、これに同期して１個のクロック信号ＣＬＫを入力する、次にＤＡＴＡ０に３２１、ＤＡＴＡ１に３２２、ＤＡＴＡ２に３２３、ＤＡＴＡ３に３２４ドット目の印刷データを入力し、これに同期して１個のクロック信号ＣＬＫを入力する、この動作を１１回繰り返し、最後にＤＡＴＩ０に１、ＤＡＴＡ１に２、ＤＡＴＡ２に３、ＤＡＴＡ３に４ドット目の印刷データを入力して１２個目のクロック信号を入力すると、４×１２段のシフトレジスタ１１に第１ストローブで発光するＬＥＤ素子の印刷データが満たされる、この後クロック信号を停止し、ロード信号ＬＯＡＤを入力することにより、シフトレジスタ１１に満たされた印刷データはラッチ回路１４に保持される。なお、ラッチ回路１４における３文字の数字は、第１ストローブで発光させ得るＬＥＤ素子番号を示している。
第１回目のストローブ信号（第１ストローブ）が入力されると補正データメモリ１５の第１ストローブ用に格納されている内容は定電流供給回路１７に出力され、定電流供給回路１７は入力データに従いＬＥＤ素子に対応する電流を設定、出力する。アノード電流供給ＳＷ回路１８はラッチ回路１４の印刷データに従って、ストローブ信号の有効期間オンオフ動作をし、発光すべきＬＥＤ素子に電流を供給する。これと並行して、図５のカソード走査回路１９で選択されたカソード電流吸込ＳＷ回路２０がオン動作し、アノードからの電流を共通電位供給配線ＧＮＤ端子に流し、その結果第１ストローブで発光すべきＬＥＤ素子を選択的に発光させる。
次にシフトレジスタ１１に第２ストローブで発光する４８個のＬＥＤ素子の印刷データを満たし、ラッチ回路１４にラッチし、そのＬＥＤ素子の補正データに基づいて各ＬＥＤ素子の駆動電流を設定し、印刷データとストローブ信号に基づいてアノード電流供給ＳＷ回路から選択的に駆動電流を流し、その結果第２ストローブで発光すべきＬＥＤ素子を選択的に発光させる。
以上の一連動作を８回繰り返すことにより、ＬＥＤアレイチップ内の全ＬＥＤ素子を選択的に点灯することができる。
【００１５】
以上説明したように、この実施形態においては、ＬＥＤアレイチップ内でマトリクス配線して取り出し電極パッド数を削減し、かつＬＥＤアレイチップの長手方向の１辺に取り出し電極パッドを配置したＬＥＤアレイチップと、１つのドライバＩＣの内に光量補正回路、印刷データ制御回路、走査制御回路を内蔵し、かつ長手方向の１辺にＬＥＤアレイ駆動電流供給用の出力パッドと電流吸込用の出力パッドを交互に配置したドライバＩＣと、を用いてＬＥＤプリントヘッドを構成することにより、ＩＣコストの低減、実装基板の面積低減、ワイヤボンディング工数の低減が図れ、かつＬＥＤアレイチップの発光出力バラツキの許容範囲を広げることができるので、ＬＥＤアレイチップのコスト低減が図れる。結果、安価な高ドット密度ＬＥＤプリントヘッドを実現することができる。
【００１６】
次に、本発明の第２の実施の形態について説明する。図８は、本発明の第２の実施の形態のＬＥＤプリントヘッドの平面図である。図８において、３１はＬＥＤアレイ、３２はＬＥＤ素子、３３はドライバＩＣ、３４はＬＥＤアレイ３１のアノード電極パッドおよびカソード電極パッドとドライバＩＣ３３のアノード用出力パッドおよびカソード用出力パッドとを接続するボンディングワイヤ、３５は基板３９上になされた配線パターン、３６はその配線パターン３５とドライバＩＣ３３の入出力パッドとを接続するボンディングワイヤ、３７はＬＥＤアレイ３１への電源電圧供給配線用電極パッド、３８は共通電位供給配線用電極パッドである。この実施形態のＬＥＤプリントヘッドはＬＥＤアレイチップとドライバＩＣチップが印刷用紙の幅に足る個数一列に配置されている。１例としてマトリクスＬＥＤアレイ３１のドット密度を１２００ｄｐｉ、ＬＥＤ１チップ内のＬＥＤ素子数を３８４とし、印刷有効幅をＡ４版とすると、ＬＥＤプリントヘッド上には２６個のＬＥＤアレイチップ３１−１〜３１−２６とそれと同数のドライバＩＣチップ３３−１〜３３−２６が基板３９上に実装されており、ドライバＩＣへの制御信号や電源及びＬＥＤアレイの電源等のための端子が基板端部に設けられている。
【００１７】
次に、このＬＥＤプリントヘッドの動作について説明する。
まず、初期動作として、第１実施形態と同様に、ＬＥＤプリントヘッド組み立て完了時後、ヘッド上のドライバＩＣチップ３３−１〜３３−２６のチップ間およびドット間補正データメモリに補正基準値データを書き込み各ＬＥＤ素子の光量を測定する。その結果から各ＬＥＤアレイチップ内の平均光量を求め、各チップ間の平均光量が均一になる補正値をチップ間補正データ、また各ＬＥＤアレイチップ内のＬＥＤ素子の光量が均一になる各ＬＥＤ素子の補正基準値に対する電流増減値をドット間補正値として、各種のＰ−ＲＯＭ、ＥＰ−ＲＯＭあるいは他の記録デバイスに記憶させておき、印刷動作に先立ちこの記憶された内容をドライバＩＣの補正データメモリに書き込む。
各ドライバＩＣのデータ入力端子（ＤＡＴＡ０〜ＤＡＴＡ３用）はＬＥＤプリントヘッド上に実装されたドライバＩＣチップ３３−１〜３３−２６間をカスケード接続されており、最初のドライバＩＣチップ３３−１のＤＡＴＡ０〜ＤＡＴＡ３は基板３９の外部から入力され、その出力ＤＡＴＡ０〜ＤＡＴＡＯ３は次のドライバＩＣチップ３３−２のＤＡＴＡ０〜ＤＡＴＡ３に接続されている。結果、原理的にＬＥＤプリントヘッド上で４ビット×１３段（１つのドライバＩＣチップ３３−ｎ内にあるシフトレジスタ）×２６（ＬＥＤプリントヘッドに搭載されているドライバＩＣ数）＝４ビット×３３８段のシフトレジスタが構成されたことになり、補正データの書き込み動作は第１の実施形態で説明した如くに行われる。
印刷動作においては、印刷は、第１実施形態と同様に１ラインを８回に分けて行われる、このためまず、第１ストローブで印刷すべき１２４８ドット分のデータを、４ドット単位にＤＡＴＡ０〜ＤＡＴＡ３の端子に入力し、クロック信号に同期させて、ヘッド上に搭載されている２６個のドライバＩＣ３３内の、４ビット×１２段シフトレジスタを印刷データで満たした後、ロード信号により、各ドライバＩＣ３３−１〜３３−２６内のラッチ回路に保持させる。次にストローブ信号を有効にすることにより、第１ストローブで印刷すべき１２４８ドットに対応するＬＥＤ素子を補正データメモリの内容で規定された電流値で選択的に発光させる。それと並行して次の第２ストローブで印刷するデータを転送し、ロード信号に続いてストローブ信号を入力し、以降同様動作を８回繰り返すことにより、ＬＥＤプリントヘッド上の全ドットを選択的に発光させ１ラインの印刷動作が終了する。１頁を印刷するためには、１頁に必要なライン数、前記動作を繰り返すことにより完成する。
【００１８】
【発明の効果】
以上説明したように、本発明によれば、１つのドライバＩＣの内に第１駆動回路と第２駆動回路とを混在内蔵させた構成としてるため、ＬＥＤプリントヘッドに実装されるドライバＩＣの個数が削減でき、ＩＣコストの低減、実装基板の面積低減が図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＬＥＤアレイチップの構成図
【図２】本発明の実施の形態におけるドライバＩＣの機能ブロック図
【図３】図２におけるアノード駆動回路の機能ブロック図
【図４】図２における定電流供給回路とアノード電流供給ＳＷ回路の部分の回路図
【図５】図２におけるカソード駆動回路の回路図
【図６】図２のドライバＩＣの概略配置図
【図７】本発明の実施の形態におけるドライバＩＣの動作タイムチャート
【図８】本発明の第２の実施の形態のＬＥＤプリントヘッドの平面図
【図９】従来技術の説明図
【図１０】他の従来技術の説明図
【符号の説明】
１                    ＬＥＤアレイチップ
２−１〜２−６４      ＬＥＤ素子
３−１〜３−８        カソード電極パッド
４−１〜４−８        アノード電極パッド
５−１〜５−８        カソード分離溝
１１                  ４ビット×１２段シフトレジスタ
１２                  ４ビット×１段シフトレジスタ
１３                  データ切替回路
１４                  ラッチ回路
１５                  ドット間補正データメモリ
１６                  チップ間補正データメモリ
１７                  定電流供給回路
１８                  アノード電流供給ＳＷ回路
１９                  カソード走査回路
２０                  カソード電流吸込ＳＷ回路
２１                  書込み読み出し制御回路
２２                  基準電圧発生回路
２３−１〜２３−４８  アノード用出力パッド
２４−１〜２４−４８  カソード用出力パッド
２６                  入出力パッド
２７                  電源電圧供給配線
２８                  共通電位供給配線
【図１】
0003595208.tif 000002
【図２】
0003595208.tif 000003
【図３】
0003595208.tif 000004
【図４】
0003595208.tif 000005
【図５】
0003595208.tif 000006
【図６】
0003595208.tif 000007
【図７】
0003595208.tif 000008
【図８】
0003595208.tif 000009
【図９】
0003595208.tif 000010
【図１０】
0003595208.tif 000011