(57)【特許請求の範囲】
【請求項１】
半導体基板の上に形成されたフッ素を含む第１の絶縁膜と、
前記第１の絶縁膜に形成された溝と、
前記溝内に埋め込まれ且つ表面のフッ素濃度が酸素濃度よりも低くなっている第１の金属配線と、
前記第１の金属配線上に形成されたフッ素非含有絶縁膜と、
前記フッ素非含有絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第１の金属配線上に形成されたホールと、
前記ホール内に埋め込まれた金属プラグと
を有することを特徴とする半導体装置。
【請求項２】
半導体基板の上に形成されたフッ素を含む第１の絶縁膜と、
前記第１の絶縁膜に形成された溝と、
前記溝内に埋め込まれ且つ表面のフッ素濃度が１０原子％未満である第１の金属配線と、
前記第１の金属配線上に形成されたフッ素非含有絶縁膜と、
前記フッ素非含有絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第１の金属配線上に形成されたホールと、
前記ホール内に埋め込まれた金属プラグと
を有することを特徴とする半導体装置。
【請求項３】
前記第２の絶縁膜の少なくとも上部に埋め込まれ、前記金属プラグを介して前記第１の金属配線に接続される第２の金属配線又は金属パッドをさらに有することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１の金属配線表面の前記フッ素濃度は３．９原子％以下であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項５】
半導体基板の上方に第１のフッ素含有絶縁膜を形成する工程と、
前記フッ素含有絶縁膜に溝を形成する工程と、
前記溝内と前記第１のフッ素含有絶縁膜上に金属膜を形成する工程と、
前記金属膜を研磨することにより、前記金属膜を前記溝内に残すとともに前記フッ素含有絶縁膜の上から除去する工程と、
前記溝内に残された前記金属膜の表面に付着したフッ素量を減らす工程と、
前記溝内の前記金属膜と前記第１のフッ素含有絶縁膜の上にフッ素非含有絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記溝内に残された前記金属膜の表面のフッ素量を減らす工程は、前記溝内の前記金属膜の表面をスパッタする工程と、還元ガスプラズマに曝す工程とを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記溝内に残された前記金属膜の表面のフッ素量を減らす工程は、前記金属膜を前記第１のフッ素含有絶縁膜上から研磨除去した後に、条件を変えて再研磨する工程であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記溝内の前記金属膜の表面に付着したフッ素量を減らした後の該表面のフッ素量は、前記金属膜の表面の酸素濃度よりも低いことを特徴とする請求項５、請求項６、請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記溝内の前記金属膜の表面に付着したフッ素量を減らした後の該表面のフッ素量は、３．９原子％以下となっていることを特徴とする請求項５、請求項６、請求項７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記フッ素非含有絶縁膜の上に第２のフッ素含有絶縁膜を形成する工程と、
前記第２のフッ素含有絶縁膜及び前記フッ素非含有絶縁膜のうち前記金属配線の上にホールを形成する工程と、
前記ホール内に金属プラグを形成する工程と
をさらに有することを特徴とする請求項５〜請求項９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、フッ素含有絶縁膜に埋め込まれた金属パターンの上にプラグ又は配線を接続する構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの高速化を図るために配線間の絶縁膜を低誘電率化する傾向にある。そのような低誘電率の絶縁材料として、例えばフッ素又は炭素を酸化シリコン膜に含有させたものがある。
次に、フッ素を含む層間絶縁膜に形成されたダマシン構造の金属配線の上にパッドを接続する工程を説明する。
【０００３】
まず、図１（ａ）  に示すように、半導体基板１０１  の上に形成された酸化シリコン等の絶縁膜１０２  の上に第１の窒化シリコン膜１０３  を形成し、その上に第１のフッ化酸化シリコン（ＳｉＯＦ）膜１０４  を形成する。
次に、図１（ｂ）  に示すように、第１のＳｉＯＦ膜１０４  と第１の窒化シリコン膜１０３  をパターニングして配線溝１０５  を形成する。なお、第１の窒化シリコン膜１０３  は、第１のＳｉＯＦ膜１０４  をエッチングする際のエッチングストッパーとして使用される。続いて、配線溝１０５  内面と第１のＳｉＯＦ膜０１４  上に、窒化タンタルよりなる第１のバリアメタル膜１０６  と第１の銅膜１０７  を順に形成する。さらに、図１（ｃ）  に示すように、第１のＳｉＯＦ膜１０４  上の第１の銅膜１０７  と第１のバリアメタル膜１０６  を順にＣＭＰ法により研磨して配線溝１０５  内にのみ残す。その配線溝１０５  内の第１の銅膜１０７  及び第１のバリアメタル膜１０６  は、配線１０８  として使用される。
【０００４】
そして、配線１０８  の表面を薬液によって洗浄した後に、図１（ｄ）  に示すように、配線１０８  と第１のＳｉＯＦ膜１０４  の上に第２の窒化シリコン膜１０９  と第２のＳｉＯＦ膜１１０  を順に形成する。続いて、第２のＳｉＯＦ膜１１０  と第２の窒化シリコン膜１０９  を順にパターニングすることにより、第２のＳｉＯＦ膜１１０  の下部に複数のホール１１０ａを形成するとともに、ホール１１０ａの上にパッド溝１１０ｂを形成する。
【０００５】
次に、図２（ａ）  に示すように、複数のホール１１０ａの内面とパッド溝１１０ｂの内面と第２のＳｉＯＦ膜１１０  の上面に第２のバリアメタル層１１１０を形成した後に、ホール１１０ｂ内とパッド溝１１０ｂ内に第２の銅膜１１２  を埋め込む。そして、第２の銅膜１１２  と第２のバリアメタル層１１１  をＣＭＰ法により研磨して、それらの膜を第２のＳｉＯＦ膜１１０  上から除去する。これによりパッド溝１１０ｂ内に残された第２の銅膜１１２  をパッド電極１１４  として使用し、ホール１１０ａ内に埋め込まれた第２の銅膜１１２  をプラグ１１３  として使用する。
【０００６】
この後に、図２（ｂ）  に示すように、パッド電極１１４  と第２のＳｉＯＦ膜１１０  の上に第３の窒化シリコン膜１１２  を形成し、さらに第３の窒化シリコン膜１１５  上に保護絶縁膜１１６  を形成する。
【０００７】
【発明が解決しようとする課題】
しかし、上記した工程によれば、保護絶縁膜１１６  の形成の後に、図３に示すように、配線１０８  上面からプラグ１１３  が剥がれることがある。これに対して、第１のＳｉＯＦ膜１０４  の代わりに酸化シリコン膜を形成すると、そのようなプラグ１１３  の剥がれがみられないことから、第１のＳｉＯＦ膜１０４  中のフッ素がプラグ１１３  の剥がれに関与していると考えられる。
【０００８】
ところで、フッ素含有絶縁膜の上に金属を形成する場合に、金属が劣化することについては、特開平１０−１４４７９３号公報に記載されているが、研磨された金属製配線からプラグが剥がれることについては何らの記載もないので、その公報に記載された技術は、金属配線とプラグの剥がれを防止することには適用できない。
【０００９】
本発明の目的は、フッ素含有絶縁膜の溝に埋め込まれた金属膜とこれに接続される別の金属膜との接続を良好に保つことができる半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記した課題は、半導体基板の上に形成された第１のフッ素含有絶縁膜と、前記第１のフッ素含有膜に形成された溝と、前記溝内に埋め込まれ且つ表面のフッ素濃度が酸素濃度よりも低くなっている第１の金属配線と、前記第１の金属配線上に形成されたフッ素非含有絶縁膜と、前記フッ素非含有絶縁膜の上に形成された第２のフッ素含有絶縁膜と、前記第２のフッ素含有絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第１の金属配線上に形成されたホールと、前記ホール内に埋め込まれた金属プラグとを有することを特徴とする半導体装置によって解決される。または、フッ素濃度は１０原子％未満である。
【００１１】
または、上記した課題は、半導体基板の上方に第１のフッ素含有絶縁膜を形成する工程と、前記フッ素含有絶縁膜に溝を形成する工程と、前記溝内と前記第１のフッ素含有絶縁膜上に金属膜を形成する工程と、前記金属膜を研磨することにより、前記金属膜を前記溝内に残すとともに前記フッ素含有絶縁膜の上から除去する工程と、前記溝内に残された前記金属膜の表面に付着したフッ素量を減らす工程と、前記溝内の前記金属膜と前記第１のフッ素含有絶縁膜の上にフッ素非含有絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法によって解決される。
【００１２】
次に、本発明の作用について説明する。
本発明によれば、フッ素含有絶縁膜に溝を形成し、溝内とフッ素含有膜上に金属膜を形成し、金属膜を研磨してフッ素含有膜から除去するとともに溝の中に残した後に、その金属膜の表面に付着したフッ素を減らすようにしている。
これにより、溝内に埋め込まれた金属膜の上にフッ素非含有絶縁膜、例えば窒化シリコン膜、炭化シリコン膜、酸化シリコン膜を形成し、その後にフッ素非含有を貫通する金属プラグを金属膜上に接続した後に、フッ素非含有絶縁膜が金属膜から剥がれたり、金属プラグが金属膜から離れることはなくなり、フッ素非含有絶縁膜と金属膜の密着性は良く、金属膜とプラグの接続は良好であった。
【００１３】
そのように溝内に埋め込まれた金属膜の表面のフッ素濃度は、酸素濃度よりも低く、例えば１０原子％未満、より好ましくは３．９原子％以下となっていれば金属膜と金属プラグ、或いは金属膜とその上のフッ素非含有絶縁膜の密着性は向上する。
【００１４】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態を示す半導体装置の製造工程を示す断面図である。
【００１５】
まず、図４（ａ）  に示すように、図示しない素子分離構造、トランジスタが形成されたシリコン（半導体）基板１の上に、二酸化シリコン、窒化シリコン、窒化酸化シリコン等の保護絶縁膜２を形成し、さらに、その上に１層又は複数層の層間絶縁膜３を形成する。層間絶縁膜３として、ＢＰＳＧ、酸化シリコン、ＳｉＯＦ等の絶縁材が使用される。
【００１６】
続いて、層間絶縁膜３の上に第１の窒化シリコン（Ｓｉ３Ｎ４）  膜４をＣＶＤ法により３０ｎｍの厚さに形成し、また、第１の窒化シリコン膜４上に第１のＳｉＯＦ膜５をＣＶＤ法により５００ｎｍの厚さに形成する。第１のＳｉＯＦ膜（フッ素含有絶縁膜）５中に含まれるフッ素濃度は低誘電率化のために例えば１０ｗｔ％であることが好ましい。
【００１７】
次に、第１のＳｉＯＦ膜５の上にレジスト６を塗布し、これを露光、現像して配線形状の窓６ａを形成する。続いて、レジスト６の窓６ａを通して、エッチング雰囲気中にＣ４Ｆ８ガス５〜１５ｃｃ／ｍｉｎ、Ａｒガス３００ｃｃ／ｍｉｎ、Ｏ２ガス５ｃｃ／ｍｉｎで導入し、印加パワーを６００Ｗとする条件によりＳｉＯＦ膜５をドライエッチングして第１の窒化シリコン膜４に到達する深さの配線溝７を形成する。この場合、第１の窒化シリコン膜４はエッチングストッパとして機能し、配線溝７の深さに実質的なばらつきは生じない。さらに、レジスト６の窓６ａを通して第１の窒化シリコン膜４をエッチングして配線溝７を深くする。この場合、層間絶縁膜３は僅かにエッチングされる。
【００１８】
そして、レジスト６を除去すると図４（ｂ）  に示すような形状が得られる。
次に、図４（ｃ）  に示すように、スパッタ法により配線溝７の内面と第１のＳｉＯＦ膜５の上に膜厚２５ｎｍの第１の窒化タンタル（ＴａＮ  ）膜８を形成する。続いて、第１の窒化タンタル膜８の上に薄い銅シード層（不図示）をスパッタ法により形成した後に、電解メッキ法により、銅シード層を成長核として第１の窒化タンタル膜８上に配線溝７を完全に埋め込む厚さ、例えば１３００ｎｍの第１の銅（Ｃｕ）膜９を形成する。なお、第１の窒化タンタル膜８は第１の銅膜９のバリアメタルとなる。
【００１９】
次に、図４（ｄ）  に示すように、スラリーＡを使用して第１の銅膜９をＣＭＰ法により研磨して配線溝７の中にのみ残す。続いて、図５（ａ）  に示すように、スラリーＢを使用して第１の窒化タンタル膜８をＣＭＰ法により研磨する。第１の窒化タンタル膜９の研磨の際には、第１の銅膜９の表面で生成された酸化銅と第１のＳｉＯＦ膜５の表面も研磨されるので、第１のＳｉＯＦ膜５の中に含まれたフッ素（Ｆ）が第１の銅膜９の表面に付着する。
【００２０】
なお、スラリーＡは、リン酸系アンモニア溶液、クエン酸系アンモニア溶液、防腐剤及び過酸化水素を含み、スラリーＢは、アルカリ性溶液をＰＨ１０付近に調整したものを含んでいる。
そのようなＣＭＰ法によって配線溝７に残された第１の窒化タンタル膜８及び第１の銅膜９を銅配線１０として使用する。
【００２１】
そして、スラリーＢによるＣＭＰ工程を終えた後に、銅配線１０の表面に付着したフッ素を除去するために、その表面を洗浄した後に次の２つの方法のいずれかの方法を採用する。
第１の方法は、スラリーＢを使用して第１の窒化タンタル膜８を第１のＳｉＯＦ膜５の表面から除去した後に、再びスラリーＡを使用して第１の銅膜９をＣＭＰ法により研磨する方法である。
【００２２】
第２の方法は、まず、第１の窒化タンタル膜８をＣＭＰ法により研磨した後に、アルゴンスパッタにより第１の銅膜９の表面を例えば酸化シリコン膜膜厚換算で５ｎｍ相当のエッチングをし、続いて、第１の銅膜９の表面をアンモニア（ＮＨ３  ）プラズマに曝す方法である。アンモニアプラズマによれば、第１の銅膜９表面の酸化銅（ＣｕＯ  ｘ  ）が還元され、しかもフッ素がフッ化水素となって昇華する。アルゴンスパッタの条件は、例えばスパッタ装置内に導入されるアルゴンガスを４〜５ｃｃ／ｍｉｎ、印加パワーを４００ｋＷ、装置内真空度０．５ｍＴｏｒｒ  に設定され、また、アンモニアプラズマの条件は、例えば平行平板型プラズマ発生装置において、装置内に導入されるアンモニアガスを３８５０ｃｃ／ｍｉｎ、窒素ガスを２８００ｃｃ／ｍｉｎ、装置内の真空度２．２Ｔｏｒｒ、電極印加パワー５６０Ｗに設定される。
【００２３】
それらいずれかの方法を採用すると、銅配線１０を構成する第１の銅膜９の表面からはフッ素が殆ど除去される。それらの２つの方法の詳細については後述する。
この後に、デュアルダマシン法により銅膜の上に銅パッドを形成する工程に移る。
【００２４】
まず、図５（ｄ）  に示すように、銅配線１０及び第１のＳｉＯＦ膜５の上に第２の窒化シリコン膜（フッ素非含有絶縁膜）１１をＣＶＤ法により７０ｎｍの厚さに形成し、さらに、１７００ｎｍの厚さの第２のＳｉＯＦ膜（フッ素含有絶縁膜）１２を第２の窒化シリコン膜１１上にＣＶＤ法により形成する。なお、第２の窒化シリコン膜１１の代わりに炭化シリコン膜を形成してもよい。
【００２５】
次に、図６（ａ）  に示す構造になるまでの工程を説明する。
まず、第２のＳｉＯＦ膜１２及び第２の窒化シリコン膜１１をパターニングしてパッド形成領域に複数のホール１２ａを形成する。続いて、そのホール１２ａの底部に有機絶縁材（不図示）を埋め込んだ後に、第２のＳｉＯＦ膜１２を再びフォトリソグラフィー法によりパターニングして第２のＳｉＯＦ膜１２の上部にパッド用溝１２ｂを形成する。これにより、パッド用溝１２ｂの下には複数のホール１２ａが銅配線１０に向けて突出した状態となっている。なお、有機絶縁材はフォトリソグラフィー法に使用するレジストとともに除去される。
【００２６】
続いて、図６（ｂ）  に示すように、複数のホール１２ａを通して銅配線１０の表面をスパッタによりエッチングしてその表面の酸化膜を除去する。この場合、ホール１２ａの周辺の第２のＳｉＯＦ膜１２の肩が斜めに削られてパッド用溝１２ｂ近傍のホール１２ａの径を広げることになる。
その後に、パッド用溝１２ｂ及びホール１２ａの内面と第２のＳｉＯＦ膜１２の表面に、第２の窒化タンタル膜１３を形成し、さらに、第２の窒化タンタル膜１３の上にパッド用溝１２ｂを完全に埋め込む厚さの第２の銅膜１４を形成する。第２の銅膜１４は、第２の窒化タンタル膜１３の上に銅シード膜（不図示）を形成した後に電解メッキ法により形成される。
【００２７】
続いて、図７（ａ）  に示すように、スラリーＡを用いて第２の銅膜１４をＣＭＰ法により研磨してパッド用溝１２ｂ及びホール１２ａの中にのみ残すようにした後に、さらに、スラリーＢを用いて第２のＳｉＯＦ膜１２上の第２の窒化タンタル膜１３をＣＭＰ法により除去する。
これにより、ホール１２ａ内に残った第２の銅膜１４及び第２の窒化タンタル膜１３をプラグ１５として使用し、さらに、パッド用溝１２ｂ内に残された第２の銅膜１４をパッド１６として使用する。
【００２８】
次に、図７（ｂ）  に示す構造になるまでの工程を説明する。
まず、パッド１６の上と第２のＳｉＯＦ膜１２の上に膜厚７０ｎｍの第３の窒化シリコン膜１７をＣＶＤ法により形成する。続いて、基板温度４００℃程度の条件で第３の窒化シリコン膜１７の上に、膜厚４００ｎｍの酸化シリコンよりなる第１のカバー膜１８と膜厚３００ｎｍの窒化シリコンよりなる第２のカバー膜１９ををそれぞれＣＶＤ法により形成する。
【００２９】
以上説明したように、第１の銅膜９と第１の窒化タンタル膜８をＣＭＰ法により研磨して銅配線１０を形成した後に、上記した方法により銅配線１０表面のフッ素を除去したところ、第１及び第２のカバー膜１８，１９の形成後に銅配線１０その上のプラグ１５との間に剥がれは生じなかった。
次に、銅配線１０からのプラグ１５の剥離について説明する。
【００３０】
本発明者は、次のような実験を行った。
まず、従来技術を説明する。即ち、銅配線１０８  を形成し、銅配線１０８  の表面を洗浄した後に、銅配線１０８  上に窒化シリコン１０９  、ＳｉＯＦ膜１１０  、プラグ１１３  、パッド１１４  、窒化シリコン膜１１５  及びカバー膜１１６  を順次形成したところ、最悪の場合には、図８に示すように、プラグ１１３  及び窒化シリコン１０９  が銅配線１０８  から浮き上がってプラグ１１３  と銅配線１０８  が断線に近い状態になった。なお、図８は半導体装置の断面写真を線図で描いたものである。
【００３１】
銅配線１０８  の表面を洗浄した後に、その表面に存在する元素の分析を行ったところ、図９に示すような分析結果が得られた。図９によれば、銅配線１０８  の表面に多くのフッ素が存在することが明らかになった。図９に現れているフッ素は銅元素と結合し、酸素も銅元素と結合していると考えられる。さらに、洗浄された銅配線１０８  の深さ方向のフッ素分布を調べたところ、図１０に示すような結果が得られ、銅配線１０８  の表面から約５０ｎｍの深さに至るまでフッ素が減少しながら存在した。
【００３２】
ところで、図１（ｃ）  に示したように、第１の銅膜１０７  は第１の窒化タンタル膜１０６  の上に形成されたものであって、第１の銅膜１０７  の形成時にはフッ素が第１の銅膜１０７  中に混入することはないので、第１の窒化タンタル膜１０６  とともに研磨された第１のＳｉＯＦ膜１０４  から出たフッ素が銅配線１０８  の表面に付着することになる。
【００３３】
次に、図５（ａ）  に示したように銅配線１０を形成し、その表面を洗浄した後に銅配線１０表面をアルゴンスパッタにより削った。それから、上記したように銅配線１０の上に窒化シリコン膜１１、ＳｉＯＦ膜１２を形成し、窒化シリコン膜１１及びＳｉＯＦ膜１２にホール１２ａ及びパッド用溝１２ｂを形成し、さらに、プラグ１５、パッド１６、窒化シリコン膜１７、カバー膜１８，１９を順に形成したところ、最悪の場合には、プラグ１５が銅配線１０から浮き上がってほぼ断線に近い状態になった。
【００３４】
銅配線１０の表面を洗浄し、さらにアルゴンスパッタにより酸化シリコン膜に換算して５ｎｍ厚さとなる条件で銅配線１０をエッチングした後に、その表面に存在する元素の分析を行ったところ、図１１に示すような分析結果が得られた。図１１によれば、銅配線１０の表面にフッ素が存在しているが、図９に比べて６０％の量まで減少することが明らかになった。
【００３５】
次に、図５（ａ）  に示したように銅配線１０を形成し、その表面を洗浄した後に銅配線１０をアンモニアプラズマに曝した。それから、上記したように銅配線１０の上に窒化シリコン膜１１、ＳｉＯＦ膜１２を形成し、ＳｉＯＦ膜１２及び窒化シリコン膜１１にホール１２ａ及びパッド用溝１２ｂを形成し、さらに、プラグ１５、パッド１６、窒化シリコン膜１７、カバー膜１８，１９を順に形成したところ、最悪の場合には、プラグ１５が銅配線１０から浮き上がってほぼ断線に近い状態になった。また、第２のカバー膜１９を形成した後の、パッド１６と配線１０の上面を観察したところ、第２のカバー膜１９の平面形状が図１２に示すように現れ、パッド１６には膨らみ部分Ｘが存在した。なお、銅配線１０を覆う窒化シリコン膜１１の代わりに炭化シリコン膜を形成しても膨らみ部分Ｘの発生、即ち銅配線１０と炭化シリコン膜の剥がれは抑制できなかった。このことから、窒化シリコン膜１１の代わりにその他のシリコン化合物絶縁膜を使用した場合でも同様であることがわかる。
【００３６】
銅配線１０の表面を洗浄し、アンモニアプラズマに曝した後に、その表面に存在する元素の分析を行ったところ、図１３に示すような分析結果が得られた。図１２によれば、銅配線１０の上にフッ素が存在しているが、図９に比べると６０％の量まで減少することが明らかになった。さらに、アンモニアプラズマに曝した後の銅配線の深さ方向のフッ素分布を調べたところ、図１４に示すような結果が得られ、銅配線１０の表面から約３０ｎｍの深さに至るまでフッ素が減少しながら存在した。
【００３７】
次に、図５（ａ）  に示したように銅配線１０を形成し、その表面を洗浄した後に銅配線１０をアルゴンスパッタにより５ｎｍの深さまでエッチングし、続いてアンモニアプラズマに曝した。それから、上記したように銅配線１０の上に窒化シリコン膜１１，ＳｉＯＦ膜１２を形成し、ＳｉＯＦ膜１２及び窒化シリコン膜１１にホール１２ａ及びパッド用溝１２ｂを形成し、さらに、プラグ１５、パッド１６、窒化シリコン膜１７、カバー膜１８，１９を順に形成したところ、プラグ１５が銅配線１０から浮き上がることはなく、理想的な断線形状が得られた。また、第２のカバー膜１９を形成した後の、パッド１６と配線１０の上面を観察したところ、第２のカバー膜１９の平面形状が図１５に示すように現れ、パッド１６上は平坦面となり、正常状態となった。なお、銅配線１０を覆う窒化シリコン膜１１の代わりに炭化シリコン膜を形成してもパッド１６の上方の平坦性は失われなかったことから、窒化シリコン膜１１の代わりにその他のシリコン化合物絶縁膜を使用した場合でも銅配線１０とその上の絶縁膜との間で剥がれは生じないといえる。
【００３８】
銅配線１０の表面を洗浄し、アルゴンスパッタし、さらにアンモニアプラズマに曝した後に、その表面に存在する元素の分析を行ったところ、図１６に示すような結果が得られた。図１６によれば、図９に比べてフッ素量は２０％まで減少した。その銅配線１０表面のフッ素量を調べたところ３．９原子％であった。また、その表面をオージェ電子分光法で得たオージェ電子数を電子のエネルギーで微分したスペクトルにて比較した場合、表面の酸素の量よりも表面のフッ素の量が少なかった。さらに、アルゴンスパッタ、アンモニアプラズマ処理後の銅配線１０の深さ方向のフッ素分布を調べたところ、図１７に示すような結果が得られ、約１０ｎｍの深さまでフッ素が存在したが、そのフッ素量も極めて少ない量であった。
【００３９】
次に、図４（ｄ）  、図５（ａ）  に示したようにスラリーＡにより第１の銅膜９を研磨し、さらにスラリーＢにより第１の窒化タンタル膜８を研磨して銅配線１０を配線溝７内に形成した後に、さらにスラリーＡにより銅配線１０の表面を研磨した。それから、上記したように銅配線１０の上に窒化シリコン膜１１、ＳｉＯＦ膜１２を形成し、ＳｉＯＦ膜１２及び窒化シリコン膜１１にホール１２ａ及びパッド用溝１２ｂを形成し、さらに、プラグ１５、パッド１６、窒化シリコン膜１７、カバー膜１８，１９を順に形成したところ、プラグ１５が銅配線１０から浮き上がることはなく、理想的な断線形状が得られた。また、第２のカバー膜１９を形成した後の、パッド１６と配線１０の上面を観察したところ、図１５と同じ平面形状が現れ、パッド１６上は平坦面となり、正常状態となった。
【００４０】
スラリーＡにより再研磨された銅配線１０の表面に存在する元素の分析を行ったところ、図１８に示すような結果が得られ、図９に比べてフッ素量は４．５％まで減少した。
以上のことから、第２の銅膜９及び第２の窒化タンタル膜８を研磨して配線溝７内に銅配線１０を形成した後において、銅配線１０の表面をアルゴンスパッタし、さらにアンモニアプラズマに曝す工程、または、銅配線１０を形成した後に再びスラリーＡを使用して銅配線１０をＣＭＰ法により研磨する工程のいずれかを採用すると、銅配線１０とプラグとの剥離や、或いは銅配線１０と第２の窒化シリコン膜１１との剥離が生じないことが確認された。
【００４１】
また、上記した説明において、第１の銅配線９と第１の窒化タンタル膜８をＣＭＰ法により研磨して銅配線１０を形成した後に、銅配線１０の表面には洗浄のみを行った場合のその表面のフッ素量に対して６０％未満（即ち、１０原子％未満）、より好ましくは２０％以下（即ち、３．９原子％以下）の状態となっていることが好ましい。
【００４２】
また、銅配線１０の形成後のスパッタにはアルゴンを使用したが、ヘリウム、ネオン、クリプトン等の不活性ガスを使用してもよい。さらに、そのスパッタ後のプラズマはアンモニアに例えば水素を混ぜた混合ガスであってもよいし、その他の水素化合物還元ガスを使用してもよい。
（第２の実施の形態）
第１の実施の形態では、銅製のパッドを銅配線に接続する構造とその形成方法について説明したが、下側配線と上側配線の接続についても同様に適用できる。そこで、その実施形態を以下に説明する。
【００４３】
まず、図１９（ａ）  に示す構造になるまでの工程について説明する。
ｐ型のシリコン（半導体）基板２１には第１及び第２の素子形成領域２２，２３を囲むようにしてシャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜２４が形成されている。その素子分離絶縁膜２４はＳＴＩ構造に限られるものではなく例えばＬＯＣＯＳ法によって形成した絶縁膜を用いてもよい。
【００４４】
次に、第１の素子形成領域２２にｎ型不純物を導入してｎウェル２５を形成する。ｎ型不純物を導入しない部分はｐウェル２６となる。その後に、シリコン基板１のｎウェル２５とｐウェル２６の上にそれぞれゲート絶縁膜２７ａ、２８ａを介してゲート電極２７，２８を形成する。
また、ゲート電極２７の両側方のｎウェル２５にｐ型不純物を導入して第１及び第２のｐ型不純物拡散層２９ａ，２９ｂを形成し、さらにゲート電極２８の両側方のｐウェル２６にｎ型不純物を導入して第１及び第２のｎ型不純物拡散層３０ａ，３０ｂを形成する。続いて、ゲート電極２７，２８の側面に絶縁性のサイドウォール３１を形成する。そして、ゲート電極２７及び絶縁性サイドウォール３１の両側方のｎウェル２５にｐ型不純物を導入し、さらに、ゲート電極２８及び絶縁性サイドウォール３１の両側方のｐウェル２６にｎ型不純物を導入する。これによりｐ型不純物拡散層２９ａ，２９ｂとｎ型不純物拡散層３０ａ，３０ｂはそれぞれＬＤＤ構造となる。
【００４５】
ｎウェル２５においてｐ型不純物拡散層２９ａ，２９ｂ、ゲート電極２７等によって第１のＭＯＳトランジスタが構成され、また、ｐウェル２６においてｎ型不純物拡散層３０ａ，３０ｂ、ゲート電極２８等によって第２のＭＯＳトランジスタが構成される。
なお、素子分離絶縁膜２４の上には下側配線２０が形成されている。
【００４６】
続いて、第１及び第２のＭＯＳトランジスタを覆う第１の層間絶縁膜３２をシリコン基板２１の上に形成した後に、第１の層間絶縁膜３２の表面をＣＭＰ法により平坦化する。さらに、第１の層間絶縁膜３２のうち第１及び第２のｐ型不純物活性層２９ａ，２９ｂと第１及び第２のｎ型不純物活性層３０ａ，３０ｂと下側配線２０のそれぞれの上にコンタクトホール３２ａ〜３２ｅを形成し、その中に一層目の第１〜第５のプラグ３３ａ〜３３ｅを埋め込む。プラグ３３ａ〜３３ｅは、コンタクトホール３２ａ〜３２ｅ内にチタン、窒化チタン、タングステンを順に埋め込んで構成されている。第１の層間絶縁膜３２上のチタン、窒化チタン、タングステンはＣＭＰ法によって除去される。
【００４７】
さらに、第１のｎ型不純物拡散層３０ａ上の第３のプラグ３３ｃと第２のｐ型不純物拡散層２９ｂの上の第２のプラグ３３ｂとを接続する配線３４を第１の層間絶縁膜３２の上に形成する。
続いて、第１の層間絶縁膜３２の上に第２の層間絶縁膜３５を形成した後に、第１のｎ型不純物拡散層２９ａ上の第１のプラグ３２ａと第２のｐ型不純物拡散層３０ｂ上の第４のプラグ３３ｄと下側配線２０に重なる位置にそれぞれ二層目のコンタクトホール３６ａ，３６ｄ，３６ｅを形成し、それらのコンタクトホール３６ａ，３６ｄ，３６ｅ内に二層目の第１、第２のプラグ３７ａ，３７ｄ，３７ｅを形成する。二層目の第１、第２のプラグ３７ａ，３７ｄ，３７ｅは、一層目のプラグ３３ａ〜３３ｅと同じ構造の金属膜から形成される。
【００４８】
次に、図１９（ｂ）  に示す構造になるまでの工程について説明する。
まず、二層目の第１及び第２のプラグ３７ａ，３７ｄと第２の層間絶縁膜３５の上に第１の窒化シリコン（Ｓｉ３Ｎ４）  膜３８をＣＶＤ法により形成し、また、第１の窒化シリコン膜３８上に第１のＳｉＯＦ（フッ素含有絶縁膜）膜３９をＣＶＤ法により形成する。
【００４９】
続いて、第１のＳｉＯＦ膜３９及び第１の窒化シリコン膜３８をフォトリソグラフィー法によりパターニングして第１〜第５の配線溝３８ａ〜３８ｅを形成する。第１、第２及び第５の配線溝３８ａ３８ｄ，３８ｅは、二層目の第１〜第３のプラグ３７ａ，３７ｄ，３７ｅに一部が重なる位置に形成される。
次に、図１９（ｃ）  に示すように、スパッタ法により第１〜第５の配線溝３８ａ〜３８ｅの内面と第１のＳｉＯＦ膜３９の上に第１の窒化タンタル（ＴａＮ  ）膜４０を形成する。続いて、第１の窒化タンタル膜４０の上に電解メッキ法により配線溝３８ａ〜３８ｅを完全に埋め込む厚さの第１の銅膜４１を形成する。
【００５０】
次に、図２０（ａ）  に示すように、スラリーＡを使用し、第１の銅膜４１をＣＭＰ法により研磨して第１〜第５の配線溝３８ａ〜３８ｅ内にのみ残した後に、スラリーＢを使用して第１の窒化タンタル膜４０をＣＭＰ法により研磨して第１のＳｉＯＦ膜３９の上から除去する。第１の窒化タンタル膜４０の研磨の際には、第１のＳｉＯＦ膜３９の表面も僅かに研磨されてその中に含まれたフッ素（Ｆ）が第１の銅膜４１の表面に付着する。
【００５１】
そのようなＣＭＰ法によって第１〜第５の配線溝３８ａ〜３８ｅ内に残された第１の銅膜４１を一層目の銅配線４２ａ〜４２ｅとして使用する。
そして、スラリーＢによるＣＭＰ工程を終えた後に、第１〜第５の配線溝３８ａ〜３８ｅ内に残された第１の銅膜４１の表面に付着したフッ素を除去するために第１実施形態と同様な方法を採用する。
【００５２】
即ち、第１の窒化タンタル膜４０を第１のＳｉＯＦ膜３９の表面から除去した後に、再びスラリーＡを使用して第１の銅膜４１をＣＭＰ法により研磨する方法か、又は、アルゴンスパッタ法により第１の銅膜４１の表面をエッチングした後に、第１の銅膜４１の表面をアンモニア（ＮＨ３  ）プラズマに曝す方法である。
次に、図２０（ｂ）  に示すように、一層目の銅配線４２ａ〜４２ｅと第１のＳｉＯＦ膜３９の上に第２の窒化シリコン膜（フッ素非含有絶縁膜）４３をＣＶＤ法により形成し、また、第２の窒化シリコン膜４３上に第２のＳｉＯＦ（フッ素含有絶縁膜）膜４４をＣＶＤ法により形成する。
【００５３】
続いて図２０（ｃ）  に示すように、第２のＳｉＯＦ膜４４及び第２の窒化シリコン膜４３をフォトリソグラフィー法によりパターニングして一層目の銅配線４２ａ〜４２ｅの一部の上にホール４４ａ，４４ｂを形成する。
その後に、スパッタ法によりホール４４ａ，４４ｂの内面と第２のＳｉＯＦ膜４４の上に第２の窒化タンタル（ＴａＮ  ）膜４５を形成する。続いて、第２の窒化タンタル膜４５の上に電解メッキ法によりホール４４ａ，４４ｂを完全に埋め込む厚さの第２の銅膜４６を形成する。
【００５４】
次に、図２１（ａ）  に示すように、スラリーＡを使用し、第２の銅膜４６をＣＭＰ法により研磨してホール４４ａ，４４ｂ内にのみ残した後に、スラリーＢを使用して第２の窒化タンタル膜４５を研磨して第２のＳｉＯＦ膜４４の上から除去する。第２の窒化タンタル膜４５の研磨の際には、第２のＳｉＯＦ膜４４の表面も僅かに研磨されてその中に含まれたフッ素（Ｆ）が第２の銅膜４５の表面に付着する。第２の銅膜４５上のフッ素の除去方法として、一層目の銅配線４２ａ〜４２ｅ表面のフッ素除去方法と同じ方法を採用する。ホール４４ａ，４４ｂ内に残された第２の窒化タンタル膜４５と第２の銅膜４６をプラグ４７ａ，４７ｂとして使用する。
【００５５】
次に、図２１（ｂ）  に示すように、第２のＳｉＯＦ膜４４とその中に形成されたプラグ４７ａ，４７ｂの上に第３の窒化シリコン（Ｓｉ３Ｎ４）  膜４８をＣＶＤ法により形成し、また、第３の窒化シリコン膜４８上に第３のＳｉＯＦ（フッ素含有絶縁膜）膜４９をＣＶＤ法により形成する。
この後に、図２１（ｃ）  に示すように、一層目の銅配線４２ａ〜４２ｅと同様な方法によって、第３の窒化シリコン膜４８と第３のＳｉＯＦ膜４９の中に、第３の窒化タンタル膜５０と第３の銅膜５１からなる二層目の銅配線５２ａ〜５２ｃを形成する。二層目の銅配線５２ａ〜５２ｃの一部はその下のプラグ４７ａ，４７ｂに接続される。
【００５６】
このように配線とプラグを繰り返して複数形成した後に、第１実施形態に示したようなカバー膜（不図示）が最後に形成されることになる。
以上のようなダマシン構造の銅配線を採用する場合にも、銅膜の下のバリアメタル膜の研磨後に、再び銅膜の表面をＣＭＰ法により研磨するか、又は、バリアメタル膜の研磨後に銅膜をアルゴンスパッタとアンモニアプラズマ処理を行うことによって銅配線とその上の窒化シリコン膜との剥がれが防止され、銅配線とその上の銅プラグとの剥がれが防止されることは第１実施形態と同様である。
【００５７】
特に、図２１（ａ）  に示すように、銅配線４２ａ，４２ｂの上にプラグ４７ａ，４７ｂと窒化シリコン膜４３の双方がコンタクトしている場合に、窒化シリコン膜４３が銅配線４２ａ，４２ｂ上から剥離してプラグ４７ａ，４７ｂが銅配線４２ａ，４２ｂに対して実質的に断線するといったことは、本実施形態において回避できる。
（その他の実施形態）
第１及び第２実施形態では、ダマシン構造の配線、プラグ又はパッドを銅によって形成することについて説明したが、銅の代わりにアルミニウム、その他の金属によって構成する場合にも同様に適用できる。
【００５８】
なお、第１及び第２実施形態の一般的なダマシン構造形成のプロセスフローを示すと図２２のようになる。
（付記１）半導体基板の上に形成されたフッ素を含む第１の絶縁膜と、
前記第１の絶縁膜に形成された溝と、
前記溝内に埋め込まれ且つ表面のフッ素濃度が酸素濃度よりも低くなっている第１の金属配線と、
前記第１の金属配線上に形成されたフッ素非含有絶縁膜と、
前記フッ素非含有絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第１の金属配線上に形成されたホールと、
前記ホール内に埋め込まれた金属プラグと
を有することを特徴とする半導体装置。
（付記２）半導体基板の上に形成されたフッ素を含む第１の絶縁膜と、
前記第１の絶縁膜に形成された溝と、
前記溝内に埋め込まれ且つ表面のフッ素濃度が１０原子％未満である第１の金属配線と、
前記第１の金属配線上に形成されたフッ素非含有絶縁膜と、
前記フッ素非含有絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の少なくとも下部と前記フッ素非含有絶縁膜のうち前記第１の金属配線上に形成されたホールと、
前記ホール内に埋め込まれた金属プラグと
を有することを特徴とする半導体装置。
（付記３）前記第２の絶縁膜の少なくとも上部に埋め込まれ、前記金属プラグを介して前記第１の金属配線に接続される第２の金属配線又は金属パッドをさらに有することを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記第１の金属配線表面の前記フッ素濃度は３．９原子％以下であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記５）前記第１の金属配線は、下地金属膜と主金属膜の複層構造を有していることを特徴とする付記１又は付記２に記載の半導体装置。
（付記６）前記主金属膜は銅膜であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記７）前記フッ素非含有絶縁膜は、窒化シリコン膜、炭化シリコン膜であることを特徴とする付記１又は付記２に記載の半導体装置。
（付記８）半導体基板の上方に第１のフッ素含有絶縁膜を形成する工程と、
前記フッ素含有絶縁膜に溝を形成する工程と、
前記溝内と前記第１のフッ素含有絶縁膜上に第１の金属膜を形成する工程と、
前記第１の金属膜を研磨することにより、前記第１の金属膜を前記溝内に残すとともに前記フッ素含有絶縁膜の上から除去する工程と、
前記溝内に残された前記第１の金属膜の表面に付着したフッ素量を減らす工程と、
前記溝内の前記第１の金属膜と前記第１のフッ素含有絶縁膜の上にフッ素非含有絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記９）前記溝内に残された前記第１の金属膜の表面のフッ素量を減らす工程は、前記溝内の前記第１の金属膜の表面をスパッタする工程と、還元ガスプラズマに曝す工程とを含むことを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）前記溝内に残された前記第１の金属膜の表面のフッ素量を減らす工程は、前記金属膜を前記第１のフッ素含有絶縁膜上から研磨除去した後に、条件を変えて再研磨する工程であることを特徴とする記８に記載の半導体装置の製造方法。
（付記１１）前記第１の金属膜は、下側の下地金属膜と上側の主金属膜を有する複数層構造で形成されることを特徴とする付記８、付記９又は付記１０に記載の半導体装置の製造方法。
（付記１２）前記主金属膜を研磨して前記溝の中に残した後に、条件を変えて前記下地金属膜を研磨して前記第１のフッ素含有絶縁膜の上から除去する工程を有することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）前記主金属膜は銅膜であり、前記下地金属膜は窒化金属膜であることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）前記溝内の前記第１の金属膜の表面に付着したフッ素量を減らした後の該表面のフッ素量は、前記第１の金属膜の表面の酸素濃度よりも低いことを特徴とする付記８、付記９、付記１０のいずれかに記載の半導体装置の製造方法。
（付記１５）前記溝内の前記第１の金属膜の表面に付着したフッ素量を減らした後の該表面のフッ素量は、３．９原子％以下となっていることを特徴とする付記８、付記９、付記１０のいずれかに記載の半導体装置の製造方法。
（付記１６）前記フッ素非含有絶縁膜の上に第２のフッ素含有絶縁膜を形成する工程と、
前記第２のフッ素含有絶縁膜及び前記フッ素非含有絶縁膜のうち前記第１の金属配線の上にホールを形成する工程と、
前記ホール内に金属プラグを形成する工程と
をさらに有することを特徴とする付記８〜付記１５のいずれかに記載の半導体装置の製造方法。
（付記１７）前記第２のフッ素含有絶縁膜の上部に前記金属プラグに繋がる上側の溝を形成する工程と、
前記第２の溝内に金属配線又は金属パッドを埋め込み形成する工程と
をさらに有することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）前記金属配線又は前記金属パッドのいずれかと前記金属プラグとは前記ホールと前記上側の溝に同時に第２の金属膜を埋め込み、該第２の金属膜を研磨して前記第２のフッ素含有絶縁膜の上から除去することによって形成されることを特徴とする付記１７に記載の半導体装置の製造方法。
【００５９】
【発明の効果】
以上述べたように本発明によれば、フッ素含有絶縁膜に溝を形成し、溝内とフッ素含有膜上に金属膜を形成し、金属膜を研磨してフッ素含有膜から除去するとともに溝の中に残した後に、その金属膜に付着したフッ素を減らすようにしたので、溝内に埋め込まれた金属膜の上にフッ素非含有絶縁膜を形成し、その後にフッ素非含有を貫通する金属プラグを金属膜上に接続した後に、フッ素非含有絶縁膜が金属膜から剥がれたり、金属プラグが金属膜から離れることを防止することができる。
【図面の簡単な説明】
【図１】図１（ａ）  〜（ｄ）  は、従来のダマシン構造の銅配線と銅パッドを形成する工程を示す断面図（その１）である。
【図２】図２（ａ），（ｂ）  は，  従来のダマシン構造の銅配線と銅パッドを形成する工程を示す断面図（その２）である。
【図３】図３は、図１（ａ）  〜（ｄ）  、図２（ａ），（ｂ）  で示した従来工程による銅パッドと銅配線のコンタクト不良を示す断面図である。
【図４】図４（ａ）  〜（ｃ）  は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その１）である。
【図５】図５（ａ），（ｂ）  は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その２）である。
【図６】図６（ａ），（ｂ）  は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その３）である。
【図７】図７（ａ），（ｂ）  は、本発明の第１実施形態の半導体装置の製造工程を示す断面図（その４）である。
【図８】図８は、従来の工程により形成された半導体装置のプラグと配線のコンタクト不良を示す写真に基づいて描かれた断面図である。
【図９】図９は、フッ素含有絶縁膜内に銅配線を形成し、その表面をウエット洗浄した後の銅配線表面の元素量を示す分析図である。
【図１０】図１０は、フッ素含有絶縁膜内に銅配線を形成し、その表面をウエット洗浄した後における銅配線の深さ方向のフッ素の分布図である。
【図１１】図１１は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアルゴンスパッタした後における銅配線表面の元素量を示す分析図である。
【図１２】図１２は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアンモニアプラズマに曝し、その後に銅配線の上に絶縁膜を形成する工程を経て形成された半導体装置のパッド、配線の上の状態を示す平面図である。
【図１３】図１３は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアンモニアプラズマに曝した後における銅配線表面の元素量を示す分析図である。
【図１４】図１４は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアンモニアプラズマに曝した後における銅配線の深さ方向のフッ素の分布図である。
【図１５】図１５は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアルゴンスパッタし、さらにその表面をアンモニアプラズマに曝し、その後に銅配線の上に絶縁膜を形成する工程を経て形成された半導体装置のパッド、配線の上の状態を示す平面図である。
【図１６】図１６は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアルゴンスパッタし、さらにその表面をアンモニアプラズマに曝した後における銅配線表面の元素量を示す分析図である。
【図１７】図１７は、フッ素含有絶縁膜内に銅配線を形成し、その表面をアルゴンスパッタし、さらにその表面をアンモニアプラズマに曝した後における銅配線の深さ方向のフッ素の分布図である。
【図１８】図１８は、フッ素含有絶縁膜内に銅配線を形成し、その表面を再研磨した後における銅配線表面の元素量を示す分析図である。
【図１９】図１９（ａ）  〜（ｃ）  は、本発明の第２実施形態における半導体装置の製造工程を示す断面図（その１）である。
【図２０】図２０（ａ）  〜（ｃ）  は、本発明の第２実施形態における半導体装置の製造工程を示す断面図（その２）である。
【図２１】図２１（ａ）  〜（ｃ）  は、本発明の第２実施形態における半導体装置の製造工程を示す断面図（その３）である。
【図２２】図２２は、第１及び第２実施形態のダマシン構造の配線を形成するためのフローチャートである。
【符号の説明】
１…シリコン（半導体）基板、２…保護絶縁膜、３…層間絶縁膜、４，１１，１７…窒化シリコン膜、５，１２…ＳｉＯＦ（フッ素含有絶縁膜）膜、７…配線溝、８，１３…窒化タンタル膜、９，１４…銅膜、１０…銅配線、１２ａ…ホール、１２ｂ…パッド溝、１５…プラグ、１６…パッド、１８，１９…カバー膜、２１…シリコン（半導体）基板、３２，３５…層間絶縁膜、３８，４３，４８…窒化シリコン膜、３９，４４，４９…ＳｉＯＦ膜、４０，４５，５０…窒化タンタル膜、４１，４６，５１…銅膜、４２ａ〜４２ｅ…配線、４４ａ，４４ｂ…ホール、４７ａ，４７ｂ…プラグ、５２ａ〜５２ｃ…配線。
【図１】
0003574383.tif 000002
【図２】
0003574383.tif 000003
【図３】
0003574383.tif 000004
【図４】
0003574383.tif 000005
【図５】
0003574383.tif 000006
【図６】
0003574383.tif 000007
【図７】
0003574383.tif 000008
【図８】
0003574383.tif 000009
【図９】
0003574383.tif 000010
【図１０】
0003574383.tif 000011
【図１１】
0003574383.tif 000012
【図１２】
0003574383.tif 000013
【図１３】
0003574383.tif 000014
【図１４】
0003574383.tif 000015
【図１５】
0003574383.tif 000016
【図１６】
0003574383.tif 000017
【図１７】
0003574383.tif 000018
【図１８】
0003574383.tif 000019
【図１９】
0003574383.tif 000020
【図２０】
0003574383.tif 000021
【図２１】
0003574383.tif 000022
【図２２】
0003574383.tif 000023