(57)【特許請求の範囲】
【請求項１】
入力映像データまたはその圧縮データを、複数フィールド分のデータを含むブロック単位毎に２つのメモリに交互に書き込み、１ブロック分のデータがメモリに書き込まれる毎に、１ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置における停電時バックアップ装置であって、  停電時のバックアップ用電源、
停電が発生したことを検出する停電検出回路、
バックアップ用電源にスイッチング手段を介して接続されかつバックアップ用電源に基づいて少なくとも記録媒体への記録動作およびメモリへの書き込み動作を継続させるために必要な部分に電力を供給する電源回路、
記録動作中において、停電検出回路によって停電が検出されたときに、スイッチング手段をオンさせることにより、記録媒体への記録動作およびメモリへの書き込み動作を継続させる手段、および
停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している２つのブロックを構成する全てのデータの記録媒体への記録が完了したときに、スイッチング手段をオフにさせることにより、記録媒体への記録動作およびメモリへの書き込み動作を中止させる手段、
を備えていることを特徴とする映像記録装置における停電時バックアップ装置。
【請求項２】
バックアップ用電源が蓄電池であり、映像記録装置の電源オン時において、当該蓄電池を商用電源に基づいて充電するための充電回路を備えていることを特徴とする請求項１に記載の映像記録装置における停電時バックアップ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、映像記録装置における停電時バックアップ装置に関する。
【０００２】
【従来の技術】
監視カメラによって撮像された映像またはその圧縮データを、ブロック単位毎に２つのメモリに交互に書き込み、１ブロック分のデータがメモリに書き込まれる毎に、１ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置が既に開発されている。
【０００３】
このような映像記録装置において、記録動作中において停電が発生すると、停電発生の直前に両メモリに蓄積されたデータが失われてしまう。
【０００４】
【発明が解決しようとする課題】
この発明は、記録動作中において停電が発生した場合において、停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している２つのブロックを構成する全てのデータがビデオテープに記録されるまで、記録動作を継続させることができる映像記録装置における停電時バックアップ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この発明による映像記録装置における停電時バックアップ装置は、入力映像データまたはその圧縮データを、複数フィールド分のデータを含むブロック単位毎に２つのメモリに交互に書き込み、１ブロック分のデータがメモリに書き込まれる毎に、１ブロック分のデータの書き込みが終了したメモリからデータを読み出して記録媒体に記録させる映像記録装置における停電時バックアップ装置であって、停電時のバックアップ用電源、停電が発生したことを検出する停電検出回路、バックアップ用電源にスイッチング手段を介して接続されかつバックアップ用電源に基づいて少なくとも記録媒体への記録動作およびメモリへの書き込み動作を継続させるために必要な部分に電力を供給する電源回路、記録動作中において、停電検出回路によって停電が検出されたときに、スイッチング手段をオンさせることにより、記録媒体への記録動作およびメモリへの書き込み動作を継続させる手段、および停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している２つのブロックを構成する全てのデータの記録媒体への記録が完了したときに、スイッチング手段をオフにさせることにより、記録媒体への記録動作およびメモリへの書き込み動作を中止させる手段を備えていることを特徴とする。
【０００６】
バックアップ用電源が蓄電池であり、映像記録装置の電源オン時において、当該蓄電池を商用電源に基づいて充電するための充電回路を備えていることが好ましい。
【０００７】
【発明の実施の形態】
以下、図面を参照して、この発明を、監視カメラによって撮像された映像を記録再生するデジタルＶＴＲに適用した場合の実施の形態について説明する。
【０００８】
〔１〕監視システムの全体的な構成の説明
【０００９】
図１は、監視システムの全体的な構成を示している。
監視システムは、ビデオカメラ（以下、監視カメラという）１０１と、監視カメラ１０１によって得られる映像信号を圧縮して記録するためのデジタルＶＴＲ１０２と、デジタルＶＴＲ１０２によって再生された映像を表示するモニタ１０３とを備えている。
【００１０】
〔２〕デジタルＶＴＲ１０２の映像信号処理回路の記録時の動作についての説明
【００１１】
図２は、デジタルＶＴＲ１０２の映像信号処理回路の構成を示している。映像信号処理回路の記録時の動作について説明する。
【００１２】
記録時には、監視カメラ１０１から送られてきたアナログの映像信号は、デコーダ１１によってデジタルの映像データに変換される。デコーダ１１によって得られた映像データは、差分ブロック１２に送られる。差分ブロック１２は、メモリ３１と、加算減算手段３２とを備えている。メモリ３１は、第１のＦＰＧＡ１３（フィールドプログラマブルゲートアレイ）によって制御される。
【００１３】
図３は、差分ブロック１２の記録時の動作を示している。図３において、数字はフィード番号を示している。
【００１４】
第１のＦＰＧＡ１３は、デコーダ１１から出力される映像データを、所定フィールド数周期（この例では、６垂直期間周期）で、基本映像データとしてメモリ３１に格納するとともに、それらの映像データを加算減算手段３２をスルーさせて画像圧縮伸張回路１４に送る。
【００１５】
メモリ３１に格納されたフィールドから次にメモリ３１に格納されるフィールドまでの間の各フィールドの映像データは、加算減算手段３２に送られ、メモリ３１内に格納されている基本映像データとの差分がとられ、得られた差分データが画像圧縮伸張回路１４に送られる。
【００１６】
図３の例では、フィールド番号”１”、”７”の映像データ”１”、”７”が、メモリ３１に格納されるとともに画像圧縮伸張回路１４に送られる。フィールド番号”１”と、”７”の間の各フィールドの映像データ”２”〜”６”は、加算減算手段３２に送られ、メモリ３１内に格納されている基本映像データ”１”との差分が取られ、得られた差分データが画像圧縮伸張回路１４に送られる。加算減算手段３２をスルーして画像圧縮伸張回路１４に送られた映像データ（基本映像データ）をＩ映像データといい、加算減算手段３２によって基本映像データとの差分が取られた後に画像圧縮伸張回路１４に送られたデータ（差分データ）をＰ映像データということにする。
【００１７】
画像圧縮伸張回路１４では、差分ブロック１２から送られてきた映像データが、フィールド単位毎にたとえばＪＰＥＧ方式で圧縮される。画像圧縮伸張回路１６によって得られた圧縮映像データ（符号化データ）は、付加情報付加／分離部１５に送られる。
【００１８】
一方、マイコン４０は、付加情報付加／分離部１５に送られた圧縮映像データがＩ映像に対するものかＰ映像に対するものであるかを示すＩ／Ｐ識別情報を第１のＦＰＧＡ１３から取得し、記録時刻情報（現在の年月日分秒の情報）等とともに付加情報付加／分離部１５に送る。
【００１９】
付加情報付加／分離部１５では、画像圧縮伸張回路１４によって得られた圧縮映像データに、マイコン４０から送られてきた当該圧縮映像データに対応するＩ／Ｐ識別情報、記録時刻情報等の付加情報が付加される。付加情報付加／分離部１５によって所定のデータが付加されたデータは、第２のＦＰＧＡ１６に送られる。
【００２０】
第２のＦＰＧＡ１６は、付加情報付加／分離部１５から送られてきたデータを、複数フィールド分のデータを含む所定ブロック単位毎に２つのメモリ１７、１８に交互に書き込み、１ブロック分のデータがメモリに書き込まれる毎に、１ブロック分のデータの書き込みが終了したメモリから、データを読み出して、フォーマッタ１９に送る。１ブロックは、この例では、オーディオに関する情報も含めて、２８８トラック分のデータからなる。
【００２１】
つまり、第２のＦＰＧＡ１６は、付加情報付加／分離部１５から送られてきたデータを、一方のメモリ、たとえば、第１メモリ１７に書き込んでいく。そして、第１メモリ１７への１ブロック分のデータの書き込みが終了すると、データを書き込むメモリが他方の第２メモリ１８に切り替えられると同時に、第１メモリ１７から、データの読み出しが開始される。
【００２２】
第１メモリ１７から読み出されたデータは、フォーマッタ１９に送られる。そして、第１メモリ１７からの１ブロック分のデータの読み出しが完了すると、読み出しが停止せしめられる。
【００２３】
この後、第２メモリ１８への１ブロック分のデータの書き込みが終了すると、データを書き込むメモリが第１メモリ１７に切り替えられると同時に、第２メモリ１８から、データの読み出しが開始される。第２メモリ１８から読み出されたデータは、フォーマッタ１９に送られる。そして、第２メモリ１８からの１ブロック分のデータの読み出しが完了すると、読み出しが停止せしめられる。以後、同様な処理が繰り返される。
【００２４】
フォーマッタ１９では、送られてきたデータがビテオテープに記録できるデータ構造のデータに変換される。フォーマッタ１９によって得られたデータは、信号記録再生部２０内の記録アンプおよびビデオヘッドを介して、ビデオテープに記録される。つまり、ビデオテープには、基本的には、１ブロック（２８８トラック分）単位で、映像データが記録される。１ブロック単位のデータの記録が終了する毎に、ビデオテープは停止せしめられる。
【００２５】
なお、第２のＦＰＧＡ１６およびフォーマッタ１９は、マイコン４０によって制御される。
【００２６】
図４は、ビデオテープに記録される１フィールド分のデータに対するフォーマットを示している。
【００２７】
１フィールド分のデータブロックは、ヘッダ部５１、オーディオデータ部５２および映像データ部５３からなる。
【００２８】
ヘッダ部５１には、Ｉ／Ｐ識別情報、記録時刻情報（年、月、日、時、分、秒）等の付加情報、量子化テーブル（Ｑテーブル）、音声付加データ等が含まれている。Ｉ／Ｐ識別情報としては、たとえば、”ＥＸＦＦｈ”が用いられ、ヘッダ部５１の先頭にフレームヘッダとして挿入されている。ここで、”ＥＸＦＦｈ”の”ｈ”は”ＥＸＦＦ”  が１６進数であることを表し、”ＥＸＦＦ”  中の”  Ｘ”  が０であればＩ映像を、”  Ｘ”  が１であればＰ映像を表す。映像データ部５３の最後には、映像データ部の最後であることを示すエンドコード（ＥＯＩ；たとえば、”Ｄ９ＦＦｈ”）が挿入されている。
【００２９】
〔３〕記録時に行われるビデオヘッドの目詰まり検査についての説明
【００３０】
上述したように、記録時においては、ビデオテープに１ブロック分のデータが書き込まれる毎に、ビデオテープが停止せしめられるが、ビデオテープが停止している時間を利用して、ビデオヘッドの目詰まり検査が行われる。ここでは、回転ドラムに１８０度対向して２つのビデオヘッドが設けられている場合について説明する。
【００３１】
図５に示すように、１ブロック分のデータ（図５では、ｂｌｏｃｋ０のデータ）  がビデオテープに記録されると、ダミーデータが６トラック分記録された後、ビデオテープが停止せしめられる。そして、停止状態において、各ビデオヘッドの目詰まり検査が行われる。目詰まり検査が終了すると、ビデオテープのダメージを防止するために、キャプスタンを所定量だけ逆回転させることにより、ビデオテープを少し弛ませて待機させる。この後、次のブロックのデータ（図５では、ｂｌｏｃｋ１のデータ）  の記録タイミングになると、まず、ダミーデータが所定トラック数分記録された後、次のブロックのデータのビデオテープへの記録が開始される。
【００３２】
各ビデオヘッドの目詰まり検査は、次のように行われる。図６に示すように、ビデオテープが停止している状態において、１ヘッドにつき、テストパターンの記録再生（ＲＥＣ  ＆  ＰＬＡＹ）  が３回行われる。なお、各ビデオヘッドのテストパターンの記録タイミングおよび再生タイミングは、図６に示すように、スイッチングパルスに基づいて制御される。
【００３３】
マイコン４０は、各ビデオヘッド毎に３回分の再生時のヘッド出力の和を算出し、所定値以下（たとえば、通常値の１／４以下）である場合には、そのビデオヘッドに目詰まりが発生していると判別する。マイコン４０は、いずれかのビデオヘッドに目詰まりが発生していると判別したときには、記録を中止し、その旨を報知する。
【００３４】
〔４〕映像信号処理回路の再生時の動作についての説明
【００３５】
再生時には、信号記録再生部２０内のビデオヘッドによってビデオテープから１ブロック単位毎にデータが読み取られる。読み取られた映像データは、信号記録再生部２０内の再生アンプおよびフォーマッタ１９を介して、第２のＦＰＧＡ１６に送られる。
【００３６】
第２のＦＰＧＡ１６は、送られてきたデータを、ブロック単位毎に２つのメモリ１７、１８に交互に書き込んでいき、１ブロック分のデータがメモリに書き込まれる毎に、１ブロック分のデータの書き込みが終了したメモリからデータを読み出して付加情報付加／分離部１５に送る。
【００３７】
第２のＦＰＧＡ１６は、フォーマッタ１９から送られてきたデータをメモリ１７、１８に書き込む際には、フィールド単位毎にデータの書き込みアドレスを認識できるようにするために、図７に示すように、各フィールドデータの先頭にあるフレームヘッダの格納先先頭アドレスを示すサブバンクをメモリ内に作成する。
【００３８】
付加情報付加／分離部１５では、送られてきた１フィールド分のデータから、Ｉ／Ｐ識別情報、時刻情報等の付加情報が分離される。分離されたデータは、マイコン４０を介して第１のＦＰＧＡ１３に送られる。
【００３９】
付加情報付加／分離部１５によって所定のデータが分離された後のデータは、画像圧縮伸張回路１４に送られて、１フィールド単位毎に伸張される。画像圧縮伸張回路１４によって得られた映像データは、差分ブロック１２に送られる。
【００４０】
図８は、差分ブロック１２の再生時の動作を示している。
【００４１】
第１のＦＰＧＡ１３は、マイコン４０から送られてくるＩ／Ｐ識別情報に基づいて差分ブロック１２に入力されるフィールドがＩ映像であるかＰ映像であるかを判別する。
【００４２】
そして、差分ブロック１２に入力されるフィールドがＩ映像である場合には、メモリ３１にその映像データを格納するとともに、その映像データを加算減算手段３２をスルーさせてエンコーダ２１に送る。差分ブロック１２に入力されるフィールドがＰ映像である場合には、そのＰ映像データ（差分データ）を加算減算手段３２に送り、メモリ３１に最新に格納されたＩ映像データ（基本映像データ）との和をとる。そして、得られた映像データをエンコーダ２１に送る。
【００４３】
図８の例では、Ｉ画像の映像データ”１”、”７”が、メモリ３１に格納されるとともにエンコーダ２１に送られる。また、Ｐ映像”２−１”、”３−１”、…”６−１”、”８−７”等は、メモリ３１に最新に格納されたＩ映像データと加算されて、元の映像データに戻された後、エンコーダ２１に送られる。
【００４４】
エンコーダ２２では、送られてきた映像データがアナログの映像信号に戻された後、モニタ１０３に送られる。
【００４５】
〔５〕特殊再生についての説明
〔５−１〕逆転再生時の動作の説明
【００４６】
通常再生が行われている途中に、逆転再生指令がマイコン４０に入力された場合の動作について説明する。
【００４７】
以下の説明においてＩ／Ｐグループとは、任意の１つのＩ映像とそのＩ映像との差分が取られたＰ映像とからなるグループをいうものとする。
【００４８】
逆転再生指令がマイコン４０に入力された時点においては、その直前に通常再生されていた１ブロック分（２８８トラック分）のデータが、第１メモリ１７または第２メモリ１８に格納されている。また、差分ブロック１２のメモリ３１には、逆転再生指令がマイコン４０に入力された時点の直前に再生されていたＩ／ＰグループのＩ映像が格納されている。
【００４９】
ここでは、説明の便宜上、第１メモリ１７に格納されている１ブロック分のデータのうち、図９に示すように、サブバンク（図７参照）のインデックス番号１〜１２に対応する１２フィールド分のデータが通常再生された時点で、逆転再生指令がマイコン４０に入力されたとする。図９において、ＩはＩ映像を示し、ＰはＰ映像を示している。また、Ｉ１とＰ１１、Ｐ１２、Ｐ１３とは、同じＩ／Ｐグループを構成し、Ｉ２とＰ２１、Ｐ２２、Ｐ２３とは、同じＩ／Ｐグループを構成し、Ｉ３とＰ３１、Ｐ３２、Ｐ３３とは、同じＩ／Ｐグループを構成しているものとする。
【００５０】
逆転再生時においては、インデックス番号１２、１１、１０、…２、１の順で、データを再生していく必要があるが、各Ｉ／Ｐグループにおいては、まず、Ｉ映像を再生しておかなければ、Ｐ映像を再生することができない。そこで、逆転再生時においては、第２のＦＰＧＡ１６、マイコン４０および第１のＦＰＧＡ１３は、次のような制御を行う。
【００５１】
▲１▼まず、最初に再生すべきＩ／Ｐグループ（Ｉ３、Ｐ３１、Ｐ３２、Ｐ３３）を逆から再生していく。つまり、逆転再生指令が入力されたときには、インデックス番号９に対応するＩ映像（Ｉ３）が差分ブロック１２のメモリ３１に格納されているので、メモリ３１に格納されているデータＩ３に基づいて、Ｐ３３、Ｐ３２、Ｐ３１の順番でＰ映像を再生し、その後、Ｉ映像であるＩ３を再生する。これにより、インデックス番号１２〜９までの映像データが逆方向に再生される。
【００５２】
▲２▼インデックス番号８からインデックス番号が小さくなる順番に、付加情報のみを再生していき、付加情報中に含まれているＩ／Ｐ識別情報に基づいて、次に再生すべきＩ／Ｐグループ（Ｉ２、Ｐ２１、Ｐ２２、Ｐ２３）のＩ映像に対するインデックス番号５を取得する。
【００５３】
▲３▼インデックス番号５に対応するＩ映像（Ｉ２）を再生する。これにより、再生されたＩ映像（Ｉ２）が差分ブロック１２のメモリ３１に格納される。ただし、再生されたＩ映像は差分ブロック１２から出力されないように制御される。
【００５４】
▲４▼インデックス番号５〜８までのＩ／Ｐグループ（Ｉ２、Ｐ２１、Ｐ２２、Ｐ２３）を、上記▲１▼と同様に、逆から再生していく。
【００５５】
▲５▼インデックス番号４からインデックス番号が小さくなる順番に、付加情報のみを再生していき、付加情報中に含まれているＩ／Ｐ識別情報に基づいて、次に再生すべきＩ／Ｐグループ（Ｉ１、Ｐ１１、Ｐ１２、Ｐ１３）のＩ映像に対するインデックス番号１を取得する。
【００５６】
▲６▼インデックス番号１に対応するＩ映像（Ｉ１）を再生する。これにより、再生されたＩ映像（Ｉ１）が差分ブロック１２のメモリ３１に格納される。ただし、再生されたＩ映像は差分ブロック１２から出力されないように制御される。
【００５７】
▲７▼インデックス番号１〜４までのＩ／Ｐグループ（Ｉ１、Ｐ１１、Ｐ１２、Ｐ１３）を、▲１▼と同様に、逆から再生していく。
【００５８】
以上のようにして、逆転再生指令がマイコン４０に入力された時点において通常再生されていた１ブロック分のデータのうち、逆転再生指令がマイコン４０に入力された時点で通常再生されていたデータまでのデータが逆方向に再生される。
【００５９】
なお、逆転再生時においては、通常再生時とは逆に、記録時刻が新しいブロックから古いブロックの順に、ビデオテープからブロック単位毎にデータが読み取られていく。上記のようにして逆転再生が行われたブロックの１つ前のブロックのデータがメモリ１７、１８のうち、上記逆転再生されたデータが格納されていたメモリとは異なる方のメモリに格納されると、上記▲２▼以降の処理と同様な処理により、当該ブロックのデータが逆転再生される。
【００６０】
〔５−２〕早送り再生時の動作の説明
【００６１】
早送り再生時においては、通常再生時と同様に、ビデオテープから読み取られたデータが、メモリ１７、１８にブロック単位で交互に格納されていく。しかしながら、早送り再生時においては、メモリ１７、１８に格納されたデータのうち、Ｉ映像に対するデータのみが読み出されて再生される。
【００６２】
〔５−３〕早戻し再生時の動作の説明
【００６３】
早戻し再生時においては、逆転再生時と同様に、ビデオテープから読み取られたデータが、メモリ１７、１８にブロック単位で交互に格納されていく。しかしながら、早戻し再生時においては、メモリ１７、１８に格納されたデータのうち、Ｉ映像に対するデータのみが逆方向に読み出されて再生される。
【００６４】
〔６〕記録時刻指定による検索処理の説明
【００６５】
次に、記録時刻を指定することによって、指定された記録時刻（以下、指定記録時刻という）に記録された映像を再生するといった検索処理について説明する。
【００６６】
データ記録時において、各記録ブロック毎に、記録ブロックの先頭の記録時刻（年、月、日、分、秒）を、ビデオテープのコントロールトラックにＶＡＳＳデータとして書き込んでおく。
【００６７】
図１０は、検索時の動作手順を示している。
まず、コントロールトラックに書き込まれているＶＡＳＳデータに基づいて指定記録時刻に対応する記録ブロックを特定し、その記録ブロックのデータをメモリ１７に取り込む（ステップ１）。
【００６８】
つまり、マイコン４０は、ビデオテープを早送りさせながらコントロールトラックからＶＡＳＳデータを取込んでいく。そして、指定記録時刻を過ぎるＶＡＳＳデータを検出すると、１ブロックだけ巻き戻した後、再生動作を行うことによって、指定記録時刻を過ぎるＶＡＳＳデータに対応するブロックより１つ前の記録ブロックのデータをメモリ１７に取り込む。
【００６９】
第２のＦＰＧＡ１６は、特定した記録ブロックのデータをメモリ１７に取り込む際に、各フィールドデータの先頭にあるフレームヘッダの格納先先頭アドレスを示すサブバンク（図７参照）をメモリ１７内に作成する。そして、インデックス（ｉｎｄｅｘ）の総数をマイコン４０に知らせる（ステップ２）。マイコン４０および第２のＦＰＧＡ１６は、２分検索を開始する。
【００７０】
つまり、マイコン４０は、まず、第２のＦＰＧＡ１６に対して、検索範囲の中央のインデックス番号を指示して、付加情報を要求することにより、検索範囲の中央のインデックス番号に対応する付加情報を取得する（ステップ３）。２分検索開始直後においては、検索範囲は、上記ステップ１で特定された記録ブロック内の全フィールド（全インデックス）となる。
【００７１】
そして、取得した付加情報に含まれている当該フィールドに対する記録時刻情報と、指定記録時刻とが一致しているか否かを判別する（ステップ４）。一致していない場合には、目的とするフィールドが付加情報を取得したフィールドより前側にあるか後ろ側にあるかを判別し、この判別結果によって、検索範囲を１／２に絞った後（ステップ５）、ステップ３に戻り、ステップ３以降の処理を行う。
【００７２】
ステップ３〜ステップ５の２分検索を繰り返し行うことによって、指定記録時刻と同じ時刻が付加情報に含まれているフィールドを探索する。指定記録時刻と同じ時刻が付加情報に含まれているフィールド（以下、該当フィールドという）が探索できた場合には（ステップ４でＹＥＳ）、マイコン４０は、該当フィールドの付加情報に含まれているＩ／Ｐ識別情報にもとづいて、該当フィールドの映像がＩ映像であるかＰ映像であるかを判別する（ステップ６）。
【００７３】
該当フィールドの映像がＩ映像である場合には、マイコン４０は、該当フィールドのデータを出力するように第２のＦＰＧＡ１６に指示する（ステップ７）。これにより、該当フィールドデータが再生出力される。
【００７４】
上記ステップ６において、該当フィールドの映像がＰ映像であると判別した場合には、マイコン４０は、該当フィールドに対応するインデックス番号に基づいて、該当フィールドがブロックの前半にあるか、後半にあるかを判別する（ステップ８）。
【００７５】
該当フィールドがブロックの前半にある場合には、マイコン４０は、インデックス番号が大きくなる方向で付加情報を順次取得し、Ｉ／Ｐ識別情報に基づいて、該当フィールドより時間的に後に記録されたフィールドのうちで該当フィールドに最も近いＩ映像のフィールドを探索する（ステップ９）。インデックス番号が大きくなる方向にＩ映像を探索しているのは、ブロック内において該当フィールドより前にＩ映像が存在しない可能性があるからである。
【００７６】
ステップ９でＩ映像が見つけられると、見つけられたＩ映像のデータを出力するように第２のＦＰＧＡ１６に指示する（ステップ１０）。これにより、該当フィールドより時間的に後に記録されたフィールドのうちで該当フィールドに最も近いＩ映像が再生出力される。
【００７７】
該当フィールドがブロックの後半にある場合には、マイコン４０は、インデックス番号が小さくなる方向で付加情報を順次取得し、Ｉ／Ｐ識別情報に基づいて、該当フィールドより時間的に前に記録されたフィールドのうちで該当フィールドに最も近いＩ映像のフィールドを探索する（ステップ１１）。そして、Ｉ映像が見つけられると、見つけられたＩ映像のデータを出力するように第２のＦＰＧＡ１６に指示する（ステップ１２）。これにより、該当フィールドより時間的に前に記録されたフィールドのうちで該当フィールドに最も近いＩ映像が再生出力される。
【００７８】
〔７〕停電時のバックアップ機能についての説明
【００７９】
上述したように、記録動作時においては、１ブロック単位毎にデータがビデオテープに記録される。
【００８０】
図１１に示すように、ｂｌｏｃｋ０のデータが記録されている途中の時点ｔ１で停電が発生すると、メモリ１７、１８に停電直前まで蓄積されていたデータが失われてしまう。
【００８１】
時点ｔ１の直前においてメモリ１７からｂｌｏｃｋ０のデータが読み出されているとすると、時点ｔ１の直前においては、メモリ１８にｂｌｏｃｋ１のデータの一部が蓄積されている。このデジタルＶＴＲは、このような場合には、ｂｌｏｃｋ０を構成するすべてのデータおよびｂｌｏｃｋ１を構成するすべてのデータがビデオテープに記録されるまで、蓄電池によって記録動作を継続させるバックアップ機能を備えている。
【００８２】
図１２は、停電時のバックアップ機能を実現するための駆動回路を示している。
【００８３】
デジタルＶＴＲ１０２内のマイコン４０およびその他の各部の電源電力（ＤＣ出力）は、常時は、商用電源７１に接続された主電源回路７２によって生成される。電源オフ時においても、マイコン４０には、電池７８によって電源が供給されるようになっている。停電検出回路７５は、主電源回路７２からの出力を監視し、停電が発生したときに、停電検出信号をマイコン４０に出力する。
【００８４】
蓄電池７４は、停電発生時にメモリ１７、１８に蓄積されていたデータおよびそれらのデータが属する２つのブロックを構成する全てのデータをビデオテープに記録させるための電源電力を供給するためのバックアップ電源である。蓄電池７４は、デジタルＶＴＲの電源がオンされている場合には、主電源回路７２に接続された充電回路７３によって充電される。
【００８５】
蓄電池７４は、リレー７６を介して副電源回路７７に接続されている。リレー７６は、常時は非作動状態（オフ状態）にあり、停電が発生したときにマイコン４０によって作動状態（オン状態）にされる。
【００８６】
図１３に示すように、記録動作が行われている途中において、時点ｔ１で停電が発生すると、停電検出信号がＬレベルとなるので、マイコン４０から出力されるリレー制御信号がＨレベルとなり、リレー７６が作動せしめられる。これにより、蓄電池７４から副電源回路７７にリレー７６を介して電力が供給され、副電源回路７７によってデジタルＶＴＲ１０２内のマイコン４０およびその他の各部に電源電力（ＤＣ出力）が供給される。この結果、記録動作が継続せしめられる。
【００８７】
そして、停電発生時にメモリ１７、１８に蓄積されているデータおよびそれらのデータが属する２つのブロックを構成する全てのデータのビデオテープへの記録が完了すると（時点ｔ２）、マイコン４０によってリレー制御信号がＬレベルとされ、リレー７６がオフ状態となる。
【００８８】
図１１の例でいえば、時点ｔ１で停電が発生すると、マイコン４０によってリレー制御信号がＨレベルとされ、リレー７６が作動せしめられる。これにより、蓄電池７４から副電源回路７７にリレー７６を介して電力が供給され、副電源回路７７によってデジタルＶＴＲ１０２内のマイコン４０およびその他の各部に電源が供給される。
【００８９】
この結果、メモリ１７に格納されているｂｌｏｃｋ０のデータのビデオテープへの記録処理が継続せしめられるとともに、メモリ１８へのｂｌｏｃｋ１のデータの書き込み処理が継続せしめられる。メモリ１８へのｂｌｏｃｋ１のデータの書き込みが終了すると、メモリ１８に格納されたｂｌｏｃｋ１のデータのビデオテープへの記録処理が開始せしめられる。そして、ｂｌｏｃｋ１のデータのビデオテープへの記録処理が終了すると、マイコン４０によってリレー制御信号がＬレベルとされ、リレー７６がオフ状態となる。
【００９０】
【発明の効果】
この発明によれば、記録動作中において停電が発生した場合において、停電発生の直前に両メモリに蓄積されていたデータおよびそれらのデータが属している２つのブロックを構成する全てのデータがビデオテープに記録されるまで、記録動作を継続させることができるようになる。
【図面の簡単な説明】
【図１】監視システムの構成を示すブロック図である。
【図２】デジタルＶＴＲの概略構成を示すブロック図である。
【図３】差分ブロックの記録時の動作を示すタイムチャートである。
【図４】ビデオテープに記録される１フィールド分のデータに対するフォーマットを示す模式図である。
【図５】ヘッドの目詰まり検査を行うタイミングを示す模式図である。
【図６】ビデオテープ停止時において行われるヘッドの目詰まり検査を説明するためのタイミングチャートである。
【図７】サブバンクの内容を示す模式図である。
【図８】差分ブロックの再生時の動作を示すタイムチャートである。
【図９】逆転再生指令が入力された時点の直前に、通常再生されていたブロック内のデータうち、通常再生済のデータおよびそのインデックス番号を示す模式図である。
【図１０】記録時刻指定による検索処理手順を示すフローチャートである。
【図１１】停電時のバックアップ機能を説明するための模式図である。
【図１２】停電時のバックアップ機能を実現するための電源回路の構成を示す回路図である。
【図１３】図１２の電源回路の停電発生時の動作を示すタイムチャートである。
【符号の説明】
１２  差分ブロック
１３  第１のＦＰＧＡ
１４  画像圧縮伸張回路
１５  付加情報付加／分離部
１６  第２のＦＰＧＡ
１７、１８  メモリ
１９  フォーマッタ
２０  信号記録再生部
４０  マイコン
３１  メモリ
３２  加算減算手段
７２  主電源回路
７３  充電回路
７４  蓄電池
７６  リレー
７７  副電源回路
【図１】
0003579291.tif 000002
【図２】
0003579291.tif 000003
【図３】
0003579291.tif 000004
【図４】
0003579291.tif 000005
【図５】
0003579291.tif 000006
【図６】
0003579291.tif 000007
【図７】
0003579291.tif 000008
【図８】
0003579291.tif 000009
【図９】
0003579291.tif 000010
【図１０】
0003579291.tif 000011
【図１１】
0003579291.tif 000012
【図１２】
0003579291.tif 000013
【図１３】
0003579291.tif 000014