(57)【特許請求の範囲】
【請求項１】
間隙をおいて対向配置された第１及び第２の基板と、
前記第１の基板の対向面上に格子状に形成された駆動配線であって、列方向に延在する複数の信号線と行方向に延在する複数の制御線から構成された前記駆動配線と、
前記第１の基板の対向面上の、前記駆動配線と重ならない領域に、前記信号線と前記制御線とが交差する点の各々に対応して形成された画素電極であって、該画素電極のうち相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線の各々との最短距離が、列方向に関して単調に変化する前記画素電極と、
前記画素電極ごとに形成され、対応する画素電極とそれを挟む２本の信号線のうち一方の信号線とを接続し、前記複数の制御線のうち１本の制御線により制御されるスイッチング素子と、
前記第２の基板の対向面上に形成された共通電極と、
前記第１及び第２の基板間に挟持された液晶層と
を有する液晶表示パネル。
【請求項２】
さらに、
１フレーム走査期間に、前記制御線を列方向の一方の端から他方の端に向かって走査する走査信号を前記制御線に印加し、対応する前記スイッチング素子を順番に導通状態にする走査信号印加手段と、
前記走査信号印加手段によって印加される走査信号に同期して前記信号線に画像信号を印加する画像信号印加手段であって、１フレームごとに各信号線に印加する電圧の正負が逆転し、かつ、相互に隣接する信号線に印加される電圧が逆相になるように画像信号を印加する前記画像信号印加手段と
を有し、
前記画素電極のうち、相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線のうち前記スイッチング素子を介して接続されている信号線との最短距離が、列方向に関し、前記一方の端から他方の端に向かって単調に増加し、２本の信号線のうちもう一方の信号線との最短距離が、列方向に関し、前記一方の端から他方の端に向かって単調に減少している請求項１に記載の液晶表示パネル。
【請求項３】
さらに、
１フレーム走査期間に、前記制御線を列方向の一方の端から他方の端に向かって走査する走査信号を前記制御線に印加し、対応する前記スイッチング素子を順番に導通状態にする走査信号印加手段と、
前記走査信号印加手段によって印加される走査信号に同期して前記信号線に画像信号を印加する画像信号印加手段であって、１フレームごとに各信号線に印加する電圧の正負が逆転し、かつ、すべての信号線に印加される電圧が同相になるように画像信号を印加する前記画像信号印加手段と
を有し、
前記画素電極のうち、相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線の各々との間の最短距離が、列方向に関し、共に前記一方の端から他方の端に向かって単調に増加している請求項１に記載の液晶表示パネル。
【請求項４】
前記画素電極の各々の縁部近傍のうち、当該画素電極を取り囲む駆動配線の４つの交点のうち、少なくとも１つの交点に連続する２本の駆動配線近傍において、前記第１の基板側の液晶分子に、駆動配線とは反対側の端部から立ち上がる向きにプレチルトが付与されており、前記画素電極が、前記信号線及び前記制御線にそれぞれ平行な２対の辺を有する平行四辺形領域のうち、少なくとも前記１つの交点に対応する頂点近傍を切り欠いた形状を有する請求項１〜３のいずれかに記載の液晶表示パネル。
【請求項５】
間隙をおいて対向配置された第１及び第２の基板と、
前記第１の基板の対向面上に格子状に形成された駆動配線であって、列方向に延在する複数の信号線と行方向に延在する複数の制御線から構成された前記駆動配線と、
前記第１の基板の対向面上の、前記駆動配線と重ならない領域に、前記信号線と前記制御線とが交差する点の各々に対応して形成され、画素を画定する画素電極と、
前記第１及び第２の基板の少なくとも一方の表面上に形成され、前記画素の各々において、赤色光、緑色光及び青色光のいずれか一色の光を透過させるカラーフィルタと、
前記画素電極ごとに形成され、対応する画素電極とそれを挟む２本の信号線のうち一方の信号線とを接続し、前記複数の制御線のうち１本の制御線により制御されるスイッチング素子と、
前記第２の基板の対向面上に形成された共通電極と、
前記第１及び第２の基板間に挟持された液晶層と、
前記第１及び第２の基板の一方の対向面上に形成され、各画素における前記液晶層の厚さが、赤色画素、緑色画素、青色画素の順番に薄くなるように液晶層の厚さを調節する液晶層厚調整手段と
を有し、
前記画素電極のうちある一行に配置された画素電極において、前記画素電極とそれを挟む２本の信号線の各々との最短距離が、赤色光を透過させる赤色画素、緑色光を透過させる緑色画素及び青色光を透過させる青色画素の順番に短くなるように、前記画素電極と前記信号線とが配置されている液晶表示パネル。
【請求項６】
前記画素電極のうちある一行に配置された画素電極において、前記画素電極とそれを挟む２本の制御線の各々との最短距離が、赤色画素、緑色画素、青色画素の順番に短くなるように、前記画素電極と前記制御線とが配置されている請求項５に記載の液晶表示パネル。
【請求項７】
前記画素電極のうち相互に隣接する２本の信号線の間に一列に配置された画素電極のうち同一色の画素の画素電極において、各画素電極とそれを挟む２本の信号線の各々との最短距離が、列方向に関して単調に変化する請求項５または６に記載の液晶表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルに関し、特に、画素対応に配置されたスイッチング素子を用いて画素電極の電圧を制御するアクティブマトリクス型液晶表示パネルに関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示パネルにおいては、スイッチング素子を駆動するための駆動配線と画素電極との間に、基板面に平行な成分を有する横電界が発生する。横電界の影響を受ける液晶分子は、その長軸を横電界の向きと平行にするように立ち上がる。この立ち上がりの向きが当該領域のプレチルトの向きと一致する場合は問題ないが、一致しない場合には、駆動配線近傍の液晶分子がプレチルトの向きと逆向きに立ち上がる逆チルト現象が生じやすくなる。
【０００３】
従来、逆チルトの発生を防止するために、プレチルト角を大きくする方法及び駆動配線と画素電極との距離を大きくして横電界を弱める方法等が利用されている。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、駆動配線近傍の横電界の影響による逆チルトの発生を抑制することができる新たな構成の液晶表示パネルを提供することである。
【０００５】
【課題を解決するための手段】
本発明の一観点によると、間隙をおいて対向配置された第１及び第２の基板と、前記第１の基板の対向面上に格子状に形成された駆動配線であって、列方向に延在する複数の信号線と行方向に延在する複数の制御線から構成された前記駆動配線と、前記第１の基板の対向面上の、前記駆動配線と重ならない領域に、前記信号線と前記制御線とが交差する点の各々に対応して形成された画素電極であって、該画素電極のうち相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線の各々との最短距離が、列方向に関して単調に変化する前記画素電極と、前記画素電極ごとに形成され、対応する画素電極とそれを挟む２本の信号線のうち一方の信号線とを接続し、前記複数の制御線のうち１本の制御線により制御されるスイッチング素子と、前記第２の基板の対向面上に形成された共通電極と、前記第１及び第２の基板間に挟持された液晶層とを有する液晶表示パネルが提供される。
【０００６】
画素電極とそれに隣接する信号線との距離を長くすると、その画素電極と信号線との間に発生する横電界を弱めることができる。画素電極と信号線との間の平均電位差の大きい領域において、この間の距離を大きくすると、効果的に横電界を弱めることができる。
【０００７】
本発明の他の観点によると、さらに、１フレーム走査期間に、前記制御線を列方向の一方の端から他方の端に向かって走査する走査信号を前記制御線に印加し、対応する前記スイッチング素子を順番に導通状態にする走査信号印加手段と、前記走査信号印加手段によって印加される走査信号に同期して前記信号線に画像信号を印加する画像信号印加手段であって、１フレームごとに各信号線に印加する電圧の正負が逆転し、かつ、相互に隣接する信号線に印加される電圧が逆相になるように画像信号を印加する前記画像信号印加手段とを有し、前記画素電極のうち、相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線のうち前記スイッチング素子を介して接続されている信号線との最短距離が、列方向に関し、前記一方の端から他方の端に向かって単調に増加し、２本の信号線のうちもう一方の信号線との最短距離が、列方向に関し、前記一方の端から他方の端に向かって単調に減少している液晶表示パネルが提供される。
【０００８】
１フレームごとに各信号線に印加する電圧の正負を逆転し、かつ、相互に隣接する信号線に印加される電圧が逆相になるように液晶表示パネルを駆動する。この方法で駆動すると、走査を終了した画素においては、画素電極とそれに対応する信号線との電圧が同符号になり、画素電極に隣接するもう一方の信号線との電圧が異符号になる。走査を終了していない画素においては、これと逆の関係になる。
【０００９】
走査開始側の画素においては、走査終了側の画素に比べて、画素電極とそれに対応する信号線との間の平均電位差が比較的小さく、もう一方の信号線との間の平均電位差が比較的大きくなる。平均電位差の大きくなる領域において、画素電極と信号線との距離を大きくしているため、横電界を弱めることができる。
【００１０】
本発明の他の観点によると、さらに、１フレーム走査期間に、前記制御線を列方向の一方の端から他方の端に向かって走査する走査信号を前記制御線に印加し、対応する前記スイッチング素子を順番に導通状態にする走査信号印加手段と、前記走査信号印加手段によって印加される走査信号に同期して前記信号線に画像信号を印加する画像信号印加手段であって、１フレームごとに各信号線に印加する電圧の正負が逆転し、かつ、すべての信号線に印加される電圧が同相になるように画像信号を印加する前記画像信号印加手段とを有し、前記画素電極のうち、相互に隣接する２本の信号線の間に一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線の各々との間の最短距離が、列方向に関し、共に前記一方の端から他方の端に向かって単調に増加している液晶表示パネルが提供される。
【００１１】
１フレームごとに各信号線に印加する電圧の正負を逆転し、かつ、すべての信号線に印加される電圧が同相になるように液晶表示パネルを駆動する。この方法で駆動すると、走査を終了した画素においては、画素電極とその両側の信号線との電圧が同符号になり、走査を終了していない画素においては、異符号になる。
【００１２】
走査終了側の画素においては、走査開始側の画素に比べて、画素電極とその両側の信号線との間の平均電位差が比較的大きくなる。平均電位差の大きくなる領域において、画素電極と信号線との距離を大きくしているため、横電界を弱めることができる。
【００１３】
本発明の他の観点によると、前記画素電極の各々の縁部近傍のうち、当該画素電極を取り囲む駆動配線の４つの交点のうち、少なくとも１つの交点に連続する２本の駆動配線近傍において、前記第１の基板側の液晶分子に、駆動配線とは反対側の端部から立ち上がる向きにプレチルトが付与されており、前記画素電極が、前記信号線及び前記制御線にそれぞれ平行な２対の辺を有する平行四辺形領域のうち、少なくとも前記１つの交点に対応する頂点近傍を切り欠いた形状を有する液晶表示パネルが提供される。
【００１４】
駆動配線近傍の液晶分子が横電界の影響を受けると、駆動配線側の端部から立ち上がる。この向きと逆向きにプレチルトを付与している領域で、逆チルトが発生しやすい。画素電極の各頂点のうち逆チルトの発生しやすい部分を切り欠いているため、この部分において画素電極と駆動配線との距離が長くなり、横電界を弱めることができる。
【００１５】
本発明の他の観点によると、間隙をおいて対向配置された第１及び第２の基板と、前記第１の基板の対向面上に格子状に形成された駆動配線であって、列方向に延在する複数の信号線と行方向に延在する複数の制御線から構成された前記駆動配線と、前記第１の基板の対向面上の、前記駆動配線と重ならない領域に、前記信号線と前記制御線とが交差する点の各々に対応して形成され、画素を画定する画素電極と、前記第１及び第２の基板の少なくとも一方の表面上に形成され、前記画素の各々において、赤色光、緑色光及び青色光のいずれか一色の光を透過させるカラーフィルタと、前記画素電極ごとに形成され、対応する画素電極とそれを挟む２本の信号線のうち一方の信号線とを接続し、前記複数の制御線のうち１本の制御線により制御されるスイッチング素子と、前記第２の基板の対向面上に形成された共通電極と、前記第１及び第２の基板間に挟持された液晶層と、前記第１及び第２の基板の一方の対向面上に形成され、各画素における前記液晶層の厚さが、赤色画素、緑色画素、青色画素の順番に薄くなるように液晶層の厚さを調節する液晶層厚調整手段とを有し、前記画素電極のうちある一行に配置された画素電極において、前記画素電極とそれを挟む２本の信号線の各々との最短距離が、赤色光を透過させる赤色画素、緑色光を透過させる緑色画素及び青色光を透過させる青色画素の順番に短くなるように、前記画素電極と前記信号線とが配置されている液晶表示パネルが提供される。
【００１６】
赤、緑、青色の画素の各波長に対して好適なリターデーション値を与えるために、各画素における液晶層の厚さを異ならせている。液晶層が厚いと、画素電極と共通電極間の距離が長くなるため、横電界が発生しやすくなる。画素電極と信号線との距離を、横電界が発生しやすい画素ほど長くしているため、横電界を弱めることができる。
【００１７】
本発明の他の観点によると、前記画素電極のうち相互に隣接する２本の信号線の間に一列に配置された画素電極のうち同一色の画素の画素電極において、各画素電極とそれを挟む２本の信号線の各々との最短距離が、列方向に関して単調に変化する液晶表示パネルが提供される。
【００１８】
画素電極と信号線との間の平均電位差の大きい領域において、この間の距離を大きくすると、効果的に横電界を弱めることができる。
【００１９】
【発明の実施の形態】
図１及び図２を参照して、本発明の第１の実施例による液晶表示パネルについて説明する。
【００２０】
図１（Ａ）は、第１の実施例による液晶表示パネルの薄膜トランジスタ（ＴＦＴ）側基板の概略を示す平面図である。図の列方向に延在するドレイン線（信号線）ＤＬ１  、ＤＬ２  、…、及び図の行方向に延在するゲート線（制御線）ＧＬ１  、ＧＬ２  、…、ＧＬ７  、ＧＬ８  、…が形成されている。なお、ゲート線ＧＬとドレイン線ＤＬとは、その交点において相互に絶縁されている。
【００２１】
ゲート線ＧＬとドレイン線ＤＬとの交点の各々に対応して、ゲート線及びドレイン線と重ならない領域に画素電極ＣＥが形成されている。各画素電極ＣＥは、各画素電極に対応して設けられた薄膜トランジスタＴＲを介して、図中その左側に隣接するドレイン線ＤＬに接続されている。各薄膜トランジスタＴＲのゲート電極は、図中その上側に隣接するゲート線ＧＬに接続されている。
【００２２】
画素電極ＣＥは、ゲート線ＧＬ及びドレイン線ＤＬにそれぞれ平行な２対の辺を有する平行四辺形領域のうち、薄膜トランジスタＴＲの形成された領域に対応する頂点部分が矩形状に欠けた形状を有する。画素電極ＣＥとその左側に隣接するドレイン線ＤＬとの最短距離をＷＬとすると、ｉ番目のゲート線ＧＬｉ  に対応する画素電極ＣＥにおける最短距離ＷＬｉ  が、ｉ−１番目のゲート線ＧＬｉ−１  に対応する画素電極ＣＥにおける最短距離ＷＬｉ−１  よりも長いかまたは等しい。
【００２３】
また、画素電極ＣＥとその右側に隣接するドレイン線ＤＬとの最短距離をＷＲとすると、ｉ番目のゲート線ＧＬｉ  に対応する画素電極ＣＥにおける最短距離ＷＲｉ  が、ｉ−１番目のゲート線ＧＬｉ−１  に対応する画素電極ＣＥにおける最短距離ＷＲｉ−１  よりも短いかまたは等しい。すなわち、最短距離ＷＬは、列方向に関して図の上方から下方に向かって単調に増加し、最短距離ＷＲは、単調に減少する。
【００２４】
例えば、列方向の最上方の画素における最短距離ＷＬ、ＷＲをそれぞれ約１μｍ、約２０μｍ、最下方の画素における最短距離ＷＬ、ＷＲをそれぞれ約２０μｍ、約１μｍとする。
【００２５】
図１（Ｂ）は、図１（Ａ）の一点鎖線Ｂ１−Ｂ１に対応する液晶表示パネルの断面図を示す。
透明基板１の表面上にＣｒ、Ａｌ等からなるゲート電極ＴＧが形成され、ゲート電極ＴＧを覆ってＳｉＮ、アルミナ等からなるゲート絶縁層１２が形成されている。ゲート絶縁層１２の表面上のゲート電極ＴＧの上方領域にアモルファスシリコンからなるチャネル層ＣＨが形成され、その両側にＣｒ、Ａｌ等からなるドレイン領域ＴＤとソース領域ＴＳが形成されている。ゲート絶縁層１２の表面上に、ソース領域ＴＳに連続して画素電極ＣＥが形成されている。
【００２６】
薄膜トランジスタＴＲは、ＳｉＮ等からなるＴＦＴ保護層１３によって覆われ保護されている。ＴＦＴ保護層１３及び画素電極ＣＥを覆うように配向膜２が形成されている。
【００２７】
共通電極側の透明基板２１が、ＴＦＴ側の基板に対向して配置されている。透明基板２１の対向面上の薄膜トランジスタＴＲ、ドレイン線ＤＬ及びゲート線ＧＬに対応する領域にＣｒ等からなるブラックマトリクス２２が形成され、画素電極ＣＥに対応する領域にカラーフィルタ２３が形成されている。カラーフィルタ２３及びブラックマトリクス２２を覆うように全面に共通電極２４が形成され、その表面上に配向膜２５が形成されている。
【００２８】
配向膜２及び２５には、基板面内配向方向が相互に９０°異なるように配向処理が施されている。また、配向膜２及び２５は、液晶層３０内の液晶分子にプレチルトを付与する。
【００２９】
ＴＦＴ基板と共通電極基板との間に、液晶層３０が挟持されている。
透明基板１及び２１の外側の面上に、それぞれ偏光板２７及び２８が配置されている。偏光板２７と２８を偏光軸方向が相互に直交するように配置すると、電圧無印加時に白状態を示すノーマリホワイトモードになり、相互に平行になるように配置すると、電圧無印加時に黒状態を示すノーマリブラックモードになる。
【００３０】
次に、図２を参照して、図１に示す液晶表示パネルの駆動方法を説明する。
図２（Ａ）は、奇数フレームの走査時の印加電圧の様子を＋−の符号で示す。走査中でない画素に対応するゲート線ＧＬには負電圧が印加され、対応する薄膜トランジスタＴＲが非導通状態になっている。走査すべき画素に対応するゲート線ＧＬに正電圧を印加する。１フレームの走査期間中に、図の上方から下方に向かって各画素を走査する。図２（Ａ）は、上から３行目の画素を走査している時の状態を示している。
【００３１】
ドレイン線ＤＬには、走査中の画素に対応する画像信号が与えられる。このとき、奇数番目のドレイン線ＤＬには画像信号に対応した正電圧が与えられ、偶数番目のドレイン線ＤＬには画像信号に対応した負電圧が与えられる。当該フレームにおいて既に走査を終了した画素、すなわち走査中の画素よりも上側の画素においては、奇数番目の列の画素電極ＣＥに画像信号に対応した正電荷が、偶数番目の列の画素電極ＣＥに画像信号に対応した負電荷が蓄積される。
【００３２】
図２（Ｂ）は、偶数フレームの走査時の印加電圧の様子を＋−の符号で示す。ゲート線ＧＬには、奇数フレームの走査時と同様に、走査中の画素に対応するゲート線ＧＬにのみ正電圧が印加される。奇数番目のドレイン線ＤＬには画像信号に対応した負電圧が与えられ、偶数番目のドレイン線ＤＬには画像信号に対応した正電圧が与えられる。このように、ドレイン線ＤＬに印加される電圧の正負が、奇数番目のフレームの走査時と逆転する。従って、当該フレーム走査期間中に既に走査を終了した画素においては、奇数番目の列の画素電極ＣＥに画像信号に対応した負電荷が、偶数番目の列の画素電極ＣＥに画像信号に対応した正電荷が蓄積される。
【００３３】
未だ走査を行っていない画素、すなわち走査中の画素よりも下側の画素の画素電極ＣＥには、前のフレームの走査時に蓄積された電荷が残っている。従って、奇数フレーム走査時に、走査が終わっていない画素においては、図２（Ａ）に示すように、奇数番目の列の画素電極ＣＥに負電荷が、偶数番目の列の画素電極ＣＥに正電荷が蓄積されている。また、偶数フレーム走査時に、走査が終わっていない画素においては、図２（Ｂ）に示すように、奇数番目の列の画素電極ＣＥに正電荷が、偶数番目の列の画素電極ＣＥに負電荷が蓄積されている。
【００３４】
図２（Ａ）及び（Ｂ）に示すように、既に走査が終了した画素においては、各画素電極ＣＥとその左側のドレイン線ＤＬとの電圧が同符号になり、各画素電極ＣＥとその右側のドレイン線ＤＬとの電圧が異符号になる。このため、各画素電極ＣＥとその右側のドレイン線ＤＬとの間の電位差が大きくなる。
【００３５】
逆に、走査が終了していない画素においては、各画素電極ＣＥとその左側のドレイン線ＤＬとの間の電位差が大きくなる。すなわち、図２（Ａ）の走査開始側の画素（図の上側の画素）は走査終了側の画素（図の下側の画素）に比べて、画素電極ＣＥとその右側のドレイン線との間の電位差の大きい期間が比較的長く、左側のドレイン線との間の電位差の大きい期間が比較的短い。
【００３６】
図１（Ａ）に示すように、走査開始側の画素においては、走査終了側の画素に比べて、画素電極ＣＥとその左側のドレイン線ＤＬとの最短距離ＷＬが比較的短く、右側のドレイン線ＤＬとの最短距離ＷＲが比較的長い。このように、画素電極とドレイン線との間隔を、その間に発生する電位差に応じて変化させることにより、１フレーム期間中の横電界の平均の強さを弱めることができる。
【００３７】
図３は、第１の実施例の変形例によるＴＦＴ側基板の概略平面図を示す。図１（Ａ）では、ドレイン線ＤＬを直線状とし、一列に配置された各画素電極ＣＥの行方向の位置を少しずつずらせて、画素電極ＣＥとドレイン線ＤＬとの最短距離を変化させる場合を示した。図３に示す変形例においては、一列に配置された各画素電極の行方向の位置を揃え、ドレイン線ＤＬを階段状パターンとしている。
【００３８】
このように、ドレイン線ＤＬを画素のピッチと同じピッチで段差が形成された階段状パターンとすることにより、一列に配置された各画素電極ＣＥとドレイン線ＤＬとの最短距離を列方向に関して単調に変化させることができる。
【００３９】
次に、図４及び図５を参照して、本発明の第２の実施例による液晶表示パネルについて説明する。
図４は、第２の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図を示す。基板上にドレイン線ＤＬ、ゲート線ＧＬ、画素電極ＣＥ、及び薄膜トランジスタＴＲが形成されている。それらの基本構成は、図１（Ａ）に示すＴＦＴ側基板の場合と同様である。以下、図１（Ａ）の構成と異なる点について説明する。
【００４０】
図１（Ａ）の場合は、画素電極ＣＥとその左側のドレイン線ＤＬとの最短距離ＷＬが、図の上方から下方に向かって単調に増加し、画素電極ＣＥとその右側のドレイン線ＤＬとの最短距離ＷＲが、図の上方から下方に向かって単調に減少する。これに対し、図４に示すＴＦＴ側基板においては、最短距離ＷＬ、ＷＲ共に、図の上方から下方に向かって単調に増加する。
【００４１】
次に、図５を参照して第２の実施例による液晶表示パネルの駆動方法を説明する。
図５（Ａ）及び（Ｂ）は、それぞれ奇数フレーム及び偶数フレームの走査時の印加電圧の様子を＋−の符号で示す。奇数フレーム走査時は、すべてのドレイン線ＤＬに正電圧が印加され、偶数フレーム走査時は、すべてのドレイン線ＤＬに負電圧が印加される。ゲート線ＧＬに印加する走査信号は、図２の場合と同様である。
【００４２】
図５（Ａ）に示すように、当該フレームにおいて既に走査を終了した画素の画素電極ＣＥには、正電荷が蓄積され、走査が終了していない画素の画素電極ＣＥには、負電荷が蓄積されている。従って、走査中の画素よりも上側の画素においては、画素電極ＣＥとその両側のドレイン線ＤＬとの間の電位差が比較的小さく、走査中の画素よりも下側の画素におけるそれは比較的大きい。
【００４３】
図５（Ｂ）に示すように、偶数フレーム走査時には、ドレイン線ＤＬに印加される電圧及び各画素電極ＣＥに蓄積されている電荷の符号が奇数フレーム走査時の符号と反転している。従って、画素電極ＣＥとドレイン線ＤＬとの間の電位差の大小関係は、奇数フレーム走査時と同様である。
【００４４】
従って、図の下側の画素における画素電極ＣＥとドレイン線ＤＬとの間の電位差の大きい期間が、上側の画素におけるそれよりも長い。図４に示すように、画素電極ＣＥとドレイン線ＤＬとの最短距離が、その間の電位差の大きい期間が長い画素ほど長くなるように構成されている。このため、１フレーム期間中の横電界の平均の大きさを小さくすることができる。
【００４５】
図４に示す液晶表示パネルでは、列方向に関して各画素の開口率が変化するが、バックライトの輝度を列方向の関して傾斜させることにより、透過光量をバランスさせることができるであろう。
【００４６】
上記第１及び第２の実施例で説明したように、ドレイン線に沿って一列に配置された画素電極において、各画素電極とそれを挟む２本の信号線の各々との最短距離が、列方向に関して単調に変化するように構成することにより、１フレーム期間における横電界の平均の大きさを小さくすることができる。このため、横電界による逆チルトの発生を抑制することができる。
【００４７】
次に、図６を参照して、本発明の第３の実施例による液晶表示パネルについて説明する。
図６（Ａ）は、第３の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図を示す。基板上にドレイン線ＤＬ、ゲート線ＧＬ、画素電極ＣＥ、及び薄膜トランジスタＴＲが形成されている。それらの基本構成は、図１（Ａ）に示すＴＦＴ側基板の場合と同様である。以下、図１（Ａ）の構成と異なる点について説明する。
【００４８】
各画素の透過光に赤、緑、青のいずれかの色が付与され、赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂが画定されている。赤色画素Ｒ、緑色画素Ｇ及び青色画素Ｂにおける画素電極ＣＥとその両側のドレイン線ＤＬとの最短距離を、それぞれＷＲ、ＷＧ及びＷＢとしたとき、同一行内の画素においては、ＷＲ＞ＷＧ＞ＷＢとなるように構成されている。
【００４９】
図６（Ｂ）は、図６（Ａ）の一点鎖線Ｂ６−Ｂ６に対応する液晶表示パネルの概略断面図を示す。
透明基板４０の表面上に画素電極ＣＥ及びドレイン線ＤＬが形成されている。なお、画素電極ＣＥとドレイン線ＤＬの詳細な構成は、図１（Ｂ）のとおりであるが、ここでは、ゲート絶縁層の図示を省略している。画素電極ＣＥ及びドレイン線ＤＬを覆い基板全面に配向膜４２が形成されている。透明基板４３の表面上にカラーフィルタ４４が配置され、その表面を覆うように、共通電極４５及び配向膜４６が積層されている。透明基板４０と４３が、配向膜面同士が対向するように平行配置され、その間に液晶層４７を挟持している。
【００５０】
各画素のリターデーション値を透過光の波長に対応して好適化するために、カラーフィルタ４４の厚さを、赤色画素、緑色画素、青色画素の順に厚くしている。すなわち、液晶層４７の厚さは、赤色画素、緑色画素、青色画素の順に薄くなっている。液晶層４７の厚さが厚くなると、画素電極ＣＥとそれに対向する共通電極４５との距離が長くなるため、横電界の影響を受けやすくなる。
【００５１】
図６（Ａ）に示すように、横電界の影響を受けやすい画素において、画素電極ＣＥとドレイン線ＤＬとの最短距離を長くすることにより、横電界の強さを弱めることができる。
【００５２】
なお、図６（Ａ）の構成とすると、各色の画素の開口率が異なることになるが、カラーフィルタの顔料の量を調整する等の方法により、透過光量をバランスさせることができるであろう。
【００５３】
図６（Ａ）では、画素電極ＣＥとドレイン線ＤＬとの最短距離の一行内の画素における関係のみを示したが、列方向に着目すると、同一色の画素が一定の行間隔で周期的に配置されている。この場合、一列に配置された同一色の画素においては、第１または第２の実施例で説明したように、列方向に関して単調に変化するように構成することが好ましい。
【００５４】
次に、図７を参照して、第４の実施例による液晶表示パネルについて説明する。
図７（Ａ）は、第４の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図を示す。基板上にドレイン線ＤＬ、ゲート線ＧＬ、画素電極ＣＥ、及び薄膜トランジスタＴＲが形成されている。それらの基本構成は、図１（Ａ）に示すＴＦＴ側基板の場合と同様である。以下、図１（Ａ）の構成と異なる点について説明する。
【００５５】
ＴＦＴ側基板の配向膜が、図の矢印ＡＲで示すように右上から左下に向かってラビングされている。また、画素電極ＣＥの右上の部分に切り欠き５０が設けられている。切り欠き５０の大きさは、図の下方の画素ほど小さくなっている。また、画素電極ＣＥの左下の部分にも切り欠き５１が設けられている。切り欠き５１の大きさは、各画素電極ＣＥの面積がほぼ等しくなるように、図の下方の画素ほど大きくなっている。
【００５６】
配向膜を矢印ＡＲの向きにラビングすると、ＴＦＴ側基板近傍の液晶分子には、基板面内において矢印ＡＲに平行な配向性及び図の左下側の端部から立ち上がる向きのプレチルトが付与される。この液晶表示パネルに電圧を印加した時、全液晶分子がプレチルトの向きと同一の向きに立ち上がることが好ましい。
【００５７】
ドレイン線ＤＬ及びゲート線ＧＬの近傍の液晶分子は、横電界により、ドレイン線ＤＬ及びゲート線ＧＬ側の端部から立ち上がる向きに力を受ける。各画素電極ＣＥの図の左側及び下側の辺近傍においては、プレチルトの向きと横電界による立ち上がりの向きが一致する。しかし、図の上側及び右側の辺近傍においては、プレチルトの向きと横電界による立ち上がりの向きが一致しない。従って、この領域で逆チルトが発生しやすくなる。特に、ドレイン線ＤＬとゲート線ＧＬの両方の影響を受ける交点近傍において、逆チルトが発生しやすい。
【００５８】
逆チルトが発生しやすい領域に切り欠き５０を設けているため、その領域の横電界を弱くすることができ、逆チルトの発生を抑制することができる。また、図７に示す液晶表示パネルを図２で説明した方法で駆動すると、図の上方の画素ほど、画素電極ＣＥの右側の平均横電界が強くなる傾向がある。上方の画素電極ＣＥの切り欠き５０を大きくすることにより、横電界の影響をより低減することができる。
【００５９】
また、切り欠き５０の反対側の頂点部に、切り欠き５１を形成し、各画素電極ＣＥの面積が等しくなるように構成することにより、各画素の開口率をほぼ等しくすることができる。
【００６０】
なお、図５で説明した方法で駆動する場合には、図２で説明した方法とは逆に、図の下方の画素ほど画素電極ＣＥの右側の平均横電界が強くなる傾向がある。このため、図７の場合とは逆に下方の画素ほど画素電極ＣＥの切り欠き５０を大きくすることが好ましい。
【００６１】
図８（Ａ）は、配向分割方式を採用した液晶表示パネルの配向分割パターンを示す。各画素６の図の下半分が第１配向分割領域３１ａ、上半分が第２配向分割領域３１ｂとされている。第１配向分割領域３１ａにおいては、ＴＦＴ側基板のプレチルト角が共通基板側のプレチルト角よりも大きく、第２配向分割領域３１ｂにおいては、ＴＦＴ側基板のプレチルト角が共通基板側のプレチルト角よりも小さい。矢印ＡＲは、ＴＦＴ基板側のラビング方向を示す。
【００６２】
図８（Ｂ）は、図８（Ａ）の一点鎖線Ｂ８−Ｂ８に対応する液晶表示パネルの概略断面図を示す。図の左半分、右半分共に第１配向分割領域３１ａであるため、ＴＦＴ基板側のプレチルト角が共通基板側のプレチルト角よりも大きい。ＴＦＴ基板側の配向膜は、図の左方から右方にラビングされている。
【００６３】
液晶層３０に電界を印加すると、図の左半分、右半分の領域の液晶分子は、共に反時計周りに回転して立ち上がる。この立ち上がり方向は、左半分の領域においては、ドレイン線ＤＬの近傍に発生する横電界による立ち上がり方向と一致するが、右半分の領域においては一致しない。従って、右半分の領域の画素領域縁部近傍の液晶分子の立ち上がりの向きが不安定になり、逆チルト現象が発生しやすくなる。
【００６４】
このように、配向分割された液晶表示パネルにおいても、ドレイン線及びゲート線近傍の横電界の影響により、逆チルトが発生する場合がある。上記第１〜第４の実施例は、配向分割された液晶表示パネルにおいても有効である。
【００６５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、画素電極と駆動配線間の平均電圧が高くなる領域において、画素電極と駆動配線との最短距離を長くしているため、横電界の強さを弱めることができる。これにより、横電界による逆チルトの発生を抑制することができる。
【００６７】
また、マルチギャップ型カラー液晶表示パネルにおいて、液晶層の厚くなる画素ほど、画素電極と駆動配線との最短距離を長くしている。このため、横電界の発生しやすい液晶層の厚い画素における横電界の強さを弱めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図、及び液晶表示パネルの断面図である。
【図２】本発明の第１の実施例による液晶表示パネルの駆動方法を説明するためのＴＦＴ側基板の概略平面図である。
【図３】本発明の第１の実施例の変形例による液晶表示パネルのＴＦＴ側基板の概略平面図である。
【図４】本発明の第２の実施例の変形例による液晶表示パネルのＴＦＴ側基板の概略平面図である。
【図５】本発明の第２の実施例による液晶表示パネルの駆動方法を説明するためのＴＦＴ側基板の概略平面図である。
【図６】本発明の第３の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図、及び液晶表示パネルの断面図である。
【図７】本発明の第４の実施例による液晶表示パネルのＴＦＴ側基板の概略平面図である。
【図８】配向分割方式の液晶表示パネルの配向分割パターンの例を示す図、及び断面図である。
【符号の説明】
１、２１  透明基板
２、２５  配向膜
６  画素
１２  ゲート絶縁層
１３  ＴＦＴ保護層
２２  ブラックマトリクス
２３  カラーフィルタ
２４  共通電極
２７、２８  偏光板
３０  液晶層
３１ａ  第１配向分割領域
３１ｂ  第２配向分割領域
４０、４３  透明基板
４２、４６  配向膜
４４  カラーフィルタ
４５  共通電極
４７  液晶層
５０  切り欠き
Ｒ    赤色画素
Ｇ    緑色画素
Ｂ    青色画素
ＤＬ  ドレイン線
ＧＬ  ゲート線
ＣＥ  画素電極
ＴＲ  薄膜トランジスタ
【図１】
0003558145.tif 000002
【図２】
0003558145.tif 000003
【図３】
0003558145.tif 000004
【図４】
0003558145.tif 000005
【図５】
0003558145.tif 000006
【図６】
0003558145.tif 000007
【図７】
0003558145.tif 000008
【図８】
0003558145.tif 000009