(57)【特許請求の範囲】
【請求項１】
ポリシリコン膜或いはポリシリコン電極に膜厚が1０ｎｍ以下の酸化膜を形成するための酸化処理工程を有する半導体装置の製造方法において、前記酸化処理工程の前に、次工程で前記ポリシリコン膜表面或いは前記ポリシリコン電極表面に直接酸化膜の形成ができる程度の軽い窒化処理を施すことを特徴とする半導体装置の製造方法。
【請求項２】
不揮発性半導体メモリ装置の製造方法に関し、フローティングゲート電極と制御ゲート電極の間にＯＮＯ積層構造の絶縁膜を形成する方法において、ポリシリコン膜によりなるフローティングゲート電極上に酸化処理によりＯＮＯの下層酸化膜であるボトム酸化膜を形成する工程の前に、次工程で前記フローティングゲート電極表面に直接ボトム酸化膜の形成ができる程度の軽い窒化処理を施すことを特徴とする不揮発性半導体メモリ装置の製造方法。
【請求項３】
不揮発性半導体メモリ装置の製造方法に関し、フローティングゲート電極と制御ゲート電極の間にＯＮＯ積層構造の絶縁膜を形成する方法において、ポリシリコン膜によりなるフローティングゲート電極上にボトム酸化膜を形成する工程の前に、次工程で前記フローティングゲート電極表面に直接ボトム酸化膜の形成ができる程度の軽い窒化処理を施し、ボトム酸化膜の形成をＲＴＡプロセスで行うことを特徴とする不揮発性メモリ装置の製造方法。
【請求項４】
不揮発性半導体メモリ装置の製造方法に関し、ポリシリコン層が絶縁層を介して積み重なったスタックゲート構成によりなるメモリ素子部分を形成した後、メモリ保護層を形成する工程において、酸化処理による保護層の最下層となる酸化層の形成の前に、次工程で前記ポリシリコン層表面に酸化膜の形成ができる程度の軽い窒化処理を行うことを特徴とする不揮発性半導体メモリ装置の製造方法。
【請求項５】
請求項１の半導体装置の製造方法により作成した半導体メモリ装置。
【請求項６】
請求項２〜４の不揮発性半導体装置の製造方法により作成した不揮発性半導体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、殊に、不揮発性半導体メモリ装置およびその製造方法に関する。
【０００２】
【従来の技術】
一般的にいえることであるが、ポリシリコン膜は、結晶シリコン基板と比較すると、酸化速度が著しく早いため絶縁膜等の膜厚制御が容易でなかった。特にフローティングゲート型の不揮発性メモリ装置において、フローティングゲート電極と制御ゲート電極間のポリシリコン膜の酸化による絶縁膜（ボトム酸化膜）は膜厚の均一性、絶縁耐性に問題が多かった。
【０００３】
【発明が解決しようとする課題】
ポリシリコンの酸化膜は、結晶シリコンの酸化膜に比べ、絶縁耐性が低い。これは、ＳｉＯ２  ／Ｐｏｌｙ−Ｓｉ界面における微少な凹凸による電流増大が原因といわれており、この改善のため通常の結晶シリコンの酸化よりもより高温での酸化が必要とされる。これに加えポリシリコン膜は結晶シリコン基板に比べて著しく酸化速度が速いため膜厚制御は容易ではない。特にフローティングゲート型の不揮発性メモリ装置において、フローティングゲート電極と制御ゲート電極間のポリシリコン膜の酸化による絶縁膜（ボトム酸化膜）は膜厚の均一性、絶縁耐性に問題が多かった。本発明は、ポリシリコン上に極薄酸化膜を制御性良く形成する方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
請求項１に記載の半導体装置の製造方法は、ポリシリコン膜或いはポリシリコン電極に酸化処理を必要とする工程において、その工程の前に、軽い窒化処理を施すことを特徴とする。
【０００５】
請求項２に記載の不揮発性半導体メモリ装置の製造方法は、フローティングゲート電極と制御ゲート電極の間にＯＮＯ積層構造の絶縁膜を形成する方法において、ポリシリコン膜によりなるフローティング電極上にボトム酸化膜（ＯＮＯの下層の酸化膜）を形成する工程の前に、軽い窒化処理を施すことを特徴とする。
【０００６】
請求項３に記載の半導体装置の製造方法は、不揮発性半導体メモリ装置の製造方法に関し、フローティングゲート電極と制御ゲート電極の間にＯＮＯ積層構造の絶縁膜を形成する方法において、ポリシリコン膜によりなるフローティングゲート電極上にボトム酸化膜を形成する工程の前に、軽い窒化処理を施し、ボトム酸化膜の形成をＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）プロセスで行うことを特徴とする。
【０００７】
請求項４に記載の不揮発性半導体メモリ装置の製造方法は、スタックゲート構成によりなるメモリ素子部分を形成した後、メモリ保護層を形成する工程において、保護層の最下層となる酸化層の形成の前に、軽い窒化処理を行うことを特徴とする。
【０００８】
請求項５に記載の半導体装置は、請求項１の半導体装置の製造方法により作成した半導体メモリ装置である。
【０００９】
請求項１に記載の半導体装置の製造方法は、ポリシリコン膜あるいはポリシリコン電極に酸化処理を必要とする工程において、その工程の前に、軽い窒化処理を施すことを特徴とするものである。ポリシリコンの酸化膜は結晶シリコンの酸化膜に比べて著しく絶縁耐性が低いことが知られており、これはＳｉＯ２／Ｐｏｌｙ−Ｓｉ界面における微少な凹凸により、カソード電界が強められＳｉＯ２膜中を流れる電流が著しく増大するためといわれている。この改善のため、ポリシリコンの酸化は結晶シリコンのそれよりもより高温での酸化が必要とされる。参考値ではあるが、結晶シリコンの酸化は８００〜９５０℃程度、ポリシリコンの酸化は９００〜１１００℃程度で行われるのが一般的である。これに加えて、ポリシリコン膜は結晶シリコン基板に比べて酸化速度が著しく速いため膜厚制御は容易ではない。酸化前に軽い窒化処理を行うことにより、ポリシリコン上に極薄酸化膜を制御性良く形成することが可能となる。
【００１０】
請求項２に記載の不揮発性半導体メモリ装置の製造方法は、不揮発性半導体メモリ装置におけるフローティングゲート電極と制御ゲート電極の間の絶縁膜の形成方法に関するものである。ポリシリコン膜によりなるフローティングゲート電極上に酸化処理によりボトム酸化膜（ＯＮＯの下層の酸化膜）を形成する場合に、軽い窒化処理を予め施しておくことにより、高温下においても容易に１０ｎｍ以下の極薄酸化膜の形成が可能となるため、微少な凹凸に起因した絶縁耐性の低下を抑制することが出来る。上記の軽い窒化処理並びに酸化処理はべた状のポリシリコン膜表面のみに行う場合もあれば、ある電極パターンを形成した後に行う場合もあり、素子構造並びにそのプロセスにより異なる。窒化の方法並びに窒化の度合いも所望の酸化膜厚や熱履歴、或いは酸化法等により異なり適宜設定される。ただし、窒化の度合いはシリコン結晶に換算して数原子層以下及び／または組成比で数ａｔｏｍ％以下の軽い窒化処理に限るものである。これ以上の重い窒化では、酸化防止効果が強すぎるため酸化膜の形成そのものが困難になる。軽い窒化を行うための方法はＲＴＮ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｎｉｔｒｉｄａｔｉｏｎ  ）処理が有効であるが、これに限定されるものではない。
【００１１】
不揮発性半導体メモリ装置におけるフローティングゲート電極と制御ゲート電極の間の絶縁膜の形成方法に関し、ポリシリコン膜によりなるフローティングゲート電極上のボトム酸化膜（ＯＮＯの下層の酸化膜）の形成をＲＴＯ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）処理により行うことが好ましい。ポリシリコンの酸化膜は結晶シリコンの酸化膜に比べ著しく絶縁耐性が低いことが知られており、これはＳｉＯ２／Ｐｏｌｙ−Ｓｉ界面における微少な凹凸が原因と考えられている。従って、ポリシリコンの酸化は結晶シリコンのそれよりもより高温での酸化が有効である。ＲＴＡ（ＲＴＯ）処理により制御性良く高温短時間での極薄酸化膜の形成が可能となる。
【００１２】
請求項３に記載の不揮発性半導体メモリ装置の製造方法は、不揮発性半導体メモリ装置におけるフローティングゲート電極と制御ゲート電極の間の絶縁膜の形成方法に関するものであり、ポリシリコン膜によりなるフローティングゲート電極上に、予め軽い窒化処理を施し、ボトム酸化膜（ＯＮＯの下層の酸化膜）の形成をＲＴＯ処理により行うことを特徴とする。本項は、請求項２の作用効果のほかに上のＲＴＯ処理による作用効果を兼ね備えたものである。
【００１３】
請求項４に記載の不揮発性半導体メモリ装置の製造方法は、スタックゲート構成によりなる不揮発性半導体メモリの素子部分を形成した後にＳＲＡＭ、ゲートアレイ、Ｉ／Ｏ部等の回路部、あるいはメタル配線工程の形成を行う場合に必要とされるメモリ部の保護層の形成方法に関する。この保護層は次工程以降で幾度となく行なわれる洗浄やエッチングの工程等からメモリ部分を保護するもの、あるいは実効チャネル長を調整するためのサイドウォールとして用いるものであり、酸化膜、或いは酸化膜と窒化膜の積層膜等によって構成される。この酸化膜や酸化膜と窒化膜の積層膜はＣＶＤ等によるデポジション膜によって形成される場合が少なくないが、基板露出部分への汚染やダメージ等を考慮して、少なくともその最下層は酸化処理により行われる場合が多い。この最下層の酸化工程において強い酸化を行うとスタックゲートの側面部等において異常な酸化が起り素子形状等が損なわれたり、またソース／ドレイン上部（ゲートエッジ部分）のトンネル酸化膜厚が厚くなるためメモリ動作特性が変化してしまう（書き込み／消去をゲートとソースあるいはドレイン間で行う場合等において）場合がある。本項は上記問題を回避するため考案されたものであり、保護層の最下層となる酸化層形成の前に、軽い窒化処理を行うことで、酸化膜厚の均一化、酸化膜の初期及び経時絶縁耐性を向上させることを特徴とする。
【００１４】
請求項５に記載の発明は、請求項１の半導体処理の製造方法により作製した半導体メモリ装置であり、良好で安定な素子形状及びメモリ動作特性を有する。
【００１５】
図２に本発明の対象の一例である不揮発性半導体メモリ装置のフローティングゲート電極と制御ゲート電極間の酸化絶縁膜構成例を示す。図２において、１は結晶シリコン基板、２はポリシリコンフローティングゲート電極、３は酸化膜（ボトム酸化膜）、４は窒化膜、５は酸化膜（トップ酸化膜）、６はポリシリコン制御ゲート電極であり、３，４，５がＯＮＯ積層膜とよばれるものである。
【００１６】
【実施例】
次に、実施例を挙げて本発明を更に詳細に説明する。ポリシリコンの酸化膜の信頼性を評価するため、結晶シリコン基板上にゲート酸化膜（トンネル酸化膜）を介して燐ドープされたポリシリコン膜を１５００Å成膜し、ＲＴＮプロセスを用いて、ポリシリコン表面に９５０℃−６０ｓｅｃで軽い窒化処理を施した後、拡散炉を用いたドライ酸化、拡散炉を用いたウェット酸化、ＲＴＡによる酸化（ＲＴＯ）の３種類の酸化法を用いて容量膜厚９０Åの酸化膜（ボトム酸化膜に対応するもの）を形成した。この場合、その絶縁膜構成は酸化膜と窒化膜の積層膜にはならない。酸化は主に界面で進行するため、得られる膜はほぼ完全な酸化膜であり、その酸化膜表面近傍が若干（数％以下）窒化されているだけとなる。次に、その上部に燐ドープされたポリシリコン膜を１５００Å成膜し、公知写真製版技術を用いて、キャパシタ試料を形成した。このポリシリコン酸化膜信頼性評価用のキャパシタ試料の概略断面図を図１に示す。図１のキャパシタ試料の層構成は、図２に示された不揮発性半導体メモリ装置の構成に対応しており、１１は結晶シリコン基板、１２は燐ドープされたポリシリコン膜、１３は酸化膜、１６は燐ドープされたポリシリコン膜である。上記試料においてインターポリ絶縁膜として、ＯＮＯ積層膜ではなく、単層の酸化膜を用いた理由は、ＯＮＯ積層膜のキャリア伝導機構が複雑であるためであり、また、本発明が、ポリシリコン上の酸化膜あるいは、ＯＮＯ積層膜の下層の酸化膜の形成に関するものであるからである。このキャパシタ試料（電極１２と電極１６で構成されるキャパシタ）につき、評価のため下記の試験を行った。
【００１７】
１）ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）、透過電子顕微鏡による試料断面観察。これにより、凹凸や酸化膜厚の微視的均一性の評価が行なわれる。
２）初期耐圧試験による評価。
３）ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ  ）、経時絶縁破壊耐性評価。
【００１８】
以上の１）、２）及び３）の試験により、酸化膜信頼性を検討した。尚比較のためポリシリコン１２（図１）の代わりに結晶シリコン基板を用いた場合についても同様な試料を作成し評価を行った。その評価結果を〔表１〕（ＴＥＭ評価結果）、〔表２〕（初期耐性評価結果）、〔表３〕（定電流ＴＤＤＢ耐性評価結果）に示す。
【００１９】
【表１】
0003552846.tif 000002
【００２０】
【表２】
0003552846.tif 000003
【００２１】
【表３】
0003552846.tif 000004
【００２２】
〔表１〕〜〔表３〕によると、結晶シリコン基板上の酸化膜は、軽い窒化の有無にかかわらず、いずれの酸化方法を採用しても、酸化膜のうねり（凹凸）や膜厚の微視的均一性、初期耐圧及びＴＤＤＢ耐性において良好な信頼性を示している。一方、ポリシリコン上の酸化膜は、軽い窒化を行わない場合に比べ、窒化有の場合の方が、膜厚の微視的均一性、初期耐圧及びＴＤＤＢ耐性が向上していることが判る。このことから軽い窒化はプロセスの制御性の向上ばかりではなく、酸化膜厚の微視的均一性向上にも効果があることがわかる。また、通常のゲート酸化膜では、拡散炉によるウエット酸化膜の方が、ドライ酸化膜やＲＴＯ膜よりＴＤＤＢ耐性は高いと一般に云われているが、ポリシリコンの酸化の場合は、酸化速度の速いウエット酸化の場合、酸化膜厚の均一性や酸化膜−ポリシリコン膜界面の凹凸が顕著になり信頼性が低下するものと考えられる。ＲＴＯ膜の場合、処理温度が高いため凹凸を緩和する効果があるものと考えられる。
【００２３】
【発明の効果】
以上の説明で明らかなように、請求項１に記載の半導体処理の製造方法によれば、ポリシリコン膜或いは、ポリシリコン電極に酸化処理を必要とする工程において、その工程の前に軽い窒化処理を施すことにより、酸化膜厚の均一性が向上し、しかもポリシリコンの酸化速度の抑制が可能となる。
【００２４】
請求項２に記載の不揮発性半導体メモリ装置の製造方法によれば、ポリシリコン膜によりなるフローティングゲート電極上にボトム酸化膜を形成する工程の前に、軽い窒化処理を施すことにより、酸化膜厚の均一性の向上が可能となると共に、初期及び経時絶縁耐性が向上する。従って、酸化絶縁膜の信頼性が増すことになる。
【００２５】
ポリシリコン膜によりなるフローティングゲート電極上にボトム酸化膜をＲＴＯプロセスで行うことにより、制御性よく、高温短時間で極薄酸化膜が形成されるため酸化膜とポリシリコン膜の界面の凹凸が緩和される効果がある。このため酸化膜の信頼性が向上する。
【００２６】
請求項３に記載の不揮発性半導体メモリ装置の製造方法によれば、前述の請求項２により得られた作用効果及びＲＴＯプロセスによる作用効果を得ることができる。
【００２７】
請求項４に記載の不揮発性半導体メモリ装置の製造方法によれば、スタックゲート構成により、メモリ素子部分を形成して後、メモリ保護層、あるいはサイドウォールを形成する工程において、保護層あるいはサイドウォールの最下層となる酸化層の形成前に、軽い窒化処理を行うことにより、酸化膜厚の均一化、酸化膜の初期及び経時絶縁耐性を向上させることができる。
【００２８】
請求項５に記載の半導体メモリ装置によれば、良好で安定な素子形状及びメモリ動作特性を得ることができる。
請求項６に記載の不揮発性半導体メモリ装置によれば、良好で安定な素子形状及びメモリ動作特性を得ることができる。
【図面の簡単な説明】
【図１】ポリシリコン膜信頼性評価用試料の概略断面図である。
【図２】半導体装置のフローティングゲート電極と制御ゲート電極間の酸化絶縁膜構成例を示す断面図である。
【符号の説明】
１  結晶シリコン基板
２  ポリシリコンフローティングゲート電極
３  酸化膜（ボトム酸化膜）
４  窒化膜
５  酸化膜（トップ酸化膜）
６  ポリシリコン制御ゲート電極
１１  結晶シリコン基板
１２  燐ドープされたポリシリコン膜
１３  酸化膜
１６  燐ドープされたポリシリコン膜
【図１】
0003552846.tif 000005
【図２】
0003552846.tif 000006