(57)【特許請求の範囲】
【請求項１】
負荷電流における双方向ステップ変化ΔＩloadに対して指定された電圧偏差仕様ΔＶout以内に出力電圧を維持する電圧レギュレータの出力コンデンサ容量を決定する方法であって、
トランスコンダクタンスｇによって特徴付けられ、制御入力（５３）において受け取る信号に従って出力ノード（５２）に出力電圧Ｖoutを生成するように接続され、前記出力ノードが負荷（ＲL）に接続されている可制御電力段（５０）と、  前記出力ノードに接続され、および前記負荷間に並列に接続された出力コンデンサ（５６）であって、等価直列抵抗Ｒeを有する出力コンデンサ（５６）と、  前記出力ノードと前記制御入力との間に接続された電圧誤差増幅器（５９）とを備え、前記可制御電力段、前記出力コンデンサおよび前記増幅器が、負荷電流におけるステップ変化ΔＩloadに対して指定された電圧偏差仕様ΔＶout以内に、前記出力ノードにおける電圧を維持する必要がある電圧レギュレータを形成し、
前記出力コンデンサが、クリティカル容量Ｃcrit以上の容量を有し、該クリティカル容量Ｃcritを、
【数６】
0003574029.tif 000002
「ここで、ｍは、１）ΔＩloadに等しい負荷電流におけるステップ増加に対して、前記出力負荷および出力コンデンサの並列結合に向けて、前記電圧レギュレータが注入する電流の最大可用勾配の絶対値、および２）ΔＩloadに等しい負荷電流におけるステップ減少に対して、前記出力負荷および出力コンデンサの並列結合に向けて、前記電圧レギュレータが注入する電流の最小可用勾配の絶対値、のうちの小さい方に等しく、前記電圧レギュレータは、Ｒeにほぼ等しい出力インピーダンスを有する」
にしたがって決定し、
前記電圧誤差増幅器の利得Ｋ（ｓ）が、
【数７】
0003574029.tif 000003
「ここで、ｇは前記可制御電力段のトランスコンダクタンスに等しく、ＲeおよびＣは、それぞれ、前記出力コンデンサの等価直列抵抗および容量に等しく、ｓは複素周波数」、
にしたがって決定することを特徴とする方法。
【請求項２】
請求項１記載の方法において、前記出力コンデンサが、Ｃcritにほぼ等しい容量、およびΔＶout／ΔＩloadにほぼ等しい等価直列抵抗Ｒeを有し、前記出力コンデンサは、電圧レギュレータが負荷電流におけるステップ変化ΔＩloadに対してその出力電圧をΔＶout以内に維持する最小容量の出力コンデンサであることを特徴とする方法。
【請求項３】
負荷電流におけるステップ変化ΔＩloadに対して指定された電圧偏差仕様ΔＶout以内に規制出力電圧を維持する電圧レギュレータであって、
第１制御入力（１０２）および第２制御入力（１０４）間の電圧差に応じて、出力ノード（５２）において負荷（ＲL）に出力電圧（Ｖout）を供給する可制御電力段（１００）と、
前記出力ノード、および前記負荷間に並列に接続された出力コンデンサ（５６）と、
前記出力ノードおよび第１ノード（１１０）間に接続されたインピーダンスＺ１と、
前記第１ノードおよび基準電圧（Ｖref）間に接続されたインピーダンスＺ２と、
トランスレジスタンスＲSを有し、前記負荷に送出される出力電流（Ｉout）と共に変動するセンサ出力電圧を生成する電流センサ（１０６）と、
前記センサ出力電圧と前記出力ノードにおける電圧との和に等しい出力電圧を生成する加算回路（１０８）とを備え、前記加算回路出力電圧が前記第１入力に接続され、前記第１ノードの電圧が第２制御入力に接続され、前記可制御電力段、前記出力コンデンサ、前記インピーダンス、前記電流センサ、および前記加算回路が、負荷電流におけるステップ変化ΔＩloadに対して指定された電圧偏差仕様ΔＶout以内に、前記出力ノードにおける電圧を維持する必要がある電圧レギュレータを形成し、前記レギュレータが、インピーダンスＺ１およびＺ２の比が、
【数８】
0003574029.tif 000004
に等しくなるように構成され、
ここで、ＲeおよびＣは、それぞれ、前記出力コンデンサの等価直列抵抗および容量に等しく、
Ｒ0は、ＣがΔＩload／ｍＲe以上の場合、Ｒeに等しく、あるいは、ＣがΔＩload／ｍＲe未満の場合、ΔＩload／２ｍＣ＋［ｍＣ（Ｒe）2］／２ΔＩloadに等しく、
ｍは、１）ΔＩloadに等しい負荷電流におけるステップ増加に対して、前記出力負荷および出力コンデンサの並列結合に向けて、前記電圧レギュレータが注入する電流の最大可用勾配の絶対値、および２）ΔＩloadに等しい負荷電流におけるステップ減少に対して、前記出力負荷および出力コンデンサの並列結合に向けて、前記電圧レギュレータが注入する電流の最小可用勾配の絶対値、のうちの小さい方に等しい、
ことを特徴とする電圧レギュレータ。
【請求項４】
請求項３記載の電圧レギュレータにおいて、前記インピーダンスＺ１が、並列に接続された抵抗器Ｒ１およびコンデンサＣ１によって実現され、インピーダンスＺ２が抵抗Ｒ２によって実現され、前記抵抗Ｒ１およびＲ２ならびにコンデンサＣ1が、前記電圧レギュレータの出力インピーダンスがＲ0に等しくなるように構成され、これによって、
【数９】
0003574029.tif 000005
および
【数１０】
0003574029.tif 000006
であることを特徴とする電圧レギュレータ。
【請求項５】
請求項４記載の電圧レギュレータにおいて、前記電流センサおよび加算回路が、前記可制御電力段の出力端子である第２のノードと前記出力ノードとの間に接続された抵抗ＲSを有する抵抗器を備え、前記第２ノードにおける電圧が前記加算回路の出力電圧であることを特徴とする電圧レギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧レギュレータの分野に関し、更に特定すれば負荷の過渡状態に対する電圧レギュレータの応答を改善する方法に関するものである。
【０００２】
【従来の技術】
電圧レギュレータの目的は、未調整の入力電圧が給電され、変動する負荷電流の要求を満たさなければならない場合であっても、負荷にほぼ一定の出力電圧を供給することである。
【０００３】
用途によっては、負荷電流のステップ状変化、即ち、負荷によって要求される負荷電流の突然の大幅な増大または減少に対して、ほぼ一定の出力電圧を維持するためにレギュレータが必要となる。例えば、マイクロプロセッサが「電力節約モード」を有する場合があり、この場合使用されていない回路部分をオフにして電流消費をほぼゼロに低下させ、必要とされる場合にこれらの部分をオンとし、その際通常数百ナノ秒以内で負荷電流を高い値に上昇させなければならない。
【０００４】
負荷電流に変化があると、レギュレータの出力電圧に何らかの偏差が生ずることは実際上不可避である。この偏差の大きさは、出力コンデンサの容量および等価直列抵抗（ＥＳＲ）双方に関係する。即ち、容量が小さい程またはＥＳＲが大きい程、偏差は大きくなる。例えば、スイッチング電圧レギュレータ（出力インダクタを介して出力電流を送出し、負荷間に並列に接続された出力コンデンサを含む）では、負荷電流の変化（ΔＩｌｏａｄ）は、１）負荷に送出される電流が瞬時的にＩｌｏａｄだけ増大する、または２）出力コンデンサの容量が非常に大きく、更にそのＥＳＲが非常に小さいため出力電圧の偏差が無視し得る程度であるのでなければ、レギュレータの出力電圧が変化する結果となる。最初の選択肢は不可能である。何故なら、出力インダクタ内の電流は瞬時に変化することができないからである。負荷電流の変化に対処するために必要な時間は、出力インダクタのインダクタンスを小さくすることによって短縮することができるが、このためには結局レギュレータのスイッチング周波数の上昇が必要となり、スイッチング・トランジスタの有限なスイッチング速度およびトランジスタの駆動回路における消散によって制限される。２番目の選択肢は可能であるが、非常に大きな出力コンデンサが必要となり、プリント回路ボード上に占める空間が余りに大きすぎるか、コストがかかり過ぎるか、あるいはこの双方となる可能性が高い。
【０００５】
レギュレータの出力電圧を、狭い負荷過渡応答仕様、即ち、負荷電流の双方向のステップ変化に対して許容可能な出力電圧の偏差を狭く制限する仕様を満たさなければならない用途では、この不可避な偏差が容認できない程大きくなる可能性がある。ここで用いる場合、「ΔＶｏｕｔ」は、レギュレータの出力電圧偏差仕様を意味すると共に、グラフに示すピーク対ピーク出力電圧偏差を意味するものとする。負荷過渡応答を改善するための最も明白な解決策は、出力容量の増大および／または出力コンデンサのＥＳＲの減少である。しかしながら、先に記したように、出力コンデンサが大きくなる程（容量が大きくなり、ＥＳＲが小さくなる）、必要な体積（ｖｏｌｕｍｅ）が大きくなり、ＰＣボード面積を広くしなければならないため、コスト上昇を招く。
【０００６】
負荷過渡応答を改善する手法の１つを、図１に示す。スイッチング電圧レギュレータ１０は、電源電圧Ｖｉｎと接地との間に接続されたプッシュ・プル・スイッチ１２を含む。これは、通常、２つの同期的に切り替えられるパワーＭＯＳＦＥＴ１４および１６によって実現する。ドライバ回路１８が接続され、ＭＯＳＦＥＴ１４および１６の一方または他方を交互に切り替える。デューティ比変調回路２０が駆動回路を制御する。回路２０は、クロック回路２４から受ける鋸波クロック信号および誤差信号発生回路２６から受ける誤差電圧を比較する電圧比較器２２を含む。通常、回路２６は、高利得演算増幅器２８を含み、一方の入力において基準電圧Ｖｒｅｆ、および第２入力において出力電圧Ｖｏｕｔの電圧表現を受け、Ｖｏｕｔと所望の出力電圧との差と共に変動する誤差電圧を生成する。また、レギュレータは、ＭＯＳＦＥＴ１４および１６の間の接合点に接続された出力インダクタＬ、等価直列抵抗Ｒｅと直列な容量Ｃとして表現して示されている出力コンデンサ３０、ならびに出力インダクタおよび出力コンデンサ間に接続された抵抗器ＲＳも含む。Ｖｏｕｔが接続され、負荷３２を駆動する。
【０００７】
動作において、ＭＯＳＦＥＴ１４および１６は、インダクタＬをＶｉｎおよび接地に交互に接続するように駆動され、デューティ比は、デューティ比変調回路２０によって決定される。デューティ比は、誤差増幅器２８が生成する誤差電圧に応じて変動する。インダクタＬの電流は、出力コンデンサ３０および負荷３２の並列結合に流れ込む。コンデンサ３０のインピーダンスは、スイッチング周波数では、負荷３２のそれよりも遥かに小さいので、コンデンサはインダクタ電流のＡＣ成分の殆どを濾過して除去し、事実上直流の全てが負荷３２に送出される。
【０００８】
直列抵抗器ＲＳがないと、回路２６にフィードバックされる電圧はＶｏｕｔに等しくなり、レギュレータの負荷電流におけるステップ変化に対する応答は、典型的なスイッチング・レギュレータのそれとなる。図２ｂに示す負荷電流Ｉｌｏａｄのステップ変化に対するレギュレータの出力電圧Ｖｏｕｔを図２ａに示す。Ｌの電流は瞬時に変化することができないので、Ｉｌｏａｄが突然変化すると、Ｖｏｕｔがスパイク状に低下し、最終的に制御ループがＶｏｕｔを公称出力電圧Ｖｎｏｍに引き戻す。同様に、Ｉｌｏａｄがその後ステップ状に低下した場合、Ｖｏｕｔはスパイク状に上昇し、その後Ｖｎｏｍに戻る。負荷電流のステップ変化に対する出力電圧ΔＶｏｕｔにおける全偏差は、２つの電圧スパイクのピーク間の差によって決定される。レギュレータが狭い負荷過渡応答仕様に拘束されている場合、この偏差は許される許容範囲を超過する可能性がある。
【０００９】
抵抗ＲＳをインダクタＬと直列に接続することによって（出力端子３４において）、ΔＶｏｕｔを減少させることができる。図３ｂに示す負荷電流のステップ変化に対して、ＲＳを含む場合に可能な応答の１つを図３ａに示す。ＲＳが適所に含まれる場合、制御ループはもはやＶｏｕｔをＶｎｏｍに復元させるのではなく、むしろＶｏｕｔは、端子３４における電圧からΔＩｌｏａｄおよびＲＳの積を減じた値によって与えられる電圧に復元する。即ち、軽い負荷に対するＶｏｕｔの定常状態値は、重い負荷に対する場合よりも、Δｌｏａｄ＊ＲＳだけ高くなる。ＲＳを出力コンデンサのＥＳＲにほぼ等しくすることによって、ＲＳを使用しない場合に得られるよりも、いくらか狭いΔＶｏｕｔを得ることができる。
【００１０】
図１の回路の欠点について、その１つを図４ａおよび図４ｂに示す。この場合、負荷電流（図４ｂ）は、Ｖｏｕｔ（図４ａ）が定常状態値に静定する前に、再びステップ状に低下する。Ｉｌｏａｄが低下する時点においてＶｏｕｔが図３ａにおけるよりも高いと、上向きのＶｏｕｔスパイクのピークも高くなり、全体的な偏差ΔＶｏｕｔは、それ以外の場合よりも大きくなる。このように偏差が大きくなるのは、特に狭い出力電圧偏差仕様を満たすためには、レギュレータ１０はより大きな出力コンデンサを使用しなければならず、そのＥＳＲは比例的に小さくなることを意味する。コンデンサのコストは、近似的にそのＥＳＲに反比例するので、この仕様を満たすのは過度に費用がかかる可能性がある。
【００１１】
図１の回路の別の欠点は、直列抵抗器ＲＳにかなりの電力消費が必要となることである。例えば、ＲＳを５ｍΩ、最大負荷電流を１４．６Ａと仮定すると、ＲＳにおける消費は１．０７Ｗとなる。
【００１２】
レギュレータの負荷過渡応答を改善するに当たり、異なる制御原理を用いた手法が、Ｄ．Ｇｏｄｅｒ（Ｄ．ゴーダ）およびＷ．Ｒ．Ｐｅｌｌｅｔｉｅｒ（Ｗ．Ｒ．ペレチア）の“Ｖ２  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｐｒｏｖｉｄｅｓ  Ｕｌｔｒａ？Ｆａｓｔ  Ｔｒａｎｓｉｅｎｔ  Ｒｅｓｐｏｎｓｅ  ｉｎ  Ｓｗｉｔｃｈ  Ｍｏｄｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｉｅｓ”（Ｖ２アーキテクチャはスイッチ・モード電源において超高速過渡応答をもたらす）、ＨＦＰＣ  Ｐｏｗｅｒ  Ｃｏｎｖｅｒｓｉｏｎ、１９９６年９月、Ｐｒｏｃｅｅｄｉｎｇｓ、１９−２３ページに開示されている。この中に記載されているレギュレータは、プッシュ・プル・スイッチ、ドライバ回路、誤差増幅器、ならびに図１に示したのと同様の出力インダクタおよびコンデンサを含む。レギュレータの出力電圧を表わす信号が、誤差増幅器および電圧比較器双方に供給される。電圧比較器は、誤差増幅器の出力も受け取る。レギュレータの出力電圧が誤差増幅器の出力を超過した場合、比較器の出力は高に移行し、単安定マルチバイブレータをトリガし、所定の時間間隔にわたって上側のスイッチング・トランジスタをオフにする。
【００１３】
この回路の過渡応答は、図１の回路のそれよりも高速となるように設計されている。負荷電流のステップは、比較器における電圧を直ちに変化させ、鈍い誤差増幅器を迂回し、これによって応答時間を短縮する。しかしながら、応答時間が短くなっても、応答トレースの形状は依然として図３ａに示すものと類似しており、ΔＶｏｕｔの大きさには殆どなんの改善もない。
【００１４】
別のスイッチング・レギュレータが、Ｌ．Ｓｐａｚｉａｎｉ（Ｌ．スパッチアーニ）の“Ｆｕｅｌｉｎｇ  ｔｈｅ  Ｍｅｇａｐｒｏｃｅｓｓｏｒ  ・  ａ  ＤＣ／ＤＣ  Ｃｏｎｖｅｒｔｅｒ  Ｄｅｓｉｇｎ  Ｒｅｖｉｅｗ  Ｆｅａｔｕｒｉｎｇ  ｔｈｅ  ＵＣ３８８６  ａｎｄ  ＵＣ３９１０”（メガプロセッサの給電・ＵＣ３８８６およびＵＣ３９１０を特徴とするＤＣ／ＤＣ変換器設計の検討）、Ｕｎｉｔｒｏｄｅ  Ａｐｐｌｉｃａｔｉｏｎ  Ｎｏｔｅ  Ｕ―１５７、３―５４１ないし３―５７０ページに記載されている。このレギュレータは、出力インダクタにおける電流の平均値を制御することによって調整を行う、「平均電流制御」として知られている制御原理を採用している。レギュレータの出力インダクタと直列に抵抗器を接続し、この抵抗器間に電流検知増幅器（ＣＳＥ：ｃｕｒｒｅｎｔ  ｓｅｎｓｅ  ａｍｐｌｉｆｉｅｒ）を接続してインダクタ電流を検知する。ＣＳＥの出力は、電圧誤差増幅器の出力と共に、電流誤差増幅器に供給される。電圧誤差増幅器は、レギュレータの出力電圧を基準電圧と比較する。比較器は、一方の入力において電流誤差増幅器の出力、他方の入力において鋸波クロック信号を受け取る。比較器は、パルス幅変調出力を生成し、ドライバ回路を介してプッシュ・プル・スイッチを駆動する。
【００１５】
動作において、負荷電流の増大により、出力電圧が減少し、電圧誤差増幅器からの誤差信号が増大する。このために、電流誤差増幅器からの出力が増大し、そのため比較器が生成するパルスのデューティ比が大きくなる。すると、出力インダクタ内の電流が増大し、出力電圧を押し上げる。電圧誤差増幅器は、非積分利得を与えるように構成されており、これが、平均電流制御との組み合わせで、レギュレータに、有限で制御可能な出力抵抗を与える。これにより、出力電圧の位置付けは、直列抵抗器ＲＳが図１の回路の応答に影響を与える態様と同様となる。しかしながら、参考文献の図３２に明確に示されているように、得られる応答はこの場合も図３ａのそれに類似しており、依然としてΔＶｏｕｔが狭い出力電圧偏差仕様を超過する可能性がある。
【００１６】
【発明が解決しようとする課題】
先に記した問題を克服し、可能なかぎり最少の出力コンデンサを使用しつつ電圧レギュレータが大きな双方向負荷過渡状態に対して最適な応答を得ることができる方法および回路を提供する。
【００１７】
【課題を解決するための手段】
本発明は、出力コンデンサのサイズおよびコストを最小に抑えることが好ましく、その出力電圧を、負荷電流の大きな双方向ステップ変化に対して指定された境界以内に維持しなければならない電圧レギュレータと共に用いることを意図するものである。これらの目標を達成するに当たり、負荷電流における双方向ステップ変化に対するピーク対ピーク電圧偏差が許容最大値以下であることを補償する、可能な限り最大の等価直列抵抗（ＥＳＲ）と可能な限り最低の容量との組み合わせを有する出力コンデンサを採用し、ここでは「最低応答」と呼ぶ、ピーク偏差の発生後に平坦となる応答を確保するように、レギュレータを補償する。これらの条件を満たすと、レギュレータの出力コンデンサは、負荷電流における双方向ステップ変化に対して指定された境界以内に、出力電圧を留まらせることを可能にする、可能な限り最小のコンデンサとなる。本発明は、スイッチングおよび線形電圧レギュレータ双方に適用可能である。
【００１８】
本発明の更に別の特徴および利点は、添付図面と共に以下の詳細な説明を参照することにより、当業者には明白となろう。
【００１９】
【発明の実施の形態】
本発明は、負荷電流に大きな双方向ステップ状変化を必要とする用途において、電圧レギュレータの出力に使用可能な、可能な限り最小のコンデンサを決定する手段を提供する。これにより、レギュレータの出力電圧は、所与のステップ・サイズに対して指定される境界以内に維持することが可能となる。ここでは、負荷電流における所与のステップ変化をΔＩｌｏａｄとして識別し、許容可能な出力電圧偏差仕様をΔＶｏｕｔとして識別する。ここで用いる場合、「可能な限り最小の出力コンデンサ」とは、レギュレータがΔＶｏｕｔ仕様を満たすことを可能にする、可能な限り最小の容量値および許され得る最大のＥＳＲ値を有する出力コンデンサのことを意味するものとする。コンデンサのコストは、そのＥＳＲに反比例し、その容量に直接比例する傾向があるので、そして空間は殆ど常に回路ボード上では貴重であるので、本発明は、出力コンデンサのコストおよび空間要件を最小化することを可能にするものである。
【００２０】
本発明は、適正に構成された電圧レギュレータを用いれば、レギュレータが所与のΔＶｏｕｔ仕様を満たすことを可能にする、可能な限り最小の出力コンデンサがあるという現実を利用するものである。出力コンデンサの等価直列インダクタンスの効果を無視すると、負荷電流のステップ変化ΔＩｌｏａｄは、電圧レギュレータの出力電圧に初期変化を発生させる。これは、コンデンサのＥＳＲ（ここではＲｅとして識別する）およびΔＩｌｏａｄの積、即ち、Ｒｅ＊ΔＩｌｏａｄに等しい。この初期変化は、上方向および下方向双方の負荷電流ステップに生じる。出力コンデンサの容量Ｃがある「クリティカル（ｃｒｉｔｉｃａｌ）」値Ｃｃｒｉｔ（以下で詳しく論ずる）以上である場合、出力電圧偏差は初期のＲｅ＊ΔＩｌｏａｄ変化を超過することができない。ＣがＣｃｒｉｔ未満である場合、出力電圧偏差は、初期のＲｅ＊ΔＩｌｏａｄが変化した後その後復元し始める前に増加し続ける。
【００２１】
従来技術のレギュレータは、通常、負荷の過渡状態発生後に、出力電圧を公称値に向かって再度駆動するように設計されている。しかしながら、このようにすると、全体的な出力電圧偏差ΔＶｏｕｔが、Ｒｅ＊ΔＩｌｏａｄの２倍にまで達する可能性がある。負荷電流がステップ状に上昇すると、Ｖｏｕｔは公称電圧からＲｅ＊ΔＩｌｏａｄだけ低下する。負荷電流が十分長く高に留まっている場合、レギュレータはＶｏｕｔを再度公称電圧に駆動する。ここで、負荷電流が再度ステップ状に低下すると、ＶｏｕｔはＲｅ＊ΔＩｌｏａｄだけスパイク状に上昇し、その結果全出力電圧偏差は２（Ｒｅ＊ΔＩｌｏａｄ）となる。
【００２２】
従来技術のレギュレータのΔＶｏｕｔの大きさに対する制御方法に内在する欠点を認識してわかったのは、最適負荷過渡応答―即ち、最小の出力電圧偏差ΔＶｏｕｔを生成する応答は、下向きの負荷電流ステップの後上側の電圧偏差境界にて一定に留まり、上向きの負荷電流ステップの後下側の電圧偏差境界にて一定に留まる応答であるということであった。本発明は、レギュレータの負荷過渡応答がこの理論的最適値またはその近傍となるようにレギュレータを構成する方法を提供する。また、この応答を達成するために必要な出力コンデンサは、ΔＶｏｕｔの仕様を満たすために用いることができる、可能な限り最小のコンデンサであることがわかった。
【００２３】
最適な応答を得るという目標を達成し、これによって、満たすべき所与のΔＶｏｕｔ仕様を可能にする可能な限り最小のコンデンサを特定するためには、多数のステップを実行しなければならない。最初に、負荷電流の双方向ステップ変化ΔＩｌｏａｄに対して指定された電圧偏差指定ΔＶｏｕｔの制約を受ける電圧レギュレータが採用する出力コンデンサに対し、最大等価直列抵抗Ｒｅ（ｍａｘ）を決定する。オームの法則によれば、Ｒｅ（ｍａｘ）は、Ｒｅ（ｍａｘ）＝ΔＶｏｕｔ／ΔＩｌｏａｄで与えられる。出力コンデンサのＲｅがＲｅ（ｍａｘ）よりも少しでも大きい場合、ΔＩｌｏａｄに等しい負荷電流のステップ変化に対するＶｏｕｔの初期偏差は、必ずΔＶｏｕｔを超過する。
【００２４】
次のステップは、前述の「クリティカル」容量値Ｃｃｒｉｔを決定することである。クリティカル容量とは、電圧レギュレータによって駆動される負荷間に並列に（レギュレータの出力コンデンサとして）接続したときに、負荷および出力コンデンサの並列結合に向かってレギュレータによって注入される電流が、レギュレータの物理的制限によって許される最大の勾配で傾斜状に上昇（または下降）する際に、出力電圧の勾配をゼロにする、即ち、初期のＲｅ＊ΔＩｌｏａｄ変化後に平坦にさせる容量の量のことである。レギュレータの物理的制限によって許される最大の勾配のことを、ここでは「最大可用勾配（ｍａｘｉｍｕｍ  ａｖａｉｌａｂｌｅ  ｓｌｏｐｅ）」と呼ぶことにする。
【００２５】
クリティカル容量Ｃｃｒｉｔは次の式で与えられる。
【００２６】
【数１１】
Ｃｃｒｉｔ＝ΔＩｌｏａｄ／ｍＲｅ（ｍａｘ）                    （式２）
ここで、ΔＩｌｏａｄは最大予想負荷電流ステップ、Ｒｅ（ｍａｘ）は最大許容出力コンデンサＥＳＲ（先に計算した）、そしてｍは出力コンデンサおよび出力負荷の並列結合に向けて注入された電流に関連する勾配値であり、ｍおよびその値を決定する方法については以下で論ずる。
【００２７】
傾斜パラメータｍを図５ａないし図５ｃに示す。図５ａは、上方向ステップに対する負荷電流波形を示す。図５ｂは、レギュレータが最大可用勾配ｍにおいて出力電流を生成したときの出力容量および出力負荷の並列結合に向けてレギュレータが注入した電流を示す。図５ｃは、出力コンデンサにおける電流を示し、この電流は負荷電流と注入電流との差に等しい。
【００２８】
図５ｄおよび図５ｅは、レギュレータのの容量がＣｃｒｉｔよりも大きいとき（図５ｄ）およびＣｃｒｉｔよりも小さいとき（図５ｅ）に、レギュレータの出力コンデンサのサイズが、どのようにＶｏｕｔに影響を与え、レギュレータはコンデンサおよび負荷の並列結合に向けて最大可用勾配で電流を注入するのかについて示す。Ｃ＞Ｃｃｒｉｔの場合、Ｖｏｕｔは、初期ΔＩｌｏａｄＲｅ変化の発生直後に復元し始める。しかしながら、Ｃ＜Ｃｃｒｉｔの場合、出力電圧の偏差は、初期ΔＩｌｏａｄＲｅ変化後も増加し続け、その後最終的に復元する。
【００２９】
所与のレギュレータに対する勾配値ｍは、その構成によって左右される。一般的に、ｍは次のようにして確定する。
１）ΔＩｌｏａｄに等しい負荷電流のステップ増加に対して、出力負荷および出力コンデンサの並列結合に向けて電圧レギュレータが注入する電流の最大可用勾配の絶対値を決定する。
２）ΔＩｌｏａｄに等しい負荷電流のステップ減少に対して、出力負荷および出力コンデンサの並列結合に向けて注入される電流の最小可用勾配の絶対値を決定する。負荷電流におけるステップ状減少の結果、注入電流は負の勾配を有することになる。このステップに対して、次に、「負荷電流におけるステップ状減少に対する．．．最大可用勾配」は最大の負の勾配に等しくなる。
３）２つの絶対値の内どちらの方が小さいのかについて判定を行う。これは、「最悪事態」の最大可用勾配である。２つの絶対値の内小さい方が値ｍとなり、ここで求めた式において用いられる。
【００３０】
スイッチング・レギュレータでは、最悪事態の最大可用勾配ｍは、明らかに、その入力電圧Ｖｉｎ、その出力電圧Ｖｏｕｔ、およびその出力インダクタのインダクタンスＬによって定義される。例えば、バック型電圧レギュレータ（ｂｕｃｋ―ｔｙｐｅ  ｖｏｌｔａｇｅ  ｒｅｇｕｌａｔｏｒ）では、ｍは、以下のように決めることができる。ＶｏｕｔがＶｉｎ−Ｖｏｕｔ未満である場合、ｍはｍ＝Ｖｏｕｔ／Ｌで与えられる。ＶｏｕｔがＶｉｎ−Ｖｏｕｔよりも大きい場合、ｍはｍ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌで与えられる。
【００３１】
線形電圧レギュレータでは、最悪事態最大可用勾配は、そう明確には定義されない。これは、その電圧誤差増幅器の補償、その半導体デバイスの物理的特性、および可能性として負荷電流の値も含む、多数の要因に依存する。
【００３２】
本発明によって達成可能な２つの最適な負荷過渡応答を図６および図７に示す。図６ａは、出力コンデンサの容量ＣがＣｃｒｉｔ以上の場合に、適正に構成されたレギュレータについて、図６ｂに示す負荷電流における双方向ステップに対する最適な負荷過渡応答を示す。ＣはＣｃｒｉｔ以上であるので、最大出力電圧偏差はＲｅ＊ΔＩｌｏａｄに制限される。図７ａは、適正に構成されたレギュレータの出力コンデンサの容量がＣｃｒｉｔ未満の場合に、図７ｂの負荷電流における双方向ステップ変化ΔＩｌｏａｄに対する最適負荷過渡応答を示す。コンデンサのＲｅによって生ずる初期ステップ（＝Ｒｅ＊ΔＩｌｏａｄ）の後、Ｖｏｕｔは徐々に定常状態値に向かって傾斜し、次いで、負荷電流がステップ状に低下して元に戻るまで、定常状態値において一定に留まる。この場合のピーク電圧偏差ΔＶｏｕｔは、次の式で与えられることを示すことができる。
【００３３】
【数１２】
ΔＶｏｕｔ＝ΔＩｌｏａｄ２／２ｍＣ＋ｍＣＲｅ２／２                    （式２）
ここで、ｍおよびΔＩｌｏａｄは、式１におけると同一であり、ＣおよびＲｅは、それぞれ、用いる出力コンデンサの容量およびＥＳＲである。本発明は、Ｃｃｒｉｔ未満の容量を有するコンデンサを用いなければならない場合であっても、なおも式２によって与えられるピーク電圧偏差を超過しないことを保証する方法を提供する。したがって、ここで用いる場合、Ｃｃｒｉｔよりも大きな容量の出力コンデンサを有するレギュレータに対する「最適応答（ｏｐｔｉｍｕｍ  ｒｅｓｐｏｎｓｅ）」は、図６ａに示すようなものであり、レギュレータは、サイズΔＩｌｏａｄの負荷電流ステップに応答し、初期出力電圧偏差はΔＩｌｏａｄ＊Ｒｅに等しく、次の負荷電流ステップまで一定に留まる。出力コンデンサの容量がＣｃｒｉｔ未満の場合、最適応答は図７ａに示すようになり、ピーク出力電圧偏差は式２で与えられ、次の負荷電流ステップまで一定に留まる。
【００３４】
一旦ｍの値を所与のレギュレータに対して決定したなら、最適応答が得られる最小サイズのコンデンサ（図６ａまたは図７ａによる）を決定することができる。最小サイズのコンデンサは、以下の式を満足する容量ＣおよびＥＳＲ  Ｒｅの組み合わせを有するものである。
【００３５】
【数１３】
Ｃｍｉｎ＝［ΔＩｌｏａｄ２／２ｍ＋ｍＴＣ２／２］／ΔＶｏｕｔ        （式３）
ここで、ｍは先に計算した勾配値、ΔＶｏｕｔはΔＩｌｏａｄに等しい負荷電流のステップ変化に対する最大許容電圧偏差、そしてＴＣは特性時定数（以下で論ずる）である。
【００３６】
所与のコンデンサの種類に対して、式３を満足する最小サイズが存在する。コンデンサの種類には、例えば、アルミニウム（Ａｌ）電解質コンデンサ、セラミック・コンデンサ、およびＯＳ−ＣＯＮ（有機半導体電解質を有するＡｌ）コンデンサが含まれる。出力コンデンサの種類の選択は、多数の要因によって影響される。スイッチング・レギュレータでは、重要な考慮点の１つは、スイッチング周波数である。低周波数の設計（例えば、２００ｋＨｚ）では、Ａｌ電解質コンデンサを使用する傾向があり、中間周波数設計（例えば、５００ｋＨｚ）ではＯＳ―ＣＯＮコンデンサを使用する傾向があり、高周波数設計（１ＭＨｚ以上）ではセラミック・コンデンサを使用する傾向がある。
【００３７】
一旦コンデンサの種類を選択したなら、その特性時定数ＴＣを決定する。これは、そのＥＳＲおよびその容量の積によって与えられる。コンデンサのＥＳＲは、その容量が増大すると減少する傾向があるので、ＴＣは、所与の種類および電圧定格のコンデンサに対してはほぼ一定となる傾向がある。例えば、標準的な低電圧（例えば、１０Ｖ）Ａｌ電解質コンデンサは、約４０μｓ（例えば、２ｍＦｘ２０ｍΩ）の特性時定数を有し、セラミック・コンデンサは約１００ｎｓ（例えば、１０μＦｘ１０ｍΩ）の特性時定数を有し、ＯＳ−ＣＯＮコンデンサは約４μｓ（例えば、１００μＦｘ４０ｍΩ）の特性時定数を有する。
【００３８】
選択したコンデンサの種類に対して決定したＴＣを用いて、式３にしたがって最小容量を確定する。最小ＥＳＲ  Ｒｅ（ｍａｘ）は次の式で与えられる。
【００３９】
【数１４】
Ｒｅ（ｍａｘ）＝ＴＣ／Ｃｍｉｎ
Ｃｍｉｎに等しい、または好ましくはこれよりも大きい容量Ｃ、およびＲｅ（ｍａｘ）に等しいまたは好ましくはこれよりも多少小さいＥＳＲ  ＲＣを有するコンデンサを、レギュレータの出力コンデンサとして用いる。Ｃが先に計算したＣｃｒｉｔ値以上の場合、図６ａによる応答が得られる。ＣがＣｃｒｉｔ未満の場合、図７ａのような応答が達成される。Ｃｍｉｎに等しい容量およびＲｅ（ｍａｘ）に等しいＥＳＲを有する出力コンデンサを用いることは、許容可能であるが、推奨しない。こうすると、実用上稚拙な設計となり、許容範囲、経年変化、温度等に対する安全マージンが得られない。一方、Ｒｅ（ｍａｘ）よりもかなり小さめのＥＳＲを有するコンデンサを選択することも推奨しない。何故なら、コンデンサはＥＳＲが小さい程、コスト高となる傾向があるからである。一旦出力コンデンサのＥＳＲ値を確定したなら、その容量Ｃはほぼコンデンサの種類の選択によって決定されることを注記しておく。したがって、ＣはＣｃｒｉｔよりもかなり大きくなる場合もあるが、選択したコンデンサ種類の範囲内では、コンデンサのサイズは依然として最小のままである。
【００４０】
出力コンデンサを選択した後、電圧レギュレータは、その応答が図６ａ（Ｃ＞Ｃcritの場合）または図７ａ（Ｃ＜Ｃcritの場合）に示した最適形状を有するように構成する必要がある。Ｃ＞Ｃcritの場合、最適応答を達成するには、電圧レギュレータの出力インピーダンス（出力コンデンサのインピーダンスを含む）が抵抗性となり、出力コンデンサのＥＳＲに等しくなるように、電圧レギュレータを構成する。Ｃ＜Ｃcritの場合、最適応答は、負荷および出力コンデンサの結合に、最大可用勾配で、ピーク偏差に達するまで、レギュレータに電流を注入させることによってのみ保証される。この場合、レギュレータは、この応答の部分に対して非線形モードで動作するので最適出力インピーダンスを定義することはできないか、ほぼ最適な応答が得られるように出力インピーダンスの選択が可能であることには変わりない。
【００４１】
本発明による電圧レギュレータの一実施形態を図８に示す。可制御電力段５０は、トランスコンダクタンスｇによって特徴付けられ、制御入力５３において受け取る制御信号に応答して、出力ノード５２に出力Ｖｏｕｔを生成する。電力段５０は負荷５４を駆動する。出力コンデンサ５６が負荷間に並列に接続されており、ここでは、その容量性成分Ｃおよび等価直列抵抗Ｒｅ成分に分割して示されている。出力ノード５２と制御入力５３との間に、フィードバック回路５８が接続されている。
【００４２】
フィードバック回路５８は、例えば、電圧誤差増幅器５９を含むことができ、第１入力６０において出力電圧Ｖｏｕｔを表わす信号を、第２入力において基準電圧を受け取るように接続され、その入力間の差電圧と共に変動する出力６２を生成する。図８に示す実施形態では、最適負荷過渡応答、即ち、コンデンサ５６がＣｃｒｉｔ以上の場合には図６ａによる最適負荷過渡応答、そしてコンデンサ５６がＣｃｒｉｔ未満の場合には図７ａによる最適負荷過渡応答は、その利得Ｋ（ｓ）が次の式で与えられるように、電圧誤差増幅器５９を補償することによって達成される。
【００４３】
【数１５】
Ｋ（ｓ）＝−（１／ｇＲ０）（１／（１＋ｓＲｅＣ））          （式４）
ここで、ｇは可制御電力段５０のトランスコンダクタンス、ＣおよびＲｅは、それぞれ、出力コンデンサ５６の容量およびＥＳＲであり、ｓは複素周波数、ならびにＲ０は次の式で与えられる量である。
【００４４】
【数１６】
Ｃ≧Ｃｃｒｉｔの場合、Ｒ０＝Ｒｅ                            （式５）
【００４５】
【数１７】
Ｃ＜Ｃｃｒｉｔの場合、Ｒ０＝（ΔＩｌｏａｄ／２ｍＣ）＋（ｍＣＲｅ２／２ΔＩｌｏａｄ）
（式６）
ここで、ＣおよびＲｅは、それぞれ、出力コンデンサ５６の容量およびＥＳＲであり、ｍは出力コンデンサ５６および負荷５４の並列結合に向けて注入される電流の最小勾配の絶対値（Ｃｃｒｉｔの決定に関して論じた通りである）であり、ΔＩｌｏａｄはレギュレータが対処するように設計した最大負荷電流ステップである。
【００４６】
式５および式６において定義したＲ０の値は、レギュレータのピーク電圧偏差の尺度となる。ＣがＣｃｒｉｔ以上の場合、電圧誤差増幅器５９の利得Ｋ（ｓ）は式４に定義したようになり、レギュレータおよび出力コンデンサ５６の結合出力インピーダンスは、出力コンデンサの等価直列抵抗Ｒｅに等しくなる。したがって、ピーク電圧偏差は、ΔＩｌｏａｄ＊Ｒ０となり、これは、Ｃ≧Ｃｃｒｉｔの場合、ΔＩｌｏａｄ＊Ｒｅに等しい。
【００４７】
ＣがＣｃｒｉｔ未満であり、電圧誤差増幅器５９の利得Ｋ（ｓ）が式４に定義した通りである場合、ピーク電圧偏差ΔＶｏｕｔは、式２に定義したようになる。ＣがＣｃｒｉｔ未満の場合システムは非線形となり、したがって、レギュレータは図６ａに示す最適過渡応答を達成することができない。しかしながら、電圧誤差増幅器５９を補償して式４で与えられる伝達関数を形成すれば、図６ａの理想的な応答に実際上できるだけ近い過渡応答が得られる。
【００４８】
可制御電力段５０は、いずれの特定構成にも限定されるものではない。図８では、電力段５０は、電力モード制御を行うように構成されており、電力段は、ＲSに等しいトランスレジスタンスを有し、電力段の出力電流と共に変動する出力信号を生成する電流センサ６４、電流センサの出力および電圧誤差増幅器の出力６２を入力として受け取り、出力６７を生成する電流コントローラ６６、および電流コントローラからの出力６７を受け取り、応答して出力電圧Ｖoutを生成する電力回路６８を含む。本発明は、線形レギュレータおよびスイッチング・レギュレータ双方に適用可能である。線形レギュレータでは、電力回路６８は直列パス・トランジスタであり、電流コントローラ６６は増幅器である。スイッチング・レギュレータでは、電力回路６８は、制御型スイッチ、ダイオード、インダクタ、変圧器、およびコンデンサのような構成部品を含む、多数のトポロジのいずれでも有することができる。例えば、バック型スイッチング・レギュレータの典型的な電力回路を図１に示す。これは、１対の被制御スイッチ１４および１６、ならびにスイッチとレギュレータの出力との接合部間に接続された出力インダクタＬを含む。
【００４９】
スイッチング・レギュレータの電流コントローラ６６には、２つの形式が可能である。即ち、瞬時型および平均型である。瞬時電流制御は、例えば、Ａ．Ｓ．Ｋｉｓｌｏｖｓｋｉ（Ａ．Ｓ．キスロブスキ）、Ｒ．Ｒｅｄｌ（Ｒ．レドル）、およびＮ．Ｏ．Ｓｏｋａｌ（Ｎ．Ｏ．ソカル）、Ｄｙｎａｍｉｃ  ａｎａｌｙｓｉｓ  ｏｆ  ｓｗｉｔｃｈｉｎｇ？ｍｏｄｅ  ＤＣ／ＤＣ  ｃｏｎｖｅｒｔｅｒｓ（スイッチング・モードＤＣ／ＤＣ変換器の動的分析）、Ｖａｎ  Ｎｏｓｔｒａｎｄ  Ｒｅｉｎｈｏｌｄ（１９９１）、１０２ページに記載されているように、少なくとも６種類の異なる下位形式を有し、一定オフ時間ピーク電流制御、一定オン時間バレー電流制御、ヒステリティック制御（ｈｙｓｔｅｒｅｔｉｃ  ｃｏｎｔｒｏｌ）、一定周波数ピーク電流制御、一定周波数バレー電流制御、およびＰＷＭコンダクタンス制御が含まれる。瞬時電流コントローラは、通常、一スイッチング期間内で出力インダクタにおける電流を変化させることができるが、平均電流制御によってインダクタ電流を変化させるには通常数期間を要する。この理由のために、瞬時電流制御の方が好ましいが、平均電流コントローラも、電流制御ループが十分に速い応答を有するのであれば、本発明を実現するために使用可能である。しかしながら、かかる実施態様は、電流誤差増幅器を必要とするという欠点があり、レギュレータ回路の複雑度およびコストの上昇を招く。
【００５０】
図９は、本発明によるスイッチング電圧レギュレータの可能な一実施形態の概略図である。この実施形態では、フィードバック回路５８が電圧誤差増幅器５９を含み、電圧誤差増幅器５９は、演算増幅器７０、入力抵抗器Ｒ１、フィードバック抵抗器Ｒ２、およびフィードバック・コンデンサＣ１で構成されている。電力回路６８は、Ｖｉｎおよび接地間に接続された１対のスイッチ７２および７４を含み、これらのスイッチ間の接合部は出力インダクタＬに接続されている。電流センサ６４が、抵抗ＲＳを有する抵抗器７５によって実現され、インダクタＬおよび出力ノード５２の間に直列に接続されている。
【００５１】
電流コントローラ６６は、一定オフ時間ピーク電流制御型コントローラであり、電圧比較器７６を含む。電圧比較器７６の入力は、抵抗器７５のインダクタ側、および加算回路７８の出力に接続されている。加算回路７８は、その出力Ｚに、そのＸおよびＹ入力の電圧の和に等しい電圧を生成する。Ｘは電圧誤差増幅器５９の出力６２を受けるように接続され、Ｙは電流検知抵抗器７５の出力側に接続されている。また、加算回路７８は、固定利得ｋを有し、電圧誤差増幅器５９の出力およびそのＸ入力間に接続された、利得段８０を有する。利得ｋは、出力電圧Ｖｏｕｔおよび基準抵抗Ｖｒｅｆがほぼ等しいと予想される場合、単位、例えば、０．０１よりも大幅に小さくなければならない。比較器７６の出力は、単安定マルチバイブレータ８２に接続されており、その出力は、論理反転器８４を介して、駆動回路８３に供給される。駆動回路８３は、上位ドライバ８６および下位ドライバ８８を含み、電力回路６８のスイッチ７２および７４をそれぞれ駆動する。
【００５２】
図９のスイッチング・レギュレータ回路の動作は次の通りである。インダクタＬ内の電流と抵抗器７５の抵抗ＲＳの積が、電圧誤差増幅器５９が生成する誤差電圧を超過する場合、電圧比較器７６の出力は高となり、単安定マルチバイブレータをトリガする。論理反転器８４は、マルチバイブレータ８２の高出力を反転し、上位ドライバ８６に上位スイッチ７２をオフに切り替えさせ、下位ドライバ８８に下位スイッチ７４をオンに切り替えさせる。その結果、インダクタＬの電流は減少し始める。単安定マルチバイブレータ８２は、関連するタイミング間隔Ｔｏｆｆを有し、タイミング間隔Ｔｏｆｆが経過した後、スイッチ７２および７４の状態は逆転し、インダクタＬ内の電流は増加し始める。インダクタ電流が比較器７６のスレシホルドを超過すると、サイクルが繰り返される。出力電圧調整を行うには、加算回路７８により、誤差増幅器５９からの誤差電圧を用いて電圧比較器８２のスレシホルドを変化させる。
【００５３】
本発明にしたがって構成すると、図９のスイッチング電圧レギュレータは、図１０ａおよび図１０ｂにそれぞれ示す、負荷電流Ｉｌｏａｄおよび出力電圧Ｖｏｕｔのシミュレーション・プロットに示すような、ほぼ最適な負荷過渡応答を得る。この例では、負荷電流は０．５６Ａから１４．５６Ａまで変化し、そして戻り（ΔＩｌｏａｄ＝１４Ａ）、許容出力電圧偏差ΔＶｏｕｔは０．０７Ｖである。スイッチング・レギュレータのパラメータ値は、次の通りである。
【００５４】
Ｖｉｎ＝５Ｖ、Ｖｒｅｆ＝２．８Ｖ、Ｌ＝３μＨ、Ｃ＝１０ｍＦ、Ｒｅ＝５ｍΩ、ＲＳ＝５ｍΩ、ｋ＝０．０１、ΔＩｌｏａｄ＝１４Ａ、ΔＶｏｕｔ＝０．０７Ｖ。
【００５５】
出力コンデンサのＲｅは、Ｒｅ（ｍａｘ）＝ΔＶｏｕｔ／ΔＩｌｏａｄによって定義される容認範囲内であり、ここでは、０．０７Ｖ／１４Ａ＝５ｍΩに等しいことを注記しておく。
【００５６】
この例では、Ｖｏｕｔ（＝Ｖｒｅｆ）は、Ｖｉｎ＝Ｖｏｕｔより大きいので、ｍは以下の式で与えられる。
【００５７】
【数１８】
ｍ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ＝［（５−２．８）Ｖ］／３μＨ＝０．７３３Ａ／μｓ
式１から、クリティカル容量Ｃｃｒｉｔは、次の式で与えられる
【００５８】
【数１９】
Ｃｃｒｉｔ＝１４Ａ／［（０．７３３Ａ／μｓ）（５ｍΩ）］＝３．８１８ｍＦ
１０ｍＦは３．８１４ｍＦよりも大きいので、ＣはＣｃｒｉｔよりも大きく、したがってＲ０（式５で与えられる）はＲｅに等しくなる。これを達成するには、電圧誤差増幅器５９を必要に応じて補償し、式４の伝達関数を得る。電圧誤差増幅器５９を図９に示すように実現する場合、以下の２つの式を満足すれば、この補償は行われる。
【００５９】
【数２０】
Ｋ＊（Ｒ２／Ｒ１）＝１／（ｇ＊Ｒ０）                      （式７）
【００６０】
【数２１】
Ｒｅ＊Ｃ＝Ｒ２＊Ｃ１                                      （式８）
ｇの値は、電流センサ６４のトランスレジスタンスおよび電流コントローラ６６の実施態様によって決定される。電流コントローラの第１段が電圧比較器（この場合のように）である場合、ｇは電流センサ６４のトランスレジスタンスの逆に等しい。電流センサを抵抗で実現する場合、トランスレジスタンスは単に抵抗器の抵抗となる（したがって、この例では、ｇ＝１／ＲＳ）。この例では、以下の成分値を用いた場合に、式７および式８を満足する。
【００６１】
Ｒ１＝１ｋΩ、Ｒ２＝１００ｋΩ、Ｃ１＝５００ｐＦ
図１０ｂの波形が示すように、出力電圧応答は、５ｍΩの抵抗性出力インピーダンスに対応し、出力コンデンサのＥＳＲにも等しい。
【００６２】
フィードバック回路５８の一代替実施態様を図１１に示す。ここでは、電圧誤差増幅器５９は、トランスコンダクタンス増幅器９０を用いて実現している。トランスコンダクタンス増幅器は、出力電流が、非反転入力および反転入力間の電圧差に比例することを特徴とする。出力電流および入力差電圧間の比例係数は、増幅器のトランスコンダクタンスｇｍとなる。トランスコンダクタンス型電圧誤差増幅器の電圧利得は、トランスコンダクタンス増幅器９０の出力に接続されているインピーダンスと、トランスコンダクタンスｇｍとの積に等しい。
【００６３】
図９および図１１に示す電圧誤差増幅器の実施態様は、以下の３つの式を満足する場合、等価となる。
【００６４】
【数２２】
ｇｍ［（Ｒ３Ｒ４）／（Ｒ３＋Ｒ４）］＝Ｒ２／Ｒ１                  式９
【００６５】
【数２３】
ＶＣＣ［（Ｒ４）／（Ｒ３＋Ｒ４）］＝Ｖｒｅｆ                      式１０
【００６６】
【数２４】
Ｃ２［（Ｒ３Ｒ４）／（Ｒ３＋Ｒ４）］＝Ｃ１Ｒ２                    式１１
したがって、式９、式１０および式１１の各々を満足すると、式４に定義した伝達関数が、図１１に示す電圧誤差増幅器５９について得られる。
【００６７】
本発明は、電圧誤差増幅器を含む電流モード制御型電圧レギュレータと共に用いることに限定される訳ではない。電流モード制御も電圧誤差増幅器も使用しない本発明の可能な一実施形態を図１２に示す。この実施形態では、可制御電力段１００が、１対の入力１０２、１０４間の電圧差に応じて出力電圧Ｖｏｕｔを生成する。電力段は、入力を受け取る高速電圧コントローラ１０５によって制御される電力回路６８を含む。スイッチング電圧レギュレータでは、高速電圧コントローラ１０５は、知覚し得る正の電圧差が入力１０２および１０４間に現れた場合に、その出力におけるパルス列のデューティ比を急速に大きくするという特徴がある。線形電圧レギュレータでは、高速電圧コントローラ１０５は、通常、広帯域演算増幅器を用いて実現する。
【００６８】
また、図１２の実施形態は、電力段１００の出力と出力ノード５２との間に直列に接続されたトランスレジスタンスＲＳを有する電流センサ１０６も含み、レギュレータの出力電流と共に変動する出力を生成する。電流センサの出力は、加算回路１０８の一方の入力に接続され、加算回路の第２入力は出力ノード５２に接続されている。加算回路は、その入力の和に等しい出力電圧を生成し、電力段１００の入力１０２に接続する。
【００６９】
電力段１００の入力１０４は、１対のインピーダンスＺ１およびＺ２間の接合点に位置するノード１１０に接続されている。インピーダンスＺ１およびＺ２は、出力ノード５２および電圧基準１１２間に直列に接続されている。レギュレータを図１２に示すように構成する場合、２つのインピーダンスの比Ｚ２／Ｚ１を次の式にしたがって調整することによって、最適過渡応答が得られる。
【００７０】
【数２５】
Ｚ２／Ｚ１＝［（Ｒ０（１＋ｓＲｅＣ）−ＲＳ］／ＲＳ        （式１２）
ここで、Ｒ０は式５および式６で定義されており、ＲＳは電流センサ１０６の抵抗であり、ＲｅおよびＣは採用する出力コンデンサ５６のＥＳＲおよび容量である。
【００７１】
図１２の電圧レギュレータの実施形態の一実施態様を図１３に示す。高速電圧コントローラ１０５は、ヒステレティック比較器（ｈｙｓｔｅｒｅｔｉｃ  ｃｏｍｐａｒａｔｏｒ）１３０によって実現され、その出力は駆動回路１３２に接続されている。駆動回路１３２は、上位ドライバ１３４および下位ドライバ１３６を含む。電力回路６８は、上位スイッチ１３８および下位スイッチ１４０を含み、それぞれ、ドライバ１３４および１３６によって駆動される。出力インダクタＬは、スイッチ間の接合部に接続されている。ヒステレティック比較器１３０は、出力電圧を監視し、出力電圧が比較器の上側スレシホルドを超過したときに、上位スイッチをオフにする。上位スイッチは、出力電圧が比較器の下側スレシホルド未満に低下したときに、再びオンになる。
【００７２】
電流センサ１０６および加算回路１０８は、抵抗器ＲＳを有する直列抵抗器１４２によって実現されている。インピーダンスＺ１は、コンデンサＣ４および抵抗器Ｒ６の並列結合によって実現され、インピーダンスＺ２は抵抗Ｒ７によって実現されている。
【００７３】
図１３のスイッチング・レギュレータの出力インピーダンスが抵抗Ｒ０に等しくなるためには、抵抗器Ｒ６およびＲ７の抵抗比は、次の式で与えられなければならない。
【００７４】
【数２６】
Ｒ7／Ｒ6＝（Ｒ0−ＲS）／ＲS
更に、コンデンサＣ4の容量と抵抗器Ｒ7の抵抗の積は、次の式で与えられなければならない。
【００７５】
【数２７】
Ｃ4Ｒ7＝Ｃ［（Ｒ0Ｒｅ）／Ｒｓ］
電圧レギュレータの設計技術における当業者には容易に認められるであろうが、先に論じた電圧レギュレータの実施態様および実施形態は、単に例示に過ぎない。多くの他の回路構成を用いても、本発明の方法をここに記載するように実施する限り、最適な過渡応答、および可能な限り最小の出力コンデンサという本発明の目標を達成することができる。
【００７６】
ここに記載した本発明の方法は、一般的な設計手順として提示することができ、線形およびスイッチング電圧レギュレータ双方の設計に適用可能であり、先に定義したクリティカル容量を超える容量を有する出力コンデンサおよびこれ未満の容量を有する出力コンデンサ双方の使用にも対応する。この設計手順は、以下のステップにしたがって実施することができる。
【００７７】
１．負荷電流におけるステップ変化ΔＩｌｏａｄに対して指定された電圧偏差仕様ΔＶｏｕｔ以内に規制出力電圧を維持するために必要な電圧レギュレータの出力コンデンサとして用いられるコンデンサの種類（Ａｌ電解質、セラミック、およびＯＳ−ＣＯＮコンデンサ等）の種類を選択する。
【００７８】
２．選択したコンデンサの種類に対して、特性時定数ＴＣを決定する。これは、先に説明したように、そのＥＳＲおよびその容量の積として定義される。
【００７９】
３．ΔＩｌｏａｄに等しい負荷電流のステップ状増大に対して、出力負荷および出力コンデンサの並列結合に向けて電圧レギュレータが注入する電流の最大可用勾配の絶対値、ならびにΔＩｌｏａｄに等しい負荷電流のステップ状減少に対して、出力負荷および出力コンデンサの並列結合に向けて注入する電流の最小可用勾配の絶対値を決定する。これは、式１に関して説明したように行う。
【００８０】
４．２つの絶対値の内小さい方を決定する。小さい方の絶対値をｍとして識別する。
【００８１】
５．以下の式にしたがって第１容量Ｃ０を決定する。
【００８２】
【数２８】
Ｃ０＝［ΔＩｌｏａｄ２／２ｍ＋ｍＴＣ２／２］／ΔＶｏｕｔ
６．以下の式にしたがって抵抗Ｒｅ０を決定する。
【００８３】
【数２９】
Ｒｅ０＝ＴＣ／Ｃ０
７．以下の式にしたがって、クリティカル容量値Ｃｃｒｉｔを決定する。
【００８４】
【数３０】
Ｃｃｒｉｔ＝ΔＩｌｏａｄ／ｍＲｅ０
８．Ｃ０＜Ｃｃｒｉｔの場合、Ｃ０にほぼ等しい容量Ｃ１、およびＲｅ０にほぼ等しい等価直列抵抗Ｒｅ１を有する出力コンデンサを用いる。
【００８５】
Ｃ０≧Ｃｃｒｉｔの場合、ΔＶｏｕｔ／ΔＩｌｏａｄにほぼ等しい等価直列抵抗Ｒｅ２、およびＴＣ／Ｒｅ０にほぼ等しい容量Ｃ２を有する出力コンデンサを用いる。
【００８６】
９．以下の式にしたがって、抵抗Ｒ０を決定する。
Ｃ０＜Ｃｃｒｉｔの場合、
【００８７】
【数３１】
Ｒ０＝ΔＩｌｏａｄ／２ｍＣ１＋［ｍＣ１（Ｒｅ１）］／２ΔＩｌｏａｄ
Ｃ０≧Ｃｃｒｉｔの場合、
【００８８】
【数３２】
Ｒ０＝Ｒｅ２
１０．使用する出力コンデンサへの接続の前に定義される、電圧レギュレータの出力インピーダンスが、抵抗Ｒ０およびインダクタンスＬ０の直列結合にほぼ等しくなるように電圧レギュレータを調整する。Ｌ０は次の式で与えられる。
【００８９】
Ｃ０＜Ｃｃｒｉｔの場合、
【００９０】
【数３３】
Ｌ０＝Ｃ１＊Ｒｅ１＊Ｒ０
Ｃ０≧Ｃｃｒｉｔの場合、
【００９１】
【数３４】
Ｌ０＝Ｃ２＊Ｒｅ２＊Ｒ０
このステップは、前述の方法にしたがってレギュレータのフィードバック回路の伝達関数を式４に対応させることによって、実行する。
【００９２】
時定数ＴＣ（またはその構成係数ＣおよびＲｅ）は、個々のコンデンサ種に対して正確に定義された量ではないことを注記しておく。製造許容誤差、ケース・サイズ、温度および電圧定格を含む多数の要因が全てＴＣに影響を及ぼし得る。したがって、実際の設計では、計算に用いたパラメータＴＣは、近似値として見なすべきであり、設計手順をある回数繰り返すことが必要な場合もある。
【００９３】
また、本発明の方法は、特に電流モード制御を採用するバック型スイッチング電圧レギュレータの設計を対象とする手順として提示することができる。これは、レギュレータの出力コンデンサのサイズを最小に抑えつつ、負荷電流のステップ変化ΔＩｌｏａｄに対して指定された電圧偏差仕様ΔＶｏｕｔ以内にその出力電圧Ｖｏｕｔを維持することを保証する。この種のレギュレータは、入力電圧Ｖｉｎおよび接地間に直列に接続された１対のスイッチを有し、スイッチ間の接合部が出力インダクタに接続されている。スイッチは、インダクタをＶｉｎおよび接地に交互に接続するように駆動される。以下の設計手順は、Ｃ＞Ｃｃｒｉｔの場合にのみ適用可能であり、その場合、図６ａに示した最適負荷過渡応答が得られることを注記しておく。また、電流モード制御を採用するバック型レギュレータも、前述の設計手順に従うことによって、Ｃｃｒｉｔ未満の容量を有する出力コンデンサを使用することが可能であり、これによって、図７ａに示した最適応答を達成することができる。Ｃ＞Ｃｃｒｉｔの場合に適用可能な設計手順は、以下のステップによって実施することができる。
【００９４】
１．以下の式にしたがって、レギュレータの出力コンデンサに対して、最大等価直列抵抗Ｒｅ（ｍａｘ）を計算する。
【００９５】
【数３５】
Ｒｅ（ｍａｘ）＝ΔＶｏｕｔ／ΔＩｌｏａｄ
２．以下の式にしたがって、レギュレータの出力インダクタに対する最小インダ−クタンスＬｍｉｎを決定する。
【００９６】
【数３６】
Ｌｍｉｎ＝（ＶｏｕｔＴｏｆｆＲｅ（ｍａｘ））／Ｖｒｉｐｐｌｅ、ｐ−ｐ
ここで、Ｔｏｆｆは出力インダクタをＶｉｎに接続するスイッチのオフ時間、Ｖｒｉｐｐｌｅ、ｐ−ｐは最大許容ピーク対ピーク出力リップル電圧である。
【００９７】
３．Ｌｍｉｎ以上のインダクタンスＬ１を有する出力インダクタを用いる。
４．以下の式にしたがって、出力コンデンサの最小容量Ｃｍｉｎを決定する。
【００９８】
【数３７】
Ｖｏｕｔ＜（Ｖｉｎ−Ｖｏｕｔ）の場合、Ｃｍｉｎ＝ΔＩｌｏａｄ／［Ｒｅ（ｍａｘ）（Ｖｏｕｔ／Ｌ１）］
【００９９】
【数３８】
Ｖｏｕｔ＞Ｖｉｎ−Ｖｏｕｔの場合、Ｃｍｉｎ＝ΔＩｌｏａｄ／［Ｒｅ（ｍａｘ）（（Ｖｉｎ−
Ｖｏｕｔ）／Ｌ１）］
５．Ｃｍｉｎにほぼ等しい容量Ｃを有する出力コンデンサ、およびＲｅ（ｍａｘ）にほぼ等しい等価直列抵抗Ｒｅを用いる。
【０１００】
６．レギュレータの出力インピーダンスをＲｅにほぼ等しくなるように構成する。このステップは、前述の方法にしたがって、レギュレータのフィードバック回路の伝達関数を式４と対応付けさせることによって行う。
【０１０１】
以上本発明の特定的な実施形態について示しかつ説明したが、当業者には多数の変形や代替実施形態も想起されよう。例えば、バック型スイッチング・レギュレータのありふれた代替実施形態の１つに、第２スイッチを整流ダイオードで置換したものもある。したがって、本発明は添付した請求の範囲に関してのみ制限されることを意図するものとする。
【図面の簡単な説明】
【図１】従来技術のスイッチング電圧レギュレータ回路の概略図である。
【図２】図２ａおよび図２ｂから成り、それぞれ、出力端子および出力コンデンサ間に接続された抵抗器を含まない従来技術の電圧レギュレータ回路の出力電圧および負荷電流のプロットである。
【図３】図３ａおよび図３ｂから成り、それぞれ、出力端子および出力コンデンサ間に接続された抵抗器を含む従来技術のレギュレータ回路の出力電圧および負荷電流のプロットである。
【図４】図４ａおよび図４ｂから成り、それぞれ、出力電圧が上方向負荷電流ステップに応答して静定する前に負荷電流がステップ状に低下する場合の従来技術の電圧レギュレータ回路の出力電圧および負荷電流のプロットである。
【図５】図５ａないし図５ｅから成り、
図５ａは、負荷電流におけるステップ変化のプロットであり、
図５ｂは、図５ａに示す負荷電流におけるステップ状変化に応答して、出力コンデンサおよび出力負荷の並列結合に向けて電圧レギュレータによって注入される出力電流のプロットであり、
図５ｃは、図５ａに示す負荷電流におけるステップ状変化に応答した電圧レギュレータの出力コンデンサ電流のプロットであり、
図５ｄは、出力コンデンサの容量がクリティカル容量Ｃｃｒｉｔよりも大きい場合の、電圧レギュレータの出力電圧のプロットであり、
図５ｅは、出力コンデンサの容量がクリティカル容量Ｃｃｒｉｔ未満である場合の、電圧レギュレータの出力電圧のプロットである。
【図６】図６ａおよび図６ｂから成り、それぞれ、クリティカル容量Ｃｃｒｉｔ以上である出力容量を採用した本発明による電圧レギュレータの出力電圧および負荷電流のプロットである。
【図７】図７ａおよび図７ｂから成り、それぞれ、クリティカル容量Ｃｃｒｉｔ未満の出力容量を採用した本発明による電圧レギュレータの出力電圧および負荷電流のプロットである。
【図８】本発明による電圧レギュレータの一実施形態のブロック／概略図である。
【図９】図８に示す電圧レギュレータの実施形態に可能な一実施態様の概略図である。
【図１０】図１０ａおよび図１０ｂから成り、それぞれ、図９による電圧レギュレータに対する出力電圧および負荷電流のシミュレーション・プロットである。
【図１１】図９に示す電圧誤差増幅器の代替実施態様の概略図である。
【図１２】本発明による電圧レギュレータの別の実施形態のブロック／概略図である。
【図１３】図１２に示す電圧レギュレータの実施形態に可能な一実施態様の概略図である。
【符号の説明】
１０    スイッチング電圧レギュレータ
１２    プッシュ・プル・スイッチ
１４，１６    パワーＭＯＳＦＥＴ
１８    ドライバ回路
２０    デューティ比変調回路
２４    クロック回路
２６    誤差信号発生回路
２８    高利得演算増幅器
３０    出力コンデンサ
３２    負荷
５０    可制御電力段
５２    出力ノード
５３    制御入力
５４    負荷
５６    出力コンデンサ
５８    フィードバック回路
５９    電圧誤差増幅器
６４    電流センサ
６６    電流コントローラ
６８    電力回路
７０    演算増幅器
７２，７４    スイッチ
７５    抵抗器
７６    電圧比較器
７８    加算回路
８０    電力段
８２    単安定マルチバイブレータ
８３    駆動回路
８４    論理反転器
８６    上位ドライバ
８８    下位ドライバ
９０    トランスコンダクタンス増幅器
１００    可制御電力段
１０５    高速電圧コントローラ
１０６    電流センサ
１０８    加算回路
１３２    駆動回路
１３４    上位ドライバ
１３６    下位ドライバ
１３８    上位スイッチ
１４０    下位スイッチ
【図１】
0003574029.tif 000007
【図２】
0003574029.tif 000008
【図３】
0003574029.tif 000009
【図４】
0003574029.tif 000010
【図５】
0003574029.tif 000011
【図６】
0003574029.tif 000012
【図７】
0003574029.tif 000013
【図８】
0003574029.tif 000014
【図９】
0003574029.tif 000015
【図１０】
0003574029.tif 000016
【図１１】
0003574029.tif 000017
【図１２】
0003574029.tif 000018
【図１３】
0003574029.tif 000019