(57)【特許請求の範囲】
【請求項１】
発電機を電源として直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタから一定の波高値ＶAを有する所望の波形の交流出力電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧ＶB を検出する直流電圧検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記スイッチ素子のオンオフの基準デューティ比Ｄo と負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Ｖd を前記直流電圧ＶD から差し引いた電圧ＶD −Ｖd に対する前記出力電圧の波高値ＶA の比Ｋv ＝ＶA ／（ＶD −Ｖd ）との積Ｄo ×Ｋv を実デューティ比Ｄとして演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Ｄで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。
【請求項２】
発電機を電源として直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタから一定の波高値ＶAを有する所望の波形の交流出力電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧ＶD を検出する直流電圧検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記スイッチ素子のオンオフの基準デューティ比Ｄo を演算する基準デューティ比演算手段と、負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Ｖd を前記直流電圧ＶD から差し引いた電圧ＶD −Ｖd に対する前記出力電圧の波高値ＶA の比ＶA ／（ＶD −Ｖd ）を補正係数Ｋv として演算する補正係数演算手段と、前記基準デューティ比Ｄo に前記補正係数演算手段により演算された補正係数Ｋv を乗じて前記スイッチ素子の実デューティ比Ｄ＝Ｄo ×Ｋv を演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Ｄで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。
【請求項３】
発電機を電源として直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記フィルタ回路から一定の波高値ＶAを有する所望の波形の交流電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧ＶD を検出する直流電圧検出手段と、前記負荷接続端子を通して流れる負荷電流を検出する負荷電流検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記インバータ回路のスイッチ素子のオンオフの基準デューティ比Ｄo を演算する基準デューティ比演算手段と、前記負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Ｖd を演算する電圧降下演算手段と、前記直流電圧ＶD から前記電圧降下Ｖd を差し引いた電圧ＶD −Ｖd に対する前記出力電圧の波高値ＶA の比ＶA ／（ＶD −Ｖd ）を補正係数Ｋv として演算する補正係数演算手段と、前記基準デューティ比Ｄo に前記補正係数演算手段により演算された補正係数Ｋv を乗じて前記スイッチ素子の実デューティ比Ｄ＝Ｄo ×Ｋv を演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Ｄで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発電機を電源として直流電圧を発生する電源部の出力をインバータ回路を用いて一定の周波数を有する交流電圧に変換するインバータ発電装置に関する。
【０００２】
【従来の技術】
内燃機関等の原動機により駆動される交流発電機を電源とする電源装置として、交流発電機の出力を整流して得た直流電圧を、インバータ回路により所定の波高値と周波数とを有する交流電圧に変換するようにしたインバータ発電装置が多く用いられている。
【０００３】
この種の発電装置は、発電機を電源として直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、フィルタ回路から一定の周期Ｔと一定の波高値ＶＡ  とを有する所望の波形の交流出力電圧を得るように、一定のＰＷＭ周期Δｔ毎に到来するタイミングをスイッチタイミングとして所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加される負荷接続端子とを備えている。
【０００４】
なお本明細書において、スイッチ素子のオンオフの「デューティ比」とは、スイッチ素子がオン状態になる期間ΔｔｏｎのＰＷＭ周期Δｔに対する比（＝Δｔｏｎ／Δｔ）をいう。
【０００５】
この種の発電装置において、例えば交流出力電圧の波形を正弦波とする場合には、ＰＷＭ周期Δｔ毎に到来するｎ番目（ｎは０からＴ／Δｔまでの正の整数）のスイッチタイミングにおいて、インバータ回路のスイッチ素子を下記のデューティ比Ｄｏ  でオンオフさせる。
【０００６】
Ｄｏ  ＝ｓｉｎ（２πｎΔｔ／Ｔ）                              …（１）
なお交流出力電圧の波形を正弦波とする場合、上記基準デューティ比Ｄｏ  は、上記のようにｓｉｎ関数を用いる代りに、ｃｏｓ関数を用いて演算することもできる。
【０００７】
ｎ番目のスイッチタイミングにおいて上記デューティ比Ｄｏ  でインバータ回路のスイッチ素子をオンオフさせた場合、負荷接続端子間に得られる交流電圧の波高値は、電源部からインバータ回路に与えられる直流電圧ＶＤ  により決まる。
【０００８】
ところが、発電機を電源として直流電圧を得るように構成された電源部は、その出力電圧対出力電流特性がいわゆる垂下特性を有していて、負荷電流が変化すると電源部から得られる直流電圧ＶＤ  が大幅に変化するため、負荷の変化に伴って負荷接続端子間に得られる正弦波交流出力電圧の波高値が大幅に変化し、負荷電流の変化に対する出力電圧の変動率が大きくなるのを避けられない。
【０００９】
これを防ぐために、従来は、直流電源部の出力電圧を設定値に保つように制御する制御回路を設けていたが、直流電源部の垂下特性が大きい場合には、負荷電流の広範囲の変動に対してその出力電圧を一定に保つことが難しいため、負荷接続端子間に得る交流出力電圧の波形歪みを許容範囲に抑えて運転することができる負荷の範囲が制限されるという問題があった。
【００１０】
そこで本発明者は、交流出力電圧の波形を所望の波形とするために必要なデューティ比［例えば（１）式で与えられるデューティ比］Ｄｏ  を基準デューティ比とし、負荷接続端子間に得ようとする出力電圧の波高値の設定値ＶＡ  と直流電源部の出力電圧ＶＤ  との比ＶＡ  ／ＶＤ  を補正係数Ｋｖ  として、この補正係数Ｋｖ    （＝ＶＡ  ／ＶＤ  ）と基準デューティ比Ｄｏ  との積をｎ番目のスイッチタイミングにおけるスイッチ素子の実デューティ比Ｄ＝Ｄｏ  ×Ｋｖ  とすることにより、デューティ比を直流電源部の出力電圧に対して補正することを提案した。
【００１１】
このように、インバータ回路のスイッチ素子のオンオフのデューティ比を直流電源部の出力電圧に対して補正するようにすると、直流電源部の出力電圧が変化しても負荷接続端子間に得られる交流出力電圧の波高値を設定値に保つことができるため、直流電源部の出力電圧を特に制御しなくても負荷接続端子間に所望の波高値を有する交流出力電圧を得ることができる。
【００１２】
【発明が解決しようとする課題】
上記のように、基準デューティ比Ｄｏ  に補正係数Ｋｖ  を乗じることにより実デューティ比Ｄを求めて、この実デューティ比Ｄで各スイッチタイミングにおけるスイッチ素子のオンオフ動作を行わせるようにした場合、補正係数Ｋｖ  には、負荷電流によりインバータ回路とフィルタとで生じる電圧降下が反映されないため、無負荷時と負荷時とで負荷接続端子間に得られる電圧に差が生じ、電圧変動率が無視できない大きさになるおそれがある。
【００１３】
本発明の目的は、直流電源部の出力電圧を制御せずに所望の大きさを有する交流出力電圧を得ることができるだけでなく、インバータ回路とフィルタとで生じる電圧降下の影響を無くして電圧変動率を小さく抑えることができるようにしたインバータ発電装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明に係わるインバータ発電装置は、発電機を電源として直流電圧を発生する電源部と、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、所望の波形の交流出力電圧をフィルタから得るようにインバータ回路のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加される負荷接続端子と、電源部が出力する直流電圧ＶＤ  を検出する直流電圧検出手段とを備えている。
【００１５】
本発明においては、上記コントローラに、交流出力電圧の波形を所望の波形とするために必要なスイッチ素子のオンオフの基準デューティ比Ｄｏ  と負荷電流によりインバータ回路とフィルタとで生じる電圧降下Ｖｄ  を直流電圧ＶＤ  から差し引いた電圧ＶＤ  −Ｖｄ  に対する出力電圧の波高値ＶＡ  の比Ｋｖ  ＝ＶＡ  ／（ＶＤ  −Ｖｄ  ）との積Ｄｏ  ×Ｋｖ  を実デューティ比Ｄとして演算する実デューティ比演算手段と、実デューティ比演算手段により演算された実デューティ比Ｄでスイッチ回路のスイッチ素子をオンオフさせるようにインバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを設けた。
【００１６】
上記のように、インバータ回路とフィルタとで生じる電圧降下を考慮して補正係数Ｋｖ  を定めると、無負荷時の交流出力電圧の大きさと負荷時の交流出力電圧の大きさとをほぼ同一にすることができるため、負荷電流の変化に対する出力電圧の変動率を小さくすることができる。
【００１７】
なおブリッジ形のインバータ回路では、ブリッジの対角位置にある２つのスイッチ素子を通して各瞬時の負荷電流が流れるため、該インバータ回路で生じる電圧降下はスイッチ素子の飽和電圧（サチュレーション電圧）Ｖｃｅの２倍の値となる。
【００１８】
【発明の実施の形態】
図１は、本発明が対象とするインバータ発電装置の構成例を示したもので、同図において、１は内燃機関、２は内燃機関により駆動される３相磁石式交流発電機である。以下に示す説明では、負荷接続端子間に得る交流出力電圧の所望の波形を正弦波とし、（１）式ににより基準デューティ比を演算するものとする。
【００１９】
磁石式交流発電機２は、多極に構成されて内燃機関１のクランク軸に取り付けられた磁石回転子（図示せず。）と、３相結線された発電コイル２ｕ  〜２ｗ  を有する固定子とからなっている。
【００２０】
３はダイオードＤｕ〜ＤｗとＤｘ〜Ｄｚとを３相ブリッジ接続した整流器で、整流器３の３相の交流入力端子３ｕ〜３ｗにそれぞれ発電機２の３相の出力端子が接続され、整流器３の直流出力端子３ａ，３ｂ間には平滑用コンデンサＣｄが接続されている。
【００２１】
５はスイッチ素子としてＭＯＳＦＥＴ  Ｆｕ  及びＦｖ  とＦｘ  及びＦｙ  とを用いたブリッジ形のインバータ回路（電力変換回路）で、このインバータ回路においては、互いに直列に接続されたＭＯＳＦＥＴ  Ｆｕ  及びＦＸ  からなる第１のアームと、同じく直列に接続されたＭＯＳＦＥＴ  Ｆｖ  及びＦｙ  からなる第２のアームとを並列に接続することによりＨブリッジ回路を構成している。
【００２２】
ＭＯＳＦＥＴ  Ｆｕ  ，Ｆｖ  及びＦｘ  ，Ｆｙ  のドレインソース間にはそれぞれアノードが各ＦＥＴのソース側に向いた寄生ダイオードＤｆｕ，Ｄｆｖ及びＤｆｘ，Ｄｆｙが形成されている。
【００２３】
インバータ回路５の対の入力端子５ａ及び５ｂは整流器３の出力端子３ａ及び３ｂに接続され、インバータ回路５の対の出力端子５ｕ及び５ｖはそれぞれインダクタンスＬ１  及びＬ２  とコンデンサＣ１  とを備えた低域通過形のフィルタ７を通して対の負荷接続端子８ｕ及び８ｖに接続されている。負荷接続端子８ｕ及び８ｖにはコンセントとプラグとからなる周知のコネクタ９を通して負荷１０が接続されている。
【００２４】
１１はインバータ回路５から負荷に供給される電流を検出する負荷電流検出回路、１２は演算増幅器ＯＰ１  と該演算増幅器の入力端子を負荷接続端子８ｕ及び８ｖに接続する抵抗Ｒｕ及びＲｖとからなる負荷電圧検出回路で、負荷電流検出回路１１の出力及び負荷電圧検出回路１２の出力は、インバータ回路５のスイッチ素子を制御するコントローラ６に入力されている。
【００２５】
また１３は直流電圧検出回路で、演算増幅器ＯＰ２  と、該演算増幅器の入力端子を整流器３の直流出力端子３ａ及び３ｂに接続する抵抗Ｒａ及びＲｂとからなっている。
【００２６】
図示のコントローラ６は、ＦＥＴ  Ｆｕ，Ｆｖ，Ｆｘ及びＦｙをそれぞれ駆動する（オン状態にする）ことを指令する駆動指令信号Ｇｕ´，Ｇｖ´，Ｇｘ´及びＧｙ´を発生するマイクロコンピュータのＣＰＵ６ａと、ＣＰＵ６ａが発生する駆動指令信号Ｇｕ´，Ｇｖ´，Ｇｘ´及びＧｙ´に応じてＦＥＴ  Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそれぞれ駆動信号Ｇｕ，Ｇｖ，Ｇｘ及びＧｙを与える駆動信号出力回路６ｂと、負荷電流検出回路１１の出力を基準信号と比較する比較器６ｃと、負荷電圧検出回路１２の出力をデジタル信号に変換するＡ／Ｄ変換器６ｄと、直流電圧検出回路１３の出力をデジタル信号に変換するＡ／Ｄ変換器６ｅとを備えている。
【００２７】
ＣＰＵ６ａは、インバータ回路５のブリッジの対角位置にあるスイッチ素子Ｆｕ，Ｆｙをオン状態にする期間と、他の対角位置にあるスイッチ素子Ｆｖ，Ｆｘをオン状態にする期間とを交互に生じさせて、電源部４が出力する直流電圧を交流電圧に変換するように駆動指令信号Ｇｕ´，Ｇｙ´及びＧｖ´，Ｇｘ´を発生する。
【００２８】
ＣＰＵ６ａはまた、負荷１０に印加する交流電圧の波形を正弦波形とするために、インバータ回路の上段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Ｇｕ´，Ｇｖ´及び下段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Ｇｘ´，Ｇｙ´のうちの少なくとも一方を所定のデューティ比で断続する波形のＰＷＭ信号として、駆動信号Ｇｕ，Ｇｖ及び駆動信号Ｇｘ，Ｇｙのうちの少なくとも一方を所定のデューティ比で断続する波形とし、インバータ回路５から正弦波形をＰＷＭ変調した波形を有する交流電圧を出力させる。
【００２９】
ＣＰＵ６ａはまた、インバータ回路２の動作を許可する条件が成立しているときにＥＮＡＢＬＥの状態（動作を許可することを指令する状態）になり、インバータ回路の動作を禁止する条件が成立した時にＤＩＳＡＢＬＥの状態（動作を禁止することを指令する状態）になるＥ／Ｄ信号（ＥＮＡＢＬＥ／ＤＩＳＡＢＬＥ信号）を駆動信号出力回路６ｂに与える。駆動信号出力回路６ｂは、ＣＰＵ６ａからＥＮＡＢＬＥ信号が与えられている状態で駆動指令信号Ｇｕ´，Ｇｖ´，Ｇｘ´及びＧｙ´が与えられたときにＦＥＴ  Ｆｕ，Ｆｖ，Ｆｘ及びＦｙのゲートにそれぞれ駆動信号Ｇｕ，Ｇｖ，Ｇｘ及びＧｙを与える。
【００３０】
負荷接続端子間に正弦波交流電圧を得る場合のインバータ回路５のＦＥＴ  Ｆｕ，Ｆｘ，Ｆｖ及びＦｙのスイッチングのパターンの一例を図２に示した。この例では、正弦波交流電圧の正の半波の期間ＦＥＴ  Ｆｕがオン状態に保持され、ＦＥＴ  Ｆｕがオン状態に保持されている間、該ＦＥＴ  Ｆｕの対角位置にあるＦＥＴ  Ｆｙが所定のデューティでオンオフさせられる。またこのときオン状態に保持されるＦＥＴ  Ｆｕと同じアームにあるＦＥＴ  Ｆｘはオフ状態に保持され、オンオフ制御されるＦＥＴ  Ｆｙと同じアームにあるＦＥＴ  ＦｖはＦＥＴＦｙのオンオフパターンを反転させたパターンでオンオフさせられる。また正弦波交流電圧の負の半波の期間においては、ＦＥＴ  Ｆｖがオン状態に保持され、該ＦＥＴ  Ｆｖの対角位置にあるＦＥＴ  Ｆｘが所定のデューティでオンオフさせられる。このときＦＥＴ  Ｆｖと同じアームにあるＦＥＴ  Ｆｙはオフ状態に保持され、オンオフ制御されるＦＥＴ  Ｆｘと同じアームにあるＦＥＴ  ＦｕはＦＥＴ  Ｆｘのオンオフ動作のパターンを反転させたパターンでオンオフさせられる。このように、インバータ回路５は、同じアームのスイッチ素子が同時にオン状態になって電源が短絡される状態が生じることがないように制御される。
【００３１】
上記のように、図２に示した例では、対角位置にあるスイッチ素子のうち各アームの下段に位置するスイッチ素子をＰＷＭ信号によりオンオフ制御している。各アームの下段のスイッチ素子（例えばＦｘ）をＰＷＭ信号によりオンオフ制御する際には、同じアームのスイッチ素子（例えばＦｕ）はオフ状態に保持してもよいが、図２に示した例では、各アームの下段のスイッチ素子をオンオフ制御する際に同じアームの上段のスイッチ素子を下段のスイッチ素子のオンオフ動作パターンを反転させたパターンでオンオフさせている。このようにすると、各アームの下段のスイッチ素子がオン状態になった期間にフィルタ４のコンデンサに蓄積された電荷を、各アームの上段のスイッチ素子がオン状態になったときに逃すことができるため、負荷接続端子間に得られる交流電圧の波形をより正確に正弦波に近付けることができる。
【００３２】
コントローラ６を構成するマイクロコンピュータにはＰＷＭ周期検出用カウンタが設けられていて、該カウンタがＰＷＭ周期に相当する数のクロックパルスを計数する毎にスイッチタイミングが検出される。
【００３３】
コントローラ６のＣＰＵ６ａは、所定のＰＷＭ周期Δｔでスイッチタイミングが検出される毎に内部割込みをかけて、その内部割込み処理でｎ番目のスイッチタイミングにおけるスイッチ素子のオンオフ動作のデューティ比を演算する。そして、演算したデューティ比に基いてＰＷＭ信号発生用タイマにスイッチ素子のオン時間をセットし、該タイマがセットされたオン時間の計時を行っている間ＰＷＭ信号を出力する出力ポートの電位を第１の状態（例えば高レベルの状態）にしてＰＷＭ信号を発生させる。
【００３４】
ここで、ＰＷＭ周期Δｔで発生するＰＷＭ信号の周波数（ＰＷＭ周波数）をｆｐ  、出力波形の周波数をｆｏ  （周期Ｔ）とすると、出力波形の１サイクルの期間（Ｔ）にｎ＝ｆｐ  ／ｆｏ  ＝Ｔ／Δｔ回内部割込みがかけられることになる。
【００３５】
図３は、負荷接続端子間に正弦波形の交流電圧を得る場合の内部割込みタイミング（スイッチ素子のスイッチタイミング）ｔ０  ，ｔ１  ，…，ｔｑ  （ｑ＝Ｔ／Δｔ）とＰＷＭ信号のデューティ比との関係を示したもので、同図においてａは得ようとする正弦波交流電圧、ΔｔはＰＷＭ周期、ＶＡ  は正弦波交流電圧ａの波高値、Ｖａｖは正弦波交流電圧ａの平均値、Ｔは正弦波交流電圧ａの周期である。
【００３６】
ＰＷＭ信号のデューティ比は正弦波交流電圧ａの瞬時値の変化に伴って、時間（ＰＷＭ周期）Δｔ毎に変化する。インバータ回路５からは１サイクルの正弦波をｎ個に分割して、ＰＷＭ変調した波形の交流電圧が出力される。このＰＷＭ変調された交流電圧をフィルタに通すことにより、高調波成分を除去して負荷接続端子８ｕ，８ｖ間に滑らかな正弦波形の出力電圧を得る。
【００３７】
ＰＷＭ信号の周波数を高くすればする程交流電圧の１サイクルの間にかかる割込みの回数が多くなって、出力電圧の波形がより正弦波に近い滑らかな波形となる。しかしながら、スイッチ素子のターンオン時間やターンオフ時間等に起因して、コントローラ６のＣＰＵ６ａがＰＷＭ信号を発生してからスイッチ素子が実際に動作するまでに要する遅延時間や、ＣＰＵの性能（内部処理時間等）を考慮してＰＷＭ信号の周波数を決定する必要があるため、ＰＷＭ信号の周波数ｆｐ  を無限に高くすることはできない。通常ＰＷＭ信号の周波数ｆｐ  は１０ＫＨｚ程度に設定され、このＰＷＭ信号の周波数に応じてフィルタのＬ（コイル）及びＣ  （コンデンサ）の定数が決定される。
【００３８】
コントローラ６のＣＰＵ６ａは、各スイッチタイミングにおけるインバータ回路のスイッチ素子のオンオフのデューティ比を演算するため、各スイッチタイミングをサンプリングタイミングとして、各スイッチタイミングが検出される毎に電源部４の直流出力電圧ＶＤ  のデータ（大きさ）ＡＮ１を直流電圧検出回路１３を通して読み込むとともに、負荷電流検出回路１１が出力する負荷電流の検出値を読み込む。ＣＰＵ６ａはまた、各スイッチタイミングをサンプリングタイミングとして負荷電圧検出回路１２とＡ／Ｄ変換器６ｂとを通して負荷接続端子８ｕ，８ｖ間の電圧の瞬時値を示す瞬時データＡＮ０を読み込む。
【００３９】
正弦波のｎ番目のスイッチタイミングにおいて、前述の（１）式により決まる基準デューティ比Ｄｏ  でインバータ回路５の所定のＦＥＴをオンオフさせるようにした場合に負荷接続端子８ｕ，８ｖ間に得られる出力電圧は、電源部４が出力する直流電圧ＶＤ  により波高値が決まる正弦波交流電圧となる。
【００４０】
電源部４が出力する直流電圧ＶＤ  は、出力電流ＩＤ  に対して例えば図４に示す曲線のように変化する。電源部４が図４に示すような垂下特性を有していて、負荷接続端子間に得る出力電圧の波高値の設定値をＶＡ  とし、電源部の出力電圧ＶＤ  がインバータ発電装置の交流出力電圧の所望の波高値ＶＡ  に等しい時に最大負荷電流ＩＤｍａｘが流れるように発電機が設計されているとすると、電源電圧ＶＤ  が交流出力電圧の所望の波高値ＶＡ  に等しい時の動作点はＰｒ  となる。ここで直流電源部４の出力電圧ＶＤ  は出力電流ＩＤ  により変化する。負荷が要求する出力電流が直流電源部の最大負荷電流ＩＤｍａｘよりも小さいＩ１  であったとすると、動作点はＰ１  となり、電源部４の出力電圧ＶＤ  はＶＢ  （＞ＶＡ  ）まで上昇してしまい、交流出力電圧の波高値が上昇してしまう。
【００４１】
この電圧上昇を防ぐため、先に提案した発明では、補正係数Ｋｖ  ＝ＶＡ  ／ＶＤ  を演算して、この補正係数Ｋｖ  を基準デューティ比Ｄｏ  に乗じることにより、実デューティ比Ｄ＝Ｄｏ  ×Ｋｖ  を求め、この実デューティ比Ｄでインバータ回路のスイッチ素子をオンオフさせることにより、波高値がＶＡ  の交流出力電圧を得るようにした。
【００４２】
上記のようにして求めた補正係数Ｋｖ  には、負荷電流によりインバータ回路５とフィルタ７とで生じる電圧降下が反映されないため、無負荷時と負荷時とで負荷接続端子間に得られる電圧に差が生じ、電圧変動率が無視できない大きさになるおそれがある。上記のようして求めた補正係数Ｋｖ  ＝ＶＡ  ／ＶＤ  を用いて実デューティ比Ｄを決定した場合、負荷接続端子８ｕ，８ｖ間に得られる交流電圧の平均値Ｖａと負荷電流の平均値Ｉａとの関係は、例えば図６に破線で示した曲線イのようになり、無負荷時の出力電圧Ｖａｏと最大負荷電流Ｉａｍａｘが流れた時の出力電圧Ｖａ１との間に差ΔＶａ  が生じる。この差電圧ΔＶａ  は電圧補正を行わない場合に生じる差電圧に比べると充分に小さいが、負荷の種類によっては、無負荷時の出力電圧と最大負荷時の出力電圧との差電圧を更に小さくして、負荷電流に対する電圧変動率を小さくすることが必要とされることがある。
【００４３】
そこで、本発明においては、インバータ回路５とフィルタ７とで生じる電圧降下Ｖｄ  を考慮して、電源部４の出力電圧ＶＤ  から電圧降下Ｖｄ  を差引いた電圧ＶＤ  −Ｖｄ  に対する出力電圧の所望の波高値ＶＡ  の比ＶＡ  ／（ＶＤ  −Ｖｄ  ）を補正係数Ｋｖ  として用いるようにした。
【００４４】
そのため、本発明においては、ＣＰＵ６ａに所定のプログラムを実行させることにより、ｎ番目（ｎは０からＴ／Δｔまでの整数）の各スイッチタイミングにおけるスイッチ素子（図１の例ではＦＥＴ）のオンオフの基準デューティ比Ｄｏ  ＝ｓｉｎ（２πｎΔｔ／Ｔ）を演算する基準デューティ比演算手段と、負荷電流によりインバータ回路とフィルタとで生じる電圧降下Ｖｄ  を演算する電圧降下演算手段と、各スイッチタイミングが検出される毎に上記電圧降下Ｖｄ  を直流電圧ＶＤ  から差し引いた電圧ＶＤ  −Ｖｄ  に対する出力電圧の所望の波高値ＶＡ  の比ＶＡ  ／（ＶＤ  −Ｖｄ  ）を補正係数Ｋｖ  として演算する補正係数演算手段と、ｎ番目のスイッチタイミングにおける基準デューティ比Ｄｏ  に補正係数演算手段により演算されたｎ番目のスイッチタイミングにおける補正係数Ｋｖ  を乗じてｎ番目のスイッチタイミングにおけるスイッチ素子のスイッチ動作の実デューティ比Ｄ＝Ｄｏ  ×Ｋｖ  を演算する実デューティ比演算手段と、該実デューティ比演算手段により演算された実デューティ比Ｄでスイッチ回路のスイッチ素子をオンオフさせるようにインバータ回路５の各スイッチ素子に駆動信号を与える駆動信号供給手段とを実現する。駆動信号供給手段は、演算した実デューティ比Ｄに基いてＰＷＭ信号発生用タイマにスイッチ素子のオン時間をセットして、該タイマがセットされたオン時間の計時を行っている間第１の状態をとる駆動指令信号（ＰＷＭ信号）Ｇｕ´，Ｇｖ´，Ｇｘ´，Ｇｙ´を発生させる手段と、該駆動指令信号に応じてスイッチ素子Ｆｕ，Ｆｖ，Ｆｘ，Ｆｙに駆動信号Ｇｕ，Ｇｖ，Ｇｘ，Ｇｙを与える駆動信号出力回路６ｂとにより構成される。
【００４５】
図１に示したインバータ回路５では、同時に２つのＦＥＴを通して負荷電流が流れるため、該インバータ回路で生じる電圧降下は、各ＦＥＴの飽和電圧（サチュレーション電圧）Ｖｃｅの２倍の値になる。したがって、負荷電流によりフィルタ７で生じる電圧降下をＶｆ  とすると、電圧降下はＶｄ  ＝２Ｖｃｅ＋Ｖｆ  で与えられる。
【００４６】
上記のように、各スイッチタイミングでサンプリングされる電源部の出力電圧ＶＤ  からインバータ回路５とフィルタ７とで生じる電圧降下Ｖｄ  を差引いた電圧ＶＤ  −Ｖｄ  に対する出力電圧の所望の波高値ＶＡ  の比ＶＡ  ／（ＶＤ  −Ｖｄ  ）を補正係数Ｋｖ  として用いて、この補正係数を基準デューティ比Ｄｏ  に乗じることにより実デューティ比を決定するようにすると、図６に実線で示した曲線ロのように、無負荷時の出力電圧Ｖａｏと最大負荷時の出力電圧Ｖａ  ´との差電圧ΔＶａ  ´を小さくすることができるため、負荷電流の変化に伴う電圧変動率を小さくすることができる。
【００４７】
上記の例では、負荷電流によりインバータ回路５とフィルタ７とで生じる電圧降下Ｖｄ  を、演算により求めるとしたが、この電圧降下Ｖｄ  の演算は、演算式を用いて行ってもよく、ＲＯＭに記憶させたマップ（負荷電流と電圧降下Ｖｄ  との関係を与えるマップ）を用いて行ってもよい。
【００４８】
また電圧降下Ｖｄ  の演算は、各スイッチタイミングが検出される毎に行ってもよく、出力電圧の波高値ＶＡ  が検出された際のみに行うようにしてもよい。
【００４９】
更に、基準デューティ比及び補正係数の演算を個別に行うことなく、実デューティ比Ｄと負荷電流とスイッチタイミングを示す数ｎとの関係を与える実デューティ比演算用マップをＲＯＭに記憶させておいて、該実デューティ比演算用マップを用いて、負荷電流及びｎに対して実デューティ比Ｄを演算するようにしてもよい。
【００５０】
また、電圧降下Ｖｄ  が負荷電流の如何に係わりなく一定であると見なせる場合には、該電圧降下の演算は不要になる。
【００５１】
更に、負荷１０のインピーダンスが一定である場合には、電源部４の出力電圧ＶＤ  の大きさから負荷電流を推定できるので、直流電圧ＶＤ  と電圧降下Ｖｄ  との関係を与えるマップを用いて電圧降下Ｖｄ  を演算するようにしてもよい。
【００５２】
また負荷インピーダンスが一定の場合には、実デューティ比Ｄと直流電源部の出力電圧ＶＤ  とスイッチタイミングを示す数ｎとの関係を与える実デューティ比演算用マップをＲＯＭに記憶させておいて、該実デューティ比演算用マップを用いて、直流電源部の出力電圧ＶＤ  及びｎに対して実デューティ比Ｄを演算するようにすることができる。
【００５３】
ｎ番目のスイッチタイミンで求めた実デューティ比は、そのスイッチタイミングにおける実デューティ比を決定するために用いてもよく、次のサイクルの同じスイッチタイミングにおける実デューティ比を決定するために用いてもよい。
【００５４】
ＣＰＵ６ａはまた、負荷電流が許容値を超えて、負荷電流検出回路１１の出力信号が基準信号を超えたときにＥ／Ｄ信号をＤＩＳＡＢＬＥの状態にして駆動信号出力回路６ｂからの駆動信号の出力を停止させ、インバータ回路の動作を停止させる。
【００５５】
上記の例では、インバータ回路のスイッチ素子としてＦＥＴを用いているが、該スイッチ素子はオンオフ制御が可能なものであればよく、バイポーラトランジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）等のスイッチ素子を用いてインバータ回路を構成してもよい。
【００５６】
上記の例では、単相交流出力を得るようにインバータ回路５を構成しているが、３相交流出力を得るインバータ回路を用いる場合にも本発明を適用することができる。周知のように、３相交流出力を得るインバータ発電装置では、スイッチ素子を３相ブリッジ接続した構成を有するスイッチ回路を備えたインバータ回路が用いられる。一般に本発明は、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路を用いるインバータ発電装置に適用することができる。  上記の例では、ＰＷＭ周期Δｔ毎に到来するスイッチタイミングをサンプリングタイミングとして負荷電流や電源部の出力電圧のデータをサンプリングするようにしたが、データをサンプリングするタイミングはスイッチタイミングとは別個に定めるようにしてもよい。
【００５７】
上記の説明では、ＰＷＭ周期Δｔ毎に到来するスイッチタイミングでインバータ回路のスイッチ素子をオン状態にするとした。このようなタイミングでインバータ回路のスイッチ素子をオンオフ制御する場合、スイッチ素子の動作を示すタイミングチャートは図７の（Ａ）のようになる。
【００５８】
しかしながら、本発明はこのようなタイミングでスイッチ素子をオンオフ駆動する場合に限定されるものではなく、例えば、図７（Ｂ）に示すようにＰＷＭ周期毎に到来するタイミングでインバータ回路のスイッチ素子がオフ状態になるように制御するようにしてもよく、図７（Ｃ）に示すように、ＰＷＭ周期Δｔ毎に到来するタイミングがスイッチ素子のオン期間の中心に一致するように制御するようにしてもよい。この場合もスイッチ素子のオンオフのデューティ比はΔｔｏｎ／Δｔとなる。
【００５９】
また図７（Ｄ）に示すように、ＰＷＭ周期ΔがΔｔ１  ，Δｔ２  ，…Δｔｉ  ，…のように変化する場合にも本発明を適用することができる。この場合、コントローラは、スイッチ素子のオンオフのデューティ比Δｔｏｎ１  ／Δｔ１  ，Δｔｏｎ２  ／Δｔ２  ，…，Δｔｏｎｉ  ／Δｔｉ  ，…のそれぞれに補正をかけることになる。
【００６０】
上記の例では、負荷接続端子間に得る交流電圧の波形を正弦波形としたが、鋸歯状波（三角波）や、矩形波状の交流電圧を得る場合にも本発明を適用することができる。
【００６１】
上記の例では、マイクロコンピュータを用いて、インバータ回路のスイッチ素子のオンオフ制御をデジタル的に行っているが、アナログ回路を用いてインバータ回路のスイッチ素子を所定のデューティ比でオンオフ制御する場合にも本発明を適用することができる。
【００６２】
上記の例では、インバータ回路のスイッチ素子としてＦＥＴを用いているが、該スイッチ素子はオンオフ制御が可能なものであればよく、バイポーラトランジスタや、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）等のスイッチ素子を用いてインバータ回路を構成してもよい。
【００６３】
上記の例では、単相交流出力を得るようにインバータ回路２を構成しているが、３相交流出力を得るインバータ回路を用いる場合にも本発明を適用することができる。周知のように、３相交流出力を得るインバータ発電装置では、スイッチ素子を３相ブリッジ接続した構成を有するスイッチ回路を備えたインバータ回路が用いられる。一般に本発明は、２ｍ個（ｍは２以上の整数）のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより直流電源部が出力する直流電圧を交流電圧に変換するインバータ回路を用いるインバータ発電装置に適用することができる。
【００６４】
【発明の効果】
以上のように、本発明によれば、負荷電流によりインバータ回路とフィルタとで生じる電圧降下Ｖｄ  を電源部の出力電圧ＶＤ  から差引いた電圧（ＶＤ  −Ｖｄ  ）に対する出力電圧ＶＡ  の比ＶＡ  ／（ＶＤ  −Ｖｄ  ）を補正係数Ｋｖ  として、この補正係数を正弦波形を得るための基準デューティ比Ｄｏ  に乗じることにより、インバータ回路でＰＷＭ制御を行う際の実際のデューティ比を求めるようにしたので、無負荷時の交流出力電圧の大きさと負荷時の交流出力電圧の大きさとの差を小さくして、電圧変動率を小さくすることができる利点がある。
【図面の簡単な説明】
【図１】本発明に係わるインバータ発電装置の構成例を示した回路図である。
【図２】図１の発電装置で用いるインバータ回路のスイッチ素子のオンオフ動作を示したタイミングチャートである。
【図３】本発明が対象とする発電装置において、基準電圧を正弦波形とする場合の内部割込みタイミングとＰＷＭ信号のデューティ比との関係を示した波形図である。
【図４】図１に示した発電装置の電源部の直流電圧対出力電流特性の一例を示した線図である。
【図５】図１に示した発電装置において、インバータ回路及びフィルタで生じる電圧降下Ｖｄ  を一定とした場合の電源部の出力電圧対出力電流特性を示した線図である。
【図６】従来のインバータ発電装置の出力電圧の平均値Ｖａ  と出力電流の平均値Ｉａ  との関係及び本発明に係わるインバータ発電装置の出力電圧の平均値Ｖａ  と出力電流の平均値Ｉａ  との関係を示した線図である。
【図７】インバータ回路のスイッチ素子をオンオフ駆動するタイミングの種々の変形例を示したタイミングチャートである。
【符号の説明】
１…内燃機関、２…３相磁石式交流発電機、３…整流器、４…電源部、５…インバータ回路、６…コントローラ、７…フィルタ、８ｕ，８ｖ…負荷接続端子、１０…負荷。
【図１】
0003598939.tif 000002
【図２】
0003598939.tif 000003
【図３】
0003598939.tif 000004
【図４】
0003598939.tif 000005
【図５】
0003598939.tif 000006
【図６】
0003598939.tif 000007
【図７】
0003598939.tif 000008