(57)【特許請求の範囲】
【請求項１】
非単結晶シリコンを含む半導体層を有する薄膜トランジスタの製造方法において、
上記非単結晶シリコン中における少なくとも一部のシリコンの未結合手に水素を結合させる水素化工程と、
上記半導体層の表面付近における少なくとも一部のシリコンの未結合手に重水素を結合させる重水素化工程と
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
半導体層を重水素を含む溶液に浸漬することにより、上記重水素化工程を行う請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
上記重水素を含む溶液は、重水素を溶解した弗化水素酸である請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
上記水素化工程を行った後に、上記重水素化工程を行う請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
上記非単結晶シリコンは、多結晶シリコンである請求項１ないし４に記載の薄膜トランジスタの製造方法。
【請求項６】
上記非単結晶シリコンは、非晶質シリコンである請求項１ないし４に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばアクティブマトリックス方式のＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｉｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示装置）や、イメージセンサ、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  ）等におけるスイッチング素子やドライバ回路などに適用される薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という。）、およびその製造方法に関するものである。
【０００２】
【従来の技術】
ＴＦＴは、例えばアクティブマトリックス方式のＬＣＤや、イメージセンサ、ＳＲＡＭ等におけるスイッチング素子やドライバ回路などに適用されている。
【０００３】
特に、半導体材料として多結晶シリコン（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ  ：以下「ｐ−Ｓｉ」という。）を用いたＴＦＴは、非晶質シリコン（Ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ  ：以下「ａ−Ｓｉ」という。）を用いたＴＦＴよりもキャリア移動度が大きいとともに、セルフアライン構造による微細化や寄生容量の低減を図り得るため、高速ドライバ回路等の形成が容易であり、また、プロセス温度が４５０℃以下程度の低温プロセスのｐ−Ｓｉは、大面積で安価なガラス基板の使用が可能であるため、例えばＬＣＤにおける画素スイッチング素子やドライバ回路を同一基板上に一体的に形成して、ＬＣＤの低コスト化や高精細化を図ることなどが容易になるという特徴を有し、技術開発が活発に行われている。
【０００４】
一方、ＴＦＴにおいては、シリコンの結晶粒界や界面における未結合手（ダングリングボンド）に起因して、特性の低下（オン電流の減少や、オフ電流の増加、閾値電圧の上昇）が生じたり、さらにホットキャリアの発生による特性の劣化を招いたりすることがある。これらの問題点は、特に上記ｐ−Ｓｉにおいては、その本来の特性が良好であるがゆえに、いっそう大きな問題となっている。
【０００５】
上記問題点を解決するための技術としては、シリコンの未結合手に水素を結合させて不活性化させる水素化処理の技術が知られている。
【０００６】
以下、図６に示すような上記水素化処理（工程）を適用したｐ−ＳｉＴＦＴの製造方法を説明する。
【０００７】
（１）歪み点６００℃前後の透光性ガラス基板１上に、ｐ−Ｓｉから成る半導体層２を成膜し、これを島状にパターニングする。
【０００８】
（２）半導体層２上にゲート絶縁膜３を成膜する。
【０００９】
（３）ゲート絶縁膜３上にゲート電極５および配線パターンとなる導電性金属薄膜を成膜し、これを所定の形状にパターニングする。
【００１０】
（４）ゲート電極５をマスクとして、半導体層２にリン、またはボロンなどの不純物をイオン注入し、半導体層２にチャネル領域２ａ、ソース領域２ｂおよびドレイン領域２ｃを形成する。
【００１１】
（５）層間絶縁膜６を成膜し、コンタクトホール７を開口する。
【００１２】
（６）ソース・ドレイン電極８・８および配線パターンとなる導電性金属薄膜を成膜し、これを所定の形状にパターニングする。
【００１３】
（７）保護膜となるパッシベイション膜９を成膜する。
【００１４】
（８）３５０℃の水素プラズマ雰囲気中に２時間さらし、ｐ−Ｓｉに対して水素化処理を行う。
【００１５】
（９）パッシベイション膜９を所定の形状にパターニングすると、ｐ−ＳｉＴＦＴが完成する。
【００１６】
上記水素化処理によって導入された水素は、ｐ−Ｓｉの結晶粒界に拡散し、結晶粒界におけるシリコンの未結合手や、ｐ−Ｓｉとゲート絶縁膜３との界面にあるシリコンの未結合手（界面準位）と結合し、粒界や界面に存在する欠陥を不活性化させる。これによって、ＴＦＴのオン電流の増加や、オフ電流の減少、閾値電圧の低下などの特性の向上を図るとともに、さらにホットキャリアの発生が抑制されることによる特性の劣化防止が図られている。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記従来の水素化処理を施したＴＦＴでは、例えばソサイエティ・フォー・インフォメーション・ディスプレイ・インターナショナル・シンポジウム・ダイジェスト・オブ・テクニカル・ペーパーズ  第２６巻（１９９５年）第３９３ページないし第３９５ページ（ＳＩＤ（１９９５）ｐｐ．３９３−３９５  ）に発表されているように、温度やバイアス電圧等の負荷によって、やはり特性の劣化を生じがちであるという問題点を有していた。
【００１８】
特に、本発明者等が、水素化処理を行ったｐ−ＳｉＴＦＴの信頼性を把握するために、ゲート電極に電圧±１６Ｖ（周波数１ＭＨｚ、デューティ比５０％）、ソース・ドレイン電極に電圧０ＶのＡＣストレス（交流駆動ストレス）を印加したところ、ＴＦＴのオン特性の低下、および閾値電圧の変動など著しい特性の劣化が生じ、この種のＡＣストレスに対して影響を受けやすいことが判明した。
【００１９】
これは、以下のような理由によると推定される。
【００２０】
すなわち、上記従来の水素化処理を行ったｐ−Ｓｉは、ｐ−Ｓｉとゲート絶縁膜との界面、およびｐ−Ｓｉの結晶粒界、特に半導体層の表面付近のチャネル領域とソースまたはドレイン領域との接合部付近におけるシリコン−水素結合（以下「Ｓｉ−Ｈ結合」という。）がＡＣストレスに対して弱いため、ＡＣストレスによりＳｉ−Ｈ結合が切断され、水素が脱離してシリコンの未結合手が生じる。このために、特性の低下を招くとともに、さらに、特にｐ−Ｓｉの表面付近に生じた未結合手に起因するホットキャリアの発生によって特性の劣化を招くと考えられる。
【００２１】
このような問題点は、ａ−Ｓｉにおいても同様であるとともに、特にドライバ回路等を同一基板に内蔵したｐ−ＳｉＴＦＴ−ＬＣＤに適用される場合などには、高い信頼性が要求されるうえ、高精細度化に伴う素子の微細化や高周波数化、高圧化等によって、より大きなＡＣストレスに耐え得るＴＦＴが必要とされるため、いっそう大きな問題点となっている。
【００２２】
本発明は、上記の点に鑑み、大きなＡＣストレスに耐え、高性能で、高信頼性を有する薄膜トランジスタおよびその製造方法を提供することを目的としている。
【００２３】
【課題を解決するための手段】
本発明の薄膜トランジスタは、上記の目的を達成するために、非単結晶シリコンを含む半導体層を有する薄膜トランジスタにおいて、上記非単結晶シリコン中における少なくとも一部のシリコンの未結合手に重水素が結合されていることを特徴としている。
【００２４】
これにより、シリコン−重水素結合（以下「Ｓｉ−Ｄ結合」という。）はＳｉ−Ｈ結合よりも切断されにくいため、シリコンの未結合手に結合された重水素はシリコンから脱離しにくくなる。
【００２５】
したがって、実駆動レベルのバイアス電圧やＡＣ電圧などのストレスに対しても、オン電流の増加や、オフ電流の減少、閾値電圧の低下などの特性の向上を維持しつつ、さらにホットキャリアの発生を抑制することにより特性の劣化も防止することができ、高性能で、高信頼性を有する薄膜トランジスタを得ることができる。
【００２６】
また、本発明の薄膜トランジスタの製造方法は、非単結晶シリコンを含む半導体層を有する薄膜トランジスタの製造方法において、上記非単結晶シリコン中における少なくとも一部のシリコンの未結合手に重水素を結合させる重水素化工程を有することを特徴としている。
【００２７】
このような重水素化工程を設けることにより、上記のようにシリコンの未結合手に重水素が結合された薄膜トランジスタを容易に得ることができる。
【００２８】
上記重水素化工程は、例えば重水素を含む雰囲気下、より具体的にはプラズマ状態の重水素を含む雰囲気下や、熱アニール雰囲気下などの分子状の重水素を含む雰囲気下、原子状の重水素を含む雰囲気下などで行うことができる。
【００２９】
すなわち、プラズマ状態の重水素を含む雰囲気下や、原子状の重水素を含むガス雰囲気下で重水素化工程を行うことにより、重水素化工程を効率よく短時間で行うことができる一方、熱アニール雰囲気下などで行うことにより、時間は多少長くかかるが簡単な装置や設備で重水素化工程を行うことができる。
【００３０】
また、本発明の他の薄膜トランジスタの製造方法は、非単結晶シリコンを含む半導体層を有する薄膜トランジスタの製造方法において、上記非単結晶シリコン中における少なくとも一部のシリコンの未結合手に水素を結合させる水素化工程と、上記半導体層の表面付近における少なくとも一部のシリコンの未結合手に重水素を結合させる重水素化工程とを有することを特徴としている。
【００３１】
上記重水素化工程は、例えば半導体層を重水素を含む溶液、具体的には重水素を溶解した弗化水素酸等に浸漬することなどにより行うことができる。
【００３２】
これによれば、従来の水素化工程を変更することなく、比較的簡単な重水素化工程を設けるだけで、ホットキャリアの発生による特性の劣化に大きく影響する半導体層の表面付近において、重水素化処理を行うことができるので、製造コストの増大を小さく抑えることができる。
【００３３】
ここで、重水素化工程は、水素化工程より先に行ってもよいが、後に行う場合には、水素化工程によって半導体層の表面付近の未結合手に結合した水素が重水素化工程によって重水素に置換されるので、重水素化処理をより効率よく行うことができる。
【００３４】
なお、上記薄膜トランジスタ、および薄膜トランジスタの製造方法における非単結晶シリコンとしては、非晶質シリコンであってもよいし、多結晶シリコンであってもよい。特に、後者の場合には、キャリア移動度が大きいために、高信頼性を保ちつつ、高性能な薄膜トランジスタを得ることができる。
【００３５】
また、上記重水素は、広義の重水素を意味し、三重水素であってもよい。
【００３６】
さらに、薄膜トランジスタは、ｐチャネルのものであっても、ｎチャネルのものであってもよい。
【００３７】
【発明の実施の形態】
（実施の形態１）
まず、本発明の実施の形態１におけるＴＦＴの構成を図１に基づいて説明する。
【００３８】
図１に示すように、例えば歪み点６７０℃で厚さ１．１ｍｍの透光性ガラス基板１０上には、例えば膜厚２０００ÅのＳｉＯ２  から成る下地絶縁膜１１が堆積されている。なお、この下地絶縁膜１１は必ずしも設けなくてもよい。
【００３９】
上記下地絶縁膜１１上には、例えば膜厚５００Åのｐ−Ｓｉから成り、所定の形状にパターニングされた半導体層１２が設けられている。この半導体層１２には、リン、またはボロンなどの不純物イオンのドーピングにより、チャネル領域１２ａ、およびこのチャネル領域１２ａを挟むソース領域１２ｂと、ドレイン領域１２ｃとが形成されている。
【００４０】
また、半導体層１２の結晶粒界におけるシリコンの未結合手、およびｐ−Ｓｉと後述するゲート絶縁膜１３との界面にあるシリコンの未結合手（界面準位）には、水素よりも質量数の大きい重水素が結合し、Ｓｉ−Ｄ結合１４が形成されている。
【００４１】
上記ｐ−Ｓｉ中の重水素濃度は、ｐ−Ｓｉの膜質にも大きく依存するが、本発明者らの様々な検討では、１０１７〜１０２１／ｃｍ３  程度の範囲にあることが好ましい。すなわち、通常、シリコンの原子密度は１０２３／ｃｍ３  程度であり、その１％程度の未結合手が存在するとすると、１０２１／ｃｍ３  程度でＳｉ−Ｄ結合１４は飽和する。一方、その１万分の１の１０１７／ｃｍ３  程度以下では、未結合手の不活性化による効果がほとんどないからである。
【００４２】
上記半導体層１２、および前記下地絶縁膜１１の上方には、例えば膜厚１０００ÅのＳｉＯ２  から成る絶縁膜であるゲート絶縁膜１３が堆積されている。
【００４３】
ゲート絶縁膜１３の上方における、半導体層１２のチャネル領域１２ａに対応する位置には、例えば膜厚３０００ÅのＡｌから成るゲート電極１５が設けられている。このゲート電極１５は、また、図示の断面以外の部分で所定の形状にパターニングされることにより、配線パターンを構成している。
【００４４】
上記ゲート電極１５、および前記ゲート絶縁膜１３の上方には、例えば膜厚４０００ÅのＳｉＯ２  から成り、ゲート電極１５を覆う層間絶縁膜１６が堆積されている。
【００４５】
上記層間絶縁膜１６、および前記ゲート絶縁膜１３には、それぞれ半導体層１２のソース領域１２ｂ、またはドレイン領域１２ｃに達するコンタクトホール１７・１７が形成されている。
【００４６】
上記コンタクトホール１７・１７は、例えば膜厚１０００ÅのＴｉ膜、および膜厚７０００ÅのＡｌ膜から成って、それぞれ半導体層１２のソース領域１２ｂ、またはドレイン領域１２ｃに接触するソース電極１８、またはドレイン電極１９によって埋められている。これらのソース電極１８、およびドレイン電極１９は、また、層間絶縁膜１６の上方における図示の断面以外の部分で所定の形状にパターニングされることにより、配線パターンを構成している。
【００４７】
上記ソース電極１８、ドレイン電極１９、および前記層間絶縁膜１６の上方には、パッシベイション膜２０が形成されている。
【００４８】
上記のように構成されたＴＦＴのゲート電極１５に電圧±１６Ｖ（周波数１ＭＨｚ、デューティ比５０％）、ソース電極１８およびドレイン電極１９に電圧０ＶのＡＣストレスを印加してキャリア移動度の変化を観察したところ、図２に示すように、従来の水素化処理方法で作製したＴＦＴに比べて、ＴＦＴ寿命が約２桁向上した。
【００４９】
すなわち、ｐ−Ｓｉとゲート絶縁膜１３との界面、およびｐ−Ｓｉの結晶粒界におけるＳｉ−Ｄ結合１４は、ＡＣストレスが印加されても切断されにくいので、ＴＦＴの特性の向上が維持され、さらにホットキャリアの発生が抑制されるので、ホットキャリアによる特性の劣化も防止される。特に、上記ホットキャリアによる劣化の防止には、ｐ−Ｓｉとゲート絶縁膜１３との界面付近でのＳｉ−Ｄ結合１４の切断が抑制されたことが大きく寄与していると思われる。
【００５０】
次に、上記のようなＴＦＴの製造方法の例を図３に基づいて説明する。
【００５１】
（１）透光性ガラス基板１０（歪み点６７０℃、厚さ１．１ｍｍ）上に、ＳｉＯ２  から成る下地絶縁膜１１を常圧ＣＶＤ法にて４５０℃で膜厚２０００Åとなるように成膜する。
【００５２】
（２）ａ−Ｓｉ：ＨをプラズマＣＶＤ法にて膜厚５００Åとなるように成膜し、エッチングにて所定の形状にパターニングする。
【００５３】
（３）上記パターニングしたａ−Ｓｉ：Ｈに対して４５０℃，６０分の脱水素処理を行う。この工程は、以下の結晶化を行う際に水素の脱離によるシリコン膜のアブレーションの発生を防ぐことを目的としている。
【００５４】
（４）例えば波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いてａ−Ｓｉの結晶化を行い、ｐ−Ｓｉの半導体層１２を形成する（図３（ａ））。
【００５５】
（５）半導体層１２の上にＳｉＯ２  から成るゲート絶縁膜１３を常圧ＣＶＤ法にて４５０℃で膜厚１０００Åとなるように成膜する。
【００５６】
（６）Ａｌ膜を膜厚３０００Åになるようにスパッタリングし、Ａｌエッチャント液を用いて約１分間ウェットエッチングを行い、所定の形状にパターニングして、ゲート電極１５および配線パターンを形成する（図３（ｂ））。
【００５７】
（７）ゲート電極１５をマスクとして、半導体層１２に例えばイオンドーピング法にて、リン、またはボロンなどの不純物をイオン注入し、半導体層１２にチャネル領域１２ａ、およびこのチャネル領域１２ａの両側にソース領域１２ｂと、ドレイン領域１２ｃとを形成する（図３（ｃ））。
【００５８】
（８）ＳｉＯ２  から成る層間絶縁膜１６を常圧ＣＶＤ法にて４５０℃で膜厚４０００Åとなるように成膜し、ゲート電極１５を覆う。（図３（ｄ））。
【００５９】
（９）層間絶縁膜１６、およびゲート絶縁膜１３に、それぞれ半導体層１２のソース領域１２ｂ、またはドレイン領域１２ｃに達するコンタクトホール１７・１７を開口する。
【００６０】
（１０）Ｔｉ膜およびＡｌ膜をそれぞれ膜厚１０００Åまたは７０００Åになるようにスパッタリングした後、ＢＣｌ３  ／Ｃｌ２  系ガスを用いたドライエッチングにて所定の形状にパターニングし、ソース電極１８、ドレイン電極１９、および配線パターンを形成する（図３（ｅ））。
【００６１】
（１１）保護膜となるパッシベイション膜２０を成膜する。
【００６２】
（１２）処理温度３５０℃、重水素ガスの流量３００ｓｃｃｍ、ＲＦパワー８００Ｗの条件下で、２時間、プラズマ重水素化処理を行う（図３（ｆ））。
【００６３】
このプラズマ重水素化処理によって導入された重水素は、半導体層１２におけるｐ−Ｓｉの結晶粒界に拡散し、結晶粒界におけるシリコンの未結合手や、ｐ−Ｓｉとゲート絶縁膜１３との界面にあるシリコンの未結合手（界面準位）とＳｉ−Ｄ結合１４を形成して、粒界や界面に存在する欠陥を不活性化させる。
【００６４】
ここで、重水素化処理は、上記のように処理温度３５０℃、処理時間２時間で行うものに限ったものではない。すなわち、本発明者らの確認によれば、温度に関しては、２５０℃より低い温度では重水素化効果が少ない一方、５００℃以上ではｐ−Ｓｉの表面から重水素の脱離が始まるので、２５０℃〜５００℃程度の範囲にあることが望ましい。
【００６５】
また、時間に関しては、１時間以上が適当で、長い方がＴＦＴ特性の改善に効果があるが、あまり長い時間にすると、実際の生産工程においてスループットが低下するため、本実施の形態１では２時間とした。
【００６６】
さらに、重水素ガスの流量等の条件に関しても、上記の他に種々の設定が可能である。
【００６７】
（１３）最後に、パッシベイション膜２０をエッチングによって所定の形状にパターニングすると、ｐ−ＳｉＴＦＴが完成する。
【００６８】
なお、上記の例では、プラズマ重水素化処理に重水素ガスのみを用いる例を示したが、重水素の他に、水素や、窒素等を含む混合ガスなど、少なくとも重水素を含むガスであればよい。
【００６９】
また、プラズマ雰囲気下に限らず、原子状などの重水素を含むガス雰囲気下で重水素化処理を行ってもよい。上記原子状の重水素は、例えば１０００℃以上に加熱したタングステンフィラメントに重水素ガスを吹き付けることにより得ることができる。
【００７０】
一方、上記のようにプラズマ雰囲気下や原子状の重水素を含むガス雰囲気下であれば、比較的効率よく短時間で重水素化処理を行うことができるが、熱アニール雰囲気下などで行うことにより、時間は多少長くかかるが比較的簡単な装置や設備で重水素化処理を行うことができる。
【００７１】
また、上記の例では、重水素化処理をパッシベイション膜２０の成膜後にのみ行う例を示したが、これに限らず、半導体層１２の形成後や、ゲート絶縁膜１３の成膜後、ゲート電極１５の形成後、層間絶縁膜１６の成膜後、コンタクトホール１７の開口後、またはソース電極１８およびドレイン電極１９の形成後などに行ってもよい。さらに、例えば層間絶縁膜１６の成膜後とパッシベイション膜２０の成膜後など、重水素化処理を複数回行うようにして、ＴＦＴの特性改善効果をさらに高めるようにしてもよい。
【００７２】
（実施の形態２）
ＴＦＴの製造方法の他の例を図４に基づいて説明する。なお、この実施の形態２において、上記実施の形態１と同様の構成要素については同一の符号を付して詳細な説明を省略する。
【００７３】
この製造方法によって製造されるＴＦＴは、上記実施の形態１のＴＦＴでは半導体層１２の内部にもＳｉ−Ｄ結合１４が形成されているのに対し、少なくとも、半導体層１２の表面付近、すなわち、ホットキャリアによる劣化の影響が大きいｐ−Ｓｉとゲート絶縁膜１３との界面付近でＳｉ−Ｄ結合１４が形成されるようにしたものである。
【００７４】
（１）実施の形態１の（１）〜（４）（図３（ａ））と同様の工程により、透光性ガラス基板１０上に、下地絶縁膜１１、およびｐ−Ｓｉの半導体層１２を形成する（図４（ａ））。
【００７５】
（２）処理温度３５０℃、水素ガスの流量３００ｓｃｃｍ、ＲＦパワー８００Ｗの条件下で、２時間、第１の水素化処理であるプラズマ水素化処理を行う（図４（ｂ））。
【００７６】
このプラズマ水素化処理によって導入された水素は、半導体層１２におけるｐ−Ｓｉの結晶粒界に拡散し、結晶粒界におけるシリコンの未結合手や、ｐ−Ｓｉとゲート絶縁膜１３との界面にあるシリコンの未結合手（界面準位）とＳｉ−Ｈ結合１４’を形成して、粒界や界面に存在する欠陥を不活性化させる。
【００７７】
ここで、上記水素化処理においては、重水素ではなく水素を用いているが、少なくとも、ｐ−Ｓｉの表面付近の未結合手に結合した水素は、次の（３）の工程で重水素に置換される。すなわち、半導体層１２の表面付近、特にｐ−Ｓｉとゲート絶縁膜との界面付近の未結合手はホットキャリアの発生によるＴＦＴの特性の劣化に大きく影響するが、そのような未結合手は重水素で終端されるので、従来の水素ガスのみを用いる系での水素化処理で十分である。
【００７８】
なお、この水素化処理に代えて、実施の形態１で示したような重水素化処理を行って、半導体層１２の内部の結晶粒界における未結合手にもＳｉ−Ｄ結合１４を形成させるようにして、さらにＡＣストレスによる劣化を抑制し得るようにしてもよい。
【００７９】
また、水素化処理を行う場合でも、実施の形態１の重水素化と同様に、窒素などを含む混合ガスを用いたり、熱アニール雰囲気下で水素化処理を行うようにしたりしてもよい。
【００８０】
さらに、処理温度や、処理時間、重水素ガスの流量等の条件に関しても、上記の他に種々の設定が可能である。
【００８１】
（３）上記水素化処理を施した半導体層１２を重水素を溶解した弗化水素酸に浸漬して、第２の水素化処理である重水素化処理を行う（図４（ｃ））。
【００８２】
この重水素化処理によって導入された重水素は、半導体層１２の表面に拡散し、上記水素化処理によって半導体層１２の表面付近に形成されたＳｉ−Ｈ結合１４’の水素と置換し、また、半導体層１２の表面付近にシリコンの未結合手が残留している場合には、これと結合して、Ｓｉ−Ｄ結合１４を形成する。
【００８３】
（４）実施の形態１の（５）〜（１０）（図３（ｂ）〜（ｅ））と同様の工程により、ゲート絶縁膜１３、ゲート電極１５、半導体層１２におけるチャネル領域１２ａとソース領域１２ｂとドレイン領域１２ｃ、層間絶縁膜１６、コンタクトホール１７・１７、ソース電極１８、およびドレイン電極１９の形成を行う（図４（ｄ）〜（ｇ））。
【００８４】
（５）保護膜となるパッシベイション膜２０を成膜し、エッチングによって所定の形状にパターニングすると、ｐ−ＳｉＴＦＴが完成する（図４（ｈ））。
【００８５】
上記のように、従来のＴＦＴと同様の製造工程に、重水素を含む溶液に半導体層１２を浸漬する工程を加えるだけで、少なくともホットキャリアの発生によるＴＦＴの特性の劣化に大きく影響する、半導体層１２の表面付近、特にｐ−Ｓｉとゲート絶縁膜との界面の未結合手にＳｉ−Ｄ結合１４を形成できるので、大掛かりな装置や設備等を導入することなく、したがって製造コストの大幅な増大を招くことなく、前記実施の形態１と同様の高性能で、高信頼性を有する薄膜トランジスタを得ることができる。
【００８６】
なお、上記の例では、水素化処理を半導体層１２の形成後にのみ行う例を示したが、これに限らず、ゲート絶縁膜１３の成膜後や、ゲート電極１５の形成後、層間絶縁膜１６の成膜後、コンタクトホール１７の開口後、ソース電極１８およびドレイン電極１９の形成後、またはパッシベイション膜２０の成膜後などに行ってもよく、さらに、例えば半導体層１２の形成後と層間絶縁膜１６の成膜後など、水素化処理を複数回行うようにして、ＴＦＴの特性改善効果をさらに高めるようにしてもよい。
【００８７】
ただし、水素化処理を少なくとも半導体層１２の形成後、すなわち重水素化処理よりも前に行えば、半導体層１２の表面付近で水素と重水素との置換によるＳｉ−Ｄ結合１４も形成されるので、重水素化処理をより効率よく行うことができる。
【００８８】
一方、重水素化処理は、半導体層１２が露出している状態、すなわちゲート絶縁膜１３を形成するよりも前に行うのが好ましい。
【００８９】
また、第２の水素化処理である重水素化処理として、前記実施の形態１と同様の重水素を含む雰囲気下での水素化を行ってもよく、この場合には、ゲート絶縁膜１３の形成後などに行ってもよい。
【００９０】
（実施の形態３）
上記実施の形態１または実施の形態２の製造方法によって製造されたＴＦＴを適用したアクティブマトリックス型液晶表示装置の例を図５に基づいて説明する。
【００９１】
アクティブマトリックス型液晶表示装置は、図５に示すように、対向して配置されたＴＦＴアレイ基板である透光性ガラス基板４０と対向基板である透光性ガラス基板４１との間に液晶層４２が封入されるとともに、上記透光性ガラス基板４０・４１の両側に偏光板５１・５２が設けられて構成されている。
【００９２】
上記透光性ガラス基板４０には、マトリックス状に配置された走査電極４３…、および信号電極４４…が形成されている。また、これらの電極の各交差位置に対応して、画素電極４８…、およびこの各画素電極４８…に画像信号電圧を印加するスイッチング素子としてのＴＦＴ４５…が形成されている。さらに、透光性ガラス基板４０の周縁部には、走査電極駆動回路４６、および信号電極駆動回路４７が形成されている。この走査電極駆動回路４６、および信号電極駆動回路４７は、ＴＦＴ４６ａ…・４７ａ…から成るＣ−ＭＯＳインバータ等によって構成されている。
【００９３】
上記ＴＦＴ４５…・４６ａ…・４７ａ…は、重水素化工程を含む前記実施の形態１または実施の形態２の製造方法によって、透光性ガラス基板４０上に一体的に形成されている。
【００９４】
一方、対向基板となる透光性ガラス基板４１には、液晶層４２側に、対向電極４９、およびカラーフィルタ５０が形成されている。カラーフィルタ５０は、各画素電極４８…の位置に対応して、赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）の光を透過するセグメントに分割されている。
【００９５】
このように構成されたアクティブマトリックス型液晶表示装置では、信号電極駆動回路４７によって各信号電極４４…に選択的に画像信号電圧が印加されるとともに、走査電極駆動回路４６によって各走査電極４３…に選択的に所定の基準電圧が印加されると、選択された信号電極４４および走査電極４３に対応する画素電極４８に上記画像信号電圧が印加され、液晶層４２を透過する光の偏光面が回転して輝度が変化することにより、画像信号電圧に応じた画像が表示される。
【００９６】
ここで、アクティブマトリックス型液晶表示装置で正常に画像が表示されるためには、その画素数に応じた多数のＴＦＴ４５…・４６ａ…・４７ａ…がすべて適正に動作する必要がある。
【００９７】
一方、ＴＦＴ４５…・４６ａ…・４７ａ…には、高速でオン、オフまたは極性が切り替わる直流や交流が印加されるが、前述のようにＳｉ−Ｄ結合は切断されにくいのでホットキャリアによる劣化は抑制され、したがって、高性能で、高信頼性を有するアクティブマトリックス型液晶表示装置が得られる。
【００９８】
なお、上記の例では液晶表示装置に適用した例を説明したが、これに限らず、イメージセンサやＳＲＡＭなどの半導体メモリ等に適用して同様の効果を得ることができる。
【００９９】
【発明の効果】
本発明は、以上説明したような形態で実施され、シリコン−水素結合よりも切断されにくいシリコン−重水素結合を形成させることにより、シリコンの未結合手に結合された重水素はシリコンから脱離しにくくなるので、バイアス電圧やＡＣ電圧などの大きなストレスに対しても、オン電流の増加や、オフ電流の減少、閾値電圧の低下などの特性の向上を維持しつつ、さらにホットキャリアの発生を抑制することにより特性の劣化も防止することができ、高性能で、高信頼性を有する薄膜トランジスタを得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１に係る薄膜トランジスタの構成を示す縦断面図である。
【図２】同、ＡＣストレスによるキャリア移動度の変化を示す特性図である。
【図３】同、製造工程を示す説明図である。
【図４】実施の形態２に係る薄膜トランジスタの製造工程を示す説明図である。
【図５】実施の形態３に係る本発明の薄膜トランジスタを適用したアクティブマトリックス型液晶表示装置の構成を示す説明図である。
【図６】従来の薄膜トランジスタの構成を示す縦断面図である。
【符号の説明】
１０    透光性ガラス基板
１１    下地絶縁膜
１２    半導体層
１２ａ  チャネル領域
１２ｂ  ソース領域
１２ｃ  ドレイン領域
１３    ゲート絶縁膜
１４    Ｓｉ−Ｄ結合
１４’  Ｓｉ−Ｈ結合
１５    ゲート電極
１６    層間絶縁膜
１７    コンタクトホール
１８    ソース電極
１９    ドレイン電極
２０    パッシベイション膜
４５    ＴＦＴ
４６ａ  ＴＦＴ
４７ａ  ＴＦＴ
【図１】
0003599513.tif 000002
【図２】
0003599513.tif 000003
【図３】
0003599513.tif 000004
【図４】
0003599513.tif 000005
【図５】
0003599513.tif 000006
【図６】
0003599513.tif 000007