(57)【特許請求の範囲】
【請求項１】
行選択のための複数の第１主電極と、前記複数の第１主電極とともに行毎に面放電を生じさせるための電極対を構成する複数の第２主電極と、列選択のための複数のアドレス電極と、放電空間を列毎に区画する隔壁とを有し、各列において放電空間が画面の全長にわたって連続した構造のプラズマディスプレイパネルであって、
前記複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、
前記複数の第１主電極のそれぞれ及び前記複数の第２主電極のそれぞれは、前記画面の行方向の全長にわたって延びる直線部分と、列毎に前記直線部分から列方向の一端側及び他端側にそれぞれ張り出したＴ字状部分とからなる形状にパターニングされており、
前記複数のアドレス電極のそれぞれは、前記複数の第１主電極と重なる範囲内の部分の幅が、他の部分の幅よりも大きい周期的に幅が変わる直線帯状にパターニングされており、
前記複数のアドレス電極における幅の大きい部分の長さ範囲は、前記複数の第１主電極における一対のＴ字状部分のうちの行方向に延びる頭部どうしの間の範囲に選定されている
ことを特徴とするプラズマディスプレイパネル。
【請求項２】
前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている
請求項１記載のプラズマディスプレイパネル。
【請求項３】
前記複数のアドレス電極のそれぞれは、前記各列の隔壁間の領域における行方向の中央位置で前記複数の第１主電極と交差する
請求項１または請求項２記載のプラズマディスプレイパネル。
【請求項４】
行選択のための複数の第１主電極と、前記複数の第１主電極とともに行毎に面放電を生じさせるための電極対を構成する複数の第２主電極と、列選択のための複数のアドレス電極と、放電空間を列毎に区画する隔壁とを有し、各列において放電空間が画面の全長にわたって連続した構造のプラズマディスプレイパネルであって、
前記複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、
前記複数の第１主電極のそれぞれ及び前記複数の第２主電極のそれぞれは、電極面積を確保するための透明導電膜と電気抵抗を低減するための金属膜とからなり、
前記複数の第１主電極及び複数の第２主電極の透明導電膜は、それと重なる金属膜の列方向の一端側及び他端側にそれぞれＴ字状に張り出す形状にパターニングされており、
前記複数のアドレス電極のそれぞれは、前記複数の第１主電極と重なる範囲内の部分の幅が、他の部分の幅よりも大きい周期的に幅が変わる直線帯状にパターニングされており、
前記複数のアドレス電極における幅の大きい部分の長さ範囲は、前記複数の第１主電極の透明導電膜における一対のＴ字状部分のうちの行方向に延びる頭部どうしの間の範囲に選定されている
ことを特徴とするプラズマディスプレイパネル。
【請求項５】
前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている
請求項４記載のプラズマディスプレイパネル。
【請求項６】
前記複数のアドレス電極のそれぞれは、前記各列の隔壁間の領域における行方向の中央位置で前記複数の第１主電極の金属膜と交差する
請求項４または請求項５記載のプラズマディスプレイパネル。
【請求項７】
請求項２記載のプラズマディスプレイパネルの駆動方法であって、
表示対象の画像を奇数フィールドと偶数フィールドに分けて表示し、
奇数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して奇数行のアドレッシングを行い、それに続いて奇数行の電極対に面放電を生じさせるための電圧を周期的に印加し、
偶数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して偶数行のアドレッシングを行い、それに続いて偶数行の電極対に面放電を生じさせるための電圧を周期的に印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
行選択のための複数の第１主電極と、前記複数の第１主電極とともに行毎に面放電を生じさせるための電極対を構成する複数の第２主電極と、列選択のための複数のアドレス電極と、放電空間を列毎に区画する隔壁とを有し、各列において放電空間が画面の全長にわたって連続した構造のプラズマディスプレイパネルであって、
前記複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、
前記複数のアドレス電極のそれぞれは、画面における各列の隔壁間の領域において、前記複数の第１主電極と交差し且つ前記複数の第２主電極と交差しないパターンに形成されている
ことを特徴とするプラズマディスプレイパネル。
【請求項９】
前記複数のアドレス電極のうちの前記複数の第２主電極と交差する部分は、前記隔壁によって放電空間に対して絶縁されている
請求項８記載のプラズマディスプレイパネル。
【請求項１０】
前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている
請求項８記載のプラズマディスプレイパネル。
【請求項１１】
前記複数の第１主電極と複数の第２主電極とが等間隔に配列されており、
前記複数の第１主電極及び複数の第２主電極の透明導電膜は、それと重なる金属膜の列方向の一端側及び他端側にそれぞれＴ字状に張り出す形状にパターニングされている
請求項８記載のプラズマディスプレイパネル。
【請求項１２】
表示対象の画像を奇数フィールドと偶数フィールドに分けて表示し、
奇数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して奇数行のアドレッシングを行い、それに続いて奇数行の電極対に面放電を生じさせるための電圧を周期的に印加し、
偶数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して偶数行のアドレッシングを行い、それに続いて偶数行の電極対に面放電を生じさせるための電圧を周期的に印加する
ことを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、面放電形式のＰＤＰ（プラズマディスプレイパネル）及びその駆動方法に関する。
【０００２】
ＰＤＰは、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニタなどの用途で広く用いられるようになってきた。このようなＰＤＰのいっそうの普及に向けて、高精細化に適した構造の開発が進められている。
【０００３】
【従来の技術】
カラー表示デバイスとして、３電極面放電形式のＡＣ型ＰＤＰが商品化されている。ここでいう面放電形式は、輝度を確保する表示放電において陽極及び陰極となる第１及び第２の主電極を、前面側又は背面側の基板の上に平行に配列する形式である。面放電型ＰＤＰの電極マトリクス構造として、主電極と交差するように第３の電極（アドレス電極）を配列した“３電極構造”が広く知られている。表示に際しては、主電極対の一方を行選択のためのスキャン電極として用い、スキャン電極とアドレス電極との間でアドレス放電を生じさせることによって、表示内容に応じて壁電荷を制御するアドレッシングが行われる。アドレッシングの後、主電極対に交番極性の点灯維持電圧を印加すると、所定の壁電荷の存在するセルのみで基板面に沿った面放電が生じる。
【０００４】
３電極構造の基本形態は画面の各行に一対ずつ主電極を配置するものである。各行における主電極対の配列間隔（面放電ギャップ長）は、１５０〜２００ボルト程度の電圧の印加で放電が生じるように数十μｍ程度に選定される。これに対して、隣接する行どうしの電極間隙（逆スリットと呼称される）は、行間の不要の面放電を防止し且つ静電容量を低減するため、面放電ギャップ長より十分に大きい値（数倍程度）とされる。すなわち、主電極の配列間隔が行と行間とで異なる。そして、３電極構造の他の形態として、画面の行数Ｎに１を加えた本数の主電極を等間隔に配列し、隣接する電極どうしを電極対とした面放電を生じさせる電極構成がある。配列の両端を除く主電極が隣接する２行に係わる。この構成を採用したＰＤＰでは、インタレース形式の表示が行われる。
【０００５】
このような３電極構造の面放電型ＰＤＰは、放電空間を列毎に区画する隔壁（バリアリブ）を有する。隔壁パターンとしては、平面視帯状の隔壁を配列するストライプパターンが、個々のセルを分断するメッシュパターンよりも有利である。ストライプパターンであれば、各列において放電空間が画面の全長にわたって連続するので、プライミングによる放電確率の増大、蛍光体層の均等化、排気処理の容易化を図ることができる。なお、列方向に連続した放電空間を形成する隔壁構造としては、メッシュパターンとストライプパターンとを高さ方向で合体した２層構造も知られている。
【０００６】
【発明が解決しようとする課題】
従来の列方向に放電空間が連続するパネル構造では、アドレッシングに係る選択行でのアドレス放電が列方向に過剰に拡がり、選択行に隣接する行におけるアドレス電極の近傍に不要に帯電し、その後にこの隣接行が選択行になったときに、以前に帯電した電荷がセルに印加したアドレス電圧を低下させるという問題があった。アドレス電圧の低下によってアドレス放電が起こらず、アドレッシングに誤りが生じて表示が乱れてしまう。特に主電極を等間隔に配列した構造では、アドレスミスが発生し易い。
【０００７】
本発明は、アドレス放電を列方向の拡がりを抑制してアドレッシングの精度を高めることを目的としている。
【０００８】
【課題を解決するための手段】
本発明においては、行選択に用いない主電極とアドレス電極との放電空間を介して対向する範囲が小さくなるように、アドレス電極の形状又は配置位置を選定する。これにより、アドレス放電がアドレス電極と行選択に用いる主電極との対向部分に局所化される。
【０００９】
主電極として透明導電膜と金属膜とで構成する場合、金属膜とアドレス電極との対向部でアドレス放電が始まるので、行選択に用いる主電極については、その金属膜とアドレス電極との対向面積を十分に大きくし、アドレス放電の信頼性を確保する。
【００１０】
請求項１の発明のＰＤＰは、行選択のための複数の第１主電極と、前記複数の第１主電極とともに行毎に面放電を生じさせるための電極対を構成する複数の第２主電極と、列選択のための複数のアドレス電極と、放電空間を列毎に区画する隔壁とを有し、各列において放電空間が画面の全長にわたって連続した構造のプラズマディスプレイパネルであって、前記複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、前記複数の第１主電極のそれぞれ及び前記複数の第２主電極のそれぞれは、前記画面の行方向の全長にわたって延びる直線部分と、列毎に前記直線部分から列方向の一端側及び他端側にそれぞれ張り出したＴ字状部分とからなる形状にパターニングされており、前記複数のアドレス電極のそれぞれは、前記複数の第１主電極と重なる範囲内の部分の幅が、他の部分の幅よりも大きい周期的に幅が変わる直線帯状にパターニングされており、前記複数のアドレス電極における幅の大きい部分の長さ範囲は、前記複数の第１主電極における一対のＴ字状部分のうちの行方向に延びる頭部どうしの間の範囲に選定されているものである。
【００１１】
請求項２の発明のＰＤＰにおいては、前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている。
請求項３の発明のＰＤＰにおいて、前記複数のアドレス電極のそれぞれは、前記各列の隔壁間の領域における行方向の中央位置で前記複数の第１主電極と交差する。
【００１２】
請求項４の発明のＰＤＰにおいては、複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、前記複数の第１主電極のそれぞれ及び前記複数の第２主電極のそれぞれは、電極面積を確保するための透明導電膜と電気抵抗を低減するための金属膜とからなり、前記複数の第１主電極及び複数の第２主電極の透明導電膜は、それと重なる金属膜の列方向の一端側及び他端側にそれぞれＴ字状に張り出す形状にパターニングされており、複数のアドレス電極のそれぞれは、前記複数の第１主電極と重なる範囲内の部分の幅が、他の部分の幅よりも大きい周期的に幅が変わる直線帯状にパターニングされており、前記複数のアドレス電極における幅の大きい部分の長さ範囲は、前記複数の第１主電極の透明導電膜における一対のＴ字状部分のうちの行方向に延びる頭部どうしの間の範囲に選定されているものである。
請求項５の発明のＰＤＰにおいては、前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている。
【００１３】
請求項６の発明のＰＤＰにおいては、前記複数のアドレス電極のそれぞれは、前記各列の隔壁間の領域における行方向の中央位置で前記複数の第１主電極の金属膜と交差する。
【００１４】
請求項７及び請求項１２の発明の方法は、表示対象の画像を奇数フィールドと偶数フィールドに分けて表示し、奇数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して奇数行のアドレッシングを行い、それに続いて奇数行の電極対に面放電を生じさせるための電圧を周期的に印加し、偶数フィールドの表示においては、全ての第１主電極及びアドレス電極の電位を個別に制御して偶数行のアドレッシングを行い、それに続いて偶数行の電極対に面放電を生じさせるための電圧を周期的に印加する、プラズマディスプレイパネルの駆動方法である。
【００１５】
請求項８の発明のＰＤＰは、行選択のための複数の第１主電極と、前記複数の第１主電極とともに行毎に面放電を生じさせるための電極対を構成する複数の第２主電極と、列選択のための複数のアドレス電極と、放電空間を列毎に区画する隔壁とを有し、各列において放電空間が画面の全長にわたって連続した構造のプラズマディスプレイパネルであって、前記複数の第１主電極と複数の第２主電極とが１本ずつ交互に配列され、前記複数のアドレス電極のそれぞれは、画面における各列の隔壁間の領域において、前記複数の第１主電極と交差し且つ前記複数の第２主電極と交差しないパターンに形成されているものである。
【００１６】
請求項９の発明のＰＤＰにおいて、前記複数のアドレス電極のうちの前記複数の第２主電極と交差する部分は、前記隔壁によって放電空間に対して絶縁されている。
【００１７】
請求項１０の発明のＰＤＰにおいては、前記複数の第１主電極と複数の第２主電極とが等間隔に配列されている。
請求項１１の発明のＰＤＰにおいては、前記複数の第１主電極と複数の第２主電極とが等間隔に配列されており、前記複数の第１主電極及び複数の第２主電極の透明導電膜は、それと重なる金属膜の列方向の一端側及び他端側にそれぞれＴ字状に張り出す形状にパターニングされている。
【００１８】
【発明の実施の形態】
図１は本発明に係るＰＤＰの内部構造を示す図である。
図示のＰＤＰ１は面放電構造のＡＣ型カラーＰＤＰであり、一対の基板構体１０，２０からなる。画面を構成する各セル（表示素子）において、一対の主電極Ｘ，Ｙと後述のように本発明に特有の形状にパターニングされたアドレス電極Ａとが交差する。主電極Ｘ，Ｙは、前面側の基板構体１０の基材であるガラス基板１１の内面に交互に等間隔に配列されており、それぞれがセル毎に面放電ギャップを形成する透明導電膜４１と行の全長にわたって延びる直線帯状の金属膜（バス電極）４２とからなる。金属膜４２は例えばクロム−銅−クロムの３層構造からなり、透明導電膜４１の列方向の中央部に積層されている。これら主電極Ｘ，Ｙを被覆するように厚さ３０〜５０μｍ程度の誘電体層１７が設けられ、誘電体層１７の表面には保護膜１８としてマグネシア（ＭｇＯ）が被着されている。
【００１９】
アドレス電極Ａは、背面側の基板構体２０の基材であるガラス基板２１の内面に配列されており、誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向（画面ＥＳの水平方向）に列毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルで構成される。各サブピクセル内の構造体がセルＣである。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行に跨がって列方向に連続している。
【００２０】
図２は主電極とアドレス電極との位置関係を示す図である。図２（ｂ）（ｃ）は図２（ａ）のｂｂ矢視断面及びｃｃ矢視断面の構造図である。
画面内において主電極Ｘ及び主電極Ｙの平面視形状は同一である。等間隔に配列された主電極Ｘ，Ｙのうち、互いに隣接する主電極Ｘと主電極Ｙとが面放電を生じさせる電極対１２を構成し、１つの行を画定する。つまり、配列の両端を除く主電極Ｘ，Ｙは、それぞれが２つの行（奇数行及び偶数行）の表示を担う。両端の主電極Ｘは１つの行Ｌの表示を担う。行とは、列方向における配置順位の等しいセルＣの集合である。例示では、主電極Ｘ，Ｙの透明導電膜４１は列方向の帯部４１１とその両端に繋がった行方向の帯部４１２とからなり、金属膜４２の列方向の一端側及び他端側にそれぞれＴ字状に張り出す形状にパターニングされている。なお、透明導電膜４１は例示のようにセル毎に独立した形状に限らず、行方向において画面の全長にわたって連続していてもよい。このように各主電極Ｘ，Ｙを金属膜４２から列方向にＴ字状に対称に張り出す形状とすることにより、面放電を面放電ギャップの付近に局所化することができ、列方向の解像度を高めることができる。また、行方向に帯部４１２が間隔を設けて並び、主電極間隙が行方向に沿って周期的に面放電ギャップより広くなるので、行方向の全長にわたって主電極間隙が一定である場合と比べて静電容量が小さくなり、それによって駆動特性が向上する。加えて、電極面積が小さくなって放電電流が減少するので、駆動回路に対する電流容量の要求が緩和される。
【００２１】
一方、アドレス電極Ａは、隣接する隔壁２９の間の領域において、行選択に用いる主電極Ｙの金属膜４２と行方向の中央で交差し、且つ主電極Ｘの金属膜４２とは交差しないように、蛇行した帯状にパターニングされている。すなわち、アドレス電極Ａは、主電極Ｘの透明導電膜４１を避けるように屈曲しており、主電極Ｘの金属膜４２とは隔壁２９の下で交差する。このようなパターニングにより、実質的にアドレス電極Ａは主電極Ｙのみと交差することになり、アドレス放電が各主電極Ｙの近辺に局所化され、隣接する行どうしの間のアドレス放電の干渉が防止される。図示の主電極形状の場合、主電極Ｙの帯部４１２とアドレス電極Ａとの間に所定の間隙ｄを設けることは、放電拡散の防止効果を高める。
【００２２】
アドレス電極Ａの幅は均一であるので、隣接するアドレス電極Ａどうしの間隔が列方向のどの位置でも等しく、列間の静電容量が最小になる。ただし、主電極Ｙとの対向面積を増やすために、アドレス電極Ａの幅を部分的に大きくしてもよい。
【００２３】
図３はアドレス電極形状の第２例を示す図、図４はアドレス電極形状の第３例を示す図である。
図３において、アドレス電極Ａｂは、主電極Ｘの透明導電膜４１を避けて各列を行方向に横断するようにパターニングされている。また、図４において、アドレス電極Ａｃは、細長い空隙５１を有した直線帯状にパターニングされ、列における行方向の中央に配置されている。空隙５１によって主電極Ｘとアドレス電極Ａとの対向面積が主電極Ｙとアドレス電極Ａとの対向面積より小さくなっており、これによってアドレス放電の拡散が防止される。
【００２４】
図５はアドレス電極形状の第４例を示す図である。
図５において、アドレス電極Ａｄは、主電極Ｙの透明導電膜４１と重なる範囲内の部分の幅が、他の部分の幅よりも大きい周期的に幅が変わる直線帯状にパターニングされて、列における行方向の中央に配置されている。電極幅が小さいことによって主電極Ｘとアドレス電極Ａとの対向面積が主電極Ｙとアドレス電極Ａとの対向面積より小さくなっており、これによってアドレス放電の拡散が防止される。主電極Ｙ及び主電極Ｘの透明導電膜４１は、画面の行方向の全長にわたって延びる直線部分４１３と、列毎に直線部分４１３から両側に張り出したＴ字状部分４１４とからなる形状にパターニングされている。金属膜４２は画面内において直線部分４１３と完全に重なる。アドレス電極Ａｄにおける幅の大きい部分の長さ範囲は、アドレス放電の拡散防止効果を考慮して、一対のＴ字状部分４１４における行方向に延びる頭部どうしの間の範囲に選定されている。
【００２５】
図６は駆動シーケンスの一例を示す電圧波形図である。
ＰＤＰ１の駆動に際しては、１シーンの画像情報であるフレームを奇数フィールド及び偶数フィールドに２分割する。そして、奇数フィールド期間Ｔｆ１において奇数行の表示を行い、偶数フィールド期間Ｔｆ２において偶数行の表示を行う。つまり、１シーンの情報をインターレース形式で表示する。
【００２６】
２値の点灯制御によって階調表示（カラー再現）を行うために、奇数フィールド及び偶数フィールドのそれぞれを例えば８個のサブフレームに分割する。言い換えれば、各フィールドを８個のサブフレームの集合に置き換える。これらサブフィールドにおける輝度の相対比率がおおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドの点灯維持放電の回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６３  となる。ただし、サブフィールドを輝度の重みの順に表示する必要はない。
【００２７】
各サブフィールドに割り当てるサブフィールド期間（Ｔｓｆｊ  （ｊ＝１〜８））は、画面全体の電荷分布を均一化する準備期間ＴＲ、表示内容に応じた帯電分布を形成するアドレッシング期間ＴＡ、及び階調レベルに応じた輝度を確保するために点灯状態を維持するサステイン期間ＴＳからなる。各サブフィールド期間Ｔｓｆｊ  において、アドレッシング準備期間ＴＲ及びアドレッシング期間ＴＡの長さは輝度の重みに係わらず一定であるが、サステイン期間ＴＳの長さは輝度の重みが大きいほど長い。つまり、１つのフィールドｆに対応する８つのサブフィールド期間Ｔｓｆｊ  の長さは互いに異なる。
【００２８】
図６のように、奇数フィールドの各サブフィールドについては、まず、準備期間ＴＲで全ての主電極Ｘに放電開始電圧を超える波高値の書込みパルスＰｒｘを印加する。このとき全てのアドレス電極Ａには書込みパルスＰｒｘを打ち消すためのパルスＰｒａを印加する。書込みパルスＰｒｘの印加による面放電で各セルに過剰の壁電荷が形成され、パルスの立ち下がりでの自己消去放電で壁電荷がほぼ消失する。次に、アドレッシング期間ＴＡでは、各主電極Ｙに対して順にスキャンパルスＰｙを印加して行選択を行う。スキャンパルスＰｙに同期させて、選択された行のうちの点灯させるべきセルに対応したアドレス電極ＡにアドレスパルスＰａを印加してアドレス放電を生じさせる。また、奇数行で適度の面放電が生じるように、奇数番目の主電極Ｘと偶数番目の主電極Ｘとに交互にパルスを印加する。そして、サステイン期間ＴＳでは、奇数行については交互で偶数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。
【００２９】
一方、偶数フィールドの各サブフィールドについても準備期間ＴＲに全ての主電極Ｘに書込みパルスＰｒｘを印加して壁電荷を消去する。また、アドレッシング期間ＴＡでも、奇数フィルドと同様に各主電極Ｙに対して順にスキャンパルスＰｙを印加し、所定のアドレス電極ＡにアドレスパルスＰａを印加する。ただし、偶数フィールドでは、スキャンパルスＰｙに同期させて偶数行で適度の面放電が生じるように奇数番目の主電極Ｘと偶数番目の主電極Ｘとに交互にパルスを印加する。そして、サステイン期間ＴＳでは、偶数行については交互で奇数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。
【００３０】
以上の実施形態では主電極を前面側の基板上に配置する構造（いわゆる反射型）を図示したが、主電極を背面側の基板上に配置する構造（透過型）にも本発明を適用できる。透過型の場合、主電極は金属膜からなる遮光体であってもよい。主電極の形状は各行の放電特性が不均一にならない範囲で適宜変更することができる。また、本発明は、行毎に一対する主電極を配置する３電極構成にも適用可能である。
【００３１】
【発明の効果】
請求項１乃至請求項６又は請求項８乃至請求項１１の発明によれば、アドレス放電を列方向の拡がりを抑制してアドレッシングの精度を高めることができる。
【００３２】
請求項７又は請求項１２の発明によれば、誤りの無い高精細の表示を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るＰＤＰの内部構造を示す図である。
【図２】主電極とアドレス電極との位置関係を示す図である。
【図３】アドレス電極形状の第２例を示す図である。
【図４】アドレス電極形状の第３例を示す図である。
【図５】アドレス電極形状の第４例を示す図である。
【図６】駆動シーケンスの一例を示す電圧波形図である。
【符号の説明】
１  ＰＤＰ（プラズマディスプレイパネル）
１２  電極対
Ｙ  主電極（第１主電極）
Ｘ  主電極（第２主電極）
Ａ  アドレス電極
３０  放電空間
２９  隔壁
ＥＳ  画面
４１  透明導電膜
４２  金属膜
【図１】
0003576051.tif 000002
【図２】
0003576051.tif 000003
【図３】
0003576051.tif 000004
【図４】
0003576051.tif 000005
【図５】
0003576051.tif 000006
【図６】
0003576051.tif 000007