(57)【特許請求の範囲】
【請求項１】
光電変換素子で発生した余剰電荷を半導体基板に掃き出す縦型オーバーフロードレイン型光電変換素子であって、第１導電型半導体基板中に、光電変換した電荷を蓄積する第１導電型からなる電荷蓄積領域を含み、第２導電型からなる第１のバリア領域と、第２導電型からなる第２のバリア領域が埋設状態に設けられ、前記第１のバリア領域および前記第２のバリア領域上に前記電荷蓄積領域及び、少なくとも第２導電型からなるグラウンド電位に固定された素子分離領域が前記電荷蓄積領域の周囲を囲んで形成され、前記第１のバリア領域は前記電荷蓄積領域の直下に形成され、前記第１のバリア領域と前記第１導電型の電荷蓄積領域の間には、前記第１導電型半導体基板の層が保持され、前記第２のバリア領域は前記第１のバリア領域以外に形成され、前記第１のバリア領域が前記電荷蓄積領域と平面積が等しく、あるいは前記電荷蓄積領域よりも平面積が小さく、かつ前記第１のバリア領域が前記第２のバリア領域よりも不純物濃度が低い、及び／又は前記第１のバリア領域が前記第２のバリア領域よりも薄いことを特徴とする光電変換素子。
【請求項２】
前記第１のバリア領域と前記第２のバリア領域が、厚さ方向の中心が一致して形成されていることを特徴とする請求項１記載の光電変換素子。
【請求項３】
前記第１のバリア領域と前記第２のバリア領域が、平面的に連続して形成されていることを特徴とする請求項１または２記載の光電変換素子。
【請求項４】
前記第２のバリア領域が、前記第１のバリア領域よりも１．１〜３倍不純物濃度が高いことを特徴とする請求項１ないし３のいずれか記載の光電変換素子。
【請求項５】
前記第２のバリア領域が、前記第１のバリア領域よりも１．１〜３倍厚いことを特徴とする請求項１ないし４のいずれか記載の光電変換素子。
【請求項６】
グラウンドに接地された前記素子分離領域および前記第２のバリア領域からの電位の影響により、前記第１のバリア領域は前記第２のバリア領域よりも、前記電荷蓄積領域に対する電気的な障壁が小さく、前記余剰電荷が前記半導体基板に流れる請求項１ないし５のいずれかに記載の光電変換素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子等に用いられる光電変換素子に関し、特に、固体撮像素子に適用したときのダイナミックレンジの拡大を可能にした光電変換素子に関するものである。
【０００２】
【従来の技術】
従来用いられている固体撮像素子の平面概略図を図１０に示す。図１０はインターライン型ＣＣＤイメージセンサを示したものである。２次元に配置された光電変換素子２０１の各列にそれぞれ隣接して垂直ＣＣＤ２０２が配置され、前記光電変換素子２０１とトランスファーゲート２０３を介して接続されている。前記各垂直ＣＣＤ２０２の下端は水平ＣＣＤ２０４に接続され、水平ＣＣＤ２０４の端には増幅器２０５が接続されている。なお、前記光電変換素子２０１の相互間、前記光電変換素子２０１と前記垂直ＣＣＤ２０２との間、前記光電変換素子２０１と前記水平ＣＣＤ２０４との間にはそれぞれＰ＋  チャネルストッパ２０６がある。このようなＣＣＤイメージセンサでは、光電変換素子２０１で光電変換された信号電荷は、トランスファーゲート２０３を介して垂直ＣＣＤ２０２に読み出された後、垂直ＣＣＤ２０２および水平ＣＣＤ２０４で転送され増幅器２０５で増幅されて出力される。
【０００３】
図１１に前記ＣＣＤイメージセンサの従来の単位画素を示しており、同図（ａ）は前記単位画素の概略平面図、同図（ｂ）は（ａ）のＸ１−Ｘ１概略断面図である。但し、簡略化のため同図（ａ）ではゲート電極や遮光膜等、同図（ｂ）ではカバー膜やマイクロレンズ等は図示していない。この図では、蓄積される電荷は電子である。同図（ａ）に示す様に、単位画素は光電変換素子２０１と、垂直ＣＣＤ２０２、トランスファーゲート３０６、Ｐ＋  チャネルストッパ３０５で構成されている。同図（ｂ）において、Ｎ型シリコン基板３０１内にＰ型領域３０２が埋め込み状態に形成されている。前記光電変換素子２０１には、前記Ｐ型領域３０２より基板表面側の前記Ｎ型シリコン基板３０１に光電変換された信号電荷を蓄積するＮ型領域３０３が形成されている。前記Ｎ型領域３０３の上部、すなわち基板表面にはＰ＋  領域３０４が形成され、酸化膜等の絶縁膜との間の界面準位を介した暗電流の発生を抑制している。前記Ｐ＋  領域３０４はＮ型領域３０３の周囲に形成されているＰ＋  チャネルストッパ３０５と接続され、そのフェルミレベルはグラウンド電位に固定されている。また、前記光電変換素子と垂直ＣＣＤの間に、Ｐ型からなるトランスファーゲート領域３０６（図１０のトランスファーゲート２０３）を形成している。
【０００４】
一方、前記垂直ＣＣＤ２０２は、前記Ｎ型シリコン基板３０１内に形成されたＰ型領域３０７上に形成されたＮ型領域３０８からなる電荷転送領域と、その上部にゲート絶縁膜３０９を介して形成されたゲート電極３１０により構成される。前記Ｐ型領域３０７は電気的にＰ＋  チャネルストッパ３０５と接続されており、そのフェルミレベルはグラウンド電位に固定されている。そして、前記ゲート電極３１０ないし光電変換素子を覆うように層間絶縁膜３１２が形成されるとともに、前記層間絶縁膜３１２上には、光電変換素子のみに光が入射する様に光電変換素子上部のみ開口した遮光膜３１１が形成される。
【０００５】
このようなＣＣＤイメージセンサでは、光電変換素子２０１に光が入射して光電変換素子２０１で生成された信号電荷はＮ型領域３０３に蓄積され、所望のタイミングでゲート電極３１０に高い電圧を印可することでトランスファーゲート領域３０６をオン状態として、信号電荷を垂直ＣＣＤ２０２に読み出す。この時Ｎ型領域３０３は空乏化し、その電位よりもトランスファーゲート領域３０６のオン状態の電位および読み出される先のＮ型領域３０８の電位が高くなるように電圧が設定される。その後トランスファーゲート領域３０６をオフ状態として、垂直ＣＣＤ２０２で信号電荷が転送される。
【０００６】
図１２に、前記光電変換素子２０１のＮ型領域３０３および垂直ＣＣＤ２０２のＮ型領域３０８が空乏化した時の電位分布の概略を示す。なお、図１２は図１１（ｂ）の断面構造に対応するものである。図１２において、トランスファーゲート領域３０６がオフの状態を示しており、また、図１２のＸ２−Ｘ２線、およびＸ３−Ｘ３線に沿った電位分布の概略を図１３にＳＡ，ＳＢで示す。垂直ＣＣＤ２０２では、図１３には表れないが、深さ方向に沿ってシリコン基板３０１とゲート絶縁膜３０９の界面からＮ型領域３０８内部方向に電位が高くなっていき、ある深さで電位が極大となる。その後、Ｐ型領域３０７に向かって電位は低くなり、Ｐ型領域３０７では、そのフェルミレベルはグラウンド電位となっている。その後、図１３のＳＢ線に示すように、電位はＮ型シリコン基板１０１に印加する基板電圧に向かって高くなっていく。光電変換素子２０１ではＳＡ線で示すように、表面のＰ＋  領域３０４のフェルミレベルはグラウンド電位となっており、深さ方向に沿ってＮ型領域３０３内部方向に電位が高くなっていき、ある深さで電位が極大となる。その後、Ｐ型領域３０２で電位が極小となり、Ｎ型シリコン基板に印加する基板電圧に向かって高くなっていく。ここで、Ｎ型シリコン基板３０１に埋め込み状態に形成されているＰ型領域３０２のほぼ中央に形成される電位のバリアを、ＶＯＤバリアと呼ぶことにする。このＶＯＤバリアは基板電圧によって制御することができ、飽和信号量以上の余剰電荷を基板に掃き出すブルーミング抑制動作や、光電変換素子２０１のＮ型領域３０３に蓄積された電荷を基板に掃き出す電子シャッター動作（この時の基板電圧を基板引抜き電圧と呼ぶ）を行なうことができる。この光電変換素子２０１の構造は、縦型オーバーフロードレイン構造と呼ばれる。
【０００７】
【発明が解決しようとする課題】
前記ＶＯＤバリアはＰ＋  領域３０４、Ｎ型領域３０３、Ｐ型領域３０２、およびＮ型基板３０１の不純物濃度プロファイル、つまり深さ方向の１次元不純物濃度プロファイルと基板電圧で決まる電位分布から決定される。そして、光電変換素子２０１の寸法が大きい場合には、ＶＯＤバリアは水平方向に電位の平坦な領域が形成されることになる。しかしながら、光電変換素子２０１の寸法が微細化すると、これに従って、ＶＯＤバリアはＰ＋  チャネルストッパ３０５およびＰ型領域３０７の電位の影響を受けはじめ、ＶＯＤバリアの電位の平坦な領域が縮小していくことになる。すなわち、前記したようにＰ＋  チャネルストッパ３０５およびＰ型領域３０７のフェルミレベルは０Ｖとなっており、ＶＯＤバリア電位よりも低いため、光電変換素子２０１の寸法が微細化すると、ＶＯＤバリア領域端の電位を低下させる方向に働くからである。そして、微細化がさらに進むと、ＶＯＤバリアの電位の平坦な領域がなくなり、ＶＯＤバリアの電位も低下する。この時の様子を図１４に示す。図１４は、図１２のＸ４−Ｘ４線に沿った電位分布の概略図であり、ＶＯＤバリアで極大となっている。つまり、図１２でＶＯＤバリアは、電位の鞍点となっている。
【０００８】
このように光電変換素子２０１が微細化されるにつれ、ＶＯＤバリアに対するＰ＋  チャネルストッパ３０５とＰ型領域３０７との電気的接続が強くなってくるので、ＶＯＤバリア電位は基板電圧によって変化し難くなる。つまり、基板電圧に対するＶＯＤバリア電位の変化の割合は小さくなっていく。これは、電子シャッター動作を行なう基板引抜き電圧の上昇となり、ＣＣＤイメージセンサの消費電力の増加をもたらす。
【０００９】
また、このＶＯＤバリア電位の基板電圧に対する変化のし易さは、ニー特性にも影響する。ニー特性とは、光電変換素子２０１に蓄積される信号電荷量と光量の関係に於いて、ある点に於いてその傾きが変化する特性を言う。図１１に示した縦型オーバーフロードレイン構造の光電変換素子２０１の、光量に対する信号電荷量の関係を図１５に片対数目盛りで示す。飽和信号量までは光量に対し信号電荷量が線形に変化し（同図の対数目盛りでは曲線となる）、飽和信号電荷量以上では光量の対数に比例する。後者の信号量が光量の対数で変化する領域をニー領域と呼ぶことにし、ニー領域における光量の対数に対する信号電荷量の変化量をニー特性の傾きと呼ぶことにする。このニー特性の傾きは、ＶＯＤバリア電位の基板電圧に対する変化量と関係し、この変化量が小さい方がニー特性の傾きは小さくなる。前述したように、光電変換素子２０１が微細化されるにつれて、Ｐ＋  チャネルストッパ３０５とＰ型領域３０７に対するＶＯＤバリアの電気的接続が強くなってくるので、基板電圧に対するＶＯＤバリア電位の変化量は小さくなっていく。従って、ニー特性の傾きは小さくなっていく。
【００１０】
近年、固体撮像素子が多画素化あるいは小型化される中、固体撮像素子の単位画素が微細化されるに従って、光電変換素子だけでなく垂直ＣＣＤも微細化されている。光電変換素子が微細化されるにつれて、前記したようにニー特性の傾きは小さくなっていくが、垂直ＣＣＤの転送電荷量も小さくなっていくので、ニー特性の傾きを極力低減することが望まれている。ニー領域による信号電荷量の増加量は飽和信号量に加算され、その和が垂直ＣＣＤで転送されるためである。太陽や電灯等のような光量が大きい被写体を撮像した場合にも、垂直ＣＣＤで電荷があふれないように設計するためには、垂直ＣＣＤの転送電荷量は飽和電荷量とニー領域による信号電荷量の増加量の和よりも大きくする必要がある。逆に垂直ＣＣＤの転送電荷量を一定としたときには、ニー領域による信号電荷量の増加量が小さい方が飽和信号電荷量を大きくすることができ、ダイナミックレンジを拡大することができる。
【００１１】
ところが、図１１に示した従来の固体撮像素子では、ニー特性の傾きは、Ｐ型領域３０２の不純物濃度プロファイルと光電変換素子寸法の関数である。したがって、ある光電変換素子寸法では、Ｐ型領域３０２の不純物濃度を低濃度化し、又は厚さを低減するに従い、ニー特性の傾きを減少することができる。しかし、Ｐ型領域３０２の不純物濃度を低濃度化し、又は厚さを低減していくとＶＯＤバリアが小さくなり、Ｎ型基板３０１から電子がＮ型領域３０３に注入されたり（逆注入）、それを防ぐために基板電圧を上げると飽和信号電荷量が低下するという不良が発生するようになる。更に、Ｐ型領域３０２の不純物濃度を低濃度化し、又は厚さを低減していくとＶＯＤバリアが形成されなくなり、Ｎ型領域３０３に信号電荷を蓄積することができず、光電変換素子として機能しなくなる。つまり、ニー特性の傾きを減少するために、Ｐ型領域３０２の不純物濃度を低濃度化するか、又は厚さを低減しようとしても、それには限界があり、したがってニー特性の傾きを減少することは難しいのが実情である。
【００１２】
本発明は、光電変換素子の中央部の直下に、周囲領域よりも不純物濃度が低いか、又は薄いＰ型領域を形成することで、逆注入や飽和信号電荷量の低減等の不良を発生させずに、ニー特性の傾きを減少し、ダイナミックレンジを拡大した光電変換素子を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の光電変換素子は、光電変換素子で発生した余剰電荷を半導体基板に掃き出す縦型オーバーフロードレイン型光電変換素子であって、第１導電型半導体基板中に、光電変換した電荷を蓄積する第１導電型からなる電荷蓄積領域を含み、第２導電型からなる第１のバリア領域と、第２導電型からなる第２のバリア領域が埋設状態に設けられ、前記第１のバリア領域および前記第２のバリア領域上に前記電荷蓄積領域及び、少なくとも第２導電型からなるグラウンド電位に固定された素子分離領域が前記電荷蓄積領域の周囲を囲んで形成され、前記第１のバリア領域は前記電荷蓄積領域の直下に形成され、前記第１のバリア領域と前記第１導電型の電荷蓄積領域の間には、前記第１導電型半導体基板の層が保持され、前記第２のバリア領域は前記第１のバリア領域以外に形成され、前記第１のバリア領域が前記第２のバリア領域よりも不純物濃度が低い、及び／又は前記第１のバリア領域が前記第２のバリア領域よりも薄いことを特徴とする。
【００１４】
本発明の第１の光電変換素子として、前記第１のバリア領域および前記第２のバリア領域は、次のいずれかの適用形態を採る。即ち、前記第１のバリア領域と前記第２のバリア領域が、平面的に連続して形成されている、第２の適用形態として、前記第１のバリア領域と前記第２のバリア領域の厚さ方向の中心が一致している、第３の適用形態として、前記第２のバリア領域が、前記第１のバリア領域よりも１．１〜３倍不純物濃度が高い、第４の適用形態として、前記第２のバリア領域が、前記第１のバリア領域よりも１．１〜３倍厚い、というものである。
【００１７】
本発明の第１の光電変換素子によれば、第１のバリア領域を第２のバリア領域よりも不純物濃度を低くし、及び／又は薄く形成することで、ＶＯＤバリアへの素子分離領域等による影響が大きくなり、光電変換素子の中央部のＶＯＤバリア付近の電位分布が急峻になり、ニー特性の傾きが低減する。
【００１８】
また、本発明の第２の光電変換素子によれば、単位画素寸法の微細化により、隣接するバリア領域の間隔が小さくなると、バリア領域が形成されていない領域は第１の光電変換素子における低濃度、または薄い第１のバリア領域が存在していると同等になり、光電変換素子の中央のＶＯＤバリアは、素子分離領域の影響が大きくなり、ニー特性の傾きが低減する。
【００１９】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して説明する。なお以下ではすべて蓄積される電荷は電子の場合について説明する。
（第１の実施の形態）
図１は本発明のニー特性の傾きを低減させた固体撮像素子、ここではＣＣＤイメージセンサの単位画素に相当する第１の実施の形態の断面図である。なお、図１は、図１１（ｂ）と同じ断面図であるが、カバー膜やマイクロレンズ等は図示していない。同図において、Ｎ型シリコン基板１０１内にＰ型領域１０２，１２２が埋め込み状態に形成されている。ここで、前記Ｐ型領域１２２は、本発明にかかる電荷蓄積領域（ただし、この実施形態では光電変換素子と称している）２０１の直下領域にのみ形成されており、その周囲の領域に前記Ｐ型領域１０２が形成されている。前記光電変換素子２０１は、前記Ｐ型領域１０２，１２２より基板表面側に、光電変換された信号電荷を蓄積するＮ型領域１０３が形成され、前記Ｎ型領域１０３の上部、すなわち前記Ｎ型シリコン基板１０１の表面にはＰ+ 領域１０４が形成され、酸化膜等の絶縁膜との間の界面準位を介した暗電流の発生を抑制している。また、前記Ｐ型領域１２２は、図１１（ａ）に相当する平面に投影した平面積が前記Ｎ型領域１０３よりも小さく、同図ではＰ型領域１２２の幅ｗ１がＮ型領域の幅Ｗ１より小さくなっている。また、Ｐ型領域１２２は、それ以外のＰ型領域１０２よりも不純物濃度が低く形成されている。また、前記Ｎ型領域１０３の表面の前記Ｐ+ 領域１０４は、前記Ｎ型領域１０３の周囲に形成されているＰ+ チャネルストッパ１０５と接続され、そのフェルミレベルはグラウンド電位に固定されている。
【００２０】
また、前記光電変換素子２０１と垂直ＣＣＤ２０２の間に、Ｐ型からなるトランスファーゲート領域１０６（２０２）が形成されている。一方、前記垂直ＣＣＤ２０２は、前記Ｎ型シリコン基板１０１の表面側の領域に形成されたＰ型領域１０７上に形成されたＮ型領域１０８からなる電荷転送領域と、その上部にゲート絶縁膜１０９を介して形成されたゲート電極１１０により構成される。前記Ｐ型領域１０７は前記Ｐ＋  チャネルストッパ１０５と電気的に接続されており、そのフェルミレベルはグラウンド電位に固定されている。なお、全面に層間絶縁膜１１２が形成されるとともに、光電変換素子のみに光が入射する様に、光電変換素子の上部のみを開口した遮光膜１１１が前記層間絶縁膜１１２上に形成される。
【００２１】
以上の構成によれば、光電変換素子２０１で生成された信号電荷はＮ型領域１０３に蓄積され、所望のタイミングでゲート電極１１０に高い電圧を印可することでトランスファーゲート領域１０６をオン状態とし、信号電荷を垂直ＣＣＤ２０２に読み出す。この時Ｎ型領域１０３は空乏化し、その電位よりもトランスファーゲート領域１０６のオン状態の電位および読み出される先のＮ型領域１０８の電位が高くなるように、電圧が設定される。その後トランスファーゲート領域１０６をオフ状態として、垂直ＣＣＤ２０２で信号電荷が転送される。
【００２２】
ここで、図１で示した光電変換素子を製造する方法について説明する。まず、１０１４／ｃｍ３  台のリン濃度を持つＮ型シリコン基板１０１の表面に２０〜６０ｎｍ厚の熱酸化膜を形成し、Ｐ型領域１２２に対応する領域に０．５〜３ＭｅＶ，  ０．５〜５×１０１１／ｃｍ２  のボロンをイオン注入する。次に、フォトリソグラフイ技術によりＰ型領域１０２に対応する領域にフォトレジストを開口し、Ｐ型領域１２２と同じエネルギー、１．１〜３倍のドーズ量のボロンをイオン注入し、９００〜９８０℃、３０分から２時間の熱処理によりＰ型領域１０２およびＰ型領域１２２を形成する。但し、フォトレジストの開口は、熱処理によるボロンの広がりを考慮して決定する。次に、リソグラフィー技術とイオン注入技術をそれぞれ用い、２０〜４０ＫｅＶ，１〜５×１０１３／ｃｍ２  のボロンのイオン注入によりＰ＋  チャネルストッパ１０５を、２００〜５００ＫｅＶ，１〜５×１０１２／ｃｍ２  のリンのイオン注入によりＮ型領域１０３を、２０〜６０ＫｅＶ，１０１２／ｃｍ２  台のボロンのイオン注入により表面に浅いＰ＋  領域１０４を、７０〜１５０ＫｅＶ、１〜５×１０１２／ｃｍ２  のリンのイオン注入によりＮ型領域１０８を、２００〜４００ＫｅＶ、１〜５×１０１２／ｃｍ２  のボロンのイオン注入によりＰ型領域１０７を、４０〜１００ＫｅＶ、０．５〜３×１０１２／ｃｍ２  のボロンのイオン注入によりトランスファーゲート領域１０６を形成し、９００〜９８０℃、３０分〜１時間で窒素雰囲気で熱処理することでイオン注入したドーパントを活性化させる。次に、熱酸化膜をフッ酸でウエットエッチングした後、ゲート絶縁膜１０９、ここでは、ウェット酸化で５０〜１００ｎｍ厚のゲート酸化膜を形成し、その上にリソグラフィとエッチングでドーパントが混入したポリシリコンゲート電極１１０を形成する。さらに層間絶縁膜１１２を形成し、光電変換素子に開口した遮光膜１１１をリソグラフィとエッチングで形成して、図１に示した固体撮像素子の光電変換素子２０１が完成する。
【００２３】
図２に、光電変換素子２０１のＮ型領域１０３および垂直ＣＣＤ２０２のＮ型領域１０８が空乏化した時の電位分布の概略を、図１の断面に対応して示す。同図はトランスファーゲート領域１０６がオフの状態を示している。また、図２のＡ３−Ａ３線に沿った電位分布の概略を図３に示す。ここで、前記Ｐ型領域１０２，１２２は、従来例のものとＶＯＤバリア電位が等しくなるように、それぞれの不純物濃度を調整している。これにより、本実施の形態の構成では、光電変換素子２０１の中央部を含む領域に、周囲のＰ型領域１０２よりも不純物濃度が低いＰ型領域１２２が形成されているため、電位が極大となっているＶＯＤバリア付近の電位の曲がりが急峻となっている。
【００２４】
その理由を図４を用いて説明する。図４は図２のＡ４−Ａ４線に沿った電位分布の概略を、Ｐ型領域１２２の不純物濃度をパラメータとして示したものである。Ｎ型シリコン基板１０１に同じ基板電圧を印加しても、Ｐ型領域１２２の不純物濃度が小さい方Ｓ２が不純物濃度が大きい方Ｓ１よりもＶＯＤバリアの電位が高くなっている。Ｐ＋  チャネルストッパ１０５やＰ型領域１０７の影響が無いと仮定した場合には、Ｐ型領域１０２を通るＡ２−Ａ２線に沿った断面でのＶＯＤバリア電位Ｖｂ２の方が、Ｐ型領域１２２を通るＡ１−Ａ１線に沿った断面でのＶＯＤバリア電位Ｖｂ１よりも低くなる。従来例で説明したように、実際にはＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響を受けるため更にＶｂ２は低下する。これにより、Ａ４−Ａ４線に沿ってＶＯＤバリア付近の電位の曲がりは急峻となる。このことは、光電変換素子２０１の中央のＶＯＤバリア電位Ｖｂ１へのＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響が増大することを意味し、ニー特性の傾きが減少する。実験の結果、Ｐ型領域１０２の不純物濃度を、Ｐ型領域１２２の不純物濃度の１．１〜３倍と高濃度にした場合にニー特性の傾きを効果的に低減できることが分かった。これ以上不純物濃度差をつけると、基板電圧によってＶＯＤバリアが変化し難くなり基板引抜き電圧の急激な上昇を招くことになるが、前記不純物濃度の範囲では、若干基板引抜き電圧が上昇するものの許容できる範囲であり、ニー特性の傾きの低減効果の方がメリットが大きかった。
【００２５】
（第２の実施の形態）
第２の実施の形態を図５に示す。図１に示した第１の実施の形態と同じ構造は同じ符号で表わし、詳細な説明は省略する。光電変換素子２０１の中央部の直下に形成されるＰ型領域１４２は、第１の実施の形態のＰ型領域１２２と同様であり、その周囲において前記Ｐ型領域１０２に連続して形成されているが、ここでは前記Ｐ型領域１４２の平面面積はＮ型領域１０３と等しくなっている。なお、図５に示したＣＣＤイメージセンサを製造する方法は、Ｐ型領域１４２の大きさが図１に示した第１の実施の形態のＰ型領域１２２と異なるだけで、他の形成条件は第１の実施の形態と同様であるのでその説明を省略する。
【００２６】
図６に、光電変換素子２０１のＮ型領域１０３および垂直ＣＣＤ２０２のＮ型領域１０８が空乏化した時の、図５のＢ１−Ｂ１線、Ｂ２−Ｂ２線に沿ったそれぞれの電位分布の概略を、Ｓ１１およびＳ２１，Ｓ２２で示す。Ｂ２−Ｂ２線に沿った電位分布に関しては、Ｐ型領域１０２の不純物濃度をパラメータとして示している。Ｐ型領域１０２の不純物濃度が高い方Ｓ２１の電位の曲線が電位の低い方向に変化する。つまり、Ｂ１−Ｂ１線に沿ったＶＯＤバリアが形成される深さ付近のＰ型領域１４２の電位は、Ｐ型領域１０２の不純物濃度が高い方Ｓ２１が不純物濃度が低い方Ｓ２２よりも低くなる。本実施の形態では、Ｐ型領域１０２はＰ型領域１４２よりも不純物濃度が大きく、Ｐ型領域１０２とＰ型領域１４２全体を低不純物濃度にするよりも、Ｐ型領域１０２を介したＰ＋  チャネルストッパ１０５とＰ型領域１０７のＶＯＤバリアへの影響を大きくすることができる。従って、基板電圧に対するＶＯＤバリア電位の変化の割合は大きくなり、ニー特性の傾きが減少する。
【００２７】
（第３の実施の形態）
第３の実施の形態を図７に示す。図１に示した第１の実施例と同じ構造は同じ符号で表わしており、詳細な説明は省略する。光電変換素子２０１の直下のＰ型領域１３２は第１の実施の形態と同様であり、その周囲において前記Ｐ型領域１０２に連続して形成されているが、ここで、前記Ｐ型領域１３２の厚さはＰ型領域１０２よりも薄くなっている。但し、Ｐ型領域１３２とＰ型領域１０２の厚さ方向の中心は一致している。光電変換素子２０１の中央に形成されるＰ型領域１３２は、図１１（ａ）に相当する平面に投影した平面積がＮ型領域１０３よりも小さく、同図ではＰ型領域１３２の幅ｗ２がＮ型領域１０３の幅Ｗ２より小さくなっている。
【００２８】
図７に示した光電変換素子を製造する方法は、まず、１０１４／ｃｍ３  台のリン濃度を持つＮ型シリコン基板１０１の表面に２０〜６０ｎｍ厚の熱酸化膜を形成し、フォトリソグラフィ技術によりＰ型領域１０２に対応する領域にフォトレジストを開口し、０．５〜３ＭｅＶ，０．５〜５×１０１１／ｃｍ２  のボロンをイオン注入する。但し、フォトレジストの開口は、以降の熱処理によるボロンの広がりを考慮して決定する。その後、９００〜１２００℃、３０分〜２時間の熱処理により、ボロンを拡散させてＰ型領域１０２を形成する。次に、フォトリソグラフィ技術によりＰ型領域１３２に対応する領域に、Ｐ型領域１０２と同じエネルギー、０．２５〜０．８倍のドーズ量のボロンをイオン注入し、９００〜９８０℃、３０分〜２時間の熱処理によりＰ型領域１３２を形成する。Ｐ型領域１３２を形成する際に、単位画素全面にボロンをイオン注入してもよい。Ｐ型領域１０２にイオン注入したボロンの方が、Ｐ型領域１３２よりも熱処理が多いため広く拡散し、Ｐ型領域１０２はＰ型領域１３２よりも厚くなる。上記以外のＰ＋  チャネルストッパ１０５、Ｎ型領域１０３、Ｐ＋  型領域１０４、Ｎ型領域１０８、Ｐ型領域１０７、トランスファーゲート領域１０６、遮光膜１１１等は、第１の実施の形態と同様であるので説明を省略する。
【００２９】
図８は図７のＣ１−Ｃ１線に沿った電位分布の概略を、Ｐ型領域１３２の不純物濃度を一定としてその厚さをパラメータとした場合を示したものである。但し、Ｐ型領域の厚さ方向の中心は一致させて膜厚を変化させている。Ｎ型基板に同じ基板電圧を印加しても、Ｐ型領域１３２が薄い方Ｓ３２が厚い方Ｓ３１よりもＶＯＤバリアの電位が高くなる。そのため、Ｐ＋  チャネルストッパ１０５やＰ型領域１０７の影響が無いと仮定した場合には、Ｐ型領域１０２を通るＣ２−Ｃ２線に沿った断面でのＶＯＤバリア電位の方が、Ｐ型領域１３２を通るＣ１−Ｃ１線に沿った断面でのＶＯＤバリア電位よりも低くなる。さらに、Ｐ＋  チャネルストッパ１０５およびＰ型領域１０７の影響を受けるため、さらに低下する。従って、第１の実施の形態で説明したのと同じ理由で、電位が極大となっているＶＯＤバリア付近の電位の曲がりが急峻となっている。第１の実施の形態と同様に、光電変換素子２０１の中央部のＶＯＤバリアへのＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響が増大することを意味し、ニー特性の傾きが減少する。実験の結果、Ｐ型領域１０２の厚さを、Ｐ型領域１３２の厚さの１．１〜３倍厚くした場合にニー特性の傾きを効果的に低減できることが分かった。これ以上厚さの差をつけると、基板電圧によってＶＯＤバリアが変化し難くなり基板引抜き電圧の急激な上昇を招くが、前記Ｐ型領域の厚さの差の範囲では、若干基板引抜き電圧が上昇するものの許容できる範囲であり、ニー特性の傾きの低減効果の方がメリットが大きかった。
【００３０】
本実施形態では、Ｐ型領域１３２とＰ型領域１０２の厚さ方向の中心を一致させている。ＶＯＤバリアはほぼＰ型領域の厚さの中央に形成されるので、Ｐ型領域の厚さの中心を一定として厚さを変化させた場合には、図８に示すようにＶＯＤバリアの深さはほぼ一致する。本発明の本質は、Ｐ型領域に形成されるＶＯＤバリアの電位がＰ＋  チャネルストッパ１０５及びＰ型領域１０７の影響をより強く受けるようにすることであり、そのためにＶＯＤバリアの周囲に電位の低い領域を形成している。従って、Ｐ型領域１３２とＰ型領域１０２の厚さ方向の中心を一致させることで、その効果を最大限にすることができる。また、Ｐ＋  領域１３２とＰ型領域１０２の厚さ方向の中心を一致させた方が、ニー特性へのイオン注入や表面酸化膜の膜厚のばらつきなどプロセスのばらつきの影響を小さくできる。
【００３１】
第１の実施の形態も考慮すると、ＶＯＤバリアへのＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響の程度は、Ｐ型領域１０２に対するＰ型領域１３２の不純物濃度と厚さの割合で決まる。従って、ＶＯＤバリアへのＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響を小さくできるように、第３の実施の形態の製造方法での、Ｐ型領域１３２と１０２へのボロンイオン注入のドーズ量および熱処理温度、時間を制御する。すなわち、この第３の実施の形態では、Ｐ型領域１３２とＰ型領域１０２の不純物のドーズ量と熱処理温度、時間の関係によっては、Ｐ型領域１３２の不純物濃度はＰ型領域１０２よりも低濃度であると考えられるが、Ｐ型領域１３２の不純物濃度をＰ型領域１０２と同程度以上の濃度に形成した場合においても、Ｐ型領域１３２の厚さをＰ型領域１０２よりも薄く形成することにより、前記したニー特性の傾きを低減することが可能である。
【００３２】
なお、本発明の前記した第３の実施の形態に類似する形として、垂直ＣＣＤ領域にボロンを２００ＫｅＶ以下のエネルギでイオン注入した後、１２００℃、５〜１０時間熱処理することでボロン領域を広げて光電変換素子でそのボロン領域を結合した構造が以前採用されていた。このように形成されたボロン領域は基板表面まで達しており、Ｐ型ウェルとなっている。光電変換素子の中央部直下のＰ型ウェルの深さは、垂直ＣＣＤの領域直下のＰ型ウェルの深さよりも浅く、図７と類似した構造となっている。しかしこの構造には、Ｐ型ウェルをボロンの熱拡散で形成しているため、ＶＯＤバリアを深く形成するにはボロンの拡散距離を長くする必要があり、微細化できないという問題がある。従来、この方法で作成された光電変換素子のＶＯＤバリア深さは基板表面から１μｍ程度以下と、本発明の実施例によるＶＯＤバリア深さ（５００ＫｅＶで約１μｍ、３ＭｅＶで約４μｍ）より浅く、感度が低かった。また、ＶＯＤバリアを形成する領域は、Ｐ型ウェルの深さから光電変換素子のＮ型領域の深さまでの間であるが、Ｎ型領域も熱拡散で形成しているためこの距離が長く、ニー特性の傾きも大きかった。本発明では、Ｐ型領域を高いエネルギのイオン注入で形成しているので従来よりも感度は高く、熱拡散を用いていないので光電変換素子が微細化しても適用できる。またＶＯＤバリアを構成するＰ型領域も薄く設計できるので、ニー特性の傾きも従来より小さくできる。
【００３３】
（第４の実施の形態）
第４の実施の形態を図９に示す。図１に示した第１の実施の形態と同じ構造は同じ符号で表わし、詳細な説明は省略する。この第４の実施の形態では、光電変換素子２０１のＮ型領域１０３の中央部の直下にはＰ型領域が形成されず、それ以外にＰ型領域１６２が形成されている。Ｐ型領域１６２が形成されていない領域の図１１（ａ）に相当する平面に投影した平面積はＮ型領域より小さくなっている。図１０に示したＣＣＤイメージセンサを製造する方法は、リソグラフィ技術とイオン注入技術等によりＰ型領域１６２を形成する等、第１の実施の形態と同様であるのでその説明を省略する。
【００３４】
Ｐ型領域１６２間の距離Ｌが５μｍ程度以下の場合、そのＰ型が形成されていない光電変換素子２０１の直下の領域の電位はＰ型領域１６２の電位の影響を受け、そこに不純物濃度が低いＰ型領域があるのと同等にすることができる。この状態はちょうど図４の低不純物濃度のＰ型領域１２２の場合に相当する。Ｐ＋  チャネルストッパ１０５やＰ型領域１０７の影響が無いと仮定した場合には、Ｐ型領域１６２を通るＤ２−Ｄ２線に沿った断面でのＶＯＤバリア電位の方が、光電変換素子中央を通るＤ１−Ｄ１線に沿った断面でのＶＯＤバリア電位よりも低くなる。従って、第１の実施の形態で説明したのと同じ理由で、電位が極大となっているＶＯＤバリア付近の電位の曲がりが急峻となっている。第１の実施の形態と同様に、光電変換素子２０１の中央部のＶＯＤバリアへのＰ＋  チャネルストッパ１０５やＰ型領域１０７の影響が増大することを意味し、ニー特性の傾きが減少する。
【００３５】
ここで、第４の実施の形態ではＰ型領域１６２が形成されていない領域をＮ型領域１０３よりも小さい平面面積に形成したが、等しくしてもよい。現在多画素化と小型化のため単位画素寸法が微細化されており、光電変換素子の寸法は５μｍ程度以下となっている。従って、光電変換素子全体に渡ってＰ型領域１６２が形成されていなくても、上述したのと同じ効果が得られる。
【００３６】
以上の説明は、図１１（ａ）のＸ１−Ｘ１断面を用いたが、それと直交する方向においても同様である。その理由は次に述べる本発明がＭＯＳイメージセンサに適用できる理由と同様である。また、以上の説明は、本発明を光電変換素子と垂直ＣＣＤが形成されたＣＣＤイメージセンサに適用した場合を示しているが、垂直ＣＣＤの代りに読み出し配線が形成されたＭＯＳイメージセンサや単体の光電変換素子にも同様に適用できる。なぜなら、本発明の本質はＶＯＤバリアが周辺のＰ＋  チャネルストッパ等の電位から受ける影響を増大することが目的だからである。また、埋め込み型の光電変換素子に適用した場合を示しているが、Ｎ型領域上にＰ＋  領域が形成されていない光電変換素子にも同様に適用できる。また、転送される電荷が電子の場合について説明したが、電荷が正孔の場合にも、Ｎ型とＰ型の不純物を入れ替え、印加する電圧の向きを逆にすれば、同様に説明できる。
【００３７】
【発明の効果】
以上に説明したように本発明による光電変換素子によれば、光電変換素子の直下に設けられる第１のバリア領域を第２のバリア領域よりも不純物濃度を低くし、及び／又は、薄く形成することで、ＶＯＤバリアへの素子分離領域等による影響が大きくなり、光電変換素子の中央部のＶＯＤバリア付近の電位分布が急峻になり、ニー特性の傾きが低減する。また、光電変換素子の直下にバリア領域を形成しないことで、バリア領域が形成されていない領域は低濃度、または薄いバリア領域が存在していると同等になり、光電変換素子の中央のＶＯＤバリアは、素子分離領域の影響が大きくなり、ニー特性の傾きが低減する。これにより、本発明の光電変換素子をＣＣＤイメージセンサ等の固体撮像素子に適用したときには、ニー特性の傾きを減少し、ダイナミックレンジを拡大することが可能になる。
【図面の簡単な説明】
【図１】本発明の光電変換素子の第１の実施の形態の単位画素の概略断面図である。
【図２】図１に示した断面の概略電位分布図である。
【図３】図２のＡ３−Ａ３線に沿った電位分布の概略を、従来例と比較して示した図である。
【図４】図２のＡ４−Ａ４線に沿った電位分布の概略を、Ｐ型領域１２２の不純物濃度をパラメータとして示したものである。
【図５】本発明の第２の実施の形態の単位画素の概略断面図である。
【図６】図５のＢ１−Ｂ１線に沿った電位分布の概略を、Ｐ型領域１０２の不純物濃度をパラメータとした場合を示したものである。
【図７】本発明の第３の実施の形態の単位画素の概略断面図である。
【図８】図７のＣ１−Ｃ１線に沿った電位分布の概略を、Ｐ型領域１３２の不純物濃度を一定としてその厚さをパラメータとした場合を示したものである。
【図９】本発明の第４の実施の形態の単位画素の概略断面図である。
【図１０】従来の固体撮像素子の平面概略図である。
【図１１】従来の固体撮像素子の単位画素の（ａ）概略平面図、および（ｂ）Ｘ１−Ｘ１線断面の概略図である。
【図１２】図１１（ｂ）に示した断面の概略電位分布図である。
【図１３】図１２のＸ２−Ｘ２線、およびＸ３−Ｘ３線に沿った電位分布の概略図である。
【図１４】図１２のＸ４−Ｘ４線に沿った電位分布の概略図である。
【図１５】縦型オーバーフロードレイン構造の光電変換素子における、光量に対する信号電荷量の関係を両対数目盛りで示した図である。
【符号の説明】
１０１，３０１  Ｎ型シリコン基板
１０２，３０２  Ｐ型領域
１０３，３０３  Ｎ型領域
１０４，３０４  Ｐ＋  領域、
１０５，３０５  Ｐ＋チャネルストッパ
１０６，３０６  トランスファーゲート領域、
１０７，３０７  Ｐ型領域
１０８，３０８  Ｎ型領域、
１０９，３０９  ゲート絶縁膜
１１０，３１０  ゲート電極、
１１１，３１１  遮光膜
１１２，３１２  層間絶縁膜、
１２２，１３２，１４２，１６２  Ｐ型領域
２０１  光電変換素子
２０２  垂直ＣＣＤ
２０３  トランスファーゲート
２０４  水平ＣＣＤ
２０５  増幅器
２０６  Ｐ＋  チャネルストッパ
【図１】
0003603745.tif 000002
【図２】
0003603745.tif 000003
【図３】
0003603745.tif 000004
【図４】
0003603745.tif 000005
【図５】
0003603745.tif 000006
【図６】
0003603745.tif 000007
【図７】
0003603745.tif 000008
【図８】
0003603745.tif 000009
【図９】
0003603745.tif 000010
【図１０】
0003603745.tif 000011
【図１１】
0003603745.tif 000012
【図１２】
0003603745.tif 000013
【図１３】
0003603745.tif 000014
【図１４】
0003603745.tif 000015
【図１５】
0003603745.tif 000016