(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数の金属配線層と該金属配線層間に配置する層間絶縁膜からなる多層配線構造を有し、２層目又はそれより上層の金属配線層によって形成されたアライメントずれ測定用マークを有する半導体装置であって、前記アライメントずれ測定用マークがアライメントずれ測定用マーク以外のパターン禁止領域に形成されており、該パターン禁止領域内の下方において金属配線層が除去されてなり、前記アライメントずれ測定用マークを取り囲む、外周領域を含む前記アライメントずれ測定用マーク以外のパターン禁止領域以外の領域において、前記アライメントずれ測定用マークを形成した前記層間絶縁膜より下層の層間絶縁膜上に、金属配線層が配置されてなる半導体装置。
【請求項２】
前記下層の金属配線層が、規則的かつ島状に配置されてなる請求項１に記載の半導体装置。
【請求項３】
請求項１または２の半導体装置におけるアライメントずれ測定用マークの位置を光学的信号出力によって認識し、該アライメントずれ測定用マークの位置を基準にしてフォトリソグラフィ工程でのアライメントずれを制御することからなるアライメントずれの制御方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体装置及びアライメントずれの制御方法に関し、より詳細には、フォトリソグラフィ工程でのアライメントずれを測定するためのアライメントずれ測定用マークが形成された多層配線構造の半導体装置及びアライメントずれの制御方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
多層配線構造を有する半導体装置を製造する場合、図２（ａ）及び（ｂ）に示したように、まず、下層金属配線層２１ｂ、２１ａ及び層間絶縁膜２２が順次形成された層間絶縁膜２０上に配線層材料を堆積する。次いで、フォトリソグラフィ工程により、ステッパーを用いてアライメントを行い、露光、現像することによって、所定の形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして用いて配線層材料をパターニングして上層金属配線層２３ａを形成するとともに、配線層材料によりアライメントずれ測定用マーク２３ｂを形成する。その後、これらの上層に、層間絶縁膜２４を形成し、この層間絶縁膜２４にビアホールを形成する場合に、アライメントずれ測定用マーク２３ｂを利用して、アライメントずれ検査装置によってアライメントずれの測定を行う。
【０００３】
つまり、アライメントずれの測定は、アライメントずれ測定用マーク２３ｂを主尺として用い、その上層に形成されたレジストパターン２５のマーク２６を副尺として用いて、主尺の中点と副尺の中点との座標差から求められる。この測定は、通常、画像認識において行われるので、アライメントずれ測定用マーク２３ｂの近傍に他のパターンが存在すると、アライメントずれ検査装置が他のパターンをアライメントずれ測定用マークとして誤認識することがあるため、通常、アライメントずれ測定用マーク２３ｂは、マーク以外の他のパターンが配置されない他パターン禁止領域ＩＩＩに形成され、その近傍には、他のパターンが配置されていない。
【０００４】
しかし、配線層が全くない広い領域があると、その上に層間絶縁膜を堆積し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化を行う際、配線層が存在しない領域上の層間絶縁膜が、配線層が存在する領域上の層間膜よりも薄くなるディッシングが生じる。特に、多層配線を用いた半導体装置では、このディッシングの影響が累積され、配線層が存在する領域と存在しない領域との間において高低差が顕著になる。その結果、配線層が存在する領域に適した加工条件で加工する場合に、配線層が存在しない領域において、フォーカスずれによるパターンの形成不良が発生することとなる。
【０００５】
そこで、このようなディッシングの影響を防止するために、図２（ａ）及び（ｂ）に示すように、アライメントずれ測定用マーク２３ｂよりも下層の金属配線層２１ｂを、アライメントずれ測定用マーク２３ｂ近傍の他パターン禁止領域ＩＩＩ下に配置する方法が提案されている。
【０００６】
しかし、金属配線層で形成されたアライメントずれ測定用マーク２３ｂを画像認識する際に、その背後に同じ材質で形成された金属配線層２１ｂのパターンが存在すると、アライメントずれ測定用マーク２３ｂの認識がしにくくなるという問題が生じる。
【０００７】
また、ディッシングの影響を防止する別の方法として、図３（ａ）に示すように、アライメントずれ測定用マーク３３ｂより下層の金属配線層３１ｂを直方体形状で規則的に複数個配置する方法が提案されている（特開平５−９４９３３号公報）。
【０００８】
この方法によれば、層間絶縁膜の平坦性を維持でき、ディッシングを防止することができるとともに、アライメントずれ測定用マーク３３ｂが下層の金属配線層３１ｂと重なっていない箇所を用いることによりアライメントずれを目視で測定することができる。
【０００９】
しかし、高精度のアライメントずれの測定を行うためには、目視で行うのは困難であり、アライメントずれ検査装置による自動測定が不可欠となる。よって、この方法では、測定精度に限界があるという問題がある。
【００１０】
なお、目視での測定を自動測定に適用した場合には、図３（ｂ）に示したように、下層に金属配線層３１ｂがある箇所α及びない箇所βはいずれも同様に測定され、平均化されるため、下層の金属配線層３１ｂの有無による凹凸に起因して、アライメントずれ測定用マーク３３ｂの検出が正確に行われず（図３（ｂ）中、Ｘ）、結果的に測定精度が低下するという課題がある。
【００１１】
本発明は上記課題に鑑みなされたものであり、アライメントずれ測定用マークの形成に起因する層間絶縁膜の薄膜化を防止するとともに、アライメントずれ測定用マークの認識精度を向上させることにより、金属配線パターンの形成不良の発生を阻止して、信頼性の高い半導体装置を提供すること及び高信頼性の半導体装置を製造するためのアライメントずれの制御方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体基板上に形成された複数の金属配線層と該金属配線層間に配置する層間絶縁膜からなる多層配線構造を有し、２層目又はそれより上層の金属配線層によって形成されたアライメントずれ測定用マークを有する半導体装置であって、前記アライメントずれ測定用マークがアライメントずれ測定用マーク以外のパターン禁止領域に形成されており、該パターン禁止領域内の下方において金属配線層が除去されてなり、前記アライメントずれ測定用マークを取り囲む、外周領域を含む前記アライメントずれ測定用マーク以外のパターン禁止領域以外の領域において、前記アライメントずれ測定用マークを形成した前記層間絶縁膜より下層の層間絶縁膜上に、金属配線層が配置されてなる半導体装置が提供される。
【００１３】
また、本発明によれば、上記半導体装置におけるアライメントずれ測定用マークの位置を光学的信号出力によって認識し、該アライメントずれ測定用マークの位置を基準にしてフォトリソグラフィ工程でのアライメントずれを制御することからなるアライメントずれの制御方法が提供される。
【００１４】
【発明の実施の形態】
本発明の半導体装置は、半導体基板上に形成された多層配線構造を有するものである。
【００１５】
本発明における半導体基板は、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体、さらには、ＳＯＩ基板又は多層ＳＯＩ基板等が挙げられる。なかでもシリコン基板が好ましい。
【００１６】
また、複数の金属配線層とは、トランジスタ、キャパシタ等の半導体素子等の電極として形成された層であってもよいし、これら素子間を接続するための配線層であってもよいし、通常の電極や配線として機能しない、いわゆるダミーで形成される配線層であってもよいし、さらには、コンタクトホールやビアホール等に埋設されたプラグ等であってもよい。金属配線層を構成する材料は、特に限定されるものではなく、通常電極や配線に使用されている材料、例えば、金、白金、銀、銅、アルミニウム等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド等の単層膜又は積層膜により形成することができる。金属配線層の膜厚は、特に限定されるものではなく、例えば、１００〜１００００Å程度が挙げられる。
【００１７】
複数の金属配線層のうち、最下層の金属配線は、上述したような半導体基板の直上に形成されていてもよいし、層間絶縁膜を介して形成されていてもよい。なお、複数とは、２層以上を意味するが、本発明においては、３層目以降（２層目より上層）の配線層を形成するために、有効であるため、３層以上であることが好ましい。
【００１８】
層間絶縁膜は、上記のような金属配線層の間において、金属配線層の絶縁性を確保するために設けられるものであり、例えば、シリコン酸化膜、シリコン窒化膜、ＳＯＧ膜、ドープドシリコン酸化膜、ＨＳＱ、ＨＯＳＰ、ＦＬＡＲＥ等の単層膜又はこれらの２層以上の積層膜等が挙げられる。層間絶縁膜の膜厚は、特に限定されるものではなく、例えば、５０００〜１００００Å程度が挙げられる。
【００１９】
アライメントずれ測定用マークは、２層目又はそれより上層の金属配線層によって、電気的に独立に、つまり浮遊するように形成されている。このマークを構成する金属配線は、上述したような材料、膜厚で形成することができる。また、形状は、特に限定されるものではなく、円形；三角、四角等の多角形；多角形の角が丸みをおびた略多角形等が挙げられる。なかでも、正方形、長方形等の四角形形状が好ましい。大きさは、例えば、１〜１６０μｍ２程度の面積、特に四角形形状の場合には、５μｍ×５μｍ〜４０μｍ×４０μｍ程度が挙げられる。
【００２０】
また、アライメントずれ測定用マークは、他パターン禁止領域に形成されている。ここで、他パターン禁止領域とは、このマーク以外の配線パターンが形成されていない領域を意味し、例えば、半導体基板上における回路領域と回路領域との間、回路領域とメモリ領域との間、半導体基板の端部、ダイシング・ライン上等に配置される領域が挙げられる。他パターン禁止領域は、一般に使用される、光学的信号出力（画像）によってこのマークを認識し得るアライメントずれ検査装置が、このマークの近傍に位置する配線パターンを、このマークと誤認識しない程度に、このマークをとり囲む大きさであることを要する。具体的には、このマークの大きさにもよるが、このマーク外周から１０μｍ程度以上の幅でこのマークを取り囲む大きさ、あるいは、このマークの５０％程度の大きさでこのマークを取り囲むように設定されていることが好ましい。
【００２１】
他パターン禁止領域においては、その下方、つまり他パターン禁止領域の下方への投影領域内に、金属配線層が除去されて存在しない。具体的には、アライメントずれ測定用マークが２層目の金属配線層で形成されている場合には、１層目の金属配線層は他パターン禁止領域の下方への投影領域には全く存在せず、アライメントずれ測定用マークが３層目の金属配線層で形成されている場合には、１層目及び２層目の金属配線層は他パターン禁止領域の下方への投影領域には全く存在しない。これにより、アライメントずれ測定マークを、その上方からの光学的信号出力によって認識する場合に、アライメントずれ測定用マークの近傍に金属配線層が存在することによって生じる誤差を防止することができる。
【００２２】
なお、他パターン禁止領域の外周領域の下方には、アライメントずれ測定用マークを構成する金属配線層よりも下層の金属配線層が配置されていることが好ましい。
【００２３】
ここで、他パターン禁止領域の外周領域とは、他パターン禁止領域の大きさ及び形状にもよるが、例えば、他パターン禁止領域外周から１μｍ程度以上の幅でこの領域を取り囲む大きさ、あるいは、他パターン禁止領域の１０％程度の大きさでこの領域を取り囲むように設定されていることが好ましい。
【００２４】
他パターン禁止領域の外周領域の下方に配置される金属配線層は、アライメントずれ測定用マークを構成する金属配線層よりも下層、好ましくは、このマークを構成する金属配線層の直下層であることが好ましい。この金属配線層は、アライメントずれ測定用マークの下層において、回路において電極や配線層を構成する金属配線層でもよいし、いわゆるダミー配線層、浮遊の配線層であってもよい。他パターン禁止領域の外周領域の下方に配置される金属配線層は、他パターン禁止領域の外周領域下方において、規則的かつ島状に配置されることが好ましい。ここでの島の形状は特に限定されず、他パターン禁止領域の外周を一体的に取り囲むような形状でもよいし、アライメントずれ測定用マークの形状として例示したものと同様の形状でもよい。大きさは、例えば、１〜１００μｍ２程度の面積、特に四角形形状の場合には、１μｍ×１μｍ〜１０μｍ×１０μｍ程度が好ましい。なお、島は、アライメントずれ測定用マークの外周領域に複数個配置されることが好ましい。
【００２５】
また、規則的に配置されているとは、同じ形状、同じ大きさの島が、同じ間隔で配置されていることを意味する。具体的には、上記に例示したような形状、大きさの場合には、２〜２０μｍ程度の間隔で島が規則的に配置されていることが好ましい。このように、島が、アライメントずれ測定用マークよりも小さく、他パターン禁止領域の外周を規則的に取り囲む場合には、一体的に取り囲むような形状に比べて、これらの金属配線層によって形成される寄生容量を低減することができるからである。
【００２６】
本発明のアライメントずれの制御方法は、半導体装置の製造プロセスにおいて、アライメントずれ測定用マークを利用して、その上層にアライメントされる対象のずれを精度よく測定し、そのずれを制御する方法である。具体的には、半導体装置の製造プロセスにおいて、上記したようなアライメントずれ測定用マークが形成された半導体基板上に、フォトリソグラフィ工程で、レジスト層を形成し、所定形状のアライメントずれ検査用パターンを含む所望のマスク形状をそのレジスト層に露光、現像した後に、アライメントずれ測定用マークの位置を光学的信号出力によって認識する。これと同時に、レジスト層に形成されたアライメントずれ検査用パターンの位置をも同様に認識する。そして、両者の位置を比較、例えば、アライメントずれ測定用マーク及びアライメントずれ検査用マークの中点座標の差を検出して、このレジスト層へのマスク形状のアライメントにずれが生じていないか、どの程度のずれが生じているかを測定する。
【００２７】
なお、アライメントずれが回路動作不良等をひきおこす程度に検出されれば、このレジスト層を除去し、再度レジスト層を形成し、検出されたアライメントずれ値を基に位置補正を行ってパターニングし、上記と同様にアライメントずれが生じていないか測定する。
これによって、このフォトリソグラフィー工程でのアライメントずれを最小限にとどめることができる。
【００２８】
なお、本発明においては、アライメントずれ測定用マークは、アライメントずれ測定にのみ利用できるものではなく、このマークの上層におけるフォトリソグラフィ工程において、アライメント・マークとしても利用してもよいし、このマークを予め形成し、このマークを基準にして、同層における金属配線層のアライメントに利用してもよい。
【００２９】
以下、本発明の半導体装置及びアライメントずれの制御方法を図面に基づいて説明する。
【００３０】
この実施の形態の半導体装置は、図１（ａ）及び（ｂ）に示したように、層間絶縁膜１０上における回路領域Ｉに下層金属配線層１１ａが、他パターン禁止領域ＩＩＩと回路領域Ｉと以外の領域ＩＩに下層金属配線層１１ｂが形成されており、後にアライメントずれ測定用マークが形成される領域に対応する他パターン禁止領域ＩＩＩ下方には、金属配線層は形成されていない。また、これら下層金属配線層１１ａ、１１ｂ上には層間絶縁膜１２を介して、回路領域Ｉに下層金属配線層１３ａが、他パターン禁止領域ＩＩＩにアライメントずれ測定用マーク１３ｂが形成されている。
【００３１】
なお、下層配線層１１ｂは、島状に、規則的に、他パターン禁止領域ＩＩＩの外周領域に配置されている。
【００３２】
上記のような半導体装置は、以下の方法により製造することができる。
【００３３】
まず、層間絶縁膜１０上に、スパッタ法により、膜厚５０００Å程度の金属膜を形成し、フォトリソグラフィ及びドライエッチング工程により、回路領域Ｉにおいて、金属膜を下層金属配線層１１ａにパターニングする。この際、回路領域Ｉ及び他パターン禁止領域ＩＩＩ以外の領域ＩＩにも、安定して加工可能な形状、例えば、Ｌ／Ｗ＝４μｍ／４μｍ程度で下層金属配線層１１ｂを形成する。なお、他パターン禁止領域ＩＩＩの下方には、金属配線層が形成されないようにする。
【００３４】
次に、膜厚１５０００Å程度の層間絶縁膜１２を堆積し、その後、ＣＭＰ法により平坦化する。この際、他パターン禁止領域ＩＩＩの外周領域である領域ＩＩにも、下層金属配線層１１ｂが配置されているために、他パターン禁止領域ＩＩＩ下方の領域に金属配線層がないことに起因するディッシングによる層間絶縁膜１２の薄膜化が避けられる。
【００３５】
さらに、層間絶縁膜１２上に、スパッタ法により、膜厚５０００Å程度の金属膜を形成し、フォトリソグラフィ及びドライエッチング工程により、回路領域Ｉにおいて、金属膜を上層金属配線層１３ａにパターニングするとともに、他パターン禁止領域ＩＩＩにおいて、例えば、Ｌ／Ｗ＝２５μｍ／２５μｍ程度の大きさのアライメントずれ測定用マーク１３ｂを形成する。この際、他パターン禁止領域ＩＩＩに近い回路領域Ｉにおいても、層間絶縁膜１２の膜厚が他の領域と均一に保たれているため、上層配線層１３ａの形成不良が生じない。
【００３６】
続いて、膜厚１５０００Å程度の層間絶縁膜１４を堆積し、層間絶縁膜１４の表面をＣＭＰ法により平坦化する。
【００３７】
次いで、層間絶縁膜１４上にレジスト層１５を形成し、フォトリソグラフィ及びドライエッチング工程により、レジスト層１５に、回路領域Ｉにおける層間絶縁膜１４にビアホールを形成するための開口（図示せず）と、アライメントずれ測定用マーク１３ｂ上にアライメントずれ検査用のマーク１６とを形成する。その後、アライメントずれ測定用マーク１３ｂを主尺としてその中点の座標を、市販のアライメントずれ検査用の自動測定装置で検出し、さらに、レジスト層１５のアライメントずれ検査用のマーク１６を副尺としてその中点の座標を検出し、両者の座標の差からアライメントずれを求める。この際、アライメントずれ測定用マーク１３ｂの背後（下方）に金属配線は全く形成されていないため、正確にアライメントずれ測定用マーク１３ｂの位置を検出することができ、高精度でアライメントずれを測定することが可能となる。
【００３８】
つまり、このアライメントずれの測定によって、アライメントずれが回路動作不良を引き起こす程度、例えば、０．０５μｍ〜０．２μｍ以上で検出されれば、そのレジスト層１５を除去し、再度レジスト層を形成し、検出されたアライメントずれ値を基に位置補正を行ってパターニングを行い、同様にアライメントずれ測定用マーク１３ｂを主尺としてその中点の座標を検出し、さらに、レジスト層１５のアライメントずれ検査用のマーク１６を副尺としてその中点の座標を検出し、両者の座標の差からアライメントずれを求め、アライメントずれが許容される程度になるまでこれを繰り返して、ビアホール形成のためのフォトリソグラフィ工程のアライメントずれを小さくすることができる。
【００３９】
【発明の効果】
本発明によれば、２層目又はそれより上層の金属配線層のいずれかからなるアライメントずれ測定用マークが他パターン禁止領域に形成されており、他パターン禁止領域内の下方において金属配線層が除去されているため、アライメントずれ測定用マーク境界の検出が容易になり、高精度でフォトリソグラフィ工程のアライメントずれを測定することができる。
【００４０】
特に、他パターン禁止領域の外周領域の下方に、アライメントずれ測定用マークを構成する金属配線層よりも下層の金属配線層が配置されていることにより、アライメントずれ測定用マークの上下に配置する層間絶縁膜のディッシングによる薄膜化を防止することができ、フォトリソグラフィにおける露光時のフォーカスずれを抑制し、回路内の金属配線層のパターンの形成不良を阻止することができ、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例を説明するための（ａ）要部の概略平面図及び（ｂ）要部の概略断面図である。
【図２】従来の半導体装置の実施例を説明するための（ａ）要部の概略平面図及び（ｂ）要部の概略断面図である。
【図３】従来の半導体装置の別の実施例を説明するための要部の概略平面図である。
【符号の説明】
１０、１３、１４  層間絶縁膜
１１ａ、１１ｂ  下層金属配線層
１３ａ  上層金像配線層
１３ｂ  アライメントずれ測定用マーク
１５  レジスト層
１６  アライメントずれ検査用のマーク
Ｉ  回路領域
ＩＩ  回路領域及び他パターン禁止領域以外の領域
ＩＩＩ他パターン禁止領域
【図１】
0003583044.tif 000002
【図２】
0003583044.tif 000003
【図３】
0003583044.tif 000004