(57)【特許請求の範囲】
【請求項１】
制御装置（１、１１）、端末（３ａ、３ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎ）間の同期をとる系統内マスタクロック（Ｓ１１）とデータフレームの同期をとる系統内フレーム同期信号（Ｓ１２）の発生回路（３０）を、伝送路（Ｌ１、Ｌ２）を終端する終端器（２、１２）にもたせた同期式多重伝送装置であって、
前記同期式多重伝送装置を複数接続し、複数系統化したときに、各系統の同期式多重伝送装置間の同期をとるための系統間同期用マスタクロック（Ｓ１）と系統間同期用フレーム同期信号（Ｓ２）の発生回路（５０、５１）を備え、前記発生回路からの前記系統間同期用フレーム同期信号が各系統の前記制御装置を介して入力され前記端末への前記系統内マスタクロックとして出力する周波数逓倍器（３１）を前記終端器に備えることにより各系統間のビット同期をとるようしたことを特徴とする同期式多重伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は同期式多重伝送装置に係わり、特に同一系統内、複数系統間においてビット同期がとられた同期式多重伝送装置に関する。
【０００２】
【従来の技術】
従来から、この種の同期式多重伝送装置として、図４のブロック図に示す全体構成の同期式多重伝送装置が提案されている。
同図に示す同期式多重伝送装置は、系統ａ１、ａ２の同期式多重伝送装置が接続され複数系統化されている。各系統ａ１、系統ａ２の同期式多重伝送装置はそれぞれ同様な構成であり、制御装置１０１、２０１と、制御装置１０１、２０１に延線接続された伝送路Ｌ１００、Ｌ２００の終端にそれぞれ接続され伝送路Ｌ１００、Ｌ２００の特性インピーダンスで終端させる終端器１０２、２０２と、伝送路Ｌ１００、Ｌ２００上の分岐点をそれぞれ介して伝送路Ｌ１００、Ｌ２００にハイインピーダンスでバス接続された複数の端末１０３ａ、１０３ｂ、・・・１０３ｎ、２０３ａ、２０３ｂ、・・・２０３ｎと、各制御装置１０１、２０１を接続するライン間に設置されたＦＩＦＯ（先着順処理）メモリ１０４、２０４とで構成されている。
【０００３】
図５のブロック図に示すように、制御装置１０１、２０１はそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）１１０と、タイミング発生回路１１１と、データ加工回路１１２と、変調回路１１３と、復調回路１１４と、トランシーバ回路１１５とが備えられている。終端器１０２、２０２はそれぞれ同様な構成であり、マスタクロック発生回路１２０と、フレーム同期信号発生回路１２１と、変調回路１２２と、トランシーバ回路１２３とが備えられている。複数の端末１０３ａ、１０３ｂ、・・・１０３ｎ、２０３ａ、２０３ｂ、・・・２０３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）１３０と、選局スイッチ１３１と、データ加工回路１３２と、変調回路１３３と、復調回路１３４と、タイミング発生回路１３５と、トランシーバ回路１３６と、音声コーデック回路１３７と、スピーカ１３８と、マイク１３９とが備えられている。
【０００４】
このように複数系統化された同期式多重伝送装置間においてフレーム同期をとるためには、各系統ａ１、ａ２の同期式多重伝送装置内でそれぞれフレーム同期をとる必要があった。ここでは、系統ａ１の同期式多重伝送装置内でフレーム同期をとるための動作（制御動作）について説明する。
系統ａ１の終端器１０２のマスタクロック発生回路１２０から図６のタイミングチャートに示す系統内マスタクロックＳ１０１が生成出力されると、この系統内マスタクロックＳ１０１のタイミングでフレーム同期信号発生回路１２１から下りデータ、上りデータのフレーム同期をとるための図６のタイミングチャートに示す系統内フレーム同期信号Ｓ１０２が生成出力される。変調回路１２２に入力された系統内フレーム同期信号Ｓ１０２は同様に入力された系統内マスタクロックＳ１０１の搬送波でＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調され、トランシーバ回路１２３から伝送路Ｌ１００および伝送路Ｌ１００上の分岐点をそれぞれ介して制御装置１０１、複数の端末１０３ａ、１０３ｂ、・・・１０３ｎにそれぞれ伝送される。制御装置１０１に入力された系統内マスタクロックＳ１０１および系統内フレーム同期信号Ｓ１０２は、トランシーバ回路１１５にて受信され復調回路１１４を介してＮＲＺ復調され、タイミング発生回路１１１、データ加工回路１１２にそれぞれ伝送される。また、複数の端末１０３ａ、１０３ｂ、・・・１０３ｎにそれぞれ入力された系統内マスタクロックＳ１０１および系統内フレーム同期信号Ｓ１０２は、トランシーバ回路１３６にて受信され復調回路１３４を介してＮＲＺ復調され、データ加工回路１３２、タイミング発生回路１３５にそれぞれ伝送される。よって、上述の制御動作により系統ａ１の同期式多重伝送装置内のフレーム同期がとられる。
【０００５】
ここで、系統ａ１の制御装置１０１のポーリング制御により、複数の端末１０３ａ、１０３ｂ、・・・１０３ｎを順次動作させるためには、制御装置１０１のＣＰＵ１１０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ１１０ａ、Ｓ１１０ｂ、・・・Ｓ１１０ｎを順次サイクリックに出力させる。ここでは、複数の端末１０３ａ、１０３ｂ、・・・１０３ｎのうち、端末１０３ａを動作させるための下り制御データＳ１１０ａがＣＰＵ１１０から出力された場合の動作について説明する。
【０００６】
この下り制御データＳ１１０ａはデータ加工回路１１２に入力され、タイミング発生回路１１１の制御によるタイミングで下りデータの伝送フォーマット（ＮＲＺデータ）に波形整形され、変調回路１１３を介して系統内マスタクロックＳ１０１の搬送波でＰＳＫ変調されたスタートビットを先頭に、ポーリングアドレス、制御データ、ＰＣＭ（パルス符号変調）データからなる図６のタイミングチャートに示す下りデータＳ１１１ａとして系統内フレーム同期信号Ｓ１０２に同期させて時分割でフレーム毎に送出される。この下りデータＳ１１１ａはトランシーバ回路１１５から伝送路Ｌ１００および伝送路Ｌ１００上の分岐点をそれぞれ介して複数の端末１０３ａ、１０３ｂ、・・・１０３ｎにそれぞれ伝送される。この下りデータＳ１１１ａが端末１０３ａに入力されたとすると、下りデータＳ１１１ａはトランシーバ回路１３６にてスタートビットを基準に受信され復調回路１３４を介してＮＲＺ復調され、データ加工回路１３２、タイミング発生回路１３５にそれぞれ伝送される。データ加工回路１３２は入力された下りデータＳ１１１ａのポーリングアドレスと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスと自局アドレスとが一致することから、データ加工回路１３２は下りデータＳ１１１ａから制御データを取り出して下り制御データＳ１１２ａとしてＣＰＵ１３０に出力する。尚、他の端末１０３ｂ、・・・１０３ｎに入力された下りデータＳ１１１ａのポーリングアドレスと自局アドレスとは一致しない（詳述せず）。
【０００７】
ここで、例えば端末１０３ａの使用者により端末１０３ｎの使用者との通話を成立させるために選局スイッチ１３１が押下されていたすると、端末１０３ａのＣＰＵ１３０は上述の下り制御データＳ１１２ａを入力検出するとともにこの発呼データを上り制御データＳ１２０ａとしてデータ加工回路１３２に出力する。データ加工回路１３２に入力された上り制御データＳ１２０ａは、タイミング発生回路１３５の制御によるタイミングで上りデータの伝送フォーマット（ＮＲＺデータ）に波形整形され、変調回路１３３を介して系統内マスタクロックＳ１０１の搬送波でＰＳＫ変調されたポーリングアドレスを先頭に、制御データ、ＰＣＭデータからなる図６のタイミングチャートに示す上りデータＳ１２１ａとして系統内フレーム同期信号Ｓ１０２に同期させてトランシーバ回路１３６から分岐点および伝送路Ｌ１００を介して制御装置１０１に伝送される。
【０００８】
制御装置１０１に入力された上りデータＳ１２１ａは、トランシーバ回路１１５にて受信され復調回路１１４を介してＮＲＺ復調されデータ加工回路１１２に伝送される。データ加工回路１１２は入力された上りデータＳ１２１ａから制御データを取り出して上り制御データＳ１２２ａとしてＣＰＵ１１０に出力する。ＣＰＵ１１０は入力された上り制御データＳ１２２ａを検出し、回線が空いていれば制御装置１０１からの下り制御データＳ１３０ａとしてＰＣＭデータに割り付けて、伝送路Ｌ１００および伝送路Ｌ１００上の分岐点を介して端末１０３ｎに送信する。よって、端末１０３ａ、１０３ｎはそのタイムスロットの割付情報にしたがって、一方の端末（または他方の端末）のマイク１３９からのアナログ音声信号を音声コーデック回路１３７を介してＡ／Ｄ変換し、デジタル音声データとしてＰＣＭデータに割り付けて送信するとともに、このデジタル音声データを他方の端末（または一方の端末）の音声コーデック回路１３７を介してＤ／Ａ変換し、アナログ音声信号としてスピーカ１３８から鳴動させることによって通話を成立させることができる。
【０００９】
尚、系統ａ２の同期式多重伝送装置内の動作（フレーム同期制御動作、ポーリング動作、通話動作）等については、上述の系統ａ１の同期式多重伝送装置内の各動作と同様であることからその説明は省略する。
また、系統ａ１、ａ２の同期式多重伝送装置間のデータ送受信については、制御データ、音声データをＦＩＦＯメモリ１０４、２０４をそれぞれ介して相互にデータ交換し、各制御装置１０１、２０１のデータ加工回路１１２内のレジスタに格納させることで行なっていた（詳述せず）。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の同期式多重伝送装置は上述のように構成されているので、複数系統化された同期式多重伝送装置において、各系統の終端器から生成出力される系統内マスタクロックの周波数偏差によりフレーム同期の滑りが生じることから、音声などのリアルタイム性を要するものではＦＩＦＯメモリのバッファの容量を越えてしまうと音飛びなどが生じるので大容量のＦＩＦＯメモリを用意しなければならず、該装置が大規模、複雑になるといった難点があった。
【００１１】
本発明はこのような難点を解消するためになされたもので、同一系統内、複数系統間の同期式多重伝送装置においてそれぞれビット同期をとることで、各系統の終端器から生成出力される系統内マスタクロックの周波数偏差によるビット同期の滑りを除去することが可能な同期式多重伝送装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
このような目的を達成するため、本発明による同期式多重伝送装置は、制御装置、端末間の同期をとる系統内マスタクロックとデータフレームの同期をとる系統内フレーム同期信号の発生回路を、伝送路を終端する終端器にもたせた同期式多重伝送装置であって、同期式多重伝送装置を複数接続し、複数系統化したときに、各系統の同期式多重伝送装置間の同期をとるための系統間同期用マスタクロックと系統間同期用フレーム同期信号の発生回路を備え、発生回路からの系統間同期用フレーム同期信号が各系統の制御装置を介して入力され端末への系統内マスタクロックとして出力する周波数逓倍器を終端器に備えることにより各系統間のビット同期をとるようにしたものである。
【００１３】
このような同期式多重伝送装置によれば、同期信号発生装置から系統間同期用マスタクロックと系統間同期用フレーム同期信号とを各系統の制御装置に伝送し、各系統の制御装置では系統間同期用マスタクロックと系統間同期用フレーム同期信号を基準に同期させた下りデータを終端器に伝送させ、終端器の周波数逓倍器において下りデータの周波数を逓倍し高調波の系統内マスタクロックとして系統内の制御装置および端末に伝送させることにより、同一系統内、複数系統間においてビット同期をとることが可能で各系統の終端器から生成出力される系統内マスタクロックの周波数偏差によるビット同期の滑りを除去することができる。
【００１４】
【発明の実施の形態】
以下、本発明による同期式多重伝送装置を適用した好ましい形態の一実施例について、図面を参照して説明する。
図２は本発明による同期式多重伝送装置の一実施例の全体構成を示すブロック図であり、系統Ａ１、Ａ２の同期式多重伝送装置が接続され複数系統化されている。各系統Ａ１、系統Ａ２の同期式多重伝送装置はそれぞれ同様な構成であり、制御装置１、１１と、制御装置１、１１に延線接続された伝送路Ｌ１、Ｌ２の終端に接続され伝送路Ｌ１、Ｌ２の特性インピーダンスで終端させる終端器２、１２と、伝送路Ｌ１、Ｌ２上の分岐点をそれぞれ介して伝送路Ｌ１、Ｌ２にハイインピーダンスでバス接続された複数の端末３ａ、３ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎと、複数系統化された系統Ａ１、Ａ２の同期式多重伝送装置間のビット同期をとる同期信号発生装置４とで構成されており、各制御装置１、１１はデータ送受信用バスラインＬ３を介してバス接続されている。
【００１５】
図１は図２のブロック図に示す同期式多重伝送装置の具体的な構成を示すブロック図である。図１のブロック図に示すように、制御装置１、１１はそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）２０と、タイミング発生回路２１と、データ加工回路２２と、変調回路２３と、復調回路２４と、トランシーバ回路２５とが備えられている。終端器２、１２はそれぞれ同様な構成であり、フレーム同期信号発生回路３０と、周波数逓倍器３１と、変調回路３２と、トランシーバ回路３３とが備えられている。複数の端末３ａ、３ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎはそれぞれ同様な構成であり、制御回路（以下、ＣＰＵと称す）４０と、選局スイッチ４１と、データ加工回路４２と、変調回路４３と、復調回路４４と、タイミング発生回路４５と、トランシーバ回路４６と、音声コーデック回路４７と、スピーカ４８と、マイク４９とが備えられている。同期信号発生装置４にはマスタクロック発生回路５０と、フレーム同期信号発生回路５１とが備えられている。
【００１６】
このように構成された同期式多重伝送装置において、以下、その動作について図１、図２のブロック図および図３のタイミングチャートをそれぞれ参照して説明する。
図２のブロック図に示す複数系統化された系統Ａ１、Ａ２の同期式多重伝送装置間のビット同期をとるためには、図１のブロック図に示す同期信号発生装置４のマスタクロック発生回路５０から系統間同期用マスタクロックＳ１を生成出力させ、この系統間同期用マスタクロックＳ１のタイミングでフレーム同期信号発生回路５１から下りデータ、上りデータのビット同期をとるための系統間同期用フレーム同期信号Ｓ２を生成出力させる。この系統間同期用マスタクロックＳ１および系統間同期用フレーム同期信号Ｓ２は各系統Ａ１、Ａ２の制御装置１、１１にそれぞれ伝送される。尚、ここでは、各系統Ａ１、Ａ２の制御装置１、１１にそれぞれ伝送された系統間同期用マスタクロックＳ１および系統間同期用フレーム同期信号Ｓ２のうち、系統Ａ１の制御装置１に伝送された場合について説明する。
【００１７】
系統Ａ１の制御装置１に伝送された系統間同期用マスタクロックＳ１および系統間同期用フレーム同期信号Ｓ２はタイミング発生回路２１に入力され、タイミング発生回路２１は入力された系統間同期用マスタクロックＳ１および系統間同期用フレーム同期信号Ｓ２から制御装置１のタイミングを形成する。よって、このタイミングで制御装置１のデータ加工回路２２から下りデータの伝送フォーマット（ＮＲＺデータ）に波形整形され、変調回路２３を介して系統間同期用マスタクロックＳ１の搬送波でＰＳＫ変調されたスタートビットを先頭に、ポーリングアドレス、制御データ、ＰＣＭ（パルス符号変調）データからなる図３のタイミングチャートに示す下りデータＳ３が出力され、系統間同期用フレーム同期信号Ｓ２に同期させてトランシーバ回路２５から伝送路Ｌ１を介して終端器２に伝送される。系統Ａ１の終端器２に入力された下りデータＳ３は、トランシーバ回路３３にてスタートビットを基準に受信され周波数逓倍器３１に伝送される。周波数逓倍器３１は入力された下りデータＳ３の周波数を逓倍し、図３のタイミングチャートに示す高調波の系統内マスタクロックＳ１１としてフレーム同期信号発生回路３０に出力する。
【００１８】
ここで、系統Ａ１の同期式多重伝送装置内のビット同期をとるために、周波数逓倍器３１から出力された系統内マスタクロックＳ１１のタイミングでフレーム同期信号発生回路３０から図３のタイミングチャートに示す系統内フレーム同期信号Ｓ１２が生成出力されることにより、上述の系統間同期用フレーム同期信号Ｓ２と系統内フレーム同期信号Ｓ１２とのビット同期がとられ、この系統内フレーム同期信号Ｓ１２を変調回路３２を介して系統内マスタクロックＳ１１の搬送波でＰＳＫ変調させ、トランシーバ回路３３から伝送路Ｌ１および伝送路Ｌ１上の分岐点をそれぞれ介して制御装置１、複数の端末３ａ、３ｂ、・・・３ｎにそれぞれ伝送させる。制御装置１に入力された系統内マスタクロックＳ１１および系統内フレーム同期信号Ｓ１２は、トランシーバ回路２５にて受信され復調回路２４を介してＮＲＺ復調され、タイミング発生回路２１、データ加工回路２２にそれぞれ伝送される。また、複数の端末３ａ、３ｂ、・・・３ｎにそれぞれ入力された系統内マスタクロックＳ１１および系統内フレーム同期信号Ｓ１２は、トランシーバ回路４６にて受信され復調回路４４を介してＮＲＺ復調され、データ加工回路４２、タイミング発生回路４５にそれぞれ伝送される。よって、上述の制御動作により系統Ａ１の同期式多重伝送装置内のビット同期がとられるとともに、同様の制御動作を系統Ａ２の同期式多重伝送装置において行なうことにより、複数系統化された系統Ａ１、Ａ２の同期式多重伝送装置間のビット同期がとられる。
【００１９】
次に、複数系統化され、且つビット同期がとられた系統Ａ１、Ａ２の同期式多重伝送装置において、例えば、系統Ａ１の制御装置１のポーリング制御により、複数の端末３ａ、３ｂ、・・・３ｎを順次動作させるためには、制御装置１のＣＰＵ２０に予め記憶されていたアドレステーブルおよびデータテーブルから順に読み出されたポーリングアドレスおよび制御データが含有された下り制御データＳ２０ａ、Ｓ２０ｂ、・・・Ｓ２０ｎを順次サイクリックに出力させる。ここでは、複数の端末３ａ、３ｂ、・・・３ｎのうち、端末３ａを動作させるための下り制御データＳ２０ａがＣＰＵ２０から出力された場合の動作について説明する。
【００２０】
この下り制御データＳ２０ａはデータ加工回路２２に入力され、タイミング発生回路２１の制御によるタイミングで下りデータの伝送フォーマット（ＮＲＺデータ）に波形整形され、変調回路２３を介して系統内マスタクロックＳ１１の搬送波でＰＳＫ変調されたスタートビットを先頭に、ポーリングアドレス、制御データ、ＰＣＭ（パルス符号変調）データからなる図３のタイミングチャートに示す下りデータＳ２１ａとして系統内フレーム同期信号Ｓ１２に同期させて時分割でフレーム毎に送出される。この下りデータＳ２１ａはトランシーバ回路２５から伝送路Ｌ１および伝送路Ｌ１上の分岐点をそれぞれ介して複数の端末３ａ、３ｂ、・・・３ｎにそれぞれ伝送される。この下りデータＳ２１ａが端末３ａに入力されたとすると、下りデータＳ２１ａはトランシーバ回路４６にてスタートビットを基準に受信され復調回路４４を介してＮＲＺ復調され、データ加工回路４２、タイミング発生回路４５にそれぞれ入力される。データ加工回路４２は入力された下りデータＳ２１ａのポーリングアドレスと自局アドレスとを比較参照する。ここでは、比較参照されたポーリングアドレスと自局アドレスとが一致することから、データ加工回路４２は下りデータＳ２１ａから制御データを取り出して下り制御データＳ２２ａとしてＣＰＵ４０に出力する。尚、他の端末３ｂ、・・・３ｎに入力された下りデータＳ２１ａのポーリングアドレスと自局アドレスとは一致しない（詳述せず）。
【００２１】
ここで、例えば端末３ａの使用者により端末３ｎの使用者との通話を成立させるために選局スイッチ４１が押下されていたすると、端末３ａのＣＰＵ４０は上述の下り制御データＳ２２ａを入力検出するとともにこの発呼データを上り制御データＳ３０ａとしてデータ加工回路４２に出力する。データ加工回路４２に入力された上り制御データＳ３０ａは、タイミング発生回路４５の制御によるタイミングで上りデータの伝送フォーマット（ＮＲＺデータ）に波形整形され、変調回路４３を介して系統内マスタクロックＳ１１の搬送波でＰＳＫ変調されたポーリングアドレスを先頭に制御データ、ＰＣＭデータからなる図３のタイミングチャートに示す上りデータＳ３１ａとして系統内フレーム同期信号Ｓ１２に同期させてトランシーバ回路４６から分岐点および伝送路Ｌ１を介して制御装置１に伝送される。
【００２２】
制御装置１に入力された上りデータＳ３１ａは、トランシーバ回路２５にて受信され復調回路２４を介してＮＲＺ復調されデータ加工回路２２に伝送される。データ加工回路２２は入力された上りデータＳ３１ａから制御データを取り出して上り制御データＳ３２ａとしてＣＰＵ２０に出力する。ＣＰＵ２０は入力された上り制御データＳ３２ａを検出し、回線が空いていれば制御装置１からの下り制御データＳ４０ａとしてＰＣＭデータに割り付けて、伝送路Ｌ１および伝送路Ｌ１上の分岐点を介して端末３ｎに送信する。よって、端末３ａ、３ｎはそのタイムスロットの割付情報にしたがって、一方の端末（または他方の端末）のマイク４９からのアナログ音声信号を音声コーデック回路４７を介してＡ／Ｄ変換し、デジタル音声データとしてＰＣＭデータに割り付けて送信するとともに、このデジタル音声データを音声コーデック回路４７を介してＤ／Ａ変換し、アナログ音声信号としてスピーカ４８から鳴動させることによって通話を成立させることができる。
【００２３】
尚、複数系統化され、且つビット同期がとられた系統Ａ２の同期式多重伝送装置内の動作（ポーリング制御動作、通話動作）等については、上述の系統Ａ１の同期式多重伝送装置内の各動作と同様であることからその説明は省略する。
また、系統Ａ１、Ａ２の同期式多重伝送装置間のデータ送受信については、データ送受信用バスラインＬ３を介して、系統Ａ１の制御装置１から順次、割り当てられたＰＣＭデータのタイムスロットを用いて１フレーム内に相互にデータ交換し、各制御装置１、１１のデータ加工回路２２内のレジスタに格納させることで行なう（詳述せず）。
【００２４】
【発明の効果】
以上の説明から明らかなように、本発明の同期式多重伝送装置によれば、同期信号発生装置から系統間同期用マスタクロックと系統間同期用フレーム同期信号を生成出力し、各系統の制御装置においてこれらに同期した下りデータを各系統の終端器に伝送させ、終端器の周波数逓倍器にて下りデータを逓倍し高調波の系統内マスタクロックとすることで系統内のビット同期をとるように構成したので、接続されるすべての系統でビット同期がとられ、系統間で通信を行なう際に各系統の終端器から生成出力される系統内マスタクロックの周波数偏差によるビット同期の滑りに起因したデータの取りこぼしがなくなり、また、ビット同期の滑り対策として用いられる大容量のＦＩＦＯメモリを使う必要がないことから、該装置の回路構成を簡略化できる。
【図面の簡単な説明】
【図１】本発明による同期式多重伝送装置の一実施例の具体的な構成を示すブロック図。
【図２】図１の同期式多重伝送装置の全体構成を示すブロック図。
【図３】本発明の一実施例で送受信された信号（下りデータ、系統内マスタクロック、系統内フレーム同期信号、上りデータ）を示すタイミングチャート。
【図４】従来の同期式多重伝送装置の全体構成を示すブロック図。
【図５】図４の同期式多重伝送装置の具体的な構成を示すブロック図。
【図６】従来例で送受信された信号（下りデータ、系統内マスタクロック、系統内フレーム同期信号、上りデータ）を示すタイミングチャート。
【符号の説明】
１、１１・・・・・制御装置
２、１２・・・・・終端器
３ａ、３ｂ、・・・３ｎ、１３ａ、１３ｂ、・・・１３ｎ・・・・・（複数）の端末
３０・・・・・発生回路（フレーム同期信号発生回路）
３１・・・・・周波数逓倍器
５０、５１・・・・・発生回路（マスタクロック発生回路、フレーム同期信号発生回路）
Ｓ１・・・・・系統間同期用マスタクロック
Ｓ２・・・・・系統間同期用フレーム同期信号
Ｓ１１・・・・・系統内マスタクロック
Ｓ１２・・・・・系統内フレーム同期信号
Ｌ１、Ｌ２・・・・・伝送路
【図１】
0003574338.tif 000002
【図２】
0003574338.tif 000003
【図３】
0003574338.tif 000004
【図４】
0003574338.tif 000005
【図５】
0003574338.tif 000006
【図６】
0003574338.tif 000007