(57)【特許請求の範囲】
【請求項１】
半導体基板に不純物イオンを注入することにより、ゲート電極を共有する複数のソース領域又は複数のドレイン領域を有する半導体装置の製造方法であって、
複数のソース領域又は複数のドレイン領域を覆う第１のレジストパターンと、前記ソース領域、前記ドレイン領域及び前記ゲート電極形成領域を取り囲む第２のレジストパターンと、を形成する工程と、
前記第１及び第２のレジストパターンをマスクとして半導体基板に不純物イオンを注入する工程と、
を具備し、
前記第１のレジストパターンが前記第２のレジストパターンと分離されていることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に不純物イオンを注入することにより、ゲート電極を共有する複数のソース領域又は複数のドレイン領域を有する半導体装置の製造方法であって、
前記複数のソース領域又は複数のドレイン領域の各々を個別に覆う複数の第１のレジストパターンと、前記ソース領域、前記ドレイン領域及び前記ゲート電極形成領域を取り囲む第２のレジストパターンと、を形成する工程と、
前記複数の第１のレジストパターン及び第２のレジストパターンをマスクとして半導体基板に不純物イオンを注入する工程と、
を具備し、
前記複数の第１のレジストパターンが前記第２のレジストパターンと分離されていることを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体装置は、ＦＡＭＯＳであることを特徴とする請求項1又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不純物イオンを注入することにより、ソース領域又はドレイン領域の拡散層を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７及び図８は、従来の半導体装置の製造方法を説明する図である。図８（ａ）は、イオン注入工程中にレジスト表面に帯電している様子を示す平面図であり、図８（ｂ）は、図８（ａ）に示す８ｂ−８ｂ線に沿った断面図である。
【０００３】
まず、シリコン基板１１１上に熱酸化法によりゲート酸化膜１１３を形成し、このゲート酸化膜１１３上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜をパターニングすることにより、ゲート酸化膜１１３上には多結晶シリコン膜からなるゲート電極１１５が形成される。
【０００４】
この後、ゲート電極１１５をマスクとして不純物イオンを注入することにより、シリコン基板１１１には低濃度の不純物領域１３０が形成される。次に、ゲート電極１１５の側壁にＳｉＯ２からなるサイドウォール１１６を形成する。この後、ゲート電極１１５及びサイドウォール１１６を含む全面上に酸化膜１３１を形成する。次に、この酸化膜１３１上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜１３１上には図示せぬレジストパターンが形成される。このレジストパターンはドレイン領域１１９が開口されたパターンである。このレジストパターンをマスクとして不純物イオンを注入することにより、シリコン基板１１１にはドレイン領域１１９が形成される。
【０００５】
次に、上記レジストパターンを剥離した後、酸化膜１３１上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜１３１上には図７に示すようなレジストパターン１２１が形成される。このレジストパターン１２１は、ソース領域１２５が開口され、その開口部の境界がゲート電極１１５上に位置したパターンである。このレジストパターン１２１、ゲート電極１１５及びサイドウォール１１６をマスクとして不純物イオンを注入することにより、シリコン基板１１１にはソース領域１２５が形成される。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、ソース領域の拡散層１２５の抵抗をドレイン拡散層１１９に比べて低くする、拡散層の深さを変える等の理由により、ソース領域の拡散層１２５とドレイン領域の拡散層１１９を異なる構造とすることがある。このため、ソース領域１２５とドレイン領域１１９に対して別々にイオン注入している。従って、これらのイオン注入の際、図８（ａ），（ｂ）に示すように、レジストパターン１２１の表面に帯電したチャージがゲート電極１１５へ入り込み、ゲート電極１１５にダメージを与え、しきい値電圧の変動等の特性シフトやゲート酸化膜１１３の劣化を起こすことがある。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、イオン注入の際にゲート電極又はコントロールゲートへのダメージを減少させた半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
半導体基板に不純物イオンを注入することにより、ゲート電極を共有する複数のソース領域又は複数のドレイン領域を有する半導体装置の製造方法であって、複数のソース領域又は複数のドレイン領域を覆う第１のレジストパターンと、前記ソース領域、前記ドレイン領域及び前記ゲート電極形成領域を取り囲む第２のレジストパターンと、を形成する工程と、前記第１及び第２のレジストパターンをマスクとして半導体基板に不純物イオンを注入する工程と、を具備し、前記第１のレジストパターンが前記第２のレジストパターンと分離されていることを特徴とする。
【０００９】
上記半導体装置の製造方法では、ソース領域及びドレイン領域のいずれか一方を覆う第１のレジストパターンとソース領域、ドレイン領域及びゲート電極形成領域を取り囲む第２のレジストパターンを分離している。これにより、イオン注入の際にゲート電極又はコントロールゲートに入り込み易いチャージを蓄積する第１のレジストパターンの表面積を小さくすることができ、第２のレジストパターンの表面に帯電したチャージがゲート電極又はコントロールゲートへ入り込むことを防止することができる。つまり、表面積の小さい第１のレジストパターンに帯電したチャージ量は少ないため、このチャージがゲート電極等へ入り込んでも、ゲート電極等へのダメージを減少できる。
【００１０】
半導体基板に不純物イオンを注入することにより、ゲート電極を共有する複数のソース領域又は複数のドレイン領域を有する半導体装置の製造方法であって、前記複数のソース領域又は複数のドレイン領域の各々を個別に覆う複数の第１のレジストパターンと、前記ソース領域、前記ドレイン領域及び前記ゲート電極形成領域を取り囲む第２のレジストパターンと、を形成する工程と、前記複数の第１のレジストパターン及び第２のレジストパターンをマスクとして半導体基板に不純物イオンを注入する工程と、を具備し、前記複数の第１のレジストパターンが前記第２のレジストパターンと分離されていることを特徴とする。
【００１１】
上記半導体装置の製造方法では、第１のレジストパターンと第２のレジストパターンを分離することにより、イオン注入の際にゲート電極又はコントロールゲートへのダメージを減少させることができる。また、上記半導体装置の製造方法では、第１のレジストパターンを、それが複数のソース領域及び複数のドレイン領域のいずれか一方を個別に覆うレジストパターンとしている。このため、イオン注入の際にゲート電極又はコントロールゲートに入り込み易いチャージを蓄積する第１のレジストパターンの表面積をより小さくすることができる。従って、イオン注入の際にゲート電極等へのダメージをより少なくすることができる。
【００１２】
また、本発明に係る半導体装置の製造方法においては、前記半導体装置は、ＦＡＭＯＳであることが好ましい。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００１４】
図１は、本発明の第１の実施の形態による半導体装置の製造方法におけるイオン注入工程を説明する平面図である。図２（ａ）は、ドレイン領域を形成するためのイオン注入を行う工程を示す断面図である。図２（ｂ）は、ソース領域を形成するためのイオン注入を行う工程を示すものであり、図１に示す２ｂ−２ｂ線に沿った断面図である。なお、この半導体装置の製造方法は、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの製造方法であって、ソース拡散層とドレイン拡散層の構造が異なるトランジスタの製造方法である。
【００１５】
まず、図２（ａ）に示すように、シリコン基板１１上に熱酸化法によりゲート酸化膜１３を形成し、このゲート酸化膜１３上にＣＶＤ法により多結晶シリコン膜を堆積する。次に、この多結晶シリコン膜をパターニングすることにより、ゲート酸化膜１３上には多結晶シリコン膜からなるゲート電極１５が形成される。
【００１６】
この後、ゲート電極１５を含む全面上に図示せぬ酸化膜を形成する。この酸化膜はイオン注入の際のダメージからゲート電極１５を保護するための膜である。次に、この酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上にはレジストパターン１７が形成される。このレジストパターン１７は、ドレイン領域１９が開口され、その開口部の境界がゲート電極１５上に位置し、４つのソース領域２５を覆うレジストパターンが他の領域を覆うレジストパターンと分離されたパターンである。次に、このレジストパターン１７をマスクとして不純物イオン１８を注入することにより、シリコン基板１１にはドレイン領域１９が形成される。
【００１７】
次に、レジストパターン１７を剥離した後、図２（ｂ）に示すように、酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上には図１に示す平面形状を有するレジストパターン２１ａ，２１ｂが形成される。このレジストパターンは、ソース領域２５が開口され、その開口部の境界がゲート電極１５上に位置し、４つのドレイン領域１９を覆う島状のレジストパターン２１ａが他の領域を覆うレジストパターン２１ｂと分離されたパターンである。この後、レジストパターン２１ａ，２１ｂ及びゲート電極１５をマスクとして不純物イオン２３を注入することにより、シリコン基板１１にはソース領域２５が形成される。
【００１８】
上記第１の実施の形態によれば、ドレイン領域１９を覆う島状のレジストパターン２１ａとその他の領域を覆うレジストパターン２１ｂを分離している。このように分離したのは、イオン注入の際にゲート電極１５に入り込む確率の高いチャージを蓄積するレジストパターン２１ａの表面積を、従来のそれに比べて小さくするためである。言い換えると、レジストパターン２１ａとレジストパターン２１ｂを分離することにより、レジストパターン２１ｂの表面に帯電したチャージがゲート電極１５へ入り込むことを防止することができる。つまり、表面積の小さいレジストパターン２１ａに帯電したチャージ量は少ないため、このチャージがゲート電極１５へ入り込んでも、ゲート電極１５へのダメージは少なく、特性シフトやゲート酸化膜１３の劣化を起こすことを抑制できる。
【００１９】
次に、本発明の第２の実施の形態による半導体装置の製造方法について図面を参照しつつ説明する。図３（ａ）は、ドレイン領域を形成するためのイオン注入を行う工程を示す断面図である。図３（ｂ）は、ソース領域を形成するためのイオン注入を行う工程を示す断面図であり、この半導体装置の平面図は図１に示すものと同様である。
【００２０】
シリコン基板１１上にゲート酸化膜１３及びゲート電極１５を形成する工程は第１の実施の形態と同様であるので説明を省略する。
【００２１】
この後、図３（ａ）に示すように、ゲート電極１５をマスクとして不純物イオンを注入することにより、シリコン基板１１には低濃度の不純物領域３０が形成される。次に、ゲート電極１５の側壁にＳｉＯ２からなるサイドウォール３１を形成する。この後、ゲート電極１５及びサイドウォール３１を含む全面上に図示せぬ酸化膜を形成する。この酸化膜はイオン注入の際のダメージからゲート電極１５を保護するための膜である。次に、この酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、上記酸化膜上にはレジストパターン３２が形成される。このレジストパターン３２は、ドレイン領域３４が開口され、その開口部の境界がゲート電極１５上に位置し、４つのソース領域３７を覆うレジストパターンが他の領域を覆うレジストパターンと分離されたパターンである。次に、このレジストパターン３２、ゲート電極１５及びサイドウォール３１をマスクとして不純物イオン３３を注入することにより、シリコン基板１１にはドレイン領域３４が形成される。
【００２２】
次に、レジストパターン３２を剥離した後、図３（ｂ）に示すように、上記酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上には図１に示す平面形状を有するレジストパターン２１ａ，２１ｂが形成される。このレジストパターンは、ソース領域３７が開口され、その開口部の境界がゲート電極１５上に位置し、４つのドレイン領域３４を覆う島状のレジストパターン２１ａが他の領域を覆うレジストパターン２１ｂと分離されたパターンである。この後、レジストパターン２１ａ，２１ｂ、ゲート電極１５及びサイドウォール３１をマスクとして不純物イオン３６を注入することにより、シリコン基板１１にはソース領域３７が形成される。
【００２３】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。また、ゲート電極１５が高融点金属又はそのポリサイドであっても同様の効果が得られるのは言うまでもない。
【００２４】
次に、本発明の第３の実施の形態による半導体装置の製造方法について図面を参照しつつ説明する。図４（ａ）は、ドレイン領域を形成するためのイオン注入を行う工程を示す断面図である。図４（ｂ）は、ソース領域を形成するためのイオン注入を行う工程を示す断面図であり、この半導体装置の平面図は図１に示すものと同様である。なお、この半導体装置の製造方法は、ＦＡＭＯＳ（ｆｌｏａｔｉｎｇ−ｇａｔｅ  ａｖａｌａｎｃｈｅ  ｉｎｊｅｃｔｉｏｎ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の製造方法であって、ソース拡散層とドレイン拡散層の構造が異なるトランジスタの製造方法である。
【００２５】
ます、図４（ａ）に示すように、シリコン基板１１上に熱酸化法によりトンネル酸化膜１３を形成し、このトンネル酸化膜１３上にＣＶＤ法により多結晶シリコン膜４１を堆積する。次に、多結晶シリコン膜上に絶縁膜４２を形成し、この絶縁膜上に高融点金属膜４３又は高融点金属ポリサイドを堆積する。この後、多結晶シリコン膜、絶縁膜及び高融点金属膜又は高融点金属ポリサイドをパターニングすることにより、トンネル酸化膜１３上には多結晶シリコン膜からなるフローティングゲート４１が形成され、フローティングゲート４１上には絶縁膜４２を介して高融点金属膜からなるコントロールゲート４３が形成される。
【００２６】
次に、コントロールゲート４３を含む全面上に図示せぬ酸化膜を形成する。この酸化膜はイオン注入の際のダメージからコントロールゲート４３を保護するための膜である。次に、この酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上にはレジストパターン４４が形成される。このレジストパターン４４は、ドレイン領域４５が開口され、その開口部の境界がコントロールゲート４３上に位置し、４つのソース領域４９を覆うレジストパターンが他の領域を覆うレジストパターンと分離されたパターンである。次に、このレジストパターン４４をマスクとして不純物イオン４６を注入することにより、シリコン基板１１にはドレイン領域４５が形成される。
【００２７】
この後、レジストパターン４４を剥離した後、図４（ｂ）に示すように、酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上には図１に示す平面形状を有するレジストパターン２１ａ，２１ｂが形成される。このレジストパターンは、ソース領域４９が開口され、その開口部の境界がコントロールゲート４３上に位置し、４つのドレイン領域４５を覆う島状のレジストパターン２１ａが他の領域を覆うレジストパターン２１ｂと分離されたパターンである。次に、レジストパターン２１ａ，２１ｂ及びコントロールゲート４３をマスクとして不純物イオン４８を注入することにより、シリコン基板１１にはソース領域４９が形成される。
【００２８】
上記第３の実施の形態によれば、ドレイン領域４５を覆う島状のレジストパターン２１ａとその他の領域を覆うレジストパターン２１ｂを分離することにより、レジストパターン２１ｂの表面に帯電したチャージがコントロールゲート４３へ入り込むことを防止することができる。つまり、表面積の小さいレジストパターン２１ａに帯電したチャージ量は少ないため、このチャージがコントロールゲート４３へ入り込んでも、コントロールゲート４３へのダメージは少なく、特性シフトや絶縁膜４２、トンネル酸化膜１３の劣化を起こすことを抑制できる。
【００２９】
次に、本発明の第４の実施の形態による半導体装置の製造方法について図面を参照しつつ説明する。図５（ａ）は、ドレイン領域を形成するためのイオン注入を行う工程を示す断面図である。図５（ｂ）は、ソース領域を形成するためのイオン注入を行う工程を示す断面図であり、この半導体装置の平面図は図１に示すものと同様である。
【００３０】
シリコン基板１１上にゲート酸化膜１３、フローティングゲート４１、絶縁膜４２及びコントロールゲート４３を形成する工程は第３の実施の形態と同様であるので説明を省略する。
【００３１】
この後、図５（ａ）に示すように、コントロールゲート４３をマスクとして不純物イオンを注入することにより、シリコン基板１１には低濃度の不純物領域５０，５１が形成される。次に、コントロールゲート４３及びフローティングゲート４１の側壁にＳｉＯ２からなるサイドウォール５２を形成する。この後、コントロールゲート４３及びサイドウォール５２を含む全面上に図示せぬ酸化膜を形成する。この酸化膜はイオン注入の際のダメージからコントロールゲート４３を保護するための膜である。次に、この酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、上記酸化膜上にはレジストパターン５４が形成される。このレジストパターン５４は、ドレイン領域５６が開口され、その開口部の境界がコントロールゲート４３上に位置し、４つのソース領域５９を覆うレジストパターンが他の領域を覆うレジストパターンと分離されたパターンである。次に、このレジストパターン５４、コントロールゲート４３及びサイドウォール５２をマスクとして不純物イオン５５を注入することにより、シリコン基板１１にはドレイン領域５６が形成される。
【００３２】
次に、レジストパターン５４を剥離した後、図５（ｂ）に示すように、上記酸化膜上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、酸化膜上には図１に示す平面形状を有するレジストパターン２１ａ，２１ｂが形成される。このレジストパターンは、ソース領域５９が開口され、その開口部の境界がコントロールゲート４２上に位置し、４つのドレイン領域５６を覆う島状のレジストパターン２１ａが他の領域を覆うレジストパターン２１ｂと分離されたパターンである。この後、レジストパターン２１ａ，２１ｂ、コントロールゲート４３及びサイドウォール５２をマスクとして不純物イオン５８を注入することにより、シリコン基板１１にはソース領域５９が形成される。
【００３３】
上記第４の実施の形態においても第３の実施の形態と同様の効果を得ることができる。
【００３４】
図６は、本発明の第５の実施の形態による半導体装置の製造方法におけるイオン注入工程を説明する平面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００３５】
酸化膜上にはレジストパターン６１ａ〜６１ｅが形成される。これらのレジストパターンは、ソース領域２５が開口され、その開口部の境界がゲート電極１５上に位置し、４つのドレイン領域１９それぞれを個別に覆う島状のレジストパターン６１ａ〜６１ｄが他の領域を覆うレジストパターン６１ｅと分離されたパターンである。この後、レジストパターン６１ａ〜６１ｅ及びゲート電極１５をマスクとして不純物イオンを注入することにより、シリコン基板にはソース領域２５が形成される。
【００３６】
上記第５の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００３７】
また、本実施の形態では、４つのドレイン領域１９それぞれを個別に覆う島状のレジストパターン６１ａ〜６１ｄとしているため、イオン注入の際にゲート電極１５に入り込む確率の高いチャージを蓄積するレジストパターン６１ａ〜６１ｄの表面積を、第１の実施の形態のそれに比べてさらに小さくすることができる。従って、イオン注入の際にゲート電極１５へのダメージをより少なくすることができる。
【００３８】
尚、上記第５の実施の形態では、４つのドレイン領域１９それぞれを個別に覆う島状のレジストパターン６１ａ〜６１ｄを、ＭＯＳトランジスタのソース領域又はドレイン領域にイオン注入する際のマスクとして用いているが、レジストパターン６１ａ〜６１ｄを、ＦＡＭＯＳのソース領域又はドレイン領域にイオン注入する際のマスクとして用いることも可能である。
【００３９】
また、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態における不純物イオンの注入方向は、シリコン基板１１の表面に対して垂直方向から所定角度だけ傾斜した方向であっても良い。
【００４０】
【発明の効果】
以上説明したように本発明によれば、ソース領域及びドレイン領域のいずれか一方を覆う第１のレジストパターンとその他の領域を覆う第２のレジストパターンを分離している。したがって、イオン注入の際にゲート電極又はコントロールゲートへのダメージを減少させた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の製造方法におけるイオン注入工程を説明する平面図である。
【図２】図２（ａ）は、ドレイン領域を形成するためのイオン注入を行う工程を示す断面図である。図２（ｂ）は、ソース領域を形成するためのイオン注入を行う工程を示すものであり、図１に示す２ｂ−２ｂ線に沿った断面図である。
【図３】図３（ａ），（ｂ）は、本発明の第２の実施の形態による半導体装置の製造方法を説明するための断面図である。
【図４】図４（ａ），（ｂ）は、本発明の第３の実施の形態による半導体装置の製造方法を説明するための断面図である。
【図５】図５（ａ），（ｂ）は、本発明の第４の実施の形態による半導体装置の製造方法を説明するための断面図である。
【図６】本発明の第５の実施の形態による半導体装置の製造方法におけるイオン注入工程を説明する平面図である。
【図７】従来の半導体装置の製造方法におけるイオン注入工程を示す平面図である。
【図８】図８（ａ）は、図７に示すイオン注入工程中にレジスト表面に帯電している様子を示す平面図であり、図８（ｂ）は、図８（ａ）に示す８ｂ−８ｂ線に沿った断面図である。
【符号の説明】
１１  シリコン基板                １３  ゲート酸化膜（トンネル酸化膜）
１５  ゲート電極                  １７  レジストパターン
１８  不純物イオン                １９  ドレイン領域の拡散層
２１ａ，２１ｂ  レジストパターン  ２３  不純物イオン
２５  ソース領域の拡散層          ３０  低濃度の不純物領域
３１  サイドウォール              ３２  レジストパターン
３３  不純物イオン                ３４  ドレイン領域の拡散層
３６  不純物イオン                ３７  ソース領域の拡散層
４１  フローティングゲート（多結晶シリコン膜）
４２  絶縁膜
４３  コントロールゲート（高融点金属膜）
４４  レジストパターン            ４５  ドレイン領域の拡散層
４６，４８  不純物イオン          ４９  ソース領域の拡散層
５０，５１  低濃度の不純物領域    ５２  サイドウォール
５４  レジストパターン            ５５  不純物イオン
５６  ドレイン領域の拡散層        ５８  不純物イオン
５９  ソース領域の拡散層          ６１ａ〜６１ｅ  レジストパターン
１１１  シリコン基板              １１３  ゲート酸化膜
１１５  ゲート電極                １１６  サイドウォール
１１９  ドレイン領域の拡散層      １２１  レジストパターン
１２５  ソース領域の拡散層        １３０  不純物領域
１３１  酸化膜
【図１】
0003603689.tif 000002
【図２】
0003603689.tif 000003
【図３】
0003603689.tif 000004
【図４】
0003603689.tif 000005
【図５】
0003603689.tif 000006
【図６】
0003603689.tif 000007
【図７】
0003603689.tif 000008
【図８】
0003603689.tif 000009