(57)【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成された埋込酸化膜と、
前記埋込酸化膜上の素子領域に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層と、
前記第１の単結晶シリコン層内の中央部に形成されたコレクタ層と、
前記第１の単結晶シリコン層内の一方側端部に形成されたエミッタ拡散層と、
前記第１の単結晶シリコン層内の他方側端部に形成されたコレクタ拡散層と、
前記コレクタ層と前記エミッタ拡散層との間に形成された真性ベース領域と、
前記第１の単結晶シリコン層上に形成された第１の酸化膜と、
前記第１の酸化膜上に形成された第２の酸化膜と、
前記第１，第２の酸化膜及び前記埋込酸化膜の露出部分上に形成された第３の酸化膜と、
前記コレクタ層及び前記真性ベース領域上の前記第１，第２及び第３の酸化膜に開設された開口部内に形成され、前記真性ベース領域に電気的に直接接続されたベース引出電極である第２の単結晶シリコン層と、
前記開口部内における前記第２の単結晶シリコン層内の上層部に形成された不純物層と、
前記第３の酸化膜及び前記不純物層上に形成された層間絶縁膜と、
前記不純物層上の部分の前記層間絶縁膜、前記エミッタ拡散層及び前記コレクタ拡散層上の部分の前記第１，第２及び第３の酸化膜並びに前記層間絶縁膜に開設されたコンタクトホールをそれぞれ埋め込むように形成された配線と、
を備えたことを特徴とする半導体装置。
【請求項２】
シリコン基板、前記シリコン基板上に形成された埋込酸化膜、及び、前記埋込酸化膜上に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層からなる基板の前記第１の単結晶シリコン層上に第１の酸化膜を形成する第１の工程と、
前記第１の単結晶シリコン層内にコレクタ層を形成する第２の工程と、
前記第１の酸化膜の中央部上にポリシリコン層、第２の酸化膜を順に形成する第３の工程と、
前記第１の単結晶シリコン層の素子領域外の部分を除去する第４の工程と、
第３の酸化膜を全面に形成する第４の工程と、
ベース領域とエミッタ領域との境界となる部分を含む部分上に開口部が開設されたレジスト並びに前記ポリシリコン層及び前記第２の酸化膜をマスクとして、前記第１の単結晶シリコン層内の一方側端部に真性ベース領域を形成する第５の工程と、
前記ポリシリコン層及び前記第２の酸化膜の一方側側面に側壁を形成し、前記ポリシリコン層、前記第２の酸化膜及び前記側壁をマスクとして、前記第１の単結晶シリコン層中央部側に前記真性ベース領域の一部を残存させながら、前記第１の単結晶シリコン層内の前記一方側端部にエミッタ拡散層を形成する第６の工程と、
前記側壁を除去して全面に第４の酸化膜を形成し、前記ポリシリコン層の表面が露出するまで前記第４の酸化膜表面を研磨する第７の工程と、
前記ポリシリコン層を除去することにより前記第４の酸化膜に開設された開口部内にベース引出電極となる第２の単結晶シリコン層を形成する第８の工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
シリコン基板、前記シリコン基板上に形成された埋込酸化膜、及び、前記埋込酸化膜上に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層からなる基板の前記第１の単結晶シリコン層上に第１の酸化膜を形成する第１の工程と、
前記第１の単結晶シリコン層内にコレクタ層を形成する第２の工程と、
前記第１の酸化膜の中央部上にポリシリコン層、第２の酸化膜を順に形成する第３の工程と、
前記第１の単結晶シリコン層の素子領域外の部分を除去する第４の工程と、
第３の酸化膜を全面に形成する第４の工程と、
ベース領域とエミッタ領域との境界となる部分を含む部分上に開口部が開設されたレジスト並びに前記ポリシリコン層及び前記第２の酸化膜をマスクとして、前記第１の単結晶シリコン層内の一方側端部に真性ベース領域を形成する第５の工程と、
前記ポリシリコン層及び前記第２の酸化膜の一方側側面に側壁を形成し、前記ポリシリコン層、前記第２の酸化膜及び前記側壁をマスクとして、前記第１の単結晶シリコン層中央部側に前記真性ベース領域の一部を残存させながら、前記第１の単結晶シリコン層内の前記一方側端部にエミッタ拡散層を形成する第６の工程と、
前記側壁を除去して全面に第４の酸化膜を形成し、前記ポリシリコン層の表面が露出するまで前記第４の酸化膜表面を研磨する第７の工程と、
前記ポリシリコン層を除去することにより前記第４の酸化膜に開設された開口部内に第２の単結晶シリコン層を形成する第８の工程と、
前記第２の単結晶シリコン層内の上層部に不純物層を形成する第９の工程と、
コレクタ拡散層となる部分に含まれる部分上に開口部が開設されたレジストをマスクとして、前記第１の単結晶シリコン層内の前記他方側端部にコレクタ拡散層を形成する第１０の工程と、
層間絶縁膜を全面に形成する第１１の工程と、
前記不純物層上の部分の前記層間絶縁膜、前記エミッタ拡散層及び前記コレクタ拡散層上の部分の前記第１，第３及び第４の酸化膜並びに前記層間絶縁膜にコンタクトホールを開設し、前記各コンタクトホールを埋め込むように所定の配線を形成する第１２の工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板構造横形バイポーラ・トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯用通信機器への搭載を目的としたアナログＬＳＩの開発が進められているが、受信待ち受け時間や通話時間の長時間化を実現するために、トランジスタの低消費電力化が重要な課題となっている。従来、低消費電力素子の一つとして、寄生容量を小さくすることが可能なＳＯＩ基板構造横形バイポーラ・トランジスタが使用されていた。
【０００３】
図９は、従来のＳＯＩ基板構造横形バイポーラ・トランジスタの構造を示した断面図である。
【０００４】
図９に示した従来のＳＯＩ基板構造横形バイポーラ・トランジスタは、順に積層されたシリコン基板３１，埋込酸化膜３２及び単結晶シリコン層３３からなるＳＯＩ基板を使用し、その上に横形バイポーラ・トランジスタを形成したものである。埋込酸化膜３２上の単結晶シリコン層３３は、イオン注入により中央部がｎ型コレクタ層３５，一方側端部がエミッタ拡散層４３，他方側端部がコレクタ拡散層４４となっている。ｎ型コレクタ層３５とエミッタ拡散層４３との間には、イオン注入により真性ベース領域４０が形成され、ｐ型不純物領域４１が真性ベース領域４０に接して形成されている。ｎ型コレクタ層３５上に形成され、ベース引出電極となるｐ型ポリシリコン層３６と真性ベース領域４０とは、このｐ型不純物領域４１により電気的に接続されている。ｐ型ポリシリコン層３６上には、窒化膜３７，酸化膜３８が順に形成され、酸化膜３８，窒化膜３７，ｐ型ポリシリコン層３６，ｎ型コレクタ層３５，真性ベース領域４０，ｐ型不純物領域４１，エミッタ拡散層４３及びコレクタ拡散層４４を覆って酸化膜３９が形成され、さらに酸化膜３９上に層間絶縁膜４５が形成されている。ｐ型ポリシリコン層３６，エミッタ拡散層４３及びコレクタ拡散層４４上の部分の酸化膜３９及び層間絶縁膜４５にはコンタクトホール４６が開口され、各コンタクトホール４６を埋め込むように金属配線４７が形成されており、以上の構造によりＳＯＩ基板構造横形バイポーラ・トランジスタが構成されている。
【０００５】
次に、図９に示した従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法について説明する。
【０００６】
図１０乃至図１６は、それぞれ従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図である。
【０００７】
最初に、図１０に示すように、順に積層されたシリコン基板３１，埋込酸化膜３２及び単結晶シリコン層３３からなるＳＯＩ基板上に、熱酸化により酸化膜３４を形成した後、単結晶シリコン層３３にイオン注入を行うことによりｎ型コレクタ層３５を形成する。
【０００８】
ｎ型コレクタ層３５を形成後、図１１に示すように、フッ化水素（ＨＦ）系溶液を用いて表面の酸化膜３４を剥離し、ｎ型コレクタ層３５が形成された単結晶シリコン層３３上に約５００オングストロームの厚さのポリシリコン層３６をＬＰＣＶＤ法により堆積し、イオン注入によりｐ型の不純物をドープする。さらに、ｐ型ポリシリコン層３６上に約２００オングストロームの厚さの窒化膜３７を堆積する。
【０００９】
窒化膜３７を堆積後、図１２に示すように、リソグラフィによるパターニングとＲＩＥとにより、窒化膜３７を所定の形状に加工する。窒化膜３７を加工後、窒化膜３７上に約２０００オングストロームの厚さの酸化膜３８をＬＰＣＶＤ法により堆積し、リソグラフィによるパターニングとＲＩＥとにより、酸化膜３８を所定の形状に加工する。酸化膜３８のエッチングは、窒化膜及びシリコンに対して選択比の高い条件の下で行う。
【００１０】
酸化膜３８を加工後、図１３に示すように、酸化膜３８及び窒化膜３７をマスクとして、ＲＩＥにより単結晶シリコン層３３（ｎ型コレクタ層３５）をエッチングする。
【００１１】
単結晶シリコン層３３（ｎ型コレクタ層３５）をエッチング後、図１４に示すように、窒化膜３７のうち表面に露出している領域をＲＩＥにより除去する。この際、酸化膜３８及び埋込酸化膜３２のうち表面に露出している領域も幾分はエッチングされる。その後、連続してＲＩＥを行い、酸化膜３８をマスク材として、ｐ型ポリシリコン３６をエッチングし、さらに、単結晶シリコン層３３を、その厚さの途中まで部分的にエッチングする。
【００１２】
ｐ型ポリシリコン及び単結晶シリコン層３３のエッチング後、図１５に示すように、埋込酸化膜３２，単結晶シリコン層３３（ｎ型コレクタ層３５），ｐ型ポリシリコン層３６，窒化膜３７及び酸化膜３８の表面に約２００オングストロームの厚さの酸化膜３９を堆積した後、ベース領域とエミッタ領域との境界となる部分を含む部分に開口部が開設されたレジスト４８及び酸化膜３８をマスクとして、単結晶シリコン層３３の一方側端部に真性ベース領域となるｐ型不純物層４０をイオン注入により形成する。この際、同時に斜めからのイオン注入を行い、ベース引出電極となるｐ型ポリシリコン３６と真性ベース領域４０とを接続するためのｐ型不純物領域４１を形成する。イオン注入後、レジスト４８は除去する。
【００１３】
真性ベース領域４０及び不純物領域４１を形成後、図１６に示すように、約１０００オングストロームの厚さのポリシリコンを堆積してＲＩＥにより側壁４２を形成し、真性ベース領域４０及び不純物領域４１が形成された領域上の部分に開口部が開設されたレジスト４９をマスクとして、イオン注入によりエミッタ領域となるｎ型拡散層４３を形成する。
【００１４】
エミッタ拡散層４３を形成し、ポリシリコン側壁４２をエッチング除去した後、図９に示すように、リソグラフィによるパターニングとイオン注入とにより、単結晶シリコン層３３の他方側端部にコレクタ拡散層４４を形成した後、全面に約１００００オングストロームの厚さの層間絶縁膜４５を堆積し、所定のフォトリソグラフィを行って、エミッタ拡散層４３及びコレクタ拡散層４４上の層間絶縁膜４５，並びに、ベース引出電極となるｐ型ポリシリコン３６上の層間絶縁膜４５，酸化膜３９，窒化膜３７及び酸化膜３８に、バイポーラ・トランジスタの各電極を形成するためのコンタクトホール４６を開口し、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属を用いて、所定の配線４７を形成すると、図９に示した従来のＳＯＩ基板構造横形バイポーラ・トランジスタが完成する。
【００１５】
以上のような製造方法により製造されたＳＯＩ基板構造横形バイポーラ・トランジスタは、通常のバイポーラトランジスタに比べて寄生容量が低く、低消費電力化を達成することができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上述した従来のＳＯＩ基板構造横形バイポーラ・トランジスタにおいては、ベース引出電極の加工の際に、単結晶シリコン層３３のエッチングをその厚さの途中で止めるという工程が含まれているが、そのエッチング量の制御精度が低く、ポリシリコン層３６と単結晶シリコン層３３との間に形成される自然酸化膜がさらにエッチング量の制御精度を低下させ、単結晶シリコン層３３のエッチング量にばらつきが生ずるという問題点があった。
【００１７】
そのようなベース引出電極のエッチング量のばらつきは、その後に形成されるベース不純物領域４１及びエミッタ拡散層４３の形成領域に影響を与えることから、トランジスタの素子特性のばらつきを発生させる原因となり、問題となっていた。
【００１８】
本発明は上記問題点に鑑みてなされたもので、その目的は、ＳＯＩ基板構造横形バイポーラ・トランジスタにおける特性のばらつきを抑制することが可能な構成の半導体装置及びその製造方法を提供することである。
【００１９】
【課題を解決するための手段】
本発明の実施の一形態に係る半導体装置によれば、シリコン基板と、前記シリコン基板上に形成された埋込酸化膜と、前記埋込酸化膜上の素子領域に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層と、前記第１の単結晶シリコン層内の中央部に形成されたコレクタ層と、前記第１の単結晶シリコン層内の一方側端部に形成されたエミッタ拡散層と、前記第１の単結晶シリコン層内の他方側端部に形成されたコレクタ拡散層と、前記コレクタ層と前記エミッタ拡散層との間に形成された真性ベース領域と、前記第１の単結晶シリコン層上に形成された第１の酸化膜と、前記第１の酸化膜上に形成された第２の酸化膜と、前記第１，第２の酸化膜及び前記埋込酸化膜の露出部分上に形成された第３の酸化膜と、前記コレクタ層及び前記真性ベース領域上の前記第１，第２及び第３の酸化膜に開設された開口部内に形成され、前記真性ベース領域に電気的に直接接続されたベース引出電極である第２の単結晶シリコン層と、前記開口部内における前記第２の単結晶シリコン層内の上層部に形成された不純物層と、前記第３の酸化膜及び前記不純物層上に形成された層間絶縁膜と、前記不純物層上の部分の前記層間絶縁膜、前記エミッタ拡散層及び前記コレクタ拡散層上の部分の前記第１，第２及び第３の酸化膜並びに前記層間絶縁膜に開設されたコンタクトホールをそれぞれ埋め込むように形成された配線と、を備えたことを特徴とする。
【００２０】
本発明の実施の一形態に係る半導体装置の製造方法によれば、シリコン基板、前記シリコン基板上に形成された埋込酸化膜、及び、前記埋込酸化膜上に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層からなる基板の前記第１の単結晶シリコン層上に第１の酸化膜を形成する第１の工程と、前記第１の単結晶シリコン層内にコレクタ層を形成する第２の工程と、前記第１の酸化膜の中央部上にポリシリコン層、第２の酸化膜を順に形成する第３の工程と、前記第１の単結晶シリコン層の素子領域外の部分を除去する第４の工程と、第３の酸化膜を全面に形成する第４の工程と、ベース領域とエミッタ領域との境界となる部分を含む部分上に開口部が開設されたレジスト並びに前記ポリシリコン層及び前記第２の酸化膜をマスクとして、前記第１の単結晶シリコン層内の一方側端部に真性ベース領域を形成する第５の工程と、前記ポリシリコン層及び前記第２の酸化膜の一方側側面に側壁を形成し、前記ポリシリコン層、前記第２の酸化膜及び前記側壁をマスクとして、前記第１の単結晶シリコン層中央部側に前記真性ベース領域の一部を残存させながら、前記第１の単結晶シリコン層内の前記一方側端部にエミッタ拡散層を形成する第６の工程と、前記側壁を除去して全面に第４の酸化膜を形成し、前記ポリシリコン層の表面が露出するまで前記第４の酸化膜表面を研磨する第７の工程と、前記ポリシリコン層を除去することにより前記第４の酸化膜に開設された開口部内にベース引出電極となる第２の単結晶シリコン層を形成する第８の工程と、を備えたことを特徴とする。
本発明の実施の他の形態に係る半導体装置の製造方法によれば、シリコン基板、前記シリコン基板上に形成された埋込酸化膜、及び、前記埋込酸化膜上に形成され、厚さが略均一であって表面が略一平面を形成している第１の単結晶シリコン層からなる基板の前記第１の単結晶シリコン層上に第１の酸化膜を形成する第１の工程と、前記第１の単結晶シリコン層内にコレクタ層を形成する第２の工程と、前記第１の酸化膜の中央部上にポリシリコン層、第２の酸化膜を順に形成する第３の工程と、前記第１の単結晶シリコン層の素子領域外の部分を除去する第４の工程と、第３の酸化膜を全面に形成する第４の工程と、ベース領域とエミッタ領域との境界となる部分を含む部分上に開口部が開設されたレジスト並びに前記ポリシリコン層及び前記第２の酸化膜をマスクとして、前記第１の単結晶シリコン層内の一方側端部に真性ベース領域を形成する第５の工程と、前記ポリシリコン層及び前記第２の酸化膜の一方側側面に側壁を形成し、前記ポリシリコン層、前記第２の酸化膜及び前記側壁をマスクとして、前記第１の単結晶シリコン層中央部側に前記真性ベース領域の一部を残存させながら、前記第１の単結晶シリコン層内の前記一方側端部にエミッタ拡散層を形成する第６の工程と、前記側壁を除去して全面に第４の酸化膜を形成し、前記ポリシリコン層の表面が露出するまで前記第４の酸化膜表面を研磨する第７の工程と、前記ポリシリコン層を除去することにより前記第４の酸化膜に開設された開口部内に第２の単結晶シリコン層を形成する第８の工程と、前記第２の単結晶シリコン層内の上層部に不純物層を形成する第９の工程と、コレクタ拡散層となる部分に含まれる部分上に開口部が開設されたレジストをマスクとして、前記第１の単結晶シリコン層内の前記他方側端部にコレクタ拡散層を形成する第１０の工程と、層間絶縁膜を全面に形成する第１１の工程と、前記不純物層上の部分の前記層間絶縁膜、前記エミッタ拡散層及び前記コレクタ拡散層上の部分の前記第１，第３及び第４の酸化膜並びに前記層間絶縁膜にコンタクトホールを開設し、前記各コンタクトホールを埋め込むように所定の配線を形成する第１２の工程と、を備えたことを特徴とする。
【００２１】
要するに、本発明に係る半導体装置及びその製造方法は、ＳＯＩ基板上に酸化膜とポリシリコンとからなるマスクを形成し、そのマスクを用いてＳＯＩ基板中にエミッタ／ベース接合を形成した後、ＣＭＰと単結晶シリコン成長技術とを用いてマスクを除去した部分にベース引出電極となる単結晶シリコンをセルフアライン的に上方に成長させることによりＳＯＩ基板構造横形バイポーラ・トランジスタを構成しているので、ＳＯＩ基板の単結晶シリコン層のエッチングを当該単結晶シリコン層の途中で止めるという工程を行わずにベース引出電極が形成され、従来技術のようにエッチングの制御精度が問題にならず、半導体装置完成後も単結晶シリコン層は厚さが略均一であって表面が略一平面を形成しており、安定した素子特性のトランジスタを得ることが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明に係る半導体装置及びその製造方法の実施の一形態について、図面を参照しながら説明する。
【００２３】
図１は、本発明に係る半導体装置の構造を示した断面図、具体的には、本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタの構造を示した断面図である。
【００２４】
図１に示した本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタは、順に積層されたシリコン基板１，埋込酸化膜２及び単結晶シリコン層３からなるＳＯＩ基板に横形バイポーラ・トランジスタを形成したものである。単結晶シリコン層３は、埋込酸化膜２上の素子領域に形成されており、厚さが略均一であって表面が略一平面を形成している。また、単結晶シリコン層３は、イオン注入により中央部がｎ型コレクタ層５，一方側端部がエミッタ拡散層１１，他方側端部がコレクタ拡散層１５となっている。ｎ型コレクタ層５とエミッタ拡散層１１との間には、イオン注入により真性ベース領域９が形成されている。ｎ型コレクタ層５，真性ベース領域９，エミッタ拡散層１１，コレクタ拡散層１５を覆って酸化膜４が形成され、酸化膜４の水平部分の表面上には酸化膜８が形成され、さらに、酸化膜８、酸化膜４及び埋込酸化膜２の露出部分を覆って酸化膜１２が形成されている。酸化膜４，酸化膜８及び酸化膜１２のベース領域上の部分には、開口部が開設され、ベース引出電極となるｐ型単結晶シリコン層１３，ｐ型不純物層１４が順に形成されている。ｐ型単結晶シリコン層１３は、真性ベース領域９に電気的に直接接続されている。酸化膜１２及びｐ型不純物層１４上には、層間絶縁膜１６が形成され、ｐ型不純物層１４，エミッタ拡散層１１及びコレクタ拡散層１５上の部分の酸化膜４，酸化膜８，酸化膜１２及び層間絶縁膜１６にはコンタクトホール１７が開口され、各コンタクトホール１７を埋め込むように金属配線１８が形成されており、以上の構造により本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタが構成されている。
【００２５】
次に、図１に示した本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法について説明する。
【００２６】
図２乃至図８は、それぞれ本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図である。
【００２７】
最初に、図２に示すように、順に積層されたシリコン基板１，埋込酸化膜２，及び、厚さが略均一であって表面が略一平面を形成している単結晶シリコン層３からなるＳＯＩ基板上に、熱酸化により酸化膜４を形成した後、単結晶シリコン層３にイオン注入を行うことによりｎ型コレクタ層５を形成する。
【００２８】
ｎ型コレクタ層５を形成後、図３に示すように、約１０００オングストロームの厚さのポリシリコン層６と、約５００オングストロームの厚さの酸化膜７とを順に堆積させ、リソグラフィによるパターニングとＲＩＥとにより、ポリシリコン層６及び酸化膜７を所定の形状に加工する。ポリシリコン層６のＲＩＥは、酸化膜４に対して選択比が高い条件で行い、酸化膜４が消失しないようにする。
【００２９】
ポリシリコン層６及び酸化膜７を加工後、図４に示すように、酸化膜４上の素子領域に形成したレジスト１９をマスクとして、素子領域外の露出した領域の酸化膜４及び単結晶シリコン層３をエッチングにより除去する。エッチング後、レジスト１９は除去する。
【００３０】
酸化膜４及び単結晶シリコン層３をエッチング後、図５に示すように、単結晶シリコン層３，酸化膜４，ポリシリコン層６及び酸化膜７の表面上に約２００オングストロームの厚さの酸化膜８を堆積した後、ベース領域とエミッタ領域との境界となる部分を含む部分に開口部が開設されたレジスト２０並びにポリシリコン層６及び酸化膜７をマスクとして、単結晶シリコン層３の一方側端部に真性ベース領域となるｐ型不純物層９をイオン注入により形成する。
【００３１】
真性ベース領域９を形成後、図６に示すように、約１０００オングストロームの厚さのポリシリコンを堆積してＲＩＥにより側壁１０を形成し、真性ベース領域９が形成された領域上の部分に開口部が開設されたレジスト２１をマスクとして、イオン注入によりエミッタ領域となるｎ型拡散層１１を形成する。イオン注入後、側壁１０及びレジスト２１は除去する。
【００３２】
エミッタ拡散層１１を形成後、図７に示すように、ＬＰＣＶＤ法により約３０００オングストロームの厚さの酸化膜１２を全面に堆積した後、ポリシリコン層６の表面が露出するまで、ＣＭＰにより酸化膜１２を研磨除去する。
【００３３】
酸化膜１２を研磨後、図８に示すように、ＣＤＥによりポリシリコン層６を完全に除去し、さらに、フッ化水素（ＨＦ）系溶液を用いたウェットエッチングを行って酸化膜４の露出した部分を除去し、単結晶シリコン層３の表面を露出させる。その後、ポリシリコン層６及び酸化膜４が除去された酸化膜１２の開口部内にのみ選択的に、不純物濃度が１×１０１８ｃｍ−１程度のｐ型単結晶シリコン１３をＬＰＣＶＤ法により堆積し、ベース引出電極とする。さらに、堆積されたｐ型単結晶シリコン１３の上層部に、イオン注入によりｐ型不純物層１４を形成する。
【００３４】
ｐ型不純物層１４を形成後、コレクタ拡散層１５となる部分に含まれる部分上に開口部が開設されたレジストをリソグラフィによるパターニングにより形成し、そのレジストをマスクとしてイオン注入を行うことにより、図１に示すように、単結晶シリコン層３（ｎ型コレクタ層５）の他方側端部にコレクタ拡散層１５を形成する。コレクタ拡散層１５を形成後、全面に約１００００オングストロームの厚さの層間絶縁膜１６を堆積し、所定のフォトリソグラフィを行って、エミッタ拡散層１１及びコレクタ拡散層１５上の酸化膜４，酸化膜８，酸化膜１２及び層間絶縁膜１６，並びに、ｐ型不純物層１４上の層間絶縁膜１６に、バイポーラ・トランジスタの各電極を形成するためのコンタクトホール１７を開口し、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属を用いて、所定の配線１８を形成すると、図１に示した本発明に係るＳＯＩ基板構造横形バイポーラ・トランジスタが完成する。
【００３５】
以上詳述したように、本発明に係る半導体装置及びその製造方法によれば、単結晶シリコン層３のエッチングを単結晶シリコン層３の途中で止めるという工程を行わずにベース引出電極１３が形成されるので、従来技術のようにエッチングの制御精度が問題にならず、半導体装置完成後も単結晶シリコン層３は厚さが略均一であって表面が略一平面を形成しており、安定した素子特性のトランジスタを得ることが可能となる。
【００３６】
【発明の効果】
本発明に係る半導体装置及びその製造方法によれば、ＳＯＩ基板上に酸化膜とポリシリコンとからなるマスクを形成し、そのマスクを用いてＳＯＩ基板中にエミッタ／ベース接合を形成した後、ＣＭＰと単結晶シリコン成長技術とを用いてマスクを除去した部分にベース引出電極となる単結晶シリコンをセルフアライン的に上方に成長させることによりＳＯＩ基板構造横形バイポーラ・トランジスタを構成することとしたので、ＳＯＩ基板の単結晶シリコン層のエッチングを当該単結晶シリコン層の途中で止めるという工程を行わずにベース引出電極が形成され、従来技術のようにエッチングの制御精度が問題にならず、半導体装置完成後も単結晶シリコン層は厚さが略均一であって表面が略一平面を形成しており、安定した素子特性のトランジスタを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の構造を示した断面図。
【図２】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図３】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図４】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図５】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図６】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図７】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図８】本発明に係る半導体装置の製造方法の一製造工程における構造を示した断面図。
【図９】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの構造を示した断面図。
【図１０】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１１】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１２】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１３】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１４】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１５】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【図１６】従来のＳＯＩ基板構造横形バイポーラ・トランジスタの製造方法の一製造工程における構造を示した断面図。
【符号の説明】
１    シリコン基板
２    埋込酸化膜
３    単結晶シリコン層
４    酸化膜
５    ｎ型コレクタ層
６    ポリシリコン層
７    酸化膜
８    酸化膜
９    真性ベース領域
１０    ポリシリコン側壁
１１    エミッタ拡散層
１２    酸化膜
１３    ｐ型単結晶シリコン層
１４    ｐ型不純物層
１５    コレクタ拡散層
１６    層間絶縁膜
１７    コンタクトホール
１８    金属配線
１９    レジスト
２０    レジスト
２１    レジスト
３１    シリコン基板
３２    埋め込み酸化膜
３３    単結晶シリコン層
３４    酸化膜
３５    ｎ型コレクタ層
３６    ｐ型ポリシリコン層
３７    窒化膜
３８    酸化膜
３９    酸化膜
４０    真性ベース領域
４１    ｐ型不純物領域
４２    ポリシリコン側壁
４３    エミッタ拡散層
４４    コレクタ拡散層
４５    層間絶縁膜
４６    コンタクトホール
４７    金属配線
【図１】
0003562987.tif 000002
【図２】
0003562987.tif 000003
【図３】
0003562987.tif 000004
【図４】
0003562987.tif 000005
【図５】
0003562987.tif 000006
【図６】
0003562987.tif 000007
【図７】
0003562987.tif 000008
【図８】
0003562987.tif 000009
【図９】
0003562987.tif 000010
【図１０】
0003562987.tif 000011
【図１１】
0003562987.tif 000012
【図１２】
0003562987.tif 000013
【図１３】
0003562987.tif 000014
【図１４】
0003562987.tif 000015
【図１５】
0003562987.tif 000016
【図１６】
0003562987.tif 000017