(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列される画素電極を有するアクティブマトリクス基板及び、このアクティブマトリクス基板に対向され対向電極を有する対向基板並びに、前記アクティブマトリクス基板及び前記対向基板の間に封入される液晶組成物とを具備するアクティブマトリクス型液晶表示装置において、
前記アクティブマトリクス基板が、
透明な絶縁基板上に形成され、ゲート絶縁膜を介しゲート電極上方に設けられる活性領域並びに、この活性領域を挾みソース電極更にはドレイン電極を備え、マトリクス状に配列される複数の薄膜トランジスタと、
前記絶縁基板上にて形成され、前記ゲート電極に走査信号を供給する細線状の複数の走査線と、
前記ドレイン電極に映像信号を供給する複数の信号線と、
前記絶縁基板上にて、１０μｍ以下の細線状の間隙を保持して前段の走査線に接続される蓄積容量線と、
前記ソース電極に接続してなり、一側が、前記細線状の間隙内に位置するマトリクス状の画素電極とを具備する事を特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
前記走査線の幅が１０μｍ以下である事を特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
【請求項３】
一画面を複数のブロックに分割して、ブロック毎に露光、エッチングを行い製造されたことを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、マトリクス状に配列された薄膜トランジスタ（以下ＴＦＴと略称する。）を駆動素子として備えたアクティブマトリクス基板及び対向基板との間に、液晶組成物を保持して成るアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
近年、高密度且つ大容量でありながら高機能更には高精細を得る液晶表示装置の実用化が図られている。
【０００３】
これ等液晶表示装置のうち、隣接する画素間のクロストークが無く、高コントラスト表示を得られると共に、透過型表示が可能であり且つ、大面積化も容易である等の理由から、従来よりＴＦＴを制御素子として備えたアクティブマトリクス型の液晶表示装置が多用されている。
【０００４】
そして、液晶表示装置に用いるアクティブマトリクス基板のうち、蓄積容量線を、走査線及びゲート電極と同じ材質を用い、同じ形成工程にて一緒にパターン形成が成されるものにあっては、従来、図４に示す第１の従来例の様な構造とされていた。
【０００５】
即ち、アクティブマトリクス基板１の絶縁基板上には、走査線２及び信号線３の交差部に設けられるＴＦＴ４のソース電極４ａに接続される画素電極６がマトリクス状にパターン形成され、更に画素電極６の下方には走査線２と同一工程にてパターン形成される遮光部材からなる蓄積容量線７がパターン形成されており、ゲート絶縁膜を介し、画素電極６との間で補助容量を形成している。
【０００６】
しかしながらこの様なアクティブマトリクス基板１にあっては、蓄積容量線７が画素電極６のほぼ中央を横切る様に形成されており、この蓄積容量線７により画素電極６中の遮光面積が増大される事から、開口率が低減されてしまっていた。従ってこの様なアクティブマトリクス基板を液晶表示装置に用いた場合、表示された画面輝度が低下されてしまい、所要の輝度を得ようとすると、バックライトの光量を上げなければ成らず、その為の消費電力が増大され、装置の省エネルギー化が妨げられるという問題を生じていた。
【０００７】
このため、走査線と独立した蓄積容量線を設けるのでは無く、図５に示す第２の従来例の様に、走査線８の一部を蓄積容量線として作用させ、ゲート絶縁膜を介し、走査線８及び画素電極９との重なり部分１０で補助容量を形成するアクテイブマトリクス基板１１の開発も成されている。
【０００８】
【発明が解決しようとする課題】
従来、ＴＦＴを駆動素子とするアクティブマトリクス基板を用いた透過型の液晶表示装置にあっては、走査線から独立した、画素電極のほぼ中央を横切る位置に蓄積容量線を設け、画素電極との重なり部分で補助容量を形成したり或いは、走査線の一部を蓄積容量線とし、画素電極と走査線との重なり部分で補助容量を形成していた。
【０００９】
このため前者にあっては、画素電極中の光透過面積が低減され、ひいては液晶表示装置の開口率が低減され、必要な画面輝度を得られず、バックライトの光量を上昇しなければならず、省エネルギー化が妨げられるという問題を生じていた。
【００１０】
一方、後者にあっては、走査線の一部が蓄積容量線を兼用する事から、画素電極を横切る蓄積容量線を無くす事が出来、アクティブマトリクス基板の開口率向上を図れるものの、補助容量が、画素電極端部にて走査線との重なり部分で形成される事から、製造時に走査線と画素電極のパターンの重ね合わせにずれを生じると、画素電極と走査線との重なり面積が変動する事から、蓄積容量の大きさが大きく変化してしまっていた。
【００１１】
即ち例えば、図６に示す様に走査線８に対して画素電極９が矢印ｓ方向にずれを生じると、走査線８及び画素電極９の重なり部分１０が図５に比し縮小され、これに比例して蓄積容量も図５に示す場合に比し小さくなってしまい、ショットムラや焼き付き等の表示不良を生じ表示品位を低下するという問題を生じていた。
【００１２】
更に大面積液晶表示装置において、一画面を複数のブロックに分割して、ブロック毎に露光、エッチングを行い蓄積容量線或いは画素電極等をパターン形成する様な場合には、ブロック毎の走査線及び画素電極のパターンのずれによりブロック毎に蓄積容量の値がばらつき、ブロック毎に焼き付きやショットむらによる表示不良を生じ、ショットブロックが視認され表示品位が低下されるという問題も生じていた。
【００１３】
そこで本発明は上記課題を除去するもので、ＴＦＴを駆動素子とするアクティブマトリクス基板において、開口率の低下を招くこと無く、補助容量の安定を図り、画面輝度を向上する事により、従来バックライトに要していたエネルギーの省力化を図ると共に、表示不良を防止し、表示品位の高いアクテイブマトリクス型液晶表示装置を提供する事を目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決する為の請求項１に記載の発明は、マトリクス状に配列される画素電極を有するアクティブマトリクス基板及び、このアクティブマトリクス基板に対向され対向電極を有する対向基板並びに、前記アクティブマトリクス基板及び前記対向基板の間に封入される液晶組成物とを具備するアクティブマトリクス型液晶表示装置において、前記アクティブマトリクス基板が、透明な絶縁基板上に形成され、ゲート絶縁膜を介しゲート電極上方に設けられる活性領域並びに、この活性領域を挾みソース電極更にはドレイン電極を備え、マトリクス状に配列される複数の薄膜トランジスタと、前記絶縁基板上にて形成され、前記ゲート電極に走査信号を供給する細線状の複数の走査線と、前記ドレイン電極に映像信号を供給する複数の信号線と、前記絶縁基板上にて、１０μｍ以下の細線状の間隙を保持して前段の走査線に接続される蓄積容量線と、前記ソース電極に接続してなり、一側が、前記細線状の間隙内に位置するマトリクス状の画素電極とを設けるものである。
【００１５】
又請求項２に記載の発明は、請求項１に記載のアクティブマトリクス型液晶表示装置において、走査線の幅を１０μｍ以下とするものである。
【００１６】
又請求項３に記載の発明は、請求項１に記載のアクティブマトリクス型液晶表示装置を、一画面を複数のブロックに分割して、ブロック毎に露光、エッチングを行い製造するものである。
【００１８】
【作用】
本発明によれば、走査線を細線状に加工すると共に、蓄積容量線を細線状の間隙を有するよう前段の走査線に近接する一方、前段の走査線及び蓄積容量線を一部で接続する事により、画素電極の面積の拡大を図り、アクティブマトリクス基板の開口率ひいては画面輝度を向上し、バックライトに要する電力の節約を図ると共に、細線化したために走査線に断線を生じた場合であっても、電気的には、蓄積容量線側にバイパスされ導通されるので、信号伝達機能が損なわれる事が無い。
【００１９】
又本発明によれば、画素電極をその一側が走査線及び蓄積容量線との細線状の間隙に位置する様に形成する事により、走査線及び蓄積容量線のパターンと画素電極のパターンの重ね合わせがずれたとしても、細線状の間隙にてそのずれを補償出来るので、蓄積容量は常に必要な一定値を得られ、焼き付きやショットむらによる表示不良の発生を防止し、表示品位の向上を図るものである。
【００２０】
【実施例】
以下、本発明の一実施例を図１及び図２を参照して説明する。２０は、アクティブマトリクス型の液晶表示装置であり、駆動素子としてＴＦＴ２１を用いるアクティブマトリクス基板２２及び対向基板２３の間に、ポリイミドからなる配向膜２４、２６を介して、液晶組成物であるネマチック型液晶２７が保持されると共に偏光板５３、５４を有している。
【００２１】
ここでアクティブマトリクス基板２２は、透明なガラスからなる絶縁基板２８上に、タリウム（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属材料、あるいはその合金からなる単層膜や積層膜からなり、走査信号を供給すると共に一部がゲート電極３１として突設され、最小加工限度寸法程度の、幅５μｍのＮ段目の走査線３０及び、この走査線３０と幅５μｍの細線状の間隙１２を隔てると共に、接続部１３ａにて走査線３０と接続される（Ｎ＋１）段目の蓄積容量線１３がパターン形成されている。
【００２２】
そしてこれ等の上には、酸化シリコン（ＳｉＯｘ）からなるゲート絶縁膜３２が被覆され、このゲート絶縁膜３２を介したゲート電極３１上方には、ｉ型の水素化アモルファスシリコン（以下ｉ型ａ−Ｓｉ：Ｈと称する。）からなる半導体層３４及び、窒化シリコン（ＳｉＮｘ）からなる保護絶縁膜３５並びに、良好なオーミックコンタクトを得るためのｎ型アモルファスシリコン（以下ｎ型ａ−Ｓｉと称する。）からなるオーミック膜４０がパターン形成され、チャネル領域（Ａ）を挾み、ソース領域（Ｂ）、ドレイン領域（Ｃ）を有するＴＦＴ２１を形成している。
【００２３】
更にゲート絶縁膜３２上にはインジウム錫酸化物（以下ＩＴＯと称する。）からなる画素電極４３がパターン形成されるが、この画素電極４３の蓄積容量線１３側端部４３ａは、蓄積容量線１３及び走査線３０の間隙１２のほぼ中央に位置する様、蓄積容量線１３の端部１３ｂより約２μｍ大きくなるようパターン形成されている。そして蓄積容量線１３及び画素電極４３との重なり部分により蓄積容量を形成している。
【００２４】
更に、タリウム（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属材料、あるいはその合金からなる単層膜や積層膜からなり、画素電極４３に接続されるソース電極３７及び、信号線３８並びに、信号線３８から枝別れして成るドレイン電極３９がパターン形成されている。
【００２５】
そしてこれ等の上面には、窒化シリコン（ＳｉＮｘ）からなる絶縁性保護膜４１が被覆されている。
【００２６】
一方対向基板２３は、透明なガラスからなる絶縁基板４６上に遮光性材料であるクロム（Ｃｒ）からなり、各領域に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の着色層を有するブラックマトリクス４７及び、ＩＴＯからなる対向電極４８を有している。
【００２７】
次に液晶表示装置２０の製造方法について述べる。先ずアクティブマトリクス基板２２は、絶縁基板２８上にスパッタ法によりタリウム（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属材料、あるいはその合金からなる単層膜や積層膜を成膜し、フォトレジスト（図示せず）をマスクとしてエッチング加工するフォトリソグラフィ技術を用い、走査線３０及びゲート電極３１並びに蓄積容量線１３をパターン形成する。
【００２８】
次にプラズマＣＶＤ法によりゲート絶縁膜３２、（ｉ型ａ−Ｓｉ：Ｈ）膜、窒化シリコン（ＳｉＮｘ）膜を積層形成した上に、ネガ型レジストを塗布し、ゲート電極３１をマスクにして絶縁基板２８背面から露光し、ネガ型レジストを露光部分を残してパターン形成する。そしてこのネガ型レジストをマスクにして、窒化シリコン（ＳｉＮｘ）膜をゲート電極３１に対して自己整合的に形状加工し、保護絶縁膜３５を形成する。これにより保護絶縁膜３５は、裏面露光時の光の回析によりゲート電極３１より０〜３μｍ小さく形成される事となる。
【００２９】
続いてプラズマＣＶＤ法を用いて（ｉ型ａ−Ｓｉ：Ｈ）膜上に、（ｎ型ａ−Ｓｉ）膜を形成し、フォトリソグラフィ技術により、（ｉ型ａ−Ｓｉ：Ｈ）膜及び（ｎ型ａ−Ｓｉ）膜をフォトエッチングし半導体層３４及びオーミック層４０をパターン形成する。
【００３０】
次にスパッタ法によりＩＴＯ膜を成膜た上に、レジストを塗布し、フォトリソグラフィ技術によりレジストをパターン形成し、このレジストをマスクにＩＴＯ膜をフォトエッチングして画素電極４３をパターン形成する。
【００３１】
更にスパッタ法によりタリウム（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）等の金属材料、あるいはその合金からなる単層膜や積層膜を成膜し、フォトリソグラフィ技術によりソース電極３７、信号線３８及びドレイン電極３９をパターン形成した後、窒化シリコン（ＳｉＮｘ）からなる絶縁性保護膜４１を成膜し、フォトリソグラフィ技術により所定の形状にパターニングをし、アクティブマトリクス基板２２を形成する。
【００３２】
次に対向基板２３にあっては、絶縁基板４６上にスパッタ法によりクロム（Ｃｒ）を成膜し、フォトリソグラフィ技術により所定の形状にエッチングし、ブラックマトリクス４７を格子状に形成する。そしてブラックマトリクス４７に顔料を分散させた層を塗布後、パターン露光、現像を繰り返し、ブラックマトリクス４７上に赤、緑、青の３色のストライプ領域を形成した後、スパッタ法によりＩＴＯからなる対向電極４８を全面に形成して対向基板２３を形成する。
【００３３】
続いて、アクティブマトリクス基板２２及び対向基板２３の画素電極４３側及び対向電極４８側全面に低温キュア型のポリイミドからなる配向膜２４、２６を印刷塗布し、両基板２２、２３の対向時に、配向軸が９０°と成るようにラビング処理をした後、両基板２２、２３を対向して組み立て、セル化し、その間隙にネマチック型液晶２７を注入し封止する。そして両基板２２、２３の絶縁基板２８、４６側に偏光板５３、５４を取着して液晶表示装置２０とする。
【００３４】
この様に構成すれば、走査線３０幅を最小加工寸法にパターン形成すると共に、走査線３０及び蓄積容量線１３の間隙１２が最小加工寸法となるよう、蓄積容量線１３を走査線３０に近接パターン形成する事により、画素電極４３の光透過部分の面積を拡大出来るので、アクティブマトリクス基板２２の開口率を向上出来、ひいては液晶表示装置２０の画面輝度を向上出来る。従って、バックライトの光量を低減出来、装置の省エネルギー化を促進出来る。
【００３５】
しかも走査線３０幅を最小加工寸法にする事により、断線を生じたとしても、接続部１３ａにて蓄積容量線１３に接続され、電気的に導通される事から、走査信号の供給機能が損なわれる事がなく、製造時、走査線３０断線により歩留まりが低減される事もない。
【００３６】
更に製造時、蓄積容量線１３上に重ねられる画素電極４３のパターンがずれたとしても、実際には、蓄積容量線１３及び走査線３０の間隙１２への画素電極４３の突出量が変動されるものの、蓄積容量線１３と画素電極４３との重なり部分の面積が同じである事から、蓄積容量の値が変化される事無く、ショットむらや焼き付きによる表示欠陥を防止出来、高品位の表示画像を得られる。
【００３７】
尚本発明は上記実施例に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えばゲート電極や、走査線或いは信号線の材質或いはゲート絶縁膜や絶縁性保護膜の材料等任意である。
【００３８】
又走査線の幅や走査線及び蓄積容量線の間隙の幅等も任意であるが、開口率を向上する為には、細く加工される事が望ましく、より好ましくは、１０μｍ以下とされる。
【００３９】
但し、走査線及び蓄積容量線の間隙の幅は、更に蓄積容量線及び走査線のパターンと画素電極パターンとの重ね合わせ精度をも考慮する必要があり、例えば、両パターンの重ね合わせ精度がａμｍとすると、間隙の幅を、少なくとも２ａ（μｍ）保持する様に設定すれば、パターン形成時のずれを確実に補償出来、蓄積容量のばらつきをより確実に防止出来る。
【００４０】
更に蓄積容量線も、走査線と細線状の間隙を保持するよう近接されていればその形状は任意であり、例えば図３に示す他の変形例の様に、走査線５７に間隙５８を保持して近接される蓄積容量線６０を、線状ではなく、π型にパターン形成し、接続部６０ａにて走査線５７と接続する様にしても良い。
【００４１】
この様に形成すれば、蓄積容量線６０を遮光体の一部を兼用出来ると共に、画素電極６１の斜線で示す領域（Ｄ）にも光が透過されることから、アクテイブマトリクス基板６２の開口率をより向上することが出来る。
【００４２】
又アクティブマトリクス基板の製造方法も任意であり、例えば大面積液晶表示装置用等にあっては、一画面を複数のブロックに分割して、ブロック毎に露光、エッチングを行い蓄積容量線或いは画素電極等をパターン形成しても良い。この様な製造方法においても、従来のようにブロック毎に蓄積容量の値がばらつく事が無いので、中間調表示を行ってもブロック毎の焼き付きやショットむらによるショットブロックが視認される事もなく、表示品位の向上を図れる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、走査線及び、走査線と蓄積容量線との間隙を細線状にパターン形成する事により、画素電極の光透過部分の面積を拡大出来、アクティブマトリクス基板の開口率ひいては液晶表示装置の画面輝度を向上出来る事から、バックライトの光量低減による省エネルギー化促進が可能となる。
【００４４】
しかも走査線を細線化したために断線を生じたとしても、一部が蓄積容量線に接続され走査信号は蓄積容量線にバイパスされるのでその信号伝達機能が損なわれる事がなく、走査線断線により歩留まりが低減される事もない。
【００４５】
更に製造時、蓄積容量線のパターンとその上に重ねられる画素電極のパターンがずれたとしても、間隙にてそのずれが補償され、蓄積容量線と画素電極との重なり部分の面積が常に一定に保持される事から、ショットむらや焼き付き更にはショットブロックの視認等による表示不良を防止出来、高品位の表示画像を得られる。
【図面の簡単な説明】
【図１】本発明の一実施例のアクティブマトリクス基板を上面から見た一部概略説明図である。
【図２】本発明の一実施例の液晶表示装置を示し、図１のＡ−Ｂ線及びＢ−Ｃ線に相当する位置における概略断面図である。
【図３】本発明の他の変型例のアクティブマトリクス基板を上面から見た一部概略説明図である。
【図４】第１の従来例のアクティブマトリクス基板を上面から見た一部概略説明図である。
【図５】第２の従来例のアクティブマトリクス基板を上面から見た一部概略説明図である。
【図６】第２の従来例のアクティブマトリクス基板の蓄積容量電極のパターンと画素電極のパターン形成がずれた場合を上面から見た一部概略説明図である。
【符号の説明】
１２…間隙
１３…蓄積容量線
２０…液晶表示装置
２１…ＴＦＴ
２２…アクティブマトリクス基板
３０…走査線
４３…画素電極
【図１】
0003593391.tif 000002
【図２】
0003593391.tif 000003
【図３】
0003593391.tif 000004
【図４】
0003593391.tif 000005
【図５】
0003593391.tif 000006
【図６】
0003593391.tif 000007