(57)【特許請求の範囲】
【請求項１】
固体撮像センサの画像検出領域の少なくとも２つの区分領域即ち第１の区分領域及び第２の区分領域からの画素信号を処理する画素信号処理装置であって、
前記第１及び第２の区分領域から画素信号を一ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、各ラインに含まれる画素信号のうちの先頭側の画素信号が前記第１及び第２の区分領域の境界から最も遠くに離れ、かつ各ラインに含まれる画素信号のうち最後続の画素信号が前記境界に最も近接するようになっており、
更に、前記第１の区分領域からの各ラインの画素信号のレベルと前記第２の区分領域からの対応ラインの画素信号のレベルとのレベル差を前記境界に向かって次第に減少させて双方のラインの最後続側の画素信号のレベルを互いに実質的に一致させるように該レベル差を相関的に調整する信号レベル調整手段を具備して成る画素信号処理装置。
【請求項２】
請求項１に記載の画素信号処理装置において、前記信号レベル調整手段が
前記第１の区分領域からの画素信号のレベルを変更する第１の信号レベル変更手段と、
前記第２の区分領域からの画素信号のレベルを変更する第２の信号レベル変更手段と、
前記第１の信号レベル変更手段から出力された画素信号のレベルを検出する第１の信号レベル検出手段と、
前記第２の信号レベル変更手段から出力された画素信号のレベルを検出する第２の信号レベル検出手段と、
前記第１の信号レベル検出手段で検出された信号レベルと前記第２の信号レベル検出手段で検出された信号レベルとのレベル差を演算する信号レベル差演算手段と、
前記信号レベル差演算手段で得られたレベル差に対して、最小値から最大値まで変動するウエイト値を乗算するウエイト値乗算手段とを包含し、
前記第１の信号レベル変更手段による画素信号レベル変更と前記第２の信号レベル変更手段による画素信号レベル変更とが前記ウエイト値乗算手段によって得られた重み付けレベル差に基づいて相関的に行われ、これにより前記第１の区分領域からの各ラインの画素信号のレベルと前記第２の区分領域からの対応ラインの画素信号のレベルとのレベル差が前記境界に向かって次第に減少させられることを特徴とする画素信号処理装置。
【請求項３】
請求項２に記載の画素信号処理装置において、前記第１及び第２の信号レベル変更手段のそれぞれが第１の電圧制御アンプ及び第２の電圧制御アンプから成り、前記第１及び第２の電圧制御アンプのそれぞれの増幅率がそこに入力される制御電圧によって制御され、該制御電圧が前記重み付けレベル差に基づいて設定されることを特徴とする画素信号処理装置。
【請求項４】
請求項３に記載の画素信号処理装置において、前記第１の信号レベル検出手段が前記第１の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ１ｓｔ  ）を出力し、前記第２の信号レベル検出手段が前記第２の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ２ｎｄ  ）を出力し、前記信号レベル差演算手段が前記レベル差として前記第１のレベル検出手段から出力される電圧信号（Ｖ１ｓｔ  ）と前記第２のレベル検出手段から出力される電圧信号（Ｖ２ｎｄ  ）との差電圧（Ｖ１ｓｔ  −Ｖ２ｎｄ  ）を出力し、前記第１及び第２の電圧制御アンプのそれぞれの制御電圧（ＶＣ１ｓｔ  及びＶＣ２ｎｄ  ）が以下の式によって決定されることを特徴とする画素信号処理装置。
ＶＣ１ｓｔ  ＝（１−ＷＦ）Ｖ１ｓｔ  ＋ＷＦ＊Ｖ２ｎｄ  
ＶＣ２ｎｄ  ＝（１−ＷＦ）Ｖ２ｎｄ  ＋ＷＦ＊Ｖ１ｓｔ  
ここで、ＷＦは前記ウエイト値を示す（０≦ＷＦ≦１）。
【請求項５】
請求項１から４までのいずれか１項に記載の画素信号処理装置において、前記固体撮像センサが少なくとも２つの小規模サイズの固体撮像素子を組み合わせることにより構成され、その２つの小規模サイズの固体撮像素子の画像検出領域がそれぞれ前記第１及び第２の区分領域に対応することを特徴とする画素信号処理装置。
【請求項６】
固体撮像センサの画像検出領域の垂直方向に区分された２つの区分領域即ち第１の区分領域及び第２の区分領域のそれぞれに多数の画素信号をマトリックス配列状に発生させて該第１及び第２の区分領域からの画素信号を処理する画素信号処理装置であって、
前記第１及び第２の区分領域のそれぞれで水平ラインの画素信号を垂直方向に順次転送し、次いで画素信号の先頭側水平ラインの画素信号を水平方向に順次転送することにより、画素信号を一水平ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、各水平ラインに含まれる画素信号のうちの先頭側の画素信号が前記第１及び第２の区分領域の垂直方向の境界から最も遠くに離れ、かつ各水平ラインに含まれる画素信号のうち最後続の画素信号が前記垂直方向の境界に最も近接するようになっており、
更に、前記第１の区分領域からの各水平ラインの画素信号のレベルと前記第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差を前記垂直方向の境界に向かって次第に減少させて双方の水平ラインの最後続の画素信号のレベルを互いに実質的に一致させるように該レベル差を相関的に調整する信号レベル調整手段を具備して成る画素信号処理装置。
【請求項７】
請求項６に記載の画素信号処理装置において、前記信号レベル調整手段が
前記第１の区分領域からの画素信号のレベルを変更する第１の信号レベル変更手段と、
前記第２の区分領域からの画素信号のレベルを変更する第２の信号レベル変更手段と、
前記第１の信号レベル変更手段から出力された画素信号のレベルを検出する第１の信号レベル検出手段と、
前記第２の信号レベル変更手段から出力された画素信号のレベルを検出する第２の信号レベル検出手段と、
前記第１の信号レベル検出手段で検出された信号レベルと前記第２の信号レベル検出手段で検出された信号レベルとのレベル差を演算する信号レベル差演算手段と、
前記信号レベル差演算手段で得られたレベル差に対して、最小値から最大値まで変動するウエイト値を乗算するウエイト値乗算手段とを包含し、
前記第１の信号レベル変更手段による画素信号レベル変更と前記第２の信号レベル変更手段による画素信号レベル変更とが前記ウエイト値乗算手段によって得られた重み付けレベル差に基づいて相関的に行われ、これにより前記第１の区分領域からの各水平ラインの画素信号のレベルと前記第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差が前記垂直方向の境界に向かって次第に減少させられることを特徴とする画素信号処理装置。
【請求項８】
請求項７に記載の画素信号処理装置において、前記第１及び第２の信号レベル変更手段のそれぞれが第１の電圧制御アンプ及び第２の電圧制御アンプから成り、前記第１及び第２の電圧制御アンプのそれぞれの増幅率がそこに入力される制御電圧によって制御され、該制御電圧が前記重み付けレベル差に基づいて設定されることを特徴とする画素信号処理装置。
【請求項９】
請求項８に記載の画素信号処理装置において、前記第１の信号レベル検出手段が前記第１の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ１ｓｔ  ）を出力し、前記第２の信号レベル検出手段が前記第２の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ２ｎｄ  ）を出力し、前記信号レベル差演算手段が前記レベル差として前記第１のレベル検出手段から出力される電圧信号（Ｖ１ｓｔ  ）と前記第２のレベル検出手段から出力される電圧信号（Ｖ２ｎｄ  ）との差電圧（Ｖ１ｓｔ  −Ｖ２ｎｄ  ）を出力し、前記第１及び第２の電圧制御アンプのそれぞれの制御電圧（ＶＣ１ｓｔ  及びＶＣ２ｎｄ  ）が以下の式によって決定されることを特徴とする画素信号処理装置。
ＶＣ１ｓｔ  ＝（１−ＷＦ）Ｖ１ｓｔ  ＋ＷＦ＊Ｖ２ｎｄ  
ＶＣ２ｎｄ  ＝（１−ＷＦ）Ｖ２ｎｄ  ＋ＷＦ＊Ｖ１ｓｔ  
ここで、ＷＦは前記ウエイト値を示す（０≦ＷＦ≦１）。
【請求項１０】
請求項６から９までのいずれか１項に記載の画素信号処理装置において、前記固体撮像センサが少なくとも２つの小規模サイズの固体撮像素子を組み合わせることにより構成され、その２つの小規模サイズの固体撮像素子の画像検出領域がそれぞれ前記第１及び第２の区分領域に対応することを特徴とする画素信号処理装置。
【請求項１１】
固体撮像センサの画像検出領域の水平方向に区分された２つの区分領域即ち第１の区分領域及び第２の区分領域のそれぞれに多数の画素信号をマトリックス配列状に発生させて該第１及び第２の区分領域からの画素信号を処理する画素信号処理装置であって、
前記第１及び第２の区分領域のそれぞれで水平ラインの画素信号を垂直方向に順次転送し、次いで画素信号の先頭側水平ラインの画素信号を水平方向に順次転送することにより、画素信号を一水平ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、前記水平ラインが垂直方向に転送される際の先頭側水平ラインに含まれる画素信号が前記第１及び第２の区分領域の水平方向の境界から最も遠くに離れ、かつ前記水平ラインが垂直方向に転送される際の最後続側水平ラインに含まれる画素信号が前記水平方向の境界に最も近接するようになっており、
更に、前記第１の区分領域からの各水平ラインの画素信号のレベルと前記第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差を前記水平方向の境界に向かって次第に減少させて双方の最後続側水平ラインの画素信号のレベルを実質的に一致させるように該レベル差を相関的に調整する信号レベル調整手段を具備して成る画素信号処理装置。
【請求項１２】
請求項１１に記載の画素信号処理装置において、前記信号レベル調整手段が
前記第１の区分領域からの画素信号のレベルを変更する第１の信号レベル変更手段と、
前記第２の区分領域からの画素信号のレベルを変更する第２の信号レベル変更手段と、
前記第１の信号レベル変更手段から出力された画素信号のレベルを検出する第１の信号レベル検出手段と、
前記第２の信号レベル変更手段から出力された画素信号のレベルを検出する第２の信号レベル検出手段と、
前記第１の信号レベル検出手段で検出された信号レベルと前記第２の信号レベル検出手段で検出された信号レベルとのレベル差を演算する信号レベル差演算手段と、
前記信号レベル差演算手段で得られたレベル差に対して、最小値から最大値まで変動するウエイト値を乗算するウエイト値乗算手段とを包含し、
前記第１の信号レベル変更手段による画素信号レベル変更と前記第２の信号レベル変更手段による画素信号レベル変更とが前記ウエイト値乗算手段によって得られた重み付けレベル差に基づいて相関的に行われ、これにより前記第１の区分領域からの各水平ラインの画素信号のレベルと前記第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差が前記水平方向の境界に向かって次第に減少させられることを特徴とする画素信号処理装置。
【請求項１３】
請求項１２に記載の画素信号処理装置において、前記第１及び第２の信号レベル変更手段のそれぞれが第１の電圧制御アンプ及び第２の電圧制御アンプから成り、前記第１及び第２の電圧制御アンプのそれぞれの増幅率がそこに入力される制御電圧によって制御され、該制御電圧が前記重み付けレベル差に基づいて設定されることを特徴とする画素信号処理装置。
【請求項１４】
請求項１３に記載の画素信号処理装置において、前記第１の信号レベル検出手段が前記第１の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ１ｓｔ  ）を出力し、前記第２の信号レベル検出手段が前記第２の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ２ｎｄ  ）を出力し、前記信号レベル差演算手段が前記レベル差として前記第１のレベル検出手段から出力される電圧信号（Ｖ１ｓｔ  ）と前記第２のレベル検出手段から出力される電圧信号（Ｖ２ｎｄ  ）との差電圧（Ｖ１ｓｔ  −Ｖ２ｎｄ  ）を出力し、前記第１及び第２の電圧制御アンプのそれぞれの制御電圧（ＶＣ１ｓｔ  及びＶＣ２ｎｄ  ）が以下の式によって決定されることを特徴とする画素信号処理装置。
ＶＣ１ｓｔ  ＝（１−ＷＦ）Ｖ１ｓｔ  ＋ＷＦ＊Ｖ２ｎｄ  
ＶＣ２ｎｄ  ＝（１−ＷＦ）Ｖ２ｎｄ  ＋ＷＦ＊Ｖ１ｓｔ  
ここで、ＷＦは前記ウエイト値を示す（０≦ＷＦ≦１）。
【請求項１５】
請求項１１から１４までのいずれか１項に記載の画素信号処理装置において、前記固体撮像センサが少なくとも２つの小規模サイズの固体撮像素子を組み合わせることにより構成され、その２つの小規模サイズの固体撮像素子の画像検出領域がそれぞれ前記第１及び第２の区分領域に対応することを特徴とする画素信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、固体撮像センサを持つ電子ビデオカメラで用いられる画素信号処理装置に関し、一層詳しくは固体撮像センサの画像検出領域の区分領域から同時に読み出された画素信号を処理する画素信号処理装置に関する。
【０００２】
【従来の技術】
電子ビデオカメラでは、光学的被写体像を一フレーム分の画素信号に光電変換するために、固体撮像センサ、例えばＣＣＤ（ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）  撮像センサが使用される。一フレーム分の画素信号はＣＣＤ撮像センサから読み出されて適宜画像処理された後にビデオ信号とされ、このビデオ信号に基づいて光学的被写体像が再現される。
【０００３】
近年、光学的被写体像を高解像度で再現することが求められており、再現画像の解像度は一フレームに含まれる画素信号の数に依存し、一フレーム分の画素信号の数はＣＣＤ撮像センサのＣＣＤ素子の数に対応する。周知のように、ＣＣＤ素子はＣＣＤ撮像センサの画像検出領域即ち受光領域にマトリックス状に配列され、再現画像を高解像度で得るためには、ＣＣＤ素子の数を増大させることが必要である。ＣＣＤ素子の増大はそのマトリックス状配列のために指数関数的となる。
【０００４】
一方、ＣＣＤ素子の増大化にはＣＣＤ撮像センサからの画素信号の読出しに時間が掛かるという問題が伴う。この問題を解決するために、ＣＣＤ撮像センサの画像検出領域を垂直方向及び／又は水平方向に少なくとも２つの区分領域に区分し、それら区分領域から画素信号を同時に読み出し、それら画像信号を一フレーム分の画素信号に再構成することが提案されている。かくして、ＣＣＤ撮像センサの画像検出領域からの画素信号の読出し時間は短縮されることになる。
【０００５】
【発明が解決しようとする課題】
それにも拘らず、ＣＣＤ撮像センサの画像検出領域の区分領域から画素信号を読み出して一フレーム分の画素信号に再構成して光学的被写体像を再現した場合には、互いに隣接する２つの区分領域の境界が再現画像に輝度差として現れるという問題が生じ得る。というのは、互いに隣接する２つの区分領域の一方からの画素信号の平均輝度レベルはその他方の区分領域からの画素信号の平均輝度レベルが異なるからである。
【０００６】
詳述すると、例えば、互いに隣接する２つの区分領域のそれぞれから読み出された画素信号は２つのアンプによって順次増幅され、このとき２つのアンプは当然同じ製品が用いられることになるが、しかし２つのアンプがたとえ同じ製品であったとしても、その増幅特性が全く同じというわけではない。従って、互いに隣接する２つの区分領域のそれぞれから読み出された画素信号の平均輝度レベルが相違し、その結果、互いに隣接する２つの区分領域の境界が再現画像に輝度差として現れることになる。また、区分領域のそれぞれから読み出された画素信号がオートゲインコントローラ（ＡＧＣ）によって処理される際にもそれぞれの区分領域からの画素信号の増幅率が異なることもあり、その場合にも互いに隣接する２つの区分領域の境界が再現画像に輝度差として現出する。
【０００７】
更に、大規模サイズのＣＣＤ撮像センサの製造では、歩留りの向上のために、小規模サイズのＣＣＤ撮像センサを個別に製造した後に、それら小規模サイズのＣＣＤ撮像センサを組み合わせて大規模サイズのＣＣＤ撮像センサとすることが行われ、このとき大規模サイズのＣＣＤ撮像センサの画像検出領域は個々の小規模サイズのＣＣＤ撮像センサの画像検出領域、即ち区分領域から構成されることになる。勿論、このような場合でも、小規模サイズのＣＣＤ撮像センサの画像検出領域、即ち区分領域から画素信号が同時に読み出され、それら読出し画像信号が一フレーム分の画素信号として再構成される。小規模サイズのＣＣＤ撮像センサの製造については同一製造条件で行われるが、しかし個々の小規模サイズのＣＣＤ撮像センサの光電変換特性は互いに異なり得る。従って、このような場合にも、互いに隣接する２つの区分領域の境界が再現画像に輝度差として現れるという問題が伴う。
【０００８】
従って、本発明の目的は、固体撮像センサの画像検出領域の区分領域のそれぞれから同時に読み出された画素信号を処理して、互いに隣接する区分領域の境界を輝度差として再現画像に現出しないようにする画素信号処理装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明の第１の局面による画素信号処理装置は固体撮像センサの画像検出領域の少なくとも２つの区分領域即ち第１の区分領域及び第２の区分領域からの画素信号を処理するためのものであって、第１及び第２の区分領域から画素信号を一ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、各ラインに含まれる画素信号のうちの先頭側の画素信号が第１及び第２の区分領域の境界から最も遠くに離れ、かつ各ラインに含まれる画素信号のうち最後続の画素信号が境界に最も近接するようになっており、更に、第１の区分領域からの各ラインの画素信号のレベルと第２の区分領域からの対応ラインの画素信号のレベルとのレベル差を上述の境界に向かって次第に減少させて双方のラインの最後続側の画素信号のレベルを互いに実質的に一致させるように該レベル差を相関的に調整する信号レベル調整手段を具備して成るものである。
【００１０】
信号レベル調整手段は第１の区分領域からの画素信号のレベルを変更する第１の信号レベル変更手段と、第２の区分領域からの画素信号のレベルを変更する第２の信号レベル変更手段と、第１の信号レベル変更手段から出力された画素信号のレベルを検出する第１の信号レベル検出手段と、第２の信号レベル変更手段から出力された画素信号のレベルを検出する第２の信号レベル検出手段と、第１の信号レベル検出手段で検出された信号レベルと第２の信号レベル検出手段で検出された信号レベルとのレベル差を演算する信号レベル差演算手段と、信号レベル差演算手段で得られたレベル差に対して、最小値から最大値までに変動するウエイト値を乗算するウエイト値乗算手段とを包含し得るものである。この場合、第１の信号レベル変更手段による画素信号レベル変更と第２の信号レベル変更手段による画素信号レベル変更とがウエイト値乗算手段によって得られた重み付けレベル差に基づいて相関的に行われ、これにより第１の区分領域からの各ラインの画素信号のレベルと第２の区分領域からの対応ラインの画素信号のレベルとのレベル差が上述の境界に向かって次第に減少させられる。
【００１１】
好ましくは、第１及び第２の信号レベル変更手段のそれぞれは第１の電圧制御アンプ及び第２の電圧制御アンプから成り、第１及び第２の電圧制御アンプのそれぞれの増幅率はそこに入力される制御電圧によって制御され、該制御電圧は重み付けレベル差に基づいて設定される。更に好ましくは、第１の信号レベル検出手段は第１の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ１ｓｔ  ）を出力し、第２の信号レベル検出手段は第２の区分領域からの画素信号の検出レベルとして電圧信号（Ｖ２ｎｄ  ）を出力し、信号レベル差演算手段は上述したレベル差として第１のレベル検出手段から出力される電圧信号（Ｖ１ｓｔ  ）と第２のレベル検出手段から出力される電圧信号（Ｖ２ｎｄ  ）との差電圧（Ｖ１ｓｔ  −Ｖ２ｎｄ  ）を出力する。このとき第１の電圧制御アンプ及び第２の電圧制御アンプのそれぞれの制御電圧（ＶＣ１ｓｔ  及びＶＣ２ｎｄ  ）については以下の式によって決定することができる。
ＶＣ１ｓｔ  ＝（１−ＷＦ）Ｖ１ｓｔ  ＋ＷＦ＊Ｖ２ｎｄ  
ＶＣ２ｎｄ  ＝（１−ＷＦ）Ｖ２ｎｄ  ＋ＷＦ＊Ｖ１ｓｔ  
ここで、ＷＦはウエイト値を示す（０≦ＷＦ≦１）。
【００１２】
本発明の第２の局面による画素信号処理装置は固体撮像センサの画像検出領域の垂直方向に区分された２つの区分領域即ち第１の区分領域及び第２の区分領域のそれぞれに多数の画素信号をマトリックス配列状に発生させて該第１及び第２の区分領域からの画素信号を処理するためのものであって、第１及び第２の区分領域のそれぞれで水平ラインの画素信号を垂直方向に順次転送し、次いで画素信号の先頭側水平ラインの画素信号を水平方向に順次転送することにより、画素信号を一水平ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、各水平ラインに含まれる画素信号のうちの先頭側の画素信号が第１及び第２の区分領域の垂直方向の境界から最も遠くに離れ、かつ各水平ラインに含まれる画素信号のうち最後続の画素信号が該垂直方向の境界に最も近接するようになっており、更に、第１の区分領域からの各水平ラインの画素信号のレベルと第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差を上述の垂直方向の境界に向かって次第に減少させて双方の水平ラインの最後続の画素信号のレベルを互いに実質的に一致させるゆｅ６うに該レベル差を相関的に調整する信号レベル調整手段を具備して成るものである。
【００１３】
本発明の第３の局面による画素信号処理装置は固体撮像センサの画像検出領域の水平方向に区分された２つの区分領域即ち第１の区分領域及び第２の区分領域のそれぞれに多数の画素信号をマトリックス配列状に発生させて該第１及び第２の区分領域からの画素信号を処理するためのものであって、第１及び第２の区分領域のそれぞれで水平ラインの画素信号を垂直方向に順次転送し、次いで画素信号の先頭側水平ラインの画素信号を水平方向に順次転送することにより、画素信号を一水平ラインずつ同時にかつ対応的に読み出す画素信号読出し手段を具備し、この画素信号読出し手段による画素信号の読出し態様については、水平ラインが垂直方向に転送される際の先頭側水平ラインに含まれる画素信号が第１及び第２の区分領域の水平方向の境界から最も遠くに離れ、かつ水平ラインが垂直方向に転送される際の最後続側水平ラインに含まれる画素信号が該水平方向の境界に最も近接するようになっており、更に、第１の区分領域からの各水平ラインの画素信号のレベルと第２の区分領域からの対応水平ラインの画素信号のレベルとのレベル差を上述の水平方向の境界に向かって次第に減少させて双方の最後続側水平ラインの画素信堺８６のレベルを実質的に一致させるように該レベル差を相関的に調整する信号レベル調整手段を具備して成るものである。
【００１４】
本発明の第２及び第３の局面においても、信号レベル調整手段については本発明の第１の局面の場合と同様な態様で構成し得る。また、本発明のいずれの局面においも、固体撮像センサについては、少なくとも２つの小規模サイズの固体撮像素子を組み合わせることにより構成することが可能であり、この場合２つの小規模サイズの固体撮像素子の画像検出領域はそれぞれ第１及び第２の区分領域に対応することになる。
【００１５】
【発明の実施の形態】
次に、添付図面を参照して、本発明による画素信号処理装置の一実施形態について以下に説明する。
【００１６】
先ず、図１を参照すると、本発明を実施化した電子ビデオカメラのブロック図が示され、この電子ビデオカメラは撮影光学系１０２と、この撮像光学系１０２に組み合わされた固体撮像センサ即ちＣＣＤ撮像センサ１０４とを具備する。撮影光学系１０２によって撮られた光学的被写体像はＣＣＤ撮像センサ１０４の画像検出領域即ち受光領域に結像され、ＣＣＤ撮像センサ１０４はその光学的被写体像を一フレーム分の画素信号に光電変換する。なお、本実施形態では、ＣＣＤ撮像センサ１０４の画像検出領域は垂直方向及び水平方向に４つの区分領域に区分される。
【００１７】
ＣＣＤ撮像センサ１０４の４つの区分領域からは画素信号がＣＣＤドライバ１０６によって同時に順次読み出され、次いで画素信号処理回路１０８に対して出力される。なお、画素信号処理回路１０８は本発明に従って構成されるものであり、その機能の詳細については後述する。画素信号処理回路１０８で処理された画素信号はデジタル画素信号処理回路１１０に対して出力され、そこで画素信号は先ずデジタル画素信号に変換された後に、ＣＣＤ撮像センサ１０４の４つの区分領域のそれぞれから由来するデジタル画素信号は一フレーム分の画素信号として再構成される。次いで、デジタル画素信号は種々の画像処理、例えばシェーディング補正処理、ガンマ補正処理等を受けた後に一時的にフレームメモリに順次格納される。
【００１８】
デジタル画素信号処理装置１１０のフレームメモリからは一水平ライン分の画素信号が順次読み出されてエンコーダ１１２に対して出力される。エンコーダ１１２はデジタル画素信号処理装置１１０から順次出力される一水平ライン分の画素信号に水平同期信号及び垂直同期信号等を付加して、例えば液晶タイプのＴＶモニタ装置１１４にビデオ信号として出力し、そこで光学的被写体像が該ビデオ信号に基づいて再現される。
【００１９】
図１に示すように、電子ビデオカメラにはシステムコントローラ１１６が設けられ、このシステムコントローラ１１６はその全体的な制御を行うべくマイクロコンピュータから構成され得る。例えば、システムコントローラ１１６はＣＣＤ撮像センサ１０４からの画素信号の読出しをＣＣＤドライバ１０６を介して制御する。また、システムコントローラ１１６はタイミングジェネレータ１１８を制御し、このタイミングジェネレータ１１８からは第１のクロックパルス及び第２のクロックパルスがＣＣＤドライバ１０６及び画素信号処理回路１０８の双方に出力される。ＣＣＤ撮像センサ１０４からの画素信号の読出し及び画素信号処理回路１０８での画素信号の処理は後述するようにタイミングジェネレータ１１８から出力される第１のクロックパルス及び第２のクロックパルスに従って行われる。更に、システムコントローラ１１６は上述したような種々の画像処理を行うデジタル画素信号処理回路１１０も制御する。
【００２０】
電子ビデオカメラは、更に、ＩＣメモリカード、フロッピィディスク等の記録媒体１２０と、この記録媒体１２０を駆動するためのは記録媒体ドライバ１２２とを具備する。システムコントローラ１１６は記録媒体ドライバ１２２を駆動してデジタル画素信号を記録媒体１２０に書き込ませたり或いはそこからデジタル画素信号を読み出させたりする。
【００２１】
図２を参照すると、ＣＣＤ撮像センサ１０４の画像検出領域の構成が概念的に図示される。同図に示すように、ＣＣＤ撮像センサ１０４の画像検出領域は４つの区分領域Ａ、Ｂ、Ｃ及びＤに区分され、互いに隣接する２つの区分領域の境界がそれぞれ参照符号Ａ／Ｂ、Ｂ／Ｃ、Ｃ／Ｄ及びＤ／Ａで示される。各区分領域（Ａ、Ｂ、Ｃ、Ｄ）には、１００  個のＣＣＤ素子が１０×１０のマトリックス状に配列される。即ち、各区分領域には、１０個の垂直ＣＣＤ素子配列が設けられ、各垂直ＣＣＤ素子配列にはＣＣＤ素子（１、１１、２１、３１、…９１；２、２１、２２、３２、…９２；３、３１、３２、３３、…９３；〜１０、２０、３０、４０…１００）が含まれる。
【００２２】
なお、実際には、ＣＣＤ撮像センサ１０４には膨大な数のＣＣＤ素子が含まれるが、ここでは説明の便宜上、ＣＣＤ撮像センサ１０４には４００  個のＣＣＤ素子が含まれるものとしている。また、ＣＣＤ撮像センサ１０４を小規模サイズのＣＣＤ撮像センサを組み合わせて構成することも可能であり、例えば４１万個のＣＣＤ素子を持つ小規模サイズのＣＣＤ撮像センサを４つ組み合わせてＣＣＤ撮像センサ１０４を構成した場合には、そこには１６４  万個のＣＣＤ素子が設けられることになる。
【００２３】
ＣＣＤ素子のそれぞれにはフォトダイオードが含まれ、これらフォトダイオードによりＣＣＤ撮像センサ１０４の画像検出領域が形成される。各ＣＣＤ素子はそのフォトダイオードに入射した光量に応じて発生した電荷を保持する。即ち、光学的被写体像がＣＣＤ撮像センサ１０４の画像検出領域に結像されると、個々のフォトダイオードは光学的被写体像の光強度分布に応じて電荷を発生し、その電荷が画素信号として個々のＣＣＤ素子によって保持される。
【００２４】
また、図２に示すように、ＣＣＤ撮像センサ１０４の各区分領域（Ａ、Ｂ、Ｃ、Ｄ）には１０個の垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）が設けられ、これら垂直転送ＣＣＤは各区分領域で１０個の垂直ＣＣＤ素子配列にそれぞれ隣接して配置される。また、各区分領域（Ａ、Ｂ、Ｃ、Ｄ）には水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）が設けられ、そこには各区分領域の１０個の垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）が接続される。各水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）の出力端子にはアンプ（１２８Ａ、１２８Ｂ、１２８Ｃ、１２８Ｄ）が接続され、これらアンプの出力端子は画素信号処理回路１０８に接続される。
【００２５】
ＣＣＤ撮像センサ１０４からの画素信号の読出し開始時、区分領域Ａ、Ｂ、Ｃ及びＤのそれぞれでは、各垂直ＣＣＤ素子配列に保持された１０個の画素信号（電荷）が図３の白抜き矢印で示すようにその隣接した垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）に同時にシフトされ、このような画素信号のシフト自体はＣＣＤドライバ１０６によって制御される。
【００２６】
次いで、各垂直ＣＣＤ素子配列からシフトされた１０個の画素信号は図３の湾曲矢印で示すように垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）に沿って該当水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）に向かって順次転送され、このような画素信号の垂直転送はタイミングジェネレータ１１８からＣＣＤドライバ１０６に対して出力される第１のクロックパルス即ち垂直転送クロックパルスに従って行われる。即ち、タイミングジェネレータ１１８からＣＣＤドライバ１０６に対して垂直転送クロックパルスの１つが出力されると、水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）はそれに対応した１０個の垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）から一水平ライン分の１０個の画素信号を得ることになる。
【００２７】
水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）に保持された一水平ライン分の１０個の画素信号はタイミングジェネレータ１１８からＣＣＤドライバ１０６に対して出力される第２のクロックパルス即ち水平転送クロックパルスに従ってその該当アンプ（１２８Ａ、１２８Ｂ、１２８Ｃ、１２８Ｄ）に順次転送される。即ち、タイミングジェネレータ１１８からＣＣＤドライバ１０６に対して水平転送クロックパルスの１つが出力される度毎に、水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）から画素信号が１つずつその該当アンプに対して出力される。
【００２８】
要するに、図２及び図３に示す例では、第２のクロックパルス即ち水平転送クロックパルスの周波数は第１のクロックパルス即ち垂直転送クロックパルスの周波数の１０倍とされているので、ＣＣＤ撮像センサ１０４の各区分領域（Ａ、Ｂ、Ｃ、Ｄ）からは１００  個の画素信号がＣＣＤ素子の番号順に従って読み出されてその該当アンプ（１２８Ａ、１２８Ｂ、１２８Ｃ、１２８Ｄ）に対して順次出力される。
【００２９】
図４を参照すると、ＣＣＤ撮像センサ１０４と、ＣＣＤドライバ１０６と、画素信号処理回路１０８と、タイミングジェネレータ１１８との相関関係がブロック図として詳しく図示されている。
【００３０】
図４に示すように、タイミングジェネレータ１１８は垂直転送クロックパルス発生器１１８Ｖ及び水平転送クロックパルス発生器１１８Ｈが設けられ、垂直転送クロックパルス発生１１８Ｖからは第１のクロックパルス即ち垂直転送パルスが出力され、水平転送クロックパルス発生器１１８Ｖからは第２のクロックパルス即ち垂直転送クロックパルスが出力される。クロックパルス発生器１１８Ｖから垂直転送クロックパルスがＣＣＤドライバ１０６に出力されている間、ＣＣＤドライバ１０６からは一連の垂直転送指令信号がＣＣＤ撮像センサ１０４に対して出力され、これにより垂直転送ＣＣＤ（１２４Ａ、１２４Ｂ、１２４Ｃ、１２４Ｄ）に沿う画素信号の垂直転送が行われる。また、クロックパルス発生器１１８Ｈから水平転送クロックパルスがＣＣＤドライバ１０６に出力されている間、ＣＣＤドライバ１０６からは水平転送指令信号がＣＣＤ撮像センサ１０４に対して出力され、これにより水平転送ＣＣＤ（１２６Ａ、１２６Ｂ、１２６Ｃ、１２６Ｄ）に沿う画素信号の水平転送が行われる。
【００３１】
図４に示すように、画素信号処理回路１０８には４つの相関二重サンプリング回路（ＣＤＳ）１３０Ａ、１３０Ｂ、１３０Ｃ及び１３０Ｄが設けられ、これら相関二重サンプリング回路１３０Ａ、１３０Ｂ、１３０Ｃ及び１３０Ｄのそれぞれはアンプ１２８Ａ、１２８Ｂ、１２８Ｃ及び１２８Ｄの出力端子側に接続される。各アンプ（１２８Ａ、１２８Ｂ、１２８Ｃ、１２８Ｄ）で増幅された画素信号がその該当相関二重サンプリング回路（１３０Ａ、１３０Ｂ、１３０Ｃ、１３０Ｄ）を通過するとき、該画像信号からはノイズ成分が除去される。
【００３２】
相関二重サンプリング回路１３０Ａ、１３０Ｂ、１３０Ｃ及び１３０Ｄはそれらの出力端子で電圧制御アンプ（ＶＣＡ）１３２Ａ、１３２Ｂ、１３２Ｃ及び１３２Ｄにそれぞれ接続される。画素信号が各電圧制御アンプ（１３２Ａ、１３２Ｂ、１３２Ｃ、１３２Ｄ）を通過するとき、該画素信号は所定の増幅率によって増幅され、その増幅率は該電圧制御アンプ（１３２Ａ、１３２Ｂ、１３２Ｃ、１３２Ｄ）に入力される制御電圧の大きさに従って変化する。即ち、制御電圧の大きさが増大するにつれ、増幅率も増大する。なお、図４においては、電圧制御アンプ１３２Ａ、１３２Ｂ、１３２Ｃ及び１３２Ｄのそれぞれに入力される制御電圧がＣＶａ  、ＣＶｂ  、ＣＶｃ  及びＣＶｄ  として示されている。
【００３３】
電圧制御アンプ１３２Ａ、１３２Ｂ、１３２Ｃ及び１３２Ｄによって増幅された画素信号はデジタル画素信号処理回路１１０に対して出力され、そこで画素信号は上述したようにデジタル画素信号に変換される。既に述べたように、ＣＣＤ撮像センサ１０４の区分領域Ａ、Ｂ、Ｃ及びＤのそれぞれから由来するデジタル画素信号は信号は一フレーム分の画素信号として再構成され、次いで種々の画像処理を受けた後に一時的にフレームメモリに順次格納される。また、既に述べたように、デジタル画素信号処理装置１１０のフレームメモリからは一水平ライン分の画素信号が順次読み出されてエンコーダ１１２に対して出力され、エンコーダ１１２はデジタル画素信号処理装置１１０から順次出力される一水平ライン分の画素信号に水平同期信号及び垂直同期信号等を付加して、ＴＶモニタ装置１１４にビデオ信号として出力し、そこで光学的被写体像が該ビデオ信号に基づいて再現される。
【００３４】
光学的被写体像がＴＶモニタ装置１１４で再現されたとき、その再現画像には区分領域Ａ、Ｂ、Ｃ及びＤ間の互いに隣接する境界Ａ／Ｂ、Ｂ／Ｃ、Ｃ／Ｄ及びＤ／Ａが輝度差として現れ得る。というのは、互いに隣接する２つの区分領域の一方からの画素信号の平均輝度レベルはその他方の区分領域からの画素信号の平均輝度レベルが異なるからである。
【００３５】
詳述すると、先に述べたように、アンプ１２８Ａ、１２８Ｂ、１２８Ｃ及び１２８Ｄがたとえ同じ製品であったとしても、その増幅特性が全く同じというわけではない。同様に、相関二重サンプリング回路１３０Ａ、１３０Ｂ、１３０Ｃ及び１３０Ｄもたとえ同じ製品であったとしても、その特性が全く同じというわけではない。また、区分領域のそれぞれから読み出された画素信号がオートゲインコントローラ（ＡＧＣ）によって処理される際にもそれぞれの区分領域からの画素信号の増幅率は異なり得る。更に、ＣＣＤ撮像センサ１０４が小規模サイズのＣＣＤ撮像センサを互いに組み合わせることにより構成された場合には、個々の小規模サイズのＣＣＤ撮像センサの光電変換特性は互いに異なり得る。従って、例えば、区分領域Ａからの画素信号の平均輝度レベルと区分領域Ｂからの画素信号の平均輝度レベルとは互いに異なり得るので、互いに隣接する２つの区分領域の境界が再現画像に輝度差として現れる得る。
【００３６】
しかしながら、本発明によれば、電圧制御アンプ１３２Ａ、１３２Ｂ、１３２Ｃ及び１３２Ｄのそれぞれに入力される制御電圧ＣＶａ  、ＣＶｂ  、ＣＶｃ  及びＣＶｄ  を後述するような態様で適宜調整することにより、再現画像から境界Ａ／Ｂ、Ｂ／Ｃ、Ｃ／Ｄ及びＤ／Ａの輝度差としての現出を排除することができる。
【００３７】
制御電圧ＣＶａ  を適宜調整するために、画素信号処理回路１０８には信号レベル検出器（ＤＥＴ）１３４Ａ、減算器１３６Ａ及び減算器１３８Ａが設けられ、これら構成要素は図４に示すように配置される。同様に、制御電圧ＣＶｂ  を適宜調整するために、画素信号処理回路１０８には信号レベル検出器（ＤＥＴ）１３４Ｂ、加算器１３６Ｂ及び加算器１３８Ｂが設けられ、これら構成要素は図４に示すように配置される。また、制御電圧ＣＶｃ  を適宜調整するために、画素信号処理回路１０８には信号レベル検出器（ＤＥＴ）１３４Ｃ、減算器１３６Ｃ及び加算器１３８Ｃが設けられ、これら構成要素は図４に示すように配置される。更に、制御電圧ＣＶｄ  を適宜調整するために、画素信号処理回路１０８には信号レベル検出器（ＤＥＴ）１３４Ｄ、加算器１３６Ｄ及び減算器１３８Ｄが設けられ、これら構成要素は図４に示すように配置される。更にまた、制御電圧ＣＶａ  、ＣＶｂ  、ＣＶｃ  及びＣＶｄ  を相関的に調整するために、画素信号処理回路１０８には、４つの差動アンプ（ＤＡ）１４０Ａ／Ｂ、１４０Ｂ／Ｃ、１４０Ｃ／Ｄ及び１４０Ｄ／Ａと、４つのウエイト値制御回路（ＷＦＣ）１４２Ａ／Ｂ、１４２Ｂ／Ｃ、１４２Ｃ／Ｄ及び１４２Ｄ／Ａとが設けられ、これら構成要素は図４に示すように配置される。
【００３８】
信号レベル検出器１３４ＡはＣＣＤ撮像センサ１０８の区分領域Ａから得られる各々の画素信号の電圧レベルを検出し、その電圧レベルを表す電圧信号ＶＬａ  が信号レベル検出器１３４Ａから出力される。同様に、信号レベル検出器１３４ＢはＣＣＤ撮像センサ１０８の区分領域Ｂから得られる各々の画素信号の電圧レベルを検出し、その電圧レベルを表す電圧信号ＶＬｂ  が信号レベル検出器１３４Ｂから出力される。また、信号レベル検出器１３４ＣはＣＣＤ撮像センサ１０８の区分領域Ｃから得られる各々の画素信号の電圧レベルを検出し、その電圧レベルを表す電圧信号ＶＬｃ  が信号レベル検出器１３４Ｃから出力される。更に、信号レベル検出器１３４ＤはＣＣＤ撮像センサ１０８の区分領域Ｄから得られる各々の画素信号の電圧レベルを検出し、その電圧レベルを表す電圧信号ＶＬｄ  が信号レベル検出器１３４Ｄから出力される。
【００３９】
なお、信号レベル検出器１３４Ａ、１３４Ｂ、１３４Ｃ及び１３４Ｄの各々は積分回路を包含し、各検出電圧信号（ＶＬａ  、ＶＬｂ  、ＶＬｃ  、ＶＬｄ  ）は平均電圧値として得られる。要するに、積分回路により、各撮像信号（画素信号）から低周波成分の信号が抽出される。
【００４０】
信号レベル検出器１３４Ａは差動アンプ１４０Ａ／Ｂの非反転入力端子と差動アンプ１４０Ｄ／Ａの非反転入力端子とに接続されるようになった出力端子を備える。即ち、検出電圧信号ＶＬａ  は差動アンプ１４０Ａ／Ｂ及び１４０Ｄ／Ａの双方にそれぞれの非反転入力端子を通して入力される。信号レベル検出器１３４Ｂは差動アンプ１４０Ａ／Ｂの反転入力端子と差動アンプ１４０Ｂ／Ｃの反転入力端子とに接続されるようになった出力端子を備える。即ち、検出電圧信号ＶＬｂ  は差動アンプ１４０Ａ／Ｂ及び１４０Ｂ／Ｃの双方にそれぞれの反転入力端子を通して入力される。信号レベル検出器１３４Ｃは差動アンプ１４０Ｂ／Ｃの非反転入力端子と差動アンプ１４０Ｃ／Ｄの反転入力端子とに接続されるようになった出力端子を備える。即ち、検出電圧信号ＶＬｃ  は差動アンプ１４０Ｂ／Ｃにその非反転入力端子を通して入力されると共に差動アンプ及び１４０Ｃ／Ｄにその反転入力端子を通して入力される。信号レベル検出器１３４Ｄは差動アンプ１４０Ａ／Ｂの反転入力端子と差動アンプ１４０Ｃ／Ｄの非反転入力端子とに接続されるようになった出力端子を備える。即ち、検出電圧信号ＶＬｄ  は差動アンプ１４０Ａ／Ｂにその反転入力端子を通して入力されると共に差動アンプ及び１４０Ｃ／Ｄにその非反転入力端子を通して入力される。
【００４１】
差動アンプ１４０Ａ／Ｂは検出電圧信号ＶＬａ  及びＶＬｂ  の差電圧ΔＶＡ／Ｂ  をウエイト値制御回路１４２Ａ／Ｂに対して出力する。差電圧ΔＶＡ／Ｂ  は区分領域Ａから得られる画素信号の電圧レベルと区分領域Ｂから得られる対応画素信号の電圧レベルとの間の電圧レベル差を表すものである。もし検出電圧信号ＶＬａ  の電圧レベルが検出電圧信号ＶＬｂ  の電圧レベルよりも高ければ、差電圧ΔＶＡ／Ｂ  は差動アンプ１４０Ａ／Ｂから正電圧として出力され、一方もし検出電圧信号ＶＬａ  の電圧レベルが検出電圧信号ＶＬｂ  の電圧レベルよりも低ければ、差電圧ΔＶＡ／Ｂ  は差動アンプ１４０Ａ／Ｂから負電圧として出力される。
【００４２】
差動アンプ１４０Ｄ／Ａは検出電圧信号ＶＬｄ  及びＶＬａ  の差電圧ΔＶＤ／Ａ  をウエイト値制御回路１４２Ｄ／Ａに対して出力する。差電圧ΔＶＤ／Ａ  は区分領域Ｄから得られる画素信号の電圧レベルと区分領域Ａから得られる対応画素信号の電圧レベルとの間の電圧レベル差を表すものである。もし検出電圧信号ＶＬｄ  の電圧レベルが検出電圧信号ＶＬａ  の電圧レベルよりも低ければ、差電圧ΔＶＤ／Ａ  は差動アンプ１４０Ｄ／Ａから正電圧として出力され、一方もし検出電圧信号ＶＬｄ  の電圧レベルが検出電圧信号ＶＬａ  の電圧レベルよりも高ければ、差電圧ΔＶＤ／Ａ  は差動アンプ１４０Ｄ／Ａから負電圧として出力される。
【００４３】
差動アンプ１４０Ｂ／Ｃは検出電圧信号ＶＬｂ  及びＶＬｃ  の差電圧ΔＶＢ／Ｃ  をウエイト値制御回路１４２Ｂ／Ｃに対して出力する。差電圧ΔＶＢ／Ｃ  は区分領域Ｂから得られる画素信号の電圧レベルと区分領域Ｃから得られる対応画素信号の電圧レベルとの間の電圧レベル差を表すものである。もし検出電圧信号ＶＬｂ  の電圧レベルが検出電圧信号ＶＬｃ  の電圧レベルよりも低ければ、差電圧ΔＶＢ／Ｃ  は差動アンプ１４０Ｂ／Ｃから正電圧として出力され、一方もし検出電圧信号ＶＬｂ  の電圧レベルが検出電圧信号ＶＬｃ  の電圧レベルよりも高ければ、差電圧ΔＶＢ／Ｃ  は差動アンプ１４０Ｂ／Ｃから負電圧として出力される。
【００４４】
差動アンプ１４０Ｃ／Ｄは検出電圧信号ＶＬｃ  及びＶＬｄ  の差電圧ΔＶＣ／Ｄ  をウエイト値制御回路１４２Ｃ／Ｄに対して出力する。差電圧ΔＶＣ／Ｄ  は区分領域Ｃから得られる画素信号の電圧レベルと区分領域Ｄから得られる対応画素信号の電圧レベルとの間の電圧レベル差を表すものである。もし検出電圧信号ＶＬｃ  の電圧レベルが検出電圧信号ＶＬｄ  の電圧レベルよりも低ければ、差電圧ΔＶＣ／Ｄ  は差動アンプ１４０Ｃ／Ｄから正電圧として出力され、一方もし検出電圧信号ＶＬｃ  の電圧レベルが検出電圧信号ＶＬｄ  の電圧レベルよりも高ければ、差電圧ΔＶＣ／Ｄ  は差動アンプ１４０Ｃ／Ｄから負電圧として出力される。
【００４５】
図５に示すように、参照符号１４２Ａ／Ｂ及び１４２Ｃ／Ｄによって示されるウエイト値制御回路には、乗算器１４４Ｈ、ウエイト値出力器１４６Ｈ及びカウンタ１４８Ｈが設けられる。差電圧（ΔＶＡ／Ｂ  、ΔＶＣ／Ｄ  ）は乗算器１４４Ｈに入力され、そこで乗率即ちウエイト値（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）で乗ぜられ、そのウエイト値（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）はウエイト値出力器１４６Ｈから乗算器１４４Ｈに電圧信号として出力される。ウエイト値即ち電圧信号は（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）はカウンタ１４８Ｈによって周期的に変化させられる。
【００４６】
詳述すると、カウンタ１４８Ｈはタイミングジェネレータ１１８の水平転送クロックパルス発生器１１８Ｈから出力される水平転送クロックパルスの数をカウントし、そのカウント数は１０パルス毎にリセットされる。また、カウンタ１４８Ｈのカウント数が１だけ加算される度毎に、カウンタ１４８Ｈはウエイト値出力指令信号をウエイト値出力器１４６Ｈに出力する。カウンタ１４８Ｈによって１０パルスがカウントされる間、カウンタ１４８Ｈからウエイト値出力指令信号がウエイト値出力器１４６Ｈに対して出力される度毎に、ウエイト値出力器１４６Ｈから乗算器１４４Ｈに出力されるウエイト値（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）は図６に示すような特性曲線に従って次第に増大する。同図の特性曲線から明らかなように、カウンタ１４８Ｈのカウント数が１であるとき、ウエイト値（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）は零とされ、カウンタ１４８Ｈのカウント数が１０のとき、ウエイト値（ＷＡ／Ｂ  、ＷＣ／Ｄ  ）は１とされる。
【００４７】
即ち、例えば、区分領域Ａからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬａ  と区分領域Ｂからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｂ  との入力により差動アンプ１４０Ａ／Ｂから出力される１０個の差電圧ΔＶＡ／Ｂ  は図６の特性曲線に従って次第に増大するウエイト値ＷＡ／Ｂ  によって順次乗ぜられ、その乗算結果はウエイト値制御回路１４２Ａ／Ｂから重み付け電圧信号ＷＶＡ／Ｂ  として順次出力される。
【００４８】
また、区分領域Ｃからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｃ  と区分領域Ｄからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｄ  との入力により差動アンプ１４０Ｃ／Ｄから出力される１０個の差電圧ΔＶＣ／Ｄ  についても同様なことが言える。即ち、かかる１０個の差電圧ΔＶＣ／Ｄ  は図６の特性曲線に従って次第に増大するウエイト値ＷＣ／Ｄ  によって順次乗ぜられ、その乗算結果はウエイト値制御回路１４２Ｃ／Ｄから重み付け電圧信号ＷＶＣ／Ｄ  として順次出力される。
【００４９】
図７に示すように、参照符号１４２Ｄ／Ａ及び１４２Ｂ／Ｃによって示されるウエイト値制御回路にも、図５に示すウエイト値制御回路（１４２Ａ／Ｂ、１４２Ｃ／Ｄ）と同様に、乗算器１４４Ｖ、ウエイト値出力器１４６Ｖ及びカウンタ１４８Ｖが設けられる。差電圧（ΔＶＤ／Ａ  、ΔＶＢ／Ｃ  ）は乗算器１４４Ｖに入力され、そこで乗率即ちウエイト値（ＷＤ／Ａ  、ＷＢ／Ｃ  ）で乗ぜられ、そのウエイト値（ＷＤ／Ａ  、ＷＢ／Ｃ  ）はウエイト値出力器１４６Ｖから乗算器１４４Ｖに電圧信号として出力される。ウエイト値即ち電圧信号は（ＷＤ／Ａ  、ＷＢ／Ｃ  ）はカウンタ１４８Ｖによって周期的に変化させられる。
【００５０】
詳述すると、カウンタ１４８Ｖはタイミングジェネレータ１１８の垂直転送クロックパルス発生器１１８Ｖから出力される垂直転送クロックパルスの数をカウントし、そのカウント数は１０パルス毎にリセットされる。また、カウンタ１４８Ｖのカウント数が１だけ加算される度毎に、カウンタ１４８Ｖはウエイト値出力指令信号をウエイト値出力器１４６Ｖに出力する。カウンタ１４８Ｖによって１０パルスがカウントされる間、カウンタ１４８Ｖからウエイト値出力指令信号がウエイト値出力器１４６Ｖに対して出力される度毎に、ウエイト値出力器１４６Ｖから乗算器１４４Ｖに出力されるウエイト値（ＷＤ／Ａ  、ＷＢ／Ｃ  ）は図６に示すような特性曲線に従って次第に増大する。同図の特性曲線から明らかなように、カウンタ１４８Ｖのカウント数が１であるとき、ウエイト値（ＷＤ／Ａ  、ＷＢ／Ｃ  ）は零とされ、カウンタ１４８Ｖのカウント数が１０のとき、ウエイト値（ＷＤ／Ａ  、ＷＢ／Ｃ  ）は１とされる。
【００５１】
即ち、例えば、区分領域Ｄからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｄ  と区分領域Ａからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬａ  との入力により差動アンプ１４０Ｄ／Ａから出力される１０個の差電圧ΔＶＤ／Ａ  については、垂直転送クロックパルスの周波数が水平転送クロックパルスの周波数の十分の一となっているために、カウンタ１４８Ｈのカウント数に応じた同一のウエイト値ＷＤ／Ａ  によって順次乗ぜられ、その乗算結果はウエイト値制御回路１４２Ｄ／Ａから重み付け電圧信号ＷＶＤ／Ａ  として順次出力される。勿論、かかる同一のウエイト値ＷＤ／Ａ  による１０個の差電圧ΔＶＤ／Ａ  の乗算が行われる度毎に、該ウエイト値ＷＤ／Ａ  は次第に増大されることになる。
【００５２】
また、区分領域Ｂからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｂ  と区分領域Ｃからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｃ  との入力により差動アンプ１４０Ｂ／Ｃから出力される１０個の差電圧ΔＶＢ／Ｃ  についても同様なことが言える。即ち、かかる１０個の差電圧ΔＶＢ／Ｃ  は同一のウエイト値ＷＢ／Ｃ  によって順次乗ぜられ、その乗算結果はウエイト値制御回路１４２Ｂ／Ｃから重み付け電圧信号ＷＶＢ／Ｃ  として順次出力される。
【００５３】
図４から明らかなように、ウエイト値制御回路１４２Ａ／Ｂから出力された重み付け電圧信号ＷＶＡ／Ｂ  は減算器１３８Ａ及び加算器１３８Ｂに入力され、またウエイト制御回路１４２Ｃ／Ｄから出力された重み付け電圧信号ＷＶＣ／Ｄ  は加算器１３８Ｃ及び減算器１３８Ｄに入力される。また、ウエイト値制御回路１４２Ｄ／Ａから出力された重み付け電圧信号ＷＶＤ／Ａ  は減算器１３６Ａ及び加算器１３６Ｄに入力され、またウエイト制御回路１４２Ｂ／Ｃから出力された重み付け電圧信号ＷＶＢ／Ｃ  は加算器１３６Ｂ及び減算器１３６Ｃに入力される。
【００５４】
以上に述べたような構成により、電圧制御アンプ１３２Ａ、１３２Ｂ、１３２Ｃ及び１３２Ｄのそれぞれに入力されるべき制御電圧ＣＶａ  、ＣＶｂ  、ＣＶｃ  及びＣＶｄ  が適宜調整されて、再現画像から境界Ａ／Ｂ、Ｂ／Ｃ、Ｃ／Ｄ及びＤ／Ａの輝度差としての現出を排除することができる。
【００５５】
例えば、図４に示すように、信号レベル検出器１３４Ａによって検出された検出電圧信号ＶＬａ  が差動アンプ１４０Ｄ／Ａに対して出力されるとき、該検出電圧信号ＶＬａ  は同時に減算器１３６Ａに対しても出力される。かくして、減算器１３６Ａでは、ウエイト値制御回路１４２Ｄ／Ａから出力される対応重み付け電圧信号ＷＶＤ／Ａ  が検出電圧信号ＶＬａ  から減算される。一方、信号レベル検出器１３４Ｄによって検出された検出電圧信号ＶＬｄ  が差動アンプ１４０Ｄ／Ａに対して出力されるとき、該検出電圧信号ＶＬｄ  は同時に加算器１３６Ｄに対しても出力される。かくして、加算器１３６Ｄでは、ウエイト値制御回路１４２Ｄ／Ａから出力される対応重み付け電圧信号ＷＶＤ／Ａ  が検出電圧信号ＶＬｄ  に加算される。
【００５６】
もしＶＬａ  ＞ＶＬｄ  であれば、重み付け信号電圧ＷＶＤ／Ａ  はウエイト値制御回路１４２Ｄ／Ａから正電圧として出力される。従って、減算器１３６Ａに対する正電圧としての重み付け電圧信号ＷＶＤ／Ａ  の入力のために、検出電圧信号ＶＬａ  の電圧レベルは重み付け電圧信号ＷＶＤ／Ａ  の分だけ低減され、この低減された電圧信号は制御電圧ＣＶａ  として電圧制御アンプ１３２Ａに入力される。かくして、電圧制御アンプ１３２Ａの増幅率は低下させられ、そこを通る画素信号（区分領域Ａ）の電圧レベルはその分だけ低くなる。一方、加算器１３６Ｄに対する正電圧としての重み付け電圧信号ＷＶＤ／Ａ  の入力のために、検出電圧信号ＶＬｄ  の電圧レベルは重み付け電圧信号ＷＶＤ／Ａ  の分だけ増大され、この増大された電圧信号は制御電圧ＣＶｄ  として電圧制御アンプ１３２Ｄに入力される。かくして、電圧制御アンプ１３２Ｄの増幅率は上昇させられ、そこを通る画素信号（区分領域Ｄ）の電圧レベルはその分だけ高くなる。
【００５７】
上述した場合とは反対に、もしＶＬａ  ＜ＶＬｄ  であるとすると、重み付け信号電圧ＷＶＤ／Ａ  はウエイト値制御回路１４２Ｄ／Ａから負電圧として出力される。従って、減算器１３６Ａに対する負電圧としての重み付け電圧信号ＷＶＤ／Ａ  の入力のために、検出電圧信号ＶＬａ  の電圧レベルは重み付け電圧信号ＷＶＤ／Ａ  の分だけ増大され、この増大された電圧信号は制御電圧ＣＶａ  として電圧制御アンプ１３２Ａに入力される。かくして、電圧制御アンプ１３２Ａの増幅率は上昇させられ、そこを通る画素信号（区分領域Ａ）の電圧レベルはその分だけ高くなる。一方、加算器１３６Ｄに対する負電圧としての重み付け電圧信号ＷＶＤ／Ａ  の入力のために、検出電圧信号ＶＬｄ  の電圧レベルは減少され、この減少された電圧信号は制御電圧ＣＶｄ  として電圧制御アンプ１３２Ｄに入力される。かくして、電圧制御アンプ１３２Ｄの増幅率は低下させられ、そこを通る画素信号（区分領域Ｄ）の電圧レベルはその分だけ低くなる。
【００５８】
ところで、上述したような制御電圧ＣＶａ  及びＣＶｄ  の調整については、区分領域Ｄからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｄ  と区分領域Ａからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬａ  とに関しては実質的に等価なものとなる。というのは、それら検出電圧信号ＶＬｄ  及びＶＬａ  の入力により差動アンプ１４０Ｄ／Ａから出力される１０個の差電圧ΔＶＤ／Ａ  が上述したようにカウンタ１４８Ｈのカウント数に応じた同一のウエイト値ＷＤ／Ａ  によって乗ぜられるからである。
【００５９】
ここで重要なことは、ウエイト値ＷＤ／Ａ  が次第に１に近づくにつれて、制御電圧ＣＶａ  及びＣＶｄ  の調整幅が大きくされるということである。即ち、区分領域Ｄと区分領域Ａとのそれぞれから得られる互いに対応した画素信号が境界Ｄ／Ａに次第に近づくにつれて、その互いに対応した画素信号の電圧レベル差が次第に零に近づくということである。かくして、区分領域Ｄで９１、９２、９３、…９８、９９及び１００でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルと区分領域Ａで９１、９２、９３、…９８、９９及び１００でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルとの間の電圧レベル差は実質的に零となり、再現画像に境界Ｄ／Ａが輝度差として現れることはない。というのは、そのときのウエイト値ＷＤ／Ａ  は１となっているからである。なお、区分領域Ｄで１、２、３、…８、９及び１０でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルと区分領域Ａで１、２、３、…８、９及び１０でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルとの間の電圧レベル差については調整されない（ウエイト値ＷＤ／Ａ  ＝０）。
【００６０】
要するに、制御電圧ＣＶａ  及びＣＶｄ  の調整については以下の式に示すように行われる。
0003574563.tif 000002
ここで、０≦ＷＤ／Ａ  ≦１
【００６１】
勿論、同様なことは区分領域Ｂからの画素信号と区分領域Ｃからの画素信号との間の関係についても言えることである。即ち、制御電圧ＣＶｂ  及びＣＶｃ  の調整については以下の式に示すように行われる。
0003574563.tif 000003
ここで、０≦ＷＢ／Ｃ  ≦１
【００６２】
また、図４に示すように、信号レベル検出器１３４Ａによって検出された検出電圧信号ＶＬａ  が差動アンプ１４０Ａ／Ｂに対して出力されるとき、該検出電圧信号ＶＬａ  は同時に減算器１３８Ａに対しても出力される。従って、減算器１３８Ａでは、ウエイト値制御回路１４２Ａ／Ｂから出力される対応重み付け電圧信号ＷＶＡ／Ｂ  が検出電圧信号ＶＬａ  から減算される。一方、信号レベル検出器１３４Ｂによって検出された検出電圧信号ＶＬｂ  が差動アンプ１４０Ａ／Ｂに対して出力されるとき、該検出電圧信号ＶＬｂ  は同時に加算器１３８Ｂに対しても出力される。従って、加算器１３８Ｂでは、ウエイト値制御回路１４２Ａ／Ｂから出力される対応重み付け電圧信号ＷＶＡ／Ｂ  が検出電圧信号ＶＬｂ  に加算される。
【００６３】
もしＶＬａ  ＞ＶＬｂ  であれば、重み付け信号電圧ＷＶＡ／Ｂ  はウエイト値制御回路１４２Ａ／Ｂから正電圧として出力される。従って、減算器１３８Ａに対する正電圧としての重み付け電圧信号ＷＶＡ／Ｂ  の入力のために、検出電圧信号ＶＬａ  の電圧レベルは重み付け電圧信号ＷＶＡ／Ｂ  の分だけ低減され、この低減された電圧信号は制御電圧ＣＶａ  として電圧制御アンプ１３２Ａに入力される。かくして、電圧制御アンプ１３２Ａの増幅率は低下させられ、そこを通る画素信号（区分領域Ａ）の電圧レベルはその分だけ低くなる。一方、加算器１３８Ｂに対する正電圧としての重み付け電圧信号ＷＶＡ／Ｂ  の入力のために、検出電圧信号ＶＬｂ  の電圧レベルは重み付け電圧信号ＷＶＡ／Ｂ  の分だけ増大され、この増大された電圧信号は制御電圧ＣＶｂ  として電圧制御アンプ１３２Ｂに入力される。かくして、電圧制御アンプ１３２Ｂの増幅率は上昇させられ、そこを通る画素信号（区分領域Ｂ）の電圧レベルはその分だけ高くなる。
【００６４】
上述した場合とは反対に、もしＶＬａ  ＜ＶＬｂ  であるとすると、重み付け信号電圧ＷＶＡ／Ｂ  はウエイト値制御回路１４２Ａ／Ｂから負電圧として出力される。従って、減算器１３８Ａに対する負電圧としての重み付け電圧信号ＷＶＡ／Ｂ  の入力のために、検出電圧信号ＶＬａ  の電圧レベルは重み付け電圧信号ＷＶＡ／Ｂ  の分だけ増大され、この増大された電圧信号は制御電圧ＣＶａ  として電圧制御アンプ１３２Ａに入力される。かくして、電圧制御アンプ１３２Ａの増幅率は上昇させられ、そこを通る画素信号（区分領域Ａ）の電圧レベルはその分だけ高くなる。一方、加算器１３８Ｂに対する負電圧としての重み付け電圧信号ＷＶＡ／Ｂ  の入力のために、検出電圧信号ＶＬｂ  の電圧レベルは減少され、この減少された電圧信号は制御電圧ＣＶｂ  として電圧制御アンプ１３２Ｂに入力される。かくして、電圧制御アンプ１３２Ｂの増幅率は低下させられ、そこを通る画素信号（区分領域Ｂ）の電圧レベルはその分だけ低くなる。
【００６５】
上述したような制御電圧ＣＶａ  及びＣＶｂ  の調整については、区分領域Ａからの一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬｄ  と区分領域Ｂからの対応一水平ラインに含まれる１０個の画素信号から得られる検出電圧信号ＶＬａ  とに関して、その間の電圧レベル差が次第に小さくなるように行われる。即ち、区分領域Ａと区分領域Ｂとのそれぞれから得られる互いに対応した一水平ラインに含まれる１０個の画素信号が境界Ａ／Ｂに次第に近づくにつれて、その間の電圧レベル差が次第に零に近づくことになる。かくして、区分領域Ａで１０、２０、３０、…８０、９０及び１００でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルと区分領域Ｂで１０、２０、３０、…８０、９０及び１００でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルとの間の電圧レベル差は実質的に零となり、再現画像に境界Ａ／Ｂが輝度差として現れることはない。というのは、そのときのウエイト値ＷＤ／Ａ  は１となっているからである。なお、区分領域Ａで１、１１、２１、…７１、８１及び９１でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルと区分領域Ａで１、１１、２１、…７１、８１及び９１でもって番号付けされたＣＣＤ素子から得られる１０個の画素信号の電圧レベルとの間の電圧レベル差については調整されない（ウエイトＷＤ／Ａ  ＝０）。
【００６６】
要するに、制御電圧ＣＶａ  及びＣＶｂ  の調整については以下の式に示すように行われる。
0003574563.tif 000004
ここで、０≦ＷＡ／Ｂ  ≦１
【００６７】
勿論、同様なことは区分領域Ｃからの画素信号と区分領域Ｄからの画素信号との間の関係についても言えることである。即ち、制御電圧ＣＶｃ  及びＣＶｄ  の調整については以下の式に示すように行われる。
0003574563.tif 000005
ここで、０≦ＷＣ／Ｄ  ≦１
【００６８】
【発明の効果】
以上の記載から明らかなように、本発明によれば、大規模サイズの固体撮像センサからの画素信号の読出し時間を短縮化するためにその画像検出領域の複数の区分領域から同時に読み出して画像再現を行っても、互いに隣接する区分領域の境界を輝度差として再現画像に現出しないようにすることができるので、高品位の画像再現が可能となる。
【図面の簡単な説明】
【図１】本発明による画素信号処理回路を備えた電子ビデオカメラの概略ブロック図である。
【図２】図１に示したＣＣＤ撮像センサを示す概念的ブロック図である。
【図３】図２の一部を拡大して示す部分拡大図である。
【図４】本発明による画素信号処理回路の詳細ブロック図であって、その画素信号処理回路をＣＣＤ撮像センサ、ＣＣＤドライバ及びタイミングジェネレータと共に示す図である。
【図５】図４に示したウエイト値制御回路の詳細ブロック図である。
【図６】図５のウエイト値制御回路のウエイト値乗算器で用いられるウエイト値の変化特性曲線を示すグラフである。
【図７】図４に示した別のタイプのウエイト値制御回路の詳細ブロック図である。
【符号の説明】
１０４    ＣＣＤ撮像センサ
１０６    ＣＣＤドライバ
１０８    画素信号処理回路
１１０    デジタル画素信号処理回路
１１８    タイミングジェネレータ
１１８Ｖ    垂直転送クロックパルス発生器
１１８Ｈ    水平転送クロックパルス発生器
１３２Ａ・１３２Ｂ    電圧制御アンプ
１３２Ｃ・１３２Ｄ    電圧制御アンプ
１３４Ａ・１３４Ｂ    信号レベル検出器
１３４Ｃ・１３４Ｄ    信号レベル検出器
１３２Ａ／Ｂ・１３２Ｂ／Ｃ  差動アンプ
１３２Ｃ／Ｄ・１３２Ｄ／Ａ    差動アンプ
１４０Ａ／Ｂ・１４０Ｂ／Ｃ    ウエイト値制御回路
１４０Ｃ／Ｄ・１４０Ｄ／Ａ    ウエイト値制御回路
【図１】
0003574563.tif 000006
【図２】
0003574563.tif 000007
【図３】
0003574563.tif 000008
【図４】
0003574563.tif 000009
【図５】
0003574563.tif 000010
【図６】
0003574563.tif 000011
【図７】
0003574563.tif 000012