(57)【特許請求の範囲】
【請求項１】
光電変換画素と、
前記光電変換画素からの信号を処理するノイズ除去回路とを有し、
前記ノイズ除去回路は、電圧フォロワ回路と、クランプ容量と、前記クランプ容量の第１の端子に接続されたクランプスイッチと、前記光電変換画素からの信号を前記電圧フォロワ回路に転送する第１のスイッチと、前記光電変換画素からの信号を前記クランプ容量の第２の端子に転送する第２のスイッチと、前記クランプ容量の前記第１の端子からの信号を前記電圧フォロワ回路に転送する第３のスイッチと、前記電圧フォロワ回路から出力された信号を前記クランプ容量の前記第２の端子に転送する第４のスイッチとを有することを特徴とする信号処理装置。
【請求項２】
請求項１に記載の信号処理装置において、前記信号処理装置は、前記光電変換画素と前記ノイズ除去回路とを、各々複数有するとともに、一つの光電変換画素に対して一つのノイズ除去回路を有し、前記信号処理装置は、さらに、複数の前記ノイズ除去回路からの信号を出力する出力増幅器と、複数の前記ノイズ除去回路からの信号を前記出力増幅器に出力するための複数の選択スイッチと、前記複数の選択スイッチを走査する走査回路と、を有することを特徴とする信号処理装置。
【請求項３】
請求項２に記載の信号処理装置と、前記信号処理装置から出力される複数の前記ノイズ除去回路のピーク信号によって前記信号処理装置内の前記光電変換画素への光の蓄積量を制御する光蓄積量制御手段と、を有する撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はノイズ除去回路を備えた信号処理装置及びそれを用いた撮像装置に関するものである。
【０００２】
【従来の技術】
図１０は、信号を順次出力する信号処理装置である。
【０００３】
同図では、シフトレジスタ１００によってＭＯＳトランジスタ１０１を制御することによって、順次信号Ｓ１，Ｓ２，…，Ｓｎ非反転出力回路（電圧フォロワ回路）１０３を介して出力線１０２に読み出されている。
【０００４】
また、図１１はノイズ除去回路を持った光電変換装置である。
【０００５】
増幅型光電変換装置は画素で発生するノイズが大きいという欠点を持っているため、ノイズ除去回路を必要とする。増幅型光電変換装置には、ＢＡＳＩＳやＣＭＯＳセンサ等がある。同図において、光電変換素子７０を２次元に配列したＣＭＯＳセンサを示しているかＢＡＳＩＳであっても、一次元のセンサであっても同様のノイズ除去回路が使われている。
【０００６】
図８において、７１はラインを制御する水平駆動線、７２は画素の出力をノイズ除去回路７４へ出力するための垂直出力線７３は画素７０のアンプＭＯＳトランジスタに対する負荷ＭＯＳトランジスタや定電流源を有している。７４は一般にＳ−Ｎ方式と呼ばれるノイズ除去回路であり、Ｎ用の電荷を蓄積する容量ＣＴＮ７７とＳ用の電荷を蓄積する容量ＣＴＳ７８とそれぞれの容量のスイッチ用ＭＯＳ７５、７６と水平走査回路８５で駆動される水平駆動ＭＯＳ、７９、８０で構成されている。Ｓ信号とＮ信号はそれぞれ電圧フォロワ回路８２、８３を介して差動増幅器８４へ入力されノイズ除去され外部へ出力される。ここで、画素７０からの光出力をＶＰ  、ノイズをＶＮ  、蓄積容量値をＣＴ  、水平出力線の寄生容量をＣＨ  とすると最終の出力ＶＯＵＴ  は
【０００７】
【外１】
0003563971.tif 000002
となる。
【０００８】
【発明が解決しようとする課題】
しかしながら上記従来例では、以下のような欠点があった。
【０００９】
まず、図１０の従来例では、非反転出力回路を介して信号の出力を行ってるために出力時に非反転出力回路のノイズ信号（例えばオフセット信号等）が一緒に信号に加わって出力されてしまう。
【００１０】
次に、図１１の従来例では、
▲１▼大きなＭＯＳ容量を２つ設けるためチップ面積が増大する。特に微細化が進むと、大部分がこのＭＯＳ容量を占めてしまうことになり、深刻な問題となる。
▲２▼Ｓ用の容量とＮ用の容量の値がずれるとノイズ補正の効果が悪化する（ＣＴ  のバラツキ）。
▲３▼蓄積容量と寄生容量との容量分割比により感度がＣＴ  ／（ＣＴ  ＋ＣＨ  ）に低下する。
【００１１】
そのために、本発明に係わる第１の目的は、非反転出力回路からノイズのない高精度の信号を読み出すことである。
【００１２】
第２の発明の目的はチップ面積の縮少、第３の目的は読み出しサインの向上、であり、高精度のノイズ除去を簡単に実現することである。又、多数回読み出しが可能なノイズ除去方式の提案である。
【００１３】
【課題を解決するための手段】
上記の問題を解決するために、本発明では、光電変換画素と、前記光電変換画素からの信号を処理するノイズ除去回路とを有し、前記ノイズ除去回路は、電圧フォロワ回路と、クランプ容量と、前記クランプ容量の第１の端子に接続されたクランプスイッチと、前記光電変換画素からの信号を前記電圧フォロワ回路に転送する第１のスイッチと、前記光電変換画素からの信号を前記クランプ容量の第２の端子に転送する第２のスイッチと、前記クランプ容量の前記第１の端子からの信号を前記電圧フォロワ回路に転送する第３のスイッチと、前記電圧フォロワ回路から出力された信号を前記クランプ容量の前記第２の端子に転送する第４のスイッチとを有することを特徴とする信号処理装置を提供する。
【００３２】
【発明の実施の形態】
（第１の実施例）
図１は本発明の特徴を最も良く表す図面であり、同図において、１は光電変換が行われるＰｎフォトダイオード、２は光電変換された電荷を転送するための転送ゲート、３は電荷をリセットするためのリセットＭＯＳトランジスタ、４は増幅用ＭＯＳトランジスタ、５は定電流源であり、４の増幅用ＭＯＳトランジスタとの組み合わせてソースフォロワ回路を形成している。以上の１〜５で１つの光電変換画素を構成する。６は差動増幅アンプで出力を負の入力端子にフィードバックさせて電圧フォロワで動作させる。７は光電変換画素からの出力を電圧フォロワ回路へ入力させるためのスイッチＭＯＳトランジスタ、８はクランプ容量、９はクランプ電位を入力するためのスイッチＭＯＳトランジスタで、８と９でクランプ回路を構成している。１０はクランプ回路に光電変換画素の出力を入力させるためのスイッチＭＯＳトランジスタ、１１はクランプ回路と電圧フォロワ回路を接続させるためのスイッチＭＯＳトランジスタ、１２は電圧フォロワの出力をクランプ回路へ入力させるためのスイッチＭＯＳトランジスタであり、６〜１２でノイズ除去回路を構成している。１３はノイズが除去させた光電変換出力を出力増幅器１５へ出力させるためのスイッチＭＯＳトランジスタで、１４の走査回路によって駆動される。
【００３３】
次に図２に示すタイミングチャートを用いて、本発明のノイズ除去動作について説明する。
【００３４】
先ず時刻Ｔ０  において、φＲＳ、φＴをＯＮすることにより、フォトダイオードをリセットする。次の時刻Ｔ１  においてφＴをＯＦＦすることにより、フォトダイオードのリセットを完了させて蓄積状態に入る。
【００３５】
時刻Ｔ２  からノイズ除去動作に入る時刻Ｔ２  において、φＴＮ、φＦＣをＯＮすることにより、光電変換画素の出力をスイッチＭＯＳ７を介して電圧フォロワ回路６へ入力し、その電圧フォロワ回路の出力をスイッチＭＯＳ１２を介して、クランプ容量８へ入力する。次の時刻Ｔ３  、Ｔ４  においてスイッチＭＯＳ１２、スイッチＭＯＳ７の順にＯＦＦさせる。この時、クランプ容量８にはノイズを含んだセンサ出力と電圧フォロワ回路のオフセット電圧が加算された電圧が保持される。
ＶＣＰ＝Ｖｄａｖｋ＋ＶＦＰＮ  ＋ＶＲＮ＋Ｖｏｆｆ  （１）
（Ｖｄａｖｋ＝センサ暗時電圧、ＶＦＰＮ  ＝固定パターンノイズ電圧、ＶＲＮ＝ランダムノイズ電圧、Ｖｏｆｆ  ＝電圧フォロワ回路オフセット電圧）
時刻Ｔ５  においてφＴＳ２をＯＮさせることによりクランプ回路と電圧フォロワ回路を接続させて、時刻Ｔ６  においてφＧＲをＯＦＦさせてクランプ動作を終了させる。
【００３６】
時刻Ｔ７  から蓄積動作に入り、所望の時刻が過った後、時刻Ｔ８  、Ｔ９  で信号読み出し動作に入る。時刻Ｔ８  でφＲＳをＯＦＦさせた後、時刻Ｔ９  でφＴをＯＮさせフォトダイオードで発生した電荷をソースフォロワ回路のアンプＭＯＳ４のゲートへ転送する。この時の電位変化が光信号として出力されることになる。
【００３７】
この時のソースフォロワの出力は、
ＶＰ  ＋Ｖｄａｖｋ＋ＶＦＶＮ  ＋ＶＲＮ（２）
となる。ここでＶＰ  は光信号電圧である。この電圧がスイッチＭＯＳ１０を介してクランプ回路へ入力される。この時、先に蓄積されている電圧（１）との差分により、電圧フォロワ回路からの出力は、
ＶＯＵＴ  ＝（２）−（１）＋Ｖｏｆｆ  ＝ＶＰ
となる。つまり、電圧フォロワ回路からは光電変換画素のノイズのみならず、電圧フォロワ回路のノイズも除去された信号を得ることができる。又、最終段の出力増幅器１５へゲインを落とさずに出力できるため、容量分割によるゲイン低下といった問題もなくなる。
【００３８】
その他、従来容量分割の低下を防ぐために大きな容量を２つ必要としていたが、本発明ではその半分以下の容量が可能であるため、従来の１／４以下に容量の面積を低減させることが可能である。本発明で必要とするクランプ容量の値としては、電圧フォロワの入力容量と寄生容量との比を考えて設定することが好ましい。
【００３９】
以上述べた様に、本発明において微細化に対応したチップ面積の小さな高感度のセンサを実現することが可能となった。特に非破壊読み出しが可能であるためリアルタイムＡＧＣ等を必要とするカメラ用ＡＦセンサには絶大な効果を生み出す。
【００４０】
（第２の実施例）
図３に本発明の第２実施例について示す。本実施例は、フォトダイオードの出力をそのままソースフォロワ回路のアンプＭＯＳのゲートに入力させるＡＭＩ型センサ（Ａｍｐｒｉｆｉｅｄ  Ｍｏｓ  Ｉｍａｇｅｒ）に応用した場合である。本実施例において、実施例１と同様のノイズ除去回路を設けているため、実施例１と同様の効果を得ることができる。なお、本実施例において光電変換画素内のトランジスタはｎＭＯＳ構成としているが、ｐＭＯＳ構成としても同様であることは、実施例１と同じである。
【００４１】
（第３の実施例）
図４に本発明の第３実施例について示す。本実施例においてソースフォロワ回路を２段構成にして、第２段目のソースフォロワ回路のゲートにメモリ容量を設けた画素になっていることを特徴とする本実施例のセンサをコンタクトセンサとして用いる場合、チップ面積が従来よりも大幅に削減できるため、コスト的に非常に有利となる。特に等倍型コンタクトセンサに有効となる。
【００４２】
本発明においても、光電変換画素内のトランジスタをｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ、あるいは初段がｎＭＯＳトランジスタ、後段がｐＭＯＳトランジスタ、更にはその逆の構成であっても構わない。
【００４３】
（第４の実施例）
図５に本発明の第４実施例について示す。本発明においてフォトダイオードの出力をＣＭＯＳ構成の電圧フォロワ回路に入力する画素を用いたことを特徴とする。
【００４４】
本実施例において、差動アンプの電圧フォロワ回路を用いているため、画素の出力のＦＰＮが小さいことが特徴となる。そして、後段のノイズ除去回路との組み合わせにより、更なるノイズ低減が可能となる。
【００４５】
本実施例において、特にノイズが小さいことが望まれるセンサに応用できる。とりわけ、カメラ用ＡＦセンサとして有効となる。
【００４６】
第１〜第４の実施例で、光電変換画素は上記で述べられたものに限るのではなく、ＢＡＳＩＳ、ＣＭＤ、ＳＩＴ、ＦＧＡ等の光電変換画素であってもよい。又、フォトダイオードの信号を増幅せずに出力するものでもよい。
【００４７】
（第５の実施例）
図６に本発明の第５実施例について示す。本実施例では２次元光電変換装置に応用した例である。同図において、７０が光電変換素子であり、２次元状に配列されている。ここでは、ＣＭＯＳセンサを例にあげているが、他にＢＡＳＩＳ、ＡＭＩ、ＣＭＤ、ＳＩＴ、ＦＧＡ等の光電変換画素であっても同様である。又、フォトダイオードの信号を増幅して出力するものではなく、増幅せずに出力するものでもよい。本実施例において、２次元光電変換装置で本発明を用いたことにより、チップ面積縮少、感度向上といった１次元と同様の効果が得られる。
【００４８】
図７に本発明で用いられている差動入力回路６の回路図について示す。ＣＭＯＳ型差動アンプとなっているが、ＢｉＣＭＯＳ型であっても同様である。又、回路構成も出力がプッシュプル形式であっても構わない。言いかえれば差動増幅器であればどの様な形式でも構わない。
【００４９】
上記で述べたように、第５実施例では、１列に１つノイズ除去回路を設けているが、それぞれの光電変換画素ごとにノイズ除去回路を設けてもよい。
【００５０】
（第６の実施例）
図６を用いて本発明の第６実施例を示す。本実施例は、１行中の光電変換画素のピーク信号（最大値信号、最小値信号）を検出するものである。
【００５１】
実施例５では、水平走査回路１４から順次スイッチＭＯＳトランジスタ１３にパルスを入力することによってそれぞれの光電変換画素の信号が出力されていた。本実施例では、水平走査回路からスイッチＭＯＳトランジスタに順次パルスを入力するのではなく、同時にパルスを入力することによって、１行中の光電変換画素からの信号を同時に電圧フォロワ回路６から出力することによって１行中の光電変換画素のピーク信号が得られる。ここで、電圧フォロワ回路として図７（ａ）の出力段がｎ型トランジスタであるものを用いた場合には、１行中の光電変換画素の最大値信号が、図７（ｂ）の出力段がＰ型トランジスタであるものを用いた場合には、１行中の光電変換画素の最小値信号が得られる。
【００５２】
又、奇数列には図７（ａ）の電圧フォロワ回路を、偶数列には図７（ｂ）の電圧フォロワ回路を用いた場合には、水平走査回路から同時に奇数列のスイッチＭＯＳトランジスタ１３にパルスを入力し、次に水平走査回路から同時に偶数列のスイッチＭＯＳトランジスタ１３にパルスを入力することにより、１行中の光電変換画素のほぼ最大値信号と、ほぼ最小値信号が得られる。
【００５３】
（第７の実施例）
図８を用いて本発明の第７実施例を示す。本実施例では、第６実施例よりもさらに精度よく１行中の光電変換画素のピーク信号（最大値信号、最小値信号）を検出するものである。
【００５４】
第６実施例では、１行中の奇数光電変換画素の最大値信号と、１行中の偶数光電変換画素の最小値信号を得ているため、低解像度のセンサーの場合に、誤差が生じる場合がある。
【００５５】
そのために、本実施例では１つの列に並列に最大値検出用（図７（ａ））のものと、最小値検出（図７（ｂ））のものの２つを設けている。そして、最大値検出用の電圧フォロワ回路に接続されたスイッチＭＯＳトランジスタに同時に水平走査回路からパルスを入力することにより、水平出力線には１行中の光電変換画素の最大値信号が出力され、最小値検出用の電圧フォロワ回路に接続されたスイッチＭＯＳトランジスタに同時に水平走査回路からパルスを入力することにより、水平出力線には１行中の光電変換画素の最小値信号が出力される。
【００５６】
第６実施例及び第７実施例において水平走査回路に、上記述べたような複数のスイッチＭＯＳトランジスタに同時にパルスを入力できるようにする構成と、複数のスイッチＭＯＳトランジスタに順次パルスを入力できるようにする構成を持たせることにより、それぞれ１光電変換画素ずつの個別信号と、１行中の光電変換画素の最大値信号及び最小値信号を得ることができる。
【００５７】
実施例６、実施例７では１行中の光電変換画素中のピーク信号を得ているが、例えば垂直走査回路からすべての行に同時にパルスを出力することにより、１列中の光電変換画素のピーク信号を得てもよい。又、例えば垂直走査回路及び水平走査回路の任意の複数のパルスを同時に出力できるようにすることにより、光電変換装置中の任意のエリア中のピーク信号を得ることができる。
【００５８】
（第８の実施例）
図９を用いて、本発明の第８の実施例を示す。本実施例は、実施例６又は実施例８で示した信号処理装置を用いた撮像装置をあらわすものである。
【００５９】
同図に示す光電変換装置９０からは、例えば１行中の光電変換画素の最大値信号及び最小値信号が出力され差動増幅回路９１で差分増幅されコンパレータ９２に入力される。そしてコンパレータの出力は、オンチップ又は外付けの蓄積時間制御回路９３に入力される。ここで蓄積時間制御回路では、差動増幅回路の出力が基準電圧Ｖｒｅｆよりも大きくなった場合に、光電変換装置に光の蓄積を停止するように制御している。この光の蓄積の停止に従って、次はそれぞれの光電変換画素からの信号を個別に出力し、信号処理回路９４でホワイトバランス等の処理を行って画像を得ている。
【００６０】
上記第１〜第７の実施例において、信号を発生する部分として光電変換画素が例としてあげられているが、本発明は光電変換画素に限られるものではなく、その他の信号を発生するものでもよい。又、上記第１〜第８の実施例においてクランプ回路８、９からの出力は電圧フォロワ回路６を介して出力される実施例となっているが、クランプ回路８、９からの出力を例えば２倍に増幅して出力する回路でもよい。この場合、２倍に増幅する出力回路から出力された光電変換画素からのノイズ信号電圧と出力回路のオフセット電圧の加算された電圧は、抵抗等によって０．５倍にされてクランプ回路８、９に入力されることになる。
【００６１】
ここで、実施例１〜８においては、信号源は光電変換画素に、ノイズ除去手段、演算手段はノイズ除去回路６〜１２に、非反転出力回路は電圧フォロワ回路に相当している。
【００６２】
又、実施例６〜８においてはピーク信号出力手段は、複数個のパルスを同時に出力させることができる走査回路、又は垂直走査回路又は水平走査回路又は垂直走査回路及び水平走査回路に相当している。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、
・ノイズのない高精度な信号を非反転出力回路から得ることができる。
・チップ面積の縮少により低コスト化が可能となる。
・容量分割による感度低下が発生しないため、高Ｓ／Ｎの光電変換装置が可能となる。このため撮像装置として用いる場合、従来よりも低輝度でも撮影可能となる。
・簡単な回路構成であるため、微細化が進んでも対応が可能である。
・多数回読み出し（非破壊読み出し）が可能であるため、様々な用途で使用可能となる。
・任意の複数の信号源からピーク信号が得られるため、様々な用途に使用可能となる。
・任意の複数の光電変換画素からのピーク信号を利用することにより、被写体が高コントラスト、低コントラストにかかわらず、鮮明な画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る回路図である。
【図２】本発明の第１実施例に係るタイミングチャートである。
【図３】本発明の第２実施例に係る回路図である。
【図４】本発明の第３実施例に係る回路図である。
【図５】本発明の第４実施例に係る回路図である。
【図６】本発明の第５実施例に係る回路図である。
【図７】本発明に用いられている差動増幅器の一例である。
【図８】本発明の第６実施例に係る回路図である。
【図９】本発明の第７実施例に係る回路図である。
【図１０】第１の従来例に係る回路図である。
【図１１】第２の従来例に係る回路図である。
【符号の説明】
１  Ｐｎフォトダイオード
２  転送ゲート
３  リセットＭＯＳスイッチ
４  増幅用ＭＯＳトランジスタ
５  定電流源
６  差動増幅器
７  スイッチＭＯＳ
８  クランプ容量
９  クランプＭＯＳスイッチ
１０  スイッチＭＯＳ
１１  スイッチＭＯＳ
１２  スイッチＭＯＳ
１３  出力選択ＭＯＳ
１４  走査回路
１５  出力増幅器
７０、１００、１０１、１０２、１０３  光電変換画素
７１  水平駆動線
７２  垂直出力線
７３  定電流ＭＯＳ
７４  Ｓ−Ｎノイズ補正回路
７５、７６  スイッチＭＯＳ
７７、７８  蓄積容量
７９、８０  水平選択ＭＯＳスイッチ
８１  水平線リセットＭＯＳ
８２、８３  電圧フォロワ回路
８４  出力増幅器
８５  水平走査回路
８６  垂直走査回路
１１０  ノイズ除去回路
【図１】
0003563971.tif 000003
【図２】
0003563971.tif 000004
【図３】
0003563971.tif 000005
【図４】
0003563971.tif 000006
【図５】
0003563971.tif 000007
【図６】
0003563971.tif 000008
【図７】
0003563971.tif 000009
【図８】
0003563971.tif 000010
【図９】
0003563971.tif 000011
【図１０】
0003563971.tif 000012
【図１１】
0003563971.tif 000013