(57)【特許請求の範囲】
【請求項１】
コモンエミッタのバイポーラトランジスタ（Ｔ1）、又は、コモンソースの電界効果トランジスタを備えた入力段を有する低雑音集積増幅回路の製造方法であって、
小型化のために以下の各ステップが遂行されるものであり、
ａ）最初に、第１ステップでは、増幅器回路（１）の上流に接続された伝送素子（３）の出力インピーダンス（ＺA）の実部に対する、増幅器回路（１）のノイズマッチングが次の特徴点により実行され、
上記特徴点は、増幅器回路（１）の製造に関するプロセスパラメータの第１の決定、又は、１つ以上の集積された各構成要素の幾何学パラメータ（ｒb）若しくは増幅器回路（１）をなす各構成要素の、増幅器回路の雑音指数に影響を及ぼすパラメータの大きさの第１の決定、及び、コレクタ電流若しくはドレイン電流の第１の決定といった、増幅器回路（１）の雑音指数に影響を及ぼすパラメータの第１の決定により、
増幅器回路における、生成抵抗（ＲG）の実部に依存する雑音指数（Ｆ(ＲG)）内に存在する抵抗値の範囲が、該増幅器回路（１）で期待される予め設定された雑音指数（Ｆdesired）よりも小さく、かつ、上記出力インピーダンス（ＺA）の実部の値が上記範囲内になることであり、
上記増幅器回路（１）のパラメータの第１決定において、生成抵抗の実部の関数として得られる雑音指数が最小となる場合の雑音指数である最適の雑音指数（Ｆopt）が、上記予め設定された雑音指数（Ｆdesired）以下となり、かつ、上記雑音指数（Ｆ(ＲG)）が上記予め設定された雑音指数（Ｆdesired）以下の値となる場合に生成抵抗の実部の値がとる範囲内にて、上記雑音指数（Ｆ(ＲG)）が最適の雑音指数（Ｆopt）である場合の生成抵抗である最適の生成抵抗（ＲGopt）が、上記出力インピーダンス（ＺA）に対応するという条件を満たす場合に、
上記最適の雑音指数（Ｆopt）及び該最適の雑音指数（Ｆopt）に関連づけられた上記最適の生成抵抗（ＲGopt）が決定され、該最適の雑音指数（Ｆopt）及び最適の生成抵抗（ＲGopt）に関連づけられたパラメータが、増幅回路（１）を実現するために用いられ、
一方、上記最適の雑音指数（Ｆopt）及び最適の生成抵抗（ＲGopt）が決定されなかった場合には、上記条件を満たすように、上記増幅器回路（１）の雑音指数に影響を及ぼすパラメータを、上記第１の決定で決定されたパラメータとは異なる他のパラメータに決定し、
ｂ）続いて、第２ステップでは、増幅器回路（１）の入力インピーダンス（ＺE）の、上記出力インピーダンス（ＺA）に対するパワーマッチングは、トランジスタ（Ｔ1）のコレクタの実際の負荷（ＺL）が、ミラー効果を考慮して、上記出力インピーダンス（ＺA）の複素共役に等しい入力インピーダンス（ＺE）を発生させる複素電圧ゲインを生じるような方法により選択される低雑音集積増幅回路の製造方法。
【請求項２】
請求項１記載の製造方法において、上記生成抵抗（ＲG）又は最適な雑音指数（Ｆopt）及び最適な生成抵抗（ＲGopt）に依存する雑音指数（Ｆ(ＲG)）は、バイポーラトランジスタの入力段に対する、ベースバルク抵抗（ｒb）及びコレクタ電流（Ｉc）のパラメータ関数として近似的に計算される低雑音集積増幅回路の製造方法。
【請求項３】
請求項１記載の製造方法において、上記生成抵抗（ＲG）又は最適な雑音指数（Ｆopt）及び最適な生成抵抗（ＲGopt）に依存する雑音指数（Ｆ(ＲG)）は、電界効果トランジスタの入力段に対する、ゲート−ソース容量（ＣGS）及びドレイン電流のパラメータ関数として計算される低雑音集積増幅回路の製造方法。
【請求項４】
請求項２記載の製造方法において、コモンエミッタのバイポーラトランジスタに対して、最適な雑音指数Ｆopt及び最適な生成抵抗Ｒoptは、以下の２つの近似関係を用いることによって計算され、
【数１】
0003598289.tif 000005
βFがトランジスタのＤＣゲインを表し、ｒbがベースバルク抵抗を表し、ｇmがトランジスタのトランスコンダクタンスを表し、ｇmがｇm＝ｅＩc/ｋＴを満たし、また、ｅが電子の電荷を表し、ｋがボルツマン定数を表し、Ｔが絶対温度を表し、Ｉcがコレクタ電流を表す低雑音集積増幅回路の製造方法。
【請求項５】
請求項１、２又は４に記載の製造方法において、エミッタのインダクタンスＬe及び容量ＣL及び反応しない抵抗ＲLによって形成される一連の回路を含む負荷を有するコモンエミッタのバイポーラトランジスタに対して、
パワーマッチングは次に示す式を用いることによって決定され、
【数２】
0003598289.tif 000006
ＸeがエミッタのインダクタンスのリアクタンスＸe＝ｊωＬeを表し、Ｘμがコレクタベース容量Ｘμ＝−ｊ/ωＣμのリアクタンスを表し、ｇmがトランジスタのトランスコンダクタンスを表し、|ＺE|及びΦがそれぞれ、ターゲット入力インピーダンスＺE＝|ＺE|・ｅｊΦの大きさ及び位相Φを表し、Ｘπがバイポーラトランジスタのπ形等価回路におけるベース−エミッタインピーダンスを表す低雑音集積増幅回路の製造方法。
【発明の詳細な説明】
本発明は、低雑音集積増幅回路の製造方法に関するものである。
【０００１】
既知の集積低雑音増幅器を用いるために、ユーザは、低雑音増幅器の入力インピーダンスを、前段階又は前段階の伝送素子の出力インピーダンスに最適なマッチング（同調）をとったマッチング回路を開発しなければならない。これにより、低雑音増幅器の入力時におけるパワー（電力）の反射を最小限とすることができる。
【０００２】
バイポーラトランジスタの各π形等価回路は、文献：Ｇｒａｙ，Ｐａｕｌ「アナログ集積回路の解析と設計」（“Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ”）の３６頁及び３９頁に詳細に説明されている。上記トランジスタの雑音特性の計算は、７７６頁及び下記に説明されている。
【０００３】
文献：「最適受信器での同調回路の理論的境界（パート２）」（Ｔｈｅｏｒｅｔｉｃａｌ Ｌｉｍｉｔｓ ｆｏｒ Ｍａｔｃｈｉｎｇ Ｎｅｔｗｏｒｋｓ ｉｎ Ｏｐｔｉｃａｌ Ｒｅｃｅｉｖｅｒｓ（Ｐａｒｔ ＩＩ））、Ａ．Ｃｙｚｌｗｉｋ，Ｆｒｅｑｕｅｎｚ ４９巻，Ｎｏ．３／０４，５８−６５頁は、フォトダイオードに対する電界効果トランジスタの力及びノイズマッチングの方法を詳細に説明している。
【０００４】
しかしながら、増幅器の雑音指数は、増幅器の雑音特性に依存するので、予め設定された雑音指数よりも小さいことを確かめることは不可能である。
【０００５】
さらに、外部の構成要素によるマッチング回路の実現及び外寸法は、集積低雑音増幅器の回路に関して、さらにコストや大型化が生じる。
【０００６】
それゆえ、本発明は、上記タイプの増幅器を用いる際にさらなる外部回路を必要としない、低雑音集積増幅回路の製造方法を提供することを目的としている。
【０００７】
本発明は、請求項１の各特徴を組み合わせることによって、上記目的を達成している。
【０００８】
本発明は、生成抵抗の複素インピーダンスの実部に依存する雑音指数を有する、増幅器の雑音指数Ｆ（ＲＧ）が、増幅器の上流に接続された任意の伝送素子の、予め設定された出力インピーダンスの実部の存在し得る範囲内にて、雑音指数に対して予め設定された期待される値Ｆｄｅｓｉｒｅｄよりも小さくなるように、パラメータが選択される場合に、前段階の伝送素子の予め設定された出力インピーダンスに対する「ノイズマッチング」が達成することができることに基づいている。上記パラメータとしては、例えば、集積低雑音増幅器の製造のプロセスパラメータ、増幅器における１つ以上の構成要素の幾何学パラメータ、増幅器の構成要素の大きさ、コレクタ電流又はドレイン電流のうちの１つ以上からなる互いに異なったものが挙げられる。
【０００９】
厳密に言えば、生成抵抗（ｇｅｎｅｒａｔｏｒ  ｒｅｓｉｓｔａｎｃｅ）の実部の関数として生成する雑音指数のグラフが最小となる際に、生成抵抗の実部の値が、前段階の伝送素子における出力インピーダンスの実部に対応する場合にのみ、真のノイズマッチングがとられるが、以下では、上記の条件がほぼ満たされているだけである場合の、ノイズマッチングについて説明する。
【００１０】
本発明によれば、上記のパラメータがノイズマッチングを与えるように選択される場合、増幅器の入力段におけるトランジスタのコレクタあるいはドレイン上での実際上の負荷は、実質的に、前段階の伝送素子における出力インピーダンスの複素共役に等しい増幅器の入力インピーダンスを生み出すように選択される。言い換えれば、上記負荷の選択によってパワーマッチングが実行される。
【００１１】
この場合、本発明は、ミラー効果を利用し、バイポーラトランジスタのエミッタ回路又は電界効果トランジスタのソース回路内の電圧ゲインに付随して増加するコレクタ−ベース容量又はドレイン−ゲート容量によって、増幅回路の入力容量を決定している。
【００１２】
電圧ゲインは、一般的に、入力段でのトランジスタのコレクタあるいはドレインでの（複素）負荷にのみ依存する複素量であるので、エミッタやソースでのインダクタンス（又はインピーダンス）が適切であるならば、入力インピーダンスが大きさによって選択されるだけでなく、複素面での特定の境界領域内にて回転され得ることも意味する。
【００１３】
その結果、境界領域（にも関わらず、かなり広い）での負荷の最適な選択により、増幅器の入力インピーダンスは、前段階の伝送素子における出力インピーダンスの複素共役に対応するように決定することができる。
【００１４】
ミラー効果の強度は、増幅回路の雑音等価回路において、実質的に、入力に関する雑音ソースには影響を及ぼさない。言い換えれば、本発明に係る方法によって、ノイズマッチング及びパワーマッチングは、実質的に、互いに独立して行うことができる。
【００１５】
本発明に係る方法の実施の形態によれば、ノイズマッチングが第１ステップ（段階）にて行われ、パワーマッチングが次の第２ステップにて行われる。ノイズマッチングでは複数の量が考慮されなければならないが、パワーマッチングにおいては単一の量としての対応する負荷を選択することによってのみにて実質的な効果をもたらすので、上記の操作手順は、煩雑さをより低減できるという有利さを有している。
【００１６】
本発明に係る方法の実施の形態によれば、最初に、必須のパラメータの（好ましくは、目的の達成に役立つような）組み合わせが、ノイズマッチングのために選択される。これらのパラメータとともに、最小雑音指数Ｆｏｐｔ、及び、各パラメータに関連づけられた最適な生成抵抗Ｒｏｐｔの実部とが決定される。
【００１７】
もちろん、単純化された近似の関係を用いることや、解析シミュレーション法又は計算シミュレーション法を用いることによっても同様の効果が得られる。これらの量が、許容し得る雑音指数及び前段階の出力インピーダンスの実部の内訳に対応しているならば、その方法は、パワーマッチングを実行し続けることができる。
【００１８】
しかしながら、説明は省略するが、より小さい最適な雑音指数及び、最適な生成抵抗の実部と出力複素インピーダンスとの間のよりよい一致を得るために、パラメータの値の修正を試みることも可能であることは言うまでもない。
【００１９】
本発明の一実施の形態によれば、バイポーラトランジスタでの入力段に関して、雑音指数又は最適な雑音指数、及び、生成抵抗又は最適な生成抵抗は、ベースバルク抵抗及びコレクタ電流の関数として近似的に計算される。対応する方法にて、ゲート−ソース容量及びドレイン電流といったパラメータは、電界効果トランジスタとともに入力段に対して用いることができる。
【００２０】
上記の目的を達成するために、コモンエミッタのバイポーラトランジスタに関して、２つの近似式が用いられる。
【００２１】
【数３】
0003598289.tif 000002
ここで、βＦはトランジスタのＤＣゲインを表し、ｒｂはベースバルク抵抗を表し、ｇｍはトランジスタのトランスコンダクタンスを表し、ｇｍに対してｇｍ＝ｅＩｃ／ｋＴが成り立つ。なお、ｅは電子の電荷、ｋはボルツマン定数、Ｔは絶対温度、Ｉｃはコレクタ電流を表す。
【００２２】
さらに、本発明に係る方法を改良した場合は、従属請求項にて現されている。
【００２３】
本発明は、以下に述べる図を参照することによって、より詳細に説明される。
【００２４】
図１は、任意の伝送素子３の下流に接続された低雑音増幅器１を示す概略図である。図１の単純化された図では、増幅器は、コモンエミッタを有するバイポーラトランジスタＴ１を有する一段のみで構成されている。
【００２５】
しかしながら、バイポーラトランジスタもまた、所望された如何なるタイプの、コモンソースの電界効果トランジスタによっても置き換えることができる。それゆえ、次に説明するように、バイポーラトランジスタのそれぞれのパラメータが、電界効果トランジスタの対応するパラメータによって置き換えられなければならない場合にも、もちろん適用することができる。
【００２６】
エミッタ回路は、出力に際して複素負荷ＺＬに接続され、例えば、複素負荷ＺＬは、抵抗器ＲＬの実部、及びコンデンサＣＬによって構成された連続する回路を含んでいる。この複素負荷の特別な場合が、図１にて選択されたのは、この選択により、ミラー効果及び集積されたトランジスタの通常の特性によって、実軸（以下を参照）上での入力インピーダンスＺＥの回転を達成することが可能になるためである。この選択は、例えば、実部の特性インピーダンスが５０Ωになるように、パワーマッチングを行わなければならない、低雑音増幅器を用いる場合に、通常必要である。
【００２７】
しかしながら、複素負荷ＺＬは常に、入力段のトランジスタのコレクタ上に実際に生じ、例えば、下流側の増幅器等のような所望された如何なるタイプの下流側の集積された伝送素子からの反応を含む負荷であり、また、外部負荷である。
【００２８】
トランジスタＴ１のエミッタでのインダクタンスＬｅは、実際には、通常存在し、かつ、Ｅターミナル（ｇｒｏｕｎｄ ｔｅｒｍｉｎａｌ）にエミッタを接続するボンディングワイヤによってもたらされる。
【００２９】
増幅器回路１の構成にて、一方では、増幅器回路の雑音指数Ｆが予め設定された値Ｆｄｅｓｉｒｅｄよりも小さいという要求を満たすことが必ず必要である。他方、増幅器回路１の入力時の反射を避けるために、前段階の伝送素子３に対するパワーマッチングを行う必要がある。言い換えれば、前段階の伝送素子の出力インピーダンスＺＡは、増幅器回路の入力インピーダンスＺＥの複素共役に等しくなければならない。
【００３０】
実際、増幅器回路の雑音指数は、特に、上記トランジスタがバイポーラトランジスタとして製造されている場合には、増幅器の入力段でのトランジスタＴ１のコレクタ電流Ｉｃ及びベースバルク抵抗ｒｂに依存する。また、増幅器回路の雑音指数は、上記トランジスタが電界効果トランジスタとして製造されている場合には、ゲート−ソース容量Ｃｇｓ及びドレイン電流に依存する。
【００３１】
さらに、増幅器回路の雑音指数は、図２に示すように、低雑音増幅器の雑音等価回路中での生成抵抗ＲＧの実部にも依存する。この場合、増幅器１は、理想的な雑音のない増幅器１’として説明される。雑音特性は、雑音電圧の揺らぎの自乗ｕ２を有する雑音電圧ソースの形態、及び、雑音電流の揺らぎの自乗ｉ２を有する雑音電流ソースの形態にて、２つの雑音ソース（図中、斜線部分）によってなる。
【００３２】
通常のトランジスタの場合、図３にてグラフで示すように、雑音指数Ｆは、生成抵抗の複素インピーダンスＺＧの実部ＲＧに依存する。
【００３３】
また、一般的に、雑音指数は、さらに生成するインピーダンスのサセプタンスにも依存する。ＭＯＳ電界効果トランジスタでは、少なくとも２つの雑音ソースの相関がないときは、増幅器の入力サセプタンスが、生成抵抗のインピーダンスにおける負のサセプタンスに等しくなる、つまり、チューニングが行われるならば、雑音指数が最小になるような、例えば、ほぼ放物線上に描かれたグラフを結果として得ることになる。その結果、増幅器が小型化される、又は、パワーマッチングにて操作する場合、雑音指数に関する生成抵抗のインピーダンスの反応する構成要素の影響を、少なくとも近似的に無視することができる。
【００３４】
本発明によれば、最初に、雑音指数に影響を及ぼす上記パラメータの値の組み合わせが、増幅器回路の製造のために選択される。この選択には、通常、対応する集積回路を実現するためのプロセスパラメータを含み、回路の構成要素の幾何学パラメータ、構成要素の大きさが含まれている。
【００３５】
この結果は、図３に示すように、雑音指数Ｆに対して依存する。例えば、点（ＲＧｏｐｔ１，Ｆｏｐｔ２）にて最小値を有する曲線５を考えれば、Ｆ≦Ｆｄｅｓｉｒｅｄが満たされるのは、水平方向の直線Ｆ＝Ｆｄｅｓｉｒｅｄと曲線５との２つの交差点間に生成抵抗ＲＧがある場合である。この条件が満たされない場合、つまり、Ｆ＝Ｆ（ＲＧ）に対する曲線が、Ｆ＝Ｆｄｅｓｉｒｅｄの直線を完全に越えている場合、生成抵抗の雑音指数の依存性に影響を及ぼすパラメータの値の新しい組み合わせを、常に選択する必要がある。
【００３６】
条件Ｆ（ＲＧ）≦Ｆｄｅｓｉｒｅｄが満たされるなら、さらに、条件ＲＧ≒Ｒｅ［ＺＥ］を満たす必要があり、これにより、全体のノイズマッチングが達成される。
【００３７】
上記条件が満たされない場合、上記の点の位置にて、関係するパラメータの値の新しい組み合わせを選択する必要がある。
【００３８】
例を挙げて説明したように、条件Ｆ≦Ｆｄｅｓｉｒｅｄが、選択されたパラメータの値の或る特別な組み合わせを満たすならば、予め設定された出力インピーダンスＺＡの実部は、直線Ｆｄｅｓｉｒｅｄと曲線５との交差点間にあるＲＧの範囲内でなければならない。
【００３９】
この場合、ノイズマッチングは、パラメータの値の選択された組み合わせに対して達成される。一方、新たに選択された値の組み合わせによって、図３に示す点（ＲＧｏｐｔ２，Ｆｏｐｔ２）にて最小値を有する曲線７が得られるならば、許容される生成抵抗ＲＧの許容範囲内にて正しい結果となるように、選択されるパラメータの範囲がシフトする。
【００４０】
予め設定された出力インピーダンスの実部が上記範囲内にある場合は、パラメータの選択を最初のステップで終了することができる。予め設定された出力インピーダンスの実部が上記範囲内にない場合は、パラメータの値における他の組み合わせを再び選択しなければならない。
【００４１】
しかしながら、条件Ｆ（ＲＧ）≦Ｆｄｅｓｉｒｅｄ及び条件ＲＧ≒Ｒｅ［ＺＥ］が両方ともに満たされている場合、パラメータの値のよりよい組み合わせを見出すように試みることが可能である。特に、生成抵抗ＲＧｏｐｔを最適値にするためには、予め設定された出力インピーダンスＺＡの実部に可能な限り一致させることが有益である。
【００４２】
この理由は、曲線Ｆ（ＲＧ）の勾配が上記一致点にてゼロに等しくなり、曲線の勾配は、上記一致点の近傍にてかなり小さくなる。その結果、例えば、横座標方向及び縦座標方向の両方にて、曲線Ｆ（ＲＧ）のわずかなシフトが生じ得る、例えば製造での揺らぎが、雑音指数Ｆに、ごくわずかな影響を与えるだけとなる。
【００４３】
言い換えれば、生成抵抗ＲＧの雑音指数Ｆに対する依存性を有する増幅器の動作中は、生成抵抗（入力前の伝送素子における出力インピーダンスＺＡの実部に等しい）が最適な生成抵抗値ＲＧからわずかにずれているために、最適な「ノイズマッチング」の場合よりも、雑音指数がわずかにおおきくなる。
【００４４】
次の段階では、低雑音増幅器のパワーマッチングが行われる。本発明によれば、このパワーマッチングは、入力トランジスタＴ１のコレクタに関する負荷ＺＬの対応する選択によってもたらされる。
【００４５】
つまり、このパワーマッチングは、入力段での電圧ゲインの対応する決定によってもたらされる。この場合、ミラー効果の結果として、複素負荷ＺＬが入力インピーダンスＺＥに影響を及ぼすことによる効果が説明される。
【００４６】
ミラー効果は、よく知られているように、寄生コレクタ−ベース容量（バイポーラトランジスタ）又はドレイン−ゲート容量（電界効果トランジスタ）によって引き起こされ、この寄生容量は、電圧のゲインによって増加され、ベースとエミッタとの間、又は、ゲートとソースとの間の入力容量に重ねられる。
【００４７】
電圧ゲインは、もっぱら負荷に依存するものとして説明され、複素数でもあるので、大きさの観点及び複素面での方向の双方の比較的幅広い領域（ｌｉｍｉｔ） にて、負荷の対応する選択により、入力インピーダンスを回転することが可能になる。この場合、通常行われることは、前段階の伝送素子における出力抵抗の全実部に、入力インピーダンスをマッチングすることである。
【００４８】
それゆえ、本発明は、負荷を変えることによって、入力インピーダンスに影響が及ぼされるにも関わらず、増幅回路の雑音特性が、最大許容範囲に影響を及ぼさない。従って、以前に説明したステップにて達成されるノイズマッチングは、パワーマッチングを達成するために、負荷を変えても影響を受けることはない。
【００４９】
上記の方法は、以下にて説明するように、最大許容範囲に単一化された関係である、すなわち、バイポーラトランジスタの特性を説明する非常に単純化されたモデルを用いることによって、説明される。しかしながら、詳細な説明を省略するが、複素数の解析的な解決策又は数的な解決策を許容するだけの、より複素数化されたモデルを用いることによっても、同様に実行される。
【００５０】
上述のように、生成抵抗ＲＧに依存する雑音指数Ｆは、トランジスタＴ１の製造にあたって、実質的に、ベースバルク抵抗ｒｂ及びコレクタ電流Ｉｃによって、つまり、トランジスタＴ１のトランスコンダクタンスｇｍによって、決定される。この場合、ｇｍ＝ｅ／ｋＴ・Ｉｃの関係が、トランスコンダクタンスに当てはまる。なお、ｅは電子の電荷、Ｔは絶対温度、ｋはボルツマン定数を表す。
【００５１】
最適な雑音指数及び最適な生成抵抗に対して、次に示す関係が近似的に当てはまる。
【００５２】
【数４】
0003598289.tif 000003
その結果、曲線Ｆ（ＲＧ）の最適操作位置は、少なくとも、ｒｂ及びＩｃの特定値に対して近似的に決定され得る。
【００５３】
バイポーラトランジスタを有する増幅器の好適な実施の形態として、図１に示すように、リアクタンスＸＬ＝−ｊ／ωＣＬにて、抵抗ＲＬ及びコンデンサＣＬを含んでなる負荷とともに、入力インピーダンスＺＥ＝｜ＺＥ｜・ｅｊΦを達成するための第１近似の関係の結果を、以下に示す。
【００５４】
【数５】
0003598289.tif 000004
ここで、ＸｅはエミッタインダクタンスＸｅ＝ｊωＬｅのリアクタンスを表し、Ｘμはコレクタ−ベース容量Ｘμ＝−ｊ／ωＣμのリアクタンスを表し、ｇｍはトランジスタの既知のトランスコンダクタンスを表し、｜ＺＥ｜及びΦは、それぞれ、ターゲット入力インピーダンスＺＥ＝｜ＺＥ｜・ｅｊΦの大きさ及び位相を表し、Ｘπはバイポーラトランジスタのπ等価回路のベース−エミッタインピーダンスを表す。
【００５５】
所望の入力インピーダンスＺＥの実部について、すなわち、Φ＝０に相当する場合、ＸＬは、ＸＬ＝Ｘμ／ｇｍ｜ＺＥ｜となり、同様に、ＲＬは、ＲＬ＝ＸＥＸμ／｜ＺＥ｜−Ｘμ／ｇｍＸπになる。
【００５６】
同様の単純化した関係は、製造された増幅回路の第１ステップにて、コモンソースの電界効果トランジスタに対しても、具体的に挙げることができる。しかしながら、実際には、トランジスタ特性を説明するために、より正確なモデルが用いられ、このモデルは、本発明の理解のためには重要ではない。そのため、電界効果トランジスタに対して一致する関係の詳細な説明は、ここでは省略し、また、より詳細なモデルの紹介及び説明も省略する。
【００５７】
本発明に係る集積低雑音増幅器の製造方法は、実質的には、２つの各ステップに単純化することができ、この２つの各ステップは、最終的に、実際には、互いに影響を及ぼさなくなる。増幅器がすでに、所望された適用、すなわち、特別な外部インピーダンスを有する入力前の伝送素子の出力での操作にて最適化されるので、増幅器に対する通常の外部回路は、必要ではない。
【図面の簡単な説明】
【図１】入力前の任意の伝送素子の下流に接続された、負荷ＺＬを有する低雑音増幅器の概略図である。
【図２】増幅器の雑音等価回路を示す図である。
【図３】生成抵抗の複素インピーダンスの実部ＲＧにおける増幅器の雑音指数Ｆの依存性を示す図である。
【図１】
0003598289.tif 000007
【図２】
0003598289.tif 000008
【図３】
0003598289.tif 000009