(57)【特許請求の範囲】
【請求項１】
検出対象の電磁波に感応して電荷を生成する半導体膜と、
上記半導体膜で生成された電荷を取り出す電荷収集電極とを備えた電磁波検出器において、
上記半導体膜はセレンを主成分とする非晶質の膜であり、
上記電荷収集電極上に上記半導体膜が形成され、
上記電荷収集電極が非晶質透明導電酸化膜からなり、上記電荷収集電極の表面の凸凹が、５ｎｍ以下であることを特徴とする電磁波検出器。
【請求項２】
上記電荷収集電極が非晶質のインジウムと錫との酸化物からなることを特徴とする請求項１に記載の電磁波検出器。
【請求項３】
上記電荷収集電極が、インジウムと、亜鉛またはゲルマニウムとを含有することを特徴とする請求項１に記載の電磁波検出器。
【請求項４】
上記電荷収集電極が、スパッタリング法により、水素および／または水が混入されたスパッタガス中にて成膜されたものであることを特徴とする請求項１ないし３のいずれか一項に記載の電磁波検出器。
【請求項５】
上記半導体膜と上記電荷収集電極との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることを特徴とする請求項１ないし４のいずれか一項に記載の電磁波検出器。
【請求項６】
上記半導体膜を介して上記電荷収集電極と対向するようにバイアス電極が設けられ、該バイアス電極と、上記半導体膜との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることを特徴とする請求項１ないし５のいずれか一項に記載の電磁波検出器。
【請求項７】
上記半導体膜の膜厚は、０．５ｍｍ〜１．５ｍｍであることを特徴とする請求項１ないし６のいずれか一項に記載の電磁波検出器。
【請求項８】
請求項１ないし７のいずれか一項に記載の電磁波検出器を複数備えた画像検出器であって、
上記電荷収集電極が、１次元または２次元に複数配列されると共に、上記電荷収集電極に個別に接続された電荷蓄積容量と、該電荷蓄積容量に個別に接続されたスイッチング素子とを複数備えていることを特徴とする画像検出器。
【請求項９】
検出対象の電磁波に感応して電荷を生成する半導体膜と、
上記半導体膜で生成された電荷を取り出す電荷収集電極とを備えた電磁波検出器の製造方法において、
上記半導体膜として、セレンを主成分とする非晶質の膜を用い、
上記電荷収集電極として非晶質透明導電酸化膜を用い、
上記非晶質透明導電酸化膜を、スパッタリング法により、水素および／または水が混入されたスパッタガス中にて形成して、上記電荷収集電極の表面の凸凹を５ｎｍ以下に形成することを特徴とする電磁波検出器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｘ線等の放射線、可視光、赤外線等の電磁波による画像を検出できる電磁波検出器及び画像検出器に係り、半導体膜の局所的な構造変化や電荷阻止特性の不良の発生が少ない電磁波検出器及び画像検出器に関するものである。
【０００２】
【従来の技術】
従来より、電磁波検出器の一種として、例えば、Ｘ線等の電磁波を感知して電荷（電子−正孔対）を発生する半導体膜、すなわち電磁波導電性を有する半導体膜と、画素電極等からなる半導体センサとを行方向及び列方向の二次元状に配置するとともに、各画素電極毎にスイッチング素子を設けて、各行毎にスイッチング素子を順次オンにして各列毎に上記電荷を読み出す二次元画像検出器が知られている。
【０００３】
上記二次元画像検出器は、例えば、特開平４−２１２４５８号公報（対応米国特許第５１３２５４１号）、文献「  Ｄ．  Ｌ．  Ｌｅｅ，  ｅｔ  ａｌ．，  ”  Ａ  Ｎｅｗ  Ｄｉｇｉｔａｌ  Ｄｅｔｅｃｔｏｒ  ｆｏｒ  Ｐｒｏｊｅｃｔｉｏｎ  Ｒａｄｉｏｇｒａｐｈｙ  ”  ，ＳＰＩＥ，２４３２，ｐｐ．２３７−２４９，１９９５    」等にその構造や原理が記載されている。
【０００４】
上記文献”  Ａ  Ｎｅｗ  Ｄｉｇｉｔａｌ  Ｄｅｔｅｃｔｏｒ  ｆｏｒ  Ｐｒｏｊｅｃｔｉｏｎ  Ｒａｄｉｏｇｒａｐｈｙ  ”  に記載の従来の二次元画像検出器の構成と原理とについて以下に簡単に説明する。図３は、該文献に記載の二次元画像検出器の構成を示す断面図である。
【０００５】
二次元画像検出器は、例えばＳｅからなり、電磁波導電性を示す半導体膜３１を備え、この上層に単一のバイアス電極３２が、下層に複数の電荷収集電極３３…が形成されている。各電荷収集電極３３は、それぞれ電荷蓄積容量（Ｃｓ  ）３４及びスイッチング素子３５に接続されている。また、半導体膜３１とバイアス電極３２との間には電荷阻止層として誘電体層３６が設けられている。また、半導体膜３１と電荷収集電極３３との間には、電荷阻止層として電子阻止層３７が設けられている。
【０００６】
このような二次元画像検出器にＸ線等の電磁波が入射すると、半導体膜３１内で電荷（電子−正孔対）が発生する。半導体膜３１で発生した電子は＋電極側に、正孔は−電極側に移動し、その結果、電荷蓄積容量３４に電荷が蓄積される仕組みになっている。電荷蓄積容量３４に蓄積された電荷は、スイッチング素子３５をオンにすることで外部に取り出される。このような電荷収集電極３３、電荷蓄積容量３４、スイッチング素子３５を二次元状に配置し、線順次に電荷を読み出していくことで、検出対象である電磁波の二次元情報を得ることが可能となる。
【０００７】
一般に、電磁波導電性を有する半導体膜としては、Ｓｅ、ＣｄＴｅ、ＣｄＺｎＴｅ、ＰｂＩ２  、ＨｇＩ２  、ＳｉＧｅ、Ｓｉ等が使用されるが、上記文献においては、暗抵抗が高く、Ｘ線照射に対して良好な電磁波導電性を示し、真空蒸着法により低温で大面積成膜が可能な非晶質（アモルファス）材料が好まれ、アモルファスＳｅ（ａ−Ｓｅ）膜が広く用いられている。
【０００８】
また、電荷収集電極としては、各種の金属膜や導電酸化膜が使用されているが、下記の理由により、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）等の透明導電酸化膜が用いられることが多い。
【０００９】
（１）二次元画像検出器において入射Ｘ線量が多い場合、不要な電荷が半導体膜中（あるいは半導体膜と隣接する層との界面付近）に捕獲されることがある。このような残留電荷は、長時間メモリーされたり、時間をかけつつ移動したりするので、以降の画像検出時にＸ線検出特性が劣化したり、残像（虚像）が現れたりして問題になる。そこで、特開平９−９１５３号公報（対応米国特許第５５６３４２１号）には、半導体膜に残留電荷が発生した場合に、半導体膜の外側から光を照射することで、残留電荷を励起させて取り除く方法が開示されている。この場合、半導体膜の下側（電荷収集電極側）から効率よく光を照射するためには、電荷収集電極が照射光に対して透明である必要がある。
【００１０】
（２）電荷収集電極の面積充填率（フィルファクター）を大きくするためや、また、スイッチング素子をシールドする目的で、スイッチング素子を覆うように電荷収集電極を形成することが望まれるが、電荷収集電極が不透明であると、電荷収集電極の形成後にスイッチング素子を観察することができない。例えば、電荷収集電極を形成後、スイッチング素子の特性検査を行う場合、スイッチング素子が不透明な電荷収集電極で覆われていると、スイッチング素子の特性不良が見つかった際、その原因を解明するために光学顕微鏡等で観察することができない。従って、電荷収集電極の形成後もスイッチング素子を容易に観察することができるように、電荷収集電極は透明であることが望ましい。
【００１１】
【発明が解決しようとする課題】
しかしながら、電荷収集電極としてＩＴＯ等の透明導電酸化膜を用い、その上に直接、または電荷阻止層を介して、ａ−Ｓｅ膜を成膜すると以下のような問題が発生しやすい。
【００１２】
ＩＴＯ膜は、比較的低温で成膜できる点や、大面積成膜にも向いている点で、上記用途の場合、スパッタリング法で成膜される。しかし、スパッタリング法で得られたＩＴＯ膜は通常、多結晶膜となるため、得られる膜の表面はランダムに並んだ結晶の影響により、微細な凹凸や局所的な突起が存在する。
【００１３】
このような凹凸や突起が存在するＩＴＯ膜表面に半導体膜としてａ−Ｓｅ膜を直接、あるいは電荷阻止層を介して成膜すると、凹凸の激しい領域や突起の部分で、ａ−Ｓｅ膜の構造が局所的に変化（例えば、結晶化）したり、その部分の電荷阻止特性が悪くなり、暗電流が局所的に増加したりする現象が起きることがある。特に、ａ−Ｓｅ膜を半導体膜として使用する検出器の場合、１０Ｖ／μｍ程度の強い電界で動作させる必要があるため上記不良が発生しやすい。
【００１４】
本発明は上記問題点に鑑みてなされたものであり、その目的は、半導体膜の局所的な構造変化や電荷阻止特性の不良の発生が少ない電磁波検出器及び画像検出器を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の電磁波検出器は、上記の課題を解決するために、検出対象の電磁波に感応して電荷を生成する半導体膜と、半導体膜で生成された電荷を取り出す電荷収集電極とを備えた電磁波検出器において、電荷収集電極が非晶質透明導電酸化膜からなることを特徴としている。
【００１６】
上記の構成によれば、電荷収集電極が非晶質透明導電酸化膜からなるので、非晶質透明導電酸化膜の表面のモフォロジーの滑らかさにより、電荷収集電極表面の凹凸や局所的な突起を少なくすることができる。従って、電荷収集電極上に成膜される半導体膜の局所的な変化や電荷阻止特性の不良の発生の少ない電磁波検出器を提供することができる。
【００１７】
上記の発明における電磁波検出器は、電荷収集電極が、非晶質のインジウムと錫との酸化物からなることが好ましい。
【００１８】
上記の構成によれば、例えば、電荷収集電極の抵抗値や透明性が劣化するといったトレードオフを防止することができる。
【００１９】
上記の発明における電磁波検出器は、電荷収集電極が、インジウムと、亜鉛またはゲルマニウムとを含有することにより、より一層容易に非晶質の透明導電膜を成膜することができる。
【００２０】
上記の発明における電磁波検出器は、上記電荷収集電極が、スパッタリング法により水素および／または水が混入されたスパッタガス中にて成膜されたものであることがより好ましい。
【００２１】
上記の構成によれば、電荷収集電極が、スパッタリング法により水素および／または水が混入されたスパッタガス中にて成膜されたものであるので、非晶質の透明導電膜である電荷収集電極を安定して成膜する事ができる。
【００２２】
上記の発明における電磁波検出器は、半導体膜と電荷収集電極との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることが好ましい。
【００２３】
上記の構成によれば、半導体膜と電荷収集電極との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることにより、電荷が電荷収集電極から半導体膜に注入されるのを防止し、暗電流の増加を防止することができる。
【００２４】
上記の発明における電磁波検出器は、半導体膜を介して電荷収集電極と対向するようにバイアス電極が設けられ、該バイアス電極と、半導体膜との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることが好ましい。
【００２５】
上記の構成によれば、半導体膜を介して電荷収集電極と対向するようにバイアス電極が設けられ、該バイアス電極と、半導体膜との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されていることにより、暗電流の増加を防止することができる。
【００２６】
上記の発明における電磁波検出器は、半導体膜がセレンを主成分とする非晶質の膜からなることが好ましい。
上記の構成によれば、半導体膜がセレンを主成分とする非晶質の膜からなるので、暗抵抗が高く、Ｘ線照射に対して良好な電磁波導電特性を示し、真空蒸着法により低温で大面積成膜が可能な半導体膜を形成することができる。
【００２７】
上記の発明における電磁波検出器は、電荷収集電極の表面の凹凸が、５ｎｍ以下であることが好ましい。
上記の構成によれば、電荷収集電極の表面の凹凸や局所的な突起に起因する特性不良の発生を抑制することができる。
【００２８】
本発明の画像検出器は、上記の課題を解決するために、電磁波検出器を複数備えた画像検出器であって、上記電荷収集電極が１次元または２次元に複数配列されると共に、上記電荷収集電極に個別に接続された電荷蓄積容量と、該電荷蓄積容量に個別に接続されたスイッチング素子とを複数備えていることを特徴としている。
【００２９】
上記の構成によれば、電荷収集電極が、１次元または２次元に複数配列されると共に、上記電荷収集電極に個別に接続された電荷蓄積容量と、該電荷蓄積容量に個別に接続されたスイッチング素子とを複数備えているので、１次元または２次元の電磁波情報を一旦電荷蓄積容量に蓄積し、スイッチング素子を順次走査していくことで、１次元または２次元の電荷情報を簡単に読み出すことができる。また、電荷収集電極を分割パターニングすることができる。従って、電荷収集電極上に成膜される半導体膜の局所的な変化や電荷阻止特性の不良の発生の少ない画像検出器を提供することができる。
【００３０】
【発明の実施の形態】
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００３１】
以下の説明においては、電磁波検出器を複数備えており、それを２次元に配列されたものを二次元画像検出器とする。
【００３２】
図１は、本発明の実施の一形態における電磁波検出器としての二次元画像検出器の１画素単位の構造を示す断面図、図２はその平面図である。図１、図２に示す１画素のサイズは、０．１ｍｍ×０．１ｍｍ〜０．３ｍｍ×０．３ｍｍ程度であり、二次元画像検出器全体としてはこの画素（電磁波検出器）がＸＹマトリクス状に５００×５００〜３０００×３０００画素程度配列されたものが一般的である。
【００３３】
図１に示すように、二次元画像検出器は、アクティブマトリックス基板１０上に、電磁波導電性を有する半導体膜６、及び、図示しない高圧電源に接続されたバイアス電極（共通電極）７が順次形成されている。半導体膜６は、Ｘ線などの電磁波が照射されることにより、内部に電荷（電子−正孔）を発生するものである。つまり、半導体膜６は電磁波導電性を有し、Ｘ線による画像情報を電荷情報に変換するためのものである。また、半導体膜６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。ここで、主成分とは、５０％以上の含有率を有するということである。
【００３４】
以下に、アクティブマトリックス基板１０について詳しく説明する。
【００３５】
アクティブマトリックス基板１０は、ガラス基板１、ゲート電極２、電荷蓄積容量電極（以下、Ｃｓ  電極と称する）１４、ゲート絶縁膜１５、接続電極１３、チャネル層８、コンタクト層９、データ電極３、絶縁保護膜１７、層間絶縁膜１２、電荷収集電極１１とを有している。
【００３６】
また、ゲート電極２やゲート絶縁膜１５、データ電極３、接続電極１３、チャネル層８、コンタクト層９等で以て薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）４が構成されており、Ｃｓ  電極１４やゲート絶縁膜１５、接続電極１３等で以て電荷蓄積容量（Ｃｓ  ）５が構成されている。
【００３７】
ガラス基板１は支持基板であり、ガラス基板１としては、例えば、無アルカリガラス基板（例えば、コーニング社製＃１７３７等）を用いることができる。ゲート電極（走査線）２及びデータ電極３は、格子状に配列された電極配線であり、その交点には薄膜トランジスタ（以下、ＴＦＴと称する）４が形成されている。ＴＦＴ４はスイッチング素子であり、そのソース・ドレインは、各々データ電極３と接続電極１３とに接続されている。データ電極３はそのソース電極、接続電極１３はそのドレイン電極である。つまり、データ電極３は、信号線としての直線部分と、ＴＦＴ４を構成するための延長部分とを備えており、接続電極１３は、ＴＦＴ４と電荷蓄積容量５とをつなぐように設けられている。
【００３８】
ゲート絶縁膜１５は、ＳｉＮＸ  や、ＳｉＯＸ  等からなっている。ゲート絶縁膜１５は、ゲート電極２及びＣｓ  電極１４を覆うように設けられており、ゲート電極２上に位置する部位がＴＦＴ４におけるゲート絶縁膜として作用し、Ｃｓ  電極１４上に位置する部位は電荷蓄積容量５における誘電体層として作用する。つまり、電荷蓄積容量５は、ゲート電極２と同一層に形成されたＣｓ  電極１４と接続電極１３との重畳領域によって形成されている。なお、ゲート絶縁膜１５としては、ＳｉＮＸ  やＳｉＯＸ  に限らず、ゲート電極２及びＣｓ  電極１４を陽極酸化した陽極酸化膜を併用することもできる。
【００３９】
また、チャネル層（ｉ層）８はＴＦＴ４のチャネル部であり、データ電極３と接続電極１３とを結ぶ電流の通路である。コンタクト層（ｎ＋  層）９はデータ電極３と接続電極１３とのコンタクトを図る。
【００４０】
絶縁保護膜１７は、データ電極３及び接続電極１３上、つまり、ガラス基板１上に、ほぼ全面（ほぼ全領域）にわたって形成されている。これにより、接続電極１３とデータ電極３とを保護すると共に、電気的な絶縁分離を図っている。また、絶縁保護膜１７は、その所定位置、つまり、接続電極１３において電荷蓄積容量５を介してＣｓ  電極１４と対向している部分上に位置する部位に、コンタクトホール１６を有している。
【００４１】
電荷収集電極１１は、非晶質透明導電酸化膜からなっている。電荷収集電極１１は、コンタクトホール１６を埋めるようにして形成されており、データ電極３上及び接続電極１３上に積層されている。電荷収集電極１１と半導体膜６とは電気的に導通しており、半導体膜６で発生した電荷を電荷収集電極１１で収集できるようになっている。
【００４２】
層間絶縁膜１２は、感光性を有するアクリル樹脂からなり、ＴＦＴ４の電気的な絶縁分離を図っている。層間絶縁膜１２には、コンタクトホール１６が貫通しており、電荷収集電極１１は接続電極１３に接続されている。
【００４３】
ガラス基板１上には、ゲート電極２及びＣｓ  電極１４が設けられている。ゲート電極２の上方には、ゲート絶縁膜１５を介して、チャネル層（ｉ層）８、及び、コンタクト層（ｎ＋  層）９がこの順に形成されている。コンタクト層９上には、データ電極３と接続電極１３とが形成されている。接続電極１３は、電荷蓄積容量５を構成する層の上方に積層されている。また、接続電極１３とデータ電極３の上方には絶縁保護膜１７が配されている。
【００４４】
絶縁保護膜１７の上方には、ＴＦＴ４の層間絶縁膜１２が設けられている。層間絶縁膜１２の上層、すなわちアクティブマトリックス基板１０の最上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴ４とは接続電極１３を介して接続されている。
【００４５】
また、Ｃｓ  電極１４の上方にはゲート絶縁膜１５が配されており、その上方には接続電極１３が配されている。電荷収集電極１１と接続電極１３とは、層間絶縁膜１２を貫通するコンタクトホール１６によって接続されている。
【００４６】
バイアス電極７とＣｓ  電極１４との間には、図示しない高圧電源が接続されている。この高圧電源により、バイアス電極７とＣｓ  電極１４との間に電圧が印加される。これにより、電荷蓄積容量５を介してバイアス電極７と電荷収集電極１１との間に電界を発生させることができる。このとき、半導体膜６と電荷蓄積容量５とは、電気的に直列に接続された構造になっているので、バイアス電極７にバイアス電圧を印加しておくと、半導体膜６内で電荷（電子−正孔対）が発生する。半導体膜６で発生した電子は＋電極側に、正孔は−電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。
【００４７】
二次元画像検出器全体としては、電荷収集電極１１は１次元または２次元に複数配列されると共に、電荷収集電極１１に個別に接続された電荷蓄積容量５と、電荷蓄積容量５に個別に接続されたＴＦＴ４とを複数備えている。これにより、１次元または２次元の電磁波情報を一旦電荷蓄積容量５に蓄積し、ＴＦＴ４を順次走査していくことで、１次元または２次元の電荷情報を簡単に読み出すことができる。
【００４８】
以下に、二次元画像検出器の製造工程の一例について説明する。
【００４９】
まず、ガラス基板１上に、ＴａやＡｌ等の金属膜をスパッタ蒸着により厚さ約３００ｎｍに成膜した後、所望の形状にパターニングすることにより、ゲート電極２及びＣｓ  電極１４を形成する。
【００５０】
そして、このゲート電極２及びＣｓ  電極１４を覆うようにして、ガラス基板１の略全面にＳｉＮＸ  や、ＳｉＯＸ  等からなるゲート絶縁膜１５をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法により厚さ約３５０ｎｍに成膜する。なお、ゲート絶縁膜１５としては、ＳｉＮＸ  やＳｉＯＸ  に限らず、ゲート電極２及びＣｓ  電極１４を陽極酸化した陽極酸化膜を併用することもできる。
【００５１】
また、ゲート絶縁膜１５を介して、ゲート電極２の上方にチャネル層８が配されるように、ＣＶＤ法により、アモルファスシリコン（以下、ａ−Ｓｉと称する）を、厚さ約１００ｎｍに成膜した後、所望の形状にパターニングすることにより、チャネル層８を形成する。
【００５２】
チャネル層８の上層にコンタクト層９が配されるように、ＣＶＤ法によりａ−Ｓｉを厚さ約４０ｎｍに成膜した後、所望の形状にパターニングすることにより、コンタクト層９を形成する。
【００５３】
さらに、コンタクト層９上に、ＴａやＡｌ等の金属膜をスパッタ蒸着により厚さ約３００ｎｍに成膜した後、所望の形状にパターニングすることにより、データ電極３及び接続電極１３を形成する。
【００５４】
このようにしてＴＦＴ４及び電荷蓄積容量５等を形成したガラス基板１の略全面を覆うようにＳｉＮＸ  をＣＶＤ法で厚さ約３００ｎｍに成膜することにより、絶縁保護膜１７を形成する。その後、コンタクトホール１６となる接続電極１３上の所定の部分に形成された、ＳｉＮＸ  膜を除去しておく。
【００５５】
上記絶縁保護膜１７上の略全面を覆うように、感光性を有するアクリル樹脂等を厚さ約３μｍに成膜し、層間絶縁膜１２を形成する。そして、フォトリソグラフィ技術によるパターニングを行い、絶縁保護膜１７におけるコンタクトホール１６となる部分と位置合わせをしてコンタクトホール１６を形成する。
【００５６】
層間絶縁膜１２上に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）等の非晶質透明導電酸化膜をスパッタ蒸着法にて厚さ約２００ｎｍに成膜し、所望の形状にパターニングして電荷収集電極１１を形成する。この時、絶縁保護膜１７及び層間絶縁膜１２に設けたコンタクトホール１６を介して、電荷収集電極１１と接続電極１３とを電気的に導通させる（短絡させる）。
【００５７】
なお、本実施の形態では上述したように、アクティブマトリックス基板１０として電荷収集電極１１がＴＦＴ４の上方にオーバーラップする、いわゆる屋根型構造（マッシュルーム電極構造）を採用しているが、非屋根型構造を採用してもかまわない。また、スイッチング素子としてａ−Ｓｉを用いたＴＦＴ４を用いたが、これに限らず、ｐ−Ｓｉ（ポリシリコン）を用いてもよい。また、データ電極３及び接続電極１３がゲート絶縁膜１５を介してゲート電極２より上方にある逆スタガ構造を採用したが、スタガ構造にしてもよい。
【００５８】
上記のように形成されたアクティブマトリックス基板１０の画素配列領域をすべて覆うように、ａ−Ｓｅ（アモルファスセレン）からなり電磁波導電性を有する半導体膜６を真空蒸着法により膜厚が約０．５ｍｍ〜１．５ｍｍになるように成膜する。
【００５９】
最後に、半導体膜６の略全面にＡｕ、Ａｌなどからなるバイアス電極７を真空蒸着法により約２００ｎｍの厚さで形成する。
【００６０】
なお、半導体膜６と電荷収集電極１１との界面に、電子又は正孔の半導体膜６への注入を阻止する電荷注入阻止層や、半導体膜６と電荷収集電極１１との密着性を向上させるバッファー層を形成してもよい。また同様に、半導体膜６とバイアス電極７の界面にも電荷注入阻止層やバッファー層を形成してもよい。電荷注入阻止層やバッファー層としてはａ−Ａｓ２  Ｓｅ３  や、アルカリ元素イオンやハロゲン元素イオンが添加されたａ−Ｓｅ等を用いることが可能である。
【００６１】
次に、上記構造の二次元画像検出器の動作原理について説明する。バイアス電極７とＣｓ  電極１４との間に電圧を印加した状態で、半導体膜６にＸ線が照射されると、半導体膜６内に電荷（電子−正孔対）が発生する。そして、半導体膜６と電荷蓄積容量５とは電気的に直列に接続された構造となっているので、半導体膜６内に発生した電子は＋電極側に、正孔は−電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。
【００６２】
電荷蓄積容量５に蓄積された電荷は、ゲート電極２への入力信号によってＴＦＴ４をオン状態にすることによりデータ電極３を介して外部に取り出すことが可能となる。
【００６３】
そして、ゲート電極２とデータ電極３とからなる電極配線、ＴＦＴ４及び電荷蓄積容量５は、すべてＸＹマトリクス状に設けられているため、ゲート電極に入力する信号を順次走査し、データ電極３からの信号をデータ電極３毎に検知することにより、二次元的にＸ線の画像情報を得ることが可能となる。
【００６４】
続いて、電荷収集電極１１について詳細に説明する。本発明で用いる電荷収集電極１１は、非晶質透明導電酸化膜によって構成されている。非晶質透明導電酸化膜材料としては、インジウムと錫との酸化物（ＩＴＯ）や、インジウムと亜鉛との酸化物（ＩＺＯ：Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄ）、インジウムとゲルマニウムとの酸化物（ＩＧＯ：Ｉｎｄｉｕｍ−Ｇｅｒｍａｎｉｕｍ−Ｏｘｉｄｅ）等を基本組成とするものを使用することができる。
【００６５】
非晶質透明導電酸化膜は、スパッタリング法で成膜する際に、低温で成膜したり、スパッタリング中のガス圧をある一定以上に設定するなどの方法でも簡単に成膜することができるが、この場合、非晶質透明導電酸化膜の抵抗値や透明性が劣化するといったトレードオフが見られる。これに対し、上記のトレードオフが無く（又は小さく）、かつ安定して非晶質透明導電酸化膜を得るためには、以下の方法が有効である。
【００６６】
（１）アルゴン等の不活性ガス中に、必要に応じて酸素を混入し、さらに、水素または水を混入させたスパッタガスを用いてＩＴＯをスパッタ成膜することで、非晶質のＩＴＯ膜を形成する。なお、スパッタガスには、水素及び水を混入してもかまわない。
【００６７】
（２）酸化インジウムと酸化亜鉛との組成物からなる焼結体ターゲットを用いてスパッタリング法で成膜することで、非晶質のＩＺＯ膜を形成する。
【００６８】
（３）酸化インジウムと酸化ゲルマニウムとの組成物からなる焼結体ターゲットを用いて、スパッタリング法で成膜することで、非晶質のＩＧＯ膜を形成する。
【００６９】
上記のような非晶質状態の透明導電酸化膜は、通常の多結晶性透明導電酸化膜に比べて表面のモフォロジーが滑らかである。例えば、多結晶ＩＴＯ膜の場合、表面に最大１０ｎｍ程度の凹凸が存在するが、非晶質ＩＴＯ膜の場合、表面の凹凸は５ｎｍ以下に抑えることが可能である。
【００７０】
微小な凹凸や突起が存在する多結晶のＩＴＯ膜表面にａ−Ｓｅ膜を直接、又は電荷阻止層を介して成膜した場合、ＩＴＯ膜の凹凸の激しい領域や突起が突発的に存在する部分において、ａ−Ｓｅ膜の構造が局所的に変化（例えば、結晶化）したり、その部分の電荷阻止特性が悪くなり、暗電流が局所的に増加する現象が現れることがある。この不良の発生率として、ａ−Ｓｅからなる半導体膜６に１０Ｖ／μｍ程度の強い電界を印加して動作させた場合、不良画素発生率（上述の不良が発生した画素数／全画素数）は０．００１％〜０．００８％であった。これに対し上述の（２）の方法で電荷収集電極１１表面を非晶質透明導電酸化膜で形成することにより、不良発生率を０．０００２％〜０．０００５％に減少させることが可能となる。また、上述の（１）、（３）の方法で形成された非晶質透明導電酸化膜を電荷収集電極１１として用いても、効果に大小の差は見られるものの、不良画素発生率の低減効果が確認される。
【００７１】
このように、非晶質の透明導電酸化膜を電荷収集電極１１として使用すれば、その上にａ−Ｓｅに代表される非晶質状態の半導体膜６を形成しても、電荷収集電極１１表面の凹凸や局所的な突起に起因する特性不良の発生を抑制することができる。
【００７２】
また、上記の二次元画像検出器は、電荷収集電極１１を画素単位に複数に分離することで、１次元又は２次元の電磁波情報を検出できるようになる。電荷収集電極１１をエッチングにより複数の電荷収集電極１１にパターニングする際、結晶性が高い膜では結晶粒の影響によりパターンエッジのシャープネスが悪くなるが、非晶質膜では結晶粒の影響を受けないため、シャープネスの優れたパターンエッジが得られる。このように、電荷収集電極１１が非晶質膜からなることによって、微細でかつパターン精度が優れた電荷収集電極１１を形成することができる。従って、画素ピッチが小さく高精細な二次元画像検出器や、電荷収集電極１１のフィルファクターが大きな二次元画像検出器を容易に実現することができる。
【００７３】
なお、本発明における二次元画像検出器は、半導体膜がａ−Ｓｅからなるので、高電界印加時のアバランシェ効果を利用した二次元画像検出器などにも有効である。
【００７４】
【発明の効果】
以上のように、本発明の電磁波検出器は、電荷収集電極が非晶質透明導電酸化膜からなる構成である。
【００７５】
これにより、電荷収集電極が表面のモフォロジーの滑らかな非晶質透明導電酸化膜からなるので、電荷収集電極表面の凹凸や局所的な突起を少なくすることができる。従って、電荷収集電極上に半導体膜を形成しても、電荷収集電極表面の凹凸や局所的な突起に起因する、半導体膜の局所的な変化や電荷阻止特性の不良の発生の少ない電磁波検出器を提供することができるといった効果を奏する。
【００７６】
上記の電磁波検出器は、電荷収集電極が、非晶質のインジウムと錫との酸化物からなる透明導電膜である構成である。
【００７７】
これにより、例えば、電荷収集電極の抵抗値や透明性が劣化するといったトレードオフを防止することができる。これにより、例えば、高感度な電磁波検出器を提供できるといった効果を奏する。
【００７８】
上記の電磁波検出器は、電荷収集電極が、インジウムと、亜鉛またはゲルマニウムとを含有する構成であるので、容易に非晶質の透明導電膜を成膜することができる。これにより、例えば、高感度な電磁波検出器を提供できるといった効果を奏する。
【００７９】
上記の電磁波検出器は、電荷収集電極が、スパッタリング法により水素および／または水が混入されたスパッタガス中にて成膜される構成である。
【００８０】
これにより、非晶質の透明導電膜である電荷収集電極を安定して、かつ、容易に成膜することができるといった効果を奏する。
【００８１】
上記の電磁波検出器は、半導体膜と電荷収集電極との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されている構成である。
【００８２】
これにより、電荷が電荷収集電極から半導体膜に注入されるのを防止し、暗電流の増加を防止することができる。従って、例えば、高感度な電磁波検出器を提供できるといった効果を奏する。
【００８３】
上記の電磁波検出器は、半導体膜を介して電荷収集電極と対向するようにバイアス電極が設けられ、該バイアス電極と、半導体膜との間に、半導体膜への電荷の注入を阻止する電荷注入阻止層が形成されている構成である。
【００８４】
これにより、半導体膜に電荷が注入されるのを防止し、暗電流の増加を防止することができる。従って、例えば、高感度な電磁波検出器を提供できるといった効果を奏する。
【００８５】
上記の電磁波検出器は、半導体膜がセレンを主成分とする非晶質の膜からなる構成である。
これにより、暗抵抗が高く、Ｘ線照射に対して良好な電磁波導電特性を示し、真空蒸着法により低温で大面積成膜が可能な半導体膜を形成することができ、例えば、上記半導体膜を用いて、高感度な電磁波検出器を提供できるといった効果を奏する。
【００８６】
上記の電磁波検出器は、電荷収集電極の表面の凹凸が、５ｎｍ以下である構成である。
これにより、電荷収集電極の表面の凹凸や局所的な突起に起因する特性不良の発生を抑制することができるといった効果を奏する。
【００８７】
本発明の画像検出器は、上記電磁波検出器を複数備えた画像検出器であって、上記電荷収集電極が、１次元または２次元に複数配列されると共に、上記電荷収集電極に個別に接続された電荷蓄積容量と、該電荷蓄積容量に個別に接続されたスイッチング素子とを複数備えている構成である。
【００８８】
これにより、１次元または２次元の電磁波情報を一旦電荷蓄積容量に蓄積し、それらを順次走査していくことで、１次元または２次元の電荷情報を簡単に読み出すことができ、また、電荷収集電極を分割パターニングすることができる。従って、例えば、電荷収集電極が上記非晶質の導電膜からなっていると、エッチング時のパターン精度が向上するため、電荷収集電極を高精細に分割パターニングすることができ、このため、画素ピッチが小さく高精細な画像検出器を提供できるといった効果を奏する。また、電荷収集電極上に成膜される半導体膜の局所的な変化や電荷阻止特性の不良の発生の少ない画像検出器を提供することができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る電磁波検出器としての二次元画像検出器の１画素単位の構造を示す断面図である。
【図２】上記二次元画像検出器の平面図である。
【図３】従来の二次元画像検出器の構造を示す断面図である。
【符号の説明】
１    ガラス基板
２    ゲート電極
３    データ電極
４    ＴＦＴ
５    電荷蓄積容量（Ｃｓ  ）
６    半導体膜
７    バイアス電極
８    チャネル層
９    コンタクト層
１０    アクティブマトリックス基板
１１    電荷収集電極
１２    層間絶縁膜
１３    接続電極
１４    Ｃｓ  電極
１５    ゲート絶縁膜
１６    コンタクトホール
１７    絶縁保護膜
【図１】
0003589954.tif 000002
【図２】
0003589954.tif 000003
【図３】
0003589954.tif 000004