(57)【特許請求の範囲】
【請求項１】
数値化されたデジタル位相情報を発生するデジタル位相情報発生装置において、
位相進度入力である第１の入力と、第２の入力とを加算する加算器と、
クリア端子を有し、このクリア端子にクリア信号が入力されていないときには前記加算器の出力を保持すると共に、前記クリア端子にクリア信号が入力されたときには０を保持する第１の保持装置と、
初期値を保持する第２の保持装置と、
前記第１の保持装置の出力と第２の保持装置の出力とのいずれか一方を選択し、その選択出力を前記第２の入力として前記加算器に入力すると共に、前記数値化されたデジタル位相情報として出力する選択装置とを備えて構成したことを特徴とするデジタル位相情報発生装置。
【請求項２】
前記クリア信号を１クロック遅延した信号を選択信号として前記選択装置に供給し、前記選択装置は、この選択信号が入力されたときのみ前記第２の保持装置の出力を選択することを特徴とする請求項１記載のデジタル位相情報発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、数値化されたデジタル位相情報を発生するデジタル位相情報発生装置に関する。
【０００２】
【従来の技術】
図５は従来のデジタル位相情報発生装置を示すブロック図である。このデジタル位相情報発生装置は、ｍｏｄｕｌｏ（法）のハードウェア化によるものであり、以下の（１）式を具現化するものである。
Ｙ＝ＸｍｏｄＫ      …（１）
この（１）式は、ｍｏｄを関数とし、入力Ｘに対してＫで割った剰余をＹとして出力することを意味する。
【０００３】
図５において、このデジタル位相情報発生装置は、加算器１と保持装置２とを備える。加算器１は位相進度入力Ｘと保持装置２の出力とを加算し、保持装置２に入力する。保持装置２の出力は加算器１に入力されると共に、位相情報出力Ｙとして出力される。ここでは、伝播ビット数を５ビットとしている。この場合、位相進度入力Ｘは上記（１）式のＸに相当し、位相情報出力Ｙは上記（１）式のＹに相当する。また、この装置のビット数５、即ち、２５  ＝３２が、上記（１）式のＫに相当する。
【０００４】
図６は、図５の動作を説明するための波形図である。図５において、（Ａ）は保持装置２に入力されるクロックＣＫ、（Ｂ）は位相進度入力Ｘ、（Ｃ）は位相情報出力Ｙである。クロックＣＫの１クロック目では、保持装置２の出力（位相情報出力）Ｙは０で、位相進度入力Ｘとして１６が入力されると、２クロック目では、位相情報出力Ｙとして１６が出力される。３クロック目では、さらに、加算器１によって位相進度入力Ｘとして１６が加算されるが、３２となるため、３２（１０進）＝１００００００（２進）により、位相情報出力Ｙとして０が出力される。
【０００５】
クロックＣＫが入来する毎にこの動作を繰り返すので、保持装置２より出力される位相情報出力Ｙは、図６（Ｃ）に示すように、０，１６，０，１６…を繰り返すこととなる。
【０００６】
ここで、この図５に示すデジタル位相情報発生装置がどのような場合に用いられるかを説明する。図７は、入力された画像データに補間処理を施し、２倍の画素密度の画像データを生成する場合の画素配列を示している。原画素をＡ０，Ａ，Ａ２…とし、補間画素をＢ１，Ｂ２，Ｂ３…とする。Ｂ（２ｎ）（即ち、Ｂ０，Ｂ２，Ｂ４…）は●で示すＡｎがそのまま出力され、Ｂ（２ｎ＋１）（即ち、Ｂ１，Ｂ３，Ｂ５…）は○で示すように補間された画素となる。
【０００７】
Ｂ（２ｎ＋１）はこの例ではＡ（ｎ），Ａ（ｎ＋１）により次の（２）式ように補間される。
Ｂ（２ｎ＋１）＝（１６×Ａ（ｎ）＋（３２−１６）Ａ（ｎ＋１））／３２…（２）
この（２）式で、３２は（１）式のＫに相当する。１６は、位相進度入力Ｘに相当し、Ａ（ｎ）とＡ（ｎ＋１）との中間点に出力位相を置くことを意味する。
【０００８】
図５に示すデジタル位相情報発生装置を画素の補間処理（画素の拡大縮小処理）に用いた場合には、位相情報出力Ｙは、直線補間における係数を発生しているこが分かる。なお、位相情報出力Ｙは、図７の例のように値そのものを演算する場合だけではなく、テーブル等の参照値（アドレス）として利用する場合もある。また、図７では、画素密度を増加させる場合を示したが、画素を間引いて画素密度を減少させる場合にも用いられる。
【０００９】
【発明が解決しようとする課題】
以上説明した従来のデジタル位相情報発生装置においては、図６（Ｃ）に示すように、位相０もしくは１６より開始する固定の位相情報出力Ｙしか発生することができない。従って、従来のデジタル位相情報発生装置を用いる場合は、制約を設けざるを得ない。即ち、画素の補間処理の例で言えば、任意の補間画素を生成することができない。
【００１０】
本発明はこのような問題点に鑑みなされたものであり、複数種類の任意の位相情報を発生することができるデジタル位相情報発生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、数値化されたデジタル位相情報を発生するデジタル位相情報発生装置において、位相進度入力（Ｘ）である第１の入力と、第２の入力とを加算する加算器（１）と、クリア端子を有し、このクリア端子にクリア信号が入力されていないときには前記加算器の出力を保持すると共に、前記クリア端子にクリア信号が入力されたときには０を保持する第１の保持装置（２）と、初期値（Ｚ）を保持する第２の保持装置（３）と、前記第１の保持装置の出力と第２の保持装置の出力とのいずれか一方を選択し、その選択出力を前記第２の入力として前記加算器に入力すると共に、前記数値化されたデジタル位相情報として出力する選択装置（４）とを備えて構成したことを特徴とするデジタル位相情報発生装置を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明のデジタル位相情報発生装置について、添付図面を参照して説明する。図１は本発明のデジタル位相情報発生装置の一実施例を示すブロック図、図２は本発明のデジタル位相情報発生装置の動作を説明するための波形図、図３は本発明のデジタル位相情報発生装置の応用例を説明するための図、図４は本発明のデジタル位相情報発生装置の応用例を示すブロック図である。なお、図１において、図５と同一部分には同一符号が付してある。
【００１３】
本発明のデジタル位相情報発生装置は、加算器１，保持装置２，保持装置３，選択装置４，遅延器５を備える。加算器１は位相進度入力Ｘと選択装置４の出力とを加算し、保持装置２に入力する。保持装置２の出力は選択装置４の一方の入力信号として選択装置４に入力される。保持装置３には初期値Ｚが与えられ、保持装置３の出力は選択装置４のもう一方の入力信号として選択装置４に入力される。選択装置４の選択出力は、加算器１に入力されると共に、位相情報出力Ｙとして出力される。
【００１４】
選択信号ＳＥＬは保持装置２のクリア端子に入力されると共に、遅延器５に入力される。選択信号ＳＥＬは保持装置２のクリア信号となっている。遅延器５は入力された選択信号ＳＥＬを１クロック遅延して選択装置４に入力する。選択装置４はこの遅延器５より入力された選択信号ＳＥＬによって、保持装置２，３のいずれかを選択する。なお、保持装置２，３及び遅延器５にはクロックＣＫが入力される。
【００１５】
図１の動作を図２に示す波形図を用いてさらに詳細に説明する。図２において、（Ａ）はクロックＣＫ、（Ｂ）は位相進度入力Ｘ、（Ｃ）は保持装置３に入力される初期値Ｚ、（Ｄ）は選択信号ＳＥＬ、（Ｅ）は位相情報出力Ｙである。ここでは、位相進度入力Ｘは１６とし、初期値Ｚは８とする。
【００１６】
クロックＣＫの１クロック目では、位相情報出力Ｙは不定であるので、ＸＸとしている。図２（Ｄ）に示すように、１クロック目で、選択信号ＳＥＬがハイになると、この選択信号ＳＥＬは保持装置２のクリア端子に入力されるので、保持装置２の値は０となる。この保持装置２の値０は、次の２クロック目で出力されることになる。選択信号ＳＥＬは、遅延器５によって１クロック遅延されるので、選択装置４には、２クロック目でハイの選択信号ＳＥＬが入力される。
【００１７】
選択装置４は、ハイの選択信号ＳＥＬが入力されると、保持装置３に保持された初期値Ｚを選択する。即ち、選択装置４は、通常は、保持装置２の出力を選択するが、ハイの選択信号ＳＥＬが入力されたときのみ、保持装置３に保持された初期値Ｚを選択する。
【００１８】
選択装置４が保持装置３に保持された初期値Ｚを選択すると、ここでは初期値Ｚは８であるので、２クロック目で位相情報出力Ｙとして８が出力される。３クロック目からは、次のハイの選択信号ＳＥＬが入力されるまでは、選択装置４は保持装置２の出力を選択し続けるので、この場合の動作は、図５と全く同一となる。３クロック目では、加算器１によって、位相進度入力Ｘである１６に８が加算され、位相情報出力Ｙとして２４が出力される。
【００１９】
クロックＣＫが入来する毎にこの動作を繰り返すので、選択装置４より出力される位相情報出力Ｙは、図２（Ｃ）に示すように、８，２４，８，２４…を繰り返すこととなる。選択信号ＳＥＬは、このデジタル位相情報発生装置のスタート点を決めるものである。
【００２０】
ここで、この図１に示すデジタル位相情報発生装置の応用例について説明する。図７は、入力された画像データに補間処理を施し、４倍の画素密度の画像データを生成する場合の画素配列を示している。原画素をＡ０，Ａ，Ａ２…とし、補間画素をＢ１，Ｂ２，Ｂ３…とする。Ｂ（４ｎ）（即ち、Ｂ０，Ｂ４，Ｂ８…）は●で示すＡｎがそのまま出力され、Ｂ（４ｎ＋１）（即ち、Ｂ１，Ｂ５，Ｂ９…）とＢ（４ｎ＋２）（即ち、Ｂ２，Ｂ６，Ｂ１０…）とＢ（４ｎ＋３）（即ち、Ｂ３，Ｂ７，Ｂ１１…）は○で示すように補間された画素となる。
【００２１】
この例で、Ｂ（４ｎ）とＢ（４ｎ＋２）は、０，１６，０，１６…なる位相であり、Ｂ（４ｎ＋１）とＢ（４ｎ＋３）は、８，２４，８，２４…なる位相となっていることが分かる。Ｂ（４ｎ）とＢ（４ｎ＋２）をＡ相、Ｂ（４ｎ＋１）とＢ（４ｎ＋３）をＢ相とすると、この画素の補間処理を実現するには、Ａ相及びＢ相の２つのデジタル位相情報が必要となる。
【００２２】
図１の構成において、初期値Ｚを８とすると、上記のように位相情報出力Ｙは、８，２４，８，２４…となる。初期値Ｚを０とすれば、位相情報出力Ｙは、０，１６，０，１６…となる。即ち、図１の構成によれば、保持装置３に与える初期値Ｚの値によって、任意の位相情報出力Ｙを得ることができる。
【００２３】
そこで、図３に示す画素の補間処理を行う場合には、図４に示すように、図１に示すデジタル位相情報発生装置を並列に並べ、一方のデジタル位相情報発生装置Ａでは、上記のＡ相のデジタル位相情報を発生させ、もう一方のデジタル位相情報発生装置Ｂでは、上記のＢ相のデジタル位相情報を発生させればよいことが分かる。クロックＣＫ，位相進度入力Ｘ，選択信号ＳＥＬは、デジタル位相情報発生装置Ａ，Ｂで共通であるので、それぞれ同一のものが分配されて入力される。初期値Ｚはデジタル位相情報発生装置Ａ，Ｂで異なるので、デジタル位相情報発生装置ＡにはＡなる初期値（上記の例では０）が入力され、デジタル位相情報発生装置ＢにはＢなる初期値（上記の例では８）が入力される。
【００２４】
そして、デジタル位相情報発生装置Ａからは、位相情報出力Ｙとして、Ａ相の０，１６，０，１６…が出力され、デジタル位相情報発生装置Ｂからは、位相情報出力Ｙとして、Ｂ相の８，２４，８，２４…が出力される。なお、デジタル位相情報発生装置Ａより出力されるスタート信号とは、選択信号ＳＥＬを適宜に遅延して出力したものである。このスタート信号を生成する遅延器は、図１では省略している。
【００２５】
このデジタル位相情報発生装置を画素の補間処理（画素の拡大縮小処理）に用いる場合、画素データを図示していないメモリに書き込む際に、メモリの書き込みのスタート点を決めるスタート信号が必要となる。図４のデジタル位相情報発生装置Ａより出力されるスタート信号は、このような場合に用いるものである。なお、画素の補間処理の場合には、選択信号ＳＥＬは１ライン毎に１回ハイとなるように設定する。選択信号ＳＥＬをどのような周期でハイとするかは、デジタル位相情報発生装置をどのような目的で用いるかによって異なる。従って、選択信号ＳＥＬは目的に応じて適宜に設定する。
【００２６】
図４に示すように、デジタル位相情報発生装置を並列に並べて２相化すると、クロックの周波数は、１つのデジタル位相情報発生装置で２相の位相情報を発生する場合の１／２で済む。
【００２７】
図１に示す本発明のデジタル位相情報発生装置も、図２の例のように値そのものを演算する場合だけではなく、テーブル等の参照値（アドレス）として利用することができる。また、図２では、画素密度を増加させる場合を示したが、画素を間引いて画素密度を減少させる場合にも用いることができる。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明のデジタル位相情報発生装置は、極めて簡単な構成で、複数種類の任意の位相情報を発生することができる。異なる位相の信号を種々扱うことができるので、画像の補間処理や拡大縮小処理等に広く応用することが可能となる。また、位相を故意にずらしたフィルタリングに用いることもでき、画像処理装置の一部として用いることによって、多くの有益な効果をもたらすことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の動作を説明するための波形図である。
【図３】本発明の応用例を説明するための図である。
【図４】本発明の応用例を示すブロック図である。
【図５】従来例を示すブロック図である。
【図６】従来例の動作を説明するための波形図である。
【図７】従来例の応用例を説明するための図である。
【符号の説明】
１  加算器
２，３  保持装置
４  選択装置
５  遅延器
【図１】
0003568099.tif 000002
【図２】
0003568099.tif 000003
【図３】
0003568099.tif 000004
【図４】
0003568099.tif 000005
【図５】
0003568099.tif 000006
【図６】
0003568099.tif 000007
【図７】
0003568099.tif 000008