(57)【特許請求の範囲】
【請求項１】
ホストコンピュータとのインターフェース部と、複数の磁気ディスク装置とのインターフェース部と、データ及び制御情報を格納する共有メモリ部とを有するディスクアレイ制御装置において、
前記ホストコンピュータとのインターフェース部と、前記複数の磁気ディスク装置とのインターフェース部と、前記共有メモリ部とをスイッチを用いて結合する相互結合網とを有し、
前記ホストコンピュータとのインターフェース部及び前記複数の磁気ディスク装置とのインターフェース部は、
前記共有メモリ部へのアクセス時間の平均値を算出する手段と、
前記アクセス時間の平均値に応じて、前記相互結合網の接続方式を前記相互結合網に指定する情報を前記共有メモリ部へ転送するデータに格納する手段とを有し、
前記相互結合網の前記スイッチは、
前記転送するデータに格納された前記指定する情報を受信する手段と、
前記指定する情報に基づいて前記ホストコンピュータとのインターフェース部または前記複数の磁気ディスク装置とのインターフェース部と前記共有メモリ部との間の転送経路を設定する手段とを有することを特徴とするディスクアレイ制御装置。
【請求項２】
前記相互結合網は複数のスイッチを有し、
前記複数のスイッチの各々は、
前記転送するデータに格納された前記指定する情報を受信する手段と、
前記指定する情報に基づいて前記ホストコンピュータとのインターフェース部または前記複数の磁気ディスク装置とのインターフェース部と前記共有メモリ部との間の転送経路を設定する手段とを有することを特徴とする請求項１記載のディスクアレイ制御装置。
【請求項３】
前記設定する手段は、前記転送データ内に格納された前記指定する情報に応じて、前記転送データを転送する前に前記ホストコンピュータとのインターフェース部または前記複数の磁気ディスク装置とのインターフェース部から前記共有メモリ部までの前記転送データの転送経路を形成し、前記共有メモリ部へのアクセスが終了するまで該形成された転送経路が前記ホストコンピュータまたは前記複数の磁気ディスク装置に占有されるよう設定するか、前記複数のスイッチのうちの他のスイッチまでの前記転送データの転送経路を形成し、前記他のスイッチまでのデータの転送が終了した時点で、該形成された転送経路を解放するよう設定するかを切り替える手段を有することを特徴とする請求項１又は２記載のディスクアレイ制御装置。
【請求項４】
ホストコンピュータとのインターフェース部と、複数の磁気ディスク装置とのインターフェース部と、データ及び制御情報を格納する共有メモリ部とを有するディスクアレイ制御装置において、
前記ホストコンピュータとのインターフェース部と、前記複数の磁気ディスク装置とのインターフェース部と、前記共有メモリ部とをスイッチを用いて結合する相互結合網とを有し、
前記相互結合網の前記スイッチは、
転送データを転送する前に前記ホストコンピュータとのインターフェース部または前記複数の磁気ディスク装置とのインターフェース部から前記共有メモリ部までの前記転送データの転送経路を形成し、前記共有メモリ部へのアクセスが終了するまで該形成された転送経路が前記ホストコンピュータまたは前記複数の磁気ディスク装置に占有されるようにデータ転送の経路を設定する手段を有することを特徴とするディスクアレイ制御装置。
【請求項５】
ホストコンピュータとのインターフェース部と、複数の磁気ディスク装置とのインターフェース部と、共有メモリ部とを複数のスイッチを用いた相互結合網で結合するディスクアレイ制御装置の制御方法であって、
前記ホストコンピュータとのインターフェース部及び前記複数の磁気ディスク装置とのインターフェース部からの前記共有メモリ部へのアクセス時間の平均値を算出し、
該アクセス時間の平均値に応じて前記共有メモリ部への転送データ内に前記相互結合網の前記複数のスイッチを制御する情報を格納し、
前記転送データ内に格納された前記複数のスイッチを制御する情報に応じて、前記転送データを転送する前に前記共有メモリ部までの前記転送データの転送経路を形成し、前記共有メモリアクセスが終了するまで該形成された転送経路が占有されるよう前記複数のスイッチを制御するか、次のスイッチまでの前記転送データの転送経路を形成し、該次のスイッチまでの転送が終了した時点で、該形成された転送経路を解放するよう前記複数の経由スイッチを制御するかを切り替えることを特徴とするディスクアレイ制御装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データを分割して複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。
【０００２】
【従来の技術】
コンピュータの主記憶のＩ／Ｏ性能に比べて、２次記憶装置として用いられる磁気ディスク装置を使ったサブシステムのＩ／Ｏ性能は３〜４桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのＩ／Ｏ性能を向上する努力が各所でなされている。サブシステムのＩ／Ｏ性能を向上させるための１つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを分割して複数の磁気ディスク装置に格納する手段、いわゆるディスクアレイと呼ばれるシステムが知られている。このディスクアレイでは、複数の磁気ディスク装置を並列に動作させてデータの入出力を行うため、Ｉ／Ｏ性能が向上する。しかし、複数の磁気ディスク装置への書き込み及び読み出し動作を並列に処理するため、制御が複雑で、それに要するオーバーヘッドが大きいという問題がある。
【０００３】
図２に示すように、主にメインフレーム向けの大型ディスクアレイの制御装置３は、一般的に、ホストコンピュータ１とのインターフェース部（チャネルＩ／Ｆ部）１３、複数の磁気ディスク装置２１とのインターフェース部（ディスクＩ／Ｆ部）１４、データ及び制御情報を一時格納する共有メモリ部３２が、共有バス６０を介して繋がる構成をとっている。
【０００４】
ディスクアレイ装置のＩ／Ｏスループット性能の伸びは大きく、それに対応するため、上記インターフェース部等の処理性能を向上させる必要がある。これら処理性能の向上に伴って、共有バス６０の利用率が飽和状態となり、それが原因でスループット性能が制限されている。そこで、共有バス６０のスループットを上げるための努力がなされているが、装置の構成上、バス幅、駆動周波数等を改善することは難しく、スループットの向上にも限界がある。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、ホストコンピュータとのインターフェース部（チャネルＩ／Ｆ部）、複数の磁気ディスク装置とのインターフェース部（ディスクＩ／Ｆ部）、データ及び制御情報を一時格納する共有メモリ部との間を繋ぐデータ転送路のスループットを向上させることにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明では、共有バス６０に変わって、スイッチを用いた相互結合網を介して上記インターフェース部等を繋ぐ。これにより、相互接続された個々のパスのスループットは、共有バスの数分の１であるが、相互接続された２点間には複数のパスが存在するため、負荷が分散され、スループットの向上が可能となる。
【０００７】
実際に、本願発明者が、スイッチ（ＳＷ）による相互結合網を用いたディスクアレイ制御装置と、図２に示す共有バス６０でチャネルＩ／Ｆ部１３、ディスクＩ／Ｆ部１４及び共有メモリ部３２を接続したディスクアレイ制御装置３を比較した結果、図３（横軸にＩ／Ｏスループット、縦軸に共有メモリへのアクセス時間をとった応答曲線の図。横軸は、相互結合網を用いたディスクアレイ制御装置の限界のＩ／Ｏスループットを１とした相対値、縦軸は、共有バスを用いたディスクアレイ制御装置の低負荷時の共有メモリアクセス時間を１とした相対値を示している。）に示すように、相互結合網を用いたディスクアレイ制御装置の方が、限界Ｉ／Ｏスループットが高いことが明らかとなった。
【０００８】
一方、共有メモリへのアクセス時間についてみると、Ｉ／Ｏスループットが低い（低負荷）時に、図２に示す共有バス方式を用いたディスクアレイ制御装置３の方が短いということも明らかになった。これは、相互結合網と、チャネルＩ／Ｆ部、ディスクＩ／Ｆ部、及び共有メモリ部との間のインターフェース（ＳＷ  Ｉ／Ｆ）内、及び相互結合網を形成するＳＷ内での処理レイテンシが原因である。この処理レイテンシを削減するためには、共有メモリアクセス前に、チャネルＩ／Ｆ部あるいはディスクＩ／Ｆ部から、共有メモリまでの全経由ＳＷを占有する必要がある。しかし、このようなアクセス方式を採用した場合、限界のＩ／Ｏスループットが低くなる。
【０００９】
そこで、本願の他の発明では、少なくとも、ホストコンピュータとの１つのインターフェース部と、複数の磁気ディスク装置との１つのインターフェース部と、データ及び制御情報を格納する物理的に独立した複数の共有メモリ部から成り、前記ホストコンピュータとのインターフェース部と、前記複数の磁気ディスク装置とのインターフェース部と、前記複数の共有メモリ部が、ＳＷを用いた相互結合網によって結合されたディスクアレイ制御装置であって、前記ホストコンピュータとのインターフェース部と、前記複数の磁気ディスク装置とのインターフェース部内の、相互結合網とのインターフェース部内に、前記共有メモリ部へのアクセス時間を測定する手段と、該アクセス時間の平均値を算出する手段と、該アクセス時間の平均値に基づいて前記共有メモリ部へのアクセス方法を選択し、その方法を送出データ内に格納する手段を備え、且つ、前記相互結合網を形成するＳＷ内に、前記送出データに基づいて選択されたパスを、該データによる共有メモリアクセスが終了するまで占有する手段を備えたディスクアレイ制御装置において、システムの立ち上げ時には、アクセス時間が短くなる共有メモリアクセス方式を設定しておき、共有メモリ部への平均のアクセス時間が、あらかじめ定めた値を超えた場合、Ｉ／Ｏスループットを高めることが可能な共有メモリアクセス方式に切り替え、その後、共有メモリ部への平均のアクセス時間とあらかじめ設定した値の大小関係に基づいて、上記２つのアクセス方式を切り替える制御を行う。
【００１０】
上記２つのアクセス方式の一例としては、以下の方法が考えられる。共有メモリ部へのアクセス時間が短くなる方式としては、データ転送の前に前記共有メモリ部までのパス全体を確立し、前記共有メモリアクセスが終了するまで占有する方法（コネクション型アクセス方式）が考えられる。一方、Ｉ／Ｏスループットを高めることが可能な方式としては、データ転送の前に前記共有メモリ部までのパス全体を確立せず、次の経由ＳＷまでのパスを確立し、該ＳＷまでの転送が終了した時点で、そのパスを解放する方法（コネクション・レス型アクセス方式）が考えられる。。
【００１１】
低いＩ／Ｏスループット（低負荷）の時に、前者の方法は後者の方法に比べて共有メモリ部へのアクセス時間が短くなる。しかし、前者の方法は後者の方法に比べて低いＩ／Ｏスループットにおいて、共有メモリ部へのアクセス時間が急激に長くなる。すなわち、限界のＩ／Ｏスループットが低くくなる。したがって、本発明に示すように、相反する特性を持つ２つの共有メモリアクセス方式を、共有メモリ部へのアクセス時間に基づいて、切り替えて使用することにより、高いＩ／Ｏスループットを損なうことなく、Ｉ／Ｏスループットの低い（低負荷）時のアクセス時間を短縮することが可能となる。
【００１２】
実際の制御では、初期状態においてコネクション型アクセス方式を選択する。
【００１３】
コネクション型アクセス方式によって、前記共有メモリ部へのアクセスが行われている場合、前記ホストコンピュータとのインターフェース部、あるいは前記複数の磁気ディスク装置とのインターフェース部内の、相互結合網とのインターフェース部において、算出した前記共有メモリ部へのアクセス時間の平均値が、あらかじめ設定した値より大きくなった場合に、コネクション・レス型アクセス方式に切り替える。
【００１４】
コネクション・レス型アクセス方式によって、前記共有メモリ部へのアクセスが行われている場合、前記ホストコンピュータとのインターフェース部、あるいは前記複数の磁気ディスク装置とのインターフェース部の相互結合網とのインターフェース部において、算出した前記共有メモリ部へのアクセス時間の平均値が、あらかじめ設定した値より小さくなった場合に、コネクション型アクセス方式に切り替える。これにより、限界のＩ／Ｏスループットが高く、且つシステム全体の応答時間の短いディスクアレイ制御装置及びその制御方法を提供することが可能となる。
【００１５】
また、上記のディスクアレイ制御装置では、相互結合網とのインターフェース部から共有メモリ部へ送出するデータ内に、共有メモリアクセス方法を格納し、相互結合網内のＳＷに伝達するとしたが、相互結合網とのインターフェース部から共有メモリ部までの全経由ＳＷに直接伝達するパスを備えることによって、伝達に要する時間を短縮することが可能になり、さらに、共有メモリアクセス時間を短縮することが可能となる。
【００１６】
【発明の実施の形態】
本発明の実施例について、以下詳細に説明する。
【００１７】
（実施例１）
図１に、本発明の一実施例を示す。
【００１８】
ディスクアレイ制御装置２内の、ホストコンピュータ１とのインターフェース部（チャネルＩ／Ｆ部）１１と、複数の磁気ディスク装置２１とのインターフェース部（ディスクＩ／Ｆ部）１２と、２つの共有メモリ部３０、３１は、スイッチ（ＳＷ）を用いた相互結合網５０を介して結合されている。
【００１９】
ＳＷを用いた相互結合網５０は、複数のポートを有する少なくとも１つのＳＷから成る。各ＳＷのポートには、他のＳＷ、あるいはディスクアレイ制御装置内の各インターフェース部及び共有メモリ部が繋がる。本実施例では、図８に示すように入出力にそれぞれ５つのポートを有するＳＷ４０を４つ、相互に結合した（完全結合網と呼ぶトポロジー）相互結合網５０、または、図９に示すように入出力にそれぞれ８つのポートを有する１個のＳＷ４１からなる相互結合網５１を用いる。図では、入出力ポートをまとめて１つの線として示している。他のトポロジーの相互結合網を用いても本実施例を実施する上で問題はない。
【００２０】
チャネルＩ／Ｆ部１１内では、２つの制御用マイクロプロセッサ１００、ホストコンピュータとの２つのデータ送受信制御部（ホストＩ／Ｆ）１１０、及びインターフェース部−共有メモリ部間の通信制御部（ＳＷ  Ｉ／Ｆ）１１１が共有バス１０１を介して接続されている。ディスクＩ／Ｆ部１２内では、２つの制御用マイクロプロセッサ１０５、複数の磁気ディスク装置２１とのデータ送受信制御部（ドライブＩ／Ｆ）１１２、及びインターフェース部−共有メモリ部間の通信制御部（ＳＷ  Ｉ／Ｆ）１１１が共有バス１０２を介して接続されている。共有メモリ部３０、３１内では、インターフェース部−共有メモリ部間の通信制御部（ＳＷ  Ｉ／Ｆ）１１３を介して、メモリ制御部３６、メモリモジュール３５が接続されている。
【００２１】
ホストコンピュータ１からディスクアレイ制御装置２へのデータの読み出し要求は、ホストＩ／Ｆ１１０を通して、マイクロプロセッサ１００に伝える。マイクロプロセッサ１００は、共有メモリ３０、３１部内に要求データが有るかどうかを確認するため、ＳＷ  Ｉ／Ｆ１１１、１１３を通して通信を行う。要求データが存在する場合、マイクロプロセッサ１００は、共有メモリ部からの読み出し処理を実行する。要求データが存在しない場合、マイクロプロセッサ１００は、磁気ディスク装置２１から共有メモリ部３０あるいは３１への要求データの転送命令を、共有メモリ部３０あるいは３１を介して、ディスクＩ／Ｆ部１２内のマイクロプロセッサ１０５の内の１つに伝える。この通信も、ＳＷ  Ｉ／Ｆ１１１、１１３を通して行う。命令を受けたマイクロプロセッサ１０５は、ドライブＩ／Ｆ１１２を通して磁気ディスク装置２１から要求データを読み出し、ＳＷ  Ｉ／Ｆ１１１、１１３を通して共有メモリ部３０あるいは３１に転送する。転送が終了すると、マイクロプロセッサ１０５は、共有メモリ部３０あるいは３１を介して、転送終了報告をマイクロプロセッサ１００に通知する。それを受けて、マイクロプロセッサ１００は、共有メモリ部３０あるいは３１からホストコンピュータ１への要求データの読み出し処理を実行する。これらの通信も、ＳＷ  Ｉ／Ｆ１１１、１１３を通して行う。
【００２２】
ホストコンピュータ１からディスクアレイ制御装置２へのデータの書き込み要求は、ホストＩ／Ｆ１１０を通して、マイクロプロセッサ１００に伝える。マイクロプロセッサ１００は、共有メモリ部３０あるいは３１へ書き込み処理を実行する。また、共有メモリへデータを書き込んだことを、共有メモリ部３０あるいは３１を介して２つのマイクロプロセッサ１０５の内の１つに伝える。これらの通信も、ＳＷ  Ｉ／Ｆ１１１、１１３を通して行う。通知を受けたマイクロプロセッサ１０５は、共有メモリ部３０あるいは３１からディスクＩ／Ｆ部１２へ、ＳＷ  Ｉ／Ｆ１１１、１１３を通してデータを転送し、ドライブＩ／Ｆ１１２を通して、磁気ディスク装置２１へ書き込む。
【００２３】
図４は、チャネルＩ／Ｆ部１１内の、ＳＷ  Ｉ／Ｆ１１１の構成を示している。また、図７はＳＷ  Ｉ／Ｆ１１１内の通信制御コントローラ１４０における共有メモリアクセス方式の選択フローを示している。図４、図７により、チャネルＩ／Ｆ部１１−共有メモリ部３０、３１間の通信について説明する。チャネルＩ／Ｆ部１１内では、２つの制御用マイクロプロセッサ１００、ホストＩ／Ｆ１１０、及びＳＷ  Ｉ／Ｆ１１１が共有バス１０１を介して接続されている。
【００２４】
マイクロプロセッサ１００から送出する制御情報、あるいはホストＩ／Ｆ１１０からのデータ（以後、２つをまとめて、送信データと呼ぶ。）を、まず、通信制御コントローラ１４０に送る。そこで、送信データをバッファ１３５に格納する。通信制御コントローラ１４０で、共有メモリアクセス方式を選択し、その情報を送出パケットのヘッダ内に格納する。パケット生成部１２０で、ヘッダとバッファ１３５に格納した送信データと合わせ、パケットを生成し、相互結合網５０へ送出する。パケットを送出した時点で、通信コントローラ１４０内のタイマー１３０をスタートさせ、共有メモリ部３０、３１へのアクセスに要する時間の計測を開始する。
【００２５】
共有メモリ部からパケットが返ってきた時点で、タイマー１３０をストップさせ、通信制御コントローラにおいて共有メモリアクセス時間を記録し、以前のアクセス時間から平均アクセス時間を算出する。送られてきたパケットは、パケット分解部１２５において、ヘッダと送信データに分解し、送信データをバッファ１３５に格納する。その後、通信制御コントローラ１４０を通して、マイクロプロセッサ１００、あるいはホストＩ／Ｆ１１０へ送る。
【００２６】
次に、通信制御コントローラにおける共有メモリアクセス方式の選択方法について、図７を用いて説明する。
【００２７】
本実施例では、以下の２つのアクセス方式のどちらか一方を選択して、共有メモリ部３０、３１へのアクセスを行う。１つは、共有メモリ部３０、３１へのアクセス時間が短くなる方式で、データ転送の前に共有メモリ部３０、３１までのパス全体を確立し、共有メモリアクセスが終了するまで占有する方法（コネクション型アクセス方式）である。もう１つは、Ｉ／Ｏスループットを高めることが可能な方式で、データ転送の前に共有メモリ部３０、３１までのパス全体を確立せず、次の経由ＳＷまでのパスを確立し、該ＳＷまでの転送が終了した時点で、そのパスを解放する方法（コネクション・レス型アクセス方式）である。
【００２８】
初期状態において、コネクション型アクセス方式を選択する２０１。次に、共有メモリアクセスが発生するまで待つ２０２。共有メモリアクセスが発生すると、まず、現在のアクセス方式をチェックする２０３。
【００２９】
コネクション型アクセス方式によって、共有メモリ部３０、３１へのアクセスが行われている場合、通信制御コントローラ１４０において、算出した共有メモリ部３０、３１へのアクセス時間の平均値ｔａ−ａｖと、あらかじめ設定した値ｔａ−ｔｈの比較２０４を行い、ｔａ−ａｖ＞ｔａ−ｔｈの場合にコネクションレス型アクセス方式に切り替える２０５。
【００３０】
コネクション・レス型アクセス方式によって、共有メモリ部３０、３１へのアクセスが行われている場合、通信制御コントローラ１４０において、算出した共有メモリ部３０、３１へのアクセス時間の平均値ｔａ−ａｖと、あらかじめ設定した値ｔａ−ｔｈの比較２０６を行い、ｔａ−ａｖ＜ｔａ−ｔｈの場合にコネクション型アクセス方式に切り替える２０７。
【００３１】
アクセス方式の設定後、アクセスを開始２０８する。それと同時に、アクセス時間測定２０９を始める。次に、共有メモリ部からパケットが返ってきた時点でアクセス時間を記録し、平均アクセス時間を算出する２１０。
【００３２】
図５は、ディスクＩ／Ｆ部１２内のＳＷ  Ｉ／Ｆ１１１の構成を示している。ディスクＩ／Ｆ部１２内では、２つの制御用マイクロプロセッサ１０５、ドライブＩ／Ｆ１１２、及びＳＷ  Ｉ／Ｆ１１１が共有バス１０２を介して接続されている。このディスクＩ／Ｆ部１２においても、図４、図７において説明した方法と同様の制御を、  ＳＷ  Ｉ／Ｆ１１１において行う。
【００３３】
図６は、共有メモリ部３０、３１内の、ＳＷ  Ｉ／Ｆ１１３の構成を示している。共有メモリ部３０、３１内では、ＳＷ  Ｉ／Ｆ１１３を介して、メモリ制御部３６、メモリモジュール３５が接続されている。
【００３４】
チャネルＩ／Ｆ部１１、あるいはディスクＩ／Ｆ部１２から送られてきたパケットは、パケット分解部１２５においてヘッダと送信データに分解し、送信データをバッファ１３５に格納する。その後、通信制御コントローラ１４１を通してメモリ制御部３６へ送る。書き込み時には、データをメモリモジュール３５に書き込み、読み出し時には、データをメモリモジュール３５から読み出す。その後、返信データをメモリ制御部３６から通信制御コントローラ１４１に送る。そこで、返信データをバッファ１３５に格納する。次に、パケット生成部１２０において、通信制御コントローラ１４１で作成したヘッダと合わせてパケットを生成し、送り元のＩ／Ｆ部へ送出する。
【００３５】
コネクション型アクセス方式はコネクション・レス型アクセス方式に比べて、低いＩ／Ｏスループット（低負荷）の時にアクセス時間が短い。しかし、Ｉ／Ｏスループットの増加に対するアクセス時間の増加の割合が大きく、あるＩ／Ｏスループットを越えると、コネクション・レス型アクセス方式よりアクセス時間が長くなる。すなわち、コネクション型アクセス方式はコネクション・レス型アクセス方式に比べて、限界のＩ／Ｏスループットが低い。したがって、本発明に示すように、  相反する特性を持つ２つの共有メモリアクセス方式を、共有メモリ部へのアクセス時間に基づいて、切り替えて使用することにより、高いＩ／Ｏスループットを損なうことなく、Ｉ／Ｏスループットの低い（低負荷）時のアクセス時間を短縮することが可能となる。
【００３６】
図１０は、共有バスを用いた従来のディスクアレイ装置と、ＳＷによる相互結合網を用いたディスクアレイ制御装置と、本発明のディスクアレイ装置の共有メモリアクセス時間を計算によって求め、比較した結果を示している。ホストコンピュータからの負荷の条件は、ベンチマークプログラムＰＡＩ−ＩＯ−Ｄｒｉｖｅｒのｚｅｒｏ−Ｌｏｃａｌｉｔｙでの負荷条件（Ｒｅａｄ：Ｗｒｉｔｅ比が１：１で、キャッシュヒット率が０％）とした。ディスクアレイ制御装置は、チャネルＩ／Ｆ部１１のパッケージ８枚とディスクＩ／Ｆ部１２のパッケージが１６枚、及び共有メモリ部３０、３１のパッケージ８枚から構成されているとした。図では、縦軸に共有メモリへのアクセス時間を、共有バスを用いたディスクアレイ制御装置の低負荷時のアクセス時間を１とした相対値で示している。また、横軸にＩ／Ｏスループットを、相互結合網を用いたディスクアレイ制御装置のＩ／Ｏスループットの限界値を１とした相対値で示している。図からわかるように、本発明のディスクアレイ制御装置では、低負荷時において、共有バスを用いたディスクアレイ装置の短い共有メモリアクセス時間を実現し、且つＳＷによる相互結合網を用いたディスクアレイ装置の高Ｉ／Ｏスループットを実現することが可能である。
【００３７】
ディスクアレイ制御装置２では、チャネルＩ／Ｆ部１１、ディスクＩ／Ｆ部１２及び共有メモリ部３０、３１内のＳＷ−Ｉ／Ｆ１１１及び相互結合網５０を形成するＳＷ４０における処理レイテンシのために、共有メモリアクセス時間が従来の共有バスを用いたディスクアレイ装置に比べて長くなる。しかしながら、本実施例によれば、低負荷時に、チャネルＩ／Ｆ部１１、あるいはディスクＩ／Ｆ部１２から共有メモリ部３０、３１へのパスを通信開始前に確立するため、上記処理レイテンシが最初のパス確立時以外では必要なくなる。したがって、低負荷時の共有メモリアクセス時間の短縮が可能となる。
【００３８】
（実施例２）
本発明の他の実施例を示す。
【００３９】
実施例１で述べたディスクアレイ制御装置２において、ＳＷ  Ｉ／Ｆ１１１から共有メモリ部３０、３１までの全経由ＳＷに、共有メモリアクセス方式を直接伝達する手段を備える。すなわち、図１１に示すように、ディスクアレイ制御装置４のＳＷ  Ｉ／Ｆ１１４から相互結合網５２内のＳＷ４２に直接繋がるパス７０を設ける。
【００４０】
本実施例によれば、共有メモリへのアクセス方法を各ＳＷに伝達するのに要する時間を短縮することが可能になり、共有メモリアクセス時間をさらに短縮することが可能となる。
【００４１】
【発明の効果】
本発明によれば、ＳＷによる相互結合網を用いたディスクアレイ制御装置において、高いＩ／Ｏスループットを損なうことなく、低負荷時の共有メモリアクセス時間の短縮が可能となる。それによって、Ｉ／Ｏスループット性能を低下させることなく、ディスクアレイ制御装置全体の応答時間性能が向上する。
【図面の簡単な説明】
【図１】本発明によるディスクアレイ制御装置の構成を示す図。
【図２】従来のディスクアレイ制御装置の構成を示す図。
【図３】スイッチによる相互結合網を用いたディスクアレイ制御装置と、共有バスを用いたディスクアレイ制御装置の共有メモリアクセス性能（計算値）を比較した図。
【図４】本発明によるディスクアレイ制御装置におけるホストコンピュータとのインターフェース部（チャネルＩ／Ｆ部）内の、スイッチとのインターフェース部（ＳＷ  Ｉ／Ｆ）の構成を示す図。
【図５】本発明によるディスクアレイ制御装置における複数の磁気ディスク装置とのインターフェース部（ディスクＩ／Ｆ部）内の、スイッチとのインターフェース部（ＳＷ  Ｉ／Ｆ）の構成を示す図。
【図６】本発明によるディスクアレイ制御装置における共有メモリ部内の、スイッチとのインターフェース部（ＳＷ  Ｉ／Ｆ）の構成を示す図。
【図７】本発明によるディスクアレイ制御装置における通信制御コントローラ内の共有メモリアクセス方式の選択フローを示す図。
【図８】本発明によるディスクアレイ制御装置におけるスイッチによる相互結合網の構成を示す図。
【図９】本発明によるディスクアレイ制御装置におけるスイッチによる相互結合網の他の構成を示す図。
【図１０】従来と本発明によるディスクアレイ制御装置の共有メモリアクセス性能（計算値）を比較した図。
【図１１】本発明によるディスクアレイ制御装置の他の構成を示す図。
【符号の説明】
１…ホストコンピュータ、２、３、４…ディスクアレイ制御装置、１１、１３…ホストコンピュータとのインターフェース部（チャネルＩ／Ｆ部）、１２、１４…複数の磁気ディスク装置とのインターフェース部（ディスクＩ／Ｆ部）、２１…複数の磁気ディスク装置、３０、３１、３２…共有メモリ部、３５…メモリモジュール、３６…メモリ制御部、４０、４１、４２…スイッチ、５０、５１、５２…スイッチを用いた相互結合網、６０…共有バス、１００、１０５…マイクロプロセッサ、１０１、１０２…共有バス、１１０…ホストコンピュータとのデータの送受信制御部（ホストＩ／Ｆ）、１１１、１１３、１１４…スイッチとのインターフェース部（ＳＷ  Ｉ／Ｆ）、１１２…複数の磁気ディスク装置とのデータ送受信制御部（ドライブＩ／Ｆ）、１２０…パケット生成部、１２５…パケット分解部、１３０…タイマー、１３１…アクセス方式制御部、１３５…バッファ、１４０、１４１…通信制御コントローラ。
【図１】
0003584710.tif 000002
【図２】
0003584710.tif 000003
【図３】
0003584710.tif 000004
【図４】
0003584710.tif 000005
【図５】
0003584710.tif 000006
【図６】
0003584710.tif 000007
【図７】
0003584710.tif 000008
【図８】
0003584710.tif 000009
【図９】
0003584710.tif 000010
【図１０】
0003584710.tif 000011
【図１１】
0003584710.tif 000012