(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に、アンドープの半導体からなる光吸収層、上記第１導電型の半導体からなる窓層、上記第１導電型の半導体からなるコンタクト層を順に成長させ、該コンタクト層上の全面に第１の絶縁膜を被着させる工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第１の絶縁膜をエッチングし、さらに該第１の絶縁膜をマスクとして、上記コンタクト層、または上記コンタクト層及び上記窓層上層部分をエッチングして上記アライメントマークを形成する工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域の上記第１の絶縁膜をエッチングし、該第１の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記受光領域の上記コンタクト層，上記窓層，及び上記光吸収層上層部分に拡散させ、該不純物が拡散された領域の導電型を上記第２の導電型に反転させる工程と、
上記第１の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層上の上記フォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域の上記コンタクト層をエッチングする工程と、
全面に反射防止膜となる第２の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上，及び上記アライメントマーク上の上記第２の絶縁膜をエッチングする工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記第１の絶縁膜は、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
上記半導体基板，及び上記窓層は、ＩｎＰからなり、
上記光吸収層，及び上記コンタクト層は、ＩｎＧａＡｓからなることを特徴とする半導体装置の製造方法。
【請求項４】
第１導電型の半導体基板上に、アンドープの半導体からなる光吸収層、上記第１導電型の半導体からなる窓層、上記第１導電型の半導体からなるコンタクト層、該コンタクト層を構成する半導体とは異なる半導体からなるキャップ層を順に成長させる工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記キャップ層をエッチングし、さらに該キャップ層をマスクとして、上記コンタクト層、または上記コンタクト層及び上記窓層上層部分をエッチングして上記アライメントマークを形成する工程と、
上記キャップ層を全面にわたってエッチング除去した後、全面に第１の絶縁膜を被着させる工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域の上記第１の絶縁膜をエッチングし、該第１の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記受光領域の上記コンタクト層，上記窓層，及び上記光吸収層上層部分に拡散させ、該不純物が拡散された領域の導電型を上記第２の導電型に反転させる工程と、
上記第１の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層上の上記フォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域の上記コンタクト層をエッチングする工程と、
全面に反射防止膜となる第２の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上，及び上記アライメントマーク上の上記第２の絶縁膜をエッチングする工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
上記キャップ層は、ＩｎＰからなり、
上記コンタクト層は、ＩｎＧａＡｓからなることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
上記半導体基板，及び上記窓層は、ＩｎＰからなり、
上記光吸収層は、ＩｎＧａＡｓからなることを特徴とする半導体装置の製造方法。
【請求項７】
第１導電型の半導体基板上に、第１導電型の半導体からなる光吸収層、上記第１導電型の半導体からなるパイルアップ抑制層、上記第１導電型の半導体からなる増倍層、上記第１導電型の半導体からなるガードリング層、上記第１導電型の半導体からなるコンタクト層、上記第１導電型の半導体からなるイオン注入マスク層、上記第１導電型の半導体からなるキャップ層を順に成長させ、該キャップ層上の全面に第１の絶縁膜を被着させる工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第１の絶縁膜をエッチングし、さらに該第１の絶縁膜をマスクとして、上記キャップ層，上記イオン注入マスク層，及び上記コンタクト層、またはこれらの層及び上記ガードリング層上層部分をエッチングして上記アライメントマークを形成する工程と、
上記アライメントマーク形成の後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アバランシェフォトダイオードの受光領域周縁の環状のガードリング領域における上記第１の絶縁膜をエッチングし、該第１の絶縁膜をマスクとして、上記キャップ層，及び上記イオン注入マスク層をエッチングし、さらに上記第１の絶縁膜，及び上記キャップ層，及び上記イオン注入マスク層をマスクとして上記第１の導電型と逆の第２の導電型の不純物を上記ガードリング領域の上記コンタクト層，上記ガードリング層，及び上記増倍層上層部分にイオン注入する工程と、
上記第１の絶縁膜，上記キャップ層，及び上記イオン注入マスク層を全面にわたって除去した後、全面に第２の絶縁膜を被着させる工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記アバランシェフォトダイオード受光領域の上記第２の絶縁膜をエッチングし、該第２の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層，上記ガードリング層，及び上記増倍層上層部分に拡散させ、該拡散領域の導電型を上記第２の導電型に反転させるとともに、上記イオン注入により上記ガードリング領域に導入した上記第２導電型の不純物を活性化させる工程と、
上記第２の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記ガードリング層上の上記アバランシェフォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域のコンタクト層をエッチングする工程と、
全面に反射防止膜となる第３の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上及び上記アライメントマーク上の上記第３の絶縁膜をエッチングする工程と、
フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
上記第１の絶縁膜は、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７に記載の半導体装置の製造方法において、
上記半導体基板，上記増倍層，上記ガードリング層，及び上記イオン注入マスク層は、ＩｎＰからなり、
上記光吸収層は、ＩｎＧａＡｓからなり、
上記パイルアップ抑制層，上記コンタクト層，及び上記キャップ層は、ＩｎＧａＡｓＰからなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に光通信等に使用する受光素子の製造方法に関するものである。
【０００２】
【従来の技術】
受光素子の一種であるフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ；以後ＰＤと略称する）の従来の製造方法を図５に示す。まず、図５（ｂ）  に示すように、気相成長法（ＶＰＥ，ＭＯＣＶＤ等）により、半導体（ｎ−ＩｎＰ）基板１上にアンドープＩｎＧａＡｓ光吸収層２，ｎ−ＩｎＰ窓層３，ｎ−ＩｎＧａＡｓコンタクト層４を結晶成長させ、エピウェハ（構造ｎ−ｉ−ｎ＋  層）１００を作製する。さらに、このエピウェハ１００の表面に、拡散マスク用の絶縁膜であるＳｉＮ膜５を被着させた後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域２０のＳｉＮ膜５をエッチングする。ただし、上記のｎ−は導電型がｎ型であることを表す。（以下においても、同様の表記を用いる。なお、ｐ−はｐ型を表す。）次に、図５（ｂ）  に示すように、Ｚｎの拡散源であるＺｎＯ膜６，及びこのＺｎ拡散源の分解を防止するためのＳｉＯ２  膜７をスパッタにより全面に被着させた後、加熱して、受光領域２０のＩｎＧａＡｓコンタクト層４，ＩｎＰ窓層３，及びＩｎＧａＡｓ光吸収層２上層部分にＺｎを拡散させ、この拡散領域の導電型をｎ型からｐ型に反転させる。次に、ＳｉＯ２  膜７，ＺｎＯ膜６，及びＳｉＮ膜５をエッチング除去した後、図５（ｃ）  に示すように、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとしてＩｎＧａＡｓコンタクト層４をエッチングすることにより、上記受光領域２０の周縁領域にのみ、上記のＺｎ拡散によりｎ型からｐ型に導電型が反転したｐ＋  −ＩｎＧａＡｓコンタクト層１４を残す。さらに、全面に反射防止膜となるＳｉＮ膜９を被着させた後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層１４上のＳｉＮ膜９をエッチング除去する。最後に、上記コンタクト層１４の表面及びこれに隣接するボンディングパッド部１１０に、ｐ側電極（表面電極）１０を形成し、ＩｎＰ基板１の裏面には、ｎ側電極（裏面電極）１１を形成する。
【０００３】
上記の工程により、ｐ−ｉ−ｎ構造（ｐ型拡散領域−アンドープ光吸収層−ｎ型基板）を有するＰＤが作製される。一般に、このようなＰＤはプレーナタイプのｐ−ｉ−ｎ    ＰＤと呼ばれる。このＰＤにおいては、上記ｐ側電極とｎ側電極の間に逆バイアス電圧を印加することにより、上記光吸収層２に入射した光によって生成された電子と正孔を電流の形で検出することができる。
【０００４】
ＰＤのような光検出器においては、光が入射しない状態では電流が流れず、光の入射時にのみ、この光によって発生した電子と正孔による電流が流れることが望ましい。しかし、実際には、光が入射しない状態においても、暗電流と呼ばれる電流がある程度流れる。この暗電流は、主に光吸収層２で発生する再結合電流と、表面リーク電流とからなる。暗電流はＰＤの製造工程に依存し、特に表面リーク電流は、ウェハ表面の有機物等による汚染に非常に敏感である。
【０００５】
【発明が解決しようとする課題】
上記の従来のＰＤの製造方法においては、Ｚｎ拡散工程以降のコンタクト層形成工程，反射防止膜形成工程，表面電極形成工程におけるフォトリソグラフィは、拡散工程で形成したｐ型領域８のパターンにフォトマスクを合わせる現物合わせ方式で行われていた。しかしながら、近年ウェハサイズの大口径化，特に円形化、またＰＤの高性能化，特に高速応答対応に伴う受光領域径の縮小、さらに他の素子との集積化に伴うパターンの微細化により、上記の現物合わせ方式では、フォトリソグラフィにおける良好なパターンの重ね合わせ精度を得ることは困難となっている。また、ステッパ等の露光装置専用のアライメントマークとして、上記のような拡散領域を使用することは不可能であるといった問題があった。
【０００６】
また、集積回路等の製造方法のように、最初の工程でウェハ表面に露光装置専用のアライメントマークをフォトリソグラフィとエッチングで形成した場合、ウェハ表面がレジスト，現像液等の残留有機物により汚染されてしまう。この後、ウェハ表面の全面に拡散マスク用絶縁膜を被着させ、受光領域のこの絶縁膜をフォトリソグラフィとエッチングにより除去し、ＺｎＯ膜の被着，及びＺｎの拡散を行うが、このＺｎＯ膜の被着の前に、十分に前処理（表面処理）を行ったとしても、上記のウェハ表面の汚染を完全に除去することは困難である。このウェハ表面の汚染により、前述のように表面リーク電流が増加し、暗電流が増加するといった問題があった。
【０００７】
本発明は上記の問題に鑑みなされたものであり、ウェハ表面の受光領域を有機物等で汚染することなく、暗電流の少ない受光素子を容易に製造することのできる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明（請求項１）にかかる半導体装置の製造方法は、第１導電型の半導体基板上に、アンドープの半導体からなる光吸収層、上記第１導電型の半導体からなる窓層、上記第１導電型の半導体からなるコンタクト層を順に成長させ、このコンタクト層上の全面に第１の絶縁膜を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第１の絶縁膜をエッチングし、さらにこの第１の絶縁膜をマスクとして、上記コンタクト層、または上記コンタクト層及び上記窓層上層部分をエッチングして上記アライメントマークを形成する工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域の上記第１の絶縁膜をエッチングし、この第１の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層，上記窓層，及び上記光吸収層上層部分に拡散させ、この不純物が拡散された領域の導電型を上記第２の導電型に反転させる工程と、上記第１の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層上の上記フォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域の上記コンタクト層をエッチングする工程と、全面に反射防止膜となる第２の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上及び上記アライメントマーク上の上記第２の絶縁膜をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の上記周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに、上記半導体基板裏面に裏面電極を形成する工程とを含むものである。
【０００９】
この発明（請求項２）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項１）において、上記第１の絶縁膜が、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であるものである。
【００１０】
この発明（請求項３）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項１）において、上記半導体基板，及び上記窓層が、ＩｎＰからなり、上記光吸収層，及び上記コンタクト層が、ＩｎＧａＡｓからなるものである。
【００１１】
この発明（請求項４）にかかる半導体装置の製造方法は、第１導電型の半導体基板上に、アンドープの半導体からなる光吸収層、上記第１導電型の半導体からなる窓層、上記第１導電型の半導体からなるコンタクト層、このコンタクト層を構成する半導体とは異なる半導体からなるキャップ層を順に成長させる工程と、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記キャップ層をエッチングし、さらにこのキャップ層をマスクとして、上記コンタクト層、または上記コンタクト層及び上記窓層上層部分をエッチングして上記アライメントマークを形成する工程と、上記キャップ層を全面にわたってエッチング除去した後、全面に第１の絶縁膜を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域の上記第１の絶縁膜をエッチングし、この第１の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層，上記窓層，及び上記光吸収層上層部分に拡散させ、この不純物が拡散された領域の導電型を上記第２の導電型に反転させる工程と、上記第１の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層上の上記フォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域の上記コンタクト層をエッチングする工程と、全面に反射防止膜となる第２の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上，及び上記アライメントマーク上の上記第２の絶縁膜をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域の周縁領域に残された上記コンタクト層表面に表面電極を形成し、上記半導体基板裏面に裏面電極を形成する工程とを含むものである。
【００１２】
この発明（請求項５）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項４）において、上記キャップ層が、ＩｎＰからなり、上記コンタクト層が、ＩｎＧａＡｓからなるものである。
【００１３】
この発明（請求項６）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項５）において、上記半導体基板，及び上記窓層が、ＩｎＰからなり、上記光吸収層が、ＩｎＧａＡｓからなるものである。
【００１４】
この発明（請求項７）にかかる半導体装置の製造方法は、第１導電型の半導体基板上に、第１導電型の半導体からなる光吸収層、上記第１導電型の半導体からなるパイルアップ抑制層、上記第１導電型の半導体からなる増倍層、上記第１導電型の半導体からなるガードリング層、上記第１導電型の半導体からなるコンタクト層、上記第１導電型の半導体からなるイオン注入マスク層、上記第１導電型の半導体からなるキャップ層を順に成長させ、このキャップ層上の全面に第１の絶縁膜を被着させる工程と、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第１の絶縁膜をエッチングし、さらにこの第１の絶縁膜をマスクとして、上記キャップ層，上記イオン注入マスク層，及び上記コンタクト層、またはこれらの層及び上記ガードリング層上層部分をエッチングして上記アライメントマークを形成する工程と、上記アライメントマーク形成の後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アバランシェフォトダイオードの受光領域周縁の環状のガードリング領域における上記第１の絶縁膜をエッチングし、この第１の絶縁膜をマスクとして、上記キャップ層，及び上記イオン注入マスク層をエッチングし、さらに上記第１の絶縁膜，及び上記キャップ層，及び上記イオン注入マスク層をマスクとして上記第１の導電型と逆の第２の導電型の不純物を上記ガードリング領域の上記コンタクト層，上記ガードリング層，及び上記増倍層上層部分にイオン注入する工程と、上記第１の絶縁膜，上記キャップ層，及び上記イオン注入マスク層を全面にわたってエッチング除去した後、全面に第２の絶縁膜を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記アバランシェフォトダイオードの受光領域の上記第２の絶縁膜をエッチングし、この第２の絶縁膜をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層，上記ガードリング層，及び上記増倍層上層部分に拡散させ、この拡散領域の導電型を上記第２の導電型に反転させるとともに、上記イオン注入により上記ガードリング領域に導入した第２導電型の不純物を活性化させる工程と、上記第２の絶縁膜を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記ガードリング層上の上記アバランシェフォトダイオードの受光領域の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層を残すように、これらの領域以外の領域のコンタクト層をエッチングする工程と、全面に反射防止膜となる第３の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層上及び上記アライメントマーク上の上記第３の絶縁膜をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域２０の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むものである。
【００１５】
この発明（請求項８）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項７）において、上記第１の絶縁膜が、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であるものである。
【００１６】
この発明（請求項９）にかかる半導体装置の製造方法は、上記の半導体装置の製造方法（請求項７）において、上記半導体基板，上記増倍層，上記ガードリング層，及び上記イオン注入マスク層が、ＩｎＰからなり、上記光吸収層は、ＩｎＧａＡｓからなり、上記パイルアップ抑制層，上記コンタクト層，及び上記キャップ層が、ＩｎＧａＡｓＰからなるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
構成１．
この発明の実施の形態１における半導体装置の製造方法（請求項１）は、図１に示すように、第１導電型の半導体基板１上に、アンドープの半導体からなる光吸収層２、上記第１導電型の半導体からなる窓層３、上記第１導電型の半導体からなるコンタクト層４を順に成長させ、このコンタクト層４上の全面に第１の絶縁膜５を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記第１の絶縁膜５をエッチングし、さらにこの第１の絶縁膜５をマスクとして、上記コンタクト層４、または上記コンタクト層４及び上記窓層３上層部分をエッチングして上記アライメントマーク２１を形成する工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域２０の上記第１の絶縁膜５をエッチングし、この第１の絶縁膜５をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層４，上記窓層３，及び上記光吸収層２上層部分に拡散させ、この拡散領域８の導電型を上記第２の導電型に反転させる工程と、上記第１の絶縁膜５をエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層３上の上記フォトダイオードの受光領域２０の周縁領域，及び上記アライメントマーク近傍の領域にのみ上記コンタクト層４を残すように、これらの領域以外の領域のコンタクト層４をエッチングする工程と、全面に反射防止膜となる第２の絶縁膜９を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層４，１４上及び上記アライメントマーク２１上の上記第２の絶縁膜９をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域２０の周縁領域に残された上記コンタクト層１４表面に表面電極１０を形成し、さらに、上記半導体基板裏面に裏面電極１１を形成する工程とを含むものである。このため、上記アライメントマーク２１を形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の現物合わせではなく、露光装置固有の専用アライメントマークを用いて行うことができ、オートアライメントが可能となる。その結果、アライメント作業の作業性が向上し、かつアライメント精度が上がり、安価でかつ精度の高いＰＤ製品を得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジストパターン形成は、コンタクト層４の表面ではなく、上記第１の絶縁膜５の表面上になされ、上記第２導電型の不純物拡散工程の前に、上記受光領域２０の上記第１の絶縁膜５がエッチング除去されるため、受光領域２０におけるコンタクト層４の表面がレジスト等の残留有機物により汚染されることがない。このため、表面リーク電流が低減され、従って暗電流が低減されたＰＤを容易に作製することができる。
【００１８】
構成２．
さらに、この実施の形態１における半導体装置の製造方法は、図１に示すように、上記の構成１の半導体装置の製造方法において、上記第１の絶縁膜５が、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であるものである。これにより、このＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜をマスクとして、アライメントマーク２１を形成すべき領域のコンタクト層４のエッチングを安定に行うことができるとともに、このＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜をマスクとして、受光領域２０の半導体層に対する第２導電型の不純物の拡散を安定に行うことができる。
【００１９】
実施例１．
この発明の第１の実施の形態による一実施例について説明する。
図１は、本実施例１による半導体装置の製造方法を示す断面図である。本実施例１による半導体装置の製造方法を図１を用いて説明する。まず、気相成長法（ＶＰＥ，ＭＯＣＶＤ等）により、ｎ−ＩｎＰ基板１（厚さ３５０μｍ）上にアンドープのｉ−ＩｎＧａＡｓ光吸収層２（５μｍ），ｎ−ＩｎＰ窓層３（２．０μｍ），ｎ−ＩｎＧａＡｓコンタクト層４（０．３μｍ）を結晶成長させ、エピウェハ（構造：ｎ−ｉ−ｎ＋  層）１００を作製する。さらに、図１（ａ）  に示すように、このエピウェハ１００の表面に、拡散マスク用の絶縁膜である厚さ５０ｎｍ程度のＳｉＮ膜５をＣＶＤ法等を用いて被着させる。
【００２０】
この後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アライメントマーク２１を形成すべき領域のＳｉＮ膜５をエッチングする。さらに、図１（ｂ）  に示すように、このＳｉＮ膜５をマスクとして、ｎ−ＩｎＧａＡｓコンタクト層４を硫酸系のエッチャント等を用いて選択エッチングして、アライメントマーク２１を形成する。この際のエッチングは、上記の選択エッチングではなく、ｎ−ＩｎＰ窓層までエッチングするようなものであってもよい。この後、ウェハ表面のレジストを除去する。アライメントマーク２１は、図２に示すように、エピウェハ１００表面上において、２箇所のアライメントマーク領域３２に形成される。この領域３２以外の領域は、ＰＤが形成される素子形成領域３１である。
【００２１】
次に、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域２０のＳｉＮ膜５をエッチングする。この際のフォトリソグラフィは、上記のアライメントマーク２１を用いたオートアライメントにより行う。次に、レジスト除去後、全面にＺｎの拡散源である厚さ１００ｎｍ程度のＺｎＯ膜６をスパッタ法により被着させ、さらにこの上にＺｎ拡散源の分解を防止するための厚さ１００ｎｍ程度のＳｉＯ２  膜７をＣＶＤ法により被着させる。この後、図１（ｃ）  に示すように、アニール炉を用いて５００℃，２時間程度の熱処理を行い、受光領域２０のＩｎＧａＡｓコンタクト層４，ＩｎＰ窓層３，及びＩｎＧａＡｓ光吸収層２上層部分にｐ型の不純物であるＺｎを拡散させ、この拡散領域８の導電型をｎ型からｐ型に反転させる。
【００２２】
次に、ＳｉＯ２  膜７，ＺｎＯ膜６，及びＳｉＮ膜５をＨＦ系エッチャントを用いて、全面にわたってエッチング除去した後、図１（ｄ）  に示すように、上記のアライメントマーク２１を用いたオートアライメントによるフォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクとしてＩｎＧａＡｓコンタクト層４をエッチングすることにより、上記アライメントマーク２１の近傍，及び上記受光領域２０の周縁領域にのみ上記コンタクト層４を残す。ただし、受光領域２０の周縁領域のコンタクト層は、上記のＺｎ拡散によりｎ型からｐ型に導電型が反転したｐ＋  −ＩｎＧａＡｓコンタクト層１４となっている。
【００２３】
さらに、全面に反射防止膜となるＳｉＮ膜９を被着させた後、上記アライメントマークを用いたオートアライメントによるフォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクとしたエッチングにより、上記コンタクト層４，１４上及び上記アライメントマーク２１上のＳｉＮ膜９をエッチングし、上記コンタクト層がエッチング除去された領域のＩｎＰ窓層３の表面に反射防止膜（ＳｉＮ膜）９を残す。この後、上記アライメントマーク２１を用いたオートアライメントによるフォトリソグラフィにより、上記コンタクト層１４の表面及びこれに隣接するボンディングパッド部１１０に、Ｔｉ／Ａｕからなるｐ側電極（表面電極）１０を形成する。最後に、ＩｎＰ基板１の裏面を基板厚が１５０μｍ程度になるまで研磨した後、基板裏面にＡｕＧｅ／Ａｕからなるｎ側電極（裏面電極）１１を形成する。
【００２４】
上記の工程により、ｐ−ｉ−ｎ構造（ｐ型拡散領域−アンドープ光吸収層−ｎ型基板）を有するＰＤが作製される。このＰＤにおいては、上記ｐ側電極とｎ側電極の間に逆バイアス電圧を印加することにより、上記光吸収層２に入射した光によって生成された電子と正孔を電流として取り出すことができる。
【００２５】
本実施例１においては、上記アライメントマーク２１を形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の従来の製造方法で用いられていた現物合わせではなく、露光装置固有の専用アライメントマーク２１を用いたオートアライメントにより行うことが可能となる。これにより、アライメント作業の作業性が改善され、かつアライメント精度が向上し、安価でかつ精度の高いＰＤを得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジスト形成は、ｎ−ＩｎＧａＡｓコンタクト層４の表面ではなく、拡散マスクであるＳｉＮ膜５の表面上になされ、ｐ型の不純物であるＺｎの拡散工程の前に、上記受光領域２０のＳｉＮ膜５はエッチング除去されるため、受光領域２０におけるコンタクト層４の表面がレジスト等の残留有機物により汚染されることがない。このため、表面リーク電流が低減され、従って暗電流が低減されたＰＤを容易に作製することができる。また、アライメントマーク２１のエッチングマスク，及びＺｎの拡散マスクとして、ＳｉＮ膜５を用いているため、アライメントマーク２１を形成すべき領域のコンタクト層４のエッチングを安定に行うことができるとともに、受光領域２０の半導体層に対するｐ型の不純物であるＺｎの拡散を安定に行うことができる。
【００２６】
実施の形態２．
構成１．
この発明の実施の形態２における半導体装置の製造方法（請求項４）は、図３に示すように、第１導電型の半導体基板１上に、アンドープの半導体からなる光吸収層２、上記第１導電型の半導体からなる窓層３、上記第１導電型の半導体からなるコンタクト層４、このコンタクト層を構成する半導体とは異なる半導体からなるキャップ層５１を順に成長させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、以後の工程におけるフォトリソグラフィに用いるアライメントマークを形成すべき領域の上記キャップ層５１をエッチングし、さらにこのキャップ層５１をマスクとして、上記コンタクト層４、または上記コンタクト層４及び上記窓層３上層部分をエッチングして上記アライメントマーク２１を形成する工程と、上記キャップ層５１を全面にわたってエッチング除去した後、全面に第１の絶縁膜５を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、フォトダイオードの受光領域２０の上記第１の絶縁膜５をエッチングし、この第１の絶縁膜５をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層４，上記窓層３，及び上記光吸収層２上層部分に拡散させ、この不純物を拡散させた領域８の導電型を上記第２の導電型に反転させる工程と、上記第１の絶縁膜５を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記窓層３上の上記フォトダイオードの受光領域２０の周縁領域，及び上記アライメントマーク２１近傍の領域にのみ上記コンタクト層４を残すように、これらの領域以外の領域のコンタクト層４をエッチングする工程と、全面に反射防止膜となる第２の絶縁膜を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層４，１４上及び上記アライメントマーク２１上の上記第２の絶縁膜をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域２０の周縁領域に残された上記コンタクト層表面に表面電極を形成し、さらに上記半導体基板裏面に裏面電極を形成する工程とを含むものである。このため、上記アライメントマークを形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の現物合わせではなく、露光装置固有の専用アライメントマークを用いて行うことができ、オートアライメントが可能となる。その結果、アライメント作業の作業性が向上し、かつアライメント精度が上がり、安価でかつ精度の高いＰＤ製品を得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジストパターン形成は、コンタクト層４の表面ではなく、上記キャップ層５１の表面上になされ、上記第２導電型の不純物拡散工程の前に、受光領域２０の上記キャップ層５１はエッチング除去されるため、受光領域２０におけるコンタクト層４の表面がレジスト等の残留有機物により汚染されることがない。このため、表面リーク電流が低減され、従って暗電流が低減されたＰＤを容易に作製することができる。
【００２７】
構成２．
この実施の形態２における半導体装置の製造方法は、図３に示すように、上記の構成１の半導体装置の製造方法において、上記キャップ層５１が、ＩｎＰからなり、上記コンタクト層４が、ＩｎＧａＡｓからなるものである。このため、アライメントマーク２１を形成した後、このキャップ層５１をコンタクト層４に対して選択的にエッチングすることができ、キャップ層５１のみを除去することができる。
【００２８】
実施例２．
この発明の第２の実施の形態による一実施例について説明する。
図３は、本実施例２による半導体装置の製造方法を示す断面図である。本実施例２は、アライメントマーク形成のためのエッチングのマスクとして、上記の実施例１におけるＳｉＮ膜５に代えて、ＩｎＰからなるキャップ層を用いるものである。以下、本実施例２による半導体装置の製造方法の詳細を図３を用いて説明する。
【００２９】
まず、図３（ａ）  に示すように、気相成長法（ＶＰＥ，ＭＯＣＶＤ等）により、ｎ−ＩｎＰ基板１（厚さ３５０μｍ）上にアンドープのｉ−ＩｎＧａＡｓ光吸収層２（５μｍ），ｎ−ＩｎＰ窓層３（２．０μｍ），ｎ−ＩｎＧａＡｓコンタクト層４（０．３μｍ），ｎ−ＩｎＰキャップ層５１を結晶成長させ、エピウェハ（構造：ｎ−ｉ−ｎ＋  層）１００を作製する。
【００３０】
この後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アライメントマーク２１を形成すべき領域のキャップ層５１をエッチングし、さらに、図３（ｂ）  に示すように、このｎ−ＩｎＰキャップ層５１をマスクとして、ｎ−ＩｎＧａＡｓコンタクト層４，またはｎ−ＩｎＧａＡｓコンタクト層４とｎ−ＩｎＰ窓層３上層部分をエッチングして、アライメントマーク２１を形成する。この後、ウェハ表面のレジストを除去する。エピウェハ１００表面上において、アライメントマーク２１が形成される位置は、実施例１と同様に、図２に示す位置である。
【００３１】
次に、図３（ｃ）  に示すように、塩酸系等のエッチャントを用いて、ｎ−ＩｎＰキャップ層５１を全面にわたって選択的にエッチング除去する。この際、キャップ層５１のみが除去され、ｎ−ＩｎＧａＡｓコンタクト層４はエッチングされずに残る。
【００３２】
この後、拡散マスクとなる厚さ５０ｎｍ程度のＳｉＮ膜５をＣＶＤ等により全面に被着させる。以降の工程は、実施例１に述べたものと全く同じである。すなわち、フォトリソグラフィによって形成したレジストパターンをマスクとして、フォトダイオードの受光領域２０のＳｉＮ膜５をエッチングし、さらにレジストを除去する。次に、全面にＺｎＯ膜６及びＳｉＯ２  膜７を被着させ、図３（ｄ）  に示すように、５００℃，２時間程度の熱処理を行って、受光領域２０のＩｎＧａＡｓコンタクト層４，ＩｎＰ窓層３，及びＩｎＧａＡｓ光吸収層２上層部分にＺｎを拡散させ、この拡散領域８の導電型をｎ型からｐ型に反転させる。次に、ＳｉＯ２  膜７，ＺｎＯ膜６，及びＳｉＮ膜５を全面にわたってエッチング除去した後、図３（ｅ）  に示すように、フォトリソグラフィによって形成したレジストパターンをマスクとしてＩｎＧａＡｓコンタクト層４をエッチングすることにより、上記アライメントマーク２１の近傍，及び上記受光領域２０の周縁領域にのみ上記コンタクト層４を残す。さらに、全面に反射防止膜となるＳｉＮ膜９を被着させた後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層４，１４上及び上記アライメントマーク２１上のＳｉＮ膜（反射防止膜）をエッチングする。この後、フォトリソグラフィにより、上記コンタクト層１４の表面及びこれに隣接するボンディングパッド部１１０に、Ｔｉ／Ａｕからなるｐ側電極（表面電極）１０を形成する。最後に、ＩｎＰ基板１の裏面を基板厚が１５０μｍ程度になるまで研磨した後、基板裏面にＡｕＧｅ／Ａｕからなるｎ側電極（裏面電極）１１を形成する。なお、アライメントマーク２１形成以降のフォトリソグラフィは、アライメントマーク２１を用いたオートアライメントによって行われる。以上の工程により、実施例１と同様のｐ−ｉ−ｎ構造を有するＰＤが作製される。
【００３３】
本実施例２においては、上記アライメントマーク２１を形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の従来の製造方法で用いられていた現物合わせではなく、露光装置固有の専用アライメントマーク２１を用いたオートアライメントにより行うことが可能となる。これにより、アライメント作業の作業性が改善され、かつアライメント精度が向上し、安価でかつ精度の高いＰＤを得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジストパターン形成は、ｎ−ＩｎＧａＡｓコンタクト層４の表面ではなく、ｎ−ＩｎＰキャップ層５１の表面上になされ、ｐ型の不純物であるＺｎの拡散工程の前に、上記受光領域２０のキャップ層５１はエッチング除去されるため、受光領域２０におけるコンタクト層４の表面がレジスト等の残留有機物により汚染されることがない。このため、表面リーク電流が低減され、従って暗電流が低減されたＰＤを容易に作製することができる。また、上記キャップ層５１はＩｎＰからなり、上記コンタクト層４はＩｎＧａＡｓからなるから、塩酸系等のエッチャントを用いることにより、キャップ層５１のみをコンタクト層４に対して選択的にエッチングすることができる。
【００３４】
実施の形態３．
構成１．
この発明の実施の形態３における半導体装置の製造方法（請求項７）は、図４に示すように、第１導電型の半導体基板１上に、第１導電型の半導体からなる光吸収層６２、上記第１導電型の半導体からなるパイルアップ抑制層６３、上記第１導電型の半導体からなる増倍層６４、上記第１導電型の半導体からなるガードリング層６５、上記第１導電型の半導体からなるコンタクト層６６、上記第１導電型の半導体からなるイオン注入マスク層６７、上記第１導電型の半導体からなるキャップ層６８を順に成長させ、このキャップ層６８上の全面に第１の絶縁膜６９を被着させる工程と、以後の工程におけるフォトリソグラフィに用いるアライメントマークとなるべき領域の上記第１の絶縁膜６９をエッチングし、さらにこの第１の絶縁膜６９をマスクとして、上記キャップ層６８，上記イオン注入マスク層６７，及び上記コンタクト層６６、またはこれらの層及び上記ガードリング層６５上層部分をエッチングして上記アライメントマーク２１を形成する工程と、上記アライメントマーク２１形成の後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アバランシェフォトダイオードの受光領域２０周縁の環状のガードリング領域２２における上記第１の絶縁膜６９をエッチングし、この第１の絶縁膜６９をマスクとして、上記キャップ層６８，及び上記イオン注入マスク層６７をエッチングし、さらに上記第１の絶縁膜６９，及び上記キャップ層６８，及び上記イオン注入マスク層６７をマスクとして上記第１の導電型と逆の第２の導電型の不純物を上記ガードリング領域２２の上記コンタクト層６６，上記ガードリング層６５，及び上記増倍層６４上層部分にイオン注入する工程と、上記第１の絶縁膜６９，上記キャップ層６８，及び上記イオン注入マスク層６７を全面にわたってエッチング除去した後、全面に第２の絶縁膜５を被着させる工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記アバランシェフォトダイオード受光領域２０の上記第２の絶縁膜５をエッチングし、この第２の絶縁膜５をマスクとして、上記第１の導電型とは逆の第２の導電型の不純物を上記コンタクト層６６，上記ガードリング層６５，及び上記増倍層６４上層部分に拡散させ、この拡散領域８の導電型を上記第２の導電型に反転させるとともに、上記イオン注入により上記ガードリング領域２２に導入した第２導電型の不純物を活性化させる工程と、上記第２の絶縁膜５を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記ガードリング層６５上の上記フォトダイオードの受光領域２０の周縁領域，及び上記アライメントマーク２１近傍の領域にのみ上記コンタクト層６６を残すように、これらの領域以外の領域のコンタクト層６６をエッチングする工程と、全面に反射防止膜となる第３の絶縁膜９を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記コンタクト層６６，１６６上，及び上記アライメントマーク２１上の上記第３の絶縁膜９をエッチングする工程と、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、上記受光領域２０の周縁領域に残された上記コンタクト層６６表面に表面電極１０を形成し、さらに上記半導体基板裏面に裏面電極１１を形成する工程とを含むものである。これにより、上記アライメントマーク２１を形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の現物合わせではなく、露光装置固有の専用アライメントマークを用いて行うことができ、オートアライメントが可能となる。その結果、アライメント作業の作業性が向上し、かつアライメント精度が上がり、安価でかつ精度の高いＰＤ製品を得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジストパターン形成は、コンタクト層６６の表面ではなく、上記第１の絶縁膜６９の表面上になされ、上記第２導電型の不純物の拡散工程の前に、上記受光領域２０の上記第１の絶縁膜６９はエッチング除去されるため、受光領域２０におけるコンタクト層６６の表面がレジスト等の残留有機物により汚染されることはない。このため、表面リーク電流が低減され、従って暗電流が低減されたアバランシェフォトダイオード（以後，ＡＰＤと略記する）を容易に作製することができる。
【００３５】
構成２．
さらに、この実施の形態３における半導体装置の製造方法は、図４に示すように、上記の構成１の半導体装置の製造方法において、上記第１の絶縁膜６９が、ＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜であるものである。このため、このＳｉＮ膜，ＳｉＯ膜またはＳｉＯＮ膜をマスクとして、アライメントマーク２１を形成すべき領域の上記キャップ層６８，上記イオン注入マスク層６７，及び上記コンタクト層６６、またはこれらの層及び上記ガードリング層６５上層部分のエッチングを安定に行うことができる。
【００３６】
実施例３．
この発明の第３の実施の形態による一実施例について説明する。
図４は、本実施例３による半導体装置の製造方法を示す断面図である。本実施例３は、アライメントマーク形成のためのエッチングのマスクとして、上記の実施例１と同様にＳｉＮ膜を用いたＡＰＤの製造方法である。以下、本実施例３による半導体装置の製造方法の詳細を図４を用いて説明する。
【００３７】
まず、図４（ａ）  に示すように、気相成長法（ＶＰＥ，ＭＯＣＶＤ等）により、ｎ−ＩｎＰ基板１上に、ｎ−  −ＩｎＧａＡｓ光吸収層６２（厚さ３μｍ）、ｎ−ＩｎＧａＡｓＰパイルアップ抑制層６３（０．２μｍ）、ｎ−  −ＩｎＰ増倍層６４、ｎ−  −ＩｎＰガードリング層６５（増倍層厚とガードリング層厚との合計が５μｍ以下）、ｎ−ＩｎＧａＡｓＰコンタクト層６６（０．２μｍ）、ｎ−  −ＩｎＰイオン注入マスク層６７（２μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層６８（０．２μｍ）を順に成長させ、さらに、このキャップ層６８上の全面にＳｉＮ膜６９を被着させる。
【００３８】
次に、図４（ｂ）  に示すように、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、アライメントマーク２１を形成すべき領域のＳｉＮ膜６９をエッチングする。さらにこのＳｉＮ膜６９をマスクとして、上記キャップ層６８，上記イオン注入マスク層６７，及び上記コンタクト層６６、またはこれらの層及び上記ガードリング層６５上層部分をエッチングして上記アライメントマーク２１を形成する。なお、ウェハ表面上におけるアライメントマーク形成領域３２の位置は、図２に示した位置である。
【００３９】
次に、図４（ｃ）  に示すように、フォトリソグラフィによってレジストパターンを形成し、このレジストをマスクとしたエッチングにより、ＡＰＤ受光領域２０周縁の環状のガードリング領域２２におけるＳｉＮ膜６９をエッチングし、このＳｉＮ膜６９をマスクとして、上記キャップ層６８，及び上記イオン注入マスク層６７をエッチングし、さらにＳｉＮ膜６９，及び上記キャップ層６８，及び上記イオン注入マスク層６７をマスクとしてｐ型の不純物であるＢｅを上記ガードリング領域２２の上記コンタクト層６６，上記ガードリング層６５，及び上記増倍層６４上層部分にイオン注入する。
【００４０】
次に、レジストを除去した後、ＳｉＮ膜６９，上記キャップ層６８，及び上記イオン注入マスク層６７を全面にわたってエッチング除去し、さらに、全面に拡散マスクとなるＳｉＮ膜５を被着させる。この後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとしたエッチングにより、ＡＰＤの受光領域２０のＳｉＮ膜５をエッチングする。次に、レジストを除去した後、全面にＺｎの拡散源である厚さ１００ｎｍ程度のＺｎＯ膜６をスパッタ法により被着させ、さらにこの上にＺｎ拡散源の分解を防止するための厚さ１００ｎｍ程度のＳｉＯ２  膜７をＣＶＤ法により被着させる。この後、熱処理を行い、図４（ｄ）  に示すように、ＳｉＮ膜５をマスクとして、ｐ型の不純物であるＺｎを上記コンタクト層６６，上記ガードリング層６５，及び上記増倍層６４上層部分に拡散させ、この拡散領域８の導電型をｐ型に反転させるとともに、イオン注入領域８０に導入されたｐ型の不純物であるＢｅを活性化させる。
【００４１】
次に、ＳｉＯ２  膜７，ＺｎＯ膜６，ＳｉＮ膜５を全面にわたってエッチング除去した後、フォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとしたエッチングにより、ガードリング層６５上のＡＰＤの受光領域２０の周縁領域，及びアライメントマーク２１近傍の領域にのみ上記コンタクト層６６を残すように、これらの領域以外の領域のコンタクト層６６をエッチングし、この後レジストを除去する。さらに、全面に反射防止膜となるＳｉＮ膜９を被着した後、フォトリソグラフィによってレジストパターンを形成し、このレジストをマスクとしたエッチングにより、上記コンタクト層６６，１６６上，及び上記アライメントマーク２１上のＳｉＮ膜９をエッチングする。
【００４２】
次に、図４（ｅ）  に示すように、ＳｉＮ膜（反射防止膜）９上の受光領域２０に隣接した領域にＳｉＯ２  膜７０を形成した後、上記受光領域２０の周縁領域に残された上記コンタクト層６６表面，上記ＳｉＯ２  膜上のボンディングパッド部１１０，及びこれらの間にＴｉ／Ａｕからなるｐ側電極（表面電極）１０を形成する。さらに、ＩｎＰ基板１の裏面を基板厚が１５０μｍ程度になるまで研磨した後、基板裏面にＡｕＧｅ／Ａｕからなるｎ側電極（裏面電極）１１を形成する。なお、アライメントマーク２１形成以降のフォトリソグラフィは、アライメントマーク２１を用いたオートアライメントによって行われる。
【００４３】
上記の工程により、ＡＰＤが作製される。このＡＰＤにおいては、上記ｐ側電極とｎ側電極の間に逆バイアス電圧を印加することにより、上記光吸収層２に入射した光によって生成された電子と正孔が増倍層６４で電子雪崩を引き起す。このため、入射光により生成された電子と正孔による電流を増幅して取り出すことができる。
【００４４】
本実施例３においては、上記アライメントマーク２１を形成した後のフォトリソグラフィにおけるフォトマスクとウェハ上のパターンの位置合わせを、前述の従来のＰＤの製造方法において用いられていた現物合わせではなく、露光装置固有の専用アライメントマーク２１を用いて行うことができ、オートアライメントが可能となる。その結果、アライメント作業の作業性が改善され、かつアライメント精度が向上し、安価でかつ精度の高いＰＤ製品を得ることができる。さらに、上記アライメントマーク形成のためのフォトリソグラフィによるレジストパターン形成は、コンタクト層６６の表面ではなく、ＳｉＮ膜６９の表面上になされ、ｐ型の不純物であるＺｎの拡散工程の前に、上記受光領域２０のＳｉＮ膜６９はエッチング除去されるため、受光領域２０におけるコンタクト層６６の表面がレジスト等の残留有機物により汚染されることはない。このため、表面リーク電流が低減され、従って暗電流が低減されたＡＰＤを容易に作製することができる。また、アライメントマーク形成のエッチングマスクとなる絶縁膜が、ＳｉＮ膜６９であるため、このＳｉＮ膜６９をマスクとして、アライメントマーク２１を形成すべき領域の上記キャップ層６８，上記イオン注入マスク層６７，及び上記コンタクト層６６、またはこれらの層及び上記ガードリング層６５上層部分のエッチングを安定に行うことができる。
【００４５】
なお、上記の実施例１〜３では、ｐｉｎ−ＰＤ，及びＡＰＤの作製に際してアライメントマーク形成を行う方法を示したが、ＡＰＤやＰＤ等の光デバイスとＦＥＴ等の電子デバイスとを集積化した複合デバイスにも、このアライメントマーク形成方法は適用可能である。
【図面の簡単な説明】
【図１】この発明の実施例１によるフォトダイオード（ＰＤ）の製造方法を示す断面図である。
【図２】この発明の実施例１によるＰＤの製造方法における、アライメントマーク形成領域のウェハ上での位置を示す上面図である。
【図３】この発明の実施例２によるＰＤの製造方法を示す断面図である。
【図４】この発明の実施例３によるアバランシェフォトダイオード（ＡＰＤ）の製造方法を示す断面図である。
【図５】従来のＰＤの製造方法を示す断面図である。
【符号の説明】
１    ｎ−ＩｎＰ基板、２    ｉ−ＩｎＧａＡｓ光吸収層、３    ｎ−ＩｎＰ窓層、４    ｎ−ＩｎＧａＡｓコンタクト層、５    ＳｉＮ膜（拡散用マスク）、６    ＺｎＯ膜（拡散源）、７，７０    ＳｉＯ２  膜、８    ｐ型領域、９    ＳｉＮ膜（反射防止膜）、１０    ｐ側電極（表面電極）、１１    ｎ側電極（裏面電極）、１４    ｐ＋  −ＩｎＧａＡｓコンタクト層、２０    受光領域、２１    アライメントマーク、２２    ガードリング領域、３１    素子形成領域、３２    アライメントマーク領域、５１    ｎ−ＩｎＰキャップ層、６２    ｎ−  −ＩｎＧａＡｓ光吸収層、６３    ｎ−ＩｎＧａＡｓＰパイルアップ抑制層、６４    ｎ−  −ＩｎＰ増倍層、６５    ｎ−  −ＩｎＰガードリング層、６６    ｎ−ＩｎＧａＡｓＰコンタクト層、６７    ｎ−  −ＩｎＰイオン注入マスク層、６８    ｎ−ＩｎＧａＡｓＰキャップ層、６９    ＳｉＮ膜、８０    Ｂｅイオン注入領域、１００    エピウェハ、１１０    ボンディングパッド部、１６６    ｐ＋  −ＩｎＧａＡｓＰコンタクト層。
【図１】
0003545105.tif 000002
【図２】
0003545105.tif 000003
【図３】
0003545105.tif 000004
【図４】
0003545105.tif 000005
【図５】
0003545105.tif 000006