(57)【特許請求の範囲】
【請求項１】
２つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第１のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第２のスイッチ素子と、
前記第１のスイッチ素子を含んでなる第１のカレントミラー回路と、
一方の入力信号により制御され、前記第１のカレントミラー回路に流すための定電流を発生させる第１の定電流部と、
前記第２のスイッチ素子を含んでなる第２のカレントミラー回路と、
前記一方の電源側に接続され、前記第２のカレントミラー回路に流す電流を制御する第３のカレントミラー回路と、
他方の入力信号により制御され、前記第３のカレントミラー回路に流すための定電流を発生させる第２の定電流部と
を備え、
前記第１のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ一方の高電位電源に接続され、定倍率の電流を流す一対のＰＭＯＳトランジスタとからなり、
前記第２のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ低電位電源に接続され、定倍率の電流を流す一対のＮＭＯＳトランジスタとからなり、
前記第３のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ高電位電源に接続され、定倍率の電流を流す一対のＰＭＯＳトランジスタとからなり、
前記第１のカレントミラー回路を制御するスイッチ素子は、ゲート電極に一方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のＰＭＯＳトランジスタのゲート電極に接続されるＰＭＯＳトランジスタであり、
前記第２のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号の反転信号が入力され、ソース電極が低電位電源に、ドレイン電極が前記一対のＮＭＯＳトランジスタのゲート電極に接続されるＮＭＯＳトランジスタであり、
前記第３のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のＰＭＯＳトランジスタのゲート電極に接続されるＰＭＯＳトランジスタであることを
特徴とするチャージポンプ回路。
【請求項２】
２つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第１のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第２のスイッチ素子と、
前記第１のスイッチ素子を含んでなる第１のカレントミラー回路と、
一方の入力信号により制御され、前記第１のカレントミラー回路に流すための定電流を発生させる第１の定電流部と、
前記第２のスイッチ素子を含んでなる第２のカレントミラー回路と、
前記一方の電源側に接続され、前記第２のカレントミラー回路に流す電流を制御する第３のカレントミラー回路と、
他方の入力信号により制御され、前記第３のカレントミラー回路に流すための定電流を発生させる第２の定電流部と
を備え、
前記第１，第２の定電流部は、それぞれベース電極に入力される外部からの定電流によって、コレクタ電極−エミッタ電極間に所定の電流を流すＮＰＮ型バイポーラトランジスタを備えており、
前記第１の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極は、所定値の抵抗と、一方の入力信号により制御されるＮＭＯＳトランジスタとを介して低電位電源に接続されており、
前記第２の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極は、所定値の抵抗と、他方の入力信号により制御されるＮＭＯＳトランジスタとを介して低電位電源に接続されていること
を特徴とするのチャージポンプ回路。
【請求項３】
前記所定値の抵抗と、制御信号により必要に応じて前記一方の入力信号がゲートに入力されるＮＭＯＳトランジスタとの直列回路で構成される電流値切換回路が、前記第１の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極と低電位電源との間に位置する前記抵抗とＮＭＯＳトランジスタに対して並列接続され、
前記所定値の抵抗と、制御信号により必要に応じて前記他方の入力信号がゲートに入力されるＮＭＯＳトランジスタとの直列回路で構成される電流値切換回路が、前記第２の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極と低電位電源との間に位置する前記抵抗とＮＭＯＳトランジスタに対して並列接続されていること
を特徴とする請求項２記載のチャージポンプ回路。
【請求項４】
２つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、
一方の電源と前記出力端子との間に位置する第１のスイッチ素子と、
他方の電源と前記出力端子との間に位置する第２のスイッチ素子と、
前記第１のスイッチ素子を含んでなる第１のカレントミラー回路と、
一方の入力信号により制御され、前記第１のカレントミラー回路に流すための定電流を発生させる第１の定電流部と、
前記第２のスイッチ素子を含んでなる第２のカレントミラー回路と、
前記一方の電源側に接続され、前記第２のカレントミラー回路に流す電流を制御する第３のカレントミラー回路と、
他方の入力信号により制御され、前記第３のカレントミラー回路に流すための定電流を発生させる第２の定電流部と
を備え、
前記第１，第２の定電流部は、それぞれベース電極に入力される外部からの定電流によって、コレクタ電極−エミッタ電極間に所定の電流を流すＮＰＮ型バイポーラトランジスタを備えており、
前記第１の定電流部を構成するＮＰＮ型バイポーラトランジスタと該ＮＰＮ型バイポーラトランジスタのベースに定電流を供給する定電流源との間には、一方の入力信号により制御されるＮＭＯＳトランジスタが設けられ、
前記第２の定電流部を構成するＮＰＮ型バイポーラトランジスタと該ＮＰＮ型バイポーラトランジスタのベースに定電流を供給する定電流源との間には、他方の入力信号により制御されるＮＭＯＳトランジスタが設けられていること
を特徴とするチャージポンプ回路。
【請求項５】
前記第１の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極と低電位電源との間には、所定値の抵抗が備えられると共に、一方の入力信号の反転信号により制御され、前記ＮＰＮ型バイポーラトランジスタのベース電極を低電位にするＮＭＯＳトランジスタを有し、
前記第２の定電流部を構成するＮＰＮ型バイポーラトランジスタのエミッタ電極と低電位電源との間には、所定値の抵抗が備えられると共に、他方の入力信号の反転信号により制御され、前記ＮＰＮ型バイポーラトランジスタのベース電極を低電位にするＮＭＯＳトランジスタを有すること
を特徴とする請求項４に記載のチャージポンプ回路。
【請求項６】
ベース電極への定電流供給により所定の電流をコレクタ電極−エミッタ電極間に流すＮＰＮ型バイポーラトランジスタと、一方の入力信号により制御されるＮＭＯＳトランジスタとからなる電流値切換回路が、前記ＮＰＮ型バイポーラトランジスタとＮＭＯＳトランジスタとで構成される第１の定電流部に対して並列接続され、
ベース電極への定電流供給により所定の電流をコレクタ電極−エミッタ電極間
に流すＮＰＮ型バイポーラトランジスタと、他方の入力信号により制御されるＮＭＯＳトランジスタとからなる電流値切換回路が、前記ＮＰＮ型バイポーラトランジスタとＮＭＯＳトランジスタとで構成される第２の定電流部に対して並列接続されることを
特徴とする請求項４又は請求項５に記載のチャージポンプ回路。
【請求項７】
前記第１、第２及び第３のカレントミラー回路は、それぞれ前記２つの入力信号に基づいて動作するスイッチ素子により制御されること
を特徴とする請求項１乃至請求項６に記載のチャージポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等に用いられるＰＬＬ（フェーズ・ロックド・ループ）周波数シンセサイザを構成するチャージポンプ回路に関する。
ＰＬＬ周波数シンセサイザにおけるチャージポンプ回路は、比較周波数を基準周波数に同期させるための重要な信号を出力するものであるため、安定した電圧−電流特性を得ることで、入力信号に対して応答性の良いＰＬＬ動作を可能にすることが求められている。
【０００２】
【従来の技術】
図６は、ＰＬＬ周波数シンセサイザの基本構成を示すブロック図である。
周波数シンセサイザは、図６に示すように比較周波数ｆｐを入力するプリスケーラ回路２１、基準周波数ｆｒとプリスケーラ回路２１からの信号を入力する分周器２２、位相比較器２３、チャージポンプ回路２４、ローパスフィルタ（ＬＰＦ）２５、電圧制御発振器（ＶＣＯ）２６とを備えている。
【０００３】
上記プリスケーラ回路２１は、比較周波数ｆｐを所定単位の周波数まで高速に分周するものであり、分周器２２は、基準信号ｆｒとプリスケーラ回路２１からの信号を分周するものである。
また、位相比較器２３は、分周器２２にて分周された各信号の位相を比較し、その位相差に応じた信号を出力するものであり、チャージポンプ回路２４は、位相比較器２３より出力された２値論理「Ｈ」「Ｌ」の位相差信号を３値論理「Ｈ」「Ｚ」「Ｌ」に変換し、位相差に比例した電流を流入或いは流出させるための回路である。
【０００４】
更に、ＬＰＦ２５は、位相出力の高周波成分を除去し、直流成分のみをＶＣＯ２６に伝えるものであり、ＶＣＯ２６は、制御電圧によって発振周波数を変えるための回路である。
本発明は、このようなＰＬＬ周波数シンセサイザにおけるチャージポンプ回路を対象とするものであり、その基本構成を図７に示す。
【０００５】
図７に示すチャージポンプ回路２４は、ＭＯＳトランジスタを用いる最も代表的な構成のものであり、位相差に応じて位相比較器２３（図６参照）より出力される信号ｆｐ，ｆｒを入力するＰＭＯＳトランジスタＰ２１，ＮＭＯＳトランジスタＮ２１を備えている。
動作原理としては、基準信号ｆｒと比較信号ｆｐの立ち上がりを検出し、その位相差に比例したパルスを出力するものである。
【０００６】
即ち、比較信号ｆｐが遅れている時（ｆｒ＞ｆｐ）には、ＰＭＯＳトランジスタＰ２１がオン状態となり、ＶＣＯ２６（図６参照）の制御電圧を上昇させる。また、比較信号ｆｐが進んでいる時（ｆｒ＜ｆｐ）には、ＮＭＯＳトランジスタＮ２１がオン状態となり、ＶＣＯ２６の制御電圧を下降させるように動作する。このようなチャージポンプ回路２４における電圧−電流特性を図８に示す。
【０００７】
図８（ａ）は、ＰＭＯＳトランジスタＰ２１のオン状態におけるＶＯＨ−ＩＯＨ特性、図８（ｂ）は、ＮＭＯＳトランジタＮ２１のオン状態におけるＶＯＬ−ＩＯＬ特性であり、Ａ，Ｂ，Ｃは、電源電圧ＶＤＤを、２．７Ｖ，３．０Ｖ，５．５Ｖと変化させた場合の特性をそれぞれ示している。
ＶＣＯ２６（図６参照）の動作電圧は、図８（ａ）（ｂ）に点線にてその範囲を示すように、０．５Ｖ〜２．５Ｖ程度であるが、チャージポンプ回路２４においては、この範囲内で電流変化が大きいことがわかる。
【０００８】
例えば、図８（ａ）の電源ＶＤＤ＝３．０Ｖの特性Ｂでは、電圧ＶＯＨ＝０．５Ｖ〜２．５Ｖの範囲において、電流ＩＯＨ＝−１２．５ｍＡ〜−５．０ｍＡと変動が大きい。
また、ＭＯＳトランジスタのオンオフ動作のしきい値となるＶＤＤ／２付近における電流が電源電圧ＶＤＤの違いにより大きく異なっている。即ち、図８（ａ）のＡ，Ｂ，ＣのＶＤＤ／２の電流値を見ると、−８．８ｍＡ，−１１．２ｍＡ，−３４．８ｍＡとその電流差が大きくなっている。
【０００９】
以上の特性を有することにより、チャージポンプ回路２４に入力される信号の位相差に対して、流れる電流がばらつくことになるため、結果的にＰＬＬ周波数シンセサイザにおける同期時間が長くなる。
具体的な説明は省略するが、図８（ｂ）に示すＶＯＬ−ＩＯＬ特性でも同様のことが言える。
【００１０】
以上説明したチャージポンプ回路２４の特性は、回路を構成するＭＯＳトランジスタＰ２１，Ｎ２１自体の特性に依存するものであるため、本回路構成では特性を変えることはできない。
そこで、ＭＯＳトランジスタ自体の特性に依存することのない定電流構成のチャージポンプ回路が考えられている。
【００１１】
従来の定電流構成のチャージポンプ回路を図９に示す。
このチャージポンプ回路は、ＰＭＯＳトランジスタＰ２１、ＮＭＯＳトランジスタＮ２１がそれぞれゲート同士が接続されることでカレントミラーとされるＰＭＯＳトランジスタＰ２２、ＮＭＯＳトランジスタＮ２２を備えると共に、抵抗Ｒ２１，Ｒ２２を介して基準信号ｆｐ、比較信号ｆｒが入力されるＮＭＯＳトランジスタＮ２３とＰＭＯＳトランジスタＰ２３とを有している。
【００１２】
このような構成によれば、ＰＭＯＳトランジスタＰ２１がオンした時に電源電圧ＶＤＤから出力端子に流れる電流、及びＮＭＯＳトランジスタＮ２１がオンした時に出力端子側より接地電源へ流れる電流をそれぞれカレントミラー部の定電流によって制御することができる。
そのため、図７のチャージポンプ回路２４のように出力部におけるＭＯＳトランジスタ自体の特性のみに依存されることはない。
【００１３】
【発明が解決しようとする課題】
上述したように、図９に示す定電流型のチャージポンプ回路によれば、カレントミラー部に流れる定電流により、出力部分の電流を制御できることから、図８に示すようなＭＯＳトランジスタそのものの特性となることはなく、安定した定電流を得ることができれば、その特性は良好となる。
【００１４】
しかしながら、定電流は抵抗Ｒ２１，Ｒ２２及びＮＭＯＳトランジスタＮ２３とＰＭＯＳトランジスタＰ２３のオン抵抗により、決定されることとなるため、電源電圧ＶＤＤによりＮＭＯＳトランジスタＮ２３とＰＭＯＳトランジスタＰ２３の抵抗が変動するすることがあれば、結果的に出力電流は、電源電圧ＶＤＤに対する依存性が大きく、安定した電圧−電流特性を得ることはできない。
【００１５】
本発明は、上記課題を解決して、安定した電圧−電流特性を得ることで、応答性の良いＰＬＬ動作を可能にするチャージポンプ回路を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するための本発明は、２つの入力信号によって、出力端子における電流の流入、流出を制御してなるチャージポンプ回路において、一方の電源と前記出力端子との間に位置する第１のスイッチ素子と、他方の電源と前記出力端子との間に位置する第２のスイッチ素子と、前記第１のスイッチ素子を含んでなる第１のカレントミラー回路と、一方の入力信号により制御され、前記第１のカレントミラー回路に流すための定電流を発生させる第１の定電流部と、前記第２のスイッチ素子を含んでなる第２のカレントミラー回路と、前記一方の電源側に接続され、前記第２のカレントミラー回路に流す電流を制御する第３のカレントミラー回路と、他方の入力信号により制御され、前記第３のカレントミラー回路に流すための定電流を発生させる第２の定電流部とを備え、前記第１のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ一方の高電位電源に接続され、定倍率の電流を流す一対のＰＭＯＳトランジスタとからなり、前記第２のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ低電位電源に接続され、定倍率の電流を流す一対のＮＭＯＳトランジスタとからなり、前記第３のカレントミラー回路は、ゲート同士が接続されると共に、ソース電極がそれぞれ高電位電源に接続され、定倍率の電流を流す一対のＰＭＯＳトランジスタとからなり、前記第１のカレントミラー回路を制御するスイッチ素子は、ゲート電極に一方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のＰＭＯＳトランジスタのゲート電極に接続されるＰＭＯＳトランジスタであり、前記第２のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号の反転信号が入力され、ソース電極が低電位電源に、ドレイン電極が前記一対のＮＭＯＳトランジスタのゲート電極に接続されるＮＭＯＳトランジスタであり、前記第３のカレントミラー回路を制御するスイッチ素子は、ゲート電極に他方の入力信号が入力され、ソース電極が高電位電源に、ドレイン電極が前記一対のＰＭＯＳトランジスタのゲート電極に接続されるＰＭＯＳトランジスタであることを特徴としている。
【００１７】
上記本発明のチャージポンプ回路によれば、定電流が供給される定電流部３，６で、カレントミラー回路２，４に流すための定電流を発生させ、この定電流によって、出力部に対して流入、流出する電流値を制御しているため、ＭＯＳトランジスタ自体の特性に影響されることなく、安定した電圧−電流特性を得ることが可能となり、入力信号に対して応答性の良いＰＬＬ動作を実現することができる。
【００１８】
【実施の形態】
以下、本発明の実施例を図面を参照しながら詳細に説明する。
図１は、本発明のチャージポンプ回路の第一実施例を説明するための回路図である。
本実施例のチャージポンプ回路１は、高電位側のカレントミラー回路２と、定電流部３、及び低電位側のカレントミラー回路４、５と、定電流部６、更に各カレントミラー回路２，４，５のオンオフ制御を行うＭＯＳトランジスタＰ３，Ｎ３，Ｐ６とから構成されている。
【００１９】
上記カレントミラー回路２は、ソース電極が電源ＶＤＤにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のＰＭＯＳトランジスタＰ１，Ｐ２からなり、このゲート電極が、位相比較器（図６参照）より入力される基準信号ｆｐで制御されるＰＭＯＳトランジスタＰ３を介して電源ＶＤＤに接続されている。
また、定電流部３は、ベース電極に定電流が供給され、コレクタ電極がＰＭＯＳトランジスタＰ２，Ｐ３のドレイン電極に接続されるＮＰＮ型バイポーラトランジスタＢ１と、このトランジスタＢ１のエミッタ電極に接続される抵抗Ｒ１、及びゲート電極に基準信号ｆｐが入力され、抵抗Ｒ１と接地電源ＧＮＤとの間に位置するＮＭＯＳトランジスタＮ４とから構成されている。
【００２０】
一方、低電位側のカレントミラー回路４は、ソース電極が接地電源ＧＮＤにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のＮＭＯＳトランジスタＮ１，Ｎ２からなり、このゲート電極が、位相比較器（図６参照）より入力される比較信号ｆｒの反転信号ｆｒバーで制御されるＮＭＯＳトランジスタＮ３を介して電源ＧＮＤに接続されている。
【００２１】
また、カレントミラー回路５は、ソース電極が電源ＶＤＤにそれぞれ接続され、ゲート電極同士が短絡状態にされる一対のＰＭＯＳトランジスタＰ４，Ｐ５からなり、このゲート電極が、位相比較器（図６参照）より入力される比較信号ｆｒで制御されるＰＭＯＳトランジスタＰ６を介して電源ＶＤＤに接続されている。
更に、定電流部６は、ベース電極に定電流が供給され、コレクタ電極がＰＭＯＳトランジスタＰ５，Ｐ６のドレイン電極に接続されるＮＰＮ型バイポーラトランジスタＢ２と、このトランジスタＢ２のエミッタ電極に接続される抵抗Ｒ２、及びゲート電極に比較信号ｆｒが入力され、抵抗Ｒ２と接地電極ＧＮＤとの間に位置するＮＭＯＳトランジスタＮ５とから構成されている。
【００２２】
このようなチャージポンプ回路１において、例えば高電位側を見ると、定電流源からバイポーラトランジスタＢ１のベースに定電流を供給し、ＮＭＯＳトランジスタＮ４のオンオフ動作により、定電流部３に必要な電流を発生させ、これと定倍率の電流をカレントミラー回路２により、出力端子Ｄｏに流すようにしている。
【００２３】
以上のように、ＮＰＮ型のバイポーラトランジスタＢ１に定電流を供給して、必要な定電流を発生させているため、定電流部３には電源電圧に依存しない安定した電流が流れる。
図２は、図１のチャージポンプ回路１の出力部における電圧−電流特性を電源電圧ＶＤＤを振った３パターンＡ，Ｂ，Ｃについて示すもので、図２（ａ）が高電位側、図２（ｂ）が低電位側の特性である。
【００２４】
図２（ａ）に示すように、チャージポンプ回路の出力信号をＬＰＦを介して入力するＶＣＯの動作電圧である０．５Ｖ〜２．５Ｖの範囲（点線で規定する範囲）において、ほぼ安定している。
また、ＭＯＳトランジスタのオンオフ動作のしきい値となるＶＤＤ／２における電流値も−４．８ｍＡ〜−６．１ｍＡとばらつきは少ない。
【００２５】
低電位側は、高電位電源ＶＤＤに接続されるカレントミラー回路５が必要となっているが、前述した高電位側と同様に定電流をＮＰＮ型バイポーラトランジスタＢ２に供給して、定電流部に必要な定電流を発生させていることから、同様な効果が得られる。このことは、図２（ｂ）に示す特性からも明らかである。
この結果、位相比較器から本チャージポンプ回路１に入力される基準信号ｆｐ及び比較信号ｆｒに対応する正確な信号の出力が可能となり、応答性良く位相を同期させることができる。
【００２６】
次に、本発明の第二実施例を図３、図４を参照しながら説明する。
図３は、本発明のチャージポンプ回路の第二実施例を説明するための回路図であり、図４は、図３のチャージポンプ回路１の出力部における電圧−電流特性を示す図である。
本実施例において、第一実施例と同一部分には、同一符号を示している。
【００２７】
本実施例のチャージポンプ回路７は、高電位側のカレントミラー回路２と、定電流部８、及び低電位側のカレントミラー回路４、５と、定電流部９、更に各カレントミラー回路２，４，５のオンオフ制御を行うＭＯＳトランジスタＰ３，Ｎ３，Ｐ６とから構成されている。
第一実施例と異なるのは、定電流部８、９の構成であり、第一実施例より更に良好な電圧−電流特性を得ることのできる構成としている。
【００２８】
即ち、定電流部８について説明すると、バイポーラトランジスタＢ１と接地電源ＧＮＤとの間には、抵抗Ｒ１のみを設けて、バイポーラトランジスタＢ１のベース電極側に、２つのＮＭＯＳトランジスタＮ６、Ｎ７を設けている。
上記ＮＭＯＳトランジスタＮ７は、バイポーラトランジスタＢ１と定電流源との間に接続され、ゲート電極が基準信号ｆｐにより制御されるものであり、ＮＭＯＳトランジスタＮ６は、バイポーラトランジスタＢ１と接地電源ＧＮＤとの間に接続され、ゲート電極が基準信号ｆｐの反転信号ｆｐバーにより制御されるものである。
【００２９】
このような定電流部８の動作としては、基準信号ｆｐがローレベルの時に、ＮＭＯＳトランジスタＮ７がオン、ＮＭＯＳトランジスタＮ６がオフ状態になり、バイポーラトランジスタＢ１のベース電極に定電流が供給される。
従って、第一実施例の定電流部３がＮＭＯＳトランジスタＮ４のオン抵抗によって電流値が変動する可能性があるのに対して、本実施例ではバイポーラトランジスタＢ１のコレクタ電極−エミッタ電極間に流れる電流は、常に安定することになる。
【００３０】
このことは、図４の特性図からも理解できる。
図４（ａ）によれば、ＶＣＯの動作電圧である０．５Ｖ〜２．５Ｖの範囲（点線で規定する範囲）で安定していると共に、ＭＯＳトランジスタのオンオフ動作のしきい値となるＶＤＤ／２における電流値も−４．８ｍＡ〜−５．９ｍＡと、第一実施例よりもばらつきが少ないことがわかる。
【００３１】
尚、特性図において、電流値が安定している部分において、僅かに値が変化していること、また電源電圧ＶＤＤの違いで差がでていることは、定電流源から供給される電流値にばらつきが生ずることに起因するものである。仮に完全に安定した電流を供給することが可能であれば、理論的には電流値の変化及びばらつきは発生しない。
【００３２】
一方、定電流部９についても、同様にバイポーラトランジスタＢ２と抵抗Ｒ２、２つのＮＭＯＳトランジスタＮ８、Ｎ９とから構成されており、図４（ｂ）の特性図からもわかるように、前述した定電流部８と同様な効果を有するものである。
次に、本発明の第三実施例を図５を参照しながら説明する。
【００３３】
本実施例は、第二実施例の変形例であり、同一部分には、同一符号を付している。
本実施例のチャージポンプ回路１０は、出力部に流れる電流値の切替えを行えるようにするものであり、図５に示すように、高電位電源ＶＤＤ側の定電流部８に対して電流値切替回路１１が、接地電源ＧＮＤ側の定電流部９に対して電流値切替回路１２がそれぞれ並列に接続されている。
【００３４】
これら電流値切替回路１１、１２は、定電流部８、９と同様な構成であり、図示しない制御信号によって制御されるものである。
まず、電流値切替回路１１は、定電流部８のバイポーラトランジスタＢ１とコレクタ電極同士が接続されるＮＰＮ型バイポーラトランジスタＢ３と、そのエミッタ電極と接地電源ＧＮＤとの間に位置する抵抗Ｒ３、及びバイポーラトランジスタＢ３のベース電極側に、２つのＮＭＯＳトランジスタＮ１０、Ｎ１１を備えている。
【００３５】
そして、上記ＮＭＯＳトランジスタＮ１１は、バイポーラトランジスタＢ１と定電流源との間に接続され、ゲート電極が基準信号ｆｐにより制御されるものであり、ＮＭＯＳトランジスタＮ１０は、バイポーラトランジスタＢ１と接地電源ＧＮＤとの間に接続され、ゲート電極が基準信号ｆｐの反転信号ｆｐバーにより制御されるものである。
【００３６】
但し、ＮＭＯＳトランジスタＮ１１のゲート電極への入力信号ｆｐ、及びＮＭＯＳトランジスタＮ１０のゲート電極への入力信号ｆｐバーは、図示せぬ制御信号により、その供給と停止を制御されている。
即ち、電流値切替回路１１のＮＭＯＳトランジスタＮ１１のゲート電極、及びＮＭＯＳトランジスタＮ１０のゲート電極へ入力信号ｆｐ、及び入力信号ｆｐバーを供給状態にすることで、出力部に流れる電流値を切替ることができる。
【００３７】
例えば、定電流部８のバイポーラトランジスタＢ１と、電流値切替回路１１のバイポーラトランジスタＢ３が１ｍＡを流す同一サイズ、且つカレントミラー回路２を構成するＰＭＯＳトランジスタＰ１、Ｐ２が同一サイズであれば、ＮＭＯＳトランジスタＮ１０、Ｎ１１への入力信号ｆｐ、ｆｐの供給、停止により、２ｍＡと１ｍＡとの電流値切替えができる。
【００３８】
定電流部８と電流値切替回路１１のバイポーラトランジスタＢ１、Ｂ３のサイズ比を変える、または電流値切替回路１１におけるバイポーラトランジスタＢ３の段数を増やすことにより、切換えられる電流値を変えることができる。
また、接地電源ＧＮＤ側の電流値切替回路１２は、定電流部９のバイポーラトランジスタＢ２とコレクタ電極同士が接続されるＮＰＮ型バイポーラトランジスタＢ４と、そのエミッタ電極と接地電源ＧＮＤとの間に位置する抵抗Ｒ４、及びバイポーラトランジスタＢ４のベース電極側に、２つのＮＭＯＳトランジスタＮ１２、Ｎ１３を備えている。
【００３９】
そして、上記ＮＭＯＳトランジスタＮ１３は、バイポーラトランジスタＢ４と定電流源との間に接続され、ゲート電極が基準信号ｆｒにより制御されるものであり、ＮＭＯＳトランジスタＮ１２は、バイポーラトランジスタＢ４と接地電源ＧＮＤとの間に接続され、ゲート電極が基準信号ｆｒの反転信号ｆｒバーにより制御されるものである。
【００４０】
前述した電流値切替回路１１と同様、ＮＭＯＳトランジスタＮ１３のゲート電極への入力信号ｆｒ、及びＮＭＯＳトランジスタＮ１２のゲート電極への入力信号ｆｒバーは、図示せぬ制御信号により、その供給と停止を制御されている。
電流値切替えの動作は、前述と同様であるため、省略する。
尚、特に説明しなかったが、第一実施例においても、電源ＶＤＤ側の定電流部３の抵抗Ｒ１とＮＭＯＳトランジスタＮ４（図１参照）に対して、同様の回路を並列接続して、ＮＭＯＳトランジスタのゲート電極への入力信号の供給、停止を制御することにより、出力部の電流値を切替えることが可能となる。勿論、接地電源ＧＮＤ側の定電流部６についても同様である。
【００４１】
【発明の効果】
以上説明した本発明のチャージポンプ回路によれば、定電流が供給される定電流部で、カレントミラー回路に流すための定電流を発生させ、この定電流によって、出力部に対して流入、流出する電流値を制御しているため、ＭＯＳトランジスタ自体の特性に影響されることなく、安定した電圧−電流特性を得ることができる。
【００４２】
従って、入力信号に対して、応答性良く必要な出力信号を得ることのできるチャージポンプ回路を実現することができ、その結果、同期時間の速いＰＬＬ動作が可能となる。
【図面の簡単な説明】
【図１】本発明の第一実施例を説明するための回路図である。
【図２】本発明の第一実施例における電圧−電流特性図である。
【図３】本発明の第二実施例を説明するための回路図である。
【図４】本発明の第二実施例における電圧−電流特性図である。
【図５】本発明の第三実施例を説明するための回路図である。
【図６】ＰＬＬ周波数シンセサイザの基本構成を示すブロック図である。
【図７】チャージポンプ回路の基本構成を示す回路図である。
【図８】基本構成のチャージポンプ回路の電圧−電流特性図である。
【図９】定電流構成による従来のチャージポンプ回路である。
【図１】
0003562189.tif 000002
【図２】
0003562189.tif 000003
【図３】
0003562189.tif 000004
【図４】
0003562189.tif 000005
【図５】
0003562189.tif 000006
【図６】
0003562189.tif 000007
【図７】
0003562189.tif 000008
【図８】
0003562189.tif 000009
【図９】
0003562189.tif 000010