(57)【特許請求の範囲】
【請求項１】
インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路から出力される動き検出信号により現ライン信号から補間ライン信号を生成した後、前記動き検出信号により静止画部と動画部で現ラインと補間ラインに施す垂直輪郭補正の効果を変える垂直輪郭補正回路と、前記垂直輪郭補正回路の出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路とを備え、前記垂直輪郭補正回路は、補間ライン信号を１ライン遅延する第１のラインメモリと、前記第１のラインメモリの出力と入力される現ライン信号から垂直輪郭信号を生成する第１のフィルタと、入力される現ライン信号と前記入力補間ライン信号から垂直輪郭信号を生成する第２のフィルタと、前記第１のフィルタ出力信号を設定されたレベルにリミットする第１のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第１のコアリング回路と、前記第２のフィルタ出力信号を設定されたレベルにリミットする第２のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第２のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第１のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第１のゲインコントロール回路と、前記第２のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第２のゲインコントロール回路と、前記第１のゲインコントロール回路の出力信号を前記第１のラインメモリの出力に加算し出力する第１の加算回路と、前記第２のゲインコントロール回路の出力信号を前記入力現ライン信号に加算し出力する第２の加算回路と、前記第２の加算回路の出力信号を１ライン遅延する第２のラインメモリを備えたことを特徴とする順次走査変換回路。
【請求項２】
第１のフィルタは、前記入力現ライン信号を１ライン遅延させる第３のラインメモリと、前記第１のラインメモリの出力信号を−１／４にする第１のゲイン回路と、前記現ライン信号を１／２にする第２のゲイン回路と、前記第３のラインメモリの出力信号を−１／４にする第３のゲイン回路と、前記第１のゲイン回路の出力信号と前記第２のゲイン回路の出力信号と前記第３のゲイン回路の出力信号とを加算する第３の加算回路により構成され、第２のフィルタは、前記入力補間ライン信号を１ライン遅延させる第４のラインメモリと、前記第４のラインメモリの出力信号を−１／４にする第４のゲイン回路と、前記補間ライン信号を１／２にする第５のゲイン回路と、前記入力現ライン信号を−１／４にする第６のゲイン回路と、前記第４のゲイン回路の出力信号と前記第５のゲイン回路の出力信号と前記第６のゲイン回路の出力信号とを加算する第４の加算回路により構成されることを特徴とする請求項１記載の順次走査変換回路。
【請求項３】
インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の出力の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により補間ライン信号にのみ水平輪郭補正の効果を変える水平輪郭補正回路と、その出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、前記水平輪郭補正回路は、入力される補間ライン信号を遅延する第１の遅延回路と、前記第１の遅延回路の出力信号を遅延する第２の遅延回路と、前記入力補間ライン信号を−１／４にする第７のゲイン回路と、前記第１の遅延回路の出力信号を１／２にする第８のゲイン回路と、前記第２の遅延回路の出力信号を−１／４にする第９のゲイン回路と、前記第７のゲイン回路の出力信号と前記第８のゲイン回路の出力信号と前記第９のゲイン回路の出力信号を加算する第５の加算回路と、前記第５の加算回路の出力信号を設定されたレベルにリミットする第３のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第３のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第３のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第３のゲインコントロール回路と、前記第３のゲインコントール回路の出力信号と前記第１の遅延回路の出力信号を加算し出力する第６の加算回路とを備えたことを特徴とする順次走査変換回路。
【請求項４】
前記水平輪郭補正回路が現ライン信号から生成した第１の水平輪郭補正信号と補間ライン信号から生成した第２の水平輪郭補正信号を前記動き検出信号により加重平均し、補間ライン信号のみに動作することを特徴とした請求項３記載の順次走査変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，インターレース走査された映像信号を動き検出により順次走査に変換を行う順次走査変換回路に関するものである。
【０００２】
【従来の技術】
近年、ハイビジョンテレビの普及に伴い、現行放送（ＮＴＳＣ）の高画質化の要求が高く、インターレース走査の映像信号を順次走査に変換する必要がある。
【０００３】
従来の順次走査変換回路を図面を参照しながら説明する。図１１は順次走査変換を行うテレビ受像機のブロック図、図１２は従来の順次走査変換回路（輝度信号）のブロック図である。図１１において１１０１は入力映像信号を輝度信号（Ｙ１）と色信号（Ｃ）に分離するＹ／Ｃ分離回路、１１０２は色復調を行い色差信号（Ｕ１、Ｖ１）を出力する色復調回路、１１０３はインタレース走査信号を順次走査信号に変換する順次走査変換回路、１１０４は画質補正を行う画質補正回路である。図１２において１０１は映像信号を２６３ライン遅延するメモリ、１０２は映像信号を２６２ライン遅延するメモリ、１０３は映像の動きを検出する動き検出回路、１０４は映像信号を１ライン遅延するラインメモリ、１０５は上下の映像信号を加算し平均する加算回路、１０６、１０７、１０８は動き検出信号で２つの信号を加重平均するゲイン回路と加算回路、１１０は時間軸変換回路、１２０１は垂直輪郭補正回路、１２０２は水平輪郭補正回路である。
【０００４】
以上のように構成された順次走査変換回路について、その動作について説明する。図１１で入力された映像信号はＹ／Ｃ分離回路１１０１において輝度信号（Ｙ１）、色信号（Ｃ）に分離される。その分離された色信号は色復調回路１１０２において復調され色差信号（Ｕ１、Ｖ１）として出力される。次に順次走査変換回路１１０３および画質補正回路１１０４でインターレース走査信号から順次走査信号に変換され画質補正後出力される。
【０００５】
さらに図１２〜図２３を参照しながら順次走査変換回路について詳細に説明する。ここでは輝度信号の順次走査変換回路について説明するが、色差信号も同様なので説明を省略する。入力された映像信号（ｂ１２）はメモリ１０１によって２６３ライン遅延される（ａ１２）。さらにメモリ１０２によって２６２ライン遅延する。したがってメモリ１０２の出力信号は入力映像信号に対し、５２５ライン（１フレーム）遅延していることになる。
【０００６】
つぎに動き検出回路１０３において入力映像信号（ｂ１２）とメモリ１０２の出力信号（５２５ライン）の差を利用した動き検出を行い、その出力として動き検出信号（ｆ１）を出力する。この動き検出信号（ｆ１）は例えば静止画のとき０、動画のとき１を出力し、静止画と動画の間を何段階か出力するもである。また入力映像信号（ｂ１２）はラインメモリ（１０４）で１ライン遅延され出力される（ｃ１２）。この信号（ｃ１２）は現ラインの信号として時間軸変換回路に入力される。さらに、加算回路１０５において入力映像信号（ｂ１２）とラインメモリ１０４の出力信号（ｃ１２）が平均加算され出力される。この信号は完全動画のとき補間ラインの信号となる信号である。完全静止画の時は補間ラインとして１フィールド前の信号（ａ１２）を使用する。
【０００７】
そしてゲイン回路１０６、１０７及び加算回路１０８を用いて動き検出信号（ｆ１）で加重平均を行い補間ライン（ｄ１２）として時間軸変換回路に入力する。図１３はこの現ラインと補間ラインの位置関係を示すものである。次に時間軸変換回路１１０について図１４、図１５を用いて説明する。現ライン信号（ｃ１２）、補間ライン信号（ｄ１２）は各々ラインメモリ１４０１、１４０２に書き込まれる。このとき書き込みのクロック（ＷＣＫ）は例えば１４．３ＭＨｚを用いる。またラインメモリに書き込まれる現ライン（ｃ１２）と補間ライン（ｄ１２）の情報は、図１５に示すように現ラインｎと補間ラインｎ＋１というように走査時の順序としては現ラインが先になるようになっている。
【０００８】
そして読み出しは図１５のＲＲＡ（現ライン）、ＲＲＢ（補間ライン）を基準に行われ、ラインメモリ１４０１、１４０２の出力には各々ｃ１４、ｂ１４のように出力される。このとき読み出しのクロック（ＲＣＫ）は書き込みのクロック（ＷＣＫ）の２倍の周波数（２８．６ＭＨｚ）のものを用いるため、１／２に圧縮されて出力される。次に切り換え回路１４０３においてラインメモリ１４０１、１４０２を切換信号（ａ１４）によって切り換えることで順次走査変換された信号（ｅ１２）を得ることができる。
【０００９】
次に垂直輪郭補正回路１２０１での動作を図１６から図２０を用いて説明する。まず入力映像信号（ｅ１２）はラインメモリ１６０１で１ライン遅延され（ａ１６）、さらにラインメモリ１６０２で１ライン遅延する（ｂ１６）。次に入力映像信号（ｅ１２）、ラインメモリ１６０１の出力信号（ａ１６）、ラインメモリ１６０２の出力信号（ｂ１６）は各々ゲイン回路１６０３、１６０４、１６０５で−１／４、１／２、−１／４のゲインが掛けられて加算回路１６０６で加算され、垂直の輪郭信号（ｃ１６）が得られる。そしてリミッタ回路１６０７においてリミッタレベルでリミッタがかけかれ（特性は図１７）（ｄ１６）、大振幅の輪郭信号はリミッタレベルで抑えられる。
【００１０】
次にコアリング回路１６０８において設定されるコアリング量までの小振幅のノイズを除去される。（特性は図１８）最後にコアリング回路１６０８の出力信号（ｅ１６）をゲインコントロール回路１６０９でその効果をコントロールし（ｆ１６）、加算回路１６１０でラインメモリ１６０１の出力信号（ａ１６）に加算し、垂直輪郭補正を行う。図１９は静止画のときの垂直輪郭補正の波形図、図２０は動画の垂直輪郭補正の波形図でエッジ部分が強調された信号が得られる。
【００１１】
次に水平輪郭補正回路１２０２での動作を図２１〜図２３を用いて説明する。まず入力映像信号（ｆ１２）は遅延回路２１０１で遅延され（ａ２１）、さらに遅延回路２１０２で遅延する（ｂ２１）。この遅延回路の遅延時間は水平の輪郭補正の効果をだす周波数により決定される。次に入力映像信号（ｆ１２）、遅延回路２１０１の出力信号（ａ２１）、遅延回路２１０２の出力信号（ｂ２１）は各々ゲイン回路２１０３、２１０４、２１０５で−１／４、１／２、−１／４のゲインが掛けられて加算回路２１０６で加算され、水平の輪郭信号（ｃ２１）が得られる。
【００１２】
そしてリミッタ回路２１０７においてリミッタレベルでリミッタがかけかれ（特性は図２２）（ｄ２１）、大振幅の輪郭信号はリミッタレベルで抑えられる。次にコアリング回路２１０８において設定されるコアリング量までの小振幅のノイズを除去される。（特性は図２３）最後にコアリング回路２１０８の出力信号（ｅ２１）をゲインコントロール回路２１０９でその効果をコントロールし（ｆ２１）、加算回路２１１０で遅延回路２１０２の出力信号（ａ２１）に加算し、水平輪郭補正が行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら上記の様な構成では垂直輪郭補正が静止画と動画でその効果が大きく違い、図１９、図２０のように静止画で効果が大きく出過ぎるという課題があった。また、水平輪郭補正では動画のときの現ラインと補間ラインでその効果が大きく違い、その結果として静止画に対し動画で効果が現れにくいという課題があった。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の順次走査変換回路は、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により現信号と補間信号に施す垂直輪郭補正の効果を変える垂直輪郭補正回路または前記動き検出信号により補間信号に施す水平輪郭補正の効果を変える水平輪郭補正回路と、前記動き検出信号により補間信号に施す水平輪郭補正の効果を変える水平輪郭補正回路とその出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、高画質にインターレース信号から順次走査信号に変換できる順次走査変換回路を提供するものである。
【００１５】
【発明の実施の形態】
前記問題点を解決するために、動き検出信号によって入力映像が静止画のときは垂直輪郭補正の効果を小さくし、入力映像が動画のときは垂直輪郭補正の効果を大きくすることを特徴としたものであり、垂直輪郭補正が静止画と動画でその効果を同じようにできる。
【００１７】
請求項１記載の発明は、インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路から出力される動き検出信号により現ライン信号から補間ライン信号を生成した後、前記動き検出信号により静止画部と動画部で現ラインと補間ラインに施す垂直輪郭補正の効果を変える垂直輪郭補正回路と、前記垂直輪郭補正回路の出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路とを備え、前記垂直輪郭補正回路は、補間ライン信号を１ライン遅延する第１のラインメモリと、前記第１のラインメモリの出力と入力される現ライン信号から垂直輪郭信号を生成する第１のフィルタと、入力される現ライン信号と前記入力補間ライン信号から垂直輪郭信号を生成する第２のフィルタと、前記第１のフィルタ出力信号を設定されたレベルにリミットする第１のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第１のコアリング回路と、前記第２のフィルタ出力信号を設定されたレベルにリミットする第２のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第２のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第１のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第１のゲインコントロール回路と、前記第２のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第２のゲインコントロール回路と、前記第１のゲインコントロール回路の出力信号を前記第１のラインメモリの出力に加算し出力する第１の加算回路と、前記第２のゲインコントロール回路の出力信号を前記入力現ライン信号に加算し出力する第２の加算回路と、前記第２の加算回路の出力信号を１ライン遅延する第２のラインメモリを備えたことを特徴とし、垂直輪郭補正が静止画と動画でその効果を同じようにできる。
【００１８】
請求項２記載の発明は、請求項１記載の第１のフィルタが前記入力現ライン信号を１ライン遅延させる第３のラインメモリと、前記第１のラインメモリの出力信号を−１／４にする第１のゲイン回路と、前記現ライン信号を１／２にする第２のゲイン回路と、前記第３のラインメモリの出力信号を−１／４にする第３のゲイン回路と、前記第１のゲイン回路の出力信号と前記第２のゲイン回路の出力信号と前記第３のゲイン回路の出力信号とを加算する第３の加算回路により構成され、前記第２のフィルタが前記入力補間ライン信号を１ライン遅延させる第４のラインメモリと、前記第４のラインメモリの出力信号を−１／４にする第４のゲイン回路と、前記補間ライン信号を１／２にする第５のゲイン回路と、前記入力現ライン信号を−１／４にする第６のゲイン回路と、前記第４のゲイン回路の出力信号と前記第５のゲイン回路の出力信号と前記第６のゲイン回路の出力信号とを加算する第４の加算回路により構成され、垂直輪郭補正が静止画と動画でその効果を同じようにできる。。
【００２２】
請求項３記載の発明は、インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の出力の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により補間ライン信号にのみ水平輪郭補正の効果を変える水平輪郭補正回路と、その出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、前記水平輪郭補正回路は、入力される補間ライン信号を遅延する第１の遅延回路と、前記第１の遅延回路の出力信号を遅延する第２の遅延回路と、前記入力補間ライン信号を−１／４にする第７のゲイン回路と、前記第１の遅延回路の出力信号を１／２にする第８のゲイン回路と、前記第２の遅延回路の出力信号を−１／４にする第９のゲイン回路と、前記第７のゲイン回路の出力信号と前記第８のゲイン回路の出力信号と前記第９のゲイン回路の出力信号を加算する第５の加算回路と、前記第５の加算回路の出力信号を設定されたレベルにリミットする第３のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第３のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第３のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第３のゲインコントロール回路と、前記第３のゲインコントール回路の出力信号と前記第１の遅延回路の出力信号を加算し出力する第６の加算回路とを備えたことを特徴とし、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【００２５】
請求項４記載の発明は、請求項３記載の水平輪郭補正回路が現ラインから生成した第１の水平輪郭補正信号と補間ラインから生成した第２の水平輪郭補正信号を前記動き検出信号により加重平均し、補間ラインのみに動作することを特徴とし、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【００２７】
（実施の形態１）
以下、本発明の第１の実施の形態について図１〜図５を用いて説明する。
【００２８】
図１において、１０９は垂直輪郭補正回路である。また１０１、１０２のメモリ、１０３の動き検出回路、１０４のラインメモリ、１０５の加算回路、１０６、１０７のゲイン回路、１０８の加算回路、１１０の時間軸変換回路は従来と同じ構成である。
【００２９】
以上のように構成された順次走査変換回路について、以下その動作を説明する。入力映像信号から現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得るところまでは従来と同じであるため説明を省略する。現ライン信号（ｂ１）と補間ライン信号（ａ１）は垂直輪郭補正回路１０９に入力され、動き検出回路１０３の動き検出信号（ｆ１）により動画部は静止画部より垂直輪郭補正の効果の効果を大きく補正が行われ補正現ライン信号（ｄ１）、補正補間ライン信号（ｃ１）として出力される。そして従来と同じ時間軸変換回路１１０で現ラインと補間ラインが合成され順次走査信号に変換され出力される（ｅ１）。
【００３０】
次に図２、図３を用いて垂直輪郭補正回路１０９の詳細の説明を行う。図２は垂直輪郭補正のブロック図、図３はその動作を説明するためのタイミング図である。図２において２０１、２０２、２０３はラインメモリ、２０４、２０５、２０６、２０７、２０８、２０９はゲイン回路、２１０、２１１は加算回路、２１２、２１６はリミッタ回路、２１３、２１７はコアリング回路、２１４、２１８はゲインコントロール回路、２１５、２１９は加算回路、２２０はラインメモリ、２２１はゲイン変換回路である。
【００３１】
まず入力された補間ライン信号（ａ１）はラインメモリ２０１及びラインメモリ２０３で１ライン遅延し各々（ａ２）、（ｇ２）として出力される。このラインメモリは１つのラインメモリでも実現できるがここでは説明を簡単にするため２つに分けた状態で説明する。また入力された現ライン信号（ｂ１）はラインメモリ２０２で１ライン遅延され出力される（ｂ２）。次にラインメモリ２０１の出力信号（ａ２）、入力現ライン信号（ｂ１）、ラインメモリ２０２の出力信号（ｂ２）は各々ゲイン回路２０４、２０５、２０６で−１／４、１／２、−１／４のゲインが掛けられ加算回路２１０で加算され出力される（ｆ２）。このことで補間ラインに補正する垂直輪郭信号が生成される。ここでは実施例として３タップのバンドパスフィルタでの構成を説明しているがそれ以外のフィルタでも良い。同様に現ラインに補正する垂直輪郭信号を生成するのに、ラインメモリ２０３の出力信号（ｇ２）、入力補間ライン信号（ａ１）、入力現ライン信号（ｂ１）に各々ゲイン回路２０７、２０８、２０９で−１／４、１／２、−１／４のゲインが掛けられ加算回路２１１で加算され出力される（ｋ２）。次に加算回路２１０、２１１の出力信号（ｆ２、ｋ２）は各々リミッタ回路２１２、２１６でリミッタレベルでリッミトされ大振幅の輪郭補正信号を抑え、さらにコアリング回路２１３、２１７で設定されるコアリング量までのノイズを除去され出力される。（ｍ２、ｏ２）また、入力される動き検出信号（ｆ１）はゲイン変換回路２２１で垂直輪郭補正の効果を設定する値に変換され出力される（ｐ２）。そしてゲインコントロール回路２１４、２１８においてその効果がコントロールされ出力される（ｑ２、ｓ２）。このときの効果は動画部では垂直輪郭補正の効果が大きくなるように設定されている。最後にラインメモリ２０１の出力信号（ａ２）にゲインコントロール回路の出力信号（ｑ２）を加算回路２１５で加算し補正補間ライン信号（ｃ１）を、入力現ライン信号（ｂ１）にゲインコントロール回路２１８の出力信号（ｓ２）を加算回路２１９で加算し、さらにラインメモリ２２０で１ライン遅延し補正現ライン信号（ｄ１）を得る。ラインメモリ２２０は補正現ライン信号（ｄ１）と補正補間ライン信号（ｃ１）のタイミングを合わせるのに必要であるが、その後処理される時間軸回路でのタイミングを変えることで削除もできる。図４、図５に本発明での垂直輪郭補正回路の補正後の波形図を示す。図４は静止画部、図５は動画部の波形図で、この説明では動画部の効果を静止画部の効果の２倍に設定している。
【００３２】
（実施の形態２）
つぎに、本発明の第２の実施の形態について図６、図７を用いて説明する。
【００３３】
図６において、６０１は水平輪郭補正回路である。また１０１、１０２のメモリ、１０３の動き検出回路、１０４のラインメモリ、１０５の加算回路、１０６、１０７のゲイン回路、１０８の加算回路、１１０の時間軸変換回路は従来と同じ構成である。
【００３４】
以上のように構成された順次走査変換回路について、以下その動作を説明する。入力映像信号から現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得るところまでは従来と同じであるため説明を省略する。現ライン信号（ｂ１）と補間ライン信号（ａ１）は水平輪郭補正回路６０１に入力され、動き検出回路１０３の動き検出信号（ｆ１）により補間ラインの動画部は静止画部より水平輪郭補正の効果の効果を大きく補正が行われ補正現ライン信号（ｂ６）、補正補間ライン信号（ａ６）として出力される。そして従来と同じ時間軸変換回路１１０で現ラインと補間ラインが合成され順次走査信号に変換され出力される（ｃ１）。
【００３５】
次に図７を用いて水平輪郭補正回路６０１の詳細の説明を行う。図７は水平輪郭補正のブロック図である。図７において７０１、７０２は遅延回路、７０３、７０４、７０５はゲイン回路、７０６は加算回路、７０７はリミッタ回路、７０８はコアリング回路、７１０はゲインコントロール回路、７１１は加算回路、７０９はゲイン変換回路である。
【００３６】
まず入力補間ライン信号（ａ１）は遅延回路７０１で遅延し出力する（ａ７）。さらに遅延回路７０２で遅延し出力する（ｂ７）。この遅延時間は水平輪郭補正の効果を得る周波数により決定される。入力補間ライン信号（ａ１）、遅延回路７０１の出力信号（ａ７）、遅延回路７０２の出力信号（ｂ７）は各々ゲイン回路７０３、７０４、７０５で−１／４、１／２、−１／４のゲインが掛けられ加算回路７０６で加算され出力される（ｃ７）。次にリミッタ回路７０７でリミッタレベルでリッミトされ大振幅の輪郭補正信号を抑え、さらにコアリング回路７０８で設定されるコアリング量までのノイズを除去され出力される。また、入力される動き検出信号（ｆ１）はゲイン変換回路７０９で水平輪郭補正の効果を設定する値に変換され出力される（ｅ７）。そしてゲインコントロール回路７１０においてその効果がコントロールされ出力される。このときの効果は動画部では水平輪郭補正の効果が大きくなるように設定されている。最後に遅延回路７０１の出力信号（ａ７）にゲインコントロール回路７１０の出力信号が加算され補正補間ライン信号（ａ６）として出力される。
【００３７】
（実施の形態３）
つぎに、本発明の第３の実施の形態について図８、図１０を用いて説明する。
【００３８】
図８において、８０１、８０２は遅延回路、８０３、８０４、８０５はゲイン回路、８０６は加算回路、８０７はリミッタ回路、８０８はコアリング回路、８０７は遅延回路である。また７０９のゲインコントロール回路、７１１の加算回路、７０９のゲイン変換回路は実施の形態２と同一のものである。
【００３９】
この構成によって現ラインの水平輪郭信号を生成し、動き検出信号（ｆ１）でその効果をコントロールした後、補間ラインの補正を行う。図１０はその波形図で、水平にある速度で動いている動画部では上下のラインを平均加算するため、入力映像信号（ｂ１２）と１ライン遅延した信号（ｂ１）を平均加算し（ａ１）のように細部の信号がなくなることがある。しかしながら入力現ライン信号（ｂ１２）から水平輪郭信号（ｂ８）を生成し、補間ラインに補正を行うことで細部の補正を行うことができる。
【００４０】
（実施の形態４）
つぎに、本発明の第４の実施の形態について図９を用いて説明する。
【００４１】
図９において、９０１はミックス回路である。また、７０１、７０２の遅延回路、７０３、７０４、７０５のゲイン回路、７０６の加算回路、７０７のリミッタ回路、７０８のコアリング回路、７１０のゲインコントロール回路、７１１の加算回路、７０９のゲイン変換回路は実施の形態２と同一であり、８０１、８０２の遅延回路、８０３、８０４、８０５のゲイン回路、８０６の加算回路は実施の形態３と同一である。
【００４２】
この構成によって、現ラインから生成された水平輪郭補正信号（ｂ８）と補間ラインから生成された水平輪郭補正信号（ｃ７）をミックス回路９０１で入力される動き検出信号（ｆ１）で加重平均され補間ラインに補正が行われる。これにより動画部では現ラインから生成される水平輪郭補正信号（ｃ７）を用い、静止画部では補間ラインから生成される水平輪郭補正信号（ｃ７）を用いることで細部の補正を行うことができる。
【００４３】
【発明の効果】
以上の実施の形態からも明らかなように、本発明によれば動き検出回路の出力信号である動き検出信号を用いて、垂直輪郭補正では入力映像が静止画のときは垂直輪郭補正の効果を小さくし、入力映像が動画のときは垂直輪郭補正の効果を大きくすることにより静止画と動画でその効果を同じようにでき、水平輪郭補正では入力映像が静止画のときは水平輪郭補正の効果を小さくし、入力映像が動画のときは水平輪郭補正の効果を大きくすることにより。、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の順次走査変換回路のブロック図
【図２】本発明の第１の実施の形態の垂直輪郭補正回路のブロック図
【図３】本発明の第１の実施の形態の垂直輪郭補正回路のタイミング図
【図４】本発明の第１の実施の形態の垂直輪郭補正回路の静止画の波形図
【図５】本発明の第１の実施の形態の垂直輪郭補正回路の動画の波形図
【図６】本発明の第２の実施の形態の順次走査変換回路のブロック図
【図７】本発明の第２の実施の形態の水平輪郭補正回路のブロック図
【図８】本発明の第３の実施の形態の水平輪郭補正回路のブロック図
【図９】本発明の第４の実施の形態の水平輪郭補正回路のブロック図
【図１０】本発明の第３の実施の形態の水平輪郭補正回路の波形図
【図１１】従来の順次走査変換を行うテレビ受像機のブロック図
【図１２】従来の順次走査変換回路のブロック図
【図１３】従来の順次走査の波形図
【図１４】従来の時間軸変換回路のブロック図
【図１５】従来の時間軸変換回路のタイミング図
【図１６】従来の垂直輪郭補正回路のブロック図
【図１７】従来のリミッタ回路の特性図
【図１８】従来のコアリング回路の特性図
【図１９】従来の垂直輪郭補正回路の静止画の波形図
【図２０】従来の垂直輪郭補正回路の動画の波形図
【図２１】従来の水平輪郭補正回路のブロック図
【図２２】従来のリミッタ回路の特性図
【図２３】従来のコアリング回路の特性図
【符号の説明】
１０１  メモリ
１０２  メモリ
１０３  動き検出回路
１０４  ラインメモリ
１０５  加算回路
１０６，１０７  ゲイン回路
１０８  加算回路
１０９  垂直輪郭補正回路
１１０  時間軸変換回路
２０１，２０２，２０３  ラインメモリ
２０４，２０５，２０６，２０７，２０８，２０９  ゲイン回路
２１０，２１１  加算回路
２１２，２１６  リミッタ回路
２１３，２１７  コアリング回路
２１４，２１８  ゲインコントロール回路
２１５，２１９  加算回路
２２０  ラインメモリ
２２１  ゲイン変換回路
６０１  水平輪郭補正回路
７０１，７０２  遅延回路
７０３，７０４，７０５  ゲイン回路
７０６  加算回路
７０７  リミッタ回路
７０８  コアリング回路
７０９  ゲイン変換回路
７１０  ゲインコントロール回路
７１１  加算回路
８０１，８０２，８０７  遅延回路
８０３，８０４，８０５  ゲイン回路
９０１  ミックス回路
１１０１  Ｙ／Ｃ分離回路
１１０２  色復調回路
１１０３  順次走査変換回路
１１０４  画質補正回路
１２０１  垂直輪郭補正回路
１２０２  水平輪郭補正回路
１４０１，１４０２  ラインメモリ
１４０３  切換回路
１６０１，１６０２  ラインメモリ
１６０３，１６０４，１６０５  ゲイン回路
１６０６  加算回路
１６０７  リミッタ回路
１６０８  コアリング回路
１６０９  ゲインコントロール回路
１６１０  加算回路
２１０１，２１０２  遅延回路
２１０３，２１０４，２１０５  ゲイン回路
２１０６  加算回路
２１０７  リミッタ回路
２１０８  コアリング回路
２１０９  ゲインコントロール回路
２１１０  加算回路
【図１】
0003572882.tif 000002
【図２】
0003572882.tif 000003
【図３】
0003572882.tif 000004
【図４】
0003572882.tif 000005
【図５】
0003572882.tif 000006
【図６】
0003572882.tif 000007
【図７】
0003572882.tif 000008
【図８】
0003572882.tif 000009
【図９】
0003572882.tif 000010
【図１０】
0003572882.tif 000011
【図１１】
0003572882.tif 000012
【図１２】
0003572882.tif 000013
【図１３】
0003572882.tif 000014
【図１４】
0003572882.tif 000015
【図１５】
0003572882.tif 000016
【図１６】
0003572882.tif 000017
【図１７】
0003572882.tif 000018
【図１８】
0003572882.tif 000019
【図１９】
0003572882.tif 000020
【図２０】
0003572882.tif 000021
【図２１】
0003572882.tif 000022
【図２２】
0003572882.tif 000023
【図２３】
0003572882.tif 000024