(57)【特許請求の範囲】
【請求項１】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動し、１フレームを複数のサブフィールドから構成し、各サブフィールドにプライミング期間、アドレス期間及び維持期間を設けたプラズマディスプレイパネルの駆動方法において、サブフィールド毎のアドレス期間の長さをそのサブフィールドの維持パルス数が多いほど短く設定する工程を有することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動方法において、特定の階調レベルを表現する際には予め設定された複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間及び前記先に発光するサブフィールドの維持パルス数に関連づけてサブフィールド毎のアドレス期間の長さを変動させる工程を有することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
前記サブフィールド毎のアドレス期間の長さを変動させる工程は、前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間が短いほど前記アドレス期間の長さを短く設定し、前記維持パルス数が多いほど前記アドレス期間の長さを短く設定する工程を有することを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記サブフィールド毎のアドレス期間の長さを変動させる工程は、そのサブフィールドのアドレス期間において夫々前記走査電極及び列方向に延びる電極に印加する走査パルス及びデータパルスのパルス幅を変動させる工程を有することを特徴とする請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記走査パルス及びデータパルスのパルス幅を変動させる工程は、前記アドレス期間の長さを短くする場合には前記走査パルス及びデータパルスのパルス幅を狭く設定する工程を有することを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動方法し、１フレームを複数のサブフィールドから構成し、各サブフィールドにプライミング期間、アドレス期間及び維持期間を設けたプラズマディスプレイパネルの駆動方法において、サブフィールド毎の維持パルス数をそのフレームの平均輝度レベルが低いほど多く設定する工程と、サブフィールド毎のアドレス期間の長さをそのサブフィールドの前記維持パルス数が多いほど短く設定する工程と、を有することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
前記サブフィールド毎のアドレス期間の長さをそのサブフィールドの維持パルス数が多いほど短く設定する工程は、前記アドレス期間の長さを短くする場合には前記走査パルス及びデータパルスのパルス幅を狭く設定する工程を有することを特徴とする請求項１又は６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、各サブフィールドにおいてプライミング放電を発生させるプライミングドライバと、サブフィールド毎のアドレス期間の長さをそのサブフィールドの維持パルス数が多いほど短く設定する期間変動手段を有することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項９】
前記期間変動手段は、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、サブフィールドにおける維持パルス数に関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶した記憶手段と、を有することを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動回路。
【請求項１０】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、特定の階調レベルを表現する際には予め設定された複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間及び前記先に発光するサブフィールドの維持パルス数に関連づけてサブフィールド毎のアドレス期間の長さを変動させる期間変動手段を有することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１１】
前記期間変動手段は、前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間が短いほど前記アドレス期間の長さを短く設定し、前記維持パルス数が多いほど前記アドレス期間の長さを短く設定するものであることを特徴とする請求項１０に記載のプラズマディスプレイパネルの駆動回路。
【請求項１２】
前記期間変動手段は、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、前記サブフィールド制御回路からの出力信号に関連づけて前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間を演算するサブフィールド間隔演算回路と、前記先に発光するサブフィールドにおける維持パルス数及び前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間に関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶した記憶手段と、を有することを特徴とする請求項１０又は１１に記載のプラズマディスプレイパネルの駆動回路。
【請求項１３】
対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、各サブフィールドにおいてプライミング放電を発生させるプライミングドライバと、サブフィールド毎の維持パルス数をそのフレームの平均輝度レベルが低いほど多く設定する維持パルス数変動手段と、サブフィールド毎のアドレス期間の長さをそのサブフィールドの前記維持パルス数が多いほど短く設定する期間変動手段と、を有することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１４】
前記維持パルス数変動手段は、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてフレームの平均輝度レベルを演算する平均輝度レベル演算回路と、この平均輝度レベル演算回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、を有し、前記期間変動手段は、前記平均輝度レベルに関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶したパルス幅記憶手段を有することを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動回路。
【請求項１５】
特定の階調レベルを表現する際に同時に発光する複数のサブフィールドを記憶したサブフィールド記憶手段を有し、前記パルス幅記憶手段に記憶された前記走査パルス及びデータパルスの幅は、前記複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間にも関連づけられていることを特徴とする請求項１４に記載のプラズマディスプレイパネルの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は平面型テレビジョン及び情報表示ディスプレイ等に利用されるプラズマディスプレイパネルの駆動方法及び駆動回路に関し、特に、アドレス期間の短縮を図ったプラズマディスプレイパネルの駆動方法及び駆動回路に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネルは、薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的に大画面とすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能であること等、数多くの特徴を有している。このため、近年、コンピュータ関連の表示装置分野及びカラー画像表示の分野等において、広く利用されるようになりつつある。
【０００３】
このプラズマディスプレイには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがある。更に、ＡＣ型のプラズマディスプレイには、駆動方式として放電セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、プラズマディスプレイの輝度は、放電回数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、小表示容量のプラズマディスプレイに対して主として使用されている。
【０００４】
図１１はＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【０００５】
表示セルには、ガラスからなる２つの絶縁基板１０１及び１０２が設けられている。絶縁基板１０１は背面基板となり、絶縁基板１０２は前面基板となる。
【０００６】
絶縁基板１０２における絶縁基板１０１との対向面側には、透明な走査電極１０３及び透明な共通電極１０４が設けられている。走査電極１０３及び共通電極１０４は、パネルの水平方向（横方向）に延びている。また、夫々走査電極１０３及び共通電極１０４に重なるようにトレース電極１０５及び１０６が配置されている。トレース電極１０５及び１０６は、例えば金属製であり、各電極と外部の駆動装置との間の電極抵抗値を小さくするために設けられている。更に、走査電極１０３及び共通電極１０４を覆う誘電体層１１２並びにこの誘電体層１１２を放電から保護する酸化マグネシウム等からなる保護層１１４が設けられている。
【０００７】
絶縁基板１０１における絶縁基板１０２との対向面側には、走査電極１０３及び共通電極１０４と直交するデータ電極１０７が設けられている。従って、データ電極１０７は、パネルの垂直方向（縦方向）に延びる。また、水平方向で表示セルを区切る隔壁１０９が設けられている。また、データ電極１０７を覆う誘電体層１１３が設けられ、隔壁１０９の側面及び誘電体層１１３の表面上に放電ガスの放電により発生する紫外線を可視光１１０に変換する蛍光体層１１１が形成されている。そして、絶縁基板１０１及び１０２の空間に隔壁１０９により放電ガス空間１０８が確保され、この放電ガス空間１０８内に、ヘリウム、ネオン若しくはキセノン等又はこれらの混合ガスからなる放電ガスが充填される。
【０００８】
図１２はＡＣ型プラズマディスプレイパネルの電極配置を示す模式図である。
【０００９】
平行に設けられた走査電極Ｓ１〜Ｓｎ（１０３）及び共通電極Ｃ１〜Ｃｎ（１０４）と、これらに直交するデータ電極Ｄ１〜Ｄｍ（１０７）との交点に発光する表示セルが設けられている。従って、１個の表示セルには、１本の走査電極、１本の共通電極及び１本のデータ電極が設けられている。このため、１画面全体の表示セル数は、走査電極及び共通電極の数がｎ本、データ電極の数がｍ本であれば、（ｎ×ｍ）個となる。
【００１０】
次に、上述のように構成された従来のプラズマディスプレイの書込選択型駆動動作について説明する。図１３は従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。各サブフィールドは、順次設定される維持消去期間、プライミング期間、アドレス期間及び維持期間の４つの期間から構成されている。
【００１１】
先ず、維持消去期間では、走査電極Ｓｉに負極性の維持消去パルスＰｓｅ−ｓが印加される。負極性の維持消去パルスＰｓｅ−ｓは鋸歯状波のパルスである。これにより、前のサブフィールドが発光していた場合に各電極に付着した壁電荷が消去されると共に、パネル内の全放電セルの状態が、前サブフィールドの発光の有無に関係なく、均一化される。
【００１２】
次に、プライミング期間において、走査電極に鋸歯状波のプライミングパルスＰｐｒ−ｓが印加され、共通電極に矩形波のプライミングパルスＰｐｒ−ｃが印加される。プライミングパルスＰｐｒ−ｓは正極性のパルスであり、プライミングパルスＰｐｒ−ｃは負極性のパルスである。プライミングパルスＰｐｒ−ｓ及びＰｐｒ−ｃの印加により、走査電極及び共通電極の電極間のギャップ近傍の放電空間においてプライミング放電が発生し、その後のセルの維持放電を発生させやすくする活性粒子の生成が行われると共に、走査電極上に負極性、共通電極上に正極性、データ電極上に正極性の壁電荷が付着する。続いて、電荷調整パルスＰｐｅ−ｓが走査電極に印加される。この結果、弱放電が発生し、走査電極上の負極性の壁電荷、共通電極上の正極性の壁電荷、データ電極上の正極性の壁電荷が減少する。
【００１３】
その後のアドレス期間は、発光させる放電セルの選択の期間であり、走査電極に印加される負極性の走査パルスＰｓｃ−ｓとデータ電極に印加される正極性のデータパルスＰｄとにより選択するセルのみで書込放電が発生し、以降の維持期間で発光させる場所のセルの電極に壁電荷が付着する。書込放電が発生すると、その放電セルには壁電荷が付着する。これに対し、書込放電が発生しなかった放電セルにおいては、電荷消去後の壁電荷が少ない状態のままである。このような書込放電は、走査パルスとデータパルスとが重畳したときに起こるものであるが、図１４に示すように、パルスが印加されてから書込放電が起こるまでにはある程度の時間が必要とされる。この時間は、書込放電遅れ時間（Ｔｗ）とよばれ、走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄを決定するために使われる。
【００１４】
気体放電は、放電空間中に存在している電子及びイオン等の空間電荷が印加された外部電圧によって電極間ギャップ中を移動し、イオンが電極上に衝突することによって２次電子が発生し、それがさらに放電ガス中のガス原子及び分子等に次々と衝突して２次電子を指数関数的に増加させると共に衝突したガス原子を励起させることによって発生する。従って、放電が発生するまでの時間は、放電空間中に存在している電子及びイオン等の空間電荷が印加された外部電圧によって電極間ギャップ中を移動し、イオンが電極上に衝突するまでの時間Ｔｓと、イオンが電極上に衝突してから放電空間のガス原子及び分子等に次々と衝突して２次電子を指数関数的に増加させると共に衝突したガス原子を励起させるまでの時間Ｔｆとに分けられる。このうち、後者の時間Ｔｆは形成遅れ時間とよばれ、ガスの種類及び圧力、印加する電圧並びにセル構造等によって決定され、条件が一定ならば、ある程度決まった値を示す。一方、前者の時間Ｔｓは統計遅れ時間とよばれ、その空間に存在する励起された分子及び原子、セル内の電極近傍に配置された壁電荷量並びに電極上に形成されている保護層ＭｇＯの２次電子放出のしやすさ等によって、ばらつきを持った値となる。つまり、書込放電遅れ時間Ｔｗは、Ｔｗ＝Ｔｆ＋Ｔｓで表され、書込放電を確実に発生させて壁電荷を形成するのに必要な走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄは、Ｗｓｃ、Ｗｄ≧Ｔｓ＋Ｔｆを満たす必要がある。統計遅れ時間Ｔｓは、放電空間に存在する励起された分子及び原子による影響を強く受け、放電空間に存在する励起された分子及び原子が多いと小さくなる。
【００１５】
そこで、走査及びデータパルスのパルス幅は、プライミング放電によるプライミング効果を考慮して走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄを決定していた。また、プライミング期間の終了時刻から書込みまでの時間が長くなると、プライミング効果が弱まり、書込放電遅れ時間が長くなることから、走査及びデータパルス幅Ｗｓｃ、Ｗｄをプライミング期間終了からの経過時間に応じて長く設定する方法がある（特許２７３７６９７号）。
【００１６】
アドレス期間後の維持期間は、表示発光のための期間であり、共通電極側からパルスの印加が開始され、以降、負極性の維持パルスＰｓ−ｓ及びＰｓ−ｃが、夫々走査電極及び共通電極に交互に印加される。この際、アドレス期間で書込が行われなかった放電セルの壁電荷量は極めて少ないので、その放電セルに維持パルスが印加されても維持放電は発生しない。一方、アドレス期間で書込放電が発生した放電セルにおいては走査電極に正電荷が、共通電極に負電荷が付着しているため、共通電極への負極性の維持パルス電圧と壁電荷電圧とが互いに重畳され、電極間の電圧が放電開始電圧を越え、放電が発生する。
【００１７】
一旦放電が発生すると、各電極に印加されている電圧を打ち消すように壁電荷が配置される。従って、共通電極には負電荷が付着し、走査電極には正電荷が付着する。そして、次の維持パルスは走査電極側が正電圧のパルスとなるため、壁電荷との重畳によって放電空間に印加される実効的電圧が放電開始電圧を越えて放電が発生する。以下、同様の工程を繰り返すことにより、放電が維持される。輝度はこの放電の繰り返し回数で決定される。
【００１８】
図１５は従来のプラズマディスプレイにおける駆動回路を示すブロック図である。また、図１６（ａ）は走査電極１０３側の駆動回路を示す回路図、（ｂ）は共通電極１０４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【００１９】
従来のプラズマディスプレイパネルの水平方向の端部には、夫々走査電極１０３及び共通電極１０４の取り出し部があり、この取り出し部に駆動回路が接続される。
【００２０】
走査電極１０３側の駆動回路として、走査電極１０３の１本ずつに走査パルスを出力する走査パルスドライバ２１が設けられている。また、プライミングパルスを出力するプライミングドライバ２２、維持パルスを出力する維持ドライバ２３、消去パルスを印加する消去ドライバ２４、走査ベースパルスを出力する走査ベースドライバ２５及び走査電圧を出力する走査電圧ドライバ２６が走査パルスドライバ２１に接続されている。そして、これらの各ドライバ２１乃至２６から走査電極１０３を駆動する走査電極ドライバ３０が構成されている。
【００２１】
一方、共通電極１０４側の駆動回路としては、共通電極１０４全体に維持パルスを印加する維持ドライバ２７が設けられている。維持ドライバ２７のみから共通電極１０４を駆動する共通電極ドライバ３１が構成されている。
【００２２】
更に、従来のプラズマディスプレイパネルの垂直方向の端部には、データ電極１０７の取り出し部があり、この取り出し部に駆動回路としてデータドライバ２８が接続されている。
【００２３】
そして、各ドライバの動作を映像信号に応じて切り替える駆動コントローラ２９が設けられている。
【００２４】
なお、図１６（ａ）乃至（ｃ）では、スイッチを用いて各ドライバを表記しているが、これらは、物理的なスイッチだけでなく、バイポーラトランジスタ又は電界効果トランジスタ（ＦＥＴ）等に代表される素子で構成されることもある。
【００２５】
階調表現は、１つのフレームを複数のサブフィールドに分割し、維持パルス数をサブフィールド毎に異ならせ、そのサブフィールドの組み合わせによって行われる。従って、各サブフィールドの維持パルス数の比を、例えば１：２：４：８：１６：３２：６４：１２８にすると、２５６（＝２８）階調を表現することができる。
【００２６】
また、消費電力は、画像の表示面積が大きく平均輝度レベルが高い場合、極めて増加する。そこで、消費電力の増加を抑制するための制御方法が用いられている。この制御方法は、「Ｐｅａｋ  Ｌｕｍｉｎａｎｃｅ  Ｅｎｈａｎｃｅｍｅｎｔ（ＰＬＥ）」とよばれる。図１７はＰＬＥを適用した従来のプラズマディスプレイを示す回路図である。
【００２７】
プラズマディスプレイに入力された映像信号５５は、映像信号処理回路５６及びサブフィールド（ＳＦ）制御回路５７によりプラズマディスプレイ用の信号に変換される。
【００２８】
変換された信号は、入力信号平均輝度レベル演算回路５９に入力され、画面全体の輝度レベルが演算される。この演算結果に基づいて、維持パルス数制御回路５８では、入力信号の平均輝度レベルが低い場合（ＡＰＬ：小）、即ち表示する面積が狭い場合には、維持パルス数を増やして輝度を上昇させ、逆に平均輝度レベルが高い場合（ＡＰＬ：大）、即ち表示する面積が広い場合には、維持パルス数を減らして輝度を制限する。この結果、表示面積が大きい場合の消費電力を抑えつつ高いピーク輝度を得られるように各サブフィールドの維持パルス数がフレーム毎に制御される。映像信号処理回路５６、ＳＦ制御回路５７、入力信号平均輝度レベル演算回路５９及び維持パルス数制御回路５８から映像処理部６０が構成されている。
【００２９】
そして、ＳＦ制御回路５７及び維持パルス数制御回路５８からの出力信号が駆動コントローラ２９に入力され、プラズマディスプレイパネル５１の走査電極、共通電極及びデータ電極に夫々接続された走査電極ドライバ３０、共通電極ドライバ３１及びデータ電極ドライバ２８の動作が制御される。
【００３０】
【発明が解決しようとする課題】
しかしながら、上述のような従来のプラズマディスプレイの駆動方法では、アドレス期間の総時間は（走査パルス幅×走査線数×サブフィールド数）となるが、アドレス期間は表示発光に寄与しない。このため、この時間を長くすると、表示の階調数を増やすためにサブフィールド数を増加させたり、また、高精細化に伴って走査線数を増加すると、１フレーム中で維持期間に割り当られる時間が減少して輝度が得られなくなるという問題点がある。また、維持期間を確保するために走査パルスを狭めると、書込放電の発生確率が低下し、書込不良等の不具合を発生させる場合がある。
【００３１】
本発明はかかる問題点に鑑みてなされたものであって、駆動特性を良好に保ちつつ、総アドレス期間を短縮することができるプラズマディスプレイパネルの駆動方法及び駆動回路を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明に係るプラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動し、１フレームを複数のサブフィールドから構成し、各サブフィールドにプライミング期間、アドレス期間及び維持期間を設けたプラズマディスプレイパネルの駆動方法において、サブフィールド毎のアドレス期間の長さをそのサブフィールドの維持パルス数が多いほど短く設定する工程を有することを特徴とする。
【００３４】
本発明に係る他のプラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動方法において、特定の階調レベルを表現する際には予め設定された複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間及び前記先に発光するサブフィールドの維持パルス数に関連づけてサブフィールド毎のアドレス期間の長さを変動させる工程を有することを特徴とする。
【００３５】
このとき、前記サブフィールド毎のアドレス期間の長さを変動させる工程は、前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間が短いほど前記アドレス期間の長さを短く設定し、前記維持パルス数が多いほど前記アドレス期間の長さを短く設定する工程を有することができる。
【００３６】
本発明に係る更に他のプラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動方法し、１フレームを複数のサブフィールドから構成し、各サブフィールドにプライミング期間、アドレス期間及び維持期間を設けたプラズマディスプレイパネルの駆動方法において、サブフィールド毎の維持パルス数をそのフレームの平均輝度レベルが低いほど多く設定する工程と、サブフィールド毎のアドレス期間の長さをそのサブフィールドの前記維持パルス数が多いほど短く設定する工程と、を有することを特徴とする。
【００３８】
なお、前記サブフィールド毎のアドレス期間の長さを変動させる工程は、そのサブフィールドのアドレス期間において夫々前記走査電極及び列方向に延びる電極に印加する走査パルス及びデータパルスのパルス幅を変動させる工程を有してもよい。
【００３９】
本発明においては、維持パルス数が多くなるほどアドレス期間の長さを短縮することにより、駆動特性を劣化させることなく、走査パルス幅及びデータパルス幅の決定要因である書込放電遅れ時間を短縮することができるので、全体的なアドレス期間の短縮が可能となる。
【００４０】
本発明に係るプラズマディスプレイパネルの駆動回路は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、各サブフィールドにおいてプライミング放電を発生させるプライミングドライバと、サブフィールド毎のアドレス期間の長さをそのサブフィールドの維持パルス数が多いほど短く設定する期間変動手段を有することを特徴とする。
【００４１】
このとき、前記期間変動手段は、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、サブフィールドにおける維持パルス数に関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶した記憶手段と、を有することができる。
【００４２】
本発明に係る他のプラズマディスプレイパネルの駆動回路は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、特定の階調レベルを表現する際には予め設定された複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間及び前記先に発光するサブフィールドの維持パルス数に関連づけてサブフィールド毎のアドレス期間の長さを変動させる期間変動手段を有することを特徴とする。
【００４３】
このとき、前記期間変動手段は、前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間が短いほど前記アドレス期間の長さを短く設定し、前記維持パルス数が多いほど前記アドレス期間の長さを短く設定するものであってもよく、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、前記サブフィールド制御回路からの出力信号に関連づけて前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間を演算するサブフィールド間隔演算回路と、前記先に発光するサブフィールドにおける維持パルス数及び前記先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間に関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶した記憶手段と、を有することができる。
【００４４】
本発明に係る更に他のプラズマディスプレイパネルの駆動回路は、対向して配置された第１及び第２の基板と、前記第１の基板における前記第２の基板との対向面側に互いに交互に設けられ行方向に延びる複数本の走査電極及び維持電極と、前記第２の基板における前記第１の基板との対向面側に設けられ列方向に延びる複数本の電極と、を有するプラズマディスプレイパネルを駆動する駆動回路において、各サブフィールドにおいてプライミング放電を発生させるプライミングドライバと、サブフィールド毎の維持パルス数をそのフレームの平均輝度レベルが低いほど多く設定する維持パルス数変動手段と、サブフィールド毎のアドレス期間の長さをそのサブフィールドの前記維持パルス数が多いほど短く設定する期間変動手段と、を有することを特徴とする。
【００４６】
また、前記維持パルス数変動手段は、入力された映像信号をサブフィールド毎に配列させるサブフィールド制御回路と、このサブフィールド制御回路からの出力信号に関連づけてフレームの平均輝度レベルを演算する平均輝度レベル演算回路と、この平均輝度レベル演算回路からの出力信号に関連づけてサブフィールド毎の維持パルス数を出力する維持パルス数制御回路と、を有し、前記期間変動手段は、前記平均輝度レベルに関連づけて設定され夫々前記走査電極及び列方向に延びる電極に印加される走査パルス及びデータパルスのパルス幅を記憶したパルス幅記憶手段を有することができ、更に、特定の階調レベルを表現する際に同時に発光する複数のサブフィールドを記憶したサブフィールド記憶手段を有し、前記パルス幅記憶手段に記憶された前記走査パルス及びデータパルスの幅は、前記複数のサブフィールドの間で先に発光するサブフィールドの終了から後に発光するサブフィールドの開始までの時間にも関連づけられていてもよい。
【００４７】
本発明においては、期間変動手段により、維持パルス数が多くなるほどアドレス期間の長さを短縮することにより、駆動特性を劣化させることなく、走査パルス幅及びデータパルス幅の決定要因である書込放電遅れ時間を短縮することができるので、全体的なアドレス期間の短縮が可能となる。
【００４８】
【発明の実施の形態】
以下、本発明の実施例に係るプラズマディスプレイの駆動方法及び駆動回路について、添付の図面を参照して具体的に説明する。図１は本発明の第１の実施例に係るＡＣ型プラズマディスプレイの駆動回路の構成を示すブロック図である。
【００４９】
第１の実施例に係る駆動回路には、入力された映像信号に対しＡ／Ｄ変換及び逆γ処理等の処理を行う映像信号処理回路６が設けられている。また、映像信号処理回路６の出力信号をサブフィールド毎に配列させプラズマディスプレイ用の映像信号に処理するサブフィールド（ＳＦ）制御回路７が設けられている。更に、ＳＦ制御回路７の出力信号を入力し、予め設定されていた各サブフィールド毎の維持パルス数を出力する維持パルス数制御回路８が設けられている。更にまた、維持パルス数制御回路８から出力された各サブフィールド毎の維持パルス数のデータを入力し、そのデータに基づいて予め格納されていた各サブフィールドの走査パルス幅及びデータパルス幅を出力する走査・データパルス幅メモリ９が設けられている。そして、映像信号処理回路６、ＳＦ制御回路７、維持パルス数制御回路８及び走査・データパルス幅メモリ９から映像処理部１０が構成されている。
【００５０】
更に、第１の実施例の駆動回路には、ＳＦ制御回路７、維持パルス数制御回路８及び走査・データパルス幅メモリ９からの各出力信号を入力する駆動コントローラ１１が設けられている。更に、プラズマディスプレイパネル１に接続され駆動コントローラ１１により動作を制御される共通電極ドライバ２、走査電極ドライバ３及びデータ電極ドライバ４が駆動回路に設けられている。なお、駆動コントローラ１１には、ＳＦ制御回路７、維持パルス数制御回路８及び走査・データパルス幅メモリ９からの出力信号に関連づけて共通電極ドライバ２、走査電極ドライバ３及びデータ電極ドライバ４の動作制御するためのデータ等が格納されたリード・オンリー・メモリ（ＲＯＭ）等が内蔵されている。
【００５１】
次に、上述のように構成された第１の実施例の動作について説明する。
【００５２】
先ず、プラズマディスプレイに入力された映像信号５は、映像信号処理回路６に入力され、そのＡ／Ｄ変換及び逆γ処理等の処理が行われる。次いで、処理後の映像信号がＳＦ制御回路７でサブフィールド毎に配列され、プラズマディスプレイ用の映像信号に処理される。その後、予め決められていた各サブフィールド毎の維持パルス数が維持パルス数制御回路８から出力される。そして、維持パルス数制御回路８から出力された各サブフィールド毎の維持パルス数のデータが走査・データパルス幅メモリ９に入力され、メモリ９内に予め記憶されていた各サブフィールドの走査パルス幅及びデータパルス幅が出力される。ＳＦ制御回路７、維持パルス数制御回路８及び走査・データパルス幅メモリ９からの出力信号は駆動コントローラ１１に入力され、これらの信号に基づいて共通電極ドライバ２、走査電極ドライバ３及びデータ電極ドライバ４の動作が制御される。
【００５３】
図２は本発明の第１の実施例に係る駆動回路における共通電極ドライバ２、走査電極ドライバ３及びデータ電極ドライバ４の動作を示すタイミングチャートである。
【００５４】
順次設定される維持消去期間、プライミング期間、アドレス期間及び維持期間の４つの期間から構成されている。
【００５５】
維持消去期間では、走査電極に負極性の維持消去パルスＰｓｅ−ｓが走査電極ドライバ３から印加される。
【００５６】
プライミング期間では、走査電極に正極性のパルスＰｐｒ−ｓが走査電極ドライバ３から印加され、共通電極（維持電極）に負極性のパルスＰｐｒ−ｃが共通電極ドライバ２から印加される。なお、パルスＰｐｒ−ｓ及びＰｐｒ−ｃは、互いに波形は異なるが、同時に印加される。その後、走査電極に負極性のパルスＰｐｅ−ｓが走査電極ドライバ３から印加される。
【００５７】
次のアドレス期間では、走査電極に負極性のパルスＰｂｗ−ｓが走査電極ドライバ４から常に印加されている。更に、走査電極毎に時間的にずらして負極性の走査パルスＰｓｃ−ｓが走査電極ドライバ３から順次印加され、放電セルで発光を起こさせる場合には、走査パルスＰｓｃ−ｓと同期した正極性のデータパルスＰｄがその放電セルを通るデータ電極にデータ電極ドライバ４から印加される。
【００５８】
なお、走査パルスＰｓｃ−ｓの幅及びデータパルスＰｄの幅は、その後の維持期間における維持パルス数及び書込放電遅れ時間Ｔｗにより調節されるものである。
【００５９】
その後の維持期間では、共通電極に負極性の維持パルスＰｓ−ｃが共通電極ドライバ２から印加され、走査電極に負極性の維持パルスＰｓ−ｓが走査電極ドライバ３から印加される。維持パルスＰｓ−ｃ及びＰｓ−ｓは交互に印加される。
【００６０】
維持期間における維持パルス数は、維持パルス数制御回路８からの出力信号により決定されるものであるが、図２には、維持パルス数の少ないサブフィールドＳＦａ−ｎ及び維持パルス数の多いサブフィールドＳＦａのみを記載している。サブフィールドＳＦａ−ｎの走査パルス幅及びデータパルス幅を、夫々Ｗｓｃａ−ｎ及びＷｄａ−ｎ、サブフィールドＳＦａの走査パルス幅及びデータパルス幅を、夫々Ｗｓｃａ、Ｗｄａとしたとき、本実施例においては、例えば等式Ｗｓｃａ−ｎ＝Ｗｄａ−ｎ及びＷｓｃａ＝Ｗｄａとしたとき、不等式Ｗｓｃａ−ｎ＞Ｗｓｃａが成り立つように、走査パルス幅及びデータパルス幅が調節されている。即ち、維持パルス数が少ないサブフィールドＳＦａ−ｎにおける走査パルス幅及びデータパルス幅は維持パルス数が多いサブフィールドＳＦａにおけるそれらよりも大きく設定されている。
【００６１】
更に、走査パルス幅Ｗｓｃａ及びデータパルス幅Ｗｄａは、サブフィールド毎にその書込放電遅れ時間Ｔｗ（形成遅れ時間Ｔｆ＋統計遅れ時間Ｔｓ）以上となるように設定されている。
【００６２】
図３はサブフィールドの維持パルス数と書込放電遅れ時間Ｔｗ及び統計遅れ時間Ｔｓとの関係を示すグラフ図である。
【００６３】
前述のように、書込放電遅れ時間Ｔｗは、統計遅れ時間Ｔｓと形成遅れ時間Ｔｆとの和であり、走査及びデータパルス幅Ｗｓｃ、Ｗｄについては、この書込放電遅れ時間Ｔｗに対してＷｓｃ≧Ｔｗ、Ｗｄ≧Ｔｗの関係が成り立つ必要がある。
【００６４】
統計遅れ時間Ｔｓは、放電空間中に存在する励起された分子及び原子による影響を強く受け、放電空間に存在する励起された分子及び原子が多いと短くなり、分子及び原子が少なくなると長くなる。従って、図３に示すように、維持パルス数が多いサブフィールドにおいては、そのサブフィールド自身の発光により生成された励起分子及び原子が多いため、統計遅れ時間Ｔｓが短くなり、維持パルス数が少ないサブフィールドにおいては、統計遅れ時間Ｔｓが長くなる。
【００６５】
一方、形成遅れ時間Ｔｆは、ガスの種類圧力、印加する電圧及びセル構造等によって決定され、条件が一定であるならば、ある程度決まった値となり、維持パルス数に依存しない。このため、図３に示すように、書込放電遅れ時間Ｔｗは、統計遅れ時間Ｔｓに一定値の形成遅れ時間Ｔｆが足し合わされたものとなる。
【００６６】
図４は第１の実施例における１フィールドの構成を示す模式図である。第１の実施例では、維持パルス数が増加するほど、即ちサブフィールドＳＦ１からサブフィールドＳＦ８に移行するほど、前述のように、走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄが短縮されているので、図４に示すように、アドレス期間に費やされる時間がサブフィールド毎に異なるものとなっている。この結果、フレーム内の全体的なアドレス期間が、アドレス期間に費やされる時間がサブフィールド間で均一となっている従来のものと比較して短縮される。
【００６７】
このように、第１の実施例においては、サブフィールド毎にその書込放電遅れ時間Ｔｗ（形成遅れ時間Ｔｆ＋統計遅れ時間Ｔｓ）以上となるように各サブフィールドにおける走査パルス幅Ｗｓｃａ及びデータパルス幅Ｗｄａが設定されているので、書込不良等の不具合は生じない。
【００６８】
この結果、従来の全サブフィールドで同じパルス幅が設定されていた駆動回路及び駆動方法における維持パルス数の多いサブフィールドでは、アドレス期間に必要以上の時間が設定されていたのに対し、本実施例によれば、駆動特性を悪化させることなくアドレス期間の時間を大幅に短縮することができる。これにより、フレーム全体に占める総アドレス期間（＝Ｗｓｃ×走査電極数×サブフィールド数）が、従来のものより短くなる。従って、この短縮された時間を維持期間に割り振ることで維持発光回数を増やし輝度を向上させたり、サブフィールド数を増やして階調数を向上させたり、精細度を上げるための走査電極数の増加に伴う維持期間の減少を回避することができる。
【００６９】
次に、本発明の第２の実施例について説明する。第２の実施例は、あるフレームＳＦａについて、サブフィールドＳＦａの前に選択されたサブフィールドをサブフィールドＳＦａ−ｎとした場合、サブフィールドＳＦａ−ｎの維持パルス数ｎ及びサブフィールドＳＦａ−ｎの終了からサブフィールドＳＦａの開始までの時間Ｔに関連づけて、サブフィールドＳＦａの走査パルス幅Ｗｓｃａ及びデータパルス幅Ｗｄａを変化させるものである。第１の実施例では、フレームを構成するサブフィールドＳＦａの走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄを、サブフィールドＳＦａの維持パルス数に関連づけて調節することにより、駆動特性を良好に保ちつつ、総アドレス期間を短縮するという効果が得られているが、第２の実施例によっても同様の効果が得られる。
【００７０】
図５は本発明の第２の実施例に係る駆動回路の構成を示すブロック図である。なお、図５に示す第２の実施例において、図１に示す第１の実施例と同一の構成要素には、同一符号を付してその詳細な説明は省略する。
【００７１】
第２の実施例においては、映像処理部１０ａに、第１の実施例における維持パルス数制御回路８の出力信号（映像信号）を入力し、各サブフィールドの選択のされ方（以下、「コーディング」という）におけるサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔを演算し、その結果を出力するサブフィールド（ＳＦ）間隔演算回路１２が設けられている。また、第１の実施例における走査・データパルス幅メモリ９の代わりに、走査・データパルス幅メモリ９に格納されていたデータの他にサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔ及びサブフィールドＳＦａ−ｎの維持パルス数ｎを考慮して決定された各サブフィールドの走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄのデータが格納された走査・データパルス幅メモリ９ａが設けられている。この走査・データパルス幅メモリ９ａからは、ＳＦ間隔演算回路１２による演算結果に基づいて各サブフィールドの走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄが出力される。
【００７２】
図６に本発明の第２の実施例で適用するプラズマディスプレイの各サブフィールドの重み付け及び入力信号に対するコーディングを示す。図６のような重み付けをしたコーディングにおいては、サブフィールドＳＦ１〜ＳＦ３は、単独で選択される場合があるが、サブフィールドＳＦ４以降のサブフィールドは、図６中の２重枠で囲まれた他のサブフィールドと共に選択されるため、単独で選択されることはなく、必ず１つ以上の他のサブフィールドと共に選択される。なお、図６に示すデータは、例えば駆動コントローラ１１に内蔵されたＲＯＭに格納されている。
【００７３】
説明を簡略化するために、図７に示す同一のフレーム内で同時に選択される２つのサブフィールドＳＦａ−ｎ及びＳＦａについて説明する。サブフィールドＳＦａ−ｎの維持パルス数をｎとし、サブフィールドＳＦａ−ｎの終了からサブフィールドＳＦａの開始までの時間をＴとする。
【００７４】
図８は横軸にサブフィールドＳＦａ−ｎの維持パルス数ｎをとり、縦軸に書込放電遅れ時間の相対比をとってサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔを変化させたときの両者の関係を示すグラフ図であり、図９は横軸にサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔをとり、縦軸に書込放電遅れ時間の相対比をとって維持パルス数ｎを変化させたときの両者の関係を示すグラフ図である。なお、これらのグラフ図は２つのサブフィールドＳＦａ−ｎ及びＳＦａのみを発光させた場合のものである。また、書込放電遅れ時間の相対比とは、サブフィールドＳＦａ単独で発光させたときの書込放電遅れ時間と両サブフィールドＳＦａ及びＳＦａ−ｎを発光させたときのサブフィールドＳＦａの書込放電遅れ時間との比である。
【００７５】
サブフィールドＳＦａの書込放電遅れ時間Ｔｗａは、サブフィールドＳＦａ−ｎが発光しないときの書込放電遅れ時間より、サブフィールドＳＦａ−ｎが発光したときの方が短くなる。また、書込放電遅れ時間Ｔｗａは、ＳＦａ−ｎの維持パルス数ｎ及びサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔに依存し、図８に示すように、サブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔが短くなるほど、図９に示すように、サブフィールドＳＦａ−ｎの維持パルス数ｎが多くなるほど、書込放電遅れ時間Ｔｗａの短縮効果は大きくなる。
【００７６】
サブフィールドＳＦａ−ｎの維持パルス数ｎによって書込放電遅れ時間Ｔｗａが変動するのは、サブフィールドＳＦａ−ｎで発光する維持放電で発生した放電空間中に存在する励起された分子及び原子が維持放電の回数（維持パルス数）によって異なり、これがサブフィールドＳＦａにおける統計遅れ時間Ｔｓａに影響を及ぼすためである。このように、図７中には示さないが、前回のサブフィールドＳＦａ−ｎにおける維持放電の回数が多ければ、サブフィールドＳＦａの書込放電遅れ時間Ｔｗａが短くなるということは、サブフィールドＳＦａ−ｎ以前に発光するサブフィールド数が多くなれば、同様な効果が得ることができることを示している。
【００７７】
従って、図６に示すように、例えば階調レベル８を表現するときには、サブフィールドＳＦ１が発光してからサブフィールドＳＦ４が発光するが、このときは、図６中で２重枠で囲われたサブフィールドＳＦ１の維持パルス数及びこのサブフィールドＳＦ１と同じく２重枠で囲われたサブフィールドＳＦ４との間の時間を考慮する。これにより、第１の実施例のようにサブフィールド毎の維持パルス数のみに着目して決定されたパルス幅よりも、サブフィールドＳＦ４の走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄを狭く設定することが可能である。
【００７８】
また、例えば階調レベル１８２を表現するときには、サブフィールドＳＦ２、ＳＦ４、ＳＦ６、ＳＦ７、ＳＦ８及びＳＦ１０が発光するが、このときは、図６中で２重枠で囲われたサブフィールドＳＦ８の維持パルス数及びこのサブフィールドＳＦ８と同じく２重枠で囲われたサブフィールドＳＦ１０との間の時間を考慮する。
【００７９】
即ち、図６に示すように、階調レベル１５以降の階調レベルを表現するときには、最後に発光するサブフィールドとその直前に発光するサブフィールドとの時間及びこの直前に発光するサブフィールドの維持パルス数を考慮する。これにより、走査パルス幅Ｗｓｃ及びデータパルス幅Ｗｄを第１の実施例におけるそれらよりも狭く設定することができるようになる。
【００８０】
下記表１は、第１及び第２の実施例における各サブフィールドの走査パルス幅及びデータパルス幅を示したものである。
【００８１】
【表１】
0003560143.tif 000002
【００８２】
表１に示すように、サブフィールドＳＦ１乃至ＳＦ３では、走査パルス幅及びデータパルス幅に差はないが、第２の実施例では直前に発光するサブフィールドとの時間が考慮されることがあるサブフィールドＳＦ４以降のサブフィールドでは、走査パルス幅及びデータパルス幅の短縮が可能となっている。
【００８３】
次に、本発明の第３の実施例について説明する。第３の実施例は、「Ｐｅａｋ  Ｌｕｍｉｎａｎｃｅ  Ｅｎｈａｎｃｅｍｅｎｔ」（ＰＬＥ）とよばれる制御方法に、第１及び第２の実施例を併用したものである。ＰＬＥ制御は、ピーク輝度を拡大しつつ、消費電力を低減するために、１フレーム毎の各サブフィールドの維持パルス数を制御する制御方法である。ＰＬＥ制御により各サブフィールドの維持パルス数が異なるものとなれば、第１及び第２の実施例で説明したように、各サブフィールドの書込放電遅れ時間Ｔｗも変化する。第３の実施例は、フィールド毎における各サブフィールドの維持パルス数の変化に伴い、各サブフィールドの走査パルス幅Ｗｓｃ及びデータパルス幅ＷｄをＰＬＥ制御によって設定された各サブフィールドの維持パルス数に応じて変化させる方法である。
【００８４】
図１０は本発明の第３の実施例に係る駆動回路の構成を示すブロック図である。なお、図１０に示す第３の実施例において、夫々図１及び図５に示す第１及び第２の実施例と同一の構成要素には、同一符号を付してその詳細な説明は省略する。
【００８５】
第３の実施例においては、映像処理部１０ｂに、第２の実施例におけるＳＦ制御回路７の出力信号に基づいて画面の表示面積及び輝度レベルを演算し、その結果を維持パルス数制御回路８に出力する入力信号平均輝度レベル（ＡＰＬ）演算回路１３が設けられている。維持パルス数制御回路８は、入力信号平均輝度レベル（ＡＰＬ）が高い場合、即ち平均輝度レベルが高く、かつ表示面積が多い場合、１フレーム当たりの全維持パルス数が少ないという信号を出力し、入力信号平均輝度レベル（ＡＰＬ）が低い場合、全維持パルス数が多いという信号を出力する。
【００８６】
また、このような維持パルス数制御回路８の出力信号を入力する走査・データパルス幅メモリ９ｂが映像処理部１０ｂに走査・データパルス幅メモリ９及び９ａの代わりに設けられている。走査・データパルス幅メモリ９ｂには、例えば下記表２に示すような入力信号輝度レベル（ＡＰＬ）に応じた走査・データパルス幅が予め格納されており、維持パルス数制御回路８からの入力信号輝度レベル（ＡＰＬ）に応じて走査・データパルス幅を示すデータを出力する。
【００８７】
【表２】
0003560143.tif 000003
【００８８】
なお、表２に示すデータは、予め維持パルス数と電力との関係（ＰＬＥカーブ）を求め、これに基づいて導出したものである。
【００８９】
表２に示すように、いずれの平均輝度レベルにおいても、維持パルス数の増加に伴って走査・データパルス幅が小さく設定されている。
【００９０】
従って、第３の実施例によれば、ＰＬＥ制御に伴って維持パルス数を変化させつつも、その増減分をアドレス期間で調整し、１フレームに要する時間の変化を抑えることが可能となる。このため、より多くの維持パルスを印加することにより、ピーク輝度を拡大したり、階調数を増加するための多くのサブフィールド数を確保したりすることができる。
【００９１】
なお、第１乃至第３の実施例に係るプラズマディスプレイパネルは、いずれもＡＣ型であるが、本発明はＡＣ型プラズマディスプレイパネルに限定されるものではなく、ＤＣ型プラズマディスプレイパネルに適用することも可能である。また、いずれの実施例においても維持電極として共通電極が使用されているが、本発明はこれに限定されるものではなく、複数本の維持電極に互いに異なる波形の電圧が印加されてもよい。
【００９２】
【発明の効果】
以上詳述したように、本発明によれば、維持パルス数が多くなるほどアドレス期間の長さを短縮することにより、駆動特性を劣化させることなく、走査パルス幅及びデータパルス幅の決定要因である書込放電遅れ時間を短縮することができるので、全体的なアドレス期間を短縮することができる。従って、フレーム全体に占める総アドレス期間が、従来のものより著しく短縮されるので、この短縮時間を維持期間に割り振することにより、維持発光回数を増やして輝度を向上させたり、サブフィールド数を増やして階調数を向上させたりすることができ、また、精細度を上げるために走査電極数を増加させても、維持期間の減少を回避することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＡＣ型プラズマディスプレイの駆動回路の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る駆動回路における共通電極ドライバ２、走査電極ドライバ３及びデータ電極ドライバ４の動作を示すタイミングチャートである。
【図３】サブフィールドの維持パルス数と書込放電遅れ時間Ｔｗ及び統計遅れ時間Ｔｓとの関係を示すグラフ図である。
【図４】第１の実施例における１フィールドの構成を示す模式図である。
【図５】本発明の第２の実施例に係る駆動回路の構成を示すブロック図である。
【図６】本発明の第２の実施例で適用するプラズマディスプレイの各サブフィールドの重み付け及び入力信号に対するコーディングを示す図である。
【図７】本発明の第２の実施例において同時に選択されるサブフィールドの関係を示す模式図である。
【図８】サブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔを変化させたときのサブフィールドＳＦａ−ｎの維持パルス数ｎと書込放電遅れ時間の相対比との関係を示すグラフ図である。
【図９】維持パルス数ｎを変化させたときのサブフィールドＳＦａ−ｎ及びＳＦａ間の時間Ｔと書込放電遅れ時間の相対比との関係を示すグラフ図である。
【図１０】本発明の第３の実施例に係る駆動回路の構成を示すブロック図である。
【図１１】ＡＣ型プラズマディスプレイの一つの表示セル構成を例示する斜視図である。
【図１２】ＡＣ型プラズマディスプレイパネルの電極配置を示す模式図である。
【図１３】従来のプラズマディスプレイの書込選択型駆動動作を示すタイミングチャートである。
【図１４】放電遅れ時間を示すタイミングチャートである。
【図１５】従来のプラズマディスプレイにおける駆動回路を示すブロック図である。
【図１６】（ａ）は走査電極１０３側の駆動回路を示す回路図、（ｂ）は共通電極１０４側の駆動回路を示す回路図、（ｃ）はデータドライバ２８を示す回路図である。
【図１７】ＰＬＥを適用した従来のプラズマディスプレイを示す回路図である。
【符号の説明】
１；プラズマディスプレイパネル
２；共通電極ドライバ
３；走査電極ドライバ
４；データ電極ドライバ
５；映像信号
６；映像信号処理回路
７；ＳＦ制御回路
８；維持パルス数制御回路
９、９ａ、９ｂ；走査・データパルス幅メモリ
１０、１０ａ；映像処理部
１１；駆動コントローラ
１２；ＳＦ間隔演算回路
１３；入力信号平均輝度レベル演算回路
【図１】
0003560143.tif 000004
【図２】
0003560143.tif 000005
【図３】
0003560143.tif 000006
【図４】
0003560143.tif 000007
【図５】
0003560143.tif 000008
【図６】
0003560143.tif 000009
【図７】
0003560143.tif 000010
【図８】
0003560143.tif 000011
【図９】
0003560143.tif 000012
【図１０】
0003560143.tif 000013
【図１１】
0003560143.tif 000014
【図１２】
0003560143.tif 000015
【図１３】
0003560143.tif 000016
【図１４】
0003560143.tif 000017
【図１５】
0003560143.tif 000018
【図１６】
0003560143.tif 000019
【図１７】
0003560143.tif 000020