(57)【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換素子と、光電変換素子の電荷を転送するためのリセットトランジスタとを有する固体撮像装置において、
半導体基板の上に形成された第１の半導体層と、
上記第１の半導体層の表面に形成された第２の半導体層と、
上記第１の半導体層の表面に形成された第３の半導体層と、
上記第１の半導体層の表面に酸化膜を挟んで堆積された転送電極層と、
を有し、
上記第１及び第２の半導体層により上記光電変換素子を形成し、上記第１乃至第３半導体層及び上記転送電極層により上記リセットトランジスタを形成し、当該リセットトランジスタのリセットドレインに相当する上記第３の半導体層を上記第１の半導体層の表面に形成された溝内に埋め込まれるように形成し、上記第３の半導体層が埋め込まれる上記溝の深さが、上記第２の半導体層の上記基板深さ方向の深さよりも深いことを特徴とする固体撮像装置。
【請求項２】
上記第３の半導体層が埋め込まれる上記溝の先端が鋭利形状であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
上記第３の半導体層が埋め込まれる上記溝の深さが、上記第２の半導体層が形成する空乏層の上記基板の深さ方向の深さよりも深いことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に係り、特に増幅機能を有する増幅型の固体撮像装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、画素の内部に増幅機能を有する所謂増幅型固体撮像装置に関する種々の技術が提案されている。かかる増幅型固体撮像装置は、画素数の増加やイメージサイズの縮小による画素サイズの縮小に適したものとして期待されている。
【０００３】
ここで、図６には、上記従来技術に係る固体撮像装置の概略構成を示し説明する。同図に示されるように、この固体撮像装置は、多画素化されており、同一基板上に、光電変換素子とトランジスタが並設された構成がとられている。そして、光電変換素子による光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調して、その電位により画素内部の増幅トランジスタを変調することで画素内部に増幅機能を持たせている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記した増幅型固体撮像装置のように、多画素化してくると、１画素に対応する光電変換素子の面積が小さくなるため、当該光電変換素子からの出力が小さくなる。この画素の面積の減少比に伴う出力の減少を改善する方法としては、フォトダイオードの空乏層を広げるべく基板の不純物濃度を減少させる事が考えられるが、かかる基板の不純物濃度の減少は、基板の拡散電流を増やすといった問題を発生させてしまう。
【０００５】
即ち、従来技術に係る固体撮像装置では、図７に示されるように、低濃度のｐ型半導体層２０１にｎ型半導体層２０２、ｎ型半導体層２０３が形成されており、更に当該半導体層２０１の所定位置にシリコン酸化膜２０４、ゲート電極２０５が堆積されている。このような構成では、フォトダイオードの空乏層２０６が基板の深さ方向にたどり着く深さにて、拡散電流を吸収してしまう。従って、フォトダイオードに拡散電流が集まり、フォトダイオードの暗時のリーク電流も増加させ、その結果としてダイナミックレンジを下げてしまう。
【０００６】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、半導体基板からの拡散電流の影響を減少させ、フォトダイオードの暗時のリーク電流が小さく、ダイナミックレンジの大きい固体撮像装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、光を電荷に変換する光電変換素子と、光電変換素子の電荷を転送するためのリセットトランジスタとを有する固体撮像装置において、半導体基板の上に形成された第１の半導体層と、上記第１の半導体層の表面に形成された第２の半導体層と、上記第１の半導体層の表面に形成された第３の半導体層と、上記第１の半導体層の表面に酸化膜を挟んで堆積された転送電極層と、を有し、上記第１及び第２の半導体層により上記光電変換素子を形成し、上記第１乃至第３半導体層及び上記転送電極層により上記リセットトランジスタを形成し、当該トランジスタのリセットドレインに相当する上記第３の半導体層を上記第１の半導体層の表面に形成された溝内に埋め込まれるように形成し、上記第３の半導体層が埋め込まれる上記溝の深さが、上記第２の半導体層の上記基板深さ方向の深さよりも深いことを特徴とする。
【０００８】
即ち、本発明の固体撮像装置によれば、上記光電変換素子たるフォトダイオードの周囲の空乏層が基板の深さ方向にたどり着く深さよりも深い位置にて、拡散電流を上記トランジスタのドレインに相当する第３の半導体層に吸収できる作用を奏する。さらに、当該第３の半導体層の先が尖っていれば、電界の効果が相乗され、より大きな作用をもたらす。
【０００９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
図１には、一実施の形態に係る固体撮像装置の断面図を示し説明する。
同図に示されるように、本固体撮像装置では、低濃度のｐ型半導体層１の表面にｎ型半導体層２、ｎ型半導体層３が形成されており、更に所定領域にシリコン酸化膜４を介して、ゲート電極５が堆積された構造となっている。そして、上記ｐ型半導体層１とｎ型半導体層２によりフォトダイオードが形成され、上記ｐ型半導体層１と上記ｎ型半導体層２、ｎ型半導体層３、ゲート電極５によってリセットトランジスタが形成されている。
【００１０】
このように、本固体撮像装置は、フォトダイオードの近傍にリセットトランジスタを配設した構造となっている。本実施の形態の場合には、低濃度のｐ型半導体層１にフォトダイオードの空乏層６が広がっており、固体撮像装置の感度の向上に寄与している。尚、このフォトダイオードを、低濃度のｎ型半導体層とｐ型半導体層により構成しても、同様の効果が得られる。
【００１１】
更に、この実施の形態では、フォトダイオードのリーク電流の低減と、画素の分離性能を向上させるべく、フォトダイオードの空乏層６の深さよりも深い位置まで、上記高濃度のｎ型半導体層３を形成している。この高濃度のｎ型半導体層３は、上記リセットトランジスタがｐ型のＭＯＳトランジスタである場合には、ｐ型であっても、十分な撮像機能を発揮することができる。
【００１２】
このような構成によれば、図２に示されるように、フォトダイオードの空乏層６が基板の深さ方向にたどり着く深さよりも深い位置にて、拡散電流７をリセットトランジスタのドレインに相当するｎ型半導体層３に吸収できる。図２では、概略的に矢印で拡散電流７の流れを示したが、本発明によれば、フォトダイオードに拡散電流７が集まる割合が減少し、固体撮像装置のダイナミックレンジが向上する。尚、上記ドレイン溝の先が尖っていれば、電界の効果が相乗され、さらに上記した効果が増すことは勿論である。
【００１３】
以上、リセットトランジスタのドレインに拡散電流を集めることを特徴とする実施の形態に係る固体撮像装置を説明したが、例えば上記フォトダイオードとリセットトランジスタを図３に示すようにレイアウトすることが考えられる。
【００１４】
即ち、同図に示されるように、この固体撮像装置は、ｐ型シリコン半導体基板の表面層にｐ層（素子分離領域）２０、ｎ層（フォトダイオード）１５ａ乃至１５ｃを形成する。そして、読み出しトランジスタ１８ａ乃至１８ｃ、リセットトランジスタ１６ａ乃至１６ｃを形成する領域にｎ層を形成する。この後、表面を酸化膜で覆い、更に電極配線材料を堆積する。
【００１５】
そして、読み出しトランジスタ１８ａ乃至１８ｃ、読み出し／リセット線１３ａ乃至１３ｃ、リセットトランジスタ１６ａ乃至１６ｃのゲート及びリセット線を形成するために、電極配線材料を所望の形状に加工して読み出し線とリセットトランジスタの配線を形成する。このとき、読み出し線とリセット線は兼用するため、一度にパターニングして読み出し／リセット線１３ａ乃至１３ｃを形成することができる。この後、固体撮像装置の素子部分を形成した後、信号電流を読み出すための配線（信号線１）と信号を排出するための配線（ドレイン線２）を配線する。
【００１６】
このような構成では、先に図１で示したようなリセットトランジスタとフォトダイオードの位置関係とはならないが、少なくとも１つのリセットトランジスタのドレインがフォトダイオードの空乏層より深ければ、上述したような本発明の効果は同様に得られる。概して、拡散長は、数十ミクロンオーダーであるから、基板の深さ方で数十ミクロンのオーダーからフォトダイオードに向けての拡散電流が流れる事になる。これは、現状の画素の数倍から数十倍の寸法であることから考えても、基板表面で、フォトダイオードと拡散電流を吸収するドレインの位置が離れても問題とはならないことは明らかである。
【００１７】
尚、上記した図３の固体撮像装置の単位セルの構成は図４に示される。
図４は、３つの単位セルの構成を示しており、１画素１単位セル構成の固体撮像装置を想定している。また、この図には、３つの単位セルのみを示したが、この固体撮像装置は、かかる単位セルが２次元的に配列されているものとする。
【００１８】
同図に示すように、単位セル２２は、光を電荷に変換するフォトダイオード１５ａ、フォトダイオード１５ａに蓄積された電荷を検出部２３ａに読み出す読み出しトランジスタ１８ａ、信号電荷を読み出すラインを選択するアドレス容量１９ａ、フォトダイオードの検出信号を増幅して信号線１に出力する増幅トランジスタ１４ａ、検出部２３ａに蓄積された電荷をリセットするリセットトランジスタ１６ａを備えた構成となっている。
【００１９】
以下、図５を参照して、先に図１に示した実施の形態に係る撮像装置の作成方法の一例を説明する。尚、ここでは、本発明の特徴となる拡散電流を吸収するドレインの作成方法を中心に説明する。
【００２０】
先ず、低濃度のｐ型半導体層１にリセットトランジスタのドレインとなる部分だけ開口したパターンのレジスト８を形成する。この後、例えば反応性イオンエッチング法（ＲＩＥ  ；Ｒｅａｃｔｉｖｅ  Ｉｏｎ    Ｅｔｃｈｉｎｇ）等を用いて、上記ドレインとなる部分をエッチングして、トレンチを形成する（図６（ａ）参照）。
【００２１】
次いで、例えばアッチャー等を用いてレジスト８を除去する。この後、トレンチに対してカバーレージの良い条件でｎ型ポリシリコン９を形成する。この方法としては、アモルファスシリコンを用いて、後に再加熱してポリシリコンとする方法を用いることもできる（図６（ｂ）参照）。
【００２２】
この後、例えば平坦化のためのＣＭＰやエッチング技術等の方法を用いて、表面を研磨し、トレンチの部分のみにｎ型半導体層３を形成する（図６（ｃ）参照）。この後、シリコン酸化膜４、ゲート電極５をｐ型半導体層１の所定領域に堆積する（図６（ｄ）参照）。
【００２３】
このような一連の工程により、本発明の特徴となる拡散電流を吸収するドレインに相当するｎ型半導体層３を形成することができる。
以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、その主旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。例えば、上記実施の形態では、ドレインを基板深くに形成する方法としてトレンチ技術を例に挙げて説明したが、これに限定されることなく、加速されたイオンをシリコン基板などに打ち込むイオン注入法（ｉｏｎ    ｉｍｐｌａｎｔａｔｉｏｎ  ）を採用することもできることは勿論である。また、２段、３段打ちにより、ｎ型半導体層の先端を鋭利形状にすると本発明の効果をより一層高めることができる。
【００２４】
【発明の効果】
以上詳述したように、本発明によれば、半導体基板からの拡散電流の影響を減少させ、フォトダイオードの暗時のリーク電流が小さく、ダイナミックレンジの大きい固体撮像装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る固体撮像装置の構成を示す図である。
【図２】図１の装置における拡散電流の流れを説明するための図である。
【図３】実施の形態に係る固体撮像装置のフォトダイオード、リセットトランジスタのレイアウトの一例を示す図である。
【図４】図３に対応する回路構成を示す図である。
【図５】実施の形態に係る固体撮像装置のドレインの作成方法の一例を示す図である。
【図６】従来技術に係る固体撮像装置のレイアウトの一例を示す図である。
【図７】従来技術に係る固体撮像装置の拡散電流の流れを説明するための図である。
【符号の説明】
１  低濃度のｐ型半導体層
２  ｎ型半導体層
３  ｎ型半導体層
４  シリコン酸化膜
５  ゲート電極
６  空乏層
７  拡散電流
【図１】
0003597663.tif 000002
【図２】
0003597663.tif 000003
【図３】
0003597663.tif 000004
【図４】
0003597663.tif 000005
【図５】
0003597663.tif 000006
【図６】
0003597663.tif 000007
【図７】
0003597663.tif 000008