(57)【特許請求の範囲】
【請求項１】
ビデオ信号の垂直表示期間の始まりを示すために該ビデオ信号の同期成分（CSYNC）中に含まれる第１のパルスを検出する第１の検出手段（136、138）であって、前記同期成分が垂直同期パルスと水平同期パルスを含む、前記第１の検出手段（136、138）と、
前記ビデオ信号の水平表示期間を表す周期を有するクロック信号（2_FH）に応答して、前記第１の検出手段（136、138）が前記第１のパルスを検出した後に前記垂直表示期間内にある前記水平表示期間の数を表す計数値（Ｂ［5..0］）を発生するためのカウンタ（104）と、
前記クロック信号（2_FH）に応答して、動作可能期間を定めるイネーブル信号（WND1）を発生する手段（110、112）であって、動作可能期間は前記計数値（Ｂ［5..0］）が所定の値であることに応答して始まり且つ前記同期成分（CSYNC）の前記水平同期パルスと前記クロック信号（2_FH）との間の位相差よりも大きい時間間隔後に終わる、前記イネーブル信号発生手段（110、112）と、
前記垂直表示期間内における所定の水平表示期間の開始（ライン21）を示すために、前記イネーブル信号（WND1）に応答して、前記同期成分（CSYNC）の中に含まれる第２のパルス（LINE）を前記動作可能期間中に検出する第２の検出手段（114、118）であって、前記第２のパルスは、前記水平同期パルスと前記クロック信号との間の前記位相差が所定の値である時に、前記動作可能期間内のほぼ中央にある、前記第２の検出手段（114、118）とを具えた、ビデオ信号中の情報検出装置。
【発明の詳細な説明】
産業上の利用分野
本発明は、垂直帰線消去期の間にビデオ信号中に存在している情報の検出に関する。
発明の背景
ビデオ信号は、典型的には垂直表示期間すなわちフィールドを含んでおり、各フィールドは複数の水平ライン期間、例えば、NTSCビデオシステムでは１フィールドにつき262.5本のラインを有する。各垂直期間と水平期間の始まりは、複合ビデオ信号中に含まれている垂直同期パルスと水平同期パルスによってそれぞれ識別される。各垂直期間の一部の間、ビデオ信号中の情報は画面に表示するためのものではない。例えば、１つの垂直帰線消去期間は、各フィールド内で最初の約20の水平ライン期間に亘っている。その上、垂直帰線消去期間に隣接する幾つかのライン期間、例えば、第21番目のラインすなわちライン21はビデオ表示の過走査領域内にあって、目に見えない。
帰線消去期間の間および過走査期間の間に表示画像情報が無いので、これらの期間に補助情報成分、例えば、文字放送（teletext）またはクローズド・キャプション（closed caption）・データを挿入することができる。連邦通信委員会（FCC）規則のような基準では、各種の補助情報に関する形式（垂直期間内の情報の位置を含む）を定めている。例えば、現在のクローズド・キャプション基準（例えば、47CFR§§15.119および73.682を参照）では、クローズド・キャプション用のASCII文字に対応するディジタルデータはフィールド１のライン21になければならないと規定されている。
補助ビデオ情報は、デコーダを使ってビデオ信号から抽出される。デコーダの許容可能な性能としては、補助ビデオデータを含んでいるビデオ信号の特定のラインおよび特定のフィールドを確実に判別することが必要である。個々のビデオラインの期間を識別する方法の例は、JP−Ａ−57  052  280（特開昭57−52280号公報）とUS−Ａ−４  172  262（米国特許第417226号）に開示されている。ビデオ信号の強さが減少すると（例えば、弱い受信により生じる）デコーダ出力のエラーの確率は増加する。例えば、垂直同期パルスのような、ビデオ信号中の同期事象の検出により、補助ビデオ情報を含んでいるビデオライン（例えば、ライン21）を識別するタイミング基準点が与えられる。しかしながら、ビデオ信号の強さが減少すると、それに応じて同期信号振幅の減少が生じる。弱いビデオ信号から補助ビデオ情報を復号化しようとすると、所望の同期パルスが検出されなかったり、雑音パルスを誤って所望の同期パルスと判断する可能性が増加する。その結果として、デコーダは弱いビデオ信号に応答して間違った動作をすることがある。
ビデオ信号の強さが“見れる（viewable）”画像を生成するのに十分である限り、デコーダのエラーレートは許容可能なレベルになければならない。エラーレートが許容できないものとなる点は補助情報の内容に依る。例えば、数分間にわたる期間の間、クローズド・キャプション・テキストのいくつかの文字が失われるようなエラーレートは問題にならないかも知れない。しかしながら、ビデオ信号強度の広い範囲にわたってエラーレートを最小限度にすることが望ましい。
発明の目的
ビデオ信号中に雑音が存在しても、また同期信号CSYNC中に位相エラーが存在しても、ビデオ信号中の特定ラインを確実に判別することのできる検出装置を提供することにある。
発明の構成
ビデオ信号の垂直表示期間の始まりを示すために該ビデオ信号の同期成分（CSYNC）中に含まれる第１のパルスを検出する第１の検出手段（136、138）であって、前記同期成分が垂直同期パルスと水平同期パルスを含む、前記第１の検出手段（136、138）と、
前記ビデオ信号の水平表示期間を表す周期を有するクロック信号（2_FH）に応答して、前記第１の検出手段（136、138）が前記第１のパルスを検出した後に前記垂直表示期間内にある前記水平表示期間の数を表す計数値（Ｂ［5..0］）を発生するためのカウンタ（104）と、
前記クロック信号（2_FH）に応答して、動作可能期間を定めるイネーブル信号（WND1）を発生する手段（110、112）であって、動作可能期間は前記計数値（Ｂ［5..0］）が所定の値であることに応答して始まり且つ前記同期成分（CSYNC）の前記水平同期パルスと前記クロック信号（2_FH）との間の位相差よりも大きい時間間隔後に終わる、前記イネーブル信号発生手段（110、112）と、
前記垂直表示期間内における所定の水平表示期間の開始（ライン21）を示すために、前記イネーブル信号（WND1）に応答して、前記同期成分（CSYNC）の中に含まれる第２のパルス（LINE）を前記動作可能期間中に検出する第２の検出手段（114、118）であって、前記第２のパルスは、前記水平同期パルスと前記クロック信号との間の前記位相差が所定の値である時に、前記動作可能期間内のほぼ中央にある、前記第２の検出手段（114、118）とを具えた、ビデオ信号中の情報検出装置。
発明の効果
ビデオ信号中に雑音が存在しても、また同期信号CSYNC中に位相エラーが存在しても、ビデオ信号中の特定ラインを確実に判別することができる。
本発明は、図面を参照することにより良く理解することができる。
【図面の簡単な説明】
第１図は、本発明によるビデオライン検出装置を含んでいるビデオ信号処理システムの一部の回路図を示す。
第２図および第３図は、第１図に示す回路の動作を理解するのに有用な信号波形を示す。
図面の詳細な説明
図面に示す本発明の実施例の以下の詳細な説明に関連して、テレビジョン・システムは各種の同期信号を発生する機能を含んでいることを思い起こされたい。例えば、同期分離器はビデオ信号の同期成分から得られる同期信号を発生する。また、偏向回路は、均一な電子ビーム偏向期間を定めるために、規則的な間隔で反復性の同期信号を発生する。第１図に示す回路の入力信号は、ビデオ信号から得られる分離済み同期信号CSYNC、および垂直偏向回路からのフライバック・パルスVPLSを含んでいる。
第１図における他の入力信号としては128FHと2FHがある。これらの信号は、それぞれ水平周波数の128倍と２倍の周波数のクロック信号である。NTSC方式の場合、信号128FHと2FHは、それぞれ約0.5μｓと32μｓの周期を有する。信号128FHと2FHは、カウンタ（第１図には図示されていない）の適当な段の出力に発生される。このカウンタは、例えば、ビデオシステムに含まれているオンスクリーン表示（OSD）機能に関連する高い周波数の位相ロックループ（PLL）の一部でよい。このPLLは水平偏向パルスに固定され、従って、ビデオ信号の水平同期成分に間接的に固定される。その結果、信号CSYNC中の正常な水平同期パルスは、第２図に示すように、信号2FHの一つ置きの下降エッジと整合がとれる。
第１図における入力信号WR1は、例えば、このシステムを制御するマイクロコンピュータ（第１図には図示されていない）により発生される。信号WR1は、或る回路をリセットし、また動作の開始時に或る数（これもマイクロコンピュータにより供給される）を５ビットのラッチ100に入力する。ラッチ100に貯えられる数は、識別しようとするテレビジョンのラインに関連する。ラッチ100の数を変えると、復号化されている補助情報の形式についての仕様に従って識別されるライン番号を変えることができる。
第１図に示す例示的実施例の場合、ラッチ100に入れられた数とシステムにより識別される特定のラインの間の関係は、Ｌ＝Ｎ−５である。ここで、Ｎは識別しようとするラインであり、Ｌはラッチ100に入れられた数である。以下に更に説明するように、Ｎから引かれる５の値は、個々のビデオ信号の仕様で定められているように、最初の幅の広い垂直パルスが生じるライン数に関連する（例えば、第２図に示されるように、NTSCの標準信号の場合、フィールド１のライン４）、第１図の実施例の動作、および第２図と第３図の波形の以下の説明は、ＮとＬの値がそれぞれ12と７であるものとする。従って、ライン12を識別しようとしており、７の数が５ビットのラッチ100に入れられる。以下の説明から明らかなように、別のライン数（例えば、クローズド・キャプション・データの場合ライン21）を識別することができるようにＮとＬについて別個の値を使用することができる。
第１図に示す回路は、信号CSYNC中に12μｓより幅の広いパルスを見つけるものである。すなわち、この回路は通常長さが30μｓ（水平同期パルスおよび等化パルスのおよその幅はそれぞれ４μｓと２μｓである）である最初の幅広の垂直同期パルスを見つけるものである。この機能は、４段のカウンタ136により達成される。カウンタ136は、Ｄ型フリップフロップ128、反転回路130、およびノアゲート132により信号2FHの下降端で発生される狭いパルス信号RESPWCにより32μｓごとにリセットされる。カウンタ136は、信号CSYNCが論理１のときは何時も１μｓ期間の間隔で信号CLKPWCによりクロック制御される。信号CLKPWCは、信号128FHに結合されるクロック入力および信号CSYNCに結合されるトグル入力（Ｔ）を有するトグル・フリップフロップ134により発生される。
カウンタ136における12という計数値は、信号CLKPWCが高いとき、ナンドゲート138により検出される。ナンドゲート138の出力はＤ型フリップフロップ140のクロック入力に結合される。Ｄ型フリップフロップ140の出力は、計数値が12になるカウンタ136に応答して論理１になる。反転回路142により反転されるＤ型フリップフロップ140の出力の反転されたものである信号DLRLCは、カウンタ104と106から成る６ビットのカウンタのリセット入力に結合される。カウンタ104のクロック入力は信号2FHに結合される。カウンタ104の最上位出力がカウンタ106をクロック制御する。計数値が12に達するカウンタ136の作用は、カウンタ104と106へのリセット信号が取り除かれ、カウンタ136が12の計数値に達した後、信号2FHの負の遷移を計数可能にすることである。
カウンタ104と106により発生される計数値が、比較器108により決定されるように、ラッチ100に貯えられた値になると、32μｓ幅のウィンドウ・パルス信号WND1が、信号2FHの正の遷移に同期してＤ型フリップフロップ110により発生される。信号WND1上のウィンドウ・パルスが終了したとき、信号WND2上のもう１つの32μｓ幅のウィンドウ・パルスがＤ型フリップフロップ112により発生される。
第１図に示すように、比較器108への“A"入力（ラッチ100からの入力）の最下位ビットは、論理１（VCC）にハードワイヤ（hard−wired）され、一方ラッチ100に貯えられた数は比較器108の残りの“A"入力に結合される。この作用は、比較器108の“A"入力における値が（２×Ｌ）＋１に等しいことである。Ｌの値を整数量だけ変えることにより、検出しようとしているライン数が同じ整数量だけ変わるようにするために、この方法は用いられる。例えば、ラッチ100に７ではなくて16を貯えると、ライン12ではなくてライン21が検出される。
Ｌの値は、（２×Ｌ）＋１なる関係で２が掛けられる。その理由は、カウンタ104と106が信号2FHにより水平ライン周波数の２倍でクロック制御されているからである。１の数が（２×Ｌ）に加えられる。その理由は、所望のラインの始まりに生じる水平同期パルスがウィンドウ・パルスの中心に位置決めされるように、水平ライン期間（信号2FHの１サイクル）の1/2だけ信号WND1とWND2上のウィンドウ・パルスをシフトすることが望ましいからである。このようにして、以上説明した例示的実施例の場合、比較器108は、カウンタ104と106の出力がラッチの値Ｌに等しいことを示し、また、カウンタ104と106の出力におけるカウンタが15（すなわち、（２×７）＋１）であるとき、ウィンドウ・パルスの発生を可能にする。カウンタ104と106における値、第２図と第３図における信号B0（カウンタの最下位出力ビット）に関する波形に示される。第２図と第３図に示す信号のタイミングは、識別しようとしているライン数（Ｎ）とラッチ100に貯えられている値（Ｌ）の差がNTSC標準信号で動作する第１図に示す例示的実施例の場合先に述べた値５であることを示す。
２つのウィンドウ・パルスの一方の間に生じる信号CSYNC波形における同期パルスは、第１図に示すように、所望のテレビジョン・ライン（説明した実施例ではライン12）の始まりに対応する同期パルスである。ウィンドウ・パルスの一方の間の信号CSYNCにおける同期パルスはオアゲート114とナンドゲート118を介して検出される。ナンドゲート118の出力は、セット−リセット型ラッチ120のセット入力に“セット”信号を供給する。ラッチ120の出力における信号LINEは、セット信号に応答して能動となり（第１図〜第３図において論理１となる）、所望のラインが検出されたことを示す。
信号LINEの能動状態は、ノアゲート116を介してラッチ120のリセット入力に結合される信号ENDLINEにより64μｓ後に終了する。64μｓの期間は、所望の水平同期パルスが信号LINEで示されるように生じるとき計数動作を可能にされるカウンタ（第１図に図示せず）により定められる。このカウンタは、64μｓの期間が経過したことを示す128の計数値が発生されるまで、0.5μｓの周期を有する信号128FHによりクロック制御される。次いで、信号ENDLINEが発生され、信号LINEを終了させる。
フィールド識別信号FIELD1はトグル・フリップフロップ152の出力に発生される。信号VPLPにおける垂直偏向パルスの上りエッジがトグル・フリップフロップ152をクロック制御して信号FIELD1を発生する。
先の説明は、正常の状態、すなわち強い信号で雑音のない条件の下で第１図に示す実施例の動作を述べたものである。本願発明の特徴によると、第１図に示す例示的実施例の機能は、弱くて雑音の多い信号状態の下で信頼性のある動作を確実にするように働く。
カウンタ104と106から成る６ビットのカウンタが信号CLRLCにより作動された後の２つのライン（2FHのクロックで計数されると４つの1/2ラインに等しい）について、反転回路124の出力の信号VPLSにおける垂直パルスの状態はＤ型フリップフロップ126によりサンプリングされる。この２つのラインのサンプリング遅延はセット−リセット型ラッチ122により設定される。ラッチ122のセット入力における信号CLRLCは、信号CLRLCがカウンタ104と106を非作動化する論理１であるとき、ラッチ122の反転出力における信号SMPLVを論理０に“セット”する。カウンタ104と106から成る６ビットのカウンタの下から３番目の出力（22出力）からの信号B2はラッチ122のリセット入力に結合される。４つのパルス（２つのビデオライン期間）が信号2FHに生じたのち論理１になる。このようにして、信号CLRLCが論理０になることによりカウンタ104と106を作動化すると、ラッチ122へのセット信号が除去され、（２つのビデオライン期間の後）信号B2の高レベルはラッチ122をリセットさせ、信号SMPLVは論理１となる。２つのライン期間の後、信号SMPLVの論理０から論理１への遷移は、信号VPLSをサンプリングするＤ型フリップフロップ126をクロック制御する。
垂直パルスがないと、Ｄ型フリップフロップ126の出力における信号NOVPは論理１になる。サンプリング動作が生じるとき、信号VPLSに垂直パルスが存在しないことは、カウンタ136とナンドゲート138により検出される幅の広いパルスが雑音パルスであることを示す。信号NOVPにおける論理１はノアゲート144を介してＤ型フリップフロップ140をリセットし、信号CLRLCを論理１にする。その結果、カウンタ104と106がクリアされ、信号WND1とWND2におけるウィンドウ・パルスの発生が防止される。
この機能により、正常な垂直同期パルス近接の付近にない信号CSYNC中の幅の広い雑音パルスが間違ってLINE信号を発生することが防止される。一例として、第３図は、信号CSYNCにおいて、最初の２つの前置等化パルス間に18μｓ幅の雑音パルスが生じるときの動作を示す。この雑音検出機能の動作は、信号VPLS上の垂直パルスの位相と幅には比較的関係がない。所望の雑音パルス検出動作は、信号VPLS上の垂直パルスが信号CSYNC上の最初の垂直同期パルスの後２つのライン以上始まらず、かつ少なくとも２つのライン幅である限り、生じる。
先に説明した２つのライン（４つの1/2ライン）期間以外の値が、信号CSYNC上の幅の広いパルス（12μｓより広い）の検出と、信号VPLS上の垂直パルスの存在をテストする間の遅延の場合使われる。異なるビデオシステムの場合、第２図と第３図に示す関係とは異なる信号CSYNCとVPLS間のタイミング関係を示すことがある。例えば、或るビデオシステムでは、偏向回路からの信号VPLSにおける垂直パルス第２図に示すようにライン４ではなくてライン５の間に始まる。垂直同期パルスがライン５まで始まらない場合、ライン４（２ラインの遅延）の間信号VPLSに垂直同期パルスの存在のテストは、信号CSYNC上の最初の幅の広い垂直パルスの検出を雑音パルスの検出と間違って解釈する。遅延を３つのラインの遅延に変更することにより、この問題は解決される。従って、先に説明した実施例の動作は種々のビデオシステムの仕様に従って適応的に変更される。
雑音のない環境においては、信号CSYNC中の所望の水平同期パルスは、それぞれ第２図および第３図に示すように、フィールド１では信号WND1のウィンドウ・パルスの真中にいつも生じ、フィールド２では信号WND2のウィンドウ・パルスの真中に常に生じる。この特性はフィールド判別に使うことができるが、１つまたはそれ以上のパルスが両方の隣接ウィンドウに生じるならば、弱い信号状態の下では結果は正しくないことがある。第１図に示す回路は、この問題を解決するものであり、信号VPLS上の非常に信頼性があり且つ雑音の無い垂直偏向パルスを使ってトグル・フリップフロップ152を切り換えて信号FIELD1を発生するものである。
信号FIELD1が正確な位相を有することを確実にするために、フィールド２について正しい事象のシーケンスが検出されるときは何時もトグル型フリップフロップをリセットすることにより、信号FIELD1は正しい状態におかれる。これは、信号WND1上のウィンドウ・パルスに生じないが、信号WND2上の直ぐ後に続くウィンドウ・パルスに存在する信号CSYNC中のパルスに対応する。フィールド２を示す事象のシーケンスの検出は、ナンドゲート146と150、およびＤ型フリップフロップ148により行われる。ここで説明した機能の動作は第３図に示される。第３図において、信号FIELD1の間違った極性が開始時にとられている。
先に説明したように、信号LINEの能動状態は信号ENDLINEで終っている。信号LINEは、信号WND1またはWND2におけるウィンドウ・パルスの間に生じる信号CSYNCにおけるパルスの直ぐ後に続く信号CSYNC中のパルスにより終らせることもできる。しかしながら、信号CSYNCにおける雑音により信号LINEの終了が早過ぎることがある。従って、信号ENDLINEが、先に説明したように、雑音の存在に関係なく信頼性があるように発生される。
雑音に対する不感性を改善するもう１つの特徴は、ラインカウンタのためのクロックとして信号CSYNCではなくて信号2FHを使うことである。信号2FHは、PLL中のカウンタ段の出力であり、それ故、比較的安定である。信号CSYNCはビデオ信号から得られ、ビデオ信号中の雑音に対応する雑音パルスを示すことがある。
５ビットのラッチ100に任意の所定数が入力されると、信号LINEはフィールド１だけでなくフィールド２の間対応するラインについて能動状態になる。従って、信号LINEが所望のフィールドにあるかどうかを決めるために、信号FIELD1の状態を調べることが必要である。例えば、現在のクローズド・キャプション標準は、クローズド・キャプション情報をフィールド１のライン21に制限する。これは、信号LINEが能動状態のとき、システムを制御しているマイクロコンピュータに信号FIELD1の状態をテストさせることにより行うことができる。あるいは、ハードワイヤード（hardwired）論理回路を使って信号LINEを信号FIELD1と条件づけることもできる。
ここに開示した構成のもう１つの特徴は、信号WND1とWND2におけるウィンドウ・パルスの32μｓの幅により、位相エラーが信号CSYNCにおける水平同期パルスと2FHの一つ置きの下りエッジ間の＋／−16μｓに近づくことである。これは重要な特徴である。何故なら、比較的大きな位相エラーが生じることがあるからである。例えば、テープ読み取り機構に機械的な誤調整のあるビデオセットレコーダの場合、読み出しヘッドが切り替えられる垂直帰線消去期間の始まりの直前のビデオラインは伸張され（または通常余り圧縮されず）、64μｓとは相当異なる期間を有する。水平PLLの速度は、最初の幅の広い垂直同期パルスが信号CSYNCに生じる時刻までにこのエラーを補正するには遅すぎる。その結果、生じる位相エラーは、16μｓに近い大きさとなることがある。ここに開示した構成の位相エラーの許容度により、位相エラーが存在しても補助情報の正確なデコーディング（decoding）が行なわれる。
【図１】
0003603962.tif 000002
【図２】
0003603962.tif 000003
【図３】
0003603962.tif 000004