(57)【特許請求の範囲】
【請求項１】
それぞれが一つの入力部とＮ個の出力部を有する、Ｎ個の入力機能モジュール（ＩＭ１，．．．，ＩＭ４）と、
それぞれがＮ個の入力部と一つの出力部を有する、Ｎ個の出力機能モジュール（ＯＭ１，．．．，ＯＭ４）と、
前記入力機能モジュールのＮ２個の出力部に接続されたＮ２個の入力部、および前記出力機能モジュールのＮ２個の入力部に接続されたＮ２個の出力部を有し、各入力機能モジュールから供給されるＮ個の信号を各出力機能モジュールに同時に供給するブロードキャストネットワーク（ＢＮ）とを含み、
該ブロードキャストネットワーク（ＢＮ）が、
一つの入力機能モジュールから供給されるＮ個の信号によりそれぞれ変調される異なる波長λｉ（ｉ＝１，．．．，Ｎ）を有するＮ個の光搬送波を発信する手段をそれぞれ含む、Ｎ個の送信サブアセンブリ（Ｓ１，．．．，Ｓ４）と、
前記Ｎ個の波長をそれぞれ有するＮ個の光搬送波を受信し、該搬送波をそれぞれ変調してＮ個の信号を抽出し、信号を一つの出力機能モジュールに供給する手段をそれぞれ含む、Ｎ個の受信サブアセンブリ（Ｒ１，．．．，Ｒ４）と、
ｊが１からＮの時、ｊ番目のバスがｋ番目の送信サブアセンブリから、
λｌ−ｋ（モジュロＮ），．．．，λＮ−ｋ（モジュロＮ）
の波長を有する搬送波を受信するように、それぞれ受信サブアセンブリの一つの入力部に結合され、かつ各送信サブアセンブリに結合されたＮ本の光バス（Ｂ１，．．．，Ｂ４）と
を含むことを特徴とするスイッチングマトリックス。
【請求項２】
前記入力機能モジュール（ＩＭ１，．．．，ＩＭ４）および前記出力機能モジュール（ＯＭ１，．．．，ＯＭ４）が電子技術で実現されており、
前記送信サブアセンブリ（Ｓ１，．．．，Ｓ４）がそれぞれ、前記入力機能モジュールのＮ個の出力部からそれぞれ供給されるＮ個の電気信号によってそれぞれ制御可能なＮ個の光発信器（ＯＴ）を含んでおり、
前記受信サブアセンブリ（Ｒ１，．．．，Ｒ４）がそれぞれ、それぞれ波長λ１，．．．，λＮを有するＮ個の分離された搬送波を供給するＮ個の出力部を有するスペクトルデマルチプレクサ（ＤＭ）と、それぞれ該デマルチプレクサの出力部に結合され、それぞれが受信器に供給される搬送波を変調する信号を示す電気信号を供給するＮ個の光受信器（ＯＲ）とを含むこと
を特徴とする請求項１に記載のマトリックス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大容量を有する特に非同期転送モードセル用のスイッチングマトリックスに関する。
【０００２】
【従来の技術】
第一世代の非同期転送モードスイッチングマトリックスは、通常１５５Ｍｂｉｔ／秒で１２８×１２８から５１２×５１２ポートというように容量が小さい。次世代のマトリックスは、例えば１５５Ｍｂｉｔ／秒で４０００×４０００ポート、さらには２．５Ｇｂｉｔ／秒で５１２×５１２ポートなど、より大きな容量を有することになるはずである。現在、あるデータ伝送速度での一つのマトリックスのポート数は、技術的問題により制限がある。これに対する有効な手段は複数のマトリックスから成るネットワークを実現することであり、そうすれば少なくともアクセス数に関してはより大きな容量のマトリックスと等価となる。このようなネットワークは通常、複数の段を含み、各段は、ネットワーク全体のアクセス数よりも少ないポート数の一つまたは複数のマトリックスを含む。この方法は、各段について制御手段が必要であるため制御手段が倍加し、各段で追加の遅延が生じるため伝播時間が倍加し、かつこのようなネットワーク内には多数のマトリックスがあるため消費電力が倍加するという欠点を有する。
【０００３】
Ｎ個の入力部とＮ個の出力部を有する、非同期転送モードマトリックスの従来の機能構造は、Ｎ個の入力機能モジュールと、一つのブロードキャストネットワークと、Ｎ個の出力機能モジュールとを含み、各出力機能モジュールが、同一の出力部を宛先とするが同時にはこの出力部に送信することができないセルを待ち行列にするためのバッファメモリを含む。一つの変形的実施形態によれば、出力アセンブリが複数のサブアセンブリに分解され、出力サブアセンブリ毎に一つのバッファメモリがある。実施にあたっては、複数の入力機能モジュールを一つの同一のカードにまとめ、また複数の出力機能モジュールを一つの同一のカードにまとめることができる。
【０００４】
スイッチングマトリックスは本来、このマトリックスの任意の入力部のセルをこのマトリックスの任意の出力部に送ることができるものでなければならない。そのため、Ｎ個の入力機能モジュールはそれぞれＮ個の出力部を含み、これら出力部はそれぞれブロードキャストネットワーク（ｒｅｓｅａｕ  ｄｅ  ｄｉｆｆｕｓｉｏｎ  ）を介してＮ個の出力機能モジュールのそれぞれに接続される。従ってブロードキャストネットワークは入力機能モジュールと出力機能モジュールの間にＮ２  個の接続を同時に確保しなければならない。一般的に、これら入力機能モジュールと出力機能モジュールは、同一のカード上ではなく複数のカード上に存在する。Ｎ２  個の接続はこれらカードを支持するバックプレーン（ｆｏｎｄ  ｄｅ  ｐａｎｉｅｒ）を介して行われる。
【０００５】
現在の技術においては、入力機能モジュールおよび出力機能モジュールは電子技術において実現され、各セルを構成するビットは直列に送信されず、通常８ビットまたは１６ビットずつまとめて並列に送信され、伝送サイクルはそれぞれ８または１６で除算される。従って、１２８×１２８ポートのマトリックスの場合、入力機能モジュールと出力機能モジュールの間の接続数は、速度を変更しない場合は、１２８２  ＝１６３８４個でなければならず、伝送サイクルを変更する場合は、これの８倍または１６倍でなければならない。従って、このように非常に多数の接続を支持するバックプレーンを実現しなければならなくなる。プリント回路におけるバックプレーン技術では、このように非常に多数の接続を実施することは不可能である。
【０００６】
また、光ウェーブガイドを使用することにより、従来のバックプレーンよりもはるかに高い速度の接続を可能にするバックプレーンを実現することが可能である。Ｄ．Ａ．  Ｋａｈｎ  らの論文「Ａ  ＰＨＯＴＯＮＩＣ  ＢＡＣＫＰＬＡＮＥ  ＦＯＲ  Ａ  ＨＩＧＨ  ＣＡＰＡＣＩＴＹ  ＴＩＭＥ  ＳＷＩＴＣＨ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ  Ｓｙｍｐｏｓｉｕｍ  １９８７ではバックプレーンについての記載がある。各バスは、電子回路を支持するカード用の光コネクタを具備するカプラを含む光ウェーブガイドから成る。このようにして各バスは、数Ｇｂｉｔ／秒という速度でデータを伝送することができる。従って、速い伝送速度を得るのに８個または１６個の接続をパラレルにする必要はない。この論文はまた、１６×１６ポートを含む非同期転送モードスイッチングマトリックス構造についても記載している。このマトリックスは、それぞれがマトリックスの列に対応する１６個のサブアセンブリに分解され、各サブアセンブリは、マトリックスの列を形成する交点に位置する１６個のスイッチと等価である。マトリックスは、１６個の垂直バスと１６個の水平バスを含む。各サブアセンブリは垂直光バスを含む。光バスはそれぞれ、時分割多重アクセスプロトコルを使用する大容量ローカルネットワークと等価である。この構造は、ポート数とその容量についての問題が解決できるという長所があり、従って、一つのマトリックスのポート数を増やすことを可能にする。しかしながら、この種のバスは、ローカルネットワーク型の接続プロトコルを使用しなければならないため、実施においては複雑である。
【０００７】
Ｇ．Ｊ．  ＧＲＩＭＥＳ  らの論文「ＡＮ  ＯＰＴＩＣＡＬ  ＢＡＣＫＰＬＡＮＥ  ＦＯＲ  ＨＩＧＨ  ＰＥＲＦＯＲＭＡＮＣＥ  ＳＷＩＴＣＨＥＳ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ  Ｓｙｍｐｏｓｉｕｍ  １９９０は、スイッチング設備内の電子機能モジュール間の内部接続を実現するための光バスバックプレーンの使用について記載している。これら機能モジュールはバスに簡単に並列接続されるが、時分割多重アクセスプロトコルを使用する。
【０００８】
従って、高速光バスを使用してスイッチング設備内のバックプレーンを簡単にする方法が知られている。しかしながら、提案された解決方法は接続の実施を著しく複雑にするアクセスプロトコルを使用する。
【０００９】
【発明が解決しようとする課題】
従って本発明の目的は、接続の実施が複雑でなく、従来の電気式接続の場合と比較して容量が著しく向上する、特に非同期転送モードセル用のスイッチングマトリックス構造を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、
−  それぞれが一つの入力部とＮ個の出力部を有する、Ｎ個の入力機能モジュールと、
−  それぞれがＮ個の入力部と一つの出力部を有する、Ｎ個の出力機能モジュールと、
−  入力機能モジュールのＮ２  個の出力部に接続されたＮ２  個の入力部、および出力機能モジュールのＮ２  個の入力部に接続されたＮ２  個の出力部を有し、各入力機能モジュールから供給されるＮ個の信号を各出力機能モジュールに同時に供給するブロードキャストネットワークとを含み、
該ブロードキャストネットワークが、
−  一つの入力機能モジュールから供給されるＮ個の信号によりそれぞれ変調される異なる波長λｉ  （ｉ＝１，．．．，Ｎ）を有するＮ個の光搬送波を発信する手段をそれぞれ含む、Ｎ個の送信サブアセンブリと、
−  これらＮ個の波長をそれぞれ有するＮ個の光搬送波を受信し、これら搬送波をそれぞれ変調してＮ個の信号を抽出し、信号を一つの出力機能モジュールに供給する手段をそれぞれ含む、Ｎ個の受信サブアセンブリと、
−  ｊが１からＮの時、ｊ番目のバスがｋ番目の送信サブアセンブリから、
λ１−ｋ  （モジュロＮ），．．．，λＮ−ｋ  （モジュロＮ）
の波長を有する搬送波を受信するように、それぞれ受信サブアセンブリの一つの入力部に結合され、かつ各送信サブアセンブリに結合されたＮ個の光バスと
を含むことを特徴とするスイッチングマトリックスを対象とする。
【００１１】
速度を変更しなくとも、Ｎ２  個の電気接続ではなくＮ個のスペクトル多重化光接続で十分であるため、このような特徴を有するマトリックスにより実施が簡単になる。現在の技術により、個別であって一定の１６個の波長上で動作する光発信器と、この一定の１６個の波長を分離する光デマルチプレクサとを実現することが可能である。したがってこのようにして、１６×１６ポートの光マトリックスを実現することができる。この場合、バックプレーンは、
−  速度が変更されないと仮定した場合（１５５Ｍｂｉｔ／秒）の１６２  ＝２５６本の電気的バス
−  電気接続に対して伝送速度（１．２４Ｇｂｉｔ／秒）が１／８になると仮定した場合の１６２  ×８＝２０４８本の電気的バス
−  電気接続に対して伝送速度（５Ｇｂｉｔ／秒）が１／１６になると仮定した場合の１６２  ×１６＝４０９６本の電気的バス
の代わりに、１６本の光バスを含むのみである。
【００１２】
以下の説明ならびに添付の図により本発明がより良く理解され、その他の特徴も明らかになろう。
【００１３】
【発明の実施の形態】
この実施の形態は、
−  １２４４Ｍｂｉｔ／秒の速度でセルを受信する四つの入力部Ｉ１、Ｉ２、Ｉ３、Ｉ４と、
−  セルの再同期化、各セルについてのルーティングラベルの割り当て、ブロードキャストのためのセルのスイッチングおよび複製の機能を行い、それぞれが四つの出力部を有し、各セルをこれら出力部のうちの唯一つに、あるいはセルを複数の宛先にブロードキャストする場合は複数の出力部に切り換えることができる四つの入力機能モジュールＩＭ１、ＩＭ２、ＩＭ３、ＩＭ４と、
−  ４×４個の入力部と４×４個の出力部とを含むブロードキャストネットワークＢＮと、
−  ブロードキャストネットワークＢＮの四つの出力部に接続された四つの入力部と、マトリックスの出力部Ｏ１、Ｏ２、Ｏ３、Ｏ４をそれぞれ構成する一つの出力部をそれぞれ有し、それぞれが主として、マトリックスの一つの出力部を宛先とするセルの待ち行列を構成する機能を有する、四つの出力機能モジュールＯＭ１、ＯＭ２、ＯＭ３、ＯＭ４とを含む。
【００１４】
この実施の形態では、入力機能モジュールおよび出力機能モジュールは電子技術で実施され、ブロードキャストネットワークは電気−光変換手段と光−電気変換手段を含む。より詳細にはブロードキャストネットワークＢＮは、
−  それぞれ四つの光発信器ＯＴを含み、それぞれのサブアセンブリの光発信器が異なる四つの波長λ１、λ２、λ３、λ４の光搬送波を発する電気−光変換サブアセンブリＳ１、Ｓ２、Ｓ３、Ｓ４と、
−  それぞれ、四つの出力部上で波長λ１、λ２、λ３、λ４の搬送波を分離するデマルチプレクサＤＭとデマルチプレクサＤＭの四つの出力部に接続された四つの光受信器ＯＲとから成る、光受信サブアセンブリＲ１、Ｒ２、Ｒ３、Ｒ４と、
−  五つの光カプラ（参照番号なし、黒点で示す）をそれぞれ含む四つの光バスＢ１、Ｂ２、Ｂ３、Ｂ４とを含む。
【００１５】
各送信サブアセンブリＳ１、Ｓ２、Ｓ３、Ｓ４の四つの出力部はそれぞれ四つのカップラにより、四つの光バスＢ１、Ｂ２、Ｂ３、Ｂ４に接続されるが、各光サブアセンブリは、ある決まったカプラに異なる波長を供給する。バスＢ１は、サブアセンブリＳ１の第一出力部から供給される波長λ１の搬送波と、サブアセンブリＳ２の第二出力部から供給される波長λ２の搬送波と、サブアセンブリＳ３の第三出力部から供給される波長λ３の搬送波と、サブアセンブリＳ４の第四出力部から供給される波長λ４の搬送波とを受信する。
【００１６】
バスＢ２は、サブアセンブリＳ１の第二出力部から供給される波長λ２の搬送波と、サブアセンブリＳ２の第三出力部から供給される波長λ３の搬送波と、サブアセンブリＳ３の第四出力部から供給される波長λ４の搬送波と、サブアセンブリＳ４の第一出力部から供給される波長λ１の搬送波とを受信する。
【００１７】
バスＢ３は、サブアセンブリＳ１の第三出力部から供給される波長λ３の搬送波と、サブアセンブリＳ２の第四出力部から供給される波長λ４の搬送波と、サブアセンブリＳ３の第一出力部から供給される波長λ１の搬送波と、サブアセンブリＳ４の第二出力部から供給される波長λ２の搬送波とを受信する。
【００１８】
バスＢ４は、サブアセンブリＳ１の第四出力部から供給される波長λ４の搬送波と、サブアセンブリＳ２の第一出力部から供給される波長λ１の搬送波と、サブアセンブリＳ３の第二出力部から供給される波長λ２の搬送波と、サブアセンブリＳ４の第三出力部から供給される波長λ３の搬送波とを受信する。
【００１９】
サブアセンブリＲ１のデマルチプレクサＤＭの一つの入力部はカプラによりバスＢ１に接続される。サブアセンブリＲ２のデマルチプレクサの一つの入力部はカプラによりバスＢ２に接続される。サブアセンブリＲ３のデマルチプレクサの一つの入力部はカプラによりバスＢ３に接続される。サブアセンブリＲ４のデマルチプレクサの一つの入力部はカプラによりバスＢ４に接続される。このように、各受信サブアセンブリＲ１、Ｒ２、Ｒ３、Ｒ４は、入力機能モジュールＩＭ１、ＩＭ２、ＩＭ３、ＩＭ４の１６個の出力部から供給される信号間に干渉をきたすことなく、またバスＢ１、Ｂ２、Ｂ３、Ｂ４を共有するのに複雑なプロトコルに頼ることなく、波長λ１、λ２、λ３、λ４の四つの重畳された搬送波から成る多重通信の受信を行う。
【００２０】
図２は、この実施の形態についての、バックプレーン上でのカードの配置の略図である。以下のようにして種々のサブアセンブリを分布させることができる。
【００２１】
−  一つのカードに入力機能モジュールＩＭ１と送信サブアセンブリＳ１とを実装する。
【００２２】
−  一つのカードに入力機能モジュールＩＭ２と送信サブアセンブリＳ２とを実装する。
【００２３】
−  一つのカードに入力機能モジュールＩＭ３と送信サブアセンブリＳ３とを実装する。
【００２４】
−  一つのカードに入力機能モジュールＩＭ４と送信サブアセンブリＳ４とを実装する。
【００２５】
−  一つのカードに出力機能モジュールＯＭ１と受信サブアセンブリＲ１とを実装する。
【００２６】
−  一つのカードに出力機能モジュールＯＭ２と受信サブアセンブリＲ２とを実装する。
【００２７】
−  一つのカードに出力機能モジュールＯＭ３と受信サブアセンブリＲ３とを実装する。
【００２８】
−  一つのカードに出力機能モジュールＯＭ４と受信サブアセンブリＲ４とを実装する。
【００２９】
バックプレーンには４本の光バスＢ１、Ｂ２、Ｂ３、Ｂ４のみが実装され、各バスは五つの内蔵カプラを含む。図ではこれらカプラを黒点で示す。各カプラは、カード上にある光コネクタとの結合を可能にする光コネクタを具備する。
【００３０】
最初の四つのカードは四つの光コネクタを含み、後の四つのカードはそれぞれ一つの光コネクタしか含まない。この図が示しているのは、このようにして実現した内部接続の最も簡単な例である。Ｎ×Ｎポートのマトリックスの場合、バックプレーン上にある光バスの数はＮである。すなわちポート数Ｎが増えても数量は過度に増加しない。各入力機能モジュールに結合された光発信器数Ｎも同じくＮに等しく、従って発信器をカード上に実装するに際しても困難な問題は生じない。同様に、各出力機能モジュールに結合された光発信器ＯＲの数も同じくＮに等しく、従って発信器をカード上に実装するに際しても問題は生じない。現在の技術における主な制約は、同一のスペクトルデマルチプレクサＤＭを使用して分離できる波長の数による。現在では、１６個の波長を問題なく分離することが可能である。したがって、このマトリックス構造は１６×１６ポートで２．５Ｇｂｉｔ／秒の速度で実施することが可能である。
【図面の簡単な説明】
【図１】わかり易くするために４×４ポートのみを含む、本発明によるマトリックスの実施の形態を示す概略図である。
【図２】図１の実施の形態を構成する８個の電子カードと４個の光バスを示す概略図である。
【符号の説明】
ＩＭ  入力機能モジュール
ＯＭ  出力機能モジュール
Ｓ  送信サブアセンブリ
ＢＮ  ブロードキャストネットワーク
Ｒ  受信サブアセンブリ
Ｂ  光バス
【図１】
0003594737.tif 000002
【図２】
0003594737.tif 000003