(57)【特許請求の範囲】
【請求項１】
検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき前記表面形状の凹凸を感知する表面形状認識センサ装置であって、
前記デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、
前記各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために前記制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、
前記各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とを備え、
前記デコーダは、前記各ワード線を所定数ずつブロックに分けて制御し、これらワード線のいずれかを選択するためのアドレス信号に基づき前記各ブロックのうちのいずれかを選択するブロック選択信号を出力するブロック選択回路と、前記ブロック選択信号とキャリブレーション時に供給される多重選択制御信号との論理積に基づき当該ブロックに属するすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセンサセルを選択するブロック多重選択回路とを有し、
前記各センサセルは、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を有し、前記キャリブレーション信号線からキャリブレーション信号が供給されておりかつ前記デコーダにより選択された場合に、前記キャリブレーション回路を用いて前記センサ回路の検出感度を調整するキャリブレーション動作を行うことを特徴とする表面形状認識センサ装置。
【請求項２】
請求項１記載の表面形状認識センサ装置において、
前記各ブロックは、キャリブレーション時に各センサセルで行う検出感度調整のためのセンシング動作回数と同数のワード線を有することを特徴とする表面形状認識センサ装置。
【請求項３】
請求項１記載の表面形状認識センサ装置において、
前記各ブロックは、キャリブレーション時に各センサセルで行う検出感度調整のためのセンシング動作回数より１つ多い数のワード線をそれぞれ有し、
前記ブロック多重選択回路は、前記ブロック選択回路からのブロック選択信号とキャリブレーション時に供給される多重選択制御信号との論理積に基づいて、前記ブロック選択信号により選択されているブロックに属する各ワード線のうち前記アドレス信号に対応するワード線以外のすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセルを選択することを特徴とする表面形状認識センサ装置。
【請求項４】
請求項３記載の表面形状認識センサ装置において、
前記ブロック多重選択回路は、前記各ワード線ごとに設けられ、前記アドレス信号に基づき当該ワード線の選択を指示するワード線選択信号と前記多重選択制御信号との排他的論理和を出力するゲート回路からなることを特徴とする表面形状認識センサ装置。
【請求項５】
検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき前記表面形状の凹凸を感知する表面形状認識センサ装置であって、
前記デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、
前記各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために前記制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、
前記各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とを備え、
前記デコーダは、キャリブレーション時に供給される多重選択制御信号に基づきすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセンサセルをすべて選択する一括多重選択回路を有し、
前記各センサセルは、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を有し、前記キャリブレーション信号線からキャリブレーション信号が供給されておりかつ前記デコーダにより選択された場合に、前記キャリブレーション回路を用いて前記センサ回路の検出感度を調整するキャリブレーション動作を行うことを特徴とする表面形状認識センサ装置。
【請求項６】
請求項５記載の表面形状認識センサ装置において、
前記一括多重選択回路は、前記各ワード線ごとに設けられ、これらワード線のいずれかを選択するためのアドレス信号に基づき当該ワード線の選択を指示するワード線選択信号と前記多重選択制御信号との論理和を出力するゲート回路からなることを特徴とする表面形状認識センサ装置。
【請求項７】
請求項６記載の表面形状認識センサ装置において、
前記デコーダは、各ワード線ごとに設けられ、これらワード線のいずれかを選択するための前記アドレス信号とすべてのワード線を非選択状態とする際に供給される非選択制御信号との論理積を前記ワード線選択信号として前記ゲート回路へ出力するワード線選択回路を有することを特徴とする表面形状認識センサ装置。
【請求項８】
検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき前記表面形状の凹凸を感知する表面形状認識センサ装置であって、
前記デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、
前記各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために前記制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、
前記各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とを備え、
前記デコーダは、前記各ワード線を所定数ずつブロックに分けて制御し、これらワード線のいずれかを選択するためのアドレス信号に基づき前記各ブロックのうちのいずれかを選択するブロック選択信号を出力するブロック選択回路と、前記ブロック選択信号と前記アドレス信号との論理積に基づきいずれか１本のワード線を選択することにより、キャリブレーションの対象となるセルを選択するワード線選択回路と、前記各ワード線のいずれかを選択するためのアドレス信号に代えて、すべてのワード線を同時に選択するための一括選択アドレスを出力する一括選択アドレス出力回路とを有し、
前記各センサセルは、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を有し、前記キャリブレーション信号線からキャリブレーション信号が供給されておりかつ前記デコーダにより選択された場合に、前記キャリブレーション回路を用いて前記センサ回路の検出感度を調整するキャリブレーション動作を行うことを特徴とする表面形状認識センサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表面形状認識センサ装置に関し、特に人間の指紋や動物の鼻紋などの微細な凹凸を感知する表面形状認識センサ装置に関するものである。
【０００２】
【従来の技術】
検出対象の表面形状を検出する表面形状認識センサ装置の応用例として、指紋のパターンを検出する指紋センサが多数提案されている。例えば、「ＩＳＳＣＣ  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ」  ＦＥＢＲＵＡＲＹ  １９９８  ｐｐ．２８４〜２８５に記載されている。
これは、ＬＳＩチップの上に２次元に配列されたセル（以下、センサセルという）の内部にセンサ電極を設け、このセンサ電極と絶縁膜を介して触れた指の皮膚との間に形成される静電容量を検出して、指紋の凹凸パターンを感知するものである。指紋の凹凸により形成される容量の値が異なるため、この容量差を検出することで指紋の凹凸を感知することができる。
【０００３】
また、複数あるセンサ回路の検出感度を個別に調整する手段を有する表面形状認識センサ装置が提案されている。
図１０に、このような検出感度の調整機能を持った表面形状認識センサ装置の使用状態例を示す。この表面形状認識センサ装置は、互いに隣接した多数のセンサセルによって構成され、代表的には、２次元（アレイ状や格子状）に配置された多数のセンサセル１１から構成されている。
この表面形状認識センサ装置１０のセンサ面１２に指１３など検出対象を接触させることにより、その検出対象表面（ここでは指紋の凹凸形状）１４がそれぞれのセンサセル１１で個別に検出され、検出対象の表面形状を示す２次元データが出力される。
【０００４】
従来の表面形状認識センサ装置の全体構成図を図１１に示す。
各センサセル１１はｐ行×ｑ列の２次元マトリクス状に配置されており、それぞれ当該センサセル１１を選択制御するワード線ＷＬ１〜ＷＬｐと、当該センサセル１１の出力を伝播するデータ線ＤＬ１〜ＤＬｑとに格子状に接続されている。
これらセンサセル１１の周辺にはデコーダ２０とＡ／Ｄ変換回路３０とが設けられている。デコーダ２０は入力されたアドレス信号ＡＤＲにしたがってワード線を制御する。Ａ／Ｄ変換回路３０はデータ線から入力したアナログ信号をデジタル信号に変換して出力する。
【０００５】
このように、表面形状認識センサ装置１０では、デコーダ２０でいずれか複数のセンサセル１１を順次選択し、これらセンサセル１１のアナログ出力をＡ／Ｄ変換回路３０でデジタル出力へ変換することにより、各センサセル１１でＡ／Ｄ変換回路３０を兼用する構成となっている。これにより、回路規模の増大を抑制して、多数のセンサセル１１からのアナログ出力を効率よくデジタル出力へ変換している。
【０００６】
一方、表面形状認識センサ装置１０では、製造プロセスに起因して発生する各センサセル１１の特性すなわち検出感度のばらつきを均一にするため、各センサセルの感度を調節（以下、キャリブレーションという）する機能を有している。
従来の表面形状認識センサ装置１０では、キャリブレーション信号線ＣＬ１〜ＣＬｐをワード線ＷＬ１〜ＷＬｐと同様にして複数のセンサセル１１へ接続し、いずれかのキャリブレーション信号線をアクティブ状態とすることによりキャリブレーション制御回路４０からいずれか複数のセンサセルを順次選択し、選択したセンサセルについて順にキャリブレーションするものとなっていた。
【０００７】
図１２に従来のセンサセルのブロック図を示す。センサセル１１は、検出素子１、センサ回路２、キャリブレーション回路３および選択回路４で構成されている。
検出素子１は、表面形状を電気量に変換するための素子である。センサ回路２は、表面形状により変化する検出素子の電気量を計測し、内部の電圧−時間変換回路（以下、ＶＴ変換回路という）２１でその電気量に応じたパルス幅を有する時間信号へ変換し、出力信号２Ａとして出力する回路である。
キャリブレーション回路３は、当該センサセル１１のセンサ回路２の検出感度を各センサセルごとに個別に調整（感度調整）する回路である。選択回路４はワード線ＷＬのアクティブ状態またはキャリブレーション信号線ＣＬからのキャリブレーション信号に基づき当該センサセル１１を動作状態とする回路である。
【０００８】
各センサセル１１のセンサ回路２における検出感度をキャリブレーションするときは、被測定物として、凹凸のない基準サンプルをそのセンサで検出したり、センサ面に何も置かずに検出を行うことで、各センサセルに同一の測定値を検出させる。
各センサセル１１からの出力信号２Ａは、当該センサセルのキャリブレーション回路３にそれぞれ入力される。キャリブレーション回路３は、負荷回路３１、カウンタ回路（ｎビット）３２および時間信号比較回路３３で構成される。
【０００９】
時間信号比較回路３３では、出力信号２Ａと所望の検出感度に応じたパルス幅を有する基準パルス信号３Ａとが比較される。そして、両者の時間差分のパルス幅を有する比較結果がカウンタ入力信号３Ｂとしてカウンタ回路（ｎビット）３２へ入力される。
カウンタ回路３２では、このカウンタ入力信号３Ｂに基づき新たなカウンタ動作を行う。これによりカウンタ回路３２での計数データが順次更新され、この計数データにより負荷回路３１に設けられたｎ個の負荷素子Ｚ１〜Ｚｎに対するセンサ回路２への接続が制御されてセンサ回路２の検出感度が調整される。
【００１０】
負荷回路３１の負荷素子Ｚ１〜Ｚｎとしては、活性状態と非活性状態に制御できる負荷素子を用いてもよい。図１３は活性状態と非活性状態に制御できる負荷素子の実現例であり、図１３（ａ）に容量性負荷素子の例、図１３（ｂ）に抵抗性負荷素子の例を示す。電気量として指表面１４とセンサ電極１Ｂの間に形成される静電容量を用いる場合は図１３（ａ）のような負荷素子を用いればよく、電気量として指表面１４とセンサ電極１Ｂの間に形成される接触抵抗を用いる場合は図１３（ｂ）のような負荷素子を用いればよい。
このような動作を各センサセル１１で、調整段数分、例えばすべての負荷素子Ｚを選択しない状態を除く２ｎ−１回繰り返すことにより個々のセンサ回路２の検出感度を調整し、各センサセルの性能を均一にする。
【００１１】
検出素子１は、図１２に示すように、絶縁層１６上に形成されパシベーション膜１５に覆われたセンサ電極１Ｂで実現され、電気量として指表面１４とセンサ電極１Ｂの間に形成される静電容量Ｃｆを用いている。
センサ回路２は、ＰｃｈＭＯＳＦＥＴ  Ｑ１、ＮｃｈＭＯＳＦＥＴ  Ｑ２、定電流源ＩおよびＶＴ変換回路２１から構成されている。Ｃｐ０は寄生容量である。
【００１２】
図１４にセンサセルの検出動作を示すタイミングチャートを示す。
時刻Ｔ１以前では、センサ回路制御信号／ＰＲＥ（ＰＲＥバー）が電源電圧ＶＤＤに制御されてＱ１がオフし、センサ回路制御信号ＲＥが電圧０Ｖに制御されてＱ２がオフしており、節点Ｎ１は０Ｖである。
時刻Ｔ１に信号／ＰＲＥが０Ｖに制御されてＱ１がオンし、節点Ｎ１はＶＤＤまで上昇する。そして時刻Ｔ２に信号／ＰＲＥおよび信号ＲＥがＶＤＤへ制御されてＱ１がオフするとともにＱ２がオンする。これにより、静電容量Ｃｆに蓄積された電荷が放電される。
【００１３】
したがって、静電容量Ｃｆに依存した速度で節点Ｎ１の電位は徐々に低下することになり、時刻Ｔ２から所定時間Δｔだけ経過した時刻Ｔ３に信号ＲＥを０Ｖに制御してＱ２をオフすると、節点Ｎ１では静電容量Ｃｆに応じた電位ＶＤＤ−ΔＶが維持され、これがＶＴ変換回路２１へ出力される。
【００１４】
ＶＴ変換回路２１には、定電流源ＩＶＴ、容量ＣＬおよびしきい値回路２２が設けられている。
このＶＴ変換回路２１では、節点Ｎ１の電位に応じて定電流源ＩＶＴが動作し、容量ＣＬを充電する。しきい値回路２２では、この容量ＣＬの電位が所定のしきい値ＶＴＨを上回った時点でその出力すなわち出力信号２Ａを反転させる。
これにより、電荷が空の容量ＣＬに対して充電を開始してから、節点Ｎ１の電位に応じた時間だけ経過した後、出力信号２Ａが反転することになり、検出対象の表面形状を検出するセンシング動作時にはこの時間長を測定することにより、皮膚表面の凹凸がわかる。
【００１５】
また、センサ回路２の検出感度を調整するキャリブレーション動作時には、キャリブレーション制御回路４０からのリブレーション信号ＣＡＬに基づいて、時間信号比較回路３３が動作し、キャリブレーション回路３によるキャリブレーションが行われる。その際、すべての負荷素子を非活性状態とするように予めカウンタ回路３２の計数データが初期設定値に設定される。またＶＴ変換回路２１からの出力信号２Ａは個々の検出動作ごとにその開始時点で初期設定値に設定する。そして、所望の検出感度に応じたパルス幅を有する基準パルス信号３Ａをセンサセル１１へ供給し、これに同期してセンサセル１１で順次検出動作を行う。
これにより、センサ回路２から出力信号２Ａが得られ、図１５に示すように、時間信号比較回路３３で出力信号２Ａと基準パルス信号３Ａとが比較され、例えば、出力信号２Ａと基準パルス信号３Ａとの論理積によりカウンタ入力信号３Ｂが生成される。
【００１６】
出力信号２Ａは、静電容量Ｃｆが一定の際、負荷回路３１の負荷に応じて、基準パルス信号３Ａの立ち上がりエッジから出力信号２Ａの立ち上がりエッジまでの遅れ時間ｔｓが変化する。
したがって、ｔｒで決定される時間より早く出力信号２Ａが変化した場合（ｔｓ＜ｔｒ）は（時刻Ｔ１１，Ｔ１２）、検出動作ごとにカウンタ入力信号３Ｂがカウンタ回路３２へ入力されるため、カウンタ回路３２では計数データがインクリメントされ、負荷回路３１の負荷が順次増加する。
【００１７】
そして、ｔｒで決定される時間以降に出力信号２Ａが変化した場合（ｔｓ≧ｔｒ）は（時刻Ｔ１３）、センサ回路２の検出感度がｔｒに対応する所望の感度となってカウンタ入力信号３Ｂが出力されなくなり、そのときの負荷素子の選択状態がカウンタ回路３２により保持される。
したがって、各負荷素子の負荷値として例えばＺｋ＝Ｚ・２ｋ−１（ｋは自然数）と設定しておくことにより、計数データがカウントアップされるごとにＺずつ負荷回路３１の値が大きくなり、Ｚ単位で検出感度を調整できる。
このようなキャリブレーション動作が各センサセル１１ごとに個別に実行され、それぞれ適切な検出感度に調整され、プロセスばらつきに起因してセンサ回路２の特性すなわち検出感度がセンサセルごとに異なっていても、各センサセルの検出性能を均一にすることができる。
【００１８】
【発明が解決しようとする課題】
しかしながら、このような従来の表面形状認識センサ装置では、各センサセルに設けられているセンサ回路の特性を調整する際、キャリブレーション制御回路を設けて所望のセンサセルを選択するものとなっているため、表面形状認識センサ装置の回路規模が大きくなってしまうという問題点があった。特に、通常の表面形状検出動作を制御する制御系に対して、上記キャリブレーション制御系がさらに付加されるため、回路構成や制御が複雑になってしまい、結果として、チップ面積の増大や製造歩留りの低下、さらに設計時間の増大を招き、全体として製造コストが増大してしまうという問題があった。
本発明はこのような課題を解決するためのものであり、少ない回路構成で各センサセルの検出感度をキャリブレーションできる表面形状認識センサ装置を提供することを目的としている。
【００１９】
【課題を解決するための手段】
このような目的を達成するために、本発明にかかる表面形状認識センサ装置は、検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき表面形状の凹凸を感知する表面形状認識センサ装置であって、デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とを備え、デコーダに、各ワード線を所定数ずつブロックに分けて制御し、これらワード線のいずれかを選択するためのアドレス信号に基づき各ブロックのうちのいずれかを選択するブロック選択信号を出力するブロック選択回路と、ブロック選択信号とキャリブレーション時に供給される多重選択制御信号との論理積に基づき当該ブロックに属するすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセンサセルを選択するブロック多重選択回路とを設け、各センサセルに、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を設けて、キャリブレーション信号線からキャリブレーション信号が供給されておりかつデコーダにより選択された場合に、キャリブレーション回路を用いてセンサ回路の検出感度を調整するキャリブレーション動作を行うようにしたものである。
【００２２】
この場合、各ブロックに、キャリブレーション時に各センサセルで行う検出感度調整のためのセンシング動作回数と同数のワード線を設けてもよい。
あるいは、各ブロックに、キャリブレーション時に各センサセルで行う検出感度調整のためのセンシング動作回数より１つ多い数のワード線を設け、ブロック多重選択回路で、ブロック選択回路からのブロック選択信号とキャリブレーション時に供給される多重選択制御信号との論理積に基づいて、そのブロック選択信号により選択されているブロックに属する各ワード線のうちアドレス信号に対応するワード線以外のすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセルを選択するようにしてもよい。このとき、ブロック多重選択回路として、各ワード線ごとに設けられ、アドレス信号に基づき当該ワード線の選択を指示するワード線選択信号と多重選択制御信号との排他的論理和を出力するゲート回路を用いてもよい。
【００２３】
また、本発明にかかる他の表面形状認識センサ装置は、検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき表面形状の凹凸を感知する表面形状認識センサ装置であって、デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とをさらに備え、デコーダに一括多重選択回路を設けて、キャリブレーション時に供給される多重選択制御信号に基づきすべてのワード線を同時に選択することにより、キャリブレーションの対象となるセンサセルをすべて選択し、各センサセルに、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を設けて、キャリブレーション信号線からキャリブレーション信号が供給されておりかつデコーダにより選択された場合に、キャリブレーション回路を用いてセンサ回路の検出感度を調整するキャリブレーション動作を行うようにしたものである。
【００２４】
このとき、一括多重選択回路として、各ワード線ごとに設けられ、これらワード線のいずれかを選択するためのアドレス信号に基づき当該ワード線の選択を指示するワード線選択信号と多重選択制御信号との論理和を出力するゲート回路を用いてもよい。
さらに、デコーダに、各ワード線ごとにワード線選択回路を設けて、これらワード線のいずれかを選択するためのアドレス信号とすべてのワード線を非選択状態とする際に供給される非選択制御信号との論理積をワード線選択信号としてゲート回路へ出力するようにしてもよい。
【００２５】
また、本発明にかかる他の表面形状認識センサ装置は、検出対象の表面形状に応じて変化する電気量を検出する検出素子と、この検出素子で検出された電気量を計測しその電気量に応じた出力信号へ変換して出力するセンシング動作を行うセンサ回路とを有するセンサセルを２次元に配列して、これらセンサセルのいずれかを順にデコーダで選択し、選択されたセンサセルから順時得られたセンサ出力に基づき表面形状の凹凸を感知する表面形状認識センサ装置であって、デコーダとして、当該表面形状認識センサ装置を制御する制御回路から出力されたアドレス信号に基づきこれらセンサセルのいずれかを順に選択するデコーダを備えるとともに、各センサセルに共通して接続され、各センサセルに対してキャリブレーションを指示するために制御回路から出力されたキャリブレーション信号を同時に供給するキャリブレーション信号線と、各センサセルのうち同時に選択される複数のセンサセルにそれぞれ共通して接続される複数のワード線とを備え、デコーダにブロック選択回路を設けて、各ワード線を所定数ずつブロックに分けて制御し、これらワード線のいずれかを選択するためのアドレス信号に基づき各ブロックのうちのいずれかを選択するブロック選択信号を出力し、同じくワード線選択回路を設けて、このブロック選択信号とアドレス信号との論理積に基づきいずれか１本のワード線を選択することにより、キャリブレーションの対象となるセルを選択し、同じく一括選択アドレス出力回路を設けて、各ワード線のいずれかを選択するためのアドレス信号に代えて、すべてのワード線を同時に選択するための一括選択アドレスを出力し、各センサセルに、当該センサセルのセンサ回路でのセンシング動作で得られたセンサ出力に基づきそのセンサ回路の検出感度を調整するキャリブレーション回路を設けて、キャリブレーション信号線からキャリブレーション信号が供給されておりかつデコーダにより選択された場合に、キャリブレーション回路を用いてセンサ回路の検出感度を調整するキャリブレーション動作を行うようにしたものである。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態にかかる表面形状認識センサ装置の構成を示すブロック図であり、前述した図１１の表面形状認識センサ装置と同じまたは同等部分には同一符号を付してある。
この表面形状認識センサ装置では、各センサセル１１がｐ行×ｑ列の２次元マトリクス状に配置されており、各センサセル１１は、それぞれ当該センサセル１１を選択制御するワード線ＷＬ１〜ＷＬｐと、当該センサセル１１の出力を伝播するデータ線ＤＬ１〜ＤＬｑとに格子状に接続されている。
【００２７】
これらセンサセル１１の周辺にはデコーダ２０とＡ／Ｄ変換回路３０とが設けられている。デコーダ２０は、入力されたアドレス信号ＡＤＲにしたがってワード線ＷＬ１〜ＷＬｐを制御する。Ａ／Ｄ変換回路３０はデータ線ＤＬ１〜ＤＬｑから入力したアナログ信号をデジタル出力信号３０Ａに変換して出力する。また、各センサセル１１は、同一のキャリブレーション信号線ＣＬへ共通に接続されており、キャリブレーション時にこのキャリブレーション信号線ＣＬを介して同一のキャリブレーション信号ＣＡＬが各センサセル１１へ同時に供給される。
【００２８】
本発明では、キャリブレーション信号ＣＡＬにより各センサセル１１に対して通常の表面形状検出動作かキャリブレーション動作かを指示するとともに、前述したようなキャリブレーション制御回路（図１１参照）を用いず、通常の表面形状検出動作時に用いるデコーダ２０でキャリブレーションを行うセンサセル１１を選択するようにしたものである。
なお、これらアドレス信号ＡＤＲ（さらには後述のＡＤＢ，ＡＤＷ）やキャリブレーション信号ＣＡＬは、表面形状認識センサ装置を外部から制御するＣＰＵなどの上位装置である制御回路５０から供給されているが、表面形状認識センサ装置１０の内部で別途生成して供給するようにしてもよい。
【００２９】
センサセル１１は、図２示すように、前述した従来のセンサセル（図１２参照）と構成はほぼ同じであり、同じまたは同等部分には同一符号を付してある。
従来のセンサセルでは、キャリブレーション信号ＣＡＬが選択回路４へ入力されてセンサセル自体の動作を制御しており、冗長的な構成となっていた。
本発明センサセル１１では、選択回路４にはワード線ＷＬのみが入力されており、キャリブレーション信号ＣＡＬは、時間信号比較回路３３のみへ入力されている。
【００３０】
次に、図３および図４を参照して、本発明の第１の実施の形態にかかる表面形状認識センサ装置について説明する。図３は第１の実施の形態にかかる表面形状認識センサ装置で用いるデコーダ２０を示すブロック図である。図４は図３のデコーダの動作を示すタイミングチャートである。
このデコーダ２０では、ワード線ＷＬが２ｍ本（ｍは２以上の整数）ごとに１つのブロックを構成し、ブロック１０１，１０２，１０３，…として管理されている。各ブロックには、ワード線選択用のアドレス信号ＡＤＷ（ｍビット）のうち当該ワード線ＷＬに対応するアドレス値をデコードし当該ワード線をアクティブ状態とするためのワード線選択信号を出力するゲート１１０と、このゲート１１０からのワード線選択信号に応じて当該ワード線ＷＬをアクティブ状態とするバッファ１１１とが、各ワード線ＷＬごとに設けられている。
【００３１】
また、各ブロックごとに、ブロック選択用のアドレス信号ＡＤＢのうち当該ブロックに対応するアドレス値をデコードするためのゲート１２０（ブロック選択回路）と、このゲート１２０の出力を当該ブロックの各ゲート１１０へブロック選択信号ＳＢ（ＳＢ１，ＳＢ２，ＳＢ３，…）として供給するバッファ１２１とが設けられている。
そして、任意のアドレス信号ＡＤＢ，ＡＤＷがデコーダ２０へ供給された場合、アドレス信号ＡＤＢのアドレス値によりいずれかのブロックへブロック選択信号ＳＢが出力され、このブロック信号が入力されたゲート１１０のうち、アドレス信号ＡＤＷのアドレス値に対応するゲート１１０の出力により、いずれか１本のワード線ＷＬがアクティブ状態となる。
【００３２】
より詳細には、これらアドレス信号ＡＤＢ，ＡＤＷとして、各アドレスビットごとに正論理および負論理を示す相補信号（ｍビット分／２ｍ本）が用いられている。したがって、各ゲート１１０には、当該ワード線ＷＬのアドレスに対応してＨｉｇｈレベルとなる正論理または負論理のアドレスビットが選択的に入力されており、その論理積がワード線選択信号として出力される。また、各ゲート１２０も同様であり、当該ブロックのアドレスに対応してＨｉｇｈレベルとなる各アドレスビットが選択的に入力されており、その論理積がブロック選択信号として出力される。
【００３３】
このような構成において、キャリブレーション時には、すべてのセンサセル１１に対してキャリブレーション信号ＣＡＬを供給しておき（図４では、Ｈｉｇｈレベルとして記載）、通常の表面形状検出動作と同様にアドレス信号ＡＤＢ，ＡＤＷを順次変化させて各ワード線を順に選択する。これにより、例えば図４に示すように、ブロック１０１のブロック選択信号ＳＢ１がＨｉｇｈレベルとなり、ワード線ＷＬ１〜ＷＬ２ｍが１本ずつ順にアクティブ状態となる。続いて、ブロック１０２のブロック選択信号ＳＢ２が有効となり、ワード線ＷＬ２ｍ＋１〜ＷＬ２ｍ＋１が順に１本ずつアクティブ状態となる。
【００３４】
その後、すべてのワード線ＷＬ１〜ＷＬｐまでを１回ずつ選択して１サイクルが終了した後、またワード線ＷＬ１に戻ってアドレス信号ＡＤＢ，ＡＤＷを順次変化させて各ワード線を順に選択する。
このようにして、キャリブレーションの調整段数分だけ上記サイクルを繰り返し実行すれば、各センサセル１１ごとに調整段数分のキャリブレーション動作が行われることになる。
なお、各センサセル１１でのキャリブレーション動作については、前述した図１４および図１５と同様であり、ここでの説明は省略する。
【００３５】
このように、各センサセル１１が共通して接続されるキャリブレーション信号線ＣＬを設け、このキャリブレーション信号線を介して各センサセルへキャリブレーションを指示するためのキャリブレーション信号を供給し（図４では、Ｈｉｇｈレベルとして記載）、各センサセル１１では、キャリブレーション信号線ＣＬからキャリブレーション信号ＣＡＬが供給されておりかつデコーダ２０により選択された場合に、キャリブレーション回路３を用いてセンサ回路２の検出感度を調整するキャリブレーション動作を行うようにしたので、キャリブレーション制御回路を付加することなく、通常のセンシングに用いるデコーダを利用してキャリブレーションすることができ、回路規模の増大を低減できる。
【００３６】
次に、図５および図６を参照して、本発明の第２の実施の形態にかかる表面形状認識センサ装置について説明する。図５は第２の実施の形態にかかる表面形状認識センサ装置で用いるデコーダ２０Ａを示すブロック図である。図６は図５のデコーダの動作を示すタイミングチャートである。
第１の実施の形態では、キャリブレーション時も通常の表面形状検出動作と同様に各ワード線ＷＬを１本ずつ選択する場合について説明した。本実施の形態では、ブロック単位で複数のワード線を同時に選択する場合について説明する。
【００３７】
第１の実施の形態のデコーダ２０（図３参照）と比較して、本実施の形態のデコーダ２０Ａには、図５に示すように、各ブロックごとにブロック選択信号ＳＢと多重選択制御信号ＳＳとの論理積をブロック多重選択制御信号ＳＳｘ（ＳＳ１，ＳＳ２，ＳＳ３，…）として出力するゲート１２２が設けられている。また、各ブロックには、各ワード線ＷＬのゲート１１０とバッファ１１１との間に配置されたゲート１１２からなるブロック多重選択回路１１３が設けられている。各ゲート１１２には、当該ワード線ＷＬのゲート１１０の出力と当該ブロックのブロック多重選択制御信号ＳＳｘとが入力されており、これら入力の排他的論理和（ＥＯＲ）がバッファ１１１へ出力される。
【００３８】
デコーダ２０Ａにおいて、通常の表面形状検出動作時には、多重選択制御信号ＳＳをＬｏｗレベルとするため、各ブロックのゲート１２２からのブロック多重選択制御信号ＳＳｘがＬｏｗレベルとなり、ブロック多重選択回路１１３の各ゲート１１２はバッファとして動作する。これにより、アドレス信号ＡＤＢ，ＡＤＷに対応した１本のワード線ＷＬのみがアクティブ状態となる。
なお、上記多重選択制御信号ＳＳおよびアドレス信号ＡＤＢ，ＡＤＷは、表面形状認識センサ装置を外部から制御するＣＰＵなどの上位装置である制御回路５０から供給されているが、表面形状認識センサ装置１０の内部で別途生成して供給するようにしてもよい。
【００３９】
一方、キャリブレーション時には、多重選択制御信号ＳＳをＨｉｇｈレベルとすることにより、アドレス信号ＡＤＢで選択されたブロックでのみブロック多重選択制御信号ＳＳｘがＨｉｇｈレベルとなる。
したがって、キャリブレーション時には、すべてのセンサセル１１に対してキャリブレーション信号ＣＡＬを供給しておき（図６では、Ｈｉｇｈレベルとして記載）、アドレス信号ＡＤＢ，ＡＤＷを順次変化させて各ワード線を順に選択した場合、例えば図６に示すように、ブロック１０１のブロック選択信号ＳＢ１がＨｉｇｈレベルとなり、ワード線ＷＬ１〜ＷＬ２ｎが順に選択される。なお、ｎはキャリブレーション回路３の負荷素子Ｚの数である。
【００４０】
このとき、ゲート１２２からブロック多重選択制御信号ＳＳ１がブロック１０１の各ゲート１１２へ入力されて各ゲート１１２はインバータとして動作するため、ブロック１０１のワード線ＷＬ１〜ＷＬ２ｎのうちアドレスＡＤＷのアドレス値に対応する１本のワード線ＷＬ以外のワード線がすべてアクティブ状態となる。
すなわち、アドレス信号ＡＤＷの１つのアドレス値で、当該ブロック内の２ｎ−１本のワード線が多重して選択されることになり、アドレス信号ＡＤＷのアドレス値を一巡させるだけですなわち２ｎサイクル分で、当該ブロックの各ワード線ＷＬは２ｎ−１回アクティブ状態となる。
【００４１】
このようにして、上記選択動作を各ブロックごとに行うことにより、各センサセル１１ごとに調整段数分のキャリブレーション動作が行われることになる。
これにより、通常の表面形状検出動作と同様にアドレス信号を供給することにより、すべてのセンサセル１１についてキャリブレーションを完了することができ、第１の実施の形態に比較して、２ｎ−１倍の速さでキャリブレーションを行うことができ、キャリブレーションに要する時間を大幅に短縮できる。
【００４２】
なお、本実施の形態では、ブロック多重選択回路１１３で、当該ブロックのブロック選択信号ＳＢとキャリブレーション時に供給される多重選択制御信号ＳＳとの論理積に基づいて、当該ブロックに属する各ワード線ＷＬのうちアドレス信号ＡＤＷに対応するワード線以外のすべてのワード線を同時に選択する場合を例として説明したが、これに限定されるものではない。例えば、ブロック多重選択回路１１３で、多重選択制御信号ＳＳが供給されている場合は、アドレス信号ＡＤＢで選択されたブロックのすべてのワード線ＷＬをアクティブ状態とするようにしてもよく、上記と同様にしてキャリブレーションに要する時間を大幅に短縮できる。このとき各ブロックが調整段数分すなわちキャリブレーション動作回数と同数のワード線を有するように分割することにより、効率よくキャリブレーションできる。
【００４３】
次に、図７および図８を参照して、本発明の第３の実施の形態にかかる表面形状認識センサ装置について説明する。図７は第３の実施の形態にかかる表面形状認識センサ装置で用いるデコーダ２０Ｂを示すブロック図である。図８は図７のデコーダの動作を示すタイミングチャートである。
第２の実施の形態では、キャリブレーション時にブロック単位で複数のワード線ＷＬを多重選択する場合について説明した。本実施の形態では、ブロック単位ではなくすべてのワード線を同時に選択する場合について説明する。
【００４４】
第１の実施の形態のデコーダ２０（図３参照）と比較して、本実施の形態のデコーダ２０Ｂの各ブロックには、図７に示すように、各ワード線ＷＬのゲート１１０とバッファ１１１との間に配置されたゲート１１４からなる一括多重選択回路１１５が設けられている。各ゲート１１４には、当該ワード線ＷＬのゲート１１０の出力と多重選択制御信号ＳＳとが入力されており、これら入力の論理和（ＯＲ）がバッファ１１１へ出力される。また、各ゲート１１０の入力の１つには、キャリブレーション動作時に（すなわち図８のキャリブレーション信号ＣＡＬが各センサセルへ供給されている際に）、制御回路５０から出力される非選択制御信号ＳＩ（負論理）が供給されている。
【００４５】
デコーダ２０Ｂにおいて、通常の表面形状検出動作時には、非選択制御信号ＳＩをＨｉｇｈレベルとすることによりゲート１１０は論理積ゲートとして動作する。また、多重選択制御信号ＳＳをＬｏｗレベルとすることにより各ブロックのゲート１１４はバッファとして動作する。これにより、アドレス信号ＡＤＢ，ＡＤＷに対応した１本のワード線ＷＬのみがアクティブ状態となる。
なお、上記非選択制御信号ＳＩは、表面形状認識センサ装置を外部から制御するＣＰＵなどの上位装置である制御回路５０から供給されているが、表面形状認識センサ装置の内部で別途生成して供給するようにしてもよい。
【００４６】
一方、キャリブレーション時には、非選択制御信号ＳＩをＬｏｗレベルとすることにより、各ゲート１１０の出力がＬｏｗレベルとなるため、多重選択制御信号ＳＳに応じてすべてのワード線ＷＬの状態を制御できる。
すなわち多重選択制御信号ＳＳがＨｉｇｈレベルの場合にすべてのワード線ＷＬがアクティブ状態となり、Ｌｏｗレベルの場合にすべてのワード線ＷＬが非アクティブ状態となる。
【００４７】
したがって、キャリブレーション時には、例えば図８に示すように、非選択制御信号ＳＩをＬｏｗレベルとするとともに、すべてのセンサセル１１に対してキャリブレーション信号ＣＡＬを供給しておく。
そして、キャリブレーションの調整段数分のサイクル数２ｎ−１の期間だけ多重選択制御信号ＳＳをＨｉｇｈレベルとして、すべてのセンサセル１１でセンシング動作を行えばよい。このとき、アドレス信号ＡＤＢ，ＡＤＷは任意のアドレス値でよい。
【００４８】
これにより、すべてのセンサセル１１についてキャリブレーションを完了することができ、第１の実施の形態に比較してｐ倍（ｐはワード線ＷＬの数）の速さでキャリブレーションを行うことができ、キャリブレーションに要する時間を大幅に短縮できる。
また、デコーダ２０で各ワード線ＷＬを複数のブロックごとに管理する場合には、（２ｎ−１）≪ｐであるので第２の実施の形態よりもさらなるキャリブレーション時間の短縮と制御の簡素化を測ることができる。
【００４９】
次に、図９を参照して、本発明の第４の実施の形態にかかる表面形状認識センサ装置について説明する。図９は第４の実施の形態にかかる表面形状認識センサ装置で用いるデコーダ２０Ｃを示すブロック図である。
第３の実施の形態では、各ブロックに一括多重選択回路１１５を設けて、キャリブレーション時に多重選択制御信号ＳＳを出力することにより、すべてのワード線ＷＬを多重選択する場合について説明した。本実施の形態では、各ブロックに一括多重選択回路１１５を設けるのではなく、各ブロックへ供給されるアドレス信号ＡＤＢ，ＡＤＷとして一括選択アドレス値を出力する一括選択アドレス出力回路を用いてすべてのワード線を同時に選択する場合について説明する。
【００５０】
第１の実施の形態のデコーダ２０（図３参照）と比較して、本実施の形態のデコーダ２０Ｃには、図９に示すように、アドレスゲート回路１３０と一括選択アドレス出力回路１４０とが設けられている。アドレスゲート回路１３０は、各アドレス信号線ごとに設けられたゲート１３１からなり、これらゲート１３１から当該アドレス値と非選択制御信号ＳＩ（負論理）との論理積（ＡＮＤ）が出力される。一括選択アドレス出力回路１４０は、各アドレス信号線ごとに設けられたゲート１４１からなり、これらゲート１４１からゲート１３１の出力と多重選択制御信号ＳＳとの論理和（ＯＲ）が、各ブロックへのアドレス信号ＡＤＢ，ＡＤＷとして出力される。
【００５１】
デコーダ２０Ｃにおいて、通常の表面形状検出動作時には、非選択制御信号ＳＩをＨｉｇｈレベルとすることによりゲート１３１はバッファとして動作する。また、多重選択制御信号ＳＳをＬｏｗレベルとすることによりゲート１４１もバッファとして動作する。
これにより、アドレス信号ＡＤＢ，ＡＤＷがそのまま各ブロックへ供給されるため、これらアドレス値に対応した１本のワード線ＷＬのみがアクティブ状態となる。
なお、上記非選択制御信号ＳＩおよび多重選択制御信号ＳＳは、表面形状認識センサ装置を外部から制御するＣＰＵなどの上位装置である制御回路５０から供給されているが、表面形状認識センサ装置の内部で別途生成して供給するようにしてもよい。
【００５２】
一方、キャリブレーション時には、非選択制御信号ＳＩをＬｏｗレベルとすることにより、各ゲート１３１の出力がＬｏｗレベルとなるため、多重選択制御信号ＳＳのレベルに応じたアドレス値が各ブロックへ供給される。
このとき、すべてのワード線ＷＬを選択するための一括選択アドレス値として、すべてのアドレス線がＨｉｇｈレベルとなる値を予め設定しておくことにより、多重選択制御信号ＳＳをＨｉｇｈレベルとするだけで、各ゲート１３１から上記一括選択アドレス値が各ブロックのゲート１１０，１２０へ供給される。これにより、前述した図８と同様にしてすべてのワード線ＷＬがアクティブ状態となる。
【００５３】
なお、前述したとおり、アドレス信号ＡＤＢ，ＡＤＷとしては相補信号が用いられており、各ゲート１１０，１２０には、それぞれデコードするアドレスでＨｉｇｈレベルとなる正論理または負論理のアドレスビットが選択的に入力されている。したがって、多重選択制御信号ＳＳに応じてすべてのアドレス線がＨｉｇｈレベルとなる一括選択アドレス値を一括選択アドレス出力回路１４０から出力することにより、すべてのワード線がアクティブ状態となる。
また、多重選択制御信号ＳＳをＬｏｗレベルとした場合、アドレスゲート回路１３０の出力がアドレス信号ＡＤＢ，ＡＤＷとして出力される。このとき、非選択制御信号ＳＩをＬｏｗレベルとしておくことにより、すべてのアドレス線がＬｏｗレベルとなり、いずれのワード線ＷＬも選択されない状態となる。
【００５４】
このように、一括選択アドレス出力回路１４０を設けて、キャリブレーション時には、各ブロックへ供給されるアドレス信号ＡＤＢ，ＡＤＷとして一括選択アドレス値を出力することにより、すべてのワード線を同時に選択するようにしたので、第３の実施の形態と同様に、第１の実施の形態に比較してｐ倍（ｐはワード線ＷＬの数）の速さでキャリブレーションを行うことができ、キャリブレーションに要する時間を大幅に短縮できる。また、第３の実施の形態のように各ブロックに一括多重選択回路１１５を設ける必要がなくなり、回路構成をさらに削減できる。
【００５５】
【発明の効果】
以上説明したように、本発明は、各センサセルが共通して接続されるキャリブレーション信号線を設けて、このキャリブレーション信号線を介して各センサセルへキャリブレーションを指示するためのキャリブレーション信号を供給し、各センサセルでは、キャリブレーション信号線からキャリブレーション信号が供給されている状態で、デコーダによる、センシング動作で選択したブロック内ですべてまたは複数のワード線を同時に選択する動作、あるいはすべてのワード線を同時に選択する動作により、当該センサセルのワード線が選択された場合に、キャリブレーション回路を用いてセンサ回路の検出感度を調整するキャリブレーション動作を行うようにしたので、従来のように、キャリブレーション制御回路を付加することなく、通常のセンシングに用いるデコーダを利用してキャリブレーションすることができ、回路規模の増大を低減できる。また、制御動作もキャリブレーション信号の状態を変化させて、通常の表面形状検出動作と全く同じことをすればよく、制御を簡素化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる表面形状認識センサ装置の構成を示すブロック図である。
【図２】本発明の一実施の形態にかかるセンサセルを示すブロック図である。
【図３】本発明の第１の実施の形態にかかる表面形状認識センサ装置で用いるデコーダを示すブロック図である。
【図４】図３のデコーダの動作を示すタイミングチャートである。
【図５】本発明の第２の実施の形態にかかる表面形状認識センサ装置で用いるデコーダを示すブロック図である。
【図６】図５のデコーダの動作を示すタイミングチャートである。
【図７】本発明の第３の実施の形態にかかる表面形状認識センサ装置で用いるデコーダを示すブロック図である。
【図８】図７のデコーダの動作を示すタイミングチャートである。
【図９】本発明の第４の実施の形態にかかる表面形状認識センサ装置で用いるデコーダを示すブロック図である。
【図１０】一般的な表面形状認識センサ装置の使用状態を示す説明図である。
【図１１】従来の表面形状認識センサ装置の全体構成図である。
【図１２】従来のセンサセルを示すブロック図である。
【図１３】活性状態と非活性状態に制御できる負荷素子の実現例である。
【図１４】センサセルの検出動作を示すタイミングチャートである。
【図１５】センサセルでのキャリブレーション動作を示すタイミングチャートである。
【符号の説明】
１０…表面形状認識センサ装置、１１…センサセル、１２…センサ面、１３…指、１４…指表面、１５…パシベーション膜、１６…絶縁層、２０，２０Ａ，２０Ｂ，２０Ｃ…デコーダ、３０…Ａ／Ｄ変換回路、３０Ａ…デジタル出力信号、１…検出素子、１Ａ…電気量、１Ｂ…センサ電極、２…センサ回路、２１…電圧−時間変換回路（ＶＴ変換回路）、２２…しきい値回路、２Ａ…出力信号、３…キャリブレーション回路、３１…負荷回路、３２…カウンタ回路、３３…時間信号比較回路、３Ａ…基準パルス信号、３Ｂ…カウンタ入力信号、４…選択回路、１０１，１０２，１０３…ブロック、１１０…ゲート（ＡＮＤ）、１１１，１２１…バッファ、１１２…ゲート（ＥＯＲ）、１１３…ブロック多重選択回路、１１４…ゲート（ＯＲ）、１１５…一括多重選択回路、１２０…ゲート（ＡＮＤ）、１２２…ゲート（ＡＮＤ）、１３０…アドレスゲート回路、１３１…ゲート（ＡＮＤ）、１４０…一括選択アドレス出力回路、１４１…ゲート（ＯＲ）、ＷＬ，ＷＬ１〜ＷＬｐ…セル選択線、ＤＬ，ＤＬ１〜ＤＬｑ…データ線、ＣＬ…キャリブレーション信号線、ＣＡＬ…キャリブレーション信号、ＡＤＢ…アドレス信号（ブロック選択）、ＡＤＷ…アドレス信号（ワード線選択）、ＳＢ１，ＳＢ２，ＳＢ３…ブロック選択信号、ＳＳ…多重選択制御信号、ＳＳ１，ＳＳ２，ＳＳ３…ブロック多重選択制御信号、ＳＩ…非選択制御信号、Ｚ１〜ＺＮ…負荷素子、ＶＤＤ…電源電圧、Ｃｆ…検出容量、Ｃｐ０…寄生容量、ＣＬ…容量、Ｒａ…抵抗、Ｉ，ＩＶＴ…電流源、Ｑ１…ＰｃｈＭＯＳＦＥＴ、Ｑ２…ＮｃｈＭＯＳＦＥＴ、ＲＥ，／ＰＲＥ…センサ回路制御信号、Ｎ１，Ｎ２…節点。
【図１】
0003545389.tif 000002
【図２】
0003545389.tif 000003
【図３】
0003545389.tif 000004
【図４】
0003545389.tif 000005
【図５】
0003545389.tif 000006
【図６】
0003545389.tif 000007
【図７】
0003545389.tif 000008
【図８】
0003545389.tif 000009
【図９】
0003545389.tif 000010
【図１０】
0003545389.tif 000011
【図１１】
0003545389.tif 000012
【図１２】
0003545389.tif 000013
【図１３】
0003545389.tif 000014
【図１４】
0003545389.tif 000015
【図１５】
0003545389.tif 000016