(57)【特許請求の範囲】
【請求項１】
増幅器と、
該増幅器の入力信号と、該増幅器の出力との誤差信号を求める手段と、
該誤差信号から該増幅器の歪み特性成分を補償する補償係数を適応型アルゴリズムにより生成する手段と、
該生成された補償係数を該入力信号に対応して出力する手段と、
該入力信号に対応して出力される補償係数を該入力信号に乗積して、該増幅器に入力する手段とを
有することを特徴とする歪補償を有する増幅器。
【請求項２】
請求項１において、
該入力信号に対応して出力する手段は、入力信号の振幅に対応した歪補償係数を出力することを特徴とする歪補償を有する増幅器。
【請求項３】
請求項１において、
該入力信号に対応して出力する手段は、入力信号の電力に対応した歪補償係数を出力することを特徴とする歪補償を有する増幅器。
【請求項４】
請求項１において、
該入力信号に対応して出力する手段は、入力信号の振幅の関数に対応した歪補償係数を出力することを特徴とする歪補償を有する増幅器。
【請求項５】
請求項１において、
該入力信号に対応して出力する手段は、入力信号の電力の関数に対応した歪補償係数を出力することを特徴とする歪補償を有する増幅器。
【請求項６】
請求項１、２、３、４または５において、
該入力信号に対応して出力される補償係数を該入力信号に乗積して、該増幅器に入力する手段は、該入力信号に対して出力された歪補償係数を複素数で乗積することを特徴とする歪補償を有する増幅器。
【請求項７】
請求項１、２、３、４または５において、
該適応型アルゴリズムをＬＭＳ適応アルゴリズムとすることを特徴とする歪補償を有する増幅器。
【請求項８】
請求項１、２、３、４または５において、
該適応型アルゴリズムをＲＬＳ適応アルゴリズムとすることを特徴とする歪補償を有する増幅器。
【請求項９】
請求項１、２、３、４または５において、
該増幅器の入力側に直交信号変調器と、該増幅器の出力側に該増幅器から分岐される信号を復調する直交信号復調器を有し、且つ該適応型アルゴリズムを該直交信号復調器からの復調複素信号の象限情報を用いる適応アルゴリズムとすることを特徴とする歪補償を有する増幅器。
【請求項１０】
請求項１、２、３、４または５において、
該誤差信号から該増幅器の歪み特性成分を補償する該補償係数を適応型アルゴリズムにより生成する手段に機能的に接続され、生成された補償係数に基づき、所定関数により補償係数を演算し、該演算により求められた補償係数により、該生成された補償係数を補間することを特徴とする歪補償を有する増幅器。
【請求項１１】
請求項１０において、
該所定関数を一次関数とすることを特徴とする歪補償を有する増幅器。
【請求項１２】
請求項１、２、３、４または５において、
更に、歪補償係数の初期値を出力する手段を有し、該手段は、該生成された補償係数を該入力信号に対応して出力するのに先立って、該初期値を該入力信号に乗積することを特徴とする歪補償を有する増幅器。
【請求項１３】
請求項１、２、３、４または５において、
該誤差信号から該増幅器の歪み特性成分を補償する補償係数を適応型アルゴリズムにより生成する手段により生成される補償係数の更新と、該入力信号に対応して出力される補償係数を該入力信号に乗積して、該増幅器に入力する手段における該補償係数の該入力信号への乗積とを時間的に独立して行うように制御する手段を有することを特徴とする歪補償を有する増幅器。
【請求項１４】
請求項１３において、
該補償係数の該入力信号への乗積とを時間的に独立して行うように制御する手段は、デュアルポートＲＡＭを有し、該デュアルポートＲＡＭへの該補償係数の更新書き込みと、該デュアルポートＲＡＭからの該補償係数の読出しが時間的に独立されることを特徴とする歪補償を有する増幅器。
【請求項１５】
請求項１、２、３、４または５において、
更に、所定振幅値まで漸次増加する波形の信号を発生するトレーニング信号発振器を有し、トレーニング期間に該波形の信号を繰り返し入力し、振幅をスイープして該所定振幅値の範囲で歪み補償係数を推定するようにしたことを特徴とする歪補償を有する増幅器。
【請求項１６】
請求項１、２、３、４または５において、
該増幅器の入力側に直交信号変調器と、該増幅器の出力側に該増幅器から分岐される信号を復調する直交信号復調器と更に、該直交信号復調器からの復調信号について、その最大値、最少値に基づき、該直交信号復調器を含む系のＤＣオフセット及び、ＩチャネルとＱチャネルのゲイン偏差を求め、これを補正するする回路を有することを特徴とする歪補償を有する増幅器。
【請求項１７】
請求項１６において、
該ＤＣオフセット及び、ＩチャネルとＱチャネルのゲイン偏差を、該直交信号復調器から単位円を出力し、該単位円に基づき該ＩチャネルとＱチャネルの最大値、最少値を検知し、該最大値、最少値に基づき補正することを特徴とする歪補償を有する増幅器。
【請求項１８】
請求項１７において、
該ＩチャネルとＱチャネルのゲイン偏差を適応アルゴリズムを用いて検知することを特徴とす歪補償を有する増幅器。
【請求項１９】
請求項１６において、
更に、複素平面での単位円を発生するトレーニング信号発振器を有し、トレーニング期間に該単位円の信号を繰り返し入力し、振幅をスイープして該所定振幅値の範囲で歪み補償係数を推定するようにしたことを特徴とする歪補償を有する増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、歪み補償を有する増幅器に関する。特に、線形変調信号を増幅する電力増幅器、あるいは線形変調信号の受信機に用いる低雑音増幅器等として使用される歪み補償を有する増幅器に関する。
【０００２】
【従来の技術】
線形変調信号を増幅する電力増幅器、あるいは線形変調信号の受信機に用いる低雑音増幅器として、スペクトラム特性や信号の歪みに起因する伝送特性の劣化を抑えるために線形性の高い増幅器が要求される。
【０００３】
一方、多くの用途分野において、増幅器には常に高い電力効率が求められる。しかし、増幅器の線形性と効率は一般に相反する特性であり、これを両立させるためにこれまで様々な歪補償方式が提案されている。
【０００４】
かかる歪補償方式の一つとしてプリディストータが知られている。プリディストータの原理は、増幅器の入力信号に対して増幅器の歪み特性と逆の特性をあらかじめ付加しておくことにより、増幅器の出力において歪みのない所望信号を得る方式である。
【０００５】
図１４にプリディストータの従来例を示す。図において、１は直交変調器の出力を増幅する電力増幅器である。入力ベースバンド信号Ｉ、Ｑはそれぞれ歪み補償テーブル８からの補償値ΔＩ０  、ΔＱ０  が加算器６で加算され、直交変調器２に入力される。直交変調信号は電力増幅器１で増幅され歪みが付加される。この歪みは、補償値により打ち消される。
【０００６】
増幅器１の出力信号の一部は直交復調器３で復調されＩ’、Ｑ’のベースバンド信号を得る。この際、ローカル発振器４からのローカル復調信号の位相を、Ｉ’、Ｑ’の位相が入力信号Ｉ、Ｑの位相と一致するように移相器５により調整する。
【０００７】
得られたＩ’、Ｑ’を入力ベースバンド信号Ｉ、Ｑと比較器７で比較し、その誤差から歪補償テーブル８の値を更新するように、ΔＩ１  、ΔＱ１  を得て歪み補償テーブル器８に記憶する。
【０００８】
以上に説明した従来方式では、増幅器１の歪みを直交座標系での各成分の誤差として求め、その逆特性を各軸の成分に加算することによりプリディストーション（予備補正）が行われる。
【０００９】
従って、従来の方式では次のような問題がある。即ち、
（ａ）増幅器１の歪みは、増幅歪みと位相歪みをもつため、歪補償テーブル８は入力信号Ｉ、Ｑで表される二次元平面の各点に対応した数の補償値をもつことが必要である。このため入力信号Ｉ、Ｑの量子化ビット数をｎビットとした場合の容量として、２２ｎ×ｎビットが必要となる。
【００１０】
（ｂ）一方、歪補償を極座標系で行う方式では、補償テーブル８は一次元で構成できる。しかし直交変調器２及び、直交復調器３とのインターフェイスに際して、極座標／直交座標、直交座標／極座標の変換演算が必要となる。
【００１１】
（ｃ）ベースバンド入力信号Ｉ、Ｑと復調信号Ｉ’、Ｑ’は同位相でなければならない。このため直交変調器３である直交検波器のローカル位相を調整する移相器５が必要となる。又、増幅器１の位相回転量は  動作温度、経年変化などで変動するため、ローカル位相を適応的に動作に対応させて、最適状態に保持する機能が必要である。
【００１２】
（ｄ）さらに増幅器、フィルタ等により遅延が生じるため、入力信号Ｉ、Ｑと復調信号Ｉ’、Ｑ’には時間的なずれがある。このため歪補償テーブル８から入力信号に付加する誤差信号は、入力信号に対して最適とならず、リニアライザとしての特性が劣化する。
【００１３】
【発明が解決しようとする課題】
したがって、本発明の目的は、上記従来の問題点を解決する増幅器を提供することにある。
【００１４】
更に、本発明の目的は、歪補償テーブルの容量を小さくできる歪み補償機能を有する増幅器を提供することにある。
【００１５】
また、  本発明の目的は、  極座標／直交座標、直交座標／極座標の変換演算の必要を解消する歪み補償機能を有する増幅器を提供することにある。
【００１６】
更に又、  本発明の目的は、経年変化の少ない歪み補償増幅器を提供することにある。
【００１７】
【課題を解決するための手段】
上記の本発明の課題を達成する歪み補償機能を有する増幅器は、  基本的構成として増幅器の入力信号と、該増幅器の出力との誤差信号を求める手段と、誤差信号から増幅器の歪み特性成分を補償する補償係数を適応型アルゴリズムにより生成する手段と、生成された補償係数を該入力信号に対応して出力する手段と、入力信号に対応して出力される補償係数を入力信号に乗積して、増幅器に入力する手段とを有する。
【００１８】
更に具体的には、入力信号に対応して出力する手段は、入力信号の振幅に対応した歪補償係数を出力し、入力信号の電力に対応した歪補償係数を出力し、入力信号の振幅の関数に対応した歪補償係数を出力し、あるいは入力信号の電力の関数に対応した歪補償係数を出力する。
【００１９】
又、上記適応型アルゴリズムをＬＭＳ適応アルゴリズムとし、或いはＲＬＳ適応アルゴリズムとする。
【００２０】
更に、増幅器の入力側に直交信号変調器と、増幅器の出力側に増幅器から分岐される信号を復調する直交信号復調器を有する構成において、前記適応型アルゴリズムを直交信号復調器からの復調複素信号の象限情報を用いる適応アルゴリズムとする。
【００２１】
更に又、補償係数を記憶するテーブルの容量の小型化、あるいはより細かな補償係数の生成を目的として、誤差信号から増幅器の歪み特性成分を補償する補償係数を適応型アルゴリズムにより生成する手段に機能的に接続され、生成された補償係数に基づき、所定関数により補償係数を演算し、演算により求められた補償係数により、生成された補償係数を補間する。
【００２２】
また、上記において、一例として所定関数を一次関数とする。
【００２３】
更に、歪補償係数の初期値を出力する手段を有し、この手段は、生成された補償係数を入力信号に対応して出力するのに先立って、当該初期値を入力信号に乗積する。これにより、引き込み速度を速くすることが出来る。
【００２４】
誤差信号から増幅器の歪み特性成分を補償する補償係数を適応型アルゴリズムにより生成する手段により生成される補償係数の更新と、入力信号に対応して出力される補償係数を該入力信号に乗積して、増幅器に入力する手段における補償係数の該入力信号への乗積とを時間的に独立して行う。このために一例として補償係数の該入力信号への乗積とを時間的に独立して行うように制御する手段として、デュアルポートＲＡＭを有し、デュアルポートＲＡＭへの補償係数の更新書き込みと、該デュアルポートＲＡＭからの該補償係数の読出しが時間的に独立される。これにより系の遅延の影響が回避される。
【００２５】
更に、所定振幅値まで漸次増加する波形の信号を発生するトレーニング信号発振器を有し、トレーニング期間に該波形の信号を繰り返し入力し、振幅をスイープして該所定振幅値の範囲で歪み補償係数を推定する。この場合も所定振幅範囲に於いて歪み補償係数の引き込みが速く行える。
【００２６】
また、復調系の誤差を補正すべく、増幅器の入力側に直交信号変調器と、増幅器の出力側に分岐される信号を復調する直交信号復調器と更に、直交信号復調器からの復調信号について、その最大値、最少値に基づき、該直交信号復調器を含む系のＤＣオフセット及び、ＩチャネルとＱチャネルのゲイン偏差を求め、これを補正するする回路を有する。
【００２７】
前記ＤＣオフセット及び、ＩチャネルとＱチャネルのゲイン偏差を、直交信号復調器から単位円を出力し、該単位円に基づき該ＩチャネルとＱチャネルの最大値、最少値を検知し、該最大値、最少値に基づき補正する。
【００２８】
ＩチャネルとＱチャネルのゲイン偏差を適応アルゴリズムを用いて検知することを特徴とす歪補償を有する増幅器。
【００２９】
更に、複素平面での単位円を発生するトレーニング信号発振器を有し、トレーニング期間に該単位円の信号を繰り返し入力し、振幅をスイープして所定振幅値の範囲で歪み補償係数を推定する。
【００３０】
【発明の実施の形態】
以下本発明の実施の形態を図面にしたがい説明する。  尚、  図において同一又は類似のものには、同一の参照番号及び記号を付して説明する。  ここで、  本発明のより好ましい理解のために、  先に原理図である図１を参照して説明する。
【００３１】
図１において、参照番号１、２、３及び４は、図１４に於けると同様にそれぞれ電力増幅器、  直交変調器、直交復調器及びローカル発振器である。更に、図１において、ベースバンド信号は全て複素信号として考える。ベースバンド入力信号Ｘ（ｔ）  は、乗算器６に於いて適応型アルゴリズムによる推定補償係数生成回路５０の歪み補償係数出力と乗積される。
【００３２】
ここで本発明の特徴として、適応型アルゴリズムによる推定補償係数生成回路５０は、ベースバンド入力信号の振幅に対応した似た歪み補償係数を出力する。かかる歪み補償係数は、増幅器１の振幅歪みと位相歪みの関数であることを利用する。したがって適応型アルゴリズムによる推定補償係数生成回路５０は入力信号の振幅、電力あるいはそれらの関数に対応した歪み補償係数を持つ。
【００３３】
ある振幅での増幅器１の振幅歪み及び、位相歪みは、一つの複素の値として表現できる。よって各振幅に対応した複素係数を歪み補償係数としてベースバンド入力信号に乗算器６で乗積することでプリディストーションを行う。
【００３４】
更に、かかる歪み補償係数の推定に本発明では、適応アルゴリズムを用いる。適応アルゴリズムの例については後に説明する。また必要により、適応型アルゴリズムによる推定補償係数生成回路５０の内容の更新と入力信号に対する歪み補償係数の乗積を時間的に独立して行うことも可能である。
【００３５】
図１において、９は、歪み補償係数を入力信号に対する何れかのパラメータ、即ち入力電力、振幅あるいはそれらの関数に対応したかにより、それに対応した適応型アルゴリズムによる推定補償係数生成回路５０に対するアクセス信号を生成する回路である。
【００３６】
上記の原理により、本発明は増幅器１の非線形歪みを適応アルゴリズムを用いて推定し、ディジタル処理によりプリディストーションを行う歪補償方式を特徴とする。歪みは、入力振幅の非線形関数なので、量子化された入力の各値に対して、それぞれ独立に歪みを推定する。この時、適応アルゴリズムを用いて増幅器１の出力信号とリファレンス信号即ち、入力信号との誤差を最小にする補正値を求める。より具体的には、本発明では、適応型アルゴリズムによる推定補償係数生成回路５０に蓄積される値を入力振幅あるいは入力電力に対応して持つことにより、一次元の歪補償テーブルとなる。このため、推定補償係数生成回路５０の容量が２ｎ  ×ｎビットに削減される。
【００３７】
これは、従来方式の１／２ｎ  に相当する。歪補償テーブルの容量は、増幅器１の非線形歪特性をどの程度の折れ線グラフで近似するかを意味している。この歪推定の分解能が変調信号の量子化ビット数よりも少なくても良い場合は、推定補償係数生成回路５０の容量は更に削減が可能となる。
【００３８】
図１に示される通り本発明においては、図１４と比較すると極座標／直交座標、直交座標／極座標の変換が不要となる。
【００３９】
更に、復調器ローカル位相の調整が不要となる。本発明では複素歪補償係数を乗積することにより増幅器１の歪みの逆特性を付加しているため、０〜２πの位相回転に対して補正する能力をもつ。
【００４０】
また歪補償係数を適応アルゴリズムにより推定しているため、復調位相の時間的な変化に対して、復調位相を調整することなく常に最適なプリディストーションが可能となる。
【００４１】
更に、推定補償係数生成回路５０の更新と入力信号への乗積を時間的に分離する場合、系の遅延の影響を受けずに常に最適なプリディストーションが可能となる。
【００４２】
ここで、適応アルゴリズムには一般的に知られた様々な方法があるが、例えば現代工学社（８７／９／１０発行）の書籍「適応フィルタ入門」Ｓ．ヘイキン著等に解説されている。
【００４３】
ここでは最小二乗法（ＬＭＳ）と指数重み付き逐次最小二乗法（ＲＬＳ）を用いた場合について本発明の実施の形態を説明する。
【００４４】
ここで最小二乗法とは、例えば、時刻ｔ１，ｔ２，．．ｔｎの時の入力信号を、ｕ（１），ｕ（２）．．．ｕ（ｎ）とし、ｘ（ｔｉ）＝ｕ（ｉ）  ｉ＝１，２，．．．ｎで定義される平滑曲線でこの入力信号の集合を近似することを考える。この近似の際に、入力信号ｕ（ｉ）とｘ（ｔｉ）の差の二乗和を最小にすることが最小二乗法の概念である。
【００４５】
（ａ）ＬＭＳアルゴリズムによる実施の形態
図２に本発明の一実施の形態のブロック図を示す。尚、図２及び以下の図において説明する実施の形態では変調器および復調器は、図示省略されている。図において、適応アルゴリズムにより推定される歪み補償係数を生成する回路即ち、推定補償係数生成回路５０は、歪み補償係数を記憶するテーブル５００、加算器５０１、乗算器５０２、５０３、５０４および複素数変換回路８を含んで構成される。
【００４６】
そして、図２において補償すべき歪み量の推定は、以下の数１の演算により行われる。
【００４７】
【数１】
0003560398.tif 000002
【００４８】
ここで、ｘ（ｔ）は、入力ベースバンド信号、ｆ（ｐ）は、増幅器１の歪関数、ｈ（ｐ）は、更新される推定歪補償係数およびμは、ステップサイズ・パラメータである。更に、数１において、ｘ、ｙ、ｆ、ｈ、ｕ、ｅは複素数、＊は共役複素数を表す。又、ｕ（ｔ）は、増幅器１の振幅歪みがあまり大きくない（ｈｎ−１  （ｐ）ｈ＊  ｎ−１  （ｐ）〜１）と仮定して近似する。
【００４９】
上記の条件において、数１の内容の意味を説明する。式（１）のｈｎ  （ｐ）は、更新される推定歪補償係数であり、歪み補償係数を記憶するテーブル５００への入力である。増幅器１の出力ｙ（ｔ）から、共役複素数生成回路である複素数変換回路８に於いて、ｙ＊  （ｔ）を得る。したがって、乗算器５０４の出力は、一時点前の推定歪補償係数をｈｎ−１  （ｐ）とすると、ｙ＊  （ｔ）ｈｎ−１  （ｐ）となる。
【００５０】
乗算器５０４の出力は、更に乗算器５０３で比較器７の出力ｅ（ｔ）と乗算され、ｙ＊  （ｔ）ｈｎ−１  （ｐ）ｅ（ｔ）となる。更に、これに、乗算器５０３でステップサイズ・パラメータμが乗算される。
【００５１】
したがって、更新される推定歪補償係数ｈｎ  （ｐ）は、
ｈｎ  （ｐ）＝μｙ＊  （ｔ）ｈｎ−１  （ｐ）ｅ（ｔ）＋ｈｎ−１  （ｐ）となる。
【００５２】
ここで、ｙ＊  （ｔ）ｈｎ−１  （ｐ）＝Ｕ＊  （ｔ）とすると、数１の式（１）のように表される。
【００５３】
また、ｅ（ｔ）は、式（２）に示されるように減算器７の出力であり、入力と出力の誤差である。更に、式（３）のｕ（ｔ）は、増幅器１の振幅歪みが余り大きくなく、式（４）のように仮定して近似される。したがって、Ｕ＊  （ｔ）の共役複素数Ｕ（ｔ）は、式（３）のように表される。
【００５４】
ここで、式（６）は、回路９が、入力信号の電力の大きさを求める回路であることを意味する。これを入力の振幅を求める回路とする場合は、式（６）は｜ｘ（ｔ）｜で表わされる。あるいは電力または振幅の関数とする場合は、それぞれｇ（｜ｘ（ｔ）｜２  ）、ｇ（｜ｘ（ｔ）｜）で表わされる。
【００５５】
更に、かかる回路９により求められた値は、歪み補償係数を記憶するテーブル５００に対する書き込み、読みだし時のアドレスとなる。
【００５６】
この書き込み更新と、入力信号への推定歪み補償係数の乗積とは別個に行う場合は、系への遅延の影響なしに常にプリディストーションが可能である。
【００５７】
（ｂ）クリップトＬＭＳアルゴリズムによる実施の形態
上記図２においては、式（１）の演算ではｈｎ  （ｐ）を更新するために複素乗算が２回（乗算器５０３、５０４による乗算）、実数乗算が１回（乗算器５０２でのμとの乗算）が必要である。この乗算回数を削減する実施の形態が図３に示される。
【００５８】
即ち、図３は、更に上記図２の実施の形態の拡張であり、復調複素信号の象限情報を用いた適応アルゴリスムにより歪み補償係数を推定するようにした実施の形態である。構成は、図２の実施の形態の構成に加え、更に象限判定器５０５、５０６を有し、且つ乗算器５０３、５０４を位相回転器としている。
【００５９】
かかる構成において、上記数１の式（１）を、数２の式（７）置き換える。
【００６０】
【数２】
0003560398.tif 000003
【００６１】
式（７）を実現するには、図３の回路において、μの乗算は、μ＝１／２ｎ  としてビットシフトで行う。これにより式（７）の右辺第二項は、ｅ（ｔ）に対する０、±π／２、πの回転演算となる。これを行う位相回転器５０３、５０４はハードウェアで構成される場合、正負の符号変換とセレクタで実現できる。
【００６２】
更に、数２におけるｓｇｎ（Ｒ）、ｓｇｎ（Ｘ）は、複素信号の実部と虚部のそれぞれを０を中心として比較する比較器により構成される象限判定器５０５、５０６において、求められる。入力複素信号が０より大きい場合は１、小さい場合は−１を出力する。これにより復調複素信号が４つの象限のいずれにあるかが４ビットで表現出来る。
【００６３】
（ｃ）指数重み付きＲＬＳ（逐次最少二乗法）による実施の形態
図４は、適応アルゴリズムとして指数重み付きＲＬＳを用いた例に対応する構成例ブロック図でる。
【００６４】
かかる実施の形態に対応する適応アルゴリズムによる推定歪み補償係数を求める演算は数３に示すように与えられる。
【００６５】
【数３】
0003560398.tif 000004
【００６６】
歪み補償係数を記憶するテーブル５００に更新される推定歪み補償係数ｈ（ｉ）は、誤差検出器７より得られる誤差信号ｅ（ｉ）に共役複素数変換回路８０からのＫの共役値Ｋ＊  を乗算したものと、一時点前の歪み補償係数ｈ（ｉ−１）を加算器５０１で加算したものであり、式（８）に示される。
【００６７】
ここで、Ｋはカルマンベクトルと呼ばれ、数３の式（９）により求められる。式（９）の分母において、ｖは推定誤差ｅ（ｉ）の分散であり、正の小さな整数たとえば、１である。ｕ＊  （ｉ）は共役複素数変換回路８２の出力であり、ｕ（ｉ）は共役複素数変換回路８１及び乗算器５０７により得られ、数１の式（３）と同様に表される近似値である。したがって、乗算器５０８でｕ＊  （ｉ）とＴ（ｉ）との積が得られる。これに加算器５０９でｖが加算され、式（９）の分母となる。
【００６８】
一方、式（９）の分子であるＴ（ｉ）は、式（１１）の関係になり、式（１１）に現れるＰ（ｉ−１）は、式（１０）の関係を持つ。ここで、式（１０）のＰ（ｉ）は、本アルゴリズムにおいて相関行列と呼ばれる。
【００６９】
Ｔ（ｉ）は、乗算器５１０の出力であり、ｕ（ｉ）と乗算器５１１の出力であるλ−１Ｐ（ｉ−１）の積で表される。更にＰ（ｉ）は、乗算器５１２の出力即ち、共役複素数変換回路８３からのｕ＊  （ｉ）とカルマン係数Ｋとの積を、乗算器５１１の出力即ち、Ｐ（ｉ−１）とλの逆数λ−１との積から引き算回路５１３で引き算した結果である。
【００７０】
上記のλは忘却係数であり、０＜λ≦１の範囲にあり、λ＝１の時、Ｐ（ｉ）の値が累積され、０に近くなると、過去の値を消していく即ち、忘却していく。これは、例として増幅器の特性が時間で温度等の要因で変化する場合、過去の状態を全て累積する場合は、収束が遅くなる。したがって、通常は、０．９に近い最適値が選択される。
【００７１】
更に、図４に戻ると、５１４は割り算回路であり、加算器５０９の出力を分母とし、Ｔ（ｉ）を分子として演算を行う。これにより、式（９）のカルマンベクトルＫが得られる。
【００７２】
図５は、本発明の別の実施の形態ブロック図であり、特に歪み補償係数を記憶するテーブル５００の容量を小さく出来るものである。前提として図２、図３に示すＬＭＳアルゴリズムによる構成に適用されているが、これに限定されず、図４のＲＬＳアルゴリズムによる実施の形態等にも適用可能である。
【００７３】
図６は、図５の動作を説明する図である。即ち、図５の実施の形態は、推定歪み補償係数を実際の推定値を基に、隣接する時点の推定値を演算により求め補間するようにしたものである。この演算のために図５において、内挿値演算回路５３０を備えている。
【００７４】
今、歪み補償係数を記憶するテーブル５００から既に説明したアルゴリズム基づき推定された歪み補償係数について、ｐｎ  の時ｈｎ  、ｐｎ＋１  の時ｈｎ＋１  とすると、図６に示すようにｐｎ  とｐｎ＋１  の間は、一次関数の値ｈ（ｐ）で近似補間する。
【００７５】
この時の補間値は、数４に従い内挿値演算回路５３０で求められる。
【００７６】
【数４】
0003560398.tif 000005
【００７７】
即ち、ｐ＝ｐｎ  の時ｈｎ  とすると、ｐがｐｎ  ＜ｐ＜ｐｎ＋１  にある時、式（１２）で求められる値となる。
【００７８】
このようにして求められた、補間値を図５の構成において、スイッチ５３１で切り換えて、乗算器６に接続するようにしている。かかる構成により、歪み補償係数を記憶するテーブル５００の容量を小さくでき、あるいは補償係数テーブル５００の容量を同一とすると、より細かな補償係数値を入力信号Ｘ（ｔ）に与え、きめ細かな歪み補償を行うことが可能である。
【００７９】
図７は、本発明の別の実施の形態ブロック図である。歪み補償係数の初期値を予め用意しておき、状況に応じて適応アルゴリズムにより更新するものである。図７において、図２の実施の形態を基本として歪み補償係数の初期値を保持する初期値テーブル５２０を有している。
【００８０】
５２１は、切替えスイッチであり、初期値テーブル５２０に接続し、予め用意した値を歪み補償係数として入力信号に乗積する。状況に応じて、スイッチ５２１を乗算器５０１に接続して推定される歪み補償係数値で更新する。かかる構成により、収束速度の向上が期待出来る。
【００８１】
尚、図７は、ＬＭＳアルゴリズムを用いる例に適用しているが、これに限られず、上記図４で説明したＲＬＳアルゴリズムを用いる場合にも同様に適用可能である。
【００８２】
図８は、歪み補償係数を記憶するテーブル５００の内容の更新と入力信号に対する歪み補償係数の乗積を時間的に独立して行う場合の実施の形態ブロック図である。図８の構成は、図２のＬＭＳアルゴリズムの構成を前提としているが、これに限定されず、図４のＲＬＳアルゴリズムの構成を前提とすることも勿論可能である。
【００８３】
図８において、更に付加回路として、歪み補償係数を記憶するテーブル５００と同様の付加歪補償テーブル５０１を設けている。したがって、歪補償係数値の入力信号に対する乗積は、歪み補償係数を記憶するテーブル５００の出力により行い。歪補償係数値の更新は、付加歪補償テーブル５０１に対して行うようにする。これにより、歪補償係数値の更新と入力信号に対する歪み補償係数の乗積を時間的に独立して行うことが可能である。
【００８４】
ここで、歪み補償係数を記憶するテーブル５００及び付加歪補償テーブル５０１として一対のテーブル用メモリを設ける他に、デュアルポートＲＡＭを用いて構成することが可能である。又、図において、１０、１１は、遅延回路であって、歪補償係数値の更新と入力信号に対する歪み補償係数の乗積のタイミングを所定の時間関係に同期させるためのものである。
【００８５】
図９は、本発明の歪み補償回路の適用例である。変調器入力を考慮すると歪み補償係数を更新するに際し、任意の入力振幅値に対して歪み補償係数ｈ（ｔ）を与えることが必要である。このために歪み補償係数ｈ（ｔ）を予め求めておくことが重要である。
【００８６】
図９において、（ｉ）に示すトレーニング信号は、０から一定振幅まで上昇する繰り返しの鋸歯状波である。このトレーニング信号を用い、事前に０から一定振幅の範囲で歪み補償係数ｈ（ｔ）を求めておくことが出来る。これにより、適切な歪み補償係数に収束を早めることが出来る。
【００８７】
図１０は、更に本発明に従う別の実施の形態ブロック図である。本発明によるプリディストータでは上記実施の形態で説明したように、入力振幅に対応した歪み補償係数を用いている。増幅器出力信号を得るための直交復調器３にＤＣオフセット、Ｉ、Ｑチャネルのゲイン差がある場合、本来同じ補正係数を与えるべきが、正しい補償係数が推定出来ずリニアライザとしての特性が劣化する。
【００８８】
したがって、図１０の実施の形態は、かかる特性劣化に対応し、復調器のオフセット、ゲインの自動調整を行うものである。特に自動補正は、ｈｎ  （ｐ）の推定の前に行うため、復調位相は未知である。このため復調位相に依存しない方法でオフセット、ゲイン偏差を測定する。
【００８９】
図１１は、直交復調器３にＤＣオフセットがある場合を説明する図である。図１１においてＩは、正常な場合の複素平面の単位円であり、ＩＩは、ＤＣオフセットがある場合の複素平面の単位円である。
【００９０】
今、図１１において、数５で表される単位円を出力する。この時のＩ／Ｑチャネルのそれぞれの最大値を測定する。これをＩチャネルについて、ｖｉｍａｘ、ｖｉｍｉｎ、Ｑチャネルについて、ｖｑｍａｘ、ｖｑｍｉｎとすると、オフセットΔｖｉ  、Δｖｑ  、ゲインＧｉ  、Ｇｑ  がそれぞれ数６、数７のように表される。
【００９１】
【数５】
0003560398.tif 000006
【００９２】
【数６】
0003560398.tif 000007
【００９３】
【数７】
0003560398.tif 000008
【００９４】
即ち、オフセットΔｖｉ  、Δｖｑ  はそれぞれｖｉｍａｘとｖｉｍｉｎの相加平均、ｖｑｍａｘとｖｑｍｉｎの相加平均で表される。また、ゲインの偏差は、ＩチャネルのゲインＧｉ  とＱチャネルのゲインＧｑ  の比ａｎ  ＝Ｇｑ  ／Ｇｉ  で求められる。ａ＝１の時、ゲイン偏差はなく、単位円は真円となる。
【００９５】
ここでＩチャネルのゲインＧｉ  、ＱチャネルのゲインＧｑ  は、それぞれ数６に示すように、最大値と最少値の差の半分として求められる。ゲイン偏差の補正は、例えばＱチャネルを参照値としてＩチャネルのゲインを可変して行う。
【００９６】
図１０について更に説明すると、上記演算を行う回路として、図１の原理図に対してＤＣオフセット及びゲイン偏差補正を行う補正部７０が設けられている。尚、図１における直交変調器２及び復調検波器３は、他の実施の形態説明図におけると同様に図示省略され、ベースバンド信号のみの構成が示されている。
【００９７】
増幅器１から分岐されるＩ、Ｑチャネル信号は、それぞれ最大値を検知する回路７０１、７１１、最小値を検知する回路７０２、７１２に入力される。更にＩチャネル側の最大値を検知する回路７０１と最小値を検知する回路７０２の出力は、和回路７０３及び差回路７０４に入力される。一方、Ｑチャネル側の最大値を検知する回路７１１と最小値を検知する回路７１２の出力は、和回路７１３及び差回路７１４に入力される。
【００９８】
和回路７０３、７１３の出力は、それぞれ１／２乗算回路７０５、７１５に入力される。したがって、１／２乗算回路７０５、７１５の出力は、数５のオフセットΔＶｉ、ΔＶｑとなる。
【００９９】
このオフセットΔＶｉ  、ΔＶｑ  は、それぞれＩ、Ｑチャネル信号から減ずるように差回路７０６、７１６に入力される。したがって、差回路７０６、７１６の出力は、増幅器１の出力からオフセットΔＶｉ  、ΔＶｑ  が打ち消されたＩ、Ｑチャネル信号となる。
【０１００】
一方、差回路７０４、７１４の出力は、割り算回路７２０に入力され、その比即ち、Ｇｑ  ／Ｇｉ  が求められる。この比Ｇｑ  ／Ｇｉ  は、上記したように、Ｑチャネルを参照値としてＩチャネルのゲインを可変してゲイン偏差の調整を行うためにＩチャネル側の差回路７０６の出力と乗算器７２１で乗算される。
【０１０１】
上記の如くしてオフセット及びゲイン調整がされた増幅器１の出力ｙ（ｔ）は、誤差検出器７において、入力信号ｘ（ｔ）との比較の対象とされる。
【０１０２】
上記の如く行われる補正後の信号は数８で与えられる。
【０１０３】
【数８】
0003560398.tif 000009
【０１０４】
ここで、上記のゲイン偏差ａｎ  は、図１０に示した如く実際にゲインの除算を行って求めることができ、ゲインの比Ｇｑ  ／Ｇｉ  を求めるのに割り算回路７２０を用いている。しかし、デジタル回路により割り算を実行させる場合、一般に複雑な構成となる。
【０１０５】
したがって、図１２は、図１０において行っている割り算回路７２０による実際の除算に代え、Ｇｉ  とＧｑ  の差が０となるようにＧｑ  ／Ｇｉ  の推定値ａｎ  をＬＭＳアルゴリズムで推定するものである。推定値ａｎ  は、数９により求められ、図１２の推定回路７３０により実行される。
【０１０６】
【数９】
0003560398.tif 000010
【０１０７】
即ち、メモリ機能を有するＧｑ  ／Ｇｉ  セットメモリ回路７３１への入力であるＧｑ  ／Ｇｉ  の推定値ａｎ  は、誤差回路７３４の出力であり、数９の式（１３）で表されるｅにステップパラメータμ、差回路７０４の出力Ｇｉ  が乗算回路７３２、７３３で乗算される。この乗算結果μｅＧｉ  とＧｑ  ／Ｇｉ  セット回路７３１の出力ａｎ−１  が加算回路７３５で加算される。
【０１０８】
推定回路７３０は、誤差回路７３４の出力ｅが０となるように動作するので、結局、乗算器７２１に乗算される補正値ａｎは式（１４）の関係からＧｑ  ／Ｇｉ  の比と等価の値に出来る。
【０１０９】
上記図１０、図１２の実施の形態において、入力信号振幅が一定の場合について説明した。この場合Ｉ、Ｑ復調信号の最大値、最小値のみから補正値を求めるため、ランダムな入力信号に対してもその観測時間を長くとることにより適用できる。また上記の測定を複数回行ってその平均値を補正値とすることにより、補正精度を向上することができる。
【０１１０】
しかし、時間が掛かると言う問題がある。図１３は、これに対応する実施の形態であり、単位円をトレーニング信号として出力する回路１０を設ける。単位円発生回路１０の出力をｘ（ｔ）の代わりトレーニング期間に入力すれば、単位円を一周する信号が出力されることにより、補正係数が取得出来る。
【０１１１】
単位円発生回路として、実部、虚部に対応してｓｉｎｅ、ｃｏｓｉｎｅの値をＲＯＭテーブルに記憶し、順次アクセスするようにして構成出来る。
【０１１２】
【発明の効果】
以上実施の形態にしたがい説明したように、本発明により次の効果が得られる。
（ａ）ディジタル処理によるプリディストータの歪補償テーブル容量を１／２ｎ  （ｎは入力信号の量子化ビット数）以下に削減することができる。これよりダイナミックレンジの大きな信号に対する用途では、メモリ容量が大きく低減され、従来では実現性に問題のあった回路規模を現実的なものとすることができる。
【０１１３】
また携帯機端末等のスペース、消費電力の制限が厳しい用途においては、シングルチップＬＳＩ、あるいはＤＳＰ等の内部ＲＡＭの容量で実現可能なリニアライザを構成することが可能となる。
（ｂ）復調位相を調整する移相器あるいは位相回転演算が不要となり、温度、時間変化に対する補正が必要ない。これより常に安定した歪補償特性が得られる。
（ｃ）復調系の不完全性に対する許容範囲が広がるため、ハードウェアのコスト、調整工数を低減することができる。
（ｄ）増幅器、フィルタ等の遅延の影響を受けない理想的なプリディストーションが可能となる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】本発明の第１の実施の形態ブロック図である。
【図３】本発明の第２の実施の形態ブロック図である。
【図４】本発明の第３の実施の形態ブロック図である。
【図５】本発明の第４の実施の形態ブロック図である。
【図６】図５の動作説明図である。
【図７】本発明の第５の実施の形態ブロック図である。
【図８】本発明の第６の実施の形態ブロック図である。
【図９】本発明の第７の実施の形態ブロック図である。
【図１０】本発明の第８の実施の形態ブロック図である。
【図１１】図１０の動作説明図である。
【図１２】本発明の第９の実施の形態ブロック図である。
【図１３】本発明の第１０の実施の形態ブロック図である。
【図１４】本発明の従来例を説明する図である。
【符号の説明】
１  増幅器
２  直交変調器
３  直交復調検波器
４  ローカル信号発振器
５  補償係数メモリ
５０  適応型アルゴリズムによる推定補償係数生成回路
５００  歪み補償係数を記憶するテーブル
６  乗算器
７  比較器
８  共役複素数
９  アクセス信号を生成する回路
【図１】
0003560398.tif 000011
【図２】
0003560398.tif 000012
【図３】
0003560398.tif 000013
【図４】
0003560398.tif 000014
【図５】
0003560398.tif 000015
【図６】
0003560398.tif 000016
【図７】
0003560398.tif 000017
【図８】
0003560398.tif 000018
【図９】
0003560398.tif 000019
【図１０】
0003560398.tif 000020
【図１１】
0003560398.tif 000021
【図１２】
0003560398.tif 000022
【図１３】
0003560398.tif 000023
【図１４】
0003560398.tif 000024