(57)【特許請求の範囲】
【請求項１】
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面の一部が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号の増幅信号を表す電流が負荷電流路に流れることを特徴とする増幅回路。
【請求項２】
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号が印加されことを表す電流が負荷電流路に流れることを特徴とする増幅回路。
【請求項３】
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第１導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第２導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第２導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面の一部が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号の増幅信号を表す電流が負荷電流路に流れることを特徴とする増幅回路。
【請求項４】
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第１導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第２導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第２導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号が印加されことを表す電流が負荷電流路に流れることを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、トランジスタの構造の改良に関し、特に、信号の正確な増幅に好適なトランジスタに関する。
【０００２】
【従来の技術】
バイポーラトランジスタは、信号の増幅や、デジタル信号の処理に広く用いられている。バイポーラトランジスタは、ｎ型又はｐ型の半導体からなるエミッタと、エミッタに接合された、ｐ型又はｎ型の半導体からなるベースと、ベースに接合され、ｎ型又はｐ型の半導体からなるコレクタとから構成されている。
【０００３】
バイポーラトランジスタは、外部の信号源よりベースにベース電流を供給すると、ベース電流に実質的に比例する大きさの電流をコレクタ−エミッタ間に流すよう、コレクタ及びエミッタを含む電流路を制御する。
【０００４】
【発明が解決しようとする課題】
しかし、従来のバイポーラトランジスタより構成されるエミッタ接地増幅回路では、ベース−エミッタ間に、ベース−エミッタ間を導通させるために必要な順方向電圧が印加される必要がある。この順方向電圧は、一般に０．６ボルト程度であり、ベース−エミッタ間の電圧がこの順方向電圧に至らない場合は、ベース−エミッタ間の電圧の変化は、コレクタ電流の変化に反映されず、従って増幅が行われない。
【０００５】
このため、従来のバイポーラトランジスタより構成されるエミッタ接地増幅回路では、増幅作用の非直線性が生じる。また、このエミッタ接地増幅回路において、ベースにパルス信号を印加することによりスイッチング動作を行わせた場合、パルス信号の立ち上がりが開始した後も、パルス信号の電圧が０．６ボルト程度に至るまでは、コレクタ電流が流れ始めない。このため、信号の伝搬に遅延が生じる。
【０００６】
この発明は、上記実状に鑑みてなされたもので、非直線性が少なく、信号の伝搬の遅延が少ない増幅回路及び増幅方法と、そのような増幅回路及び増幅方法の実現を容易にするバイポーラトランジスタとを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる増幅回路は、
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面の一部が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号の増幅信号を表す電流が負荷電流路に流れることを特徴とする。
【０００８】
このような増幅回路によれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このような増幅回路による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
【０００９】
前記バイポーラトランジスタのベース及びエミッタの抵抗率及び不純物濃度は、前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧が印加された状態において、前記負荷電流路に流れる電流の変化量が、前記複数の電極のうち他の一つに印加された電圧の変化量に実質的に比例するよう定められているものとすれば、このような増幅回路による信号の増幅の非直線性は更に少なくなる。
【００１０】
また、この発明の第２の観点にかかる増幅回路は、
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号が印加されことを表す電流が負荷電流路に流れることを特徴とする。
【００１１】
このような増幅回路によれば、ベースに設けられた電極の一つに印加された電圧により定まる所定の条件を満たす電圧が、他の電極に印加されれば、バイポーラトランジスタのコレクタ−エミッタ間は直ちに飽和する。このため、このような増幅回路による信号の伝搬の遅延は少なくなる。
【００１２】
前記バイポーラトランジスタのベースは、前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧が印加され、前記複数の電極のうち他の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通に至らないような電圧が印加されたとき、前記負荷電流路が実質的に非飽和状態となるような抵抗率を有するものとすれば、負荷電流路に過大な電流が流れる危険が防止される。
【００１３】
また、この発明の第３の観点にかかるバイポーラトランジスタは、
第１導電型のエミッタと、
前記エミッタに接合された第２導電型のベースと、
前記ベースに接合された第１導電型のコレクタとから構成されており、
前記ベースは、前記ベースの複数点間に電位勾配を形成するための複数の電極を備える、
ことを特徴とする。
【００１４】
このようなバイポーラトランジスタによれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このようなバイポーラトランジスタより構成される増幅回路による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
また、このようなバイポーラトランジスタによれば、ベースに設けられた電極の一つに印加された電圧により定まる所定の条件を満たす電圧が、他の電極に印加されれば、バイポーラトランジスタのコレクタ−エミッタ間は直ちに飽和する。このため、このようなバイポーラトランジスタより構成される増幅回路にディジタル信号などを通過された場合におけるディジタル信号等の伝搬の遅延は少なくなる。
【００１５】
前記ベースは、前記複数の電極の一つに、前記ベース及び前記エミッタの接合面が実質的に導通するような電圧が印加され、前記複数の電極のうち他の一つに、前記ベース及び前記エミッタの接合面が実質的に導通に至らないような電圧が印加されたとき、前記コレクタ及び前記エミッタを含む電流路が実質的に非飽和状態となるような抵抗率を有するものとすれば、コレクタとエミッタとの間に過大な電流が流れる危険が防止される。
【００１６】
前記ベース及び前記エミッタの抵抗率及び不純物濃度は、前記複数の電極の一つに、前記ベース及び前記エミッタの接合面が実質的に導通するような電圧が印加された状態において、前記コレクタ及び前記エミッタを含む電流路に流れる電流の変化量が、前記複数の電極のうち他の一つに印加された電圧の変化量に実質的に比例するよう定められているものとすれば、このようなバイポーラトランジスタより構成される増幅回路による信号の増幅の非直線性は更に少なくなる。
【００１７】
また、この発明の第４の観点にかかる増幅方法は、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型のコレクタと、前記ベースの複数点間に電位勾配を形成するための複数の電極と、より構成されるバイポーラトランジスタと、前記バイポーラトランジスタのコレクタ及びエミッタを含む負荷電流路に直列に接続された負荷と、を備える回路の前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧を印加するステップと、
前記複数の電極のうち他の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通に至らないような信号電圧を印加されたとき、該信号電圧が表す信号を増幅した信号を表す電流を前記負荷電流路に流すステップと、を含む、
ことを特徴とする。
【００１８】
このような増幅方法によれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このような増幅方法による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
【００１９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００２０】
（バイポーラトランジスタ）
図１は、この発明の実施の形態にかかるバイポーラトランジスタの構成を模式的に示す図である。
図示するように、このバイポーラトランジスタは、コレクタＣ、コレクタ端子ｔＣ、ベースＢ、第１のベース端子ｔＢ１、第２のベース端子ｔＢ２、エミッタＥ及びエミッタ端子ｔＥを備えている。
【００２１】
コレクタＣは、ｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、ベースＢに接合されている。コレクタＣには、外部接続用のコレクタ端子ｔＣが接続されている。
【００２２】
ベースＢは、ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなる。ベースＢには、外部接続用の第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２が接続されている。
第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２の相互の位置関係は、両者が共にベースＢに接続されている限り任意である。ただし両者の配置は、第１のベース端子ｔＢ１とベースＢとの接続点と、第２のベース端子ｔＢ２とベースＢとの接続点とを結ぶ線分の、ベースＢ及びエミッタＥの接合面上の正射影が、なるべく長くなるような配置であることが望ましい。
【００２３】
また、ベースＢを構成するｐ型半導体領域の抵抗率は、第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２のうち一方に、ベースＢ−エミッタＥ間が実質的に導通する程度の電圧が印加され、他方に、ベースＢ−エミッタＥ間が実質的に導通しない程度の電圧が印加されたとき、コレクタＣ−エミッタＥ間が実質的に非飽和状態で導通する程度のベース電流が流れるような値であることが望ましい。
【００２４】
エミッタＥはｎ型領域からなり、ベースＢに接合されている。エミッタＥには、外部接続用のエミッタ端子ｔＥが接続されている。
【００２５】
（増幅回路）
図２は、この発明の第２の実施の形態に係る増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、入力端Ｅｉｎと、バイアス用直流電源ＶＢと、負荷ＺＬとからなる。
【００２６】
トランジスタＱは、図１に示すトランジスタと実質的に同一のものである。
トランジスタＱのコレクタ端子ｔＣは、負荷ＺＬを介して、外部の負荷用直流電源ＶＬの正極に接続されている。第１のベース端子ｔＢ１は入力端Ｅｉｎに接続されており、第２のベース端子ｔＢ２は、バイアス用直流電源ＶＢの正極に接続されている。エミッタ端子ｔＥは、負荷用直流電源ＶＬの負極及びバイアス用直流電源ＶＢの負極に接続されている。
【００２７】
バイアス用直流電源ＶＢが発生する電圧の大きさは、入力端Ｅｉｎに実質的に信号が供給されていない状態において、
（１）トランジスタＱのベースＢ−エミッタＥの接合面の一部が実質的に導通し、
（２）ベースＢ−エミッタＥの接合面に流れるベース電流によってトランジスタＱのコレクタＣ−エミッタＥ間が実質的に非飽和状態で導通する、
ような大きさとする。
【００２８】
負荷用直流電源ＶＬが発生する電圧の大きさは、入力端Ｅｉｎに実質的に信号が供給されておらず、バイアス用直流電源が（１）及び（２）として上述した条件を満たす電圧を発生している状態において、トランジスタＱのコレクタＣ−エミッタＥ間が実質的に非飽和状態でコレクタ電流が流れるような大きさとする。
【００２９】
以下、理解を容易にするために、ベースＢは、第１及び第２のベース端子ｔＢ１及びｔＢ２との各接続点を結ぶ線分を含むよう平板状に形成されているものとする。
この場合、トランジスタＱのコレクタＣからエミッタＥへと流れるコレクタ電流のうち、第１のベース端子ｔＢ１から、第２のベース端子ｔＢ２に沿った方向の距離がｘであるベースＢの領域（コレクタ電流の流れる方向に垂直な方向の断面積をΔｘとする）を通過する成分ＩＣ（ｘ）の大きさは、実質的に数式１により表される。
ただし、増幅回路の入力端Ｅｉｎに印加されている電圧をｖｉｎとし、バイアス用直流電源ＶＢが発生している電圧をｖｂとし、ベースＢ及び第１のベース端子ｔＢ１の接続点からベースＢ及び第２のベース端子ｔＢ２の接続点までの距離をＬとし、βはトランジスタＱの電流増幅率、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度、ＩＳは所定の定数であるとする。
【００３０】
【数１】
ＩＣ（ｘ）＝β・ＩＳ・［ｅｘｐ｛ｑ・ｖ（ｘ）／（ｋ・Ｔ）｝−１］・Δｘ
ただし、ｖ（ｘ）＝ｖｉｎ＋｛（ｘ／Ｌ）・（ｖｂ−ｖｉｎ）｝
【００３１】
従って、トランジスタＱのコレクタＣからからエミッタＥへと流れるコレクタ電流の総量ＩＣは、ＩＣ（ｘ）を０からＬまで定積分した値に実質的に等しく、すなわち、実質的に、数式２により表される。
【００３２】
【数２】
ＩＣ＝β・［（ＩＳ・ｋ・Ｔ・Ｌ）／｛ｑ・（ｖｂ−ｖｉｎ）｝］×［ｅｘｐ｛ｑ・ｖｂ／（ｋ・Ｔ）｝−ｅｘｐ｛ｑ・ｖｉｎ／（ｋ・Ｔ）｝］−β・ＩＳ・Ｌ
【００３３】
そして、入力端Ｅｉｎの電圧ｖｉｎの変化に対するコレクタ電流の総量ＩＣの変化率は、実質的に、ＩＣの値をｖｉｎの値で微分した値となる。ＩＣの値をｖｉｎの値で微分した値ｄＩＣ／ｄ（ｖｉｎ）は、実質的に数式３により表される。
【００３４】
【数３】
0003583648.tif 000002
【００３５】
更に、｛ｑ／（ｋ・Ｔ）｝の値が１に比べて無視できる値であるとすると、ｄＩＣ／ｄ（ｖｉｎ）は、近似的には、数式４に表される値となる。
【００３６】
【数４】
0003583648.tif 000003
【００３７】
従って、β・ＩＳ・Ｌ・［１＋｛ｑ／（ｋ・Ｔ）｝・ｖｂ］の値が｛β・ＩＳ・Ｌ・ｑ／（ｋ・Ｔ）｝の値に比べて無視できる程度の大きさであるとすれば、ｄＩＣ／ｄ（ｖｉｎ）の値は一定値｛β・ＩＳ・Ｌ・ｑ／（ｋ・Ｔ）｝にほぼ等しくなる。
すなわち、コレクタ電流の総量ＩＣの値は、入力端Ｅｉｎの電圧ｖｉｎの増減に実質的に正比例して増減する。
【００３８】
従って、β・ＩＳ・Ｌ・［１＋｛ｑ／（ｋ・Ｔ）｝・ｖｂ］の値が｛β・ＩＳ・Ｌ・ｑ／（ｋ・Ｔ）｝の値に比べて無視できる程度の大きさであるとすれば、ｄＩＣ／ｄ（ｖｉｎ）の値は一定値｛β・ＩＳ・Ｌ・ｑ／（ｋ・Ｔ）｝にほぼ等しくなる。
すなわち、図２の構成において、トランジスタＱのコレクタ電流の総量ＩＣの値は、入力端Ｅｉｎの電圧ｖｉｎの増減に実質的に正比例して増減する。
【００３９】
従って、図２の構成においては、トランジスタＱのエミッタＥの電位を基準とした場合の入力端Ｅｉｎの電圧が０．６ボルト程度に至らない場合（当該電圧の極性が負極性である場合も含む）においても、負荷を含む電流路は導通する。このため、入力端Ｅｉｎの電圧が０．６ボルト程度に至らない領域で変化する場合も、コレクタ電流の大きさや負荷の両端間の電圧の変化は実質的に直線的に変化する。
【００４０】
また、図２の構成においては、入力端Ｅｉｎの電圧が０ボルトをわずかに超えればトランジスタＱがオンするよう、バイアス用直流電源ＶＢが発生する電圧ｖｂの値を選べば、入力端Ｅｉｎに印加される信号の電圧が０ボルトを超えるのと実質的に同時に、負荷には飽和したコレクタ電流が流れ始める。従って、信号の遅延が実質的に生じない。
【００４１】
なお、この発明の実施の形態にかかるトランジスタの構成は上述のものに限られない。
例えば、コレクタＣ、ベースＢ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｎ型及びｐ型としてもよい。
この場合におけるこのトランジスタの動作は、コレクタＣ、ベースＢ及びエミッタＥと外部との間に流れる電流の向きが逆になる点と、ベースＢに蓄積されるキャリアが正孔ではなく電子となる点とを除き、コレクタＣ、ベースＢ及びエミッタＥの導電型がそれぞれｎ型、ｐ型及びｎ型である上述の構成のトランジスタの動作と実質的に同一である。
【００４２】
また、このトランジスタにおいては、例えば図３に示すように、ベースＢ−エミッタＥ間の接合面の面積が、ベースＢ−コレクタＣ間の接合面の面積より小さくなっていてもよい。
【００４３】
これにより、エミッタＥからベースＢを介してコレクタＣに注入するキャリアの量は、わずかなベース電流により制御することができる。すなわち、このトランジスタのベースＢの入力インピーダンスは大きくなり、また電流増幅率が大きくなる。
なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、コレクタＣに流れるコレクタ電流として吸収される。
【００４４】
また、ベースＢ−エミッタＥ間の接合面の面積を小さくすることにより、これらの部分が形成するコンデンサが有する接合容量も小さくなる。このため、このトランジスタでは、良好な周波数特性を得ること（すなわち、高いトランジション周波数を得ること）もできる。
従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図３に示すトランジスタは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【００４５】
【発明の効果】
以上説明したように、この発明によれば、非直線性が少なく、信号の伝搬の遅延が少ない増幅回路及び増幅方法と、そのような増幅回路及び増幅方法の実現を容易にするバイポーラトランジスタとが実現される。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかるバイポーラトランジスタの構成を示す模式的断面図である。
【図２】この発明の実施の形態にかかる増幅回路の構成を示す回路図である。
【図３】図１のバイポーラトランジスタの変形例を示す模式的断面図である。
【符号の説明】
Ｑ          トランジスタ
Ｂ          ベース
Ｃ          コレクタ
Ｅ          エミッタ
ｔＢ１      第１のベース端子
ｔＢ２      第２のベース端子
ｔＣ        コレクタ端子
ｔＥ        エミッタ端子
ＶＢ        バイアス用直流電源
ＶＬ        負荷用直流電源
ＺＬ        負荷
【図１】
0003583648.tif 000004
【図２】
0003583648.tif 000005
【図３】
0003583648.tif 000006