(57)【特許請求の範囲】
【請求項１】
液晶層を介して互いに対向して透明基板が配置され、その液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、
走査信号線からの走査信号の供給によってオンされるスイッチング素子を介して映像信号線からの映像信号が供給される前記表示用電極と、基準電圧が印加される前記基準電極との間に発生させる透明基板面と平行な成分を有する電界によって前記液晶層の光透過率を変化させるアクティブマトリックス型液晶表示装置において、
前記単位画素とこの単位画素と隣接する他の単位画素との間に画素領域の大きい側の辺の方向に延在し、かつ前記単位画素とこの単位画素と隣接する他の単位画素で共有される基準電極が配置されていることを特徴とするアクティブマトリックス型液晶表示装置。
【請求項２】
前記単位画素とこの単位画素と隣接する他の単位画素がカラー用表示の一画素を構成する３画素のうちの隣接する２画素であることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【請求項３】
前記単位画素とこの単位画素と隣接する他の単位画素は異なる映像信号線からの映像信号によって表示がなされることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【請求項４】
前記表示用電極と前記基準電極は帯状の形状を有することを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【請求項５】
前記単位画素は前記基準電極の延在方向での長さが前記基準電極に直交する方向の長さより長いことを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【請求項６】
前記表示用電極は前記画素を２分割するように形成されていることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【請求項７】
前記基準電極は基準信号線を兼ねることを特徴とする請求項１記載のアクティブマトリックス型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス型液晶表示装置に係り、特に、横電界方式と称されるアクティブマトリックス型液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称されるアクティブマトリックス型液晶表示パネルは、液晶を介して互いに対向配置される透明基板のうち、その一方または両方の液晶側の単位画素に相当する領域面に、表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶を透過する光を変調させるように構成されたものである。
【０００３】
このような液晶表示パネルは、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。
【０００４】
なお、このような構成からなる液晶表示パネルとしては、たとえば特許出願公表平５−５０５２４７号公報、特公昭６３−２１９０７号公報および特開平６−１６０８７８号公報等の文献に詳述されている。
【０００５】
【発明が解決しようとする課題】
そして、これら各文献には、そのいずれにおいても、並設された複数の走査信号線とこれら各走査信号線に交差して並設された複数の映像信号とで囲まれた各領域を画素領域とし、この画素領域の内部に前記表示用電極と基準電極を配置させる構成となっている。
【０００６】
しかしながら、アクティブマトリックス型液晶表示装置は、前記表示用電極と基準電極との間の液晶層の挙動によって光透過率を制御するようにしていることからいわゆる開口率が充分に確保できないということが指摘されてきている。
【０００７】
本発明は、このような事情に基づいてなされたものであり、その目的は、画素領域の開口率を向上させたアクティブマトリックス型液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
手段１．
本発明は、たとえば、液晶層を介して互いに対向して透明基板が配置され、その液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、
走査信号線からの走査信号の供給によってオンされるスイッチング素子を介して映像信号線からの映像信号が供給される前記表示用電極と、基準電圧が印加される前記基準電極との間に発生させる透明基板面と平行な成分を有する電界によって前記液晶層の光透過率を変化させるアクティブマトリックス型液晶表示装置において、
前記単位画素とこの単位画素と隣接する他の単位画素との間に基準電極が配置されていることを特徴とするものである。
【００１０】
手段２．
本発明は、たとえば、手段１の構成を前提として、前記単位画素とこの単位画素と隣接する他の単位画素がカラー用表示の一画素を構成する３画素のうちの隣接する２画素であることを特徴とするものである。
【００１１】
手段３．
本発明は、たとえば、手段１の構成を前提として、前記単位画素とこの単位画素と隣接する他の単位画素は異なる映像信号線からの映像信号によって表示がなされることを特徴とするものである。
【００１２】
手段４．
本発明は、たとえば、手段１の構成を前提として、前記表示用電極と前記基準電極は帯状の形状を有することを特徴とするものである。
【００１３】
手段５．
本発明は、たとえば、手段１の構成を前提として、前記単位画素は前記基準電極の延在方向での長さが前記基準電極に直交する方向の長さより長いことを特徴とするものである。
【００１４】
手段６．
本発明は、たとえば、手段１の構成を前提として、前記表示用電極は前記画素を２分割するように形成されていることを特徴とするものである。
【００１５】
手段７．
本発明は、たとえば、手段１の構成を前提として、前記基準電極は基準信号線を兼ねることを特徴とするものである。
【００１６】
手段８．
本発明は、たとえば、液晶層を介して互いに対向して透明基板が配置され、その液晶層側の単位画素に相当する領域に表示用電極と基準電極とが備えられ、
走査信号線からの走査信号の供給によってオンされるスイッチング素子を介して映像信号線からの映像信号が供給される前記表示用電極と、基準電圧が印加される前記基準電極との間に発生させる透明基板面と平行な成分を有する電界によって前記液晶層の光透過率を変化させるアクティブマトリックス型液晶表示装置において、
互いに隣接する各単位画素で共有する基準電極を有することを特徴とするものである。
【００１７】
手段９．
本発明は、たとえば、手段８の構成を前提として、前記互いに隣接する各単位画素がカラー用表示の一画素を構成する３画素のうちの隣接する２画素であることを特徴とするものである。
【００１８】
手段１０．
本発明は、たとえば、手段８の構成を前提として、前記互いに隣接する各単位画素は異なる映像信号線からの映像信号によって表示がなされることを特徴とするものである。
【００１９】
手段１１．
本発明は、たとえば、手段８の構成を前提として、前記表示用電極と前記基準電極は帯状の形状を有することを特徴とするものである。
【００２０】
手段１２．
本発明は、たとえば、手段８の構成を前提として、前記単位画素は前記基準電極の延在方向での長さが前記基準電極に直交する方向の長さより長いことを特徴とするものである。
【００２１】
手段１３．
本発明は、たとえば、手段８の構成を前提として、前記表示用電極は前記画素を２分割するように形成されていることを特徴とするものである。
【００２２】
手段１４．
本発明は、たとえば、手段８の構成を前提として、前記基準電極は基準信号線を兼ねることを特徴とするものである。
【００２３】
【発明の実施の形態】
以下、本発明によるアクティブマトリックス型表示装置の各実施例について説明する。
【００２４】
実施例１．
図９は、横電界方式の液晶表示パネルとその周辺の回路とを示した概略図である。
【００２５】
同図において、液晶表示パネル１はその外囲器として透明基板１Ａと透明基板１Ｂとを備え、それらの間に液晶層を介在させている。そして、いわゆる下側基板となる透明基板１Ａの液晶層の面には、図中ｘ方向に延在しかつｙ方向に並設された走査信号線２および基準信号線４が形成されている。走査信号線２と基準信号線４は、ある走査信号線２に対し−ｙ方向に近接して配置された基準信号線４、この基準信号線２に対し−ｙ方向に大きく離間して配置された走査信号線２、この走査信号線２に対し−ｙ方向に近接して配置された基準信号線４というように、順次配置されている。また、これら信号線２および４と絶縁されて、映像信号線３がｙ方向に延在しかつｘ方向に並設されて形成されている。
【００２６】
これら走査信号線２および基準信号線４と映像信号線３とで囲まれた矩形状の領域は画素領域となり、これら各画素領域がマトリックス状に配置されて表示部が構成されるようになっている。そして、各画素領域内にはそれぞれ表示用電極が形成され、該画素領域の周辺の一部には薄膜トランジスタＴＦＴおよび蓄積容量Ｃｓｔｇが配置されている（これらはいずれも図示されていないが、後に詳述する）。
【００２７】
そして、液晶表示パネル１には、その外部回路として垂直走査回路５および映像信号駆動回路６が備えられ、該垂直走査回路５によって前記走査信号線２のそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路６は映像信号線３に映像信号（電圧）を供給するようになっている。
【００２８】
なお、垂直走査回路５および映像信号駆動回路６は、液晶駆動電源回路７から電源が供給されているとともに、ＣＰＵ８からの画像情報がコントローラ９によってそれぞれ表示データおよび制御信号に分けられて入力されるようになっている。ここで、表示データは、この実施例では画像メモリ４１０を介して入力されるようになっているが、この画像メモリ４１０の機能については後に詳述する。
【００２９】
また、前記基準信号線４に印加される電圧も液晶駆動電源回路７から供給されるようになっている。なお、本実施例では、基準信号線４に印加される電圧は、映像信号駆動回路６の耐圧を小さくする目的で交流電圧を用いている。
【００３０】
図１は、前記液晶表示パネル１における一つの画素領域（図９中、点線で囲まれた部分に対応する）における詳細な構成を示した平面図である。
【００３１】
また、同図において、ＩＩ−ＩＩ線における断面図を図２に、ＩＩＩ−ＩＩＩ線における断面図を図３に、ＩＶ−ＩＶ線における断面図を図４に、それぞれ示している。
【００３２】
まず、透明基板１Ａの液晶層側の面には、そのｘ方向に延在して走査信号線２がたとえばＡｌで形成されている。また、この走査信号線２と近接してそのｙ方向側に基準信号線４がｘ方向に延在して形成されている。この基準信号線４もたとえばＡｌで形成されている。ここで、これら走査信号線２と基準信号線４と後述する映像信号線３とで囲まれた領域によって画素領域が形成されることは上述した通りである。ここで、この実施例では、該画素領域は、特に、隣接する映像信号線側の辺が走査信号線側の辺よりも小さくなって形成され、いわゆる横ストライプ型となっている。
【００３３】
また、この画素領域において、前記基準信号線４は、それ自体を基準電極１４とするとともに、さらに、もう一本の基準電極１４が走査信号線２に隣接されて形成されている。これら各基準電極１４は、後述する映像信号線３のうち一方の映像信号線３（図中右側）に隣接して配置され、該基準電極１４と同時に形成される導体層１４Ａによって互いに電気的な接続が図れたものとなっている。
【００３４】
これにより、各基準電極１４は、走査信号線２と平行な方向に延在され、換言すれば、後述の映像信号線３と直交する方向に延在された帯状の形状をなすように構成されることになる。
【００３５】
そして、この走査信号線２等が形成された透明基板１Ａの表面には、該走査信号線２、基準信号線４、および基準電極１４をも被ってたとえばシリコン窒化膜からなる絶縁膜１１（図２、３、４参照）が形成されている。この絶縁膜１１は、後述する映像信号線３に対する走査信号線２および基準信号線４の層間絶縁膜として、また、薄膜トランジスタＴＦＴの形成領域に対してはゲート酸化膜として、蓄積容量Ｃｓｔｇの形成領域に対しては誘電体膜として機能するようになっている。
【００３６】
そして、この絶縁膜１１の表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層１２が形成されている。この半導体層１２は、たとえばアモルファスＳｉからなり、走査信号線２上において映像信号線３（図中左側の映像信号線）に近接された部分に重畳して形成されている。これにより、走査信号線２の一部は薄膜トランジスタＴＦＴのゲート電極を兼ねた構成になっている。
【００３７】
さらに、絶縁膜１１の表面には、そのｙ方向に延在して隣接配置される映像信号線３が、たとえばＣｒとＡｌとの順次積層体によって形成されている。この映像信号線３はその一部が延在されて前記半導体層１２の表面の一部に形成されたドレイン電極３Ａが一体となって形成されている。
【００３８】
さらに、画素領域における絶縁膜１１の表面には表示用電極１５が形成されている。この表示用電極１５は該画素領域をたとえば２分割するように形成されている。すなわち、表示用電極１５の一端は薄膜トランジスタＴＦＴのソース電極１５Ａと一体に形成され、図中＋ｙ方向に延在された後に、＋ｘ方向に延在されている。これにより、表示用電極１５は、走査信号線２と平行な方向に延在され、換言すれば、映像信号線３と直交する方向に延在された帯状の形状をなすように構成されることになる。
【００３９】
この場合、表示用電極１５の先端部は、前記各基準電極１４を互いに接続させる導電層１４Ａ上に沿って延在されたＴ字状の形状をなす部分を備え、この部分は誘電体膜としての前記絶縁膜１１を備える蓄積容量Ｃｓｔｇを構成している。この蓄積容量Ｃｓｔｇは、それによってたとえば薄膜トランジスタＴＦＴがオフした際に表示用電極１５に映像情報を長く蓄積させるという効果を奏するようになっている。
【００４０】
なお、前述した薄膜トランジスタＴＦＴのドレイン電極３Ａおよびソース電極１５Ａと半導体層１１の界面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層１１の表面の全域に前記高濃度層を形成した後、前記各電極を形成し、これら電極をマスクとして該電極形成領域以外の高濃度層をエッチングすることにより上記の構成とすることができる。
【００４１】
そして、このように薄膜トランジスタＴＦＴ、映像信号線３、および蓄積容量Ｃｓｔｇが形成された絶縁膜１１の上面には、該薄膜トランジスタＴＦＴ等を被って、たとえばシリコン窒化膜からなる保護膜１６（図２、３、４参照）が形成され、この保護膜１６の上面には配向膜１７が形成されて、液晶表示パネル１のいわゆる下側基板を構成している。なお、この下側基板の液晶側と反対側の面には、偏光板１８が配置されている。
【００４２】
そして、いわゆる上側基板となる透明基板１Ｂの液晶側の部分には、図１の破線で示すように、遮光膜３００が画素領域の周辺部を除く中央部のほとんどを開口させて形成されている。この遮光膜３００は、薄膜トランジスタＴＦＴへの外来光の照射を防止することによってその特性の劣化を防止するとともに、表示におけるコントラストの向上を図る目的で形成されている。この遮光膜３００は、たとえば黒色顔料を分散した有機樹脂等によって構成されている。
【００４３】
図２は、遮光膜３００が形成された透明基板１Ｂの断面が示されており、該遮光膜３００の前記開口部にはそれを被ってカラーフィルタ２５が形成されている。そして、このカラーフィルタ２５および前記遮光膜３００を被って平坦膜２７が形成され、この平坦膜２７の液晶層側の面には配向膜２８が形成されている。
【００４４】
ここで、前記カラーフィルタ２５は、図５に示すように、映像信号線３の延長線に沿って隣接される３個の画素領域に、それぞれ図中上からたとえば赤色（Ｒ）フィルタ、緑色（Ｇ）フィルタ、青色（Ｂ）フィルタが配置されるように形成され、これにより前記３個の画素領域においてカラー表示用の一画素領域を構成するようになっている。
【００４５】
また、このように形成された上側基板の液晶層側とは反対側の面には、偏光板２９が配置されている。
【００４６】
なお、図２では、基準電極１４および表示用電極１５との間に電圧が印加されることによって電界Ｅは液晶層ＬＣ内を、透明基板１Ａ、１Ｂの各面と平行に発生していることを示している。上述したように、横電界方式と称される所以である。
【００４７】
ここで、透明基板１Ａ側に形成された配向膜１７と偏光板１８、透明基板１Ｂ側に形成された配向膜２８と偏光板２９との関係を図６を用いて説明する。
【００４８】
表示電極１５と基準電極１４の間に印加される電界の方向２０７に対して、配向膜１７および２８のラビング方向２０８の角度φＬＣは、いずれも７５度となっている。また、一方の偏光板１８の偏光透過軸方向２０９の角度φＰは、φＬＣと等しくなっている。また、もう一方の偏光板２９の偏光透過軸方向は、方向０９と直交している。また、液晶層ＬＣとしては、誘電率異方性Δεが正で、その値が７．３（１ｋＨｚ）、屈折率異方性Δｎが０．０７３（５８９ｎｍ、２０℃）のネマチック液晶の組成物を用いている。
【００４９】
このような構成とすることにより、液晶層ＬＣ内に透明基板１Ａと平行な電界を発生せしめることにより、該液晶層ＬＣを透過する光を変調させることができる。特に、電界無印加時に黒表示、電界印加時に白表示となるいわゆるノーマリブラックモードとすることができる。
【００５０】
なお、上述した構成において、カラー表示用の一画素を構成する３個の各画素は、従来と異なり、映像信号線３の延在方向に沿って隣接されたものを担当させている。一方、図９に示すコントローラ９からの表示データは、従来は、たとえば６０Ｈｚに相当する周波数で、Ｒ、Ｇ、Ｂの各画素信号が隣接する各映像信号線に並列に送られてくるようになっている。
【００５１】
このため、この実施例では、図９に示すように、画像メモリ４１０を特に設け、この画像メモリ４１０にＣＰＵ８からのＲ、Ｇ、Ｂの画素信号を一旦格納し、それぞれの信号をコントローラ９によって一つの映像信号線３に順次供給するように構成している。
【００５２】
図７は、この際の駆動のタイミングを示す図である。同図において、Ｖｄは一つの映像信号線３に供給される画素信号、Ｖｇ１、Ｖｇ２、Ｖｇ３はそれぞれカラー表示用の一画素を構成する３個の各画素に供給するゲート信号、Ｖｒ、Ｖｇ、ＶｂはそれぞれＲ、Ｇ、Ｂの各画素に供給される画素信号を示している。
【００５３】
また、このように画像メモリ４１０を備えることに限定されることはなく、ＣＰＵ８とコントローラ９との間にインターフェースを設け、このインターフェースによってＣＰＵ８からの画素信号を上述したように変化するようにしてもよいことはいうまでもない。
【００５４】
以上説明した実施例による液晶表示パネルによれば、それぞれの単位画素領域を、隣接する映像信号線３側の辺において走査信号線２側のそれよりも小さく構成したものとなっている。すなわち、従来の縦ストライプ構造に対して横ストライプ構造としたものである。
【００５５】
このため、横方向に延在される単位画素領域において、映像信号線３からの電界が回り込む領域は、該単位画素領域の両脇部となるが、画素領域の全体からみれば極めて小さな領域となり、いわゆる縦スミアを従来よりも大幅に抑制できるようになる。
【００５６】
また、表示用電極１５および基準電極１４をそれぞれ映像信号線３と直交する方向に延在された帯状の形状とすることによって、映像信号線３からの電界が該表示用電極１５あるいは基準電極１４へ終端する際のその電界の回り込みは、実際の表示に関与する表示用電極１５と基準電極１４との間の電界と直角方向となることから、該電界の回り込みは実際の表示に悪影響を及ぼさなくなる。
【００５７】
なお、図８は、このように画素領域における映像信号線３の表示用電極１５あるいは基準電極１４へ終端する際のその電界の回り込みＥ１、Ｅ２（同図（ａ））を、従来による画素領域における映像信号線３の表示用電極１５あるいは基準電極１４へ終端する際のその電界の回り込みＥ１、Ｅ２（同図（ｂ））と比較した図である。
【００５８】
上述した実施例では、画素領域のそれぞれにおいて、その隣接する映像信号線側の辺が走査信号線側の辺よりも小さくなっているとともに、表示用電極および基準電極はそれぞれ映像信号線と直交する方向に延在された帯状の形状をなす構成としたものである。
【００５９】
しかし、隣接する映像信号線側の辺を走査信号線側の辺よりも小さくするのみで、表示用電極および基準電極をそれぞれ映像信号線と平行する方向に延在させてもよいことはいうまでもない。
【００６０】
また、表示用電極および基準電極をそれぞれ映像信号線と直交する方向に延在された帯状の形状とするのみで、その画素領域をその隣接する映像信号線側の辺を走査信号線側の辺よりも大きくするようにしてもよいことはいうまでもない。
【００６１】
いずれにおいても、従来よりも縦スミアの発生を抑制できる効果を奏するからである。
【００６２】
また、カラー表示のものに限定されることはなく、白黒表示のものにも適用できることはいうまでもない。
【００６３】
実施例２．
図１０は、本発明によるアクティブマトリック型表示パネルの他の実施例を示す平面図である。
【００６４】
同図において、映像信号線３の延在方向に沿って配置される各画素領域は、図中上方からたとえばＲ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施例１と同様の構成をとっている。しかし、カラー用表示の一画素を構成する３画素のうち、隣接する２画素が一つの走査信号線を共有するとともに、前記隣接する２画素は異なる映像信号線３からの映像信号によって表示がなされる構成となっているところが異なっている。
【００６５】
すなわち、上記Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、…の配列において、順番に２個ずつの各画素（Ｒ、Ｇ）、（Ｂ、Ｒ）、（Ｇ、Ｂ）、（Ｒ、Ｇ）、…のそれぞれの間に走査信号線２が配置されるとともに、前記各画素のうち上段の画素には図中左側に位置する映像信号線３からの映像信号によって、また下段の画素には図中右側に位置する映像信号線３からの映像信号によって表示がなされるようになっている。
【００６６】
このように構成された表示パネルは、走査信号線２の本数を減少させることができるので、その分、画素領域の面積の増大にともなう開口率を向上させることができるようになる。
【００６７】
この場合、図９に示すＣＰＵ８からの各画素データのうち、２ライン分の画素データを画像メモリ４１０に格納した後、縦ストライプ配置の単位選択時間の２／３の時間毎に、前記の２画素単位で走査信号線２を選択し、順次映像信号線３に画素データを印加することで、駆動を行うことができる。
【００６８】
すなわち、図１０に示すように、映像信号線３の延在方向に配置される画素を、順次、Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、…とした場合、Ｒ１とＧ１との間の走査信号線２１、Ｂ１とＲ２との間の走査信号線２２、およびＧ２とＢ２との間の走査信号線２３には、順次、それぞれ走査信号Ｖｇ１、Ｖｇ２、Ｖｇ３が印加される。この印加による走査信号線２の選択は、縦ストライプ配置の１ラインの選択に時間に相当する単位走査時間の２／３時間毎となる。
【００６９】
この際、隣接する二つの映像信号線３１、３２からは、それぞれ映像信号Ｖｄ１、Ｖｄ２が供給されるようになっている。これら各映像信号Ｖｄ１、Ｖｄ２は前記走査信号Ｖｇ１、Ｖｇ２、Ｖｇ３に同期し単位走査時間の２／３の時間毎に印加されるようになっている。この結果、Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の各画素の電位の波形は同図に示すようになる。
【００７０】
このことから、横ストライプ配置の構成であっても、縦ストライプ配置で２ラインを書き込む間に、それに相当する画素分だけ書き込むことができることがわかる。
【００７１】
したがって、本実施例では、縦ストライプ配置の構造と比較した場合、走査信号の周波数を１．５倍にとどめることができ、薄膜トランジスタＴＦＴの書き込み特性の向上を図ることができる。
【００７２】
実施例３．
図１２は、本発明によるアクティブマトリックス型液晶表示パネルの他の実施例を示す平面図である。また、同図のＸＩＩＩ−ＸＩＩＩ線における断面図を図１３に示している。
【００７３】
図１２において、映像信号線３の延在方向に沿って配置される各画素領域は、図中上方からたとえばＲ、Ｇ、Ｂ、Ｒ、…の各色を担当していることは実施例１と同様の構成をとっている。しかし、カラー用表示の一画素を構成する３画素のうち、隣接する２画素が一つの走査信号線を共有し、残りの一画素が一つの走査信号線を占有するとともに、各画素はそれぞれ異なる映像信号線３からの映像信号によって表示がなされる構成となっているところが異なっている。
【００７４】
そして、この場合、共有する走査信号線および占有する走査信号線は、たとえば表示領域以外の他の領域で互いに接続され、同一の走査信号が供給されるようになっている。
【００７５】
各画素に映像信号を供給する映像信号線３は、図中左側に一本、右側に二本あてがわれているが、このうち二本の映像信号線３のうち、外側に位置する映像信号線３は内側に位置する映像信号線３と、層間絶縁膜１１を介して担当する画素の薄膜トランジスタＴＦＴのドレイン電極３Ａと接続されている。
【００７６】
このように構成した、液晶表示パネルは、縦ストライプ配置のものと同様の駆動方法で表示がなされるようになる。このため、上述した画像メモリ４１０あるいはインターフェース等を全く必要とすることなく表示できるという効果を奏する。
【００７７】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、開口率の向上が図れる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す画素領域の平面図である。
【図２】図１のＩＩ−ＩＩ線における断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】図１のＶＩ−ＶＩ線における断面図である。
【図５】本発明による液晶表示装置の一実施例を示すカラーフィルタの配置図である。
【図６】本発明による液晶表示装置に使用される配向膜および偏光板の関係を示す説明図である。
【図７】本発明による液晶表示装置の駆動方法の一実施例を示すタイミング図である。
【図８】本発明による液晶表示装置の効果を示す説明図である。
【図９】本発明による液晶表示装置とその周辺回路の一実施例を示した概略図である。
【図１０】本発明よる液晶表示装置の他の実施例を示す画素領域の平面図である。
【図１１】図１０に示した液晶表示装置の駆動方法の一実施例を示すタイミング図である。
【図１２】本発明よる液晶表示装置の他の実施例を示す画素領域の平面図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線における断面図である。
【符号の説明】
２……走査信号線、３……映像信号線、４……基準信号線、１４……基準電極、１５……表示用電極、ＴＦＴ……薄膜トランジスタ、Ｃｓｔｇ……蓄積容量。
【図１】
0003583755.tif 000002
【図２】
0003583755.tif 000003
【図３】
0003583755.tif 000004
【図４】
0003583755.tif 000005
【図５】
0003583755.tif 000006
【図６】
0003583755.tif 000007
【図７】
0003583755.tif 000008
【図８】
0003583755.tif 000009
【図９】
0003583755.tif 000010
【図１０】
0003583755.tif 000011
【図１１】
0003583755.tif 000012
【図１２】
0003583755.tif 000013
【図１３】
0003583755.tif 000014