(57)【特許請求の範囲】
【請求項１】
遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、
遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、
遊技球が前記入賞領域に入賞したことを検出し、賞球を払い出すために前記マイクロコンピュータに検出出力する遊技球検出スイッチと、
交流電源からの交流電圧を直流電圧に変換する整流手段と、
前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であって前記マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、
前記遊技球検出スイッチに供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、
前記第１の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が前記第１の電源監視手段の検出電圧よりも低く、前記マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、
前記第１の電源監視手段は、前記監視している直流電圧が前記所定の検出電圧に低下したときに、１つの第１の電源監視手段から前記複数のマイクロコンピュータに検出信号を出力し、
前記マイクロコンピュータは、前記第１の電源監視手段からの検出信号により前記記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、
前記第２の電源監視手段は、前記監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと前記第２の電源監視手段が検出信号を出力するまでの所定期間内に、前記電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、
前記マイクロコンピュータは、
前記第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、
電力供給開始時にチェックデータにもとづいて前記記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、
前記判定手段の判定結果が正常であるときには前記記憶手段に保持されている保持データにもとづいて制御を再開させ、前記判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する
ことを特徴とする遊技機。
【請求項２】
遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、
遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、
遊技球が前記入賞領域に入賞したことを検出し、賞球を払い出すために前記マイクロコンピュータに検出出力する遊技球検出スイッチと、
交流電源からの交流電圧を直流電圧に変換する整流手段と、
前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であって前記マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、
前記遊技球検出スイッチに供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、
前記第１の電源監視手段が監視する直流電圧より低い直流電圧である前記マイクロコンピュータの駆動電源を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、
前記第１の電源監視手段は、前記監視している直流電圧が前記所定の検出電圧に低下したときに、１つの第１の電源監視手段から前記複数のマイクロコンピュータに検出信号を出力し、
前記マイクロコンピュータは、前記第１の電源監視手段からの検出信号により前記記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、
前記第２の電源監視手段は、前記監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと前記第２の電源監視手段が検出信号を出力するまでの所定期間内に、前記電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに前記第２検出条件が成立したとして検出信号を出力し、
前記マイクロコンピュータは、
前記第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、
電力供給開始時にチェックデータにもとづいて前記記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、
前記判定手段の判定結果が正常であるときには前記記憶手段に保持されている保持データにもとづいて制御を再開させ、前記判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する
ことを特徴とする遊技機。
【請求項３】
第１の電源監視手段からの検出信号は、マイクロコンピュータの割込端子に入力され、
前記マイクロコンピュータは、割込端子への入力にもとづいて電力供給停止時処理を実行する
請求項１または請求項２記載の遊技機。
【請求項４】
電力供給停止直前の内容を保持することが可能な記憶手段は、マイクロコンピュータに内蔵されている
請求項１ないし請求項３記載の遊技機。
【請求項５】
電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれる
請求項１ないし請求項４記載の遊技機。
【請求項６】
少なくとも第２の電源監視手段はマイクロコンピュータが搭載されている基板にある
請求項１ないし請求項５記載の遊技機。
【請求項７】
第１の電源監視手段は、マイクロコンピュータが搭載されている基板の外部にあり、
マイクロコンピュータは、入力バッファを介して前記第１の電源監視手段の検出信号を入力する
請求項１ないし請求項６記載の遊技機。
【請求項８】
前記入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段である
請求項７記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることことである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。
【０００７】
【発明が解決しようとする課題】
以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源断状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【０００８】
そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータをバックアップ電源によって内容保持されるＲＡＭに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、保存の仕方が適切でないと、誤った保存データにもとづく状態回復がなされる場合がある。誤った保存データにもとづく状態回復がなされたのでは、やはり、遊技者に不利益を与えることになりかねない。
【０００９】
そこで、本発明は、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な遊技機において、制御の再開に必要なデータを確実に保存することができる遊技機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、遊技球が入賞領域に入賞したことを検出し、賞球を払い出すためにマイクロコンピュータに検出出力する遊技球検出スイッチと、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であってマイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出スイッチに供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、第１の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が第１の電源監視手段の検出電圧よりも低く、マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、第１の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、１つの第１の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第２の電源監視手段は、監視する直流電圧が第１の電源監視手段が検出信号を出力したあと第２の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、マイクロコンピュータは、第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有することを特徴とする。なお、マイクロコンピュータの例として、遊技進行を制御する遊技制御マイクロコンピュータや、遊技媒体の払出制御を行う払出制御マイクロコンピュータがある。
【００１１】
また、本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、遊技球が入賞領域に入賞したことを検出し、賞球を払い出すためにマイクロコンピュータに検出出力する遊技球検出スイッチと、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であってマイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出スイッチに供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、第１の電源監視手段が監視する直流電圧より低い直流電圧であるマイクロコンピュータの駆動電源を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、第１の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、１つの第１の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第２の電源監視手段は、監視する直流電圧が第１の電源監視手段が検出信号を出力したあと第２の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第２検出条件が成立したとして検出信号を出力し、マイクロコンピュータは、第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有することを特徴とする。
【００１４】
第１の電源監視手段からの検出信号はマイクロコンピュータの割込端子に入力され、マイクロコンピュータが割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されていてもよい。
【００１５】
電力供給停止直前の内容を保持することが可能な記憶手段は、マイクロコンピュータに内蔵されている構成であってもよい。すなわち、記憶手段は、例えば、マイクロコンピュータに内蔵されているメモリ（ＲＡＭ）であってもよい。
【００１６】
電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれるように構成されていてもよい。
【００２０】
少なくとも第２の電源監視手段はマイクロコンピュータが搭載されている基板にあるように構成されていてもよい。
【００２１】
第１の電源監視手段は、マイクロコンピュータが搭載されている基板の外部にあり、マイクロコンピュータは、入力バッファを介して第１の電源監視手段の検出信号を入力するように構成されていてもよい。
【００２２】
入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段であることが好ましい。
【００２３】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００２４】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２５】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２６】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２７】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９ａ，２４ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２８】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット５０も示されている。
【００２９】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００３０】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００３１】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３２】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００３３】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３４】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６の下部には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３５】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。誘導樋３９を通った玉は、図３に示されるように、球切れ検出器１８７ａ，１８７ｂを通過して玉供給樋１８６ａ，１８６ｂを経て玉払出装置９７に至る。玉払出装置９７から払い出された景品玉は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿３が満杯になり、ついには景品玉が連絡口４５に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに景品玉が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、玉払出装置９７内のステッピングモータの回転が停止して玉払出装置９７の動作が停止するとともに、必要に応じて打球発射装置３４の駆動も停止する。なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置９７を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。
【００３６】
賞球払出制御を行うために、入賞口スイッチ１９ａ，２４ａ、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９ａで検出される。
【００３７】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞口スイッチ１９ａ，２４ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とが搭載されている。
【００３８】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３９】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００４０】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００４１】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４２】
図５は、賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰玉受皿４の満タンを検出するスイッチである。
【００４３】
球切れ検出スイッチ１６７および球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、球切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００４４】
主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００４５】
さらに、賞球カウントスイッチ３０１Ａおよび玉貸しカウントスイッチ３０１Ｂからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、賞球カウントスイッチ３０１Ａおよび玉貸しカウントスイッチ３０１Ｂは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００４６】
入賞があると、賞球制御基板３７には、主基板３１の出力ポート（ポートＧ，Ｈ）５７７，５７８から賞球個数を示す賞球制御コマンドが入力される。出力ポート５７７は８ビットのデータを出力し、出力ポート５７８は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２ａに入力される。賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装置９７を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００４７】
賞球制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し玉数を示す玉貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００４８】
さらに、賞球制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号の検出信号が入力される。賞球制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して玉払出装置９７の賞球機構部分における払出モータ２８９に伝えられる。
【００４９】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、玉貸しスイッチおよび返却スイッチが接続される。
【００５０】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、玉貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、玉貸し要求信号（ＢＲＱ信号）、玉貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００５１】
パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、払出モータ２８９を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
【００５２】
以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、玉貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図５では、それらの回路は省略されている。
【００５３】
なお、この実施の形態ではカードユニット５０が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。
【００５４】
図６は、電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図６に示すように、電源基板に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。
【００５５】
主基板３１において、第１の電源監視手段からの電圧低下信号は、入力バッファ回路９００を介してＣＰＵ５６側に入力されている。ここでは、入力バッファ回路９００として７４ＨＣ２４４を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路９００は、電源基板側から主基板３１の内部側への方向にのみ信号を通過させる不可逆性素子である。
【００５６】
主基板３１には、第２の電源監視回路９０３が搭載されている。この例では、第２の電源監視回路９０３において、電源監視用ＩＣ９０４が、第１の電源監視回路が監視する電源電圧と等しい電源電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２１Ｖとし、第２の電源監視回路９０３の検出電圧を＋９Ｖとする。
【００５７】
よって、この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２１Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００５８】
そのように構成した場合には、同一の電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００５９】
第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。従って、ＣＰＵ５６は、初期リセット回路６５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９０３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【００６０】
なお、初期リセット回路６５のリセットＩＣ６５１は、遊技機に電源が投入され＋５Ｖ電源の電圧が上昇していくときに、＋５Ｖ電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。
【００６１】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。
【００６２】
図７は、遊技機の電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音制御基板７０、ランプ制御基板３５および賞球制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＤＣ＋３０Ｖ、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６３】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス９１１の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ９１８が設置されている。
【００６４】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６５】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００６６】
また、電源基板９１０には、上述した第１の電源回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、＋３０Ｖ電源電圧を導入し、＋３０Ｖ電源電圧を監視することによって電源断の発生を検出する。具体的には、＋３０Ｖ電源電圧が所定値（この例では＋２１Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧である＋３０Ｖが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や賞球制御基板３７等に供給される。
【００６７】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として＋３０Ｖを用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６８】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６９】
なお、図７に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。
【００７０】
次に遊技機の動作について説明する。
図８は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、停電からの復旧時であったか否か確認する（ステップＳ１）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップＲＡＭ領域に設定される電源断フラグによって確認される。
【００７１】
停電からの復旧時であった場合には、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ３）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ４，Ｓ２）。
【００７２】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップＳ５）、電源断フラグをクリアする（ステップＳ６）。
【００７３】
停電からの復旧時でない場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１，Ｓ２）。その後、メイン処理では、タイマ割込フラグの監視（ステップＳ６）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ７）も実行される。
【００７４】
なお、ここでは、ステップＳ１で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップＳ２の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。
【００７５】
また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００７６】
通常の初期化処理では、図９に示すように、レジスタおよびＲＡＭのクリア処理（ステップＳ２ａ）と、必要な初期値設定処理（ステップＳ２ｂ）が行われた後に、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる（ステップＳ２ｃ）。すなわち、ステップＳ２ｃで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【００７７】
従って、この実施の形態では、ＣＰＵ５６の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図１０に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１１）。
【００７８】
ＣＰＵ５６は、ステップＳ８において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ９）、遊技制御処理を実行する（ステップＳ１０）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【００７９】
図１１は、ステップＳ１０の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ２１）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ２２）。
【００８０】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ２３）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ２４）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２５）。
【００８１】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２６）。
【００８２】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２７）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２８）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００８３】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，２４ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２９）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ３０）。
【００８４】
また、ＣＰＵ５６は、賞球制御基板３７との間の信号処理を行う（ステップＳ３１）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
【００８５】
以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【００８６】
従来の一般的な遊技制御処理は、定期的に発生する外部割込によって、強制的に最初の状態に戻されていた。図１１に示された例に則して説明すると、例えば、ステップＳ３１の処理中であっても、強制的にステップＳ２１の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次回の遊技制御処理が開始されてしまう可能性があった。
【００８７】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍｓ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【００８８】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【００８９】
図１２は、電源基板９１０の第１の電源監視回路からの電圧低下信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ４１）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ４３〜Ｓ４９は、電力供給停止時処理の一例である。
【００９０】
なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４１の処理は不要である。
【００９１】
次いで、ＣＰＵ５６は、電源断フラグが既にセットされているか否か確認する（ステップＳ４２）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４３からステップＳ４９の処理を実行する。
【００９２】
まず、全ての出力ポートをオフ状態にする（ステップＳ４３）。そして、必要ならば各レジスタの内容をバックアップＲＡＭ領域に格納する（ステップＳ４４）。さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４５）、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって（ステップＳ４６）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４７）。その後、電源断フラグをセットする（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ内のデータが化けることはない。
【００９３】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図６に示された電源監視用ＩＣ９０４からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【００９４】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【００９５】
また、ＲＡＭアクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップＳ４１からＳ４９の処理は、第２の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第２の電源監視手段が電圧低下信号を発生する前に完了するように、第１の電圧監視手段および第２の電圧監視手段の検出電圧の設定が行われている。
【００９６】
この実施の形態では、電力供給停止時処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【００９７】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の判断は不要である。
【００９８】
図１３は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図１３に示す例では、簡単のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図１３（Ａ）に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）がバックアップパリティデータ領域に設定される。
【００９９】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図１３（Ｂ）はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図１３（Ａ）に示すようなデータがバックアップ領域に設定されている。
【０１００】
ステップＳ５１の処理において、ＣＰＵ５６は、バックアップＲＡＭ領域のバックアップパリティデータ領域に設定されていたデータ（この例では「３９Ｈ」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「００Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「００Ｈ」にならない。
【０１０１】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１０２】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ５）を行うように構成される。
【０１０３】
この実施の形態では、図７に示されたように電源基板９１０に第１の電源監視手段が搭載され、図６に示されたように主基板３１に第２の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第２の電源監視手段（この例では電源監視用ＩＣ９０４）が電圧低下信号を発生する時期は、第１の電源監視手段（この例では電源監視用ＩＣ９０２）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第２の電源監視手段からの電圧低下信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１０４】
すると、ＣＰＵ５６は、第１の電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。ループ状態においては＋５Ｖ電源電圧値が徐々に低下するので入出力状態が不定になるが、ＣＰＵ５６はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１０５】
このように、この実施の形態では、ＣＰＵ５６が、第１の電源監視手段からの検出出力の入力に応じてループ状態に入るとともに、第２の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。
【０１０６】
なお、この実施の形態では、電源監視用ＩＣ９０２，９０４は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の第１の電源監視回路が＋３０Ｖ電源電圧を監視し、主基板３１の第２の電源監視回路が＋５Ｖ電源電圧を監視してもよい。そして、第２の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第１の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板３１の電源監視用ＩＣ９０４のしきい値レベル（電圧低下信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。
【０１０７】
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＮＭＩ端子）を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク可能割込割込端子（ＩＲＱ端子）に導入してもよい。その場合には、割込処理（ＩＲＱ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からの第１の電圧低下信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１０８】
また、ＩＲＱ端子を介して電源基板からの第１の電圧低下信号を検知する場合に、メイン処理のステップＳ１０の遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、賞球制御コマンドを賞球制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、賞球制御コマンド等は確実に送出完了する。
【０１０９】
以下、遊技状態復旧処理について説明する。
まず、この実施の形態において、主基板３１のＣＰＵ５６が、表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図１１に示された遊技制御処理における特別図柄プロセス処理（ステップＳ２７）で遊技進行に応じて送出することが決定され、表示制御データ設定処理（ステップＳ２１）で具体的なデータが設定され、表示制御データ出力処理（ステップＳ２２）で出力ポートから出力されることによって送出される。
【０１１０】
図１４（Ａ）は、可変表示部９における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、図柄変動を開始させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動開始コマンドを送出する。表示制御基板８０に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。
【０１１１】
そして、図柄変動を確定させるときに、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して変動停止コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。
【０１１２】
図１４（Ｂ）は、可変表示部９の表示結果が所定の大当り図柄であった場合に実行される大当り遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板３１のＣＰＵ５６は、大当り遊技開始時に、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り開始コマンドを送出する。また、所定時間経過後に、１ラウンド（１Ｒ）指定コマンドを送出する。表示制御基板８０、音制御基板７０およびランプ制御基板３５に搭載されている各ＣＰＵは、大当り開始コマンドを受信すると、大当り開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、１ラウンド指定コマンドを受信すると、大当り中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板８０のＣＰＵは、１ラウンド目の表示を行う。
【０１１３】
その後、主基板３１のＣＰＵ５６は、表示制御基板８０に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板８０のＣＰＵは、それらのコマンドに応じて対応する表示制御を行う。
【０１１４】
また、大当り遊技終了時に、主基板３１のＣＰＵ５６は、表示制御基板８０、音制御基板７０およびランプ制御基板３５のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各電気部品制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。
【０１１５】
図１５は、図１２に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、レジスタ内容を復元する必要があれば、バックアップＲＡＭに保存されていた値をレジスタに復元する（ステップＳ６１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。
【０１１６】
遊技状態が図柄変動中であった場合には（ステップＳ６２）、変動開始コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６３）。また、遊技状態が大当り遊技中であった場合には（ステップＳ６４）、停電前に最後の送出された制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６５）。そして、それ以外の遊技状態であった場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出する制御を行う（ステップＳ６６）。また、例えば、大当り中であった場合の可変入賞球装置１５の状態復帰は、ＲＡＭのデータが保存されているため、後の遊技制御処理内で自動的に行われる。
【０１１７】
なお、ここでは、遊技状態復旧処理が終了するとメイン処理にリターンするように遊技状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップＲＡＭ領域にある）に記憶されているアドレス（電源断時のＮＭＩ割込発生時に実行されていたアドレス）に戻るようにしてもよい。
【０１１８】
図１６は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図１６において、可変表示の状態は表示制御基板８０のＣＰＵ（表示制御手段）によって実現され、音の状態は音制御基板７０のＣＰＵ（音制御手段）によって実現され、ランプの状態はランプ制御基板３５のＣＰＵ（ランプ制御手段）によって実現される。
【０１１９】
図１６（Ａ）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から変動開始コマンドが送出される（図１６におけるステップＳ６３）。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板３１のＣＰＵ５６は変動開始コマンド送出後では変動終了時の確定コマンド（変動停止コマンド）まで何も送出しない（図柄指定コマンドを除く）。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。
【０１２０】
なお、主基板３１において、変動開始時に使用した各種パラメータはバックアップＲＡＭに保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであった表示結果等と同じである。従って、遊技者に不利益が与えられるということはない。
【０１２１】
図１６（Ｂ）は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板３１から停電前の最後に表示制御基板８０、音制御基板７０およびランプ制御基板３５に送出されたコマンドが再送出される（図１５におけるステップＳ６５）。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。
【０１２２】
なお、主基板３１において、大当り遊技中の各種パラメータ（大入賞口開放回数、大入賞口入賞球数等）はバックアップＲＡＭに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。
【０１２３】
なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、賞球制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるＲＡＭの一部も電源バックアップされ、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出処理を行う必要はない。
【０１２４】
この実施の形態では、停電発生処理（電力供給停止時処理）において、電力供給停止時処理が既に実行されたことを示す電源断時フラグがセットされている場合には電力供給停止時処理を実行しないように構成されている。電源が断する過程では一般に電源電圧が不安定になるので、再度ＮＭＩが発生する可能性がある。すると、停電発生処理において電源断時フラグの確認を行わない場合には、再度発生したＮＭＩによって再度電力供給停止時処理が実行される。
【０１２５】
最初に実行された正規の電力供給停止時処理では、例えばレジスタの内容をバックアップＲＡＭに格納する処理が行われる（図１２におけるステップＳ４４参照）。最初に実行された正規の電力供給停止時処理後のリセット待ちの状態では電源電圧は徐々に低下していくので、レジスタの内容が破壊される可能性もある。すなわち、レジスタ値は、電源断が検出されたときの状態（最初にＮＭＩが発生したとき）から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップＲＡＭに格納されてしまう。すると、電源復旧時に実行される停電復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果、電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。
【０１２６】
次に、賞球制御手段の停電発生時の動作について説明する。
図１７は、電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図１７に示すように、電源基板９１０に搭載されている第１の電源監視回路（第１の電源監視手段）からの電圧低下信号が、賞球制御用ＣＰＵ３７１のマスク不能割込端子（ＮＭＩ端子）に入力されている。従って、賞球制御用ＣＰＵ３７１は、ＮＭＩ処理によって電源断の発生を確認することができる。
【０１２７】
賞球制御用ＣＰＵ３７１等の駆動電源である＋５Ｖ電源から電力が供給されていない間、賞球制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板９１０から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、初期リセット回路９３５からリセット信号が発せられるので、賞球制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の状態から払出制御を再開することができる。
【０１２８】
賞球制御基板３７において、第１の電源監視手段からの電圧低下信号は、入力バッファ回路９３０を介して賞球制御ＣＰＵ３７１側に入力されている。ここでは、入力バッファ回路９３０として７４ＨＣ２４４を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路９３０は、電源基板側から賞球制御基板３７の内部側への方向にのみ信号を通過させる不可逆性素子である。
【０１２９】
図１７に示す構成では、賞球制御基板３７には、第２の電源監視回路９３３が搭載されている。この例では、第２の電源監視回路９３３において、電源監視用ＩＣ９３４が、電源基板９１０の第１の電源監視回路が監視する電源電圧と等しい電圧である＋３０Ｖ電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第２の電源監視回路９３３が設けられている場合には、第２の電源監視回路９３３の検出電圧（電圧低下信号を出力することになる電圧）を、電源基板９１０に搭載されている第１の電源監視回路の検出電圧よりも低くする。
【０１３０】
第２の電源監視回路９３３からの電圧低下信号は、初期リセット回路９３５からの初期リセット信号と論理和をとられた後に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。従って、賞球制御用ＣＰＵ３７１は、初期リセット回路９３５からの初期リセット信号がローレベルを呈しているとき、または、第２の電源監視回路９３３からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。
【０１３１】
図１８は、主基板３１から賞球制御基板３７に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図１８に示すように、１バイト中の上位４ビットが制御指定部として使用され、下位４ビットが賞球数を示す領域として用いられる。
【０１３２】
図１９に示すように、制御指定部において、ビット７，６，５，４が「０，１，０，０」であれば払出個数指定コマンドであることを示し、「０，１，０，１」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板３１のＣＰＵ５６が入賞を検出すると直ちに賞球制御基板３７に送出される。
【０１３３】
ビット７，６，５，４が「１，０，０，０」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板３１から送信される。また、ビット７，６，５，４が「１，０，０，１」である発射停止指定コマンドは、余剰玉受皿４が満タンになって満タンスイッチ４８がオンしたとき（満タン状態フラグがオンしたとき）に主基板３１から送信される。
【０１３４】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、１バイト（８ビット：賞球制御コマンドＤ７〜Ｄ０）のデータとして出力される。賞球制御コマンドＤ７〜Ｄ０は正論理で出力される。また、賞球制御コマンドＤ７〜Ｄ０が出力されたときには、負論理の賞球制御ＩＮＴ信号が出力される。
【０１３５】
この実施の形態では、図２０に示すように、主基板３１から賞球制御コマンドＤ７〜Ｄ０が出力されるときに、賞球制御ＩＮＴ信号が５μｓ以上ローレベルになる。賞球制御ＩＮＴ信号は、賞球制御基板３７において、賞球制御用ＣＰＵ３７１の割込端子に接続されている。よって、賞球制御用ＣＰＵ３７１は、割り込みがあると、賞球制御コマンドＤ７〜Ｄ０が主基板３１から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。
【０１３６】
なお、図１８に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、１バイト中の上位下位を、図１８に示された構成とは逆にしてもよい。また、コマンド構成は１バイト構成でなく複数バイト構成であってもよい。
【０１３７】
図２１は、賞球制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、賞球制御用ＣＰＵ３７１は、まず、ＲＡＭ領域をクリアする等の初期値設定処理を行う（ステップＳ７０１）。なお、内蔵ＲＡＭの電源バックアップされたＲＡＭ領域（バックアップＲＡＭ領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用ＣＰＵ３７１は、タイマ割込フラグの監視（ステップＳ７０２）の確認を行うループ処理に移行する。
【０１３８】
ステップＳ７０１の初期化処理では、後述する総合個数記憶の値が０でない場合には、非バックアップＲＡＭ領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、２ｍｓ毎に定期的にタイマ割込がかかるように賞球制御用ＣＰＵ３７１に設けられているタイマレジスタの初期設定（タイムアウトが２ｍｓであることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。
【０１３９】
従って、この実施の形態では、賞球制御用ＣＰＵ３７１の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、図２２に示すように、タイマ割込が発生すると、賞球制御用ＣＰＵ３７１は、タイマ割込フラグをセットする（ステップＳ７１１）。
【０１４０】
賞球制御用ＣＰＵ３７１は、ステップＳ７０２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ７０３）、賞球制御処理および玉貸し制御処理を実行する（ステップＳ７０５，Ｓ７０６）。以上の制御によって、この実施の形態では、賞球制御処理および玉貸し制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、賞球制御処理等はメイン処理において実行されるが、タイマ割込処理で賞球制御処理等を実行してもよい。
【０１４１】
図２３は、賞球制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に総合個数記憶（例えば２バイト）および貸し玉個数記憶が形成されている。総合個数記憶は、主基板３１の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の玉貸し個数を記憶するものである。
【０１４２】
図２４は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板３１からの賞球制御ＩＮＴ信号は賞球制御用ＣＰＵ３７１の割込端子に入力されている。よって、主基板３１からの賞球制御ＩＮＴ信号がオン状態になると、賞球制御用ＣＰＵ３７１に割込がかかり、図２４に示す賞球制御コマンドの受信処理が開始される。
【０１４３】
賞球制御コマンドの受信処理において、賞球制御用ＣＰＵ３７１は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ８５２）。読み込んだデータが払出個数指示コマンドであれば（ステップＳ８５３）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップＳ８５５）。そうでなければ、通信終了フラグをセットする（ステップＳ８５４）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。
【０１４４】
以上のように、賞球制御基板３７に搭載された賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６から送られた払出個数指示コマンドに含まれる賞球数をバックアップＲＡＭ領域（総合個数記憶）に記憶する。
【０１４５】
図２５は、賞球制御処理（ステップＳ７１１）を示すフローチャートである。賞球制御処理において、賞球制御用ＣＰＵ３７１は、総合個数記憶が０でないか否かの確認を行う（ステップＳ５１１）。総合個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、賞球払出処理を行う（ステップＳ５１２）。賞球払出処理では、払出モータ２８９がオンしていなければオンするとともに、賞球カウントスイッチ３０１Ａの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５１３）、総合個数記憶の値を−１する（ステップＳ５１４）。また、総合個数記憶の値が０になったら（ステップＳ５１５）、払出モータ２８９をオフする（ステップＳ５１６）。
【０１４６】
総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。
【０１４７】
賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１４８】
なお、賞球制御用ＣＰＵ３７１は、主基板３１から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば１５個、１０個、６個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを＋１する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを−１する。その場合にも、各個数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。
【０１４９】
図２６は、玉貸し制御処理（ステップＳ７０６）を示すフローチャートである。玉貸し制御処理において、賞球制御用ＣＰＵ３７１は、賞球払出中であるか否かかチェックする（ステップＳ５３１）。賞球払出中でなければ、貸し玉個数記憶が０でないか否かの確認を行う（ステップＳ５３２）。貸し玉個数記憶が０でなければ、賞球制御用ＣＰＵ３７１は、玉貸し処理を行う（ステップＳ５３３）。玉貸し処理では、払出モータ２８９がオンしていなければオンするとともに、玉貸しカウントスイッチ３０１Ｂの検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、１個の払出が行われたことを確認したら（ステップＳ５３４）、貸し玉個数記憶の値を−１する（ステップＳ５３５）。また、貸し玉個数記憶の値が０になったら（ステップＳ５３６）、払出モータ２８９をオフする（ステップＳ５３７）。なお、この実施の形態では、賞球も玉貸しも同じ払出装置で行われる。
【０１５０】
次に、カードユニット５０から玉貸し要求があったか否かを確認し（ステップＳ５３８）、要求があれば要求単位数に応じた個数を貸し玉個数記憶の値に加算する（ステップＳ５３９）。
【０１５１】
貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板９１０のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用ＣＰＵ３７１は、貸し玉個数記憶の内容にもとづいて玉貸し処理を継続することができる。
【０１５２】
なお、賞球制御用ＣＰＵ３７１は、カードユニット５０から単位数（例えば１００円単位）で要求された玉貸し個数を貸し玉個数記憶で総数として管理したが、単位数で管理してもよい。例えば、玉貸し回数カウンタを設け、玉貸し要求があると、玉貸し回数カウンタを＋１する。そして、単位数の払出が終了すると、玉貸し回数カウンタを−１する。その場合にも、玉貸し回数カウンタはバックアップＲＡＭ領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用ＣＰＵ３７１は、玉貸し回数カウンタの内容にもとづいて玉貸し処理を継続することができる。
【０１５３】
図２７は、賞球制御用ＣＰＵ３７１が第１の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板９１０の電源監視用ＩＣ９０２が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、賞球制御用ＣＰＵ３７１は、割込禁止に設定し（ステップＳ８０１）、ＲＡＭアクセス禁止状態に設定して（ステップＳ８０２）、ループ処理に入る。すなわち、何らの処理もしない状態になる。
【０１５４】
従って、図１７に示された電源監視用ＩＣ９３４からのリセット信号によって外部から動作禁止状態（システムリセット）にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用ＣＰＵ３７１は動作停止する。その結果、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭの内容破壊等を確実に防止することができる。
【０１５５】
なお、この実施の形態では、停電発生ＮＭＩ処理では最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。また、割込処理中には他の割込がかからないような仕様のＣＰＵを用いた場合にはステップＳ８０１の処理は不要である。
【０１５６】
図２８は、賞球制御用ＣＰＵ３７１が電源投入時に実行する初期化処理（ステップＳ７０１）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用ＣＰＵ３７１は、まず、バックアップＲＡＭ領域に形成されている総合個数記憶または貸し玉個数記憶の値が０でないかどうか確認する（ステップＳ９０１）。０である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全ＲＡＭ領域をクリアして（ステップＳ９０３）、スタックポインタの初期設定を行う（ステップＳ９０４）。
【０１５７】
総合個数記憶または貸し玉個数記憶の値が０でない場合には、アドレスを指定してレジスタと非バックアップＲＡＭ領域をクリアする（ステップＳ９０５）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップＳ９０６）。なお、バックアップＲＡＭ領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。
【０１５８】
このように、賞球制御用ＣＰＵ３７１は、電源投入時に、バックアップＲＡＭ領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。
【０１５９】
なお、賞球制御用ＣＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、電源断フラグによって初期化処理を行うか否か決定してもよい。また、主基板３１のＣＰＵ５６と同様に、パリティチェックコードによって記憶内容保存の確実化を図ってもよい。
【０１６０】
また、この実施の形態では、賞球制御用ＣＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）を介して電源基板からの第１の電圧低下信号（第１の電源監視手段からの電圧低下信号）を検知したが、第１の電圧低下信号をマスク可能割込割込端子（ＩＲＱ端子）に導入してもよい。その場合には、ＩＲＱ処理によって図２７に示された停電発生割込処理が実行される。また、入力ポートを介して第１の電圧低下信号を検知してもよい。その場合には、賞球制御用ＣＰＵ３７１が実行するメイン処理において、入力ポートの監視が行われる。
【０１６１】
上記の実施の形態では、第１の電源監視手段は電源基板９１０に設けられ、第２の電源監視手段は電気部品制御基板に設けられたが、第１の電源監視手段および第２の電源監視手段がともに電気部品制御基板に設けられていてもよい。
【０１６２】
図２９は、主基板３１に第１の電源監視手段および第２の電源監視手段が設けられた構成を示すブロック図である。図２９に示すように、第１の電源監視手段を構成する電源監視用ＩＣ９０２からの第１の電圧低下信号がＣＰＵ５６のＮＭＩ端子に接続される。また、第２の電源監視手段を構成する電源監視用ＩＣ９０４からの第２の電圧低下信号は、図６に示された構成と同様に、ＣＰＵ５６のリセット端子に入力される。
【０１６３】
例えば、電源監視用ＩＣ９０２は＋３０Ｖ電源電圧が＋２１Ｖにまで低下すると第１の電圧低下信号を発生し、電源監視用ＩＣ９０４は＋３０Ｖ電源電圧が＋９Ｖにまで低下すると第２の電圧低下信号を発生する。
【０１６４】
このような構成でも、第１の電圧低下信号および第２の電圧低下信号に応じたＣＰＵ５６の動作は、図６に示された構成の場合と同様である。
【０１６５】
図３０は、賞球制御基板３７に第１の電源監視手段および第２の電源監視手段が設けられた構成を示すブロック図である。図３０に示すように、第１の電源監視手段を構成する電源監視用ＩＣ９３２からの第１の電圧低下信号が賞球制御用ＣＰＵ３７１のＮＭＩ端子に接続される。また、第２の電源監視手段を構成する電源監視用ＩＣ９３４からの第２の電圧低下信号は、図１７に示された構成と同様に、賞球制御用ＣＰＵ３７１のリセット端子に入力される。
【０１６６】
例えば、電源監視用ＩＣ９３２は＋３０Ｖ電源電圧が＋２１Ｖにまで低下すると第１の電圧低下信号を発生し、電源監視用ＩＣ９３４は＋３０Ｖ電源電圧が＋９Ｖにまで低下すると第２の電圧低下信号を発生する。
【０１６７】
このような構成でも、第１の電圧低下信号および第２の電圧低下信号に応じた賞球制御用ＣＰＵ３７１の動作は、図１７に示された構成の場合と同様である。
【０１６８】
図２９や図３０に例示されたように電気部品制御基板が構成される場合には、電源基板には、第１の電源監視手段は搭載されない。すなわち、図３１に示すように、第１の電源監視手段および第２の電源監視手段が設けられていない電源基板９１０Ｂが使用される。
【０１６９】
上記の各実施の形態では、第１の電源監視手段は電源基板９１０または電気部品制御基板に搭載され、第２の電源監視手段は電気部品制御基板に搭載されたが、第１の電源監視手段および第２の電源監視手段をともに電源基板に搭載してもよい。
【０１７０】
図３２は、電源基板に第１の電源監視手段および第２の電源監視手段が搭載された場合の電源監視および電源バックアップのためのＣＰＵ５６周りの一構成例を示すブロック図である。図３２に示すように、電源基板に搭載されている第１の電源監視手段からの第１の電圧低下信号は、主基板３１のＣＰＵ５６のＮＭＩ端子に至る。また、電源基板に搭載されている第２の電源監視手段からの第２の電圧低下信号は、ＣＰＵ５６のリセット端子に至る。
【０１７１】
ただし、この例では、図６に示された入力バッファ回路９００に代えて、ノイズ除去機能も考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ９０６Ａ、シュミットトリガタイプの２つの反転回路９０７Ａ，９０９Ａおよび反転回路９０７Ａ，９０９Ａの間に設置されたコンデンサ９０８Ａからなっている。フェライトビーズ９０６Ａは、主として電磁波ノイズを除去する。また、シュミットトリガタイプの反転回路９０７Ａ，９０９Ａは、なまった波形を整形するのに効果的である。そして、コンデンサ９０８Ａは、なまった波形を整形するとともに瞬時的なパルス状のノイズを吸収する。
【０１７２】
また、第２の電圧低下信号についても、ノイズ除去機能が考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ９０６Ｂ、シュミットトリガタイプの２つの反転回路９０７Ｂ，９０９Ｂおよび反転回路９０７Ｂ，９０９Ｂの間に設置されたコンデンサ９０８Ｂからなっている。
【０１７３】
なお、図３２に示すノイズ除去のためのバッファ回路構成ではなく、図６に示されたタイプの入力バッファ回路を用いてもよく、逆に、図６に示された構成において、ノイズ除去のためのバッファ回路構成を採用してもよい。
【０１７４】
このような構成でも、第１の電圧低下信号および第２の電圧低下信号に応じたＣＰＵ５６の動作は、図６に示された構成の場合と同様である。
【０１７５】
図３３は、電源基板に第１の電源監視手段および第２の電源監視手段が搭載された場合の電源監視および電源バックアップのための賞球制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３３に示すように、電源基板に搭載されている第１の電源監視手段からの第１の電圧低下信号は、賞球制御用ＣＰＵ３７１のＮＭＩ端子に至る。また、電源基板に搭載されている第２の電源監視手段からの第２の電圧低下信号は、賞球制御用ＣＰＵ３７１のリセット端子に至る。
【０１７６】
ただし、この例では、図１７に示された入力バッファ回路９３０に代えて、ノイズ除去機能も考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ９３６Ａ、シュミットトリガタイプの２つの反転回路９３７Ａ，９３９Ａおよび反転回路９３７Ａ，９３９Ａの間に設置されたコンデンサ９３８Ａからなっている。
【０１７７】
なお、図３３に示すノイズ除去のためのバッファ回路構成ではなく、図１７に示されたタイプの入力バッファ回路を用いてもよく、逆に、図１７に示された構成において、ノイズ除去のためのバッファ回路構成を採用してもよい。
【０１７８】
また、第２の電圧低下信号についても、ノイズ除去機能が考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ９３６Ｂ、シュミットトリガタイプの２つの反転回路９３７Ｂ，９３９Ｂおよび反転回路９３７Ｂ，９３９Ｂの間に設置されたコンデンサ９３８Ｂからなっている。
【０１７９】
このような構成でも、第１の電圧低下信号および第２の電圧低下信号に応じた賞球制御用ＣＰＵ３７１の動作は、図１７に示された構成の場合と同様である。
【０１８０】
図３２や図３３に例示されたように電気部品制御基板が構成される場合には、電源基板には、図３４に例示するように、第１の電源監視手段および第２の電源監視手段が搭載される。
【０１８１】
例えば、電源監視用ＩＣ９０２は＋３０Ｖ電源電圧が＋２１Ｖにまで低下すると第１の電圧低下信号を発生し、電源監視用ＩＣ９２２は＋３０Ｖ電源電圧が＋９Ｖにまで低下すると第２の電圧低下信号を発生する。
【０１８２】
図３４に示された構成では、第１の電源監視手段を構成する電源監視用ＩＣ９０２の検出出力（第１の電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板に伝達され、第２の電源監視手段を構成する電源監視用ＩＣ９２２の検出出力（第２の電圧低下信号）は、バッファ回路９２８，９２９を介してそれぞれの電気部品制御基板に伝達されるが、例えば、それぞれ１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。
【０１８３】
以上のように、本発明では、電気部品制御基板に搭載された遊技装置制御マイクロコンピュータに電力供給停止時処理を開始させるための第１の電圧低下信号を発生する第１の電源監視手段と、電力供給停止時処理の最後のループ部分（またはＨＡＬＴ状態に入った後）で遊技装置制御マイクロコンピュータをリセット状態にするための第２の電圧低下信号を発生する第２の電源監視手段とを遊技機に設けたので、確実な電力供給停止時処理が行われるとともに、電源断中に保存されるべきデータが確実に保存される。
【０１８４】
なお、上記の各実施の形態では、第１の電源監視手段と第２の電源監視手段とは、電源基板および電気部品制御基板のいずれかに設置されたが、それらはどこに設置されていてもよく、遊技機の構造上の都合等に応じて任意の位置に設置することができる。
【０１８５】
また、上記の各実施の形態では、第１の電源監視手段と第２の電源監視手段とは別個のものとしたが、上述した第１の電圧低下信号と第２の電圧低下信号を発生することができれば一体の構成であってもよい。
【０１８６】
そして、上記の各実施の形態では、記憶手段としてＲＡＭを用いた場合を示したが、記憶手段として、電気的に書き換えが可能な記憶手段であればＲＡＭ以外のものを用いてもよい。
【０１８７】
さらに、ここでは、遊技制御手段以外の他の電気部品制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、上述した制御を行うように構成してもよい。
【０１８８】
上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１８９】
さらに、パチンコ遊技機に限られず、スロット機等においても、停電等による電源断時に、電源断直前のデータをバックアップＲＡＭ等に保存し、電源復旧時に保存データにもとづく制御再開処理を行うように構成されている場合には本発明を適用することができる。
【０１９０】
【発明の効果】
以上のように、本発明によれば、遊技機を、第１の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、１つの第１の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第２の電源監視手段は、監視する直流電圧が第１の電源監視手段が検出信号を出力したあと第２の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、マイクロコンピュータは、第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する構成としたので、遊技状態回復に必要なデータを確実に保存することができるという効果がある。また、同一の電源電圧を監視することから、第１の電圧監視手段が電圧低下信号を出力するタイミングと第２の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。また、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。さらに、異常なデータにもとづいて遊技状態が復旧されてしまうことが防止される。また、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。さらに、電圧低下を示す検出出力を必要とするマイクロコンピュータが幾つあっても第１の電源監視手段は１つ設けられていればよいので、各マイクロコンピュータが電源復帰制御を行っても遊技機のコストはさほど上昇しない。また、電圧低下を示す検出出力の出力制御が容易である。
【０１９１】
また、本発明によれば、遊技機を、第１の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、１つの第１の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第１の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第２の電源監視手段は、監視する直流電圧が第１の電源監視手段が検出信号を出力したあと第２の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第２検出条件が成立したとして検出信号を出力し、マイクロコンピュータは、第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する構成としたので、遊技状態回復に必要なデータを確実に保存することができるという効果がある。また、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。さらに、異常なデータにもとづいて遊技状態が復旧されてしまうことが防止される。また、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。電圧低下を示す検出出力を必要とするマイクロコンピュータが幾つあっても第１の電源監視手段は１つ設けられていればよいので、各マイクロコンピュータが電源復帰制御を行っても遊技機のコストはさほど上昇しない。また、電圧低下を示す検出出力の出力制御が容易である。
【０１９４】
第１の電源監視手段からの検出信号が電気部品制御手段のマイクロコンピュータの割込端子に入力され、マイクロコンピュータが割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されている場合には、ソフトウェアの負担を増大させることなく所定の電力供給停止時処理を開始することができる。
【０１９５】
電力供給停止直前の内容を保持することが可能な記憶手段がマイクロコンピュータに内蔵されている場合には、記憶手段がマイクロコンピュータと一体化されることによって、マイクロコンピュータのコストを低減することができる。
【０１９６】
電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれるように構成されている場合には、電源断時に、保存されるべきデータが破壊されることがないという効果がある。
【０２００】
第２の電源監視手段はマイクロコンピュータが搭載されている基板にあるように構成されている場合には、それぞれのマイクロコンピュータにふさわしいタイミングで検出出力を発生する制御を容易に実現することができる。
【０２０１】
第１の電源監視手段はマイクロコンピュータが搭載されている基板の外部にあり、マイクロコンピュータが、入力バッファを介して第１の電源監視手段の検出信号を入力するように構成されている場合には、第１の電源監視手段の検出信号が基板間を伝達されるときでも、マイクロコンピュータに入力される検出信号の安定化を図ることができる。
【０２０２】
入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段である場合には、検出信号の入力部はマイクロコンピュータに対して常に入力状態にあるので、マイクロコンピュータが搭載されている基板の側で、第１の電源監視手段の検出出力を容易に取り込むことができる。
【図面の簡単な説明】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】パチンコ遊技機を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図５】賞球制御基板の回路構成例を示すブロック図である。
【図６】電源監視および電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図７】電源基板の一構成例を示すブロック図である。
【図８】主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図９】初期化処理を示すフローチャートである。
【図１０】２ｍｓタイマ割込処理を示すフローチャートである。
【図１１】遊技制御処理を示すフローチャートである。
【図１２】停電発生ＮＭＩ処理を示すフローチャートである。
【図１３】バックアップパリティデータ作成方法を説明するための説明図である。
【図１４】主基板からの各制御コマンドの送出タイミング例を示す説明図である。
【図１５】遊技状態復旧処理の一例を示すフローチャートである。
【図１６】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。
【図１７】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図１８】賞球制御コマンドの構成例を示す説明図である。
【図１９】賞球制御コマンドのビット構成を示す説明図である。
【図２０】賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図２１】賞球制御用ＣＰＵが実行するメイン処理を示すフローチャートである。
【図２２】賞球制御用ＣＰＵのタイマ割込処理を示すフローチャートである。
【図２３】賞球制御手段におけるＲＡＭの一構成例を示す説明図である。
【図２４】賞球制御用ＣＰＵのコマンド受信処理を示すフローチャートである。
【図２５】賞球制御処理を示すフローチャートである。
【図２６】賞球制御用ＣＰＵが実行する停電発生処理を示すフローチャートである。
【図２７】玉貸し制御処理を示すフローチャートである。
【図２８】賞球制御用ＣＰＵの初期化処理の一例を示すフローチャートである。
【図２９】電源監視および電源バックアップのためのＣＰＵ周りの他の構成例を示すブロック図である。
【図３０】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りの他の構成例を示すブロック図である。
【図３１】電源基板の他の構成例を示すブロック図である。
【図３２】電源監視および電源バックアップのためのＣＰＵ周りのさらに他の構成例を示すブロック図である。
【図３３】電源監視および電源バックアップのための賞球制御用ＣＰＵ周りのさらに他の構成例を示すブロック図である。
【図３４】電源基板のさらに他の構成例を示すブロック図である。
【符号の説明】
１      パチンコ遊技機
３１    主基板
３７    賞球制御基板
５３    基本回路
５６    ＣＰＵ
３７１  賞球制御用ＣＰＵ
９０２，９０４，９３２，９３４  電源監視用ＩＣ
９０３，９３３  第２の電源監視回路
９１０，９１０Ｂ，９１０Ｃ  電源基板
【図１】
0003588022.tif 000002
【図２】
0003588022.tif 000003
【図３】
0003588022.tif 000004
【図４】
0003588022.tif 000005
【図５】
0003588022.tif 000006
【図６】
0003588022.tif 000007
【図７】
0003588022.tif 000008
【図８】
0003588022.tif 000009
【図９】
0003588022.tif 000010
【図１０】
0003588022.tif 000011
【図１１】
0003588022.tif 000012
【図１２】
0003588022.tif 000013
【図１３】
0003588022.tif 000014
【図１４】
0003588022.tif 000015
【図１５】
0003588022.tif 000016
【図１６】
0003588022.tif 000017
【図１７】
0003588022.tif 000018
【図１８】
0003588022.tif 000019
【図１９】
0003588022.tif 000020
【図２０】
0003588022.tif 000021
【図２１】
0003588022.tif 000022
【図２２】
0003588022.tif 000023
【図２３】
0003588022.tif 000024
【図２４】
0003588022.tif 000025
【図２５】
0003588022.tif 000026
【図２６】
0003588022.tif 000027
【図２７】
0003588022.tif 000028
【図２８】
0003588022.tif 000029
【図２９】
0003588022.tif 000030
【図３０】
0003588022.tif 000031
【図３１】
0003588022.tif 000032
【図３２】
0003588022.tif 000033
【図３３】
0003588022.tif 000034
【図３４】
0003588022.tif 000035