(57)【特許請求の範囲】
【請求項１】
基板上に３族窒化物半導体からなる能動素子領域を備えた半導体素子であって、該基板と該能動素子領域との間に、島状の窒化物の層と、該島状の窒化物層を埋め込む窒化物の層とが交互に周期的に積層された多層構造を有するバッファ層を備えたことを特徴とする半導体素子。
【請求項２】
前記バッファ層の最上層は、該バッファ層を構成する各層のなかで、前記３族窒化物半導体に最も近い格子定数を有する物質からなる層であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記バッファ層を構成する各層は、前記基板側から前記３族窒化物半導体側へ、前記３族窒化物半導体と前記各層を構成する物質との格子定数差が小さくなる順序で積層されていることを特徴とする請求項１、２のいずれかに記載の半導体素子。
【請求項４】
前記窒化物が、Ｂ、Ａｌ、Ｇａ、Ｉｎから選択される１もしくは複数の元素の窒化物であることを特徴とする請求項１乃至３のいずれかに記載の半導体素子。
【請求項５】
基板上に３族窒化物半導体からなる能動素子領域を形成した半導体素子の製造方法において、該基板と該能動素子領域との間に、島状の窒化物の層と、該島状の窒化物層を埋め込む窒化物の層とが交互に周期的に積層された多層構造を有するバッファ層を、前記能動素子領域を形成する温度より低い温度で形成することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３族窒化物半導体を用いた受光・発光素子あるいは電子素子に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等の３族窒化物半導体を用いた半導体素子は、可視から紫外にわたる領域の光に対する受光・発光素子として、また高温下で使用する耐環境電子素子あるいは移動体通信等で使用する高周波ハイパワー電子素子としての応用が期待されている。
【０００３】
通常、これらの３族窒化物半導体素子は、３族窒化物半導体と格子定数の大きく異なるサファイアや炭化珪素等の材料からなる基板上に、有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシャル成長（ＭＢＥ）法によりヘテロエピタキシャル成長させて形成した３族窒化物半導体から構成される能動素子領域を有している。このような格子定数の大きく異なる基板上への３族窒化物半導体のエピタキシャル成長において、実用レベルの結晶欠陥の少ない３族窒化物半導体を得る方法として、従来、例えば、特開平２−２２９４７６号に報告されているように、サファイア基板上に、例えば６００℃の低温で単層のＡｌＮからなるバッファ層を成長した後に、例えば１１５０℃の高温でＧａＮを結晶成長する方法が知られている。また、ジャパニーズ  ジャーナル  オブ  アプライド  フィジクス、３０巻、Ｌ１７０５頁には、前記バッファ層として、４５０〜６００℃で低温成長した単層のＧａＮを用いる方法が示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の方法により結晶成長した３族窒化物半導体には未だに大量の結晶欠陥が存在し、３族窒化物半導体素子の性能を劣化させる。したがって、結晶欠陥等を低減した性能の高い３族窒化物半導体素子を得る素子構造とその製造方法の開発が望まれる。
【０００５】
また、サファイア基板上にＭＯＶＰＥ法によりＧａＮをエピタキシャル成長する際に、単層のＡｌＮバッファ層を用いた場合、バッファ層の層厚が１２ｎｍより厚くなるにつれ、ＧａＮ中の結晶欠陥が増加する。一方、バッファ層の層厚が１０ｎｍより薄くなるにつれ、ＧａＮの成長表面の平坦性が悪化する。斯かるＧａＮ中の結晶欠陥の増加、あるいは成長表面の平坦性の悪化は、半導体素子の性
能を劣化させるので、良好な素子特性を得るためには、ＡｌＮバッファ層の層厚を１０〜１２ｎｍの範囲内に精度良く制御する必要がある。
【０００６】
このように、３族窒化物半導体の結晶性は、バッファ層の層厚、組成等の影響を敏感に受けやすい。したがって、良好な結晶性を有する３族窒化物半導体を得るためには、バッファ層の厳密な層厚、組成等の制御が必要である。
【０００７】
しかしながら、結晶成長装置の反応管内部や基板のサセプタへの反応生成物の
付着により、原料ガスの流れや基板温度に経時変化が生じ、結晶成長速度が変化する。このため、バッファ層の層厚を厳密に制御することは極めて難しく、このバッファ層の層厚の最適値からのずれにより３族窒化物半導体中に欠陥の増大や成長表面の凹凸が発生し、素子の性能を劣化させる原因となる結晶欠陥等の少ない信頼性の高い３族窒化物半導体素子を再現性よく得ることは困難であった。また、バッファ層の層厚には基板面内の約４０％の部分で２０〜３０％の不均一性が存在するため、基板面内で３族窒化物半導体の特性の差が大きく、製造歩留まりを低下させる。
【０００８】
したがって、結晶欠陥が少なく表面の平坦な３族窒化物半導体を用いた半導体素子を再現性よく得る素子構造とその製造方法の開発が望まれる。
【０００９】
本発明の課題は、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子を提供すると同時に、前記半導体素子を再現性よく提供することにある。
【００１０】
本発明の他の課題は、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子の製造方法を提供すると同時に、前記半導体素子の再現性のよい製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
斯かる課題を解決するために、本願の半導体素子は、基板上に３族窒化物半導体からなる能動素子領域を備えた半導体素子であって、該基板と該能動素子領域との間に、多層構造を有するバッファ層を備えたことを特徴とする。
【００１２】
また、前記バッファ層が、島状の層を含むことを特徴とする。
【００１３】
さらに、前記バッファ層の最上層は、該バッファ層を構成する各層のなかで、前記３族窒化物半導体に最も近い格子定数を有する物質からなる層であることを特徴とする。
【００１４】
加えて、前記バッファ層を構成する各層は、前記基板側から前記３族窒化物半導体側へ、前記３族窒化物半導体と前記各層を構成する物質との格子定数差が小さくなる順序で積層されていることを特徴とする。
【００１５】
また、前記バッファ層は、少なくとも１つの窒化物の層を含むことを特徴とする。
【００１６】
さらには、前記バッファ層は、組成の異なる複数の窒化物の層を含むことを特徴とする。
【００１７】
さらには、前記窒化物が、Ｂ、Ａｌ、Ｇａ、Ｉｎから選択される１もしくは複数の元素の窒化物であることを特徴とする。
【００１８】
また、基板上に３族窒化物半導体からなる能動素子領域を形成した半導体素子の製造方法において、該基板と該能動素子領域との間に多層構造を有するバッファ層を、前記能動素子領域を形成する温度より低い温度で形成することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の第１の参考の形態について図面を参照して説明する。本参考の形態の半導体素子は、周期的な多層構造を有するバッファ層上に３族窒化物半導体を形成したことを特徴とする。
【００２０】
図１、図２は、この発明の第１の参考の形態を示し、図２はＧａＩｎＮを発光層として用いた３族窒化物半導体からなる発光ダイオード素子（以下ＬＥＤチップという）の上面平面図、図１は図２のＡ−Ｂ縦断面図である。
【００２１】
図１において、（０００１）面を基板表面とするサファイアからなる基板１上に例えば層厚２．５ｎｍのＡｌＮ層２ａと例えば層厚２．５ｎｍのＧａＮ層２ｂを交互に例えば４周期積層した多層構造からなるバッファ層２が形成されている。該バッファ層２上には、層厚１μｍのアンドープＧａＮからなる下地層３、層厚５μｍのｎ型クラッド層を兼用するＳｉドープＧａＮからなるｎ型コンタクト層４がこの順序で形成されている。
【００２２】
ｎ型コンタクト層４上には、層厚５ｎｍのアンドープＧａＮからなる障壁層５ａ（６層）と層厚５ｎｍのアンドープＧａ0.65Ｉｎ0.35Ｎからなる井戸層５ｂ（５層）とが交互に積層され、多重量子井戸（ＭＱＷ）からなる発光層５を構成し、さらに発光層５上には、該発光層の結晶劣化を防止するための層厚１０ｎｍのアンドープＧａＮからなる保護層６が形成されている。保護層６上には層厚０．１５μｍのＭｇドープＡｌ0.05Ｇａ0.95Ｎからなるｐ型クラッド層７、及び層厚０．３μｍのＭｇドープＧａＮからなるｐ型コンタクト層８が順に形成されている。
【００２３】
さらに、図１、図２において、ｐ型コンタクト層８からｎ型コンタクト層４中の所定位置までの一部領域が除去され、ｎ型コンタクト層４が露出している。ｐ型コンタクト層８の上面に例えば膜厚２ｎｍのＮｉ膜９ａ、例えば膜厚４ｎｍのＡｕ膜９ｂからなるｐ側透光性電極９が形成され、さらにその上には例えば膜厚３０ｎｍのＴｉ膜１０ａ、例えば膜厚５００ｎｍのＡｕ膜１０ｂからなるｐ側パッド電極１０が形成されている。また、ｎ型コンタクト層４が露出したｎ側電極形成領域上には例えば膜厚５００ｎｍのＡｌ膜からなるｎ側電極１１が形成されている。
【００２４】
次に、上記のＬＥＤの製造方法を説明する。本参考の形態では、ＭＯＶＰＥ法により各半導体が形成される。
【００２５】
まず、ＭＯＶＰＥ装置内に基板１を設置した後、その基板１を非単結晶成長温度、例えば６００℃の成長温度（基板温度）に保持した状態にして、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3、トリメチルアルミニウム（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を用いて基板１上に非単結晶の層厚２．５ｎｍのアンドープのＡｌＮ層２ａと層厚２．５ｎｍのＧａＮ層２ｂを交互に４周期成長することにより、多層構造からなる層厚２０ｎｍのバッファ層２を形成する。
【００２６】
その後、基板１を単結晶成長温度、好ましくは１０００〜１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3及びＴＭＧａを用いてバッファ層２上に単結晶のアンドープＧａＮからなる層厚１μｍの下地層３を成長速度約３μｍ／ｈで成長させる。
【００２７】
続いて、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態で、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3及びＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて、下地層３上に単結晶のＳｉドープＧａＮからなる層厚５μｍのｎ型コンタクト層４を成長速度約３μｍ／ｈで成長させる。
【００２８】
次に、基板１を単結晶成長温度、好ましくは７００から１０００℃、例えば８５０℃の成長温度に保持した状態にして、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約１〜５％）、原料ガスとしてＮＨ3、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）を用いて、ｎ型コンタクト層４上に単結晶のアンドープＧａＮからなる層厚５ｎｍの障壁層５ａ（６層）と単結晶のアンドープＧａ0.65Ｉｎ0.35Ｎからなる層厚５ｎｍの井戸層５ｂ（５層）を交互に成長することにより、ＭＱＷからなる発光層５を成長速度約０．４ｎｍ／ｓで成長し、さらに連続して、単結晶のアンドープＧａＮからなる層厚１０ｎｍの保護層６を成長速度約０．４ｎｍ／ｓで成長する。
【００２９】
その後、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約１〜３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いて、保護層６上に単結晶のＭｇドープＡｌ0.05Ｇａ0.95Ｎからなる層厚０．１５μｍのｐ型クラッド層７を成長速度約３μｍ／ｈで成長させる。
【００３０】
次に、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ2及びＮ2からなるキャリアガス（Ｈ2の含有率は約１〜３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ドーパントガスとしてＣｐ2Ｍｇを用いて、ｐ型クラッド層７上にＭｇドープＧａＮからなる層厚０．３μｍのｐ型コンタクト層８を成長速度約３μｍ／ｈで成長させる。
【００３１】
上記ｐ型クラッド層７とｐ型コンタクト層８を結晶成長中、キャリアガスの水素組成を低くすることで、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパントを活性化して高キャリア濃度のｐ型半導体層を得ることができる。
【００３２】
上記結晶成長後、反応性イオンビームエッチング（ＲＩＢＥ）法等により、ｐ型コンタクト層８からｎ型コンタクト層４の層途中までをエッチング除去して、図２のようにＬＥＤチップの方形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コンタクト層４が露出したｎ側電極形成領域を形成する。
【００３３】
その後、ｐ型コンタクト層８上のほぼ全面にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を真空蒸着法等により形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１を真空蒸着法等により形成した後、５００℃で熱処理してｐ側透光性電極９及びｎ側電極１１をそれぞれｐ型コンタクト層８及びｎ型コンタクト層４にオーミック接触させる。このようにして図１、図２の構造のＬＥＤチップが作製される。
【００３４】
ここで、本参考の形態で用いたＡｌＮ層２ａとＧａＮ層２ｂを交互に積層した多層構造からなるバッファ層２の有効性を調べるために、以下の（１）〜（７）に示すように、サファイア基板上に６００℃にてＡｌＮ層とＧａＮ層を交互に積層した多層構造からなるバッファ層を総合計層厚４〜１００ｎｍの範囲で変化させて成長後、アンドープＧａＮ層を１１５０℃にして約３μｍ成長した試料を作製した。
（１）層厚４ｎｍのバッファ層（０．５ｎｍのＡｌＮ層と０．５ｎｍのＧａＮ層を４周期）
（２）層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）
（３）層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を４周期）
（４）層厚１６ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を４周期）
（５）層厚２０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を４周期）
（６）層厚５０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を１０周期）
（７）層厚１００ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を２０周期）
なお、（１）と（２）の試料について膜厚は成長条件の設定値である。
【００３５】
図４は本参考の形態において（１）と（２）のバッファ層２を用いたＧａＩｎＮ発光層からなる本発明の実施例であるＬＥＤチップの縦断面図である。層厚の薄いＧａＮ層１０２ｂはもはや連続層とはならず、図４に示すように島状となり、ＡｌＮ層１０２ａに埋め込まれるように形成されていることが透過型電子線顕微鏡による観察からわかった。このように島状となる現象は、ＡｌXＢ1-XＮにおいてＸが大きくなる程、Ａｌ1-YＧａYＮにおいてＹが大きくなる程、さらにはＧａ1-ZＩｎZＮにおいてＺが大きくなる程、また層厚の薄い程顕著に発生する。
【００３６】
比較試料として、サファイア基板上に６００℃にて従来周知の単層のＧａＮバッファ層または単層のＡｌＮバッファ層を４〜１００ｎｍの範囲で変化させて成長後、アンドープＧａＮ層を１１５０℃にして約３μｍ成長した試料を作製した。
【００３７】
このアンドープＧａＮの表面平坦性及びＧａＮのＸ線ロッキングカーブ（ＸＲＣ）半値幅を比較した。
【００３８】
まず、光学顕微鏡を用いてＧａＮ層の表面を観察し、表面の平坦性を調べた。表１は表面平坦性のバッファ層厚依存性を示し、表中○は光学顕微鏡下で極めて平坦であること、△は光学顕微鏡下で凹凸の有ること、×は表面が白濁しており目視で表面状態が劣悪であることを表す。ここで、多層構造からなるバッファ層（表１中ＡｌＮ／ＧａＮと記載）におけるバッファ層厚は多層構造を構成するＡｌＮ層とＧａＮ層の総合計層厚である。
【００３９】
【表１】
0003545197.tif 000002
【００４０】
本発明の多層構造からなるバッファ層の場合、バッファ層の層厚が６〜８０ｎｍの範囲でその上に形成されるＧａＮ層の表面平坦性が良好である。一方、従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用いた場合、層厚がそれぞれ１０ｎｍあるいは１５ｎｍより薄くなるにつれ、ＧａＮの成長表面の平坦性が悪化する。
【００４１】
次に、バッファ層上に形成されたアンドープＧａＮの結晶性に及ぼすバッファ層厚の影響について述べる。図３は、ＸＲＣ半値幅のバッファ層厚依存性であり、前記半値幅が狭いほど結晶性が良好であることを示す。
【００４２】
バッファ層の種類に関わらず、バッファ層厚の増加に伴い、バッファ層上に形成されるＧａＮ層の結晶性が劣化するが、いずれのバッファ層厚においても、多層構造からなるバッファ層を用いた場合（図中○で示す）に、従来の単層のＡｌＮバッファ層（図中□）、あるいは単層のＧａＮバッファ層（図中△）に比べて最も結晶性の良好なＧａＮ層が得られることが判明した。例えば、層厚１２ｎｍの単層のＡｌＮバッファ層を用いた場合に得られるものと同等以上の結晶性のＧａＮ層を得るためには、単層のＧａＮバッファ層を用いた場合は約４０ｎｍ以下の層厚、多層構造からなるバッファ層を用いた場合は約８０ｎｍ以下の層厚とすればよい。
【００４３】
以上、表１及び図３に示した結果から明らかなように、本発明の多層構造からなるバッファ層を用いることにより、広いバッファ層厚の範囲に渡って、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体を得ることができる。例えば、層厚１０〜１２ｎｍのＡｌＮバッファ層を用いた場合に得られるものと同等以上の結晶性のＧａＮ層を得るためには、単層のＧａＮバッファ層を用いた場合でも１５〜４０ｎｍの層厚とする必要があるのに対し、本発明の多層構造からなるバッファ層を用いた場合は６〜８０ｎｍの層厚とすればよい。
【００４４】
このため、本発明によれば結晶成長装置の層厚の再現性に起因するバッファ層厚の最適値からのずれによる悪影響を抑制できるため、良好な３族窒化物半導体が再現性良く得られる。あるいは基板面内でバッファ層厚が不均一であっても、基板面内の大部分にわたって良好な３族窒化物半導体が得られる。
【００４５】
斯かる構成の本参考の形態においては、バッファ層２はＡｌＮ層２ａとＧａＮ層２ｂとを交互に４周期積層した多層構造から構成している。したがって、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られ、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００４６】
次に、バッファ層の最上層を構成する物質について調べた。前述の（１）〜（７）の実施例及び参考例ではいずれもＧａＮ層を最上層としていたが、比較のため、ＡｌＮ層を最上層とする層厚１０．５ｎｍのバッファ層（４層の１．５ｎｍのＡｌＮ層と３層の１．５ｎｍのＧａＮ層を交互に積層）上に、ＧａＮ層を約３μｍ成長した試料を作製した。このバッファ層では、バッファ層の最上層を、アンドープＧａＮ（ａ軸の格子定数０．３１６ｎｍ）からなる下地層と格子定数の異なるＡｌＮ（ａ軸の格子定数０．３１１ｎｍ）層から構成している。この試料のＧａＮ層の、ＸＲＣ半値幅は３５０〜４００秒であった。
【００４７】
一方、バッファ層の最上層をＧａＮ層から構成している前述の（３）の参考例の層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を４周期）上のＧａＮ層のＸＲＣ半値幅は約３００秒であり、５０〜１００秒半値幅が狭く、バッファ層の最上層をＧａＮ層とすることで結晶性が向上していることがわかる。
【００４８】
本参考の形態では、多層構造を有するバッファ層２の最上層を、アンドープＧａＮからなる下地層３と格子定数が等しいＧａＮ層２ｂから構成している。斯かる構成とすることで、さらに結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００４９】
加えて、バッファ層を構成する各層の層厚について調べた。比較のため、層厚８ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を２周期）上に、ＧａＮ層を約３μｍ成長した試料を作製した。この試料のＧａＮ層の表面の平坦性を調べたところ、ピットが多数存在する等凹凸が顕著であった。一方、前述した（２）の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）上のＧａＮ層は極めて平坦であった。
【００５０】
前述した（２）の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）では、多層構造が島状の層を含んでいる。斯かる構成とすることで、層厚が８ｎｍと薄い場合においても、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００５１】
この結果、ＬＥＤチップのｐ側パッド電極１０とｎ側電極１１間に順方向電圧を印加することにより波長約４６０ｎｍの発光が得られ、発光強度は従来のＡｌＮをバッファ層として用いたものに比して約２０％向上した。
【００５２】
したがって、前記３族窒化物半導体からなるＬＥＤチップの特性が高まるとともに、製造歩留りが向上する。
【００５３】
なお、本参考の形態では、膜厚の等しいＡｌＮとＧａＮを交互に積層したが、ＡｌＮとＧａＮの膜厚に差があっても同様の効果がある。
【００５４】
また、本参考の形態では、図２のようにＬＥＤチップの隅部の一ヶ所を方形状にｎ型コンタクト層４の層途中までエッチングしてｎ側電極１１を設置したが、ｎ側電極１１を設置する位置は、例えばＬＥＤチップの辺部の中央の一ヶ所等いずれの位置でもよい。
【００５５】
加えて、本参考の形態では、ＬＥＤチップの周辺部の４辺をエッチング除去してｎ型コンタクト層４を露出したが、周辺部の４辺全てをエッチングする必要はなく、また周辺部のエッチングを省略してもよい。
【００５６】
以下、本発明の第２の参考の形態について図面を参照して説明する。第１の参考の形態では、周期的な多層構造を有するバッファ層を用いたが、本参考の形態の半導体素子は、組成の徐々に異なる多層膜を有するバッファ層を用いたことを特徴とする。
【００５７】
図５、図６は、この発明の第２の参考の形態を示し、図６はＧａＩｎＮを発光層として用いた３族窒化物半導体からなるＬＥＤチップの上面平面図、図５は図６のＣ−Ｄ縦断面図である。
【００５８】
図５において、（１１−２０）面を基板表面とするサファイアからなる基板１上に層厚２．５ｎｍのＡｌＮ層２０２ａと、層厚２．５ｎｍのＡｌ0.7Ｇａ0.3Ｎ層２０２ｂ、層厚２．５ｎｍのＡｌ0.3Ｇａ0.7Ｎ層２０２ｃ、層厚２．５ｎｍのＧａＮ層２０２ｄ、を順次積層されてなる多層構造からなる総合計層厚１０μｍのバッファ層２が形成されている。
【００５９】
多層構造からなるバッファ層２上には、アンドープＧａＮからなる層厚１μｍの下地層３、層厚５μｍのｎ型コンタクト層４、ＧａＩｎＮのＭＱＷからなる発光層５、層厚１０ｎｍの保護層６、層厚０．１５μｍのｐ型クラッド層７、層厚０．３μｍのｐ型コンタクト層８が順に形成され、また、ｐ型コンタクト層８上にはｐ側透光性電極９とｐ側パッド電極１０が、ｎ型コンタクト層４が露出したｎ側電極形成領域にはｎ側電極１１が形成されている。
【００６０】
本参考例において、ノンドープＧａＮからなる下地層３のＸＲＣ半値幅は約３００秒であり、且つノンドープＧａＮからなる下地層３の表面は平坦であった。一方、比較例として、本参考例と層厚の等しい層厚１０ｎｍの単層のＡｌＮバッファ層の上に成長したＧａＮ層のＸＲＣ半値幅は図３に示すように約３５０秒である。また、表１に示すように、層厚１０ｎｍの単層のＧａＮバッファ層の上に成長したＧａＮ層の表面平坦性は劣悪である。本参考例において、比較例より良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られる。
【００６１】
本参考の形態では、バッファ層２はＡｌＮ層２０２ａ（格子定数０．３１１ｎｍ）と、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂ（格子定数０．３１３ｎｍ）と、Ａｌ0.3Ｇａ0.7Ｎ層２０２ｃ（格子定数０．３１４ｎｍ）と、ＧａＮ層２０２ｄ（格子定数０．３１６ｎｍ）とで積層された多層構造から構成している。ここで、バッファ層を構成する各層は、基板１側からＧａＮの下地層３側へ、ＧａＮの下地層３とバッファ層の各層を構成する物質との格子定数差が小さくなる順序で積層されている。斯かる構成とすることで、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００６２】
この結果、本参考の形態におけるＬＥＤの特性は第１の参考の形態とほぼ同様であり、特にバッファ層は周期的な多層構造でなくてもよく、従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用いた場合の発光強度に比して約４０％発光強度が改善された。さらに、本参考の形態においても多層構造からなるバッファ層３２の層厚を３倍に増加しても特性の劣化は認められず、ＬＥＤの製造歩留りが向上した。
【００６３】
また、本参考の形態においても、多層構造を有するバッファ層２の最上層を、アンドープＧａＮからなる下地層３と格子定数が等しいＧａＮ層２０２ｄから構成している。斯かる構成とすることで、さらに結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００６４】
次に、上記図５、図６に示すＬＥＤチップの各３族窒化物半導体層は、図１に示すＬＥＤチップと同様にＭＯＶＰＥ法によりサファイアからなる基板１上に形成される。基板１を非単結晶成長温度、例えば６００℃の成長温度に保持した状態にして、非単結晶のＡｌＮ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを順次成長することにより、多層構造からなるバッファ層２を形成する。
【００６５】
その後、基板１を例えば１１５０℃の成長温度に保持した状態にして、下地層３、ｎ型コンタクト層４を成長させる。次に、基板１を例えば８５０℃の成長温度に保持した状態にして、障壁層５ａ（６層）と井戸層５ｂ（５層）を交互に成長することによりＭＱＷからなる発光層５を形成し、さらに保護層６を成長する。最後に、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
【００６６】
上記結晶成長後、ＲＩＢＥ法等により、ｐ型コンタクト層８からｎ型コンタクト層４の層途中までをエッチング除去して、図６のようにＬＥＤチップの方形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コンタクト層４が露出したｎ側電極形成領域を形成する。
【００６７】
その後、ｐ型コンタクト層８上のほぼ全面にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１を形成した後、５００℃で熱処理する。このようにして図５、図６の構造のＬＥＤチップが作製される。
【００６８】
なお、本参考の形態では、組成の徐々に異なる多層膜を有するバッファ層を用いて３族窒化物半導体を形成したが、組成の連続的に変化するバッファ層を用いてもよい。
【００６９】
加えて、第１の参考の形態においては、ＡｌＮ層２ａとＧａＮ層２ｂを交互に４周期積層した多層構造からなるバッファ層２上に、３族窒化物半導体を成長している。また、第２の参考の形態においては、ＡｌＮ層２０２ａと、Ａｌ0.7Ｇａ0.3Ｎ層２０２ｂと、Ａｌ0.3Ｇａ0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを積層した多層構造からなるバッファ層２上に、３族窒化物半導体を成長している。第１および第２の参考の形態バッファ層２は、組成の異なる複数の窒化物の層から構成されている。斯かる構成とすることで、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００７０】
上記参考の形態１乃至２では、ｐ側透光性電極９の略中央部にｐ側パッド電極１０を設置したが、ｐ側パッド電極１０の設置位置はｐ側透光性電極９上であればいずれの位置にあってもよく、例えば、ｎ側電極１１と反対側の隅部や辺部に設置してもよい。また、ｐ側パッド電極１０とｎ側電極１１の形状は、それぞれ丸、方形、三角形等任意の形状でよい。さらにｐ側パッド電極１０とｎ側電極１１は同一形状を有していてもよい。加えて、ｐ側パッド電極１０はｐ側透光性電極９上に線状の補助電極を有していてもよい。また、ｐ側電極として、ｐ側パッド電極１０のみでもよい。例えば、図７〜図２５に示す電極配置、形状が考えられる。
【００７１】
なお、ｐ側透光性電極９上にＳｉ酸化物、Ｓｉ窒化物等の透光性の保護膜を設けてもよい。
【００７２】
図２６は、この発明の第３の参考の形態を示し、図２６はＧａＩｎＮを発光層として用いた３族窒化物半導体からなる半導体レーザ素子（以下ＬＤチップという）の縦断面図である。
【００７３】
図２６において、ｎ型（１１１）面を基板表面とするＳｉからなる基板１上に例えば層厚２．５ｎｍのＮドープｎ型のＳｉＣ層３０２ａと、例えば層厚２．５ｎｍのＳｉドープｎ型のＧａＮ層３０２ｂを交互に例えば４周期積層した多層構造からなるバッファ層２が形成されている。
【００７４】
多層構造からなるバッファ層２上には、順次ｎ型ＧａＮからなる層厚０．５μｍのｎ型下地層３０３、ｎ型Ａｌ0.25Ｇａ0.75Ｎからなる層厚０．５μｍのｎ型クラッド層３０４、活性層として層厚５ｎｍのアンドープＧａＮ障壁層５ａ（６層）と層厚５ｎｍのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層５ｂ（５層）とが交互に積層されたＭＱＷからなる発光層５、ｐ型Ａｌ0.25Ｇａ0.75Ｎからなる層厚０．５μｍのｐ型クラッド層７、ｐ型ＧａＮからなる層厚５０ｎｍのｐ型コンタクト層８が形成されている。さらに、ｐ型コンタクト層８上には幅約２μｍのｐ型コンタクト層８に接合するｐ電極３１０と、基板１の裏面にはｎ側電極１１が形成されている。
【００７５】
比較のため、Ｓｉからなる基板１上に単層の層厚２０ｎｍのＳｉＣ層からなるバッファ層あるいは単層の層厚２０ｎｍのＧａＮ層からなるバッファ層上に、ＧａＮ層を約３μｍ成長した試料を作製した。この試料においては、単結晶のＧａＮ層を得ることはできなかった。
【００７６】
ここで、本参考の形態では、バッファ層２は層厚２．５ｎｍのＳｉＣ層３０２ａと、層厚２．５ｎｍのＧａＮ層３０２ｂを交互に例えば４周期積層した多層構造から構成され、多層構造は少なくとも１つの窒化物の層を含むことを特徴とする。斯かる構成とすることで、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られる。この結果、本参考の形態において良好な特性を有するＬＤを作製できる。
【００７７】
次に、上記図２６に示すＬＤチップの各３族窒化物半導体層は、図１に示すＬＥＤチップと同様にＭＯＶＰＥ法によりＳｉからなる基板１上に形成される。基板１を非単結晶成長温度、例えば６００℃の成長温度に保持した状態にして、Ｈ2からなるキャリアガス、原料ガスとしてＳｉＨ4、Ｃ3Ｈ8、ドーパントガスとしてＮ2を用いて非単結晶のＮドープｎ型のＳｉＣ層３０２ａと、Ｈ2及びＮ2からなるキャリアガス、原料ガスとしてＮＨ3、ＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて非単結晶のＳｉドープｎ型のＧａＮ層３０２ｂを交互に４周期成長することにより、多層構造からなるバッファ層２を形成する。
【００７８】
その後、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｎ型下地層３０３、ｎ型クラッド層３０４を成長させる。次に、基板１を例えば８５０℃の成長温度に保持した状態にして、障壁層５ａ（６層）と井戸層ｂ（５層）を交互に成長することによりＭＱＷからなる発光層５を成長する。最後に、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
【００７９】
その後、ｐ型コンタクト層４７上にストライプ状のｐ側電極３１０を形成し、また、Ｓｉからなる基板１の裏面にｎ側電極１１を形成した後、５００℃で熱処理する。このようにして図２６の構造のＬＤチップが作製される。
【００８０】
上記参考の形態１乃至３では、３族窒化物半導体を用いたＬＥＤ素子、ＬＤ素子について説明したが、他の発光素子や、受光素子、電界効果トランジスタ等の電子デバイスをはじめとする他の半導体素子へも応用できる。
【００８１】
上記参考の形態１乃至３では、バッファ層を構成する材料としてＡｌＮとＧａＮおよびＡｌＧａＮあるいはＳｉＣを用いたが、ＢＮやＩｎＮ等の他の３族窒化物半導体やこれらの混晶を用いてもよい。また、Ｓｉ、Ｇｅ、ＳｉＣ、あるいはＧａＰ、ＧａＡｓ等の３−５族化合物半導体や２−６族化合物半導体を用いてもよい。
【００８２】
また、上記参考の形態１乃至２では、基板として（０００１）面あるいは（１１−２０）面を基板表面とするサファイアを用いたが、他の面方位のサファイア基板を用いてもよい。また、基板としてサファイア、Ｓｉ以外に、スピネル、ＳｉＣ、ＧａＰ、ＧａＡｓ等を用いてもよい。
【００８３】
加えて、３族窒化物半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。
【００８４】
【発明の効果】
以上詳述した如く、本発明半導体素子およびその製造方法によれば、基板と３族窒化物半導体からなる能動素子領域との間に、多層構造を有するバッファ層を備えたことによって、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子を作製可能となると同時に、前記半導体素子を再現性よく作製可能となった。
【図面の簡単な説明】
【図１】本発明半導体素子に係わる第１参考の形態の縦断面図である。
【図２】本発明半導体素子に係わる第１参考の形態の上面平面図である。
【図３】Ｘ線ロッキングカーブ半値幅のバッファ層厚依存性を示す図である
。
【図４】本発明半導体素子に係わる第１参考の形態における本発明の実施例の縦断面図である。
【図５】本発明半導体素子に係わる第２参考の形態の縦断面図である。
【図６】本発明半導体素子に係わる第２参考の形態の上面平面図である。
【図７】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図８】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図９】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１０】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１１】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１２】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１３】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１４】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１５】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１６】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１７】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１８】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１９】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２０】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２１】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２２】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２３】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２４】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２５】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２６】本発明半導体素子に係わる第３参考の形態の縦断面図である。
【符号の説明】
１…基板、２…バッファ層、２ａ…ＡｌＮ層、２ｂ…ＧａＮ層、３…下地層、
４…ｎ型コンタクト層、５…発光層、５ａ…障壁層、５ｂ…井戸層、
６…保護層、７…ｐ型クラッド層、８…ｐ型コンタクト層、
９…ｐ側透光性電極、１０…ｐ側パッド電極、１１…ｎ側電極、
１０２ａ…ＡｌＮ層、１０２ｂ…ＧａＮ層、
２０２ａ…ＡｌＮ層、２０２ｂ…Ａｌ0.7Ｇａ0.3Ｎ層、
２０２ｃ…Ａｌ0.3Ｇａ0.7Ｎ層、２０２ｄ…ＧａＮ層、
３０２ａ…ＳｉＣ層、３０２ｂ…ＧａＮ層、
３０３…ｎ型下地層、３０４…ｎ型クラッド層、３１０…ｐ電極
【図１】
0003545197.tif 000003
【図２】
0003545197.tif 000004
【図３】
0003545197.tif 000005
【図４】
0003545197.tif 000006
【図５】
0003545197.tif 000007
【図６】
0003545197.tif 000008
【図７】
0003545197.tif 000009
【図８】
0003545197.tif 000010
【図９】
0003545197.tif 000011
【図１０】
0003545197.tif 000012
【図１１】
0003545197.tif 000013
【図１２】
0003545197.tif 000014
【図１３】
0003545197.tif 000015
【図１４】
0003545197.tif 000016
【図１５】
0003545197.tif 000017
【図１６】
0003545197.tif 000018
【図１７】
0003545197.tif 000019
【図１８】
0003545197.tif 000020
【図１９】
0003545197.tif 000021
【図２０】
0003545197.tif 000022
【図２１】
0003545197.tif 000023
【図２２】
0003545197.tif 000024
【図２３】
0003545197.tif 000025
【図２４】
0003545197.tif 000026
【図２５】
0003545197.tif 000027
【図２６】
0003545197.tif 000028