(57)【特許請求の範囲】
【請求項１】
記憶手段を用いて再生映像信号の時間軸変動を補正して出力する映像信号再生装置であって、前記記憶手段に入力される再生映像信号から垂直及び水平同期信号を分離する同期信号分離手段と、前記同期信号分離手段で分離された水平同期信号を基準にして記憶手段の書き込み制御信号を作成する書き込み制御手段と、基準クロックをカウントして前記記憶手段の読み出し制御信号を作成する読み出し制御手段と、前記記憶手段の書き込みアドレスリセット信号に同期した第１のタイミング信号と前記記憶手段の読み出しアドレスリセット信号に同期した第２のタイミング信号との位相を比較する位相比較手段と、磁気ヘッドが取り付けられた回転ドラムの回転位相を制御するサーボ手段と、基準クロックをカウントして複合同期信号を作成する複合同期信号発生手段とを有し、前記位相比較手段の比較結果により前記サーボ手段の基準位相を制御するとともに、前記位相比較手段に入力される前記第１及び第２のタイミング信号が所定の位相関係にある時に前記同期信号分離手段出力の垂直同期信号に同期したタイミングで前記複合同期信号の発生位相をリセットすることを特徴とする映像信号再生装置。
【請求項２】
ストップモードから再生モードに移行した後の所定の期間は、位相比較手段に入力される第１及び第２のタイミング信号の位相関係に関係なく同期信号分離手段で分離された垂直同期信号に同期したタイミングで複合同期信号の発生位相をリセットすることを特徴とする請求項１記載の映像信号再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオテープレコーダ（以下ＶＴＲと略す）などの映像信号再生装置、特に再生映像信号の時間軸変動を補正する時間軸補正回路（以下、ＴＢＣと略す）を備えた映像信号再生装置に関するものである。
【０００２】
【従来の技術】
以下、ＴＢＣを内蔵した従来のＶＴＲについて図面を参照しながら説明する。
【０００３】
図３はＴＢＣを内蔵した従来のＶＴＲの主要部を説明するためのブロック図である。同図において、１は回転ドラム１３に搭載された磁気テープ（図示せず）に記録された映像信号を再生する磁気ヘッド、２は磁気ヘッド１で再生された映像信号をＦＭ復調などの再生信号処理が行われる再生処理回路、３は再生処理回路２の出力信号をアナログ信号からデジタル信号に変換するＡＤ変換器、４はＡＤ変換器３でデジタル変換された映像信号を記憶する記憶手段であるメモリ、５は再生処理回路２の出力映像信号から同期信号を分離する同期信号分離手段である第１の同期信号分離回路、６は同期信号分離回路５で分離された同期信号を基準として書き込みアドレスリセット信号など再生信号をメモリ４に書き込むために必要な制御信号を作成する書き込み制御手段である書き込み制御回路、７は基準クロックをカウントして読み出しアドレスリセット信号などメモリ４から信号を読み出すために必要な制御信号が作成される読み出し制御手段である読み出し制御回路、１０は同期信号を発生する複合同期信号発生手段である複合同期信号発生回路、８はメモリ４から出力されるデジタル信号をアナログ信号に変換するＤＡ変換器、９は複合同期信号発生回路１０で発生した複合同期信号にすげ替える同期信号すげ替え手段である同期信号すげ替え回路、１１は基準クロックをカウントしてメモリ４から出力される出力映像信号の垂直同期周期と同周期のサーボ基準信号を発生するサーボ基準信号発生回路、１２はサーボ基準信号発生回路１１で発生したサーボ基準信号により回転ドラム１３の回転制御を行うサーボ手段であるサーボ回路、１４は回転ドラム１３からの回転位相信号（以下、ＰＧ信号と記す）を波形整形してサーボ回路１２に帰還する波形整形器、１５はＤＡ変換器８の出力信号から同期信号を分離する第２の同期信号分離回路である。
【０００４】
以上のように構成された従来の映像信号再生装置について、以下その動作について説明する。
【０００５】
磁気ヘッド１から再生される信号は再生処理回路２でＦＭ復調などの所定の再生処理が施された後、ＡＤ変換器３でデジタル信号に変換され、メモリ４に書き込まれる。第１の同期信号分離回路５では再生信号から同期信号を分離し、書き込み制御回路６では分離された同期信号を基準として書き込みアドレスリセット信号など再生信号をメモリ４に書き込むために必要な制御信号を作成する。読み出し制御回路７では基準クロックをカウントして読み出しアドレスリセット信号などメモリ４から信号を読み出すために必要な制御信号が作成される。メモリ４から読み出された再生信号はＤＡ変換器８でアナログ信号に戻され、同期信号すげ替え回路９で同期信号がすげ替えられて出力される。すげ替えに用いる同期信号は複合同期信号発生回路１０で作成される。すげ替え用の複合同期信号を作成する際のタイミング基準としては、垂直同期周期については第２の同期分離回路１５で分離された垂直同期信号を基準とし、また水平同期周期についてはメモリの読み出しアドレスリセット信号などを基準にして作成される。
【０００６】
以上のように再生映像信号から分離された同期信号を基準として映像信号をメモリ４に書き込み、これを標準の水平同期周期で読み出すことにより時間軸変動が補正された出力が得られる。しかしながらメモリ４の書き込み周期と読み出し周期が全く非同期であった場合、書き込みアドレスと読み出しアドレスとの間でアドレスの追い越しまたは追い越されが発生し、その際出力映像信号がＴＶ画面上で縦方向に揺れてしまうという問題が発生する。このため以下のように回転ドラム１３の回転位相を制御することにより再生映像信号とメモリ４から出力される出力映像信号を同期させることによりこの問題を防止している。すなわちサーボ基準信号発生回路１１において基準クロックをカウントして、メモリ４から出力される出力映像信号の垂直同期周期と同周期のサーボ基準信号を発生し、このサーボ基準信号と回転ドラム１３の回転位相を表すＰＧ信号を波形整形器１４で波形整形して得られる信号とをサーボ回路１２で位相比較し、この位相差が小さくなるように回転ドラム１３の回転位相を制御している。
【０００７】
【発明が解決しようとする課題】
しかしながら上記した従来の映像信号再生装置においては、回転ドラム１３の回転位相すなわちＰＧ信号の位相と、磁気テープから再生される再生映像信号との位相とは通常一定の関係にはなく、ＶＴＲあるいは記録された磁気テープのばらつき等によってその位相差は様々である。このため上記の従来の構成では、メモリ４に入力される再生映像信号と、メモリ４から出力される出力映像信号とは同期した関係にはあるものの、その位相差はＶＴＲやテープの種類によって一定ではない。このため少ない容量のメモリ（１〜２ライン程度を記憶できる容量のメモリ）ではメモリの書き込みアドレスと読み出しアドレスの差が小さくなり、時間軸の変動により両アドレス間でアドレスの追い越し追い越されが発生し、上述のように出力映像信号がＴＶ画面上で縦方向に揺れてしまう場合が発生するという課題があった。
【０００８】
また、上記した従来の構成では、すげ替え用の同期信号を発生する際に、メモリ４から出力された映像信号を再度同期分離してすげ替え用同期信号の垂直同期周期のタイミング基準を作っているため、回路規模が増加し構成も複雑になるという課題もあった。
【０００９】
本発明は上記課題を鑑み、少ない容量のメモリでかつ簡単な構成で時間軸変動を補正する映像信号再生装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
これらの課題を解決するために本発明は、記憶手段に入力される再生映像信号から垂直同期信号と水平同期信号を分離する同期信号分離手段と、同期信号分離手段で分離された水平同期信号を基準にして記憶手段の書き込み制御信号を作成する記憶手段書き込み制御手段と、基準クロックをカウントして記憶手段の読み出し制御信号を作成する記憶手段読み出し制御手段と、記憶手段の書き込みアドレスリセット信号に同期したタイミング信号と記憶手段の読み出しアドレスリセット信号に同期したタイミング信号との位相を比較する位相比較手段と、磁気ヘッドが取り付けられた回転ドラムの回転位相を制御するサーボ手段と、基準クロックをカウントして複合同期信号を作成する複合同期信号発生手段とを有し、位相比較手段の比較結果によりサーボ手段の基準位相を制御するとともに位相比較手段に入力される２つのタイミング信号が所定の位相関係にある時に同期信号分離手段出力の垂直同期信号に同期したタイミングで複合同期信号の発生位相をリセットするように構成したものである。
【００１１】
これにより記憶手段の書き込みアドレスのタイミングと読み出しアドレスのタイミングが逆転しない（両アドレス間でアドレスの追い越し追い越されが発生しない）ように回転ドラムの回転位相が制御され、少ない容量の記憶手段でも高精度の時間軸補正を行うことができる。また、すげ替え用の複合同期信号を作成する際に、記憶手段出力の映像信号から再度同期信号を分離する必要がなく構成も簡単化することができる。
【００１２】
【発明の実施の形態】
本発明の請求項１及び２に記載の発明は、記憶手段に入力される再生映像信号から垂直同期信号と水平同期信号を分離する同期信号分離手段と、同期信号分離手段で分離された水平同期信号を基準にして記憶手段の書き込み制御信号を作成する記憶手段書き込み制御手段と、基準クロックをカウントして記憶手段の読み出し制御信号を作成する記憶手段読み出し制御手段と、記憶手段の書き込みアドレスリセット信号に同期したタイミング信号と記憶手段の読み出しアドレスリセット信号に同期したタイミング信号との位相を比較する位相比較手段と、磁気ヘッドが取り付けられた回転ドラムの回転位相を制御するサーボ手段と、基準クロックをカウントして複合同期信号を作成する複合同期信号発生手段とを有し、位相比較手段の比較結果によりサーボ手段の基準位相を制御するとともに位相比較手段に入力される２つのタイミング信号が所定の位相関係にある時に同期信号分離手段出力の垂直同期信号に同期したタイミングで複合同期信号の発生位相をリセットするように構成したものであり、これにより記憶手段の書き込みアドレスのタイミングと読み出しアドレスのタイミングが逆転しないように回転ドラムの回転位相が制御され、少ない容量の記憶手段でもＴＶ画面上での縦方向の揺れを発生することなく時間軸補正が行え、またすげ替え用の複合同期信号を作成する際には、記憶手段から出力された映像信号から再度同期信号を分離する必要がないため構成も簡単化することができるという作用を有する。
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は本実施の形態の映像信号再生装置の主要部を説明するためのブロック図である。同図において、１は回転ドラム１３に搭載された磁気テープ（図示せず）に記録された映像信号を再生する磁気ヘッド、２は磁気ヘッド１で再生された映像信号をＦＭ復調などの再生信号処理が行われる再生処理回路、３は再生処理回路２の出力信号をアナログ信号からデジタル信号に変換するＡＤ変換器、４はＡＤ変換器３でデジタル変換された映像信号を記憶する記憶手段であるメモリ、５は再生処理回路２の出力映像信号から同期信号を分離する同期信号分離手段である同期信号分離回路、６は同期信号分離回路５で分離された同期信号を基準として書き込みアドレスリセット信号など再生信号をメモリ４に書き込むために必要な制御信号を作成する書き込み制御手段である書き込み制御回路、７は基準クロックをカウントして読み出しアドレスリセット信号などメモリ４から信号を読み出すために必要な制御信号が作成される読み出し制御手段である読み出し制御回路、１０は同期信号を発生する複合同期信号発生手段である複合同期信号発生回路で、本実施の形態では同期信号を発生する際の垂直同期周期の基準が従来技術とは異なる。８はメモリ４から出力されるデジタル信号をアナログ信号に変換するＤＡ変換器、９は複合同期信号発生回路１０で発生した複合同期信号にすげ替える同期信号すげ替え手段である同期信号すげ替え回路、１１は基準クロックをカウントしてメモリ４から出力される出力映像信号の垂直同期周期と同周期のサーボ基準信号を発生するサーボ基準信号発生回路、１２はサーボ基準信号発生回路１１で発生したサーボ基準信号により回転ドラム１３の回転制御を行うサーボ手段であるサーボ回路、１４は回転ドラム１３からの回転位相信号（以下、ＰＧ信号と記す）を波形整形してサーボ回路１２に帰還する波形整形器である。１６は位相比較手段である位相比較回路で、書き込み制御回路６で作成されたメモリ４の書き込み周期に同期したタイミング信号と読み出し制御回路７で作成されたメモリ４の読み出し周期に同期したタイミング信号とを比較する。１７は位相比較回路１６の比較結果によってサーボ基準信号発生器１１で生成される基準信号の位相を変調してサーボ回路１０に供給する位相変調器である。
【００１４】
図２に位相比較回路１６に供給される信号の具体的な波形図を示す。この図においては、ラインメモリの容量として２ライン（２Ｈ）分の信号を記憶できるメモリを使用した場合を示している。図２において、ａはメモリ４に入力される再生映像信号、ｂはメモリ４の書き込みアドレスリセット信号、ｃはメモリ４の書き込みイネーブル信号（Ｌｏｗの時書き込みイネーブル、Ｈｉｇｈの時書き込みディスエーブル状態）、ｄはメモリ４の読み出しアドレスリセット信号、ｅはメモリ４の読み出しイネーブル信号（Ｌｏｗの時読み出しイネーブル状態、Ｈｉｇｈの時読み出しディスエーブル状態）、ｆはｅの極性を反転した信号、ｇはメモリ４から出力される映像信号である。
【００１５】
以上のように構成された本実施の形態の映像信号再生装置について、以下その動作について説明する。
【００１６】
磁気ヘッド１から再生される信号は再生処理回路２でＦＭ復調などの所定の再生処理が施された後、ＡＤ変換器３でデジタル信号に変換され、メモリ４に書き込まれる。同期信号分離回路５では再生信号から同期信号を分離し、書き込み制御回路６と複合同期信号発生回路１０に入力している。書き込み制御回路６では分離された同期信号を基準として書き込みアドレスリセット信号など再生信号をメモリ４に書き込むために必要な制御信号を作成する。読み出し制御回路７では基準クロックをカウントして読み出しアドレスリセット信号などメモリ４から信号を読み出すために必要な制御信号が作成される。メモリ４から読み出された再生信号は、同期信号すげ替え回路９で同期信号がすげ替えられ、ＤＡ変換器８でアナログ信号に変換されて出力される。
【００１７】
ここで、複合同期信号発生回路１０において、すげ替え用の複合同期信号を発生する際の垂直同期周期の基準について説明する。すげ替え用の複合同期信号は基準クロックをカウントして作成する。この時、作成する複合同期信号のタイミングはメモリ４から読み出される信号のタイミングと一致させる必要がある。そのためには水平同期周期のパルスはメモリ４の読み出しアドレスリセット信号に同期するように生成すればよい。垂直同期周期のパルスについては従来技術のようにメモリ４から読み出された後の信号から垂直同期信号を分離し、これを基準として作成しても良いが、この場合はメモリ４の入力側と出力側の双方に同期分離回路が必要となる。本実施の形態では、出力側の同期分離回路を削減するため、以下のようにしてメモリ４の入力側の同期分離回路５で分離される垂直同期信号を用いる構成とした。
【００１８】
すなわち、メモリ４に入力される前の映像信号とメモリ４から出力される映像信号との位相は再生信号の時間軸変動によって変化しているため、常に同期分離回路５から出力される垂直同期信号を基準に複合同期信号を作成するカウンタをリセットすると、位相差によってはすげ替え用複合同期信号とメモリ出力信号との位相がずれてＴＶ画面上で縦方向の揺れを発生してしまう。このため、位相比較回路１６の結果により、この揺れが発生しない位相差（±０．５Ｈ以内：１Ｈは１水平周期）の場合にのみ、垂直同期信号を基準としたリセットをかけ、それ以外の場合は、複合同期信号を作成するカウンタは標準の垂直同期周期で自走するようにしている。これによりメモリ４の出力側での同期分離回路を必要とせず、構成を簡単化することができる。
【００１９】
位相比較回路１６の比較結果によって、位相変調器１７はサーボ基準信号発生器１１で生成される基準信号の位相を変調してサーボ基準信号としてサーボ回路１２に供給する。このサーボ基準信号と、回転ドラム１３の回転位相を表すＰＧ信号を波形整形器１４で波形整形して得られる信号とを、サーボ回路１２で位相比較し、この位相差が小さくなるように回転ドラム１３の回転位相を制御している。
【００２０】
メモリ４は１ライン分の映像信号を記憶できるラインメモリを２個用い、イネーブル信号を変化させてそれぞれ交互に書き込みおよび読み出しを行っている。メモリ４の書き込みアドレスと読み出しアドレスのタイミング位相は再生される映像信号の時間軸変動によって変化するが、アドレスの逆転が起こらない最も余裕のある状態は、書き込みイネーブル信号とと読み出しイネーブル信号の極性が逆の位相関係にある場合である。したがって位相比較回路１３には書き込みイネーブル信号（図２（ｃ））と読み出しイネーブル信号の反転信号（図２（ｆ））を入力し、この２信号の位相差が小さくなるようサーボ基準信号の位相を変調している。
【００２１】
以上のように本実施の形態によれば、メモリ４の書き込みアドレスと読み出しアドレスのタイミングが逆転しない（２個のラインメモリの内、同一ラインメモリ上で書き込みアドレスと読み出しアドレスのタイミングが逆転しない）よう回転ドラム１３の回転位相（すなわち磁気ヘッド１から再生されメモリ４に入力される再生映像信号の位相）が制御され、小容量のメモリであってもＴＶ画面上での縦方向の揺れが発生することなく時間軸の変動を補正しうることが可能となる。
【００２２】
なお、ストップモードから再生モードに移行した直後は、位相比較回路１６での位相比較結果がサーボ回路１２にフィードバックされて位相が引き込むまでの期間、すげ替え用の複合同期信号の発生位相が垂直同期信号でリセットされず、すげ替え用複合同期信号とメモリ出力映像信号のタイミングがずれてしまう状態が発生しうる。このためストップモードから再生モードに移行した直後には、位相比較回路１６に入力される２信号の位相に関係なく、一定期間（数フィールド期間）は複合同期信号の発生位相を垂直同期信号に同期したタイミングで常にリセットするようにしている。
【００２３】
【発明の効果】
以上のように本発明によれば、１〜２ライン分を記憶できるだけの少ない容量のメモリを用いて簡単な構成で時間軸変動を高精度に補正できる映像信号再生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における映像信号再生装置のブロック図
【図２】本発明の実施の形態１における映像信号再生装置の動作を説明する波形図
【図３】従来の映像信号再生装置のブロック図
【符号の説明】
１  磁気ヘッド
２  再生処理回路
３  ＡＤ変換器
４  メモリ
５  同期信号分離回路
６  書き込み制御回路
７  読み出し制御回路
８  ＤＡ変換器
９  同期信号すげ替え回路
１０  複合同期信号発生回路
１１  サーボ基準信号発生器
１２  サーボ回路
１３  回転ドラム
１４  波形整形器
１６  位相比較回路
１７  位相変調回路
【図１】
0003555410.tif 000002
【図２】
0003555410.tif 000003
【図３】
0003555410.tif 000004