(57)【特許請求の範囲】
【請求項１】
プログラム及びデータを格納するメモリ手段と、
該メモリ手段とデータバスにより接続される複数の周辺回路と、
前記メモリ手段に格納されたプログラムを実行して前記複数の周辺回路を指定するための固定アドレスを出力する中央処理装置と、
前記複数の周辺回路の中から使用者が任意に選択した周辺回路のアドレスを前記固定アドレスとして再設定すると同時に、選択されてない周辺回路をディスエーブルさせるための制御信号を出力する１つのアドレス再設定手段と、
該アドレス再設定手段から出力する前記再設定アドレスと前記制御信号を入力して前記再設定アドレスを復号し、この復号された再設定アドレスにしたがって前記周辺回路の中で選択された周辺回路を指定するアドレスデコード手段と、
を備えて構成されたことを特徴とするマイクロコントローラのアドレス再設定回路。
【請求項２】
前記アドレス再設定手段は、
アドレスバスに載せられたアドレス中の前記周辺回路を割り当てるアドレスが入力されるアドレス入力端と、
該アドレス入力端から入力されたアドレスを再設定した再設定アドレスに変換すると共に、前記周辺回路中の選択されない前記周辺回路をディスエーブルさせるための制御信号を前記アドレスデコード手段に入力するアドレス変換端と、
該アドレス変換端で変換された前記再設定アドレスを前記アドレスデコード手段に出力するアドレス出力端と、
を含んで構成することを特徴とする請求項１記載のマイクロコントローラのアドレス再設定回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコントローラのアドレス再設定回路に係るもので、詳しくは、内蔵された周辺回路のアドレスを再設定し得るマイクロコントローラのアドレス再設定回路に関する。
【０００２】
【従来の技術】
従来、マイクロコントローラにおいては、図８に示すように、プログラム及びデータを格納するメモリ１０２と、アドレスＡＤＤＲを復号して周辺回路１０４−１〜１０４−Ｎに夫々割当するアドレスデコード手段１０３と、前記メモリ１０２に格納されたプログラムを実行してそれら周辺回路１０４−１〜１０４−Ｎに読み出し制御ＲＤ（ｒｅａｄ  ｄｉｓａｂｌｅ）信号、書込み制御ＷＥ（ｗｒｉｔｅ  ｅｎａｂｌｅ）信号を出力する中央処理装置１０１とから構成されている。
【０００３】
このように構成されたマイクロコントローラは、ソフトウェアプログラムを開発するとき、エミュレータに接続して用いられ、該エミュレータは図９に示したように、データを格納する第１メモリ１１２及び第２メモリ１１３と、それら第１メモリ１１２及び第２メモリ１１３を制御する制御部１１１とを備えている。この種の従来のマイクロコントローラの動作を説明すると、次のようである。
【０００４】
先ず、コンピュータシステムのように、機器にマイクロコントローラを接続して動作を開始すると、中央処理装置１０１はチップイネーブル信号ＣＥをアクティブさせてメモリ１０２をイネーブルさせた後、該メモリ１０２に格納されたプログラムを実行させる。
このとき、前記中央処理装置１０１は、周辺回路１０４−１〜１０４−Ｎを指定するためのアドレスＡＤＤＲを出力し、アドレスデコード手段１０３が該アドレスＡＤＤＲを復号して周辺回路１０４−１〜１０４−Ｎに夫々前記アドレスＡＤＤＲを割り当てると、前記中央処理装置１０１の読み出し制御ＲＤ信号、書き込み制御ＷＥ信号がそれら周辺回路１０４−１〜１０４−Ｎ中の選択された周辺回路に入力されて、読み出し、書き込み処理が行われる。
【０００５】
即ち、使用者がソフトウェアプログラムの作成のため、マイクロコントローラの接続されたエミュレータのキーワードを入力すると、制御部１１１は第１メモリ１１２に格納されたプログラムを実行してマイクロコントローラ１１４を駆動させる。このときに、該マイクロコントローラ１１４の中央処理装置１０１は、例えばＲＯＭなどからなる第１メモリ１１２に格納されたプログラムを実行してアドレスを発生し、該アドレスを受信したアドレスデコード手段１０３は周辺回路１０４−１〜１０４−Ｎを順次指定する。
【０００６】
次いで、前記中央処理装置１０１の前記読み出し制御ＲＤ信号、書き込み制御ＷＥ信号により周辺回路１０４−１〜１０４−Ｎ中の該当する例えば、周辺回路１０４−１、１０４ー２が動作してそれら周辺回路１０４−１、１０４ー２にデータバスのデータが入力して該当する読み出し、書き込み処理が行われ、該当データは例えばＲＡＭなどからなる第２メモリ１１３に格納される。
【０００７】
以後、プログラムを作成する間に例えば、使用者が読み出し、書き込み処理の実行状態を点検するためにキーワードを入力すると、制御部１１１はマイクロコントローラ１１４の動作を停止させる。
また、使用者が任意の機能の実行可否を確認するためにキーワードを入力すると、制御部１１１は第２メモリ１１３に格納されたデータ中の該当データを読取って表示装置（図示されず）に出力する。
【０００８】
よって、使用者は、該表示装置の画面に現れるデータをキーワードを入力して点検して、該当する周辺回路の機能を実行する際に、例えば読み出し書込み処理の実行状態を判断することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、この種のマイクロコントローラにおいては、内蔵された周辺回路のアドレスが固定的に割当てられ、使用者が任意に再設定することができないという問題がある。
即ち、図９に示すように、エミュレータにマイクロコントローラを接続してプログラムを開発するが、新規周辺回路の組合せを有するマイクロコントローラにおけるソフトウェアプログラムを開発する場合には、新規マイクロコントローラを支援するためのエバーチップ（ＥＶＡ−ＣＨＩＰ）を製造すべきであり、このエバーチップの製造に多くの時間及び費用を必要とすると共に、ターゲットマイクロコントローラの開発及びこれを用いたソフトウェアプログラムなどの作成が迅速に行えなくなるという問題が生じる。
【００１０】
このため、本発明の目的は、周辺回路を任意に選択し、該選択された周辺回路に対しアドレスを再設定し、ソフトウェアプログラムなどの開発、ハードウェア及びソフトウェアなどのターゲットソリューションが容易に行われるようにするマイクロコントローラのアドレス再設定回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するための手段として、請求項１に係るマイクロコントローラーのアドレス再設定回路においては、プログラム及びデータを格納するメモリ手段と、該メモリ手段とデータバスにより接続される複数の周辺回路と、前記メモリ手段に格納されたプログラムを実行して前記複数の周辺回路を指定するための固定アドレスを出力する中央処理装置と、前記複数の周辺回路の中から使用者が任意に選択した周辺回路のアドレスを前記固定アドレスとして再設定すると同時に、選択されてない周辺回路をディスエーブルさせるための制御信号を出力する１つのアドレス再設定手段と、該アドレス再設定手段から出力する前記再設定アドレスと前記制御信号を入力して前記再設定アドレスを復号し、この復号された再設定アドレスにしたがって前記周辺回路の中で選択された周辺回路を指定するアドレスデコード手段とを備えて構成する。
【００１２】
以上のように構成することにより、メモリ手段でソフトウェアプログラム及びデータが格納され、複数の周辺回路と前記メモリ手段とがデータバスにより接続され、中央処理装置から前記メモリ手段に格納されたプログラムを実行して前記複数の周辺回路を指定するための固定アドレスが出力される。
またアドレス再設定手段では、前記複数の周辺回路中から使用者が任意に選択した周辺回路のアドレスを固定アドレスとして再設定すると共に、選択されてない周辺回路をディスエーブルさせるための制御信号が出力される。
【００１３】
さらにアドレスデコード手段は、前記アドレス再設定手段から出力する前記再設定アドレスを復号し、この復号された再設定アドレスにしたがって前記周辺回路中の選択された周辺回路が指定される。
一方、前記アドレス再設定手段では、また周辺回路の中で選択されない周辺回路をディスエーブルさせるために制御信号をアドレスデコード手段に出力する。
【００１４】
また請求項２に係るマイクロコントローラのアドレス再設定回路においては、前記アドレス再設定手段がアドレスバスに載せられたアドレス中の前記周辺回路を割り当てるアドレスが入力されるアドレス入力端と、該アドレス入力端から入力されたアドレスを再設定した再設定アドレスに変換すると共に、前記周辺回路中の選択されない前記周辺回路をディスエーブルさせるための制御信号を前記アドレスデコード手段に入力するアドレス変換端と、該アドレス変換端で変換された前記再設定アドレスを前記アドレスデコード手段に出力するアドレス出力端とを含んで構成する。
【００１５】
このように構成することにより、アドレス入力端がアドレスバスに載せられたアドレス中の選択されたアドレスが入力される。
また、アドレス変換端は、該アドレス入力端から入力されたアドレスを再設定した再設定アドレスに変換すると共に、前記周辺回路中の選択されない前記周辺回路をディスエーブルさせるための制御信号が前記アドレスデコード手段に出力する。
【００１６】
さらに、アドレス出力端は、前記アドレス変換端で変換された前記再設定アドレスとして前記アドレスデコード手段に出力する。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
本発明に係るマイクロコントローラのアドレス再設定回路は、図１に示すように、ソフトウェアプログラム及びデータを格納するメモリ手段２０２と、該メモリ手段２０２とデータバスにより接続される複数の周辺回路２０４−１〜２０４−Ｎと、前記メモリ手段２０２に格納されたソフトウェアプログラムを実行して複数の周辺回路２０４−１〜２０４−Ｎを指定するための固定アドレスを出力すると共に、周辺回路２０４−１〜２０４−Ｎに読み出し制御ＲＤ信号（ｒｅａｄ  ｄｉｓａｂｌｅ）、書き込み制御ＷＥ信号（ｗｒｉｔｅ  ｅｎａｂｌｅ）を出力する中央処理装置２０１と、アドレスＡＤＤＲを指定の周辺回路２０４−１〜２０４−Ｎを選択するため変換して再設定すると共に、周辺回路２０４−１〜２０４−Ｎ中の選択されない周辺回路をディスエーブルさせるための制御信号ＩＰＤを出力するアドレス再設定手段２０５と、該アドレス再設定手段２０５の出力信号を復号してそれら周辺回路２０４−１〜２０４−Ｎ中の使用者の選択した該当する回路に割当てるアドレスデコード手段２０３と、を備えて構成される。
【００１８】
ここで、変換以前のアドレスは、マイクロコントローラの周辺回路を指定するアドレスで、変換後のアドレスは、ＥＶＡチップ上の既存の周辺回路又は付加周辺回路を指定するアドレスのことである。
またアドレス再設定手段２０５には、図２に示すようにアドレスバスに載せられたアドレス中の選択された該当周辺回路に対応するアドレスが入力されるアドレス入力端２１１と、該アドレス入力端２１１から入力した入力信号を選択される周辺回路のアドレスに基づいて再設定するアドレスＡＤＤＲに変換してアドレス出力端２１３から出力すると共に、前記周辺回路２０４−１〜２０４−Ｎ中の選択されない周辺回路がディスエーブルされるための制御信号ＩＰＤをアドレスデコード手段２０３に出力するアドレス変換端２１２と、該アドレス変換端２１２で変換された再設定アドレスを再設定アドレスバスを経てアドレスデコード手段２０３に出力するアドレス出力端２１３とを備えている。
【００１９】
このように構成された本発明の実施形態の動作について説明する。
先ず、使用者が所望の機能を具現するため、チップに内装された周辺回路２０４−１〜２０４−Ｎ中の特定の周辺回路を選択するため情報データを入力すると、アドレス再設定手段２０５は、アドレスバスから入力したアドレスを変換させて、前記選択された周辺回路に該当するアドレスが出力されるように設定される。
【００２０】
例えば、使用者が周辺回路２０４−２，２０４−７を選択してアドレスＡＤＤＲ１、ＡＤＤＲ２を再設定する場合、中央処理装置２０１はメモリ手段２０２に格納されたプログラムを実行して周辺回路２０４−１〜２０４−Ｎを指定するためのアドレスＡＤＤＲを出力する。
このとき、前記アドレス再設定手段２０５のアドレス入力端２１１には、例えばアドレスバスから周辺回路２０４−２，２０４−７を指定するためのアドレスが入力され、アドレス変換端２１２では再設定アドレスＡＤＤＲ１，ＡＤＤＲ２に変換されると共に、前記周辺回路２０４−２，２０４−７を除いた残りの周辺回路をディスエーブルさせるための制御信号ＩＰＤが出力され、前記変換されたアドレスＡＤＤＲ１、ＡＤＤＲ２はアドレス出力端２１３から再設定アドレスバスを介してアドレスデコード手段２０３に入力される。
【００２１】
即ち、図４に示すように、マイクロコントローラに内蔵された周辺回路Ａ，Ｂ，Ｃ，Ｄ，Ｅのアドレスが夫々１、２、３、４、５に固定されていると仮定すると、前記アドレス再設定手段２０５は、図５に示すように対象マイクロコントローラ毎に夫々設定される。
また、図６の如く周辺回路を設定した場合には、図７の如く対象マイクロコントローラ毎に夫々アドレスを再設定することができる。
【００２２】
この時、再設定されたアドレスバスはアドレス再設定手段２０５で再設定されたアドレスを指定するアドレスバスである。
前記アドレス再設定手段２０５の制御信号ＩＰＤを受けたアドレスデコード手段２０３は、例えば再設定アドレスＡＤＤＲ１，ＡＤＤＲ２を復号して周辺回路２０４−２，２０４−７が指定される。
【００２３】
以後、中央処理装置２０１から読み出し制御ＲＤ信号、書込み制御ＷＥ信号が出力され、周辺回路２０４−２，２０４−７はデータバスから該当するデータを受けて所定の読み出し、書込み処理が行なわれる。
以上に説明した本実施の形態のマイクロコントローラは、図３に示したようなエミュレータに接続されてソフトウェアプログラムが開発される。
【００２４】
このとき、使用者がソフトウエアプログラムの作成のためキーワードを入力すると、制御部２３１が第１メモリ２３２に格納されたソフトウェアプログラムを実行してマイクロコントローラ２３４を駆動させる。
次いで、アドレス再設定手段２３５は、マイクロコントローラ２３４に内蔵された周辺回路２０４−１〜２０４−Ｎ中の使用者の選択した周辺回路のアドレスを受けて周辺回路の割当てアドレスが再設定された後、前記マイクロコントローラ２３４に再設定アドレスが入力される。
【００２５】
一方、マイクロコントローラ２３４は、中央処理装置２０１によりメモリ手段２０２に格納されたプログラムを実行してアドレスを発生し、該アドレスを受けたアドレスデコード手段２０３は周辺回路２０４−１〜２０４−Ｎ中の選択された周辺回路が順次指定される。
次いで、中央処理装置１０１から読み出し制御ＲＤ信号、書込み制御ＷＥ信号を出力して周辺回路２０４−１〜２０４−Ｎ中の選択された周辺回路を動作させ、この選択された周辺回路はデータバスからデータを受けて所定の読み出し、書込み処理を行い、それら処理の行われるデータが第２メモリ２３３に格納される。
【００２６】
以後、プログラムの作成中に使用者が、例えば、読み出し、書込み処理の実行状態を点検するためキーワードを入力すると、制御部２３１はマイクロコントローラ２３４の動作を停止させ、その後、使用者が読み出し、書込み処理の実行可否を確認するために再びキーワードを入力すると、制御部２３１は第２メモリ２３３に格納されたデータ中の該当するデータを読み取って表示装置に出力する。
【００２７】
以上に説明した本発明の実施形態では、使用者がチップに内装された周辺回路を所望の機能に従い任意に選択してアドレスを再設定することにより、マッピング設定を迅速に行えるため、ソフトウェアプログラムの開発を迅速に行なえる。また上記実施形態では、新規周辺回路の組合せを含んで成るマイクロコントローラの応用プログラムを開発するために必要なエミュレータを容易に製造して応用プログラムの開発者に提供することにより、応用ソフトウェアプログラムの開発期間及び開発費用を削減する。
【００２８】
【発明の効果】
以上に説明したように、請求項１または請求項２に係るマイクロコントローラのアドレス再設定回路においては、複数の周辺回路に対して１つのアドレス再設定手段を設け、アドレス再設定手段で、複数の周辺回路の内から使用者が選択した周辺回路のアドレスを変換して再設定アドレスとして出力すると共に、複数の周辺回路の中で選択されない周辺回路をディスエーブルさせるため制御信号を出力し、さらにアドレスデコード手段で前記アドレス再設定手段から出力する再設定アドレスを復号し、この復号された再設定アドレスにしたがって特定の周辺回路が指定されることにより、使用者がチップに内装された周辺回路を所望の機能に従い任意に選択してアドレスを再設定することができるため、新規周辺回路の組合せを有したマイクロコントローラの応用ソフトウェアプログラムを開発するため必要なエミュレータを容易に製造して応用プログラムの開発者に提供することにより、応用ソフトウェアプログラムの開発期間及び費用を削減することができる。
【００２９】
また請求項１または請求項２によれば、使用者がチップに内装された周辺回路を所望の機能に従い任意に選択してアドレスを再設定することにより、マッピング設定を迅速に行えるため、応用ソフトウェアプログラムの開発に好適になり、応用ソフトウェアプログラムの開発期間及び費用を削減することができるという効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るマイクロコントローラのアドレス再設定回路の構成を説明するブロック図である。
【図２】本実施形態に係るアドレス再設定手段の構成を示すブロック図である。
【図３】本実施形態に係るエミュレータの構成を示すブロック図である。
【図４】本実施形態に係るアドレス再設定の過程を示す図である。
【図５】本実施形態に係るアドレス再設定の過程を示す図である。
【図６】本実施形態に係るアドレス再設定の過程を示す図である。
【図７】本実施形態に係るアドレス再設定の過程を示す図である。
【図８】従来のマイクロコントローラの構成例を示すブロック図である。
【図９】従来のエミュレータの構成例を示すブロック図である。
【符号の説明】
２０１  中央処理装置
２０２  メモリ手段
２０３  アドレスデコード手段
２０４−１〜２０４−Ｎ  周辺回路
２０５  アドレス再設定手段
２１１  アドレス入力端
２１２  アドレス変換端
２１３  アドレス出力端
【図１】
0003540553.tif 000002
【図２】
0003540553.tif 000003
【図３】
0003540553.tif 000004
【図４】
0003540553.tif 000005
【図５】
0003540553.tif 000006
【図６】
0003540553.tif 000007
【図７】
0003540553.tif 000008
【図８】
0003540553.tif 000009
【図９】
0003540553.tif 000010