(57)【特許請求の範囲】
【請求項１】
回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、
前記原版を縮小投影露光装置に装着する工程と、
前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第１の領域及び前記第１の領域の周辺のスクライブ領域にそれぞれ転写する工程と、
前記試料台を移動する工程と、
前記原版に描かれた回路素子用パターン及び前記複数の中の他のプロセスモニタ用パターンを、前記半導体基板の第２の領域及び前記第２の領域の周辺のスクライブ領域にそれぞれ転写する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、
前記原版を縮小投影露光装置に装着する工程と、
前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第１の領域及び前記第１の領域の周辺のスクライブ領域にそれぞれ転写する工程と、
前記試料台を移動する工程と、
前記原版に描かれた回路素子用パターン及び全ての前記複数のプロセスモニタ用パターンを、前記半導体基板の第２の領域及び前記第２の領域の周辺のスクライブ領域にそれぞれ転写する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
回路素子用パターン及び複数のプロセスモニタ用パターンが描かれた原版を準備する工程と、
前記原版を縮小投影露光装置に装着する工程と、
前記原版に描かれた回路素子用パターン及び前記複数の中のあるプロセスモニタ用パターンから任意に選択された前記プロセスモニタ用パターンを、前記縮小投影露光装置の試料台上の半導体基板の第１の領域及び前記第１の領域の周辺のスクライブ領域にそれぞれ転写する工程と、
前記試料台を移動する工程と、
前記原版に描かれた回路素子用パターンは前記半導体基板の第２の領域に転写し、全ての前記複数のプロセスモニタ用パターンは転写しない工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体装置の製造方法に関し、特に、同一の原版を使用して基板上に２種以上の回路パターンを作り分ける用途に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＬＳＩで代表される半導体装置を製造するには、基礎的なプロセス技術として、フォトリソグラフィが欠かせない。このフォトリソグラフィは、半導体、絶縁膜、導電膜、抵抗膜等の各種被処理体を微細加工する技術であり、予め被処理体に感光剤（フォトレジスト）を塗布した後、加工領域を規定する回路パターンが形成された原版（レチクルマスク）を使用して露光処理を行って、非加工領域にのみ感光剤を残して、この感光剤をマスクとして加工領域をエッチングによって選択的に除去する技術である。
【０００３】
ＬＳＩにおいて、所望の回路素子を形成するには、このフォトリソグラフィを利用して、半導体基板（ウエハ）に対して、同一の原版を用いてその回路パターンの転写、現像、エッチング等を繰り返すことが行われる。このように、ウエハに同一の回路パターンを複数個形成するには、ステッパ装置を使用して、ウエハに対して原版の回路パターンを、繰り返し縮小投影することが行われる。このようにして、複数の所望の回路素子が形成されたウエハは、この後各回路素子の周囲に設けられているスクライブ領域に沿ってスクライブ（ダイシング）されることにより、個々のＬＳＩチップに分離される。
【０００４】
このようなＬＳＩの製造において、プロセスの最適化や標準化等を促進するためにプロセス評価を行うことを目的として、プロセスモニタ用パターンを回路素子形成と同時にウエハに形成することが行われている。
【０００５】
例えば（株）工業調査会発行、「最新  ＬＳＩプロセス技術」、１９９１年１月２０日発行、Ｐ５７５〜Ｐ５８７には、そのようなプロセスモニタ用パターンによるプロセス評価に関する技術が記載されている。
【０００６】
このようなプロセスモニタ用パターンは、形成するパターンの種類を増やす程プロセスモニタ項目も増えるので効果的となる。しかし、プロセスモニタ用パターンをチップ領域内に形成することは、チップ面積を増大させることになるので、ウエハ１枚当たりのチップ取得数が減少するため好ましくない。
【０００７】
このような観点から、プロセスモニタ用パターンをスクライブ領域内に形成することが行われている。このようにスクライブ領域に形成されるプロセスモニタ用パターンは、スクライブＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）と称されている。このスクライブＴＥＧは、予め原版に回路パターンとともに形成しておいて、ステッパ装置によって回路パターンとともにウエハに転写される。また、前記したような回路素子をウエハに形成するには、複数の原版を用意して、ステッパ装置を使用して各原版の回路パターンをウエハに縮小投影することにより、回路パターンを作り分けることが行われている。
【０００８】
【発明が解決しようとする課題】
プロセスモニタ用パターンを形成するウエハのスクライブ領域は、チップの取得数を低下させないように可能な限り狭く設けられるようになっている。このため、スクライブ領域に形成されるプロセスモニタ用パターンの種類は制限されるので、プロセスモニタ項目を増加させるのは困難となる。これを解決するためには、スクライブ領域に形成できないプロセスモニタ用パターンをやむをえず、種類を厳選した上でチップ領域に形成することが行われる。しかしながら、これはチップ面積を増大させることになるので、結果的にチップの取得数を低下させるという問題がある。
【０００９】
また、回路素子をウエハに形成するには、複数の原版を用意して回路パターンを作り分ける必要があるので、多品種少量生産を行う場合には、コストアップが避けられないという問題がある。
【００１０】
本発明の目的は、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能な技術を提供することにある。
【００１１】
本発明の他の目的は、同一原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能な技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１４】
（１）本発明の基板は、複数の回路素子が形成され各回路素子の周囲にスクライブ領域が設けられている基板において、前記スクライブ領域に、予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターンが形成されている。
【００１５】
（２）本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板に少なくとも前記複数種類のプロセスモニタ用パターンの中から任意に選択したパターンを転写する工程と、を含んでいる。
【００１６】
（３）本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記複数種類のプロセスモニタ用パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意のプロセスモニタ用パターンを転写する工程と、を含んでいる。
【００１７】
（４）本発明の基板の製造方法は、基板を用意する工程と、複数種類の光透過パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板の任意の位置で前記複数種類の光透過パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意の光透過パターンを転写する工程と、前記原版を用いて前記基板の他の位置で前記転写した光透過パターンと重複するように任意の光透過パターンを転写する工程と、を含んでいる。
【００１８】
【作用】
上述した（１）の手段によれば、本発明の基板は、複数の回路素子が形成され各回路素子の周囲にスクライブ領域が設けられている基板において、前記スクライブ領域に、予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターンが形成されているので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。
【００１９】
上述した（２）の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板に少なくとも前記複数種類のプロセスモニタ用パターンの中から任意に選択したパターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。
【００２０】
上述した（３）の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類のプロセスモニタ用パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記複数種類のプロセスモニタ用パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意のプロセスモニタ用パターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。
【００２１】
上述した（４）の手段によれば、本発明の基板の製造方法は、基板を用意する工程と、複数種類の光透過パターン及び所望の形状の回路素子用パターンが描かれた原版を用いて、前記基板の任意の位置で前記複数種類の光透過パターンの中から不要なパターンを遮蔽ブレードで遮蔽することにより、前記基板に少なくとも任意の光透過パターンを転写する工程と、前記原版を用いて前記基板の他の位置で前記転写した光透過パターンと重複するように任意の光透過パターンを転写する工程と、を含んでいるので、同一の原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能となる。
【００２２】
以下、本発明について、図面を参照して実施例とともに詳細に説明する。
【００２３】
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２４】
【実施例】
（実施例１）
図１は本発明の実施例１による基板を示す平面図で、半導体基板（ウエハ）に適用した例を示すものである。本実施例の基板は、例えばシリコン単結晶基板１に複数の回路素子２が形成されて、これら複数の回路素子２の周囲には格子状にスクライブ領域３が設けられ、このスクライブ領域３には予め用意された複数種類のパターンの中から任意に選択されたプロセスモニタ用パターン７が形成されている。
【００２５】
複数の回路素子２は各々所望のロジック、あるいはメモリを構成して、後程周囲に設けられたスクライブ領域３に沿ってスクライブされることにより、個々のＬＳＩチップとして分離されるようになっている。図では一例として、９個の回路素子２（２Ａ乃至２Ｉ）を形成した例で示している。プロセスモニタ用パターン７は回路素子２の形成と同時の工程によって形成される。これら回路素子２及びプロセスモニタ用パターン７は、フォトリソグラフィを利用して、基板１に対して、同一の原版を用いてその回路パターンの転写、現像、エッチング等を繰り返した後、所望の不純物をイオン打ち込み法や拡散法等によってドーピングすることにより形成される。
【００２６】
この場合、本実施例においては、同一の原版を使用して、基板１上に２種以上の回路パターンを作り分けることが行われる。
【００２７】
次に、図１に示した本実施例の基板の製造方法を説明する。
【００２８】
まず、図２に示すように、中央部に所望の回路素子用パターン６が描かれるとともに、各々上下端部にパターン７Ａ、７Ｂからなる２種類のプロセスモニタ用パターン７が描かれた原版８を用意する。なお、回路素子用パターン６の具体的形状は省略している。一例として、プロセスモニタ用パターン７のうち、上端部のプロセスモニタ用パターン７Ａは、パッド５ａ、５ｂ、５ｃが形成されて、パッド５ａと５ｂとが導電路５ｄによって短絡された配置になっている。また、下端部のプロセスモニタ用パターン７Ｂは同じくパッド５ａ、５ｂ、５ｃが形成されて、パッド５ａと５ｃとが導電路５ｅによって短絡された配置になっている。上下端部のプロセスモニタ用パターン７Ａ、７Ｂの位置は各々、基板１のスクライブ領域３となる位置に形成される。
【００２９】
次に、図２の原版８を使用してステッパ装置によって、基板１に対してその回路素子用パターン６及びプロセスモニタ用パターン７の転写を行う。この場合、原版８に描かれている２種類のプロセスモニタ用パターン７Ａ、７Ｂのうち、ステッパ装置に備わっている遮蔽ブレードを利用して、不要なプロセスモニタ用パターンを遮蔽した状態で露光処理することにより、任意のプロセスモニタ用パターンのみを選択して基板１に転写するようにする。
【００３０】
遮蔽ブレードは、原版の周囲にもともと描かれている不要なパターン（原版の製造Ｎｏ．等）を遮蔽することを目的として、ステッパ装置に備わっている開口サイズ可変のブレードであり、この遮蔽ブレードを利用するようにする。これによって、同一の原版を使用して基板１上に複数種類の回路パターンを作り分けることが可能となる。
【００３１】
まず、図３（ａ）に示すように、基板１をステッパ装置に装着した状態で、この基板１の上方に原版８を配置して、このままいずれのプロセスモニタ用パターン７Ａ、７Ｂも遮蔽ブレードで遮蔽しないで露光処理を行って、基板１上のショット位置▲１▼に回路素子用パターン６及びプロセスモニタ用パターン７を縮小投影する。これによって、基板１上には原版８の回路素子用パターン６及び各プロセスモニタ用パターン７Ａ、７Ｂが縮小投影されて転写されて、第１の回路素子２Ａが形成される。このショット位置▲１▼で転写されたパターンは、原版８に基づいた１種類の回路パターンとなる。
【００３２】
次に、図３（ｂ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、原版８の各プロセスモニタ用パターン７Ａ、７Ｂを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１上のショット位置▲２▼に回路素子用パターン６のみを縮小投影する。この場合、基板１のショット位置▲１▼とショット位置▲２▼とは、ショット位置▲１▼の下端部（プロセスモニタ用パターン７Ｂが転写された領域）と、ショット位置▲２▼の上端部（遮蔽されたプロセスモニタ用パターン７Ａに相当する領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８の回路素子用パターン６のみが縮小投影されて転写されて、第２の回路素子２Ｂが形成される。このショット位置▲２▼で転写された回路パターンは、ショット位置▲１▼で転写された回路パターンと異なっており、同一の原版８に基づいた他の種類の回路パターンとなる。すなわち、同一の原版８を使用しても、ステッパ装置の遮蔽ブレード９を調整することにより、基板１上に複数種類の回路パターンを作り分けることが可能となる。
【００３３】
続いて、図３（ｃ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、原版８の各プロセスモニタ用パターン７Ａ、７Ｂを遮蔽ブレードで遮蔽しないで露光処理を行って、基板１上のショット位置▲３▼に回路素子用パターン６及びプロセスモニタ用パターン７Ａ、７Ｂを縮小投影する。この場合、基板１のショット位置▲２▼とショット位置▲３▼とは、ショット位置▲２▼の下端部（遮蔽されたプロセスモニタ用パターン７Ｂに相当する領域）と、ショット位置▲３▼の上端部（プロセスモニタ用パターン７Ａが転写された領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８の回路素子用パターン６及び各プロセスモニタ用パターン７Ａ、７Ｂが縮小投影されて転写されて、第３の回路素子２Ｃが形成される。このショット位置▲３▼で転写された回路パターンは、ショット位置▲１▼で転写された回路パターンと同一となる。
【００３４】
以上によって、基板１上において第１列分の３個の回路素子２Ａ乃至２Ｃが形成される。
【００３５】
次に、同様にして、第３列分の３個の回路素子２Ｇ乃至２Ｉの形成方法について説明する。
【００３６】
まず、図４（ａ）に示すように、ステッパ装置内で原版８の位置を固定したままで、原版８のプロセスモニタ用パターン７Ｂのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１上のショット位置▲７▼に回路素子用パターン６及びプロセスモニタ用パターン７Ａを縮小投影する。これによって、基板１上には原版８の回路素子用パターン６及びプロセスモニタ用パターン７Ａが縮小投影されて転写されて、第７の回路素子２Ｇが形成される。
【００３７】
次に、図４（ｂ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、原版８のプロセスモニタ用パターン７Ｂのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１のショット位置▲８▼に回路素子６及びプロセスモニタ用パターン７Ａを縮小投影する。この場合、基板１のショット位置▲７▼とショット位置▲８▼とは、ショット位置▲７▼の下端部（遮蔽されたプロセスモニタ用パターン７Ｂに相当する領域）と、ショット位置▲８▼の上端部（プロセスモニタ用パターン７Ａが転写された領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８の回路素子用パターン６及びプロセスモニタ用パターン７Ａが縮小投影されて転写されて、第８の回路素子２Ｈが形成される。
【００３８】
続いて、図４（ｃ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、原版８の各プロセスモニタ用パターン７Ａ、７Ｂを遮蔽ブレードで遮蔽しないで露光処理を行って、基板１上のショット位置▲９▼に回路素子用パターン６及び各プロセスモニタ用パターン７Ａ、７Ｂを縮小投影する。この場合、基板１のショット位置▲８▼とショット位置▲９▼とは、ショット位置▲８▼の下端部（遮蔽されたプロセスモニタ用パターン７Ｂの相当する領域）と、ショット位置▲９▼の上端部（プロセスモニタ用パターン７Ａが転写された領域）とが重複して露光処理されるように配置する。これによって、基板１上には原版８の回路素子用パターン６及び各プロセスモニタ用パターン７Ａ、７Ｂが縮小投影されて転写されて、第９の回路素子２Ｉが形成される。
【００３９】
なお、図４（ａ）乃至図４（ｃ）の転写プロセスにおいては、図示しない第４乃至第６の回路素子の右側のスクライブ領域と、第７乃至第９の回路素子２Ｇ乃至２Ｉの左側のスクライブ領域とが、重複されるように転写される。
【００４０】
以上によって、基板１上において９個の回路素子２Ａ乃至２Ｉが形成され、各回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３には、予め用意された２種類のパターン７Ａ、７Ｂの中から任意に選択されたプロセスモニタ用パターンが形成される。この後、スクライブ領域３に沿ってスクライブすることにより、基板１は各回路素子２Ａ乃至２ＩごとにＬＳＩチップとして分離される。
【００４１】
このような実施例１によれば次のような効果が得られる。
【００４２】
（１）基板１に形成された複数の回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３には、予め用意された２種類のパターン７Ａ、７Ｂの中から任意に選択されたプロセスモニタ用パターンが形成されているので、同一の原版８を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。
【００４３】
（２）複数の回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３に、予め用意された２種類のパターン７Ａ、７Ｂの中から任意に選択されたプロセスモニタ用パターンを形成するには、ステッパ装置にもともと備わっている遮蔽ブレード９を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。
【００４４】
（実施例２）
図５は本発明の実施例２による基板を示す平面図で、本実施例の基板は、例えばシリコン単結晶基板１に複数の回路素子２が形成されて、これら複数の回路素子２の周囲には格子状にスクライブ領域３が設けられ、このスクライブ領域３には予め用意された複数種類のパターンの中から２つ以上が任意に選択されて組み合わされて構成されたプロセスモニタ用パターン７が形成されている。一例として、９個の回路素子２（２Ａ乃至２Ｉ）を形成した例で示している。
【００４５】
本実施例においても、同一の原版を使用して、基板１上に２種以上の回路パターンを作り分けることが行われる。
【００４６】
次に、図５に示した本実施例の基板の製造方法を説明する。
【００４７】
まず、図６に示すように、中央部に所望の回路素子用パターン６が描かれるとともに、各々上下左右端部にパターン７ａ、７ｂ、７ｃ、７ｄからなる４種類のプロセスモニタ用パターン７が描かれた原版８を用意する。なお、回路素子用パターン６及びプロセスモニタ用パターン７の具体的形状は省略している。各プロセスモニタ用パターン７ａ乃至７ｄの位置は各々、基板１のスクライブ領域３となる位置に形成される。
【００４８】
次に、図５の原版８を使用してステッパ装置によって、その遮蔽ブレードを利用して４種類のプロセスモニタ用パターン７ａ乃至７ｄの中から２つ以上を任意に選択して組み合わせて、例えば４通りの組合せパターン１０Ａ乃至１０Ｄを構成する。
【００４９】
まず、図７（ａ）に示すように、原版８の各プロセスモニタ用パターン７ａ乃至７ｄをいずれも遮蔽ブレードで遮蔽しない第１の組合せパターン１０Ａを構成する。次に、図７（ｂ）に示すように、原版８のプロセスモニタ用パターン７ａ、７ｂを遮蔽ブレード９で遮蔽した第２の組合せパターン１０Ｂを構成する。さらに、図７（ｃ）に示すように、原版８のプロセスモニタ用パターン７ｃ、７ｄを遮蔽ブレード９で遮蔽した第３の組合せパターン１０Ｃを構成する。さらにまた、図７（ｄ）に示すように、原版８のプロセスモニタ用パターン７ａ乃至７ｄをいずれも遮蔽ブレード９で遮蔽した第４の組合せパターン１０Ｄを構成する。
【００５０】
次に、図８（ａ）に示すように、基板１をステッパ装置に装着して、原版８の位置を固定したままで、第１の組合せパターン１０Ａを選択して露光処理を行って、基板１上のショット位置▲１▼に回路素子用パターン６及び第１の組合せパターン１０Ａを縮小投影する。これによって、基板１上には原版８の回路素子用パターン６及び第１の組合せパターン１０Ａが縮小投影されて転写されて、第１の回路素子２Ａが形成される。
【００５１】
次に、図８（ｂ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、第４の組合せパターン１０Ｄを選択して露光処理を行って、基板１のショット位置▲２▼に回路素子６及び第４の組合せパターン１０Ｄを縮小投影する。この場合、基板１のショット位置▲１▼とショット位置▲２▼とは、ショット位置▲１▼の下端部（プロセスモニタ用パターン７ｃが転写された領域）と、ショット位置▲２▼の上端部（遮蔽されたプロセスモニタ用パターン７ａに相当する領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８の回路素子用パターン６及び第４の組合せパターン１０Ｄが縮小投影されて転写されて、第２の回路素子２Ｂが形成される。
【００５２】
続いて、図８（ｃ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、第３の組合せパターン１０Ｃを選択して露光処理を行って、基板１上のショット位置▲３▼に回路素子用パターン６及び第３の組合せパターン１０Ｃを縮小投影する。この場合、基板１のショット位置▲２▼とショット位置▲３▼とは、ショット位置▲２▼の下端部（遮蔽されたプロセスモニタ用パターン７ｃに相当する領域）と、ショット位置▲３▼の上端部（プロセスモニタ用パターン７ａが転写された領域）とが重複して露光処理されるように配置する。これによって、基板１上には原版８の回路素子用パターン６及び第３の組合せパターン１０Ｃが縮小投影されて転写されて、第３の回路素子２Ｃが形成される。
【００５３】
以上によって、基板１上において第１列分の３個の回路素子２Ａ乃至２Ｃが形成される。
【００５４】
次に、同様にして、第３列分の３個の回路素子２Ｇ乃至２Ｉの形成方法について説明する。
【００５５】
まず、図９（ａ）に示すように、基板１をステッパ装置に装着して、原版８の位置を固定したままで、第３の組合せパターン１０Ｃを選択して露光処理を行って、基板１上のショット位置▲７▼に回路素子用パターン６及び第３の組合せパターン１０Ｃを縮小投影する。これによって、基板１上には原版８の回路素子用パターン６及び第３の組合せパターン１０Ｃが縮小投影されて転写されて、第７の回路素子２Ｇが形成される。
【００５６】
次に、図９（ｂ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、第２の組合せパターン１０Ｂを選択して露光処理を行って、基板１のショット位置▲８▼に回路素子６及び第２の組合せパターン１０Ｂを縮小投影する。この場合、基板１のショット位置▲７▼とショット位置▲８▼とは、ショット位置▲７▼の下端部（遮蔽されたプロセスモニタ用パターン７ｃに相当する領域）と、ショット位置▲８▼の上端部（遮蔽されたプロセスモニタ用パターン７ａに相当する領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８の回路素子用パターン６及び第２の組合せパターン１０Ｂが縮小投影されて転写されて、第８の回路素子２Ｈが形成される。
【００５７】
続いて、図９（ｃ）に示すように、ステッパ装置内で原版８の位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、第２の組合せパターン１０Ｂを選択して露光処理を行って、基板１上のショット位置▲９▼に回路素子用パターン６及び第２の組合せパターン１０Ｂを縮小投影する。この場合、基板１のショット位置▲８▼とショット位置▲９▼とは、ショット位置▲８▼の下端部（プロセスモニタ用パターン７ｃが転写された領域）と、ショット位置▲９▼の上端部（遮蔽されたプロセスモニタ用パターン７ａに相当する領域）とが重複して露光処理されるように配置する。これによって、基板１上には原版８の回路素子用パターン６及び第２の組合せパターン１０Ｂが縮小投影されて転写されて、第９の回路素子２Ｉが形成される。
【００５８】
なお、図９（ａ）乃至図９（ｃ）の転写プロセスにおいては、図示しない第４乃至第６の回路素子の右側のスクライブ領域と、第７乃至第９の回路素子２Ｇ乃至２Ｉの左側のスクライブ領域とが、重複されるように転写される。
【００５９】
以上によって、基板１上において９個の回路素子２Ａ乃至２Ｉが形成され、各回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３には、予め用意された４種類のプロセスモニタ用パターン７ａ乃至７ｄの中から２つ以上を任意に選択して組み合わせて構成された、４通りの組合せパターンが形成される。この後、スクライブ領域３に沿ってスクライブすることにより、基板１は各回路素子２Ａ乃至２ＩごとにＬＳＩチップとして分離される。
【００６０】
このような実施例２によれば次のような効果が得られる。
【００６１】
（１）基板１に形成された複数の回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３には、予め用意された４種類のプロセスモニタ用パターン７ａ乃至７ｄの中から２つ以上を任意に選択して組み合わせて構成された、４通りの組合せパターンが形成されているので、同一の原版８を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。これによって本実施例の場合、プロセスモニタ項目を４つに増加させることができる。
【００６２】
（２）複数の回路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３に、予め用意された４種類のプロセスモニタ用パターン７ａ乃至７ｄの中から２つ以上を任意に選択して４通りの組合せパターンを形成するには、ステッパ装置にもともと備わっている遮蔽ブレード９を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。
【００６３】
（実施例３）
図１０は本発明の実施例３による基板を示す平面図で、本実施例の基板は、例えばシリコン単結晶基板１に複数の回路素子１２が形成され、これら複数の回路素子１２は各々同一パターンの原版を使用して、異なる回路パターンに作り分けられている。一例として、回路素子１２はＰＭＯＳ素子用領域１２Ｐ及びＮＭＯＳ素子用領域１２Ｎを形成した例で示している。
【００６４】
本実施例においても、同一パターンの原版を使用して、基板１上に２種以上の回路パターンを作り分けることが行われる。
【００６５】
次に、図１０に示した本実施例の基板の製造方法を説明する。
【００６６】
まず、図１１に示すように、中央部に回路素子用パターン６が描かれるとともに、各々上下端部にパターン１１Ａ、１１Ｂからなる２種類の光透過パターン１１が描かれた原版８を、２種類（ＰＭＯＳ用の原版８Ｐ及びＮＭＯＳ用の原版８Ｎ）用意する。なお、回路素子用パターン６の具体的形状は省略している。各光透過パターン１１Ａ、１１Ｂの位置は各々、基板１のスクライブ領域３となる位置に形成される。
【００６７】
まず、図１２に示すように、ＰＭＯＳ用の原版８Ｐを用いてステッパ装置内で原版８Ｐの位置を固定したままで、原版８Ｐの光透過パターン１１Ａのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１上のショット位置▲１▼に回路素子用パターン６及び光透過パターン１１Ｂを縮小投影する。これによって、基板１上には原版８Ｐの回路素子用パターン６及び光透過パターン１１Ｂが縮小投影されて転写される。
【００６８】
次に、図１２に示すように、ステッパ装置内で原版８Ｐの位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、原版８Ｐの光透過パターン１１Ｂのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１のショット位置▲２▼に回路素子６及びプロセスモニタ用パターン１１Ａを縮小投影する。この場合、基板１のショット位置▲１▼とショット位置▲２▼とは、ショット位置▲１▼の下端部（光透過パターン１１Ｂが転写された領域）と、ショット位置▲２▼の上端部（光透過パターン１１Ａが転写された領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８Ｐの回路素子用パターン６及び光透過パターン１１Ａが光透過パターン１１Ｂと重複して縮小投影されて転写される。（但し、先に露光処理された光透過パターン１１Ｂのみが転写される）。
【００６９】
次に、図１２に示すように、ステッパ装置内で原版８Ｐの位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、原版８Ｐの光透過パターン１１Ａのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１のショット位置▲３▼に回路素子６及び光透過パターン１１Ｂを縮小投影する。この場合、基板１のショット位置▲２▼とショット位置▲３▼とは、ショット位置▲２▼の下端部（遮蔽された光透過パターン１１Ｂの相当する領域）と、ショット位置▲３▼の上端部（遮蔽された光透過パターン１１Ａに相当する領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８Ｐの回路素子用パターン６及び光透過パターン１１Ｂが縮小投影されて転写される。
【００７０】
以上によって、基板１上においてＰＭＯＳ素子用領域２Ｐが形成される。
【００７１】
次に、同様にして、ＮＭＯＳ素子用領域２Ｎの形成方法について説明する。
【００７２】
まず、図１３に示すように、ＮＭＯＳ用の原版８Ｎを用いてステッパ装置内で原版８Ｎの位置を固定したままで、原版８Ｎの光透過パターン１１Ｂのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１上のショット位置▲４▼に回路素子用パターン６及び光透過パターン１１Ａを縮小投影する。これによって、基板１上には原版８Ｎの回路素子用パターン６及び光透過パターン１１Ａが縮小投影されて転写される。
【００７３】
次に、図１３に示すように、ステッパ装置内で原版８Ｎの位置を固定したままで基板１をほぼ１ショット位置分だけ上方向に移動して、原版８Ｎの光透過パターン１１Ａのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１のショット位置▲５▼に回路素子６及び光透過パターン１１Ｂを縮小投影する。この場合、基板１のショット位置▲４▼とショット位置▲５▼とは、ショット位置▲４▼の下端部（遮蔽された光透過パターン１１Ｂに相当する領域）と、ショット位置▲５▼の上端部（遮蔽された光透過パターン１１Ａに相当する領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８Ｎの回路素子用パターン６及び光透過パターン１１Ｂが縮小投影されて転写される。
【００７４】
次に、図１３に示すように、ステッパ装置内で原版８Ｎの位置を固定したままで基板１をほぼ１ショット位置分だけさらに上方向に移動して、原版８Ｎの光透過パターン１１Ｂのみを遮蔽ブレード９によって遮蔽した状態で露光処理を行って、基板１のショット位置▲６▼に回路素子６及び光透過パターン１１Ａを縮小投影する。この場合、基板１のショット位置▲５▼とショット位置▲６▼とは、ショット位置▲５▼の下端部（光透過パターン１１Ｂが転写された領域）と、ショット位置▲６▼の上端部（光透過パターン１１Ａが転写された領域）とが重複して露光処理されるように配置される。これによって、基板１上には原版８Ｎの回路素子用パターン６及び光透過パターン１１Ａが光透過パターン１１Ｂと重複して縮小投影されて転写される。（但し、先に露光処理された光透過パターン１１Ｂのみが転写される）。
【００７５】
以上によって、基板１上においてＰＭＯＳ素子用領域２Ｐ及びＮＭＯＳ素子用領域２Ｎが形成される。この後、各領域２Ｐ及び２Ｎに対しては、イオン打ち込み法や拡散法等によって所望の不純物をドーピングする等のプロセス処理を施すことにより、ＰＭＯＳ素子及びＮＭＯＳ素子を形成する。なお、光透過パターン１１Ａ、１１Ｂを形成すべき位置は、図１０で示した位置のスクライブ領域３に限らず、任意の位置のスクライブ領域３に形成することができる。
【００７６】
このような実施例３によれば次のような効果が得られる。
【００７７】
（１）基板１に複数の回路素子２が形成され、これら複数の回路素子２は各々同一パターンの原版８Ｐ、８Ｎを使用して、異なる回路パターンに作り分けられているので、コストアップを伴うことなく多品種少量生産が可能となる。
【００７８】
（２）複数の回路素子２を形成するため異なる回路パターンを作り分けるには、ステッパ装置にもともと備わっている遮蔽ブレード９を利用して調整すれば良いので、特別な装置を用意することなく、簡単に実現することができる。
【００７９】
なお、各実施例で原版８Ｐ、８Ｎ上の各種のパターンを基板１上に転写する場合には、周知のフォトレジストを予め基板１上に塗布しておくことにより実現することができるが、特に本発明の各実施例においてはポジ型のフォトレジストを用いることが望ましい。
【００８０】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８１】
例えば、各実施例においては、基板としては半導体材料を使用する例で説明したが、これに限らず絶縁材料を使用することもできる。
【００８２】
また、原版に予め用意された複数種類のパターンの中から２つ以上を任意に選択して組み合わせる例は、実施例で示した例に限らず、その他の組み合わせを選択することもできる。
【００８３】
さらに、原版の回路素子用パターンとその他のパターンを基板に転写するには、各パターンを同時に転写することなく別々に転写することも可能である。
【００８４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である、原版のパターンを基板に転写する技術について説明したが、それに限定されるものではない。本発明は、少なくとも同一の原板を使用して、異なる回路パターンを作り分ける条件のものには適用できる。
【００８５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００８６】
同一の原版を使用して回路パターンを作り分けることにより、チップ面積を増大させることなくプロセスモニタ用パターンの種類を増加させることが可能となる。
【００８７】
同一原版を使用して回路パターンを作り分けることにより、コストアップを伴うことなく多品種少量生産が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例１による基板を示す平面図である。
【図２】本発明の実施例１による基板の製造方法に使用される原版を示す平面図である。
【図３】本発明の実施例１による基板の製造方法を説明するもので、（ａ）乃至（ｃ）は平面図である。
【図４】本発明の実施例１による基板の製造方法を説明するもので、（ａ）乃至（ｃ）は平面図である。
【図５】本発明の実施例２による基板を示す平面図である。
【図６】本発明の実施例２による基板の製造方法に使用される原版を示す平面図である。
【図７】本発明の実施例２による基板の製造方法に使用される原版の複数のパターンの組み合わせ例を説明するもので、（ａ）乃至（ｄ）は平面図である。
【図８】本発明の実施例２による基板の製造方法を説明するもので、（ａ）乃至（ｃ）は平面図である。
【図９】本発明の実施例２による基板の製造方法を説明するもので、（ａ）乃至（ｃ）は平面図である。
【図１０】本発明の実施例３による基板を示す平面図である。
【図１１】本発明の実施例３による基板の製造方法に使用される原版を示す平面図である。
【図１２】本発明の実施例３による基板の製造方法を説明する平面図である。
【図１３】本発明の実施例３による基板の製造方法を説明する平面図である。
【符号の説明】
１…シリコン単結晶基板、２、２Ａ乃至２Ｉ、１２…回路素子、３…スクライブ領域、５ａ乃至５ｃ…パッド、５ｄ、５ｅ…導電路、６…回路素子用パターン、７、７Ａ、７Ｂ、７ａ乃至７ｄ…プロセスモニタ用パターン、８…原版、８Ｐ…ＰＭＯＳ用の原版、８Ｎ…ＮＭＯＳ用の原版、９…遮蔽ブレード、１０Ａ乃至１０Ｄ…組合せパターン、１１、１１Ａ、１１Ｂ…光透過パターン、１２Ｐ…ＰＭＯＳ素子用領域、１２Ｎ…ＮＭＯＳ素子用領域。
【図１】
0003595008.tif 000002
【図２】
0003595008.tif 000003
【図３】
0003595008.tif 000004
【図４】
0003595008.tif 000005
【図５】
0003595008.tif 000006
【図６】
0003595008.tif 000007
【図７】
0003595008.tif 000008
【図８】
0003595008.tif 000009
【図９】
0003595008.tif 000010
【図１０】
0003595008.tif 000011
【図１１】
0003595008.tif 000012
【図１２】
0003595008.tif 000013
【図１３】
0003595008.tif 000014