(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、
該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、
該電流阻止層を覆うように前記発光部上に形成された第２導電型の電流拡散層と、
前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンに形成された第２導電型の第２電極と、
を備えており、
前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層であり、該Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層は、そのＩｎ組成比ｘが層厚方向に次第に減少するグレーデッド層である、半導体発光素子。
【請求項２】
前記発光部上に第２導電型の保護層が形成されており、前記電流拡散層が該電流阻止層と前記発光部上に形成されている、請求項１に記載の半導体発光素子。
【請求項３】
第１導電型の半導体基板と、
該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、
該発光部上に形成された第２導電型の保護層と、
該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、
該電流阻止層を覆うように前記保護層および該電流阻止層上に形成された第２導電型の電流拡散層と、
前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンで形成された第２導電型の第２電極と、
を備えており、
前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層である、半導体発光素子。
【請求項４】
前記半導体基板がＧａＡｓである、請求項１から３の何れか一つに記載の半導体発光素子。
【請求項５】
前記保護層がＧａＰ層である、請求項２から４の何れか一つに記載の半導体発光素子。
【請求項６】
前記保護層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層である、請求項２から４の何れかに記載の半導体発光素子。
【請求項７】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化している、請求項６に記載の半導体発光素子。
【請求項８】
前記第２電極が素子中央部に設けられ、前記電流阻止層は該第２電極に対向する位置に設けられている、請求項１から７の何れか一つに記載の半導体発光素子。
【請求項９】
前記第２電極は素子中央部に相当する領域に開口部を有しており、前記電流阻止層は該第２電極に対向する位置に設けられている、請求項１から７の何れか一つに記載の半導体発光素子。
【請求項１０】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層がアンドープＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。
【請求項１１】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＳｉがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。
【請求項１２】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＳがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。
【請求項１３】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層が、少なくともＦｅがドープされたＧａ1-xＩｎxＰ層である、請求項１から９の何れか一つに記載の半導体発光素子。
【請求項１４】
前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層のＩｎ組成比ｘが０＜ｘ＜０．４の範囲にある、請求項１から１３の何れか一つに記載の半導体発光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体発光素子に関し、特に、発光ダイオードなどの面発光型半導体発光素子に関する。
【０００２】
【従来の技術】
面発光型の半導体発光素子、例えば発光ダイオードでは、集光特性を向上して発光軸上での光度（軸上光度）を改善するために、注入された電流を発光領域の中央部分に集中させて発光スポットを小さくする電流狭窄構造が提案されている。
【０００３】
図１２は、例えばＡｌＧａＩｎＰ系半導体材料を用いて形成される従来の半導体発光素子１０００の構成を模式的に示す断面図である。
【０００４】
この半導体発光素子１０００においては、ｎ型ＧａＡｓ基板１０１の上に、ｎ型ＧａＡｓバッファ層１０２、ｎ型ＡｌＧａＩｎＰクラッド層１０３、ＡｌＧａＩｎＰ活性層１０４、ｐ型ＡｌＧａＩｎＰクラッド層１０５、ｐ型ＧａＰ保護層１０８、ｎ型ＧａＰ電流阻止層１０６、及びｐ型ＧａＰ電流拡散層１０７が、順次形成されている。ｐ型ＧａＰ電流拡散層１０７の上にはｐ側電極１０１１が形成され、一方、基板１０１の裏面にはｎ側電極１０１０が形成されている。
【０００５】
上記のうちでｎ型ＧａＰ電流阻止層１０６は、素子の中央部に相当する部分が円形状にエッチングで除去されている。また、成長層側の電極であるｐ側電極１０１１も、ｎ型ＧａＰ電流阻止層１０６のパターンに対応するように円形状に除去されており、発光した光を取り出すための窓が形成されている。
【０００６】
上記の図１２に示す従来の半導体発光素子１０００では、素子中央部におけるｎ型ＧａＰ電流阻止層１０６が円形状にエッチングで除去されているために、ｐ側電極１０１１から注入された電流が、ｎ型ＧａＰ電流阻止層１０６の存在していない中央領域に集中して流れる。これによって、発光スポットが小さくなって集光特性が向上し、軸上光度が改善される。
【０００７】
一方、図１３は、例えばＡｌＧａＩｎＰ系半導体材料を用いて形成される従来の半導体発光素子１１００の構成を模式的に示す断面図である。
【０００８】
この半導体発光素子１１００においては、ｎ型ＧａＡｓ基板１１１の上に、ｎ型ＧａＡｓバッファ層１１２、ｎ型ＡｌＧａＩｎＰクラッド層１１３、ＡｌＧａＩｎＰ活性層１１４、ｐ型ＡｌＧａＩｎＰクラッド層１１５、ｐ型ＧａＰ保護層１１８、ｎ型ＧａＰ電流阻止層１１６、及びｐ型ＧａＰ電流拡散層１１７が、順次形成されている。ｐ型ＧａＰ電流拡散層１１７の上にはｐ側電極１１１１が形成され、一方、基板１１１の裏面にはｎ側電極１１１０が形成されている。
【０００９】
上記の半導体発光素子１１００は、先に説明した図１２の半導体発光素子１０００とは異なって、ｎ型ＧａＰ電流阻止層１１６のうちで素子中央部に相当する部分が円形状に残存し他の部分がエッチングで除去された電流狭窄構造を有している。また、成長層側の電極であるｐ側電極１１１１も、ｎ型ＧａＰ電流阻止層１１６のパターンに対応するように円形状に形成されている。
【００１０】
上記のような図１３の半導体発光素子１１００の構造においては、ｐ型電流拡散層１１７の抵抗率がｐ型ＡｌＧａＩｎＰクラッド層１１５の抵抗率よりも小さいために、ｐ側電極１１１１から注入された電流がより広範囲に拡がる。これによって、活性層１１４のより広い範囲で発光が生じて、発光効率が向上する。また、発光した光は上面（ｐ側電極１１１１が形成されている側）から外部に取り出されるが、ｐ型ＧａＰ電流拡散層１１７のバンドギャップは活性層１１４のバンドギャップよりも大きいために、発光した光はｐ型電流拡散層１１７を吸収されることなく透過して、結果として高い発光効率が得られる。
【００１１】
【発明が解決しようとする課題】
しかし、上述した従来の半導体発光素子１０００及び１１００の何れも、電流阻止層１０６或いは１１６としてｎ型ＧａＰ層を用いていることに起因して、以下のような問題点を有している。
【００１２】
第１に、ｐ型ＧａＰ電流拡散層１０７或いは１１７からｐ型ドーパントが拡散してｎ型ＧａＰ電流阻止層１０６或いは１１６に侵入し、その一部（ｐ型ＧａＰ電流拡散層１０７或いは１１７に近い領域）を、ｐ型導電性を有する領域に変化させることがあり得る。この場合には、電流駆動時にターンオンが発生して、電流阻止効果が低減される。
【００１３】
この問題を防ぐためには、ｎ型ＧａＰ電流阻止層１０６或いは１１６を厚く形成する必要がある。しかし、そのような厚いｎ型ＧａＰ電流阻止層１０６或いは１１６では、エッチング処理時に、層の厚さをエッチング時間によって制御することが困難となる。具体的には、エッチングが所期の量だけ行われずにｎ型ＧａＰ電流阻止層１０６或いは１１６の途中で停止し、その一部が意図に反して残存してしまうと、高抵抗層が電流経路中に存在することになり、得られる半導体発光素子１０００或いは１１００の電気的特性に悪影響が及ぼされる。一方、ｎ型ＧａＰ電流阻止層１０６或いは１１６の所定箇所を除去するためのエッチングが確実に停止できずに、ｐ型ＧａＰ保護層１０８或いは１１８の下のｐ型ＩｎＧａＡｓＰクラッド層１０５或いは１１５まで到達してしまうと、ｐ型ＧａＰ電流拡散層１０７或いは１１７を再成長する場合に成長不良が発生しやすくなるなどの問題が発生して、製造歩留まりが大きく低下する。
【００１４】
さらに、第２の問題点として、発光部（ｎ型ＡｌＧａＩｎＰクラッド層１０３或いは１１３、ＡｌＧａＩｎＰ活性層１０４或いは１１４、及びｐ型ＡｌＧａＩｎＰクラッド層１０５或いは１１５）が、その上に積層されるｐ型ＧａＰ電流拡散層１０７或いは１１７及びｎ型ＧａＰ電流阻止層１０６或いは１１６からの格子歪みの影響を受けて、発光特性が低減することがある。
【００１５】
具体的には、ＡｌＧａＩｎＰ系の材料から構成された発光部は、一般にＧａＡｓ基板１０１或いは１１１にほぼ格子整合するような条件で積層されているが、ＧａＰ層１０６、１１６、１０７、１１７は、ＧａＡｓ基板１０１或いは１１１に対して−３．５４％の格子歪みを発生する。このＧａＰ層のＧａＡｓ基板に対する格子不整合（格子歪み）は、発光部を構成するＡｌＧａＩｎＰ活性層１０４或いは１１４などに結晶欠陥を発生させるなど、非発光再結合中心を発光部に発生させる要因となり、得られる半導体発光素子１０００或いは１１００の発光効率を大幅に低下させるとともに、その信頼性を大きく低下させる。
【００１６】
このように、従来の半導体発光素子１０００或いは１１００で用いられているＧａＰ電流阻止層（窓層）１０６或いは１１６は、上述した２つの問題点を通じて、得られる半導体発光素子１０００或いは１１００の発光効率及び信頼性を低下させる要因となっている。
【００１７】
本発明は、以上の課題を解決するためになされたものであって、その目的は、発光効率及び信頼性が大きく改善されていると共に製造歩留まりが大幅に改善された半導体発光素子を提供すること、である。
【００１８】
【課題を解決するための手段】
本発明の半導体発光素子は、第１導電型の半導体基板と、該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、該電流阻止層を覆うように前記発光部上に形成された第２導電型の電流拡散層と、前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンに形成された第２導電型の第２電極と、を備えており、前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層であり、該Ｇａ1-xＩｎxＰ（０＜ｘ＜１）電流阻止層は、そのＩｎ組成比ｘが層厚方向に次第に減少するグレーデッド層であり、そのことにより上記目的が達成される。
好ましくは、前記発光部上に第２導電型の保護層が形成されており、前記電流拡散層が該電流阻止層と前記発光部上に形成されている。
【００１９】
また、本発明の半導体発光素子は、第１導電型の半導体基板と、該半導体基板の上に形成されており、第１導電型のクラッド層と、該クラッド層上に積層された活性層と、該活性層上に積層された第２導電型のクラッド層とを少なくとも有し、いずれかの層が、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦ｘ≦１及び０≦ｙ≦１）層である発光部と、該発光部上に形成された第２導電型の保護層と、該発光部の上に形成された所定のパターンを有する第１導電型の電流阻止層と、該電流阻止層を覆うように前記保護層および該電流阻止層上に形成された第２導電型の電流拡散層と、前記半導体基板の裏面上に形成された第１導電型の第１電極と、該電流拡散層の上に、前記電流阻止層のパターンに対応したパターンで形成された第２導電型の第２電極と、を備えており、前記電流阻止層がＧａ1-xＩｎxＰ（０＜ｘ＜１）層であり、そのことにより上記目的が達成される。
【００２０】
前記半導体基板がＧａＡｓであってもよい。前記保護層は、ＧａＰ層、或いは、Ｇａ1-xＩｎxＰ（０＜ｘ＜１）層であり得る。前記Ｇａ1-xＩｎxＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化していてもよい。
【００２１】
ある実施形態では、前記第２電極が素子中央部に設けられ、前記電流阻止層は該第２電極に対向する位置に設けられている。
【００２２】
他の実施形態では、前記第２電極は素子中央部に相当する領域に開口部を有しており、前記電流阻止層は該第２電極に対向する位置に設けられている。
【００２３】
前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、アンドープＧａ１−ｘＩｎｘＰ層であり得る。
【００２４】
或いは、前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、少なくともＳｉがドープされたＧａ１−ｘＩｎｘＰ層、少なくともＳがドープされたＧａ１−ｘＩｎｘＰ層、または少なくともＦｅがドープされたＧａ１−ｘＩｎｘＰ層であり得る。
【００２５】
好ましくは、前記Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層のＩｎ組成比ｘが０＜ｘ＜０．４の範囲にある。
【００２６】
前記発光部が、少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）層を含み得る。
【００２７】
或いは、前記発光部が、少なくともＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含み得る。
【００２８】
或いは、前記発光部が、少なくともＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含み得る。
【００２９】
或いは、前記発光部が、少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ（０≦ｘ≦１及び０≦ｙ≦１）層を含んでいてもよい。
【００３０】
本発明の半導体発光素子によれば、高抵抗のＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層を設けることによって、電流駆動時にターンオンが発生せず、製造歩留まりが向上する。また、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、電流拡散層に起因する格子歪みを緩和し、電流阻止層の上下に形成される電流拡散層や発光部の活性層などの中における結晶欠陥の発生を低減する。これによって、形成される半導体発光素子の発光効率及び動作信頼性が、大幅に改善される。
【００３１】
電流阻止層を、そのＩｎ組成比ｘが層厚方向に次第に変化するグレーデッド層とすれば、格子歪みが層厚方向に徐々に緩和されるので、格子歪みの緩和効果がさらに向上する。
【００３２】
Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層と前記発光部との間にさらに保護層を形成すれば、再成長界面の状態が改善されて、半導体発光素子の発光効率及び動作信頼性がさらに改善される。
【００３３】
特に、保護層をＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）層とすれば、格子歪みの緩和効果も得られる。さらに、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）保護層のＩｎ組成比ｘが層厚方向に次第に変化するように形成すれば、格子歪みが層厚方向に徐々に緩和されるので、格子歪みの緩和効果がさらに向上する。これによって、発光部の活性層などにおける結晶欠陥の発生が大幅に低減されて、半導体発光素子の発光効率及び動作信頼性がさらに改善される。
【００３４】
第２電極を素子中央部に設け、電流阻止層を第２電極に対向する位置に設ければ（すなわち、第２電極と電流阻止層とを対応するパターンを有するように形成すれば）、電極からの注入電流が電流拡散層で拡がって活性層の広い範囲で発光するようになって、発光効率が向上する。
【００３５】
或いは、第２電極を、素子中央部に相当する領域に開口部を有するように形成し、電流阻止層を第２電極に対向する位置に設ければ（すなわち、第２電極と電流阻止層とを対応するパターンを有するように形成すれば）、電極からの注入電流が素子中央領域に集中して流れるので発光スポットが小さくなり、集光特性及び軸上光度が向上する。
【００３６】
上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＩｎＰ系材料で形成すれば、すなわち、その発光部が少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）層を含むように構成すれば、約５５０ｎｍ〜約６６０ｎｍの波長領域で発光させることができる。
【００３７】
或いは、上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＡｓ系材料で形成すれば、すなわち、その発光部が少なくともＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）層を含むように構成すれば、約６７０ｎｍ〜約８５０ｎｍの波長領域で発光させることができる。
【００３８】
また、上記のような特徴を有する本発明の半導体発光素子をＧａＩｎＡｓ系材料で形成すれば、すなわち、その発光部が少なくともＧａｘＩｎ１−ｘＡｓ（０≦ｘ≦１）層を含むように構成すれば、約８７０ｎｍ〜約１１５０ｎｍの波長領域で発光させることができる。
【００３９】
さらに、上記のような特徴を有する本発明の半導体発光素子をＡｌＧａＩｎＮ系材料で形成すれば、すなわち、その発光部が少なくとも（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＮ（０≦ｘ≦１及び０≦ｙ≦１）層を含むように構成すれば、約８７０ｎｍ〜約１１５０ｎｍの波長領域で発光させることができる。
【００４０】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に従った半導体発光素子１００、例えばＡｌＧａＩｎＰ系発光ダイオード１００の製造方法の各工程を模式的に説明する断面図である。これらを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）１００の構造及びその製造方法を、以下に説明する。
【００４１】
まず、図１（ａ）に示すように、ｎ型ＧａＡｓ基板１の上に、ｎ型ＧａＡｓバッファ層２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層４（例えば、ｘ＝０．５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、及びｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６（例えば、ｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）を、順次形成する。上記の各層２〜６の形成プロセスには、例えばＭＯＣＶＤ法、ＭＢＥ法、ＭＯＭＢＥ法などが使用できて、典型的にはＭＯＣＶＤ法を使用する。
【００４２】
次に、図１（ｂ）に示すように、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６の素子中央部を、円形状にエッチングによって除去する。このエッチングプロセスは、例えば、リン酸系エッチャントや硫酸系エッチャントなどを利用するウェットエッチングによって実施する。
【００４３】
次に、図１（ｃ）に示すように、エッチングによってパターニングされた電流阻止層６、及びその開口部から露出しているｐ型クラッド層５の上に、ｐ型ＧａＰ電流拡散層７（Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）を、例えばＭＯＣＶＤ法、ＭＢＥ法、ＶＰＥ法、ＬＰＥ法、典型的にはＭＯＣＶＤ法によって積層する。
【００４４】
その後に、図１（ｄ）に示すように、ｐ型ＧａＰ電流拡散層７の上に、例えばＡｕ−Ｚｎなどからなるｐ側電極１１を蒸着法などによって形成し、一方、基板１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極１０を蒸着法などによって形成する。成長層側の電極であるｐ側電極１１の素子中央部の領域は、例えば硫酸系エッチャントを利用するウェットエッチングによって、ｎ型電流阻止層６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成される。これによって、本実施形態の半導体発光素子（発光ダイオード）１００が完成する。
【００４５】
以上に説明した本実施形態の半導体発光素子１００では、電流阻止層６を、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層６（例えば、ｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）として形成している。ここで、図１０には、本願発明に至る過程での本願発明者らによる検討によって得られた、Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘと抵抗率との関係を示す。図１０の各プロットの測定にあたっては、厚さが約０．５μｍ、であってＳｉドーピング濃度が約５×１０１７ｃｍ−３であるＩｎ０．２Ｇａ０．８Ｐ層を形成して、必要な測定を行った。
【００４６】
図１０より明らかなように、ＧａＰ層（ｘ＝０の場合）に僅かでもＩｎが含まれる（すなわちｘ＞０）と、得られるＩｎｘＧａ１−ｘＰ層の抵抗率は大幅に増加するが、Ｉｎ組成比ｘ＝０．４９に近付くにつれて、抵抗率は再び低下する。本願発明者らのさらに詳細な検討によれば、Ｉｎ組成比ｘ＝０．００１の時点から抵抗率の増加傾向が生じ始めて、Ｉｎ組成比ｘ＝０．０１では抵抗率ρ＝約０．５Ω・ｃｍとなる。この値は、ＧａＰ層（Ｉｎ組成比ｘ＝０の場合）の約２倍の値である。
【００４７】
これより、先に説明した半導体発光素子１００に含まれるようなｘ＝０．０１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍであるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６では、その抵抗率は約０．５Ω・ｃｍとなる。この値は、従来の半導体発光素子で電流阻止層を形成するために使用されるｎ型ＧａＰ層に比べて高抵抗であって、動作時にターンオフを発生せずに良好な電流阻止効果が実現される。
【００４８】
また、ｎ型ＧａＰ層によって形成される従来の電流阻止層では、十分な電流阻止効果を得るために厚さを約０．３μｍ以上に設定する必要があったが、本発明に従ったｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６では、厚さが約０．１μｍと薄くても十分な電流阻止効果が得られる。これによって、図１（ｂ）に示した工程で行われるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６のエッチングプロセスの制御性が向上して、半導体発光素子１００の製造歩留まりが大幅に改善される。
【００４９】
（第２の実施形態）
図２は、本発明の第２の実施形態に従った半導体発光素子２００、例えばＡｌＧａＩｎＰ系発光ダイオード２００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）２００を以下に説明する。
【００５０】
本実施形態の半導体発光素子２００が第１の実施形態における半導体発光素子１００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘである。
【００５１】
まず、ｎ型ＧａＡｓ基板２１の上に、ｎ型ＧａＡｓバッファ層２２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層２３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層２４（例えば、ｘ＝０．４５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層２５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１．０μｍ）、及びｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層２６（例えば、ｘ＝０．２、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．２μｍ）を、順次形成する。上記の各層２２〜２６の形成プロセスには、例えばＭＯＣＶＤ法、ＭＢＥ法、ＭＯＭＢＥ法などが使用できて、典型的にはＭＯＣＶＤ法を使用する。
【００５２】
次に、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層２６の素子中央部を、第１の実施形態においてと同様に円形状にエッチングによって除去する。このエッチングプロセスは、例えば、リン酸系エッチャントや硫酸系エッチャントなどを利用するウェットエッチングによって実施する。
【００５３】
次に、エッチングによってパターニングされた電流阻止層２６、及びその開口部から露出しているｐ型クラッド層２５の上に、ｐ型ＧａＰ電流拡散層２７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）を、例えばＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法、ＶＰＥ法、典型的にはＭＯＣＶＤ法によって積層する。
【００５４】
その後に、ｐ型ＧａＰ電流拡散層２７の上に、例えばＡｕ−Ｚｎなどからなるｐ側電極２１１を蒸着法などによって形成し、一方、基板２１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極２１０を蒸着法などによって形成する。成長層側の電極であるｐ側電極２１１の素子中央部の領域は、例えば硫酸系エッチャントを利用するウェットエッチングによって、ｎ型電流阻止層２６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成される。これによって、本実施形態の半導体発光素子（発光ダイオード）２００が完成する。
【００５５】
以上に説明した本実施形態の半導体発光素子２００では、電流阻止層２６を、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層２６（例えば、ｘ＝０．２、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３）として形成している。ここで、図１１には、本願発明に至る過程での本願発明者らによる検討によって得られた、ＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘとＧａＡｓに対する格子不整合率Δａ／ａ（％）との関係を示す。図１１の各プロットの測定にあたっては、厚さが約１μｍであってＳｉドーピング濃度が約５×１０１７ｃｍ−３であるＩｎｘＧａ１−ｘＰ層（０≦ｘ≦１）を形成して、必要な測定を行った。但し、ＩｎｘＧａ１−ｘＰ層に対するドーピングを行わない場合でも、以下と同様の結果が得られる。
【００５６】
本実施形態の半導体発光素子２００で電流拡散層２７の構成材料として使用しているＧａＰは、図１１にｘ＝０のプロットとして示されているように、ＧａＡｓに対する格子不整合率Δａ／ａが−３．５４％と大きい。このため、発光部を構成するＡｌＧａＩｎＰ活性層２４などに対して格子歪みが印加される。これに対してＩｎｘＧａ１−ｘＰ層では、ＩｎＰ組成比ｘ＝０．２のときに、ＧａＡｓに対する格子不整合率Δａ／ａが約−２％となって、ＧａＰにおける値の約半分になる。そこで、本実施形態におけるように、電流阻止層２６として上記のようにｎ型ＩｎｘＧａ１−ｘＰ（ｘ＝０．２）層２６を用いると、ＧａＰ電流拡散層２７から発光部への格子歪みがｎ型ＩｎｘＧａ１−ｘＰ（ｘ＝０．２）電流阻止層２６で緩和されて、ＧａＰ結晶中における結晶欠陥が低減されるとともに、発光部を構成するＡｌＧａＩｎＰ活性層２４の中などにおける格子歪みに起因した結晶欠陥の発生が大幅に低減される。この結果、得られる半導体発光素子２００の発光効率及び信頼性が大幅に改善される。
【００５７】
なお、本実施形態における半導体発光素子２００の具体的な動作特性として、発光波長が約５６０ｎｍである緑色発光ダイオードを構成した場合、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００５８】
（第３の実施形態）
図３は、本発明の第３の実施形態に従った半導体発光素子３００、例えばＡｌＧａＩｎＰ系発光ダイオード３００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）３００を以下に説明する。
【００５９】
本実施形態の半導体発光素子３００が第１の実施形態における半導体発光素子１００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘとそのエッチング形状である。
【００６０】
図３の半導体発光素子３００は、ｎ型ＧａＡｓ基板３１の上に、ｎ型ＧａＡｓバッファ層３２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層３４（例えば、ｘ＝０．３、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層３５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層３６（例えば、ｘ＝０．００１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層３７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層３７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極３１１が形成され、一方、基板３１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極３１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層３６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極３１１も、ｎ型ＩｎＧａＰ電流阻止層３６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）３００が完成する。
【００６１】
上記の各層３２〜３７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極３１０及び３１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１或いは第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００６２】
上記の説明では、電流阻止層３６をｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層３６（例えば、ｘ＝０．００１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３）として形成しているが、この場合にも十分な電流阻止効果が発揮された。
【００６３】
本実施形態における半導体発光素子３００では、素子中央部に相当する領域が円形状に残存した電流阻止層３６を使用した電流阻止構造によって、ｐ側電極３１１から注入された電流がＧａＰ電流拡散層３７で大きく拡がる。これによって、活性層３４のより広い範囲で発光し、発光効率が向上する。具体的な動作特性としては、発光波長が約５９０ｎｍである黄色発光ダイオードを構成した場合に、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００６４】
（第４の実施形態）
図４は、本発明の第４の実施形態に従った半導体発光素子４００、例えばＡｌＧａＩｎＰ系発光ダイオード４００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）４００を以下に説明する。
【００６５】
本実施形態の半導体発光素子４００が第３の実施形態における半導体発光素子３００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘ、及び電流阻止層とｐ型クラッド層との間にＧａＰ保護層を設けている点である。
【００６６】
図４の半導体発光素子４００は、ｎ型ＧａＡｓ基板４１の上に、ｎ型ＧａＡｓバッファ層４２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層４３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層４４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層４５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＧａＰ保護層４８（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層４６（例えば、ｘ＝０．３５、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層４７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層４７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極４１１が形成され、一方、基板４１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極４１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層４６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極４１１も、ｎ型ＩｎＧａＰ電流阻止層４６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）４００が完成する。
【００６７】
上記の各層４２〜４７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極４１０及び４１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１或いは第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００６８】
本実施形態の半導体発光素子４００では、上述のように、電流阻止層４６の下にｐ型ＧａＰ保護層４８が設けられている。このために、電流阻止層４６のエッチング後にｐ型ＧａＰ電流拡散層４７を成長（再成長）させる際の成長界面（再成長界面）が、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層４５ではなく、Ａｌを含まないＧａＰ保護層４８となる。このため、再成長プロセスにおけるＡｌの酸化反応などが生じず、酸素などに起因する準位が形成されないので、良好な成長界面（再成長界面）が得られる。なお、上記のｐ型ＧａＰ保護層４８は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＬＰＥ法、ＶＰＥ法、典型的にはＭＯＣＶＤ法によって形成する。
【００６９】
ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層４６のＩｎ組成比ｘがｘ＞０．３であれば、ＧａＰ保護層４８に対する選択エッチングが可能である。例えば、硫酸系エッチャントを用いればＧａＰ保護層４８でエッチングを確実に停止させることが可能であって、半導体発光素子の製造歩留まりが大きく向上する。
【００７０】
本実施形態における半導体発光素子４００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．８倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００７１】
（第５の実施形態）
図５は、本発明の第５の実施形態に従った半導体発光素子５００、例えばＡｌＧａＩｎＰ系発光ダイオード５００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）５００を以下に説明する。
【００７２】
本実施形態の半導体発光素子５００では、第４の実施形態における半導体発光素子４００でもｎ型ＩｎｘＧａ１−ｘＰ電流阻止層とｐ型クラッド層との間に設けた保護層を、ＩｎｘＧａ１−ｘＰ層として形成している。
【００７３】
図５の半導体発光素子５００は、ｎ型ＧａＡｓ基板５１の上に、ｎ型ＧａＡｓバッファ層５２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層５４（例えば、ｘ＝０．２、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層５５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層５８（例えば、ｘ＝０．１、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６（例えば、ｘ＝０．１、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層５７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層５７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極５１１が形成され、一方、基板５１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極５１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極５１１の素子中央部の領域は、ｎ型電流阻止層５６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）５００が完成する。
【００７４】
上記の各層５２〜５７の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極５１０及び５１１の形成プロセスに使用し得る積層方法やエッチング方法は、第１及び第２の実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００７５】
本実施形態の半導体発光素子５００では、上述のように、電流阻止層５６の下にｐ型ＩｎＧａＰ保護層５８が設けられている。このために、第４の実施形態においてと同様に、電流阻止層５６のエッチング後にｐ型ＧａＰ電流拡散層５７を成長（再成長）させる際の成長界面（再成長界面）が、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層５５ではなく、Ａｌを含まないＩｎＧａＰ保護層５８となる。このため、再成長プロセスにおけるＡｌの酸化反応などが生じず、酸素などに起因する準位が形成されないので、良好な成長界面（再成長界面）が得られる。さらに、本実施形態の半導体発光素子５００における保護層５８は、電流阻止層５６と同じくｎ型ＩｎｘＧａ１−ｘＰで構成されていることから、電流阻止層５６と同様に格子歪みを緩和する効果を発揮する。なお、上記のｐ型ＩｎＧａＰ保護層５８は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＶＰＥ法、ＬＰＥ法、典型的にはＭＯＣＶＤ法によって形成する。
【００７６】
本実施形態における半導体発光素子５００の具体的な動作特性としては、発光波長が約６１０ｎｍである橙色発光ダイオードを構成した場合に、従来に比べて発光効率が約２０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約１．５倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００７７】
なお、本実施形態の半導体発光素子６００におけるｎ型ＩｎｘＧａ１−ｘＰ保護層５８は、そのＩｎ組成比ｘが層厚方向に徐々に変化するグレーデッド層として形成しても良い。具体的には、ｐ型クラッド層５５との界面ではｘ＝０．０１に設定する一方で、電流阻止層５６との界面ではｘ＝０．１に設定し、その間で厚さ方向に次第に変化させる。これによって、電流拡散層５７に起因する格子歪みが保護層５８の層厚方向に徐々に低減されて、発光部を構成する活性層などに印加されなくなり、発光部における結晶欠陥の発生が低減される。
【００７８】
なお、上記のようなグレーデッドＩｎｘＧａ１−ｘＰ保護層５８を形成するためには、積層時に、層の成長にあわせてＩｎの供給量を次第に変化させれば良い。その具体的なプロセスは、半導体製造プロセスに関する当該技術分野では公知であるので、ここではその詳細な説明を省略する。
【００７９】
（第６の実施形態）
図６は、本発明の第６の実施形態に従った半導体発光素子６００、例えばＡｌＧａＩｎＰ系発光ダイオード６００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）６００を以下に説明する。
【００８０】
本実施形態の半導体発光素子６００が第５の実施形態における半導体発光素子５００から異なっている点は、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層を、そのＩｎ組成比ｘが膜厚方向に徐々に変化するグレーデッド層として形成している点である。
【００８１】
図６の半導体発光素子６００は、ｎ型ＧａＡｓ基板６１の上に、ｎ型ＧａＡｓバッファ層６２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層６３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層６４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層６５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層６８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層５６（例えば、ｘ＝０．４から０．０１に変化、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層６７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層６７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極６１１が形成され、一方、基板６１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極６１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層６６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極６１１の素子中央部の領域は、ｎ型電流阻止層６６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）６００が完成する。
【００８２】
上記の各層６２〜６８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極６１０及び６１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００８３】
本実施形態の半導体発光素子６００では、上述のように、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層６６のＩｎ組成比ｘを膜厚方向に徐々に変化させている。具体的には、保護層６８との界面ではｘ＝０．４に設定する一方で、電流拡散層６７との界面ではｘ＝０．０１に設定し、その間で厚さ方向に次第に変化させている。これによって、格子歪みが電流阻止層６６の厚さ方向に徐々に低減されて、電流阻止層６６による格子歪みの低減効果がさらに向上する。
【００８４】
なお、上記のようなグレーデッドＩｎｘＧａ１−ｘＰ電流阻止層６６を形成するためには、積層時に、層の成長にあわせてＩｎの供給量を次第に変化させれば良い。その具体的なプロセスは、半導体製造プロセスに関する当該技術分野では公知であるので、ここではその詳細な説明を省略する。
【００８５】
本実施形態における半導体発光素子６００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約２．０倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【００８６】
（第７の実施形態）
図７は、本発明の第７の実施形態に従った半導体発光素子７００、例えばＡｌＧａＩｎＰ系発光ダイオード７００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）７００を以下に説明する。
【００８７】
但し、本実施形態の半導体発光素子７００は、基本的に第４の実施形態における半導体発光素子４００に類似している。相違点は、本実施形態の半導体発光素子７００では、電流拡散層をＡｌＧａＡｓ層として形成している点である。
【００８８】
図７の半導体発光素子７００は、ｎ型ＧａＡｓ基板７１の上に、ｎ型ＧａＡｓバッファ層７２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層７３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層７４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層７５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＧａＰ保護層７８（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層７６（例えば、ｘ＝０．３５、Ｓｉドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）電流拡散層７７（例えば、ｘ＝０．７、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＡｌＧａＡｓ電流拡散層７７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極７１１が形成され、一方、基板７１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極７１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層７６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極７１１も、ｎ型ＩｎＧａＰ電流阻止層７６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）７００が完成する。
【００８９】
上記の各層７２〜７８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極７１０及び７１１の形成プロセスに使用し得る積層方法やエッチング方法は、こでまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００９０】
本実施形態の半導体発光素子７００では、上述のように、電流拡散層７７をＡｌｘＧａ１−ｘＡｓ（例えばｘ＝０．７）層７７として形成しているが、この場合にも、発光した光は電流拡散層７７で吸収されず、これまでの各実施形態と同様の良好な発光効率及び信頼性を有する半導体発光素子が得られる。
【００９１】
なお、電流拡散層をＡｌＧａＩｎＰ層やＩｎＧａＰ層としても、同様の効果が得られる。
【００９２】
（第８の実施形態）
図８は、本発明の第８の実施形態に従った半導体発光素子８００、例えばＡｌＧａＩｎＰ系発光ダイオード８００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（ＡｌＧａＩｎＰ系発光ダイオード）８００を以下に説明する。
【００９３】
本実施形態の半導体発光素子８００では、ｎ型ＩｎｘＧａ１−ｘＰ電流阻止層にＳ（硫黄）をドープしている。
【００９４】
図８の半導体発光素子８００は、ｎ型ＧａＡｓ基板８１の上に、ｎ型ＧａＡｓバッファ層８２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層８３（例えば、ｘ＝１．０、ｙ＝０．５、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）活性層８４（例えば、ｘ＝０．０５、ｙ＝０．５、厚さ＝約０．５μｍ）、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）クラッド層８５（例えば、ｘ＝１．０、ｙ＝０．５、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層８８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層８６（例えば、ｘ＝０．４から０．０１に変化、Ｓドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層８７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層８７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極８１１が形成され、一方、基板８１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極８１０が形成されている。ｎ型ＩｎＧａＰ電流阻止層８６は、素子中央部に相当する領域が円形状に残存するように、その周辺部がエッチングによって除去されている。また、成長層側の電極であるｐ側電極８１１も、ｎ型ＩｎＧａＰ電流阻止層８６のパターンに対応するように円形状に形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）８００が完成する。
【００９５】
上記の各層８２〜８８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極８１０及び８１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【００９６】
本実施形態のようにＳドープによって得られるｎ型ＩｎｘＧａ１−ｘＰ電流阻止層８６においても、先に図１０を参照して説明したＳｉドーピング時と同様の、抵抗率のＩｎ組成比ｘに対する依存性が確認された。従って、本実施形態のＳドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層８６は、これまでの実施形態で説明したＳｉドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層と同様の電流阻止効果を発揮する。
【００９７】
また、本願発明者らのさらなる検討によれば、Ｆｅドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層も、これまでの実施形態で説明したＳｉドープｎ型ＩｎｘＧａ１−ｘＰ電流阻止層と同様の電流阻止効果を発揮するとともに、ＩｎｘＧａ１−ｘＰ電流阻止層をアンドープ層としても、同様の効果が得られる。従って、これらのＦｅドープあるいはアンドープＩｎｘＧａ１−ｘＰ層を、本発明に従った電流阻止層として使用することも可能である。
【００９８】
（第９の実施形態）
図９は、本発明の第９の実施形態に従った半導体発光素子（発光ダイオード）９００の構成を模式的に示す断面図である。これを参照しながら、本実施形態の半導体発光素子（発光ダイオード）９００を以下に説明する。
【００９９】
本実施形態の半導体発光素子９００は、基本的に第６の実施形態における半導体発光素子６００に類似している。相違点は、本実施形態の半導体発光素子９００では、発光部をＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）で形成している点である。
【０１００】
図９の半導体発光素子９００は、ｎ型ＧａＡｓ基板９１の上に、ｎ型ＧａＡｓバッファ層９２（例えば、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、ｎ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）クラッド層９３（例えば、ｘ＝０．７、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）活性層９４（例えば、ｘ＝０．３、厚さ＝約０．５μｍ）、ｐ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）クラッド層９５（例えば、ｘ＝０．７、Ｚｎドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約１μｍ）、ｐ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）保護層９８（例えば、ｘ＝０．４、Ｓｉドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．１μｍ）、ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層９６（例えば、ｘ＝０．４から０．０１に変化、Ｓドーピング濃度＝約５×１０１７ｃｍ−３、厚さ＝約０．５μｍ）、及びｐ型ＧａＰ電流拡散層９７（例えば、Ｚｎドーピング濃度＝約５×１０１８ｃｍ−３、厚さ＝約５μｍ）が順次形成されている。さらに、ｐ型ＧａＰ電流拡散層９７の上には、例えばＡｕ−Ｚｎなどからなるｐ側電極９１１が形成され、一方、基板９１の裏面には、例えばＡｕ−Ｓｎなどからなるｎ側電極９１０が形成されている。ｎ型ＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）電流阻止層９６の素子中央部は、円形状にエッチングによって除去されている。また、成長層側の電極であるｐ側電極９１１の素子中央部の領域は、ｎ型電流阻止層９６のパターンに対応するように円形状に除去されて、発光した光を取り出すための窓が形成されている。これによって、本実施形態の半導体発光素子（発光ダイオード）９００が完成する。
【０１０１】
上記の各層９２〜９８の形成プロセスに使用し得る積層方法やエッチング方法、及び各電極９１０及び９１１の形成プロセスに使用し得る積層方法やエッチング方法は、これまでの各実施形態で説明したものと同様であり、ここではそれらの説明を省略する。
【０１０２】
本実施形態の半導体発光素子９００では、上述のように、発光部を構成するクラッド層９３及び９５と活性層９４とを、ＡｌｘＧａ１−ｘＡｓ層として形成している。この場合にも、これまでの各実施形態と同様に、良好な発光効率及び信頼性を有する半導体発光素子が得られる。
【０１０３】
本実施形態における半導体発光素子９００の具体的な動作特性としては、発光波長が約６５０ｎｍである赤色発光ダイオードを構成した場合に、従来に比べて発光効率が約３０％向上した。また、信頼性データとして、６０℃の温度条件下での２０ｍＡ駆動時に、発光光度が初期レベルの１／２になるまでに要する時間が従来に比べて約２．０倍に増加して、長時間に渡って安定した動作が可能であることが確認された。
【０１０４】
なお、発光部をＩｎＧａＡｓ系材料やＡｌＧａＩｎＮ系材料によって構成しても、同様の効果が得られる。
【０１０５】
以上の各実施形態の説明では、半導体発光素子を構成する化合物半導体材料を、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１及び０≦ｙ≦１）やＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）などのように記して、典型的な組成比ｘ及びｙの値を、各実施形態で例示している。ここで、これらの組成比ｘやｙなどの値は、具体的に例示された特定の数値に限られるものではなく、適宜変更しても、本発明の効果は十分に得られる。
【０１０６】
なお、先に図１０を参照して説明したように、本願発明者らは、本発明の各実施形態における半導体発光素子で電流阻止層を構成するＩｎｘＧａ１−ｘＰ（０＜ｘ＜１）層において、Ｉｎ組成比ｘが特に０＜ｘ＜０．４の範囲であれば、その抵抗率が高くなることを見い出した。従って、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘを上記０＜ｘ＜０．４の範囲に設定すれば、単に導電型の相違を利用するだけではなく高抵抗性であることを利用した電流阻止機能が得られることになり、電流の流れをより効果的に阻止することが可能になる。
【０１０７】
また、図１１に示す格子不整合率の観点から、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘがｘ＝０であればＧａＰ電流拡散層と格子整合し、ｘ＝０．５であればＧａＡｓ基板や発光部と格子整合する。従って、上記のように、ＩｎｘＧａ１−ｘＰ電流阻止層のＩｎ組成比ｘを０＜ｘ＜０．４の範囲に設定すれば、その格子定数がＧａＰ及びＧａＡｓの格子定数の中間のレベルになって、電流拡散層から発光部への格子歪みが緩和される。
【０１０８】
【発明の効果】
本発明の半導体発光素子によれば、高抵抗のＧａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層を設けることによって、電流駆動時にターンオンが発生せず、製造歩留まりが向上する。また、Ｇａ１−ｘＩｎｘＰ（０＜ｘ＜１）電流阻止層は、電流拡散層に起因する格子歪みを緩和し、電流阻止層の上下に形成される電流拡散層や発光部の活性層などの中における結晶欠陥の発生を低減する。これによって、形成される半導体発光素子の発光効率及び動作信頼性が、大幅に改善される。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に従った半導体発光素子（発光ダイオード）の構成及び製造方法の各工程を模式的に説明する断面図である。
【図２】本発明の第２の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図３】本発明の第３の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図４】本発明の第４の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図５】本発明の第５の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図６】本発明の第６の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図７】本発明の第７の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図８】本発明の第８の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図９】本発明の第９の実施形態に従った半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図１０】Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘと抵抗率との関係を示す図である。
【図１１】Ｓｉドーピング時におけるＩｎｘＧａ１−ｘＰ層のＩｎ組成比ｘとＧａＡｓに対する格子不整合率Δａ／ａ（％）との関係を示す図である。
【図１２】従来技術によるある半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【図１３】従来技術による他の半導体発光素子（発光ダイオード）の構成を模式的に説明する断面図である。
【符号の説明】
１、２１、３１、４１、５１、６１、７１、８１、９１  基板
２、２２、３２、４２、５２、６２、７２、８２、９２  バッファ層
３、２３、３３、４３、５３、６３、７３、８３、９３  （ｎ型）クラッド層
４、２４、３４、４４、５４、６４、７４、８４、９４  活性層
５、２５、３５、４５、５５、６５、７５、８５、９５  （ｐ型）クラッド層
６、２６、３６、４６、５６、６６、７６、８６、９６  電流阻止層
７、２７、３７、４７、５７、６７、８７、９７  電流拡散層
４８、５８、６８、７８、８８、９８  保護層
１０、２１０、３１０、４１０、５１０、６１０、７１０、８１０、９１０  （ｎ側）電極
１１、２１１、３１１、４１１、５１１、６１１、７１１、８１１、９１１  （ｐ側）電極
１００、２００、３００、４００、５００、６００、７００、８００、９００半導体発光素子
【図１】
0003568147.tif 000002
【図２】
0003568147.tif 000003
【図３】
0003568147.tif 000004
【図４】
0003568147.tif 000005
【図５】
0003568147.tif 000006
【図６】
0003568147.tif 000007
【図７】
0003568147.tif 000008
【図８】
0003568147.tif 000009
【図９】
0003568147.tif 000010
【図１０】
0003568147.tif 000011
【図１１】
0003568147.tif 000012
【図１２】
0003568147.tif 000013
【図１３】
0003568147.tif 000014