(57)【特許請求の範囲】
【請求項１】
半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、
前記信号増幅容量に前記電荷注入手段により電荷を注入し、前記増幅トランジスタのゲートに前記光電変換部で発生した信号電荷がある時と、前記リセット手段により信号電荷がリセットされて前記増幅トランジスタのゲートに信号電荷が無い時と、の差に比例する電荷を、前記信号増幅容量から前記増幅トランジスタを介して前記信号線へ読み出すことを特徴とする固体撮像装置。
【請求項２】
半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、
信号蓄積期間後に前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力し、その後に前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記リセット手段により増幅トランジスタのゲート電位をリセット電位にすることで、信号蓄積時のゲート電位とリセット時のゲート電位の差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする固体撮像装置。
【請求項３】
半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、
前記増幅トランジスタのゲートに、前記光電変換部で発生した信号を該ゲートに読み出す読み出しゲート及びゲート電位をリセットする手段が接続され、前記増幅トランジスタのソースには信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインには前記信号線が接続され、
信号蓄積期間後に前記リセット手段により前記増幅トランジスタのゲート電位をリセット電位とした後、前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記読み出しゲートをオンすることにより前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力することで、リセット時のゲート電位と信号電荷読み出し時のゲート電位との差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする固体撮像装置。
【請求項４】
前記信号線には、前記電荷注入手段により電荷が前記信号増幅容量及び前記増幅トランジスタを通して該信号線に注入された後に、該信号線の電位をリセットするためのリセット手段が設けられていることを特徴とする請求項２又は３に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に係わり、特にセル内で信号を増幅するＭＯＳ型固体撮像装置に関する。
【０００２】
【従来の技術】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いたＭＯＳ型の固体撮像装置が提案されている。この固体撮像装置は、各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
図１６は、増幅型ＭＯＳセンサを用いた従来の固体撮像装置を示す回路構成図である。フォトダイオード１（１−１−１，１−１−２，〜，１−３−３）の検出信号を増幅する増幅トランジスタ２（２−１−１，２−１−２，〜，２−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号電荷をリセットするリセットトランジスタ４（４−１−１，４−１−２，〜，４−３−３）からなる単位セルが行列２次元状に配列されている。なお、図では３×３のセル配列であるが、実際にはこれより多くの単位セルが配列される。
【０００４】
垂直シフトレジスタ５から水平方向に配線されている水平アドレス線６（６−１，６−２，６−３）は垂直選択トランジスタ３のゲートに接続され、信号を読み出すラインを決めている。同様に、垂直シフトレジスタ５から水平方向に配線されているリセット線７（７−１，７−２，７−３）は、リセットトランジスタ４のゲートに接続されている。増幅トランジスタ２のソースは列方向に配置された垂直信号線８（８−１，８−２，８−３）に接続され、その一端には負荷トランジスタ９（９−１，９−２，９−３）が設けられている。
【０００５】
垂直信号線８の他端は、水平シフトレジスタ１０から供給される選択パルスにより選択される水平選択トランジスタ１９（１９−１，１９−２，１９−３）を介して水平信号線１１に結線されている。
【０００６】
図１７は、このデバイスを動作させるタイミングチャートである。水平アドレス線６−１をハイレベルにするアドレスパルス１０１を印加し、このラインの垂直選択トランジスタ３のみＯＮする。そうすると、選択されたラインの増幅トランジスタ２と負荷トランジスタ９でソースフォロワ回路が構成される。そして、増幅トランジスタ２のゲート電圧、即ちフォトダイオード１の電圧とほぼ同等の電圧が垂直信号線８に現れる。
【０００７】
次いで、水平シフトレジスタ１０から水平選択パルス１０２（１０２−１，〜，１０２−３を水平選択トランジスタ１９に順次印加し、水平信号線１１から１ライン分の信号を順次取り出す。１ライン分の信号の読み出しが終わるとリセット線７−１をハイレベルにするリセットパルス１０３を印加し、このラインのリセットトランジスタ４をＯＮして信号電荷をリセットする。
【０００８】
この動作を、次のライン次のラインと順次続けることにより、２次元状の全ての信号を読み出すことができる。
ところがこの種の装置にあっては、次のような問題があった。即ち、単位セルに配置されている増幅トランジスタ２のしきい値はそれぞればらつきを持つ。そうすると、増幅トランジスタ２のゲートに印加される電圧、即ちフォトダイオード１の信号電圧が各画素で同じである場合でも、増幅トランジスタ２のしきい値が画素毎にばらつくから、その主力電圧は画素毎にばらつきを持つことになる。
【０００９】
フォトダイオードの電圧が同じでも垂直信号線に出る信号値が画素毎にばらつくと、再生画面上では一様に見えるはずの画面にムラが発生することになる。そのムラのことを固定パターン雑音と呼び、この固定パターン雑音が発生することがＭＯＳ型固体撮像装置の最大の問題であり、これがためにＭＯＳ型固体撮像装置の実用化は難しかった。
【００１０】
【発明が解決しようとする課題】
このように従来、増幅型ＭＯＳセンサを用いたＭＯＳ型固体撮像装置においては、増幅トランジスタのしきい値が画素毎にばらつくことが原因で固定パターン雑音が発生するという問題があった。
【００１１】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、増幅トランジスタのしきい値ばらつきに起因する固定パターンノイズを低減することができ、Ｓ／Ｎの高いＭＯＳ型固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明（請求項１）は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、前記信号増幅容量に前記電荷注入手段により電荷を注入し、前記増幅トランジスタのゲートに前記光電変換部で発生した信号電荷がある時と、前記リセット手段により信号電荷がリセットされて前記増幅トランジスタのゲートに信号電荷が無い時と、の差に比例する電荷を、前記信号増幅容量から前記増幅トランジスタを介して前記信号線へ読み出すことを特徴とする。
【００１４】
また、本発明（請求項２）は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートにゲート電位をリセットする手段と前記光電変換部が接続され、前記増幅トランジスタのソースに信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインに前記信号線が接続され、信号蓄積期間後に前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力し、その後に前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記リセット手段により増幅トランジスタのゲート電位をリセット電位にすることで、信号蓄積時のゲート電位とリセット時のゲート電位の差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする。
【００１６】
また、本発明（請求項３）は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのゲートに、前記光電変換部で発生した信号を該ゲートに読み出す読み出しゲート及びゲート電位をリセットする手段が接続され、前記増幅トランジスタのソースには信号増幅容量と該信号増幅容量に電荷を注入するための電荷注入手段が接続され、前記増幅トランジスタのドレインには前記信号線が接続され、信号蓄積期間後に前記リセット手段により前記増幅トランジスタのゲート電位をリセット電位とした後、前記電荷注入手段により前記信号増幅容量に電荷を注入することで、前記信号増幅容量に前記増幅トランジスタのゲート電位に比例した電荷を蓄積し、その後に前記読み出しゲートをオンすることにより前記光電変換部で発生した信号電荷を前記増幅トランジスタのゲートに入力することで、リセット時のゲート電位と信号電荷読み出し時のゲート電位との差に比例する電荷を前記信号増幅容量から前記信号線に読み出すことを特徴とする。
【００１９】
また本発明は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セルの検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのソースに接続された信号増幅容量と、該信号増幅容量に電荷を注入する手段と、前記光電変換部の信号電荷をリセットする手段とが設けられ、前記電荷注入手段により前記信号増幅容量に電荷を注入し、前記光電変換部に信号電荷がある時に前記信号増幅容量から前記増幅トランジスタを介して前記信号線に電荷を流出させ、次いで前記光電変換部の信号電荷をリセットした後、前記増幅トランジスタを介して前記信号増幅容量から前記信号線へ信号電荷を読み出すことを特徴とする。
【００２０】
また本発明は、半導体基板上に、光信号を電気信号に変換する光電変換部とこの光電変換部で発生した信号を入力して増幅する増幅トランジスタを含む単位セルを行列２次元状に配置してなる撮像領域と、この撮像領域の各セル検出信号を増幅トランジスタのドレインから読み出す信号線とを備えた固体撮像装置において、前記増幅トランジスタのソースに接続された信号増幅容量と、該信号増幅容量に電荷を注入する手段と、前記光電変換部の信号電荷をリセットする手段と、前記信号線電位をリセットする手段とが設けられ、前記光電変換部に信号電荷がある時に前記信号増幅容量から前記増幅トランジスタを介して前記信号線に電荷を流出させ、次いで前記信号線の電位をリセットし、次いで前記光電変換部の信号電荷をリセットした後、前記増幅トランジスタを介して信号増幅容量から前記信号線へ電荷を読み出すことを特徴とする。
（作用）
本発明によれば、フォトダイオード等の光電変換部に信号がある時に信号増幅容量に溜められた信号電荷から、光電変換部に信号がある時に信号増幅容量に溜められた電荷との差の電荷が読み出されるため、増幅トランジスタのしきい値は減算される。そのための、増幅トランジスタのしきい値ばらつきによる雑音を完全に除去することができる。また、セルから信号を読み出した後にノイズをキャンセルするのではなく、セル内でノイズをキャンセルするので、確実なノイズキャンセルが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる固体撮像装置のセル構成を示す回路図である。
【００２２】
図中の１１は受光部であるフォトダイオードで、フォトダイオード１１は増幅トランジスタ１２のゲートに接続されている。増幅トランジスタ１２のドレインは出力端子１６に接続されている。増幅トランジスタ１２のソースは、バイアス電荷注入ゲート１５を介してバイアス電荷注入端子１８に接続されると共に、信号増幅容量１４に接続されている。また、増幅トランジスタ１２のゲートは、リセットゲート１３を介してリセット端子１７に接続されている。
【００２３】
この実施形態の動作を、図２に示した。これは、図１の増幅トランジスタ１２と信号増幅容量１４及び出力端子１６の電位分布図である。図２（ａ）は信号蓄積期間終了直後の様子であり、増幅トランジスタ１２のチャネル電位は入射光に応じて変わるフォトダイオード１１の電位により決まる。
【００２４】
次いで、バイアス電荷注入ゲート１５をオンし、増幅トランジスタ１２のチャネルより低電位に設定されたバイアス電荷注入端子１５を通じて、信号増幅容量１４にバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ１２のチャネルを通して信号増幅容量１４から出力端子１６に流出する。そして、信号増幅容量１４の電位は、増幅トランジスタ１２の電位に等しくなる（図２（ｂ））。
【００２５】
続いて、リセットゲート１３をオンにし、フォトダイオード１１の電位をリセット電位にリセットする。そうすると、フォトダイオード１１の電位の変化に応じて増幅トランジスタ１２のチャネル電位が上昇する。このとき、信号増幅容量１４に蓄えられていた電荷は、増幅トランジスタ１２の電位が変化した分だけ、増幅トランジスタ１２のチャネルを通して出力端子１６に読み出される（図２（ｃ））。この読み出された電荷を信号電荷とする。
【００２６】
出力端子１６に読み出される信号電荷Ｑｓｉｇは、リセット時の増幅トランジスタ１２のチャネル電位をＶｒ、信号蓄積期間終了直後のそれをＶｓ、信号蓄積容量１４の容量値をＣａとして、
Ｑｓｉｇ＝Ｃａ（Ｖｒ−Ｖｓ）        …（１）
となる。また、光電変換により発生しフォトダイオード１１に蓄積されていた元の信号電荷をＱｉ、検出部容量をＣｓとすると、
Ｖｒ−Ｖｓ＝Ｑｉ／Ｃｓ              …（２）
であるから、結局この動作の信号増幅率Ａは、
Ａ＝Ｑｓｉｇ／Ｑｉ＝Ｃａ／Ｃｓ      …（３）
となる。
【００２７】
このように読み出された信号Ｑｓｉｇは、信号値Ｖｓからリセット時、即ち暗時状態の電位Ｖｒを減算した値になっているので、増幅トランジスタ１２のしきい値に依存しない値になる。そのため、増幅トランジスタ１２のしきい値が単位画素毎にばらついていても、画素の出力信号にしきい値が含まれないため、固定パターン雑音が発生しないのである。
（第２の実施形態）
図３は、本発明の第２の実施形態に係わる固体撮像装置のセル構成を示す回路図である。図３において２１はフォトダイオード、２２は増幅トランジスタ、２３はリセットゲート、２４は信号増幅容量、２５はバイアス電荷注入ゲート、２６は出力端子、２７はリセット端子、２８はバイアス電荷注入端子、２９は読み出しゲートである。
【００２８】
この実施形態において図１の実施形態と異なるのは、フォトダイオード２１と増幅トランジスタ２２の間に読み出しゲート２９が設けられていることである。また、増幅トランジスタ２２はｐ型のトランジスタである。
【００２９】
この実施形態の動作を、図４に示した。図４で、（ａ）は増幅トランジスタ２２のゲートの電位をリセットした状態である。（ｂ）はバイアス電荷注入ゲート２５をオンして信号増幅容量２４へバイアス電荷を注入し、信号増幅容量電位が増幅トランジスタチャンネルに等しくなった状態である。またこの際、出力端子２６と水平信号線を接続する選択トランジスタ（図示せず）は同時にオン状態になり、信号線電圧は出力端子電圧に等しくなる。（ｃ）は信号電荷読み出しゲート２９をオンしてフォトダイオード２１から増幅トランジスタ２２のゲートヘ信号電荷を読み出し、そのとき信号増幅容量２４から出力端子２６へ信号が読み出される様子を、それぞれ示したものである。
（第３の実施形態）
図５は、本発明の第３の実施形態に係わる固体撮像装置のセル構成を示す回路図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３０】
本実施形態が第１の実施形態と異なる点は、出力端子１６と増幅トランジスタ１２の間に、信号線容量３１と選択ゲート３２が設けられていることである。
図６に本実施形態の動作を示した。図６では、信号増幅容量１４の電位、増幅トランジスタ１２のチャネル電位、信号線容量３１の電位、選択ゲート３２のチャネル電位の様子を示した。
【００３１】
図６で、（ａ）は信号蓄積期間終了直後の状態、（ｂ）は信号蓄積期間直後のバイアス注入ゲート１５をオンしてバイアス注入端子１８から信号増幅容量１４にバイアス電荷を注入した状態、（ｃ）はリセットゲート１３をオンしてリセット端子１７からリセット電位を導入しフォトダイオード電位をリセットし、その後信号増幅容量１４から信号線へ信号電荷が読み出された状態、（ｄ）は選択ゲート３２をオンして信号増幅容量１４から出力端子１６へ信号電荷を読み出している状態を、それぞれ示している。
（第４の実施形態）
図７は、本発明の第４の実施形態に係わる固体撮像装置を示す回路構成図である。この実施形態では、画素を２次元状に配置した場合を示している。
【００３２】
図７において、４１はフォトダイオード、４２は増幅トランジスタ、４３はリセットトランジスタ、４４はアドレス容量であり、これらは単位セルに設けられている。アドレス線４５、リセット線４６、リセットゲート線４７は、それぞれ行方向に共通に配線されている。４８は信号増幅容量、４９はバイアス電荷注入ゲートであり、これらは列方向に独立に配線されている信号増幅線５０に共通に設けられている。５１は列方向に独立に配線されている垂直信号線（信号読み出し線）、５２は信号読み出し線毎に設けられている信号読み出し容量、５３は信号読み出し線毎に設けられている水平選択ゲート、５４は出力端子である。
【００３３】
図８に、本実施形態の動作タイミングチャートを示した。各々の画素における動作は図５に示した第３の実施形態と同様である。水平ブランキング期問に垂直選択手段である垂直シフトレジスタにより、信号を読み出すべき行のアドレス線４５にアドレス電位が印加され、読み出し行の増幅トランジスタ４２が活性化される（ｔ＝１）。
【００３４】
信号蓄積期間終了後、まず列毎に共通に設けられたバイアス電荷注入ゲート４９をオン状態にし、増幅トランジスタ４２のチャンネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量４８へバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ４２のチャネルを通して垂直信号線５１へ流出し、信号増幅容量４８の電位は増幅トランジスタ４２のチャネル電位に等しくなる。その際、同時に水平選択ゲート５３をオンし、垂直信号線５１の電位を出力端子５４と同電位に設定する（ｔ＝２）。
【００３５】
その後、リセットゲート４３をオンしフォトダイオード４１の電位をリセット線４６の電位へリセットする（ｔ＝３）。そうすると、増幅トランジスタ４２のゲート電位がフォトダイオード４１に蓄積されていた信号分だけ上昇するから、それに応じて信号増幅容量４８に蓄積されていた電荷が増幅トランジスタ４２のチャネルを通して信号読み出し容量５２へ読み出される。このときに読み出される電荷量、即ち増幅された信号電荷量Ｑｓｉｇは、フォトダイオード４１に蓄積されていた元の信号量Ｑｉに対して、前記（３）式のように、
Ｑｓｉｇ＝Ｃａ／Ｃｓ・Ｑｉ
となり、検出部容量と信号増幅容量の比だけ増幅される。検出部容量Ｃｓは単位画素毎に設けられるのに対して増幅容量Ｃａは列方向に共通に設ければ良いから、容量を大きく設定することが容易にできる。また、垂直信号線容量も同様の理由で同じ程度に大きくすることができる。
【００３６】
次いで、増幅トランジスタ４２を流れる電流をオフするために、バイアス注入線電位を高電位にしたのちバイアス注入ゲート４９をオンし、信号増幅容量４８の電位をリセットする（ｔ＝４）。続いて、リセットゲート４３をオンし検出部電位をリセットする（ｔ＝５）。次いで、信号蓄積基準電位を設定するため再びリセットゲート４３をオンする（ｔ＝６）。
【００３７】
この実施形態では、前記図１、２、５で説明したように、画素から読み出される信号は、信号分から暗時の雑音分を減算したものに相当するから、従来の撮像装置のように固定パターン雑音を発生することは無いのである。信号増幅容量４８に溜められた信号電荷は水平選択ゲート５３を順次オンすることにより水平信号線を介して出力端子５４へ読み出されていく。
【００３８】
図９は、図７の回路構成で、図８の動作とは異なる動作を示したタイミングチャートである。図８の動作と図９の動作が異なるのは、増幅トランジスタ４２のチャンネルを通して信号増幅容量４８から信号読み出し容量５２への信号の読み出しが行われるのが、リセットトランジスタ４３をオンし増幅トランジスタ４２のゲートの電位をリセットすることによるのではなく、アドレス容量４４の電位を変えることによって行われることである。
【００３９】
まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線４５にアドレス電位が印加され、読み出し行の増幅トランジスタ４２が活性化される（ｔ＝１）。
【００４０】
続いて、バイアス電荷注入ゲート４９をオン状態にし、増幅トランジスタ４２のチャネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量４８へバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ４２のチャネルを通して垂直信号線５１へ流出し、信号増幅容量４８の電位は増幅トランジスタ４２のチャネル電位に等しくなる。その際、同時に水平選択ゲート５３をオンし、垂直信号線５１電位を出力端子５４と同電位に設定する（ｔ＝２）。
【００４１】
次いで、今まで活性化していたアドレス線４５に基準電位を与え増幅トランジスタ４２を不活性化する（ｔ＝３）。続いて、リセットゲート４３をオンし、フォトダイオード４１の電位をリセットする（ｔ＝４）。続いて、アドレス線４５に再びアドレス電位を印加し、読み出し行の増幅トランジスタ４２を活性化する（ｔ＝５）。このとき、検出部に信号がある時と無い時の増幅トランジスタ４２のチャネルの電位差に相当する電荷が信号増幅容量４８から増幅トランジスタ４２チャネルを通して垂直信号線５１に読み出される。
【００４２】
次いで、アドレス線４５に基準電位が印加され、選択行の増幅トランジスタ４２が不活性化される（ｔ＝６）。続いて、選択行のリセットゲート４３をオンし、検出部電位をリセットする（ｔ＝７）。その後、信号蓄積基準電位を設定するため、再びリセットゲート４３をオンする（ｔ＝８）。この後、フォトダイオード４１で信号蓄積が始まる。
（第５の実施形態）
図１０は、本発明の第５の実施形態に係わる固体撮像装置を示す回路構成図である。図７の回路構成と異なるのは、信号増幅容量４８に電圧を印加するために、信号増幅線５０と反対側のノードが基準電位ではなく増幅容量端子５５に接続されていることである。
【００４３】
図１１に、この回路構成での動作タイミングチャートを示した。図１１の動作と図８の動作が異なるのは、増幅トランジスタ４２のチャネルを通して信号増幅容量４８から信号読み出し容量５２へ信号の読み出しが行われるのが、リセットトランジスタ４３をオンし増幅トランジスタ４２のゲートの電位をリセットすることによるのではなく、信号増幅容量４８にパルスを印加し増幅線電位を変調することで行われることである。
【００４４】
まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線４５にアドレス電位が印加され、読み出し行の増幅トランジスタ４２が活性化される（ｔ＝１）。
【００４５】
次いで、増幅容量端子５５を読み出し電位にする（ｔ＝２）。続いて増幅容量端子５５の電位を元の電位に戻した後、バイアス電荷注入ゲート４９をオン状態にし、増幅トランジスタ４２のチャネル電位より低い電位に設定されたバイアス注入端子から、列毎に共通に設けられた信号増幅容量４８ヘバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ４２のチャネルを通して垂直信号線５１へ流出し、信号増幅容量４８の電位は増幅トランジスタ４２のチャネル電位に等しくなる。その際、同時に水平選択ゲート５３をオンし、垂直信号線電位を出力端子５４と同電位に設定する（ｔ＝３）。
【００４６】
次いで、増幅容量端子５５の電位を元の電位に戻した後、リセットゲート４３をオンし、フォトダイオード４１の電位をリセットする（ｔ＝４）。続いて、信号増幅容量端子５５に読み出し電位を印加し、読み出し行の増幅トランジスタ４２を活性化する（１＝５）。この時、検出部に信号がある時と無い時の増幅トランジスタ４２のチャネルの電位差に相当する電荷が信号増幅容量４８から増幅トランジスタ４２のチャネルを通して垂直信号読み出し線５１に読み出される。
【００４７】
次いで、増幅容量端子５５の電位を元の電位に戻した後、選択行のリセットゲート４３をオンし、検出部電位をリセットする（ｔ＝６）。続いて、信号蓄積基準電位を設定するため再びリセットゲート４３をオンする（ｔ＝７）。この後、フォトダイオード４１で信号蓄積が始まる。垂直信号線５１に読み出された信号は、水平選択ゲート５３を順次オンすることによって水平信号線に読み出され、出力端子５４に送られる（ｔ＝８）。
（第６の実施形態）
図１２に、前記図３の単位画素を行列２次元状に配列した本発明の実施形態を示した。この実施形態が図７の回路構成と異なるのは、フォトダイオード４１と増幅トランジスタ６２の間に読み出しゲート６９が設けられていることと、増幅トランジスタ６２がｐ型ΜＯＳトランジスタであることである。なお、図１２では１セル部分のみを正確に示し、他は省略しているが、セル以外の部分の構成は前記図７と実質的に同じである。
【００４８】
図１３には、本実施形態の動作を示すタイミングチャートを示した。まず、水平ブランキング期間の最初に垂直シフトレジスタにより信号を読み出す行のアドレス線４５にアドレス電位が印加され、読み出し行の増幅トランジスタ６２が活性化される（ｔ＝１）。続いて、リセットゲート４３をオンし検出部（増幅トランジスタゲ一ト）電位をリセットする（ｔ＝２）。続いて、検出部電位を規定するために再びリセットゲート４３をオンする（ｔ＝３）。
【００４９】
続いて、バイアス電荷注入ゲート４９をオンし、増幅トランジスタ６２のチャネル電位より低い電位に設定されたバイアス電荷注入端子から、列毎に共通に設けられた信号増幅容量４８ヘバイアス電荷を注入する。そうすると、余剰なバイアス電荷は増幅トランジスタ６２のチャネルを通して垂直信号線５１へ流出し、信号増幅容量４８の電位は増幅トランジスタ６２のチャネル電位に等しくなる。そのとき同時に水平選択ゲート５３をオンし、垂直信号線電位を出力端子５４と同電位に設定する（ｔ＝４）。
【００５０】
次いで、読み出しゲート６９をオンし、フォトダイオード４１から検出部へ信号電荷を読み出す（ｔ＝５）この時、検出部に信号がある時と無い時の増幅トランジスタ６２のチャネルの電位差に相当する電荷が信号増幅容量４８から増幅トランジスタ６２のチャネルを通して垂直信号線５１に読み出される。
【００５１】
次いで、増幅トランジスタ６２を流れる電流をオフするためにバイアス電荷注入ゲート４９をオンし、信号増幅容量４８の電位を高電位にする（ｔ＝６）。この後、フォトダイオード４１で信号蓄積が始まる。信号増幅容量４８に溜められた信号電荷を水平選択ゲート５３を順次オンすることによって水平信号線を介して出力端子５４へと読み出されていく（ｔ＝７）。
【００５２】
このように本実施形態の動作は、図９、図１１と基本的に同様にして行うことができる。
（第７の実施形態）
図１４は、本発明の第７の実施形態に係わる固体撮像装置を示す回路構成図である。本実施形態が図７の回路構成と異なるのは、増幅トランジスタ４２に直列にアドレストランジスタ７１が設けられていることである。
【００５３】
本実施形態では、行選択がアドレス容量ではなく、アドレストランジスタ７１により行われる。その動作は、前記図８、図１１と基本的に同様である。
（第８の実施形態）
図１５は、本発明の第８の実施形態に係わる固体撮像装置を示す回路構成図である。本実施形態が図７の構成と異なる点は、信号読み出し線８１が列毎に共通ではなく行毎に共通に設けられていることと、リセットゲート線８７が行方向ではなく列方向に共通に設けられていることである。
【００５４】
このような構成であっても各セルの信号を順次取り出すことができ、第４の実施形態と同様の効果が得られる。
なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。
【００５５】
【発明の効果】
以上記述したように本発明によれば、各セルに増幅トランジスタを設けた構成において、増幅トランジスタから信号線に読み出される信号が、増幅トランジスタのセル毎のしきい値ばらつきに起因する雑音を減算した信号として読み出される。従って、増幅トランジスタのしきい値ばらつきに起因する固定パターンノイズを低減することができ、Ｓ／Ｎの高いＭＯＳ型固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図２】第１の実施形態の動作を説明するための図。
【図３】第２の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図４】第２の実施形態の動作を説明するための図。
【図５】第３の実施形態に係わる固体撮像装置のセル構成を示す回路図。
【図６】第３の実施形態の動作を説明するための図。
【図７】第４の実施形態に係わる固体撮像装置を示す回路構成図。
【図８】第４の実施形態の動作を説明するためのタイミング図。
【図９】第４の実施形態の動作を説明するためのタイミング図。
【図１０】第５の実施形態に係わる固体撮像装置を示す回路構成図。
【図１１】第５の実施形態の動作を説明するためのタイミング図。
【図１２】第６の実施形態に係わる固体撮像装置を示す回路構成図。
【図１３】第６の実施形態の動作を説明するためのタイミング図。
【図１４】第７の実施形態に係わる固体撮像装置を示す回路構成図。
【図１５】第８の実施形態に係わる固体撮像装置を示す回路構成図。
【図１６】増幅型ＭＯＳセンサを用いた従来の固体撮像装置を示す回路構成図。
【図１７】従来装置の動作を説明するためのタイミング図。
【符号の説明】
１１，２１，４１…フォトダイオード
１２，２２，４２，６２…増幅トランジスタ
１３，２３，４３…リセットゲート
１４，２４…信号増幅容量
１５，２５…バイアス電荷注入ゲート
１６，２６…出力端子
１７，２７…リセット端子
１８，２８…バイアス電荷注入端子
２９…読み出しゲート
３１…信号線容量
３２…選択ゲート
４４…アドレス容量
４５…アドレス線
４６…リセット線
４７，８７…リセットゲート線
４８…信号増幅容量
４９…バイアス電荷注入ゲート
５０…信号増幅線
５１…垂直信号線（信号読み出し線）
５２…信号読み出し容量
５３…水平選択ゲート
５４…出力端子
５５…増幅容量端子
６９…読み出しゲート
７１…アドレストランジスタ
８１…信号読み出し線
【図１】
0003540493.tif 000002
【図２】
0003540493.tif 000003
【図３】
0003540493.tif 000004
【図４】
0003540493.tif 000005
【図５】
0003540493.tif 000006
【図６】
0003540493.tif 000007
【図７】
0003540493.tif 000008
【図８】
0003540493.tif 000009
【図９】
0003540493.tif 000010
【図１０】
0003540493.tif 000011
【図１１】
0003540493.tif 000012
【図１２】
0003540493.tif 000013
【図１３】
0003540493.tif 000014
【図１４】
0003540493.tif 000015
【図１５】
0003540493.tif 000016
【図１６】
0003540493.tif 000017
【図１７】
0003540493.tif 000018