(57)【特許請求の範囲】
【請求項１】
絶縁体上に設けられた第１の半導体領域と、第１の半導体領域に離間して設けられた第２の半導体領域と、
第１の半導体領域と第２の半導体領域とを離間する間隙と、
第１の半導体領域に接続された第１の配線と、前記第２の半導体領域に接続された第２の配線と、
第１の半導体領域に形成された第１の接続部と、第２の半導体領域に形成された第２の接続部と、
第１の半導体領域と第１の配線とが第１の接続部で接続される構成と、第２の半導体領域と第２の配線とが第２の接続部で接続される構成と、
第１の接続部以外の第１の半導体領域の不純物密度は、第１の接続部の不純物密度よりも低い構成と、
第１の接続部と第２の接続部とが、第１の接続部以外の第１の半導体領域の一部と第２の接続部以外の第２の半導体領域の一部とを挟む構成と、を備え、
第１の接続部と、前記第２の接続部と間の電位差−容量プロットについては、使用する領域にある電位差の範囲において、容量の極大値を示す特性を持つことを特徴とするバラクタ。
【請求項２】
第１の半導体領域と第２の半導体領域とを離間する間隙は、同一の半導体領域における間隙によって形成されたことを特徴とする請求項１に記載のバラクタ。
【請求項３】
第１の半導体領域と第２の半導体領域とを離間する間隙は、同一の半導体領域を絶縁物の充填された間隙による分離によって形成されたことを特徴とする請求項１に記載のバラクタ。
【請求項４】
第１の半導体領域と第２の半導体領域とを離間する間隙の一部は、上記のいずれかの半導体領域上の絶縁膜によって形成されたことを特徴とする請求項１に記載のバラクタ。
【請求項５】
第１の半導体領域の不純物密度については、第１の接続部、第２の半導体領域に相対する部分、および接続部と前述の第２の半導体領域に相対する部分とに挟まれた部分、とで異なり、前述の第２の半導体領域に相対する部分の不純物密度は、前述の接続部と第２の半導体領域に相対する部分とに挟まれた部分の不純物密度よりも高いことを特徴とする請求項１に記載のバラクタ。
【請求項６】
第１の半導体領域あるいは第２の半導体領域の少なくとも一方の構造は、上記の離間するための間隙に沿った長さに比べて、幅が小さい構造を有することを特徴とする請求項１ないし５のいずれかに記載のバラクタ。
【請求項７】
第１の半導体領域と、第２の半導体領域とは、不純物分布をも含めた形状について、線対称であるか点対称であることを特徴とする請求項１ないし６のいずれかに記載のバラクタ。
【請求項８】
前記絶縁体はシリコン酸化膜であり、前記第１の半導体領域及び前記第２の半導体領域はシリコン単結晶あるいは多結晶シリコンあるいはアモルファスシリコンであることを特徴とする請求項１ないし７のいずれかに記載のバラクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波回路で使用されるバラクタに関し、特に周波数逓倍回路に用いられるヘテロ接合バラクタに関するものである。
【０００２】
【従来の技術】
ミリ波、サブミリ波領域の高周波信号を得るために、より周波数の低い高周波信号を逓倍することが行われる。従来、逓倍素子には、ショットキーダイオードが用いられることが多かった。しかし、ショットキーダイオードは入力周波数の２逓倍波から生成し、動作点が０Ｖでないためバイアス回路を必要とするという欠点があった。
【０００３】
近年、ショットキーダイオードに代わる逓倍素子として、量子バリアバラクタ（Ｑｕａｎｔｕｍ  ｂａｒｒｉｅｒ  ｖａｒａｃｔｏｒ）あるいはヘテロ障壁バラクタ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  ｂａｒｒｉｅｒ  ｖａｒａｃｔｏｒ）と呼ばれるバラクタが研究されている。図２（ａ）は、このバラクタ（以下量子バリアバラクタと呼ぶ）の構造を示す。量子バリアバラクタは、例えばＡｌＧａＡｓよりなるバリア層と、バリア層の上下に設けられ、バリア層よりもバンドギャップが小さい半導体材料（例えばＧａＡｓ）よりなり、不純物が薄くドープされている空乏層領域と、その空乏層領域と同じサイズのコンタクト層とから構成される。空乏層領域中の不純物は、バリア層に関して対称になるように分布している。こうしたエピタキシャル構造は、分子線蒸着装置（ＭｏｌｅｃｕｌａｒＢｅａｍ  Ｅｐｉｔａｘｙ）などを用いて形成される。その他、ＩｎＰウェハを用い、バリア層にｉ−ＩｎＡｌＡｓ、空乏層領域にｎ−ＩｎＧａＡｓを使うものも多く発表されている。
【０００４】
図２（ｂ）に、量子バリアバラクタの容量−電圧特性を示す。図２（ａ）に示した量子バリアバラクタの上下の電極間に電圧を加えると、一方の空乏層領域に空乏層が生じる。その結果、図２（ｂ）に示すように、量子バリアバラクタは、電圧に対して非線形に変化する容量を持ち、０Ｖに対して対称な容量・電圧特性を有することになる。こうした対称な容量・電圧特性を持つため、量子バリアバラクタは偶数倍の逓倍波を生成せず、奇数倍の逓倍波のみを発生する。また、量子バリアバラクタを用いて逓倍回路を作成する際、バイアス回路は不要である。
【０００５】
一般に、３逓倍波への変換効率は、主として入力信号に対応する電圧の範囲内での最大の容量値（Ｃｍａｘ）と最小の容量値（Ｃｍｉｎ）の比に依存する。図３に、上記した従来の量子バリアバラクタの３逓倍波への変換効率１０％、３０％、５０％を実現するＣＶ特性のシミュレーション結果を示す。この図から、Ｃｍａｘ／Ｃｍｉｎの値が大きいほど変換効率が高いことがわかる。
【０００６】
なお、実際のバラクタでは原理的に電圧の増加とともにキャパシタンスの減少が大きい方が変換効率が大きくなる。変換効率を大きくするようなドーピングプロファイル、バラクタの断面積などは、例えば時間領域法（Ｔｉｍｅ  Ｄｏｍａｉｎ  Ｍｅｔｈｏｄ）やハーモニックバランス法を用いたシミュレーションを行って求められる。
【０００７】
容量の最小値（Ｃｍｉｎ）を小さくしようとすると、空乏層領域の不純物濃度を下げ空乏層領域を厚くすることが必要である。しかし、その場合バラクタの高さが例えば数μｍとなり、バラクタ部とその周りとの段差が大きくなるため、バラクタ部の上部に接続する配線の形成が難しく、また配線を接続できたとしても断線しやすくなる。
【０００８】
また、基本波の周波数がミリ波・サブミリ波領域になるに従い、バラクタの断面積を小さくしなければならない。例えば、入力周波数が１００ＧＨｚの場合、印加電圧が０Ｖのときの最適なバラクタの容量値は、１０〜３０ｆＦ程度である。バリア層の厚さを１０ｎｍ程度とすると、バラクタの面積はおよそ１〜３μｍ２になる。この場合、バラクタ上部のコンタクト領域と電極との間のコンタクト抵抗が増え、逓倍波の発生効率が著しく低くなる。バラクタの断面積を小さくしつつ、コンタクト面積を大きくすればよいが、このような形のメサをエッチングにより形成することは大変難しい。
【０００９】
また、先に述べた量子バリアバラクタではＩｎＰ、ＧａＡｓ等の化合物半導体を用いているため、コストが高くなるという問題がある。さらに、特にＧａＡｓをバリア層に用いる場合、バリアでのリーク電流が大きく、変換効率を高くするのに障害となるという問題も生じる。
【００１０】
そのため、量子バリアバラクタをシリコン、酸化シリコン等のシリコン系の材料を用いて形成することが考えられている。例えば、Ｙ．Ｆｕらは、薄いシリコン酸化膜の上下にシリコンを設けた場合のシミュレーション結果を報告（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓの７７巻１０３ページの媒ｎ−Ｓｉ／ＳｉＯ２／Ｓｉ  ｈｅｔｅｒｏ−ｓｔｒｕｃｔｕｒｅ  ｂａｒｒｉｅｒ  ｖａｒａｃｔｏｒ  ｄｉｏｄｅ  ｄｅｓｉｇｎ媒）している。
【００１１】
【発明が解決しようとする課題】
【００１２】
しかし、Ｓｉ基板上にＳｉ／ＳｉＯ２／Ｓｉの構造の量子バリアバラクタを作成する場合、ＭＢＥ等を用いたエピタキシャル成長法ではこうした構造を作成することができないため、きわめて困難で複雑な製造方法を採らなければならない。例えば、上述の論文ではウェハの張り合わせを考えている。また、逓倍波の発生効率を高めるためには、空乏層領域の不純物分布を最適なものにすることが重要であるが、イオン注入法を用いる場合、基板に対して垂直な方向で不純物を注入すると、不純物分布は垂直方向には一様でないため、所望の不純物ドーピングプロファイルを得ることはきわめて困難である。
【００１３】
本発明は、上記課題に鑑みてなされたもので、コンタクト抵抗を下げ、空乏層領域の不純物分布を精度よく制御できる構造を持ち、しかも容易にリーク電流を削減できる構造を持ったバラクタを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、バラクタの構成として、絶縁体上に設けられた第１の半導体領域と、第１の半導体領域に離間して設けられた第２の半導体領域と、
第１の半導体領域と第２の半導体領域とを離間する間隙と、
第１の半導体領域に接続された第１の配線と、前記第２の半導体領域に接続された第２の配線と、
第１の半導体領域に形成された第１の接続部と、第２の半導体領域に形成された第２の接続部と、
第１の半導体領域と第１の配線とが第１の接続部で接続される構成と、第２の半導体領域と第２の配線とが第２の接続部で接続される構成と、
第１の接続部以外の第１の半導体領域の不純物密度は、第１の接続部の不純物密度よりも低い構成と、
第１の接続部と第２の接続部とが、第１の接続部以外の第１の半導体領域の一部と第２の接続部以外の第２の半導体領域の一部とを挟む構成と、を備え、
第１の接続部と、前記第２の接続部と間の電位差−容量プロットについては、使用する領域にある電位差の範囲において、容量の極大値を示す特性を持つことを特徴としている。
【００１５】
また、第２の発明は、製造し易い構成とするために、上記した第１の発明の構成に加えて、第１の半導体領域と第２の半導体領域とを離間する間隙は、同一の半導体領域における間隙によって形成されたことを特徴としている。
【００１６】
また、第３の発明は、保護膜をつけて保存性を向上させうる構成とするために、上記した第１の発明の構成に加えて、第１の半導体領域と第２の半導体領域とを離間する間隙は、同一の半導体領域を絶縁物の充填された間隙による分離によって形成されたことを特徴としている。
【００１７】
また、第４の発明は、保護膜をつけて保存性を向上させうる構成とするために、第１の半導体領域と第２の半導体領域とを離間する間隙の一部は、上記のいずれかの半導体領域上の絶縁膜によって形成されたことを特徴としている。
【００１８】
また、第５の発明は、逓倍効率を向上させうる構成とするために、上記した第１の発明の構成に加えて、第１の半導体領域の不純物密度については、第１の接続部、第２の半導体領域に相対する部分、および接続部と前述の第２の半導体領域に相対する部分とに挟まれた部分、とで異なり、前述の第２の半導体領域に相対する部分の不純物密度は、前述の接続部と第２の半導体領域に相対する部分とに挟まれた部分の不純物密度よりも高いことを特徴としている。
【００１９】
また、第６の発明は、周波数逓倍時のエネルギー効率を改善するために、上記した第１ないし第５のいずれかに記載の発明の構成に加えて、第１の半導体領域あるいは第２の半導体領域の少なくとも一方の構造は、上記の離間するための間隙に沿った長さに比べて、幅が小さい構造を有することを特徴としている。
【００２０】
また、第７の発明は、設計し易くするために、上記した第１ないし第６のいずれかに記載の発明の構成に加えて、第１の半導体領域と、第２の半導体領域とは、不純物分布をも含めた形状について、線対称であるか点対称であることを特徴としている。
【００２１】
また、第８の発明は、既によく知られた製造プロセスを適用するために、上記した第１ないし第７のいずれかに記載の発明の構成に加えて、前記絶縁体はシリコン酸化膜であり、前記第１の半導体領域及び前記第２の半導体領域はシリコン単結晶あるいは多結晶シリコンあるいはアモルファスシリコンであることを特徴としている。
【００２２】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて詳細に説明する。先ず本発明のバラクタのひとつは、図１に示すように、第１の半導体領域と、第２の半導体領域と、間隙と、第１の配線部と、第１の接続部と、基板と、第２の配線部と、第２の接続部と、絶縁膜を含んでおり、第１の半導体領域と第２の半導体領域とが、間隙を挟んで対向しているところに特徴のひとつが有る。この特徴をもった本発明の実施の形態を、以下に３種類の実施例により説明する。
【００２３】
【実施例】
［実施例１］
以下、本発明の第１の実施例の製造プロセスの概略を説明する。
まず、図４（ａ）に示すような、シリコン酸化膜２の上にシリコン層１がある構造を用意する。この構造は、例えばＳＯＩ（ＳｉｌｉｃｏｎＯｎ  Ｉｎｓｕｌａｔｏｒ）基板をそのまま用いるか、ＳＯＩ基板の表面のシリコン層１を研磨・エッチング等により薄くすることにより得られる。あるいは、通常のシリコン基板３上にシリコン酸化膜２を形成し、そのシリコン酸化膜２上にポリシリコンを堆積してもよいし、または、シリコン基板内にトレンチを形成してそれをシリコン酸化膜で埋めこみ、その埋めこまれたシリコン酸化膜上にポリシリコンやアモルファスシリコンを堆積してもよい。または、気相エピタキシャル成長技術あるいは固相エピタキシャル成長技術を用いてエピタキシャルシリコン膜をシリコン酸化膜上に形成してもよい。このシリコン酸化膜の厚さが厚いほど作成したバラクタの寄生容量が小さくなり、３逓倍波回路に用いた場合に、変換効率が良くなる。このような目的に、用いるものとしては、例えば、シリコン酸化膜層２の厚さが３μｍのＳＯＩウェハが既に市販されている。
【００２４】
次に、シリコン層１に例えばイオン注入法や熱拡散法を用いてｎ型（あるいはｐ型）の不純物を注入する。平面内での不純物濃度の分布を所望のものにするため、局所的に開口した例えばレジストを介してイオン注入を行うことを、１回以上行う。不純物濃度の平面内での分布は、よく知られたＣＶ特性で評価することができ、所望の特性が得られるように定めることが望ましい。図４（ｂ）及び図４（ｃ）は、この段階におけるバラクタの断面図及び平面図をそれぞれ示す。例えば、バリア近くの領域での不純物濃度が高いと逓倍効率が良いため、空乏層圧縮領域９ａと、空乏層拡張領域９ｂを設ける。このために、領域９ａには高い不純物濃度となるように、また、領域９ｂには低い不純物濃度となるように不純物をイオン注入する。例えば、領域９ａの不純物濃度は、１×１０１７〜５×１０１７ｃｍ−３であり、領域９ｂの不純物濃度は、１×１０１６〜５×１０１６ｃｍ−３である。領域９ｃには接続部として、コンタクト領域を形成するに必要な量、例えば４×１０１８ｃｍ−３の不純物濃度となるように、不純物を注入する。
【００２５】
また、不純物分布に関しては、領域９ａ〜９ｃにはすべて同じ型の不純物をドープし、ｐｎ接合が生じないようにする。さらに、ＣＶ特性の計算を行う上で、シリコン層９ａ、９ｂにおける不純物の深さ方向の分布はできるだけ均一であることが望ましいので、加速電圧やレジスト厚を変えて同じ場所に数度に渡ってイオン注入を行って、イオン注入後シリコン層９ａ〜９ｃをエッチング等により薄くし、残ったシリコン層中の深さ方向の不純物分布がより均一になるようにしてもよい。なお、イオン注入法の代わりに固相拡散法を用いてもよい。
【００２６】
その後、ウェットエッチングまたはドライエッチング技術を用いて局所的にシリコン層１，９ａ〜９ｃを除去し、不純物がドープされたメサ状のシリコン層１１ａ、１１ｂを形成する。図５（ａ）及び図５（ｂ）は、この段階におけるバラクタの断面図及び平面図をそれぞれ示す。間隙１０は、シリコン層９ａの間に設けられる。間隙１０は、メサ部形成時のエッチングと同時に形成してもよいが、より幅の狭い間隙が必要な場合が多いので、メサ部の形成と別の時点で例えば電子ビーム露光装置を用いてより細いレジスト開口を作成しシリコン層をエッチングして間隙を作成してもよい。
【００２７】
このようなバラクタでは、メサ部１１ａ、１１ｂにおける、間隙１０とそれぞれの反対側の端部１２ａ，１２ｂの間に電圧が加えられる。一般に、バラクタが奇数倍の逓倍波のみを発生するためには、その容量−電圧特性（ＣＶ特性）が０Ｖに対して対称でなければならない。本発明の場合も、メサ部の不純物ドーピング濃度分布やメサ部の形状はこの条件を満たすように設定するものとする。計算を簡単にするため、一般に、メサ部１１ａ、メサ部１１ｂの平面形状及び不純物ドーピング濃度分布が間隙１０に関して対称であるようにする。
【００２８】
Ｖ＝０Ｖにおけるバラクタの容量は、主として間隙１０の幅すなわちメサ部１１ａとメサ部１１ｂとの間の距離と、メサ部１１ａ，１１ｂの間隙１０に露出した面の面積で定められる。例えば、間隙１０に何らの物質も埋められないとすると、入力周波数が１００ＧＨｚの場合、間隙の幅を２０ｎｍとすると、最適な断面積は２０〜７０μｍ２となる。また、シリコン層９の厚さを０．２μｍとすると、シリコン層９ａの奥行き方向の長さは、１００〜３５０μｍとなる。
【００２９】
また、領域９ａの不純物濃度を１×１０１７ｃｍ−３とすると、図５（ｂ）における横方向の領域９ａの幅は片側で１００〜２００ｎｍ程度である。領域９ｂの不純物濃度を１×１０１６ｃｍ−３とすると、領域９ｂの図５（ｂ）における横方向の幅はおよそ０．８〜１．５μｍとなる。このバラクタに加える入力信号の振幅は、１〜３Ｖとなる。
【００３０】
その後、例えば層間絶縁膜１３を堆積し、層間絶縁膜１３に開口を設けて、コンタクト部１２ａ，１２ｂに例えばアルミニウム、銅などの金属配線１４を接続する。図５（ｃ）はこの段階におけるバラクタの断面図である。コンタクト部１２ａ、１２ｂには金属配線ではなく、不純物をドープしたポリシリコンが接続されてもよい。このコンタクト部の下には空乏層領域がないので、コンタクト部のサイズは、従来のバラクタのように空乏層領域のサイズに制約されることはない。
【００３１】
なお、前述のポリシリコンについては、ドープした不純物を活性化するために熱アニールを加えることが望ましい。
【００３２】
コンタクト部１２ａ，１２ｂ間の容量には、シリコン酸化膜２やシリコン酸化膜の下にあるシリコン基板３に起因する寄生容量が並列に加わっている。シリコン酸化膜２が厚いほど、寄生インピーダンスが小さくなり、バラクタの逓倍波発生効率を大きくすることができる。図６（ａ）に示すように、この寄生インピーダンスを取り除くために、メサ部の下のシリコン酸化膜２をウェットエッチングやドライエッチングにより除去してもよい。この結果、寄生容量が減るため、バラクタの逓倍波発生効率を改善することができる。なお、空乏層領域９ａ，９ｂの面積が大きい場合、空乏層領域下のシリコン酸化膜を除去しきれない可能性がある。その場合、例えば空乏層領域９ｂにあらかじめ容量・電圧特性に考慮して適切に穴を開けておき、そこからウェットエッチングを行ってシリコン酸化膜を取り除けばよい。
【００３３】
また、図５（ａ）に示した間隙１０を形成した工程の後あるいは図５（ｃ）に示したシリコン酸化膜２を除去した段階の後、図６（ｂ）に示すようにシリコン層の表面を熱酸化して熱酸化膜１５を形成してもよい。これにより間隙に面したシリコン層の表面の汚染等を防ぎ、表面準位が減るため、バラクタの信頼性を増すことができる。また、酸化シリコンの誘電率は空気の誘電率よりも大きいため、間隙１０に何も埋め込まない場合に比べて、間隙１０に面したシリコン層９ａの面積を小さくすることができ、空乏層領域９ａ，９ｂの大きさをより小さくすることが可能となる。例えば、シリコン酸化膜の厚さを２０ｎｍとすると、１００ＧＨｚの入力周波数の場合で、シリコン層９ａの最適な上述の面積は、５〜１８μｍ２となる。この結果、空乏層領域のサイズを小さくすることができ、シリコン基板との間に生じる寄生容量を減らすことができる。さらに、シリコン酸化膜に代わってシリコン窒化膜を間隙１０に充填することにより、さらにシリコン層９ａの面積を小さくすることができる。なお、熱酸化時に不純物ドーピングプロファイルが乱れる可能性があるので、シリコン層９ａ，９ｂ，９ｃに対する不純物イオンの注入は熱酸化後に行うことが望ましい。
【００３４】
本発明のバラクタの最適な平面形状は、上述のようにハーモニックバランスシミュレーションや時間領域のシミュレーションを行うことで求めることができる。最適な形状は、入力信号の周波数やパワー、不純物濃度や不純物分布により大きく異なる。しかし定性的に言えば、図５（ｂ）に平面図を示すように、空乏層領域９ａ、９ｂの、間隙１０の側面と平行で基板と垂直な面の断面積（以下断面積と呼ぶ）を間隙１０から離れるにしたがって小さくすると逓倍波発生効率を例えば０．３ｄＢ程度多少高めることができる。
【００３５】
［実施例２］
次に、第２の実施例を図７を用いて、その製造プロセスに沿って説明する。上述の第１の実施例と同様に、シリコン基板１０１上にシリコン酸化膜１０２がある構造を用意し、シリコン酸化膜１０２上にポリシリコン層１０３を例えば２００ｎｍ程度堆積する。その後ポリシリコン層１０３を局所的にエッチングする。続いて、ポリシリコン層の表面を例えば１０ｎｍ程度の厚さで薄く酸化する。図７（ａ）は、この段階におけるバラクタの断面を示す。
【００３６】
その後、ポリシリコン層１０５を堆積し、一部がポリシリコン層１０３と重なるように局所的に除去する。図７（ｂ）は、この段階におけるバラクタの断面図である。続いて、第１の実施例と同様に、ポリシリコン層１０３，１０５にｎ型あるいはｐ型のどちらか一方の不純物を例えばイオン注入法によりドーピングする。例えば、領域１０３ａ，１０５ａの不純物濃度を１×１０１７〜５×１０１７ｃｍ−３とし、領域１０３ｂ，１０５ｂの不純物濃度を１×１０１６〜５×１０１６ｃｍ−３とし、領域１０３ｃ，１０５ｃの不純物濃度を例えば４×１０１８ｃｍ−３とする。図７（ｃ）は、この段階におけるバラクタの断面を示す。
【００３７】
その後、例えば層間絶縁膜１０６を堆積し、層間絶縁膜１０６に開口を設けて、コンタクト部１０３ｃ、１０５ｃに例えばアルミニウム、銅などの金属配線１０７を接続する。図７（ｄ）はこの段階におけるバラクタの断面図である。
【００３８】
空乏層領域１０３ａと１０３ｂの形状、あるいは、空乏層領域１０５ａと１０５ｂの形状に付いては、先述の実施例１の場合と同様に、間隙の側面と平行で基板と垂直な面の断面積を間隙から離れるにしたがって小さくするとにより、逓倍効率を向上させたＣＶ特性を持つようにすることができる。
【００３９】
本実施例では、第１の実施例と比べて加える電圧が０Ｖのときの容量の値を領域１０３と領域１０５との重なりにより調整することができる。そのため、空乏層領域の断面積を間隙側とコンタクト電極側とで大きく異なるようにする必要がなくなる。その結果、素子の大きさを小さくすることが可能になる。
【００４０】
なお、領域１０５が領域１０３と重なっている部分が原因となって容量・電圧特性が０Ｖに対して非対称となる可能性がある。この場合、この重なり合っている部分の領域１０５をエッチング等により薄くして容量・電圧特性を対称になるようにする。
【００４１】
次に、入力信号の周波数が高い場合について説明する。この場合は、空乏層領域を構成する材料の移動度を考慮に入れて設計を行わなければならない。高周波信号は通常、正弦波である。説明のため信号を電圧振幅として考える。空乏層の幅は空乏層にかかる電圧の１次式の平方根に比例するため、電圧が加わるほど電界強度が強くなる。バラクタに加わる電圧が０Ｖ近辺の低電圧である場合、時間あたりの電圧の変化が大きいため空乏層の幅は急に広がるが、電界強度が小さいため電子が移動できる距離は小さい。バラクタに加わる電圧が最大振幅値近辺である場合、時間あたりの電圧の変化は小さいため空乏層の幅はそれほど変わらず、電界強度が大きいため電子が移動できる距離は大きい。よって、高周波信号において最大振幅値近辺では移動度による制約は現れないが、０Ｖ近辺では移動度による制約のため電子が信号に追随できない場合が生じる。
【００４２】
例えば、空乏層領域の不純物濃度が５×１０１６ｃｍ−３と均一で入力信号の周波数が１００ＧＨｚの場合、最大振幅近辺では信号に対して空乏層の幅の変化に対して電子は追随できるが、０Ｖ近辺では電子は追随できない。一方、空乏層領域の不純物濃度を５×１０１７ｃｍ−３と高くすると、空乏層の幅がさほど変化しないので、電子が移動しなければならない距離が大きく減る。よって、不純物濃度が高くなることによって移動度が低くなったとしても、入力信号の周波数が１００ＧＨｚの場合、電子は電圧の変化に追随できる。なお、この移動度によって逓倍動作が影響を受けるか否かは、主として不純物濃度と入力周波数に依存している。ここには示さないが、具体的な計算により、バリア部の容量、電圧の振幅にはほとんど依存していないことが明らかになった。
【００４３】
したがって、入力信号の周波数が高い場合、上述の実施例のように間隙やバリアの近傍に不純物濃度が高い空乏層領域を設けることで、シリコン中の電子の移動度が小さいため、空乏層の変化に電子が追いつけないという問題を解決することができる。また、シリコン中では電子の移動度がホールの移動度よりも大きいので、高周波でバラクタを用いる場合は、空乏層領域はｎ型にドープすることが好ましい。また、他の半導体を用いる場合で、逆にホール移動度が大きい場合には、空乏層領域を含めてｐ型にドープすることが好ましい。
【００４４】
［実施例３］
次に本発明の第３の実施例を図１０および図１１を用いて、その製造プロセスに沿って示す。上述の様に、第１の実施例及び第２の実施例では、シリコン層を用いているが、入力信号の周波数が高くなるに従って、他の半導体に比べて比較的低い移動度のために生じる制約が生じ、比較的低い周波数で周波数逓倍器として働かなくなるようになる。この問題を緩和する例として、本実施例では、シリコンに比べて移動度が高いガリウム砒素化合物半導体を用いた例を示す。
【００４５】
まず、図１０（ａ）において、半絶縁性のガリウム砒素基板２０１の上に分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）や有機金属を用いた気相堆積法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、アルミニウム砒素層２０２を例えば３μｍ程度成長する。さらにアルミニウム砒素層２０２の上にシリコンをドープしたｎ型のガリウム砒素層２０３を例えば０．２μｍ程度成長する。ｎ型ガリウム砒素層における不純物濃度は、例えば１×１０１６ｃｍ−３である。図１０（ａ）は、この段階におけるバラクタの断面を示す。次に、エッチング技術を用いて局所的にｎ型ガリウム砒素層２０３及びアルミニウム砒素層２０２を除去し、アルミニウム砒素層の側面を露出させる。続いて、この基板を密閉された容器中に置き、例えば４００℃程度に加熱し、窒素ガスを例えば８０℃に保持された純水中を通して、窒素ガスを搬送ガスとして水蒸気をこの容器に供給する。この結果、アルミニウム砒素が酸化され、酸化アルミニウム２０４に変化する。図１０（ｂ）は、この段階におけるバラクタの断面図である。
【００４６】
次に、ｎ型ガリウム砒素層２０３に局所的に例えばシリコンをイオン注入し、コンタクト領域２０６を形成する。コンタクト領域の不純物濃度は、例えば５×１０１８ｃｍ−３である。さらに、必要であれば、局所的にシリコンをイオン注入することで不純物濃度が例えば１×１０１７ｃｍ−３程度のｎ＋ガリウム砒素領域２０５を作成する。シリコンイオンを活性化させるためにアニールを行う。このときヘテロ構造が壊れたり、表面が荒れたりしないよう、例えばＲＴＡ法（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を用いて急速な加熱冷却を行う。図１０（ｃ）及び図１０（ｄ）は、それぞれこの段階におけるバラクタの断面図と上面図を示す。
【００４７】
続いて、レジストを塗布し例えば電子線露光法を用いてレジストを局所的に露光し、現像する。このパターニングされたレジストをマスクとして、ガリウム砒素層２０３、２０５，２０６を例えばドライエッチング法により除去する。そうすることで２つのメサ領域２１１ａ、２１１ｂを形成する。図１１（ｅ）、図１１（ｆ）は、この段階におけるバラクタの断面図と上面図である。メサ領域間の間隙２１０の幅は例えば２０〜５０ｎｍである。上述の実施例と同様に、コンタクト領域２１２ａ、２１２ｂ間の電圧―容量特性は０Ｖに対して対称であるように設計する。
【００４８】
その後、金ゲルマニウム合金、ニッケル、金を順次堆積し、リフトオフ技術を用いて局所的にコンタクト領域２１２ａ，２１２ｂ上にコンタクト電極２１５を形成し、加熱してアロイを行う。続いて、例えば絶縁膜２１３を堆積し、絶縁膜２１３に開口を設けて、コンタクト電極２１５に例えば金よりなる金属配線２１４を接続する。図１１（ｇ）はこの段階におけるバラクタの断面図である。なお、絶縁膜２１３を堆積せず、配線２１４がエアブリッジ配線であってもよい。
【００４９】
また、図１２（ａ）に示すように、半絶縁性ガリウム砒素基板２０１とバラクタ構造との間に酸化アルミニウム層２０４を設けず、基板２０１上に直接バラクタ構造を形成してもよい。この場合、バラクタの電極２１２ａ、２１２ｂ間のリーク電流や寄生容量が図１１（ｇ）に示したバラクタよりも大きくなる可能性がある。
【００５０】
また、通常、絶縁膜２１３としてＴＥＯＳ膜など稠密ではない酸化シリコン膜が用いられる。この絶縁膜のリーク電流は小さくないことがある。これを避けるため、図１２（ｂ）に示すように、絶縁膜２１３よりも絶縁性の高い絶縁膜２１６を、バラクタ構造のメサ構造を形成した後、少なくとも間隙２１０に面したバラクタ構造の側面に堆積する。この場合、バラクタのリーク電流を減らし、逓倍効率を改善することができる。
【００５１】
本実施例のバラクタのメサ型形状については、第１の実施例の図５（ｂ）に関して説明した方法と同様に、空乏層領域の、間隙２１０側面と平行で基板と垂直な面の断面積を間隙間隙２１０から離れるにしたがって小さくすると逓倍波発生効率を僅かに高めることができる。
【００５２】
次にバリア部の断面積すなわち間隙に面した部分の面積と空乏層領域の断面積すなわち電圧を加えたときに等電位となる面の面積との関係を説明する。第１の実施例や第３の実施例において間隙の幅が２０ｎｍであるとし、入力周波数が１００ＧＨｚであるとする。この場合、最終的に間隙が酸化シリコンにより埋められるとすると、間隙に面した部分の最適な面積は例えば５μｍ２となる。この場合、空乏層領域の断面積の値によって逓倍波変換効率が空乏層領域の断面積が５μｍ２である場合に比べどの程度改善されるかをハーモニックバランス法を用いて計算した結果を図１３に示す。この図は、逓倍波変換効率の改善値を、比（空乏層領域の断面積／バリア部の断面積）についての関数として見たもので、空乏層領域の不純物濃度を５×１０１６ｃｍ−３として計算したものである。なお、詳細をここに説明することは省略するが、それに付随する計算から、図１３の傾向は不純物濃度によって大きく変わらず、空乏層領域の断面積を０．３μｍ２程度にすると約８ｄＢ変換効率が改善される、ことが容易に示される。
【００５３】
ただこの最適値を実現しようとすると、空乏層領域がバリア部と比較してあまりに細くなる。図１３から分かるように空乏層領域の断面積をバリア部の断面積の４分の１程度にしても逓倍効率は改善される。図１４は、この場合のバラクタの平面図を示す。
【００５４】
また、上述のようにシリコン中の移動度が低いため、空乏層領域が広がっても電子がそれに追随できない場合が起こりうる。図１４に示した平面パターンでは、広いバリア近傍の領域から狭い空乏層領域に電子が移動する際、移動距離が長くなるものがあるので、空乏層の変化に電子が付いていけない可能性がある。そのため、図１５に模式的に示すように、バリア部と空乏層部の断面積の比は変えずに複数の空乏層領域をすだれ状にすることで、電子の移動距離を小さくし、移動度による逓倍動作の制限を受けないようにすることができる。
【００５５】
さらに、図１５のようなパターンを用いても移動度の影響を受ける場合には、バリア部の容量を最適なものに維持しながら、バリア部の断面積を減らすようにすることが望ましい。その場合には、間隙の幅を前記したものより狭くすることが考えられるが、微細加工技術の限界による制約や、間隙へ絶縁材料を充填できないことによる制約を、受けることがある。そうしたとき、問題となる間隙のサイズを用いずに、間隙を埋める材料に酸化シリコンよりも比誘電率が大きい物質、例えばＴａ２Ｏ５やＢａｘＳｒ１−ｘＴｉＯ３を用いればよい。
【００５６】
バラクタを逓倍素子として用いる場合、図８に示すように、バラクタの一端を入力端子及び出力端子とし、他端を接地した回路を用いてもよいし、図９に示すように、バラクタの一端を入力端子とし、他端を出力端子とした回路を用いてもよい。ハーモニックバランス法を用いたシミュレーションの結果、図９に示した構成の場合、バラクタの容量は図８に示した構成の場合よりも小さい必要があることがわかっている。図９に示す構成では、バラクタの入力端子は、基本波を通し３逓倍波を通さないフィルタ回路やインピーダンス整合回路を介して基本波の信号源に接続される。バラクタの出力端子は、３逓倍波を通し基本波を通さないフィルタ回路に接続され、さらにインピーダンス整合回路を介して、３逓倍波を出力する出力端子に接続される。
【００５７】
なお、上述の実施例では空乏層領域は、ドーピング濃度が異なる２つの領域から構成されるが、これに限られるものではなく、より多くの相異なるドーピング濃度の領域からなってもよいし、単一のドーピング濃度領域であってもよい。
【００５８】
また、ドーピング濃度やバラクタの大きさ等は入力波の周波数やパワーなどに大きく依存しており、上述の値に限られるものではなく、使用する入力波に対して最適なバラクタの形状や構造を調整することが望ましい。
【００５９】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００６０】
以上説明したように、第１ないし第４のいずれかの発明では、バリア層が空気あるいは空気と熱酸化膜、あるいは層間絶縁膜としたので、リーク電流を減らすことができるので、逓倍波発生効率を改善することができた。
【００６１】
さらに、従来例では、コンタクト領域の面積がバリア部の面積以下でなければならないという制約があったが、第１の発明のバラクタではこうした制約がなく、コンタクト領域の面積を広くすることでコンタクト抵抗を下げることができ、逓倍波発生効率を低下させる要因を抑制することができた。
【００６２】
また、第５あるいは第６の発明では、メサ部の幅、長さ、形状、不純物をドーピングする領域、ドーピング濃度等を自由に定めることができるため、キャパシタンスやＣＶ特性を容易に最適化することができ、逓倍波発生効率を向上させることができた。
【００６３】
また、第７の発明では、第１ないし第４のいずれかのバラクタの設計を容易にできるようになった。
【００６４】
また、第８の発明では、シリコン酸化膜層やシリコン半導体層を用いて、容易に第１ないし第７のいずれかの発明実現できる様になった。
【図面の簡単な説明】
【図１】本発明の基本構成を示す概念図で、（ａ）は平面図、（ｂ）はその断面図である。
【図２】従来のバラクタの一例を示す図で、（ａ）は断面図、（ｂ）はその特性図である。
【図３】従来の量子バリアバラクタの３逓倍波への変換効率１０％、３０％、５０％を実現するＣＶ特性のシミュレーション結果を示す図である。
【図４】本発明の第１実施例の製造プロセスの概略を説明する図で、（ａ）、（ｂ）、（ｃ）は、一連のプロセスにおける経過の途中段階の形状を示す模式図である。
【図５】本発明の説明に用いた製造プロセスの目的とする形状を示す模式図であり、（ｄ）は断面図、（ｅ）は平面図であり、（ｆ）は配線を行った本発明のバラクタの断面を示す模式図である。
【図６】バラクタの特性を改善することのできる構造を持ったバラクタを示す図で、（ａ）は寄生インピーダンスを取り除くために、メサ部の下のシリコン酸化膜の一部を除去した構造をもつバラクタの断面図を、（ｂ）はシリコン層の表面の汚染等を防ぎ、バラクタの信頼性を増すことができる構造とするために、シリコン層の表面を熱酸化して熱酸化膜を形成した場合の断面図を示す。
【図７】本発明の第２実施例の製造プロセスの概略を説明する図で、（ａ）、（ｂ）、（ｃ）、（ｄ）は、一連のプロセスにおける経過の途中段階の断面形状を示す模式図である。
【図８】バラクタを逓倍素子として用いる場合の回路を示すブロック図である。
【図９】バラクタを逓倍素子として用いる場合の回路を示すブロック図である。
【図１０】本発明の第３実施例の製造プロセスで、前半の概略を説明する図で、（ａ）、（ｂ）、（ｃ）、（ｄ）は、一連のプロセスにおける経過の途中段階の形状を示す模式図である。
【図１１】本発明の第３実施例の製造プロセスで、後半の概略を説明する図で、（ｅ）、（ｆ）、（ｇ）は、一連のプロセスにおける経過の途中段階の形状を示す模式図である。
【図１２】本発明の第３実施例を改善することのできる構造を示す図で、（ａ）は、半絶縁性ガリウム砒素基板とバラクタ構造との間に酸化アルミニウム層を設けず、基板上に直接バラクタ構造を形成した場合の断面図であり、（ｂ）は、バラクタ構造のメサ構造を形成した後、絶縁性の高い絶縁膜を少なくとも間隙に面したバラクタ構造の側面に堆積した場合の断面図で、ある。
【図１３】逓倍波変換効率の改善値を、比（空乏層領域の断面積／バリア部の断面積）についての関数として見たもので、空乏層領域の不純物濃度を５×１０１６ｃｍ−３として計算した結果を示す図である。
【図１４】空乏層領域の断面積をバリア部の断面積の４分の１程度にして逓倍効率を改善した場合の平面図である。
【図１５】バリア部と空乏層部の断面積の比は変えずに複数の空乏層領域をすだれ状にすることで、電子の移動距離を小さくし、移動度による逓倍動作の制限を受けないようにした構造をもつバラクタの平面図である。
【符号の説明】
１  シリコン層
２  シリコン酸化膜
３  シリコン基板
９ａ  空乏層圧縮領域
９ｂ  空乏層拡張領域
９ｃ  コンタクト領域
１０  間隙
１１ａ、１１ｂ  メサ部
１２ａ、１２ｂ  端部
１３  層間絶縁膜
１４  金属配線
１５  熱酸化膜
１０１  シリコン基板
１０２  シリコン酸化膜
１０３  ポリシリコン層
１０３ａ  空乏層圧縮領域
１０３ｂ  空乏層拡張領域
１０３ｃ  コンタクト領域
１０４  シリコン酸化膜
１０５  ポリシリコン層
１０５ａ  空乏層圧縮領域
１０５ｂ  空乏層拡張領域
１０５ｃ  コンタクト領域
１０６  層間絶縁膜
１０７  金属配線
２０１  ガリウム砒素基板
２０２  アルミニウム砒素層
２０３  ガリウム砒素層
２０４  酸化アルミニウム
２０５  ｎ＋ガリウム砒素層
２０６  ガリウム砒素層
２０７  空乏層領域
２１０  間隙
２１１ａ、２１１ｂ  メサ領域
２１２ａ、２１２ｂ  バラクタの電極
２１３  絶縁膜
２１４  金属配線
２１５  コンタクト電極
２１６  絶縁膜
【図１】
0003593556.tif 000002
【図２】
0003593556.tif 000003
【図３】
0003593556.tif 000004
【図４】
0003593556.tif 000005
【図５】
0003593556.tif 000006
【図６】
0003593556.tif 000007
【図７】
0003593556.tif 000008
【図８】
0003593556.tif 000009
【図９】
0003593556.tif 000010
【図１０】
0003593556.tif 000011
【図１１】
0003593556.tif 000012
【図１２】
0003593556.tif 000013
【図１３】
0003593556.tif 000014
【図１４】
0003593556.tif 000015
【図１５】
0003593556.tif 000016