(57)【特許請求の範囲】
【請求項１】
ＣＲＴディスプレイ装置のフォーカス補正用パラボラ波の内、水平パラボラ波形をクリップし整形する回路であって、前記水平パラボラ波形をクリップするレベルを決定する直流電圧を発生するＤ／Ａコンバータと、このＣＲＴを接続するべき相手機器から水平走査周波数又は水平走査周期を示すデータ信号を受けてこのデータ信号に対応する前記クリップするレベルを決定し、前記Ｄ／Ａコンバータに出力するＣＰＵとを有するクリップレベル自動調整手段を有することを特徴とするフォーカス補正用パラボラ波整形回路。
【請求項２】
ＣＲＴディスプレイ装置のフォーカス補正用パラボラ波の内、水平パラボラ波形を整形する回路であって、このＣＲＴの帰線消去のために用いられるブランキングパルスを受けて、前記ブランキングパルスが出力されている間、水平パラボラ信号を含むパラボラ波出力回路の出力レベルを前記ブランキングパルスの出力開始時点のレベルにホールドするホールド回路を有することを特徴とするフォーカス補正用パラボラ波整形回路。
【請求項３】
ホールド回路は、水平パラボラ信号を含むパラボラ波出力回路に遅延回路を有し、ブランキングパルスの出力開始時点よりも、前記遅延回路の遅延時間だけ前の時点の水平パラボラ信号出力レベルをホールドすることができる手段を有するものであることを特徴とする、
請求項２記載のフォーカス補正用パラボラ波整形回路。
【請求項４】
ホールド回路は、水平パラボラ信号を含むパラボラ波出力回路とブランキングパルスを受ける回路とにそれぞれ第１及び第２遅延回路を有し、また、前記第２遅延回路前後のブランキングパルスの論理和を演算する回路を有し、ブランキングパルスの出力開始時点よりも、前記第１遅延回路の遅延時間だけ前の時点の水平パラボラ信号出力レベルをホールドして、このホールドを前記ブランキングパルスの終了時点よりも後までホールドすることができる手段を有するものであることを特徴とする、
請求項２記載のフォーカス補正用パラボラ波整形回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明はＣＲＴディスプレイモニタ，ＴＶ等、ＣＲＴを用いた表示装置のフォーカス補正回路の改良に関するものである。
【０００２】
【従来の技術】
ＣＲＴでは、従来から画面周辺と画面中央における焦点の結び具合を同等とするために、縦、横の走査周期にあわせて、いわゆるパラボラ波形と称する焦点補正信号が使用されている。
図１０は、例えば実開平１−１０５２６４号公報に示された従来のＣＲＴのフォーカス補正回路である。図において、５１は入力、５２は出力である。
以下、図面を参照して説明を加える。図１０のフォーカス補正回路の入力５１に、図１１（ａ）のような偏向用鋸歯状波４を入力した時、出力５２には、偏向用鋸歯状波４の入力振幅が小さい時は図１１（ｂ）の波形６が、入力振幅が大きい時は図１１（ｂ）の波形７がダイナミックフォーカス波形として得られる。
【０００３】
即ち、入力信号電圧が上昇すると出力信号電圧は下降し、出力信号電圧が、〔Ｖ１  −Ｖｆ  〕（但し、Ｖ１  は積分回路の入力端子のＤＣバイアス電圧、Ｖｆ  はダイオードＤ１  の順方向電圧）になったとき（図１１Ａ点）、ダイオードＤ１  が導通し、ＩＣ１  は単にボルテージホロワーとして動作し、〔Ｖ１  −Ｖｆ  〕の電圧を出力する。
即ち、出力信号電圧が〔Ｖ１  −Ｖｆ  〕より低い電圧となる範囲内ではダイオードＤ１  が導通し、〔Ｖ１  −Ｖｆ  〕という、一定電圧が出力される。
【０００４】
つぎに、出力信号電圧が上昇し始めると（図１１Ｂ点）、ダイオードＤ１  は直ちに遮断し、ＩＣ１  は積分回路として動作する。
このようにダイオードと積分用コンデンサの作用により、出力の最小電圧点は、ほぼ〔Ｖ１  −Ｖｆ  〕に固定され、このクランプ動作に必要な分だけ、帰線期間中の振幅がクリップされたダイナミックフォーカス波形を得ることができる。
【０００５】
上記の構成により帰線期間中に本来ならば出力されるはずの無駄な波形（図１１（ｂ）  に３で示す）が出力されることなくクリップされるので、クリップされない場合よりも、より狭いダイナミックレンジの増幅器で次段以降の回路を構成できるなどの効果がある。
【０００６】
ところで、このクリップレベルは、その時間幅が、図１１の（ａ）  の帰線期間内に完全におさまる範囲で、できるだけ幅広くなるように決定されている。
【０００７】
したがって、このＣＲＴが、特定の（形式の定まった）パソコン等に接続されて用いられているかぎりは特別な支障はないが、いわゆるマルチスキャン（オートトラッキング）と呼ばれる水平走査周波数が幅広く変る形式のものの場合（図１２（ａ）（ｂ）に示す）は、図１２の（ａ）  に示すように帰線期間の最も短いものに合わせてクリップレベルを決定せざるを得ない。
【０００８】
こうしてクリップレベルを決めたＣＲＴを図１２の（ｂ）  に示すように帰線期間の長い（時間幅の広い）ものに用いると、クリップされている幅がせまく、あいかわらず無駄な出力が多くなってクリップによる効果は少い。尚、以上のような問題は垂直パラボラ波形については走査時間に比して帰線時間がきわめて短いのでほとんど問題にならない。
【０００９】
【発明が解決しようとする課題】
従来のフォーカス補正回路は以上のように構成されているので、水平周波数の異なるいろいろなパソコンに対応可能なモニター（オートトラッキングモニター）においては帰線期間が短いものに合せて設計されるため、帰線期間が長いものに用いた場合には不要な振幅を生じてしまい、期待した作用が得られないという問題があった。
【００１０】
又、本来はタイミングに合せてクリップするべきものをレベルに合せてクリップしているため調整が行いにくいと言う問題があった。
【００１１】
この発明は上記のような問題点を解消するためになされたもので、ビデオ信号のブランキング時間に合せてパラボラ波形をクリップするレベルを変える手段を有し、帰線期間の異る用途に用いられても必要以上の電圧振幅をＣＲＴに供給しないフォーカス補正用パラボラ波整形回路を得ることを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明に係るフォーカス補正用パラボラ波整形回路はＤ／ＡコンバータとＣＰＵを含むクリップレベル自動調整手段を有する。
【００１５】
第２の発明に係るフォーカス補正用パラボラ波整形回路はブランキングパルスが出力されている間パラボラ波形をホールドするホールド回路を有している。
【００１６】
第３および第４の発明に係るフォーカス補正用パラボラ波整形回路は第２の発明の手段に加えてホールド回路に遅延回路を含むものである。
【００１７】
【作用】
【００１９】
第１の発明におけるＤ／ＡコンバータとＣＰＵを含むクリップレベル自動調整手段は、クリップレベルの最適レベルへの調整を自動化することができる。
【００２０】
第２の発明におけるホールド回路は、ブランキングパルスが出力されるタイミングに合せて、パラボラ波形をそのタイミングにおけるレベルに保持する。
【００２１】
第３及び第４の発明におけるホールド回路の遅延回路はブランキングパルスが出力されるよりも前のタイミングに合せて、パラボラ波形を、その時のレベルに保持する。そして第４の発明のホールド回路はブランキングパルスの終了以後までこのホールド状態を維持する。
【００２２】
【実施例】
実施例１．
以下、この発明の一実施例を図について説明する。図１において１１は垂直周期パラボラ出力アンプ、１２は水平周期パラボラ出力アンプ、１３は垂直周期パラボラ波と水平周期パラボラ波とを加算する加算用ＯＰアンプ、１４は高周波インピーダンスを低減するためのコンデンサ、１５は水平周期パラボラ出力アンプの出力とコンデンサ１４間に接続されたダイオードである。
１６はレベル調整抵抗であり、可変抵抗器が用いられている。
【００２３】
次に動作について説明する。図１において垂直周期パラボラ出力アンプ１１と水平周期パラボラ出力アンプ１２から出力されたパラボラ波形は、加算用ＯＰアンプ１３で加算される。この時、図２に示す様なパラボラ波形がＡ点に出力される。
【００２４】
即ち、図１において水平周期パラボラ出力アンプ１２より出力されたパラボラ波形は、コンデンサ１４，ダイオード１５、そしてＲ１，Ｒ２及びレベル調整抵抗１６で構成されるクリップ回路で図２に示す様に尖頭をクリップされる。この時ＶＤ  は、
0003554062.tif 000002
【００２５】
調整抵抗１６の調整値を選ぶことでブランキング時間の期間、パラボラ波形をクリップできるように調整が可能である。
図３に水平周波数に対する調整抵抗１６の調整値の一例を示す。
【００２６】
調整抵抗１６はクリップレベル手動調整手段である。
調整抵抗１６には水平走査周波数又は水平走査周期を示す目盛を付しておけば、異なる周期の走査を行なわせるための調整が更に容易となる。
【００２７】
実施例２．
本発明の他の実施例を図４、図５に示す。
図４において２０はクリップする直流電圧レベルを出力するＤ／Ａコンバータ、１７はＤ／Ａコンバータ２０に信号を与えるコントローラ（ＣＰＵ）である。１９は接続した相手のパソコンから送られてくる水平走査周波数又は水平走査周期のデータであり、２１はＤ／Ａコンバータ２０へ送出するデータである。水平周期パラボラ出力アンプ１２より出力されたパラボラ波形は、Ｄ／Ａコンバータ２０の出力電圧ＶＤ  によってクリップされる。Ｄ／Ａコンバータ２０はＣＰＵ１７によって制御することにより、ＶＤ  電圧の値をコントロールする。
【００２８】
マルチスキャンモニターにおいては、接続するべきパソコン（図示しない）の水平周波数が多様となるため、パソコンごとに異なるブランキング時間をＣＰＵ１７で判断し、このＤ／Ａコンバータ２０を使用しＶＤ  レベルをコントロールする。この制御のために必要なデータはあらかじめ、ＣＰＵ１７の内部の記憶装置１８に記憶されており、その特性は例えば実施例１の図３に示すものである。
【００２９】
ＣＰＵ１７と記憶装置１８及びＤ／Ａコンバータ２０は、クリップレベル自動調整手段である。
図５に調整されたパラボラ波形を示す。
【００３０】
実施例３．
本発明の第３の実施例を図６、図７に示す。
図６において２４はスイッチ回路を構成するＦＥＴ素子、２５は電圧レベルを保持するホールドコンデンサ、２３はこのＣＲＴの帰線を消去するために用いられているブランキングパルスである。
加算用ＯＰアンプ１３の出力をＦＥＴ２４とホールドコンデンサ２５で構成するホールド回路でホールドする。ホールドの期間決定には、帰線の消去のために使用されるブランキングパルス２３を用いる。これにより図６のＡ点には図７のようにパラボラ電圧波形１は尖頭がクリップ（尖頭値に達する前にホールドされる。）される。図７の波形１が図２、図５と上下が逆に記載されていることには特別の意味はない。
【００３１】
実施例３の方式では、出力波形をクリップすることを、レベルではなく、タイミングで行っているので、特にレベル調整の必要がなくなると言う効果が得られる。また、図６ではホールド回路は、垂直パラボラ信号と水平パラボラ信号が加算された後のところに挿入されているが、水平パラボラ信号の出力部に挿入されていることでも同様の効果が得られる。
【００３２】
実施例４．
図６の回路では、ブランキングパルス２３の出ている時間と、パラボラ波形がクリップされる時間とは、完全に同一であるが、図７に示しているようにブランキングパルス２３の時間幅よりブランキングしている期間はやや広いので、クリップしてもよい時間幅はブランキングパルス２３の時間幅よりやや大きい。したがって、ブランキングパルス２３の時間幅よりクリップされる時間幅の方を大とすれば、よりクリップの効果が大となる。そこで例えば適当な遅延回路をパラボラ波形側及びブランキングパルス側に用いる。このような実施例を図８に示す。
【００３３】
図において、３１は遅延時間ｔ３１の遅延回路、３２は遅延時間ｔ３２の遅延回路である。
図９は図８の回路動作を説明するための波形図である。４０，４１，４２，４３はそれぞれ説明する波形のある回路上の点を示す。
【００３４】
遅延回路３１によりパラボラ波形４０をｔ３１に相当する時間遅らせることにより、見かけ上、ブランキングパルス２３がｔ３１に相当する時間、前方へ移動したかのように見える。
【００３５】
又、ブランキングパルス２３は遅延回路３２によりｔ３２相当時間遅らせた信号４２を作り、この遅れた信号４２ともとの遅れのない信号２３との間にＯＲをとることによって時間ｔ３２に相当する時間幅、ブランキングパルスを引延した信号４３を作ることができる。
【００３６】
これにより波形４１に対するホールドする時間幅４３の関係を、もとの波形４０とブランキングパルス２３の時間幅の関係に対し見かけ上前後に時間幅を広げることができる。このようにして出力されるパラボラ波形を図９のＡに示す。
【００３７】
【発明の効果】
以上のように第１〜第３の発明によればパラボラ波形をフォーカス補正に必要な期間しか出力しないため、工場内での調整が正確で早くできる。
また、スタティクフォーカス電極への影響も小さく押えることができる。
パラボラ波形の振幅が小さいためこの波形を出力するために必要となる電源電圧を低く押えることができる。
【００４０】
第１の発明によれば、特に人手による調整を行わなくとも、上記の効果を得ることができる。
【００４１】
第２の発明によればブランキングパルスのタイミングに合せてパラボラ波出力がホールドされるので特にレベル調整を行なわなくとも上記の効果を得ることができる。
【００４２】
第３の発明によればブランキングパルスの出力される前のパラボラ波出力レベルがホールドされるので第２の発明の効果に加えて、より安定した動作が得られる。
【００４３】
第４の発明によればブランキングパルスの前後の期間にわたって、パラボラ波出力がホールドされるので第２の発明の効果に加えて、より安定した動作が得られる。
【図面の簡単な説明】
【図１】実施例１のフォーカス補正用パラボラ波整形回路図である。
【図２】図１の出力波形とＶｉｄｅｏ  信号の関係説明図である。
【図３】図１の調整抵抗の特性説明図である。
【図４】実施例２のフォーカス補正用パラボラ波整形回路図である。
【図５】図４の回路の出力波形とＶｉｄｅｏ  信号の関係説明図である。
【図６】実施例３のフォーカス補正用パラボラ波整形回路図である。
【図７】図６の回路の出力波形とＶｉｄｅｏ  信号の関係説明図である。
【図８】実施例４のフォーカス補正用パラボラ波整形回路図である。
【図９】図８の回路の出力波形と回路動作説明図である。
【図１０】従来のフォーカス補正回路である。
【図１１】図１０の回路の入力波と出力波の説明図である。
【図１２】図１０の回路の特性説明図である。
【符号の説明】
１  パラボラ電圧波形、
２  クリップレベル、
１２  水平周期パラボラ出力アンプ、
１４  コンデンサ、
１５  ダイオード、
１６  可変（調整）抵抗、
１９  外部データ信号、
２０  Ｄ／Ａコンバータ、
１７  ＣＰＵ、
１８  記憶装置、
２３  ブランキングパルス入力、
２４  ＦＥＴ、
２５  ホールドコンデンサ、
２８  ビデオ信号、
３１  遅延回路、
３２  遅延回路、
４０，４１，４２，４３  波形を説明するための説明補助点である
【図１】
0003554062.tif 000003
【図２】
0003554062.tif 000004
【図３】
0003554062.tif 000005
【図４】
0003554062.tif 000006
【図５】
0003554062.tif 000007
【図６】
0003554062.tif 000008
【図７】
0003554062.tif 000009
【図８】
0003554062.tif 000010
【図９】
0003554062.tif 000011
【図１０】
0003554062.tif 000012
【図１１】
0003554062.tif 000013
【図１２】
0003554062.tif 000014