【手続補正書】
【提出日】平成29年9月6日(2017.9.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
業界標準のメモリモジュールを機械的に保持するように構成されたコネクタ本体であって、ベースプリント回路板に直接結合される、コネクタ本体と、
前記コネクタ本体を通って延び、かつ前記業界標準のメモリモジュールを前記ベースプリント回路板に電気的に結合するように構成された第1の組の電気経路と、
前記第1の組の電気的経路を論理回路に結合するように構成された第2の組の電気経路と、
前記論理回路を含む集積回路とを備え、
前記集積回路は前記コネクタ本体に直接取り付けられ、前記論理回路は、前記業界標準のメモリモジュールの一次メモリデバイスと、二次メモリデバイスとの間で、前記第1の組の電気経路上の信号を経路指定するように動作可能であり、かつ前記一次メモリデバイスの障害に応じて、前記二次メモリデバイスを活動化し、再配置して、前記一次メモリデバイスを置き換えるように動作可能である、メモリモジュールコネクタ。
【請求項２】
前記論理回路は、ダイナミックランダムアクセスメモリ(DRAM)誤り訂正を実施するように構成される、請求項1に記載のメモリモジュール。
【請求項３】
セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、および/または固定位置データユニットの中に統合される、請求項1に記載のメモリモジュール。
【請求項４】
メモリコントローラと、
少なくとも1つの業界標準のメモリモジュールを支持するコネクタ本体であって、ベースプリント回路板に直接結合される、コネクタ本体と、
論理回路を含む集積回路であって、前記集積回路は前記コネクタ本体上に直接取り付けられ、複数の一次および二次メモリデバイスのピン配列にアクセスし、かつそれを経路指定するように動作可能である、集積回路と、
前記コネクタ本体に結合された冗長性コントローラであって、前記メモリコントローラからの要求に応じて、前記論理回路に、前記二次メモリデバイスを活動化し、再配置させて、故障した一次メモリデバイスを置き換えるように動作可能な冗長性コントローラと
を備えるシステム。
【請求項５】
前記少なくとも1つの業界標準のメモリモジュールは、業界標準のデュアルインラインメモリモジュール(DIMM)を備え、
前記一次メモリデバイスおよび二次メモリデバイスは、ダイナミックランダムアクセスメモリ(DRAM)を備える、請求項4に記載のシステム。
【請求項６】
前記冗長性コントローラは、前記コネクタ本体の外部にある二次DRAMにDRAM信号のサブセットを供給するように動作可能である、請求項5に記載のシステム。
【請求項７】
前記冗長性コントローラは、前記コネクタ本体内に位置する二次DRAMに、DRAM信号のサブセットを供給するように動作可能である、請求項5に記載のシステム。
【請求項８】
前記冗長性コントローラは、誤り訂正符号を用いて、ダイナミックランダムアクセスメモリ(DRAM)障害を検出するように動作可能である、請求項4に記載のシステム。
【請求項９】
前記冗長性コントローラは、前記二次メモリデバイスのうちのどれが使用中であるかを示す永続的な記憶装置を含む、請求項4に記載のシステム。
【請求項１０】
前記少なくとも1つの業界標準のメモリモジュールの各々が前記コネクタ本体に配置される、請求項4に記載のシステム。
【請求項１１】
前記少なくとも1つの業界標準のメモリモジュールのサブセットが前記コネクタ本体に配置されるが、残りのものは、業界標準コネクタに配置される、請求項4に記載のシステム。
【請求項１２】
前記コネクタ本体上の前記論理回路に結合され、かつ前記ピン配列にアクセスし、かつそれを経路指定するように構成された少なくとも1つの電界効果トランジスタ(FET)スイッチをさらに備える、請求項4に記載のシステム。
【請求項１３】
セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、および/または固定位置データユニットの中に統合される、請求項4に記載のシステム。
【請求項１４】
メモリモジュールコネクタを制御するための方法であって、
コネクタ本体を通って延びる第1の組の電気的なデータ経路を介して、業界標準のメモリモジュールをベースプリント回路板上のメモリコントローラ回路に電気的に結合するステップであって、前記コネクタ本体は、前記業界標準のメモリモジュールを機械的に保持するように構成され、前記コネクタ本体は、前記ベースプリント回路板に直接結合されるステップと、
前記第1の組の電気的なデータ経路を、前記コネクタ本体上に直接取り付けられた集積回路の論理回路に結合するステップであって、前記論理回路は、前記業界標準のメモリモジュールとの間の信号伝達にアクセスするように構成されるステップと、
予備選択信号経路を前記論理回路に結合するステップと、
前記予備選択信号経路上で、前記メモリコントローラ回路からの予備の選択信号を受け取るステップと、
前記予備の選択信号を受け取るステップに応じて、前記コネクタ本体を通って延びる第2の組の電気的なデータ経路を介して、予備のダイナミックランダムアクセスメモリ(DRAM)を前記第1の組の電気的なデータ経路に結合するステップと、
前記予備の選択信号を受け取るステップに応じて、前記業界標準のメモリモジュール上の欠陥のあるDRAMを前記第1の組の電気的なデータ経路から結合解除するステップと
を含む方法。
【請求項１５】
ダイナミックランダムアクセスメモリ(DRAM)障害に関して、前記業界標準のメモリモジュールを調べるステップと、
前記DRAMの障害を検出したことに応じて、前記論理回路に、前記予備選択信号を送るステップと
をさらに含む、請求項14に記載の方法。
【請求項１６】
前記メモリモジュールコネクタを、セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、および/または固定位置データユニットに統合するステップをさらに含む、請求項14に記載の方法。
【請求項１７】
業界標準のメモリモジュールを機械的に保持するための手段であって、ベースプリント回路板に直接結合される手段と、
前記機械的に保持するための手段を通って延び、かつ前記業界標準のメモリモジュールを、前記ベースプリント回路板に電気的に結合するように構成された第1の組の電気経路と、
前記第1の組の電気経路を論理回路に結合するように構成された第2の組の電気経路と、
前記論理回路を含む集積回路であって、前記集積回路は前記機械的に保持するための手段上に直接取り付けられ、前記論理回路は、前記業界標準のメモリモジュールの一次メモリデバイスと二次メモリデバイスとの間で、前記第1の組の電気経路上の信号を経路指定するように動作可能である集積回路と、
前記機械的に保持するための手段に結合される冗長性コントローラであって、前記一次メモリデバイスの障害に応じて、前記論理回路に、前記二次メモリデバイスを活動化し、再配置させて、前記一次メモリデバイスを置き換えるように動作可能な冗長性コントローラと
を備えるメモリモジュールコネクタ。
【請求項１８】
前記論理回路は、ダイナミックランダムアクセスメモリ(DRAM)誤り検出を実施するように構成される、請求項17に記載のメモリモジュール。
【請求項１９】
セットトップボックス、音楽プレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、および/または固定位置データユニットの中に統合される、請求項17に記載のメモリモジュール。