(57)【特許請求の範囲】
【請求項１】
一対の基板間に配置された液晶層を有し一方の基板に複数の走査配線と信号配線がマトリクス状に配置されて基板上の領域が各走査配線と各信号配線により複数の画素領域に分割されており、各走査配線が走査配線駆動手段に接続され、各信号配線が信号配線駆動手段に接続されているアクティブマトリクス型液晶表示装置において、
各画素領域には複数のアクティブ素子と複数の容量素子が互いに液晶組成物中の液晶に等価回路的に接続された状態で配置され、
一方のアクティブ素子は一方の容量素子と互いに直列接続されて一方の信号配線と一方の走査配線に接続され、
他方のアクティブ素子は他方の容量素子と互いに直列接続されて他方の信号配線と一方の走査配線に接続され、
前記各画素領域は少なくとも不透明な第１のソース電極と不透明な第２のソース電極を有し、
前記第１のソース電極は前記一方のアクティブ素子に接続され、前記第２のソース電極は前記他方のアクティブ素子に接続され、
前記信号配線駆動手段は、各画素領域に属する信号配線に互いに電位の異なる信号を映像情報に応じて印加し、前記液晶組成物中の各液晶分子は前記第１のソース電極と前記第２のソース電極の電位差により生じる電界により制御されることを特徴とするアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【産業上の利用分野】
【０００１】
本発明は、液晶表示装置に係り、特に、マトリクス状に配列された画素を駆動するに好適なアクティブマトリクス型液晶表示装置に関する。
【従来の技術】
【０００２】
従来のアクティブマトリクス型液晶表示装置としては、ツイステッドネマテック表示方式を採用したものが知られている。この液晶表示装置は、液晶層を駆動する電極として２枚の透明電極を用い、各透明電極を基板界面上に相対向させて配置する構成となっている。この装置によれば、液晶に印加する電界の方向を基板界面にほぼ垂直な方向とし、液晶の配向を制御できる。
【０００３】
なお、液晶に印加する電界の方向を基板界面にほぼ平行な方向とする方式としては、例えば、特開平１−１２０５２８号公報に記載されているように、櫛型電極対を用いたものがある。
【発明が解決しようとする課題】
【０００４】
しかし、ツイステッドネマテック表示方式を採用した従来の液晶表示装置では、液晶を基板界面とほぼ垂直な方向に回転させるために、光の伝搬路中に電界を発生する透明電極を設けなければならない。このため、従来の装置では、ＩＴＯに代表される透明電極を形成するために、スパッタなどの真空形製造設備を使用する必要があり、設備に多くのコストを要する。真空形製造設備を使用すると、スループットの低下を招き、このことが製造コストを著しく引き上げる。透明電極は、一般に、その表面に数十ｎｍ程度の凹凸があり、透明電極とともに薄膜トランジスタのような微細なアクティブ素子を加工することは困難である。透明電極に形成された凸部は離脱しやすく、凸部が電極など他の部分に混入すると、点状または線状の表示欠陥が生じ歩留まりが著しく低下することになる。このため、従来の表示装置では、マーケットニーズに対応した低価格のものを安定的に提供することが困難である。
【０００５】
上記他方の従来技術においては、液晶が基板界面にほぼ垂直な方向に回転するため、液晶の回転角度によって透過率が変わり、見る角度によって透過率が異なる。このため、視角方向を変化させた際の輝度変化が著しく、中間調表示が困難である。従来の構成では、共通電極が必要であり、共通電極を形成するために歩留まりが低下したり、スループットが低下したりすることがある。
【０００６】
本発明の目的は、光の伝搬路中に透明電極を設けなくても液晶の配向を制御できるアクティブマトリクス型液晶表示装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するために、一対の基板間に配置された液晶層を有し一方の基板に複数の走査配線と信号配線がマトリクス状に配置されて基板上の領域が各走査配線と各信号配線により複数の画素領域に分割されており、各走査配線が走査配線駆動手段に接続され、各信号配線が信号配線駆動手段に接続されているアクティブマトリクス型液晶表示装置において、各画素領域には複数のアクティブ素子と複数の容量素子が互いに液晶組成物中の液晶に等価回路的に接続された状態で配置され、一方のアクティブ素子は一方の容量素子と互いに直列接続されて一方の信号配線と一方の走査配線に接続され、他方のアクティブ素子は他方の容量素子と互いに直列接続されて他方の信号配線と一方の走査配線に接続され、前記各画素領域は少なくとも不透明な第１のソース電極と不透明な第２のソース電極を有し、前記第１のソース電極は前記一方のアクティブ素子に接続され、前記第２のソース電極は前記他方のアクティブ素子に接続されており、前記信号配線駆動手段は、各画素領域に属する信号配線に互いに電位の異なる信号を映像情報に応じて印加し、前記液晶組成物中の各液晶分子は前記第１のソース電極と前記第２のソース電極の電位差により生じる電界により制御されるアクティブマトリクス型液晶表示装置を提案する。
【０００８】
アクティブマトリクス型液晶表示装置を構成するに際して、以下の要素を付加できる。
【０００９】
（１）各画素領域の一対の信号配線に電極がそれぞれ接続され、各電極が各信号配線と平行に配置されて平行電極が形成され、各平行電極には各平行電極から突出した櫛型形状の電極片が接続され、各電極片の一部が相対向して平行電極と平行に配置されている。
【００１０】
（２）各画素領域の一対の信号配線に電極がそれぞれ接続され、各電極が各信号配線と平行に配置されて平行電極が形成され、各平行電極には各平行電極から各平行電極と交差する方向に突出した電極片が接続され、各電極片が相対向して配置されている。
【００１１】
（３）信号配線駆動手段は、映像情報に従って各画素の映像信号に関するデータを順次出力する映像データ出力手段と、映像データ出力手段の出力データを映像信号の補数のデータに変換する補数変換手段と、映像データ出力手段の出力データと補数変換手段の出力データのうち指定された一方のデータを選択するデータ選択手段と、データ選択手段の選択によるデータと初期化データを基に得られたラッチデータとを順次累積加算する加算手段と、走査信号の発生回数が所定数に達する所定期間毎に正極性の初期化データと負極性の初期化データとを交互に発生する初期化手段と、加算手段の加算値と初期化手段からの初期化データとを加算してラッチしこのデータをラッチデータとして加算手段に順次出力するラッチ手段と、加算手段の加算値に従った電圧レベルの映像信号を各映像信号配線に出力する映像信号出力手段と、加算手段の加算値が設定値を超えたときにデータ選択手段に対してデータの選択先の変更を指令する変更指令手段から構成されている。
【００１２】
（４）初期化手段の初期化データ発生タイミングは走査信号の１水平期間または複数の水平期間に設定されている。
【００１３】
（５）バイアス信号発生手段から発生するバイアス信号の電圧レベルは、画像を白表示する電圧レベルと画像を黒表示する電圧レベルとの間の電圧レベルに設定されている。
【００１４】
前記した手段によれば、映像情報に従って各走査配線と各信号配線にそれぞれ信号が印加されるに際して、各走査配線に走査信号が印加される毎に、各画素領域に属する一対の信号配線には電位差の異なる信号が印加される。各信号配線に電位差の異なる信号が印加されると、この電位差に従った電界が各画素領域の液晶に作用し、液晶分子が透明基板面と平行に回転する。これにより各画素領域の液晶の配向を制御できる。このため光の伝搬路中に透明電極を設けなくても液晶の配向を制御できることになる。
【発明の実施の形態】
【００１５】
次に、図面を参照して、本発明によるアクティブマトリクス型液晶表示装置の実施形態を説明する。図１は液晶表示装置に用いられる液晶パネル内での液晶の動作を説明するための図であり、図１（ａ）は電圧を印加しない時の断面図を示し、図１（ｂ）は電圧印加時の断面図を示し、図１（ｃ）は電圧を印加しない時の表面図を示し、図１（ｄ）は電圧印加時の表面図を示す。なお、図１では、アクティブ素子を省略してあり、一画素分の構成のみを示している。
【００１６】
図１において、一対の偏光板２０６の内側には一対の透明基板２０３が接合されており、各透明基板２０３の内側には配向制御膜２０４が積層されている。各配向制御膜２４の間に液晶組成物が装着されており、一方の配向制御膜２０４中には一対の電極２０１，２０２が相対向して装着されている。各電極２０１，２０２は信号配線に接続され、各電極２０１，２０２には電位差の異なる信号が印加される。液晶組成物中には棒状の液晶分子２０５が挿入されており、各液晶分子２０５は電極２０１，２０２から発生する電界によって基板２０３の界面に対して平行に回転可能に配されている。この液晶分子２０５は、電極２０１，２０２に電圧が印加されないときには、電極２０１，２０２の長手方向に対して若干の角度、すなわち４５°≦｜電界方向に対する界面近傍での液晶分子長軸（光学軸）方向のなす角｜＜９０°を保つように配向されている。
【００１７】
一方、電極２０１，２０２に電圧が印加されると、電極２０１と電極２０２間に電界２０７が形成され、この電界２０７の方向に沿って液晶分子２０５の位置が制御される。このとき液晶分子２０５に光が入射すると、光が液晶分子２０５を透過することになる。この場合、偏光板２０６の偏光透過軸を所定の角度２０９に設定すると、電界２０７の印加によって液晶分子２０５の光透過率を変えることが可能となる。
【００１８】
次に、液晶パネルにコントラストを付与するに際しては、上下の基板２０３上の液晶分子２０５の配向がほぼ平行な状態を利用したモード（複屈折位相差による干渉色を利用した複屈折モード）、基板２０３上の液晶分子２０５の配向方向が交差し、セル内での分子配列が捩じれた状態を利用したモード（液晶組成物層内で偏光面が回転する旋光性を利用した旋光性モード）のうちいずれかのモードを用いることができる。複屈折モードを用いれば、電圧の印加により分子長軸（光軸）方向が基板界面にほぼ平行なまま液晶分子の方位を面内で変え、所定角度２０９に設定された偏光板２０６の軸とのなす角を変えることによって光透過率を変えることができる。旋光性モードを用いれば、電圧の印加により分子長軸方向の方位のみを変えることができ、螺旋がほどけることによる旋光性の変化を利用できる。
【００１９】
上記表示モードを用いれば、液晶分子の長軸は基板２０３と常にほぼ平行な状態にあり、立ち上がることがないので、視角方向を変えたときの明るさの変化が小さく、視覚依存性がなく、視覚特性を大幅に高められる。
【００２０】
次に、アクティブマトリクス型液晶表示装置の具体的構成を図２〜図９により説明する。
【００２１】
図２において、アクティブマトリクス型液晶表示装置は、液晶表示パネル６０、薄膜トランジスタ基板６１、対向基板６２、走査配線駆動回路６３、信号配線駆動回路６４、コントロール回路６５を備えて構成されている。液晶表示パネル６０には薄膜トランジスタ基板６１と対向基板６２が相対向して配置されており、これらの基板間にネマチック液晶組成物が装着されている。薄膜トランジスタ基板６１上にはｍ＋１本の信号配線とｎ本の走査配線がマトリクス上に配列されており、薄膜トランジスタ基板６１の表示エリアが各信号配線と各走査配線によってｍ×ｎ個の画素領域に分割されている。各画素領域には薄膜トランジスタ素子５ａ，５ｂ、容量素子６ａ，６ｂ、液晶９が設けられており、各薄膜トランジスタ素子５ａ，５ｂのゲート電極が一方の走査配線３に接続されている。薄膜トランジスタ素子５ａのドレイン電極は一方の信号配線１に接続され、ソース電極が液晶９と容量素子６ａに接続されている。容量素子６ａの他端は他方の走査配線４に接続されている。一方、薄膜トランジスタ素子５ｂはドレイン電極が他方の信号配線２に接続されており、ソース電極が液晶９と容量素子６ｂに接続されている。容量素子６ｂの他端が他方の走査配線４に接続されている。
【００２２】
薄膜トランジスタ素子５ａ，５ｂは薄膜トランジスタ基板６１に形成されており、薄膜トランジスタ素子５ａ，５ｂ上にはゲート酸化膜１１と保護膜１２が積層されている。ゲート絶縁膜１１の上方には走査配線３，４が積層されており、保護膜１２中には信号配線１，２とソース電極７ａ，７ｂが挿入されている。保護膜１２上には一対の配向制御膜１６が積層されており、各配向制御膜１６中に液晶層９が形成されている。上側の配向制御膜１６上には表面を平坦化するための透明樹脂層１４が積層されており、この透明樹脂層１４の上方にはストライプ状のＲ，Ｇ，Ｂ三色のカラーフィルタ１３が装着されている。カラーフィルタ１３のうち光の伝搬路を除いた領域に有機ポリマによる遮光膜１５が形成されている。カラーフィルタ１３上には透明基板が接合され、この透明基板と薄膜トランジスタ基板６１の両側に偏光板が装着される。
【００２３】
各基板は厚みが１．１ｍｍで表面が研磨されたガラス基板を用いて構成されており、各基板によって挾まれた液晶層９は誘電率異方性Δεが正でその値が４．５であり、複屈折Δｎが０．０７２（５８９ｎｍ、２０℃）のネマチック液晶組成物で構成されている。なお、誘電率異方性Δεが正の結晶を用いる換わりに負の結晶を用いることも可能である。
【００２４】
各基板に塗布されたポリイミド形の配向制御膜１６はラビング処理されてプレチルト角が３．５°に設定されている。上下界面上のラビング方向は互いに平行で、かつ印加電界方向とのなす角度が８５°に設定されている。上下基板のギャップは球形のポリマビーズを基板間に分散して挟持し、液晶封入状態で４．５μｍになっている。このためΔｎ・ｄは０．３２４μｍになっている。このように構成された基板が２枚の偏光板で基板を挾んだときに、一方の偏光板の偏光透過軸をラビング方向にほぼ８５°とし、他方の偏光板の偏光透過軸をラビング方向とほぼ直方（−５°）とすると、図９に示すように、ノーマリクローズ特性の液晶表示パネルを構成できる。
【００２５】
ここで、ｍ＝１２０、ｎ＝３０とすると、液晶表示パネル６０の画素数は４０（×３）×３０＝３６００となる。このとき一画素当たりの画素ピッチは、図３に示すように、横方向が８０μｍ、縦方向が２４０μｍとなる。図３は、ｇ列目の信号配線１、（ｊ＋１）列目の信号配線２と（ｊ−１）行目の走査配線４、ｊ行目の走査配線３とで囲まれた一画素の領域を示している。各画素には、図５に示すように、逆スタガー構造の半導体活性層（アモルファスシリコン）８ａ，８ｂを用いた薄膜トランジスタ素子５ａ，５ｂが形成されている。
【００２６】
なお、薄膜トランジスタ素子５ａ，５ｂとしては、ポリシリコン薄膜トランジスタ素子、シリコンウエハー状のＭＯＳ型トランジスタ、またはＭＩＭ（Ｍｅｔａｌ−Ｉｎｔｒｉｎｓｉｃ−Ｍｅｔａｌ）ダイオードなどの２端子素子を用いることもできる。
【００２７】
図７に示すように、薄膜トランジスタ素子５ａ，５ｂのソース電極７ａ，７ｂ（実際の駆動状態では、ドレインとして働くこともあるが、本実施形態では、信号配線に接続している電極をドレイン電極と定義し、画素電極となる電極をソース電極と定義する）と、ゲート絶縁膜１１と、前ラインの走査配線４の一部を用いて容量素子６ａ，６ｂを形成している。この容量素子６ａ，６ｂはソース電極７ａ，７ｂの電位を定電位に保持するとともに信号によるノイズを吸収するために設けられている。１つの画素内に設けられた２つの薄膜トランジスタ素子５ａ，５ｂはそれぞれソース電極７ａ，７ｂに接続されており、図６に示すように、ソース電極７ａとソース電極７ｂとの間の電界の方向Ｅが主に基板面に平行または水平方向成分を持つ。１つの画素内に３つ以上の薄膜トランジスタ素子を設け、各トランジスタを平行接続することによって冗長構成とすることもできる。同様に容量素子６ａ，６ｂも３つ以上用い、各容量素子を平行接続することによって冗長に構成できる。ソース電極７ａ，７ｂは画素電極として用いられており、ソース電極７ａ，７ｂ間の電位差で液晶層９の液晶分子の配向が制御される。ソース電極７ａ，７ｂの間の距離は、配線ルールにより４８μｍになっている。光はソース電極７ａ，７ｂの間を透過して液晶層９内に入射して変調される。このため、液晶分子の配向を制御するために、透光性のある画素電極、例えばＩＴＯなどの透明電極を特に設ける必要はなく、従来のアクティブマトリクス型液晶表示装置の断面構造から二層の透明電極層を削減できる。映像信号配線と同一層で形成することにより、大幅に工程を短縮できる。
【００２８】
一般にフォトマスクのアライメント精度は対向する２枚のガラス基板間のアライメント精度に比べて著しく高い。したがって、これら構成要素は両側の基板に分けて配置することもできるが、一方の基板上に形成した方が望ましい。本実施形態では、ソース電極７ａ、ソース電極７ｂ間のアライメントがフォトマスクのみでなされるため、液晶層９に印加される電界Ｅのばらつきを小さくできる。同一層で各ソース電極７ａ，７ｂを形成できるので、各ソース電極７ａ，７ｂ間の距離ｄのばらつきを５％以下に抑制できる。走査信号配線３，４はゲート電極も兼ねることができるようにタンタル薄膜で形成されている。映像信号配線１，２はドレイン電極も兼用できるように、ソース電極７ａ，７ｂと同時にチタン薄膜で形成されている。
【００２９】
一方、走査配線３，４および信号配線１，２は、特に材料の制約はなく、クロム、アルミニウムなどを用いることができるが、信号配線駆動回路６４、走査配線駆動回路６３との接続端子部での腐食を考慮すると、耐腐食性の強い金属が望ましい。走査配線３，４には電気抵抗の低い金属が望ましいので、走査配線３，４としては二層以上の金属層で構成してもよい。
【００３０】
透明樹脂１４の材料としてはエポキシ樹脂が用いられている。この透明樹脂１４上と薄膜トランジスタ素子５ａ，５ｂを有する基板６１上にはポリイミド形の配向制御膜１６が塗布されている。この場合、平坦化された透明樹脂１４の上に配向制御膜１６として、別の膜を形成せずに透明樹脂１４の表面を直接ラビングすることも可能である。この場合、エポキシ樹脂は平坦化と液晶分子の配向制御の両方の機能を兼ね備えることになる。これにより、配向膜を塗布する工程がなくなり、製造がより容易でかつ短くなる。一般に、従来方式であるＴＮ型では、配向制御膜１６に要求される特性が多岐にわたり、それら全てを満足する必要がある。そのため、ポリイミドなどの一部の材料に限られていた。特に重要な特性は傾き角である。しかし、本実施形態の表示モードでは、大きな傾き角を必要とせず、材料の選択幅が著しく改善される。同様に、薄膜トランジスタ５ａ，５ｂを保護する保護膜１２をエポキシ樹脂にし、これをラビング処理することもできる。配向不良領域の影響によるコントラストの低下を解消するために、クロムを用いて遮光膜１５をガラス板上に形成している。この遮光膜１５は、有機ポリマで形成するとよい。すなわち、遮光膜１５を有機ポリマで形成すると、対向基板６２上には一切導電性の物質が存在しなくなるからである。
【００３１】
この場合本実施形態の構成においては、仮に製造工程中に導電性の異物が混入したとしても、有機ポリマは絶縁物であるため、対向基板６２を介して電極間が接触する可能性はなく、電極間の接触に伴う不良率を０に抑制できる。
【００３２】
したがって、配向膜１６の形成、ラビング、液晶封入工程などのクリーン度の裕度が広がり、製造工程を簡略化できる。遮光膜１５を黒色色素を含んだ有機ポリマで形成すると、有機ポリマの反射率が低いため、外光の反射によるギラギラやコントラストの低下を防止できる。遮光膜１５をストライプ状にレイアウトすれば、印刷プロセスを使用できる。これにより、製造工程を簡略化し、コストダウンできる。
【００３３】
次に、液晶表示パネル６０の駆動方式を図８により説明する。
【００３４】
信号配線駆動回路６４からの信号と走査配線駆動回路６３からの走査信号によって液晶表示パネル６０を駆動するに際しては、液晶表示パネル６０の走査配線の各行毎に信号が順次書き込まれる線順次駆動がなされる。走査配線に順次走査信号が印加されて、薄膜トランジスタ素子５ａ，５ｂのゲート電極にゲート電圧７１が選択パルスとして順次印加されると、各薄膜トランジスタ素子５ａ，５ｂがオンとなり、各信号配線１，２に印加された電圧がドレイン電圧７２，７３として容量素子６ａ，６ｂにそれぞれ書き込まれる。この行の書き込み期間（１Ｈ）が終了すると、ゲート電圧７１がオフレベルまで立ち下がり、薄膜トランジスタ素子５ａ，５ｂがオフ状態となる。これにより各容量素子６ａ，６ｂに書き込まれた電圧が保持されるが、実際には、ゲート電圧７１がオフレベルまで立ち下がるときに、薄膜トランジスタ素子５ａ，５ｂの寄生容量によるカップリングノイズによって電圧シフト７６，７７が生じ、その電圧で保持される。ここで、液晶層９内の液晶に印加される電圧は、薄膜トランジスタ素子５ａ，５ｂのそれぞれのソース電圧７４，７５間の電圧７８が印加されることになる。この電圧７８によってその画素の明るさ（透過率）が決定される。このように、書き込まれる信号電圧の差で明るさが決定されるので、以下、この駆動方式を差分駆動方式と称する。このため、本実施形態では、差分駆動用信号を有する画像源から送られてきた差分駆動用信号が信号配線駆動回路６４を介して信号配線１，２に供給されることになる。
【００３５】
このように、本実施形態では、液晶の配向を制御するための透明電極がないので、製造プロセスが簡単になるとともに、歩留まりが高まり、製造コストを低減できる。特に透明電極を形成するための設備、工程が不要になり、製造設備投資額の大幅な低減と工程数の削減から、それによる低コスト化が可能となる。差分駆動方式を採用することにより、共通電極を必要としないため、共通電極を形成する工程を削減でき、対向基板には一切の電極を設ける必要がなくなった。このためこれによる共通電極との接触不良が０となり、歩留まりが改善され、コストダウンが可能となる。
【００３６】
本実施形態においては、液晶への印加電圧と明るさとの関係を示す電気光学特性として図９に示すような特性が得られた。図９から、コントラスト比は７Ｖ駆動時に１５０以上となり、視覚を左右、上下に変えた場合のカーブの差は従来方式に比べて極めて小さく、視覚を変化させても表示特性はほとんど変化しなかった。液晶配向性も良好で、配向不良ドメインは発生しなかった。
【００３７】
従来の駆動方式では、薄膜トランジスタ素子をオン状態からオフ状態に切り換える際に、薄膜トランジスタ素子の寄生容量を介して電圧シフトが発生し、この電圧シフトによって液晶印加電圧として直流成分が生じる。しかし、本実施形態では、薄膜トランジスタ素子５ａ，５ｂをオン状態からオフ状態に切り換える際に、薄膜トランジスタ素子５ａ，５ｂの寄生容量を通して受ける電圧シフト７６，７７によって発生する液晶電圧の直流成分は、各薄膜トランジスタ素子５ａ，５ｂで互いにキャンセルするので、発生しないことが確認された。したがって、本実施形態では直流成分の補正をする必要はなく、液晶を直流成分のない交流で駆動し、フリッカの発生を抑制できる。同様に、直流成分による残像も確認されず、輝度傾斜も目立たなかった。ＭＩＭダイオードなどの二端子素子を用いる場合は、素子の色位置のばらつきによる輝度ムラなどの画質不良も同様に２つの二端子素子でキャンセルするので、輝度ムラが解消される。
【００３８】
ここで、従来方式であるツイステッドネマテック（ＴＮ）型を用いた液晶表示装置の電気光学特性を図１０に示す。この装置に用いられているネマチック液晶組成物としては、前記実施形態と同一の誘電異方性Δεが正でその値が４．５で、屈折率異方性Δｎが０．０７２（５８９ｎｍ、２０℃）のものを用い、ギャップは７．３μｍ、ツイスト角は９０°のものを用いている。よって、Δｎ・ｄは０．５２６μｍである。
【００３９】
図１０から、視覚方向で激しくカーブが変化していることが理解される。薄膜トランジスタの隣接部の段差構造のある付近で、周辺部とは液晶分子の配向方向が異なる配向不良ドメインが生じている。共通電極では、直流成分をキャンセルできず、フリッカ,残像.輝度傾斜が発生していることが確認された。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態を図１１〜図１３により説明する。
【００４１】
本実施形態は、各画素に単一の薄膜トランジスタ素子５ｃと単一の容量素子６ｃを設け、薄膜トランジスタ素子５ｃのゲート電極を一方の走査配線４に接続し、ドレイン電極を一方の信号配線１に接続し、ソース電極を液晶９と容量素子６ｃに接続し、容量素子６ｃの他端を他方の信号配線２に接続し、液晶９の他端を他方の信号配線２に接続した構成を採用したものであり、各画素の電極が図１１のように構成されている。本実施形態においても、ソース電極７ｃと信号配線２との間の電位差で液晶の配向を制御する。すなわち、第１実施形態と同様に、各走査配線３，４に順次走査信号が印加されたときに、信号配線１，２間に映像情報に従った電位差が生じる。なお、容量素子６ｃは信号配線２とソース電極７ｃとの間に形成されている。走査配線を形成するときに同時に形成した電極２０と信号配線との間にゲート絶縁膜１１を挾んで容量素子６ｃを形成した。図１３に示すように、ソース電極７ｃと電極２０は層が異なるので、ソース電極７ｃと電極２０とのコンタクトを取るために、ゲート絶縁膜１１に穴が形成されている。
【００４２】
上記構成において、各画素内の薄膜トランジスタ素子５ｃを駆動するに際しては、走査信号によって走査配線４が走査されると、薄膜トランジスタ素子５ｃがオンとなり、信号配線１と２との間に生じた電位差が容量素子６ｃに充電され、この充電された電圧が容量素子６ｃによって保持される。次に走査配線３が走査されて薄膜トランジスタ素子５ｃがオフとなったあとは、信号配線２の電位は変動するが、ソース電極７ｃの電位も容量素子６ｃによって同様に変動するので、信号配線２の電位がどのように変動しても、ソース電極７ｃと信号配線２との電位差は一定に保持される。したがって、本実施形態も前記実施形態と同様な駆動方式によって液晶を駆動できる。
【００４３】
このように、本実施形態では、各画素に薄膜トランジスタ素子および容量素子をそれぞれ１つ設けることで液晶９を駆動でき、各画素の平面構造が簡単となり、歩留まりが改善される。各画素に設けるトランジスタ素子の数が少なくなるため、光を透過する有効部分（開口部）の面積を増すことができ、透過率の向上に寄与できるとともに、表示パネルを明るくできる。
【００４４】
（第３実施形態）
次に本発明の第３実施形態を図１４により説明する。
【００４５】
本実施形態は、ソース電極７ａ，７ｂを櫛型にし、各電極を互いに噛み合うように配置したものであり、他の構成は第１実施形態と同様であるので、電極の構成についてのみ説明する。すなわち、各画素領域のソース電極７ａ，７ｂには、信号配線１，２に平行な平行電極７ｃ，７ｄが形成されており、各平行電極７ｃ，７ｄからは各画素領域の中央部に櫛型に突出した電極片７ｅ，７ｆが接続されている。平行電極７ｃ，７ｄ、電極片７ｅ，７ｆは互いに平行となって相対向して配置されている。
【００４６】
ソース電極７ａ，７ｂ間で電界Ｅを発生させた場合、この電界ＥはＥ＝Ｖ／ｄとして表わされ、電界Ｅを印加する両電極間の距離ｄが長いと電界が液晶に有効に印加されず、液晶のしきい値電圧が上がる。しかし、各ソース電極７ａ，７ｂを櫛型形状として各ソース電極７ａ，７ｂに平行電極７ｃ，７ｄ、電極片７ｅ，７ｆを設けると、平行電極７ｃ，７ｄと電極片７ｅ，７ｆの距離を４８μｍから１６μｍと約１／３に縮小できる。これにより、液晶に印加される電界が約３倍となり、その結果、第１実施形態に比べて、しきい値電圧および応答時間（液晶の動く時間）のいずれも短縮できる。
【００４７】
なお、明るさが総変化量の１０％変化する電圧（Ｖ１０と定義する）をしきい値電圧と定義すると、第１実施形態においては、このしきい値電圧が９．５Ｖであったが、本実施形態によればこのしきい値電圧が５．８Ｖになった。応答時間は、０Ｖの電圧と明るさが総変化量の９０％変化する電圧（Ｖ９０と定義する）の間でオンオフのスイッチングをし、そのときの応答時間（ｔＯＮ＋ｔＯＦＦ）を測定したところ、第１実施形態では６５０ｍｓであったものが本実施形態では１４０ｍｓに短縮された。なお、ここでｔＯＮ、ｔＯＦＦはいずれも動的な輝度変化の総量に対して９０％変化するまでの時間を表わす。
【００４８】
このように、本実施形態では、前記各実施形態の効果に加えて、第１実施形態に比べてしきい値電圧を低くできるとともに、応答時間を短縮できる。本実施形態においては、差分駆動法を用いるものに限らず、他の表示モードを用いることも可能である。
【００４９】
（第４実施形態）
次に本発明の第４実施形態を図１５により説明する。
【００５０】
本実施形態は、前記実施形態と同様に、ソース電極７ａ，７ｂを櫛型にし、各電極が互いに噛み合うように配置したものであり、他の構成は第１実施形態と同様であるので、電極の構成についてのみ説明する。
【００５１】
本実施形態においては、ソース電極７ａ，７ｂにはそれぞれ信号配線１，２に平行な平行電極７ｃ，７ｄが接続されているとともに、各平行電極７ｃ，７ｄから各平行電極７ｃ，７ｄと直行する方向に伸びた電極片７ｅ，７ｆ，７ｇが接続されている。各電極片７ｅ，７ｆ，７ｇは相対向して配置されており、電極片７ｅと電極片７ｆ間に電界Ｅが印加され、電極片７ｆと電極片７ｇ間に電界Ｅが印加される。
【００５２】
このように、本実施形態においては、液晶に印加される電界の方向が前記実施形態とは９０°ずれているため、信号配線１，２の電圧変動によって信号配線１，２間の電界が変動しても、この電界の変動に影響されず、液晶を安定に制御できるとともに、信号配線１，２とのクロストークを解消できる。
【００５３】
（第５実施形態）
次に、本発明の第５実施形態を図１６〜図１８により説明する。
【００５４】
本実施形態は、各画素に複数の薄膜トランジスタ素子５ａ，５ｂ、容量素子６ａ，６ｂを設け、薄膜トランジスタ素子５ａのゲート電極を一方の走査配線４に接続し、ドレイン電極を一方の信号配線１に接続し、ソース電極を容量素子６ａと液晶９に接続し、容量素子６ａの他端を他方の走査配線３に接続し、薄膜トランジスタ素子５ｂのゲート電極を他方の走査配線３に接続し、ドレイン電極を他方の信号配線２に接続し、ソース電極を液晶９と容量素子６ｂに接続し、容量素子６ｂの他端を一方の走査配線４に接続したものである。
【００５５】
本実施形態においては、各薄膜トランジスタ素子５ａ，５ｂのゲート電極が異なる走査配線３，４に接続されているため、信号配線の偶数列の差分信号を、奇数列の差分信号から１水平期間だけ遅らせる遅延回路が信号配線駆動回路６４の出力側に設けられている。すなわち、本実施形態の画素構成では、差分駆動用の信号を供給する行が一行ずれているためである。なお、逆に奇数列の差分駆動用信号を偶数列の差分信号から遅らせることも可能である。
【００５６】
次に、上記構成による駆動方式について説明する。
【００５７】
各薄膜トランジスタ素子５ａ，５ｂを駆動するに際しては、一方の走査配線に走査信号を印加するときに、他方の走査配線にはバイアス電圧を印加する方式を採用している。すなわち、薄膜トランジスタ素子５ａを駆動するために、薄膜トランジスタ素子５ａのゲート電極に選択パルス１５１が印加されたときには、薄膜トランジスタ素子５ａのソース電極７ａが接続されている容量素子６ａのグランドレベルにはバイアス電圧Ｖｂ（＋）１６０が印加されている。このため薄膜トランジスタ素子５ａがオンとなると、容量素子６ａに書き込まれる電圧Ｖｃ１は、そのときの信号配線１の電位をＶｄ１とすると、
Ｖｃ１＝Ｖｄ１−Ｖｂ（＋）
となる。
【００５８】
一方、容量素子６ｂに書き込まれる電圧Ｖｃ２は、走査配線３に選択パルス１５２が印加されたときに書き込まれ、薄膜トランジスタ素子５ｂのソース電極７ｂが接続されている容量素子６ｂのグランドレベルにバイアス電圧Ｖｂ（−）１６１が印加される。このためこのときの信号配線２の電位をＶｄ２とすると、
Ｖｃ２＝Ｖｄ２＋Ｖｂ（−）
となる。
【００５９】
したがって、液晶に印加される電圧Ｖｌｃ１５９は、
Ｖｌｃ＝｜Ｖｃ１−Ｖｃ２｜＝｜Ｖｄ１−Ｖｂ（＋）−（Ｖｄ２＋Ｖｂ（−））｜
であり、Ｖｂ（＋）＝−Ｖｂ（−）＝Ｖｂとすると、
Ｖｌｃ＝｜Ｖｄ１−Ｖｄ２−２Ｖｂ｜＝｜Ｖｄ２−Ｖｄ１＋２Ｖｂ｜
ここで、Ｖｄ２−Ｖｄ１は正である。
【００６０】
したがって、Ｖｂを１Ｖと設定し、白を表示する電圧Ｖｌｃ＝Ｖｗ＝７Ｖとすると、Ｖｄ２−Ｖｄ１は最大５Ｖであるので、第１実施形態で説明したように、信号配線駆動回路６４の最大振幅は２×５Ｖの１０Ｖとなり、１４Ｖ振幅から１０Ｖ振幅に低減できる。これにより信号配線駆動回路６４の消費電力を約半分に削減できる。
【００６１】
このように、本実施形態では、第１実施形態の効果に加えて、信号配線駆動回路６４の低電圧化が可能となり、消費電力を低減できる。
【００６２】
前記実施形態においては、バイアス電圧Ｖｂを、
Ｖｂ＝（Ｖｗ＋Ｖｂｌｋ）／２
に設定できる。ここで、Ｖｗは白表示をする電圧を示し、Ｖｂｌｋは黒表示をする電圧を示す。
【００６３】
Ｖｗ＝７Ｖ、Ｖｂｌｋ＝３Ｖとし、Ｖｂ＝５Ｖとすると、信号配線駆動回路６４の最大振幅は２×２Ｖの４Ｖとなり、信号配線駆動回路６４を構成する通常のプロセスによるＬＳＩ（５Ｖ耐圧のＬＳＩ）を使用できる。したがって、信号配線駆動回路６４をＬＳＩで構成する際に大幅なコスト低減が可能となる。
【００６４】
次に、映像信号を差分駆動用信号に変換する変換回路の具体的構成を図１９と図２０により説明する。
【００６５】
本実施形態における映像信号変換回路１００はラッチ１０１、補数変換器１０２、セレクタ１０３、加算器１０４、コンパレータ１０５、ラッチ１０６、バッファ１０７、初期化回路１１０を備えて構成されており、ラッチ１０１とラッチ１０６および加算器１０４にドットクロック１０８が入力され、ラッチ１０１に映像信号に関するデータが入力されている。ラッチ１０１は映像信号データをドットクロック１０８に従って順次入力して、入力したデータをラッチし、ラッチしたデータを順次セレクタ１０３と補数変換器１０２に転送する。補数変換器１０２はラッチ１０１から転送されたデータを補数のデータに変換し、変換したデータをセレクタ１０３に転送する。セレクタ１０３はコンパレータ１０５からの指令に従ってラッチ１０１または補数変換器１０２からのデータのうち一方のデータを選択し、選択したデータを加算器１０４に転送する。加算器１０４はドットクロック１０８に従ってセレクタ１０３からのデータとラッチ１０６からのデータを順次累積加算し、加算したデータをコンパレータ１０５，ラッチ１０６，バッファ１０７に転送する。この加算器１０４では、ラッチ１０６にラッチされている前の表示データとラッチ１０１からのデータとの加算または補数変換器１０２が選択されているときにはラッチ１０６からの表示データとセレクタ１０３からのデータとの減算を行ない、算出値をバッファ１０７を介して出力する。バッファ１０７から出力された信号が信号配線に印加されることになる。このバッファ１０７から出力される差分信号は、相隣接する信号配線の電圧の差が絶対値であればよいので、減算によって、差分駆動信号を作り出すことも可能である。
【００６６】
ここで、加算器１０４で加算または減算のみが繰り返されると、加算または減算によって生成される信号の絶対値は非常に大きな値となるため、加算器１０４の出力が参照値１０９を超えた場合または参照値を下回まわった場合にはコンパレータ１０５の出力信号を反転させて、セレクタ１０３に加算または減算の選択を指令する。このときの出力データとコンパレータ１０５との出力の関係を図２０に示す。
【００６７】
このように、本実施形態においては、ラッチ１０１からのデータがセレクタ１０３で選択され、選択されたデータによる加算値が参照値１０９を超えると、コンパレータ１０５からの指令によって補数変換器１０２による補数値がセレクタ１０３によって選択される。補数変換器１０２から出力されるデータがセレクタ１０３によって選択されると、このデータが加算器１０４で減算され、加算器１０４の加算値が反転することになる。一方、加算器１０４の加算値が負の参照値１０９を下回まったときには、コンパレータ１０５の指令によってラッチ１０１からのデータがセレクタ１０３によって選択されることになる。このため、信号配線駆動回路６４から出力される電圧の振幅は、最大でも、（白を表示するために必要な電圧Ｖｗ）×２でよいことになる。
【００６８】
液晶は、原則として交流駆動することが必要であり、本実施形態では、垂直同期信号Ｖsyncを用いて１垂直期間（１フレーム）毎に差分駆動信号の極性を反転させることとしている。このため、本実施形態では、初期化回路１１０に垂直同期信号Ｖsyncが入力される毎に、初期化回路１１０から正極性の初期化データと負極性の初期化データを交互に出力させてラッチ１０６のデータをクリアすることとしている。ラッチ１０６に正極性の初期化データと負極性の初期化データを１フレーム毎に設定すると、１フレーム毎に差分駆動用信号の極性を反転させることができる。このことは、映像信号データの先頭に１垂直期間毎に交互に正極性の初期化データまたは負極性の初期化データを付け加えたことに等しい。なお、初期化データとして正極性のデータと負極性のデータの２つを用いたが、初期化データとして３つ以上のデータを用いることも可能である。
【００６９】
このように、本実施形態によれば、液晶には１垂直期間毎に反転した極性の電圧が印加されるため、液晶を交流で駆動できる。
【００７０】
なお、本実施形態では、液晶に印加される電圧を印加しない時に黒を表示し、電圧の印加時に白を表示するモードすなわち、ノーマリクローズモードを用いている。
【００７１】
前記実施形態では、累積加算する演算器として、加算器１０４とラッチ１０６を用いたが、累積加算する演算器であれば、他のものを用いることも可能である。
【００７２】
本実施形態における変換回路１００を液晶表示装置内部に持つことによって、画像源として、例えばパソコン、ワークステーションなどにも対応できる。
【００７３】
前記実施形態において、垂直同期信号を用いて、１水平期間（１Ｈ）毎に差分駆動信号の極性を反転させることもできる。すなわち、正極性の初期化データと負極性の初期化データを用いて、１水平期間毎にラッチ１０６をクリアし、正極性の初期化データまたは負極性の初期化データを交互にラッチ１０６にラッチさせる。このようなラッチされたデータを基にデータが累積加算されると、映像信号データが差分駆動用信号１１１に変換される。垂直同期信号を用いて複数の水平期間毎に差分駆動信号の反転を極性することも可能である。
【００７４】
このように、垂直同期信号を用いて一水平期間または複数の水平期間毎に差分駆動信号の極性を反転させると、ライン毎に発生するフリッカの極性が互いにキャンセルされ、フリッカを低減できるとともに、ウインドパターンなどを表示したときに縦に筋を引く現象、いわゆる縦スミアを低減できる。
【発明の効果】
【００７５】
本発明によれば、画素領域のうち光の伝搬路に透明電極を設けることなく液晶の配向を制御できるため、歩留まりを高めるとともに、製造工程を削減できる。視覚特性が改善され、多階調表示が容易となる。輝度傾斜，残像，フリッカなどの画像不良の発生を抑制するとともに、低電圧化し消費電力を削減できる。
【図面の簡単な説明】
【００７６】
【図１】本発明に係る液晶表示装置の液晶表示パネル内での液晶の動作を説明する図である。
【図２】液晶表示装置の全体構成図である。
【図３】本発明の第１実施形態の液晶表示パネルの一画素領域の構成を示す図である。
【図４】本発明の第１実施形態の画素の等価回路を示す図である。
【図５】図３のＡ線に沿う断面図である。
【図６】図３のＢ線に沿う断面図である。
【図７】図３のＣ線に沿う断面図である。
【図８】第１実施形態の各電極に印加される電圧波形を示す図である。
【図９】第１実施形態の電気光学特性を示す図である。
【図１０】従来の液晶表示装置の電気光学特性を示す図である。
【図１１】本発明の第２実施形態の画素領域の構成を示す表面図である。
【図１２】本発明の第２実施形態の画素の等価回路を示す図である。
【図１３】図１０のＤ線に沿う断面図である。
【図１４】本発明の第３実施形態の画素構成を示す図である。
【図１５】本発明の第４実施形態の画素構成を示す図である。
【図１６】本発明の第５実施形態の画素構成を示す図である。
【図１７】第５実施形態の画素の等価回路を示す図である。
【図１８】第５実施形態の各電極に印加される電圧波形を示す図である。
【図１９】映像信号を差分信号に変換する変換回路の構成図である。
【図２０】図１９に示す変換回路の動作を説明するための波形図である。
【符号の説明】
【００７７】
１，２  信号配線
３，４  走査配線
５ａ，５ｂ  薄膜トランジスタ素子
６ａ，６ｂ  容量素子
７ａ，７ｂ  ソース電極
９  液晶層
１１  ゲート絶縁膜
１２  保護膜
１３  カラーフィルタ
１５  遮光膜
１６  配向膜
【図１】
0003569846.tif 000002
【図２】
0003569846.tif 000003
【図３】
0003569846.tif 000004
【図４】
0003569846.tif 000005
【図５】
0003569846.tif 000006
【図６】
0003569846.tif 000007
【図７】
0003569846.tif 000008
【図８】
0003569846.tif 000009
【図９】
0003569846.tif 000010
【図１０】
0003569846.tif 000011
【図１１】
0003569846.tif 000012
【図１２】
0003569846.tif 000013
【図１３】
0003569846.tif 000014
【図１４】
0003569846.tif 000015
【図１５】
0003569846.tif 000016
【図１６】
0003569846.tif 000017
【図１７】
0003569846.tif 000018
【図１８】
0003569846.tif 000019
【図１９】
0003569846.tif 000020
【図２０】
0003569846.tif 000021