(57)【特許請求の範囲】
【請求項１】
行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に行列配置された画素を含む画素アレイ部と、
該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
所定の位相関係でｎ系統に分かれた映像信号を供給するｎ本の映像ラインと、
各信号ラインに対応して配されており、ｎ本の信号ラインを単位として該ｎ本の映像ラインの各々との間に接続されたｎ個のスイッチを単位とするサンプリングスイッチ群と、
該ｎ個のスイッチを同時に駆動して対応するｎ本の信号ラインに該ｎ系統の映像信号をそれぞれサンプリングし、且つこのサンプリングを順次ｎ本の信号ライン毎に行ない、もって選択された行の画素に映像信号を書き込む水平駆動回路とからなる表示装置において、
前記ｎ本の映像ラインは上下に分かれて配されており、上半分の映像ラインは各スイッチを介して対応する各信号ラインに接続する一方、下半分の映像ラインも各スイッチを介して対応する各信号ラインに接続し、
前記水平駆動回路が上下に分割されており、上側の水平駆動回路は上半分の映像ラインから対応する信号ラインに各映像信号をサンプリングする一方、下側の水平駆動回路は下半分の映像ラインから対応する信号ラインに各映像信号をサンプリングし、
互いに隣り合う信号ラインは、一方が上側に配された映像ラインに接続し、他方が下側に配された映像ラインに接続されており、
前記画素アレイ部は、隣り合う画素列の間で奇数行離れた２行を単位としてゲートラインが配されており、
前記上下に分割された水平駆動回路は、同一のゲートラインに接続されて隣り合う画素に対して対応する信号ラインを通して互いに逆極性の映像信号を書き込み、
上側の水平駆動回路は上半分の映像ラインから各信号ラインに同極性の映像信号をサンプリングする一方、下側の水平駆動回路も下半分の映像ラインから各信号ラインに同極性の映像信号をサンプリングし、以って各映像ラインが感じる寄生容量のレベルを抑制し、ゴーストに対するマージンを上げることを特徴とする表示装置。
【請求項２】
所定のプリチャージ信号を供給するプリチャージラインも上下に分かれて配されており、
前記上下に分かれた水平駆動回路は、それぞれ上側のプリチャージラインからスイッチを通して対応する信号ラインにプリチャージ信号を印加し、下側のプリチャージラインからスイッチを通して対応する信号ラインにプリチャージ信号を印加することを特徴とする請求項１記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の表示装置に関する。より詳しくは、複数の画素に対して同時に映像信号を書き込んでいく「複数画素同時サンプリング方式」を採用する表示装置の配線改良技術に関する。
【０００２】
【従来の技術】
図４は、従来のアクティブマトリクス型表示装置の典型例を示すブロック図である。表示装置０は、画素アレイ部９、水平駆動回路６、垂直駆動回路４及びプリチャージ駆動回路８とで構成されている。画素アレイ部９は行状に配されたゲートライン１と、列状に配された信号ライン２と、両ラインが交差する部分に配された画素３とで構成されている。垂直駆動回路４は左右に分かれており、各ゲートライン１を両側から線順次駆動し、画素３を行単位で選択していく。水平駆動回路６は各信号ライン２に接続し、外部から供給される映像信号を各信号ライン２にサンプリングし、もって選択された画素３の行に映像信号を書き込む。この場合、個々の画素に対して順次映像信号を書き込んでいく「点順次駆動」を行なうのが一般的である。プリチャージ駆動回路８も各信号ライン２に接続されている。点順次駆動を行なう際、各画素に書き込む映像信号を１行毎に反転させる場合、画素アレイ部９の各列毎に配線された信号ライン２への映像信号のサンプリングによる充放電電流が大きいと、「縦スジ」として表示画面上に見えてしまう。この映像信号のサンプリングによる充放電電流をなるべく抑える為に、プリチャージ駆動回路８は映像信号の書き込みに先立って、あらかじめプリチャージラインを介して供給されたプリチャージ信号を各信号ライン２に印加しておく。このプリチャージは各画素３に対する映像信号の点順次書き込みに先行する形で行なわれ、やはり点順次でプリチャージ信号を信号ライン２にサンプリングする様にしている。
【０００３】
【発明が解決しようとする課題】
アクティブマトリクス型で点順次駆動を採用する表示装置では、パネルの高精細化に伴い、画素数は増加している。画素数の増加に伴い、１画素ずつ点順次駆動を行なうと、１画素当りに割り当てられる映像信号の書き込み時間が不足してしまう。これに対処する為、パネルに映像ラインを複数設けて複数の映像信号を入力し、複数画素に同時サンプリングすることで十分な書き込み時間を得ている。この場合、複数系統の映像信号の位相をあらかじめ相対的に調整しておく必要がある。従来のアクティブマトリクス型表示装置の規格（ＸＧＡ、ＳＸＧＡ）では、同時サンプリング数は１２である。しかし、更に画素の高精細化が進むに連れ、同時サンプリング数が１２では十分な書き込み時間が確保できなくなっている。例えば、ＵＸＧＡ規格では２４画素同時サンプリングを行なっており、この場合の映像ラインのレイアウトを図５に示す。
【０００４】
図５に示した表示装置の画素アレイ部は、行方向に配されたゲートライン１、列方向に配された信号ライン２及び各ゲートライン１と各信号ライン２が交差する部分に行列配置された画素３を含んでいる。図示の例の場合、画素３は薄膜トランジスタ（ＴＦＴ）と液晶セルＬＣとで構成されている。ＴＦＴのゲート電極は対応するゲートライン１に接続し、ソース電極は対応する信号ライン２に接続し、ドレイン電極は対応する液晶セルＬＣの一方の電極（画素電極）に接続している。液晶セルＬＣの他方の電極（対向電極）には、所定の対向電位が供給される。垂直駆動回路４は各ゲートライン１に接続し、順次画素３の行を選択する。このパネルには２４本の映像ラインＳＩＧ１〜ＳＩＧ２４が引き回されており、所定の位相関係で２４系統に分かれた映像信号を外部からパネルに供給している。図示の例では、２４本の映像ラインＳＩＧは、画素アレイ部と水平駆動回路６との間に引き回されている。サンプリングスイッチ群が映像ラインＳＩＧの束と列状の信号ライン２との間に配されている。このサンプリングスイッチ群は、２４本の信号ラインを単位として２４本の映像ラインＳＩＧの各々との間に接続された２４個のスイッチＨＳＷを単位として構成されている。水平駆動回路６はシフトレジスタの多段接続からなり、外部から供給されたクロックＨＣＫに応じて動作し、同じく外部から供給されたスタートパルスＨＳＴを順次転送することで、シフトレジスタの各段からドライブパルスＡ，Ｂ・・・を順次出力している。水平駆動回路６は、このドライブパルスにより、２４個のスイッチＨＳＷを同時に駆動して対応する２４本の信号ライン２に２４系統の映像信号ＳＩＧ１〜ＳＩＧ２４をそれぞれサンプリングし、且つこのサンプリングを順次２４本の信号ライン２毎に行ない、もって選択された行の画素３に映像信号ＳＩＧを書き込む。以下、本明細書では映像信号と映像ラインを同じ符号ＳＩＧで表わす場合がある。
【０００５】
画素アレイ部と下側のプリチャージ駆動回路８との間に、プリチャージラインＰＳＩＧが引き回されており、外部から所定レベルのプリチャージ信号ＰＳＩＧを供給する。ここでも、プリチャージラインとプリチャージ信号を同じ記号で表わす場合がある。１本のプリチャージラインＰＳＩＧと列状の信号ライン２との間に、別のサンプリングスイッチ群が設けられている。映像信号書き込み用のスイッチＨＳＷと同様に、このプリチャージ信号書き込み用のスイッチＰＳＷは、２４個を一組として、プリチャージ駆動回路８により開閉駆動される様になっている。従って、プリチャージ駆動回路８は、水平駆動回路６と同様の構成となっており、シフトレジスタの多段構成からなる。シフトレジスタは外部から供給されるクロックＰＣＫに応じて動作し、同じく外部から供給されるプリチャージスタートパルスＰＳＴを順次転送することで、ドライブパルスＡ’，Ｂ’・・・を出力している。
【０００６】
図６は、図５に示した表示装置の動作説明に供する波形図である。プリチャージスタートパルスＰＳＴが先行して入力され、その後続いて水平スタートパルスＨＳＴが入力される。又、水平駆動回路６に供給される動作クロックＨＣＫとプリチャージ駆動回路８に供給されるプリチャージ動作クロックＰＣＫは同一周波数のパルス列となっている。プリチャージ駆動回路８はＰＣＫに応じてＰＳＴを転送し、ＰＳＷ用のドライブパルスＡ’，Ｂ’，Ｃ’を順次出力する。これにより、２４個のＰＳＷを一組として同時駆動し、順次信号ライン２にプリチャージ信号を書き込む。これと平行に、水平駆動回路６はＨＣＫに応じて動作し、ＨＳＴを順次転送してＨＳＷ用の駆動パルスＡ，Ｂ，Ｃ・・・を出力する。これにより、２４本の信号ライン２を一組として、順次映像信号がサンプリングされていく。ＰＳＴがＨＳＴに先行している関係から、プリチャージ信号のサンプリングが映像信号のサンプリングに対して、先行する形で行なわれていく。
【０００７】
再び図５に戻って発明が解決しようとする課題を説明する。一般に、パネル内で交差する配線ライン間には寄生容量が発生する。特に、同時サンプリング方式では、２４本の映像ラインＳＩＧ１〜ＳＩＧ２４は、その各々が各信号ライン２と交差した引き回しとなり、交差部分の容量が、各映像ラインＳＩＧに寄生容量として付いてしまう。映像ラインの寄生容量が大きくなるに連れて、映像信号ＳＩＧは鈍ってしまい、いわゆる「ゴースト」と呼ばれる表示不良の原因となる。同時サンプリング数が倍増すれば、寄生容量も倍増し、映像信号パルスの鈍りは悪化し、ゴーストマージンが減少してしまう。特に、ドットライン反転駆動方式では、隣り合う映像ラインに供給される映像信号の極性は逆になっている。この為、各映像ラインが感じる容量値は更に増大し、ゴーストマージンは更に悪化してしまい、解決すべき課題となっている。
【０００８】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は複数画素同時サンプリング方式の表示パネルにおいて、配線の寄生容量を削減し、もってゴーストを抑制することを目的とする。係る目的を達成するために以下の手段を講じた。すなわち、本発明は、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に行列配置された画素を含む画素アレイ部と、該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、所定の位相関係でｎ系統に分かれた映像信号を供給するｎ本の映像ラインと、各信号ラインに対応して配されており、ｎ本の信号ラインを単位として該ｎ本の映像ラインの各々との間に接続されたｎ個のスイッチを単位とするサンプリングスイッチ群と、該ｎ個のスイッチを同時に駆動して対応するｎ本の信号ラインに該ｎ系統の映像信号をそれぞれサンプリングし、且つこのサンプリングを順次ｎ本の信号ライン毎に行ない、もって選択された行の画素に映像信号を書き込む水平駆動回路とからなる表示装置において、前記ｎ本の映像ラインは上下に分かれて配されており、上半分の映像ラインは各スイッチを介して対応する各信号ラインに接続する一方、下半分の映像ラインも各スイッチを介して対応する各信号ラインに接続し、前記水平駆動回路が上下に分割されており、上側の水平駆動回路は上半分の映像ラインから対応する信号ラインに各映像信号をサンプリングする一方、下側の水平駆動回路は下半分の映像ラインから対応する信号ラインに各映像信号をサンプリングする。互いに隣り合う信号ラインは、一方が上側に配された映像ラインに接続し、他方が下側に配された映像ラインに接続されている。前記画素アレイ部は、隣り合う画素列の間で奇数行離れた２行を単位としてゲートラインが配されており、前記上下に分割された水平駆動回路は、同一のゲートラインに接続されて隣り合う画素に対して対応する信号ラインを通して互いに逆極性の映像信号を書き込む。上側の水平駆動回路は上半分の映像ラインから各信号ラインに同極性の映像信号をサンプリングする一方、下側の水平駆動回路も下半分の映像ラインから各信号ラインに同極性の映像信号をサンプリングし、以って各映像ラインが感じる寄生容量のレベルを抑制し、ゴーストに対するマージンを上げることを特徴とする。
【０００９】
好ましくは、所定のプリチャージ信号を供給するプリチャージラインも上下に分かれて配されており、前記上下に分かれた水平駆動回路は、それぞれ上側のプリチャージラインからスイッチを通して対応する信号ラインにプリチャージ信号を印加し、下側のプリチャージラインからスイッチを通して対応する信号ラインにプリチャージ信号を印加する。
【００１０】
本発明によれば、パネルに設ける映像ラインは、パネル内部で上下に半分ずつ分割してレイアウトする。これに対応し、サンプリングスイッチ群及び水平駆動回路も上下に分けて配設する。この方式では、各映像ラインにオーバーラップする信号ラインの本数は従来に比べ半減する為、寄生容量も半減し、ゴーストマージンを上げることができる。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の好適な実施形態を示す回路図である。理解を容易にする為、図４及び図５に示した従来の表示装置と対応する部分には対応する参照番号を付してある。本表示装置は画素アレイ部、水平駆動回路、垂直駆動回路、サンプリングスイッチ群、映像ライン、プリチャージラインを含んでいる。但し、図示を簡略化する為垂直駆動回路は省いてある。画素アレイ部は、行方向に配されたゲートライン１、列方向に配された信号ライン２及び各ゲートライン１と各信号ライン２が交差する部分に行列配置された画素３とで構成されている。個々の画素３はＴＦＴと液晶セルＬＣとで構成されている。但し本発明はこれに限られるものではなく、ＴＦＴに代えて他の能動スイッチング素子を用いることができる。又、液晶セルＬＣに代えて他の電気光学素子を用いることができる。垂直駆動回路（図示せず）は、各ゲートライン１に接続し、順次画素３の行を選択する。映像ライン５は所定の位相関係で２４系統に分かれた映像信号ＳＩＧ１〜ＳＩＧ２４を供給する為に、２４本設けられている。但し、本発明はこれに限られるものではなく、一般に映像ライン５はｎ系統に分かれた映像信号を供給する為にｎ本設けられている。サンプリングスイッチ群は各信号ライン２に対応して配されており、２４本の信号ラインと２４本の映像ライン５との各々の間に接続された２４個のスイッチＨＳＷを単位としている。水平駆動回路はシフトレジスタの多段接続で構成されている。但し、図では１段のシフトレジスタのみを表わしてある。水平駆動回路は、２４個のスイッチＨＳＷを同時に駆動して、対応する２４本の信号ライン２に２４系統の映像信号ＳＩＧ１〜ＳＩＧ２４をそれぞれサンプリングし、且つこのサンプリングを順次２４本の信号ライン２毎に行ない、もって選択された行の画素３に映像信号ＳＩＧ１〜ＳＩＧ２４を書き込む。図では、２４個一組のＨＳＷ及び２４本一組の信号ライン２のみを表わしてある。これが、水平駆動回路のシフトレジスタ１段に対応している。
【００１２】
本発明の特徴事項として、２４本の映像ライン５は上下に分かれてレイアウトされている。上半分の映像ライン５は、各スイッチＨＳＷを介して対応する各信号ライン２に接続する一方、下半分の映像ライン５は同じく各スイッチＨＳＷを介して対応する各信号ライン２に接続している。本例の場合、互いに隣り合う信号ライン２は、一方が上側に配された映像ライン５に接続し、他方が下側に配された映像ライン５に接続している。これに対応して、水平駆動回路も上下に分割されている。上側の水平駆動回路６Ｕは上半分の１２本の映像ライン５から、対応する偶数番の信号ライン２に各映像信号ＳＩＧ１，ＳＩＧ３，・・・，ＳＩＧ２３をサンプリングする一方、下側の水平駆動回路６Ｄは下半分の１２本の映像ライン５から、対応する奇数番の信号ライン２に各映像信号ＳＩＧ２，ＳＩＧ４，・・・，ＳＩＧ２４をサンプリングする。
【００１３】
又、所定のプリチャージ信号ＰＳＩＧを供給するプリチャージライン７も、画素アレイ部の上下に分かれて配されている。これに応じて、プリチャージ用のスイッチ群ＰＳＷも、ＨＳＷと同様の構成で上下に分かれて形成されている。但し、図５に示した従来例と異なり、本実施形態ではプリチャージ駆動回路を別途設けることなく、上下の水平駆動回路６Ｕ，６Ｄで、それぞれプリチャージ駆動回路を兼ねている。即ち、上側の水平駆動回路６Ｕは、上側のプリチャージライン７からスイッチＰＳＷを通して対応する偶数番の信号ライン２にプリチャージ信号を印加する。下側の水平駆動回路６Ｄも、下側のプリチャージライン７からスイッチＰＳＷを通して対応する奇数番の信号ライン２にプリチャージ信号を印加する。この為、上側の水平駆動回路６Ｕは、前段側から先に出力されたドライブパルスＡを先行してＰＳＷに印加し、その後当該段から出力されたドライブパルスＣをＨＳＷに印加している。これにより、先にプリチャージ信号ＰＳＩＧをサンプリングした後、続いて映像信号ＳＩＧをサンプリングすることができる。下側の水平駆動回路６Ｄも同様である。
【００１４】
図２は、図１に示した表示装置の動作説明に供する波形図である。図示する様に、上側の水平駆動回路６Ｕには動作クロックＨＣＫとスタートパルスＨＳＴが供給される。これにより、水平駆動回路６ＵはＨＣＫに応じてＨＳＴを転送し、順次ドライブパルスＡ，Ｂ，Ｃ・・・を出力する。下側の水平駆動回路６Ｄも全く同様に上側の水平駆動回路６Ｕと同期して動作し、ドライブパルスＡ，Ｂ，Ｃ・・・を順次出力する。図１の例では、シフトレジスタの先行する段からドライブパルスＡが出力された時点で、２４個のＰＳＷが一斉に開き、２４本の信号ライン２に同時にプリチャージ信号ＰＳＩＧがサンプリングされる。その後一段おいて当該段からドライブパルスＣが出力されると、２４個のＨＳＷが一斉に開動作し、２４系統に分かれた映像信号ＳＩＧ１〜ＳＩＧ２４が、対応する２４本の信号ライン２に同時サンプリングされる。
【００１５】
上述した様に、２４本の映像ラインはパネル内部で上下に半分ずつ分割してレイアウトされ、同じく上下に分割された水平駆動回路（スキャナ）に割り当てられる。この方式では、各映像ラインのオーバーラップ数は従来方式に比べて半減する為、その寄生容量も半減し、ゴーストマージンを上げることができる。映像ラインを上下に分割してレイアウトする為に、例えば奇数の信号ラインは上側から、偶数の信号ラインは下側から各画素に映像信号を入力する。即ち、互いに隣り合う信号ラインは、一方が上側に配された映像ラインに接続し、他方が下側に配された映像ラインに接続する。この場合、上側の映像ラインと下側の映像ラインとで、互いに反対極性の映像信号を供給すると、画素アレイ部ではちょうどドット反転もしくはドットライン反転駆動となり、隣り合う信号ラインにサンプリングされる映像ラインの極性が逆になる。一方、上側で束ねられた映像ラインには同極性の映像信号が供給される為、映像ラインが感じる寄生容量値は増大せず、ドットライン反転駆動時のゴーストマージンを上げることができる。同様に、下側で束ねられた映像ラインにも同極性の映像信号が供給されることになる。
【００１６】
図１に示した実施形態では、プリチャージラインも上下に分割してレイアウトしている。これにより、プリチャージの上下方向の対称性がよくなる。この場合、パネル上下に設けた各水平駆動回路は、従来のプリチャージ駆動回路を兼ねた役割を担っている。前述した様に、図１の実施形態では、ＨＳＷに自段のシフトレジスタから出力されたドライブパルスを印加し、ＰＳＷには前側の他段のシフトレジスタから出力されたドライブパルスを印加している。これにより、同一画素につながるＨＳＷ，ＰＳＷを異なるタイミングでオンオフできる。具体的には、ＨＳＷに先行してＰＳＷをオンすることができる。尚、配線抵抗を上下で等しくする為、配線が長くなるパネル下部の映像ラインは、上部の映像ラインに比べて、線幅を太くすることが好ましい。
【００１７】
図３は、図１に示した実施形態において、格子状に画素を配列した通常の画素アレイ部に代えて、いわゆるドットライン反転方式に対応した画素アレイ部を採用した例を示している。互いに隣り合う信号ライン２Ｕ，２Ｄは、一方が上側に配された映像ライン（図示せず）に接続し、他方が下側に配された映像ライン（図示せず）に接続されている。画素アレイ部は、隣り合う画素列の間で奇数行離れた２行を単位としてゲートライン１が配されている。本例の場合は、１行離れた２行を単位としてゲートライン１が配されており、言わばゲートライン１が２行の画素間で１列毎に蛇行してレイアウトされている。上下に分割された水平駆動回路（図示せず）は、同一のゲートライン１に接続されて隣り合う画素３Ｕ，３Ｄに対して対応する信号ライン２Ｕ，２Ｄを通して互いに逆極性の映像信号Ｈ，Ｌを書き込む様にしている。
【００１８】
【発明の効果】
以上説明した様に、本発明によれば、複数の映像ラインをパネルの上下に半分ずつ分けて引き回し、同じく上下に分割された水平駆動回路に入力する。この方法で、各映像ラインの寄生容量を従来から半減し、映像信号の鈍りを抑えて、ゴーストを抑制することが可能である。
【図面の簡単な説明】
【図１】本発明に係る表示装置の実施形態を示す回路図である。
【図２】図１に示した実施形態の動作説明に供する波形図である。
【図３】本発明に係る表示装置の他の実施形態の主要部を示す模式図である。
【図４】従来の表示装置の典型例を示すブロック図である。
【図５】従来の表示装置の一例を示す回路図である。
【図６】図５に示した表示装置の動作説明に供するタイミングチャートである。
【符号の説明】
０・・・表示装置、１・・・ゲートライン、２・・・信号ライン、３・・・画素、４・・・垂直駆動回路、５・・・映像ライン、６，６Ｕ，６Ｄ・・・水平駆動回路、７・・・プリチャージライン、８・・・プリチャージ回路
【図１】
0003601499.tif 000002
【図２】
0003601499.tif 000003
【図３】
0003601499.tif 000004
【図４】
0003601499.tif 000005
【図５】
0003601499.tif 000006
【図６】
0003601499.tif 000007