(57)【特許請求の範囲】
【請求項１】
複数の光電変換部と、該光電変換部上に配置された開口を有する遮光手段と、を具備する光電変換素子において、
該遮光手段は、第１の遮光層と、該第１の遮光層上に層間絶縁膜を介して設けられた第２の遮光層と、を有しており、
該第１の遮光層は、隣接する２つの該開口を連通させる為の間隙を有し、
該第１の遮光層の該間隙上には、該第２の遮光層の遮光部が配置されていることを特徴とする光電変換素子。
【請求項２】
該層間絶縁膜は、ＣＶＤ法により堆積された絶縁膜と、塗布型絶縁膜の積層体である請求項１記載の光電変換素子。
【請求項３】
該間隙の辺の長さ（Ｌ１）は、該開口の辺の長さ（Ｌ２）の１／３以上である請求項１記載の光電変換素子。
【請求項４】
該層間絶縁膜は、酸化シリコン膜である請求項１記載の光電変換素子。
【請求項５】
該第２の遮光層上には該層間絶縁膜とは異なる材料からなる保護膜が設けられている請求項１記載の光電変換素子。
【請求項６】
該保護膜は、窒化シリコン膜である請求項５記載の光電変換素子。
【請求項７】
該遮光手段は、該光電変換部からの信号を処理する為の周辺回路の少なくとも一部の上に設けられた遮光部を有する請求項１記載の光電変換素子。
【請求項８】
該周辺回路はＣＭＯＳ回路である請求項７記載の光電変換素子。
【請求項９】
隣接する２つの該光電変換部の間には、素子分離領域が設けられている請求項１記載の光電変換素子。
【請求項１０】
該素子分離領域は、酸化シリコンからなる領域を含む請求項９記載の光電変換素子。
【請求項１１】
複数の光電変換部と、該光電変換部上に配置された開口を有する遮光手段と、を具備する光電変換素子において、
配線用の遮光性導電層と、該導電層上に層間絶縁膜を介して設けられた導電性遮光層と、を有しており、
該導電層は、隣接する２つの該開口を連通させる為の間隙を有し、
該導電層の該間隙上には該導電性遮光層の遮光部が配置され、該導電層に接続されていることを特徴とする光電変換素子。
【請求項１２】
１次元に配列した前記光電変換部の配列方向に沿った一方の側には、周辺回路を構成するトランジスタが配置されており、他方の側には基準電圧ラインが配置されている請求項１１記載の光電変換素子。
【請求項１３】
前記隣接する光電変換部の間には、複数の配線パターンが並んで配置されている請求項１１記載の光電変換素子。
【請求項１４】
前記隣接する光電変換部間にある前記導電性遮光層の遮光部は、配線の一部になっている請求項１１記載の光電変換素子。
【請求項１５】
請求項１又は１１に記載の光電変換素子と、該光電変換素子によって読み取るべき原稿を照明する為の光源と、を備えたイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージスキャナ、ファクシミリ、ビデオカメラ、デジタルカメラ等に用いられるイメージセンサ及びそれに構成される光電変換素子に関する。
【０００２】
【従来の技術】
電荷結合素子（ＣＣＤ）や、ホトトランジスタやホトダイオードを用いた増幅型又は非増幅型の固体撮像素子は、ラインセンサ或いはエリアセンサとして上記イメージスキャナ等の情報機器の電子の目として広く用いられている。
【０００３】
光電変換部（受光素子）と信号転送部等の周辺回路を同一基板上に作製するような光電変換素子の場合、受光素子上は層間絶縁膜や保護膜などの多層構造になっている。これら各層の材質が違うと屈折率が異なることによって光の多重干渉が生じる。その多層構造の分光感度特性を見るとリプルを生じており、その結果わずかな波長の違いによって光電変換素子の感度が大きく変換することがある。
【０００４】
よって、受光素子上の多層膜の膜厚がばらつくと分光感度特性は膜厚に応じてずれ、ある波長に対する感度のばらつきとなる。この事は複数の受光素子が配列された光電変換素子において、１チップ内である波長に対する感度がばらつくことを意味する。
【０００５】
受光素子上の膜厚を均一化するための技術は、特開平９−５５４８８に記載されている。図１６は、このような従来の光電変換素子の断面を示しており、１は基板、２は受光素子、３は第１層ポリシリコンゲート、４は第２層ポリシリコンゲート、５は遮光層、６は保護膜であり、この上に平坦化層７を設けている。ここでは、平坦化層上にオンチップレンズ９とカラーフィルタ８を形成している。
【０００６】
この平坦化層７は、絶縁性物質の平坦化前駆層を成膜した後、化学機械研磨（ＣＭＰ）により、凸部を除去して形成する。ＣＭＰ工程は、研磨剤や研磨パッドのランニングコストが高く、更には研磨に用いるアルカリ性研磨剤や研磨によって発生する研磨くずを除去する為に研磨後の洗浄を精密に行なわねばならず、非常に高コストの工程である。
【０００７】
【発明が解決しようとする課題】
そこで、ＣＭＰ工程を用いずに遮光層の上に平坦な絶縁膜を形成する為に、ＳＯＧ（スピンオングラス）を用いた塗布型絶縁膜を採用することを試みた。
【０００８】
しかしながら、遮光層が塗布の際のバリアになる為、同一チップ上の受光素子間での塗布型絶縁膜の厚さに差が生じることがあった。
【０００９】
例えば、図１７に示すように受光素子が遮光層５によって定められた開口ＯＰにてその位置が規定される場合、隣接する開口間には遮光層５が介在している為、この遮光層を乗り越えて塗布型絶縁膜の流動性の前駆物質が流動し難くなっている。従って、光電変換素子における中心付近の受光素子上の塗布型絶縁膜と該素子の端部付近の受光素子上の該膜とでは厚さに差が生じることがある。更に、複数の光電変換素子を作る為の一枚のウエハ上ではその差がより大きくなる。
【００１０】
そして、このような膜の厚さの差は、次のような場合、光電変換素子の特性として顕著に現われることとなる。
【００１１】
受光素子が多数配列されている光電変換素子を基板上に配置されたイメージセンサにおいて、光源に赤、緑、青の３色のＬＥＤを時系列に順次切り替えて原稿を照明してカラー画像を読み込む場合、受光素子上の多層膜の総膜厚が均一であっても、それぞれの膜の膜厚が異なると分光感度特性はずれを生じ、各々の波長において感度の分布曲線が異なり、正しい画像が得られなくなる。
【００１２】
【課題を解決するための手段】
本発明の目的は、遮光層が塗布の際のバリアにならず、同一チップ上の受光素子間での塗布型絶縁膜の厚さに差が生じ難い光電変換素子及びイメージセンサを提供することにある。
【００１３】
本発明は、複数の光電変換部と、該光電変換部上に配置された開口を有する遮光手段と、を具備する光電変換素子において、該遮光手段は、第１の遮光層と、該第１の遮光層上に層間絶縁膜を介して設けられた第２の遮光層と、を有しており、該第１の遮光層は、隣接する２つの該開口を連通させる為の間隙を有し、該第１の遮光層の該間隙上には、該第２の遮光層の遮光部が配置されていることを特徴とする。
また、本発明は、複数の光電変換部と、該光電変換部上に配置された開口を有する遮光手段と、を具備する光電変換素子において、
配線用の遮光性導電層と、該導電層上に層間絶縁膜を介して設けられた導電性遮光層と、を有しており、該導電層は、隣接する２つの該開口を連通させる為の間隙を有し、
該導電層の該間隙上には該導電性遮光層の遮光部が配置され、該導電層に接続されていることを特徴とする。
【００１４】
【発明の実施の形態】
図１は、本発明の一実施の形態による光電変換素子とその構成部品を示している。
【００１５】
（ａ）は素子の上面を、（ｂ）は第１の遮光層を、（ｃ）は第２の遮光層を、（ｄ）は（ａ）のＡＡ′線による断面を、（ｅ）は（ａ）のＢＢ′線による断面を示している。
【００１６】
図１の（ａ）、（ｄ）に示すように基板１上には光電変換部（受光素子）２が複数設けられており、基板１の上方には遮光手段としての第１の遮光層１１と第２の遮光層１２とが設けられている。
【００１７】
図１の（ａ）に示すように遮光手段は受光素子２上に光を通過させる開口ＯＰを有している。
【００１８】
図１の（ｂ）に示すように第１の遮光層１１は、隣接する開口ＯＰ同士を少なくとも開口の配列方向に連通させる長さｌ１の間隙ＧＰを有している。
【００１９】
図１の（ａ）、（ｃ）、（ｅ）に示すようにそして第１の遮光層１１の間隙ＧＰの上には、それを覆うように層間絶縁膜１３を介して第２の遮光層の遮光部１２ａが配置されている。
【００２０】
本実施の形態の光電変換素子によれば、受光素子間においては、第１の遮光層１１に間隙ＧＰが設けられている為、この間隙を通って層間絶縁膜となる前駆物質が流動する。こうして、図１の（ｄ）（ｅ）に示すように層間絶縁膜１３の厚さのバラツキは受光素子間で抑制され、均一な膜厚となる。
【００２１】
そして、この間隙ＧＰを通して光が基板１内に入射しないように、間隙ＧＰ上には、第２の遮光層１２の遮光部１２ａが配置されている。
【００２２】
これに対して、第１遮光層１１に間隙を設けずに開口ＯＰが個々に独立したものとして形成したとすると、受光素子間の断面はその受光素子間のどの部分においても図１の（ｄ）のようなものとなり、前駆物質の流動を妨げて、厚さｔ１、ｔ２に差が出来てしまう。
【００２３】
本発明に用いられる受光素子２としては、ショットキー接合、ＭＩＳ接合、ＰＮ接合又はＰＩＮ接合等をもつホトダイオードやホトトランジスタが挙げられ、必要に応じて受光素子間は、素子分離領域により電気的に又は物理的に分離され個々の受光素子はアイソレートされる。
【００２４】
本発明に用いられる遮光層１１、１２としては、それぞれ、純金属、合金、シリサイド等から形成される。具体的には、Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＣｕ，Ｃｒ，Ｍｏ，Ｗ，ＷＮ，Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ等の単一層又は積層体からなる導電体を用いるとよい。
【００２５】
本発明に用いられる層間絶縁膜としては、無機ＳＯＧ、有機ＳＯＧ等の流動性のある平坦化前駆物質を用いた塗布型絶縁膜が好ましく用いられる。又、必要に応じてＣＶＤ法で堆積された絶縁膜と組み合わせた多層膜であってもよい。
【００２６】
更に、第２の遮光層１２上に、それを覆うように窒化シリコン等からなる保護膜（パッシベーション膜）を形成してもよい。
【００２７】
遮光層Ｌ１の間隙の長さＬ１は、開口ＯＰの辺の長さＬ２の１／３以上あればよく、より好ましくは１／３以上３／３以下である。
【００２８】
図２は本発明の別の光電変換素子の平面図、図３は図２のＣＣ′線による断面図、図４は図２のＤＤ′線による断面図である。
【００２９】
図２に示すとおり、光電変換素子は、受光素子２上に開口ＯＰのある遮光手段を有している。
【００３０】
図３、図４を示すとおり、Ｓｉ等の半導体基板１９の表面側には、選択酸化などにより形成された絶縁材料からなる素子分離領域１５と、その間に受光素子２とが形成されている。
【００３１】
半導体基板１９の表面上には、不図示のポリシリコンゲート電極とその上に形成される配線とを絶縁する為の絶縁膜１６が設けられている。この絶縁膜１６は、ノンドープ或いはボロン（Ｂ）やリン（Ｐ）をドープした酸化シリコン膜で形成される。
【００３２】
絶縁膜１６の表面上には、前述したようにＡｌ等からなる第１の遮光層１１がスパッタリング等で形成されている。第１の遮光層１１の平面パターンは、図２に示すように開口ＯＰ間に間隙ＧＰを有する。この第１の遮光層１１として導電体を用いて、光電変換素子の配線の一部を形成してもよい。
【００３３】
第１の遮光層１１上には、層間絶縁膜１３が設けられている。
【００３４】
まず、プラズマＣＶＤ法により段差被覆性のよい酸化シリコンを３００ｎｍ〜５００ｎｍ程堆積し、次に、ＳＯＧのスピンコーティングを行い、熱処理した後エッチバックして１００ｎｍ〜４００ｎｍ厚の酸化シリコン膜（塗布型の層間絶縁膜）を形成し、更にその上にプラズマＣＶＤ法により、酸化シリコンを３００ｎｍ〜５００ｎｍ堆積することにより、層間絶縁膜１３を形成する。
【００３５】
ＳＯＧのスピンコーティングの時、前駆物質は、第１の遮光層１１の間隙ＧＰを通って隣の受光素子上に流れる為に、前駆物質は１つの受光素子２上に滞留することなくスムーズに流れ、膜厚の均一性が向上する。
【００３６】
層間絶縁膜１３の上には、第２の遮光層１２が、第１の遮光層１１の間隙ＧＰを覆うように設けられている。
【００３７】
この第２の遮光層１２の遮光部１２ａにより、受光素子間への光の入射が妨げられる。
【００３８】
そして、第２の遮光層１２上には、水分やアルカリイオン等の侵入を防止する為の保護膜１８が設けられている。この保護膜は、プラズマＣＶＤ法により堆積した窒化シリコン等で形成するとよい。
【００３９】
以上のとおり、遮光手段を互いにパターンの異なる複数の遮光層１１、１２で構成し、塗布絶縁膜の下層となる第１の遮光層１２には、隣接受光素子２間に間隙を形成することで、該絶縁膜の厚さを均一化する。又、遮光手段は少なくとも周辺回路２１の主要部分を遮光する。
【００４０】
次に図５を参照して本発明の光電変換素子に用いられる１画素分の周辺回路の一例を説明する。
【００４１】
光電変換部２を構成するホトダイオードのアノードは、リセット手段５１と、増幅部５２を構成するソースホロワアンプのｐＭＯＳトランジスタ５３のゲートに接続されている。
【００４２】
ホトダイオードのカソード及びソースホロワアンプの負荷となるｐＭＯＳトランジスタ５３’は、それぞれ高電位の基準電圧源に接続されている。
【００４３】
増幅された光信号は転送用のｎＭＯＳトランジスタ５４のオンによって転送されて蓄積容量５５に一旦蓄積される。
【００４４】
蓄積容量５５はソースホロワアンプのｐＭＯＳトランジスタ５６のゲートに接続されているので、ソースホロワの出力は、蓄積容量に蓄積される電圧に依存して増幅される。このｎＭＯＳトランジスタ５４、蓄積容量５５、ソースホロワアンプとなるｐＭＯＳトランジスタ５６、負荷用のｐＭＯＳトランジスタ５６’は信号保持手段となっている。
【００４５】
この信号保持手段の出力はノイズ信号除去手段に接続されている。
【００４６】
ノイズ信号除去手段は、一対のサンプリング回路のペアからなり、その一方は、ノイズ転送用のｎＭＯＳトランジスタ５７、ノイズ保持容量５９、リセット用ｎＭＯＳトランジスタ６１、走査用トランジスタ６４’からなる。
【００４７】
他方は、光信号転送用のｎＭＯＳトランジスタ５８、光信号保持容量６０、リセット用ｎＭＯＳトランジスタ６２、走査用トランジスタ６４からなる。
【００４８】
図６は、図５の回路の動作を説明する為のタイミングチャートである。スタートパルスＳＰが入力に従って、まずリセット用ｎＭＯＳトランジスタ６１、６２のゲートの端子φＣＲにハイレベルのパルスが入力されノイズ保持容量５９と光信号保持容量６０とが低電位（グランドレベル）の基準電圧にリセットされる。
【００４９】
端子φＴＮにハイレベルのパルスが入力され、ノイズ転送用ｎＭＯＳトランジスタ５７がオンして、容量５５に蓄積された電圧に応じて増幅された出力電圧をノイズ保持容量５９に読み出す。この出力電圧は、前のフィールドにおいて、光電変換部２がリセットされた直後のノイズ電圧である。
【００５０】
そして、端子φＴ１にハイレベルのパルスが入力され、転送用のｎＭＯＳトランジスタ５４がオンして、増幅部の出力電圧を蓄積容量５５に読み出す。この出力電圧は現フィールドの光信号電圧である。
【００５１】
続いて端子φＴＳにハイレベルのパルスが入力されると、光信号転送用のｎＭＯＳトランジスタ５８がオンして、光信号は容量６０に読み出されて保持される。
【００５２】
次に、端子φＲにハイレベルのパルスを入力してリセット用ｎＭＯＳトランジスタＲＴをオンして、ホトダイオードのアノードを、リセット用の基準電圧源ＶＳＲに接続して、リセット電位にリセットする（期間ｔｒ）。続いて端子φＴＩにハイレベルのパルスを入力してｎＭＯＳトランジスタ５４をオンしてホトダイオードのリセット直後の電圧成分をノイズ電圧として容量５５に読み出す（期間ｔｎ１）。
【００５３】
そしてホトダイオードが光キャリアの蓄積動作を行っている最中に、ノイズ保持容量５９と光信号保持容量６０に保持された電圧はそれぞれ走査用トランジスタ６４，６４’を介して共通出力信号線６５，６６に出力される。
【００５４】
共通出力信号線６５，６６には、差分回路６７が接続されており、光信号電圧からノイズ電圧を差し引く処理が行われる。
【００５５】
蓄積容量５５に保持されているノイズ電圧は、再び端子φＴＮにハイレベルのパルスが入力されることで容量５９に転送される（期間ｔｎ２）。そして、再び端子φＴ１にハイレベルのパルスが入力され、光信号が蓄積容量に保持され（期間ｔｓ１）、端子φＴＳにハイレベルのパルスが入力されることで光信号は容量６０に転送される（期間ｔｓ２）。そして、次の蓄積期間において、容量５９，６０に蓄積されたノイズ及び光信号は画素毎に順次走査されて差分処理がなされる。
【００５６】
図７は、半導体チップ上の光電変換素子のレイアウトの一例を示す図であり、受光素子２の配列に沿って、一方の側（図中上方）には、高電位ＶＤＤの電圧ライン２１、リセット電位ＶＳＲのリセットライン２２、接地電位のグランドライン２３等の基準電圧を供給する基準電圧ラインが基準電圧ライン配置部２４に配されている。
【００５７】
受光素子アレイの他方の側（図中下方）には周辺回路としてのリセット手段、増幅部、信号保持手段、ノイズ信号除去手段が各配置部２５、２６、２７に配置されており、周辺回路を構成する各トランジスタは主として第２の遮光層により実質的に遮光されている。
【００５８】
図８は、本発明の別の光電変換素子の上面を示す図であり、遮光手段のパターンを示している。図９は図８に対応した第１及び第２の遮光層の各パターンを示している。
【００５９】
７４，７５は第１の遮光層であり、ここでは、７４及び７５は配線を兼ねている。７４，７５は例えば接地ラインやリセットラインである。
【００６０】
第１の遮光層７４，７５の上層には、塗布型絶縁膜を介して第２の遮光層７０，７１，７２，７３が配されており、周辺回路を遮光している。
【００６１】
第１の遮光層７４，７５は、前述したように開口の縦辺の３分の１以上の間隔をおいて上下に分離している。
【００６２】
その為、塗布型絶縁膜に設けられたコンタクトホールＣＮを介して、該間隔を覆う位置にある第２の遮光層の遮光部７１，７２とそれぞれ接続されている。
【００６３】
こうして、図中下方にある周辺回路には、遮光部７２を通して接地電圧が、層７０を通して高電位の電圧が、遮光部７１を通じてリセット電圧が、図中上方から供給される。
【００６４】
第１の遮光層７４，７５の間には、それらのすき間を埋め且つ電気的接続を得るように第２の遮光層の遮光部７３が配されている。それでも尚、受光素子間には光の通るすき間が残るが、この下は素子分離領域となる為それ程問題にはならない。
【００６５】
図９は、図８における第１の遮光層１１と第２の遮光層１２のパターンを示している。
【００６６】
図１０に本発明の光電変換素子を使用した密着型イメージセンサの例を示す。複数の受光素子を１次元的に配列した光電変換素子３１をセラミック基板あるいはガラスエポキシ基板３２上に複数個１ライン状又はスタガー状に配置し、ワイヤーボンディングによって基板３２上の配線に電気的に接続し、保護のために光電変換装置上をシリコーン樹脂等からなるチップコート剤３３で覆う。この基板３２と、原稿からの反射光を集光し、受光素子表面で結像させるレンズアレイ３４と、赤、緑、青色の光を発生するＬＥＤ光源３５と、透明部材からなる原稿支持体３６と、を組み立てて密着型イメージセンサを構成している。
【００６７】
ＬＥＤ光源３５が、赤のみを発光している時、光電変換素子３１を駆動して赤色情報を読み取る。次に赤色及び青色ＬＥＤを消灯し、緑色ＬＥＤを点灯して緑色情報を読み取る。最後に青色ＬＥＤのみを点灯し、青色情報を読み取る。こうして、カラーフィルターを用いることなくカラー原稿のカラーの画像読み取りが可能になる。
【００６８】
図１１は、密着型イメージセンサ用の光電変換素子における、開口の辺の長さに対する第１の遮光層の間隙ＧＰの長さの比と、明出力ばらつき不良率と、の関係をグラフに示したものである。間隙の割合がおよそ１／３になるまでは不良率は減少し、それ以上は不良率の変化はほとんどない。
【００６９】
以上のことより、この構成をとることで層間絶縁膜の膜厚ばらつきが減少し、分光感度のずれを抑えることができ、感度ばらつきが低減した。
【００７０】
図１２、１３は本発明の更に別の実施形態による光電変換素子の上面と断面を示す。
【００７１】
図８に示した素子と異なる点は、ホトダイオードの一方の電極・配線７６が開口内に延出している点である。
【００７２】
半導体基板１９の表層には、ホトダイオードの一方のアノード又はカソードとなる半導体領域７７が島状に１つの開口内に１つ設けられており、絶縁膜１６のコンタクトホールを介して第１の遮光層７４、７５と同じ膜で構成された電極配線７６に接続されている。
【００７３】
２は受光によりキャリアを発生し、且つ空乏層となる光電変換部（受光素子）である。
【００７４】
各受光素子の間には素子分離領域１５が設けられている。
【００７５】
そして、素子分離領域１５の上に受光素子間を遮光する第１の遮光層７４、７５と第２の遮光層７０、７１、７２が設けられている。
【００７６】
又、必要に応じて第２の遮光層７０と、電極配線７６と、はそれらの間の容量を小さくする為、図１２のように第２の遮光層７０に切り欠き部７９を設けてもよい。
【００７７】
本例においても各受光素子間の遮光手段が規準電圧ラインとなっており、規準電圧ラインの寄生抵抗を低くし各画素間のバラツキを抑えている。
【００７８】
図１４は本発明の光電変換素子の一画素分の回路図である。
【００７９】
図５に示したものと異なる主な点は、ホトダイオードとＭＯＳトランジスタ５３のゲートとの間に電荷転送用のＭＯＳトランジスタ８１を設けた点、、図５の信号保持手段を省略した点、出力信号線のリセットを一対のＭＯＳトランジスタ６１で同時に行う点、いくつかのＭＯＳトランジスタの導電型が逆になっている点等である。
【００８０】
図１５はその動作タイミングチャートを示す。
【００８１】
まず、ｎＭＯＳトランジスタＲＴによりリセットを行った直後に、ｎＭＯＳトランジスタ５７をオンして容量５９にリセットノイズ成分を蓄積する。
【００８２】
ホトダイオードに蓄積された光信号電荷はＭＯＳトランジスタ８１をオンすることによりｎＭＯＳトランジスタ５３のゲートに転送・蓄積される。ｎＭＯＳトランジスタ５８をオンすることにより、ｎＭＯＳトランジスタから増幅された光信号を容量６０に蓄積する。不図示の水平シフトレジスタにより一対のｎＭＯＳトランジスタ６４’、６４がオンして、リセットノイズ成分と光信号成分との差分が差動アンプ８７より出力される。こうして一画素分のリセットノイズ成分が除去された光信号が得られる。次に、不図示のトランジスタ６４（Ｎ＋１）がオンして隣の画素から光信号を得る。
【００８３】
図１２〜図１４の例では、各画素における接地電圧（リセット電圧）は遮光部７２、７５を介して供給し、高電位の基準電圧は７０又は７４を介して供給するようにしてもよい。
【００８４】
図８や図１２に示した光電変換素子の製造方法について簡単に述べる。
【００８５】
Ｓｉウエハを用意し、選択酸化により酸化シリコンからなる厚い絶縁膜（素子分離領域）１５を作る。各ＭＯＳトランジスタのゲート電極を形成し、ソース・ドレイン及び半導体領域７７を形成する。ＣＶＤ等により絶縁膜１６を形成し、コンタクトホールを開ける。第１の遮光層７４、７５や電極・配線７６となるＡｌのような導電膜を形成し、遮光パターン及び配線パターンにエッチングする。
【００８６】
ＳＯＧの前駆物質をスピンコートし、熱処理して塗布型絶縁膜の層間絶縁膜１３を形成する。スルーホールを絶縁膜１３に開けて、第２の遮光層７０、７１、７２となるＡｌのような導電膜を形成し、遮光パターン及び配線パターンにエッチングする。ＣＶＤ等により保護膜１８を形成する。
【００８７】
以上のように、第１の遮光層７４、７５、７６の上に塗布される絶縁膜用前駆物質は第１の遮光層の間隔を通って流動する。よって、この構成をとることで層間絶縁膜の膜厚ばらつきが減少し、分光感度のずれを抑えることができ、感度ばらつきが低減した。
【００８８】
ＭＯＳトランジスタ８１を電荷転送ＭＯＳゲートに変えて、半導体領域７７に蓄積されたキャリアを全てトランジスタ５３のゲートに接続された拡散層に転送し、半導体領域７７を完全に空乏化するように構造を変更することも好ましいものである。
【００８９】
【発明の効果】
本発明によれば、第１の遮光層に設けられた間隙を通じて塗布型絶縁膜の前駆物質が流れる為に１チップ内の少なくとも隣接受光素子間で絶縁膜の膜厚の差が抑制される。
【００９０】
更に、該間隙を覆うように第２の遮光層が設けられているので、受光素子間を遮光し、不要な光生成キャリアの発生を抑制することが出来る。
【００９１】
こうして、比較的低コストで、均一な膜厚の絶縁膜を形成でき、感度ばらつきの小さい光電変換素子を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の光電変換素子の構造を説明する為の模式図。
【図２】本発明の光電変換素子の上面図。
【図３】図２のＣＣ’線による光電変換素子の断面図。
【図４】図２のＤＤ’線による光電変換素子の断面図。
【図５】本発明の光電変換素子の一部の回路図。
【図６】本発明の光電変換素子の動作タイミングチャートを示す図。
【図７】本発明の光電変換素子の回路ブロックのレイアウトを示す図。
【図８】本発明の光電変換素子の上面図。
【図９】本発明の光電変換素子に用いられる遮光手段の上面図。
【図１０】本発明によるイメージセンサの断面図。
【図１１】遮光層の開口の辺の長さに対する間隙の長さと、明出力のばらつき不良率と、の関係を示す図。
【図１２】本発明よる別の光電変換素子の上面図。
【図１３】図１２のＥＥ’線による断面図。
【図１４】本発明よる別の光電変換素子の回路図。
【図１５】本発明による光電変換素子の動作タイミングチャートを示す図。
【図１６】従来の光電変換素子の断面図。
【図１７】光電変換素子の上面図。
【符号の説明】
１  基板
２  光電変換部（受光素子）
１１  第１の遮光層
１２  第２の遮光層
１３  層間絶縁膜
ＯＰ  開口
ＧＰ  間隙
【図１】
0003586128.tif 000002
【図２】
0003586128.tif 000003
【図３】
0003586128.tif 000004
【図４】
0003586128.tif 000005
【図５】
0003586128.tif 000006
【図６】
0003586128.tif 000007
【図７】
0003586128.tif 000008
【図８】
0003586128.tif 000009
【図９】
0003586128.tif 000010
【図１０】
0003586128.tif 000011
【図１１】
0003586128.tif 000012
【図１２】
0003586128.tif 000013
【図１３】
0003586128.tif 000014
【図１４】
0003586128.tif 000015
【図１５】
0003586128.tif 000016
【図１６】
0003586128.tif 000017
【図１７】
0003586128.tif 000018