(57)【特許請求の範囲】
【請求項１】
裏面に複数の半田ボールが設けられた電子部品が、各半田ボールにそれぞれ対応する複数の半田接続パッドが表面に設けられた基板上に、各半田パッドおよび各半田接続パッド同士が接続された状態で実装される電子部品実装体であって、
それぞれが共通電位とされる一対の半田ボールにそれぞれ対応して前記基板表面に設けられた半田接続パッドに、それぞれ配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された検査用チェックパッドと、
該検査用チェックパッドと、前記半田パッドの共通電位とされる端子とに配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された共通電位用チェックパッドと、
を具備することを特徴とする電子部品実装体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ／Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の電子部品がプリント配線基板に実装される電子部品実装体に関し、さらに詳述すれば、電子部品が正常に実装されているかを容易に検査することができる電子部品実装体に関する。
【０００２】
【従来の技術】
ＢＧＡ型、ＣＳＰ型等の電子部品をプリント配線基板に実装すると、電子部品がプリント配線基板上に正常に実装されているか、すなわち、プリント配線基板の半田接続パッドと、電子部品の半田ボール（半田バンプ）とが正常に接続されているかを検査する必要がある。この場合には、通常、ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）端子を用いて行われるバンダリスキャンテスト等によって、全ての端子の接続状態が検査されている。
【０００３】
しかし、このような方法では、検査器具が高価であり、しかも、検査専用プログラムの開発が必要である等の問題があり、より簡易な実装検査方法が要望されている。
【０００４】
ＢＧＡ型あるいはＣＳＰ型の電子部品をプリント配線基板に実装する場合、各コーナー部分における半田ボールと半田パッドとの接続が、しばしば問題になる。
【０００５】
このために、特開平１１−２６９０３号公報には、ＢＧＡ型の電子部品が実装される実装基板の各コーナー部に、接続確認用の一対の半田バンプをそれぞれ設けて、電子部品が実装された後に、各半田バンプに基づいて、電子部品が正常に実装されているかを確認する方法が開示されている。この場合、接続確認用の一対の半田バンプの間隔が、他の半田バンプの配置間隔よりも狭く形成されており、半田バンプの溶融によって、相互に導通されるようになっている。
【０００６】
このような構成では、接続確認用の一対の半田バンプの間隔が狭くなっているために、半田バンプの表面張力等によって、各半田バンプ同士が、溶融される前に、導通状態になるおそれがある。このような問題を回避するためには、半田バンプを精度よく形成する必要があるが、半田バンプを精度よく形成することは容易ではなく、また、コストアップを招くおそれもある。さらに、実装基板上に電子部品が実装された後に、接続確認のための導通検査を実施するためには、電子部品の表面に検査用の端子を設ける必要もある。
【０００７】
特開平１１−５４８８１号公報には、ＢＧＡ型の電子部品に接続確認用の半田バンプを設けるとともに、実装基板にも、その半田パッドに接続される接続確認のためのチェック用パッドを設ける構成が開示されている。この場合、接続確認用の半田バンプは、他の半田バンプよりも小さく形成されており、接続用半田バンプがチェック用パッドと接続されることによって、他の半田バンプおよびパッドも接続されたものと判断するようになっている。
【０００８】
このような構成も、接続確認用の半田バンプを他の半田バンプよりも小さく形成する必要があり、その形成が容易ではなく、また、コストアップを招くおそれもある。さらに、実装基板上に電子部品が実装された後に、接続確認のための導通検査を実施するためには、電子部品の表面に検査用の端子を設ける必要もある。また、接続確認用の半田バンプに対して、他の半田バンプが大きくなっているために、他の半田バンプが実装基板におけるパッドに接続された場合に大きく変形するおそれがある。このように半田バンプが大きく変形すると、隣接する他の半田パッド同士が導通状態になる。
【０００９】
特開平１１−８７００３号公報には、各コーナー部における半田ボールと半田接続パッドとの接続状態を検査することにより、全ての半田ボールと半田パッドとの検査に代用する実装検査システムが開示されている。このような実装検査システムによって、短時間で、しかも、低コストで、電子部品の実装状態を検査することができる。
【００１０】
図６は、このような実装検査システムに使用されるＢＧＡ型またはＣＰＳ型の電子部品の一例を示す表面図である。この電子部品３０は、内部配線板３５の表面上に、ＬＳＩチップ３２が搭載されており、ＬＳＩチップ３２表面に設けられたＩＯ＿ＢＵＦＦＥＲ３２ａと内部配線板３５とが、ボンディングワイヤ３４によってワイヤーボンディングされている。そして、ＬＳＩチップ３２が、ボンディングワイヤ３４とともに樹脂にて封止されて方形パッケージとされている。
【００１１】
図７は、その電子部品の裏面図である。内部配線板３５の裏面には、多数の半田ボール２３が、ＬＳＩチップ３２が設けられた中央部を除く周縁部に沿って四角形の枠状に設けられている。なお、各半田ボール２３は、縦方向に沿って順番に付けられたアルファベットと、横方向に沿って順番に付けられた番号とによって、それぞれが特定されるようになっている。
【００１２】
内部配線板３５の各コーナー部に配置された１つの半田ボール２２に対してそれぞれ隣接して配置された一対の半田ボール２３（黒丸で示す）、すなわち、「Ａ−２」および「Ｂ−１」、「Ａ−３４」および「Ｂ−３５」、「ＡＰ−１」および「ＡＲ−２」、「ＡＰ−３５」および「ＡＲ−３４」にてそれぞれ示される各一対の半田ボール２３同士が、内部配線板１５の裏面に沿って設けられた配線パターン２４によって、それぞれ相互に接続されている。また、縦方向に対向した各コーナー部における一方の半田ボール２３同士、すなわち、「Ｂ−１」の半田ボール２３と、「ＡＰ−１」の半田ボール２３とが、配線パターン２４ａによって接続されるとともに、「Ｂ−３５」の半田ボール２３と、「ＡＰ−３５」の半田ボール２３とが、配線パターン２４ａによって接続されている。
【００１３】
図８は、このような電子部品３０が実装されるプリント配線基板２６の表面図である。プリント配線基板２６の表面には、電子部品３０の内部配線板３５の裏面に設けられた各半田ボール２２および２３に対応した半田接続パッド３６および２９がそれぞれ設けられている。また、プリント配線基板２６の表面には、実装される電子部品３０の外形に対応した四角形の表示線がシルク印刷によって形成された外形シルク表示３１が設けられており、この外形シルク表示３１によって、電子部品３０の実装位置が示されている。
【００１４】
プリント配線基板２６の表面には、実装される電子部品３０（図６および図７参照）に設けられた各半田ボール２２および２３（図６および図７参照）と、プリント配線基板２６に設けられた各半田接続パッド３６および２９とを、それぞれ特定するための番号およびアルファベットがシルク印刷によってそれぞれ形成されたシルク表示２０ａおよび２０ｂがそれぞれ設けられている。
【００１５】
プリント配線基板２６の表面には、外形シルク表示３１の外側であって、外形シルク表示３１を形成する４本の外形線の中央部に対応して、一対のチェックパッド２７がそれぞれ設けられている。各チェックパッド２７には、プリント配線基板２６の表面に、外形シルク表示３１を形成する各外形線に沿ってそれぞれ設けられた配線パターン２８の一方の端部が、それぞれ接続されている。各配線パターン２８の他方の端部は、外形シルク表示３１の各コーナー部にそれぞれ配置された半田接続パッド２９にそれぞれ接続されている。配線パターン２８がそれぞれ接続される各半田接続パッド２９は、電子部品３０における内部配線板３５の各コーナー部にそれぞれ設けられた各半田ボール２３にそれぞれ対応している。
【００１６】
各チェックパッド２７の近傍には、それぞれのチェックパッド２７を特定するためのシルク表示２０ｃが、シルク印刷によって形成されている。外形シルク表示３１における横方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド２７は、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」と、それぞれシルク表示２０ｃによって表示されており、これらの各チェックパッド２７に対向して配置された一対のチェックパッド２７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｆ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｅ」と、それぞれシルク表示２０ｃによって表示されている。
【００１７】
さらに、外形シルク表示３１における縦方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド２７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｄ」と、それぞれシルク表示２０ｃによって表示されており、これらの各チェックパッド２７に対向して配置された一対のチェックパッド２７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｈ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｇ」と、それぞれシルク表示２０ｃによって表示されている。
【００１８】
図９は、電子部品３０がプリント配線基板２６に実装された状態における各半田接続パッド２９の状態を示す平面図である。電子部品３０がプリント配線基板２６に正常に実装されると、電子部品３０の裏面に設けられた各半田ボール２２および２３と、プリント配線基板２６の表面に設けられた各半田接続パッド３６および２９とが、それぞれ相互に接続される。
【００１９】
電子部品３０がプリント配線基板２６に実装されると、電子部品３０が正常に実装されているかが検査される。例えば、「Ａ−３４」および「Ｂ−３５」によって示される半田ボール２３と、同様に「Ａ−３４」および「Ｂ−３５」によって示される半田接続パッド２９とが、正常に接続されているかを検査する場合には、「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」表示のチェックパッド２７と、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」表示のチェックパッド２７との間の導通が検査される。同様に、他の一対のチェックパッド２７同士の導通も検査される。
【００２０】
【発明が解決しようとする課題】
このような構成の実装検査システムでは、方形状の電子部品３０における一対の辺に沿って配線パターン２４ａをそれぞれ設ける必要がある。これらの配線パターン２４ａは、内部配線板３５上において、半田ボール２２の外側に設けるか、積層構造にする必要があり、その結果、電子部品３０全体が大型化するおそれがある。
【００２１】
これに対して、このような配線パターン２４ａを、内部配線板３５の表面において、全半田ボール２２が設けられた枠状領域内に設けることも可能である。しかしながら、この場合には、図６に示すように、配線パターン２４ａは、ＬＳＩチップ３２と、内部配線板３５とをボンディングするワイヤー３４と交差した状態で設けなければならず、容易に配線することができないという問題がある。
【００２２】
本発明は、このような問題を解決するものであり、その目的は、電子部品が大型化するおそれがなく、電子部品が正常に実装されていることを容易に検査することができる電子部品実装体を提供することにある。
【００２３】
本発明の他の目的は、電子部品に対して、特別な部材、配線パターン等を設けることなく、電子部品が正常に実装されていることを容易に検査することができる電子部品実装体を提供することにある。
【００２６】
【課題を解決するための手段】
本発明の電子部品実装体は、裏面に複数の半田ボールが設けられた電子部品が、各半田ボールにそれぞれ対応する複数の半田接続パッドが表面に設けられた基板上に、各半田パッドおよび各半田接続パッド同士が接続された状態で実装される電子部品実装体であって、それぞれが共通電位とされる一対の半田ボールにそれぞれ対応して前記基板表面に設けられた半田接続パッドに、それぞれ配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された検査用チェックパッドと、該検査用チェックパッドと、前記半田パッドの共通電位とされる端子とに配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された共通電位用チェックパッドと、を具備することを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２８】
＜実施形態１＞
図１は、本発明の実装検査システムに用いられるＢＧＡ型またはＣＰＳ型の電子部品の一例を示す裏面図、図２は、その電子部品の内部構造を示す断面図である。
【００２９】
ＢＧＡ型またはＣＰＳ型の電子部品１は、図２に示すように、内部配線板１５の表面上にＬＳＩチップ１２が搭載されており、ＬＳＩチップ１２と内部配線板１５とが、ボンディングワイヤ１４によってワイヤーボンディングされている。そして、ＬＳＩチップ１２が、ボンディングワイヤ１４とともに樹脂１３にて封止されて方形パッケージとされている。
【００３０】
図１に示すように、内部配線板１５の裏面には、多数の半田ボール２が、ＬＳＩチップ１２が実装される中央部を除く周縁部に沿って四角形の枠状に設けられている。半田ホール２は、図１に示す縦方向には、６個ずつ横方向に並んだ状態で配置されており、また、横方向には、５個ずつ縦方向に並んだ状態で配置されている。そして、横方向の中央部においては、縦方向に並んだ５個の半田接続パッド２に対して１個の半田接続パッドが中央部側に並んでそれぞれ配置されている。
【００３１】
なお、各半田ボール２は、縦方向に沿って順番に付けられたアルファベットと、横方向に沿って順番に付けられた番号とによって、それぞれが特定されるようになっている。
【００３２】
内部配線板１５の各コーナー部に配置された１つの半田ボール２に対してそれぞれ隣接して配置された一対の半田ボール３（黒丸で示す）、すなわち、「Ａ−２」および「Ｂ−１」、「Ａ−３４」および「Ｂ−３５」、「ＡＰ−１」および「ＡＲ−２」、「ＡＰ−３５」および「ＡＲ−３４」にて、それぞれ示される各一対の半田ボール３が、内部配線板１５の裏面に沿って設けられた配線パターン４によって、それぞれ相互に接続されている。各配線パターン４は、前述した内部配線板１５あるいはＬＳＩチップ１２の内部に接続されている。
【００３３】
図３は、このようなＢＧＡ／ＣＳＰ型の電子部品１が実装されるプリント配線基板６の表面図である。プリント配線基板６の表面には、ＢＧＡ／ＣＳＰ型の電子部品１の内部配線板１５の裏面に設けられた各半田ボール２および３に対応した半田接続パッド１６および９がそれぞれ設けられている。また、プリント配線基板６の表面には、実装される電子部品１の外形に対応した四角形の外形線がシルク印刷によって形成された外形シルク表示１１が設けられており、この外形シルク表示１１によって、電子部品１の実装位置が示されている。
【００３４】
プリント配線基板６の表面には、実装される電子部品１に設けられた各半田ボール２および３とプリント配線基板６に設けられた各半田接続パッド１６および９とをそれぞれ特定するための番号およびアルファベットがシルク印刷によってそれぞれ形成されたシルク表示１０ａおよび１０ｂがそれぞれ設けられている。各シルク表示１０ａおよび１０ｂは、外形シルク表示１１の横方向に延びる一方の外形線および縦方向に延びる一方の外形線に沿って、それぞれシルク印刷によって形成されている。
【００３５】
プリント配線基板６の表面には、外形シルク表示１１の外側であって、外形シルク表示１１を形成する４本の外形線の中央部に対応して、一対のチェックパッド７がそれぞれ設けられている。各チェックパッド７には、プリント配線基板６の表面に、外形シルク表示１１を形成する各外形線に沿ってそれぞれ設けられたパターン配線８の一方の端部が、それぞれ接続されている。各配線パターン８の他方の端部は、外形シルク表示１１の各コーナー部にそれぞれ配置された半田接続パッド９にそれぞれ接続されている。配線パターン８がそれぞれ接続される各半田接続パッド９は、ＢＧＡ／ＣＳＰ型の電子部品１における内部配線板１５の各コーナー部にそれぞれ設けられた各半田ボール３にそれぞれ対応している。
【００３６】
各チェックパッド７の近傍には、それぞれのチェックパッド７を特定するためのシルク表示１０ｃが、シルク印刷によって形成されている。外形シルク表示１１における横方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド７は、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」と、それぞれシルク表示１０ｃによって表示されており、これらの各チェックパッド７に対向して配置された一対のチェックパッド７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｆ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｅ」と、それぞれシルク表示１０ｃによって表示されている。
【００３７】
さらに、外形シルク表示１１における縦方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｄ」と、それぞれシルク表示１０ｃによって表示されており、これらの各チェックパッド７に対向して配置された一対のチェックパッド７は、「ＣＨＥＣＫ  ＰＡＤ＿Ｈ」および「ＣＨＥＣＫ  ＰＡＤ＿Ｇ」と、それぞれシルク表示１０ｃによって表示されている。
【００３８】
このようなプリント配線基板６に対して、ＢＧＡ／ＣＳＰ型の電子部品１が実装される。ＢＧＡ／ＣＳＰ型の電子部品１は、プリント配線基板６の外形シルク表示１１に合わせて配置される。外形シルク表示１１の外形線は、ＢＧＡ／ＣＳＰ型電子部品１がプリント配線基板６の表面に正常に実装された場合には、全てを目視することができ、ＢＧＡ／ＣＳＰ型の電子部品１が少しでもずれて実装されると、外形線は見えなくなるようになっている。
【００３９】
ＢＧＡ／ＣＳＰ型の電子部品１がプリント配線基板６に正常に実装されると、ＢＧＡ／ＣＳＰ型電子部品１の裏面に設けられた各半田ボール２および３と、プリント配線基板６の表面に設けられた各半田接続パッド１６および９とが、それぞれ相互に接続される。
【００４０】
ＢＧＡ／ＣＳＰ型の電子部品１がプリント配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部品１が正常に実装されているかが検査される。例えば、「Ａ−３４」および「Ｂ−３５」によって示される半田ボール３と、同様に「Ａ−３４」および「Ｂ−３５」によって示される半田接続パッド９とが、正常に接続されているかを検査する場合には、「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」と表示されたチェックパッド７と、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」と表示されたチェックパッド７との間の導通状態が導通チェッカー、簡易テスター等によって検査される。
【００４１】
「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」と表示されたチェックパッド７に配線パターン８によって接続された「Ａ−３４」の半田接続パッド９が、ＢＧＡ／ＣＳＰ型の電子部品１の「Ａ−３４」の半田ボール３と正常に接続され、しかも、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」と表示されたチェックパッド７に配線パターン８によって接続された「Ｂ−３５」の半田接続パッド９が、ＢＧＡ／ＣＳＰ型の電子部品１の「Ｂ−３５」の半田ボール３と正常に接続されていると、「Ａ−３４」および「Ｂ−３５」の半田ボール３同士が、内部パターン配線４によって接続されているために、「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」のチェックパッド７と、「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」のチェックパッド７との間が導通状態となって短絡する。
【００４２】
同様に、「ＣＨＥＣＫ  ＰＡＤ＿Ｄ」と表示されたチェックパッド７と、「ＣＨＥＣＫ  ＰＡＤ＿Ｅ」と表示されたチェックパッド７との間の導通、「ＣＨＥＣＫ  ＰＡＤ＿Ｆ」と表示されたチェックパッド７と、「ＣＨＥＣＫ  ＰＡＤ＿Ｇ」と表示されたチェックパッド７との間の導通、「ＣＨＥＣＫ  ＰＡＤ＿Ｈ」と表示されたチェックパッド７と、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」と表示されたチェックパッド７との間の導通状態が、それぞれ検査される。
【００４３】
そして、全てにおいて導通状態になっている場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント配線基板６に正常に実装されていると判断される。これに対して、いずれかにおいて、導通状態になっていない場合には、ＢＧＡ／ＣＳＰ型の電子部品１がプリント配線基板６に正常に実装されていないものと判断される。この場合、導通状態にならないチェックパッド７間において、接続不良が発生していることを認識することができるために、迅速に接続不良を解消することができる。
【００４４】
このように、方形パッケージであるＢＧＡ／ＣＳＰ型の電子部品１のコーナー部に配置された半田ボール３と、プリント配線基板６の各コーナー部に設けられた半田接続パッド９との接続不良を検査することによって、ＢＧＡ／ＣＳＰ型の電子部品１に機械的ストレス、熱ストレス等が加わった場合において、ＢＧＡ／ＣＳＰ型の電子部品１とプリント配線６との物理的な接続不良が発生しやすいコーナー部の接続不良を容易に検出することができる。
【００４５】
なお、このような構成に限定されず、他の部分の電気的接続状態を検査することによって、ＢＧＡ／ＣＳＰ型の電子部品１とプリント配線基板６との実装状態を確認するようにしても良い。
【００４６】
＜実施形態２＞
図４は、本発明の実装検査システムに使用されるＢＧＡ／ＣＳＰ型の電子部品１の他の例を示す裏面図である。ＢＧＡ／ＣＳＰ型の電子部品１における内部配線板１５の裏面に設けられた半田ボール２において、対角線方向に沿ってそれぞれ配置された複数の半田ボール３、縦方向の中央部にて横方向に沿って並んで配置された複数の半田ボール３、横方向の中央部にて縦方向に沿って並んで配置された複数の半田ボール３は、それぞれ、共通電位とされるものであり、例えば、これらはＧＮＤ電位とされる。
【００４７】
図５は、実装検査システムに用いられるプリント配線基板の構造を示す表面図である。このプリント配線基板６では、ＢＧＡ／ＣＳＰ型の電子部品１において、それぞれ共通電位とされる一対の半田ボール３と接続される半田接続パッド９間に、検査用チェックパッド７ａおよび共通電位用チェックパッド７ｂがそれぞれ設けられている。
【００４８】
すなわち、プリント配線基板６における外形シルク表示１１の各コーナー部において、対角線方向に沿って並んで配置された複数の半田接続パッドにおける両端の各半田接続パッド９に、検査用チェックパッド７ａが、それぞれパターン配線８を介してそれぞれ接続されるとともに、その検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された共通電位用チェックパッド７ｂも、配線パターン８を介して接続されている。各検査用チェックパッド７ａおよび共通電位用チェックパッド７ｂは、それぞれ、２分割されており、分割された各半体部同士が非導通状態になっている。
【００４９】
同様に、縦方向および横方向の中央部にて、横方向および縦方向に沿ってそれぞれ並んで配置された複数の半田接続パッドにおける両端の半田接続パッド９に、検査用チェックパッド７ａが、パターン配線８を介してそれぞれ接続されるとともに、その検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された共通電位用チェックパッド７ｂも、配線パターン８を介してそれぞれ接続されている。各検査用チェックパッド７ａおよび共通電位用チェックバンド７ｂは、それぞれ、２分割されており、分割された各半体部同士が非導通状態になっている。
【００５０】
具体的には、外形シルク表示１１の１つのコーナー部において、「Ａ−１」および「Ｅ−６」によって示される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」とシルク表示１０によって表示された検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」表示のチェックパッド７ｂが接続されている。
【００５１】
また、外形シルク表示１１の横方向中央部の一方において、「Ａ−１８」および「Ｆ−１８」によって示される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｄ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｃ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５２】
外形シルク表示１１の他のコーナー部において、「Ａ−３５」および「Ｅ−３０」によって特定される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｅ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｆ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５３】
外形シルク表示１１の縦方向中央部の一方において、「Ｖ−３０」および「Ｖ−３５」によって示される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｈ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｇ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５４】
外形シルク表示１１の他のコーナー部において、「ＡＬ−３０」および「ＡＲ−３５」によって示される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｊ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｉ」表示の共通用チェックパッド７ｂが接続されている。
【００５５】
外形シルク表示１１の横方向中央部の他方において、「ＡＫ−１８」および「ＡＲ−１８」によって特定される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｋ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｌ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５６】
外形シルク表示１１の他のコーナー部において、「ＡＬ−６」および「ＡＲ−１」によって特定される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｍ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｎ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５７】
外形シルク表示１１の縦方向中央部の他方において、「Ｖ−１」および「Ｖ−６」によって特定される各半田接続パッド９に、「ＣＨＥＣＫ  ＰＡＤ＿Ｏ」表示の検査用チェックパッド７ａが、パターン配線８によってそれぞれ接続されて、この検査用チェックパッド７ａに、ＧＮＤ電位とされる端子に接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｐ」表示の共通端子用チェックパッド７ｂが接続されている。
【００５８】
その他の構成は、前記実施の形態におけるプリント配線基板６と同様になっている。
【００５９】
ＢＧＡ／ＣＳＰ型の電子部品１がプリント配線基板６に実装されると、ＢＧＡ／ＣＳＰ型の電子部品１が正常に実装されているかが検査される。例えば、「Ａ−１」および「Ｅ−６」によって示される各半田ボール３と、同様に「Ａ−１」および「Ｅ−６」によって示される各半田接続パッド９とが、それぞれ正常に接続されているかを検査する場合には、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」表示の検査用チェックパッド７ａにおける各半体部同士の導通が、導通チェッカー、簡易テスター等によって検査される。そして、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」表示の検査チェックパッド７ａにおける各半体部同士が短絡した導通状態であることにより、各半田ボール３と、各半田接続パッド９とが、それぞれ、接続状態になっていることが確認される。
【００６０】
この場合、ＢＧＡ／ＣＳＰ型電子部品１の「Ａ−１」および「Ｅ−６」によって示される各半田ボール３は、共通電位用端子であり、ＢＧＡ／ＣＳＰ型の電子部品１を動作させる際には、それぞれＧＮＤ電位とする必要がある。このために、各半田ボール３と、各半田接続パッド９とが、それぞれ、接続状態になっていることが確認されると、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」表示の検査用チェックパッド７ａの各半体部同士が、半田等によって短絡されて導通状態とされるとともに、この「ＣＨＥＣＫ  ＰＡＤ＿Ａ」表示の検査用チェックパッド７ａに接続された「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」表示の共通端子用チェックパッド７ｂの各半体部同士が、半田等によって短絡されて導通状態とされる。
【００６１】
「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」表示の共通端子用チェックパッド７ｂは、ＧＮＤ電位とされる端子に接続されているために、「ＣＨＥＣＫ  ＰＡＤ＿Ｂ」表示の共通端子用チェックパッド７ｂの各半体部同士が導通状態になるとともに、「ＣＨＥＣＫ  ＰＡＤ＿Ａ」表示の検査用チェックパッド７ａの各半体部同士も導通状態になることにより、各半田ボール３は、容易にＧＮＤ電位とされる。
【００６２】
以下、同様にして、他の検査用チェックパッド７ａによって、所定の半田ボール３と半田接続パッド９との接続状態が検査され、また、検査用チェックパッド７ａの半体部同士を導通させるとともに、共通端子用チェックパッド７ｂの各半体部同士も導通させることにより、共通電位端子である半田ボール３を容易にＧＮＤ電位とすることができる。
【００６３】
なお、本実施の形態でも、機械的ストレス、熱ストレス等が加わった場合に、方形パッケージであるＢＧＡ／ＣＳＰ型の電子部品１の各コーナー部に位置する半田ボール３と、プリント配線基板６の半田接続パッド９との接続不良が発生しやすいことから、ＢＧＡ／ＣＳＰ型の電子部品１の各コーナー部において、それらの電気的接続を検査するようにしたが、これに限定されるものでなく、他の部分の電気的接続状態を検査することによって、ＢＧＡ／ＣＳＰ型の電子部品１とプリント配線基板６との実装状態を確認するようにしても良い。
【００６４】
【発明の効果】
本発明の電子部品実装体は、このように、チェックパッド間の電気的状態を検査することにより、基板に対する電子部品の実装状態を検査することができるため、複雑な検査装置を用いることなく、簡易テスター、導通チェッカー等の簡易な装置によって実装状態を検査することができる。また、電子部品が実装された後に、機械的ストレス、熱ストレス等によって、電子部品と基板とが接続不良になっていることも、チェックパッド間の導通状態を簡易テスター、導通チェッカー等により検査することによって、容易に発見することができる。
【００６５】
特に、電子部品は、半田パッド同士を接続する配線パターンが、全半田パッドの形成領域内に設けられているために、大型化するおそれがない。
【００６６】
さらには、電子部品における共通電位とされる半田パッドを利用することにより、電子部品に対して配線パターン、検査用のための半田ボール等を設ける必要もない。
【図面の簡単な説明】
【図１】本発明の電子部品実装体に使用される電子部品の一例を示す裏面図である。
【図２】その電子部品の断面図である。
【図３】その電子部品が実装されるプリント配線基板の表面図である。
【図４】本発明の電子部品実装体に使用される電子部品の他の例を示す裏面図である。
【図５】その電子部品が実装されるプリント配線基板の表面図である。
【図６】従来の電子部品実装体に使用される電子部品の一例を示す概略表面図である。
【図７】その電子部品の裏面図である。
【図８】その電子部品が実装されるプリント基板の一例を示す表面図である。
【図９】そのプリント配線基板に電子部品が実装された状態でのプリント配線基板の半田接続パッドの状態を示す表面図である。
【符号の説明】
１  ＢＧＡ／ＣＳＰ型の電子部品
２  半田ボール
３  半田ボール
４  パターン配線
６  プリント配線基板
７  チェックパッド
７ａ  検査用チェックパッド
７ｂ  共通電位用チェックパッド
８  パターン配線
９  半田接続パッド
１０ａ、１０ｂ、１０ｃ  シルク表示
１１  外形シルク表示
１２  ＬＳＩチップ
１３  封止樹脂
１４  ボンディングワイヤー
１５  内部配線板
１６  半田接続パッド
【図１】
0003592180.tif 000002
【図２】
0003592180.tif 000003
【図３】
0003592180.tif 000004
【図４】
0003592180.tif 000005
【図５】
0003592180.tif 000006
【図６】
0003592180.tif 000007
【図７】
0003592180.tif 000008
【図８】
0003592180.tif 000009
【図９】
0003592180.tif 000010