(57)【特許請求の範囲】
【請求項１】
画像情報を読み取るバイポーラトランジスタと、
前記バイポーラトランジスタで得られた信号を外部へ読み出すために、前記バイポーラトランジスタのエミッターに入力端子が接続されたスイッチング素子と、
前記スイッチング素子の第１の制御端子に、前記スイッチング素子を駆動するための信号を出力する走査回路と、
前記フォトトランジスタのベース電位が非反転増幅入力端子に接続され、基準電圧の電位が反転増幅端子に接続されたコンパレーター回路と、を有し、
前記スイッチング素子は、前記コンパレーター回路の出力が入力される第２の制御端子を有し、
前記スイッチング素子は、前記走査回路から前記第１の制御端子に前記スイッチング素子を導通にするための信号が入力され、さらに、前記第２の制御端子に前記バイポーラトランジスタのベース電位が基準電圧まで下がらない間に出力される前記スイッチング素子を導通にするための信号が入力された場合に、導通状態になるものであり、
さらに前記スイッチング素子は、前記第１の制御端子に前記スイッチング素子を非導通にするための信号が入力され、または、前記第２の制御端子に前記バイポーラトランジスタのベース電位が基準電圧まで下がった瞬間に出力される前記スイッチング素子を非導通にするための信号が入力された場合に、非導通状態になるものであり、
さらに前記スイッチング素子は、導通状態または非導通状態により、前記バイポーラトランジスタで得られた信号に基づく信号を前記スイッチング素子の出力端子より出力するものであり、
前記バイポーラトランジスタのリセット動作は、前記スイッチング素子が導通状態のときに、前記バイポーラトランジスタのエミッターの電位をリセット電圧にするものであることを特徴とするイメージセンサ。
【請求項２】
前記リセット電圧と前記基準電圧の電位差を、前記バイポーラトランジシタの導通開始電圧とすることを特徴とする請求項１記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像情報を読み取り電送する、ファクシミリやイメージスキャナに好適なイメージセンサに関する。
【０００２】
【従来の技術】
従来のイメージセンサにおいては、特公平７−５９０２７にあるようなイメージセンサが知られている。図２に示すように、画像情報を電気信号に変換するための複数の光電変換素子  Ｓ２ｎ・Ｓ２ｎ＋１…と各光電変換素子で得られた電気信号を外部へ読み出すスイッチング素子Ｓｗ２ｎ  ・Ｓｗ２ｎ＋１・・・と、これらのスイッチング素子を順次に駆動する走査回路が含まれていた。
【０００３】
なお  ＦＦ２ｎ・ＦＦ２ｎ＋１・・・はフリップフロップである。
光電変換素子  Ｓ２ｎ・Ｓ２ｎ＋１・・・は、バイポーラのＮＰＮ型フォトトランジスタが使われ、出力端子のエミッターがスイッチング素子Ｓｗ２ｎ・Ｓｗ２ｎ＋１・・・であるＮ型ＭＯＳトランジスターに接続されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、べース領域が浮遊状態になっているため、読み取り画像が明状態から暗状態に変わっても、読み出した信号に前の明状態の信号が残るという残像の問題があり鮮明な画像を得られぬという問題点があった。
【０００５】
【課題を解決するための手段】
上記の問題点を解決するために、本発明はコンパレーター回路によってベース電位を基準電圧と比較し、コンパレーター回路の出力が変化するタイミングで光電変換素子のリセット動作を終了させることにより、読み取り画像の前の状態に依存せず毎回一定のベース電位でリセットされ、読み取り画像が暗状態から明状態に変わっても、読み出した信号が十分な明状態の信号よりやや低いという立ち上がりの特性と、読み取り画像が明状態から暗状態に変わっても、読み出した信号に前の明状態の信号が残るという残像の問題を改善した。
【０００６】
【発明の実施の形態】
本発明の実施の形態例を図を用いて詳細に説明する。図１は本発明の実施形態を示すイメージセンサの回路図の概略である。光電変換素子Ｓ２ｎ・Ｓ２ｎ＋１・・・の出力端子であるエミッターは、そのスイッチング素子Ｓｗ２ｎ・Ｓｗ２ｎ＋１・・・の入力端子に接続され、ベースはコンパレーター回路Ｃ２ｎ・Ｃ２ｎ＋１・・・の非反転増幅入力端子へ接続されている。コンパレーター回路Ｃ２ｎ・Ｃ２ｎ＋１・・・の反転増幅入力端子には基準電圧Ｖｒｅｆが印加され、コンパレーター回路Ｃ２ｎ・Ｃ２ｎ＋１・・・の出力端子はスイッチング素子Ｓｗ２ｎ・Ｓｗ２ｎ＋１・・・の一方の制御端子に接続される。スイッチング素子Ｓｗ２ｎ・Ｓｗ２ｎ＋１・・・のもう一方の制御端子は走査回路（ＳＣ）を構成するシフトレジスタＦＦ２ｎ・ＦＦ２ｎ＋１・・・の各段のＱから得られる。スイッチング素子Ｓｗ２ｎ・Ｓｗ２ｎ＋１・・・の出力端子は、そのスイッチング素子が奇数番目のものは第１の共通線ＳＬ１に接続され、偶数番目のものは、第２の共通線ＳＬ２に接続されている。第１の共通線ＳＬ１は、第１の読み出しゲートＧ１の入力端子に接続され、第２の共通線ＳＬ２は、第２の読み出しゲートＧ２の入力端子に接続されている。複数の第１および第２の読み出しゲートＧ１・  Ｇ２の出力端子は互いに短絡し、第３の共通線ＳＬ３に接続されている。第３の共通線ＳＬ３は、外部への出力端子ＳＩＧと、リセットゲートＲＧの出力端子に接続され、リセットゲートＲＧの入力端子は、リセット電位を与えるリセット電源に接続されている。
【０００７】
第2n番目のコンパレーター回路Ｃ2nの出力は、光電変換素子Ｓ2nのベース電位がＶrefよりも高い時に'Ｈ'となり、スイッチング素子Ｓｗ2nは、シフトレジスタＦＦ2nのＱとコンパレーター回路Ｃ2nの出力が共に'Ｈ'である時のみ導通状態となり、共通線ＳＬ2に出力する。第１および第２の読み出しゲートＧ1、Ｇ2は互いに逆の位相で導通状態となる。シフトレジスタと読み出しゲートの関係は、奇数番目の(2n-1)番目のシフトレジスタＦＦ2n-1のＱが'Ｈ'となると第１の読み出しゲートＧ1も導通状態となり、(2n-1)番目のシフトレジスタＦＦ2n-1のＱが'Ｌ'となると第１の読み出しゲートＧ1も非導通状態となり、(2n)番目のシフトレジスタＦＦ2nのＱが'Ｈ'となり、第２の読み出しゲートＧ２も導通状態となる。この動作を順次繰り返し、複数のスイッチング素子が走査される。リセットゲートは、各シフトレジスタのＱが'Ｈ'状態である期間の後半で導通状態となるよう、制御回路ＣＣから信号を与えられている。
【０００８】
ここで、光電変換素子とスイッチング素子およびコンパレーターの動作関係について説明する。スイッチング素子が導通状態になった時、光電変換素子に蓄えた光電荷に相当する電流が流れ始める。光電変換素子のベース電位がＶｒｅｆまで下がった瞬間にコンパレーターの出力が変化し、スイッチング素子が非導通となり、光電変換素子に流れる電流は遮断され、ベース電位はＶｒｅｆに保たれる。したがって、ベース電位はＶｒｅｆより下がることはない。入光量が多く出力電圧がかなり高い場合、リセットゲートが非導通状態ではベース電位はＶｒｅｆより高く、リセットゲートが導通状態になってからベース電位がＶｒｅｆに達し、スイッチング素子が非導通となり、ベース電位はＶｒｅｆに保たれる。また、入光量が少なく出力電圧が低い場合、リセットゲートが導通状態になる前にベース電位がＶｒｅｆに達してしまうが、同様にスイッチング素子が非導通となり、ベース電位はＶｒｅｆに保たれる。
【０００９】
さらに、入光量が全くなくベース電位が変化しない場合、スイッチング素子は非導通状態のままとなり、ベース電位はＶｒｅｆのままに保たれる。いずれの場合も、リセット動作終了時にベース電位はＶｒｅｆになっている。常に同じベース電位から蓄積を始めることにより、読み取り画像が暗状態から明状態に変わっても、読み取り画像が明状態から暗状態に変わっても、その光量に対して常に同じ信号を出力できる。
【００１０】
さらに基準電圧Ｖｒｅｆとリセット電圧の差分を光電変換素子の導通が始まるベースエミッター間電圧付近に設定すると、常にベースエミッター電位にある程度の導通可能な電位が存在するため、少量の光電荷でのベース電位の動きをオフセット損失無しに出力でき、また、ベース電位がＶｒｅｆとなる状態でのスイッチング素子に流れ込む電流が小さく、スイッチング素子での電圧降下が小さいために、リニアリティーの優れた光電特性を得ることができる。この場合、リセットされるベース電位とは無関係に光照射によって増加した電荷量のみが単純に増幅されるため、各コンパレーター間にオフセットバラツキがあり、各光電変換素子のリセットされるベース電位にバラツキが出ても、各光電変換素子の光電変換効率および出力値の大きなバラツキの原因とはならない。
【００１１】
【発明の効果】
以上のように、本発明を用いる事により、リセット後のフォトトランジスタのベース電位が一定となり、残像特性および立ち上がり特性が改善した。
【図面の簡単な説明】
【図１】図１は、本発明のリニアイメージセンサの概略回路図である。
【図２】図２は、従来のリニアイメージセンサの概略回路図である。
【符号の説明】
Ｓ２ｎ・Ｓ２ｎ＋１・・・光電変換素子
ＳＷ２ｎ・ＳＷ２ｎ＋１・・・スイッチング素子
Ｃ２ｎ・Ｃ２ｎ＋１・・・コンパレーター素子
ＦＦ２ｎ・ＦＦ２ｎ＋１・・・フリップフロップ回路
ＳＬ１  ・・・・・・・・・・・第１共通線
Ｇ１  ・・・・・・・・・・・・第１読み出しゲート
ＲＧ  ・・・・・・・・・・・・リセットゲート
ＳＣ・・・・・・・・・・・走査回路
ＣＣ・・・・・・・・・・・制御回路
【図１】
0003571946.tif 000002
【図２】
0003571946.tif 000003