(57)【特許請求の範囲】
【請求項１】
１／２分周器（Ｈ）と、中間分周器（４／５）と、２Ｎ-２個の分周器段（ＦＦ５〜ＦＦ８）を備えた分周器拡張部（ＥＸＴ）と、ゲート回路（Ａ３）とを有し、
前記１／２分周器は、入力側に接続され、周波数ｆの入力信号（ＩＮ）から、単純に周波数ｆ／２の第１の中間信号（１）を形成し、
前記中間分周器は切換信号（Ｕ）に依存して、所望の分周比が１／Ｎの場合には周波数ｆ／８の第２の中間信号（２）を、前記第１中間信号から、分周比１／４で分周して生成し、所望の分周比が１／（Ｎ＋１）の場合には周波数ｆ／１０の第２の中間信号（２）を、前記第１中間信号から、分周比１／５で分周して生成し、
前記分周器拡張部の最終段の直前段の分周器段（ＦＦ７）は、周波数ｆ／Ｎないしはｆ／（Ｎ＋１）の出力信号（ＯＵＴ）を出力し、
前記ゲート回路（Ａ３）は、制御信号（ＭＯＤ）と前記分周器拡張部の出力信号（３〜６）とから、前記切換信号（Ｕ）を生成する形式の分周装置において、
前記分周器拡張部（ＥＸＴ’）は、ジッタ補償装置（ＪＫ）を有し、
該ジッタ補償装置は、分周器段の前半段（ＦＦ５，ＦＦ６）の出力側で、最終分周器段（ＦＦ８）の出力信号に依存する信号（８）を、分周器段の後半段（ＦＦ７，ＦＦ８）の第１段（ＦＦ７）に対するクロック信号に合成する、
請求項１に記載の分周装置。
【請求項２】
前記分周器拡張部（ＥＸＴ’）は、４段（ＦＦ５〜ＦＦ８）の非同期分周器を有し、
前記ジッタ補償装置（ＪＫ）は、つぎのように構成されている、すなわち前記分周器拡張部の第３段（ＦＦ７）の入力側は、第１の抵抗（Ｒ１）を介して、第２の段（ＦＦ６）の出力と接続されており、また第２の抵抗（Ｒ２）を介して、ＡＮＤゲート（Ａ４）の出力側（７）と接続されており、該ＡＮＤゲートの第１の入力側は、分周器拡張部の最終段（ＦＦ８）の出力側と接続されており、第２の入力側には、制御信号（ＭＯＤ）の出力が反転して入力されるように構成されている
請求項１に記載の分周装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
ここでは分周装置という用語で特にモバイルテレコミュニケーションシステムの周波数合成に使用される、いわゆる「デュアルモジュラスプリスケーラ」（Ｄｕａｌ  Ｍｏｄｕｌｕｓ  Ｐｒｅｓｃａｌｅｒ）を表すものとする。このような分周装置は１／Ｎと１／（Ｎ＋１）との間で切換可能な分周比を有する。ここでＮの値は典型的には６４または１２８であり、１ＧＨｚオーダーの周波数で動作し、あらゆるＧＳＭ電話またはＤＥＣＴ電話の構成要素となっている。これら装置の、通常に設けられたバッテリー電圧供給では、電流消費を減少させることはきわめて大きな意味を持っている。
【０００２】
【従来の技術】
このようなプリスケーラの使用例および構成例は、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  第２９巻、第１０号１９９４年１０月、第１２０６〜１２１１ページならびに第２７巻、第１２号１９９２年１２月、第１７９４〜１７９８ページから公知である。ここでは同期１：４／５分周器にそれぞれ別の非同期的な分周器拡張部段が後置接続されている。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、上記の分野においてとりわけ電流消費の小さい分周装置を提供することである。
【０００４】
【課題を解決するための手段】
上記課題は本発明により、１／２分周器と、中間分周器と、２Ｎ-２個の分周器段を有する分周器拡張部と、ゲート回路とを有し、該１／２分周器は、入力側に接続され、周波数ｆの入力信号から、周波数ｆ／２の第１の中間信号を形成し、前記中間分周器は、切換信号に依存して、所望の分周比が１／Ｎの場合には、周波数ｆ／８の第２の中間信号を、前記第１中間信号から、分周比１／４で分周して生成し、所望の分周比が１／（Ｎ＋１）の場合には、周波数ｆ／１０の第２の中間信号を、前記第１中間信号から、分周比１／５で分周して生成し、前記分周器拡張部の最終段の直前段の分周器段は、周波数ｆ／Ｎないしはｆ／（Ｎ＋１）を有する出力信号を出力し、前記ゲート回路は、制御信号と、前記分周器拡張部の出力信号とから、前記切換信号を生成する分周装置において、前記分周器拡張部は、ジッタ補償装置を有し、このジッタ補償装置は、分周器段の前半段の出力側で、最終分周器段の出力信号に依存する信号を、分周器段の後半段（の第１段に対するクロック信号に合成する、分周装置を構成することによって解決される。
【０００５】
本発明の別の有利な実施形態は従属請求項に記載されている。
【０００６】
【実施例】
図面を用いて本発明の有利な実施例を以下詳しく説明する。
【０００７】
図１には分周比１／６４および１／６５に対する分周装置の例が示されている。この分周装置は、入力側に接続された１／２分周器Ｈ、中間分周器４／５、および分周器拡張部ＥＸＴを有している。入力側の１／２分周器Ｈは、周波数ｆの入力信号ＩＮから中間信号１を生成する。この中間信号１は、単純に周波数ｆ／２を有する。中間分周器４／５では、切換信号Ｕに依存して、所望の分周比が１／Ｎの場合には、周波数ｆ／８の中間信号２を、分周比１／４で分周して生成し、所望の分周比が１／（Ｎ＋１）の場合には、周波数ｆ／１０の中間信号２を、分周比１／５で分周して生成する。分周器拡張部ＥＸＴは２Ｎ−２個の分周器段（ＦＦ５〜ＦＦ８）を有し、この分周器段の最終段の直前段が、周波数ｆ／Ｎないしはｆ／（Ｎ＋１）の出力信号ＯＵＴを供給する。切換信号Ｕは、ＡＮＤゲートＡ３により、反転された制御信号ＭＯＤと、分周器段ＦＦ５〜ＦＦ８の反転された出力信号３〜６とから形成される。１／２分周器はつぎのように構成されている。すなわちこの分周装置の入力信号ＩＮは、Ｄ形フリップフロップＦＦ１に対するクロック信号として使用される。このＦＦ１の反転出力は信号１を案内し、Ｄ入力側に帰還し接続されている。中間分周器４／５は、信号１により同期的にクロック供給される３つのフリップフロップＦＦ２〜ＦＦ４を有している。フリップフロップＦＦ２のＤ入力側は、ＡＮＤゲートＡ１と接続されている。このＡＮＤゲートＡ１は切換信号Ｕを第２の信号２と結合している。フリップフロップＦＦ３のＤ入力側は、ＡＮＤゲートＡ２と接続されている。このＡＮＤゲートＡ２はフリップフロップＦＦ２の反転出力を、フリップフロップＦＦ４の反転出力と結合している。またフリップフロップＦＦ３の非反転出力は、フリップフロップＦＦ４のＤ入力側と接続されている。ここで分周器拡張部ＥＸＴのフリップフロップＦＦ５〜ＦＦ８は、非同期的カウンタとして接続され、Ｄ形フリップフロップＦＦ６〜ＦＦ８のクロック入力側はそれぞれ直前段の反転出力と接続されている。フリップフロップＦＦ５のクロック入力側は信号２を受信している。フリップフロップＦＦ１〜ＦＦ８はすべてＤ形フリップフロップであり、ポジティブエッジでトリガされるクロック入力側を有する。入力側の１／２分周器によって、分周器拡張部ＥＸＴの最終段の出力側には１２８ないしは１３０の分周が生じる。分周器拡張部の最終段の直前段の出力側における出力信号ＯＵＴを取り出すことにより、６４ないしは６５の所望の分周が得られる。
【０００８】
図２には、図１に示した回路の出力信号ＯＵＴが示されている。この出力信号は次のように構成されている。すなわちハイレベルを有する３４サイクルの後に、ローレベルを有する３２サイクル、その後は再びハイレベルを有する３２サイクル、最後に３２サイクルのローレベルが現れる。この信号を分析すると、所望の基本波の他に、出力周波数がその半分であり、振幅が２／６５である別の信号が存在することが分かる。この信号は出力信号の基本波の周波数と、妨害電圧（ジッタ）との不所望の合成に相応している。
【０００９】
図３ではこの不所望のジッタを除去するための、本発明の別の有利な実施例が示されている。この実施例では、ジッタ補償装置ＪＫを有する、変形された分周器拡張部ＥＸＴ’によって出力側ＯＵＴにおけるジッタが回避されている。図３の回路は、分周器拡張部ＥＸＴに代わる、変形された分周器拡張部ＥＸＴ’を除いて図２の回路と同じである。ジッタ補償装置ＪＫの特徴はつぎの点、すなわち例えばフリップフロップＦＦ６の反転出力信号４が、抵抗Ｒ１を介してフリップフロップＦＦ７のクロック入力側と接続されており、またフリップフロップＦＦ７のクロック入力側に別の抵抗Ｒ２を介して信号７が供給される点にある。この信号７はフリップフロップＦＦ８の反転出力信号と、反転された制御信号ＭＯＤとのＡＮＤ結合（Ａ４）により形成される。これにより信号４に、振幅−２／６５の、出力信号の半分の周波数の信号が混合され、結果的にジッタが除去されることになる。
【００１０】
分周器拡張部の段数が偶数であれば、ジッタ補償装置（ＪＫ）は一般的に次のように構成される。すなわち分周器段の前半段（ＦＦ５，ＦＦ５）の出力側で、最終段（ＦＦ８）の出力信号に依存する信号（８）を、分周器段の後半段（ＦＦ７，ＦＦ８）の第１の段（ＦＦ７）に対するクロック信号に合成するように構成される。
【００１１】
【発明の効果】
本発明ではまず周波数ｆの入力信号ＩＮから、１／２分周器により周波数ｆ／２を有する中間信号が形成される。その後この中間信号は、従来技術と同様に１：４／５分周器に供給される。さらに分周器拡張部の最終段の出力信号に代わって、その直前段の出力信号が、この分周装置の出力信号として使用される。この結果、１つのフリップフロップだけが最大周波数ｆ＝１ＧＨｚで作動し、ひいては分周装置の全電流消費を著しく低減させることが可能となる。また同時に、場合によっては中間分周器４／５のクロックラインを駆動するためのプリアンプを省略することができ、これによりさらに電流量を減らすことができる。
【図面の簡単な説明】
【図１】本発明の有利な実施例の回路図を示す図である。
【図２】図１による回路の動作を説明する時間線図である。
【図３】本発明の別の有利な実施例の回路図である。
【符号の説明】
Ｈ  １／２分周器
４／５  中間分周器
ＥＸＴ，ＥＸＴ’  分周器拡張部
ＦＦ１〜ＦＦ８  フリップフロップ
Ａ１〜Ａ３  ＡＮＤゲート
１〜６  信号
ＩＮ  入力信号
ＪＫ  ジッタ補償装置
ＯＵＴ  出力信号
ＭＯＤ  制御信号
Ｕ  切換信号
【図１】
0003571228.tif 000002
【図２】
0003571228.tif 000003
【図３】
0003571228.tif 000004