(57)【特許請求の範囲】
【請求項１】
液晶パネル（ＬＣ）におけるデータ線（Ｘn）を駆動するデータドライバ（ＤＤ）を有する多階調液晶表示装置において、
前記データドライバ（ＤＤ）は、
映像信号の上位ビットに対応して予め設定された複数の電圧を発生する電圧発生手段（ＶＧ）と、
映像信号の下位ビットに対応して予め設定され、時間的に階段状に変化するステップ電圧を発生するステップ電圧発生手段（ＤＡ、ＤＳ）と、
前記ステップ電圧を前記複数の電圧のそれぞれに加算する電圧加算手段（Ａ）と、
前記電圧加算手段（Ａ）から出力される複数の電圧のいずれかを、入力する映像信号の上位ビットにもとづいて選択して、前記データ線（Ｘn）に供給する電圧選択手段（Ｅn）とを有し、
前記電圧選択手段（Ｅn）における選択を、前記下位ビットにもとづいて解除する
ことを特徴とする多階調液晶表示装置。
【請求項２】
前記ステップ電圧の変化に同期してカウントするカウンタ（ＣＴ）と、前記データ線（Ｘn）のそれぞれに対応して設けられ、前記カウンタ（ＣＴ）の出力と前記下位ビットの値とを比較するコンパレータ（ＣＰn）とを、さらに、有し、
前記電圧選択手段（Ｅn）における選択の解除は、前記コンパレータ（ＣＰn）の一致条件にもとづく
ことを特徴とする請求項１記載の多階調液晶表示装置。
【請求項３】
前記下位ビットにもとづいて減算する減算カウンタ（Ｈn）を、さらに、有し、
前記電圧選択手段（Ｅn）における選択の解除は、前記減算カウンタ（Ｈn）が零になったことを条件にする
ことを特徴とする請求項１記載の多階調液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は多階調液晶表示装置の改良に関する。特に、表示速度が速くまた表示品質が優れているために有望視されているＴＦＴ（Thin Film Transister）型多階調液晶表示装置の改良に関する。さらに詳しくは、階調数の増大にともなうデータドライバーの大規模化を防止することができる駆動方式のＴＦＴ型多階調液晶表示装置を提供することを目的とする改良に関する。
【０００２】
【従来の技術】
従来技術に係るＴＦＴ型多階調液晶表示装置について、以下、図面を参照して説明する。図12は装置の構成図であり、図13はその要部詳細図である。図12は説明を簡明にするため画素数を２×２のものとし、表示を制御する方式はディジタル・ドライバー方式として示してある。
【０００３】
図12・図13参照
図12において、ＨＳは水平同期信号であり、ＶＳは垂直同期信号である。Ｄ１〜ＤＮは映像信号であり、Ｎは階調を表示するためのビット数を表す。ＣＬＫは上記の映像信号Ｄ１〜ＤＮと同期して与えられるクロック信号であり、上記の映像信号Ｄ１〜ＤＮを書き込むタイミングを与える。ＣＯＮＴは上記の各信号を入力される制御手段である。この制御手段ＣＯＮＴから、１ライン（横方向の画素の並び）毎にスタート信号Ｔ１が第１のシフトレジスタＳＲ１に出力される。さらに上記の制御手段ＣＯＮＴからクロック信号ＣＫ１が第１のシフトレジスタＳＲ１に出力される。第１のシフトレジスタＳＲ１は上記のスタート信号Ｔ１とクロック信号ＣＫ１にもとづいて、それぞれＮビットの容量を持つメモリ回路Ｍ11・Ｍ12に順次表示用の映像信号ＤＴ１〜ＤＴＮを書き込むためのタイミング信号Ｔ11・Ｔ12を出力する。Ｍ21・Ｍ22はそれぞれＮビットの容量を持つメモリ回路であり、Ｍ11・Ｍ12に信号データが書き込まれた後、次の映像信号が到来する前にＭ11・Ｍ12に蓄積されたデータが信号Ｔ２により書き込まれるメモリ回路である。ＤＣ1・ＤＣ2はメモリ回路Ｍ21・Ｍ22のそれぞれに書き込まれた信号データをデコードして対応する制御信号を出力するデコーダ回路である。Ｅ1・Ｅ2はこのデコーダ回路ＤＣ1・ＤＣ2が出力する制御信号にもとづいて、内部にある複数個のアナログスイッチのうちの１個を選択してオンし、このアナログスイッチを介して上記の映像信号に対応するアナログ電圧をデータ線Ｘ1・Ｘ2に出力するアナログ電圧選択手段である（図13参照）。ＶＲは階調数と同数の種類の電圧を発生する基準電圧源である。この基準電圧源ＶＲが発生する電圧の種類の数Ｍと上記のビット数Ｎとの関係は映像信号のデータが２進数の場合にはＭ＝２Nである。上記のＭ種類の電圧のそれぞれに対して上記のアナログ電圧選択手段Ｅ1・Ｅ2内のアナログスイッチが個別に設けられている。上記の第１のシフトレジスタＳＲ１、メモリ回路Ｍ11・Ｍ12、メモリ回路Ｍ21・Ｍ22、デコーダ回路ＤＣ1・ＤＣ2、アナログ電圧選択手段Ｅ1・Ｅ2、基準電圧源ＶＲを総括してデータドライバーＤＤと云う。
【０００４】
データドライバーＤＤから出力されるアナログ電圧は、各画素内のＴＦＴよりなるトランジスタスイッチＱ11・Ｑ12・Ｑ21・Ｑ22を介して液晶容量Ｃ11・Ｃ12・Ｃ21・Ｃ22に書き込まれる（図13参照）。この書き込みは、スタート信号Ｔ３により動作を開始する第２のシフトレジスタＳＲ２が液晶パネルの１ライン毎に順次出力する信号を変換回路ＤＶ１・ＤＶ２によって上記トランジスタスイッチＱ11〜Ｑ22をオン・オフできる電圧レベルに変換し、この変換された電圧を上記トランジスタスイッチＱ11〜Ｑ22のゲートに印加して実行される。上記の第２のシフトレジスタＳＲ２と変換回路ＤＶ１・ＤＶ２とを総括してゲートドライバーＧＤと云う。
【０００５】
なお、図において、Ｐ11〜Ｐ22は画像表示の最小単位である各画素であり、ＬＣは各画素をもって構成される液晶パネルである。また、図13におけるＣ1・Ｃ2は各画素毎のデータ線の分布容量であり、ｒ1・ｒ2は各画素毎のデータ線の抵抗である。
【０００６】
【発明が解決しようとする課題】
ところで、上記した液晶表示装置は説明を簡略にするために画素数を２×２としているが、実際の液晶装置においては、横方向に６４０ライン、縦方向に４８０ラインの合計６４０×４８０＝３０７２００画素を駆動するのが実状であり、このためのデータドライバーは極めて大規模のものを必要とする。しかも、各画素はカラー表示するためにＲ（Red）、Ｇ（Green）、Ｂ（Blue）の別々の画素を必要とするため、画素数の合計はこの３倍となる。さらにカラー表現をよりフルカラーに近づけるために階調表現をする。フルカラーと呼ばれる２６万色を表現するためのＲ、Ｇ、Ｂ各色の必要とする階調数は６４となりアナログスイッチの数は６４個必要となり６４０×４８０画素のフルカラーの表現のためには６４×３×６４０＝１２２８８０個のアナログスイッチを必要とすることになり、幾つかのパッケージに分けたとしても、駆動回路のＬＳＩ化はチップ面積が大きくなり、困難を伴う。
【０００７】
上記したとおり、従来技術に係る多階調液晶表示装置は、カラー表現をよりフルカラーに近づけるために階調数を増大すると、この階調数に比例してアナログスイッチの数が増大し、データドライバーが大規模化してＬＳＩ化が困難になると云う欠点を有している。
【０００８】
本発明の目的は、階調数の増大にともなうデータドライバーの大規模化を防止することができると共に、データ線の充電の高速化を図ることができる駆動方式のＴＦＴ型多階調液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的は、下記のいずれの手段によっても達成される。
第１の手段は、液晶パネル（ＬＣ）におけるデータ線（Ｘn）を駆動するデータドライバ（ＤＤ）を有する多階調液晶表示装置において、前記データドライバ（ＤＤ）は、映像信号の上位ビットに対応して予め設定された複数の電圧を発生する電圧発生手段（ＶＧ）と、映像信号の下位ビットに対応して予め設定され、時間的に階段状に変化するステップ電圧を発生するステップ電圧発生手段（ＤＡ、ＤＳ）と、前記ステップ電圧を前記複数の電圧のそれぞれに加算する電圧加算手段（Ａ）と、前記電圧加算手段（Ａ）から出力される複数の電圧のいずれかを、入力する映像信号の上位ビットにもとづいて選択して、前記データ線（Ｘn）に供給する電圧選択手段（Ｅn）とを有し、前記電圧選択手段（Ｅn）における選択を、前記下位ビットにもとづいて解除する多階調液晶表示装置である。
【００１０】
第２の手段は、前記の多階調液晶表示装置において、前記ステップ電圧の変化に同期してカウントするカウンタ（ＣＴ）と、前記データ線（Ｘn）のそれぞれに対応して設けられ、前記カウンタ（ＣＴ）の出力と前記下位ビットの値とを比較するコンパレータ（ＣＰn）とを、さらに、有し、前記電圧選択手段（Ｅn）における選択の解除は、前記コンパレータ（ＣＰn）の一致条件にもとづくことゝされている多階調液晶表示装置である。
【００１１】
第３の手段は、前記の多階調液晶表示装置において、前記下位ビットにもとづいて減算する減算カウンタ（Ｈn）を、さらに、有し、前記電圧選択手段（Ｅn）における選択の解除は、前記減算カウンタ（Ｈn）が零になったことを条件にすることゝされている多階調液晶表示装置である。
【００１２】
【作用】
本発明に係る多階調液晶表示装置においては、データドライバ（ＤＤ）は、電圧選択手段（Ｅn）における選択を、下位ビットにもとづいて解除するとしているので、出力抵抗を小さくすることができる。この結果、データ線（Ｘn）の充電を高速化することができる。
【００１３】
【実施例】
以下、図面を参照して、本発明の参考例及び第１実施例〜第３実施例に係る多階調液晶表示装置について説明する。
【００１４】
図１は本発明の参考例に係る多階調液晶表示装置の原理図である。この参考例は、マトリックス状に配列される液晶画素（Ｐxy）の複数と、水平同期信号（ＨＳ）と垂直同期信号（ＶＳ）と複数階調の映像信号（ＤＮ）とクロック信号（ＣＬＫ）とを入力される制御手段（ＣＯＮＴ）と、前記の水平同期信号（ＨＳ）と前記の垂直同期信号（ＶＳ）と前記の複数階調の映像信号（ＤＮ）とにもとづき、データ線（Ｘn）のそれぞれに前記の複数階調の映像信号（ＤＮ）に対応するアナログ電圧（ＶＮ）を分配するデータドライバー（ＤＤ）と、前記の水平同期信号（ＨＳ）と垂直同期信号（ＶＳ）とにもとづき、走査線（Ｙm）のそれぞれに、順次走査電圧（ＶＹm）を印加するゲート・ドライバー（ＧＤ）とを有する多階調液晶表示装置において、前記のデータドライバー（ＤＤ）は、前記の映像信号（ＤＮ）の上位ビットに対応する複数の電圧（ＶＮ）を発生する電圧発生手段（ＶＧ）と、前記の映像信号（ＤＮ）の下位ビットに対応する時間的にステップアップするステップアップ電圧（ＶＬ）を発生するステップアップ電圧発生手段（ＤＡ）と、前記のステップアップ電圧（ＶＬ）をアナログ電圧（ＶＮ）のそれぞれにアナログ加算するアナログ電圧加算手段（Ａ）と、前記の上位ビットにもとづいて前記のアナログ電圧（ＶＮ）のいずれかを前記のデータ線（Ｘn）毎の値として選択するアナログ電圧選択手段（Ｅn）と、このアナログ電圧選択手段（Ｅn）と前記のデータ線（Ｘn）との間に設けられ、前記の映像信号（ＤＮ）の下位ビットにもとづいて決定されるステップアップ電圧（ＶＬ）を前記のデータ線（Ｘn）のそれぞれに印加する電圧印加手段（Ｆn）とを有する多階調液晶表示装置である。
【００１５】
参考例に係る多階調液晶表示装置においては、映像信号であるディジタル信号を上位ビット群（図１のＵ）と下位ビット群（図１のＬ）とに分け、上位ビット群に対しては個々の上位ビットにもとづいて粗く設定されたアナログ電圧ＶＮを対応させ、下位ビット群に対しては各上位ビットに共通の細かく設定された電圧ステップをもって時間的に階段状に変化するステップアップ電圧ＶＬまたはステップダウン電圧ＶＤを対応させ、上記の粗く設定されたアナログ電圧ＶＮとステップアップ電圧ＶＬまたはステップダウン電圧ＶＤとを加算し、映像信号に対応したアナログ電圧を得る。そして、上記の粗く設定されたアナログ電圧ＶＮのそれぞれに対して選択手段（例えばアナログスイッチ）を設け、この複数の選択手段のうちの１個を選択して、上記の映像信号に対応したアナログ電圧をデータ線Ｘnに供給する。したがって、アナログ電圧を選択的にデータ線Ｘnに供給する選択手段（例えばアナログスイッチ）の数は、上記の粗く設定されたアナログ電圧ＶＮの種類の数と同一でよく、従来技術に比し著しく少なく、データドライバーＤＤの小形化が達成される。
【００１６】
以下、図１・図２を参照して詳細に説明する。
図１・図２参照
例えば図１に示した例では２進４ビットを各２ビットに分けて、上位２ビットに対しては従来と同じ方法によるディジタル−アナログ変換を行い下位２ビットに対しては共通のディジタル／アナログ変換器を有するステップアップ電圧発生手段ＤＡを用意して、４種の電圧を発生させ、これにランプ（階段状）波形の電圧を重畳する。この電圧値の例を示すと、２進４ビットで２〜５Ｖの電圧を発生させることを意味し、１ＬＳＢの電圧値は（５−２）／（２4−１）＝２００ｍＶとなる。したがって、上位２ビットに対する電圧はディジタル・コード００００、０１００、１０００、１１００に対するものとして各々２．０Ｖ、２．８Ｖ、３．６Ｖ、４．４Ｖとなる。これを図１で各々Ｖ１、Ｖ２、Ｖ３、Ｖ４として示す。一方、ランプ電圧は下位２ビットに対して、ディジタル／アナログ変換器を有するステップアップ電圧発生手段ＤＡにより、時間に対して０．０Ｖ→０．２Ｖ→０．４Ｖ→０．６Ｖと変化する電圧として発生させる。これは図１に示すステップアップ電圧ＶＬである。そして、アナログ電圧加算手段Ａによりステップアップ電圧ＶＬと上記の電圧Ｖ１〜Ｖ４のそれぞれとを加算して、Ｖ１１〜Ｖ１４を得る。Ｖ１１〜Ｖ１４におけるステップアップ電圧ＶＬの加算を開始するタイミングは制御手段ＣＯＮＴから与えられるクロックＣＫ３により決定される。なお、これらの電圧は映像信号に比例した値でなく、非線型な値であってもよく、いわゆるγ補正をこの非線型な電圧供給によって実現することもできる。
【００１７】
つぎに各画素に映像信号に対応する電圧値が書き込まれることを説明する。例えば、映像信号であるディジタル信号が０１１０であったとすると、上記のアナログ電圧２．０Ｖ、２．８Ｖ、３．６Ｖ、４．４Ｖのうち上記のディジタル信号の上位２ビット０１に対応する２．８Ｖがアナログ電圧選択手段（例えばアナログスイッチ）Ｅnによって選択される。上記のアナログ電圧２．８Ｖにステップアップ電圧ＶＬが加算されて電圧値が３．０Ｖ→３．２Ｖとなって、次の３．４Ｖになる直前に、上記のディジタル信号の下位２ビット１０にもとづいて電圧印加手段Ｆnが働いてデータ線Ｘnに電圧を供給することを停止する。この電圧供給停止の直前の電圧３．２Ｖによって各画素内のデータ線の分布容量が充電される。つぎに、ゲートドライバーＧＤから走査線Ｙmに１ライン毎にゲート信号が供給され、このゲート信号によって各画素内のＴＦＴがオンし、上記の分布容量に充電されていた電荷がＴＦＴを通して流出して液晶容量を充電する。その結果、映像信号に対応した電圧が該当する画素に正しく書き込まれる。なお、分布容量の総合値は対角１０．４インチの液晶表示装置の場合、１００ｐＦ程度であり、液晶容量値が１ｐＦ程度であるから、分布容量上の電荷がこの１ｐＦへ移動しても誤差は小さい。
【００１８】
図３は参考例に係る多階調液晶表示装置の具体例の構成図である。以下の説明は図１の原理図の説明を補完する形で行い、また従来例と同等部分の説明は省略する。
【００１９】
図３参照
図３におけるデータメモリＭ11・Ｍ12及びＭ21・Ｍ22は上位ビット群と下位ビット群とに分けられ、それをＵ、Ｌと表示してある。上位ビット群は（Ｎ−Ｐ）ビット、下位ビット群はＰビットからなり、合計でＮビットのデータからなる。上位ビット群のデータはデコーダＤＣ1・ＤＣ2に入力されて、同時には１ビットのみがオンとなる信号に変換される。そして、アナログ電圧選択手段Ｅ1・Ｅ2の各々のなかのアナログスイッチの１個のみをオンとすることにより電圧発生手段ＶＧ内の電圧Ｖ１〜Ｖ４の中の一つの電圧が選ばれる。このとき、出力部のアナログスイッチＳ1・Ｓ2はオンしており、上記の選択された電圧はデータ線Ｘ1・Ｘ2へ送出される。このとき、電圧Ｖ１１〜Ｖ１４が電圧Ｖ１〜Ｖ４と同じ値となるのは、カウンタＣＴはリセット状態にありステップアップ電圧発生手段ＤＡの出力が零であるからである。また、アナログスイッチＳ1・Ｓ2がオンとなっているのは、その制御を行う１ビットのメモリＢ1・Ｂ2が信号Ｔ４によりセット状態にあるからである。次に、一定時間の後、クロックＣＫ３が制御手段ＣＯＮＴより与えられると、カウンタＣＴはカウントアップを初め、ステップ電圧発生手段ＤＡの出力は階段状に増加する。そして、ステップアップ電圧ＶＬが電圧Ｖ１〜Ｖ４に加算されて電圧Ｖ１１〜Ｖ１４として出力される。一方、カウンタＣＴの内容はデータメモリＭ21・Ｍ22の下位ビット群Ｌと大きさをコンパレータＣＰ1・ＣＰ2により比較される。そして、一致したところでメモリＢ1・Ｂ2をリセットするパルスを発生する。そして、その時点で、アナログスイッチＳ1・Ｓ2はオフとなる。アナログスイッチＳ1・Ｓ2がオフとなるまでは、電圧Ｖ１〜Ｖ４にステップアップ電圧ＶＬが加算された電圧がデータ線を充電しながらＴＦＴを通し液晶容量に書き込まれる。上記のカウンタＣＴは、信号Ｔ２（データメモリＭ11・Ｍ12からデータメモリＭ21・Ｍ22にディジタルデータを書き込む信号）によってリセットされる。上記のようにしてＭ21・Ｍ22に保持されたディジタルデータに対応したアナログ電圧が上位ビット群と下位ビット群に対応したアナログ電圧の加算により液晶容量に書き込まれる。
【００２０】
データ線に印加するアナログ電圧の形成方法としては、図３に示した以外に幾つかの方法があり、その例を図４と図６に示す。
図４参照
図４に示す電圧形成方法は、メモリＭ21・Ｍ22内の上位ビット群と下位ビット群に対応したアナログ電圧を合成する方法として加算でなく減算する方法をとったものである。図において、ＤＳは、映像信号の下位ビットに対応する、時間的にステップダウンするステップダウン電圧ＶＤを発生するステップダウン電圧発生手段である。他の符号の説明は図３と同一である。
【００２１】
図５参照
図５は図４における各電圧の経時変化を示す。図４に示す方式が図３に示す方式に勝ることは、最初に最終値よりも高い電圧をデータラインＸnに加えておくことによりＴＦＴを通した液晶容量への充電時間を幾分短縮することができることである。たゞし、この方法をとるためには予めデータ電圧を然るべき値に加工しておく必要がある。
【００２２】
図６参照
図６は、図３及び図４に示す方式が固定電圧と可変電圧とを加算手段を用いて合成しているのに対して、カウンタＣＴにより駆動されるディジタル／アナログ変換器ＤＡＣを上位ビット群に対する数だけ用意して、図３や図４で用意した固定電圧に相当する電圧をこのカウンタに対するプリセット値Ｎ１〜Ｎ４を与えることにより実現している。
【００２３】
図７参照
図７は第１実施例の構成図である。本実施例が参考例に係る多階調液晶表示装置の具体例と相違する主な点は、データドライバーＤＤの出力部に必要としたアナログスイッチＳ1・Ｓ2を無くしたことである。このために、カウンタＣＴとデータメモリＭ21・Ｍ22の下位ビット群との値が一致する時点を検出してその状態を保持するメモリＢ1・Ｂ2の出力Ｌ1・Ｌ2によりデコーダＤＣＣ1・ＤＣＣ2の出力を全てオフとしアナログ電圧選択手段Ｅ1・Ｅ2内のアナログスイッチを全てオフとするようにしたことである。その結果、データドライバーＤＤは継続した２個のアナログスイッチを介して出力するのではなく、１個のアナログスイッチを介して出力するため、出力抵抗が低下しデータ線Ｘ1・Ｘ2の充電を高速化することができる。この場合のＤＣＣ1・ＤＣＣ2の回路例を図８に示す。
【００２４】
図８参照
図８において、端子ａ・ｂは上位２ビットのそれぞれが入力される端子であり、端子ｃは上記のメモリＢ1・Ｂ2の出力Ｌ1・Ｌ2が入力される端子である。また、出力端子ｅ1〜ｅ4は上記のアナログ電圧選択手段Ｅ1・Ｅ2内のアナログスイッチのオンオフを制御する信号を出力する端子である。
【００２５】
図９・図10参照
図９は第２実施例の構成図である。本実施例が第１実施例と相違する点は、本実施例ではメモリＢ1・Ｂ2の出力Ｌ1・Ｌ2により、データメモリＭ21・Ｍ22の上位ビット群のメモリをクリアして零とする。そして、デコーダＤＣＤ1・ＤＣＤ2のデコード出力の内、コード零に対する出力を零とすることにより、アナログ電圧選択手段Ｅ1・Ｅ2のアナログスイッチを全てオフとすることができる。この場合のＤＣＤnの構成例を図10に示す。符号の説明は図８の場合と同一である。
【００２６】
図11参照
図11は第３実施例の構成図である。本実施例が第２実施例と相違する点は、本実施例においては第２実施例におけるデータメモリＭ21・Ｍ22の下位ビット群に相当するメモリの代わりに、減算カウンタとしたことである。これは、図11でＨ1・Ｈ2として示されている。減算カウンタＨ1・Ｈ2はデータメモリＭ11・Ｍ12の下位ビット群の値を信号Ｔ２によりプリセットし、クロックＣＫ３により減算して、零となったときにメモリＢ1・Ｂ2をリセットする。これがリセットされたら、アナログ電圧選択手段Ｅ1・Ｅ2のアナログスイッチが全てオフとなるのは図９の場合と同じである。
【００２７】
【発明の効果】
以上説明したとおり、本発明に係る多階調液晶表示装置においては、データドライバは、電圧選択手段における選択を、下位ビットにもとづいて解除するとしているので、出力抵抗を小さくすることができ、データ線の充電の高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の参考例に係る多階調液晶表示装置の原理図である。
【図２】図１の説明用の電圧波形図である。
【図３】本発明の参考例に係る多階調液晶表示装置の具体例の構成図である。
【図４】アナログ電圧形成方法の他の例の説明図である。
【図５】図４の説明用の電圧波形図である。
【図６】アナログ電圧形成方法のさらに他の例の説明図である。
【図７】本発明の第１実施例に係る多階調液晶表示装置の構成図である。
【図８】図７に示すＤＣＣnの構成例図である。
【図９】本発明の第２実施例に係る多階調液晶表示装置の構成図である。
【図10】図９に示すＤＣＤnの構成例図である。
【図11】本発明の第３実施例に係る多階調液晶表示装置の構成図である。
【図12】従来技術に係る多階調液晶表示装置の構成図である。
【図13】図１２の要部詳細図である。
【符号の説明】
ＨＳ    水平同期信号
ＶＳ    垂直同期信号
ＤＮ    映像信号
ＣＬＫ    クロック信号
ＣＯＮＴ    制御手段
Ｔ１・Ｔ２・Ｔ３    スタート信号
ＳＲ１    第１のシフトレジスタ
ＳＲ２    第２のシフトレジスタ
ＣＫ１・ＣＫ２・ＣＫ３    クロック信号
Ｍnm    メモリ
Ｔ1n    タイミング信号
ＤＣn    デコーダ回路
Ｅn    アナログ電圧選択手段
Ｘn    データ線
ＶＲ  基準電圧源
ＤＤ  データドライバー
Ｑnm    トランジスタスイッチ
Ｃnm    液晶容量
ＤＶm    電圧レベル変換回路
ＧＤ    ゲートドライバー
Ｐxy    液晶画素
ＬＣ    液晶パネル
Ｃm    分布容量
ＶＮ    アナログ電圧
Ｙm    走査線
ＶＹm    走査電圧
ＶＧ    電圧発生手段
ＶＬ    ステップアップ電圧
ＤＡ    ステップアップ電圧発生手段
Ａ    アナログ電圧加算手段
Ｆn    電圧印加手段
ＶＤ    ステップダウン電圧
ＤＳ    ステップダウン電圧発生手段
ＣＴ    カウンタ
ＣＰn    コンパレータ
Ｓn    アナログスイッチ
Ｕ    上位ビット
Ｌ    下位ビット
Ｂn    メモリ
ＤＡＣ    ディジタル／アナログ変換器
ＤＣＣn・ＤＣＤn    デコーダ回路
Ｈn    減算カウンタ
【図１】
0003544996.tif 000002
【図２】
0003544996.tif 000003
【図３】
0003544996.tif 000004
【図４】
0003544996.tif 000005
【図５】
0003544996.tif 000006
【図６】
0003544996.tif 000007
【図７】
0003544996.tif 000008
【図８】
0003544996.tif 000009
【図９】
0003544996.tif 000010
【図１０】
0003544996.tif 000011
【図１１】
0003544996.tif 000012
【図１２】
0003544996.tif 000013
【図１３】
0003544996.tif 000014