(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
該半導体基板の上に形成され、該半導体基板からの不純物のオートドープによって該半導体基板から遠ざかる方向に向けて不純物濃度が次第に減少するように形成された第１の部分と、該第１の部分の上方であって、深さ方向に均一な不純物濃度分布を有する第２の部分と、を含む第１導電型の高比抵抗エピタキシャル層と、
該第１導電型の高比抵抗エピタキシャル層の上に形成された、第２導電型のエピタキシャル層と、
該第２導電型のエピタキシャル層を受光素子形成部と信号処理回路形成部とに分離する第１導電型の分離拡散領域と、
該第１導電型の高比抵抗エピタキシャル層における前記分離拡散領域および信号処理回路形成部に対応する領域に形成された第１導電型の埋め込み拡散層と、を備えた回路内蔵受光素子であって、
前記分離拡散領域に、前記受光素子形成部に形成される受光素子のアノード電極が接続されており、
該埋め込み拡散層と前記第１の部分とが直接接触している、回路内蔵型受光素子。
【請求項２】
第１導電型の半導体基板と、
該半導体基板の上に形成され、該半導体基板からの不純物のオートドープによって該半導体基板から遠ざかる方向に向けて不純物濃度が次第に減少するように形成された第１の部分と、該第１の部分の上方であって、深さ方向に均一な不純物濃度分布を有する第２の部分と、を含む第１導電型の高比抵抗エピタキシャル層と、
該第１導電型の高比抵抗エピタキシャル層の上に形成された、第２導電型のエピタキシャル層と、
該第２導電型のエピタキシャル層を受光素子形成部と信号処理回路形成部とに分離する第１導電型の分離拡散領域と、
該第１導電型の高比抵抗エピタキシャル層における前記分離拡散領域および信号処理回路形成部に対応する領域に形成された第１導電型の埋め込み拡散層と、を備えた回路内蔵受光素子であって、
前記分離拡散領域に、前記受光素子形成部に形成される受光素子のアノード電極が接続されており、
該埋め込み拡散層と前記第１の部分とが直接接触し、
前記受光素子形成部は、複数の領域に分割する第１導電型の分離拡散層領域によって、分割フォトダイオードが形成されている、回路内蔵型受光素子。
【請求項３】
前記半導体基板の不純物濃度が約１×１０16ａｔｏｍｓ／ｃｍ3以下である、請求項１または２に記載の回路内蔵型受光素子。
【請求項４】
前記埋め込み拡散層と前記第１の部分との間の接触界面における不純物濃度が、約１×１０13ａｔｏｍｓ／ｃｍ3以上である、請求項１〜３のいずれか一つに記載の回路内蔵型受光素子。
【請求項５】
前記半導体基板と第１導電型の高比抵抗エピタキシャル層との間に形成された、第１導電型の不純物層を更に備えている、請求項１、２、４の何れか一つに記載の回路内蔵型受光素子。
【請求項６】
前記第１導電型の高比抵抗エピタキシャル層は、前記受光素子形成部に形成される前記第２導電型のエピタキシャル層と該第１導電型の高比抵抗エピタキシャル層とを含む受光素子において、バイアス印加時に該第１導電型の高比抵抗エピタキシャル層に拡がる空乏層が該第１導電型の高比抵抗エピタキシャル層の前記第１の部分に達するように、その不純物濃度及び厚さが調整されている、請求項１〜５の何れか一つに記載の回路内蔵型受光素子。
【請求項７】
前記半導体基板の裏面に形成された電極を更に備えており、該電極は、前記アノード電極に接続されている、請求項１〜６の何れか一つに記載の回路内蔵型受光素子。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、光電変換信号を処理する回路を内蔵した回路内蔵型受光素子に関し、より具体的には、入射光に基づいて上記の光電変換信号を発生するフォトダイオードにおける、信号処理時の応答速度の改善を可能にする構造に関する。
【０００２】
【従来の技術】
光ディスク装置は、近年、動画などの多量のデータを高速で取り扱うようになってきている。例えば、ＤＶＤ−ＲＯＭ装置では、データの読み出し速度の高速化（等速から倍速へ、など）が急速に進展してきており、今後は１２倍速、更にはそれ以上の高速化が求められるものと考えられる。ここで、ＤＶＤを利用した光ディスク装置（例えばＤＶＤ−ＲＯＭ装置）では、信号の読み出しのために、受光素子とその受光素子によって発生した光電変換信号の処理のための信号処理回路とを同一チップ上に集積させた光ピックアップチップが、一般に使用されている。従って、ＤＶＤ−ＲＯＭ装置の動作の高速化を実現するためには、そのような光ピックアップ（より一般的には、回路内蔵型受光素子）に含まれる受光素子の動作の高速化が、強く求められている。
【０００３】
従来より、光ピックアップに含まれる受光素子では、Ｎ型エピタキシャル層とＰ型基板との間のＰＮ接合、或いはＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合が、使用されてきている。しかし、前者のＮ型エピタキシャル層とＰ型基板との間のＰＮ接合では、基板内で発生した光キャリアが拡散によって移動するので、応答速度が遅くなる。一方、後者のＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合では、Ｎ型エピタキシャル層における不純物濃度に応じて接合容量が大きくなって、応答速度が遅くなるという問題点が存在している。更に、後者のＰＮ接合をＤＶＤ装置に適用すると、ＤＶＤ装置で再生光として使用される波長６５０ｎｍのレーザ光の多くの部分が基板内にまで到達してしまうことから、動作感度の低下が生じる。
【０００４】
このように、従来の回路内蔵型受光素子は、回路を内蔵していない単体のｐｉｎフォトダイオードに比較して、動作特性が劣る傾向にある。
【０００５】
以上のような問題点を解決する目的で、これまでに幾つかの構成が提案されてきている。
【０００６】
図１には、特開昭６１−１５４０６３号公報に開示されている構成を示している。
【０００７】
この構成では、Ｐ＋−基板１４１の表面に、Ｐ型高不純物濃度層（オートドープ層）１４２ａ及びＰ型低不純物濃度層１４２ｂを含むＰ型エピタキシャル層１４２を形成する。Ｐ型エピタキシャル層１４２におけるＰ型高不純物濃度層１４２ａは、エピタキシャル成長時に、基板１４１から不純物の上方拡散（オートドープ）が生じた領域に相当する。
【０００８】
Ｐ型エピタキシャル層１４２の上には、Ｎ型エピタキシャル層１４３が形成されている。Ｎ型エピタキシャル層１４３には、その表面から下地のＰ型エピタキシャル層１４２に達する、不純物濃度が高いＰ＋分離拡散領域１４４が形成されており、これによってＮ型エピタキシャル層１４３が幾つかの領域に分離されている。
【０００９】
この分離されているＮ型エピタキシャル層１４３の領域のうちのあるものは、受光素子部１８０を形成しており、具体的には、分離されたＮ型エピタキシャル層１４３とその下のＰ型エピタキシャル層１４２とで形成されるＰＮ接合によって、フォトダイオード１８０が形成される。一方、Ｎ型エピタキシャル層１４３における隣接する領域は信号処理回路部１９０であって、具体的には、図示されている例では、コレクタ抵抗を下げるための埋め込み領域１４５、ベース領域１４７、及びエミッタ領域１４８によってＮＰＮトランジスタ１９０が構成されている。これらのフォトダイオード部１８０及び信号処理回路部１９０は、先述の分離拡散領域１４４によって電気的に分離されている。
【００１０】
これらの構成の上面には、酸化物層１４９が形成されている。そして、受光素子（フォトダイオード）１８０のコンタクト領域１４５には、酸化物層１４９に設けられたコンタクトホールを介して電極配線層１５０ａが接続されており、一方、信号処理回路素子（ＮＰＮトランジスタ）１９０には、同様にコンタクトホールを介して電極配線層１５０ｂ及び１５０ｃが接続されている。また、分離拡散領域１４４にも、電極及び配線１５０ｂが接続されている。
【００１１】
この構成において、高不純物濃度を有する基板１４１の上に、それより低不純物濃度のエピタキシャル層１４２を形成することで、フォトダイオードを構成するＰ型半導体側の空乏層（一点鎖線で示された領域）を低不純物濃度エピタキシャル層１４２の内部に大きく広げて、フォトダイオード１８０の接合容量を低減している。同時に、この空乏層の拡がりによって、深いところで発生した光キャリアが、十分に光電流に寄与するようになっている。
【００１２】
また、この構成に含まれるＰ型高不純物濃度層（オートドープ層）１４２ａは、基板１４１から上方に向かって不純物濃度が次第に低下する濃度勾配を有している。これに基づくポテンシャル勾配によって内部電界が発生して、Ｐ型エピタキシャル層１４２の深部で発生した光キャリアの高速での移動を可能にしている。
【００１３】
次に、図２には、特開平４−２７１１７２号公報に開示されている構成を示している。
【００１４】
この構成では、Ｐ型基板２２３の上にノンドープの第１エピタキシャル層２２４を形成し、更に、信号処理回路素子（ＮＰＮトランジスタ）２９０の形成箇所には、Ｐ型ウェル領域２２６を形成する。第１エピタキシャル層２２４の上には、Ｎ型の第２エピタキシャル層２２５を形成する。フォトダイオード部２８０におけるＮ型第２エピタキシャル層２２５の表面近傍には、Ｎ＋拡散領域２３０を形成する。一方、信号処理回路素子部２９０におけるＮ型第２エピタキシャル層２２５には、その表面近傍にＮＰＮトランジスタを構成する各領域２３５、２３６、及び２３７が形成され、その下方にはＮ＋拡散領域２３４が形成されている。信号処理回路素子部２９０とフォトダイオード部２８０とは、２つの領域２２８及び２２９からなる分離拡散領域２２７によって、電気的に分離されている。
【００１５】
これらの構成の上面には、酸化物層２３１が形成されている。そして、受光素子（フォトダイオード）２８０には、酸化物層２３１に設けられたコンタクトホールを介して電極配線層２３２及び２３３が接続されており、一方、信号処理回路素子（ＮＰＮトランジスタ）２９０には、同様にコンタクトホールを介して電極配線層２３８が接続されている。
【００１６】
この構成では、比抵抗が約４０Ωｃｍ〜約６０Ωｃｍである基板２２３を使用して、基板２２３からその上の第１エピタキシャル層２２４へのオートドープを抑制している。また、第１エピタキシャル層２２４としてノンドープの半導体結晶層を使用することで、フォトダイオード部２８０に形成される空乏層を、基板側に大きく広げることが可能になっている。更に、Ｐ型ウェル領域２２６を形成することによって、分離拡散領域２２７（２２８及び２２９）並びにＰ型ウェル領域２２６というＰ型領域によってＮＰＮトランジスタを取り囲んで、寄生効果の低減が可能になる。
【００１７】
一方、図３には、特開平１−２０５５６４号公報に開示されている構成を示している。
【００１８】
この構成では、Ｐ＋−基板３１０の表面に、Ｐ型オートドープ層３２１とＰ−型低不純物濃度層３２２とを含むＰ型エピタキシャル層３２０を形成する。Ｐ型エピタキシャル層３２０におけるＰ型オートドープ層３２１は、エピタキシャル成長時に、基板３１０から不純物の上方拡散（オートドープ）によって形成される。
【００１９】
Ｐ型エピタキシャル層３２０の上には、Ｎ型エピタキシャル層３３０が形成されている。Ｎ型エピタキシャル層３３０には、その表面からこの層３３０を貫通し、更に下地のＰ型エピタキシャル層３２０のオートドープ層３２１に達する、不純物濃度が高いＰ＋分離拡散領域３４０が形成されており、これによってＮ型エピタキシャル層３３０が幾つかの領域に分離されている。
【００２０】
Ｎ型エピタキシャル層３３０におけるこの分離されている領域のあるものは、受光素子部３８０を形成しており、具体的には、分離されたＮ型エピタキシャル層３３０とその下のＰ型エピタキシャル層３２０とで形成されるＰＮ接合によって、フォトダイオード３８０が形成される。また、この受光素子部３８０におけるＮ型エピタキシャル層３３０の表面近傍には、受光面電極として機能するＮ＋型拡散層３３４が、比較的広い面積に形成されている。一方、受光素子部３８０に隣接するＮ型エピタキシャル層３３０の他の領域は信号処理回路部３９０であって、具体的には、図示されている例では、コレクタ抵抗を下げるための埋め込み層３２３、Ｐ型拡散層３３１、及びＮ＋型拡散層３３３によってＮＰＮトランジスタ３９０が構成されている。これらのフォトダイオード部３８０及び信号処理回路部３９０は、先述の分離拡散領域３４０によって電気的に分離されている。
【００２１】
更に、これらの構成の上面には、絶縁膜３３５が形成されており、この絶縁膜３３５に形成されたコンタクトホールを介して、電極及び配線３３６及び３３７が、フォトダイオード部３８０及び信号処理回路部３９０の所定の箇所に電気的にコンタクトしている。
【００２２】
上記のような図３の構成では、フォトダイオード部３８０とその周辺に形成された信号処理回路部３９０とは、深く形成された分離拡散領域３４０によって、お互いに電気的に分離されている。この結果、フォトダイオード部３８０に形成される空乏層は、隣接する他のフォトダイオード部や信号処理回路部に広がることなく、基板側に大きく（すなわちＰ型エピタキシャル層３２０におけるオートドープ層３２１の内部にまで）広がることが可能になる。
【００２３】
【発明が解決しようとする課題】
一般に、フォトダイオードの応答特性は、ＰＮ接合部に形成される接合容量、並びにフォトダイオードを構成する各部分の抵抗成分によって決定される直列抵抗に、依存する。
【００２４】
このうちの接合容量は、基本的に基板の不純物濃度によって決まる。一般には、不純物濃度が低い高比抵抗基板を使用することによって、接合容量を改善することができる。前述した図１〜図３に示す従来技術の構造では、基板の上に形成されるＰ型エピタキシャル層の不純物濃度を低く抑える或いはノンドープにして、その抵抗を高くすることによって、接合容量の改善が実現されている。
【００２５】
しかし、図１及び図２に示す構成では、上記によって接合容量は改善されるものの、直列抵抗の十分な改善が実現されていない。この点を、以下に説明する。
【００２６】
一般に、フォトダイオードの直列抵抗は、以下のような成分から構成されると考えられる（Ｒ１〜Ｒ７については、図１１（ａ）及び（ｂ）を参照）：
Ｒ１：分離拡散領域の抵抗
Ｒ２：分離拡散領域の下に存在する埋め込み拡散層の抵抗
Ｒ３：分離拡散領域の下に存在する高比抵抗エピタキシャル層の抵抗
Ｒ４：分離拡散領域の下に存在するオートドープ層の抵抗
Ｒ５：基板抵抗
Ｒ６：フォトダイオード部の下に存在するオートドープ層の抵抗
Ｒ７：フォトダイオード部の下に存在する高比抵抗エピタキシャル層の抵抗。
【００２７】
そこで、先述の各従来技術の構成について、フォトダイオード部の直列抵抗について考察すると、何れの構成でも、分離拡散領域の不純物濃度が高いために、その抵抗Ｒ１は低くなる。また、基板に関しても、その不純物濃度が高いために基板抵抗Ｒ５は低い。加えて、基板からの不純物の拡散によって形成されるオートドープ層においても、その抵抗Ｒ４及びＲ６は、直列抵抗に顕著な影響を及ぼさない。更に、埋め込み拡散層の抵抗Ｒ２は、その構成から判断して、存在しないか（図１及び図３の場合）、或いはフォトダイオードの直列抵抗にはほとんど寄与していない（図２の場合）。
【００２８】
しかし、図１の構成では、分離拡散領域１４４の下に存在する高比抵抗エピタキシャル層１４２ｂの不純物濃度が低く、その抵抗Ｒ３が高くなる。更に、この分離拡散領域１４４の下に位置する高比抵抗エピタキシャル層１４２ｂの部分が、その不純物濃度の低さに起因して、フォトダイオードに印加されるバイアス電圧の影響で空乏化すると、抵抗Ｒ３が更に高抵抗化される。この点は図２に示す構造においても同様であり、分離拡散領域２２７の下に存在するノンドープエピタキシャル層２２４の抵抗Ｒ３が、やはり高くなる。
【００２９】
以上の点より、図１及び図２に示す従来技術の構造では、フォトダイオードの接合容量は低減されるものの、Ｎ型エピタキシャル層の下に位置する低濃度或いはノンドープのＰ型エピタキシャル層の高抵抗成分に起因して、直列抵抗が高い。その結果として、フォトダイオードの応答速度が遅くなる。
【００３０】
これに対して、図３に示す構成では、高不純物濃度基板３１０を使用して基板抵抗Ｒ５を低減しているとともに、分離拡散領域３４０を、高い不純物濃度を有するオートドープ層３２１に達するように深く形成しているので、上述した抵抗Ｒ３の成分が存在しない。更に、フォトダイオード部の下における抵抗成分Ｒ７も、空乏層をオートドープ層にまで広げることによって、同様に無くすことができる。この結果、上述した高直列抵抗という問題を克服して、応答速度の改善が図られている。
【００３１】
しかし、図３の構成のように分離拡散領域３４０を深い位置まで形成しようとすると、実際には、そのための拡散工程において不純物が深さ方向だけではなく横方向へも拡散するので、分離拡散領域３４０の深さだけではなく幅も広がることになる。このように分離拡散領域３４０のサイズが横方向に大きくなると、必然的に、形成される素子の全体サイズが大きくなる。これは、素子サイズの小型化に対する最近の強い要求を考慮すると、好ましいことではない。
【００３２】
また、分離拡散領域が深く形成されると、図４（ｂ）に模式的に示しているように、分離拡散領域の下で発生した光キャリアの移動距離が、分離拡散領域が浅い図４（ａ）の場合に比べて、必然的に長くなる。この結果として、フォトダイオードの応答速度が遅くなることになる。このような深い分離拡散領域の形成に起因する問題点は、例えば特開平８−３２１００号公報に説明されているように、特に分割フォトダイオードに適用した場合に顕著になる。
【００３３】
このように、従来技術においては、フォトダイオードの接合容量の低減と直列抵抗の低減とを同時に実現し、且つ十分に高速なフォトダイオードの応答速度を実現することができる構造が、達成されていない。
【００３４】
本発明は、上記の問題点を解決するためになされたものであって、その目的は、接合容量の低減と直列抵抗の低減とを同時に実現し、且つ十分に高速な応答速度を有するフォトダイオード部を有する回路内蔵型受光素子を提供することである。
【００３５】
【課題を解決するための手段】
本発明の回路内蔵型受光素子は、第１導電型の半導体基板と、該半導体基板の上に形成され、該半導体基板からの不純物のオートドープによって該半導体基板から遠ざかる方向に向けて不純物濃度が次第に減少するように形成された第１の部分と、該第１の部分の上方であって、深さ方向に均一な不純物濃度分布を有する第２の部分と、を含む第１導電型の高比抵抗エピタキシャル層と、該第１導電型の高比抵抗エピタキシャル層の上に形成された、第２導電型のエピタキシャル層と、該第２導電型のエピタキシャル層を受光素子形成部と信号処理回路形成部とに分離する第１導電型の分離拡散領域と、該第１導電型の高比抵抗エピタキシャル層における前記分離拡散領域および信号処理回路形成部に対応する領域に形成された第１導電型の埋め込み拡散層と、を備えた回路内蔵受光素子であって、前記分離拡散領域に、前記受光素子形成部に形成される受光素子のアノード電極が接続されており、該埋め込み拡散層と前記第１の部分とが直接接触している。
また、本発明の回路内蔵型受光素子は、第１導電型の半導体基板と、該半導体基板の上に形成され、該半導体基板からの不純物のオートドープによって該半導体基板から遠ざかる方向に向けて不純物濃度が次第に減少するように形成された第１の部分と、該第１の部分の上方であって、深さ方向に均一な不純物濃度分布を有する第２の部分と、を含む第１導電型の高比抵抗エピタキシャル層と、該第１導電型の高比抵抗エピタキシャル層の上に形成された、第２導電型のエピタキシャル層と、該第２導電型のエピタキシャル層を受光素子形成部と信号処理回路形成部とに分離する第１導電型の分離拡散領域と、該第１導電型の高比抵抗エピタキシャル層における前記分離拡散領域および信号処理回路形成部に対応する領域に形成された第１導電型の埋め込み拡散層と、を備えた回路内蔵受光素子であって、前記分離拡散領域に、前記受光素子形成部に形成される受光素子のアノード電極が接続されており、該埋め込み拡散層と前記第１の部分とが直接接触し、
前記受光素子形成部は、複数の領域に分割する第１導電型の分離拡散層領域によって、分割フォトダイオードが形成されている。
【００３６】
ある実施形態では、前記半導体基板の不純物濃度が約１×１０１６ａｔｏｍｓ／ｃｍ３以下である。
【００３７】
例えば、前記埋め込み拡散層と前記第１半導体結晶成長層の前記第１の部分との間の接触界面における不純物濃度が、約１×１０１３ａｔｏｍｓ／ｃｍ３以上である。
【００３８】
ある実施形態では、記半導体基板と第１導電型の高比抵抗エピタキシャル層との間に形成された、第１導電型の不純物層を更に備えている。
【００３９】
好ましくは、前記第１導電型の高比抵抗エピタキシャル層は、前記受光素子形成部に形成される前記第２導電型のエピタキシャル層と該第１導電型の高比抵抗エピタキシャル層とを含む受光素子において、バイアス印加時に該第１導電型の高比抵抗エピタキシャル層に拡がる空乏層が該第１導電型の高比抵抗エピタキシャル層の前記第１の部分に達するように、その不純物濃度及び厚さが調整されている。
【００４０】
好ましくは、前記半導体基板の裏面に形成された電極を更に備えており、該電極は、前記アノード電極に接続されている。
【００４３】
上記のような特徴を有する本発明によれば、Ｎ型エピタキシャル層（第２半導体結晶成長層）とＰ型エピタキシャル層（第１半導体結晶成長層）との間のＰＮ接合を利用して形成されるフォトダイオード部（受光素子形成部）に隣接して信号処理回路形成部が設けられている回路内蔵型受光素子において、信号処理回路形成部のＮ型エピタキシャル層の表面からＰ型エピタキシャル層の内部に向かって形成される埋め込み拡散層を、Ｐ型エピタキシャル層の中のオートドープ層（第１の部分）に接触するように形成する。この結果、埋め込み拡散層とオートドープ層との間にはＰ型高比抵抗層（すなわち、Ｐ型エピタキシャル層（第１半導体結晶成長層）の中の、均一な不純物濃度分布を有する第２の部分）が存在しなくなるので、形成されるフォトダイオードの直列抵抗を低減させることが可能になる。ここで、埋め込み拡散層とオートドープ層とが接触する位置での不純物濃度値を、フォトダイオードに要求される応答速度特性（例えばカットオフ周波数）の値から計算される濃度値以上（例えば約１×１０１３ａｔｏｍｓ／ｃｍ３以上）に設定すれば、所望の仕様を満足する素子を得ることが可能になる。
【００４４】
更に、基板の不純物濃度を、Ｎ型エピタキシャル層の形成プロセスにて発生する基板からＰ型エピタキシャル層への不純物のオートドープの影響が無視し得る程度に抑制されるような濃度（例えば約１×１０１６ａｔｏｍｓ／ｃｍ３以下）に設定することによって、ＰＮ接合界面の近傍におけるオートドープ層の形成を抑制できる。これによって、オートドープ層がＰＮ接合界面の近傍に存在する場合に問題になる、フォトダイオード部に形成される空乏層の広がりの制限、及びＰＮ接合界面における電子に対するポテンシャルバリアの形成を抑制して、フォトダイオードの応答速度の劣化を防ぐことができる。
【００４５】
更に、基板とＰ型エピタキシャル層との間に、ボロンなどのＰ型不純物を高濃度で導入してＰ型高濃度不純物層を形成すれば、基板の比抵抗のばらつきに起因するオートドープ層の比抵抗（不純物濃度）の局部的なばらつきの発生が抑制され、フォトダイオードの動作特性にばらつきが生じる可能性が抑制される。この場合には更に、基板自体の不純物濃度を、フォトダイオードの直列抵抗の低減を目的として高くする（すなわち基板抵抗を下げる）必要がないので、低い不純物濃度を有する基板を使用することが可能になる。この結果、オートドープの影響を抑制すると共に、基板内のより深い位置で発生したキャリアをＰ型高濃度不純物層の形成に伴うポテンシャルバリアによってカットできるので、フォトダイオードの応答特性が更に改善される。
【００４６】
なお、Ｐ型高比抵抗エピタキシャル層の厚さ及び比抵抗を、フォトダイオード部に形成される空乏層がオートドープ層に接触するように設定すれば、フォトダイオード部における接合容量が改善される。更に、基板の裏面にもアノード電極を形成して、基板表面の分離拡散領域の上に形成したアノード電極に電気的に接続すれば、基板表面のみにアノード電極が形成される場合に比べて、図１１（ａ）に示すＲ１（分離拡散領域の抵抗）、Ｒ２（分離拡散領域の下に存在する埋め込み拡散層の抵抗）、及びＲ４（分離拡散領域の下に存在するオートドープ層の抵抗）の各抵抗成分を、低減させることができる。
【００４７】
【発明の実施の形態】
本発明の具体的な実施形態の説明に先立って、まず、本発明に至る過程で本願発明者らによって行われた検討結果を、以下に説明する。
【００４８】
先に図３を参照して説明した従来技術の構成では、比較的高い不純物濃度（具体的には１×１０１９ａｔｏｍｓ／ｃｍ３程度）を有する基板３１０を使用していることから、Ｎ型エピタキシャル層３３０を形成するときに、基板３１０の表面に設けられているＰ型エピタキシャル層３２０の表面（Ｎ型エピタキシャル層３３０とＰ型エピタキシャル層３２０との間）に、基板３１０の不純物が気相に外方拡散してエピタキシャル成長時に取り込まれることによって、不純物がオートドープされる。このようにして形成されるオートドープ層の不純物濃度は、一般に基板３１０の不純物濃度の１０−３程度であり、図３の例では、基板３１０の不純物濃度が約１×１０１９ａｔｏｍｓ／ｃｍ３であるので、Ｐ型エピタキシャル層３２０の表面には、約１×１０１６ａｔｏｍｓ／ｃｍ３の不純物濃度を有するオートドープ層が形成されることになる。フォトダイオードのＰＮ接合を形成するＰ型エピタキシャル層３２０のＰＮ接合近傍の不純物濃度は、接合容量の低減のためには約１×１０１３ａｔｏｍｓ／ｃｍ３の〜約１×１０１４ａｔｏｍｓ／ｃｍ３程度であることが好ましいが、上記のような高い不純物濃度を有するオートドープ層がＰＮ接合界面の近傍に存在していると、空乏層の広がりが制限されて接合容量が増加し、結果として、フォトダイオードの応答速度が遅くなることになる。
【００４９】
更に、図５（ａ）及び（ｂ）に模式的に示すように、ＰＮ接合界面の近傍に形成されるオートドープ層は、Ｐ型基板内で発生したキャリア（電子）の移動に対しても大きな影響を及ぼす。
【００５０】
すなわち、図５（ａ）に示すように、Ｐ型基板（ここでは、基板上に形成されるＰ型エピタキシャル層も含むものとする）の表面（ＰＮ接合界面の近傍）にオートドープ層が存在しなければ、Ｐ型基板内で発生したキャリア（電子）は、何の障壁を感じることもなくＮ型エピタキシャル層の内部に移動できる。しかし、図５（ｂ）に示すようにＰ型基板の表面（ＰＮ接合界面の近傍）にオートドープ層が存在すると、電子に対するポテンシャルバリアとして作用するため、Ｐ型基板内からＮ型エピタキシャル層への電子の移動が制限されて、結果としてフォトダイオードの応答速度が遅くなる。
【００５１】
このように、本願発明者らによる検討によれば、図３として示した従来技術の構造では、分離拡散領域３４０の深さ方向及び幅方向（横方法）へのサイズの拡大に関連するフォトダイオードの応答速度の低下に加えて、基板３１０の不純物濃度が高いこと（具体的には、それに起因するＰＮ接合界面の近傍におけるオートドープ層の形成）に関連するフォトダイオードの応答速度の低下も、あわせて発生すると考えられる。
【００５２】
ここで、図３の構成を更に検討すると、フォトダイオードの直列抵抗の低減を実現する目的で、分離拡散領域３４０とオートドープ層３２１との接触点の近傍では、不純物濃度が約１×１０１６ａｔｏｍｓ／ｃｍ３に設定されている。本願発明者らが図３に示す構成を有する素子を実際に製作して、フォトダイオードの直列抵抗を実測したところ、上記のような特性を有する直列抵抗の実測値は約３５Ωとなった。
【００５３】
しかし、この点に関して、本願発明者らの更なる検討によれば、上記のような３５Ωという値まで、フォトダイオードの直列抵抗を低減させる必要はないことが確認された。
【００５４】
すなわち、例えば１２倍速のＤＶＤ−ＲＯＭ装置に対応する受光素子を考えると、そこに含まれるフォトダイオードの応答速度としては、カットオフ周波数ｆｃ＝１２０ＭＨｚ以上という値が必要になる。ここで、レーザビーム径などの光学系のパラメータによって決定されるフォトダイオードの受光面積が、例えば６０μｍ×２４０μｍであるとすれば、フォトダイオードの接合容量Ｃｐｄは約０．６ｐＦとなる。これらの数値を用いて、
ｆｃ＝１／（２π・Ｃｐｄ・Ｒｓ）                            （１）
なる関係式から、フォトダイオードの直列抵抗Ｒｓとして必要な値を計算すれば、Ｒｓ＝約２．２ｋΩ以下であれば良いことが確認された。
【００５５】
本発明は、以上のような本願発明者らによる検討内容に基づいて、達成されたものである。以下には、その具体的な幾つかの実施形態を、添付の図面を参照しながら説明する。
【００５６】
（第１の実施形態）
図６は、本発明の第１の実施形態に従って形成される回路内蔵型受光素子の構成を示す断面図である。
【００５７】
図６に示す回路内蔵型受光素子は、隣接して形成されたフォトダイオード部８０と信号処理回路部９０とを有している。なお、メタル配線の処理工程の後に形成される構造、例えば多層配線や保護膜などは、図６では省略している。
【００５８】
この構成では、Ｐ型半導体基板１の表面にＰ型高比抵抗エピタキシャル層３０を形成する。Ｐ型高比抵抗エピタキシャル層３０は、基板１からの不純物のオートドープによって、基板１との界面から遠ざかる方向に向けて厚さ方向に不純物濃度が次第に減少する第１の部分２（オートドープ層２とも称する）と、第１の部分２の上方であって深さ方向に均一な不純物濃度分布を有する第２の部分３（均一濃度層３とも称する）と、を含んでいる。
【００５９】
更に、Ｐ型高比抵抗エピタキシャル層３０の上には、Ｎ型エピタキシャル層８が形成されている。Ｎ型エピタキシャル層８には、その表面から所定の深さに達する分離拡散領域が２つの拡散領域７及び９によって形成されており、これによって、Ｎ型エピタキシャル層８が幾つかの領域に分離されている。
【００６０】
Ｎ型エピタキシャル層８のこの分離されている領域のあるものは、受光素子部８０を形成しており、具体的には、分離されたＮ型エピタキシャル層８とその下のＰ型エピタキシャル層３０とで形成されるＰＮ接合によって、フォトダイオード８０が形成される。受光素子部（フォトダイオード部）８０におけるＮ型エピタキシャル層８の表面近傍には、カソード抵抗を下げるためのＮ型拡散層２２が形成されている。
【００６１】
一方、Ｎ型エピタキシャル層８におけるフォトダイオード部８０に隣接する領域は、信号処理回路部９０である。具体的には、図示されている例では、コレクタ抵抗を下げるための埋め込み領域６、Ｎ型補償拡散層１０、ベース拡散領域１１、及びエミッタ拡散領域１２によってＮＰＮトランジスタ９０が構成されている。
【００６２】
これらのフォトダイオード部８０及び信号処理回路部９０は、先述の分離拡散領域７及び９によって、電気的に分離されている。
【００６３】
これらの構成の上面には、例えば酸化シリコン層などからなる絶縁物層１４が形成されている。そして、フォトダイオード部８０のＮ型拡散層２２の上に相当する位置には、コンタクトホールを介してカソード電極１５が形成される。また、アノード電極１６は、分離拡散領域７及び９に接続される。更に、信号処理回路部９０の素子（ＮＰＮトランジスタ）にも、同様にコンタクトホールを介して所定の電極及び配線１７が電気的に接続されている。
【００６４】
図６において、Ｐ型半導体基板１の不純物濃度は、その表面に形成されるＰ型高比抵抗エピタキシャル層３０の表面に、その後に行われるプロセスによってオートドープ層が形成されないように、Ｐ型高比抵抗エピタキシャル層３０の表面における不純物濃度の１０３倍を越えない濃度とする。具体的には、例えば約１ｋΩｃｍの高比抵抗を有するＰ型高比抵抗エピタキシャル層３０を形成する場合には、Ｐ型半導体基板１の不純物濃度は、約１Ωｃｍとする。これは、先述のように、Ｐ型高比抵抗エピタキシャル層３０の表面に形成されるオートドープ層の不純物濃度とＰ型半導体基板１の不純物濃度との間には、およそ１：１０３という関係が成立するためである。すなわち、Ｐ型半導体基板１の不純物濃度を、Ｐ型高比抵抗エピタキシャル層３０の表面における不純物濃度の設定値の１０３倍を越えない濃度とすれば、仮に不純物のオートドープが発生したとしても、結果として得られるＰ型高比抵抗エピタキシャル層３０の表面における不純物濃度は、所定の設定値を超えることはない。
【００６５】
Ｐ型高比抵抗エピタキシャル層３０の中の所定の箇所には、更に埋め込み拡散層４が形成されている。具体的には、この埋め込み拡散層４は、信号処理回路部９０において、Ｐ型高比抵抗エピタキシャル層３０の中のオートドープ層２に接触するように形成されており、結果として、その領域におけるＰ型高比抵抗エピタキシャル層３０の均一濃度層３が存在しなくなる。
【００６６】
図７（ａ）及び（ｂ）は、このような埋め込み拡散層４とＰ型高比抵抗エピタキシャル層３０との関係を、不純物濃度の変化として描いた図である。
【００６７】
分離拡散領域７の直下では、図７（ａ）に示すように、埋め込み拡散層４とオートドープ層２とが直接に接触している。ここで、２つの層４及び２が接触している箇所での不純物濃度が約１×１０１３ａｔｏｍｓ／ｃｍ３或いはそれ以上の値となるように、熱処理条件を制御して、埋め込み拡散層４の深さ及びオートドープ層２の厚さを設定する。但し、熱処理条件を他の拡散条件に基づいて設定しなければならない場合には、Ｐ型高比抵抗エピタキシャル層３０のうちの均一濃度層３の厚さを調整することによって、２つの層４及び２が接触している箇所での不純物濃度を、約１×１０１３ａｔｏｍｓ／ｃｍ３或いはそれ以上の値とする。
【００６８】
埋め込み拡散層４は、実際には、分離拡散領域７及び９の下を回り込んで、フォトダイオード部８０の端部にも存在している。しかし、フォトダイオード部８０の端部近傍の直下では、図７（ｂ）に示すように、埋め込み拡散層４とオートドープ層２とは直接に接触せずに、Ｐ型高比抵抗エピタキシャル層３０の均一濃度層３を介して接触することになる。
【００６９】
ここで、埋め込み拡散層４とオートドープ層２との接触箇所における不純物濃度に関連して上述した約１×１０１３ａｔｏｍｓ／ｃｍ３という値は、例えば１２倍速ＤＶＤ−ＲＯＭ装置に対応するために必要となるカットオフ周波数ｆｃ＝１２０ＭＨｚという値を満足するように決定されたものである。この点を更に説明すると、例えば、フォトダイオードの受光面のサイズが６０μｍ×１２０μｍである場合、その接合容量Ｃｐｄは約０．６ｐＦとなる。そこで、前述の式（１）に基づいて求められる、カットオフ周波数ｆｃ＝１２０ＭＨｚを実現するためのフォトダイオードの接合容量Ｃｐｄと直列抵抗Ｒｓとの関係を示す図８のグラフより、フォトダイオードの直列抵抗Ｒｓは約２．２ｋΩ以下の値に設定すればよい。更に、図９に示す、埋め込み拡散層４とオートドープ層２との接触箇所における不純物濃度とフォトダイオードの直列抵抗Ｒｓとの関係に関する２次元シミュレーション結果から、Ｒｓとして約２．２ｋΩ以下の値を得るためには、２つの層２及び４の接触箇所の不純物濃度を約１×１０１３ａｔｏｍｓ／ｃｍ３或いはそれ以上の値にすればよいことがわかる。
【００７０】
一方、Ｐ型高比抵抗エピタキシャル層３０は、フォトダイオード部８０に印加されるバイアス電圧によって広がる空乏層５がオートドープ層２に達するように、その比抵抗と厚さとを調整して形成する。例えば、Ｐ型高比抵抗エピタキシャル層３０（具体的にはその均一濃度層３）の比抵抗が約１ｋΩｃｍである場合、その不純物濃度は、導電型がＰ型であることから約１×１０１３ａｔｏｍｓ／ｃｍ３となる。この不純物濃度条件下で形成される空乏層５は、バイアス電圧が１．５Ｖであるとすると、Ｎ型エピタキシャル層８との界面からＰ型高比抵抗エピタキシャル層３０の内部に向かって約１４．５μｍ広がる。また、熱処理によって基板１の表面から上方に形成されるオートドープ層２の厚さは、約１６μｍである。従って、これらの結果より、Ｐ型高比抵抗エピタキシャル層３０の厚さは、約３０．５μｍに設定すればよいことになる。
【００７１】
次に、以上のような構成を有する本実施形態の受光素子の製造方法を、図１０（ａ）〜（ｆ）を参照して以下に説明する。
【００７２】
まず、図１０（ａ）に示すように、Ｐ型半導体基板１の上に、Ｐ型高比抵抗エピタキシャル層３０を形成する。この時点で、Ｐ型高比抵抗エピタキシャル層３０のうちで基板１に近い側には、基板１の表面から離れる方向に向かって不純物濃度が次第に減少していくオートドープ層２が、既にある程度の厚さで形成されることになる。また、Ｐ型高比抵抗エピタキシャル層３０の残りの部分は、一定の不純物濃度を有する均一濃度層３となる。
【００７３】
次に、図１０（ｂ）に示すように、Ｐ型高比抵抗エピタキシャル層３０の所定の領域（主として、後のプロセスで信号処理回路が形成される領域）に、Ｐ型埋め込み拡散層４を形成する。このＰ型埋め込み拡散層４の形成に伴う熱処理によって、オートドープ層２の厚さは、図１０（ａ）の場合に比べて厚くなるが、先述のようにＰ型埋め込み拡散層４は、オートドープ層２に直接に接触するように形成する。
【００７４】
続いて、図１０（ｃ）に示すように、Ｐ型埋め込み拡散層４の表面に、分離拡散領域７及び埋め込み領域６を形成する。更にその後に、Ｐ型埋め込み拡散層４及びＰ型高比抵抗エピタキシャル層３０の表面に、Ｎ型エピタキシャル層８を形成する。続いて、形成されたＮ型エピタキシャル層８の表面から、分離拡散領域９を、先に形成した分離拡散領域７に接続するように形成する。また、信号処理回路の形成部におけるＮ型エピタキシャル層８の表面には、Ｎ型補償拡散層１０を形成する（図１０（ｄ）参照）。
【００７５】
続いて、信号処理回路の形成部におけるＮ型エピタキシャル層８の表面に、Ｎ型補償拡散層１０に重ならないようにＰ型不純物を拡散して、ベース拡散領域１１を形成する。更に、ベース拡散領域１１の内部にＮ型不純物を拡散して、エミッタ拡散領域１２を形成する。なお、このエミッタ拡散領域１２の形成と同時に、受光素子の形成部におけるＮ型エピタキシャル層８の表面に、形成される受光素子（フォトダイオード）のカソード側直列抵抗を低減するためのＮ型拡散層２２を形成する。更に、上記の各領域が形成されたＮ型エピタキシャル層８の上面を覆うように、酸化シリコンなどによって絶縁物層１４を形成する（図１０（ｅ）参照）。
【００７６】
更に、図１０（ｆ）に示すように、絶縁物層１４の所定の箇所にコンタクトホールを形成する。そして、受光素子（フォトダイオード）のＮ型拡散層２２に接触するカソード電極１５、及び分離拡散領域９に接触するアノード電極１６を、例えばアルミニウムを使用して形成する。また、信号処理回路部に関しては、形成された素子（ＮＰＮトランジスタ）を構成する各拡散領域に接触する電極及び配線１７を、同様にアルミニウムなどを使用して形成する。
【００７７】
この後に、多層配線形成工程や保護膜形成工程など半導体技術で一般的に行われるプロセスを適宜行って（これらについての説明はここでは省略する）、信号処理回路素子（ＮＰＮトランジスタ）とフォトダイオードとが一体的に隣接して形成された回路内蔵型受光素子が、形成される。
【００７８】
図１１（ａ）及び（ｂ）を参照して、本発明におけるフォトダイオードの直列抵抗の低減の様子を説明する。
【００７９】
図１１（ａ）は、図６に示した本実施形態における受光素子の構成に、従来技術の説明に関連して説明したフォトダイオードの直列抵抗を構成する各抵抗成分を重ねて描いた図である。この図からわかるように、本発明の構成では、フォトダイオードの直列抵抗は、Ｒ１：分離拡散領域７及び９の抵抗、Ｒ２：埋め込み拡散層４の抵抗、Ｒ４：分離拡散領域の下に存在するオートドープ層２の抵抗、Ｒ５：基板１の抵抗、及びＲ６：フォトダイオード部８０の下に存在するオートドープ層２の抵抗によって、構成される。埋め込み拡散層４がオートドープ層４に接していること、及びフォトダイオード部８０に形成される空乏層５がオートドープ層２に接していることによって、従来技術に関連して説明した抵抗成分Ｒ３及びＲ７は、本発明の構成では存在しなくなる。また、分離拡散領域７及び９の不純物濃度が高いために、その抵抗Ｒ１は低い。更に、基板抵抗Ｒ５、並びにオートドープ層２及び埋め込み拡散層４に起因する抵抗成分Ｒ２、Ｒ４、及びＲ６は、フォトダイオードの直列抵抗にはほとんど寄与しない程度の値である。
【００８０】
このように、本発明によれば、フォトダイオードの直列抵抗が十分に低減された構成が実現される。また、基板１の不純物濃度が低いために、Ｐ型エピタキシャル層３０の表面（Ｎ型エピタキシャル層８とのＰＮ接合界面）の近傍にオートドープ層が形成されて不純物濃度が高くなることがなく、接合容量の増加も防がれる。
【００８１】
なお、図１１（ｂ）は、図６に示すような本発明の第１の実施形態の構成において、一般的な従来技術の構成（Ｐ型高比抵抗エピタキシャル層３０のオートドープ層２と、空乏層５或いは埋め込み拡散層４が接していない）を想定して、フォトダイオードの直列抵抗を構成する各抵抗成分Ｒ１〜Ｒ７を重ねて描いた図である。但し、本発明の構成との対比を明確にする目的で、便宜上、本発明の各構成要素に対応する箇所には同じ参照番号を付している。
【００８２】
従来技術の構成で、ＰＮ接合部での接合容量の増加やフォトダイオードの応答速度の劣化を招くことなく、十分な直列抵抗の低減が実現されないことは、既に説明した通りである。
【００８３】
（第２の実施形態）
図１２は、本発明の第２の実施形態に従って形成される回路内蔵型受光素子の構成を示す断面図である。
【００８４】
図１２において、メタル配線の処理工程の後に形成される構造、例えば多層配線や保護膜などは、省略している。更に、図１２において、図６を参照して説明した第１の実施形態の構成と同じ構成要素には、同じ参照番号を付している。従って、ここでは、第１の実施形態と同じ構成要素の説明は省略して、異なる部分のみを説明する。
【００８５】
Ｐ型半導体基板からのオートドープ量を低減するためには、その不純物濃度を抑制することが好ましい。この点を比抵抗の観点から説明すれば、基板１の比抵抗は約１Ωｃｍ以上であることが好ましく、より好ましくは約１００Ωｃｍ程度に設定する。しかし、更なるフォトダイオードの応答の高速化には、図１１（ａ）における基板抵抗Ｒ５の値を下げる必要がある。すなわち、フォトダイオードの応答の更なる高速化のためには、基板の比抵抗を下げなくてはならない。一方、基板の比抵抗を単純に下げると、オートドープが問題になる。
【００８６】
そこで、本実施形態では、Ｐ型基板１の表面に、イオン注入などによって、比較的高い不純物濃度を有するＰ型不純物層１３を形成する。具体的には、基板１の表面にイオン注入によりボロンなどの不純物を導入して、例えば不純物濃度が約１×１０１９ａｔｏｍｓ／ｃｍ３であるようなＰ型高濃度不純物層１３を精度良く形成する。このようにして形成したＰ型高濃度不純物層１３の上には、第１の実施形態と同様にＰ型エピタキシャル層６及びＮ型エピタキシャル層８などを順次積層し、更に所定の各拡散領域を形成して、回路内蔵型受光素子を形成する。Ｐ型高濃度不純物層１３以外の構成や製造プロセスは、第１の実施形態で説明したものと実質的に同様であるので、ここではその説明を省略する。
【００８７】
このようなＰ型高濃度不純物層１３を形成することによって、図１１（ａ）における基板抵抗Ｒ５の値を下げることができる。
【００８８】
なお、本実施形態におけるＰ型高濃度不純物層１３は、その上に形成されるＰ型高比抵抗エピタキシャル層３０によって、キャップされたかたちになる。従って、後のプロセスとしてＮ型エピタキシャル層８を形成するための熱処理プロセスを行っても、Ｐ型高濃度不純物層１３に起因するオートドープの問題は発生しない、或いは、無視し得る程度である。
【００８９】
Ｐ型高濃度不純物層１３の不純物濃度は、フォトダイオードの直列抵抗を低減させる目的で、高く設定することが好ましい。
【００９０】
以上のように、基板１とＰ型エピタキシャル層３０との間に、ボロンなどのＰ型不純物を高濃度で導入してＰ型高濃度不純物層１３を形成すれば、Ｐ型半導体基板からのオートドープの影響を低減しつつ、フォトダイオードの直列抵抗における基板抵抗成分Ｒ５を低くすることができる。この場合には更に、基板自体の不純物濃度を、フォトダイオードの直列抵抗の低減を目的として高くする（すなわち基板抵抗を下げる）必要がないので、低い不純物濃度を有する基板を使用することが可能になる。この結果、オートドープの影響を抑制すると共に、アノード抵抗の低減によるフォトダイオードの応答速度の改善が可能になる。また、Ｐ型高濃度不純物層１３とＰ型エピタキシャル層３０との間の濃度勾配を更に急にすることができるので、濃度勾配による内部電界を大きくすることができる。この内部電界によってキャリアの走行時間を短くすることができるので、フォトダイオードの応答速度が更に改善される。
【００９１】
なお、Ｐ型高濃度不純物層１３は、エピタキシャル成長によって形成しても良い。
【００９２】
（第３の実施形態）
図１３は、本発明の第３の実施形態に従って形成される回路内蔵型受光素子の構成を示す断面図である。
【００９３】
図１３において、メタル配線の処理工程の後に形成される構造、例えば多層配線や保護膜などは、省略している。更に、図１３において、図６を参照して説明した第１の実施形態の構成と同じ構成要素には、同じ参照番号を付している。従って、ここでは、第１の実施形態と同じ構成要素の説明は省略して、異なる部分のみを説明する。
【００９４】
本実施形態の構成では、図６に示す第１の実施形態の構成に加えて更に、基板１の裏面に、例えばＡｕなどの仕事関数の小さい材料を使用してアノード電極２６を形成する。そして、この基板裏面のアノード電極２６を、基板表面側の分離拡散領域の上に形成されたアノード電極１６に、任意の配線方法によって電気的に接続する。
【００９５】
第１の実施形態の構成のように、基板１の表面側のみに分離拡散領域を通じたアノード電極１６を形成する場合には、基板抵抗が１Ωである場合に、図１１（ａ）に示すＲ１（分離拡散領域の抵抗）、Ｒ２（分離拡散領域の下に存在する埋め込み拡散層の抵抗）、及びＲ４（分離拡散領域の下に存在するオートドープ層の抵抗）の各抵抗成分の合計が約１ｋΩとなる。これに対して、本実施形態のように基板１の裏面側にもアノード電極２６を形成して、両アノード電極１６及び２６を電気的に接続すれば、空乏層５の端部からアノード電極２６までの抵抗成分の大きさが約０．６ｋΩに低減される。この結果、形成されるフォトダイオードの応答速度の更なる高速化が実現される。
【００９６】
なお、図１３では、第１の実施形態の構成（図６に示した構成）の改変として、本実施形態の構成を示しているが、図１２に示した第２の実施形態の構成における基板１の裏面に対しても、本実施形態の付加的なアノード電極２６を形成できることは言うまでもなく、その場合には上記と同様の効果が得られる。
【００９７】
（第４の実施形態）
以上に説明した第１〜第３の実施形態では、一つのフォトダイオード部８０を有する構成を例にとって、本発明を説明してきている。しかし、本発明の適用はそれに限られるわけではなく、フォトダイオード部８０が複数の部分に分割されている分割フォトダイオードの構成にも、同様に適用することができる。
【００９８】
そこで、以下では、図１４を参照しながら、図６に示す第１の実施形態の構成にて分割フォトダイオードを形成した場合の構成を説明する。なお、図１４において、メタル配線の処理工程の後に形成される構造、例えば多層配線や保護膜などは、省略している。更に、図１４において、図６を参照して説明した第１の実施形態の構成と同じ構成要素には同じ参照番号を付しており、それらの説明はここでは省略する。
【００９９】
具体的には、本実施形態では、フォトダイオード部８０の中に更に分離拡散領域７１及び９１を作成して、フォトダイオード部８０を２つの領域８１及び８２に分割する。分割された個々の領域８１及び８２が、それぞれフォトダイオードとして機能し、これによって、分割フォトダイオードの構成が形成される。
【０１００】
ここで、図１５には、先に図３を参照して説明した特開平１−２０５５６４号公報に開示される技術（深い分離拡散領域の形成）を、図１４に示すような分割フォトダイオードの構成に適用した場合を想定して、得られる構成を描いている。本発明の構成との対比を明確にする目的で、便宜上、本発明の各構成要素に対応する箇所には同じ参照番号を付している。
【０１０１】
図１５の場合には、分離拡散領域の下側部分７ａ及び７１ａを、Ｐ型エピタキシャル層３０のオートドープ層２に達するように深く形成しなければならないが、そのために深さ方向への拡散を増そうとすると、それに伴って幅方向（横方向）への拡散量も増えることになる。その結果、実際に得られる構成では、図１５に示すように、分離拡散領域の下側部分７ａ及び７１ａが太くなってしまう。
【０１０２】
図１５に示すような分割フォトダイオードの構成では、個々のフォトダイオード部８１及び８２における受光領域が狭くなることに加えて、図４（ｂ）を参照して先に説明したように、分離拡散領域７１の下で発生した光キャリアの移動距離が長くなる。この結果、分割フォトダイオード８１及び８２の応答速度の低下が生じたり、場合によっては正常な動作が得られなくなったりなどの弊害が生じる。更に、十分な受光領域を維持しようとする場合には、フォトダイオード部８０の内部に形成する分離拡散領域７１及び９１と隣接する分離拡散領域７及び９との間隔を十分に広く設定する必要が生じて、結果的に、形成される素子の全体サイズが大きくなってしまう。
【０１０３】
図１４に示す本実施形態の構成では、上記のような図１５の構成で発生し得る問題点を生じさせることなく、良好な動作特性を奏する分割フォトダイオードを有する回路内蔵型受光素子を形成することができる。
【０１０４】
なお、図１４では、第１の実施形態の構成（図６に示した構成）の改変として、本実施形態の構成を示しているが、図１２に示した第２の実施形態の構成或いは図１３に示した第３の実施形態の構成に対して本実施形態を適用して分割フォトダイオードを形成することも、勿論、可能である。また、その場合に上記と同様の効果が得られることは、言うまでもない。
【０１０５】
また、以上の本発明の実施形態の説明の中では、本発明の回路内蔵型受光素子の具体的な適用例の装置として、１２倍速ＤＶＤ−ＲＯＭ装置に言及しているが、これは単なる例であって、本発明の適用先が１２倍速ＤＶＤ−ＲＯＭ装置に限られないことは明らかである。
【０１０６】
【発明の効果】
以上に説明したように、本発明によれば、Ｎ型エピタキシャル層とＰ型エピタキシャル層との間のＰＮ接合を利用して形成されるフォトダイオード部に隣接して信号処理回路部が設けられている回路内蔵型受光素子において、信号処理回路部のＮ型エピタキシャル層の表面からＰ型エピタキシャル層の内部に向かって形成される埋め込み拡散層を、Ｐ型エピタキシャル層の中のオートドープ層に接触するように形成する。この結果、埋め込み拡散層とオートドープ層との間にはＰ型高比抵抗層が存在しなくなるので、形成されるフォトダイオードの直列抵抗を低減させることが可能になる。ここで、埋め込み拡散層とオートドープ層とが接触する位置での不純物濃度値を、フォトダイオードに要求される応答速度特性（例えばカットオフ周波数）の値から計算される濃度値以上に設定すれば、所望の仕様を満足する素子を得ることが可能になる。
【０１０７】
更に、基板の不純物濃度を、Ｎ型エピタキシャル層の形成プロセスにて発生する基板からＰ型エピタキシャル層への不純物のオートドープの影響が無視し得る程度に抑制されるような濃度に設定することによって、ＰＮ接合界面の近傍におけるオートドープ層の形成を抑制できる。これによって、オートドープ層がＰＮ接合界面の近傍に存在する場合に問題になる、フォトダイオード部に形成される空乏層の広がりの制限、及びＰＮ接合界面における電子に対するポテンシャルバリアの形成を抑制して、フォトダイオードの応答速度の劣化を防ぐことができる。
【０１０８】
更に、基板とＰ型エピタキシャル層との間に、ボロンなどのＰ型不純物を高濃度で導入してＰ型高濃度不純物層を形成すれば、Ｐ型半導体基板からのオートドープの影響を抑制すると共に、フォトダイオードの直列抵抗における基板抵抗成分Ｒ５を低くすることができて、アノード抵抗の低減によるフォトダイオードの応答速度の改善が可能になる。また、Ｐ型高濃度不純物層１３とＰ型エピタキシャル層３０との間の濃度勾配を更に急にすることができるので、濃度勾配による内部電界を大きくすることができる。この内部電界によってキャリアの走行時間を短くすることができるので、フォトダイオードの応答速度が更に改善される。この場合には更に、基板自体の不純物濃度を、フォトダイオードの直列抵抗の低減を目的として高くする（すなわち基板抵抗を下げる）必要がないので、低い不純物濃度を有する基板を使用することが可能になる。
【０１０９】
なお、Ｐ型高比抵抗エピタキシャル層の厚さ及び比抵抗を、フォトダイオード部に形成される空乏層がオートドープ層に接触するように設定すれば、フォトダイオード部における接合容量が改善される。更に、基板の裏面にもアノード電極を形成して、基板表面の分離拡散領域の上に形成したアノード電極に電気的に接続すれば、基板表面のみにアノード電極が形成される場合に比べて、図１１（ａ）に示すＲ１（分離拡散領域の抵抗）、Ｒ２（分離拡散領域の下に存在する埋め込み拡散層の抵抗）、及びＲ４（分離拡散領域の下に存在するオートドープ層の抵抗）の各抵抗成分を、低減させることができる。
【０１１０】
以上のように、本発明によれば、フォトダイオードの接合容量の低減と直列抵抗の低減とを同時に実現し、且つ例えば１２倍速のＤＶＤ−ＲＯＭ装置にも対応できる程度の十分に高速な応答速度を有するフォトダイオード部を有する回路内蔵型受光素子が提供される。
【０１１１】
【図面の簡単な説明】
【図１】従来技術によるある回路内蔵型受光素子の構成を示す断面図である。
【図２】従来技術による他の回路内蔵型受光素子の構成を示す断面図である。
【図３】従来技術による更に他の回路内蔵型受光素子の構成を示す断面図である。
【図４】（ａ）及び（ｂ）は、深い分離拡散領域の形成に伴う問題点を説明するための模式的な図である。
【図５】（ａ）及び（ｂ）は、フォトダイオードのＰＮ接合界面の近傍におけるオートドープ層の形成に伴う問題点を説明するための模式的な図である。
【図６】本発明の第１の実施形態による回路内蔵型受光素子の構成を示す断面図である。
【図７】（ａ）及び（ｂ）は、図１の構成における埋め込み拡散層とＰ型高比抵抗エピタキシャル層との形成位置の関係を、不純物濃度の変化によって説明する図である。
【図８】カットオフ周波数ｆｃ＝１２０ＭＨｚを実現するためのフォトダイオードの接合容量Ｃｐｄと直列抵抗Ｒｓとの関係を示すグラフである。
【図９】埋め込み拡散層とオートドープ層との接触箇所における不純物濃度とフォトダイオードの直列抵抗Ｒｓとの関係に関する２次元シミュレーション結果を示す図である。
【図１０】（ａ）〜（ｆ）は、図１の回路内蔵型受光素子の製造プロセスにおける各工程を説明する模式的な断面図である。
【図１１】（ａ）及び（ｂ）は、本発明の回路内蔵型受光素子の構成によって、フォトダイオードの直列抵抗が低減されることを説明するための模式的な断面図である。
【図１２】本発明の第２の実施形態による回路内蔵型受光素子の構成を示す断面図である。
【図１３】本発明の第３の実施形態による回路内蔵型受光素子の構成を示す断面図である。
【図１４】本発明の第４の実施形態による回路内蔵型受光素子の構成を示す断面図である。
【図１５】図１４に示す本発明の第４の実施形態による回路内蔵型受光素子の効果を説明するための、対比構成を示す模式的な断面図である。
【符号の説明】
１  Ｐ型半導体基板
２  オートドープ層
３  均一濃度層
４  埋め込み拡散層
５  空乏層
６  埋め込み領域
７  分離拡散領域
８  Ｎ型エピタキシャル層
９  分離拡散領域
１０  Ｎ型補償拡散層
１１  ベース拡散領域
１２  エミッタ拡散領域
１３  Ｐ型高濃度不純物層
１４  絶縁物層
１５  カソード電極
１６  アノード電極
１７  電極及び配線
２２  Ｎ型拡散層
２６  基板裏面のアノード電極
３０  Ｐ型高比抵抗エピタキシャル層
７１  分離拡散領域
８０  受光素子部（フォトダイオード部）
８１、８２  フォトダイオード部の分割された領域
９０  信号処理回路部
９１  分離拡散領域
【図１】
0003592115.tif 000002
【図２】
0003592115.tif 000003
【図３】
0003592115.tif 000004
【図４】
0003592115.tif 000005
【図５】
0003592115.tif 000006
【図６】
0003592115.tif 000007
【図７】
0003592115.tif 000008
【図８】
0003592115.tif 000009
【図９】
0003592115.tif 000010
【図１０】
0003592115.tif 000011
【図１１】
0003592115.tif 000012
【図１２】
0003592115.tif 000013
【図１３】
0003592115.tif 000014
【図１４】
0003592115.tif 000015
【図１５】
0003592115.tif 000016