(57)【特許請求の範囲】
【請求項１】
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置が使用される場合に両者の間に接続されるインバータ装置の通信用オプション装置であって、
シリアルデータをシリアル通信可能なシリアルデータ通信手段と、
パラレルデータをパラレル通信可能なパラレルデータ通信手段と、
前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータをパラレルデータに変換して前記パラレルデータ通信手段を介して前記パラレルデータ通信用のオプション装置に送信可能であると共に、前記パラレルデータ通信用のオプション装置から前記パラレルデータ通信手段を介して与えられたパラレルデータをシリアルデータに変換して前記シリアルデータ通信手段を介して前記インバータ装置に送信可能なデータ変換手段とを備え、
前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信状態が通信待機状態、データ送信中あるいはデータ受信中かを識別する通信状態識別手段を備えてなることを特徴とするインバータ装置の通信用オプション装置。
【請求項２】
前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信速度を識別する通信速度識別手段を備えたことを特徴とする請求項１記載のインバータ装置の通信用オプション装置。
【請求項３】
前記シリアルデータ通信手段は、複数のインバータ装置の個々に対応可能となるように複数設けられていることを特徴とする請求項１または２記載のインバータ装置の通信用オプション装置。
【請求項４】
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたシリアルデータ通信用のオプション装置が使用される場合に両者の間に接続され、
シリアルデータをシリアル通信可能な補助シリアルデータ通信手段を備え、
前記データ変換手段は、前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータを前記補助シリアルデータ通信手段を介して前記シリアルデータ通信用のオプション装置に送信可能であると共に、前記シリアルデータ通信用のオプション装置から前記補助シリアルデータ通信手段を介して与えられたシリアルデータを前記シリアルデータ通信手段を介して前記インバータ装置に送信可能に構成されていることを特徴とする請求項１ないし３のいずれかに記載のインバータ装置の通信用オプション装置。
【請求項５】
前記補助シリアルデータ通信手段は、ＲＳ−４８５規格に準拠するように構成されていることを特徴とする請求項４記載のインバータ装置の通信用オプション装置。
【請求項６】
インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置と、請求項１ないし５のいずれかに記載したインバータ装置の通信用オプション装置との間でデータ通信を行うことを特徴とする通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータ装置に接続されて該インバータ装置と共に使用される通信用オプション装置、ならびに上記通信用オプション装置を用いた通信システムに関する。
【０００２】
【発明が解決しようとする課題】
インバータ装置は、一般的には、その用途あるいは規格などにしたがって、汎用機種（低機能機種）のものと、高機能機種のものとに大別されている。以下、汎用機種のインバータ装置について、図１６を参照して説明すると共に、高機能機種のインバータ装置について、図１７を参照して説明する。
【０００３】
図１６において、汎用機種のインバータ装置１は、一般的には、シリアル接続インタフェース部としてのシリアルデータ通信部２を備えた構成となっており、そのシリアルデータ通信部２には、例えばパラメータ書込み装置３、拡張パネル４が接続されると共に、パーソナルコンピュータ５がＲＳ−２３２Ｃ通信インタフェース装置６を介して接続され、さらに、プログラマブルコントローラ７がＲＳ−４８５通信インタフェース装置８を介して接続されるようになっている。
【０００４】
一方、図１７において、高機能機種のインバータ装置１１は、一般的には、上記したシリアルデータ通信部２に加えて、パラレル接続インタフェース部としてのパラレルデータ通信部１２をも備えた構成となっている。そして、そのパラレルデータ通信部１２には、例えば拡張端子台オプション装置１３、速度制御オプション装置１４、高速通信装置１５，１６ならびにネットワーク通信装置１７，１８がバス接続により接続されるようになっている。
【０００５】
この場合、高速通信装置１５には、メーカ専用のプログラマブルコントローラ１９が接続され、そのプログラマブルコントローラ１９には、システムドライブ２０が接続されるようになっている。また、高速通信装置１６には、上記プログラマブルコントローラ１９と同様のプログラマブルコントローラ２１が接続され、そのプログラマブルコントローラ２１には、コントロールセンタ２２が接続されるようになっている。これにより、インバータ装置１１は、それらメーカ専用のプログラマブルコントローラ１９，２１からの指令にしたがって、メーカ専用のプロトコルに準じて動作可能になっている。
【０００６】
また、ネットワーク通信装置１７，１８には、それぞれオープンネットワーク２３が接続されるようになっている。これにより、インバータ装置１１は、上記したメーカ専用のプロトコルに加えて、そのオープンネットワーク２３からの指令にしたがって、公開されたメーカ共通のプロトコルに準じても動作可能になっている。
【０００７】
ところで、近年、インバータ装置を用いた通信システムにおいては、多様化ならびに高機能化が進んでおり、それに伴って、上述した汎用機種のインバータ装置１と高機能機種のインバータ装置１１とを混在して一つの通信システムを構成し、それら汎用機種のインバータ装置１と高機能機種のインバータ装置１１との双方を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させる構成が考えられている。
【０００８】
さて、この場合、高機能機種のインバータ装置１１には、前述したように、パラレルデータ通信部１２が設けられていることから、高機能機種のインバータ装置１１に、高速通信装置１５，１６を介してメーカ専用のプログラマブルコントローラ１９，２１を接続したり、あるいはネットワーク通信装置１７，１８を介してオープンネットワーク２３を接続することは可能である。つまり、高機能機種のインバータ装置１１を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させることは可能である。
【０００９】
ところが、汎用機種のインバータ装置１には、上記したパラレルデータ通信部１２に相当するインタフェース部が設けられていないことから、汎用機種のインバータ装置１に、高速通信装置１５，１６を介してメーカ専用のプログラマブルコントローラ１９，２１を接続したり、あるいはネットワーク通信装置１７，１８を介してオープンネットワーク２３を接続することは不可能である。つまり、汎用機種のインバータ装置１を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させることは不可能である。
【００１０】
そのため、このような構成では、通信システム側、すなわち、プログラマブルコントローラ１９，２１あるいはオープンネットワーク２３側において、汎用機種のインバータ装置１との間で通信を実現するインタフェース部を用意する必要がある。
【００１１】
具体的には、プログラマブルコントローラ１９，２１には、それぞれ高速通信装置１５，１６とのインターフェース部に加えて、汎用機種のインバータ装置１とのインタフェース部を用意する必要があり、また、オープンネットワーク２３には、ネットワーク通信装置１７，１８とのインターフェース部に加えて、汎用機種のインバータ装置１とのインタフェース部を用意する必要がある。
【００１２】
しかしながら、これでは、プログラマブルコントローラ１９，２１あるいはオープンネットワーク２３において、汎用機種と高機能機種という相違はあるものの、インバータ装置という制御上、同一の階層に位置するインバータ装置１とインバータ装置１１との双方に対して、それぞれに対応して異なるインタフェース部を用意することになるので、通信システム全体では、制御が複雑になると共に、負荷が増大し、また、コストが高くなるという問題がある。
【００１３】
このような問題に対しては、汎用機種のインバータ装置１と高機能機種のインバータ装置１１とを混在することなく、高機能機種のインバータ装置１１のみで通信システムを構成することが考えられる。
【００１４】
ところが、これでは、汎用機種のインバータ装置１で、充分、対応可能な部分に、高機能機種のインバータ装置１１を採用する場合が生じることになり、そうなると、通信システム全体としては、無駄が生じたり、コストが高くなるという問題が生じることになる。
【００１５】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、インバータ装置に接続されて該インバータ装置と共に使用されるものにおいて、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができるインバータ装置の通信用オプション装置、ならびに上記インバータ装置の通信用オプション装置を用いた通信システムを提供することにある。
【００１６】
【課題を解決するための手段】
本発明のインバータ装置の通信用オプション装置は、
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置が使用される場合に両者の間に接続されるインバータ装置の通信用オプション装置であって、
シリアルデータをシリアル通信可能なシリアルデータ通信手段と、
パラレルデータをパラレル通信可能なパラレルデータ通信手段と、
前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータをパラレルデータに変換して前記パラレルデータ通信手段を介して前記パラレルデータ通信用のオプション装置に送信可能であると共に、前記パラレルデータ通信用のオプション装置から前記パラレルデータ通信手段を介して与えられたパラレルデータをシリアルデータに変換して前記シリアルデータ通信手段を介して前記インバータ装置に送信可能なデータ変換手段とを備え、
前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信状態が通信待機状態、データ送信中あるいはデータ受信中かを識別する通信状態識別手段を備えて構成したところに特徴を有する（請求項１）。
【００１７】
上記構成のインバータ装置の通信用オプション装置によれば、インバータ装置からシリアルデータ通信手段を介してシリアルデータが与えられると、データ変換手段は、そのシリアルデータをパラレルデータに変換し、パラレルデータ通信手段を介してパラレルデータ通信用のオプション装置に送信する。また、パラレルデータ通信用のオプション装置からパラレルデータ通信手段を介してパラレルデータが与えられると、データ変換手段は、そのパラレルデータをシリアルデータに変換し、シリアルデータ通信手段を介してインバータ装置に送信する。
【００１８】
しかして、上記したインバータ装置の通信用オプション装置を、汎用機種のインバータ装置、つまり、パラレルデータ通信用のオプション装置とのインタフェース部を備えていないインバータ装置に接続することにより、該汎用機種のインバータ装置を、高機能機種のインバータ装置、つまり、パラレルデータ通信用のオプション装置とのインタフェース部を備えたインバータ装置と同様に、パラレルデータ通信用のオプション装置との間で通信させることが可能となる。
【００１９】
この場合、汎用機種のインバータ装置に、上記したインバータ装置の通信用オプション装置を接続することにより、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、通信ネットワーク側（プログラマブルコントローラあるいはオープンネットワーク）において、汎用機種のインバータ装置と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなる。また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【００２０】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【００２２】
また、上記構成のインバータ装置の通信用オプション装置において、
前記データ変換手段を、前記インバータ装置との間で通信されているシリアルデータの通信速度を識別する通信速度識別手段を備えて構成しても良い（請求項２）。
【００２３】
また、上記構成のインバータ装置の通信用オプション装置において、
前記シリアルデータ通信手段を、複数のインバータ装置の個々に対応可能となるように複数設けても良い（請求項３）。
【００２４】
また、上記構成のインバータ装置の通信用オプション装置において、
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたシリアルデータ通信用のオプション装置が使用される場合に両者の間に接続され、
シリアルデータをシリアル通信可能な補助シリアルデータ通信手段を備え、
前記データ変換手段を、前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータを前記補助シリアルデータ通信手段を介して前記シリアルデータ通信用のオプション装置に送信可能であると共に、前記シリアルデータ通信用のオプション装置から前記補助シリアルデータ通信手段を介して与えられたシリアルデータを前記シリアルデータ通信手段を介して前記インバータ装置に送信可能に構成しても良い（請求項４）。
【００２５】
また、上記構成のインバータ装置の通信用オプション装置において、
前記補助シリアルデータ通信手段を、ＲＳ−４８５規格に準拠するように構成しても良い（請求項５）。
【００２９】
さらに、本発明の通信システムとして、
インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置と、請求項１ないし５のいずれかに記載したインバータ装置の通信用オプション装置との間でデータ通信を行うように構成しても良い（請求項６）。
【００３０】
上記構成の通信システムによれば、上記したインバータ装置の通信用オプション装置を採用することにより、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【００３１】
【発明の実施の形態】
以下、本発明の第１実施例について、図１ないし図７を参照して説明する。◎図１において、インバータ装置３１は、交流電源装置３２から電源が与えられ、その電源に基づいて電動機（インダクションモータ）３３を駆動するようになっている。また、インバータ装置３１は、所謂汎用機種のものであって、外部との間でデータ通信するためのインタフェース部としては、シリアルデータ通信部３４を備えており、このシリアルデータ通信部３４を介して外部との間でシリアルデータを通信可能に構成されている。
【００３２】
通信用オプション装置３５は、上記したインバータ装置３１とシリアル通信ライン３６により接続されており、シリアルデータ通信手段としてのシリアルデータ通信部３７、インタフェース回路部３８、データ変換手段、演算手段、通信状態識別手段ならびに通信速度識別手段としてのＣＰＵ３９、パラレルデータ通信手段としてのパラレルデータ通信部４０を備えて構成されている。
【００３３】
シリアルデータ通信部３７は、インバータ装置３１のシリアルデータ通信部３４からシリアル通信ライン３６によりシリアルデータが与えられると、そのシリアルデータをインタフェース回路部３８を介してＣＰＵ３９に出力すると共に、ＣＰＵ３９からインタフェース回路部３８を介してシリアルデータが与えられると、そのシリアルデータをシリアル通信ライン３６によりインバータ装置３１のシリアルデータ通信部３４に出力するようになっている。
【００３４】
インタフェース回路部３８は、シリアルデータ通信部３７からシリアルデータが与えられると、そのシリアルデータをレベル変換してＣＰＵ３９に出力すると共に、ＣＰＵ３９からシリアルデータが与えられると、そのシリアルデータをレベル変換してシリアルデータ通信部３７に出力するようになっている。
【００３５】
ＣＰＵ３９は、演算機能を有するマイクロコントローラを主体として構成されている。このＣＰＵ３９は、シリアルデータ通信部３７からインタフェース回路部３８を介してシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、そのパラレルデータをパラレルデータ通信部４０に出力すると共に、パラレルデータ通信部４０からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、そのシリアルデータをインタフェース回路部３８を介してシリアルデータ通信部３７に出力するようになっている。
【００３６】
また、このＣＰＵ３９は、上記したシリアル通信ライン３６の通信状態（シリアル通信状態）や該シリアル通信ライン３６を転送するシリアルデータの通信速度（シリアル通信速度）を識別可能で、それらの識別結果に基づいて動作するようにもなっている。尚、このＣＰＵ３９については、後に、図３を参照して詳述する。
【００３７】
パラレルデータ通信部４０は、ＣＰＵ３９からパラレルデータが与えられると、そのパラレルデータを後述するオプション装置４１（本発明でいうパラレルデータ通信用のオプション装置）のパラレルデータ通信部４２に出力すると共に、オプション装置４１のパラレルデータ通信部４２からパラレルデータが与えられると、そのパラレルデータをＣＰＵ３９に出力するようになっている。
【００３８】
上記したオプション装置４１は、前述した「発明が解決しようとする課題」で説明した拡張端子台オプション装置１３、速度制御オプション装置１４、高速通信装置１５，１６ならびにネットワーク装置１７，１８（図１７参照）のうちのいずれかに相当するもので、パラレルデータ通信部４２は、高機能機種のインバータ装置１１とのインタフェース部に相当するものである。尚、この第１実施例では、オプション装置４１は、ネットワーク装置１７，１８のいずれかであるとして説明する。
【００３９】
オプション装置４１は、上記した通信用オプション装置３５とパラレル通信ライン４３により接続されており、上記したパラレルデータ通信部４２の他に、デュアルポートＲＡＭ（ＤＰＲＡＭ）４４、ＣＰＵ４５、インタフェース回路部４６ならびにネットワークインタフェース部４７を備えて構成されている。そして、このオプション装置４１は、ネットワークインタフェース部４７を介して、オープンネットワーク４８が接続されるようになっている。
【００４０】
デュアルポートＲＡＭ４４には、図２に示すように、所定の各アドレス（図２では、番号として示している）に、オプション装置４１からインバータ装置３１に出力されるインバータ指令値が格納されていると共に、インバータ装置３１からオプション装置４１に出力される該インバータ装置３１の状態データが格納されるようになっている。
【００４１】
具体的には、アドレス「１」，「２」にはインバータ指令値が格納されており、それぞれアドレス「１」には運転指令群が格納され、アドレス「２」には周波数指令が格納されている。また、アドレス「３」〜「７」にはインバータ装置３１の状態データが格納されるようになっており、それぞれアドレス「３」にはインバータ運転周波数が格納され、アドレス「４」にはインバータ状態（トリップコード）が格納され、アドレス「５」にはインバータ電流値が格納され、アドレス「６」にはインバータ電圧値が格納され、さらには、アドレス「７」にはインバータ負荷量が格納されるようになっている。
【００４２】
しかして、通信用オプション装置３５のＣＰＵ３９は、オプション装置４１のデュアルポートＲＡＭ４４のアドレス「１」，「２」に格納されているインバータ指令値をパラレル通信ライン４３によりパラレルデータとして読出し、そのパラレルデータをシリアルデータに変換し、シリアル通信ライン３６によりインバータ装置３１に出力するようになっている。これを受けて、インバータ装置３１は、オプション装置４１から送信されたインバータ指令値にしたがって動作することが可能となる。
【００４３】
また、通信用オプション装置３５のＣＰＵ３９は、インバータ装置３１から上記インバータ装置３１の状態データをシリアル通信ライン３６によりシリアルデータとして読出し、そのシリアルデータをパラレルデータに変換し、パラレル通信ライン４３によりオプション装置４１に出力するようになっている。これを受けて、オプション装置４１は、インバータ装置３１から送信されたインバータ装置３１の状態データをデュアルポートＲＡＭ４４のアドレス「３」〜「７」に格納することが可能となる。
【００４４】
尚、上記したデュアルポートＲＡＭ４４のアドレス「８」には、前述したシリアル通信ライン３６の通信状態（シリアル通信状態）が格納されるようになっている。この場合、アドレス「８」には、例えばシリアル通信ライン３６が通信待機状態であるときには「０」、インバータ装置３１から通信用オプション装置３５にシリアルデータが出力されているとき、つまり、通信用オプション装置３５のＣＰＵ３９がデータ受信中であるときには「１」、通信用オプション装置３５からインバータ装置３１にシリアルデータが出力されているとき、つまり、通信用オプション装置３５のＣＰＵ３９がデータ送信中であるときには「２」が格納されるようになっている。
【００４５】
次いで、上記通信用オプション装置３５のＣＰＵ３９の内部構成について、図３を参照して説明する。
ＣＰＵ３９は、送受信部４９、通信データ作成部５０、書込みデータ変換部５１、デュアルポートＲＡＭ（ＤＰＲＡＭ）書込み部５２、デュアルポートＲＡＭ（ＤＰＲＡＭ）読出し部５３、読出しデータ変換部５４、通信データデコード部５５ならびに制御部５６を備えて構成されている。
【００４６】
送受信部４９は、ＣＰＵ３９の内部において、シリアルデータ通信部３７との間のシリアルデータ通信を制御するもので、シリアルデータ通信部３７からインタフェース回路部３８を介してシリアルデータが与えられると、そのシリアルデータを通信データ作成部５０に出力すると共に、通信データデコード部５５からシリアルデータが与えられると、そのシリアルデータをインタフェース回路部３８を介してシリアルデータ通信部３７に出力するようになっている。
【００４７】
通信データ作成部５０は、実質的に、シリアル−パラレル変換を行うもので、送受信部４９からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、書込みデータ変換部５１に出力するようになっている。
【００４８】
書込みデータ変換部５１は、通信データ作成部５０からパラレルデータが与えられると、そのパラレルデータを上記オプション装置４１のデュアルポートＲＡＭ４４に書込むための書込みデータとして、デュアルポートＲＡＭ書込み部５２に出力するようになっている。そして、デュアルポートＲＡＭ書込み部５２は、書込みデータ変換部５１から書込みデータが与えられると、その書込みデータをデュアルポートＲＡＭ４４に書込むようになっている。
【００４９】
しかして、以上に説明した一連の処理により、オプション装置４１においては、インバータ装置３１から送信されたインバータ装置３１の状態データを、デュアルポートＲＡＭ４４に格納することが可能となる。
【００５０】
また、デュアルポートＲＡＭ読出し部５３は、オプション装置４１のデュアルポートＲＡＭ４４から上記インバータ指令値を読出しデータとして読出し、読出しデータ変換部５４に出力するようになっている。読出しデータ変換部５４は、デュアルポートＲＡＭ読出し部５３から読出しデータが与えられると、その読出しデータをパラレルデータとして、通信データデコード部５５に出力するようになっている。
【００５１】
そして、通信データデコード部５５は、実質的に、パラレル−シリアル変換を行うもので、読出しデータ変換部５４からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、送受信部４９に出力するようになっている。
【００５２】
しかして、以上に説明した一連の処理により、インバータ装置３１においては、オプション装置４１から送信されたインバータ指令値にしたがって動作することが可能となる。
【００５３】
制御部５６は、それら送受信部４９、通信データ作成部５０、書込みデータ変換部５１、デュアルポートＲＡＭ書込み部５２、デュアルポートＲＡＭ読出し部５３、読出しデータ変換部５４ならびに通信データデコード部５５を、それぞれ前述した処理を行うように制御するようになっている。
【００５４】
次に、上記構成の作用について、具体的には、上記通信用オプション装置３５のＣＰＵ３９が実行する処理について、図４および図５、図７に示すフローチャートも参照して説明する。
【００５５】
この場合、ＣＰＵ３９は、所定の割込み条件が成立したときに、メインルーチン（図示せず）から抜けて、図４のフローチャートに示す通信処理に移行するようになっている。
【００５６】
さて、通信処理に移行したＣＰＵ３９は、最初に、スキャンポインタの値をチェックする（ステップＳ１）。ここで、スキャンポインタとは、前述したオプション装置４１のデュアルポートＲＡＭ４４のアドレス（図２参照）に対応するものである。
【００５７】
ＣＰＵ３９は、スキャンポインタの値が「１」，「２」であるときには（ステップＳ１において「１」，「２」と判断）、デュアルポートＲＡＭ４４に格納されているインバータ指令値を読出し、そのインバータ指令値をインバータ装置３１に送信する処理を実行する。
【００５８】
具体的には、ＣＰＵ３９は、デュアルポートＲＡＭ読出し部５３により、デュアルポートＲＡＭ４４から上記インバータ指令値を読出しデータとして読出す（ステップＳ２）。つまり、ＣＰＵ３９は、スキャンポインタが「１」のときには、運転指令群を読出しデータとして読出し、スキャンポインタが「２」のときには、周波数指令を読出しデータとして読出す。
【００５９】
次いで、ＣＰＵ３９は、読出しデータ変換部５４により、デュアルポートＲＡＭ読出し部５３により読出した読出しデータをパラレルデータとして、通信データデコード部５５に与え、通信データデコード部５５により、そのパラレルデータをシリアルデータに変換する（ステップＳ３）。
【００６０】
そして、ＣＰＵ３９は、送受信部４９により、送信コマンドを設定し（ステップＳ４）、その送信コマンドに基づいて、上記インバータ指令値をインタフェース回路部３８を介してシリアルデータ通信部３７に出力し、シリアル通信ライン３６によりインバータ装置３１に送信する（ステップＳ５）。
【００６１】
これにより、ＣＰＵ３９は、オプション装置４１のデュアルポートＲＡＭ４４に格納されているインバータ指令値を読出し、そのインバータ指令値をパラレルデータからシリアルデータに変換して、インバータ装置３１に送信することが可能となる。
【００６２】
これに対して、ＣＰＵ３９は、スキャンポインタの値が「３」〜「７」であるときには（ステップＳ１において「３」〜「７」と判断）、インバータ装置３１に設定されているインバータ装置３１の状態データを読出し、そのインバータ装置３１の状態データをオプション装置４１に送信する処理を実行する。
【００６３】
具体的には、ＣＰＵ３９は、送受信部４９により、送信コマンドを設定し（ステップＳ６）、その送信コマンドに基づいて、インバータ装置３１から上記インバータ装置３１の状態データを読出す（ステップＳ７）。つまり、ＣＰＵ３９は、スキャンポインタが「３」のときには、インバータ運転周波数を読出し、スキャンポインタが「４」のときには、インバータ状態（トリップコード）を読出し、スキャンポインタが「５」のときには、インバータ電流値を読出し、スキャンポインタが「６」のときには、インバータ電圧値を読出し、さらには、スキャンポインタが「７」のときには、インバータ負荷量を読出す。
【００６４】
次いで、ＣＰＵ３９は、そのインバータ装置３１の状態データを通信データ作成部５０に与え、通信データ作成部５０により、そのシリアルデータをパラレルデータに変換する（ステップＳ８）。
【００６５】
その後、ＣＰＵ３９は、書込みデータ変換部５１により、パラレルデータを書込みデータとして、デュアルポートＲＡＭ書込み部５２に出力し、デュアルポートＲＡＭ書込み部５２により、その書込みデータをデュアルポートＲＡＭ４４に書込む（ステップＳ９）。
【００６６】
これにより、ＣＰＵ３９は、インバータ装置３１に設定されている状態データを読出し、その状態データをシリアルデータからパラレルデータに変換して、オプション装置４１に送信し、デュアルポートＲＡＭ４４に格納することが可能となる。
【００６７】
そして、ＣＰＵ３９は、ステップＳ２〜Ｓ５に説明した処理、つまり、インバータ指令値をインバータ装置３１に送信する処理、あるいはステップＳ６〜Ｓ９に説明した処理、つまり、インバータ装置３１の状態データをオプション装置４１に送信してデュアルポートＲＡＭ４４に格納する処理が完了すると、スキャンポインタをインクリメントする（ステップＳ１０）。
【００６８】
次いで、ＣＰＵ３９は、スキャンポインタの値を判断し、スキャンポインタの値が「８」以上であるときには（ステップＳ１１で「ＹＥＳ」と判断）、スキャンポインタの値を初期化し（「１」に再設定する、ステップＳ１２）、メインルーチンに復帰（リターン）する。これに対して、ＣＰＵ３９は、スキャンポインタの値が「８」未満であるときには（ステップＳ１１で「ＮＯ」と判断）、スキャンポインタの値を初期化することなく、メインルーチンに復帰する。
【００６９】
しかして、ＣＰＵ３９が、以上に説明した通信処理を定期的に繰返して実行することにより、インバータ装置３１とオプション装置４１との間で、定期的にデータ通信を行うことが可能となる。
【００７０】
ところで、この場合、ＣＰＵ３９は、図４のフローチャートに示した処理に限らず、図５のフローチャートに示した処理をも行うことができるようになっている。
【００７１】
すなわち、この場合は、ＣＰＵ３９は、図５に示すように、インバータ指令値をインバータ装置３１に送信する処理において、送信コマンドを設定したのち（ステップＳ４）、オプション装置４１のデュアルポートＲＡＭ４４のアドレス「８」に、自己（ＣＰＵ３９）がインバータ装置３１にデータ送信中であることを示す「２」を設定する（ステップＳ２１）。
【００７２】
また、ＣＰＵ３９は、インバータ装置３１の状態データをオプション装置４１に送信する処理において、送信コマンドを設定したのち（ステップＳ６）、オプション装置４１のデュアルポートＲＡＭ４４のアドレス「８」に、自己（ＣＰＵ３９）がインバータ装置３１からデータ受信中であることを示す「１」を設定する（ステップＳ２２）。
【００７３】
これにより、ＣＰＵ３９は、シリアル通信ライン３６が通信待機状態であるか、インバータ装置３１にデータ送信中であるか、あるいはインバータ装置３１からデータ受信中であるかを識別することが可能となるので、その識別結果に応じて、インバータ装置３１との間のシリアル通信ライン３６によるシリアルデータ通信と、オプション装置４１との間のパラレル通信ライン４３によるパラレルデータ通信との間で調停を行うことができるなど、自己を制御することができる。
【００７４】
尚、この場合、図６に示すように、前述したオプション装置４１のデュアルポートＲＡＭ４４のアドレス「８」に、シリアル通信ライン３６の通信状態（シリアル通信状態）に代えて、前述したシリアルデータの通信速度（シリアル通信速度）を格納することもでき、このようにすれば、ＣＰＵ３９は、このシリアル通信速度を識別することによって、その識別結果に応じて、自己を制御することができる。
【００７５】
また、この場合、ＣＰＵ３９は、図４ならびに図５のフローチャートに示した処理に限らず、図７のフローチャートに示した処理をも行うことができるようになっている。
【００７６】
すなわち、この場合、ＣＰＵ３９は、図７に示すように、インバータ指令値をインバータ装置３１に送信する処理（ステップＳ２〜Ｓ５）、あるいはインバータ装置３１の状態データをオプション装置４１に送信してデュアルポートＲＡＭ４４に格納する処理（ステップＳ６〜Ｓ９）が完了したのち、該当するスキャンポインタに対応した処理が完了したことをデュアルポートＲＡＭ４４に書込む（ステップＳ３１）。これにより、ＣＰＵ３９は、いずれのスキャンポインタに対応した処理が行われたかを認識することができる。
【００７７】
このように第１実施例によれば、通信用オプション装置３５を、インバータ装置３１からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、そのパラレルデータをオプション装置４１に送信すると共に、オプション装置４１からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、そのシリアルデータをインバータ装置３１に送信するように構成したので、この通信用オプション装置３５を、汎用機種のインバータ装置、つまり、オプション装置４１とのインタフェース部を備えていないインバータ装置３１に接続することにより、その汎用機種のインバータ装置３１を、高機能機種のインバータ装置、つまり、オプション装置４１とのインタフェース部を備えたインバータ装置と同様に、オプション装置４１との間で通信させることが可能となる。
【００７８】
この場合、インバータ装置３１に、上記した通信用オプション装置３５を接続することにより、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置３１と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、オープンネットワーク４８などの通信ネットワーク側において、汎用機種のインバータ装置３１と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなり、また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【００７９】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【００８０】
特に、この第１実施例では、ＣＰＵ３９を、マイクロコントロ−ラを主体として構成したので、通信用オプション装置３５にあっては、簡単な構成により、シリアル−パラレル変換あるいはパラレル−シリアル変換を実行することができ、さらには、他の演算処理をも実行することができる。
【００８１】
そして、その場合、他の演算処理として、ＣＰＵ３９を、インバータ装置３１と通信用オプション装置３５との間において、シリアル通信ライン３６の通信状態（シリアル通信状態）やシリアルデータの通信速度（シリアル通信速度）を識別し、それらの識別結果に基づいて動作するように構成したので、インバータ装置３１との間のシリアルデータ通信と、オプション装置４１との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【００８２】
また、オプション装置４１を、オープンネットワーク４８に接続される構成としたので、ネットワーク通信を採用することによって、例えばインバータ装置３１を遠隔制御したりすることが可能になるなど、利便性の向上を図ることができる。
【００８３】
次に、本発明の第２実施例について、図８ないし図１１を参照して説明する。尚、第１実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第２実施例に示す通信用オプション装置６１は、４個の汎用機種のインバータ装置６２〜６５の個々に対応するように、４個のシリアルデータ通信部６６〜６９ならびに４個のインタフェース回路部７０〜７３を備えて構成されている。シリアルデータ通信部６６〜６９は、それぞれ第１実施例に説明したシリアルデータ通信部３７と同様の構成となっており、また、インタフェース回路部７０〜７３は、それぞれ第１実施例に説明したインタフェース回路部３８と同様の構成となっている。
【００８４】
そして、通信用オプション装置６１は、それぞれシリアル通信ライン７４〜７７により上記したインバータ装置６２〜６５との間でシリアルデータ通信を行うようになっている。尚、図８では、各インバータ装置６２〜６５に接続される交流電源装置や電動機（インダクションモータ）は、省略している。
【００８５】
オプション装置４１のデュアルポートＲＡＭ４４には、４個のインバータ装置６２〜６５に対応して、図９に示すように、装置アドレス（図９では、装置番号として示している）が規定されており、各装置アドレスに対応して、第１実施例に説明したアドレス規定されている。尚、ここでは、アドレス「１」には新たに装置番号が格納されるようになっており、それに伴って、第１実施例に説明したアドレス「１」〜「８」に格納されていたデータは、それぞれアドレス「２」〜「９」に格納されるようになっている。
【００８６】
また、この場合、４個のインバータ装置６２〜６５の個々に対応して、デュアルポートＲＡＭ４４に装置アドレスを規定する構成に代えて、装置アドレスを規定しない構成とすることもできる。
【００８７】
具体的には、オプション装置４１のデュアルポートＲＡＭ４４には、図１０に示すように、アドレス「１」には装置番号が格納され、また、アドレス「４」には新たに書込み完了モニタが格納され、アドレス「１０」には新たに読込み完了モニタが格納されるようになっている。この場合、それに伴って、第１実施例に説明したアドレス「１」，「２」に格納されていたデータは、アドレス「２」，「３」に格納され、アドレス「３」〜「７」に格納されるデータは、アドレス「５」〜「９」に格納されるようになっている。
【００８８】
さて、この場合、オプション装置４１のＣＰＵ４５は、アドレス「４」に、書込みが未完了であることを示す「０」を格納することによって、アドレス「１」の装置番号、アドレス「２」の運転指令群ならびにアドレス「３」の周波数指令を書込むことが可能となり、書込みが完了したときに、アドレス「４」に、書込みが完了したことを示す「１」を格納するようになっている。
【００８９】
これを受けて、通信用オプション装置６１のＣＰＵ３９は、アドレス「４」に、書込みが完了したことを示す「１」が格納されていることを確認したのち、アドレス「１０」に、読込みが未完了であることを示す「０」を格納することによって、アドレス「１」に書込まれた装置番号に対応するインバータ装置に、アドレス「２」に書込まれた運転指令群ならびにアドレス「３」に書込まれた周波数指令を送信することが可能となる。
【００９０】
次いで、ＣＰＵ３９は、インバータ装置６２〜６５のうちの該アドレス「１」に書込まれた装置番号に対応するインバータ装置からインバータ運転周波数、インバータ状態（トリップコード）、インバータ電流値、インバータ電圧値ならびにインバータ負荷量を読込み、それらを対応するアドレス「５」〜「９」に格納することが可能となり、格納が完了したときに、アドレス「１０」に、読込みが完了したことを示す「１」を格納するようになっている。
【００９１】
このように、アドレス「１」に格納される装置番号を可変にし、アドレス「４」に格納される書込み完了モニタ、アドレス「１０」に格納される読込み完了モニタを順次変更することにより、通信用オプション装置６１と複数のインバータ装置６２〜６５との間でシリアルデータ通信を行うことが可能となる。
【００９２】
また、この通信用オプション装置６１は、補助シリアルデータ通信手段としてのシリアルデータ通信部７８を備えており、このシリアルデータ通信部７８は、インタフェース回路部７９を介してＣＰＵ３９に接続されている。
【００９３】
シリアルデータ通信部７８は、第１実施例に説明したインバータ装置３１のシリアルデータ通信部３４（図１参照）ならびに上記したインバータ装置６２〜６５のシリアルデータ通信部８０〜８３とは異なり、ＲＳ−４８５規格に準拠したものとなっている。つまり、このシリアルデータ通信部８０〜８３には、複数のシリアルデータ通信用のオプション装置としての端末装置（最大で１本の通信ライン上に３２組のドライバ・レシーバ）を接続することができるようになっている。
【００９４】
次に、上記通信用オプション装置６１ならびにオプション装置４１の機械的な構成について、図１１を参照して説明する。通信用オプション装置６１ならびにオプション装置４１は、略同じ大きさの箱型形状をなしており、ねじ８４，８５により一体化される構成となっている。
【００９５】
そして、それら通信用オプション装置６１ならびにオプション装置４１は、上記４個のインバータ装置６２〜６５のうちの例えばインバータ装置６２に、それぞれ穴部８６，８６ならびに８７，８７を介してねじ止めされることによって、該インバータ装置６２に装着されるようになっている。尚、図１１では、インバータ装置６２は、省略している。
【００９６】
このように第２実施例によれば、通信用オプション装置６１を、複数のシリアルデータ通信部６６〜６９を備えて構成したので、複数の汎用機種のインバータ装置６２〜６５を接続する場合であっても、前述した第１実施例と同様の作用効果を得ることができる。
【００９７】
特に、この第２実施例では、シリアルデータ通信部７８を備えた構成としたので、上記通信用オプション装置６１に、パラレルデータ通信用のオプション装置４１に加えて、シリアルデータ通信用のオプション装置をも接続することができ、その場合、そのシリアルデータ通信部７８をＲＳ−４８５規格に準拠した構成としたので、複数のシリアルデータ通信用のオプション装置を接続することができる。
【００９８】
また、通信用オプション装置６１を、オプション装置４１に隣接して配設し、例えばインバータ装置６２に対して、該オプション装置４１と略同様の装着状態により装着するように構成したので、周知の方法により、簡単に装着することができる。
【００９９】
次に、本発明の第３実施例について、図１２を参照して説明する。尚、第２実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第３実施例に示す通信用オプション装置９１は、前述した第２実施例に説明した通信用オプション装置６１に、装置番号設定部９２を備えて構成されている。この装置番号設定部９２は、ＣＰＵ３９に代わって、インバータ装置６２〜６５のうちから、通信可能なインバータ装置を設定するようになっている。
【０１００】
この第３実施例によれば、前述した第２実施例と同様の作用効果を得ることができる。特に、この第３実施例では、装置番号を設定するにあたって、装置番号設定部９２を設けた構成としたので、その分、ＣＰＵ３９において負荷の軽減化を図ることができる。
【０１０１】
次に、本発明の第４実施例について、図１３および図１４を参照して説明する。尚、第１実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第４実施例に示す通信用オプション装置１０１は、前述した第１実施例に説明した通信用オプション装置３５に、電源入力手段としての電源入力部１０２ならびに電源供給手段としての電源供給部１０３を備えて構成されている。この電源入力部１０２は、前述した交流電源装置３２とは異なる交流電源装置１０４から電源が与えられるようになっている。
【０１０２】
また、電源供給部１０３は、電源入力部１０２に与えられた電源を、自己（通信用オプション装置１０１）、インバータ装置３１あるいはオプション装置４１に供給するようになっている。
【０１０３】
尚、図１４は、上記した通信用オプション装置１０１ならびにオプション装置４１の機械的な構成を示している。
【０１０４】
この第４実施例によれば、前述した第１実施例と同様の作用効果を得ることができる。特に、この第４実施例では、外部から通信用オプション装置１０１に電源が与えられ、その電源が自己（通信用オプション装置１０１）、インバータ装置３１あるいはオプション装置４１に供給される構成としたので、別途、自己に電源を供給する装置を不要とすることができると共に、必要に応じて、適宜、それらの電源を強化することもできる。
【０１０５】
次いで、これまでに説明した第１実施例〜第４実施例に示した通信用オプション装置３５，６１，９１ならびに１０１を採用してネットワークが構成される通信システムについて、図１５を参照して説明する。尚、この場合、その一例として、第２実施例で説明した通信用オプション装置６１を採用した場合を代表して説明する。
【０１０６】
図１５において、インバータ装置１１１は、前述した「発明が解決しようとする課題」で説明したインバータ装置１と同様のもので、つまり、汎用機種のインバータ装置である。このインバータ装置１１１は、シリアルデータ通信部１１２を備えて構成されており、そのシリアルデータ通信部１１２には、パラメータ書込み装置１１３、拡張パネル１１４が接続されていると共に、パーソナルコンピュータ１１５がＲＳ−２３２Ｃ通信インタフェース装置１１６を介して接続され、さらには、プログラマブルコントローラ１１７がＲＳ−４８５通信インタフェース装置１１８を介して接続されている。
【０１０７】
インバータ装置１１９は、前述した「発明が解決しようとする課題」で説明したインバータ装置１１と同様のもので、つまり、高機能機種のインバータ装置である。このインバータ装置１１９は、シリアルデータ通信部１２０ならびにパラレルデータ通信部１２１を備えて構成されており、そのパラレルデータ通信部１２１には、拡張端子台オプション装置１２２、速度制御オプション装置１２３、高速通信装置１２４，１２５ならびにネットワーク通信装置１２６，１２７がバス接続により接続されている。
【０１０８】
そして、高速通信装置１２４には、メーカ専用のプログラマブルコントローラ１２８が接続され、そのプログラマブルコントローラ１２８には、システムドライブ１２９が接続されている。また、高速通信装置１２５には、プログラマブルコントローラ１３０が接続され、そのプログラマブルコントローラ１３０には、コントロールセンタ１３１が接続されている。また、ネットワーク通信装置１２６，１２７には、それぞれオープンネットワーク１３２が接続されている。
【０１０９】
通信用オプション装置６１は、シリアル通信ライン１３３により上記した汎用機種のインバータ装置１１１に接続されていると共に、前述したように、パラレル通信ライン１３３によりパラレルデータ通信用のオプション装置としてのネットワーク通信装置１３４に接続されている。そして、このネットワーク通信装置１３４には、上記したオープンネットワーク１３２が接続されている。
【０１１０】
このような構成とすることにより、汎用機種のインバータ装置１１１と高機能機種のインバータ装置１１９とを混在して一つの通信システムを構成し、それら汎用機種のインバータ装置１１１と高機能機種のインバータ装置１１９とを、オープンネットワーク１３２からの指令にしたがって動作させることができる。
【０１１１】
本発明は、上記した実施例にのみ限定されるものでなく、次のように変形または拡張することができる。
第２実施例ならびに第３実施例において、インバータ装置の個数は、４個に限ることはなく、それ以外の個数を接続可能な構成としても良い。
【０１１２】
【発明の効果】
以上の説明によって明らかなように、請求項１記載のインバータ装置の通信用オプション装置によれば、インバータ装置からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、パラレルデータ通信用のオプション装置に送信すると共に、パラレルデータ通信用のオプション装置からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、インバータ装置に送信するように構成したので、このインバータ装置の通信用オプション装置を、汎用機種のインバータ装置に接続することにより、その汎用機種のインバータ装置を、高機能機種のインバータ装置と同様に、パラレルデータ通信用のオプション装置との間で通信させることが可能となる。
【０１１３】
この場合、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、通信ネットワーク側において、汎用機種のインバータ装置と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなり、また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【０１１４】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。また、インバータ装置との間のシリアルデータ通信と、パラレルデータ通信用のオプション装置との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【０１１７】
請求項２記載のインバータ装置の通信用オプション装置によれば、データ変換手段に、シリアルデータの通信速度を識別する通信速度識別手段を設けて構成したので、上記した請求項１記載のものと同様に、インバータ装置との間のシリアルデータ通信と、パラレルデータ通信用のオプション装置との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【０１１８】
請求項３記載のインバータ装置の通信用オプション装置によれば、シリアルデータ通信手段を、複数のインバータ装置の個々に対応可能となるように複数設けたので、複数のインバータ装置を接続する場合であっても、前述した請求項１と同様の作用効果を得ることができる。
【０１１９】
請求項４記載のインバータ装置の通信用オプション装置によれば、インバータ装置と制御可能な関係に設けられたシリアルデータ通信用の通信用オプション装置との間でシリアルデータをシリアル通信可能な補助シリアルデータ通信手段を設け、インバータ装置から与えられたシリアルデータをシリアルデータ通信用のオプション装置に送信可能であると共に、シリアルデータ通信用のオプション装置から与えられたシリアルデータをインバータ装置に送信可能に構成したので、パラレルデータ通信用のオプション装置に加えて、シリアルデータ通信用のオプション装置をも接続することができる。
【０１２０】
請求項５記載のインバータ装置の通信用オプション装置によれば、補助シリアルデータ通信手段を、ＲＳ−４８５規格に準拠するように構成したので、複数のシリアルデータ通信用のオプション装置を接続することができる。
【０１２４】
請求項６記載の通信システムによれば、インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用の通信用オプション装置と、請求項１ないし５のいずれかに記載のインバータ装置の通信用オプション装置との間でデータ通信を行うように構成したので、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例における通信システムの要部を示すブロック構成図
【図２】デュアルポートＲＡＭの内部構成を示す図
【図３】インバータ装置の通信用オプション装置のブロック構成図
【図４】制御内容を示すフローチャート（その１）
【図５】制御内容を示すフローチャート（その２）
【図６】図２相当図
【図７】制御内容を示すフローチャート（その３）
【図８】本発明の第２実施例を示す図１相当図
【図９】図２相当図
【図１０】図２相当図
【図１１】インバータ装置の通信用オプション装置およびオプション装置の外観斜視図
【図１２】本発明の第３実施例を示す図１相当図
【図１３】本発明の第４実施例を示す図１相当図
【図１４】図１１相当図
【図１５】通信システムの全体構成図
【図１６】従来例を示す図１５相当図
【図１７】他の従来例を示す図１５相当図
【符号の説明】
図面中、３１はインバータ装置、３５は通信用オプション装置、３７はシリアルデータ通信部（シリアルデータ通信手段）、３９はＣＰＵ（データ変換手段、演算手段、通信状態識別手段、通信速度識別手段）、４０はパラレルデータ通信部（パラレルデータ通信手段）、４１はオプション装置（パラレルデータ通信用のオプション装置）、４８はオープンネットワーク、６１は通信用オプション装置、６２〜６５はインバータ装置、６６〜６９はシリアルデータ通信部（シリアルデータ通信手段）、７８はシリアルデータ通信部（補助シリアルデータ通信手段）、９１は通信用オプション装置、１０１は通信用オプション装置、１０２は電源入力部（電源入力手段）、１０３は電源供給部（電源供給手段）、１１１はインバータ装置、１１９はインバータ装置、１３２はオープンネットワークである。
【図１】
0003544849.tif 000002
【図２】
0003544849.tif 000003
【図３】
0003544849.tif 000004
【図４】
0003544849.tif 000005
【図５】
0003544849.tif 000006
【図６】
0003544849.tif 000007
【図７】
0003544849.tif 000008
【図８】
0003544849.tif 000009
【図９】
0003544849.tif 000010
【図１０】
0003544849.tif 000011
【図１１】
0003544849.tif 000012
【図１２】
0003544849.tif 000013
【図１３】
0003544849.tif 000014
【図１４】
0003544849.tif 000015
【図１５】
0003544849.tif 000016
【図１６】
0003544849.tif 000017
【図１７】
0003544849.tif 000018