(57)【特許請求の範囲】
【請求項１】
ＡＤ変換起動信号とクロックとを入力とし、ＡＤ変換起動信号のオン時点から時間Ｔにわたって第１積分期間信号をオンにすると共に、ＡＤ変換起動信号のオン時点から時間Ｔ／Ｎ（Ｎは正の整数）経過する毎に第２積分開始判定タイミング信号を発生するタイミング信号発生回路と、
コンデンサと、
前記第１積分期間信号のオン期間中、入力アナログ信号の値に比例した第１電流で前記コンデンサを充電する充電部と、
前記コンデンサが基準電圧からみて充電状態にあるか、逆充電状態にあるかを監視し、充電状態にあることを条件に前記第２積分開始判定タイミング信号に同期して第２積分期間信号をオンにすると共に、前記コンデンサが逆充電状態になった時点で前記第２積分期間信号をオフにする第２積分期間信号発生部と、
前記第２積分期間信号のオン期間中、前記第１電流と逆極性で一定値の第２電流によって前記コンデンサを逆充電する逆充電部と、
前記第２積分期間信号のオン期間中、前記クロックをカウントするカウンタとを備えることを特徴とする２重積分方式ＡＤ変換装置。
【請求項２】
前記第２積分期間信号発生部は、
前記コンデンサの電圧を基準電圧と比較することにより、基準電圧からみて前記コンデンサが充電状態にあるか、逆充電状態にあるかを判定する比較器と、
該比較器の判定信号を前記第２積分開始判定タイミング信号に同期して保持し、且つ、該保持した判定信号を前記比較器の判定信号が充電状態から逆充電状態の判定に切り換わった時点でリセットするラッチと、
該ラッチの出力信号と前記比較器の判定信号との論理積条件信号を前記クロックに同期して保持し、保持した信号を第２積分期間信号として出力するフリップフロップとから構成されることを特徴とする請求項１記載の２重積分方式ＡＤ変換装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はＡＤ変換の技術に関し、特に２重積分方式のＡＤ変換装置に関する。
【０００２】
【従来の技術】
一般にＡＤ変換方式には、低速・高精度な計数方式，中速・中精度な逐次比較方式，高速・低精度な並列比較方式の３種類が知られているが、例えばカメラのオートフォーカスなどに用いられるアクティブ測距装置におけるＡＤ変換には、高い精度が要求されることから、低速・高精度な計数方式が賞用されている。
【０００３】
低速・高精度な計数方式の代表例は、２重積分方式と呼ばれるものである。従来の２重積分方式のＡＤ変換では、コンデンサを入力アナログ信号の値に比例した電流で一定時間だけ充電した後、入力信号と逆極性の基準電流で逆充電し、コンデンサの電圧が再び元の電圧に戻るまでに要した逆充電時間をカウンタでカウントする。ここでコンデンサを入力アナログ信号の値に比例した電流で充電することを「第１積分」と呼び、逆極性の基準電流で逆充電することを「逆積分」あるいは「第２積分」と呼ぶことがある。
【０００４】
【発明が解決しようとする課題】
例えば、カウント用のクロックを６４ＫＨｚとすると、８ビット出力のＡＤ変換の場合、第２積分の最大時間は４ｍｓ｛（１／６４ＫＨｚ）×２８  ｝となる。従って、第１積分の時間を同じく４ｍｓとすると、最大の入力アナログ信号のＡＤ変換には８ｍｓの時間がかかる。他方、微小な入力アナログ信号の場合、第２積分の時間はごく僅かで済むため、ＡＤ変換時間は第１積分時間にほぼ等しい４ｍｓとなる。即ち、従来の方式では、入力アナログ信号の大きさによってＡＤ変換時間に大きなバラツキが生じ、使い勝手が良くないという問題点があった。なお、第２積分に用いる基準電流を大きくして第２積分時間の最大値を短縮する方法は、誤差の増大を招くと共に、大きな基準電流を流さなければならないので回路設計上困難を伴う。
【０００５】
そこで本発明の目的は、入力アナログ信号の大きさによるＡＤ変換時間のバラツキを抑えた２重積分方式ＡＤ変換装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は上記の目的を達成するために、第１積分の終了を待たずに第２積分を開始する。これにより、第２積分の最大終了時刻が早められて最大入力アナログ信号時のＡＤ変換時間を短縮でき、入力アナログ信号の大きさによるＡＤ変換時間のバラツキを小さくすることができる。
【０００７】
但し、第２積分を開始させるタイミングや入力アナログ信号の大きさによっては、第１積分の期間中に第２電流による逆充電によってコンデンサの電圧が元の電圧まで戻ってしまうことがある。そこで、そのような場合には逆充電を一時的に中断し、その後、コンデンサが再び充電され始めたことを条件に第２積分を再開する。従って、第２積分は間欠的に実施されることがあり、その場合の第２積分時間は各々の累積時間である。
【０００８】
また、第２積分の中断後、コンデンサが再び充電され始めた直後に第２積分を再開すると、また直ぐに第２積分を中断しなければならない事態となり、入力アナログ信号が微小な場合、第２積分の中断，再開が頻繁に発生し、誤差の原因となる。そこで、第２積分の再開は、所定周期で発生する第２積分開始判定タイミング信号に同期して行う。
【０００９】
以上のような２重積分方式ＡＤ変換方法を実施する２重積分方式ＡＤ装置は、ＡＤ変換起動信号とクロックとを入力とし、ＡＤ変換起動信号のオン時点から時間Ｔにわたって第１積分期間信号をオンにすると共に、ＡＤ変換起動信号のオン時点から時間Ｔ／Ｎ（Ｎは正の整数）経過する毎に第２積分開始判定タイミング信号を発生するタイミング信号発生回路と、コンデンサと、前記第１積分期間信号のオン期間中、入力アナログ信号の値に比例した第１電流で前記コンデンサを充電する充電部と、前記コンデンサが基準電圧からみて充電状態にあるか、逆充電状態にあるかを監視し、充電状態にあることを条件に前記第２積分開始判定タイミング信号に同期して第２積分期間信号をオンにすると共に、前記コンデンサが逆充電状態になった時点で前記第２積分期間信号をオフにする第２積分期間信号発生部と、前記第２積分期間信号のオン期間中、前記第１電流と逆極性で一定値の第２電流によって前記コンデンサを逆充電する逆充電部と、前記第２積分期間信号のオン期間中、前記クロックをカウントするカウンタとを備えている。
【００１０】
また、本発明の好ましい実施例においては、前記第２積分期間信号発生部は、前記コンデンサの電圧を基準電圧と比較することにより、基準電圧からみて前記コンデンサが充電状態にあるか、逆充電状態にあるかを判定する比較器と、該比較器の判定信号を前記第２積分開始判定タイミング信号に同期して保持し、且つ、該保持した判定信号を前記比較器の判定信号が充電状態から逆充電状態の判定に切り換わった時点でリセットするラッチと、該ラッチの出力信号と前記比較器の判定信号との論理積条件信号を前記クロックに同期して保持し、保持した信号を第２積分期間信号として出力するフリップフロップとから構成されている。
【００１１】
【作用】
ＡＤ変換起動信号がオンになると、タイミング信号発生回路は時間Ｔ（例えば４ｍｓ）にわたって第１積分期間信号をオンにする。これにより、充電部は入力アナログ信号に比例した第１電流でコンデンサの充電を開始する。またＡＤ変換起動信号がオンになると、そのオン後からＴ／Ｎ（例えばＮ＝１６の場合、２５０μｓ）の時間が経過する毎にタイミング信号発生回路は第２積分開始判定タイミング信号を発生する。
【００１２】
第２積分期間信号発生部は、コンデンサが基準電圧からみて充電状態にあるか、逆充電状態にあるかを比較器により監視しており、充電状態にあることを条件に第２積分開始判定タイミング信号に同期して第２積分期間信号をオンにする。即ち、比較器の判定信号をラッチに保持し、このラッチの出力信号と比較器の判定信号との論理積条件信号をクロックに同期してフリップフロップにセットすることにより、第２積分期間信号をオンにする。これにより、第１積分と並行して、逆充電部が第２電流によってコンデンサの逆充電を開始すると共に、カウンタがクロックの計数を開始する。
【００１３】
最大の入力アナログ信号時に充電部が発生する第１電流と逆充電部の第２電流とが等しいとすると、最大入力アナログ信号のＡＤ変換時、第１電流と第２電流とが相殺されるので、第２積分開始時点のコンデンサの電圧は第１積分の終了時点まで保たれ、第１積分の終了後、Ｔ／Ｎを経過した時点でコンデンサの電圧が元の電圧に復帰する。この場合、第２積分はＴ時間連続して行われることになる。
【００１４】
他方、入力アナログ信号が小さい場合、第１電流より第２電流の方が大きいため、第１積分の期間中にコンデンサが元の電圧に戻り、更に第２電流によって逆充電状態にされる。このような逆充電状態になると、その直後のクロックで第２積分期間信号発生部のフリップフロップがリセットされ、第２積分期間信号がオフになる。これにより、カウンタによるクロックの計数が中断されると共に逆充電部による第２積分が中断され、再び第１積分だけが実施される。そして、コンデンサが再び充電状態になると、第２積分開始判定タイミング信号に同期して第２積分期間信号発生部のフリップフロップがセットされ、第２積分期間信号がオンになり、再び逆充電部による第２積分が再開され、カウンタもクロックの計数を再開する。
【００１５】
【実施例】
図１を参照すると、本発明の一実施例の２重積分方式ＡＤ変換装置は、タイミング信号発生回路１と、積分用のコンデンサ２と、充電部３と、逆充電部４と、第２積分期間信号発生部５と、アンドゲート６と、カウンタ７と、ノアゲート８とから構成されている。
【００１６】
タイミング信号発生回路１は、ＡＤ変換起動信号ＲとクロックＣＬとを入力し、第１積分期間信号と第２積分開始判定タイミング信号とを発生する。本実施例では、クロックＣＬは６４ＫＨｚであり、タイミング信号発生回路１は、ＡＤ変換起動信号Ｒがオンとなった時点より２５６クロック数相当の時間である４ｍｓの期間だけ第１積分期間信号をオンにする。また、ＡＤ変換起動信号Ｒがオンとなった後、１６クロック数相当の時間である２５０μｓが経過する毎に第２積分開始判定タイミング信号を発生する。
【００１７】
積分用のコンデンサ２には二つの充電部３，４が接続されている。一方は第１積分を受け持つ充電部３であり、第１積分期間信号がオンになっている期間中、入力アナログ信号に比例した第１電流でコンデンサ２を充電する。他方は第２積分を受け持つ逆充電部４であり、第２積分期間信号発生部５から発生する第２積分期間信号がオンになっている期間中、前記第１電流と逆極性で一定値の第２電流でコンデンサ２を逆充電する。なお、コンデンサ２はＡＤ変換起動信号がオンとなる前には、基準電圧に等しい電圧に初期設定されているものである。
【００１８】
第２積分期間信号発生部５は、コンデンサ２が基準電圧Ｖｒｅｆからみて充電状態にあるか、逆充電状態にあるかを監視し、充電状態にあることを条件に第２積分開始判定タイミング信号に同期して第２積分期間信号をオンにする。また、その後、コンデンサＣが逆充電状態になった場合には直ちに第２積分期間信号をオフにし、コンデンサＣが再び充電状態になったら第２積分開始判定タイミング信号に同期して第２積分期間信号をオンにするといった動作を繰り返す。
【００１９】
本実施例では、第２積分期間信号発生部５は、コンデンサ２の電圧を基準電圧Ｖｒｅｆと比較し、コンデンサ２の電圧が基準電圧Ｖｒｅｆより低ければ“１”を出力し、そうでなければ“０”を出力する比較器５１と、比較器５１の出力を第２積分開始判定タイミング信号に同期して保持するラッチ５２と、ラッチ５２の出力と比較器５１の出力との論理積をとるアンドゲート５３と、アンドゲート５３の出力をクロックＣＬに同期して保持するＤ型フリップフロップ５４とで構成され、Ｄ型フリップフロップ５４の出力が第２積分期間信号となる。この第２積分期間信号は前述した逆充電部４に供給されると共に、アンドゲート６の一方の入力に供給される。なお、ＡＤ変換起動信号Ｒのオン時点で、ラッチ５２およびＤ型フリップフロップ５４がリセットされ、第２積分期間信号がオフ状態に初期設定される。またラッチ５２は、比較器５１の出力が“１”から“０”に変化した時点でも“０”にリセットされる。
【００２０】
アンドゲート６の他方の入力にはクロックＣＬが供給されており、一方の入力に供給されている第２積分期間信号がオンになっている期間中、クロックＣＬを通過させて、カウンタ７に出力する。カウンタ７は、アンドゲート６から出力されたクロックＣＬをカウントする。なお、カウンタ７はＡＤ変換起動信号Ｒのオン時に０にリセットされる。
【００２１】
ノアゲート８は、ＡＤ変換の終了を判定するゲートであり、第１積分期間信号がオフとなった後、第２積分期間信号がオフとなったタイミングで、ＡＤ変換終了信号を出力する。このＡＤ変換終了信号は図示しない後段の回路に供給され、後段の回路ではこのＡＤ変換終了信号が入力された時点でカウンタ７のカウント値を読み出し、ＡＤ変換結果を得る。
【００２２】
次に上述のように構成された本実施例の２重積分方式ＡＤ変換装置の動作を説明する。
【００２３】
図２は、最大の入力アナログ信号のＡＤ変換時における図１の実施例の動作タイミングチャートである。ＡＤ変換起動信号Ｒがオンになると、タイミング信号発生回路１からの第１積分期間信号がオンになり、充電部３によって、コンデンサ２は最大の第１電流によって充電されていく。ＡＤ変換起動信号Ｒのオン後、２５０μｓ経過すると、タイミング信号発生回路１から第２積分開始判定タイミング信号が出力される。このタイミングでは、図２に示すように、コンデンサＣの電圧は基準電圧Ｖｒｅｆより十分に低いため、比較器５１の出力が“１”となり、ラッチ５２に“１”がラッチされる。このため、アンドゲート５３の出力が“１”となり、Ｄ型フリップフロップ５４に“１”がセットされ、第２積分期間信号がオンになる。これにより、逆充電部４は第２電流によってコンデンサ２の逆充電を開始し、またアンドゲート６が開かれるためにカウンタ７はクロックＣＬのカウントを開始する。
【００２４】
本実施例では、逆充電部４の第２電流の値は、最大入力アナログ信号時の充電部３の第１電流に等しく設定してあるため、逆充電開始後は第１電流と第２電流とが相殺され、コンデンサＣの電圧は図２に示すように一定値のまま推移する。そして、ＡＤ変換起動信号Ｒのオン後、４ｍｓ経過して、タイミング信号発生回路１からの第１積分期間信号がオフになると、逆充電部４による逆充電だけとなり、コンデンサＣの電圧は基準電圧Ｖｒｅｆに向かって上昇していく。そして、コンデンサＣの電圧が基準電圧Ｖｒｅｆを超えた直後のクロックＣＬで、比較器５１の“０”の出力信号に起因して、Ｄ型フリップフロップ５４が“０”にリセットされ、第２積分期間信号がオフとなる。これにより、逆充電が停止すると共に、アンドゲート６が閉じられてカウンタ７のカウント動作が停止し、また、ノゲート８からＡＤ変換終了信号が出力される。
【００２５】
図３は、入力アナログ信号が比較的小さい場合の図１の実施例の動作タイミングチャートである。ＡＤ変換起動信号Ｒがオンになると、前述と同様に充電部３によってコンデンサ２は入力アナログ信号に比例した第１電流によって充電されていく。ＡＤ変換起動信号Ｒのオン後、２５０μｓ経過した時点で、コンデンサＣの電圧は基準電圧Ｖｒｅｆより低下しているが、図２の最大入力アナログ信号の場合に比べると、その低下の度合いは少ない。この時点で、タイミング信号発生回路１から第２積分開始判定タイミング信号が出力されると、コンデンサＣの電圧は基準電圧Ｖｒｅｆより低いため、前述と同様に比較器５１の出力が“１”となり、ラッチ５２に“１”がラッチされてアンドゲート５３の出力が“１”となり、Ｄ型フリップフロップ５４に“１”がセットされて第２積分期間信号がオンになる。これにより、逆充電部４は第２電流によってコンデンサ２の逆充電を開始し、またカウンタ７はクロックＣＬのカウントを開始する。
【００２６】
前述したように逆充電部４の第２電流の値は、最大入力アナログ信号時の充電部３の第１電流に等しく設定してあるため、入力アナログ信号が小さい場合、第２電流の方が第１電流を上回り、コンデンサＣの電圧は図３に示すように元の電圧に向かって徐々に上昇していく。そして、コンデンサＣの電圧が基準電圧Ｖｒｅｆを超えた直後のクロックＣＬで、比較器５１の“０”の出力信号に起因して、Ｄ型フリップフロップ５４が“０”にリセットされ、第２積分期間信号がオフとなる。これにより、逆充電が停止すると共にカウンタ７のカウント動作が停止する。なお、“１”を保持していたラッチ５２は、比較器５１の出力が“１”から“０”に変化するタイミングでリセットされ、“０”となる。
【００２７】
逆充電が停止すると、コンデンサＣは再び充電部３による充電だけになるため、図３に示すように、その電圧が再び下降していく。そして、タイミング信号発生回路１から第２積分開始判定タイミング信号が出力された時点で、コンデンサＣの電圧が基準電圧Ｖｒｅｆより低ければ、比較器５１の“１”の出力がラッチ５２にラッチされ、アンドゲート５３の出力が“１”となって、直後のクロックＣＬに同期してＤ型フリップフロップ５４に“１”がセットされ、再び逆充電部４による逆充電が再開されると共に、カウンタ７のクロックＣＬのカウントが再開される。
【００２８】
以上のような動作が繰り返され、ＡＤ変換起動信号Ｒのオン後、４ｍｓ経過して充電部３による充電が終了すると、逆充電部４による逆充電だけになり、図３には示されていないが、コンデンサＣの電圧が基準電圧Ｖｒｅｆに向かって上昇していく。そして、コンデンサＣの電圧が基準電圧Ｖｒｅｆを超えた直後のクロックＣＬで、比較器５１の“０”の出力信号に起因して、Ｄ型フリップフロップ５４が“０”にリセットされ、第２積分期間信号がオフとなる。これにより、逆充電が停止すると共に、アンドゲート６が閉じられてカウンタ７のカウント動作が停止し、また、ノアゲート８からＡＤ変換終了信号が出力される。
【００２９】
上述のように図１に示した実施例によれば、最大入力アナログ信号のＡＤ変換に要する時間は４ｍｓ＋２５０μｓとなり、入力信号の大きさによるＡＤ変換時間のバラツキ幅は２５０μｓに抑えられる。
【００３０】
【発明の効果】
以上説明したように本発明によれば、最大入力アナログ信号のＡＤ変換に要する時間を短縮することができる共に、入力信号の大きさによるＡＤ変換時間のバラツキの少ない２重積分方式のＡＤ変換が実現できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の２重積分方式ＡＤ変換装置のブロック図である。
【図２】入力アナログ信号が最大値の場合の図１の実施例の動作タイミングチャートである。
【図３】入力アナログ信号が比較的小さい場合の図１の実施例の動作タイミングチャートである。
【符号の説明】
１…タイミング信号発生回路          ６…アンドゲート
２…コンデンサ                      ７…カウンタ
３…充電部                          ８…ノアゲート
４…逆充電部
５…第２積分期間信号発生部
５１…比較器
５２…ラッチ
５３…アンドゲート
５４…Ｄ型フリップフロップ
【図１】
0003586314.tif 000002
【図２】
0003586314.tif 000003
【図３】
0003586314.tif 000004