【手続補正書】
【提出日】平成29年3月31日(2017.3.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
装置であって、
トランスインピーダンス増幅器（ＴＩＡ）に第１の信号を出力するために第１のミキサに結合されたトランスコンダクタを備え、
ここで、前記ＴＩＡは、
第１のトランスコンダクタンスゲインを有する第１のトランスコンダクタと、前記第１のトランスコンダクタへの入力は、前記第１のミキサの前記出力に結合される、
第２のトランスコンダクタンスゲインを有する第２のトランスコンダクタと、前記第２のトランスコンダクタへの入力は、Ｒ−Ｃ回路網の前記出力に結合され、前記第１のトランスコンダクタの前記出力は、前記第２のトランスコンダクタの前記出力に直接接続される、
を備える、
前記Ｒ−Ｃ回路網は、パッシブミキサの出力に結合された入力を有し、出力電圧を生成するために前記ＴＩＡに第２の信号を出力する、
装置。
【請求項２】
前記Ｒ−Ｃ回路網は、
前記パッシブミキサの前記出力に結合されたキャパシタと、
前記パッシブミキサと前記ＴＩＡとの間で直列に結合された抵抗器と
を備える、請求項１に記載の装置。
【請求項３】
前記パッシブミキサは差動出力を備え、前記Ｒ−Ｃ回路網は、
第１及び第２の接地キャパシタと、各接地キャパシタは、前記差動出力のノードを接地電圧に結合する、
前記差動出力の前記ノードを互いに結合する差動結合キャパシタと、
第１及び第２の抵抗器と、各抵抗器は、前記差動出力のノードを前記パッシブミキサの前記出力と直列に結合する、
を備える、請求項１に記載の装置。
【請求項４】
前記ＴＩＡは、差動入力及び差動出力を有し、前記第１及び第２の受信信号経路の差動出力は、前記差動入力に結合され、前記ＴＩＡの前記差動出力は、フィードバック回路網を介して前記ＴＩＡの前記差動入力に結合される、請求項１に記載の装置。
【請求項５】
結合された前記第１及び第２のトランスコンダクタの出力に結合された入力を有するバッファ段を更に備える、請求項１に記載の装置。
【請求項６】
スター結線されたフィードバック回路網は、前記ＴＩＡの出力を前記トランスコンダクタの入力に結合する、請求項１に記載の装置。
【請求項７】
デルタ結線されたフィードバックインピーダンス回路網は、前記ＴＩＡの出力を前記トランスコンダクタの入力に結合する、請求項１に記載の装置。
【請求項８】
第１の電流を生成するために入力信号をダウンコンバートすることと、
第２の電流を生成するために前記入力信号をダウンコンバートすることと、前記第２の電流を生成するために前記ダウンコンバートすることは、パッシブミキサを使用して前記入力信号の周波数を下げるように変換することと、ダウンコンバートされた前記入力信号を、抵抗−キャパシタンス（ＲＣ）回路網に通すこととを備える、
出力電圧を生成するために前記第１及び第２の電流を合成することと
を備え、
前記第１及び第２の電流を前記合成することは、
前記第１の電流を、第１のゲインを有する第１のトランスコンダクタに結合することと、
前記第２の電流を、第２のゲインを有する第２のトランスコンダクタに結合することと、前記第１及び第２のゲインは比ｃを有する、
前記第１及び第２のトランスコンダクタの出力を合成することと、
出力電圧を生成するために前記第１及び第２のトランスコンダクタの合成された前記出力をバッファすることと
を備える、方法。
【請求項９】
前記ＲＣ回路網は、前記パッシブミキサの前記出力の差動ノードを結合するキャパシタンスを備え、前記ＲＣ回路網は更に、前記差動ノードの各々を、前記第１及び第２の電流と直列に結合する抵抗器を備える、請求項８に記載の方法。
【請求項１０】
前記第１及び第２の電流を前記合成することは、
前記第１及び第２の電流を、演算増幅器の差動入力ノードに結合することを備え、前記演算増幅器は、前記演算増幅器が、前記第１と第２の電流の合計に比例する出力電圧を生成するようにフィードバックネッワークを使用して構成される、請求項８に記載の方法。
【請求項１１】
前記第１及び第２の電流を前記合成することは、
前記出力電圧から前記第１及び第２の電流にフィードバックを提供することを更に備え、出力電圧を生成するために増幅器に第２の信号を出力する、請求項８に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
[0073]  開示される例示的な態様の先の説明は、いかなる当業者であっても、本発明を製造又は使用することができるようにするために提供される。これらの例示的な態様への様々な修正は、当業者に容易に明らかとなり、本明細書において定義される包括的な原理は、本発明の精神又は範囲から逸脱することなく他の例示的な態様に適用され得る。従って、本開示は、本明細書で示された例示的な態様に限定されるよう意図されておらず、本明細書において開示された原理及び新規な特徴と一致する最も広い範囲が付与されるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、
増幅器に第１の信号を出力するために第１のミキサに結合されたトランスコンダクタと、
パッシブミキサの前記出力に結合された入力を有し、出力電圧を生成するために前記増幅器に第２の信号を出力するためのＲ−Ｃ回路網と
を備える装置。
［Ｃ２］
前記増幅器は、トランスインピーダンス増幅器であり、前記装置は、前記トランスインピーダンス増幅器を更に備える、Ｃ１に記載の装置。
［Ｃ３］
前記Ｒ−Ｃ回路網は、
前記パッシブミキサの前記出力に結合されたキャパシタと、
前記パッシブミキサと前記増幅器との間で直列に結合された抵抗器と
を備える、Ｃ１に記載の装置。
［Ｃ４］
前記パッシブミキサは差動出力を備え、前記Ｒ−Ｃ回路網は、
第１及び第２の接地キャパシタと、各接地キャパシタは、前記差動出力のノードを接地電圧に結合する、
前記差動出力の前記ノードを互いに結合する差動結合キャパシタと、
第１及び第２の抵抗器と、各抵抗器は、前記差動出力のノードを前記パッシブミキサの前記出力と直列に結合する、
を備える、Ｃ１に記載の装置。
［Ｃ５］
前記トランスインピーダンス増幅器（ＴＩＡ）は、差動入力及び差動出力を有し、前記第１及び第２の受信信号経路の差動出力は、前記差動入力に結合され、前記ＴＩＡの前記差動出力は、フィードバック回路網を介して前記ＴＩＡの前記差動入力に結合される、Ｃ２に記載の装置。
［Ｃ６］
前記トランスインピーダンス増幅器は、
第１のトランスコンダクタンスゲインを有する第１のトランスコンダクタと、前記第１のトランスコンダクタの入力は、前記第１のミキサの前記出力に結合される、
第２のトランスコンダクタンスゲインを有する第２のトランスコンダクタと、前記第２のトランスコンダクタの入力は、前記Ｒ−Ｃ回路網の前記出力に結合され、前記第１のトランスコンダクタの前記出力は、前記第２のトランスコンダクタの前記出力に結合される、
を備える、Ｃ２に記載の装置。
［Ｃ７］
結合された前記第１及び第２のトランスコンダクタ出力に結合された入力を有するバッファ段を更に備える、Ｃ６に記載の装置。
［Ｃ８］
スター結線されたフィードバック回路網は、前記トランスインピーダンス増幅器出力を前記トランスコンダクタ入力に結合する、Ｃ６に記載の装置。
［Ｃ９］
デルタ結線されたフィードバックインピーダンス回路網は、前記トランスインピーダンス増幅器（ＴＩＡ）出力を前記トランスコンダクタ入力に結合する、Ｃ６に記載の装置。
［Ｃ１０］
装置であって、
第１の電流を生成するために入力信号をダウンコンバートするための手段と、
第２の電流を生成するために前記入力信号をダウンコンバートするための手段と、前記第２の電流を生成するためにダウンコンバートするための前記手段は、パッシブミキサの前記出力に結合された前記パッシブミキサ及び抵抗−キャパシタンス（ＲＣ）回路網を備える、
出力電圧を生成するために前記第１及び第２の電流を合成するための手段と
を備える装置。
［Ｃ１１］
前記ＲＣ回路網は、前記パッシブミキサの差動出力ノードを結合するキャパシタンスを備え、前記ＲＣ回路網は更に、前記差動ノードの各々を、前記第１及び第２の電流と直列に結合する抵抗器を備える、Ｃ１０に記載の装置。
［Ｃ１２］
前記ＲＣ回路網は、前記パッシブミキサの各差動ノードを接地に結合する別個のキャパシタンスを更に備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記第１及び第２の電流を合成するための前記手段は、
前記第１及び第２の電流を演算増幅器の差動入力ノードに結合するための手段を備え、前記演算増幅器は、前記演算増幅器が、前記第１及び第２の電流との前記合計に比例する出力電圧を生成するようにフィードバックネッワークを使用して構成される、Ｃ１０に記載の装置。
［Ｃ１４］
前記第１及び第２の電流を合成するための前記手段は、
第１のトランスコンダクタンスゲインを前記第１の電流に提供するための手段と、
第２のトランスコンダクタンスゲインを前記第２の電流に提供するための手段と、前記第１及び第２のトランスコンダクタンスゲインは比ｃを有する、
前記第１のトランスコンダクタンスゲインを提供するための前記手段の前記出力を、前記第２のトランスコンダクタンスゲインを提供するための前記手段の前記出力と合成するための手段と、
出力電圧を生成するために前記第１及び第２のトランスコンダクタの前記合成された出力をバッファするための手段と
を備える、Ｃ１０に記載の装置。
［Ｃ１５］
前記第１及び第２の電流を合成するための前記手段は、前記出力電圧から前記第１及び第２の電流にフィードバックを提供するための手段を更に備える、Ｃ１４に記載の装置。
［Ｃ１６］
第１の電流を生成するために入力信号をダウンコンバートすることと、
第２の電流を生成するために前記入力信号をダウンコンバートすることと、前記第２の電流を生成するために前記ダウンコンバートすることは、パッシブミキサを使用して前記入力信号の周波数を下げるように変換することと、ダウンコンバートされた前記入力信号を、抵抗−キャパシタンス（ＲＣ）回路網に通すこととを備える、
出力電圧を生成するために前記第１及び第２の電流を合成することと
を備える方法。
［Ｃ１７］
前記ＲＣ回路網は、前記パッシブミキサの前記出力の差動ノードを結合するキャパシタンスを備え、前記ＲＣ回路網は更に、前記差動ノードの各々を、前記第１及び第２の電流と直列に結合する抵抗器を備える、Ｃ１６に記載の方法。
［Ｃ１８］
前記第１及び第２の電流を前記合成することは、
前記第１及び第２の電流を、演算増幅器の差動入力ノードに結合することを備え、前記演算増幅器は、前記演算増幅器が、前記第１と第２の電流の前記合計に比例する出力電圧を生成するようにフィードバックネッワークを使用して構成される、Ｃ１６に記載の方法。
［Ｃ１９］
前記第１及び第２の電流を前記合成することは、
前記第１の電流を、第１のゲインを有する第１のトランスコンダクタに結合することと、
前記第２の電流を、第２のゲインを有する第２のトランスコンダクタに結合することと、前記第１及び第２のゲインは比ｃを有する、
前記第１及び第２のトランスコンダクタの前記出力を合成することと、
出力電圧を生成するために前記第１及び第２のトランスコンダクタの前記合成された出力をバッファすることと
を備える、Ｃ１６に記載の方法。
［Ｃ２０］
前記第１及び第２の電流を前記合成することは、
前記出力電圧から前記第１及び第２の電流にフィードバックを提供すること
を更に備える、Ｃ１９に記載の方法。