(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極を挟んでソース側及びドレイン側の第１の半導体層上に形成された第２導電型の第２の半導体層と、少なくともドレイン側の第２の半導体層上に形成された第３の半導体層とを具備してなり、
第３の半導体層の上端は第１の半導体層と前記ゲート絶縁膜との境界よりも上方に形成され、第２の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値は、第３の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値よりも高く設定され、所定の動作状態においてドレイン側の空乏層の一部が第３の半導体層に形成され、かつソース側の空乏層の一部が第２の半導体層に形成され、第３の半導体層の側面に接して形成された導電層を有し、この導電層の抵抗率は第３の半導体層の抵抗率よりも低いことを特徴する半導体装置。
【請求項２】
第１導電型の第１の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極を挟んでソース側及びドレイン側の第１の半導体層上に形成された第２導電型の第２の半導体層と、少なくともドレイン側の第２の半導体層上に形成された第３の半導体層とを具備してなり、
第３の半導体層の上端は第１の半導体層と前記ゲート絶縁膜との境界よりも上方に形成され、第２の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値は、第３の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値よりも高く設定され、第３の半導体層の側面に接して形成された導電層を有し、この導電層の抵抗率は第３の半導体層の抵抗率よりも低いことを特徴する半導体装置。
【請求項３】
第１の半導体層は、高濃度の第１導電型半導体層上に低濃度の第１導電型半導体層を積層してなるものであることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
第１導電型はｎ型、第２導電型はｐ型であり、前記ゲート電極，ゲート絶縁膜及び各層からなるｐ型ＭＩＳＦＥＴの入力は０Ｖと正電圧ＶDDとで２つの定常状態をとり、ｐ型ＭＩＳＦＥＴのドレイン電位の最小値は０Ｖとなり、ｐ型ＭＩＳＦＥＴのソース電位はＶDDとなることを特徴とする請求項１又は２記載の半導体装置。
【請求項５】
前記半導体装置は、電流源又は電流リミッタを構成することを特徴とする請求項１又は２記載の半導体装置。
【請求項６】
請求項１記載の半導体装置の製造方法であって、
第１導電型の第１の半導体層上の一部にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側部に側壁絶縁膜を形成する工程と、前記ゲート電極を挟んで第１の半導体層上に高濃度第２導電型の第２の半導体層を形成する工程と、第２の半導体層上に低濃度第２導電型の第３の半導体層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳＦＥＴからなる半導体装置に係わり、特にソース・ドレインの少なくとも一部を基板−ゲート絶縁膜界面よりも基板上方に形成した構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＩＳＦＥＴでは、ゲート長が短くなると、ドレイン電圧を印加した場合にしきい値が低下する現象、いわゆるＤＩＢＬ（Ｄｒａｉｎ  Ｉｎｄｕｃｅｄ  Ｂａｒｒｉｅｒ  Ｌｏｗｅｒｉｎｇ）が問題となる。まず、図１（ａ）のｎ型ＭＩＳＦＥＴを用いて、これを簡単に説明する。
【０００３】
図１（ａ）において、Ｓｉからなる半導体層７の上部に、シリコン酸化膜からなるゲート絶縁膜２を介して、Ｂ，Ａｓ又はＰ不純物を添加したポリシリコンからなるゲート電極１が形成されている。ゲート電極１の両側には、Ｐ又はＡｓをイオン注入して形成した半導体層７と逆の導電性を有するソース領域３及びドレイン領域４が形成されてｎ型ＭＩＳＦＥＴを形成している。また、ゲート電極１の両側には絶縁膜８が形成され、ゲート電極１の上部には絶縁膜８′が形成されている。
【０００４】
ここで、ドレイン領域４にはソース領域３よりも高い電圧を加えているとする。これは、例えば図１（ｂ）のスタティクインバータの論理回路を形成した場合に生じる。図１（ｂ）において、ｎ型ＭＩＳＦＥＴ９のゲート電極はｐ型ＭＩＳＦＥＴ９′のゲート電極と接続され、インバータの入力電極１０となっている。また、ｎ型ＭＩＳＦＥＴ９のドレインは、ｐ型ＭＩＳＦＥＴ９′のドレインと接続されており、インバータの出力１０′となっている。さらに、ｎ型ＭＩＳＦＥＴ９のソースは接地端（０Ｖ）に接続され、ｐ型ＭＩＳＦＥＴ９′のソースは電源端（ＶＤＤ）に接続されている。これら構成で、スタティック型のインバータを構成している。
【０００５】
このインバータのようにｎ型ＭＩＳＦＥＴを用いて論理回路を形成する場合、ソースと基板との間のｐｎ接合に印加される電圧よりも、ドレインと基板との間のｐｎ接合に印加される電圧の方が大きい。そこで、図１（ａ）のように、ソースと基板との間のｐｎ接合で形成された空乏層の基板側の端５″よりも、ドレインと基板との間のｐｎ接合で形成された空乏層の基板側の端５′の方が半導体層７側に広がる。そして、ゲート電極下の空乏層の一部で、ドレイン空乏層と共有される領域（チャージシェア領域）６がドレイン電圧が印加されるにつれて広がる。この結果、ゲートで制御できる空乏層が減少する。ゲートで制御できる空乏層に含まれる負電荷が減少すると、トランジスタのしきい値は減少するので、ドレイン電圧印加によってしきい値が減少する。
【０００６】
このような現象が、いわゆるＤＩＢＬである。また、チャージシェア領域６のゲート電極下の空乏層全体に対する割合は、ゲート長が短くなると大きくなるため、このしきい値低下はゲート長が短くなるとより顕著になる。
【０００７】
ドレイン電圧を印加した場合のチャージシェア領域の増加を抑えるために、本発明者らは、ドレイン電圧印加時にドレイン側にも空乏層を延ばして半導体層７で形成された基板側の空乏層広がりを小さくすることが有効であることを新たに見い出した。ところが、この方法を、ドレインが基板−ゲート絶縁膜界面よりも基板側に形成された単純ドレイン構造に用いようとすると、ドレイン部の寄生抵抗が大きくなる問題が生じる。これを、図２（ａ）（ｂ）の均一不純物添加したドレイン構造を例として用いて説明する。
【０００８】
図２（ａ）は、基板電極に電圧ＶＢＳ、ドレインにＶＤ  の電圧が印加されている場合のドレインと基板との断面拡大図を示している。ここで、ドレイン領域４はドナーが不純物濃度ＮＤ  で均一に添加され、半導体層７にはアクセプタが不純物濃度ＮＡ  で均一に添加されているとする。この場合、ドレイン領域４と半導体層７との境界から、ドレイン側に伸びた空乏層の端までの距離Ｘｎ  は、空乏近似を用いることによって、図２（ｂ）のＡ−Ａ′断面に対応する電荷分布を参考にして、以下のように表される。
【０００９】
0003544833.tif 000002
ここで、半導体の誘電率をεｓ  、電気素量をｑとしている。
【００１０】
式（１）からＸｎ  はＮＤ  が増加すると単調減少する関係となる。半導体に添加できる不純物の量は固溶限によって上限が決まり、ドナー不純物量の上限をＮＤｍａｘとすると、Ｘｎ  の下限Ｘｎｍｉｎは、式（１）より次式で表される。
【００１１】
0003544833.tif 000003
さらに、ドレインの長さをｙ、チャネル幅をＷ、ドレイン領域の形成深さを図２のようにＸｊ  、その抵抗率をρとすると、ドレイン部の抵抗Ｒは以下のように表される。
【００１２】
Ｒ＝ｙρ／｛Ｗ（Ｘｊ  −Ｘｎ  ）｝                      式（３）
ρがＮＤ  に対して単調増加する関数であることから、式（２），式（３）を用いることにより、図３に示すようにＸｎ  に関するＲの関係が得られる。ここで、式（２）より、Ｘｎ  がＸｊ  に近づくと、Ｒは無限大に発散する。つまり、ドレイン側へ空乏層を延ばしてチャージシェア領域の増加を抑えようとしてＸｎ  を大きくすると、ｘｊ  が一定の条件ではドレイン部の抵抗は無限大に増大する。また、式（２）より、ＸｎｍｉｎはＸｊ  とは無関係に決定される定数となるので、Ｘｊ  が小さくなるに従い、よりＸｎ  の許容範囲は狭くなる。そこで、不純物濃度や欠陥分布のばらつきによって、Ｘｎ  がばらつくと、ドレインの寄生抵抗もばらつき、デバイス毎の駆動能力もばらつくため、論理回路の遅延時間もばらつき、高速最適化動作設計が困難となる。
【００１３】
本発明者らは、このような寄生抵抗の増大を防ぐには、基板−ゲート絶縁膜界面よりも少なくとも一部を基板より上方に形成した、図４（ａ）のような、いわゆるエレベーティッド（ｅｌｅｖａｔｅｄ：以下ＥＶと略記する）ソースドレイン構造が有効であることを見い出した。このＥＶソースドレイン構造自体については、例えば文献（Ｓ．Ｎｉｓｈｉｍａｔｓｕ，  Ｙ．Ｋａｗａｍｏｔｏ，  Ｈ．Ｍａｓｕｄａ，  Ｒ．Ｈｏｒｉ，  ａｎｄ  Ｏ．Ｍｉｎａｔｏ，”Ｇｒｏｏｖｅｄ  Ｇａｔｅ  ＭＯＳＦＥＴ”，  Ｊｐｎ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１６；Ｓｕｐｐｌ．１６−１，１７９（１９７７））で公知である。
【００１４】
図４（ａ）は、基本的には図１（ａ）と同一であるが、ソース領域３及びドレイン領域４は半導体層７とゲート絶縁膜２の界面よりも上方に形成されている。また、ソースコンタクト形成領域３′及びドレインコンタクト形成領域４′が、それぞれソース領域３，ドレイン領域４にＸ１  だけ離れて形成されている。さらに、図で破線で示しているのは、ソース領域３，ドレイン領域４，及び半導体層７に形成された空乏層端である。ここで、ゲート電極１と半導体層７と間のゲート絶縁膜２の厚さは、ゲート電極１とソース領域３と間のゲート絶縁膜２′の厚さと等しいか薄いものとする。
【００１５】
ＥＶソースドレイン構造では、ドレイン上端からドレイン側の空乏層端１１に達するまでの寄生抵抗Ｒは、図４（ａ）のように、ドレイン不純物添加層の上面から空乏層までの距離をｙ、チャネル幅をＷ、ドレインコンタクト領域４′から測ったドレイン領域４の長さをＸ１  、その抵抗率をρとすると、以下のように表される。
【００１６】
Ｒ＝ρＸ１  ／（Ｗｙ）                                式（４）
式（４）では、式（３）と異なり、ドレイン領域４の高さｙを広げるか、Ｘ１  を小さくすることによって、単位幅Ｗ当たりの抵抗Ｒを下げることができる。また、この抵抗Ｒは半導体層７内に形成されたドレイン領域３の深さＸｊ  の関数ではなく、Ｘｊ  を０ｎｍに近づけても寄生抵抗を小さく保つことができる。
【００１７】
ここで、従来のＥＶソースドレイン構造では、基板から空乏層界面までは、ゲート積み上げ方向上向きに濃度が等しいか高くなる構造であった。このようなＥＶソースドレイン構造では、チャージシェアを減少させるためにＸｎ  を大きくすると、構造的に電流駆動能力が大きく低下するという問題があった。これを以下に説明する。
【００１８】
まず、図４（ａ）において、基板電極に電圧ＶＢＳ、ドレイン領域４にＶＤ  、ソース領域３には０Ｖの電圧が印加されているとする。また、ソース領域３及びドレイン領域４はドナーが不純物濃度ＮＤ  で均一に添加され、半導体層７にはアクセプタが不純物濃度ＮＡ  で均一に添加されているとする。この場合、ドレイン領域４と半導体層７との境界から、ドレイン側に伸びた空乏層の端までの距離Ｘｎ  は、空乏近似を用いることによって、以下のように表される。
【００１９】
0003544833.tif 000004
式（５）から、Ｘｎ  のＶＤ  に対する変化量はＶＤ  が高くなるに従って小さくなる。よって、ドレインの電圧が０Ｖ近傍のときのＸｎ  の変化量は、ドレイン電圧が高いときのＸｎ  の変化量よりも大きくなる。
【００２０】
この特徴は、ドレイン領域に対して、基板から空乏層界面までゲート積み上げ方向上向きに濃度高くなる構造では、さらに顕著になる。何故なら、濃度が高くなる構造では、ＶＤ  が大きくなると、ＶＤ  が小さい場合に比較して、式（５）のＮＤ  が実効的に増大するためである。ここで、不純物濃度や欠陥分布のばらつきによって、Ｘｎ  がばらつくと、式（３）で説明したように、ドレインの寄生抵抗もばらつき、デバイス毎の駆動能力もばらつくため、高速最適化動作設計が困難となる。
【００２１】
さらに、従来、ソース領域もドレイン領域と同じ構造をとる場合が多い。この場合を考えると、ソース領域３と半導体層７との境界から、ソース側に伸びた空乏層の端までの距離Ｘｎ  ’は、空乏近似を用いることによって、以下のように表される。
【００２２】
Ｘｎ  ′＝｛（ＶＢＩ−ＶＢＳ）／（ＶＤ  ＋ＶＢＩ−ＶＢＳ）｝０．５  Ｘｎ    式（６）
式（６）より、Ｘｎ  ′はＸｎ  に比例する。
【００２３】
よって、ソース領域もドレイン領域と同じ構造をとる場合、ドレイン領域のチャージシェアを減少させるためにＸｎ  を大きくすると、必然的にソース端の空乏層領域幅Ｘｎ  ′も広がる。また、ソース領域よりもドレイン領域の電位が高い場合、ソース領域Ｘｎ  ′のソース電位に対する変化量は、ドレイン領域Ｘｎ  のドレイン電位に対する電荷量よりも式（６）より大きくなる。よって、ソース電位が０Ｖ近傍では、ソース領域の空乏層端位置はソース電位によって大きな変化量がある。
【００２４】
例えば、図４（ｂ）に示すスタティックＮＡＮＤ論理回路のように、ｎ型ＭＩＳＦＥＴ９のソース・ドレイン領域を、他のｎ型ＭＩＳＦＥＴ９のソース・ドレイン領域に接続する用途では、ソース領域３側に直列接続したトランジスタのドレイン・ソース抵抗及びチャネル抵抗のために、該トランジスタのソース電位が上昇する。その結果、空乏層幅Ｘｎ  ′が増大し、図４（ａ）のソース領域端として実際作用する空乏層端１２が、ゲート絶縁膜２と半導体層７との界面から離れる。このため、ソース端から注入される電荷量が減少し、電流駆動能力が低下する。
【００２５】
特に、図４（ａ）のようなソース・ドレイン領域を基板−ゲート絶縁膜界面よりも上方に形成したＥＶソースドレイン構造では、ソース領域側の空乏層端１２が、半導体層７とゲート絶縁膜２との界面よりも上方に形成されるため、その電流駆動能力低下が著しい。これは、ゲート電極１の底と側面で形成されるコーナ部分の近くには、いわゆるエッジ効果で電気力線が達しにくくなるため、空乏層や反転層が形成されにくくなることによる。
【００２６】
【発明が解決しようとする課題】
このように従来のＭＩＳＦＥＴ構造では、ＤＩＢＬ起因のしきい値のドレイン電圧依存性を減少させること、及びソース領域の寄生抵抗を小さく保ち安定した電流駆動能力を維持することは困難であった。また、従来のＥＶソースドレイン構造で、ソース電位が上昇すると、電流駆動能力が低下する問題があった。
【００２７】
本発明は、上記問題を解決すべくなされたもので、その目的とするところは、ＭＩＳＦＥＴにおけるＤＩＢＬを減少させ、かつ安定した電流駆動能力を確保するＥＶソースドレイン構造を有する半導体装置を提供することにある。
【００２８】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００２９】
即ち本発明は、ＥＶソースドレイン構造を有するＭＩＳＦＥＴからなる半導体装置において、第１導電型の第１の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極を挟んでソース側及びドレイン側の第１の半導体層上に形成された第２導電型の第２の半導体層と、少なくともドレイン側の第２の半導体層上に形成された第３の半導体層とを具備してなり、第３の半導体層の上端は第１の半導体層と前記ゲート絶縁膜との境界よりも上方に形成され、第２の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値は、第３の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値よりも高く設定され、所定の動作状態においてドレイン側の空乏層の一部が第３の半導体層に形成され、かつソース側の空乏層の一部が第２の半導体層に形成されることを特徴する。
【００３０】
また本発明は、ＥＶソースドレイン構造を有するＭＩＳＦＥＴを用いた半導体装置の製造方法において、第１導電型の第１の半導体層上の一部にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の側部に側壁絶縁膜を形成する工程と、前記ゲート電極を挟んで第１の半導体層上に高濃度第２導電型の第２の半導体層を形成する工程と、第２の半導体層上に低濃度第２導電型の第３の半導体層を形成する工程とを含むことを特徴とする。
【００３１】
ここで、本発明の望ましい実施態様としては、次のものがあげられる。
【００３２】
（１）  ソース側もドレイン側と同様に、第２の半導体層上に第３の半導体層が形成されていること。
【００３３】
（２）  第３の半導体層の平均抵抗率をρ２  、積層方向厚さをｔ２  とし、第２の半導体層の平均抵抗率をρ１  、積層方向厚さをｔ１  として、ρ２  ／ｔ２  ＜ρ１  ／ｔ１  が成立すること。
【００３４】
（３）  ドレイン側の第３の半導体層上とソース側の第２の半導体層上又は第３の半導体層上に第２導電型の第４の半導体層が形成され、第４の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値は、第３の半導体層の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値よりも高いこと。
【００３５】
（４）  ドレイン側の第３の半導体層上とソース側の第２の半導体層上又は第３の半導体層上に導電層が形成されていること。
【００３６】
（５）  第３の半導体層の側面に接して形成された導電層を有し、この導電層の抵抗率は第３の半導体層の抵抗率よりも低いこと。
【００３７】
（６）  第１の半導体層は単結晶膜であること。
【００３８】
（７）  第１の半導体層は、高濃度の第１導電型半導体層上に低濃度の第１導電型半導体層を積層してなるものであること。
【００３９】
（８）  第３の導電体層の、第２の導電性を持つ不純物濃度から第１の導電性を持つ不純物濃度を引いた値は、第１の半導体層の、第１の導電性を持つ不純物濃度から第２の導電性を持つ不純物濃度を引いた値よりも低い部分を有すること。
【００４０】
（９）  ＭＩＳＦＥＴのドレイン電極に形成された空乏層の第１の半導体層側の空乏層端の、第１の導電性を持つ不純物濃度から第２の導電性を持つ不純物濃度を引いた値は、第３の導電体層側の空乏層端の、第２の導電性を持つ不純物濃度から第１の導電性を持つ不純物濃度を引いた値よりも高いこと。
【００４１】
（１０）第１導電型はｐ型、第２導電型はｎ型であり、前記ゲート電極，ゲート絶縁膜及び各層からなるｎ型ＭＩＳＦＥＴの入力は０Ｖと正電圧ＶＤＤとで２つの定常状態をとり、ｎ型ＭＩＳＦＥＴのドレイン電極の電位の最大値はＶＤＤとなり、ｎ型ＭＩＳＦＥＴのソース電極の電位は０Ｖとなること。
【００４２】
（１１）第１導電型はｎ型、第２導電型はｐ型であり、前記ゲート電極，ゲート絶縁膜及び各層からなるｐ型ＭＩＳＦＥＴの入力は０Ｖと正電圧ＶＤＤとで２つの定常状態をとり、ｐ型ＭＩＳＦＥＴのドレイン電位の最小値は０Ｖとなり、ｐ型ＭＩＳＦＥＴのソース電位はＶＤＤとなること。
【００４３】
（１２）第１導電型の第１の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極を挟んで第１の半導体層上に形成された第２導電型の第２の半導体層と、第２の半導体層上に形成された第３の半導体層とを具備し、第２及び第３の半導体層でソース・ドレイン領域を形成した半導体装置であって、熱平衡状態において、第３の半導体層は第２の半導体層に比較して第２導電型のキャリアに対するポテンシャルが高いこと。
【００４４】
（作用）
本発明によれば、ＥＶソースドレイン構造において、ＭＩＳＦＥＴのドレインを、高濃度不純物添加層である第２の半導体層とその上に積層した低濃度の不純物添加層である第３の半導体層で形成し、さらにソースを、第２の半導体層のみで又は第２及び第３の半導体層で形成することによって、ＤＩＢＬ起因のしきい値のドレイン電圧依存性を減少させることができる。さらに、ドレイン電圧が増大した場合に実効チャネル長が短くなるために、飽和領域においてドレイン電流が増大する効果を低減することができ、このＭＩＳＦＥＴを電流源又は電流リミッタとして用いた場合、安定した電流出力を得ることができる。
【００４５】
また、ドレイン電圧が低い時に、チャネルのドレイン側の端の位置をより精度良く決めることができ、ドレイン電圧の低い場合の電流駆動能力も安定して得ることができる。さらに、ゲートが形成する基板内の空乏層の中で、ドレイン領域によって共有される割合を小さくすることができるため、チャネル長が短くなっても短チャネル効果によるしきい値低下を起きにくくすることができる。
【００４６】
また、ドレイン側の空乏層の一部が第３の半導体層に形成されるようにしているので、ドレイン側の基板に延びる空乏層広がりを小さくすることができ、これにより、ドレイン電圧が上昇した場合に生じるソース・ドレイン間のパンチスルーを防止することができる。さらに、ソース側の空乏層の一部が第２の半導体層に形成されるようにしているので、ソース領域の寄生抵抗を小さく保ち電流駆動能力を維持することができる。また、ソース電位が上昇しても、ソース空乏層端の変化が小さく、安定した電流駆動能力を得ることができる。さらに、ソース・ドレインを対称に形成しても、十分な電流駆動能力を維持することができる。
【００４７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００４８】
（第１の実施形態）
図５は、本発明の第１の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。
【００４９】
本実施形態は、前記図４（ａ）に示した従来素子とはドレイン領域４の構造が異なっている。即ち、図５においてドレイン領域４は、チャネルに近い側から、ｎ型不純物を高濃度に添加したドナー不純物添加半導体層（第２の半導体層）１３と、ｎ型不純物を低濃度に添加した不純物添加半導体層（第３の半導体層）１４との積層構造からなる。ここで、半導体層１４は必ずしもｎ−  型である必要はなく、半導体層１３におけるドナー不純物濃度からアクセプタ不純物濃度を引いた値が、半導体層１４におけるドナー不純物濃度からアクセプタ不純物濃度を引いた値よりも高くなるものであればよい。
【００５０】
また、ドナー不純物添加半導体層１４の上面で、ゲート側部の絶縁層８″が形成されていない領域には、例えばＰやＡｓをドープしたドナー不純物添加半導体層（第４の半導体層）か、ＴｉＳｉ層又はＣｏＳｉ層からなる導電体層１５が形成されている。なお、１５が半導体層の場合、この層１５の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値は、半導体層１４の第２導電性を持つ不純物濃度から第１導電性を持つ不純物濃度を引いた値よりも高く設定される。そして、導電体層１５上には、例えばＰやＢをドープした多結晶シリコン、又はＷＳｉ，ＴｉＳｉ，Ｒｕ，Ｐｔ，Ａｌ，Ｃｕ，Ｗからなる電極配線層１６が形成されている。ここで、半導体層（第１の半導体層）７は単結晶であることが望ましい。
【００５１】
次に、図６（ａ）〜（ｄ）を用いて、この実施形態の半導体構造の製造工程を説明する。
【００５２】
まず、例えばボロン濃度１０１５ｃｍ−３のｐ型層を形成した半導体基板を準備する。次いで、ｐ型半導体領域７にボロン又はインジウムを１０１２〜１０１５ｃｍ−２程度イオン注入してウェル拡散し、領域７の濃度を最適化してもよい。イオン注入のエネルギーは、例えば１００ｅＶから１０００ｅＶの間とする。これらウェル領域の濃度は１０１５ｃｍ−３〜１０１９〜ｃｍ−３とすればよい。次いで、図には示していないが、例えば、トレンチ分離からなる素子分離を形成する。その後、ｐ型半導体流域７にボロンやインジウムをイオン注入してウェル拡散し、領域７の濃度を最適化してもよい。
【００５３】
次いで、半導体層７の表面を、例えば３〜１００ｎｍ酸化又は窒化してゲート絶縁膜２を形成し、ゲート電極１となる多結晶シリコン膜を例えば、１０〜２００ｎｍ全面に堆積し、リン，砒素，又はボロンをイオン注入してこれを低抵抗化する。さらに、例えばＷＳｉやＣｏＳｉ，Ｗ，Ａｌをゲート電極の抵抗を下げるために例えば１０〜２００ｎｍ全面に堆積してもよい。次いで、絶縁膜８′となるシリコン酸化膜又はシリコン窒化膜を、例えば２〜２００ｎｍ全面堆積した後、リングラフィーと反応性イオンエッチングにより加工して、ゲート電極１を形成する。絶縁膜８′はコンタクト形成時のゲートとソース・ドレインとの短絡を防ぐためのものであり、省略しても構わない。
【００５４】
次いで、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立ったゲート電極１の側壁にゲートの側壁絶縁膜８を形成し、図６（ａ）の形状を得る。この側壁絶縁膜８とリソグラフィの直前に堆積した絶縁膜８′がゲート電極１を取り囲む形となり、ソース・ドレイン領域３，４と電気的絶縁を保つことが容易になる。
【００５５】
次いで、図６（ｂ）に示すように、例えばＳｉやＳｉＧｅ混晶，ＳｉＧｅＣ混合を選択エピタキシャル成長法を用いることによって、例えば厚さ５〜５００ｎｍの厚さに半導体層１３及び１４を形成する。このとき、ドーピングも同時に行い、ドナー不純物添加半導体層１３は１０１８〜１０２１ｃｍ−３、例えばＡｓ，Ｓｂ又はＰを添加し、厚さ０．５〜１０ｎｍ程度成長する。不純物添加半導体層１４は不純物濃度が１０１６〜１０１８ｃｍ−３になるよう最適化し、厚さ４．５〜４９０ｎｍ成長して形成できる。
【００５６】
ここで、半導体層１３は、例えばＡｓＨ３  やＰＨ３  を、Ａｓ又はＰを半導体層７の表面に吸着させ、その後に例えばＳｉやＳｉＧｅ混晶，ＳｉＧｅＣ混晶を選択エピタキシャル成長して形成してもよい。また、半導体層１４は特に不純物添加しなくても、不純物添加層１３の不純物が外方拡散してできる不純物添加を用いてもよい。
【００５７】
また、特に半導体基板を｛１００｝面とし、ゲート加工を＜１００＞方位に平行にパターニングすることによって、図６（ｂ）のようにゲート側壁部で｛３１１｝面が形成され、ゲート側壁から上に向かうに従って離れる構造を形成することができる。この場合、ゲートとソースとの間容量、及びゲートとドレインとの間容量を小さく保つことができる。
【００５８】
次いで、例えば７００〜１１００℃で、０．０１〜６０ｓ、例えばＡｒ又はＮ２  雰囲気で加熱することによって、図６（ｃ）のように不純物添加半導体層１３を半導体層７内に拡散する工程を加えてもよい。拡散時間は、典型的には、層１３がゲート側壁絶縁膜８の下まで形成される程度とする。
【００５９】
半導体層１３及び半導体層１４を形成する別の工程として、図６（ａ）の工程後に、例えばＡｓやＰ，Ｓｂを加速電圧１〜１００ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入して半導体層１３を形成し、その後に半導体層１４を選択エピタキャル成長を行って、図７に示すような構造に形成してもよい。
【００６０】
次いで、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立った側壁絶縁膜８の側壁に、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって側壁絶縁膜８″を形成し、図６（ｄ）の形状を得る。この絶縁膜は、その後に形成する導電層１５を形成する時に発生する点欠陥や不純物拡散の影響がゲート電極１下に及ぼさないようにするためのものである。
【００６１】
これ以降は図示しないが、リソグラフィーを行い、例えばｎ型不純物である砒素又はリンを、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入して、ゲート側壁絶縁膜８″で覆われていない半導体層１４の濃度を濃くしてもよい。さらに、シリサイド又は金属をソース・ドレイン領域３，４上に選択的に形成し、導電層１５を形成する。これには、例えばＣｏかＴｉを０．０１〜０．３μｍ全面堆積し、６００度以上の熱工程を経ることによって選択的にソース・ドレイン領域３，４上にＣｏＳｉ又はＴｉＳｉを形成し、残った金属を例えば硫酸と過酸化水素水との混合液でエッチングし選択的に取り除いて形成する。
【００６２】
さらに、例えばシリコン酸化膜又はＰＳＧ，ＢＰＳＧからなる層間絶縁膜８’’’  を、例えば２０〜１０００ｎｍ堆積した後、リソグラフィーと反応性イオンエッチングにより配線コンタクトを形成し、続いて例えばＴｉＳｉやＷＳｉなどのシリサイド、又はＡｌ，Ｃｕ，Ｗからなる金属を堆積し、上部の電極配線層１６を形成して完成する。
【００６３】
この構造でのドレイン領域Ａ−Ａ′に沿ったポテンシャル分布を図８に示す。ドレイン電圧をビルトイン電圧と同程度の電圧、例えばＶＤＤを印加した場合、図８のように、ドレイン領域４と半導体層７との間の空乏層が、ドレイン領域４の半導体層１４まで延びる。層１４（ｎ−  領域）は層１３（ｎ＋  領域）よりもドナー濃度が小さいため、全て層１３の濃度で層１４が形成された場合に比較して、ドレイン領域４での電圧降下量が大きい。このため、Ａ−Ａ′に沿った半導体基板内のｐ領域７とｎ＋  領域１３を合わせた空乏層での電圧降下は、全て層１３の濃度で形成された場合に比較して小さくなる。その結果、半導体層７内に形成されるドレイン空乏層の深さは、従来のソースドレイン構造の領域１４まで空乏層が達しない場合よりも浅くなる。
【００６４】
一方、印加するドレイン電圧がビルトイン電圧よりも十分小さい場合、又はソース領域として用いた場合には、図８のＢ−Ｂ′に沿ったポテンシャル分布になる。この場合、空乏層はドナー不純物添加層１３で止まり、不純物添加層１４まで達しない。このため、ドレイン電圧を小さく印加した場合には、空乏化していない広いｎ−  領域１４を導電層として用いることができ、ソース・ドレインの寄生抵抗を小さく保つことができる。
【００６５】
さらに、層１３の不純物濃度は層１４よりも大きいので、ソース・ドレイン領域をｎ−  領域１４の不純物濃度のみで形成した場合と比較して、ドレイン電圧が低い場合に、ドレイン電圧に対するドレイン空乏層の広がりの大きさの変化量を小さく保つことができる。よって、ドレイン領域と同一にソース領域を形成した場合に、チャネルのソース側の端の位置をより精度良く決めることができ、ソース電圧が上昇しても電流駆動能力も安定して得ることができる。
【００６６】
ここで、ドレイン電圧が大きい時に空乏層広がりを大きくし、ドレイン電圧が小さい時に空乏層広がりを小さくするためには、半導体領域７の不純物濃度をｎ＋  領域１３の不純物濃度よりも低く、領域７の不純物濃度をｎ−  領域１４の不純物濃度よりも大きくすることが望ましい。
【００６７】
図９は、本実施形態のＥＶソースドレイン構造と、従来のＥＶソースドレイン構造でドレイン領域に電圧を加えた場合のゲート長に対するしきい値、つまり短チャネル効果を比較した図である。実線は、ソースドレイン領域として層１３の厚さを２ｎｍ、ｎ型不純物濃度を１×１０１９ｃｍ−３、及び層１４の厚さを１５ｎｍ、ｎ型不純物濃度を３×１０１６ｃｍ−３とし、層１４の上にさらに、ｎ型半導体層を厚さ３ｎｍ、ｎ型不純物濃度５×１０１９ｃｍ−３を形成した本実施形態のＥＶソースドレイン構造である。
【００６８】
比較として、ｎ＋  領域１３とｎ−  領域１４との替わりに、不純物濃度を均一に１×１０１９ｃｍ−３、厚さを１７ｎｍ、つまり全て層１３と同じ不純物濃度として形成した従来のＥＶソースドレイン構造の特性を点線で示す。この従来の構造でも、不純物濃度を均一に１×１０１９ｃｍ−３、厚さを１７ｎｍとした形成した領域の上にｎ型半導体層を厚さ３ｎｍ、ｎ型不純物濃度５×１０１９ｃｍ−３を形成している。
【００６９】
ここで、ドレイン電圧として１Ｖ、ソース及び基板電圧としては０Ｖを印加している。図９から明らかなように、本実施形態の構造をとることにより、ゲート長が短くなった場合のしきい値電圧低下を、従来の均一濃度で形成したＥＶソースドレイン構造の約７５％に抑制することができる。
【００７０】
また、ドレイン電圧を大きく印加した場合と小さく印加した場合での、半導体領域７に形成される空乏層の深さの変化量は、従来の領域１３の濃度の濃い領域を形成しない場合に比べて小さく保つことができ、ＤＩＢＬを抑制することができる。このため、ドレイン電圧を印加してもしきい値の低下を防ぐことができ、ドレイン電圧印加時のＤＩＢＬ起因のサブスレッショルドリーク電流の増加を防ぐことができる。さらに、飽和領域において、ドレイン電圧が増大した場合に実効チャネル長が短くなるためにドレイン電流が増大する効果を低減することができ、本ＭＩＳＦＥＴを電流源又は電流リミッタとして用いた場合、ドレイン電圧に対して依存性が小さい安定した電流出力を得ることができる。
【００７１】
また、ゲートが形成する基板内の空乏層の中で、ドレイン領域によって共有される割合を小さくすることができるため、チャネル長が短くなっても短チャネル効果を起きにくくすることができる。さらに、ドレイン側の基板に延びる空乏層広がりを小さくすることができるため、ドレイン電圧が上昇した場合に生じるソース・ドレイン間のパンチスルーを防止することができる。また、本実施形態構造をソース構造として用いることによって、ソース領域の寄生抵抗を小さく保ち電流駆動能力を維持することができる。
【００７２】
さらに、ソース・ドレイン領域３，４を対称に形成することができ、ソース・ドレインを同一構造に形成しても十分な電流駆動能力を維持することができる。また、本実施形態では、導電層１５のゲート電極１からの距離を小さくし、ソース・ドレイン半導体層１４の厚さを厚くすることで、ドレイン側の基板に延びる空乏層広がりが小さく、かつ、ソース・ドレイン寄生抵抗の小さい電極を形成することができる。
【００７３】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、図５と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７４】
本実施形態は、第１の実施形態の構造において、ソース領域３側の不純物分布をドレイン領域４側と対称にはせずに、ソース領域３側の濃度の薄い半導体層１４を濃度の濃い半導体層１３′で置き換えたものである。
【００７５】
この構造の製造方法は、基本的には第１の実施形態と同じであるが、例えば前記図６（ｂ）に対応する工程でＥＶソースドレイン領域を形成した後、リソグラフィを行った後、ソース領域に選択的に、例えばｎ型不純物である砒素，リン，又はアンチモンを、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入して、ソース領域３′を形成する工程を加えればよい。又は、例えばＰＳＧ又はＡｓＳＧを堆積し、固相拡散によりリン又は砒素のソース領域３′を形成した後、例えば弗化アンモニウム水溶液で前記ＰＳＧ又はＡｓＳＧを除去すればよい。
【００７６】
本実施形態では、ソース領域の寄生抵抗を低濃度不純物添加層１４を入れない分下げることができ、より電流駆動能力を大きくできる。但し、ソース・ドレイン領域に対称性がないため、ソース・ドレイン領域間で電流の流れる方向が一定の回路、例えば図１（ｂ）のようなスタティック論理回路には有効であるが、電流の流れる方向が変化する回路、例えばパスゲート回路では適用が難しい。
【００７７】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、図５と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７８】
本実施形態が第１の実施形態と異なる点は、半導体層７の中に形成されるソース・ドレイン領域４の深さをごく小さく又は０とし、ドレイン領域４をゲート電極１と絶縁膜８だけ離すことによって、いわゆるオフセットドレイン構造としたことにある。
【００７９】
このような構造にすることで、ゲートとドレインとの重なり容量を小さく保つことができる。よって、論理回路を形成した場合、負荷ゲート容量を小さくすることができ、高速動作できる。また、半導体層７に形成されるソース・ドレイン領域の深さをごく小さく又は０にできるので、より短チャネル効果を迎えることができる。
【００８０】
また本実施形態では、半導体層７の下にｐ型濃度が高くなる半導体層１７を有するレトログレーティッド（ｒｅｔｒｏｇｒａｄｅ）ウェル構造となっている。このレトログレーティッド・ウェル構造については、例えば文献（Ｒ．Ｈ．Ｙａｎ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  ３９（７），ｐ１７０４−１７１０，１９９２．  ）で公知である。このような構造では、しきい値を所定の値にするためとトランジスタのパンチスルーを抑えるために、ドレイン電圧がほぼ０Ｖであってもゲートによって形成される空乏層の端が半導体層１７に達するように通常設計される。
【００８１】
図１２に、図１１の断面Ａ−Ａ′とＢ−Ｂ′に沿ったポテンシャル図を示す。この半導体層１７のｐ型不純物濃度が、半導体層１４のｎ型不純物濃度よりも高くするのが望ましい。この場合、図１２に示すように、ドレイン電圧印加時に半導体層１４側に空乏層がより広く伸びる。このように設計することによって、本実施形態のドレイン空乏層を、層７と層１７から形成された基板側に、より伸ばさないようにすることができる。この場合、空乏層の基板側の空乏層端の基板濃度は、半導体層１４の基板と反対の導電性を有する不純物濃度よりも高いことになる。この構造の形成には、例えば層１７としてはＩｎ又はＢを用い１０１７〜１０２０ｃｍ−３程度イオン注入やエピタキャル成長でｐ型不純物添加を行えばよいし、層７のｐ型不純物添加としては１０１５〜１０１７ｃｍ−３程度行えばよい。
【００８２】
また本実施形態では、半導体層１４の上に、ソース・ドレイン抵抗を下げるために、半導体層１３と同じ導電性を持った、例えばＳｉ，ＳｉＧｅ，ＳｉＧｅＣからなる半導体層１５′が、例えば２０ｎｍ〜４００ｎｍ程度形成されている。このため、シリサイドよりも下地半導体と整合性が良い材料を用いることができ、より熱応力や応力起因の欠陥が入りにくくなる。
【００８３】
本実施形態の製造方法は、基本的には第１の実施形態の製造方法と同じであるが、図６（ｂ）に対応する層１３及び層１４の形成に引き続き、図１３のように層１５′も形成してしまう点が異なっている。層′１５の半導体層としては、例えばＡｓ，Ｓｂ，又はＰを１０１８〜１０２１ｃｍ−３添加し、厚さ０．５〜１００ｎｍ程度選択成長すればよい。この後の製造方法は第１の実施形態の製造方法と同一なので省略する。
【００８４】
本実施形態では、ドレイン領域４の抵抗を下げるために、半導体層１５′の抵抗を半導体層１４よりも下げることが望ましく、ドレイン領域４とゲート電極１との間の寄生容量を小さくするには、ドレイン領域４の高さ、つまり半導体層１５′の上端までの高さを低くすることが望ましい。この方法としては、半導体層１５′のｎ型不純物濃度を半導体層１４のｎ型不純物濃度よりも高くすることによって達成することができる。
【００８５】
また、本実施形態の変形例として、図１４のように、ゲート側壁絶縁膜８″を形成後、例えばリソグラフィを行い、例えばｎ型不純物である砒素又は燐を、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入して、ゲート側壁絶縁膜８″で覆われていないｎ型ソース・ドレイン領域の濃度を層１４よりも濃くした領域１５′を形成してもよい。
【００８６】
このようにすることによって、電極１６とドレイン領域が接触する部分の半導体の領域のｎ型不純物濃度を高められ、電極１６とドレイン領域との間の抵抗を下げることができる。さらに、層１５′を層１５よりも深く形成することができるので、電極１６のコンタクトエッチングの際にドレイン領域がエッチングされても、低濃度ｎ層１４に電極１６が接して抵抗が高くなる問題を防ぐことができる。さらに、この構造において、層１４と層１５のチャネル長さ方向の抵抗を層１３のチャネル長さ方向の抵抗よりも小さくすることによって、従来の層１３単独でソースドレイン層を形成した場合よりもソースドレイン抵抗を下げることができ、空乏層が基板側に広がらず、かつ寄生抵抗効果を小さくできる構造を実現できる。
【００８７】
（第４の実施形態）
図１５は、本発明の第４の実施形態に係わるｐ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、ｐ，ｎの導電型は異なるが、図５と同一部分には同一符号を付して、その詳しい説明は省略する。
【００８８】
本実施形態において、ドレイン領域４は、チャネルに近い側から、不純物添加半導体層１３と不純物添加半導体層１４との積層からなり、層１３の、アクセプタ不純物濃度からドナー不純物濃度を引いた値が、層１４の、アクセプタ不純物濃度からドナー不純物濃度を引いた値よりも高く形成されている。この図は、前記図５のｎ型ＭＩＳＦＥＴに対応する。
【００８９】
次に、図１６（ａ）〜（ｄ）を用いて、この実施形態の半導体構造の製造工程を説明する。
【００９０】
まず、例えばリン濃度１０１５ｃｍ−３のｎ型層を形成した半導体基板を準備する。次いで、ｎ型半導体領域７にリン又は砒素を１０１２〜１０１５ｃｍ−２程度イオン注入してウェル拡散し、領域７の濃度を最適化してもよい。イオン注入のエネルギーは、例えば１００ｅＶから１０００ｅＶの間とする。これらウェル領域の濃度は１０１５ｃｍ−３〜１０１９ｃｍ−３とすればよい。次いで、図には示していないが、例えばトレンチ分離からなる素子分離を形成する。その後、ｎ型半導体領域７にリンや砒素、アンチモンをイオン注入してウェル拡散し、領域７の濃度を最適化してもよい。
【００９１】
次いで、半導体層の表面を、例えば３〜１００ｎｍ酸化又は窒化してゲート絶縁膜２を形成し、ゲート電極１となる多結晶シリコン膜を、例えば１０〜２００ｎｍ全面に堆積し、リン，砒素，又はボロン，ＢＦ２  をイオン注入してこれを低抵抗化する。さらに、例えばＷＳｉやＣｏＳｉ，Ｗ，Ａｌをゲート電極の抵抗を下げるために、例えば１０〜２００ｎｍ全面に堆積してもよい。次いで、絶縁膜８′となるシリコン酸化膜又はシリコン窒化膜を、例えば２〜２００ｎｍ全面堆積した後、リソグラフィーと反応性イオンエッチングにより加工して、ゲート電極を形成する。この絶縁膜８′はコンタクト形成時のゲートとソース・ドレインとの短絡を防ぐためのものであり、省略しても構わない。
【００９２】
次いで、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立ったゲート電極１の側壁にゲートの側壁絶縁膜８を形成し、図１６（ａ）の形状を得る。この側壁絶縁膜とリソグラフィの直前に堆積した絶縁膜８′がゲート電極１を取り囲む形となり、ソース・ドレイン層３，４と電気的絶縁を保つことが容易になる。
【００９３】
次いで、図１６（ｂ）に示すように、例えばＳｉやＳｉＧｅ混晶、ＳｉＧｅＣ混晶を選択エピタキャル成長法を用いることによって、例えば厚さ５〜５００ｎｍの厚さに半導体層１３及び１４を形成する。このとき、ドーピングも同時に行い、アクセプタ不純物添加半導体層１３は１０１８〜１０２１ｃｍ−３、例えばＢやＩｎを添加し、厚さ０．５〜１０ｎｍ程度成長する。アクセプタ不純物添加半導体層１４は１０１６〜１０１８ｃｍ−３になるよう最適化して、さらに４．５〜４９０ｎｍ成長して形成できる。
【００９４】
ここで、半導体層１３は、例えばＢ２  Ｈ６  を半導体層７の表面に吸着させ、その後、例えばＳｉやＳｉＧｅ混晶，ＳｉＧｅＣ混晶を選択エピタキシャル成長して形成してもよい。また、半導体層１４は特に不純物添加しなくても、不純物添加層１３の不純物が外方拡散してできる不純物添加を用いてもよい。
【００９５】
また、特に半導体基板を｛１００｝面とし、ゲート加工を＜１００＞方位に平行にパターニングすることによって、図１６（ｂ）のようにゲート側壁部で｛３１１｝面が形成され、ゲート側壁から上に向かうに従って離れる構造を形成することができる。この場合、ゲートとソースとの間容量、及びゲートとドレインとの間容量を小さく保つことができる。
【００９６】
次に、例えば７００℃から１１００℃の間で、０．０１〜６０ｓ、例えばＡｒ又はＮ２  雰囲気で加熱することによって、図１６（ｃ）のように不純物添加半導体層１３を半導体層７内に拡散する工程を加えてもよい。拡散時間は、典型的には、層１３がゲート側壁絶縁膜８の下まで形成される程度とする。
【００９７】
次いで、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立った側壁絶縁膜８の側壁に、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって、側壁絶縁膜８″を形成し、図１６（ｄ）の形状を得る。この絶縁膜は、その後に形成する導電層１５を形成する時に発生する点欠陥や不純物拡散の影響がゲート電極１下に及ぼさないようにするためのものである。
【００９８】
これ以降は図示しないが、リソグラフィーを行い、例えばｐ型不純物であるボロン又はＢＦ２  を、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入して、ゲート側壁絶縁膜８″外側の半導体層１４の濃度を濃くしてもよい。さらに、シリサイド又は金属をソース・ドレイン領域３，４上に選択的に形成し、導電層１５を形成する。これには、例えば、ＣｏかＴｉを０．０１〜０．３μｍ全面堆積し、６００度以上の熱工程を経ることによって選択的にソース・ドレイン領域３，４上にＣｏＳｉ又はＴｉＳｉを形成し、残った金属を例えば硫酸と過酸化水素水との混合液でエッチングし選択的に取り除いて形成する。
【００９９】
さらに、例えば、シリコン酸化膜又はＰＳＧ，ＢＰＳＧからなる層間絶縁膜８″を、例えば２０〜１０００ｎｍ堆積した後、リソグラフィーと反応性イオンエッチングにより配線コンタクトを形成、さらに、例えばＴｉＳｉやＷＳｉなどのシリサイド、又はＡｌやＷからなる金属を堆積し、上部の電極配線層１６を形成して完成する。
【０１００】
本実施形態では、エピタキシャル成長の不純物添加として、Ａｓ，ＰなどのＶ族元素よりもＢなどの  ＩＩＩ族元素の方がエピタキシャル成長速度が大きく、かつ活性化する不純物濃度が１０２０ｃｍ−３程度と大きくなるため、層１３を形成するのにより望ましい。
【０１０１】
（第５の実施形態）
図１７は、本発明の第５の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、図５と同一部分には同一符号を付して、その詳しい説明は省略する。
【０１０２】
本実施形態は、第１の実施形態とはＥＶソースドレインの形成方法及び構造が異なっている。図１７において、ゲート電極１に近い部分のドレイン領域４は、チャネルに近い側から、不純物添加層１３と不純物添加層１４との積層からなり、層１３の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値が、層１４の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値よりも高く形成されている。本実施形態では、層１３及び層１４の形成法に特徴がある。
【０１０３】
次に、図１８（ａ）〜図１９（ｆ）を用いて、この実施形態の半導体構造の製造工程を説明する。
【０１０４】
まず、ゲート電極１を形成し、前記図６（ａ）の形状を得るまでは、第１の実施形態と同一なので省略する。次いで、図１８（ａ）のように、例えばｎ型ソース・ドレイン領域を形成するｎ型高濃度不純物添加層１６として、例えばＡｓ，Ｓｂ，及びＰを表面に添加する。この方法としては、例えばＡｓＨ３  ，ＰＨ３  を流して半導体層７表面に５００〜９００℃に加熱し、１０−４〜１００  原子層吸着させ拡散させればよい。
【０１０５】
ここで、半導体層７としてシリコン、ゲートの側面及び上面を覆う絶縁材８，８′としてシリコン酸化膜又は窒化膜を用いると、Ｂ，Ａｓ，及びＰの拡散定数は絶縁膜８，８′よりも半導体層７の方が１０倍以上大きく、半導体層７のシリコン表面に選択的に拡散することができる。さらに、平衡状態において、Ａｓ及びＰのシリコン酸化膜中の濃度はシリコン濃度よりも低くなるため、側壁絶縁膜８，８′としてシリコン酸化膜を用いると、さらに選択的にシリコン表面に多くドーピング元素を集めることができ望ましい。
【０１０６】
なお、１６′はゲートの側面及び上面を覆う絶縁膜８，８′に形成されたｎ型不純物吸着層で、絶縁膜８，８′と半導体層７との吸着する選択比が十分確保できれば層１６に比べ無視することができる。また、勿論、ｎ型不純物を吸着させると同時に、例えばＳｉＨ４  やＧｅＨ４  ガスを流すことによって、ＳｉやＳｉＧｅ混晶、ＳｉＧｅＣ混晶を全面堆積してもよい。
【０１０７】
次いで、図１６（ｂ）に示すように、例えばＳｉＨ４  やＧｅＨ４  ガスを流すことによって、ＳｉやＳｉＧｅ混晶、ＳｉＧｅＣ混晶などの半導体膜を全面堆積し、半導体層１４となる層を形成する。層１４のドナー不純物添加は、例えば不純物濃度が１０１６〜１０１８ｃｍ−３になるよう最適化して、さらに５〜５００ｎｍ成長して形成できる。層１４は特に不純物添加しなくても、不純物添加層１６の不純物が外方拡散してできる不純物を用いてもよい。
【０１０８】
次いで、図１６（ｃ）のように、エッチングマスク材となる絶縁膜１７を２〜２００ｎｍ全面堆積する。絶縁膜１７の材料としてはシリコン酸化膜又はシリコン窒化膜を用いればよいが、絶縁膜８，８′よりもエッチングしやすい条件がある材料が望ましく、例えは絶縁膜８，８′にシリコン窒化膜を用いた場合には、絶縁膜１７としてはシリコン酸化膜が望ましく、例えば絶縁膜８，８′にシリコン酸化膜を用いた場合には、絶縁膜１７としてはシリコン窒化膜が望ましい。
【０１０９】
次いで、例えばケミカルメカニカルポリッシング（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  ；ＣＭＰ）法によって、ゲート電極上絶縁膜８′の上のエッチングマスク材１７、及び半導体膜１４を取り除く。ＣＭＰ法を用いることによって、基板上での凸状部分のエッチングマスク材１７を選択的に取り除くことができる。このとき、半導体膜１４のエッチング速度が絶縁膜８′，８よりも大きい条件を用いることにより、図１９（ｄ）のような形状を作成することができる。
【０１１０】
次いで、例えば半導体層１４を、例えばゲート電極８に沿って半導体層７からの高さが５〜２００ｎｍとなるようにエッチングすることによって、図１９（ｅ）の形状を得ることができる。
【０１１１】
次いで、例えば膜１７がシリコン酸化膜の場合弗化アンモニウム溶液、膜１７がシリコン窒化膜の場合１００℃から２００℃の範囲で熱した燐酸で、膜１７をエッチングし、全面に、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立った側壁絶縁膜８の側壁にゲートの側壁絶縁膜８″を形成し、図１９（ｆ）の形状を得る。この絶縁膜は、その後に形成する導電層１５を形成する時に発生する点欠陥や不純物拡散の影響がゲート電極１下に及ぼさないようにするためのものである。
【０１１２】
これ以降は図示しないが、リソグラフィーを行い、例えばｎ型不純物である砒素又はリンを、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入してｎ型ソース・ドレイン層１５′を形成する。さらに、シリサイド又は金属をソース・ドレイン領域３，４上に選択的に形成し、導電層１５を形成する。これには、例えばＣｏかＴｉを０．０１〜０．３μｍ全面堆積し、６００度以上の熱工程を経ることによって選択的にソース・ドレイン領域３，４上にＣｏＳｉ又はＴｉＳｉを形成し、残った金属を例えば硫酸と過酸化水素水との混合液でエッチングして取り除く。
【０１１３】
さらに、層間絶縁膜を堆積した後、リソグラフィーと反応性イオンエッチングにより配線コンタクトを形成、さらに、例えばＷＳｉなどのシリサイド、又はＡｌやＷからなる金属を堆積し、上部の電極配線層１６を形成して完成する。
【０１１４】
本実施形態では、ＥＶソースドレイン構造を形成するのに、選択エピタキシャル成長法を用いずに、非選択の半導体堆積法及びエッチングを用いて構造を形成する点が第１の実施形態と異なっている。非選択の半導体堆積法を用いることにより、下地の残留絶縁膜、例えばシリコン酸化膜やシリコン窒化膜による成長欠陥や下地欠陥の伝播、さらに金属不純物原因の選択性の不良、及びＡｓ，Ｐなどｎ型不純物を濃く添加しながら選択成長をする場合に起こる堆積速度の低下といった問題を解消することができる。また、選択エピタキシャル成長では下地の結晶方位によって、成長領域の形状及び堆積速度が異なるという問題が生じるが、本実施形態では、非選択の半導体堆積法を用いているので、その問題もない。
【０１１５】
次に、図２０（ａ）を参照して、側壁絶縁膜８″の下に形成されるソース・ドレイン領域の幅Ｗ当たりの抵抗Ｒを考える。側壁絶縁膜の厚さをＬとし、層１３の一部が空乏化しているとしてその空乏化していない厚さをｔ１  、層１４の厚さをｔ２  、層１３，層１４の平均抵抗率をρ１  ，ρ２  とすると、Ｒはそれぞれの膜の抵抗ρ１  Ｌ／（Ｗｔ１  ）、ρ２  Ｌ／（Ｗｔ２  ）の並列抵抗と近似でき、次のようになる。
【０１１６】
0003544833.tif 000005
式（７）のＲを横軸（ρ２  ／ｔ２  ）／（ρ１  ／ｔ１  ）として図示すると、図２０（ｂ）となる。この図から分るように、（ρ２  ／ｔ２  ）＜（ρ１  ／ｔ１  ）とすることによって、Ｒを層１３のみで形成した場合に比べ１／２以下にすることができる。よって、（ρ２  ／ｔ２  ）を（ρ２  ／ｔ２  ）＜（ρ１  ／ｔ１  ）となるように設計することによって、層１３の抵抗率や厚さがばらついても、ソース・ドレイン抵抗全体のばらつきを小さく保つことができ、電流駆動能力のばらつきも小さくできる。
【０１１７】
（第６の実施形態）
図２１は、本発明の第６の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、図１７と同一部分には同一符号を付して、その詳しい説明は省略する。
【０１１８】
本実施形態は第５の実施形態の改良であり、第５の実施形態とは半導体層７とソース・ドレイン領域３，４の形成方法及び構造が異なっている。
【０１１９】
図２１において、第５の実施形態の半導体層７に相当する層は、ｐ型に１０１９ｃｍ−３厚以下の濃度で不純物添加され、３〜２００ｎｍの厚さの単結晶半導体層１９からなる。また、半導体層１９の下には、例えば厚さ１ｎｍ〜５００ｎｍのシリコン酸化膜又はシリコン窒化膜からなる絶縁膜１８が形成されている。さらに、絶縁膜１８の下には基板２０が形成され、これら１８〜２０によって、層１９がシリコンで形成されている場合、いわゆるシリコンオンインシュレータ（ＳＯＩ）構造となっている。
【０１２０】
このような構造をとることにより、半導体層１３の深さを半導体層１９の厚さによって深くならないよう制限することができる。
【０１２１】
次に、図２２（ａ）〜２３（ｅ）を用いて、この実施形態の半導体構造の製造工程を説明する。
【０１２２】
まず、例えばシリコン半導体基板２０の上に、シリコン酸化膜又はシリコン窒化膜からなる絶縁膜１８が厚さ１ｎｍ〜５００ｎｍ形成され、さらにその上に、単結晶半導体膜１９が厚さ３〜２００ｎｍ形成されている複合基板を準備する。この複合基板の形成法としては、２枚の基板を絶縁膜を介して張り合わせ、片方をエッチング薄膜化するいわゆる張り合わせ法でもよいし、酸素イオンをシリコン単結晶基板に注入して、一定の深さにシリコン酸化膜を形成するいわゆるＳＩＭＯＸ法でもよい。
【０１２３】
次いで、ゲート電極１を形成し、ゲート側壁絶縁膜８を形成するまでは、第１の実施形態と同じなので省略する。次いで、図２２（ａ）のように、例えばｎ型ソース・ドレイン領域を形成するｎ型高濃度不純物添加層１３を、例えばＡｓ，Ｓｂ及びＰを単結晶シリコン層１９表面に添加して形成する。この方法としては、例えばＡｓ，Ｓｂ及びＰをイオン打ち込みによって注入して形成すればよい。イオン打ち込みのエネルギーとしては１〜１００ｅＶ、打ち込み量としては１０１２〜１０１６ｃｍ−２とする。この際、ソース・ドレイン領域の厚さは、層１９の厚さによって決められるので、第１の実施形態の半導体領域を形成する場合のように、打ち込み量増加に伴いソース・ドレイン領域の深さが深くなるという問題点もない。
【０１２４】
次いで、例えばＳｉＨ４  やＧｅＨ４  ガスを流すことによって、ＳｉやＳｉＧｅ混晶、ＳｉＧｅＣ混晶などの半導体膜を全面堆積し、半導体層１４となる層を形成する。層１４のドナー不純物添加は、例えば不純物濃度が１０１６〜１０１８ｃｍ−３になるよう最適化して、さらに５〜５００ｎｍ成長して形成できる。層１４は特に不純物添加しなくても、不純物添加層１６の不純物が外方拡散してできる不純物を用いてもよい。
【０１２５】
次いで、図２２（ｂ）のように、エッチングマスク材となる絶縁膜１７を２〜２００ｎｍ全面堆積する。絶縁膜１７の材料としてはシリコン酸化膜又はシリコン窒化膜を用いればよいが、絶縁膜８，８′よりもエッチングしやすい条件がある材料が望ましく、例えば絶縁膜８，８′にシリコン窒化膜を用いた場合には、絶縁膜１７としてはシリコン酸化膜が望ましく、例えば絶縁膜８，８′にシリコン酸化膜を用いた場合には、絶縁膜１７としてはシリコン窒化膜が望ましい。
【０１２６】
次いで、例えばＣＭＰ法によって、ゲート電極上絶縁膜８′の上のエッチングマスク材１７を取り除き、半導体層１４が表面に露出するようにする。ＣＭＰ法を用いることによって、基板上での凸状部分のエッチングマスク材１７を選択的に取り除くことができ、図２３（ｃ）のような形状を作成することができる。
【０１２７】
次いで、例えば半導体層１４を、例えばゲート電極８に沿って半導体層７からの高さが５〜２００ｎｍとなるようにエッチングすることによって、図２３（ｄ）の形状を得ることができる。
【０１２８】
次いで、例えば膜１７がシリコン酸化膜の場合には弗化アンモニウム溶液、膜１７がシリコン窒化膜の場合には１００℃から２００℃に熱した燐酸で、膜１７をエッチングし、全面に、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立った側壁絶縁膜８の側壁にゲートの側壁絶縁膜８″を形成し、図２３（ｅ）の形状を得る。この絶縁膜は、その後に形成する導電層１５を形成する時に発生する点欠陥や不純物拡散の影響がゲート電極１下に及ぼさないようにするためのものである。
【０１２９】
これ以降は図示しないが、リソグラフィーを行い、例えばｎ型不純物である砒素又はリンを、例えば加速電圧１〜３０ｅＶ，１０１３〜１０１６ｃｍ−２イオン注入してｎ型ソース・ドレイン層１５′を形成し、コンタクト抵抗を下げる。さらに、シリサイド又は金属をソース・ドレイン領域３，４上に選択的に形成し、電極１５を形成する。これには、例えばＣｏかＴｉを０．０１〜０．３μｍ全面堆積し、６００度以上の熱工程を経ることによって選択的にソース・ドレイン領域３，４上にＣｏＳｉ又はＴｉＳｉを形成し、残った金属をエッチングによって取り除く。
【０１３０】
この後、層間絶縁膜を堆積した後、リソグラフィーと反応性イオンエッチングにより配線コンタクトを形成、さらに例えばＷＳｉなどのシリサイド、又はＡｌやＷからなる金属を堆積し、上部の配線層を形成して完成する。
【０１３１】
本実施形態では、半導体基板として、いわゆるＳＯＩ基板構成を用いていることが第５の実施形態と異なっている。ＳＯＩ基板を用いることにより、ソース・ドレイン領域を成す層１３の深さは、単結晶領域１９の厚さに制限され、それ以上深くならない。このため、層１３を形成するのに、従来のイオン注入法など形成が容易な手法を用いることができる。
【０１３２】
（第７の実施形態）
図２４は、本発明の第７の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図である。なお、図５と同一部分には同一符号を付して、その詳しい説明
本実施形態は第５の実施形態とＥＶソースドレインの形成方法及び構造が異なっている。
【０１３３】
本実施形態は、ゲート電極１が半導体層７に埋め込み形成されたリセスドゲート（ｒｅｃｅｓｓｅｄ  ｇａｔｅ  ）構造となっている。この構造では、ソース・ドレイン領域３，４を先に形成できるため、ソース・ドレイン領域３，４の不純物活性化に必要な熱工程をゲート絶縁膜２が被ることなく、ゲート絶縁膜２の熱工程を小さくすることができる。よって、ゲート絶縁膜２として、例えばタンタル酸化膜、チタン酸ストロンチウムやチタン酸バリウム、チタン酸ジルコニウム鉛などの強誘電体膜、常誘電体膜の単層膜又はそれらの複合膜を用いることもできる。さらに、ゲートを形成する溝の深さを調整することによって、ソース・ドレイン領域３，４の形成位置をゲート絶縁膜２と半導体層７との界面よりも上に形成することもできる。
【０１３４】
図２４において、ゲート電極１の近い部分のドレイン領域４は、チャネルに近い側から、不純物添加半導体層１３と不純物添加半導体層１４との積層からなり、層１３の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値が、層１４の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値よりも高く形成されている。さらに、層１４の上に、ソース・ドレイン抵抗を低下させるため、半導体層１５′が形成されていてもよい。層１５′の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値が、層１４の、ドナー不純物濃度からアクセプタ不純物濃度を引いた値よりも高く形成されている。
【０１３５】
次に、図２５（ａ）〜２６（ｅ）を用いて、この実施形態の半導体構造の製造工程を説明する。
【０１３６】
まず、図２４では、半導体層７の下に、ｐ型濃度が高くなる半導体領域１７を有するレトログレーティッド・ウェル構造となっている。この半導体層１７のｐ型不純物濃度が、半導体層１４のｎ型不純物濃度よりも高くするのが望ましい。この場合、ドレイン電圧印加時に半導体層１４側に空乏層がより広く伸びる。このように設計することによって、ドレイン空乏層を基板側に、より伸ばさないようにすることができる。この場合、空乏層の基板側の空乏層端の基板濃度は、第２の半導体層１４の基板と反対の導電性を有する不純物濃度よりも高いことになる。この構造の形成には、例えば領域１７としてはＩｎ又はＢを用い１０１７〜１０１８ｃｍ−３程度イオン注入やエピタキシャル成長でｐ型不純物添加を行えばよいし、層７のｐ型不純物添加としては１０１５〜１０１７ｃｍ−３程度行えばよい。
【０１３７】
まず、半導体層７上に、例えばＡｓ，Ｐ又はＳｂを加速エネルギー１０〜１００ｅＶで１０１２〜１０１６ｃｍ−２イオン注入を行いｎ＋  半導体層１３を形成する。続いて、例えばＡｓ，Ｐ又はＳｂを層１３よりも小さい打ち込み深さとなるようなエネルギーで、１０１１〜１０１５ｃｍ−２イオン注入を行いｎ−  半導体層１４を形成する。さらに、例えばＡｓ，Ｐ又はＳｂを層１４よりも小さいイオン打ち込み深さとなるようなエネルギーで、１０１３〜１０１６ｃｍ−２イオン注入を行いｎ＋  半導体層１５′を形成する。さらに、その上に酸化膜２１を形成する。これにより、図２５（ａ）の断面が形成できる。
【０１３８】
それぞれの層の厚さとしては、層１３は厚さ０．５〜１０ｎｍ程度とし、層１４は厚さ４．５〜４９０ｎｍ程度とし、層１５′は厚さ１０〜５００ｎｍ程度とする。この後、後のエッチング耐性を高めるために、酸化膜２１を例えば弗化アンモニウム溶液で除去し、再度、例えばシリコン酸化膜を５〜１００ｎｍ形成してもよい。
【０１３９】
次いで、リソグラフィーとエッチングを行い、ゲートとなる部分に溝２２を形成しソース・ドレイン領域の分離を行う。溝の深さとしては、少なくとも層１３に達する程度で、層７の中に層１３よりも１μｍ以内の深さに形成されているとする。溝２２としては、図２５（ｂ）で示すように、例えば６０°〜８９．５°までの順テーパが形成されることが、この後に行われるゲート絶縁膜堆積及びゲート電極堆積工程で膜厚を均一にし、ボイドを生じさせないようにするのに好ましい。さらに、図２５（ｂ）で示すように、トレンチ２２の底面と側面で形成される角は、（ゲート絶縁膜厚さ）×（半導体層７誘電率）／（ゲート絶縁膜２誘電率）以上の曲率半径で丸められるのが、エッジ効果による電界集中を抑制するのに望ましい。
【０１４０】
次いで、半導体層７の表面に、例えば３〜１００ｎｍのシリコン酸化膜，シリコン窒化膜，タンタル酸化膜，チタン酸ストロンチウムやチタン酸バリウム，チタン酸ジルコニウム鉛などの強誘電体膜、常誘電体膜の単層膜又はそれらの複合膜を堆積してゲート絶縁膜２を形成する。その後、ゲート電極１としては多結晶シリコンを用いた場合には、例えば１０〜２００ｎｍ全面に堆積し、リン，砒素又はボロンをイオン注入してこれを低抵抗化する。多結晶シリコンの替わりとして、Ｒｕ金属やＰｔ金属を堆積してもよい。この結果、図２５（ｃ）の形状ができる。
【０１４１】
次いで、ゲート電極材をエッチングによって、溝２２に残るようにエッチングする。ゲート電極材のエッチング高さは、その上面が層１３よりも高く層１５′よりも低くなるようにする。さらに、例えばシリコン酸化膜又はシリコン窒化膜からなる絶縁膜２３を全面堆積し、図２６（ｄ）の形状を形成する。この絶縁膜２３は、電圧が最も印加される層１５′とゲート電極１との間の電界を弱くし、ゲートとソース・ドレイン領域間のリーク電流や絶縁破壊を防ぎ、（ｇａｔｅ−ｉｎｄｕｃｅｄ  ｄｒａｉｎ  ｌｅａｋａｇｅ）を防ぐためのものである。絶縁膜２３の膜厚としては、例えば３〜２０ｎｍ程度とし、ゲート電極長の半分よりも薄くする。
【０１４２】
次いで、例えば異方性エッチングによって溝２２の側壁に絶縁膜２３が残るようにエッチングを行う。この場合、膜２３は、層１５′に絶縁膜２を介して対向するようにする。続いて、例えばＷやＷＳｉ，ＣｏＳｉからなるゲート電極材を、例えば１０〜５００ｎｍ全面堆積後、さらにゲート上部の保護材となる、例えばシリコン酸化膜又はシリコン窒化膜からなる絶縁膜８′を全面堆積し、図２６（ｅ）の形状を形成する。
【０１４３】
次いで、リソグラフィーと反応性イオンエッチングにより加工して、ゲート電極１′を形成する。ここで、絶縁膜８′はコンタクト形成時のゲートとソース・ドレインとの短絡を防ぐためのものであり、省略しても構わない。さらに、例えばシリコン酸化膜又はシリコン窒化膜を２〜２００ｎｍ全面堆積し、異方性エッチングによって切り立ったゲート電極１′の側壁にゲートの側壁絶縁膜８を形成する。この側壁絶縁膜とリソグラフィの直前に堆積した絶縁膜８′がゲート電極１′を取り囲む形となり、ソース・ドレイン領域３，４と電気的絶縁を保つことが容易になる。
【０１４４】
これ以降は図示しないが、例えばシリコン酸化膜又はＰＳＧ，ＢＰＳＧからなる層間絶縁膜８’’’  を堆積した後、リソグラフィーと反応性イオンエッチングにより配線コンタクトを形成し、続いて例えばＴｉＳｉやＷＳｉなどのシリサイド、又はＡｌやＷからなる金属を堆積し、上部の電極配線層１６を形成して完成する。
【０１４５】
本実施形態では、ＥＶソースドレイン構造を形成するのに半導体層７と同じ単結晶から形成し、選択エピタキシャル成長法や、半導体を堆積する方法を用いていない。このため、成長法や堆積では問題となる、半導体層７と層１３の間の酸素や炭素などの残留不純物の問題もなく、積層欠陥などの結晶欠陥の少ない良好な界面を形成することができる。また、溝２２を形成するエッチングを精度良く行うことで、層１３が厚くても精度良くＥＶソースドレインを形成できる。さらに、ｎ型ＭＩＳＦＥＴと同様にｐ型ＭＩＳＦＥＴも形成することによって、ソース・ドレインとゲートとの位置精度の高いリソグラフィを使用しなくてもＣＭＯＳ回路を実現できる。
【０１４６】
さらに、ゲート電極１′上面と層１５′の上面の高さを、第１〜第６の実施形態の形成法よりも揃えることができ、コンタクト形成のリソグラフィの精度及びエッチング時間の余裕を広げることができる。
【０１４７】
また、本実施形態において前記図２０と同様に、ソース・ドレイン領域の幅Ｗ当たりの寄生抵抗Ｒを考える。電極１６のコンタクト部からゲート側壁２までの長さをＬとし、層１３の一部が空乏化しているとしてその空乏化していない厚さをｔ１  、層１４と層１５′の厚さの和をｔ２  、層１３の平均抵抗率をρ１  、層１４と層１５′の膜厚で平均した平均抵抗率をρ１  ，ρ２  とすると、Ｒは、それぞれの膜の抵抗ρ１  Ｌ／（Ｗｔ１  ）、ρ２  Ｌ／（Ｗｔ２  ）の並列抵抗と近似でき、式（７）で表される。よって、横軸（ρ２  ／ｔ２  ）／（ρ１  ／ｔ１  ）として図示すると、前記図２０（ｂ）と同様になる。
【０１４８】
この図から分るように、（ρ２  ／ｔ２  ）＜（ρ１  ／ｔ１  ）とすることにより、Ｒを層１３のみで形成した場合に比べ１／２以下にすることができる。よって、（ρ２  ／ｔ２  ）を（ρ２  ／ｔ２  ）＜（ρ１  ／ｔ１  ）となるように設計する、特に、層１４の上に積層した層１５の抵抗率を下げることによって、ソース・ドレイン抵抗の層１３に起因するばらつきを小さく保つことができ、電流駆動能力のばらつきも小さくできる。
【０１４９】
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、絶縁膜２，８，，２１，２３の形成法としては、熱酸化による酸化膜形成法を用いたが、３０ｋｅＶ程度の低加速エネルギーで酸素を注入した酸化膜を形成してもよいし、絶縁膜を堆積する方法で形成してもよいし、シリコン窒化膜を堆積する方法、これらを組み合わせてもよい。また、素子分離膜や絶縁膜形成法自身は、シリコンをシリコン酸化膜やシリコン窒化膜に変換するこれら以外の方法、例えば酸素イオンを堆積したシリコンに注入する方法や、堆積したシリコンを酸化する方法を用いてもかまわない。また、勿論この絶縁膜にシリコン窒化膜その他のタンタル酸化膜，チタン酸ストロンチウムやチタン酸バリウム，チタン酸ジルコニウム鉛などの強誘電体膜、常誘電体膜の単層膜又はそれらの複合膜を用いることもできる。
【０１５０】
実施形態としては、素子分離としてトレンチ分離の素子分離を用いた例を示したが、ＬＯＣＯＳ分離法やリセスドＬＯＣＯＳや改良ＬＯＣＯＳ法、メサ分離、トレンチ分離の素子分離やフィールドシールド分離を用いても良いし、これらを組み合わせてもよい。
【０１５１】
実施形態では、半導体層７としてｐ型Ｓｉ基板を用いたが、代わりにｎ型Ｓｉ基板やＳＯＩ基板、ＧａＡｓ基板、ＩｎＰ基板を用いても良い。さらに、層７，１７，１９，１３は単結晶であることが望ましく、単結晶シリコン、ＳｉＧｅ混晶、ＳｉＧｅＣ混晶を用いることができる。
【０１５２】
層１４，層１５，層１６及びゲート電極１は、単結晶シリコン，多結晶シリコン，ポーラスシリコン，アモルファスシリコン，ＳｉＧｅ混晶，ＳｉＧｅＣ混晶，ＧａＡｓ，Ｗ，Ｔａ，Ｔｉ，Ｈｆ，Ｃｏ，Ｐｔ，Ｐｄの金属、或いはそのシリサイドを用いることもできる。また、これらの積層構造にしてもよい。
【０１５３】
その他、本発明の要旨を逸脱しない範囲で、様々に変形して実施することができる。
【０１５４】
【発明の効果】
以上詳述したように本発明によれば、ＥＶソースドレイン構造において、ＭＩＳＦＥＴのドレインを、高濃度不純物添加層である第２の半導体層とその上に積層した低濃度の不純物添加層である第３の半導体層で形成し、さらにソースを、第２の半導体層のみで又は第２及び第３の半導体層で形成することによって、ＤＩＢＬを減少させ、かつ安定した電流駆動能力を確保することが可能となり、その有用性は大である。
【図面の簡単な説明】
【図１】従来のＭＩＳＦＥＴ構造の断面構成と、従来のＭＩＳスタティックインバータの回路構成を示す図。
【図２】図１のＭＩＳＦＥＴのドレイン部分の構造と、電荷密度分布を示す図。
【図３】ドレイン側空乏層の厚さとＳ／Ｄ寄生抵抗との関係を示す図。
【図４】従来のＥＶソースドレイン構造のＭＩＳＦＥＴの断面構成と、スタティックＮＡＮＤ論理回路の回路構成を示す図。
【図５】第１の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図６】第１の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図７】第１の実施形態のＭＩＳＦＥＴの製造工程の変形例を示す断面図。
【図８】図５の構造でのドレイン領域Ａ−Ａ′に沿ったポテンシャル分布を示す図。
【図９】第１の実施形態における短チャネル効果の減少を従来と比較して示す図。
【図１０】第２の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図１１】第３の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図１２】図１１の構造でのＡ−Ａ′とＢ−Ｂ′に沿ったポテンシャル分布を示す図。
【図１３】第３の実施形態のＭＩＳＦＥＴの製造工程の示す断面図。
【図１４】第３の実施形態の変形例の素子構造を示す断面図。
【図１５】第４の実施形態に係わるｐ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図１６】第４の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図１７】第５の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図１８】第５の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図１９】第５の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図２０】第５の実施形態のＭＩＳＦＥＴのドレイン部の断面構成と、この素子におけるソース・ドレイン抵抗の膜厚依存性を示す図。
【図２１】第６の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図２２】第６の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図２３】第６の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図２４】
第７の実施形態に係わるｎ型ＭＩＳＦＥＴの素子構造を示す断面図。
【図２５】
第７の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【図２６】
第７の実施形態のＭＩＳＦＥＴの製造工程を示す断面図。
【符号の説明】
１…ゲート電極
２…ゲート絶縁膜
３…ソース領域
４…ドレイン領域
５…
７…半導体層（第１の半導体層）
８，８′，８″，８’’’  ，１８，２１，２３…絶縁膜
１３…不純物添加半導体層（第２の半導体層）
１４…不純物添加半導体層（第３の半導体層）
１５…導電層
１５′…不純物添加半導体層（第４の半導体層）
１６…電極配線層
１７…エッチングマスク
１９…単結晶半導体層
２０…単結晶半導体基板
２２…溝
２７…半導体層
【図１】
0003544833.tif 000006
【図２】
0003544833.tif 000007
【図３】
0003544833.tif 000008
【図４】
0003544833.tif 000009
【図５】
0003544833.tif 000010
【図６】
0003544833.tif 000011
【図７】
0003544833.tif 000012
【図８】
0003544833.tif 000013
【図９】
0003544833.tif 000014
【図１０】
0003544833.tif 000015
【図１１】
0003544833.tif 000016
【図１２】
0003544833.tif 000017
【図１３】
0003544833.tif 000018
【図１４】
0003544833.tif 000019
【図１５】
0003544833.tif 000020
【図１６】
0003544833.tif 000021
【図１７】
0003544833.tif 000022
【図１８】
0003544833.tif 000023
【図１９】
0003544833.tif 000024
【図２０】
0003544833.tif 000025
【図２１】
0003544833.tif 000026
【図２２】
0003544833.tif 000027
【図２３】
0003544833.tif 000028
【図２４】
0003544833.tif 000029
【図２５】
0003544833.tif 000030
【図２６】
0003544833.tif 000031