【手続補正書】
【提出日】平成29年7月26日(2017.7.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の逆極性で直列に接続される第１のキャパシタ対を有する第１の信号経路及び前記第１の逆極性とは異なる第２の逆極性で直列に接続される第２のキャパシタ対を有する第２の信号経路を備える主分岐と、前記第１及び第２の信号経路は並列に接続され、
第３の逆極性で直列に接続され、前記主分岐と並列に接続される少なくとも１つのキャパシタ対を有する少なくとも１つの信号経路を備える補助分岐と、
を備える装置。
【請求項２】
前記第１及び第２のキャパシタ対は、第１及び第２の金属酸化物半導体（ＭＯＳ）キャパシタ対をそれぞれ備え、前記少なくとも１つのキャパシタ対は、少なくとも１つのＭＯＳキャパシタ対を備える、請求項１に記載の装置。
【請求項３】
前記主分岐及び前記補助分岐は、前記ＭＯＳキャパシタ対を空乏又は酸化物領域において動作させるためにバイアス電圧によってバイアスされる、請求項２に記載の装置。
【請求項４】
前記第１のキャパシタ対は、第１のキャパシタ及び第２のキャパシタを備え、前記第１のキャパシタの正端子及び前記第２のキャパシタの正端子は、第１のノードに接続される、請求項１に記載の装置。
【請求項５】
前記第１のキャパシタの負端子は、前記装置の正端子に結合され、前記第２のキャパシタの負端子は、前記装置の負端子に結合される、請求項４に記載の装置。
【請求項６】
前記第１のノードは、第１のバイアス抵抗器に接続される、請求項４に記載の装置。
【請求項７】
前記第２のキャパシタ対は、第３のキャパシタ及び第４のキャパシタを備え、前記第３のキャパシタの負端子及び前記第４のキャパシタの正端子は、第２のノードに接続される、請求項１に記載の装置。
【請求項８】
前記第３のキャパシタの正端子は、前記装置の正端子に結合され、前記第４のキャパシタの正端子は、前記装置の負端子に結合される、請求項７に記載の装置。
【請求項９】
前記第２のノードは、第１のバイアス抵抗器に接続される、請求項７に記載の装置。
【請求項１０】
前記少なくとも１つのキャパシタ対は、第５のキャパシタ及び第６のキャパシタを備え、前記第５のキャパシタの負端子及び前記第６のキャパシタの負端子は、第３のノードに接続される、請求項１に記載の装置。
【請求項１１】
前記少なくとも一つのＭＯＳキャパシタ対は、選択されたキャパシタンス比率を有する、請求項２に記載の装置。
【請求項１２】
前記第１及び第２のＭＯＳキャパシタ対の各々は、前記少なくとも１つのＭＯＳキャパシタ対に対してキャパシタンス比率を有する、請求項２に記載の装置。
【請求項１３】
前記第１及び第２のキャパシタ対の各々は、前記少なくとも一つのキャパシタ対に対してキャパシタンス比率を有する、請求項１に記載の装置。
【請求項１４】
前記少なくとも１つの信号経路は、前記第３の逆極性で直列に接続される第３のＭＯＳキャパシタ対を有する第３の信号経路及び前記第３の逆極性で直列に接続される第４のＭＯＳキャパシタ対を有する第４の信号経路を備え、前記第３及び第４の信号経路は前記主分岐に並列に接続される、請求項２に記載の装置。
【請求項１５】
前記補助分岐は、前記第３及び第４のＭＯＳキャパシタ対を空乏又は酸化物領域のいずれかにおいて動作させるためにバイアス電圧によってバイアスされる、請求項１４に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
[0043]  開示された典型的な実施形態の上記説明は、いかなる当業者であっても、本発明の製造又は使用を可能にするように提供される。これら典型的な実施形態への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態にも適用されうる。従って、本発明は、ここに示された典型的な実施形態に限定されるようには意図されず、ここに開示される原理及び新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
逆極性で直列に接続される第１のキャパシタ対を有する第１の信号経路及び逆極性で直列に接続される第２のキャパシタ対を有する第２の信号経路を備える主分岐と、前記第１及び第２の信号経路は並列に接続され、
逆極性で直列に接続され、前記主分岐と並列に接続される少なくとも１つのキャパシタ対を有する少なくとも１つの信号経路を備える補助分岐と、
を備える装置。
［Ｃ２］
前記第１及び第２のキャパシタ対は、第１及び第２の金属酸化物半導体（ＭＯＳ）キャパシタ対をそれぞれ備え、前記少なくとも１つのキャパシタ対は、少なくとも１つのＭＯＳキャパシタ対を備える、Ｃ１に記載の装置。
［Ｃ３］
前記主分岐及び前記補助分岐は、前記ＭＯＳキャパシタ対を空乏又は酸化物領域において動作させるためにバイアス電圧によってバイアスされる、Ｃ２に記載の装置。
［Ｃ４］
前記第１及び第２のＭＯＳキャパシタ対は、選択されたキャパシタンス比率を有する、Ｃ３に記載の装置。
［Ｃ５］
前記少なくとも一つのＭＯＳキャパシタ対は、選択されたキャパシタンス比率を有する、Ｃ４に記載の装置。
［Ｃ６］
前記第１及び第２のＭＯＳキャパシタ対は、前記少なくとも１つのＭＯＳキャパシタ対に対して選択されたキャパシタンス比率を有する、Ｃ４に記載の装置。
［Ｃ７］
前記第１及び第２のＭＯＳキャパシタ対は、前記少なくとも一つのキャパシタ対に対して選択されたキャパシタンス比率を有する、Ｃ２に記載の装置。
［Ｃ８］
前記少なくとも１つの信号経路は、逆極性で直列に接続される第３のキャパシタ対を有する第３の信号経路及び逆極性で直列に接続される第４のキャパシタ対を有する第４の信号経路を備え、前記第３及び第４の信号経路は前記主分岐に並列に接続される、Ｃ２に記載の装置。
［Ｃ９］
前記補助分岐は、前記第３及び第４のＭＯＳキャパシタ対を空乏又は酸化物領域のいずれかにおいて動作させるためにバイアス電圧によってバイアスされる、Ｃ８に記載の装置。
［Ｃ１０］
第１の電圧範囲にわたって動作する複数のキャパシタと関連する容量線形性を提供するための手段と、
第２の電圧範囲に前記複数のキャパシタと関連する前記容量線形性を拡張するための手段と、前記拡張するための手段は前記提供するための手段に結合される、
を備える、装置。
［Ｃ１１］
前記複数のキャパシタは、複数の金属酸化物半導体（ＭＯＳ）キャパシタ対を備える、Ｃ１０に記載の装置。
［Ｃ１２］
前記提供するための手段及び前記拡張するための手段は、空乏又は酸化物領域において前記ＭＯＳキャパシタ対を動作させるためにバイアスするための手段を備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記複数のＭＯＳキャパシタ対は、選択されたキャパシタンス比率を有する、Ｃ１２に記載の装置。
［Ｃ１４］
前記提供するための手段は、
逆極性で直列に接続される第１のＭＯＳキャパシタ対から第１のキャパシタンス値を生成するための手段と、
逆極性で直列に接続される第２のＭＯＳキャパシタ対から第２のキャパシタンス値を生成するための手段と、前記第１及び第２のキャパシタンス値を生成するための手段は並列に接続される、
を備える、Ｃ１１の装置。
［Ｃ１５］
前記第１及び第２のＭＯＳキャパシタ対は、選択されたキャパシタンス比率を有する、Ｃ１４に記載の装置。
［Ｃ１６］
前記拡張するための手段は、
逆極性で直列に接続される第３のＭＯＳキャパシタ対から第３のキャパシタンス値を生成するための手段と、
逆極性で直列に接続される第４のＭＯＳキャパシタ対から第４のキャパシタンス値を生成するための手段と、前記第３及び第４のキャパシタンス値を生成するための前記手段は前記提供するための手段と並列に接続される、Ｃ１４に記載の装置。