(57)【特許請求の範囲】
【請求項１】
入力した正弦波信号の波形値の絶対値が連続して当該正弦波信号における一方の極性側に規定された第１閾値の絶対値以上となる第１期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して記憶部に記憶させる第１積分値記憶処理を実行し、
前記第１期間の終了時点において、当該第１期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第１期間での第１ピーク値時間として特定する第１ピーク検出処理を実行し、
入力した前記波形値の絶対値が再度連続して前記第１閾値の絶対値以上となる第２期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して前記記憶部に記憶させる第２積分値記憶処理を実行し、
前記第２期間の終了時点において、当該第２期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第２期間での第２ピーク値時間として特定する第２ピーク検出処理と、前記第１ピーク値時間と前記第２ピーク値時間とのピーク値時間差を特定するピーク値時間差特定処理とを実行し、
前記第２期間の終了時点以降において新たな前記波形値を入力する都度、前記一方の極性を示す極性情報、前記新たな波形値を入力した時間と前記第２ピーク値時間との間の時間差、および前記ピーク値時間差に基づいて、当該新たな波形値の入力時点での前記正弦波信号の位相を検出する位相検出処理を実行する処理部を備えている正弦波信号位相検出装置。
【請求項２】
入力した正弦波信号の波形値の絶対値が連続して当該正弦波信号における一方の極性側に規定された第１閾値の絶対値以上となる第１期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して記憶部に記憶させる第１積分値記憶処理を実行し、
前記第１期間の終了時点において、当該第１期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第１期間での第１ピーク値時間として特定する第１ピーク検出処理を実行し、
入力した前記波形値の絶対値が連続して前記正弦波信号における他方の極性側に規定された第２閾値の絶対値以上となる第２期間において当該波形値と当該第２閾値との差分についての時間積分値を算出して前記記憶部に記憶させる第２積分値記憶処理を実行し、
前記第２期間の終了時点において、当該第２期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第２期間での第２ピーク値時間として特定する第２ピーク検出処理と、前記第１ピーク値時間と前記第２ピーク値時間とのピーク値時間差を特定するピーク値時間差特定処理とを実行し、
前記第２期間の終了時点以降において新たな前記波形値を入力する都度、前記他方の極性を示す極性情報、前記新たな波形値を入力した時間と前記第２ピーク値時間との間の時間差、および前記ピーク値時間差に基づいて、当該新たな波形値の入力時点での前記正弦波信号の位相を検出する位相検出処理を実行する処理部を備えている正弦波信号位相検出装置。
【請求項３】
トーテムポール接続された一対のスイッチ素子を有して、交流入力電圧を直流出力電圧に変換して出力するコンバータ部と、
前記交流入力電圧を所定のサンプリング周期でサンプリングして当該交流入力電圧についての波形値を出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から出力される前記波形値を前記正弦波信号の前記波形値として入力して、当該正弦波信号としての前記交流入力電圧についての位相を検出する請求項１または２記載の正弦波信号位相検出装置と、
前記正弦波信号位相検出装置で検出された前記位相に基づいて、前記一対のスイッチ素子のそれぞれに対する駆動信号を生成して出力する駆動信号生成部とを備えているスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される正弦波信号の位相を検出する正弦波信号位相検出装置、およびこの正弦波信号位相検出装置を有するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
この種の正弦波信号位相検出装置として、下記特許文献１に開示された電力変換装置（具体的には、ブリッジレストーテムポール力率改善回路を備えた電力変換装置）において使用されている２つの極性検知部が知られている。各極性検知部は、フォトダイオードに正弦波信号である交流電圧が印加されるフォトカプラ、フォトカプラのフォトトランジスタに流れる電流を電圧（交流電圧の一方の極性の波形の電圧値に比例して電圧値が変化する電圧）に変換して出力する電流電圧変換用の抵抗、およびこの抵抗から出力される電圧と設定電圧とを比較するコンパレータを備えて構成されている。この構成により、２つの極性検知部のうちの一方の極性検知部は、正弦波信号である交流電圧が負極性であり、かつその絶対値が設定電圧以上である場合にハイレベルとなる極性検知信号を出力し、他方の極性検知部は、この交流電圧が正極性であり、かつ設定電圧以上である場合にハイレベルとなる極性検知信号を出力する。すなわち、各極性検知部は、正弦波信号の極性を検出する正弦波信号極性検出装置として機能する。また、各極性検知部では、出力する極性検知信号が交流電圧の極性をより正確に示すものとするため、設定電圧は通常、交流電圧のゼロボルト付近（具体的には、電流電圧変換用の抵抗から出力される電圧（正弦波信号の半波分の電圧）のゼロボルト付近）に設定されている。そして、このようにして交流電圧の極性をより正確に示す極性検知信号は、交流電圧の０度の位相および１８０度の位相に同期した信号でもあることから、正弦波信号極性検出装置は、実質的に正弦波信号位相検出装置とも言える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−２８８７８号公報（第５−６頁、第１−２図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、上記した従来の正弦波信号極性検出装置（正弦波信号の特定の位相（上記した従来の例では、０度および１８０度の位相））を検出する正弦波信号位相検出装置）には、以下のような課題が存在している。具体的には、この正弦波信号極性検出装置（正弦波信号位相検出装置でもある）では、正弦波信号（上記の従来技術では半波分の電圧）と、この正弦波信号のゼロボルト付近に設定した設定電圧とを比較して、正弦波信号の極性を検出する構成のため、正弦波信号極性検出装置（正弦波信号位相検出装置）には、正弦波信号にノイズ（外来ノイズや装置内部で発生するスイッチングノイズなど）が重畳したときに、このノイズの影響を受けて極性（位相）の検出を正確に行えない場合があるという課題が存在している。
【０００５】
本発明は、かかる課題を解決するためになされたものであり、ノイズの影響を受けにくい正弦波信号位相検出装置およびスイッチング電源装置を提供することを主目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく、本発明に係る正弦波信号位相検出装置は、入力した正弦波信号の波形値の絶対値が連続して当該正弦波信号における一方の極性側に規定された第１閾値の絶対値以上となる第１期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して記憶部に記憶させる第１積分値記憶処理を実行し、前記第１期間の終了時点において、当該第１期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第１期間での第１ピーク値時間として特定する第１ピーク検出処理を実行し、入力した前記波形値の絶対値が再度連続して前記第１閾値の絶対値以上となる第２期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して前記記憶部に記憶させる第２積分値記憶処理を実行し、前記第２期間の終了時点において、当該第２期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第２期間での第２ピーク値時間として特定する第２ピーク検出処理と、前記第１ピーク値時間と前記第２ピーク値時間とのピーク値時間差を特定するピーク値時間差特定処理とを実行し、前記第２期間の終了時点以降において新たな前記波形値を入力する都度、前記一方の極性を示す極性情報、前記新たな波形値を入力した時間と前記第２ピーク値時間との間の時間差、および前記ピーク値時間差に基づいて、当該新たな波形値の入力時点での前記正弦波信号の位相を検出する位相検出処理を実行する処理部を備えている。
【０００７】
また、本発明に係る正弦波信号位相検出装置は、入力した正弦波信号の波形値の絶対値が連続して当該正弦波信号における一方の極性側に規定された第１閾値の絶対値以上となる第１期間において当該波形値と当該第１閾値との差分についての時間積分値を算出して記憶部に記憶させる第１積分値記憶処理を実行し、前記第１期間の終了時点において、当該第１期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第１期間での第１ピーク値時間として特定する第１ピーク検出処理を実行し、入力した前記波形値の絶対値が連続して前記正弦波信号における他方の極性側に規定された第２閾値の絶対値以上となる第２期間において当該波形値と当該第２閾値との差分についての時間積分値を算出して前記記憶部に記憶させる第２積分値記憶処理を実行し、前記第２期間の終了時点において、当該第２期間に記憶された前記時間積分値のうちの最終時間積分値の実質的に半分となる時間積分値に対応する時間を前記正弦波信号の前記第２期間での第２ピーク値時間として特定する第２ピーク検出処理と、前記第１ピーク値時間と前記第２ピーク値時間とのピーク値時間差を特定するピーク値時間差特定処理とを実行し、前記第２期間の終了時点以降において新たな前記波形値を入力する都度、前記他方の極性を示す極性情報、前記新たな波形値を入力した時間と前記第２ピーク値時間との間の時間差、および前記ピーク値時間差に基づいて、当該新たな波形値の入力時点での前記正弦波信号の位相を検出する位相検出処理を実行する処理部を備えている。
【０００８】
また、本発明に係るスイッチング電源装置は、トーテムポール接続された一対のスイッチ素子を有して、交流入力電圧を直流出力電圧に変換して出力するコンバータ部と、前記交流入力電圧を所定のサンプリング周期でサンプリングして当該交流入力電圧についての波形値を出力するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部から出力される前記波形値を前記正弦波信号の前記波形値として入力して、当該正弦波信号としての前記交流入力電圧についての位相を検出する上記の正弦波信号位相検出装置と、前記正弦波信号位相検出装置で検出された前記位相に基づいて、前記一対のスイッチ素子のそれぞれに対する駆動信号を生成して出力する駆動信号生成部とを備えている。
【発明の効果】
【０００９】
本発明に係る正弦波信号位相検出装置によれば、閾値（正弦波信号に重畳する虞のあるノイズの影響を受けにくい高電圧に規定された第１閾値や第２閾値）に基づいて算出される波形値と閾値との差分を使用し、かつこの差分を積分することでノイズの影響を一層低減し得る時間積分値を使用して、正弦波信号の位相を検出するため、ノイズの影響の少ない状態で、位相を正確に検出することができる。また、正弦波信号位相検出装置を備えたスイッチング電源装置によれば、このように正確な位相に基づいて、スイッチ素子を正確に動作させることができる。
【図面の簡単な説明】
【００１０】
【図１】ブリッジレストーテムポール力率改善コンバータ１の構成図である。
【図２】図１のゼロ電流検出部１３の回路図である。
【図３】極性検出部１０の動作（１つの閾値Ｖｔｈ１を使用した動作）を説明するための説明図である。
【図４】図３における交流電圧信号Ｓ１の第１期間Ｔ１での極性検出部１０の動作を説明するための説明図である。
【図５】図３における交流電圧信号Ｓ１の第２期間Ｔ２での極性検出部１０の動作を説明するための説明図である。
【図６】図３における交流電圧信号Ｓ１の第１期間Ｔ１に含まれる各時間ｔ１〜ｔ１２に対応して記憶される波形値Ｖｓおよび積分値Ｖｓｍを示す説明図である。
【図７】図３における交流電圧信号Ｓ１の第２期間Ｔ２に含まれる各時間ｔ２１〜ｔ３２に対応して記憶される波形値Ｖｓおよび積分値Ｖｓｍを示す説明図である。
【図８】波形値比較処理６０のフローチャートである。
【図９】ピーク値時間特定処理７０のフローチャートである。
【図１０】ゼロ電流検出部１３およびブリッジレストーテムポール力率改善コンバータ１の各動作を説明するための波形図である。
【図１１】極性検出部１０の動作（２つの閾値Ｖｔｈ１，Ｖｔｈ２を使用した動作）を説明するための説明図である。
【図１２】図１１における交流電圧信号Ｓ１の第２期間Ｔ２での極性検出部１０の動作を説明するための説明図である。
【発明を実施するための形態】
【００１１】
以下、スイッチング電源装置の実施の形態について、添付図面を参照して説明する。
【００１２】
最初に、スイッチング電源装置の一例としての図１，２に示すブリッジレストーテムポール力率改善コンバータ１（以下、単に「コンバータ１」ともいう）の構成について説明する。
【００１３】
コンバータ１は、図１に示すように、一対の入力端子２ａ，２ｂ（特に区別しないときには、「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（特に区別しないときには、「出力端子３」ともいう）、昇圧インダクタ４、スイッチ回路部５、２つの整流素子６，７、平滑コンデンサ８、入力電圧検出部９、極性検出部１０、電流検出部１１、目標電流信号生成部１２、ゼロ電流検出部１３、駆動信号生成部１４およびＡ／Ｄ変換部１５を備え、電流臨界モードで動作して、入力端子２間に入力される交流入力電圧Ｖａｃ（５０Ｈｚや６０Ｈｚなどの商用周波数のＡＣ１００Ｖなどの正弦波信号としての交流電圧）を直流出力電圧Ｖｄｃ（交流入力電圧Ｖａｃの最大値を超える電圧）に変換して出力端子３間から出力するように構成されている。この場合、直流出力電圧Ｖｄｃは、一対の出力端子３ａ，３ｂのうちの他方の出力端子３ｂの電位（基準電位（本例では一例として、グランドＧの電位（ゼロ電圧））を基準として一方の出力端子３ａが正電位となる状態で、かつ一対の出力端子３ａ，３ｂ間に接続された平滑コンデンサ８で平滑された状態で、出力端子３ａ，３ｂ間から出力される。本例では一例として、交流入力電圧ＶａｃはＡＣ１００Ｖであり、直流出力電圧ＶｄｃはＤＣ４００Ｖであるものとして説明する。
【００１４】
具体的には、昇圧インダクタ４は、一例として、磁気コアおよび磁気コアに巻回されたコイルで構成されて、一対の入力端子２のうちの一方の入力端子（本例では一例として入力端子２ａ）とスイッチ回路部５とを接続する電力ラインＬａ、および一対の入力端子２のうちの他方の入力端子（本例では一例として入力端子２ｂ）と２つの整流素子６，７とを接続する電力ラインＬｂのうちの少なくとも一方に挿入接続されている。本例では一例として、電力ラインＬａにのみ挿入接続されているが、この構成に限定されず、例えば、電力ラインＬｂにのみ挿入接続する構成や、電力ラインＬａ，Ｌｂのそれぞれに挿入接続する構成を採用することもできる。
【００１５】
スイッチ回路部５は、トーテムポール接続された一対のスイッチ素子５ａ，５ｂで構成されて、一対の出力端子３間に接続されている。本例では一例として、スイッチ素子５ａ，５ｂは、ボディダイオードを内蔵するｎチャネル型のＭＯＳＦＥＴ（以下、単にＦＥＴともいう）で構成されて、ハイサイドのスイッチ素子５ａのソース端子とローサイドのスイッチ素子５ｂのドレイン端子とが接続点Ａで接続され、ハイサイドのスイッチ素子５ａのドレイン端子が高電位側の出力端子３ａに接続され、かつローサイドのスイッチ素子５ｂのソース端子がゼロ電圧となる出力端子３ｂに接続されている。なお、スイッチ素子５ａ，５ｂは、ＦＥＴに代えて、バイポーラトランジスタで構成することもできる。
【００１６】
また、各スイッチ素子５ａ，５ｂについては、ハイサイドのスイッチ素子５ａは駆動信号生成部１４から供給される駆動信号Ｓ９ａにより、またローサイドのスイッチ素子５ｂは駆動信号生成部１４から供給される駆動信号Ｓ９ｂにより、交互にＯＮ・ＯＦＦ動作（スイッチング動作）するように駆動される。
【００１７】
これにより、昇圧インダクタ４には、交流入力電圧Ｖａｃが正極性の場合において、スイッチ素子５ｂがＯＮ状態のときには、等価的にグランドＧの電位（ゼロ電圧）になる接続点Ａ側の端部の電圧を基準として、入力端子２ａ側の端部が高電位（交流入力電圧Ｖａｃ）となる電圧（Ｖａｃ。両端間電圧）が印加されてエネルギーが蓄積される。一方、スイッチ素子５ｂがＯＦＦ状態のときには、昇圧インダクタ４はエネルギーを放出するため（昇圧インダクタ４からＯＮ状態のスイッチ素子５ａを経由して出力端子３ａに向かう電流（インダクタ電流ＩＬ）が流れるため）、昇圧インダクタ４には、入力端子２ａ側の端部の電圧（交流入力電圧Ｖａｃ）を基準として、接続点Ａ側の端部が高電位（等価的に直流出力電圧Ｖｄｃ）となる電圧（Ｖｄｃ−Ｖａｃ。両端間電圧）が発生する（印加される）。この場合、昇圧インダクタ４からのエネルギーの放出が完了したとき（つまり、昇圧インダクタ４からＯＮ状態のスイッチ素子５ａを経由して出力端子３ａに電流（インダクタ電流ＩＬ）が流れなくなったとき）に、昇圧インダクタ４の両端間電圧は、電圧（Ｖｄｃ−Ｖａｃ）から急速に低下する。したがって、交流入力電圧Ｖａｃが正極性のときに、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングは、昇圧インダクタ４のこの両端間電圧の立ち下がりのタイミング（立ち下がりエッジ）と同期したものとなっている。
【００１８】
また、昇圧インダクタ４には、交流入力電圧Ｖａｃが負極性の場合において、スイッチ素子５ａがＯＮ状態のときには、等価的に直流出力電圧Ｖｄｃになる接続点Ａ側の端部の電圧を基準として、入力端子２ａ側の端部が低電位（Ｖｄｃ−Ｖａｃ）となる電圧（Ｖａｃ。両端間電圧）が印加されてエネルギーが蓄積される。一方、スイッチ素子５ａがＯＦＦ状態のときには、昇圧インダクタ４はエネルギーを放出するため、昇圧インダクタ４には、等価的にグランドＧの電位（ゼロ電圧）になる接続点Ａ側の端部の電圧を基準として、入力端子２ａ側の端部が高電位（Ｖｄｃ−Ｖａｃ）となる電圧（Ｖｄｃ−Ｖａｃ。両端間電圧）が発生する（印加される）。この場合、昇圧インダクタ４からのエネルギーの放出が完了したとき（つまり、ＯＮ状態のスイッチ素子５ｂを経由して昇圧インダクタ４に戻るインダクタ電流ＩＬが流れなくなったとき）に、昇圧インダクタ４の両端間電圧は、電圧（Ｖｄｃ−Ｖａｃ）から急速に低下する。したがって、交流入力電圧Ｖａｃが負極性のときに、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングは、昇圧インダクタ４のこの両端間電圧の立ち下がりのタイミング（立ち下がりエッジ）と同期したものとなっている。
【００１９】
２つの整流素子６，７は、順方向を揃えて互いに直列接続されると共に、スイッチ回路部５に並列接続されている。本例では一例として、各整流素子６，７は、ダイオードで構成されて、整流素子６，７全体での電流出力端部（整流素子６を構成するダイオードのカソード端子）が出力端子３ａに接続され、かつ整流素子６，７全体での電流入力端部（整流素子７を構成するダイオードのアノード端子）が出力端子３ｂに接続されることで、スイッチ回路部５に並列接続されている。なお、各整流素子６，７は、ダイオードに代えて、図１に示すスイッチ回路部５と同様の構成で直列接続されると共に、同期整流駆動されるＦＥＴ（ボディダイオードを内蔵するｎチャネル型のＭＯＳＦＥＴ）で構成することもできる。平滑コンデンサ８は、例えば電解コンデンサで構成されている。
【００２０】
入力電圧検出部９は、例えば、正と負の補助電源から出力される正と負の電源電圧で動作する演算増幅器で構成されて、交流入力電圧Ｖａｃを入力すると共に、予め規定された増幅率（後段の回路で処理し得る電圧まで低減すべく、１未満の増幅率）で増幅して、グランドＧの電位（ゼロ電圧）を基準とする交流電圧信号Ｓ１（つまり、交流入力電圧Ｖａｃと同期し、かつ同極性の正弦波信号）に変換して出力する。
【００２１】
Ａ／Ｄ変換部１５は、交流電圧信号Ｓ１を入力すると共に、予め規定された固定のサンプリング周期Ｔｓｐ（交流入力電圧Ｖａｃの周期に対して十分に短い既知の周期）で、交流電圧信号Ｓ１をサンプリングすることにより、交流電圧信号Ｓ１の瞬時値を波形値Ｖｓに変換して出力する。
【００２２】
極性検出部１０は、正弦波信号位相検出装置であって、例えば、ＤＳＰやＣＰＵなどで構成された処理部を備えて構成されて、Ａ／Ｄ変換部１５から出力される交流電圧信号Ｓ１の波形値Ｖｓに基づいて、波形値比較処理６０（図８参照）、ピーク値時間特定処理７０（図９参照）、ピーク値時間差特定処理、および位相検出処理を実行することにより、交流電圧信号Ｓ１の位相をリアルタイムで検出する。また、極性検出部１０は、検出した位相に基づいて交流電圧信号Ｓ１の極性を検出して、交流電圧信号Ｓ１の極性を示す極性信号Ｓ２（例えば、交流電圧信号Ｓ１が正極性であることを示す正極性信号、および交流電圧信号Ｓ１が負極性であることを示す負極性信号）を出力する極性検出処理を実行する。
【００２３】
電流検出部１１は、ホール素子やカレントトランスを用いて構成されて、電力ラインＬａ，Ｌｂの一方に配設されている。また、電流検出部１１は、昇圧インダクタ４に流れるインダクタ電流ＩＬを検出して、インダクタ電流ＩＬの電流値に比例して電圧値が変化し、かつインダクタ電流ＩＬの極性に応じて極性が変化する電流検出信号Ｓ３を出力する。
【００２４】
目標電流信号生成部１２は、一例として図１に示すように、出力電圧検出部１２ａ、誤差積分部１２ｂおよび乗算部１２ｃを備えて構成されている。この場合、出力電圧検出部１２ａは、例えば分圧抵抗回路で構成されて、直流出力電圧Ｖｄｃの電圧値に比例して電圧値が変化する電圧検出信号Ｓ４（後段の回路で処理し得る電圧まで低減され、かつグランドＧの電位（ゼロ電圧）を基準とする信号）を出力する。誤差積分部１２ｂは、例えば、演算増幅器を利用した積分回路で構成されて、電圧検出信号Ｓ４と、直流出力電圧Ｖｄｃについての目標電圧を示す目標基準電圧Ｖｒ１との差分（誤差）を積分して、誤差積分信号Ｓ５を出力する。乗算部１２ｃは、誤差積分信号Ｓ５と交流電圧信号Ｓ１とを入力して乗算することにより、目標電流信号Ｓ６を生成して出力する。このようにして生成される目標電流信号Ｓ６は、図１０に示すように、昇圧インダクタ４に流す三角波状のインダクタ電流ＩＬを示す電流検出信号Ｓ３におけるピーク電流値Ｐの包絡線が描くべき正弦波状の信号となる。
【００２５】
ゼロ電流検出部１３は、図１，２に示すように、１つの検出巻線２１、抵抗２２、クランプ部２３およびパルス出力部２４を備えている。検出巻線２１は、昇圧インダクタ４に磁気結合されると共に、一端が基準電位としてのグランドＧの電位（ゼロ電圧）に直接接続されて、他端に昇圧インダクタ４の両端間電圧の電圧値に比例して電圧値が変化するゼロ電流検出信号Ｓ７を発生させる。本例では一例として、検出巻線２１は、昇圧インダクタ４の不図示の磁芯に、昇圧インダクタ４を構成する不図示の巻線と共に巻回されているものとし、そのターン数は昇圧インダクタ４を構成する巻線のターン数のｋ分の１（ｋは、１を超える整数。例えば、１０）に規定されているものとする。抵抗２２は、一端が検出巻線２１の他端に接続されている。
【００２６】
クランプ部２３は、抵抗２２を介して入力されるゼロ電流検出信号Ｓ７を、２種のクランプ電圧（基準電位と正の定電圧）でクランプして矩形信号Ｓ８に変換して出力する。具体的には、クランプ部２３は、図２に示すように、順方向を揃えて互いに直列接続された２つのダイオード２３ａ，２３ｂで構成されると共に、２つのダイオード２３ａ，２３ｂの接続点が抵抗２２の他端に接続されている。また、ダイオード２３ａ，２３ｂ全体としての電流入力端部（本例では、ダイオード２３ｂのアノード端子）が基準電位としてのグランドＧの電位（ゼロ電圧）に接続され、かつ全体としての電流出力端部（本例では、ダイオード２３ａのカソード端子）が正の定電圧（本例では一例として、正の補助電源から出力される正の電源電圧Ｖｃｃ。約３Ｖ〜５Ｖ程度の定電圧）に接続されている。この構成により、クランプ部２３は、理解の容易のためダイオード２３ａ，２３ｂの順方向電圧を無視し得るもの（ゼロボルト）とすると、ゼロ電流検出信号Ｓ７の最小電圧を一方のクランプ電圧としてのゼロ電圧（ゼロボルト）にクランプし、かつ最大電圧を他方のクランプ電圧としての正の電源電圧Ｖｃｃにクランプして、矩形信号Ｓ８を出力する。
【００２７】
パルス出力部２４は、基準電位としてのゼロ電圧と正の定電圧との間（クランプ部２３での上記の２種のクランプ電圧間）に規定された比較電圧Ｖｒ２と矩形信号Ｓ８とを比較するコンパレータを有して、立ち上がりエッジまたは立ち下がりエッジのうちの一方のエッジが昇圧インダクタ４に流れるインダクタ電流ＩＬがゼロとなるタイミングに同期する検出パルスを出力する。本例では一例として、パルス出力部２４は、図２に示すように、グランドＧの電位（ゼロ電圧）を基準とした正の電源電圧Ｖｃｃで動作する（つまり、正の補助電源の片電源で動作する）第１コンパレータ２４ａおよび第２コンパレータ２４ｂの２つのコンパレータを有して構成されている。また、第１コンパレータ２４ａは、その正入力端子に矩形信号Ｓ８が入力され、その負入力端子に比較電圧Ｖｒ２が入力されている。また、第２コンパレータ２４ｂは、その正入力端子に比較電圧Ｖｒ２が入力され、その負入力端子に矩形信号Ｓ８が入力されている。
【００２８】
この構成により、パルス出力部２４では、第１コンパレータ２４ａが、矩形信号Ｓ８を比較電圧Ｖｒ２と比較することにより、矩形信号Ｓ８が比較電圧Ｖｒ２を上回るときにハイレベル（正の電源電圧Ｖｃｃ）となり、矩形信号Ｓ８が比較電圧Ｖｒ２を下回るときにローレベル（ゼロボルト）となる検出パルス（第１検出パルスＳｚ１）を出力する。この第１検出パルスＳｚ１は、矩形信号Ｓ８と、さらにはゼロ電流検出信号Ｓ７と同位相のパルス信号（互いの立ち上がりエッジが実質的に一致し、互いの立ち下がりエッジが実質的に一致する信号）であることから、第１検出パルスＳｚ１の立ち下がりエッジは、交流入力電圧Ｖａｃが正極性の場合において、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングと同期したものとなっている。
【００２９】
また、第２コンパレータ２４ｂは、矩形信号Ｓ８を比較電圧Ｖｒ２と比較することにより、矩形信号Ｓ８が比較電圧Ｖｒ２を上回るときにローレベルとなり、矩形信号Ｓ８が比較電圧Ｖｒ２を下回るときにハイレベルとなる検出パルス（第２検出パルスＳｚ２）を出力する。この第２検出パルスＳｚ２は、矩形信号Ｓ８と、さらにはゼロ電流検出信号Ｓ７と逆位相のパルス信号（一方の立ち上がりエッジが他方の立ち下がりエッジと実質的に一致し、一方の立ち下がりエッジが他方の立ち上がりエッジと実質的に一致する信号）であることから、第２検出パルスＳｚ２の立ち下がりエッジは、交流入力電圧Ｖａｃが負極性の場合において、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングと同期したものとなっている。
【００３０】
駆動信号生成部１４は、例えば、ＤＳＰやＣＰＵなどで構成されて、第１検出パルスＳｚ１、第２検出パルスＳｚ２、電流検出信号Ｓ３、極性信号Ｓ２（正極性信号と負極性信号）および目標電流信号Ｓ６に基づいて、スイッチ素子５ａをＯＮ・ＯＦＦ駆動するための駆動信号Ｓ９ａ（スイッチ素子５ａを構成するＦＥＴのゲート・ソース端子間に印加される信号）、およびスイッチ素子５ｂをＯＮ・ＯＦＦ駆動するための駆動信号Ｓ９ｂ（スイッチ素子５ｂを構成するＦＥＴのゲート・ソース端子間に印加される信号）を生成して出力する。
【００３１】
この場合、駆動信号生成部１４は、極性信号Ｓ２に基づいて交流入力電圧Ｖａｃの極性を判別しつつ、交流入力電圧Ｖａｃが正極性のとき（正極性信号が出力されているとき）には、第１検出パルスＳｚ１の立ち下がりエッジに同期してローレベルからハイレベルに移行させ、その後、電流検出信号Ｓ３のレベルが目標電流信号Ｓ６に達したとき（つまり、電流検出信号Ｓ３で示されるインダクタ電流ＩＬの電流値が目標電流信号Ｓ６で示される目標電流値に達したとき）にハイレベルからローレベルに移行させるという動作を繰り返すことで、駆動信号Ｓ９ｂを生成して出力する。また、駆動信号生成部１４は、交流入力電圧Ｖａｃが正極性のときには、駆動信号Ｓ９ｂがハイレベルのときにはローレベルに移行させ、駆動信号Ｓ９ｂがローレベルのときにはハイレベルに移行させるという動作を、駆動信号Ｓ９ｂとの間にデッドタイムを設けつつ繰り返すことで、駆動信号Ｓ９ａを生成して出力する。
【００３２】
また、駆動信号生成部１４は、交流入力電圧Ｖａｃが負極性のとき（負極性信号が出力されているとき）には、第２検出パルスＳｚ２の立ち下がりエッジに同期してローレベルからハイレベルに移行させ、その後、電流検出信号Ｓ３のレベルが目標電流信号Ｓ６に達したとき（つまり、電流検出信号Ｓ３で示されるインダクタ電流ＩＬの電流値が目標電流信号Ｓ６で示される目標電流値に達したとき）にハイレベルからローレベルに移行させるという動作を繰り返すことで、駆動信号Ｓ９ａを生成して出力する。また、駆動信号生成部１４は、交流入力電圧Ｖａｃが負極性のときには、駆動信号Ｓ９ａがハイレベルのときにはローレベルに移行させ、駆動信号Ｓ９ａがローレベルのときにはハイレベルに移行させるという動作を、駆動信号Ｓ９ａとの間にデッドタイムを設けつつ繰り返すことで、駆動信号Ｓ９ｂを生成して出力する。
【００３３】
次いで、正弦波信号位相検出装置としての極性検出部１０を含むコンバータ１全体の動作について、添付図面を参照して説明する。
【００３４】
このコンバータ１では、上記したように、入力電圧検出部９が、一対の入力端子２間に入力されている交流入力電圧Ｖａｃを入力して、図３，１０に示すように、グランドＧの電位（ゼロ電圧）を基準とする交流電圧信号Ｓ１に変換して出力する。
【００３５】
また、Ａ／Ｄ変換部１５は、この交流電圧信号Ｓ１を入力すると共に、交流電圧信号Ｓ１の瞬時値を波形値Ｖｓに変換して出力する。また、極性検出部１０は、この波形値Ｖｓに基づいて、交流電圧信号Ｓ１の極性（つまり、交流入力電圧Ｖａｃの極性）を示す極性信号Ｓ２（正極性信号および負極性信号）を出力する。
【００３６】
この極性検出部１０の動作について、図３〜図１０を参照して詳細に説明する。
【００３７】
極性検出部１０は、波形値Ｖｓの入力を開始したときに、図８に示す波形値比較処理６０の実行を開始して、新たな波形値Ｖｓを入力する都度、比較フラグを更新する。具体的には、極性検出部１０は、波形値比較処理６０では、入力した波形値Ｖｓと予め規定された閾値Ｖｔｈ（本例では、交流電圧信号Ｓ１の一方の極性側（本例では一例として図３に示すように、正極性側）に規定された第１閾値としての閾値Ｖｔｈ１）とを比較して、詳細には、波形値Ｖｓの絶対値と閾値Ｖｔｈの絶対値（本例では閾値Ｖｔｈ１の絶対値）とを比較して、波形値Ｖｓが閾値Ｖｔｈ１以上であるか否かを判別する（ステップ６１）。
【００３８】
なお、この閾値Ｖｔｈの電圧レベルについては、交流電圧信号Ｓ１に対して重畳する虞のあるノイズの比率が小さくなる（Ｓ／Ｎ比が高く、ノイズの影響を受け難い）程度の高電圧であり、かつ波形値Ｖｓが閾値Ｖｔｈ１以上となる期間（後述する第１期間Ｔ１，第２期間Ｔ２）において入力する波形値Ｖｓの個数が十分に多くなるように交流電圧信号Ｓ１のピーク値（ピーク電圧。つまり、交流電圧信号Ｓ１の振幅）よりも十分に低い電圧に予め規定されている。例えば、閾値Ｖｔｈは、ピーク電圧（振幅）の３０％以上８０％以下の範囲に含まれる所定の電圧値に規定されていることが本願の効果上好ましい。
【００３９】
この判別の結果、波形値Ｖｓが閾値Ｖｔｈ１以上のとき（波形値Ｖｓの絶対値が閾値Ｖｔｈ１の絶対値以上のとき）には、極性検出部１０は、比較フラグを「１」とし（ステップ６２）、一方、波形値Ｖｓが閾値Ｖｔｈ１未満のとき（波形値Ｖｓの絶対値が閾値Ｖｔｈ１の絶対値未満のとき）には、比較フラグを「０」として（ステップ６３）、比較フラグを随時更新する。これにより、比較フラグは、「１」のときには、図３に示すように、交流電圧信号Ｓ１（その波形値Ｖｓ）が連続して閾値Ｖｔｈ１以上となる第１期間Ｔ１や第２期間Ｔ２であることを示し、「０」のときには、第１期間Ｔ１および第２期間Ｔ２以外の期間であることを示すものとなっている。また、極性検出部１０は、比較フラグを更新する際には、更新する直前の比較フラグについても記憶するものとし、また後述する直前の比較フラグの初期値は「０」であるものとする。
【００４０】
また、極性検出部１０は、波形値Ｖｓの入力を開始したときに、交流電圧信号Ｓ１の位相の検出に際して必要となる第１ピーク値時間ｔｐ１および第２ピーク値時間ｔｐ２の特定が完了しているか否かを判別して、第１ピーク値時間ｔｐ１の特定が完了していないときには、波形値Ｖｓを入力する都度、波形値比較処理６０と並行して、第１ピーク値時間ｔｐ１を特定するために、図９に示すピーク値時間特定処理７０を実行する。また、極性検出部１０は、第１ピーク値時間ｔｐ１の特定は完了しているものの、第２ピーク値時間ｔｐ２の特定が完了していないときには、波形値Ｖｓを入力する都度、波形値比較処理６０と並行して、第２ピーク値時間ｔｐ２を特定するために、図９に示すピーク値時間特定処理７０を実行する。なお、極性検出部１０は、比較フラグが「１」のときにピーク値時間特定処理７０の実行を開始したときには、正確なピーク値時間ｔｐ１，ｔｐ２を特定できないため、比較フラグが「０」のときにピーク値時間特定処理７０の実行を開始する。
【００４１】
まず、第１ピーク値時間ｔｐ１を特定するためのピーク値時間特定処理７０では、極性検出部１０は、新たな波形値Ｖｓを入力した時点で、比較フラグが「１」であるか「０」であるか（波形値Ｖｓが閾値Ｖｔｈ１以上となる第１期間Ｔ１であるか否か）を判別する（ステップ７１）。上記したように、極性検出部１０は、比較フラグが「０」のときにピーク値時間特定処理７０の実行を開始するため、比較フラグが「１」になる前に、比較フラグが「０」の状態が継続する場合がある。この場合、極性検出部１０は、ステップ７１において、比較フラグが「０」であると判別して、この現在の比較フラグの１つ前の比較フラグの状態（直前の比較フラグが「１」であるか、「０」であるか）を判別する（ステップ７５）。このように比較フラグが「０」の状態が継続するときには、直前の比較フラグも「０」であることから、極性検出部１０は、ステップ７５において、直前の比較フラグが「０」であると判別して、入力した波形値Ｖｓに基づくピーク値時間特定処理７０を終了させる。
【００４２】
その後、図４に示すように、波形値Ｖｓが閾値Ｖｔｈ１未満の状態から閾値Ｖｔｈ１以上の状態になったとき（図４の時間ｔ１になったとき）には、極性検出部１０は、波形値比較処理６０において比較フラグを「０」から「１」に更新する。これにより、極性検出部１０は、図９に示すピーク値時間特定処理７０では、ステップ７１において比較フラグが「１」であると判別して、入力した波形値Ｖｓに基づき、積分値記憶処理（この場合には、第１ピーク値時間ｔｐ１を特定するための第１積分値記憶処理）を実行する。
【００４３】
この第１積分値記憶処理では、極性検出部１０は、まず、入力した波形値Ｖｓと閾値Ｖｔｈ（本例では閾値Ｖｔｈ１）との差分ΔＶ（＝｜Ｖｓ｜−｜Ｖｔｈ１｜）を算出し（ステップ７２）、次いで、この差分ΔＶについての時間積分値Ｖｓｍ（以下、単に積分値Ｖｓｍともいう）を算出し（ステップ７３）、続いて、この算出した積分値Ｖｓｍを（本例では、波形値Ｖｓと共に積分値Ｖｓｍを）、積分値Ｖｓｍの算出時間（積分値Ｖｓｍを算出した時点での時間（時刻））に対応させて不図示の記憶部（例えば、ＲＡＭなどの半導体メモリで構成された記憶部）に記憶させて（ステップ７４）、第１積分値記憶処理を終了させる。また、極性検出部１０は、これに伴い、入力した波形値Ｖｓに基づくピーク値時間特定処理７０を終了させる。これにより、時間ｔ１において入力した波形値Ｖｓを波形値Ｖｓ１とすると、極性検出部１０は、差分ΔＶとして差分ΔＶ１（＝｜Ｖｓ１｜−｜Ｖｔｈ１｜）を算出し、また積分値Ｖｓｍとして積分値Ｖｓｍ１（＝Ｖｓｍの初期値（＝０）＋ΔＶ１）を算出する。このため、記憶部には、図６に示すように、時間ｔ１に対応させられて、波形値Ｖｓ１および積分値Ｖｓｍ１が記憶される。
【００４４】
なお、極性検出部１０は、Ａ／Ｄ変換部１５でのサンプリング周期Ｔｓｐ（つまり、波形値Ｖｓの入力間隔）に対して十分に短い時間でピーク値時間特定処理７０を実行し得るように構成されている。このため、記憶部に記憶させる積分値Ｖｓｍの算出時間として、波形値Ｖｓを入力した時間を記憶させてもよい。
【００４５】
続いて、例えば図４に示すように、時間ｔ１２において入力する波形値Ｖｓまで閾値Ｖｔｈ１以上となるときには、極性検出部１０は、波形値Ｖｓが閾値Ｖｔｈ１以上となる各時間ｔ２〜ｔ１２に実行するピーク値時間特定処理７０において、上記した時間ｔ１のときと同様にして第１積分値記憶処理を実行する。つまり、極性検出部１０は、時間ｔ１から時間ｔ１２までの第１期間Ｔ１（図３，４参照）に亘り、第１積分値記憶処理を実行する。これにより、各時間ｔ２，ｔ３，・・・，ｔ１１，ｔ１２においても、各時間ｔ２，ｔ３，・・・，ｔ１１，ｔ１２での波形値Ｖｓ２，Ｖｓ３，・・・，Ｖｓ１１，Ｖｓ１２に基づいて、差分ΔＶ２，ΔＶ３，・・・，ΔＶ１１，ΔＶ１２（図４参照）が算出されると共に、積分値Ｖｓｍ２（＝Ｖｓｍ１＋ΔＶ２），Ｖｓｍ３（＝Ｖｓｍ２＋ΔＶ３），・・・，Ｖｓｍ１１（＝Ｖｓｍ１０＋ΔＶ１１），Ｖｓｍ１２（＝Ｖｓｍ１１＋ΔＶ１２）が算出されて、図６に示すように、各積分値Ｖｓｍ２，Ｖｓｍ３，・・・，Ｖｓｍ１１，Ｖｓｍ１２が対応する波形値Ｖｓ２，Ｖｓ３，・・・，Ｖｓ１１，Ｖｓ１２と共に、各時間ｔ２，ｔ３，・・・，ｔ１１，ｔ１２に対応させられて記憶部に記憶される。
【００４６】
次いで、図４に示すように、時間ｔ１３において入力した波形値Ｖｓが閾値Ｖｔｈ１未満の状態になったときには、極性検出部１０は、波形値比較処理６０において比較フラグを「１」から「０」に更新する。これにより、極性検出部１０は、ピーク値時間特定処理７０では、ステップ７１において比較フラグが「０」であると判別し、次いで、現在の比較フラグの直前の比較フラグが「１」であるか「０」であるかを判別する（ステップ７５）。この場合、時間ｔ１３の直前の時間ｔ１２では、上記したように波形値Ｖｓが閾値Ｖｔｈ１以上であって、比較フラグが「１」であることから、極性検出部１０は、直前の比較フラグが「１」であると判別して、ピーク検出処理（この場合には、第１ピーク値時間ｔｐ１を特定するための第１ピーク検出処理）を、図３に示すように第１積分値記憶処理の完了直後に実行する（ステップ７６）。
【００４７】
この第１ピーク検出処理では、極性検出部１０は、第１期間Ｔ１の終了時点（時間ｔ１３から次の波形値Ｖｓを入力する時間ｔ１４に至るまでの間の任意の時間。本例では時間ｔ１３）において、第１期間Ｔ１に記憶された積分値Ｖｓｍ１〜Ｖｓｍ１２のうちの最終時間積分値（本例では、時間ｔ１２に対応する積分値Ｖｓｍ１２）の実質的に半分となる積分値Ｖｓｍに対応する時間を交流電圧信号Ｓ１の第１期間Ｔ１での第１ピーク値時間ｔｐ１（図３参照）として特定して記憶部に記憶する。
【００４８】
この場合、交流電圧信号Ｓ１は正弦波信号であることから、図４に示すように、交流電圧信号Ｓ１は閾値Ｖｔｈ１以上となる期間Ｔｘの中間点ｔｃにおいてピークとなる。また、交流電圧信号Ｓ１のうちの閾値Ｖｔｈ１以上となる期間Ｔｘでの信号波形は中間点ｔｃを中心として左右対称であることから、この期間Ｔｘでの交流電圧信号Ｓ１の信号波形と閾値Ｖｔｈ１を示す直線とで囲まれた領域（図４に示す斜線を付した領域）の面積は、中間点ｔｃで２つに分割したときに等分される（つまり、中間点ｔｃ以前の面積と、中間点ｔｃ以降の面積とが等しくなる）。本例では、上記したように波形値Ｖｓが閾値Ｖｔｈ１以上となる第１期間Ｔ１において入力する波形値Ｖｓの個数が十分に多いことから、最終時間積分値としての積分値Ｖｓｍ１２は、上記の斜線を付した領域の面積と実質的に同等となることから、積分値Ｖｓｍ１２の実質的に半分となる積分値Ｖｓｍに対応する時間は、中間点ｔｃと実質的に同一、つまり交流電圧信号Ｓ１がピークとなる時間（つまり、上記の第１ピーク値時間ｔｐ１）であるとみなせる。
【００４９】
なお、第１期間Ｔ１の各時間ｔ１〜ｔ１２において算出される積分値Ｖｓｍは、離散的な波形値Ｖｓに基づいて算出される値であることから、それ自体も離散的な値となっている。このため、積分値Ｖｓｍ１２の半分の値に丁度一致する積分値Ｖｓｍは存在しない場合が殆どであるが、本例では、積分値Ｖｓｍ１２の半分の値に最も近い積分値Ｖｓｍを、上記の実質的に半分となる積分値Ｖｓｍとみなして、第１ピーク値時間ｔｐ１を特定するものとする。
【００５０】
また、本例では、図９に示すピーク値時間特定処理７０において、比較フラグが「０」から「１」に更新された直後から、ステップ７２以降の積分値記憶処理を実行し、比較フラグが「１」から「０」に更新された直後から、ステップ７６のピーク検出処理を行う構成を採用しているが、この構成に限定されない。例えば、波形値Ｖｓのノイズが大きく、閾値Ｖｔｈ１との比較結果にチャタリングがある場合は、比較フラグが「０」から「１」に更新されて、さらに「１」が継続してから、ステップ７２以降の積分値記憶処理を実行し、比較フラグが「１」から「０」に更新されて、さらに「０」が継続してから、ステップ７６のピーク検出処理を実行する構成にしてもよい。また、２つの閾値Ｖｔｈ１ａ，Ｖｔｈ１ｂ (Ｖｔｈ１ａ ＞Ｖｔｈ１ｂ) によってヒステリシスを設けて、比較フラグが「０」から「１」に更新されるかどうかを判定する閾値に閾値Ｖｔｈ１ａを用いると共に、比較フラグが「１」から「０」に更新されるかどうかを判定する閾値に閾値Ｖｔｈ１ｂを用いて、積分値記憶処理ではΔＶ（＝｜Ｖｓ｜ − ｜Ｖｔｈ１ｂ｜）を実行する構成としてもよい。この場合、積分値記憶処理でのΔＶの算出において、 ｜Ｖｔｈ１ｂ｜に代えて｜Ｖｔｈ１ａ｜を使用することもできる。
【００５１】
これらの構成のうちのいずれかを採用することにより、交流電圧信号Ｓ１に重畳しているノイズの影響を一層受けにくくすることができ、その結果として、積分値記憶処理およびピーク検出処理をより安定して実行することが可能となることから、ピーク値時間ｔｐ１，ｔｐ２をより安定して特定（検出）することが可能となる。
【００５２】
なお、これらの構成のうちの前者の構成においては、本来であれば積分値記憶処理の対象とすべき波形値Ｖｓがノイズの影響を受けて、同じ比較フラグが継続するという条件から外れて、積分値記憶処理の対象とならなかったり、逆に、本来であれば積分値記憶処理の対象とすべきでない波形値Ｖｓがノイズの影響を受けて、同じ比較フラグが継続するという条件に合致して、積分値記憶処理の対象となったりすることがあるが、これら波形値Ｖｓはいずれも積分値記憶処理を実行する期間（第１積分値記憶処理については第１期間Ｔ１）の始期の近傍や終期の近傍の波形値Ｖｓであって、閾値Ｖｔｈ１との差分ΔＶ（＝｜Ｖｓ｜−｜Ｖｔｈ１｜）は小さい。このため、積分値記憶処理を実行する期間の始期の近傍や終期の近傍の波形値Ｖｓについての差分ΔＶが積分値記憶処理の対象となるか否かということの積分値Ｖｓｍに与える影響は小さい。したがって、前者の構成を採用した場合であっても、ピーク検出処理においてピーク値時間ｔｐ１，ｔｐ２を正確に特定することが可能となる。また、これらの構成のうちの後者の構成においては、２つの異なる閾値Ｖｔｈ１ａ，Ｖｔｈ１ｂを使用する構成のため、同じ波形値Ｖｓであっても、積分値記憶処理の始期の近傍では積分値Ｖｓｍの算出に使用されず、積分値記憶処理の終期の近傍では積分値Ｖｓｍの算出に使用されるというように、処理内容に差が生じるが、上記したように、積分値記憶処理の始期の近傍や終期の近傍の波形値Ｖｓについては、差分ΔＶ（＝｜Ｖｓ｜−｜Ｖｔｈ１ｂ｜）は小さいため、積分値Ｖｓｍに与える影響は小さい。したがって、後者の構成を採用した場合であっても、ピーク検出処理においてピーク値時間ｔｐ１，ｔｐ２を正確に特定することが可能となる。
【００５３】
続いて、極性検出部１０は、波形値Ｖｓの入力の都度、波形値比較処理６０と並行して、第２ピーク値時間ｔｐ２の特定のために、図９に示すピーク値時間特定処理７０を実行する。
【００５４】
このピーク値時間特定処理７０では、極性検出部１０は、上記した第１ピーク値時間ｔｐ１の特定のときと同様にして、新たな波形値Ｖｓを入力する都度、比較フラグが「０」から「１」になったか否かをステップ７１において判別しつつ、比較フラグが「１」になったと判別したときに、入力した波形値Ｖｓに基づき、積分値記憶処理（この場合には、第２ピーク値時間ｔｐ２を特定するための第２積分値記憶処理）を実行する。
【００５５】
具体的には、図３に示すように、第１期間Ｔ１の始期から交流電圧信号Ｓ１の１周期後に、波形値Ｖｓが再度、閾値Ｖｔｈ１以上になり、その後、第１期間Ｔ１と同等の長さの第２期間Ｔ２に亘り、波形値Ｖｓが閾値Ｖｔｈ１以上となる状態が継続（連続）する。例えば、図５に示す状態となる場合においては、時間ｔ２１のときに波形値Ｖｓが閾値Ｖｔｈ１以上になり、第２期間Ｔ２の終期の手前の時間ｔ３２まで、波形値Ｖｓが閾値Ｖｔｈ１以上となる状態が継続する。このため、極性検出部１０は、時間ｔ２１での波形値比較処理６０において比較フラグを「０」から「１」に更新し、時間ｔ３２まで比較フラグを「１」にする。
【００５６】
このため、極性検出部１０は、時間ｔ２１から時間ｔ３２までの第２期間Ｔ２に亘り、新たな波形値Ｖｓを入力する都度、ピーク値時間特定処理７０における第２積分値記憶処理を実行する。これにより、各時間ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２において、各時間ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２での波形値Ｖｓ２１，Ｖｓ２２，・・・，Ｖｓ３１，Ｖｓ３２に基づいて、差分ΔＶ２１，ΔＶ２２，・・・，ΔＶ３１，ΔＶ３２（図５参照）が算出されると共に、積分値Ｖｓｍ２１（＝Ｖｓｍの初期値（＝０）＋ΔＶ２１），Ｖｓｍ２２（＝Ｖｓｍ２１＋ΔＶ２２），・・・，Ｖｓｍ３１（＝Ｖｓｍ３０＋ΔＶ３１），Ｖｓｍ３２（＝Ｖｓｍ３１＋ΔＶ３２）が算出されて、図７に示すように、各積分値Ｖｓｍ２１，Ｖｓｍ２２，・・・，Ｖｓｍ３１，Ｖｓｍ３２が対応する波形値Ｖｓ２１，Ｖｓ２２，・・・，Ｖｓ３１，Ｖｓ３２と共に、各時間（算出時間）ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２に対応させられて記憶部に記憶される。
【００５７】
次いで、図５に示すように、時間ｔ３３において入力した波形値Ｖｓが閾値Ｖｔｈ１未満の状態になったときには、極性検出部１０は、波形値比較処理６０において比較フラグを「１」から「０」に更新する。これにより、極性検出部１０は、ピーク値時間特定処理７０では、ステップ７１において比較フラグが「０」であると判別し、次いで、現在の比較フラグの直前の比較フラグが「１」であるか「０」であるかを判別する（ステップ７５）。この場合、時間ｔ３３の直前の時間ｔ３２では、上記したように比較フラグが「１」であることから、極性検出部１０は、直前の比較フラグが「１」であると判別して、ピーク検出処理（この場合には、第２ピーク値時間ｔｐ２を特定するための第２ピーク検出処理）を、図３に示すように第２積分値記憶処理の完了直後に実行する（ステップ７６）。
【００５８】
この第２ピーク検出処理では、極性検出部１０は、第２期間Ｔ２の終了時点（時間ｔ３３から次の波形値Ｖｓを入力する時間ｔ３４に至るまでの間の任意の時間。本例では時間ｔ３３）において、第２期間Ｔ２に記憶された積分値Ｖｓｍ２１〜Ｖｓｍ３２のうちの最終時間積分値（本例では、時間ｔ３２に対応する積分値Ｖｓｍ３２）の実質的に半分となる積分値Ｖｓｍに対応する時間を交流電圧信号Ｓ１の第２期間Ｔ２での第２ピーク値時間ｔｐ２として特定して記憶部に記憶する。
【００５９】
このようにして特定された第２ピーク値時間ｔｐ２は、上記した第１ピーク値時間ｔｐ１のときと同様の理由により、図５に示すように、交流電圧信号Ｓ１における閾値Ｖｔｈ１以上となる期間Ｔｘの中間点ｔｃ、つまり、交流電圧信号Ｓ１がピークとなる時間であるとみなせる。
【００６０】
また、極性検出部１０は、このようにして第２ピーク値時間ｔｐ２の特定が完了したとき（第２ピーク検出処理が完了したとき）には、図３に示すように、直ちに、つまり、次の新たな波形値Ｖｓの入力前に（図５の場合には、時間ｔ３４の到来前に）、ピーク値時間差特定処理を実行して、特定した第１ピーク値時間ｔｐ１および第２ピーク値時間ｔｐ２の２つのピーク値時間ｔｐの差（＝ｔｐ２−ｔｐ１。本例では交流電圧信号Ｓ１の１周期でもある）を、ピーク値時間差Δｔｐとして特定（算出）して記憶する。
【００６１】
また、極性検出部１０は、このようにしてピーク値時間差Δｔｐの特定が完了したときには、第２期間Ｔ２の終了時点以降（例えば、時間ｔ３３，ｔ３４，・・・）において新たな波形値Ｖｓを入力する都度、図３に示すように、位相検出処理を実行して、新たな波形値Ｖｓを入力した時点での交流電圧信号Ｓ１の位相θ（交流電圧信号Ｓ１と同期し、かつ同極性の交流入力電圧Ｖａｃの位相でもある）を検出すると共に、極性検出処理を実行して、検出した位相θに基づき、この時点での交流電圧信号Ｓ１の極性を検出して、交流電圧信号Ｓ１の極性を示す極性信号Ｓ２を出力する。
【００６２】
具体的には、極性検出部１０は、位相検出処理では、第１閾値としての閾値Ｖｔｈ１が規定された交流電圧信号Ｓ１の一方の極性を示す極性情報（本例では、正極性を示す極性情報に関連して予め規定されている第２ピーク値時間ｔｐ２での位相（基準位相θｒ）を示す情報）、新たな波形値Ｖｓを入力した時間ｔ（例えば、時間ｔ３３に新たな波形値Ｖｓを入力したときには、この時間ｔ３３）と第２ピーク値時間ｔｐ２との間の時間差Δｔ（＝ｔ−ｔｐ２）、およびピーク値時間差Δｔｐに基づいて、時間ｔでの交流電圧信号Ｓ１の位相θを検出する。この場合、図３に示すように、第２期間Ｔ２の直前での交流電圧信号Ｓ１についての立ち上がりゼロクロス点を起点としたときに、第２ピーク値時間ｔｐ２での位相は９０°となるため、基準位相θｒは９０°とする。このため、極性検出部１０は、位相検出処理では、時間ｔでの交流電圧信号Ｓ１の位相θを下記式に基づいて算出する。
θ＝｛θｒ＋Δｔ／（ｔｐ２−ｔｐ１）×３６０｝ｍｏｄ３６０
＝｛９０＋Δｔ／（ｔｐ２−ｔｐ１）×３６０｝ｍｏｄ３６０
なお、ｍｏｄは、剰余演算を示すものとする（以下の式においても同様）。
【００６３】
また、極性検出部１０は、極性検出処理を実行して、検出した位相θが０°を超え、１８０°未満のときには、交流電圧信号Ｓ１は正極性であり、検出した位相θが１８０°を超え、３６０°未満のときには、交流電圧信号Ｓ１は負極性であると検出して、検出した極性を示す極性信号Ｓ２を出力する。例えば、極性検出部１０は、図１０に示すように、交流電圧信号Ｓ１の正極性の期間において、極性信号Ｓ２として正極性信号Ｓ２ａを出力し、交流電圧信号Ｓ１の負極性の期間において、極性信号Ｓ２として負極性信号Ｓ２ｂを出力する。このようにして、第２期間Ｔ２の終了時点以降、極性検出部１０は、新たな波形値Ｖｓを入力する都度、位相検出処理および極性判定処理を実行することにより、交流電圧信号Ｓ１の位相θおよび極性をリアルタイムで検出して、極性信号Ｓ２（正極性信号Ｓ２ａまたは負極性信号Ｓ２ｂ）を出力する。
【００６４】
また、各スイッチ素子５ａ，５ｂが駆動信号生成部１４から出力される駆動信号Ｓ９ａ，Ｓ９ｂに基づいてＯＮ・ＯＦＦ動作する（電流臨界モードで動作する）ことにより、入力端子２間に入力される交流入力電圧Ｖａｃを直流出力電圧Ｖｄｃに変換して出力端子３間から出力する。
【００６５】
また、電流検出部１１は、昇圧インダクタ４に流れるインダクタ電流ＩＬの電流値に比例して電圧値が変化し、かつインダクタ電流ＩＬの極性に応じて極性が変化する電流検出信号Ｓ３を出力する。また、目標電流信号生成部１２は、上記したように、直流出力電圧Ｖｄｃ、目標基準電圧Ｖｒ１および交流電圧信号Ｓ１に基づいて、図１０に示すように、昇圧インダクタ４に流す三角波状のインダクタ電流ＩＬを示す電流検出信号Ｓ３におけるピーク電流値Ｐが描くべき正弦波状の目標電流信号Ｓ６を生成して出力する。
【００６６】
また、ゼロ電流検出部１３は、検出巻線２１で検出される昇圧インダクタ４の両端間電圧（具体的には、検出巻線２１から出力されるゼロ電流検出信号Ｓ７）に基づいて、第１検出パルスＳｚ１および第２検出パルスＳｚ２を生成して出力する。この場合、ゼロ電流検出部１３は、後述するように、第１検出パルスＳｚ１については、その立ち下がりエッジが交流入力電圧Ｖａｃの正極性の期間においてインダクタ電流ＩＬがゼロになるタイミングと同期するパルス信号として出力し、第２検出パルスＳｚ２については、その立ち下がりエッジが交流入力電圧Ｖａｃの負極性の期間においてインダクタ電流ＩＬがゼロになるタイミングと同期するパルス信号として出力する。
【００６７】
駆動信号生成部１４は、各スイッチ素子５ａ，５ｂを電流臨界モードで動作させるため、各極性信号Ｓ２ａ，Ｓ２ｂに基づいて交流入力電圧Ｖａｃの極性を判別しつつ、図１０に示すように、交流入力電圧Ｖａｃが正極性のときには、第１検出パルスＳｚ１に基づいて、その立ち下がりエッジに同期して（インダクタ電流ＩＬがゼロになるタイミングと同期して）、ハイサイドのスイッチ素子５ａに対応する駆動信号Ｓ９ａをローレベルに移行させて、スイッチ素子５ａをＯＦＦ状態に移行させ、続いてローサイドのスイッチ素子５ｂに対応する駆動信号Ｓ９ｂをハイレベルに移行させて、スイッチ素子５ｂをＯＮ状態に移行させる。その後、駆動信号生成部１４は、増加するインダクタ電流ＩＬを示す電流検出信号Ｓ３が目標電流信号Ｓ６に達するか否かを検出しつつ、電流検出信号Ｓ３が目標電流信号Ｓ６に達したときには、駆動信号Ｓ９ｂをローレベルに移行させてスイッチ素子５ｂをＯＦＦ状態に移行させ、続いてハイサイドのスイッチ素子５ａに対応する駆動信号Ｓ９ａをハイレベルに移行させて、スイッチ素子５ａをＯＮ状態に移行させる。これにより、インダクタ電流ＩＬが減少し、インダクタ電流ＩＬを示す電流検出信号Ｓ３も減少する。
【００６８】
交流入力電圧Ｖａｃが正極性のときに、駆動信号生成部１４が上記のように動作して、駆動信号Ｓ９ａ，Ｓ９ｂを生成してスイッチ素子５ａ，５ｂをＯＮ・ＯＦＦ駆動するため、図１０に示すように、電流検出信号Ｓ３がゼロ電圧と目標電流信号Ｓ６との間で三角波状に連続して変化する（インダクタ電流ＩＬが、ゼロアンペアと目標電流値との間で三角波状に連続して変化する）。つまり、交流入力電圧Ｖａｃが正極性のときに、各スイッチ素子５ａ，５ｂが電流臨界モードで動作する。
【００６９】
また、駆動信号生成部１４は、図１０に示すように、交流入力電圧Ｖａｃが負極性のときには、第２検出パルスＳｚ２に基づいて、その立ち下がりエッジに同期して（インダクタ電流ＩＬがゼロになるタイミングと同期して）、ローサイドのスイッチ素子５ｂに対応する駆動信号Ｓ９ｂをローレベルに移行させて、スイッチ素子５ｂをＯＦＦ状態に移行させ、続いてハイサイドのスイッチ素子５ａに対応する駆動信号Ｓ９ａをハイレベルに移行させて、スイッチ素子５ａをＯＮ状態に移行させる。その後、駆動信号生成部１４は、交流入力電圧Ｖａｃが正極性のときとは逆方向に増加するインダクタ電流ＩＬを示す電流検出信号Ｓ３が目標電流信号Ｓ６に達するか否かを検出しつつ、電流検出信号Ｓ３が目標電流信号Ｓ６に達したときには、駆動信号Ｓ９ａをローレベルに移行させてスイッチ素子５ａをＯＦＦ状態に移行させ、続いてローサイドのスイッチ素子５ｂに対応する駆動信号Ｓ９ｂをハイレベルに移行させて、スイッチ素子５ｂをＯＮ状態に移行させる。これにより、インダクタ電流ＩＬが減少し、インダクタ電流ＩＬを示す電流検出信号Ｓ３も減少する。
【００７０】
交流入力電圧Ｖａｃが負極性のときに、駆動信号生成部１４が上記のように動作して、駆動信号Ｓ９ａ，Ｓ９ｂを生成してスイッチ素子５ａ，５ｂをＯＮ・ＯＦＦ駆動するため、図１０に示すように、電流検出信号Ｓ３がゼロ電圧と目標電流信号Ｓ６との間で三角波状に連続して変化する（インダクタ電流ＩＬが、ゼロアンペアと目標電流値との間で三角波状に連続して変化する）。つまり、交流入力電圧Ｖａｃが負極性のときにも、各スイッチ素子５ａ，５ｂが電流臨界モードで動作する。
【００７１】
このように、このコンバータ１では、ゼロ電流検出部１３が、検出巻線２１で検出される昇圧インダクタ４の両端間電圧に基づいて、交流入力電圧Ｖａｃの正極性の期間においては、立ち下がりエッジがインダクタ電流ＩＬがゼロになるタイミングと同期する第１検出パルスＳｚ１を出力し、交流入力電圧Ｖａｃの負極性の期間においては、立ち下がりエッジがインダクタ電流ＩＬがゼロになるタイミングと同期する第２検出パルスＳｚ２を出力するという動作を実行する。次いで、このゼロ電流検出部１３の動作について詳細に説明する。
【００７２】
上記したように、昇圧インダクタ４の両端間電圧は、交流入力電圧Ｖａｃが正極性の場合においては、スイッチ素子５ｂがＯＮ状態のときに、接続点Ａ側の端部に対して入力端子２ａ側の端部が交流入力電圧Ｖａｃだけ高電位となり、スイッチ素子５ｂがＯＦＦ状態のときに、入力端子２ａ側の端部に対して接続点Ａ側の端部が電圧（Ｖｄｃ−Ｖａｃ）だけ高電位となるように変化する。また、昇圧インダクタ４の両端間電圧は、交流入力電圧Ｖａｃが負極性の場合においては、スイッチ素子５ａがＯＮ状態のときに、入力端子２ａ側の端部に対して接続点Ａ側の端部が交流入力電圧Ｖａｃだけ高電位となり、スイッチ素子５ａがＯＦＦ状態のときに、接続点Ａ側の端部に対して入力端子２ａ側の端部が電圧（Ｖｄｃ−Ｖａｃ）だけ高電位となるように変化する。
【００７３】
このため、この昇圧インダクタ４に対して図１に示す極性で形成された検出巻線２１の他端には、交流入力電圧Ｖａｃが正極性の場合においては、スイッチ素子５ｂがＯＮ状態（スイッチ素子５ａはＯＦＦ状態）のときに電圧（−Ｖａｃ／ｋ）となり、スイッチ素子５ｂがＯＦＦ状態（スイッチ素子５ａはＯＮ状態）のときに電圧（Ｖｄｃ−Ｖａｃ）／ｋとなり、また交流入力電圧Ｖａｃが負極性の場合においては、スイッチ素子５ａがＯＮ状態（スイッチ素子５ｂはＯＦＦ状態）のときに電圧（｜Ｖａｃ｜／ｋ）となり、スイッチ素子５ａがＯＦＦ状態（スイッチ素子５ｂはＯＮ状態）のときに電圧（−（Ｖｄｃ−｜Ｖａｃ｜）／ｋ）となる図１０に示すような矩形波状のゼロ電流検出信号Ｓ７が発生する。
【００７４】
この場合、交流入力電圧Ｖａｃが正極性の場合においては、上記したように、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングは、スイッチ素子５ｂがＯＦＦ状態のときの昇圧インダクタ４の両端間電圧（入力端子２ａ側の端部の電圧を基準として接続点Ａ側の端部が高電位となる電圧）の立ち下がりのタイミング（立ち下がりエッジ）と同期したものとなっていることから、ゼロ電流検出信号Ｓ７が電圧（Ｖｄｃ−Ｖａｃ）／ｋから立ち下がるタイミング（ゼロ電流検出信号Ｓ７の立ち下がりエッジ）とも同期したものとなっている。また、交流入力電圧Ｖａｃが負極性の場合においては、上記したように、昇圧インダクタ４に流れているインダクタ電流ＩＬがゼロになるタイミングは、スイッチ素子５ａがＯＦＦ状態のときの昇圧インダクタ４の両端間電圧（接続点Ａ側の端部の電圧を基準として入力端子２ａ側の端部が高電位となる電圧）の立ち下がりのタイミング（立ち下がりエッジ）と同期したものとなっていることから、ゼロ電流検出信号Ｓ７が電圧（−（Ｖｄｃ−｜Ｖａｃ｜）／ｋ）から立ち上がるタイミング（ゼロ電流検出信号Ｓ７の立ち上がりエッジ）とも同期したものとなっている。
【００７５】
クランプ部２３は、このゼロ電流検出信号Ｓ７を２種のクランプ電圧（ゼロ電圧と正の電源電圧Ｖｃｃ）でクランプして、最大電圧が正の電源電圧Ｖｃｃで、かつ最小電圧がゼロ電圧の矩形信号Ｓ８に変換して出力する。この矩形信号Ｓ８は、ゼロ電流検出信号Ｓ７の電圧レベルを単に変換しただけの信号であることから、図１０に示すように、その立ち上がりエッジはゼロ電流検出信号Ｓ７の立ち上がりエッジに同期し、かつその立ち下がりエッジはゼロ電流検出信号Ｓ７の立ち下がりエッジに同期した信号である。
【００７６】
パルス出力部２４では、第１コンパレータ２４ａが、この矩形信号Ｓ８と比較電圧Ｖｒ２とを比較して、図１０に示すように、その立ち上がりエッジが矩形信号Ｓ８の立ち上がりエッジに同期し、かつその立ち下がりエッジが矩形信号Ｓ８の立ち下がりエッジに同期した第１検出パルスＳｚ１（矩形信号Ｓ８と同位相のパルス信号）を出力する。また、第２コンパレータ２４ｂが、この矩形信号Ｓ８と比較電圧Ｖｒ２とを比較して、図１０に示すように、その立ち上がりエッジが矩形信号Ｓ８の立ち下がりエッジに同期し、かつその立ち下がりエッジが矩形信号Ｓ８の立ち上がりエッジに同期した第２検出パルスＳｚ２（矩形信号Ｓ８と逆位相のパルス信号）を出力する。
【００７７】
この場合、上記したように、交流入力電圧Ｖａｃが正極性のときには、インダクタ電流ＩＬがゼロになるタイミングは、ゼロ電流検出信号Ｓ７の立ち下がりエッジに同期しているため、矩形信号Ｓ８と同位相、つまりゼロ電流検出信号Ｓ７とも同位相の第１検出パルスＳｚ１の立ち下がりエッジに同期している。また、交流入力電圧Ｖａｃが負極性のときには、インダクタ電流ＩＬがゼロになるタイミングは、ゼロ電流検出信号Ｓ７の立ち上がりエッジに同期しているため、矩形信号Ｓ８と逆位相、つまりゼロ電流検出信号Ｓ７とも逆位相の第２検出パルスＳｚ２の立ち下がりエッジに同期している。
【００７８】
このようにしてゼロ電流検出部１３は、検出巻線２１で検出される昇圧インダクタ４の両端間電圧に基づいて、交流入力電圧Ｖａｃの正極性の期間においては、立ち下がりエッジがインダクタ電流ＩＬがゼロになるタイミングと同期する第１検出パルスＳｚ１を出力し、交流入力電圧Ｖａｃの負極性の期間においては、立ち下がりエッジがインダクタ電流ＩＬがゼロになるタイミングと同期する第２検出パルスＳｚ２を出力する。
【００７９】
このように、スイッチング電源装置としてのコンバータ（ブリッジレストーテムポール力率改善コンバータ）１に設けられた正弦波信号位相検出装置としての極性検出部１０は、ピーク値時間特定処理７０において、交流電圧信号Ｓ１の波形値Ｖｓの絶対値が連続して交流電圧信号Ｓ１における一方の極性（上記の例では正極性）側に規定された閾値Ｖｔｈ１（ピーク電圧（振幅）の３０％以上８０％以下の範囲に含まれる所定の電圧値）の絶対値以上となる第１期間Ｔ１，Ｔ２のそれぞれにおいて、波形値Ｖｓと閾値Ｖｔｈ１との差分ΔＶ（＝｜Ｖｓ｜−｜Ｖｔｈ１｜）についての積分値（時間積分値）Ｖｓｍを算出すると共に算出時点での時間ｔに対応させて記憶部に記憶させる積分値記憶処理と、第１期間Ｔ１，Ｔ２の各終了時点において、第１期間Ｔ１，Ｔ２に記憶された積分値Ｖｓのうちの最終時間積分値（上記の例では、第１期間Ｔ１では時間ｔ１２における積分値Ｖｓｍ１２、第２期間Ｔ２では時間ｔ３２における積分値Ｖｓｍ３２）の実質的に半分となる積分値Ｖｓｍに対応する時間を交流電圧信号Ｓ１の第１期間Ｔ１での第１ピーク値時間ｔｐ１および第２期間Ｔ２での第２ピーク値時間ｔｐ２として特定するピーク検出処理を実行し、位相検出処理において、閾値Ｖｔｈ１が規定された交流電圧信号Ｓ１の一方の極性を示す極性情報（第２ピーク値時間ｔｐ２での位相（基準位相θｒ）を示す情報）、新たな波形値Ｖｓを入力した時間ｔと第２ピーク値時間ｔｐ２との間の時間差Δｔ（＝ｔ−ｔｐ２）、およびピーク値時間差Δｔｐ（＝ｔｐ２−ｔｐ１）に基づいて、時間ｔでの交流電圧信号Ｓ１の位相θを検出する。
【００８０】
したがって、この正弦波信号位相検出装置としての極性検出部１０によれば、交流電圧信号Ｓ１に重畳する虞のあるノイズの影響を受けにくい高電圧に規定された閾値Ｖｔｈ１に基づいて算出される波形値Ｖｓと閾値Ｖｔｈ１との差分ΔＶを使用し、かつこの差分ΔＶを積分することでノイズの影響を一層低減し得る積分値Ｖｓｍを使用して、交流電圧信号Ｓ１の位相θを検出するため、ノイズの影響の少ない状態で、位相θを正確に検出することができる。また、このように正確な位相θに基づいて、交流電圧信号Ｓ１の極性を正確に示す極性信号Ｓ２を出力することができる。これにより、この極性検出部１０を備えたコンバータ１によれば、このノイズの影響の少ない極性信号Ｓ２に基づいて、各スイッチ素子５ａ，５ｂを電流臨界モードで正確に動作させることができる。
【００８１】
なお、上記の正弦波信号位相検出装置としての極性検出部１０では、第１閾値としての閾値Ｖｔｈ１を、交流電圧信号Ｓ１の正極性側に規定する構成を採用したが、交流電圧信号Ｓ１の一方の極性側としての負極性側に規定する構成を採用することもできる。図示はしないが、この構成を採用した場合にも、極性検出部１０は、交流電圧信号Ｓ１の正極性側に閾値Ｖｔｈ１を規定する上記の構成と同様にして、ピーク値時間特定処理７０において交流電圧信号Ｓ１の１周期分だけ離れた２つのピーク値時間ｔｐ１，ｔｐ２を特定できる。このことから、極性検出部１０は、第１閾値としての閾値Ｖｔｈ１が規定された交流電圧信号Ｓ１の一方の極性を示す極性情報（この場合には、負極性を示す極性情報に関連して予め規定されている第２ピーク値時間ｔｐ２での位相（基準位相θｒ＝２７０°）を示す情報）、新たな波形値Ｖｓを入力した時間ｔと第２ピーク値時間ｔｐ２との間の時間差Δｔ（＝ｔ−ｔｐ２）、およびピーク値時間差Δｔｐに基づいて、時間ｔでの交流電圧信号Ｓ１の位相θを、下記式に基づいて検出（算出）することができる。
θ＝｛θｒ＋Δｔ／（ｔｐ２−ｔｐ１）×３６０｝ｍｏｄ３６０
＝｛２７０＋Δｔ／（ｔｐ２−ｔｐ１）×３６０｝ｍｏｄ３６０
【００８２】
また、交流電圧信号Ｓ１の一方の極性側にのみ第１閾値としての閾値Ｖｔｈ１を１つだけ規定する構成について上記したが、正弦波信号位相検出装置としての極性検出部１０は、図１１に示すように、交流電圧信号Ｓ１の一方の極性側（例えば、正極性側）に第１閾値としての閾値Ｖｔｈ１を規定すると共に、交流電圧信号Ｓ１の他方の極性側（例えば、負極性側）に第２閾値としての閾値Ｖｔｈ２を規定する構成を採用することもできる。この場合、閾値Ｖｔｈ１の絶対値と閾値Ｖｔｈ２の絶対値とを同じ値とする構成でもよいし、異なる値とする構成でもよい。
【００８３】
この構成を採用した極性検出部１０は、第１期間Ｔ１において実行するピーク値時間特定処理７０では、上記した構成（第１閾値としての閾値Ｖｔｈ１を交流電圧信号Ｓ１の正極性側に規定する構成）のときと同様にして第１ピーク値時間ｔｐ１を特定する。また、図１２に示すように、時間ｔ２１から時間ｔ３２までの第２期間Ｔ２に亘り、波形値Ｖｓの絶対値が閾値Ｖｔｈ２の絶対値以上となる状態が継続するときには（なお、この例では、理解の容易のため、第１閾値としての閾値Ｖｔｈ１を交流電圧信号Ｓ１の正極性側に規定する上記構成での第２期間Ｔ２と同じ個数（第１期間Ｔ１のときと同数）の波形値Ｖｓが入力されるものとしているが、各閾値Ｖｔｈ１，Ｖｔｈ２が異なるときには、波形値Ｖｓの個数は異なるものとなる）、極性検出部１０は、時間ｔ２１から時間ｔ３２までの第２期間Ｔ２に亘り、新たな波形値Ｖｓを入力する都度、ピーク値時間特定処理７０における第２積分値記憶処理を実行する。これにより、各時間ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２において、各時間ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２での波形値Ｖｓ２１，Ｖｓ２２，・・・，Ｖｓ３１，Ｖｓ３２に基づいて、差分ΔＶ２１，ΔＶ２２，・・・，ΔＶ３１，ΔＶ３２（図１２参照）が算出されると共に、積分値Ｖｓｍ２１（＝Ｖｓｍの初期値（＝０）＋ΔＶ２１），Ｖｓｍ２２（＝Ｖｓｍ２１＋ΔＶ２２），・・・，Ｖｓｍ３１（＝Ｖｓｍ３０＋ΔＶ３１），Ｖｓｍ３２（＝Ｖｓｍ３１＋ΔＶ３２）が算出されて、図７に示すように、各積分値Ｖｓｍ２１，Ｖｓｍ２２，・・・，Ｖｓｍ３１，Ｖｓｍ３２が対応する波形値Ｖｓ２１，Ｖｓ２２，・・・，Ｖｓ３１，Ｖｓ３２と共に、各時間ｔ２１，ｔ２２，・・・，ｔ３１，ｔ３２に対応させられて記憶部に記憶される。
【００８４】
これにより、極性検出部１０は、続いて、第２ピーク検出処理を実行することにより、第２期間Ｔ２に記憶された積分値Ｖｓｍ２１〜Ｖｓｍ３２のうちの最終時間積分値（本例では、時間ｔ３２に対応する積分値Ｖｓｍ３２）の実質的に半分となる積分値Ｖｓｍに対応する時間（期間Ｔｘの中間点ｔｃと実質的に同一となる時間）を交流電圧信号Ｓ１の第２期間Ｔ２での第２ピーク値時間ｔｐ２として特定して記憶部に記憶する。つまり、極性検出部１０は、交流電圧信号Ｓ１の１／２周期分だけ離れた２つのピーク値時間ｔｐ１，ｔｐ２を特定できる。このことから、極性検出部１０は、第２期間Ｔ２を規定するための第２閾値としての閾値Ｖｔｈ２が規定された交流電圧信号Ｓ１の極性を示す極性情報（この場合には、負極性を示す極性情報に関連して予め規定されている第２ピーク値時間ｔｐ２での位相（基準位相θｒ＝２７０°）を示す情報）、新たな波形値Ｖｓを入力した時間ｔと第２ピーク値時間ｔｐ２との間の時間差Δｔ（＝ｔ−ｔｐ２）、およびピーク値時間差Δｔｐに基づいて、時間ｔでの交流電圧信号Ｓ１の位相θを、下記式に基づいて検出（算出）することができる。
θ＝｛θｒ＋Δｔ／（ｔｐ２−ｔｐ１）×１８０｝ｍｏｄ３６０
＝｛２７０＋Δｔ／（ｔｐ２−ｔｐ１）×１８０｝ｍｏｄ３６０
【００８５】
この交流電圧信号Ｓ１の各極性側（正極性側と負極性側）に閾値Ｖｔｈ１，Ｖｔｈ２を規定する構成の正弦波信号位相検出装置としての極性検出部１０においても、交流電圧信号Ｓ１に重畳する虞のあるノイズの影響を受けにくい高電圧に規定された各閾値Ｖｔｈ１，Ｖｔｈ２に基づいて算出される波形値Ｖｓと各閾値Ｖｔｈ１，Ｖｔｈ２との差分ΔＶを使用し、かつこの差分ΔＶを積分することでノイズの影響を一層低減し得る積分値Ｖｓｍを使用して、交流電圧信号Ｓ１の位相θを検出するため、ノイズの影響の少ない状態で、位相θを正確に検出することができる。また、この極性検出部１０によれば、交流電圧信号Ｓ１の一方の極性側にのみ閾値Ｖｔｈ１を規定する構成よりも、より早く交流電圧信号Ｓ１の位相θの検出を開始することができる。また、このように正確な位相θに基づいて、交流電圧信号Ｓ１の極性を正確に示す極性信号Ｓ２を出力することができる。これにより、この極性検出部１０を備えたコンバータ１においても、このノイズの影響の少ない極性信号Ｓ２に基づいて、各スイッチ素子５ａ，５ｂを電流臨界モードで正確に動作させることができる。
【００８６】
また、上記の正弦波信号位相検出装置としての極性検出部１０では、積分値記憶処理（第１期間Ｔ１での第１積分値記憶処理や第２期間Ｔ２での第２積分値記憶処理）において、算出した積分値Ｖｓｍを、この積分値Ｖｓｍの算出時間（算出時点での時間）に対応させて記憶部に記憶させ、ピーク検出処理（第１期間Ｔ１での第１ピーク検出処理や第２期間Ｔ２での第２ピーク検出処理）において、最終時間積分値の実質的に半分となる積分値Ｖｓｍに対応する時間を記憶部を参照して求めて、第１期間Ｔ１での第１ピーク値時間ｔｐ１や第２期間Ｔ２での第２ピーク値時間ｔｐ２として特定する構成を採用しているが、積分値記憶処理において、算出した積分値Ｖｓｍだけを記憶部に記憶させる構成（積分値Ｖｓｍの算出時間を記憶させない構成）においても、各期間Ｔ１，Ｔ２での第１ピーク値時間ｔｐ１および第２ピーク値時間ｔｐ２を特定することもできる。
【００８７】
例えば、図４に示す第１期間Ｔ１を例に挙げて説明すると、時間ｔ１３に開始するピーク検出処理（第１ピーク値時間ｔｐ１を特定するための第１ピーク検出処理）において、最終時間積分値の半分となる積分値Ｖｓｍを算出し、この半分の積分値Ｖｓｍに最も近い積分値Ｖｓｍを記憶部を参照して実質的に半分となる積分値Ｖｓｍとして特定し、この特定した積分値Ｖｓｍから最終時間積分値までの積分値の個数、Ａ／Ｄ変換部１５のサンプリング周期Ｔｓｐ（波形値Ｖｓの出力間隔）および時間ｔ１３に基づいて、第１ピーク値時間ｔｐ１を特定する構成を採用することもできる。
【００８８】
また、上記した正弦波信号位相検出装置としての極性検出部１０を、スイッチング電源装置の一例としてのブリッジレストーテムポール力率改善コンバータに適用した例について説明したが、入力される交流入力電圧Ｖａｃなどの正弦波信号の極性を検出する必要のある他の形式のスイッチング電源装置に適用できるのは勿論である。また、上記の極性検出部１０については、極性検出処理の実行を省いて、位相検出処理の実行までとして、検出した位相θを出力する正弦波信号位相検出装置として構成することもできる。
【００８９】
なお、閾値Ｖｔｈについては、予め規定しておく上記の構成に代えて、極性検出部１０が、波形値Ｖｓに基づいて交流電圧信号Ｓ１の振幅を検出すると共に、検出した振幅に応じて閾値Ｖｔｈを決定する構成（例えば、決定した振幅の上記の範囲（３０％以上８０％以下）内に含まれる所定の電圧値を閾値Ｖｔｈとして決定する構成）を採用することもできる。この構成を採用することにより、正弦波信号位相検出装置としての極性検出部１０は、異なる振幅の交流電圧信号Ｓ１に対しても、好ましい閾値Ｖｔｈを自動的に決定して、各ピーク値時間ｔｐ１，ｔｐ２、交流電圧信号Ｓ１の位相θ、ひいては交流電圧信号Ｓ１の極性を正確に検出することが可能となる。
【符号の説明】
【００９０】
１  コンバータ
４  昇圧インダクタ
５  スイッチ回路部
５ａ，５ｂ  スイッチ素子
６，７  整流素子
１０  極性検出部
１１  電流検出部
１２  目標電流信号生成部
１３  ゼロ電流検出部
１４  駆動信号生成部
Ｓ２  極性信号
Ｓ９ａ，Ｓ９ｂ  駆動信号
Ｓｚ１，Ｓｚ２  検出パルス
Ｖａｃ  交流入力電圧
Ｖｄｃ  直流出力電圧
【図１】
0006988649.tif 000002
【図２】
0006988649.tif 000003
【図３】
0006988649.tif 000004
【図４】
0006988649.tif 000005
【図５】
0006988649.tif 000006
【図６】
0006988649.tif 000007
【図７】
0006988649.tif 000008
【図８】
0006988649.tif 000009
【図９】
0006988649.tif 000010
【図１０】
0006988649.tif 000011
【図１１】
0006988649.tif 000012
【図１２】
0006988649.tif 000013