(57)【特許請求の範囲】
【請求項１】
出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタを有するブリッジ回路を駆動するとともに、第１端が前記出力端子に結合されている当該第１端と第２端とを有するブートストラップキャパシタを充電するドライバ回路であって、このドライバ回路が
電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、
前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュールであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆動モジュールと、
前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附勢するためにこのブートストラップキャパシタに結合されるようになっている上側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有する当該上側駆動モジュールと、
LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブートストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース電極と、前記ブートストラップキャパシタの前記第２端に結合されるようになっているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有し、このバックゲート及び前記ドレイン電極に寄生トランジスタが接続されている当該ブートストラップダイオードエミュレータ手段と
を具えている当該ドライバ回路において、
前記バックゲート電極をバイアスするとともに前記寄生トランジスタが前記ブートストラップキャパシタから分路除去するおそれのある電流を制限するバイアス兼制限手段が前記バックゲート及び前記ドレイン電極に結合されていることを特徴とするドライバ回路。
【請求項２】
請求の範囲１に記載のドライバ回路において、前記バイアス兼制限手段が、前記バックゲートに接続されたクランピングトランジスタ及び電流源を有していることを特徴とするドライバ回路。
【請求項３】
請求の範囲２に記載のドライバ回路において、前記電流源が電流ミラー回路を有していることを特徴とするドライバ回路。
【請求項４】
請求の範囲１〜３のいずれか一項に記載のドライバ回路において、前記負荷制御回路は、前記下側電圧ラインと前記制御電圧との間の電圧範囲を有するバッファ出力信号を生じるバッファ増幅器と、このバッファ増幅器の電圧範囲を前記のゲート電極に結合された点と前記のソース電極との間の電圧差の範囲に変換する変換手段とを有していることを特徴とするドライバ回路。
【請求項５】
請求の範囲４に記載のドライバ回路において、前記変換手段が容量性手段を有していることを特徴とするドライバ回路。
【請求項６】
請求の範囲１〜５のいずれか一項に記載のドライバ回路において、前記負荷制御回路が更に、ドレイン及びゲート電極間に結合された前記LDMOSトランジスタのミラーキャパシタンスに流れる変位電流に応答して前記LDMOSトランジスタの前記ソース電極に前記ゲート電極をクランプする手段を有していることを特徴とするドライバ回路。
【請求項７】
請求の範囲６に記載のドライバ回路において、前記ソース電極に前記ゲート電極をクランプする前記手段がPNPトランジスタを有していることを特徴とするドライバ回路。
【請求項８】
請求の範囲１〜７のいずれか一項に記載にドライバ回路において、前記LDMOSトランジスタのバックゲート及びソース電極間に容量性手段が結合されていることを特徴とするドライバ回路。
【請求項９】
請求の範囲１〜８のいずれか一項に記載のドライバ回路において、このドライバ回路が単一チップに集積化されていることを特徴とするドライバ回路。
【請求項１０】
ブリッジ回路と請求の範囲１〜９のいずれか一項に記載のドライバ回路とを具えるランプ点灯用安定器回路。」
【発明の詳細な説明】
本発明は出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタを有するブリッジ回路を駆動するとともに、第１端が前記出力端子に結合されている当該第１端と第２端とを有するブートストラップキャパシタを充電するドライバ回路であって、このドライバ回路が
電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、
前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュールであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆動モジュールと、
前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附勢するためにこのブートストラップキャパシタに結合されるようになっている上側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有する当該上側駆動モジュールと、
LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブートストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース電極と、前記ブートストラップキャパシタの前記第２端に結合されるようになっているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有するドライバ回路に関するものである。
このようなドライバ回路は本出願の優先日後に発行された米国特許第5,373,435号明細書から既知である。ブリッジ回路は、放電ランプ用の電子安定器、切換モード電源、モータ駆動及びDC−AC変換器に用いうる。上側駆動モジュールはモノリシック集積回路中に形成された絶縁されているウェル内に設けられており、LDMOSトランジスタはこのウェルの周縁の一部に沿って形成されている。LDMOSトランジスタを通る電流はウェルの周縁に対し垂直に流れ、所要の電流を流す容量はウェルの周縁に沿うLDMOSトランジスタを充分な長さに選択することにより得られるようにしている。LDMOSトランジスタの降伏電圧はウェルの周縁の絶縁特性によって決まる。その理由は、LDMOSトランジスタを形成するのに用いられる構造に等価の構造がウェルの周縁に浮動ウェルを形成する為である。
ブートストラップダイオードエミュレータを用いることにより、単一チップ上のドライバ回路以外の素子と一緒にこのエミュレータを実現しうるという重要な利点が得られる。この場合、個々の素子を用いる場合よりも廉価で信頼的な方法でダイオード機能を実現しうる。
上述したダイオードエミュレータ手段と関連する欠点は、LDMOS装置に固有の寄生トランジスタがあるということであり、これら寄生トランジスタの１つは寄生PNPトランジスタであり、そのエミッタ及びベースはそれぞれLDMOSトランジスタのバックゲート及びドレインであり、そのコレクタはICの基板である。充電サイクル中のLDMOSトランジスタの起動に当って、寄生PNPトランジスタがある程度の電流をバックゲートから基板に分路し、ブートストラップキャパシタを充電するために得られる電流を減少させるということを確かめた。
本発明の目的は、ブートストラップダイオードエミュレータがより一層有効にブートストラップキャパシタを充電するドライバ回路を提供せんとするにある。
本発明は、出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタを有するブリッジ回路を駆動するとともに、第１端が前記出力端子に結合されている当該第１端と第２端とを有するブートストラップキャパシタを充電するドライバ回路であって、このドライバ回路が
電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、
前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュールであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆動モジュールと、
前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附勢するためにこのブートストラップキャパシタに結合されるようになっている上側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有する当該上側駆動モジュールと、
LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブートストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース電極と、前記ブートストラップキャパシタの前記第２端に結合されるようになっているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有し、このバックゲート及び前記ドレイン電極に寄生トランジスタが接続されている当該ブートストラップダイオードエミュレータ手段と
を具えている当該ドライバ回路において、
前記バックゲート電極をバイアスするとともに前記寄生トランジスタが前記ブートストラップキャパシタから分路除去するおそれのある電流を制限するバイアス兼制限手段が前記バックゲート及び前記ドレイン電極に結合されていることを特徴とする。
これらのバイアス兼制限手段を用いることにより、バックゲート電極からLDMOSトランジスタに流れる電流を可成り抑圧しうるということを確かめた。
前記バイアス兼制限手段が前記バックゲート電極に接続されたクランピングトランジスタ及び電流源を有する場合には、LDMOSトランジスタのバックゲート電極から寄生トランジスタを経て流れる電流の量の極めて有効な抑圧を達成しうる。前記電流源は電流ミラー回路を有するようにするのが好ましい。
前記負荷制御回路は、前記下側電圧ラインと前記制御電圧との間の電圧範囲を有するバッファ出力信号を生じるバッファ増幅器と、このバッファ増幅器の電圧範囲を前記のゲート電極に結合された点と前記のソース電極との間の電圧差の範囲に変換する変換手段とにより、比較的簡単且つ信頼的に実現しうる。前記変換手段は容量性手段を有するのが好ましい。
ドレイン及びゲート電極間に結合された前記LDMOSトランジスタのミラーキャパシタンスを流れる変位電流に応答してこのLDMOSトランジスタのゲート電極をそのソース電極にクランプする手段を前記負荷制御回路に設けることにより、下側パワートランジスタがターン・オフする際に生じるスパイク電圧に応答してLDMOSトランジスタが導通状態に擬似駆動されるのを阻止することができる。クランプするためのこれらの手段はPNPトランジスタを用いて実現するのが好ましい。
ドレインにおける電圧過渡状態中にバックゲートが注入する電荷を収集するために、前記LDMOSトランジスタのバックゲート及びソース電極間に容量性手段を設けることができる。
以下、図面を用いて本発明の実施例を説明する。図中、
図１は、集積回路チップ中に設けられている素子をICで示す破線ブロックで囲んでいる本発明のドライバ回路を示す回路図であり、
図２は、高電圧LDMOSトランジスタT3を形成する細長領域を有する図１の破線ブロックICに相当する集積回路チップを示す平面図である。
図１を参照するに、この図１には、高電圧モノリシック集積回路ICに含まれる本発明によるドライバ回路が示されており、高電圧（約500ボルトまで）直流電源の両端間に直列に接続されたパワーMOSFET  T1及びT2より成る外部の半ブリッジ回路を駆動するように接続されている。この半ブリッジ回路とドライバ回路との一般的な回路構成は前記の米国特許第4,989,127号明細書に開示されているのと同じであり、本発明によれば、チップ上（オンチップ）のブートストラップダイオードエミュレータBDEを設けるという点でこの米国特許の構成と相違する。
半ブリッジ回路では、パワートランジスタT1を上側トランジスタと称する。その理由は、そのドレイン電極が図１に電位Vccで示す直流電源の高電位側すなわち上側電圧ラインに接続されている為である。又、パワートランジスタT2は下側トランジスタと称する。その理由は、そのソース電極が図１に接地電位として示す直流電源の低電位側すなわち下側電圧ラインに接続されている為である。上側トランジスタT1のソース電極と下側トランジスタT2のドレイン電極とは半ブリッジ回路の出力端子OUTに結合され、この出力端子は負荷LDの一端にも接続されている。ガス入放電ランプに電力を与える場合のような電力供給分野では、負荷の他端を、直流電源の両端間の容量性分圧器（図示せず）の中間点に接続することにより電源電圧の半分の電位に維持することができる。周知のように、トランジスタT1及びT2は（20KHzより高い）高周波の繰返しサイクルに対し、例えば100KHz程度で切換えモードで動作し、約50ナノ秒程度の比較的短かい不感帯間隔だけ互いに分離されている、１サイクル中の２つの期間すなわち位相のうちの異なる１つの間に各トランジスタがターン・オン（すなわち導通状態に駆動）される。多くの分野では負荷LDが幾分誘導性のインピーダンスを有している為に電流の遮断時に生じるスイッチング過渡電圧がトランジスタT1及びT2のそれぞれの固有の基板ダイオードD1及びD2により制限される。ダイオードD1は、下側のパワートランジスタT2がターン・オフした際に出力端子OUTに生じる正の過渡電圧を制限するためのものであり、ダイオードD2は上側のパワートランジスタT1がターン・オフした際に出力端子に生じる負の過渡電圧を制限するためのものである。
これらのサイクルは制御器CONにより確立され、この制御器CONは外部入力信号INに応答して、下側トランジスタT2の導通状態を制御する本来２進の命令信号INL及びその反転信号INNLを生じるとともに、レベルシフタLSを介して上側トランジスタT1の導通状態を制御するパルス命令信号TON及びTOFFを生じる。命令信号INLは、下側トランジスタT2を導通状態に駆動する必要がある場合の時間間隔すなわち位相中のみ１つの２進状態を有する。命令信号TON及びTOFFは雑音及び過渡状態を無くす目的でパルスの形態で生ぜしめられる。これら命令信号TON及びTOFFは上側トランジスタT1をターン・オン及びターン・オフすべき瞬時をそれぞれ表わす。下側トランジスタ命令信号INL及びINNLは下側駆動モジュールDLに供給され、このモジュールDLはこれら信号に応答して、これら信号により規定される位相中のみ下側トランジスタT2をターン・オンさせるようにこの下側トランジスタのゲートGLを駆動する。同様に、上側トランジスタ命令信号TON及びTOFFが上側駆動モジュールDUに供給され、このモジュールはこれら信号に応答して、これら信号により規定される位相中上側トランジスタT1をターン・オンさせるようにこの上側トランジスタのゲートGUを駆動する。上側駆動モジュールDU内のR/Sフリップフロップ（図示せず）が命令信号TON及びTOFFをINL及びINNLに類似する２進形態に変換し、上側駆動モジュールのバランスが下側駆動モジュールDLと同じ設計となるようにしうる。
下側駆動モジュールDLは比較的低い電源電圧Vdd、例えば12ボルトで附勢され、上側駆動モジュールは、可成りの面積を犠牲にして集積回路IC中に製造するにはあまりにも大きすぎる70nFの程度のキャパシタンスを有する外部のブートストラップキャパシタC1の両端間の電圧V1により附勢される。ブートストラップキャパシタC1の一端はチップ上のブートストラップダイオードエミュレータBDEを経て電源電圧Vddに結合され、下側トランジスタT2が導通状態にある際に出力端子OUTがほぼ接地電位に維持された場合に充電電流をキャパシタC1に流し、電圧V1をVddよりもBDE及びT2の両端間のほんのわずかの電圧降下だけ小さい電圧にする。
次に図２をも参照するに、既知のように、上側駆動モジュールDUは、集積回路チップIC内の絶縁ウェルWL内に、例えばＰ側分離領域により囲まれたＮ側ウェル内に形成されたCMOS回路を有する。従って、ウェルWLはLDMOSトランジスタを得るのに用いるのと同様な構造により集積回路のバランスから絶縁される。高電圧ダイオードは、基板電流を大きくする為に接合分離技術で集積化することができない。これにより他の回路の動作を不能にするおそれがある。本発明の原理によれば、チップ上に設けたブートストラップダイオードエミュレータがウェルWLの周縁に沿って形成されたLDMOSトランジスタT3を有する。LDMOSトランジスタT3は（500ボルトを越える）ウェルの分離電圧と同程度の降伏電圧を固有的に有しており、電流はウェルの周縁に対し直角に流れる為に、ウェルの周縁の大きさを選択してこの周縁に沿ってLDMOSトランジスタT3を形成することにより、流れる電流容量を適切に得ることができる。更に、LDMOSトランジスタT3の形成には追加面積の犠牲を必要としない。しかし、このトランジスタT3を駆動する回路に対し、集積回路上にわずかな追加の面積を必要とする為、下側トランジスタT2が導通状態に駆動された場合のみこのLDMOSトランジスタT3を導通状態にする。
図１に示すように、LDMOSトランジスタT3は種々の固有の又は寄生の素子を有する理想的な装置として示してある。寄生のPNPトランジスタT5があり、そのエミッタ及びベース電極はLDMOSトランジスタT3のバックゲート電極Ｂ及びドレイン電極Ｄであり、トランジスタT5のコレクタ電極は接地されている。このコレクタ電極が接地されている理由は、集積回路ICの基板が接地されている為である。LDMOSトランジスタT3は、バックゲート及びドレイン間の寄生キャパシタCBDと、ゲート及びドレイン間のCGDと、理想的なLDMOSトランジスタのドレイン電極及びその実際のドレイン電極Ｄ′間の固有の抵抗Rdriftとをも有する。この抵抗はLDMOSトランジスタの幅及び動作温度により決定される。
LDMOSトランジスタの幅は適用分野に基づいて選択される。LDMOSトランジスタ（75μｍのリフト領域）の室温での代表的なRonはこの幅の1mm当り300Ωである。
LDMOSトランジスタT3は、そのソース電極ＳがVddに接続され、その実際のドレイン電極Ｄ′がブートストラップキャパシタC1の高電圧側に接続されてソースホロワ構造で動作する。トランジスタT3がターン・オンするのに応答して、ブートストラップキャパシタC1が充電されてドレイン電極ＤがVddに上昇する。トランジスタT3のターン・オン開始に当っては、寄生トランジスタT5によりそのエミッタからそのコレクタに流される電流を制限する必要がある。その理由は、この寄生トランジスタの導通によりブートストラップキャパシタC1を充電するために得られる電流を分路する為である。又、充電サイクル中の常規動作中トランジスタT3のバックゲートを適切にバイアスする必要もある。このバイアスは常規動作中バックゲートをバイアス電圧にクランプするためのPNPトランジスタT6を設けることにより行ない、電流源によりバックゲートに給電して寄生トランジスタに流れる電流を制限する。クランピングトランジスタT6のエミッタはバックゲートＢ（従って寄生トランジスタT5のエミッタ）と、FETトランジスタT8の電流を反射することにより電流源として作用するFETトランジスタT7のドレインとに接続されている。トランジスタT6のコレクタは接地され、そのベースはトランジスタT7,T8のゲートとトランジスタT8のドレインと、電流源CSの一端とに接続されている。トランジスタT6のベースにおける電圧は低オーム抵抗性として一定のクランプレベルを得るようにする必要がある。電流源CSの他端は接地する。トランジスタT7,T8のソースはLDMOSトランジスタT3のソースに接続されている。
更に、LDMOSトランジスタT3のバックゲート及びソース間にキャパシタC3が接続されている。
電流源CSの電流はトランジスタT8を流れ、電流ミラー作用の反射により同じ電流がトランジスタT7を流れることに注意すべきである。
キャパシタC3は、トランジスタT3のドレインにおける電圧の過渡状態中にバックゲートが注入する電荷を収集するものである。バックゲートＢはトランジスタT3のソースＳに対して負にバイアスされた状態に維持することが重要である。キャパシタC3の値はLDMOSトランジスタT3の幅に比例する。前述したように、この幅は実際の適用分野によって決まる。
バックゲートのバイアスの結果、LDMOSトランジスタT3をターン・オンさせるのに4Vのゲート−ソース電圧を必要とする。下側のパワートランジスタT2を導通状態に駆動する際にLDMOSトランジスタT3をターン・オンさせるために、下側駆動命令信号INLをバッファ増幅器BUFに供給し、このバッファ増幅器が、下側のパワートランジスタT2を導通状態に駆動する際に電圧Vddにありそれ以外で零ボルトにある信号をバッファ増幅器の出力端OBに生じるようにする。この電圧は比較的小さな第２のブートストラップキャパシタC2の一端に供給される。このキャパシタC2の他端ＰはダイオードD4を経て電源電圧Vddの点に結合されている。ブートストラップキャパシタC2はトランジスタT3のゲートキャパシタンスの少なくとも５倍のキャパシタンスを有する。バッファ増幅器BUFは、第２のブートストラップキャパシタC2がダイオードD4を経てVddよりも１ダイオード降下分だけ低い電圧V2に充電される程度に充分低い出力インピーダンスを有する。このようにすることにより、バッファ増幅器の出力端OBにおける電圧の範囲（１ダイオード降下分よりも大きい）を点ＰとLDMOSトランジスタT3のソース電極Ｓとの間の電圧差の範囲に変える効果を生じる。点Ｐは約5KΩの抵抗Ｒを経てトランジスタT3のゲート電極Ｇに接続されている。この抵抗は、エミッタ、ベース及びコレクタがそれぞれトランジスタT3のゲート電極、点Ｐ及びVddの点に接続されているPNPトランジスタT4をターン・オンさせる電圧を発生させるのに用いられる。出力端OUTにおけるスイッチング過渡電圧によるLDMOSトランジスタT3の擬似ターン・オンを阻止するために、トランジスタT4がCGDを経るミラー電流による抵抗Ｒの両端間の電圧に応答してトランジスタT3のゲートをVddに積極的に降下させる。さもないと、出力端OUTにおける出力電圧が零からVccへ変化し、LDMOSトランジスタT3のドレイン電極が対応する電圧範囲に亘って変化する場合の大きな正の電圧変化により生じるこの電流により、ゲート容量をターン・オンレベルに充電せしめてしまう。その結果、ブートストラップダイオードエミュレータBDEはブートストラップダイオードが導通する時にのみ導通し、ブートストラップキャパシタC1を正しく充電させる。
本発明によればその目的があらゆる点で満足されること明らかである。更に、本発明を詳細に説明したが、その原理の適用分野は更に広いものである。従って、本発明の範囲を逸脱することなく種々の変更を加えうること勿論である。
【図１】
0003604148.tif 000002
【図２】
0003604148.tif 000003