(57)【特許請求の範囲】
【請求項１】
入力された高周波信号を増幅する高周波増幅器と、この高周波増幅器からの高周波信号が周波数変換された中間周波信号を増幅する中間周波増幅器との夫々に、自動利得制御信号を供給して上記両増幅器の利得制御を行う自動利得制御回路において、
上記中間周波増幅器の出力信号のレベルに応じた検出信号の値と基準信号の値とを比較して、比較結果を表す信号を出力する比較手段と、
上記検出信号と基準信号とが入力されると共に、上記比較手段の出力信号に基づいて、上記検出信号の値が上記基準信号の値より大きい場合には、上記検出信号を選択して出力する一方、上記検出信号の値が上記基準信号の値以下である場合には、上記基準信号を選択して出力する第１信号選択手段と、
上記検出信号と基準信号とが入力されると共に、上記比較手段の出力信号に基づいて、上記検出信号の値が上記基準信号の値より大きい場合には、上記基準信号を選択して出力する一方、上記検出信号の値が上記基準信号の値以下である場合には、上記検出信号を選択して出力する第２信号選択手段と、
上記第１信号選択手段からの出力値に第１の所定値を乗算する第１乗算手段と、
上記第１乗算手段からの出力値に第２の所定値を加えて上記自動利得制御信号として上記高周波増幅器に出力する第１加算手段と、
上記第２信号選択手段からの出力値に第３の所定値を乗算する第２乗算手段と、
上記第２乗算手段からの出力値に第４の所定値を加えて上記自動利得制御信号として上記中間周波増幅器に出力する第２加算手段を備えて、
上記第１の所定値は、上記検出信号の値が上記基準信号の値より大きい場合における上記検出信号の電圧変化量に対する上記自動利得制御信号の電圧変化量の比を定めるように設定され、
上記第３の所定値は、上記検出信号の値が上記基準信号の値以下である場合における上記検出信号の電圧変化量に対する上記自動利得制御信号の電圧変化量の比を定めるように設定され、
上記第２,第４の所定値は、上記検出信号が上記基準信号に等しい場合における上記自動利得制御信号の電圧を定めるように設定される
ことを特徴とする自動利得制御回路。
【請求項２】
請求項１に記載の自動利得制御回路において、
上記高周波増幅器に入力される高周波信号のチャンネル毎に上記第１乃至第４の所定値の最適値を格納した記憶手段を備えて、
上記第１乗算手段,第１加算手段,第２乗算手段および第２加算手段は、上記高周波信号のチャンネルに応じて上記記憶手段から読み出された上記第１乃至第４の所定値の最適値を用いて上記演算を行うようになっていることを特長とする自動利得制御回路。
【請求項３】
請求項１あるいは請求項２に記載の自動利得制御回路を搭載したことを特徴とする衛星放送受信チューナ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばデジタル地上波やデジタル衛星放送等の受信機に用いられると好適な自動利得制御(以下、ＡＧＣと言う)回路に関し、特には、高周波増幅器および中間周波増幅器の自動利得制御を行うＡＧＣ回路に関する。
【０００２】
【従来の技術】
ＡＧＣ回路は、高周波入力信号を増幅する増幅器の利得を制御し、信号レベルを一定にする回路である。このＡＧＣ回路が搭載されている衛星放送受信チューナは、高周波信号から低周波信号への周波数変換,帯域制限および増幅を行なうアナログ部と、検出した入力信号のレベルに応じたＡＧＣ信号を上記アナログ部に出力するデジタル部とに分けられる。
【０００３】
上記増幅器は、上記ＡＧＣ信号によってゲインリダクションが掛けられるとＮＦ(雑音指数)が悪くなる。一方、入力信号のレベルが高くなると出力信号の歪みが起きるという特性を有している。尚、複数の増幅器が縦列接続している場合には、全体のＮＦは前段の増幅器のＮＦが効いてくる。
【０００４】
上記ＡＧＣ回路においては、入力信号のレベルが低い場合には、増幅器全体のＮＦが良くなるように前段の高周波増幅器にはゲインリダクションが掛からず最大ゲインになるようにし、後段の中間周波増幅器にはゲインリダクションを掛けて利得制御を行なうにしている。これに対して、入力信号のレベルが高い場合には、上記中間周波増幅器で歪みが起きないように上記高周波増幅器にゲインリダクションを掛けて、上記中間周波増幅器のゲインを一定にして利得制御を行なうのが望ましい。これをディレードＡＧＣと呼ぶ(図２参照)。
【０００５】
図３は、従来のＡＧＣ回路が搭載された衛星放送受信チューナのブロック図である。図３において、２,４,７は要望する帯域のみを通過させる帯域通過フイルタである。特に、４は、通過帯城の中心周波数を可変できる可変型帯域通過フィルタである。さらに、１１は、特定周波数以下の信号のみを通過させる低域通過フィルタである。また、３は利得可変型の高周波増幅器であり、８は利得可変型の中間周波増幅器である。また、５,９は周波数変換を行なうためのミキサである。また、６,１０はミキサ５,９にローカル信号を与える信号源である。上記構成に、Ａ/Ｄコンバータ１２,Ｄ/Ａコンバータ１９,増幅器２０,抵抗２１およびコンデンサ２２を含めた部分が上記アナログ部である。
【０００６】
これに対して、上記デジタル部は、振幅検出器１３、加減算器１４,１５、遅延回路１６、乗算器１８で構成される。尚、加算器１５と遅延回路１６とでループを組むことによって積分器を形成している。
【０００７】
上記構成において、受信された高周波信号が入力端子１に入力されると、帯城通過フィルタ２によって対象信号が取り出される。そして、高周波増幅器３によって増幅された後、可変型帯域通過フィルタ４によって希望チャンネルの信号が取り出される。ミキサ５は、信号源６からのローカル信号と帯城通過フィルタ４を通過した後の高周波信号とを混合して周波数変換を行う。そして、帯域通過フィルタ７によって高周波成分を除去することによって、受信された高周波信号が中間周波信号に変換される。こうして得られた中間周波信号は、中間周波増幅器８によってさらに増幅され、ミキサ９によって信号源１０からのローカル信号と混合されて低周波信号へ周波数変換される。そして、低域通過フィルタ１１によって高周波成分が除去され、Ａ/Ｄコンバータ１２によってディジタル信号に変換されて上記デジタル部に入力される。
【０００８】
こうして上記ディジタル部に入力された信号は、先ず振幅検出器１３によって振幅値が算出される。そして、減算器１４によって、上記算出された振幅値と基準値Refとの差分値を算出し、加算器１５および遅延回路１６で構成される積分器によって上記差分値(振幅値−基準値)の積分が行われる。こうして、受信信号のレベルに応じた検出信号１７が得られる。そして、この検出信号１７に乗算器１８によって所定値μ0を乗算することによって上記ＡＧＣ信号が得られ、このＡＧＣ信号をＤ/Ａコンバータ１９でアナログ信号に変換することによって中間周波増幅器８へのＡＧＣ信号が得られるのである。こうして、中間周波増幅器８から上記ディタル部およびＤ/Ａコンバータ１９を介して中間周波増幅器８に至るループを形成することによって、入力信号のレベルが基準値Refより小さい場合には上記入力信号を大きくするＡＧＣ信号が得られる一方、基準値Refより大きい場合には上記入力信号を小さくするＡＧＣ信号が得られるのである。
【０００９】
次に、高周波入力信号のレベルによって、高周波増幅器３における自動利得制御(以下、ＲＦＡＧＣと言う)の制御範囲と中間周波増幅器８における自動利得制御(以下、ＩＦＡＧＣと言う)の制御範囲とを分けるディレードＡＧＣを実現するために、高周波増幅器３へのＡＧＣ信号が以下のようにして生成される。すなわち、Ｄ/Ａコンバータ１９から中間周波増幅器８に送出されたＡＧＣ信号が増幅器２０にも入力される。そうすると、増幅器２０は、入力電圧が比較電圧Ｃ0よりも大きい場合のみ入力電圧に応じた増幅を行ってＡＧＣ信号として出力する。一方、入力電圧が比較電圧Ｃ0よりも小さい場合は一定レベルのＡＧＣ信号を出力するのである。すなわち、上記従来の衛星放送受信チューナにおいては、Ａ/Ｄコンバータ１２から増幅器２０によってＡＧＣ回路を構成しているのである。
【００１０】
上述の動作によって、上記高周波増幅器３および中間周波増幅器８に対するＡＧＣ信号の入力レベル対ＡＧＣ信号電圧(以下、利得制御電圧と言う)は、図４に示すようになる(測定結果)。すなわち、中間周波増幅器８への利得制御電圧が比較電圧Ｃ0よりも小さい場合には、高周波増幅器３への利得制御電圧は高周波増幅器３のゲインを最大にする一定電圧となり、中間周波増幅器８に対してのみゲインリダクションを掛けることになる。逆に、中間周波増幅器８への利得制御電圧が比較電圧Ｃ0よりも大きい場合には、増幅器２０によって入力電圧に応じて増幅された利得制御電圧が高周波増幅器３に入力されて高周波増幅器３にゲインリダクションが掛けられ、高周波増幅器３の出力は略一定レベルとなる。その結果、中間周波増幅器８への入力電圧は略一定となって中間周波増幅器８への利得制御電圧は僅かしか変化せず、中間周波増幅器８のゲインリダクションは殆ど変化しないことになる。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来のＡＧＣ回路には、以下のような問題がある。すなわち、上述のように、ディレードＡＧＣを実現するために、増幅器２０を用いて高周波増幅器３への利得制御電圧と中間周波増幅器８への利得制御電圧とにレベル差を設けている。ところが、増幅器２０のゲインが小さい場合には、増幅器２０から高周波増幅器３への利得制御電圧とＤ/Ａコンバータ１９から中間周波増幅器８への利得制御電圧との差は小さく、中間周波増幅器８への利得制御電圧が比較電圧Ｃ0よりも大きい場合において、高周波増幅器３にゲインリダクションが掛かっている場合でも中間周波増幅器８にゲインリダクションが掛かることになる。
【００１２】
ところが、上記中間周波増幅器８への利得制御電圧が比較電圧Ｃ0よりも大きい場合に中間周波増幅器８にゲインリダクションが掛かると、高周波増幅器３への十分なゲインリダクションが得られないために、歪みが生じ易いＡＧＣ回路になってしまう。
【００１３】
そこで、ＮＦ(雑音指数)および歪が良好なディレードＡＧＣとして、中間周波増幅器８のゲインが一定であって高周波増幅器３にのみゲインリダクションが係るような範囲を作ろうとすると、高周波増幅器３への利得制御電圧を、中間周彼増幅器８への利得制御電圧を無視できる程大きくしなければならず、増幅器２０のゲインを大にする必要がある。
【００１４】
ところが、上記中間周波増幅器８の利得制御電圧と高周波増幅器３の利得制御電圧はゲインが大である増幅器２０を介して相関があるため、上記ＩＦＡＧＣを最適にするループゲインによってＡＧＣ回路を設計すると、上記ＲＦＡＧＣではループゲインが大きくなり、上記ＲＦＡＧＣで発振が生じ易いＡＧＣ回路になるという問題がある。発振を止めるために、増幅器２０の後に抵抗２１およびコンデンサー２２を付加してＲＣフィルタを構成することが考えられる。ところが、その場合には応答が遅くなり、ＡＧＣの収束時間が長くなるという別の問題が生じる。
【００１５】
上述の他に、上記増幅器２０を用いる際の不具合として、高周波増幅器３のＡＧＣ信号がＤ/Ａコンバータ１９の出力信号を増幅した信号となるために、Ｄ/Ａコンバータ１９の量子化誤差も増幅されることになる。したがって、そのためにＡＧＣ回路としての精度が劣化することが挙げられる。
【００１６】
また、ＡＧＣ特性のばらつきについて考えてみると、従来のＡＧＣ回路においては、ディレードＡＧＣを実現するのにアナログ素子の特性を利用しているために素子自身の特性ばらつきの影響や周辺環境の影響が大きく、ＡＧＣ特性の再現性や安定性に欠け、各ＡＧＣ回路毎に最適なＡＧＣ特性を得るのが困難であるという問題がある。また、受信するチャンネル毎にも高周波増幅器３および中間周波増幅器８の特性にばらつきがあるが、従来のＡＧＣ回路においてはアナログ素子の特性を利用してＡＧＣ信号を生成しているために、設計後に素子の特性を変えてＡＧＣ信号特性を変更することは困難であり、チャンネル毎に最適なＡＧＣ特性を得ることができないという問題もある。
【００１７】
そこで、この発明の目的は、発振しにくく、受信チャンネル毎に最適なＡＧＣ特性を得ることができるＡＧＣ回路を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、入力された高周波信号を増幅する高周波増幅器と,この高周波増幅器からの高周波信号が周波数変換された中間周波信号を増幅する中間周波増幅器との夫々に,ＡＧＣ信号を供給して上記両増幅器の利得制御を行うＡＧＣ回路において、上記中間周波増幅器の出力信号のレベルに応じた検出信号の値と基準信号の値とを比較して,比較結果を表す信号を出力する比較手段と、上記検出信号と基準信号とが入力されると共に,上記比較手段の出力信号に基づいて,上記検出信号の値が上記基準信号の値より大きい場合には上記検出信号を選択して出力する一方,上記検出信号の値が上記基準信号の値以下である場合には上記基準信号を選択して出力する第１信号選択手段と、上記検出信号と基準信号とが入力されると共に,上記比較手段の出力信号に基づいて,上記検出信号の値が上記基準信号の値より大きい場合には上記基準信号を選択して出力する一方,上記検出信号の値が上記基準信号の値以下である場合には上記検出信号を選択して出力する第２信号選択手段と、上記第１信号選択手段からの出力値に第１の所定値を乗算する第１乗算手段と、上記第１乗算手段からの出力値に第２の所定値を加えて上記ＡＧＣ信号として上記高周波増幅器に出力する第１加算手段と、上記第２信号選択手段からの出力値に第３の所定値を乗算する第２乗算手段と、上記第２乗算手段からの出力値に第４の所定値を加えて上記ＡＧＣ信号として上記中間周波増幅器に出力する第２加算手段を備えて、上記第１の所定値は,上記検出信号の値が上記基準信号の値より大きい場合における上記検出信号の電圧変化量に対する上記ＡＧＣ信号の電圧変化量の比を定めるように設定され、上記第３の所定値は,上記検出信号の値が上記基準信号の値以下である場合における上記検出信号の電圧変化量に対する上記ＡＧＣ信号の電圧変化量の比を定めるように設定され、上記第２,第４の所定値は,上記検出信号が上記基準信号に等しい場合における上記ＡＧＣ信号の電圧を定めるように設定されることを特徴としている。
【００１９】
上記構成によれば、高周波増幅器には、中間周波増幅器の出力信号のレベルに応じた検出信号の値が基準値より大きい場合には、上記検出信号に応じて変化する利得制御電圧が供給される。一方、上記検出信号の値が上記基準信号の値以下である場合には、一定電圧の利得制御電圧が供給される。また、中間周波増幅器には、上記高周波増幅器の場合とは反対に、上記検出信号の値が基準値より大きい場合には、一定電圧の利得制御電圧が供給される。一方、上記検出信号の値が上記基準信号の値以下である場合には、上記検出信号に応じて変化する利得制御電圧が供給される。したがって、上記検出信号に応じた利得制御電圧の変化を各増幅器にゲンリダクションが掛かるような変化とすれば、上記ディレードＡＧＣが実現される。
【００２０】
その場合、上記高周波増幅器への第１ＡＧＣ信号と上記中間周波増幅器への第２ＡＧＣ信号とは、異なる信号選択手段によって独立して生成される。したがって、上記第１ＡＧＣ信号と第２ＡＧＣ信号とは互いに相関はなく、上記ＲＦＡＧＣのループゲインおよびＩＦＡＧＣのループゲインの夫々が最適に設定される。その結果、ＲＦＡＧＣの発振が防止される。
【００２１】
さらに、上記第１〜第４の所定値を最適に設定することによって、上記高周波信号のレベルが低い場合には、前段の上記高周波増幅器にゲインリダクションを掛けずに最大ゲインになるようにし、後段の上記中間周波増幅器にゲインリダクションを掛けて利得制御を行なう。一方、上記高周波信号のレベルが高い場合には、上記高周波増幅器にゲインリダクションを掛け、上記中間周波増幅器のゲインを一定にして利得制御を行なうディレードＡＧＣが実現される。
【００２２】
さらに、上記第１,第３の所定値を変更するだけで、簡単に、上記高周波増幅器および中間周波増幅器に対する入力信号対ゲインリダクション特性が適切に調整される。また、上記第２,第４の所定値を変更するだけで、簡単に、上記高周波増幅器および中間周波増幅器のゲインを一定にする領域における上記ＡＧＣ信号の電圧が最適レベルに調整される。
【００２３】
また、請求項２に係る発明は、請求項１に係る発明のＡＧＣ回路において、上記高周波増幅器に入力される高周波信号のチャンネル毎に上記第１乃至第４の所定値の最適値を格納した記憶手段を備えて、上記第１乗算手段,第１加算手段,第２乗算手段および第２加算手段は、上記高周波信号のチャンネルに応じて上記記憶手段から読み出された上記第１乃至第４の所定値の最適値を用いて上記演算を行うようになっていることを特徴としている。
【００２４】
上記構成によれば、上記第１乗算手段,第１加算手段,第２乗算手段および第２加算手段によって、上記記憶手段から高周波信号のチャンネルに応じて読み出された上記第１乃至第４の所定値の最適値が用いられて上記各演算が行われる。したがって、上記高周波信号のチャンネルが変わっても最適なＡＧＣ特性が得られる。
【００２５】
また、請求項３に係る発明の衛星放送受信チューナは、請求項１あるいは請求項２に係る発明のＡＧＣ回路を搭載したことを特徴としている。
【００２６】
上記構成によれば、衛星放送受信チューナには、請求項１あるいは請求項２に係る発明のＡＧＣ回路ＧＡ搭載されている。したがって、上記高周波増幅器への第１ＡＧＣ信号と上記中間周波増幅器への第２ＡＧＣ信号とが異なる信号選択手段によって独立して生成され、上記ＲＦＡＧＣのループゲインおよびＩＦＡＧＣのループゲインが夫々最適に設定される。その結果、ＲＦＡＧＣの発振が防止される。
【００２７】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。上記従来のＡＧＣ回路が発振し易いのは高周波増幅器３と中間周波増幅器８へのＡＧＣ信号が独立して生成されず、高周波増幅器３用のＡＧＣ信号は中間周波増幅器８用のＡＧＣ信号を増幅して得ているためである。そこで、本実施の形態では、ディレードＡＧＣを実現できる高周波増幅器用のＡＧＣ信号および中間周波増幅器用のＡＧＣ信号を、独立に生成するようにする。また、従来のＡＧＣ回路では、ＡＧＣ特性がアナログ素子の特性で決定されるために、素子や環境特性のばらつきおよび制御変更の困難性がある。そこで、本実施の形態では、デジタル回路内でＡＧＣ特性を決定し、安定したＡＧＣ特性を得、且つ、容易にＡＧＣ特性を変更できるようにするのである。
【００２８】
図１は、本実施の形態のＡＧＣ回路が搭載された衛星放送受信チューナにおけるブロック図である。入力端子３１、帯域通過フィルタ３２,３７、高周波増幅器３３、可変型帯域通過フィルタ３４、ミキサ３５,３９、ローカル信号源３６,４０、中間周波増幅器３８、低域通過フィルタ４１、Ａ/Ｄコンバータ４２、振幅検出器４３、加減算器４４,４５、遅延回路４６は、図３に示す従来のＡＧＣ回路における入力端子１、帯域通過フィルタ２,７、高周波増幅器３、可変型帯域通過フィルタ４、ミキサ５,９、ローカル信号源６,１０、中間周波増幅器８、低域通過フィルタ１１、Ａ/Ｄコンバータ１２、振幅検出器１３、加減算器１４,１５、遅延回路１６と、同じ構成を有し、同じように動作する。
【００２９】
本実施の形態においては、上記振幅検出器４３、加減算器４４,４５、遅延回路４６に加えて、比較器４７、セレクタ４８,５２、乗算器４９,５３、加算器５０,５４でディジタル部を構成する。また、アナログ部には、２つのＤ/Ａコンバータ５１,５５を設けている。
【００３０】
上記比較器４７は、上記加算器４５と遅延回路４６で構成された積分器からの検出信号５６(入力Ｘ1)と比較値Ｃ0(入力Ｘ2)との２つの入力信号の大きさを比較し、入力Ｘ1が入力Ｘ2よりも大きい場合には出力Ｙ＝１を制御信号Ｓとして出力し、それ以外の場合には出力Ｙ＝０を制御信号Ｓとして出力する。セレクタ４８,５２には、遅延回路４６からの検出信号５６と比較値Ｃ0との２つの信号が入力される。そして、比較器４７からの制御信号Ｓが０の場合には入力Ｘ1を選択して出力する一方、制御信号Ｓが１の場合には入力Ｘ2を選択して出力する。乗算器４９,５３は所定値μ1,μ2を乗算する。また、加算器５０,５４は所定値Ｃ1,Ｃ2を加算して上記ＡＧＣ信号を得る。Ｄ/Ａコンバータ５１,５５は、上述のようにして得られたＡＧＣ信号をアナログ信号に変換し、中間周波増幅器３８および高周波増幅器３３へのアナログのＡＧＣ信号を得る。
【００３１】
上記構成を有するＡＧＣ回路は、以下のように動作してディレードＡＧＣ可能なＡＧＣ信号を生成する。先ず、図３に示す従来のＡＧＣ回路と同様にして、上記アナログ部の入力端子３１〜Ａ/Ｄコンバータ４２によって、高周波信号から中間周波数信号を経て低周波信号に変換された入力信号をディジタル信号に変換する。そして、ディジタル部の振幅検出器４３で振幅検知し、減算器４４,加算器４５および遅延回路４６によって、入力信号のレベルに応じた制御信号５６を生成する。そして、従来のＡＧＣ回路では、この制御信号を乗算器１８を通してアナログ部に出力しているが、本実施の形態においては、制御信号５６に基づいて、ＲＦＡＧＣ用のＡＧＣ信号およびＩＦＡＧＣ用のＡＧＣ信号の電圧を互いに独立して制御するのである。
【００３２】
すなわち、上記比較器４７によって、上記制御信号５６と比較値Ｃ0とを比較する。そして、制御信号５６が比較値Ｃ0よりも大きい場合は比較器４７の出力は１となり、セレクタ４８からは入力Ｘ2として一定レベルの値Ｃ0が選択されて出力され、セレクタ５２からは入力Ｘ2として制御信号５６が選択されて出力される。これに対して、制御信号５６が比較値Ｃ0以下の場合は比較器４７の出力は０となり、セレクタ４８からは入力Ｘ1として制御信号５６が選択されて出力され、セレクタ５２からは入力Ｘ1として一定レベルの値Ｃ0が選択されて出力される。各セレクタ４８,５２からの出力信号の夫々は、乗算器４９,５３および加算器５０,５４で演算され、Ｄ/Ａコンバータ５１,５５を通して中間周波増幅器３８および高周波増幅器３３への利得制御電圧となる。すなわち、本実施の形態においては、Ａ/Ｄコンバータ４２からＤ/Ａコンバータ５５によってＡＧＣ回路を構成するのである。
【００３３】
したがって、図２に示すように、上記制御信号５６が比較値Ｃ0よりも大きい場合には、中間周波増幅器３８のゲインが一定であって高周波増幅器３３にのみゲインリダクションが掛かる一方、制御信号５６が比較値Ｃ0以下の場合には高周波増幅器３３のゲインは最大値であって中間周波増幅器３８にのみゲインリダクションが掛かるディレードＡＧＣが実現できるのである。
【００３４】
本実施の形態の構成によれば、上記ディジタル部内においては、高周波増幅器３３用のＡＧＣ信号と中間周波増幅器３８用のＡＧＣ信号とは互いに独立している。そして、高周波増幅器３８用のＡＧＣ信号の電圧が一定の場合にのみ中間周波増幅器３８用のＡＧＣ信号の電圧が変化し、中間周波増幅器３８用のＡＧＣ信号の電圧が一定の場合にのみ高周波増幅器３３用のＡＧＣ信号の電圧が変化するデイレードＡＧＣ制御を行うことができる。また、その場合、ＡＧＣループのループゲイン特性を決定する値μ1,Ｃ1と値μ2,Ｃ2との間には相関性は無いので、上記各値μ1,Ｃ1,μ2,Ｃ2を変化することによってＲＦＡＧＣとＩＦＡＧＣとを独立に変更できる。したがって、図３に示す従来のＡＧＣ回路のように、ディレードＡＧＣを実現するためにＩＦＡＧＣゲインに対してＲＦＡＧＣゲインを必要以上に大きく設定する必要がなく、上記ＲＦＡＧＣのループゲインを押さえてＲＦＡＧＣの発振を抑えることができる。また、上記デジタル部から高周波増幅器３３の制御入力までの間ではＤ/Ａコンバータ５５を通過するだけであるから量子化誤差の増幅がなく、ＡＧＣ回路の精度を上げることができる。
【００３５】
本ＡＧＣ回路の特性は、上述したように値μ1,Ｃ1,μ2,Ｃ2および比較値Ｃ0によって決定される。ここで、値μ1,μ2は、高周波増幅器３３および中間周波増幅器３８に対する入力信号対ゲインリダクション特性が適切になるように設定される。つまり、値μ1は、検出信号５６の電圧変化量に対する中間周波増幅器３８用ＡＧＣ信号の電圧変化量の比を定めるように設定される。一方、値μ2は、検出信号５６の電圧変化量に対する高周波増幅器３３用ＡＧＣ信号の電圧変化量の比を定めるように設定される。また、比較値Ｃ0は、高周波増幅器３３にゲインリダクションを掛け始める時点の入力信号レベルに設定される。また、値Ｃ1,Ｃ2は、高周波増幅器３３および中間周波増幅器３８におけるゲインを一定にする領域におけるＡＧＣ信号の電圧レベルが所定レベルになるように設定される。ここで、上記μ1,Ｃ1,μ2,Ｃ2およびＣ0を変数とし、上記各変数を外部信号で任意の値に設定したりレジスタから読み出して任意の値に設定できるようにしておけば、任意の特性をもったＡＧＣ回路を構成することができる。このように、本実施の形態においては、上記ディジタル部内においてＡＧＣ特性の制御を行なうために、ＡＧＣ特性の再現性が良く高い安定性を得ることができるのである。
【００３６】
したがって、ＲＯＭ(リード・オンリ・メモリ)等の記憶手段(図示せず)に入力信号のチャンネル毎に上記変数の最適値を格納しておき、目的とするチャンネルに応じて上記記憶手段から読み出した最適値を上記レジスタに格納するようにすれば、高周波増幅器３３および中間周波増幅器３８の各チャンネル毎の特性ばらつきを無くして、如何なるチャンネルの場合でも常に最適なＡＧＣ特性を得ることができるのである。
【００３７】
上述のように、本実施の形態においては、検出した入力信号のレベルに応じたＡＧＣ信号をアナログ部の高周波増幅器３３および中間周波増幅器３８に出力するデジタル部を、入力信号の振幅を検出する振幅検出器４３、基準値Refとの差分値を算出する加減算器４４、加算器４５と遅延回路４６とで構成されて上記差分値を積分する積分器に加えて、比較器４７、セレクタ４８,５２、乗算器４９,５３、加算器５０,５４で構成している。
【００３８】
そして、上記比較器４７によって、遅延回路４６からの制御信号５６が比較値Ｃ0よりも大きい場合は１を出力する一方、小さい場合は０を出力する。セレクタ４８は、比較器４７からの出力が１の場合には所定レベルの値Ｃ0を出力する一方、０の場合には制御信号５６を出力する。そして、セレクタ４８の出力信号に対して乗算器４９によって乗算を行い、加算器５０によって加算を行って、中間周波増幅器３８用のＡＧＣ信号を得る。また、セレクタ５２は、比較器４７からの出力が１の場合には制御信号５６を出力する一方、０の場合には所定レベルの値Ｃ0を出力する。そして、セレクタ５２の出力信号に対して乗算器５３によって乗算を行い、加算器５４によって加算を行って、高周波増幅器３３用のＡＧＣ信号を得るようにしている。
【００３９】
したがって、本実施の形態によれば、上記ディジタル部内において高周波増幅器３３用のＡＧＣ信号と中間周波増幅器３８用のＡＧＣ信号とを互いに独立して生成して、デイレードＡＧＣを実現することができる。その結果、ＩＦＡＧＣゲインに対してＲＦＡＧＣゲインを大きく設定する必要がなく、ＲＦＡＧＣの発振を防止できる。
【００４０】
また、上記比較器４７の比較値Ｃ0や乗算器４９,５３の乗算値μ1,μ2及び加算器５０,５７の加算値Ｃ1,Ｃ2を変数とする。そして、上記記憶手段に受信信号のチャンネル毎に上記変数の最適値を格納しておき、この記憶手段から読み出した目的とするチャンネルの最適値を上記変数に与えるようにすることによって、高周波増幅器３３および中間周波増幅器３８における各受信チャンネル毎の特性ばらつきを無くして、常に最適なＡＧＣ特性を得ることができる。
【００４１】
【発明の効果】
以上より明らかなように、請求項１に係る発明のＡＧＣ回路は、中間周波増幅器の出力信号のレベルに応じた検出信号の値と基準信号の値とを比較する比較手段の比較結果に基づいて、第１信号選択手段によって、上記検出信号の値が上記基準信号の値より大きい場合には上記検出信号を選択して出力する一方、上記基準信号の値以下である場合には上記基準信号を選択して出力し、第２信号選択手段によって、上記検出信号の値が上記基準信号の値より大きい場合には上記基準信号を選択して出力する一方、上記基準信号の値以下である場合には上記検出信号を選択して出力するので、上記高周波増幅器には、上記検出信号の値が基準値より大きい場合には上記検出信号に応じて変化する利得制御電圧が供給される一方、上記基準信号の値以下である場合には一定電圧の利得制御電圧が供給される。また、中間周波増幅器には、上記高周波増幅器の場合とは反対に、上記検出信号の値が基準値より大きい場合には一定電圧の利得制御電圧が供給される一方、上記基準信号の値以下である場合には上記検出信号に応じて変化する利得制御電圧が供給される。したがって、上記検出信号に応じた利得制御電圧の変化を各増幅器にゲンリダクションが掛かるような変化とすれば、上記ディレードＡＧＣを実現できる。
【００４２】
その場合に、上記高周波増幅器への第１ＡＧＣ信号と上記中間周波増幅器への第２ＡＧＣ信号とは、異なる信号選択手段によって独立して生成される。したがって、上記第１ＡＧＣ信号と第２ＡＧＣ信号とは互いに相関はなく、上記ＲＦＡＧＣのループゲインおよびＩＦＡＧＣのループゲインの夫々を最適に設定することができる。したがって、上記ＲＦＡＧＣの発振を防止できる。
【００４３】
さらに、第１乗算手段によって、上記第１信号選択手段からの出力値に第１の所定値を乗算し、第１加算手段によって、上記第１乗算手段からの出力値に第２の所定値を加えて上記ＡＧＣ信号として上記高周波増幅器に出力する一方、第２乗算手段によって、上記第２信号選択手段からの出力値に第３の所定値を乗算し、第２加算手段によって、上記第２乗算手段からの出力値に第４の所定値を加えて上記ＡＧＣ信号として上記中間周波増幅器に出力するので、上記第１乃至第４の所定値を最適に設定することによって、入力信号のレベルが低い場合には、前段の上記高周波増幅器にゲインリダクションを掛けずに最大ゲインになるようにし、後段の上記中間周波増幅器にゲインリダクションを掛けて利得制御を行なう一方、入力信号のレベルが高い場合には、上記高周波増幅器にゲインリダクションを掛け、上記中間周波増幅器のゲインを一定にして利得制御を行なうディレードＡＧＣを最適に行うことができる。
【００４４】
さらに、上記第１,第３の所定値を、上記検出信号の電圧変化量に対する上記ＡＧＣ信号の電圧変化量の比を定めるように設定し、上記第２,第４の所定値を、上記検出信号が上記基準信号に等しい場合における上記ＡＧＣ信号の電圧を定めるように設定するので、上記第１,第３の所定値を変更するだけで、簡単に、上記高周波増幅器および中間周波増幅器に対する入力信号対ゲインリダクション特性を適切に調整することができる。また、上記第２,第４の所定値を変更するだけで、簡単に、上記高周波増幅器および中間周波増幅器のゲインを一定にする領域における上記ＡＧＣ信号の電圧を最適レベルに調整することができる。
【００４５】
また、請求項２に係る発明のＡＧＣ回路は、上記高周波増幅器に入力される高周波信号のチャンネル毎に上記第１乃至第４の所定値の最適値を記憶手段に格納し、上記第１乗算手段,第１加算手段,第２乗算手段および第２加算手段は、上記高周波信号のチャンネルに応じて上記記憶手段から読み出された上記第１乃至第４の所定値の最適値を用いて上記演算を行うので、上記高周波信号のチャンネルが変わっても最適なＡＧＣ特性を得ることができる。
【００４６】
また、請求項３に係る発明の衛星放送受信チューナは、請求項１あるいは請求項２に係る発明のＡＧＣ回路を搭載しているので、上記高周波増幅器への第１ＡＧＣ信号と上記中間周波増幅器への第２ＡＧＣ信号とを独立して生成することができる。したがって、上記ＲＦＡＧＣのループゲインおよびＩＦＡＧＣのループゲインの夫々を最適に設定でき、上記ＲＦＡＧＣの発振を防止できる。
【図面の簡単な説明】
【図１】この発明のＡＧＣ回路を搭載した衛星放送受信チューナのブロック図である。
【図２】図１における高周波増幅器および中間周波増幅器に対する各ＡＧＣ信号の検出信号レベル対利得制御電圧特性を示す図である。
【図３】従来のＡＧＣ回路を搭載した衛星放送受信チューナのブロック図である。
【図４】図３における高周波増幅器および中間周波増幅器に対する各ＡＧＣ信号の入力レベル対利得制御電圧特性を示す図である。
【符号の説明】
３２,３７…帯域通過フィルタ、       ３３…高周波増幅器、
３４…可変型帯域通過フィルタ、      ３５,３９…ミキサ、
３６,４０…ローカル信号源、         ３８…中間周波増幅器、
４１…低域通過フィルタ、            ４３…振幅検出器、
４４,４５…加減算器、               ４６…遅延回路、
４７…比較器、                      ４８,５２…セレクタ、
４９,５３…乗算器、                 ５０,５４…加算器、
５１,５５…Ｄ/Ａコンバータ。
【図１】
0003569629.tif 000002
【図２】
0003569629.tif 000003
【図３】
0003569629.tif 000004
【図４】
0003569629.tif 000005