(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基体の第１主面上に形成され、反転型チャネルが形成される第２導電型のベース領域と、
該ベース領域内に形成された第１導電型のソース領域と、
前記基体の一部に形成された第１導電型のドレイン領域とを有し、
前記ベース領域上にゲート絶縁膜を介してゲート電極が形成されたＭＯＳ型炭化珪素半導体装置において、
前記ベース領域の一部で、且つ、前記ゲート電極の下部に、蓄積型チャネルが形成される複数の第１導電型のチャネル領域が形成されていることを特徴とする炭化珪素半導体装置。
【請求項２】
請求項１に記載の炭化珪素半導体装置において、前記第１導電型のチャネル領域が交互にストライプ状に配置されることを特徴とする炭化珪素半導体装置。
【請求項３】
請求項１または請求項２のいずれかに記載の炭化珪素半導体装置において、前記第１導電型のチャネル領域の不純物濃度は、前記炭化珪素半導体基体の不純物濃度以上であることを特徴とする炭化珪素半導体装置。
【請求項４】
請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置において、前記ドレイン領域が前記炭化珪素半導体装置の第２主面側に形成された縦型ＭＯＳ−ＦＥＴ構造であることを特徴とする炭化珪素半導体装置。
【請求項５】
請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置において、前記ドレイン領域が前記炭化珪素半導体装置の第１主面側に形成された横型ＭＯＳ−ＦＥＴ構造であることを特徴とする炭化珪素半導体装置。
【請求項６】
請求項１〜請求項５に記載の炭化珪素半導体装置を製造する方法において、前記半導体基体の第１主面から不純物のイオン注入により、第２導電型のベース領域を形成し、次いで、該ベース領域上に不純物のイオン注入により第１導電型のソース領域を形成することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳＦＥＴの構造を有する炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パワーエレクトロニクス分野では、電力変換器の大電力化、高周波化の要求に伴って、高耐圧、低損失で高速に動作する半導体スイッチング素子への期待が益々高まってきている。そこで、シリコンを材料とする既存素子の一層の高性能化が進められているが、性能がシリコンの持つ物理的理論限界の制限を受け、素子性能の大幅な向上は望めない状況になってきている。
【０００３】
一方で、シリコンの限界をはるかに超えた高性能なパワー半導体素子を実現する方法として、材料にシリコンカーバイド（ＳｉＣ；炭化珪素）を用いることが考えられている。ＳｉＣでＭＯＳＦＥＴを形成すると、アバランシェ降伏電界をシリコンよりも１０倍高くすることができるため、素子のドリフト層の抵抗については約２桁小さくできることが知られている。そのため、オン抵抗が大きくなる要因の１つを下げることが可能となり、電力損失を小さくすることができる。
【０００４】
しかし、ＳｉＣによるＭＯＳＦＥＴの試作例はこれまでにいくつか報告されているが、ＳｉＣでは反転層の移動度が低く、十分に低オン抵抗化できないという問題点があった。そこで、チャネルに反転型よりも移動度の大きい蓄積型を用いたＭＯＳＦＥＴの開発が行われている。
【０００５】
図１０は、従来の蓄積型のチャネルを構成した代表的なパワーＭＯＳＦＥＴの素子断面図である。なお、この構成を有するパワーＭＯＳＦＥＴの具体的な動作については、下記文献に記載されている。
【０００６】
（IEEE ED Vol.18 NO.12,DECEMBER 1997“The Planar 6H-SiC ACCUFET:A New High-Voltage Power MOSFET Structure"）
図１０を参照して、この従来技術の基本的な動作を説明する。同図に示す符号１０１はＮ＋型炭化珪素半導体基板、１０２はＮ−型エピタキシャル層、１０３はＮ＋型ソース領域、１０４はゲート絶縁膜、１０５はゲート電極、１０６はＰ型埋め込み層、１０７はソース電極、１０８はドレイン電極、１１０はＮ−型チャネル領域を示す。
【０００７】
同図において、素子をオンさせるときには、ゲート電極１０５に、ソース電極１０７に対して正の電圧を印加することにより、移動度の比較的高い蓄積型のチャネルが形成され、電流が流れる。これにより、オン抵抗の低いパワー素子を実現することができる。
【０００８】
また、素子をオフさせるときには、ゲート電極１０５、ソース電極１０７間を短絡（ゼロ電圧）とする。ここで、Ｎ型チャネル領域１１０をソース電極１０７に接続された埋め込みＰ領域１０６とゲート電極１０５とで縦方向に挟む構成とすることで、ＰＮ接合のビルトイン・ポテンシャルによりＮ型チャネル領域１１０に空乏層を拡げている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来例においては、ビルトインポテンシャルが高い割に、オフ特性が悪いという問題がある。換言すれば、この種のパワーＭＯＳＦＥＴでは、素子がオン時には、ドレイン、ソース間の抵抗を小さくし、素子がオフ時には、ドレイン、ソース間の抵抗を大きくすることが望まれ、これらの相反する性能を満足させるためには、設計、製造の工程において、高い精度が要求されるので、人手による労力が多大となり、且つ、コストアップにつながるという問題が発生する。また、歩留まりが低下する。
【００１０】
従来においては、Ｎ型チャネル領域１１０の不純物濃度、深さ方向の厚み、Ｐ型埋め込み層１０６の不純物濃度をピンポイントで設計することで、かろうじてノーマリ・オフのパワーＭＯＳＦＥＴを実現しているのが現状である。よって、設計自由度、製造工程上のマージンが非常に狭くノーマリ・オンになりやすいという欠点があった。
【００１１】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、素子がオン時にはドレイン、ソース間の抵抗値を小さくでき、素子がオフ時には充分なノーマリ・オフ特性を得ることができ、且つ、容易に製造することのできる炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、第１導電型の炭化珪素半導体基体の第１主面上に形成され、反転型チャネルが形成される第２導電型のベース領域と、該ベース領域内に形成された第１導電型のソース領域と、前記基体の一部に形成された第１導電型のドレイン領域とを有し、前記ベース領域上にゲート絶縁膜を介してゲート電極が形成されたＭＯＳ型炭化珪素半導体装置において、前記ベース領域の一部で、且つ、前記ゲート電極の下部に、蓄積型チャネルが形成される複数の第１導電型のチャネル領域が形成されていることを特徴とする。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の炭化珪素半導体装置において、前記第１導電型のチャネル領域が交互にストライプ状に配置されることを特徴とする。
【００１４】
請求項３に記載の発明は、請求項１または請求項２のいずれかに記載の炭化珪素半導体装置において、前記第１導電型のチャネル領域の不純物濃度は、前記炭化珪素半導体基体の不純物濃度以上であることを特徴とする。
【００１５】
請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置において、前記ドレイン領域が前記炭化珪素半導体装置の第２主面側に形成された縦型ＭＯＳ−ＦＥＴ構造であることを特徴とする。
【００１６】
請求項５に記載の発明は、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置において、前記ドレイン領域が前記炭化珪素半導体装置の第１主面側に形成された横型ＭＯＳ−ＦＥＴ構造であることを特徴とする。
【００１７】
請求項６に記載の発明は、請求項１〜請求項５に記載の炭化珪素半導体装置を製造する方法において、前記半導体基体の第１主面から不純物のイオン注入により、第２導電型のベース領域を形成し、次いで、該ベース領域上に不純物のイオン注入により第１導電型のソース領域を形成することを特徴とする。
【００１８】
【発明の効果】
請求項１の発明では、複数の蓄積型チャネルと反転型チャネルを交互に配置し、蓄積型チャネルを反転型チャネルで挟む構成とすることにより、オフ性を向上させることができる。
【００１９】
請求項２の発明では、第１導電型のチャネル領域が交互にストライプ状に配置されるので、このチャネル領域の左右、及び下方の３方向が第２導電型の領域に囲まれるようになるため、空乏層が３方向から広がるようになり、オフ性を飛躍的に向上させることができる。
【００２０】
請求項３の発明では、第１導電型のチャネル領域の不純物濃度が、第１導電型の基体の不純物濃度よりも高い値となるように設定されるので、オフ特性を維持しながら、オン時に蓄積型チャネルの抵抗を小さくできる。これにより、素子のオン抵抗をより一層低減することができる。
【００２１】
請求項４、請求項５の発明では、縦型ＭＯＳＦＥＴ構造、或いは横型ＭＯＳＦＥＴ構造で炭化珪素半導体装置を構成するので、使用用途に適合した構成を選択することができる。
【００２２】
請求項６の発明では、最初に島状にＰ型ウエル領域を形成した後に、その内部にストライプ状のＮ型チャネル領域を形成する製造方法をとることにより、埋め込みＰ型領域等を形成する複雑な半導体プロセスを必要とせずに、簡単に３方向をＰ型領域で囲まれたＮ型チャネル領域を形成することが可能になる。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。なお、以下の説明では、第１導電型をＮ型とし、第２導電型をＰ型として説明するが、本発明はこれに限定されるものではなく、Ｎ型、Ｐ型が反対となっても良い。
【００２４】
＜第１の実施形態＞
図１は本発明の第１の実施形態に係る炭化珪素半導体装置の構成を示す平面レイアウト図（部分抜粋）である。また、図２は、図１におけるａ−ａ’断面図、図３は、ｂ−ｂ’断面図、図４はｃ−ｃ’断面図である。
【００２５】
各図に示すように、Ｎ-型のエピタキシャル層（以下、エピ層と略す）１の一部にはＮ+ 型ソース領域２が形成されている。また、このソース領域２と一部が重なるようにゲート電極４が形成されている。ここで、ゲート電極４はポリシリコン等で形成されている。図１では、理解を促進するために、ゲート電極４の下部が透けて見えるように表記している。
【００２６】
ゲート電極４の下部で、エピ層１の一部にはＰ型ベース領域３が複数形成されている。複数のＰ型ベース領域３は、ソース領域２側の辺から、これと対向する辺に向けて直線的（ストライプ状）に配置されている。このストライプ状のＰ型ベース領域３に挟まれた領域１０（図３参照）はＮ- 型エピ領域１と比較して不純物濃度が高くなっている。ここでは、領域１０を、Ｎ- 型チャネル領域と呼ぶことにする。
【００２７】
図２に、このストライプ状のＰ型ベース領域３の上で切った断面構造ａ−ａ’を示す。同図に示すように、Ｎ+ 型の炭化珪素半導体基板６上にＮ- 型エピ層１が形成され、エピ層１の表面には、Ｎ+ 型ソース領域２が形成されている。また、ソース領域２と電気的に接続されたＰ型の埋め込み層９が、エピ層１の表面より深い部分に形成されている。この埋め込み層９と連結してＰ型ベース領域３が形成されている。
【００２８】
Ｐ型ベース領域３は、埋め込み層９からエピ層１の表面に到達するように形成されている。また、エピ層１の表面には、ゲート酸化膜５を介してゲート電極４が形成されている。更に、ソース領域２に接してソース電極７が形成され、Ｎ+ 基板６に接して、ドレイン電極８が形成されている。
【００２９】
次いで、図３に示したＰ型ベース領域３に挟まれたＮ- 型チャネル領域上の断面（ｂ−ｂ’断面）について説明する。この断面は、従来技術で説明される断面構造と同一であり、Ｎ+ 型の炭化珪素半導体基板６上にＮ- 型 エピ層１が形成され、エピ層１の表面には、Ｎ+ 型ソース領域２が形成されている。また、ソース領域２と電気的に接続されたＰ型の埋め込み層９が、エピ層１の表面よりも深い部分に形成されている。図２で説明したＰ型ベース領域３は、この断面には存在しない。また、エピ層１の表面には、ゲート酸化膜５を介してゲート電極４が形成されている。
【００３０】
また、Ｐ型埋め込み層９とゲート電極４（厳密にはゲート絶縁膜５）に挟まれてＮ- 型チャネル領域１０が形成され、ソース領域２に接してソース電極７が形成され、Ｎ+ 基板６に接してドレイン電極８が形成されている点は、図２に示した断面図と同様である。
【００３１】
次に、図４に示すｃ−ｃ’断面、即ち、横断面構造について説明する。図２、図３で説明した断面図から理解されるように、複数のＰ型ベース領域３が、Ｎ- 型チャネル領域１０を挟むように交互に配置されている。つまり、Ｎ- 型チャネル領域１０は、左右と下方の３方向をＰ型の領域に囲まれた構成となっている。以上の説明で判るように本実施形態は、炭化珪素半導体に形成した縦型のパワーＭＯＳＦＥＴである。
【００３２】
次に、上述のように構成された本実施形態に係る炭化珪素半導体の動作について説明する。
【００３３】
図５は（ａ）は従来例、同図（ｂ）は本実施形態に係るパワーＭＯＳＦＥＴの、オフ時のチャネル断面（図４に示したｃ−ｃ’断面に相当）の様子を示したものである。同図（ａ）に示される従来構造の場合、オフ時（ドレイン電極１０８に高電圧が印加され、ソース電極１０７（図１０参照）及びゲート電極１０５はゼロ電位であるとする）には、Ｐ型埋め込み層１０６とＮ- 型チャネル領域１１０の間にビルトインポテンシャルによる空乏層１１１が伸びる。また、Ｎ- 型チャネル領域１１０は十分に空乏化されず、オフ特性が悪い。
【００３４】
これに対し、同図（ｂ）に示す本実施形態の場合は、Ｎ- 型チャネル領域１０が３方向をＰ型の領域に囲まれているため、オフ時のビルトインポテンシャルによる空乏層も、図中矢印で示したように３方向から伸びる。このため、Ｎ- 型チャネル領域１０が容易にオフできることが理解される。
【００３５】
以上説明したとおり、本実施形態に係る炭化珪素半導体装置においては、複数の蓄積型チャネルと反転型チャネルを交互に配置し、蓄積型チャネルを反転型チャネルで挟む構成とすることにより、オフ性を向上できるという効果が得られる。
【００３６】
また、図６には本発明によるパワーＭＯＳＦＥＴがオン時のチャネル断面（ｃ−ｃ’断面相当）の様子を示す。図示のように、Ｎ- 型チャネル領域１０の表面には高移動度の蓄積型チャネル１１が形成され、Ｐ型ベース領域３の表面には反転型チャネル１２が形成される。
【００３７】
更に、Ｐ型ベース領域３をストライプ状に複数配置したため、蓄積型チャネルの合計のチャネル幅が減少するものの、オフ性を向上するために機能したＰ型ベース領域３の表面には、オン時に反転型チャネルが形成されるため、実質的なチャネル抵抗は蓄積型チャネル１１による抵抗と反転型チャネル１２による抵抗の合成抵抗となる。このため、ストライプ状のＰ型ベース領域３を形成したことによるチャネル抵抗の増大は最小限に抑えられる。
【００３８】
以上、本実施形態に係る炭化珪素半導体装置では、縦型パワーＭＯＳＦＥＴの代表的な一部分について説明したが、実際にはこのような構成が繰り返されているため、全体の動作を代表すると考えて構わない。
【００３９】
また、上記した実施形態では、縦型パワーＭＯＳＦＥＴ構造の例について説明したが、横型パワーＭＯＳＦＥＴ構造についても適用することができる。
【００４０】
図７は、横型パワーＭＯＳＦＥＴ構造とした場合の一例を示す説明図であり、第１の実施形態で示した図３に相当する断面図である。図７に示すように、Ｐ＋型ＳｉＣ基板１５の上には、Ｎ−型のエピ層１が形成され、該エピ層１には、図１〜図４に示した構成と同様にＰ型の埋め込み層９が形成されている。更に、このＰ型の埋め込み層９の上型には、図３に示した構成と同様に、Ｎ−型のチャネル領域１０、Ｎ＋型ソース領域２、及びソース電極７が形成されている。
【００４１】
また、エピ層１の表面には、Ｎ＋型ドレイン領域１７が形成され、この上側には、ドレイン電極１８が形成されている。更に、Ｐ＋型ＳｉＣ基板の裏面側には、基板コンタクト用の裏面電極１６が形成され、該裏面電極１６は、ソース電極７と連結されている。そして、上記のように、横型パワーＭＯＳＦＥＴを構成することができ、このような構成においても、上記した実施形態と同様の効果を得ることができる。
【００４２】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。図８は、第２の実施形態に係り、第１の実施形態にて示した図６に相当するチャネル部分の横断面図である。その他の主たる構成は第１の実施例と同一であるため説明を省略する。
【００４３】
第１の実施形態と相違する部分のみ説明すると、本実施形態においては、Ｎ型のチャネル領域１３の不純物濃度をさらに高くしている。本実施形態では、Ｎ型チャネル領域１３は、３方向をＰ型の領域に囲まれ、オフ時の空乏層が３方向から拡がるため、オフ性が飛躍的に向上している。そこで、従来と比較して、Ｎ型のチャネル領域１３の不純物濃度を高くしてもオフ特性を保つことが可能である。
【００４４】
このように、Ｎ型のチャネル領域１３の不純物濃度を高くすることで、蓄積型チャネルの移動度を上げられるので、オフ特性を維持しながらオン時に蓄積型チャネルの抵抗を小さくできる。従って、オン抵抗が更に低減できるという特有の効果を発揮することができる。
【００４５】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。本実施形態は、前述した第１の実施形態に示した炭化珪素半導体装置を製造する方法に関するものである。図９（ａ）〜（ｄ）は、本実施形態に係る炭化珪素半導体装置の製造工程における、主要な部分を示す説明図（断面図）である。
【００４６】
まず、同図（ａ）では、Ｎ+ 型基板６上に、Ｎ- 型エピ層１を成長させた炭化珪素半導体を用意する。次いで、同図（ｂ）では、Ｐ型ウエル領域１４を所望の位置に島状に、表面からのイオン注入により形成する。同図（ｃ）では、Ｐ型ウエル領域１４の上から、更に、所望の位置に表面からのイオン注入によりＮ型チャネル領域１０を形成する。
【００４７】
このとき、平面的にはＮ型チャネル領域１０がストライプ上に並んで配置されるようにパターニングが行われている。更に、同図（ｄ）では、ソース領域２を所望の位置に表面からのイオン注入により形成する。この後、ゲート酸化膜やゲート電極、ソース電極やドレイン電極の形成が必要である。その詳細な説明は省略する。
【００４８】
このように、本実施形態に係る炭化珪素半導体の製造方法では、最初に島状にＰ型ウエル領域１４を形成した後に、その内部にストライプ状のＮ型チャネル領域１０を形成する製造方法をとることで、埋め込みＰ型領域等を形成する複雑な半導体プロセスを必要とせずに、簡単に３方向をＰ型領域で囲まれたＮ型チャネル領域１０を形成することが可能になるという特有の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る炭化珪素半導体装置の、平面レイアウト図である。
【図２】本発明の第１の実施形態に係る炭化珪素半導体装置の断面構造図（ａ−ａ’断面）である。
【図３】本発明の第１の実施形態に係る炭化珪素半導体装置の断面構造図（ｂ−ｂ’断面）である。
【図４】本発明の第１の実施形態に係る炭化珪素半導体装置の断面構造図（ｃ−ｃ’断面）である。
【図５】本発明の第１の実施形態に係る炭化珪素半導体装置における、オフ動作の説明図である。
【図６】本発明の第１の実施形態に係る炭化珪素半導体装置における、オン動作の説明図である。
【図７】ドレイン電極を第１主面側に形成した構成としたとき（横型ＭＯＳＦＥＴ構造とした場合）の断面図である。
【図８】本発明の第２の実施形態に係る炭化珪素半導体装置の断面構造図（ｃ−ｃ’断面）である。
【図９】本発明の第３の実施形態に係り、炭化珪素半導体装置の製造工程を示す説明図である。
【図１０】従来例における炭化珪素半導体装置の構成を示す断面図である。
【符号の説明】
１  Ｎ- 型エピタキシャル層（エピ層）
２，１０３  Ｎ+ 型ソース領域
３  Ｐ型ベース領域
４，１０５  ゲート電極
５，１０４  ゲート絶縁膜
６，１０１  Ｎ+ 型炭化珪素半導体基板
７，１０７  ソース電極
８，１０８  ドレイン電極
９，１０６  Ｐ型埋め込み層
１０，１１０  Ｎ- 型チャネル領域
１１  蓄積型チャネル
１２  反転型チャネル
１３  Ｎ型チャネル領域
１４  Ｐ型ウエル領域
１６  裏面電極
１７  Ｎ＋型ドレイン領域
１８  ドレイン電極
１１１  空乏層
【図１】
0003539415.tif 000002
【図２】
0003539415.tif 000003
【図３】
0003539415.tif 000004
【図４】
0003539415.tif 000005
【図５】
0003539415.tif 000006
【図６】
0003539415.tif 000007
【図７】
0003539415.tif 000008
【図８】
0003539415.tif 000009
【図９】
0003539415.tif 000010
【図１０】
0003539415.tif 000011