(57)【特許請求の範囲】
【請求項１】
パケットネットワーク上を伝送される一定周波数データのストリームのタイミングを再構成するための装置であって、メモリ（２）とフェーズロックドループ（７）とを含む該装置において、
前記メモリ（２）は、前記ストリームのデータを蓄積し、
（ア）入力（３）であって、入力タイミング信号（ＸIN）の制御下にて入力データ（Ｐｉｎ）のストリームとしてデータが入れられる前記入力（３）、及び
（イ）出力（４）であって、再構成されたタイミング信号（ＸOUT ）の制御下にて該出力（４）から前記入力データが出力データ（Ｐｏｕｔ）のストリームとして読み出される前記出力（４）、
を有し、
前記フェーズロックドループ（７）は、バンド（B）の位相伝達関数を有し、ロックすべき入力信号として前記入力タイミング信号（ＸIN）を用いて、ロック状態にある対応する出力信号（ＸOUT ）を発生し、またデジタル制御発振器（１２）、及び該デジタル制御発振器（１２）を制御するためのカウンター（１１）を備え、
前記カウンター（１１）が、
前記入力タイミング信号（ＸIN）と前記出力タイミング信号（ＸOUT ）をそれぞれ用いる２つのデバイザー（９、１０）であって、前記フェーズロックドループ（７）のバンド（B）を適応変化させるべくそれぞれの除算因子（M）を変える前記２つのデバイザー（９、１０）
に接続されることを特徴とする装置。
【請求項２】
前記フェーズロックドループ（７）がデジタル型ロックループであることを特徴とする請求項１に記載の装置。
【請求項３】
前記カウンター（１１）が、２つのカウント入力、すなわち増加入力（１１ａ）と減少入力（１１ｂ）を備え、これらにはそれぞれ前記フェーズロックドループ（７）により前記２つのデバイザー（９、１０）を介して入力タイミング信号（ＸIN）と出力タイミング信号（ＸOUT）がそれぞれ与えられることを特徴とする請求項１又は２に記載の装置。
【請求項４】
前記フェーズロックドループ（７）が、前記入力タイミング信号（ＸIN）及びその対応する出力タイミング信号（ＸOUT ）に作用して位相偏差信号（ｋ）を発生する位相比較器（１１）、及び前記位相偏差信号（ｋ）が与えられる発振器ループ（１２）を含み、前記発振器ループ（１２）は、累算器レジスター（１４）を含んだデジタル発振器であり、該累算器レジスター（１４）は、その現在値と前記位相偏差信号（ｋ）の値との合計により与えられる数値を記憶でき、前記フェーズロックドループ（７）の出力信号（ＸOUT ）は、前記累算器レジスター（１４）の最上位ビットから同定されることを特徴とする請求項１〜３のいずれか一項に記載の装置。
【請求項５】
別のデバイザー（１８）をも含み、前記発振器（１２）の除算により前記フェーズロックドループ（７）の出力信号（Ｘ0UT ）を発生することを特徴とする請求項４記載の装置。
【請求項６】
前記再構成されたタイミング信号（ＸOUT ）において存在する残留ドリフト移動（ＡW ）の測定手段（２２）を含み、前記測定手段（２２）は、前記デバイザーループ手段（９、１０）に作用し、前記残留ドリフト移動のレベルが事前設定された閾値を越えて増加すると前記フェーズロックドループ（７）の位相伝達関数のバンド（Ｂ）を変えて前記バンド（Ｂ）を小さくすることを特徴とする請求項１記載の装置。
【請求項７】
前記残留ドリフト移動（ＡW ）の測定手段（２２）は、このような再構成された同期信号（ＸOUT ）の第２微分係数により前記残留ドリフト移動のレベルを計算することを特徴とする請求項６記載の装置。
【請求項８】
前記残留ドリフト移動の測定手段（２２）が、
（ア）前記周期フェーズロックドループ（７）の出力信号の周波数と同じ持続時間の後続測定値を与えるカウント手段（２２０）、
（イ）前記持続時間の後続値（２２１、２２２）が与えられて第１次微分値を同定する比較値を発生する比較器手段（２２３）、
（ウ）前記第１次微分値が与えられ所与のレート（ＴM ）にて初期化される別のカウント手段（２２４）であって、前記別のカウント手段（２２４）のカウント値は、キャンセル時に前記残留ドリフト移動（ＡW ）を示す第２次微分値を同定する前記別のカウント手段（２２４）、
を含むことを特徴とする請求項７記載の装置。
【請求項９】
前記残留ドリフト移動（ＡW ）の測定手段（２２）が、平均値（２４）及び前記位相偏差信号（ｋ）の現在値（２１）に感応するイネーブル手段（２５）に接続され、前記イネーブル手段（２５）は、前記位相偏差信号（ｋ）がその平均値に等しいときに前記デバイザーループ手段（９、１０）の動作をイネーブルして前記位相伝達関数のバンドを変えることを特徴とする請求項４又は６に記載の装置。
【請求項１０】
前記フェーズロックドループ（７）がロック状態に達成したことを調べる手段（１９）をも含み、前記フェーズロックドループ（７）のロック状態においてのみ前記残留ドリフト移動の測定手段（２２）の動作をイネーブルすることを特徴とする請求項６〜９のいずれか一項に記載の装置。
【請求項１１】
前記別のカウント手段（２２４）は、前記フェーズロックドループ（７）がロック状態にある場合において残留ドリフト移動の周期（ＴW ）の約数（ＴM ）に等しいレートにて初期化されることを特徴とする請求項８又は１０に記載の装置。
【請求項１２】
前記ロック状態の達成を調べるための前記手段（１９）が、前記位相偏差信号（ｋ）の後続値に感応し、特定数（Ｌ）の前記後続値が特定数（ＮX ）の最上位数に限定して互いに同じであるとき前記ロック状態の存在を同定することを特徴とする請求項４及び請求項１０〜１１のいずれか一項に記載の装置。
【請求項１３】
互いに等しい前記後続値が、前記累算器レジスター（１４）の動作周波数に等しい周波数（ｆs ）により同定されることを特徴とする請求項４又は１２に記載の装置。
【請求項１４】
パケットネットワーク上を伝送される入力データ（Ｐｉｎ）のストリームのタイミングを前記ストリームのデータの蓄積により再構成するための方法であって、
（ア）入力タイミング信号（ＸIN）の制御下にて入力データ（Ｐｉｎ）のストリームとしてデータを記憶する操作、
（イ）再構成されたタイミング信号（ＸOUT ）の制御下にて出力データ（Pout ）のストリームとして前記記憶されたデータを読み出す操作、
（ウ）バンド（Ｂ）の位相伝達関数により、ロックさせる入力信号として前記入力タイミング信号（ＸIN）を用いてフェーズロック（７）を実行する操作、及び
（エ）ロック状態にある対応する出力タイミング信号（ＸOUT ）を発生する操作、
を含み、このように再構成されたタイミング信号は、それぞれ前記入力タイミング信号（ＸIN）と前記出力信号（ＸOUT）を用いる２つのデバイザー（９、１０）とカウンター（１１）とを介して前記フェーズロックドループ（７）の前記位相伝達関数のバンド（Ｂ）を適応変化させることにより得られ、前記フェーズロックドループの前記位相伝達関数のバンドが、前記２つのデバイザーの除算因子（Ｍ）を変えることにより変えられることを特徴とする前記方法。
【請求項１５】
前記ループロック（７）がデジタル型フェーズロックドループ（７）により達成されることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記ループロックが位相比較操作を含み、該位相比較操作が、入力タイミング信号（ＸIN）及びロック状態にある出力信号（ＸOUT）によりそれぞれ導かれる増加（１１ａ）及び減少（１１ｂ）カウント（１１）によって実行されることを特徴とする請求項１４又は１５に記載の方法。
【請求項１７】
前記フェーズロック（７）が、
（ア）前記入力タイミング信号（ＸIN）とその対応する出力信号（ＸOUT ）との位相比較（１１）を実行する操作、
（イ）それぞれの位相偏差信号（ｋ）を発生する操作、
（ウ）累算器レジスター（１４）を含むデジタル発振器（１２）に前記位相偏差信号（ｋ）を与える操作であって、前記累算器レジスター（１４）は、その現在値と前記位相偏差信号（ｋ）の合計により与えられる数値を記憶できる前記操作、及び
（エ）前記累算器レジスター（１４）の最上位ビットからロック状態にある前記出力信号（ＸOUT ）を同定する操作、
を含むことを特徴とする請求項１４〜１６のいずれか一項に記載の方法。
【請求項１８】
前記発振器（１２）の出力の除算により前記出力信号（ＸOUT ）を発生する操作をも含むことを特徴とする請求項１７記載の方法。
【請求項１９】
（ア）前記再構成されたタイミング信号（ＸOUT ）に存在する残留ドリフト移動（ＡW ）を測定する操作（２２）、及び
（イ）前記残留ドリフト移動のレベルが事前設定された閾値より高いとき、前記フェーズロック（７）の伝達関数を変えて前記バンド（Ｂ）を小さくする操作、を含むことを特徴とする請求項１４記載の方法。
【請求項２０】
前記残留ドリフト移動のレベルが、前記再構成された信号（ＸOUT ）の第２微分係数により計算されることを特徴とする請求項１９記載の方法。
【請求項２１】
前記残留ドリフト移動（ＡW ）が、
（ア）前記フェーズロックドループ（７）の出力信号の周波数に対応する周期の持続時間の後続測定値を発生する操作（２２０）、
（イ）前記持続時間の後続値（２２１、２２２）から第１次微分信号を同定する比較値を発生する操作（２２３）、
（ウ）前記第１次微分信号から所与のレート（ＴM ）にて初期化されたそれぞれのカウント（２２４）を実施する操作であって、前記カウント（２２４）の値は、初期化にて前記残留ドリフト移動（ＡW ）を示す第２次微分信号を同定する前記操作、
により測定されることを特徴とする請求項１９又は２０に記載の方法。
【請求項２２】
（ア）前記位相変化信号（ｋ）の平均値（２４）と現在値（２１）を測定する操作、及び
（イ）前記位相変化信号（ｋ）の現在値がその平均値に等しいときにのみ、前記位相伝達バンドを変える操作、
を含むことを特徴とする請求項１７又は１９記載の方法。
【請求項２３】
（ア）前記フェーズロック（７）のロック状態の達成を調べる操作（１９）、及び
（イ）前記フェーズロック（７）のロック状態においてのみ残留ドリフト移動（２２）の測定をイネーブルする操作、
をも含むことを特徴とする請求項１９〜２２のいずれか一項に記載の方法。
【請求項２４】
前記フェーズロック（７）がロック状態にある場合において残留ドリフト移動の周期（ＴW ）の約数（ＴM ）に等しいレートにて前記それぞれのカウント（２２４）を初期化することを特徴とする請求項２１又は２３に記載の方法。
【請求項２５】
前記位相偏差信号（Ｋ）において特定数（Ｌ）の後続値が、特定数（ＮX ）の最上位数に限定して互いに等しいとき、前記ロック状態の存在を同定することを特徴とする請求項１７及び請求項２３〜２４のいずれか一項に記載の方法。
【請求項２６】
互いに等しい前記後続値が、前記累算器レジスター（１４）の動作周波数に等しい周波数（ｆs ）により同定されることを特徴とする請求項２５記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケット伝送ネットワーク上での伝送において一定周波数のデジタルデータチャネルのタイミングを下流にて再構成する問題に係る。
【０００２】
【従来の技術】
パケット伝送を用いるネットワークは、伝送されるべき数値情報を別々の伝送シーケンス（パケット）に分割する。伝送シーケンスには他の情報フィールドが加えられ、例えばパケットのルート指定のようないくつかの機能の実行を可能にする。異なるユーザーのデータを含んだパケットは、時分割技術により多重化されて高容量伝送チャネル上を通過する。スイッチングノードの通過により、一般にパケット毎に異なる遅延が生じる。従って、一般にパケットの遅延は、考慮される特定の技術によって変わりうる。
これらの異なる機能特性により、入力信号の不連続性を吸収してネットワーク端末ノードにおいて元のタイミングを再構成できる機構を必要とする。
この問題の解決策（請求項１及び１７の前段部として用いられている）は、受信したパケットから不連続的に入来するデータを先入れ先出し（ＦＩＦＯ）バッファーメモリに入れることである。メモリは、既知である元のタイミングの固定周波数に対応する規則的な時間間隔にて読み出され、メモリが溢れたり空になるのを確実に防ぐ。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、伝送されるデータチャネルに対してどんな同期拘束を課することもなく、非常に広い周波数のバンド幅を効果的に確実に操作できるというこの基本原理に基づいた機構を達成することである。
【０００４】
【課題を解決するための手段】
本発明により、この目的は特許請求の範囲に特定した特徴を有する装置により達成される。また、本発明は関連の方法にも関する。
【０００５】
【発明の実施の形態】
以下、添付図面に関し非制限的な例として本発明を説明する。
図１の符号１は、パケットネットワーク上を伝送されるデータチャネルのタイミングを再構成するのに使用できる装置を示す。
一般に、このようなタイミングの再構成を行う必要性は、パケットネットワークの端末側で生じる。端末側では、伝送されるデータシーケンスは、該タイミングがパケットの作成やネットワークの通過により乱された後に、元のタイミングを用いて再構成されなければならない。
図１の左上部に、入力データのシーケンスをＰｉｎとして略示する。再構成されたタイミングを有する対応のデータストリームを、右上部にＰｏｕｔとして略示する。
本発明の説明のため、入力ストリームＰｉｎと出力ストリームＰｏｕｔの両方が、入力ストリームＰｉｎにおいて不規則的な時間間隔を有し、且つ、装置１の作用の効果により出力ストリームＰｏｕｔにおいて規則的な時間間隔を有する個別ビットのシーケンスと見ることができる。
【０００６】
専門家ならばこの表現が次の使用条件を含むと認識するであろう。すなわち、受信がシリアルかパラレルかに関わらず、入力データの不規則的な間隔が後続のデータパケット間（例えばオクテット若しくはバイト又はマルチバイトのワード間）にて発生する使用条件である。シリアルの場合には、いずれにしてもシリアル受信が個別ビットのストリームを生じさせる。このビットストリームは、それらそれぞれのグループ（バイト、ワードなど）内部では規則的に間隔を置いているが、ネットワーク上の伝送の結果変わったタイミングを原因として後続グループ間では不規則的なタイミングを有する。パラレルの場合には、図１でＰｉｎにより示された個別ビット列が、各ビットが後続パケットのシーケンス内のそれぞれのパケットの到着時間を表すビットシーケンスと見ることができる。
上記事項は、先入れ先出し（ＦＩＦＯ）構成で編成されたメモリ２に対しても適用できる。この構成では、入力３にてＰｉｎストリームを受信し、規則的に再構成されたタイミングを有するＰｏｕｔストリームを出力４に返す。
【０００７】
数字符号５及び６は、メモリ２の別の２つの入力を示し、それぞれ書き込み命令入力（ＷＲ）及び読み出し命令入力（ＲＤ）として動作する。
入力ストリームＰｉｎから引き出される位相ＸＩＮ信号（以下単に「信号ＸＩＮ」ともいう）は、読み出し命令信号として入力５に送られる。それは、例えばストリームＰｉｎに含まれる個別ビットの立ち上がりエッジから、又は単にＰｉｎ信号自身により得られる同期信号とし得る。
再構成されたタイミングに対応する読み出し命令が入力６に加えられる。この位相ＸＯＵＴ  信号（簡潔のため以下「信号ＸＯＵＴ  」ともいう）は、信号ＸＩＮの平均に直接対応する周波数を有する信号（本質的に非常に広範囲の振幅及び周波数位相の乱れと見なすことができるネットワークの乱れの効果を除く）、又はビット周波数ｆｂ  のＮ倍に等しいオクテット又はワードの周波数ｆＢ  を表す信号に関連した信号（オクテット周波数の場合には明らかにＮ＝８）から単に構成できる。信号ＸＯＵＴ  （簡単のため以下では主にこの信号を参照する）は、本質的にデジタルフェーズロックドループＤＰＬＬの機能を実行するよう割り当てられた複合部分（７で示す）により発生される。
８により示された部分の別グループは、最適なタイミング再構成条件に対してドリフト移動のレベルを測定して自動的なロックループ７の調整を行うことを主目的として、ロックリング７と協働する。
【０００８】
次に種々のロックループ７の部分を詳細に見ると、参照番号９及び１０が２つのデバイザー（ｄｉｖｉｓｏｒ）を示し（以下ではＭＩＮとＭＯＵＴ  の除算比をＭに等しいと仮定する）、その機能は装置の動作をよりフレキシブルにすることである。後に説明するように、このことは、それらそれぞれの調整入力９ａ及び１０ａに作用するそれぞれの除算因子におけるＭの調整効果により起こる。もちろん、この除算因子Ｍは一に等しくできる。
デバイザー９は信号ＸＩＮを入力として受け取り、デバイザー１０は信号ＸＯＵＴ  を入力として受け取る。それら夫々の出力は、カウンター１１、さらに特定すればカウンター自身の増加カウンター入力１１ａ及び減少カウンター入力１１ｂに送られる。
ｋで示されたカウンター１１からの出力は、デジタル制御発振器ＤＣＯ１２に与えられる。デジタル制御発振器ＤＣＯは、Ｓｔｅｖｅｎ  Ｍ．  Ｗａｌｔｅｒｓ  とＴｅｒｒｙ  Ｔｒｏｕｄｅｔ  による「ジッターが制限されたデジタルフェーズロックドループ（Ｄｉｇｉｔａｌ  Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ  ｗｉｔｈ  Ｊｉｔｔｅｒ  Ｂｏｕｎｄｅｄ）  」（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ  、第３６巻、第７号、１９８９年７月、第９８０〜９８７頁）に記載の構成により実現するのが好ましい。
【０００９】
本質的には発振器１２は、加算器１３及びローカル発振器１５により発生される動作周波数ｆｓ  にて動作する累算器レジスター１４から成る。レジスター１４に累算された値は、線１６を介して加算器１３の入力に送り返される。加算器１３は、レジスターに累算され線１６から受け取った値をカウンター１１からの値ｋに加えてレジスター１４にロードする。換言すれば、累算器レジスター１４は、数ｋと現在値との合計により与えられる数値を記憶する。総計はモジュール２ｎ  上で実行される。ここで、ｎはレジスター及び加算器のビットサイズである。従って、線１７上の発振器１２の出力は、累算器レジスター１４の最上位ビットからなる。必要なら別のデバイザー１８の因子Ｎにより除算されたこの出力信号は、タイミング再構成信号として使用されるＸＯＵＴ  信号を同定し、入力６を介してメモリ２から同期したデータの読み出しを先導する。
ここで説明した現在のところ好適な駆動形式により、ロックループ７は、二方向性カウンター１１を位相検出器として使用し、デジタル発振器１２の入力にて直接に、よって好ましくは中間フィルターを用いずにカウンター１１の出力（値ｋ）への接続を与える。カウンター１１の値ｋは、デバイザー９からの信号の立ち上がりエッジにて増加し、デバイザー１０からの立ち上がりエッジにて減少する。このようにして受け取った即座信号のｋ値は、発振器１２のレジスターにて累算される。
【００１０】
ロックループ位相の伝達関数は、下式のように複素変数ｓの一次である。
【数１】
0003554528.tif 000002
ここで、ＭとＮはデバイザー９及び１０（Ｍ）とデバイザー１８（Ｎ）において適用される除算因子を表し、ｆｓ  は発振器１５の周波数である。
【００１１】
位相伝達関数のバンドＢは、次式により表される。
【数２】
0003554528.tif 000003
位相の定量化によるジッターｊは次式の通りである。
【数３】
0003554528.tif 000004
周波数の定量化ジッターは次式の通りである。
【数４】
0003554528.tif 000005
【００１２】
ｊｍａｘ  が出力ｆＢ  上で認められるパーセント表示の最大ジッターであるならば、上記２つの表式は、周波数に関して次式により与えられるロック範囲を定める。
【数５】
0003554528.tif 000006
これは、ｆＢ  に対してｆｓ  が大きい値を有するという利点を示す（例えばｆｓ  ≧１０ｆＢ  ）。
初期ｋが０に等しいと仮定する最大ロック時間Ｔａ  は次の通りである。
【数６】
0003554528.tif 000007
【００１３】
記載した解決策は、安定性の問題を生じることなく１極の位相伝達関数を得ること、及び広い周波数ロック範囲を特徴とすることを可能にする。
これに関連して、専門家ならば本明細書及び特許請求の範囲で使用されている用語「位相ロック」及び「フェーズロックドループ」は、当該分野における現在の意味に対して、ロック動作においてそれらの装置により通常実行される周波数ロックをも含むことを認識するであろう。
それら夫々の周波数内容によりジッター及びドリフト移動として通常定義される偏差の振幅及び周波数は、メモリ２の位相Ｘｉｎにて書き込み信号を与える。この書き込み信号にはループ７がロックし、伝送されるデータ信号の周波数、パケットサイズ及び構成周波数、並びにネットワーク伝送様式に依存する。本質的に、ループ７は位相フィルターとして振る舞い、その出力はそのバンドＢに比例した残留ドリフト移動を与える。ロック時間Ｔａ  は、この同じパラメータに逆比例し、よってその値は特に重要となる。
【００１４】
従って、Ｂに固定値を割り当てることにより妥協を選択する可能性が存在し、このことは、積ＭＮの値を一度に全てに対して設定することと等価である。しかしながら、ロッキング中にバンドＢの値を動的に減少させる別の解決策を選択してロック時間と残留出力のドリフト移動の両方を小さくするのが有利なようである。いずれにしても、ロック時間を最適化するには、Ｂの定格値は必要な値より小さくすべきでない。
これが、本発明による装置が好ましくは符号８により示される複合部分を含む理由である。この複合部分の機能は、
−  ロックが達成される時間を同定し、
−  残留出力のドリフト移動を評価し、
−  過度のドリフト移動の場合には、ロックループ７の動作が不連続になることなくＭの値を増加させてバンドＢを小さくする、
ことによりＢの適応変化を用いて動的ロック機能を達成することである。
【００１５】
これらの機能の最初のものは、モジュール又はブロック１９により実行される。ブロック１９の機能は、本質的に線２０にロック信号を発生することである。実際には、ブロック１９は、カウンター１１の出力にて線２１上で受け取った後続のｋ値を比較し、特定数（例えばＬ）の連続したｋ値が最上位ビットＮｋ  に限定的に等しいときにロック状態を同定する。これらの連続値は、好ましくは発振器１５により発生された周波数ｆｓ  に対応した周波数を用いて同定される。ブロック１９は、本質的に２つのレジスター、比較器及びカウンターを含む。
ブロック１９がロック状態の達成を示すとき、２２により示されるブロックを介して残留出力のドリフト移動が測定される。ブロック２２の構造は、図２により詳細に示される。
ブロック２２の動作は、ロック状態にて残留ドリフト移動の周期がＴＷ  で識別されるなら、期間中位相ＸＯＵＴ  が一定周波数の信号の位相に対して単調増加するようなより短い持続時間の時間間隔（例えばＴＭ  ＝ＴＷ  ／１０）、期間中（単調）減少するような他の時間間隔、及び期間中前の２つの条件間の移行が起こるようなその他のものが存在するという事実に基づく。よって、ドリフト移動の大きさは、簡単な信号周期の測定から概算できる。
【００１６】
従って、モジュール２２の入力ステージは、入力として周波数ｆｓ  及び位相信号ＸＯＵＴ  を受け取るカウンター２２０から成り、ループ７の出力周波数ｆＢ  に対応した周期の連続的な測定を行う。このことは全て、ｆｓ  が好ましくはｆＢ  より十分大きく選択されるということを再度用いて達成される。カウンター２２０による後続の測定値は、カスケード状に装着された２つのレジスター２２１と２２２に記憶される。
【００１７】
比較器２２３において実行される２つの後続測定値の比較の結果は、カウンター２２４を先導するのに使用される第１次の微分値を同定する。これは、発振器２２５（実際には発振器１５と同じにでき、その出力信号がデマルチプレックスされる）により発生される同期信号に依存するＴＭ  に等しい時間間隔にて初期化される。これは、レジスター２２１の内容がレジスター２２の内容より大きいときはいつでも、すなわち、一定の周波数信号の位相に対して位相ＸＯＵＴ  が減少するとき増加される。各測定間隔ＴＭ  の終わりに、カウンター２２４の値は、それが発生した総回数に一致する。位相ＸＯＵＴ  がドリフト移動により単調増加又は減少する場合には、このようにして得られた値は、同一位相ＸＯＵＴ  がその傾向を反転するとき得られるものより大きい。よって、機能制御ブロック２２６は、カウンター２２４によるカウントの変化を用いてドリフト移動を評価し（第２次の微分値を構成する）、ブロック１９から線２０を介した信号により動作可能にされたブロック２３に対して対応する先導信号を送ることができる。
【００１８】
数学的な観点から、ブロック２２で実行される機能は、位相ＸＯＵＴ  の第２微分係数を計算することに等しい。実際には次の通りである。
ＸＯＵＴ  ＝２πｆＢ  ｔ＋ＡＷ  ｓｉｎ（２ｆＷ  ｔ）              （ＶＩＩ）
Ｘ′ＯＵＴ  ＝２πｆＢ  ＋ＡＷ  ｃｏｓ（２πｆＷ  ｔ）      （ＶＩＩＩ）
Ｘ″ＯＵＴ  ＝−ＡＷ  ｓｉｎ（２ｆＷ  ｔ）                      （ＩＸ）
本質的に、ブロック２３は、残留ドリフト移動の大きさ（実際にはＡＷ  ）を所与の閾値レベルと比較できる閾値比較器である。この値が高すぎることが分かると（ＡＷ  が閾値を越えると）、ブロック２３はそれら夫々の除算因子の値を増加させることによりデバイザー９及び１０に作用し、ブロック１９の動作を規制する閾値（Ｎｋ  ）が増加され、より安定なｋ値により特徴付けられるロック状態を同定する。このプロセスは、残留ドリフト移動が事前設定された振幅及びバンド限界より小さくなるまで繰り返される。
ブロック２４は数値フィルターであり、線２１の値ｋを受け取り、その平均値を計算する（一般にＴＷ  に等しい時間間隔で）。この平均値は、別の比較器２５にて（線２１上で受け取った）現在のｋ値と比較される。この後者の比較器は、イネーブル信号をブロック２３に送り、ブロック２３は、ｋがその平均値に等しい瞬間にてデバイザー９及び１０の除算因子を変更すべく作用する。このことが、変更の瞬間にて出力信号の位相の不連続性を制限するのを可能にする。
【００１９】
従って、本発明による解決策は、アナログループの使用に対する関連利点全て（例えばより大きな信頼性が得られること及び乱れから免れること、並びに校正の必要がないこと）を伴って完全なデジタル実施の可能なシステムを用いて、パケットシステム上で伝送される一定レートのデータチャネルの再構成を実行することを可能にする。この結果は、データチャネル及びそれを伝送するネットワークに対する同期拘束を要さず、広いロック範囲内で動作する別の可能性を有し、よって、再発生されるべき周波数の値を前もって知る必要なしに達成される。安定な動作も、メモリ２の書き込み信号フェーズの特性、及び残留ドリフト移動を制限する別の可能性とは独立に、動作バンドを自動的に変えてロック回数を最適化することにより補償される。
【００２０】
本発明の原理が変えられずに残るならば、もちろん実施の詳細や様式は本発明の範囲から離れることなくここに与えられた説明に対して顕著に変え得る。
【図面の簡単な説明】
【図１】本発明による装置の一般構造のブロック図である。
【図２】図１に示した装置の部分のいくつかの構造のブロック図である。
【符号の説明】
１    本発明による装置
２    メモリ
７    ロックループ
９、１０    デバイザー
１１    カウンター
１２    デジタル制御発振器
１３    加算器
１４    レジスター
２２    残留ドリフト移動測定器
【図１】
0003554528.tif 000008
【図２】
0003554528.tif 000009