(57)【特許請求の範囲】
【請求項１】
ゲート電極（９）と、該ゲート電極（９）に導電接続されている接触面（１９）とを有するＭＯＳトランジスタにおいて、この接触面（１９）が電気化学的に耐食性であり、この接触面（１９）を囲む外側の表面に対し、該接触面（１９）が最高でも２００ｎｍ高いか又は深いところに配設されており、この接触面（１９）を囲む表面に不活性カバー層が備えられていることを特徴とするＭＯＳトランジスタ。
【請求項２】
ゲート幅とゲート長の比が３：１以上であることを特徴とする請求項１記載のＭＯＳトランジスタ。
【請求項３】
接触面（１９）の面積とゲート電極（９）の面積（ゲート幅×ゲート長）の比が５：１以上であることを特徴とする請求項１又は２記載のＭＯＳトランジスタ。
【請求項４】
ゲート電極（９）、接触面（１９）及びそれらの間にある導電接触部がチタン、タンタル、タングステン、コバルト、モリブデン、プラチナ及びバナジウムのグループからの金属とのポリケイ化物から成ることを特徴とする請求項１乃至３の１つに記載のＭＯＳトランジスタ。
【請求項５】
ゲート電極（９）、接触面（１９）及びそれらの間にある導電接続部がタングステン、チタン、タンタル、コバルト、モリブデン、プラチナ、イリジウム、パラジウム及びＴｉＮのグループの少なくとも１つを含んでいる金属化部を備えていることを特徴とする請求項１乃至４の１つに記載のＭＯＳトランジスタ。
【請求項６】
カバー層が窒化物から成り、少なくとも５０ｎｍから最高で２５０ｎｍの厚さを有することを特徴とする請求項１乃至５の１つに記載のＭＯＳトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバイオテクノロジーに使用されるＭＯＳトランジスタに関する。
【０００２】
【従来の技術】
生体の神経細胞の電気的活動及び電気的刺激を記録することは生体のメカニズム、特に神経パルスの伝動、神経単位の検出及び神経組織の学習能力を調査するための前提条件である。この種の認識はニューロバイオセンサの将来の構造及びニューロエレクトロニクス回路の実現を基礎づけるものである。生体の神経細胞をＭＯＳトランジスタに電気的に結合することは最近の研究課題である。細胞膜とＭＯＳトランジスタのゲート電極間を導電接続することは、ゲートポリシリコン及び金属化部を持たないトランジスタを使用した場合に可能である。この種の研究に半導体デバイスを使用する際の１つの問題は、これらのデバイスに使用される材料の多くが生体細胞に使用される培養液に対して耐性に欠けることである。これらの培養液は多くの物質を電気化学的に腐食する電解液を形成する。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、バイオテクノロジーに使用するのに適しており、かつまた特に電気化学的に耐食性のＭＯＳトランジスタを提供することにある。
【０００４】
【課題を解決するための手段】
この課題は本発明の請求項１に記載の特徴により解決される。
【０００５】
本発明によるトランジスタは接触面又は接続端子面（パッド）と導電接続されているゲート電極を有する。この接触面は当該バイオテクノロジー用に採寸されている。接触面は例えばトランジスタのゲートと導電接続される生体細胞の大きさに適合する寸法を有する。この接触面は電気化学的に耐食性の物質、即ち細胞膜によっても培養液又は接触部を形成する接着剤によっても腐食されない材料から製造されている。このトランジスタの残りの表面は、主にこの接触面のみを露出しトランジスタがその使用に際して曝される電解質に対して耐性を示す不活性層で覆われている。この種の不活性カバー層には特に薄い窒化物層の析出が問題になる。本発明によるトランジスタのもう１つの特徴は比較的平坦な表面、即ち少なくとも接触面の周囲の領域における表面トポロジが最高でも２００ｎｍの段差を有するに過ぎないことである。このことは細胞を接触面に結合することを容易にする。
【０００６】
本発明によるトランジスタの特に有利な実施態様ではゲート幅のゲート長に対する比は３：１以上である。ゲート長はソースからドレイン方向にゲート電極の寸法であり、ゲート幅はトランジスタの機能にとって重要なチャネルの周囲領域においてゲート長に直角のゲート電極の寸法である。この補助的な最適化によりトランジスタの特性曲線はできるだけ大きな急峻度を達成できる。このようにしてこのトランジスタは、検査すべき神経細胞の自発的活動（細胞内電位が約４０ｍＶ〜６０ｍＶの変化）の場合にも４０ｍＶのゲート電位の変化をμＡ範囲のドレイン電流の変化に変えるのに十分に高い感度を提供する。
【０００７】
もう１つの特に有利な実施態様では、接触面の面積とゲート電極の面積（平面図におけるゲートウェブの面積、ゲート長×ゲート幅）との比は５：１以上である。従ってゲート電極が基板に対して接触面上に施された生体細胞の細胞膜よりも著しく小さい容量を有するようにすることができる。更に細胞膜とトランジスタの容量は、細胞膜の最大量の電圧変動をトランジスタの能動領域内のゲートに伝えることを可能にする最適化された容量分圧器を形成する。この特性は基板に対してゲート電極の容量をできるだけ小さくするために、ゲート電極の面積（ゲート幅×ゲート長）を最小化することにより助成される。小さな寸法の細胞膜に対しては接触面を同様に小さくしてもよい。
【０００８】
ゲート電極、接触面及びそれらの間の導電接続部をＣＭＯＳプロセスの枠内でポリシリコンから製造すると有利である。この種のプロセスでは、本発明によるトランジスタと共に測定信号を評価するための別の回路構成部材を基板上に集積することが可能となる。このポリシリコンには例えば金属ケイ化部が設けられる。ポリシリコン上に金属を施す場合この金属は一部がシリコンに合金化され、特殊な化合物をシリコンと形成する。他のデバイスでも形成されるようにこの種の基本的に既に公知のケイ化物は本発明によるトランジスタの場合チタンで形成されると有利である。チタンの他に例えばタンタル、タングステン、コバルト、モリブデン、プラチナ又はパラジウムのような同様に十分に耐食性でかつ生体組織との結合に適している他のケイ化可能の金属も使用することができる。
【０００９】
この種のケイ化物の代わりに又はこれを補完して完全な（例えば多層の）金属化部が設けられてもよい。それには特に接触面の表面、ゲート電極に対する導電接続部及びゲート電極の金属化部用の金属としてタングステンが使用される。この種の金属化部により特にエレクトロニクス集積回路の構成部材への導電接続も実現可能である。この種の金属化部では導通抵抗はケイ化物の場合よりも著しく小さい。タングステンの他にこれらの金属化物にはチタン、タンタル、コバルト、モリブデン、プラチナ、イリジウム、パラジウム及びＴｉＮ又はこれらの物質の組み合せも使用することができる。
【００１０】
接触面を除いてトランジスタの上側を覆う不活性カバー層としては、ＣＶＤ法により少なくとも５０ｎｍから最高で２５０ｎｍの厚さで施される薄い窒化物層（例えばＳｉＮ）が有利である。このようにして接触面の領域では接点の深さと直径との比が小さくされる。このいわゆる接点のアスペクト比は細胞膜とトランジスタ間の結合強度を決定する重要な値である。
【００１１】
サブμｍ範囲のゲート幅及びゲートからゲートへの間隔が１０μｍ以下の場合には、本発明によるトランジスタのアレーはスペース上の問題を高度に解決することができ、その結果より高度に進化した生物の比較的大きな神経細胞を検査するのにも使用することができる。
【００１２】
現在の製造技術での本発明によるトランジスタの一般的寸法は例えばゲート長が約０．８μｍ及びゲート幅が５．０μｍである。接触面は例えば１０μｍ×１０μｍの大きさであってもよい。しかし直径１μｍの細胞膜に対して最適化されている接触面も実現可能である。
【００１３】
【実施例】
本発明を実施例及び図面に基づき以下に詳述する。
【００１４】
図１には本発明によるトランジスタの一実施例が示されている。例えばシリコンから成る基板１内にはｎウェル及び／又はｐウェル２、３があり、その中でドープ領域４、５、６、７がＭＯＳＦＥＴのソース及びドレイン領域として設けられている。図１の左側に示されている本発明によるトランジスタ用に例えばｎウェル２が設けられている。これを補うもう１つのＭＯＳＦＥＴは例えばｐウェル３内に形成されている。更に本発明によるトランジスタのソース４及びドレイン５の領域はｐ導電性であり、その相補性トランジスタのソース６及びドレイン７の領域はｎ導電性である。図示されているトランジスタは単に一例と理解すべきである。基板１上にはＣＭＯＳ法の枠内で形成可能のＭＯＳＦＥＴを基本的に無制限に集積することができる。
【００１５】
これらのトランジスタ間には例えば熱酸化（ＬＯＣＯＳ）法により形成される絶縁領域８がある。ゲート電極９は本発明によるトランジスタのチャネル領域内のゲート酸化物上に施されている。破線で輪郭が示されているように、ゲート電極９は接触孔充填物のようなブロック又は柱状物１８が載せられている比較的大きな接続端子面１７の側方に通じている。ゲート電極９はポリシリコンから成ると有利である。これに対し例えば予め備えられている金属化面１３を介して基板１上の集積回路と接続可能であるゲート電極１０は別のＭＯＳＦＥＴ用に備えられている。第１の誘電体層内には例えば接触孔充填物として接続すべきソース及びドレイン領域上に縦型の導電接続部１１、１２が形成されている。この第１の誘電体層は通常のようにホウ素燐ケイ酸ガラス（ＢＰＳＧ）から成ると有利である。端子接触部又は導体路に構造化されている金属化面１３上には１つ又は複数の誘電体層（中間酸化物、ＩＭＯＸ）を設けることができる。この誘電体層中には別の縦型の導電接続部１４が形成されている。図示されている接続部１４は耐食性の金属化部１６で覆われている上側の端子接触部１５に通じている。ゲート電極９の接続端子面１７上にあるブロック又は柱状物１８の上面、即ち接触面１９は同様に耐食性材料から成っている。柱状物１８は全体として耐食性材料から成っていてもよく、更に例えば接触孔充填物として形成可能である。しかし基本的には外側に露出している接触面１９が電気化学的に耐食性であることで十分である。これらの柱状物１８の接触面１９は、培養液に入れられた神経細胞がその上に施されるようにされており、従ってそれに相応して採寸されている。同様に電気化学的に耐食性の金属化部１６を有する接続端子面１５は例えば測定（測定パッド）用の端子接触部として設けられている。この装置の上面２０は薄い窒化物層（ＣＶＤ窒化物）であると有利である不活性化カバー層により形成されており、このカバー層は上述のように神経細胞が載せられる接触面１９より若干突出している。
【００１６】
ゲート電極９、接続端子面１７及びそれらの間に配設されている接続部の上面全体に金属化部が施されてもよい。この金属化部として神経細胞の培養液に対して耐性の材料が使用される場合には、柱状物１８を省略することができ、相応して不活性化部を省略して神経細胞を接続端子面１７を覆うこの金属化部上に直接施すことができる。これらの柱状物１８は図１に記載しているよりも小さい側方寸法を有するようにすることもできる。神経細胞の大きさに十分な面積を有しかつ耐食性の表面を有する接触面があれば十分である。更に神経細胞の被着用に備えられる接触面１９は例えば端子接触部上に施されていてもよく、それらは図１の左側の測定用端子接触部１５に相当し、左側の接続部１４に相応して比較的薄い接触孔充填物を介して接続端子面１７と接続される。柱状物１８は金属の代わりにシリコン（ポリシリコン又は非晶質シリコン）から形成されてもよい。見易くするために図１には示されていない本発明のトランジスタの他の細部は主としてＣＭＯＳ法の枠内で製造されるトランジスタから公知の細部に相応するものである。
【図面の簡単な説明】
【図１】本発明によるトランジスタの一実施例の切断斜視図。
【符号の説明】
１  基板
２  ｎウェル
３  ｐウェル
４、６  ソース
５、７  ドレイン
８  絶縁領域
９、１０  ゲート電極
１１、１２、１４  縦型導電接続部
１３  金属化面
１５  端子接触部
１６  耐食性金属化部
１７  接続端子面
１８  ブロック又は柱状物
１９  上面
２０  装置の上面
【図１】
0003554467.tif 000002