【手続補正書】
【提出日】平成28年12月7日(2016.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有する基板と、
前記第１表面の第１部分にある複数の前記導電性要素の各々に接合された基部と、前記基板及び前記基部から離れて位置する端面とを有する複数のボンド要素であって、各ボンド要素は前記基部から前記端面まで延びている、複数のボンド要素と、
前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有している誘電体封止要素であって、該誘電体封止要素により複数の前記ボンド要素が互いに別個のものとなっており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されている、誘電体封止要素と
を備え、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、前記封止要素の形成後に超小型電子素子を配置することのできるプロセスに合うサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体。
【請求項２】
前記第３表面の上方に広がりを有する少なくとも１つの前記ボンド要素の一部分は、前記第３表面に対して非平行である、請求項１に記載の構造体。
【請求項３】
少なくとも１つの前記ボンド要素の基部及び端面の少なくとも一方にある半田を更に備えた請求項１に記載の構造体。
【請求項４】
少なくとも１つの前記ボンド要素の端面における前記半田が前記第３表面にある、請求項４に記載の構造体。
【請求項５】
前記半田が、少なくとも１つの前記ボンド要素の端面から前記封止要素の一部を貫通して前記第３表面へと広がりを有している、請求項４に記載の構造体。
【請求項６】
少なくとも１つの前記ボンド要素において、該ボンド要素の端面に隣接する少なくとも一部が、前記第３表面に対して非平行である、請求項１に記載の構造体。
【請求項７】
前記基板がアクティブダイである、請求項２に記載の構造体。
【請求項８】
前記第２部分のエリアに配置された前記超小型電子素子を更に備え、前記超小型電子素子は前記第２部分にある前記導電性要素と電気的に相互接続する、請求項２に記載の構造体。
【請求項９】
前記超小型電子素子は、該超小型電子素子の前面が前記第１表面とは反対方向を向いたものとなるように前記第２エリアに配置され、
前記超小型電子素子の前面にあるコンタクトと前記基板の前記第１表面にある前記導電性要素とから延びるワイヤリードを更に備えた請求項８に記載の構造体。
【請求項１０】
基板上に誘電体封止要素を形成するステップであって、前記基板は、対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有し、前記第１表面の第１部分にある複数の前記導電性要素の各々に複数のボンド要素の各基部が接合されており、該ボンド要素の端面が前記基板及び前記基部から離れて位置し、各ボンド要素は前記基部から前記端面まで延びている、ステップを含み、
前記誘電体封止要素は、前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有するように形成され、該誘電体封止要素により複数の前記ボンド要素が互いに別個のものとなっており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されており、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、前記封止要素の形成後に超小型電子素子を配置することのできるプロセスに合うサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体を作製する方法。
【請求項１１】
前記封止要素の形成後に前記第２部分のエリアに前記超小型電子素子を配置するステップと、
前記超小型電子素子と前記第２部分にある前記導電性要素との電気的相互接続部を形成するステップと
を更に含む請求項１０に記載の方法。
【請求項１２】
前記電気的接続部を形成するステップは、前記超小型電子素子の前面にあるコンタクトと前記基板の前記第１表面にある前記導電性要素とから延びるワイヤリードを形成するステップを含むものである、請求項１１に記載の方法。
【請求項１３】
前記第３表面の上方に広がりを有する少なくとも１つの前記ボンド要素の一部分は、前記第３表面に対して非平行である、請求項１１に記載の方法。
【請求項１４】
少なくとも１つの前記ボンド要素は、前記基部と前記封止されていない部分との間において実質的に真っ直ぐな線に沿って延びており、
前記実質的に真っ直ぐな線は、前記基板の前記第１表面に対して９０度未満の角度をなす、請求項１１に記載の方法。
【請求項１５】
少なくとも１つの第２の超小型電子素子を、前記基板の前記第１表面の前記第２部分にある複数の前記導電性要素のうちの幾つかと電気的に接続するステップを更に含む請求項１１に記載の方法。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
上記で論じた特徴のこれらの及び他の変形形態及び組合せが、本発明から逸脱することなく利用することができるので、好ましい実施形態の上記の説明は、特許請求の範囲によって規定される本発明の制限としてではなく例証として考えられるべきである。
なお、特願２０１５−５４９５６１の出願当初の特許請求の範囲は以下の通りである。
［請求項１］
対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有する基板と、
前記第１表面の第１部分にある複数の前記導電性要素の各々に接合された基部と、前記基板及び前記基部から離れて位置する端面とを有する複数のボンド要素であって、各ボンド要素は前記基部から前記端面まで延びている、複数のボンド要素と、
前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有している誘電体封止要素であって、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されている、誘電体封止要素と
を備え、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体。
［請求項２］
前記ボンド要素は、ワイヤボンドとマイクロピラーとワイヤとのうちの少なくとも１つを含む、請求項１に記載の構造体。
［請求項３］
少なくとも１つの前記ボンド要素の基部及び端面の少なくとも一方にある半田を更に備えた請求項１に記載の構造体。
［請求項４］
少なくとも１つの前記ボンド要素の端面における前記半田が前記第３表面にある、請求項３に記載の構造体。
［請求項５］
前記半田が、少なくとも１つの前記ボンド要素の端面から前記封止要素の一部を貫通して前記第３表面へと広がりを有している、請求項３に記載の構造体。
［請求項６］
少なくとも１つの前記ボンド要素において、該ボンド要素の端面に隣接する少なくとも一部が、前記第３表面に対して垂直である、請求項１に記載の構造体。
［請求項７］
少なくとも１つの前記ボンド要素が、該ボンド要素の端面に接合されたスタッドバンプを有している、請求項１に記載の構造体。
［請求項８］
少なくとも１つの前記ボンド要素が、該ボンド要素の基部と封止されていない部分との間で実質的に真っ直ぐな線に沿って広がりを有しており、前記実質的に真っ直ぐな線は、前記基板の前記第１表面に対して９０度未満の角度をなしている、請求項１に記載の構造体。
［請求項９］
少なくとも１つの前記ボンド要素が、該ボンド要素の基部と端面との間において実質的に湾曲した部分を有している、請求項１に記載の構造体。
［請求項１０］
前記第３表面は、前記基板の第１表面から第１距離にある第１表面部分と、前記基板の第１表面から、前記第１距離未満である第２距離にある第２表面部分とを有し、
少なくとも１つの前記ボンド要素における前記封止されていない部分は、前記第２表面部分において前記封止要素により覆われていないものである、請求項１に記載の構造体。
［請求項１１］
前記封止要素は、該封止要素に形成され、前記第３表面から前記基板に向かって広がりを有するキャビティを備え、１つの前記ボンド要素における前記封止されていない部分は前記キャビティ内に位置している、請求項１に記載の構造体。
［請求項１２］
少なくとも１つの前記ボンド要素が、銅と金とアルミニウムと半田とのうちの少なくとも１つを含むものである、請求項１に記載の構造体。
［請求項１３］
複数の前記ボンド要素がそれぞれ接合されている複数の前記導電性要素の各々が、所定の第１配列を有する第１アレイに配置されており、
複数の前記導電性要素の各々が接合されている前記ボンド要素の前記封止されていない部分が、所定の前記第１配列とは異なる所定の第２配列を有する第２アレイに配置されている、請求項１に記載の構造体。
［請求項１４］
所定の前記第１配列が第１のピッチを有し、前記第２配列が前記第１のピッチより細かい第２のピッチを有している、請求項１３に記載の構造体。
［請求項１５］
前記ボンド要素の端面は第１構成要素に接続するためのものである、請求項１に記載の構造体。
［請求項１６］
前記基板の前記第１表面における前記第２部分は、第１の超小型電子素子及び第２の超小型電子素子のそれぞれ全体を収容できるサイズのエリアを有する第１サブ部分及び第２サブ部分を有し、
前記第１表面にある少なくとも幾つかの前記導電性要素は、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項１に記載の構造体。
［請求項１７］
前記封止要素は、互いに間隔を置いて配置された複数の封止サブ要素を有し、前記第１サブ部分及び前記第２サブ部分の少なくとも一方のエリアは、複数の前記封止サブ要素のうちの第１封止サブ要素及び第２封止サブ要素によって少なくとも部分的に形成されている、請求項１６に記載の構造体。
［請求項１８］
前記基板の前記第２表面にある複数の第２導電性要素と、
前記第２表面の第１部分にある複数の前記第２導電性要素の各々に接合された基部と、前記基板及び前記基部から離れて位置する端面とを有する複数の第２ボンド要素であって、該第２ボンド要素の各々が、該第２ボンド要素の基部から端面まで広がりを有している、複数の第２ボンド要素と、
前記第２表面の前記第１部分にあるとともに該第１部分から広がりを有している第２誘電体封止要素であって、該第２誘電体封止要素は、複数の前記第２ボンド要素が該第２封止要素により互いに別個のものとなるように複数の前記第２ボンド要素間の空間を満たしており、該第２封止要素は、前記第２表面とは反対側の第４表面と、該第４表面から前記基板の前記第２表面に向かって広がるエッジ面とを有し、該第２ボンド要素の封止されていない部分が、少なくとも、前記第４表面において該第２封止要素により覆われていない前記第２ボンド要素の端面の部分により形成されている、第２誘電体封止要素と
を更に備えた請求項１に記載の構造体。
［請求項１９］
前記第２封止要素により、前記第２表面の第２部分が少なくとも部分的に形成されており、前記第２表面の前記第２部分は、前記第２表面の前記第１部分以外の部分であって、別の超小型電子素子の全体を収容できるサイズのエリアを有し、前記第２表面にある少なくとも幾つかの前記第２導電性要素は、前記第２表面の前記第２部分にあって、前記別の超小型電子素子と接続するためのものである、請求項１８に記載の構造体。
［請求項２０］
前記第２表面にあって、第１の構成要素に接続するための複数の第１端子を更に備え、少なくとも幾つかの前記第１端子は前記導電性要素に電気的に接続されている、請求項１に記載の構造体。
［請求項２１］
請求項１に記載の構造体と、
前記第２部分に位置し、複数の前記導電性要素のうちの幾つかのうちの少なくとも１つに電気的に接続されている第１の超小型電子素子と、
前記第１の超小型電子素子と、前記第２部分の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第１表面から離れているとともに該第１表面とは反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がっており、該誘電体の塊により、前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、誘電体の塊と
を更に備え、前記誘電体の塊が前記封止要素とは異なる、パッケージアセンブリ。
［請求項２２］
前記エッジ面の少なくとも一部が、前記第２エッジ面の少なくとも一部と接触している、請求項２１に記載のパッケージアセンブリ。
［請求項２３］
前記エッジ面及び前記第２エッジ面のいずれか又は両方における少なくとも一部が平坦である、請求項２２に記載のパッケージアセンブリ。
［請求項２４］
前記誘電体の塊の、前記基板の前記第２表面からの厚さは、前記封止要素の、前記基板の前記第２表面からの厚さ未満である、請求項２１に記載のパッケージアセンブリ。
［請求項２５］
前記第１の超小型電子素子が対向した第５表面及び第６表面を有し、前記第５表面は前記第１表面に面し、前記第１の超小型電子素子は、前記第５表面及び前記第６表面の少なくとも一方にある複数の第１導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２１に記載のパッケージアセンブリ。
［請求項２６］
前記第６表面から広がりを有しているボンドワイヤにより、前記第１の超小型電子素子が、複数の前記導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２５に記載のパッケージアセンブリ。
［請求項２７］
前記第１の超小型電子素子の前記第５表面にあるコンタクトが、複数の前記第１導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２５に記載のパッケージアセンブリ。
［請求項２８］
前記第３表面及び前記第４表面のいずれか又は両方における少なくとも一部に沿って広がりを有する再分配層を更に備え、
該再分配層は、前記第３表面及び前記第４表面の少なくとも一方に隣接する第５表面と、該第５表面から離れて位置する第６表面とを有する再分配基板と、該再分配基板の前記第５表面にあって、複数の前記ボンド要素の前記封止されていない部分の各々と位置合わせされ、かつ機械的に接続された第１導電性パッドと、前記再分配基板の前記第６表面にあって、前記第１導電性パッドに電気的に接続された第２導電性パッドとを有している、請求項２１に記載のパッケージアセンブリ。
［請求項２９］
請求項１に記載の構造体と、
前記基板の前記第２表面に配置され、該第２表面にある複数の第２導電性要素のうちの少なくとも１つを通して複数の前記導電性要素のうちの少なくとも１つと電気的に接続されている第１の超小型電子素子と、
前記第１の超小型電子素子と、該第１の超小型電子素子から離れるように広がる前記第２表面の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第２表面から離れて位置し、かつ該第２表面とは反対側にある第４表面が形成されている、誘電体の塊と
を更に備えたパッケージアセンブリ。
［請求項３０］
前記第１の超小型電子素子が対向した第５表面及び第６表面を有し、前記第５表面は前記第２表面に面し、前記第１の超小型電子素子は、前記第５表面及び前記第６表面の少なくとも一方において複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項２９に記載のパッケージアセンブリ。
［請求項３１］
前記第６表面から広がりを有しているボンドワイヤにより、前記第１の超小型電子素子が複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項３０に記載のパッケージアセンブリ。
［請求項３２］
前記第１の超小型電子素子の前記第５表面にあるコンタクトが、複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項３０に記載のパッケージアセンブリ。
［請求項３３］
前記第２部分に配置され、複数の前記導電性要素のうちの少なくとも１つと電気的に接続された少なくとも１つの第２の超小型電子素子を更に備えた請求項２９に記載のパッケージアセンブリ。
［請求項３４］
前記第２の超小型電子素子は対向した第７表面及び第８表面を有し、前記第７表面は前記第１表面に面し、前記第２の超小型電子素子は、前記第７表面及び前記第８表面の少なくとも一方において、複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
［請求項３５］
前記第８表面から広がりを有するボンドワイヤにより、前記第２の超小型電子素子が少なくとも幾つかの第１導電性要素のうちの１つと電気的に接続されている、請求項３４に記載のパッケージアセンブリ。
［請求項３６］
前記第２の超小型電子素子の前記第７表面にあるコンタクトが、少なくとも幾つかの前記導電性要素のうちの１つと電気的に接続されている、請求項３４に記載のパッケージアセンブリ。
［請求項３７］
前記第２の超小型電子素子が超小型電子パッケージの一部であり、
前記超小型電子パッケージは、対向した第７表面及び第８表面を有する第２基板を有し、前記第２の超小型電子素子は前記第８表面に位置し、前記第２基板上に導電性要素があり、前記第２基板上の導電性要素は前記第７表面にある端子を含み、前記第２の超小型電子素子は前記第２基板上の導電性要素のうちの少なくとも１つと電気的に接続され、
前記第７表面は前記第１表面に面し、前記超小型電子パッケージの端子は各半田要素により前記構造体の導電性要素と電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
［請求項３８］
前記第２の超小型電子素子は、表面に端子を有する超小型電子パッケージの一部であり、
前記第２の超小型電子素子は、幾つかの前記導電性要素のうちの少なくとも１つと、前記超小型電子パッケージの端子及び複数の前記ボンド要素の少なくとも１つが電気的に接続されている外部構成要素の導電性要素を通して電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
［請求項３９］
少なくとも１つの前記第２の超小型電子素子は、複数の前記第２の超小型電子素子を含み、前記第２の超小型電子素子の少なくとも１つは、前記構造体の導電性要素のうちの少なくとも幾つかと電気的に接続された超小型電子パッケージの一部である、請求項３３に記載のパッケージアセンブリ。
［請求項４０］
前記第２の超小型電子素子のうちの１つは超小型電子パッケージの一部であり、該超小型電子パッケージはその表面に端子を有し、該端子は、各半田要素により前記構造体の導電性要素のうちの幾つかと電気的に接続され、
前記第２の超小型電子素子のうちの別の第２の超小型電子素子は超小型電子パッケージの一部であり、該超小型電子パッケージはその表面に端子を有し、該端子は、前記導電性要素のうちの幾つかと、前記第２の超小型電子パッケージのうちの別の第２の超小型電子パッケージの端子及び複数の前記ボンド要素のうちの少なくとも１つが電気的に接続されている外部構成要素の導電性要素を通して電気的に接続されている、請求項３９に記載のパッケージアセンブリ。
［請求項４１］
前記基板の前記第１表面の前記第２部分は第１サブ部分及び第２サブ部分を有し、該第１サブ部分及び該第２サブ部分がそれぞれ、前記第２の超小型電子素子のうちの第１の超小型電子素子の全体と、前記第２の超小型電子素子のうちの別の超小型電子素子を含む超小型電子パッケージの全体とを収容できるサイズのエリアを有し、
前記第１表面にある導電性要素のうちの少なくとも幾つかは、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第２の超小型電子素子のうちの前記第１の超小型電子素子と、前記超小型電子パッケージとにそれぞれ接続できるように構成されている、請求項３９に記載のパッケージアセンブリ。
［請求項４２］
前記封止要素は、前記基板の前記第１表面の前記第１部分から前記第３表面に向かって少なくとも１５０マイクロメートルの長さの広がりを有している、請求項１に記載の構造体。
［請求項４３］
前記基板の前記第１表面における、前記封止要素がある前記第１部分は、前記基板の前記第１表面における前記第２部分を完全に囲んでいる、請求項１に記載の構造体。
［請求項４４］
基板上に誘電体封止要素を形成するステップであって、前記基板は、対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有し、前記第１表面の第１部分にある複数の前記導電性要素の各々に複数のボンド要素の各基部が接合されており、該ボンド要素の端面が前記基板及び前記基部から離れて位置し、各ボンド要素は前記基部から前記端面まで延びている、ステップを含み、
前記誘電体封止要素は、前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有するように形成され、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されており、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体を作製する方法。
［請求項４５］
前記ボンド要素は、ワイヤボンドとマイクロピラーとワイヤとのうちの少なくとも１つを含むものである、請求項４４に記載の方法。
［請求項４６］
前記ボンド要素は、前記封止要素が前記基板上に形成される前に、複数の前記導電性要素のうちの１つにその基部が半田付けされる少なくとも１つのワイヤを含むものである、請求項４４に記載の方法。
［請求項４７］
前記封止要素を形成した後に、第１の超小型電子素子と前記第２部分の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
前記第１の超小型電子素子は、前記第２部分の上方に位置するとともに複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続され、前記誘電体の塊により、前記第１表面から離れかつその反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がりを有しており、前記誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成され、
前記誘電体の塊は前記封止要素以外のものである、請求項４４に記載の方法。
［請求項４８］
前記エッジ面の少なくとも一部が、前記第２エッジ面の少なくとも一部と接触している、請求項４７に記載の方法。
［請求項４９］
第１の超小型電子素子と、該第１の超小型電子素子から離れるように広がりを有する前記第２表面の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
前記第１の超小型電子素子は、前記基板の前記第２表面に配置されているとともに、複数の前記導電性要素の少なくとも１つと、前記第２表面にある複数の第２導電性要素のうちの少なくとも１つを通して電気的に接続されている、請求項４４に記載の方法。
［請求項５０］
少なくとも１つの第２の超小型電子素子を、前記基板の前記第１表面の前記第２部分にある複数の前記導電性要素のうちの幾つかと電気的に接続するステップを更に含む請求項４９に記載の方法。
［請求項５１］
少なくとも１つの前記第２の超小型電子素子が複数の前記第２の超小型電子素子を含み、複数の前記第２の超小型電子素子のうちの少なくとも１つが、複数の前記第１導電性要素のうちの少なくとも幾つかと電気的に接続されている超小型電子パッケージの一部である、請求項５０に記載の方法。
［請求項５２］
前記第２の超小型電子素子のうちの１つは超小型電子パッケージの一部であり、該超小型電子パッケージは、前記構造体における幾つかの前記導電性要素に対して各半田要素により電気的に接続される端子をその表面に有し、
前記第２の超小型電子素子のうちの別の第２の超小型電子素子は超小型電子パッケージの一部であり、該超小型電子パッケージは、前記第１表面にある幾つかの前記導電性要素に、外部構成要素の導電性要素を通して電気的に接続される端子をその表面に有し、前記外部構成要素に、第２の超小型電子パッケージのうちの別の第２の超小型電子パッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、請求項５０に記載の方法。
［請求項５３］
対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有するアクティブダイと、
前記第１表面の第１部分にある複数の前記導電性要素の各々に接合された基部と、前記ダイ及び前記基部から離れて位置する端面とを有する複数のボンド要素であって、各ボンド要素は前記基部から前記端面まで延びている、複数のボンド要素と、
前記ダイの前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有している誘電体封止要素であって、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記ダイの前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されている、誘電体封止要素と
を備え、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体。
［請求項５４］
前記ダイがフィールドプログラマブルゲートアレイである、請求項５３に記載の構造体。
［請求項５５］
前記第３表面は、前記ダイの第１表面から第１距離にある第１表面部分と、前記ダイの第１表面から、前記第１距離未満である第２距離にある第２表面部分とを有し、
少なくとも１つの前記ボンド要素における前記封止されていない部分は、前記第２表面部分において前記封止要素により覆われていないものである、請求項５３に記載の構造体。
［請求項５６］
前記封止要素は、該封止要素に形成され、前記第３表面から前記ダイに向かって広がりを有するキャビティを備え、１つの前記ボンド要素における前記封止されていない部分は前記キャビティ内に位置している、請求項５３に記載の構造体。
［請求項５７］
請求項５３に記載の構造体と、
前記第２部分に位置し、複数の前記導電性要素のうちの幾つかのうちの少なくとも１つに電気的に接続されている第１の超小型電子素子と、
前記第１の超小型電子素子と、前記第２部分の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第１表面から離れているとともに該第１表面とは反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がっており、該誘電体の塊により、前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、誘電体の塊と
を更に備え、前記誘電体の塊が前記封止要素とは異なる、パッケージアセンブリ。
［請求項５８］
前記エッジ面の少なくとも一部は、前記第２エッジ面の少なくとも一部と接触している、請求項５７に記載のパッケージアセンブリ。
［請求項５９］
前記エッジ面及び前記第２エッジ面のいずれか又は両方における少なくとも一部が平坦である、請求項５８に記載のパッケージアセンブリ。
［請求項６０］
前記誘電体の塊は、前記ボンド要素の前記封止されていない部分を封止しているとともに、前記封止要素の前記第３表面にある、請求項５７に記載のパッケージアセンブリ。
［請求項６１］
前記誘電体の塊の前記第４表面と前記封止要素の前記第３表面との上に位置し、前記ボンド要素の前記封止されていない部分を封止する第２の誘電体の塊を更に備え、
前記第２の誘電体の塊は、前記封止要素及び前記誘電体の塊とは異なるものである、請求項５７に記載のパッケージアセンブリ。
［請求項６２］
前記ダイの前記第１表面における前記第２部分は、第１の超小型電子素子及び第２の超小型電子素子のそれぞれ全体を収容できるサイズのエリアを有する第１サブ部分及び第２サブ部分を有し、
前記第１表面にある少なくとも幾つかの前記導電性要素は、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項５７に記載の構造体。
［請求項６３］
請求項６２に記載の構造体と、
前記第１サブ部分及び前記第２サブ部分にそれぞれ配置され、幾つかの前記導電性要素のうちの少なくとも１つと電気的に接続されている前記第１の超小型電子素子及び前記第２の超小型電子素子と、
前記第１の超小型電子素子と前記第１サブ部分のうちの少なくとも一部とを覆う第１の誘電体の塊であって、該第１の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第４表面が形成され、該第４表面の少なくとも一部は前記第１の超小型電子素子及び前記第１サブ部分の上方に広がりを有し、該第１の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第１の誘電体の塊と、
前記第２の超小型電子素子と、前記第２サブ部分のうちの少なくとも一部とを覆う第２の誘電体の塊であって、該第２の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第５表面が形成され、該第５表面の少なくとも一部は前記第２の超小型電子素子及び前記第２サブ部分の上方に広がりを有し、該第２の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第２の誘電体の塊と
を更に備え、
前記第１の誘電体の塊及び前記第２の誘電体の塊はそれぞれ前記封止要素とは異なるものである、パッケージアセンブリ。
［請求項６４］
前記エッジ面の少なくとも一部が、前記第１の誘電体の塊及び前記第２の誘電体の塊の少なくとも一方における第２エッジ面の少なくとも一部と接触している、請求項６３に記載のパッケージアセンブリ。
［請求項６５］
請求項６２に記載の構造体と前記第１の超小型電子素子及び前記第２の超小型電子素子とを備えたパッケージアセンブリであって、
前記第１の超小型電子素子は第１の超小型電子パッケージの一部であり、該第１の超小型電子パッケージは、前記第１サブ部分に配置され、前記第２表面にある少なくとも１つの前記導電性要素と電気的に接続され、
前記第２の超小型電子素子は第２の超小型電子パッケージの一部であり、該第２の超小型電子パッケージは、前記第２サブ部分に配置されているとともに、前記第２表面にある少なくとも１つの前記導電性要素に外部構成要素の導電性要素を通して電気的に接続され、前記外部構成要素に、前記第２のパッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、パッケージアセンブリ。
［請求項６６］
ウェハーレベルに設けられたアクティブダイ上に誘電体封止要素を形成するステップであって、前記ダイは、対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有し、前記第１表面の第１部分にある複数の前記導電性要素の各々に複数のボンド要素の各基部が接合されており、該ボンド要素の端面が前記基板及び前記基部から離れて位置し、各ボンド要素は前記基部から前記端面まで延びている、ステップを含み、
前記誘電体封止要素は、前記ダイの前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有するように形成され、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記ダイの前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されており、
前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体を作製する方法。
［請求項６７］
前記封止要素を形成した後に、第１の超小型電子素子と前記第２部分の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
前記第１の超小型電子は、前記第２部分の上方に位置するとともに複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続され、前記誘電体の塊により、前記第１表面から離れかつその反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がりを有しており、前記誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成され、
前記誘電体の塊は前記封止要素以外のものである、請求項６６に記載の方法。
［請求項６８］
前記エッジ面の少なくとも一部は、前記第２エッジ面の少なくとも一部と接触している、請求項６７に記載の方法。
［請求項６９］
前記誘電体の塊は、前記ボンド要素の前記封止されていない部分を封止しているとともに、前記封止要素の前記第３表面にある、請求項６７に記載の方法。
［請求項７０］
前記誘電体の塊の前記第４表面と前記封止要素の前記第３表面との上にあり、前記ボンド要素の前記封止されていない部分を封止する第２の誘電体の塊を形成するステップを更に含み、
前記第２の誘電体の塊は、前記封止要素及び前記誘電体の塊とは異なるものである、請求項６７に記載の方法。
［請求項７１］
少なくとも１つの超小型電子素子を、前記ダイの前記第１表面の前記第２部分にある幾つかの前記導電性要素と電気的に接続するステップを更に含む請求項６６に記載の方法。
［請求項７２］
前記ダイの前記第１表面の前記第２部分における第１サブ部分にある少なくとも１つの第１の超小型電子素子と、前記ダイの前記第１表面の前記第２部分における第２サブ部分にある少なくとも１つの第２の超小型電子素子とを電気的に接続するステップを更に含み、
前記第１サブ部分及び前記第２サブ部分はそれぞれ、前記第１の超小型電子素子及び前記第２の超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある複数の前記導電性要素のうちの少なくとも幾つかは、前記第２部分の前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項６６に記載の方法。
［請求項７３］
前記第１の超小型電子素子と前記第１サブ部分のうちの少なくとも一部とを覆う第１の誘電体の塊であって、該第１の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第４表面が形成され、該第４表面の少なくとも一部は前記第１の超小型電子素子及び前記第１サブ部分の上方に広がりを有し、該第１の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第１の誘電体の塊を形成するステップと、
前記第２の超小型電子素子と、前記第２サブ部分のうちの少なくとも一部とを覆う第２の誘電体の塊であって、該第２の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第５表面が形成され、該第５表面の少なくとも一部は前記第２の超小型電子素子及び前記第２サブ部分の上方に広がりを有し、該第２の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第２の誘電体の塊を形成するステップと
を更に含み、
前記第１の誘電体の塊及び前記第２の誘電体の塊はそれぞれ前記封止要素とは異なるものである、請求項７２に記載の方法。
［請求項７４］
前記第１の超小型電子素子は第１の超小型電子パッケージの一部であり、該第１の超小型電子パッケージは、前記第１サブ部分に配置され、前記第２表面にある少なくとも１つの前記導電性要素と電気的に接続され、
前記第２の超小型電子素子は第２の超小型電子パッケージの一部であり、該第２の超小型電子パッケージは、前記第２サブ部分に配置されているとともに、前記第２表面にある少なくとも１つの前記導電性要素に外部構成要素の導電性要素を通して電気的に接続され、前記外部構成要素に、前記第２のパッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、請求項７２に記載の方法。