(57)【特許請求の範囲】
【請求項１】
一対の電力端子と、
これらの電力端子間に並列に接続された複数の半導体素子と、
前記各半導体素子に設けられ、この半導体素子が異常動作をしているときにエラー信号を出力する異常検出回路をそれぞれ含む複数の制御ユニットと、
前記複数の制御ユニットのエラー信号入出力端を並列に接続するエラー信号バスと、
を備え、
前記各制御ユニットは、対応する前記異常検出回路からの前記エラー信号によって対応する前記半導体素子をオフし、且つ、このエラー信号を前記エラー信号バスに出力して他の制御ユニットに加え、このエラー信号によって前記他の制御ユニットにおいてそれぞれ対応する半導体素子をオフさせるものとして構成されている、
半導体スタック。
【請求項２】
前記各制御ユニットは、通常動作時には対応する前記半導体素子の制御端子にそれを動作させる信号を加えると共に前記エラー信号が生成された異常時にはその半導体素子を遮断させる信号を出力する保護回路と、を備えるものとして構成される、
請求項１記載の半導体スタック。
【請求項３】
前記複数の制御ユニットは、正常動作時に前記複数の半導体素子をオン、オフさせるための正常動作信号を伝えるための正常バスに並列に接続されており、前記各制御ユニットは前記正常動作信号を受けて対応する前記各半導体素子にそれをオン、オフさせる駆動信号を加えるものとして構成されていることを特徴とする請求項１又は２に記載の半導体スタック。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体スタックに係り、特に、例えば、大電力化に対応すべく、複数の電力用の回路ユニットを並列に接続して構成される回路モジュール装置において、正常動作時に遅れなくオン、オフ動作させることのできるようにすると共に、ある回路ユニットに異常を発生した場合に、他の回路ユニットと共に、円滑で安定した保護動作を行わせるようにした制御回路の構成に関する。
【０００２】
【従来の技術】
図９は、一般的な、回路モジュール装置の部分断面斜視図である。
図において示すように、本体１は、ベースとなるヒートシンク３にケース２を被せて外装を構成し、内部に制御回路基板４と電力回路基板５を上下に平行に配置している。
【０００３】
ケース２の外面には、電力制御されるべき図示しない装置に接続される電力端子９や、外部との信号のやり取りをするための信号端子８が配置される。
【０００４】
電力回路基板５は、セラミックなどの絶縁基板の両面に、銅などの良導性の金属膜を貼り付けた実装基板であり、Ｃｕニッケルメッキしたヒートシンク３に直接半田付けなどで固定される。そして、その上には、電力素子として、ＩＧＢＴ素子１０（絶縁ゲート型バイポーラトランジスタ）が実装されている。なお、ＩＧＢＴ素子１０は、電流検出端子を内蔵している。
【０００５】
一方、制御回路基板４には、ＩＧＢＴ素子１０を駆動制御するための制御ユニット６と、その周辺素子７が配置される。なお、制御ユニット６と周辺素子７は、ＩＧＢＴ素子１０を、過電流や過熱から保護するための保護回路、制御回路の電圧低下の場合の補償回路、異常が発生した場合にこれを外部に報知するためのエラー信号出力回路など、ＩＧＢＴ素子１０を制御するためのさまざまな機能ブロックを構成している。
【０００６】
さて、図８は、上述したような回路モジュール装置に適用される、従来の回路保護装置のブロック図である。
図において示すように、図示しない装置に接続される電力端子９に対して、ＩＧＢＴ素子１０は、並列に複数個が接続される。そして、電力端子９に流れる電流を制御するべく、電力端子９に対して、それぞれのコレクタとエミッタが接続される。ＩＧＢＴ素子１０の、エミッタ側には、電流検出用エミッタが導出されており、電流検出用抵抗１２が接続される。ＩＧＢＴ素子１０の、エミッタとコレクタの間には、フリーホイールダイオード１３が接続される。
【０００７】
ＩＧＢＴ素子１０のベースは、制御ユニット６の制御出力端子ＯＵＴからの信号により制御される。一方、電力検出用抵抗１２の端子は、制御ユニット６の電流検出端子Ｖｓに接続される。
【０００８】
制御ユニット６は、入出力インターフェース回路１５から信号端子８を通じて外部の図示しない制御装置に接続される。
【０００９】
外部の制御装置とやり取りされる信号の中で、異常に関する信号は、以下のようにして入出力される。
【００１０】
制御ユニット６が、電流検出端子Ｖｓを通じて、ＩＧＢＴ素子１０の過電流を検出したり、その他の異常、例えば温度異常などを検出すると、これを示す信号をエラー出力端子Ｆｏに出力する。この信号は、入出力インターフェース回路１５から信号端子８を通じて、外部に導出される。
【００１１】
一方、外部の制御装置からの、全体系統の停止信号は、信号端子８から入出力インターフェース回路１５に与えられ、遮断信号として、すべての制御ユニット６のエラー入力端子Ｆｉに送出される。
【００１２】
以上述べたような構成において、次にその動作を説明する。
通常の動作状態においては、各制御ユニット６は、外部の制御回路からの指令を、信号端子８から、入出力インターフェース回路１５を通じて受け取り、ＩＧＢＴ素子１０に対する制御信号を生成し、これを制御出力端子ＯＵＴから出力する。この制御信号は、ＩＧＢＴ素子１０のゲートに与えられ、電力端子９に流れる電流を制御する。
【００１３】
なお、複数のＩＧＢＴ素子１０の中で、いずれかひとつに電流異常が発生すると、電力検出用抵抗１２によりこれが検出され、電流検出端子Ｖｓを通じて、制御ユニット６に入力される。その結果、制御ユニット６は、制御出力端子ＯＵＴに出力されているＩＧＢＴ素子１０のゲート電流を遮断して、異常発生したＩＧＢＴ素子１０をオフさせる。同時に、エラー出力端子Ｆｏを通じて、異常の発生を外部に報知する。
【００１４】
いずれかの制御ユニット６のエラー出力端子Ｆｏから、異常報知信号が出力されると、入出力インターフェース回路１５は、信号端子８を通じて、外部の制御装置に異常発生を知らせる信号を出力する。
【００１５】
外部の制御装置は、ひとつの制御ユニット６での異常発生の報知を受け、この回路モジュール装置の全体の運転停止を判断すると、信号端子８を通じて、すべての制御ユニット６に対する遮断信号を与える。その結果、入出力インターフェース回路１５は、外部からの遮断信号に対応して、各制御ユニット６のエラー入力端子Ｆｉに、遮断信号を出力し、制御ユニット６は、これに基づいて、それぞれに接続されるＩＧＢＴ素子１０を遮断する。
【００１６】
なお、制御ユニット６で検出される異常は、ＩＧＢＴ素子１０の過電流に限らず、温度やその他の異常現象、例えば電圧異常、制御回路異常、負荷異常なども含まれる。そして、ＩＧＢＴ素子１０を遮断に至らせるような異常が発生すると、制御ユニット６で、それぞれ対応するＩＧＢＴ素子１０を停止すると共に、エラー出力端子Ｆｏを通じて、これを外部に報知する。
【００１７】
一方、ひとつのＩＧＢＴ素子１０の運転停止に起因して、他のＩＧＢＴ素子１０の運転も停止すると判断された場合は、制御ユニット６のエラー入力端子Ｆｉに遮断信号を与え、すべてのＩＧＢＴ素子１０を停止させることにより、系全体の運転を停止する。
【００１８】
【発明が解決しようとする課題】
以上述べたように、従来の回路保護装置は、複数のＩＧＢＴ素子１０毎に対応して、制御ユニット６が配置され、異常発生に対しては、個々の制御ユニット６で対応すると共に、異常発生を、外部の制御装置に報知し、系全体の停止とする場合には、外部の制御装置からの信号に基づいて、全制御ユニット６に運転停止信号を与えて、すべてのＩＧＢＴ素子１０を遮断し、回路の保護を行うように構成されていたので、以下に述べるような問題点がある。
【００１９】
異常発生時に、当該ユニットにおいて、ＩＧＢＴ素子１０を遮断する操作は、それぞれ対応する制御ユニット６で実行されるので、直ちに異常対応することができるが、反面、他の制御ユニット６では、入出力インターフェース回路１５から信号端子８を通じて外部制御装置に異常を報知し、その結果として全系遮断信号を信号端子８から入出力インターフェース回路１５を経由して受け取るため、保護のかかるレベルが、異常発生した制御ユニット６と、他の制御ユニット６との間で異なる。また、系の停止を指示された制御ユニット６同志でも、入出力インターフェース回路１５での信号の生成時間の微妙なずれ、並列接続時の電源からの配線インピーダンス、負荷配線のインピーダンスなどにより、微妙にＩＧＢＴ素子１０の遮断までの時間が異なり、保護の開始時間が、ＩＧＢＴ素子１０ごとにばらばらになってしまいやすい。
【００２０】
このため、ＩＧＢＴ素子１０の個々の遮断時間の違いによるノイズが、電力端子９から被制御回路に出力されてしまったり、遮断の遅れたＩＧＢＴ素子１０に、負荷が集中してしまい、この素子の寿命劣化や破壊を招きやすいという問題点がある。
【００２１】
以上のような問題点に対処すべく、例えば、入出力インターフェース回路１５において、ひとつの制御ユニット６から異常報知を受け取った場合、これを信号端子８から外部の制御装置に送り出さずに、直ちに、各制御ユニット６のエラー入力端子Ｆｉに遮断信号を配信するような処理を行わせることもできるが、それでも入出力インターフェース回路１５における処理時間により、異常ユニットと、他のユニットの間では、ＩＧＢＴ素子１０の遮断時間に依然として、時間差があり、これを埋めることはできない。
【００２２】
また、正常動作時においては、各ＩＧＢＴ素子に同時にオン、オフ信号が加えられないため、これらが同時にオン、オフ動作しないという難点もあった。
【００２３】
本発明は、上記のような従来技術の問題点を解消し、複数の電力用の回路ユニットを並列運転する場合に、ひとつのユニットにおいて、電流遮断に至るような異常が発生した場合に、ほぼ同時に他のユニットを電流遮断させることを可能とした回路保護装置機能を有すると共に、さらに正常動作時にも遅れなく同時にオン、オフ動作可能な半導体装置及び半導体スタックを提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するために、一対の電力端子と、これらの電力端子間に並列に接続された複数の半導体素子と、前記各半導体素子に設けられ、この半導体素子が異常動作をしているときにエラー信号を出力する異常検出回路をそれぞれ含む複数の制御ユニットと、前記複数の制御ユニットのエラー信号入出力端を並列に接続するエラー信号バスと、を備え、前記各制御ユニットは、対応する前記異常検出回路からの前記エラー信号によって対応する前記半導体素子をオフし、且つ、このエラー信号を前記エラー信号バスに出力して他の制御ユニットに加え、このエラー信号によって前記他の制御ユニットにおいてそれぞれ対応する半導体素子をオフさせるものとして構成されているものである。
【００２８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形を説明する。
実施形１．
図１は、本発明の実施形１の回路保護装置のブロック図であり、図２は、各制御ユニット６の内部回路構成図である。
【００２９】
各図において示すように、制御ユニット６にはＩＧＢＴ素子１０の電流異常や、その他の異常を検出すると、これを検出して異常信号を発生する異常検出回路１４と、異常信号を受け取るとＩＧＢＴ素子１０を遮断する保護回路１７が設けられており、異常検出回路１４の出力と、保護回路１７の入力は、相互接続されると共に、エラー入出力端子Ｆｉｏを通じて外部に導出され、異常信号バス１６に接続される。
【００３０】
異常信号バス１６は、各制御ユニット６のエラー入出力端子Ｆｉｏを相互接続し、併せて、信号端子８の中の１本の端子８１を通じて、外部の制御装置に接続される。
図中、２１は正常バスで、正常動作時にＩＧＢＴ素子１０，１０，……をオン、オフするための駆動信号が、端子８０から加えられ、保護回路１７に与えられる。
【００３１】
以上述べたような構成において、次にその動作を説明する。
通常の動作状態においては、正常バスへの駆動信号により、複数のＩＧＢＴ素子１０，１０，……がほとんど同士にオン、オフする。
一方、複数のＩＧＢＴ素子１０の中で、いずれかひとつに電流異常が発生すると、電力検出用抵抗１２によりこれが検出され、電流検出端子Ｖｓを通じて、制御ユニット６に入力される。この異常電流は、制御ユニット６の異常検出回路１４で検出され、異常検出回路１４からはエラー信号が出力される。
【００３２】
このエラー信号は、自己の制御ユニット６の中の保護回路１７に与えられると同時に、エラー入出力端子Ｆｉｏから異常信号バス１６に出力され、全部の制御ユニット６のエラー入出力端子Ｆｉｏを通じて、それぞれの保護回路１７に与えられる。
【００３３】
その結果、全ての制御ユニット６では、保護回路１７が動作して、それぞれ対応するＩＧＢＴ素子１０を遮断する。
【００３４】
以上のような動作の結果、全ての制御ユニット６は、異常信号バス１６を通じて、略同時に異常信号を受け取ることになるので、保護回路１７は、全制御ユニット６で一斉にＩＧＢＴ素子１０の遮断動作を行うことができ、ＩＧＢＴ素子１０の遮断時間の微妙な差に起因するノイズを防止でき、特定のＩＧＢＴ素子１０に過負荷が集中することもないので、系全体の信頼性向上と耐久性向上の上で、効果的である。
【００３５】
なお、以上の説明では、異常検出回路１４が、電流検出端子Ｖｓからの信号に基づき、ＩＧＢＴ素子１０の異常電流を検出する場合を例示したが、他の異常状態を検出した場合も、同様の動作が行われる。
【００３６】
なお、制御ユニット６の回路の詳細な一例は図３に示される。この回路の動作は、電流検出端子ＶＳに生ずる電位が異常かどうかを電圧比較回路２２で判断し、異常の場合にはエラー入出力端子Ｆｉｏにエラー信号を出力するとともに、ドライバ回路２０を通じて遮断用トランジスタ１９のベースに信号が与えられる。遮断用トランジスタ１９は、オンするとＩＧＢＴ素子１０のゲートをＧＮＤに落としてＩＧＢＴ素子１０を遮断する。また、正常バス２１の駆動信号は、ドライバ回路２３が受け、ドライブトランジスタ２４を駆動し、ＩＧＢＴ素子１０の正常動作におけるオン、オフ動作を行なう。
実施形．２
図４は、本発明の実施形２の回路保護装置のブロック図であり、図５は、各制御ユニット６の内部回路構成図である。
各図において示すように、制御ユニット６にはＩＧＢＴ素子１０の電流異常や、その他の異常を検出すると、これを検出してエラー信号を発生する異常検出回路１４が設けられるが、その出力は、エラー出力端子Ｆｏを通じて入出力インターフェース回路１５に出力される。
【００３７】
一方、外部の制御回路からは、全てのＩＧＢＴ素子１０を遮断する時に、信号端子８の中の１本の端子８２に、全系遮断信号が与えられる。この全系遮断信号は、全系遮断バス１８に与えられ、全ての制御ユニット６のエラー入力端子Ｆｉに入力される。
【００３８】
制御ユニット６において、エラー入力端子Ｆｉへの信号は、保護・制御回路１７に与えられ、ＩＧＢＴ素子１０を遮断する。なお、図１、図２と同様に、２１は正常バス、８０は端子である。
【００３９】
以上述べたような構成において、次にその動作を説明する。
通常の動作状態における動作は、図１、図２と同様である。
一方、複数のＩＧＢＴ素子１０の中で、いずれかひとつに電流異常が発生すると、電力検出用抵抗１２によりこれが検出され、電流検出端子Ｖｓを通じて、制御ユニット６に入力される。この異常電流は、制御ユニット６の異常検出回路１４で検出され、異常検出回路１４からはエラー信号が出力される。
【００４０】
このエラー信号は、制御ユニット６のエラー出力端子Ｆｏから外部に出力され、入出力インターフェース回路１５から信号端子８を通じて、外部の制御回路ＯＣＣに出力される。
【００４１】
この異常状態に対して、外部の制御回路で、全体の系の一斉遮断が判断された場合は、信号端子８の中の一本の端子８２を通じて、全系遮断信号が入力される。この全系遮断信号は、全系遮断バス１８を通じて、全ての制御ユニット６のエラー入力端子Ｆｉに、一斉に与えられる。
【００４２】
全系遮断信号を入力された制御ユニット６では、この信号は、保護・制御回路１７に与えられ、対応するＩＧＢＴ素子１０は、遮断される。
【００４３】
ＩＧＢＴ素子１０の遮断動作は、全ての制御ユニット６において、略同時に行われるので、ＩＧＢＴ素子１０の遮断時間の微妙な差に起因するノイズを防止でき、特定のＩＧＢＴ素子１０に過負荷が集中することもないので、系全体の信頼性向上と耐久性向上の上で、効果的である。
【００４４】
なお、以上の動作説明では、異常検出回路１４が、電流検出端子Ｖｓからの信号に基づき、ＩＧＢＴ素子１０の異常電流を検出する場合を例示したが、他の異常状態を検出した場合も、同様の動作が行われることは、言うまでもない。
【００４５】
なお、制御ユニット６さらに詳細の一例は図６に示される。この回路の動作は、電流検出端子Ｖｓに生ずる電位が異常かどうかを電圧比較回路２２で判断し、異常の場合はエラー出力端子Ｆｏにエラー信号を出力する。全系遮断信号がＦｉに入力されると、ドライバ回路２０を通じて、遮断用トランジスタ１９のベースに与えられる。遮断用トランジスタ１９は、オンすると、ＩＧＢＴ素子１０のゲートをＧＮＤに落として、ＩＧＢＴ素子１０を遮断する。また、正常バスの駆動信号は、ドライバ回路２３が受け、ドライブトランジスタ２４を駆動し、ＩＧＢＴの正常動作におけるオン・オフ動作を行なう。
【００４６】
また図６においては、異常検出回路として、電圧比較回路を設けたが、図７のように、Ｖｓの電位に応じてエラー出力の変化するバッファ回路（又はリニアアンプ回路）２５であっても、外部の制御回路ＯＣＣにおいて、異常かどうか判断される構成の場合はかまわない。
【００４７】
また、実施形１，２の構成では、通常の動作時においても、外部の制御回路から、正常バス２１を制御することにより、全体の系を一斉にオンしたり、オフさせたりすることができるので、ＩＧＢＴ素子１０を並列運転する場合の、個々のオン、オフの微妙なタイミングのずれを防止でき、ノイズレスで、全てのＩＧＢＴ素子１０の負荷を均等に保つことができるため、系の安定性や、信頼性の向上の上で非常に効果的である。
【００４８】
なお、上記各実施形では、電力用素子として、ＩＧＢＴ素子を用いた場合を例示したが、ＦＷＤチップや、サイリスタや、パワーＭＯＳや、その他のスイッチング素子でも全く同様に適用できることは言うまでもない。
【００４９】
【発明の効果】
以上述べたように、本発明の回路保護装置では、複数個の電力用素子を並列に動作させるような回路モジュール装置において、それぞれのオン・オフ動作を、一斉に行わせるように制御するので、それぞれのオン・オフタイミングの微妙なずれに起因するノイズの発生を防止できると共に、オン・オフタイミングのずれによる特定の電力用素子への過大負荷の偏りを未然に防ぐことができるので、回路の信頼性向上の上でも効果的である。
【図面の簡単な説明】
【図１】本発明の実施形１の回路保護装置のブロック図である。
【図２】図１の構成における、特に各制御ユニットの内部を示す回路構成図である。
【図３】図２における制御ユニットのさらに詳細を示す回路図である。
【図４】本発明の実施形２の回路保護装置のブロック図である。
【図５】図３の構成における、特に各制御ユニットの内部を示す回路構成図である。
【図６】図５における制御ユニットのさらに詳細を示す回路図である。
【図７】異常検出回路の他の例を示す回路図である。
【図８】従来の回路保護装置のブロック図である。
【図９】一般的な、電力用回路モジュール装置の部分断面斜視図である。
【符号の説明】
１    本体
２    ケース
３    ヒートシンク
４    制御回路基板
５    電力回路基板
６    制御ユニット
７    周辺素子
８    信号端子
９    電力端子
１０    ＩＧＢＴ素子
１２    電力検出用抵抗
１３    ダイオード
１４    異常検出回路
１５    入出力インターフェース回路
１６    エラー信号バス
１７    保護・制御回路
１８    全系遮断バス
１９    遮断用トランジスタ
２０    ドライバ回路
２１  正常バス
２２  電圧比較回路
２３  ドライバ回路
２４  ドライブトランジスタ
８０  正常オンオフ制御信号端子
８１  エラー信号入出力信号端子
８２  エラー信号入力信号端子
【図１】
0003557340.tif 000002
【図２】
0003557340.tif 000003
【図３】
0003557340.tif 000004
【図４】
0003557340.tif 000005
【図５】
0003557340.tif 000006
【図６】
0003557340.tif 000007
【図７】
0003557340.tif 000008
【図８】
0003557340.tif 000009
【図９】
0003557340.tif 000010