(57)【特許請求の範囲】
【請求項１】
共晶点を持つ２種以上の金属の合金から成る複数の半田領域に、複数の素子を複数回に分けて接着搭載する電子部品の製造方法において、
前記共晶点からずれた組成の前記合金を前記複数の半田領域に形成する工程と、
前記合金を、前記合金の固相線温度以上であって液相線温度未満に加熱する工程と、
前記複数の素子の接合面に前記合金のうちの共晶点組成に不足している金属を設けて半田接合面とし、前記半田接合面を前記合金に接触させて共晶点組成を形成する操作を順次行う工程とを具備することを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の電子素子や光素子等を一枚の基板に搭載して、一つの部品として用いられる電子部品の製造方法に関する。
【０００２】
【従来の技術】
ある機能を持つ製品やシステムを構成する場合、半導体素子、光半導体素子、抵抗、インダクタ、コンデンサ等の電子、光素子（以下単に素子という。）を一枚の基板上に搭載して電子部品とし、さらにこれらの複数の基板を相互に接続することにより、一つの製品やシステムを構成することは一般的に用いられる手法である。特に複雑な製品やシステムを構成する場合、組み合わされる部品の数や種類は、非常に多くのものとなる。こういった場合、性能やコストといった理由からなるべく基板の数を減らすことが有利とされ、多くの素子を一枚の基板に搭載することが必要である。
【０００３】
素子を基板に設置する場合、接着のために必要な時間が短いこと、機械的な信頼性が比較的高いこと等の理由から、いわゆる半田付けが使用されることが多い。この半田付けに利用される半田の種類としては、半田の表面張力、粘性、流動性などの物理的性質が良好であることに加え、一般に低融点であることから、共晶組成付近の合金が多く用いられる。また、電子部品は、高温にさらすと熱的なストレスによる欠陥や転位の拡散、あるいは不純物の拡散により特性が劣化していくため、半田付けにより加熱する温度は低いほうが好ましい。したがって、多数かつ多様な素子を、搭載する場合には、最も熱的に弱い素子に合わせた搭載温度を選ぶ必要がある。したがって、半田材料や組成は、この搭載温度以下の融点を有する半田という制約の下で、半田材料による物理的性質や、後工程に与える影響などを考慮して選択される。
【０００４】
ところで、半田付けを利用した素子搭載用の基板として、たとえば、図６に示したような例がある。１００１は素子搭載用のＳｉ基板、１００２は酸化防止用Ａｕ層、１００３はＳｎ層、１００４はＡｕ層で、これらの層１００２〜１００４はいずれも蒸着で形成されており、ＡｕＳｎの共晶半田を形成している。なお、１００５は、バリアメタルである。このような共晶半田層があらかじめ形成されたＳｉ基板１００１上に素子（図示せず）を搭載する手順は、素子に設けられたＡｕ等の金属接合面を接触させた状態で、共晶点温度以上に加熱することにより共晶半田層を溶解し、素子との接合を行う。この接合後、両者の接合面を通してさらに拡散がすすみ、共晶半田層の組成は共晶点からずらされていき、液相点に達したところで、固化がはじまる。したがって、素子と半田材料の接合面は、必ず共晶点からはずれる。たとえば、この基板を、共晶温度よりわずかに高い温度で、素子を搭載しようとすると、素子との接触面では共晶組成からずれてくるため、固化が始まり、素子と半田層とのぬれが十分確保できない。そのため、共晶点からかなり高い温度での搭載が必要になる。確実に半田付けを完了させるためには、素子接合面に含まれる金属と半田層の合計での組成における液相線温度以上に加熱する必要がある。
【０００５】
【発明が解決しようとする課題】
このような従来の半田付け方法を用いて複数の素子を基板上に搭載しようとすると、半田を溶融するために同時に複数の素子を押圧する必要があり、そのための装置が複雑になりやすい。一方、昇温中に順次素子を供給していくと、まだ素子を搭載していない半田も溶解しており、酸化されやすいために、昇温中の雰囲気の酸素濃度を厳密に下げる方策を講じる必要が生じる。このため、装置が大掛かりになりやすく、コストの上昇を招くという問題がある。
【０００６】
このように、複数の素子を同一の基板上に搭載する際には、単一の素子を搭載する際に必要な条件以外に、別の工夫を必要とする。
【０００７】
一般に、複数の素子を同一基板に共晶半田接続によって搭載する場合、
１）半田ごてやレーザ光を用いてローカルに温度を上昇させて接着する方法、
２）同一の半田をあらかじめ基板に形成しておいて素子をセットした後、リフロー炉などで一度に昇温する方法、
３）異なる融点を持つ複数の半田を用いて、融点の高い半田から順次セットしては接着し、順次接着温度を下げていく工程を繰り返す方法などが用いられる。
【０００８】
１）の方法をとった場合は、接着しようとする素子の端子のみを加熱する方法であるので、各々の素子の形状や大きさに対応した工程を組むことができるため、多様な素子構成に対応することができる。しかしながら、個別であるが故に、工程数が増加しコストが上昇しやすい。
【０００９】
一方、２）の方法では、加熱接着の温度サイクルの回数が１）に比較して大幅に少なくすることができるため、工程数が非常に少ない。また、半田を新たに供給する必要がないため、スクリーン印刷や蒸着といった一括半田形成や、連続的な半田シートからの打ち抜き圧着等の方法で基板を作成できるため、基板作成と素子搭載の両方を考慮した場合の全体のコストの低減に有利な方法である。しかし、反面、この方法では、仮り止めをした状態で多くの素子を一度に並べる必要があるため、並べることの可能な素子の形状や大きさに一定の制限が生じる。このため、光部品と電子部品を混載した光−電気変換部品のように、多様な素子を混載する必要のある場合や、サイズが非常に異なる素子同志を混載するような場合では、素子を並べる機構が非常に複雑になり、かえって信頼性や歩留まりの低下によるコスト高を招くといった問題が生じる。また、この方法と同様に、同一の半田をあらかじめ基板に形成しておき、半田を昇温溶融した後に順次素子を供給して半田付けしていく方法も考えられるが、この場合は、半田を溶融して雰囲気に晒しておく時間が長くなるため、半田の酸化による劣化が進むため、雰囲気の制限を厳密に行う必要があり、装置が大掛かりになるため、製造コストの上昇を招くという問題がある。
【００１０】
また、３）の方法では、融点の異なる複数の種類の半田を用いる必要があるため、一個の素子に一つの半田を用いた場合には搭載する素子の数に限界があることから、多数の素子を搭載する場合には、１）あるいは２）の方法を併用する場合がある。いずれにせよ、この場合には複数の種類の半田を必要とすることや、１温度サイクル毎に半田を新規に供給する必要があるため工程が複雑になりコストの上昇を招くという問題がある。
【００１１】
以上のことから、部品毎に工程を選択あるいは併用することで、最適な方法を用いて工程を構成するが、基板作成の観点からはあらかじめ同一の半田領域を形成しておきたいという要求があるため、比較的少数でしかも多様な素子を一つの基板上に搭載する場合、基本的には２）の方法はとりにくく、１）あるいは３）の方法が基本になる。このため工程数が増加し、全体としてコストが上昇する傾向がある。
【００１２】
以上述べたとおり、半田領域を形成した基板に、複数の素子を搭載する場合には、多様な素子を搭載することが困難であり、工程数の増加や、装置自体がおおがかりになることから、部品製造の全体コストが上昇する傾向があった。
【００１３】
したがって本発明はこれらの問題を解決し、多様かつ多数の素子を容易に基板上に半田付けすることができる電子部品の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の電子部品の製造方法は、共晶点を持つ２種以上の金属の合金から成る複数の半田領域に、複数の素子を複数回に分けて接着搭載する電子部品の製造方法において、前記共晶点からずれた組成の合金を前記複数の半田領域に形成する工程と、前記合金を、前記合金の固相線温度以上であって液相線温度未満に加熱する工程と、前記複数の素子の接合面に前記合金のうちの共晶点組成に不足している金属を設けて半田接合面とし、前記半田接合面を前記合金に接触させて共晶点組成を形成する操作を順次行う工程とを具備することを特徴とするものである。
【００１７】
より具体的に説明すれば、本発明は、半田領域の各々の組成が、共晶点近傍の組成であり、かつ、液相線温度が素子搭載時の半田領域の温度より高くなるような組成である複数の半田領域を、予め基板上に形成しておくことにより上記問題を解決するものである。
【００１８】
すなわち、半田領域を、その組成における合金の液相線温度より低い温度に加熱しておくと、半田領域は全部は溶融していない状態となる。ここに、半田との接合面に半田領域の合金組成の一部を持つ素子を順次接触させることにより、半田領域の合金と素子接合面の金属とが相互拡散して共晶が形成され、比較的低温の搭載温度でも半田が全部溶解していく。この際、素子を搭載していない半田領域は全部は溶解していないため、酸化などの劣化が進む速度が全体を溶解させた場合に比して遅い。このため、雰囲気の制御も比較的簡易で良く、温度サイクル、半田の種類も少なくて済む。また、製造装置も簡単かつ小規模でよく、工程も少ないためコストダウンができる。
【００１９】
【発明の実施の形態】
以下本発明の実施形態を図１乃至図５により詳細に説明する。
【００２０】
図１において、１０１は素子搭載用の基板であり、例えば、Ｓｉ、アルミナ、ガラスエポキシやポリイミなどからなり、基板自体に導電性がある場合には、表面に酸化膜などの絶縁性物質が設けられている。１０２は半田領域で基板１０１上に形成された配線１０３上に複数個形成されている。この半田領域１０２は、共晶点を持つ２種以上の金属からなり、その組成は合金の共晶点からずれており、この組成での合金の液相線温度が、半田付けを行う温度以上になるような組成になるように形成されている。すなわち、構造的には、合金状態になったときに、上記組成になれば良く、例えば前述した従来例のような、金属の多層構造を取っていても良い。また、合金の下地にＰｔのようなバリアメタルやＴｉのような酸化膜との接着性を向上させる金属を含んでいても良い。また、配線１０３はワイヤで素子に直接電気的導通を取ったりする場合には必ずしも必要ではない。
【００２１】
図２はＡｕＳｎの簡略化した相図である。図２では、簡単のために液相線のみを示している。通常、ＡｕＳｎ半田としては、共晶点であるＳｎ２０重量パーセントの組成が用いられる。この付近での、固相線温度は２８０℃であり共晶点では液相線温度と一致する。共晶点からずれた組成では、液相線と固相線は分岐し、例えば組成がＳｎ約２２重量パーセントでの液相線温度は３００℃であり、固相線温度は２８０℃である。その間の温度では、一部が液相で一部は固相である。図１の半田領域１０２の組成は、例えば素子搭載温度を３００℃度とすれば、液相線温度がそれより高くなる組成、つまりＳｎ２２重量パーセント以上の組成であって、搭載する素子の半田との接合部に存在するＡｕとの合計がＡｕＳｎになり得る量であり、液相線が再び３００℃になるＳｎ６５重量パーセント以下であればよい。
【００２２】
合金の種類はＡｕＳｎに限定するものではなく、ＡｕＧｅやＳｎＰｂといった共晶点の存在する合金であれば、搭載する素子の搭載温度によって組成を選択すればよい。
【００２３】
図１の基板に素子を搭載する手順を図３に示す。３０１は基板で、複数の半田領域３０２が配線３０３上に形成されている。３０４は基板３０１上に搭載する素子であり、半導体素子や抵抗、インダクタ、コンデンサあるいは光素子などである。素子３０４の半田との接合面３０５は、半田領域３０２の構成金属のうち、共晶組成に不足している金属からなる。例えば、素子搭載温度が３００℃のとき、半田領域３０２のＳｎが２５重量パーセントであれば、接合面３０５はＡｕである。
【００２４】
次に、図３（ａ）に示すように、基板３０１を、半田領域３０２が素子搭載温度、例えば２８５℃になるように加熱しておく。このとき、半田領域３０２はいずれも液相線温度よりも低いため、領域全体は溶解せず一部は固相のままである。
【００２５】
この状態において第１の素子３０４を半田領域３０２に接触させると、図３（ｂ）に示すように、素子３０４の接合面３０５から共晶組成に不足していた金属Ａｕが供給されて、共晶点組成になり、半田領域３０２の全体が溶解して接合を形成する。したがって、図３（ｂ）において接合面３０８は共晶になっており、溶解している。次いで、第２の素子３０６を同様に搭載すると、同様なプロセスにより接合が形成され図３（ｃ）の状態になる。ここで、第２の素子３０６は第１の素子３０４と同じ素子でも、寸法が全く違った異なる種類の素子であっても良く、素子に応じた素子搭載用の治具を切り換えれば良い。このため、多様な素子に対応することが可能である。
【００２６】
この状態で基板３０１および搭載素子３０４、３０６全体を冷却すれば、素子搭載が完成し部品が作成される。
【００２７】
このように製造された電子部品は図４に示すように、半田と素子の接合面３０８が共晶組成になっている。
【００２８】
図５にＡｕＳｎ半田を用いた場合の素子と半田層の接続面での組成の分析結果の例を示す。図５（  ａ）が、本発明の部品の接合面、図５（ｂ）は従来の部品の接合面である。同図から、従来の製造方法による電子部品の接合面はＡｕＳｎ共晶組成から外れているのに対し本発明の電子部品の接合面はＡｕＳｎ共晶組成であることが明らかである。
【００２９】
また、全体を融かしてから接続する場合に比較して、素子が接触するまでの間は一部が固相であるため、酸化物の形成が抑制され、半田接続による抵抗値の上昇を低く押さえることが可能となる。
【００３０】
以上説明した本発明の製造方法においては、素子搭載温度において半田領域３０２はいずれも液相線温度よりも低いため、領域全体は溶解せず一部は固相のままであるため、素子搭載温度を３００℃以上として領域全体を溶解する従来の製造方法場合に比較して半田領域３０２の酸化速度は遅い。したがって、従来の製造方法に比較して、雰囲気制御は精密でなくてよく、製造装置が簡略化され製造コストの低減が可能である。
【００３１】
【発明の効果】
以上詳述したように、本発明の電子部品の製造方法によれば、素子の搭載温度を半田合金の液相線温度以下にできるため、素子へ与える熱的影響を減らすことが出来るため、完成された電子部品としての信頼性を向上することが可能である。すなわち、素子と接合した状態で接合面が共晶点になっているため、接合面の熱膨脹係数を厳密にコントロールすることができる。したがって、素子搭載温度に依存して接合面の組成が共晶点から変化する従来の部品に比較して、信頼性の高い部品が構成出来る。
【００３２】
また、本発明によれば、素子搭載用基板が一括プロセスや連続した工程で予め半田を形成しておくことができるため、少ない工程数で多様な素子を多数搭載することが可能であり、また、雰囲気制御が比較的精密でなくても良いために製造装置が簡易化できる。したがって、部品の製造コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の電子部品に用いられる素子搭載用の基板を示す側断面図である。
【図２】本発明の電子部品の製造方法に用いられる半田の相図である。
【図３】本発明の電子部品の製造工程を説明するための電子部品の側断面図である。
【図４】本発明の電子部品の製造方法により製造された電子部品の側断面図である。
【図５】本発明の電子部品の半田接合面での組成分析結果を従来の電子部品と比較して示すグラフである。
【図６】従来の電子部品に用いられる素子搭載用の基板を示す側断面図である。
【符号の説明】
１０１…素子搭載用基板、１０２…半田領域、１０３…配線、
３０４、３０６…搭載素子
【図１】
0003586363.tif 000002
【図２】
0003586363.tif 000003
【図３】
0003586363.tif 000004
【図４】
0003586363.tif 000005
【図５】
0003586363.tif 000006
【図６】
0003586363.tif 000007