(57)【特許請求の範囲】
【請求項１】
主面上に外部端子が形成された半導体チップと、テープ状の基板基材の主面上に配線が形成された配線基板とを有し、前記半導体チップの主面上に前記配線基板を重ね、この配線基板に形成された前記配線の一端側であるインナーリードを前記半導体チップの外部端子に接続し、かつ他端側であるアウターリードを外部に接続可能とする半導体集積回路装置であって、前記半導体チップの主面上の少なくとも一辺の端部が階段状に形成され、この階段状の水平部分に前記配線基板を重ねてなることを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置であって、前記半導体チップの階段状の垂直部分の高さをＨ１、前記半導体チップの外部端子の高さをＨ２、前記配線基板の基板基材の厚さをＨ３、前記配線基板の基板基材と配線とを接着する接着材の厚さをＨ４とする場合に、
Ｈ１＋Ｈ２＜Ｈ３＋Ｈ４
の関係を満足するように前記半導体チップの階段状の垂直部分の高さを設定させてなることを特徴とする半導体集積回路装置。
【請求項３】
主面上に外部端子が形成された半導体チップと、テープ状の基板基材の主面上に配線が形成された配線基板とを有し、前記半導体チップの主面上に前記配線基板を重ね、この配線基板に形成された配線の一端側であるインナーリードを前記半導体チップの外部端子に接続し、かつ他端側であるアウターリードを外部に接続可能とする半導体集積回路装置であって、前記半導体チップの主面上の少なくとも一辺の端部が傾斜状に形成され、この傾斜状の斜面部分に前記配線基板を重ねてなることを特徴とする半導体集積回路装置。
【請求項４】
主面上に外部端子が形成された半導体チップと、テープ状の基板基材の主面上に配線が形成された配線基板とを有し、前記半導体チップの主面上に前記配線基板を重ね、この配線基板に形成された配線の一端側であるインナーリードを前記半導体チップの外部端子に接続し、かつ他端側であるアウターリードを外部に接続可能とする半導体集積回路装置であって、前記半導体チップの主面上の少なくとも一辺の端部が略Ｖ字状に形成され、この略Ｖ字状の斜面部分に前記配線基板を重ねてなることを特徴とする半導体集積回路装置。
【請求項５】
主面上に外部端子が形成された半導体チップと、テープ状の基板基材の主面上に配線が形成された配線基板とを有し、前記半導体チップの主面上に前記配線基板を重ね、この配線基板に形成された配線の一端側であるインナーリードを前記半導体チップの外部端子に接続し、かつ他端側であるアウターリードを外部に接続可能とする半導体集積回路装置であって、前記半導体チップの主面上の少なくとも一辺の端部が階段状、傾斜状または略Ｖ字状に形成され、この階段状、傾斜状または略Ｖ字状に形成された前記半導体チップの外部端子に対して前記配線基板の配線側を下にして重ねてなることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープを用いた半導体集積回路装置に関し、特に半導体チップの主面上に配線が形成された配線基板を重ねたＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）構造の半導体集積回路装置およびその製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、電子機器の高機能化、高性能化とともに、小型、軽量、薄型化の動きが活発化してきており、これは最近の携帯機器の急増によるところが大きい。こうした状況の中で、たとえばノート型パーソナルコンピュータなどの市場拡大に伴い、このパーソナルコンピュータサイズの小型化と、画面の大型化が求められてきており、近年、この状況に対応できるパッケージ構造の開発が重要な課題となっている。
【０００３】
このような状況に対応して、たとえばＴＡＢテープを用いたＴＣＰ構造などが考えられ、このパッケージ構造については、たとえば１９９０年１月２５日、株式会社工業調査会発行の「ＴＡＢ技術入門」などの文献に記載されている。このＴＣＰ構造の概要は、図１７に示すようにテープの主面上に配線が形成されたテープキャリアを用い、この配線の一端側であるインナーリードを半導体チップのバンプに接続するパッケージ構造となっている。
【０００４】
【発明が解決しようとする課題】
ところで、前記のようなＴＣＰ構造において、小型化を目的にしたＴＣＰ構造として本発明者は、図１８のように半導体チップ１にテープキャリア２を重ねた構造を考え、特願平７−１５０２００号（平成７年６月１６日出願）として特許出願を行った。このＴＣＰ構造によれば小型化が達成でき、特に液晶表示用半導体装置として有効な技術となる。しかし、この構造においても温度サイクル試験時に、テープ７と半導体チップ１間、テープ７とレジン４間、もしくは半導体チップ１とレジン４間でクラックが発生した場合、このクラックが半導体チップ１の主面に進行し、オープン不良を発生させる要因となることが本発明者によって明確にされた（図１９）。
【０００５】
また、図２０の拡大断面図に示すようにテープ７と半導体チップ１を重ねた構造としているため、テープキャリア２のリードのフォーミング量ｈがきつくなり、配線９のインナーリード１０の切れやクラックが発生し易くなっていることも本発明者によって明確にされた。上記のようなクラックの発生は、主にテープ７の裏面へのレジン４の回り込みが悪いことによるものと考えられる。
【０００６】
そこで、本発明の目的は、特にテープの裏面へのレジンの回り込みを良くし、温度サイクル試験時におけるクラックの発生を抑制して、信頼性の高いＴＣＰ構造を実現することができる半導体集積回路装置およびその製造方法を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
すなわち、本発明の半導体集積回路装置は、半導体チップの主面上に配線が形成されたテープキャリアを重ね、このテープキャリアに形成された配線の一端側であるインナーリードを半導体チップのバンプに接続し、かつ他端側であるアウターリードを外部に接続可能とするＴＣＰ構造に適用されるものであり、半導体チップの主面上の少なくとも一辺の端部が階段状に形成され、この階段状の水平部分にテープキャリアを重ねる構造とするものである。
【００１０】
これにより、半導体チップの端部を階段状にステップ構造とすることで、テープの裏面へのレジンの回り込みが良くなり、半導体チップの端部での応力が緩和され、温度サイクルによる半導体チップの主面のクラックを減少させることができる。同時に、テープキャリアが半導体チップに接近した分、インナーリードのフォーミング量が緩和され、インナーリードの切れ、クラックの発生を防止することができる。
【００１１】
この場合に、半導体チップの階段状の垂直部分の高さをＨ１、バンプの高さをＨ２、テープキャリアのテープの厚さをＨ３、テープと配線とを接着する接着材の厚さをＨ４とする場合に、
Ｈ１＋Ｈ２＜Ｈ３＋Ｈ４
の関係を満足するように半導体チップの階段状の垂直部分の高さを設定する。
【００１２】
これにより、半導体チップの階段状の垂直部分の高さとバンプの高さとを加算した値を、テープキャリアのテープの厚さと接着材の厚さとを加算した値よりも小さくすることで、インナーリードが半導体チップの端部に接触することがなくなり、エリアタッチを防止することができる。なお、前記のようにテープを半導体チップ上に重ねない構造であっても、エリアタッチを防止することができる。
【００１３】
また、本発明の他の半導体集積回路装置は、半導体チップの端部を階段状に形成する場合の他に、半導体チップの主面上の少なくとも一辺の端部を傾斜状、略Ｖ字状に形成し、この傾斜状、略Ｖ字状の斜面部分にテープキャリアを重ねる構造とするものである。
【００１４】
このような構造においても、前記階段状のステップ構造の場合と同様に、テープの裏面へのレジンの回り込みが良くなり、半導体チップの端部での応力が緩和され、温度サイクルによる半導体チップの主面のクラックを減少させることができ、同時にインナーリードのフォーミング量が緩和され、インナーリードの切れ、クラックの発生を防止することができる。
【００１５】
さらに、本発明の他の半導体集積回路装置は、半導体チップの主面上の少なくとも一辺の端部を階段状、傾斜状または略Ｖ字状に形成し、この階段状、傾斜状または略Ｖ字状に形成された半導体チップのバンプに対してテープキャリアの配線側を下にして重ねる構造とするものである。
【００１６】
このような構造、いわゆる逆ボンディング構造においても、インナーリードが半導体チップの端部に接触することがなくなり、エリアタッチを防止することができる。
【００１７】
以上のようなＴＣＰ構造の半導体集積回路装置によれば、温度サイクル性を向上させることができるとともに、インナーリード切れ、クラック発生を防止し、かつエリアタッチを防止することができる。なお、このような半導体チップの端部の加工は、半導体ウェハのダイシング工程において、始めに所定の幅で所定の深さの切り込みを入れ、その後、この切り込み部分をこの切り込みの幅より狭い所定の幅で切断することにより、前記のような半導体チップを形成することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
図１は本発明の実施の形態１である半導体集積回路装置を示す断面図、図２は本実施の形態１の半導体集積回路装置を示す平面図、図３は半導体チップと配線基板との接続部分を詳細に示す拡大断面図、図４および図５は半導体集積回路装置の組み立て工程を示すフロー図、図６はインナーリードフォーミングを説明するための断面図、図７はインナーリードフォーミングの変形例を説明するための断面図である。
【００２０】
まず、図１および図２により本実施の形態１の半導体集積回路装置の構成を説明する。
【００２１】
本実施の形態１の半導体集積回路装置は、たとえばＴＣＰ構造の半導体パッケージとされ、主面上に複数の外部端子が形成された半導体チップ１と、基板基材の主面上に配線が形成されたテープキャリア２（配線基板）と、テープキャリア２の主面上に形成されるソルダレジスト３とから構成され、半導体チップ１の主面上にテープキャリア２が重ねられて、半導体チップ１の外部端子とテープキャリア２の配線の一端とが接続され、この接続部分がレジン４により樹脂封止されたパッケージ構造となっている。
【００２２】
半導体チップ１は、たとえば平面形状が長方形とされ、この半導体チップ１の長辺方向の周辺部に沿って複数のバンプ５（外部端子）が並べられて形成されている。この半導体チップ１には、たとえばシリコン単結晶などの半導体基板上に論理回路、記憶回路などの所定の集積回路が形成され、これらの集積回路の外部端子としてＡｕなどの材料からなるバンプ５が半導体チップ１の主面上に設けられている。
【００２３】
また、この半導体チップ１の主面上には、バンプ５が配列された長辺の端部が階段状６に形成され、この階段状６の水平部分と垂直部分とが所定の寸法で形成され、特に図３の拡大断面図に詳細に示すように、この階段状６のステップ構造の水平部分に対して所定の隙間をあけてテープキャリア２の開口部側の端部が重ねられる構造となっている。なお、バンプ５が配列されていない短辺の端部を階段状６に形成し、半導体チップ１の三辺、四辺をステップ構造とすることも可能である。
【００２４】
テープキャリア２は、たとえばこのテープキャリア２の基材となるテープ７（基板基材）と、このテープ７の主面上に接着材８を介して接着される配線９とから構成され、このテープキャリア２の中央部が半導体チップ１より若干小さな形状で、この半導体チップ１の主面が露出するように開口されている。このテープキャリア２を構成する配線９の一端のインナーリード１０は半導体チップ１のバンプ５に接続され、また他端のアウターリード１１が外部に接続可能となっている。
【００２５】
また、このテープキャリア２は、たとえば図２（図２は１個の半導体パッケージに相当する分だけを図示し、下側、上側はそれぞれ図１の左側、右側に対応する）に示すように、図２において半導体チップ１から下側に延在するアウターリード１１が入力側で、たとえば２８ピンとされ、一方、半導体チップ１から上側に延在するアウターリード１１が出力側で、たとえば１６０ピンとされ、この出力側のアウターリード１１はそれぞれテストパッド１２に接続されている。なお、図２において、左右にはテープキャリア２を搬送するためのスプロケット孔１３が開孔されている。
【００２６】
このテープキャリア２を構成するテープ７は、たとえばポリイミド樹脂などの材料から構成され、また配線９には、たとえばＣｕなどの材料が芯材として用いられる。この配線９のインナーリード１０、アウターリード１１の部分は、芯材の表面および裏面に、たとえばＳｎなどの材料によるＳｎめっき層が形成されている。
【００２７】
ソルダレジスト３は、たとえばエポキシ樹脂やポリイミド樹脂などによる絶縁材料から構成され、テープキャリア２の配線９の露出部分を電気的に保護するために、この配線９の主面上に所定の範囲で形成されている。
【００２８】
レジン４は、たとえばエポキシ樹脂などの材料から構成され、このレジン４により半導体チップ１のバンプ５とテープキャリア２の配線９のインナーリード１０とのボンディング部分が覆われ、ボンディング部分に対する外部からの応力を防ぐとともに、湿気や汚染物質などの外部環境から保護されている。
【００２９】
以上のように構成される半導体集積回路装置は、たとえばノート型パーソナルコンピュータなどの表示画面を構成するＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）を駆動するためのＬＣＤドライバ、携帯電話機などのＬＣＤコントローラなどとして用いられる。
【００３０】
次に、本実施の形態１の作用について、図４および図５のプロセスフローに基づいて半導体パッケージの組み立て工程を説明する。なお、図４および図５において、中心、右側の図はそれぞれ左側のプロセスフローに対応する断面図、平面図である。
【００３１】
始めに、半導体パッケージの組み立てに先立って、ウェハ処理工程が完了した半導体ウェハ１４、テープ７上にインナーリード１０およびアウターリード１１を有する配線９が形成されたテープキャリア２、樹脂封止のためのレジン４などを用意する。テープキャリア２は、たとえばリールに巻回されたテープ状態となっている。
【００３２】
この半導体ウェハ１４は、ウェハ処理工程が完了した半導体ウェハ１４であり、たとえばシリコン単結晶などの半導体基板上に、薄膜形成、酸化、ドーピング、アニール、レジスト処理、露光、エッチング、洗浄などのそれぞれの処理を繰り返して所定の集積回路を半導体チップ１に対応させて複数形成し、それぞれの集積回路の外部端子としてのバンプ５がＡｕなどの材料により半導体ウェハ１４の主面上に形成されている。
【００３３】
また、テープキャリア２は、たとえばＴＡＢテープのように、ポリイミド樹脂などからなるテープ７の上に薄いＣｕなどの金属を接着などで形成し、写真技術を用いて金属上に必要なパターンをレジストにより形成した後、エッチングにより必要な配線９を形成し、さらにその配線９のインナーリード１０およびアウターリード１１の表面にＳｎめっき処理を施すことにより作ることができる。
【００３４】
まず、半導体ウェハ１４のダイシング工程において（ステップ４０１）、始めに半導体ウェハ１４の主面上に、半導体チップ１の外形に対応させて、たとえば１４０μｍ程度の幅のブレード１５を用いて、たとえば５０μｍ程度の深さの切り込みを入れ、その後、この切り込みの中央部分をこの切り込みの幅より狭い、たとえば３５μｍ程度の幅のブレード１６を用いてフルダイシングする。
【００３５】
このダイシング工程においては、切り込みとフルダイシングとの２段階によるステップダイシングは半導体チップ１のバンプ５が配列された長辺方向のみの切断に対して行い、バンプ５が配列されていない短辺方向は３５μｍ程度の幅のブレード１６を用いて直接、フルダイシングする。なお、半導体チップ１の三辺、四辺をステップ構造とする場合には、対応する辺に対して２段階によるステップダイシングを行うことにより、辺の端部を階段状６に形成することができる。
【００３６】
これにより、半導体ウェハ１４から複数の半導体チップ１が形成され、それぞれの半導体チップ１を、この半導体チップ１の主面上のバンプ５が配列された長辺の端部を、たとえば水平部分を５０μｍ程度、垂直部分を５０μｍ程度の寸法で階段状６に形成することができる。
【００３７】
続いて、インナーリード１０のリードボンディング工程において（ステップ４０２）、リールに巻かれた状態から、１個の半導体パッケージに相当する分だけ順次供給されるテープキャリア２の配線９の一端のインナーリード１０と、半導体チップ１のバンプ５との相対位置が一致するように、半導体チップ１の階段状６の水平部分に対してテープキャリア２の開口部の端部を重ねた構造において位置合わせを行う。
【００３８】
そして、配線９のインナーリード１０を、ボンディングツール１７により図３の断面に示すように略Ｓ字形状に変形させ、もしくは水平状に保ちながら半導体チップ１のバンプ５上に打ち下ろし、たとえば熱圧着などの手法によりインナーリード１０とバンプ５との接続を行う。
【００３９】
この場合に、インナーリード１０のフォーミング量ｈは、たとえば図６に示すように、半導体チップ１の階段状６の垂直部分の高さをＨ１、バンプ５の高さをＨ２、テープキャリア２のテープ７の厚さをＨ３、接着材８の厚さをＨ４とすると、
ｈｍｉｎ＝Ｈ３＋Ｈ４−Ｈ１
となり、テープキャリア２が階段状６の垂直部分の高さだけ半導体チップ１に接近した分、インナーリード１０のフォーミング量を緩和することができる。
【００４０】
さらに、樹脂封止工程において（ステップ４０３）、まずテープキャリア２の配線９の主面上にソルダレジスト３を形成して配線９の露出部分を電気的に保護し、その後、半導体チップ１のバンプ５とテープキャリア２の配線９のインナーリード１０とのボンディング部分に、たとえばエポキシ樹脂などのレジン４をディスペンサのノズル１８から塗布する。
【００４１】
これにより、半導体チップ１とテープキャリア２との接合部をレジン４により樹脂封止して信頼性を高めると同時に、半導体チップ１の階段状６の水平部分、垂直部分とテープキャリア２の端部との間の隙間を介してテープキャリア２のテープ７の裏面へのレジン４の回り込みを良くすることができる。
【００４２】
その後、マーキング工程において（ステップ４０４）、ＴＣＰ構造の半導体パッケージとして最終形状にフォーミングされた後、たとえば製品固有の品名とメーカー名、製造日時コードなどを、たとえばＵＶ硬化インクマーカ１９を用い、ＵＶ硬化インクによりレジン４の表面に印字し、ＵＶ照射してインクを硬化させてレジン４の表面にマーキングする。
【００４３】
最後に、最終的なＴＣＰ構造の半導体パッケージとしての電気的特性を検査し（ステップ４０５）、この検査工程を経て本実施の形態１の半導体パッケージの組み立て工程が完了する。なお、この組み立て工程が完了した半導体パッケージは、リールに巻回されたテープ状態で包装された後に（ステップ４０６）、ユーザに対して出荷される。
【００４４】
その後、ユーザにおいては、たとえば図２の一点鎖線で示す部分で切断し、たとえば入力側のアウターリード１１をプリント配線基板の配線上にはんだ付けし、また出力側のアウターリード１１を異方性導電シートなどを介してＬＣＤに接続し、たとえばノート型パーソナルコンピュータなどのＬＣＤを駆動するためのＬＣＤドライバ、携帯電話機などのＬＣＤコントローラなどとして用いることができる。
【００４５】
従って、本実施の形態１の半導体集積回路装置によれば、半導体チップ１の主面上において、バンプ５が配列された長辺の端部が階段状６に形成され、この階段状６の水平部分に対してテープキャリア２の開口部側の端部が重ねられる構造となっていることにより、テープキャリア２のテープ７の裏面へのレジン４の回り込みが良くなり、半導体チップ１の端部での応力が緩和され、温度サイクルによる半導体チップ１の主面のクラックを減少させることができる。
【００４６】
同時に、テープキャリア２が階段状６の垂直部分の高さＨ１だけ半導体チップ１に接近した分、配線９のインナーリード１０のフォーミング量ｈが緩和され、このインナーリード１０の切れ、クラックの発生を防止することができる。
【００４７】
また、このインナーリード１０のフォーミングにおいては、たとえば図７に示すように、半導体チップ１の階段状６の垂直部分の高さＨ１とバンプ５の高さＨ２とを加算した値を、テープキャリア２のテープ７の厚さＨ３と接着材８の厚さＨ４とを加算した値よりも小さくして、配線９のインナーリード１０を半導体チップ１のバンプ５に接続することで、さらにインナーリード１０のフォーミング量ｈを緩和することができるとともに、インナーリード１０が半導体チップ１の端部に接触することがなくなり、エリアタッチを防止することもできる。
【００４８】
（実施の形態２）
図８は本発明の実施の形態２である半導体集積回路装置を示す断面図、図９は本実施の形態２の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【００４９】
本実施の形態２の半導体集積回路装置は、前記実施の形態１と同様にＴＣＰ構造の半導体パッケージとされ、前記実施の形態１との相違点は、半導体ウェハのダイシング工程において、半導体チップの片側のみが階段状になるようにステップダイシングを行うようにした点である。
【００５０】
すなわち、本実施の形態２の半導体パッケージにおいては、たとえば図８に示すように、半導体チップ１ａの主面上のバンプ５が配列された一方の長辺の端部のみが階段状６に形成され、この階段状６のステップ構造の水平部分に対して所定の隙間をあけてテープキャリア２の開口部側の一方の端部が重ねられ、他方の端部は半導体チップ１ａの主面上に重ねられる構造となっている。なお、短辺の端部を階段状６に形成し、半導体チップ１ａの二辺、三辺をステップ構造とすることも可能である。
【００５１】
このような半導体チップ１ａを形成するためには、半導体ウェハ１４のダイシング工程において、たとえば図９に示すように、始めに半導体ウェハ１４の主面上に、たとえば１４０μｍ程度の幅のブレード１５を用いて、たとえば５０μｍ程度の深さの切り込みを入れ、その後、この切り込みの一方の端部部分をこの切り込みの幅より狭い、たとえば３５μｍ程度の幅のブレード１６を用いてフルダイシングすることにより、半導体チップ１ａの一方の長辺の端部を、たとえば水平部分を１００μｍ程度、垂直部分を５０μｍ程度の寸法で階段状６に形成することができる。
【００５２】
従って、本実施の形態２の半導体集積回路装置によれば、半導体チップ１ａの主面上において、バンプ５が配列された一方の長辺の端部のみが階段状６に形成され、この階段状６の水平部分に対してテープキャリア２の開口部側の一方の端部が重ねられる構造となっていることにより、前記実施の形態１と同様にテープキャリア２のテープ７の裏面へのレジン４の回り込みが良くなり、半導体チップ１ａの端部での応力が緩和され、温度サイクルによる半導体チップ１ａの主面のクラックを減少させることができると同時に、インナーリード１０のフォーミング量が緩和され、このインナーリード１０の切れ、クラックの発生を防止することができ、特に本実施の形態２においては、切り込みの一方の端部部分に沿ってフルダイシングすればよいので、ダイシング処理を容易に行うことができる。
【００５３】
（実施の形態３）
図１０は本発明の実施の形態３である半導体集積回路装置を示す断面図、図１１は本実施の形態３の半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【００５４】
本実施の形態３の半導体集積回路装置は、前記実施の形態１と同様にＴＣＰ構造の半導体パッケージとされ、前記実施の形態１との相違点は、半導体チップの外部端子とテープキャリアの配線のインナーリードとのリードボンディング工程における位置合わせにおいて、テープキャリアの片側のみを半導体チップの階段状の水平部分に重ねる構造をとるようにした点である。
【００５５】
すなわち、本実施の形態３の半導体パッケージにおいては、たとえば図１０に示すように、半導体チップ１の主面上には前記実施の形態１と同様にバンプ５が配列された長辺の端部が階段状６に形成され、この階段状６のステップ構造の水平部分に対して所定の隙間をあけてテープキャリア２ｂの開口部側の一方の端部が重ねられ、他方の端部は半導体チップ１の端部から離して重ならない構造となっている。
【００５６】
このような半導体パッケージを形成するためには、テープキャリア２ｂの中央部に開口される開口部を大きくするとともに、インナーリード１０のリードボンディング工程における位置合わせにおいて、半導体チップ１の階段状６の水平部分に対してテープキャリア２ｂの開口部の一方の端部を重ねると同時に、他方の端部は図１１の拡大断面図に詳細に示すように、半導体チップ１の主面上に重ならないように半導体チップ１の端部から離すことにより、図１０のようなパッケージ構造とすることができる。
【００５７】
従って、本実施の形態３の半導体集積回路装置によれば、半導体チップ１の主面上において、バンプ５が配列された長辺の端部が階段状６に形成され、この階段状６の水平部分に対してテープキャリア２ｂの開口部側の一方の端部が重ねられる構造となっていることにより、前記実施の形態１と同様にテープキャリア２ｂのテープ７の裏面へのレジン４の回り込みが良くなり、半導体チップ１の端部での応力が緩和され、温度サイクルによる半導体チップ１の主面のクラックを減少させることができると同時に、インナーリード１０のフォーミング量が緩和され、このインナーリード１０の切れ、クラックの発生を防止することができ、特に本実施の形態３においては、テープキャリア２ｂの開口部側の他方の端部は半導体チップ１の端部から離して重ならない構造となっているので、エリアタッチを確実に防止することができる。
【００５８】
（実施の形態４）
図１２は本発明の実施の形態４である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図、図１３は本実施の形態４の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【００５９】
本実施の形態４の半導体集積回路装置は、前記実施の形態１と同様にＴＣＰ構造の半導体パッケージとされ、前記実施の形態１との相違点は、ダイシング工程において階段状に形成する場合に代えて、半導体チップの主面上の端部を傾斜状に形成するようにした点である。
【００６０】
すなわち、本実施の形態４の半導体パッケージにおいては、たとえば図１２に示すように、半導体チップ１ｃの主面上のバンプ５が配列された長辺の端部が傾斜状２０に形成され、この傾斜状２０の斜面部分に対して所定の隙間をあけてテープキャリア２の開口部側の端部が重ねられる構造となっている。なお、傾斜状２０に形成する半導体チップ１ｃの端部は、バンプ５が配列されていない短辺などを含めて半導体チップ１ｃの一辺、二辺、三辺または四辺とすることが可能である。
【００６１】
このような半導体チップ１ｃを形成するためには、半導体ウェハ１４のダイシング工程において、たとえば図１３に示すように、始めに半導体ウェハ１４の主面上に、たとえば先端が９０゜の角度を持ったブレード２１を用いて、たとえば５０μｍ程度の深さの切り込みを入れ、その後、この切り込みの中央部分を、たとえば３５μｍ程度の幅のブレード１６を用いてフルダイシングすることにより、半導体チップ１ｃの端部を、たとえば４５゜の角度で傾斜状２０に形成することができる。
【００６２】
従って、本実施の形態４の半導体集積回路装置によれば、半導体チップ１ｃの主面上において、バンプ５が配列された長辺の端部が傾斜状２０に形成され、この傾斜状２０の斜面部分に対してテープキャリア２の開口部側の端部が重ねられる構造となっていることにより、前記実施の形態１と同様にテープキャリア２のテープ７の裏面へのレジン４の回り込みが良くなり、半導体チップ１ｃの端部での応力が緩和され、温度サイクルによる半導体チップ１ｃの主面のクラックを減少させることができると同時に、インナーリード１０のフォーミング量が緩和され、このインナーリード１０の切れ、クラックの発生を防止することができ、特に本実施の形態４においては、傾斜状２０の斜面に沿ってレジン４の回り込みを良好にすることができる。
【００６３】
（実施の形態５）
図１４は本発明の実施の形態５である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図、図１５は本実施の形態５の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【００６４】
本実施の形態５の半導体集積回路装置は、前記実施の形態１と同様にＴＣＰ構造の半導体パッケージとされ、前記実施の形態１との相違点は、ダイシング工程において階段状に形成する場合に代えて、半導体チップの主面上の端部を略Ｖ字状に形成するようにした点である。
【００６５】
すなわち、本実施の形態５の半導体パッケージにおいては、たとえば図１４に示すように、半導体チップ１ｄの主面上のバンプ５が配列された長辺の端部が略Ｖ字状２２に形成され、この略Ｖ字状２２の斜面部分に対して所定の隙間をあけてテープキャリア２の開口部側の端部が重ねられる構造となっている。なお、略Ｖ字状２２に形成する半導体チップ１ｄの端部は、バンプ５が配列されていない短辺などを含めて半導体チップ１ｄの一辺、二辺、三辺または四辺とすることが可能である。
【００６６】
このような半導体チップ１ｄを形成するためには、半導体ウェハ１４のダイシング工程において、たとえば図１５に示すように、始めに半導体ウェハ１４の主面上に、たとえば先端が９０゜の角度を持ったブレード２１を用いて、たとえば５０μｍ程度の深さの切り込みを入れ、その後、この切り込みの中央部分からずらした位置を、たとえば３５μｍ程度の幅のブレード１６を用いてフルダイシングすることにより、半導体チップ１ｄの端部を、たとえば４５゜の角度で略Ｖ字状２２に形成することができる。
【００６７】
従って、本実施の形態５の半導体集積回路装置によれば、半導体チップ１ｄの主面上において、バンプ５が配列された長辺の端部が略Ｖ字状２２に形成され、この略Ｖ字状２２の斜面部分に対してテープキャリア２の開口部側の端部が重ねられる構造となっていることにより、前記実施の形態１と同様にテープキャリア２のテープ７の裏面へのレジン４の回り込みが良くなり、半導体チップ１ｄの端部での応力が緩和され、温度サイクルによる半導体チップ１ｄの主面のクラックを減少させることができると同時に、インナーリード１０のフォーミング量が緩和され、このインナーリード１０の切れ、クラックの発生を防止することができ、特に本実施の形態５においては、略Ｖ字状２２の一方の角でテープキャリア２の裏面を支持することができる。
【００６８】
（実施の形態６）
図１６は本発明の実施の形態６である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【００６９】
本実施の形態６の半導体集積回路装置は、前記実施の形態１と同様にＴＣＰ構造の半導体パッケージとされ、前記実施の形態１との相違点は、ダイシング工程において半導体チップの主面上の端部を階段状、傾斜状または略Ｖ字状に形成するとともに、この階段状、傾斜状または略Ｖ字状に形成された半導体チップの外部端子に対してテープキャリアの配線側を下にして重ねる構造をとるようにした点である。
【００７０】
すなわち、本実施の形態６の半導体パッケージにおいては、たとえば図１６に示すように、テープキャリア２は前記実施の形態１と同様にテープ７の主面上にインナーリード１０およびアウターリード１１を有する配線９が形成された構造とされ、また半導体チップ１も前記実施の形態１と同様に階段状６に形成され、テープキャリア２の配線９側を半導体チップ１の主面上に重ねる、いわゆる逆ボンディング構造となっている。なお、半導体チップ１は、前記実施の形態２〜５などのように傾斜状２０または略Ｖ字状２２に形成することも可能である。
【００７１】
このような半導体パッケージを形成するためには、インナーリード１０のリードボンディング工程において、半導体チップ１の主面上に対してテープキャリア２の配線９側を重ねるように、配線９のインナーリード１０と、半導体チップ１のバンプ５との相対位置の位置合わせを行うことにより、図１６のようなパッケージ構造とすることができる。
【００７２】
従って、本実施の形態６の半導体集積回路装置によれば、半導体チップ１の主面上の端部が階段状６に形成され、この半導体チップ１のバンプ５に対してテープキャリア２の配線９側が下にして重ねられる構造となっていることにより、特にインナーリード１０が半導体チップ１の端部に接触することがなくなり、エリアタッチを防止することができる。
【００７３】
以上、本発明者によってなされた発明を発明の実施の形態１〜６に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７４】
たとえば、前記実施の形態の半導体集積回路装置の構造においては、半導体チップのレイアウト、ＴＣＰの設計、組み立て工程の都合などにより、いずれの構造を選んでもよく、これらの構造を任意に組み合わせて半導体パッケージを構成することも可能である。
【００７５】
また、半導体パッケージのアウターリードのピン数などは、半導体チップ上に形成される集積回路などのパッケージ仕様、半導体パッケージが接続される外部機器の仕様などに応じて適宜変更可能である。
【００７６】
さらに、テープキャリアのテープ、配線、および配線のインナーリード、アウターリードのめっき、絶縁膜としてのソルダレジストなどの材料についても、それぞれの特性を備えている他の材料を用いる場合などについても適用可能であることはいうまでもない。
【００７７】
以上の説明では、主として本発明者によってなされた発明をその属する技術分野であるＴＣＰ構造の半導体集積回路装置に適用した場合について説明したが、これに限定されるものではなく、ＴＡＢテープを用いた他の半導体集積回路装置についても広く適用可能である。
【００７８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７９】
（１）．半導体チップの主面上の少なくとも一辺の端部が階段状に形成され、この階段状の水平部分にテープキャリアを重ねる構造とすることで、テープの裏面へのレジンの回り込みが良くなり、半導体チップの端部での応力を緩和させることができるので、温度サイクルによる半導体チップの主面のクラックを減少させることが可能となる。
【００８０】
（２）．前記（１）  の構造において、テープキャリアが半導体チップに接近した分、インナーリードのフォーミング量を緩和させることができるので、インナーリードの切れ、クラックの発生を防止することが可能となる。
【００８１】
（３）．半導体チップの階段状の垂直部分の高さとバンプの高さとを加算した値を、テープキャリアのテープの厚さと接着材の厚さとを加算した値よりも小さくすることで、インナーリードの半導体チップの端部への接触を防ぐことができるので、エリアタッチの防止が可能となる。特に、インナーリードを半導体チップのバンプに水平状態で接続するように階段状の垂直部分の高さを設定することで、エリアタッチを確実に防止することが可能となる。
【００８２】
（４）．前記（１）  において、階段状の水平部分にテープキャリアを重ねない構造とする場合でも、前記（３）  と同様にエリアタッチを防止することが可能となる。
【００８３】
（５）．半導体チップの主面上の少なくとも一辺の端部を傾斜状、略Ｖ字状に形成し、この傾斜状、略Ｖ字状の斜面部分にテープキャリアを重ねる構造とすることで、前記（１）  および（２）  の構造と同様に、温度サイクルによる半導体チップの主面のクラックを減少させることができると同時に、インナーリードの切れ、クラックの発生を防止することが可能となる。
【００８４】
（６）．半導体チップの主面上の少なくとも一辺の端部を階段状、傾斜状または略Ｖ字状に形成し、この階段状、傾斜状または略Ｖ字状に形成された半導体チップのバンプに対してテープキャリアの配線側を下にして重ねる構造とすることで、インナーリードの半導体チップの端部への接触を防ぐことができるので、エリアタッチの防止が可能となる。
【００８５】
（７）．前記（１）  〜（６）  により、、温度サイクル性を向上させることができるとともに、インナーリード切れ、クラック発生を防止し、かつエリアタッチを防止することができるので、信頼性の高いＴＣＰ構造の半導体集積回路装置を提供することが可能となる。
【００８６】
（８）．さらに、半導体チップ上にテープを重ねることにより、ＴＣＰ構造の半導体集積回路装置の小型化を達成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装置を示す断面図である。
【図２】本発明の実施の形態１の半導体集積回路装置を示す平面図である。
【図３】本発明の実施の形態１において、半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【図４】本発明の実施の形態１において、半導体集積回路装置の組み立て工程を示すフロー図である。
【図５】本発明の実施の形態１において、図４に続く半導体集積回路装置の組み立て工程を示すフロー図である。
【図６】本発明の実施の形態１において、インナーリードフォーミングを説明するための断面図である。
【図７】本発明の実施の形態１において、インナーリードフォーミングの変形例を説明するための断面図である。
【図８】本発明の実施の形態２である半導体集積回路装置を示す断面図である。
【図９】本発明の実施の形態２の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【図１０】本発明の実施の形態３である半導体集積回路装置を示す断面図である。
【図１１】本発明の実施の形態３の半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【図１２】本発明の実施の形態４である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【図１３】本発明の実施の形態４の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【図１４】本発明の実施の形態５である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【図１５】本発明の実施の形態５の半導体集積回路装置におけるダイシング工程を説明するための断面図である。
【図１６】本発明の実施の形態６である半導体集積回路装置における半導体チップと配線基板との接続部分を詳細に示す拡大断面図である。
【図１７】従来のＴＣＰ構造からなる半導体集積回路装置を示す断面図である。
【図１８】本発明の前提となる他の半導体集積回路装置を示す断面図である。
【図１９】本発明の前提となる他の半導体集積回路装置において、半導体チップのクラック発生メカニズムを説明するための断面図である。
【図２０】本発明の前提となる他の半導体集積回路装置における半導体チップと配線基板との接続を行うインナーリードフォーミングを説明するための断面図である。
【符号の説明】
１，１ａ，１ｃ，１ｄ  半導体チップ
２，２ｂ  テープキャリア（配線基板）
３  ソルダレジスト
４  レジン
５  バンプ（外部端子）
６  階段状
７  テープ（基板基材）
８  接着材
９  配線
１０  インナーリード
１１  アウターリード
１２  テストパッド
１３  スプロケット孔
１４  半導体ウェハ
１５  ブレード
１６  ブレード
１７  ボンディングツール
１８  ノズル
１９  インクマーカ
２０  傾斜状
２１  ブレード
２２  略Ｖ字状
【図１】
0003567227.tif 000002
【図２】
0003567227.tif 000003
【図３】
0003567227.tif 000004
【図４】
0003567227.tif 000005
【図５】
0003567227.tif 000006
【図６】
0003567227.tif 000007
【図７】
0003567227.tif 000008
【図８】
0003567227.tif 000009
【図９】
0003567227.tif 000010
【図１０】
0003567227.tif 000011
【図１１】
0003567227.tif 000012
【図１２】
0003567227.tif 000013
【図１３】
0003567227.tif 000014
【図１４】
0003567227.tif 000015
【図１５】
0003567227.tif 000016
【図１６】
0003567227.tif 000017
【図１７】
0003567227.tif 000018
【図１８】
0003567227.tif 000019
【図１９】
0003567227.tif 000020
【図２０】
0003567227.tif 000021