【手続補正書】
【提出日】平成28年12月16日(2016.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シフトレジスタユニットであり、
当該シフトレジスタユニットの入力信号端と第１のクロック信号入力端に接続され、入力信号と第１のクロック信号に応答して入力信号をプルアップノードに提供するための入力モジュールと、
第２のクロック信号入力端に接続され、前記プルアップノードの電圧信号に応答して第２のクロック信号を当該シフトレジスタユニットの第１の出力端子に提供するための第１の出力モジュールと、
第１のクロック信号入力端と第２のクロック信号入力端に接続され、第１のクロック信号に応答して前記第１のクロック信号を第１のプルダウンノードに提供し、第２のクロック信号に応答して前記第２のクロック信号を第２のプルダウンノードに提供し、プルアップノードの電圧信号に応答して、第１の低電圧信号を第１のプルダウンノードと第２のプルダウンノードに提供し、第１のプルダウンノードの電圧信号に応答して、第１の低電圧信号を第２のプルダウンノードに提供し、第２のプルダウンノードの電圧信号に応答して第１の低電圧信号を第１のプルダウンノードに提供するためのプルダウン駆動モジュールと、
第１のプルダウンノードと第２のプルダウンノードの電圧信号に応答して第１の低電圧信号をプルアップノードに提供するためのプルダウンモジュールと、
第１のプルダウンノードと第２のプルダウンノードの電圧信号に応答して、第２の低電圧信号を当該シフトレジスタユニットの第１の出力端子に提供するための第１の出力放電ユニットと、
を具備し、
前記プルアップノードが前記入力モジュールと前記第１の出力モジュールの接続点であり、前記第１のプルダウンノードと第２のプルダウンノードが共に前記プルダウン駆動モジュールと前記プルダウンモジュールの接続点であり、前記第１の低電圧信号が第２の低電圧信号以下であるシフトレジスタユニット。
【請求項２】
前記入力モジュールが、
ゲートとソースが共に当該シフトレジスタユニットの入力信号端に接続され、ドレインが第２の薄膜トランジスタのソースに接続される第１の薄膜トランジスタと、
ゲートが第１のクロック信号に接続され、ドレインがプルアップノードに接続される第２の薄膜トランジスタと、
を具備する請求項１に記載のシフトレジスタユニット。
【請求項３】
前記第１の出力モジュールが、
ゲートがプルアップノードに接続され、ドレインが第２のクロック信号入力端に接続され、ソースが第１の出力端子に接続される第３の薄膜トランジスタと、
プルアップノードと第１の出力端子との間に接続されるコンデンサと、
を具備する請求項１又は２に記載のシフトレジスタユニット。
【請求項４】
前記プルダウン駆動モジュールが、
ゲートとドレインが共に第１のクロック信号入力端に接続され、ソースが第１のプルダウンノードに接続される第４の薄膜トランジスタと、
ゲートとソースが共に第２のクロック信号入力端に接続され、ドレインが第２のプルダウンノードに接続される第５の薄膜トランジスタと、
ゲートがプルアップノードに接続され、ドレインが第１のプルダウンノードに接続され、ソースが第７の薄膜トランジスタのドレインに接続される第６の薄膜トランジスタと、
ゲートがプルアップノードに接続され、ソースが第１の低電圧信号入力端に接続される第７の薄膜トランジスタと、
ゲートがプルアップノードに接続され、ドレインが第２のプルダウンノードに接続され、ソースが第９の薄膜トランジスタのドレインに接続される第８の薄膜トランジスタと、
ゲートがプルアップノードに接続され、ソースが第１の低電圧信号入力端に接続される第９の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ドレインが第１のプルダウンノードに接続され、ソースが第１の低電圧信号入力端に接続される第１０の薄膜トランジスタと、
ゲートが第１のプルダウンノードに接続され、ソースが第２のプルダウンノードに接続され、ドレインが第１の低電圧信号入力端に接続される第１１の薄膜トランジスタと、
を具備する請求項１乃至３のいずれか一項に記載のシフトレジスタユニット。
【請求項５】
前記プルダウンモジュールが、
ゲートが第１のプルダウンノードに接続され、ソースがプルアップノードに接続され、ドレインが第１３の薄膜トランジスタのドレインに接続される第１２の薄膜トランジスタと、
ゲートが第１のプルダウンノードに接続され、ドレインが第１の低電圧信号入力端に接続される第１３の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ソースがプルアップノードに接続され、ドレインが第１５の薄膜トランジスタのソースに接続される第１４の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ドレインが第１の低電圧信号入力端に接続される第１５の薄膜トランジスタと、
を具備する請求項１乃至４のいずれか一項に記載のシフトレジスタユニット。
【請求項６】
前記第１の出力放電ユニットが、
ゲートが第１のプルダウンノードに接続され、ドレインが第１の出力端子に接続され、ソースが第２の低電圧信号入力端に接続される第１６の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ドレインが第１の出力端子に接続され、ソースが第２の低電圧信号入力端に接続される第１７の薄膜トランジスタと、
を具備する請求項１乃至５のいずれか一項に記載のシフトレジスタユニット。
【請求項７】
第２のクロック信号入力端に接続されて、前記プルアップノードの電圧信号に応答して第２のクロック信号を当該シフトレジスタユニットの第２の出力端子に提供し、前段のシフトレジスタユニットにリセット信号を提供するための第２の出力モジュールをさらに具備する請求項１乃至６のいずれか一項に記載のシフトレジスタユニット。
【請求項８】
前記第２の出力モジュールが、ゲートがプルアップノードに接続され、ドレインが第２のクロック信号入力端に接続され、ソースが第２の出力端子に接続される第１８の薄膜トランジスタを具備する請求項７に記載のシフトレジスタユニット。
【請求項９】
第１のプルダウンノードと第２のプルダウンノードの電圧信号に応答して第２の低電圧信号を第２の出力端子に提供するための第２の出力放電モジュールをさらに具備する請求項８に記載のシフトレジスタユニット。
【請求項１０】
前記第２の出力放電モジュールが、
ゲートが第１のプルダウンノードに接続され、ドレインが第２の出力端子に接続され、ソースが第２の低電圧信号入力端に接続される第１９の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ドレインが第２の出力端子に接続され、ソースが第２の低電圧信号入力端に接続される第２０の薄膜トランジスタと、
を具備する請求項９に記載のシフトレジスタユニット。
【請求項１１】
第２のクロック信号入力端に接続され、前記プルアップノードの電圧信号に応答して第２のクロック信号を第３の出力端子に提供して、後段のシフトレジスタユニットに開始信号を提供するための第３の出力モジュールをさらに具備する請求項７に記載のシフトレジスタユニット。
【請求項１２】
前記第３の出力モジュールが、ゲートがプルアップノードに接続され、ドレインが第２のクロック信号入力端に接続され、ソースが第３の出力端子に接続される第２１の薄膜トランジスタを具備する請求項１１に記載のシフトレジスタユニット。
【請求項１３】
第１のプルダウンノードと第２のプルダウンノードの電圧信号に応答して第１の低電圧信号を第３の出力端子に提供するための第３の出力放電モジュールをさらに具備する請求項１２に記載のシフトレジスタユニット。
【請求項１４】
前記第３の出力放電モジュールが、
ゲートが第１のプルダウンノードに接続され、ドレインが第３の出力端子に接続され、ソースが第１の低電圧信号入力端に接続される第２２の薄膜トランジスタと、
ゲートが第２のプルダウンノードに接続され、ドレインが第３の出力端子に接続され、ソースが第１の低電圧信号入力端に接続される第２３の薄膜トランジスタと、
を具備する請求項１３に記載のシフトレジスタユニット。
【請求項１５】
第３の出力端子の電圧信号に応答して第２の出力端子の電圧信号を入力モジュールとプルダウンモジュールとに提供するフィードバックモジュールをさらに具備する請求項１１に記載のシフトレジスタユニット。
【請求項１６】
前記フィードバックモジュールが、ゲートが第３の出力端子に接続され、ドレインが第２の薄膜トランジスタのソースと第１２の薄膜トランジスタのドレイン及び第１４の薄膜トランジスタのドレインに接続され、ソースが第２の出力端子に接続される第２４の薄膜トランジスタを具備する請求項１５に記載のシフトレジスタユニット。
【請求項１７】
ゲート駆動回路であり、
カスケードされた各段のシフトレジスタユニットを具備し、初段のシフトレジスタユニットの入力信号端が当該ゲート駆動回路の開始信号端に接続され、初段のシフトレジスタユニットのリセット信号端が第２段のシフトレジスタユニットのいずれかの出力端子に接続され、末段のシフトレジスタユニットの入力信号端が前段のシフトレジスタユニットのいずれかの出力端子に接続され、末段のシフトレジスタユニットのリセット信号端が開始信号端に接続され、
初段と末段のシフトレジスタユニットの以外には、各段のシフトレジスタユニットの入力信号端が前段のシフトレジスタユニットのいずれかの出力端子に接続され、リセット信号端が後段のシフトレジスタユニットのいずれかの出力端子に接続され、
カスケードされた全てのシフトレジスタユニットは請求項１乃至１６のいずれかに記載のシフトレジスタユニットであるゲート駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記シフトレジスタユニットにおいて、プルダウン駆動モジュールが第１のクロック信号入力端と第２のクロック信号入力端に接続され、第１のクロック信号に応答して前記第１のクロック信号を第１のプルダウンノードに提供し、第２のクロック信号に応答して前記第２のクロック信号を第２のプルダウンノードに提供し、プルアップノードの電圧信号に応答して、第１の低電圧信号を第１のプルダウンノードと第２のプルダウンノードに提供し、第１のプルダウンノードの電圧信号に応答して、第１の低電圧信号を第２のプルダウンノードに提供し、第２のプルダウンノードの電圧信号に応答して第１の低電圧信号を第１のプルダウンノードに提供する。ここで、前記第１のプルダウンノードと第２のプルダウンノードが共に前記プルダウン駆動モジュールと前記プルダウンモジュールの接続点である。非出力段階で、前記第１のプルダウンノードと第２のプルダウンノードの電圧信号が全て交流信号であるので、素子自身の閾電圧のドリフトによる出力ミスを効果的に抑え、ノイズ低減の効果を高くすると共に、前記第１のプルダウンノードと第２のプルダウンノードの電圧信号が互いに補完され、非出力段階で第１の出力放電モジュールを常に第１の出力端子に対して放電させ、出力端子に対してプルダウンする時キャップがあることによる出力ミスを克服する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
第５の段階Ｓ５で、第１のクロック信号ＣＫがローレベルであり、第２のクロック信号ＣＫＢがハイレベルであり、ＯＵＴＰＵＴ（ｎ−１）がローレベルであり、ＯＵＴＰＵＴ（ｎ＋１）がハイレベルであり、
第２のクロック信号ＣＫＢがハイレベルであることによって、第５の薄膜トランジスタＴ５をオンさせ、プルアップノードＰＵの電圧信号に応答する第８の薄膜トランジスタＴ８と第９の薄膜トランジスタＴ９がオフ状態を維持し、第２のプルダウンノードＰＤ２の電圧信号がハイレベルに高くなり、第２のプルダウンノードＰＤ２の電圧信号に応答して、第１０の薄膜トランジスタＴ１０、第１４の薄膜トランジスタＴ１４、第１５の薄膜トランジスタＴ１５、第１７の薄膜トランジスタＴ１７、第２０の薄膜トランジスタＴ２０及び第２３の薄膜トランジスタＴ２３がオンされ、第１０の薄膜トランジスタＴ１０が第１のプルダウンノードＰＤ１に第１の低電圧信号Ｖｇｌ＿１を提供して、第１のプルダウンノードＰＤ１がローレベルを維持し、第１４の薄膜トランジスタＴ１４と第１５の薄膜トランジスタＴ１５がプルアップノードＰＵを引き続いて放電させて、プルアップノードＰＵがローレベルを維持し、第３の薄膜トランジスタＴ３、第１８の薄膜トランジスタＴ１８及び第２１の薄膜トランジスタＴ２１がオフさせ、第１７の薄膜トランジスタＴ１７が第１の出力端子ＯＴ１（ｎ）に第２の低電圧信号Ｖｇｌ＿２を提供し、第２０の薄膜トランジスタＴ２０が第２の出力端子ＯＴ２（ｎ）に第２の低電圧信号Ｖｇｌ＿２を提供し、第２３の薄膜トランジスタＴ２３が第３の出力端子ＯＴ３（ｎ）に第１の低電圧信号Ｖｇｌ＿１を提供する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
上記によって、本発明の実施例に係るシフトレジスタユニットにおいて、プルダウン駆動モジュールが第１のクロック信号と第２のクロック信号に接続され、第１のクロック信号に応答して第１のクロック信号を第１のプルダウンノードに提供し、第２のクロック信号に応答して第２のクロック信号を第２のプルダウンノードに提供し、プルアップノードの電圧信号に応答して第１の低電圧信号を第１のプルダウンノードと第２のプルダウンノードに提供し、第１のプルダウンノードの電圧信号に応答して第１の低電圧信号を第２のプルダウンノードに提供し、第２のプルダウンノードの電圧信号に応答して第１の低電圧信号を第１のプルダウンノードに提供する。ここで、第１のプルダウンノードと第２のプルダウンノードと全てがプルダウン駆動モジュールとプルダウンモジュールの接続点である。非出力段階で、第１のプルダウンノードと第２のプルダウンノードの電圧信号が共に交流信号であって、素子自身の閾電圧のドリフトによる出力ミスを抑えると共に、第１のプルダウンノードと第２のプルダウンノードの電圧信号が補完されて、非出力段階で第１の出力放電モジュールが常に第１の出力端子に放電することで、出力端子に対してプルダウンする時キャップがあることによる出力ミスを克服する。