(57)【特許請求の範囲】
【請求項１】
（ａ）上部表面と、底部表面と、前記上部表面と底部表面との間のエッジと、前記上部表面に形成され側壁表面と底部表面とを有するキャビティと、前記キャビティを包囲するＥＭＩ（金属電磁干渉）第１金属層と、その上部部分に少なくとも１つのＰＣＢ相互接続部位のアレイとを有するプリント回路基板（ＰＣＢ）と、
（ｂ）マルチチップモジュールであって、
前記マルチチップモジュールは、
（ｉ）上部側と、底部側と、前記上部側と底部側との間の周辺エッジとを具備し、ＩＣチップへの接続用に前記底部側にＩＳ相互接続用部位の第１のアレイを有し、前記上部側と前記周辺エッジとをカバーするＥＭＩ第２金属層とを有する相互接続用基板（ＩＳ）と、
（ｉｉ）前記相互接続用基板の底部側に、前記ＰＣＢ相互接続部位のアレイと接続できるように配置されたＩＳ相互接続部位の第２のアレイと、
（ｉｉｉ）ＩＣチップ相互接続部位のアレイをその上に具備する少なくとも１つのＩＣチップと、
を有し、
前記ＩＣチップは、前記相互接続基板（ＩＳ）の底部側にフリップチップ接合され、ここで前記ＩＣチップ相互接続部位のアレイは、前記ＩＳ相互接続部位の第１のアレイに接合され、
前記ＩＣチップは、前記キャビティ内にのび、
前記マルチチップモジュールは、前記ＥＭＩ第１金属層と前記ＥＭＩ第２金属層との間にスペースが残されながら、前記ＰＣＢの相互接続部位の第２のアレイに接続された前記ＩＳ相互接続部位の第２のアレイで、前記プリント回路基板（ＰＣＢ）に接続されているマルチチップモジュールと、
（ｃ）前記相互接続用基板（ＩＳ）の周囲にのび、前記プリント回路基板（ＰＣＢ）上の、相互接続用基板のエッジに取り付けられ、かつ前記プリント回路基板に取り付けられるはんだ壁であって、
前記はんだ壁が、前記ＥＭＩ第１金属層と前記ＥＭＩ第２金属層との間のスペースを完全に包囲するはんだ壁とを有する集積回路マルチチップモジュールパッケージ。
【請求項２】
前記プリント回路基板（ＰＣＢ）は、少なくとも２つの基板レベルと、それらの間に導電層を具備するマルチレベルプリント回路基板である
ことを特徴とする請求項１記載の集積回路マルチチップモジュールパッケージ。
【請求項３】
前記ＥＭＩ第１金属層は、前記エッジの上で前記はんだ壁からのび、前記マルチレベルプリント回路基板の導電層に接触し、
前記導電層は、前記ＥＭＩ第１金属層の一部を含む
ことを特徴とする請求項２記載の集積回路マルチチップモジュールパッケージ。
【請求項４】
前記ＥＭＩ第１金属層は、前記キャビティの側壁上を、前記はんだ壁からのびて、前記マルチレベルプリント回路基板の導電層に接触し、
前記導電層は、前記ＥＭＩ第１金属層の一部を含む
ことを特徴とする請求項２記載の集積回路マルチチップモジュールパッケージ。
【請求項５】
（ａ）少なくとも１つのＳＰＣＢ相互接続部位を有するシステムプリント回路基板（ＳＰＣＢ）と、
（ｂ）上部表面と、底部表面と、前記上部表面に形成されたキャビティと、前記キャビティを包囲するＥＭＩ第１金属層と、上部側に少なくとも一つの第１のＩＰＣＢ相互接続部位と、底部側に少なくとも一つの第２のＩＰＣＢ相互接続部位とを有し、前記ＳＰＣＢ相互接続部位に接続された前記第１のＩＰＣＢ相互接続部位で、前記システムプリント回路基板（ＳＰＣＢ）に接続される中間プリント回路基板（ＩＰＣＢ）と、
（ｃ）マルチチップモジュール（ＭＣＭ）であって、
前記マルチチップモジュールは、
（ｉ）上部側と、底部側と、前記上部側と底部側との間の周辺エッジとを具備し、ＩＣチップへの接続用に前記底部側にＩＳ相互接続用部位の第１のアレイを有し、前記上部側と前記周辺エッジとをカバーするＥＭＩ第２金属層とを有する相互接続用基板（ＩＳ）と、
（ｉｉ）相互接続用基板の底部側に、前記第２のＩＰＣＢ相互接続部位のアレイと接続できるように配置されたＩＳ相互接続部位の第２のアレイと、
（ｉｉｉ）その上にＩＣチップ相互接続部位のアレイを具備する少なくとも一つのＩＣチップであって、
前記ＩＣチップは、前記相互接続基板（ＩＳ）の底部側にフリップチップ接合され、前記ＩＣチップの相互接続部位のアレイは、前記ＩＳ相互接続部位の第１のアレイに接合され、
前記ＩＣチップは、前記キャビティ内にのびているＩＣチップとを有し、
前記マルチチップモジュールは、前記ＥＭＩ第１金属層と前記ＥＭＩ第２金属層との間にスペースが残されながら、前記第２のＩＰＣＢ相互接続部位のアレイに接続された前記相互接続用部位の第２のアレイで、前記ＩＰＣＢに接続されているマルチチップモジュールと、
（ｄ）前記相互接続用基板の周囲にのび、前記プリント回路基板（ＰＣＢ）上の、相互接続用基板のエッジに取り付けられ、かつ前記プリント回路基板に取り付けられるはんだ壁であって、
前記はんだ壁が、前記ＥＭＩ第１金属層と前記ＥＭＩ第２金属層との間のスペースを完全に包囲するはんだ壁とを有する
集積回路マルチチップモジュールパッケージパッケージ。
【請求項６】
前記プリント回路基板（ＰＣＢ）は、少なくとも２つの基板レベルと、それらの間に導電層を具備するマルチレベルのプリント回路基板である
ことを特徴とする請求項５記載の集積回路マルチチップモジュールパッケージ。
【請求項７】
前記ＥＭＩ第１金属層は、前記エッジの上で前記はんだ壁からのび、前記マルチレベルプリント回路基板の導電層に接触し、
前記導電層は、ＥＭＩ第１金属層の一部を含む
ことを特徴とする請求項６記載の集積回路マルチチップモジュールパッケージ。
【請求項８】
前記ＥＭＩ第１金属層は、前記キャビティの側壁上を、前記はんだ壁からのびて、前記マルチレベルプリント回路基板の導電層に接触し、
前記導電層は、前記ＥＭＩ第１金属層の一部を含む
ことを特徴とする請求項６記載の集積回路マルチチップモジュールパッケージ。
【請求項９】
前記ＩＣチップは、前記ＩＳにワイヤボンド接合されていることを特徴とする請求項５記載の集積回路マルチチップモジュールパッケージ。
【請求項１０】
ＩＳ相互接続部位の第２のアレイは、前記第２のＩＰＣＢ相互接続部位のアレイに、第１はんだ材料で接合され、
前記はんだ壁は、第２はんだ材料で形成され、
前記第２はんだ材料の固相温度は、前記第１はんだ材料の液相温度よりも２０℃以上高い
ことを特徴とする請求項５記載の集積回路マルチチップモジュールパッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路デバイスに関し、特に、電磁干渉（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）特性を改善したフリップチップＩＣパッケージに関する。
【０００２】
【従来の技術】
様々な集積回路パッケージが半導体デバイスを実装するのに用いられている。デュアルインラインパッケージ（Ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅｓ：ＤＩＰ）と、ピングリッドアレイ（ｐｉｎ  ｇｒｉｄ  ａｒｒａｙｓ：ＰＧＡ）と、表面搭載パッケージが何年にもわたって、幅広く用いられてきた。最近のパッケージは、フリップチップアプローチと改善された相互接続用基板を用いている。凹状チップのマルチチップモジュール（ｍｕｌｔｉｃｈｉｐ  ｍｏｄｕｌｅ：ＭＣＭ）パッケージが、パッケージのプロファイル（高さ）を低減するために、製造され始めている。
【０００３】
一般的に、最新のパッケージデザインは、良好なＥＭＩ特性を有するが、それは主にＰＧＡ内の相互接続の長さが短いことおよびはんだバンプされたパッケージを用いることに起因しており、コンパクトな相互接続構造が、最新のマルチチップモジュールにより可能となっている。しかし、動作周波数は依然として上昇しており、そのためこれらのパッケージデザインでさえもＥＭＩ問題を有することになる。無線通信のアプリケーションにおける動作周波数は、数ギガから数十ギガビットの範囲である。特殊な計算機器もまたこの速度で動作する。これらの高周波のアプリケーションにおいては、ＰＧＡが比較的短く、かつはんだバンプされたパッケージでさえも浮遊電磁放射の影響を受ける。
【０００４】
ＩＣパッケージ内のＥＭＩの問題に対処するために、ＥＭＩシールドがパッケージデザインに、しばしば組み込まれている。ワイヤグリッドの形態による、いわゆるファラデケージ（Ｆａｒａｄａｙ  ｃａｇｅ）が、ＩＣチップの周囲に構築されて、浮遊電磁界から相互接続部分をシールドしている。金属製のカンも、ＩＣチップとリードをカプセル化するために用いられる。これらのカンは、通常、金属（通常、銅、またはアルミ）を打ち抜くことにより形成されている。従って、これらのカンは、ＩＣパッケージに対し、コスト、大きさ、重量を増加させることになる。これらのカンのサイズと重量（孔開け）を低減する努力が行われている。これにより、カンは軽くなるが、コストが減少することはない。さらにまた、ＥＭＩシールドの効率も下がることになる。
【０００５】
【発明が解決しようとする課題】
ＥＭＩは、ＥＭＩ源の近傍に配置された回路素子の適正な動作に悪影響を及ぼす。従ってＥＭＩの感受性を低減させることが必要である。
【０００６】
【課題を解決するための手段】
本発明は、ＥＭＩの感受性を低減するために、従来のパッケージの欠点を回避した集積回路パッケージを提案する。本発明によれば、凹状のフリップチップパッケージに、パッケージ内に組み込んだ内部のＥＭＩシールドを具備させる。このフリップチップＭＣＭのタイルは、基板の外部表面周囲で金属化される（金属層が施される）。ＭＣＭタイルが押し込められたプリント回路基板は、本明細書では、ＭＣＭプリント回路基板と称し、ＭＣＭタイルの周辺形状に対応したはんだ壁を具備し、そしてＭＣＭタイルとＭＣＭプリント回路基板は、ＩＣチップを完全に包囲するはんだ壁により接合される。ＭＣＭプリント回路基板上のはんだ壁は、接地板に接続され、この接地板がＩＣデバイスが組み込まれたキャビティを包囲する。かくしてＭＣＭキャビティは、浮遊ＥＭＩから完全に切り離される。
【０００７】
【発明の実施の形態】
本発明の一実施例においては、ＥＭＩ金属化シールドが、凹状態のフリップチップＭＣＭパッケージ内に組み込まれている。凹状チップのＭＣＭパッケージは、ＩＣデバイスの相互接続技術に受け入れ可能であるが、それは、相互接続用基板の有効活用と、全体的に低いパッケージの形状と、相互接続の長さが短くなっているからである。様々な凹状チップパッケージの例が、米国特許第５６０８２６２号に開示されている。
【０００８】
凹状のチップパッケージは、３つの構成要素、すなわち第１レベルの構成要素として規定する主ＩＣチップと、第２レベルの構成要素として規定するＩＣチップ、または受動型の相互接続基板のいずれかであるＭＣＭの相互接続基板（ＩＳ）と、第３レベルの構成要素として示すＭＣＭプリント回路基板（ＰＣＢ）を有することにより特徴づけられる。これらの構成要素は、面積が順に大きくなり、第２レベルの構成要素は、１つあるいは複数の主ＩＣチップを支持でき、第３レベルの構成要素は、１つあるいは複数の第２レベルの構成要素を収納できる。これらの３つの構成要素のパッケージにおいては、第１レベルの構成要素は第２レベルの構成要素に通常フリップチップボンディングされており、第２レベルの構成要素は、第３レベルの構成要素上にフリップチップ搭載されて、第１レベルの構成要素は、この第３レベルの構成要素内に形成されたキャビティ内に押し込まれている。
【０００９】
この基本的なコンセプトを用いた様々な変形例が可能である。例えば、凹状チップのＭＣＭパッケージの第３レベルを指定したプリント回路基板は、中間の相互接続用プリント回路基板として機能し、第４の基板レベル、例えばシステムのプリント回路基板に取り付け可能であり、そして第２レベルの構成要素が、第４レベルの構成要素内のキャビティ内に入れられる。上記した構造のすべては、本発明のＥＭＩシールドを実行するのに特に適したものである。
【００１０】
図１において、集積回路（ＩＣ）デバイス１１、１２、１３がマルチチップモジュール（ＭＣＭ）基板１４にフリップチップボンディングされている。これらのＩＣデバイスは、パッケージされていてもいなくてもよく、通常ミクロバンプ１５でもってＭＣＭ基板１４にはんだバンプ接続されている。ＭＣＭ基板１４は、エポキシ製のプリント回路基板（ＰＣＢ）、セラミック製あるいはシリコン製の相互接続基板である。マルチチップモジュール（ＭＣＭ）基板１４は、別の相互接続用基板１６にフリップチップ搭載されている。この相互接続用基板１６は通常、キャビティ１７を具備するエポキシ製のプリント回路基板で、凹状のマルチチップモジュール（ＭＣＭ）基板１４の上（中）に集積回路デバイス１１、１２、１３を収納する。ここに示した実施例においては、相互接続用基板１６は、２つのレベルを有するマルチレベル基板である。ＭＣＭタイル（すなわちＩＣチップ１１，１２，１３と基板１４）は、はんだバンプ、あるいはボール（はんだ相互接続構造１８で示されている）により相互接続用基板１６に接続される。図示すように、はんだ相互接続構造１８は、信号あるいはパワーの接続用である。他の接続、例えばアンテナ、あるいは標準のＩ／Ｏ接続は、同図には示されていないが従来方法により形成することもできる。
【００１１】
本発明によれば、ＥＭＩシールドは、フリップチップパッケージ内に組み込まれている。このパッケージの上側にはＥＭＩシールド用金属化層２１（図２）を具備し、このＥＭＩシールド用金属化層２１は、ＭＣＭタイルの通常露出した表面全体すなわち上部と側面を覆っている。マルチチップモジュール（ＭＣＭ）基板１４がシリコン製の相互接続用基板の場合には、基板の裏面は、基板接地プレーン金属化層により、ＥＭＩシールドと結合されている。ＥＭＩシールド用金属化層２１は、必要によっては厚くすることができるが、従来の厚い金属製のカンとは異なり、この集積されたＥＭＩシールドは非常に薄く、例えば４μｍ以下、好ましくは２μｍ以下である。同図に示すようにＥＭＩシールド用金属化層２１は、連続的に基板の側壁に沿ってのびる。ＥＭＩシールド用金属化層２１は、蒸着あるいは他の適宜の方法で形成され、例えばＮｉ、Ａｌ、Ｃｕのような導電性金属製である。マルチチップモジュール（ＭＣＭ）基板１４を、相互接続用基板１６にフリップチップ取り付けを行う前に、ＥＭＩシールド用金属化層２１を形成するのが好ましい。別法として、パッケージのこの部分を組み立て後、金属化することも可能である。
【００１２】
ＭＣＭタイルを、相互接続用基板１６にリフローで取り付ける前に、プリント回路基板をはんだ壁２５を具備させる。このはんだ壁２５は、ＭＣＭタイルの周囲全体にわたってのび、従来のはんだバンプの形成により形成され、例えば、相互接続用基板１６にはんだペーストをスクリーニング塗布することにより形成される。はんだ壁２５は、ＥＭＩシールド用金属化層２７の上に形成され、このＥＭＩシールド用金属化層２７は、はんだ壁２５の下までのびる。ＥＭＩシールド用金属化層２７は、相互接続用基板１６の上にのびる部分２７’と、相互接続用基板１６の下にのびる部分２７’’を有し、相互接続用基板１６の上を連続的に覆い、キャビティ全体を包囲する。ＥＭＩシールド用金属化層２７の部分２７’’は、相互接続用基板１６の標準のレベル間金属であり、部分２７’もまた、標準のプリント回路基板の一部である。
【００１３】
図１のマルチチップモジュール（ＭＣＭ）基板１４と相互接続用基板１６との間のＩＣ接地接続は、はんだ壁２５と、部分２７’と部分２７’’を含むＥＭＩシールド用金属化層２７と、金属化エッジ３１とはんだバンプ／ボール３２を介して行われる。相互接続用基板１６は、システム用プリント回路基板３３にはんだバンプ／ボール３２で取り付けられている。このはんだバンプ／ボール３２は、ランナ３４を介してシステムレベルの相互接続部に接続されている。ＩＣデバイスの接地は、相互接続用基板１６上のＥＭＩシールド金属化層の一部を共有している。様々な他の構成も当業者には考え得る。
【００１４】
ＥＭＩシールド金属化層の底にあるＥＭＩシールド金属化層の部分を、図１には、マルチレベルのプリント回路基板と、隣接するキャビティ１７の２つのレベルの間の相互接続レベル上に示している。別の配置例として、ＥＭＩシールド金属化層をその下のレベルに形成される。例えば、キャビティ１７がトップのレベルに形成される３つのレベルのプリント回路基板においては、ＥＭＩシールド金属化層は、上部レベルと中間レベルとの間、あるいは中間レベルと下部レベルとの間に形成することもできる。ＥＭＩシールド金属化層は、プリント回路基板の底部表面に沿って配置することも可能である。これらの３つの場合のいずれも重要な特徴点は、ＥＭＩシールドは、ＭＣＭパッケージの凹部部分を完全に包囲するレベル間ＰＣＢ金属層、あるいは金属化コーティング層である。
【００１５】
ある場合においては、１つあるいは複数のＩＣチップ相互接続部をＥＭＩシールド金属化層を介してルーティングすることが望ましい。例えば、パワーリード線やアンテナリード線をＭＣＭ基板の上部表面に具備し、マルチチップモジュール（ＭＣＭ）基板１４を介し集積回路デバイス１１−１３にまでのびるようにする。このような場合、ＥＭＩシールド金属化層の一部は、相互接続部により貫通され、そこから電気的に絶縁される。従って、ＥＭＩシールド金属化層は、ＭＣＭ基板を「実質的に」包囲することになる。ＥＭＩシールドを介して、Ｉ／Ｏアクセスに関連する領域は、ＥＭＩシールドの領域の１０％以下である。
【００１６】
本発明のパッケージを組み立てる好ましい技術は、相互接続用基板１６上にはんだ壁２５を具備し、はんだ相互接続構造１８をはんだ壁２５を同一のリフロー動作でリフローさせることである。他の方法は、はんだ壁２５に、より高い融点のはんだを用い、最初のリフロー動作でデバイスの相互接続を付けることである。このパッケージをこの時点でテストし、ＥＭＩシールドの金属化は、２回目のリフロー操作ではんだ壁をリフローすることにより完了させる。
【００１７】
本明細書に記載したはんだバンプ、あるいははんだボールは、ボールの配置およびはんだペーストの印刷のような適宜の技術を用いて形成することができる。このアプリケーション用の通常のはんだバンプの厚さは、５−３０ミル（０．７２ｍｍ）である。本明細書に記載したプロセスに有効に用いることのできるＩＣ相互接続用はんだの組成の例を、次の表に示す。
0003590340.tif 000002
【００１８】
はんだ壁用の高い融点を有するはんだの組成は、次のとおりである。
0003590340.tif 000003
【００１９】
ＩＣ相互接続用はんだの液相温度は、はんだ壁用の高融点のはんだの固相温度よりも低くなければならない。接合用はんだの固相温度温度と、充填用はんだの液相温度の差は、少なくとも２０℃好ましくは４０℃が好ましい。表１から分かることは、共通の接合はんだは、液相温度が１９０℃以下である。表２の高融点組成は固相温度が２２０℃以上である。一般的に本発明の目的においては、高融点はんだは、２００℃以上の固相温度を有する。
【００２０】
ＥＭＩシールド金属化層の別の構成例を図２に示す。同図においては、ＥＭＩシールド金属化層は、キャビティ１７の内壁に沿ってＥＭＩシールド用金属化層４１で示すようにのびて、図１の構成と同様、ＥＭＩキャビティシールド金属化層の部分２７’と接続する。同図においては、システムレベルのプリント回路基板は、明瞭にするために除いてある。
【００２１】
本発明のＥＭＩシールド構成は、小型かつ効率的であるために、ＥＭＩ感受性のあるアプリケーションあるいは環境においては、通常用いられることのないデバイスを用いることができる。例えば、ワイヤボンディングされたＩＣデバイスは、通常、頑強でかつコストも安い。しかし、ワイヤボンドされたリード線は、長く、特にＥＭＩに影響を受けやすい。図３に示すように、本発明のＥＭＩシールドと共に使用する場合には、ＥＭＩの問題は多くのアプリケーションで解決できる。図３は、相互接続用基板６２に取り付けられたワイヤボンディングされた基板６１が、相互接続用基板６４にフリップチップで組み立てられている。このワイヤボンディングされた基板６１は、相互接続用基板６２に、ワイヤボンド６３で接続されている。ＥＭＩシールド金属化層は、図１と同様で、ＥＭＩシールド用金属化層２１とはんだ壁２５とＥＭＩシールド用金属化層２７、２７’、２７’’を含む。
【００２２】
ＭＣＭタイルは、集積回路デバイス１１、１２、１３を含むものとして示されている。さらに、受動型素子あるいは他の素子を、ＭＣＭタイルに取り付け、集積回路デバイス１１、１２、１３を具備するのと同様に、キャビティ内に取り付けることができる。
【００２３】
前述したように、ＭＣＭタイルの好ましい基板はシリコン製で、ＥＭＩシールド用金属化層２１はこの場合、Ａｌの組合せで、はんだ壁２５に接続するために、Ｃｒ−Ｃｕ−Ｃｒでコーティングされた、主接地面層としてのＡｌの組合せである。Ｃｒ−Ｃｕ−Ｃｒ層は、ＭＣＭ基板を、プリント回路基板にフリップチップバンプで接合する際に用いられるアンダーバンプ金属化層と同一である。はんだを、ＭＣＭはんだバンプ接触用パッドのアレイに、局部的あるいは選択的に取り付けることを容易にするために、およびはんだ壁をＭＣＭの側面に接着するために、パッドの表面とＭＣＭの側面は、はんだ濡れ性を有しなければならない。ＭＣＭ基板用の標準の接地プレーンはアルミ製で、アルミは、はんだに対し好ましい材料ではないことは公知である。従って、産業界の慣行として、はんだをするべきアルミの一部に、金属コーティングを施して、はんだをそのコーティングにリフローさせることである。このコーティングはアンダーバンプ金属化（ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌｌｉｚａｔｉｏｎ：ＵＢＭ）と称する。
【００２４】
ＵＢＭ技術で用いられる金属は、アルミに対し十分接着しなければならず、通常のはんだ組成により濡れ性を有しかつ導電性が高くなければならない。これらの要件に合致する構造体は、クロムと銅の合成物である。クロムを最初に堆積してアルミに接着させ、その後銅をクロムの上に形成してはんだ濡れ性のある表面を提供する。クロムは、有機物無機物を問わず様々な種類の材料によく接着することは公知である。従って、ＳｉＯ２、ＳＩＮＣＡＰＳ、ポリイミド、あるいはＩＣプロセスに通常使用される誘電体材料、および銅、アルミのような金属によく接着する。しかし、はんだ合金は、銅を分解してクロムから濡れ性を奪ってしまう。そのため、クロムの上に直接形成された銅製の薄い層が、分解して溶融状態のはんだとなり、このはんだが再びクロム層から濡れ性を奪う。はんだとＵＢＭとの間の界面の完全性を維持するために、クロムと銅の合成層、あるいは合金層が、クロム層と銅層との間に通常用いられる。
【００２５】
前述した層は、通常スパッタリングで形成されるが、それらを堆積する様々なオプションが存在する。層は、合金のターゲットからスパッタリングで形成される。クロムのターゲットを用いてスパッタリングし、その後銅のターゲットに変えることができる。あるいは、別々のクロムのターゲットと銅のターゲットを用いてスパッタリングし、これら２つのターゲットの間を遷移させることもできる。後者の方法は、組成が傾斜した層を形成でき、好ましい技術である。
【００２６】
構造体のプリント回路基板上のＥＭＩ金属化層は、通常銅製で、リフロー、あるいは他の方法で直接はんだづけられる。
【図面の簡単な説明】
【図１】本発明のＥＭＩシールドを具備した、凹状チップＭＣＭの断面図。
【図２】本発明の他の実施例のＥＭＩシールドを示す、図１に類似したＭＣＭの断面図。
【図３】本発明によりシールドされた、ワイヤ接続されたフリップチップＩＣデバイスを表す、図１、２に類似したＭＣＭの断面図。
【符号の説明】
１１、１２、１３  集積回路デバイス
１４  マルチチップモジュール（ＭＣＭ）基板
１５  ミクロバンプ
１６  相互接続用基板
１７  キャビティ
１８  はんだ相互接続構造
２１、２７  ＥＭＩシールド用金属化層
２５  はんだ壁
２７’  部分
３１  金属化エッジ
３２  はんだバンプ／ボール
３３  システム用プリント回路基板
３４  ランナ
４１  ＥＭＩシールド用金属化層
６１  ワイヤボンディングされた基板
６２、６４  相互接続用基板
６３  ワイヤボンド
【図１】
0003590340.tif 000004
【図２】
0003590340.tif 000005
【図３】
0003590340.tif 000006