(57)【特許請求の範囲】
【請求項１】
絶縁膜が埋め込まれた複数の溝を有する半導体基板と、
前記半導体基板に形成された複数の溝の上方に形成され、ボンディングワイヤを形成する際にボンディングダメージが加えられるパッドと、
前記半導体基板上と前記パッドの間に形成された層間絶縁膜とを備え、
前記層間絶縁膜は前記半導体基板に形成された複数の溝の上方に、前記パッドに加えられるボンディングダメージから前記半導体基板を保護する為の保護膜を有し、かつ、前記絶縁膜が埋め込まれた複数の溝を有する前記半導体基板の上面は平坦である事を特徴とする半導体装置。
【請求項２】
絶縁膜が埋め込まれた溝を有する半導体基板と、
前記半導体基板に形成された溝の上方に形成され、ボンディングワイヤを形成する際にボンディングダメージが加えられるパッドと、
前記半導体基板上と前記パッドの間に形成された層間絶縁膜とを備え、
前記溝により形成された凸部のなす形状がＸ字状であり、かつ、前記層間絶縁膜は前記半導体基板に形成された溝の上方に、前記パッドに加えられるボンディングダメージから前記半導体基板を保護する為の保護膜を有し、かつ、前記絶縁膜が埋め込まれた溝を有する前記半導体基板の上面は平坦である事を特徴とする半導体装置。
【請求項３】
前記保護膜は前記半導体基板の直上に形成されている事を特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記保護膜はシリコン窒化膜である事を特徴とする請求項１又は２記載の半導体装置。
【請求項５】
前記層間絶縁膜はシリコン酸化膜である事を特徴とする請求項１又は２記載の半導体装置。
【請求項６】
前記溝が形成される領域は、半導体素子が形成されない非素子領域である事を特徴とする請求項１又は２記載の半導体装置。
【請求項７】
半導体基板に複数の溝を形成する工程と、  
前記溝に第一の絶縁膜を形成する工程と、
前記半導体基板に形成された複数の溝の上に、ボンディングダメージから前記半導体基板を保護する為の保護膜を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜の上方にパッドを形成する工程と、
前記パッドに接続されるボンディングワイヤを形成する工程と、
を具備する事を特徴とする半導体装置の製造方法。
【請求項８】
前記層間絶縁膜を形成する工程は、前記半導体基板に形成された溝の真上に前記保護膜を形成し、前記保護膜の上に第二の絶縁膜を形成する事を特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
半導体装置のパッド電極部の構造に関するもので、特に埋め込み素子分離技術を用いた場合のパッド電極の下地構造に関する。
【０００２】
【従来の技術】
この発明は半導体装置における電極パッドの下地構造およびその製造方法に係り、特に埋め込み素子分離技術を用いて製造する半導体装置における電極パッドの下地構造およびその製造方法に関する。
【０００３】
絶縁層を溝に埋め込んで素子を分離する技術を用いてパッド電極の下地を構成するようにした半導体装置について、図１ないし図８を参照しながら説明する。図１は、通常のリソグラフィー法およびエッチング法を用いて半導体基板１上にアクティブ領域２を形成した構成を示している。後述するように、このアクティブ領域２に半導体素子等が形成される。図２は、図１に示された半導体基板１の平面図である。
【０００４】
図３は、図２におけるＡ−Ｂ線切断の断面図であり、図３において、アクティブ領域２でない領域（以下、フィールド領域と言う。）には、絶縁膜３が埋め込まれている。この絶縁膜３は、それぞれのアクティブ領域２を絶縁分離するための素子間分離絶縁膜として作用している。
【０００５】
図３において、それぞれのアクティブ領域２に、図示されない半導体素子を形成した後、アクティブ領域２を取り囲むように形成された溝に素子間絶縁膜３を形成する。
【０００６】
この状態で図４に示すように、層間絶縁膜４を堆積させる。次に、層間絶縁膜４上にパッド電極５を形成し、さらにパッシベーション膜６を形成する。
以上に様に、パッド電極５の下層構造が形成される。但し、図４においては、素子間分離絶縁膜３の上の構造のみを示している。
【０００７】
次に、フィールド領域として形成される予定の部分に例えば二酸化シリコン等の素子間分離絶縁膜３を埋め込む工程について説明する。図５は、図２におけるＥＦ間の領域の断面を示す図である。まず、図５に示すように、半導体基板１に設けられた溝１ａを二酸化シリコン等により埋めた後、さらにこの上部側にも、図６に示すように、素子間分離絶縁膜３が堆積される。この絶縁膜３は、半導体基板１の全面に例えばＣＶＤ法を用いて堆積される。ここで溝の幅Ａが長いと、堆積した絶縁膜３に凹部１１が形成されてしまう。
【０００８】
次に、回転研磨法により研磨部材１０を回転させながら研磨して、絶縁膜３の基板１の上面にまで堆積された部分を除去することにより、ＥＦ間の領域に絶縁膜３を埋め込むことができる。
【０００９】
また、この研磨工程において、堆積された絶縁膜３の上面の一部に凹み部分１１が残ってしまった場合、この凹み部分１１の影響によって絶縁膜３を平坦に研磨することができず、素子間分離絶縁膜３の上面にも凹み部分１２が形成されてしまう。この為、凹部１２の上面に形成されることになるパッド電極の形成が困難になってしまうことがある。
【００１０】
次に、ワイヤーボンディング工程について、図８を参照しながら説明する。まず、ペン先形状を有するキャピラリ７を所定の角度でパッド電極５に押し当てることにより、ワイヤ８がパッド電極５に接着される。この際、パッド電極５に加えられる物理的な衝撃が、パッド電極５の下層の層間絶縁膜４、素子間分離絶縁膜３および半導体基板１にダメージを与える。この状態を避けるため、パッド電極５は、半導体素子が形成されていない領域、すなわちフィールド領域の上層に通常は形成されていた。したがって、パッド電極５が形成される場所は制約を受けることになっていた。
【００１１】
【発明が解決しようとする課題】
以上のように、従来の半導体装置においては、ボンディング工程におけるパッド電極に対するダメージを考慮して、パッド電極がフィールド領域の上層に形成されていた。したがって、半導体素子が形成されてないフィールド領域の上層に必ずパッド電極５が形成され、パッド電極の形成場所が制限されてしまうという問題があった。
【００１２】
また、通常、互いに隣接するフィールド領域とアクティブ領域とは電気的に確実に分離絶縁する必要があるため、アクティブ領域に比べてフィールド領域は相当に広い面積を占めていた。このため、図７に示すように、素子間分離絶縁膜に埋め込まれる絶縁膜の凹み部分が形成されてしまうという問題が生じていた。
【００１３】
このような問題を解決するために、研磨の際に、図７における凹部１２が形成されないように、図６の層間絶縁膜３の特に凹部１１の上に、研磨されにくい膜、例えば、カーボン膜やシリコン窒化膜等の膜を形成する方法が提案されている。
【００１４】
しかしながら、この様な研磨されにくい膜を形成する方法によれば、カーボン膜又はシリコン窒化膜を形成する工程が増えてしまい半導体装置の製造を煩雑にするという問題もあった。
【００１５】
本発明は上記の問題に鑑みてなされたものであり、回転研磨法により絶縁層の表面をより一層平坦化することができると共に、ボンディング工程の際の半導体の下地となる下層部分へのボンディングダメージを抑制することのできる半導体装置およびその製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記目的を達成する為に、本願発明は、所定のパターンが表面に形成された半導体基板と、前記半導体基板の上に形成され、前記半導体基板を保護する為の保護膜を有する層間絶縁膜と、前記層間絶縁膜表面に形成された電極とを備えている事を特徴とする。
【００１７】
また、本願発明は、半導体基板の表面に素子領域、この素子領域以外の非素子領域、及び、非素子領域のうち電極が形成される領域の下地領域の所定のパターンを同時に形成する工程と、前記半導体基板表面に形成されると共に、前記所定のパターンが十分に埋まる厚さまで絶縁膜を形成する工程と、前記絶縁膜を後退させる事により、前記非素子領域及び前記所定のパターンの凸部が露出するまで前記絶縁膜を除去して前記素子領域の間の非素子領域と複数の溝部とに絶縁膜を残存させる工程と、前記絶縁膜と露出した半導体基板表面との上に保護膜を含む層間絶縁膜を形成する工程と、前記半導体基板の表面に前記所定のパターンが形成されている下地領域の上部で、かつ、前記配線層の表面にパッド電極を形成する工程とを備えている事も特徴としている。
【００１８】
本願発明は以上の様な構成を採用することにより、ワイヤーボンディング工程の際、パッド電極が形成される予定の下層部分へのボンディングダメージを低減出来る。
【００１９】
【発明の実施の形態】
以下、本発明に係る半導体およびその製造方法の実施形態について、添付図面を参照しながら詳細に説明する。まず、図９ないし図１３を参照して、本発明の第１実施形態に係る半導体装置の製造方法について説明する。
【００２０】
図９は、（ａ）素子間分離領域となる予定の領域６００と（ｂ）パッド電極の下地部分となる領域６０１とをそれぞれ示す断面図である。図９において、半導体基板１００には、通常のリソグラフィー法およびエッチング法を用いて、素子間分離領域６００となる部分に素子間分離用の溝１４０（以下、（ＳＴＩ−Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ−略記する。）を、パッド電極の下地部分となる領域６０１に溝１４０の幅よりも狭い幅をもった複数の溝１５０を、同時に形成する。
【００２１】
この領域６０１には、従来は素子間分離領域６００と同様に幅の広いＳＴＩ溝１４０が形成されていたのであるが、本発明では研磨工程において凹部１２が形成されてしまうことを回避するため、ＳＴＩ溝１４０よりも狭い幅をもった溝１５０を複数形成する事により研磨工程の前の絶縁膜形成工程において積層された絶縁膜のヒケ等により凹部１１が形成されてしまうのを防止している。
【００２２】
本発明の第１実施形態においては、図９（ｂ）に示すように、半導体装置として完成した際に電極パッドが形成される基板のＳＴＩ溝内に縦横の溝により多数の凸部が残されている点に特徴を有する。
【００２３】
次に、図１０に示すように、化学的気相法（以下、ＣＶＤ―Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ―と略記する。）を用いて、半導体基板１００の上面に例えば二酸化シリコンの絶縁膜２００を形成する。
【００２４】
このとき、前記ＳＴＩ溝１４０と複数の溝１５０とが完全に埋められるような充分な厚さに絶縁膜２００が積層される。図．  １０において、素子間を絶縁するためのＳＴＩ溝１４０とフィールド領域に形成された複数の溝１５０の上部側には、絶縁膜２００の表面に溝１４０や１５０の形状にそれぞれ対応する凹部やヒケ等が残ってしまう。後工程によりこの凹部やヒケは研磨されて除去されるが、その際に充分研磨されて凹部やヒケの痕跡が残らない程度の厚さＺ分だけ半導体基板１００のアクティブ領域の上面に積層しておくものとする。
【００２５】
次に、図１１に示すように、回転研磨法により絶縁膜２００を研磨すると、半導体基板１００の上面より上の絶縁膜２００は全て除去されて、溝１４０および１５０内のみに同時に絶縁膜２００が形成される。
【００２６】
このＳＴＩ溝１４０に埋め込まれた絶縁膜２００の表面には、溝の長さＹが大きいので凹部２５０が形成されてしまうが、複数の溝１５０に埋め込まれた絶縁膜２００は溝の長さＸが短いので凹部は形成されず、表面を平坦にすることができる。
【００２７】
以上の様にして素子分離領域１４０とパッド電極が形成される予定の下地領域１４１が同時に形成されるが、図１１（ｂ）に示すパッド電極の下地部分については、その後パッド電極を形成してから電極にワイヤをボンディングすることになる。
【００２８】
この工程を以下説明する。まず、図．  １２に示すように、ダミーパターンが形成された半導体基板１００の上面に保護膜３００を形成する。この保護膜３００は、例えばＣＶＤ法により厚さ５０〜５００ｎｍ程度のシリコン窒化膜により形成されている。この保護膜３００は、パッド電極に対してワイヤをボンディングする際に半導体基板１００に与えられる衝撃から基板１００の表面を保護するためのものである。
【００２９】
この保護膜３００を形成するステップは、別個に一工程を追加するものではなくて、ゲート電極となる多結晶シリコン、高融点金属及びシリコン窒化膜の製造工程の際に同時に形成すれば良い。即ち、絶縁層２００を研磨した後、多結晶シリコンと高融点金属によりゲート電極を形成し、このゲート電極を含めてシリコン窒化膜を堆積させると、ゲート電極の形成と保護膜の形成する工程とを一つのステップで行うことが出来る。
【００３０】
次に、図１３に示されるように、保護膜３００の上に例えば二酸化シリコン等の層間絶縁膜４００が形成される。層間絶縁膜４００の上にはパッド電極５００が形成される。このパッド電極５００の位置は絶縁膜２００が埋め込まれた溝１５０の上方である。
【００３１】
その後、図示されない外部回路とパッド電極５００とを電気的に接続するために、ワイヤボンディングが行なわれる。このワイヤボンディング工程については、図８を用いて説明した従来技術の工程と同じなので、重複説明を省略する。
【００３２】
このようにして、ボンディング工程が終了すると所定形状にサイジングする等の後処理を経て、例えばランダムアクセスメモリ（以下、ＲＡＭ―Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ―と略記する。）等の半導体装置が完成する。
【００３３】
上記のような工程を経て製造される第１の実施形態に係る半導体装置は、複数の溝１５０に埋め込まれた絶縁膜２００とその上層を覆う保護膜３００とを備えているので、上記ボンディング工程の際に上方から加えられるボンディングダメージを緩衝することができ、ボンディングダメージに起因するクラック等から半導体基板１００を保護することができる。
【００３４】
なお、上述した第１実施形態に係る半導体装置およびその製造方法においては、ワイヤボンディングの際のボンディングダメージから半導体基板１００を保護するための保護膜３００を、素子間および溝１５０に埋め込まれた絶縁膜２００と層間絶縁膜４００との間に形成するものとして説明したが、本発明はこれに限定されず、図１４に示す第２実施形態に係る半導体装置およびその製造方法のように他の部分に設けるようにしてもよい。
【００３５】
図１４において、第２実施形態に係る半導体装置は、半導体基板１００に形成されたダミーパターンの溝１５０に絶縁膜２０２を埋め込み、その上に層間絶縁膜４００が形成されている。
【００３６】
この層間絶縁膜４００は、２層に分けられており、具体的には、第１層目の層間絶縁膜４０１を二酸化シリコン等により形成した後に、その上にシリコン窒化膜等により保護膜３００を形成し、さらにその上に第２層目の層間絶縁膜４０２がやはり二酸化シリコン等により形成されている。
【００３７】
したがって、保護膜３００は、層間絶縁膜４００の中間層に介装されたような構成となっている。
シリコン窒化膜は衝撃に強い特性を有するので、上記第１実施形態のように半導体基板の上にこのシリコン窒化膜を形成しておくだけでもボンディングダメージに対する対策となる。
【００３８】
しかし、上記第２実施形態のように層間絶縁膜４００の中間層に保護膜３００を形成することにより、もしもボンディングダメージによるクラック等が発生した場合でも、保護膜の上にある第２層目の層間絶縁膜４０２から保護膜３００にかけて被害を受ける程度で第１層目の層間絶縁膜４０１にはダメージが及ばないので、半導体基板１００に電流が流れてしまうような不具合はより確実に防止できる。
【００３９】
なお、上述した第１および第２実施形態に係る半導体装置および製造方法においては、ダミーパターンとなる幅の狭い複数の溝１５０を半導体基板１に形成するものとして説明したが、本発明はこれにも限定されず、多層配線構造の場合には、幅の狭い溝を半導体基板の代わりに配線層に形成するようにしてもよい。
なお、パッド電極の下地部分に形成されたダミーパターンとしての複数の溝は素子間分離用の溝１４０と同時に形成されているので製造工程を増やすというデメリットもない。
また、上記素子領域となるアクティブ領域には、ドレイン領域を低濃度と高濃度の半導体より構成すると共にその間にオフセット領域としての側壁を設けるＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）  構造の半導体素子が形成されることが多いが、この側壁は通常シリコン窒化膜により形成されているので、保護膜３００  をシリコン窒化膜により形成した場合、ＬＤＤ構造の側壁と保護膜とを１つの工程で同時に形成することができる。したがって、製造工程を増やすことなく、ボンディングダメージに強い半導体装置を製造することができる。
また、図１１に示すように、半導体基板１００の表面に形成される溝１５０の幅Ｘは、ＳＴＩ溝１４０の幅Ｙよりも狭い方が効果的であり、形成される溝１５０の幅および数は、パッド電極の幅や堆積させた絶縁膜２００の高さＺ（  図１０参照）  により決定されることが望ましい。
したがって、溝１５０の幅Ｘが充分に狭い程度に形成されるような模様であればダミーパターンは如何なる形状および模様であってもよい。
次に、図１５ないし図２０を参照しながら、本発明の第３ないし第７実施形態に係る半導体装置およびその製造方法について説明する。
図１５は第３実施形態に係る半導体装置の構成を概念的に表わした部分斜視図である。この実施形態に係る半導体装置はコンピュータ等のメモリ素子として用いられるスタティックＲＡＭ（  ＳＲＡＭ）  を例にして説明する。
【００４０】
図１５において、半導体装置２０は、半導体基板２１と、この半導体基板２１の表面に対してフォトエッチングを行うことにより、この表面に形成される各種の半導体素子領域２２と、この素子領域以外の浅い溝（ＳＴＩ：Shallow Trench Isolation）領域２５と、が形成されている。前記素子領域２２は、この第３実施形態の場合には、ＳＲＡＭとして完成したときに情報を記憶させるためのメモリセルとなるメモリセル領域２３と、このメモリセル領域２３への情報の書き込みや読み出しを行うための各種の回路を形成するためのアクティブ領域２４とを含んでいる。また、前記ＳＴＩ領域２５は、前記素子領域２２間を隔絶するための素子分離用の溝２６と、ＳＲＡＭとして完成したときにパッド電極をその上部に積層形成する下地領域２７と、を備えている。下地領域２７には、ボンディングダメージから半導体基板２１を保護するためのダミーパターン３０が形成されている。この第３実施形態の場合ダミーパターン３０は、フォトエッチングの際の手間を省くために単純な模様とされており、具体的には、縦横に設けられた細かい複数の溝３１と、この溝３１により枡形パターンを形成するように残された複数の凸部３２とを含んでいる。表面に図１５に示すようなパターンが形成された半導体基板２１は、図１６Ａないし図１６Ｅに示すような各製造工程を経て半導体装置として完成する。図１６Ａは、図１５に示されている半導体基板２１を一点鎖線で切断した断面図である。図１６Ａは、リソグラフィー法またはエッチング法によりダミーパターン３０を含む回路パターンを形成する工程を示している。次に、図１６Ｂに示すように、ＣＶＤ法を用いて半導体基板２１上に二酸化シリコン等の絶縁膜３３を堆積させる。このとき、ダミーパターン３０の複数の細かい溝３２やダミーパターン３０の周りの下地領域２７が完全に埋められるまで充分に二酸化シリコンを充填する。また、図示説明は控えるが図１５における素子間の分離用の溝２６も完全に埋まるまで二酸化シリコンを充填する。次に、図１６Ｃに示すように、回転研磨法により半導体基板２１の表面が現れるまで絶縁膜３３が研磨されて絶縁層３４および３５が形成される。したがって、後の工程においてパッド電極が形成される予定の下地領域にも半導体基板２１の表面と同じレベルのダミーパターン３０の枡形パターン３２が存在していることになる。図１４および図１６は、その後の工程を概略的に示しており、図１６Ｃに示される絶縁層３４および３４が形成された後の半導体基板２１上には、シリコン窒化膜等により保護膜３６が形成され、この保護膜３６の上には二酸化シリコン等を積層させて層間絶縁膜３７を形成する。その後、図１６Ｅに示すように、層間絶縁膜３７上に配線層３８をパターニングしてから、パッド電極３９を形成する。なお、図示説明は、控えるが、この後パッド電極３９に対して図８に示すような工程を経て、外部装置と電気的に接続するためのワイヤがボンディングにより接続される。このとき、半導体基板２１にはボンディングダメージが加えられるが、半導体基板２１には図１６Ｅに示すようにダミーパターン３０と保護膜３６とが設けられているので、パッド電極３９の下地領域２７は受ける衝撃を緩和されてクラック等を生じることはない。上述した第３実施形態に係る半導体装置によれば、ダミーパターン３０は単純な枡形パターンを構成する凸部３２により形成するものとして説明したが、本発明はこれに限定されず、単純化された模様で、かつパッド電極の下地領域に凹部が形成されないような模様であれば如何なる模様のダミーパターンであってもよい。例えば、図１７に示す第４実施形態に係る半導体装置のように、半導体基板２１の下地領域２７に隣接する列毎に１つずつ抜かれたような配列の複数の凸部４２を形成するようにしてもよい。
【００４１】
このような配列のダミーパターン３０であっても、パッド電極の下地領域２７には基板２１と同一のレベルの凸部４２が複数設けられていることになるので、ボンディングダメージの吸収緩衝に有効である。
さらに、上記実施形態においては、ダミーパターン３０は何れも半導体基板２１におけるパッド電極の下地領域２７に形成するものとして説明したが、本発明はこれにも限定されず、リソグラフィー法またはエッチング法等により半導体素子領域のパターンを描画する際に一括してダミーパターンも形成しているのであるから、半導体基板２１の表面の全体にわたってダミーパターンを形成するようにしてもよい。
図１８は、その一例としての第５実施形態に係る半導体装置を示すものであり、図において、枡形状に配置されてダミーパターン３０を構成する複数の凸部３２に加えて、素子間絶縁膜が形成されることになる素子分離領域２６にも凸部４３が形成されている点が他の実施形態と異なる構成である。
このような構成を採用することにより、素子分離領域２６に絶縁膜を形成した際に生じる可能性のある凹部の発生を極力少なくできるという特有の効果を奏する。
なお、上述した実施形態においては何れも四角形の凸部３２、４２または４３を所定のパターンに配列することによりダミーパターン３０を形成するものとして説明したが、本発明はこれにも限定されず、凸部は丸形、楕円形、三角形等の他の幾何学形状であってもよい。また、素子領域との間を分離した上で凸部を凹部としてもよい。
図１９はその一例としての第６実施形態に係る半導体装置を示す平面図である。図において、パッド電極が取り付けられることになる下地領域２７には矩形状の凸部４４が他の素子領域２３および２４と同じように分離用の溝を介して残されており、この凸部４４には縦横に所定個数ずつの円形の穴４５が形成されている。穴４５の深さは、素子分離用の溝と同じであり、後工程において絶縁層が形成された場合には、その断面形状は、図１６Ｃと略同じものとなる。
本発明においては、少なくとも下地領域２７にダミーパターン３０が形成されていればよいので、この第６実施形態に係る半導体装置のようにパターンの凹凸が第１ないし第５実施形態の半導体装置と逆になっていても全く問題はない。
また、上記実施形態においては何れもダミーパターンを単純形状により形成するものとして説明したが、本発明はこれにも限定されず、より積極的にパッド電極の下地領域における凹部の形成を阻止できるような支持形状としてもよい。
具体的には、図２０に示す第７実施形態に係る半導体装置のように、パッド電極を形成する予定の下地領域２７にＸ字状の形状を有する凸部４６を形成して、この凸部４６と下地領域２７とによりダミーパターン３０を形成するようにしている。
このように構成することにより、絶縁膜の凹部が最も垂れ下がる虞れのある箇所で、かつ、ワイヤボンディングの際に最も集中して力が加えられる下地領域の略中心をＸ字状の凸部４６の交差している部分で補強することができ、絶縁膜に凹部が形成されるのを阻止できると共に、保護膜をしたから支持するのにも充分に有効であるという特有の効果を奏する。
以上のように、本発明によれば何れの実施形態によってもパッド電極の下地部分の絶縁膜に凹部ができるのを防止できると共にワイヤボンディングの際の補強を充分に行うことができ、半導体基板まで達するようなクラックの発生を阻止できる。
【００４２】
【発明の効果】
本発明は以上の様に構成されているので、回転研磨法による平坦化工程時において絶縁膜をより平坦化にし、かつ、ワイヤーボンディング工程の際のパッド電極が形成されている下層部分へのボンディングダメージを抑制する事が可能な半導体装置及びその製造工程を増大させない半導体装置の製造方法を提供する事が出来る。
【図面の簡単な説明】
【図１】素子領域が形成された半導体基板を示す上面斜視図である。
【図２】素子領域が形成された半導体基板を示す上面平面図である。
【図３】図２に示された半導体基板の一部分の断面を示す断面図である。
【図４】従来の半導体装置におけるパッド電極の下層部分を示す断面図である。
【図５】従来の半導体装置におけるパッド電極の下層部分の製造工程を示す断面図である。
【図６】従来の半導体装置におけるパッド電極の下層部分の製造工程を示す断面図である。
【図７】従来の半導体装置におけるパッド電極の下層部分の製造工程を示す断面図である。
【図８】従来の半導体装置におけるパッド電極の下層部分の製造工程を示す断面図である。
【図９】本発明の第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】本発明の第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１１】本発明の第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】本発明の第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１３】本発明の第一の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１４】本発明の第２実施形態に係る半導体装置を示す断面図である。
【図１５】本発明の第３実施形態に係る半導体装置の基板の概要を示す概略斜視図である。
【図１６】第３実施形態の半導体装置の製造工程と示す断面図である。
【図１７】本発明の第４実施形態に係る半導体装置の基板を示す断面図である。
【図１８】本発明の第５実施形態に係る半導体装置の基板を示す断面図である。
【図１９】本発明の第６実施形態に係る半導体装置の基板を示す断面図である。
【図２０】本発明の第７実施形態に係る半導体装置の基板を示す断面図である。
【符号の説明】
１００  半導体基板
３００  保護膜
４００  層間絶縁膜
５００  パッド電極
【図１】
0003582958.tif 000002
【図２】
0003582958.tif 000003
【図３】
0003582958.tif 000004
【図４】
0003582958.tif 000005
【図５】
0003582958.tif 000006
【図６】
0003582958.tif 000007
【図７】
0003582958.tif 000008
【図８】
0003582958.tif 000009
【図９】
0003582958.tif 000010
【図１０】
0003582958.tif 000011
【図１１】
0003582958.tif 000012
【図１２】
0003582958.tif 000013
【図１３】
0003582958.tif 000014
【図１４】
0003582958.tif 000015
【図１５】
0003582958.tif 000016
【図１６】
0003582958.tif 000017
【図１７】
0003582958.tif 000018
【図１８】
0003582958.tif 000019
【図１９】
0003582958.tif 000020
【図２０】
0003582958.tif 000021