【手続補正書】
【提出日】平成29年10月17日(2017.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベクトル処理動作のために入力ベクトルデータサンプルセットのフォーマット変換を提供するように構成されたベクトル処理エンジン（ＶＰＥ）であって、
ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、フェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、結果として生じる出力ベクトルデータサンプルセットを、少なくとも１つの出力データフローパスから受信することと
を行うように構成された少なくとも１つのベクトルデータファイルと、
前記入力ベクトルデータサンプルセットを受信することと、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、前記入力ベクトルデータサンプルセットを、フォーマット変換された入力ベクトルデータサンプルセットへとフォーマット変換すること、前記フォーマット変換は、入力ベクトルデータサンプルを、符号拡張を用いて符号付き複素数の８ビットフォーマットから符号付き複素数の１６ビットフォーマットへと変換することを備える、と、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成された少なくとも１つのフォーマット変換回路と、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニットと
を備え、前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、ＶＰＥ。
【請求項２】
前記少なくとも１つのベクトルデータファイルは、
前記ベクトル処理動作のために、前記少なくとも１つの入力データフローパスにおいて、前記少なくとも１つのベクトルデータファイルの幅の前記入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、前記少なくとも１つのベクトルデータファイルの前記幅の前記結果として生じる出力ベクトルデータサンプルセットを、前記少なくとも１つの出力データフローパスから受信することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項３】
前記少なくとも１つのベクトルデータファイルは、
前記少なくとも１つの入力データフローパス内の少なくとも１つのベクトルデータファイル出力上で、前記入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つのベクトルデータファイル入力上で、前記結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うようにさらに構成され、
前記少なくとも１つのフォーマット変換回路は、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路入力上で、前記少なくとも１つのベクトルデータファイルから、インターリーブされた入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路出力上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット入力上で、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つの実行ユニット出力上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行すること
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項４】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つのベクトルデータファイルから、前記少なくとも１つの入力データフローパス上で、前記入力ベクトルデータサンプルセットを受信するように構成される、請求項１に記載のＶＰＥ。
【請求項５】
前記少なくとも１つのフォーマット変換回路は、複数の入力ベクトルデータサンプル選択器をさらに備え、各々が、
前記入力ベクトルデータサンプルセットから第１の入力ベクトルデータサンプルを、前記入力ベクトルデータサンプルセットから第２の入力ベクトルデータサンプルを受信すること、前記第２の入力ベクトルデータサンプルは、前記入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない、と、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記第１の入力ベクトルデータサンプルおよび前記第２の入力ベクトルデータサンプルから選択することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項６】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能なデータパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットと間で、前記少なくとも１つの入力データフローパス内に選択的に設けられるように設定可能である、請求項１に記載のＶＰＥ。
【請求項７】
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能なデータパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成され、および、場合によっては、
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、請求項６に記載のＶＰＥ。
【請求項８】
前記少なくとも１つの入力データフローパスにおいて前記少なくとも１つのベクトルデータファイルと前記少なくとも１つのフォーマット変換回路との間に設けられた少なくとも１つのタップ付き遅延線をさらに備え、
前記少なくとも１つのタップ付き遅延線は、
前記少なくとも１つのベクトルデータファイルから前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成され、
前記少なくとも１つのフォーマット変換回路は、
前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを受信することと、
前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを、シフトされたフォーマット変換された入力ベクトルデータサンプルセットへとフォーマット変換することと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成され、
前記少なくとも１つの実行ユニットは、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項９】
前記少なくとも１つの入力データフローパスにおいて少なくとも１つのタップ付き遅延線をさらに備え、
前記少なくとも１つのタップ付き遅延線は、
前記少なくとも１つのフォーマット変換回路から前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記フォーマット変換された入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成され、
前記少なくとも１つの実行ユニットは、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、請求項１に記載のＶＰＥ。
【請求項１０】
ベクトル処理エンジン（ＶＰＥ）において、ベクトル処理動作のために入力ベクトルデータサンプルセットのフォーマット変換を提供するための方法であって、
ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、少なくとも１つのベクトルデータファイルからの入力ベクトルデータサンプルセットをフェッチすることと、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、フォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路において、前記入力ベクトルデータサンプルセットをフォーマット変換すること、前記入力ベクトルデータセットをフォーマット変換することは、入力ベクトルデータサンプルを、符号拡張を用いて符号付き複素数の８ビットフォーマットから符号付き複素数の１６ビットフォーマットへと変換することを備える、と、
少なくとも１つの実行ユニットへの前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと、
少なくとも１つの出力データフローパスにおいて、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの実行ユニットにおいて、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
前記少なくとも１つのベクトルデータファイルに前記少なくとも１つの出力データフローパスからの前記結果として生じる出力ベクトルデータサンプルセットを記憶することと
を備える方法。
【請求項１１】
前記入力ベクトルデータサンプルセットから第１の入力ベクトルデータサンプルを、前記入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない前記入力ベクトルデータサンプルセットから第２の入力ベクトルデータサンプルを受信することと、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを提供するために、前記第１の入力ベクトルデータサンプルおよび前記第２の入力ベクトルデータサンプルから選択することと
をさらに備える、請求項１０に記載の方法。
【請求項１２】
前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットと間で、前記少なくとも１つの入力データフローパス内に前記少なくとも１つのフォーマット変換回路を選択的に設けることをさらに備える、請求項１０に記載の方法。
【請求項１３】
前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるべき前記少なくとも１つのフォーマット変換回路を再構成することをさらに備える、請求項１２に記載の方法。
【請求項１４】
前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記少なくとも１つの入力データフローパス内に選択的に設けられるべき前記少なくともフォーマット変換回路を再構成することを備える、請求項１３に記載の方法。
【請求項１５】
前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間で前記少なくとも１つの入力データフローパス内に設けられる少なくとも１つのタップ付き遅延線への前記少なくとも１つの入力データフローパスにおいて前記フェッチされた入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと、
前記少なくとも１つの入力データフローパス上で、前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを、前記少なくとも１つのベクトルデータファイルから受信することと、
前記複数の処理ステージの中の処理ステージごとに、前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の前記少なくとも１つのフォーマット変換回路において、前記少なくとも１つの入力データフローパスからの、前記シフトされた入力ベクトルデータサンプルセットをフォーマット変換することで、前記入力ベクトルデータサンプルセットをフォーマット変換することと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを提供することと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することで、前記ベクトル処理動作を実行することと
をさらに備える、請求項１０に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０２４８
【補正方法】変更
【補正の内容】
【０２４８】
[00294]本開示の前の説明は、当業者が本開示を製作または使用することを可能にするために提供される。本開示に対する様々な修正は当業者には容易に明らかになり、本明細書で定義された一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用される場合がある。したがって、本開示は、本明細書に記載された例および設計に限定されるものではなく、本明細書で開示された原理および新規の特徴と一致する最も広い範囲が与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]  ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するように構成されたベクトル処理エンジン（ＶＰＥ）であって、
ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、フェッチされた入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、結果として生じる出力ベクトルデータサンプルセットを、少なくとも１つの出力データフローパスから受信することと
を行うように構成された少なくとも１つのベクトルデータファイルと、
前記入力ベクトルデータサンプルセットを受信することと、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、前記入力ベクトルデータサンプルセットを、フォーマット変換された入力ベクトルデータサンプルセットへとフォーマット変換することと、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成された少なくとも１つのフォーマット変換回路と、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニットと
を備え、前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、ＶＰＥ。
[Ｃ２]  前記少なくとも１つのベクトルデータファイルは、
前記ベクトル処理動作のために、前記少なくとも１つの入力データフローパスにおいて、前記少なくとも１つのベクトルデータファイルの幅の前記入力ベクトルデータサンプルセットを供給することと、
記憶されるべき、前記少なくとも１つのベクトルデータファイルの前記幅の前記結果として生じる出力ベクトルデータサンプルセットを、前記少なくとも１つの出力データフローパスから受信することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ３]  前記少なくとも１つのベクトルデータファイルは、
前記少なくとも１つの入力データフローパス内の前記少なくとも１つのベクトルデータファイル出力上で、前記入力ベクトルデータサンプルセットを供給することと、
前記少なくとも１つの出力データフローパス内の前記少なくとも１つのベクトルデータファイル入力上で、前記結果として生じる出力ベクトルデータサンプルセットを受信することと
を行うようにさらに構成され、
前記少なくとも１つのフォーマット変換回路は、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路入力上で、前記少なくとも１つのベクトルデータファイルから、インターリーブされた入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路出力上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス内の少なくとも１つの実行ユニット入力上で、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス内の少なくとも１つの実行ユニット出力上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行すること
を行うようにさらに構成される、Ｃ１に記載のＶＰＥ。
[Ｃ４]  前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つのベクトルデータファイルから、前記少なくとも１つの入力データフローパス上で、前記入力ベクトルデータサンプルセットを受信するように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ５]  前記少なくとも１つのフォーマット変換回路は、複数の入力ベクトルデータサンプル選択器をさらに備え、各々が、
前記入力ベクトルデータサンプルセットから第１の入力ベクトルデータサンプルを、前記入力ベクトルデータサンプルセットから第２の入力ベクトルデータサンプルを受信すること、前記第２の入力ベクトルデータサンプルは、前記入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない、と、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記第１の入力ベクトルデータサンプルおよび前記第２の入力ベクトルデータサンプルから選択することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ６]  前記少なくとも１つのフォーマット変換回路は、前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、前記フォーマット変換された入力ベクトルデータサンプルセットを、符号拡張されたフォーマット変換された入力ベクトルデータサンプルセットへと符号拡張することを行うようにさらに構成され、
前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの入力データフローパス上の前記符号拡張されたフォーマット変換された入力ベクトルデータサンプルセットとして、前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することを行うようにさらに構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上の前記符号拡張されたフォーマット変換された入力ベクトルデータサンプルセットとして、前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記符号拡張されたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ７]  前記少なくとも１つのフォーマット変換回路は、前記フォーマット変換された入力ベクトルデータサンプルセットを符号拡張するようにさらに構成された少なくとも１つの符号拡張回路をさらに備える、Ｃ６に記載のＶＰＥ。
[Ｃ８]  前記少なくとも１つのフォーマット変換回路は、少なくとも１つのデインターリービング回路から構成され、前記デインターリービング回路は、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、デインターリーブされた入力ベクトルデータサンプルセットへと前記入力ベクトルデータサンプルセットをデインターリーブすることによって、前記入力ベクトルデータサンプルセットをフォーマット変換することと、
前記少なくとも１つの入力データフローパス上で、前記デインターリーブされた入力ベクトルデータサンプルセットを備える前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと、
を行うように構成され、
前記少なくとも１つの実行ユニットは、
前記少なくとも１つの入力データフローパス上で、前記デインターリーブされた入力ベクトルデータサンプルセットを備える前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記デインターリーブされた入力ベクトルサンプルセットを備える前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ９]  前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能なデータパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットと間で、前記少なくとも１つの入力データフローパス内に選択的に設けられるように設定可能である、Ｃ１に記載のＶＰＥ。
[Ｃ１０]  前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能なデータパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、Ｃ９に記載のＶＰＥ。
[Ｃ１１]  前記少なくとも１つのフォーマット変換回路は、前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、Ｃ１０に記載のＶＰＥ。
[Ｃ１２]  前記少なくとも１つの入力データフローパスにおいて前記少なくとも１つのベクトルデータファイルと前記少なくとも１つのフォーマット変換回路との間に設けられた少なくとも１つのタップ付き遅延線をさらに備え、
前記少なくとも１つのタップ付き遅延線は、
前記少なくとも１つのベクトルデータファイルから前記入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成され、
前記少なくとも１つのフォーマット変換回路は、
前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを受信することと、
前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを、シフトされたフォーマット変換された入力ベクトルデータサンプルセットへとフォーマット変換することと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給することと
を行うように構成され、
前記少なくとも１つの実行ユニットは、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ１３]  前記少なくとも１つのタップ付き遅延線は、
シャドウタップ付き遅延線
を備え、前記シャドウタップ付き遅延線は、
シャドウの複数のパイプラインレジスタへの前記少なくとも１つの入力データフローパスにおいて、少なくとも１つのベクトルデータファイル出力から前記入力ベクトルデータサンプルセットを受信することと、
前記シフトされた入力ベクトルデータサンプルセットを供給するために、プライマリタップ付き遅延線への処理ステージごとに前記シャドウの複数のパイプラインレジスタ内で前記入力ベクトルデータサンプルセットを前記ベクトルデータサンプル幅ぶんシフトすることと
を行うように構成され、
前記プライマリタップ付き遅延線は、前記複数の処理ステージの中の各処理ステージにおいて、前記少なくとも１つの入力データフローパス内の前記シフトされた入力ベクトルデータサンプルセットを供給するように構成される、Ｃ１２に記載のＶＰＥ。
[Ｃ１４]  複数の入力ベクトルデータサンプル選択器をさらに備え、前記複数の入力ベクトルデータサンプル選択器の各々が、前記少なくとも１つのタップ付き遅延線内の前記複数のパイプラインレジスタの中の１つのパイプラインレジスタに割り当てられ、
前記複数の入力ベクトルデータサンプル選択器は各々、割り当てられたパイプラインレジスタ内のシフトされた入力ベクトルデータサンプルに記憶するために、前記少なくとも１つのベクトルデータファイルからの前記入力ベクトルデータサンプルセットの入力ベクトルデータサンプルおよび隣接するパイプラインレジスタに記憶された入力ベクトルデータサンプルの中から選択するように構成される、
Ｃ１３に記載のＶＰＥ。
[Ｃ１５]  前記複数の入力ベクトルデータサンプル選択器の各々は、、前記複数のパイプラインレジスタ中の複数のグループ化されたパイプラインレジスタ内のシフトされた入力ベクトルデータサンプルワードを記憶するために、複数のグループ化された隣接するパイプラインレジスタ内の入力ベクトルデータサンプルワードをまとめて記憶している複数のグループ化された入力ベクトルデータサンプルを選択するように構成される、
Ｃ１４に記載のＶＰＥ。
[Ｃ１６]  前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのデータフローパスと前記少なくとも１つの実行ユニットと間で、前記少なくとも１つの入力データフローパス内に選択的に設けられるように構成される、
Ｃ１２に記載のＶＰＥ。
[Ｃ１７]  前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、Ｃ１６に記載のＶＰＥ。
[Ｃ１８]  前記少なくとも１つのタップ付き遅延線は、前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記少なくとも１つの入力データフローパス内に選択的に設けられるように再構成されるように構成される、Ｃ１７に記載のＶＰＥ。
[Ｃ１９]  前記少なくとも１つの入力データフローパスにおいて少なくとも１つのタップ付き遅延線をさらに備え、
前記少なくとも１つのタップ付き遅延線は、
前記少なくとも１つのフォーマット変換回路から前記フォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記フォーマット変換された入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと
を行うように構成され、
前記少なくとも１つの実行ユニットは、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと
を行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ２０]  前記少なくとも１つの実行ユニットは、前記少なくとも１つの実行ユニットのためのプログラム可能な入力データフローパス構成に基づいて、前記入力ベクトルデータサンプルセットからの異なるビット幅の入力ベクトルデータサンプルを処理することを行うように構成される、Ｃ１に記載のＶＰＥ。
[Ｃ２１]  ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するように構成されたベクトル処理エンジン（ＶＰＥ）であって、
ベクトル処理動作のために、少なくとも１つの入力データフローパス手段において、フェッチされた入力ベクトルデータサンプルセットを供給するための手段と、
記憶されるべき、結果として生じる出力ベクトルデータサンプルセットを、少なくとも１つの出力データフローパス手段から受信するための手段と
を備える少なくとも１つのベクトルデータファイル手段と、
前記入力ベクトルデータサンプルセットを受信するための手段と、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイル手段から再フェッチされる必要なしに、前記入力ベクトルデータサンプルセットを、フォーマット変換された入力ベクトルデータサンプルセットへとフォーマット変換するための手段と、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給するための手段と
を備える少なくとも１つのフォーマット変換手段と、
前記少なくとも１つの入力データフローパス内に設けられた少なくとも１つの実行ユニット手段と
を備え、前記少なくとも１つの実行ユニット手段は、
前記少なくとも１つの入力データフローパス手段上で、前記フォーマット変換された入力ベクトルデータサンプルセットを受信するための手段と、
前記少なくとも１つの出力データフローパス手段上で、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記フォーマット変換された入力ベクトルデータサンプルセットをベクトル処理するためのベクトル処理手段と
を備える、ＶＰＥ。
[Ｃ２２]  ベクトル処理エンジン（ＶＰＥ）において、ベクトル処理動作のために入力ベクトルデータサンプルセットのインフライトフォーマット変換を提供するための方法であって、
ベクトル処理動作のために、少なくとも１つの入力データフローパスにおいて、少なくとも１つのベクトルデータファイルからの入力ベクトルデータサンプルセットをフェッチすることと、
前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、フォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の少なくとも１つのフォーマット変換回路において、前記入力ベクトルデータサンプルセットをフォーマット変換することと、
少なくとも１つの実行ユニットへの前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを供給することと、
少なくとも１つの出力データフローパスにおいて、結果として生じる出力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの実行ユニットにおいて、前記フォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することと、
前記少なくとも１つのベクトルデータファイルに前記少なくとも１つの出力データフローパスからの前記結果として生じる出力ベクトルデータサンプルセットを記憶することと
を備える方法。
[Ｃ２３]  前記入力ベクトルデータサンプルセットから第１の入力ベクトルデータサンプルを、前記入力ベクトルデータサンプルセットにおいて前記第１の入力ベクトルデータサンプルに隣接していない前記入力ベクトルデータサンプルセットから第２の入力ベクトルデータサンプルを受信することと、
前記少なくとも１つの入力データフローパス上で、前記フォーマット変換された入力ベクトルデータサンプルセットを提供するために、前記第１の入力ベクトルデータサンプルおよび前記第２の入力ベクトルデータサンプルから選択することと
をさらに備える、Ｃ２２に記載の方法。
[Ｃ２４]  前記入力ベクトルデータサンプルセットをフォーマット変換することは、前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、符号拡張されたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の前記少なくとも１つのフォーマット変換回路において前記少なくとも１つの入力データフローパスからの入力ベクトルデータサンプルセットを符号拡張することをさらに備える、Ｃ２３に記載の方法。
[Ｃ２５]  前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つの入力データフローパスのためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットと間で、前記少なくとも１つの入力データフローパス内に前記少なくとも１つのフォーマット変換回路を選択的に設けることをさらに備える、Ｃ２２に記載の方法。
[Ｃ２６]  前記少なくとも１つの実行ユニットによって実行されるべき次のベクトル命令に従って、前記少なくとも１つの入力データフローパスのための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるべき前記少なくとも１つのフォーマット変換回路を再構成することをさらに備える、Ｃ２５に記載の方法。
[Ｃ２７]  前記少なくとも１つの実行ユニットによって実行されるべき前記ＶＰＥのクロックサイクルごとに、前記少なくとも１つの入力データフローパス内に選択的に設けられるべき前記少なくとも１つのフォーマット変換回路を再構成することをさらに備える、Ｃ２６に記載の方法。
[Ｃ２８]  前記少なくとも１つのベクトルデータファイルと前記少なくとも１つの実行ユニットとの間で前記少なくとも１つの入力データフローパス内に設けられる少なくとも１つのタップ付き遅延線への前記少なくとも１つの入力データフローパスにおいて前記フェッチされた入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つのフォーマット変換回路への前記少なくとも１つの入力データフローパスにおいて、前記ベクトル処理動作におけるベクトル処理ステージの数に等しい複数の処理ステージの中の処理ステージごとに、シフトされた入力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、複数のパイプラインレジスタ内で前記入力ベクトルデータサンプルセットをベクトルデータサンプル幅ぶんシフトすることと、
前記少なくとも１つの入力データフローパス上で、前記複数の処理ステージの中の処理ステージごとに、前記シフトされた入力ベクトルデータサンプルセットを、前記少なくとも１つのベクトルデータファイルから受信することと、
前記複数の処理ステージの中の処理ステージごとに、前記入力ベクトルデータサンプルセットが前記少なくとも１つのベクトルデータファイルから再フェッチされる必要なしに、シフトされたフォーマット変換された入力ベクトルデータサンプルセットを供給するために、前記少なくとも１つの入力データフローパス内の前記少なくとも１つのフォーマット変換回路において、前記少なくとも１つの入力データフローパスからの、前記シフトされた入力ベクトルデータサンプルセットをフォーマット変換することで、前記入力ベクトルデータサンプルセットをフォーマット変換するとと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを提供することと、
前記複数の処理ステージの中の処理ステージごとに、前記少なくとも１つの入力データフローパス上で、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットを受信することと、
前記少なくとも１つの出力データフローパス上で、前記結果として生じる出力ベクトルデータサンプルセットを供給するために、前記複数の処理ステージの中の処理ステージごとに、前記シフトされたフォーマット変換された入力ベクトルデータサンプルセットに対して前記ベクトル処理動作を実行することで、前記ベクトル処理動作を実行することと
をさらに備える、Ｃ２２に記載の方法。
[Ｃ２９]  前記少なくとも１つの実行ユニットによって実行されるべきベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のためのプログラム可能な入力データパス構成に基づいて、前記少なくとも１つのベクトルデータファイルと、前記少なくとも１つの実行ユニットとの間の前記少なくとも１つの入力データフローパス内に前記少なくとも１つのタップ付き遅延線を選択的に設けることをさらに備える、Ｃ２８に記載の方法。
[Ｃ３０]  前記少なくとも１つの実行ユニットによって実行されるべ次のベクトル命令に従って、前記少なくとも１つのタップ付き遅延線のための前記プログラム可能な入力データパス構成に基づいて、前記少なくとも１つの入力データフローパス内に選択的に設けられるべき前記少なくとも１つのタップ付き遅延線を再構成することをさらに備える、Ｃ２８に記載の方法。