(57)【特許請求の範囲】
【請求項１】
監視対象を共通とする複数の異常検出回路と、
前記複数の異常検出回路を検査するテスト回路と、
を備え、
前記複数の異常検出回路はそれぞれ、
同じ回路形式を有し、前記監視対象に応じたセンス信号を生成するセンス回路と、
前記センス信号を所定のしきい値と比較し、異常の有無を示す判定信号を生成するコンパレータと、
を含み、
前記テスト回路は、前記複数の異常検出回路において生成される複数のセンス信号にもとづいて、前記複数の異常検出回路の異常を検出することを特徴とする半導体集積回路。
【請求項２】
前記テスト回路は、実質的に同じ時刻における前記複数のセンス信号にもとづいて、前記複数の異常検出回路の異常を検出することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記テスト回路は、前記複数のセンス信号の比にもとづいて、前記複数の異常検出回路の異常を検出することを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記複数の異常検出回路それぞれの前記センス回路は、前記監視対象である電圧を分圧し、前記センス信号を生成する分圧回路を含むことを特徴とする請求項１から３のいずれかに記載の半導体集積回路。
【請求項５】
前記複数の異常検出回路のひとつは過電圧検出回路であり、別のひとつは低電圧検出回路であることを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
【請求項６】
前記複数の異常検出回路は、同じ基準で異常の有無を判定することを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
【請求項７】
前記複数の異常検出回路は、温度異常検出回路であることを特徴とする請求項５に記載の半導体集積回路。
【請求項８】
前記センス回路は、
ダイオードと、
前記ダイオードに定電流を供給する電流源と、
を含み、前記ダイオードの電圧降下が前記センス信号であることを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記テスト回路は、
前記複数のセンス信号それぞれをデジタル値に変換するＡ／Ｄコンバータと、
前記複数のセンス信号に対応する複数のデジタル値を処理するデジタル処理部と、
を含むことを特徴とする請求項１から８のいずれかに記載の半導体集積回路。
【請求項１０】
前記テスト回路は、前記複数の異常検出回路それぞれの前記センス信号の発生ノードに、調節可能なテスト信号を供給可能に構成されることを特徴とする請求項１から９のいずれかに記載の半導体集積回路。
【請求項１１】
前記テスト回路は、
前記複数のセンス信号それぞれをデジタル値に変換する逐次比較型のＡ／Ｄコンバータと、
前記Ａ／ＤコンバータのサブＤ／Ａコンバータの出力信号を、前記複数の異常検出回路それぞれの前記センス信号の発生ノードに供給するセレクタと、
前記サブＤ／Ａコンバータへの入力コードを制御するデジタル処理部と、
を含むことを特徴とする請求項１から８のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の保護回路に関する。
【背景技術】
【０００２】
半導体集積回路の信頼性を高めるために、過電圧保護（ＯＶＰ）回路、低電圧ロックアウト（ＵＶＬＯ）回路、過熱保護回路などが実装される。これらの保護回路は、監視対象の電圧や温度に応じたセンス信号を所定のしきい値と比較することにより、異常の有無を判定する。図１は、保護回路１０２を備える半導体集積回路１００Ｒの回路図である。一般的に保護回路１０２は、センス回路１０４、コンパレータ１０６、ロジック回路１０８を備える。センス回路１０４は、監視対象の電圧、電流や温度に応じたセンス信号ＶＳＮＳを生成する。コンパレータ１０６は、センス信号ＶＳＮＳを所定のしきい値ＶＴＨと比較し、比較結果を示す判定信号ＳＡＢＮを生成する。
【０００３】
図１の保護回路１０２は過電圧保護回路であり、監視対象は電源電圧ＶＤＤである。センス回路１０４は、電源電圧ＶＤＤを所定の分圧比Ｋで分圧する抵抗分圧回路である。
ＶＳＮＳ＝ＶＤＤ×Ｋ
Ｋ＝Ｒ２／（Ｒ１＋Ｒ２）
コンパレータ１０６は、センス信号ＶＳＮＳを過電圧しきい値ＶＴＨと比較し、ＶＳＮＳ＞ＶＴＨのとき、判定信号ＳＡＢＮをアサート（たとえばハイレベル）する。ロジック回路１０８は、判定信号ＳＡＢＮのアサートに応答して、所定の保護処理を実行する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２２４３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、図１の保護回路１０２について検討した結果、以下の課題を認識するに至った。保護回路１０２自体に故障や異常が生じていると、異常状態を正しく判定できない。たとえばセンス回路１０４の分圧比Ｋが設計値より大きい場合、電源電圧ＶＤＤが正常な電圧範囲に含まれる場合においても、過電圧異常と判定されるおそれがある。反対に、センス回路１０４の分圧比Ｋが設計値より小さい場合、電源電圧ＶＤＤが正常な電圧範囲より高い場合においても、過電圧異常を検出できないおそれがある。
【０００６】
またセンス回路１０４が正常であったとしても、コンパレータ１０６に異常があると、異常状態を正しく判定できない。
【０００７】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信頼性を高めた半導体集積回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、半導体集積回路を備える。半導体集積回路は、監視対象を共通とする複数の異常検出回路と、複数の異常検出回路を検査するテスト回路と、を備える。複数の異常検出回路はそれぞれ、同じ回路形式を有し、監視対象に応じたセンス信号を生成するセンス回路と、センス信号を所定のしきい値と比較し、異常の有無を示す判定信号を生成するコンパレータと、を含む。テスト回路は、複数の異常検出回路において生成される複数のセンス信号にもとづいて、複数の異常検出回路の異常を検出する。
【０００９】
複数のセンス回路は同じ回路形式を有しているため、複数のセンス回路が正常であるときに生成される複数のセンス信号は、期待される相対的な関係を有している。反対に、いずれかのセンス回路に異常が生じていると、複数のセンス信号の関係は期待されるそれから逸脱する。この態様によれば、複数のセンス回路の異常を検出でき、半導体集積回路の信頼性を高めることができる。
【００１０】
テスト回路は、実質的に同じ時刻における複数のセンス信号にもとづいて、複数の異常検出回路の異常を検出してもよい。監視対象が短い時間スケールで変動する場合には、複数のセンス信号の監視タイミングを揃えることにより、テスト回路の精度を高めることができる。「実質的に同じ時刻」とは、監視対象の経時変化が無視しうる程度に同じ時刻でありうる。
【００１１】
テスト回路は、複数のセンス信号の比にもとづいて、複数のセンス回路の異常を検出してもよい。
複数のセンス回路が、監視対象の信号を増幅あるいは減衰するような場合には、複数の検出信号の比を、その期待値と比較することで、複数のセンス回路の異常を検出できる。
【００１２】
テスト回路は、複数のセンス信号の差分や和にもとづいて、複数の異常検出回路の異常を検出してもよい。
【００１３】
複数の異常検出回路それぞれのセンス回路は、監視対象である電圧を分圧し、センス信号を生成する分圧回路を含んでもよい。
【００１４】
複数の異常検出回路のひとつは過電圧検出回路であり、別のひとつは低電圧検出回路であってもよい。
【００１５】
複数の異常検出回路は、同じ基準で異常の有無を判定してもよい。すなわち複数の異常検出回路は、同じ監視対象を同一基準で判定する冗長回路であってもよい。
【００１６】
複数の異常検出回路は、温度異常検出回路であってもよい。
【００１７】
センス回路は、ダイオードと、ダイオードに定電流を供給する電流源と、を含み、ダイオードの電圧降下がセンス信号であってもよい。
【００１８】
テスト回路は、複数のセンス信号それぞれをデジタル値に変換するＡ／Ｄコンバータを含んでもよい。
【００１９】
テスト回路は、複数の異常検出回路それぞれのセンス信号の発生ノードに、調節可能なテスト信号を供給可能に構成されてもよい。これにより複数の異常検出回路それぞれのコンパレータの異常の有無を判定できる。
【００２０】
テスト回路は、複数のセンス信号それぞれをデジタル値に変換する逐次比較型のＡ／Ｄコンバータと、Ａ／ＤコンバータのサブＤ／Ａコンバータの出力信号を、複数の異常検出回路それぞれのセンス信号の発生ノードに供給するセレクタと、サブＤ／Ａコンバータへの入力コードを制御するデジタル処理部と、を含んでもよい。逐次比較型Ａ／ＤコンバータのサブＤ／Ａコンバータをテスト信号の生成に流用することで、回路面積の増大を抑制できる。
【００２１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明のある態様によれば、半導体集積回路の信頼性を高めることができる。
【図面の簡単な説明】
【００２３】
【図１】保護回路を備える半導体集積回路の回路図である。
【図２】第１の実施の形態に係る半導体集積回路のブロック図である。
【図３】一実施例に係る半導体集積回路の回路図である。
【図４】一実施例に係るセンス回路の回路図である。
【図５】一実施例に係る異常検出回路の回路図である。
【図６】一実施例に係るセンス回路の回路図である。
【図７】第２の実施の形態に係る半導体集積回路のブロック図である。
【図８】一実施例に係るテスト回路の回路図である。
【図９】Ａ／ＤコンバータおよびＤ／Ａコンバータの構成例を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００２６】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００２７】
（第１の実施の形態）
図２は、第１の実施の形態に係る半導体集積回路１００のブロック図である。図２には半導体集積回路１００のうち、保護回路３００に関連する部分のみが示される。
【００２８】
保護回路３００は、複数の異常検出回路３１０と、ロジック回路３２０、テスト回路３３０を備える。複数の異常検出回路３１０は、監視対象３０１を共通とする。監視対象は、（i）あるノードやピンの電圧、（ii）ある経路に流れる電流、（iii）半導体集積回路１００の内部あるいはその周辺の温度が例示されるが、その限りでない。ここでは理解の容易化と説明の簡潔のため、異常検出回路３１０が２個の場合を説明する。
【００２９】
複数の異常検出回路３１０における異常の判定基準は、同一であってもよいし、異なっていてもよい。判定基準が同一の場合、複数の異常検出回路３１０は冗長な関係にあり、２重の異常検出が行われる。
【００３０】
判定基準が異なる場合は、同じ監視対象の電圧について、過電圧検出と低電圧検出を行う場合や、同じ監視対象の温度について、高温異常（過熱異常）と低温異常を判定するような場合が例示される。あるピンに対して、天絡検出と地絡検出を行う場合にも適用可能である。
【００３１】
テスト回路３３０は、複数の異常検出回路３１０を検査する。第１の実施の形態において、テスト回路３３０の検査対象は、複数の異常検出回路３１０に含まれる複数のセンス回路３１２である。
【００３２】
複数の異常検出回路３１０は同様に構成される。異常検出回路３１０は、センス回路３１２およびコンパレータ３１４を含む。複数の異常検出回路３１０に含まれる複数のセンス回路３１２は、同じ回路形式を有する。
【００３３】
言い換えると、複数のセンス回路３１２において、監視対象の値ｘからセンス信号の値ｙへの変換式（関数）が同一であってもよい。なお、「変換式が同一」には、変換式に含まれる係数や定数が完全に同一である場合はもちろんのこと、それらが異なる場合も含む。たとえば関数が１次式で表されるとき、複数のセンス回路３１２において、係数ａ、ｂは異なっていてもよい。
ｙ＝ａｘ＋ｂ  （ただしａ≠０）
【００３４】
異常検出回路３１０＿１のセンス回路３１２と、異常検出回路３１０＿２のセンス回路３１２とは、一体に構成されてもよい。
【００３５】
コンパレータ３１４は、対応するセンス信号ＶＳＮＳを所定のしきい値ＶＴＨと比較し、異常の有無を示す判定信号ＳＡＢＮを生成する。
【００３６】
テスト回路３３０は、複数の異常検出回路３１０＿１，３１０＿２において生成される複数のセンス信号ＶＳＮＳ１，ＶＳＮＳ２にもとづいて、複数の異常検出回路３１０＿１，３１０＿２の異常を検出する。
【００３７】
以上が半導体集積回路１００の構成である。続いて半導体集積回路１００におけるセルフテストの動作を説明する。
【００３８】
一例として、異常検出回路３１０＿１においてセンス信号ＶＳＮＳ１の値ｙ１と、監視対象の値ｘの間に式（１）が成り立つものとする。
ｙ１＝ａ１×ｘ      …（１）
同様に、異常検出回路３１０＿２においてセンス信号ＶＳＮＳ２の値ｙ２と、監視対象の値ｘの間に式（２）が成り立つものとする。
ｙ２＝ａ２×ｘ      …（２）
【００３９】
テスト回路３３０は、セルフテストの期間中に、２つのセンス信号ＶＳＮＳ１，ＶＳＮＳ２の値を取得する。セルフテストは、半導体集積回路１００の起動完了後に１回実行してもよいし、定期的に実行してもよい。２つのセンス信号ＶＳＮＳ１，ＶＳＮＳ２を取得する際に、監視対象の値ｘは同一であることが要求される。したがって監視対象の値ｘがセルフテスト期間中に変動する場合、テスト回路３３０は、実質的に同じ時刻における複数のセンス信号ＶＳＮＳ１，ＶＳＮＳ２を取得するとよい。なお、セルフテストの実行に際して、監視対象の値ｘは制御不能であることに留意されたい。
【００４０】
複数のセンス回路３１２は同じ回路形式を有しているため、複数のセンス回路３１２が正常であるときに生成される複数のセンス信号ＶＳＮＳ１，ＶＳＮＳ２は、期待される相対的な関係を有している。この例では、２つの異常検出回路３１０におけるセンス回路３１２が両方とも正常であるとき、２つのセンス信号ＶＳＮＳ１，ＶＳＮＳ２の値は、式（１）、（２）で表されるｙ１，ｙ２となる。もし、いずれかのセンス回路３１２に異常が生じていると、複数のセンス信号ＶＳＮＳ１，ＶＳＮＳ２の関係は期待されるそれから逸脱する。
【００４１】
相対的な関係として比ｒ＝ｙ１／ｙ２をとるとき、比ｒの期待値ｒＥＸＰは式（３）で与えられる。
ｒＥＸＰ＝ａ１／ａ２
テスト回路３３０は、ＶＳＮＳ１，ＶＳＮＳ２の比ＶＳＮＳ１／ＶＳＮＳ２を計算し、期待値ｒＥＸＰと比較する。そして、計算した比ＶＳＮＳ１／ＶＳＮＳ２が期待値ｒＥＸＰと一致している（もしくは期待範囲に含まれる）ときに、複数のセンス回路３１２が正常であると判定することができる。反対に、計算した比ＶＳＮＳ１／ＶＳＮＳ２が期待値ｒＥＸＰと不一致である（もしくは期待範囲から外れる）ときに、複数のセンス回路３１２の少なくとも一方が異常であると判定することができる。
【００４２】
相対的な関係は比には限定されない。たとえばａ１＝ａ２である場合、相対的な関係として差分をとってもよい。この場合、差の期待値はゼロとなる。
【００４３】
セルフテストの結果Ｓ１は、ロジック回路３２０に入力される。ロジック回路３２０は、セルフテストの結果Ｓ１が正常を示すとき、判定信号ＳＡＢＮ１，ＳＡＢＮ２の信頼性が高いものとし、判定信号ＳＡＢＮ１やＳＡＢＮ２のアサートに応答して、所定の保護処理を実行する。
【００４４】
反対に、セルフテストテストの結果Ｓ１が異常を示すとき、ロジック回路３２０は、それを外部のプロセッサに通知してもよい。
【００４５】
以上が半導体集積回路１００の動作である。この半導体集積回路１００によれば、複数のセンス回路３１２の異常を検出でき、半導体集積回路１００の信頼性を高めることができる。
【００４６】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。
【００４７】
図３は、一実施例に係る半導体集積回路１００Ａの回路図である。この実施例において、監視対象は、任意のピンまたはノードの電圧である。たとえば、監視対象は半導体集積回路１００Ａの電源（ＶＤＤ）ピンに供給される電源電圧ＶＤＤであってもよい。また異常検出回路３１０＿１は過電圧検出回路であり、異常検出回路３１０＿２は低電圧検出回路である。
【００４８】
複数の異常検出回路３１０＿１，３１０＿２それぞれのセンス回路３１２は、監視対象である電圧ＶＤＤを分圧し、センス信号ＶＳＮＳ＿ＯＶ，ＶＳＮＳ＿ＵＶを生成する。異常検出回路３１０＿１のセンス回路３１２＿１は、抵抗Ｒ１，Ｒ２を含む。分圧比Ｒ２／（Ｒ１＋Ｒ２）は、式（１）のａ１に相当する。コンパレータ３１４＿１は、センス信号ＶＳＮＳ＿ＯＶをしきい値ＶＴＨ＿ＯＶと比較し、ＶＳＮＳ＿ＯＶ＞ＶＴＨ＿ＯＶのとき、判定信号ＳＡＢＮ＿ＯＶをアサートする。
【００４９】
異常検出回路３１０＿２のセンス回路３１２＿２は、抵抗Ｒ３，Ｒ４を含む。分圧比Ｒ４／（Ｒ３＋Ｒ４）は、式（２）のａ２に相当する。コンパレータ３１４＿２は、センス信号ＶＳＮＳ＿ＵＶをしきい値ＶＴＨ＿ＵＶと比較し、ＶＳＮＳ＿ＵＶ＜ＶＴＨ＿ＵＶのとき、判定信号ＳＡＢＮ＿ＵＶをアサートする。
【００５０】
テスト回路３３０は、セレクタ３３２、Ａ／Ｄコンバータ３３４、デジタル処理部３３６を含む。セレクタ３３２は、デジタル処理部３３６が生成する選択信号ＳＥＬ１に応じて、センス信号ＶＳＮＳ＿ＯＶとＶＳＮＳ＿ＵＶの一方を選択する。たとえばデジタル処理部３３６は、センス信号ＶＳＮＳ＿ＯＶとＶＳＮＳ＿ＵＶが順に選択されるように選択信号ＳＥＬ１を生成してもよい。Ａ／Ｄコンバータ３３４は、セレクタ３３２によって順に選択されるセンス信号ＶＳＮＳ＿ＯＶ，ＶＳＮＳ＿ＵＶをデジタル信号ＤＳＮＳ＿ＯＶ，ＤＳＮＳ＿ＵＶに変換する。実質的に同じ時刻の２つのセンス信号ＶＳＮＳ＿ＯＶとＶＳＮＳ＿ＵＶを測定する場合、セレクタ３３２に、サンプルホールド機能を実行すればよい。
【００５１】
デジタル処理部３３６は、デジタル信号ＤＳＮＳ＿ＯＶ，ＤＳＮＳ＿ＵＶにもとづいて、センス回路３１２＿１，３１２＿２の異常の有無を判定する。たとえばデジタル処理部３３６は、２つのデジタル信号ＤＳＮＳ＿ＯＶとＤＳＮＳ＿ＵＶの比ＤＳＮＳ＿ＯＶ／ＤＳＮＳ＿ＵＶを計算し、その期待値と一致するか否かを判定する。期待値は、｛Ｒ２／（Ｒ１＋Ｒ２）｝／｛Ｒ４／（Ｒ３＋Ｒ４）｝である。デジタル処理部３３６はロジック回路３２０の一部であってもよい。
【００５２】
この半導体集積回路１００Ａによれば、過電圧検出回路と低電圧検出回路の異常を検出できる。
【００５３】
図４は、一実施例に係るセンス回路３１２＿１と３１２＿２の回路図である。図４においてセンス回路３１２＿１，３１２＿２は一体に構成される。ＶＩＮは監視対象の電圧を表す。
ＶＳＮＳ１＝（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）×ＶＩＮ
ＶＳＮＳ２＝Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）×ＶＩＮ
【００５４】
図５は、一実施例に係る異常検出回路３１０＿１，３１０＿２の回路図である。この異常検出回路３１０＿１の検出対象は温度であり、過熱異常を検出する。異常検出回路３１０＿１は、ダイオード３４０、電流源３４２を含む。電流源３４２は、定電流ＩＣをダイオード３４０に供給する。ダイオード３４０には、温度に応じた電圧降下（順電圧）ＶＦが発生する。この順電圧が、センス信号ＶＳＮＳ１となる。
【００５５】
異常検出回路３１０＿２は、異常検出回路３１０＿１の完全なレプリカであり、センス回路３１２＿１，３１２＿２が正常な状態において、ＶＳＮＳ１＝ＶＳＮＳ２が成り立つ。またＶＴＨ１＝ＶＴＨ２であり、異常検出回路３１０＿，３１０＿２は、同じ基準で過熱異常を検出する冗長回路である。
【００５６】
図５の実施例によっても、監視対象である温度が実質的に同一であるときに取得される２つのセンス信号ＶＳＮＳ１，ＶＳＮＳ２の相対的な関係にもとづいて、センス回路３１２＿１，３１２＿２の異常を検出できる。
【００５７】
図６は、一実施例に係るセンス回路３１２の回路図である。センス回路３１２はアンプを含み、アンプのゲインが、式（１）、（２）の定数ａ１，ａ２に対応付けられる。たとえばセンス回路３１２の監視対象は電流であり、監視対象の電流の経路に設けられたセンス抵抗ＲＳと、センス抵抗ＲＳの電圧降下を増幅するアンプ３１３を含んでもよい。
【００５８】
（第２の実施の形態）
第１の実施の形態では、異常検出回路３１０のうち、複数のセンス回路３１２の異常を検出する構成を説明した。第２の実施の形態では、コンパレータ３１４の異常を検出する構成を説明する。図７は、第２の実施の形態に係る半導体集積回路２００のブロック図である。図２には半導体集積回路２００のうち、保護回路４００に関連する部分のみが示される。
【００５９】
異常検出回路３１０、ロジック回路３２０については第１の実施の形態と同様であるから説明を省略する。第２の実施の形態においてテスト回路４３０は、複数の異常検出回路３１０＿１，３１０＿２それぞれのセンス信号ＶＳＮＳ１，ＶＳＮＳ２の発生ノードＮ１，Ｎ２に、言い換えればコンパレータ３１４＿１，３１４＿２それぞれの一方の入力に、調節可能なテスト信号ＶＴＥＳＴ１，ＶＴＥＳＴ２を供給可能に構成される。テスト信号ＶＴＥＳＴ１，ＶＴＥＳＴ２の供給中、センス回路３１２は停止される。
【００６０】
コンパレータ３１４＿１が正常であるとき、しきい値ＶＴＨ１より高いテスト信号ＶＴＥＳＴ１を与えると、判定信号ＳＡＢＮ１は所定の第１レベルをとり、しきい値ＶＴＨ１より低いテスト信号ＶＴＥＳＴ１を与えると、判定信号ＳＡＢＮ１は所定の第２レベルをとる。もし、コンパレータ３１４が故障していたり、しきい値ＶＴＨ１が正常値でない場合には、この関係が崩れることになる。
【００６１】
そこでテスト回路４３０は、所定レベルのテスト信号ＶＴＥＳＴ１を与え、そのときの判定信号ＳＡＢＮ１が期待値と一致するか否かにもとづいて、コンパレータ３１４＿１の異常を検出できる。テスト回路４３０は、結果Ｓ２をロジック回路３２０に出力する。
【００６２】
このましくはテスト回路４３０は、テスト信号ＶＴＥＳＴ１を、しきい値ＶＴＨ１より大きい値と小さい値とで切りかえ、それぞれにおける判定信号ＳＡＢＮ１を取得してもよい。そして、２つのテスト信号ＶＴＥＳＴ１の値に対応する判定信号ＳＡＢＮ１が、それぞれの期待値と一致するときに、コンパレータ３１４＿１が正常と判定してもよい。
【００６３】
コンパレータ３１４＿２についても、同様にして正常か否かを判定できる。
【００６４】
図８は、一実施例に係るテスト回路４３０の回路図である。テスト回路４３０は、図３のセレクタ３３２、Ａ／Ｄコンバータ３３４、デジタル処理部３３６に加えて、セレクタ４３２、Ｄ／Ａコンバータ４３４、を備える。Ｄ／Ａコンバータ４３４は、デジタル処理部３３６が生成するデジタルコードＣＯＤＥを、アナログのテスト信号ＶＴＥＳＴに変換する。セレクタ４３２は、デジタル処理部３３６が生成する選択信号ＳＥＬ２に応じて、テスト信号ＶＴＥＳＴを複数のノードＮ１〜Ｎ２のうちひとつに供給する。
【００６５】
デジタル処理部３３６は、複数のノードＮ１〜Ｎ２それぞれに、適切なレベルのテスト信号ＶＴＥＳＴが供給されるように、選択信号ＳＥＬ２およびコードＣＯＤＥを生成する。そして、テスト信号ＶＴＥＳＴ１，ＶＴＥＳＴ２に対応して得られる判定信号ＳＡＢＮ１，ＳＡＢＮ２を期待値と比較し、コンパレータ３１４＿１，３１４＿２の正常・異常を判定する。
【００６６】
図９は、Ａ／Ｄコンバータ３３４およびＤ／Ａコンバータ４３４の構成例を示す回路図である。Ａ／Ｄコンバータ３３４は、複数のセンス信号ＶＳＮＳ１，ＶＳＮＳ２をデジタル値に変換する逐次比較型のＡ／Ｄコンバータである。逐次比較型Ａ／Ｄコンバータの構成は公知であり、サンプルホールド回路３５０、コンパレータ３５２、逐次比較レジスタ（ＳＡＲ）３５４、サブＤ／Ａコンバータ３５６を含む。セレクタ３３２は、Ａ／Ｄコンバータ３３４に組み込まれている。
【００６７】
図９において、サブＤ／Ａコンバータ３５６は、Ｄ／Ａコンバータ４３４として機能する。すなわち、Ａ／Ｄコンバータ３３４を動作させる際には、サブＤ／Ａコンバータ３５６に、逐次比較レジスタ３５４の値が入力され、サブＤ／Ａコンバータ３５６をＤ／Ａコンバータ４３４として動作させる際には、デジタル処理部３３６からのコードＣＯＤＥが入力される。ノードＮ１，Ｎ２を駆動するために、バッファ４３６を設けてもよい。
【００６８】
この構成によれば、逐次比較型のＡ／Ｄコンバータ３３４に設けられたサブＤ／Ａコンバータ３５６を、Ｄ／Ａコンバータ４３４としても利用することにより、回路面積の増加を抑制できる。
【００６９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００７０】
１００…半導体集積回路、３００…保護回路、３１０…異常検出回路、３２０…ロジック回路、３１２…センス回路、３１４…コンパレータ、３３０…テスト回路、３３２…セレクタ、３３４…Ａ／Ｄコンバータ、３３６…デジタル処理部、３４０…ダイオード、３４２…電流源、３５０…サンプルホールド回路、３５２…コンパレータ、３５４…逐次比較レジスタ、３５６…サブＤ／Ａコンバータ、２００…半導体集積回路、４００…保護回路、４３０…テスト回路、４３２…セレクタ、４３４…Ｄ／Ａコンバータ。
【図１】
0006989404.tif 000002
【図２】
0006989404.tif 000003
【図３】
0006989404.tif 000004
【図４】
0006989404.tif 000005
【図５】
0006989404.tif 000006
【図６】
0006989404.tif 000007
【図７】
0006989404.tif 000008
【図８】
0006989404.tif 000009
【図９】
0006989404.tif 000010