(57)【特許請求の範囲】
【請求項１】
被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えた放電検出回路。
【請求項２】
前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差電圧に基づいて流れる電流の向きを順方向とする第１の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差電圧に基づいて流れる電流の向きを順方向とする第２の半導体整流素子とを有することを特徴とする請求項１記載の放電検出回路。
【請求項３】
前記第１及び第２の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は前記遅延手段によって遅延された順方向電圧に基づいて放電検出を行うことを特徴とする請求項２記載の放電検出回路。
【請求項４】
前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することを特徴とする請求項１に記載の放電検出回路。
【請求項５】
被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差電圧に基づいて電流が流れる半導体整流素子を有する電圧降下発生手段と、前記半導体整流素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源からの加工電流を制御するドライブ回路とを有することを特徴とする放電加工装置。
【請求項６】
前記基準電圧発生手段の前記基準電圧を制御する基準電圧制御手段を備え、前記基準電圧発生手段は、前記基準電圧を可変出力するように設けられたことを特徴とする請求項５記載の放電加工装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は放電加工における電極と被加工物間の放電を検出する放電検出回路及び放電加工装置に関するものである。
【０００２】
【従来の技術】
従来この種の装置として図１４に示すものがあった。図１４において、１は電極、２は被加工物、３は電極１と被加工物２の間の極間に極間電圧を印加する放電加工用電源装置、Ｒ１とＲ２は極間電圧を分圧し極間電圧の分圧値Ｖｉを発生させる分圧回路、５は放電検出のための基準電圧を与える基準電源、Ｒ５とＶＲ６は基準電源５の電圧を分圧し基準電圧Ｖｒｅｆを発生させるための分圧回路であってＶＲ６は可変設定が可能である。又、６は極間の状態に応じてＶＲ６の抵抗値を変更するためのＮＣ制御装置、７は放電加工用電源を制御する発振制御回路、８は放電加工用電源３のスイッチング素子を制御するためのドライブ回路、４は一方の端子に基準電圧Ｖｒｅｆが入力され、他方の端子に極間電圧Ｖｉが入力され、その比較結果を発振回路７及びドライブ回路８の入力として出力するコンパレーター、＋Ｖ１及び−Ｖ１は電圧クランプ用電源、９は極間電圧分圧回路と＋Ｖ１を接続するダイオード、１０は極間電圧分圧回路と−Ｖ１を接続するダイオードである。
【０００３】
次に図１５について説明する。図１５は、図１４に示す従来の放電検出回路の波形図である。Ｓ１は基準電圧Ｖｒｅｆと極間電圧Ｖｉの波形、Ｓ２はＳ１に対するコンパレーター４の出力波形Ｖｏを示している。
【０００４】
次に動作について説明する。電極１と被加工物２との間（以下、極間と称す）には、放電加工用電源装置３により電圧が印可される。この電圧を抵抗Ｒ１とＲ２で分圧した分圧電圧Ｖｉをコンパレーター４の非反転入力に入力する。一方、反転入力には別に設ける基準電圧用電源５の分圧電圧Ｖｒｅｆ０を入力する。ここで極間に印可される放電加工用電源装置３の電圧は、被加工物の材質、電極の大小等の加工条件によりその都度設定変更されるので、同じ条件で検出するためには、それに応じてＮＣ制御装置６により可変抵抗器ＶＲ６を制御するなどして基準電圧Ｖｒｅｆ０を変更する必要がある。そうして極間の分圧電圧Ｖｉと基準電圧Ｖｒｅｆ０の２つの電圧値をコンパレーター４により比較し、図１５に示す波形のように動作する。即ちコンパレーター４は基準電圧Ｖｒｅｆ０と極間電圧Ｖｉとを比較しＶｒｅｆ０＞Ｖｉの時０をＶｉ＞Ｖｒｅｆ０の時１をそれぞれ出力する。ここで、基準電圧Ｖｒｅｆ０は固定値のため、極間の分圧電圧Ｖｉの変化に関係なく一定で、例えば基準電圧Ｖｒｅｆ０よりも極間の分圧電圧Ｖｉの方が高ければ放電していないと判断してコンパレーター４は出力値１を出力し、発振制御回路７やドライブ回路８をオフにする。反対に基準電圧Ｖｒｅｆ０の方が極間の分圧電圧Ｖｉよりも高ければ放電していると判断してコンパレーター４は出力値０を出力し、発振制御回路７やドライブ回路８をオンにして、加工電流を投入することにより放電加工を繰り返し行っていく。
【０００５】
【発明が解決しようとする課題】
従来の放電検出回路は以上のように構成されているので、基準電圧は一定であるのに対し極間電圧の値は様々な値をとることとなってコンパレーターへの差動電圧入力値も不安定となる。ここで差動電圧入力値とは、コンパレーターに入力される差電圧のことをいう。一方、コンパレーターは、入力される差動電圧入力値の大小により、出力応答の応答時間が異なり、例えば、差動電圧入力値が小さい場合には、差動電圧入力値が大きい場合に比べて応答時間が遅くなるという現象が発生する。その結果コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定せず安定した放電検出ができないという問題があった。
【０００６】
一方、特開昭６２−２４１６１４号公報においては、回路内にコンデンサーを設け、このコンデンサーに所定期間内の極間電圧の最大電圧を印加させ、これを基準電圧とすることによって極間電圧の変動に対し基準電圧を追従変化させる放電検出回路が開示されている。しかしこのような回路においてもコンデンサーに保持された最大電圧と、現在の極間電圧との差が大きい場合にはコンパレーターへの差動電圧入力値は大きくなり、逆に両者の差が小さい場合には、コンパレーターの差動電圧入力値も小さくなる。従ってこのような回路においても上述の従来例の場合と同様にコンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定しないという問題がある。
【０００７】
また、特開昭６０−１８０７２３においては、基準電圧をＮＣ制御装置によりあらかじめ設定されるサーボ電圧とすることにより、加工電圧の設定が変更されても常に同じ条件で放電の検出ができるようにした放電検出回路が開示されている。しかしこの放電検出回路においても、同一加工条件下では、一度設定された基準電圧は固定電圧であるためコンパレーター極間電圧の予測困難な変動によって、コンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が早くなったり遅くなったりしてコンパレーターの動作特性も変化し、その結果コンパレーターの出力が安定しないという問題は存在していた。
【０００８】
本発明は、上述のような従来の放電検出回路の欠点を改善するためになされたものであり、より安定した放電の検出を行うことのできる放電検出回路及びそれにより安定した放電加工を行うための放電加工装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明にかかる放電検出回路は、
被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えたものである。
【００１０】
また、前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第１の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第２の半導体整流素子とを有するものである。
【００１１】
また、前記第１及び第２の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は、前記遅延手段によって遅延された順方向電圧に基づいて放電検出を行うものである。
【００１２】
また、前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差動電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することを特徴とするものである。
【００１３】
また、本発明にかかる放電加工装置は、被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源からの加工電流を制御するためのドライブ回路とを有するものである。
【００１４】
また、前記基準電圧発生手段の前記基準電圧を制御する基準電圧制御手段を備え、前記基準電圧発生手段は、前記基準電圧を可変出力するように設けられたことを特徴とするものである。
【００１５】
【発明の実施の形態】
実施の形態１．
＜図１の説明＞
図１は本発明の実施の形態１にかかる放電加工装置を示す図である。図１において、１は放電加工用の電極、２は放電加工の対象となる被加工物、３は電極１と被加工物２の間の極間に極間電圧を印加する放電加工用電源装置、Ｒ１とＲ２は抵抗であり極間電圧を分圧して分圧電圧Ｖｉを出力する分圧回路を構成する。５は放電検出のための一定値の基準電圧を出力する基準電源、Ｒ５とＲ６は抵抗であり基準電源５の電圧を分圧し基準電圧Ｖｒｅｆを出力する分圧回路を構成する。１２は極間電圧を分圧する分圧回路と基準電圧を分圧する分圧回路とを接続し極間電圧を分圧する分圧回路から基準電圧を分圧する分圧回路に電流が流れる向きを順方向とするダイオード、１３は極間電圧を分圧する分圧回路と基準電圧を分圧する分圧回路とを接続し基準電圧を分圧する分圧回路から極間電圧を分圧する分圧回路に電流が流れる向きを順方向とするダイオードである。
【００１６】
１１はダイオード１２とダイオード１３の両端に接続され、ダイオード１２とダイオード１３の両端の電圧値が入力されそれらの電圧値の大小を比較した結果を発振回路７及びドライブ回路８の入力値として出力するコンパレーター、７はコンパレーター１１の出力に基づいて放電加工用電源３を制御する発振制御回路、８はコンパレーター１１の出力に基づいて放電加工用電源３の図示していないスイッチング素子を制御するためのドライブ回路、Ｒ３は極間電圧を分圧する分圧回路とコンパレーターとの間に設けられた抵抗、Ｒ４は基準電圧を分圧する分圧回路とコンパレーターとの間に設けられた抵抗、＋Ｖ１及び−Ｖ１は電圧クランプ用電源、９は極間電圧分圧回路と＋Ｖ１を接続するダイオード、１０は極間電圧分圧回路と−Ｖ１を接続するダイオード、  Ｇは放電加工用電源３と基準電源５を接続し接地された共通線である。
である。
【００１７】
なお、ここで、基準電源５及び分圧回路Ｒ５とＲ６は基準電圧発生手段であり、ダイオード１２とダイオード１３は電圧降下発生手段であり、コンパレーター１１は放電検出手段である。
【００１８】
＜図２の説明＞
次に図２について説明する。図２は、図１に示す放電加工装置の極間電圧の分圧電圧Ｖｉ，基準電圧Ｖｒｅｆ、及びコンパレーター１１の出力電圧の波形を示す波形図である。図２Ｓ１においてＶｒｅｆは基準電圧の波形、Ｖｉは極間電圧の分圧電圧の波形を示す。また、図２Ｓ２におけるＶｏは、基準電圧Ｖｒｅｆと極間電圧の分圧電圧Ｖｉの変化に対するコンパレーター１１の出力波形を示している。
【００１９】
＜図３の説明＞
図３において、Ｉｄは、ダイオードの電流電圧特性を示している。ここでｉはダイオードを流れる電流、Ｖはダイオードにかかる電圧である。
【００２０】
＜図４の説明＞
図４において、Ｓ０は図１４に示す従来の基準電圧を固定したタイプの放電検出回路の極間電圧を分圧した分圧電圧Ｖｉと基準電圧Ｖｒｅｆ０の波形、Ｓ１は本実施の形態１の極間電圧の分圧電圧Ｖｉと基準電圧Ｖｒｅｆ０の波形を示している。ここで図４Ｓ０におけるＶｒｅｆ０は図１４に示す従来の放電検出回路の固定された基準電圧、Ｖｉは極間電圧を分圧した分圧電圧の波形を示している。また、図４Ｓ１においてＶｒｅｆは基準電圧、Ｖｉは極間電圧を分圧した分圧電圧を示している。また、図４Ｓ０における｜Ｐ１｜，｜Ｐ２｜，｜Ｐ３｜，｜Ｐ４｜，｜Ｐ５｜，及び図４Ｓ１における｜Ｑ１｜、｜Ｑ２｜、｜Ｑ３｜、｜Ｑ４｜、｜Ｑ５｜、はそれぞれ時間ｔ１、ｔ２、ｔ３、ｔ４、ｔ５における図１４に示す従来の放電検出回路におけるＶｉとＶｒｅｆ０の差、及び、本実施の形態１におけるＶｉとＶｒｅｆとの差を示している。
【００２１】
＜動作＞
次に実施の形態１の動作について説明する。図１において、電極１と被加工物２との間すなわち極間には、放電加工用電源装置３により電圧が印可される。この電圧を抵抗Ｒ１とＲ２で分圧した分圧点の電圧を極間電圧の分圧電圧Ｖｉとする。ここで、極間電圧を分圧しただけでは極間に発生する放電によるサージ電圧も含まれているので、過電圧入力からコンパレーター１１等を保護するため、ダイオード９、１０により電圧源＋Ｖ１と−Ｖ１へ電圧クランプしている。一方、基準電源５の電圧を抵抗Ｒ５とＲ６で分圧した分圧点の電圧を基準電圧Ｖｒｅｆとする。極間で放電または短絡が発生していない状態では、極間電圧には放電加工用電源装置３の電源電圧が十分に現れる。この状態の時にＶｉ＞Ｖｒｅｆとなるように抵抗Ｒ５とＲ６の分圧比は設定している。
【００２２】
この状態の場合、Ｖｉ点とＶｒｅｆ点の間にはＶｉ−Ｖｒｅｆの電位差があるため、抵抗Ｒ３からダイオード１２、抵抗Ｒ４の経路の両端にこの電位差がかかり、この経路で電流＋Ｉ１が流れる。この電流＋Ｉ１がダイオード１２に流れることにより、ダイオード１２の両端にはダイオード１２の順方向電圧＋Ｖｄｆが現れる。ここで抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ６は比較的抵抗値が大きく、抵抗Ｒ３、Ｒ４は比較的抵抗値の低いものであり、電流＋Ｉ１の電流値は小さく、抵抗Ｒ３，Ｒ４での電圧降下を無視すれば、近似的に、
Ｖｉ−Ｖｒｅｆ＝＋Ｖｄｆ
となる。すなわち、このダイオード１２の順方向電圧＋ＶｄｆはＶｉとＶｒｅｆとの差動電圧であり、この＋Ｖｄｆがコンパレーター１１の両端子の間にかかる。この場合、正極性の電圧がかかっており、この状態ではコンパレーター１１は１の出力電圧を出力し発振制御回路７やドライブ回路８をオフ状態とする。即ち、図２に示すＢの期間においては、Ｖｉ＞Ｖｒｅｆであり、コンパレーターの出力は１となって、この間、発振制御回路７やドライブ回路８はオフ状態となる。従ってこの期間Ｂにおいては、極間における加工電流の放出は行われず、放電加工も行われないこととなる。
【００２３】
一方、極間で放電または短絡が発生した期間Ｃの場合は、極間の電圧は急激に減少する。この場合、Ｖｉ＜Ｖｒｅｆとなり、Ｖｉ点とＶｒｅｆ点の電位差は極性が反転するので、抵抗Ｒ４からダイオード１３、抵抗Ｒ３の経路の両端に期間Ｂとは逆極性の電位差がかかり、この経路には先の電流＋Ｉ１とは逆向きに電流−Ｉ１が流れる。この場合、ダイオード１２には電流が流れず、ダイオード１３へ流れることとなり、ダイオード１３の順方向電圧−Ｖｄｆが現れる。すなわち
Ｖｉ−Ｖｒｅｆ＝−Ｖｄｆ
となる。この−Ｖｄｆはダイオード１２の順方向電圧＋Ｖｄｆとは極性が回路上逆であり、コンパレーター１１の両端子の間に−Ｖｄｆがかかる。この場合、負極性の電圧がかかっており、この状態ではコンパレーターは０の出力電圧を出力し発振制御回路７やドライブ回路８がオン状態となる。即ち、図２における期間Ａ及び期間Ｃの状態では、Ｖｉ＜Ｖｒｅｆであり、コンパレーター１１の出力は０となって、この間、発振制御回路７やドライブ回路８はオン状態となる。従ってこの期間Ａ及び期間Ｃにおいては、極間に加工電流の放出がおこなわれ、放電加工が行われることとなる。
【００２４】
次に、コンパレーター１１の差動検出動作について図２の動作波形モデルを用いて説明する。図２Ｓ１に示すように、図１に示す本実施の形態１においては、極間電圧を分圧して極間電圧の分圧電圧ＶｉとするＲ１とＲ２からなる分圧回路と、基準電源５の電圧を分圧し基準電圧ＶｒｅｆとするＲ５とＲ６からなる分圧回路とが、ダイオード１２とダイオード１３を介して双方向に接続されて導通できるようにされている。そのためＶｒｅｆが一定値の固定電圧ではなく、差動電圧の極性が反転する過渡的な動作点付近以外では、Ｖｉの変化に対して定常的に｜Ｖｄｆ｜の幅を保ちながらＶｒｅｆがＶｉに対して追従していく。即ち、図２Ｓ１において、Ｖｒｅｆの波形は、Ｖｉの波形の変化に対し、期間Ａから期間Ｂへの移行時点及び期間Ｂから期間Ｃへの移行時点における過渡的な時点以外では、Ｖｉの波形変化に対して定常的に｜Ｖｄｆ｜の幅を保ちながら追従して変化する。
これは、図３に示すようにダイオードの順方向電圧の順方向電流に対する変動が電圧の極性が反転する付近Ｍでは大きいのに対し極性が一定の範囲Ｎではそれに比べて小さいという特性を有することに起因するものである。
【００２５】
したがってコンパレーターは、Ｖｉの変動に関係なく、ダイオード１２及び１３の両端にかかる電圧の極性が反転する付近以外ではほぼ一定の値となる差動電圧｜Ｖｄｆ｜でしか動作し得ない。
即ち、図４Ｓ０に示すように、図１４に示したような基準電圧を固定した従来のタイプの放電検出回路においては、Ｖｉが時間ｔ１，ｔ２，ｔ３，ｔ４，ｔ５においてそれぞれ異なる値をとるにもかかわらず、Ｖｒｅｆ０の値が一定であるため、コンパレーターに入力されるＶｉとＶｒｅｆ０の差つまり｜Ｖｉ−Ｖｒｅｆ０｜が、例えば、｜Ｐ２｜と｜Ｐ３｜とでは大きな差を生ずることになる。
このためコンパレーターへの差動電圧入力値が不安定となって、コンパレーターの出力応答が速くなったり遅くなったりしてコンパレーターの動作特性も変化し、安定した放電検出を行うことができないこととなる。
【００２６】
これに対して、本実施の形態１においては、上述のようにＶｒｅｆがＶｉの変動に対して過渡的な状態を除いて、ほぼ一定の値を取る｜Ｖｄｆ｜の差を保って追従するため、図４Ｓ１に示すようにコンパレーター１１に入力されるＶｉとＶｒｅｆとの差も、時間ｔ１，ｔ２，ｔ３，ｔ４，ｔ５においてほぼ変わることなく，｜Ｑ１｜、｜Ｑ２｜、｜Ｑ３｜、｜Ｑ４｜、｜Ｑ５｜の値はそれぞれほぼ一定の値をとることになる。
【００２７】
従って、本実施の形態１においては、コンパレーター１１への差動電圧入力値も安定してコンパレーター１１の動作特性も安定するため、コンパレーター１１の出力が安定し、安定した放電検出が可能となり、その結果安定した放電加工も可能となる。
【００２８】
また、従来の放電加工装置では、コンパレーターには差動電圧入力値の定格があるため、極間に印加される電圧の大きさに応じて、コンパレーターの条件も変化させなければならないという問題があった。しかし、本実施の形態１においては、コンパレーター１１ヘの差動電圧入力値は、極間の条件によらず、ほぼ一定であるため、極間の条件に応じてコンパレーターの条件を変更しなければならないという問題も解決することができる。
【００２９】
一方、図１４に示す従来の放電検出回路においては、コンパレーターには差動電圧入力値に定格があるため、｜Ｖｉ−Ｖｒｅｆ０｜の値は、最大でもコンパレーターの差動入力電圧定格値を超えないようにＶｉ、Ｖｒｅｆ０それぞれの電圧レベルを小さくする必要があり、通常のコンパレーターでは高速で動作するものほどコンパレーターの差動入力電圧定格値が小さくなるため特にその必要性が大きかった。このような差動入力電圧定格値を満たす高速なコンパレーターを使用するためには、元々のＶｉ、Ｖｒｅｆ０の入力波形を分圧して小さくする手法が取られていたが、あまり小さくしてしまうと、元の波形の細かい変化が消えてしまったり、ノイズに対して弱くなったりして解像度が悪くなってしまうという問題点があった。しかし、本実施の形態１によればコンパレーターの差動電圧入力値が極間電圧の変化によらず、ほぼ一定となるので｜Ｖｉ−Ｖｒｅｆ０｜をコンパレーターの差動入力電圧定格範囲内にするためにＶｉ，Ｖｒｅｆの電圧レベルを分圧によりあまり小さくする必要はない。このためもとの波形の細かい変化が消えてしまったり、放電の検出がノイズに対して弱くなったりすることも無く、その解像度をより良くすることができる。従って、放電の検出の精度が向上することとなるという効果がある。
【００３０】
又、従来の場合にはそのような｜Ｖｉ−Ｖｒｅｆ０｜をコンパレーターの差動入力電圧定格範囲内にするためにＶｒｅｆ０の値を変更するにしても、極間電圧の最低値は通常０Ｖであるため、コンパレーターの差動入力電圧定格値が５ＶならＶｒｅｆ０の設定最大値も自動的に５Ｖｍａｘとなるというようにコンパレーターの差動入力電圧定格値によって基準電圧Ｖｒｅｆ０の上限が制限されるという問題があった。しかし、本実施の形態１においても極間電圧の最低値は０Ｖになることも考えられるが、本実施の形態１においてはＶｒｅｆはＶｉに追従して変化し、ＶｄｆはＶｉによらずほぼ一定であるため検出動作点の上限の電圧をコンパレーターの差動入力電圧定格によっては制限する必要が無いという効果もある。即ち例えばコンパレーターの差動入力電圧定格が５Ｖのときでも検出動作点の電圧の上限を５Ｖに制限する必要はない。
【００３１】
さらに、従来の場合は、放電加工中の極間電圧は絶えず予測困難な変動をするため、その変動に対しても追従した検出が必要であるが、放電加工中のノイズや加工電源電圧の脈動による共通線のふらつきのために共通線自体に電位があった場合、その電位分によりコンパレーターの差動電圧入力値の定格を超えてしまうという問題もあった。しかし、この問題についても、本実施の形態１によれば、仮に共通線が不安定な状態であっても共通線から見た電位の絶対値の差ではなく、極間電圧の分圧電圧と基準電圧の電位差により放電検出を行うため、コンパレーターの差動電圧入力値の定格を超えてしまうという心配も無い。従って加工電圧の違いや予期せぬ極間電圧の変動に対してもより安定した検出を行うことができ、安定した加工特性を得られるとともに、被加工物の加工精度、面粗さが向上するという効果がある。
【００３２】
なお、上述の特開昭６２−２４１６１４号公報に開示された回路では、コンデンサーに保持している最大電圧が放電を検出し得ないような低い値でも、その低い保持電圧を基準電圧として放電を検出するため、次に極間電圧がそれより少し高い電圧を示した後に基準電圧を下回れば、実際には放電してなくても無条件に「放電」と誤認する可能性があるという問題があった。しかし、本実施の形態１においては、別に基準電源を設けているため、基準電圧と極間電圧の分圧電圧の極性が反転する点、即ちコンパレーター１１の動作検出点をあらかじめ設定することが可能であり、極間電圧が放電を検出し得ないような低い値において、「放電」と誤認する可能性があるという問題もない。
【００３３】
尚、本実施の形態においては、電圧降下発生手段としてダイオードを用いているが、これは上述のようにダイオードの順方向電圧の順方向電流に対する変動が電圧の極性が反転する付近では大きいのに対し極性が一定の範囲ではそれに比べて小さいという特性を有するためである。従って、同様の特性を有し、放電検出手段に入力される差動電圧の最大値を抑制できるものであればＦＥＴ，サーミスタ、ツエナーダイオードその他の半導体整流素子、及びその他の整流素子等何でもよい。
【００３４】
実施の形態２．
＜図５の説明＞
図５は本発明の実施の形態２にかかる放電加工装置を説明するための図である。図５において図１と同一の符号は同一又は相当の部分を示す。図５においては図１のダイオード１２と共通線の間にコンデンサーＣ１，ダイオード１３と共通線との間にコンデンサーＣ２を追加することにより同様に構成している。
即ち、図５において、Ｃ１はコンデンサー１２と共通線Ｇを接続する第１のコンデンサー、  Ｃ２はコンデンサー１３と共通線Ｇを接続する第２のコンデンサーである。
なお、ここでコンデンサーＣ１とＣ２は遅延手段である。
【００３５】
＜図６の説明＞
図６において、図６（ａ）は、図２に記載したと同様、上述の実施の形態１のＶｒｅｆ，Ｖｉの関係及び、それに対応したコンパレーター１１の出力波形Ｖｏを示している。
一方、図６（ｂ）はＶｉについては、図２の場合と同様であるが、Ｖｒｅｆは、回路内にコンデンサーを設けた本実施の形態２の極間電圧の分圧波形、ＶｏはＶｉとＶｒｅｆの変化に対応したコンパレーター１１の出力波形を示している。
【００３６】
＜動作の説明＞
次に実施の形態２の動作について説明するが、実施の形態１の動作と重複する動作については説明を省略する。コンパレーター１１の差動検出動作について図６の動作波形モデルを用いて説明する。図５に示す本実施の形態２の放電検出回路においては、コンデンサーＣ１，Ｃ２の静電容量値はＣ１＜Ｃ２としており、このコンデンサーＣ１，Ｃ２の平滑作用のために極間の分圧電圧Ｖｉおよび基準電圧Ｖｒｅｆの動作波形は６（ｂ）に示すようになる。すなわち、実施の形態１の図６（ａ）の場合と比べると、本実施の形態２の図６（ｂ）の場合、コンデンサーＣ１，Ｃ２により、Ｖｒｅｆの波形がＶｉよりも若干遅れを生じる。そのため、図６（ａ）に示す実施の形態１において本来設定していたコンパレーター１１の動作検出点よりも本実施の形態２では、波形の立ち上がり方向では低く、立ち下がり方向では高い時点でコンパレーター１１が動作検出を行うこととなる。
【００３７】
即ち本実施の形態２においては、コンデンサーＣ１，Ｃ２の静電容量は、Ｖｉの波形の立ち上がり方向ではコンパレーターの出力が０から１に切り替わる動作点が低く、Ｖｉの波形の立ち下がり方向では、立ち上がり方向よりも、コンパレーターの出力が１から０にきり変わる動作点が高くなるように調節する。
このため、本実施の形態２のコンパレーター１１は、実施の形態１の場合に比べ、立ち上がり動作点ではΔｔ１だけ速く出力電圧１を出力し、さらに立ち下がり動作点では、Δｔ２だけ速く出力電圧０を出力することとなって、出力動作が早くなる。この動作はいわゆるヒステリシス特性ではあるが、意図的に電圧を帰還する等によるものではなく、あくまでも基準電圧との差動による動作をするため、動作点の差異により出力が保持してしまう等の所望しない動作をする問題はない。
【００３８】
むしろ、コンパレーター１１の出力の立ち上がりが遅ければその分放電検出を無視する時間が必要となるが、図６（ｂ）に示すように、立ち上がりが早ければ無駄な時間をΔｔ１だけ短縮することができる。このため有効放電を見逃すことが少なくなり放電効率が増加するという効果がある。さらに、コンパレーター１１の出力の立ち下がりが早ければ、その分放電検出動作時間がΔｔ２だけ短縮されるので、コンパレーター１１は、いち早くドライブ回路８に放電開始の合図である出力電圧０を出力することができ、その結果ドライブ回路８は放電加工用電源３の図示しないスイッチング素子をＯＮ状態とし、より速く加工電流を極間に投入する動作を行うことができる。よって、本実施の形態には放電周波数を高くすることにより加工速度を向上できるばかりでなく、検出時間が短縮されることにより素早く加工電流を投入でき、極間のアーク切れや誤放電を防止し、安定で効率の良い放電加工を行うことできるという効果がある。
【００３９】
なお、上記特開昭６２−２４１６１４号公報に開示された回路では、極間の最大電圧が所定期間において低い場合には基準電圧が０Ｖとなることもあり得るので、極間電圧の分圧比をコンパレーターの定格差動電圧入力値の範囲内になるように決めなければならず、加えてコンデンサーに極間電圧の最大電圧を保持するためにコンデンサーに対して大きな抵抗を入れるため、ＣＲの時定数が大きくなり、極間電圧波形の応答そのものが非常に遅くなってしまい、放電加工の効率が低下するという問題があった。しかし、本実施の形態２においては、上述のようにコンデンサーを加えることにより、放電検出の時間を短縮することができるためそのような問題もなく放電効率が低下するということもない。
【００４０】
実施の形態３．
＜図７の説明＞
図７は本発明の実施の形態３にかかる放電加工装置を示す図である。図７において図５と同一の符号は同一又は相当の部分を示す。図７においては実施の形態２を示す図５のダイオード１２、１３およびコンパレーター１１を、フォトカプラ１４、１５に置き換えて同様に構成している。即ち１４は、極間電圧を分圧して極間電圧の分圧電圧ＶｉとするＲ１とＲ２とからなる極間電圧分圧回路と、基準電源５の電圧を分圧して基準電圧ＶｒｅｆとするＲ５とＲ６からなる基準電圧分圧回路とを接続し、Ｒ１とＲ２とからなる極間電圧分圧回路からＲ５とＲ６からなる基準電圧分圧回路に電流が流れる向きを順方向とする第１のフォトカプラであり、１５は、極間電圧を分圧して極間電圧の分圧電圧ＶｉとするＲ１とＲ２とからなる極間電圧分圧回路と、基準電源５の電圧を分圧して基準電圧ＶｒｅｆとするＲ５とＲ６からなる基準電圧分圧回路とを接続し、Ｒ５とＲ６からなる基準電圧分圧回路からＲ１とＲ２とからなる極間電圧分圧回路に電流が流れる向きを順方向とする第２のフォトカプラである。
【００４１】
なおここで、第１のフォトカプラと第２のフォトカプラは、電圧降下手段と放電検出手段を構成している。
【００４２】
＜動作の説明＞
次に実施の形態３の動作について説明するが、実施の形態２の動作と重複する動作については略す。極間で放電または短絡が発生していない状態では、極間電圧には放電加工用電源装置３の電源電圧が十分に現れる。この状態の場合はＶｉ＞Ｖｒｅｆであり、Ｖｉ点とＶｒｅｆ点の間にはＶｉ−Ｖｒｅｆの電位差があるため、抵抗Ｒ３からフォトカプラ１４、抵抗Ｒ４の経路の両端にこの電位差がかかり、この経路で電流＋Ｉ１が流れる。この電流＋Ｉ１によりフォトカプラ１４内部のダイオードが発光し、この状態ではフォトカプラ１４の出力電圧により発振制御回路７やドライブ回路８をオフ状態とする。極間で放電または短絡が発生した場合は、極間の電圧は急激に減少する。この場合、Ｖｉ＜Ｖｒｅｆとなり、Ｖｉ点とＶｒｅｆ点の電位差は極性が反転するので、抵抗Ｒ４からフォトカプラ１５、抵抗Ｒ３の経路の両端にこの電位差がかかり、この経路には先の電流＋Ｉ１とは逆向きに電流−Ｉ１が流れる。この場合、先のフォトカプラ１４には電流が流れずフォトカプラ１５が動作する。この状態ではフォトカプラ１５の出力電圧により発振制御回路７やドライブ回路８をオン状態とする。ＶｉとＶｒｅｆの動作波形については実施の形態２の場合と同様で、図２に示すようになる。
【００４３】
以上のように構成されているため、本実施の形態３は、放電を行う放電加工用電源３や、放電の行われる極間部等を含む回路から、発振制御回路７、ドライブ回路８等を電気的に絶縁できることとなって、放電加工によるノイズなどの影響から、発振回路やドライブ回路を保護できるという効果を有する。
【００４４】
さらに、従来の場合は、放電加工中の極間電圧は絶えず予測困難な変動をするため、その変動に対しても追従した検出が必要であるが、放電加工中のノイズや加工電源電圧の脈動による共通線のふらつきのためにコンパレーターが誤動作してしまうという問題もあった。しかし、この問題についても、本実施の形態３によれば、仮に共通線が不安定な状態であっても共通線から見た電位の絶対値の差ではなく、極間電圧の分圧電圧と基準電圧の電位差により放電検出を行うため、コンパレーターが誤動作を生ずる心配も無い。従って加工電圧の違いや予期せぬ極間電圧の変動に対してもより安定した検出を行うことができ、安定した加工特性を得られるとともに、被加工物の加工精度、面粗さが向上するという効果がある。
【００４５】
実施の形態５．
＜図８の説明＞
図８は本発明における実施の形態５にかかる放電加工装置を示す図である。図８においては実施の形態１の放電検出回路を２回路備え、それぞれ基準電圧発生用電源電圧５の分圧抵抗の分圧比を異なるように構成している。図８において図１と同一の符号は同一又は相当の部分を示す。１２ａは極間電圧を分圧してＶｉ１とするＲ１とＲ２からなる第１の分圧回路と基準電源５の電圧を分圧してＶｒｅｆ１とするＲ５とＲ６からなる第２の分圧回路とを接続し、第１の分圧回路から第２の分圧回路に電流が流れる向きを順方向とするダイオード、１３ａは第１の分圧回路と第２の分圧回路とを接続し、第２の分圧回路から第１の分圧回路に電流が流れる向きを順方向とするダイオード、１１ａはダイオード１２ａとダイオード１３ａの両端に接続され、ダイオード１２ａとダイオード１３ａの両端の電圧値を入力しその大小を比較した結果を発振回路７及び放電加工用電源８の入力値として出力する第１のコンパレーター、９ａは極間電圧分圧回路と＋Ｖ１を接続するダイオード、１０ａは極間電圧分圧回路と−Ｖ１を接続するダイオードである。
【００４６】
また、Ｒ１１とＲ１２は極間電圧を分圧してＶｉ２とする第３の分圧回路、Ｒ１５とＲ１６は基準電源５の電圧を第２の分圧回路とは異なる分圧比に分圧してＶｒｅｆ２とする第４の分圧回路、１２ｂは第３の分圧回路と第４の分圧回路とを接続し、第３の分圧回路から第４の分圧回路に電流が流れる向きを順方向とするダイオード、１３ｂは第３の分圧回路と第４の分圧回路とを接続し、第４の分圧回路から第３の分圧回路に電流が流れる向きを順方向とするダイオード、１１ｂはダイオード１２ｂとダイオード１３ｂの両端に接続し、ダイオード１２ｂとダイオード１３ｂの両端の電圧値を入力しその大小を比較した結果を発振回路７及びドライブ回路８の入力値として出力するコンパレーター、９ｂは第３の分圧回路と＋Ｖ１を接続するダイオード、１０ｂは第３の分圧回路と−Ｖ１を接続するダイオードである。
【００４７】
また、Ｒ１３は第３の分圧回路とダイオード１２ｂ、１３ｂとの間に設けられた抵抗、Ｒ１４は、第４の分圧回路とダイオード１２ｂ、１３ｂとの間に設けられた抵抗、Ｒ１８は基準電源５と第４の分圧回路との間に設けられた抵抗である。なお、ここで、基準電源５及び第２の分圧回路は基準電圧発生手段であり、ダイオード１２ａとダイオード１３ａは電圧降下発生手段であり、基準電源５及び第４の分圧回路は他の基準電圧発生手段であり、ダイオード１２ｂとダイオード１３ｂは他の電圧降下発生手段であり、コンパレーター１１ａ及びコンパレーター１１ｂは放電検出手段である。
【００４８】
＜図９の説明＞
図９は本実施の形態５の波形図を示している。図９（ａ）Ｓ１ａにおいて、Ｖｉ１は極間電圧の分圧電圧、Ｖｒｅｆ１は図８における第３の分圧回路により分圧された第１の基準電圧の波形、（Ｖｒｅｆ１）はコンパレーター１１ａの動作検出点、図９（ａ）Ｓ２ａにおいてＶｏａは図８におけるコンパレーター１１ａの出力電圧の波形を示す。
【００４９】
また、図９（ｂ）Ｓ１ｂにおいて、Ｖｉ２は極間電圧の分圧電圧、Ｖｒｅｆ２は図８における第４の分圧回路により分圧された第１の基準電圧とは異なる第２の基準電圧の波形、（Ｖｒｅｆ２）はコンパレーター１１ｂの動作検出点、図９（ｂ）Ｓ２ｂにおいてＶｏｂは図８におけるコンパレーター１１ｂの出力電圧の波形を示す。
【００５０】
また、図９（ｃ）はＶｏａとＶｏｂの波形を加算することにより極間電圧の波形を近似した電圧波形である。
【００５１】
＜動作の説明＞
次に実施の形態５の動作について説明するが、実施の形態２の動作と重複する動作については略す。図８に示す放電検出回路においては、抵抗Ｒ５，Ｒ６と抵抗Ｒ１５，Ｒ１６の分圧比はＲ５／Ｒ６＞Ｒ１５／Ｒ１６としており、コンパレータ１１ａ及び１１ｂが基準電圧Ｖｒｅｆと極間電圧の分圧電圧Ｖｉとの極性の反転を検出する検出動作を行う点である動作検出点（Ｖｒｅｆ１）と（Ｖｒｅｆ２）の大小関係は  （Ｖｒｅｆ１）＜（Ｖｒｅｆ２）となる。すなわち、この放電検出回路では２つの異なる動作検出点を持つことになり、２つの独立したコンパレーター１１ａ、１１ｂにより、図９の動作波形モデルに示すように２種類の検出出力波形Ｖｏａ、Ｖｏｂを得ることができる。即ち、図９（ａ）Ｓ２ａにおいて、コンパレーター１１ａの波形であるＶｏａはコンパレーター１１ａがＲ５／Ｒ６で決まる第１の動作検出点（Ｖｒｅｆ１）において動作検出を行うため、時間ｔ１，ｔ２の間及び時間ｔ３とｔ４の間で出力値１を出力する。これに対して、図９  Ｓ２ｂおいては、コンパレーター１１ｂの波形であるＶｏｂはＲ１５／Ｒ１６で決まる第１の動作検出点（Ｖｒｅｆ１）よりも高い電圧に設定された第２の動作検出点（Ｖｒｅｆ２）において動作検出を行うため、Ｖｏａの場合と比べると時間ｔ１とｔ２の間や、ｔ３とｔ５の間及びｔ６とｔ４の間では出力値１を出力していないという違いがある。
【００５２】
通常、正常な放電の場合と単純に短絡している場合とでは極間電圧の値は異なる。正常な放電の場合は極間部に電源電圧３の電圧が十分に現れ十分高い電圧から電圧が下がるため、コンパレーターにおける検出動作点の電圧は比較的高い点で行えば良い。一方、短絡状態では極間のインピーダンスが低くなっているため正常放電時ほどの高い電圧にはならない。このため、コンパレーターにおける検出動作点の電圧は比較的低い点でのみ行わなければならない。したがって、図９に示すような２種類の検出出力波形Ｖｏａ、Ｖｏｂを示すコンパレーター１１ａとコンパレーター１１ｂをそれぞれ正常放電用、短絡検出用として、放電検出と短絡検出を独立して同時に行うことができる。
即ちコンパレーター１１ａが出力値１を出力し、かつコンパレーター１１ｂが出力値１を出力した場合には正常放電を検出し，コンパレーター１１ａのみが出力値１を出力し、コンパレーター１１ｂが０を出力したときは、短絡を検出することができるからである。
また、図９（ｃ）に示すように、例えば検出された２種類の放電検出波形を加算することにより極間波形を近似した波形を得ることができ、図示しない制御装置によるデジタル解析処理等が可能となる。
【００５３】
なお、本実施の形態４については、図１０に示すように、実施の形態２と同様に、コンデンサー１２ａ，１３ａ，１２ｂ，１３ｂと共通線との間にコンデンサーを設けた放電加工装置とすることもできる。即ち、図１０において、図８と同一の符号は、同一または相当の部分を表しており、Ｃ１はコンデンサー１２ａと共通線Ｇを接続する第１のコンデンサー、Ｃ２はコンデンサー１３ａと共通線Ｇを接続する第２のコンデンサー、Ｃ１１はコンデンサー１２ｂと共通線Ｇを接続する第３のコンデンサー、Ｃ１２はコンデンサー１３ｂと共通線Ｇを接続する第４のコンデンサーである。ここで、、コンデンサーＣ１，Ｃ２，Ｃ１１，Ｃ１２は遅延回路である。
【００５４】
図１０に示す放電加工装置は以上のように構成される結果、正常放電用、短絡検出用として、放電検出と短絡検出を独立して同時に行うことができるほか、検出時間が短縮されることにより素早く加工電流を投入でき、極間のアーク切れや誤放電を防止し、安定で効率の良い放電加工を行うことできるという効果がある。
【００５５】
実施の形態５．
＜図１１の説明＞
図１１は本発明の一実施の形態における実施の形態５を説明するための放電加工装置を示す図である。図１１においては実施の形態２を示す図２の基準電圧用電源電圧５をＮＣ制御装置１７によって制御される電圧可変電源装置１６とすることにより同様に構成している。図１１において、１６は放電検出のための基準電圧を与えるＮＣ制御装置によって制御される電圧可変電源装置、１７は電圧可変電源装置１６をＮＣ制御するＮＣ制御装置である。
【００５６】
＜動作の説明＞
次に実施の形態５の動作について説明するが、実施の形態２の動作と重複する動作については略す。ＮＣ制御装置１７から加工条件による加工電圧に基づいた信号を電圧可変電源装置１６に出力し、基準電圧の変更を指令する。指令を受けた電圧可変電源装置１６は設定された加工電圧に応じた基準電圧を設定する。これにより加工条件による加工電圧の設定に対して最適な検出動作点を得ることができるため安定した放電加工を行うことができるという効果がある。
【００５７】
実施の形態６．
＜図１２の説明＞
図１２は本発明の１実施の形態における実施の形態６にかかる放電加工装置を示す図である。図１２においては実施の形態５を示す図１１の基準電圧Ｖｒｅｆを、ＮＣ制御装置１９からのデジタル信号に基づき抵抗Ｒ７の両端にデジタル信号に応じた電圧を出力するＤ／Ａ変換器１８と、加工条件により設定された加工電圧値のデジタル信号をＤ／Ａ変換器１８に指令するＮＣ制御装置１９とにより得るようにして同様に構成している。
【００５８】
＜動作の説明＞
次に実施の形態６の動作について説明するが、実施の形態２の動作と重複する動作については略す。ＮＣ制御装置１９から加工条件により設定された加工電圧値のデジタル信号をＤ／Ａ変換器１８に送信する。Ｄ／Ａ変換器１８はデジタル信号に応じたアナログ電圧を出力する。これにより抵抗Ｒ７の両端には設定された加工電圧に応じた電圧がかかり、加工条件による加工電圧の設定に対して最適な基準電圧Ｖｒｅｆ、すなわち動作検出点を得ることができる。このためより安定した放電加工が可能になるという効果を有する。
【００５９】
実施の形態７．
＜図１３の説明＞
図１３は本発明の１実施の形態における実施の形態７にかかる放電加工装置を示す図である。図１３においては実施の形態５を示す図１１の分圧抵抗Ｒ５と並列に抵抗Ｒ５１、Ｒ５２・・・・、Ｒ５ｎとスイッチＳ１、Ｓ２・・・・、Ｓｎを追加接続し、基準電圧用電源１６をＮＣ制御するＮＣ制御装置の代わりにこのスイッチＳ１，Ｓ２…・、ＳｎをＮＣ制御するＮＣ制御装置２０を設けることにより同様に構成している。
【００６０】
次に実施の形態７の動作について説明するが、実施の形態６の動作と重複する動作については略す。抵抗Ｒ５の両端の抵抗値は、スイッチＳ１、Ｓ２・・・・Ｓｎを順次閉じていくことにより、抵抗Ｒ５１、Ｒ５２・・・・、Ｒ５ｎとの合成抵抗値となるため、順次小さくなっていく。抵抗Ｒ５の両端の抵抗値が順次小さくなるにつれ、等価的に抵抗Ｒ５、Ｒ６の分圧比Ｒ５／Ｒ６も順次小さくなるので、基準電圧Ｖｒｅｆの値は順次大きくなり、検出動作点を段階的に高くしていくことができる。これにより、加工条件による加工電圧の設定に対して最適な検出動作点を得ることができる。また、スイッチＳ１、Ｓ２・・・・Ｓｎはスイッチング機能を有した半導体素子であってもよい。
【００６１】
【発明の効果】
この発明は以上のように構成されているので、以下に記載されるような効果を奏する。
【００６２】
被加工物と電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記被加工物と前記電極との間に印加される極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体素子を有する電圧降下発生手段と、前記半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出する放電検出手段とを備えたため、放電検出のために放電検出手段に入力される差動電圧入力値が安定し、これによりより安定した放電検出が可能となる。
【００６３】
また、前記電圧降下発生手段は、前記極間電圧が前記基準電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第１の半導体整流素子と、前記基準電圧が前記極間電圧に比べて高い場合の差動電圧に基づいて流れる電流の向きを順方向とする第２の半導体整流素子とを有することとしたため、放電検出のために放電検出手段に入力される差動電圧入力値が安定し、これによりより安定した放電検出が可能となるという効果がある。
【００６４】
また、前記第１及び第２の半導体整流素子に生ずる順方向電圧の変動を前記極間電圧の変動に対して遅延させる遅延手段を有し、前記放電検出手段は前記遅延された順方向電圧に基づいて放電検出を行うこととしたため、安定した放電検出が可能となるとともに早期に放電検出を行うことができるという効果を有する。
【００６５】
また、前記被加工物と前記電極との間の放電を検出するための基準であって、前記基準電圧とは異なる他の基準電圧を発生させる他の基準電圧発生手段と、前記極間電圧と前記他の基準電圧との差動電圧に基づいて電流が流れる他の半導体素子を有する他の電圧降下発生手段を備え、前記放電検出手段は、前記他の半導体素子の順方向電圧に基づいて、前記被加工物と前記電極との間の短絡を検出することとしたため、より加工効率のよい放電加工ができるという効果がある。
【００６６】
また、本発明にかかる放電加工装置は、被加工物と電極との間に極間電圧を印加する電源と、前記被加工物と前記電極との間の放電を検出する為の基準となる基準電圧を発生させる基準電圧発生手段と、前記極間電圧と前記基準電圧との差動電圧に基づいて電流が流れる半導体整流素子を有する電圧降下発生手段と、前記半導体整流素子の順方向電圧に基づいて、前記被加工物と前記電極との間の放電を検出し、検出結果を出力する放電検出手段と、前記検出結果に基づいて前記電源を制御する発振制御手段と、前記検出結果に基づいて前記電源からの加工電流を制御するドライブ回路とを有することとしたため、放電検出のために放電検出手段に入力される差動電圧入力値も安定することとなって、放電検出手段の動作特性、出力が安定し、これにより、より安定した放電検出が可能となり、その結果より安定した放電加工が可能となった。
【００６７】
また、前記放電検出手段は、前記基準電圧発生手段をＮＣ制御するＮＣ制御手段を備え、前記基準電圧発生手段がＮＣ制御可能であることとしたため、加工条件による加工電圧の設定に対して最適な検出動作点を得ることができることとなり、基準電圧を変動させても安定した放電加工を行うことができるという効果がある。
【００６８】
【図面の簡単な説明】
【図１】本発明の実施の形態１における放電加工装置を示す回路図である。
【図２】本発明の実施の形態１における放電検出回路の動作を説明するための波形図である。
【図３】本発明の実施の形態１における放電検出回路内のダイオードの電流電圧特性を説明するための図である。
【図４】本発明の実施の形態１における放電検出回路の動作を説明するための波形図である。
【図５】本発明の実施の形態２における放電加工装置を示す回路図である。
【図６】本発明の実施の形態２における放電加工装置の動作を説明するための波形図である。
【図７】本発明の実施の形態３における放電加工装置を示す回路図である。
【図８】本発明の実施の形態４における放電加工装置を示す回路図である。
【図９】本発明の実施の形態４における放電検出回路の動作を説明するための波形図である。
【図１０】本発明の実施の形態４における放電加工装置にコンデンサーを備えた放電加工装置を示す回路図である。
【図１１】本発明の実施の形態５における放電加工装置を示す回路図である。
【図１２】本発明の実施の形態６における放電検出回路を示す回路図である。
【図１３】本発明の実施の形態７における放電検出回路を示す回路図である。
【図１４】従来の技術における放電検出回路を示す回路図である。
【図１５】従来の技術における放電検出加工機の動作を説明するための波形図である。
【符号の説明】
１  電極、  ２  被加工物、  ３  放電加工用電源、  ４  コンパレーター、５  基準電圧発生用電源、  ６  ＮＣ制御回路、  ７  発振制御回路、  ８  ドライブ回路、  ９・１０  ダイオード、  １１  コンパレーター、  １２・１３  ダイオード、  １４・１５  フォトカプラ、  １６  電圧可変電源装置、  １７  ＮＣ制御装置、  １８  Ｄ／Ａ変換機、  １９・２０  ＮＣ制御装置
【図１】
0003582370.tif 000002
【図２】
0003582370.tif 000003
【図３】
0003582370.tif 000004
【図４】
0003582370.tif 000005
【図５】
0003582370.tif 000006
【図６】
0003582370.tif 000007
【図７】
0003582370.tif 000008
【図８】
0003582370.tif 000009
【図９】
0003582370.tif 000010
【図１０】
0003582370.tif 000011
【図１１】
0003582370.tif 000012
【図１２】
0003582370.tif 000013
【図１３】
0003582370.tif 000014
【図１４】
0003582370.tif 000015
【図１５】
0003582370.tif 000016