(57)【特許請求の範囲】
【請求項１】
画素領域内にある第１導電型の第１半導体領域と、
該第１半導体領域内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第２導電型の第２半導体領域と、
該第２半導体領域と、該画素領域の外にある回路素子と、を電気的に接続するための配線と、
該画素領域内にある該配線の上に絶縁体を介して設けられ、所定の電位に保持される導電体と、を有し、
前記導電体は、前記画素領域を定めるための遮光層と同一の層で形成されている光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、
前記第２半導体領域は、前記第１半導体領域に囲まれた島状の領域である光電変換装置。
【請求項３】
請求項１に記載の光電変換装置において、
前記第２半導体領域は、前記第１半導体領域に囲まれた島状の領域である第１の部分と、該第１の部分を囲み且つ該第１の部分より不純物濃度が低い第２の部分とを備えている光電変換装置。
【請求項４】
請求項１に記載の光電変換装置において、
前記回路素子は、ＭＯＳトランジスタである光電変換装置。
【請求項５】
請求項１に記載の光電変換装置において、
前記回路素子は、前記第２半導体領域の電位をリセットするためのリセット用スイッチと、信号を増幅するための増幅用トランジスタと、を含む光電変換装置。
【請求項６】
請求項１に記載の光電変換装置において、
前記回路素子にはリセットノイズを蓄積する為の蓄積回路と、信号から前記リセットノイズを除去するノイズ除去回路とが接続されている光電変換装置。
【請求項７】
請求項１に記載の光電変換装置において、
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より小さい光電変換装置。
【請求項８】
請求項１に記載の光電変換装置において、
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より大きい光電変換装置。
【請求項９】
請求項１に記載の光電変換装置において、
前記導電体を所定の電位に保持する為の電源に接続される端子を有する光電変換装置。
【請求項１０】
光源と、
結像素子と、
請求項１に記載の光電変換装置と、を有するイメージセンサ。
【請求項１１】
請求項９に記載の光電変換装置において、
前記光電変換装置は、実装基板上に複数一次元状或いは千鳥状に配置されている光電変換装置。
【請求項１２】
請求項９に記載の光電変換装置において、
前記導電体を所定の電位に保持する為の基準電圧を供給する配線を有する光電変換装置。
【請求項１３】
原稿を保持する為の原稿保持手段と、
請求項９に記載のイメージセンサと、
該イメージセンサの動作を制御する制御回路と、
を有する画像入力システム。
【請求項１４】
請求項１３に記載の画像入力システムにおいて、
前記原稿保持手段は、透明な上面を有する原稿台又は原稿搬送押さえ部材である画像入力システム。
【請求項１５】
請求項１３に記載の画像入力システムにおいて、
前記導電体を所定の電位に保持する為の基準電圧を供給する基準電圧源を有する画像入力システム。
【請求項１６】
請求項１〜３のいずれかの請求項に記載の光電変換装置において、
前記画素領域を定めるための遮光層に形成されたほぼ方形の開口内に前記配線に沿って前記導電体が延在している光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージスキャナ、ファクシミリ、他の画像入力システム或いは各種イメージセンサと、それらに用いられる光電変換装置に関し、特にその画素構造の改良に関する。
【０００２】
【従来の技術】
光電変換装置は、上述した画像入力システムやイメージセンサに多く用いられている。
【０００３】
身近な例では、画像入力用のイメージスキャナ等に、縮小光学系を用いたＣＣＤイメージセンサや、複数の半導体光センサチップをマルチ実装した、等倍系の密着型イメージセンサが用いられ、これらの開発が積極的に行われている。
【０００４】
これらの光電変換装置の受光素子としては、半導体のＰＮ接合から成るホトダイオードを用いるのが一般的であるが、例えば、特開昭５５−１５９７８４号公報に開示されているようにＰＮ接合が形成されていない基板表面部に、基板と同一導電型で、かつ基板より不純物濃度が高い領域を設け、基板表面で発生する暗電流を低減させた構造も提案されている。また、一次元の光電変換装置用の受光素子としては、例えば、特開昭６１−２６４７５８号公報に開示されているように、ＰＮ接合が形成する接合容量を低減させたもの、特開平１−３０３７５２号公報に開示されているように、チップ端部のスクライブに起因する暗電流の低減をはかったもの等、種々の構成が提案されている。
【０００５】
一方、例えば特開平９−２０５５８８号公報には、ホトダイオードを受光素子とし、この受光素子の電荷をソースホロアアンプを用いて一括読み出しを行う増幅型光電変換装置が提案されている。
【０００６】
上記増幅型光電変換装置の場合、光出力Ｖｐ は、（１）式にてあらわされる。
【０００７】
【数１】
Ｖｐ ＝Ｑｐ ／Ｃｏ ×Ｇ                    （１）
ここで、ＱｐはＰＮ接合部に蓄積される電荷量、Ｃｏは光電変換部の容量、Ｇはソースホロアゲイン、容量分割ゲイン、アンプゲイン等により決定される増幅率である。
【０００８】
この光電変換部の容量Ｃｏは、例えば、ホトダイオードとＭＯＳソースホロアトランジスタとリセットＭＯＳトランジスタとを有する増幅型光電変換装置の場合、
【０００９】
【数２】
Ｃｏ＝Ｃｐｄ＋Ｃａ                        （２）
とあらわすことができる。
【００１０】
ここで、ＣｐｄはＰＮホトダイオードのＰＮ接合容量、Ｃａは光電変換部に接続されているその他の容量で、上記の場合、ＭＯＳソースホロアトランジスタのゲート容量や、リセットＭＯＳトランジスタのソース／ウエルの接合容量、ソース／ゲート重なり容量、配線容量、等が含まれる。
【００１１】
従って、高感度を実現するためには、光生成キャリアを有効に蓄積すること、キャリアが蓄積される光電変換部の容量をできるだけ小さくすることが重要となる。
【００１２】
一般的に光電変換部の容量が小さくなると、受光素子のリセット時に発生するリセットノイズが大きくなるが、上記特開平９−２０５５８８号公報に開示されているように、リセット直後のノイズ信号を保持する手段を設け、そのノイズ信号と光信号の差分処理を行うことにより、リセットノイズを除去することが可能となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、受光素子のリセット直後のノイズ信号を蓄積期間中保持し、光信号との差分処理を行うことにより受光素子のリセットノイズを除去するような光電変換装置においては、光電変換装置の外部から放射される外来ノイズ、特に電源ノイズのような低周波ノイズによって画像品質が低下することがある。
【００１４】
いま、光電変換部容量をＣＯ  、増幅率をＧ、蓄積期間中に光電変換部容量に蓄積された光電荷数をＱＰ  とすると、受光素子をリセットした直後のノイズ出力ＶＮ  、及び蓄積後の光出力ＶＳ  は、それぞれ、
【００１５】
【数３】
0003554244.tif 000002
【００１６】
【数４】
ＶＳ  ＝（（ＱＮ  ＋ＱＰ  ）／ＣＯ  ）×Ｇ                                        （４）
となり、（３）式と（４）式の差分処理を行うことにより、光信号ＶＰ  として
【００１７】
【数５】
0003554244.tif 000003
が得られる。
【００１８】
しかしながら、例えば機器等の電源から放射される５０Ｈｚ程度の低周波ノイズが受光部に混入すると、差分処理を行ってもノイズを除去することができなくなる。特に、上記従来技術の場合、差分処理の対象となるノイズ信号と光信号を読み出すタイミングは、ほぼ蓄積時間に相当する時間のズレが生じており、かつ蓄積期間中の受光素子のノードはフローティング状態でインピーダンスが非常に高くなっているため、この外来ノイズは非常に大きな影響をもたらす。
【００１９】
いま、リセット直後のノイズ信号を読み出す時間（ｔ１）に受光部に存在する外来ノイズ電圧をＶＮ１、蓄積後、光出力を読み出す時間（ｔ２）に受光部に存在する外来ノイズ電荷をＶＮ２、とすると、上記（５）式に相当する差分後の光信号ＶＰ′は、
ＶＰ′＝（（ＱＰ  ／ＣＯ  ）＋ＶＮ２−ＶＮ１）×Ｇ                （６）
となる。
【００２０】
また、振幅ＶＮＲ、周波数ｆ０  （Ｈｚ）の外来ノイズが受光部に放射された場合、受光部のノードにおけるノイズ電圧の振幅がでΔＶＮＲあるならば、任意の時間ｔにおける受光部ノードのノイズ電圧は、
ΔＶＮＲ（ｔ）＝ΔＶＮＲ×ｓｉｎ（２πｆ０  ×ｔ）            （７）
となる。
【００２１】
いま、受光部における外来ノイズの振幅（ΔＶＮＲ）を２±１（任意単位）、外来ノイズの周波数（ｆ０  ）を５０Ｈｚ、光電変換装置の蓄積時間を２．５ｍｓｅｃ、とすると、おのおののフィールドにおける、
・ノイズ信号読み出し時間：ｔｎ  （ｍｓｅｃ）
・時間ｔｎ  における外来ノイズ：ＶＮ１
・光信号読み出し時の時間：ｔＳ  （ｍｓｅｃ）
・時間ｔＳ  における外来ノイズ：ＶＮ２
・外来ノイズの差分：ΔＶＮ  （＝ＹＮ２−ＶＮ１）
は以下の表１のようになる。
【００２２】
【表１】
0003554244.tif 000004
以上の表１から明らかなように、ノイズ周波数と蓄積時間との相互干渉により、周期的に差分処理後の出力が変化することがわかる。
【００２３】
従って、例えば、光電変換装置の全画素を同時に読み出す場合、上記の差分処理の出力変化は副走査方向のオフセット量の変化となる。具体的には読み取り画像に周期的な縞状の濃淡が現れる。
【００２４】
本発明の目的は、放射ノイズ、特に電源ノイズ等に代表される低周波の放射ノイズの影響を受けにくい、高品質な画像読み取りが可能な光電変換装置、及びそれを用いたイメージセンサ或いは画像入力システムを提供することにある。
【００２５】
【課題を解決するための手段】
本発明の光電変換装置は、画素領域内にある第１導電型の第１半導体領域と、
該第１半導体領域内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第２導電型の第２半導体領域と、
該第２半導体領域と、該画素領域の外にある回路素子と、を電気的に接続するための配線と、
該画素領域内にある該配線の上に絶縁体を介して設けられ、所定の電位に保持される導電体と、を有し、
前記導電体は、前記画素領域を定めるための遮光層と同一の層で形成されているものである。
【００２６】
前記第２半導体領域は、前記第１半導体領域に囲まれた島状の領域でありうる。
【００２７】
また、前記第２半導体領域は、前記第１半導体領域に囲まれた島状の領域である第１の部分と、該第１の部分を囲み且つ該第１の部分より不純物濃度が低い第２の部分と備えていてもよい。
【００２８】
前記導電体は、前記画素領域を定めるための遮光層と一体的に形成するとよい。
【００２９】
前記回路素子は、ＭＯＳトランジスタでありうる。そして、前記回路素子は、前記第２半導体領域の電位をリセットするためのリセット用スイッチと、信号を増幅するための増幅用トランジスタと、を含みうる。
【００３０】
前記回路素子にはリセットノイズを蓄積する為の蓄積回路と、信号から前記リセットノイズを除去するノイズ除去回路とが接続するとよい。
【００３１】
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より小さくても、前記配線の幅より大きくてもよい。
【００３２】
前記光電変換装置は、導電体を所定の電位に保持する為の電源に接続される端子を有する。
【００３３】
更に、この光電変換装置は、光源と、結像素子と、組み合わされてイメージセンサを構成できる。
【００３４】
この時、前記光電変換装置は、実装基板上に複数一次元状或いは千鳥状に配置しうる。このイメージセンサは、前記導電体を所定の電位に保持する為の基準電圧を供給する配線を有する。
【００３５】
そして、このイメージセンサは、原稿を保持する為の原稿保持手段と、該イメージセンサの動作を制御する制御回路と、組み合わされて画像入力システムを構成しうる。
【００３６】
このときの前記原稿保持手段は、透明な上面を有する原稿台又は原稿搬送押さえ部材である。そして、このシステムは前記導電体を所定の電位に保持する為の基準電圧を供給する基準電圧源を有し得る。又、本発明によるシールドは、画素領域を定めるための遮光層に形成されたほぼ方形の開口内に、配線に沿って延在する導電体によって構成するとよい。こうすると画素領域の容量増大を抑制できる。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００３８】
［実施形態１］
図１は本発明の光電変換装置の平面構造を示しており、図２は図１のＡ−Ａ′部における断面構造を示している。
【００３９】
本実施形態による光電変換装置は、画素領域（開口部）１内にある第１導電型の第１半導体領域としてのｎ−  型領域１０と、第１半導体領域１０内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第２導電型の第２半導体領域としてのＰ＋  型領域１１と、第２半導体領域１１と画素領域１の外にある回路素子３，４とを電気的に接続する配線５と、画素領域１内にある配線５の上に絶縁体７を介して設けられ、所定の電位に保持される導電体６′を有している。導電体６′は開口内に延びている。
【００４０】
以下、上記光電変換装置についてより詳しく説明する。
【００４１】
画素領域１中に受光素子となるホトダイオード２が形成され、ホトダイオード２は、回路素子としてのリセットＭＯＳトランジスタ３のドレイン、及び増幅用のソースホロアＭＯＳトランジスタ４のゲートに第１金属層で形成される配線５により電気的に接続されている。また、受光素子の画素領域１は第２金属層で形成される遮光層６により開口部が大まかに規定され、且つこの遮光層６は基準電圧源に接続され、所望の電位に保持されるようになっている。
【００４２】
図２に示されているように、画素領域１内のｎ−  型領域１０の中に島状に形成されたｐ＋  型領域１１からなるアノードを設けることによりホトダイオードが形成されている。
【００４３】
導電型を逆にして、ｐ−  型領域の中にｎ＋  型領域からなるカソードを形成してもよいことは言うまでもない。
【００４４】
また、ｎ−  型領域１０の下部には、ｎ＋  型埋め込み領域１３、及びｎ型半導体基板１６が設けられている。この構成は、例えば、ｎ型半導体基板１６上にイオン注入等によりｎ＋  型埋め込み領域１３となる部分を形成し、その後、エピタキシャル成長を行うことにより実現することができる。
【００４５】
また、第２金属層で形成される遮光層６の下部にはｎ＋  領域１４がｐ＋  型領域１１をその内側に含むように上面からみてリング状に設けられており、このｎ＋  領域１４、及びｎ＋  型埋め込み領域１３によって画素領域内で発生した光生成キャリアに対してポテンシャルバリアを形成する。このため、ｐ＋  型領域１１を独立した島状に形成しても効率よく光キリャアをｐ＋  型領域１１に収集することが可能となり、さらに画素領域の容量の低減も実現できる。
【００４６】
さらに、ｐ＋  型領域１１は第１金属層で形成される配線５により電気的に接続され、配線５の上部には絶縁層７を介して第２金属層で形成される画素領域内シールド６′が設けられ、第２金属層の上部には保護膜１２が設けられている。
【００４７】
ここで、本発明の最も特徴的なことは、画素領域中に形成されている配線５の少なくとも一部分が、電位が固定され得る導電体６′により、その上部が覆われていること、すなわち、画素領域内シールド６′を設けたことである。端子２１はシールド６′を基準電圧Ｖｒｅｆ．に保持するための接続端子である。
【００４８】
通常、受光素子の画素領域は光電変換装置の外部から光が入射する構造となっているため、光同様に外部からの放射ノイズに対しても影響を受けやすい。特に、密着型イメージセンサに用いる光電変換装置の場合、ガラスエポキシ基板やセラミック基板等の共通基板上に複数個実装した後、シリコーン樹脂等で光電変換装置上をコーティングするという実装方法が一般的である。そのため光電変換装置の画素領域の上部は電気的にシールドされず、外部からの放射ノイズの影響を受けやすい。
【００４９】
さらに、キャリア収集効率を高め、かつ光電変換部、即ち画素領域の容量をできるだけ低減する目的で、ホトダイオードのアノード又はカソードが、開口部の中央、もしくは中央から開口部エッジに幾分偏った位置に形成されている場合、ホトダイオードのアノード又はカソードと電気的に接続されている導電体の近傍には電位が固定されている導電体が存在しないため、キャリア蓄積中フローティングとなる画素領域のノードがアンテナとなって外部からの放射ノイズの影響を受けやすい。
【００５０】
ここで、図１において、画素領域の容量を低減するために、画素領域の上部においては第２金属層６に開口が形成され、配線５の上部には第２金属層６で覆われていない部分もあるが、この部位に関しては配線５の上方に第２金属層６′が配置されているため、外部からの放射ノイズの大部分は第２金属層６′で遮断・吸収され、ホトダイオードに接続されている第１金属層配線５への影響即ちキャリア蓄積中、フローティングとなるノードへの影響は少ない。
【００５１】
従って、図２において、遮光層６の開口部内に突き出した第２金属層６′についても、完全に第１金属層５を覆ってはいないが、効果は十分得られる。
【００５２】
図３、図４は、本実施形態に係る光電変換装置の回路図及びそのタイミングチャートである。
【００５３】
本実施形態の光電変換装置は、図３に示すように、光電変換手段となるホトダイオード２と、ＭＯＳトランジスタ４，３１と、該光電変換手段のリセット回路となるスイッチ３と、上記光電変換手段のリセット時のノイズを保持するノイズ保持手段となるＭＯＳトランジスタ３２，３４，３５と容量（ＣＭ  ）３３と、同一の上記リセット後に上記光電変換手段が蓄積した信号から上記保持しておいたノイズを用いてノイズを除去するノイズ除去回路（３６〜４７）と、を有する。
【００５４】
また、上記リセット直後のノイズの信号電荷を読み出すノイズ読み出し手段としてのＭＯＳスイッチ３６、容量（ＣＴＮ）３８と、光信号蓄積後の光信号電荷を読み出す光信号読み出し手段としてのＭＯＳスイッチ３７、容量（ＣＴＳ）３９と、上記ノイズ読み出し手段のノイズと上記光信号読み出し手段の光信号を順次走査する走査手段となるシフトレジスタ４２と、上記走査手段により、上記ノイズ読み出し手段（３６，３８）、及び光信号読み出し手段（３７，３９）から、信号を読み出すと同時に、上記光電変換手段で光信号蓄積を行う。そしてこの装置は上記リセット直後のノイズを、前記同一のリセット後蓄積された上記光信号を上記光信号読み出し手段（３７，３９）に読み出す前まで保持するノイズ保持回路（３２，３３，３４，３５）と、上記保持しておいたリセット直後のノイズと、上記同一のリセット後の上記光信号との差分を出力する手段となるバッファアンプ４３，４４、及び差動アンプ４５と、を有する。
【００５５】
また、シールド６′には接続端子２１を介して電源電圧が与えられたり、接地されたりする。
【００５６】
ここで、ＭＯＳトランジスタ３５，３４、及び４，３１は、各々ＭＯＳソースフォロアを形成している。
【００５７】
また、バッファアンプ４３，４４の入力４６，４７が共通出力線であり、バッファアンプ４３，４４及び差動アンプ４５以外は、ビット分（画素数分）有することになる。
【００５８】
また、本実施形態においては、図に示す部分を全て、同一半導体基板上に形成している。
【００５９】
以下、図４のタイミングチャートを参照しながら、本実施形態の動作及び構成を説明する。
【００６０】
まず、スタートパルスＳＰが入力されると、最初に、光信号、及びノイズ蓄積用の容量ＣＴＳ及びＣＴＮがリセットされる。
【００６１】
続いて、駆動パルスφＴＮをＯＮし、容量ＣＭ  に保持されていたノイズを容量ＣＴＮに読み出す。この時、容量ＣＭ  から読み出されるノイズは、前のフィールドにおいて、センサがリセットされた直後のノイズである。容量ＣＴＮにノイズが読み出された後、駆動パルスφＴ１をＯＮし、光信号を容量ＣＭ  に読み出し、更に駆動パルスφＴＳをＯＮして容量ＣＴＳに光信号を読み出す。
【００６２】
その後、駆動パルスφＲをＯＮしてセンサリセットを行う。これにより、フローティング状態とされていたホトダイオードのアノードが所定のリセット用基準電位にリセットされる。続いて駆動パルスφＴ１をＯＮし、センサリセット直後の信号を、リセットノイズとして容量ＣＭ  に読み出し、センサは、蓄積を開始する。これにより、アノードはフローティングにされて光生成キャリアのうち正孔を蓄積する。
【００６３】
そして、センサが蓄積を行うのと同時に、容量ＣＴＳ、容量ＣＴＮに保持された光信号、及びノイズ信号は、順次、共通出力線に出力され、最終的には、光信号とノイズが、差分回路により差分され、正味の光信号として出力されることになる。
【００６４】
従って、タイミングチャート中に示すリセットパルスＰ１によるセンサリセットに対するノイズは、蓄積期間中、パルスＰ２により容量ＣＭ  に保持され、光信号を読み出す前にパルスＰ３により容量ＣＴＮに入力される。従って、同一のセンサに対するノイズと、パルスＰ４，Ｐ５により入力される光信号（Ｂ′）との差分を正味の光信号として出力することができるため、センサリセットノイズを完全に除去することが可能となる。
【００６５】
また、ノイズ除去回路としては、上述した実施形態に限定されることはなく、例えば、周知のクランプ回路等を用いることも可能である。
【００６６】
図１〜図４に示した構造の光電変換装置と、シールド６′を省いた比較例による光電変換装置について、放射ノイズに対する影響を比較する実験を行った。
【００６７】
尚、ノイズ源は周波数５０Ｈｚで、光電変換装置とノイズ源との電界をパラメータとし、光電変換装置から出力される５０Ｈｚの周波数成分を有するノイズを評価した。
【００６８】
【表２】
0003554244.tif 000005
以上、明らかなように、５０Ｖのノイズ電界強度下において効果は顕著になり、更に１００Ｖのノイズ電界強度下においては、本実施例は比較例の１／６程度にノイズが低減した。
【００６９】
以上示したように、光電変換装置の開口部内において必要最低限の部位のみをシールドすることにより、画素領域容量の増大を抑え、かつ外部からの放射ノイズに対しても十分なシールド効果が得られる。言うまでもないが、設計的に画素領域の容量に余裕がある場合は、ホトダイオードが接続されている配線５、及びそのノードの上部を、所定の電位を有する第２金属層からなる導電体６′ですべて覆っても構わない。
【００７０】
尚、本実施形態において、配線５、及びシールド６′はアルミニウムのような金属層で構成されているため、実質的には遮光機能を有するが、本発明における画素領域とか開口部と呼ばれる部分は図１のａ，ｂ，ｃ，ｄで規定された方形部分とする。そして、シールド６′はこの方形部分の中に端から延びている。こうして容量の増大と開口率の減少を抑制している。
【００７１】
［実施形態２］
本実施形態は実施形態１に示した光電変換装置を用いて密着型イメージセンサを構成し、さらに該密着型イメージセンサを画像入力システムに適用した一例である。
【００７２】
図５は実施形態１に示した光電変換装置を用いて構成した密着型イメージセンサユニットの断面図である。
【００７３】
図５において、筐体１０４の上面に、原稿面に接する透明ガラス板１０５を取り付けるとともに、出射光１１１が前記透明ガラス板１０５の上面に接する原稿面で反射されるような所定の角度でＬＥＤ光源１０９がＬＥＤ実装基板１１０に取り付けられた状態で筐体１０４内に設けられている。
【００７４】
また、光電変換装置１００のＩＣチップはセンサ実装基板１０１に複数個一列又は千鳥状に配列され、また、原稿からの反射光１１２を集光し、前記光電変換内１００上で結像させるための結像素子であるレンズアレイ１０８が筐体１０４内に具備されている。
【００７５】
光電変換装置１００は金属細線１０２によりセンサ実装基板１０１の所望の回路に電気的に接続され、保護部材１０３により覆われている。ここで、保護部材としては、例えばシリコン樹脂やエポキシ樹脂、ポリイミド等の光透過性の絶縁材料を用いることができる。実装基板１０１には、接続端子２１に基準電位を与えるための電源ラインや接地ライン等の配線２２が設けられている。
【００７６】
また、センサ実装基板１０１は筐体１０４内に掛合された底板１０６にゴム板１０７を介して支えられている。また、筐体１０４には、外部、例えばスキャナ本体やファクシミリ本体などに接続するための、電源、制御信号などの入出力用のコネクターが設けられている。
【００７７】
カラー画像を読み取るイメージセンサユニットの場合にはＬＥＤ光源１０９を３色以上、例えば赤、緑、青のＬＥＤを集合させる。ＬＥＤ光源１０９が、赤のみを発光している時、光電変換装置１００を駆動して赤色情報を読み取る。次に緑色ＬＥＤのみを点灯して緑色情報を読み取り、最後に青色ＬＥＤのみを点灯し、青色情報を読み取る。これらの情報を組み合わせることによってカラー原稿のカラー画像読み取りが可能になる。
【００７８】
ここで、図５において、光電変換装置１００の開口部の上部には、保護部材１０３、レンズアレイ１０８、透明ガラス板１０５が設けられる構造になっているが、いずれも一般的には絶縁性の部材であるため、外部で発生する放射ノイズに対してはシールド効果が得られず、ノイズは光電変換装置１００の開口部位まで容易に到達することができるが、本発明の光電変換装置を用いることにより放射ノイズの影響を受け難い密着型イメージセンサを実現することが可能になる。
【００７９】
図６は、本発明によるイメージセンサを用いた画像入力システムの一例である。本画像入力システム２００は、密着型イメージセンサユニット２０５中の光電変換装置や光源を電気的に駆動するためのセンサ駆動手段２０１、密着型イメージセンサユニットから出力される信号の信号処理を行う信号処理手段２０２、密着型イメージセンサユニット２０５の副走査方向の位置を制御するセンサ位置制御手段２０３、及び上記電気部品に電源電圧を供給する電源手段２０４を主体に構成され、さらに、制御回路としてのＣＰＵによりその動作が制御される構成となっている。そして、例えば、ライン２３がシールド６′を基準電位に保持するための基準電圧を与える電源ライン（又は接地ライン）になっており、電源手段２０４から基準電圧の供給を受ける。
【００８０】
尚、本実施形態においてセンサ位置制御手段２０３は例えば、ステッピングモータ、シャフト、ベルト等の機構部品を組み合わせて構成することができる。また、本実施形態においては、原稿をガラス板の上面を有する原稿台上に配して、イメージセンサを副走査方向に移動させることにより走査する例を示しているが、イメージセンサを固定し、原稿を透明ガラス板１０５と不図示の原稿押さえ部材の間にはさんで副走査方向に移動させる方式、いわゆる、シートフィード方式の画像読み取りシステムの場合にも適用できる。この場合の原稿保持手段は、透明ガラス板１０５及び原稿押さえ部材となる。
【００８１】
ここで、本実施形態及び比較例による光電変換装置を用いて密着型イメージセンサを形成し、上記の画像入力システムに適用して画像を読み取った結果、比較例の密着型イメージセンサによる読み取り画像は、副走査方向に対して垂直に周期的な横縞が現れたが、本実施例の密着型イメージセンサによる読み取り画像には縞状の不具合は発生しなかった。
【００８２】
すなわち、図６に示した画像入力システムにおいては、電源手段２０４やセンサ位置制御手段２０３等から放射されるノイズや画像入力システム２００の外部から放射される低周波ノイズによって画像品質が劣化するという問題が解消された。
【００８３】
換言すれば本実施形態により、画像読み取り機器に用いる電源や駆動系の放射ノイズ対策の設計マージンを大きくすることが可能となるため、高品質な画像を得ることができる画像入力システムが安価に実現できる。
【００８４】
［実施形態３］
図７は本発明の受光素子の平面構造を、図８は図７のＣ−Ｃ′部における断面構造を示す。
【００８５】
本実施例においては、実施形態１と異なる受光素子に本発明を適用した例である。図７において、画素領域１中に受光素子となる埋込ホトダイオードのｐ型領域１８が形成され、このホトダイオードのｐ型領域１８中に形成されたｐ＋  型領域１１は、リセットＭＯＳトランジスタ３のドレイン、及びソースホロアＭＯＳトランジスタ４のゲートに第１金属層で形成される配線５により電気的に接続されている。また、受光素子の画素領域１は第２金属層で形成される遮光層６により開口部が規定され、かつこの遮光層６は電源に接続され、所望の基準電位に固定されている。
【００８６】
図８において、ｐ型半導体基板１７に設けられたｎ型領域１９の画像領域１中にｐ型領域１８が形成され、さらにそのうちｐ型領域１８内にはｐ＋  型領域１１が島状に設けられている。
【００８７】
また、ｐ型領域１８の表面には、ｐ型領域１８をその上の絶縁層下面から離すためのｎ＋  型表面領域２０が設けられ、この領域２０は画素領域の周知部でｎ型領域１９に隣接し、電気的に接続されている。
【００８８】
従って、ｐ型領域１８とｎ型領域１９、及びｎ＋  型表面領域２０とのｐｎ接合によってホトダイオードが形成されており、ホトダイオードで光電変換された光キャリアのうち正孔はｐ＋  型領域１１に収集され、第１金属層で形成される配線５の電位を変化せしめる。
【００８９】
さらに、ｐ型領域１１は第１金属層で形成される配線５により電気的に接続され、配線５の上部には絶縁層７を介して第２金属層で形成される開口部内シールド６′が設けられ、第２金属層の上部には保護膜１２が設けられている。
【００９０】
ここで、図８において、受光素子の容量を低減するため、受光素子の動作中においてｎ型領域１９とｎ＋  型表面領域２０で挟まれたｐ型領域１８は空乏化するようにおのおのの濃度を設定している。
【００９１】
図７、図８に示した光電変換装置と、シールド６′を設けていない比較例による光電変換装置について、図３に示した回路を構成し、これらの光電変換装置の放射ノイズに対する影響を比較した結果、実施形態１の場合と同様の効果が得られた。
【００９２】
図９は本発明の別の実施形態による光電変換装置の画素領域とその近傍の断面図である。
【００９３】
シールド６′の巾Ｗ１を、配線５の巾Ｗ２よりも若干広くした点が図１の構成とは異なる点である。勿論Ｗ１＝Ｗ２としてもよい。
【００９４】
本発明に用いられる第１及び第２の金属層５，６，６′としては金、アルミニウム、銅、モリブデン、タングステン、チタン、タンタル等の金属からなる単一の層又は積層体が用いられる。或いは、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、ＴｉＷ、ＷＭｏ等の他の上記金属を主成分とする合金であってもよい。
【００９５】
又、本発明に用いられる絶縁層７としては、ＣＶＤ法や塗布法により形成される酸化シリコン、酸化窒化シリコン等の絶縁体、或いは、フッ素含有酸化シリコンや有機絶縁体等の低誘電率絶縁体等により形成される。
【００９６】
更にｎ＋  領域１４は絶縁体又はｐ型の素子分離領域により置換可能である。
【００９７】
画素領域は開口サイズが一辺が１μｍ〜８０μｍ程の四角形又は多角形であり得る。シールドの巾は０．１８μｍ〜２０μｍ程であり得る。
【００９８】
尚、以上説明した各実施形態においては、ｎ−  型領域１０中にｐ＋  型領域１１を島状に設けることによりホトダイオードを形成しているが、導電型を全て逆にしてｐ型領域中にｎ型領域を設けることによりホトダイオードを形成しても構わない。
【００９９】
更に、ｐ＋  型領域１１は必ずしも正方形の島状である必要はなく、例えば長方形や十字型、リング状等の形状も適用可能であり、キャリア収集特性と受光部容量を考慮し、最適な特性が得られるように設計することができる。
【０１００】
【発明の効果】
以上示したように、本発明の構成により、放射ノイズ、特に電源ノイズ等に代表される低周波の放射ノイズの影響を受けにくい、高品質な画像読み取りが可能な受光素子を実現することが可能となり、本発明を適用することにより、光電変換装置や密着型イメージセンサ、画像入力システム等のコストダウンを実現し、それと同時に画像の高品質化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における受光素子の平面構造図である。
【図２】図１におけるＡ−Ａ′部の断面構造図である。
【図３】本発明による光電変換装置の回路構成図である。
【図４】駆動タイミングチャートである。
【図５】本発明の第２の実施形態における密着型イメージユニットの断面図である。
【図６】本発明の第２の実施形態における画像入力システムのブロック図である。
【図７】本発明の第３の実施形態における受光素子の平面構造図である。
【図８】図７におけるＣ−Ｃ′部の断面構造図である。
【図９】本発明の別の実施形態による光電変換装置の画素領域とその近傍の断面図である。
【符号の説明】
１  画素領域（開口部）
２  ホトダイオード
３  リセットＭＯＳトランジスタ（回路素子）
４  ソースホロアＭＯＳトランジスタ
５  配線
６、６′  導電体（遮光層）
７  絶縁体
１０  ｎ−  型領域（第１半導体領域）
１１  ｐ＋  型領域（第２半導体領域）
１２  保護膜
１３  ｎ＋  型埋め込み領域
１４  ｎ＋  領域
１６  ｎ型半導体基板
【図１】
0003554244.tif 000006
【図２】
0003554244.tif 000007
【図３】
0003554244.tif 000008
【図４】
0003554244.tif 000009
【図５】
0003554244.tif 000010
【図６】
0003554244.tif 000011
【図７】
0003554244.tif 000012
【図８】
0003554244.tif 000013
【図９】
0003554244.tif 000014