(57)【特許請求の範囲】
【請求項１】
２つのｎビット（ｎは正の整数）の２進数Ａ，Ｂの大小比較を行う演算方法であって、
ビット０からビット（ｋ−１）（ｋは正の整数，０＜ｋ＜ｎ）までのビット範囲で、前記２進数Ａと、前記２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出し、
ビットｋからビット（ｎ−１）までのビット範囲で、前記２進数Ａと前記２進数Ｂの大小関係を検出し、
前記大小関係の検出結果と前記キャリーの検出結果から、前記２進数Ａと前記２進数Ｂの大小関係を判定して出力することを特徴とする大小比較方法。
【請求項２】
前記２つのｎビットの２進数Ａ，Ｂが２の補数表現される符号付き２進数であり、ビットｋからビット（ｎ−１）までのビット範囲で、前記２進数Ａ，Ｂの大小関係を検出する際に、
前記２進数Ａの最上位ビットである（ｎ−１）ビットが正の符号を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが負の符号を示す場合はＡ大なりＢと判定し、前記２進数Ａの最上位ビットである（ｎ−１）ビットが負の符号を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが正の符号を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定し、前記２進数Ａの（ｎ−２）ビットが値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定し、前記２進数Ａの（ｎ−３）ビットが値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定することを特徴とする請求項１に記載の大小比較方法。
【請求項３】
前記２つのｎビットの２進数Ａ，Ｂが符号無し２進数であり、ビットｋからビット（ｎ−１）までのビット範囲で、前記２進数Ａ，Ｂの大小関係を検出する際に、
前記２進数Ａの最上位ビットである（ｎ−１）ビットが値“１”を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが値“０”を示す場合はＡ大なりＢと判定し、前記２進数Ａの最上位ビットである（ｎ−１）ビットが値“０”を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定し、前記２進数Ａの（ｎ−２）ビットが値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定し、前記２進数Ａの（ｎ−３）ビットが値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定することを特徴とする請求項１に記載の大小比較方法。
【請求項４】
ビットｋからビット（ｎ−１）までのビット範囲で、前記２進数Ａ，Ｂの大小関係を検出する際に、
前記２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、前記制御信号が前記パッシブであれば前記２進数Ａ，Ｂを２の補数表現として大小関係を検出して出力し、前記制御信号が前記アクティブであれば前記２進数Ａ，Ｂを符号無し２進数として大小関係を検出して出力することを特徴とする請求項１に記載の大小比較方法。
【請求項５】
前記２進数Ａ，Ｂの大小関係を判定する際に、
前記ビットｋからビット（ｎ−１）までのビット範囲での大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければ前記キャリーの検出結果により、キャリーが検出されればＡ大なりＢあるいはＡとＢは等しいと判定し、キャリーが検出されなければＡ小なりＢと判定することを特徴とする請求項１に記載の大小比較方法。
【請求項６】
ビット０からビット（ｋ−１）までのビット範囲で、前記２進数Ａと、前記２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出する際に、
前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、前記最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、前記第１のキャリーが発生する場合も含めて総ての発生するキャリーを含むビット（ｋ−１）の第２のキャリーを検出し、
前記ビットｋからビット（ｎ−１）までのビット範囲での大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければ前記キャリーの検出結果により、前記第１のキャリーが検出されればＡとＢは等しいと判定し、前記第１のキャリーが検出されずかつ前記第２のキャリーが検出されればＡ大なりＢと判定し、前記第１のキャリーと前記第２のキャリーがともに検出されなければＡ小なりＢと判定することを特徴とする請求項１に記載の大小比較方法。
【請求項７】
ビット０からビット（ｋ−１）までのビット範囲で、前記２進数Ａと、前記２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出する際に、
前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、前記最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、前記第１のキャリーが発生する場合以外で発生するキャリーを含むビット（ｋ−１）の第２のキャリーを区別して検出し、
前記ビットｋからビット（ｎ−１）までのビット範囲での大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければ前記キャリーの検出結果により、前記第１のキャリーが検出されればＡとＢは等しいと判定して出力し、前記第２のキャリーが検出されればＡ大なりＢと判定して出力し、前記第１のキャリーと前記第２のキャリーがともに検出されなければＡ小なりＢと判定して出力することを特徴とする請求項１に記載の大小比較方法。
【請求項８】
２つのｎビットの２進数Ａ，Ｂの大小比較を行う演算装置であって、
ビット０からビット（ｋ−１）までのビット範囲で、前記２進数Ａと、前記２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出し出力するキャリー検出手段と、
ビットｋからビット（ｎ−１）までのビット範囲で、前記２進数Ａと前記２進数Ｂの大小関係を検出し、Ａ大なりＢの場合にアクティブになるＡ＞Ｂ検出信号と、Ａ小なりＢの場合にアクティブになるＡ＜Ｂ検出信号とを出力し、前記２進数Ａと前記２進数Ｂの大小関係が検出できなければ前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号が両方ともパッシブになる大小検出手段と、
前記大小検出手段の出力と前記キャリー検出手段の出力から、前記２進数Ａと前記２進数Ｂの大小関係を判定し、Ａ大なりＢあるいはＡとＢが等しい場合にパッシブになり、Ａ小なりＢの場合にアクティブになる大小比較判定信号を出力する判定手段とを備えたことを特徴とする大小比較装置。
【請求項９】
前記大小検出手段は、
前記２つのｎビットの２進数Ａ，Ｂが２の補数表現される符号付き２進数であるとき、前記２進数Ａの最上位ビットである（ｎ−１）ビットが正の符号を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが負の符号を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの最上位ビットである（ｎ−１）ビットが負の符号を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが正の符号を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの（ｎ−２）ビットが値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの（ｎ−３）ビットが値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定して前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号とをともにパッシブにして出力することを特徴とする請求項８に記載の大小比較装置。
【請求項１０】
前記大小検出手段は、
前記２つのｎビットの２進数Ａ，Ｂが符号無し２進数であるとき、前記２進数Ａの最上位ビットである（ｎ−１）ビットが値“１”を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが値“０”を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの最上位ビットである（ｎ−１）ビットが値“０”を示し、前記２進数Ｂの最上位ビットである（ｎ−１）ビットが値“１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの（ｎ−２）ビットが値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブにして出力し、前記２進数Ａの（ｎ−３）ビットが値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行し、
前記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定して前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号とをともにパッシブにして出力することを特徴とする請求項８に記載の大小比較装置。
【請求項１１】
前記大小検出手段は、
前記２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、前記２進数Ａ，Ｂの最上位ビットであるビット（ｎ−１）のデータを入れ替える手段を備えることを特徴とする請求項８に記載の大小比較装置。
【請求項１２】
前記大小検出手段は、
前記２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、前記２進数Ａの（ｎ−１）ビットが値“１”を示し、前記２進数Ｂの（ｎ−１）ビットが値“０”を示す場合にアクティブとなる信号と、前記２進数Ａの（ｎ−１）ビットが値“０”を示し、前記２進数Ｂの（ｎ−１）ビットが値“１”を示す場合にアクティブとなる信号とを入れ替えて出力する手段を備えることを特徴とする請求項８に記載の大小比較装置。
【請求項１３】
前記判定手段は、
前記大小検出手段の出力である前記Ａ＜Ｂ検出信号がアクティブの時はアクティブになり、前記Ａ＞Ｂ検出信号がアクティブの時はパッシブになり、前記Ａ＜Ｂ検出信号と前記Ａ＞Ｂ検出信号がともにパッシブの時は前記キャリー検出手段の出力がパッシブであればアクティブになり、前記キャリー検出手段の出力がアクティブであればパッシブになる大小比較判定信号を出力することにより前記２進数Ａと前記２進数Ｂの大小関係を判定することを特徴とする請求項８に記載の大小比較装置。
【請求項１４】
前記キャリー検出手段は、
前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、前記最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、前記第１のキャリーが発生する場合も含めて総ての発生するキャリーを含むビット（ｋ−１）の第２のキャリーとを検出して出力し、
前記判定手段は、
前記大小検出手段において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、前記キャリー検出手段の出力である前記第１のキャリーが検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号を出力し、前記第１のキャリーが検出されずかつ前記第２のキャリーが検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号を出力し、前記第１のキャリーと前記第２のキャリーがともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号を出力することを特徴とする請求項８に記載の大小比較装置。
【請求項１５】
前記キャリー検出手段は、
前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、前記最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、前記第１のキャリーが発生する場合以外で発生するキャリーを含むビット（ｋ−１）の第２のキャリーとを検出して出力し、
前記判定手段は、
前記大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、前記キャリー検出手段の出力である前記第１のキャリーが検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号を出力し、前記第２のキャリーが検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号を出力し、前記第１のキャリーと前記第２のキャリーがともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号を出力することを特徴とする請求項８に記載の大小比較装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つの２進数の大小比較方法および装置に関するものである。
【０００２】
【従来の技術】
従来の大小比較方法としては、比較する２つの２進数Ａ，Ｂの減算（Ａ−Ｂ）を行った場合のキャリー伝播を検出することにより、上記２つの２進数の大小関係を判定する方法がある。この方法は、例えば、特開平６−２５０８２１号公報に示されている。この特開平６−２５０８２１号公報に記載の従来例では、キャリー伝播により最上位ビットのキャリーを検出したらＡ大なりＢと判定している。
【０００３】
また、比較する２つの２進数の各ビット毎の大小関係を検出し、その検出結果を元に上記２つの２進数の大小関係を判定する方法がある。この方法は、例えば、特開平１０−１５４０６６号公報に示されている。この特開平１０−１５４０６６号公報に記載の従来例では、最上位ビットのビットの比較を行い、大小関係が検出できなければ１ビット下位のビットで比較を行う、というように順次各ビットの比較を最下位ビットまで行うことにより２つの２進数の大小関係を判定している。
【０００４】
【発明が解決しようとする課題】
しかしながら、特開平６−２５０８２１号公報に記載の従来例では、検出するデータのビット幅が大きくなればなるほど最下位ビットから最上位ビットまでのキャリー伝播にかかる遅延が大きくなるし、その遅延を縮小するために回路の並列化を進めれば回路規模が大きくなるという問題点を有していた。
【０００５】
一方、特開平１０−１５４０６６号公報に記載の従来例でも同様のことが言え、検出するデータのビット幅が大きくなればなるほど最上位ビットから最下位ビットまでの情報伝播にかかる遅延が大きくなるし、その遅延を縮小するために回路の並列化を進めれば回路規模が大きくなるという問題点を有していた。
【０００６】
本発明は、上記問題点を解決するもので、回路規模が小さく演算時間の短い大小比較方法と大小比較装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の大小比較方法および装置は、２つの２進数Ａ，Ｂの大小比較を行う際に、最上位ビットからは下位の方向へ順次ビットの大小比較を行い、最下位ビットから上位の方向へ上記２進数Ａから上記２進数Ｂを減算した場合のキャリー伝播の検出を行い、上記大小比較結果と上記キャリー伝播結果から上記２進数ＡとＢの大小関係を判定することにより、回路規模を小さく、かつ演算時間を短くする。
【０００８】
具体的には、本発明の大小比較方法は、２つのｎビット（ｎは正の整数）の２進数Ａ，Ｂの大小比較を行う際に、ビット０（最下位ビット）からビット（ｋ−１）（ｋは正の整数，０＜ｋ＜ｎ）までのビット範囲で、２進数Ａから２進数Ｂを減算した場合のキャリー伝播を検出し、つまり２進数Ａと、２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出し、ビットｋからビット（ｎ−１）（最上位ビット）までのビット範囲で、２進数Ａと２進数Ｂの大小関係を最上位ビットから下位ビットの方向に検出し、大小関係の検出結果とキャリーの検出結果から、２進数Ａと２進数Ｂの大小関係を判定して出力することを特徴とする。
【０００９】
これにより、最下位ビットからのキャリー伝播検出と、最上位ビットから順次大小関係検出とを同時に並列に実行することができ、演算時間を大幅に短縮することができ、しかも回路規模の増加は小さく抑えることができる。なお、上記２進数Ａ，Ｂの上位ビットと下位ビットの区分けは、大小比較とキャリー伝搬の各々の処理時間を考慮して、両方の処理時間がほぼ等しくなるように決定するのが好ましく、ちょうど真ん中で行う必要はない。また、特に両方の処理時間がほぼ等しくなるように決定する必要はない。どのように上位ビットと下位ビットの区分けを設定しても、上記の大小比較とキャリー伝搬を同時に並列に実行することで、大小比較とキャリー伝搬の何れか片方のみを行う場合に比べて処理時間の短縮を図ることができる。
【００１０】
大小検出は２進数ＡとＢが２の補数表現される符号付き２進数であるとき、つぎのように行うことが好ましい。
【００１１】
２進数Ａの最上位ビットである（ｎ−１）ビットが正の符号を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが負の符号を示す場合はＡ大なりＢと判定し、２進数Ａの最上位ビットである（ｎ−１）ビットが負の符号を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが正の符号を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１２】
２進数Ａの（ｎ−２）ビットが値“１”を示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定し、２進数Ａの（ｎ−２）ビットが値“０”を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１３】
２進数Ａの（ｎ−３）ビットが値“１”を示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定し、２進数Ａの（ｎ−３）ビットが値“０”を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１４】
上記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定する。
【００１５】
大小検出は２進数ＡとＢが符号無し２進数であるとき、つぎのように行うことが好ましい。
【００１６】
２進数Ａの最上位ビットである（ｎ−１）ビットが値“１”を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが値“０”を示す場合はＡ大なりＢと判定し、２進数Ａの最上位ビットである（ｎ−１）ビットが値“０”を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１７】
２進数Ａの（ｎ−２）ビットが値“１”を示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定し、２進数Ａの（ｎ−２）ビットが値“０”を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１８】
２進数Ａの（ｎ−３）ビットが値“１”を示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定し、２進数Ａの（ｎ−３）ビットが値“０”を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００１９】
上記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定する。
【００２０】
また、ビットｋからビット（ｎ−１）までのビット範囲で、２進数Ａ，Ｂの大小関係を検出する際に、２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、制御信号がパッシブであれば２進数Ａ，Ｂを２の補数表現として大小関係を検出して出力し、制御信号がアクティブであれば２進数Ａ，Ｂを符号無し２進数として大小関係を検出して出力することが好ましい。
【００２１】
さらに、２進数Ａ，Ｂの大小関係を判定する際に、ビットｋからビット（ｎ−１）までのビット範囲での大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければキャリーの検出結果により、キャリーが検出されればＡ大なりＢあるいはＡとＢは等しいと判定し、キャリーが検出されなければＡ小なりＢと判定することが好ましい。
【００２２】
また、ビット０からビット（ｋ−１）までのビット範囲で、２進数Ａと、２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出する際に、２進数Ａと２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、第１のキャリーが発生する場合も含めて総ての発生するキャリーを含むビット（ｋ−１）の第２のキャリーを検出し、ビットｋからビット（ｎ−１）までのビット範囲での大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければキャリーの検出結果により、第１のキャリーが検出されればＡとＢは等しいと判定し、第１のキャリーが検出されずかつ第２のキャリーが検出されればＡ大なりＢと判定し、第１のキャリーと第２のキャリーがともに検出されなければＡ小なりＢと判定することが好ましい。
【００２３】
このことにより、Ａ大なりＢとＡ小なりＢとＡとＢは等しいという３つの状態を判定することができるようになる。
【００２４】
同じ効果を得るため、ビット０からビット（ｋ−１）までのビット範囲で、２進数Ａと、２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出する際に、２進数Ａと２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、第１のキャリーが発生する場合以外で発生するキャリーを含むビット（ｋ−１）の第２のキャリーを区別して検出し、ビットｋからビット（ｎ−１）までのビット範囲での大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されなければキャリーの検出結果により、第１のキャリーが検出されればＡとＢは等しいと判定して出力し、第２のキャリーが検出されればＡ大なりＢと判定して出力し、第１のキャリーと第２のキャリーがともに検出されなければＡ小なりＢと判定して出力するようにしてもよい。
【００２５】
本発明の大小比較装置は、２つのｎビットの２進数Ａ，Ｂの大小比較を行う際に、ビット０（最下位ビット）からビット（ｋ−１）までのビット範囲で、２進数Ａから２進数Ｂを減算した場合のキャリー伝播の検出を行う、つまり２進数Ａと、２進数Ｂのビット反転と、最下位ビットの桁位置における値“１”とを加えた場合に発生するビット（ｋ−１）のキャリーを検出し出力するキャリー検出手段と、最上位ビットからＫビットの範囲で、下位方向へ順次ビットの大小比較を行う大小検出手段と、大小検出手段の出力とキャリー検出手段の出力から２進数ＡとＢの大小関係を判定する判定手段を備えていることを特徴とする。
【００２６】
これにより、最下位ビットからのキャリー伝播検出と、最上位ビットから順次大小関係検出を同時に並列に実行することができ、演算時間を大幅に短縮することができ、しかも回路規模の増加は小さく抑えることができる。なお、上記２進数Ａ，Ｂの上位ビットと下位ビットの区分けは、大小比較とキャリー伝搬の各々の処理時間を考慮して、両方の処理時間がほぼ等しくなるように決定するのが好ましく、ちょうど真ん中で行う必要はない。また、特に両方の処理時間がほぼ等しくなるように決定する必要はない。どのように上位ビットと下位ビットの区分けを設定しても、上記の大小比較とキャリー伝搬を同時に並列に実行することで、大小比較とキャリー伝搬の何れか片方のみを行う場合に比べて処理時間の短縮を図ることができる。
【００２７】
上記の大小検出手段は、ビットｋからビット（ｎ−１）（最上位ビット）までのビット範囲で、２進数Ａと２進数Ｂの大小関係を検出し、Ａ大なりＢの場合にアクティブになるＡ＞Ｂ検出信号と、Ａ小なりＢの場合にアクティブになるＡ＜Ｂ検出信号とを出力し、２進数Ａと２進数Ｂの大小関係が検出できなければＡ＞Ｂ検出信号とＡ＜Ｂ検出信号が両方ともパッシブになるように構成されていることが好ましい。
【００２８】
また、判定手段は、大小検出手段の出力とキャリー検出手段の出力から、２進数Ａと２進数Ｂの大小関係を判定し、Ａ大なりＢあるいはＡとＢが等しい場合にパッシブになり、Ａ小なりＢの場合にアクティブになる大小比較判定信号を出力するように構成されていることが好ましい。
【００２９】
大小検出手段の内部構成は２進数ＡとＢが２の補数表現される符号付き２進数であるとき、つぎのように構成されていることが好ましい。
【００３０】
２つのｎビットの２進数Ａ，Ｂが２の補数表現される符号付き２進数であるとき、２進数Ａの最上位ビットである（ｎ−１）ビットが正の符号を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが負の符号を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの最上位ビットである（ｎ−１）ビットが負の符号を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが正の符号を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３１】
２進数Ａの（ｎ−２）ビットが値“１”を示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの（ｎ−２）ビットが値“０”を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３２】
２進数Ａの（ｎ−３）ビットが値“１”を示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの（ｎ−３）ビットが値“０”を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３３】
上記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定してＡ＞Ｂ検出信号とＡ＜Ｂ検出信号とをともにパッシブにして出力する。
【００３４】
また、大小検出手段の内部構成は２進数ＡとＢが符号無し２進数であるとき、つぎのように構成されていることが好ましい。
【００３５】
２つのｎビットの２進数Ａ，Ｂが符号無し２進数であるとき、２進数Ａの最上位ビットである（ｎ−１）ビットが値“１”を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが値“０”を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの最上位ビットである（ｎ−１）ビットが値“０”を示し、２進数Ｂの最上位ビットである（ｎ−１）ビットが値“１”を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３６】
２進数Ａの（ｎ−２）ビットが値“１”を示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの（ｎ−２）ビットが値“０”を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３７】
２進数Ａの（ｎ−３）ビットが値“１”を示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出力し、２進数Ａの（ｎ−３）ビットが値“０”を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブにして出力し、それ以外の組合せでは大小関係未検出として１ビット下位データでの大小関係検出に移行する。
【００３８】
上記の大小関係検出をｋビットまで順次行い、ｋビットでも大小関係を検出できない場合は大小関係未検出と判定してＡ＞Ｂ検出信号とＡ＜Ｂ検出信号とをともにパッシブにして出力する。
【００３９】
さらに、２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、２進数Ａ，Ｂの最上位ビットであるビット（ｎ−１）のデータを入れ替える手段を備えるように構成することが好ましい。
【００４０】
このことにより、２の補数表現の２進数と符号無し２進数の両方に対応できる大小比較装置が得られる。
【００４１】
またつぎのように構成しても同様の効果が得られる。２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、符号無し２進数であればアクティブになる制御信号により、２進数Ａの（ｎ−１）ビットが値“１”を示し、２進数Ｂの（ｎ−１）ビットが値“０”を示す場合にアクティブとなる信号と、２進数Ａの（ｎ−１）ビットが値“０”を示し、２進数Ｂの（ｎ−１）ビットが値“１”を示す場合にアクティブとなる信号とを入れ替えて出力する手段を備えるように構成する。
【００４２】
また、判定手段は、大小検出手段の出力であるＡ＜Ｂ検出信号がアクティブの時はアクティブになり、Ａ＞Ｂ検出信号がアクティブの時はパッシブになり、Ａ＜Ｂ検出信号とＡ＞Ｂ検出信号がともにパッシブの時はキャリー検出手段の出力がパッシブであればアクティブになり、キャリー検出手段の出力がアクティブであればパッシブになる大小比較判定信号を出力するように構成されていることが好ましい。
【００４３】
ここで、キャリー検出手段は、２進数Ａと２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、第１のキャリーが発生する場合も含めて総ての発生するキャリーを含むビット（ｋ−１）の第２のキャリーとを検出して出力するように構成されていることが好ましい。
【００４４】
このとき、判定手段は、大小検出手段において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、キャリー検出手段の出力である第１のキャリーが検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号を出力し、第１のキャリーが検出されずかつ第２のキャリーが検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号を出力し、第１のキャリーと第２のキャリーがともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号を出力するように構成されていることが好ましい。
【００４５】
このことにより、Ａ大なりＢとＡ小なりＢとＡとＢは等しいという３つの状態を判定することができるようになる。
【００４６】
同じ効果を得るため、キャリー検出手段は、２進数Ａと２進数Ｂがビット０からビット（ｋ−１）までのビット範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーと、第１のキャリーが発生する場合以外で発生するキャリーを含むビット（ｋ−１）の第２のキャリーとを検出して出力するように構成してもよい。
【００４７】
このとき、判定手段は、大小関係検出において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、キャリー検出手段の出力である第１のキャリーが検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号を出力し、第２のキャリーが検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号を出力し、第１のキャリーと第２のキャリーがともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号を出力するように構成されていることが好ましい。
【００４８】
【発明の実施の形態】
〔第１の実施の形態〕
以下、本発明の第１の実施の形態について、図面を参照しながら説明する。
【００４９】
図１は本発明の第１の実施の形態における大小比較装置の構成を示すブロック図である。図１において、値Ａ（０），Ａ（１），…，Ａ（７），Ｂ（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そのうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値を示す。
【００５０】
キャリー検出手段１０は、ビット０からビット３までの範囲で、２進数Ａと、２進数Ｂのビット反転と、ビット０における値“１”とを加えた場合に生じるビット３のキャリーを検出する。大小検出手段２０は、ビット４からビット７までの範囲で、２進数Ａと２進数Ｂの大小関係を検出する。判定手段３０は、キャリー検出手段１０の出力と大小検出手段２０の出力とから、２進数Ａと２進数Ｂの大小関係を判定して出力する。
【００５１】
なお、図中の制御信号ＣＮＴは、２進数Ａ，Ｂが２の補数表現される数ならばパッシブであり、符号無し２進数ならばアクティブである制御信号である。
【００５２】
以上のように構成された大小比較装置について、その動作を説明する。
【００５３】
キャリー検出手段１０は、ビット０からビット３までの範囲で、２進数Ａと、２進数Ｂのビット反転と、ビット０における値“１” とを加えた場合に生じるビット３のキャリーを検出し、ビット３のキャリー信号Ｃ（３）として出力する。
【００５４】
一方、大小検出手段２０は、ビット４からビット７までの範囲で、２進数Ａと２進数Ｂの大小比較を行い、Ａ大なりＢならばビット４のＡ＞Ｂ検出信号ＢＧ（４）をアクティブにし、Ａ小なりＢならばビット４のＡ＜Ｂ検出信号ＳＬ（４）をアクティブにし、Ａ大なりＢの状態とＡ小なりＢの状態の両方とも検出できなければビット４のＡ＞Ｂ検出信号ＢＧ（４）とビット４のＡ＜Ｂ検出信号ＳＬ（４）の両方をパッシブにする。
【００５５】
判定手段３０は、ビット３のキャリー信号Ｃ（３）とビット４のＡ＞Ｂ検出信号ＢＧ（４）とビット４のＡ＜Ｂ検出信号ＳＬ（４）から、２進数Ａと２進数Ｂの大小関係を判定して大小比較判定信号ＪＧとして出力する。
【００５６】
その際の判定手段３０から出力される大小比較判定信号ＪＧは、ビット４のＡ＜Ｂ検出信号ＳＬ（４）がアクティブの時はアクティブになり、ビット４のＡ＞Ｂ検出信号ＢＧ（４）がアクティブの時はパッシブになり、ビット４のＡ＜Ｂ検出信号ＳＬ（４）とビット４のＡ＞Ｂ検出信号ＢＧ（４）がともにパッシブの時はビット３のキャリー信号Ｃ（３）がパッシブであればアクティブになり、ビット３のキャリー信号Ｃ（３）がアクティブであればパッシブになる。
【００５７】
以上のようにして出力される大小比較判定信号ＪＧは、Ａ大なりＢあるいはＡとＢが等しければパッシブになり、Ａ小なりＢならばアクティブになり、２進数Ａと２進数Ｂの大小関係を示す。
【００５８】
このようにして、２進数Ａと２進数Ｂの大小比較を行う際に、最下位ビットから上位の方向へはキャリー伝播を検出し、最上位ビットから下位の方向へは大小関係の情報を検出することにより、２種類の処理を並行して実行することができ、演算時間を大幅に削減することができ、しかも回路規模としては小さいものでよい。
【００５９】
以下では、本実施の形態における構成要素の内部構成と動作の詳細について、さらに図２から図１１までの各図を参照しながら説明する。
【００６０】
図２は図１中のキャリー検出手段１０の内部構成を示すブロック図である。このキャリー検出手段１０は、８ビットのうちの下位４ビット分のキャリー検出を行うので、最下位ビット用の１個のキャリー検出要素１００（０）とそれ以外の上位ビット用の３個のキャリー検出要素１０１（１），１０１（２），１０１（３）とで構成される。
【００６１】
キャリー検出要素１００（０）は、２進数Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、ビット０のキャリー信号Ｃ（０）を出力する。
【００６２】
キャリー検出要素１０１（１）は、２進数Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０のキャリー信号Ｃ（０）とが入力され、ビット１のキャリー信号Ｃ（１）を出力する。
【００６３】
キャリー検出要素１０１（２）は、２進数Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１のキャリー信号Ｃ（１）とが入力され、ビット２のキャリー信号Ｃ（２）を出力する。
【００６４】
キャリー検出要素１０１（３）は、２進数Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２のキャリー信号Ｃ（２）とが入力され、ビット３のキャリー信号Ｃ（３）を出力する。
【００６５】
上記図２のキャリー検出手段１０の構成で、遅延が最もクリティカルになるのは最下位ビットからキャリーが伝播してビット３のキャリー信号Ｃ（３）がアクティブになるときである。
【００６６】
図３は図２中のキャリー検出要素１００（０）の回路図である。このキャリー検出要素１００（０）は、アンド回路１００１とノット回路１００２とで構成されている。
【００６７】
このキャリー検出要素１００（０）では、２進数Ａのビット０の値Ａ（０）が値“１”で、かつ２進数Ｂのビット０の値Ｂ（０）が値“０”ならば、ビット０のキャリー信号Ｃ（０）がアクティブになりキャリーが発生する。また、２進数Ａのビット０の値Ａ（０）が値“１”で、かつ２進数Ｂのビット０の値Ｂ（０）が値“１”がならば、ビット０のキャリー信号Ｃ（０）がアクティブになりキャリーが発生する。さらに、２進数Ａのビット０の値Ａ（０）が値“０”で、かつ２進数Ｂのビット０の値Ｂ（０）が値“０”がならば、ビット０のキャリー信号Ｃ（０）がアクティブになりキャリーが発生する。また、２進数Ａのビット０の値Ａ（０）が値“０”で、かつ２進数Ｂのビット０の値Ｂ（０）が値“１”がならば、ビット０のキャリー信号Ｃ（０）がパッシブになりキャリーが発生しない。
【００６８】
この回路は、ビット０の桁位置に値“１”を加える場合を想定するので、後述の上位のビットのキャリー検出要素１０１（１），１０１（２），１０１（３）の回路に比べ簡略化されている。
【００６９】
図４は図２中のキャリー検出要素１０１（ｉ）（ただし、ｉ＝１，２，３）の回路図である。このキャリー検出要素１０１（ｉ）は、アンド回路１０１１，１０１２，１０１３とオア回路１０１４とで構成されている。
【００７０】
このキャリー検出要素１０１（ｉ）では、２進数Ａのビットｉの値Ａ（ｉ）が値“１”で、かつ２進数Ｂのビットｉの値Ｂ（ｉ）が値“０”ならば、ビットｉのキャリー信号Ｃ（ｉ）がアクティブになりキャリーが発生する。また、２進数Ａのビットｉの値Ａ（ｉ）が値“０”で、かつ２進数Ｂのビットｉの値Ｂ（ｉ）が値“１”でない時に、下位ビットからのキャリー入力であるキャリー信号Ｃ（ｉ−１）がアクティブであれば、キャリー信号Ｃ（ｉ）がアクティブになりキャリーが発生する。それ以外では、キャリー信号Ｃ（ｉ）はパッシブになりキャリーが発生しない。
【００７１】
容易に想像が付くように、図２中のキャリー検出要素１００（０）を図４に示したキャリー検出要素１０１（ｉ）（ただし、ｉ＝０）に置き換えてキャリー入力に値“１”を入力するように構成しても構わない。
【００７２】
図５は大小検出手段２０の構成を示すブロック図である。この大小検出手段２０は、８ビットのうちの上位４ビット分の大小検出を行うので、最上位ビット用の１個の大小検出要素２００（７）とそれ以外の下位ビット用の３個の大小検出要素２０１（６），２０１（５），２０１（４）とで構成される。
【００７３】
大小検出要素２００（７）は、２進数Ａ，Ｂのビット７の値Ａ（７），Ｂ（７）が入力され、ビット７のＡ＞Ｂ検出信号ＢＧ（７）およびＡ＜Ｂ検出信号ＳＬ（７）を出力する。
【００７４】
大小検出要素２０６（６）は、２進数Ａ，Ｂのビット６の値Ａ（６），Ｂ（６）とビット７のＡ＞Ｂ検出信号ＢＧ（７）およびＡ＜Ｂ検出信号ＳＬ（７）が入力され、ビット６のＡ＞Ｂ検出信号ＢＧ（６）およびＡ＜Ｂ検出信号ＳＬ（６）を出力する。
【００７５】
大小検出要素２０６（５）は、２進数Ａ，Ｂのビット５の値Ａ（５），Ｂ（５）とビット６のＡ＞Ｂ検出信号ＢＧ（６）およびＡ＜Ｂ検出信号ＳＬ（６）が入力され、ビット５のＡ＞Ｂ検出信号ＢＧ（５）およびＡ＜Ｂ検出信号ＳＬ（５）を出力する。
【００７６】
大小検出要素２０６（４）は、２進数Ａ，Ｂのビット４の値Ａ（４），Ｂ（４）とビット５のＡ＞Ｂ検出信号ＢＧ（５）およびＡ＜Ｂ検出信号ＳＬ（５）が入力され、ビット４のＡ＞Ｂ検出信号ＢＧ（４）およびＡ＜Ｂ検出信号ＳＬ（４）を出力する。
【００７７】
上記図５の大小検出手段２０の構成で、遅延が最もクリティカルになるのは最上位ビットから大小関係検出の情報が伝播し、ビット４から出力されるＡ＞Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信号ＳＬ（４）が確定するまでであることが分かる。
【００７８】
図６は２進数Ａと２進数Ｂが２の補数表現される符号付き２進数である場合の図５中の大小検出要素２００（７）の回路図である。この大小検出要素２００（７）は、アンド回路２００１，２００２で構成されている。ここで、２進数Ａと２進数Ｂは、符号付き２進数である場合、最上位ビットである符号ビットは正数の場合は値“０”をとり、負数の場合は値“１”をとる。
【００７９】
この大小検出回路２００（７）では、２進数Ａのビット７の値Ａ（７）が値“０”で、かつ２進数Ｂのビット７の値Ｂ（７）が値“１”ならば、Ａ＞Ｂ検出信号ＢＧ（７）がアクティブになり、さらに２進数Ａのビット７の値Ａ（７）が値“１”で、かつ２進数Ｂのビット７の値Ｂ（７）が値０ならば、Ａ＜Ｂ検出信号ＳＬ（７）がアクティブになり、それ以外ではＡ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）はともにパッシブになる。
【００８０】
図７は図５中の大小検出要素２０１（ｉ）（ただし、ｉ＝６，５，４）の回路図である。この大小検出要素２０１（ｉ）は、アンド回路２０１１，２０１２，２０１３とオア回路２０１４，２０１５とで構成されている。
【００８１】
この大小検出要素２０１（ｉ）では、１ビット上位からのＡ＜Ｂ検出信号ＳＬ（ｉ＋１）がアクティブならば、Ａ＜Ｂ検出信号ＳＬ（ｉ）はアクティブになり、さらに１ビット上位からのＡ＞Ｂ検出信号ＢＧ（ｉ＋１）がパッシブであり、かつ２進数Ａのビットｉの値Ａ（ｉ）が値“０”で、かつ２進数Ｂのビットｉの値Ｂ（ｉ）が値“１”ならば、Ａ＜Ｂ検出信号ＳＬ（ｉ）はアクティブになる。また、１ビット上位からのＡ＞Ｂ検出信号ＢＧ（ｉ＋１）がアクティブならば、Ａ＞Ｂ検出信号ＢＧ（ｉ）はアクティブになり、さらに２進数Ａのビットｉの値Ａ（ｉ）が値“１”で、かつ２進数Ｂのビットｉの値Ｂ（ｉ）が値“０”ならば、Ａ＞Ｂ検出信号ＢＧ（ｉ）はアクティブになる。
【００８２】
以上のことから、Ａ＞Ｂ検出信号ＢＧ（ｉ）はビットｉより上位で既にＡ大なりＢの状態が検出された場合にアクティブになり、Ａ＜Ｂ検出信号ＳＬ（ｉ）はビットｉより上位においてＡ小なりＢの状態がＡ大なりＢの状態検出よりも早く検出された場合（つまり、Ａ大なりＢが検出されたビットより上位のビットでＡ小なりＢが検出された場合）にアクティブになる。
【００８３】
図８は図２中の判定手段３０の回路図である。この判定手段３０は、アンド回路３０１とオア回路３０２とで構成されている。
【００８４】
この判定手段３０では、大小検出手段２０の出力であるビット４のＡ＜Ｂ検出信号ＳＬ（４）がアクティブならば、大小比較判定信号ＪＧがアクティブになり、さらにビット４のＡ＞Ｂ検出信号ＢＧ（４）がパッシブであり、かつキャリー検出手段１０の出力であるビット３のキャリー信号Ｃ（３）がパッシブであれば、大小比較判定信号ＪＧがアクティブになる。
【００８５】
以上のことから、ビット４のＡ＜Ｂ検出信号ＳＬ（４）がアクティブであれば、大小比較判定信号ＪＧがアクティブになり、ビット４のＡ＞Ｂ検出信号ＢＧ（４）がアクティブであれば、ビット４のＡ＜Ｂ検出信号ＳＬ（４）は必ずパッシブになり、大小比較判定信号ＪＧがパッシブになる。つまり、大小検出手段２０において、２進数Ａと２進数Ｂの大小関係が検出されれば、その結果が出力される。
【００８６】
また、ビット４のＡ＜Ｂ検出信号ＳＬ（４）とＡ＞Ｂ検出信号ＢＧ（４）がともにパッシブの時は、ビット３のキャリー信号Ｃ（３）がアクティブであれば、大小比較判定信号ＪＧがパッシブになり、ビット３のキャリー信号Ｃ（３）がパッシブであれば、大小比較判定信号ＪＧがアクティブになる。つまり、大小検出手段２０において２進数Ａと２進数Ｂの大小関係が検出されなければ、キャリー検出手段１０の出力であるビット３のキャリー信号Ｃ（３）で最終的に大小関係が決まる。
【００８７】
図９は２進数Ａと２進数Ｂが符号無し２進数である場合の図５中の大小検出要素２００（７）の回路図である。この大小検出要素２００（７）は、図６と同様に、アンド回路２００１，２００２で構成されている。図６との違いは、Ａ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）を取り出す位置が入れ替わったことである。
【００８８】
この大小検出回路２００（７）では、２進数Ａのビット７の値Ａ（７）が値“１”で、かつ２進数Ｂのビット７の値Ｂ（７）が値“０”ならば、Ａ＞Ｂ検出信号ＢＧ（７）がアクティブになり、さらに２進数Ａのビット７の値Ａ（７）が値“０”で、かつ２進数Ｂのビット７の値Ｂ（７）が値“１”ならば、Ａ＜Ｂ検出信号ＳＬ（７）がアクティブになり、それ以外ではＡ＞Ｂ検出信号ＢＧ（７）かつＡ＜Ｂ検出信号ＳＬ（７）はパッシブになる。
【００８９】
なお、２進数Ａと２進数Ｂが符号無し２進数である場合の図５中の大小検出要素２０１（ｉ）（ただし、ｉ＝６，５，４）については、図７と同じである。
【００９０】
図６と図９から、２進数Ａと２進数Ｂが２の補数表現される符号付き２進数である場合と２進数Ａと２進数Ｂが符号無し２進数である場合とで、図５中の大小検出要素２００（７）の回路は、ビット７のＡ＞Ｂ検出信号ＢＧ（７）の生成回路と、ビット７のＡ＜Ｂ検出信号ＳＬ（７）の生成回路が対称関係にあることが分かる。
【００９１】
そこで、２進数Ａの最上位ビットであるビット７の値Ａ（７）と２進数Ｂの最上位ビットであるビット７の値Ｂ（７）とを入れ替える機能か、もしくはＡ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）とを入れ替える機能のいずれかを備えれば、２の補数表現される符号付き２進数と符号無し２進数との両方に同時に対応できる。
【００９２】
図１０は、２進数Ａ，Ｂが２の補数表現される符号付き２進数であればパッシブになり、２進数Ａ，Ｂが符号無し２進数であればアクティブになる制御信号ＣＮＴにより、２進数Ａ，Ｂの最上位ビットであるビット７の値Ａ（７），Ｂ（７）のデータを入れ替える手段を備えた大小検出手段２１の構成を示すブロック図を示す。図１０において、制御信号ＣＮＴによって切り替えが行われるマルチプレクサ２０２，２０３が２進数Ａ，Ｂの最上位ビットであるビット７の値Ａ（７），Ｂ（７）のデータを入れ替える手段を構成している。その他は図５と同じである。
【００９３】
図１１は、上記の制御信号ＣＮＴにより、Ａ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）のを入れ替える手段を備えた大小関係検出手段２２の構成を示すブロック図である。図１１において、制御信号ＣＮＴによって切り替えが行われるマルチプレクサ２０４，２０５がＡ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）のを入れ替える手段を構成している。その他は図５と同じである。
【００９４】
以上の図１０または図１１の構成を採用することにより、２の補数表現の２進数と符号無し２進数の両方に対応できる大小比較装置が得られる。
【００９５】
以上のように、第１の実施の形態によれば、キャリー検出手段１０と大小検出手段２０，２１または２２と判定手段３０とを備えることにより、２進数Ａと２進数Ｂの大小比較を行う際に、最下位ビットから上位の方向へはキャリー伝播を検出し、最上位ビットから下位の方向へは大小関係の情報を検出することにより、並行して処理を実行することができ、演算時間を大幅に削減することができ、しかも回路規模は小さく抑えることができる。
【００９６】
また、本実施の形態では、キャリー検出手段１０と大小検出手段２０，２１または２２は、１桁ずつ情報が伝播して行く構成で示したが、キャリールックアヘッド構成のように検出回路を並列化することにより、さらに高速化することも可能である。ただし、このときは並列化のために、多少回路規模が増加する。
【００９７】
〔第２の実施の形態〕
以下本発明の第２の実施の形態について説明する。
【００９８】
図１２は本発明の第２の実施の形態における大小比較装置の構成を示すブロック図である。図１２において、Ａ（０），Ａ（１），…，Ａ（７），Ｂ（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そのうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値を示す。
【００９９】
キャリー検出手段１１は、ビット０からビット３までの範囲で、２進数Ａと、２進数Ｂのビット反転と、ビット０に値“１” とを加えた場合に生じるビット３のキャリーを検出する。大小検出手段２０は、ビット４からビット７までの範囲で、２進数Ａと２進数Ｂの大小関係を検出する。判定手段３１は、キャリー検出手段１１の出力と大小検出手段２０の出力とから、２進数Ａと２進数Ｂの大小関係を判定して出力する。大小検出手段２０は第１の実施の形態と同じ構成である。
【０１００】
第２の実施の形態の構成は、第１の実施の形態において、キャリー検出手段１１は２進数Ａと２進数Ｂがビット０からビット３までの範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加える値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーＣ１（３）と、第１のキャリーＣ１（３）が発生する場合も含めて総ての発生するキャリーを含むビット（ｋ−１）の第２のキャリーＣ２（３）とを検出して出力し、判定手段３１はキャリー検出手段１１の出力である第１のキャリーＣ１（３）と第２のキャリーＣ２（３）と大小検出手段２０の出力であるＡ＞Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信号ＳＬ（４）から２進数Ａと２進数Ｂの大小関係を判定し、大小検出手段２０において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、キャリー検出手段１１の出力である第１のキャリーＣ１（３）が検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号ＪＧＡＢを出力し、第１のキャリーＣ１（３）が検出されずかつ第２のキャリーＣ２（３）が検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号ＪＧＡを出力し、第１のキャリーＣ１（３）と第２のキャリーＣ２（３）がともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号ＪＧＢを出力するように構成される。
【０１０１】
図１３は図１２中のキャリー検出手段１１の内部構成を示すブロック図である。このキャリー検出手段１１は、８ビットのうちの下位４ビット分のキャリー検出を行うので、最下位ビット用の１個のキャリー検出要素１０２（０）とそれ以外の上位ビット用の３個のキャリー検出要素１０３（１），１０３（２），１０３（３）とで構成される。
【０１０２】
キャリー検出要素１０２（０）は、２進数Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、ビット０の第１および第２のキャリー信号Ｃ１（０），Ｃ２（０）を出力する。
【０１０３】
キャリー検出要素１０３（１）は、２進数Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０の第１および第２のキャリー信号Ｃ１（０），Ｃ２（０）とが入力され、ビット１の第１および第２のキャリー信号Ｃ１（１），Ｃ２（１）を出力する。
【０１０４】
キャリー検出要素１０３（２）は、２進数Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１の第１および第２のキャリー信号Ｃ１（１），Ｃ２（１）とが入力され、ビット２の第１および第２のキャリー信号Ｃ１（２），Ｃ２（２）を出力する。
【０１０５】
キャリー検出要素１０３（３）は、２進数Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２の第１および第２のキャリー信号Ｃ１（２），Ｃ２（２）とが入力され、ビット３の第１および第２のキャリー信号Ｃ１（３），Ｃ２（３）を出力する。
【０１０６】
図１４は図１３中のキャリー検出要素１０２（０）の回路図である。このキャリー検出要素１０２（０）は、第１の実施の形態におけるキャリー検出手段１０のキャリー検出要素１００（０）の回路に加え、２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）とが全く同じ値であることを検出する回路が付加された構成になっている。具体的には、ＡＮＤ回路１０２１，１０２２，１０２３とノット回路１０２４とで構成されている。
【０１０７】
このキャリー検出要素１０２（０）では、２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）とが全く同じ値であるときに第１のキャリー信号Ｃ１（０）がアクティブになる。また、第２のキャリー信号Ｃ２（０）については、図３のキャリー信号Ｃ（０）と同じである。
【０１０８】
図１５は図１３中のキャリー検出要素１０３（ｉ）（ただし、ｉ＝１，２，３）の回路図である。このキャリー検出要素１０３（ｉ）は、第１の実施の形態におけるキャリー検出手段１０のキャリー検出要素１０１（ｉ）の回路に加え、２進数Ａのビットｉの値Ａ（ｉ）と２進数Ｂのビットｉの値Ｂ（ｉ）とが全く同じ値であり、かつ１ビット下位までの２進数Ａと２進数Ｂのデータが一致していることを検出する回路が付加された構成になっている。具体的には、アンド回路１０３１，１０３２，１０３３，１０３４とオア回路１０３５とで構成されている。
【０１０９】
このキャリー検出要素１０３（ｉ）では、２進数Ａのビットｉの値Ａ（ｉ）と２進数Ｂのビットｉの値Ｂ（ｉ）とが全く同じ値であり、かつ１ビット下位までの２進数Ａと２進数Ｂのデータが一致しているときに第１のキャリー信号Ｃ１（ｉ）がアクティブになる。また、第２のキャリー信号Ｃ２（ｉ）については、図４のキャリー信号Ｃ（ｉ）と同じである。
【０１１０】
図１６は図１２中の判定手段３１の回路図である。この判定手段３１は、第１の実施の形態における判定手段３０の回路に加え、以下の処理を行う回路を付加している。すなわち、Ａ小なりＢでない場合において、キャリー検出手段１１の出力である第１のキャリーＣ１（３）と第２のキャリーＣ２（３）との組合せからＡ大なりＢのときにアクティブになるＡ＞Ｂ判定信号ＪＧＡと、ＡとＢが等しいときにアクティブになるＡ＝Ｂ判定信号ＪＧＡＢを生成し出力する回路を付加している。図中のＡ＜Ｂ判定信号ＪＧＢは判定手段３０の出力である大小比較判定信号ＪＧと同じでＡ小なりＢのときにアクティブになる信号である。具体的には、アンド回路３１１，３１２，３１３とオア回路３１４とで構成されている。
【０１１１】
以上のように構成された大小比較装置について、その動作を説明する。
【０１１２】
キャリー検出手段１１でビット０からビット３までの範囲で２進数Ａと２進数Ｂが各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット３の第１のキャリーを検出して出力することにより、判定手段３１でＡ大なりＢの状態とＡとＢは等しい状態は判別することが可能になる。
【０１１３】
第２の実施の形態を用いることにより、本発明の演算装置は２つの２進数Ａ，Ｂの大小比較を行う際に、Ａ大なりＢの状態とＡ小なりＢの状態とＡとＢは等しい状態の３つの状態を判定できる。
【０１１４】
また本実施の形態ではそれぞれ３つの状態でアクティブになる３つの信号を出力しているが、３つの状態を２つの信号の組合せで表現してもよく、容易に実現できる。
【０１１５】
〔第３の実施の形態〕
以下本発明の第３の実施の形態について説明する。
【０１１６】
図１７は本発明の第３の実施の形態における大小比較装置の構成を示すブロック図である。図１７において、Ａ（０），Ａ（１），…，Ａ（７），Ｂ（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そのうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値を示す。
【０１１７】
キャリー検出手段１２は、ビット０からビット３までの範囲で、２進数Ａと、２進数Ｂのビット反転と、ビット０に値“１” とを加えた場合に生じるビット３のキャリーを検出する。大小検出手段２０は、ビット４からビット７までの範囲で、２進数Ａと２進数Ｂの大小関係を検出する。判定手段３２は、キャリー検出手段１２の出力と大小検出手段２０の出力とから、２進数Ａと２進数Ｂの大小関係を判定して出力する。大小検出手段２０は第１の実施の形態と同じ構成である。
【０１１８】
第３の実施の形態の構成は、第１の実施の形態において、キャリー検出手段１２は２進数Ａと２進数Ｂがビット０からビット３までの範囲で各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加える値“１”がキャリー伝播の伝播元となり発生するビット（ｋ−１）の第１のキャリーＣ１（３）と、第１のキャリーＣ１（３）が発生する場合以外で発生するキャリーを含むビット（ｋ−１）の第２のキャリーＣ３（３）とを検出して出力し、判定手段３２はキャリー検出手段１２の出力である第１のキャリーＣ１（３）と第２のキャリーＣ３（３）と大小検出手段２０の出力であるＡ＞Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信号ＳＬ（４）から２進数Ａと２進数Ｂの大小関係を判定し、大小検出手段２０において大小関係が検出されたらその大小関係を出力し、大小関係が検出されない時は、キャリー検出手段１２の出力である第１のキャリーＣ１（３）が検出されればＡとＢは等しいと判定してかつそのときアクティブになるＡ＝Ｂ判定信号ＪＧＡＢを出力し、第２のキャリーＣ３（３）が検出されればＡ大なりＢと判定してかつそのときアクティブになるＡ＞Ｂ判定信号ＪＧＡを出力し、第１のキャリーＣ１（３）と第２のキャリーＣ３（３）がともに検出されなければＡ小なりＢと判定してかつそのときアクティブとなるＡ＜Ｂ判定信号ＪＧＢを出力するように構成される。
【０１１９】
図１８は図１７中のキャリー検出手段１２の内部構成を示すブロック図である。このキャリー検出手段１２は、８ビットのうちの下位４ビット分のキャリー検出を行うので、最下位ビット用の１個のキャリー検出要素１０４（０）とそれ以外の上位ビット用の３個のキャリー検出要素１０５（１），１０５（２），１０５（３）とで構成される。
【０１２０】
キャリー検出要素１０４（０）は、２進数Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、ビット０の第１および第２のキャリー信号Ｃ１（０），Ｃ３（０）を出力する。
【０１２１】
キャリー検出要素１０５（１）は、２進数Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０の第１および第２のキャリー信号Ｃ１（０），Ｃ３（０）とが入力され、ビット１の第１および第２のキャリー信号Ｃ１（１），Ｃ３（１）を出力する。
【０１２２】
キャリー検出要素１０５（２）は、２進数Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１の第１および第２のキャリー信号Ｃ１（１），Ｃ３（１）とが入力され、ビット２の第１および第２のキャリー信号Ｃ１（２），Ｃ３（２）を出力する。
【０１２３】
キャリー検出要素１０５（３）は、２進数Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２の第１および第２のキャリー信号Ｃ１（２），Ｃ３（２）とが入力され、ビット３の第１および第２のキャリー信号Ｃ１（３），Ｃ３（３）を出力する。
【０１２４】
図１９は図１８中のキャリー検出要素１０４（０）の回路図である。このキャリー検出要素１０４（０）は、図１４のキャリー検出要素１０２（０）とは異なり、第２のキャリー信号Ｃ３（０）は２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）とが同じ値である場合を含まない。つまり、図１４の回路における第２のキャリー信号Ｃ２（０）は、２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）とが同じ値である場合にもアクティブとなったが、図１９における第２のキャリー信号Ｃ３（０）は２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）とが同じ値である場合にはアクティブとはならない。したがって、第１のキャリー信号Ｃ１（０）と第２のキャリー信号Ｃ３（０）とは同時にアクティブになることはなくなっている。その他は図１４と同様である。具体的には、ＡＮＤ回路１０４１，１０４２，１０４３で構成されている。
【０１２５】
図１８中のキャリー検出要素１０５（ｉ）（ただし、ｉ＝１，２，３）は、図図１３中のキャリー検出要素１０３（ｉ）と同様であり、その具体構成は図１５に示したものと同様であるので、図示を省略する。
【０１２６】
図２０は図１７中の判定手段３２の回路図である。この判定手段３２は、第２の実施の形態における判定手段３１の回路における第２のキャリー信号Ｃ２（３）が第３のキャリー信号Ｃ３（３）に変更されたこと、つまり第１のキャリー信号Ｃ１（０）と第２のキャリー信号Ｃ３（０）が同時にアクティブになることがなくなったことに起因して、回路構成が変更されている。具体的には、アンド回路３２１，３２２，３２３とオア回路３２４とで構成されている。
【０１２７】
以上のように構成された大小比較装置について、その動作を説明する。
【０１２８】
キャリー検出手段１２でビット０からビット３までの範囲で２進数Ａと２進数Ｂが各ビット毎に全く等しいデータであるために、最下位ビットの桁位置に加えた値“１”がキャリー伝播の伝播元となり発生するビット３の第１のキャリーを検出して出力することにより、判定手段３２でＡ大なりＢの状態とＡとＢは等しい状態は判別することが可能になる。
【０１２９】
第２の実施の形態を用いることにより、本発明の演算装置は２つの２進数Ａ，Ｂの大小比較を行う際に、Ａ大なりＢの状態とＡ小なりＢの状態とＡとＢは等しい状態の３つの状態を判定できる。
【０１３０】
また本実施の形態ではそれぞれ３つの状態でアクティブになる３つの信号を出力しているが、３つの状態を２つの信号の組合せで表現してもよく、容易に実現できる。
【０１３１】
なお、上記各実施の形態では、一例として８ビット２進数Ａ，Ｂの比較を行うものを示したが、２進数Ａ，Ｂのビット数は１６ビット、３２ビット，６２ビット等任意のビット数の２進数に対して本発明を適用できるのはいうまでもない。
【０１３２】
また、上記２進数Ａ，Ｂの上位ビットと下位ビットの区分けは、大小比較とキャリー伝搬の各々の処理時間を考慮して、両方の処理時間がほぼ等しくなるように決定するのが好ましく、ちょうど真ん中で行う必要はない。また、特に両方の処理時間が等しくなるように決定する必要はない。つまり、両方の処理時間が等しくなるように、上位ビットと下位ビットの区分けを設定しなくても、上記の大小比較とキャリー伝搬を同時に並列に実行することで、大小比較とキャリー伝搬の何れか片方のみを行う場合に比べて処理時間の短縮を図ることができる。
【０１３３】
また、上記の各実施の形態では、信号の状態を示すのに、アクティブとパッシブという表現を用いているが、ハイまたはロウの信号レベルの何れか一方をアクティブとし、他方をパッシブとしている。
【０１３４】
【発明の効果】
以上説明したように、本発明の大小比較方法および大小比較装置によれば、２進数Ａと２進数Ｂの大小比較を行う際に、最下位ビットから上位方向へのキャリー伝播を検出する処理と、最上位ビットから下位方向への大小関係の検出処理を並列処理することにより、小さい回路規模で演算時間を大幅に削減した大小比較行うことができる。また、キャリー伝播を検出するビット範囲で２進数Ａと２進数Ｂが各ビットで全く同じであることにより発生するキャリー伝播を個別に検出することにより、Ａ大なりＢの状態とＡ小なりＢの状態とＡとＢは等しい状態の３つの状態を判定することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる大小比較装置の構成を示すブロック図である。
【図２】キャリー検出手段１０の構成を示すブロック図である。
【図３】キャリー検出手段１０におけるキャリー検出要素１００（０）の回路構成を示す回路図である。
【図４】キャリー検出手段１０におけるキャリー検出要素１０１（ｉ）の回路構成を示す回路図である。
【図５】大小検出手段２０の構成を示すブロック図である。
【図６】比較データが２の補数表現される符号付き２進数データである場合に、大小検出手段２０における大小検出要素２００（７）の回路構成を示す回路図である。
【図７】大小検出手段２０における大小検出要素２０１（ｉ）の回路構成を示す回路図である。
【図８】判定手段３０の構成を示す回路図である。
【図９】比較データが符号無し２進数データである場合に、大小検出手段２０における大小検出要素２００（７）の回路構成を示す回路図である。
【図１０】制御信号により比較するデータの数体系を切り替え可能な、大小検出手段２１の構成を示すブロック図である。
【図１１】制御信号により比較するデータの数体系を切り替え可能な、大小検出手段２２の構成を示すブロック図である。
【図１２】本発明の第２の実施の形態に係わる大小比較装置の構成を示すブロック図である。
【図１３】キャリー検出手段１１の構成を示すブロック図である。
【図１４】キャリー検出手段１１におけるキャリー検出要素１０２（０）の回路構成を示す回路図である。
【図１５】キャリー検出手段１１におけるキャリー検出要素１０３（ｉ）の回路構成を示す回路図である。
【図１６】判定手段３１の構成を示す回路図である。
【図１７】本発明の第３の実施の形態に係わる大小比較装置の構成を示すブロック図である。
【図１８】キャリー検出手段１２の構成を示すブロック図である。
【図１９】キャリー検出手段１２におけるキャリー検出要素１０４（０）の回路構成を示す回路図である。
【図２０】判定手段３２の回路構成を示す回路図である。
【符号の説明】
１０    キャリー検出手段
１１    キャリー検出手段
１２    キャリー検出手段
２０    大小検出手段
２１    大小検出手段
２２    大小検出手段
３０    判定手段
３１    判定手段
３２    判定手段
１００（０）    キャリー検出要素
１０１（１）    キャリー検出要素
１０１（２）    キャリー検出要素
１０１（３）    キャリー検出要素
１０１（ｉ）    キャリー検出要素
１０２（０）  キャリー検出要素
１０３（１）  キャリー検出要素
１０３（２）  キャリー検出要素
１０３（３）  キャリー検出要素
１０３（ｉ）  キャリー検出要素
２００（７）  大小検出要素
２０１（６）  大小検出要素
２０１（５）  大小検出要素
２０１（４）  大小検出要素
２０１（ｉ）  大小検出要素
２０２  マルチプレクサ
２０３  マルチプレクサ
２０４  マルチプレクサ
２０５  マルチプレクサ
ＢＧ（７）  Ａ＞Ｂ検出信号
ＢＧ（６）  Ａ＞Ｂ検出信号
ＢＧ（５）  Ａ＞Ｂ検出信号
ＢＧ（４）  Ａ＞Ｂ検出信号
ＳＬ（３）  Ａ＜Ｂ検出信号
ＳＬ（２）  Ａ＜Ｂ検出信号
ＳＬ（１）  Ａ＜Ｂ検出信号
ＳＬ（０）  Ａ＜Ｂ検出信号
ＣＮＴ  制御信号
ＪＧ    大小比較判定信号
ＪＧＡ  Ａ＞Ｂ判定信号
ＪＧＢ  Ａ＜Ｂ判定信号
ＪＧＡＢ  Ａ＝Ｂ判定信号
【図１】
0003557366.tif 000002
【図２】
0003557366.tif 000003
【図３】
0003557366.tif 000004
【図４】
0003557366.tif 000005
【図５】
0003557366.tif 000006
【図６】
0003557366.tif 000007
【図７】
0003557366.tif 000008
【図８】
0003557366.tif 000009
【図９】
0003557366.tif 000010
【図１０】
0003557366.tif 000011
【図１１】
0003557366.tif 000012
【図１２】
0003557366.tif 000013
【図１３】
0003557366.tif 000014
【図１４】
0003557366.tif 000015
【図１５】
0003557366.tif 000016
【図１６】
0003557366.tif 000017
【図１７】
0003557366.tif 000018
【図１８】
0003557366.tif 000019
【図１９】
0003557366.tif 000020
【図２０】
0003557366.tif 000021