(57)【特許請求の範囲】
【請求項１】
入力信号を検波する検波手段と、この検波手段から送出される検波信号をデジタル変換するＡ／Ｄ変換手段と、クロックから生成される時間基準信号に同期してサンプリングし、Ａ／Ｄ変換手段により変換されたデジタル信号を上記検波信号の振幅に応じた値のデジタル信号として取り出す信号処理手段とを備えた非周期的インパルス性雑音信号検出装置において、
信号処理手段をクロックからの時間基準信号に基づいて所定時間ごとにサンプリング信号を生成し、サンプリング信号に同期させるとともにサンプリング信号より所定の時間的ずれを伴うリセット信号を生成して送出するように構成し、検波手段から送出される検波信号の極性を正または負のいずれか一方のみに変換してピーク値検出手段に送出する全波整流手段を設けるとともに、上記全波整流手段から送出される一方の極性の信号のピーク値を保持してＡ／Ｄ変換手段に送出するととともにリセット信号に基づいてサンプリング後ゼロ値にリセットされるピーク値検出手段を設け、サンプリング周期より短い非周期的インパルス性雑音信号の有無およびそのピーク値を検出するようにしたことを特徴とする非周期的インパルス性雑音信号検出装置。
【請求項２】
入力信号の観測周波数帯域を制限してピーク値検出手段に信号を送出する帯域制限手段を設けたことを特徴とする請求項１に記載の非周期的インパルス性雑音信号検出装置。
【請求項３】
入力信号の観測周波数帯を所定の第１中間周波数に変換して検波手段に信号を送出する第１の周波数変換手段を設けたことを特徴とする請求項２に記載の非周期的インパルス性雑音信号検出装置。
【請求項４】
第１の周波数変換手段と検波手段との間に、上記第１の中間周波数を狭い帯域の周波数帯域に制限する第１の狭帯域制限手段と、この第１の狭帯域制限手段により制限された信号を上記第１中間周波数と異なる所定の第２中間周波数に変換する第２の周波数変換手段と、この第２の周波数変換手段により変換された第２中間周波数を上記狭い帯域の周波数帯域よりさらに狭い帯域の周波数帯域に制限する第２の狭帯域制限手段とを設けたことを特徴とする請求項３に記載の非周期的インパルス性雑音信号検出装置。
【請求項５】
第１の周波数変換手段は、周波数変換器と、シンセサイザとを備えていることを特徴とする請求項３または４に記載の非周期的インパルス性雑音信号検出装置。
【請求項６】
第２の周波数変換手段は、周波数変換器とシンセサイザとを備えていることを特徴とする請求項４または５に記載の非周期的インパルス性雑音信号検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非周期的インパルス性雑音信号の発生源を特定する非周期的インパルス性雑音信号検出装置に関するものである。
【０００２】
【従来の技術】
従来、テレビジョン等の受信に影響を与える雑音の発生源を特定するため、図５に示すようなデジタルで信号を測定するデジタル信号測定装置が知られている。このデジタル信号測定装置は、入力信号を増幅する増幅器２と、信号を検波する検波器３と、検波された信号の帯域を制限する低域通過フィルタ４と、信号をデジタル信号に変換するＡ／Ｄ変換器５と、このＡ／Ｄ変換器５を制御し数値演算する信号処理回路６とを備えて構成される。信号処理回路６はディスプレー７とクロック８とに電気的に接続される。この従来のデジタル信号測定装置は、時間的に変化する電圧または電流信号を、クロック８に基づいて一定時間ごとサンプリングを行い、サンプリング時の信号をディスプレー７に表示するようにしている。図６は、信号の入力時の入力波形とサンプリングのタイミングとを示す説明図である。
【０００３】
【発明が解決しようとする課題】
従来、入力信号の検出は、上述のごとく行われていたので、非周期的なインパルス性雑音信号は、サンプリングのタイミングと合いにくく、検出が困難であるという問題があった。これに対し、サンプリング周期を、インパルス性信号のパルス幅の１／２よりも狭くすれば検出は可能になるが、この場合は、非常に高速なＡ／Ｄ変換器と、大容量のバッファメモリが必要になるため、連続測定、自動測定に適さず、装置が大型化し高価になるという問題があった。また、従来のデジタル信号測定装置では、他の雑音源との区別もつきにくく、従って、インパルス性雑音信号発生源の特定が困難であった。
【０００４】
本発明は、上記課題を解決するためになされたもので、簡素な構成でしかも確実かつ容易に突発的なインパルス性信号を検出することができる非周期的インパルス性雑音信号検出装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
本発明に係る非周期的インパルス性雑音信号検出装置は、入力信号を検波する検波手段と、この検波手段から送出される検波信号をデジタル変換するＡ／Ｄ変換手段と、クロックから生成される時間基準信号に同期してサンプリングし、Ａ／Ｄ変換手段により変換されたデジタル信号を上記検波信号の振幅に応じた値のデジタル信号として取り出す信号処理手段とを備えた非周期的インパルス性雑音信号検出装置において、信号処理手段をクロックからの時間基準信号に基づいて所定時間ごとにサンプリング信号を生成し、サンプリング信号に同期させるとともにサンプリング信号より所定の時間的ずれを伴うリセット信号を生成して送出するように構成し、検波手段から送出される検波信号の極性を正または負のいずれか一方のみに変換してピーク値検出手段に送出する全波整流手段を設けるとともに、上記全波整流手段から送出される一方の極性の信号のピーク値を保持してＡ／Ｄ変換手段に送出するととともにリセット信号に基づいてサンプリング後ゼロ値にリセットされるピーク値検出手段を設け、サンプリング周期より短い非周期的インパルス性雑音信号の有無およびそのピーク値を検出するようにしたものである。
【０００６】
本発明に係る非周期的インパルス性雑音信号検出装置では、ピーク値検出手段により全波整流手段から送出される一方の極性の信号のピーク値を保持してＡ／Ｄ変換手段に送出し、信号処理手段によりクロックからの時間基準信号に基づいて所定時間ごとにサンプリング信号を生成し、サンプリング信号に同期させるとともにサンプリング信号より所定の時間的ずれを伴うリセット信号を生成して送出するようにしているので、サンプリング時、非周期的なインパルス性雑音信号の有無とそのピーク値を確実に検出することができる。しかも、ピーク値検出手段は、リセット信号に基づいてサンプリング後ゼロ値にリセットされるようになっているので、サンプリングごとにリセットからサンプリング時までの非周期的なインパルス性雑音信号の有無とそのピーク値を経時的に検出することができる。
【０００７】
【発明の実施の形態】
以下、図面に示す実施の形態により本発明を説明する。図１は本発明の第１の実施の形態に係る非周期的インパルス性雑音信号検出装置を構成する回路を示すブロック図である。この非周期的インパルス性雑音信号検出装置１０は、図１に示すように、入力信号を所定のレベルまで増幅する増幅器１２と、この増幅された信号を検波する検波器（検波手段）１３と、この検波された検波信号の極性を正または負のいずれか一方のみ（本実施の形態では正のみに変換する。図２の（Ｂ）参照）に変換する全波整流器（整流手段）２０と、全波整流器２０により全波整流された整流信号を所定の帯域に制限する低域通過フィルタ１４と、この低域通過フィルタ１４により帯域制限された信号のピーク値をリセット時まで保持するピーク値検出器（ピーク値検出手段）２１と、ピーク値検出器２１からのアナログ信号をデジタル符号化するＡ／Ｄ変換器（Ａ／Ｄ変換手段）１５と、このＡ／Ｄ変換器１５に所定時間Ｔごとにサンプリング信号を送出するとともに、サンプリング信号送出時から短時間Ｔｍ経過後、ピーク値検出器２１にリセット信号を送出し、Ａ／Ｄ変換器１５からのデジタル化した信号をディスプレー１７に表示するための数値演算をする信号処理回路（信号処理手段）１６と、この信号処理回路１６で生成するサンプリング信号とリセット信号のタイムベースとなるクロック１８とを備えている。
【０００８】
図２は上記非周期的インパルス性雑音信号検出装置１０により非周期的（突発的）なインパルス性雑音信号を検出する場合の、入力から出力までの波形の変化を示すもので、図２の（Ａ）は検波器１３の検波時の入力波形を、図２の（Ｂ）は全波整流器２０の全波整流波形を、図２の（Ｃ）はピーク値検出器２１の検出波形をそれぞれ示している。
【０００９】
入力インパルス性信号を以下の式（数１参照）で表すとすると、
【００１０】
【数１】
0003596662.tif 000002
【００１１】
信号Ｓ（ｔ）は、全波整流器２０で正のみの成分に変換され、以下のようになる（数２参照）。
【００１２】
【数２】
0003596662.tif 000003
【００１３】
全波整流された信号Ｓａ（ｔ）は、ピーク値検出器２１でピーク値が保持され、いくつかのインパルス性信号のうちの最大値Ｓｍ  が残り、以下のようになる（数３参照）。
【００１４】
【数３】
0003596662.tif 000004
【００１５】
この非周期的インパルス性雑音信号検出装置１０は、図１に示すように、入力された信号を増幅器１２により所定のレベルに増幅し、増幅された信号を検波器１３に送出する。検波器１３により検波された検波信号（図２の（Ａ）参照）は、全波整流器２０に送出され、全波整流器２０はこの検波された検波信号の極性を正のみに変換し、整流された整流信号を所定の帯域に制限する低域通過フィルタ１４に送出する。低域通過フィルタ１４は、帯域制限した信号をピーク値検出器２１に送出する。
【００１６】
このピーク値検出器２１は、図２の（Ｃ）に示すように、低域通過フィルタ１４からの信号を、信号処理回路１６からリセット信号を受信するまでピーク値に保持し、このピーク値のアナログ信号をＡ／Ｄ変換器１５に送出する。このＡ／Ｄ変換器１５は、クロック１８を通じて信号処理回路１６から所定時間Ｔごとにサンプリング信号が送られてくると、入力されたアナログ信号をサンプリングしてデジタル符号化し、このサンプリング時のデジタル符号化されたピーク値を信号処理回路１６に送出する。
【００１７】
このクロック１８は、生成される時間基準信号に同期してサンプリング信号に対応する時間信号を信号処理回路１６に送出するととともに、このサンプリング信号送出直後、或いは短時間Ｔｍ（時間Ｔｍはサンプリングに影響を与えない程度に、なるべく０に近い短時間であるほど好ましい。）経過後、リセット信号に対応する時間信号を信号処理回路１６に送出するようになっている。信号処理回路１６は、クロック１８からの信号に基づいて、Ａ／Ｄ変換器１５にサンプリング信号を、また、このサンプリング信号に同期しかつ所定時間Ｔｍずれたリセット信号をピーク値検出器２１に送出するようになっている。信号処理回路１６は、サンプリング時のデジタル符号化されたピーク値を演算処理し、ディスプレー１７等に表示する。
【００１８】
ところで、ピーク値検出器２１は、信号処理回路１６からリセット信号が送られてくるとリセットされ、再びゼロからピーク値を検出し保持するようになっている。このため、Ａ／Ｄ変換器１５は、サンプリングごとに、サンプリング時に保持されているピーク値を検出して変換することができるようになっている。従って、上記実施の形態に係る非周期的インパルス性雑音信号検出装置１０では、サンプリングごとに、そのサンプリングの直前のリセットから当該サンプリングまでの間の非周期的インパルス性雑音信号の有無を検出することができるだけでなく、その時間内のピーク値を確実に検出することができるようになっている。
【００１９】
次に、上記実施の形態に係る非周期的インパルス性雑音信号検出装置１０の動作について説明する。この非周期的インパルス性雑音信号検出装置１０は、図１に示すように、増幅器１２は入力された信号を増幅して、検波器１３に送出する。検波器１３は増幅された信号を検波して全波整流器２０に送出する。全波整流器２０は検波信号の極性を正のみに変換して、低域通過フィルタ１４を介してピーク値検出器２１に送出する。ピーク値検出器２１は、帯域制限された信号をピーク値に保持してピーク値をＡ／Ｄ変換器１５に送出する。Ａ／Ｄ変換器１５は信号処理回路１６からサンプリング信号を受けてサンプリング時のピーク値のアナログ信号をデジタル信号に変換して信号処理回路１６に送出する。ピーク値検出器２１は、サンプリング後、サンプリング信号と時間のずれを伴って同期するリセット信号が信号処理回路１６から送出されてくると、リセットされ再びゼロからピーク値を検出するようになっている。このため、サンプリング時、サンプリング周期よりも短いインパルス性信号は確実に検出されるとともに、リセット後からサンプリングまでの間のインパルス性信号の有無およびそのピーク値は、経時的に検出される。従って、例えば、インパルス性雑音信号を発する機器であるかどうかを容易に判定することができる。
【００２０】
図３は、本発明の第２の実施の形態に係る非周期的インパルス性雑音信号検出装置３０を示すもので、上記第１の実施の形態に係る非周期的インパルス性雑音信号検出装置１０と同一の符号は同一または相当部分を示す。この第２の実施の形態に係る非周期的インパルス性雑音信号検出装置３０は、入力信号を帯域制限フィルタ３１、３２で観測周波数帯域を制限し、周波数変換器３３とシンセサイザ３４とによって中間周波数に落としてから検波器１３で検波しピーク値を検出するようにしている。すなわち、一種のヘテロダイン方式の波形アナライザとなっている。図３中、符号３５は増幅器を示す。この非周期的インパルス性雑音信号検出装置３０では、シンセサイザ３４の周波数を変更することにより、観測周波数を変えて観測することができるので、着目する周波数の近傍の周波数成分のみを含むインパルス性信号（又はインパルス性雑音信号）だけを取り出すことが可能となる。
【００２１】
図４は、本発明の第３の実施の形態に係る非周期的インパルス性雑音信号検出装置４０を示すもので、上記各実施の形態に係る非周期的インパルス性雑音信号検出装置１０、３０と同一の符号は同一または相当部分を示す。この第３の実施の形態に係る非周期的インパルス性雑音信号検出装置４０は、第１の帯域通過フィルタ４１により比較的広い帯域に帯域制限をした入力信号を、第１の周波数変換器４２と第１局部発信器である第１のシンセサイザ４３でまず第１の中間周波数に落とし、この第１の中間周波数を比較的狭い帯域に制限する第２の帯域制限フィルタ４４で周波数帯域を制限した後、第２の周波数変換器４５と第２局部発信器である第２のシンセサイザ４６で第２の中間周波数に変換する。そして、さらに狭い帯域に制限する第３の帯域制限フィルタ４７により周波数帯域を制限した後に、検波器１３で検波してピーク値を検出するようにしている。すなわち、一種のスーパーヘテロダイン方式のスペクトラム・アナライザとなっている。図４中、符号４８、４９は増幅器を示す。なお、上記第１ないし第３の実施の形態では、全波整流器２０を設けているが、これに限られるものではなく、全波整流器に代えて半波整流器を用いてもよい。
【００２４】
なお、上記各実施の形態では、非周期的インパルス性雑音信号の有無およびピーク値を検出するようにしているが、これに限られるものではなく、ピーク値を測定する測定装置としても使用できることはいうまでもない。また、上記各実施の形態では、低域通過フィルタ１４を設けているが、必ずしも設ける必要はなく、たとえ低域通過フィルタ１４を設けなくても、本願発明の目的を達成することができる。さらに、上記各実施の形態及び各変形例では、クロック１８からの時間基準信号に基づいて信号処理回路１６からピーク値検出器２１、２１Ａ、２１Ｂにリセット信号を送出するようにしているが、これに限られるものではなく、例えば、遅延回路等の遅延手段を設け、リセット信号をサンプリング信号に時間的ずれを伴って同期させるようにしてもよい。また、信号の種類や回路の構成に応じて、サンプリングからリセットまでの時間Ｔｍを調整可能にしてもよい。
【００２５】
【発明の効果】
以上述べたように本発明に係る非周期的インパルス性雑音信号検出装置によれば、入力信号を検波する検波手段と、この検波手段から送出される検波信号をデジタル変換するＡ／Ｄ変換手段と、クロックから生成される時間基準信号に同期してサンプリングし、Ａ／Ｄ変換手段により変換されたデジタル信号を上記検波信号の振幅に応じた値のデジタル信号として取り出す信号処理手段とを備えた非周期的インパルス性雑音信号検出装置において、信号処理手段をクロックからの時間基準信号に基づいて所定時間ごとにサンプリング信号を生成し、サンプリング信号に同期させるとともにサンプリング信号より所定の時間的ずれを伴うリセット信号を生成して送出するように構成し、検波手段から送出される検波信号の極性を正または負のいずれか一方のみに変換してピーク値検出手段に送出する全波整流手段を設けるとともに、上記全波整流手段から送出される一方の極性の信号のピーク値を保持してＡ／Ｄ変換手段に送出するととともにリセット信号に基づいてサンプリング後ゼロ値にリセットされるピーク値検出手段を設け、サンプリング周期より短い非周期的インパルス性雑音信号の有無およびそのピーク値を検出するようにしたことにより、簡素な構成で、突発的・非周期的なインパルス性雑音信号の有無とそのピーク値を確実かつ容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る非周期的インパルス性雑音信号検出装置を構成する回路を示すブロック図である。
【図２】（Ａ）ないし（Ｃ）はそれぞれ、図１の非周期的インパルス性雑音信号検出装置におけるインパルス性信号を検出する場合の、入力から出力までの波形の変化を示す波形図である。
【図３】本発明の第２の実施の形態に係る非周期的インパルス性雑音信号検出装置を構成する回路を示すブロック図である。
【図４】本発明の第３の実施の形態に係る非周期的インパルス性雑音信号検出装置を構成する回路を示すブロック図である。
【図５】従来の非周期的インパルス性雑音信号検出装置を構成する回路を示すブロック図である。
【図６】図５の非周期的インパルス性雑音信号検出装置における入力波形とサンプリングのタイミングを示す説明図である。
【符号の説明】
１０    非周期的インパルス性雑音信号検出装置
１３    検波器（検波手段）
１５    Ａ／Ｄ変換器（Ａ／Ｄ変換手段）
１６    信号処理回路（信号処理手段）
２１    ピーク値検出器（ピーク値検出手段）
【図１】
0003596662.tif 000005
【図２】
0003596662.tif 000006
【図３】
0003596662.tif 000007
【図４】
0003596662.tif 000008
【図５】
0003596662.tif 000009
【図６】
0003596662.tif 000010