【手続補正書】
【提出日】平成29年7月5日(2017.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
超小型電子組立体であって、
反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面に搭載される超小型電子素子と、
前記第１のサポート素子の前記第２の表面の上方に突き出している導電性の第１の接続子と、
前記第２のサポート素子の前記第２の表面の上方に突き出し、前記第１の接続子の端部と結合される導電性の第２の接続子と、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子のうちの少なくともいくつかの接続子の一部分を取り囲む誘電体補強カラーであって、該誘電体補強カラーは、補強されている接続子が他の接続子と接合されて前記組立体を形成するとき、前記組立体は増加した高さを備え、前記第１のサポート素子と前記第２のサポート素子との間の接続子は増加したアスペクト比を備えて、補強されている接続子が崩壊するのを実質的に防止するように構成される、誘電体補強カラーと、
前記補強カラーの上に重なる第１の封止であって、該第１の封止は前記第１のサポート素子若しくは前記第２のサポート素子のうちの少なくとも一方の前記第２の表面、又は、前記別のサポート素子の前記第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成される、第１の封止と、
を備え、該超小型電子組立体は前記第２のサポート素子の前記第１の表面に端子を有し、該端子はそれぞれの第２の接続子に結合される第１の接続子の対を通じて前記第１のサポート素子上の導電性素子と電気的に結合される、超小型電子組立体。
【請求項２】
前記誘電体補強カラーはアンダーフィル材料を含む、請求項１に記載の超小型電子組立体。
【請求項３】
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１に記載の超小型電子組立体。
【請求項４】
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向く面を有し、前記第１の封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１に記載の超小型電子組立体。
【請求項５】
前記超小型電子組立体は前記第２の封止を備え、前記第１の封止は該第２の封止と接触した状態で形成される、請求項１に記載の超小型電子組立体。
【請求項６】
前記超小型電子組立体は超小型電子パッケージであり、前記端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は前記第１の結合された接続子及び前記第２の結合された接続子の対を通じて対応する第２のパッケージ端子と電気的に結合される、請求項１に記載の超小型電子組立体。
【請求項７】
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは、導電性塊と該導電性塊の一部分を取り囲む前記誘電体補強カラーとを備える、請求項１に記載の超小型電子組立体。
【請求項８】
請求項６に記載の超小型電子組立体と、該超小型電子組立体の前記第１のサポート素子の上に重なる超小型電子パッケージとを備える積重マルチチップ超小型電子組立体であって、前記超小型電子パッケージは前記超小型電子組立体の前記第１のパッケージ端子と接続される端子を有する、積重マルチチップ超小型電子組立体。
【請求項９】
前記第１の接続子及び前記第２の接続子は導電性金属塊であり、前記補強カラーは前記第１の接続子の一部分を取り囲む第１の補強カラーと前記第２の接続子の一部分を取り囲む第２の補強カラーとを含む、請求項７に記載の超小型電子組立体。
【請求項１０】
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記列は、前記第１の封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記端子は前記第３の接続子を通じて前記第１のサポート素子の前記導電性素子と電気的に結合される、請求項１に記載の超小型電子組立体。
【請求項１１】
前記超小型電子組立体は超小型電子パッケージであり、前記端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は前記組立体の高さの方向に延在する列を通じて対応する第２のパッケージ端子と電気的に結合され、各々の列は互いに整列され結合される前記接続子のうちの第１の接続子、第２の接続子及び第３の接続子を含む、請求項１０に記載の超小型電子組立体。
【請求項１２】
反対向きの第１の表面及び第２の表面を有する第１のサポート素子と、前記第１の表面及び前記第２の表面のうちの１つに搭載される第１の超小型電子素子と、前記第２の表面から離れる方向に延在する複数の導電性の第１の接続子とを有する第１の超小型電子パッケージと、
反対向きの第１の表面及び第２の表面を有する第２のサポート素子と、該第２のサポート素子の前記第２の表面に搭載される超小型電子素子と、前記第２のサポート素子の前記第２の表面の上方に突き出しているとともに前記第１の接続子の端部と結合される導電性の第２の接続子とを備える第２の超小型電子パッケージと、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲む誘電体補強カラーであって、該誘電体補強カラーは、補強されている接続子が他の接続子と接合されて前記組立体を形成するとき、前記組立体は増加した高さを備え、前記第１のサポート素子と前記第２のサポート素子との間の接続子は増加したアスペクト比を備えて、補強されている接続子が崩壊するのを実質的に防止するように構成される、誘電体補強カラーと、
前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面間にあり前記補強カラーと接触した状態の封止と、
を備え、前記第２のサポート素子の前記第１の表面にあるパッケージ端子は、前記第２の接続子と整列され結合される前記第１の接続子のそれぞれの対を通じて、前記第１のサポート素子の前記第１の表面にある前記導電性素子と結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
【請求項１３】
前記サポート素子の前記第２の表面間のスタンドオフの高さは前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１２に記載の超小型電子組立体。
【請求項１４】
前記超小型電子素子は該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１２に記載の超小型電子組立体。
【請求項１５】
前記第１の接続子と前記第２の接続子とに結合された第３の接続子であって、各々の第３の接続子は前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの接続子の１つの端部と整列され、各々の第３の接続子は前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、前記第１の接続子、前記第２の接続子及び前記第３の接続子の結合された組は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記組立体は、前記第１のサポート素子の前記第１の表面において第１のパッケージ端子をさらに含み、前記パッケージ端子は前記第３の接続子を通じて前記対応する第１のパッケージ端子と電気的に結合される第２のパッケージ端子である、請求項１２に記載の超小型電子組立体。
【請求項１６】
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項１５に記載の超小型電子組立体。
【請求項１７】
第１のサブ組立体と第２のサブ組立体とを接合して組立体を形成することであって、該組立体は、該組立体の外側を向いている第１の表面にある第１の端子と、前記第１の表面とは反対の、該組立体の外側を向いている第２の表面にある第２の端子とを有し、
前記サブ組立体のうちの少なくとも１つは、該サブ組立体のその内側を向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有し、該超小型電子素子は前記少なくとも１つのサブ組立体に電気的に結合され、前記第１のサブ組立体は第１のサポート素子を備え、前記第２のサブ組立体は第２のサポート素子を備え、前記第１のサブ組立体又は前記第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の前記内側を向いている第２の表面の上方で他方のサポート素子の前記内側を向いている第２の表面に向かって突き出している接続子を備え、
複数の前記第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じて、それぞれの第２の端子と電気的に結合され、前記第２の接続子は前記第１の接続子の上方に延在することと、
誘電体補強カラーが前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲むことであって、前記第１の接続子の前記端部が他の接続子と接合されて前記組立体を形成する間、前記組立体は増加した高さを備え、前記第１のサポート素子と前記第２のサポート素子との間の接続子は増加したアスペクト比を備えて、補強されている接続子が崩壊するのを実質的に防止することと、
封止剤を前記第１のサポート素子と前記第２のサポート素子との間の空間へ流し込むことであって、それにより電気的に結合される第１の接続子及び第２の接続子の個々の対の少なくとも一部分を互いから分離する封止を形成することと、
を含む、超小型電子組立体を製造する方法。
【請求項１８】
前記封止は第１の封止であり、前記第１のサブ組立体又は前記第２のサブ組立体のうちの一方は該サブ組立体の前記接続子を互いから分離する第２の封止を備え、前記第１の封止は該第２の封止と接触した状態で形成される、請求項１７に記載の方法。
【請求項１９】
前記第１の接続子及び前記第２の接続子はそれぞれ前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面の上方の最大の高さに端部を有し、前記第１の接続子の前記端部は前記第２の接続子の端部に整列されるとともに直接接合される、請求項１７に記載の方法。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
その後、図３０に見られるように、接合されたサブ組立体は、サブ組立体間の空間を充填し、第１の接続子と第２の接続子との間の接合を更に補強している封止１５０を用いて機械的に補強されることが可能である。図３０に見られるように、接合された第１の接続子１６１及び第２の接続子１６２は、上述の実施形態に関して記載した方法と類似の方法で高さを増加させ、第１のサポート素子と第２のサポート素子との間の接続のアスペクト比を増加させることができる。 
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定されるような本発明を限定するものではなく例示するものとして受け取られるべきである。
なお、出願当初の特許請求の範囲の記載は以下の通りである。
請求項１：
反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面に搭載される超小型電子素子と、
前記第１のサポート素子の前記第２の表面の上方に突き出している導電性の第１の接続子と、
前記第２のサポート素子の前記第２の表面の上方に突き出し、前記第１の接続子の端部と結合される導電性の第２の接続子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面と接触した状態で形成される封止であって、前記第１のサポート素子及び前記第２のサポート素子のうちの別のサポート素子の前記第２の表面、又は前記別のサポート素子の前記第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成される、封止と、
を備え、前記第１のサポート素子の前記第１の表面にある第１のパッケージ端子は、前記第２の接続子と整列され接合される前記第１の接続子の対を通じて、前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
請求項２：
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１に記載の超小型電子組立体。
請求項３：
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１に記載の超小型電子組立体。
請求項４：
前記超小型電子組立体は前記第２の封止を備え、前記封止は前記第２の封止と接触した状態で形成される、請求項１に記載の超小型電子組立体。
請求項５：
前記第１の接続子又は前記第２の接続子のうちの少なくとも１つは、スタッドバンプ又は中実の実質的に剛体の金属ポストのうちの少なくとも１つを含む、請求項１に記載の超小型電子組立体。
請求項６：
請求項１に記載の超小型電子組立体と、該超小型電子組立体の前記第１のサポート素子の上に重なる超小型電子パッケージとを備える積重マルチチップ超小型電子組立体であって、前記超小型電子パッケージは前記超小型電子組立体の前記第１のパッケージ端子と接続される端子を有する、積重マルチチップ超小型電子組立体。
請求項７：
前記第１の接続子は導電性金属塊であり、前記第２の接続子は中実の実質的に剛体の金属ポストを含む、請求項６に記載の超小型電子組立体。
請求項８：
前記導電性金属塊の各々は前記封止によって取り囲まれる、請求項６に記載の超小型電子組立体。
請求項９：
前記第２の接続子は導電性金属塊であり、該導電性金属塊の各々は前記封止によって取り囲まれ、前記第１の接続子は中実の実質的に剛体の金属ポストを含む、請求項６に記載の超小型電子組立体。
請求項１０：
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、該列は前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記対応する第２のパッケージ端子と電気的に結合される、請求項１に記載の超小型電子組立体。
請求項１１：
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項１０に記載の超小型電子組立体。
請求項１２：
反対向きの第１の表面及び第２の表面を有する第１のサポート素子と、前記第１の表面及び前記第２の表面のうちの１つの表面に搭載される第１の超小型電子素子と、前記第２の表面から離れる方向に延在する複数の導電性の第１の接続子とを有する第１の超小型電子パッケージと、
反対向きの第１の表面及び第２の表面を有する第２のサポート素子と、該第２のサポート素子の前記第２の表面に搭載される超小型電子素子と、前記第２のサポート素子の前記第２の表面の上方に突き出しているとともに前記第１の接続子の端部と結合される導電性の第２の接続子とを備える第２の超小型電子パッケージと、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面と接触した状態で形成される封止であって、第２の封止と接触した状態で形成され、該第２の封止は前記別のサポート素子の前記第２の表面と接触した状態で形成される、封止と、
を備え、前記第２のサポート素子の前記第１の表面にあるパッケージ端子は、前記第２の接続子と整列され結合される前記第１の接続子のそれぞれの対を通じて、前記第１のサポート素子の前記表面にある導電性素子と結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
請求項１３：
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項１２に記載の超小型電子組立体。
請求項１４：
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項１２に記載の超小型電子組立体。
請求項１５：
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記第１のサポート素子の前記導電性素子と電気的に結合される、請求項１２に記載の超小型電子組立体。
請求項１６：
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項１５に記載の超小型電子組立体。
請求項１７：
第１のサブ組立体と第２のサブ組立体とを接合して組立体を形成することであって、該組立体は、該組立体の外側を向いている第１の表面にある第１の端子と、前記第１の表面とは反対の、該組立体の外側を向いている第２の表面にある第２の端子とを有し、
前記サブ組立体のうちの少なくとも１つは、該サブ組立体のその内側を向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有し、該超小型電子素子は前記少なくとも１つのサブ組立体に電気的に結合され、前記第１のサブ組立体は第１のサポート素子を備え、前記第２のサブ組立体は第２のサポート素子を備え、前記第１のサブ組立体又は前記第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の前記内側を向いている第２の表面の上方で他方のサポート素子の前記内側を向いている第２の表面に向かって突き出している接続子を備え、
複数の前記第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じて、それぞれの第２の端子と電気的に結合され、前記第２の接続子は前記第１の接続子の上方に延在することと、
封止剤を前記第１のサポート素子と前記第２のサポート素子との間の空間へ流し込むことであって、それにより、接合された第１の接続子及び第２の接続子の個々の対の少なくとも一部分を互いから分離する封止を形成することと、
を含む、超小型電子組立体を製造する方法。
請求項１８：
前記第１の接続子又は前記第２の接続子のうちの少なくとも１つは、前記接合プロセスの間、こうした接続子の高さを維持するように強制される、請求項１７に記載の方法。
請求項１９：
前記第１のサブ組立体又は前記第２のサブ組立体のうちの一方は該サブ組立体の前記接続子の少なくともいくつかを互いから分離する第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項１７に記載の方法。
請求項２０：
前記第１の接続子及び前記第２の接続子はそれぞれ前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面の上方の最大の高さに端部を有し、前記第１の接続子の前記端部は前記第２の接続子の端部に整列され、直接接合される、請求項１７に記載の方法。
請求項２１：
超小型電子組立体であって、
反対向きの第１の表面及び第２の表面をそれぞれ有する第１のサポート素子及び第２のサポート素子と、
前記第１のサポート素子及び前記第２のサポート素子のうちの１つのサポート素子の前記第２の表面に搭載される超小型電子素子と、
前記第１のサポート素子の前記第２の表面の上方に突き出している導電性の第１の接続子と、
前記第２のサポート素子の前記第２の表面の上方に突き出し、前記第１の接続子の端部と結合される導電性の第２の接続子と、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子のうちの少なくともいくつかの接続子の一部分を取り囲む誘電体補強カラーと、
前記補強カラーの上に重なる封止であって、該封止は前記第１のサポート素子若しくは前記第２のサポート素子のうちの少なくとも一方の前記第２の表面、又は、前記別のサポート素子の前記第２の表面と接触した状態で形成される第２の封止のうちの少なくとも一方と接触した状態で形成される、封止と、
を備え、該超小型電子組立体は前記第２のサポート素子の前記第１の表面に端子を有し、該端子はそれぞれの第２の接続子に結合される第１の接続子の対を通じて前記第１のサポート素子上の導電性素子と電気的に結合される、超小型電子組立体。
請求項２２：
前記誘電体補強カラーはアンダーフィル材料を含む、請求項２１に記載の超小型電子組立体。
請求項２３：
前記サポート素子の前記第２の表面間のスタンドオフの高さは、前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項２１に記載の超小型電子組立体。
請求項２４：
前記超小型電子素子は、該超小型電子素子が搭載される前記サポート素子から離れる方向を向く面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項２１に記載の超小型電子組立体。
請求項２５：
前記超小型電子組立体は前記第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項２１に記載の超小型電子組立体。
請求項２６：
前記超小型電子組立体は超小型電子パッケージであり、前記パッケージ端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は前記第２の接続子と整列され接合される前記第１の接続子の対を通じて前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合される、請求項２１に記載の超小型電子組立体。
請求項２７：
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは、導電性塊と該導電性塊の一部分を取り囲む前記誘電体補強カラーとを備える、請求項２１に記載の超小型電子組立体。
請求項２８：
請求項２１に記載の超小型電子組立体と、該超小型電子組立体の前記第１のサポート素子の上に重なる超小型電子パッケージとを備える積重マルチチップ超小型電子組立体であって、前記超小型電子パッケージは前記超小型電子組立体の前記第１のパッケージ端子と接続される端子を有する、積重マルチチップ超小型電子組立体。
請求項２９：
前記第１の接続子及び前記第２の接続子は導電性金属塊であり、前記補強カラーは前記第１の接続子の一部分を取り囲むとともに前記第２の接続子の一部分を取り囲む、請求項２７に記載の超小型電子組立体。
請求項３０：
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの１つの接続子の端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記パッケージ端子は前記第３の接続子を通じて前記第１のサポート素子の前記導電性素子と電気的に結合される、請求項２１に記載の超小型電子組立体。
請求項３１：
前記超小型電子組立体は超小型電子パッケージであり、前記パッケージ端子は第２のパッケージ端子であり、前記超小型電子パッケージは前記第１のサポート素子の前記第１の表面に第１のパッケージ端子を更に備え、該第１のパッケージ端子は、前記第３の接続子を通じて前記第２の接続子と整列され電気的に結合される前記第１の接続子の対を通じて前記第２のサポート素子の前記第１の表面にある対応する第２のパッケージ端子と電気的に結合される、請求項３０に記載の超小型電子組立体。
請求項３２：
反対向きの第１の表面及び第２の表面を有する第１のサポート素子と、前記第１の表面及び前記第２の表面のうちの１つの表面に搭載される第１の超小型電子素子と、前記第２の表面から離れる方向に延在する複数の導電性の第１の接続子とを有する第１の超小型電子パッケージと、
反対向きの第１の表面及び第２の表面を有する第２のサポート素子と、該第２のサポート素子の前記第２の表面に搭載される超小型電子素子と、前記第２のサポート素子の前記第２の表面の上方に突き出しているとともに前記第１の接続子の端部と結合される導電性の第２の接続子とを備える第２の超小型電子パッケージと、
前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲む誘電体補強カラーと、
前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面間にあり前記補強カラーと接触した状態の封止と、
を備え、前記第２のサポート素子の前記第１の表面にあるパッケージ端子は、前記第２の接続子と整列され結合される前記第１の接続子のそれぞれの対を通じて、前記第１のサポート素子の前記表面にある導電性素子と結合され、
前記第１の接続子及び前記第２の接続子のうちの少なくとも１つは導電性塊を備える、超小型電子組立体。
請求項３３：
前記サポート素子の前記第２の表面間のスタンドオフの高さは前記第１のサポート素子の前記第２の表面に平行な少なくとも１つの方向において前記第１の接続子のピッチより大きい、請求項３２に記載の超小型電子組立体。
請求項３４：
前記超小型電子素子は該超小型電子素子が搭載される前記サポート素子から離れる方向を向いている面を有し、前記封止は前記超小型電子素子の前記面、又は前記超小型電子素子の前記面上に形成される第３の封止のうちの少なくとも一方と接触した状態で形成される、請求項３２に記載の超小型電子組立体。
請求項３５：
第３の接続子であって、各々が前記第１の接続子のうちの１つの接続子の端部と整列されるとともに前記第２の接続子のうちの接続子の１つの端部と整列され、前記整列された第１の接続子及び第２の接続子のうちの少なくとも１つと接合される、第３の接続子を更に備え、結合される第１の接続子、第２の接続子及び第３の接続子は、それぞれの列において整列され、前記封止の前記材料によって互いから及び前記超小型電子素子から分離され、前記第１のパッケージ端子は前記第３の接続子を通じて前記対応する第２パッケージ端子と電気的に結合される、請求項３２に記載の超小型電子組立体。
請求項３６：
前記封止は個々の第３の接続子を互いから分離及び絶縁する、請求項３５に記載の超小型電子組立体。
請求項３７：
第１のサブ組立体と第２のサブ組立体とを接合して組立体を形成することであって、該組立体は、該組立体の外側を向いている第１の表面にある第１の端子と、前記第１の表面とは反対の、該組立体の外側を向いている第２の表面にある第２の端子とを有し、
前記サブ組立体のうちの少なくとも１つは、該サブ組立体のその内側を向いている第２の表面に搭載される少なくとも１つの超小型電子素子を有し、該超小型電子素子は前記少なくとも１つのサブ組立体に電気的に結合され、前記第１のサブ組立体は第１のサポート素子を備え、前記第２のサブ組立体は第２のサポート素子を備え、前記第１のサブ組立体又は前記第２のサブ組立体のうちの少なくとも一方は、こうしたサポート素子の前記内側を向いている第２の表面の上方で他方のサポート素子の前記内側を向いている第２の表面に向かって突き出している接続子を備え、
複数の前記第１の端子の各々は、対応する第２の接続子の端部と結合される端部を有する第１の接続子のそれぞれの対を通じて、それぞれの第２の端子と電気的に結合され、前記第２の接続子は前記第１の接続子の上方に延在することと、
誘電体補強カラーが前記第１の接続子又は前記第２の接続子のうちの１つ又は複数の接続子の一部分を取り囲むことと、
封止剤を前記第１のサポート素子と前記第２のサポート素子との間の空間へ流し込むことであって、それにより電気的に結合される第１の接続子及び第２の接続子の個々の対の少なくとも一部分を互いから分離する封止を形成することと、
を含む、超小型電子組立体を製造する方法。
請求項３８：
前記誘電体補強カラーは前記接合プロセスの間、前記第１の接続子又は前記第２の接続子のうちの少なくとも１つを、こうした接続子の高さを維持するように強制する、請求項３７に記載の方法。
請求項３９：
前記第１のサブ組立体又は前記第２のサブ組立体のうちの一方は該サブ組立体の前記接続子を互いから分離する第２の封止を備え、前記封止は該第２の封止と接触した状態で形成される、請求項３７に記載の方法。
請求項４０：
前記第１の接続子及び前記第２の接続子はそれぞれ前記第１のサポート素子及び前記第２のサポート素子の前記第２の表面の上方の最大の高さに端部を有し、前記第１の接続子の前記端部は前記第２の接続子の端部に整列されるとともに直接接合される、請求項３７に記載の方法。