(57)【特許請求の範囲】
【請求項１】
電極が形成された基板本体上に、半導体素子を前記電極とバンプ接合することにより搭載するための半導体素子搭載用基板であって、
前記基板本体上に、前記電極の厚みよりも厚く絶縁層が形成されるとともに、該絶縁膜に該電極に達する孔が設けられ、該孔内に該電極の上面に接触しかつ表面が外部に臨む導電体溜が設けられてなり、
該導電体溜は、常温で可塑性を有する導電材料からなり、
前記絶縁層に設けられた孔は、前記電極の周縁を露出させる状態で設けられた
ことを特徴とする半導体素子搭載用基板。
【請求項２】
電極が形成された基板本体上に、半導体素子を前記電極とバンプ接合することにより搭載するための半導体素子搭載用基板を製造する方法であって、
前記基板本体上に、前記電極を覆うようにして絶縁層を形成する工程と、
前記絶縁層に、前記電極に達する孔を形成する工程と、
前記孔内に常温で可塑性を有する導電材料を供給して導電体溜を形成する工程とを有し、
前記孔を形成する工程では、前記電極の周縁を露出させる状態で該電極の幅よりも径が大きな孔を形成する
ことを特徴とする半導体素子搭載用基板の製造方法。
【請求項３】
電極が形成された基板本体に、前記電極の厚みよりも厚く絶縁層が形成されるとともに、該絶縁膜に該電極に達する孔が設けられ、該孔内に該電極の上面に接触しかつ表面が外部に臨む導電体溜が設けられてなり、かつ該導電体溜が常温で可塑性を有する導電材料からなる半導体素子搭載用基板と、
前記半導体素子搭載用基板上に、前記導電体溜とバンプとの接合によって搭載された半導体素子とからなり、
前記絶縁層に設けられた孔は、前記電極の周縁を露出させる状態で設けられた
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子搭載用基板とその製造方法および半導体装置に関し、特にバンプを有しフェイスダウンで接合を行ういわゆるフリップチップを搭載するための半導体素子搭載用基板とその製造方法、およびフリップチップを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体素子の実装方法としては、半導体素子をモールド樹脂で被覆することによって形成した、いわゆるモールドパッケージを用いる方法が知られている。一方、近年では、半導体装置の高集積化、高速化等の進展に伴って、半導体素子の高密度実装が要求されており、この要求にしたがって高密度実装が可能な、ベアチップを基板に直接実装する技術が脚光を浴びている。特にベアチップ実装の中でも、ワイヤーボンディングよりも高密度な実装が可能になるフェースダウンボンディングとして、図６に示すようにはんだバンプ５１を用いて半導体素子５２と基板５３上の電極５４とを接合するフリップチップボンディングが注目されている。
【０００３】
【発明が解決しようとする課題】
ところが、バンプを用いた接合によって基板上に半導体素子を搭載した半導体装置では、半導体素子の動作／休止によって接合部に周期的な温度変化（温度サイクル）がかかる。そして、半導体素子の熱膨張係数と基板の熱膨張係数との違いから、上記温度サイクルによって接合部に繰り返しストレスが加わる。特に、半導体素子がシリコンからなり、基板がガラスエポキシ基板からなる場合、シリコンの膨張係数が３ｐｐｍ／℃、ガラスエポキシ基板の膨張係数が１５ｐｐｍ／℃というように膨張係数の差が大きい。そのため、図６に示すように半導体素子５２および基板５３がそれぞれ膨張収縮した際の寸法の変化（図中矢印で示す）が大きく異なって、温度サイクルで接合部５５に加わるストレスが大になる。
この結果、化学結合されているバンプ接合では、バンプ５１に金属疲労が起き、クラック５６等の破壊を生じて接合部５５の電気的信頼性が低下するといった不具合が発生する。
【０００４】
【課題を解決するための手段】
上記課題を解決するための本発明に係る半導体素子搭載用基板は、電極が形成された基板本体上に、半導体素子をその電極とバンプ接合することにより搭載するためのものであって、基板本体上に、上記電極の厚みよりも厚く絶縁層が形成されるとともに、絶縁層の電極の直上位置にこの電極の上面に接触しかつ表面が外部に臨む導電体溜が設けられてなるものである。そしてこの導電体溜が、塑性変形が可能な導電材料からなるものである。
【０００５】
この発明では、導電体溜が塑性変形可能な導電材料からなるので、半導体素子のバンプを導電体溜と接合した場合に、半導体素子の動作／休止による温度サイクルによって、半導体素子搭載用基板と半導体素子と間で膨張係数の違いから寸法変化が生じると、導電体溜が塑性変形する。よって、寸法変化によるストレスが導電体溜に吸収される。また導電体溜は、塑性変形するだけでその内部が破壊されないので、搭載用基板の電極とバンプとの導通状態が常に保たれる。また、絶縁層が電極の厚みより厚く形成されていることから、電極の直上位置に形成された導電体溜は、表面と電極上面に接する裏面とを除く箇所が絶縁層で覆われた状態になっている。よって、電極が複数形成されており、高密度実装に伴って電極のピッチが狭小化されても、導電体溜同士が接触しない。
【０００６】
本発明に係る半導体素子搭載用基板の製造方法は、電極が形成された基板本体上に、半導体素子を前記電極とバンプ接合することにより搭載するための半導体素子搭載用基板を製造する方法であって、まず基板本体上に、電極を覆うようにして絶縁層を形成する。次いで絶縁層に電極に達する孔を形成し、孔内に塑性変形が可能な導電材料を供給して導電体溜を形成する。
【０００７】
この発明では、電極を覆うようにして基体本体上に絶縁層を形成するため、電極の厚みよりも厚い絶縁層が得られる。またこの絶縁層に孔を電極に達する状態で形成することから、電極と絶縁層によって構成された孔が得られる。そしてこの孔内に塑性変形可能な導電材料を供給して導電体溜を形成するので、電極の直上位置に電極の上面に接触し、かつ表面が外部に臨む導電体溜が形成されることになる。
【０００８】
本発明に係る半導体装置は、上記発明の半導体素子搭載用基板と、この半導体素子搭載用基板上に、導電体溜とバンプとの接合によって搭載された半導体素子とから構成されるものである。
【０００９】
この発明では、導電体溜とバンプとの接合によって半導体素子搭載用基板の上面に半導体素子が搭載されるので、半導体素子の動作／休止による温度サイクルによって、半導体素子搭載用基板と半導体素子と間で膨張係数の違いから寸法変化が生じても、ストレスが導電体溜に吸収されて接合部にストレスが加わらない。また、導電体溜が半導体素子搭載用基板に複数形成されても、互いに接触しないものであるため、電極が狭ピッチ化されても、接合部の電気的信頼性が常に保たれたものとなる。
【００１０】
【発明の実施の形態】
以下に、本発明の実施形態を図面に基づいて説明する。
図１は本発明の半導体素子搭載用基板の一実施形態を示す側断面図である。
この半導体素子搭載用基板１（以下、搭載用基板１と記す）は、例えばバンプを有しフェイスダウンで接合を行う半導体素子（以下、フリップチップと記す）を搭載するためのものである。
【００１１】
図１に示すように搭載用基板１は、基板本体１１上に形成された電極１２と、絶縁層１３と、導電体溜１４とを備えて構成されている。
基板本体１１は、通常のフリップチップ搭載用基板に用いられている材料、例えばセラミックやガラスエポキシ、ガラスポリイミド等で形成されており、上面に上記の電極１２を複数有している。
電極１２はそれぞれ、搭載用基板１に搭載しようとするフリップチップのバンプと導電体溜１４を介して接合されるものであり、接合しようとするバンプに対応して設けられている。本実施形態では、各電極１２は、例えば平面視略矩形状をなしかつ８０μｍ程度の幅に形成されている。
【００１２】
絶縁層１３は、耐熱性を有する絶縁材料、例えばフォトレジストや、エポキシ、ポリイミド等の樹脂といったような絶縁材料からなるもので、基板本体１１上に電極１２の厚みより厚く形成されている。よって、基板本体１１上の電極１２は、その一部（後述するごとく形成されている導電体溜１４の形成部分）を除いて絶縁層１３で覆われた状態となっている。本実施形態では、絶縁層１３は５０μｍ程度の厚さに形成されている。
【００１３】
導電体溜１４は、搭載しようとするフリップチップのバンプと直接接合されるものである。この導電体溜１４は、絶縁層１３の各電極１２の直上位置にそれぞれ設けられているとともに、フリップチップのバンプとの接合位置に対応するように設けられている。また各導電体溜１４は、電極１２に接触しかつ表面が外部に臨む状態に形成されている。
【００１４】
この導電体溜１４は、塑性変形が可能な導電材料からなっている。すなわち、外力により導電体溜１４の内部構造に流動を生じて永久変形が起こる、いわゆる塑性流れによる変形が可能なものとなっている。このような導電材料としては、例えば常温で可塑性を有する導電性ペースト、すなわち例えば銀（Ａｇ）、ガリウム（Ｇａ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属粉末をエポキシ、ポリイミド等の有機樹脂中に分散させたものが挙げられる。
【００１５】
さらに導電体溜１４は、この導電体溜１４にバンプが接合された場合に、その接合部分におけるバンプと絶縁層１３との間に遊びがある大きさに形成されている。例えば搭載しようとするフリップチップのバンプが、平面視した状態で略円形に形成され、その最外径が６０ｎｍ程度であり、１５０ｎｍ程度のピッチで形成されている場合、導電体溜１４は平面視した状態で略円形に形成され、バンプの最外径よりも大きい内径（例えば７０μｍ程度）に形成されている。
【００１６】
この実施形態の搭載用基板１では、導電体溜１４が塑性変形可能な導電材料からなるので、導電体溜１４に外力が加わると導電体溜１４が塑性変形を起こす。そのため、導電体溜１４をフリップチップのバンプとの接合に用いた場合に、フリップチップの動作／休止による温度サイクルによって、搭載用基板１とフリップチップと間で膨張係数の違いから寸法変化が生じると、導電体溜１４が塑性変形する。この結果、寸法変化によるストレスが導電体溜１４に吸収されることになるので、ストレスが繰り返しバンプに加わることによるバンプの破壊を防止することができる。また導電体溜１４は、塑性変形するだけでその内部が破壊されないので、搭載用基板１の電極１２とバンプとの導通状態を常に保つことができる。
【００１７】
また導電体溜１４は、この導電体溜１４にバンプが接合された場合に、その接合部分におけるバンプと絶縁層１３との間に遊びがある大きさに形成されている。このため、導電体溜１４にバンプが接合された場合には、バンプと絶縁層１３との間に塑性変形が可能な導電体溜１４が常に存在することになるので、上記バンプの破壊を確実に防止することができる。
【００１８】
さらに、絶縁層１３が電極１２の厚みより厚く形成されていることから、電極１２の直上位置に形成された導電体溜１４はそれぞれ、表面と電極１２の上面に接する裏面とを除く箇所が絶縁層１３で覆われた状態で設けられている。よって、高密度実装に伴って電極１２のピッチが狭小化されても、導電体溜１３同士が接触することがなく、常に導電体溜１３間の絶縁性を維持することができる。
したがって、実施形態の搭載用基板１をフリップチップの搭載用基板として用れば、安定した接合ができて、接合部の電気的信頼性を向上させることができる。また搭載用基板１によれば、電極１２を狭ピッチ化しても接合部の電気的信頼性を維持することができることから、実装の高密度化を図ることが可能になる。
【００１９】
次に、このように構成された搭載用基板１の製造方法に基づき、本発明に係る半導体素子搭載用基板の製造方法の一実施形態を図２を用いて説明する。
まず製造に先立ち、基板本体１１上に電極１２が形成されたものを用意する。そして、図２（ａ）に示すごとく電極１２を有する基板本体１１上に、例えば塗布等の方法によって絶縁層１３を形成する。この際、電極１２を覆うようにして絶縁層１３を形成する。
【００２０】
次いで、図２（ｂ）に示すごとく絶縁層１３に、電極１２上面に達する孔１５を形成する。孔１５の形成方法としては、例えばリソグラフィ技術を用いる方法、およびレーザ加工による方法が挙げられる。
リソグラフィ技術を用いる方法では、絶縁層１３を例えばポジ型のフォトソルダーレジストで形成し、露光によって孔１５を形成する部分を感光させ、現像して孔１５を形成する。絶縁層１３をネガ型のフォトソルダーレジストで形成し、露光によって孔１５を形成する部分以外の箇所を感光させ、現像して孔１５を形成してもよい。
【００２１】
またレーザ加工による方法では、例えば絶縁層１３をエポキシやポリイミド樹脂で形成し、エキシマレーザ光を絶縁層１３に照射して孔１５を直接形成する。この方法では、レーザ光の径によって孔１５の径を調整することができる。
上記いずれの方法を用いても、絶縁層１３に狭ピッチで孔１５を形成することが可能である。
【００２２】
孔１５を形成した後は、図２（ｃ）に示すように、塑性変形が可能な導電材料を孔１５内に供給し、導電体溜１４を形成する。供給方法としては、例えば絶縁層１３をマスクとした印刷により、孔１５内に導電材料を押し込みつつ、絶縁層１３上面の余分な導電材料をかき取るといった方法を用いることができる。なお、各孔１５内のみに確実に、効率良く導電材料を供給できれば、その他の方法を用いることも可能である。
【００２３】
上記した搭載用基板１の製造方法では、電極１２を覆うようにして基体本体１１上に絶縁層１３を形成するため、電極１２の厚みよりも厚い絶縁層１３が得られる。またこの絶縁層１３に孔１５を電極１２に達する状態で形成することから、電極１２と絶縁層１３によって構成された孔１５が得られる。そしてこの孔１５内に塑性変形可能な導電材料を供給して導電体溜１４を形成するので、電極１２の直上位置に電極１２の上面に接触し、かつ表面が外部に臨む導電体溜１４を形成することができる。
【００２４】
したがって、この方法によれば、上記実施形態の搭載用基板１を製造することができるので、上記実施形態と同様、導電体溜１４とフリップチップのバンプとを接合した場合に、安定した接合が可能になり、また電極１２の狭ピッチ化を進めても接合部の電気的信頼性を維持できるいった効果が得られる。
【００２５】
ところで、このように製造される搭載用基板１に、フリップチップを搭載する場合には、図３に示すように、まずフリップチップ２のバンプ２１と導電体溜１４とを位置合わせする。
そして、バンプ２１を導電体溜１４に押し込むようにして接合する。この押し込みでは、接合が確実になるようにフリップチップ２を搭載用基板１に向けて、あるいは搭載用基板１をフリップチップ２に向けて軽く加圧してもよい。
【００２６】
なお、前述したように導電体溜１４の内径はバンプ２１の最外径より大きく形成されていることから、上記接合では、常にバンプ２１と絶縁層１３との間に導電材料が存在し、導電体溜１４との接合部分におけるバンプ２１と絶縁層１３との間に遊びがある状態になる。
以上の方法によって、導電体溜１４とバンプ２１との接合によって搭載用基板１の上面に搭載されたフリップチップ２と、搭載用基板１とからなる、本発明の半導体装置の一実施形態である図４に示す半導体装置３が得られる。
【００２７】
この半導体装置３では、導電体溜１４とバンプ２１との接合によって搭載用基板１の上面にフリップチップ２が搭載されるので、フリップチップの動作／休止による温度サイクルによって、搭載用基板１とフリップチップと間で膨張係数の違いから寸法変化が生じても、ストレスが導電体溜１４に吸収されて接合部３１にストレスが加わらない。そのため、バンプ２１の金属疲労による破壊を防止することができる。また導電体溜１４は、塑性変形するだけでその内部が破壊されないので、半導体装置３は搭載用基板１の電極１２とバンプ２１との導通状態が常に保持されたものとなる。
【００２８】
また導電体溜１４との接合部分におけるバンプ２１と絶縁層１３との間に遊びがある状態で導電体溜１４とバンプ２１とが接合されているので、上記バンプ２１の破壊を確実に防止することができる。
またバンプ２１と、互いに接触することがない導電体溜１４との接合によって搭載用基板１にフリップチップ２が搭載されているので、電極１２のピッチが狭小化されていても、接合部３１の電気的信頼性が保たれる。
したがって、この実施形態によれば、接合部３１の電気的信頼性が高く、しかも実装が高密度化された半導体装置３を実現できる。
【００２９】
なお、本実施形態では、例えば図１に示すように絶縁層１３が電極１２上面の周縁部を覆っており、導電体溜１４がこれよりも電極１２上面の中心側に形成されている場合について述べたが、本発明において絶縁層は電極の厚みよりも厚く形成され、導電体溜は絶縁層の電極の直上位置にこの電極の上面に接触しかつ表面が外部に臨むように形成されていればよく、上記構造に限定されない。
【００３０】
例えば図５に示すごとく、電極１２上面の周縁部を覆わず電極１２を囲むようにして絶縁層１３が形成され、この絶縁層１３の電極１２の直上位置に電極１２の上面と側面とに接触しかつ表面が外部に望むように導電体溜１４が形成された構造であってもよい。このような構造とする場合には、例えば図２（ａ）に示す基板本体１１上への絶縁層１３の形成後、例えばリソグラフィ技術によって、図５に示すごとく電極１２上面に達しかつ電極１２の周辺にて基板本体１１に達する、つまり電極１２の幅よりも径が大きい孔１５を絶縁層１３に形成する。そして孔１５内に塑性変形可能な導電材料を供給して導電体溜１４を形成すればよい。
また本発明の半導体素子搭載用基板とその製造方法および半導体装置は、本実施形態に限られることなく、本発明の主旨に反しない限り、寸法等を適宜変更可能であるのは言うまでもない。
【００３１】
【発明の効果】
以上説明したように本発明に係る半導体素子搭載用基板では、塑性変形可能な導電材料からなる導電体溜を備えているので、半導体素子のバンプを導電体溜と接合した場合に、半導体素子の動作／休止による温度サイクルで、半導体素子搭載用基板と半導体素子と間で膨張係数の違いからストレスがバンプに加わって破壊されることを防止することができる。また導電体溜は、塑性変形するだけでその内部が破壊されない。よって、半導体素子のバンプと導電体溜との安定した接合を行うことができる。
また絶縁層が電極の厚みより厚く形成されていることから、高密度実装に伴って電極のピッチが狭小化されても、導電体溜同士が接触することがなく、常に導電体溜間の絶縁性を維持することができる。
したがって、この半導体素子搭載用基板を半導体装置の製造に用いれば、接合部の電気的信頼性の向上と実装の高密度化とを図ることができる。
【００３２】
また本発明に係る半導体素子搭載用基板の製造方法によれば、上記発明の半導体素子搭載用基板を製造することができるので、上記発明と同様、導電体溜と半導体素子のバンプとの安定した接合を行うことが可能になり、また電極の狭ピッチ化を進めても、接合部の電気的信頼性を維持できるいった効果が得られる。
【００３３】
また本発明に係る半導体装置では、導電体溜とバンプとの接合によって半導体素子搭載用基板の上面に半導体素子が搭載されてなるため、半導体素子の動作／休止による温度サイクルで、半導体素子搭載用基板と半導体素子と間で膨張係数の違いからバンプにストレスが加わることを防止できる。また導電体溜が、半導体素子搭載用基板に複数形成されても互いに接触しないものであり、電極のピッチが狭小化されていても、接合部の電気的信頼性が保たれるので、この発明によれば、接合部の電気的信頼性が高く、しかも半導体素子が高密度実装された半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体素子搭載用基板の一実施形態を示す側断面図である。
【図２】（ａ）〜（ｃ）は、本発明に係る半導体素子搭載用基板の製造方法の一実施形態を示す工程図である。
【図３】半導体素子搭載用基板への半導体素子の搭載方法の一例を示す説明図である。
【図４】本発明に係る半導体装置の一実施形態を示す側断面図である。
【図５】実施形態の変形例を示す側断面図である。
【図６】本発明の課題を説明する図である。
【符号の説明】
１  搭載用基板    ２  フリップチップ    ３  半導体装置
１１  基板本体    １２  電極    １３  絶縁層    １４  導電体溜
１５  孔    ２１  バンプ    ３１  接合部
【図１】
0003586988.tif 000002
【図２】
0003586988.tif 000003
【図３】
0003586988.tif 000004
【図４】
0003586988.tif 000005
【図５】
0003586988.tif 000006
【図６】
0003586988.tif 000007