(57)【特許請求の範囲】
【請求項１】
交流電源電圧を整流する整流回路と、この整流回路による整流出力を平滑化する平滑コンデンサを含み、入力直流電圧を生成する直流化回路と、
一次巻線及び二次巻線を有し、前記入力直流電圧が一次巻線の一端に供給されるコンバータトランスと、
主電流路及び制御電極を有し、主電流路が前記一次巻線の他端と基準電位点間に接続され、前記制御電極に供給されるスイッチング信号に応答してオン／オフするスイッチング素子と、
前記コンバータトランスの二次巻線に生じる電圧を整流して負荷に出力直流電圧を供給する出力回路と、
発振回を有しこの発振回路の発振動作に基づいて前記スイッチング素子に前記スイッチング信号を供給するスイッチング制御回路と、第１の規定電圧と前記一次巻線の他端における前記スイッチング素子への入力直流電圧とを比較する比較回路を有し前記入力直流電圧が前記第１の規定電圧よりも高い場合、前記スイッチング制御回路の発振回路の動作を停止する発振制御回路とを含む集積回路と、
を具備したことを特徴とするスイッチング電源回路。
【請求項２】
前記スイッチング素子は、前記集積回路内に設けられていることを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
前記発振制御回路は、前記比較回路の他に第２の比較回路を有し、前記一次巻線の他端に生じた前記スイッチング素子への入力直流電圧と、前記第１の規定電圧よりも低い第２の規定電圧とを前記第２の比較回路で比較し、前記入力直流電圧が前記第２の規定電圧よりも低い場合、前記発振回路の動作を停止するようにし、前記入力直流電圧が前記第１及び第２の規定電圧の範囲内にあるときのみ前記発振回路が動作するように制御することを特徴とする請求項１記載のスイッチング電源回路。
【請求項４】
主電源回路及び待機電源回路を有し、前記待機電源回路に接続された待機用回路の制御のもとに交流電源と前記主電源回路間の接続をオン／オフするようにした電子機器において、前記待機電源回路は、
前記交流電源の電圧を整流する整流回路とこの整流回路による整流出力を平滑化する平滑コンデンサを含み、入力直流電圧を生成する直流化回路と、
一次巻線及び二次巻線を有し、前記入力直流電圧が一次巻線の一端に供給されるコンバータトランスと、
主電流路及び制御電極を有し、主電流路が前記一次巻線の他端と基準電位点間に接続され、前記制御電極に供給されるスイッチング信号に応答してオン／オフするスイッチング素子と、
発振回を有しこの発振回路の発振動作に基づいて前記スイッチング素子に前記スイッチング信号を供給するスイッチング制御回路と、第１の規定電圧と前記一次巻線の他端における前記スイッチング素子への入力直流電圧とを比較する比較回路を有し前記入力直流電圧が前記第１の規定電圧よりも高い場合、前記スイッチング制御回路の発振回路の動作を停止する発振制御回路とを含む集積回路と、
前記コンバータトランスの二次巻線に生じる電圧を整流して負荷に出力直流電圧を供給する出力回路とを具備して成ることを特徴とする電子機器。
【請求項５】
主電源回路及び待機電源回路を有し、かつ交流電源と前記主電源回路間に設けられた主電源スイッチを前記待機電源回路に接続された待機用回路の制御のもとにオン／オフするようにした電子機器において、前記待機電源回路は、
前記交流電源の電圧を整流する整流回路とこの整流回路による整流出力を平滑化する平滑コンデンサを含み、入力直流電圧を生成する直流化回路と、
一次巻線及び二次巻線を有し、前記入力直流電圧が一次巻線の一端に供給されるコンバータトランスと、
主電流路及び制御電極を有し、主電流路が前記一次巻線の他端と基準電位点間に接続され、前記制御電極に供給されるスイッチング信号に応答してオン／オフするスイッチング素子と、
発振回を有しこの発振回路の発振動作に基づいて前記スイッチング素子に前記スイッチング信号を供給するスイッチング制御回路と、第１の規定電圧と前記一次巻線の他端における前記スイッチング素子への入力直流電圧とを比較する比較回路を有し前記入力直流電圧が前記第１の規定電圧よりも高い場合、前記スイッチング制御回路の発振回路の動作を停止する発振制御回路とを含む集積回路と、
前記コンバータトランスの二次巻線に生じる電圧を整流して負荷に出力直流電圧を供給する出力回路と、
前記出力直流電圧によって前記前記待機用回路を動作させ、この待機用回路の制御のもとに前記入力直流電圧が前記第１及び第２の規定電圧の範囲外にあるときは、前記主電源スイッチをオフする手段とを具備したことを特徴とする電子機器。
【請求項６】
前記待機用回路がマイクロコンピュータであることを特徴とする請求項４又は５記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源電圧を直流電源電圧に変換するスイッチング電源回路に関し、特に上記スイッチング電源回路を待機用電源回路として使用した場合に好適であり、スイッチング素子をサージ電圧から保護可能にしたスイッチング電源回路に関する。
【０００２】
【従来の技術】
テレビジョン受信機等の電子機器においては、電源回路を有しているが、この電源回路は、機器本体の各部に動作用の電源電圧を供給する主電源回路と、リモコンの受光回路やマイクロコンピュータ（以下マイコンと称すこともある）等の待機用回路を常時動作させるための待機電源回路を有するものが多い。
【０００３】
上記待機電源回路は、交流電源に接続された整流回路を有し、比較的低電圧（例えば５Ｖ程度）の電源電圧を生成して前記リモコンの受光回路やマイコン等に常時動作電圧を供給するもので、リモコンから前記受光回路に対して電源オンの指示があった場合、マイコンの制御により前記主電源回路を動作させ、又リモコンから前記受光回路に対して電源オフの指示があった場合、マイコンの制御により前記主電源回路を停止させるようにしている。
【０００４】
又、最近では上記待機電源回路としてスイッチング電源回路を用いる傾向にある。スイッチング電源回路は、交流電源（ＡＣ電源）に接続された整流回路と、この整流回路からの整流出力を平滑する平滑コンデンサと、この平滑コンデンサからの直流電圧が供給されるコンバータトランスと、前記平滑コンデンサからの直流電圧が前記トランスの一次巻線を介して供給されるスイッチング素子を有している。前記スイッチング素子は、スイッチング制御回路の出力によってオン／オフ制御され、このスイッチング素子のオフ期間に前記一次巻線に蓄えたエネルギーを、スイッチング素子のオン期間にトランスの二次巻線に導き、二次巻線に発生する電圧を整流することで出力直流電圧を得るようにしている。
【０００５】
又、前記出力直流電圧の変動に応じて前記スイッチング制御回路を制御し、前記スイッチング素子のオン／オフの周期やデューティーをコントロールして出力直流電圧を安定化するようにしている。
【０００６】
ところで、上記スイッチング電源回路を待機電源回路として使用した場合、前記平滑コンデンサの容量値を小さくして使用することが多い。これは交流電源に瞬時停電（瞬停）が発生して復活した場合、マイコンがそれを素早く検出できるように応答性を高める上で、又待機電源回路の小型化を図る上で、平滑コンデンサの容量値を小さくしている。
【０００７】
ところで、前記平滑コンデンサの容量を小さくした場合、ＡＣ電源ラインのリアクタンス成分により、ＡＣ電源投入時にサージ電圧が発生し、前記平滑コンデンサの電圧が跳ね上がる場合がある。容量値が大きい場合はサージ成分を吸収できるが、容量値が小さいとそれを吸収することができず、後段回路に過渡電圧が供給されることになる。
【０００８】
一方、スイッチング電源回路において、前記スイッチング制御回路は発振回路を含んでおり、電源投入時に前記平滑コンデンサの端子電圧が所定値を越えると発振動作を開始するようにしているが、前記サージ電圧の跳ね上がりにより、前記スイッチング素子の耐圧がオーバーして破壊することがあった。
【０００９】
この破壊を防止するためには、平滑コンデンサの容量値を大きくしてサージを吸収するようにすれば良いが、前述した瞬停からの復帰時にマイコンがそれを検出するのが遅くなり応答性が低下するという不都合が生じる。又、ＡＣ電源と整流回路間にサージ吸収用の素子を挿入する方法もあるが、サージ吸収素子に常時電流が流れるため、消費電力が増加するという不都合がある。
【００１０】
又、特開２００２−５１５５１号公報には、スイッチング電源回路の平滑容量を負荷の状態に応じて切換え、負荷が待機状態のときには平滑容量を低減し、入力電圧が所定値よりも低下した場合のみスイッチング素子をオン／オフ制御する例が記載されている。しかしながら、この公報には平滑コンデンサの電圧の跳ね上がりに対する保護については考慮されていない。
【００１１】
【発明が解決しようとする課題】
以上述べたように、待機電源としてスイッチング電源回路を用いた場合、平滑コンデンサの容量値を小さくする必要があるため、電源投入時にサージ電圧が発生し、スイッチング素子の耐圧がオーバーして破壊することがあった。
【００１２】
本発明は上記した点に鑑み、ＡＣ電源の投入時に前記スイッチング素子がサージ電圧により破壊されるのを防ぐようにした保護回路を備えたスイッチング電源回路及びそれを使用した電子機器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、交流電源電圧を整流する整流回路と、この整流回路による整流出力を平滑化する平滑コンデンサを含み、入力直流電圧を生成する直流化回路と、
一次巻線及び二次巻線を有し、前記入力直流電圧が一次巻線の一端に供給されるコンバータトランスと、
主電流路及び制御電極を有し、主電流路が前記一次巻線の他端と基準電位点間に接続され、前記制御電極に供給されるスイッチング信号に応答してオン／オフするスイッチング素子と、
前記コンバータトランスの二次巻線に生じる電圧を整流して負荷に出力直流電圧を供給する出力回路と、
発振回を有しこの発振回路の発振動作に基づいて前記スイッチング素子に前記スイッチング信号を供給するスイッチング制御回路と、第１の規定電圧と前記一次巻線の他端における前記スイッチング素子への入力直流電圧とを比較する比較回路を有し前記入力直流電圧が前記第１の規定電圧よりも高い場合、前記スイッチング制御回路の発振回路の動作を停止する発振制御回路とを含む集積回路とを具備したことを特徴とするスイッチング電源回路である。
【００１４】
上記構成によれば、電源投入時に前記一次巻線の他端に生じたスイッチング素子への入力直流電圧が規定値以上にある場合は、スイッチング制御回路の発振回路は発振を停止するため、スイッチング素子を過大なサージ電圧から保護することができる。
【００１５】
又本発明は、主電源回路及び待機電源回路を有し、前記待機電源回路に接続された待機用回路の制御のもとに交流電源と前記主電源回路間の接続をオン／オフするようにした電子機器において、上述したスイッチング電源回路を前記待機電源回路として使用したことを特徴とするものである。
【００１６】
さらに本発明は、主電源回路及び待機電源回路を有し、かつ交流電源と前記主電源回路間に設けられた主電源スイッチを前記待機電源回路に接続された待機用回路の制御のもとにオン／オフするようにした電子機器において、前記待機電源回路は、
前記交流電源の電圧を整流する整流回路とこの整流回路による整流出力を平滑化する平滑コンデンサを含み、入力直流電圧を生成する直流化回路と、
一次巻線及び二次巻線を有し、前記入力直流電圧が一次巻線の一端に供給されるコンバータトランスと、
主電流路及び制御電極を有し、主電流路が前記一次巻線の他端と基準電位点間に接続され、前記制御電極に供給されるスイッチング信号に応答してオン／オフするスイッチング素子と、
発振回を有しこの発振回路の発振動作に基づいて前記スイッチング素子に前記スイッチング信号を供給するスイッチング制御回路と、第１の規定電圧と前記一次巻線の他端における前記スイッチング素子への入力直流電圧とを比較する比較回路を有し前記入力直流電圧が前記第１の規定電圧よりも高い場合、前記スイッチング制御回路の発振回路の動作を停止する発振制御回路とを含む集積回路と、
前記コンバータトランスの二次巻線に生じる電圧を整流して負荷に出力直流電圧を供給する出力回路と、
前記出力直流電圧によって前記前記待機用回路を動作させ、この待機用回路の制御のもとに前記入力直流電圧が前記第１及び第２の規定電圧の範囲外にあるときは、前記主電源スイッチをオフするようにしたものである。
【００１７】
上記発明によれば、入力直流電圧が規定電圧の範囲外にあるときは、主電源回路の保護を図ることができる。
【００１８】
【発明の実施の形態】
以下図面を参照しながら本発明のスイッチング電源回路及び電子機器の構成について説明する。先ず、図１は本発明に係る電子機器のシステム全体の構成を示すブロック図であり、テレビジョン受信機の電源システムを示す。
【００１９】
電源スイッチ１１は商用ＡＣ電源からの例えば交流１００Ｖの電源電圧の供給をオン／オフするための機械的手動スイッチである。電源スイッチ１１をオンすると、待機電源回路１０に電源が供給され、マイクロコンピュータ１８及び受光回路１９に例えば５Ｖ電源が供給される。待機電源回路１０はスイッチング電源である。マイクロコンピュータ１８は待機電源回路１０からの電源によって動作する。リモコン２０から電源オン信号が発せられると受光回路１９で受光し、それをマイクロコンピュータ１８が入力し、主電源１２がオンされる。
【００２０】
主電源スイッチ１２がオンすると、ＡＣ電源が主電源スイッチ１２を介して整流回路１３に供給され、整流回路１３はＡＣ電源電圧を全波整流し直流電圧を主電源回路１４に供給する。主電源回路１４は、例えばスインチング電源回路から成る。主電源回路１４は整流回路１３からの直流電圧が入力され、映像回路１５、音声回路１６、偏向回路１７等の負荷回路に夫々適した直流電圧を供給する。
【００２１】
又、リモコン２０から電源オフ信号が発せられると、受光回路１９はマイクロコンピュータ１８にそれを送信し、マイクロコンピュータ１８は主電源スイッチ１２をオフする。この主電源スイッチ１２は例えばリレーを用いて構成される。
【００２２】
主電源スイッチ１２がオフすると、整流回路１３主電源回路１４への電力供給が停止する。この結果、各負荷回路１５，１６，１７への直流電源電圧の供給も停止する。このように主電源回路１４の動作が停止しても、待機電源回路１０は、電源スイッチ１１がオフされない限り、マイクロコンピュータ１８及び受光回路１９等、待機用回路へ電源を供給し続ける。
【００２３】
その後、ユーザがリモコン２０の電源オンボタンを押すと、電源オン信号が受光回路１９を介してマイクロコンピュータ１８に送信され、マイクロコンピュータ１８は主電源スイッチ１４２をオンする。その結果、主電源回路１４は負荷回路１５，１６，１７に対する電源供給を再開する。
【００２４】
図２は上記システムに使用される本発明による待機電源回路１０の一実施形態を示す回略図である。
【００２５】
待機電源回路１０は、入力側電源回路５０と出力側電源回路６０から構成されている。入力側電源回路５０には、商用電源（ＡＣ入力）から供給される交流電圧を整流する整流回路１０ａと、整流回路１０ａの出力電圧を平滑する平滑コンデンサ１０ｂとが設けられ、平滑コンデンサ１０ｂに生じる直流入力電圧ＶＩＮが、コンバータトランス３１の一次巻線３１ａの一端に供給される。
【００２６】
コンバータトランス３１の一次巻線３１ａの他端には、スイッチング素子として動作するＭＯＳＦＥＴ（以下、単にＦＥＴと記述する）３４のドレインが接続されている。ＦＥＴ３４のゲートは、スイッチング制御回路３２のＧＡＴＥ端子に接続されており、スイッチング制御回路３２によって、ＦＥＴ３４のスイッチング動作が制御される。ＦＥＴ３４のソース端子は、平滑コンデンサ１０ｂの他端である基準電位点（アース）に接続されている。ＦＥＴ３４は、ドレイン・ソース電流路が主電流路を成し、ゲート端子は制御入力端子である。
【００２７】
コンバータトランス３１の一次巻線３１ａには、ＦＥＴ３４こよるスイッチング動作時において、ＦＥＴ３４のドレイン・ソース間耐圧以上の電圧がかかることを防止するためのスナバ回路３７が並列に接続されている。
【００２８】
図中点線で示されるブロック３０はＩＣ（集積回路）として構成されている。本実施形態では、ＩＣ３０内に前記ＦＥＴ３４を形成した例を示しているが、ＦＥＴ３４はＩＣ３０の外部に形成される場合もある。又、このＩＣ３０内には、スイッチング制御回路３２及びサージ電圧検出回路４１ａが形成されている。サージ電圧検出回路４１ａは入力電圧ＶＩＮにサージ電圧が発生しているとき、スイッチング制御回路３０の動作を停止し、ＦＥＴ３４を保護するために設けられている。
【００２９】
スイッチング制御回路３２はＦＥＴ３４をスイッチング制御するためのパルス状の発振出力をＧＡＴＥ端子に発生する。これによりＦＥＴ３４はオン／オフし、ＦＥＴ３４のオフ時にコンバータトランス３１の一次側巻き線３１ａにエネルギーを蓄え、ＦＥＴのオン時に二次巻線３１ｂにエネルギーを放出する。この結果、一次巻線３１ａと二次巻線３１ｂには互いに逆極性の交流電圧Ｖ１、Ｖ２が発生する。この交流電圧Ｖ２はダイオード３６により整流され、平滑コンデンサ３８により平滑され、二次側負荷回路であるマイコン等を含む待機回路に電源電圧ＶＯＵＴとして供給される。
【００３０】
又、スイッチング制御回路３２のＰＴＣ端子には、出力側電源回路６０からの帰還信号によって動作するフォトカプラ３９の出力が接続されている。フォトカプラ３９は発光ダイオード３９ａ及びフォトトランジスタ３９ｂから成り、出力側電源回路６０から入力側電源回路５０へ帰還信号を提供する帰還回路を構成する。発光ダイオード３９ａはフォトカプラ３９の発光部を構成し、フォトトランジスタ３９ｂは受光部を構成する。
【００３１】
前記整流用ダイオード３６のカソードは発光ダイオード３９ａのアノードに接続され、発光ダイオード３９ａのカソードはツェナーダイオード４０を介して基準電位点に接続されている。フォトトランジスタ３９ｂのコレクタはスイッチング制御回路３２のＰＴＣ端子に接続され、エミッタは基準電位点に接続されている。
【００３２】
これにより、例えば出力電圧ＶＯＵＴが、ツェナーダイオード４０により決まる所定電圧ＶＴよりも上昇した場合に、発光ダイオード３９ａがオンする。発光ダイオード３９ａがオンすれることによって、発光ダイオード３９ａから発生する光は、フォトトランジスタ３９ｂをオンする。この結果、スイッチング制御回路３２のＰＴＣ端子の電圧がＬＯＷに落ち、スイッチング制御回路３２内の発振回路は出力電圧ＶＯＵＴを下げるように動作する。例えば、発振周波数を低下するか、又はスイッチングのオン期間を短くして出力電圧ＶＯＵＴを一定に保つようにコントロールする。逆に出力電圧ＶＯＵＴが低下すると、発光ダイオード３９ａの発光が停止し、フォトトランジスタ３９ｂがオフする。この結果、ＰＴＣ端子電圧はＨＩＧＨに上昇し、スイッチング制御回路３２の発振回路は出力電圧ＶＯＵＴを上げるように動作する。例えば発振周波数を高くしたり、あるいはスイッチングオンの期間を広くして出力電圧ＶＯＵＴを一定に保つようにコントロールする。このようにして出力側電源回路６０の出力電圧ＶＯＵＴはほぼ一定電圧に保たれる。
【００３３】
図３は入力電圧ＶＩＮとＦＥＴ３４のドレイン電圧ＶＤの関係を示す波形図である。時刻ｔ０で電源スイッチ１１がオンされ、約２５０μＳ後にＦＥＴ３４のスイッチングが開始している。
【００３４】
点線で示される入力電圧ＶＩＮＯは、２７０Ｖの入力ＡＣ電圧が通常に上昇した場合の電圧波形を示す。このように通常の入力電圧ＶＩＮＯは入力ＡＣ電圧のピークを保持するような波形であって、３８２Ｖ（ＡＣ２７０×√２）程度となる。しかし、電源変動、電源投入時の突入電流、あるいは落雷等により入力電圧ＶＩＮにサージが発生する場合がある。入力電圧ＶＩＮＳはサージが発生しているときの入力電圧波形を示す。このようにサージが発生すると、入力電圧はＶＩＮＳのように５００Ｖ以上の電圧となる。
【００３５】
電圧ＶＤＳは入力電圧にサージが発生しているときのＦＥＴ３４のドレイン電圧を示す。この場合、瞬時ドレイン電圧ＶＤＳは６５０Ｖ以上にまで上昇している。このように入力電圧ＶＩＮにサージが発生し、スイッチング動作が開始すると、ドレイン電圧はサージ電圧が生じていないときに比べ遥かに高い電圧となる。このようにドレイン電圧が上昇すると、待機電源に一般に使用されているＦＥＴは劣化あるいは破壊する。
【００３６】
そこで本実施形態では、ＦＥＴ３４のドレイン電圧ＶＤをサージ電圧検出回路４１により常に監視し、この検出回路４１の監視結果によってスイッチング制御回路３２を制御する点に特徴がある。即ち、電源スイッチ１１が投入されたとき（このとき待機電源回路１０のスイッチングは行われていない）、ドレイン電圧ＶＤが規定値より上昇していると、スイッチング制御回路３２内の発振回路は発振を停止し、ＧＡＴＥ端子からのパルス列出力はなく、従ってＦＥＴ３４のスイッチング動作は開始しない。これにより、スイッチング制御回路３２はＦＥＴ３４への制御出力信号を０Ｖに落とし、ＦＥＴ３４の動作を禁止するように制御する。
【００３７】
サージ電圧検出回路４１ａはコンパレータ３５及び規定値電圧発生部３６を含む。ＦＥＴ３４のドレイン電圧ＶＤはコンパレータ３５の非反転入力に供給され、規定値電圧発生部３６の規定値電圧ＶＳが反転入力に供給されている。コンパレータ３５の出力はスイッチング制卸回路３２のＣＭＰ端子に供給される。
【００３８】
例えば電源投入時、入力電圧ＶＩＮにサージ電圧が発生すると、ドレイン電圧ＶＤ（この場合は直流電圧）は規定値電圧ＶＳより高くなり、コンパレータ３５の出力がＨＩＧＨレベルとなる。規定値電圧ＶＳは日本の場合、例えば１７０Ｖ程度である。欧州（ＡＣ２３０Ｖ）の場合は例えば３８２Ｖ程度である。この結果、スイッチング制御回路３２はパルス列信号をＧＡＴＥ端子に出力せず、ＦＥＴ３４のスイッチング動作ならびにコンバータトランス３１の１次側巻線に交流電圧Ｖ１の発生はない。
【００３９】
このように本実施形態では電源投入時の平滑コンデンサ１０ｂの入力直流電圧ＶＩＮを検出することで、スイッチング制御回路３２を制御し、入力直流電圧ＶＩＮが規定値以下の場合に発振を開始するように制御し、入力直流電圧ＶＩＮが規定値を超えていた場合には発振を停止するようにしている。これにより、ドレイン電圧ＶＤがスイッチング素子ＦＥＴ３４の耐圧をオーバーするような状況では発振は禁止される。従って、スイッチング素子の発振開始前にドレイン電圧ＶＤを検出することでＡＣ入力電源電圧のオーバーやサージ電圧によって生じる一次平滑コンデンサ電圧の跳ね上がりによるスイッチング素子の耐圧オーバーを保護することができる。
【００４０】
尚、コンパレータ３５は非反転入力に規定値電圧ＶＳ１を供給し、反転入力に入力直流電圧ＶＩＮを供給するようにしてもよい。この場合コンパレータ３５の出力極性が反転するが、スイッチング制御回路３２をその極性反転した出力に応答可能にすれば問題はない。
【００４１】
図４は第１の実施形態の変形例を示す。第１の実施形態の場合、ドレイン電圧ＶＤがコンパレータ３５に入力されるので、高耐圧Ｄコンパレータが必要となり、規定値電圧発生部３６は高電圧を発生しなければならない。
【００４２】
そこで図４の実施形態の場合、コンパレータ３５の非反転入力には、ドレイン電圧ＶＤを抵抗Ｒ１及びＲ２で分圧した電圧を入力し、反転入力には抵抗Ｒ３及びツェナーダイオード４２によって電圧降下した電圧を入力するようにしている。従って、高耐圧コンパレータ及び高電圧発生部を設ける必要がないという利点がある。
【００４３】
図５は本発明による第２の実施形態に係るサージ電圧検出回路４１ｃを示す。この例ではコンパレータ３５の非反転入力端子は平滑コンデンサ１０ａの一端に接続されて入力電圧ＶＩＮが供給され、反転入力端子は第１実施形態と同様に規定電圧ＶＳが供給される点に特徴がある。
【００４４】
図２の実施形態では、サージ電圧は電源が投入されてから、ＦＥＴ３４によるスイッチング動作が開始する前までの時間帯にて主に検出され、スイッチング動作中はドレイン電圧ＶＤと入力直流電圧ＶＩＮは異なることになるので、電圧ＶＩＮのサージ電圧の発生を正確に検知できない場合がある。
【００４５】
これに対し図５の実施形態の場合、平滑コンデンサ１０ｂの端子電圧つまり入力電圧ＶＩＮを直接モニタしているので、スイッチング動作中も検出動作が安定し、入力電圧ＶＩＮのサージ電圧の発生を正確に検知できる。
【００４６】
図６及び図７は本発明による第３の実施形態に係る電圧検出回路４４を示す。図６の例では図２のサージ電圧検出回路４１ａに加え、低電圧検出回路４１ｄが設けられている。低電圧検出回路４１ｄはコンパレータ４３を含み、その非反転入力には電圧ＶＬが供給され、反転入力には入力電圧ＶＩＮが供給されている。コンパレータ３５の出力はスイッチング制御回路３２のＣＭＰ１に供給され、コンパレータ４３の出力はＣＭＰ２に供給されている。本実施形態ではＡＣ入力電源電圧が所定の電圧範囲内にあるとき、待機電源がオンし、主電源スイッチ１２がオンとなるようにしている。
【００４７】
即ち、待機電源の入力電源電圧範囲は、出力電力が小さいので容易に広くすることが出来、例えば、ＡＣ２７０Ｖ〜ＡＣ７０Ｖの入力電圧に対応可能である。これはＤＣ電圧３８２Ｖ（２７０＊√２）〜ＤＣ９９Ｖ（７０＊√２）に相当する範囲である。これに対し、主電源回路１４の入力電源電圧範囲は、出力電力が大きいので容易に広くすることが出来ず、例えば、ＡＣ２７０Ｖ〜ＡＣ１７０ＶすなわちＤＣ３８２Ｖ（２７０＊√２）〜ＤＣ２４０Ｖ（１７０＊√２）程度である。上記範囲以外の入力電圧が主電源回路１４に入力されると、回路が劣化するため、新たな対策が必要になる。
【００４８】
そこで本実施形態では、電圧検出回路４４により、ＤＣ３８２Ｖ〜ＤＣ２４０Ｖの範囲内の場合にのみ、待機電源回路１０がスイッチング発振をする様に構成したものである。従って図６の待機電源１０がオンしたときに図１のスイッチ１２をオンする様にしておけば、入力電源電圧がＤＣ３８２Ｖ〜ＤＣ２４０Ｖの範囲内の場合にのみ、主電源回路１４を動作させることができ、主電源回路１４の劣化を防止できる。
【００４９】
図７は図５の実施形態のように、電圧検出点を平滑コンデンサ１０ｂの一端とし、検出動作の安定化を図っている。
【００５０】
更に図８は本発明による第４の実施形態に係るサージ電圧検出回路４１ｆを示す。ダイオード４５、抵抗Ｒ４、コンデンサ４６はピークホールド回路を構成する。このピークホールド回路によりホールドされた電圧と、第３の規定値電圧発生部４７により発生された第３の規定電圧ＶＳ２とがコンパレータ３５により比較される。
【００５１】
サージ電圧検出回路４１ｆは図３で示したようなドレイン電圧ＶＤの瞬時ピーク値が、第３の規定電圧より高いか否か検出する。従って本実施形態では、電源投入時（発振開始前）の電圧検出だけではなく、待機電源回路１０がスイッチングしているときのスイッチング素子ＦＥＴ３４の最大電圧を検出し、耐圧オーバーになりそうになると発振を停止させる。
【００５２】
【発明の効果】
以上説明したように本発明によれば、ＡＣ電源の電圧サージから待機電源回路のスイッチング素子を保護することができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源回路が組み込まれた電子機器のシステム全体の構成を示すブロック図。
【図２】本発明によるスイッチング電源回路である待機電源回路の一実施形態を示す回路図。
【図３】入力電圧ＶＩＮとＦＥＴのドレイン電圧の関係を示す波形図。
【図４】第１の実施形態の変形例を示す図。
【図５】本発明による第２の実施形態に係る待機電源回路を示す回路図。
【図６】本発明による第３の実施形態に係る待機電源回路を示す回路図。
【図７】図６の更に変形例を示す回路図。
【図８】本発明による第４の実施形態に係る待機電源回路を示す回路図。
【図１】
0003557198.tif 000002
【図２】
0003557198.tif 000003
【図３】
0003557198.tif 000004
【図４】
0003557198.tif 000005
【図５】
0003557198.tif 000006
【図６】
0003557198.tif 000007
【図７】
0003557198.tif 000008
【図８】
0003557198.tif 000009