(57)【特許請求の範囲】
【請求項１】
出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として、上記出力端子から出力する基準電圧発生回路において、
上記第１の半導体回路を、ゲート及びドレインが上記演算増幅器の非反転入力端子に接続され、ソースが接地された第１のＮチャネルＭＯＳ型電界効果トランジスタから構成すると共に、上記第２の半導体回路を、ゲート及びドレインが上記第３の抵抗に接続され、ソースが接地された第２のＮチャネルＭＯＳ形電界効果トランジスタから構成し、
しかも、上記第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅及びゲート長をそれぞれ同一寸法に形成し、且つ上記第１の抵抗と第３の抵抗とを同じ抵抗値に設定することを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路等において温度特性の優れた基準電圧を発生させるための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、電子回路において回路動作の基準とするための温度係数の小さな基準電圧を発生させる基準電圧発生回路として、例えば、ＩＥＥＪｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄｓｔａｔｅ  ｃｉｒｃｕｉｔｓ．Ｖｏｌｓｃ−８．ＰＰ２２２（１９７３）に開示されているように、半導体素子のＰＮ接合に基づくバンドギャップ電圧が、ばらつきの少ない安定した温度特性を有することを利用し、このバンドギャップ電圧に基づき基準電圧を生成するものが知られている。
【０００３】
即ち、この基準電圧発生回路８は、図５（ａ）に示すように、所定の基準電圧Ｖｏを出力する演算増幅器１０と、演算増幅器１０の出力端子と非反転入力端子との間に接続された抵抗１２（抵抗値Ｒ１）と、演算増幅器１０の出力端子と反転入力端子との間に接続された抵抗１４（抵抗値Ｒ２）と、ベースとコレクタとが互いに接続されると共に演算増幅器１０の非反転入力に接続され、且つエミッタが接地されたバイポーラトランジスタＢ１からなる第１の半導体回路と、一端が演算増幅器の反転入力に接続された抵抗１６（抵抗値Ｒ３）と、ベースとコレクタとが互いに接続されると共に抵抗１６の他端に接続され、且つエミッタが接地されたバイポーラトランジスタＢ２からなる第２の半導体回路とにより構成されている。
【０００４】
なお、バイポーラトランジスタＢ１，Ｂ２は、互いに電流駆動能力が異なるものが用いられている。
即ち、これは、出力端子から所定の基準電圧Ｖｏが出力されるように演算増幅器１０を動作させるために、バイポーラトランジスタＢ１，Ｂ２が接続された各電流経路に流れる電流に基づく各入力端子への印加電圧の特性が、出力端子が基準電圧Ｖｏである時の一点にて交わるように、各電流経路の電流特性を互いに異なったものにするためである。
【０００５】
このように構成された基準電圧発生回路８においては、演算増幅器１０の入力端子のイマジナリショートにより、抵抗１６の一端が接続された反転入力端子の電位は、非反転入力に印加されるバイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１  に等しく、一方、抵抗１６の他端には、バイポーラトランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２  が印加される。このため、抵抗１６の両端には、バイポーラトランジスタＢ１，Ｂ２のベース・エミッタ間電圧の差（Ｖｂｅ１−Ｖｂｅ２）が印加され、この両端電圧と抵抗値Ｒ３とに応じた一定電流Ｉ２が流れる。その結果、電流Ｉ２により抵抗１４に誘起される所定電圧Ｉ２・Ｒ２と、バイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１  との加算値が基準電圧Ｖｏとして演算増幅器１０から出力される。
【０００６】
そして、この基準電圧発生回路８が発生する基準電圧Ｖｏは、次の（１）式にて表される。
【０００７】
【数１】
0003557744.tif 000002
【０００８】
ｋはボルツマン定数、ｔは絶対温度、ｑは電気素量である。
なお、図５（ｂ）に示す基準電圧発生回路９は、図５（ａ）の基準電圧発生回路８のダイオード接続されたバイポーラトランジスタＢ１，Ｂ２の代わりに、ダイオードＤ１，Ｄ２を用いて構成し、ベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２に代わり、順方向電圧Ｖｒ１，Ｖｒ２に基づき基準電圧Ｖｏを発生させるものであり、この場合の基準電圧Ｖｏは、次の（２）式にて表される。
【０００９】
【数２】
0003557744.tif 000003
【００１０】
そして、ベース・エミッタ間電圧Ｖｂｅ１  （順方向電圧Ｖｒ１）は、負の温度係数（−２ｍＶ／℃程度）を持つのであるが、（１），（２）式からわかるように、抵抗値Ｒ１〜Ｒ３、及びトランジスタの特性を適宜設定して、（１），（２）式の第１項に、これと同じ大きさで正の温度係数を持たせることにより、基準電圧Ｖｏの温度係数を略ゼロにすることができる。
【００１１】
しかし、このような基準電圧発生回路８，９をＣＭＯＳ集積回路上に実現しようとした場合、まずバイポーラトランジスタＢ１，Ｂ２を用いた基準電圧発生回路８では、その製造においては、ＣＭＯＳ工程とバイポーラ工程とを組み合わせたＢｉＣＭＯＳ工程が必要となり、工程が複雑になってしまうという問題があった。
【００１２】
また、ダイオードＤ１，Ｄ２を用いた基準電圧発生回路９の場合は、ＣＭＯＳ工程における様々なＰＮ接合を利用することが考えられるが、回路特性を悪化させる寄生トランジスタが形成されないように設計することが難しいという問題があった。
【００１３】
そこで、これらの問題を解決するために、第１及び第２の半導体回路として、バイポーラトランジスタＢ１，Ｂ２（ダイオードＤ１，Ｄ２）の代わりに、ＮチャネルのＭＯＳ型電界効果トランジスタを用いて構成する試みが行われている。
【００１４】
【発明が解決しようとする課題】
しかし、ＭＯＳ型電界効果トランジスタを用いた場合、非反転入力に印加される電圧が、ＰＮ接合に基づくものとはならないため、基準電圧を求める理論式が上記（１）（２）式に比べて極めて複雑なものとなり、その結果、基準電圧の温度係数が所定値になるように、抵抗値Ｒ１〜Ｒ３やトランジスタの特性といったパラメータを設計しようとすると極めて手間を要するという問題があった。
【００１５】
また、ＭＯＳ型電界効果トランジスタを用いた場合、パラメータの設計を簡単化するためには、理論式を少しでも簡単にするために、ＭＯＳ型電界効果トランジスタのスレッショルド電圧を等しくする必要があるが、例えば、ＣＭＯＳ集積回路上に当該基準電圧発生回路を形成する場合、従来装置のように、各トランジスタの電流駆動能力を互いに異なるようにすると、各トランジスタで、製造上生じる特性のばらつき方が異なってしまうため、各トランジスタのスレッショルド電圧を一致させることが難しく、その結果、実際に製造したときに、設計値通りの温度係数を実現することができず、精度を劣化させてしまうという問題があった。
【００１６】
本発明は、上記問題点を解決するために、ＭＯＳ型電界効果トランジスタを用いて構成され、しかも、基準電圧の温度係数を所定値に設定することが容易な基準電圧発生回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として、上記出力端子から出力する基準電圧発生回路において、
上記第１の半導体回路を、ゲート及びドレインが上記演算増幅器の非反転入力端子に接続され、ソースが接地された第１のＮチャネルＭＯＳ型電界効果トランジスタから構成すると共に、上記第２の半導体回路を、ゲート及びドレインが上記第３の抵抗に接続され、ソースが接地された第２のＮチャネルＭＯＳ形電界効果トランジスタから構成し、
しかも、上記第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅及びゲート長をそれぞれ同一寸法に形成し、且つ上記第１の抵抗と第３の抵抗とを同じ抵抗値に設定することを特徴とする。
【００１８】
このように構成された基準電圧発生回路においては、演算増幅回路の入力端子のイマジナリショートにより、反転入力端子の電位は非反転入力端子の電位に等しくなるため、一端が反転入力端子、他端が第２の半導体回路に接続された第３の抵抗の両端には、第１及び第２の半導体回路の両端電圧の差が印加される。その結果、この第３の抵抗の両端への印加電圧と、第３の抵抗の抵抗値とに応じた所定電流が、第２及び第３の抵抗に流れ、この所定電流により第２の抵抗に誘起される両端電圧と、第１の半導体回路による非反転入力端子への印加電圧との加算値が、基準電圧として上記出力端子から出力される。また、第１ないし第３の抵抗の抵抗値、及び第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタの特性を適宜設定することにより、基準電圧の温度係数は任意に設定される。
【００１９】
そして、本発明においては、第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅及びゲート長が、それぞれ同一寸法に形成され、各トランジスタは同じ電流特性を持つようにされている。
従って、本発明によれば、当該基準電圧発生回路をＣＭＯＳ集積回路上に形成する場合に、各トランジスタの形成時の条件が全く同じになるため、各トランジスタのスレッショルド電圧を正確に等しくすることができ、当該基準電圧発生回路に設計値通りの精度のよい基準電圧を発生させることができる。
【００２０】
また、各トランジスタの特性が等しくされているため、この基準電圧を表す理論式，延いては、この基準電圧の理論式を温度について微分することにより求められる温度係数の理論式が簡略化され、温度係数を所定値に設定する場合に、第１ないし第３の抵抗の抵抗値等のパラメータの設計を容易にすることができる。
【００２６】
更に、本発明の基準電圧発生回路によれば、第１の抵抗の抵抗値と、第２の抵抗の抵抗値と、第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌとが、すべて第３の抵抗の抵抗値と関連付られており、従って、第１ないし第３の抵抗のいずれかの抵抗値を設定すると、これらの抵抗値と第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタの特性とが全て確定されるため、極めて簡単に設計を行うことができる。
【００２７】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１に、本実施例の基準電圧発生回路の全体構成を表す回路図を示す。
なお、図１に示すように、本実施例の基準電圧発生回路２は、図５にて示した従来装置の基準電圧発生回路８，９において、第１の半導体回路が、バイポーラトランジスタＢ１（ダイオードＤ１）の代わりに、ソースが接地されゲート及びドレインが演算増幅器１０の非反転入力端子に接続されたＮチャネルのＭＯＳ型電界効果トランジスタからなる第１のトランジスタＴｒ１にて構成され、第２の半導体回路が、バイポーラトランジスタＢ２（ダイオードＤ２）の代わりに、ソースが接地され、ゲート及びドレインが抵抗１６に接続されたＮチャネルのＭＯＳ型電界効果トランジスタからなる第２のトランジスタＴｒ２にて構成されているだけで、それ以外の構成、即ち、演算増幅器１０，及び抵抗１２，１４，１６は、抵抗値Ｒ１，Ｒ２，Ｒ３が異なるだけで、従来装置と全く同じである。
【００２８】
なお、第１及び第２のトランジスタＴｒ１，Ｔｒ２を構成するＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）は、図２に示すように、Ｐ型のシリコン基板２０と、このシリコン基板２０上に不純物拡散にて形成されたＮ型のドレイン領域２２及びソース領域２４と、これらドレイン領域２２及びソース領域２４の間の基板表面に形成された電気絶縁性の酸化膜２６と、酸化膜２６を挟んで基板２０に対向するように形成された金属からなるゲート電極２８とにより構成されている。
【００２９】
そして、ゲート電極２８に正の電圧を印加すると、ゲート電極２８直下の酸化膜２６と基板２０との界面に電子が誘起され、ドレイン領域２２とソース領域２４との間に、Ｎ型の導電層（チャネル）３０が形成される。このチャネル３０の大きさ、即ちゲート電極２８の大きさにより、ドレイン電流の大きさが決まり、その長さ（ゲート長）Ｌが短いほど、また、その幅（ゲート幅）Ｗが広いほど、電流値は大きくなる。つまり、第１及び第２のトランジスタＴｒ１，Ｔｒ２の電流特性は、これらゲート幅Ｗと、ゲート長Ｌとにより決定される。なお、図２において、ゲート幅Ｗは、図の奥行き方向に広がっている。
【００３０】
このように構成された基準電圧発生回路２においては、第１のトランジスタＴｒ１は、そのゲート電圧・ドレイン電流特性に基づき、抵抗１２の抵抗値Ｒ１と、基準電圧Ｖｏとにより決まる所定電流Ｉ１を抵抗１２に流すと共に、演算増幅器１０の非反転入力端子に所定電圧を印加する。一方、第２のトランジスタＴｒ２は、そのゲート電圧・ドレイン電流特性に基づき、抵抗１６の抵抗値Ｒ３と演算増幅器１０の反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗１４，１６に流す。そして、演算増幅器１０は、非反転入力端子の電位と、電流Ｉ２による抵抗１４の両端電圧との加算値を基準電圧Ｖｏとして出力する。
【００３１】
そして、本実施例においては、抵抗値Ｒ１〜Ｒ３、及び、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート電圧・ドレイン電流特性を定めるパラメータであるゲート幅Ｗ１，Ｗ２及びゲート長Ｌ１，Ｌ２は、次の関係式（Ａ）〜（Ｃ）を満たすように設定されている。
【００３２】
（Ａ）  Ｗ１＝Ｗ２＝Ｗ，Ｌ１＝Ｌ２＝Ｌ
（Ｂ）  Ｒ１＝Ｒ３
（Ｃ）  Ｋ＝（Ｗ／Ｌ）×Ｒ３＝０．７×１０６  Ω
即ち、関係式（Ａ）により、第１及び第２のトランジスタＴｒ１，Ｔｒ２は、同じゲート電圧・ゲート電流特性を有するようにされており、関係式（Ｂ）により、抵抗値Ｒ１，Ｒ３が互いに関連付けられており、また、関係式（Ｃ）により、第１及び第２のトランジスタＴｒ１，Ｔｒ２の特性と抵抗値Ｒ１，Ｒ３とが関連づけられている。なお、以後、ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌと、抵抗値Ｒ３との乗算値をパラメータＫ（＝（Ｗ／Ｌ）×Ｒ３）とよぶ。
【００３３】
図３は、このように設定された回路において、抵抗１４の抵抗値Ｒ２と抵抗１６の抵抗値Ｒ３との比を、パラメータＭ（＝Ｒ２／Ｒ３）として、温度係数を求める理論式（後述の（１０）式を参照）を用いて温度係数の絶対値｜Ｖｅｒｒ｜  を求めたグラフである。なお、Ｒ１＝Ｒ３＝１８ｋΩ，Ｗ／Ｌ＝４０とし、Ｒ２を変化させることでパラメータＭを変化させている。
【００３４】
図３に示すように、温度係数の絶対値｜Ｖｅｒｒ｜  は、パラメータＭが４．６の時に、極小値を持ち、その時の値は、０．０３９ｍＶ／℃となる。
そして、この特性は、パラメータＫの値を０．７×１０６  Ωより大きくした場合には、図３に示した特性と略同様に、Ｍ＝４．６の付近にて極小値を持つ特性となり、その極小値もこれと略同様なものとなる。また、逆に、パラメータＫの値を０．７×１０６  Ωより小さくした場合には、パラメータＫの値がより小さくなる程、図３に示した特性より、図中左上方にシフトしたものとなる。
【００３５】
つまり、この極小値は、基準電圧発生回路２において実現可能な温度係数｜Ｖｅｒｒ｜  の最小値となっている。
従って、関係式（Ａ）〜（Ｃ）を満たすように設定された本実施例の基準電圧発生回路２においては、パラメータＭの値を適宜選択して設定することにより、基準電圧Ｖｏの温度係数Ｖｅｒｒ  を、当該回路において実現可能な温度係数｜Ｖｅｒｒ｜  の最小値を下限として、任意に設定することができる。
【００３６】
また、本実施例では、温度係数｜Ｖｅｒｒ｜  が所定値に設計された基準電圧発生回路２を、ＣＭＯＳ集積回路上に実現する場合に、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗ１，Ｗ２及びゲート長Ｌ１，Ｌ２が、夫々等しくされているため、各トランジスタＴｒ１，Ｔｒ２を全く同じ条件にて製造でき、これらトランジスタＴｒ１，Ｔｒ２のスレッショルド値Ｖｔｈを正確に等しくすることができる。このため、設計により求めた温度係数｜Ｖｅｒｒ｜  を精度よく実現することができる。
【００３７】
なお、上述したように、パラメータＫの値を、０．７×１０６  Ωより大きくしても、略同様の極小値を得ることができるので、関係式（Ｃ）を満たす場合だけに限らず、下記の関係式（Ｃ′）を満たす範囲であれば、本実施例と同様の効果を得ることができる。
【００３８】
（Ｃ′）  Ｋ＝（Ｗ／Ｌ）×Ｒ３≧０．７×１０６  Ω
次に、第２実施例について説明する。
本実施例では、関係式（Ａ）〜（Ｃ）を満たすように設定された第１実施例の基準電圧発生回路２において、更に、次の関係式（Ｄ）を満たすように設定されている。
【００３９】
（Ｄ）  Ｍ＝Ｒ２／Ｒ３＝４．６
具体的には、Ｒ１＝Ｒ３＝１８ｋΩ，Ｒ２＝８２．８ｋΩ，Ｗ／Ｌ＝４０に設定されている。
即ち、関係式（Ａ）〜（Ｄ）を満たすように設定された本実施例の基準電圧発生回路２においては、その基準電圧Ｖｏの温度係数の絶対値｜Ｖｅｒｒ｜  が、必ず、当該基準電圧発生回路２において実現可能な最小値に略等しくなり、温度特性の優れた基準電圧Ｖｏを発生させることができる。
【００４０】
また、本実施例においては、関係式（Ａ）〜（Ｄ）により、抵抗値Ｒ１と、抵抗値Ｒ２と、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌとが、すべて抵抗値Ｒ３に関係付けられているため、抵抗値Ｒ１〜Ｒ３のいずれかを決定すれば、抵抗値Ｒ１〜Ｒ３及びトランジスタＴｒ１，Ｔｒ２の特性を全て確定でき、極めて簡単に設計することができる。
【００４１】
ここで、図４は、温度係数Ｖｅｒｒ  を求める理論式（後述の（１０）式参照）に基づき、パラメータＫを変化させて、温度係数の絶対値｜Ｖｅｒｒ｜  を求めたグラフである。なお、抵抗値Ｒ１〜Ｒ３は、Ｒ１＝Ｒ３＝１８ｋΩ，Ｒ２＝８２．８ｋΩに固定し、ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌを変化させることでパラメータＫを変化させている。
【００４２】
図４に示すように、パラメータＫが大きくなるに従って、温度係数の絶対値｜Ｖｅｒｒ｜  は急激に減少し、Ｋ＝０．７×１０６  Ωにて最小値０．０３９ｍＶ／℃となり、パラメータＫ＞０．７×１０６  Ωでは、温度係数の絶対値｜Ｖｅｒｒ｜  は、略一定値となる。
【００４３】
そして、この特性は、パラメータＭの値を４．６より大きくすると、図中右上方向にシフトし、逆に、パラメータＭの値を４．６より小さくすると、図中左上方向にシフトする。
つまり、パラメータＫの値が０．７×１０６  Ωの時に限らず、これ以上の値であれば、温度係数の絶対値｜Ｖｅｒｒ｜  は、略最小値に等しくなるので、本実施例においても、上記第１実施例と同様に、関係式（Ｃ）の場合に限らず、関係式（Ｃ′）の範囲であれば、本実施例と同様の効果を得ることができる。
【００４４】
次に、基準電圧Ｖｏの温度係数Ｖｅｒｒ  を求めるために使用した理論式について説明する。
まず、基準電圧発生回路２の基準電圧Ｖｏを表す理論式は、次式にて表される。
【００４５】
【数３】
0003557744.tif 000004
【００４６】
ｋ：ボルツマン定数、ｑ：電子の電荷量、ｔ：絶対温度、ｅ：自然対数の底
Ｉ１（ｔ），Ｉ２（ｔ）：各トランジスタＴｒ１，Ｔｒ２のドレイン電流
Ｖｔｈ（ｔ）：トランジスタＴｒ１，Ｔｒ２のスレッショルド電圧
Ｇ（ｔ）：基板２０の物性に基づく関数
なお、（３）式は、トランジスタＴｒ１，Ｔｒ２のスレッショルド電圧が等しいと仮定した場合のものである。
【００４７】
この（３）式においては、第１，２項が、演算増幅器１０の非反転入力端子（反転入力端子も同じ）の電位を、第３項が抵抗１４の両端電圧を表している。
そして、ドレイン電流Ｉｉ（ｔ），｛ｉ＝１，２｝、スレッショルド電圧Ｖｔｈ（ｔ）、関数Ｇ（ｔ）は、次の（４）〜（６）式にて表される。
【００４８】
【数４】
0003557744.tif 000005
【００４９】
【数５】
0003557744.tif 000006
【００５０】
【数６】
0003557744.tif 000007
【００５１】
但し、
【００５２】
【数７】
0003557744.tif 000008
【００５３】
【数８】
0003557744.tif 000009
【００５４】
εｓｉ：基板２０を構成するシリコンの誘電率      Ｃｏｘ：酸化膜２６の容量
μ  ：基板２０の表面におけるキャリアの移動度
Ｎｓ：基板２０の不純物濃度        Ｎｉ：基板２０の真性キャリア濃度
Ｖｄｓ：ドレイン・ソース間電圧      Ｖｓｂ：ソース・基板間電圧
Ｖｄｅ：ドレイン・ソース間電圧及びドレイン飽和電圧のうち小さい方の電圧
ｆｂ，ｆｓ：不純物拡散により基板上に形成されたドレイン領域２２及びソース領域２４が、ゲート電極２８直下にまで拡散されチャネル３０の長さが短縮されることによる誤差の影響を補正するための補正値
なお、（４）式は、各トランジスタＴｒ１，Ｔｒ２を、サブスレッショルド領域、即ち、ゲート・ソース間にスレッショルド電圧Ｖｔｈ付近の電圧を印加し、ドレイン・ソース間に完全にチャネルができきらないようにして動作させた時のものである。
【００５５】
また、（３）〜（８）式において、ボルツマン定数ｋ，電子の電荷量ｑ，自然対数の底ｅは定数であり、また、シリコンの誘電率εｓｉ，キャリアの移動度μ，酸化膜容量Ｃｏｘ，不純物濃度Ｎｓ，真性キャリア濃度Ｎｉ，補正値ｆｂ，ｆｓは、製造工程の条件により所定値に決定され、ドレイン・ソース間電圧Ｖｄｓ，ソース・基板間電圧Ｖｓｂ，電圧Ｖｄｅは、作製されたトランジスタの特性に基づき、回路動作に従って従属的に決まる値である。
【００５６】
つまり、基準電圧Ｖｏ，延いては基準電圧Ｖｏの理論式を微分した式により求められる温度係数Ｖｅｒｒは、抵抗値Ｒ１〜Ｒ３、及び電流値Ｉ１（ｔ），Ｉ２（ｔ）を適宜設定することにより調整され、このうち、電流値Ｉ１（ｔ），Ｉ２（ｔ）は、（４）式からわかるように、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗｉ及びゲート長Ｌｉにより調整されるのである。
【００５７】
ここで、関係式（Ａ）〜（Ｄ）に基づき、（３）式に示した基準電圧Ｖｏの理論式を整理すると、次式のようになる。なお、関係式（Ｃ），（Ｄ）については、数値を定めず、パラメータＭ，Ｋを使用する。
【００５８】
【数９】
0003557744.tif 000010
【００５９】
特に、関係式（Ａ）、即ち、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗ１，Ｗ２、ゲート長Ｌ１，Ｌ２を夫々等しくしたことにより、Ｉ１（ｔ）＝Ｉ２（ｔ）となり、（３）式において、互いに打ち消し合って、温度に依存する項が減少するため、基準電圧Ｖｏの理論式は簡易化される。
【００６０】
そして、この（９）式を絶対温度ｔについて微分することにより求められる基準電圧Ｖｏの温度係数Ｖｅｒｒ  は、次式のように表される。
【００６１】
【数１０】
0003557744.tif 000011
【００６２】
この式において、各値を適宜設定し、パラメータＭを変化させると、図３に示すように、温度係数の絶対値｜Ｖｅｒｒ｜  が極小値を持つ特性が得られ、また、第２のパラメータＫを変化させると、図４に示すように、所定値以上にて、略一定の値となる特性が得られるのである。
【図面の簡単な説明】
【図１】実施例の基準電圧発生回路の構成を表す電気回路図である。
【図２】ＮチャネルＭＯＳ型電界効果トランジスタの構造を表す説明図である。
【図３】Ｍ＝Ｒ２／Ｒ３をパラメータとして基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図４】Ｋ＝（Ｗ／Ｌ）×Ｒ３をパラメータとして基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図５】従来の基準電圧発生回路の構成を表す電気回路図である。
【符号の説明】
２…基準電圧発生回路    １０…演算増幅器    １２，１４，１６…抵抗
２０…シリコン基板    ２２…ドレイン領域    ２４…ソース領域
２６…酸化膜    ２８…ゲート電極    ３０…チャネル
Ｔｒ１…第１のトランジスタ    Ｔｒ２…第２のトランジスタ
【図１】
0003557744.tif 000012
【図２】
0003557744.tif 000013
【図３】
0003557744.tif 000014
【図４】
0003557744.tif 000015
【図５】
0003557744.tif 000016