(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、
前記シリコン窒化膜上に、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜と、
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板上に形成されたゲート電極と、
前記ゲート電極を覆うように形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、
前記シリコン窒化膜上に、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜と、
を備えることを特徴とする半導体装置。
【請求項３】
半導体基板の表面部分に形成された溝の内部表面を覆うように形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、
前記シリコン窒化膜で覆われた前記溝の内部を埋め込むように、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜と、
を備えることを特徴とする半導体装置。
【請求項４】
前記シリコン窒化膜は、窒素／シリコン比が１．２以下であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記シリコン窒化膜は、膜中に含まれる塩素濃度が１．０Ｅ２１〜１．０Ｅ２２  ａｔｏｍｓ／ｃｍ３  であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記シリコン窒化膜は、膜表面から深さ１〜３ｎｍに渡って、酸素濃度が１．０Ｅ２１ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
半導体基板上に、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、
成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜上にシリコン酸化膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うように、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、
成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜上にシリコン酸化膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板の表面部分に溝を形成する工程と、
前記溝の内部表面を覆うように、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、
成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜で覆われた前記溝の内部を埋め込むようにシリコン酸化膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
前記シリコン窒化膜を形成する工程では、ＳｉｎＣｌ（２ｎ＋２−ｘ）Ｈｘ（ｎは２以上の整数、ｘは０以上２ｎ＋１以下の整数）を原料とし、減圧ＣＶＤ法を用いて前記シリコン窒化膜を形成することを特徴とする請求項７乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記シリコン窒化膜を形成する工程では、成膜温度を３５０〜６００℃に設定することにより、前記シリコン窒化膜の密度を２．２ｇ／ｃｍ３以下にすることを特徴とする請求項７乃至１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記シリコン窒化膜を形成する工程では、成膜温度を３５０〜６００℃に設定することにより、窒素／シリコン比を１．２以下にすることを特徴とする請求項７乃至１１のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係わり、例えばゲート電極上に層間絶縁膜を形成する場合、あるいはＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）における溝の内部を絶縁膜で埋め込む場合等に好適なものに関する。
【０００２】
【従来の技術】
ゲート電極を形成した後に、層間絶縁膜としてシリコン酸化（ＳｉＯ２）膜を形成したり、ＳＴＩ形成時における溝の内部にシリコン酸化膜を埋め込むことが行われている。
【０００３】
成膜温度が５００℃以下で、Ｏ３／ＴＥＯＳの雰囲気中でシリコン酸化膜を成膜すると、リフロー工程無しにフロー性、即ち自己平坦性を示すような膜形状になり、優れた埋め込み特性を得ることができる。
【０００４】
しかしこの場合の成膜反応は、下地膜の表面に対して大変敏感で依存性を有する場合がある。特に、シリコン窒化（ＳｉＮ）膜の表面上にシリコン酸化膜を形成する場合には、しばしば異常成長を起こし、ポーラスな膜を形成することがある。このような現象を、一般に下地依存性と称している。
【０００５】
図１１に、下地依存性が存在する状況でシリコン酸化膜を形成したときの断面の状態を示す。
【０００６】
半導体基板１０の表面上に電極材を堆積してパターニングを行い、ゲート電極１１を形成する。ゲート電極１１及び半導体基板１０を覆うようにシリコン窒化膜１２を形成した後、シリコン窒化膜１２を覆うように、成膜温度が５００℃以下、Ｏ３／ＴＥＯＳ雰囲気中で層間絶縁膜としてのシリコン酸化膜１３を形成する。シリコン酸化膜１３に下地依存性があることにより、Ｏ３／ＴＥＯＳプロセス特有のフロー性が失われ、埋め込み特性が極端に劣化してシリコン酸化膜１３中にボイド１４が発生する。
【０００７】
ここで、Ｏ３濃度が低い雰囲気中で成膜を行うと下地依存性が発生しないことが知られている。そこで従来は、成膜の初期段階において低濃度Ｏ３ガスを用いて成膜し、その後高濃度Ｏ３ガスで成膜するという２段階で成膜を行う手法がしばしば用いられていた。
【０００８】
しかしこの手法により成膜する場合は、下地依存性を低減させるために、第１層目のシリコン酸化膜の膜厚が１００ｎｍ以上必要となる。
【０００９】
さらに、低Ｏ３濃度で成膜される第１層目のシリコン酸化膜は埋め込み特性が悪い。近年の微細化されたパターンでは、第１層目のシリコン酸化膜で溝の内部が埋まってしまうため、このような２段階で成膜する手法を用いることは困難となっている。
【００１０】
また、プラズマ照射を行ってシリコン窒化膜の表面を改質することによっても、下地依存性を消失することができる。しかし、プラズマ照射のための装置が新たに必要となりコストが増加し、またプラズマダメージによりトランジスタ特性が劣化するという懸念もあり、この手法を用いることにも問題があった。
【００１１】
【発明が解決しようとする課題】
上述のように、従来はゲート電極間やＳＴＩ等を埋め込むためシリコン酸化膜を形成する際に、下地依存性により埋め込み特性が劣化する問題があった。
【００１２】
本発明は上記事情に鑑み、プラズマ照射のような新たな工程を追加したり、プラズマダメージによりトランジスタ特性を劣化させることなく、シリコン酸化膜を形成する際における下地依存性を解消し、良好な埋め込み特性を得ることが可能な半導体装置及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、前記シリコン窒化膜上に、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜とを備えることを特徴とする。
【００１４】
また本発明の半導体装置は、半導体基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、前記シリコン窒化膜上に、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜とを備えることを特徴とする。
【００１５】
あるいは本発明の半導体装置は、半導体基板の表面部分に形成された溝の内部表面を覆うように形成され、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜と、前記シリコン窒化膜で覆われた前記溝の内部を埋め込むように、ＴＥＯＳ及びＯ３を含む雰囲気中で成膜されたシリコン酸化膜とを備えることを特徴とする。
【００１６】
前記シリコン窒化膜は、窒素／シリコン比が１．２以下であってよく、また膜中に含まれる塩素濃度が１．０Ｅ２１〜１．０Ｅ２２  ａｔｏｍｓ／ｃｍ３  であってもよく、さらには膜表面から深さ１〜３ｎｍに渡って、酸素濃度が１．０Ｅ２１ａｔｏｍｓ／ｃｍ３以上であってもよい。
【００１７】
本発明の半導体装置の製造方法は、半導体基板上に、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜上にシリコン酸化膜を形成する工程とを備えることを特徴とする。
【００１８】
また本発明の半導体装置の製造方法は、半導体基板上にゲート電極を形成する工程と、前記ゲート電極を覆うように、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜上にシリコン酸化膜を形成する工程とを備えることを特徴とする。
【００１９】
あるいは本発明の半導体装置の製造方法は、半導体基板の表面部分に溝を形成する工程と、前記溝の内部表面を覆うように、密度が２．２ｇ／ｃｍ３以下であるシリコン窒化膜を形成する工程と、成膜温度が５００℃以下、成膜圧力が２００〜７６０Ｔｏｒｒ、ＴＥＯＳ及びＯ３を含みＯ３の濃度が５ｗｔ％以上の雰囲気において、前記シリコン窒化膜で覆われた前記溝の内部を埋め込むようにシリコン酸化膜を形成する工程とを備えることを特徴とする。
【００２０】
前記シリコン窒化膜を形成する工程では、ＳｉｎＣｌ（２ｎ＋２−ｘ）Ｈｘ（ｎは２以上の整数、ｘは０以上２ｎ＋１以下の整数）を原料とし、減圧ＣＶＤ法を用いて前記シリコン窒化膜を形成することもできる。
【００２１】
あるいは前記シリコン窒化膜を形成する工程では、成膜温度を３５０〜６００℃に設定することにより、前記シリコン窒化膜の密度を２．２ｇ／ｃｍ３以下にすることもできる。
【００２２】
あるいはまた、前記シリコン窒化膜を形成する工程では、成膜温度を３５０〜６００℃に設定することにより、窒素／シリコン比を１．２以下にしてもよい。
【００２３】
【発明の実施の形態】
上述したように、従来はシリコン酸化膜を形成する際の下地依存性が問題となっていた。これに対し発明者は、下地となるシリコン窒化膜の膜密度が小さい場合には依存性が軽減されることを確認するに至った。膜密度が小さいシリコン窒化膜上に、フロー性が得られる成膜条件として、５００℃以下の成膜温度でＯ３／ＴＥＯＳ  雰囲気中においてシリコン酸化膜を形成することにより、下地依存性が低く埋め込み性能に優れたシリコン酸化膜を形成することができる。
【００２４】
以下、上記考察に基づいて成した本発明の実施の形態について図面を参照して説明する。
【００２５】
（１）第１の実施の形態
本発明の第１の実施の形態について、図１を用いて説明する。本実施の形態は、ゲート電極上に層間絶縁膜としてシリコン酸化膜を形成する場合に関する。
【００２６】
半導体基板２０の表面上に電極材を堆積してパターニングを行い、ゲート電極２１を形成する。ゲート電極２１及び半導体基板２０を覆うようにシリコン窒化膜２２を堆積し、エッチバックを行って電極２１の側面にのみ残存させてスペーサ２２を形成する。
【００２７】
さらに、ゲート電極２１、スペーサ２２及び半導体基板２０を覆うように、シリコン窒化膜２３を形成する。このシリコン窒化膜２３の形成は、ＨＣＤガス、即ちＳｉｎＣｌ（２ｎ＋２−ｘ）Ｈｘ（ｎは２以上の整数、ｘは０以上２ｎ＋１以下の整数）、及びアンモニア（ＮＨ３）を原料とし、成膜温度を３５０〜６００℃、好ましくは例えば４５０℃として減圧ＣＶＤ法を用いて行う。このような低温で成膜することにより、シリコン窒化膜を２．２ｇ／ｃｍ３以下の低密度とすることができる。
【００２８】
また、この場合のシリコン窒化膜２３の窒素／シリコン比は、１．２以下となる。シリコン窒化膜２３の膜中に含まれる塩素濃度は、ＨＣＤガスを用いた場合はこのガスに含まれる塩素が原因となり、１．０Ｅ２１〜１．０Ｅ２２  ａｔｏｍｓ／ｃｍ３  となる。さらに、このシリコン窒化膜２３は、膜密度が低く表面が酸化され易い状態にあるため、膜表面から深さ１〜３ｎｍに渡って、酸素濃度が１．０Ｅ２１ａｔｏｍｓ／ｃｍ３以上となる。
【００２９】
得られた低密度のシリコン窒化膜２３を覆うように、フロー性が得られる成膜条件として成膜温度が５００℃以下、好ましくは例えば４００〜４８０℃、成膜圧力が２００〜７６０Ｔｏｒｒ、Ｏ３  濃度が５ｗｔ％以上、Ｏ３／ＴＥＯＳ雰囲気中で、図２に示されたように層間絶縁膜としてシリコン酸化膜２４を堆積する。
【００３０】
シリコン窒化膜２３を低密度に形成したことで、シリコン酸化膜２４の下地依存性が消滅する。これにより、Ｏ３／ＴＥＯＳプロセス特有のフロー性が失われず、埋め込み性能が劣化せず、シリコン酸化膜２４中のボイドの発生が防止される。
【００３１】
（２）第２の実施の形態
本発明の第２の実施の形態について、図３〜図７を用いて説明する。本実施の形態は、ＳＴＩ工程において形成された溝の内部を埋め込むためにシリコン酸化膜を形成する場合に関する。
【００３２】
図３に示されたように、半導体基板３０の表面上に熱酸化法を用いてシリコン酸化膜３１を形成し、シリコン酸化膜３１上にＣＶＤ法によりシリコン窒化膜３２を形成する。シリコン窒化膜３２上に、溝を形成する部分が除去されたレジスト膜３３を形成する。
【００３３】
図４に示されたように、レジスト膜３３をマスクとして異方性エッチングを行い、半導体基板３０の表面部分に溝３４を形成する。レジスト膜３３を除去する。
【００３４】
図５に示されたように、溝３４の内面に露出した基板表面上に、熱酸化法を用いてシリコン酸化膜３４を形成する。
【００３５】
図６に示されたように、溝３４の内部表面を含めて全体を覆うように、シリコン窒化膜３６を２．２ｇ／ｃｍ３以下の低密度で形成する。この場合の成膜条件は、上記第１の実施の形態と同様である。
【００３６】
このシリコン窒化膜３６の表面上に、上記第１の実施の形態と同様の成膜条件で、シリコン酸化膜３７をＳＴＩの埋め込み材として堆積する。この後、図７に示されたように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｓｈｉｎｇ）、及び密度を高めるためのアニール処理を行う。さらに、ホット燐酸を用いてシリコン窒化３２、３６を除去し、ＳＴＩを得る。
【００３７】
熱酸化法により形成したシリコン酸化膜上に直接Ｏ３／ＴＥＯＳによるシリコン酸化膜を形成すると、下地依存性が大きく現れる。本実施の形態では、熱酸化法によるシリコン酸化膜３５の表面上に直接Ｏ３／ＴＥＯＳ雰囲気中でシリコン酸化膜３７を成膜せず、バッファ層として膜密度が低いシリコン窒化膜３６を形成することで、Ｏ３／ＴＥＯＳ雰囲気中でシリコン酸化膜３７を下地依存性が消失する。これにより、Ｏ３／ＴＥＯＳプロセス特有のフロー性が現れ、埋め込み特性が向上しボイドを発生させることなく溝３４を埋め込むことができる。
【００３８】
ここで、シリコン窒化膜３６が溝３４の内部に残るが、絶縁膜であるためデバイス特性に影響は与えない。
【００３９】
下地依存性を議論する際、しばしば成膜速度比（＝シリコン窒化膜上でのシリコン酸化膜の成長速度／シリコン基板上でのシリコン酸化膜の成長速度）が指標として使用される。下地依存性が存在する場合には、シリコン窒化膜上でのシリコン酸化膜の膜成長速度が小さくなるため、成膜速度比が小さくなる。
【００４０】
図８に、成膜速度比がシリコン窒化膜の膜密度に依存する特性を示す。このグラフより、シリコン窒化膜の膜密度が小さいほど成膜速度比が大きくなっており、下地依存性が軽減されることがわかる。また、その成膜速度比の変化は、シリコン窒化膜の膜密度が２．２ｇ／ｃｍ３を境に大きくなっている。よって、上記実施の形態では、シリコン窒化膜の膜密度を２．２ｇ／ｃｍ３以下としている。
【００４１】
次に、Ｏ３／ＴＥＯＳ雰囲気中でシリコン酸化膜の表面粗さが下地のシリコン窒化膜の膜密度に依存する特性を図９に示す。
【００４２】
このグラフから明らかなように、シリコン窒化膜の膜密度が２．２ｇ／ｃｍ３下を超えると、下地依存性が発生してシリコン酸化膜が異常成長し、シリコン酸化膜の表面の粗さが大きくなる。このシリコン酸化膜の表面粗さの変化も、上述した成膜速度比と同様に、シリコン窒化膜の膜密度が２．２  ｇ／ｃｍ３以下の領域から改善していることが分かる。
【００４３】
膜密度が２．２ｇ／ｃｍ３以下のシリコン窒化膜は、膜質が悪く、ポーラスな膜になっている。このため、膜表面が酸化され易く、膜表面から深さ１〜３ｎｍの範囲に渡って、酸素が約１．０Ｅ２１の濃度で含まれている。このような膜密度の低いポーラスなシリコン窒化膜には、中間生成物の吸着サイトが多く存在することで下地依存性が軽減されると考えられる。
【００４４】
またこのようなシリコン窒化膜は、上述したように低温で成膜することで得られるが、その際に膜中に塩素を多く含み、膜中濃度が１．０Ｅ２１〜１．０Ｅ２２  ａｔｏｍｓ／ｃｍ３の範囲で存在する。
【００４５】
シリコン窒化膜のＮ／Ｓｉ組成比と成膜速度比との関係を図９に示す。このグラフから、シリコンが過剰なほど成膜速度比が大きく、下地依存性が小さくなっていることがわかる。膜表面の過剰なシリコンは、大気中の酸素によってポーラスな酸化膜を形成し、中間生成物の吸着サイトを多く生成し下地依存性が軽減されると考えられる。このグラフに示されたように、成膜速度比はＮ／Ｓｉ比が１．２以下の領域で大きくなっており、この領域においてシリコン窒化膜の表面にポーラスな酸化膜が形成されると考えられる。
【００４６】
このようなポーラスなシリコン窒化膜を下地に使用することで、埋め込み性に優れたＯ３／ＴＥＯＳによるシリコン  酸化膜を形成することができる。
【００４７】
上述した実施の形態は一例であり、本発明を限定するものではない。例えば、上述した実施の形態では、低温においてシリコン窒化膜の成膜が可能なようにＨＣＤガスを用いている。しかしこれに限らず、低温での成膜が可能なように例えばＢＴＢＡＳガス等、他のガスを用いてもよい。
【００４８】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、膜密度が低いシリコン窒化膜上に、Ｏ３  ／ＴＥＯＳ雰囲気中でシリコン酸化膜を５００℃以下の温度で成膜することにより、下地依存性が消失し優れた埋め込み特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図２】同第１の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図３】本発明の第２の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図４】同第２の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図５】同第２の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図６】同第２の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図７】同第２の実施の形態による半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【図８】シリコン酸化膜の成膜速度比が、下地のシリコン窒化膜の密度に依存する特性を示したグラフ。
【図９】シリコン酸化膜の表面粗さが、下地のシリコン窒化膜の密度に依存する特性を示したグラフ。
【図１０】シリコン酸化膜の成膜速度比が、下地のシリコン窒化膜のＮ／Ｓｉ組成比に依存する特性を示したグラフ。
【図１１】従来の半導体装置の縦断面及びその製造方法における一工程を示した縦断面図。
【符号の説明】
２０、３０  半導体基板
２１  ゲート電極
２２  シリコン窒化膜によるスペーサ
２３、３６  シリコン窒化膜（低密度）
２４、３７  シリコン酸化膜（Ｏ３／ＴＥＯＳ膜）
３１、３５  シリコン酸化膜（熱酸化膜）
３２  シリコン窒化膜
３３  レジスト膜
３４  溝
【図１】
0003586268.tif 000002
【図２】
0003586268.tif 000003
【図３】
0003586268.tif 000004
【図４】
0003586268.tif 000005
【図５】
0003586268.tif 000006
【図６】
0003586268.tif 000007
【図７】
0003586268.tif 000008
【図８】
0003586268.tif 000009
【図９】
0003586268.tif 000010
【図１０】
0003586268.tif 000011
【図１１】
0003586268.tif 000012