(57)【特許請求の範囲】
【請求項１】
表示領域、及び、前記表示領域の周辺に位置する非表示領域と、
基板と、
前記基板上に位置する発光素子と、
前記基板の前記発光素子から離れた側に位置する回路基板と、
前記基板を貫通するビアホールと、を備え、
前記回路基板と前記発光素子とは、前記ビアホールによって電気的に導通される、表示装置であって、
前記発光素子はカソードを備え、前記回路基板と前記カソードとは前記ビアホールによって電気的に導通され、
前記表示装置は、前記カソードに接触し、少なくとも一部が前記ビアホール内に位置する導電部を備え、
前記導電部は、互いに接触した、前記ビアホール内に位置する第１部分および前記ビアホールの上方に位置するコンタクト電極を備え、前記非表示領域まで延びた延出部によって前記カソードは前記コンタクト電極に接触する、
表示装置。
【請求項２】
前記基板上に位置する絶縁層をさらに備え、前記発光素子は前記絶縁層上に位置し、前記回路基板は前記基板の前記絶縁層から離れた側に位置し、前記ビアホールはさらに前記絶縁層を貫通する、請求項１に記載の表示装置。
【請求項３】
前記絶縁層は平坦層であり、前記平坦層の前記発光素子を担持する表面は平坦になる、請求項２に記載の表示装置。
【請求項４】
前記導電部は、一端が前記ビアホール内に位置し、他端が前記カソードにオーバーラップする、請求項１に記載の表示装置。
【請求項５】
前記導電部は、前記カソードにオーバーラップする第２部分をさらに備える、請求項１に記載の表示装置。
【請求項６】
前記基板のエッジ部に位置し、前記回路基板と前記カソードとを接続するエッジ接続部をさらに備える、請求項１〜５のいずれか一項に記載の表示装置。
【請求項７】
前記発光素子は、アノードと、前記カソードと前記アノードを離間する離間部と、をさらに備える、請求項１〜５のいずれか一項に記載の表示装置。
【請求項８】
前記離間部の材料は、絶縁高分子材料を含む、請求項７に記載の表示装置。
【請求項９】
前記回路基板は、プリント回路基板である、請求項１〜８のいずれか一項に記載の表示装置。
【請求項１０】
前記基板は、駆動回路が集積された単結晶シリコンチップである、請求項１〜９のいずれか一項に記載の表示装置。
【請求項１１】
前記導電部の材料は、アルミニウム、銅、銀、金、白金、ニッケル、モリブデンのうちの少なくとも１種を含む、請求項１〜５のいずれか一項に記載の表示装置。
【請求項１２】
前記導電部と前記カソードとの材料は、同一である、請求項１〜５のいずれか一項に記載の表示装置。
【請求項１３】
前記絶縁層は、前記ビアホールが設けられた領域の厚さがその残りの領域の厚さより小さく、
および／または、
前記基板は、前記ビアホールが設けられた領域の厚さがその残りの領域の厚さより小さい、請求項２または３に記載の表示装置。
【請求項１４】
前記発光素子は、前記絶縁層から順次に離れている、アノード、発光機能層、およびカソードを備える、請求項２または３に記載の表示装置。
【請求項１５】
前記発光素子を被覆する封止層をさらに備える、請求項１〜１４のいずれか一項に記載の表示装置。
【請求項１６】
前記封止層の前記回路基板から離れた側に位置する透明カバーシートをさらに備える、請求項１５に記載の表示装置。
【請求項１７】
前記表示装置は有機ＥＬ表示装置であり、前記発光素子は有機ＥＬ素子である、請求項１〜１６のいずれか一項に記載の表示装置。
【請求項１８】
前記ビアホールは前記非表示領域内に位置する、請求項１〜１７のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびビアホールの電気接続構造に関する。
【背景技術】
【０００２】
有機ＥＬ発光表示（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ、ＯＬＥＤと略称される）装置は、液晶表示装置に比べると、自己発光、高速応答、広視野角、高輝度、鮮やかな色、軽量薄型などの利点を持っているので、次世代表示技術の代表的なものと考えられる。ＯＬＥＤ表示装置における自己発光素子であるＯＬＥＤ素子は、主として基板上に位置するアノード、発光機能層およびカソードを備える。ＯＬＥＤ素子のカソードは、例えば、配線によってプリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ、ＰＣＢと略称される）に接続されるが、このような配線は、構造がより複雑であり、プロセスの簡略化を図ることが困難である。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明は、表示装置およびビアホールの電気接続構造を提供しており、プロセスの簡略化を図ることができる。
【０００４】
本発明は、基板と、前記基板上に位置する発光素子と、前記基板の前記発光素子から離れた側に位置する回路基板と、前記基板を貫通するビアホールと、を備え、前記回路基板と前記発光素子とは、前記ビアホールによって電気的に導通される表示装置を提供する。
【０００５】
例えば、前記表示装置は、前記基板上に位置する絶縁層をさらに備え、前記発光素子は前記絶縁層上に位置し、前記回路基板は前記基板の前記絶縁層から離れた側に位置し、前記ビアホールはさらに前記絶縁層を貫通する。
【０００６】
例えば、前記絶縁層は平坦層であり、前記平坦層の前記発光素子を担持する表面は平坦になる。
【０００７】
例えば、前記発光素子はカソードを備え、前記回路基板と前記カソードとは前記ビアホールによって電気的に導通される。
【０００８】
例えば、前記表示装置は、前記カソードに接触し、少なくとも一部が前記ビアホール内に位置する導電部をさらに備える。
【０００９】
例えば、前記表示装置は、表示領域と、前記表示領域の周辺に位置する非表示領域と、を備え、前記導電部は前記ビアホール内に位置し、前記非表示領域まで延びた延出部によって前記カソードは前記導電部に接触する。
【００１０】
例えば、前記表示装置は、表示領域と、前記表示領域の周辺に位置する非表示領域と、を備え、前記導電部は、互いに接触した、前記ビアホール内に位置する第１部分および前記ビアホールの上方に位置するコンタクト電極を備え、前記非表示領域まで延びた延出部によって前記カソードは前記コンタクト電極に接触する。
【００１１】
例えば、前記表示装置は、前記カソードの延出部と前記アノードを離間する離間部をさらに備える。
【００１２】
例えば、前記離間部の材料は、絶縁高分子材料を含む。
【００１３】
例えば、前記導電部は、一端が前記ビアホール内に位置し、他端が前記カソードにオーバーラップする。
【００１４】
例えば、前記導電部は、順次接触している、前記ビアホール内に位置する第１部分、前記ビアホールの上方に位置するコンタクト電極、および前記カソードにオーバーラップする第２部分を備える。
【００１５】
例えば、前記回路基板は、プリント回路基板である。
【００１６】
例えば、前記基板は、駆動回路が集積された単結晶シリコンチップである。
【００１７】
例えば、前記導電部の材料は、アルミニウム、銅、銀、金、白金、ニッケル、モリブデンのうちの少なくとも１種を含む。
【００１８】
例えば、前記導電部と前記カソードとの材料は、同一である。
【００１９】
例えば、前記絶縁層は、前記ビアホールが設けられた領域の厚さがその残りの領域の厚さより小さく、および／または、前記基板は、前記ビアホールが設けられた領域の厚さがその残りの領域の厚さより小さい。
【００２０】
例えば、前記発光素子は、前記絶縁層から順次に離れている、アノード、発光機能層、および前記カソードを備える。
【００２１】
例えば、前記表示装置は、前記発光素子を被覆する封止層をさらに備える。
【００２２】
例えば、前記表示装置は、前記封止層の前記回路基板から離れた側に位置する透明カバーシートをさらに備える。
【００２３】
例えば、前記表示装置は有機ＥＬ表示装置であり、前記発光素子は有機ＥＬ素子である。
【００２４】
例えば、前記表示装置は、表示領域と、前記表示領域の周辺に位置する非表示領域と、を備え、前記ビアホールは前記非表示領域内に位置する。
【００２５】
例えば、前記表示装置は、前記基板のエッジ部に位置し、前記回路基板と前記カソードとを接続するエッジ接続部をさらに備える。
【００２６】
本発明は、基板と、前記基板上に位置する接続すべき部材と、前記基板の前記接続すべき部材から離れた側に位置する回路基板と、前記基板を貫通するビアホールと、を備え、前記回路基板と前記接続すべき部材とは、前記ビアホールによって電気的に導通されるビアホールの電気接続構造を提供する。
【図面の簡単な説明】
【００２７】
以下、本発明の実施例による技術手段をより明確に説明するために、実施例に対応する図面を簡単に説明するが、下で述べる図面は勿論、単なる本発明の実施例の一部に触れており、本発明はこれらに限定するものではない。
【００２８】
【図１Ａ】図１Ａは本発明の実施例に係る表示装置の構造模式図１である。
【図１Ｂ】図１Ｂは図１Ａの一部の構造の平面模式図である。
【図２Ａ】図２Ａは本発明の実施例に係る表示装置の構造模式図２である。
【図２Ｂ】図２Ｂは図２Ａの一部の構造の平面模式図である。
【図３Ａ】図３Ａは本発明の実施例に係る表示装置の構造模式図３である。
【図３Ｂ】図３Ｂは図３Ａの一部の構造の平面模式図である。
【図４】図４は本発明の実施例に係る表示装置の構造模式図４である。
【図５Ａ】図５Ａは本発明の実施例に係る表示装置の構造模式図５である。
【図５Ｂ】図５Ｂは本発明の実施例に係る表示装置の構造模式図６である。
【図６】図６は本発明の実施例に係る表示装置の構造模式図７である。
【図７】図７は本発明の実施例に係る表示装置の構造模式図８である。
【図８Ａ】図８Ａは本発明の実施例に係るエッジ接続部を備える表示装置の構造模式図である。
【図８Ｂ】図８Ｂは本発明の実施例に係るエッジ接続部を備える表示装置の構造模式図である。
【図８Ｃ】図８Ｃは本発明の実施例に係るエッジ接続部を備える表示装置の構造模式図である。
【図９Ａ】図９Ａは本発明の実施例に係るビアホールの電気接続構造の構造模式図である。
【図９Ｂ】図９Ｂは本発明の実施例に係るビアホールによって信号線と回路基板を接続する表示装置の構造模式図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施例の目的、技術手段、およびメリットをより明白にするため、本発明の実施例による技術手段について本発明の実施例の図面を参照しながら全体として明確に説明する。説明された実施例が本発明の一部の実施例のみであり、本発明の全ての実施例ではないことは明白であろう。当業者には、開示された本発明の実施例に基づき、容易に成し遂げることができた他の実施例の全ては本発明の精神から逸脱しない。
【００３０】
特に定義しない限り、本開示に使用された技術用語または科学用語は、当業者に理解される一般的な意味である。本開示に使用された「第１」、「第２」及び類似する用語は、順番、数量や重要度を表すものではなく、異なる構成要素を区別させるものに過ぎない。「備える」、「含む」および類似する用語は、挙げられた要素に加えて、他の要素が共存してもよいことを意味する。「接続」、「連結」および類似する用語は、物理的や機械的接続に限定されず、直接または間接の電気的接続を含んでもよい。「上」、「下」、「左」、「右」などの用語は、相対的位置関係を表すものに過ぎず、説明しようとする対象の絶対的位置が変わると、その相対的位置関係の変化の可能性もある。
【００３１】
特に説明しない限り、本発明の実施例の図面における各構造の寸法は、明確にするようにいずれも拡大され、実際の寸法と比率を表すものではない。
【００３２】
本発明の少なくとも１つの実施例は、表示装置を提供しており、該表示装置は、基板と、基板上に位置する発光素子と、基板の発光素子から離れた側に位置する回路基板（すなわち、回路基板と発光素子がそれぞれ基板の反対する両側に位置する）と、基板を貫通するビアホールと、を備える。回路基板と発光素子とは、該ビアホールによって電気的に導通される。
【００３３】
例えば、表示装置は、表示領域と、表示領域の周辺に位置する非表示領域と、を備えており、発光素子は、表示装置の表示領域内または非表示領域内に位置する。
【００３４】
例えば、ビアホールは、表示装置の表示領域内、または表示領域の周辺にある非表示領域内に位置する。
【００３５】
例えば、発光素子は、カソードを備えており、回路基板とカソードとは、前記ビアホールによって電気的に導通される。
【００３６】
発光素子は、基板に直接接触してもよく、基板との間に絶縁層がさらに設置されてもよい。例えば、本発明の少なくとも１つの実施例に係る表示装置は、基板上に位置する絶縁層をさらに備える。発光素子は、絶縁層上に位置する。回路基板は、基板の絶縁層から離れた側に位置する。上記ビアホールは、さらに絶縁層を貫通する。
【００３７】
例えば、該絶縁層は、平坦化する作用をなす平坦層である。
【００３８】
図１Ａないし図８Ｃに示すように、本発明の実施例は表示装置０１（例えば、有機ＥＬ表示装置、ＯＬＥＤ表示装置と略称される）を提供しており、該表示装置０１は、基板１０と、基板１０上に位置する絶縁層２０と、絶縁層２０上で表示領域（図面ではＡＡで示される）内に位置する発光素子３０（例えば、有機ＥＬ素子、ＯＬＥＤ素子と略称される）と、基板１０の絶縁層２０から離れた側に位置する回路基板４０と、を備える。上記表示装置０１は、絶縁層２０および基板１０を貫通するビアホール１１をさらに備える。ビアホール１１は、例えば、表示領域ＡＡの周辺にある非表示領域内に位置する。回路基板４０と発光素子３０におけるカソード３３とは、ビアホール１１によって電気的に導通される。
【００３９】
本発明の少なくとも１つの実施例に係る表示装置は、例えば有機ＥＬ表示装置とされ、それに応じて、前記発光素子は、有機ＥＬ素子とされる。該表示装置は、例えば発光ダイオード（ＬＥＤ）表示装置（発光素子がＬＥＤデバイスである）、または無機ＥＬ表示装置（発光素子が量子ドット発光ダイオードであり、ＱＬＥＤ）などの他のタイプの能動型発光表示装置であってもよい。
【００４０】
例えば、絶縁層２０は平坦層であり、該平坦層の発光素子３０を担持する表面２０Ａは平坦になる。例えば、絶縁層２０の材料は、平坦表面を得るように有機材料または無機材料を含むことで、平坦化する作用をなすことができる。
【００４１】
なお、第１として、上記基板１０は、例えば、アレイ状に配置される複数のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）が形成されたアレイ基板とされる。
【００４２】
基板１０はさらに、駆動回路が集積された単結晶シリコンチップであってもよく、つまり、基板１０は、駆動回路の機能を実現できる単結晶シリコンチップであってもよい。単結晶シリコンチップは、表示制御のため、集積回路ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、金属酸化物半導体）プロセスを用いて、Ｔ−ＣＯＮ（すなわちロジックボードまたは中央制御ボード）などの複数の機能を実現できる駆動制御回路の単結晶シリコンチップへの集積を図ることができる。上記表示装置０１は、単結晶シリコンチップをベースとする場合、その画素寸法がＴＦＴアレイ基板をベースとする表示装置の１／１０以下であり、これにより表示の精細度がＴＦＴアレイ基板をベースとする表示装置よりはるかに高い。従って、本発明の実施例に係る上記表示装置０１は、単結晶シリコンチップをベースとすることが好ましい。
【００４３】
第２として、上記発光素子３０は、例えば、アノード３１と、発光機能層３２と、カソード３３と、を備える。図１Ａないし図７に示すように、アノード３１に対応する領域は表示領域ＡＡであり、アノード３１に対応する領域以外の領域は非表示領域である。例えば、アノード３１とＴＦＴアレイ基板または単結晶シリコンチップとの電気的接続を容易にするため、アノード３１は発光機能層３２の下方に位置し、カソード３３は発光機能層３２の上方に位置する。
【００４４】
例えば、発光機能層３２は、正孔注入層、正孔輸送層、電子阻止層、発光層、正孔阻止層および電子注入層、電子輸送層などの構造層をさらに備えてもよい。ただし、それらの層の各々は、有機小分子材料または有機ポリマー材料を使用してもよく、あるいは、無機材料、または複合ドーピング材料などを使用してもよい。
【００４５】
第３として、回路基板４０は、ビアホール１１によってカソード信号をカソード３３に伝送しており、回路基板４０のビアホール１１が露出された領域は、すなわち回路基板４０におけるカソード信号を提供するためのユニットの領域である。ビアホール１１の位置は、回路基板４０（例えば、ＰＣＢ、すなわちプリント基板）の構造および表示装置や回路基板４０の寸法などの要素によって柔軟に設定することができ、本発明の実施例ではこれを限定せず、カソード３３がビアホール１１によって回路基板４０によるカソード信号を受信することが可能であればよい。
【００４６】
本発明の実施例では、ビアホール１１の数を制限していない。例えば、単一のビアホールの場合、接触不良が発生した後でカソード３３の回路基板４０によるカソード信号に対する正常な受信に影響を与えることを回避するために、複数のビアホール１１を設置してもよい。
【００４７】
本発明の実施例では、ビアホール１１が表示領域ＡＡの周辺にある非表示領域内に位置し、ＴＦＴアレイ基板または単結晶シリコンチップの非表示領域に対応する部分が通常、一層または複数層の絶縁層であるので、このような領域にビアホール１１を設置してもＴＦＴアレイ基板または単結晶シリコンチップの正常な動作に影響を与えることがない。例えば、ビアホール１１の形成プロセスは、例えばレーザを透過させるレーザ加工プロセスなどの、任意のパターニングプロセス（すなわちパターンを形成するためのプロセス）であってもよい。
【００４８】
上記のように、本発明の実施例に係る上記表示装置０１において、カソード３３は、非表示領域内に位置し、かつ絶縁層２０と基板１０を貫通するビアホール１１によって回路基板４０と電気的に接続されて、回路基板４０におけるカソード信号を受信する。従って、本発明の実施例では発光素子の周辺に別のリードを設置する必要がないため、表示装置に関するプロセスを簡略化する。
【００４９】
例えば、上記いずれかの実施例において、ビアホールにある段差を低減させてカソード３３と回路基板４０との電気的接続の信頼性を確保するために、絶縁層２０は、ビアホール１１が設けられた領域の厚さがその残りの領域の厚さより小さく、例えば、図６に示すように、絶縁層２０の少なくとも一部の非表示領域に対応する部分の厚さが絶縁層２０の表示領域ＡＡに対応する部分の厚さより小さく、および／または、基板１０は、ビアホール１１が設けられた領域の厚さがその残りの領域の厚さより小さく、例えば、図７に示すように、基板１０の少なくとも一部の非表示領域に対応する部分の厚さが基板１０の表示領域ＡＡに対応する部分の厚さより小さい。
【００５０】
例えば、ビアホール１１の形成を容易にするように、薄化などのプロセス（例えば、プラズマ衝撃との手段を用いる）によって、絶縁層２０および／または基板１０の対応する領域の厚さを減少させる。
【００５１】
例えば、図１Ａないし図４に示すように、本発明の少なくとも１つの実施例に係る表示装置０１は、発光素子３０を被覆する封止層７０と、封止層７０の回路基板４０から離れた側に位置する透明カバーシート８０と、をさらに備える。例えば、封止層７０は無機材料層と有機材料層が積層されたものとされ、封止層７０のエッジは発光素子３０を取り囲み、異なる発光素子の封止層７０同士は互いに隔てられる。封止層７０は、封止された発光素子３０に外部からの水、酸素が入り込むことを防止することに用いられる。
【００５２】
例えば、カソード３３と回路基板４０の電気的接続の方式は、例えば図１Ａに示すように、カソード３３が、発光機能層３２を被覆してから、ビアホール１１の領域まで延びてビアホール１１を充填する。
【００５３】
例えば、カソード３３は、非表示領域まで延びた部分を備えており、該部分とアノード３１との間には、離間部６０が設けられている。そのため、カソード３３とアノード３１との接触による発光素子３０の短絡は回避される。
【００５４】
ビアホール１１が絶縁層２０と基板１０を貫通する必要があり、ビアホール１１における段差がより大きい一方で、カソード３３の厚さが非常に小さいので、ビアホール１１内に直接充填するとビアホール１１を完全に充填できない状況が発生し、すなわちカソード３３と回路基板４０（例えば、ＰＣＢ）との接触不良をもたらす可能性がある。従って、図２Ａ〜図５に示すように、本発明の少なくとも１つの実施例に係る表示装置０１は、カソード３３に接触する導電部５０をさらに備えており、該導電部５０は、少なくとも一部がビアホール１１内に位置することで、カソード３３と回路基板４０を接続する。例えば、図２Ａおよび図２Ｂに示すように、導電部５０全体は、封止層７０の被覆する領域内に位置しており、また、例えば、導電部５０全体は、カソード３３の被覆する領域内に位置する。
【００５５】
例えば、導電部５０は、導電性の良好なアルミニウム、銅、銀、金、白金、ニッケル、モリブデンのうちの少なくとも１種からなってもよい。あるいは、導電部５０は、カソード３３と同一の材料（例えば、マグネシウム銀合金またはリチウムアルミニウム合金など）からなってもよい。
【００５６】
例えば、発光素子３０におけるアノード３１が下方に位置する場合、導電部５０の製造過程を簡略化するために、発光素子のアノード３１を形成するとき、同一のパターニングプロセスによって、少なくとも一部がビアホール１１内に充填される導電部５０を形成することができ、すなわち導電部５０がアノード３０を形成するフィルムで形成される。
【００５７】
以下、導電構造５０の実施形態を４つ提供して、上記表示装置０１を詳しく説明する。
【００５８】
図３に示される実施例について、導電部５０は、基板１０と絶縁層２０を貫通するビアホール１１内に位置しており、カソード３３は、非表示領域まで延びた延出部３３ａによって導電部５０に接触する。カソード３３における延出部３３ａと下方のアノード３１との接触による発光素子３０の短絡を回避するために、上記表示装置０１は、カソード３３の延出部３３ａとアノード３１を離間する離間部６０をさらに備える。
【００５９】
例えば、離間部６０は、絶縁高分子材料からなってもよい。例えば、離間部６０は、フォトレジスト材料からなってもよく、これにより、露光、現像過程であればよく、エッチングプロセスを別々に行わずに、対応する領域に離間部６０を形成することができる。そこで、表示装置の製造プロセスはさらに簡略化される。
【００６０】
例えば、離間部６０は、表示装置０１における各画素ユニットを定義するための画素定義層（Ｐｉｘｅｌ  ｄｅｆｉｎｉｎｇ  ｌａｙｅｒ、ＰＤＬと略称される）の形成とともに形成されてもよく、すなわち離間部６０は画素定義層を形成するフィルムで形成される。
【００６１】
図３に示される実施例について、導電部５０は、互いに接触している、ビアホール１１内に位置する第１部分５１およびビアホール１１の上方に位置するコンタクト電極５２を備えており、カソード３３は、非表示領域まで延びた延出部３３ａによってコンタクト電極５２に接触する。例えば、カソード３３における延出部３３ａと下方のアノード３１との接触による発光素子３０の短絡を回避するために、上記表示装置０１は、カソード３３の延出部３３ａとアノード３１を離間するための離間部６０をさらに備える。
【００６２】
本実施例では、追加したコンタクト電極５２は、カソード３３と回路基板４０との接続の信頼性をさらに確保することができる。
【００６３】
例えば、離間部６０は、絶縁高分子材料からなってもよい。例えば、離間部６０は、フォトレジスト材料からなってもよく、これにより、露光、現像過程であればよく、エッチングプロセスを別々に行わずに、対応する領域に離間部６０を形成することができる。そこで、表示装置の製造プロセスはさらに簡略化される。
【００６４】
例えば、離間部６０はさらに、表示装置０１における各画素ユニットを定義するための画素定義層（Ｐｉｘｅｌ  ｄｅｆｉｎｉｎｇ  ｌａｙｅｒ、ＰＤＬと略称される）の形成とともに形成されてもよい。
【００６５】
図４に示される実施例について、導電部５０は、一端がビアホール１１内に位置し、他端がカソード３３にオーバーラップする（すなわち、他端がカソード３３に直接接触する）ことで、導電部５０によってカソード３３と回路基板４０との電気的接続が図られる。
【００６６】
例えば、回路基板４０に平行な方向に、導電部５０とアノード３１との間に離間部６０が形成されることで、導電部５０とアノード３１との接触を回避することができる。
【００６７】
図５Ａおよび図５Ｂに示される実施例について、導電部５０は、順次接触している、ビアホール１１内に位置する第１部分５１、ビアホール１１の上方に位置するコンタクト電極５２、およびカソード３３にオーバーラップする第２部分５３を備える。例えば、第１部分５１とコンタクト電極５２はいずれも非表示領域内に位置しており、第２部分５３は、非表示領域内に位置する部分と、表示領域まで延びるとともにカソード３３に直接接触する部分（図５Ａ参照）と、を備え、また、第２部分５３は、全体が非表示領域内に位置するとともに、カソード３３の非表示領域内まで延びた部分に直接接触する（図５Ｂ参照）。
【００６８】
本発明の実施例では、追加したコンタクト電極５２は、カソード３３と回路基板４０との接続の信頼性をさらに確保することができる。
【００６９】
例えば、回路基板４０に平行な方向に、導電部５０とアノード３１との間に離間部６０が形成されることで、アノード３１が導電部５０のコンタクト電極５２および第２部分５３に接触することを回避することができる。
【００７０】
例えば、上記いずれかの実施例において、回路基板４０とカソード３３との接続の信頼性をさらに確保するために、表示装置は、回路基板４０とカソード３３を接続するとともに基板１０の外側面を跨っている接続部をさらに備える。例えば、図８Ａ〜図８Ｃに示すように、表示装置０１は、基板１０のエッジに位置するエッジ接続部９０をさらに備えており、該エッジ接続部９０は、一端が例えばビアホール１１においてカソード３３に接続され、かつ他端が回路基板４０に接続される。例えば、エッジ接続部９０は、非表示領域においてカソード３３の延出部に接続される。例えば、エッジ接続部９０は、基板１０の上表面の一部を被覆する水平部９１と、基板１０の外側面１０Ａを被覆する傾斜部９２と、を備えており、例えば、該傾斜部は、円弧状または段差状または平面状の構造を有し、例えば、基板１０の外側面１０は、それに応じて円弧状、段差状または平面状の構造となる。
【００７１】
図９Ａに示すように、本発明の少なくとも１つの実施例はビアホールの電気接続構造を提供しており、該ビアホールの電気接続構造は、基板１０と、基板１０上に位置する接続すべき部材０３と、基板１０の接続すべき部材０３から離れた側に位置する回路基板４０（すなわち回路基板４０と接続すべき部材０３がそれぞれ基板１０の両側に位置する）と、を備える。上記ビアホールの電気接続構造は、基板１０を貫通するビアホール１１をさらに備える。回路基板４０と接続すべき部材０３とは、ビアホール１１によって電気的に導通される。
【００７２】
例えば、上記接続すべき部材０３は、図９Ｂに示すように、信号線３０’であってもよく、例えば、該信号線３０’は、表示装置におけるソース信号線、ゲート線またはデータ線などとされる。
【００７３】
上記した各実施例において、同一部材の説明は互いに参照することができる。
【００７４】
上記したものは本発明の例示的な実施形態に過ぎず、本発明の保護範囲を限定するものではなく、本発明の保護範囲は添付の特許請求の範囲により決定される。
【００７５】
本願は、２０１６年１２月１６日に提出した中国特許出願第２０１６１１１６９１８０．１号の優先権を主張し、ここで、上記中国特許出願の全ての内容は参照により本出願の一部として組み込まれた。
【符号の説明】
【００７６】
０１  表示装置
０３  接続すべき部材
１０  基板
１０Ａ  基板の外側面
１１  ビアホール
２０  絶縁層
２０Ａ  絶縁層の表面
３０  ＯＬＥＤ素子
３０’  信号線
３１  アノード
３２  発光機能層
３３  カソード
３３ａ  延出部
４０  回路基板
５０  導電部
５１  第１部分
５２  コンタクト電極
５３  第２部分
６０  離間部
７０  封止層
８０  透明カバーシート
９０  エッジ接続部
９１  水平部
９２  傾斜部
【図１Ａ】
0006989494.tif 000002
【図１Ｂ】
0006989494.tif 000003
【図２Ａ】
0006989494.tif 000004
【図２Ｂ】
0006989494.tif 000005
【図３Ａ】
0006989494.tif 000006
【図３Ｂ】
0006989494.tif 000007
【図４】
0006989494.tif 000008
【図５Ａ】
0006989494.tif 000009
【図５Ｂ】
0006989494.tif 000010
【図６】
0006989494.tif 000011
【図７】
0006989494.tif 000012
【図８Ａ】
0006989494.tif 000013
【図８Ｂ】
0006989494.tif 000014
【図８Ｃ】
0006989494.tif 000015
【図９Ａ】
0006989494.tif 000016
【図９Ｂ】
0006989494.tif 000017