(57)【特許請求の範囲】
【請求項１】
第１チャンバにて、ＳｉＣ基板である基板上に窒化物半導体積層体をＭＯＣＶＤ法によって成長する工程と、
前記第１チャンバにて、前記窒化物半導体積層体上にＩｎを含む窒化物半導体層をＭＯＣＶＤ法によって成長する工程と、
前記窒化物半導体層を成長する前記工程後、前記第１チャンバから前記基板を取り出し、前記基板を大気に曝す工程と、
前記基板を大気に曝す前記工程後、前記第１チャンバとは異なる第２チャンバに前記基板を収容する工程と、
前記窒化物半導体層を、前記第２チャンバにて、水素雰囲気下、４００℃以上６００℃以下の条件にて除去する工程と、
前記第２チャンバにて前記窒化物半導体層を除去した後、前記第２チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をＬＰＣＶＤ法によって形成する工程と、
を備え、
前記窒化物半導体積層体を成長する前記工程では、前記第１チャンバにてＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層を順にＭＯＣＶＤ法によって成長する、
窒化物半導体装置の製造方法。
【請求項２】
第１チャンバにて、ＳｉＣ基板である基板上に窒化物半導体積層体をＭＯＣＶＤ法によって成長する工程と、
前記第１チャンバにて、前記窒化物半導体積層体上にＩｎを含む窒化物半導体層をＭＯＣＶＤ法によって成長する工程と、
前記窒化物半導体層を成長する前記工程後、前記第１チャンバから前記基板を取り出し、前記基板を大気に曝す工程と、
前記基板を大気に曝す前記工程後、前記第１チャンバとは異なる第２チャンバに前記基板を収容する工程と、
前記窒化物半導体層を、前記第２チャンバにて、水素雰囲気下、４００℃以上６００℃以下の条件にて除去する工程と、
前記第２チャンバにて前記窒化物半導体層を除去した後、前記第２チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をＬＰＣＶＤ法によって形成する工程と、
を備え、
前記窒化物半導体積層体を成長する前記工程では、前記第１チャンバにてＡｌＮ層、ＧａＮ層、ＩｎＡｌＮ層を順にＭＯＣＶＤ法によって成長する、
窒化物半導体装置の製造方法。
【請求項３】
前記窒化物半導体層を成長する前記工程では、厚さ１ｎｍ以下の前記窒化物半導体層を成長する、請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項４】
前記窒化物半導体層を成長する前記工程では、前記窒化物半導体層は、５５０℃以下の条件にてＴＭＩ（トリメチルインジウム）ガスとＮＨ３ガスとを含む原料を用いて形成されるＩｎＮ層である、請求項１〜３のいずれか一項に記載の窒化物半導体装置の製造方法。
【請求項５】
前記窒化物半導体層を除去する前記工程では、１０ｋＰａ以上４０ｋＰａ以下の条件にて前記窒化物半導体層を除去する、請求項１〜４のいずれか一項に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）等の窒化物半導体は、半導体基板上にエピタキシャル成長することによって形成される。このような窒化物半導体は、高電子移動度トランジスタ（ＨＥＭＴ：High  Electron  Mobility  Transistor）、発光ダイオード（ＬＥＤ：Light Emitting Diode）等の材料になる。例えば下記特許文献１には、基板上に設けられた窒化物半導体の積層体から形成される電界効果トランジスタが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開第２０１４−１６０７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したようなエピタキシャル成長した窒化物半導体の表面における原子配列は、完全ではない。すなわち、窒化物半導体の表面には、多くの未結合手が存在する。このため、窒化物半導体が空気中に露出すると、酸素、炭素、無機物、有機物等の不純物が、窒化物半導体の表面に付着しやすい。この場合、当該窒化物半導体から形成されるＨＥＭＴ等の窒化物半導体装置の特性が不安定になる。
【０００５】
このため、窒化物半導体装置を形成する前に窒化物半導体を覆う表面保護膜を形成することがある。しかしながら、窒化物半導体をエピタキシャル成長する装置（エピタキシャル成長装置）と、表面保護膜を形成する装置（保護膜形成装置）とは、通常異なり、且つ、互いに独立している。したがって、表面保護膜を形成するためにエピタキシャル成長装置から取り出された窒化物半導体は大気に曝されるので、窒化物半導体の表面に不純物が付着してしまう。そこで、窒化物半導体を成長した後、当該窒化物半導体を一度も大気曝露することなく表面保護膜を形成できるように、エピタキシャル成長装置と保護膜形成装置とを一体化することも検討されている。しかしながら、この種の複合装置は一般に高価である。
【０００６】
以上より、エピタキシャル成長装置と、保護膜形成装置とは、一般的に異なり、且つ、互いに独立している。このため、窒化物半導体がエピタキシャル成長された基板を保護膜形成装置に収容する前には、窒化物半導体が大気に曝露されざるを得ない。
【０００７】
本発明の目的は、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一側面に係る窒化物半導体装置の製造方法は、第１チャンバにて、基板上に窒化物半導体積層体をＭＯＣＶＤ法によって成長する工程と、第１チャンバにて、窒化物半導体積層体上にＩｎを含む窒化物半導体層をＭＯＣＶＤ法によって成長する工程と、窒化物半導体層を、水素雰囲気下、４００℃以上６００℃以下の条件にて除去する工程と、を備える。
【発明の効果】
【０００９】
本発明によれば、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタを示す断面図である。
【図２】図２は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。
【図３】図３（ａ）〜（ｄ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。
【図４】図４（ａ）〜（ｃ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。
【図５】図５は、水素雰囲気下におけるＩｎＮ層とＧａＮ層との昇華レートの温度依存性を示すグラフである。
【図６】図６は、本発明の効果を検証するための試料を示す概略図である。
【図７】図７は、実施例及び比較例のＣＶ測定結果を示すグラフである。
【図８】図８は、実施例及び比較例における窒化ケイ素膜とＧａＮ層との間の界面準位密度を、図７に示すＣ−Ｖ特性からターマン法によって見積もった結果を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１２】
図１は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）を示す断面図である。図１に示すように、窒化物半導体装置であるＨＥＭＴ１は、基板１０、バッファ層１２、チャネル層１４、バリア層１６、キャップ層１８、窒化ケイ素膜２０、ソース２２、ドレイン２４、及びゲート２６を備えている。ＨＥＭＴ１においては、基板１０上に窒化物半導体層であるバッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８が、この順に積層されている。このため、ＨＥＭＴ１は、バッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８から構成される窒化物半導体積層体Ｓを有している。
【００１３】
基板１０は、半絶縁性のＳｉＣ基板（炭化ケイ素基板）である。バッファ層１２は、チャネル層１４に対するバッファ層及びシード層として機能し、基板１０上にエピタキシャル成長したＡｌＮ層である。バッファ層１２の厚さは、例えば１０ｎｍ以上２０ｎｍ以下である。バッファ層１２の厚さが２０ｎｍ以下に設定されているので、基板１０上に設けるバッファ層１２は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその表面方向に一様に分布した状態を言う。
【００１４】
チャネル層１４は、キャリア走行層として機能し、バッファ層１２上にエピタキシャル成長したｉ型ＧａＮ層（ＧａＮチャネル層）である。ＧａＮは、ＳｉＣに対する濡れ性に起因して、基板１０上に直接成長できない。このため、チャネル層１４は、バッファ層１２のＡｌＮを介して成長している。チャネル層１４の厚さは、例えば４００ｎｍ以上２０００ｎｍ以下である。
【００１５】
バリア層１６は、キャリア生成層として機能し、チャネル層１４上にエピタキシャル成長した窒化物半導体層である。バリア層１６の電子親和力は、チャネル層の電子親和力よりも小さい。バリア層１６は、例えばＡｌＧａＮ層でもよく、Ｉｎ（インジウム）を含む窒化物半導体層（ＩｎＡｌＮ層、ＩｎＡｌＧａＮ層等）でもよい。本実施形態では、バリア層１６はＡｌＧａＮ層である。チャネル層１４とバリア層１６との間には、これらの格子定数の相違に起因した歪が生じる。この歪が、両者の界面にピエゾ電荷を誘起し、チャネル層１４とバリア層１６との界面であってチャネル層１４側に２次元電子ガス（２ＤＥＧ）が生じる。これによって、チャネル層１４内にチャネル領域が形成される。バリア層１６の厚さは、例えば５ｎｍ以上３０ｎｍ以下である。バリア層１６は、ｎ型化していてもよい。この場合、バリア層１６に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。
【００１６】
キャップ層１８は、バリア層１６上にエピタキシャル成長したＧａＮ層である。キャップ層１８の厚さは、例えば０ｎｍ以上５ｎｍ以下である。すなわち、キャップ層１８は、必ずしも設けられなくてもよい。キャップ層１８は、ｎ型化していてもよい。
【００１７】
窒化ケイ素膜２０は、キャップ層１８あるいはバリア層１６を保護するパッシベーション膜であり、キャップ層１８を覆っている。窒化ケイ素膜２０は、例えばｐ−ＣＶＤ法（プラズマ化学気相成長法）、ＬＰＣＶＤ法（減圧化学気相成長法）等によって形成される。ＬＰＣＶＤ法によって形成された窒化ケイ素膜は、ｐ−ＣＶＤ法によって形成された窒化ケイ素膜よりも緻密になる。ＬＰＣＶＤ法は、成膜圧力を下げ成膜温度を高くして良質の膜を形成する方法である。ＬＰＣＶＤ法によって窒化ケイ素膜２０が形成される場合、例えば成膜チャンバの圧力は１Ｐａ以下、もしくは０．５Ｐａ以下に設定される。また、成膜温度は、例えば８００℃以上９００℃以下に設定される。
【００１８】
ソース２２は、窒化ケイ素膜２０の開口２０ａを介して窒化物半導体積層体Ｓに形成されたリセス２にてバリア層１６に接しており、ドレイン２４は、窒化ケイ素膜２０の開口２０ｂを介して窒化物半導体積層体Ｓに形成されたリセス３にてバリア層１６に接している。ソース２２及びドレイン２４のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を熱処理することにより得られる。Ｔｉ層の厚さは例えば３０ｎｍ、Ａｌ層の厚さは例えば３００ｎｍである。Ｔｉ層はタンタル（Ｔａ）層でもよい。
【００１９】
ゲート２６は、窒化ケイ素膜２０の開口２０ｃを介してキャップ層１８に接しており、ソース２２とドレイン２４との間に設けられている。ゲート２６は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。Ｎｉ層の厚さは例えば５０ｎｍ、Ａｕ層の厚さは例えば４００ｎｍである。
【００２０】
次に、図２、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）を用いながら、本実施形態に係る窒化物半導体装置の製造方法について説明する。図２は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。
【００２１】
まず、図２及び図３（ａ）に示すように、第１チャンバＣ１にて、基板１０上に窒化物半導体積層体Ｓを成長する（第１工程Ｓ１）。第１工程Ｓ１では、まず、第１チャンバＣ１に基板１０を収容する。そして、気体原料を第１チャンバＣ１に導入し、有機金属気相成長法（以下、ＭＯＣＶＤ法とする）によって基板１０上にバッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８をこの順に連続的に成長する。これによって、基板１０上に窒化物半導体積層体Ｓを成長する。本実施形態では、ＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層、及びＧａＮ層を順に成長することによって、基板１０上に窒化物半導体積層体Ｓを成長する。第１チャンバＣ１とは、ＭＯＣＶＤ法を実施するためのエピタキシャル成長装置（ＭＯＣＶＤ装置）に備えられるチャンバである。第１チャンバＣ１は、図示しないが、基板１０を載置するためのサセプタ等を備える。
【００２２】
次に、図２及び図３（ｂ）に示すように、第１チャンバＣ１にて、窒化物半導体積層体Ｓ上にＩｎを含む窒化物半導体層Ｐを成長する（第２工程Ｓ２）。第２工程Ｓ２では、窒化物半導体積層体Ｓが成長した基板１０を第１チャンバＣ１に収容したまま、すなわち、窒化物半導体積層体Ｓの表面を大気に晒すことなく、ＭＯＣＶＤ法によって窒化物半導体積層体Ｓ上に窒化物半導体層Ｐを成長する。このため、第１工程Ｓ１と第２工程Ｓ２とは、ＭＯＣＶＤ装置の第１チャンバＣ１にて実施される。第２工程Ｓ２では、窒化物半導体層Ｐの厚さは、１ｎｍ以下に設定される。窒化物半導体層Ｐは、例えば第１チャンバＣ１の温度が５５０℃以下であり、トリメチルインジウムガス（ＴＭＩガス）とＮＨ３ガスとを含む原料ガスを用いた条件にて成長する。本実施形態では、Ｎ２ガスの流量が５Ｌ／ｍｉｎ、ＮＨ３ガスの流量が１５Ｌ／ｍｉｎ、ＴＭＩガスの流量が１５７．６μｍｏｌ／ｍｉｎ、第１チャンバＣ１の圧力が３００Ｔｏｒｒ（約４０ｋＰａ）、第１チャンバＣ１の温度が５５０℃の条件にて、窒化物半導体層Ｐとして約１ｎｍの厚さを有する窒化インジウム層（ＩｎＮ層）を成長する。
【００２３】
次に、図２に示されるように、第１チャンバＣ１から基板１０を取り出す（第３工程Ｓ３）。第３工程Ｓ３は、ＭＯＣＶＤ装置から、ＭＯＣＶＤ装置とは異なる成膜装置に移すために実施される。この成膜装置は、ＬＰＣＶＤ法を実施するためのＬＰＣＶＤ装置であり、第１チャンバＣ１とは異なる第２チャンバＣ２（図３（ｃ）を参照）を備える。第３工程Ｓ３にて、第１チャンバＣ１から取り出された基板１０は、例えば大気（もしくは空気）に曝される。
【００２４】
次に、図２に示されるように、ＬＰＣＶＤ装置の第２チャンバＣ２に基板１０を収容する（第４工程Ｓ４）。第４工程Ｓ４では、ロボット等を用いた自動搬送等によって基板１０を第２チャンバＣ２に収容してもよい。
【００２５】
次に、図２及び図３（ｃ）に示されるように、第２チャンバＣ２内で窒化物半導体層Ｐを除去する（第５工程Ｓ５）。第５工程Ｓ５では、まず、窒化物半導体層Ｐを除去しやすくし、且つ、第２チャンバＣ２の雰囲気を清浄にする観点から、基板１０が収容された第２チャンバＣ２を水素雰囲気にする。例えば、流量が２Ｌ／ｍｉｎに設定されたＨ２ガスを第２チャンバＣ２に供給することによって、第２チャンバＣ２を水素雰囲気にする。そして第２チャンバＣ２が水素雰囲気に設定された後、第２チャンバＣ２の温度を上昇させる。これによって、窒化物半導体積層体Ｓ及び窒化物半導体層Ｐが成長された基板１０に熱処理を施し、窒化物半導体層Ｐを除去する。例えば、水素雰囲気下、４００℃以上６００℃以下の条件にて、窒化物半導体層Ｐを除去する。このとき、圧力を１０ｋＰａ以上４０ｋＰａ以下に設定することによって、窒化物半導体層Ｐが確実に除去される。本実施形態では、第２チャンバＣ２の温度を６００℃とすると共に第２チャンバＣ２の圧力を１×１０４Ｐａに設定した状態を３分間保持する。これによって、窒化物半導体層Ｐを還元除去する。したがって上記熱処理後、第２チャンバＣ２に収容された基板１０上から窒化物半導体層Ｐが消失する。窒化物半導体層Ｐが除去された後、Ｈ２ガスの第２チャンバＣ２への供給を停止する。これにより、窒化物半導体積層体Ｓが除去されることを抑制できる。
【００２６】
ここで、図５を参照しながら窒化物半導体層Ｐ（ＩｎＮ層）の除去容易性について説明する。図５は、水素雰囲気下におけるＩｎＮ層とＧａＮ層との昇華レートの温度依存性を示すグラフである。図５において、横軸は水素雰囲気下の温度を示し、縦軸は昇華レートを示し、黒丸のプロット３１はＩｎＮの温度に対する昇華レートを、白丸のプロット３２はＧａＮの温度に対する昇華レートをそれぞれ示す。図５に示されるように、約４００℃の時点でＩｎＮ層の昇華レートが有意な値を示している。このため、水素雰囲気下では、ＩｎＮ層の昇華は、約４００℃から開始される。また、約８００℃においてはＩｎＮ層の昇華レートが０．０２ｎｍ／ｓにまで大きくなる。これに対して、ＧａＮ層の昇華は、約８００℃〜９００℃において開始される。このため、例えば水素雰囲気下、６００℃以下の条件に設定することによって、ＧａＮ層の昇華を防ぎ、ＩｎＮ層のみを選択的に昇華させることができる。なお、水素雰囲気下において、ＩｎＮ層及びＧａＮ層のそれぞれは、下記化学反応式１，２に示されるように昇華する。
化学反応式１：ＩｎＮ（ｓ）＋３／２Ｈ２（ｇ）→Ｉｎ（ｇ）＋ＮＨ３（ｇ）
化学反応式２：ＧａＮ（ｓ）＋３／２Ｈ２（ｇ）→Ｇａ（ｇ）＋ＮＨ３（ｇ）
【００２７】
次に、図２及び図３（ｄ）に示されるように、第２チャンバＣ２にて、窒化物半導体積層体Ｓ上に窒化ケイ素膜２０を形成する（第６工程Ｓ６）。第６工程Ｓ６では、まず、第２チャンバＣ２内を減圧することにより、水素を除去する。第６工程Ｓ６では、第２チャンバＣ２の圧力を例えば１０Ｐａ以上１００Ｐａ以下に設定する。続いて、第２チャンバＣ２にて、窒化物半導体積層体Ｓ上に窒化ケイ素膜２０をＬＰＣＶＤ法により形成する。このため、第５工程Ｓ５と第６工程Ｓ６とは、ＬＰＣＶＤ装置の第２チャンバＣ２にて実施される。窒化ケイ素膜２０を形成するときの第２チャンバＣ２の温度は、例えば８００℃である。また、窒化ケイ素膜の原料ガスとして、例えばＮＨ３ガス及びジクロロシラン（ＳｉＨ２Ｃｌ２）が用いられる。窒化ケイ素膜２０の厚さは、例えば１００ｎｍである。
【００２８】
次に、図２及び図４（ａ）に示されるように、窒化ケイ素膜２０上にフォトレジスト５０を塗布する（第７工程Ｓ７）。第７工程Ｓ７では、フォトリソグラフィによって、フォトレジスト５０に開口５０ａを形成する。フォトレジスト５０をマスクとし、フッ素（Ｆ）を含む反応性ガスを用いた反応性イオンエッチング（ＲＩＥ）によって、窒化ケイ素膜２０に開口２０ａ，２０ｂを形成する。その後、フォトレジスト５０を除去する。
【００２９】
次に、図２及び図４（ｂ）に示されるように、窒化ケイ素膜２０上に、別のフォトレジスト５１を塗布する（第８工程Ｓ８）。第８工程Ｓ８では、フォトリソグラフィによって、フォトレジスト５１の開口５１ａを窒化ケイ素膜２０の開口２０ａ，２０ｂ上に形成する。フォトレジスト５１に形成する開口５１ａは、先のフォトレジスト５０に形成する開口５０ａよりも広い。開口５１ａ内では、窒化ケイ素膜２０に形成した開口２０ａ，２０ｂを介してキャップ層１８の一部が露出する。塩素（Ｃｌ）を含む反応性ガスを用いたＲＩＥによって、キャップ層１８において露出している部分と、当該部分に重なるバリア層１６との一部を除去する。これによって、リセス２，３が窒化物半導体積層体Ｓに形成される。
【００３０】
次いで第８工程Ｓ８では、窒化ケイ素膜２０の開口２０ａ，２０ｂを介してバリア層１６に接触するソース２２及びドレイン２４をそれぞれ形成する。フォトレジスト５１上には金属２３が堆積する。その後、フォトレジスト５１を除去することによって、フォトレジスト５１上の金属２３を除去する。これによって、バリア層１６に接するソース２２およびドレイン２４が形成される。例えば５００℃の熱処理によってＴｉ膜（若しくはＴａ膜）とＡｌ膜とを合金化してもよい。５５０℃以上の熱処理によってアロイを形成することによって、ソース２２及びドレイン２４と、バリア層１６とのコンタクト抵抗が低抵抗化する傾向にある。
【００３１】
次に、図２及び図４（ｃ）に示されるように、窒化ケイ素膜２０上に、更に別のフォトレジスト５２を塗布する（第９工程Ｓ９）。第９工程Ｓ９では、フォトリソグラフィによって、フォトレジスト５２に開口５２ａを形成する。フォトレジスト５２をマスクとしてＲＩＥによって、窒化ケイ素膜２０に開口を形成する。その後、フォトレジスト５２を除去する。続いて、窒化ケイ素膜２０上に、フォトレジストを塗布し、フォトリソグラフィによって、ゲート電極パターンとなる開口を当該フォトレジストに形成する。そして、キャップ層１８に接触するゲート２６を形成する（図１を参照）。蒸着法としては、例えばＥＢ蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法が挙げられる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。以上により、図１に示されるＨＥＭＴ１が形成される。
【００３２】
以上に説明した本実施形態に係る窒化物半導体装置の製造方法によれば、窒化物半導体積層体Ｓと、Ｉｎを含む窒化物半導体層Ｐとは、ＭＯＣＶＤ装置の第１チャンバＣ１にて成長する。このため、窒化物半導体積層体Ｓが大気に曝されることなく、窒化物半導体層Ｐが窒化物半導体積層体Ｓ上に成長することができる。この窒化物半導体層Ｐが窒化物半導体積層体Ｓに対する仮の表面保護膜として機能することによって、窒化ケイ素膜２０を形成する前に窒化物半導体積層体Ｓが大気に曝された場合であっても、窒化物半導体積層体Ｓの表面に不純物が付着することを防止できる。加えて、水素雰囲気下、４００℃以上６００℃以下の条件に設定することによって、窒化物半導体層Ｐを除去する際に、窒化物半導体積層体Ｓの半導体特性及び膜質へ影響を与えることを抑制できる。
【００３３】
窒化物半導体層Ｐを成長する第２工程Ｓ２では、厚さ１ｎｍ以下の窒化物半導体層Ｐを成長してもよい。この場合、窒化物半導体層Ｐによって窒化物半導体積層体Ｓの表面を保護できる。
【００３４】
窒化物半導体層Ｐを成長する第２工程Ｓ２では、窒化物半導体層Ｐは、５５０℃以下の条件にてＴＭＩガスとＮＨ３ガスとを含む原料を用いて形成されるＩｎＮ層でもよい。この場合、窒化物半導体層Ｐを選択的に除去できる。
【００３５】
窒化物半導体層Ｐを除去する第２工程Ｓ２では、１０ｋＰａ以上４０ｋＰａ以下の条件にて窒化物半導体層Ｐを除去する。このため、短時間にて窒化物半導体層Ｐを除去できる。
【００３６】
上記製造方法は、窒化物半導体層Ｐを成長する第２工程Ｓ２後、第１チャンバＣ１から基板１０を取り出し、基板１０を大気に曝す第３工程Ｓ３を備える。また、基板１０は、ＳｉＣ基板であり、窒化物半導体積層体Ｓを成長する第１工程Ｓ１では、第１チャンバＣ１にてＡｌＮ層であるバッファ層１２、ＧａＮ層であるチャネル層１４、バリア層１６であるＡｌＧａＮ層を順にＭＯＣＶＤ法によって成長し、上記製造方法は、基板１０を大気に曝す第３工程Ｓ３後、第１チャンバＣ１とは異なる第２チャンバＣ２に基板１０を収容する第４工程Ｓ４と、第２チャンバＣ２にて窒化物半導体層Ｐを除去する第５工程Ｓ５と、第２チャンバＣ２にて窒化物半導体層Ｐを除去した後、第２チャンバＣ２にて窒化物半導体積層体Ｓ上に窒化ケイ素膜２０をＬＰＣＶＤ法によって形成する第６工程Ｓ６と、を備える。このため、ＬＰＣＶＤ法によって緻密な窒化ケイ素膜２０を形成可能である。
【００３７】
本発明による窒化物半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態における窒化物半導体積層体Ｓは、バッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８以外の層を含んでもよい。
【００３８】
上記実施形態においては、バリア層はＡｌＧａＮ層であるが、これに限られない。例えば、バリア層はＩｎＡｌＮ層でもよい。この場合であっても上記実施形態と同様の作用効果が奏される。
【実施例】
【００３９】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
【００４０】
（実施例１）
図６は、本発明の効果を検証するための試料を示す概略図である。以下では、図６を用いながら評価試料の形成方法を説明する。まず、ＭＯＣＶＤ装置の第１チャンバにサファイア基板６１を収容する。そして、サファイア基板６１が収容された第１チャンバの圧力を１００Ｔｏｒｒ、温度を１０５０℃、Ｈ２ガスの流量を１０Ｌ／ｍｉｎ、ＮＨ３ガスの流量を１０Ｌ／ｍｉｎ、トリメチルガリウムガス（ＴＭＧガス）の流量を１７３．７μｍｏｌ／ｍｉｎと設定し、１μｍの厚さを有するＧａＮ層６２をサファイア基板６１上に成長した。次に、第１チャンバの圧力を３００Ｔｏｒｒ、温度を５５０℃、Ｎ２ガスの流量を５Ｌ／ｍｉｎ、ＮＨ３ガスの流量を１５Ｌ／ｍｉｎ、ＴＭＩガスの流量を１５７．６μｍｏｌ／ｍｉｎと設定し、１ｎｍの厚さを有するＩｎＮ層をＧａＮ層６２上に成長した。
【００４１】
次に、ＧａＮ層６２及びＩｎＮ層を成長したサファイア基板６１を、第１チャンバから密閉容器へ移した。このとき、窒素雰囲気下であって第１チャンバに繋がるグローブボックス内にて、サファイア基板６１を密閉容器内に封入した。そして、大気に曝露することなく、サファイア基板６１を密閉容器からプラズマＣＶＤ装置の第２チャンバ内へ移した。
【００４２】
次に、第２チャンバへ２Ｌ／ｍｉｎのＨ２ガスを供給した。そして、水素雰囲気下、第２チャンバの圧力を１×１０４Ｐａ、温度を６００℃に設定し、サファイア基板６１を３分間熱処理した。これにより、ＩｎＮ層を除去した。次に、第２チャンバの温度を３００℃、シランガスの流量を５ｓｃｃｍ、ＮＨ３ガスの流量を０．５ｓｃｃｍに設定し、４０ｎｍの厚さを有し、屈折率が約２．０である窒化ケイ素膜６３をＧａＮ層６２上に形成した。そして、フォトリソグラフィによって窒化ケイ素膜６３の一部を除去し、１００ｎｍの厚さを有するゲート６４と、オーミック電極６５とを形成し、図６に示されるＭＩＳ構造（ＭＩＳ：Metal  Insulator  Semiconductor）の評価試料６０を形成した。評価試料６０のゲート長さＬは、２００μｍに設定した。
【００４３】
（比較例１）
水素雰囲気下、第２チャンバの圧力を１×１０４Ｐａ、温度を８００℃に設定し、サファイア基板６１を３分間熱処理したこと以外は実施例１と同様にして評価試料を形成した。
【００４４】
（ＣＶ測定による界面準位密度の比較）
図７は、実施例及び比較例のＣＶ測定結果を示すグラフである。図７において、横軸はゲート電圧を示し、縦軸は規格化容量を示す。規格化容量は、窒化ケイ素膜６３による容量値の最大値で規格化したものである。図７において、破線のプロット７１は理想ＣＶ曲線を示し、実線のプロット７２は実施例１のＣＶ曲線を示し、太線のプロット７３は比較例１のＣＶ曲線を示す。実施例１，２のＣＶ測定は、２００℃に設定されたステージ上に各評価試料を載置し、測定周波数を１ＭＨｚに設定して実施した。図７に示されるように、ゲート電圧が０Ｖを超える場合、プロット７３の方がプロット７２よりもプロット７１に対して乖離している傾向にある。ゲート電圧が０Ｖ以上である場合、プロット７３は、プロット７２よりもプロット７１に対して明らかに乖離している。
【００４５】
図８は、準位における窒化ケイ素膜とＧａＮ層との間の界面準位密度を、図７に示すＣ−Ｖ特性からターマン法によって見積もった結果を示すグラフである。図８において、横軸は伝導帯の底を０ｅＶとして禁制帯幅中のエネルギーレベルを示し、縦軸は界面準位密度（Ｄｉｔ：Density  of  Interface  Trap）を示す。横軸のエネルギーが大きいほど界面準位は深い準位となる。窒化物半導体で構成された電子デバイス特有の現象である電流コラプスに対しては、主に０．２〜０．４ｅＶの界面準位が寄与するとされている。図８において、四角で示されるプロット８１は実施例１の見積もり結果であり、丸で示されるプロット８２は比較例１の見積もり結果である。実施例１及び比較例１の上記見積もり結果は、図７に示されるＣＶの実測値と理想値との乖離度合いから得られる。
【００４６】
図８に示されるように、実施例１及び比較例１共に界面準位が存在している。エネルギー準位が０．２ｅＶ以上０．４ｅＶ以下の間にて、実施例１の界面準位密度は、比較例１の界面準位密度よりも、約１／１０もしくはそれ以上に小さくなっている。また、実施例１においては、０．３ｅＶ以下においても、１×１０１２ｅＶ−１・ｃｍ−２未満になり得る。一方、比較例１においては、約０．３５ｅＶ以下は、１×１０１２ｅＶ−１・ｃｍ−２以上になっている。このため、ＩｎＮ層を除去する際の温度を６００℃に設定することによって、界面準位密度として１０１２ｅＶ−１・ｃｍ−２未満の値が得られ、これは電子デバイスを形成するに十分小さい値である。実施例１と比較例１との違いは、ＧａＮ層６２の表面からのＧａの昇華の有無に起因したものと推察される。具体的には、実施例１においては、ＩｎＮ層を除去した後、Ｇａの昇華が十分に抑制できていると推察される。
【符号の説明】
【００４７】
１…ＨＥＭＴ、２，３…リセス、１０…基板、１２…バッファ層、１４…チャネル層、１６…バリア層、１８…キャップ層、２０…窒化ケイ素膜、２２…ソース、２４…ドレイン、２６…ゲート、６０…評価試料、６１…サファイア基板、６２…ＧａＮ層、６３…窒化ケイ素膜、Ｃ１…第１チャンバ、Ｃ２…第２チャンバ、Ｐ…窒化物半導体層、Ｓ…窒化物半導体積層体。
【図１】
0006988530.tif 000002
【図２】
0006988530.tif 000003
【図３】
0006988530.tif 000004
【図４】
0006988530.tif 000005
【図５】
0006988530.tif 000006
【図６】
0006988530.tif 000007
【図７】
0006988530.tif 000008
【図８】
0006988530.tif 000009