(57)【特許請求の範囲】
【請求項１】
減衰希望値（ａｔｔｄ）を入力として受けて、実際に減衰させる８ビットの減衰係数（ａｄｄｅｒ−ｃｌｏｃｋ）を発生させて、クロック信号の形態で直列出力する減衰係数信号発生手段（１００）と、
前記減衰係数信号発生手段（１００）から出力される信号（ａｄｄｅｒ−ｃｌｏｃｋ）と、ＬまたはＲチャンネルの並列音声信号と、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）と、第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）とを入力として受けて、一定の減衰量を順次的に発生させ、発生した減衰量を選択的に加えることによって、所望の希望値まで減衰された音声信号を発生させて出力する減衰手段（２００）と、
前記減衰手段（２００）から出力される減衰された音声信号とオーバーフロー制御信号（ｏｖｅｒｆｌｏｗ）とを入力として受けて、オーバーフローの発生を防止し、２０ビットの大きさの音声信号を１６ビットに変換させて出力するオーバーフロー防止手段（３００）と、
前記オーバーフロー防止手段（３００）から出力される並列音声信号と、ロード制御信号（ｌｏａｄ−ｏｕｔｐｕｔ）とを入力として受けて、並列音声信号を直列に変換させて出力段に出力する直／並列変換手段（４００）と、
からなることを特徴とするＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項２】
前記減衰手段（２００）は、
ＬまたはＲチャンネルの並列音声信号と、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）、第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）、そして第１リセット信号（ｒｅｓｅｔ１）を入力として受けて、第１選択信号に従って入力された音声信号をロードするか、若しくはシフトして減衰希望量を順次的に発生させて出力するシフトレジスターブロック（２１０）と、
前記シフトレジスタブロック（２１０）から出力される信号と、第１、第２貯蔵手段（２５０、  ２６０）からの出力信号とを入力として受け、第２選択信号（ｍｕｘ−ｓｅｌ）に従って前記３つの入力のうち、一つの入力を選択して出力する選択手段（２２０）と、
前記選択手段（２２０）から出力される信号と第３貯蔵手段（２４０）の出力信号とを入力として受けて、両信号の加算を行うことによって、結果的に所望の希望値まで減衰された音声信号を発生させて出力する加算手段（２３０）と、
前記加算手段（２３０）から出力される信号と、前記減衰係数信号発生手段（１００）から出力されたクロック信号（ａｄｄｅｒ−ｃｌｏｃｋ）と第２リセット信号（ｒｅｓｅｔ２）とを入力として受けて、入力されたクロック信号（ａｄｄｅｒ−ｃｌｏｃｋ）とリセット信号（ｒｅｓｅｔ２）とに従って前記加算手段（２３０）の出力を前記第１、第２貯蔵手段（２５０、  ２６０）に伝達するか、前記加算手段（２３０）にさらに伝達するか、前記オーバーフロー防止手段（３００）に伝達するか、またはリセットさせるかを実行する前記第３貯蔵手段（２４０）と、
前記第３貯蔵手段（２４０）に貯蔵されている信号をそれぞれ入力として受けて、第１、２貯蔵制御信号（ｓｔｏｒｅ１−ｃｌｏｃｋ，  ｓｔｏｒｅ２−ｃｌｏｃｋ）をそれぞれ入力として受けて、前記第１、２貯蔵制御信号（ｓｔｏｒｅ１−ｃｌｏｃｋ，  ｓｔｏｒｅ２−ｃｌｏｃｋ）によって選択された貯蔵手段に前記第３貯蔵手段（２４０）に貯蔵された信号を一時貯蔵し、希望する減衰量が得られる時まで前記第３貯蔵手段（２４０）の信号を前記選択手段（２２０）の入力として伝達する前記第１、第２貯蔵手段（２５０、  ２６０）と、
からなることを特徴とする請求項１記載のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項３】
前記シフトレジスタブロック（２１０）は、
前記第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）とシフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）とを入力として受けて、ロード（ｌｏａｄ）またはシフト（ｓｈｉｆｔ）制御信号とドライブ能力が増加されたシフトクロック信号とを出力する制御回路（２１１）と、
４ビットのＬまたはＲチャンネルの音声信号をそれぞれ入力として受けて、前記制御回路（２１１）から出力されたシフトクロック信号、ロード制御信号、シフト制御信号及び第１リセット信号を共通入力として受けて、選択及び貯蔵機能を行うように同一に構成された第１〜第５シフトレジスタ（２１２〜２１６）と、
からなることを特徴とする請求項２記載のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項４】
前記選択手段（２２０）は、
３つの入力のうち、一つの入力を選択して出力するマルチプレキサーからなることを特徴とする請求項２記載のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項５】
前記加算手段（２３０）は、
全加算器（ｆｕｌｌ  ａｄｄｅｒ）からなることを特徴とする請求項２記載のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項６】
前記制御回路（２１１）は、
前記第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）を入力として受けて、反転させてロード制御信号（ｌｏａｄ）を発生させて出力する第１インバータ（ＩＮＶ１）と、
前記第１インバータ（ＩＮＶ１）の出力を入力として受けて、反転させてシフト制御信号（ｓｈｉｆｔ）を発生させて出力する第２インバータ（ＩＮＶ２）と、
前記シフトクロック信号を入力として受けて、ドライブ能力が増加されたシフトクロック信号を出力する第３、第４インバータ（ＩＮＶ３、  ＩＮＶ４）と、
からなることを特徴とする請求項３記載のＣＤ／ＣＤ−Ｉ音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項７】
前記第１シフトレジスタ（２１２）は、
第３音声信号（ＩＮ３）、前記制御回路（２１１）のロード制御信号及びシフト制御信号、そしてすぐ次の段のシフトレジスタ（２１３）にある第１フリップフロップ（ＦＦ１１）の反転出力（ＱＮ）、同シフトレジスタ（２１２）にある第４フリップフロップ（ＦＦ１４）の出力（Ｑ）と反転出力（ＱＮ）とを入力として受けて、選択機能を行う第４選択手段（ＭＵＸ１４）と、
０〜第２音声信号（ＩＮ０〜ＩＮ２）をそれぞれ一つの入力端子（Ｄ１）に入力として受けて、第２〜第４フリップフロップ（ＦＦ１２〜ＦＦ１４）の反転出力（ＱＮ）を他の入力端子（Ｄ０）にそれぞれ入力として受け、前記ロード制御信号を選択端子（Ｓ）にそれぞれ入力として受けて、選択機能を行う第１〜第３選択手段（ＭＵＸ１１〜ＭＵＸ１３）と、
前記第１〜第４選択手段（ＭＵＸ１１〜ＭＵＸ１４）の最終出力をそれぞれ入力端子（Ｄ）に入力として受けて、前記シフトクロック信号をクロック端子（ＣＫ）に入力として受けて、前記第１リセット信号をリセット端子（ＳＮ）に入力として受けて、一時貯蔵機能を行う第１〜第４フリップフロップ（ＦＦ１１〜ＦＦ１４）と、
からなることを特徴とする請求項３記載のＣＤ／ＣＤ−Ｉ音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【請求項８】
前記第４選択手段（ＭＵＸ１４）は、
第３音声信号（ＩＮ３）と前記ロード制御信号（ｌｏａｄ）とを入力として受けて、論理積を行って出力する２入力ＡＮＤゲート（ＡＮＤ１）と、
前記シフト制御信号（ｓｈｉｆｔ）をそれぞれ一つの入力（Ｃ，  Ｄ）として受け、すぐ次の段のシフトレジスタ（２１３）にある第１フリップフロップ（ＦＦ１１）の反転出力（ＱＮ）をそれぞれ他の入力（Ｂ，  Ｅ）として受け、同シフトレジスタ（２１２）にある第４フリップフロップ（ＦＦ１４）の出力（Ｑ）と反転出力（ＱＮ）とをそれぞれまた他の入力（Ａ，  Ｆ）として受けて、論理積を行って出力する２個の３入力ＡＮＤゲート（ＡＮＤ２，  ＡＮＤ３）と、
前記３入力ＡＮＤ  ゲート（ＡＮＤ２，  ＡＮＤ３）の出力を入力として受けて、否定論理和を行って出力する第１ＮＯＲゲート（ＮＯＲ１）と、
前記第１ＮＯＲ  ゲート（ＮＯＲ１）の出力を入力として受けて、反転させて出力するインバータ（ＩＮＶ５）と、
前記インバータ（ＩＮＶ５）の出力と前記２入力ＡＮＤ  ゲート（ＡＮＤ１）の出力とを入力として受けて、否定論理和を行って出力する第２ＮＯＲ  ゲート（ＮＯＲ２）とからなり、
第５シフトレジスタ（２１６）にある第４選択手段（ＭＵＸ５４）は、２個の３入力ＡＮＤゲート（ＡＮＤ１，  ＡＮＤ２）のそれぞれの一つの入力（Ｂ，  Ｅ）が第１９音声信号（ＩＮ１９）を直接共通入力として受けるように構成されることを特徴とする請求項７記載のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置に係り、より詳しく説明すると、希望する減衰量を得るに必要なハードウェアの数を最小化するため時間分割処理を通じて１個の減衰器のみで４方向のＬ、Ｒチャンネル音声信号（ＬＬ、  ＬＲ、  ＲＲ、  ＲＬ）の混合を具現したＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置に関する。
【０００２】
【従来の技術】
従来のオーディオ処理装置は、Ｌ（Ｌｅｆｔ）チャンネル、Ｒ（Ｒｉｇｈｔ）チャンネルから出力されるそれぞれの音声信号（ＬＬ、ＬＲ、ＲＲ、ＲＬ）について減衰器を利用して所望の減衰を行った後、相互補完的に加える（Ｍｉｘｉｎｇ）ことによって、追加的な音響効果を得る方法を用いている。
【０００３】
ここで、前記それぞれの音声信号（ＬＬ、ＬＲ、ＲＲ、ＲＬ）とは、それぞれの入力チャンネルと出力チャンネルとの方向を意味するものであって、‘ＬＲ（Ｌｅｆｔ−ｔｏ−Ｒｉｇｈｔ）’とは、左側のチャンネルの入力が右側のチャンネルに出力される音声信号を意味する。
【０００４】
以下、添付の図面を参考して従来のオーディオ処理装置においてＬ、Ｒチャンネル間の音声信号の混合過程を概念的に説明する。
【０００５】
図２は、従来のオーディオ処理装置において、Ｌ、Ｒチャンネル間の音声信号混合過程を図示した概念図であり、
図３は、従来のＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置とその周辺関連装置を示したブロック図である。
【０００６】
図２に図示されているとおり、Ｌチャンネルを通じて入力されたＬ信号は減衰器を通じてＬチャンネルに出力される（Ｇ（ＬＬ））。同時にＲチャンネルを通じて入力されたＲ信号も減衰器を通じてＬチャンネルに出力されるが（Ｇ（ＲＬ））、この２つの信号は互いに混合されて最終的にＬチャンネルは｛Ｌ＊Ｇ（ＬＬ）＋Ｒ＊Ｇ（ＲＬ）  ｝の大きさＬ’  で出力される。
【０００７】
このように、Ｌチャンネルの出力段に出力される音声信号は単に入力されたＬチャンネルの入力信号（Ｌ）のみならず、Ｒチャンネル入力信号（Ｒ）の成分も減衰器を通じて混合されることによって音響効果（例えば、エコーまたはサラウンド音響効果）が得られる。
【０００８】
そして、Ｒチャンネルの出力もこれと類似にＲチャンネルの入力信号とＬチャンネルの入力信号についてそれぞれの定められた減衰係数を乗じた｛Ｒ＊Ｇ（ＲＲ）＋Ｌ＊Ｇ（ＬＲ）｝の大きさＲ’  で出力される。
【０００９】
次に、従来のオーディオ処理装置とその周辺関連装置について説明する。
図３に図示されているとおり、従来のオーディオ処理装置とその周辺関連装置の構成は、
ＡＤＰＣＭ  エンコーダーを通じて圧縮されたＣＤ−Ｉ圧縮音声データをそれぞれシリアルフォーマットで受けて、オーディオ処理装置（７００）の各チャンネルに送るため圧縮された音声データを解除して出力するＡＤＰＣＭデコーダー（６００）と、
前記ＡＤＰＣＭデコーダー（６００）から出力される音声データまたはＣＤプレーヤーから出力される音声データ（ＣＤ−ＤＡ）を入力として受けて、入力されたＬ、Ｒチャンネルの音声信号を減衰器を利用して所望の希望値までの減衰を行った後、相互補完的に混合することによって追加的な音響効果を得るオーディオ処理装置（７００）と、
前記オーディオ処理装置（７００）のＬチャンネルとＲチャンネルとから出力されるそれぞれのデジタル音声信号を独自的なシリアルフォーマットで受けて、それぞれのアナログ音声信号に変換させて人間が直接聞ける音声信号に復元して出力するデジタル／アナログ変換器（８００）と、
前記全体のシステムを管轄及び制御するマイクロプロセッサ（５００）と、
からなる。
【００１０】
前記オーディオ処理装置（７００）に入力される音声信号は最下位ビット（ＬＳＢ）が先に入力される２０ビットの解像度を有する信号であって、２０ビットとなった理由は、入力されるデータが前記ＡＤＰＣＭ  デコーダー（６００）の出力で実際の大きさは１６ビットであるが、オーディオ処理装置（７００）においてオーバーフロー及び小数点以下の値を含む２０ビットを入力として受けることによって、本発明において追加的な演算におけるラウンドエラー（ｒｏｕｎｄ  ｅｒｒｏｒ）を減らすことができるようにするためである。
【００１１】
【発明が解決しようとする課題】
しかしながら、かかる従来のオーディオ処理装置においては、所望の減衰を行うため前記音声信号（ＬＬ，  ＬＲ，  ＲＲ，  ＲＬ）についてそれぞれの減衰器を用いるため全部で４つの減衰器が必要となり、これによってハードウェアが占める面積が大きくなり、かつ処理が複雑となる問題点がある。
【００１２】
【課題を解決するための手段】
従って、本発明の目的は、前記のような従来の問題点を解決するためのものであって、所望の減衰量を得るのに必要なハードウェアの数を最小化するため時間分割処理を通じて１つの減衰器のみで４方向のＬ、Ｒチャンネル音声信号（ＬＬ，  ＬＲ，  ＲＲ，  ＲＬ）の混合を具現したＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置を提供するにある。
【００１３】
前記目的を達成するための本発明の構成は、
減衰希望値を入力として受けて、実際に減衰させる８ビットの減衰係数を発生させてクロック信号の形態で直列出力する減衰係数信号発生手段と、
前記減衰係数信号発生手段から出力される減衰係数信号と、ＬまたはＲチャンネルの並列音声信号、シフトクロック信号、第１選択信号を入力として受けて、一定の減衰量を順次的に発生させ、発生した減衰量を選択的に混合することによって、所望の希望値まで減衰された音声信号を発生させて出力する減衰手段と、
前記減衰手段から出力される減衰された音声信号とオーバーフロー制御信号とを受けて、オーバーフローの発生を防止し、２０ビットの大きさの音声信号を１６ビットの大きさに変換して出力するオーバーフロー防止手段と、
前記オーバーフロー防止手段から出力される並列音声信号とロード制御信号とを入力として受けて、並列音声信号を直列に変換させて出力段に出力する直／並列変換手段と、
からなる。
【００１４】
前記減衰手段の構成は、
ＬまたはＲチャンネルの並列音声信号とシフトクロック信号、第１選択信号、そして第１リセット信号を入力として受けて、第１選択信号に従って入力された音声信号をロードするか、若しくはシフトして減衰希望量を順次的に発生させて出力するシフトレジスタブロックと、
前記シフトレジスタブロックから出力される信号と第１貯蔵手段、第２貯蔵手段からの出力信号とを入力として受け、第２選択信号に従って前記３つの入力のうち、一つの入力を選択して出力する選択手段と、
前記選択手段から出力される信号と第３貯蔵手段の出力信号とを入力として受けて、両信号の加算を行うことによって結果的に所望の希望値まで減衰された音声信号を発生させて出力する加算手段と、
前記加算手段から出力される信号と、前記減衰係数信号発生手段から出力されたクロック信号、第２リセット信号とを入力として受けて、入力されたクロック信号とリセット信号とに従って前記加算手段の出力を前記第１、第２貯蔵手段に伝達するか、前記加算手段にさらに伝達するか、前記オーバーフロー防止手段に伝達するか、またはリセットさせるかを実行する前記第３貯蔵手段と、
前記第３貯蔵手段に貯蔵されている信号をそれぞれ入力として受け、第１、第２貯蔵制御信号をそれぞれ入力として受けて、前記第１、２貯蔵制御信号によって選択された貯蔵手段に前記第３貯蔵手段に貯蔵された信号を一時貯蔵し、希望する減衰量が得られる時まで前記第３貯蔵手段の信号を前記選択手段の入力として伝達する前記第１、第２貯蔵手段とからなる。
【００１５】
前記シフトレジスタブロックの構成は、
前記第１選択信号とシフトクロック信号とを入力として受けて、ロードまたはシフト制御信号とドライブ能力が増加されたシフトクロック信号とを出力する制御回路と、
４ビットのＬまたはＲチャンネルの音声信号をそれぞれ入力として受けて、前記制御回路から出力されたシフトクロック信号、ロード制御信号、シフト制御信号及び第１リセット信号を共通入力として受けて、選択及び貯蔵機能を行うように同一に構成された第１〜第５シフトレジスタとからなる。
【００１６】
前記制御回路の構成は、
前記第１選択信号を入力として受けて、反転させてロード制御信号を発生させて出力する第１インバータと、
前記第１インバータの出力を入力として受けて、反転させてシフト制御信号を発生させて出力する第２インバータと、
前記シフトクロック信号を入力として受けて、ドライブ能力が増加されたシフトクロック信号を出力する第３、第４インバータとからなる。
【００１７】
前記第１シフトレジスタの構成は、
第３音声信号、前記制御回路のロード制御信号、シフト制御信号、そしてすぐ次の段のシフトレジスタにある第１フリップフロップの反転出力、同シフトレジスタにある第４フリップフロップの出力と反転出力とを入力として受けて、選択機能を行う第４選択手段と、
第０〜第２音声信号をそれぞれ一つの入力端子に入力として受けて、第２〜第４フリップフロップの反転出力を他の入力端子にそれぞれ入力として受けて、前記ロード制御信号を選択端子にそれぞれ入力として受けて、選択機能を行う第１〜第３選択手段と、
前記第１〜第４選択手段の最終出力をそれぞれ入力端子に入力として受けて、前記シフトクロック信号をクロック端子に入力として受けて、前記第１リセット信号をリセット端子に入力として受けて、一時貯蔵機能を行う第１〜第４フリップフロップとからなる。
【００１８】
前記第４選択手段の構成は、
第３音声信号と前記ロード制御信号とを入力として受けて、論理積を行って出力する２入力ＡＮＤゲートと、
前記シフト制御信号をそれぞれ一つの入力として受けて、すぐ次の段のシフトレジスタにある第１フリップフロップの反転出力をそれぞれ他の入力として受けて、同シフトレジスタにある第４フリップフロップの出力と反転出力とをそれぞれまた他の入力として受けて、論理積を行って出力する２個の３入力ＡＮＤゲートと、
前記３入力ＡＮＤゲートの出力を入力として受けて、否定論理和を行って出力する第１ＮＯＲゲートと、
前記第１ＮＯＲゲートの出力を入力として受けて、反転させて出力するインバータと、
前記インバータの出力と前記２入力ＡＮＤゲートの出力を入力として受けて、否定論理和を行って出力する第２ＮＯＲゲートとからなり、
最後の段に位置した第５シフトレジスタにある第４選択手段は、２個の３入力ＡＮＤゲートのそれぞれの一つの入力が第１９音声信号を直接共通入力として受けるように構成されている。
【００１９】
【発明の実施の形態】
以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施できる程度に詳細に説明するため、本発明の最も好ましい実施の形態を添付の図面を参照して説明する。
【００２０】
図１は、本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置の全体のブロック図である。
【００２１】
図１に図示されているとおり、本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置の構成は、
減衰希望値を入力として受けて、実際に減衰させる８ビットの減衰係数（ａｄｄｅｒ−ｃｌｏｃｋ）を発生させて、クロック信号の形態で直列出力する減衰係数信号発生器（１００）と、
前記減衰係数信号発生器（１００）から出力される信号（ａｄｄｅｒ−ｃｌｏｃｋ）と、ＬまたはＲチャンネルの並列音声信号と、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）と、第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）とを入力として受けて、一定の減衰量を順次的に発生させ、発生された減衰量を選択的に混合することによって所望の希望値まで減衰された音声信号を発生させて出力する減衰器（２００）と、
前記減衰器（２００）から出力される減衰された音声信号とオーバーフロー制御信号（ｏｖｅｒｆｌｏｗ）  とを入力として受けて、オーバーフローの発生を防止し、２０ビットの大きさの音声信号を１６ビットに変換させて出力するオーバーフロー防止回路（３００）と、
前記オーバーフロー防止回路（３００）から出力される並列音声信号と、ロード制御信号（ｌｏａｄ−ｏｕｔｐｕｔ）とを入力として受けて、並列音声信号を直列に変換させて出力段に出力する直／並列変換回路（４００）とからなる。
【００２２】
前記減衰器（２００）の構成は、
ＬまたはＲチャンネルの並列音声信号と、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）、第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）、そして第１リセット信号（ｒｅｓｅｔ１）を入力として受けて、第１選択信号に従って入力された音声信号をロードするか、若しくはシフトして減衰希望量を順次的に発生させて出力するシフトレジスタブロック（２１０）と、
前記シフトレジスタブロック（２１０）から出力される信号と、第１、第２フリップフロップ（２５０、  ２６０）からの出力信号とを入力として受け、第２選択信号（ｍｕｘ−ｓｅｌ）に従って前記３つの入力のうち、一つの入力を選択して出力するマルチプレキサー（２２０）と、
前記マルチプレキサー（２２０）から出力される信号と第３フリップフロップ（２４０）の出力信号とを入力として受けて、両信号の加算を行うことによって結果的に所望の希望値まで減衰された音声信号を発生させて出力する全加算器（２３０）と、
前記全加算器（２３０）から出力される信号と、前記減衰係数信号発生器（１００）から出力されたクロック信号（ａｄｄｅｒ−ｃｌｏｃｋ）と、第２リセット信号（ｒｅｓｅｔ２）とを入力として受けて、入力されたクロック信号（ａｄｄｅｒ−ｃｌｏｃｋ）とリセット信号（ｒｅｓｅｔ２）とに従って前記全加算器（２３０）の出力を前記第１、第２フリップフロップ（２５０、  ２６０）に伝達するか、前記全加算器（２３０）にさらに伝達するか、前記オーバーフロー防止回路（３００）に伝達するか、またはリセットさせるかを実行する前記第３フリップフロップ（２４０）と、
前記第３フリップフロップ（２４０）に貯蔵されている信号をそれぞれ入力として受けて、第１第２貯蔵制御信号（ｓｔｏｒｅ１−ｃｌｏｃｋ，  ｓｔｏｒｅ２−ｃｌｏｃｋ）をそれぞれ入力として受けて、前記第１、２貯蔵制御信号によって選択されたフリップフロップに前記第３フリップフロップ（２４０）に貯蔵された信号を一時貯蔵し、希望する減衰量が得られる時まで第３フリップフロップ（２４０）の信号を前記マルチプレキサー（２２０）の入力に伝達する第１、第２フリップフロップ（２５０、  ２６０）とからなる。
【００２３】
図８〜１０に図示されているとおり、前記シフトレジスタブロック（２１０）の構成は、
前記第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）とシフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）とを入力として受けて、ロード（ｌｏａｄ）またはシフト（ｓｈｉｆｔ）制御信号とドライブ能力が増加されたシフトクロック信号とを出力する制御回路（２１１）と、
４ビットのＬまたはＲチャンネルの音声信号をそれぞれ入力として受けて、前記制御回路（２１１）から出力されたシフトクロック信号、ロード制御信号、シフト制御信号及び第１リセット信号を共通入力として受けて、選択及び貯蔵機能を行うように同一に構成された第１〜第５シフトレジスタ（２１２〜２１６）とからなる。
【００２４】
前記制御回路（２１１）の構成は、前記第１選択信号（ｌｏａｄ／ｓｈｉｆｔ）を入力として受けて、反転させてロード制御信号（ｌｏａｄ）を発生させて出力する第１インバータ（ＩＮＶ１）と、
前記第１インバータ（ＩＮＶ１）の出力を入力として受けて、反転させてシフト制御信号（ｓｈｉｆｔ）を発生させて出力する第２インバータ（ＩＮＶ２）と、
前記シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）を入力として受けて、ドライブ能力が増加されたシフトクロック信号を出力する第３、第４インバータ（ＩＮＶ３，  ＩＮＶ４）からなる。
【００２５】
前記第１シフトレジスタ（２１２）の構成は、
第３音声信号（ＩＮ３）、前記制御回路（２１１）のロード制御信号（ｌｏａｄ）及びシフト制御信号（ｓｈｉｆｔ）、そしてすぐ次の段のシフトレジスタ（２１３）にある第１フリップフロップ（ＦＦ１１）の反転出力（ＱＮ）、同シフトレジスタ（２１２）にある第４フリップフロップ（ＦＦ１４）の出力（Ｑ）と反転出力（ＱＮ）を入力として受けて、選択機能を行う第４マルチフレキサー（ＭＵＸ１４）と、
第０〜第２音声信号（ＩＮ０〜ＩＮ２）をそれぞれ一つの入力端子（Ｄ１）に入力として受けて、第２〜第４フリップフロップ（ＦＦ１２  〜ＦＦ１４）の反転出力（ＱＮ）を他の入力端子（Ｄ０）にそれぞれ入力として受け、前記ロード制御信号を選択端子（Ｓ）にそれぞれ入力として受けて選択機能を行う第１〜第３マルチプレキサー（ＭＵＸ１１〜ＭＵＸ１３）と、
前記第１〜第４マルチプレキサ−（ＭＵＸ１１〜ＭＵＸ１４）の最終出力をそれぞれ入力端子（Ｄ）に入力として受けて、前記シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）をクロック端子（ＣＫ）に入力として受けて、前記第１リセット信号（ｒｅｓｔ１）をリセット端子（ＳＮ）に入力として受けて、一時貯蔵機能を行う第１〜第４フリップフロップ（ＦＦ１１  〜ＦＦ１４）とからなる。
【００２６】
前記第４マルチフレキサー（ＭＵＸ１４）の構成は、
第３音声信号（ＩＮ３）と前記ロード制御信号（ｌｏａｄ）とを入力として受けて、論理積を行って出力する２入力ＡＮＤゲート（ＡＮＤ１）と、
前記シフト制御信号（ｓｈｉｆｔ）をそれぞれ一つの入力（Ｃ，  Ｄ）として受けて、すぐ次の段のシフトレジスタ（２１３）にある第１フリップフロップ（ＦＦ１１）の反転出力（ＱＮ）をそれぞれ他の入力（Ｂ，  Ｅ）として受け、同シフトレジスタ（２１２）にある第４フリップフロップ（ＦＦ１４）の出力（Ｑ）と反転出力（ＱＮ）とをそれぞれまた他の入力（Ａ，  Ｆ）として受けて、論理積を行って出力する２個の３入力ＡＮＤ  ゲート（ＡＮＤ２，  ＡＮＤ３）と、
前記３入力ＡＮＤ  ゲート（ＡＮＤ２，  ＡＮＤ３）の出力を入力として受けて、否定論理和を行って出力する第１ＮＯＲ  ゲート（ＮＯＲ１）と、
前記第１ＮＯＲ  ゲート（ＮＯＲ１）の出力を入力として受けて、反転させて出力するインバータ（ＩＮＶ５）と、
前記インバータ（ＩＮＶ５）の出力と前記２入力ＡＮＤ  ゲート（ＡＮＤ１）の出力を入力として受けて、否定論理和を行って出力する第２ＮＯＲ  ゲート（ＮＯＲ２）とからなり、
最後の段に位置した第５シフトレジスタ（２１６）にある第４マルチプレキサー（ＭＵＸ５４）の２個の３入力ＡＮＤゲート（ＡＮＤ１，  ＡＮＤ２）のそれぞれの一つの入力（Ｂ，  Ｅ）が第１９音声信号（ＩＮ１９）を直接共通入力として受けるように構成されている。
【００２７】
前記のとおり構成されている本発明の実施の形態に基づいた電位−電流変換器の動作は次のとおりである。
本発明はＣＤプレーヤーまたはＣＤ−Ｉのレフト（Ｌ）、ライト（Ｒ）チャンネルから出力されるそれぞれの音声信号に減衰器を利用して所望の希望値まで減衰を行った後、相互補完的に混合することによって、追加的な音響効果が得られるステレオオーディオミキサー（Ｓｔｅｒｅｏ  Ａｕｄｉｏ  Ｍｉｘｅｒ）の一種に適用される。
【００２８】
特に、本発明の実施の形態は、ＣＤ−Ｉシステムに適用するためのものであって、ＣＤ−Ｉ（ＣＤ−Ｉｎｔｅｒａｃｔｉｖｅ）とは、音声、映像、コンピュータデータなどの多様な情報が取り扱えるように製造した家庭用機器であって、この中で音声信号の処理に係るものである。
【００２９】
従って、多様な情報を収録すべきかかるＣＤ−Ｉシステムにおいてはディスクに記録するデータ量を減らすため音声信号をＡＤＰＣＭ  エンコーダー（Ａｄａｐｔｉｖｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ  Ｅｎｃｏｄｅｒ）を通じて最大１６倍まで圧縮している。
【００３０】
このように圧縮された音声信号を解除した後、追加的に音響効果を有し得るようにするためオーディオミキサーを用いるが、これに対する規定は最初のＣＤ−Ｉシステムのフォーマットを決定したＳＯＮＹ／ＰＨＩＬＩＰＳ社によってグリーンブック（ＧｒｅｅｎＢｏｏｋ）に定義されている。
【００３１】
前記グリーンブックに定義された基本仕様は次のとおりである。
基本的に４方向性（ｌｅｆｔ−ｔｏ−ｌｉｇｈｔ，  ｌｅｆｔ−ｔｏ−ｌｅｆｔ，  ｒｉｇｈｔ−ｔｏ−ｒｉｇｈｔ，  ｒｉｇｈｔ−ｔｏ−ｌｅｆｔ）を有してそれぞれの方向について減衰係数を定義しているが、各減衰係数は８ビットの大きさを有している。
【００３２】
そして、最上位ビット（ビット７）は音声信号の出力を中断させる制御ビットであり、０〜６ビットは０〜１２７  の範囲を有しながら０ｄＢ〜−１２７ｄＢでそれぞれ１ｄＢの段階別に制御するために用いられる。
【００３３】
しかしながら、音声信号は人間の感覚に依存するものであるので、人間が認識できる程度に−２０ｄＢ  までは＋／−１ｄＢ以内の誤差を許容し、その以下の減衰については＋方向には１ｄＢ、−方向には任意の値を許容している。
【００３４】
前記内容を式で表現すれば次のとおりである。
0003539806.tif 000002
【００３５】
前記グリーンブックに定義されている基本仕様に基づいてオーディオミキサーにおいて音声信号の減衰を行う時、要求される減衰量と１０進数で定規化された値、そして本発明の実施の形態に基づいたオーディオ処理装置において実際に減衰しようとする減衰量に対する２進コード値とデシベルの利得が図４および図５の減衰係数表に示されている。前記図３および図４の減衰係数表に示された減衰係数値は製造会社毎に異なって定義しており、その誤差の程度も異なる。
【００３６】
次に、図１に図示された本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置の動作を入力サンプルに対する減衰タイミング図と、入力と出力との間の図式的な全体のタイミング図とを通じて考察する。
【００３７】
図６は、図１に図示されたオーディオ処理装置において入力サンプルに対する減衰タイミング図であり、
図７は、図１に図示されたオーディオ処理装置において入力と出力との間の図式的な全体のタイミング図である。
【００３８】
最初に、デコーディングされた任意の２０ビットの音声データが前記減衰器（２００）の任意のチャンネルに入力されたと仮定する。
図１に図示されているとおり、入力された音声データは前記減衰器（２００）内にあるシフトレジスタブロック（２１０）の選択信号（ｌｏａｄ／ｓｈｉｆｔ）が‘ロー’である時、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）によって前記シフトレジスタブロック（２１０）に入力され、ラッチされる。
【００３９】
これと共に、前記減衰器（２００）内にある第３フリップフロップ（２４０）の第２リセット信号（ｒｅｓｅｔ２）が‘ロー’となることによって、第３フリップフロップ（２４０）はリセットされて演算結果を貯蔵するための準備を行う。
【００４０】
このように入力されたデータに減衰常数を乗じなければならないが、この減衰係数はＣＤ−Ｉの規定を満たしながら最小限の演算ができるように図４、図５に求められる減衰値及び減衰係数、そして本設計において適用した実際に演算された減衰値及び減衰係数を定義した。かかる係数の定義はＣＤ−Ｉの規定を満たされればよいので、設計者は人間が音声を認識する程度を満たしながら最小限の回路となるようにすればよい。
【００４１】
一つの音声データについて減衰係数を乗じる方式は、前記シフトレジスタブロック（２１０）の選択信号（ｌｏａｄ／ｓｈｉｆｔ）が‘ハイ’である時、シフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）に従ってラッチされた音声データが１ビットづつ下にシフトされるようにすることによって、音声データの大きさが１／２  づつ減少する。
【００４２】
すなわち、相対的な大きさで最初に入力された信号の大きさを１と定規化した場合、１の大きさがシフトクロック信号（ｓｈｉｆｔ−ｃｌｏｃｋ）毎に１／２，  １／４，  １／８，  １／１６，  １／３２，  １／６４，  １／１２８，  １／２５６  と減少していく。
【００４３】
従って、ここでは希望する減衰量を得るためには希望する位置にある値のみを選んで混合すればよい。これによっては、前述したとおり正確に希望減衰値を得ることは出来ないが、許容される誤差よりはるかに小さい程度の誤差を有するので全く問題とはならない。
【００４４】
例えば、減衰をさせない場合には図６に図示されたとおり、単に最初のデータをそのまま出力すればよい。これは大きさでは０ｄＢの大きさで入力が行われた後、まだ前記シフトレジスタブロック（２１０）においてシフトクロック（ｓｈｉｆｔ−ｃｌｏｃｋ）によって１／２  に減少されない状態の値のみを取って他の値は無視すればよい。
【００４５】
そして、−２ｄＢの減衰を得るためには図６に図示されたとおり、１／２，  １／４，  １／３２，１／１２８，  １／２５６  を全部混合することによって０．７９２９７  の大きさの−２ｄＢ（実際には−２．０１５ｄＢ）の減衰が得られる。一方、−４７ｄＢ  以上の減衰は人間の耳では感知することが非常に難しいので−∞の減衰（無限大減衰）、すなわち、出力値を‘０’と与え、これは図６に図示されたとおり何も混合しないで初期にリセットした状態の‘０’を出力として送る。
【００４６】
このように、任意の減衰を得るためには単に相対的な大きさ１から１／２  〜１／２５６  の間の値のうち、適当な値の組み合わせを混合して希望の大きさで減衰させられる。
【００４７】
かかる過程をより詳しく説明すると次のとおりである。
前述したとおり、−２ｄＢの減衰を行うためには１／２，  １／４，  １／３２，  １／１２８，  １／２５６の大きさを全部混合しなければならないと説明したが、回路的には先ず初期値で前記減衰器（２００）内にある第３フリップフロップ（２４０）の第２リセット信号（ｒｅｓｅｔ２）を用いて第３フリップフロップ（２４０）を‘０’で初期化し、それぞれ混合すべき大きさに該当する位置において前記減衰係数信号発生器（１００）から出力される減衰係数信号（ａｄｄｅｒ−ｃｌｏｃｋ）を用いて混合された結果を貯蔵することができる。
【００４８】
前記減衰係数信号発生器（１００）は、入力に減衰希望値が入り、出力には実際に減衰させる直列に出力される８ビットの減衰係数（ａｄｄｅｒ−ｃｌｏｃｋ）が出力される。
かかる減衰係数を利用して反復的に演算が完了される時まで引き続き前記全加算器（２３０）を通じて混合し、一時的な結果を前記第３フリップフロップ（２４０）と第１フリップフロップ（２５０）または第２フリップフロップ（２６０）を通じて貯蔵することができる。
【００４９】
かかる反復的な演算は単に一つの入力サンプルについて減衰係数を乗じた効果を有する。そして、最終的には前述したとおり混合効果を得るためにはＬ、Ｒチャンネルから入力されたそれぞれの信号についてそれぞれに該当する減衰係数による減衰を行った後、相互補完的に加えることにより最終的には次のような結果が得られる。
Ｌ（ｏｕｔｐｕｔ）＝Ｌ（ｉｎｐｕｔ）＊Ｇ（ＬＬ）＋Ｒ（ｉｎｐｕｔ）＊Ｇ（ＲＬ）    …………  （３）
Ｒ（ｏｕｔｐｕｔ）＝Ｒ（ｉｎｐｕｔ）＊Ｇ（ＲＲ）＋Ｌ（ｉｎｐｕｔ）＊Ｇ（ＬＲ）    …………  （４）
【００５０】
前記のような結果を得るためにはそれぞれの演算の結果を混合しなければならない。それには、一つの減衰回路を利用して４種類の減衰演算を処理するため、それぞれの処理時間を図７に図示されているとおりそれぞれの演算を時間的に衝突の生じない、かつ回路が最小化されるようにタイミングを設定した。
【００５１】
参考までに、ＡＤＰＣＭ  デコーディングにおいてはＲチャンネルの出力は実際にすぐ前のＬチャンネルの間圧縮されたＡＤＰＣＭ  信号をデコーディングした後出力され、Ｌチャンネルの出力はＲチャンネルの間にデコーディングした後Ｌチャンネル時間に出力される。
【００５２】
そして、前記ＡＤＰＣＭ  デコーディングは３段階に分けて処理されるが、一つのＲまたはＬ区間は４８個の基本クロックに構成され、それぞれ１２クロックずつ４等分してこのうち最初の１２クロックの区間の間にはレンジ（Ｒａｎｇｅ）演算、２番目、３番目の区間においてはフィルター常数を乗じる演算を行う。そして、４番目の区間は使用しないが式（３）、（４  ）の演算過程はこの区間を利用する。
【００５３】
一つの入力についてこの区間の間希望する減衰を行う方法は前述したので、ここでは最終出力を得るためにそれぞれのチャンネル値を減衰した後、混合して出力される過程について説明する。
先ず、最終出力Ｌ（ｏｕｔｐｕｔ）を得るためにはＬ、Ｒチャンネルの入力が全部入力された後に可能であるので、最終出力は元々入力された値より一つのＬまたはＲ区間が遅延されるはずである。
【００５４】
図７に図示されているとおり、先ずＬチャンネルの入力区間（Ｌ（ｉｎｐｕｔ））において入力されたＬチャンネルの信号は、前記使用されていない４番目の区間（ａ）の間に減衰常数Ｇ（ＬＬ）によって減衰されたＧ（ＬＬ）＊Ｌ（ｉｎｐｕｔ）を得る。この値は前記減衰器（２００）内にある第１フリップフロップ（２５０）の第１貯蔵制御信号（ｓｔｏｒｅ１−ｃｌｏｃｋ）によって第１フリップフロップ（２５０）に臨時に貯蔵される。
【００５５】
また、Ｒ区間（Ｒ（ｉｎｐｕｔ））において入力されたＲチャンネルの信号は前記使用されていない４番目の区間（ｃ）の間に減衰常数Ｇ（ＲＬ）を用いてＧ（ＲＬ）＊Ｒ（ｉｎｐｕｔ）を得る。    前記２つの演算はそれぞれ使用されていない時間を利用するので問題とならない。
【００５６】
前記第１フリップフロップ（２５０）に貯蔵された値と混合するが、これは前記Ｒチャンネル入力区間の使用されていない区間（ｃ）においてＧ（ＲＬ）＊Ｒ（ｉｎｐｕｔ）を計算した後、前記マルチプレキサー（２２０）を利用して前記第１フリップフロップ（２５０）に貯蔵された値を現在計算された値と混合することによってなされる。この結果はさらにオーバーフローをチェックした後Ｌチャンネルの次の入力区間（Ｌ（ｉｎｐｕｔ＋１））において直列形式で出力がなされる。
【００５７】
一方、Ｒチャンネルの出力区間（Ｒ（ｏｕｔｐｕｔ））においてはそれぞれＧ（ＬＲ）＊Ｌ（ｉｎｐｕｔ）、Ｇ（ＲＲ）＊Ｒ（ｉｎｐｕｔ）を求めるべきであるが、図７に図示されているとおり、この演算をするための時間が別に存在していないので、ここでは前記ＡＤＰＣＭ  デコーダーのレンジ演算区間（ｂ，  ｄ）の間に演算をするように定義した。
【００５８】
先ず、前記Ｒチャンネル入力のレンジ演算区間（ｂ）には前のＬチャンネル入力信号を受けてＧ（ＬＲ）の減衰常数を利用して減衰を行った後、前記第２フリップフロップ（２６０）の第２貯蔵制御信号（ｓｔｏｒｅ２−ｃｌｏｃｋ）によって第２フリップフロップ（２６０）に臨時に貯蔵される。
【００５９】
そして、Ｌチャンネルの次の入力のレンジ演算区間（ｄ）の間にすぐ前のＲチャンネルの入力を受けた後、Ｇ（ＲＲ）＊Ｒ（ｉｎｐｕｔ）を計算し、以前に第２フリップフロップ（２６０）に貯蔵されたＧ（ＬＲ）＊Ｌ（ｉｎｐｕｔ）を前記マルチプレキサー（２２０）を通じて選択した後混合することによって、最終出力Ｒ（ｏｕｔｐｕｔ）を得る。
【００６０】
【発明の効果】
従って、前記のとおり動作する本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置は、希望する減衰量を得るのに必要なハードウェアの数を最小化するため時間分割処理を通じて１個の減衰器のみで４方向のＬ、Ｒチャンネルの音声信号（ＬＬ，  ＬＲ，  ＲＲ，  ＲＬ）の混合を具現することが出来るという効果がある。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置の全体のブロック図である。
【図２】図２は、従来のオーディオ処理装置においてＬ、Ｒチャンネル間の音声信号の混合過程を図示した概念図である。
【図３】図３は、従来のオーディオ処理装置とその周辺関連装置を示したブロック図である。
【図４】図４は、本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置において信号減衰を行う時、求められる減衰量（定規化された値）に対する実際の減衰量を示した減衰係数表である。
【図５】図５は、本発明の実施の形態に基づいたＣＤ／ＣＤ−Ｉ  音声信号のＬ、Ｒチャンネル間の混合を利用したオーディオ処理装置において信号減衰を行う時、求められる減衰量（定規化された値）に対する実際の減衰量を示した減衰係数表である。
【図６】図６は、図１に図示されたオーディオ処理装置において入力サンプルに対する減衰タイミング図である。
【図７】図７は、図１に図示されたオーディオ処理装置において入力と出力との間の図式的な全体のタイミング図である。
【図８】図８は、図１に図示されたオーディオ処理装置においてシフトレジスタの詳細回路図である。
【図９】図９は、図１に図示されたオーディオ処理装置においてシフトレジスタの詳細回路図である。
【図１０】図１０は、図１に図示されたオーディオ処理装置においてシフトレジスタの詳細回路図である。
【符号の説明】
１００：減衰係数信号発生器
２００：減衰器
２１０：シフトレジスタブロック
２１１：制御回路
２１２〜２１６：第１〜第５シフトレジスタ
２２０：マルチプレキサ
２３０：全加算器
２４０：第３フリップフロップ
２５０、２６０：第１、第２フリップフロップ
３００：オーバーフロー防止回路
４００：直／並列変換回路
【図１】
0003539806.tif 000003
【図２】
0003539806.tif 000004
【図３】
0003539806.tif 000005
【図４】
0003539806.tif 000006
【図５】
0003539806.tif 000007
【図６】
0003539806.tif 000008
【図７】
0003539806.tif 000009
【図８】
0003539806.tif 000010
【図９】
0003539806.tif 000011
【図１０】
0003539806.tif 000012