(57)【特許請求の範囲】
【請求項１】
結晶性半導体上に第１の絶縁膜を形成し、
前記第１の絶縁膜をパターニングして前記結晶性半導体の一部上にゲート絶縁膜を形成し、
オゾン水又は過酸化水素水を用いて前記結晶性半導体の表面を酸化させて酸化膜を形成し、
前記酸化膜上および前記ゲート絶縁膜上にＮ型不純物を含む半導体層を有する導電膜を形成し、
前記酸化膜を前記結晶性半導体がエッチングされないためのエッチングストッパーとし、前記導電膜をパターニングしてゲート電極、ソース電極、およびドレイン電極を同時に形成し、
前記ゲート電極、前記ソース電極、および前記ドレイン電極をマスクにして前記結晶性半導体にＮ型不純物を導入し、
前記結晶性半導体、前記酸化膜、前記ゲート絶縁膜、前記ゲート電極、前記ソース電極、および前記ドレイン電極を不活性気体中８００℃〜１０５０℃で３０分〜４時間加熱することを特徴とする電界効果型トランジスタの製造方法。
【請求項２】
基板上に半導体膜を形成し、
前記半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜をパターニングして前記島状の結晶性半導体膜の一部上にゲート絶縁膜を形成し、
オゾン水又は過酸化水素水を用いて前記島状の結晶性半導体膜の表面を酸化させて酸化膜を形成し、
前記基板上、前記酸化膜上、および前記ゲート絶縁膜上にＮ型不純物を含む半導体層を有する導電膜を形成し、
前記酸化膜を前記島状の結晶性半導体膜がエッチングされないためのエッチングストッパーとし、前記導電膜をパターニングしてゲート電極、ソース電極、およびドレイン電極を同時に形成し、
前記ゲート電極、前記ソース電極、および前記ドレイン電極をマスクにして前記島状の結晶性半導体膜にＮ型不純物を導入し、
前記島状の結晶性半導体膜、前記酸化膜、前記ゲート絶縁膜、前記ゲート電極、前記ソース電極、および前記ドレイン電極が少なくとも形成された前記基板を不活性気体中８００℃〜１０５０℃で３０分〜４時間加熱することを特徴とする電界効果型トランジスタの製造方法。
【請求項３】
結晶性半導体上に第１の絶縁膜を形成し、
前記第１の絶縁膜をパターニングして前記結晶性半導体の一部上にゲート絶縁膜を形成し、
前記ゲート絶縁膜をマスクにして前記結晶性半導体にＮ型不純物を導入し、
オゾン水又は過酸化水素水を用いて前記結晶性半導体の表面を酸化させて酸化膜を形成し、
前記酸化膜上および前記ゲート絶縁膜上に導電膜を形成し、
前記酸化膜を前記結晶性半導体がエッチングされないためのエッチングストッパーとし、前記導電膜をパターニングしてゲート電極、ソース電極、およびドレイン電極を同時に形成し、
前記ゲート電極、前記ソース電極、および前記ドレイン電極をマスクにして前記結晶性半導体にＮ型不純物を導入し、
前記結晶性半導体、前記酸化膜、前記ゲート絶縁膜、前記ゲート電極、前記ソース電極、および前記ドレイン電極を不活性気体中８００℃〜１０５０℃で３０分〜４時間加熱することを特徴とする電界効果型トランジスタの製造方法。
【請求項４】
基板上に半導体膜を形成し、
前記半導体膜を結晶化して結晶性半導体膜を形成し、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜上に第１の絶縁膜を形成し、
前記第１の絶縁膜をパターニングして前記島状の結晶性半導体膜の一部上にゲート絶縁膜を形成し、
前記ゲート絶縁膜をマスクにして前記島状の結晶性半導体膜にＮ型不純物を導入し、
オゾン水又は過酸化水素水を用いて前記島状の結晶性半導体膜の表面を酸化させて酸化膜を形成し、
前記基板上、前記酸化膜上、および前記ゲート絶縁膜上に導電膜を形成し、
前記酸化膜を前記島状の結晶性半導体膜がエッチングされないためのエッチングストッパーとし、前記導電膜をパターニングしてゲート電極、ソース電極、およびドレイン電極を同時に形成し、
前記ゲート電極、前記ソース電極、および前記ドレイン電極をマスクにして前記島状の結晶性半導体膜にＮ型不純物を導入し、
前記島状の結晶性半導体膜、前記酸化膜、前記ゲート絶縁膜、前記ゲート電極、前記ソース電極、および前記ドレイン電極が少なくとも形成された前記基板を不活性気体中８００℃〜１０５０℃で３０分〜４時間加熱することを特徴とする電界効果型トランジスタの製造方法。
【請求項５】
前記加熱の際、前記ソース電極に含まれるＮ型不純物および前記ドレイン電極に含まれるＮ型不純物を前記結晶性半導体へ拡散させることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
【請求項６】
前記加熱の際、前記ソース電極に含まれるＮ型不純物および前記ドレイン電極に含まれるＮ型不純物を前記島状の結晶性半導体膜へ拡散させることを特徴とする請求項２に記載の電界効果型トランジスタの製造方法。
【請求項７】
前記基板は石英基板であることを特徴とする請求項２または請求項４に記載の電界効果型トランジスタの製造方法。
【請求項８】
前記Ｎ型不純物をＰ型不純物で置換したことを特徴とする請求項１乃至請求項７のいずれか一項に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等の電界効果型トランジスタおよびその製造方法、並びにその電界効果型トランジスタを用いた表示装置の製造方法およびその表示装置に関する。特に薄膜トランジスタ等の電界効果型トランジスタのゲート電極、ソース電極、及びドレイン電極を、同一の出発膜をフォトリソグラフィ法を用いてパターニングすることによって同時に形成する薄膜トランジスタ等の電界効果型トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
従来の薄膜トランジスタの製造プロセスの例を以下に示す。ガラス基板上方にアモルファスシリコン膜を形成し、そのアモルファスシリコン膜を結晶化して結晶性シリコン膜とし、その結晶性シリコン膜をパターニングして島状とし、その島状の結晶性シリコン膜上にゲート絶縁膜を形成し、そのゲート絶縁膜上に形成した導電膜をパターニングしてゲート電極を形成し、そのゲート電極をマスクにして上記島状の結晶性シリコン膜にイオンドーピング法によって不純物を導入してソース領域およびドレイン領域を形成し、上記ゲート電極および島状の結晶性シリコン膜上に第１の層間絶縁膜を形成し、その第１の層間絶縁膜に上記ソース領域およびドレイン領域に達する孔（コンタクトホール）をパターニングによって開孔し、その後上記ソース領域およびドレイン領域と接続する導電膜を形成しこれをパターニングしてソース電極およびドレイン電極を形成するというプロセスを経て製造されている。上記プロセスについては公知である（例えば、特許文献１参照。）。この公知技術によって製造された薄膜トランジスタを表示装置の画素部に適用する場合、ソース電極およびドレイン電極上に第２の層間絶縁膜を形成し、その第２の層間絶縁膜にそのソース電極またはドレイン電極に達する孔をパターニングによって開孔し、さらに透明導電膜を形成しこれをパターニングして画素電極を形成する。
【０００３】
【特許文献１】
特開平８−３３０６０２号公報  （図１（Ａ）〜（Ｆ）、実施例１）
【０００４】
このように従来のプロセスでは、ゲート電極を形成した後に、ソース電極およびドレイン電極を形成する。すなわち、ゲート電極の形成と、ソース電極およびドレイン電極の形成とは別々におこなうのが通常である。そのため、上記従来のプロセスでは、ソース電極およびドレイン電極を形成するまでのパターニング工程は４回であって、その際に用いるフォトマスクの枚数は４枚である。画素電極を形成するまでのパターニング工程は、さらに２回増加して６回となり、その際に用いるフォトマスクの枚数は６枚となる。
【０００５】
【発明が解決しようとする課題】
現在、薄膜トランジスタ等の電界効果型トランジスタの製造およびその電界効果型トランジスタを用いた表示装置の製造において、スループット（単位時間あたりに処理できる数量）の向上、歩留まり（製造ラインへの投入数に対する完成良品の割合）の向上が強く求められている。
【０００６】
しかしながら、従来のプロセスでは工程数が多いため、電界効果型トランジスタおよび表示装置の製造に要する時間を短縮することが容易ではなく、また歩留まりの向上を実現させることが難しかった。例えば、基板に収縮が生じる、または他の原因によって、その後のパターニング工程によって形成される微細なパターンの位置がズレてしまうことがある。このように生じたパターンの位置のズレは、不良品の発生の原因となり、歩留まりを低下させる。一例を挙げると、ソース電極およびドレイン電極を形成するため、パターニングによって孔（コンタクトホール）を形成する際、その孔の位置が、本来開孔しなければならないソース領域およびドレイン領域からズレてしまうのである。
【０００７】
一回のパターニング工程によってパターンの位置がズレてしまっても、そのズレはわずかで許容範囲であって、完成した表示装置の動作に悪影響を与える程度のものではない場合がある。しかしながらパターニング工程の回数を重ねることによって、わずかなパターンの位置のズレが増幅されて大きくなり、不良品が発生する確率を高めてしまう。
【０００８】
本発明の目的は、パターニング工程の回数を減らすことによって歩留まりを向上させ、フォトマスクの枚数を削減し、複数の工程を１つの工程にまとめることによって工程数を削減し、製造時間を短縮することである。
【０００９】
【課題を解決するための手段】
本発明は、結晶性半導体の表面を酸化剤の水溶液、例えばオゾンの水溶液または過酸化水素の水溶液を用いて上記結晶性半導体の表面を酸化させて酸化膜を形成し、その酸化膜をエッチングストッパーとして、同一の出発膜から電界効果型トランジスタのゲート電極、ソース電極、およびドレイン電極を同時に形成することを特徴とする。更に上記ゲート電極、ソース電極、およびドレイン電極を形成後、不活性気体中８００℃以上で所定の時間加熱することを特徴とする。上記不活性気体とは、アルゴン等の希ガス又は窒素である。
【００１０】
また本発明は、電界効果型トランジスタの製造方法であって、結晶性半導体上に第１の絶縁膜を形成し、その第１の絶縁膜をパターニングしてその結晶性半導体の一部上にゲート絶縁膜を形成し、酸化剤の水溶液、例えばオゾンの水溶液または過酸化水素の水溶液を用いて上記結晶性半導体の表面を酸化させて酸化膜を形成し、その酸化膜上および上記ゲート絶縁膜上にＮ型不純物を含む半導体層を有する導電膜を形成し、その導電膜をパターニングしてゲート電極、ソース電極、およびドレイン電極を上記結晶性半導体をエッチングすることなく同時に形成し、そのゲート電極、ソース電極、およびドレイン電極をマスクにして上記結晶性半導体にＮ型不純物を導入する。この時点では、上記ソース電極およびドレイン電極と上記結晶性半導体との間には酸化膜が存在し、その酸化膜はＳｉＯＸ（０＜Ｘ＜２）およびＳｉＯ２を有する。その後、上記結晶性半導体、酸化膜、ゲート絶縁膜、ゲート電極、ソース電極、およびドレイン電極を不活性気体、例えば窒素中８００℃〜１０５０℃で３０分〜４時間加熱する。その加熱により、上記ソース電極およびドレイン電極に含まれるＮ型不純物を上記結晶性半導体へ拡散させると共に、Ｎ型不純物を活性化させることができる。またその加熱により、上記ソース電極と結晶性半導体との接触抵抗、および上記ドレイン電極と結晶性半導体との接触抵抗は小さくなる。また、上記Ｎ型不純物を含む半導体層に換えてＰ型不純物を含む半導体層を用い、上記結晶性半導体にＮ型不純物を導入するのに換えてＰ型不純物を導入してもよい。
【００１１】
本発明において、酸化剤の水溶液、例えばオゾンの水溶液または過酸化水素の水溶液を用いて結晶性半導体の表面を酸化させて形成した酸化膜は、導電膜からゲート電極、ソース電極、およびドレイン電極を同時に形成する際のエッチングストッパーとなるため、その結晶性半導体までエッチングされない。上記酸化膜を形成する際に用いる、オゾンおよび過酸化水素は、水溶性であり、他の物質を酸化させる酸化剤であることが知られている。また、上記導電膜としては、加熱処理の温度よりも高い融点の材料を用いなければならない。Ｎ型不純物を含む結晶性シリコン上に、銅、パラジウム、クロム、コバルト、チタン、モリブデン、ニオブ、タンタル、タングステン等の融点が８００℃以上である金属のいずれか、または珪化コバルト、珪化チタン、珪化モリブデン、珪化ニオブ、珪化タンタル、珪化タングステン等の金属珪化物を積層して上記導電膜を構成してもよい。さらに窒化チタン、窒化タンタル、窒化タングステン等の金属窒化物と組み合わせた構成でもよい。
【００１２】
本発明において、結晶性半導体とは、単結晶または多結晶半導体で薄膜に限定されない。結晶性半導体として薄膜を用いる場合、基板上方に半導体膜を形成し、その半導体膜を結晶化して結晶性半導体膜としたものを用いることができる。本発明では、８００℃〜１０５０℃の温度での加熱処理を行うため、使用できる基板は、石英基板、シリコン基板、ステンレス基板等の、加熱処理によって変形することのない基板でなければならない。
【００１３】
本発明において、ゲート電極、ソース電極、およびドレイン電極を形成するための導電膜を形成する前に、ゲート絶縁膜をマスクとして結晶性半導体にＮ型不純物を導入し、上記ゲート電極、ソース電極、およびドレイン電極を形成した後、上記結晶性半導体に再度Ｎ型不純物を導入し、８００℃〜１０５０℃の温度での加熱処理をおこなう方法を採用することができる。この場合、Ｎ型不純物に換えてＰ型不純物を導入してもよい。またこの場合、上記導電膜を構成する材料として、Ｎ型不純物またはＰ型不純物を含む半導体を必ずしも用いる必要はない。
【００１４】
上記電界効果型トランジスタの製造方法を、その電界効果型トランジスタを用いた表示装置の製造に採用することができる。表示装置の例として、アクティブマトリクス駆動の液晶ディスプレイ、および発光素子を用いたアクティブマトリクス駆動のディスプレイが挙げられる。
【００１５】
更に本発明は、上記電界効果型トランジスタの製造方法を用いて製造した電界効果型トランジスタであって、その電界効果型トランジスタは、基板上方に形成された島状の結晶性半導体膜と、その島状の結晶性半導体膜の一部上に形成されたゲート絶縁膜と、上記島状の結晶性半導体膜上に形成されたソース電極およびドレイン電極と、上記ゲート絶縁膜上に形成されたゲート電極を有し、上記島状の結晶性半導体膜はソース領域とドレイン領域と低濃度不純物領域（ＬＤＤ領域）とチャネル領域とを有し、上記ソース電極とソース領域との間および上記ドレイン電極とドレイン領域との間にはＳｉＯＸ（０＜Ｘ＜２）を有する。
【００１６】
【発明の実施の形態】
（実施の形態１）本発明の実施の形態１について、図１（Ａ）〜（Ｅ）、図２（Ａ）〜（Ｅ）、および図１０（Ａ），（Ｂ）を用いて説明する。
【００１７】
図１（Ａ）に示すように、基板１０１上に第１の絶縁膜１０２を１００〜１０００ｎｍ形成する。第１の絶縁膜１０２としては、ＳｉＨ４、Ｎ２Ｏ、およびＮＨ３を原料に用いたＣＶＤ法によって形成される窒化酸化シリコン膜、ＳｉＨ４およびＮ２Ｏを原料に用いたＣＶＤ法によって形成される酸化窒化シリコン膜、酸化シリコン膜、窒素を含む酸化シリコン膜、窒化シリコン膜のいずれでもよく、これらの膜の中から２種類以上組み合わせて重ねて形成しても良い。また、基板１０１は、石英基板、シリコン基板、またはステンレス基板を用いる。石英基板を用いる場合、第１の絶縁膜１０２を形成しなくてもよい。
【００１８】
次に、基板１０１上または第１の絶縁膜１０２上に半導体膜１０３を３０〜８０ｎｍの厚さに形成する。半導体膜１０３としては、シリコン膜、ゲルマニウム膜、シリコンおよびゲルマニウムを含む膜のいずれでもよい。半導体膜の膜厚に関しては、３０ｎｍ〜８０ｎｍの範囲内において薄くするほど、薄膜トランジスタのオフ電流を減少させる効果がある。
【００１９】
次に、半導体膜１０３を公知の方法で結晶化する。結晶化の手段として、電気炉で加熱処理することによる固相成長、パルス発振または連続発振の気体レーザーまたは固体レーザーを照射するレーザー結晶化、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）のいずれを用いてもよい。また、固相成長の際に、半導体膜の結晶化を促進させる元素、例えばニッケルを半導体膜１０３に添加して加熱処理する方法を用いると、加熱温度を下げ、また加熱時間を短縮することができるので効果的であるが、結晶化後に半導体膜１０３中に含まれるニッケルをゲッタリングして極力除去しなければならない。
【００２０】
現在、半導体膜の結晶化の手段として、レーザー結晶化が盛んに研究されており、結晶化に用いるレーザーについて、以下に詳細に述べる。
【００２１】
気体レーザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレーザー等が挙げられ、固体レーザーとして、ＹＡＧレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザー等が挙げられる。
【００２２】
固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザーが適用される。当該レーザーの基本波は、ドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【００２３】
半導体膜の結晶化に際し、大粒径の結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波、第３高調波、第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）を適用する。
【００２４】
出力１０Ｗの連続発振のＹＶＯ４レーザーから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面において矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射する。
【００２５】
こうして結晶化した半導体膜１０３を、図１（Ｂ）に示すように、フォトリソグラフィ法によってパターニングして、島状の結晶性半導体膜１０４を形成する。このパターニングで、第１のフォトマスクを用いる。
【００２６】
次に、図１（Ｃ）に示すように、基板１０１または第１の絶縁膜１０２上および結晶性半導体膜１０４上に、第２の絶縁膜１０５を２０〜１３０ｎｍの厚さで形成する。第２の絶縁膜１０５としては、ＳｉＨ４およびＮ２Ｏを原料に用いたＣＶＤ法によって形成される酸化窒化シリコン膜、酸化シリコン膜、窒素を含む酸化シリコン膜、窒化シリコン膜のいずれでもよく、これらの膜の中から２種類以上組み合わせて重ねて形成してもよい。そして第２の絶縁膜１０５を、図１（Ｄ）に示すように、フォトリソグラフィ法によってパターニングして結晶性半導体膜１０４の表面の一部を露出させ、ゲート絶縁膜となる島状の第２の絶縁膜１０６を形成する。このパターニングで、第２のフォトマスクを用いる。なお、第２の絶縁膜１０５をパターニングする前に、結晶性半導体膜１０４全体にＰ型不純物、例えばホウ素を導入してもよい。これは後にチャネル領域となる部分にＰ型不純物を導入するために行われ、いわゆるチャネルドープと呼称される公知の方法である。
【００２７】
次に、第２の絶縁膜１０６を形成する際に露出させた、島状の結晶性半導体膜１０４の表面から自然酸化膜を希フッ酸溶液で除去した後、該表面を酸化させることによって、図１（Ｅ）に示すように酸化膜１０７を形成する。酸化膜１０７は、酸化させたい表面にスピンコート法により酸化剤の水溶液を塗布することによって形成する。具体的には、結晶性半導体膜１０４および第２の絶縁膜１０６が少なくとも形成された基板１０１を回転させながら、結晶性半導体膜１０４の表面に、オゾン（Ｏ３）の水溶液（以下、本明細書ではオゾン水という）を室温にて３０〜１２０秒間流し続ける。オゾンは常温、常圧では気体で、水溶性であり、強い酸化作用を示す。オゾン水の溶媒として用いる水は、微細なゴミや不純物を除去した純水を用い、オゾン水の濃度としては８〜１５ｍｇ／ｌのものを用いる。その後、該表面を純水で洗浄してオゾン水を洗い流し、それから窒素を吹きつけながら基板１０１を回転させて乾燥させる。
【００２８】
このようにして形成された酸化膜１０７は極めて薄いものであるため、その正確な膜厚を測定するのは容易ではないが、０．７〜２．０ｎｍの範囲となる。なお、オゾン水を流す時間（処理時間）を変化させても、形成される酸化膜の膜厚に大きな変化はなく、３０〜１２０秒の間では、酸化膜の厚さは０．７〜２．０ｎｍの範囲である。
【００２９】
オゾン水による酸化膜の組成を調べるため、１４ｍｇ／ｌのオゾン水をシリコンウエハーの表面（（１００）面）に、室温にて６０秒間流すことによって形成した酸化膜について、試料表面の元素の化学結合状態を特定することができるＥＳＣＡ（Ｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ  ｆｏｒ  Ｃｈｅｍｉｃａｌ  Ａｎａｌｙｓｉｓ）またはＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）と呼称される分析装置で、Ｓｉ２ｐのスペクトルを測定した。その結果、結合エネルギーが９６〜１０６ｅＶの範囲に２つのピークが見られた。一つはＳｉ４＋のピークであり、もう一つはＳｉのピークである。Ｓｉのピークは、酸化膜の膜厚が薄いためにシリコンウエハーから検出されたものである。Ｓｉ４＋のピークはＳｉ１＋、Ｓｉ２＋、およびＳｉ３＋の小さなピークを含んでいるため、ガウス関数とローレンツ関数による波形分解を行った。そしてこれらのピーク形状をもとに、シリコンの酸化状態を解析した。その結果、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋、およびＳｉ４＋の合計を１００％としたとき、Ｓｉ１＋が８．８％、Ｓｉ２＋が８．８％、Ｓｉ３＋が６．４％、Ｓｉ４＋が７６．０％の割合となった。ここで、Ｓｉ１＋、Ｓｉ２＋、およびＳｉ３＋をサブオキサイドという。サブオキサイドは、シリコンが酸素と十分反応せずに一部シリコンと結合したまま残ってしまった状態を意味している。Ｓｉ４＋が１００％であってサブオキサイドが０％であれば、酸化膜は十分に酸化され安定なＳｉＯ２から成るということができる。オゾン水によってシリコンウエハーの表面に形成された酸化膜については、ＳｉＯＸ（０＜Ｘ＜２）およびＳｉＯ２から成る酸化珪素膜と表現することができる。また、この酸化膜の膜厚を分光エリプソメトリ（Ｓｐｅｃｔｒｏ−Ｅｌｌｉｐｓｏｍｅｔｒｙ）と呼称される分析装置で測定したところ、０．８１ｎｍであった。
【００３０】
比較例として、シリコンウエハー上にＴＥＯＳと呼称されるＳｉ（ＯＣ２Ｈ５）４およびＯ２を原料として用いたＣＶＤ法で形成した酸化シリコン膜を、ＥＳＣＡでＳｉ２ｐのスペクトルを測定した。そして、オゾン水によって形成した酸化膜と同様の分析を行った。その結果、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋、およびＳｉ４＋の合計を１００％としたとき、Ｓｉ１＋が１．８％、Ｓｉ２＋が０．９％、Ｓｉ３＋が４．６％、Ｓｉ４＋が９２．７％の割合となった。すなわち、オゾン水によって形成した酸化膜よりも、ＣＶＤ法で形成した酸化シリコン膜の方がよりＳｉＯ２の割合が高いことがわかった。
【００３１】
次に、図２（Ａ）に示すように、導電膜１０８を基板１０１上（または第１の絶縁膜１０２上）、酸化膜１０７上、および島状の第２の絶縁膜１０６上に全面に２００〜５００ｎｍ形成する。導電膜１０８としては、成膜温度を５００℃以上としたＣＶＤ法によりＮ型不純物を含む結晶性シリコン膜を形成する。形成された結晶性シリコン膜は、１×１０１９〜５×１０２１ｃｍ−３のＮ型不純物を含んでいる。Ｎ型不純物としては、例えばリンが挙げられる。導電膜１０８を多層構造としてもよい。すなわちＮ型不純物を含む結晶性シリコン層上にさらに、チタン、モリブデン、タングステン、珪化モリブデン、珪化タングステン等の耐熱性を有する材料でなる層を形成することによって、導電膜１０８を低抵抗化させてもよい。Ｎ型不純物を含む結晶性シリコン層とチタン、モリブデン、またはタングステン層との間に、更に窒化チタン、窒化モリブデン、または窒化タングステン層を設けると、Ｎ型不純物を含む結晶性シリコン層とチタン、モリブデン、またはタングステン層との間の相互拡散を防止できる。
【００３２】
次に、図２（Ｂ）に示すように、ゲート電極１０９、ソース電極１１０およびドレイン電極１１１を、導電膜１０８をフォトリソグラフィ法によってパターニングすることによって同時に形成する。その際、酸化膜１０７がエッチングストッパーとなり、結晶性半導体膜１０４はエッチングされない。このパターニングで、第３のフォトマスクを用いる。
【００３３】
次に、結晶性半導体膜１０４にＮ型不純物、例えばリンを導入する。導入方法は質量分離を伴うイオン注入法、質量分離を伴わないイオンドーピング法のいずれでもよいが、イオンドーピング法ではＮ型不純物の他に水素も導入されてしまう。Ｎ型不純物を導入する際、結晶性半導体膜１０４のうち、酸化膜１０７のみに覆われた第１の領域、および第２の絶縁膜１０６のみに覆われた第２の領域にＮ型不純物が導入され、ゲート電極１０９の下部領域にはＮ型不純物が導入されないようにする。その結果、Ｎ型不純物の濃度は、第２の領域の方が第１の領域よりも小さく、第２の領域は低濃度不純物領域（ＬＤＤ領域）１１２となる。第１の領域はソース領域１１３およびドレイン領域１１４の一部となる。ゲート電極１０９の下部にあって、低濃度不純物領域（ＬＤＤ領域）１１２に挟まれた領域はチャネル領域１１５となる。１回のみのＮ型不純物の導入で、低濃度不純物領域（ＬＤＤ領域）１１２と、ソース領域１１３およびドレイン領域１１４の一部となる第１の領域を形成してもよいが、そうすると、第１の領域に導入されるＮ型不純物の濃度が、ソース領域およびドレイン領域を形成するには低くなることが考えられる。その場合、Ｎ型不純物の導入を２回に分けて行う必要がある。具体的には、１回目の導入では、第２の絶縁膜１０６の下までＮ型不純物が導入されるように高加速で、しかも低ドーズ量で低濃度不純物領域（ＬＤＤ領域）１１２を形成し、２回目の導入では、１回目の導入よりも低加速、高ドーズ量でソース領域１１３およびドレイン領域１１４の一部となる第１の領域を形成する。１回目の導入と２回目の導入の順序を逆にしてもよい。
【００３４】
上記のようにしてＮ型不純物を導入した後の状態では、ソース電極１１０およびドレイン電極１１１と結晶性半導体膜１０４との間には、依然として酸化膜１０７が存在する。酸化膜１０７の膜厚は前述のとおり０．７〜２．０ｎｍと極めて薄いものであるが、ソース電極１１０およびドレイン電極１１１と結晶性半導体膜１０４との間の接触抵抗が大きく好ましくない。酸化膜１０７は、ゲート電極１０９、ソース電極１１０、およびドレイン電極１１１の形成が完了した時点で、不要な存在となる。したがって、酸化膜から酸素が抜けて格子欠陥が多数形成された膜に変化しても、膜としての形態を成さない状態となっても構わず、むしろその方が好ましい。
【００３５】
そこで、ソース電極１１０およびドレイン電極１１１と結晶性半導体膜１０４との接触抵抗を小さくし、電気的接続を良好とするため、少なくとも結晶性半導体膜１０４、酸化膜１０７、ソース電極１１０、およびドレイン電極１１１を窒素中、８００〜１０５０℃で加熱する。当該加熱の際の雰囲気は窒素に限定されず、不活性気体であればよい。加熱時間としては３０分〜４時間とする。加熱温度が８００℃ならば２〜４時間が好ましく、９５０℃ならば３０分程度でよい。なお、スループットの向上のため、必要以上に加熱時間を延長すべきではない。また加熱温度の上限は、基板１０１の種類、導電膜１０８を構成する材料、および加熱手段によって決まる。基板１０１にステンレスを用いる場合、加熱温度および加熱時間によっては、ステンレスの脆化または耐蝕性を損なうことがあることに留意すべきである。
【００３６】
当該８００〜１０５０℃での加熱によって、酸化膜１０７の特性が変化してエッチングストッパーとしては機能しなくなる。さらに、Ｎ型不純物導入によって生じた結晶性珪素膜１０４の損傷は修復され、非晶質の部分および半導体膜１０３を結晶化する際に結晶化が不十分だった領域の結晶性を更に高めることができ、ソース電極１１０およびドレイン電極１１１に含まれるリンが結晶性半導体膜１０４へ拡散する。この拡散によって、結晶性半導体膜１０４のソース電極１１０およびドレイン電極１１１の下部領域にもリンが導入された不純物領域が形成され、該不純物領域と既にリンが導入されている前記第１の領域とを合わせて、ソース領域１１３およびドレイン領域１１４となる。
【００３７】
本出願の発明者は、酸化膜１０７の特性が変化する理由を次のように考察する。８００〜１０５０℃の加熱によって酸化膜１０７はエッチングストッパーとして機能しなくなることからみて、酸化膜１０７から酸素が脱離し、酸化膜１０７を構成するＳｉＯＸ（０＜Ｘ≦２）は、「Ｘ」の値が小さくなり、「Ｘ＝０」の場合も含むようになる。そのため、Ｎ型不純物が拡散しやすくなり、ソース電極１１０およびドレイン電極１１１と結晶性半導体膜１０４との電気的な接続は改善される。
【００３８】
加熱処理によって接触抵抗が変化することを明らかにするための実験をおこなった。まず、図１０（Ａ）に断面を示す、抵抗測定用の試料を作製した。図１０（Ａ）の１００１は石英基板、１００２はリンを含む島状の結晶性シリコン膜、１００３は酸化膜、１００４は電極を示している。酸化膜１００３は結晶性シリコン膜１００２の表面をオゾン水による処理で酸化して形成したものであり、電極１００４はリンを含む結晶性シリコン層１００５と窒化タングステン層１００６とタングステン層１００７を順に積層して形成したものである。実際の抵抗測定用の試料は、結晶性シリコン膜１００２が電極１００４に覆われた部分（結晶性シリコン膜１００２と電極１００４とが酸化膜１００３を介して隣接する部分）が、１０００個連続して構成されたものであり、図１０（Ａ）はその試料の断面の一部のみを示している。
【００３９】
こうして作製した試料について、更に９５０℃で３０分の加熱処理をおこなった場合を条件１、当該加熱処理をおこなわなかった場合を条件２として、条件１および条件２それぞれに対し８点ずつ接触抵抗を測定し、プロットした結果を図１０（Ｂ）に示す。条件１の場合の接触抵抗は１×１０５Ω〜１×１０６Ωの範囲にあり、条件２の場合の接触抵抗は１×１０８Ω〜１×１０１３Ωの範囲にある。この結果は、加熱処理をおこなった条件１の方が、加熱処理をおこなわなかった条件２よりも接触抵抗が小さくなり、しかも８点の接触抵抗のばらつきが小さくなるという、加熱処理による効果を示している。なお、前述のようにこの試料は、結晶性シリコン膜１００２が電極１００４に覆われた部分が１０００個連続して構成されているため、直列接続した１０００段の抵抗とみなすことができる。したがって、結晶性シリコン膜１００２が電極１００４に覆われた部分１つあたりの接触抵抗は、図１０（Ｂ）に示す値の１０００分の１に相当することに注意しなければならない。すなわち、結晶性シリコン膜１００２が電極１００４に覆われた部分１つあたりの接触抵抗は、条件１の場合１×１０２〜１×１０３Ωの範囲であり、条件２の場合１×１０５Ω〜１×１０１０Ωの範囲であることになる。
【００４０】
次に、図２（Ｃ）に示すように、第３の絶縁膜１１６を１００〜１０００ｎｍ形成する。第３の絶縁膜としては、ＳｉＨ４およびＮ２Ｏを原料に用いたＣＶＤ法によって形成される酸化窒化シリコン膜、ＳｉＨ４、Ｎ２Ｏ、およびＮＨ３を原料に用いたＣＶＤ法によって形成される窒化酸化シリコン膜、酸化シリコン膜、窒素を含む酸化シリコン膜、窒化シリコン膜のいずれでもよく、またこれらの膜の中から２種類以上組み合わせて重ねて形成してもよい。その後、結晶性半導体膜１０４、ゲート電極１０９、ソース電極１１０、およびドレイン電極１１１中に含まれているＮ型不純物を活性化させるために、窒素中で、８００〜１０５０℃、３０分〜２時間加熱する。その際、窒素雰囲気中に水素が添加されていてもよく、窒素中で加熱処理した後に、窒素と水素を含む雰囲気中で１時間程度加熱してもよい。酸化膜１０７の特性を変化させるために行った８００〜１０５０℃での加熱によって、Ｎ型不純物が十分に活性化されているならば、ここでのＮ型不純物を活性化させるための窒素中での加熱を省略してもよい。また、第３の絶縁膜１１６を形成する前に窒素中８００〜１０５０℃で３０分〜４時間の加熱処理をおこなわないかわりに、第３の絶縁膜１１６を形成した後に窒素中８００〜１０５０℃で３０分〜４時間の加熱処理をおこなってもよい。その場合、第３の絶縁膜１１６は、加熱処理の際のパッシベーション膜として機能する。
【００４１】
次に、図２（Ｄ）に示すように、平坦な表面を得るために、第３の絶縁膜１１６上に第４の絶縁膜１１７を形成する。第４の絶縁膜１１７としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン（ＢＣＢ）等の有機樹脂膜、またはＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）と呼称される塗布法によって形成される酸化シリコン膜を用いればよい。酸化シリコン膜等の無機絶縁膜の表面を、公知の化学的機械的研磨法（ＣＭＰ）によって研磨して第４の絶縁膜１１７としてもよい。それから、第３の絶縁膜１１６および第４の絶縁膜１１７を、フォトリソグラフィ法によってパターニングして、ドレイン電極１１１（またはソース電極１１０）に達する孔１１８を形成する。このパターニングで、第４のフォトマスクを用いる。
【００４２】
次に、図２（Ｅ）に示すように、透明導電膜を第４の絶縁膜１１７の全面に５０〜１５０ｎｍ形成した後、公知のフォトリソグラフィ法によってパターニングして、画素電極１１９を形成する。透明導電膜としては、酸化錫、インジウムティンオキサイド（ＩＴＯ）と呼称される酸化インジウムと酸化錫から成る化合物、酸化インジウムと酸化亜鉛から成る化合物のいずれでもよい。このパターニングで、第５のフォトマスクを用いる。
【００４３】
本実施の形態では、ソース電極１１０およびドレイン電極１１１が形成されるまでのプロセスで、パターニング回数は３回であり、３枚のフォトマスクを使用する。一方、［従来の技術］の項目で述べたプロセスでは、ソース電極およびドレイン電極の形成までのパターニング回数は４回であり、４枚のフォトマスクを使用する。したがって本実施の形態では、従来技術よりもパターニング工程を１回、フォトマスクを１枚削減することができる。また、本実施の形態では、ゲート電極１０９、ソース電極１１０およびドレイン電極１１１を１枚のフォトマスクのみを使用して同時に形成するので、次のような効果を有する。すなわち、ゲート電極１０９とソース電極１１０との間隙、およびゲート電極１０９とドレイン電極１１１との間隙を、容易に変更することができる。その間隙の最小値はデザインルールによって決まるが、マージンを考慮する必要なくその間隙をデザインルール上可能な限り小さくすることができる。したがって、トランジスタのサイズを小さくし、トランジスタの集積化を高めることができる。更に、ソース電極１１０がソース領域１１３を覆う部分の面積、およびドレイン電極１１１がドレイン領域１１４を覆う部分の面積を、最適な電気特性が得られるように容易に変更することができる。
【００４４】
（実施の形態２）本発明の実施の形態１では、ゲート電極１０９、ソース電極１１０およびドレイン電極１１１を形成するための導電膜１０８として、Ｎ型不純物を含む結晶性シリコン膜を用いるが、本実施の形態では、導電膜としてＮ型不純物を含む結晶性シリコン膜を用いなくてもよい。本実施の形態は、導電膜１０８を形成する前に、第２の絶縁膜１０６をマスクとして結晶性半導体膜１０４にＮ型不純物またはＰ型不純物を導入する点で、本発明の実施の形態１と相違する。本実施の形態は、図１（Ａ）〜（Ｄ）に対応するプロセスは本発明の実施の形態１と共通であるので、図１（Ｄ）より後のプロセスのみ、図３（Ａ）〜（Ｅ）を用いて以下に説明する。
【００４５】
図１（Ｄ）まで形成後、島状の第２の絶縁膜１０６をマスクにしてＮ型不純物、例えばリンを結晶性半導体膜１０４に導入する。この際、第２の絶縁膜１０６に覆われた部分にはＮ型不純物は導入されず、第２の絶縁膜１０６に覆われない部分に不純物が導入され、ソース領域３１３およびドレイン領域３１４が形成される。Ｎ型不純物の導入方法は質量分離を伴うイオン注入法、質量分離を伴わないイオンドーピング法のいずれでもよい。なお、本実施の形態では、Ｎ型不純物のかわりにＰ型不純物、例えばホウ素を用いることもできる。その後、本発明の実施の形態１と同一の方法によって、図３（Ａ）に示すように酸化膜３０７を形成する。
【００４６】
次に、図３（Ａ）に示すように、導電膜３０８を基板１０１上または第１の絶縁膜１０２上、酸化膜３０７上、および第２の絶縁膜１０６上に全面に２００〜５００ｎｍ形成する。導電膜３０８としては、銅、パラジウム、クロム、コバルト、チタン、モリブデン、ニオブ、タンタル、タングステン等のいずれでもよく、さらに窒化チタン、窒化タンタル、窒化タングステン、珪化コバルト、珪化チタン、珪化モリブデン、珪化ニオブ、珪化タンタル、珪化タングステン等と組み合わせた構成でもよい。また本発明の実施の形態１と同様に、本実施の形態でも、導電膜３０８を構成する材料の少なくとも一部として、Ｎ型不純物を含む結晶性シリコンを用いることができる。
【００４７】
次に、図３（Ｂ）に示すように、導電膜３０８をフォトリソグラフィ法によってパターニングし、ゲート電極３０９、ソース電極３１０、およびドレイン電極３１１を同時に形成する。その際、酸化膜３０７がエッチングストッパーとなり、結晶性半導体膜１０４はエッチングされない。
【００４８】
次に、再度、Ｎ型不純物、例えばリンを結晶性半導体膜１０４の、第２の絶縁膜１０６のみに覆われた領域に導入し、ソース領域３１３およびドレイン領域３１４よりＮ型不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）３１２を形成する。ゲート電極３０９の下部にあって、低濃度不純物領域（ＬＤＤ領域）３１２に挟まれた領域にはＮ型不純物が導入されず、チャネル領域３１５となる。Ｎ型不純物のかわりに、Ｐ型不純物を用いることもできる。それから、少なくとも結晶性半導体膜１０４、酸化膜３０７、ソース電極３１０、およびドレイン電極３１１を窒素中、８００〜１０５０℃で、３０分〜４時間加熱する。当該加熱の際の雰囲気は窒素に限定されず、不活性気体であればよい。当該加熱により、ソース電極３１０とソース領域３１３との接触抵抗、およびドレイン電極３１１とドレイン領域３１４との接触抵抗が小さくなる。
【００４９】
次に、図３（Ｃ）に示すように、第３の絶縁膜３１６を１００〜１０００ｎｍ形成する。第３の絶縁膜３１６としては、ＳｉＨ４およびＮ２Ｏを原料に用いたＣＶＤ法によって形成される酸化窒化珪素膜、ＳｉＨ４、Ｎ２Ｏ、およびＮＨ３を原料に用いたＣＶＤ法によって形成される窒化酸化珪素膜、酸化シリコン膜、窒化シリコン膜のいずれでもよく、またこれらの膜の中から２種類以上組み合わせて重ねて形成してもよい。また、第３の絶縁膜３１６を形成する前に窒素中８００〜１０５０℃で３０分〜４時間の加熱処理をおこなわないかわりに、第３の絶縁膜３１６を形成した後に窒素中８００〜１０５０℃で３０分〜４時間の加熱処理をおこなってもよい。
【００５０】
次に、図３（Ｄ）に示すように、第３の絶縁膜３１６上に平坦化用の第４の絶縁膜３１７を１０００〜４０００ｎｍ形成する。第４の絶縁膜３１７としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン（ＢＣＢ）、または塗布法によって形成される酸化シリコン膜（ＳＯＧ）を用いる。それから、第３の絶縁膜３１６および第４の絶縁膜３１７をフォトリソグラフィ法によってパターニングして、ドレイン電極３１１（またはソース電極３１０）に達する孔３１８を形成する。
【００５１】
次に、図３（Ｅ）に示すように、透明導電膜を第４の絶縁膜３１７の全面に形成した後フォトリソグラフィ法によってパターニングして、画素電極３１９を形成する。透明導電膜としては、酸化錫、インジウムティンオキサイド（ＩＴＯ）と呼称される酸化インジウムと酸化錫から成る化合物、酸化インジウムと酸化亜鉛から成る化合物のいずれでもよい。
【００５２】
本発明の実施の形態１と同様に本実施の形態でも、ソース電極３１０およびドレイン電極３１１の形成までのプロセスで、パターニング工程は３回であり、３枚のフォトマスクを使用する。したがって従来技術よりもパターニング工程を１回、フォトマスクを１枚削減することができる。また、ゲート電極３０９、ソース電極３１０およびドレイン電極３１１を１枚のフォトマスクのみを使用して同時に形成するので、次のような効果を有する。すなわち、ゲート電極３０９とソース電極３１０との間隙、およびゲート電極３０９とドレイン電極３１１との間隙をデザインルール上可能な限り小さくすることができる。したがって、トランジスタのサイズを小さくし、トランジスタの集積化を高めることができる。更に、ソース電極３１０がソース領域３１３を覆う部分の面積、およびドレイン電極３１１がドレイン領域３１４を覆う部分の面積を、最適な電気特性が得られるように容易に変更することができる。
【００５３】
（実施の形態３）本発明の実施の形態１では酸化膜１０７を形成するためにオゾン水を用いるが、本実施の形態では過酸化水素（Ｈ２Ｏ２）の水溶液（以下、本明細書では過酸化水素水という）を用いる。本発明の実施の形態１と異なる点のみについて以下に説明する。
【００５４】
結晶性半導体膜１０４および第２の絶縁膜１０６が少なくとも形成された基板１０１を回転させながら、結晶性半導体膜１０４の表面に、室温または８０℃の過酸化水素水を３０〜６００秒間流し続ける。過酸化水素水としては、３０〜３５ｗｔ％、例えば３１ｗｔ％の濃度の溶液を用いる。過酸化水素は常温、常圧では液体で、水溶性であり、酸化作用を示す。溶媒として用いる水はオゾン水の場合と同様の純水を用いる。
【００５５】
本実施の形態で形成される酸化膜も本発明の実施の形態１と同様に極めて薄いものであるため、その正確な膜厚を測定するのは容易ではないが、室温での処理の場合０．７〜１．５ｎｍ、８０℃での処理の場合１．０〜２．０ｎｍの範囲となる。なお、過酸化水素水を流す時間（処理時間）を変化させても、形成される酸化膜の膜厚に大きな変化はない。
【００５６】
以後のプロセスは本発明の実施の形態１と同一であるが、導電膜１０８としては、実施の形態２に示すように、銅、パラジウム、クロム、コバルト、チタン、モリブデン、ニオブ、タンタル、タングステン等のいずれか、さらに窒化チタン、窒化タンタル、窒化タングステン、珪化コバルト、珪化チタン、珪化モリブデン、珪化ニオブ、珪化タンタル、珪化タングステン等と組み合わせた構成とし、Ｎ型不純物を含む結晶性シリコン膜を使わなくてもよい。その場合は、実施の形態２に示すプロセスに従えばよい。
【００５７】
（実施の形態４）本発明の実施の形態１では基板１０１上に第１の絶縁膜１０２を形成するが、本実施の形態では、基板１０１と第１の絶縁膜１０２との間に遮光膜を設ける。本発明の実施の形態１と異なる点のみについて、図４（Ａ）〜（Ｃ）を用いて以下に説明する。
【００５８】
図４（Ａ）に示すように、基板１０１上に遮光膜４００を１００〜３００ｎｍ形成する。遮光膜４００は、後に形成する結晶性半導体膜１０４に光が照射されないようにするために設けるのであり、少なくとも結晶性半導体膜１０４のチャネル領域と重なるように島状にパターニングされて成る。遮光膜４００として、クロム、タングステン、モリブデン、ニオブ、タンタル、チタン、珪化チタン、珪化モリブデン、珪化ニオブ、珪化タンタル、珪化タングステン等の膜を用いればよい。また、Ｎ型不純物を含む結晶性シリコン膜上に珪化タングステン等の金属珪化物膜を重ねた、いわゆるポリサイド構造でもよい。遮光膜４００が導電性を有する膜であれば、ゲート電極としても機能させることができる。
【００５９】
次に、実施の形態１と同様、図４（Ｂ）に示すように、第１の絶縁膜１０２、島状の結晶性半導体膜１０４、第２の絶縁膜１０５を形成し、結晶性半導体膜１０４にチャネルドープのためＰ型不純物を導入する。第１の絶縁膜１０２を形成する際、遮光膜４００の膜厚よりも第１の絶縁膜１０２の膜厚を厚く形成し、公知の化学的機械的研磨法（ＣＭＰ）により第１の絶縁膜１０２の表面を研磨し、平坦化させてもよい。
【００６０】
次に、図４（Ｃ）に示すように、第２の絶縁膜１０５および第１の絶縁膜１０２をフォトリソグラフィ法によってパターニングして、孔４０１を開孔する。この孔４０１は、後に形成するゲート電極１０９と遮光膜４００とを電気的に接続させるために形成するものであり、結晶性半導体膜１０４には開孔しない。またこの孔は、遮光膜４００が導電性を有さない膜であれば開孔しない。それから、第２の絶縁膜１０５をフォトリソグラフィ法によってパターニングして、島状の第２の絶縁膜１０６を形成する。
【００６１】
以後のプロセスは本発明の実施の形態１と同様であり、図１（Ｅ）および図２（Ａ）〜（Ｅ）に従えばよい。酸化膜１０７の形成方法として実施の形態３に示したように過酸化水素水を用いてもよい。また導電膜１０８を形成する際には、孔４０１を完全に埋めるように形成しなければならない。導電膜１０８としては、実施の形態２に示すように、銅、パラジウム、クロム、コバルト、チタン、モリブデン、ニオブ、タンタル、タングステン等のいずれか、さらに窒化チタン、窒化タンタル、窒化タングステン、珪化コバルト、珪化チタン、珪化モリブデン、珪化ニオブ、珪化タンタル、珪化タングステン等と組み合わせた構成とし、Ｎ型不純物を含む結晶性シリコン膜を使わなくてもよい。その場合は、実施の形態２に示すプロセスに従えばよい。
【００６２】
上記本発明の実施の形態をより具体化した実施例を以下に示す。
【００６３】
【実施例】
（実施例１）本実施例では、本発明の実施の形態１および４を採用した、アクティブマトリクス駆動の液晶ディスプレイ（ＡＭＬＣＤ）の製造方法を図５（Ａ）〜（Ｅ）、図６（Ａ）〜（Ｄ）、および図７（Ａ）〜（Ｃ）に従って説明する。まず、図５（Ａ）に示すように、石英基板５０１上に、結晶性シリコン膜および珪化タングステン膜を、公知の方法によって形成する。本実施例では、ＳｉＨ４およびＰＨ３を原料に用い、成膜温度を６００℃としたＬＰＣＶＤ法によって結晶性シリコン膜を形成し、その上にタングステンとシリコンから成るターゲットをアルゴンイオンでスパッタリングして珪化タングステン膜を形成する。珪化タングステン膜は他の方法、例えばＷＦ６およびＳｉＨ２Ｃｌ２を原料に用いたＣＶＤ法により形成してもよい。それから、前記結晶性シリコン膜と前記珪化タングステン膜をフォトリソグラフィ法によってパターニングして、第１の遮光膜５０２を形成する。
【００６４】
次に、図５（Ｂ）に示すように、遮光膜５０２上に酸化窒化シリコン膜５０３を、ＳｉＨ４およびＮ２Ｏを原料として用いたプラズマＣＶＤ法によって形成し、さらに成膜温度を８００℃とし反応室内を減圧状態に保持したＬＰＣＶＤ法によって酸化シリコン膜５０４を形成する。ここで、酸化窒化シリコン膜５０３は、次に酸化シリコン膜５０４を形成する際に用いるＬＰＣＶＤ装置が、遮光膜５０２を構成する材料で汚染されることを防止するために形成するのである。もしＬＰＣＶＤ装置が汚染される心配がなければ、酸化窒化シリコン膜５０３は無くてもよい。酸化窒化シリコン膜５０３および酸化シリコン膜５０４は、本発明の実施の形態１および実施の形態４においては第１の絶縁膜１０２に相当する。それから酸化シリコン膜５０４上にＬＰＣＶＤ法によってシリコン膜５０５を形成する。
【００６５】
次に、シリコン膜の結晶化を促進させる元素であるニッケルを含む溶液、本実施例では酢酸ニッケル溶液を、スピンコート法を用いて、石英基板５０１を回転させながらシリコン膜５０５上に塗布し、その後石英基板５０１を回転させながら余分な酢酸ニッケル溶液を除去し乾燥させる。それから、シリコン膜５０５に含まれる水素を膜から放出させるため、電気炉にて４５０℃で１時間加熱する。さらに電気炉にて６００℃、１２時間加熱することによって、シリコン膜５０５を結晶化させる。
【００６６】
シリコン膜５０５を結晶化する方法として、次のような方法を用いてもよい。即ち、矩形状に成形した固体レーザー（Ｎｄ：ＹＶＯ４レーザーの第２高調波（５３２ｎｍ））をシリコン膜５０５に照射する。波長５３２ｎｍの光は、石英基板５０１にほとんど吸収されず、シリコン膜５０５に吸収される性質を有する。電気炉にて加熱することによって結晶化させるよりも、レーザー照射にて結晶化させる方が、シリコン膜の結晶化に要する時間を短縮することができる。また、その場合はニッケルを含む溶液を塗布する工程、および次に説明するゲッタリング工程を省略してもよい。
【００６７】
次に、結晶化したシリコン膜５０５中に含まれるニッケルをゲッタリングし、除去しなければならない。まず、結晶化したシリコン膜５０５上に、成膜温度を４００℃としたＬＰＣＶＤ法によって酸化シリコン膜を形成し、これをフォトリソグラフィ法によってパターニングして、図５（Ｃ）に示すようなマスク５０６を形成する。このマスク５０６は、結晶化したシリコン膜５０５の一部のみにリンを導入するためのものである。
【００６８】
次に、結晶化したシリコン膜５０５に、マスク５０６上からリンを１０ｋＶ、２×１０１５ｃｍ−２の条件でイオンドーピングにより導入し、領域５０７にリンが導入される。その後、窒素中で７００℃、１２時間加熱すると、結晶化したシリコン膜５０５中のニッケルが移動し、領域５０７に集まる。
【００６９】
次に、図５（Ｄ）に示すように、マスク５０６をエッチングして除去し、さらにフォトリソグラフィ法によって結晶化したシリコン膜５０５をパターニングし、島状の結晶性シリコン膜５０８を形成する。その際、領域５０７は完全に除去される。また、結晶性シリコン膜５０８は、遮光膜５０２と完全に重なるようにする。
【００７０】
次に、図５（Ｅ）に示すように、ＳｉＨ４およびＮ２Ｏを原料に用いたプラズマＣＶＤ法によって酸化窒化シリコン膜５０９を形成する。それから、結晶性シリコン膜５０８全面に、６０ｋＶ、３．６×１０１３ｃｍ−２の条件でホウ素を導入することによって、チャネルドープを行う。
【００７１】
次に、図６（Ａ）に示すように、酸化窒化シリコン膜５０３、酸化シリコン膜５０４、および酸化窒化シリコン膜５０９に、遮光膜５０２まで達する孔５１０を開孔するため、フォトリソグラフィ法によってパターニングする。孔５１０は、結晶性シリコン膜５０８には開孔されない。それから、酸化窒化シリコン膜５０９をフォトリソグラフィ法によってパターニングして、島状のゲート絶縁膜５１１を形成する。
【００７２】
次に、図６（Ｂ）に示すように、結晶性シリコン膜５０８の表面に酸化シリコン膜５１２を形成する。酸化シリコン膜５１２の形成方法は、本発明の実施の形態１に示した方法を用いる。即ち、ゲート絶縁膜５１１を形成する際に露出させた、結晶性シリコン膜５０８の表面から自然酸化膜を希フッ酸溶液で除去し、それからスピンコート法により、遮光膜５０２、酸化窒化シリコン膜５０３、酸化シリコン膜５０４、結晶性シリコン膜５０８、およびゲート絶縁膜５１１が形成された石英基板５０１を回転させながら、結晶性シリコン膜５０８の表面に、濃度１４ｍｇ／ｌのオゾン水を室温にて６０秒間流し続ける。その後、純水で該表面を洗浄してオゾン水を洗い流し、それから窒素を吹きつけながら基板５０１を回転させて乾燥させる。形成される酸化シリコン膜５１２は、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋、およびＳｉ４＋を有する。言い換えればＳｉＯＸ（０＜Ｘ＜２）およびＳｉＯ２を有する。
【００７３】
次に、図６（Ｃ）に示すように、ＳｉＨ４およびＰＨ３を原料とし成膜温度を６００℃としたＬＰＣＶＤ法によって、酸化シリコン膜５０４上、酸化シリコン膜５１２上、およびゲート絶縁膜５１１上に、リンを含む結晶性シリコン膜５１３を形成する。
【００７４】
次に、図６（Ｄ）に示すように、リンを含む結晶性シリコン膜５１３をフォトリソグラフィ法によってパターニングし、ゲート電極５１４、ソース電極５１５およびドレイン電極５１６を同時に形成する。パターニングの際のエッチング方法としては、アルカリ溶液によるウエットエッチングを用いる。酸化シリコン膜５１２はエッチングストッパーとして機能するので、結晶性シリコン膜５０８はエッチングされない。
【００７５】
次に、結晶性シリコン膜５０８にイオンドーピング法によってリンを導入する。最初に、低濃度不純物領域（ＬＤＤ領域）５１７を形成するため、結晶性シリコン膜５０８のうち、ゲート絶縁膜５１１のみに覆われた領域に、６０ｋＶ、５×１０１３ｃｍ−２の条件でリンを導入する。それから、ソース領域５１９およびドレイン領域５２０を形成するため、結晶性シリコン膜５０８のうち、酸化シリコン膜５１２のみに覆われた領域に５０ｋＶ、２×１０１５ｃｍ−２の条件でリンを導入する。ゲート電極５１４の下部にあって、低濃度不純物領域（ＬＤＤ領域）５１７に挟まれた領域にはリンが導入されず、チャネル領域５１８となる。なお、ゲート絶縁膜５１１の形成後であって酸化シリコン膜５１２を形成する前に、ソース領域５１９およびドレイン領域５２０を形成するために、結晶性シリコン膜５０８にリンを導入してもよい。その場合は、低濃度不純物領域（ＬＤＤ領域）５１７を形成後に行われる、ソース領域５１９およびドレイン領域５２０を形成するためのリンの導入工程は不要である。
【００７６】
上記のようにしてリンを導入した後の状態では、ソース領域５１９とソース電極５１５との間およびドレイン領域５２０とドレイン電極５１６との間には、依然として酸化シリコン膜５１２が存在する。しかも、ソース領域５１９のソース電極５１５に覆われた部分およびドレイン領域５２０のドレイン電極５１６に覆われた部分には、ソース領域、ドレイン領域を形成できる濃度のリンは導入されていない。したがって、電気炉にて、窒素中、９５０℃、３０分間、少なくとも結晶性シリコン膜５０８、酸化シリコン膜５１２、ソース電極５１５、およびドレイン電極５１６が形成された基板５０１を加熱し、ソース電極５１５およびドレイン電極５１６からソース領域５１９およびドレイン領域５２０へリンを拡散させる。当該加熱によって、ソース領域５１９とソース電極５１５との接触抵抗、およびドレイン領域５２０とドレイン電極５１６との接触抵抗は小さくなる。
【００７７】
次に、図７（Ａ）に示すように、ＳｉＨ４およびＮ２Ｏを原料に用いたプラズマＣＶＤ法によって酸化窒化シリコン膜を形成し、これを層間絶縁膜５２１とする。その後、結晶性シリコン膜５０８、ゲート電極５１４、ソース電極５１５、およびドレイン電極５１６中に含まれているＮ型不純物を活性化させるために、窒素中で、９５０℃、３０分加熱する。それから、水素中で、３５０℃、１時間加熱し、結晶性シリコン膜５０８、ゲート電極５１４、ソース電極５１５、およびドレイン電極５１６を構成するシリコン中のダングリングボンド（点欠陥の一種）を水素によってターミネイト（ｔｅｒｍｉｎａｔｅ）する。
【００７８】
次に、図７（Ｂ）に示すように、層間絶縁膜５２１上に、平坦化膜５２２としてアクリル樹脂膜を形成する。アクリル樹脂膜のかわりに、ポリイミド樹脂膜、ベンゾシクロブテン（ＢＣＢ）膜、塗布法により形成される酸化シリコン膜（ＳＯＧ）でもよい。
【００７９】
次に、図７（Ｃ）に示すように、第２の遮光膜５２３を形成するため、アルミニウムとチタンの合金から成る膜をスパッタリングによって成膜し、これをフォトリソグラフィ法によってパターニングする。本実施例では、第２の遮光膜５２３として、遮光性と導電性を有するなら、アルミニウムとチタンの合金のかわりに、クロム等の金属膜、導電性高分子（導電性を示す高分子物質）、電気伝導性樹脂（樹脂に金属、炭素等の導電性物質を混合したもの）を形成してもよい。第２の遮光膜５２３上に絶縁膜５２４を形成するため、ＳｉＨ４、Ｎ２Ｏ、およびＮＨ３を原料に用いたプラズマＣＶＤ法によって窒化酸化シリコン膜を形成する。そして、第１の層間絶縁膜５２１、平坦化膜５２２、および絶縁膜５２４を、フォトリソグラフィ法によりパターニングしてドレイン電極５１６（またはソース電極５１５）に達する孔を形成する。それから、絶縁膜５２４上にＩＴＯから成る透明導電膜をスパッタリング法で形成し、パターニングして画素電極５２５を形成する。本実施例では、透明導電膜としてＩＴＯでなく、酸化錫、または酸化インジウムと酸化亜鉛から成る化合物を用いることもできる。
【００８０】
図７（Ｃ）から明らかなように、導電膜である第２の遮光膜５２３および画素電極５２５と、それらの間にある絶縁膜５２４によって容量が形成される。
【００８１】
以上、本実施例で説明したプロセスにより、アクティブマトリクス液晶ディスプレイの、ＴＦＴが形成される側の基板上に画素電極を形成するまで完了する。その後、公知の方法によって液晶ディスプレイを完成させればよい。
【００８２】
（実施例２）本実施例では、本発明の実施例１に示した結晶化したシリコン膜５０５中に含まれるニッケルをゲッタリングする他の方法を示す。本実施例が本発明の実施例１と異なる点のみについて、以下に説明する。
【００８３】
本実施例は、図５（Ｂ）に示すシリコン膜５０５に酢酸ニッケル溶液を塗布し、そのシリコン膜５０５を加熱することによって結晶化させるまでは、本発明の実施例１と同一である。
【００８４】
次に、結晶化したシリコン膜５０５の表面から自然酸化膜を希フッ酸溶液で除去し、オゾン水を用いて、本発明の実施例１と同一の方法によって、図８（Ａ）に示すような酸化膜８０６を形成する。それから、酸化シリコン膜８０６上に非晶質シリコン膜８０７をＬＰＣＶＤ法によって形成し、該非晶質シリコン膜８０７に希ガス元素であるアルゴンを導入する。アルゴンのかわりに、ヘリウム、ネオン、クリプトン、またはキセノンを用いてもよい。
【００８５】
次に、電気炉で５５０℃、４時間加熱する。この加熱によって、結晶化したシリコン膜５０５に含まれるニッケルが、酸化シリコン膜８０６を通過して、アルゴンが導入された非晶質シリコン膜８０７へ移動し、ゲッタリングされるのである。加熱温度は５５０℃以上であってもよく、その上限は、使用する炉の性能と、基板の種類によって決まる。また加熱温度を高くすれば、加熱時間を４時間より短くしてもゲッタリングが可能である。
【００８６】
次に、非晶質シリコン膜８０７を、アルカリ溶液を用いたウエットエッチングにより除去する。その際、酸化シリコン膜８０６がエッチングストッパーとして機能するので、結晶化したシリコン膜５０５はエッチングされない。こうして、結晶化したシリコン膜５０５中のニッケルの濃度を１×１０１７ｃｍ−３以下に減少させることができる。
【００８７】
次に、図８（Ｂ）に示すように、結晶化したシリコン膜５０５をフォトリソグラフィ法によってパターニングして、島状の結晶性シリコン膜８０８とする。酸化シリコン膜８０６は島状の結晶性シリコン膜８０８の上面のみに存在し、側面には存在しない。
【００８８】
次に、本発明の実施例１と同様の方法により、図８（Ｃ）に示すように、孔８１０および島状のゲート絶縁膜８１１を形成する。パターニングによって島状のゲート絶縁膜８１１を形成する際、酸化シリコン膜８０６のゲート絶縁膜８１１に覆われない部分はエッチングされてしまう。したがって、再度オゾン水を用いて、本発明の実施例１と同一の方法によって、図８（Ｄ）に示すような酸化シリコン膜８１２を形成する。
【００８９】
以後のプロセスは、本発明の実施例１と同様であるから、図６（７Ｃ）〜（Ｄ）および図７（Ａ）〜（Ｃ）に従えばよい。
【００９０】
（実施例３）本実施例では、本発明の実施の形態１および２を採用して製造した、発光素子を用いたアクティブマトリクス駆動のディスプレイを示す。
【００９１】
図９は、ディスプレイの画素部の断面図である。通常、１画素につき、ゲート信号線とソース信号線に接続するスイッチング用ＴＦＴおよび発光素子と接続する電流制御用（駆動用ともいう）ＴＦＴを１個ずつ設けるのであるが、図９では電流制御用ＴＦＴのみを示す。駆動用ＴＦＴはＮチャネル型でもＰチャネル型でもよいが、本実施例ではＰチャネル型ＴＦＴとする。
【００９２】
石英基板９０１上に、第１の絶縁膜９０２と島状の結晶性シリコン膜９０３と第２の絶縁膜である島状のゲート絶縁膜９０４とを有し、ゲート電極９０５、ソース電極９０６、およびドレイン電極９０７を有する。ゲート電極９０５、ソース電極９０６、およびドレイン電極９０７は、同一の導電材料から成る。島状の結晶性シリコン膜９０３はＰ型不純物であるボロンを含む、ソース領域、ドレイン領域、および低濃度不純物領域（ＬＤＤ領域）を有し、ソース電極９０６と該ソース領域との間およびドレイン電極９０７と該ドレイン領域との間には図示しないＳｉＯＸ（０＜Ｘ＜２）を有する。ＳｉＯＸ（０＜Ｘ＜２）は膜状であっても膜としての形態をなさない状態であってもよい。
【００９３】
さらに、ゲート電極９０５、ソース電極９０６、およびドレイン電極９０７を覆って設けられた第３の絶縁膜９０８および平坦化膜９０９を有し、ドレイン電極９０７には、仕事関数の大きい透明導電膜（ＩＴＯ）から成る陽極９１０が接続されており、その上に第４の絶縁膜９１１を有する。第４の絶縁膜９１１は、陽極９１０の表面の一部を露出させるために開孔されている。
【００９４】
さらに、陽極９１０に接し、かつ第４の絶縁膜９１１上に、発光体を含む有機化合物層９１２、および仕事関数の小さい金属または合金（ＭｇとＡｇとの合金）から成る陰極９１３を有する。陽極９１０、発光体を含む有機化合物層９１２、および陰極９１３を合わせて発光素子となる。本実施例における、発光素子を用いたアクティブマトリクス駆動のディスプレイは、発光素子から石英基板９０１方向へ光が放射される、下面放射型である。
【００９５】
（実施例４）本実施例では、本発明によって製造された表示装置を組み込んだ、各種製品の例を示す。表示装置は、アクティブマトリクス駆動の液晶ディスプレイ、または発光素子を用いたアクティブマトリクス駆動のディスプレイである。
【００９６】
特に図示しないが、本発明によって製造された表示装置は、ノート型のパーソナルコンピュータ、携帯電話機、デジタルカメラ、ビデオカメラ、携帯情報端末（ＰＤＡ）、テレビ受像機、車載用ナビゲーションシステム、ヘッドマウントディスプレイ等の電子機器の表示部に適用される。また本発明は、フロントプロジェクターまたはリアプロジェクターに組み込まれた表示装置に適用される。
【００９７】
【発明の効果】
本発明は、半導体膜の表面をオゾン水または過酸化水素水で処理することによって形成される酸化膜に注目したことを発端とする。当該酸化膜をエッチングストッパーとすることによって、電界効果型トランジスタのゲート電極、ソース電極、およびドレイン電極を、１枚のフォトマスクを用いて、１回のパターニングのみで、同時に形成することができる。したがって、ゲート電極とソース電極との間隙、およびゲート電極とドレイン電極との間隙を可能な限り小さくでき、更にソース電極がソース領域を覆う部分の面積、およびドレイン電極がドレイン領域を覆う部分の面積を容易に変更することができる。また本発明は、ソース電極をソース領域と、ドレイン電極をドレイン領域と接続させるために、層間絶縁膜に開孔するためのパターニングは必要ない。ゲート電極、ソース電極、およびドレイン電極を形成後、８００℃以上の高温で所定の時間加熱処理することにより、上記酸化膜が残存していても、ソース電極とソース領域との電気的接続、ドレイン電極とドレイン領域との電気的接続が良好となる。
【００９８】
本発明によれば、パターニング工程の回数、およびフォトマスクの枚数を削減することができ、スループットおよび歩留まりを向上させることができる。そして、本発明は、アクティブマトリクス駆動の液晶ディスプレイまたは発光素子を用いたアクティブマトリクス駆動のディスプレイを電子機器の表示部、または電子機器内に組み込んだ、各種製品に適用することができる。
【００９９】
なお、本発明は図１〜図９に示したような結晶性半導体膜を用いた薄膜トランジスタに限定して適用されるものではなく、シリコン基板に形成する電界効果型トランジスタにも本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を説明する断面図
【図２】本発明の実施の形態１を説明する断面図
【図３】本発明の実施の形態２を説明する断面図
【図４】本発明の実施の形態４を説明する断面図
【図５】本発明の実施例１を説明する断面図
【図６】本発明の実施例１を説明する断面図
【図７】本発明の実施例１を説明する断面図
【図８】本発明の実施例２を説明する断面図
【図９】本発明の実施例３を説明する断面図
【図１０】本発明の加熱処理による効果を示す図
【符号の説明】
１０１    石英基板
１０２    第１の絶縁膜
１０３    半導体膜
１０４    島状の結晶性半導体膜
１０５    第２の絶縁膜
１０６    島状の第２の絶縁膜（ゲート絶縁膜）
１０７    酸化膜
１０８    導電膜
１０９    ゲート電極
１１０    ソース電極
１１１    ドレイン電極
１１２    低濃度不純物領域（ＬＤＤ領域）
１１３    ソース領域
１１４    ドレイン領域
１１５    チャネル領域
１１６    第３の絶縁膜
１１７    第４の絶縁膜
１１８    孔
１１９    画素電極
【図１】
0003600229.tif 000002
【図２】
0003600229.tif 000003
【図３】
0003600229.tif 000004
【図４】
0003600229.tif 000005
【図５】
0003600229.tif 000006
【図６】
0003600229.tif 000007
【図７】
0003600229.tif 000008
【図８】
0003600229.tif 000009
【図９】
0003600229.tif 000010
【図１０】
0003600229.tif 000011