【手続補正書】
【提出日】平成29年1月23日(2017.1.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路又は類似のデバイスをテストする方法であって、少なくとも１つのデバイスがＭ個の入力／出力（Ｉ／Ｏ）ポートに関連するＮ個のスキャンチャネルを含み、前記方法が、
テストパターン構造に関連する少なくとも１つの制御信号を生成することであって、前記テストパターン構造が、前記少なくとも１つのデバイスをスキャンテストするように実装されるように構成される、前記制御信号を生成することと、
前記少なくとも１つの制御信号に基づいて前記テストパターン構造に対応するスキャン入力を受け取るように、前記Ｍ個のＩ／Ｏポートの中からＭ１個のポートを選択することと、
前記少なくとも１つの制御信号に基づいて前記テストパターン構造に対応するスキャン出力を提供するように、前記Ｍ個のＩ／Ｏポートの中からＭ２個のポートを選択することであって、Ｍ１とＭ２との各々が０からＭの間の数の範囲の中から選択される数であり、Ｍ１とＭ２の和がＭ以下である、前記Ｍ２個のポートを選択することと、
前記Ｍ１個のポートへの前記スキャン入力の提供と前記スキャン出力の前記Ｍ２個のポートからの受け取りとに基づいて前記少なくとも１つのデバイスのスキャンテストを実施することと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記少なくとも１つの制御信号に基づいて前記スキャン入力に対応するスキャンインシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ１個のスキャンチャネルを前記Ｍ１個のポートと通信可能に結合することと、
前記少なくとも１つの制御信号に基づいて前記スキャン出力に対応するスキャンアウトシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ２個のスキャンチャネルを前記Ｍ２個のポートと通信可能に結合することと、
を更に含む、方法。
【請求項３】
請求項２に記載の方法であって、
前記少なくとも１つの制御信号が入力パーティション選択信号と出力パーティション選択信号とチャネル選択信号とを含み、前記Ｎ個のスキャンチャネルが複数のパーティションにグループ化される、方法。
【請求項４】
請求項３に記載の方法であって、
前記スキャンインシフト動作を実施するために、前記入力パーティション選択信号に基づいて前記複数のパーティションから第１のセットのパーティションを選択することと、
前記スキャンインシフト動作のための前記第１のセットのパーティションの１つ又は複数のスキャンチャネルと、前記スキャンアウトシフト動作のための前記第１のセットのパーティションの１つ又は複数のスキャンチャネルとの少なくとも一方を前記チャネル選択信号に基づいて選択することと、
前記スキャンアウトシフト動作を実施するために、前記出力パーティション選択信号に基づいて前記複数のパーティションから第２のセットのパーティションを選択することと、
を更に含む、方法。
【請求項５】
請求項４に記載の方法であって、
前記少なくとも１つの制御信号が入力選択信号と出力選択信号とを含み、前記テストパターン構造が、少なくとも１つの共用スキャン入力と前記複数のパーティションに対応する複数の専用スキャン入力とを含み、前記方法が、
前記入力選択信号に基づいて前記テストパターン構造の共用スキャン入力と各パーティションのための前記テストパターン構造の専用スキャン入力との少なくとも１つを選択することであって、前記共用スキャン入力が各パーティションに提供されるコモン入力であり、前記複数の専用スキャン入力が前記複数のパーティションに提供され得る、前記選択することと、
前記出力選択信号に基づいて、各パーティションからの前記スキャン出力に対応する共用スキャン出力と前記スキャン出力に対応する専用出力との少なくとも１つを選択することと、
を更に含む、方法。
【請求項６】
請求項１に記載の方法であって、
前記少なくとも１つのデバイスが、前記Ｎ２個のスキャンチャネルと通信可能に結合され得る第１のセットのＭ２入力と、前記Ｍ２個のポートと通信可能に結合され得る第２のセットのＭ２入力とを有するコンパレータを含み、前記Ｍ２個のポートがテストシステムから予測スキャン出力を受け取ることが可能であり、
前記少なくとも１つのデバイスをテストすることが、
前記テストパターン構造に対応する前記スキャン出力を前記コンパレータの前記第１のセットのＭ２入力に提供することであって、前記スキャン出力が前記Ｎ２個のスキャンチャネルから受け取られる、前記スキャン出力を提供することと、
前記テストパターン構造に対応する予測スキャン出力を前記コンパレータの前記第２のセットのＭ２入力に提供することと、
テスト結果を生成するために、前記第１のセットのＭ２入力に提供された前記スキャン出力と前記第２のセットのＭ２入力に提供された前記予測スキャン出力とを比較することと、
前記テスト結果をストアすることと、
を更に含む、方法。
【請求項７】
請求項６に記載の方法であって、
比較イネーブル入力を前記コンパレータに提供することを更に含み、前記スキャン出力と前記予測スキャン出力との前記比較が、前記比較イネーブル入力に基づいてイネーブル又はディスエーブルされる、方法。
【請求項８】
請求項６に記載の方法であって、
前記テストシステムから、前記スキャンアウトシフト動作に関連するクロックの２倍の周波数を有するクロックにおいて、比較イネーブル入力と前記予測スキャン出力とを含む入力を提供することを更に含み、
前記予測スキャン出力と前記スキャン出力との前記比較が、先行クロックサイクルにおける前記比較イネーブル入力に基づくクロックサイクルにおいて実施される、方法。
【請求項９】
請求項６に記載の方法であって、
前記テストシステムがＩ個のバンクに区分されるＰ個のポートを含み、各バンクがＰ／Ｉ個のポートに関連し、各バンクがＪ個のデバイスをテストすることが可能であり、前記Ｊ個のデバイスの各々が、前記第１のセットのＭ２入力と前記第２のセットのＭ２入力とを有する前記コンパレータを含み、
バンクにおいて前記Ｊ個のデバイスを前記テストすることが、
テスト結果を生成するために、前記Ｊ個のデバイスの前記各々のコンパレータの前記第１のセットのＭ２入力に提供される前記スキャン出力と前記第２のセットのＭ２入力に提供される前記予測スキャン出力とを比較することと、
前記スキャン出力と前記予測スキャン出力との比較の際に、前記各デバイスに関連する前記テスト結果を前記各デバイスに関連するレジスタにストアすることと、
を含み、
前記スキャンテストが、前記Ｊ個のデバイスの或るデバイスに関連するテスト結果に基づく欠陥の判定時に、前記テスト結果が前記Ｊ個のデバイスの前記各々に対してストアされる以前に前記スキャンテストが中断されないように、前記Ｊ個のデバイスに対して実施される、方法。
【請求項１０】
請求項１に記載の方法であって、
前記少なくとも１つの制御信号が、一定信号と、前記テストシステム又は前記少なくとも１つのデバイスから生成される信号との少なくとも一方である方法。
【請求項１１】
テストシステムによってスキャンテストされるように構成される集積デバイスであって、
Ｍ個の入力／出力（Ｉ／Ｏ）ポートであって、前記Ｍ個のＩ／Ｏポートの中の各Ｉ／Ｏポートが、テストパターン構造に対応するスキャン入力を受け取り、前記テストパターン構造に対応するスキャン出力を提供するように構成される、前記Ｍ個のＩ／Ｏポートと、
前記Ｍ個のＩ／Ｏポートと結合される複数のスキャンチャネルであって、前記スキャン入力を受け取り、前記スキャン出力を提供するように構成される、前記複数のスキャンチャネルと、
前記Ｍ個のＩ／Ｏポートの中の各Ｉ／Ｏポートと前記複数のスキャンチャネルの中の各スキャンチャネルとに結合される選択回路と、
を含み、
前記選択回路が、
少なくとも１つの制御信号に基づいて前記スキャン入力を受け取るために、前記Ｍ個のＩ／Ｏポートの中からＭ１個のＩ／Ｏポートを選択し、
前記少なくとも１つの制御信号に基づいて前記スキャン出力を提供するために、前記Ｍ個のＩ／Ｏポートの中からＭ２個のＩ／Ｏポートを選択する、
ように構成され、
Ｍ１とＭ２との各々が０からＭの間の数の範囲の中から選択される数であり、Ｍ１とＭ２の和がＭ以下である、デバイス。
【請求項１２】
請求項１１に記載のデバイスであって、
前記選択回路が、
前記少なくとも１つの制御信号に基づいて前記スキャン入力に対応するスキャンインシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ１個のスキャンチャネルを前記Ｍ１個のポートと通信可能に結合し、
前記少なくとも１つの制御信号に基づいて前記スキャン出力に対応するスキャンアウトシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ２個のスキャンチャネルを前記Ｍ２個のポートと通信可能に結合する、
ように更に構成される、デバイス。
【請求項１３】
請求項１２に記載のデバイスであって、
前記少なくとも１つの制御信号が入力パーティション選択信号と出力パーティション選択信号とチャネル選択信号とを含み、前記Ｎ個のスキャンチャネルが複数のパーティションにグループ化される、デバイス。
【請求項１４】
請求項１３に記載のデバイスであって、
前記選択回路が、
前記スキャンインシフト動作を実施するために前記入力パーティション選択信号に基づいて前記複数のパーティションから第１のセットのパーティションを選択し、
前記スキャンインシフト動作のための前記第１のセットのパーティションの１つ又は複数のスキャンチャネルと、前記スキャンアウトシフト動作のための前記第１のセットのパーティションの１つ又は複数のスキャンチャネルとの少なくとも一方を前記チャネル選択信号に基づいて選択し、
前記スキャンアウトシフト動作を実施するために前記出力パーティション選択信号に基づいて前記複数のパーティションから第２のセットのパーティションを選択する、
ように構成される、デバイス。
【請求項１５】
請求項１４に記載のデバイスであって、
前記Ｎ２個のスキャンチャネルと通信可能に結合され得る第１のセットのＭ２入力の第１のセットと前記Ｍ２個のポートと通信可能に結合され得る第２のセットのＭ２入力とを有するコンパレータを更に含み、前記Ｍ２個のポートが前記テストシステムから予測スキャン出力を受け取ることが可能であり、
前記デバイスが、
前記Ｎ２個のスキャンチャネルから受け取られる、前記テストパターン構造に対応する前記スキャン出力を前記コンパレータの前記第１のセットのＭ２入力に提供すし、
前記テストパターン構造に対応する予測スキャン出力を前記コンパレータの前記第２のセットのＭ２入力に提供し、
テスト結果を生成するために、前記第１のセットのＭ２入力に提供された前記スキャン出力と、前記第２のセットのＭ２入力に提供された前記予測スキャン出力とを比較し、
前記テスト結果をストアする、
ように更に構成される、デバイス。
【請求項１６】
請求項１１に記載のデバイスであって、
前記テストパターン構造に基づいて前記少なくとも１つの制御信号を生成するため制御回路を更に含む、デバイス。
【請求項１７】
請求項１５に記載のデバイスであって、
前記コンパレータが、前記スキャン出力と前記予測スキャン出力との前記比較をイネーブル又はディスエーブルするため比較イネーブル入力を受け取るように構成される、デバイス。
【請求項１８】
集積回路デバイスをスキャンテストするためのテストシステムであって、少なくとも１つのデバイスがＭ個の入力／出力（Ｉ／Ｏ）ポートに関連するＮ個のスキャンチャネルを含み、
前記テストシステムが、テストパターン構造に基づいて少なくとも１つの制御信号を生成するように構成される制御回路であって、前記テストパターン構造が前記少なくとも１つのデバイスのスキャンテストを実施するように実装されるように構成される、前記制御回路を含み、
前記少なくとも１つの制御信号が、
前記少なくとも１つの制御信号に基づいて前記テストパターン構造に対応するスキャン入力を受け取るための、前記Ｍ個のＩ／Ｏポートの中からのＭ１個のＩ／Ｏポートの選択と、
前記少なくとも１つの制御信号に基づいて前記テストパターン構造に対応するスキャン出力を提供するための、前記Ｍ個のＩ／Ｏポートの中からのＭ２個のポートの選択と、
を可能にするように構成され、
Ｍ１とＭ２との各々が０からＭの間の数の範囲の中から選択される数であり、Ｍ１とＭ２の和がＭ以下であり、そのため、前記スキャンテストが、前記Ｍ１個のポートへの前記スキャン入力の提供と前記Ｍ２個のポートからの前記スキャン出力の受け取りとに基づいて実施されるように構成される、システム。
【請求項１９】
請求項１８に記載のシステムであって、
前記少なくとも１つの制御信号が、前記少なくとも１つのデバイスにおける前記選択回路に、
前記少なくとも１つの制御信号に基づいて前記スキャン入力に対応するスキャンインシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ１個のスキャンチャネルを前記Ｍ１個のポートと通信可能に結合することと、
前記少なくとも１つの制御信号に基づいて前記スキャン出力に対応するスキャンアウトシフト動作を実施するために、前記Ｎ個のスキャンチャネルの中からＮ２個のスキャンチャネルを前記Ｍ２個のポートと通信可能に結合することと、
を更に実施させる、システム。
【請求項２０】
請求項１９に記載のシステムであって、
前記少なくとも１つの制御信号が入力パーティション選択信号と出力パーティション選択信号とチャネル選択信号とを含み、前記Ｎ個のスキャンチャネルが複数のパーティションにグループ化される、システム。