(57)【特許請求の範囲】
【請求項１】
入力信号がベースに入力され前記入力信号を増幅する特性を有する低雑音増幅器と、
前記低雑音増幅器を迂回する制御可能なバイパス回路と、
前記低雑音増幅器の入力側と出力側の両方に設けられて前記低雑音増幅器の入力・出力整合を行うための整合回路と、を備え、
前記制御可能なバイパス回路は、前記低雑音増幅器のベースとコレクタの間に接続されたダイオードを有し、前記ダイオードがオン状態のとき前記低雑音増幅器を迂回する第１状態と、前記ダイオードがオフ状態のとき前記低雑音増幅器を迂回しない第２状態との間で制御されるようになっており、
前記制御可能なバイパス回路は、この制御可能なバイパス回路の動作に必要な関連回路を含み、前記関連回路は、前記低雑音増幅器のベースと前記ダイオードとの間に設けられた第１のコンデンサと、一端が接地され他端が前記第１のコンデンサと前記ダイオードとの接続点に接続された第１のコイルと、前記低雑音増幅器のコレクタと前記ダイオードとの間に設けられた第２のコンデンサと、一端がバイアス電源に接続され他端が前記低雑音増幅器のコレクタに接続された第２のコイルとを有して、前記整合回路とともに前記低雑音増幅器の入力・出力整合を行うように構成されていることを特徴とするＲＦ受信機。
【請求項２】
前記ダイオードのカソードが前記第１のコンデンサと前記第１のコイルの接続点に接続され、前記ダイオードのアノードに、前記第１状態と前記第２状態との間で制御を行うための電圧が抵抗を介して印加されることを特徴とする請求項１に記載のＲＦ受信機。
【請求項３】
前記整合回路は、前記低雑音増幅器のベースに接続された第３のコイルと、前記第１のコンデンサと前記第３のコイルとの接続点と接地との間に設けられた第３のコンデンサと、前記低雑音増幅器のコレクタとエミッタの間に設けられた第４のコンデンサとを有することを特徴とする請求項１または２に記載のＲＦ受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コード分割マルチアクセス（”ＣＤＭＡ”）システムの改良に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
ＣＤＭＡシステムには、離れて設けられた幾つかの基地局が含まれる。各基地局は、複数の携帯機の各々に送信する。携帯機は、基地局に近い場合も、基地局から遠い場合もある。すべての携帯機が信号を受信できるように、基地局は十分な出力を送る必要がある。
【０００３】
しかしながら、携帯機が基地局に近すぎて過大な電力を携帯機が受信する場合がある。必要な信号電力が不要な信号電力より小さい場合もある。さらに、必要な信号と不要な信号の周波数が近いと、フィルタでは不要な信号を除去できないこともある。過大な入力により低雑音増幅器（”ＬＮＡ”）が飽和すると、不要な信号ひずみや相互変調積（ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ）が発生するという問題が生じる。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の受信機は、入力信号がベースに入力され前記入力信号を増幅する特性を有する低雑音増幅器と、前記低雑音増幅器を迂回する制御可能なバイパス回路（shunt）と、前記低雑音増幅器の入力側と出力側の両方に設けられて前記低雑音増幅器の入力・出力整合を行うための整合回路と、を備え、前記制御可能なバイパス回路は、前記低雑音増幅器のベースとコレクタの間に接続されたダイオードを有し、前記ダイオードがオン状態のとき前記低雑音増幅器を迂回する第１状態と、前記ダイオードがオフ状態のとき前記低雑音増幅器を迂回しない第２状態との間で制御されるようになっており、前記制御可能なバイパス回路は、この制御可能なバイパス回路の動作に必要な関連回路（associated circuitry）を含み、前記関連回路は、前記低雑音増幅器のベースと前記ダイオードとの間に設けられた第１のコンデンサと、一端が接地され他端が前記第１のコンデンサと前記ダイオードとの接続点に接続された第１のコイルと、前記低雑音増幅器のコレクタと前記ダイオードとの間に設けられた第２のコンデンサと、一端がバイアス電源に接続され他端が前記低雑音増幅器のコレクタに接続された第２のコイルとを有して、前記整合回路とともに前記低雑音増幅器の入力・出力整合を行うように構成されていることを特徴としている。
【０００５】
請求項２に記載の発明では、請求項１に記載の受信機において、前記ダイオードのカソードが前記第１のコンデンサと前記第１のコイルの接続点に接続され、前記ダイオードのアノードに、前記第１状態と前記第２状態との間で制御を行うための電圧が抵抗を介して印加されることを特徴としている。
【０００６】
請求項３に記載の発明では、請求項１または２に記載の受信機において、前記整合回路は、前記低雑音増幅器のベースに接続された第３のコイルと、前記第１のコンデンサと前記第３のコイルとの接続点と接地との間に設けられた第３のコンデンサと、前記低雑音増幅器のコレクタとエミッタの間に設けられた第４のコンデンサとを有することを特徴としている。
【００１１】
【発明の実施の形態】
システムの一実施形態が図１に示される。システムの基本的部品には、ベース１０２に送られる信号を増幅するための低雑音増幅器として機能するトランジスタ１００が含まれる。ベース１０２には、コイルＬ１を介して信号が送られる。トランジスタ１００のベースとコレクタとの間には、バイパスダイオード１０４が接続されている。このダイオード１０４がオンすると、ダイオード１０４を通るＲＦバイパス回路（ＲＦ分岐路）が形成され、ＲＦはコンデンサＣ２とダイオード１０４とコンデンサＣ３とによって形成される経路を介してＲＦ出力（ＲＦ
ＯＵＴ）に送られる。
【００１２】
２つのコンデンサＣ２、Ｃ３は、８００ＭＨｚ帯に適用する場合、８００ＭＨｚでインピーダンスが最小となるように、約１００ｐＦの値を持つことが望ましい。
【００１３】
バイパス動作を制御するためにＶＣＮＴＲＬが使用される。ＶＣＮＴＲＬが３ボルトの場合、バイパスダイオード１０４は順方向にバイアスされる。ダイオード１０４は、順方向にバイアスされると、８００ＭＨｚで約５オームのインピーダンスとなる。直流バイアス電圧は、コンデンサＣ２、Ｃ３により遮断される。このとき、トランジスタ１００を作動させないので、電流を節約するためトランジスタ１００への３ボルトバイアス（３Ｖ  Ｂｉａｓ）もオフされる。
【００１４】
逆に、ＶＣＮＴＲＬがゼロボルトの場合、バイパスダイオード１０４はオフされる。３ボルトのトランジスタバイアスは、オンされる。
【００１５】
ダイオード回路を構成する構成部品とその関連部品がＬＮＡの整合回路構成にどのように組み込まれるかを示す図２に、特定の具体例が図示されている。
【００１６】
入力側において、コイルＬ１とコンデンサＣ１は整合回路を構成し、コイルＬ３とコンデンサＣ３とダイオードＤ１はダイオード回路を構成している。ダイオード回路は、コンデンサＣ１を調整することにより容易に補償できる並列容量に等しい。同様に、出力側において、コンデンサＣ４とダイオードＤ１は、出力整合の一部を構成しているコンデンサＣ２の値を調整することにより補償できる並列容量に等しい。このように入力側と出力側の両方に、ダイオードがオフ状態であるときのＬＮＡの入力・出力整合の一部として、ダイオード回路構成が組み込まれているのである。
【００１７】
上記した実施形態によれば、ＲＦ回路は、増幅器（トランジスタ１００）とバイパス回路とを有している。バイパス回路は、増幅器のオーバードライブにより発生する相互変調ひずみを回避するため、増幅器を迂回する経路を形成するように制御される。また、バイパス回路は、ＲＦ特性に適したコンデンサとダイオードにより形成される。
【００１８】
上記した実施形態においては、以下の特徴を有している。
【００１９】
ＬＮＡを迂回する並列ＲＦバイパスとして、単一のダイオードが使用されている。ダイオードがオンすると、低雑音増幅器を形成するトランジスタが迂回される。バイアス電流を節約し、かつトランジスタによるスプリアス信号の発生を防止するため、ダイオードがオンされると、増幅器はオフされる。こうして入力信号が充分に強い場合には、増幅が終了される。これにより、過増幅により発生する相互変調ひずみを防止できる。
【００２０】
また、本システムの重要な特徴は、ダイオードのバイアス回路構成が増幅器のＲＦ整合ネットワークの一部として含まれていることである。これにより必要な部品の数を少なくできる。
【００２１】
なお、上記した実施形態で示される具体例以外に、特許請求の範囲に包含される範囲内で他の例への変形も可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路構成図である。
【図２】ダイオード回路を構成する構成部品とその関連部品がＬＮＡの整合回路構成にどのように組み込まれるかの特定の具体例を示す図である。
【符号の説明】
１００…トランジスタ、１０２…ベース、Ｃ１〜Ｃ４…コンデンサ、
Ｌ１〜Ｌ３…コイル、Ｄ１…ダイオード。
【図１】
0003596361.tif 000002
【図２】
0003596361.tif 000003