(57)【特許請求の範囲】
【請求項１】
半導体基板上に光電変換素子を含む複数の単位セルをマトリックス状に配置してなり、撮像に寄与する感光画素部と黒基準のレベルを決定するための基準レベルの互いに異なる複数の黒基準画素部とを構成した撮像手段と、この撮像手段の各単位セルを水平ライン毎に選択する選択手段と、この選択手段により選択された単位セルの各信号がそれぞれ読み出される複数の垂直信号線とを備えた固体撮像装置であって、
前記基準レベルの互いに異なる複数の黒基準画素部を、前記感光画素部と同様な構成の第１の黒基準画素部と、前記感光画素部よりも暗電流が小さくなる構成の第２の黒基準画素部とで構成し、
第１及び第２の黒基準画素部でそれぞれ得られる信号を平均化した信号レベルの黒基準信号を生成させる信号レベル平均化手段を設けてなることを特徴とする固体撮像装置。
【請求項２】
前記信号レベル平均化手段は、第１及び第２の黒基準画素部の各垂直信号線を電気的に接続する配線であることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記信号レベル平均化手段は、第１及び第２の黒基準画素部からそれぞれ垂直信号線を通じて読み出された各信号を合成することで、信号レベルを平均化する処理を行う信号処理部であることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フォトダイオード等の光電変換素子により得られた信号電荷を増幅して取り出す増幅型の固体撮像装置に係わり、特に黒基準レベルを決めるための黒基準画素部の改良をはかった固体撮像装置に関する。
【０００２】
【従来の技術】
近年、固体撮像装置の一つとして、ＣＭＯＳセンサを用いた固体撮像装置が提案されている。この固体撮像装置は、各セル毎に光電変換素子（フォトダイオード）で検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。具体的には、光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調し、その電位を画素内部の増幅トランジスタで増幅することで画素内部に増幅機能を持たせており、画素数の増加やイメージサイズの縮小による画素サイズの縮小に適したＣＭＯＳ型イメージセンサとして期待されている。
【０００３】
この種のＣＭＯＳ型イメージセンサの従来例を、図１０に示す。図中の１はセル領域、２は垂直シフトレジスタ、３は水平シフトレジスタ、１０はタイミング発生回路を示している。セル領域１内には複数の単位セル１３が配置され、各々の単位セル１３は、フォトダイオード８，リードトランジスタ１４，ソースホロワのドライバトランジスタ１５，アドレストランジスタ１６，リセットトランジスタ１７から構成されている。
【０００４】
単位セル１３で得られた信号電荷は垂直信号線１８に読み出され、ノイズキャンセラ２５に供給される。ノイズキャンセラ２５は、Ｓ／Ｈ用トランジスタ１９，信号伝達用コンデンサ２０，信号蓄積用コンデンサ２１，クランプトランジスタ２２から構成されている。ノイズキャンセラ２５に一時的に保存された信号は、水平読み出しトランジスタ２３により水平信号線２６に読み出され、出力アンプ２７を通して出力される。なお、図中の１２は負荷トランジスタ、２８は水平リセットトランジスタ、２９はフォトダイオード８に蓄積された信号電荷の検出部を示している。
【０００５】
単位セル１３はその大部分が撮像に寄与する感光画素を構成しているが、一部は黒基準のレベルを発生するための黒基準画素（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ  ：ＯＢ）１３’を構成している。そして、このＯＢ画素１３’のフォトダイオードの上をアルミの層などで覆っている。
【０００６】
ここで、光を遮蔽させたＯＢ画素１３’からなるＯＢ領域は、撮像信号の黒レベル即ち暗電流を規定するために必要なものである。即ち、固体撮像装置においては、光を入射しない場合にも固体撮像装置を構成する半導体内で熱的に電荷が発生し、この電荷が光によって生成した信号電荷と共に各画素のフォトダイオードに蓄積される。従って、光の信号電荷のみを検出するため、光を遮蔽した画素を設けて、この画素により熱的な信号電荷の成分を抽出する必要があるからである。
【０００７】
ところで、従来のＣＭＯＳ型イメージセンサでは、図１１に示すように、画素毎に発生する暗電流による信号レベルのばらつきがＯＢ画素の中にもあり、黒基準信号が２ｍＶ程度ばらついていた。このようなばらつきのある信号を、図１２に示すように、イメージセンサの信号処理回路に通す場合について説明する。
【０００８】
まず、イメージセンサ７０より出力された信号は、信号線７３の上で、図１３（ａ）に示すような波形をしている。信号には、感光画素からの信号７８とＯＢ画素からの信号７９があり、それぞれリセットレベル７６と信号レベル７７から構成されている。次に、ＣＤＳ（Ｃｏｒｒｅｒａｔｉｏｎ  Ｄｕｂｂｌｅ  Ｓａｍｐｌｉｎｇ  ）回路７１を通った信号線７４上の信号波形を、図１３（ｂ）に示す。ＣＤＳ回路７１はリセットレベル７６と信号レベル７７の差分を取る回路なので、ＣＤＳ７１の出力信号波形には信号分のみが現れる。そして、クランプ回路７２でＯＢ画素からの信号（ＯＢ基準レベル）７９をクランプし、映像信号を出力していく。クランプされた信号波形を、図１３（ｃ）に示す。
【０００９】
しかしながら、この種のＣＭＯＳ型イメージセンサにあっては、次のような問題があった。即ち、信号処理する過程でＯＢ画素の中に暗電流による信号レベルのばらつきがあると、クランプ回路７２で感光画素からの信号をクランプする際に、各横ラインで黒基準値がばらついてしまう。そして、このばらつきが横１ライン状の固定パターン雑音を発生させてしまう問題があった。
【００１０】
【発明が解決しようとする課題】
このように従来、ＣＭＯＳセンサを用いた増幅型の固体撮像装置においては、暗電流の黒基準を定めるための黒基準画素部で得られる黒基準信号が各画素毎にばらつくため、横１ライン状の固定パターン雑音を発生させてしまう問題があった。
【００１１】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、黒基準画素部の出力が各画素毎にばらついてもこのばらつきによる問題を十分に回避することができ、横１ライン毎にばらつく固定パターン雑音の低減をはかり得る固体撮像装置を提供することにある。
【００１２】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【００１５】
即ち本発明は、半導体基板上に光電変換素子を含む複数の単位セルをマトリックス状に配置してなり、撮像に寄与する感光画素部と黒基準のレベルを決定するための基準レベルの互いに異なる複数の黒基準画素部とを構成した撮像手段と、この撮像手段の各単位セルを水平ライン毎に選択する選択手段と、この選択手段により選択された単位セルの各信号がそれぞれ読み出される複数の垂直信号線とを備えた固体撮像装置であって、前記基準レベルの互いに異なる複数の黒基準画素部を、前記感光画素部と同様な構成の第１の黒基準画素部と、前記感光画素部よりも暗電流が小さくなる構成の第２の黒基準画素部とで構成し、第１及び第２の黒基準画素部でそれぞれ得られる信号を平均化した信号レベルの黒基準信号を生成させる信号レベル平均化手段を設けてなることを特徴とする。
【００１６】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
（１）  信号レベル平均化手段は、基準レベルの互いに異なる複数の黒基準画素部の各垂直信号線を電気的に接続する配線であること。
（２）  信号レベル平均化手段は、基準レベルの互いに異なる複数の黒基準画素部からそれぞれ垂直信号線を通じて読み出された各信号を合成することで、信号レベルを平均化する処理を行う信号処理部であること。
【００１７】
（作用）
本発明によれば、黒基準画素部における垂直信号線の少なくとも２本を電気的に接続することにより、接続した垂直信号線の電位レベルを揃えることができる。例えば黒基準画素部の１つの画素に大きなばらつきがあったとしても、他の画素の垂直信号線との接続によりこれを相殺することができる。従って、黒基準画素部の出力が各画素毎にばらついていてもこれを均一化させることができ、横１ライン毎にばらつく固定パターン雑音を低減させることが可能となる。
【００１８】
また、黒基準画素部の垂直信号線のうち感光画素部側の少なくとも１本を黒基準画素部の他の垂直信号線とは電気的に接続させないようにすることにより、感光部側から入ってくる光の漏れ混みによる信号の影響を無くすことができる。さらに、黒基準画素部の垂直信号線のうち感光画素部と反対側の少なくとも１本も黒基準画素部の他の垂直信号線とは電気的に接続させないようにすることにより、感光部とは反対側の周辺部から入ってくる光漏れ混みによる信号の影響も無くすことができる。
【００１９】
さらに本発明によれば、黒基準のレベルの異なる複数の黒基準画素部を配し、例えば黒基準画素部の一つにつき暗電流を十分に小さく設定した上で、複数の黒基準画素部でそれぞれ得られる信号を平均化した信号レベルの黒基準信号を生成させる手段を設けることにより、黒基準信号のレベルをより小さくすることが可能となる。また、これらの複数の黒基準画素部の垂直信号線を配線により電気的に接続することにより、上記と同様の効果が得られるのは勿論のこと、黒基準画素部の出力が各画素毎にばらついていても、これを均一化させることが可能となる。さらに、複数の黒基準画素部からそれぞれ垂直信号線を通じて読み出された各信号を合成することで、信号レベルを平均化する処理を行う信号処理部を設けることによっても、上記と同様の効果が得られる。
【００２０】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＣＭＯＳ型イメージセンサを示す回路構成図である。
【００２１】
図中の１はセル領域（撮像手段）、２は垂直シフトレジスタ、３は水平シフトレジスタ、１０はタイミング発生回路を示している。セル領域１内には、複数の単位セル１３がマトリックス状に配置されている。各々の単位セル１３は、光電変換部としてのフォトダイオード８、フォトダイオード１３の蓄積電荷を読み出すためのリードトランジスタ１４、後述する負荷トランジスタ１２と共にソースホロワを構成し、読み出された蓄積電荷を増幅して出力するドライバトランジスタ１５、読み出すべきラインを選択するためのアドレストランジスタ１６、及びフォトダイオード８の電荷をリセットするためのリセットトランジスタ１７から構成されている。
【００２２】
単位セル１３で得られた信号電荷は、負荷トランジスタ１２及びドライバトランジスタ１５からなるソースホロワにより垂直信号線１８（１８−１，〜，１８−（ｎ−１））にそれぞれ読み出され、ノイズキャンセラ２５（２５−１，〜，２５−（ｎ−１））にそれぞれ供給される。ノイズキャンセラ２５は、信号保持手段として垂直信号線１８に読み出された信号電荷を一時的に記憶すると共に、デバイス固有のノイズを除去するもので、Ｓ／Ｈ用トランジスタ１９，信号伝達用コンデンサ２０，信号蓄積用コンデンサ２１，及びクランプトランジスタ２２から構成されている。
【００２３】
ノイズキャンセラ２５に一時的に記憶されノイズが除去された信号は、信号読み出し手段としての水平シフトレジスタ３により順次選択されて、それぞれ水平読み出しトランジスタ２３（２３−１，〜，２３−（ｎ−１））を通じて水平信号線２６に読み出され、出力アンプ２７を通して出力されるようになっている。なお、水平信号線２６には、その電位をリセットするための水平リセットトランジスタ２８が接続されている。
【００２４】
単位セル１３はその大部分が撮像に寄与する感光画素を構成しているが、一部は黒の基準信号を発生するＯＢ画素１３’を構成している。そして、このＯＢ画素１３’のフォトダイオードの上はアルミの層などで覆われている。また、ＯＢ画素１３’に対しても感光画素１３と同様に、垂直信号線１８（１８−ｎ，〜，１８−（ｎ＋ｍ））  ’，ノイズキャンセラ２５（２５−ｎ，〜，２５−（ｎ＋ｍ）），水平読み出しトランジスタ２３（２３−ｎ，〜，２３−（ｎ＋ｍ））が設けられている。
【００２５】
このような構成において、単位セル１３のフォトダイオード８内に入射した光は、光電変換され信号電荷としてフォトダイオード８内に蓄積される。単位セル１３の選択は、選択手段である垂直シフトレジスタ２により横１ライン同時にアドレストランジスタ１６をＯＮすることで行われる。リセットトランジスタ１７をＯＮすることで、信号のリセットレベルを信号伝達用コンデンサ２０を通して信号蓄積用コンデンサ２１に伝える。このとき、クランプトランジスタ２２をＯＮすることで、コンデンサ２１の電圧レベルを横方向全ライン均一に揃える。
【００２６】
そして、リードトランジスタ１４をＯＮすることで信号を検出部２９に読み出し、その電圧変化をソースホロワのドライバトランジスタ１５を通して各垂直信号線１８に出力する。なお、このとき、ソースホロワの負荷トランジスタ１２はセル領域１外に配置され、ＤＣ電圧が印加されており、各ラインのセル内にあるドライバトランジスタ１５が負荷トランジスタ１２を共有している。この信号電圧の変化は、Ｓ／Ｈ用トランジスタ１９を通して信号蓄積用コンデンサ２１に信号電圧変化分として蓄積される。そして、Ｓ／Ｈ用トランジスタ１９及びアドレストランジスタ１６をＯＦＦすることでノイズキャンセラ２５とセル領域１を切り離し、セルの非選択化を行う。
【００２７】
この一連の動作が終わった後、水平信号線２６の電圧を水平リセットトランジスタ２８によりリセットし、水平読み出しトランジスタ２３を順次ＯＮしていくことで信号を水平信号線２６に読み出し、出力アンプ２７を通して出力する。そして、横１ラインの信号読み出しが終わったら、次のラインを同様に読み出していく。
【００２８】
ここまでの基本的な構成及び動作は前記図１０に示した従来装置と同様であるが、本実施形態では、黒基準画素部の各垂直信号線を共通接続している点が従来装置と異なっている。即ち、ＯＢ画素部の垂直信号線１８−ｎ，〜，１８−（ｎ＋ｍ）は、セル領域１内でアルミ等の配線３０により電気的に接続されている。
【００２９】
本実施形態の構成であれば、ＯＢ画素部の垂直信号線１８の電圧は、これらの垂直信号線１８が共通接続されていることから、図２に示すように、ＯＢ画素部内で均一化される。従って、ＯＢ画素部からの信号のクランプ時のばらつきが各横ライン間で非常に小さくできるため、横線状の固定パターン雑音が発生するのを防ぐことができる。そしてこの場合、従来のデバイス構造を大きく変化させることなく、垂直信号線接続用の配線３０を付加するのみで、簡易に実現することが可能である。
【００３０】
（第２の実施形態）
図３は、本発明の第２の実施形態に係わるＣＭＯＳ型イメージセンサの黒基準画素部の構成を示す図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３１】
本実施形態が、先に説明した第１の実施形態と異なる点は、ＯＢ画素部での垂直信号線１８を配線３０で電気的に接続する際に、ＯＢ画素部の垂直信号線１８のうち感光部側の少なくとも１本（図３の例では１８−ｎ）を除外したことにある。そして、ＯＢ画素部の垂直信号線１８のうち配線３０で接続したもの（図３の例では１８−（ｎ＋１），〜，１８−（ｎ＋ｍ））で、黒基準レベルを決めている。
【００３２】
このような構成であれば、第１の実施形態と同様の効果が得られるのは勿論のこと、感光部側から入ってくる光の漏れ混みにより端のＯＢ画素の電位が変動しても、その影響が黒基準レベルに及ぶのを防止でき、より安定した黒基準信号を得ることができる。
【００３３】
（第３の実施形態）
図４は、本発明の第３の実施形態に係わるＣＭＯＳ型イメージセンサの黒基準画素部の構成を示す図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３４】
本実施形態が、先の第１の実施形態と異なる点は、ＯＢ画素部での垂直信号線１８を配線３０で電気的に接続する際に、ＯＢ画素部の垂直信号線のうち感光部側の少なくとも１本（図４の例では１８−ｎ）を除外し、さらにＯＢ画素部の垂直信号線１８のうち感光部と反対側の少なくとも１本（図４の例では１８−（ｎ＋ｍ））を除外したことにある。そして、ＯＢ画素部の垂直信号線１８のうち配線３０で接続したもの（図４の例では１８−（ｎ＋１），〜，１８−（ｎ＋ｍ−１））で、黒基準レベルを決めている。
【００３５】
このような構成であれば、第１の実施形態と同様の効果が得られるのは勿論のこと、感光部側から入ってくる光の混みにより端のＯＢ画素の電位が変動しても、その影響が黒基準レベルに及ぶのを防止でき、さらに感光画素とは反対側の周辺部から入ってくる光漏れ混みにより端のＯＢ画素の電位が変動しても、その影響が黒基準レベルに及ぶのを防止できる。このため、第２の実施形態以上に安定した黒基準信号を得ることができる。
【００３６】
（第４の実施形態）
次に、本発明の第４の実施形態に係わるＣＭＯＳ型イメージセンサについて説明する。本実施形態は、前記図１に示したＯＢ画素部からの信号を、ＯＢ画素部の場所によって少なくとも２種類以上異なったレベルになるように設定したものである。
【００３７】
ＣＭＯＳ型イメージセンサにおいては、一般にデバイス温度が高くなるほど、特にＯＢ画素部で暗電流が増加し、例えば図５に示すように、デバイス温度が６０℃と高温になると、ＯＢ画素部での暗電流が感光画素部の暗電流よりも大きくなる。このため、感光画素部の信号レベル７８よりもＯＢ画素部の信号レベル７９の方が信号レベル差８０分だけ大きくなる。このとき、ＯＢ画素部の垂直信号線を接続すると、図６に示すように、レベルは一定になるが、ＯＢ画素部の信号レベルがやはり信号差８０分だけ飛び出す。従って、黒基準信号より小さいレベルの信号を後の信号処理回路で受けられるように、より大きな回路マージンを取らなければならないと云う不利な点があった。
【００３８】
そこで本実施形態では、図７に示すように、ＯＢ画素部を２種類用意し、その信号レベルを２種類作っておく。具体的には、感光画素部と同様な構成のＯＢ画素部（１）  と、暗電流が小さくなる構成のＯＢ画素部（２）  との２種類を作成しておく。この場合、感光画素部の信号レベル７８とＯＢ画素部（１）  の信号レベル７９−１とのレベル差８０−１、及び感光画素部の信号レベル７８とＯＢ画素部（２）  の信号レベル７９−２とのレベル差８０−２が生じる。
【００３９】
そして、先の実施形態と同様に、セル領域内で配線により各ＯＢ画素部の垂直信号線を接続した場合には、図８に示すように、ＯＢ信号レベルが変化し、黒基準信号を感光画素部の信号レベル７８より小さくすることが可能である。従って本実施形態では、黒基準信号より大きな信号のみを後の回路が受けられるようにすればよいので、より小さい回路マージンで済む。
【００４０】
本実施形態におけるＯＢ画素部の断面構成を、図９に示す。前記図７に示したＯＢ画素部（１）  は、例えば図９（ａ）に示すように構成されている。即ち、遮光膜１００の下にフォトダイオード開口部１０１が設けられ、開口部１０１の下に光電変換により発生した電荷を蓄積するためのフォトダイオード（ｎ型領域）１０３が形成されている。ｎ型領域１０３は厚い酸化膜１０２によって分離され、分離帯となる酸化膜１０２の下には、より強力に分離するための不純物領域（ｐ＋  型領域）１０４が形成されている。なお、フォトダイオード部は、例えばｐ型基板１０６上にｐ型ウェル１０５を形成し、このウェル１０５内に作成される。また、遮光膜１００の下には絶縁膜１０７が形成されている。
【００４１】
一方、ＯＢ画素部（２）  は、例えば図９（ｂ）に示すように構成されている。これは、図９（ａ）の画素部より、ｎ型領域１０３をなくしたものである。このようにｎ型領域１０３をなくせば、発生した暗電流の取り込みが少なくなり、より小さいレベルの信号を得ることが可能となる。
【００４２】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態は、第４の実施形態で説明した垂直信号線の接続をセル領域内又はデバイス内で行う代わりに、２つのＯＢ画素部の出力をデバイス外部にそのまま取り出し、例えばデジタルデータ化した後に合成することで加算平均する処理を行う。
【００４３】
このような構成であっても、ＯＢ画素部（１）（２）の信号レベル７９−１と７９−２が最終的に足し合わされ、前記図８に示したように、黒基準信号レベルを感光画素部の信号レベルよりも下に設定することができる。従って、第４の実施形態と同様の効果が得られる。
【００４４】
なお、本発明は上述した各実施形態に限定されるものではない。画素を構成するフォトダイオードやトランジスタの構成は図１に何ら限定されるものではなく、仕様に応じて適宜変更可能である。通常は、光電変換素子としてのフォトダイオードと、増幅用のトランジスタと、リセット用のトランジスタと、選択用のトランジスタがあればよい。さらに、ノイズキャンセラの構成も図１に何ら限定されるものではなく、仕様に応じて適宜変更可能である。ノイズキャンセラなしでも十分なＳＮ比が得られる場合は、ノイズキャンセラを省略することも可能である。
【００４５】
また、第４及び第５の実施形態では、黒基準レベルの互いに異なる２種類の黒基準画素部を設けたが、これに限らず３種類以上の黒基準画素部を設けるようにしてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４６】
【発明の効果】
以上詳述したように本発明によれば、黒基準画素部における黒基準信号を読み出すための垂直信号線の少なくとも２本を電気的に接続することにより、黒基準画素部の出力が各画素毎にばらついてもこれを均一化することができ、横１ライン毎にばらつく固定パターン雑音の低減をはかることが可能となる。
【００４７】
また、黒基準のレベルを決定するための基準レベルの互いに異なる複数の黒基準画素部を設け、これらの黒基準画素部の垂直信号線を電気的に接続、又は複数の黒基準画素部からそれぞれ垂直信号線を通じて読み出されたレベルの異なる複数の信号を合成することなどで、平均化した信号レベルの黒基準信号を生成することにより、黒基準信号のレベルを任意に設定することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるＣＭＯＳ型イメージセンサ示す回路構成図。
【図２】第１の実施形態において、ＯＢ画素部内で垂直信号線の電圧が均一化された状態を示す図。
【図３】第２の実施形態に係わるＣＭＯＳ型イメージセンサの黒基準画素部の構成を示す図。
【図４】第３の実施形態に係わるＣＭＯＳ型イメージセンサの黒基準画素部の構成を示す図。
【図５】従来のＣＭＯＳ型イメージセンサにおける高温時の信号波形を示す図。
【図６】黒基準画素部の垂直信号線を接続したＣＭＯＳ型イメージセンサにおける高温時の信号波形を示す図。
【図７】２種類の黒基準画素部を設けたＣＭＯＳ型イメージセンサにおける信号波形を示す図。
【図８】２種類の黒基準画素部を設け、各々の黒基準画素部の垂直信号線を接続したＣＭＯＳ型イメージセンサにおける信号波形を示す図。
【図９】ＣＭＯＳ型イメージセンサのＯＢ画素部の断面構成を示す図。
【図１０】従来のＣＭＯＳ型イメージセンサを示す回路構成図。
【図１１】従来のＣＭＯＳ型イメージセンサの出力波形を示す図。
【図１２】ＣＭＯＳ型イメージセンサに用いられる信号処理回路の例を示すブロック図。
【図１３】図１２の信号処理回路を用いた場合の信号処理波形を示す図。
【符号の説明】
１…セル領域
２…垂直シフトレジスタ
３…水平シフトレジスタ
８…フォトダイオード
１０…タイミング発生回路
１２…ソースホロワの負荷トランジスタ
１３…単位セル（感光画素）
１３’…ＯＢ画素
１４…リードトランジスタ
１５…ソースホロワのドライバトランジスタ
１６…アドレストランジスタ
１７…リセットトランジスタ
１８…垂直信号線
１９…Ｓ／Ｈ用トランジスタ
２０…信号伝達用コンデンサ
２１…信号蓄積用コンデンサ
２２…クランプトランジスタ
２３…水平読み出しトランジスタ
２５…ノイズキャンセラ
２６…水平信号線
２７…出力アンプ
２８…水平リセットトランジスタ
２９…検出部
３０…配線
【図１】
0003571924.tif 000002
【図２】
0003571924.tif 000003
【図３】
0003571924.tif 000004
【図４】
0003571924.tif 000005
【図５】
0003571924.tif 000006
【図６】
0003571924.tif 000007
【図７】
0003571924.tif 000008
【図８】
0003571924.tif 000009
【図９】
0003571924.tif 000010
【図１０】
0003571924.tif 000011
【図１１】
0003571924.tif 000012
【図１２】
0003571924.tif 000013
【図１３】
0003571924.tif 000014