【手続補正書】
【提出日】平成28年11月14日(2016.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロコントローラのための相補出力ジェネレータモジュールであって、前記相補出力ジェネレータは、前記マイクロコントローラの処理コアを通して構成可能であり、前記相補出力ジェネレータは、
クロックソースに結合されたクロック入力と、
前記クロック入力からのクロック信号を受信する第１の回路であって、前記第１の回路は、複数の第１の入力信号を受信するように構成され、前記第１の回路は、前記複数の第１の入力信号のうちの１つを選択するように構成可能であり、前記第１の回路は、選択された第１の入力信号の立ち上がりエッジを検出し、かつ前記クロックソースと同期する立ち上がりエッジ信号を始動させるようにさらに構成されている、第１の回路と、
前記クロック信号を受信する第２の回路であって、前記第２の回路は、複数の第２の入力信号を受信するように構成され、前記第２の回路は、前記複数の第２の入力信号のうちの１つを選択するように構成可能であり、前記第２の回路は、選択された第２の入力信号の立ち下がりエッジを検出し、かつ前記クロックソースと同期する立ち下がりエッジ信号を始動させるようにさらに構成されている、第２の回路と、
前記立ち上がりエッジ信号および前記立ち下がりエッジ信号を受信する第３の回路であって、前記第３の回路は、
前記立ち下がりエッジ信号の検出まで、前記立ち上がりエッジ信号の検出に応じて、第１の出力駆動信号をアサートすることと、
次の立ち上がりエッジ信号の検出まで、前記立ち下がりエッジ信号の検出に応じて、第２の出力駆動信号をアサートすることと
を行うように構成されている、第３の回路と
を備える、相補出力ジェネレータモジュール。
【請求項２】
前記クロック入力と複数のクロックソースとの間に結合されたクロックマルチプレクサをさらに備え、前記クロックマルチプレクサは、前記複数のクロックソースのうちの１つを選択するように適合されている、請求項１に記載の相補出力ジェネレータモジュール。
【請求項３】
立ち上がりエッジブランキング時間回路をさらに備え、前記立ち上がりエッジブランキング時間回路は、前記立ち上がりエッジブランキング時間回路がタイムアウトするまで、前記立ち上がりエッジが前記立ち上がりエッジ信号を発生させないように阻止する、請求項１または２に記載の相補出力ジェネレータモジュール。
【請求項４】
立ち上がりイベントデッドバンド時間回路をさらに備え、前記立ち上がりイベントデッドバンド時間回路は、前記立ち上がりイベントデッドバンド時間回路がタイムアウトするまで、前記第２の出力駆動信号を阻止する、請求項１〜３のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項５】
立ち下がりイベントデッドバンド時間回路をさらに備え、前記立ち下がりイベントデッドバンド時間回路は、前記立ち下がりイベントデッドバンド時間回路がタイムアウトするまで、前記第１の出力駆動信号を阻止する、請求項１〜４のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項６】
前記立ち上がりおよび／または立ち下がりイベントブランキング時間回路、および／または、前記立ち上がりおよび／または立ち下がりイベントデッドバンド時間回路は、
前記クロックソースに結合されたカウンタと、
前記カウンタに結合されたコンパレータと、
前記コンパレータに結合された時間レジスタと
を備える、請求項３〜５のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項７】
前記立ち上がりおよび／または立ち下がりイベントブランキング時間回路、および／または、前記立ち上がりおよび／または前記立ち下がりイベントデッドバンド時間回路は、
複数の直列に接続された単位時間遅延要素と、
前記複数の直列に接続された単位遅延要素の個別の１つに結合された入力を有するマルチプレクサと
を備える、請求項３〜５のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項８】
各単位時間遅延要素は、固定時間遅延を提供する、請求項７に記載の相補出力ジェネレータモジュール。
【請求項９】
前記固定時間遅延は、約５ナノ秒である、請求項８に記載の相補出力ジェネレータモジュール。
【請求項１０】
複数の出力極性逆転回路をさらに備え、前記複数の出力極性逆転回路のそれぞれの１つは、複数の出力の個別の１つに結合され、第１の論理レベルが前記出力極性逆転回路に適用されると、前記複数の出力の個別の１つは、非反転出力駆動信号を提供し、第２の論理レベルが前記出力極性逆転回路に適用されると、前記複数の出力の個別の１つは、反転出力駆動信号を提供する、請求項１〜９のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項１１】
複数の出力ステアリングマルチプレクサをさらに備え、前記複数の出力ステアリングマルチプレクサは、複数の出力の個別の１つを個別の信号、論理高、論理低、または高インピーダンスのいずれかに結合させる、請求項１〜１０のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項１２】
前記複数の出力ステアリングマルチプレクサは、実質的に瞬時に、前記複数の出力への信号の結合を変更する、請求項１１に記載の相補出力ジェネレータモジュール。
【請求項１３】
前記複数の出力ステアリングマルチプレクサは、次の立ち上がりエッジ信号と同期して、前記複数の出力への信号の結合を変更する、請求項１１に記載の相補出力ジェネレータモジュール。
【請求項１４】
立ち上がりおよび立ち下がりエッジ入力に結合された出力を有するパルス幅変調（ＰＷＭ）ジェネレータをさらに備える、請求項１〜１３のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項１５】
前記相補出力ジェネレータモジュールは、ハーフブリッジモード、プッシュプルモード、順方向フルブリッジモード、逆方向フルブリッジモード、ステアリングモード、および同期ステアリングモードのうちの１つで動作するようにプログラム可能に構成可能である、請求項１〜１４のうちの１項に記載の相補出力ジェネレータモジュール。
【請求項１６】
請求項１〜１５のうちの１項に記載の相補出力ジェネレータモジュールを使用して、相補波形を発生させるための方法であって、前記方法は、
前記第１の回路を用いて、少なくとも１つの立ち上がりエッジ信号ソースを複数の立ち上がりエッジソースから選択するステップと、
プログラム可能立ち上がりエッジブランキング時間周期内において、後続の少なくとも１つの立ち下がりエッジのブランキングを提供するステップと、
立ち上がりエッジ信号を発生させるための立ち上がりエッジソースエッジまたは立ち上がりエッジソース電圧レベルの検出を選択するステップと、
前記第２の回路を用いて、少なくとも１つの立ち下がりエッジソースを複数の立ち下がりエッジソースから選択するステップと、
プログラム可能立ち下がりエッジブランキング時間周期内において、後続の少なくとも１つの立ち上がりエッジのブランキングを提供するステップと、
立ち下がりエッジ信号を発生させるための立ち下がりエッジソースエッジまたは立ち下がりエッジソース電圧レベルの検出を選択するステップと、
前記少なくとも１つの立ち下がりエッジの検出まで、前記少なくとも１つの立ち上がりエッジの検出に応じて、少なくとも１つの第１の出力をアサートするステップと、
次の少なくとも１つの立ち上がりエッジの検出まで、前記少なくとも１つの立ち下がりエッジの検出に応じて、少なくとも１つの第２の出力をアサートするステップと
を含む、方法。
【請求項１７】
立ち上がりイベント位相遅延を提供するステップをさらに含み、前記立ち上がりイベント位相遅延は、立ち上がりイベント信号を遅延させる、請求項１６に記載の方法。
【請求項１８】
立ち下がりイベント位相遅延を提供するステップをさらに含み、前記立ち下がりイベント位相遅延は、立立ち下がりイベント信号を遅延させる、請求項１６に記載の方法。
【請求項１９】
前記第１の出力をアサートするステップと、前記第２の出力をアサートするステップとの間のデッドバンド時間を提供するステップをさらに含む、請求項１６に記載の方法。
【請求項２０】
前記デッドバンド時間を提供するステップは、前記第２の出力をディアサートするステップの後、前記第１の出力のアサーションを遅延させるステップを含む、請求項１９に記載の方法。
【請求項２１】
前記デッドバンド時間を提供するステップは、前記第１の出力をディアサートするステップの後、前記第２の出力のアサーションを遅延させるステップを含む、請求項１９に記載の方法。
【請求項２２】
自動シャットダウンのアサーションに応じて、出力の全てを所定の論理レベルに強制するステップをさらに含む、請求項１６に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本方法のさらなる実施形態によると、立ち上がりイベント位相遅延を提供するステップが、提供されてもよく、立ち上がりイベント位相遅延は、立ち上がりイベント信号を遅延させる。本方法のさらなる実施形態によると、立ち下がりイベント位相遅延を提供するステップが、提供されてもよく、立ち下がりイベント位相遅延は、立ち下がりイベント信号を遅延させる。本方法のさらなる実施形態によると、デッドバンド時間を提供するステップは、第１の出力をアサートするステップと、第２の出力をアサートするステップとの間に提供されてもよい。本方法のさらなる実施形態によると、デッドバンド時間を提供するステップは、第２の出力をディアサートするステップの後、第１の出力のアサーションを遅延させるステップを含んでもよい。本方法のさらなる実施形態によると、デッドバンド時間を提供するステップは、第１の出力をディアサートするステップの後、第２の出力のアサーションを遅延させるステップを含んでもよい。本方法のさらなる実施形態によると、自動シャットダウンのアサーションに応じて、出力の全てを所定の論理レベルに強制するステップが、提供されてもよい。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
マイクロコントローラのための相補出力ジェネレータモジュールであって、前記相補出力ジェネレータは、前記マイクロコントローラの処理コアを通して構成可能であり、前記相補出力ジェネレータは、
クロックソースに結合されたクロック入力と、
プログラム可能に選択可能な複数の立ち上がりイベント入力であって、前記選択された立ち上がりイベント入力のうちの少なくとも１つは、少なくとも１つの立ち上がりイベントが、前記立ち上がりイベント入力のうちの個別の選択された１つにおいて生じるとき、前記クロックソースと同期する立ち上がりイベント信号を始動させる、複数の立ち上がりイベント入力と、
プログラム可能に選択可能な複数の立ち下がりイベント入力であって、前記選択された立ち下がりイベント入力のうちの少なくとも１つは、少なくとも１つの立ち下がりイベントが、前記立ち下がりイベント入力のうちの個別の選択された１つにおいて生じるとき、前記クロックソースと同期する立ち下がりイベント信号を始動させる、複数の立ち下がりイベント入力と、
複数の出力であって、
前記複数の出力のうちの第１の出力は、前記立ち下がりイベント信号の検出まで、前記立ち上がりイベント信号の検出に応じて、第１の出力駆動信号をアサートし、
前記複数の出力のうちの第２の出力は、次の立ち上がりイベント信号の検出まで、前記立ち下がりイベント信号の検出に応じて、第２の出力駆動信号をアサートする、
複数の出力と
を備える、相補出力ジェネレータモジュール。
（項目２）
前記クロック入力と複数のクロックソースとの間に結合されたクロックマルチプレクサをさらに備え、前記クロックマルチプレクサは、前記複数のクロックソースのうちの１つを選択するように適合されている、項目１に記載の相補出力ジェネレータモジュール。
（項目３）
立ち上がりイベントブランキング時間回路をさらに備え、前記立ち上がりイベントブランキング時間回路は、前記立ち上がりイベントブランキング時間回路がタイムアウトするまで、前記立ち上がりイベントが前記立ち上がりイベント信号を発生させないように阻止する、項目１に記載の相補出力ジェネレータモジュール。
（項目４）
前記立ち上がりイベントブランキング時間回路は、
前記クロックソースに結合されたカウンタと、
前記カウンタに結合されたコンパレータと、
前記コンパレータに結合されたブランキング時間レジスタと
を備える、項目３に記載の相補出力ジェネレータモジュール。
（項目５）
前記立ち上がりイベントブランキング時間回路は、
複数の直列に接続された単位遅延要素と、
前記複数の直列に接続された単位遅延要素の個別の１つに結合された入力を有するマルチプレクサと
を備える、項目３に記載の相補出力ジェネレータモジュール。
（項目６）
立ち下がりイベントブランキング時間回路をさらに備え、前記立ち下がりイベントブランキング時間回路は、前記立ち下がりイベントブランキング時間回路がタイムアウトするまで、前記立ち下がりイベントが前記立ち下がりイベント信号を発生させないように阻止する、項目１に記載の相補出力ジェネレータモジュール。
（項目７）
前記立ち下がりイベントブランキング時間回路は、
前記クロックソースに結合されたカウンタと、
前記カウンタに結合されたコンパレータと、
前記コンパレータに結合されたブランキング時間レジスタと
を備える、項目６に記載の相補出力ジェネレータモジュール。
（項目８）
前記立ち下がりイベントブランキング時間回路は、
複数の直列に接続された単位遅延要素と、
前記複数の直列に接続された単位遅延要素の個別の１つに結合された入力を有するマルチプレクサと
を備える、項目６に記載の相補出力ジェネレータモジュール。
（項目９）
立ち上がりイベントデッドバンド時間回路をさらに備え、前記立ち上がりイベントデッドバンド時間回路は、前記立ち上がりイベントデッドバンド時間回路がタイムアウトするまで、前記第２の出力駆動信号を阻止する、項目１に記載の相補出力ジェネレータモジュール。
（項目１０）
前記立ち上がりイベントデッドバンド時間回路は、
前記クロックソースに結合されたカウンタと、
前記カウンタに結合されたコンパレータと、
前記コンパレータに結合されたデッドバンド時間レジスタと
を備える、項目９に記載の相補出力ジェネレータモジュール。
（項目１１）
前記立ち上がりイベントデッドバンド時間回路は、
複数の直列に接続された単位時間遅延要素と、
前記複数の直列に接続された単位遅延要素の個別の１つに結合された入力を有するマルチプレクサと
を備える、項目９に記載の相補出力ジェネレータモジュール。
（項目１２）
各単位時間遅延要素は、固定時間遅延を提供する、項目１１に記載の相補出力ジェネレータモジュール。
（項目１３）
前記固定時間遅延は、約５ナノ秒である、項目１２に記載の相補出力ジェネレータモジュール。
（項目１４）
立ち下がりイベントデッドバンド時間回路をさらに備え、前記立ち下がりイベントデッドバンド時間回路は、前記立ち下がりイベントデッドバンド時間回路がタイムアウトするまで、前記第１の出力駆動信号を阻止する、項目１に記載の相補出力ジェネレータモジュール。
（項目１５）
前記立ち下がりイベントデッドバンド時間回路は、
前記クロックソースに結合されたカウンタと、
前記カウンタに結合されたコンパレータと、
前記コンパレータに結合されたデッドバンド時間レジスタと
を備える、項目１４に記載の相補出力ジェネレータモジュール。
（項目１６）
前記立ち下がりイベントデッドバンド時間回路は、
複数の直列に接続された単位時間遅延要素と、
前記複数の直列に接続された単位遅延要素の個別の１つに結合された入力を有するマルチプレクサと
を備える、項目１４に記載の相補出力ジェネレータモジュール。
（項目１７）
各単位時間遅延要素は、固定時間遅延を提供する、項目１６に記載の相補出力ジェネレータモジュール。
（項目１８）
複数の出力極性逆転回路をさらに備え、前記複数の出力極性逆転回路のそれぞれの１つは、前記複数の出力の個別の１つに結合され、第１の論理レベルが前記出力極性逆転回路に適用されると、前記複数の出力の個別の１つは、非反転出力駆動信号を提供し、第２の論理レベルが前記出力極性逆転回路に適用されると、前記複数の出力の個別の１つは、反転出力駆動信号を提供する、項目１に記載の相補出力ジェネレータモジュール。
（項目１９）
複数の出力ステアリングマルチプレクサをさらに備え、前記複数の出力ステアリングマルチプレクサは、前記複数の出力の個別の１つを個別の信号、論理高、論理低、または高インピーダンスのいずれかに結合させる、項目１に記載の相補出力ジェネレータモジュール。
（項目２０）
前記複数の出力ステアリングマルチプレクサは、実質的に瞬時に、前記複数の出力への信号の結合を変更する、項目１９に記載の相補出力ジェネレータモジュール。
（項目２１）
前記複数の出力ステアリングマルチプレクサは、次の立ち上がりイベント信号と同期して、前記複数の出力への信号の結合を変更する、項目１９に記載の相補出力ジェネレータモジュール。
（項目２２）
前記立ち上がりおよび立ち下がりイベント入力に結合された出力を有するパルス幅変調（ＰＷＭ）ジェネレータをさらに備える、項目１に記載の相補出力ジェネレータモジュール。
（項目２３）
前記相補出力ジェネレータモジュールは、ハーフブリッジモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２４）
前記相補出力ジェネレータモジュールは、プッシュプルモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２５）
前記相補出力ジェネレータモジュールは、順方向フルブリッジモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２６）
前記相補出力ジェネレータモジュールは、逆方向フルブリッジモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２７）
前記相補出力ジェネレータモジュールは、ステアリングモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２８）
前記相補出力ジェネレータモジュールは、同期ステアリングモードで構成されている、項目１に記載の相補出力ジェネレータモジュール。
（項目２９）
相補波形を発生させるための方法であって、前記方法は、
少なくとも１つの立ち上がりイベントソースを複数の立ち上がりイベントソースから選択するステップと、
プログラム可能立ち上がりイベントブランキング時間周期内において、後続の少なくとも１つの立ち下がりイベントのブランキングを提供するステップと、
立ち上がりイベント信号を発生させるための立ち上がりイベントソースエッジまたは立ち上がりイベントソース電圧レベルの検出を選択するステップと、
少なくとも１つの立ち下がりイベントソースを複数の立ち下がりイベントソースから選択するステップと、
プログラム可能立ち下がりイベントブランキング時間周期内において、後続の少なくとも１つの立ち上がりイベントのブランキングを提供するステップと、
立ち下がりイベント信号を発生させるための立ち下がりイベントソースエッジまたは立ち下がりイベントソース電圧レベルの検出を選択するステップと、
前記少なくとも１つの立ち下がりイベントの検出まで、前記少なくとも１つの立ち上がりイベントの検出に応じて、少なくとも１つの第１の出力をアサートするステップと、
次の少なくとも１つの立ち上がりイベントの検出まで、前記少なくとも１つの立ち下がりイベントの検出に応じて、少なくとも１つの第２の出力をアサートするステップと
を含む、方法。
（項目３０）
立ち上がりイベント位相遅延を提供するステップをさらに含み、前記立ち上がりイベント位相遅延は、前記立ち上がりイベント信号を遅延させる、項目２９に記載の方法。
（項目３１）
立ち下がりイベント位相遅延を提供するステップをさらに含み、前記立ち下がりイベント位相遅延は、前記立ち下がりイベント信号を遅延させる、項目２９に記載の方法。
（項目３２）
前記第１の出力をアサートするステップと、前記第２の出力をアサートするステップとの間のデッドバンド時間を提供するステップをさらに含む、項目２９に記載の方法。
（項目３３）
前記デッドバンド時間を提供するステップは、前記第２の出力をディアサートするステップの後、前記第１の出力のアサーションを遅延させるステップを含む、項目３２に記載の方法。
（項目３４）
前記デッドバンド時間を提供するステップは、前記第１の出力をディアサートするステップの後、前記第２の出力のアサーションを遅延させるステップを含む、項目３１に記載の方法。
（項目３５）
自動シャットダウンのアサーションに応じて、出力の全てを所定の論理レベルに強制するステップをさらに含む、項目２９に記載の方法。