(57)【特許請求の範囲】
【請求項１】
フレームまたはフィールド内の所定の領域毎の画素レベルを積算する積算手段と、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化する平均化手段と、前記積算手段の前記領域毎の積算結果を前記平均化手段の前記領域毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えたフリッカ検出装置であって、前記フリッカ判定手段は、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させるフリッカ検出装置。
【請求項２】
前記領域は１ラインである請求項１記載のフリッカ検出装置。
【請求項３】
前記領域はフレームまたはフィールド内のフリッカ成分がほぼ等しいとみなせる複数ラインである請求項１記載のフリッカ検出装置。
【請求項４】
前記平均化手段は、巡回型フィルタにより平均化を行う請求項１記載のフリッカ検出装置。
【請求項５】
前記平均化手段は、ＦＩＲフィルタにより平均化を行う請求項１記載のフリッカ検出装置。
【請求項６】
請求項１記載のフリッカ検出装置と、前記フリッカ検出装置の出力をもとに、映像信号を生成する撮像手段のシャッター速度を制御する制御信号、および前記映像信号のゲインを制御する制御信号を作成するフリッカ補正制御手段とを備えたフリッカ検出・補正装置。
【請求項７】
フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するフリッカ検出方法であって、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させるフリッカ検出方法。
【請求項８】
前記領域は１ラインである請求項７記載のフリッカ検出方法。
【請求項９】
前記領域はフレームまたはフィールド内のフリッカ成分がほぼ等しいとみなせる複数ラインである請求項７記載のフリッカ検出方法。
【請求項１０】
巡回型フィルタにより平均化を行う請求項７記載のフリッカ検出方法。
【請求項１１】
ＦＩＲフィルタにより平均化を行う請求項７記載のフリッカ検出方法。
【請求項１２】
請求項７記載のフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行うフリッカ検出・補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フリッカを検出し、補正する技術に関し、特にＭＯＳ型撮像素子のようなＸＹアドレス方式の撮像素子を用い、電源周波数で明るさが変動する照明光のもとで撮像された映像に発生するフリッカを検出し、補正することを可能としたフリッカ検出・補正装置に関する。
【０００２】
【従来の技術】
まず、図１９〜図２０を用いて、前記フリッカの発生する原理を説明する。
【０００３】
図１９は電源周波数が５０Hzの場合の、フリッカの発生原理を説明するための図である。
【０００４】
この図の（ａ）に示すような周波数が５０Hzの交流電源で蛍光灯などを点灯した場合、その照明光は電源電流の振幅が最も大きくなったときに最も明るくなるので、（ｂ）に示すように、電源周波数の２倍の周波数（ここでは１００Hz）で光量が変動する。
【０００５】
このように明るさが周期的に変動する蛍光灯の下で、ｌ／３０秒蓄積のＭＯＳ型撮像素子で撮像した場合の蓄積タイミングと撮像素子出力を（ｃ），（ｄ）に示す。この場合、（ｃ）に示すように、読み出し点Ａ１からＢ１までの入射光量を積分した値が撮像素子の第１ラインの出力信号になる。同様にして、読み出し点Ａ２からＢ２までの入射光量の積分が第２ラインの出力信号となり、以下最終ラインまで同様の結果となる。
【０００６】
このとき、入射される光量に対応して、撮像素子出力に（ｄ）に示すような変動が現れ、画面上で輝度レベルの変動となるため、フリッカとして認識される。フレーム周期が３０Hzの場合、３フレーム周期で照明の明るさの位相が揃うため、３フレーム周期毎の輝度レベルの変動となる。さらにＭＯＳ型撮像素子の場合は、（ｂ）に示したように、１ライン毎に蓄積タイミングが異なるため、１フレーム内にこのフリッカが現れ、画面上で黒い縞模様として認識されることになり、画質劣化を引き起こす。
【０００７】
図２０は、電源周波数が６０Hzの場合の、フリッカの発生原理を説明するための図である。
【０００８】
この図の（ａ）に示すように、周波数が６０Hzの交流電源で蛍光灯などを点灯した場合、５０Hzの場合と同様、（ｂ）に示すように、電源周波数の２倍の周波数（この場合は１２０Hz）で光量が変動する。
【０００９】
このように明るさが１２０Hzの周期で変動する蛍光灯の下で、１／５０秒蓄積のＭＯＳ型撮像素子で撮像した場合、（ｃ）に示すように読み出し点Ａ１からＢ１までの入射光量を積分した値が撮像素子の第１ラインの出力信号になる。同様にして、読み出し点Ａ２からＢ２までの入射光量の積分が第２ラインの出力信号となり、以下最終ラインまで同様の結果となる。
【００１０】
このとき、入射される光量に対応して、撮像素子出力に（ｄ）に示すような変動が現れ、画面上で輝度レベルの変動となるため、フリッカとして認識される。
【００１１】
電源周波数が６０Hzの場合は、フレーム周期が光量変動周期の整数倍であるため、５０Hzの場合に発生するようなフレーム毎の輝度レベルの変動は発生しない。しかし、電源周波数が６０Hz付近で変動すると、画面上の黒い縞模様がフレーム毎に動くように見え、画質劣化を引き起こす。さらにＭＯＳ型撮像素子の場合は、５０Hzの場合と同様に１ライン毎に蓄積タイミングが異なるため、１フレーム内にこのフリッカが現れ、画面上で黒い縞模様として認識されることになり、画質劣化を引き起こす。
【００１２】
次に、図２１を用いてフリッカを補正する原理を説明する。ここで、（ａ）〜（ｃ）は電源周波数が５０Hzの場合、（ｄ）〜（ｆ）は電源周波数が６０Hzの場合の図である。
【００１３】
電源周波数が５０Hzの場合は、（ａ）に示すように１／１００秒で照明の明るさが変動する。このとき、（ｂ）に示すように、シャッター速度（撮像素子の蓄積時間）を１／１００秒の整数倍（図示は２倍の例であるが、１倍または３倍でもよい）に設定する。このように設定すると、第１ラインの読み出しタイミング（Ａ１からＢ１）と、第２ラインの読み出しタイミング（Ａ２からＢ２）は、入射光量が同一となる。同様に、第３ライン以下最終ラインまで入射光量が同一となる。このため、（ｃ）に示すように、撮像素子出力は一定量となり、フリッカは発生しない。
【００１４】
また、電源周波数が６０Hzの場合は、５０Hzの場合と同様に、シャッター速度を１／１２０秒の整数倍（１倍〜４倍）に設定する。（ｅ）は１／１２０秒の２倍の１／６０秒に設定した場合を示している。この図に示すように、第１ラインの読み出しタイミング（Ａ１からＢ１）と、第２ラインの読み出しタイミング（Ａ２からＢ２）は、入射光量が同一となる。同様に、第３ライン以下最終ラインまで入射光量が同一となる。このため、撮像素子出力は一定量となり、フリッカは発生しない。
【００１５】
つまり、シャッター速度を電源周期の整数倍であり、かつフレーム周期以内に設定することで、フリッカの発生を抑圧しているわけである。
【００１６】
そして、このような補正原理に基づいてフリッカの補正を行う撮像装置としては、例えば特公平8-15324 号公報に記載されたものがあった。この撮像装置においては、撮像素子で生成された映像信号の現フィールドの積分結果と前フィールドの積分結果との差分結果を所定のしきい値と比較することでフリッカの有無を検出し、検出されたフリッカの有無に応じてシャッター速度を切り替える構成を有している。
【００１７】
【発明が解決しようとする課題】
しかしながら、前記従来の撮像装置では以下の（１）〜（４）に記載する問題点があった。
【００１８】
（１）現フィールドと前フィールドとの差分をとるため、ＭＯＳ型撮像素子を用いた場合に発生するフィールド（またはフレーム）内のフリッカを検出することができない。
【００１９】
（２）現フィールドと前フィールドとの差分をとるため、被写体の動きなどにより映像信号の輝度レベルに変動があった場合、それを誤ってフリッカと判定するおそれがあり、正確にフリッカを検出することができない。
【００２０】
（３）電源周波数が６０Hzの場合に発生するフリッカは、フィールド毎の変動が殆どないため、現フィールドと前フィールドとの差分をとることにより検出することはできない。このため、フリッカなしと判定してしまう。
【００２１】
（４）フリッカ補正のためにシャッター速度を１／１００秒または１／６０秒に設定すると、入射光量が大きくなったときに映像信号レベルが飽和してしまい、映像が表示されない。
【００２２】
本発明はこのような問題点に鑑みてなされたものであり、被写体の動きなどにより映像信号の輝度レベルに変動があった場合でも正確にフリッカを検出することが可能なフリッカ検出装置を提供することを目的とする。
【００２３】
また、電源周波数が６０Hzの場合に発生するフリッカの検出が可能なフリッカ検出装置を提供することを目的とする。
【００２４】
さらに、フリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することの可能なフリッカ検出・補正装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明のフリッカ検出装置は、フレームまたはフィールド内の所定の領域毎の画素レベルを積算する積算手段と、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化する平均化手段と、前記積算手段の前記領域毎の積算結果を前記平均化手段の前記領域毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えたフリッカ検出装置であって、前記フリッカ判定手段は、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させる。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が６０Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【００２６】
本発明のフリッカ検出・補正装置は、本発明のフリッカ検出装置と、前記フリッカ検出装置の出力をもとに、映像信号を生成する撮像手段のシャッター速度を制御する制御信号、および前記映像信号のゲインを制御する制御信号を作成するフリッカ補正制御手段とを備えた。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が６０Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【００２７】
本発明のフリッカ検出方法は、フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するフリッカ検出方法であって、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させる。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が６０Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【００２８】
本発明のフリッカ検出・補正方法は、本発明のフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行う。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が６０Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。なお、本発明はフレーム処理またはフィールド処理のいずれにも適用可能であるが、以下の説明はフレーム処理の場合について記載する。
【００３０】
（第１の実施の形態）
本発明の第１の実施の形態のフリッカ検出装置は、フレーム内の映像信号の画素レベルを１ライン毎に積算する積算手段と、現在のフレームおよび過去の複数フレームにわたって、各フレームの同一のラインに対し、前記１ライン毎の積算結果を平均化する平均化手段と、前記積算手段の１ライン毎の積算結果を前記平均化手段の１ライン毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えている。
【００３１】
図１は、本発明の第１の実施の形態のフリッカ検出装置の構成を示すブロック図である。このフリッカ検出装置は、積算手段１と、積算手段１の出力が入力される記憶手段２と、積算手段１の出力および記憶手段２の出力が入力される平均化手段３と、積算手段１の出力および平均化手段３の出力が入力される除算手段４と、除算手段４の出力が入力されるフリッカ判定手段５とから構成されている。ここで、積算手段１、平均化手段３、除算手段４、およびフリッカ判定手段５は、ハードロジック、ＤＳＰ、またはコンピュータによるソフト処理のいずれを用いて実現しても良い。
【００３２】
積算手段１には、図示されていないＭＯＳ型撮像素子で撮像された有効走査期間の映像信号が入力される。この映像信号は明るさが５０Hzまたは６０Hzで変動する光源の下で生成されたものである。積算手段１は１フレームの有効走査期間の映像信号の画素をライン毎に加算または平均化する。図２（ａ）に示すように、第ｎフレームの第ｉラインの画素レベルをライン毎に加算または平均化した結果をＳＵＭn,iと記述する。したがって、映像信号の１フレームが４８０ラインで構成されている場合には、ｉ＝１〜４８０について、ＳＵＭn,1〜ＳＵＭn,480を演算する。
【００３３】
記憶手段２は、積算手段１の出力を一時的に予め定められたフレーム分記憶する。平均化手段３は、積算手段１から出力されたＳＵＭn,iと、ＳＵＭn,iが出力される以前に積算手段１から出力され、記憶手段２に記憶されていたＳＵＭn-1,i、ＳＵＭn-2,i、ＳＵＭn-3,iとの加算または平均化を行う。ここで、ＳＵＭn-1,i、ＳＵＭn-2,i、ＳＵＭn-3,iは、図２（ｂ）に示すように、それぞれ第ｎ−１フレーム、第ｎ−２フレーム、第ｎ−３フレームの第ｉラインにおける画素レベルを加算または平均化したものである。この場合、記憶手段２は積算手段１の出力を３フレーム分蓄積している。ここで、ＳＵＭn,iと、ＳＵＭn-1,iと、ＳＵＭn-2,iと、ＳＵＭn-3,iとを加算または平均化した値をＡＶＥn,iと記述する。なお、ここでは過去の３フレーム分との加算または平均化を行ったが、２フレーム分以上であればよい。
【００３４】
除算手段４は、積算手段１の出力であるＳＵＭn,iと平均化手段３の出力であるＡＶＥn,iとを用いてＳＵＭn,i／ＡＶＥn,iを算出する。フリッカ判定手段５は除算手段２の出力を用いてフリッカの有無を判定する。図３にフリッカ判定手段５の構成例を示す。このフリッカ判定手段５は、除算手段４の出力が入力されるＤＦＴ（Discrete Fourier Transform：離散フーリエ変換）手段21と、その出力をしきい値処理してフリッカの有無を判定するしきい値処理手段22とから構成されている。
【００３５】
図４（ａ）は、除算手段４の出力であるＳＵＭn,i／ＡＶＥn,iを波形で示した一例である。ここで、横軸はライン数、すなわちｉであり、縦軸は除算結果のレベル、すなわちＳＵＭn,i／ＡＶＥn,iを示している。
【００３６】
図４（ｂ）はＤＦＴ手段21の出力の一例である。ここで、横軸は周波数、縦軸は周波数成分のレベルの大きさを示している。そして、５０Hzの周波数成分を検出するために、５０Hz用のＤＦＴ演算を行ったときの周波数成分レベルが図中のＦ50であり、６０Hzの周波数成分を検出するために、６０Hz用のＤＦＴ演算を行ったときの周波数成分レベルが図中のＦ60である。
【００３７】
しきい値処理手段22では、ＤＦＴ部21の出力に対して、４つのしきい値、TH50-ON、TH60-ON、TH50-OFF、TH60-0FFを予め設定しておく。これらのしきい値には、TH50-ON＞TH50-OFF、TH60-ON＞TH60-0FFの関係が成り立つ。そのしきい値と、前述した５０Hzの周波数成分および６０Hzの周波数成分とを比較し、その大小関係により、フリッカの有無の判定を行う。
【００３８】
すなわち、
Ｆ50＜TH50-OFFかつＦ60＜TH60-0FF
のときフリッカ無しと判定し、
α×Ｆ60＜Ｆ50かつＦ50＞TH50-ONのとき
５０Hzのフリッカ有りと判定し、
β×Ｆ50＜Ｆ60かつＦ60＞TH60-ONのとき
６０Hzのフリッカ有りと判定し、
上記以外の場合は不明と判定する。
【００３９】
上記の判定式において、αは５０Hzのフリッカ検出用の重み係数、βは６０Hzのフリッカ検出用の重み係数である。これらの係数はいずれも１より十分大きな値に設定されているので、５０Hz（または６０Hz）の周波数成分が６０Hz（または５０Hz）の周波数成分よりも予め設定された重み係数倍より大きい場合に、５０Hz（または６０Hz）のフリッカが有ると判定していることになる。これによって、被写体のパターンによるフレーム内の輝度レベルの変化がフリッカと判定されるおそれを低減している。
【００４０】
このように、本発明の第１の実施の形態によれば、現在のフレームおよび過去の複数フレームの平均値をフリッカ有無の判定に用いているので、被写体の動きなどによる輝度レベルの変動に影響されずにフリッカ検出が可能となり、かつフレーム毎の変動の少ない６０Hzのフリッカも検出可能となる。
【００４１】
なお、上記の実施の形態では、積算手段１においてフレーム内の全ラインについて積算しているが、フリッカ成分の周期に対して十分に短い間隔で間引きしたラインに対して積算を行っても良い。この場合は、積算手段以降の平均化、除算、およびフリッカ検出手段も間引きしたラインの信号に対して処理を行う。このように構成することで、記憶手段２の容量を削減することができる。
【００４２】
（第２の実施の形態）
本発明の第２の実施の形態のフリッカ検出装置では、積算手段が映像信号の画素レベルを１ライン毎に積算する代わりに、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン毎に積算するように構成した。積算手段の積算演算の内容以外は第１の実施の形態と同様である。
【００４３】
図５は、本発明の第２の実施の形態における積算手段の積算演算を説明するための図である。この図に示すように、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン（ここでは、第ｉライン、第ｉ＋１ライン、第ｉ＋２ラインの計３ライン）の全有効画素のレベルを加算または平均化している。ここで、第ｎフレームの第ｉライン、第ｉ＋１ライン、第ｉ＋２ラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,Iと記述する。そして、第ｎフレームの第ｉ＋３ライン、第ｉ＋４ライン、第ｉ＋５ラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,I+1と記述する。
【００４４】
本発明の第２の実施の形態では、フリッカ成分がほぼ等しいとみなせる複数ライン毎の画素データを積算し、それを現在のフレームおよび過去の複数フレームにわたって平均化した値をもとにフリッカの有無を判定しているため、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。また、積算結果ＳＵＭn,Iの数が第１の実施の形態の積算結果ＳＵＭn,iの１／３となるため、記憶手段２の容量を１／３に削減することができる。
【００４５】
なお、以上の説明では、第ｎフレームの第ｉ＋３ライン、第ｉ＋４ライン、第ｉ＋５ラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,I+1としたが、積算するラインを重複させ、第ｎフレームの第ｉ＋１ライン、第ｉ＋２ライン、第ｉ＋３ラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,I+1としてもよい。
【００４６】
本実施の形態は、特に色フィルタを用いた撮像素子にて撮像された信号に有効である。図６に単板撮像素子用色フィルタの配列の様子を示す。ここで、（ａ）は補色フィルタ配列であり、（ｂ）は原色フィルタの一種であるベイヤー配列の一部を示したものである。これらの図に示すように、撮像素子の画素毎にそれぞれ異なる色フィルタが貼られている。
【００４７】
図６（ａ）に示す補色フィルタでは、シアンＣｙと黄色Ｙｅとが１画素ずつ交互に配列されたラインと、マゼンタＭｇと緑Ｇとが１画素ずつ交互に配列されたラインとが、１ラインずつ交互に配列されている。この色フィルタを用いた撮像素子の出力の２ラインを加算する際に、点線で囲んだ４画素を１ブロックとし、同じブロックを複数個積算する。１ブロック内の信号は、
Ｃｙ＋Ｍｇ＋Ｙｅ＋Ｇ＝２Ｒ＋３Ｇ＋２Ｂ・Ｙ
となり、ほぼ輝度信号Ｙと同じ信号が得られる。この輝度信号に近い信号がいくつも積算された信号を用いることにより、輝度信号を用いてフリッカ検出ができるため、精度の高いフリッカ検出が可能となる。
【００４８】
次に、図６（ｂ）に示すベイヤー配列の場合は、赤Ｒと緑Ｇとが１画素ずつ交互に配列されたラインと、緑Ｇと青Ｂとが１画素ずつ交互に配列されたラインとが、１ラインずつ交互に配列されている。この色フィルタを用いた撮像素子の出力の２ラインを加算する際に、点線で囲んだ４画素を１ブロックとし、同じブロックを複数個積算する。１ブロック内の信号は、
Ｒ＋Ｇ＋Ｇ＋Ｂ＝Ｒ＋２Ｇ＋Ｂ・Ｙ
となり、ほぼ輝度信号Ｙと同じ信号が得られる。この輝度信号に近い信号がいくつも積算された信号を用いることにより、輝度信号を用いてフリッカ検出ができるため、精度の高いフリッカ検出が可能となる。
【００４９】
このように、本発明の第２の実施の形態によれば、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン毎に処理を行うことにより、第１の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【００５０】
（第３の実施の形態）
本発明の第３の実施の形態のフリッカ検出装置では、積算手段が映像信号の画素レベルを１ライン毎に積算する代わりに、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎に積算するように構成した。積算手段の積算演算の内容以外は第１の実施の形態と同様である。
【００５１】
図１９（ｄ）と図２０（ｄ）に示したように、５０Hzの場合、撮像素子出力には１フレーム内に３＋１／３個の周期的なレベル変動があり、６０Hzの場合には４個の周期的なレベル変動がある。
【００５２】
そこで、本発明の第３の実施の形態では、図７に示すように、前記周期的なレベル変動における同一位相を有するライン（フレーム内のフリッカ成分のビート周期における同一位相を有する複数のライン）である第ｊライン、第ｊ＋ｐライン、第ｊ＋２ｐラインの全有効画素のレベルを加算または平均化している。ここで、第ｎフレーム第ｊライン、第ｊ＋ｐライン、第ｊ＋２ｐラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,Jと記述する。そして、第ｎフレームの第ｊ＋１ライン、第ｊ＋１＋ｐライン、第ｊ＋１＋２ｐラインの全有効画素のレベルを加算または平均化した値をＳＵＭn,J+1と記述する。
【００５３】
本発明の第３の実施の形態では、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎の画素データを積算し、それを現在のフレームおよび過去の複数フレームにわたって平均化した値をもとにフリッカの有無を判定しているため、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。また、積算結果ＳＵＭn,Jの数が第１の実施の形態の積算結果ＳＵＭn,iの１／３となるため、記憶手段２の容量を１／３に削減することができる。
【００５４】
このように、本発明の第３の実施の形態によれば、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎に処理を行うことにより、第１の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【００５５】
（第４の実施の形態）
本発明の第４の実施の形態のフリッカ検出装置では、平均化手段として巡回型フィルタを用いたものである。平均化手段以外の構成要素は第１の実施の形態と同様である。
【００５６】
図８は、本発明の第４の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図である。この平均化手段は、図１における積算手段１の出力ＳＵＭn,iに（１−ｋ）を乗算する乗算器31と、乗算器31の出力と、後述する乗算器34の出力とを加算する加算器32と、加算器32の出力を一時的に蓄積するメモリ33と、メモリ33の出力であるＡＶＥn,iにｋを乗算する乗算器34とから構成されている。ここで、ｋ（０≦ｋ≦１）は予め設定されている巡回係数である。
【００５７】
図８において、乗算器31は積算手段１の出力であるＳＵＭn,iを入力し、それを（１−ｋ）倍して加算器32へ出力する。メモリ33は加算器32の出力を１フレーム分記憶し、ＡＶＥn,iを出力する。乗算器34はメモリ33の出力をｋ倍して加算器32へ出力する。加算器32は乗算器31の出力である（１−ｋ）×ＳＵＭn,iと、乗算器34の出力であるｋ×ＡＶＥn,iとを加算してメモリ33へ出力する。
【００５８】
したがって、この平均化手段の入力をＳＵＭn,iと出力ＡＶＥn,iとは、
ＡＶＥn,i＝（１−ｋ）×ＳＵＭn,i＋ｋ×ＡＶＥn-1,i
＝（１−ｋ）×ＳＵＭn,i＋ｋ×（１−ｋ）×ＳＵＭn-1,i＋ｋ2×（１−ｋ）×ＳＵＭn-2,i＋・・・
の関係式を満たしている。また、メモリ33は図１の記憶手段２として機能している。
【００５９】
このように、本発明の第４の実施の形態では、巡回型フィルタを用いて過去の無限大のフレームで平均化することより、第１の実施の形態の効果を加え、より安定した値で除算できるため、被写体の動きなどによる輝度レベルの変動に影響されずにフリッカ検出が可能となる。また、無限大のフレームの平均化を１フレーム分のメモリを用いて実現できるため、メモリの容量を少なくすることができる。
【００６０】
（第５の実施の形態）
本発明の第５の実施の形態のフリッカ検出装置は、平均化手段としてＦＩＲ（Finite Impulse Response ）フィルタを用いたものである。平均化手段以外の構成要素は第１の実施の形態と同様である。
【００６１】
図９は、本発明の第５の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図である。この平均化手段は、それぞれ積算手段１または記憶手段２の出力であるＳＵＭn,i、ＳＵＭn-1,i、ＳＵＭn-2,i、ＳＵＭn-3,iに対して、フィルタ係数αn、αn-1、αn-2、αn-3を乗算する乗算器35、36、37、38と、乗算器35、36、37、38の出力を加算する加算器39とから構成されている。
【００６２】
以上の構成を有する平均化手段の入力と出力ＡＶＥn,iとは、
ＡＶＥn,i＝αn×ＳＵＭn,i＋αn-1×ＳＵＭn-1,i＋αn-2×ＳＵＭn-2,i＋αn-3×ＳＵＭn-3,i
の関係式を満たしている。
【００６３】
図２０を参照しながら説明したように、電源周波数が６０Hz付近、映像信号のフレーム周期が１／３０秒の場合、フレーム毎のフリッカ成分は緩やかに変化する。この緩やかな変動にも対応できるような特性でフィルタをかけることにより、電源周波数が６０Hz付近の場合でも精度の良いフリッカ検出が可能となる。
【００６４】
このように、本発明の第５の実施の形態ではＦＩＲフィルタを用いて平均化するので、第１の実施の形態の効果に加え、所望の特性で平均化でき、精度の高いフリッカ検出が可能となる。
【００６５】
（第６の実施の形態）
本発明の第６の実施の形態のフリッカ検出装置では、図１の除算手段４に相当する除算手段ブロックが、光源の電源周波数と映像信号のフレーム周波数とで定まるフリッカの周期毎に、同一ラインの積算手段１の出力、平均化手段３の出力をそれぞれを加算した後、除算し、フリッカの有無の判定を行う。除算手段ブロック以外の構成要素は第１の実施の形態と同様である。
【００６６】
図１０は本発明の第６の実施の形態のフリッカ検出装置における除算手段ブロックの構成を示す図である。この除算手段ブロックは、図１における積算手段１の出力ＳＵＭn,iを一時的に蓄積するフレームメモリ41と、フレームメモリ41に過去（ここでは３フレーム前）に蓄積され、ＳＵＭn,iの入力と同時に読み出されるＳＵＭn-3,iと、積算手段１の出力ＳＵＭn,iとを加算する第１の加算部42と、図１における平均化手段３の出力であるＡＶＥn,iを一時的に蓄積するフレームメモリ43と、フレームメモリ43に過去（ここでは３フレーム前）に蓄積され、ＡＶＥn,iの入力と同時に読み出されるＡＶＥn-3,i と、平均化手段３の出力ＡＶＥn,iとを加算する第２の加算部44と、第１の加算部42の加算出力を第２の加算部44の加算出力で除算する除算部45とから構成されている。
【００６７】
以上の構成を有する除算手段ブロックの出力信号は、
（ＳＵＭn,i＋ＳＵＭn-3,i）／（ＡＶＥn,i＋ＡＶＥn-3,i）
となる。
【００６８】
図１９を参照しながら説明したように、電源周波数が５０Hz、映像素子の蓄積期間（＝映像信号のフレーム周期）が１／３０秒の場合、フリッカ成分は３フレームの周期を有するため、積算手段１の出力、平均化手段４の出力のそれぞれを３フレーム前のものと加算した後、除算することにより、被写体のパターンによる輝度変動の影響が低減され、安定した値で除算できるため精度の高いフリッカ検出が可能となる。
【００６９】
なお、ここでは３フレーム前のものと加算する場合を例示したが、このフレーム数は光源の電源周波数と映像信号のフレーム周波数との関係で定まる値であって、３フレームに限定されるものではない。
【００７０】
また、除算手段ブロックを図１１のように構成することにより、積算手段１の出力、平均化手段４の出力のそれぞれを３フレーム前の値と単純に加算するのではなく、巡回係数ｋ（０≦ｋ≦１）の巡回型フィルタを通した３フレーム前の値を加算してもよい。この場合、除算手段の出力信号は、
｛（１−ｋ）×ＳＵＭn,i＋ｋ×ＳＵＭn-3,i｝／｛（１−ｋ）×ＡＶＥn,i＋ｋ×ＡＶＥn-3,i｝
となる。
【００７１】
このように、本発明の第６の実施の形態では、積算手段の積算結果および平均化手段の平均化結果をそれぞれ３フレーム前の値と加算した後に除算することにより、より安定した値で除算できる。このため、第１の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、特に５０Hzのフリッカに対して精度の高いフリッカ検出が可能となる。
【００７２】
（第７の実施の形態）
本発明の第７の実施の形態のフリッカ検出装置では、図１の除算手段４に相当する除算手段ブロックは、現在のフレームと、光源の電源周波数と映像信号のフレーム周波数とで定まる数の過去のフレームに対して、同一ラインの積算手段１の出力、平均化手段３の出力をそれぞれを加算した後、除算し、フリッカの有無の判定を行う。除算手段ブロック以外の構成要素は第１の実施の形態と同様である。
【００７３】
図１２は、本発明の第７の実施の形態における除算手段ブロックの構成を示す図である。この除算手段ブロックは、図１における積算手段１の出力ＳＵＭn,iを一時的に蓄積するフレームメモリ61と、フレームメモリ61に過去（ここでは２フレーム前と１フレーム前）に蓄積され、ＳＵＭn,iの入力と同時に読み出されるＳＵＭn-2,i およびＳＵＭn-1,iと、積算手段１の出力ＳＵＭn,iとを加算する第１の加算部62と、図１における平均化手段３の出力であるＡＶＥn,iを一時的に蓄積するフレームメモリ63と、フレームメモリ63に過去（ここでは２フレーム前と１フレーム前）に蓄積され、ＡＶＥn,iの入力と同時に読み出されるＡＶＥn-2,iおよびＡＶＥn-1,iと、平均化手段３の出力ＡＶＥn,iとを加算する第２の加算部64と、第１の加算部62の加算出力を第２の加算部64の加算出力で除算する除算部65とから構成されている。ここで、積算手段１に入力される映像信号は、電源周波数が６０Hzの光源の下、蓄積期間が１／３０秒の撮像素子により生成されたものである。
【００７４】
以上の構成を有する除算手段ブロックの出力信号は、
（ＳＵＭn,i＋ＳＵＭn-1,i＋ＳＵＭn-2,i）／（ＡＶＥn,i＋ＡＶＥn-1,i＋ＡＶＥn-2,i）
となる。
【００７５】
図２０を参照しながら説明したように、電源周波数が６０Hz、映像素子の蓄積期間（＝映像信号のフレーム周期）が１／３０秒の場合、フレーム周期が光量変動周期の整数倍であるため、５０Hzの場合に発生するようなフレーム毎の輝度レベルの変動は発生しない。しかし、電源周波数が６０Hz付近で変動すると、画面上の黒い縞模様がフレーム毎に動くように見え、画質劣化を引き起こす。
【００７６】
そこで、本実施の形態では、同一ラインの積算手段１の出力と平均化手段３の出力のそれぞれを現フレームと過去の複数フレーム（図では２フレーム）に対して加算した後、除算する。電源周波数が６０Hz付近で変動した場合、時間的に近傍のフレーム（ここでは前フレームと前々フレーム）の映像信号のレベルは緩やかに変化するから、それらのフレームにおける同一ラインの映像信号のレベルはほぼ等しい。したがって、現フレームを含めて３フレーム分に対し、同一ラインの積算手段１の出力および平均化手段３の出力をそれぞれ加算し、加算結果を除算することにより、より安定した値で除算が可能となり、フリッカ検出精度が高くなる。
【００７７】
なお、ここでは現フレームを含めて３フレーム分を加算する場合を例示したが、このフレーム数は光源の電源周波数と映像信号のフレーム周波数との関係で定まる値であって、３フレームに限定されるものではない。
【００７８】
このように、本発明の第７の実施の形態では、積算手段の積算結果および平均化手段の平均化結果のそれぞれをフレーム毎に発生するフリッカ成分がほぼ等しいフレーム数加算した後に除算することにより、より安定した値で除算できる。このため、第１の実施の形態の効果を加え、被写体のパターンによる輝度変動の影響が低減され、特に６０Hzのフリッカに対して精度の高いフリッカ検出が可能となる。
【００７９】
（第８の実施の形態）
本発明の第８の実施の形態では、図１の除算手段４とフリッカ判定手段５との間に、フリッカ成分のビート周期における同一位相を有する複数のラインに対する除算結果を平均化する手段を付加したものである。
【００８０】
図１３は、本発明の第８の実施の形態における平均化ブロックの構成を示す図である。この平均化ブロックは、図１の除算手段４から入力されるＳＵＭn,i／ＡＶＥn,iを一時的に１フレーム分蓄積するメモリ72と、前記ＳＵＭn,i／ＡＶＥn,iとメモリ72の読み出し出力とから、フリッカ成分のビート周期における同一位相を有する３本のライン（図７に示した第ｊライン、第ｊ＋ｐライン、第ｊ＋２ｐラインに相当）に対する除算結果を平均化する平均化手段73とから構成されている。
【００８１】
以上の構成を有する平均化ブロックの出力信号は、
｛（ＳＵＭn,j／ＡＶＥn,j）＋（ＳＵＭn,j+p／ＡＶＥn,j+p）＋（ＳＵＭn,j+2p／ＡＶＥn,j+2p）｝×１／３
となる。
【００８２】
なお、平均化手段73は、フリッカ成分のビート周期における同一位相にあるラインの除算結果に対し、１フレーム内でメディアンフィルタをかけてもよい。メディアンフィルタとは、複数の値を大きい順に並べ、中央値を出力するフィルタのことである。
【００８３】
このように、本発明の第８の実施の形態によれば、除算結果を、フリッカ成分のビート周期における同一位相を有する複数のラインに対して平均化しているので、第１の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【００８４】
（第９の実施の形態）
本発明の第９の実施の形態のフリッカ検出装置では、第１の実施の形態におけるフリッカ判定手段５のしきい値を、撮像素子のシャッター速度に応じて変化させる。フリッカ判定手段５以外の部分の構成要素は第１の実施の形態と同様である。
【００８５】
図１４は、本発明の第９の実施の形態のフリッカ検出装置におけるフリッカ判定手段５の構成を示す図である。このフリッカ判定手段５は、ＤＦＴ手段81と、その出力をしきい値処理してフリッカの有無を識別するしきい値処理手段82とから構成される。
【００８６】
ＤＦＴ手段81は、第１の実施の形態で示したＤＦＴ手段21と同じ構成を有し、同じ処理を行う。しきい値処理手段82は、図４と同様な４種類のしきい値を設定する際に、映像信号を撮像したときのシャッター速度に応じて、しきい値を変化させる。
【００８７】
図１５（ａ）は、シャッター速度が速い場合の、除算手段４の出力であり、この出力をＤＦＴ処理したものが図１５（ｂ）である。また、図１５（ｃ）はシャッター速度が遅い場合の，除算手段４の出力であり、この出力をＤＦＴ処理したものが図１５（ｄ）である。
【００８８】
図１５（ｂ）と図１５（ｄ）を比較して分かるように、同じ映像を撮像した際に、シャッター速度が速いとフリッカ成分が大きく、シャッター速度が遅いとフリッカ成分が小さい。そこで、本実施の形態では、シャッター速度が遅いときはしきい値を小さく設定し、シャッター速度が速いときにはしきい値を大きく設定することにより、シャッター速度を変化させても、フリッカ成分を精度良く検出できるようにした。
【００８９】
このように、本発明の第９の実施の形態のフリッカ検出装置では、撮像素子のシャッター速度に応じてフリッカ判定手段のしきい値を変化させることにより、第１の実施の形態の効果に加え、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【００９０】
（第１０の実施の形態）
本発明の第１０の実施の形態のフリッカ検出・補正装置では、第１〜第９の実施の形態のフリッカ検出装置の出力をもとに、撮像素子のシャッター速度、および撮像素子で生成された映像信号のゲインを制御する。
【００９１】
図１６は、本発明の第１０の実施の形態のフリッカ検出・補正装置を備えた撮像装置の構成を示すブロック図である。このフリッカ検出・補正装置は、撮像装置の一部として構成されている。
【００９２】
この撮像装置は、ＭＯＳ型撮像素子などの撮像手段93と、撮像手段93で生成された映像信号のレベルを制御するＡＧＣ増幅手段94と、ＡＧＣ増幅手段94の出力をデジタル化するＡＤ変換手段95と、撮像手段93を駆動する駆動手段96と、ＡＤ変換手段95の出力からフリッカを検出するフリッカ検出手段91と、フリッカ検出手段91のフリッカ検出出力と、ＡＤ変換手段95の出力とを用いて、撮像素子93のシャッター速度制御信号、およびＡＧＣ増幅手段94ＡＧＣゲイン制御信号を作成するフリッカ補正制御手段92とから構成されている。ここで、フリッカ検出手段91と、フリッカ補正制御手段92とにより、フリッカ検出・補正装置が構成されている。
【００９３】
撮像装置において、撮像手段93は、明るさが周期的に変化する光源の下で被写体を撮像し、映像信号を生成する。撮像手段93は駆動手段96により駆動される。ＡＧＣ増幅手段94は、後述するＡＧＣゲイン制御信号に従ってゲインが制御され、入力映像信号のレベルを制御する。ＡＤ変換手段95は、ＡＧＣ増幅手段94から出力される映像信号をデジタル映像信号に変換する。フリッカ検出手段91は、第１乃至第９の実施の形態で示したフリッカ検出手段と同様な構成を有しており、ＡＤ変換手段95の出力であるデジタル映像信号を用いてフリッカ検出を行う。フリッカ補正制御手段92は、フリッカ検出手段91の出力と、ＡＤ変換手段95の出力とを用いて、シャッター速度制御信号を作成して駆動手段96に供給するとともに、ＡＧＣゲイン制御信号を作成してＡＧＣ増幅手段94に供給する。
【００９４】
フリッカ補正制御手段92は図１７に示すフローチャートに従って下記処埋を行う。
【００９５】
（１）電源投入時にmode＝５０に初期設定する（ステップＳ１→Ｓ２）。以後、下記（２）〜（７）のループ動作を行う。
【００９６】
（２）映像信号レベルを取得する（ステップＳ３）。
【００９７】
（３）映像信号レベルとmodeに従って、自動ゲイン制御信号とシャッター速度を設定する（ステップＳ４）。
【００９８】
（４）フリッカ検出結果を取得する（ステップＳ５）。
【００９９】
（５）フリッカ検出結果より、５０Hzのフリッカ有りの場合は、mode＝５０に設定する（ステップＳ６→Ｓ８）。
【０１００】
（６）フリッカ検出結果より、６０Hzのフリッカ有りの場合は、mode＝６０に設定する（ステップＳ６→Ｓ７→Ｓ９）。
【０１０１】
（７）フリッカ検出結果より、フリッカ無しあるいは不明の場合は、modeを保持する（ステップＳ６→Ｓ７→Ｓ１０）。
【０１０２】
次に、ＡＧＣゲイン、およびシャッター速度の設定方法について図１８を用いて説明する。この図の（ａ）は光量に応じたＡＧＣゲインの設定値を示したものであり、（ｂ）は光量に応じた、mode＝５０の場合のシャッター速度の設定値を示したものである。映像信号レベルは撮像時の光量に比例するため、シャッター速度とＡＧＣを制御することにより、光量が変動しても映像信号レベルを一定に保つようにしている。
【０１０３】
まず、光量に応じて、ＡＧＣゲインを図１８（ａ）のように制御する。ここで、MINはＡＧＣゲインの取り得る範囲の最小値であり、MAXは最大値である。
【０１０４】
光量が少ない場合、シャッター速度はフレーム周波数（この場合は３０Hz）と光源の電源周波数（この場合は５０Hz）とに応じて決まる、フリッカの発生しない最も遅いシャッター速度、すなわち電源周波数の整数倍でかつフレーム周波数以下の最も遅い速度である３／１００秒とする。
【０１０５】
光量が大きくなるにつれて、ＡＧＣゲインを徐々に下げていき、MINをとったら、シャッター速度を電源周波数の整数倍でかつ現在値よりも速い速度（２／１００秒）に設定する。同時に、ＡＧＣ利得をMINに対し、シャッター速度の変化量の比率の逆数である３／２倍変化させる。このように、シャッター速度とＡＧＣゲインとを連動制御することで、シャッター速度が変化した際に映像レベルが急激に変化することを回避し、画質劣化を防止する。
【０１０６】
光量が十分大きくなり、シャッター速度がフリッカの発生しない最も速い速度（５０Hzの場合には１／１００秒）となり、かつＡＧＣゲインがMINになったら、光量に比例して、シャッター速度を速くしていく。このとき、ＡＧＣゲインはMINに固定する。このように設定することで、光量が高くなっても映像信号レベルが飽和することがなくなるため、ダイナミックレンジが広がり、映像が表示されるようになる。
【０１０７】
１／１００秒とそれ以上の値（例えば１／２５０秒）との間は、頻繁に往復しないように、ヒステリシスを持たせておくことが好適である。
【０１０８】
以上は、電源周波数が５０Hzの場合のシャッター速度であったが、電源周波数が６０Hzの場合も同様に、電源周波数の整数倍、すなわち１／１２０秒、２／１２０秒、３／１２０秒、・・・に設定すればよい。
【０１０９】
なお、図１６ではＡＧＣ増幅手段94はアナログ映像信号のレベルを制御しているが、図１６のＡＧＣ増幅手段94に代えて、ＡＤ変換手段95の後段にデジタルＡＧＣ増幅手段を設け、デジタル的にゲイン制御を行う構成にしても良い。
【０１１０】
このように本発明の第１０の実施の形態によれば、第１〜第９の実施の形態で示した、５０Hz、６０Hzのフリッカを精度良く検出できるフリッカ検出装置を用いて検出されたフリッカ周波数と、入力映像信号レベルとに応じて、撮像素子のシャッター速度、および映像信号のゲインを制御することにより、精度の高いフリッカ補正が可能となる。また、シャッター速度の変化と同時に、映像信号のゲインを前記変化量の逆数分変化させることにより、シャッター速度の変化によって輝度レベルが急激に変化することを回避し、画質劣化を防止することが可能となる。さらに、入射光量が大きくなった場合でも、映像が表示されなくなる状態を回避することができる。
【０１１１】
なお、上記各実施の形態では、平均化手段において現在のフレームと過去の複数フレームとを平均化したが、現在のフレームを用いず、過去の複数フレームだけを平均化しても同様な効果が得られる。
【０１１２】
また、上記実施の形態では、ＭＯＳ型撮像素子で生成された映像信号からフリッカを検出し、補正する場合について説明したが、本発明はＣＣＤ型撮像素子で生成された映像信号に対しても同様にしてフリッカ検出・補正を行うことが可能である。
【０１１３】
【発明の効果】
以上のように、本発明のフリッカ検出装置およびフリッカ検出方法によれば、フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するときに、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させることにより、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が６０Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【０１１４】
さらに、本発明のフリッカ検出・補正装置およびフリッカ検出・補正方法によれば、本発明のフリッカ検出装置およびフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行うことにより、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が６０Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のフリッカ検出装置の構成を示すブロック図、
【図２】図１における積算手段と平均化手段の演算を説明するための図、
【図３】図１におけるフリッカ判定手段の構成例を示す図、
【図４】図１における除算手段およびＤＦＴ手段の出力の一例を示す図、
【図５】本発明の第２の実施の形態のフリッカ検出装置における積算手段の演算を説明するための図、
【図６】本発明の第２の実施の形態のフリッカ検出装置の映像信号源の撮像素子に用い
る色フィルタの配列の例を示す図、
【図７】本発明の第３の実施の形態のフリッカ検出装置における積算手段の演算を説明するための図、
【図８】本発明の第４の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図、
【図９】本発明の第５の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図、
【図１０】本発明の第６の実施の形態のフリッカ検出装置における除算手段ブロックの構成を示す図、
【図１１】本発明の第６の実施の形態のフリッカ検出装置における除算手段ブロックの別の構成を示す図、
【図１２】本発明の第７の実施の形態における除算手段ブロックの構成を示す図、
【図１３】本発明の第８の実施の形態における除算手段ブロックの構成を示す図、
【図１４】本発明の第９の実施の形態のフリッカ検出装置におけるフリッカ判定手段ブロックの構成を示す図、
【図１５】図１３のフリッカ判定手段ブロックにおけるＤＦＴ手段およびしきい値処理手段の出力波形の例を示す図、
【図１６】本発明の第１０の実施の形態のフリッカ検出・補正装置を備えた撮像装置の構成を示すブロック図、
【図１７】図１５におけるフリッカ補正制御手段の処理を示すフローチャート、
【図１８】図１５におけるフリッカ補正制御手段の動作を説明するための図、
【図１９】電源周波数が５０Hzの場合の、フリッカの発生原理を説明するための図、
【図２０】電源周波数が６０Hzの場合の、フリッカの発生原理を説明するための図、
【図２１】フリッカを補正する原理を説明するための図である。
【符号の説明】
１  積算手段
２  記憶手段
３、73  平均化手段
４、45、65、71  除算手段
５  フリッカ判定手段
21、81  ＤＦＴ手段
22、82  しきい値処理手段
31、34、35〜38、51、54、55、58  乗算器
32、39、52、56  加算器
33、41、43、53、57、61、63、72  メモリ
42、44、62、64  加算手段
59  除算器
91  フリッカ検出手段
92  フリッカ補正制御手段
【図１】
0003539901.tif 000002
【図２】
0003539901.tif 000003
【図３】
0003539901.tif 000004
【図４】
0003539901.tif 000005
【図５】
0003539901.tif 000006
【図６】
0003539901.tif 000007
【図７】
0003539901.tif 000008
【図８】
0003539901.tif 000009
【図９】
0003539901.tif 000010
【図１０】
0003539901.tif 000011
【図１１】
0003539901.tif 000012
【図１２】
0003539901.tif 000013
【図１３】
0003539901.tif 000014
【図１４】
0003539901.tif 000015
【図１５】
0003539901.tif 000016
【図１６】
0003539901.tif 000017
【図１７】
0003539901.tif 000018
【図１８】
0003539901.tif 000019
【図１９】
0003539901.tif 000020
【図２０】
0003539901.tif 000021
【図２１】
0003539901.tif 000022