【手続補正書】
【提出日】平成29年4月24日(2017.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動サンプリング回路であって、
一対の入力段であって、各々が、差動入力信号に結合されるサンプリングスイッチと、前記サンプリングスイッチに直列に結合される入力と出力とを有するサンプリングキャパシタと、ブースト回路とを有し、各サンプリングスイッチが、前記入力信号に結合されるゲートと、前記入力信号に結合されるドレインと、前記サンプリングキャパシタの前記入力に結合されるソースとを有する電界効果トランジスタであり、各ブースト回路が前記入力信号と前記電界効果トランジスタの前記ゲートとの間に結合される、前記一対の入力段と、
前記サンプリングキャパシタの前記出力間で前記入力段をシャントするパススルー（ｐａｓｓ−ｔｈｒｏｕｇ）ネットワークであって、線形領域において動作する複数の電界効果トランジスタを含む、前記パススルーネットワークと、
前記パススルーネットワークに並列に結合される相殺ネットワークであって、飽和領域において動作する複数の電界効果トランジスタを含む、前記相殺ネットワークと、
を含む、差動サンプリング回路。
【請求項２】
請求項１に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第１の電圧源に結合される第１の電流源と、
前記第１の電流源と前記入力段の一方からの前記サンプリングキャパシタの前記出力との間に結合される第１の電界効果トランジスタと、
前記第１の電圧源に結合される第２の電流源と、
前記第２の電流源と前記入力段の他方からの前記サンプリングキャパシタの前記出力との間に結合される第２の電界効果トランジスタと、
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第３の電界効果トランジスタと、
を含む、差動サンプリング回路。
【請求項３】
請求項２に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第１の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第４の電界効果トランジスタと、
前記入力段の第２の入力段からの前記サンプリングキャパシタの前記出力と接地との間に結合される第５の電界効果トランジスタと、
を含む、差動サンプリング回路。
【請求項４】
請求項３に記載の差動サンプリング回路であって、
前記第４及び第５の電界効果トランジスタの各々が、前記第３の電界効果トランジスタと同じチャネル幅及び長さを有するように形成される、差動サンプリング回路。
【請求項５】
請求項３に記載の差動サンプリング回路であって、
前記第４及び第５の電界効果トランジスタが各々、それぞれのキャパシタ出力に共通に結合されるドレイン及びゲートを有する、差動サンプリング回路。
【請求項６】
請求項５に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記第３の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第１の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第４の電界効果トランジスタの前記ドレインに結合されるソースとを有する第６の電界効果トランジスタであって、前記第４の電界効果トランジスタの前記ドレインが、前記第１の入力段の前記サンプリングキャパシタの出力に結合されない、前記第６の電界効果トランジスタと、
前記第３の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第２の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第５の電界効果トランジスタの前記ドレインに結合されるソースとを有する第７の電界効果トランジスタであって、前記第５の電界効果トランジスタの前記ドレインが、前記第２の入力段の前記サンプリングキャパシタの出力に結合されない、前記第７の電界効果トランジスタと、
を更に含む、差動サンプリング回路。
【請求項７】
請求項１に記載の差動サンプリング回路であって、
前記相殺ネットワークが、
前記入力段の第１の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第４の電界効果トランジスタと、
前記入力段の第２の入力段からの前記サンプリングキャパシタの前記出力に結合されるゲートと、接地に結合されるソースと、ドレインとを有する第５の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第１の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第４の電界効果トランジスタの前記ドレインに結合されるソースとを有する第６の電界効果トランジスタと、
前記パススルーネットワークに結合されるゲートと、前記第２の入力段からの前記サンプリングキャパシタの前記出力に結合されるドレインと、前記第６の電界効果トランジスタの前記ドレインに結合されるソースとを有する第７の電界効果トランジスタと、
を含む、差動サンプリング回路。
【請求項８】
請求項７に記載の差動サンプリング回路であって、
前記パススルーネットワークが、
第１の電圧源に結合される第１の電流源と、
前記第１の電流源と前記第１の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第８の電界効果トランジスタと、
前記第１の電圧源に結合される第２の電流源と、
前記第２の電流源と前記第２の入力段からの前記サンプリングキャパシタの前記出力との間に結合される第９の電界効果トランジスタと、
両方の入力段からの前記サンプリングキャパシタの前記出力間に結合される第３の電界効果トランジスタと、
を含み、
前記第６及び第７の電界効果トランジスタの前記ゲートが、前記第３の電界効果トランジスタのゲートに結合される、差動サンプリング回路。
【請求項９】
請求項７に記載の差動サンプリング回路であって、
前記第４及び第５の電界効果トランジスタが、前記第３の電界効果トランジスタと同じ面積を有して形成される、差動サンプリング回路。
【請求項１０】
差動サンプリング回路であって、
第１の差動入力信号に結合される第１の電界効果トランジスタと、
前記第１の電界効果トランジスタに直列に結合される第１のサンプリングキャパシタと、
第２の差動入力信号に結合される第２の電界効果トランジスタと、
前記第２の電界効果トランジスタに直列に結合される第２のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの出力に結合されるドレインと、前記第２のサンプリングキャパシタの出力に結合されるソースと、基準電圧に結合されるゲートとを有する第３の電界効果トランジスタと、
第１の電流源に結合されるドレインと、前記第１のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第４の電界効果トランジスタと、
第２の電流源に結合されるドレインと、前記第２のサンプリングキャパシタの前記出力に結合されるソースと、前記基準電圧に結合されるゲートとを有する第５の電界効果トランジスタと、
前記第１のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第６の電界効果トランジスタと、
前記第２のサンプリングキャパシタの前記出力に共通に結合されるゲート及びドレインと、接地に結合されるソースとを有する第７の電界効果トランジスタと、
を含み、
前記第３、第４及び第５の電界効果トランジスタが線形領域において動作され、前記第６及び第７の電界効果トランジスタが飽和領域において動作される、差動サンプリング回路。
【請求項１１】
請求項１０に記載の差動サンプリング回路であって、
前記第６の電界効果トランジスタの前記ドレインが、第８の電界効果トランジスタのソースに結合され、前記第８の電界効果トランジスタがまた、前記第３の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第１のサンプリングキャパシタの前記出力に結合されるドレインとを有し、
前記第７の電界効果トランジスタの前記ドレインが、第９の電界効果トランジスタのソースに結合され、前記第９の電界効果トランジスタがまた、前記第３の電界効果トランジスタの前記ゲートに結合されるゲートと、前記第２のサンプリングキャパシタの前記出力に結合されるドレインとを有する、差動サンプリング回路。
【請求項１２】
請求項１０に記載の差動サンプリング回路であって、
前記第１の差動入力信号と前記第１の電界効果トランジスタのゲートとの間に結合される第１のブースト回路と、
前記第２の差動入力信号と前記第２の電界効果トランジスタのゲートとの間に結合される第２のブースト回路と、
を更に含む、差動サンプリング回路。
【請求項１３】
請求項１０に記載の差動サンプリング回路であって、
前記第６及び第７の電界効果トランジスタが、前記第３の電界効果トランジスタと同じ面積を備えて形成される、差動サンプリング回路。