(57)【特許請求の範囲】
【請求項１】
反応チャンバと、サセプタを有するプラズマCVD処理装置を使って、半導体基板上に絶縁薄膜を成膜する方法において、セラミック製のサセプタを用意する工程と、前記サセプタ上に前記サセプタより電気抵抗率が１０−５倍以下である物質から成る表面層を形成する前処理工程を含み、前記表面層によって前記半導体基板と前記サセプタとの静電吸着が無くなることを特徴とする方法。
【請求項２】
請求項１に記載の方法であって、前記前処理工程は、半導体基板上に絶縁薄膜を成膜する成膜処理と同じガスを含有するガスを前記反応チャンバ内へ導入する工程と、CVD法により前記表面層を前記サセプタ表面に形成する工程からなるところの方法。
【請求項３】
請求項１または２に記載の方法であって、前記前処理工程は前記反応チャンバ内において前記半導体基板を１枚ないし複数枚成膜処理する前に実行されるところの方法。
【請求項４】
請求項１に記載の方法であって、前記前処理工程は、前記反応チャンバ内部のクリーニングシーケンスの終了後に毎回実行される、ところの方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願は、プラズマＣＶＤ処理装置を使って半導体基板上に薄膜を成膜する方法であって、特に半導体基板とサセプタの静電吸着を防止するための方法に関する。
【０００２】
【従来技術】
従来、薄膜を形成し若しくは除去するために、または被処理体の表面を改質するためにプラズマＣＶＤ処理装置が一般に使用されてきた。特に、シリコンなどの半導体基板及びガラス基板への薄膜の形成若しくは薄膜のエッチングはメモリ若しくはＣＰＵなどの半導体素子または液晶ディスプレイ（ＬＣＤ）の製作に今や不可欠の基本技術となっている。
【０００３】
プラズマＣＶＤ法は、真空排気された反応容器内に各種原料ガスを導入し高周波電力を印加することによりプラズマを発生させ、半導体基板上にさまざまな薄膜を成膜する処理方法である。
【０００４】
プラズマＣＶＤ処理装置は、概して反応チャンバと、反応ガスを均等に分配するガス分散板を兼ねる上部高周波電極（シャワーヘッド）と、半導体基板を保持するためのサセプタを兼ねる下部高周波電極とからなる。該反応チャンバはゲートバルブを介して搬送室と接続されている。該搬送室の内部には半導体基板を反応チャンバ内へ搬入若しくは搬出するための搬送ロボットが設置されている。サセプタには少なくとも３本のリフトピンが垂直に貫通しており、当該リフトピンがサセプタの下方移動に伴いサセプタ上に載置された半導体基板を押し上げる。
【０００５】
一般に、半導体基板は、搬送ロボットによって、リフトピンが突起した状態のサセプタ上まで運ばれ、ゆっくりとリフトピン上に載置される。その後、サセプタが上昇しリフトピンが相対的に下降すると、半導体基板はサセプタ表面上に保持され、成膜処理が開始される。成膜処理が終了すると、サセプタが下降し相対的にリフトピンが突起して半導体基板をサセプタから引き離し空中で支持する。最後に搬送ロボットによって処理済の半導体基板が反応チャンバから搬送室へ搬出される。
【０００６】
通常、プラズマ処理が終了した半導体基板は、プラズマにより静電気を帯びて、サセプタ表面に静電的に吸着している。静電吸着している半導体基板をリフトピンによって無理に引き離そうとすると、分離される時の衝撃で位置ずれが生じてしまい搬送ロボットによる自動搬送ができなくなる。また、その衝撃が強すぎると半導体基板が破損する虞もある。
【０００７】
このような搬送エラー若しくは破損を防止するための方法が、例えば、特許第２８９０４９４号若しくは米国特許第５３８０５６６号に開示されている。そこには、プラズマによる成膜処理が終了した直後に成膜に寄与する原料ガスを遮断し膜の成長を停止させた後、高周波電力を徐々に低下させ半導体基板の帯電を減少させる方法が記載されている。搬送エラー若しくは破損を防止するためのその他の方法として、サセプタ表面に凹凸を設け半導体基板とサセプタ表面の接触面積を減少させることにより吸着を防止する方法が特開平１０−３４０８９６号に開示されている。
【０００８】
一方、半導体デバイスの高密度化に伴い、金属製サセプタ若しくはヒータによる金属汚染を防止する必要性が生じてきた。この問題を解決するためにセラミックヒータが考案された。プラズマに対して耐性を有するアルミナセラミック（Ａｌ２Ｏ３）若しくは窒化アルミニウム（ＡｌＮ）でヒータを製作することで不純物汚染が低減される。セラミック製のヒータは半導体基板を直接保持するサセプタを兼ね、その内部に抵抗発熱線及び高周波電極が埋設されている。高周波電極は半導体基板と直接接触するヒータ表面から数百〜数千μｍの深さに埋設されている。
【０００９】
【発明が解決しようとする課題】
しかし、このようなヒータを用いると半導体基板及びサセプタが強く静電吸着し、搬送エラーが頻発するようになる。この場合特許第２８９０４９４号若しくは米国特許第５３８０５６６号に記載される高周波電力を徐々に低下させる方法では半導体基板の帯電を十分に減少させることができない。また、特開平１０−３４０８９６号に記載されるサセプタ表面に凹凸を設ける方法でも半導体基板とサセプタの吸着を防ぐには十分でないことがわかった。
【００１０】
また、特許第２８９０４９４号若しくは米国特許第５３８０５６６号に記載される高周波電力を徐々に低下させる方法は、膜の形成に寄与しない時間が増大することにより、生産性が低下するという欠点を有する。
【００１１】
したがって、本願発明の目的は、半導体基板がサセプタ表面に吸着することなく搬送エラーが生じない半導体基板への薄膜成膜方法を与えることである。
【００１２】
また、本願発明の他の目的は、不純物汚染の少ない半導体基板への薄膜成膜方法を与えることである。
【００１３】
さらに、本願発明の他の目的は、生産性の高い半導体基板への薄膜成膜方法を与えることである。
【００１４】
【課題を解決するための手段】
上記目的を実行するために、本発明は以下の工程から成る。
【００１５】
本願発明は、反応チャンバと、サセプタを有するプラズマＣＶＤ処理装置を使って、半導体基板上に薄膜を成膜する方法において、サセプタ上に表面層を形成する前処理工程を含み、表面層によって半導体基板とサセプタとの静電吸着が無くなることを特徴とする。
【００１６】
前処理工程は好適には、半導体基板上に薄膜を成膜する成膜処理と同じガスを含有するガスを反応チャンバ内へ導入する工程と、ＣＶＤ法により表面層をサセプタ表面に形成する工程から成る。
【００１７】
好適には、前処理工程は前記反応チャンバ内において半導体基板を１枚ないし複数枚成膜処理する直前に実行される。
【００１８】
また好適には、前処理工程は反応チャンバ内部のクリーニングシーケンスの終了後に毎回実行される。
【００１９】
表面層は、サセプタ表面よりも抵抗率の低い物質から成り、具体的にはサセプタ表面の電気抵抗率の１０−５倍以下の物質である。
【００２０】
具体的には、表面層はアモルファスシリコン、ポリシリコン、シリコンカーバイト、タングステン、窒化タングステン、タンタル、または窒化タンタルのいずれかから成る。
【００２１】
【発明の実施の態様】
以下、図面を参照しながら本願発明を説明する。
【００２２】
図１は本発明に係る方法を実施するための平行平板型プラズマＣＶＤ装置の略示図である。プラズマＣＶＤ装置１は、反応チャンバ２、該反応チャンバ２の内部に設置されたサセプタ３、該サセプタ３に対向して反応チャンバ２内部に設置されたシャワーヘッド４から成る。反応チャンバ２にはゲートバルブ１９を介して搬送室１７が接続されている。搬送室１７の内部には半導体基板１１を反応チャンバ２に搬入若しくは搬出するための搬送ロボット１８が設置されている。また反応チャンバ２には排気口１５が設けられ、該排気口１５はコンダクタンス調整弁１６を介して外部の真空排気ポンプ（図示せず）に接続されている。シャワーヘッド４には配管１４を通じて遠隔プラズマ放電装置１３が接続されている。クリーニングガスボンベ（図示せず）が配管１２を通じて遠隔プラズマ放電装置１３に接続されている。反応ガス用ボンベ（図示せず）が配管５を通じてバルブ６を介して配管１４に接続されている。高周波発信器８が出力ケーブル９を通じて整合回路１０を介してシャワーヘッド４に接続されている。
【００２３】
図２（Ａ）はサセプタ３の拡大縦断面図を示したものである。サセプタ３はＡｌＮ若しくはＡｌ２Ｏ３などのセラミック製円柱ブロックから成る。サセプタ３の内部にはＲＦ電極２１及び抵抗発熱体２２が埋設されている。ＲＦ電極２１は金属製ロッド２４により電気的に接地されている。抵抗発熱体２２には金属製ロッド（２３、２５）が接続され、両ロッド間にはＡＣ電力が印加される。図２（Ｂ）はサセプタ装置３の他の変形例であり、従来から用いられてきたＡｌ合金製のサセプタの縦断面図を示したものである。当該サセプタ装置３’は、Ａｌ合金（Ａ６０６１等）製円柱状ヒータブロック３１に、Ａｌ合金表面を陽極酸化したサセプタトッププレート３２をねじ３６で固定する分離型サセプタ装置である。ヒータブロック３１内部には、抵抗発熱体３３が埋設されており、その両端（３４、３５）にＡＣ電力が印加される。
【００２４】
プラズマＣＶＤ装置１を使った薄膜形成方法について説明する。まず、反応チャンバ２及び搬送室１７が外部の真空ポンプによって真空排気される。次に、ゲートバルブ１９が開いて、搬送ロボット１８が半導体基板１１を反応温度（３００℃〜６５０℃）に保持されたサセプタ３上に載置する。半導体基板１１の表面に薄膜を形成するための反応ガスはマスフローコントローラ（図示せず）により所定の流量に制御された後、導入配管５を通じバルブ６を介し、反応チャンバ２の上部開口部７を経てシャワーヘッド４内に供給される。該反応ガスはシャワーヘッド４から半導体基板１１に向かって均等に噴射される。反応チャンバ２内の圧力はコンダクタンス調整バルブ１６の開度を制御することで０．５Ｔｏｒｒ〜１０Ｔｏｒｒの範囲で調節される。次に高周波発信器８からのＲＦ電力がシャワーヘッドとサセプタの両電極間に与えられる。両電極間の空間の反応ガスはＲＦエネルギーによってイオン化してプラズマ状態が発生する。半導体基板１１上付近では化学反応が生じ、反応ガスに応じてさまざまな薄膜が形成される。薄膜処理が終了した後反応チャンバ２は真空排気されゲートバルブ１９が開き、半導体基板１１は搬送ロボット１８によって反応チャンバ２から搬出される。
【００２５】
次に、遠隔プラズマクリーニングを行う方法について説明する。所望の枚数の基板へ薄膜処理が終了した後、ゲートバルブ１９及びバルブ６が閉じられる。所定の流量に制御されたクリーニングガス（例えば、Ｃ２Ｆ６＋Ｏ２、ＮＦ３＋Ａｒ）が配管１２を通じて遠隔プラズマ放電装置１３に導入される。クリーニングガスは遠隔プラズマ放電装置１３により活性化され配管１４を通じて開口部７へ導入される。活性化されたクリーニングガスは開口部７からシャワーヘッド４を介して反応チャンバ２内に均等に供給される。処理容器内面のクリーニングは、半導体基板への薄膜形成処理に使用される高周波電源と高周波電極を用いたＩｎ−ｓｉｔｕクリーニング法を用いることもできる。
【００２６】
本願発明に係る方法は、反応チャンバとサセプタを有するプラズマＣＶＤ処理装置を使って半導体基板上に薄膜を成膜する上記方法において、サセプタ上に表面層２０を形成する前処理工程を含み、該表面層２０によって半導体基板とサセプタとの静電吸着が無くなることを特徴とする。表面層２０はサセプタ３上への半導体基板１１の静電吸着を防止する機能を有する。表面層２０は半導体基板１１の表面に成膜処理を行う前にサセプタ表面に直接成膜される。具体的には、該前処理工程は、大気雰囲気中にある半導体基板１１を真空搬送室１７へ搬送するためのロードロック室（図示せず）へ取り込む間に実行される。したがって、前処置工程はプラズマＣＶＤ装置１の実質的な生産性に影響を及ぼすことはない。
【００２７】
上記前処理工程は、半導体基板上に薄膜を成膜する成膜処理と同じガスを含むガスを前記反応チャンバ２内へ導入する工程と、プラズマＣＶＤ法により上記表面層を上記サセプタ３表面に形成する工程から成る。例えば、アモルファスシリコン膜を表面層として形成したい場合には材料ガスとしてＳｉＨ４若しくはＳｉ２Ｈ６及びＡｒ，Ｈｅ，Ｎ２等を使用する。また、シリコンカーバイド（ＳｉＣ）膜を表面層として形成したい場合には材料ガスとしてＳｉＨ（ＣＨ３）３及びＨｅを使用する。これらのガスはいずれも半導体基板への成膜処理と同一のガスを使用するため余計なガス系を装置に付加する必要がなく経済的である。これらの材料ガスを使用して上記プラズマＣＶＤ装置１を使った薄膜形成方法によってサセプタ３上に直接表面層２０が形成される。
【００２８】
表面層２０はサセプタ３基材よりも低い電気抵抗率を有することを特徴とする。好適には、表面層２０はサセプタ３基材より１０−５倍よりも小さい電気抵抗率を有する。具体的には、該表面層２０は、アモルファスシリコン膜、シリコンカーバイド膜若しくはポリシリコン膜等の半導体膜またはタングステン膜、窒化タングステン膜、タンタル膜若しくは窒化タンタル膜等の伝導体膜から作られる。
【００２９】
図３は、従来のプラズマＣＶＤ処理シーケンス（Ａ）と本発明に係るプラズマＣＶＤ処理シーケンス（Ｂ）を比較したものである。
【００３０】
従来のシーケンス（Ａ）では、プラズマＣＶＤ処理装置の運転が開始されると、まず一枚目の半導体基板へのプラズマ処理が行われる。次に、除電処理（半導体基板への成膜処理直後に高周波電力を徐々に低下させ半導体基板の帯電を減少させる処理）が施される。この除電処理は成膜処理毎に毎回行われる。図３の例では５０枚の半導体への成膜処理及び除電処理が終了した後、クリーニング処理が実行される。
【００３１】
本発明に係るシーケンス（Ｂ）では、プラズマＣＶＤ処理装置の運転が開始されると、半導体基板処理に先立って、吸着防止用の表面層２０を形成する前処理が行われる。続いて５０枚の半導体基板への成膜処理が実行される。その後クリーニング処理が行われ、処理容器内の不要な付着物とともにサセプタ表面層２０（例えば、アモルファスシリコン膜）が除去される。したがってクリーニングが終了するごとに表面層２０を形成する必要がある。
【００３２】
本発明によれば、従来のような除電処理を成膜の度に行う必要が無くなる。そのため除電処理に１５〜３０秒かかる場合、５０枚当たり１２分〜２５分程度処理時間が短縮され、プラズマ処理装置の生産性が向上する。
【００３３】
【実施例】
本発明に従う実施例と従来例とで、半導体基板の吸着の有無及び半導体基板上への金属汚染の度合いを比較した。以下の従来例及び実施例において、プラズマＣＶＤ処理装置として日本エー・エス・エム社製のＥａｇｌｅ−１０を使用した。
【００３４】
１．従来例１：
電気抵抗率１０１５Ω・ｃｍのＡｌＮセラミック製ヒータ
吸着防止層の形成無し
２．実施例１：
電気抵抗率１０１５Ω・ｃｍのＡｌＮセラミック製ヒータに５０Ω・ｃｍのＳｉＣを約１０ｎｍ成膜した。
【００３５】
吸着防止層成膜条件：
ＳｉＨ（ＣＨ３）３：１００ｓｃｃｍ
Ｈｅ：              １０００ｓｃｃｍ
ヒータ温度：５５０℃
圧力：            ６Ｔｏｒｒ
高周波電力：６００Ｗ
電極間距離：１４ｍｍ
成膜時間＊：  １０ｓｅｃ
＊成膜時間に関しては７秒以上（膜厚約７ｎｍ以上）の範囲で吸着防止効果を確認した。ただし吸着防止層の形成は真空搬送室に半導体基板を取り込む間に実行されるのが好ましいので６０秒以下が好適である。
【００３６】
３．実施例２：
電気抵抗率１０１５Ω・ｃｍのＡｌＮセラミック製ヒータに１０９Ω・ｃｍのアモルファスシリコンを約１７ｎｍ成膜した。
【００３７】
吸着防止層成膜条件：
ＳｉＨ４：      １００ｓｃｃｍ
Ａｒ：                １０００ｓｃｃｍ
ヒータ温度：  ５５０℃
圧力：              ３．５Ｔｏｒｒ
高周波電力：  ３００Ｗ
電極間距離：  １４ｍｍ
成膜時間＊：    ５ｓｅｃ
＊成膜時間に関しては３秒以上（膜厚約１０ｎｍ以上）の範囲で吸着防止効果  を確認した。ただし吸着防止層の形成は真空搬送室に半導体基板を取り込む間に実行されるのが好ましいので６０秒以下が好適である。
【００３８】
４．従来例１並びに実施例１及び２の半導体基板へのプラズマ処理：
半導体基板上にプラズマシリコン窒化膜（Ｐ−ＳｉＮ）を約５０ｎｍ成膜した。
【００３９】
成膜条件：
処理した枚数：  ２５枚
ＳｉＨ４：          ３０ｓｃｃｍ
Ｎ２：                    ５０００ｓｃｃｍ
ヒータ温度：      ５５０℃
圧力：                  ４．２５Ｔｏｒｒ
高周波電力：      ４００Ｗ
電極間距離：      １４ｍｍ
成膜時間：          ３０ｓｅｃ
５．従来例２：
Ａｌ合金（ＪＩＳ：Ａ５０５２）表面に１０１５Ω・ｃｍの陽極酸化膜を２０μｍ施したサセプタ吸着防止層無し
６．実施例３：
Ａｌ合金（ＪＩＳ：Ａ５０５２）表面に１０１５Ω・ｃｍの陽極酸化膜を２０μｍ施したサセプタに１０９Ω・ｃｍのアモルファスシリコンを約２０ｎｍ成膜した。
【００４０】
吸着防止層成膜条件：
ＳｉＨ４：      １００ｓｃｃｍ
Ａｒ：                １０００ｓｃｃｍ
ヒータ温度：  ４２０℃
圧力：              ３．５Ｔｏｒｒ
高周波電力：  ３００Ｗ
電極間距離：  １４ｍｍ
成膜時間＊：    ５ｓｅｃ
＊成膜時間に関しては２．５秒以上（膜厚約１０ｎｍ以上）の範囲で吸着防止効  果を確認した。ただし吸着防止層の形成は真空搬送室に半導体基板を取り込む間に実行されるのが好ましいので６０秒以下が好適である。
【００４１】
７．従来例２及び実施例３の半導体基板へのプラズマ処理：
半導体基板上にプラズマシリコン窒化膜（Ｐ−ＳｉＮ）を約５００ｎｍ成膜した。
【００４２】
成膜条件：
ＳｉＨ４：          ２１５  ｓｃｃｍ
ＮＨ３：                  １０００  ｓｃｃｍ
Ｎ２：                    ６００  ｓｃｃｍ
ヒータ温度：      ４２０℃
圧力：                  ３．７５  Ｔｏｒｒ
高周波電力：      ５００  Ｗ
電極間距離：      １０  ｍｍ
成膜時間：          ５０  ｓｅｃ
８．測定方法：
（１）静電吸着の有無：
リフトピンによってサセプタと半導体基板が分離する際の半導体基板  の飛び跳ねを目視観察する。
【００４３】
（２）半導体基板への金属汚染の度合：
誘導結合プラズマ質量分析法によりＣｒ，Ｆｅ，Ｃｕ，Ｍｇ，Ｎｉ金属原子数面密度  を測定する。
【００４４】
９．  測定結果：
表１に測定結果を示す。
【００４５】
【表１】
0003549188.tif 000002
【００４６】
（１）吸着の有無：従来例１及び２は静電吸着が発生し、リフトピンの突き上げによって半導体基板の飛び跳ねが毎回生じた。実施例１、２及び３では半導体基板の飛び跳ねが全く観測されず、搬送エラーが発生しなかった。
【００４７】
（２）半導体基板への金属汚染の度合：金属原子数面密度をＡｌＮサセプタを用いた従来例１と実施例１及び２で比較すると、従来例１に比べ実施例１で約１／２、実施例２で約１／３に低減していることがわかった。また、Ａｌ合金サセプタを用いた、従来例２と実施例３で比較すると、従来例２に比べ実施例３は  １／６に低減していることがわかった。これは反応チャンバ内に存在する金属汚染源であるサセプタ表面及び上部高周波電極表面を吸着防止層がカバーしているためであると考えられる。
【００４８】
【効果】
本発明によれば、プラズマＣＶＤ処理装置を使って、半導体基板上に所望の薄膜を成膜する方法において、成膜時に生じる半導体基板とサセプタ表面との間の吸着を完全に防止することができた。その結果、半導体基板は搬送エラーを起こすことがなくなり、安定な装置及びプロセスを実現することができるようになった。
【００４９】
また、本発明によれば、従来に比べ半導体基板への金属汚染を改善することができた。その結果、微細な半導体装置の歩留まりが向上した。
【００５０】
さらに、本発明によれば、前処理工程は半導体基板を搬送室内に搬入する間に実行され、しかも従来のような成膜処理毎の除電処理が不要なため、半導体基板一枚当たりの処理時間を大幅に短縮することができるようになった。その結果、装置の生産性が向上した。
【図面の簡単な説明】
【図１】図１は、本発明に係る方法を実行するためのプラズマＣＶＤ装置の断面略示図である。
【図２】図２（Ａ）は、図１のサセプタ装置の拡大縦断面図であり、図２（Ｂ）は、サセプタ装置の他の変形例である。
【図３】図３は、従来及び本発明のプラズマＣＶＤ処理シーケンスを示したものである。
【符号の説明】
１                    プラズマＣＶＤ装置
２                    反応チャンバ
３                    サセプタ
４                    シャワーヘッド
５                    配管
６                    バルブ
７                    開口部
８                    高周波発信器
９                    出力ケーブル
１０          整合回路
１１          半導体基板
１２          配管
１３          遠隔プラズマ放電装置
１４          配管
１５          排気口
１６          コンダクタンス調整弁
１７          搬送室
１８          搬送ロボット
１９          ゲートバルブ
【図１】
0003549188.tif 000003
【図２】
0003549188.tif 000004
【図３】
0003549188.tif 000005