(57)【特許請求の範囲】
【請求項１】
プログラムを格納した電気的に書き替え可能な不揮発性の第１のメモリと、
この第１のメモリ内のプログラムを実行するマスタＣＰＵを含む主制御系とを有するボタン電話装置において、
プログラムの変更指令及び新規プログラムを送出する端末を接続するインタフェースと、データが書き込まれるデュアルポートＲＡＭと、前記インタフェースを介して前記端末より送出さられるプログラムの変更指令及び新規プログラムを前記デュアルポートＲＡＭへ書き込むスレーブＣＰＵとにより構成されるインタフェース部と、
書き替え可能な第２のメモリと、
前記プログラムの変更時、前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むプログラム退避手段と、
前記インタフェース部から入力される新規プログラムを前記第２のメモリに書き込むプログラム入力手段と、
このプログラム入力手段により前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリ内の被変更プログラムを消去した後に書き込むプログラム変更手段とを具備し、
前記主制御系のマスタＣＰＵはプログラムの変更処理が生じた際に、前記第１のメモリ内の非変更部分のプログラム又は前記第２のメモリ内の被変更プログラムを実行して各種通常処理を行う一方、
前記プログラム変更手段は、前記主制御系による前記各種通常処理の合間に、前記第２のメモリ内の新規プログラムを前記第１のメモリの被変更プログラムの消去部分に書き込むことを特徴とするボタン電話装置。
【請求項２】
プログラムを格納した電気的に書き替え可能な不揮発性の第１のメモリと、
この第１のメモリ内のプログラムを実行するマスタＣＰＵを含む主制御系とを有するボタン電話装置において、
プログラムの変更指令及び新規プログラムを送出する端末を接続するインタフェースと、データが書き込まれるデュアルポートＲＡＭと、前記インタフェースを介して前記端末より送出さられるプログラムの変更指令及び新規プログラムを前記デュアルポートＲＡＭへ書き込むスレーブＣＰＵとにより構成されるインタフェース部と、
書き替え可能な第２のメモリと、
前記プログラムの変更時、前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むプログラム退避手段と、
前記インタフェース部から入力される新規プログラムを前記第２のメモリに書き込むプログラム入力手段と、
このプログラム入力手段により前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリ内の被変更プログラムを消去した後に書き込むプログラム変更手段とを具備し、
前記主制御系のマスタＣＰＵはプログラムの変更処理が生じた際に、前記第１のメモリ内の非変更部分のプログラム又は前記第２のメモリ内の新規プログラムを実行して各種通常処理を行う一方、
前記プログラム変更手段は、前記主制御系による前記各種通常処理の合間に、前記第２のメモリ内の新規プログラムを前記第１のメモリの被変更プログラムの消去部分に書き込むことを特徴とするボタン電話装置。
【請求項３】
前記プログラム退避手段が前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むまでの間、前記主制御系は前記第１のメモリ内のプログラムを実行することにより前記各種通常処理を行い、且つ前記プログラム変更手段により前記第１のメモリに前記新規プログラムが書かれた後は、この第１のメモリ内のプログラムを実行することにより前記各種通常処理を行うことを特徴とする請求項１記載のボタン電話装置。
【請求項４】
前記プログラム入力手段が前記インタフェースから入力される新規プログラムを前記第２のメモリに書き込むまでの間、前記主制御系は前記第１のメモリ内のプログラムを実行することにより前記各種通常処理を行い、且つ前記プログラム変更手段により前記第１のメモリに前記新規プログラムが書かれた後は、この第１のメモリ内のプログラムを実行することにより前記各種通常処理を行うことを特徴とする請求項２記載のボタン電話装置。
【請求項５】
前記主制御系は、前記プログラム書込み手段、前記プログラム退避手段、前記プログラム変更手段の各処理の終了毎にフラグを立てると共に、これらフラグを監視してプログラム変更処理の段階を認識し、この認識に基づいて、前記各種通常処理を行うために実行すべきプログラムを選択することを特徴とする請求項３又は４記載のボタン電話装置。
【請求項６】
前記プログラム変更手段は前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリの被変更プログラム部分にオーバーライトすることを特徴とする請求項１又は２記載のボタン電話装置。
【請求項７】
前記第１のメモリはフラッシュメモリであることを特徴とする請求項１乃至６いずれかに記載のボタン電話装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はボタン電話装置に係り、特に主制御系を制御するプログラムの変更に関するものである。
【０００２】
【従来の技術】
図６は従来のボタン電話装置の主制御系の一部の概略構成を示したブロック図である。１は発着信処理等の主制御を行うマスターＣＰＵ（以降単にＣＰＵと称する）、２はＣＰＵ１の動作を制御する主制御系のプログラムを格納するＲＯＭ、３はＣＰＵ１の動作に必要な各種データなどを記憶するＲＡＭ、４はスレーブＣＰＵ５とマスターＣＰＵ１間のデータ伝送を行うデュアルポートＲＡＭ、５はデュアルポートＲＡＭ４にデータの読み書きを行うスレーブＣＰＵ、６は公衆回線網７に対するデータの発着信を行う局線インタフェースユニット、７は公衆回線網、８は局線インタフェースユニット６とスレーブＣＰＵ５を接続するデータハイウエイである。
【０００３】
スレーブＣＰＵ５は、例えば局線インタフェースユニット６が公衆回線網７から受信したデーをデータハイウエイ８を介して受け取ると、これをデュアルポートＲＡＭ４に書き込む。ＣＰＵ１はデュアルポートＲＡＭ４から前記データを読み込み、ＲＯＭ２内のプログラムに従って処理を行う。その結果、例えば局線インタフェースユニット６に返すデータが発生したような場合、ＣＰＵ１はこれをデュアルポートＲＡＭ４、スレーブＣＰＵ５、データハイウエイ８を通して局線インタフェースユニット６に返送する。
【０００４】
ＣＰＵ１は上記のような処理をＲＯＭ２内のプログラムを実行することにより行っているが、このプログラムに変更が生じた場合、ＲＯＭ２として書き替え不能なＥＰ−ＲＯＭを使用しているため、変更後のプログラムを格納したＲＯＭと従前のＲＯＭ２とを装置の電源を切った後に交換しなければならず、その間、装置の動作が停止されて、発着信等を行うことができないという不具合があった。
【０００５】
そこで上記のような不具合を回避するために、主制御系を２重系にして、一方の系のプログラムを変更している時には、他方の系で処理を行うことにより、プログラムの変更時にも、ボタン電話装置を動作させおくことができるが、２重系であるため、装置のコストが高くなってしまうという不具合があった。
【０００６】
【発明が解決しようとする課題】
上述の如く従来のボタン電話装置では、主制御系プログラムを変更するには、プログラムを格納したＲＯＭを装置の電源を切って交換しなければならず、その間、装置がダウンして、発着信などを行えないという不具合があった。
【０００７】
そこで本発明は上記のような課題を解決するためになされたもので、主制御系プログラムを装置の動作を維持したまま変更することができるボタン電話装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１の発明は、プログラムを格納した電気的に書き替え可能な不揮発性の第１のメモリと、この第１のメモリ内のプログラムを実行するマスタＣＰＵを含む主制御系とを有するボタン電話装置において、プログラムの変更指令及び新規プログラムを送出する端末を接続するインタフェースと、データが書き込まれるデュアルポートＲＡＭと、前記インタフェースを介して前記端末より送出さられるプログラムの変更指令及び新規プログラムを前記デュアルポートＲＡＭへ書き込むスレーブＣＰＵとにより構成されるインタフェース部と、書き替え可能な第２のメモリと、前記プログラムの変更時、前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むプログラム退避手段と、前記インタフェース部から入力される新規プログラムを前記第２のメモリに書き込むプログラム入力手段と、このプログラム入力手段により前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリ内の被変更プログラムを消去した後に書き込むプログラム変更手段とを具備し、前記主制御系のマスタＣＰＵはプログラムの変更処理が生じた際に、前記第１のメモリ内の非変更部分のプログラム又は前記第２のメモリ内の被変更プログラムを実行して各種通常処理を行う一方、前記プログラム変更手段は、前記主制御系による前記各種通常処理の合間に、前記第２のメモリ内の新規プログラムを前記第１のメモリの被変更プログラムの消去部分に書き込むことを特徴とする。
【００１０】
請求項２の発明は、プログラムを格納した電気的に書き替え可能な不揮発性の第１のメモリと、この第１のメモリ内のプログラムを実行するマスタＣＰＵを含む主制御系とを有するボタン電話装置において、プログラムの変更指令及び新規プログラムを送出する端末を接続するインタフェースと、データが書き込まれるデュアルポートＲＡＭと、前記インタフェースを介して前記端末より送出さられるプログラムの変更指令及び新規プログラムを前記デュアルポートＲＡＭへ書き込むスレーブＣＰＵとにより構成されるインタフェース部と、書き替え可能な第２のメモリと、前記プログラムの変更時、前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むプログラム退避手段と、前記インタフェース部から入力される新規プログラムを前記第２のメモリに書き込むプログラム入力手段と、このプログラム入力手段により前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリ内の被変更プログラムを消去した後に書き込むプログラム変更手段とを具備し、前記主制御系のマスタＣＰＵはプログラムの変更処理が生じた際に、前記第１のメモリ内の非変更部分のプログラム又は前記第２のメモリ内の新規プログラムを実行して各種通常処理を行う一方、前記プログラム変更手段は、前記主制御系による前記各種通常処理の合間に、前記第２のメモリ内の新規プログラムを前記第１のメモリの被変更プログラムの消去部分に書き込むことを特徴とする。
【００１１】
請求項３の発明は、前記プログラム退避手段が前記第１のメモリ内の被変更プログラムを前記第２のメモリに書き込むまでの間、前記主制御系は前記第１のメモリ内のプログラムを実行することにより前記各種通常処理を行い、且つ前記プログラム変更手段により前記第１のメモリに前記新規プログラムが書かれた後は、この第１のメモリ内のプログラムを実行することにより前記各種通常処理を行う構成を備えている。
【００１２】
請求項４の発明は、前記プログラム入力手段が前記インタフェースから入力される新規プログラムを前記第２のメモリに書き込むまでの間、前記主制御系は前記第１のメモリ内のプログラムを実行することにより前記各種通常処理を行い、且つ前記プログラム変更手段により前記第１のメモリに前記新規プログラムが書かれた後は、この第１のメモリ内のプログラムを実行することにより前記各種通常処理を行う構成を備えている。
【００１３】
請求項５の発明の前記主制御系は、前記プログラム書込み手段、前記プログラム退避手段、前記プログラム変更手段の各処理の終了毎にフラグを立てると共に、これらフラグを監視してプログラム変更処理の段階を認識し、この認識に基づいて、前記各種通常処理を行うために実行すべきプログラムを選択する構成を備えている。
【００１４】
請求項６の発明の前記プログラム変更手段は前記第２のメモリに書き込まれた新規プログラムを前記第１のメモリの被変更プログラム部分にオーバーライトする構成を備えている。
【００１５】
請求項７の発明は、前記第１のメモリはフラッシュメモリである構成を備えている。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明のボタン電話装置の一実施の形態の構成を示したブロック図である。１は発着信処理等の主制御を行うマスターＣＰＵ（以降単にＣＰＵと称する）、３はＣＰＵ１の動作に必要な各種データなどを記憶するＲＡＭ、４はスレーブＣＰＵ５とＣＰＵ１間のデータ伝送を行うデュアルポートＲＡＭ、５はデュアルポートＲＡＭ４にデータの読み書きを行うスレーブＣＰＵ、７は公衆回線網、８はスレーブＣＰＵ５と局線インタフェースユニット６やスレーブＣＰＵ１３等を接続するデータハイウエイ、９はスレーブＣＰＵ１０とＣＰＵ１間のデータ伝送を行うデュアルポートＲＡＭ、１０はデュアルポートＲＡＭ９にデータの読み書きを行うスレーブＣＰＵ、１１はパーソナルコンピュータ等を接続するＲＳ−２３２Ｃインタフェース、１２は専用回線等を接続してデータの変復調を行うモデムインタフェース、１３はデータハイウエイ８に対するデータの入出力を行うと共にボタン電話機１５の制御を行うＣＰＵ、１４は複数のボタン電話機１５とスレーブＣＰＵ１３を接続する入出力インタフェース、１５はＣＰＵ１を中心とした主制御系の端末となるボタン電話機、１６はＣＰＵ１の動作を制御する主制御プログラムを格納する電気的に書き替え可能な不揮発性のフラッシュメモリである。
【００１７】
図２は図１に示した構成の中で主制御系のプログラムの変更に必要な部分を示した図である。ＲＳ−２３２Ｃインタフェース１１に例えばパーソナルコンピュータ５０が接続され、このパーソナルコンピュータ５０からプログラムの変更指令及び新規プログラムが主制御系のＣＰＵ１に渡されることになる。尚、プログラムの変更指令及び新規プログラムはモデムインタフェース１２を通してＣＰＵ１に渡されても良い。
【００１８】
次に本実施の形態の動作について説明する。局線インタフェースユニット６は公衆回線網７からの着信を検出すると、この着信データをデータハイウエイ８を介してスレーブＣＰＵ５に送る。スレーブＣＰＵ５は受け取った着信データをデュアルポートＲＡＭ４に書き込む。ＣＰＵ１はデュアルポートＲＡＭ４から前記着信データを読み出すと、ボタン電話機１５に呼び出し音を鳴らす指令を出すことにし、この指令データをデュアルポートＲＡＭ４に書き込む。
【００１９】
このデュアルポートＲＡＭ４に書き込まれた前記指令データはスレーブＣＰＵ５により読み出された後、データハイウエイ８を介してスレーブＣＰＵ１３に与えられる。スレーブＣＰＵ１３は入出力インタフェース１４を通してボタン電話機１５から呼び出し音を鳴らす制御を行う。
【００２０】
主制御系のＣＰＵ１は上記のような着信処理等の通常処理を行っているが、図２に示したようなパーソナルコンピュータ５０からフラッシュメモリ１６に格納されているプログラムの変更指令をスレーブＣＰＵ１０、デュアルポートＲＡＭ９を介して割り込みで受けると、図３のフローチャートに示したようなプログラムの変更処理をメインルーチンの割り込みにより行う。即ち、ステップ３０１、３０２で処理１、処理２などの上記したような通常処理を行いながら、例えばステップ３０３でプログラム変更処理を割り込みで行い、再び通常処理を行うメインルーチンに復帰して、最後にステップ３０ｎで示した処理ｎを行った後、ステップ３０１の処理１に戻る処理を何度か繰り返すうちに、プログラム変更処理を完了する。
【００２１】
尚、このプログラム変更用のプログラムは図５に示すようにフラッシュメモリ１６のプログラム変更用のプログラムエリア１６１に格納されている。また、通常処理を行う主制御系プログラムはフラッシュメモリ１６の残りの領域に格納され、この例ではその一部が被変更プログラム（変更対象プログラムのこと）になっている。
【００２２】
図４は図３に示したプログラム変更処理の詳細例を示したフローチャートである。ＣＰＵ１はパーソナルコンピュータ５０からデュアルポートＲＡＭ９を介してプログラムの変更指令を受けると、ステップ４０１にて、ＲＡＭ３の所定のエリアにフラグを立てた後、ステップ４０２に進んで、同パーソナルコンピュータ５０から送られてくる新規プログラムをＲＡＭ３の図５に示した新規プログラム格納エリア３１に書き込む。
【００２３】
次にＣＰＵ１はステップ４０３にて、パーソナルコンピュータ５０により指定されたフラッシュメモリ１６内の被変更プログラムを特定した後、これを読み出して、ＲＡＭ３の図５に示した被変更プログラム格納エリア３２に記憶した後、ステップ４０４にてフラッシュメモリ１６内の前記被変更プログラムを消去する。その後、ＣＰＵ１はステップ４０５にてＲＡＭ３の新規プログラム格納エリア３１に書き込まれた新規プログラムをフラッシュメモリ１６内の前記被変更プログラムの消去領域に書き込んだ後、ステップ４０６にてＲＡＭ３の新規プログラム格納エリア３１及び被変更プログラム格納エリア３２をクリアしてから、ステップ４０７にてＲＡＭ３に立てたフラグをねかせて、プログラム変更処理を終了する。
【００２４】
ここで、上記したフローチャートの各ステップは通常連続的に行われるのではなく、図３に示したメインルーチンの処理を行いながら、割り込みで実行される。このため、ＣＰＵ１は図４に示したステップ４０１にてプログラム変更処理のフラグが立つてからステップ４０３にてＲＡＭ３の被変更プログラム格納エリア３２に被変更プログラムが書き込まれるまでは、フラッシュメモリ１６内のプログラムを実行する。
【００２５】
ＲＡＭ３の被変更プログラム格納エリア３２に被変更プログラムが書き込まれた後は、ステップ４０５にてフラッシュメモリ１６に新規プログラムが書き込まれるまで、ＣＰＵ１はフラッシュメモリ１６内の非変更プログラム（変更対象にはならなかった残りのプログラムのこと）又はＲＡＭ３の被変更プログラム格納エリア３２の被変更プログラムを実行することにより、メインルーチンの処理を行う。その後、ステップ４０５にてフラッシュメモリ１６に新規プログラムが書き込まれた後、即ち、ステップ４０５の処理が終了してから、ＣＰＵ１はフラッシュメモリ１６内のプログラムを実行することにより、メインルーチンの処理を行い、この時から新規プログラムが実行されてバージョンアップした通常処理が行われる。
【００２６】
また、上記とは異なり、ＣＰＵ１は図４に示したステップ４０１にてプログラム変更処理のフラグが立つてからステップ４０２にてＲＡＭ３の新規プログラム格納エリア３１に新規プログラムが書き込まれるまでは、フラッシュメモリ１６内のプログラムを実行する。しかし、ＲＡＭ３の新規プログラム格納エリア３１に新規プログラムが書き込まれた後から、ＣＰＵ１はフラッシュメモリ１６内の非変更プログラム又はＲＡＭ３の新規プログラム格納エリア３１に書き込まれた新規プログラムを実行する。
【００２７】
従って、この例では、この時から新規プログラムが実行されてバージョンアップした通常処理が行われる。その後、ステップ４０７にてプログラム変更処理のフラグがねかされると、ＣＰＵ１はフラッシュメモリ１６のプログラムを実行することにより、メインルーチンの処理を行う。尚、ＣＰＵ１は図４に示した処理のどこの段階を通過したかをそれぞれの処理の終了を示すフラグを立てることにより知ることができる。
【００２８】
本実施の形態によれば、主制御系プログラムを電気的に書き替え可能なフラッシュメモリ１６に格納するようにしておき、且つ前記プログラムの変更時の書き換えを主制御系が通常の発着信処理等を行なっている合間に、割り込みで実行するため、装置の電源を落としてシステムダウンさせることなしで、主制御系プログラムの変更を行うことができ、プログラムの変更に伴う、発着信不能状態を回避することができる。
【００２９】
従って、ユーザは通常に電話などでの着信等を受けていても、システムのバージョンアップを行うことができるという利点があり、システムの保守管理などにおける利便性を著しく高めることができる。更に、本例では、装置を２重系にすることがないため、回路規模を大きくすることなく、上記効果を安価に得ることができる。
【００３０】
更に、電気的に書き替え可能なメモリとして、データの読み書き速度が速いフラッシュメモリを用いているため、主制御系の処理速度を落とすことなく、上記効果を得ることができる。
【００３１】
尚、上記実施の形態では、主制御系プログラムをフラッシュメモリ１６に格納したが、電気的に書き換え可能で不揮発性のメモリであれば、他の種類のメモリでも、同様の効果があり、メモリを電源バックアップすることにより不揮発性としても良い。
【００３２】
また、上記実施の形態では、フラッシュメモリ１６のプログラムを変更している時にも、主制御系は発着信処理などにに関わる各種処理を行っていたが、この処理を中断して、フラッシュメモリ１６のプログラムの変更処理のみを行う構成にした場合でも、従来のようにメモリを物理的に交換する必要がないため、プログラムの変更処理を迅速且つ容易に行うことができる。
【００３４】
【発明の効果】
本発明によれば、主制御系プログラムを装置の通常処理動作を維持したままで変更することができ、ユーザは通常に電話での着信等を受けていても、システムのバージョンアップを図ることができる。更に、装置を２重系にすることがないため、回路規模を大きくすることなく、上記効果を安価に得ることができる。
【００３５】
請求項７記載の発明によれば、主制御系の処理速度を落とすことなく、主制御系プログラムを装置の通常処理動作を維持したままで変更することができる。
【図面の簡単な説明】
【図１】本発明のボタン電話装置の一実施の形態の構成を示したブロック図。
【図２】図１に示した構成の中で主制御系のプログラムの変更に必要な部分を示したブロック図。
【図３】図１に示した主制御系のプログラム変更処理中の通常処理の概要を示したフローチャート。
【図４】図３に示した主制御系のプログラム変更処理の詳細手順を示したフローチャート。
【図５】図１に示したフラッシュメモリとＲＡＭの記憶エリア例を示した模式図。
【図６】従来のボタン電話装置の主制御系の一例を示したブロック図。
【符号の説明】
１…ＣＰＵ
３…ＲＡＭ
４、９…デュアルポートＲＡＭ
５、１０、１３…スレーブＣＰＵ
６…局線インタフェースユニット
７…公衆回線網
８…データハイウェイ
１１…ＲＳ−２３２Ｃインタフェース
１２…モデムインタフェース
１６…フラッシュメモリ
【図１】
0003544769.tif 000002
【図２】
0003544769.tif 000003
【図３】
0003544769.tif 000004
【図４】
0003544769.tif 000005
【図５】
0003544769.tif 000006
【図６】
0003544769.tif 000007