(57)【特許請求の範囲】
【請求項１】
複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを、前記変化ビット数検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項２】
書き換え可能なレジスタであり、所定の設定値が設定されている変化ビット数設定レジスタを備え、
前記タイミング生成ブロックは、前記異なるビット数が、前記所定の設定値以上である場合、前記タイミングを変更するよう指示する請求項１記載の集積回路装置。
【請求項３】
書き換え可能なレジスタであり、所定の設定値が設定されているストローブ信号タイミング設定レジスタを有し、
前記タイミング生成ブロックは、前記所定の設定値を利用して、前記ストローブ信号ドライバが前記次のデータに対応する前記ストローブ信号のタイミングを変更する量を決定する請求項１記載の集積回路装置。
【請求項４】
複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化間隔検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項５】
書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記タイミングを変更する請求項４記載の集積回路装置。
【請求項６】
書き換え可能なレジスタであり、所定の設定値が設定されているストローブ信号タイミング設定レジスタを有し、
前記タイミング生成ブロックは、前記所定の設定値によって、前記データに対応する前記ストローブ信号のタイミングを変更する量を決定する請求項４記載の集積回路装置。
【請求項７】
データを出力するスルーレートをコントロールするスルーレートコントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記スルーレートを変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項８】
書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記スルーレートを小さくするよう指示する請求項７記載の集積回路装置。
【請求項９】
出力するデータに対応する出力電流をコントロールする出力電流コントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記出力電流を変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項１０】
書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記出力電流を少なくする前記出力電流コントロール手段を制御する請求項９記載の集積回路装置。
【請求項１１】
複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバにそれぞれ入力される、前記データの各信号の位相をコントロールする位相コントロール手段と、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記位相をコントロールするよう前記位相コントロール手段を制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項１２】
書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記データの各信号が同時に変化することを抑制するように、前記位相をコントロールするよう指示する請求項１１記載の集積回路装置。
【請求項１３】
前記タイミング生成ブロックの機能は、外部から停止させることが可能である請求項１〜１２のいずれかに記載の集積回路装置。
【請求項１４】
前記スルーレートコントロール手段の機能は、外部から停止させることが可能である請求項７に記載の集積回路装置。
【請求項１５】
前記出力電流コントロール手段の機能は、外部から停止させることが可能である請求項９に記載の集積回路装置。
【請求項１６】
前記位相コントロール手段の機能は、外部から停止させることが可能である請求項１１に記載の集積回路装置。
【請求項１７】
複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化ビット数検出ブロックの検出結果と前記変化間隔検出ブロックの検出結果とに応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置。
【請求項１８】
請求項１記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを、前記変化ビット数検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【請求項１９】
請求項４記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化間隔検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【請求項２０】
請求項７記載の集積回路装置の、データを出力するスルーレートをコントロールするスルーレートコントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記スルーレートを変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【請求項２１】
請求項９記載の集積回路装置の、出力するデータに対応する出力電流をコントロールする出力電流コントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記出力電流を変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【請求項２２】
請求項１１記載の集積回路装置の、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバにそれぞれ入力される、前記データの各信号の位相をコントロールする位相コントロール手段と、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記位相をコントロールするよう前記位相コントロール手段を制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【請求項２３】
請求項１７記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化ビット数検出ブロックの検出結果と前記変化間隔検出ブロックの検出結果とに応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のバスにデータを出力する集積回路装置、及びプログラムに関するものである。
【０００２】
【従来の技術】
ＬＳＩは近年、大容量化・多端子化が進んでいる。特に、多端子化に伴いデータバス等のように多数の出力信号端子を同時駆動する場合、出力信号端子付近の電源・ＧＮＤに対しノイズが発生し、このノイズの発生した電源・ＧＮＤ付近に配置した入力信号に影響を与え、誤動作の原因となることがある。
【０００３】
また、ＣＭＯＳ集積回路の出力ドライバ回路は、高速化を実現しようとすると、出力ドライバの負荷容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが、回路誤動作の原因になる。
【０００４】
このような場合、連続して配置した同時駆動出力端子の間に電源・ＧＮＤ端子を追加したり、同時駆動出力端子を電源・ＧＮＤ端子が異なる信号端子群に分散して配置したりすることにより、電源・ＧＮＤに対するノイズの影響を低減する方法や、ノイズに弱い入力信号を同時駆動出力端子から遠ざけて配置し、入力信号に対するノイズの影響を回避する方法が従来より採られてきた。
【０００５】
また、回路的に同時駆動出力を回避する方法として、特開平３−４４１０８号公報や特開平３−２２２５１８号公報に示されるように、同時駆動出力信号をいくつかの組に分け、遅延要素を用いて変化点をずらし、電源・ＧＮＤに対するノイズの影響を低減する方法がある。
【０００６】
【発明が解決しようとする課題】
ＬＳＩの全体の端子数に占める同時駆動出力信号端子の割合が多い場合、上記従来の技術では、連続した同時駆動出力信号端子の間に電源・ＧＮＤ端子の追加を行い、さらに、ノイズに弱い入力信号端子を同時駆動出力信号端子群から遠ざけて配置する方法を採る。
【０００７】
しかし、同時駆動出力信号端子の割合が特に多い場合、ノイズに弱い入力信号端子を遠ざけて配置することが困難になり、入力信号に対する影響を回避することが出来なくなるという課題を有していた。
【０００８】
また、同時駆動出力信号の変化点をずらす方法は同時駆動出力信号を取り込む側のタイミング余裕を減少させることになり、高速のデータ転送に対して適応できないと言う課題も有していた。
【０００９】
本発明は、上記課題を考慮し、同時駆動出力信号端子の割合が多い場合であっても、入力信号に対する影響を回避することが出来る集積回路装置、及びプログラムを提供することを目的とするものある。
【００１０】
また、本発明は、上記課題を考慮し、同時駆動出力信号端子の割合が多い場合であっても、高速のデータ転送に対して適応できる集積回路、及びプログラムを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上述した課題を解決するために、第１の本発明（請求項１に対応）は、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを、前記変化ビット数検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置である。
【００１２】
また、第２の本発明（請求項２に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されている変化ビット数設定レジスタを備え、
前記タイミング生成ブロックは、前記異なるビット数が、前記所定の設定値以上である場合、前記タイミングを変更するよう指示する第１の本発明に記載の集積回路装置である。
【００１３】
また、第３の本発明（請求項３に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されているストローブ信号タイミング設定レジスタを有し、
前記タイミング生成ブロックは、前記所定の設定値を利用して、前記ストローブ信号ドライバが前記次のデータに対応する前記ストローブ信号のタイミングを変更する量を決定する第１の本発明に記載の集積回路装置である。
【００２０】
また、第４の本発明（請求項４に対応）は、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化間隔検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置である。
【００２１】
また、第５の本発明（請求項５に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記タイミングを変更する第４の本発明に記載の集積回路装置である。
【００２２】
また、第６の本発明（請求項６に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されているストローブ信号タイミング設定レジスタを有し、
前記タイミング生成ブロックは、前記所定の設定値によって、前記データに対応する前記ストローブ信号のタイミングを変更する量を決定する第４の本発明に記載の集積回路装置である。
【００２３】
また、第７の本発明（請求項７に対応）は、データを出力するスルーレートをコントロールするスルーレートコントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記スルーレートを変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとを備えた集積回路装置である。
【００２４】
また、第８の本発明（請求項８に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記スルーレートを小さくするよう指示する第７の本発明に記載の集積回路装置である。
【００２５】
また、第９の本発明（請求項９に対応）は、出力するデータに対応する出力電流をコントロールする出力電流コントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記出力電流を変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとを備えた集積回路装置である。
【００２６】
また、第１０の本発明（請求項１０に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記出力電流を少なくする前記出力電流コントロール手段を制御する第９の本発明に記載の集積回路装置である。
【００２７】
また、第１１の本発明（請求項１１に対応）は、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバにそれぞれ入力される、前記データの各信号の位相をコントロールする位相コントロール手段と、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記位相をコントロールするよう前記位相コントロール手段を制御するタイミング生成ブロックとを備えた集積回路装置である。
【００２８】
また、第１２の本発明（請求項１２に対応）は、書き換え可能なレジスタであり、所定の設定値が設定されている変化間隔設定レジスタを備え、
前記タイミング生成ブロックは、検出された前記間隔が、前記所定の設定値以下である場合、前記データの各信号が同時に変化することを抑制するように、前記位相をコントロールするよう指示する第１１の本発明に記載の集積回路装置である。
【００２９】
また、第１３の本発明（請求項１３に対応）は、前記タイミング生成ブロックの機能は、外部から停止させることが可能である第１〜１２の本発明のいずれかに記載の集積回路装置である。
【００３０】
また、第１４の本発明（請求項１４に対応）は、前記スルーレートコントロール手段の機能は、外部から停止させることが可能である第７の本発明に記載の集積回路装置である。
【００３１】
また、第１５の本発明（請求項１５に対応）は、前記出力電流コントロール手段の機能は、外部から停止させることが可能である第９の本発明に記載の集積回路装置である。
【００３２】
また、第１６の本発明（請求項１６に対応）は、前記位相コントロール手段の機能は、外部から停止させることが可能である第１１の本発明に記載の集積回路装置である。
【００３３】
また、第１７の本発明（請求項１７に対応）は、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化ビット数検出ブロックの検出結果と前記変化間隔検出ブロックの検出結果とに応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとを備えた集積回路装置である。
【００３４】
また、第１８の本発明（請求項１８に対応）は、第１の本発明に記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを、前記変化ビット数検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００３８】
また、第１９の本発明（請求項１９に対応）は、第４の本発明に記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化間隔検出ブロックの検出結果に応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００３９】
また、第２０の本発明（請求項２０に対応）は、第７の本発明に記載の集積回路装置の、データを出力するスルーレートをコントロールするスルーレートコントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記スルーレートを変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００４０】
また、第２１の本発明（請求項２１に対応）は、第９の本発明に記載の集積回路装置の、出力するデータに対応する出力電流をコントロールする出力電流コントロール手段を有し、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記出力電流を変更するよう前記複数のバスドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００４１】
また、第２２の本発明（請求項２２に対応）は、第１１の本発明に記載の集積回路装置の、複数のバスをそれぞれ駆動して前記データを出力する複数のバスドライバと、
前記複数のバスドライバにそれぞれ入力される、前記データの各信号の位相をコントロールする位相コントロール手段と、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記変化間隔検出ブロックの検出結果に応じて、前記位相をコントロールするよう前記位相コントロール手段を制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００４２】
また、第２３の本発明（請求項２３に対応）は、第１７の本発明に記載の集積回路装置の、複数のバスをそれぞれ駆動してデータを出力する複数のバスドライバと、
出力される前記データを取り込むためのストローブ信号を駆動するストローブ信号ドライバと、
前記複数のバスドライバが出力する現在のデータと次のデータとの異なるビット数を検出する変化ビット数検出ブロックと、
前記複数のバスドライバが前記データを出力するタイミングと、前記ストローブ信号ドライバが前記ストローブ信号を出力するタイミングとの間隔を検出する変化間隔検出ブロックと、
前記ストローブ信号ドライバが前記ストローブ信号を駆動するタイミングを前記変化ビット数検出ブロックの検出結果と前記変化間隔検出ブロックの検出結果とに応じて変更するよう前記ストローブ信号ドライバを制御するタイミング生成ブロックとの全部または一部としてコンピュータを機能させるためのプログラムである。
【００４３】
前記課題を解決するために、本発明の集積回路装置は、一例として、複数のバスと、前記複数のバス各々に接続され、前記複数のバス各々を駆動するための複数のバスドライバと、前記複数のバスのデータを取りこむためのストローブ信号と、前記ストローブ信号を駆動するためのドライバを備えた集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する手段や、前記複数のバスの現在のデータが次のデータに変化するまでの時間を検出する手段を持ち、前記検出結果によって、次のデータに対する前記ストローブ信号のタイミングを変更するように構成したものである。これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となり、高速のデータ転送時でも同時駆動出力信号を取り込む側のタイミング余裕を十分確保することができ、安定したデータ転送ができる集積回路装置を実現することができる。さらにデータバスの位相をずらす、あるいはスルーレートコントロールを実施する、あるいは出力電流能力変更することにより、同時に動作するドライバの数を減らしたり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減される。
【００４４】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００４５】
本発明は、一例として、複数のバスと、前記複数のバス各々に接続され、前記複数のバス各々を駆動するための複数のバスドライバと、前記複数のバスのデータを取りこむためのストローブ信号と、前記ストローブ信号を駆動するためのドライバを備えた集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する変化ビット検出手段を持ち、前記変化ビット検出手段の検出結果によって、次のデータに対する前記ストローブ信号のタイミングを変更することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となり安定したデータ転送が実現できる。
【００４６】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する変化ビット検出手段に、書き換え可能な変化ビット数設定レジスタを備え、変化ビット数設定レジスタに対する設定値と変化するビット数を比較する事により、次のデータに対する前記ストローブ信号のタイミングを変更することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてストローブ信号を遅延させることが選択可能となり安定したデータ転送が実現できる。
【００４７】
また、本発明は、一例として、上記発明の集積回路装置において、前記ストローブ信号のタイミングを変更する手段に、書き換え可能なストローブ信号タイミング設定レジスタ備え、ストローブ信号タイミング設定レジスタに対する設定値によって、次のデータに対する前記ストローブ信号のタイミングを変更する量を変更する手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてストローブ信号を遅延させる量を変更することが可能となり安定したデータ転送が実現できる。
【００４８】
また、本発明は、一例として、上記発明の集積回路装置において、前記ストローブ信号のタイミングを変更する手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合もストローブ信号を遅延させないように制御することが可能である。
【００４９】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに、スルーレートコントロール手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５０】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する前記変化ビット検出手段の検出結果によってスルーレートコントロールを実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５１】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する前記変化ビット検出手段に、書き換え可能な前記変化ビット数設定レジスタを備え、変化ビット数設定レジスタに対する設定値と変化するビット数を比較する事によってスルーレートコントロールを実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてスルーレートコントロールを実施することが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５２】
また、本発明は、一例として、上記発明の集積回路装置において、前記スルーレートコントロール手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合もスルーレートコントロールを実施しないように制御することが可能である。
【００５３】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに、出力電流をコントロールする手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５４】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する前記変化ビット検出手段の検出結果によって出力電流をコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５５】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する前記変化ビット検出手段に、書き換え可能な前記変化ビット数設定レジスタを備え、変化ビット数設定レジスタに対する設定値と変化するビット数を比較する事によって出力電流をコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じて出力電流をコントロールすることが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５６】
また、本発明は、一例として、上記発明の集積回路装置において、前記出力電流をコントロールする手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合も出力電流をコントロールしないように制御することが可能である。
【００５７】
また、本発明は、一例として、上記本発明の集積回路装置において、前記複数のバスドライバに入力される信号の位相をずらし、同時に動作するドライバの数を減らす手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５８】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する前記変化ビット検出手段の検出結果によって位相をずらすかどうかコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００５９】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する変化ビット検出手段に、書き換え可能な前記変化ビット数設定レジスタを備え、変化ビット数設定レジスタに対する設定値と変化するビット数を比較する事によって位相をずらすかどうかコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じて位相をずらすかどうかコントロールすることが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００６０】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに入力される信号の位相をずらし、同時に動作するドライバの数を減らす手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合も位相をずらさないように制御することが可能である。
【００６１】
また、本発明は、一例として、複数のバスと、前記複数のバス各々に接続され、前記複数のバス各々を駆動するための複数のバスドライバと、前記複数のバスのデータを取りこむためのストローブ信号と、前記ストローブ信号を駆動するためのドライバを備えた集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段を持ち、前記変化間隔検出手段の検出結果によって、次のデータに対する前記ストローブ信号のタイミングを変更することを特徴としたデータ集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となり安定したデータ転送が実現できる。
【００６２】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段に、書き換え可能な変化間隔設定レジスタを備え、変化間隔設定レジスタに対する設定値と検出した変化間隔を比較する事により、次のデータに対する前記ストローブ信号のタイミングを変更することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてストローブ信号を遅延させることが選択可能となり安定したデータ転送が実現できる。
【００６３】
また、本発明は、一例として、上記発明の集積回路装置において、前記ストローブ信号のタイミングを変更する手段に、書き換え可能なストローブ信号タイミング設定レジスタを備え、ストローブ信号タイミング設定レジスタに対する設定値によって、次のデータに対する前記ストローブ信号のタイミングを変更する量を変更する手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてストローブ信号を遅延させる量を変更することが可能となり安定したデータ転送が実現できる。
【００６４】
また、本発明は、一例として、上記発明の集積回路装置において、前記ストローブ信号のタイミングを変更する手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合もストローブ信号を遅延させないように制御することが可能である。
【００６５】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに、スルーレートコントロール手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００６６】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段の検出結果によってスルーレートコントロールを実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００６７】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段に、書き換え可能な変化間隔設定レジスタを備え、変化間隔設定レジスタに対する設定値と検出した変化間隔を比較する事によってスルーレートコントロールを実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてスルーレートコントロールを実施することが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００６８】
また、本発明は、一例として、上記発明の集積回路装置において、前記スルーレートコントロール手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合もスルーレートコントロールを実施しないように制御することが可能である。
【００６９】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに、出力電流をコントロールする手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７０】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段の検出結果によって出力電流をコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７１】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段に、書き換え可能な変化間隔設定レジスタを備え、変化間隔設定レジスタに対する設定値と検出した変化間隔を比較する事によって出力電流をコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じて出力電流をコントロールすることが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７２】
また、本発明は、一例として、上記発明の集積回路装置において、前記出力電流をコントロールする手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合も出力電流をコントロールしないように制御することが可能である。
【００７３】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに入力される信号の位相をずらし、同時に動作するドライバの数を減らす手段を備えた集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７４】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段の検出結果によって位相をずらすかどうかコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７５】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスのデータが変化してから前記ストローブ信号が出力されるまでの間隔を検出する変化間隔検出手段に、書き換え可能な変化間隔設定レジスタを備え、変化間隔設定レジスタに対する設定値と検出した変化間隔を比較する事によって位相をずらすかどうかコントロールする手段を実施することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じて位相をずらすかどうかコントロールすることが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【００７６】
また、本発明は、一例として、上記発明の集積回路装置において、前記複数のバスドライバに入力される信号の位相をずらし、同時に動作するドライバの数を減らす手段を、外部から停止させることができるような手段を備えた集積回路装置であり、これによりいかなる場合も位相をずらすないように制御することが可能である。
【００７７】
また、本発明は、一例として、複数のバスと、前記複数のバス各々に接続され、前記複数のバス各々を駆動するための複数のバスドライバと、前記複数のバスのデータを取りこむためのストローブ信号と、前記ストローブ信号を駆動するためのドライバを備えた集積回路装置において、前記複数のバスの現在のデータと次のデータとの異なるビット数を検出する変化ビット検出手段、前記複数のバスの現在のデータから次のデータに変わるまでの間隔を検出する変化間隔検出手段を持ち、前記複数のバスの現在のデータと次のデータとの異なるビット数の検出結果と前記複数のバスの現在のデータから次のデータに変わるまでの間隔の検出結果によって、次のデータに対する前記ストローブ信号のタイミングを変更することを特徴とした集積回路装置であり、これにより、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となり安定したデータ転送が実現できる。
【００７８】
（実施の形態１）
まず、実施の形態１について、図１及び図２を用いて説明する。図１は、本発明の実施の形態１における集積回路装置の信号処理を示すブロック図であり、図２は、図１の主要な信号のタイミングチャートである。
【００７９】
本実施の形態の集積回路装置は、図２に示すシステムクロックを基準にして動作している。図１において、出力データが準備できると出力ラッチ信号１４０と出力内部データＤ０＿ＩＮ１００、Ｄ１＿ＩＮ１１０、Ｄ２＿ＩＮ１２０、Ｄ３＿ＩＮ１３０が入力される。出力内部データＤ０＿ＩＮ１００、Ｄ１＿ＩＮ１１０、Ｄ２＿ＩＮ１２０、Ｄ３＿ＩＮ１３０は、データラッチ１０１、１１１、１２１、１３１によって出力ラッチ信号１４０のタイミングでそれぞれラッチされる。ラッチされた出力ラッチデータ１０２、１１２、１２２、１３２は、それぞれ出力バッファ１０３、１１３、１２３、１３３を通して出力信号Ｄ０＿ＯＵＴ１０４、Ｄ１＿ＯＵＴ１１４、Ｄ２＿ＯＵＴ１２４、Ｄ３＿ＯＵＴ１３４として外部に出力される。
【００８０】
出力ラッチ信号１４０は、同時にストローブ生成ブロック１４１にも入力され、通常は許可されているデータ転送レート内でデータのセットアップとホールド時間が最も確保できるタイミングまで遅延させる処理が施され、ストローブ内部信号１４２となる。ストローブ内部信号１４２は、出力バッファ１４３を通してストローブ信号１４４として外部に出力される。
【００８１】
なお、ストローブ信号１４４とは、出力信号Ｄ０＿ＯＵＴ１０４、Ｄ１＿ＯＵＴ１１４、Ｄ２＿ＯＵＴ１２４、Ｄ３＿ＯＵＴ１３４を外部の装置が取り込むためのタイミングを示す信号である。
【００８２】
またストローブ生成ブロック１４１には、出力ラッチ信号１４０の他に出力内部データＤ０＿ＩＮ１００、Ｄ１＿ＩＮ１１０、Ｄ２＿ＩＮ１２０、Ｄ３＿ＩＮ１３０、出力ラッチデータ１０２、１１２、１２２、１３２、変化ビット数設定レジスタ１５０、タイミング設定レジスタ１６０、イネーブル信号１７０、及び変化間隔設定レジスタ１８０が入力される。
【００８３】
ストローブ生成ブロック１４１の内部は、変化ビット数検出ブロック１５１、変化間隔検出ブロック１８１、タイミング生成ブロック１６１で構成される。
【００８４】
変化ビット数検出ブロック１５１は、出力ラッチ信号１４０のタイミングで出力内部データＤ０＿ＩＮ１００、Ｄ１＿ＩＮ１１０、Ｄ２＿ＩＮ１２０、Ｄ３＿ＩＮ１３０とそれぞれに対応する出力ラッチデータ１０２、１１２、１２２、１３２とのビットの異なっている数を検出する。
【００８５】
例えばＤ０＿ＩＮ１００と出力ラッチデータ１０２とのビットが異なっており、Ｄ１＿ＩＮ１１０と出力ラッチデータ１１２とのビットが等しく、Ｄ２＿ＩＮ１２０と出力ラッチデータ１２２とのビットが等しく、Ｄ３＿ＩＮ１３０と出力ラッチデータ１３２とのビットが異なっている場合には、変化ビット数検出ブロック１５１は、上記のビットの異なっている数として２を検出することになる。
【００８６】
そして、変化ビット数検出ブロック１５１は、検出したビット数が変化ビット数設定レジスタ１５０以上のときに、タイミング生成ブロック１６１に対してビットタイミング変更信号１５２を出力する。
【００８７】
例えば、変化ビット数設定レジスタ１５０の値が３に設定されている場合、変化ビット数検出ブロック１５１が検出した数が２以下である場合には、変化ビット数検出ブロック１５１は、タイミング生成ブロック１６１に対してビットタイミング変更信号１５２を出力しない。これに対して、変化ビット数検出ブロック１５１が検出した数が３以上である場合には、変化ビット数検出ブロック１５１は、タイミング生成ブロック１６１に対してビットタイミング変更信号１５２を出力する。
【００８８】
変化間隔検出ブロック１８１は、出力ラッチ信号１４０とストローブ内部信号１４２の間隔を検出するブロックで、検出した間隔が変化間隔設定レジスタ１８０より小さいときに、タイミング生成ブロック１６１に対して間隔タイミング変更信号１８２を出力する。
【００８９】
例えば、変化間隔設定レジスタ１８０の値が１に設定されている場合、変化間隔検出ブロック１８１が、出力ラッチ信号１４０とストローブ内部信号１４２との間隔が０クロックであることを検出した場合には、変化間隔検出ブロック１８１は、タイミング生成ブロック１６１に対して間隔タイミング変更信号１８２を出力する。これに対して、変化間隔検出ブロック１８１が、出力ラッチ信号１４０とストローブ内部信号１４２との間隔が１クロック以上であることを検出した場合には、変化間隔検出ブロック１８１は、タイミング生成ブロック１６１に対して間隔タイミング変更信号１８２を出力しない。
【００９０】
タイミング生成ブロック１６１は、イネーブル信号１７０が有効な状態のときにビットタイミング変更信号１５２あるいは間隔タイミング変更信号１８２をうけつけると、タイミング設定レジスタ１６０で設定されてる時間、出力ラッチ信号１４０を遅延させてストローブ内部信号１４２として出力する。
【００９１】
例えば、タイミング設定レジスタ１６０で設定されている時間が１クロックである場合、タイミング生成ブロック１６１は、イネーブル信号１７０が有効な状態のときにビットタイミング変更信号１５２あるいは間隔タイミング変更信号１８２をうけつけると、１クロックだけ出力ラッチ信号１４０を遅延させてストローブ内部信号１４２として出力する。
【００９２】
このようにして生成されストローブ内部信号１４２は、出力バッファ１４３を通してストローブ信号１４４として外部に出力される。
【００９３】
また、本実施の形態の集積回路装置は、上述したようにイネーブル信号１７０によって、タイミング生成ブロック１６１、変化ビット検出ブロック１５１、変化間隔検出ブロック１８１の各機能を外部から停止させることができる。これによりいかなる場合もストローブ信号を遅延させないように制御することが可能である。
【００９４】
なお、本実施の形態の出力バッファ１０３、１１３、１２３、１３３は、本発明の複数のバスドライバの例であり、本実施の形態の出力バッファ１４３は本発明のストローブ信号ドライバの例でり、本実施の形態のタイミング設定レジスタは本発明のストローブ信号タイミング設定レジスタの例である。
【００９５】
このように実施の形態１によれば、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となるので、安定したデータ転送が実現できる。
【００９６】
（実施の形態２）
次に、実施の形態２について図３を用いて説明する。
【００９７】
図３は、本発明の実施の形態２における集積回路装置の信号処理を示すブロック図である。
【００９８】
なお、本発明の実施の形態２における集積回路装置の各種構成要素（各種信号、各種ブロック、各種バッファ、各種クロック、及び各種回路など）は、実施の形態２で特に説明されない場合、その構成要素と同一の名称を有する実施の形態１の構成要素と同等の機能を有するものとし、詳細な説明を省略する。
【００９９】
本実施の形態の集積回路装置は、図３において、出力データが準備できると出力ラッチ信号３４０と出力内部データＤ０＿ＩＮ３００、Ｄ１＿ＩＮ３１０、Ｄ２＿ＩＮ３２０、Ｄ３＿ＩＮ３３０が入力される。出力内部データＤ０＿ＩＮ３００、Ｄ１＿ＩＮ３１０、Ｄ２＿ＩＮ３２０、Ｄ３＿ＩＮ３３０は、データラッチ３０１、３１１、３２１、３３１によって出力ラッチ信号３４０のタイミングでそれぞれラッチされる。ラッチされた出力ラッチデータ３０２、３１２、３２２、３３２は、それぞれ出力バッファ３０３、３１３、３２３、３３３を通して出力信号Ｄ０＿ＯＵＴ３０４、Ｄ１＿ＯＵＴ３１４、Ｄ２＿ＯＵＴ３２４、Ｄ３＿ＯＵＴ３３４として外部に出力される。
【０１００】
出力ラッチ信号３４０は、同時にストローブ生成ブロック３４１にも入力され、通常は許可されているデータ転送レート内でデータのセットアップとホールド時間が最も確保できるタイミングまで遅延させる処理が施され、ストローブ内部信号３４２となる。ストローブ内部信号３４２は、出力バッファ３４３を通してストローブ信号３４４として外部に出力される。
【０１０１】
またストローブ生成ブロック３４１は、出力ラッチ信号３４０の他に出力内部データＤ０＿ＩＮ３００、Ｄ１＿ＩＮ３１０、Ｄ２＿ＩＮ３２０、Ｄ３＿ＩＮ３３０、出力ラッチデータ３０２、３１２、３２２、３３２、変化ビット数設定レジスタ３５０、タイミング設定レジスタ３６０、イネーブル信号３７０、変化間隔設定レジスタ３８０が入力される。内部は、変化ビット数検出ブロック３５１、変化間隔検出ブロック３８１、タイミング生成ブロック３６１で構成される。
【０１０２】
変化ビット数検出ブロック３５１は、出力ラッチ信号３４０のタイミングで出力内部データＤ０＿ＩＮ３００、Ｄ１＿ＩＮ３１０、Ｄ２＿ＩＮ３２０、Ｄ３＿ＩＮ３３０とそれぞれに対応する出力ラッチデータ３０２、３１２、３２２、３３２とのビットの異なっている数を検出する。検出したビット数が変化ビット数設定レジスタ３５０以上のときに、タイミング生成ブロック３６１に対してビットタイミング変更信号３５２を出力する。
【０１０３】
変化間隔検出ブロック３８１は、出力ラッチ信号３４０とストローブ内部信号３４２の間隔を検出するブロックで、検出した間隔が変化間隔設定信号３８０より小さいときに、タイミング生成ブロック３６１に対して間隔タイミング変更信号３８２を出力する。
【０１０４】
タイミング生成ブロック３６１は、イネーブル信号３７０が有効な状態のときにビットタイミング変更信号３５２あるいは間隔タイミング変更信号３８２をうけつけると、タイミング設定レジスタ３６０で設定されてる時間、出力ラッチ信号３４０を遅延させてストローブ内部信号３４２として出力する。
【０１０５】
また、タイミング生成ブロック３６１は、イネーブル信号３７０が有効な状態のときにビットタイミング変更信号３５２あるいは間隔タイミング変更信号３８２をうけつけると、スルーレートコントロール信号３４５を出力バッファ３０３、３１３、３２３、３３３に出力する。
【０１０６】
図３の、出力バッファ３０３、３１３、３２３、３３３は、それぞれ２つの分割したドライバから構成されており、出力信号Ｄ０＿ＯＵＴ３０４、Ｄ１＿ＯＵＴ３１４、Ｄ２＿ＯＵＴ３２４、Ｄ３＿ＯＵＴ３３４は、これら２つのドライバから出力される信号の和になる。また、出力バッファ３０３、３１３、３２３、３３３は、それぞれ２つに分割したドライバのうち一方のドライバを遅延回路により遅延させてドライブするか遅延させないでドライブするかをセレクタで切り替えることが出来る。
【０１０７】
スルーレートコントロール信号３４５を受けた出力バッファ３０３、３１３、３２３、３３３は、それぞれ出力バッファ内部の分割したドライバの一方を遅延させてドライブすることにより、出力信号Ｄ０＿ＯＵＴ３０４、Ｄ１＿ＯＵＴ３１４、Ｄ２＿ＯＵＴ３２４、Ｄ３＿ＯＵＴ３３４の急激な変化を抑制する。
【０１０８】
すなわち、スルーレートコントロール信号３４５を受けた場合、出力バッファ３０３，３１３、３２３、３３３は、それぞれ自らが有する２つのドライバのうちまず、一方のドライバから信号を出力し、次に、所定の時間経過してから遅延させてドライブされたドライバの方から信号を出力するので、同時にこれら２つのドライバから信号を出力する場合に比べて出力信号Ｄ０＿ＯＵＴ３０４、Ｄ１＿ＯＵＴ３１４、Ｄ２＿ＯＵＴ３２４、Ｄ３＿ＯＵＴ３３４は急激に変化しなくなる。
【０１０９】
また、本実施の形態の集積回路装置は、上述したスルーレートをコントロール手段を、上記のイネーブル信号３７０によって、外部から停止させることが可能である。従って、いかなる場合もスルーレートコントロールを実施しないように制御することが可能である。
【０１１０】
なお、以上の説明では、スルーレートコントロールを分割したドライバを遅延させる例で説明したが、その他の方法で出力の変化を抑制する方法でも同様に実施可能である。
【０１１１】
さらに、本実施の形態では、出力バッファ３０３、３１３、３２３、３３３はそれぞれ２つのドライバに分割されているとして説明したが、これに限らず、３つ、４つなど要するに出力バッファ３０３、３１３、３２３、３３３がスルーレートをコントロール出来さえすれば、いくつのドライバに分割されていても構わない。
【０１１２】
さらに、本実施の形態の出力バッファ３０３、３１３、３２３、３３３は、本発明の複数のバスドライバの例であり、本実施の形態の出力バッファ３４３は本発明のストローブ信号ドライバの例であり、本実施の形態のタイミング設定レジスタは本発明のストローブ信号タイミング設定レジスタの例であり、本実施の形態の出力バッファ３０３、３１３、３２３、３３３がそれぞれ有する遅延回路とセレクタは本発明のスルーレートコントロール手段の例である。
【０１１３】
このように実施の形態２によれば、実施の形態１と同等の効果が得られるとともに、さらに、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じてスルーレートコントロールを実施することが可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【０１１４】
（実施の形態３）
次に、第３の実施の形態について図４を用いて説明する。
【０１１５】
図４は、本発明の実施の形態３における集積回路装置の信号処理を示すブロック図である。
【０１１６】
なお、本発明の実施の形態３における集積回路装置の各種構成要素（各種信号、各種ブロック、各種バッファ、各種クロック、及び各種回路など）は、実施の形態３で特に説明されない場合、その構成要素と同一の名称を有する実施の形態１の構成要素と同等の機能を有するものとし、詳細な説明を省略する。
【０１１７】
本実施の形態の集積回路装置は、図４において、出力データが準備できると出力ラッチ信号４４０と出力内部データＤ０＿ＩＮ４００、Ｄ１＿ＩＮ４１０、Ｄ２＿ＩＮ４２０、Ｄ３＿ＩＮ４３０が入力される。出力内部データＤ０＿ＩＮ４００、Ｄ１＿ＩＮ４１０、Ｄ２＿ＩＮ４２０、Ｄ３＿ＩＮ４３０は、データラッチ４０１、４１１、４２１、４３１によって出力ラッチ信号４４０のタイミングでそれぞれラッチされる。ラッチされた出力ラッチデータ４０２、４１２、４２２、４３２は、それぞれ出力バッファ４０３、４１３、４２３、４３３を通して出力信号Ｄ０＿ＯＵＴ４０４、Ｄ１＿ＯＵＴ４１４、Ｄ２＿ＯＵＴ４２４、Ｄ３＿ＯＵＴ４３４として外部に出力される。
【０１１８】
出力ラッチ信号４４０は、同時にストローブ生成ブロック４４１にも入力され、通常は許可されているデータ転送レート内でデータのセットアップとホールド時間が最も確保できるタイミングまで遅延させる処理が施され、ストローブ内部信号４４２となる。ストローブ内部信号４４２は、出力バッファ４４３を通してストローブ信号４４４として外部に出力される。
【０１１９】
またストローブ生成ブロック４４１は、出力ラッチ信号４４０の他に出力内部データＤ０＿ＩＮ４００、Ｄ１＿ＩＮ４１０、Ｄ２＿ＩＮ４２０、Ｄ３＿ＩＮ４３０、出力ラッチデータ４０２、４１２、４２２、４３２、変化ビット数設定レジスタ４５０、タイミング設定レジスタ４６０、イネーブル信号４７０、変化間隔設定レジスタ４８０が入力される。内部は、変化ビット数検出ブロック４５１、変化間隔検出ブロック４８１、タイミング生成ブロック４６１で構成される。
【０１２０】
変化ビット数検出ブロック４５１は、出力ラッチ信号４４０のタイミングで出力内部データＤ０＿ＩＮ４００、Ｄ１＿ＩＮ４１０、Ｄ２＿ＩＮ４２０、Ｄ３＿ＩＮ４３０とそれぞれに対応する出力ラッチデータ４０２、４１２、４２２、４３２とのビットの異なっている数を検出する。検出したビット数が変化ビット数設定レジスタ４５０以上のときに、タイミング生成ブロック４６１に対してビットタイミング変更信号４５２を出力する。
【０１２１】
変化間隔検出ブロック４８１は、出力ラッチ信号４４０とストローブ内部信号４４２の間隔を検出するブロックで、検出した間隔が変化間隔設定信号４８０より小さいときに、タイミング生成ブロック４６１に対して間隔タイミング変更信号４８２を出力する。
【０１２２】
タイミング生成ブロック４６１は、イネーブル信号４７０が有効な状態のときにビットタイミング変更信号４５２あるいは間隔タイミング変更信号４８２をうけつけると、タイミング設定レジスタ４６０で設定されてる時間、出力ラッチ信号４４０を遅延させてストローブ内部信号４４２として出力する。
【０１２３】
また、タイミング生成ブロック４６１は、イネーブル信号４７０が有効な状態のときにビットタイミング変更信号４５２あるいは間隔タイミング変更信号４８２をうけつけると、電流能力コントロール信号４４５を出力バッファ４０３、４１３、４２３、４３３に出力する。
【０１２４】
出力バッファ４０３、４１３、４２３、４３３は、それぞれ分割された２つのドライバから構成されており、そのうち一方のドライバはスイッチにより出力をオープンにすることが出来る。
【０１２５】
電流能力コントロール信号４４５を受けた出力バッファ４０３、４１３、４２３、４３３は、それぞれ出力バッファ内部の分割した一方のドライバの出力をオープンにすることにより、出力信号Ｄ０＿ＯＵＴ４０４、Ｄ１＿ＯＵＴ４１４、Ｄ２＿ＯＵＴ４２４、Ｄ３＿ＯＵＴ４３４の急激な変化を抑制する。
【０１２６】
すなわち、出力バッファ４０３、４１３、４２３、４３３が、それぞれ自らが有する２つのドライバのうち一方のドライバの出力をオープンにした場合、そうでない場合に比べて、出力信号Ｄ０＿ＯＵＴ４０４、Ｄ１＿ＯＵＴ４１４、Ｄ２＿ＯＵＴ４２４、Ｄ３＿ＯＵＴ４３４それぞれのピーク時の電流が半分になる。従って、電流能力コントロール信号４４５を受けた場合、出力信号Ｄ０＿ＯＵＴ４０４、Ｄ１＿ＯＵＴ４１４、Ｄ２＿ＯＵＴ４２４、Ｄ３＿ＯＵＴ４３４は、そうでない場合に比べて急激に変化しなくなる。
【０１２７】
また、本実施の形態の集積回路装置は、上述した出力電流をコントロールする手段を、上記のイネーブル信号４７０によって外部から停止させることができる。従って、いかなる場合も出力電流をコントロールしないように制御することが可能である。
【０１２８】
なお、本実施の形態では、出力バッファ４０３、４１３、４２３、４３３は、それぞれ分割された２つのドライバから構成されているとして説明したが、これに限らず、３つ、４つなど、要するに、出力バッファ４０３、４１３、４２３、４３３は、電流能力コントロール信号４４５を受けた場合、出力信号Ｄ０＿ＯＵＴ４０４、Ｄ１＿ＯＵＴ４１４、Ｄ２＿ＯＵＴ４２４、Ｄ３＿ＯＵＴ４３４それぞれのピーク時の電流を少なくすることが出来さえすれば、任意の個数のドライバに分割されていても構わない。
【０１２９】
さらに、本実施の形態の出力バッファ４０３、４１３、４２３、４３３は、本発明の複数のバスドライバの例であり、本実施の形態の出力バッファ４４３は本発明のストローブ信号ドライバの例であり、本実施の形態のタイミング設定レジスタは本発明のストローブ信号タイミング設定レジスタの例であり、本実施の形態の出力バッファ４０３、４１３、４２３、４３３がそれぞれ有するスイッチは本発明の出力電流コントロール手段の例である。
【０１３０】
このように、実施の形態３によれば、実施の形態１の効果に加えて、さらに、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで外部から設定する設定値に応じて出力電流をコントロールすることが選択可能となり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となるので、安定したデータ転送が実現できる。
【０１３１】
（実施の形態４）
つぎに、実施の形態４について、図５を用いて説明する。
【０１３２】
図５は、本発明の実施の形態４における集積回路装置の信号処理を示すブロック図である。
【０１３３】
なお、本発明の実施の形態４における集積回路装置の各種構成要素（各種信号、各種ブロック、各種バッファ、各種クロック、及び各種回路など）は、実施の形態４で特に説明されない場合、その構成要素と同一の名称を有する実施の形態１の構成要素と同等の機能を有するものとし、詳細な説明を省略する。
【０１３４】
本実施の形態の集積回路装置は、図５において、出力データが準備できると出力ラッチ信号５４０と出力内部データＤ０＿ＩＮ５００、Ｄ１＿ＩＮ５１０、Ｄ２＿ＩＮ５２０、Ｄ３＿ＩＮ５３０が入力される。出力内部データＤ０＿ＩＮ５００、Ｄ１＿ＩＮ５１０、Ｄ２＿ＩＮ５２０、Ｄ３＿ＩＮ５３０は、データラッチ５０１、５１１、５２１、５３１によって出力ラッチ信号５４０のタイミングでそれぞれラッチされる。ラッチされた出力ラッチデータ５０２、５１２、５２２、５３２は、それぞれ出力バッファ５０３、５１３、５２３、５３３を通して出力信号Ｄ０＿ＯＵＴ５０４、Ｄ１＿ＯＵＴ５１４、Ｄ２＿ＯＵＴ５２４、Ｄ３＿ＯＵＴ５３４として外部に出力される。
【０１３５】
出力ラッチ信号５４０は、同時にストローブ生成ブロック５４１にも入力され、通常は許可されているデータ転送レート内でデータのセットアップとホールド時間が最も確保できるタイミングまで遅延させる処理が施され、ストローブ内部信号５４２となる。ストローブ内部信号５４２は、出力バッファ５４３を通してストローブ信号５４４として外部に出力される。
【０１３６】
またストローブ生成ブロック５４１は、出力ラッチ信号５４０の他に出力内部データＤ０＿ＩＮ５００、Ｄ１＿ＩＮ５１０、Ｄ２＿ＩＮ５２０、Ｄ３＿ＩＮ５３０、出力ラッチデータ５０２、５１２、５２２、５３２、変化ビット数設定レジスタ５５０、タイミング設定レジスタ５６０、イネーブル信号５７０、変化間隔設定レジスタ５８０が入力される。内部は、変化ビット数検出ブロック５５１、変化間隔検出ブロック５８１、タイミング生成ブロック５６１で構成される。
【０１３７】
変化ビット数検出ブロック５５１は、出力ラッチ信号５４０のタイミングで出力内部データＤ０＿ＩＮ５００、Ｄ１＿ＩＮ５１０、Ｄ２＿ＩＮ５２０、Ｄ３＿ＩＮ５３０とそれぞれに対応する出力ラッチデータ５０２、５１２、５２２、５３２とのビットの異なっている数を検出する。検出したビット数が変化ビット数設定レジスタ５５０以上のときに、タイミング生成ブロック５６１に対してビットタイミング変更信号５５２を出力する。
【０１３８】
変化間隔検出ブロック５８１は、出力ラッチ信号５４０とストローブ内部信号５４２の間隔を検出するブロックで、検出した間隔が変化間隔設定信号５８０より小さいときに、タイミング生成ブロック５６１に対して間隔タイミング変更信号５８２を出力する。
【０１３９】
タイミング生成ブロック５６１は、イネーブル信号５７０が有効な状態のときにビットタイミング変更信号５５２あるいは間隔タイミング変更信号５８２をうけつけると、タイミング設定レジスタ５６０で設定されてる時間出力ラッチ信号５４０を遅延させてストローブ内部信号５４２として出力する。
【０１４０】
また、タイミング生成ブロック５６１は、イネーブル信号５７０が有効な状態のときにビットタイミング変更信号５５２あるいは間隔タイミング変更信号５８２をうけつけると、出力ラッチ信号タイミングコントロール信号５４５を出力ラッチ信号セレクタ５１５、５２５、５３５に出力する。出力ラッチ信号タイミングコントロール信号５４５を受けた出力ラッチ信号セレクタ５１５、５２５、５３５は、出力ラッチデータ５１２、５２２、５３２を遅延させた信号を選択して出力バッファに出力することにより、出力信号Ｄ０＿ＯＵＴ５０４、Ｄ１＿ＯＵＴ５１４、Ｄ２＿ＯＵＴ５２４、Ｄ３＿ＯＵＴ５３４の同時変化を抑制する。
【０１４１】
すなわち、図５から明らかなように、出力ラッチセレクタ５１５，５２５、５３５が遅延させた信号を選択する場合、出力ラッチセレクタ５１５，５２５、５３５は出力ラッチデータ５１２、５２２、５３２をそれぞれ互いに遅延量が異なるようにして遅延させている。また、出力ラッチデータ５０２は遅延されていない。従って出力ラッチデータ５０２、５１２、５２２、５３２が出力バッファ５０３、５１３、５２３、５３３に入力されるタイミングは全て異なることになる。従って、出力信号Ｄ０＿ＯＵＴ５０４、Ｄ１＿ＯＵＴ５１４、Ｄ２＿ＯＵＴ５２４、Ｄ３＿ＯＵＴ５３４の同時変化を抑制することが出来る。
【０１４２】
また、本実施の形態の集積回路装置は、出力バッファ５０３、５１３、５２３、５３３に入力される信号の位相をずらすことによって、同時に動作する出力バッファの数を減らすラッチセレクタ５１５，５２５，５３６などの手段を、上記のイネーブル信号５７０によって、外部から停止させることが出来る。従って、いかなる場合も位相をずらすないように制御することが可能である。
【０１４３】
なお、本実施の形態では、出力ラッチ信号タイミングコントロール信号５４５が送られてきた場合に、出力ラッチデータ５０２、５１２、５２２、５３２が出力バッファ５０３、５１３、５２３、５３３に入力されるタイミングが全て異なるようにするとして説明したが、これに限らない。同時変化を抑制する効果は多少劣るが、出力ラッチデータ５０２、５１２、５２２、５３２のうち複数の遅延量が同じである及び／または複数が遅延されなくても構わない。要するに、出力ラッチ信号タイミングコントロール信号５４５が送られてきた場合に、出力ラッチデータ５０２、５１２、５２２、５３２が出力バッファ５０３、５１３、５２３、５３３に入力されるタイミングが全て同じになるとは限らないようにすればよい。
【０１４４】
このように、本実施の形態によれば、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングで出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することが可能となり安定したデータ転送が実現できる。
【０１４５】
なお、以上の説明では、出力ラッチ信号に遅延を挿入する例で説明したが、出力ラッチ信号に遅延を挿入する方法で出力の同時変化を抑制する方法でも同様に実施可能である。
【０１４６】
さらに、本実施の形態の出力バッファ５０３、５１３、５２３、５３３は、本発明の複数のバスドライバの例であり、本実施の形態の出力バッファ５４３は本発明のストローブ信号ドライバの例であり、本実施の形態のタイミング設定レジスタは本発明のストローブ信号タイミング設定レジスタの例であり、本実施の形態の出力ラッチセレクタ５１５、５２５、５３５、及び遅延回路は本発明の位相コントロール手段の例である。
【０１４７】
このように、本実施の形態によれば、バッファ出力端の容量を充放電する際に発生するスイッチングノイズ、出力電圧が急激に変化したときのクロストークノイズや反射ノイズが発生するタイミングでストローブ信号を遅延させることが可能となり、高速のデータ転送時でも同時駆動出力信号を取り込む側のタイミング余裕を十分確保することができ、安定したデータ転送ができる集積回路装置を実現することが可能となる。さらにデータバスの位相をずらす、あるいはスルーレートコントロールを実施する、あるいは出力電流能力変更することにより、同時に動作するドライバの数を減らしたり、出力ドライバの負荷容量を充放電する電流を減らすことができ、出力同時変化端子付近の電源・ＧＮＤに対する影響の最大値が低減することも可能である。
【０１４８】
なお、本発明は、上述した本発明の集積回路装置のの全部または一部の手段（または、装置、素子、回路、部、ブロック等）の機能をコンピュータにより実行させるためのプログラムであって、コンピュータと協働して動作するプログラムである。
【０１４９】
なお、本発明の一部の手段（または、装置、素子、回路、部、ブロック等）とは、それらの複数の手段の内の、幾つかの手段を意味し、あるいは、一つの手段の内の、一部の機能を意味するものである。
【０１５０】
また、本発明のプログラムを記録した、コンピュータに読みとり可能な記録媒体も本発明に含まれる。
【０１５１】
また、本発明のプログラムの一利用形態は、コンピュータにより読み取り可能な記録媒体に記録され、コンピュータと協働して動作する態様であっても良い。
【０１５２】
また、本発明のプログラムの一利用形態は、伝送媒体中を伝送し、コンピュータにより読みとられ、コンピュータと協働して動作する態様であっても良い。
【０１５３】
また、記録媒体としては、ＲＯＭ等が含まれ、伝送媒体としては、インターネット等の伝送媒体、光・電波・音波等が含まれる。
【０１５４】
また、上述した本発明のコンピュータは、ＣＰＵ等の純然たるハードウェアに限らず、ファームウェアや、ＯＳ、更に周辺機器を含むものであっても良い。
【０１５５】
なお、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。
【０１５６】
【発明の効果】
以上説明したところから明らかなように、本発明は、同時駆動出力信号端子の割合が多い場合であっても、入力信号に対する影響を回避することが出来る集積回路装置、及びプログラムを提供することが出来る。
【０１５７】
また、本発明は、同時駆動出力信号端子の割合が多い場合であっても、高速のデータ転送に対して適応できる集積回路、及びプログラムを提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における集積回路装置の信号処理を示すブロック図
【図２】本発明の実施の形態１における集積回路装置の主要な信号のタイミングチャート図
【図３】本発明の実施の形態２における集積回路装置の信号処理を示すブロック図
【図４】本発明の実施の形態３における集積回路装置の信号処理を示すブロック図
【図５】本発明の実施の形態４における集積回路装置の信号処理を示すブロック図
【符号の説明】
１００  ３００  ４００  ５００  出力内部データＤ０＿ＩＮ
１１０  ３１０  ４１０  ５１０  出力内部データＤ１＿ＩＮ
１２０  ３２０  ４２０  ５２０  出力内部データＤ２＿ＩＮ
１３０  ３３０  ４３０  ５３０  出力内部データＤ３＿ＩＮ
１４０  ３４０  ４４０  ５４０  出力ラッチ信号
１０１  ３０１  ４０１  ５０１  出力内部データＤ０＿Ｉ用データラッチ
１１１  ３１１  ４１１  ５１１  出力内部データＤ１＿Ｉ用データラッチ
１２１  ３２１  ４２１  ５２１  出力内部データＤ２＿Ｉ用データラッチ
１３１  ３３１  ４３１  ５３１  出力内部データＤ３＿Ｉ用データラッチ
１０２  ３０２  ４０２  ５０２  出力ラッチデータ
１１２  ３１２  ４１２  ５１２  出力ラッチデータ
１２２  ３２２  ４２２  ５２２  出力ラッチデータ
１３２  ３３２  ４３２  ５３２  出力ラッチデータ
１４２  ３４２  ４４２  ５４２  ストローブ内部信号
１０３  ３０３  ４０３  ５０３  出力バッファ
１１３  ３１３  ４１３  ５１３  出力バッファ
１２３  ３２３  ４２３  ５２３  出力バッファ
１３３  ３３３  ４３３  ５３３  出力バッファ
１４３  ３４３  ４４３  ５４３  出力バッファ
１０４  ３０４  ４０４  ５０４  出力信号Ｄ０＿ＯＵＴ
１１４  ３１４  ４１４  ５１４  出力信号Ｄ１＿ＯＵＴ
１２４  ３２４  ４２４  ５２４  出力信号Ｄ２＿ＯＵＴ
１３４  ３３４  ４３４  ５３４  出力信号Ｄ３＿ＯＵＴ
１４４  ３４４  ４４４  ５４４  ストローブ信号
１４１  ３４１  ４４１  ５４１  ストローブ生成ブロック
１５０  ３５０  ４５０  ５５０  変化ビット数設定レジスタ
１５１  ３５１  ４５１  ５５１  変化ビット数検出ブロック
１５２  ３５２  ４５２  ５５２  ビットタイミング変更信号
１６０  ３６０  ４６０  ５６０  タイミング＃設定レジスタ
１６１  ３６１  ４６１  ５６１  タイミング生成ブロック
１７０  ３７０  ４７０  ５７０  イネーブル信号
１８０  ３８０  ４８０  ５８０  変化間隔設定レジスタ
１８１  ３８１  ４８１  ５８１  変化間隔検出ブロック
１８２  ３８２  ４８２  ５８２  間隔タイミング変更信号
３４５                          スルーレートコントロール信号
４４５                          電流能力コントロール信号
５１５  ５２５  ５３５          出力ラッチ信号セレクタ
５４５                          出力ラッチ信号タイミングコントロール信号
【図１】
0003590361.tif 000002
【図２】
0003590361.tif 000003
【図３】
0003590361.tif 000004
【図４】
0003590361.tif 000005
【図５】
0003590361.tif 000006