(57)【特許請求の範囲】
【請求項１】
（１）少なくとも１つ以上のサブフィールドで色信号それぞれの輝度と色座標を測定して、ホワイトバランスが取られる色信号比率の表示パルスの個数を算出するステップと、
（２）表示パルスの個数を算出した後、走査電極と共通電極とに表示パルスを印加するステップと、
（３）１つのサブフィールドで表示パルスが印加される期間に、算出値に起因して、走査電極とアドレス電極とにカラー別に上記表示パルスよりも電圧が低く且つパルス幅が狭い消去パルスを印加するステップと、
を有し、
１つのサブフィールド内での色信号の中から少なくとも二色相の表示期間が独立的に調節されるように、カラー別の消去パルスは、カラー別のアドレス電極にそれぞれ独立的に印加される消去パルスと、前記カラー別のアドレス電極に印加されるそれぞれの消去パルスに同期されて走査電極に印加される消去パルスとから構成され、前記カラー別の消去パルスのパルス幅は、０．５〜１．２μｓの範囲の値を有する
ことを特徴とするプラズマディスプレーパネルの表示ライン駆動方法。
【請求項２】
走査電極とアドレス電極とに印加されるカラー別の消去パルスは、互いにパルス幅が同一で反対位相を有することを特徴とする請求項１記載のプラズマディスプレーパネルの表示ライン駆動方法。
【請求項３】
カラー別の消去パルスのパルス幅は、０．７μｓに規定されたことを特徴とする請求項１記載のプラズマディスプレーパネルの表示ライン駆動方法。
【請求項４】
（１）少なくとも１つ以上のサブフィールドで色信号それぞれの輝度と色座標を測定して、ホワイトバランスが取られる色信号比率の表示パルスの個数を算出するステップと、
（２）表示パルスの個数を算出した後、走査電極と共通電極とに表示パルスを印加するステップと、
（３）１つのサブフィールドで表示パルスが印加される期間に、算出値に起因して、共通電極とアドレス電極とにカラー別に上記表示パルスよりも電圧が低く且つパルス幅が狭い消去パルスを印加するステップと
を有し、
１つのサブフィールド内での色信号の中から少なくとも二色相の表示期間が独立的に調節されるように、カラー別の消去パルスは、カラー別のアドレス電極にそれぞれ独立的に印加される消去パルスと、前記カラー別のアドレス電極に印加されるそれぞれの消去パルスに同期されて共通電極に印加される消去パルスとから構成され、前記カラー別の消去パルスのパルス幅は、０．５〜１．２μｓの範囲の値を有する
ことを特徴とするプラズマディスプレーパネルの表示ライン駆動方法。
【請求項５】
共通電極とアドレス電極とに印加されるカラー別の消去パルスは、互いにパルス幅が同一で反対位相を有することを特徴とする請求項４記載のプラズマディスプレーパネルの表示ライン駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレーパネルでホワイトバランスのための表示ライン駆動方法に関するもので、具体的にはパネルの特性を考えたホワイトバランスの調整時、表示パルスが加えられる期間に、各カラー別に消去パルスを入れてホワイトバランスが取られる比率のパルスが加えられるようにする、プラズマディスプレーパネルの表示ラインの駆動方法に関する。
【０００２】
【従来の技術】
例えば、平面表示装置の中の１つであるプラズマ表示装置は、発光形素子のプラズマ表示パネル（ＰＤＰ）を備え、ＰＤＰの内部の気体放電現象を用いて、動画像または停止画像を表示する。
図１に一般的なプラズマディスプレーパネルの１つのセルの構造を示す。
セル構造は、画像の表示面である上部ガラス基板（１）と、その上部ガラス基板と所定の距離を持って平行に配置した下部ガラス基板（２）と、上部ガラス基板（１）と下部ガラス基板（２）との間に配列されて放電空間を形成する隔壁（３）とを備えている。
上部ガラス基板（１）の下部ガラス基板（２）と対向する面に、隔壁（３）と平行に一定の間隔を保って走査電極（４）と共通電極（５）（以下、“第１、第２表示電極”と称する）が形成され、下部ガラス基板（２）には上記表示電極と直交するように、第１、第２表示電極（４、５）と共に放電を発生させるアドレス電極（７）が形成されている。上部ガラス基板（１）の表面にはさらに表示電極を覆い、放電時に放電電流を制限する誘電層（６）が形成され、かつ、放電空間の内部の下部ガラス基板（２）、隔壁（３）、アドレス電極（７）上に、各セルの放電時に赤色、緑色、青色（Ｒ、Ｇ、Ｂ）の可視光をそれぞれ放出する蛍光層（８）が形成されている。隔壁３の隣には同様の構成の放電空間が平行に多数並んでいる。
【０００３】
上記構成のＰＤＰセルは、電極間の放電時に放出される紫外線が蛍光体を励起して、蛍光体に可視光を発生させる。この放電原理を図２及び図３を参照して以下に説明する。
図２及び図３に、各電極に印加される駆動波形とその駆動波形による該当セルの壁電荷の進行過程を示す。
画素の階調を得るためには、陰極線管（ＣＲＴ）の場合は電子ビームの強さを変えて明るさの調節が可能であるが、ＰＤＰは放電の強弱の調整が難しいので、単位時間当たりの放電回数により階調を表現している。
そして、１つの画素はＲ、Ｇ、Ｂの３個の放電セルからなるが、２５６階調の場合、フレーム毎に各放電セルの放電回数を０〜２５５回に分けて放電させ、放電回数によって２５６階調の明るさが実現される。
【０００４】
各セルの内部で選択的に発生される放電の種類には、発光される画素の指定のためのアドレス放電と、放電したセルの放電を維持させる表示放電及び放電セルの維持を停止させる消去放電からなる。
下部ガラス基板（２）のアドレス電極（７）と上部ガラス基板（１）の表示電極（４、５）と間のアドレス放電により、放電空間の内部に以前にはなかった壁電荷が第１、第２表示電極（４、５）近所の誘電層（６）に形成され、上部ガラス基板（１）の第１、第２表示電極（４、５）間に表示放電が維持される。
【０００５】
例えば、各電極（４、５、７）に図２の駆動波形が印加される時、（ａ）〜（ｈ）区間における壁電荷及び放電は、図３の（ａ）〜（ｈ）に図示の通りに現れる。以下それを詳細に説明する。
図３の（ａ）状態の以前には放電セルに壁電荷はなかったものとする。（ａ）の区間でアドレス電極（７）と第１表示電極（４）とに電圧が加えられてそれらの間にアドレス放電が発生する。アドレス放電後の（ｂ）区間でセルの内部に壁電荷が形成される。
この時、壁電荷のほとんどは、第１、第２表示電極（４、５）の間に形成される。アドレス電極（７）に加えられる書き込みパルスの間隔は通常２μｓ以上である。これは壁電荷を形成するための時間である。
【０００６】
次ぎに、（ｃ）区間で第１、第２表示電極（４、５）間に表示放電が発生し、（ｄ）区間で表示放電後の壁電荷は、（ｂ）区間における壁電荷と反対になる。
この時、各電極（４、５、７）の表示電圧の差は、アドレス電極（７）と表示電極（４）と間の書き込み電圧の差より低い電圧を使用することができる。これは誘電層（６）に形成された壁電荷のためであり、壁電荷が形成されていないセルでは、表示放電が発生されない。
以降（ｅ）区間と（ｆ）区間では、表示パルスによる表示放電を示している。この時の壁電荷は（ｄ）区間との反対となる。
従って、一表示周期は、（ｃ）区間から（ｆ）区間までであり、一表示周期の間の放電回数は２回となる。この放電を所要回数継続する。
【０００７】
そして、消去放電は、図２の消去パルスにより図３の（ｇ）区間で発生する。消去パルスはその幅が通常的に１μｓ以下であり、パルスレベル（電圧）も表示パルスのレベル（電圧）より低い。この消去パルスにより第１、第２表示電極（４、５）間に放電を発生させるが壁電荷を形成する時間がないので、（ｈ）区間で壁電荷のないセルとなり、これに伴ってその後表示パルスを加えても放電が発生されない。
【０００８】
図４に一般的なプラズマディスプレーパネルの駆動回路を示している。以下その回路を簡単に説明する。
ＰＤＰ（１０）は、６４０個のＲ、Ｇ、Ｂアドレス電極ライン（Ｒ１、Ｇ１、Ｂ１、・・・、Ｒ６４０、Ｇ６４０、Ｂ６４０）と４８０個の第１、第２表示電極ライン（Ｓ１、Ｓ２、・・・、Ｓ４７９、Ｓ４８０）を備えている。このＰＤＰ（１０）はマイクロプロセッサ（２０）によって制御されるが、この例においてはこのマイクロプロセッサ（２０）は、外部から入力されるＲ、Ｇ、Ｂ画像データをデジタル化して、８ビットのＲ、Ｇ、Ｂデジタル画像データ（２８  ＝２５６階調）と外部の信号によってＰＤＰ（１０）の駆動に必要な各種の制御信号を出力する。このマイクロプロセッサ（２０）の制御によって、走査及び表示駆動部（３０）は、４８０個の第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に走査パルスを印加して、１ラインずつ順次に走査した後、全ての第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に表示パルスを印加して、各セルの放電及び発光を維持させる。メモリ（４０）がマイクロプロセッサ（２０）のＲ、Ｇ、Ｂデジタル画像データをフレーム別、カラー別、ビット別に記憶している。さらにこの回路は、走査及び表示駆動部（３０）が走査することにより、第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に対応する６４０個のＲ、Ｇ、Ｂデジタル画像データのビット値をメモリ（４０）から読み込んで、６４０個のＲ、Ｇ、Ｂアドレス電極ライン（Ｒ１〜Ｂ６４０）に必要な電圧を加えることができるアドレス駆動部（５０）を備えている。
【０００９】
走査及び表示駆動部（３０）は、マイクロプロセッサ（２０）の制御によって、クロック（ＣＬＫ）とデータ（ＤＡＴＡ）とを発生するクロック及びデータ発生部（３１）と、マイクロプロセッサ（２０）の制御によって表示パルスを発生する表示パルス発生部（３２）と、第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）と連結された状態でクロック（ＣＬＫ）、出（ＤＡＴＡ）、表示パルスによって第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に順次的に走査パルスと表示パルスを印加する駆動ロジック部（３３）とを含む。
【００１０】
このように構成されるプラズマディスプレーパネルは、いろいろの駆動方式の中の１つであるＡＤＳ（Ａｄｄｒｅｓｓｉｎｇ  Ｄｉｓｐｌａｙ−Ｓｅｐａｒａｔｉｎｇ）  サブフィールド方式によって、パネル上に２５６階調の画像を表示する過程を図〜図３を参照して説明する。
ＡＤＳサブフィールド方式は、２Ｘ階調を実現するために、１フレーム画面をＸ個のサブフィールド画面に分けて表示し、外部から入力される画像データを、Ｘビットのデジタル画像データ（最下位ビット（Ｄ１）−最上位ビット（ＤＸ））にデジタル化してパネルに印加する方式である。
そして、各サブフィールド画面は、リセット期間とアドレス期間と表示期間とから構成されるが、そのリセット期間とアドレス期間は、サブフィールド毎にその全てが同一に割り当てられているが、表示期間は、アドレス期間に表示されるデジタル画像データのビット加重値によって相互に異なるように割り当てられているので、各サブフィールドの組み合せで（目で積分効果を用いる）画像の階調を表示することが可能になる。
即ち、１フレームを８個のサブフィールド（ＳＦ１〜ＳＦ８）に分け、各サブフィールド（ＳＦ１〜ＳＦ８）の表示期間を、２０：２１：２２：・・・２６：２７の比率で割り当てる。
【００１１】
従って、マイクロプロセッサ（２０）は、２５６の階調を得るために、外部から入力されるアナログのＲ、Ｇ、Ｂ画像信号をデジタル化して、８ビットのＲ、Ｇ、Ｂのデジタル画像データと、外部信号によってＰＤＰ（１０）の駆動に必要な各種の制御信号とを出力する。
マイクロプロセッサ（２０）から出力される８ビットのＲ、Ｇ、Ｂデジタル画像データは、メモリ（４０）にフレーム別、カラー別、ビット別に記憶されている。
【００１２】
その後、サブフィールド画面（ＳＦ１〜ＳＦ８）のリセット期間とアドレス期間には、駆動ロジック部（３３）が第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に、１段階で前のフィールドで生成された壁電荷を消去する消去パルスを、２段階でパネル（１０）全体に均等な壁電荷を形成するための書き込みパルスを、３段階で更に消去パルスを印加して、６４０個のＲ、Ｇ、Ｂアドレス電極ライン（Ｒ１〜Ｂ６４０）上に壁電荷を形成させる。これによりその後に印加されるアドレス放電電圧を低くすることができる。
そして、４段階でクロック（ＣＬＫ）とこれに同期されたデータ（ＤＡＴＡ）及び表示パルスによって、４８０個の第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に順次に走査パルスが印加されて、第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）の走査が完了する。
【００１３】
において４段階の走査パルス印加時に、アドレス駆動部（５０）は、第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に対応するアドレスパルス（Ｒ、Ｇ、Ｂデジタル画像データの１ビット値）を走査パルスと同期して、Ｒ、Ｇ、Ｂ全体のアドレス電極ライン（Ｒ１〜Ｂ６４０）にそれぞれ印加し、これに伴って各セルの放電空間の内部で放電が発生する。
そして、アドレス駆動部（５０）は、各セルに対応する８ビットのＲ、Ｇ、Ｂ画像データ（Ｄ１〜Ｄ８）は、それぞれＤ１はＳＦ１に、Ｄ２はＳＦ２に、・・・Ｄ７はＳＦ７に、Ｄ８はＳＦ８にそれぞれ対応させて印加する。
【００１４】
一方、各サブフィールド画面（ＳＦ１〜ＳＦ８）とアドレス期間が完了すると、表示パルス発生部（３２）から駆動ロジック部（３３）に表示パルスを入力させ、駆動ロジック部（３３）が全体の表示電極ライン（Ｓ１〜Ｓ４８０）にＳＦ１：ＳＦ２：・・・ＳＦ７：ＳＦ８＝２０：２１：・・・２６：２７（輝度比）に比例する個数の表示パルスを印加する。これによりアドレス期間で放電が発生した特定のセルの放電及び発光が、表示パルスが印加される期間（表示期間）の間維持される。
このような過程を経てサブフィールド画面（ＳＦ１〜ＳＦ８）の構成が完了されると、ＰＤＰ（１０）に２５６階調の画像が表示される。
【００１５】
【発明が解決しようとする課題】
上述した従来のプラズマディスプレーパネルの駆動方式では、Ｒ、Ｇ、Ｂの全てが共に表示されるので、表示パルスの数でホワイトバランスを取ることができない。
かかる問題を解決するための試みとして、プラズマディスプレーパネルの駆動回路にルックアップテーブルを用いてデータの変化によりホワイトバランスを取るかまたは、蛍光体を変えてホワイトバランスを取る方式を用いている。
しかし、ルックアップテーブルを用いる場合、ある色は階調が減少して表現できる色の数が少なくなるという短所があるだけでなく、ルックアップテーブルの使用による費用が追加されるという問題がある。
また、後者の蛍光体を変える場合は、微細なホワイトバランスの調整が難しく、各セット毎の差異、即ち蛍光体の塗布厚さや電極の差異による駆動電圧の変化により、正確なＲ、Ｇ、Ｂの明るさ比率を合わせることが相当に難しいという問題が内在している。
【００１６】
このような問題を解決し、しかも廉価のＰＤＰを、そして、信頼性面ではより効率的で画質が安定したＰＤＰを提供することが好ましい。
したがって、本発明の目的は、表示パルスを独立的に調節してホワイトバランスが正確に取られるようにするプラズマディスプレーパネルの表示ライン駆動方法を提供することである。
本発明の他の目的は、走査電極とアドレス電極または共通電極とアドレス電極とはカラー別に消去パルスを印加して、それぞれの色比率を独立的に調節できるようにすることにある。
【００１７】
【課題を解決するための手段】
本発明による、プラズマディスプレーパネルの表示ライン駆動方法は、
（１）少なくとも１つ以上のサブフィールドで色信号それぞれの輝度と色座標を測定して、ホワイトバランスが取られる色信号比率の表示パルスの個数を算出するステップと、
（２）表示パルスの個数を算出した後、走査電極と共通電極とに表示パルスを印加するステップと、
（３）１つのサブフィールドで表示パルスが印加される期間に、算出値に起因して、カラー別に上記表示パルスよりも電圧が低く且つパルス幅が狭い消去パルスを、走査電極とアドレス電極とに印加するステップと、を有し、
１つのサブフィールド内での色信号の中から少なくとも二色相の表示期間が独立的に調節されるように、カラー別の消去パルスは、カラー別のアドレス電極にそれぞれ独立的に印加される消去パルスと、前記カラー別のアドレス電極に印加されるそれぞれの消去パルスに同期されて走査電極に印加される消去パルスとから構成され、前記カラー別の消去パルスのパルス幅は、０．５〜１．２μｓの範囲の値を有することを特徴とする。
本発明の１実施態様によれば、走査電極とアドレス電極とに印加されるカラー別の消去パルスは、互いにパルス幅が同一で反対位相を有することを特徴とする。カラー別の消去パルスのパルス幅は、例えば０．７μｓに規定される。
【００１８】
本発明による、プラズマディスプレーパネルの表示ライン駆動方法は、また、１つのサブフィールドで表示パルスが印加される期間に、算出値に起因して、カラー別に上記表示パルスよりも電圧が低く且つパルス幅が狭い消去パルスを、走査電極とアドレス電極とに印加することに代えて、共通電極とアドレス電極とに印加する構成としてもよい。
【００１９】
【作用】
このように、本発明は、サブフィールド毎にＲ、Ｇ、Ｂそれぞれの輝度と色座標を測定して、ホワイトバランスが取られる比率の表示パルス個数の消去パルスを印加できることが分かる。
その結果、プラズマディスプレーパネルにおけるホワイトバランスの調節のためのルックアップテーブルの追加または蛍光体を変えることなくても、ホワイトバランスを正確に調節できる。
【００２０】
【発明の実施の形態】
本発明の実施形態は多数あるが、以下ではもっとも好ましい実施形態に対して詳細に説明する。
以下、添付図面を参照して本発明によるプラズマディスプレーパネルの表示ライン駆動方法の好ましい実施形態を詳細に説明する。
図面に用いられる各図面において、同一の構成要素について同一の番号を付与して表示し、その重複する説明は省略することもある。
【００２１】
図５は、本実施形態によるプラズマディスプレーパネルの表示ライン駆動方法の説明のための駆動波形を示す。
本実施形態によるプラズマディスプレーパネルは、各サブフィールドに印加する信号波形をリセット期間、アドレス期間、表示期間とに分けて、リセット期間とアドレス期間は、サブフィールド毎にすべてを同一に割り当てるが、表示期間はアドレス期間に表示されるデジタル画像データのビット加重値によって相互に異なるように割り当てる。この時、各サブフィールド毎に色信号（Ｒ、Ｇ、Ｂ）それぞれの輝度と色座標を測定して、ホワイトバランスが取られる表示パルス（１００）の個数の後で、パルス幅は同一であるが位相が反対である一対のカラー１の消去パルス（１０３、１０４）を走査電極のような第１表示電極（４）とアドレス電極（７）とに同期されるように印加し、かつ第１表示電極（４）とアドレス電極（７）に、パルス幅は同一であるが位相が反対である一対のカラー２の消去パルス（１０３ａ、１０４ａ）を印加する。そして、共通電極のような第２表示電極（５）には、アドレス期間後に第１表示電極（４）の表示パルスと位相が反対である表示パルス（１０１）を第１表示電極の表示パルス（１００）の間に印加する。
【００２２】
このように構成された本発明の一実施形態によるプラズマディスプレーパネルの表示ライン駆動方法によって、パネル上に画像を表示する過程において、従来の技術と比較して差のある表示期間を、図１と図３〜図５及び図７を参照して説明する。
パネルの特性を考えてホワイトバランスを調整する時、各サブフィールド画面（ＳＦ１〜ＳＦ８）毎にＲ、Ｇ、Ｂそれぞれの輝度と色座標を測定して、ホワイトバランスが取られるＲ：Ｇ：Ｂ比率の表示個数を算出し、その算出値をマイクロプロセッサ（２０）に入力しておくと、マイクロプロセッサ（２０）は表示パルス発生部（３２）とアドレス駆動部（５０）にそれに応じた制御信号を出力する。
これに伴って、表示パルス発生部（３２）が表示パルスを出力すると、駆動ロジック部（３３）はクロック（ＣＬＫ）、これに同期された８ビットのデータ（Ｄ１〜Ｃ８）及び表示パルスによって第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に順次走査パルスを印加する。
【００２３】
駆動ロジック部（３３）からの走査パルスの印加時に、アドレス駆動部（５０）は走査パルスが印加されて走査される第１、第２表示電極ライン（Ｓ１〜Ｓ４８０）に対応するアドレスパルス（１０２）（Ｒ、Ｇ、Ｂデジタル画像データの１ビット値）を走査パルスと同期して、Ｒ、Ｇ、Ｂアドレス電極ライン（Ｒ１〜Ｂ６４０）にそれぞれ印加する。これに伴ってセルの放電空間の内部で放電が発生する。
そして、各サブフィールド画面（ＳＦ１〜ＳＦ８）のアドレス期間が完了すると、駆動ロジック部（３３）は全体の表示電極ライン（Ｓ１〜Ｓ４８０）の表示パルス（１００、１０１）を印加する。これによりアドレス期間で放電が発生した一部のセルの放電及び発光が、表示パルス（１００、１０１）が印加される期間（表示期間）の間維持される。
【００２４】
この時、各サブフィールド画面（ＳＦ１〜ＳＦ８）で算出されたＲ：Ｇ：Ｂ比率によって、特定色相の表示パルスの全てが印加されると、表示パルス発生部（３２）とアドレス駆動部（５０）は、走査電極のような第１表示電極（４）とアドレス電極（７）にパルス幅は同一であるが、位相が反対である一対のカラー１消去パルス（１０３、１０４）を同期させて印加し、消去放電を発生させる。
【００２５】
このようにＲ、Ｇ、Ｂの中、特定の色相のセルで消去放電が発生する時までの壁電荷の進行状態を図７に示した。
即ち図５に図示した駆動波形で、（ａ）〜（ｈ）区間の壁電荷の進行状態は、図７の（ａ）〜（ｎ）状態で示したとおりである。
図５の表示期間の（ａ）区間で図７の（ａ）状態のように、アドレス放電が発生すると、（ｂ）区間では図７の（ｂ）の状態のように、セル内部の第１表示電極（４）に陽（＋）の壁電荷が形成され、第２表示電極（５）には陰（−）の壁電荷が形成される。
そして、（ｃ）区間で第１表示電極（４）と共通電極のような第２表示電極（５）間で表示放電を発生させると、（ｄ）区間における表示放電後の壁電荷は（ｂ）区間における壁電荷と反対に形成される。
以降、（ｅ）区間と（ｆ）区間では、表示パルス（１００、１０１）による表示放電を示し、この時の壁電荷は（ｄ）区間との反対となる。
以降、（ｇ）区間で（ｃ）区間のような表示放電が発生して、結果的に（ｆ）区間と反対の壁電荷が（ｈ）区間に形成される。
【００２６】
図５の（ｉ）区間で第１表示電極（４）とカラー１のアドレス電極（７）に、パルス幅は同一であるが位相が反対である一対のカラー１消去パルス（１０３、１０４）が同期されて印加されると、このパルスによりカラー１に該当するセルのみで、アドレス電極第１、第２表示電極（４、５）間に消去放電が発生し、図７の（ｉ）状態となる。
しかし、この場合に印加されるカラー１消去パルス（１０３、１０４）は、そのパルスの電圧が表示電圧より低く、またパルス幅が０．５μｓから１．２μｓの間のパルスが印加されるので、壁電荷を形成する時間がないので、カラー１消去パルスが印加されたセルは、図５の（ｊ）区間で図７の（ｊ）状態のように壁電荷のないセルとなる。
【００２７】
そして、図５の（ｊ）区間でカラー１に該当するセルは壁電荷がないので、（ｋ）区間で表示パルス（１００、１０１）が加えられても、図７の（ｋ）状態のように、表示放電がこれ以上発生しない。
この時、カラー１を除いたカラー２とカラー３に該当するセルは、カラー１消去パルス（１０３、１０４）の影響を受けず、（ｉ）〜（ｋ）区間でも図７の（ｌ）〜（ｎ）の状態となる。
即ち、図５のカラー２とカラー３に該当する（ｌ）区間で第１表示電極（４）には、消去パルスの一部であるマイナス（−）パルスが入り、カラー２とカラー３のアドレス電極（７）に何らのパルスも入らなくなるので、放電がまったく発生されないようになる。
【００２８】
以降、図５の（ｍ）区間では、（ｌ）区間で放電が発生されなかったので、壁電荷状態がそのまま維持される。図５の（ｎ）区間で第１表示電極（４）には０ボルトが印加され、第２表示電極（５）にプラス（＋）電圧が印加されると、表示放電が継続して発生するようになる。
また、算出されたＲ：Ｇ：Ｂの比率によって、Ｒ、Ｇ、Ｂのカラー１消去パルス（１０３、１０４）が印加された特定の色相を除いた色相で、図５に示した通り、表示パルス（１００、１０１）の全てが印加された後、パルス幅は同一であるが位相が反対である一対のカラー２消去パルス（１０３ａ、１０４ａ）が同期して印加される。
そうすると、（ｉ）と（ｊ）区間における壁電荷の進行状態である図７の（ｉ）及び（ｊ）状態と同一に、その色相のセルでも消去放電が発生して壁電荷のないセルとなり、表示パルス（１００、１０１）が加えられても（ｋ）状態のように放電が発生しない。
【００２９】
上述のように、Ｒ、Ｇ、Ｂそれぞれの色相に表示パルス（１００、１０１）の適正個数によって消去パルス（１０３、１０４）、（１０３ａ、１０４ａ）を印加すると、Ｒ：Ｇ：Ｂの比率を微細に調整することができるので、ホワイトバランスを取ることができる。
【００３０】
本発明の他の実施形態を図６に示す。
図６は、図５に図示した駆動波形と同一に、表示期間はアドレス期間で表示されるデジタル画像データのビット加重値によって互いに異なるように割り当て、各サブフィールド毎にＲ、Ｇ、Ｂそれぞれの輝度と色座標とを測定して、共通電極のような第２表示電極（５）とアドレス電極（７）にホワイトバランスが取られる表示パルスの個数で、パルス値は同一であるが位相が反対である一対のカラー１用の消去パルス（１０５、１０６）を同期されるように印加する。また第２表示電極（５）とアドレス電極（７）にパルス幅は同一であるが位相が反対である一対のカラー２用の消去パルス（１０５ａ、１０６ａ）を同期されるように印加することによって、図７に図示した壁電荷の進行状態と同一の過程を経て消去放電が発生すので、図５に図示した本発明の一実施形態と同じ結果を得る。
【００３１】
【発明の効果】
以上説明した通り、本発明はＲ、Ｇ、Ｂの各色相の表示期間を独立的に調節するために、アドレス電極と表示電極に少なくとも一対以上の特定消去パルスを印加して色信号の比率を調節することによって、ホワイトバランスを正確に取ることができるという効果がある。
【図面の簡単な説明】
【図１】一般的なプラズマディスプレーパネルの一セル構造を示した断面図、
【図２】セルの各電極に印加される駆動波形を示した図、
【図３】駆動波形による該当セルの壁電荷の進行状態を示した図、
【図４】一般的なプラズマディスプレーパネルの説明に提供される駆動回路のブロック図、
【図５】本発明によるプラズマディスプレーパネルの表示ライン駆動方法の説明に提供される実施形態を示す駆動波形図、
【図６】本発明の他の実施形態による駆動波形図、
【図７】駆動波形による各電極の壁電荷の進行状態を示す図である。
【符号の説明】
１………上部ガラス基板、２………下部ガラス基板、３………隔壁、４………走査電極、５………共通電極、６………誘電層、７………アドレス電極、１０………ＰＤＰ、２０………マイクロプロセッサ、３０………表示駆動部、３１………データ発生部、３２………パルス発生部、３３………駆動ロジック部、４０………メモリ、５０………アドレス駆動部。
【図１】
0003592119.tif 000002
【図２】
0003592119.tif 000003
【図３】
0003592119.tif 000004
【図４】
0003592119.tif 000005
【図５】
0003592119.tif 000006
【図６】
0003592119.tif 000007
【図７】
0003592119.tif 000008