(57)【特許請求の範囲】
【請求項１】
少なくとも真空チャンバー内表面にプラズマ気相成長法によりコーティング膜を形成する工程と、
原料ガスを導入してプラズマ気相成長法により前記真空チャンバー内に載置された基板上に絶縁膜を形成する工程とを備え、
前記基板上に絶縁膜を形成する工程において前記チャンバー内壁にコーティングした前記コーティング膜をエッチングし、このエッチングにより発生したガスを原料ガスの一部として前記基板上に前記絶縁膜を堆積させ、且つこの工程中は、前記コーティング膜が残存して前記チャンバー内壁が露出しないようにすることを特徴とする絶縁膜の形成方法。
【請求項２】
前記絶縁膜は、弗素添加酸化シリコン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮＦ）のいずれかであることを特徴とする請求項１記載の絶縁膜の形成方法。
【請求項３】
前記コーティング膜は、酸化シリコン膜（ＳｉＯ2 ）、弗素添加酸化シリコン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮＦ）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＯＮ）、シリコン膜のいずれかであり、フッ素を含むガスでエッチングされ、このエッチングにより生成されたガスを前記基板上に成膜される前記絶縁膜を生成する原料ガスの一部とすることを特徴とする請求項１又は請求項２に記載の絶縁膜の形成方法。
【請求項４】
前記導入原料ガスは、四弗化シリコン、シラン、酸素、アルゴン及び窒素を含むことを特徴とする請求項１乃至請求項３のいずれかに記載の絶縁膜の形成方法。
【請求項５】
前記プラズマ気相成長のプラズマ密度が１０10／ｃｍ3 以上であることを特徴とする請求項１乃至請求項４のいずれかに記載の絶縁膜の形成方法。
【請求項６】
前記プラズマ気相成長法は、ＩＣＰコイルを用いたプラズマ装置を用いることを特徴とする請求項１乃至請求項５のいずれかに記載の絶縁膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜の形成方法に関し、とくに半導体基板上にシリコン酸化膜（ＳｉＯ２  ）、シリコン窒化膜（ＳｉＮ）、弗素添加シリコン酸化膜（ＳｉＯＦ）、シリコン酸化窒化膜（ＳｉＯＮ）などの絶縁膜を形成するプラズマ化学気相成長（ＰＣＶＤ：Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置には、素子間や配線間あるいは素子・配線間などを電気的に隔離するためにＳｉＯ２  絶縁膜が用いられる。この絶縁膜は、ＳｉＨ４  やテトラエトキシシラン（ＴＥＯＳ）等のガスを原料として減圧又は常圧の化学気相成長法（ＣＶＤ）によって形成されたＳｉＯ２  膜が主に用いられている。とくに４００℃程度の低温で形成できることからＴＥＯＳとＯ２  を用いたプラズマ化学気相成長法によるＳｉＯ２  膜（以下、ＴＥＯＳ膜という）が多用されている。さらにＣＶＤ法は、他の薄膜形成法に比べ、反応ソースとして高純度のガスを用いることが多いので高品質な絶縁膜を得ることができる。
ところで近年半導体素子の微細化に伴い信号伝達の遅延が懸念されるようになってきた。これは半導体素子の微細化に伴い配線の間隔も狭くなることによって配線−配線間の容量が増大し信号の伝達が遅延してしまうという問題である。この信号伝達の遅延は、半導体装置の性能向上を妨げる要因の一つになる。このため配線間にある絶縁膜の比誘電率（以下、誘電率という）をできるだけ低下させることが必要である。
【０００３】
また、配線の多層化や高密度化が進むため配線の断線防止及びフォーカスマージンの向上のためには高密度配線間をボイドなしに埋め込み、さらに表面の段差を緩和することが必要となる。このような理由により、より段差被覆性の良い膜の形成方法の要求が高まっている。
ところで、信号伝達の遅延を少なくするために行われる誘電率の低減対策としては弗素添加シリコン酸化物（Ｆ−ｄｏｐｅｄＳｉＯ２  ）からなる絶縁膜（以下、ＦＳＧ膜という）の開発が行われている。しかし、ＦＳＧ膜は、吸湿性の問題がある。図９に示すように、弗素（Ｆ）の濃度が高くなるほど低誘電率な絶縁膜になるが同時に吸湿性の大きい絶縁膜となる。吸湿が起こることによりＦＳＧ膜の誘電率εが増加するとともにＨＦの遊離により金属配線の腐食が起こり膜剥がれや信頼性の低下を引き起こすことになる。
以上のような吸湿性を増加させる要因としては、ＦＳＧ膜中の不純物、とくにＦＳＧ膜中にＨの残留量が存在することであることが解っており、そのためできるだけ水素（Ｈ）不純物を低減することが必要となっている。
【０００４】
このため高密度プラズマＣＶＤ法（ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）  −ＣＶＤ）によるＦＳＧ膜の形成技術の開発が試みられており、例えば、ＥＣＲの高密度プラズマ源を用いたＣＶＤやＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）コイル及びヘリコンなどの高密度プラズマ源を用いた方法が報告されている。
ＨＤＰ−ＣＶＤ法により、原料ガスの解離度が大きくなりＦＳＧ膜中に含まれるＨ不純物の量は、従来の平行平板型ＣＶＤのＦＳＧ膜と比較して減少しており、それに伴って吸湿性は抑制される。しかし、原料ガスとしてＳｉＨ４  を用いており、ＦＳＧ膜中へのＨ不純物の混入は避けられない。特に低誘電率を実現するために高濃度のＦをドープした場合、吸湿性に対するＨ不純物の依存性は非常に大きい。そこで、ＳｉＦ４  などのＨを含まないガスを用いてできるだけＨを減少したガス系での成膜方法が試みられている。
【０００５】
【発明が解決しようとする課題】
しかし、ＨＤＰ−ＣＶＤ法によるＦＳＧ成膜は、真空チャンバーに対するダメージとそれに伴う不純物の問題、さらに成膜特性が変化する問題、成膜速度が大きくとれない問題がある。例えば、ＩＣＰコイルを用いた高密度プラズマＣＶＤ法でＳｉＦ４  、ＳｉＨ４  、Ｏ２  、Ａｒの混合ガスを用いてＦＳＧ膜を成膜する場合、成膜中に発生するＦイオンやＦラジカルによってチャンバーがエッチングされたり弗素化され、その結果チャンバーの成分が膜中に混入したり、成膜ドリフトが発生する。通常、チャンバー内にコーティングをし、これらの問題点を改善するがＦによるエッチング作用が非常に大きいため、コーティング膜はすぐにエッチングされチャンバーが露出し、同様にチャンバーがエッチングやＦ化されチャンバーの成分が膜中に混入したり、成膜ドリフトが発生する。これは、他のＨＤＰ−ＣＶＤ装置でも同様な問題が発生する。
本発明は、このような事情によりなされたものであり、プラズマ気相成長法により半導体基板などの基板上に絶縁膜を成膜する工程中において、成膜される基板が載置されたチャンバー内部が成膜中はエッチングされないように処理されている絶縁膜の形成方法を提供する。
【０００６】
【課題を解決するための手段】
本発明は、真空チャンバー内部にプラズマ気相成長法によりコーティング膜を形成する工程と、原料ガスを導入してプラズマ気相成長法により真空チャンバー内の基板上に絶縁膜を形成する工程とを有し、基板上に絶縁膜を形成する工程において真空チャンバー内のコーティング膜が成膜中にエッチングされ、このエッチングにより発生したガスを原料ガスの一部として前記基板上に前記絶縁膜を堆積させ、且つこの工程中は、前記コーティング膜が残存して前記チャンバー内壁が露出しないようにすることを特徴としている。
ＩＣＰコイルなどを用いた高密度プラズマＣＶＤ法でＳｉＦ４  、ＳｉＨ４  、Ｏ２  、Ａｒの混合ガスを用いてＦＳＧ膜を成膜する場合、成膜中に発生する弗素イオンや弗素ラジカルによって真空チャンバーがエッチングされたり弗素化され、その結果チャンバーの成分がＦＳＧ膜中に混入したり、成膜ドリフトが発生する。本発明では基板上での成膜工程前に絶縁膜のコーティング処理を真空チャンバー内に施すので上記問題が発生せず安定した成膜特性のＦＳＧ膜を形成することが可能になる。
【０００７】
すなわち本発明の絶縁膜の形成方法は、少なくとも真空チャンバー内表面にプラズマ気相成長法によりコーティング膜を形成する工程と、原料ガスを導入してプラズマ気相成長法により前記基板上に絶縁膜を形成する工程とを備え、前記真空チャンバー内に載置された基板上に絶縁膜を形成する工程において前記チャンバー内壁にコーティングした前記コーティング膜をエッチングし、このエッチングにより発生したガスを原料ガスの一部として前記基板上に前記絶縁膜を堆積させ、且つこの工程中は前記コーティング膜が残存して前記チャンバー内壁が露出しないようにすることを特徴としている。
【０００８】
前記絶縁膜は、弗素添加酸化シリコン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮＦ）のいずれかであっても良い。前記コーティング膜は、酸化シリコン膜（ＳｉＯ2 ）、弗素添加酸化シリコン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮＦ）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＯＮ）、シリコン膜のいずれかであり、フッ素を含むガスでエッチングされ、このエッチングにより生成されたガスを前記基板上に成膜される前記絶縁膜を生成する原料ガスの一部とするようにしても良い。
前記導入原料ガスは、四弗化シリコン（ＳｉＦ4 ）、シラン（ＳｉＨ4 ）、酸素、アルゴン及び窒素を含むようにしても良い。前記プラズマ気相成長法は、プラズマ密度１０10／ｃｍ3 以上の高密度プラズマを用いても良い。前記プラズマ気相成長法は、ＩＣＰコイルを用いた高密度プラズマ装置を用いても良い。なお、膜厚が１〜２μｍのＦＳＧ膜を形成する場合は、コーティング膜の膜厚は０．８〜１．５μｍ程度が必要である。
【０００９】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
図１は、ＩＣＰコイルを用いたＨＤＰ−ＣＶＤ装置の概略断面図であり、この装置を用いてＦＳＧ膜を成膜する工程を説明する。図１に示すように、反応容器は、セラミックドーム１とメタルチャンバー２より構成されている。セラミックドーム１には、その側面及び上面にアンテナコイル３が巻かれており、アンテナ端子は、ＲＦ電源４に接続されていると共に接地されている。このＲＦ電源４をアンテナコイル３に印加することにより、誘導結合でセラミックドーム１内の空間に電力が供給されプラズマが発生する。
また、メタルチャンバー２には、ターボ分子ポンプ５及びドライポンプ６が接続されており、反応容器内を真空にすることができる。また、反応容器内は、スロットルバルブ７により圧力制御が可能になっている。さらにガス導入部としてガスノズル８を備えておりＳｉＨ４  、Ｏ２  、ＳｉＦ４  、Ａｒガスなどを導入することができる。
【００１０】
基板接地電極９は、静電チャックとなっておりシリコン半導体などのウエハ１０を吸着することができる。さらにシリコンウエハ１０と静電チャックの間にＨｅガスを導入してシリコンウエハ１０を冷却できるようになっている。基板接地電極９にはＲＦ電源１１が接続されており、セルフバイアス（Ｂｉａｓ）をかけることが可能になっている。
ターボ分子ポンプ５は、ゲートバルブ１２を介してスロットルバルブ７に接続されており、圧力調整をしながら反応容器内部を真空にすることができるようになっている。また、ドライポンプ６は、アイソレーションバルブ１３を介してターボ分子ポンプ５に接続されている。
【００１１】
次に、図１、図２及び図３に示したＨＤＰ−ＣＶＤ装置及び図８に示す製造工程のフローチャートを用いて本発明の方法による実施例を説明する。
まず、反応容器のメタルチャンバー２内にＳｉ０２  膜をコーティング膜２０として形成する工程を行う（工程（１）、図２参照）。反応室内壁に取り付けたガス導入口（ガスノズル）８からＳｉＨ４    １００ｓｃｃｍ、Ｏ２    １００ｓｃｃｍ、Ａｒガス  １００ｓｃｃｍを導入する。そしてメタルチャンバー内を５ｍＴｏｒｒにし、セラミックドーム１のアンテナ３に取り付けられたＲＦ電源４からＲＦ電力を３０００Ｗ程度印加してプラズマ状態を励起させる。プラズマによって導入ガスは分解されＳｉＯ２  膜２０がセラミックドーム１内にコーティングされる。この状態は図２に示される。コーティング膜（ＳｉＯ２  ）２０は、反応容器内壁は勿論のこと、ガス導入口（ガスノズル）８やウエハが搭載されていない基板接地電極９の上などにも堆積される。この実施例ではコーティング膜厚は、基板接地電極９上で１μｍ程度である。
【００１２】
次に、シリコンウエハ１０を反応容器に導入し、基板接地電極９の上に載置させる（工程（２）、図３参照）。そして、シリコンウエハ１０の上にＦＳＧ膜を成膜させる（工程（３））。まず、ガス導入口（ガスノズル）８からＳｉＦ４    １００ｓｃｃｍ、Ｏ２    １００ｓｃｃｍ、Ａｒガス  １００ｓｃｃｍ、ＳｉＨ４  １０ｓｃｃｍを導入し、メタルチャンバー内を５ｍＴｏｒｒにし、セラミックドーム１にＲＦ電力を３０００Ｗ程度印加してプラズマを励起させる。シリコンウエハ１０は、静電チャックで基板接地電極９に固定され、シリコンウエハ１０の裏面は、Ｈｅガスで冷却されている。さらに基板接地電極９にはＲＦ電源１１によりＲＦ電力１５００Ｗが印加されている。
このようにしてシリコンウエハ１０上には約４００ｎｍ／分の成膜速度でＦＳＧ膜が成膜される。ＦＳＧ膜が形成されてからシリコンウエハ１０を取り出して反応容器内での工程が終了する（工程（４））。この時コーティング膜（ＳｉＯ２  ）は、成膜の際に発生するＦイオン及びラジカルによりエッチングされてＳｉＦｘ  ガスが発生する。この発生したガスは、ＦＳＧ膜の成膜に寄与し、さらに成膜速度の向上につながる。コーティング膜が無い場合の成膜速度は、約３００ｎｍ／分であり１００ｎｍ／分ほど成膜速度が増加する。
【００１３】
また、この発明は、成膜中はコーティング膜（ＳｉＯ２  ）２０が反応容器内に残存してメタルチャンバー２内壁が露出しないことを特徴としている。反応容器内がこのような構成になっていると、シリコンウエハ１０上に成膜処理を施す最中の反応ガスが反応容器内壁近傍でエッチング動作を行っても内壁自身がエッチングされることはなく、逆に成膜処理に役立つガスを発生するので成膜速度の向上は勿論のこと、半導体基板、寄与する効果をもたらすメタルチャンバー内壁の変質、成膜特性の変動等が抑制される。
コーティング膜（ＳｉＯ２  ）２０がなくなりメタルチャンバー２内壁が露出した場合、アルミナ（Ａｌ２  Ｏ３  ）からなるセラミックドーム１の内壁がＦラジカル、Ｆイオン等でＦ化されて弗化アルミニウム（ＡｌＦ）を発生する。このＡｌＦは誘電体であり、このＡｌＦの影響でプラズマの状態が変化し、成膜特性も変化する。例えば、コーティング膜２０の膜厚を１μｍと０．３μｍとした場合において、シリコンウエハ１０上にＦＳＧ膜を１．２μｍ堆積したときの成膜の安定性を比較する。
【００１４】
図４は、成膜面内に形成されたＦＳＧ膜の均一性（％）のコーティング膜厚依存性を説明する。ウエハ面内の所定の４９点における膜厚Ｔを測定し、その中で膜厚平均値ＴＡ  、最大膜厚ＴＭＡＸ  及び最小膜厚ＴＭＩＮ  を選択し、（（ＴＭＡＸ  −ＴＭＩＮ  ）／２ＴＡ  ）×１００をこのＦＳＧ膜均一性とする。そして、Ａ線をコーティング膜の膜厚が１μｍの特性線、Ｂ線をコーティング膜の膜厚が０．３μｍの特性線を示している。図４から明らかなように、Ａ線（１μｍの場合）は、４．５０％を前後して、ほぼ一定しているが、Ｂ線（０．３μｍの場合）は、均一性が変化する。したがって、コーティング膜の膜厚は、少なくとも０．３μｍ以上であることが必要である。また、コーティング膜の膜厚が０．３μｍの場合は、ＦＳＧ膜の成膜中に反応容器の内壁が露出してしまうが、この膜厚を１μｍにすると成膜中には反応容器の内壁が露出することはない。したがって、コーティング膜の膜厚は１μｍで十分である。
【００１５】
次に、コーティング膜の膜厚が０．３μｍの場合において、成膜検討の前後にＡｒによるＳｉＯ２  膜のスパッタリングレートを確認した。このスパッタリングレートは、間接的にメタルチャンバー内のプラズマの状態を知ることができる。図５に示されたように、検討前（０．３μｍのコーティング膜を施さない場合）のスパッタリングレートの均一性は、２％程度であるのに対して、検討後（０．３μｍのコーティング膜を施した場合）は、スパッタリングレートが傾き、均一性は５％と悪化し、プラズマの均一性が崩れていることが判った。したがって、コーティング膜が０．３μｍでは不十分であることがわかる。
セラミックドーム（Ａｌ２  ０３  ）の内壁が弗素（Ｆ）化して形成されたＡｌＦは、後のチャンバードライクリーニングでは除去されず、成膜特性の復帰のためには、メタルチャンバーのウエットクリーニング等が必要となり、スループットの大きな妨げとなる。
また、同様にメタルチャンバー内壁が露出した場合、コーティング膜から供給されていたＳｉＦｘ  の量が変化し、成膜途中においても成膜特性が変動する。
【００１６】
ＦＳＧ成膜の膜厚に対する必要なコーティング膜（ＳｉＯ２  ）の膜厚量について図６に示す。必要であるか否かの判断はスパッタリングレートの均一性のシフトで行った。ＦＳＧ膜が１μｍ成膜の場合、コーティング膜は０．８μｍが必要である。ＦＳＧ膜が１．５μｍではコーティング膜は１μｍが必要である。ＦＳＧ膜が２μｍではコーティング膜は１．５μｍが必要である。つまり、ＦＳＧ膜が１〜２μｍの場合、コーティング膜の膜厚は０．８〜１．５μｍが必要である。この膜厚は、成膜条件、特にＳｉＨ４  の流量変化に対して敏感であり、条件変更の際には、必要なコーティング膜厚は変化する。
したがって、工程（４）においてシリコンウエハを反応容器から搬出後、チャンバードライクリーニングを行う（工程（５））。
【００１７】
次に、図７を参照して、図１、図２及び図３のＣＶＤ装置を使用して形成した半導体装置を説明する。
図７は、配線間にＦＳＧ膜などの低誘電率の層間絶縁膜を用いた半導体装置の断面図である。Ｐ型シリコン半導体基板３０にはＰウエル３１及びＮウエル３２が形成され、主面には素子分離領域（ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ））３３が形成されている。半導体基板３０の素子領域には、Ｐウエル３１に、Ｎ型ソース／ドレイン領域３４、ゲート酸化膜３５及びソース／ドレイン領域３４間の上にゲート酸化膜３５を介して形成されたゲート電極３６から構成されたＮ型ＭＯＳトランジスタ（ＮＭＯＳ）、Ｎウエル３２に、Ｐ型ソース／ドレイン領域３７、ゲート酸化膜３５及びソース／ドレイン領域３７間の上にゲート酸化膜３５を介して形成されたゲート電極３６から構成されたＰ型ＭＯＳトランジスタ（ＰＭＯＳ）がそれぞれ形成されている。これらトランジスタを被覆するように半導体基板３０上には、例えば、ＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ  Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜からなる層間絶縁膜３８が形成されている。
【００１８】
層間絶縁膜３８は、表面をＣＭＰなどにより平坦化され、その上に所定のパターンを有する第１の金属配線３９が形成されている。第１の金属配線３９は、アルミニウム（Ａｌ）膜とこの上下に形成された、例えば、Ｔｉ／ＴｉＮなどからなるバリアメタル層から構成されている。第１の金属配線３の一部は、層間絶縁膜３８に形成されたコンタクト孔に埋め込まれたタングステンなどからなる接続プラグ４０を介してＰ型ＭＯＳトランジスタのソース／ドレイン領域３７と電気的に接続されている。
第１の金属配線３９を被覆するように、半導体基板３０上にＦＳＧ膜４１からなる低誘電率層間絶縁膜を形成する。層間絶縁膜４１は、表面をＣＭＰなどにより平坦化され、その上に所定のパターンを有する第２の金属配線４２が形成されている。第２の金属配線４２は、第１の配線３９と同様にアルミニウム膜とこの上下に形成されたＴｉ／ＴｉＮ等からなるバリアメタル層から構成されている。第２の金属配線４２の一部は、層間絶縁膜４０に形成されたコンタクト孔に埋め込まれたタングステンなどからなる接続プラグ４３を介して第１の金属配線３９と電気的に接続されている。
【００１９】
この第２の金属配線４２を被覆するように、層間絶縁膜４１上にＦＳＧ膜４４からなる低誘電率層間絶縁膜を形成する。層間絶縁膜４４は、表面をＣＭＰなどにより平坦化され、その上に所定のパターンを有する第３の金属配線４５が形成されている。第３の金属配線４５は、第１の配線１０９と同様にアルミニウム膜とこの上下に形成されたＴｉ／ＴｉＮなどからなるバリアメタル層から構成されている。第３の金属配線４５の一部は、層間絶縁膜４４に形成されたコンタクト孔に埋め込まれたタングステンなどからなる接続プラグ４６を介して第２の金属配線４２と電気的に接続されている。この第３の金属配線４５を被覆するように層間絶縁膜４４上に、例えば、ＣＶＤＳｉＯ２  膜などからなる保護絶縁膜４７を形成する。この実施例では３層の金属配線を用いたが、本発明は、第４、第５あるいはそれ以上の金属配線を積み重ねることもできる。
以上のＦＳＧ膜からなる層間絶縁膜を形成する際には、図１、図２及び図３に記載されたＨＤＰ−ＣＶＤ装置の反応容器内で成膜される。
【００２０】
【発明の効果】
以上のように、本発明によれば、ＨＤＰ−ＣＶＤ法により、その装置内をエッチングによって原料ガスを生成するコーティング膜で覆っているのでＦＳＧ膜を成膜する場合、安定した成膜特性で膜を形成することが可能である。
【図面の簡単な説明】
【図１】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図２】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図３】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図４】基板に形成されたＦＳＧ膜均一性とコーティング膜厚との関係を示す特性図。
【図５】基板に形成されたＦＳＧ膜の特性を示すウエハの平面図。
【図６】本発明のコーティング膜厚とＦＳＧ膜厚との関係を示す特性図。
【図７】本発明の方法により形成された半導体基板の断面図。
【図８】本発明の形成方法を説明するフローチャート。
【図９】ＦＳＧ膜の特性を説明する特性図。
【符号の説明】
１・・・セラミックドーム、    ２・・・メタルチャンバー、
３・・・アンテナコイル、    ４、１１・・・ＲＦ電源、
５・・・ターボ分子ポンプ、    ６・・・ドライポンプ、
７・・・スロットルポンプ、    ８・・・ガスノズル、
９・・・基板接地電極、    １０・・・シリコンウエハ、
１２・・・ゲートバルブ、    １３・・・アイソレーションバルブ、
２０・・・コーティング膜、    ３０・・・半導体基板、
３１・・・Ｐウエル、    ３２・・・Ｎウエル、
３３・・・素子分離領域、    ３４・・・Ｎ型ソース／ドレイン領域、
３５・・・ゲート酸化膜、    ３６・・・ゲート電極、
３７・・・Ｐ型ソース／ドレイン領域、３８、４１、４４・・・層間絶縁膜、
３９・・・第１の金属配線、    ４０、４３、４６・・・接続プラグ、
４２・・・第２の金属配線、    ４５・・・第３の金属配線、
４７・・・保護絶縁膜。
【図１】
0003601988.tif 000002
【図２】
0003601988.tif 000003
【図３】
0003601988.tif 000004
【図４】
0003601988.tif 000005
【図５】
0003601988.tif 000006
【図６】
0003601988.tif 000007
【図７】
0003601988.tif 000008
【図８】
0003601988.tif 000009
【図９】
0003601988.tif 000010