(57)【特許請求の範囲】
【請求項１】
温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、
上記電圧変換用抵抗は、複数の抵抗を直列に接続して構成されており、
基準電圧生成回路は、
予め定められた温度範囲で動作して、上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む温度補正手段を備え、
上記温度補正手段は、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴とする基準電圧生成回路。
【請求項２】
上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されていることを特徴とする請求項１記載の基準電圧生成回路。
【請求項３】
上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えていることを特徴とする請求項１または２記載の基準電圧生成回路。
【請求項４】
動作する温度範囲が互いに異なる複数の温度補正手段を備えていることを特徴とする請求項１、２または３記載の基準電圧生成回路。
【請求項５】
上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されていることを特徴とする請求項１、２、３または４記載の基準電圧生成回路。
【請求項６】
上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えていることを特徴とする請求項１、２、３、４または５記載の基準電圧生成回路。
【請求項７】
温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、
予め定められた温度範囲で動作して、上記電圧変換用抵抗のうちの電源ライン側端部以外の上記基準電流源と上記電圧変換用抵抗との間に、温度に応じた補正用電流を流し込む温度補正手段を備え、
上記温度補正手段は、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴とする基準電圧生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、直流安定化電源回路の基準電圧を生成する場合などに好適に用いられる基準電圧生成回路に関し、特に、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路に関するものである。
【０００２】
【従来の技術】
例えば、ＣＰＵ（Central Processing Unit)などの回路へ所定の値の直流電圧を安定して供給するために、従来より直流安定化電源回路が広く使用されている。当該直流安定化電源回路では、例えば、出力電圧に応じて変動する帰還電圧と、基準電圧生成回路が生成した基準電圧とを比較し、比較結果に応じて出力電圧を増減することで、負荷に安定した直流電圧を供給している。
【０００３】
例えば、図８に示すように、従来の基準電圧生成回路１０１では、トランジスタＱｎ１０１・Ｑｎ１０２のバンドギャップに応じて両トランジスタＱｎ１０１・Ｑｎ１０２を流れるエミッタ電流Ｉ101 ・Ｉ102 に基づいて、所定の値の基準電圧ＶREF101を生成している。具体的には、両トランジスタＱｎ１０１・Ｑｎ１０２のベースは、互いに接続されており、トランジスタＱｎ１０１のエミッタは、抵抗Ｒ１０１・Ｒ１０２・Ｒ１０３を介して接地されている。また、トランジスタＱｎ１０２のエミッタは、両抵抗Ｒ１０１・Ｒ１０２の接続点に接続される。ここで、トランジスタＱｎ１０１のエミッタ面積とトランジスタＱｎ１０２のエミッタ面積との比率を１０：１とすると、両者のエミッタ電流Ｉ101 ・Ｉ102 は、以下の式（１）に示すように、
Ｉ101 ＝Ｉ102 ＝〔（Ｋ・Ｔ／ｑ）・ｌｎ（１０）〕／Ｒ101     …（１）
となる。なお、上式（１）において、Ｋは、ボルツマン乗数であり、ｑは、電子の電荷量である。また、Ｔは、絶対温度〔Ｋ〕であり、Ｒ101 は、抵抗Ｒ１０１の抵抗値を示している。
【０００４】
これにより、基準電圧ＶREF101  は、以下の式（２）に示すように、
ＶREF101＝２・Ｉ101 ・（Ｒ102 ＋Ｒ103 ）＋ＶBE（Ｑｎ１０２）…（２）
となる。なお、上式（２）において、Ｒ102 ・Ｒ103 は、抵抗Ｒ１０２・Ｒ１０３の抵抗値であり、ＶBE（Ｑｎ１０２）は、トランジスタＱｎ１０２のベース−エミッタ間電圧を示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の基準電圧生成回路では、温度の変化によって基準電圧が変動するため、広い温度範囲に渡って高精度に基準電圧を生成することが難しいという問題を生じる。
【０００６】
具体的には、トランジスタのベース−エミッタ間電圧ＶBEは、以下の式（３）に示すように、
ＶBE＝〔Ｋ・Ｔ／ｑ〕・ｌｎ（Ｉｃ／Ｉｓ）                    …（３）
となる。なお、上式（３）において、Ｉｃは、コレクタ電流であり、Ｉｓは、逆方向飽和電流である。したがって、上記ベース−エミッタ間電圧ＶBEの温度特性は、厳密に言えば、プロセスにより若干異なるが、概ね約−２〔ｍＶ／℃〕程度となる。また、各抵抗値Ｒ101 〜Ｒ103 の温度特性は、約−２０００〜−５０００〔ｐｐｍ／℃〕程度である。
【０００７】
この結果、基準電圧ＶREF101は、常温から高温にかけて緩やかなカーブを描きながら下降し、例えば、図３に示すように、温度が２５〔℃〕から１２５〔℃〕まで変化すると、約１０〔ｍＶ〕程度低下する。この場合、基準電圧ＶREF101の誤差は、−２５〔℃〕から１２５〔℃〕までの温度範囲で、約１％となる。
【０００８】
ここで、例えば、ＣＰＵ向けのレギュレータや、携帯機器用のレギュレータでは、近年、出力電圧の高精度化の要求が高まっている。特に、ＣＰＵは、消費電力が大きく変動するため、ＣＰＵへ電力を供給するレギュレータでは、その負荷が数〔ｍＡ〕から１０〔Ａ〕程度まで変化する。当然ながら、負荷電流が大きい程、レギュレータが発生する熱量は大きくなるので、レギュレータの温度は、比較的大きく変化する。一方、ＣＰＵは、動作速度の向上や消費電力の低減のため、電源電圧が低下する傾向にあり、高精度な電源電圧を要求する。したがって、ＣＰＵが最大の能力を発揮するためには、ＣＰＵ向けのレギュレータが広い温度範囲に渡って高精度な出力電圧を供給する必要がある。また、携帯機器（バッテリ駆動型の機器）では、２次電池の寿命を延長し、より長期間、当該機器を使用するため、２次電池向けのレギュレータに対して、消費電力の低減と、広い温度範囲に渡る出力電圧の高精度化とが要求される。
【０００９】
ところが、レギュレータの基準電圧生成回路として、上記従来の基準電圧生成回路１０１を使用した場合には、基準電圧ＶREF101自体の誤差によって、上記要求を満たすことが難しい。したがって、より広い温度範囲に渡って、さらに高精度な基準電圧生成回路が切望されている。
【００１０】
なお、例えば、特開平７−３２５６３７号公報に記載の基準電圧生成回路は、温度に対して２乗特性を持つ補正用電流を出力する補正回路部を備え、温度変化を補償している。しかしながら、上記補正回路部は、上記特性の補正用電流を出力することが不可欠である。この結果、例えば、４個のＮＰＮ型のトランジスタと、１個のダイオードと、３個の抵抗とからなる回路など、比較的複雑な回路が必要となり、回路の簡素化が難しい。
【００１１】
また、従来は、基準電圧生成回路が予め定められた温度範囲で正しい基準電圧ＶREF101を出力できることを保証するため、高温下でのウェハテストと、常温下でのウェハテストとの双方が実施される。この結果、テスト工程が複雑になり、基準電圧生成回路の製造コストが増大する虞れがある。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路を実現することにある。
【００１３】
【課題を解決するための手段】
請求項１の発明に係る基準電圧生成回路は、上記課題を解決するために、温度によって特性が変化する半導体素子を含み、予め定められた基準電流を出力する基準電流源と、該基準電流源と所定の電源電位に保たれる電源ラインとの間に配され、上記基準電流が流れる電圧変換用抵抗とを有し、当該電圧変換用抵抗の基準電流源側端部の電位に基づいて、基準電圧を出力する基準電圧生成回路において、上記電圧変換用抵抗が、複数の抵抗を直列に接続して構成されており、基準電圧生成回路が、予め定められた温度範囲で動作して、上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む上記温度補正手段を備え、上記温度補正手段が、基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えていることを特徴としている。
【００１４】
上記構成では、電圧変換用抵抗の基準電流源側端部の電位は、例えば、接地レベルなど、電源ラインの電位に、電圧変換用抵抗での電圧降下を加えた値となり、当該基準電流源側端部の電位に基づいて、基準電圧が生成される。ここで、基準電流源は、所定の量の基準電流を供給するので、基準電圧は、一定の値に保たれている。
【００１５】
ところが、基準電圧生成回路の温度が変化すると、基準電圧生成回路を構成する半導体素子の特性が変化して、上記基準電圧が変化する。当該基準電圧の変動幅は、温度の変化が大きくなるに従って増大する。
【００１６】
基準電圧生成回路の温度が変化して、所定の温度範囲に入ると、温度補正手段が動作して、補正電流を出力し始める。当該補正電流は、例えば、基準電流源側端部、あるいは、電圧変換用抵抗が複数の抵抗を直列に接続して構成される場合は、各抵抗の間の箇所など、電源ライン側端部以外の箇所に流れ込む。これにより、上記電圧変換用抵抗の基準電流源側端部の電位は、補正用電流によって、基準電圧の変動を打ち消すように調整される。この結果、基準電圧の変動が打ち消され、基準電圧生成回路は、広い温度範囲で、高精度な基準電圧を出力できる。
【００１７】
例えば、基準電流源側端部の電位が増加すると基準電圧が増加し、かつ、基準電圧が温度の上昇に伴って下降する場合を例にすると、温度補正手段は、温度が上昇するに従って、基準電流源側端部の電位が上昇するように、補正電流を制御する。この結果、基準電圧は、補正電流を供給しない場合よりも増加して、基準電圧の低下が打ち消される。
【００１８】
ここで、上記温度補正手段は、所定の温度範囲でのみ、温度変化に起因する出力変動を打ち消すように、補正電流を出力すればよい。また、残余の温度範囲では、補正用電流の温度特性が基準電圧の温度特性と異なっていても、基準電圧を正確に補正できる。したがって、例えば、１つのトランジスタと３つの抵抗とのように、簡単な回路で、温度補正手段を実現できる。この結果、例えば、全ての温度範囲に渡って、温度に対する２乗特性を持った補正電流を生成する必要のある従来技術に比較すると、温度補正手段の回路構成を大幅に簡略化できる。
【００１９】
それゆえ、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路が、極めて簡単な回路構成で実現できる。この結果、基準電圧生成回路の製造コスト、消費電力、並びに、占有面積を削減できる。
【００２０】
また、上記構成において、例えば、しきい値電圧など、制御用半導体素子の特性は、温度の変化に伴って変化する。したがって、制御電圧が変動しなくても、制御用半導体素子が導通するか否かは、温度によって変化し、導通している間、制御用半導体素子が出力する電流量は、温度に応じて変化する。この結果、制御用半導体素子と分圧部とからなる簡単な回路構成であるにも拘わらず、温度範囲を識別して、温度に応じた補正電流を出力できる。
【００２１】
また、制御電圧を生成する際の分圧比を調整することで、制御用半導体素子が導通し始める温度を設定できる。一般に、分圧比は、同じ種類の抵抗を近傍にレイアウトするなどすれば、極めて正確に設定でき、微妙な調整も容易である。したがって、簡単な回路構成であるにも拘わらず、温度補正手段が動作する温度範囲を正確に設定できる。
【００２２】
また、請求項２の発明に係る基準電圧生成回路は、請求項１記載の発明の構成において、上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されている。
【００２３】
さらに、請求項３の発明に係る基準電圧生成回路は、請求項１または２記載の発明の構成において、上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えていることを特徴としている。
【００２４】
上記構成によれば、ダイオード自体や、トランジスタから構成されたダイオードなどが、制御電圧の出力点よりも電源ライン側に配されている。したがって、制御電圧は、ダイオードの出力点側の端部と基準電圧との間の電位差を分圧した値となる。ここで、ダイオードも半導体素子なので、ダイオードによる電圧降下は、温度によって変化する。この結果、制御電圧をさらに微妙に調整でき、より好適な補正電流を出力できる。これにより、広い温度範囲で、基準電圧の精度をさらに向上できる。
【００２５】
ところで、動作している間中、温度補正手段は、基準電圧の変動を打ち消すことができるように、補正用電流を制御する。ところが、全ての温度範囲で基準電圧の変動を打ち消すことは難しいため、単一の温度補正手段だけでは、温度の変化が大きくなると、基準電圧の変動幅が大きくなる虞れがある。
【００２６】
これに対して、請求項４の発明に係る基準電圧生成回路は、請求項１、２または３記載の発明の構成において、動作する温度範囲が互いに異なる複数の温度補正手段を備えていることを特徴としている。なお、例えば、温度補正手段が請求項２記載の構成の場合、複数の上記制御用半導体素子を設け、上記分圧部が各制御用半導体素子へ供給する制御電圧を生成する際の分圧比を、各制御用半導体素子の導通温度が互いに異なるように設定するなどすれば、上記複数の温度補正手段を実現できる。また、各温度範囲は、互いに異なっていれば、一部が重なっていてもよい。
【００２７】
上記構成では、動作する温度範囲が互いに異なる複数の温度補正手段が設けられているため、温度が大きく変化して、ある温度補正手段だけでは、基準電圧の変動を打ち消すことができない場合、他の温度補正手段が動作して、基準電圧の変動を打ち消す。この結果、さらに広い温度範囲で、高精度な基準電圧を出力できる。
【００２８】
また、請求項５の発明に係る基準電圧生成回路は、請求項１、２、３または４記載の発明の構成において、上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されていることを特徴としている。
【００２９】
上記構成によれば、例えば、基準電圧生成回路を製造時のウェハテストの際に基準電圧を測定しながらトリミングするなどして、電圧変換用抵抗の抵抗値を調整すれば、プロセスのバラツキなどが発生した場合であっても、極めて高い精度で、基準電圧を所望の値に設定できる。この結果、基準電圧の精度をさらに向上できる。
【００３０】
特に、請求項２記載の発明の構成では、基準電圧から生成した制御電圧によって、温度範囲の識別と補正用電流の調整とが行われている。したがって、例えば、プロセスバラツキなどが発生して、基準電圧にオフセットにバラツキが発生すると、温度補正手段が動作する温度範囲や、補正用電流の流量にもバラツキが発生する虞れがある。ところが、請求項５記載の発明の構成によれば、プロセスバラツキが発生しても、基準電圧のバラツキを抑制できるので、当該構成を、請求項２記載の発明の構成に適用すれば、さらに効果的である。
【００３１】
一方、請求項６の発明に係る基準電圧生成回路は、請求項１、２、３、４または５記載の発明の構成において、上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えていることを特徴としている。
【００３２】
上記構成によれば、温度変化に拘わらず、温度補正手段の動作／動作停止を制御できる。例えば、請求項２の構成では、検査用パッドは、分圧部のうちで、両端以外の箇所などに接続される。この場合は、検査用パッドに印加する電圧を変更することで、制御電圧を制御できる。なお、検査用パッドは、分圧部のうちで、両端以外の箇所に接続されているので、検査用パッドへ電圧を印加しても、電源ラインの電位は変化しない。また、基準電圧は、補正電流に起因する変動を除いて変動しない。
【００３３】
ここで、温度が変化していない場合、温度補正手段の状態が、動作状態と動作停止状態との間で変化すると、基準電圧が変化する。例えば、温度補正手段が動作している間、基準電圧の低下を打ち消すために、温度補正手段が基準電圧を上昇させる構成の場合、温度が変化していない状態で温度補正手段が動作すると、基準電圧が上昇する。
【００３４】
したがって、ある温度において、検査用パッドを介して、温度補正手段の動作あるいは動作停止を指示すれば、指示の前後で基準電圧が変化するか否かによって、温度補正手段の良否を判定でき、基準電圧生成回路が広い温度範囲で動作できるか否かを判定できる。この結果、単一の温度での検査によって、基準電圧生成回路の温度特性を保証でき、複数の温度での検査が必要な従来技術と比較すると、検査に要する手間、時間および費用を大幅に削減できる。
【００３５】
【発明の実施の形態】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。すなわち、本実施形態に係る基準電圧生成回路は、予め定められる値の基準電圧を生成する回路であって、例えば、直流安定化電源回路で基準電圧を生成する場合などに好適に用いられる。上記基準電圧生成回路１は、例えば、図１に示すように、出力端子ＴREF へ所定の基準電圧ＶREF を出力する基準電圧生成部２と、所定の温度範囲に入った場合、温度に応じた補正用電流Ｉadj を出力して基準電圧ＶREF を補正する温度補正部（温度補正手段）３とを備えている。
【００３６】
上記基準電圧生成部２は、バンドギャップリファレンス型の回路であり、互いにベースが接続されたＮＰＮ型のトランジスタＱｎ１・Ｑｎ２を備えている。当該両トランジスタＱｎ１・Ｑｎ２のベースは、出力端子ＴREF に接続される。また、当該トランジスタＱｎ１のエミッタ面積は、トランジスタＱｎ２のエミッタ面積のＮ倍に設定されている。本実施形態では、例えば、１０個のトランジスタをトランジスタＱｎ１として使用し、１個のトランジスタをトランジスタＱｎ２とするなどして、Ｎ＝１０に設定されている。さらに、上記トランジスタＱｎ１のエミッタは、互いに直列に接続された抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４を介して、電源ラインＧＮＤに接地されており、トランジスタＱｎ２のエミッタは、抵抗Ｒ１・Ｒ２の接続点に接続される。
【００３７】
なお、上記抵抗Ｒ２〜Ｒ４が、特許請求の範囲に記載の電圧変換用抵抗に対応し、上記トランジスタＱｎ１・Ｑｎ２が、基準電流源および半導体素子に対応する。
【００３８】
また、上記トランジスタＱｎ１（Ｑｎ２）のコレクタは、能動負荷となるＰＮＰ型のトランジスタＱｐ３（Ｑｐ４）のコレクタにそれぞれ接続されている。当該トランジスタＱｐ４のベースは、トランジスタＱｐ３のベースへ抵抗Ｒ５を介して接続されていると共に、トランジスタＱｐ３のコレクタにも接続されている。また、上記両トランジスタＱｐ３・Ｑｐ４のエミッタは、互いに接続されている。
【００３９】
さらに、上記トランジスタＱｐ３・Ｑｎ１の接続点には、ＰＮＰ型のトランジスタＱｐ５のベースが接続されており、上記トランジスタＱｐ４・Ｑｎ２の接続点には、ＰＮＰ型のトランジスタＱｐ６のベースが接続されている。なお、両トランジスタＱｐ５・Ｑｐ６のコレクタは、接地されている。
【００４０】
一方、基準電圧生成部２の電流源となるＰＮＰ型のトランジスタＱｐ７〜Ｑｐ１０は、互いにベースが接続され、カレントミラー回路を形成している。具体的には、トランジスタＱｐ９のコレクタが上記両トランジスタＱｐ３・Ｑｐ４のエミッタに接続され、トランジスタＱｐ７のコレクタがトランジスタＱｐ５のエミッタに、トランジスタＱｐ８のコレクタがトランジスタＱｐ６のエミッタにそれぞれ接続されている。また、トランジスタＱｐ１０のコレクタは、ベースに接続されている。なお、各トランジスタＱｐ７〜Ｑｐ１０のエミッタには、抵抗Ｒ６、Ｒ７、Ｒ８あるいはＲ９を介して、電源電圧ＶCCが印加されている。これにより、上記トランジスタＱｐ５と、トランジスタＱｐ３およびＱｐ４と、トランジスタＱｐ６とへ供給される電流量は、トランジスタＱｐ１０のコレクタ電流を基準にして所定の比率に保たれる。
【００４１】
さらに、上記トランジスタＱｐ１０のコレクタは、ＮＰＮ型のトランジスタＱｎ１１・Ｑｎ１２および抵抗Ｒ１０を介して接地されている。当該トランジスタＱｎ１１のベースは、上記トランジスタＱｐ６のエミッタに接続され、トランジスタＱｎ１２のベースは、出力端子ＴREF に接続される。
【００４２】
また、出力電流を増加させるため、上記出力端子ＴREF には、ＮＰＮ型のトランジスタＱｎ１３のエミッタが接続されている。当該トランジスタＱｎ１３のベースは、上記トランジスタＱｐ３・Ｑｐ４のエミッタに接続されており、コレクタには、ベースとコレクタとを接続したＮＰＮ型のトランジスタＱｎ１４を介して、電源電圧ＶCCが印加されている。さらに、上記トランジスタＱｎ１３のベースには、ＰＮＰ型のトランジスタＱｐ１５のエミッタが接続されている。当該トランジスタＱｐ１５のベースは、上述のトランジスタＱｎ１１・Ｑｎ１２の接続点に接続されており、コレクタは接地されている。
【００４３】
なお、基準電圧ＶREF を安定させるために、出力端子ＴREF は、キャパシタＣ１を介して接地されている。また、上述のトランジスタＱｐ６のベースは、キャパシタＣ２を介して接地されている。
【００４４】
さらに、例えば、電源電圧ＶCCの投入時などに、基準電圧ＶREF を急峻に上昇させるために、上記トランジスタＱｐ７〜Ｑｐ１０のベースは、ＮＰＮ型のトランジスタＱｎ１６を介して、上述の抵抗Ｒ２・Ｒ３の接続点に接続されている。当該トランジスタＱｎ１６のベースは、ベースとコレクタとが接続されたＮＰＮ型のトランジスタＱｎ１７のベースに接続されている。また、トランジスタＱｎ１７のコレクタには、抵抗Ｒ１１を介して電源電圧ＶCCが印加されており、エミッタは、接地されている。
【００４５】
一方、本実施形態に係る温度補正部３では、出力端子ＴREF が、抵抗Ｒ３１およびＲ３２を介して、電源ラインＧＮＤに接地されている。両抵抗Ｒ３１・Ｒ３２の接続点Ａには、ラテラルなＰＮＰ型のトランジスタＱｐ３１のベースが接続されている。当該トランジスタＱｐ３１のエミッタは、抵抗Ｒ３３を介して、出力端子ＴREF に接続されている。また、温度補正部３の出力端子となるコレクタは、基準電圧生成部２の抵抗Ｒ３・Ｒ４の接続点Ｘに接続され、当該接続点Ｘへ補正用電流Ｉadj を供給できる。なお、上記抵抗Ｒ３１・Ｒ３２が、特許請求の範囲に記載の分圧部に対応し、トランジスタＱｐ３１が制御用半導体素子に対応する。
【００４６】
上記トランジスタＱｐ３１のベース−エミッタ間電圧ＶBE（Ｑｐ３１）は、以下の式（４）に示すように、
ＶBE（Ｑｐ３１）＝〔Ｋ・Ｔ／ｑ〕・ｌｎ（Ｉ31／Ｉｓ）        …（４）
となる。なお、上式（４）において、Ｉ31は、トランジスタＱｐ３１のコレクタ電流であり、図１の構成では、補正用電流Ｉadj となる。一方、トランジスタＱｐ３１のベース電圧ＶA は、以下の式（５）に示すように、
ＶA ＝ＶREF ・〔Ｒ32／（Ｒ31＋Ｒ32）〕                      …（５）
となり、抵抗Ｒ３１の抵抗値Ｒ31と抵抗Ｒ３２の抵抗値Ｒ32とで決定される。
【００４７】
ここで、トランジスタＱｐ３１は、以下に示すように、
ＶREF −ＶA ＝ＶBE（Ｑｐ３１）                              …（６）
が成立したときに導通して、補正用電流Ｉadj を供給し始める。これにより、トランジスタＱｐ３１は、温度が上昇すると導通して、温度に応じた量の補正用電流Ｉadj を出力できる。なお、抵抗Ｒ３３の抵抗値は、補正用電流Ｉadj （Ｉ31）の傾きが適切な傾きになるように設定される。
【００４８】
温度補正部３が補正用電流Ｉadj を供給し始める温度Ｔｓ３１は、式（４）ないし式（６）に示すように、両抵抗値Ｒ31・Ｒ32の比率を設定することによって、調整できる。ここで、上記両抵抗値Ｒ31・Ｒ32の比率は、例えば、両抵抗Ｒ３１・Ｒ３２を同じ種類の抵抗（ベース拡散抵抗やインプラ抵抗など）で形成し、近傍にレイアウトするなどすれば、温度の変化やプロセスバラツキなどに拘わらず、一定に保つことができる。したがって、上記電圧ＶA の温度特性は、基準電圧ＶREF の温度変化分のみとなり、略一定に保たれる。また、上記抵抗値Ｒ31・Ｒ32の比率は、極めて正確に設定でき、微妙な調整も容易である。それゆえ、補正用電流Ｉadj の供給開始温度Ｔｓ３１を所望の値へ容易に設定できる。なお、本実施形態では、一例として、供給開始温度Ｔｓ３１を約５０〔℃〕に設定している。
【００４９】
ところで、上述の式（４）ないし式（６）に示すように、供給開始温度Ｔｓ３１および補正用電流Ｉadj の温度特性は、基準電圧ＶREF がバラつくと、バラつく虞れがある。したがって、基準電圧生成回路１の各回路素子の中でも、基準電圧ＶREF を発生する際のリファレンスとなる電流Ｉ1 の流路上の素子（抵抗Ｒ１〜Ｒ４）の抵抗値は、例えば、トリミングなどによって、正しい基準電圧ＶREF を生成可能な値に、厳密に設定されている方が望ましい。
【００５０】
ここで、抵抗Ｒ４の抵抗値Ｒ4 は、補正用電流Ｉadj の温度変化が基準電圧ＶREF の温度変化を打ち消し可能な値に設定する必要があり、例えば、０．３〔ｋΩ〕程度と、比較的小さな値に制限される。したがって、各抵抗値Ｒ1 〜Ｒ4 を調整する場合には、レーザートリミングによりトリミングすることが望まれる。一方、他の抵抗Ｒ１〜Ｒ３の抵抗値Ｒ1 〜Ｒ3 は、例えば、２．７〔ｋΩ〕、７．０〔ｋΩ〕、０．７〔ｋΩ〕などと、抵抗値Ｒ4 よりも大きな値に設定できる。したがって、抵抗値Ｒ4 を調整しない場合には、ツェナー・ザット・トリミングでもトリミングできる。
【００５１】
本実施形態では、その中でも、抵抗値の大きな抵抗Ｒ２がトリミング可能に形成されている。これにより、他の抵抗Ｒ３・Ｒ４をトリミングする場合や、全ての抵抗Ｒ２〜Ｒ４をトリミングする場合よりも、少ない手間で基準電圧ＶREF を正確に設定できる。
【００５２】
上記抵抗Ｒ２は、ウェハテストの際、基準電圧ＶREF が所望の値となるようにトリミングされる。これにより、プロセスバラツキが発生しても、基準電圧ＶREF の温度特性のバラツキが抑制される。この結果、基準電圧生成回路１は、プロセスバラツキや温度の変化に拘わらず、常に高精度な基準電圧ＶREF を出力できる。
【００５３】
上記構成の基準電圧生成回路１において、図２および図３に基づき説明すると以下の通りである。すなわち、両トランジスタＱｎ１、Ｑｎ２のバンドギャップにより、それぞれのエミッタ電流Ｉ1 、Ｉ2 は、以下の式（７）に示すように、    Ｉ1 ＝Ｉ2 ＝〔（Ｋ・Ｔ／ｑ）・ｌｎ（Ｎ）〕／Ｒ1             …（７）
となる。なお、上式（７）において、Ｒ1 は、抵抗Ｒ１の抵抗値である。上記両エミッタ電流Ｉ1 ・Ｉ2 は、抵抗Ｒ２〜Ｒ４を流れるので、抵抗Ｒ２を流れる電流ＩREF は、Ｉ1 ＋Ｉ2 ＝２・Ｉ1 となる。
【００５４】
ここで、例えば、２０〔℃〕程度の常温時など、トランジスタＱｐ３１の温度が供給開始温度Ｔｓ３１を下回っている状態では、図２に示すように、温度補正部３は、補正用電流Ｉadj を供給していない。したがって、補正用電流Ｉadj を０とすると、両トランジスタＱｎ１、Ｑｎ２のベース電圧として出力される基準電圧ＶREF は、以下の式（８）に示すように、
ＶREF ＝２・Ｉ1 ・（Ｒ2 ＋Ｒ3 ＋Ｒ4 ）＋ＶBE（Ｑｎ２）      …（８）
となる。なお、上式（８）において、Ｒ2 〜Ｒ4 は、抵抗Ｒ２〜Ｒ４の抵抗値である。
【００５５】
基準電圧ＶREF が上述の式（８）の値よりも上昇した場合、トランジスタＱｎ２のベース電圧が増加して、コレクタ電流が増大する。この電流増加は、トランジスタＱｐ６を介して増幅され、トランジスタＱｎ１１のベース電流を減少させる。これにより、トランジスタＱｎ１１のコレクタ電流が減少して、トランジスタＱｐ１５のベース電流を増大させる。したがって、トランジスタＱｐ１５のエミッタ電流が増大し、トランジスタＱｐ１３のベース電流は減少する。この結果、トランジスタＱｐ１３が出力端子ＴREF へ供給する電流が減少し、基準電圧ＶREF が低下する。なお、基準電圧ＶREF が上述の式（８）の値よりも減少した場合、各トランジスタが上述とは逆に動作して、基準電圧ＶREF を上昇させる。これにより、基準電圧生成部２は、出力端子ＴREF の負荷に拘わらず、基準電圧ＶREF を、上述の式（８）の値に保つことができる。
【００５６】
したがって、供給開始温度Ｔｓ３１以下の温度範囲では、基準電圧生成回路１が出力する基準電圧ＶREF （図中では、ＶREF1と記載する）は、図３に示すように、温度補正部３を持たない場合の基準電圧ＶREF101と同様に変化する。
【００５７】
ここで、上記基準電圧生成部２を構成する素子の特性は、例えば、基準電圧生成部２が動作する温度範囲のうち、特に、温度補正部３が動作していない温度範囲にて、基準電圧ＶREF の変動が少なくなるように設定されている。これにより、例えば、図３に示す例では、基準電圧ＶREF の誤差は、−４０〔℃〕〜５０〔℃〕までの温度範囲において、約０．２〔％〕以下と、極めて小さな値に保たれている。
【００５８】
一方、温度が上昇して、供給開始温度Ｔｓ３１を越えると、温度補正部３のトランジスタＱｐ３１が導通し始め、補正用電流Ｉadj （Ｉ31）は、図２に示すように、温度の上昇に伴って増加する。このように、温度補正部３が動作している状態では、補正用電流Ｉadj が、基準電圧生成部２の抵抗Ｒ４に流し込まれる。したがって、基準電圧ＶREF は、上述の式（８）に比べて、Ｉadj ・Ｒ4 だけ引き上げられ、以下の式（９）に示すように、
0003549740.tif 000002
となる。
【００５９】
この結果、図３に示すように、基準電圧ＶREF の低下幅（誤差）は、温度補正部３を持たない場合（従来技術の場合）に比べて大幅に縮小される。これにより、より広い温度範囲で、高精度に基準電圧ＶREF を供給可能な基準電圧生成回路１を実現できる。例えば、図３の例では、−４０〔℃〕から１４０〔℃〕の温度範囲で、基準電圧ＶREF の低下幅は、０．００２〔Ｖ〕程度に抑えられており、誤差は、０．２〔％〕以下に低減されている。
【００６０】
また、上記温度補正部３は、１つのトランジスタＱｐ３１と、３つの抵抗Ｒ３１〜Ｒ３３とから構成されており、回路構成が極めて簡単である。この結果、基準電圧生成回路１の占有面積を縮小でき、基準電圧生成回路１の製造コストを低く抑えることができる。
【００６１】
〔第２の実施形態〕
本発明の他の実施形態について、図４に基づき説明すれば以下の通りである。なお、説明の便宜上、図１に示す部材と同一の機能を有する部材には、同一の符号を付して説明を省略する。
【００６２】
すなわち、本実施形態に係る基準電圧生成回路１ａでは、図４に示すように、図１に示す温度補正部３に代えて、温度補正部３ａが設けられている。当該温度補正部３ａでは、ＮＰＮ型のトランジスタＱｎ３２が新たに設けられ、抵抗Ｒ３２は、トランジスタＱｎ３２を介して接地される。当該トランジスタＱｎ３２のベースは、コレクタに接続されており、ダイオードとして動作する。なお、本実施形態では、抵抗Ｒ３１・Ｒ３２およびトランジスタＱｎ３２が分圧部に対応する。
【００６３】
上記構成では、抵抗Ｒ３２の接地側にダイオードが挿入されているので、トランジスタＱｐ３１のベース電圧ＶA は、以下の式（10）に示すように、
0003549740.tif 000003
となる。なお、上式（10）において、ＶBE（Ｑｎ３２）は、トランジスタＱｎ３２のベース−エミッタ間電圧であり、ＶAaは、トランジスタＱｎ３２が設けられていない場合、すなわち、図１の構成におけるトランジスタＱｐ３１のベース電圧である。
【００６４】
ここで、ベース−エミッタ間電圧ＶBE（Ｑｎ３２）は、上述の式（３）に示すような温度特性を持ち、温度の上昇に伴って減少する。これにより、図１に示す構成と比較すると、補正用電流Ｉadj が多くなり、基準電圧ＶREF の低下幅を抑制できる。この結果、さらに微妙な温度補正が可能になり、温度変動に対する基準電圧ＶREF の精度を向上できる。
【００６５】
〔第３の実施形態〕
本発明のさらに他の実施形態について、図５ないし図７に基づき説明すれば以下の通りである。なお、説明の便宜上、図１あるいは図４に示す部材と同一の機能を有する部材には、同一の符号を付して説明を省略する。
【００６６】
すなわち、図５に示すように、本実施形態に係る基準電圧生成回路１ｂでは、温度補正部として、多段の温度補正部３ｂが設けられている。当該温度補正部３ｂでは、図４に示す温度補正部３ａの構成に加えて、ラテラルなＰＮＰ型のトランジスタ（制御用半導体素子）Ｑｐ３３が設けられている。また、本実施形態では、抵抗Ｒ３２が抵抗Ｒ３２ａ・Ｒ３２ｂの直列回路から構成されており、トランジスタＱｐ３３のベースは、抵抗Ｒ３２ａ・Ｒ３２ｂの接続点Ｂに接続される。さらに、当該トランジスタＱｐ３３は、上述のトランジスタＱｐ３１と同様に、コレクタが抵抗Ｒ３４を介して出力端子ＴREF に接続されており、エミッタが抵抗Ｒ３・Ｒ４の接続点Ｘに接続されている。したがって、温度補正部３ｂが基準電圧生成部２へ供給する補正用電流Ｉadj は、両トランジスタＱｐ３１およびＱｐ３３のコレクタ電流Ｉ31およびＩ33の合計となる。なお、抵抗Ｒ３４の抵抗値は、コレクタ電流Ｉ33の傾きがコレクタ電流Ｉ31の傾きに対して適切な比率となるように設定される。
【００６７】
上記構成において、トランジスタＱｐ３３は、上記トランジスタＱｐ３１と同様に、基準電圧ＶREF と接続点Ｂの電圧ＶB との電位差が、トランジスタＱｐ３３のベース−エミッタ間電圧ＶBE（Ｑｐ３３）を越えた場合に導通し始め、コレクタ電流Ｉ33を基準電圧生成部２へ出力できる。
【００６８】
ここで、トランジスタＱｐ３３が導通し始める温度（供給開始温度Ｔｓ３３）は、供給開始温度Ｔｓ３１と同様、抵抗Ｒ３１の抵抗値Ｒ31および抵抗Ｒ３２ａの抵抗値Ｒ32a の合計と、抵抗Ｒ３２ｂの抵抗値Ｒ32b との比率で決定でき、供給開始温度Ｔｓ３１とは異なる値に設定される。例えば、本実施形態では、トランジスタＱｐ３１の供給開始温度Ｔｓ３１が約５０〔℃〕、トランジスタＱｐ３３の供給開始温度Ｔｓ３３が約９０〔℃〕になるように、各抵抗値Ｒ31・Ｒ32a ・Ｒ32b が設定される。一例として、上記抵抗Ｒ３３・Ｒ３４の抵抗値が１０〔ｋΩ〕の場合、各抵抗値Ｒ31・Ｒ32a ・Ｒ32b は、それぞれ、９〔ｋΩ〕、３〔ｋΩ〕および１〔ｋΩ〕に保たれている。
【００６９】
上記構成によれば、図６に示すように、温度が供給開始温度Ｔｓ３１を下回っている場合、両トランジスタＱｐ３１・Ｑ３３は、遮断されており、両コレクタ電流Ｉ31・Ｉ33は、略０〔Ａ〕に保たれている。
【００７０】
温度が上昇して、供給開始温度Ｔｓ３１を越えると、トランジスタＱｐ３１が導通し始め、コレクタ電流Ｉ31が増加し始める。一方、温度が供給開始温度Ｔｓ３３を下回っているので、トランジスタＱｐ３３は、遮断されている。したがって、温度補正部３ｂは、基準電圧生成部２の抵抗Ｒ４に、補正用電流Ｉadj として、コレクタ電流Ｉ31〔Ａ〕のみを流し込み、図７に示すように、基準電圧ＶREF （図中では、ＶREF1b と記載する）は、温度補正部３ｂを持たない場合の基準電圧ＶREF101と比較して、Ｉ31×Ｒ4 〔Ｖ〕だけ、持ち上げられる。
【００７１】
さらに、温度が上昇して、供給開始温度Ｔｓ３３を越えると、トランジスタＱｐ３３も導通し始める。この状態では、両トランジスタＱｐ３１・Ｑｐ３３がコレクタ電流Ｉ31・Ｉ33を供給しているので、補正用電流Ｉadj は、Ｉ31＋Ｉ33となり、上記従来の基準電圧ＶREF101よりも、（Ｉ31＋Ｉ33）×Ｒ4 〔Ｖ〕だけ、基準電圧ＶREF1b を持ち上げることができる。
【００７２】
この結果、例えば、図５に示す温度補正部３ａのように１段のトランジスタＱｐ３１から構成されている場合の基準電圧ＶREF1a と比較すると、供給開始温度Ｔｓ３３を越えた温度領域で、基準電圧の低下をさらに抑制でき、基準電圧の精度を向上できる。例えば、図７に示す例では、基準電圧ＶREF1b の低下幅は、−２０〔℃〕から１４０〔℃〕までの温度範囲で、１〔ｍＶ〕以下に抑えられており、誤差は、０．１〔％〕以下と極めて低く保たれている。
【００７３】
なお、本実施形態では、温度補正部が２段の場合について説明したが、段数は、これに限るものではない。例えば、３段あるいは４段など、複数のトランジスタを設け、基準電圧を多段階に補正すれば、より高精度に基準電圧を補正できる。ただし、段数を増加させれば、トランジスタの数も増加して、製造コストが高騰する。したがって、製造コストと補償精度とのバランスを取るためには、温度補正部の段数を２段階程度に設定する方が望ましい。また、段数に拘わらず、図４に示すように、ダイオード（トランジスタＱｎ３２）を含んでいてもよいし、図１に示すように、ダイオードが設けられていなくてもよい。
【００７４】
ところで、基準電圧生成回路１・１ａ・１ｂを実際に製造する際には、ウェハテストを実施して、温度補正部３・３ａ・３ｂの正常動作が確認される。ところが、従来と同様に、常温下と高温下となど、複数の温度における測定によってテストする場合、例えば、基準電圧生成回路１・１ａ・１ｂが形成されたウェハテストプローバのステージ温度を、常温下と高温下とで、それぞれテストし、比較する必要がある。この結果、テストに多くの手間と長い時間とがかかり、製造コストが高騰する虞れがある。
【００７５】
これに対して、以下では、上記各実施形態に係る温度補正部３・３ａ・３ｂに好適で、ある温度における測定のみでテスト可能な方法について説明する。なお、以下では、説明の便宜上、図５に示す温度補正部３ｂの場合を例にして説明する。
【００７６】
すなわち、上記温度補正部３ｂは、ウェハテストのために、抵抗Ｒ３２ｂの接地側（点Ｃ）に接続されたテスト端子ＴTESTを備えている。なお、当該テスト端子ＴTESTが特許請求の範囲に記載の検査用パッドに対応する。
【００７７】
ウェハテストは、例えば、２５〔℃〕程度の常温など、ある温度においてのみ実施され、当該テスト端子ＴTESTに、特に電圧を印加しない状態における基準電圧ＶREF が測定される。この状態では、点Ｃの電圧ＶC は、トランジスタＱｎ３２のベース−エミッタ間電圧ＶBE（Ｑｎ３２）である。
【００７８】
さらに、テスト端子ＴTESTに電圧が印加され、点Ｃの電圧ＶC を低下させた状態でも、基準電圧ＶREF が測定される。電圧ＶC の低下に伴って、各トランジスタＱｐ３１・Ｑｐ３３のベース電圧ＶA ・ＶB が低下すると、各トランジスタＱｐ３１・Ｑｐ３３が導通するので、温度補正部３ｂは、温度に拘わらず、基準電圧生成部２へ補正用電流Ｉadj を供給する。ここで、通常使用時には、補正用電流Ｉadj は、温度が上昇して基準電圧ＶREF が低下した場合に供給され、基準電圧生成部２が生成した基準電圧ＶREF は、一定の値を保つように持ち上げられる。これに対して、テスト時には、温度が変化していないため、基準電圧生成部２が生成する基準電圧ＶREF は、一定の値に保たれている。したがって、テスト端子ＴTESTに電圧を印加して、トランジスタＱｐ３１・Ｑｐ３３が導通し、補正用電流Ｉadj が供給されると、補正用電流Ｉadj に応じて、基準電圧ＶREF が上昇する。
【００７９】
この結果、テスト端子ＴTESTに電圧を印加していない状態での基準電圧ＶREF の値Ｖ１と、両トランジスタＱｐ３１・Ｑｐ３３が導通する電圧をテスト端子ＴTESTに印加した状態での基準電圧ＶREF の値Ｖ２とを比較して、Ｖ２＞Ｖ１であれば、温度補正部３ｂが正常に動作していると判定できる。
【００８０】
一方、例えば、温度補正部３ｂに不具合が発生し、両トランジスタＱｐ３１・Ｑｐ３３が導通できない場合、温度補正部３ｂは、補正用電流Ｉadj を出力できず、Ｖ２＝Ｖ１となる。この場合、温度補正部３ｂが正常に動作していないと判定され、不良チップと判断できる。
【００８１】
なお、上述の説明では、常温のように、通常では、両トランジスタＱｐ３１・Ｑｐ３３が導通しない温度において、両トランジスタＱｐ３１・Ｑｐ３３を導通させる電圧をテスト端子ＴTESTへ印加し、基準電圧ＶREF の変化に基づいて、良否を判定しているが、これに限るものではない。各トランジスタＱｐ３１・Ｑｐ３３の導通／遮断は、温度に拘わらず、テスト端子ＴTESTへ印加する電圧によって制御できる。したがって、電圧印加に起因する基準電圧ＶREF の変動によって、テストの温度を変更せずに、基準電圧生成回路１ｂの良否を判定できる。
【００８２】
一例として、ウェハテストが、両トランジスタＱｐ３１・Ｑｐ３３が導通するような高温下で実施される場合、テスト端子ＴTESTへ電圧を印加して、各ベース電圧ＶA ・ＶB を上昇させれば、両トランジスタＱｐ３１・Ｑｐ３３を遮断できる。この場合は、テスト端子ＴTESTへの電圧印加によって、基準電圧ＶREF が低下するので、印加前後の基準電圧ＶREF を比較すれば、良否を判定できる。
【００８３】
なお、図５では、テスト端子ＴTESTを接続する箇所が抵抗Ｒ３２ｂの接地側の点Ｃに設定されているが、これに限るものではない。例えば、抵抗Ｒ３２ａ・Ｒ３２ｂの接続点Ｂ、あるいは、抵抗Ｒ３１・Ｒ３２ａの接続点Ａなどでもよい。接続箇所が、出力端子ＴREF から抵抗Ｒ３１・Ｒ３２ａ・Ｒ３２ｂ・トランジスタＱｎ３２を介して接地されるまでの間のうち、基準電圧ＶREF および接地レベルのいずれとも異なる値に電位が保たれる箇所であれば、テスト端子ＴTESTへ電圧を印加することによって、各トランジスタＱｐ３１・Ｑｐ３３のベース電圧ＶA ・ＶB を変更できる。したがって、温度に拘わらず、各トランジスタＱｐ３１・Ｑｐ３３の導通／遮断を制御できるので、同様の効果が得られる。
【００８４】
ここで、他の実施形態を示す図１および図４において、上記各接続点Ａ〜Ｃに対応する箇所を同じ参照符号で示す。ただし、図１および図２の構成では、トランジスタＱｐ３３が設けられていないので、点Ｂに対応する点は存在しない。さらに、図１に示す抵抗Ｒ３２の接地側は、直接接地されているため、テスト端子ＴTESTを設置できない。したがって、図１からは、点Ｃに対応する点も省略している。
【００８５】
なお、上記各実施形態では、バンドギャップによって基準電流ＩREF を生成するトランジスタＱｎ１・Ｑｎ２が、ＮＰＮ型の場合について説明したが、当然ながら、電源電圧ＶCCと電源ラインＧＮＤとを逆に接続して、各トランジスタの極性を反転した場合でも同様の効果が得られる。また、一定の基準電流ＩREF が生成され、当該基準電流ＩREF に応じた基準電圧ＶREF を生成できれば、バンドギャップリファレンス型に限らず、他の基準電圧生成部２にも適用した場合であっても、同様の効果が得られる。
【００８６】
さらに、上記各実施形態に係る基準電圧生成回路１・１ａ・１ｂは、携帯機器用のレギュレータやＣＰＵ向けのレギュレータなどで、基準電圧ＶREF を生成する際に使用されているが、これに限るものではない。上記各基準電圧生成回路１・１ａ・１ｂは、簡単な回路構成であるにも拘わらず、広い温度範囲で高精度な基準電圧ＶREF を生成できるので、他の用途にも広く使用できる。
【００８７】
ただし、上述したように、ＣＰＵ用のレギュレータでは、負荷の変動が大きいため、温度が変化しやすい。また、ＣＰＵは、高精度な電源電圧を要求する。したがって、本発明に係る基準電圧生成回路をＣＰＵ用のレギュレータに使用すれば、周囲温度に影響されずに高精度な電源電圧を供給できるため、ＣＰＵの最大能力を引き出すことができ、特に効果的である。
【００８８】
また、上述したように、携帯機器など、２次電池などのバッテリで駆動される機器用のレギュレータでは、バッテリの寿命を延ばすために、特に、簡単な回路構成で高精度な基準電圧生成回路が切望されている。したがって、本発明に係る基準電圧生成回路を携帯機器向けのレギュレータとして使用すれば、広い温度範囲で出力電圧の精度が向上するため、バッテリの寿命を延長でき、特に好適である。
【００８９】
【発明の効果】
請求項１の発明に係る基準電圧生成回路は、以上に示すように、複数の抵抗を直列に接続して構成された電圧変換用抵抗と、予め定められた温度範囲で動作して、基準電圧の決定に使用される電圧変換用抵抗のうちの上記複数の抵抗の間の箇所に、温度に応じた補正用電流を流し込む温度補正手段を備え、この温度補正手段が、上記基準電圧を分圧して制御電圧を生成する分圧部と、上記補正用電流として、上記制御電圧に応じた量の電流を出力する制御用半導体素子とを備えている構成である。
【００９０】
上記構成では、基準電圧生成回路の温度が変化して、所定の温度範囲に入ると、温度補正手段が動作して、補正電流を出力し始め、上記電圧変換用抵抗の基準電流源側端部の電位が、基準電圧の変動を打ち消すように調整される。また、残余の温度範囲では、補正用電流の温度特性が基準電圧の温度特性と異なっていても、基準電圧を正確に補正できる。それゆえ、広い温度範囲で高精度に基準電圧を生成可能な基準電圧生成回路が、極めて簡単な回路構成で実現でき、製造コスト、消費電力、並びに、占有面積を削減できるという効果を奏する。
【００９１】
また、上記構成において、制御用半導体素子の特性は、温度の変化に伴って変化するので、制御電圧が変化しなくても、制御用半導体素子が導通するか否かは、温度によって変化し、制御用半導体素子が出力する電流量は、温度に応じて変化する。この結果、簡単な回路構成で、温度補正手段を実現できるという効果を奏する。
【００９２】
請求項２の発明に係る基準電圧生成回路は、以上のように、請求項１記載の発明の構成において、上記温度補正手段と上記電源ラインとの間に接続された抵抗の抵抗値は、補正用電流の温度変化が上記基準電圧の温度変化を打ち消し可能な値に設定されている。
【００９３】
請求項３の発明に係る基準電圧生成回路は、以上のように、請求項１または２記載の発明の構成において、上記分圧部は、上記制御電圧の出力点よりも上記電源ライン側に、ダイオードを備えている構成である。
【００９４】
上記構成において、ダイオードによる電圧降下は、温度によって変化する。したがって、制御電圧をさらに微妙に調整でき、より好適な補正電流を出力できる。この結果、広い温度範囲で、基準電圧の精度をさらに向上できるという効果を奏する。
【００９５】
請求項４の発明に係る基準電圧生成回路は、以上のように、請求項１、２または３記載の発明の構成において、動作する温度範囲が互いに異なる複数の温度補正手段を備えている構成である。
【００９６】
上記構成では、温度が大きく変化して、ある温度補正手段だけでは、基準電圧の変動を打ち消すことができない場合、他の温度補正手段が動作して、基準電圧の変動を打ち消す。それゆえ、さらに広い温度範囲で、高精度な基準電圧を出力できるという効果を奏する。
【００９７】
請求項５の発明に係る基準電圧生成回路は、以上のように、請求項１、２、３または４記載の発明の構成において、上記電圧変換用抵抗の少なくとも一部は、トリミング可能に形成されている構成である。
【００９８】
上記構成によれば、プロセスのバラツキなどが発生した場合であっても、極めて高い精度で、基準電圧を所望の値に設定できる。この結果、基準電圧の精度をさらに向上できるという効果を奏する。
【００９９】
請求項６の発明に係る基準電圧生成回路は、以上のように、請求項１、２、３、４または５記載の発明の構成において、上記温度補正手段の動作あるいは動作停止を指示する検査用パッドを備えている構成である。
【０１００】
上記構成によれば、温度変化に拘わらず、検査用パッドを介して、温度補正手段の動作／動作停止を制御できる。したがって、単一の温度において、指示の前後における基準電圧の変化を検査することで、温度補正手段の良否を判定できる。この結果、検査に要する手間、時間および費用を大幅に削減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図２】上記基準電圧生成回路の動作を示すものであり、補正用電流と温度との関係を示すグラフである。
【図３】上記基準電圧生成回路の動作を示すものであり、基準電圧と温度との関係を示すグラフである。
【図４】本発明の他の実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図５】本発明のさらに他の実施形態を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【図６】上記基準電圧生成回路の動作を示すものであり、補正用電流と温度との関係を示すグラフである。
【図７】上記基準電圧生成回路の動作を示すものであり、基準電圧と温度との関係を示すグラフである。
【図８】従来例を示すものであり、基準電圧生成回路の要部構成を示す回路図である。
【符号の説明】
１・１ａ・１ｂ    基準電圧生成回路
３・３ａ・３ｂ    温度補正部（温度補正手段）
Ｒ２・Ｒ３・Ｒ４    抵抗（電圧変換用抵抗）
Ｒ３１・Ｒ３２      抵抗（分圧部）
Ｑｎ１・Ｑｎ２      トランジスタ（基準電流源；半導体素子）
Ｑｐ３１・Ｑｐ３３  トランジスタ（制御用半導体素子）
Ｑｎ３２            トランジスタ（分圧部；ダイオード）
ＧＮＤ  電源ライン
ＩREF   基準電流
Ｉadj   補正用電流
ＴTEST  テスト端子（検査用パッド）
ＶREF   基準電圧
【図１】
0003549740.tif 000004
【図２】
0003549740.tif 000005
【図３】
0003549740.tif 000006
【図４】
0003549740.tif 000007
【図５】
0003549740.tif 000008
【図６】
0003549740.tif 000009
【図７】
0003549740.tif 000010
【図８】
0003549740.tif 000011