(57)【特許請求の範囲】
【請求項１】
半導体素子におけるバックゲート効果の特性を判定するバックゲート特性判定方法であって、
前記半導体素子の基板となるウエハの表面への印加電圧と電気容量との関係を示す第１Ｃ−Ｖ特性を求める工程と、
前記ウエハの裏面に電圧を印加しながら、前記ウエハの第２Ｃ−Ｖ特性を求める工程と、
前記ウエハの前記第１Ｃ−Ｖ特性と前記第２Ｃ−Ｖ特性とを比較することにより、前記半導体素子の前記バックゲート効果の特性を判定する工程と、
を含むことを特徴とするバックゲート特性判定方法。
【請求項２】
前記第１Ｃ−Ｖ特性を第１Ｃ−Ｖ曲線として示すとともに、前記第２Ｃ−Ｖ特性を第２Ｃ−Ｖ曲線として示し、
前記第１Ｃ−Ｖ曲線と前記第２Ｃ−Ｖ曲線との電圧シフト量に基づいて、前記バックゲート効果の特性を判定することを特徴とする請求項１記載のバックゲート特性判定方法。
【請求項３】
前記電圧シフト量は、所定の電気容量値において前記第１Ｃ−Ｖ曲線が示す電圧値と、前記電気容量値において前記第２Ｃ−Ｖ曲線が示す電圧値との差であることを特徴とする請求項２記載のバックゲート特性判定方法。
【請求項４】
前記電圧シフト量が、所定値以上のときはバックゲート効果の特性は不良であり、所定値未満のときはバックゲート効果の特性は良好であると判定することを特徴とする請求項２又は請求項３記載のバックゲート特性判定方法。
【請求項５】
面積の異なる少なくとも２つのショットキー電極を前記ウエハの表面に形成し、
前記ショットキー電極間に電圧を印加して、前記第１Ｃ−Ｖ特性と前記第２Ｃ−Ｖ特性を求めることを特徴とする請求項１から請求項４のうちいずれか一項記載のバックゲート特性判定方法。
【請求項６】
ショットキー電極及びオーミック電極を前記ウエハの表面に形成し、
前記ショットキー電極及び前記オーミック電極間に電圧を印加して、前記第１Ｃ−Ｖ特性と前記第２Ｃ−Ｖ特性を求めることを特徴とする請求項１から請求項４のうちいずれか一項記載のバックゲート特性判定方法。
【請求項７】
前記ショットキー電極は、前記ショットキー電極の形状に対応した開口を有する金属板をウエハの表面に接触させた状態で金属を蒸着させるメタルマスク工程により形成することを特徴とする請求項５又は請求項６記載のバックゲート特性判定方法。
【請求項８】
前記ショットキー電極は、フォトリソグラフィ工程により形成することを特徴とする請求項５記載のバックゲート特性判定方法。
【請求項９】
前記ショットキー電極及び前記オーミック電極は、フォトリソグラフィ工程により形成することを特徴とする請求項６記載のバックゲート特性判定方法。
【請求項１０】
前記ウエハをエッチング可能な電解液を前記ショットキー電極として用いることを特徴とする請求項５又は請求項６記載のバックゲート特性判定方法。
【請求項１１】
液状金属を前記ショットキー電極として用いることを特徴とする請求項５又は請求項６記載のバックゲート特性判定方法。
【請求項１２】
前記ウエハは、ＧａＡｓからなる基板と、イオン注入された半導体層とを有するウエハであることを特徴とする請求項１から請求項１１のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１３】
前記ウエハは、ＧａＡｓからなる基板と、前記基板上にＧａＡｓ，ＡｌＧａＡｓ，又はＩｎＧａＡｓの少なくとも１つを材料として形成されたエピタキシャル層とを有するウエハ又はＨＥＭＴエピタキシャルウエハであることを特徴とする請求項１から請求項１１のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１４】
前記ウエハは、ＧａＡｓからなる基板と、前記基板上にＧａＡｓ，ＡｌＧａＡｓ，又はＩｎＧａＡｓの少なくとも１つを材料として形成されたエピタキシャル層とを有し、ＦＥＴ又はＨＥＭＴの構造の一部を省略した構造の試験エピタキシャルウエハであることを特徴とする請求項１から請求項１１のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１５】
前記ウエハは、ＩｎＰからなる基板と、前記基板上にＩｎＰ，ＩｎＧａＡｓ，又はＩｎＡｌＡｓの少なくとも１つを材料として形成されたエピタキシャル層とを有するＦＥＴエピタキシャルウエハ又はＨＥＭＴエピタキシャルウエハであることを特徴とする請求項１から請求項１４のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１６】
前記ウエハは、ＩｎＰからなる基板と、前記基板上にＩｎＰ，ＩｎＧａＡｓ，又はＩｎＡｌＡｓの少なくとも１つを材料として形成されたエピタキシャル層とを有し、ＦＥＴ又はＨＥＭＴの構造の一部を省略した構造の試験エピタキシャルウエハであることを特徴とする請求項１から請求項１４のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１７】
前記試験エピタキシャルウエハは、ＦＥＴ又はＨＥＭＴの構造のコンタクト層のみを省略したものであることを特徴とする請求項１４又は請求項１６記載のバックゲート特性判定方法。
【請求項１８】
前記ウエハの裏面には、金属層が蒸着によって形成されており、
前記金属層に電源の電圧印加端子を接触させて、前記第２Ｃ−Ｖ特性を求めることを特徴とする請求項１から請求項１７のうちいずれか一項記載のバックゲート特性判定方法。
【請求項１９】
前記ウエハの裏面に電源の電圧印加端子を直接接触させて、前記第２Ｃ−Ｖ特性を求めることを特徴とする請求項１から請求項１７のうちいずれか一項記載のバックゲート特性判定方法。
【請求項２０】
前記ウエハは、ＧａＡｓからなるとともに、
前記裏面にＡｕ及びＧｅを材料として含む合金が蒸着されたものであることを特徴とする請求項１から請求項１８のうちいずれか一項記載のバックゲート特性判定方法。
【請求項２１】
半導体素子におけるバックゲート効果の特性を判定するためのバックゲート特性判定装置であって、
前記半導体素子の基板となるウエハの表面に電圧を印加する第１電源と、
前記第１電源の印加電圧と前記ウエハの電気容量との関係を示すＣ−Ｖ特性を測定するＣ−Ｖ測定器と、
前記ウエハの裏面に電圧を印加する第２電源と、を備え、
前記Ｃ−Ｖ測定器は、
前記第２電源によって前記電圧が印加されていない状態における前記ウエハの第１Ｃ−Ｖ特性と、
前記第２電源によって前記電圧が印加された状態における前記ウエハの第２Ｃ−Ｖ特性とを測定することを特徴とするバックゲート特性判定装置。
【請求項２２】
前記第１Ｃ−Ｖ特性を示す第１Ｃ−Ｖ曲線及び前記第２Ｃ−Ｖ特性を示す第２Ｃ−Ｖ曲線を表示する表示部を備えることを特徴とする請求項２１記載のバックゲート特性判定装置。
【請求項２３】
前記第１Ｃ−Ｖ特性及び前記第２Ｃ−Ｖ特性に基づいて、前記ウエハより作製される前記半導体素子のバックゲート効果の特性を判定する判定部を備えることを特徴とする請求項２１又は請求項２２記載のバックゲート特性判定装置。
【請求項２４】
前記判定部は、前記第１Ｃ−Ｖ特性を示す第１Ｃ−Ｖ曲線と、前記第２Ｃ−Ｖ特性を示す第２Ｃ−Ｖ曲線とを比較することにより求めた電圧シフト量に基づいて、前記バックゲート効果の特性を判定することを特徴とする請求項２３記載のバックゲート特性判定装置。
【請求項２５】
前記電圧シフト量は、所定の電気容量値において前記第１Ｃ−Ｖ曲線が示す電圧値と、前記電気容量値において前記第２Ｃ−Ｖ曲線が示す電圧値との差であることを特徴とする請求項２４記載のバックゲート特性判定装置。
【請求項２６】
前記判定部は、前記電圧シフト量が、所定値以上のときはバックゲート効果の特性は不良であり、所定値未満のときはバックゲート効果の特性は良好であると判定することを特徴とする請求項２４又は請求項２５記載のバックゲート特性判定装置。
【請求項２７】
前記第１電源は、前記ウエハをエッチング可能な電解液を、少なくとも１つの電圧印加端子として用いることを特徴とする請求項２１から請求項２６のうちいずれか一項記載のバックゲート特性判定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウエハをもとに作製する半導体素子のバックゲート効果の特性の良否を判定する方法及び装置に関するものである。
【０００２】
【従来の技術】
現在、ＦＥＴ（電界効果トランジスタ）やＨＥＭＴ（高電子移動度トランジスタ）は、高速なスイッチング動作が可能であるので、携帯電話のアンプやスイッチ等様々なデバイスに利用されている。そのため、ＦＥＴ及びＨＥＭＴは実デバイスとして高い動作性能が要求されており、その精度指標の１つとして、バックゲート効果の特性が測定されている。
【０００３】
バックゲート効果については、特開平０６−０７７４２５に記載がある。ＦＥＴ等を形成したウエハ表面とは反対側のウエハ裏面に負の電圧を印加すると、ウエハ裏面から基板中に注入された電子が深い準位に捕獲され、この捕獲電子によりウエハ裏面側の電子のポテンシャルが上昇する。このために、ｎチャネルＦＥＴを基板に設けている場合には、空乏層がウエハ裏面の側からｎチャネルＦＥＴのチャネル側へ延び出してチャネルを狭め、結果的にドレイン電流が減少する。この現象をバックゲート効果といい、バックゲート効果の小さい半導体素子が望まれている。
【０００４】
従来、ＦＥＴ及びＨＥＭＴは、半導体素子として完成した後にバックゲート効果の特性を測定し、半導体素子としての良否が判断されていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＦＥＴ及びＨＥＭＴ等の半導体素子を製品最終段階まで作製した後にバックゲート効果の特性を判定したのでは、バックゲート特性が不良である場合には、ＦＥＴ及びＨＥＭＴ等を作製するのに要した手間及び時間を浪費することになり、また、多数の不良製品を発生させてしまうことにもなる。
【０００６】
本発明は、上記問題を解決するためになされたものであり、バックゲート特性が不良である半導体素子の作製を防止することができるバックゲート特性判定方法及びバックゲート特性判定装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記問題を解決するために、本発明者らは鋭意研究をし、ウエハのＣ−Ｖ特性を求める際に、ウエハの裏面に別途電圧を印加することで、裏面に電圧を印加しない場合と比較して電気容量の変化が現れるということを明らかにした。さらに、そのウエハの電気容量変化は、ＦＥＴ及びＨＥＭＴ等の半導体素子のバックゲート特性と相関があるということを見出した。本発明は、該相関に基づいてなされたものである。
【０００８】
本発明のバックゲート特性判定方法は、半導体素子の基板となるウエハの表面への印加電圧と電気容量との関係を示す第１Ｃ−Ｖ特性を求める工程と、ウエハの裏面に電圧を印加しながら、ウエハの第２Ｃ−Ｖ特性を求める工程と、ウエハの第１Ｃ−Ｖ特性と第２Ｃ−Ｖ特性とを比較することにより、半導体素子のバックゲート効果の特性を判定する工程とを含むことを特徴とする。
【０００９】
まず、ウエハの表面に印加する電圧値を変化させて、各印加電圧値に対する電気容量を測定することにより第１Ｃ−Ｖ特性を求める。次に、ウエハの裏面に一定電圧を印加しながら、第１Ｃ−Ｖ特性の場合と同様に、ウエハの表面に印加する電圧値を変化させて、各印加電圧値に対する電気容量を測定することにより第２Ｃ−Ｖ特性を求める。そして、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性を比較することにより、該ウエハをもとに作製される半導体素子のバックゲート特性を、上記相関に基づき判定する。このように、半導体素子を作製する前にウエハのＣ−Ｖ特性を求めることにより、該ウエハを用いて作製したＦＥＴ及びＨＥＭＴ等の半導体素子のバックゲート特性の良否を予測することができる。
【００１０】
本発明において、上記第１Ｃ−Ｖ特性を第１Ｃ−Ｖ曲線として示すとともに、上記第２Ｃ−Ｖ特性を第２Ｃ−Ｖ曲線として示し、第１Ｃ−Ｖ曲線と第２Ｃ−Ｖ曲線との電圧シフト量に基づいて、バックゲート効果の特性を判定することが好ましい。Ｃ−Ｖ特性をＣ−Ｖ曲線として示すことで、バックゲート特性の判定を視覚的に行うことができる。
【００１１】
また、上記電圧シフト量は、所定の電気容量値において第１Ｃ−Ｖ曲線が示す電圧値と、該電気容量値において第２Ｃ−Ｖ曲線が示す電圧値との差であるとし、該電圧シフト量に基づいてバックゲート特性を判定することが好ましい。これにより、第２Ｃ−Ｖ特性を求める際は、所定の電気容量値となる電圧値をサーチするのみで該電圧シフト量を求めることができるので、容易にバックゲート特性を判定することが可能となる。
【００１２】
また、上記電圧シフト量が、所定値以上のときはバックゲート効果の特性は不良であり、所定値未満のときはバックゲート効果の特性は良好であると判定することが好ましい。実験データに基づいた電圧シフト量の所定値を設定することにより判定基準が明確となるので、判定の信頼性を高めることができる。
【００１３】
本発明において、面積の異なる少なくとも２つのショットキー電極をウエハ表面に形成し、該ショットキー電極間に電圧を印加して、上記第１Ｃ−Ｖ特性と上記第２Ｃ−Ｖ特性を求めることが好ましい。ショットキー電極は、半導体であるウエハに金属を接触するように形成するだけで得られるため、ウエハの表面に電極を容易に形成することができる。
【００１４】
また、ショットキー電極及びオーミック電極をウエハ表面に形成し、ショットキー電極及びオーミック電極間に電圧を印加するようにしてもよい。片方の電極をオーミック電極とするとシリーズ抵抗が小さくなるので、より正確な測定を行うことができる。
【００１５】
上記ショットキー電極は、上記ショットキー電極を形成する部分のみに穴を開けた金属板をウエハの表面に接触させて、金属を蒸着させるメタルマスク工程により形成することが好ましい。これにより、ショットキー電極を容易に形成することができる。
【００１６】
上記ショットキー電極は、フォトリソグラフィ工程により形成することが好ましい。フォトマスク（パターン原版）に形成されたパターンを、露光装置を用いてウエハ上に転写・現像することにより金属を蒸着させることによって、パターン精度良く電極を形成することができる。
【００１７】
また、ウエハをエッチング可能な電解液を上記ショットキー電極として用いることが好ましい。これにより、ウエハ内部の所望の層におけるＣ−Ｖ特性を求めることができる。
【００１８】
また、液状金属を上記ショットキー電極として用いることが好ましい。例えば液状金属としては水銀が用いられる。この場合、液状金属をウエハの表面に接触させるだけで電極を形成できるため、容易にウエハ表面に電圧を印加することができる。
【００１９】
上記ウエハの裏面には、金属層が蒸着によって形成されており、該金属層に電源の電圧印加端子を接触させて、上記第２Ｃ−Ｖ特性を求めることが好ましい。これにより、電圧印加端子の表面状態によって、接触抵抗が変動することを抑えることができるので、ウエハ裏面の全面に正確に電圧を印加することができる。
【００２０】
上記ウエハの裏面に電源の電圧印加端子を直接接触させて、上記第２Ｃ−Ｖ特性を求めることが好ましい。この場合、裏面に電極を形成する必要がないため、容易にウエハの裏面に電圧を印加することができる。
【００２１】
また、上記ウエハは、ＧａＡｓからなり、該ウエハの裏面にＡｕ及びＧｅを材料として含む合金が蒸着されたものであることが好ましい。これにより、電圧印加端子を該合金に接触させることにより、ウエハの裏面に容易に電圧を印加することができる。
【００２２】
本発明のバックゲート特性判定装置は、半導体素子の基板となるウエハの表面に電圧を印加するための第１電源と、第１電源の印加電圧とウエハの電気容量との関係を示すＣ−Ｖ特性を測定するためのＣ−Ｖ測定器と、ウエハの裏面に電圧を印加するための第２電源と、を備え、該Ｃ−Ｖ測定器は、第２電源によって電圧が印加されていない状態におけるウエハの第１Ｃ−Ｖ特性と、第２電源によって電圧が印加された状態におけるウエハの第２Ｃ−Ｖ特性とを測定することを特徴とする。
【００２３】
まず、第１電源によってウエハの表面に印加する電圧値を変化させて、各印加電圧値に対する電気容量をＣ−Ｖ測定器によって測定することにより第１Ｃ−Ｖ特性を求める。次に、第２電源によってウエハの裏面に一定電圧を印加しながら、第１Ｃ−Ｖ特性の場合と同様に、第１電源によってウエハの表面に印加する電圧値を変化させて、各印加電圧値に対する電気容量をＣ−Ｖ測定器により測定することによって第２Ｃ−Ｖ特性を求める。そして、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性を比較することにより、該ウエハをもとに作製される実デバイスのバックゲート特性の良否を、上記相関に基づいて判定する。このように、半導体素子を作製する前にウエハのＣ−Ｖ特性を求めることにより、該ウエハを用いて作製したＦＥＴ及びＨＥＭＴ等の半導体素子のバックゲート特性の良否を予測することができる。
【００２４】
また、上記バックゲート特性判定装置は、第１Ｃ−Ｖ特性を示す第１Ｃ−Ｖ曲線及び第２Ｃ−Ｖ特性を示す第２Ｃ−Ｖ曲線を表示する表示部を備えることが好ましい。これにより、目視によりバックゲート特性の良否を判定することができる。
【００２５】
また、上記バックゲート特性判定装置は、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性に基づいて、ウエハより作製される半導体素子のバックゲート特性を判定する判定部を備えることが好ましい。これにより、人員を要することなくバックゲート特性の良否を判定することができる。
【００２６】
上記判定部は、第１Ｃ−Ｖ特性を示す第１Ｃ−Ｖ曲線と、第２Ｃ−Ｖ特性を示す第２Ｃ−Ｖ曲線とを比較することにより求めた電圧シフト量に基づいて、バックゲート効果の特性を判定することが好ましい。
【００２７】
上記電圧シフト量は、所定の電気容量値において第１Ｃ−Ｖ曲線が示す電圧値と、該電気容量値において第２Ｃ−Ｖ曲線が示す電圧値との差であることが好ましい。これにより、第２Ｃ−Ｖ特性を求める際は、所定の電気容量値となる電圧値をサーチするのみで該電圧シフト量を求めることができるので、容易にバックゲート特性を判定することが可能となる。
【００２８】
上記電圧シフト量が、所定値以上のときはバックゲート効果の特性は不良であり、所定値未満のときはバックゲート効果の特性は良好であると判定することが好ましい。実験データに基づいた電圧シフト量の所定値を設定することにより判定基準が明確となるので、判定の信頼性を高めることができる。
【００２９】
また、上記第１電源は、ウエハをエッチング可能な電解液を、少なくとも１つの電圧印加端子として用いることが好ましい。これにより、ウエハ内部の所望の半導体層におけるＣ−Ｖ特性を測定することができる。
【００３０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係るバックゲート特性判定方法及びバックゲート特性判定装置の好適な実施形態について詳細に説明する。なお、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【００３１】
まず、図１を用いて、バックゲート特性判定装置の構成について説明する。本実施形態のバックゲート特性判定装置１０は、半導体素子の基板となるウエハ２０のＣ−Ｖ特性に基づいて、ウエハ２０をもとに作製される半導体素子のバックゲート特性を判定する装置である。バックゲート特性判定装置１０は、ウエハ２０の表面に電圧を印加する第１電源１２ａと、ウエハ２０の裏面に電圧を印加する第２電源１２ｂと、第１電源１２ａの印加電圧とウエハ２０の電気容量との関係を示すＣ−Ｖ特性を測定するＣ−Ｖ測定器１４と、ウエハ２０を載せるプローバステージ２６と、Ｃ−Ｖ測定器１４により測定したＣ−Ｖ特性をＣ−Ｖ曲線として表示する表示部１６と、Ｃ−Ｖ測定器１４により測定したＣ−Ｖ特性又は表示部１６に表示されるＣ−Ｖ曲線に基づきバックゲート特性の良否を判定する判定部１８とを備える。ここで、ウエハ２０の表面とは、半導体基板上にエピタキシャル成長させた半導体層の最上層の表面をいい、また、ウエハ２０の裏面とは、上記半導体基板の底面をいう。
【００３２】
第１電源１２ａの電圧印加端子は、プローバステージ２６上のウエハ２０の表面に形成された面積の異なるショットキー電極２２及びショットキー電極２４に接続されている。ショットキー電極を用いるのは、ショットキー電極は、半導体であるウエハ２０に金属を接触させることによって容易に形成できるからである。ショットキー電極２２及びショットキー電極２４は、ショットキー電極の形状に対応した開口を有する金属板をウエハ２０の表面に接触させた状態で金属を蒸着させるメタルマスク工程により容易に形成することができる。また、フォトマスクに形成されたパターンを露光装置によってウエハ２０上に転写・現像することにより金属を蒸着するフォトリソグラフィ工程によってパターン精度よく形成することもできる。なお、例えば、水銀等の液状金属を真空吸着によりウエハ２０の表面に密着させることにより、容易にショットキー電極を形成することもできる。
【００３３】
Ｃ−Ｖ測定器１４は、第１電源１２ａによってショットキー電極２２及びショットキー電極２４間に電圧が印加されている際のウエハ２０のＣ−Ｖ特性を測定できるように接続されている。また、第２電源１２ｂの一方の電圧印加端子はプローバステージ２６の裏面に接続されており、他方の電圧印加端子は接地されている。なお、前者の電圧印加端子は、プローバステージ２６を介することなく、ウエハ２０の裏面に電圧印加端子を直接接触するように接続してもよい。測定誤差はやや大きくなるものの、これにより、より短時間で測定を行うことができる。表示部１６はＣ−Ｖ測定器に入力可能に接続され、また、判定部１８はＣ−Ｖ測定器１４及び表示部１６に入力可能に接続されている。
【００３４】
なお、ショットキー電極２２はオーミック電極２２とすることもできる。片方の電極をオーミック電極２２とすることにより、シリーズ抵抗は小さくなるので、より正確な測定を行うことができる。ショットキー電極２４及びオーミック電極２２は、上記フォトリソグラフィ工程によりパターン精度よく形成することができる。
【００３５】
ウエハ２０は、ＧａＡｓ基板上にＧａＡｓ，ＡｌＧａＡｓ，又はＩｎＧａＡｓの少なくとも１つを材料とする半導体層をエピタキシャル成長させたＦＥＴエピタキシャルウエハである。このようなウエハ２０に所定の処理を施すことでＦＥＴが作製される。なお、ウエハ２０は、上記ＦＥＴエピタキシャルウエハと同様の材料からなるＨＥＭＴエピタキシャルウエハであってもよい。この場合、このようなウエハ２０に所定の処理を施すことでＨＥＭＴが作製される。
【００３６】
ウエハ２０は、ＧａＡｓ基板上に、イオン注入された半導体層を成長させたＦＥＴエピタキシャルウエハであってもよい。また、ウエハ２０は、ＩｎＰ基板上に、ＩｎＰ，ＩｎＧａＡｓ，又はＩｎＡｌＡｓの少なくとも１つを材料とする半導体層をエピタキシャル成長させたＦＥＴエピタキシャルウエハ又はＨＥＭＴエピタキシャルウエハであってもよい。
【００３７】
ウエハ２０は、ＧａＡｓ基板上にＧａＡｓ，ＡｌＧａＡｓ，又はＩｎＧａＡｓの少なくとも１つを材料とするエピタキシャル層を有し、ＦＥＴ又はＨＥＭＴの構造の一部を省略した試験エピタキシャルウエハであってもよい。また、ウエハ２０は、ＩｎＰ基板上にＩｎＰ，ＩｎＧａＡｓ，又はＩｎＡｌＡｓの少なくとも１つを材料とするエピタキシャル層を有し、ＦＥＴ又はＨＥＭＴの構造の一部を省略した試験エピタキシャルウエハであってもよい。
【００３８】
ここで、図４を用いて、ＨＥＭＴエピタキシャルウエハ及び試験エピタキシャルウエハについて説明する。図４（ａ）はＨＥＭＴエピタキシャルウエハの構造の一例を示し、図４（ｂ）はＨＥＭＴ構造の一部を省略したＨＥＭＴ試験エピタキシャルウエハの構造の一例を示している。図中に“ｎｏｎ−”とあるのはノンドープであることを意味する。
【００３９】
図４（ａ）に示すＨＥＭＴエピタキシャルウエハは、半絶縁性基板６０から最上層のコンタクト層６６までエピタキシャル成長させたものである。ｎｏｎ−ＩｎＧａＡｓ層６２はチャネル層である。ゲート電圧によってチャネル幅が変化するによりドレイン電流が変化する点は、ＦＥＴと同様である。ＦＥＴと異なるのは、チャネル層自体が不純物を持っていてキャリアを与えるのではなく、チャネル層は不純物を持たず、その他の隣接層からキャリアを得るという点である。
そして、このようなＨＥＭＴエピタキシャルウエハのＣ−Ｖ特性を測定することで、該ウエハから得られるＨＥＭＴのバックゲート特性の良否を予測することができる。
【００４０】
図４（ｂ）に示すＨＥＭＴ試験エピタキシャルウエハは、ＨＥＭＴエピタキシャルウエハの内層における特性を試験するためのものであって、コンタクト層６６までエピタキシャル成長させずに、例えば、コンタクト層６６の下層のｎｏｎ−ＡｌＧａＡｓ層６４までエピタキシャル成長させたものである。これにより、ｎｏｎ−ＩｎＧａＡｓ層６２とｎｏｎ−ＡｌＧａＡｓ層６４間の活性層（ｎｏｎ−ＩｎＧａＡｓ，ｎ−ＡｌＧａＡｓ）でのキャリア濃度及び移動度を測定することかできる。
【００４１】
次に、図１により、ウエハ２０をもとに作製されるＦＥＴ及びＨＥＭＴ等の実デバイスのバックゲート特性の良否を判定する方法について説明する。まず、第１電源１２ａによって、ショットキー電極２２及びショットキー電極２４間に電圧を印加する。第１電源１２ａによりウエハ２０に印加する電圧値を変化させて、各印加電圧値及び各印加電圧値に対する電気容量をＣ−Ｖ測定器１４で測定することにより第１Ｃ−Ｖ特性を求める。次に、第２電源１２ｂによって、プローバステージ２６を介してウエハ２０の裏面に電圧を−２００Ｖ印加しながら、第１Ｃ−Ｖ特性の場合と同様に、第１電源１２ａによってウエハ２０の表面に印加する電圧値を変化させて、各印加電圧値及び各印加電圧値に対する電気容量をＣ−Ｖ測定器１４で測定することにより第２Ｃ−Ｖ特性を求める。第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性は、それぞれ第１Ｃ−Ｖ曲線及び第２Ｃ−Ｖ曲線として表示部１６に表示され、また、判定部１８において、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性に基づいてバックゲート特性の良否が判定される。
【００４２】
図２（ａ）及び図２（ｂ）に、表示部１６に表示されたウエハ２０のＣ−Ｖ曲線の例を示す。これらのグラフの縦軸は電気容量の値であり、横軸は印加電圧の値である。第１Ｃ−Ｖ曲線３０ａ及び第２Ｃ−Ｖ曲線３０ｂを求めることにより、ウエハ２０の裏面に電圧を−２００Ｖ印加した状態で測定した第２Ｃ−Ｖ曲線３０ｂについて次のようなことが明らかとなった。あるウエハでは、図２（ａ）のように、第２Ｃ−Ｖ曲線３０ｂは第１Ｃ−Ｖ曲線３０ａと略一致し、また、あるウエハでは、図２（ｂ）のように、第２Ｃ−Ｖ曲線３０ｂは、第１Ｃ−Ｖ曲線３０ａと比較して横方向にシフトすることが確認された。
【００４３】
そこで、本発明者らは、図２（ａ）及び図２（ｂ）と同様のＣ−Ｖ特性を有する複数のウエハを用いて、それぞれＦＥＴ及びＨＥＭＴを作製し、バックゲート特性を測定した。結果として、図２（ａ）と同様のＣ−Ｖ特性を有するウエハより作製されたＦＥＴ及びＨＥＭＴのバックゲート特性は良好であり、図２（ｂ）と同様のＣ−Ｖ特性を有するウエハより作製されたＦＥＴ及びＨＥＭＴのバックゲート特性は不良であるという相関が導き出された。
【００４４】
以上より、ウエハのＣ−Ｖ特性において、図２（ａ）に示すように、第２Ｃ−Ｖ曲線３０ｂが、第１Ｃ−Ｖ曲線３０ａと比較して横方向にシフトしない或いはシフト量がわずかな場合は、そのウエハにより作製される実デバイスのバックゲート特性は良好であり、一方、図２（ｂ）に示すように、第２Ｃ−Ｖ曲線３０ｂが、第１Ｃ−Ｖ曲線３０ａと比較して横方向にシフトする場合は、そのウエハにより作製される実デバイスのバックゲート特性は不良であると判定することができる。
【００４５】
本実施形態では、Ｃ−Ｖ特性のデータが、Ｃ−Ｖ測定器１４から判定部１８に送信され、判定部１８において、電圧シフト量３４に基づいてバックゲート特性の良否が判定される。電圧シフト量３４は、電気容量１×１０−１１Ｆに対する第１Ｃ−Ｖ特性の電圧値と、同じ電気容量値に対する第２Ｃ−Ｖ特性の電圧値との差より求める。これにより、第２Ｃ−Ｖ特性を求める際は、電気容量値が１×１０−１１Ｆとなる電圧値をサーチするのみで該電圧シフト量を求めることができるので、容易にバックゲート特性を判定することが可能となる。判定部１８は、電圧シフト量３４が所定値未満であるときはバックゲート特性が良好であり、所定値以上であるときはバックゲート特性が不良であると判定する。この場合、電圧シフト量３４が所定値以下であるときはバックゲート特性が良好であり、所定値を超える場合はバックゲート特性が不良であると判定してもよい。電圧シフト量３４の所定値の例としては、０．５Ｖが挙げられる。実験データに基づいた電圧シフト量３４の所定値を設定することにより判定基準が明確となるので、判定の信頼性を高めることができる。なお、電圧シフト量３４の所定値は、測定方法、測定条件、測定するウエハ２０の材質及び体積、並びに実デバイス使用時の電圧条件等に対応させて好適な値とする。
【００４６】
また、表示部１６において、第１Ｃ−Ｖ曲線３０ａ及び第２Ｃ−Ｖ曲線３０ｂが表示されるので、表示されたこれら２つのＣ−Ｖ曲線に基づいて、オペレータがバックゲート特性の良否を判定することもできる。
【００４７】
本実施形態のバックゲート特性判定方法及びバックゲート特性判定装置１０によれば、半導体素子を作製する前にウエハ２０に対して上記判定を行うことにより、ウエハ２０を用いて作製したＦＥＴ及びＨＥＭＴ等の実デバイスのバックゲート特性の良否を予測することが可能となる。
【００４８】
したがって、ウエハ２０について、上記判定により不良であるとされた場合には、ウエハ２０を実デバイスの材料として利用しないことにより、多数の不良デバイスが発生することを防止できる。また、別々の企業においてウエハ２０の製造とデバイスの製造とが実施されている場合等において、ウエハ２０の製造企業は、作製したウエハ２０により製造される実デバイスのバックゲート特性の良否を予測できるため、デバイス製造企業に対し良質のウエハ２０を提供することができる。したがって、企業間において品質保証上深刻な問題が生じるという事態を回避できるので、円滑な取引を行うことが可能となる。
【００４９】
なお、本実施形態は、バックゲート特性の良否を判定することを唯一の目的として、特別に新たなＣ−Ｖ特性を求めるわけではない。従来から、キャリア濃度及びピンチオフ電圧等を求めるために、ウエハについてＣ−Ｖ測定は行われていた。したがって、本実施形態は、ウエハの裏面に電圧を印加する適切な装置を準備すれば、Ｃ−Ｖ測定の掃引を１回余分に行うだけでよいという簡便性を有している。
【００５０】
図３を参照して、本実施形態の変形例を説明する。本例では、第１電源１２ａの電圧印加端子の一方が電解液端子５０であることを特徴とする。電解液端子５０は、電解液４０を収容する電解液室４４と、電解液４０に第１電源１２ａによって電圧を印加するための導電部材３８とから構成されている。電解液室４４は、光４２を電解液４０に照射させるための光入射窓４６と、電解液４０をウエハ２０と接触させるための突出した円筒状の端子部４８とを有する。
【００５１】
電解液４０に、導電部材３８を介して第１電源１２ａにより電圧を印加して、Ｃ−Ｖ測定器１４によってＣ−Ｖ特性を測定する。電解液４０に電流が流れると、端子部４８においてウエハ２０と接触している電解液４０により、ウエハ２０の表面は電解エッチングされる。電解液４０に流す電流の大きさを調整することにより、ウエハ２０をエッチングする量を制御することができるので、ウエハ内部の所望の半導体層におけるＣ−Ｖ特性を測定することができる。なお、ウエハ２０がｎ型半導体層とｐ型半導体層とから構成されており、ｐ型半導体層が電解液４０と接している場合は、電解液４０からｐ型半導体層へ電流が流れるので、ｐ型半導体層はエッチングされていく。一方、ｎ型半導体層が電解液４０と接している場合は、電解液４０からｎ型半導体層へは電流は流れないので、ｎ型半導体層はエッチングされない。この場合、光入射窓４６より電解液４０に光４２を照射することにより、電解液４０内に光起電力を誘起させて、電解液４０からｎ型半導体層へ電流を強制的に流すようにする。これにより、ｎ型半導体層は電解エッチングされるので、ウエハ内部の所望の半導体層においてＣ−Ｖ特性を求めることができる。
【００５２】
ここで、電解液端子５０と同様の構造を有する電極をウエハ２０上に形成することにより、該電極をショットキー電極として用いることも可能である。すなわち、第１電源１２ａにより、該電極の一部である導電部材３８に電圧を印加すると、ショットキー電極としてウエハ２０の表面に電圧を印加することができる。
【００５３】
また、図３に示すように、上記ウエハ２０の裏面に、金属層２８を蒸着によって形成することにより、金属層２８に第２電源１２ｂの電圧印加端子を接触させて、上記第２Ｃ−Ｖ特性を求めることができる。これにより、電圧印加端子の表面状態によって、接触抵抗が変動することを抑えることができるので、ウエハ裏面の全面に正確に電圧を印加することができる。該金属層２８は、ＧａＡｓからなるウエハ２０の裏面にＡｕ及びＧｅを材料として含む合金を蒸着し、３５０℃以上４５０℃以下の範囲で加熱処理することにより形成することができる。ここで、３５０℃以上で加熱処理を行うのは、加熱処理温度が３５０℃より低温であると、Ａｕ及びＧｅ等が融合しないため材料が合金化しないからであり、また、４５０℃以下で加熱処理を行うのは、４５０℃より高温であると蒸着金属の表面が荒れてしまうからである。
【００５４】
以上、本発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、バックゲート特性判定装置１０は第１電源及び第２電源の２つの電源を備えることとしているが、これらと同一の機能をそれぞれ果たすことができる単一の電源部のみを備えていても良い。
【００５５】
また、本実施形態においては、電圧シフト量３４は、所定の電気容量値に対する第１Ｃ−Ｖ特性の電圧値と、同じ電気容量値に対する第２Ｃ−Ｖ特性の電圧値との差より求めたが、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性より、単位電極面積あたりの電気容量と電圧値の関係をそれぞれ導出し、単位電極面積あたりの所定の電気容量値に対する電圧値をそれぞれ求め、それらの電圧値の差より求めてもよい。さらに、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性より、キャリア濃度と電圧値の関係をそれぞれ導出し、所定のキャリア濃度に対する電圧値をそれぞれ求め、それらの電圧値の差より電圧シフト量３４を求めてもよい。単位電極面積あたりの電気容量と電圧値の関係及びキャリア濃度と電圧の関係は、Ｃ−Ｖ特性と相関関係があるので、バックゲート特性を判定するにあたり、Ｃ−Ｖ特性と同等に扱うことができる。
【００５６】
また、本実施形態においては、第１Ｃ−Ｖ曲線３０ａを求めてから第２Ｃ−Ｖ曲線３０ｂを求めているが、第２Ｃ−Ｖ曲線３０ｂを求めてから第１Ｃ−Ｖ曲線３０ａを求めても良い。
【００５７】
また、電圧シフト量３４に基づいてバックゲート特性を判定する際において、第１Ｃ−Ｖ特性及び第２Ｃ−Ｖ特性のそれぞれについて、電気容量が１×１０−１１Ｆとなる電圧値をサーチすることで電圧シフト量３４を求めることとすれば、Ｃ−Ｖ特性を詳細に求める必要がなくなるので、容易にバックゲート特性の良否を判定することもできる。
【００５８】
【発明の効果】
本発明によれば、ウエハの特性を求めることにより、ＦＥＴ及びＨＥＭＴ等の半導体素子のバックゲート特性の良否を判定することができる。
【図面の簡単な説明】
【図１】本発明のバックゲート特性判定装置の一実施形態を示した図である。
【図２】図２（ａ）及び図２（ｂ）は、ウエハの第１曲線及び第２曲線の例を示した図である。
【図３】本発明のバックゲート特性判定装置の変形例を示した図である。
【図４】図４（ａ）はＨＥＭＴエピタキシャルウエハの構造を示した図であり、図４（ｂ）はＨＥＭＴ試験エピタキシャルウエハの構造を示した図である。
【符号の説明】
１０…バックゲート特性判定装置、１２ａ…第１電源、１２ｂ…第２電源、１４…Ｃ−Ｖ測定器、１６…表示部、１８…判定部、２０…ウエハ、２２，２４，…電極、３０ａ…第１Ｃ−Ｖ曲線、３０ｂ…第２Ｃ−Ｖ曲線、４０…電解液、４２…光、４４…電解液室、４６…光入射窓、４８…端子部、５０…電解液端子。
【図１】
0003601527.tif 000002
【図２】
0003601527.tif 000003
【図３】
0003601527.tif 000004
【図４】
0003601527.tif 000005