(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
上記半導体基板上に形成された第２導電型のウエル領域と、
上記ウエル領域に複数のチャネル領域を形成するために、上記ウエル領域の表面から上記半導体基板に達するように所定の間隔を置いて形成された第１導電型の複数のチャネルストッパ領域と、
上記チャネルストッパ領域の表層部において当該チャネルストッパ領域に隣接してそれぞれ形成された第１導電型の第１及び第２のポテンシャルバリア領域と、
上記第１及び第２のポテンシャルバリア領域の表面上に堆積されて形成され、上記チャネル領域内の余剰電荷を吸収するための第２導電型のポリシリコンで構成されるドレイン領域と
を有する電荷結合型半導体装置。
【請求項２】
上記チャネル領域の電荷転送方向において間欠的に形成された複数の電荷転送電極を有する請求項１に記載の電荷結合型半導体装置。
【請求項３】
上記電荷転送電極間のチャネル領域の表層部に形成された電位分布固定用の第１導電型の半導体領域を有する請求項２に記載の電荷結合型半導体装置。
【請求項４】
上記ドレイン領域に印加される電圧により上記ポテンシャルバリア領域のポテンシャルが制御される請求項１，２又は３に記載の電荷結合型半導体装置。
【請求項５】
上記ポテンシャルバリア領域が受光部の一部として機能する請求項１，２，３又は４に記載の電荷結合型半導体装置。
【請求項６】
上記チャネルストッパ領域の不純物濃度が上記ポテンシャルバリア領域の不純物濃度よりも高い請求項１，２，３，４又は５に記載の電荷結合型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電荷結合型半導体装置、特にＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）と称される電荷結合又は転送素子に関するものである。
【０００２】
【従来の技術】
ＣＣＤは、受光部に入射した光により発生したキャリアを転送電極に印加するクロックパルスで転送し、これを映像信号として取り出すものであり、その転送方式としては種々の駆動方式が知られている。こうした駆動方式には２相駆動方式があるが、単一電極により電荷を転送できる単相駆動方式は回路構成やその制御性の点で優れている。
【０００３】
電荷転送素子として、埋め込みチャネル型ＣＣＤが知られているが、これは、半導体層内の誘導チャネルの中で可動電荷の蓄積及び転送が行われるものである。一般の表面移動型ＣＣＤでは、表面酸化物膜とシリコン基板との間の界面でトラッピング効果が生じるが、埋め込みチャネル型ＣＣＤではこのトラッピング効果を防ぐことができるため、電荷転送効率が向上する。また、界面におけるキャリア散乱がなくなるため、電荷転送効率も高められる。その結果、高い周波数での動作が実現可能になる。
【０００４】
特に、各受光セルの一部の半導体表面に反転層が形成され、この反転層がいわばバーチャル電極（ｖｉｒｔｕａｌ  ｅｌｅｃｔｒｏｄｅ：仮想電極又は実効電極）として働くことにより、セル領域をゲート誘導のポテンシャル変化から保護するようにした埋め込みチャネル型の単相駆動方式のＣＣＤは有効である。
【０００５】
図１１は、そうしたバーチャル電極を組み込んだフレームトランスファ（ＦＴ）型バーチャルフェイズＣＣＤの一例を概略的に示すものである。このＣＣＤは、受光部（撮像部）１と蓄積部（メモリ部）２とを有し、受光部１の受光セルに入射した光の光量に応じて光電変換された電子を転送し、蓄積部２で一旦蓄積し、レジスタ３によって出力アンプ４を介して出力する。
【０００６】
受光部１においては、チャネルストッパ領域３によって分離された各Ｎ−  型チャネル領域４（図面では理解のために、隣接し合うチャネル領域４ａ、４ｂとして示した。）において、電荷転送方向とほぼ直交した多数のポリシリコン転送ゲート５が所定ピッチで間欠的に配列されており、各転送ゲート間は不純物ドーピングによってバーチャル電極としての反転層９ａ、９ｂとなっている。蓄積部２は、受光部１からの転送電荷を受け入れるべく、対応するチャネルストッパ領域６によって各チャネル領域７ａ、７ｂに分離されており、ポリシリコン転送ゲート８が所定ピッチで間欠的に配列されている。
【０００７】
図１２には、受光部１の断面（図１１の  ＸＩＩ−ＸＩＩ  線断面）を概略的に示し、例えばＮ−  型半導体層１３の表面にＳｉＯ２  膜１０が形成され、この上に上記した転送ゲート５が所定ピッチで設けられていてクロックパルスφ１  により基板内の電荷（光キャリア）を転送できるようになっている。また、各転送ゲート５間にはボロン等のドーピングによってＰ＋  型反転層９ｂがバーチャル電極として形成され、その直下は上記した埋め込みチャネルとなっている。なお、図中の＋は注入されたイオン（打ち込みドナー）である。
【０００８】
そして、受光部１の動作原理を説明すると、反転層９ｂによって、ゲート誘導によるポテンシャル変化からセル部分が防護されると共に、単相電極としてのゲート５にクロック信号φ１  を印加することにより、ゲート５下の領域Ｉ、ＩＩのポテンシャル最大値は、反転層９ｂ下の領域ＩＩＩ  、ＩＶの固定的ポテンシャル最大値を基準として反復的に上下する。そして、２つのゲート状態（φ１  の高、低）において領域ＩＩのポテンシャル最大値が領域Ｉより高く、また、領域ＩＶが領域ＩＩＩ  より高ポテンシャルに保たれているから、φ１  の切り換えによってポテンシャルを実線と破線のように交互に変化させ、電荷（電子）をＸ方向に転送する電荷移動の方向性が得られる。
【０００９】
受光部１では、チャネルストッパ領域３−３間の各受光セル１１において、その容量以上の発生電荷が隣接セルに漏れ込まないように、余剰電荷を吸い上げる機能を有するＡＢドレイン１２（Ａｎｔｉ−Ｂｌｏｏｍｉｎｇ（ＡＢ）ｄｒａｉｎ）が形成されている。
【００１０】
ＣＣＤの単一画素構造を分類する場合には、一般的に、余剰電荷を排斥する方法の違いにより、図１３〜図１５に示すように平面上に排斥口を持つ横型オーバーフロードレイン型（ＬＯＤ）と、図１６に示すように余剰電荷を基板方向に抜く縦型オーバーフロードレイン型（ＶＯＤ）とに大別される。
【００１１】
図１３〜図１５に示す横型オーバーフロードレイン型によれば、図１１及び図１２に示したように、受光部１において、チャネルストッパ領域３によって分離された各チャネル領域４ａ、４ｂの電荷転送方向とほぼ直交した多数のポリシリコン転送ゲート５が所定ピッチで間欠的に配列されており、各転送ゲート間は不純物ドーピングによってバーチャル電極としての反転層９ａ、９ｂとなっている。受光部１の開口率は例えば８５％程度である。
【００１２】
即ち、Ｐ−  型シリコン基板１４に形成されたＮ−  型半導体層（ウエル）１３の表面にＳｉＯ２  膜１０が形成され、この上に上記した転送ゲート５が所定ピッチで設けられていてクロックパルスφ１  により基板内の電荷（光キャリア）を転送できるようになっている。また、各転送ゲート５間にはリン等のドーピングによってＰ＋  型反転層９ａ、９ｂがバーチャル電極として形成され、その直下は上記した埋め込みチャネルとなっている。受光部１の動作原理は図１２で述べたものと同様である。
【００１３】
そして、受光セル内での余剰電荷の制御を行うため、隣接セル間において、Ｎ−  型半導体層１３にＮ＋  型ドレイン領域１５とこのドレイン領域を囲むＰ−  型ポテンシャルバリア領域１６とからなるＡＢドレイン１２がチャネルストッパ領域３Ａに両側で接して形成されている。このＡＢドレイン１２のドレイン領域１５には、コンタクトホール１７を介してポリシリコンゲート１８が被着され、絶縁層１９のバイアホール２０を介してメタル電極２１から電圧が印加され、所定のポテンシャルバリア電位を生ぜしめる。
【００１４】
即ち、電極２１からゲート１８に所定の電圧を印加してＮ＋  型ドレイン領域１５をゲート１８と同一電位にし、この電位によってＰ−  型ポテンシャルバリア領域１６の電位を調整し、これによってチャネル領域４ａ、４ｂのＰＮ接合近傍２２に形成されるポテンシャルバリアを越える余剰電荷３０をＮ＋  型ドレイン領域１５に吸収し、ゲート１８及び電極２１を通して放出する。
【００１５】
しかし、この横型オーバーフロードレイン型の構造では、余剰電荷を吸収するためのドレイン領域１５は電荷を吸い取る働きをしているため、ＣＣＤを受光素子として用いた場合に、ドレイン領域１５（更にはゲート１８）は受光部として機能せず、不感領域となる。従って、受光部の開口率は８５％程度にとどまり、未だ十分ではない。
【００１６】
また、アナログメモリーとして用いた場合も、ドレイン領域１５は電荷蓄積領域としては働かないため、必要性が高い割りにはＣＣＤの基本特性（ダイナミックレンジ）は不十分である。
【００１７】
一方、図１６に示す縦型オーバーフロードレイン型によれば、Ｎ型シリコン基板３１にＰ型ウエル３２が形成され、このＰ型ウエル内において、Ｎ＋  型不純物拡散領域３３、更にはＰ＋＋型不純物拡散領域３６が形成され、ＰＮ接合（Ｊ）によるフォトダイオードＰＤが感光領域３８（ピクセル）をなしており、また、Ｐ＋  型不純物拡散領域３７とＮ型不純物拡散領域３４とで図１１に示した蓄積部２に相当する縦型レジスタ４８をセル内に構成している。
【００１８】
この感光領域３８での発生キャリアは読み出し用チャネル４７を介して縦型レジスタ４８へ送られてメモリされる。感光領域３８及びレジスタ４８を有するセルはＰ＋  型チャネルストッパ領域３５によって隣接セルから分離されている。そして、表面側には、ゲート絶縁膜４２としてＳｉＯ２  層３９上にＳｉ３  Ｎ４  層４０及びＳｉＯ２  層４１が積層され、レジスタのゲートとなる転送電極４３が設けられ、層間絶縁膜４４を介して遮光層４５が形成されている。また、感光領域３８上は、上記の層間絶縁膜４４で覆われている。
【００１９】
そして、受光セル内での余剰電荷を吸収するためのポテンシャルバリアは、Ｎ＋  型領域３３直下の領域３８に形成され、これは基板３１の電位（基板電位）によって制御され、余剰電荷５０は基板３１の方向に吸収される。
【００２０】
しかし、この縦型オーバーフロードレイン型の場合には、上記の遮光層４５の存在のためにセルの開口率が１５〜３０％程度しかなく、これを改善するのにマイクロレンズ（図示せず）で入射光を集光する必要がある上に（但し、メモリ部（図１１に示した蓄積部２）を設ける必要がないのでＣＣＤの素子サイズは小さくなる。）、領域３８下の基板領域が不感領域となるために赤外感度が極端に低下する。従って、カラーの撮像には向いているが、近赤外を含む赤外光を入射光として使えず、赤外センサに用いるには不適当である。
【００２１】
また、上記のバリア領域３８の厚み又は深さに制約があるために、深さ方向において決定される容量が制限され、小さくなってしまう。これでは、ダイナミックレンジが狭くなると共に、隣接セルへ電荷が漏れ出し易くなり、撮像性能を劣化させることになる。
【００２２】
【発明が解決しようとする課題】
本発明の目的は、受光領域を効果的に拡大し、赤外感度も確保できる等、量子効率を向上させると共に、容量の増大によってダイナミックレンジを改善し、かつ、素子の小型化にも対応できる電荷結合型半導体装置を提供することにある。
【００２３】
即ち、本発明は、第１導電型の半導体基板と、上記半導体基板上に形成された第２導電型のウエル領域と、上記ウエル領域に複数のチャネル領域を形成するために、上記ウエル領域の表面から上記半導体基板に達するように所定の間隔を置いて形成された第１導電型の複数のチャネルストッパ領域と、上記チャネルストッパ領域の表層部において当該チャネルストッパ領域に隣接してそれぞれ形成された第１導電型の第１及び第２のポテンシャルバリア領域と、上記第１及び第２のポテンシャルバリア領域の表面上に堆積されて形成され、上記チャネル領域内の余剰電荷を吸収するための第２導電型のポリシリコンで構成されるドレイン領域とを有する電荷結合型半導体装置に係わるものである。
【００２４】
【発明の実施の形態】
本発明の電荷結合型半導体装置においては、前記チャネル領域としての第１導電型の第１チャネル領域（例えば後述のＮ−  型チャネル領域６４ａ：以下、同様）と第１導電型の第２チャネル領域（例えば後述のＮ−  型チャネル領域６４ｂ：以下、同様）とが第２導電型の分離領域（例えば後述のＰ＋  型チャネルストッパ領域６３Ａ：以下、同様）によって互いに分離され、この分離領域の両側にそれぞれ接して各ポテンシャルバリア領域が前記第１及び第２チャネル領域に形成され、前記分離領域及び前記各ポテンシャルバリア領域の表面上に接して余剰電荷吸収層が形成されていることが望ましい。
【００２５】
また、前記チャネル領域の電荷転送方向において複数の電荷転送電極（例えば後述のポリシリコンゲート５：以下、同様）が間欠的に配列され、これらの電荷転送電極間のチャネル領域に電位分布固定用の第２導電型の半導体領域（例えば後述のＰ＋  型反転層６９ａ、６９ｂ又はバーチャル電極：以下、同様）が形成されているのがよく、このような電位分布固定用の半導体領域は前記ポテンシャルバリア領域と第２導電型のチャネルストッパ領域との間に形成されているのが望ましい。
【００２６】
また、前記の第１導電型の第１チャネル領域と前記の第１導電型の第２チャネル領域とが前記の第２導電型のチャネルストッパ領域によって互いに分離され、前記チャネル領域の電荷転送方向において複数の前記電荷転送電極が間欠的に配列され、これらの電荷転送電極間のチャネル領域に電位分布固定用の前記の第２導電型の半導体領域が形成され、この半導体領域の表面に接して前記余剰電荷吸収層が形成されていてもよい。
【００２７】
そして、前記ポテンシャルバリア領域及び前記余剰電荷吸収層が受光部（例えば後述の受光セル７１からなる受光部：以下、同様）に形成され、この受光部に隣接して電荷蓄積部（例えば図１１に示した蓄積部２）が配設されてよい。
【００３０】
本発明の電荷結合型半導体装置は具体的には、前記余剰電荷吸収層への印加電圧によってポテンシャルバリア領域のポテンシャルバリアの高さが制御され、セル内の余剰電荷を効率良く吸収できるように構成する。
【００３１】
この場合、余剰電荷吸収層が入射光透過性材料からなっていると、この余剰電荷吸収層を通して入射光がセル内へ効率良く入射できる。
【００３２】
【実施例】
以下、本発明を実施例について更に詳細に説明する。
【００３３】
図１〜図８は、本発明をフレームトランスファ型バーチャルフェイズＣＣＤに適用した第１の実施例を示すものである（但し、図１１〜図１５に示した従来例と共通する部分には共通符号を付して、その説明を省略することがある）。
【００３４】
本実施例によるＣＣＤの基本的なレイアウトは図１１に示したものと同様であるが、図１〜図３に示すように、受光部においてチャネルストッパ領域６３によって分離された各Ｎ−  型チャネル領域６４ａ、６４ｂの電荷転送方向とほぼ直交した多数のポリシリコン転送ゲート５が所定ピッチで間欠的に配列されており、各転送ゲート間は不純物ドーピングによってバーチャル電極としての反転層６９ａ、６９ｂとなっている。
【００３５】
これらの反転層６９ａ、６９ｂは、ボロン等のドーピングによってＰ＋  型のバーチャル電極として形成され、その直下は上記した埋め込みチャネルとなっている。受光部の動作原理は図１２で述べたものと同様である。
【００３６】
そして、受光セル内での余剰電荷の制御を行うため、隣接セル間がＰ＋  型チャネルストッパ領域６３Ａによって完全に分離され（即ち、図１３のチャネルストッパ領域３Ａが延長された形になっており）、このチャネルストッパ領域６３Ａの両側にＰ−  型ポテンシャルバリア領域７６がそれぞれ形成され、これらの領域７６及び６３Ａの表面に接してその上にＮ＋  型ポリシリコンのドレイン層７５がコンタクトホール７７を介して形成され、余剰電荷を吸収するＡＢドレイン７２が構成されている。このＡＢドレイン７２のドレイン層７５には、絶縁層１９のバイアホール８０を介して電極８１から電圧が印加され、所定のポテンシャルバリア電位を生ぜしめる。
【００３７】
即ち、電極８１からドレイン層７５に所定の電圧を印加すると、この電位によってドレイン層７５とポテンシャルバリア領域７６−ウエル７３のＰＮ接合近傍（ポテンシャルバリア８２）とウエル７３との間には、図４（ａ）に示すようなポテンシャルが形成され、ウエル７３内の余剰電荷６０はポテンシャルバリア８２を乗り越えてドレイン層７５へと吸い込まれることになる。そして、この吸収された電荷は電極８１を通して放出される。
【００３８】
また、隣接セル７１−７１間は、チャネルストッパ領域６３Ａによる電位障壁によって完全に絶縁分離され、電荷の漏出は生じない。仮にその電位障壁を越えようとする電荷があっても、これはチャネルストッパ領域６３Ａからドレイン層７５へと吸収され、隣接セルへ侵入することはない。
【００３９】
なお、上記のセル構成において、各セルのサイズとしてはバーチャル電極６９ａ、６９ｂの領域では６〜７μｍ×６〜７μｍ、チャネルストッパ領域６３Ａの幅ｗ１  は  ０．８μｍ程度、ポテンシャルバリア領域７６の幅ｗ２  は  ０．５μｍ程度、ドレイン層７５の幅ｗ３  は３μｍ程度であってよい。また、不純物濃度については、チャネルストッパ領域６３Ａは１０１７個／ｃｍ３程度、ポテンシャルバリア領域７６は１０１６個／ｃｍ３程度、ドレイン層７５は１０２０個／ｃｍ３程度であってよい。
【００４０】
また、本実施例のＣＣＤの受光部を作製するには、まず図５に示すように、Ｐ−  型シリコン基板１４にＮ−  型ウエル７３を拡散法で形成し、次いで図６に示すように、マスク（図示せず）を用いてＰ＋  型反転層６９ａ、６９ｂとＰ−  型半導体領域７６をそれぞれ選択的に形成する。
【００４１】
次いで図７に示すように、ＳｉＯ２  層９０をマスクにして深い不純物拡散を行ってＰ＋  型チャネルストッパ領域６３、６３Ａを形成し、チャネルストッパ領域６３ＡによりＰ−  型半導体領域７６を両側に分け、夫々をポテンシャルバリア領域とする。
【００４２】
次いで図８に示すように、表面にゲート酸化膜１０を形成し、これに対し上記のチャネルストッパ領域６３Ａ及びポテンシャルバリア領域７６上に亘って開口７７を選択的に形成した後、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法でリンドープドポリシリコンを堆積させ、フォトリソグラフィー技術でエッチングしてＮ＋  型ポリシリコンバリア層７５を開口（コンタクトホール）７７に被着する。
【００４３】
しかる後に、図２に示したように、全面にＳｉＯ２  層１９をＣＶＤ法で堆積し、これにフォトリソグラフィー技術でバイアホール８０を形成し、更にメタル電極８１を選択的に被着する。
【００４４】
本実施例によるＣＣＤは、図１３〜図１５に示した横型オーバーフロードレイン型の構造と比較すれば、ＡＢドレイン７２の余剰電荷吸収層としてのＮ＋  型ポリシリコンからなるドレイン層７５がウエル７３の表面上、即ちチャネルストッパ領域６３Ａ及びポテンシャルバリア領域７６の表面上に形成されているので、ウエル７３内の余剰電荷はポテンシャルバリア領域７６により決定されるポテンシャルバリアを越えて上方のドレイン層７５へ吐き出されることになる。
【００４５】
そして、このポテンシャルバリアの高さは、ポリシリコン層７５に印加する電圧で制御され、余剰電荷を効果的に吸収、除去できる上に、ウエル７３内にドレイン層を持たず、またポリシリコン層７５は入射光を透過させるため、ポリシリコン層７５の下部も通常のＣＣＤの受光部の一部として機能することになる。従って、前述した不感領域を完全に受光素子から除くことができ、開口率がほぼ  １００％にまで向上する。開口率が同じ場合、従来の構造に比べてセルサイズを減少させ、小型化が可能となる。なお、上記の電極８１も入射光を透過するもの、例えばポリシリコン、ＩＴＯ（Ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）からなっている。
【００４６】
このように、ドレイン層７５をチャネル領域６４ａ、６４ｂ（ウエル７３）から離して設けたため、ＣＣＤの受光時の面積効率が著しく向上するが、その具体的な効果を次にまとめて示す。
【００４７】
（１）受光領域が増えることによって、入射光の光電変換の量子効率が向上し、かつ、赤外感度も確保することができる。
【００４８】
（２）開口率が向上するため、素子の小型化が可能である。
【００４９】
（３）ウエル７３だけでなくＰ−  型領域７６までも入射光による電荷の発生が可能となるため、ウエル容量が増大し、ＣＣＤのダイナミックレンジが改善される。
【００５０】
（４）ウエル容量の増大に加えて、チャネルストッパ領域６３Ａにより隣接セルを完全に分離し、また、チャネルストッパ領域６３Ａに接してドレイン層７５を形成しているので、隣接セル間での電荷の漏出はなく、ＣＣＤ性能を良好に保持できる。
【００５１】
（５）ドレイン層７５はポリシリコンで形成しているが、こうしたドレイン層はＣＣＤに用いるものであることから、結晶性等の質が要求されることはないため、ポリシリコンを使用しても何ら問題はなく、むしろその光学的透明性や成膜性を考慮すると好ましいものである。
【００５２】
（６）更に、上記した製造工程から理解されるように、その製造工程は現行のプロセスと非常に似ているため、工程の大きな変更や特殊な材料も必要がなく、簡略で低コストに実施することができる。
【００５３】
図９は、本発明をフレームトランスファ型バーチャルフェイズＣＣＤに適用した第２の実施例を示すものである。
【００５４】
この実施例によれば、図１に示した構造と比べて、Ｎ＋  型ポリシリコンのドレイン層７５ａ、７５ｂがそれぞれ、ポテンシャルバリア領域としても機能するＰ＋  型反転層６９ａ、６９ｂの表面に接してこの上に直接形成されていることが異なっている。但し、図１に対応する部分には、反転層６９ａ、６９ｂに応じて、共通した数字にａ、ｂをそれぞれ付している。
【００５５】
このように、ドレイン層７５ａ、７５ｂを各セルにそれぞれ独立して設けても、各セル内の余剰電荷６０ａ、６０ｂは、ドレイン層７５ａ、７５ｂに印加する電圧による反転層６９ａ、６９ｂ−ウエル７３間のポテンシャルバリアを越えて各ドレイン層７５ａ、７５ｂに吸収、除去されるので、上述した第１の実施例と同様の効果を得ることができる。そして、Ｐ−  型領域７６を設けないため、セルサイズを更に縮小することができる。
【００５６】
図１０は、本発明を図１６の従来例と同様のセル構造のＣＣＤに適用した第３の実施例を示すものである。
【００５７】
この実施例では、図１６の従来例と共通する部分には共通符号を付してその説明を省略するが、著しく相違する構成としては、受光側のＮ＋  型領域３３内のポテンシャルバリア領域としてのＰ＋＋型領域３６の表面に接して、層間絶縁膜４４のコンタクトホール９７を介してＮ＋  型ポリシリコン層９５が余剰電荷のドレイン層として被着され、更にこの上に層間絶縁膜１００  のバイアホール１０１  を介して入射光透過性の電極９１が被着されていることである。
【００５８】
従って、ウエル３２内で発生した余剰電荷５０Ａは、ドレイン層９５へと吸い込まれて吸収、除去されることになる。この結果、図１６で述べたような赤外感度を低下させる不感領域をなくすことができるため、赤外感度も向上させることができる。しかも、余剰電荷の吸収を効果的に行えることから、ウエル３２の厚みを増やし、基板深さ方向における容量を大きくでき、また、隣接セルへの電荷の漏出も減少する。
【００５９】
以上、本発明を実施例について説明したが、上述の実施例は本発明の技術的思想に基づいて種々の変形が可能である。
【００６０】
例えば、上述したチャネルストッパ領域、ポテンシャルバリア領域、ドレイン層等の断面形状や平面的なパターン形状、位置、サイズは様々に変化させてよいし、ドレイン層の材質についてはポリシリコンが好適であるが、他の光透過性材料で形成してもよい。
【００６１】
また、上述したＡＢドレインとして、横型オーバーフロードレイン型をはじめ、表面再結合型（ＥＨＲ）等も使用可能である。また、上述したＣＣＤを構成する各半導体領域の導電型を逆の導電型に変換することが可能である。
【００６２】
なお、本発明は、上述したＣＣＤをはじめとする光電変換素子等の光学的デバイスに適用することもできる。
【００６３】
【発明の効果】
以上説明したように、本発明の電荷結合型半導体装置によれば、受光領域の拡大、開口率の向上、素子の小型化およびダイナミックレンジの改善を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＣＣＤの受光部の要部の断面図（図２のＩ−Ｉ線に沿う断面図）とその一部分の拡大図である。
【図２】同受光部の要部の平面図である。
【図３】図２の  ＩＩＩ−ＩＩＩ  線に沿う断面図である。
【図４】（ａ）は図２の（Ａ’）−（Ａ”）−（Ａ）に沿うポテンシャル分布曲線図、（ｂ）は図２の（Ｂ’）−（Ｂ”）−（Ｂ）に沿うポテンシャル分布曲線図である。
【図５】同受光部の製造工程の一段階を示す要部の断面図である。
【図６】同製造工程の他の段階を示す要部の断面図である。
【図７】同製造工程の他の段階を示す要部の断面図である。
【図８】同製造工程の更に他の段階を示す要部の断面図である。
【図９】本発明の第２の実施例によるＣＣＤの受光部の要部の断面図である。
【図１０】本発明の第３の実施例によるＣＣＤの要部の断面図である。
【図１１】従来例によるＣＣＤ及びその要部の概略平面図と光電変換特性図である。
【図１２】同ＣＣＤにおける受光部の動作原理図である。
【図１３】同ＣＣＤの受光部の要部の平面図である。
【図１４】図１３の  ＸＩＶ−ＸＩＶ  線に沿う断面図である。
【図１５】図１３のＸＶ−ＸＶ線に沿う断面図である。
【図１６】他の従来例によるＣＣＤの要部の断面図である。
【符号の説明】
５・・・転送ゲート
１４・・・シリコン基板
６０・・・余剰電荷
６３、６３Ａ・・・チャネルストッパ領域
６４ａ、６４ｂ・・・チャネル領域
６９ａ、６９ｂ・・・反転層（バーチャル電極）
７１・・・受光セル
７２・・・ＡＢドレイン
７３・・・ウエル
７５・・・ドレイン層
７６・・・ポテンシャルバリア領域
７８・・・ドレイン層（Ｎ＋  型ポリシリコン層）
８１・・・電極
８２・・・ポテンシャルバリア
【図１】
0003590944.tif 000002
【図２】
0003590944.tif 000003
【図３】
0003590944.tif 000004
【図４】
0003590944.tif 000005
【図５】
0003590944.tif 000006
【図６】
0003590944.tif 000007
【図７】
0003590944.tif 000008
【図８】
0003590944.tif 000009
【図９】
0003590944.tif 000010
【図１０】
0003590944.tif 000011
【図１１】
0003590944.tif 000012
【図１２】
0003590944.tif 000013
【図１３】
0003590944.tif 000014
【図１４】
0003590944.tif 000015
【図１５】
0003590944.tif 000016
【図１６】
0003590944.tif 000017