(57)【特許請求の範囲】
【請求項１】
リモートトランスポンダに質問する方法において、
ａ）質問器からＲＦ質問パルスを送り、
ｂ）前記ＲＦ質問パルスを第１および第２トランスポンダにより受信し、
ｃ）前記ＲＦ質問パルスを終了させ、
ｄ）前記第１トランスポンダで前記ＲＦ質問パルスの終了を検出し、
ｅ）前記第１トランスポンダで所定の期間を有するＲＦ応答を初期化し、
ｆ）前記第１トランスポンダで前記第２トランスポンダからのＲＦ信号を検出し、
ｇ）前記第２トランスポンダからの前記ＲＦ信号の検出時に、前記第１トランスポンダに  おける前記ＲＦ応答の期間を変更する、ことを備えた方法。
【請求項２】
リモートトランスポンダに質問するための装置において、
ａ）ＲＦ質問パルスを送信し、かつＲＦ応答を受信するよう作動できる質問器を有し、
ｂ）前記質問器に接近する第１および第２トランスポンダを有し、少なくとも前記第１トランスポンダは共振回路を有し、該共振回路は前記質問器から前記ＲＦ質問パルスを受信し、かつ前記ＲＦ質問パルス内の信号エネルギーにより発振するように作動し、
ｃ）ＲＦ質問パルスのエンド部を受信するよう、前記共振回路と電気的に結合したトランスポンダのバーストのエンド部検出器を有し、
ｄ）前記ＲＦ質問器にＲＦ応答を送信するための前記バーストエンド部検出器と電気的に結合したトランスポンダの送信機を有し、
ｅ）前記第１トランスポンダからの応答メッセージが完了したことを判断し、前記送信機を不能にするためのトランスポンダのカウンターを有し、
ｆ）隣接するトランスポンダからの応答を検出し、前記トランスポンダのカウンターをリセットするよう、前記第１トランスポンダに設けられた応答信号検出器を有する、装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般的には隣接するトランスポンダを検出するための方法および装置に関する。
【０００２】
【従来技術】
本発明の好ましい実施例は、複数のトランスポンダからの応答信号の期間を測定することにより、隣接するトランスポンダの存在を検出するものである。米国特許第５，０５３，７７４  号および特許出願第０７／９８１，６３５号（いずれもジョセフ・Ｈ・シューマン（Ｊｏｓｅｆ  Ｈ．  Ｓｃｈｕｅｒｍａｎｎ  ）によりテキサスインスツルメント社に譲渡されている）に記載の実施例では、ＲＦ質問パルスへの通常の応答期間は、約２０ｍｓで、この間にトランスポンダは通常１２８ビットの応答メッセージを発生するように作動できる。この２０ｍｓの期間後、トランスポンダの出力はスケルチされる。応答信号のスケルチ化はバーストのエンド部（励振信号が終了したとき）によりトリガーされるトランスポンダのタイマーによって実行される。このタイマーは、１２８（ビット）までカウントアップし、その後トランスポンダの充電コンデンサを放電する。
【０００３】
【発明が解決しようとする課題】
デバイスまたは装置が設けられた対象を、所定位置にてその存在に関し、非接触状態で、かつ所定距離離間して識別または検出を可能とする、デバイスまたは装置に対する要望は大きい。更に２つ以上のトランスポンダが互いに隣接しているかとうかを判別できるようにする別の要望もある。
【０００４】
【課題を解決するための手段】
本発明は、２つ以上のトランスポンダが隣接しているかどうかを判別するよう、隣接するトランスポンダ間の結合を利用する最初のものである。２つのトランスポンダが隣接していると、双方がチャージアップされ、ＲＦ質問パルスに別々に応答する。従って一方のトランスポンダが応答信号を送り、他方のトランスポンダはこの信号電界内に入る。この放射信号は他方のトランスポンダの共振回路で維持されている振動と干渉する。このクロス結合した応答の干渉はトランスポンダの各々の共振回路でビートを生じさせる。このビート現象は同調がずれている楽器を同調する際に音楽家が聴く現象に類似している。楽器の周波数が異なっていると、協働的干渉（音響信号の位相が合っており、音の強度が増す）および破壊的干渉（音響信号の位相が１８０度ずれ、音の強度が低下する）の、時間と共に変化するパターンを聴くことができる。このような、時間と共に変化するパターンはビートと称されている。
【０００５】
このようなビート効果は双方のトランスポンダで生じ得る。破壊的干渉の期間はいずれのトランスポンダにもバーストのエンド部効果を刺激し、タイマーを繰り返しリセットさせる（バーストのエンド部によりタイマーをリセットするようになっているからである）。タイマーのリセットによりデータ信号を送信するためのロジックおよびトランスポンダに対する新しい１２８ｍｓのウィンドーがオープンする。従って、トランスポンダの放電機能は、このビート効果により繰り返し無効にされ、トランスポンダは充電コンデンサが完全に放電するまで送信する。
【０００６】
好ましい実施例のトランスポンダと他のトランスポンダ、例えば本発明の出願人以外のメーカーにより製造されたトランスポンダとの間でもビート効果が生じる。他のタイプのトランスポンダとの干渉は共振回路でビートを生じさせ、タイマーを繰り返しリセットさせる。
【０００７】
【実施例】
図１を参照すると、説明すべきトランスポンダ装置は、質問器１０とトランスポンダ１２とを含む。質問器１０は、オペレータの手で保持され、キー１４を押すとＲＦ質問パルスを送信するように製造することが好ましい。この質問器１０は、ＲＦ信号を受信し、信号に含まれる情報を検出できる。トランスポンダ１２からはＲＦ信号が送信され、トランスポンダ１２は、本実施例では、好ましくは質問パルスと同一周波数を有するＲＦ信号を戻すことにより、ＲＦ質問パルスの送信に応答するようになっている。ＲＦ信号は周波数シフトキーイング（ＦＳＫ）変調を使用して、トランスポンダ１２によりデータ変調される。質問器１０には固定ユニットとして製造されたベースユニット１６が連動している。質問器１０とトランスポンダ１２とベースユニット１６の機能およびそれらの相互作用については、後により詳細に説明する。まず、これらユニットの構成について説明する。
【０００８】
質問器１０は、機能シーケンスの制御を行うマイクロプロセッサ１８を中央制御ユニットとして含む。ＲＦ発振器２０は、マイクロプロセッサ１８の出力端２２における信号により、作動状態にセットされるとすぐにＲＦ発振信号を発生する。このＲＦ発振器２０の出力信号はスイッチ２４およびアンプ２６を介するか、またはスイッチ２８およびアンプ３０を介して、カップリング（結合）コイル３２へ供給できる。スイッチ２４および２８は、マイクロプロセッサの出力端３４および３６で発生される信号を補助にして、マイクロプロセッサによりそれぞれ制御される。カップリングコイル３２にはコイル３８とコンデンサ４０とから成る共振回路のコイル３８が結合されている。コイル３８およびコンデンサ４０にスイッチ４２によりブリッジ接続できる抵抗器４４が直列となっており、抵抗器４４とアースとの間に別のスイッチ４６が設けられている。スイッチ４２および４６はマイクロプロセッサにより制御され、マイクロプロセッサはその出力端４８および５０に対応する制御信号を発生する。スイッチ４６が閉じていると、コイル３８およびコンデンサ４０から成る共振回路は、並列共振回路として作動するが、一方、スイッチ４６が開いていると、この共振回路は直列共振回路として作動する。コイル３８は、送受信コイルとして作動し、このコイルは発振器２０によりこのコイルに供給されるＲＦ質問パルスを送信すると共に、トランスポンダ１２により送り返されたＲＦ信号を受信する。
【０００９】
共振回路により受信されたＲＦ信号は、受信ＲＦ信号を増幅し、パルス成形のためこれら信号を制限するようになっている２つのアンプ５２、５４へ供給される。これらアンプには必要な受信感度を保証する並列共振回路５６が接続されている。アンプ５４の出力端はクロック発生器５８に接続されており、クロック発生器は供給された信号からクロック信号を発生すると共にこのクロック信号をマイクロプロセッサ１８の入力端６０へ供給する。
【００１０】
更に、アンプ５４の出力信号は、復調器６２へ供給され、復調器６２はこれに印加された信号を復調すると共に、この復調信号をマイクロプロセッサ１８の入力端６４に供給する。
【００１１】
受信されたＲＦ信号内に含まれる情報は、復調器６２で復調された後、マイクロプロセッサ１８を介してランダムアクセスメモリ６６へ供給され、この情報はメモリ６６に記憶できる。マイクロプロセッサ１８とランダムアクセスメモリ６６との間には、双方向性接続回路６８が配置されており、この回路はマイクロプロセッサ１８からランダムアクセスメモリ６６への情報の入力および逆方向への情報の転送も可能にしている。ランダムアクセスメモリ６６に記憶される情報は、ジャック７０にて取り出すことができる。
【００１２】
マイクロプロセッサ１８により信号が供給されるディスプレイユニット７２は、オペレータが受信ＲＦ信号に含まれるデータを見ることができるようにしている。
質問器１０はポータブル装置であるので、電源として再充電可能なバッテリー７４が設けられている。バッテリー７４の出力電圧はスイッチ７６を閉じた後、質問器１０内の所定チップのうちの「＋」と表示されたターミナルに供給される。しかしながらこの供給電圧はマイクロプロセッサ１８により制御される別個のスイッチ７８を介して２つのアンプ５２、５４、クロック発生器５８および復調器６２へ供給される。
【００１３】
バッテリー７４はコイル８０内で誘導され、整流器８２内で整流され、コンデンサ８４により平滑化された電圧によって充電できる。この電圧はベースユニット１６内のコイル１１２を介してコイル８０内で誘導されることが好ましい。充電センサー８６はコイル１８内で充電電圧が誘導されたこと、すなわちバッテリー７４の充電作業が行われていることを検出し、次にマイクロプロセッサ１８の入力端８８は対応するメッセージ信号を発生する。
【００１４】
マイクロプロセッサ１８の出力端９２からの信号により制御される別のスイッチ９０は、閉状態においてアンプ９４を介しカップリングコイル９６へＲＦ発振器２０の出力信号を供給できる。スイッチ９０は一般にトランスポンダ１２との間でのデータ転送を初期化するよう、トランスポンダ１２のＲＦ質問パルスの送信を附勢するのに用いられる。。
【００１５】
ＲＦ発振器２０は変調器９８により変調できる。この目的に必要な変調信号はマイクロプロセッサ１８によりスイッチ１００を介して変調器９８へ供給でき、スイッチ１００はマイクロプロセッサの出力端１０２からの信号により制御される。マイクロプロセッサ１８からの変調信号は、カップリングコイル１０４に対してスイッチ１００も閉じている際に供給される。
【００１６】
図１にも示されているベースユニット１６は、固定ユニットであり、この固定ユニットはジャック１０６を介して主電源ネットワークに接続されている。電源１０８では充電電圧発生器１１０のための作動電圧が発生され、その発生器の出力信号はコイル１１２に供給される。電源１０８と充電電圧発生器１１０との間にはスイッチ１１４が挿入されており、質問器１０がベースユニット１６に設置される時はいつも、スイッチ１１４は閉じられる。このスイッチは質問器１０の境界線に設けられた一種の作動ボタン１１６として図１に示されている。質問器１０をベースユニット１６に設置すると、コイル１１２と８０とがトランスの一次巻線および二次巻線のように協働するように、コイル１１２および８０はベースユニットおよび質問器１０内に空間的に配置されている。このように、バッテリー７４は、必要な場合に非接触状態で充電できる。質問器１０内のコイル９６および１０４は、質問器１０をベースユニット１６に設置した場合、コイル１１８に空間的に極めて接近するように配置されている。このように一方のコイル９６およびコイル１０４と他方のコイル１１８との間で、非接触状態での信号の伝送が可能である。復調器１２０はコイル１１８から生じた信号を復調するように働く。
【００１７】
図２に示される好ましい実施例のトランスポンダ１２はＲＦ質問パルスを受信するための、コイル１３２およびコンデンサ１３４を有する並列共振回路１３０を含む。並列共振回路１３０にはエネルギー蓄積器として作動するコンデンサ１３６が接続されている。更に、並列共振回路１３０はＲＦバス１３８にも接続されている。この共振回路１３０は当業者に周知のように、受信機兼送信機として働く。クロック再生回路はＲＦバス１３８からのＲＦ信号を受信し、ほぼ正方形の波形を有するクロック信号１３９を再生する。ＲＦバス１３８に接続されたバーストエンド部検出器１４２は、ＲＦバス１３８におけるＲＦキャリアのパワーレベルをモニタする機能を有する。かかるＲＦキャリアは質問器１０からのＲＦ質問パルスを受信すると、ＲＦバス１３８に発生する。バーストエンド部検出器１４２は、ＲＦバス１３８におけるＲＦキャリアのパワーレベルが所定スレッショルド値よりも低下するとすぐに、その出力端に所定値のＲＦスレッショルド信号を発生する。このＲＦキャリアはダイオード１４４をＲＦバス１３８に接続することにより整流され、その結果コンデンサ１３６が充電される。このコンデンサ１３６に蓄積されるエネルギーはＲＦ質問パルスに含まれるエネルギーに比例する。従って、ＲＦ質問パルスを受信した後にコンデンサ１３６からＤＣ電圧を取り出すことができる。コンデンサ１３６に接続されたツェナーダイオード１４６の機能は、タップより取り出しできるＤＣ電圧が、実際の構成、例えば集積回路内のダイオード１４６のツェナー電圧で決まる値を越えないように保証することにあり、ツェナーダイオード１４６の機能は電圧を制限するため、当業者に周知の多数の回路によって達成できる。ツェナーダイオード１４６は、ＲＦバス１３８上の電圧が過度に大きくならないように、同様な機能を奏する。最初、トランスポンダ１２の質問がなされる際、質問器１０はトランスポンダ１２の充電のため、トランスポンダにＲＦ信号を送る。この作動を充電フェーズと称す。
【００１８】
パワーオンリセット（ＰＯＲと称するが、図示せず）回路は、スタート検出回路１５４にＰＯＲ信号を送る。このＰＯＲ信号は、Ｖｃｃレベルをモニタし、Ｖｃｃレベルが所定のＤＣスレッショルドよりも低いレベルから所定のＤＣスレッショルドよりも高いレベルまで上昇すると、起動される。一般にこのＰＯＲ信号は、トランスポンダの充電フェーズ内で発生する。ＰＯＲ回路は当業者に周知であり、回路を既知のステートに初期化できるよう、「ステートマシン」として知られている、ほとんどすべてのクラスの回路で共通に用いられている。スタート検出回路１５４は、ＰＯＲ信号を受信すると、バースト検出回路１４２の端部の出力端１５０をモニタする。出力端１５０ではバースト信号のエンド部（ＥＯＢ）が発生される。肯定的なステートのパワーオンリセット信号の後に肯定的なステートのＥＯＢが検出されると、スタート検出回路１５４はスイッチ１５６を介してクロック再生回路１４０にパワーを送るように切り替える。クロック再生回路１４０は共振回路１３０からの信号をクリーンアップし、再生ＲＦクロックを発生することが好ましい。再生ＲＦクロックは矩形波であることが好ましい。スタート検出回路１５４の出力信号は、その後のＰＯＲが受信されるまで正の値のままである。クロック再生器１４０を除くトランスポンダのうちのすべての部品には、連続してＶｃｃが供給されているが、低パワーＣＭＯＳ技術を利用することにより、非作動状態（すなわちクロック再生器１４０が作動していない状態）の時、無視できる量のパワーしか消費しないことが好ましい。
【００１９】
図２を参照すると、分周器１５８はクロック信号１３９を受け、その周波数を８分する。プラック（ｐｌｕｃｋ）回路１９２は、分周器１５８から受信される分周されたクロック信号によりトリガーを引かれるごとに短いパルスを送ることが好ましい。このプラック回路１９２は、電界効果トランジスタすなわちＦＥＴ１９０を瞬間的に導通状態にし、共振回路が充電コンデンサ１３６からの電気エネルギーを得るように、ＲＦバス１３８を介して共振回路１３０とアースとの間に導通路を形成することにより、共振回路１３０の振動を維持する。このプラック回路１９２は、ギターの弦をトラッキング操作することにより、ギターの弦の振動を維持するように、共振回路１３０の振動を維持することを記述するため、比喩的に名称を決めたものである。このプラッキング（ｐｌｕｃｋｉｎｇ）操作が一時的にＲＦバス１３８上の電圧をスレッショルドよりも低く低下し、バースト検出回路１４２の端部のトリガーを引き、この回路を附勢するには、パルスの幅は、ＦＥＴ１９０の所定のチャンネル抵抗に対して充分ではない。第２分周器１６０は分周器１６０の出力端におけるクロック周波数を元のクロック周波数の１６分の１にするよう、クロック信号１３９の周波数を更に２分する。
【００２０】
次に図２を更に参照し、好ましい実施例の読み出し回路について説明する。第２分周器１６０の出力端は、出力シフトレジスター１７２のシフトクロック入力信号が入力され、データを元のクロック周波数の１６分の１の周波数でこのレジスター１７２を通過させる。出力シフトレジスター１７２は、スタート部検出回路１５４の出力端からの「ロード」信号をそのシフト／ロード入力端１７４で受信すると、データバス２２０を介しメモリ１６８または他のソースからの並列ロードを受ける。出力シフトレジスター１７２のこのローディングの後に、スタート部検出回路１５４からの信号は、正となるので、レジスター１７２のシフト／ロード入力端１７４でシフト信号が受信される。このシフト信号が正である間、データはシフトクロック入力端１７６で受信されるクロック信号により、元のクロック周波数の１６分の１で出力シフトレジスターを通過するようにシフトされる。図に示すように、データはデータ通路１８２を介し出力シフトレジスター１７２を通って再循環し、データ通路１８２を介してＦＥＴすなわち変調器２００のゲートに信号を送る。出力シフトレジスターのデータは、所定時間（プリビット時間、ｐｒｅ−ｂｉｔ−ｔｉｍｅ）の間、低レベルであることが好ましく、内部にロードされたデータに応じて高レベルまたは低レベルとなる。本実施例では、このプリビット時間は、質問器の受信コイル３８がパワーバーストオーバーロード（ｐｏｗｅｒ  ｂｕｓｒｔ  ｏｖｅｒｌｏａｄ）（充電フェーズ）から回復できるように使用され、下記に述べるように、読み出し機能と書き込み機能とを分けるのに使用される。出力シフトレジスター１７２の出力信号が低レベルの間は、ＦＥＴ２００は導通状態にはない。出力シフトレジスター１７２の出力が高い間は、ＦＥＴ２００は導通状態であり、よってコンデンサ１９８は共振回路１３０に接続され、その共振周波数を低下する。本質的に、ＦＥＴ２００は出力シフトレジスター１７２の制御下にあるスイッチとして作動し、コンデンサ１９８を接続したり、接続されない状態のままにしたりして、共振回路１３０の周波数を変調する。このように、ＦＥＴ２００に印加されたデータに応答して、共振回路１３０の共振周波数、すなわちキャリア周波数の周波数変調が行われる。共振回路１３０の元の共振周波数が１ビット期間にわたって維持されると、低レベルすなわちゼロ信号が表示され、コンデンサ１９８と平行な元の共振回路１３０の並列な新しい共振周波数が１ビット期間内で生じる際は、高レベルすなわち「１」信号が表示される。
【００２１】
次に、更に図２を参照して、放電論理回路の作動について説明する。タイマー１８４は、入力端１８６で分周器１６０の出力信号を受信し、クロック信号の周波数を１２８分の他のいくつかに分周する。好ましいデータ伝送ビット長は１２８であるので、タイマー１８４の分周比は、本例では、１２８分のいくつかである。このビット長を変える場合、タイマー１８４の分周比はこれに対応して変えることが好ましい。ダイオード２１０は、タイマー１８４から、電界効果トランジスタ、すなわちＦＥＴ２１６のゲート上の電荷を既知の期間中維持するコンデンサ２１２と抵抗器２１４との並列ＲＣ回路への、単方向電流を維持する。コンデンサ２１２は、ダイオード２１０を介してタイマー１８４により充電できるが、抵抗器２１４を介して放電しなければならない。ＦＥＴ２１６のゲートが抵抗器２１４とコンデンサ２１２との並列回路により、スレッショルド電圧よりも高く維持されていると、ＦＥＴ２１６は充電コンデンサ１３６に対しアースへの低インピーダンス放電路を形成するように働く。このように、トランスポンダ１２から質問器１０への全データフレーム（本例では１２８ビット（読み出しフェーズ））が送信された後に、トランスポンダ１２内の残留エネルギーが充電コンデンサ１３６を横断する短絡回路によって除かれる。このような動作により、トランスポンダは次の充電フェーズ中に正しく初期化され、その後の充電がブロックできるよう、不定、すなわち正しくない状態に留まらないように保証できる。更にこの機能により、質問器１０のフィールド内の各トランスポンダ１２は同一の起動条件を有する。
【００２２】
次に、図２に示したトランスポンダ１２の回路を更に参照して、トランスポンダ１２にデータを書き込みできる回路（書き込み機能）について説明する。本発明の好ましい実施例では、質問器１０は図４に示すようなＲＦ質問パルスをパルスポーズ変調（ｐｕｌｓｅ  ｐａｕｓｅ  ｍｏｄｕｌａｔｉｏｎ，ＰＰＭ）できる。この信号は、ＲＳバス１３８上で表示される。当業者に周知のように、パルスポーズ変調システムはキャリア波（搬送波）を交互に附勢し、除勢することにより作動する。キャリアが除勢されている期間中は、バーストエンド部検出器１４２はＲＦエネルギーの低下を検出し、附勢される。スタート部検出回路１５４がＰＯＲ信号により起動可能とされた後、スタート部検出回路１５４はスタートビット（図４参照）により生じた第１ＥＯＢ信号により起動される。後述するように、各データビットステータス（ｄａｔａ  ｂｉｔ  ｓｔａｔｕｓ）はキャリア波の位相のずれの有無によって伝送されるので、この好ましい実施例ではスタートビットを用いるが、スタートビットを伝送する必要のない別の実施例も可能である。位相のずれとして知られるキャリアが附勢されている期間は、読み出しフェーズのプリビット時間よりも短い。位相がずれている間は出力シフトレジスター１７２は、シフトし始めるので、本実施例ではこの特定の条件を用いる。しかしながら、プリビット時間は位相ずれ時間よりも長いので、出力シフトレジスターはいずれもシフトできず、ゼロをシフトするので、実際にＦＥＴ２００は、附勢も反転もされずにキャリア１３８の望ましくない変調は起きない。キャリアが復帰する際にＥＯＢ信号が除勢される。ＥＯＢ信号の附勢および除勢により、ＥＯＢ信号の切り替えにかかわらず、スタート部検出回路１５４は、新しいＰＯＲ信号が受信されるまで出力をアクティブに維持するので、スイッチ１５６を介してクロック再生回路１４０への給電を維持する。
【００２３】
第４分周器１６２が設けられているが、この分周器は第２分周器１６０からのクロック信号を受け、クロック信号を再び１６分の１に分周し、入力シフトレジスター２２８のクロック入力端２２７に入力クロック信号を供給するようになっている。好ましい実施例では、書き込みデータの割合は共振周波数、すなわち受信クロック周波数の２６５分の１である。データが安定している間、入力シフトレジスター２２８内にデータをシフトするような措置を講じなければならない。これは次のようにして保証できる。第４分周器１６２は、ＡＮＤゲート１５５を介してスタート部検出回路１５４により附勢される。バーストエンド部検出回路１４２により受信される各連続するゼロビット、すなわち低ビットは、バースト検出回路の出力端１５０を正にする。この正の信号はＡＮＤゲート１５５の負論理入力端で受信される。この負論理入力端は当業者に周知のようにＡＮＤゲート１５５の入力端における丸表示で表示されている。ＡＮＤ機能の定義によりＡＮＤゲート１５５の出力信号は負にされるので、第４分周器１６２はクリアされ、入力クロックは入力データに同期化される。
【００２４】
エンド部検出回路２３４は、入力シフトレジスター２２８にあるビットの組み合わせが入ると、データフレームのエンド部を検出し、先にコマンドレコーダ２３０によりプログラミングコマンドが受信されている場合、プログラミングロジック２３２を附勢する。このデータは次に並列データバス２２０を介して入力シフトレジスター２２８からメモリ１６８または他のメモリへ転送される。データを転送するメモリは、電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）であることが好ましい。
【００２５】
バーストエンド部検出器１４２は、一般にパルスポーズ変調（ＰＰＭ）復調器として作動する。無線通信の分野ではその他多くの変調法が知られており、バーストエンド部検出器の代わりにかかる別の変調法のために、別の復調器を使用することも可能である。
【００２６】
この好ましい実施例においては、テストロジック２３６を介してテストシーケンスを初期化するための工夫もなされている。テストロジック２３６は、コマンドレコーダ２３０からの信号およびデータバス２２０からのデータを受信し、ロジック回路設計分野で一般に実施されているような多数のテストルーチンを初期化できる。これらテストルーチンの結果は、データバス２２０に置き、シフトレジスター１７２により電界効果トランジスタ２００を介して変調回路へ出力できる。
【００２７】
本発明の好ましい実施例では、プログラマブルチューニング（同調）ネットワーク２３８が設けられている。このプログラマブルチューニングネットワーク２３８は、並列コンデンサ２４０のネットワークをスイッチングすることにより作動し、各コンデンサ２４０は電界効果トランジスタ、すなわちＦＥＴ２４２を介してアースされている。各電界効果トランジスタは、ラッチ２４４に接続されており、このラッチ２４４は、コマンドレコーダ２３０からのラッチ信号２４６の制御によりデータバス２２０を介してメモリ１６８またはコマンドレコーダ２３０からのデータを受信し、ラッチする。電界効果トランジスタ２４２を導通するオン状態に切り替えることにより、これに関連するコンデンサ２４０は並列共振回路１３０と並列に接続される。こうして容量が増すことにより、並列共振回路１３０の共振周波数が低下する。電界効果トランジスタ２４２を導通していないオフ状態に切り替えると、これに関連するコンデンサはフローティング状態となり、並列共振回路１３０に影響しない。ＦＥＴとコンデンサの対２４０、２４２のネットワーク２３８は、当業者に周知のように、各コンデンサ２４０の相対値の組み合わせに応じて、容量を増した多くの異なる値を提供できる。これとは別に、ラッチ２４４は、データを内部に固定的に格納するように、ワンタイムプログラマブル（ＯＴＰ）メモリにすることができ、デバイスはプログラマブルチューニングネットワーク（Ｐｒｏｇｒａｍｍａｂｌｅ  ｔｕｎｉｎｇ  ｎｅｔｗｏｒｋ）２３８の値をセットするように、永久的にプログラムできる。
【００２８】
本明細書に記載した実施例における分周器の分周比は、各設計の詳細に適合するように選択される。この分周比は各場合において、これらを設計した仕事を最適に実行するように選択しなければならない。
【００２９】
図１〜２と共に図３を参照して、ＲＦ質問パルスを送信するコイル３８のレンジ内に、少なくとも２つのトランスポンダ１２、１２ａが存在すると仮定する。パワー／送信回路３００はコイル３８を駆動するように設けられている。別の構成として、送信アンテナとして別個のアンテナを設け、コイル３８を受信アンテナとして使用することも可能である。しかしながら、コイル３８は送信兼受信アンテナとして作動することが好ましい。パワー／送信回路３００は好ましくは図１の好ましい実施例の質問器１０の発振器２０と、アンプ２６とから成ることが好ましい。トランスポンダ１２、１２ａの並列共振回路１３０（図２）のコイル１３２は、共振回路１３０が刺激されて振動するように、このＲＦ質問パルスを受信する。整流ダイオード１４４によりＲＦバス１３８の部分におけるＲＦ振動は、整流され、直流によりコンデンサ１３６が充電される。その後、トランスポンダ１２、１２ａのエネルギーの供給のため、コンデンサ１３６に充電されたエネルギーしか使用されない。読み取り回路３０２は、トランスポンダの応答を受信するように設けられている。この読み取り回路３０２は、マイクロプロセッサにキャリア検出（ＣＤ）信号を発生できるクロック発生器５８から成ることが好ましく、すなわちマイクロプロセッサ１８は、クロック信号の有無をキャリアの検出として解釈できる。タイマー３０４は、質問器１０のマイクロプロセッサ１８内に設けられることが好ましい。タイマー３０４はクロック信号が存在している期間を測定する。読み取り回路３０２およびタイマー３０４の出力端からデータ信号が得られると、デコーダ３０４は、ａ）データが有効でＣＤ≦２０ｍｓである良好な読み取りが行われたかどうか、ｂ）ＣＤが検出されないような読み取りが行われなかったかどうか、ｃ）ＣＤ≧２０ｍｓで、したがって３つ以上のトランスポンダが質問器に接近して存在していたかどうかを判別することが可能である。デコーダ３０６の機能は好ましい質問器１０のマイクロプロセッサ１８内にあることが好ましい。
【００３０】
次に図４を参照すると、ＲＦ質問パルスの受信の終了した状態でＲＦバス１３８におけるＲＦレベルが低下し始める。バーストエンド部検出器１４２は、このレベル増加を検出し、パワーレベルが所定レベルより低く低下するとすぐに、その出力端１５０で所定値のＥＯＢ信号を発生する。タイマー１８４はＥＯＢによりリセットされる。
【００３１】
プラック回路１９２において、励起パルスが終了した後、電界効果トランジスタ１９０は非導通状態になるので、コイル１３２をそれ以上の電流が流れることはできない。しかしながら、並列共振回路１３０は高品質となっているので、ＲＦキャリアの振動は即座に停止せず、共振回路は減衰振動しながら振動を続ける。ＲＦキャリア波の周波数を２分の１にする分周器１５８は、第２の振動期間後モノフロップ（ｍｏｎｏｆｌｏｐ）１９２へ信号を送り、このためフロップ１９２はトリガーが引かれる。このモノフロップ１９２は、保持時間の間電界効果トランジスタ１９０へ維持パルスを印加する。保持時間の間プラック回路１９２からの保持パルスにより、コイル１３２に電流を流す。このことは、短時間の間ＲＦキャリア波発生器へエネルギーをポンピング（ｐｕｍｐｉｎｇ）することを意味している。分周器１５８を使用しているので、このポンピング効果（ｐｕｍｐｉｎｇ  ｅｆｆｅｃｔ）はＲＦキャリア波のｎ分の１の振動期間の後に生じる。
【００３２】
データがメモリ１６８に固定的に記憶され、これらデータはトランスポンダ１２、１２ａに一義的に割り当てられているものと仮定する。このデータは例えば１２８個のビットから構成できる。クロック入力端１７６に印加されるクロック信号のタイミングで、メモリ１６８内の情報は出力シフトレジスター１７２に転送される。この転送操作を行うには、１２８個のパルスが必要である。その理由は、シフトレジスター１７２に１２８のデータビットの情報全てが含まれているからである。タイマー１８４は、クロックパルスをカウントすることによりデータの転送が完了したことを判断する。タイマー１８４は１２８個のパルスを受信した後、ダイオード２１０を介してＦＥＴ２１６へ送る信号をその出力端１８８で発生する。好ましいデータ伝送ビット長は、１２８であるので、本例では、タイマー１８４の分周比は１２８分の１となっている。このビット長を変えなければならない場合、これに対応して第３タイマー１８４の分周比も変えることが好ましい。ダイオード２１０は、タイマー１８４から既知の時間の間、電界効果トランジスタ、すなわちＦＥＴ２１６のゲート上の電荷を維持するコンデンサ２１２および抵抗器２１４の並列ＲＣ回路への単方向電流を維持する。コンデンサ２１２はダイオード２１０を介し、タイマー１８４により充電できるが、抵抗器２１４を介して放電しなければならない。ＦＥＴ２１６は抵抗器２１４とコンデンサ２１２との並列回路によりＦＥＴ２１６のゲートがスレッショルド電圧よりも高く維持されると、アースまでの充電コンデンサ１３６のための低インピーダンス放電路を形成するように働く。このようにトランスポンダ１２から質問器１０までの全てのデータフレーム（本例では１２８ビット（読み出しフェーズ））が送信された後に、トランスポンダ内の残りのエネルギーは充電コンデンサ１３６を横断する短絡回路によって、通常除かれる。この作用により、次の充電フェーズの間に、トランスポンダが正しく初期化され、次の充電が阻止されないように、不定、すなわち正しくない状態に留まらないように保証される。
【００３３】
２つ以上のトランスポンダ１２、１２ａが隣接する場合、質問器１０はトランスポンダ１２、１２ａからの妨害信号を有効データとみなすことを防止するように、かかる条件を検出することが好ましい。隣接トランスポンダ１２、１２ａの間のクロスカップリングの結果を活用することにより、質問器１０はトランスポンダ１２、１２ａが隣接していることを検出できる。かかる条件が検出されると、質問器１０はトランスポンダ１２、１２ａの、より力強いまたは選択的なアドレス指定、またはユーザーへの通知のような措置をとることができる。２つのトランスポンダ１２、１２ａが隣接している場合には、双方が充電され、別々に応答する。例えば、両者の密な結合のために、一方のトランスポンダ１２が回答し、他方のトランスポンダ１２ａがその電界内に入る。このような密な結合によりトランスポンダの共振回路１３０の各々のうちで、ビートが生じるが、この理由は両者の周波数がわずかに異なっているからにすぎないからである。このような破壊的な妨害（すなわち、一方のトランスポンダ１２の共振回路１３０における信号が、他方のトランスポンダ１２ａからの結合信号と１８０度位相がずれるような妨害）により、バーストエンド部検出器１４２はタイマー１８４をリセットする。タイマー１８４をリセットすると、応答のための新しい１２８ビットのウィンドーがオープンする。このことは、各トランスポンダ１２、１２ａ内で連続的に生じる。従って、共振回路１３０内の信号振動エネルギーが２０ｍｓ後に減衰する代りに、自然の振動が通常の寄生ダンピング効果によって減衰し得る。実施例では、この新しい時間は約４０ｍｓである。
【００３４】
別のタイプのトランスポンダがあるかどうか、すなわち好ましいトランスポンダ１２に隣接する好ましい実施例として本明細書に述べたタイプのトランスポンダでないトランスポンダがあるかどうかを判断できる。かかるケースでは、他のトランスポンダは損失が多い（すなわち低いＱ値で作動し、好ましいトランスポンダ１２からの機能の間でより多くのエネルギーを消費する）ので、トランスポンダは自己の振動からより多くのエネルギーを隣接するトランスポンダへ送り、隣接するトランスポンダよりも早く放電する。従って実施例ではトランスポンダは４０ｍｓでなく、約３０ｍｓで放電できる。いずれの場合にせよ、放電時間は２０ｍｓよりも長く、振動は通常の質問サイクルの間に減衰する。
【００３５】
以上で数個の好ましい実施例について説明したが、本発明の範囲は特許請求の範囲にあり、上記記載の実施例と異なる実施例をも含むと解すべきである。
【００３６】
例えば、マイクロコンピュータはメモリを必要とするものであるが、マイクロプロセッサはメモリを必要としないものであることを意味するように、ある文脈ではマイクロコンピュータが用いられている。本明細書では、かかる用語が同義語であり、均等物を意味するような用語の使用となっている。フレーズすなわち処理回路または制御回路は、ＡＳＩＣ（特殊用途集積回路）、ＰＡＬ（プログラマブルアレイロジック）、ＰＬＡ（プログラマブルロジックアレイ）、デコーダ、メモリ、ソフトウェアに基づかないプロセッサまたは他の回路、または任意の種類のアーキテクチャのマイクロプロセッサおよびマイクロコンピュータのデジタルコンピュータ、またはそれらの組み合わせを含む。メモリデバイスはＳＲＡＭ（スタティックランダムアクセスメモリ）、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、疑似スタティックＲＡＭ、ラッチ、ＥＥＰＲＯＭ（電気的に消去可能なプログラマブルリードオンリーメモリ）、ＥＰＲＯＭ（消去可能なプログラマブルリードオンリーメモリ）、レジスターまたは当業者に知られた他のメモリデバイスを含む。これらを含む用語は、本発明の解釈に際し限定的なものではないと解釈すべきである。
【００３７】
フルデュプレックス（全二重）トランスポンダ構造または半デュプレックス（半二重）構造に構成することも可能である。周波数シフトキーイング（ＦＳＫ）変調法は、可能なデータ変調法と考えられるが、これのみならず、パルスポーズ変調、振幅シフトキーイング（ＡＳＫ）、直交ＡＭ（ＱＡＭ）変調、直交位相シフトキーイング（ＱＰＳＫ）またはその他の変調法も可能である。異なるタイプのマルチプレクシング、例えば時間または周波数変調のクロス信号インターフェアレンスを防止するのに実行できる。ディスクリート部品またはシリコン、ヒ化ガリウムまたは他の電子材料ファミリーで構成した完全集積回路で構成することも可能なだけでなく、光をベースにした、または他の技術をベースにした形態で構成することも可能である。また、本発明の種々の実施例は、ハードウェア、ソフトウェアまたはマイクロコード化されたハードウェアを使用できるし、またはこれらで具体化できると解すべきである。
【００３８】
以上で、図示した実施例を参照して本発明について説明したが、この説明は限定的なものと解すべきでない。この説明を参照すれば、当業者には、図示した実施例の種々の変形例およびその組み合わせのみならず、本発明のその他の実施例について考えつくことができよう。従って、添付した特許請求の範囲はかかる変形例または実施例を含むものである。
【００３９】
以上の説明に関し、更に以下の項を開示する。
（１）ａ）質問器からＲＦ質問パルスを送り、
ｂ）前記ＲＦ質問パルスを第１および第２トランスポンダにより受信し、
ｃ）前記ＲＦ質問パルスを終了させ、
ｄ）前記第１トランスポンダで前記ＲＦ質問パルスの終了を検出し、
ｅ）前記第１トランスポンダで所定の期間を有するＲＦ応答を初期化し、
ｆ）前記第１トランスポンダで前記第２トランスポンダからのＲＦ信号を検出し、
ｇ）前記第２トランスポンダからの前記ＲＦ信号の検出時に、前記第１トランスポンダにおける前記ＲＦ応答の期間を変更することを備えた、リモートトランスポンダに質問する方法。
【００４０】
（２）前記質問器により前記ＲＦ応答を受信する工程およびそのＲＦ応答の期間を分析し、前記第１および第２トランスポンダの双方が前記質問器の近くにあるかどうかを判断する工程を更に備えた、第１項記載の方法。
（３）前記第１および第２トランスポンダの一方を前記質問器により選択的にアドレス指定する工程を更に含む、第２項記載の方法。
（４）前記第１トランスポンダは半デュプレックストランスポンダである、第１項記載の方法。
（５）前記第２トランスポンダは半デュプレックストランスポンダである、第１項記載の方法。
【００４１】
（６）前記第２トランスポンダは全デュプレックストランスポンダである、第１項記載の方法。
（７）前記第１トランスポンダは前記ＲＦ質問パルスを受信し、前記ＲＦ質問パルスに応答して、発振を行うための共振回路を有する第１項記載の方法。
（８）前記第２トランスポンダからの前記ＲＦ信号を前記第１トランスポンダ内で検出することは、前記第１トランスポンダの共振回路内で生じた前記発振と前記第２トランスポンダからのＲＦ信号との破壊的な干渉を検出することにより行われる第７項記載の方法。
（９）前記期間は、前記共振回路における発振の所定回数をカウントするカウンターにより選択される第１項記載の方法。
【００４２】
（１０）ａ）質問器からＲＦ質問パルスを送り、
ｂ）前記質問器の近くに第１および第２トランスポンダ（前記第１および第２トランスポンダの各々はコイルとコンデンサとの並列回路を含む共振回路を有する）を設け、
ｃ）前記ＲＦ質問パルスを前記トランスポンダの各々のコイルにより受信し、
ｄ）前記ＲＦ質問パルスから前記共振回路への信号エネルギーの結合により生じた発振を、前記トランスポンダの各々の前記共振回路内で発生させ、
ｅ）前記質問器からのＲＦ質問パルスを終了させ、
ｆ）前記第１トランスポンダ内で前記ＲＦ質問パルスの終了を検出し、
ｇ）前記第１トランスポンダ内で所定期間を有するＲＦ応答を初期化し、
ｈ）前記第１トランスポンダの共振回路に生じた前記発振と前記第２トランスポンダからのＲＦ信号との破壊的な干渉を検出し、
ｉ）前記第１トランスポンダ内で前記ＲＦ応答の期間を変更し、
ｊ）前記質問器により前記ＲＦ応答を受信し、そのＲＦ応答の期間を分析して前記第１および第２トランスポンダが前記質問器の近くにあるかどうかを判断する諸工程を備えた、リモートトランスポンダを質問するための方法。
【００４３】
（１１）ａ）ＲＦ質問パルスを送信し、かつＲＦ応答を受信するよう作動できる質問器と、
ｂ）前記質問器に接近する第１および第２トランスポンダであって、少なくとも前記第１トランスポンダは前記質問器からの前記ＲＦ質問パルスを受信し、前記ＲＦ質問パルス内の信号エネルギーにより発振するよう作動できる共振回路を有する）と、
ｃ）ＲＦ質問パルスのエンド部を受信するよう、前記共振回路と電気的に結合したトランスポンダのバーストのエンド部検出器と、
ｄ）前記ＲＦ質問器にＲＦ応答を送信するための前記バーストエンド部検出器と電気的に結合したトランスポンダの送信機と、
ｅ）前記トランスポンダからの応答メッセージが完了したことを判断し、前記送信機を不能にするためのトランスポンダのカウンターと、
ｆ）隣接するトランスポンダからの応答を検出し、前記トランスポンダのカウンターをリセットするよう、前記トランスポンダに設けられた応答信号検出器とを備えた、リモートトランスポンダを質問するための装置。
【００４４】
（１２）前記トランスポンダのバーストエンド部検出器および前記トランスポンダの送信機は、これらを制御するための介入制御回路を有する第１１項記載の装置。
（１３）前記質問器は前記ＲＦ応答を受信するためのアンテナを有する第１１項記載の装置。
（１４）前記質問器は前記トランスポンダから戻された有効データを検出するための前記アンテナと電気的に結合した読み出し回路を更に含む第１３項記載の装置。
【００４５】
（１５）前記質問器は前記第１トランスポンダからの前記ＲＦ応答の期間を測定するための前記アンテナと電気的に結合したタイマー回路を更に含む第１４項記載のトランスポンダ。
（１６）前記質問器は前記読み出し回路および前記タイマー回路と電気的に結合したデコーダを更に含む第１５項記載のトランスポンダ。
【００４６】
（１７）質問器からのＲＦ質問パルスが２つ以上のトランスポンダにより受信されたかどうかを判断するための質問器であって、          ａ）トランスポンダにＲＦ質問パルスを送信するための送信アンテナと、
ｂ）前記トランスポンダのうちの少なくとも一つからのＲＦ応答を受信するための受信アンテナと、
ｃ）前記受信アンテナと電気的に結合し、前記ＲＦ応答からデータ信号を抽出するよう作動できる読み出し回路と、
ｄ）前記受信アンテナと電気的に結合し、前記ＲＦ応答の期間を測定するよう作動できるタイマーと、
ｅ）前記読み出し回路および前記タイマーと電気的に結合し、他のトランスポンダと干渉することなく、単一のトランスポンダから有効な応答を受信したかどうかを前記読み出し回路および前記タイマーから受信した信号を解釈するように作動できるデコーダとを備えた質問器。
（１８）前記送信アンテナは前記受信アンテナと同一アンテナである第１７項記載の質問器。
【００４７】
（１９）リモートトランスポンダを質問する方法は、質問器（１０）からＲＦ質問パルスを送り、第１および第２トランスポンダ（１２、１２ａ）によりＲＦ質問パルスを受信し、トランスポンダ（１２、１２ａ）の各々の共振回路（１３０）内で振動を生じさせる工程を有する。前記振動はＲＦ質問パルスから共振回路（１３０）への信号エネルギーの結合によって生じる。ＲＦ質問パルスが終了すると、第１トランスポンダ（１２）はパルスの終了を検出し、所定の期間を有する第１ＲＦ応答を初期化する。第１トランスポンダ（１２）では、第２トランスポンダ（１２ａ）からの第２ＲＦ応答も検出するが、この第１トランスポンダの応答は第２ＲＦ応答に影響される。隣接するトランスポンダにより影響された応答と影響されない応答に対する第１トランスポンダ（１２）における応答時間差は、質問器内で検出できるので、質問器はこれが受信したＲＦ応答が一致しない場合を検出できる。
【００４８】
関連特許の参照
下記の本願出願人を譲渡人とする米国特許および特許出願を参考例として援用する。
0003586294.tif 000002
【図面の簡単な説明】
【図１】好ましい質問器およびベースユニットのブロック回路図。
【図２】好ましいトランスポンダのブロック回路図。
【図３】最も顕著な特徴を示す好ましい装置のより一般的なブロック図。
【図４】近接したトランスポンダからの影響がない通常のトランスポンダと、非常に近接した他のトランスポンダに対するトランスポンダとに応じたアンテナ信号の信号波形図。
【符号の説明】
１０    質問器
１２    第１トランスポンダ
１２ａ  第２トランスポンダ
１３０  共振回路
【図１】
0003586294.tif 000003
【図２】
0003586294.tif 000004
【図３】
0003586294.tif 000005
【図４】
0003586294.tif 000006