【手続補正書】
【提出日】平成29年3月14日(2017.3.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
対数増幅器であって、
増幅器入力で入力信号を受け取り、入力信号を発振し、および、増幅器出力で第１の出力信号を生成するように構成された増幅器回路であって、入力信号が検出される変調信号と電気ノイズを含む、増幅器回路、
増幅器出力と増幅器入力に連結され、入力信号と第１の出力信号との間で１８０度の位相シフトを確立するように構成されたフィードバック回路であって、入力信号の発振を維持するように構成された単一のコンデンサを含む、フィードバック回路、
増幅器出力に接続され、および、増幅器回路を中心周波数でまたはその付近で共振させるように構成された並列共振回路、
増幅器入力に接続され、および、あらかじめ決められた閾値の電圧が検出されるたびに入力信号の発振を周期的に終了させるように構成されたコントローラ回路であって、反復周波数を有する第２の出力信号を生成するように構成された低域通過フィルタを含むコントローラ回路、
を含む、対数増幅器。
【請求項２】
変調信号は振幅変調または位相変調され、第１の出力信号は周波数領域でほぼ釣鐘状であり、変調信号は、入力信号の１つの周波数が釣鐘状の中心に調整されるときに復調される、請求項１に記載の対数増幅器。
【請求項３】
コントローラ回路はＲＣ回路を含み、低域通過フィルタは、ＲＣ回路と、増幅器入力とＲＣ回路との間で連結されたダイオードの組み合わせである、請求項１に記載の対数増幅器。
【請求項４】
コントローラ回路はＲＣ回路を含み、低域通過フィルタは、ＲＣ回路と、増幅器入力とＲＣ回路の間で連結されたインダクタの組み合わせである、請求項１に記載の対数増幅器。
【請求項５】
増幅器入力に連結されたバイアスをさらに含む、請求項１に記載の対数増幅器。
【請求項６】
バイアスは増幅器回路を温度補償するように構成される、請求項５に記載の対数増幅器。
【請求項７】
バイアスは温度補償された定電流給電である、請求項５に記載の対数増幅器。
【請求項８】
増幅器出力に連結され、および、ＲＦ周波数コンポーネントが取り除かれた後の任意の変調を含む入力信号のエンベロープの実質的に再生成されたタイムサンプリングされたコピーである第３の出力信号を生成するように構成された低域通過フィルタをさらに含む、請求項１に記載の対数増幅器。
【請求項９】
（１）増幅器入力に連結された温度制御されたバイアスをさらに含むか、
（２）増幅器出力と低域通過フィルタとの間で連結された整合回路をさらに含むか、
（３）低域通過フィルタの出力に連結されたアンチエイリアシングフィルタとアナログ−デジタル変換器をさらに含むか、
（４）低域通過フィルタの出力に連結された周波数−電圧変換器、アンチエイリアシングフィルタ、およびアナログ−デジタル変換器をさらに含むか、
（５）低域通過フィルタの出力に連結されたデジタルシェーパ、周波数計、および計数回路をさらに含むか
のいずれかである、請求項８に記載の対数増幅器。
【請求項１０】
低域通過フィルタの入力に連結された１つ以上の整合回路をさらに含む、請求項１に記載の対数増幅器。
【請求項１１】
増幅器入力に連結された、または１つ以上の整合回路間で連結されたアイソレータをさらに含む、請求項１０に記載の対数増幅器。
【請求項１２】
増幅器出力または増幅器入力に連結され、および、第３の出力信号を生成するように構成されたマッチングネットワークと低域通過フィルタをさらに含む、請求項１１に記載の対数増幅器。
【請求項１３】
並列共振回路に連結され、および、第３の出力信号を生成するように構成されたマッチングネットワークと低域通過フィルタをさらに含む、請求項１１に記載の対数増幅器。
【請求項１４】
低域通過フィルタに連結され、第２の出力信号を生成するように構成されたマッチングネットワークをさらに含む、請求項１１に記載の対数増幅器。
【請求項１５】
振幅復調器であって、
対数増幅器検出器（ＬＤＡ）回路と、
ＬＤＡ回路に連結され、ＬＤＡ回路の中心周波数を基準周波数へロックするように構成された位相ロックループ（ＰＬＬ）回路を備え、
ＬＤＡ回路は、
増幅器入力で入力信号を受け取り、入力信号を発振し、増幅器出力で第１の出力信号を生成するように構成された増幅器回路であって、入力信号が検出される変調信号と電気ノイズを含む、増幅器回路、
増幅器入力の入力に連結された１つ以上の整合回路、
増幅器入力に連結された、または１つ以上の整合回路の間で連結されたアイソレータ、
増幅器出力と増幅器入力に連結され、入力信号と第１の出力信号の間の１８０度の移相シフトを確立するように構成されたフィードバック回路であって、入力信号の発振を維持するように構成された単一のコンデンサを含むフィードバック回路、
増幅器出力に接続され、増幅器回路を中心周波数でまたはその付近で共振させるように構成された並列共振回路、および、
増幅器入力に接続され、および、あらかじめ決められた閾値の電圧が検出されるたびに入力信号の発振を周期的に終了させるように構成されたコントローラ回路であって、反復周波数を有する第２の出力信号を生成するように構成された低域通過フィルタを含むコントローラ回路、
を含む、振幅復調器。
【請求項１６】
ＬＤＡ回路は増幅器入力に連結された温度補償バイアスをさらに含む、請求項１５に記載の振幅復調器。
【請求項１７】
ＰＬＬ回路は、スイッチの制御装置に連結されたサンプラー、スイッチの第１の側に連結された比較器、およびスイッチの第２の側に連結された低域通過フィルタを含み、第１の出力信号または第２の出力信号はサンプラーに連結され、比較器が分離され、および、
クエンチングパルスが存在しないとき、スイッチは開いており、比較器が接続され、およびクエンチングパルスが存在しているとき、スイッチは閉じられ、スイッチにより低域通過フィルタはＰＬＬを温度補償されたバイアスの入力に連結することができ、比較器はＮで割られた増幅器出力によって供給され、Ｍで割られた基準周波数から供給される、請求項１６に記載の振幅復調器。
【請求項１８】
増幅器入力に連結され、入力信号を中間周波数に翻訳するように構成された、スーパーヘテロダインステージ、および、
増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、入力信号の発振を電圧給電するように構成され、および、ＰＬＬ出力で入力信号の位相情報を出力するように構成された、ＰＬＬ、
をさらに含む、請求項１に記載の対数増幅器。
【請求項１９】
ＰＬＬ出力に連結され、位相情報を直角位相情報に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）をさらに含む、請求項１８に記載の対数増幅器。
【請求項２０】
ヘテロダインステージと増幅器入力との間で連結された１以上の整合回路、および、
増幅器入力に連結された、または１以上の整合回路の間で連結されたアイソレータ、をさらに含む、請求項１８に記載の対数増幅器。
【請求項２１】
増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、入力信号の発振を電圧給電するように構成され、および、ＰＬＬ出力で入力信号の位相情報を出力するように構成された、ＰＬＬをさらに含む、請求項１に記載の対数増幅器。
【請求項２２】
ＰＬＬ出力に連結され、位相情報を直角位相情報に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）をさらに含む、請求項１８に記載の対数増幅器。
【請求項２３】
増幅器回路に連結された位相ロックループ（ＰＬＬ）であって、ＰＬＬ出力で入力信号のモジュールと位相の情報を出力するように構成された、ＰＬＬをさらに含む、請求項１に記載の対数増幅器。
【請求項２４】
ＰＬＬは入力信号の発振を電圧給電するように構成され、ＰＬＬは増幅器回路の第２の出力信号によって提供されるスイッチをさらに含む、請求項２３に記載の対数増幅器。
【請求項２５】
ＰＬＬは、
増幅器出力に連結されたフィードバックループ、および、
位相／周波数比較器であって、ＰＬＬ出力が連結されている位相／周波数比較器をさらに含む、請求項２３に記載の対数増幅器。