【手続補正書】
【提出日】平成29年8月21日(2017.8.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
コンピューティングデバイス上の動的言語ソフトウェアの処理速度を増大させるための方法であって、
動的ソフトウェア動作の第1のインスタンス用の第1のインラインキャッシュをプロセッサによって初期化するステップと、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成されたメモリ中に、前記第1のインラインキャッシュを格納するステップと、
コプロセッサ中で、前記動的ソフトウェア動作の第2のインスタンスを受信するステップと、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうかを、前記コプロセッサによって判断するステップと、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行するステップと、
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行した結果を前記プロセッサに戻すステップとを含む方法。
【請求項２】
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断するステップは、
前記動的ソフトウェア動作の前記第1のインスタンスに関連した第1のオブジェクト実装を、前記動的ソフトウェア動作の前記第2のインスタンスに関連した第2のオブジェクト実装と比較するステップと、
前記第1のオブジェクト実装と前記第2のオブジェクト実装が同じであるかどうか判断するステップとを含む、請求項1に記載の方法。
【請求項３】
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記初期化された第1のインラインキャッシュと置き換わるように構成された、前記第1のインラインキャッシュを含む、前記動的ソフトウェア動作の前記第2のインスタンス用の第2のインラインキャッシュを初期化するステップと、
前記第2のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に、前記第2のインラインキャッシュを格納するステップと、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記メモリからの前記第2のインラインキャッシュを使って、前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行するステップとをさらに含む、請求項1に記載の方法。
【請求項４】
前記第1のインラインキャッシュが前記動的ソフトウェア動作の前記第1のインスタンス用に存在するかどうか判断するステップをさらに含み、前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュを前記プロセッサによって初期化するステップは、前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュが存在しないと判断したことに応答して、前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュを前記プロセッサによって初期化するステップを含む、請求項1に記載の方法。
【請求項５】
前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュを前記プロセッサによって初期化するステップは、
前記動的ソフトウェア動作の前記第1のインスタンスに関する、オブジェクト実装のデータを識別するまで、前記動的ソフトウェア動作のための前記オブジェクト実装を横断するステップと、
前記動的ソフトウェア動作の前記第1のインスタンスの前記動的ソフトウェア動作を実行するステップと、
前記動的ソフトウェア動作の前記第1のインスタンスの結果を戻すステップとを含む、請求項1に記載の方法。
【請求項６】
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を、前記プロセッサに戻すステップは、前記結果を前記プロセッサに直接戻すステップを含む、請求項1に記載の方法。
【請求項７】
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すステップは、前記結果を、前記プロセッサおよび前記コプロセッサにとってアクセス可能なデータキャッシュを通して間接的に前記プロセッサに戻すステップを含む、請求項1に記載の方法。
【請求項８】
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に前記第1のインラインキャッシュを格納するステップは、プロセッサパイプラインに接続されたインラインキャッシュパイプライン上に配設された前記メモリにおいて、前記プロセッサパイプライン上に配設された前記プロセッサから前記第1のインラインキャッシュを受け取るステップを含み、
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサにおいて受信するステップは、前記プロセッサパイプラインに接続された前記インラインキャッシュパイプライン上に配設された前記コプロセッサにおいて、前記プロセッサパイプライン上に配設された前記プロセッサから前記動的ソフトウェア動作の前記第2のインスタンスを受信するステップを含み、
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すステップは、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を、前記インラインキャッシュパイプライン上に配設された前記コプロセッサから、前記インラインキャッシュパイプラインに接続された前記プロセッサパイプライン上に配設された前記プロセッサに送るステップを含む、請求項1に記載の方法。
【請求項９】
コンパイラによって、前記コプロセッサ用の実行可能動作を生成するステップと、
前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュをプロセッサによって初期化すること、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に前記第1のインラインキャッシュを格納すること、
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサ中で受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行すること、および
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すこと
を含む動作を実施するために、前記生成された実行可能動作を前記コプロセッサに実行させるよう前記プロセッサに命令するステップと
を含む、請求項1に記載の方法。
【請求項１０】
プロセッサと、
前記プロセッサに通信可能に接続された少なくとも1つのインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成されたメモリと、
前記プロセッサおよび前記メモリに通信可能に接続されたコプロセッサとを備えるコンピューティングデバイスであって、
前記プロセッサは、
動的ソフトウェア動作の第1のインスタンス用の第1のインラインキャッシュを初期化すること、および
前記第1のインラインキャッシュを前記メモリ中に格納することを含む動作を実施するためのプロセッサ実行可能命令を有して構成され、
前記コプロセッサは、
前記動的ソフトウェア動作の第2のインスタンスを受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行すること、および
前記動的ソフトウェア動作の前記第2のインスタンスを実行した結果を前記プロセッサに戻すことを含む動作を実施するためのプロセッサ実行可能命令を有して構成される、コンピューティングデバイス。
【請求項１１】
前記コプロセッサは、前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断することが、
前記動的ソフトウェア動作の前記第1のインスタンスに関連した第1のオブジェクト実装を、前記動的ソフトウェア動作の前記第2のインスタンスに関連した第2のオブジェクト実装と比較すること、および
前記第1のオブジェクト実装と前記第2のオブジェクト実装が同じであるかどうか判断することを含むような動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１２】
前記プロセッサは、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記初期化された第1のインラインキャッシュと置き換わるように構成された、前記第1のインラインキャッシュを含む、前記動的ソフトウェア動作の前記第2のインスタンス用の第2のインラインキャッシュを初期化すること、および
前記第2のインラインキャッシュを前記メモリ中に格納すること
を含む動作を実施するためのプロセッサ実行可能命令を有してさらに構成され、
前記コプロセッサは、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記メモリからの前記第2のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行することを含む動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１３】
前記コプロセッサは、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を前記プロセッサに戻すことが、前記結果を前記プロセッサに直接戻すことを含むような動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１４】
前記プロセッサおよび前記コプロセッサに通信可能に接続されたデータキャッシュをさらに備え、前記コプロセッサは、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を前記プロセッサに戻すことが、前記プロセッサおよび前記コプロセッサにとってアクセス可能な前記データキャッシュを通して間接的に、前記プロセッサに前記結果を戻すことを含むような動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１５】
前記プロセッサに通信可能に接続されたプロセッサパイプラインと、
前記プロセッサパイプライン、前記コプロセッサ、および前記メモリに通信可能に接続されたインラインキャッシュパイプラインとをさらに備え、
前記プロセッサは、
前記第1のインラインキャッシュを前記メモリ中に格納することが、前記プロセッサパイプラインおよび前記インラインキャッシュパイプラインを介して、前記第1のインラインキャッシュを前記プロセッサから前記メモリに送ることを含むような動作を実施するためのプロセッサ実行可能命令を有してさらに構成され、
前記コプロセッサは、
前記動的ソフトウェア動作の前記第2のインスタンスを受信することが、前記プロセッサからの前記動的ソフトウェア動作の前記第2のインスタンスを、前記プロセッサパイプラインおよび前記インラインキャッシュパイプラインを介して、配設された前記コプロセッサにおいて受信することを含み、
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すことが、前記インラインキャッシュパイプラインおよび前記プロセッサパイプラインを介して、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を前記コプロセッサから前記プロセッサに送ることを含むような動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１６】
前記プロセッサは、
コンパイラを使って、前記コプロセッサ用の実行可能動作を生成することと、
前記コプロセッサに、
前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュを初期化すること、
前記第1のインラインキャッシュを前記メモリ中に格納すること、
前記動的ソフトウェア動作の前記第2のインスタンスを受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行すること、および
前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を前記プロセッサに戻すこと
を含む動作を実施するために前記生成された実行可能動作を実行するよう命令することとを含む動作を実施するためのプロセッサ実行可能命令を有してさらに構成される、請求項10に記載のコンピューティングデバイス。
【請求項１７】
プロセッサおよびコプロセッサに動作を実施させるためのプロセッサ実行可能ソフトウェア命令を記憶した非一時的プロセッサ可読媒体であって、前記動作は、
動的ソフトウェア動作の第1のインスタンス用の第1のインラインキャッシュを前記プロセッサによって初期化すること、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成されたメモリ中に、前記第1のインラインキャッシュを格納すること、
前記コプロセッサ中で、前記動的ソフトウェア動作の第2のインスタンスを受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうかを、前記コプロセッサによって判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行すること、および
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行した結果をプロセッサに戻すことを含む、非一時的プロセッサ可読媒体。
【請求項１８】
前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記コプロセッサに、前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断することが、
前記動的ソフトウェア動作の前記第1のインスタンスに関連した第1のオブジェクト実装を、前記動的ソフトウェア動作の前記第2のインスタンスに関連した第2のオブジェクト実装と比較すること、および
前記第1のオブジェクト実装と前記第2のオブジェクト実装が同じであるかどうか判断することを含むような動作を実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項１９】
前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記コプロセッサに、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記初期化された第1のインラインキャッシュと置き換わるように構成された、前記第1のインラインキャッシュを含む、前記動的ソフトウェア動作の前記第2のインスタンス用の第2のインラインキャッシュを初期化すること、
前記第2のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に、前記第2のインラインキャッシュを格納すること、および
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記メモリからの前記第2のインラインキャッシュを使って、前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行すること
をさらに含む動作を実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項２０】
前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記コプロセッサに、前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を前記プロセッサに戻すことが、前記結果を前記プロセッサに直接戻すことを含むような動作を実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項２１】
前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記コプロセッサに、前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すことが、前記プロセッサおよび前記コプロセッサにとってアクセス可能なデータキャッシュを通して間接的に、前記プロセッサに前記結果を戻すことを含むような動作を実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項２２】
前記記憶されたプロセッサ実行可能ソフトウェア命令は、前記プロセッサおよび前記コプロセッサに、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に前記第1のインラインキャッシュを格納することが、プロセッサパイプラインに接続されたインラインキャッシュパイプライン上に配設された前記メモリにおいて、前記プロセッサパイプライン上に配設された前記プロセッサから前記第1のインラインキャッシュを受け取ることを含み、
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサにおいて受信することが、前記プロセッサパイプラインに接続された前記インラインキャッシュパイプライン上に配設された前記コプロセッサにおいて、前記プロセッサパイプライン上に配設された前記プロセッサから前記動的ソフトウェア動作の前記第2のインスタンスを受信することを含み、
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すことが、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を、前記インラインキャッシュパイプライン上に配設された前記コプロセッサから、前記インラインキャッシュパイプラインに接続された前記プロセッサパイプライン上に配設された前記プロセッサに送ることを含むような動作を実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項２３】
前記記憶されたプロセッサ実行可能ソフトウェア命令が、
コンパイラによって、前記コプロセッサ用の実行可能動作を生成することと、
前記プロセッサに
前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュをプロセッサによって初期化することを含むこと、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記メモリ中に前記第1のインラインキャッシュを格納すること、
前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサ中で受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記メモリからの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを前記コプロセッサによって実行すること、および
前記コプロセッサによって前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すこと
を含む動作を実施するために、前記生成された実行可能動作を前記コプロセッサに実行させるよう命令することと
をさらに含む動作を前記プロセッサおよびコプロセッサに実施させるように構成される、請求項17に記載の非一時的プロセッサ可読媒体。
【請求項２４】
動的ソフトウェア動作の第1のインスタンス用の第1のインラインキャッシュを初期化するための手段と、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記第1のインラインキャッシュを格納するための手段と、
前記動的ソフトウェア動作の第2のインスタンスを受信するための手段と、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断するための手段と、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記第1のインラインキャッシュを格納するための前記手段からの前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行するための手段と、
前記動的ソフトウェア動作の前記第2のインスタンスを実行した結果を戻すための手段とを備えるコンピューティングデバイス。
【請求項２５】
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断するための手段は、
前記動的ソフトウェア動作の前記第1のインスタンスに関連した第1のオブジェクト実装を、前記動的ソフトウェア動作の前記第2のインスタンスに関連した第2のオブジェクト実装と比較するための手段と、
前記第1のオブジェクト実装と前記第2のオブジェクト実装が同じであるかどうか判断するための手段とを備える、請求項24に記載のコンピューティングデバイス。
【請求項２６】
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記初期化された第1のインラインキャッシュと置き換わるように構成された、前記第1のインラインキャッシュを含む、前記動的ソフトウェア動作の前記第2のインスタンス用の第2のインラインキャッシュを初期化するための手段と、
前記第2のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された前記第2のインラインキャッシュを格納するための手段と、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが異なると判断したことに応答して、前記第2のインラインキャッシュを格納するための前記手段からの前記第2のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行するための手段とをさらに備える、請求項24に記載のコンピューティングデバイス。
【請求項２７】
前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すための手段は、前記結果をプロセッサに直接戻すための手段を備える、請求項24に記載のコンピューティングデバイス。
【請求項２８】
前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すための手段は、プロセッサおよびコプロセッサにとってアクセス可能なデータキャッシュを通して間接的に、前記プロセッサに前記結果を戻すための手段を備える、請求項24に記載のコンピューティングデバイス。
【請求項２９】
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるように構成された、前記第1のインラインキャッシュを格納するための手段は、プロセッサパイプライン上に配設されたプロセッサからの前記第1のインラインキャッシュを、前記プロセッサパイプラインに接続されたインラインキャッシュパイプライン上の、前記第1のインラインキャッシュを格納するための手段において受信するための手段を備え、
前記動的ソフトウェア動作の前記第2のインスタンスを受信するための手段は、前記プロセッサパイプライン上に配設された前記プロセッサからの、前記動的ソフトウェア動作の前記第2のインスタンスを、前記プロセッサパイプラインに接続された前記インラインキャッシュパイプライン上に配設された、前記動的ソフトウェア動作の前記第2のインスタンスを受信するための手段において受信するための手段を備え、
前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すための手段は、前記インラインキャッシュパイプライン上に配設された、前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を、前記インラインキャッシュパイプラインに接続された前記プロセッサパイプライン上に配設された前記プロセッサに送るための手段を備える、請求項24に記載のコンピューティングデバイス。
【請求項３０】
コンパイラによって実行可能動作を生成するための手段と、
前記動的ソフトウェア動作の前記第1のインスタンス用の前記第1のインラインキャッシュを初期化すること、
前記第1のインラインキャッシュの格納および取出しのための高速アクセスを与えるための前記第1のインラインキャッシュを格納すること、
前記動的ソフトウェア動作の前記第2のインスタンスを受信すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じかどうか判断すること、
前記動的ソフトウェア動作の前記第1のインスタンスと前記動的ソフトウェア動作の前記第2のインスタンスが同じであると判断したことに応答して、前記第1のインラインキャッシュを使って、前記動的ソフトウェア動作の前記第2のインスタンスを実行すること、および
前記動的ソフトウェア動作の前記第2のインスタンスを実行した前記結果を戻すこと
を含む動作を、前記生成された実行可能動作を実行するための手段に、実施させるよう命令するための手段と
をさらに備える、請求項24に記載のコンピューティングデバイス。