(57)【特許請求の範囲】
【請求項１】
集積回路素子内部において、ＩＩＬインバータとコンデンサとを備え、ＩＩＬインバータの入力端子にコンデンサを接続し、それによって電源投入時のＩＩＬインバータの出力端子からパルスを出力させるように構成し、ＩＩＬインバータがインジェクタトランジスタとＩＩＬトランジスタからなり、インジェクタトランジスタからのインジェクタ電流がＩＩＬトランジスタのベースと前記コンデンサとに供給され、ＩＩＬトランジスタのベースとコレクターとがそれぞれ前記入力端子及び出力端子を構成し、前記コンデンサに供給される一部のインジェクタ電流を、前記入力端子の電位が閾値に達する迄引き抜く調整回路を有し、前記調整回路は、前記入力端子の電位が閾値に達すると、前記インジェクタ電流の引き抜きを停止し、ＩＩＬインバータが動作してパルスを発生するようにしたＩＩＬリセット回路。
【請求項２】
前記のＩＩＬインバータが１つの入力端子と複数の出力端子を有する第１のＩＩＬインバータからなり、前記調整回路が１つの入力端子と複数の出力端子を有する第２のＩＩＬインバータからなり、第１および第２のＩＩＬインバータの各々は、各ベースが前記入力端子に共通接続され各コレクターが各出力端子に接続される複数のＩＩＬトランジスタと、前記各ベースにインジェクタ電流を供給する１つのインジェクタトランジスタとを備え、第１のＩＩＬインバータの出力端子のうち一部が第２のＩＩＬインバータの入力端子に、第２のＩＩＬインバータの出力端子の少なくとも１つが第１のＩＩＬインバータの入力端子にそれぞれ接続され、かつ、第２のＩＩＬインバータの出力端子の残りが第２のＩＩＬインバータの入力端子に接続されてなり、第１及び第２のＩＩＬインバータのインジェクタトランジスタがカレントミラーを構成する、請求項１記載のＩＩＬリセット回路。
【請求項３】
第２のＩＩＬインバータの複数の出力端子の内、ｎ個が第１のＩＩＬインバータの入力端子に、残りｍ個が第２のＩＩＬインバータの入力端子にそれぞれ接続され、ｎ：ｍの比を変化させることにより前記コンデンサへ供給されるインジェクタ電流を制御する請求項４記載のＩＩＬリセット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子機器に対して電源投入直後の初期状態を安定に保持し、初期動作を確実なものにする目的で使用されるＩＩＬ（Integrated Injection Logic）リセット回路に関するものである。
【０００２】
【従来の技術】
従来のリセット回路の１つとして図５に示すような構成のものが知られている。図５において電源から電圧ＶCCがスイッチＳを介して投入されると、抵抗５０３を介してコンデンサＣ５に電流が流れ、コンデンサＣ５が充電されることによってトランジスタ５０２のベース電圧が上昇しはじめ、その電圧がしきい値電圧を超えるとトランジスタ５０２はＯＮする。電源投入後からリセット解除までの初期状態ではトランジスタ５０２は遮断状態でインバータ５０１の出力側は導通、つまりＬ出力となりフリップフロップ回路５０６はリセット状態となっている。電源投入後、コンデンサＣ５に蓄積された電荷により上昇したベース電圧がトランジスタ５０２のしきい値電圧を上回ると同時にトランジスタ５０２は導通し、インバータ５０１の出力が遮断状態、つまりＨ出力となりフリップフロップ回路５０６のリセットは解除され待機状態となる。このようにコンデンサＣ５へ充電する時間を利用してリセット時間を決めているので、この時間をフリップフロップ回路５０６が動作しはじめるよりも十分長く設定すれば電源投入後に初期状態を安定に保持することが可能となる。
【０００３】
一方、他の従来のリセット回路としては図６に示すものが知られている（例えば、公開昭６１−２０８９２１号公報参照）。図６においてインバータ６０７の出力がフリップフロップ回路６１４に接続されている基本構成に加え、抵抗６０８，６０９，６１２とトランジスタ６０４，６０５が付加されている。この構成により、リセット解除信号の出力されるしきい値電圧レベルは電源電圧Ｖccが抵抗６０８，６０９，６１２で分圧された値に対して設定されており、電源の立ち上がりに要する時間を利用してリセットパルスを発生させ、コンデンサを必要としない回路構成とし、リセット回路を単一集積回路内に形成するようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のこのようなリセット回路には以下のような問題点が挙げられる。図５のリセット回路では、リセットおよびリセット解除を決定するしきい値電圧付近において、リセットパルスが回路の外部もしくは内部で発生した雑音によってばたつく恐れがある。さらに、必要なコンデンサ容量が大きいためコンデンサＣ５を外部に付属部品として接続しなければならない。従って、その外部接続用の外部端子から外部雑音の影響を受けやすい。また、集積回路内と外付け部品とではＧＮＤ間に抵抗が存在して、回路動作あるいは外部雑音によりＧＮＤレベルに差が生じるため、誤ったリセットパルスを発生させる恐れがある。さらに、電源投入時に電源電圧の立ち上がりが極端に遅い場合には、フリップフロップ回路の動作電圧に達する前にコンデンサの充電が完了し、リセットパルス信号が発生しないという問題があった。
【０００５】
さらに、図６のリセット回路では、リセット時間は電源の立ち上がり時間を利用しているため、電源投入時に電源電圧が動作電圧に達するまでの時間が極端に短い場合、トランジスタ６０５が瞬時に飽和し、リセット信号が出力される前にリセット解除されるため、有効なリセットパルスが発生しないという問題があった。
【０００６】
【課題を解決するための手段】
この発明は集積回路素子内部において、ＩＩＬインバータとコンデンサとを備え、ＩＩＬインバータの入力端子にコンデンサを接続し、それによって電源投入時のＩＩＬインバータの出力端子からパルスを出力させるように構成し、ＩＩＬインバータがインジェクタトランジスタとＩＩＬトランジスタからなり、インジェクタトランジスタからのインジェクタ電流がＩＩＬトランジスタのベースと前記コンデンサとに供給され、ＩＩＬトランジスタのベースとコレクターがそれぞれ前記入力端子及び出力端子を構成し、前記コンデンサに供給される一部のインジェクタ電流を、前記入力端子の電位が閾値に達する迄引き抜く調整回路を有し、前記調整回路は、前記入力端子の電位が閾値に達すると、前記インジェクタ電流の引き抜きを停止し、ＩＩＬインバータが動作してパルスを発生するようにしたＩＩＬリセット回路を提供するものである。
【０００７】
【発明の実施の形態】
この発明は、ＩＬＬ回路で使用されている定電流源（インジェクタ電流）をコンデンサの充電に使用することにより、
（１）電源電圧の立ち上がり時間に依存しないリセットパルスの発生を実現し、
（２）リセットを解除するまでの初期状態でのコンデンサへの充電電流を小さくして、コンデンサ容量を小さくしてコンデンサを含めたリセット回路を単一集積回路内に構成し、
（３）コンデンサとＩＬＬ回路のＧＮＤを集積回路内のごく近傍で接続してＧＮＤ間の抵抗を下げて外来ノイズの影響を押さえ、
（４）リセット解除時にて電流シュミット動作（リセット解除前はコンデンサへの充電電流が小さいがリセット解除後には大きくなる動作）をするよう回路を構成することで安定したリセットパルスを発生する、
リセット回路を実現するものである。
【０００８】
この発明のリセット回路は、前記コンデンサへ供給される充電電流を調整する調整回路をさらに備えてもよい。また、前記ＩＩＬインバータが動作してリセットパルスを発生すると同時に、前記インジェクタ電流を調整する調整回路を停止させる停止手段をさらに備えてもよい。それによって、コンデンサへの充電電流を最小限に調整することが可能となると共に、リセット解除後の充電電流を増大させることが可能になる。
【０００９】
この発明は、前記のＩＩＬインバータが複数の出力端子を有する第１のＩＩＬインバータからなり、前記調整回路が複数の出力端子を有する第２のＩＩＬインバータからなり、第１のＩＩＬインバータの出力端子の１つが第２のＩＩＬインバータの入力端子に、第２のＩＩＬインバータの出力端子の少なくとも１つが第１のＩＩＬインバータの入力端子にそれぞれ接続され、かつ、第２のＩＩＬインバータの出力端子の残りが第２のＩＩＬインバータの入力端子に接続されることが好ましい。このように第２のＩＩＬインバータを用いることにより、前記調整回路と前記停止手段が構成される。
【００１０】
この発明は、第２のＩＩＬインバータの複数の出力端子の内、ｎ個が第１のＩＩＬインバータの入力端子に、残りｍ個が第２のＩＩＬインバータの入力端子にそれぞれ接続され、ｎ：ｍの比を変化させることにより前記コンデンサへ供給されるインジェクタ電流を制御してもよい。
【００１１】
次にこの発明に用いるＩＩＬインバータの基本構成を図４に示す。
図４はＩＬＬ回路で構成されたインバータのトランジスタ構成の例を示すが、よく知られているように、これはインジェクタトランジスタ４０４とＩＬＬトランジスタ４０１，４０２の組み合わせで構成される。インジェクタトランジスタ４０４のベースがＧＮＤに接続されており、そのエミッタ・コレクタ間にインジェクタ電流（定電流）が流れる。インジェクタトランジスタ４０４のコレクタとＩＬＬトランジスタ４０１，４０２のベースは入力端子４０５に接続され、ＩＬＬトランジスタ４０１，４０２のコレクタはそれぞれ出力端子４０６、出力端子４０７に接続されている。
そして、インジェクタトランジスタ４０４のエミッタ・コレクタ間に流れるインジェクタ電流は、ＩＬＬトランジスタ４０１，４０２のベースへ供給される。
【００１２】
入力端子４０５の電圧がＬｏｗの時、インジェクタ電流は入力端子側に流れてＩＬＬトランジスタ４０１，４０２の出力は遮断状態となり、出力端子４０６，４０７はＨｉｇｈとなる。一方、入力端子４０５の電圧がＨｉｇｈの時、インジェクタ電流はトランジスタ４０１，４０２のベースへ流れてＩＬＬトランジスタ４０１，４０２の出力は導通状態となり出力端子はＬｏｗとなる。つまり、インバータ動作を入力ＬｏｗレベルでＨ出力（遮断状態）、入力ＨｉｇｈレベルでＬ出力（導通状態）とすることで実現している。
【００１３】
図４は出力端子が２つの端子４０６，４０７からなる場合の例を示しているが、同様に複数のＩＩＬトランジスタを接続することにより複数の出力端子を有するインバータを容易に構成することができる。
上記のＩＩＬインバータを組み合わせる事により次のようにカレントミラーが構成できる。
【００１４】
図７にはこの発明で用いる第２のＩＩＬインバータとして、複数の出力の一部を自身の入力に接続したインバータ１０２ａを示している。このインバータをＩＩＬ回路で構成すると図８に示す回路構成となる。図８においては、ＩＩＬトランジスタ８０２のベース・コレクタとインジェクタトランジスタ８０４のコレクタとが接続されているので、常にコレクタ・エミッタ間にインジェクタ電流と同量の電流Ｉ82が流れる。また、ＩＩＬトランジスタ８０２のベース・コレクタにはＩＩＬトランジスタ８０１のベースも接続されており、ＩＩＬトランジスタ８０１と８０２のトランジスタサイズが等しければＩＩＬトランジスタ８０１のコレクタ−エミッタ間にもインジェクタ電流と同量の電流Ｉ81が流れる。この回路構成ではＩＩＬトランジスタ８０２には常にインジェクタ電流と同量の電流Ｉ82が流れており、この電流を基準に、ＩＩＬトランジスタ８０１のコレクタ・エミッタ間電流Ｉ81を決定している。そこで出力側の電流Ｉ81を任意に設定するために、出力側に複数のＩＩＬトランジスタを接続することにより、各ＩＩＬトランジスタには等しい電流が流れる。しかし、ＩＩＬトランジスタのトランジスタサイズがそれぞれ異なる場合はその相対的なトランジスタサイズの比に対応した電流が流れることになる。
【００１５】
よって、図８において出力端子での電流Ｉ82を以下の式のように選ぶ事が出来る。
Ｉ81＝Ｉ82×ｎ／ｍ
ｎ／ｍ：トランジスタサイズの比
（トランジスタ８０１のサイズ／トランジスタ８０２のサイズ、
同じサイズのトランジスタを使用する場合はトランジスタの
個数の比）
Ｉ82＝Ｉinj 
Ｉinj ：インジェクタ電流
つまり、この構成のインバータを他の定電流源に付加することでそのインバータの定電流源を変更することなく電流値の異なる定電流を作り出すことが可能である。
【００１６】
次に、この発明のＩＩＬリセット回路について説明する。
図１はこの発明の構成を示す論理回路図である。
図１は、リセットパルスを発生させるためのインバータ１０１，１０２とコンデンサーＣ１とからなるリセット回路と、そのリセットパルスを必要とするＩＩＬ回路素子としてのフリップフロップ１０４を示している。図１ではフリップフロップ１０４はそのリセット端子ＲがＨの時にリセットされる素子を用いている。リセットパルスを必要とするＩＩＬ回路素子のリセット端子ＲがＬｏｗの時リセットされる素子であってもそのリセット端子とこの発明のリセット回路の出力の間にインバータを接続し論理を反転させることで容易に対応できることは言うまでもない。
【００１７】
図２は図１の論理回路構成をトランジスタ構成で示したものである。以後、図２を用いてこの発明のリセット回路の説明を行う。
リセット回路の動作は全てインジェクタ電流を基に動作する構成となっている。電源を投入するとインジェクタ電流が流れ、リセット回路とフリップフロップ１０４が同時に動作を開始し、フリップフロップ１０４は動作開始と同時にリセット状態となる。もちろん、リセット時間を規定するコンデンサＣ１への充電電流もインジェクタ電流を使用しており、同時にコンデンサＣ１への充電も開始される。またリセット解除までの時間（リセットパルス幅）は定電流源２０３により供給されたインジェクタ電流によるコンデンサＣ１への充電時間で決定される。そのため、リセットパルス幅はの電源電圧ＶCCに依存することがない。
【００１８】
コンデンサＣ１への初期（リセット時）の充電電流ＩC2は、ＩＩＬトランジスタＱ３によって電流Ｉinj1からＩdr3 が引き抜かれ、さらに電流Ｉdr3 はＩＩＬトランジスタＱ３とＩＩＬトランジスタＱ４とのトランジスタサイズの比によって任意に与えることが可能で、コンデンサＣ１への電流供給量ＩC2を任意に設定できるため、コンデンサＣ１の容量を小さくでき、集積回路への組み込みも可能である。
【００１９】
図９に引抜き電流Ｉdr3 の設定を変えた論理回路例を示すが、これは図１のインバータ１０２を図７のインバータ１０２ａに置き換えたものである。
従来外部付属部品として接続していたコンデンサを、回路内に組み込む利点は大きい。コンデンサを外部接続にすると回路内のＧＮＤレベルと回路外のＧＮＤレベル間には配線抵抗等の影響により必然的に差が生じ、ＧＮＤレベルが変動し易いという問題点がある。しかしリセット回路内に一体的に組み込めば、外部接続の場合に比べて回路内のＧＮＤ間での抵抗は非常に小さくなり、回路の構成素子（トランジスタ、コンデンサ等）間のＧＮＤレベル差も極めて小さくなる。よってＧＮＤレベルの変動という問題点は大きく改善される。
【００２０】
図３は図２の回路を平面パターンで表現したレイアウト図であり、コンデンサの容量を小さくするだけでなく、リセット回路全体もシンプルな構成で実現できるためパターン設計が容易で集積回路への組み込みに適している。
また、図２のリセット回路では、インバータ１０１とインバータ１０２の動作を反転して連動させると、初期充電時（リセット時）には、ＩＩＬトランジスタＱ３による引抜き電流Ｉdr3 があるため、コンデンサＣ１はしきい値レベルまで比較的低速で充電される。その後コンデンサＣ１の両端に発生した電位差がしきい値レベルに達するとインバータ１０１が導通し、インバータ１０２のＩＩＬトランジスタＱ３，Ｑ４ともに遮断状態となりＩＩＬトランジタＱ３による引抜き電流Ｉdr3 がなくなり、コンデンサＣ１への充電が加速する。このようにして電流シュミット動作が行われる。これにより、リセット回路は、例え小さな容量のコンデンサを用いても充分実効的なリセット時間（リセットパルス幅）を確保すると共に、リセットからリセット解除への切り替わり付近の不安定動作を避けることができる。さらに、リセット解除後の定常状態時においてもコンデンサＣ１は定電流源より供給されるインジェクタ電流によって常時安定的に充電されているため安定な動作が得られる。
【００２１】
また、図２のリセット回路において、インバータ１０２が無いと仮定した場合には、コンデンサＣ１へ供給される電流ＩC2は、インバータ１０１から供給されるインジェクタ電流Ｉinj1であるが、この発明ではインバータ１０２を設け、インバータ１０２のＩＩＬトランジスタＱ３による引抜き電流Ｉdr3 を設定したことにより、リセット時コンデンサＣ１への充電電流ＩC2は次式で与えられる。
【００２２】
ＩC2＝Ｉinj1−Ｉdr3           ……（１）
ＩＩＬトランジスタＱ３に流れる電流Ｉdr3 に注目する。いま、ＩＩＬトランジスタＱ４はベースとコレクタがＩＩＬトランジスタＱ３のベースとインジェクタトランジスタのコレクタに接続されており、ＩＩＬトランジスタＱ３とＩＩＬトランジスタＱ４のエミッタは共にＧＮＤに接続され、ＩＩＬトランジスタＱ４とＩＩＬトランジスタＱ３はカレントミラー回路を構成している。ＩＩＬトランジスタＱ４のコレクタ・エミッタ間にはインジェクタ電流Ｉinj2と同量の電流が流れており、ＩＩＬトランジスタＱ３とトランジスタＱ４のトランジスタサイズ比によって電流Ｉdr3 が決定される。よって、ＩＩＬトランジスタＱ３に対するＩＩＬトランジスタＱ４のトランジスタサイズをｎ倍（図２の回路では２倍、図９では引抜き電流Ｉdr3 決定のためトランジスタサイズを任意に選んだ際の論理回路例を図示している）とすると電流Ｉdr3 は次式で表わされる。
【００２３】
Ｉdr3 ＝Ｉinj2／ｎ            ……（２）
Ｉinj2：インバータ１０２のインジェクタ電流
インバータ１０１とインバータ１０２のインジェクタ電流Ｉinj1、Ｉinj2は、ＩＩＬ回路の基本構成からインジェクタトランジスタＱ６とインジェクタトランジスタＱ５とがカレントミラー構成となっているため、トランジスタサイズが同じであれば互いに等しいので、式（１）、（２）から充電電流ＩC2は、結局以下の式で表わされる。
【００２４】
ＩC2＝（１−１／ｎ）×Ｉinj             ……（３）
Ｉinj ：インジェクタ電流（＝Ｉinj1＝Ｉinj2）
充電電流ＩC2によるコンデンサＣ１への充電が進み、しきい値レベルを超えるとトランジスタＱ１、Ｑ２が導通状態となり、トランジスタＱ２のリセット出力はＬｏｗとなり、リセットは解除される。またトランジスタＱ１のコレクタに接続されているＩＩＬトランジスタＱ３、Ｑ４のベースがＬｏｗレベルになる（インバータ２０２が遮断状態となる）ため、引き抜き電流Ｉdr3 は流れなくなる。
【００２５】
よって、コンデンサＣ２への充電が進み電圧がしきい値レベルを超えた（リセット解除信号の出力状態）と同時にコンデンサＣ２への充電電流ＩC2は増加し充電が加速されるため、しきい値レベル付近での不安定動作は大きく低減される。初期状態（リセット時）の充電電流ＩC2は式（３）からも分かるとおり、ＩＩＬトランジスタＱ３、Ｑ４のトランジスタサイズ比（図９に図示）によって任意に選ぶことができる。
【００２６】
一方、リセット時間ｔはコンデンサＣ１と充電電流ＩC2の関係で決定され、以下のように表わされる。
ｔ＝ｃ×Ｖth／ＩC2            ……（４）
ｔ：リセット時間［ｓ］（しきい値レベルまで到達する時間）
ｃ：コンデンサＣ１のコンデンサ容量［Ｆ］
Ｖth：しきい値電圧＝０．７［Ｖ］
【００２７】
式（４）からも分かるとおり、従来からのＩＩＬで構成された回路ではＩC2が大きいため十分なリセット時間を得るためにコンデンサ容量ｃを大きく取る必要があり、コンデンサＣ１を回路内に組み込むことは困難であったが、この発明のＩＩＬリセット回路では任意に電流の設定が可能であるのでコンデンサ容量ｃを小さく設定することができる。コンデンサの容量を小さくすると、しきい値レベル付近での動作を慎重に検討する必要があるが、先に述べた理由により容量を小さく設定してもしきい値レベル付近の不安定動作は回避出来るため、コンデンサ容量に制限を受けない。このようなリセット回路はコンデンサを小さくできることに加えて図３のようにシンプルな構造で実現できるため集積回路への組み込みが容易である。  言うまでもなくこれまで述べてきたリセット回路によりリセットされるＩＩＬ回路素子は図１で示すフリップフロップ素子１０４に限るものではなく、初期リセットを必要とするＩＩＬ素子全てにおいて対応させることができるものである。
【００２８】
【発明の効果】
この発明によれば、リセット回路がＩＩＬインバータとコンデンサのみによって構成されコンデンサへの充電は定電流源からのインジェクタ電流によって行われるため、リセットパルスは電源電圧に依存せず、リセット解除のタイミングはコンデンサへの充電時間で決定するため確実にリセット信号が得られる。この発明のＩＩＬリセット回路ではコンデンサへの充電電流を任意に設定できるためコンデンサ容量を小さくすることができる。従って、コンデンサを回路内に組み込むことが容易であり、リセット回路自身のパターンも単純な構成で実現できるため集積度を高められるという経済的効果がある。更にコンデンサを集積回路内で実現できるので、ＩＩＬトランジスタとコンデンサとのＧＮＤ間の抵抗を非常に小さく押さえられ、ＧＮＤ間での電位差の揺れが押さえられる。それと同時に不要な外部端子を取り除くことができるのでその端子からの外来ノイズによる誤動作も避けられる。さらに、リセット解除信号出力直後にコンデンサへの充電が加速し、リセット解除時の安定動作が確保され、高い信頼性が得られる。
【図面の簡単な説明】
【図１】この発明のＩＩＬリセット回路の論理回路図である。
【図２】この発明のＩＩＬリセット回路の回路図である。
【図３】この発明のＩＩＬリセット回路の平面パターン図である。
【図４】一般的なＩＬＬインバータの回路構成図である。
【図５】従来のＩＩＬリセット回路を示す回路図である。
【図６】従来の他のリセット回路を示す回路図である。
【図７】この発明に係るＩＩＬリセット回路カレントミラーの論理回路図である。
【図８】この発明に係るＩＩＬリセット回路に用いるカレントミラーの回路図である。
【図９】この発明の実施例のリセット回路を示す論理回路図である。
【符号の説明】
１０１  ＩＩＬインバータ
１０２  ＩＩＬインバータ
１０４  フリップフロップ
【図１】
0003539889.tif 000002
【図２】
0003539889.tif 000003
【図３】
0003539889.tif 000004
【図４】
0003539889.tif 000005
【図５】
0003539889.tif 000006
【図６】
0003539889.tif 000007
【図７】
0003539889.tif 000008
【図８】
0003539889.tif 000009
【図９】
0003539889.tif 000010