(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板と、この基板上に形成されたＡｌＡｓ障壁層及びＧａＩｎＡｓ井戸層を有する二重障壁量子井戸構造型の半導体層と、この半導体層上に形成されたＩｎＰ電子走行層と、このＩｎＰ電子走行層上に形成されたＧａＩｎＡｓコンタクト層とを具えることを特徴とする、半導体冷陰極。
【請求項２】
前記ＩｎＰ基板と前記二重障壁量子井戸構造型の半導体層との間に、ＧａＩｎＡｓエミッタ層を設けたことを特徴とする、請求項１に記載の半導体冷陰極。
【請求項３】
前記ＧａＩｎＡｓコンタクト層は、周期律表第IV族の元素をドーピングしてなることを特徴とする、請求項１又は２に記載の半導体冷陰極。
【請求項４】
前記ＧａＩｎＡｓエミッタ層は、周期律表第IV族の元素をドーピングしてなることを特徴とする、請求項２又は３に記載の半導体冷陰極。
【請求項５】
前記半導体冷陰極はメサ構造を呈することを特徴とする、請求項１〜４のいずれか一に記載の半導体冷陰極。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体冷陰極に関し、さらに詳しくは、無線通信や光ファイバ通信などの超高速高出力電子デバイスとして好適に用いることのできる、半導体冷陰極の関する。
【０００２】
【従来の技術】
真空中での電子は、高速に走行できるとともに高いエネルギーを保てることから、真空管は依然として、衛生放送用の最終出力の増幅器などで進行波管などの形で使用されている。しかしながら、その大きさが数十から数百ｃｍにも達するため、非常に緻密な、手作り的手法において製造されている。
【０００３】
そこで、近年、半導体プロセスに基づいた電界放射型冷陰極を用いることにより、非常に小さい真空管を作製するという試みがある。しかしながら、研究開発の開始から１０年以上経過したにもかかわらず、この電界放射型冷陰極を高速に変調させることはできなかった。また、理論的な研究においても、この電界放射型冷陰極の高速変調は、数十ＧＨｚ程度が限界であることも明かになってきている。
【０００４】
一方、半導体を基本にした電子デバイスは、高速に変調することは可能であるが、半導体中に高速の電子を走行させる際、この電子が半導体固体中のバンド構造に邪魔されることから、数十ｅＶ程度の高いエネルギーを持った電子を得ることができない。したがって、このようなデバイスからは高出力を得ることができない。
【０００５】
【発明が解決しようとする課題】
本発明は、超高速かつ高出力を達成することが可能な、新たな半導体デバイスを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
ＩｎＰ基板と、この基板上に形成されたＡｌＡｓ障壁層及びＧａＩｎＡｓ井戸層を有する二重障壁量子井戸構造型の半導体層と、この半導体層上に形成されたＩｎＰ電子走行層と、このＩｎＰ電子走行層上に形成されたＧａＩｎＡｓコンタクト層とを具えることを特徴とする、半導体冷陰極に関する。
【０００７】
本発明者らは、超高速かつ高出力の新規な半導体デバイスを開発すべく、鋭意検討を行った。その結果、ＭＯＶＰＥ法により、ＩｎＰ基板上にＡｌＡｓ層を障壁層とし、ＧａＩｎＡｓ層を井戸層とした二重障壁量子井戸構造を形成し、さらにこの構造上にＩｎＰ走行層及びＧａＩｎＡｓコンタクト層を形成した半導体冷陰極を作製した。そして、これを真空中に設置することにより、前記半導体冷陰極から電子が放出され、将来の超高速かつ高出力の半導体デバイスとして有望であることが判明した。
【０００８】
本発明の半導体冷陰極において、電子の放出量を増大させるためには、さらに以下の示すような態様を有することが好ましい。
【００１０】
第１の好ましい態様においては、前記ＩｎＰ基板と前記二重障壁量子井戸構造型の半導体層との間に、ＧａＩｎＡｓエミッタ層を設ける。
【００１２】
また、第２の好ましい態様においては、前記ＧａＩｎＡｓコンタクトに、周期律表第IV族の元素、例えばＳｉをドーピングする
【００１３】
さらに、第３の好ましい態様においては、前記ＧａＩｎＡｓエミッタ層に、周期律表第IV族の元素、例えばＳｉをドーピングする。
【００１４】
また、第４の好ましい態様においては、前記半導体冷陰極をメサ構造状に作製する。
【００１５】
【発明の実施の形態】
以下、本発明を発明に実施の形態に即して詳細に説明する。
図１は、本発明の半導体冷陰極の一例を示す断面図である。
図１に示す半導体冷陰極は、ＩｎＰ基板１上に、厚さ３８０ｎｍのＧａＩｎＡｓエミッタ層２と、ＡｌＡｓ障壁層とＧａＩｎＡｓ井戸層とからなる二重障壁量子井戸構造型の半導体層３と、厚さ１００ｎｍのＩｎＰ電子走行層４と、厚さ３２０ｎｍのＧａＩｎＡｓコンタクト層５とがメサ構造状に順次形成されてなる。メサ構造１０の大きさは、２μｍ×５μｍである。
なお、図では省略されているが、メサ構造１０の側面１０Ａ及び１０Ｂには、素子分離のための絶縁層が形成されている。
【００１６】
二重障壁量子井戸構造の半導体層３は、厚さ５．３ｎｍのＡｌＡｓ層で厚さ６．５ｎｍのＧａＩｎＡｓ層を挟むようにして構成されている。
また、ＧａＩｎＡｓエミッタ層２には、５×１０１７／ｃｍ３濃度のＳｉがドーピングされており、ＧａＩｎＡｓコンタクト層５には、２×１０１９／ｃｍ３濃度のＳｉがドーピングされている。
【００１７】
ＩｎＰ基板１の裏面及びＧａＩｎＡｓコンタクト層５の表面には、半導体冷陰極に所定の電圧を印加すべく、Ａｕ／Ｃｒ電極層６及び７が形成されている。ＧａＩｎＡｓコンタクト層５の表面に形成されたＡｕ／Ｃｒ電極層７は、ＧａＩｎＡｓコンタクト層５からの電子放出を可能とすべく、その表面の約半分のみを覆うように形成されている。
【００１８】
ＧａＩｎＡｓエミッタ層２は、トリメチルインジウム（ＴＭＩ）０．５４ｓｃｃｍ、トリエチルガリウム（ＴＥＧ）０．４９ｓｃｃｍ、アルシン（ＡｓＨ３）１００ｓｃｃｍ雰囲気中で、ＩｎＰ基板１を６００℃に加熱して行うＭＯＶＰＥ法により形成する。また、Ｓｉのドーピングはジシランを用いて行う。
【００１９】
二重障壁量子井戸構造型の半導体層３の形成も、ＭＯＶＰＥ法によりＩｎＰ基板１を６５０℃に加熱して行う。ＡｌＡｓ層は、トリメチルアルミニウム（ＴＭＡ）０．１５ｓｃｃｍ、ＡｓＨ３１００ｓｃｃｍ雰囲気中で形成する。ＧａＩｎＡｓ層は、上記同様に、ＴＭＩ０．５４ｓｃｃｍ、ＴＥＧ０．４９ｓｃｃｍ、ＡｓＨ３１００ｓｃｃｍ雰囲気中で形成する。
【００２０】
ＩｎＰ電子走行層４は、ＴＭＩ０．５４ｓｃｃｍ、フォスフィン（ＰＨ３）３００ｓｃｃｍ雰囲気中で、ＩｎＰ基板１を６５０℃に加熱してＭＯＶＰＥ法により形成する。
ＧａＩｎＡｓコンタクト層５は、ＩｎＰ基板１を５６５℃に加熱し、上記ＧａＩｎＡｓ層の形成と同じ雰囲気中においてＭＯＶＰＥ法により形成する。また、Ｓｉのドーピングはジシランを用いて行う。
Ａｕ／Ｃｒ電極６及び７は、真空蒸着法やメッキ法などにより、所定のマスクを用いることによって厚さ１００ｎｍ及び１０ｎｍに形成する。
このようにして作製した半導体冷陰極は、微分負性抵抗を示さない。
【００２１】
図１に示す半導体冷陰極を、何らの表面処理を行うことなく、真空チャンバ内のクライオプローブステーションに設置して２０ｋまで冷却するとともに、Ａｕ／Ｃｒ電極６及び７間に所定の電圧を印加して、電子放出の度合いを調べた。
なお、電子放出の測定は、図１に示す半導体冷陰極の表面から約５ｍｍ離れた位置に設置した、１００Ｖ電圧印加のコレクタ電極により行った。
【００２２】
図２は、上記のようにして測定した電子放出の電流値を示すグラフである。
図２に示すように、印加電圧１４Ｖ以上において真空中への電子放出を確認した。そして、この電流値は、半導体冷陰極に何らの表面処理を行っていないにもかかわらず、半導体中のダイオード電流値の約１／１０００と高い値であることが判明した。
【００２３】
以上、発明の実施の形態に則して本発明を説明してきたが、本発明の内容は上記に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、各層の厚さや、作製条件などは必要に応じて任意に設定することができる。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、超高速かつ高出力を達成することが可能な、新たな半導体デバイスとしての半導体冷陰極を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体冷陰極の一例を示す断面図である。
【図２】本発明の半導体冷陰極の放出電流値を示すグラフである。
【符号の説明】
１  ＩｎＰ基板
２  ＧａＩｎＡｓエミッタ層
３  二重障壁量子井戸構造型の半導体層
４  ＩｎＰ電子走行層
５  ＧａＩｎＡｓコンタクト層
６、７  Ａｕ／Ｃｒ電極層
１０  メサ構造
【図１】
0003586708.tif 000002
【図２】
0003586708.tif 000003