【手続補正書】
【提出日】平成29年11月20日(2017.11.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高電圧レールに結合されたキャパシタと、
前記高電圧レールと電力レールとの間に結合されたドループ勾配リミッタ（ＤＳＬ）と、
を備え、前記ＤＳＬは、
前記電力レール上の下向き電圧勾配を検出するように、および前記検出された下向き電圧勾配に基づいて勾配信号を出力するように、構成された勾配検出回路と、
前記高電圧レールと前記電力レールとの間に結合されたパワートランジスタと、
前記勾配検出回路からの前記勾配信号を勾配しきい値信号と比較するように、前記勾配信号が前記勾配しきい値信号より上回る場合、前記パワートランジスタをオンにして前記キャパシタから前記電力レールへの電流フローを可能にするように、および前記勾配信号が前記勾配しきい値信号を下回る場合、前記パワートランジスタをオフにして前記キャパシタから前記電力レールへの前記電流フローを阻止するように、構成された制御回路と
を備える、電力回路。
【請求項２】
前記高電圧レールが、前記電力レールよりも少なくとも５０パーセント大きい電圧にある、請求項１に記載の電力回路。
【請求項３】
前記パワートランジスタがオンにされる時間の間、前記制御回路は、前記検出された下向き電圧勾配の大きさが勾配しきい値にほぼ制限されるように、前記パワートランジスタを通る前記電流フローを制御するように構成される、請求項１に記載の電力回路。
【請求項４】
前記パワートランジスタは電界効果トランジスタ（ＦＥＴ）を備え、前記制御回路は、前記パワートランジスタのゲート電圧を制御することによって前記パワートランジスタをオンおよびオフにするように構成される、請求項１に記載の電力回路。
【請求項５】
前記電力レールと接地との間に結合されたオーバーシュート勾配リミッタ（ＯＳＬ）をさらに備え、ここにおいて、前記ＯＳＬが前記電力レール上の上向き電圧勾配を検出するように、および前記検出された上向き電圧勾配に基づいて、前記ＯＳＬを通る前記電力レールから前記接地への電流フローを制御するように構成された、請求項１に記載の電力回路。
【請求項６】
前記ＯＳＬは、前記検出された上向き電圧勾配が勾配しきい値を下回る場合、前記電力レールから前記接地への前記電流フローを阻止すること、および前記検出された上向き電圧勾配が前記勾配しきい値を上回る場合、前記電力レールから前記接地への前記電流フローを可能にすること、によって前記電力レールから前記接地への前記電流フローを制御するために構成された、請求項５に記載の電力回路。
【請求項７】
前記ＯＳＬが前記電力レールから前記接地への前記電流フローを可能にする時間の間、前記ＯＳＬは、前記検出された上向き電圧勾配が前記勾配しきい値にほぼ制限されるように、前記ＯＳＬを通る前記電力レールから前記接地への前記電流フローを制御するように、構成される、請求項６に記載の電力回路。
【請求項８】
前記電力回路が単一のチップ上に集積されている、請求項１に記載の電力回路。
【請求項９】
前記電力レールと前記チップ上の回路との間に結合されたヘッドスイッチをさらに備え、ここにおいて、前記ヘッドスイッチは前記チップ上の前記回路を電力ゲーティングするように構成される、請求項８に記載の電力回路。
【請求項１０】
電力レールを調整するための方法であって、
前記電力レール上の下向き電圧勾配を検出することと、
前記検出された下向き電圧勾配に基づいて、高電圧レールを介したキャパシタから前記電力レールへの電流フローを制御することと、ここにおいて、前記電流フローを制御することは、
前記検出された下向き電圧勾配の大きさが勾配しきい値を下回る場合、前記キャパシタから前記電力レールへの前記電流フローを阻止することと、
前記検出された下向き電圧勾配の前記大きさが前記勾配しきい値を上回る場合、前記キャパシタから前記電力レールへの前記電流フローを可能にすることと
を備える、方法。
【請求項１１】
前記高電圧レールが、前記電力レールよりも少なくとも５０パーセント大きい電圧にある、請求項１０に記載の方法。
【請求項１２】
前記電流フローを可能にすることは、前記検出された下向き電圧勾配の前記大きさが前記勾配しきい値にほぼ制限されるように、前記電流フローを調節することをさらに備える、請求項１０に記載の方法。
【請求項１３】
電界効果トランジスタ（ＦＥＴ）が前記高電圧レールと前記電力レールとの間に結合され、前記電流フローを調節することが前記ＦＥＴのゲート電圧を調節することを備える、請求項１２に記載の方法。
【請求項１４】
前記電力レール上の上向き電圧勾配を検出することと、
前記検出された上向き電圧勾配に基づいて前記電力レールから接地への電流フローを制御することと
をさらに備える、請求項１０に記載の方法。
【請求項１５】
前記電力レールから前記接地への前記電流フローを制御することは、
前記検出された上向き電圧勾配が勾配しきい値を下回る場合、前記電力レールから前記接地への前記電流フローを阻止することと、
前記検出された上向き電圧勾配が前記勾配しきい値を上回る場合、前記電力レールから前記接地への前記電流フローを可能にすることと
をさらに備える、請求項１４に記載の方法。
【請求項１６】
前記電力レールから前記接地への前記電流フローを可能にすることは、前記検出された上向き電圧勾配が前記勾配しきい値にほぼ制限されるように、前記電力レールから前記接地への前記電流フローを調節することをさらに備える、請求項１５に記載の方法。
【請求項１７】
前記検出することと前記制御することとが単一のチップ上で実行される、請求項１０に記載の方法。
【請求項１８】
電力レールを調整するための装置であって、
前記電力レール上の下向き電圧勾配を検出するための手段と、
前記検出された下向き電圧勾配に基づいて、高電圧レールを介したキャパシタから前記電力レールへの電流フローを制御するための手段と、ここにおいて、前記電流フローを制御するための前記手段は、
前記検出された下向き電圧勾配の大きさが勾配しきい値を下回る場合、前記キャパシタから前記電力レールへの前記電流フローを阻止するための手段と、
前記検出された下向き電圧勾配の前記大きさが前記勾配しきい値を上回る場合、前記キャパシタから前記電力レールへの前記電流フローを可能にするための手段と
をさらに備える、装置。
【請求項１９】
前記高電圧レールが、前記電力レールよりも少なくとも５０パーセント大きい電圧にある、請求項１８に記載の装置。
【請求項２０】
前記電流フローを可能にするための前記手段は、前記検出された下向き電圧勾配の前記大きさが前記勾配しきい値にほぼ制限されるように、前記電流フローを調節するための手段をさらに備える、請求項１８に記載の装置。
【請求項２１】
電界効果トランジスタ（ＦＥＴ）が前記高電圧レール及び前記電力レールとの間に結合され、前記電流フローを調節するための前記手段が前記ＦＥＴのゲート電圧を調節するための手段を備える、請求項２０に記載の装置。
【請求項２２】
前記電力レール上の上向き電圧勾配を検出するための手段と、
前記検出された上向き電圧勾配に基づいて前記電力レールから接地への電流フローを制御するための手段と
をさらに備える、請求項１８に記載の装置。
【請求項２３】
前記電力レールから前記接地への前記電流フローを制御するための前記手段は、
前記検出された上向き電圧勾配が勾配しきい値を下回る場合、前記電力レールから前記接地への前記電流フローを阻止するための手段と、
前記検出された上向き電圧勾配が前記勾配しきい値を上回る場合、前記電力レールから前記接地への前記電流フローを可能にするための手段と
をさらに備える、請求項２２に記載の装置。
【請求項２４】
前記電力レールから前記接地への前記電流フローを可能にするための前記手段は、前記検出された上向き電圧勾配が前記勾配しきい値にほぼ制限されるように、前記電力レールから前記接地への前記電流フローを調節するための手段をさらに備える、請求項２３に記載の装置。
【請求項２５】
前記装置が単一のチップ上に集積された、請求項１８に記載の装置。
【請求項２６】
前記チップ上の回路を電力ゲーティングするための手段をさらに備え、ここにおいて、電力ゲーティングするための前記手段が、前記電力レールと前記チップ上の前記回路との間に結合される、請求項２５に記載の装置。
【請求項２７】
前記電力レールに接続された電力管理集積回路（ＰＭＩＣ）をさらに備え、前記ＤＳＬが前記キャパシタから前記電力レールへの前記電流フローを阻止するとき、前記ＰＭＩＣは、前記電力レール上に電源電圧を提供するように構成される、請求項１に記載の電力回路。
【請求項２８】
前記高電圧レールが、前記ＰＭＩＣによって提供される前記電源電圧よりも少なくとも５０パーセント大きい電圧にある、請求項２７に記載の電力回路。