(57)【特許請求の範囲】
【請求項１】
書き込み可能なメモリ（８）を有し、不正検出時に当該メモリ（８）の所定アドレスにセットされた不正操作判断データ（２）に基づいて高集積度回路（１）の機能を停止するようにした高集積度回路の不正操作防止装置において、
予め設定された比較用のデータと前記メモリ（８）内のセットデータとを比較する比較回路（６）を備え、電源投入時、当該比較回路（６）の比較結果より前記メモリ（８）が初回の使用であると判断された時、当該メモリ（８）の内、少なくとも前記不正操作判断データ（２）を初期化することを特徴とする高集積度回路の不正操作防止装置。
【請求項２】
前記初回使用の判断が当該メモリ（８）の所定アドレスにセットされた未使用判断データ（３）に基づくものであり、且つ、当該未使用判断データ（３）の構成ビット数が前記不正操作判断データ（２）の構成ビット数より多いことを特徴とする請求項１に記載の高集積度回路の不正操作防止装置。
【請求項３】
前記未使用判断データ（３）が予め定めた未使用判断比較データ（４）と不一致の時、前記不正操作判断データ（２）を初期化すると共に、初期化後、前記未使用判断データ（３）の内容を前記未使用判断比較データ（４）と同一にすることを特徴とする請求項２に記載の高集積度回路の不正操作防止装置。
【請求項４】
前記不正検出は、前記高集積度回路（１）の内部信号（Ｓ０）と当該内部信号（Ｓ０）をバッファ（１５）を介して外部に送出した出力信号（Ｓ１）との排他的論理和を監視して成されることを特徴とする請求項１から請求項３までの何れかに記載の高集積度回路の不正操作防止装置。
【請求項５】
前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の外乱光を検出して成されることを特徴とする請求項１から請求項３までの何れかに記載の高集積度回路の不正操作防止装置。
【請求項６】
前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の当該収納ケース（１０）と内部回路との静電容量の変化を検出して成されることを特徴とする請求項１から請求項３までの何れかに記載の高集積度回路の不正操作防止装置。
【請求項７】
前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の当該収納ケース（１０）と内部回路の導通遮断を検出して成されることを特徴とする請求項１から請求項３までの何れかに記載の高集積度回路の不正操作防止装置。
【請求項８】
前記不正検出は、前記高集積度回路（１）の収納ケース（１０）の内部または外部に設けた電磁波検出器（１２）により外部電磁波を検出して成されることを特徴とする請求項１から請求項３までの何れかに記載の高集積度回路の不正操作防止装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技機やＩＣカード等のように高いセキュリティーを必要とする電子装置の制御用に使用され、例えば、ＡＳＩＣ（Application Specific Integrated Circuits：特定用途集積回路）等に代表される高い集積度を持つ集積回路に適用して好適な不正操作防止装置に関するものである。
【０００２】
【従来の技術】
近年、電子装置の小型化や高速化に伴い、搭載される集積回路（ＩＣ）においても、高い集積度と高速性が要求されてきており、上記ＡＳＩＣ等のカスタムＩＣが広く使用されるに至っている。また、このような集積回路は、小形で、且つ、高いセキュリティーを要する製品への応用に対して極めて好適であり、例えば、遊技機やＩＣカード等の電子装置の制御用に使用されて大きな効果を上げている。
【０００３】
ところで、上記遊技機やＩＣカード等のように、外部からの不正操作が懸念され、特にセキュリティーを強く意識した用途に対しては、不正操作（例えば、製品の開封、強い電磁波の照射、不正目的によるＩＣ取り外し等）が検出された時にＩＣ内蔵の書き込み可能なメモリ（不揮発性ＲＡＭやＥＥＰＲＯＭ等）の所定アドレスにこれら不正操作に対応する不正検出データを書き込み、この不正検出データと、予め定められている不正判断用の比較データとを比較して両者が一致した場合に”不正操作有り”と判断して電子装置の動作や機能を停止したり、場合によってＩＣ内の格納データを消去するといった保護機構を備えた極めて機密性の高いＩＣも用意されている。尚、ＩＣの動作効率等を考慮すると、ここで用いられる不正検出データの構成ビット数は余り多くできず、通常は精々３ビット程度の少ないビット数とされている。
【０００４】
【発明が解決しようとする課題】
ところが、ＩＣ内蔵のメモリの中には、ＩＣが製造された段階ではメモリの内容が不確定なものが多々有り、従って、電源投入時、不正検出データがセットされるメモリアドレスの内容がたまたま比較データと一致している場合も有り、しかも、その発生確率は必ずしも低くはない。例えば、不正検出データが上記のように３ビット構成であれば、両データが一致する確率は１／８である。このような状態でＩＣを動作すると、不正操作等の無い未使用のＩＣが不正操作を受けたものと判断され、電源投入と同時にその機能を停止（または格納データ消去）してしまうといった不都合を生じる。係る不都合が発生した場合は、その修復作業のために膨大な工数を要することになる。
【０００５】
本発明は、上記従来の不都合に鑑みて成されたものであって、メモリ内容の誤判断に起因する動作や機能停止の発生率を極力減少することにより、高集積度回路の生産性向上を図った高集積度回路の不正操作防止装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
すなわち、請求項１に記載の高集積度回路の不正操作防止装置は、書き込み可能なメモリ（８）を有し、不正検出時に当該メモリ（８）の所定アドレスにセットされた不正操作判断データ（２）に基づいて高集積度回路（１）の機能を停止するようにした高集積度回路の不正操作防止装置において、予め設定された比較用のデータと前記メモリ（８）内のセットデータとを比較する比較回路（６）を備え、電源投入時、当該比較回路（６）の比較結果より前記メモリ（８）が初回の使用であると判断された時、当該メモリ（８）の内、少なくとも前記不正操作判断データ（２）を初期化することを特徴としている。
【０００７】
上記構成では、不正操作等が成されていない未使用の高集積度回路が不正操作を受けたと誤判断され、電源投入時点でその機能や動作を停止（または格納データ消去）してしまう不都合が回避できる。
【０００８】
また、請求項２に記載の高集積度回路の不正操作防止装置は、前記初回使用の判断が当該メモリ（８）の所定アドレスにセットされた未使用判断データ（３）に基づくものであり、且つ、当該未使用判断データ（３）の構成ビット数が前記不正操作判断データ（２）の構成ビット数より多いことを特徴としている。
【０００９】
また、請求項３に記載の高集積度回路の不正操作防止装置は、前記未使用判断データ（３）が予め定めた未使用判断比較データ（４）と不一致の時、前記不正操作判断データ（２）を初期化すると共に、初期化後、前記未使用判断データ（３）の内容を前記未使用判断比較データ（４）と同一にすることを特徴としている。
【００１０】
本構成では、前記未使用判断データを、例えば、３２ビットといった多ビット構成とすると、電源投入時のメモリ内容（未使用判断データ）が予め定めた未使用判断比較データの内容と一致する確率は極めて低くなるから、殆どの場合、メモリは未使用として不正操作判断データは初期化されることになり、不正操作等が成されていない未使用の高集積度回路が不正操作を受けたものと誤判断される可能性が殆ど無くなる。また、初期化後、未使用判断データの内容を未使用判断比較データと同一の内容に書き換えることにより、以降、電源再投入時の不正操作判断データの再初期化は禁止される。
【００１１】
また、請求項４に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路（１）の内部信号（Ｓ０）と当該内部信号（Ｓ０）をバッファ（１５）を介して外部に送出した出力信号（Ｓ１）との排他的論理和を監視して成されることを特徴としている。
【００１２】
また、請求項５に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の外乱光を検出して成されることを特徴としている。
【００１３】
また、請求項６に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の当該収納ケース（１０）と内部回路との静電容量の変化を検出して成されることを特徴としている。
【００１４】
また、請求項７に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路（１）の収納ケース（１０）が開封された時の当該収納ケース（１０）と内部回路の導通遮断を検出して成されることを特徴としている。
【００１５】
また、請求項８に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路（１）の収納ケース（１０）の内部または外部に設けた電磁波検出器（１２）により外部電磁波を検出して成されることを特徴としている。
【００１６】
以上、請求項４〜請求項８に記載の各種不正検出機構の検出内容より不正操作の傾向を把握できるため、セキュリティーの更なる向上を図ることができる。
【００１７】
【発明の実施の形態】
以下、図１〜図５に基づいて本発明に係る高集積度回路の不正操作防止装置の一実施形態を説明する。
【００１８】
図１は、不正操作防止装置を備えた高い集積度を持つＩＣ（例えば、ＡＳＩＣ）の一実施形態を示すブロック構成図、図２はその動作フローチャート、図３は不正検出回路の一実施例、図４および図５はＩＣの実装状態を示す図である。
【００１９】
図１に示すように、本実施形態のＩＣ１は、遊技機やＩＣカード等の特定用途に応じた制御やその不正操作防止制御を行う制御部７と、不揮発性ＲＡＭやＥＥＰＲＯＭ等の書き込み可能なメモリで構成される記憶部８と、ＩＣ１への不正操作を検出する不正操作検出回路９と、比較回路６とで構成されている。
【００２０】
ここで、前記記憶部８は各種の制御用データを格納する他、前記不正操作検出回路９で検出される不正操作（後述する製品の開封、強い電磁波の照射、不正目的によるＩＣ取り外し等）に対応する検出データ（不正操作判断データ２）の格納用、および、ＩＣ１の未使用／使用を示すデータ（未使用判断データ３）の格納用としてそれぞれ所定のアドレスが用意されており、この内、前記不正操作判断データ２は従来と同じ３ビット構成とされている。また、前記未使用判断データ３は、本発明による新規追加のデータで、不正操作判断データ２より構成ビット数を多くした３２ビットが確保されている。
【００２１】
なお、前記比較回路６には、前記不正操作判断データ２の比較用として、予め設定された不正操作比較データ５が、また、前記未使用判断データ３の比較用として予め設定された未使用判断比較データ４が入力されるようになっている。
【００２２】
次に、上記構成における電源投入時の不正操作防止動作につき、図２の動作フローチャートに基づいて説明する。
【００２３】
ＩＣ１に電源が投入されると、先ず、ステップ▲１▼で記憶部８内の未使用判断データ３（初回電源投入時、メモリの内容は不確定である）が比較回路６に読み出されて未使用判断比較データ４と比較される。ここで両データが一致していなければＩＣ１は未使用であると判断され、ステップ▲２▼で記憶部８の不正操作判断データ２は”不正操作無し”の状態に初期化される。初期化後、ステップ▲３▼で未使用判断データ３は”使用あり”であることを示すデータ、即ち、未使用判断比較データ４と同一のデータが書き込まれる。これにより、次回使用からは電源投入時にステップ▲１▼で”使用有り”と判断されるため、記憶部８の初期化は行われず、ステップ▲４▼の不正操作監視処理が実行されることになる。ステップ▲４▼では、記憶部８の不正操作判断データ２が比較回路６に読み出されて不正操作比較データ５と比較され、”不正操作有り”と判断されると、ステップ▲５▼でＩＣ１の動作や機能が停止され、不正の内容によっては記憶部８に格納されている機密データが消去される。
【００２４】
以上のように、本実施形態では、ＩＣ１が未使用であると判断された場合、不正操作判断データ２が不正操作比較データ５に一致しているか否かに係わらず、記憶部８のデータが初期化されることになる。これにより、不正操作等が成されていない未使用のＩＣ１が不正操作を受けたものと誤判断されて電源投入時にその機能や動作を停止（または格納データ消去）する不都合が回避できる。
【００２５】
ここで、既述したように、この未使用判断データ３（即ち、未使用判断比較データ４）の構成ビット数は３２ビットと多いものに設定されており、電源投入時に両者が一致する確率は極めて低いから、殆どの場合、不正操作判断データ２は初期化されることになる。加えて、万一、両者が一致した場合を想定しても、その中で不正操作判断データ２が”不正有り”と判断される確率は更にその１／８であるから、不正操作等が成されていない未使用のＩＣ１が不正操作を受けたと誤判断されて機能停止する可能性は殆ど無いに等しいと言える。
【００２６】
尚、本実施形態では、未使用判断データ３を３２ビット構成としたが、これに限定されるものではないことは勿論である。因みに、未使用判断データ３のビット構成を６４ビットにすれば、誤判断が発生する確率は１／１０１９程度となる。このように構成ビット数を多くしても、当該データがアクセスされる機会は電源投入時の一回限りであるので、ＩＣの動作効率の面で何等支障になることはない。加えて、アクセス頻度の高い不正操作判断データ２（即ち、不正操作比較データ５）のビット構成は従来通り３ビットとしてあるから、ＩＣの動作効率の良さは維持・継続されている。
【００２７】
次に、セキュリティーを高めるために搭載された種々の不正操作検出機構について説明する。
【００２８】
図３に示す回路は、外部要因による誤動作や不正操作をＩＣ１の出力端子側で監視するもので、バッファ１５と排他的論理和回路１６（Exclusive OR、もしくは、Exclusive NOR）で構成されている。本構成では、ＩＣ１の外部で不正操作があり、ＩＣ内部からの信号ＳＯと出力端子の信号Ｓ１に差異が有った場合に両者の排他的論理和でこれを検出して不正検出信号Ｓ２を送出することができる。本監視回路によれば、外部の端子に触れたり、この外部端子に不正目的で特殊な回路を接続しようとしても、それらの不正操作は直ちに検知されることになる。
【００２９】
その他、図４に示すように、ＩＣ１を収納ケース１０に収納し、内部に受光素子１１を設けておくことにより、収納ケース１０が不正開封された時の外乱光をこの受光素子１１で不正操作として検出することができる。
【００３０】
また、プリント基板１４上のＩＣ１の近傍に電磁波検出器１２を装備しておけば、不正目的で強い電磁波等を放射された場合にこれを不正操作として検知することができる。尚、この場合、電磁波検出器１２をＩＣ１と同様に収納ケース１０内に収納するようにしても良い。
【００３１】
また、図５に示すように、プリント基板１４内に銅板等の金属板１３を埋め込んでおいて、収納ケース１０と金属板１３との間の静電容量変化を監視することにより、収納ケース１０の不正開封を検知することもできる。
【００３２】
さらに、図示しないが、収納ケース１０の開封により電気的な配線が切断されるようにしておくことにより、不正開封を検知することもできる。
【００３３】
このように、本実施形態では、予想される各種不正操作の検出機構を備えており、これら検出内容より不正操作の傾向を把握できるため、セキュリティーの向上に極めて有効である。
【００３４】
【発明の効果】
以上説明したように、請求項１に記載の本発明では、電源投入時、メモリが初回の使用であると判断された時、当該メモリの不正操作判断データを初期化するように構成したので、電源投入時に不正操作等が成されていない未使用の高集積度回路が不正操作を受けたと誤判断されてその機能や動作を停止（または格納データ消去）してしまう不都合を回避でき、従来要した係る誤作動修復のための膨大な作業工数を低減させることができ、高集積度回路の生産性を向上できる。
【００３５】
また、請求項２および請求項３に記載の本発明では、前記した初回使用の判断を前記不正操作判断データより構成ビット数の多い未使用判断データに基づいて行うように構成したので、電子装置の動作効率を損なうことなく上記した不都合を確実に回避することができる。
【００３６】
また、請求項４〜請求項８に記載の本発明では、各種不正操作の検出機構を備えたので、これら検出内容より不正操作の傾向を把握できるためセキュリティーの向上に極めて有効である。
【図面の簡単な説明】
【図１】本発明の不正操作防止装置を備えたＩＣのブロック構成図である。
【図２】不正操作防止装置の動作フローチャートである。
【図３】不正検出機構の一例を示す回路図である。
【図４】ＩＣの実装状態を示す外観斜視図である。
【図５】ＩＣの実装状態を示す断面図である。
【符号の説明】
１  高集積度回路（ＩＣ）
２  不正操作判断データ
３  未使用判断データ
４  未使用判断比較データ
８  メモリ（記憶部）
１０  収納ケース
１２  電磁波検出器
１５  バッファ
【図１】
0003539360.tif 000002
【図２】
0003539360.tif 000003
【図３】
0003539360.tif 000004
【図４】
0003539360.tif 000005
【図５】
0003539360.tif 000006