(57)【特許請求の範囲】
【請求項１】
実装基板に形成された光導波路と光半導体素子に形成された半導体導波路とが光学的に結合するように、前記実装基板に前記光半導体素子を実装して構成されており、前記光半導体素子には前記実装の際の位置合わせに利用される少なくとも一つの素子マ−カが形成されるとともに、前記実装基板には前記実装の際の位置合わせに利用される少なくとも一つの実装マ−カが形成されている光ハイブリッド集積モジュ−ルにおいて、
前記素子マ−カは、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された最終素子マ−カと、前記端面よりも内側に形成された準備素子マ−カと、を有するとともに、
前記実装マ−カは、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように、しかも前記最終素子マーカと端部位置が揃うように形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マ−カと、を有することを特徴とする光ハイブリッド集積モジュ−ル。
【請求項２】
前記最終素子マ−カは、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された複数の目盛り状マ−カを有し、
前記最終実装マ−カは、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように形成された複数の目盛り状マ−カを有し、
前記最終素子マ−カとしての前記目盛り状マ−カの一部と、前記最終実装マ−カとしての前記目盛り状マ−カの一部とは、端部位置が揃うように、同じ所定間隔に形成されており、
前記最終素子マ−カとしての前記目盛り状マ−カの残部と、前記最終実装マ−カとしての前記目盛り状マ−カの残部とは、いずれか一方が前記所定間隔と同じ間隔で形成された本尺であり、他方が前記所定間隔より狭い量を読み取るための補助目盛りとなっている副尺であり、
前記副尺の間隔は、（ｎ−１）本の前記本尺をｎ等分したものである請求項１記載の光ハイブリッド集積モジュ−ル。
【請求項３】
前記準備素子マ−カと前記準備実装マ−カとを利用して前記光半導体素子と前記実装基板とを仮に位置合わせした後に、前記最終素子マ−カと前記最終実装マ−カとを平面視において突き当てることにより、前記光半導体素子と前記実装基板との位置合わせを行いつつ、前記実装基板に前記光半導体素子を実装することを特徴とする請求項１記載の光ハイブリッド集積モジュ−ルの製造方法。
【請求項４】
自己に形成された半導体導波路と、実装基板に形成された光導波路とが光学的に結合するように、前記実装基板に実装されて光ハイブリッド集積モジュ−ルを構成する光半導体素子において、
前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された最終素子マ−カと、前記端面よりも内側に形成された準備素子マーカと、を有することを特徴とする光ハイブリッド集積モジュ−ル用の光半導体素子。
【請求項５】
自己に形成された光導波路と、光半導体素子に形成された半導体導波路とが光学的に結合するように、前記光半導体素子が実装されて光ハイブリッド集積モジュ−ルを構成する実装基板において、
前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マーカと、を有することを特徴とする光ハイブリッド集積モジュ−ル用の実装基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ハイブリッド集積モジュ−ル及びその製造方法並びに光ハイブリッド集積用光半導体素子及びその実装基板に関し、特に光半導体素子に形成した半導体導波路と実装基板に形成した光導波路との結合を安定させるために有効な技術に関する。
【０００２】
【従来の技術】
光通信、光交換、光情報処理といった光を利用した光伝送処理システムを構築するにあたって、各々の光モジュ−ルを安価に作成する必要がある。このための一手段として、種々の光半導体素子を、例えば石英系基板上に光ハイブリッド集積する方法が取られている。
【０００３】
以下、従来の光ハイブリッド集積について、図面を用いて説明する。図５は、従来のスポットサイズ変換機能付き半導体レ−ザの光ハイブリッド集積を説明する側面図で、図６は、図５の光ハイブリッド集積を説明する図であって、石英系基板の平面図及び半導体レ−ザの底面図である。図７は、従来のスポットサイズ変換機能付き光増幅器の光ハイブリッド集積を説明する側面図で、図８は図７の光ハイブリッド集積を説明する図であって、石英系基板の平面図及び光増幅器の底面図である。
【０００４】
図５において、半導体レ−ザ１００は、ｎ側電極１０１の下面に順にｎ基板１０２、ｎ−ＩｎＰ層１０３を備え、その下部の層には半導体導波路１０４として、活性層１０５及びスポットサイズ変換部１０６を備えている。ここで、このスポットサイズ変換部１０６には、光導波路１１０との結合を容易にするための垂直テ−パ−が形成されている。そして、その下面にｐ−ＩｎＰ層１０７、ｐ側電極１０８を備えている。ここで、この半導体レ−ザ１００は、活性層１０５で発振するレ−ザ光をスポットサイズ変換部分１０６を通して、光導波路１１０に結合する構造をしている
光ハイブリッド実装を行うには、図６に示すように、半導体レ−ザ１００に形成された半導体導波路１０４と石英系基板１０９に形成された光導波路１１０とが同一直線上にくるように、半導体レ−ザ１００のｐ側電極１０８と、石英系基板１０９上に形成された電極１１１とを半田１１２で固定して搭載する。この際、半導体レ−ザ１００上に、ｐ側電極１０８と同一材料で形成された素子マ−カ１１４、１１５と、石英系基板１０９上に、電極１１１と同一材料で形成された実装マ−カ１１６、１１７とを夫々が重なるように位置合わせしたのち、半田１１２で固定を行う。このとき、素子マ−カ１１４、１１５と実装マ−カ１１６、１１７の位置合わせをするために、半導体レ−ザ１００のｎ側電極の１０１の上面には、フォトリソグラフィ技術によって、ｐ側電極１０８側に形成された素子マ−カ１１４、１１５を真上から透視可能なように開口部１０１ａが形成されている。
【０００５】
一方、図７において、光増幅器１１８は、ｎ側電極１１９の下面に順にｎ基板１２０、ｎ−ＩｎＰ層１２１を備え、その下部の層には半導体導波路１２２として活性層１２３及びこれを挟んだ両端にスポットサイズ変換部１２４、１２５を備えている。ここで、このスポットサイズ変換部１２４、１２５には、各々光導波路１３１との結合を容易にするために垂直テ−パ−が形成されている。そして、その下面にｐ−ＩｎＰ層１２６、ｐ側電極１２７を備えており、この層の両端には垂直方向に無反射コ−ティング１２８、１２９が施されている。ここで、この光増幅器１１８は、例えば図面の右側から入力された光信号を活性層１２３で増幅して、左側から出力する構造をしている。
【０００６】
光ハイブリッド実装を行うには、図８に示すように、光増幅器１１８に形成された半導体導波路１２２と石英系基板１３０に形成された光導波路１３１とが同一直線上になるように、光増幅器１１８に形成されたｐ側電極１２７と、石英系基板１３０上に形成された電極１３３とを半田１３２で固定して搭載する。この際、光増幅器１１８上に、ｐ側電極１２７と同一材料から形成された素子マ−カ１３４、１３５、１３６、１３７と、石英系基板１３０上に、電極１３３と同一材料から形成された実装マ−カ１３８、１３９、１４０、１４１とを夫々が重なるように位置合わせしたのち、半田１３２で固定を行う。このとき、素子マ−カ１３４、１３５、１３６、１３７と実装マ−カ１３８、１３９、１４０、１４１との位置合わせをするために、光増幅器１１８のｎ側電極１１９上面には開口部１１９ａが形成されている。
【０００７】
【発明が解決しようとする課題】
上記のような光ハイブリッド集積においては、光結合をより良好にするために、半導体レ−ザ１００に形成される半導体導波路１０４と、石英系基板１０９に形成される光導波路１１０との間に隙間１１３は存在しない方がよい。同様の理由から、光増幅器１１８に形成される半導体導波路１２２と、石英系基板１３０に形成される光導波路１３１との間にも夫々隙間１４２、１４２ａが存在しない方がよい。
【０００８】
しかしながら、それら隙間１１３、１４２、１４２ａは、半導体素子を切り出す際の劈開精度によって設計値からずれてしまうため、隙間１１３、１４２、１４２ａをゼロとする設計は、採用できなかった。つまり、通常、半導体素子を切り出す際の劈開精度は、プラスマイナス１０ミクロン程度であるから、隙間ゼロで設計を行うと、プラス方向にずれが生じた場合に実装ができなくなるからであり、隙間の設計値は、例えば、１０ミクロン程度としなけらばならなかった。
【０００９】
その結果、実装は保証されるが、素子マ−カに基づいて実装を行っても、隙間１１３は、０〜２０ミクロンの間でばらつくことになる。同様に、隙間１４２、１４２ａも夫々０〜２０ミクロンの間でばらついてしまう。一般に、結合効率は１０ミクロン離れると１ｄＢ劣化するため、隙間１１３等がばらつくことによって、結合効率にも最大で２ｄＢのばらつきが生じてしまうことになる。
【００１０】
また、スポットサイズ変換機能付き光増幅器１１８は、入力側と出力側との両方の結合効率を上げる必要があるが、入力側の結合効率がとりわけ重要である。これは、入力側の結合のみが、光増幅器１１８のノイズ成分量に関与しているからである。ところが、前記のように、入力側の結合効率には最大で２ｄＢのばらつきが生じるため、ノイズ成分量にも最大で２ｄＢのばらつきが生じてしまう。このように、結合効率がばらつくと、光信号やレ−ザ光が確実かつ迅速に伝送できなくなるため、安定した光伝送処理システムが構築されなくなるばかりでなく、雑音も発生し、正常な受信や交信が妨げられてしまう。
【００１１】
そこで、本発明は、光半導体素子に形成した半導体導波路と実装基板に形成した光導波路との結合効率を安定させた光ハイブリッド集積モジュ−ル及びその製造方法並びに光ハイブリッド集積用光半導体素子及びその実装基板を提供することを課題としている。
【００１２】
【課題を解決するための手段】
このような課題を解決するために、請求項１に係る発明は、実装基板に形成された光導波路と光半導体素子に形成された半導体導波路とが光学的に結合するように、前記実装基板に前記光半導体素子を実装して構成されており、前記光半導体素子には前記実装の際の位置合わせに利用される少なくとも一つの素子マ−カが形成されるとともに、前記実装基板には前記実装の際の位置合わせに利用される少なくとも一つの実装マ−カが形成されている光ハイブリッド集積モジュ−ルにおいて、前記素子マ−カは、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された最終素子マ−カと、前記端面よりも内側に形成された準備素子マ−カと、を有するとともに、前記実装マ−カは、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように、しかも前記最終素子マーカと端部位置が揃うように形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マ−カと、を有することを特徴とする光ハイブリッド集積モジュ−ルとした。
【００１３】
請求項１に係る発明においては、前記最終素子マ−カが、前記半導体導波路と平行に形成され、前記最終実装マ−カも、前記光導波路と平行に形成されており、しかも、最終素子マ−カ、最終実装マ−カのいずれも端面にまで至っているので、光半導体素子を切り出す際の劈開精度に関係なく、最終素子マ−カと最終実装マ−カとが設計値の相対位置を取る。このため、光半導体素子を切り出す際の劈開精度は、光ハイブリッド集積を行う際の位置合わせの精度に無関係となり、半導体導波路と光導波路との結合効率が安定する。
【００１４】
また、請求項１に係る発明においては、光ハイブリッド集積を行う際に、まず、準備素子マ−カと準備実装マ−カとを仮に位置合わせしたのち、最終素子マ−カと最終実装マ−カとを位置合わせして実装を行うことができる。このため、実装基板に突き当てる際にかかる光半導体素子へのダメ−ジを抑制する上で有利である。
【００１５】
さらに、請求項２に係る発明は、請求項１に係る発明である光ハイブリッド集積モジュ−ルにおいて、前記最終素子マ−カは、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された複数の目盛り状マ−カを有し、前記最終実装マ−カは、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように形成された複数の目盛り状マ−カを有し、前記最終素子マ−カとしての前記目盛り状マ−カの一部と、前記最終実装マ−カとしての前記目盛り状マ−カの一部とは、端部位置が揃うように、同じ所定間隔に形成されており、前記最終素子マ−カとしての前記目盛り状マ−カの残部と、前記最終実装マ−カとしての前記目盛り状マ−カの残部とは、いずれか一方が前記所定間隔と同じ間隔で形成された本尺であり、他方が前記所定間隔より狭い量を読み取るための補助目盛りとなっている副尺であり、前記副尺の間隔は、（ｎ−１）本の前記本尺をｎ等分したものとした。
【００１６】
請求項２に係る発明においては、前記最終素子マ−カと前記最終実装マ−カとが、本尺と副尺とからなる間隔の異なる目盛り状のマ−カを有することによって、ハイブリッド実装終了後、各マ−カの最適結合位置に対して、実際どれだけのずれが生じているのかを定量することができる。このため、このずれを把握して、それ以後の実装プロセスに反映すれば、より安定した結合効率をもつ光ハイブリッド集積モジュ−ルを作製することが可能である。
【００１７】
さらに、請求項３に係る発明は、請求項１に係る発明である光ハイブリッド集積モジュ−ルの製造方法において、前記準備素子マ−カと前記準備実装マ−カとを利用して前記光半導体素子と前記実装基板とを仮に位置合わせした後に、前記最終素子マ−カと前記最終実装マ−カとを平面視において突き当てることにより、前記光半導体素子と前記実装基板との位置合わせを行いつつ、前記実装基板に前記光半導体素子を実装するものとした。
【００１８】
請求項３に係る発明においては、まず、前記準備素子マーカと前記準備実装マーカとを位置合わせしたのち、前記最終素子マ−カと前記最終実装マ−カとを突き当てて実装を行う。このため、光半導体素子を前記実装基板に突き当てる際のダメージを防止しつつ、前記光半導体素子と前記実装基板とは密着するため、半導体導波路と光導波路との隙間は常にゼロになる。このため、安定した結合効率を有する光ハイブリッド集積モジュ−ルを作製することが可能である。
【００１９】
さらに、請求項４に係る発明は、自己に形成された半導体導波路と、実装基板に形成された光導波路とが光学的に結合するように、前記実装基板に実装されて光ハイブリッド集積モジュ−ルを構成する光半導体素子において、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板へ突き当たる端面にまで至るように形成された最終素子マ−カと、前記端面よりも内側に形成された準備実装マーカと、を有することを特徴とする光ハイブリッド集積モジュ−ル用の光半導体素子とした。
【００２０】
請求項４に係る発明においては、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板の端面にまで至るように、前記光半導体素子上に形成した最終素子マーカと、前記端面よりも内側に形成された準備素子マーカとを利用して、光ハイブリッド集積を行うことによって、位置合わせの精度を向上させることができる。このため、安定した結合効率を有する光ハイブリッド集積モジュ−ルを作製することが可能である。
【００２１】
さらに、請求項５に係る発明は、自己に形成された光導波路と、光半導体素子に形成された半導体導波路とが光学的に結合するように、前記光半導体素子が実装されて光ハイブリッド集積モジュ−ルを構成する実装基板において、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マーカと、を有することを特徴とする光ハイブリッド集積モジュ−ル用の実装基板とした。
【００２２】
請求項５に係る発明においては、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように、前記実装基板上に形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マーカとを利用して、光ハイブリッド集積を行うことによって、位置合わせの精度を向上させることができる。よって、安定した結合効率を有する光ハイブリッド集積モジュ−ルを作製することが可能である。
【００２３】
【発明の実施の形態】
以下、発明の実施の形態について、図面を用いて説明する。なお、以下の実施の形態では、図５〜図８に示した従来の構成と同じ構成には同じ符号を付し、その重複する説明は省略している。
（第１参考例）
図１は、光半導体素子としてのスポットサイズ変換機能付き半導体レ−ザ１００を利用した光ハイブリッド集積を説明する図であって、石英系基板１０９の平面図及び半導体レ−ザ１００の底面図である。
【００２４】
半導体レ−ザ１００のｐ側電極１０８側で、半導体導波路１０４を挟んだ両側に、２つの素子マ−カ１４３、１４４を、半導体導波路１０４と平行に且つ少なくとも端部を石英系基板１０９に突き当たる端面にまで至るように形成している。この素子マ−カ１４３、１４４は、それぞれが半導体導波路１０４に平行な２本のラインから構成されている。また、半導体レ−ザ１００のｎ側電極１０１側には、この素子マ−カ１４３、１４４に対応して、開口部１０１ａを形成している。
【００２５】
同様に、石英系基板１０９上面には、光導波路１１０を挟んだ両側に、２つの実装マ−カ１４５、１４６を、光導波路１１０と平行に且つ少なくともその端部を半導体レ−ザ１００に突き当たる端面にまで至るように形成している。この実装マ−カ１４５、１４６は、それぞれが光導波路１１０と平行な２本のラインから構成されている。その他の構成は、従来と同様である。
【００２６】
光ハイブリッド集積を行う際には、素子マ−カ１４３、１４４と実装マ−カ１４５、１４６とが平面視で同一直線上にくるように位置合わせを行いつつ、半導体レ−ザ１００の端面を石英系基板１０９の端面に突き当てて、石英系基板１０９上に半導体レ−ザ１００を搭載する。なお、半導体レーザ１００のｐ側電極１０８と石英系基板１０９上に形成した電極１１１とが半田１１２で固定される点は、従来と同様である。
【００２７】
ここで、半導体レ−ザ１００の端面の劈開精度がプラスマイナス１０ミクロンであったために、半導体レ−ザ１００の長さ（図１の左右方向の長さ）が、個々の半導体レ−ザ１００毎に異なっていたとしても、半導体レ−ザ１００の端面に対する素子マ−カ１４３、１４４の位置は、いずれの半導体レ−ザ１００においても同じになる。よって、上記のような位置合わせを経て実装を行えば、光導波路１１０端面と半導体導波路１０４端面との隙間はゼロとなるため、劈開精度に関係なく、全製品において結合効率を安定させることができる。
【００２８】
（第２参考例）
図２は、光半導体素子としてのスポットサイズ変換機能付き光増幅器１１８を利用した光ハイブリッド集積を説明する図であって、石英系基板１３０の平面図及び光増幅器１１８の底面図である。
光増幅器１１８のｐ側電極１２７側に、半導体導波路１２２を挟んだ両側に、２つの素子マ−カ１４７、１４８を、半導体導波路１２２と平行に且つ少なくとも端部を石英系基板１３０に突き当たる端面にまで至るように形成している。この素子マ−カ１４７、１４８は、半導体導波路１２２と平行な２本のラインから構成されている。また、光増幅器１１８のｎ側電極１１９側には、素子マ−カ１４７、１４８に対応して、開口部１１９ａを形成している。
【００２９】
同様に、石英系基板１３０上面には、２つの実装マ−カ１４９、１５０を、光導波路１３１と平行に且つ少なくとも端部を光増幅器１１８に突き当たる端面にまで至るように形成している。この実装マ−カ１４９、１５０は、それぞれが光導波路１３１と平行な２本のラインから構成されている。その他の構成は、従来と同様である。
【００３０】
光ハイブリッド集積を行う際には、素子マ−カ１４７、１４８と実装マ−カ１４９、１５０とが平面視で同一直線上にくるように位置合わせを行いつつ、光増幅器１１８の端面を石英系基板１３０に突き当てて、石英系基板１３０上に光増幅器１１８を搭載する。なお、光増幅器１１８のｐ側電極１２７と石英系基板１３０上に形成された電極１３３とが半田１３２で固定される点は、従来と同様である。
【００３１】
本実施形態においても、前記第１参考例の作用と同様に、全製品において結合効率を安定させることができるから、素子マ−カ１４７、１４８と実装マ−カ１４９、１５０との突き当たる端面を入力側とすることにより、光増幅器１１８のノイズ成分量を安定させることができる。
（第１実施の形態）
第１及び第２参考例において、光ハイブリッド集積を行う際には、半導体レ−ザ１００や光増幅器１１８を夫々の石英系基板１０９、１３０に直接突き当てて実装する。このため、半導体レ−ザ１００や光増幅器１１８にダメ−ジを与えてしまう可能性がある。例えば、衝突時の速度が１０ミクロン／ｓを越えたり、あるいは斜めに衝突した場合には、ダメ−ジは特に大きくなり、半導体レ−ザ１００端面や光増幅器１１８端面が破壊したり、無反射コ−ティング１２８、１２９が剥離してしまう。
【００３２】
第１実施の形態は、このようなダメ−ジを防止するものであって、図３はスポットサイズ変換機能付き半導体レ−ザ１００を利用した光ハイブリッド集積の別の構成を説明する図であって、石英系基板１０９の平面図及び半導体レ−ザ１００の底面図である。
半導体レ−ザ１００のｐ側電極１０８側には、２つの準備素子マ−カ１５１、１５２を、従来の光ハイブリッド集積に利用した素子マ−カ１１４、１１５と同じ位置に形成している。また、２つの最終素子マ−カ１５５、１５６を、第１参考例の光ハイブリッド集積に利用した素子マ−カ１４３、１４４と同じ位置に形成している。同様に、石英系基板１０９上面には、２つの準備実装マ−カ１５３、１５４を、従来の光ハイブリッド集積に利用した実装マ−カ１１６、１１７と同じ位置に形成する。また、２つの最終実装マ−カ１５７、１５８を、第１参考例の光ハイブリッド集積に利用した実装マ−カ１４５、１４６と同じ位置に形成する。その他の構成は第１参考例と同様である。
【００３３】
光ハイブリッド集積を行う際には、まず、準備素子マ−カ１５１、１５２と準備実装マ−カ１５３、１５４とを、従来例と同様に、半導体レ−ザ１００のｎ側電極１０１側に形成した開口部１０１ａを利用して、位置合わせを行う。このとき、従来例と同様に、半導体導波路１０４端面と光導波路１１０端面との間には、隙間１１３が存在し、その隙間は最大２０ミクロンとなるが、半導体レ−ザ１００と石英系基板１０９とは完全に平行になる。次に、図４（ａ）の状態から、半導体レ−ザ１００を速度１０ミクロン／ｓ以下の速度で動かし、最終素子マ−カ１５５、１５６と最終実装マ−カ１５７、１５８とが平面視において同一直線上にくるように位置合わせしつつ、半導体レ−ザ１００の端面を石英系基板１０９の端面に突き当てて、半導体レ−ザ１００を石英系基板１０９に搭載する。なお、半導体レーザ１００のｐ側電極１０８と石英系基板１０９上に形成した電極１１１とが半田１１２で固定される点は、従来と同様である。
【００３４】
ここで、第１参考例における作用に加えて、準備段階を経て、半導体レ−ザ１００を速度１０ミクロン／ｓ以下で動かして、半導体レ−ザ１００を石英系基板１０９に突き当てることによって、半導体レ−ザ１００にかかるダメ−ジを防止することができる。このため、不良製品を作製してしまう確率が減少する。
なお、本実施の形態のように準備マ−カを利用する構成は、前記第２参考例で示した光増幅器１１８に対しても同様に適用可能であり、同様の効果が得られる。
【００３５】
（第２実施の形態）
図４は、図３の半導体レ−ザ１００と石英系基板１０９との突き当て端面の拡大図である。（ａ）は、光ハイブリッド集積の準備段階を示しており、（ｂ）は、実装終了後を示している。
図４（ａ）に示すように、最終素子マ−カ１５６の一部には、最終実装マ−カ１５８と端部位置が揃うように、同じ所定間隔の目盛り状マ−カとして本尺１５９を形成し、残部には、副尺１６０を形成している。また、最終実装マ−カ１５８の一部には、最終素子マ−カ１５６と端部位置が揃うように、同じ所定間隔の目盛り状マ−カとして本尺１５９を形成し、残部にも本尺１５９を形成している。ここで、本尺１５９の所定間隔をｎとしたとき、副尺１６０は、本尺１５９の（ｎ−１）本の目盛りをｎ等分としてあり、この実施の形態において、本尺１５９を１ミクロンとし、副尺１６０は、本尺１５９の９目盛りを１０等分した目盛り、すなわち所定間隔０．９ミクロンとした。
【００３６】
光ハイブリッド集積を終了後に、図４（ｂ）のようにずれが生じた場合に、この本尺１５９と副尺１６０は、いわゆるバ−ニャとなっているため、ずれの量をバ−ニャの方法で測定することができる。これは、一般にノギスにおいて測定する場合と同様で、例えば、図４（ｂ）の場合には、０．６ミクロンずれていることが分かる。ここで、通常のスポットサイズ変換機能付き半導体レ−ザ１００は、２ミクロンずれると結合効率が２ｄＢ劣化するが、このような大きなずれが生じた場合には、モジュ−ル作製をやり直す必要がある。また、ずれが小さい場合でも、現在のモジュ−ルのずれを把握し、フィ−ドバッグすることで、次回のモジュ−ル作製時のずれをより小さくすることができる。
【００３７】
ここで、最終素子マ−カ１５６及び最終実装マ−カ１５８に、所定間隔の異なる目盛り状マ−カを形成することによって、実装後、各マ−カの最適位置に対して、実際どれだけずれているのかを把握することができる。よって、このずれを定量的に分析し、それ以後の実装プロセスに反映することで、よりよい結合効率を有する光ハイブリッド集積モジュ−ルを作製することができる。
【００３８】
このような第１〜第２参考例及び第１〜第２実施の形態において、最終素子マ−カ及び最終実装マ−カの形状は、平行な２本のラインから構成したが、光導波路及び半導体導波路と平行で且つ光半導体素子及び実装基板の端面に形成されるのであれば、この実施の形態に限らない。また、素子マ−カ及び実装マ−カの個数は、光半導体素子と実装基板との位置合わせが確実に行えるのであれば、この実施の形態に限らない。
【００３９】
また、光半導体素子として半導体レ−ザ及び光増幅器を、また、実装基板として石英系基板を使用したが、いずれもこの実施の形態に限らない。
さらに、目盛り状マ−カは、最終素子マ−カ及び最終実装マ−カ等位置合わせマ−カ上に形成したが、光半導体素子及び実装基板の端面であって、且つその端部位置が揃うように形成するのであれば、この実施の形態に限らず、例えば、光半導体素子や実装基板の上面に形成しても構わない。
【００４０】
さらに、目盛り状マ−カの目盛り間隔は、最終素子マ−カと最終実装マ−カとのずれを定量できるものであれば、この実施の形態に限らない。
さらに、素子マ−カ及び実装マ−カ等位置合わせマ−カの形成位置は、本実施の形態に限らず、例えば、素子マ−カを光半導体素子のｎ側電極側に形成したり、また、実装基板上面に形成した実装マ−カの凸部に対応する凹部を光半導体素子上面に形成する等、素子マ−カと実装マ−カとの距離を少しでも縮めることによって、位置合わせの精度がさらに向上すると考えられる。
【００４１】
【発明の効果】
以上説明したように、請求項１に係る発明によると、前記最終素子マ−カが、前記半導体導波路と平行に形成され、前記最終実装マ−カも、前記光導波路と平行に形成されており、しかも、最終素子マ−カ、最終実装マ−カのいずれも端面にまで至っていることによって、光半導体素子を切り出す際の劈開精度に関係なく、最終素子マ−カと最終実装マ−カとが設計値の相対位置を取る。このため、光半導体素子を切り出す際の劈開精度は、光ハイブリッド集積を行う際の位置合わせの精度に無関係となり、半導体導波路と光導波路との結合効率が安定する。
【００４２】
また、請求項１に係る発明によると、光ハイブリッド集積を行う際に、まず、準備素子マ−カと準備実装マ−カとを仮に位置合わせしたのち、最終素子マ−カと最終実装マ−カとを位置合わせして実装を行うことができる。このため、実装基板に突き当てる際にかかる光半導体素子へのダメ−ジを抑制する上で有利である。
【００４３】
さらに、請求項２に係る発明によると、前記最終素子マ−カと前記実装マ−カとが、本尺と副尺とからなる間隔の異なる目盛り状のマ−カを有することによって、ハイブリッド実装終了後、各マ−カの最適結合位置に対して、実際どれだけのずれが生じているのかを定量することができる。このずれを把握してそれ以後の実装プロセスに反映すれば、より安定した結合効率をもつ光ハイブリッド集積モジュ−ルを作製することが可能である。
【００４４】
さらに、請求項３に係る発明によると、まず、準備素子マ−カと準備実装マ−カとを位置合わせしたのち、最終素子マーカと最終実装マーカとを突き当てて実装を行う。このため、光半導体素子を実装基板に突き当てる際のダメ−ジを防止しつつ、光半導体素子と実装基板とは密着するため、半導体導波路と光導波路との隙間は常にゼロとなる。このため、安定した結合効率を有する光ハイブリッド集積モジュールを作製することが可能である。
【００４５】
さらに、請求項４に係る発明によると、前記半導体導波路と平行に且つ少なくともその端部が前記実装基板に至るように、前記光半導体素子上に形成した最終素子マーカと、前記端面よりも内側に形成された準備素子マーカとを利用して、光ハイブリッド集積を行うことによって、位置合わせの精度を向上させることができる。このため、安定した結合効率を有する光ハイブリッド集積モジュ−ルを作製することが可能である。
【００４６】
さらに、請求項５に係る発明によると、前記光導波路と平行に且つ少なくともその端部が前記光半導体素子へ突き当たる端面にまで至るように、前記実装基板上に形成された最終実装マ−カと、前記端面よりも内側に形成された準備実装マーカとを利用して、光ハイブリッド集積を行うことによって、位置合わせの精度を向上させることができる。このため、安定した結合効率を有する光ハイブリッド集積モジュ−ルを作製することが可能である。
【図面の簡単な説明】
【図１】本発明のスポットサイズ変換機能付き半導体レ−ザの光ハイブリッド集積を説明する図であって、石英系基板の平面図及び半導体レ−ザの底面図である。
【図２】本発明のスポットサイズ変換機能付き光増幅器の光ハイブリッド集積を説明する図であって、石英系基板の平面図及び光増幅器の底面図である。
【図３】本発明のスポットサイズ変換機能付き半導体レ−ザの光ハイブリッド集積の別の構成を説明する図であって、石英系基板の平面図及び半導体レ−ザの底面図である。
【図４】図３における半導体レ−ザと石英系基板との突き当て端面の拡大図である。
【図５】従来のスポットサイズ変換機能付き半導体レ−ザの光ハイブリッド集積を説明する側面図である。
【図６】図５の光ハイブリッド集積を説明する図であって、石英系基板の平面図及び半導体レ−ザの底面図である。
【図７】従来のスポットサイズ変換機能付き光増幅器の光ハイブリッド集積を説明する側面図である。
【図８】図７の光ハイブリッド集積を説明する図であって、石英系基板の平面図及び光増幅器の底面図である。
【符号の説明】
１００    スポットサイズ変換機能付き半導体レ−ザ本体
１０１、１１９    ｎ側電極
１０１ａ、１１９ａ    開口部
１０２、１２０    ｎ基板
１０３、１２１    ｎ−ＩｎＰ層
１０４、１２２    半導体導波路
１０５、１２３    活性層
１０６、１２４、１２５    スポットサイズ変換部
１０７、１２６    ｐ−ＩｎＰ層
１０８、１２７    ｐ側電極
１０９、１３０    石英系基板本体
１１０、１３１    光導波路
１１１、１３３    石英系基板上に形成された電極
１１２、１３２    半田
１１３、１４２、１４２ａ    半導体導波路端面と光導波路端面の距離
１１４、１１５、１３４、１３５、１３６、１３７、１４３、１４４、１４７、１４８    素子マ−カ
１１６、１１７、１３８、１３９、１４０、１４１、１４５、１４６、１４９、１５０    実装マ−カ
１５１、１５２    準備素子マ−カ
１５３、１５４    準備実装マ−カ
１５５、１５６    最終素子マ−カ
１５７、１５８    最終実装マ−カ
１１８    スポットサイズ変換機能付き光増幅器本体
１２８、１２９    無反射コ−ティング
１５９    本尺
１６０    副尺
【図１】
0003557161.tif 000002
【図２】
0003557161.tif 000003
【図３】
0003557161.tif 000004
【図４】
0003557161.tif 000005
【図５】
0003557161.tif 000006
【図６】
0003557161.tif 000007
【図７】
0003557161.tif 000008
【図８】
0003557161.tif 000009