(57)【特許請求の範囲】
【請求項１】
複数本のデータ電極と、データ電極に垂直に交差する複数本のスキャン電極と，スキャン電極に平行に配置された複数本のサステイン電極を備えた交流放電型プラズマディスプレイの駆動方法であって、画素セルの点灯または消灯を選択するアドレス期間と、前記選択に従って前記画素セルを点灯させるサステイン期間を有し，アドレス期間ではサステイン電極に正極性の電圧を印加するとともに，
アドレス期間において第１のセルの書き込みが行われた後、次の第２のセルの書き込みが行われる前にデータ電極に負極性のパルスを印加することを特徴とするプラズマディスプレイの駆動方法。
【請求項２】
走査方向に書き込みを行うべきセルが連続している場合、前記スキャン電極の選択が次のラインに移る際にデータ電極に負極性のパルスを印加することを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項３】
複数本のデータ電極と、データ電極に垂直に交差する複数本のスキャン電極と，スキャン電極に平行に配置された複数本のサステイン電極を備えた交流放電型プラズマディスプレイの駆動方法であって、
画素セルの点灯または消灯を選択するアドレス期間と、前記選択に従って前記画素セルを点灯させるサステイン期間を有し，
アドレス期間において第１のセルの書き込みが行われた後、次の第２のセルの書き込みが行われる前にサステイン電極に正極性のパルスを印加することを特徴とするプラズマディスプレイの駆動方法。
【請求項４】
アドレス期間においてスキャン電極の選択が次のラインに移る際にサステイン電極に正極性のパルスを印加させることを特徴とする請求項５記載のプラズマディスプレイの駆動方法。
【請求項５】
請求項１から４のいずれかの方法で駆動することを特徴とするプラズマディスプレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は３電極構造を持ち、アドレス期間とサステイン期間を分離して駆動する方式のプラズマディスプレイにおいて、書き込み放電の不足に起因する点灯不良の改善し、低い維持電圧で安定した維持放電を行うことができるプラズマディスプレイ駆動方法に関するものである。
【０００２】
【従来の技術】
図５はプラズマディスプレイパネルとデータ側駆動部，スキャン側駆動部およびサステイン側駆動部の接続を示した図である。
【０００３】
プラズマディスプレイパネルに配置された複数本のデータ側電極３０にデータ側駆動部３３を接続し、垂直に交差するｎ本のスキャン側電極３１にスキャン側駆動部３４を接続し、スキャン側電極３１に平行に配置されたｎ本のサステイン側電極３２にサステイン側駆動部３５を接続する。
【０００４】
図４は１Ｓ．Ｆ．中の従来の交流放電型プラズマディスプレイの駆動波形である。
【０００５】
セットアップ期間１では放電が生じやすくするためにプラズマディスプレイ内の全セルに壁電荷を蓄積させる。アドレス期間２では点灯させるセルの書き込み放電を行う。サステイン期間３では前記アドレス期間２で書き込まれたセルを点灯させその点灯を維持させる。イレース期間では壁電荷を消去させることによってセルの点灯を停止させる。
【０００６】
上記の放電を行うために、アドレス期間２にはアドレス電極３０には書き込みパルスが印加され、スキャン電極３１には走査パルス５が印加され、サステイン電極は一定電位に固定されている。また走査方向に書き込みを行うべきセルが連続している場合、そのセルを走査している期間中データ電極の電位をデータ側基準電位より変化した状態で一定に保つ。
【０００７】
交流放電型プラズマディスプレイでは１フレームの映像を複数のサブフィールド（以後Ｓ．Ｆ．と略す）に分割することによって階調表現をする。更にセル中の気体の放電を制御するために１Ｓ．Ｆ．を更に４つの期間に分割する。この４つの期間について図５を使用して説明する。
【０００８】
図６は交流放電型プラズマディスプレイのセル構造の概略図である。
【０００９】
図６のように前面板４０の表面にはスキャン側電極３１，サステイン側電極３２，誘電体４１および保護膜４２が配置され、背面板４４の表面にはデータ側電極３０，誘電体４５，セル隔壁４３および蛍光体４６が配置されている。またセル内の空間には発光放電させる気体４７が封入されている。５０はデータ側電極３０付近の蛍光体表面、５１はスキャン側電極３１付近の保護膜表面、５２はサステイン側電極３２付近の保護膜表面である。
【００１０】
図８を使ってこの４つの期間について詳しく述べる。ここではプラズマディスプレイパネルの下部のセルを例にとって述べるが同パネル上部においても同様のことが言える。
【００１１】
セットアップ期間ではスキャン側電極３１にデータ側電極３０および前記サステイン側電極３２に比べ高い電圧を印加しセル内の気体４７を放電させる（同図中ａ）。それによって発生した電荷はデータ側電極３０，スキャン側電極３１およびサステイン側電極３２間の電位差を打ち消すようにセルの壁面に蓄積されるので、スキャン側電極３１付近の保護膜表面５１には負の電荷が壁電荷として蓄積され、またデータ側電極３０およびサステイン側電極３３２近の保護膜表面５０および５２には正の電荷が壁電荷として蓄積される。この壁電荷によりアドレス電極−スキャン電極間には壁電位Ｖ１がサステイン電極−スキャン電極間には壁電位Ｖ２が生じる（同図中ｂ）。
【００１２】
アドレス期間２ではセルを点灯させる場合にはスキャン側電極３１にデータ側電極３０およびサステイン側電極３２に比べ低い電圧を印加させることにより、つまりアドレス電極−スキャン電極間には壁電位Ｖ１と同方向に電圧を印加させるとともにサステイン電極−スキャン電極間には壁電位Ｖ２と同方向に電圧を印加させる。これにより気体４７にはサステイン電極−スキャン電極間の電位差と壁電位Ｖ２の和が印加され書き込み放電を生じさせる（同図中ｃ、ｄ）。これにより保護膜表面５０および５２には負の電荷が蓄積されスキャン側電極３１保護膜表面５１には正の電荷が壁電荷として蓄積される。これによりサステイン−スキャン間には壁電位Ｖ３が生じる（同図中ｅ）。
【００１３】
サステイン期間３ではスキャン側電極３１にサステイン側電極３２に比べ高い電圧を印加させることにより、つまりサステイン電極−スキャン電極間に壁電位Ｖ３と同方向に電圧を印加させることにより維持放電を生じさせる（同図中ｆおよびｇ）。これによりセルを点灯させることができる。
【００１４】
従来のアドレス期間とサステイン期間を分離して駆動する方式のプラズマディスプレイパネルの駆動方法では、アドレス期間で書き込み放電が安定して行われ十分な壁電荷が蓄積されることによって、安定した維持放電が生じる。これにより良好な映像が得られる。
【００１５】
【発明が解決しようとする課題】
しかしながら高精細プラズマディスプレイパネルを駆動するにあたり、上記のプラズマディスプレイパネルの駆動方法では次のような課題を有していた。
【００１６】
第１にプラズマディスプレイパネルの高精細化に伴い１ラインあたりの書き込み時間を短くする必要がある。しかし書き込み時間を短くすることによりアドレス期間での書き込み放電が不十分となり、十分な壁電荷が蓄積されない。これにより、安定した維持放電を行うには高い電圧が必要になる。
【００１７】
第２に画素セルが細かくなるにつれて放電によって生じた電荷がセルの壁面に接触することによって再結合が行われるので、安定した放電を得るには高い電圧が必要になる。
【００１８】
以上のような課題を有しているために従来のプラズマディスプレイパネルの駆動方法では安定した映像を得るためには維持放電には高い電圧が必要となり、高電圧が必要になるにつれて消費電力が増大し、プラズマディスプレイパネルを低電力で駆動するための大きな原因となっている。
【００１９】
本発明は高精細パネルにおいても書き込み放電不良を抑え、低い維持電圧で安定した維持放電を行うことが出来る技術を提供するものである。
【００２０】
【課題を解決するための手段】
前記の課題を解決するために、本発明は第１のスキャン電極上の第１の画素セルの書き込み放電を行った直後にデータ電極に印加する電位を変化させることによって、次に走査パルスを印加する第２のスキャン電極上の第２の画素セルのデータ電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行う。
【００２１】
また、本発明はスキャン電極上の画素セルの書き込み放電を行った直後にデータ電極に印加する電位を変化させることによって、画素セルのサステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行う。
【００２２】
また、本発明は第１のスキャン電極上の第１の画素セルの書き込み放電を行った直後に、次に走査パルスを印加する第２のスキャン電極に印加する電位を変化させることによって、第２のスキャン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行う。
【００２３】
また、本発明は第１のスキャン電極上の第１の画素セルの書き込み放電を行った直後に、次にサステイン電極に印加する電位を変化させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行う。
【００２４】
【発明の実施の形態】
前記の課題を解決するために、請求項１は第１の画素セルの書き込みが行われた後次の第２の画素セルの書き込みが行われる前にデータ電極の電位を変化させることによって、第２の画素セルのデータ電極上またはサステイン電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００２５】
また、請求項２は走査方向に書き込みを行うべきセルが連続している場合、第１のスキャン電極上の第１の画素セルの書き込み放電を行った直後にデータ電極に負極性のパルスを印加することによって、次に走査パルスを印加する第２のスキャン電極上の第２の画素セルのデータ電極上またはサステイン電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００２６】
また、走査方向に書き込みを行うべきセルが連続する場合、書き込みパルス幅を短縮し第１のスキャン電極上の第１の画素セルの書き込み放電を行った直後に書き込み時間内にデータ電極に負極性のパルスを印加することによって、次に走査パルスを印加する第２のスキャン電極上の第２の画素セルのデータ電極上またはサステイン電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００２７】
また、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを
行う場合、第１のセルの書き込み時を除いて書き込みパルス幅を短縮し書き込み時間内にデータ電極に負極性のパルスを印加することによって、駆動時間を増大させることなく第一の画素セルを除く画素セルのデータ電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００２８】
また、第１のセルの書き込みが行われた後次の第２のセルの書き込みが行われる前にスキャン電極の電位を変化させることによって、第２のスキャン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００２９】
また、スキャン電極の選択が次のラインに移る際にスキャン電極に正極性のパルスを印加することによって、スキャン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３０】
また、走査方向に書き込みを行うべきセルが連続する場合、走査パルス幅を短縮し書き込み時間内にスキャン電極に正極性のパルスを印加することによって、駆動時間を増大させることなくスキャン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３１】
また、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを行う場合、第１のセルの書き込み時を除いて走査パルス幅を短縮し書き込み時間内にスキャン電極に正極性のパルスを印加することによって、スキャン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３２】
また、請求項３は画素セルの書き込み放電を行った直後に、サステイン電極に印加する電位を変化させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３３】
また、請求項４は第１のセルの書き込みが行われた後次の第２のセルの書き込みが行われる前にサステイン電極に印加する電位を変化させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３４】
また、走査方向に書き込みを行うべきセルが連続しする場合、書き込み時間内にサステイン電極に正極性のパルスを印加させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３５】
また、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを行う場合、第１のセルの書き込み時を除いて書き込み時間内にサステイン電極に正極性のパルスを印加させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００３６】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３７】
（実施の形態１）
図１は本発明の一実施例におけるプラズマディスプレイパネルの駆動方法を示したものであり、同図において、１はセットアップ期間、２はアドレス期間、３はサステイン期間、４はイレース期間、５は走査パルス、６はサステイン側電極印加電圧波形、７はプラズマディスプレイパネル上部からｎ本目のスキャン側電極印加電圧波形、８は同パネル上部からｎ＋１本目のスキャン側電極印加電圧波形、９はデータ側電極印加電圧波形、２０はデータ電極の電位を書き込み電位より低い電位にするためのパルス波形である。またｔ１は書き込み時間である。
【００３８】
図９は上記駆動方法を行ったときのセル内の放電を説明するための図であり、同図において、３０はデータ側電極、３１はスキャン側電極、サステイン側電極であり、５０はデータ側電極３０付近の蛍光体表面、５１はスキャン側電極３１付近の保護膜表面、５２はサステイン側電極３２付近の保護膜表面である。また、Ｖ５はデータ−スキャン電極間に蓄積される壁電圧である。ａ、ｂまあたはｃは画素セルを表しておりｃ、ｂ、ａの順で順次書き込み放電を行う。同図ではｂの画素セルで書き込み放電が行われている。
【００３９】
書き込み放電は走査パルスの発生と同時にデータ電極に書き込み電圧を印加する事により行われる。従来の駆動方法では走査方向に書き込みを行うべきセルが連続している場合、アドレス電極には一定電圧が印加された状態となっている。
【００４０】
しかし走査電極の選択が次のラインに移る際にデータ電極にパルス波形２０を印加することによって、書き込み放電によって生じｂセル内気体中に残存する電荷がａセル内のデータ側電極３０付近の蛍光体表面５０に蓄積される。これにより従来の駆動方法よりデータ電極に多くの壁電荷を蓄積することができ壁電圧Ｖ５は増加する。よってセル中のガスに印加する電圧が増加することによって書き込み放電が強くなり効果的に書き込みを行うことができる。
【００４１】
図７は上記駆動方法を行ったときのセル内の放電を説明するための図であり、同図において、３０はデータ側電極、３１はスキャン側電極、３２はサステイン側電極であり、５０はデータ側電極３０付近の蛍光体表面、５１はスキャン側電極３１付近の保護膜表面、５２はサステイン側電極３２付近の保護膜表面である。
【００４２】
また、Ｖ１は初期化期間でデータ−スキャン電極間に蓄積される壁電圧、Ｖ２は初期化期間でサステイン−スキャン電極間に蓄積される壁電圧であり、Ｖ３はアドレス期間でスキャン−サステイン電極間に蓄積される壁電圧である。また、Ｖ４はアドレス期間時のサステイン−アドレス電極間の電位差である。
【００４３】
書き込み放電後ガス中に浮遊する電子はスキャン電極より電位の高いデータ電極とサステイン電極に引きつけられるが、データ電極３０の電位を低くしデータ電極３０とサステイン電極３１の電位差Ｖ４を大きくすることでより多くの電子をサステイン電極表面５２に引きつけることができる。これによりスキャン電極−サステイン電極間の壁電位が高くなり低い維持電圧で発光放電を生じさせることができる。
【００４４】
ここで書き込み時間ｔ１後にパルス波形２０をデータ電極３０に印加する事によって１走査ラインの書き込むために必要な時間が増加するため、アドレス期間が増え駆動時間が増大する。
【００４５】
この駆動時間の増大を抑えるために下記の駆動を行う。
【００４６】
図１１は走査方向に書き込みを行うべきセルが連続している場合のアドレス期間中の放電速度について説明するための図であり、同図において、３０はデータ側電極、３１はスキャン側電極、３２はサステイン側電極であり、４４はセル隔壁である。
【００４７】
セル内の気体中に電荷が多く存在する場合、セル内の気体に電界がかけられるとその電荷が加速され、電荷からセル内の気体分子にエネルギーが伝達されることによってセル内の気体の放電が促進される。逆にセル内の気体中に電荷が少ない場合はセル内の気体分子にエネルギーが伝達する電荷が少ないため放電に時間がかかる。
【００４８】
そのため図１１のように走査方向に書き込みを行うべきセルが連続している場合、直前に書き込みされたセル内のガス中に電荷が残っている間に次のセルの書き込み放電が行われるため、書き込み放電が速くなる。
【００４９】
図１２はアドレス期間の放電を説明するための図であり、同図において、６はサステイン側電極印加電圧波形、９はデータ側電極印加電圧波形、１０はセルの発光波形、１１は放電発光である。
【００５０】
書き込み放電は走査パルスの発生と同時にデータ電極に書き込みパルスを印加する事により行われ前記放電発光１１が生じる。走査方向に書き込みを行うべきセルが連続している場合、直前に書き込みされたセル内の気体中に電荷が残っている間に書き込み放電を行うため、書き込み放電が速く書き込み時間に余裕ができる。そのため、書き込みパルス幅を短縮しても画質を損なわずに、駆動時間の短縮ができる。パルス波形２０を印加することにより駆動時間が増加するが、書き込みパルスを短縮することにより、駆動時間を増加させることなく効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。しかし、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを行う場合、第１のセルの書き込みが行われる直前に書き込み放電を行うセルがないために放電不良が生じることがある。このときは第１のセルの書き込み時を除いて書き込みパルス幅を短縮し書き込み時間内にデータ電極にパルス波形２０を印加することにより、駆動時間を増加を抑え効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。
【００５１】
（実施の形態２）
図２は本発明の一実施例におけるプラズマディスプレイパネルの駆動方法を示したものであり、同図において、１はセットアップ期間、２はアドレス期間、３はサステイン期間、４はイレース期間、５は走査パルス、６はサステイン側電極印加電圧波形、７はプラズマディスプレイパネル上部からｎ本目のスキャン側電極印加電圧波形、８は同パネル上部からｎ＋１本目のスキャン側電極印加電圧波形、９はデータ側電極印加電圧波形、２１はスキャン電極の電位を書き込み電位より高い電位にするためのパルス波形である。
【００５２】
図１０は上記駆動方法を行ったときのセル内の放電を説明するための図であり、同図において、３０はデータ側電極、３１はスキャン側電極、サステイン側電極であり、５０はデータ側電極３０付近の蛍光体表面、５１はスキャン側電極３１付近の保護膜表面、５２はサステイン側電極３２付近の保護膜表面である。また、Ｖ５はデータ−スキャン電極間に蓄積される壁電圧である。ａ、ｂまあたはｃは画素セルを表しておりｃ、ｂ、ａの順で順次書き込み放電を行う。同図ではｂの画素セルで書き込み放電が行われている。
【００５３】
書き込み放電は走査パルスの発生と同時にデータ電極に書き込み電圧を印加する事により行われる。従来の駆動方法では走査方向に書き込みを行うべきセルが連続している場合、アドレス電極には一定電圧が印加された状態となっている。
【００５４】
しかし走査電極の選択が次のラインに移る際にスキャン電極にパルス波形２１を印加する事によって、書き込み放電によって生じｂセル内ガス中に残存する電荷がａセル内のスキャン側電極３１付近の保護膜表面５１に蓄積される。これにより従来の駆動方法よりスキャン電極に多くの壁電荷を蓄積することができ壁電圧Ｖ５は増加する。よってセル中のガスに印加する電圧が増加することによって書き込み放電が強くなり効果的に書き込みを行うことができる。
【００５５】
ここで書き込み時間ｔ１後にパルス波形２１をスキャン電極３１に印加する事によって１走査ラインの書き込むために必要な時間が増加するため、アドレス期間が増え駆動時間が増大する。
【００５６】
この駆動時間の増大を抑えるために下記の駆動を行う。
【００５７】
（実施の形態１）で述べたように走査方向に書き込みを行うべきセルが連続している場合、直前に書き込みされた電荷が残っている間に書き込み放電を行うため、書き込み放電が速く書き込み時間に余裕ができる。そのため、書き込みパルスの幅および走査パルスの幅を短縮しても画質を損なわずに、駆動時間の短縮ができる。パルス波形２１を印加することにより駆動時間が増加するが、走査パルス幅を短縮することにより、駆動時間を増加させることなく効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。
【００５８】
しかし、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを行う場合、第１のセルの書き込みが行われる直前に書き込み放電を行うセルがないために放電不良が生じることがある。このときは第１のセルの書き込み時を除いて走査パルス幅を短縮し書き込み時間内にスキャン電極にパルス波形２１を印加することにより、駆動時間を増加を抑え効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。
【００５９】
（実施の形態３）
図３は本発明の一実施例におけるプラズマディスプレイパネルの駆動方法を示したものであり、同図において、１はセットアップ期間、２はアドレス期間、３はサステイン期間、４はイレース期間、５は走査パルス、６はサステイン側電極印加電圧波形、７はプラズマディスプレイパネル上部からｎ本目のスキャン側電極印加電圧波形、８は同パネル上部からｎ＋１本目のスキャン側電極印加電圧波形、９はデータ側電極印加電圧波形、２２はサステイン電極の電位を書き込み電位より高い電位にするためのパルス波形である。またｔ１は書き込み時間である。
【００６０】
図７は上記駆動方法を行ったときのセル内の放電を説明するための図であり、同図において、３０はデータ側電極、３１はスキャン側電極、サステイン側電極であり、５０はデータ側電極３０付近の蛍光体表面、５１はスキャン側電極３１付近の保護膜表面、５２はサステイン側電極３２付近の保護膜表面である。また、Ｖ１は初期化期間でデータ−スキャン電極間に蓄積される壁電圧、Ｖ２は初期化期間でサステイン−スキャン電極間に蓄積される壁電圧であり、Ｖ３はアドレス期間でスキャン−サステイン電極間に蓄積される壁電圧である。また、Ｖ４はアドレス期間時のサステイン−アドレス電極間の電位差である。
【００６１】
ここで書き込み時間ｔ１後にパルス波形２２をサステイン電極３２に印加する事によって１走査ラインの書き込むために必要な時間が増加するため、アドレス期間が増え駆動時間が増大する。
【００６２】
この駆動時間の増大を抑えるために下記の駆動を行う。
【００６３】
（実施の形態１）で述べたように走査方向に書き込みを行うべきセルが連続している場合、直前に書き込みされた電荷が残っている間に書き込み放電を行うため、書き込み放電が速く書き込み時間に余裕ができる。そのため、走査パルス幅または書き込みパルス幅を短縮しても画質を損なわずに、駆動時間の短縮ができる。パルス波形２２を印加することにより駆動時間が増加するが、走査パルス幅または書き込みパルス幅を短縮することにより、駆動時間を増加させることなく効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。
【００６４】
しかし、走査方向に書き込みを行うべきセルが連続し第１のセルを先頭に順次書き込みを行う場合、第１のセルの書き込みが行われる直前に書き込み放電を行うセルがないために放電不良が生じることがある。このときは第１のセルの書き込み時を除いて走査パルス幅または書き込みパルス幅を短縮し書き込み時間内にサステイン電極にパルス波形２２を印加することにより、駆動時間を増加を抑え効率的な書き込みを行い、かつ、低い維持電圧で発光放電を生じさせることができる。
【００６５】
【発明の効果】
以上説明したように、本発明のプラズマディスプレイ駆動方法によれば、次のような効果を奏することが出来る。
【００６６】
本発明請求項１から２に記載のプラズマディスプレイ駆動方法は書き込み放電を行った直後にデータ電極に印加する電位を変化させることによって、次に走査パルスを印加するスキャン電極上の画素セルのデータ電極またはサステイン電極上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。
【００６８】
また、本発明請求項３から４に記載のプラズマディスプレイ駆動方法は書き込み放電を行った直後にサステイン電極に印加する電位を変化させることによって、サステイン電極上の保護膜上に壁電荷を蓄積させ高い壁電位を得ることができ、維持放電を低電圧で行える。                                                            
【図面の簡単な説明】
【図１】本発明の実施の形態１のプラズマディスプレイパネルの駆動方法を示す図
【図２】本発明の実施の形態２のプラズマディスプレイパネルの駆動方法を示す図
【図３】本発明の実施の形態３のプラズマディスプレイパネルの駆動方法を示す図
【図４】従来のプラズマディスプレイパネルの駆動方法の１例を示す図
【図５】プラズマディスプレイパネル，データ側駆動部，スキャン側駆動部およびサステイン側駆動部の接続を示した図
【図６】プラズマディスプレイパネルの構造の１例を示す図
【図７】本発明の実施の形態１および本発明の実施の形態３のプラズマディスプレイパネルのセル内の放電を説明するための図
【図８】従来のプラズマディスプレイのセル内の放電の１例を説明するための図
【図９】本発明の実施の形態１のプラズマディスプレイパネルのセル内の放電を説明するための図
【図１０】本発明の実施の形態２のプラズマディスプレイパネルのセル内の放電を説明するための図
【図１１】従来のプラズマディスプレイのセル内の放電の１例を説明するための図
【図１２】アドレス期間中のプライミング効果について説明するための図
【符号の説明】
１  セットアップ期間
２  アドレス期間
３  サステイン期間
４  イレース期間
５  走査パルス
６  サステイン側電極印加電圧波形
７  プラズマディスプレイパネル上部からｎ本目のスキャン側電極印加電圧波形
８  プラズマディスプレイパネル上部からｎ＋１本目のスキャン側電極印加電圧波形
９  データ側電極印加電圧波形
２０  データ電極の電位を書き込み電位より低い電位にするためのパルス波形
【図１】
0003539314.tif 000002
【図２】
0003539314.tif 000003
【図３】
0003539314.tif 000004
【図４】
0003539314.tif 000005
【図５】
0003539314.tif 000006
【図６】
0003539314.tif 000007
【図７】
0003539314.tif 000008
【図８】
0003539314.tif 000009
【図９】
0003539314.tif 000010
【図１０】
0003539314.tif 000011
【図１１】
0003539314.tif 000012
【図１２】
0003539314.tif 000013