(57)【特許請求の範囲】
【請求項１】
ラジオ受信機にてオーディオ信号をデジタル処理するための回路装置であって、
前記オーディオ信号が、音質調整器として構成されたデジタルフィルタ（３）と音量調整器（４）とを透過され、
前記デジタルフィルタ（３）は、供給される係数により周波数特性が制御可能であり、
前記音量調整器（４）は、供給されるアナログ調整量およびデジタル調整量により伝送量が制御可能であり、
前記音量調整器（４）が、デジタル信号のための少なくとも１つの調整素子（１０１，１０６）と、アナログ信号のための少なくとも１つの調整素子（１０３，１０４，１０８，１０９）とを有し、
前記デジタル信号のための少なくとも１つの調整素子（１０１，１０６）はデジタル／アナログ変換器（１０２，１０７）に接続されており、
前記アナログ信号のための調整素子およびデジタル信号のための調整素子（１０１，１０６，１０３，１０４，１０８，１０９）にアナログ調整量およびデジタル調整量が供給される形式のデジタル処理回路において、
ステレオオーディオ信号を処理するために音量調整量（ＡＶＯＬ）およびバランス調整量（ＡＢＲ、ＡＢＬ）が供給され、
供給された前記音量調整量（ＡＶＯＬ）と中間の周波数の減衰を補償するために用いるパラメータ（ＡＫＬ）とを重畳し、さらにバランス調整量（ＡＢＲ、ＡＢＬ）を重畳して、左側チャネルおよび右側チャネルにそれぞれ対応するチャネル調整量（ＡＬＦ、ＡＬＲ、ＡＲＦ、ＡＲＲ）を形成し、
次いで左側チャネルおよび右側チャネルのための前記チャネル調整量をそれぞれ、デジタルオーディオ信号のための調整素子（１０１，１０６）のためのデジタル調整量（ＡＬｄ、ＡＲｄ）とアナログオーディオ信号のための調整素子（１０３，１０４，１０８，１０９）のためのアナログ調整量（ＡＬａＦ、ＡＬａＲ、ＡＲａＲ、ＡＲａＦ）とに分割することを特徴とするオーディオ信号のデジタル処理回路装置。
【請求項２】
デジタルフィルタ（３）の係数を形成するために、中間の周波数に対して高域周波数および低域周波数の周波数特性の変化を制御するエンファシス調整量またはデエンファシス調整量（ＡＨ、ＡＴ）と減衰調整量（ＡＫＬＴ、ＡＫＬＨ）が回路（９）に供給され、
形成された係数（ａＴ０、ａＴ１、ｂＴ１、ａＨ０、ａＨ１、ｂＨ１）がデジタルフィルタ（３）に供給され、
高域周波数または低域周波数がエンファシスされた場合、前記デジタルフィルタ（３）において中間の周波数の伝送量を前記係数に相応してデエンファシスし、これによりオーディオ出力信号（ＬＫＬ、ＲＫＬ）が形成され、音量調整器（４）に供給され、
前記チャネル調整量（ＡＬＦ、ＡＬＲ、ＡＲＦ、ＡＲＲ）を分割したデジタル調整量（ＡＬｄ、ＡＲｄ）とアナログ調整量（ＡＬａＦ、ＡＬａＲ、ＡＲａＲ、ＡＲａＦ）とが、エンファシスを補償するために音量調整器（４）に供給されることを特徴とする請求項１に記載のオーディオ信号のデジタル処理回路装置。
【請求項３】
回路（９）の入力側（１４，１５）に供給された音質調整のためのデジタル調整量（ＡＴ、ＡＨ）には、係数（ａＴ０、ａＴ１、ｂＴ１、ａＨ０、ａＨ１、ｂＨ１）を記憶するメモリ（２１，２２，２３，２４，２５，２６）に対するアドレスが含まれており、
前記メモリから読出された係数の少なくとも一部が、デエンファシスのために供給された減衰調整量（ＡＫＬＴ、ＡＫＬＨ）に依存する制御量と乗算器（２９，３０，３１，３２）で乗算されることを特徴とする請求項１記載のオーディオ信号のデジタル処理回路装置。
【請求項４】
高域周波数をエンファシスする場合および低域周波数をエンファシスする場合にデエンファシスのためにそれぞれ１つの減衰調整量（ＡＫＬＴ、ＡＫＬＨ）が供給され、
該減衰調整量の和（３３）が、デエンファシスを補償するためのパラメータ（ＡＫＬ）を形成することを特徴とする請求項３に記載のオーディオ信号のデジタル処理回路装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えばカーラジオに搭載するラジオ受信機に設けられているオーディオ信号のデジタル信号処理の回路装置に関する。
【０００２】
【従来の技術】
例えば高域周波数および低域周波数のための周波数特性等の音質調整と、音量調整と、ステレオ再生の場合にはバランス調整とを可能にする、ラジオ受信機のための音質調整オーディオ信号処理回路が公知である。さらに、２つより多い数のスピーカを介しての再生の場合、個々のスピーカ群の間、例えば自動車中の前方スピーカと後方スピーカとの間の音量比の調整方法は公知である。その実現のためにデジタル回路を使用することは、例えば調整の良好な再現性、集積回路による容易な実現可能性、製造の際のばらつきに起因するいかなる補償調整作業も不要であること等の種々の利点を有する。
【０００３】
デジタルオーディオ信号の処理の際、量子化段階の数は重要な値である。アナログ／デジタル変換の際のオーディオの量子化は多くの場合に１６ｂｉｔで行われる。これは、可及的最小の量子化雑音の面で、楽曲がダイナミックな場合でも十分良好であると感じられる。しかしこれは、量子化する振幅領域が全域にわたり利用される場合にのみ当てはまる。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、オーディオ信号の伝達特性に種々異なる調整を行うにもかかわらず、量子化のために利用可能な振幅領域をできるだけ全域にわたり利用する、請求項１の上位概念に記載のオーディオ信号のデジタル処理回路装置を提案することにある。
【０００５】
【課題を解決するための手段】
請求項１の特徴部分に記載の特徴を有する本発明の回路装置は、例えば１６ｂｉｔ幅等のデジタル形のオーディオ信号が供給される集積回路を用いての実現に適している。
【０００６】
本発明の１つの有利な実施例では、デジタルフィルタの係数を形成するために、中間の周波数に対して高域周波数および低域周波数の周波数特性を制御する別の調整量が供給可能であり、高域周波数および／または低域周波数をエンファシスする場合に前記フィルタの中間の周波数での伝送量を相応してデエンファシスし、デエンファシスのための調整量が、デエンファシスを補償するために音量調整器に供給可能である。
【０００７】
この実施例では量子化のために利用可能な振幅領域は、高域周波数または低域周波数のエンファシスの際に振幅領域を越えることにより歪が発生することがなく、それにもかかわらず、高域周波数または低域周波数のエンファシスなしの調整の場合にリザーブを考慮する必要がないように利用される。
【０００８】
個々のスピーカの音量に関する前述のすべての調整を同時に行うことにより著しいレベルの相違が発生し、従って最悪の場合、所定の振幅領域のうち僅かな部分しかオーディオ信号の量子化のために利用できない。本発明の別の１つの実施例では、調整領域が大きい場合でも量子化雑音の発生を阻止するために、音量調整器が、デジタル／アナログ変換器が接続しているデジタル信号のための少なくとも１つの調整素子と、アナログ信号のための少なくとも１つの調整素子とを有し、調整素子に調整量を、デジタルオーディオ信号のための調整素子ができるだけ最大伝送量の際に作動されるように供給する。
【０００９】
請求項２以降の請求項に記載の措置により、請求項１に記載の本発明の有利な発展および改善が可能である。
【００１０】
【実施例】
次に本発明を実施例に基づき図を用いて詳しく説明する。
【００１１】
異なる図の同一部分は同一の参照番号により示されている。この実施例およびその部分はブロック回路図として示されているが、しかしこれは、本発明の回路装置が、ブロックに対応する個々の回路を用いての実現に制限されているということではない。すなわち本発明の回路装置は、高集積回路を用いて実現可能であり、そうすると有利である。この場合、適切なプログラムによりブロック回路図に示されている処理段階を実行するデジタル信号プロセッサを設けることができる。本発明の回路装置は別の回路装置と一緒に、１つの集積回路の中でラジオ受信機の主要部分を形成することもある。
【００１２】
図１の回路装置の入力１，２にはデジタルオーディオ信号ＬおよびＲを有利にはラジオ受信機のステレオ復号器から供給可能である。デジタル音質調整器３を介してオーディオ信号が信号ＬＫＬおよびＲＫＬとして音量調整器４に供給され、音量調整器４は４つの出力側５，６，７，８を有し、これらの出力側のそれぞれはオーディオ信号ＬＦ，ＬＲ，ＲＦおよびＲＲを出力する。これらのオーディオ信号は、適切な出力段を介してそれぞれ１つのスピーカに供給される。左側チャネルと右側チャネルとのためにそれぞれ２つのスピーカ設けられている。それぞれ２つのこれらのスピーカは、例えば自動車の中で前方および後方に配置されている。
【００１３】
音質調整器３および音量調整器４は、種々の係数および調整量を導出する回路９，１０，１１および１２と共働して、以下においてオーディオプロセッサと呼称する回路装置１３を形成する。別の入力１４，１５，１６，１７，１８を介してオーディオプロセッサ１３にマイクロコンピュータ１９から種々の調整量が供給される。マイクロコンピュータ１９はいわゆる機器マイクロコンピュータとして構成されている、すなわち例えばラジオ受信機等の機器内の別の機能例えば送信局への同調を制御する。マイクロコンピュータ１９には操作素子２０および表示装置２１が接続されている。
【００１４】
オーディオプロセッサ１３にはマイクロコンピュータから、詳細には次に示す信号が供給される。
【００１５】
0003557236.tif 000002
入力側１４および１５へ供給される調整量と、オーディオ信号へのそれぞれの作用との間の対応は、図１０に示されている。２進桁Ｄ０〜Ｄ３は、−１４ｄＢと＋１４ｄＢとの間で低域Ｔまたは高域ＨをエンファシスまたはデエンファシスするためのＨ／Ｔ調整量ＡＴまたはＡＨとして用いられる。２進桁Ｄ４〜Ｄ７は減衰調整量ＡＫＬＴまたはＡＫＬＨを形成し、それぞれ音質調整器３の伝送量を１インクリメント当り中間の周波数に対して１．１８７５ｄＢだけ低下させる。
【００１６】
入力側１４，１５に供給された音質調整のための調整量から、図２に示されている回路９で音質調整のための係数が求められる。Ｈ／Ｔ調整量ＡＴおよびＡＨは、それぞれの係数をメモリに記憶するためのアドレスを含んでいる。低域調整のためにはこれらは、係数ａＴ０，ａＴ１およびｂＴ１のためのメモリ２１，２２，２３であり、高域調整のためには、係数ａＨ０，ａＨ１およびｂＨ１のためのメモリ２４，２５，２６である。
【００１７】
入力側１４，１５（図１）を介して供給されたその都度１つのデータワードの４つの２進桁により形成されるアドレスの外に２進桁Ｄ４〜Ｄ７は、高域または低域のエンファシスの際にデジタルオーディオ信号の値領域の行過ぎを回避するためにオーディオ信号のレベルを低下させる減衰調整量ＡＫＬＨまたはＡＫＬＴを表す。これにより、エンファシスされた周波数領域のための伝送量が正規化される。信号ＡＫＬＨおよびＡＫＬＴは、一方ではそれぞれ１つの別のメモリ２７，２８にアドレスとして供給され、これにより、２９，３０，３１，３２で係数ａＴ０，ａＴ１，ａＨ０およびａＨ１と乗算されるそれぞれ１つの乗数が形成される。他方、パラメータＡＫＬＴおよびＡＫＬＨは３３で加算され、３４で−１と乗算される。結果は、正規化により生じた信号減衰を後で補償するために用いられる。
【００１８】
図２に示されている回路から係数は音質調整器３に供給され、値ＡＫＬは回路１１（図１）に供給される。
【００１９】
音質調整器３を次に図３に基づいて詳しく説明する。それぞれのチャネルに設けられている２つの音質調整器のうち１つのみがブロック回路図として示されている。音質調整器は、６つの乗算器４１，４２，４３，４４，４５，４６と、３つの遅延素子４７，４８，４９と、４つの加算器５０，５１，５２，５３とを有する再帰構造を有する。高域調整および低域調整は、低域のためのそれぞれのフィルタ係数ａＴ０，ａＴ１，ｂＴ１と、高域のためのそれぞれのフィルタ係数ａＨ０，ａＨ１，ｂＨ１を同時に変化することにより別個に行われる。それぞれのオーディオ信号ＬまたはＲは入力側５４に供給可能であり、出力信号ＬＫＬまたはＲＫＬは出力側５５から音量調整器４（図１）に供給される。
【００２０】
音量のための音量調整量ＡＶＯＬ、バランスのためのバランス調整量ＡＢＲおよびＡＢＬ、およびフェーダすなわち前方のスピーカと後方のスピーカとの間の音量比のためのフェーダ調整量ＡＦＦおよびＡＦＲは、音量調整器４の最大伝送量に対する減衰量を表す。従ってこれらの減衰量の値が０であることは、伝送量が最大であることを意味する。図７は、表の形で音量調整量ＡＶＯＬとこれに対応する減衰量との間の対応関係を示す。音量調整量ＡＶＯＬのそれぞれ１つのインクリメントにより減衰量はそれぞれ１．１８７５ｄＢ増加する。音量調整量ＡＶＯＬがとることが可能な最大値は６５である。
【００２１】
本実施例では同様にバランス調整量ＡＢＬおよびＡＢＲと減衰量との間の対応関係が、図８に示されているように定められている。バランス調整のためにはより小さな調整領域で十分であるので、２つの調整量は一緒に１バイトで出力される。同様に、マイクロコンピュータ１９（図１）から出力されたデータワードは、減衰量値への対応関係が図９に示されているフェーダ調整量ＡＦＦおよびＡＦＲを含む。
【００２２】
前述の調整量は回路１１で、出力側５〜８のうちのそれぞれ１つの減衰量を意味する４つの減衰調整量ＡＬＦ，ＡＬＲ，ＡＲＦおよびＡＲＲに組合せされる。この場合、回路１２で信号品質を評価するために形成される別の２つの特別減衰調整量すなわちＡＭＵおよびＡＦＥが考慮される。第１の特別減衰調整量ＡＭＵは、受信が障害を受けた場合の付加的な３ｄＢの減衰量を意味し、第２の特別減衰調整量ＡＦＥは、受信が障害を受けた場合の大幅により強い減衰量（発生雑音減衰量）すなわち３０ｄＢを招く。
【００２３】
種々の調整量が回路１１でいかに組合せされるかが、図４にブロック回路図の形で示されている。パラメータＡＫＬを音量調整量ＡＶＯＬに加算することにより、音質調整に関連しての正規化により発生される信号減衰が補償される。しかしこの場合、さらに処理する和が負に絶対にならないようにしなければならない。これを実現するために６２で、ＡＫＬとＡＶＯＬとの和の正負の符号が求められ、６３で、正符号の場合には加算器６４にその和が供給され、そうでない場合には値０が供給される。
【００２４】
加算器６４には別の加算器６５を介してさらに特別減衰調整量ＡＭＵおよびＡＦＥが供給される。加算器６４の後で、４つの出力側オーディオチャネルのための減衰量値を形成するために４つのチャネルに分割される。それぞれのチャネルの中に２つの加算回路６６〜７３が配置されている。バランス調整量のうちからＡＢＲが加算回路７０，７２に供給され、ＡＢＬが加算回路６６，６７に供給され、従ってそれぞれ２つの左側のチャネルおよび２つの右側のチャネルが制御される。フェーダ調整量ＡＦＦおよびＡＦＲは一方では加算回路６８，７３に供給され、他方では加算回路６９，７１に供給され、従って１つの調整量によりそれぞれ２つの前方または後方のチャネルが制御可能である。
【００２５】
回路１１（図１，図４）の出力信号は、音量調整器のそれぞれのチャネルの中に配置されている複数の調整素子のための調整量を形成する回路、すなわち調整量を分割する分割回路１０に供給される。冒頭に記載のように本発明の１つの主要な利点は、利用可能な量子化段階、有利には１６ｂｉｔ量子化を可及的最適に利用することにある。すなわち、供給された調整量が信号の高い減衰量を招く場合でも、その都度調整された出力信号のために可及的最大数の量子化段階を保持しなければならない。従って音量調整器においてデジタルレベル内でもアナログレベル内でもそれぞれ１つの減衰量調整素子が設けられている。
【００２６】
後に図６と関連してより詳しく説明するように左側チャネルと右側チャネルとのためにそれぞれ１つの調整素子が設けられ、アナログ信号のための調整素子が、左側前方チャネルと右側前方チャネル方と左側後方チャネルと右側後方チャネルとの中にそれぞれ１つ設けられている。従って分割回路１０では、４つの供給された信号から、デジタル減衰量調整素子を制御する２つのデジタル調整信号ＡＬｄおよびＡＲｄと、アナログ減衰量調整素子を制御する４つのアナログ調整信号ＡＬａＦ，ＡＬａＲ，ＡＲａＲおよびＡＲａＦとが導出される。これにより発生する減衰量は、アナログ調整素子が可及的最大の減衰作用をし、これによりアナログ調整素子の最大減衰量より大きい減衰が発生し、その際に付加的減衰量がデジタル調整素子により実現されるように回路１０の上記出力量に分配される。これによりデジタル／アナログ変換器が可及的最良に制御される。
【００２７】
左側チャネルのためにも、右側チャネルのためにも（図５）８１または８２で差形成が行われ、次いで正負の符号に関する検出が８３，８４で行われる。８５，８６でそれぞれより大きい減衰量値が値×１または×３としてさらに伝送され、８７，８８または８９，９０で閾値ｓ１と比較される。その際、閾値ｓ１は、アナログ減衰器の最大減衰量を表す。従って、差×１−ｓ１または差×３−ｓ１は、デジタル調整素子のために残った減衰量値である。この差の後続の論理評価回路９１，９２は、×２＝ＡＬｄまたは×４＝ＡＲｄのための値が負にならないことを保証する。アナログ調整素子のための減衰量値は、減算器９３〜９６を用いて形成される。
【００２８】
図６もブロック回路図として音量調整器４（図１）のための実施例を示す。信号ＬＫＬのための左側チャネルは、デジタル調整器としての乗算器１０１と、デジタル／アナログ変換器１０２とを有し、アナログ部分において１つの前方チャネルと１つの後方チャネルとに分割され、これらのチャネルは、それぞれ１つのアナログ減衰量調整素子１０３，１０４を有する。出力側５，６から信号ＬＦおよびＬＲが取出し可能である。右側チャネルも同様に構成され、乗算器１０６、デジタル／アナログ変換器１０７およびアナログ減衰量調整素子１０８，１０９を有する。
【００２９】
減衰量調整素子は、デジタル信号を用いて制御可能な減衰量を有する回路網により形成される。その実現のためにアナログ調整量ＡＬａＦ，ＡＬａＲ，ＡＲａＦおよびＡＲａＲがアナログ減衰量調整素子１０４，１０３，１０８，１０９に供給される。調整量への伝送量ｇａの依存性は図１２に示されている。
【００３０】
デジタル調整量ＡＬｄおよびＡＲｄはアドレスとして、乗算器１０１，１０６のための乗数すなわち伝送量ｇｄを有するそれぞれ１つのメモリ１１０，１１１に供給される。このテーブルの内容の１つの例が図１１に示されている。この場合、デジタル調整量ＡＬｄまたはＡＲｄの値は１０進法で示されている。値１５と１６との間の水平の破線は、低域または高域を相応に持上ることにより生じ、調整素子により再び補償される中間の周波数のレベル低下をどこまで行うことができるかを示す。
【００３１】
メモリ１１０，１１１のアドレス領域を越えるのを阻止するためにデジタル調整量ＡＬｄおよびＡＲｄの論理監視が行われる。その実現のためにこれらのデジタル調整量は、それぞれ１つの減算器１１２，１１３および１つの正負符号検出装置１１４，１１５を用いて所定の値ｄ１と比較される。それぞれの調整量がｇ１より小さい場合、調整量はそれぞれの論理回路１１６，１１７によりさらに伝送される。しかしＡＬｄまたはＡＲｄがｇ１より大きい場合、最大値ｇ１は、それぞれのメモリ１１０，１１１のためのアドレスとして用いられる。
【図面の簡単な説明】
【図１】本発明の回路装置のブロック回路図である。
【図２】図１の回路装置におけるフィルタ係数の計算装置のブロック回路図である。
【図３】音質調整器としての制御可能なフィルタのブロック回路図である。
【図４】音量調整器のための調整量の処理回路のブロック回路図である。
【図５】図４の回路により処理する調整量の別の処理回路のブロック回路図である。
【図６】音量調整器のブロック回路図である。
【図７】音量調整のために本発明の回路装置に供給可能な調整量を示す図である。
【図８】音量調整のために本発明の回路装置に供給可能な調整量を示す図である。
【図９】音量調整のために本発明の回路装置に供給可能な調整量を示す図である。
【図１０】音質調整のために本発明の回路装置に供給可能な調整量を示す図である。
【図１１】オーディオ信号のための伝送量への本発明の回路装置の中での音量調整信号の対応を示す図である。
【図１２】オーディオ信号のための別の伝送量への別の内部の調整量の対応を示す図である。
【符号の説明】
１，２  入力側
３  音質調整器
４  音量調整器
５，６，７，８  出力側
９，１０，１１，１２  係数および調整量導出回路
１３  回路装置
１４，１５，１６，１７，１８  入力側
１９  マイクロコンピュータ
２０  操作素子
２１  表示装置
２１，２２，２３  メモリ
２４，２５，２６  メモリ
３０，３１，３２  乗算器
３３  加算器
３４  減算器
４１，４２，４３，４４，４５，４６  乗算器
４７，４８，４９  遅延素子
５０，５１，５２，５３  加算器
６２  正負符号検出素子
６３  判断回路装置
６４  加算器
６５  加算器
６６〜７３  加算回路
８１，８２  差形成素子
８３，８４  正負符号質問素子
８５，８６  判断回路装置
８７，８８，８９，９０  比較素子
９１，９２  論理評価素子
１０１  乗算器
１０２  デジタル／アナログ変換器
１０３，１０４  減衰量調整素子
１０６  乗算器
１０７  デジタル／アナログ変換器
１０８，１０９  減衰量調整素子
１１０，１１１  メモリ
１１２，１１３  減算器
Ｌ，Ｒ  オーディオ信号
ＬＫＬ，ＲＫＬ  信号
ＬＦ，ＬＲ，ＲＦ，ＲＲ  オーディオ信号
ＡＨ  高域のエンファシスまたはデエンファシス
ＡＫＬＨ  高域調整のための重み付け係数
ＡＴ  低域のエンファシスまたはデエンファシス
ＡＫＬＴ  低域調整のための重み付け係数
ＡＶＯＬ  音量調整
ＡＢＲ  右側バランス調整
ＡＢＲ  左側バランス調整
ＡＦＦ  前方減衰量
ＡＦＲ  後方減衰量
ｇｄ  伝送量
【図１】
0003557236.tif 000003
【図２】
0003557236.tif 000004
【図３】
0003557236.tif 000005
【図４】
0003557236.tif 000006
【図５】
0003557236.tif 000007
【図６】
0003557236.tif 000008
【図７】
0003557236.tif 000009
【図８】
0003557236.tif 000010
【図９】
0003557236.tif 000011
【図１０】
0003557236.tif 000012
【図１１】
0003557236.tif 000013
【図１２】
0003557236.tif 000014