(57)【特許請求の範囲】
【請求項１】
主表面を有する支持基板と、
前記支持基板の主表面上に形成された化合物半導体からなるチャネル層と、
前記チャネル層の上に形成され、該チャネル層のバンドギャップよりも広いバンドギャップを有する化合物半導体からなるワイドギャップ層と、
前記ワイドギャップ層の一部の領域上に形成されたＧａＳからなるゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極であって、前記チャネル層のうち該ゲート電極の両側の領域にソース領域とドレイン領域とを画定するゲート電極と
を有する化合物半導体装置。
【請求項２】
前記チャネル層がＧａＡｓ、ＩｎＡｓ、及びＩｎＧａＡｓからなる群より選択された１つの材料で形成され、前記ワイドギャップ層が、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、及びＩｎＧａＡｌＡｓＰからなる群より選ばれた１つの化合物半導体で形成されている請求項１に記載の化合物半導体装置。
【請求項３】
前記ワイドギャップ層の厚さが、１原子層〜２０ｎｍである請求項１または２に記載の化合物半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置に関し、特に金属／絶縁体／半導体構造（ＭＩＳ構造）を有する化合物半導体装置に関する。
【０００２】
ＧａＡｓを用いたＭＥＳＦＥＴや、高電子移動度トランジスタ（ＨＥＭＴ）等が、超高速デバイスとして注目されている。ＧａＡｓを用いたＭＥＳＦＥＴは携帯電話等の移動通信に利用され、ＨＥＭＴは衛星放送受信用アンテナ等に利用されている。これらの素子は、ゲート電極とチャネルとの間に絶縁膜を有さないため、動作ゲート電圧が制限される。チャネル層とゲート電極との間にゲート絶縁膜を挟んだ構造を有するＭＩＳＦＥＴの実用化が望まれてる。
【０００３】
【従来の技術】
一般的に化合物半導体と絶縁体との界面には多くの界面準位が存在する。ＧａＡｓの未処理表面には、通常１×１０１３〜１×１０１４ｅＶ−１ｃｍ−２程度の界面準位が存在する。この界面準位のためフェルミ準位がピニングされ、ＧａＡｓ表面に約０．７ｅＶ程度の表面電位が生ずる。また、ＧａＡｓの表面上に絶縁膜を形成した場合、ＧａＡｓと絶縁膜との界面にも多くの界面準位が生ずる。Ｓｉを用いたＭＯＳＦＥＴのように電荷蓄積層に蓄積された電荷を電気伝導に用いるためには、界面準位密度を低減する必要がある。
【０００４】
チャネル層としてＧａＡｓ、ゲート絶縁膜としてＧａＳを用いたＭＩＳＦＥＴが提案されている。
【０００５】
【発明が解決しようとする課題】
ゲート絶縁膜としてＧａＳを用いることにより、界面準位密度を低減することができるが、まだ十分とはいえない。
【０００６】
本発明の目的は、界面準位密度が少なく、良好な電気的特性を有するＭＩＳ型の化合物半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、主表面を有する支持基板と、前記支持基板の主表面上に形成された化合物半導体からなるチャネル層と、前記チャネル層の上に形成され、該チャネル層のバンドギャップよりも広いバンドギャップを有する化合物半導体からなるワイドギャップ層と、前記ワイドギャップ層の一部の領域上に形成されたＧａＳからなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極であって、前記チャネル層のうち該ゲート電極の両側の領域にソース領域とドレイン領域とを画定するゲート電極とを有する化合物半導体装置が提供される。
【０００８】
ゲート電極に印加される電圧により、ゲート絶縁膜及びワイドギャップ層を介してチャネル層中のキャリア濃度が制御される。キャリアは、チャネル層とワイドギャップ層との界面近傍に蓄積される。チャネル層とワイドギャップ層の材料を適当に選択することにより、界面準位のほとんど存在しない良好な界面を得ることができる。このため、界面準位トラップによるキャリアの散乱が抑制され、高速動作を可能とすることができる。
【０００９】
【発明の実施の形態】
本願発明者の実験によると、ＧａＳの原料としてターシャリブチルガリウムサルファキュベン（｛（ｔ−Ｂｕ）ＧａＳ｝４  ）を用いた分子線エピタキシ（ＭＢＥ）により、組成比１：１のＧａＳ膜をＧａＡｓ基板上に堆積することにより、ＧａＳとＧａＡｓとの界面準位密度を５×１０１０ｅＶ−１ｃｍ−２まで減少させることができた。しかしながら、界面準位の低減量はまだ十分ではなく、ＧａＳとＧａＡｓとの界面に蓄積したキャリアを伝導に用いる場合、界面準位によるトラップ及び界面の粗さのためにキャリアの散乱が懸念される。本発明の実施例は、ＧａＡｓ表面にＧａＳ膜を堆積した場合よりも界面準位による悪影響の少ないＭＩＳ構造を提供しようとするものである。
【００１０】
図１は本発明の実施例によるＭＩＳＦＥＴの断面図を示す。ＧａＡｓ基板１の表面上に、Ａｌ０．３  Ｇａ０．７  Ａｓからなる厚さ５００ｎｍのバッファ層２、Ｓｉがドープされたｎ型ＧａＡｓからなる厚さ１００ｎｍのチャネル層３、及びＡｌ０．３  Ｇａ０．７  Ａｓからなる厚さ５ｎｍのワイドギャップ層４がこの順番に積層されている。チャネル層３の不純物（Ｓｉ）濃度は、例えば５×１０１６ｃｍ−３である。
【００１１】
ワイドギャップ層４の表面の一部の領域上にＧａＳからなる厚さ３０ｎｍのゲート絶縁膜５Ｇが形成されている。ゲート絶縁膜５Ｇの両側に、それぞれＡｕＧｅ（下層）／Ａｕ（上層）の２層構造を有するソース電極６Ｓ及びドレイン電極６Ｄが形成されている。ソース電極６Ｓ及びドレイン電極６Ｄの下方の領域は合金化されており、両電極はチャネル層３とオーミック接続している。ゲート絶縁膜５Ｇの上に、Ａｌからなるゲート電極７Ｇが形成されている。
【００１２】
図２は、図１に示すＭＩＳＦＥＴのＭＩＳ構造部分のエネルギバンド図を示す。実線Ｅｃ、Ｅｖ、Ｅｆは、それぞれ伝導帯端、価電子帯端、及びフェルミ準位を表す。ＡｌＧａＡｓからなるワイドギャップ層４は、チャネル層３よりも大きなバンドギャップを有する。ＧａＳからなるゲート絶縁膜５Ｇは、ワイドギャップ層４よりもさらに大きなバンドギャップを有する。
【００１３】
ＧａＡｓとＧａＳとを直接接触させた場合には、その界面に界面準位が形成される。本実施例の場合には、ＧａＡｓからなるチャネル層３とＧａＳからなるゲート絶縁膜５Ｇとの間にＡｌＧａＡｓからなるワイドギャップ層４が挿入されている。ＧａＡｓとＡｌＧａＡｓとの界面には、ほとんど界面準位が形成されない。
【００１４】
ゲート電極７Ｇに正の電圧ＶＧ  を印加すると、チャネル層３のワイドギャップ層４側の端部近傍において、伝導帯端Ｅｃと価電子帯端Ｅｖが下方に曲がる。このようにして、チャネル層３とワイドギャップ層４との界面近傍に電子蓄積層が形成される。この電子蓄積層により図１に示すソース電極６Ｓとドレイン電極６Ｄ間が導通する。
【００１５】
ＧａＡｓからなるチャネル層３とＡｌＧａＡｓからなるワイドギャップ層４との界面には、ほとんど界面準位が存在しないため、界面準位トラップによるキャリアの散乱が少ない。また、その界面は滑らかであるため、界面の粗さに起因するキャリアの散乱も少ない。このため、より高速動作が可能になる。
【００１６】
なお、ワイドギャップ層４とゲート絶縁膜５Ｇとの界面には、界面準位が存在する。このため、チャネル層３とワイドギャップ層４との界面に蓄積されたキャリアの波動関数のうちワイドギャップ層４側にしみ出した部分と、ワイドギャップ層４とゲート絶縁膜５Ｇとの間の界面準位とが干渉しない様な構成とすることが好ましい。なお、少なくとも１原子層以上の厚さがあれば、ワイドギャップ層４を挿入した効果が期待できる。また、ゲート電極７Ｇに印加される電圧によってチャネル層３内のキャリア濃度を十分制御するためには、ワイドギャップ層４の厚さを２０ｎｍ以下とすることが好ましい。
【００１７】
次に、図３Ａ〜３Ｅを参照して、図１に示すＭＩＳＦＥＴの製造方法について説明する。
【００１８】
図３Ａに示すように、ＧａＡｓ基板１の表面上に、Ａｌ０．３  Ｇａ０．７  Ａｓからなる厚さ５００ｎｍのバッファ層２、Ｓｉドープのｎ型ＧａＡｓからなる厚さ１００ｎｍのチャネル層３、Ａｌ０．３  Ｇａ０．７  Ａｓからなる厚さ５ｎｍのワイドギャップ層４、ノンドープのＧａＡｓからなる厚さ１０ｎｍのキャップ層１０を、分子線エピタキシ（ＭＢＥ）によりこの順番に堆積する。キャップ層１０は、その下のＡｌＧａＡｓワイドギャップ層４の酸化を防止するための層である。
【００１９】
ＭＢＥにおけるＧａの原料は金属Ｇａ、Ａｌの原料は金属Ａｌ、Ａｓの原料は金属Ａｓである。各層の堆積は、基板温度を約５８０℃、Ｖ／ＩＩＩ比を１０とし、ＧａＡｓの成長速度が１μｍ／ｈ、ＡｌＧａＡｓの成長速度が１．３μｍ／ｈとなる条件で行う。
【００２０】
図３Ｂに示すように、図３Ａのキャップ層１０を除去し、ワイドギャップ層４の上にＧａＳ膜５を堆積する。
【００２１】
図４は、ＧａＳ膜５の堆積に用いるＭＢＥ装置の概略図を示す。液化窒素シュラウド５１で取り囲まれた真空容器５０内に、基板保持台５２が配置されている。真空容器５０内は、ゲートバルブ６０、液化窒素トラップ６１を介し、拡散ポンプ６２、及びロータリポンプ６３により真空排気される。基板保持台５２は、加熱機構及び回転機構を有し、保持する基板を加熱し、回転させることができる。
【００２２】
真空容器５０の壁に、ガスセル５３とクヌードセンセル（Ｋセル）５４が取り付けられている。Ｋセル５４のパイロライティック  ボロン  ナイトライド（ＰＢＮ）クルーシブル内に、ＧａＳの原料である｛（ｔ−Ｂｕ）ＧａＳ｝４  が収納されている。ガスセル５３からは、トリスジメチルアミノ砒素または塩化水素（ＨＣｌ）ガスが供給される。ガスセル５３及びＫセル５４の開口部には、それぞれ原料分子線を一時的に遮蔽するためのシャッタ５５及び５６が配置されている。
【００２３】
図３Ａに示す基板を、図４のＭＢＥ装置の基板保持台５２に保持する。真空容器５０内を１×１０−６Ｐａ程度まで真空排気し、基板温度を５００℃とする。ガスセル５３から、トリスジメチルアミノ砒素を流量０．５ｓｃｃｍとして１５分間噴射する。これにより、基板表面に形成されている表面酸化膜が除去される。
【００２４】
その後、ガスセル５３からＨＣｌガスを噴射し、基板最上層のキャップ層１０をエッチング除去する。これにより、ＡｌＧａＡｓワイドギャップ層４の表面が露出する。ＨＣｌガスの噴射を停止し、基板温度を４００℃まで下げてからシャッタ５６を開け、ワイドギャップ層４の上に厚さ３０ｎｍのＧａＳ膜５を堆積する。この時の基板温度は約４００℃である。
【００２５】
ＧａＳ膜５の上に、ソース領域及びドレイン領域となる部分に対応した開口を有するレジストパターン１１を形成する。
【００２６】
図３Ｃに示すように、レジストパターン１１をマスクとしてＧａＳ膜５をエッチングする。２つの開口の間のレジストパターンの下にＧａＳからなるゲート絶縁膜５Ｇが残る。ＧａＳ膜５のエッチングは、エッチャントとして塩酸を用いたウェットエッチングにより行う。
【００２７】
図３Ｄに示すように、基板全面に真空蒸着によりＡｕＧｅ／Ａｕの積層膜６を堆積する。レジストパターン１１の除去とともに、その上に堆積したＡｕＧｅ／Ａｕ積層膜６をリフトオフすることにより、ソース領域及びドレイン領域に対応した部分にソース電極６Ｓ及びドレイン電極６Ｄを残す。温度３５０℃で約５分間の合金化処理を行い、ソース電極６Ｓ及びドレイン電極６Ｄとチャネル層３との間のオーミック接続を得る。
【００２８】
図３Ｅに示すように、ゲート絶縁膜５Ｇの表面の一部の領域を露出させる開口を有するレジストパターン１２を形成する。基板全面に真空蒸着によりＡｌ膜を堆積する。リフトオフ法により、レジストパターン１２上のＡｌ膜を除去し、ゲート電極７Ｇを残す。このようにして、図１に示すＭＩＳＦＥＴが得られる。
【００２９】
上記実施例では、チャネル層としてＧａＡｓを用い、ワイドギャップ層としてＡｌＧａＡｓを用いた場合を説明したが、その他の化合物半導体を用いてもよい。このとき、ワイドギャップ層がチャネル層よりも大きなバンドギャップを有する構成とする。より厳密には、キャリアとして電子を使用する場合には、ワイドギャップ層の伝導帯端がチャネル層の伝導帯端よりも高くなるようにし、キャリアとして正孔を使用する場合には、ワイドギャップ層の価電子帯端がチャネル層の価電子帯端よりも低くなるようにする。
【００３０】
例えば、チャネル層としてＧａＡｓ、ＩｎＡｓ、もしくはＩｎＧａＡｓを用い、ワイドギャップ層として、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、またはＩｎＧａＡｌＡｓＰを用いてもよい。
【００３１】
また、上記実施例ではチャネル層をｎ型とした場合を説明したが、ｐ型としてもよい。例えば、チャネル層をＺｎをドープしたｐ型ＧａＡｓで形成してもよい。
【００３２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、チャネル層とゲート絶縁膜との間にワイドギャップ層を挟むことにより、チャネル層の表面に蓄積されたキャリアを、ゲート絶縁膜とワイドギャップ層との界面に存在する界面準位トラップから空間的に離隔させることができる。このため、界面準位トラップによるキャリアの散乱を抑制することができる。また、チャネル層と絶縁膜との界面に比べて、チャネル層とワイドギャップ層との界面を滑らかにできるる。このため、界面の粗さに起因するキャリアの散乱を抑制することができる。キャリアの散乱が抑制され、より高速動作可能なＭＩＳＦＥＴを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例によるＭＩＳＦＥＴの断面図である。
【図２】図１に示すＭＩＳＦＥＴのエネルギバンド図である。
【図３】図１に示すＭＩＳＦＥＴの製造工程を説明するための基板の断面図である。
【図４】ＧａＳ膜堆積のためのＭＢＥ装置の概略図である。
【符号の説明】
１  ＧａＡｓ基板
２  ＡｌＧａＡｓバッファ層
３  ＧａＡｓチャネル層
４  ＡｌＧａＡｓワイドギャップ層
５  ＧａＳ層
５Ｇ  ＧａＳゲート絶縁膜
６Ｓ  ソース電極
６Ｄ  ドレイン電極
７  Ａｌ膜
７Ｇ  ゲート電極
１０  ＧａＡｓキャプ層
１１、１２  レジストパターン
５０  真空容器
５１  液化窒素シュラウド
５３  ガスセル
５４  クヌードセンセル
５５、５６  シャッタ
６０  ゲートバルブ
６１  液化窒素トラップ
６２  拡散ポンプ
６３  ロータリポンプ
【図１】
0003596717.tif 000002
【図２】
0003596717.tif 000003
【図３】
0003596717.tif 000004
【図４】
0003596717.tif 000005