【手続補正書】
【提出日】平成29年6月26日(2017.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
システムであって、
ネットワークインターフェースと、
プロセッサと、
前記プロセッサに動作可能に連結された非一過性メモリ媒体と
を備え、
前記非一過性メモリ媒体は、複数の命令を記憶するように構成されており、前記複数の命令は、
デジタルビットストリームを受信することと、
初期ゲートウェイ部分および初期複合部分を生成することと、
前記初期ゲートウェイ部分に基づいてゲートウェイマスクを生成することと、
前記ゲートウェイマスクを前記初期ゲートウェイ部分に適用することにより、最終ゲートウェイ部分を生成することと、
前記ゲートウェイマスクを前記初期複合部分に適用することにより、最終複合部分を生成することと、
前記最終ゲートウェイ部分および前記最終複合部分を用いてデータベクトルをインタリーブすることにより、ヘッダー部分を生成することと、
前記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、前記エンコードされたデジタルビットストリームは、前記ヘッダー部分およびデータ部分を含む、ことと、
伝送のために、前記エンコードされたデジタルビットストリームを前記ネットワークインターフェースに提供することと
を行うように前記プロセッサをプログラムするように構成されている、システム。
【請求項２】
前記プロセッサは、ｍ−要素ベクトルテーブルを前記デジタルビットストリームに適用するようにさらに構成されている、請求項１に記載のシステム。
【請求項３】
前記プロセッサは、前記デジタルビットストリームに関してテーブルルックアップを行うようにさらに構成されている、請求項１に記載のシステム。
【請求項４】
前記プロセッサは、前記ｍ−要素ベクトルテーブルを適用し、実現されるデータスループット、ビットエネルギー、または信号範囲のうちの少なくとも１つを管理するようにさらに構成されている、請求項２に記載のシステム。
【請求項５】
前記プロセッサは、１つ以上のタスクを管理し、既存の情報システム内においてデータ転送性能を修正するようにさらに構成されている、請求項１に記載のシステム。
【請求項６】
前記プロセッサは、
複数の付加的ビットを生成することであって、前記複数の付加的ビットは、エラー補正コードによって生成される、ことと、
前記複数の付加的ビットを前記エンコードされたデジタルビットストリームに追加することと
を行うようにさらに構成されている、請求項１に記載のシステム。
【請求項７】
前記ネットワークインターフェースは、情報システムを含む、請求項１に記載のシステム。
【請求項８】
前記情報システムは、結合された情報システムである、請求項７に記載のシステム。
【請求項９】
前記情報システムは、非結合情報システムである、請求項７に記載のシステム。
【請求項１０】
非一過性コンピュータ可読メモリ媒体であって、前記非一過性コンピュータ可読メモリ媒体は、命令をその上に記憶するように構成されており、前記命令は、プロセッサによってロードされると、前記プロセッサに、
デジタルビットストリームを受信することと、
初期ゲートウェイ部分および初期複合部分を生成することと、
前記初期ゲートウェイ部分に基づいてゲートウェイマスクを生成することと、
前記ゲートウェイマスクを前記初期ゲートウェイ部分に適用することにより、最終ゲートウェイ部分を生成することと、
前記ゲートウェイマスクを前記初期複合部分に適用することにより、最終複合部分を生成することと、
前記最終ゲートウェイ部分および前記最終複合部分を用いてデータベクトルをインタリーブすることにより、ヘッダー部分を生成することと、
前記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、前記エンコードされたデジタルビットストリームは、前記ヘッダー部分およびデータ部分を含む、ことと、
伝送のために、前記エンコードされたデジタルビットストリームをネットワークインターフェースに提供することと
を行わせる、非一過性コンピュータ可読メモリ媒体。
【請求項１１】
前記非一過性コンピュータ可読メモリ媒体上に記憶された命令はさらに、前記プロセッサに、ｍ−要素ベクトルテーブルを前記デジタルビットストリームに適用させる、請求項１０に記載の非一過性コンピュータ可読メモリ媒体。
【請求項１２】
前記非一過性コンピュータ可読メモリ媒体上に記憶された命令はさらに、前記プロセッサに、前記デジタルビットストリームに関してテーブルルックアップを行わせる、請求項１０に記載の非一過性コンピュータ可読メモリ媒体。
【請求項１３】
前記非一過性コンピュータ可読メモリ媒体上に記憶された命令はさらに、前記プロセッサに、前記ｍ−要素ベクトルテーブルを適用し、実現されるデータスループット、ビットエネルギー、または信号範囲のうちの少なくとも１つを管理させる、請求項１１に記載の非一過性コンピュータ可読メモリ媒体。
【請求項１４】
ネットワーク環境内において実行可能なコンピュータ実装方法であって、前記ネットワーク環境は、ネットワークインターフェース、プロセッサ、および前記プロセッサに動作可能に連結された非一過性メモリ媒体を備え、前記非一過性メモリ媒体は、前記プロセッサをプログラムするように構成された複数の命令を記憶するように構成されており、
前記方法は、
前記プロセッサによって、デジタルビットストリームを受信することと、
前記プロセッサによって、初期ゲートウェイ部分および初期複合部分を生成することと、
前記プロセッサによって、前記初期ゲートウェイ部分に基づいてゲートウェイマスクを生成することと、
前記プロセッサによって、前記ゲートウェイマスクを前記初期ゲートウェイ部分に適用することにより、最終ゲートウェイ部分を生成することと、
前記プロセッサによって、前記ゲートウェイマスクを前記初期複合部分に適用することにより、最終複合部分を生成することと、
前記プロセッサによって、前記最終ゲートウェイ部分および前記最終複合部分を用いてデータベクトルをインタリーブすることにより、ヘッダー部分を生成することと、
前記プロセッサによって、前記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、前記エンコードされたデジタルビットストリームは、前記ヘッダー部分およびデータ部分を含む、ことと、
前記プロセッサによって、伝送のために、前記エンコードされたデジタルビットストリームを前記ネットワークインターフェースに提供することと
を含む、方法。
【請求項１５】
前記プロセッサによって、ｍ−要素ベクトルテーブルを前記デジタルビットストリームに適用することをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記プロセッサによって、前記デジタルビットストリームに関してテーブルルックアップを行うことをさらに含む、請求項１４に記載の方法。
【請求項１７】
前記プロセッサによって、前記ｍ−要素ベクトルテーブルを適用し、実現されるデータスループット、ビットエネルギー、または信号範囲のうちの少なくとも１つを管理することをさらに含む、請求項１５に記載の方法。
【請求項１８】
前記プロセッサによって、１つ以上のタスクを管理し、データ転送性能を修正することと、
前記プロセッサによって、業界標準非依存インターフェースを既存の情報システムに提供することと
をさらに含む、請求項１４に記載の方法。
【請求項１９】
前記プロセッサによって、複数の付加的ビットを生成することであって、前記複数の付加的ビットは、エラー補正コードによって生成される、ことと、
前記プロセッサによって、前記複数の付加的ビットを前記エンコードされたデジタルビットストリームに追加することと
をさらに含む、請求項１４に記載の方法。
【請求項２０】
前記プロセッサによって、前記エンコードされたデジタルビットストリームを情報システムに提供することをさらに含む、請求項１４に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
前述の一般的説明および以下の発明を実施するための形態は両方とも、例示的かつ説明的にすぎず、必ずしも、本開示の制限ではないことを理解されたい。本明細書内に組み込まれ、その一部を構成する、付随の図面は、本開示の主題を図示する。ともに、説明および図面は、本開示の原理を説明する役割を果たす。
本発明は、例えば、以下を提供する。
（項１）
コンピュータ実装方法であって、
プロセッサによって、デジタルビットストリームを受信するステップと、
上記プロセッサによって、上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換するステップであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ステップと、
上記プロセッサによって、伝送のために、上記エンコードされたデジタルビットストリームを伝送システムに提供するステップと
を含む、方法。
（項２）
上記デジタルビットストリームを変換するステップは、上記プロセッサによって、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項１に記載のコンピュータ実装方法。
（項３）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、上記プロセッサによって、上記デジタルビットストリームに関してテーブルルックアップを行うステップを含む、項２に記載のコンピュータ実装方法。
（項４）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、マッピング機能に従って、上記プロセッサによって、上記ｍ−要素テーブルを上記デジタルビットストリームにマッピングするステップを含む、項２または３に記載のコンピュータ実装方法。
（項５）
上記プロセッサによって、上記ｍ−要素ベクトルテーブルを採用し、ビットエラーレート（ＢＥＲ）、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供するステップを含む、項１から３のいずれかに記載のコンピュータ実装方法。
（項６）
上記プロセッサによって、１つまたはそれを上回るタスクを管理し、データ転送性能を向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するステップを含む、項１から３のいずれかに記載のコンピュータ実装方法。
（項７）
上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、上記プロセッサによって、データベクトルおよび上記複合チャネルをインタリーブするステップを含む、項１から３のいずれかに記載のコンピュータ実装方法。
（項８）
上記プロセッサによって、複数の付加的ビットを生成するステップであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ステップと、上記プロセッサによって、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加するステップとを含む、項１から３のいずれかに記載のコンピュータ実装方法。
（項９）
上記プロセッサによって、ビット位置パーティショニング、テーブルパーティショニング、またはそれらの組み合わせのうちの少なくとも１つを実装し、上記ｍ−要素ベクトルテーブルのための混合型パーティショニングを生成し、データ転送を最適化するステップを含む、項１から３のいずれかに記載のコンピュータ実装方法。
（項１０）
システムであって、
通信インターフェースと、
プロセッサと、
上記プロセッサに動作可能に連結される、非一過性メモリ媒体であって、
デジタルビットストリームを受信することと、
上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ことと、
伝送のために、上記エンコードされたデジタルビットストリームを上記通信インターフェースに提供することと
を行うように、上記プロセッサをプログラムするように構成される複数の命令を記憶するように構成される、メモリ媒体と
を備える、システム。
（項１１）
上記デジタルビットストリームを変換するステップは、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項１０に記載のシステム。
（項１２）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、上記デジタルビットストリームに関するテーブルルックアップを行うステップを含む、項１１に記載のシステム。
（項１３）
上記プロセッサはさらに、上記ｍ−要素ベクトルテーブルを採用し、ビットエラーレート（ＢＥＲ）、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供するように構成される、項１０または１１に記載のシステム。
（項１４）
上記プロセッサはさらに、１つまたはそれを上回るタスクを管理し、データ転送性能を向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するように構成される、項１０から１２のいずれかに記載のシステム。
（項１５）
上記プロセッサはさらに、上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、データベクトルおよび上記複合チャネルをインタリーブするように構成される、項１０から１２のいずれかに記載のシステム。
（項１６）
上記プロセッサはさらに、複数の付加的ビットを生成することであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ことと、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加することとを行うように構成される、項１０から１２のいずれかに記載のシステム。
（項１７）
上記通信インターフェースは、無線周波数（ＲＦ）通信システムを備える、項１０から１２のいずれかに記載のシステム。
（項１８）
非一過性コンピュータ可読メモリ媒体であって、プロセッサによってロードされると、上記プロセッサに、
デジタルビットストリームを受信することと、
上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ことと、
伝送のために、上記エンコードされたデジタルビットストリームを上記通信インターフェースに提供することと
を行わせる命令をその上に記憶するように構成される、非一過性コンピュータ可読メモリ媒体。
（項１９）
上記デジタルビットストリームを変換するステップは、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項１８に記載の非一過性コンピュータ可読メモリ媒体。
（項２０）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、上記デジタルビットストリームに関するテーブルルックアップを行うステップを含む、項１９に記載の非一過性コンピュータ可読メモリ媒体。
（項２１）
上記その上に記憶された命令はさらに、上記プロセッサに、上記ｍ−要素ベクトルテーブルを採用し、ビットエラーレート（ＢＥＲ）、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供させる、項１９から２０のいずれかに記載の非一過性コンピュータ可読メモリ媒体。
（項２２）
事前協調かつ事前配信された情報を利用して、上記伝送を意図された送信機−受信機対に限定することによって、上記プロセッサによって、信号完全性を確立するステップをさらに含み、上記意図された送信機−受信機対は、上記事前協調かつ事前配信された情報を備える、項１に記載のコンピュータ実装方法。
（項２３）
上記事前協調かつ事前配信された情報を利用することによって、上記プロセッサによって、上記信号完全性を維持するステップを含む、項２２に記載のコンピュータ実装方法。
（項２４）
伝送に先立って、上記エンコードされるデジタルビットストリームを一意にフォーマットすることによって、上記プロセッサによって、上記伝送を上記意図された送信機および受信機に限定するステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項２５）
上記デジタルビットストリームを変換するステップは、上記プロセッサによって、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項２６）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、上記プロセッサによって、上記デジタルビットストリームに関してテーブルルックアップを行うステップを含む、項２５に記載のコンピュータ実装方法。
（項２７）
上記ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップは、マッピング機能に従って、上記プロセッサによって、上記ｍ−要素テーブルを上記デジタルビットストリームにマッピングするステップを含む、項２５に記載のコンピュータ実装方法。
（項２８）
上記プロセッサによって、上記ｍ−要素ベクトルテーブルを採用し、ビットエラーレート（ＢＥＲ）、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、向上された信号完全性および通信を提供するステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項２９）
上記プロセッサによって、１つまたはそれを上回るタスクを管理し、信号完全性および通信を向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項３０）
上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、上記プロセッサによって、データベクトルおよび上記複合チャネルをインタリーブするステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項３１）
上記プロセッサによって、複数の付加的ビットを生成するステップであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ステップと、
上記プロセッサによって、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加するステップと
を含む、項２２または２３に記載のコンピュータ実装方法。
（項３２）
上記プロセッサによって、ビット位置パーティショニング、テーブルパーティショニング、またはそれらの組み合わせのうちの少なくとも１つを実装し、上記ｍ−要素ベクトルテーブルのための混合型パーティショニングを生成し、信号完全性および通信を向上させるステップを含む、項２２または２３に記載のコンピュータ実装方法。
（項３３）
上記プロセッサはさらに、事前協調かつ事前配信された情報を利用し、上記伝送を意図された送信機−受信機対に限定することによって、信号完全性を確立するように構成され、上記意図された送信機−受信機対は、上記事前協調かつ事前配信された情報を備える、項１０に記載のシステム。
（項３４）
上記プロセッサはさらに、上記事前協調かつ事前配信された情報を利用することによって、上記信号完全性を維持するように構成される、項３３に記載のコンピュータ実装方法。
（項３５）
上記プロセッサはさらに、伝送に先立って、上記エンコードされるデジタルビットストリームを一意にフォーマットすることによって、上記伝送を上記意図された送信機および受信機に限定するように構成される、項３３または３４に記載のコンピュータ実装方法。
（項３６）
上記デジタルビットストリームを変換するステップは、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項３３または３４に記載のシステム。
（項３７）
上記プロセッサはさらに、上記ｍ−要素ベクトルテーブルを採用し、ビットエラーレート（ＢＥＲ）、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、向上された信号完全性および通信を提供するように構成される、項３３または３４に記載のシステム。
（項３８）
上記プロセッサはさらに、１つまたはそれを上回るタスクを管理し、信号完全性および通信を向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するように構成される、項３３または３４に記載のシステム。
（項３９）
上記プロセッサはさらに、複数の付加的ビットを生成することであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ことと、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加することとを行うように構成される、項３３または３４に記載のシステム。
（項４０）
上記通信インターフェースは、結合された通信システムを備える、項３３または３４に記載のシステム。
（項４１）
上記通信インターフェースは、非結合通信システムを備える、項３３または３４に記載のシステム。
（項４２）
上記プロセッサに、
事前協調かつ事前配信された情報を利用し、上記伝送を意図された送信機−受信機対に限定することによって、信号完全性を確立することであって、上記意図された送信機−受信機対は、上記事前協調かつ事前配信された情報を備える、ことと、
上記事前協調かつ事前配信された情報を利用することによって、上記信号完全性を維持することと、
伝送に先立って、上記エンコードされるデジタルビットストリームを一意にフォーマットすることによって、上記伝送を上記意図された送信機および受信機に限定することと
を行わせる命令をその上に記憶するようにさらに構成される、項１８に記載の非一過性コンピュータ可読メモリ媒体。
（項４３）
導出されたＱＯＳ測定値の使用を通して、上記プロセッサによって、サービスの質（ＱＯＳ）の動的制御を可能にし、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報に協調された変更をもたらすステップをさらに含み、上記意図された送信機−受信機対は、通信のために必要なＱＯＳを伴うデジタルビットの継続伝送および受信をもたらすように情報を一意に協調かつ配信可能である、項１に記載のコンピュータ実装方法。
（項４４）
上記プロセッサによって、導出されたＱＯＳ測定値の使用を通して、ＱＯＳの動的制御を維持し、協調された変更を事前協調かつ事前配信された情報にもたらすステップを含む、項４３に記載のコンピュータ実装方法。
（項４５）
伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記プロセッサによって、上記伝送を上記意図された送信機および受信機に限定する、導出されたＱＯＳ測定値の使用を通したＱＯＳの動的制御を含む、項４３または４４に記載のコンピュータ実装方法。
（項４６）
上記デジタルビットストリームを変換するステップは、上記プロセッサによって、上記デジタルビットストリームに適用されるべきｍ−要素ベクトルテーブルを変更するステップを含む、項４３または４４に記載のコンピュータ実装方法。
（項４７）
上記ｍ−要素ベクトルテーブルを変更し、上記デジタルビットストリームに適用するステップは、上記プロセッサによって、上記デジタルビットストリームに関してテーブルルックアップを行うステップを含む、項４６に記載のコンピュータ実装方法。
（項４８）
上記ｍ−要素ベクトルテーブルを変更し、上記デジタルビットストリームに適用するステップは、マッピング機能に従って、上記プロセッサによって、上記ｍ−要素テーブルを上記デジタルビットストリームにマッピングするステップを含む、項４６に記載のコンピュータ実装方法。
（項４９）
上記プロセッサによって、上記ｍ−要素ベクトルテーブルへの変更を採用し、サービス応答時間、損失、信号対雑音比、クロストーク、エコー、中断、周波数応答、ラウドネスレベル、要求されるビットレート、遅延、ジッタ、パケットドロップ確率および／またはビットエラーレート、データレート、および遅延のうちの少なくとも１つを管理し、導出されたＱＯＳ測定値の使用を通したＱＯＳの動的制御に対して、スケジューリング優先度、当業者に公知の他のＱＯＳ測定値、およびそれらの任意の組み合わせを動的に制御するステップを含む、項４３または４４に記載のコンピュータ実装方法。
（項５０）
上記プロセッサによって、１つまたはそれを上回るタスクを管理し、導出されたＱＯＳ測定値の使用を通して、ＱＯＳを動的に向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するステップを含む、項４３または４４に記載のコンピュータ実装方法。
（項５１）
上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、上記プロセッサによって、データベクトルおよび上記複合チャネルをインタリーブするステップに対する動的変更を含む、項４３または４４に記載のコンピュータ実装方法。
（項５２）
上記プロセッサによって、複数の付加的ビットを生成するステップであって、上記複数の付加的ビットは、ＱＯＳの導出された測定値を評価することによって生成される、ステップと、上記プロセッサによって、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加するステップと、必要に応じて、上記プロセッサによって、上記付加的ビットを変更し、上記エンコードされたデジタルビットストリームのための所望のＱＯＳを維持するステップとを含む、項４３または４４に記載のコンピュータ実装方法。
（項５３）
上記プロセッサによって、ビット位置パーティショニング、テーブルパーティショニング、またはそれらの組み合わせのうちの少なくとも１つを実装し、導出されたＱＯＳ測定値の使用を通したＱＯＳの動的制御に対して、上記ｍ−要素ベクトルテーブルのための混合型パーティショニングを生成するステップを含む、項４３または４４に記載のコンピュータ実装方法。
（項５４）
上記プロセッサはさらに、導出されたＱＯＳ測定値の使用を通して、サービスの質（ＱＯＳ）の動的制御を可能にし、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報に協調された変更をもたらすように構成され、上記意図された送信機−受信機対は、通信のために必要なＱＯＳを伴うデジタルビットの継続伝送および受信をもたらすように情報を一意に協調かつ配信可能である、項１０に記載のシステム。
（項５５）
上記プロセッサはさらに、導出されたＱＯＳ測定値の使用を通したＱＯＳの動的制御に対して、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報に協調された変更をもたらすように構成される、項５４に記載のシステム。
（項５６）
上記プロセッサはさらに、伝送に先立って、上記エンコードされるデジタルビットストリームを一意にフォーマットすることによって、上記協調された変更の通信を上記意図された送信機および受信機に限定するように構成される、項５４または５５に記載のシステム。
（項５７）
上記デジタルビットストリームを変換するステップは、変更を上記デジタルビットストリームに適用されるべきｍ−要素ベクトルテーブルに通信するステップを含む、項５４または５５に記載のシステム。
（項５８）
上記プロセッサはさらに、上記ｍ−要素ベクトルテーブルを採用し、サービス応答時間、損失、信号対雑音比、クロストーク、エコー、中断、周波数応答、ラウドネスレベル、要求されるビットレート、遅延、ジッタ、パケットドロップ確率および／またはビットエラーレート、データレート、および遅延のうちの少なくとも１つを管理し、導出されたＱＯＳ測定値の使用を通したＱＯＳの動的制御に対して、スケジューリング優先度、当業者に公知の他のＱＯＳ測定値、およびそれらの任意の組み合わせを動的に制御するように構成される、項５４または５５に記載のシステム。
（項５９）
上記プロセッサはさらに、１つまたはそれを上回るタスクを管理し、導出されたＱＯＳ測定値の使用を通して、ＱＯＳを動的に向上させ、業界標準非依存インターフェースを既存のデジタル通信システムに提供するように構成される、項５４または５５に記載のシステム。
（項６０）
上記プロセッサはさらに、
複数の付加的ビットを生成することであって、上記複数の付加的ビットは、ＱＯＳの導出された測定値を評価することによって生成される、ことと、
上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加することと、
必要に応じて、上記付加的ビットを変更し、上記エンコードされたデジタルビットストリームのための所望のＱＯＳを維持することと
を行うように構成される、項５４または５５に記載のシステム。
（項６１）
上記通信インターフェースは、結合された通信システムを備える、項５４または５５に記載のシステム。
（項６２）
上記通信インターフェースは、非結合通信システムを備える、項５４または５５に記載のシステム。
（項６３）
上記プロセッサに、
事前協調かつ事前配信された情報を利用し、上記伝送を意図された送信機−受信機対に限定することによって、サービスの質（ＱＯＳ）を確立することであって、上記意図された送信機−受信機対は、上記事前協調かつ事前配信された情報を備える、ことと、
協調かつ配信された情報を変更および通信することによって、導出されたＱＯＳ測定値の使用を通して、ＱＯＳの動的制御を維持することと、
伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記伝送を上記意図された送信機および受信機に限定することと
を行わせる命令をその上に記憶するようにさらに構成される、項１８に記載の非一過性コンピュータ可読メモリ媒体。
（項６４）
上記プロセッサによって、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報の使用を通して、認証を可能にするステップをさらに含み、上記意図された送信機−受信機対は、通信のためにデジタルビットの継続伝送および受信をもたらすように、情報を一意に協調かつ配信可能である、項１に記載のコンピュータ実装方法。
（項６５）
協調された変更を事前協調かつ事前配信された情報にもたらすことによって、上記プロセッサによって、認証を維持するステップを含む、項６４に記載のコンピュータ実装方法。
（項６６）
上記プロセッサによって、上記事前協調かつ事前配信された情報の使用を通して、認証を可能にするステップは、伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記伝送を上記意図された送信機および受信機に限定するステップを含む、項６４または６５に記載のコンピュータ実装方法。
（項６７）
上記デジタルビットストリームを変換するステップは、上記プロセッサによって、上記デジタルビットストリームに適用されるべきｍ−要素ベクトルテーブルを変更するステップを含む、項６４または６５に記載のコンピュータ実装方法。
（項６８）
上記ｍ−要素ベクトルテーブルを変更し、上記デジタルビットストリームに適用するステップは、上記プロセッサによって、上記デジタルビットストリームに関してテーブルルックアップを行うステップを含む、項６７に記載のコンピュータ実装方法。
（項６９）
上記ｍ−要素ベクトルテーブルを変更し、上記デジタルビットストリームに適用するステップは、マッピング機能に従って、上記プロセッサによって、上記ｍ−要素テーブルを上記デジタルビットストリームにマッピングするステップを含む、項６７に記載のコンピュータ実装方法。
（項７０）
伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記プロセッサによって、上記意図された送信機および受信機への伝送、すなわち、上記送信機−受信機対の認証を含む、項６４または６５に記載のコンピュータ実装方法。
（項７１）
上記プロセッサによって、１つまたはそれを上回るタスクを管理し、伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記送信機−受信機対を認証するステップを含む、項６４または６５に記載のコンピュータ実装方法。
（項７２）
上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、上記プロセッサによって、データベクトルおよび上記複合チャネルをインタリーブするステップに対する動的変更を含む、項６４または６５に記載のコンピュータ実装方法。
（項７３）
上記プロセッサによって、複数の付加的ビットを生成するステップであって、上記複数の付加的ビットは、上記送信機−受信機対の認証を向上および継続するように生成される、ステップと、
上記プロセッサによって、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加するステップと、
必要に応じて、上記プロセッサによって、上記付加的ビットを変更し、上記送信機−受信機対の所望の認証を維持するステップと
を含む、項６４または６５に記載のコンピュータ実装方法。
（項７４）
上記プロセッサによって、ビット位置パーティショニング、テーブルパーティショニング、またはそれらの組み合わせのうちの少なくとも１つを実装し、上記ｍ−要素ベクトルテーブルのための混合型パーティショニングを生成し、上記送信機−受信機対を認証するステップを含む、項６４または６５に記載のコンピュータ実装方法。
（項７５）
上記プロセッサはさらに、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報の使用を通して、認証を可能にするように構成され、上記意図された送信機−受信機対は、通信のためにデジタルビットの継続伝送および受信をもたらすように、情報を一意に協調かつ配信可能である、項１０に記載のシステム。
（項７６）
上記プロセッサはさらに、上記送信機−受信機対を認証し、上記伝送を意図された送信機−受信機対に限定するように意図された事前協調かつ事前配信された情報に協調された変更をもたらすように構成される、項７５に記載のシステム。
（項７７）
上記プロセッサはさらに、伝送に先立って、上記エンコードされるデジタルビットストリームを一意にフォーマットすることによって、上記協調された変更の通信を上記意図された送信機および受信機に限定するように構成される、項７５または７６に記載のシステム。
（項７８）
上記デジタルビットストリームを変換するステップは、変更を上記デジタルビットストリームに適用されるべきｍ−要素ベクトルテーブルに通信するステップを含む、項７５または７６に記載のシステム。
（項７９）
上記プロセッサはさらに、上記ｍ−要素ベクトルテーブルを採用し、伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記プロセッサによって、上記意図された送信機および受信機への伝送、すなわち、上記送信機−受信機対の認証を管理するように構成される、項７５または７６に記載のシステム。
（項８０）
上記プロセッサはさらに、上記プロセッサによって、１つまたはそれを上回るタスクを管理し、伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記送信機−受信機対を認証するように構成される、項７５または７６に記載のシステム。
（項８１）
上記プロセッサはさらに、
複数の付加的ビットを生成することであって、上記複数の付加的ビットは、上記送信機−受信機対を認証するために生成される、ことと、
上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加し、必要に応じて、上記付加的ビットを変更し、上記送信機−受信機対の認証を維持することと
を行うように構成される、項７５または７６に記載のシステム。
（項８２）
上記通信インターフェースは、結合された通信システムを備える、項７５または７６に記載のシステム。
（項８３）
上記通信インターフェースは、非結合通信システムを備える、項７５または７６に記載のシステム。
（項８４）
上記プロセッサに、
事前協調かつ事前配信された情報を利用し、上記伝送を意図された送信機−受信機対に限定することによって、上記送信機−受信機対の認証を確立することであって、上記意図された送信機−受信機対は、上記事前協調かつ事前配信された情報を備える、ことと、
協調かつ配信された情報を変更および通信することによって、上記送信機−受信機対の認証の動的制御を維持することと、
伝送に先立って、上記エンコードされたデジタルビットストリームへの変更を一意に協調することによって、上記伝送を上記意図された送信機および受信機に限定することと
を行わせるようにさらに構成される、項１８に記載の非一過性コンピュータ可読メモリ媒体。
（項８５）
システムであって、
ネットワークインターフェースと、
プロセッサと、
上記プロセッサに動作可能に連結される、非一過性メモリ媒体であって、
デジタルビットストリームを受信することと、
上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ことと、
伝送のために、上記エンコードされたデジタルビットストリームを上記ネットワークインターフェースに提供することと
を行うように上記プロセッサをプログラムするように構成される複数の命令を記憶するように構成される、メモリ媒体と
を備える、システム。
（項８６）
上記プロセッサは、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するように構成される、項８５に記載のシステム。
（項８７）
上記プロセッサは、上記デジタルビットストリームに関するテーブルルックアップを行うように構成される、項８５または８６に記載のシステム。
（項８８）
上記プロセッサはさらに、上記ｍ−要素ベクトルテーブルを採用し、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供するように構成される、項８５または８６に記載のシステム。
（項８９）
上記プロセッサはさらに、１つまたはそれを上回るタスクを管理し、データ転送性能を向上させ、業界標準非依存インターフェースを既存の情報システムに提供するように構成される、項８５または８６に記載のシステム。
（項９０）
上記プロセッサはさらに、上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、データベクトルおよび上記複合チャネルをインタリーブするように構成される、項８５または８６に記載のシステム。
（項９１）
上記プロセッサはさらに、
複数の付加的ビットを生成することであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ことと、
上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加することと
を行うように構成される、項８５または８６に記載のシステム。
（項９２）
上記ネットワークインターフェースは、情報システムを備える、項８５または８６に記載のシステム。
（項９３）
上記情報システムは、結合された情報システムである、項９２に記載のシステム。
（項９４）
上記情報システムは、非結合情報システムである、項９２に記載のシステム。
（項９５）
非一過性コンピュータ可読メモリ媒体であって、プロセッサによってロードされると、上記プロセッサに、
デジタルビットストリームを受信することと、
上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換することであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ことと、
伝送のために、上記エンコードされたデジタルビットストリームを上記ネットワークインターフェースに提供することと
を行わせる命令をその上に記憶するように構成される、非一過性コンピュータ可読メモリ媒体。
（項９６）
上記その上に記憶された命令はさらに、上記プロセッサに、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用させる、項９５に記載の非一過性コンピュータ可読メモリ媒体。
（項９７）
上記その上に記憶された命令はさらに、上記プロセッサに、上記デジタルビットストリームに関するテーブルルックアップを行わせる、項９５または９６に記載の非一過性コンピュータ可読メモリ媒体。
（項９８）
上記その上に記憶された命令はさらに、上記プロセッサに、上記ｍ−要素ベクトルテーブルを採用し、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供させる、項９５または９６に記載の非一過性コンピュータ可読メモリ媒体。
（項９９）
ネットワーク環境内で実行可能なコンピュータ実装方法であって、上記ネットワーク環境は、ネットワークインターフェース、プロセッサ、および上記プロセッサに動作可能に連結される非一過性メモリ媒体を備え、上記メモリ媒体は、上記プロセッサをプログラムするように構成される複数の命令を記憶するように構成され、
上記プロセッサによって、デジタルビットストリームを受信するステップと、
上記プロセッサによって、上記デジタルビットストリームをエンコードされたデジタルビットストリームに変換するステップであって、上記エンコードされたデジタルビットストリームは、ゲートウェイパーティション、複合パーティション、データパーティション、およびそれらの任意の組み合わせのうちの少なくとも１つを備え、上記ゲートウェイパーティションは、信号完全性機能を提供し、上記複合パーティションに対する構成を識別し、上記ゲートウェイパーティションは、信号完全性を提供する第１のパートと、現在の複合パーティションの構成を識別する第２のパートとを含むマルチパートメッセージを提供する、ステップと、
伝送のために、上記プロセッサによって、上記エンコードされたデジタルビットストリームを上記ネットワークインターフェースに提供するステップと
を含む、方法。
（項１００）
上記プロセッサによって、ｍ−要素ベクトルテーブルを上記デジタルビットストリームに適用するステップを含む、項９９に記載の方法。
（項１０１）
上記プロセッサによって、上記デジタルビットストリームに関してテーブルルックアップを行うステップを含む、項９９または１００に記載の方法。
（項１０２）
上記プロセッサによって、上記ｍ−要素ベクトルテーブルを採用し、実現されるデータスループット、ビットエネルギー、または信号範囲、およびそれらの任意の組み合わせのうちの少なくとも１つを管理し、最適化された性能を提供するステップを含む、項９９または１００に記載の方法。
（項１０３）
上記プロセッサによって、１つまたはそれを上回るタスクを管理し、データ転送性能を向上させるステップと、
上記プロセッサによって、業界標準非依存インターフェースを既存の情報システムに提供するステップと
を含む、項９９または１００に記載の方法。
（項１０４）
上記ゲートウェイチャネルおよびゲートウェイマスクを利用して、上記プロセッサによって、データベクトルおよび上記複合チャネルをインタリーブするステップを含む、項９９または１００に記載の方法。
（項１０５）
上記プロセッサによって、複数の付加的ビットを生成するステップであって、上記複数の付加的ビットは、エラー補正コードによって生成される、ステップと、
上記プロセッサによって、上記複数の付加的ビットを上記エンコードされたデジタルビットストリームに追加するステップと
を含む、項９９または１００に記載の方法。
（項１０６）
上記プロセッサによって、上記エンコードされたデジタルビットストリームを情報システムに提供するステップを含む、項９９または１００に記載の方法。