(57)【特許請求の範囲】
【請求項１】
入力部において被測定アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、ＣＰＵ（中央演算処理ユニット）からの制御データに基づいて上記Ａ／Ｄ変換器に対してサンプリングクロックを与える内部サンプリング信号生成回路と、上記Ａ／Ｄ変換器にてＡ／Ｄ変換されたデータを記憶するメモリとを備えた波形記録計において、上記ＣＰＵとは異なる別の外部系統から上記Ａ／Ｄ変換器にサンプリングクロックを与える外部サンプリング入力手段を有し、同外部サンプリング入力手段は、外部からのサンプリング指令信号を検出する信号検出回路と、同信号検出回路の出力に基づいて上記Ａ／Ｄ変換器に対するサンプリングクロックを発生する外部サンプリング信号生成回路と、同外部サンプリング信号生成回路もしくは上記内部サンプリング信号生成回路のいずれか一方を上記Ａ／Ｄ変換器に接続するセレクタと、上記信号検出回路にて上記サンプリング指令信号が検出されてからの所定時間、同信号検出回路による信号検出動作をオフとする周波数制限回路とを備えていることを特徴とする波形記録計のＡ／Ｄ変換制御装置。
【請求項２】
上記信号検出回路は、上記サンプリング指令信号を記録計本体内の内部クロックに同期して検出することを特徴とする請求項１に記載の波形記録計のＡ／Ｄ変換制御装置。
【請求項３】
上記周波数制限回路による上記信号検出回路の信号検出動作オフ時間（上記所定時間）は、上記Ａ／Ｄ変換器の最大許容周波数によって決められることを特徴とする請求項１に記載の波形記録計のＡ／Ｄ変換制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は波形記録計のＡ／Ｄ変換制御装置に関し、さらに詳しく言えば、Ａ／Ｄ変換器のサンプリング速度を例えば被測定信号の周波数などに応じて同期させてそのデータ記録が行なえるようにした波形記録計のＡ／Ｄ変換制御装置に関するものである。
【０００２】
【従来の技術】
波形記録計、とりわけメモリレコーダにおいては、被測定アナログ信号をＡ／Ｄ変換器にてディジタルデータに変換した上でメモリに記憶し、保存するようにしている。
【０００３】
この場合、Ａ／Ｄ変換器のサンプリング速度（周期）は所定の周波数範囲（低速サンプリング〜高速サンプリング）内で選択可能となっており、ユーザーは例えば被測定信号の周波数などに応じてＡ／Ｄ変換器のサンプリング速度をあらかじめ設定することができる。
【０００４】
【発明が解決しようとする課題】
これによれば、変動が激しい突発的な現象を観測する際には高速サンプリングとし、変動が緩やかな現象の場合などには低速サンプリングとすることができるが、いずれにしてもユーザーがそのサンプリング速度をあらかじめ設定する方式であるため、例えばエンジンの回転数などのように被測定信号が大きく変化するような場合には、その回転周期に追従させてサンプリング速度を変更することができない。
【０００５】
本発明は、このような従来の問題を解決するためになされたもので、その目的は、被測定信号の周波数などに自動的に追従させてＡ／Ｄ変換器のサンプリング速度を可変して、そのデータ記録を行なうことができるようにした波形記録計のＡ／Ｄ変換制御装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、入力部において被測定アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、ＣＰＵ（中央演算処理ユニット）からの制御データに基づいて上記Ａ／Ｄ変換器に対してサンプリングクロックを与える内部サンプリング信号生成回路と、上記Ａ／Ｄ変換器にてＡ／Ｄ変換されたデータを記憶するメモリとを備えた波形記録計において、上記ＣＰＵとは異なる別の外部系統から上記Ａ／Ｄ変換器にサンプリングクロックを与える外部サンプリング入力手段を有し、同外部サンプリング入力手段は、外部からのサンプリング指令信号を検出する信号検出回路と、同信号検出回路の出力に基づいて上記Ａ／Ｄ変換器に対するサンプリングクロックを発生する外部サンプリング信号生成回路と、同外部サンプリング信号生成回路もしくは上記内部サンプリング信号生成回路のいずれか一方を上記Ａ／Ｄ変換器に接続するセレクタと、上記信号検出回路にて上記サンプリング指令信号が検出されてからの所定時間、同信号検出回路による信号検出動作をオフとする周波数制限回路とを備えていることを特徴としている。
【０００７】
これによれば、セレクタを外部サンプリング入力手段側に切り替えた状態で、信号検出回路に例えばエンジンの回転周波数信号を外部サンプリング指令信号（外部クロック）として入力することにより、外部サンプリング信号生成回路からその外部クロックに同期したタイミングでＡ／Ｄ変換器にサンプリングクロックが与えられる。
【０００８】
この場合、上記信号検出回路は、上記サンプリング指令信号を記録計本体内の内部クロックに同期して検出することが好ましく、これによれば記録計本体内においてＡ／Ｄ変換までのずれを最小限に抑えることができる。
【０００９】
また、上記周波数制限回路による上記信号検出回路の信号検出動作オフ時間（上記所定時間）は、上記Ａ／Ｄ変換器の最大許容周波数によって決められ、これによればＡ／Ｄ変換器に対してそのＡ／Ｄ変換中に重複して外部サンプリングクロックが与えられることが防止される。
【００１０】
【発明の実施の形態】
次に、本発明の技術的思想をよりよく理解する上で、図１および図２を参照しながら、その実施の形態について説明する。
【００１１】
図１に示されているように、この波形記録計はその本体内に搭載されている図示しないＣＰＵからの指示データに基づいて同じく図示しないＡ／Ｄ変換器に対して所定のサンプリング速度（周期）でサンプリングクロックを供給する内部サンプリング信号生成回路１１とは別に、Ａ／Ｄ変換器に対して別の外部系統よりサンプリングクロックを与える外部サンプリング入力手段２０を備えている。
【００１２】
すなわち、この外部サンプリング入力手段２０は、測定対象を例えばエンジンの回転数とする場合、その測定対象から外部サンプリング指令信号として供給される回転周波数信号（外部クロック）に含まれているノイズを除去するフィルタ回路２１と、同フィルタ回路２１にてノイズを除去された外部クロックを検出する信号検出回路２２と、外部クロック検出時点からの所定時間、同信号検出回路２２の検出動作をオフとする周波数制限回路２３と、信号検出回路２２の出力に基づいてＡ／Ｄ変換器に対するサンプリングクロックを発生する外部サンプリング信号生成回路２４と、同外部サンプリング信号生成回路２４もしくは内部サンプリング信号生成回路１１のいずれか一方をＡ／Ｄ変換器に接続するセレクタ２５とを備えている。
【００１３】
次に、図２のタイミングチャートを参照して、この外部サンプリング入力手段２０の動作を説明する。外部サンプリング入力手段２０からＡ／Ｄ変換器に対してサンプリングクロックを与える場合、まず、セレクタ２５が外部サンプリング信号生成回路２４側に切り替えられる。
【００１４】
そして、外部クロックとして上記のように測定対象のエンジンから発生される回転周波数信号（図２（ｂ）参照）がフィルタ回路２１を介して信号検出回路２２に入力されると、信号検出回路２２においては、その外部クロックを記録計本体の最高周波数である内部クロック（図２（ａ）参照）に同期して検出し、その検出信号を外部サンプリング信号生成回路２４に出力する。
【００１５】
これにより、外部サンプリング信号生成回路２４からセレクタ２５を介して記録計本体内の図示しないＡ／Ｄ変換器にサンプリングクロック（図２（ｄ）参照）が与えられ、被測定アナログ信号のＡ／Ｄ変換が行なわれるとともに、そのデータが図示しないメモリに格納される。
【００１６】
このようにして、外部サンプリング信号生成回路２４から外部クロックに同期したサンプリング速度でサンプリングクロックが出力されるが、そのサンプリングクロック自体は内部サンプリング信号生成回路１１から出力されるサンプリングクロックと同一である。
【００１７】
また、信号検出回路２２にて外部クロックを内部クロック（最高周波数）に同期して検出しているため、外部サンプリングクロックにてＡ／Ｄ変換されたデータのメモリへの取り込み時などにおける他の回路動作とのタイミングずれを防止することができる。
【００１８】
周波数制限回路２３は実質的にゲート回路であり、図２（ｃ）に示されているように、信号検出回路２２にて外部クロックが検出された時点で立上がり、以後の所定時間、信号検出回路２２の検出動作をオフとする。この実施例において、この所定時間はＡ／Ｄ変換器の最大許容周波数に相当し、したがって、この時間内に図２（ｂ）に示されているように、第２発目の外部クロックが到来したとしても、その外部クロックはキャンセルされることになる。
【００１９】
上記実施例では、外部サンプリング指令信号（外部クロック）をエンジンの回転周波数としているが、本発明はこれに限定されるものではなく、外部サンプリング指令信号は他の被測定信号であってもよい。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、内部サンプリング信号生成回路の他に、それとは異なる別の外部系統からＡ／Ｄ変換器にサンプリングクロックを与える外部サンプリング入力手段を備えているため、Ａ／Ｄ変換器のサンプリング速度（周期）を被測定信号の周波数などに追従して自動的に変更して、そのサンプリングデータをメモリなどに保存することができる。
【００２１】
したがって、特にエンジンの回転数などのように変動幅の大きな被測定信号を測定する場合、その被測定信号の周波数に応じた分解能でデータを記録することが可能となり、データを解析する上できわめて便利であり、また、メモリの記憶容量を有効に活用することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示したブロック線図。
【図２】上記実施例の動作説明用タイミングチャート。
【符号の説明】
１１  内部サンプリングクロック生成回路
２０  外部サンプリング入力手段
２１  フィルタ回路
２２  信号検出回路
２３  周波数制限回路
２４  外部サンプリングクロック生成回路
２５  セレクタ
【図１】
0003604837.tif 000002
【図２】
0003604837.tif 000003