(57)【特許請求の範囲】
【請求項１】
第１制御電流に第１利得を積算した第１周波数の発振信号を出力する第１電流制御発振回路と、
第１制御電圧と前記第１制御電圧の第１最大入力電圧と前記第１制御電圧の第１最小入力電圧の中央値である第１基準電圧の電圧差に第２利得を積算した第1出力電流を、前記第１制御電流に加える第１電圧電流変換回路と、
第２制御電圧と前記第２制御電圧の第２最大入力電圧と前記第２制御電圧の第２最小入力電圧の中央値である第２基準電圧の電圧差に前記第２利得より大きい第３利得を積算した第２出力電流を前記第１制御電流に加える第２電圧電流変換回路と、
定電流に前記第１利得を積算した周波数が、前記第１制御電圧が前記第１最大入力電圧であり前記第２制御電圧が前記第２最大入力電圧である場合に得られる前記第１周波数の最大値と前記第１制御電圧が前記第１最小入力電圧であり前記第２制御電圧が前記第２最小入力電圧である場合に得られる前記第１周波数の最小値の中央値である中間周波数になる前記定電流を前記第１制御電流に加える第１基準電流回路とを有することを特徴とする電圧制御発振回路。
【請求項２】
前記第１基準電流回路は、
第３制御電圧と第３基準電圧の電圧差に第４利得を積算した第３出力電流を出力する第３電圧電流変換回路と、前記中間周波数に等しく前記第３出力電流に前記第１利得を積算した第２周波数の発振信号を出力する第２電流制御発振回路とを有し、前記第３制御電圧と前記第２周波数を一定にする第１位相同期ループ回路と、
前記第３出力電流に等しい前記定電流を前記第１制御電流に加える第４電圧電流変換回路とを有することを特徴とする請求項１に記載の電圧制御発振回路。
【請求項３】
前記第４電圧電流変換回路は、前記第３制御電圧と前記第３基準電圧の電圧差に前記第４利得を積算し、前記定電流を出力することを特徴とする請求項２に記載の電圧制御発振回路。
【請求項４】
前記第１位相同期ループ回路は、
前記第２周波数を分周する分周器と、
前記分周された前記第２周波数を基準周波数と比較する周波数位相比較器と、
前記比例結果に応じた第４出力電流を出力するチャージポンプと、
前記第４出力電流を積分した前記第３制御電圧を出力するループフィルタとをさらに有することを特徴とする請求項２または請求項３に記載の電圧制御発振回路。
【請求項５】
第１制御電流に第１利得を積算した第１周波数の発振信号を出力する第１電流制御発振回路と、
第１制御電圧と第１基準電圧の電圧差に第２利得を積算した第1出力電流を、前記第１制御電流に加える第１電圧電流変換回路と、
第２制御電圧と第２基準電圧の電圧差に前記第２利得より大きい第３利得を積算した第２出力電流を第２制御電流に加える第２電圧電流変換回路と、
前記第２制御電流に前記第１利得を積算した第２周波数の発振信号を出力する第２電流制御発振回路と、
前記第２周波数を分周する分周器と、
前記分周された前記第２周波数を基準周波数と比較する周波数位相比較器と、
前記比例結果に応じた第１出力電流を出力するチャージポンプと、
前記第１出力電流を積分した第３制御電圧を出力するループフィルタと、
前記第３制御電圧と第３基準電圧の電圧差に第４利得を積算した第２出力電流を前記第２制御電流に加える第３電圧電流変換回路と、
前記第２出力電流に等しい第３出力電流を前記第１制御電流に加える第４電圧電流変換回路とを有することを特徴とする電圧制御発振回路。
【請求項６】
前記第４電圧電流変換回路は、前記第３制御電圧と前記第３基準電圧の電圧差に前記第４利得を積算し、前記第３出力電流を出力することを特徴とする請求項４に記載の電圧制御発振回路。
【請求項７】
第１制御電流に第１利得を積算した第１周波数の発振信号を出力する第１電流制御発振回路と、
第１制御電圧と前記第１制御電圧の第１最大入力電圧と前記第１制御電圧の第１最小入力電圧の中央値である第１基準電圧の電圧差に第２利得を積算した第1出力電流を、前記第１制御電流に加える第１電圧電流変換回路と、
第２制御電圧と前記第２制御電圧の第２最大入力電圧と前記第２制御電圧の第２最小入力電圧の中央値である第２基準電圧の電圧差に前記第２利得より大きい第３利得を積算した第２出力電流を前記第１制御電流に加える第２電圧電流変換回路と、
定電流に前記第１利得を積算した周波数が、前記第１制御電圧が前記第１最大入力電圧であり前記第２制御電圧が前記第２最大入力電圧である場合に得られる前記第１周波数の最大値と前記第１制御電圧が前記第１最小入力電圧であり前記第２制御電圧が前記第２最小入力電圧である場合に得られる前記第１周波数の最小値の中央値である中間周波数になる前記定電流を前記第１制御電流に加える第１基準電流回路と、
前記第１周波数を分周した第２周波数を出力する分周器と、
基準周波数を出力する基準クロックと、
前記第２周波数を前記基準周波数と比較する周波数位相比較器と、
前記比例結果に応じた第３出力電流を出力するチャージポンプと、
前記第３出力電流を積分した前記第１制御電圧を出力するループフィルタとを有することを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振周波数範囲が広帯域な電圧制御発振（ＶＣＯ）回路に関する。特に、外乱やノイズの影響を抑制するＶＣＯ回路に関する。
【０００２】
【従来の技術】
ＶＣＯ回路は、位相同期ループ（ＰＬＬ）回路に組み込まれ、半導体装置に用いられる。ＰＬＬ回路から出力される発振信号はクロック信号として半導体装置内外の回路ブロックに供給される。
【０００３】
ＶＣＯ回路は、ＰＬＬ回路の発振信号の発振特性の精度や安定度に大きな影響を与える。ＶＣＯ回路は、半導体装置の製造プロセスのばらつきや、使用環境の温度、電源電圧の変動等の外乱によって、入力電圧Ｖｉｎに対する出力発振周波数ｆｏｕｔの特性が変化する。さらに、近年、半導体装置では、広帯域の発振周波数範囲が要求されている。この要求を満足させるため、発振周波数範囲の広帯域化には、ＶＣＯ回路の入力電圧に対する発振周波数利得を大きくする。しかし、この発振周波数利得を大きくすると、外乱に対する出力発振周波数ｆｏｕｔの変動が大きくなる問題がある。
【０００４】
【発明が解決しようとする課題】
本発明は上記の問題に鑑みて為されたものであり、その目的とするところは、外乱の影響を抑制し、発振周波数範囲が広帯域なＶＣＯ回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明の特徴は、第１制御電流に第１利得を積算した第１周波数の発振信号を出力する第１電流制御発振回路８と、第１制御電圧と第１基準電圧の電圧差に第２利得を積算した第１出力電流を、第１制御電流に加える第１電圧電流変換回路と、定電流を第１制御電流に加える第１基準電流回路と、可変の第２出力電流を第１制御電流に加える電流出力回路とを有する電圧制御発振回路にある。
【０００６】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また図面相互間においても互いの寸法の関係や比率の異なる部分が含まれるのはもちろんである。
【０００７】
（基本的なＶＣＯ回路）
基本的なＶＣＯ回路ＶＣＯ１０は、図１４（ａ）に示すように、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆの電圧差に比例する電流Ｉ１を出力する電圧電流変換器７と、基準バイアス電流Ｉｒｅｆを出力する基準バイアス電流回路９と、電流Ｉ１と基準バイアス電流Ｉｒｅｆの和である制御電流Ｉｃｎｔに比例する出力発振周波数ｆｏｕｔの発振信号を出力する電流制御発振回路８とによって構成されている。
【０００８】
この基本的なＶＣＯ回路ＶＣＯ１０は、ジッタ性能やＰＬＬ回路を構成した場合にループ特性を保ったまま発振周波数ｆｏｕｔの広帯域化を行うことが困難である。以下、広帯域化について、図１４（ｂ）を用いて説明する。
【０００９】
まず、ＶＣＯ回路の広帯域化前の入力電圧Ｖｉｎに対する出力発振周波数ｆｏｕｔの特性（１）は、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい（Ｖｉｎ＝Ｖｒｅｆ）ときに、出力発振周波数ｆｏｕｔは中間周波数ｆｃｅｎｔｅｒ１を出力する（ｆｏｕｔ＝ｆｃｅｎｔｅｒ１）。広帯域化前の電圧電流変換器７の電流利得ｇｍ１はｇｍ１＿１である。
【００１０】
次に、ＶＣＯ回路の広帯域化後の入力電圧Ｖｉｎに対する出力発振周波数ｆｏｕｔの特性（２）は、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆに等しい（Ｖｉｎ＝Ｖｒｅｆ）ときに、出力発振周波数ｆｏｕｔは中間周波数ｆｃｅｎｔｅｒ２を出力する（ｆｏｕｔ＝ｆｃｅｎｔｅｒ２）。広帯域化後の電圧電流変換器７の電流利得ｇｍ１はｇｍ１＿２である。
【００１１】
発振特性（１）から発振特性（２）に発振周波数ｆｏｕｔの広帯域化をする。これには、まず、基準バイアス電流回路９の基準バイアス電流Ｉｒｅｆを大きくし、中間周波数をｆｃｅｎｔｅｒ１からｆｃｅｎｔｅｒ２まで高くする。次に、電圧電流変換器７の電流利得ｇｍ１をｇｍ１＿１からｇｍ１＿１より大きいｇｍ１＿２に変更する。電流利得ｇｍ１を大きくすることで発振周波数範囲を広くできる。
【００１２】
ここで広帯域化前の発振特性（１）のＶＣＯ回路の入力電圧Ｖｉｎと、広帯域化後の発振特性（２）のＶＣＯ回路の入力電圧Ｖｉｎに、それぞれ、外乱ΔＶｎが混入したとする。発振特性（１）と（２）をもつＶＯＣ回路の発振周波数ｆｏｕｔの変化ΔｆｏｕｔをそれぞれΔｆｏｕｔ＿１、Δｆｏｕｔ＿２とすると、Δｆｏｕｔ＿１とΔｆｏｕｔ＿２は式１で表される。
【００１３】
【数１】
0003590026.tif 000002
ここで、Ｇｉｃｏは電流制御発振回路８の電流周波数変換利得である。ＶＣＯ回路の入力端子Ｖｉｎに同じ大きさの外乱ΔＶｎが混入しても、ｇｍ１＿１＜ｇｍ２＿２の関係と式１より、発振特性（２）の周波数変化Δｆｏｕｔ＿２が、発振特性（１）の周波数変化Δｆｏｕｔ＿１より大きい。つまり、発振周波数範囲を広げるために、電圧電流変換器７の電流利得ｇｍ１の値を大きくすると、外乱ΔＶｎの発振周波数ｆｏｕｔに対する影響が大きくなる。本来、外乱ΔＶｎに対する発振周波数ｆｏｕｔの変動Δｆｏｕｔ（ジッタ）は出力クロックの精度を劣化させるものであるから、極力小さくしたい。
【００１４】
また、ＶＣＯ回路ＶＣＯ１０を用いて構成したＰＬＬ回路は、電流利得ｇｍ１を変化させると、ループ帯域が変化してしまう問題がある。ループ帯域は、ＶＣＯ回路ＶＣＯ１０の発振周波数利得、分周比、位相比較器利得、ループフィルタ特性などによって計算される。ＰＬＬ回路のループ帯域は、ＰＬＬ回路の出力発振周波数の精度や、発振周波数を切り換えたときの動作特性（引き込み動作）などといった重要な特性に影響を与えるパラメータである。本来最適な値に設計されているため、変更することは好ましくない。しかし、ＶＣＯ回路では、電流利得ｇｍ１の値を変更することなく、発振周波数範囲を変化させることはできない。よって、電流利得ｇｍ１の値の変更だけでなく、ＰＬＬ回路を構成する他のブロックの分周比、位相比較器利得、ループフィルタ特性などを調整し、ループ帯域の再計算が必要となる。
【００１５】
以上を考慮すると、ＶＣＯ回路の電流利得ｇｍ１を大きくすることなく、すなわち発振周波数利得を大きくすることなく、広い発振周波数範囲をもつＶＣＯ回路の実現が求められると考える。
【００１６】
実施例では、プロセスばらつきや、電源電圧および温度などの動作環境の変化に対して、発振特性が安定であり、かつ発振周波数利得を大きくすることなく発振周波数範囲が広いＶＣＯ回路について説明する。
【００１７】
（実施例１）
（実施例１の半導体装置）
実施例１の半導体装置１は、図１に示すように、ＰＬＬ回路ＰＬＬ１乃至５を有している。半導体装置１は、基準クロック２に接続されている。基準クロック２は、ＰＬＬ回路ＰＬＬ１乃至５の入力発振周波数ｆｉｎの発振信号を出力する。基準クロック２は、水晶発振器であることが好ましい。
【００１８】
ＰＬＬ回路ＰＬＬ１は、出力発振周波数ｆｏｕｔの発振信号を演算装置ＣＰＵやＤＳＰ等の回路ブロックに出力する。演算装置ＣＰＵ等は、出力発振周波数ｆｏｕｔの発振信号を入力し、演算動作等を行う。
【００１９】
ＰＬＬ回路ＰＬＬ２は、出力発振周波数ｆｏｕｔの発振信号を、メモリ読み出し用ドライバ１に出力する。ドライバ１は、出力発振周波数ｆｏｕｔの発振信号を入力し、メモリ１及びメモリ３からデータ等の読み出し動作を行う。読み出し動作においては、扱われるデータの種類や、メモリの媒体や、メモリの動作性能等によって、読み出し動作速度が異なる。例えば、データが動画の場合は、読み出し動作速度は高速になる。メモリ１乃至３で切り換えて使用する場合は、メモリ毎の動作性能によって、読み出し動作速度を変える。読み出し動作速度は、ＰＬＬ回路ＰＬＬ２の出力発振周波数ｆｏｕｔと相関関係を有する。出力発振周波数ｆｏｕｔは、読み出し動作速度に応じて、変化する。メモリ１乃至３としては、ＣＤＲＯＭ、ＤＶＤ、ＤＲＡＭや不揮発性メモリ等が用いられる。
【００２０】
ＰＬＬ回路ＰＬＬ３は、出力発振周波数ｆｏｕｔの発振信号を、メモリ書き込み用ドライバ２に出力する。ドライバ２は、出力発振周波数ｆｏｕｔの発振信号を入力し、メモリ１及びメモリ３へデータ等の読み出し動作を行う。ＰＬＬ回路ＰＬＬ３の出力発振周波数ｆｏｕｔも同様に書き込み動作速度に応じて変化する。
【００２１】
ＰＬＬ回路ＰＬＬ４は、出力発振周波数ｆｏｕｔの発振信号を、入力用ドライバ３に出力する。ドライバ３は、出力発振周波数ｆｏｕｔの発振信号を入力し、入力装置１及び２からデータ等の入力動作を行う。ＰＬＬ回路ＰＬＬ４の出力発振周波数ｆｏｕｔも同様に入力動作速度に応じて変化する。
【００２２】
ＰＬＬ回路ＰＬＬ５は、出力発振周波数ｆｏｕｔの発振信号を、出力用ドライバ４に出力する。ドライバ４は、出力発振周波数ｆｏｕｔの発振信号を入力し、出力装置１及び２からデータ等の出力動作を行う。ＰＬＬ回路ＰＬＬ５の出力発振周波数ｆｏｕｔも同様に出力動作速度に応じて変化する。
【００２３】
半導体集積回路３１は、ＰＬＬ回路ＰＬＬ１乃至ＰＬＬ５と、基準クロック２と、ドライバ１乃至ドライバ４と、演算装置ＣＰＵと、メモリ１乃至３と、入力装置１、２と、出力装置１、２を有している。
【００２４】
（実施例１のＰＬＬ回路）
実施例１のＰＬＬ回路ＰＬＬ１は、図２（ａ）に示すように、入力発振周波数ｆｉｎの発振信号を入力し、出力発振周波数ｆｏｕｔ１の発振信号を出力する。ＰＬＬ回路ＰＬＬ１は、周波数位相比較器３と、チャージポンプ４と、ループフィルタ５と、ＶＣＯ回路ＶＣＯ１と、分周器６とを有している。図１のＰＬＬ回路ＰＬＬ２乃至ＰＬＬ５も、ＰＬＬ回路ＰＬＬ１と同様な構成を有する。
【００２５】
分周器６は、出力発振周波数ｆｏｕｔ１をＮ分の１に分周する。分周器６は、出力周波数が出力発振周波数ｆｏｕｔ１のＮ分の１である発振信号を出力する。
【００２６】
周波数位相比較器３は、分周器６の出力周波数と、基準周波数である入力発振周波数ｆｉｎとを比較する。周波数位相比較器３は、分周器６の出力周波数の位相と入力発振周波数ｆｉｎの位相の差に比例する誤差出力を出力する。
【００２７】
チャージポンプ４は、位相周波数比較器３の誤差出力に応じた電流を出力する。
【００２８】
ループフィルタ５は、チャージポンプ４から出力された電流を積分する。ループフィルタ５は、積分された電流値に比例する入力電圧Ｖｉｎを出力する。
【００２９】
ＶＣＯ回路ＶＣＯ１は、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１の電圧差に比例する出力発振周波数ｆｏｕｔ１の発振信号を出力する。
【００３０】
ＰＬＬ回路ＰＬＬ１は、出力発振周波数ｆｏｕｔ１が入力発振周波数ｆｉｎのＮ倍である発振信号を安定して出力することができる。
【００３１】
（実施例１のＶＣＯ回路）
実施例１のＶＣＯ回路ＶＣＯ１は、図２（ａ）と図２（ｂ）に示すように、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１を入力し、出力発振周波数ｆｏｕｔ１の発振信号を出力する。ＶＣＯ回路ＶＣＯ１は、電圧電流変換器７と、基準バイアス電流回路９と、制御電流出力回路１０と、電流制御発振回路８とを有する。
【００３２】
電圧電流変換器７は、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１の電圧差に比例する電流Ｉ１を出力する。比例係数は、電流利得ｇｍ１である。
【００３３】
基準バイアス電流回路９は、基準バイアス電流Ｉｒｅｆを出力する。制御電流出力回路１０は、電流Ｉｃを出力する。
【００３４】
電流制御発振回路８は、電流Ｉ１と基準バイアス電流Ｉｒｅｆと電流Ｉｃの和である制御電流Ｉｃｎｔに比例する出力発振周波数ｆｏｕｔの発振信号を出力する。
【００３５】
出力発振周波数ｆｏｕｔ１は、電流制御発振回路の周波数利得をＧｉｃｏ  とすると、式２となる。
【００３６】
【数２】
0003590026.tif 000003
（実施例１の電圧電流変換器）
実施例１の電圧電流変換器７は、図３に示すように、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１とバイアス電圧Ｖｂｉａｓを入力し、電流Ｉ１を出力する。電圧電流変換器７は、ｐチャネルＭＯＳＦＥＴ  Ｍ２４とＭ２５を有する。電圧電流変換器７は、ｎチャネルＭＯＳＦＥＴ  Ｍ２０乃至Ｍ２３を有する。電圧電流変換器７は、抵抗Ｒ１を有する。ＦＥＴＭ２４とＭ２５のドレインは電源ＶＤＤに接続される。ＦＥＴＭ２４とＭ２５のゲートはＦＥＴＭ２４のソースに接続される。ＦＥＴＭ２４のソースはＦＥＴＭ２２のドレインと電流Ｉ１を出力する出力端子に接続される。ＦＥＴＭ２５のソースはＦＥＴＭ２３のドレインに接続される。ＦＥＴＭ２２のゲートは入力電圧Ｖｉｎ１に接続される。ＦＥＴＭ２２のソースはＦＥＴＭ２０のドレインと抵抗Ｒ１の一端に接続される。ＦＥＴＭ２３のゲートは基準電圧Ｖｒｅｆ１に接続される。ＦＥＴＭ２３のソースはＦＥＴＭ２１のドレインと抵抗Ｒ１の他端に接続される。ＦＥＴＭ２０とＭ２１のゲートはバイアス電圧Ｖｂｉａｓに接続される。ＦＥＴＭ２０とＭ２１のソースは接地電圧ＧＮＤに接続される。
【００３７】
バイアス電圧Ｖｂｉａｓによって、ＦＥＴＭ２０とＭ２１には、等しいバイアス電流ＩＢ１とＩＢ２が流れる。出力電流Ｉ１は、ＦＥＴＭ２２とＭ２３のドレイン電流の差分である。ＦＥＴＭ２２とＭ２３のゲートソース間電圧をそれぞれ、ＶＧＳ（２２）、ＶＧＳ（２３）とすると、式３が成り立つ。
【００３８】
【数３】
0003590026.tif 000004
ここで、ＶｔｈｎはｎチャネルＦＥＴＭ２２とＭ２３の閾値電圧、μｎは電子の移動度、Ｃｏｘはゲート酸化膜の単位面積容量、ＷおよびＬは、それぞれＦＥＴＭ２２とＭ２３のチャネル幅、チャネル長である。
【００３９】
式３において、ＦＥＴＭ２２，Ｍ２３のチャネル幅Ｗを大きくすることによって、右辺の平方根で表される項は小さくなるので、式４に近似できる。よって、ＶｉｎとＶｒｅｆの電圧差に比例した出力電流Ｉ１をとりだすことができる。電流利得ｇｍ１は抵抗Ｒ１の抵抗値の逆数である。
【００４０】
【数４】
0003590026.tif 000005
（実施例１の電流制御発振回路）
実施例１の電流制御発振回路８は、図４（ａ）に示すように、制御電流Ｉｃｎｔを入力し、出力発振周波数ｆｏｕｔ１の発振信号を出力する。電流制御発振回路８は、ソース結合型マルチバイブレータの電流制御発振回路である。電流制御発振回路８は、ｐチャネルＭＯＳＦＥＴ  Ｍ３乃至Ｍ５を有する。電流制御発振回路８は、ｎチャネルＭＯＳＦＥＴ  Ｍ１、Ｍ２、Ｍ６乃至Ｍ１１を有する。電流制御発振回路８は、容量Ｃ０とコンパレータを含む出力レベル変換回路を有する。
【００４１】
ＦＥＴＭ１のドレインは制御電流Ｉｃｎｔの入力端子に接続される。ＦＥＴＭ１、Ｍ２、Ｍ８とＭ９のゲートはＦＥＴＭ１のドレインに接続される。ＦＥＴＭ１、Ｍ２、Ｍ８とＭ９のソースは接地電位ＧＮＤに接続される。ＦＥＴＭ３乃至Ｍ５、Ｍ１０とＭ１１のドレインは電源ＶＤＤに接続される。ＦＥＴＭ３乃至Ｍ５のゲートはＦＥＴＭ３のソースに接続される。ＦＥＴＭ３のソースはＦＥＴＭ２のドレインに接続される。ＦＥＴＭ４のソースはＦＥＴＭ６のドレインとＦＥＴＭ７のゲートに接続される。ＦＥＴＭ６のソースはＦＥＴＭ８のドレインと容量Ｃ０の一端に接続される。ＦＥＴＭ５のソースはＦＥＴＭ７のドレインとＦＥＴＭ６のゲートに接続される。ＦＥＴＭ７のソースはＦＥＴＭ９のドレインとマルチバイブレータの容量Ｃ０の他端に接続される。ＦＥＴＭ１０とＭ１１のゲートは電源ＶＤＤに接続される。ＦＥＴＭ１０のソースはＦＥＴＭ４のソースとコンパレータの＋端子ＯＵＴＰに接続される。ＦＥＴＭ１１のソースはＦＥＴＭ５のソースとコンパレータの−端子ＯＵＴＮに接続される。
【００４２】
制御電流Ｉｃｎｔと同じ大きさの電流がＦＥＴＭ２のドレイン電流Ｉｃｎｔ１に流れる。さらに、ドレイン電流Ｉｃｎｔ１と同じ大きさの電流がＦＥＴＭ４とＭ５のソース電流Ｉｃｎｔ２とＩｃｎｔ３に流れる。ソース電流Ｉｃｎｔ２とＩｃｎｔ３はそれぞれ容量Ｃ０の電位を電圧Ｖｘまで昇圧する。この昇圧によりし、ＦＥＴＭ６又はＭ７をオン状態にする。この一方のＦＥＴはオン状態になることにより、他方がオフ状態になる。このことにより、ＦＥＴＭ６とＭ７はオンオフ状態を繰り返す。容量Ｃ０の昇圧の速度は、制御電流Ｉｃｎｔと発振周波数ｆｏｕｔの大きさに比例する。
【００４３】
電流制御発振回路８は、制御電流Ｉｃｎｔに対して発振周波数ｆｏｕｔが式５のように比例する。
【００４４】
【数５】
0003590026.tif 000006
ここで、ＶｘはＦＥＴＭ６とＭ７の閾値電圧Ｖｔｈｎよりわずかに高い電圧である。式５より、出力発振周波数ｆｏｕｔは制御電流Ｉｃｎｔに比例し、容量Ｃ０およびｎチャネルＦＥＴＭ６とＭ７の閾値電圧Ｖｔｈｎにほぼ反比例する。制御電流Ｉｃｎｔに対する発振周波数ｆｏｕｔの電流周波数変換利得Ｇｉｃｏは、ほぼ、容量Ｃ０と閾値電圧Ｖｔｈｎの積の４倍の逆数である。
【００４５】
マルチバイブレータ型の電流制御発振回路８の発振周波数ｆｏｕｔ１対入力電流Ｉｃｎｔ特性は、図４（ｂ）に示すように、比例関係を有する。傾きである電流周波数変換利得Ｇｉｃｏは、電流制御発振回路８毎にばらつく場合がある。平均的な電流周波数変換利得Ｇｉｃｏに対して特性は線分ｔｙｐｉｃａｌであり、最大の周波数利得Ｇｉｃｏに対して特性は線分ｆａｓｔであり、最小の周波数利得Ｇｉｃｏに対して特性は線分ｓｌｏｗである。電流周波数変換利得Ｇｉｃｏがばらつく原因は、ＦＥＴＭ６とＭ７の閾値電圧Ｖｔｈｎがばらつくためである。閾値電圧Ｖｔｈｎのばらつきは、半導体装置１の製造過程及び外部の温度に起因していると考えられる。
【００４６】
（実施例１の基準バイアス電流回路）
実施例１の基準バイアス電流回路９は、図５（ａ）に示すように、基準電流Ｉｒｅｆを出力する。基準バイアス電流回路９は、負帰還を用いた自己バイアス型のバイアス電流回路である。基準バイアス電流回路９は、ｐチャネルＭＯＳＦＥＴ  Ｍ１７乃至Ｍ１９を有する。基準バイアス電流回路９は、ｎチャネルＭＯＳＦＥＴ  Ｍ１５とＭ１６を有する。基準バイアス電流回路９は、抵抗Ｒｂを有する。
【００４７】
ＦＥＴＭ１７乃至Ｍ１９のドレインは電源ＶＤＤに接続される。ＦＥＴＭ１７乃至Ｍ１９のゲートはＦＥＴＭ１８のソースに接続される。ＦＥＴＭ１７のソースはＦＥＴＭ１５のドレインとＦＥＴＭ１６のゲートに接続される。ＦＥＴＭ１５のソースは接地電位ＧＮＤに接続される。ＦＥＴＭ１８のソースはＦＥＴＭ１６のドレインに接続される。ＦＥＴＭ１６のソースはＦＥＴＭ１５のゲートと抵抗Ｒｂの一端に接続される。抵抗Ｒｂの他端は接地電位ＧＮＤに接続される。ＦＥＴＭ１９のソースは基準電流Ｉｒｅｆの出力端子に接続される。
【００４８】
基準バイアス電流回路９の構成は、電流制御発振回路８の構成によって選ぶ必要がある。基準バイアス電流回路９と電流制御発振回路８の適切な組み合わせを選ぶことによって、電圧制御発振回路８の発振周波数ｆｏｕｔは、プロセスばらつき、動作環境の変化ΔＶｎに対して感度Δｆｏｕｔを小さくすることが可能である。
【００４９】
ＦＥＴＭ１５のゲートソース間電圧ＶＧＳ（１５）の値は、ＦＥＴＭ１５の電圧電流特性と、抵抗Ｒｂによって決まり、式６より求めることができる。
【００５０】
【数６】
0003590026.tif 000007
さらに、式５より、式７が求まる。
【００５１】
【数７】
0003590026.tif 000008
これより、Ｋ１５がある程度大きければ、すなわち、ＦＥＴＭ１５のゲート幅Ｗがある程度大きければ、平方根の項はＦＥＴＭ１５の閾値電圧Ｖｔｈｎに比べて小さくなることがわかる。この平方根の値をΔＶとすると、式８のように近似できる。
【００５２】
【数８】
0003590026.tif 000009
式８で表される基準電流Ｉｒｅｆを、電流制御発振回路８の制御電流Ｉｃｎｔとして、電流制御発振回路８に供給したときの発振周波数ｆｏｕｔは式５に式８を代入することにより式９のように求めることができる。
【００５３】
【数９】
0003590026.tif 000010
さらに、ΔＶおよびΔＶｘがＶｔｈｎに対してある程度小さければ、式１０と近似できる。
【００５４】
【数１０】
0003590026.tif 000011
発振周波数ｆｏｕｔの閾値Ｖｔｈｎ依存性を補償できる。つまり、制御電流Ｉｃｎｔが基準電流Ｉｒｅｆに等しいときは、発振周波数ｆｏｕｔ１がトランジスタの特性のばらつきに依存しないといった効果がある。
【００５５】
図２（ｂ）の電圧制御発振回路ＶＣＯ１で、入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しく（Ｖｉｎ＝Ｖｒｅｆ１）、電流Ｉｃがゼロ（Ｉｃ＝０）のときは電流Ｉ１がゼロになり（Ｉ１＝０）、制御電流Ｉｃｎｔが基準電流Ｉｒｅｆに等しくなる（Ｉｃｎｔ＝Ｉｒｅｆ）。このとき、発振周波数ｆｏｕｔ１は、図５（ｂ）に示すように、基準バイアス電流回路９から出力される基準電流Ｉｒｅｆで決定される安定した周波数ｆｃｅｎｔｅｒとなる。ここで、基準電流Ｉｒｅｆは、電圧制御発振回路ＶＣＯ１が発振周波数ｆｏｕｔ１の要求され使用する範囲の中間周波数ｆｃｅｎｔｅｒを出力するように構成する。このことによって、入力電圧Ｖｉｎを基準電圧Ｖｒｅｆから変化させると、出力周波数ｆｏｕｔ１が中間周波数ｆｃｅｎｔｅｒを基準に変化する。
【００５６】
要求されている発振周波数範囲を満足させるためには、さらに、電圧電流変換回路７の電流利得ｇｍ１を調整する。そして、図５（ｂ）に示すように、入力電圧Ｖｉｎを基準電圧Ｖｒｅｆから変化させる。入力電圧Ｖｉｎの可変範囲は最小入力電圧Ｖｉｎ＿Ｌ〜最大入力電圧Ｖｉｎ＿Ｈである。入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ１に等しい（Ｖｉｎ＝Ｖｒｅｆ１）のときに、安定した中間周波数ｆｃｅｎｔｅｒを出力する。発振周波数利得（ｇｍ１×Ｇｉｃｏ）は、電圧電流変換回路７の電流利得ｇｍ１と電流制御発振回路８の電流周波数変換利得Ｇｉｃｏの特性によって決まる。電圧電流変換器７と電流制御発振回路８は、半導体装置１のプロセスばらつきや、動作環境の影響を受ける。平均的な発振周波数利得（ｇｍ１×Ｇｉｃｏ）に対して特性は線分ｔｙｐｉｃａｌであり、最大の発振周波数利得（ｇｍ１×Ｇｉｃｏ）に対して特性は線分ｆａｓｔであり、最小の発振周波数利得（ｇｍ１×Ｇｉｃｏ）に対して特性は線分ｓｌｏｗである。基準バイアス電流Ｉｒｅｆの効果によって中間周波数ｆｃｅｎｔｅｒが変動しにくいため、全体的に発振周波数ｆｏｕｔ１の範囲は変化しにくい。
【００５７】
（実施例１のＶＣＯ回路の動作）
実施例１のＶＣＯ回路ＶＣＯ１は、電圧電流変換器７と、制御電流出力回路１０と、基準バイアス電流回路９と、電流制御発振回路８によって構成される。
【００５８】
電流制御発振回路８は、第１制御電流Ｉｃｎｔに第１利得Ｇｉｃｏを積算した第１周波数ｆｏｕｔ１の発振信号を出力する。電圧電流変換回路７は、第１制御電圧Ｖｉｎ１と第１基準電圧Ｖｒｅｆ１の電圧差に第２利得ｇｍ１を積算した第１出力電流Ｉ１を、第１制御電流Ｉｃｎｔに加える。基準電流回路９は、定電流である基準電流Ｉｒｅｆを第１制御電流Ｉｃｎｔに加える。電流出力回路１０は、可変の第２出力電流Ｉｃを第１制御電流Ｉｃｎｔに加える。定電流Ｉｒｅｆに第１利得Ｇｉｃｏを積算した周波数が、第１周波数ｆｏｕｔ１の中間周波数である。
【００５９】
制御電流出力回路１０は、入力信号を制御電流Ｉｃに変換する。この制御電流Ｉｃと、基準バイアス電流回路９の基準電流Ｉｒｅｆを加算した制御電流Ｉｃｎｔで、電流制御発振回路８の発振周波数ｆｏｕｔを制御する。基準バイアス電流回路９の基準電流Ｉｒｅｆは、電流制御発振回路８のプロセスばらつきや動作環境の変化による発振周波数変動ｆｏｕｔ１を補正する効果がある。そして、それは出力周波数ｆｏｕｔ１の中間周波数ｆｃｅｎｔｅｒの安定化にも効果がある。この中間周波数ｆｃｅｎｔｅｒに対して、制御電流出力回路１０を用いることにより、それぞれ独立な制御で周波数ｆｏｕｔ１を加減算できる。そこで、制御電流Ｉｃによる中間周波数ｆｃｅｎｔｅｒに対して可変周波数範囲の広い制御と、入力電圧Ｖｉｎ１による可変周波数範囲は狭いが周波数利得（ｇｍ１×Ｇｉｃｏ）が小さい制御を組み合わせる。このことによって、発振周波数範囲が広く、かつ周波数利得（ｇｍ１×Ｇｉｃｏ）が小さく外乱に強いといった特徴をもつ電圧制御発振回路ＶＣＯ１が実現できる。プロセスばらつきや、電源電圧および温度などの動作環境の変化に対して、発振特性が安定である。
【００６０】
実施例１のＶＣＯ回路ＶＣＯ１では、図１４（ａ）のＶＣＯ回路ＶＣＯ１０と比較して、図２（ｂ）に示すように、制御電流出力回路１０を追加し、発振周波数ｆｏｕｔ１を制御できる信号である電流Ｉｃを増やしている。
【００６１】
入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しく（Ｖｉｎ１＝Ｖｒｅｆ１）、制御電流Ｉｃがゼロ（Ｉｃ＝０）の場合、図６（ａ）と図６（ｂ）に示すように、制御電流Ｉｃｎｔは基準電流Ｉｒｅｆに等しくなり（Ｉｃｎｔ＝Ｉｒｅｆ）、中間周波数ｆｃｅｎｔｅｒ１は基準バイアス電流Ｉｒｅｆによって決まる。制御電流Ｉｃｎｔに制御電流Ｉｃを加算する（Ｉｃｎｔ＝Ｉｒｅｆ＋Ｉｃ）ことによって、図６（ａ）に示すように、中間周波数ｆｃｅｎｔｅｒ１を変化させることができる。入力電圧Ｖｉｎ１を基準電圧Ｖｒｅｆ１に等しくして（Ｖｉｎ１＝Ｖｒｅｆ１）、制御電流Ｉｃの値を変化させると、発振周波数ｆｏｕｔ１が変化する。制御電流Ｉｃの電流値は正負の値をとりうるので、制御電流Ｉｃｎｔの値は基準電流Ｉｒｅｆに対しての増減が可能である。制御電流Ｉｃの電流値を正の値あるいは負の値に設定することにより、発振周波数ｆｏｕｔ１はｆｃｅｎｔｅｒ１から高くしたり低くしたりすることができる。
【００６２】
ＶＣＯ回路ＶＣＯ１の発振周波数ｆｏｕｔ１は、電流制御発振回路８の電流周波数変換利得をＧｉｃｏとすると、式１１のように表される。
【００６３】
【数１１】
0003590026.tif 000012
このとき、
【数１２】
0003590026.tif 000013
式１１を入力電圧Ｖｉｎ１で微分して求まるＶＣＯ回路ＶＣＯ１の発振周波数利得は、式１２に示すように、Ｇｉｃｏ×ｇｍ１である。図１４（ａ）のＶＣＯ回路ＶＣＯ１０と等しい発振周波数利得Ｇｉｃｏ×ｇｍ１を得ることができる。発振周波数利得Ｇｉｃｏ×ｇｍ１は変化しないので、外乱に対して弱くなることはなく、ＰＬＬ回路を構成した場合にもループ利得が変化しない。また、実施例１のＶＣＯ回路ＶＣＯ１は、ＶＣＯ回路ＶＣＯ１０に対し、入力電圧Ｖｉｎ１の最大入力電圧ＶｉｎＨと最小入力電圧ＶｉｎＬを変えることなく、制御電流出力回路１０を付加することによって、発振周波数ｆｏｕｔ１の周波数範囲を広げることができる。ＶＣＯ回路ＶＣＯ１は、プロセスばらつきなどや動作環境の変化に対して、安定した発振周波数特性を実現できる。また、外乱の影響に強く、かつ広い周波数範囲を発振できる。
【００６４】
（実施例２）
実施例２のＶＣＯ回路ＶＣＯ２は、図７に示すように、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１を入力し、出力発振周波数ｆｏｕｔ１の発振信号を出力する。ＶＣＯ回路ＶＣＯ２は、図２（ａ）のＶＣＯ回路ＶＣＯ１と同様の電圧電流変換器７と、基準バイアス電流回路９と、電流制御発振回路８とを有する。ＶＣＯ回路ＶＣＯ２は、制御電流出力回路１１を有する。制御電流出力回路１１は、ＶＣＯ回路ＶＣＯ１の制御電流出力回路１０と異なった構造を有し、異なった動作をする。制御電流出力回路１１も、発振周波数ｆｏｕｔ１を制御できる信号である電流Ｉｃ（１）乃至Ｉｃ（ｎ）を増やしている。図２（ｂ）の電流出力回路１０が、入力信号Ｃ１乃至Ｃｎによってオン・オフ可能な複数の電流源Ｉｃ（１）乃至Ｉｃ（ｎ）から、第２の制御電流Ｉｃを出力すると考えることができる。
【００６５】
制御電流出力回路１１は、複数個の電流源回路Ｉｃ（１）乃至Ｉｃ（ｎ）を有している。複数個の電流源回路Ｉｃ（１）乃至Ｉｃ（ｎ）をスイッチＣ１乃至Ｃｎによって選択することにより、制御電流Ｉｃｎｔを変化させ、中間周波数ｆｏｕｔ１変化させる。
【００６６】
入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しく（Ｖｉｎ１＝Ｖｒｅｆ１）、制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）がゼロ（Ｉｃ（１）乃至Ｉｃ（ｎ）＝０）の場合、図８（ａ）と図８（ｂ）に示すように、制御電流Ｉｃｎｔは基準電流Ｉｒｅｆに等しくなり（Ｉｃｎｔ＝Ｉｒｅｆ）、中間周波数ｆｃｅｎｔｅｒ１は基準バイアス電流Ｉｒｅｆによって決まる。
【００６７】
制御電流Ｉｃｎｔに制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）のいずれか１つを加算する（例えば、Ｉｃｎｔ＝Ｉｒｅｆ＋Ｉｃ（ｎ））ことによって、図６（ａ）に示すように、中間周波数ｆｃｅｎｔｅｒ１を変化させることができる。入力電圧Ｖｉｎ１を基準電圧Ｖｒｅｆ１に等しくして（Ｖｉｎ１＝Ｖｒｅｆ１）、それぞれ電流値の異なる制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）を選択する。このことにより、発振周波数ｆｏｕｔ１が変化する。制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）は、正負の値をとりうるので、制御電流Ｉｃｎｔの値は基準電流Ｉｒｅｆに対しての増減が可能である。制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）の電流値を正の値（例えばＩｃ（２））あるいは負の値（例えばＩｃ（１））に設定することにより、発振周波数ｆｏｕｔ１はｆｃｅｎｔｅｒ１から高くしたり低くしたりすることができる。また、制御電流Ｉｃ（１）乃至Ｉｃ（ｎ）の電流値を一時に複数個選び組み合わせることにより、広い発振周波数範囲の周波数が出力できる。
【００６８】
ＶＣＯ回路ＶＣＯ２の発振周波数利得も、図８（ｂ）に示すように、Ｇｉｃｏ×ｇｍ１である。図１４（ａ）のＶＣＯ回路ＶＣＯ１０と等しい発振周波数利得Ｇｉｃｏ×ｇｍ１を得ることができる。発振周波数利得Ｇｉｃｏ×ｇｍ１は変化しないので、外乱に対して弱くなることはなく、ＰＬＬ回路を構成した場合にもループ利得が変化しない。また、実施例１のＶＣＯ回路ＶＣＯ１は、ＶＣＯ回路ＶＣＯ１０に対し、入力電圧Ｖｉｎ１の最大入力電圧ＶｉｎＨと最小入力電圧ＶｉｎＬを変えることなく、制御電流出力回路１０を付加することによって、発振周波数ｆｏｕｔ１の周波数範囲を広げることができる。
【００６９】
なお、必要に応じて、発振周波数ｆｏｕｔ１を連続的に出力する。このためには、例えば、図８（ｂ）に示すように、電流制御発振回路８に基準電流Ｉｒｅｆと制御電流Ｉｃ（１）を入力し電圧電流変換器７に入力電圧Ｖｉｎ１の最大入力電圧ＶｉｎＨを入力した時の発振周波数ｆｏｕｔ１１ｍａｘが、電流制御発振回路８に基準電流Ｉｒｅｆを入力し電圧電流変換器７に入力電圧Ｖｉｎ１の最小入力電圧ＶｉｎＬを入力した時の発振周波数ｆｏｕｔ１０ｍｉｎ以上であればよい。同様に、発振周波数ｆｏｕｔ１０ｍａｘが、発振周波数ｆｏｕｔ１２ｍｉｎ以上であればよい。
【００７０】
（実施例３）
実施例３のＶＣＯ回路ＶＣＯ３は、図９に示すように、入力電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１と入力電圧Ｖｉｎ２と基準電圧Ｖｒｅｆ２とを入力し、出力発振周波数ｆｏｕｔ１の発振信号を出力する。ＶＣＯ回路ＶＣＯ３は、図２（ａ）のＶＣＯ回路ＶＣＯ１と同様の電圧電流変換器７と、基準バイアス電流回路９と、電流制御発振回路８とを有する。ＶＣＯ回路ＶＣＯ３は、電圧電流変換器１２を有する。図２（ｂ）の電流出力回路１０において、第２出力電流Ｉｃが、第２制御電圧Ｖｉｎ２と第２基準電圧Ｖｒｅｆ２の電圧差に第３利得ｇｍ２を積算した電流であると考えることができる。また、第３利得ｇｍ２が、第２利得ｇｍ１より大きい。
【００７１】
電圧電流変換器１２は、図２（ｂ）の制御電流出力回路１０と同様な機能を有する。電圧電流変換回路１２は、入力電圧Ｖｉｎ２と基準電圧Ｖｒｅｆ２の電圧差に比例した電流Ｉ２を出力する。図２（ｂ）の制御電流出力回路１０の制御電流Ｉｃと同様に、電圧電流変換回路１２は、入力電圧Ｖｉｎ２を連続的に変化させることによって、制御電流Ｉ２を連続的に出力できる。さらに、出力発信周波数ｆｏｕｔ１を連続的に可変できる。電圧電流変換回路１２の電流利得ｇｍ２の値を電圧電流変換回路７の電流利得ｇｍ１に対して大きな値に設定する。このことにより、図１０（ａ）に示すように、入力電圧Ｖｉｎ２の変化に対して、大きな可変周波数範囲をもち、発振周波数範囲を広げることができる。
【００７２】
入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しく（Ｖｉｎ１＝Ｖｒｅｆ１）、入力電圧Ｖｉｎ２が基準電圧Ｖｒｅｆ２に等しい（Ｖｉｎ２＝Ｖｒｅｆ２）場合、制御電流Ｉ１とＩ２がゼロ（Ｉ１＝０、Ｉ２＝０）になるので、図１０（ａ）と図１０（ｂ）に示すように、制御電流Ｉｃｎｔは基準電流Ｉｒｅｆに等しくなり（Ｉｃｎｔ＝Ｉｒｅｆ）、中間周波数ｆｃｅｎｔｅｒ１は基準バイアス電流Ｉｒｅｆによって決まる。
【００７３】
電流制御発振回路８に基準電流Ｉｒｅｆを入力し、図１０（ａ）に示すように電圧電流変換器１２に入力電圧Ｖｉｎ２の最大入力電圧Ｖｉｎ２Ｈを入力し、図１０（ｂ）に示すように電圧電流変換器７に入力電圧Ｖｉｎ１の最大入力電圧Ｖｉｎ１Ｈを入力した時に、発振周波数ｆｏｕｔ１の最大値ｆｍａｘが得られる。同様に、電圧電流変換器１２に入力電圧Ｖｉｎ２の最小入力電圧Ｖｉｎ２Ｌを入力し、電圧電流変換器７に入力電圧Ｖｉｎ１の最小入力電圧Ｖｉｎ１Ｌを入力した時に、発振周波数ｆｏｕｔ１の最小値ｆｍｉｎが得られる。
【００７４】
また、図１０（ｂ）に示すように、入力電圧Ｖｉｎ１の変化に対しては、発振周波数利得Ｇｉｃｏ×ｇｍ１が小さく図２（ｂ）のＶＣＯ回路ＶＣＯ１の発振周波数利得Ｇｉｃｏ×ｇｍ１と等しいことから外乱にも強い。
【００７５】
（実施例４）
実施例４のＰＬＬ回路ＰＬＬ１２は、図１１（ａ）と図１１（ｂ）に示すように、入力電圧Ｖｉｎ１、Ｖｉｎ２と基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３と入力発振周波数ｆｉｎを入力し、出力発振周波数ｆｏｕｔ１とｆｏｕｔ２の発振信号を出力する。ＰＬＬ回路ＰＬＬ１２は、図９のＶＣＯ回路ＶＣＯ３と同様の電圧電流変換器７と１２と、電流制御発振回路８とを有する。そして、電圧電流変換器７と１２と電流制御発振回路８は、発振回路１７を構成する。発振回路１７の動作は、ＰＬＬ回路ＰＬＬ１２とＶＣＯ回路ＶＣＯ３とで同じ動作をする。
【００７６】
ＰＬＬ回路ＰＬＬ１２は、ＶＣＯ回路ＶＣＯ３において、基準バイアス電流回路９を基準バイアス電流回路１８に置き換えたものと考えられる。基準バイアス電流回路１８は、位相同期ループ（ＰＬＬ）回路を有している。基準バイアス電流回路１８が有するＰＬＬ回路は、第３制御電圧Ｖａと第３基準電圧Ｖｒｅｆ３の電圧差に第４利得ｇｍ３を積算した第３出力電流Ｉ３を出力する第２電圧電流変換回路１４と、第３出力電流Ｉ３に前記第１利得Ｇｉｃｏを積算した第２周波数ｆｏｕｔ１の発振信号を出力する第２電流制御発振回路１６とを有する。そして、第３制御電圧Ｖａと第２周波数ｆｏｕｔ１を一定にする。第３電圧電流変換回路１３は、第３出力電流Ｉ３に等しい定電流Ｉｒｅｆを第１制御電流Ｉｃｎｔに加える。第２周波数ｆｏｕｔ１は中間周波数である。基準バイアス電流回路１８が有するＰＬＬ回路は、第２周波数ｆｏｕｔ１を分周した周波数（分周された第２周波数ｆｏｕｔ１）を出力する分周器６と、分周された第２周波数ｆｏｕｔ１を基準周波数ｆｉｎと比較する周波数位相比較器３と、比例結果に応じた第４出力電流を出力するチャージポンプ４と、第４出力電流を積分した第３制御電圧を出力するループフィルタ５とをさらに有する。
【００７７】
ＰＬＬ回路ＰＬＬ１２は、基準バイアス電流回路１８を有する。基準バイアス電流回路１８は、基準バイアス電流Ｉｒｅｆを出力する点で、基準バイアス電流回路９と同様な機能を有する。基準バイアス電流回路１８は、基準バイアス電流回路９よりも安定した基準バイアス電流Ｉｒｅｆを出力することができる。このことにより、さらに安定した中間周波数ｆｃｅｎｔｅｒを出力することができる。
【００７８】
基準バイアス電流回路１８は、ＰＬＬ回路を有している。このＰＬＬ回路は、電圧電流変換回路１４と電流制御発振回路１６とで構成するＶＣＯ回路と、Ｎ分の１（１／Ｎ）の分周器６と、周波数位相比較器３と、チャージポンプ４と、ループフィルタ（ローパスフィルタ）５とを有している。電圧電流変換回路１４のプラス（＋）入力端子Ｖａは、電圧電流変換回路１３のプラス（＋）入力端子に接続されている。また、基準電圧Ｖｒｅｆ３も共通に電圧電流変換回路１３と１４のマイナス（−）入力端子に接続されている。このことにより、電圧電流変換回路１３の出力電流Ｉｒｅｆと、電圧電流変換回路１４の出力電流Ｉ３とは等しい。出力電流Ｉｒｅｆは、発振回路１７の電流制御発振回路１５に供給される。
【００７９】
次に、基準バイアス電流回路１８の動作について説明する。基準バイアス電流回路１８のＰＬＬ回路がロックした状態になると、電流Ｉ３は安定した一定値を有するようになる。出力電流Ｉｒｅｆも電流Ｉ３と等しい値を取るので、安定した一定値を有するようになる。電流制御発振回路１６の出力発振周波数ｆｏｕｔ１は式１３で表される中間周波数ｆｃｅｎｔｅｒを出力する。
【００８０】
【数１３】
0003590026.tif 000014
また、発振回路１７で、入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しく（  Ｖｉｎ１＝Ｖｒｅｆ１）、入力電圧Ｖｉｎ２が基準電圧Ｖｒｅｆ２に等しい（  Ｖｉｎ２＝Ｖｒｅｆ２）ならば、制御電流Ｉ１とＩ２とはゼロになる（Ｉ１＝０、Ｉ２＝０）。電流制御発振回路１５は、端子Ｖａが電圧電流変換回路１３の入力端子にも接続されていることから、基準バイアス電流回路１８のバイアス電流Ｉｒｅｆによって発振する。電流制御発振回路１５の出力発振周波数ｆｏｕｔ２は、図１２（ａ）と（ｂ）と式１４に示すように出力発振周波数ｆｏｕｔ１と等しい中間周波数ｆｃｅｎｔｅｒを出力する。
【００８１】
【数１４】
0003590026.tif 000015
よって、出力発振周波数ｆｏｕｔ２の中間周波数（フリーラン周波数）ｆｃｅｎｔｅｒは、ＰＬＬ回路の基準クロック２による入力発振周波数ｆｉｎによって正確に制御することができる。
【００８２】
さらに、図１０（ａ）（ｂ）と同様に、図１２（ａ）（ｂ）に示すように、入力電圧Ｖｉｎ１、Ｖｉｎ２を変化させることによって、発振周波数ｆｏｕｔ２を制御できる。電流制御発振回路１５と１６の発振周波数利得をＧｉｃｏとすると、発振周波数ｆｏｕｔ２は式１５のように表される。
【００８３】
【数１５】
0003590026.tif 000016
電圧電流変換回路７は、正の入力端子Ｖｉｎ１と負の入力端子Ｖｒｅｆ１を入れ替えることによって、負の値をもつ電流利得ｇｍ１を実現可能である。同様に、電圧電流変換回路１２も、正の入力端子Ｖｉｎ２と負の入力端子Ｖｒｅｆ２を入れ替えることによって、負の値をもつ電流利得ｇｍ２を実現可能である。電流利得ｇｍ２を電流利得ｇｍ１よりかなり大きく（ｇｍ２＞＞ｇｍ１）と設定しておけば、図１２（ａ）に示すように、発振周波数ｆｏｕｔ２は、入力電圧Ｖｉｎ２によって広い発振周波数範囲を制御できる。しかし、入力電圧Ｖｉｎ２に対しては発振周波数利得（Ｇｉｃｏ×ｇｍ２）が大きく外乱に弱いので、入力電圧Ｖｉｎ２を安定化させる手段が必要である。電流利得ｇｍ３は、電流利得ｇｍ２と等しいか大きければよい（ｇｍ３≧ｇｍ２）。
【００８４】
また、電流利得ｇｍ１は電流利得ｇｍ２より小さいので、図１２（ｂ）に示すように、可変周波数範囲は狭いが、入力端子Ｖｉｎ１に混入する外乱に対して受ける影響は小さい。
【００８５】
なお、実施例４のＰＬＬ回路ＰＬＬ１２は、ＶＣＯ回路ＶＣＯ４を有すると見なすこともできる。ＶＣＯ回路ＶＣＯ４は、図１１（ａ）（ｂ）に示すように、入力電圧Ｖｉｎ１、Ｖｉｎ２、Ｖａと基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３とを入力し、出力発振周波数ｆｏｕｔ１とｆｏｕｔ２の発振信号を出力する。ＶＣＯ回路ＶＣＯ４は、図９のＶＣＯ回路ＶＣＯ３と同様の電圧電流変換器７、１２を有する。ＶＣＯ回路ＶＣＯ４は、さらに、電圧電流変換器１３、１４と電流制御発振回路１５、１６を有する。
【００８６】
電圧電流変換回路１２は、制御電圧Ｖｉｎ２と基準電圧Ｖｒｅｆ２の電圧差に比例した出力電流Ｉ２を、電流制御発振回路１５に出力する。電圧電流変換回路７は、制御電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１の電圧差に比例した出力電流Ｉ１を、電流制御発振回路１５に出力する。電圧電流変換回路１３は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉｒｅｆを、電流制御発振回路１５に出力する。制御電圧Ｖａは、ループフィルタ５の出力である。電圧電流変換回路１４は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉ３を、電流制御発振回路１６に出力する。
【００８７】
電流制御発振回路１５は、出力電流Ｉ２とＩ１とＩｒｅｆの和の電流を入力し発振周波数ｆｏｕｔ２を出力する。電流制御発振回路１６は、出力電流Ｉ３を入力し発振周波数ｆｏｕｔ１を、分周器６に出力する。
【００８８】
そして、ＰＬＬ回路ＰＬＬ１２は、図１のＰＬＬ回路ＰＬＬ２乃至ＰＬＬ５に適用可能である。ＰＬＬ回路ＰＬＬ２乃至ＰＬＬ５からドライバ１乃至ドライバ４への出力に発振周波数ｆｏｕｔ２の発振信号を接続する。このことにより、ドライバ１乃至ドライバ４に可変のクロック信号を入力できる。
【００８９】
（実施例５）
実施例５のＰＬＬ回路ＰＬＬ１３は、図１３（ａ）（ｂ）に示すように、入力電圧Ｖｉｎ１、Ｖｉｎ２と基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３と入力発振周波数ｆｉｎを入力し、出力発振周波数ｆｏｕｔ１とｆｏｕｔ２の発振信号を出力する。
【００９０】
ＰＬＬ回路ＰＬＬ１３は、中間周波数ｆｃｅｎｔｅｒの発振信号を発生させる基準側ＰＬＬ回路２１とＶＣＯ回路ＶＣＯ３２の２つのブロックにより構成されている。基準側ＰＬＬ回路２１は、ＶＣＯ回路ＶＣＯ３１を有している。
【００９１】
ＰＬＬ回路ＰＬＬ１３は、ＶＣＯ回路ＶＣＯ３において、電圧電流変換器１２を、電圧電流変換器１４と基準側ＰＬＬ回路２１に置き換えたものと考えられる。基準側ＰＬＬ回路２１は、位相同期ループ（ＰＬＬ）回路を有している。基準側ＰＬＬ回路２１が有するＰＬＬ回路は、第２制御電流Ｉｃｎｔに第１利得Ｇｉｃｏを積算した第３周波数ｆｏｕｔ１の発振信号を出力する第３電流制御発振回路１６と、第４制御電圧Ｖａと第４基準電圧Ｖｒｅｆ３の電圧差に第５利得ｇｍ３を積算した第５出力電流Ｉ３を第２制御電流Ｉｃｎｔに加える。電圧電流変換器１３とを有する。そして、ＰＬＬ回路のロック動作により、第４制御電圧Ｖａと第３周波数ｆｏｕｔ１を一定にする。第５電圧電流変換回路１２は、第５制御電圧Ｖｉｎ２と第５基準電圧Ｖｒｅｆ２の電圧差に第３利得を積算した第６出力電流Ｉ２を、第２制御電流Ｉｃｎｔに加える。第２基準電流回路１９は、定電流Ｉｒｅｆを第２制御電流Ｉｃｎｔに加える。第６電圧電流変換回路１４は、第４制御電圧Ｖａと第４基準電圧Ｖｒｅｆ３の電圧差に第５利得ｇｍ３を積算した第２出力電流Ｉｃを第１制御電流Ｉｃｎｔに加える。また、第３周波数ｆｏｕｔ１が、中間周波数である。基準側ＰＬＬ回路２１が有するＰＬＬ回路は、さらに、第３周波数ｆｏｕｔ１を分周した周波数を出力する分周器６と、分周された第３周波数ｆｏｕｔ１を基準周波数ｆｉｎと比較する周波数位相比較器３と、比例結果に応じた第７出力電流を出力するチャージポンプ４と、第４制御電圧を第７出力電流の積分値にするループフィルタ５とを有する。
【００９２】
ＶＣＯ回路ＶＣＯ３１は、電圧電流変換器１２、１３と、基準バイアス電流回路１９と、電流制御発振回路１６を有する。電圧電流変換回路１３は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉ３を、電流制御発振回路１６に出力する。制御電圧Ｖａは、ループフィルタ５の出力である。電圧電流変換回路１２は、制御電圧Ｖｉｎ２と基準電圧Ｖｒｅｆ２の電圧差に比例した出力電流Ｉ２を、電流制御発振回路１６に出力する。基準バイアス電流回路１９は、基準電流Ｉｒｅｆを、電流制御発振回路１６に出力する。電流制御発振回路１６は、出力電流Ｉ３とＩ２とＩｒｅｆの和の電流を入力し発振周波数ｆｏｕｔ１を分周器６に出力する。
【００９３】
ＶＣＯ回路ＶＣＯ３２は、電圧電流変換器１４、７と、基準バイアス電流回路２０と、電流制御発振回路１５を有する。電圧電流変換回路１４は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉ３を、電流制御発振回路１５に出力する。電圧電流変換回路７は、制御電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１の電圧差に比例した出力電流Ｉ１を、電流制御発振回路１５に出力する。基準バイアス電流回路２０は、基準電流Ｉｒｅｆを、電流制御発振回路１５に出力する。電流制御発振回路１５は、出力電流Ｉ３とＩ１とＩｒｅｆの和の電流を入力し発振周波数ｆｏｕｔ２を出力する。
【００９４】
基準側ＰＬＬ回路２１は、ＰＬＬ回路を有している。このＰＬＬ回路は、ＶＣＯ回路ＶＣＯ３１と、Ｎ分の１（１／Ｎ）の分周器６と、周波数位相比較器３と、チャージポンプ４と、ループフィルタ（ローパスフィルタ）５とを有している。電圧電流変換回路１３と１４のプラス（＋）入力端子は、ループフィルタの出力端子Ｖａに接続されている。また、基準電圧Ｖｒｅｆ３も共通に電圧電流変換回路１３と１４のマイナス（−）入力端子に接続されている。このことにより、電圧電流変換回路１３と１４の出力電流Ｉ３とは等しい。
【００９５】
次に、実施例５のＰＬＬ回路ＰＬＬ１３の動作について説明する。まず、入力電圧Ｖｉｎ２が基準電圧Ｖｒｅｆ２に等しい（Ｖｉｎ２＝Ｖｒｅｆ２）のときに、基準側ＰＬＬ回路２１がロック状態になると、出力発振周波数ｆｏｕｔ１は式１６で表されるような中間周波数ｆｃｅｎｔｅｒを出力する。
【００９６】
【数１６】
0003590026.tif 000017
このとき、制御電圧ＶａはＶＣＯ回路ＶＣＯ３２の電圧電流変換回路１４に入力されている。入力電圧Ｖｉｎ１が基準電圧Ｖｒｅｆ１に等しい（Ｖｉｎ１＝Ｖｒｅｆ１）場合は、ＶＣＯ回路ＶＣＯ３２は、ＶＣＯ回路ＶＣＯ３１の入力信号状態と全く同じになり、出力発振周波数ｆｏｕｔ２は中間周波数ｆｃｅｎｔｅｒを出力する。さらにこの状態からＶｉｎ１を変化させると、発振周波数利得ｇｍ１をもつ周波数特性となる。
【００９７】
実施例５のＰＬＬ回路ＰＬＬ１３は、制御電圧Ｖｉｎ２によっても発振周波数ｆｏｕｔ２の周波数制御が可能である。いま、入力電圧Ｖｉｎ２が基準電圧Ｖｒｅｆ２に等しい（Ｖｉｎ２＝Ｖｒｅｆ２）場合に、入力電圧Ｖａが電圧Ｖａ１において（Ｖａ＝Ｖａ１）でロックしているとする。ここで、入力電圧Ｖｉｎ２が電圧ΔＶｉｎ２変化すると（Ｖｉｎ２＝Ｖｒｅｆ２＋ΔＶｉｎ２）、電流制御発振回路１６には、−ｇｍ２×ΔＶｉｎ２の電流が流れ込み、発振周波数ｆｏｕｔ１が変化する。しかし、基準側ＰＬＬ回路２１は、式１６を満たすように、電圧Ｖａを制御して発振する。その結果、電圧電流変換回路１３は電圧電流変換回路１２の電流（−ｇｍ２×ΔＶｉｎ２）を打ち消すように電圧Ｖａが電圧ΔＶａ１変化する。このとき、電圧電流変換回路１３と１２の入力電圧変化ΔＶａ１、ΔＶｉｎ２の間には、式１７が成り立ち、式１８のように変形できる。
【００９８】
【数１７】
0003590026.tif 000018
ＶＣＯ回路ＶＣＯ３２の電圧電流変換回路１４の入力もΔＶａ１だけ変化する。電流制御発振回路１５、１６の発振周波数対制御電流利得をＧｉｃｏとすると、式１８より発振周波数ｆｏｕｔ２の変化量Δｆｏｕｔ２は、式１９となる。これより、発振周波数ｆｏｕｔ２は、入力電圧Ｖｉｎ２に対しＧｉｃｏ×ｇｍ２の発振周波数利得をもつ。
【００９９】
【数１８】
0003590026.tif 000019
式１９の結果より、実施例５のＰＬＬ回路ＰＬＬ１３は、図９に示す実施例３のＶＣＯ回路ＶＣＯ３の変形例であることがわかる。すなわち、ＶＣＯ回路ＶＣＯ３において、電圧電流変換回路１２を除き、替わりに電圧電流変換回路１４と基準側ＰＬＬ回路２１を含めている。電圧電流変換回路１４と基準側ＰＬＬ回路２１を含む回路は、電圧電流変換回路１２と同様の機能を有する。
【０１００】
発振周波数ｆｏｕｔ２は入力電圧Ｖｉｎ１でも発振周波数制御が可能である。電圧電流変換回路７の電流利得ｇｍ１に比例した電流Ｉ１を電流制御発振回路１５に供給することで発振周波数ｆｏｕｔ２を制御できる。
【０１０１】
結局、発振周波数ｆｏｕｔ２は、入力電圧Ｖｉｎ１とＶｉｎ２によって独立に制御され、発振周波数ｆｏｕｔ２は式２０で表される。
【０１０２】
【数１９】
0003590026.tif 000020
式２０は式１５と同一である。このことから、図１３のＰＬＬ回路ＰＬＬ１３と図１１（ａ）のＰＬＬ回路ＰＬＬ１２は、発振周波数特性が同じで図１２のように表されることがわかる。
【０１０３】
ＰＬＬ回路ＰＬＬ１３は、ＰＬＬ回路ＰＬＬ１２と同様に、電流利得ｇｍ２を大きな値にし、電流利得ｇｍ１を小さくする。このことにより、電流利得ｇｍ２によって大きな可変周波数範囲を確保できる。かつ、電流利得ｇｍ１が小さいことから、入力電圧Ｖｉｎ１からの信号に対しては発振周波数利得（Ｇｉｃｏ×ｇｍ１）が小さく、外乱に強い。
【０１０４】
ＰＬＬ回路ＰＬＬ１２では、発振周波数範囲を広くするために電流利得ｇｍ２の値を大きくすると、入力電圧Ｖｉｎ２に対する周波数利得（Ｇｉｃｏ×ｇｍ２）が大きくなり外乱に対して弱くなる。そのため入力電圧Ｖｉｎ２の入力端子の前にローパスフィルタなどを挿入し、外乱やノイズの影響を抑える必要がある。
【０１０５】
一方、ＰＬＬ回路ＰＬＬ１３は、電流利得ｇｍ２の値を大きくして発振周波数範囲を広くしても、電圧電流変換回路１４の入力部は、基準側ＰＬＬ回路２１に含まれるループフィルタ（いわゆるローパスフィルタ）５の出力に接続されているため、外乱やノイズの影響を抑える効果がある。そのため、ローパスフィルタなどといった一般的に大面積を占める回路の追加を必要としない。
【０１０６】
なお、実施例５のＰＬＬ回路ＰＬＬ１３は、ＶＣＯ回路ＶＣＯ５を有すると見なすこともできる。ＶＣＯ回路ＶＣＯ５は、図１３（ａ）（ｂ）に示すように、入力電圧Ｖｉｎ１、Ｖｉｎ２、Ｖａと基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３とを入力し、出力発振周波数ｆｏｕｔ１とｆｏｕｔ２の発振信号を出力する。ＶＣＯ回路ＶＣＯ５は、電圧電流変換器７、１２、１３、１４と、電流制御発振回路１５、１６と、基準バイアス電流回路１９、２０を有する。
【０１０７】
電圧電流変換回路１３は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉ３を、電流制御発振回路１６に出力する。制御電圧Ｖａは、ＰＬＬ回路ＰＬＬ１３のループフィルタ５の出力である。電圧電流変換回路１２は、制御電圧Ｖｉｎ２と基準電圧Ｖｒｅｆ２の電圧差に比例した出力電流Ｉ２を、電流制御発振回路１６に出力する。電圧電流変換回路１４は、制御電圧Ｖａと基準電圧Ｖｒｅｆ３の電圧差に比例した出力電流Ｉ３を、電流制御発振回路１５に出力する。電圧電流変換回路７は、制御電圧Ｖｉｎ１と基準電圧Ｖｒｅｆ１の電圧差に比例した出力電流Ｉ１を、電流制御発振回路１５に出力する。
【０１０８】
基準バイアス電流回路１９は、基準電流Ｉｒｅｆを、電流制御発振回路１６に出力する。基準バイアス電流回路２０は、基準電流Ｉｒｅｆを、電流制御発振回路１５に出力する。電流制御発振回路１６は、出力電流Ｉ３とＩ２とＩｒｅｆの和の電流を入力し発振周波数ｆｏｕｔ１を、分周器６に出力する。電流制御発振回路１５は、出力電流Ｉ３とＩ１とＩｒｅｆを入力し発振周波数ｆｏｕｔ２を出力する。
【０１０９】
そして、ＰＬＬ回路ＰＬＬ１３は、ＰＬＬ回路ＰＬＬ１２と同様に、図１のＰＬＬ回路ＰＬＬ２乃至ＰＬＬ５に適用可能である。
【０１１０】
以上説明した実施例１乃至５の回路は、電源電圧ＶＤＤを動作基準に動作する。これに対してトランジスタの極性のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを入れ換えて回路を構成し、接地電圧ＧＮＤを動作基準に動作させてもよい。このことによっても、同様の効果を得ることが可能である。
【０１１１】
【発明の効果】
以上述べたように、本発明によれば、外乱の影響の抑制し、発振周波数範囲が広帯域なＶＣＯ回路を提供できる。
【図面の簡単な説明】
【図１】実施例１に係る半導体装置の構成図である。
【図２】実施例１に係るＰＬＬ回路とＶＣＯの構成図である。
【図３】電圧電流変換器の回路図である。
【図４】電流制御発振回路の回路図とこの回路特性を説明するためのグラフである。
【図５】基準電流発生回路の回路図とこの回路特性を説明するためのグラフである。
【図６】実施例１に係るＶＣＯの回路特性を説明するためのグラフである。
【図７】実施例２に係るＶＣＯの構成図である。
【図８】実施例２に係るＶＣＯの回路特性を説明するためのグラフである。
【図９】実施例３に係るＶＣＯの構成図である。
【図１０】実施例３に係るＶＣＯの回路特性を説明するためのグラフである。
【図１１】実施例４に係るＰＬＬ回路とＶＣＯの構成図である。
【図１２】実施例４に係るＶＣＯの回路特性を説明するためのグラフである。
【図１３】実施例５に係るＰＬＬ回路とＶＣＯの構成図である。
【図１４】基本的なＶＣＯの構成図と回路特性を説明するためのグラフである。
【符号の説明】
１  半導体装置
２  基準クロック
３  周波数／位相比較器
４  チャージポンプ
５  ループフィルター（ローパスフィルター、低域フィルター）
６  分周器
７、１２乃至１４  電圧電流変換器
８、１５、１６  電流制御発振回路
９、１８、１９、２０  基準バイアス電流回路
１０、１１  制御電流出力回路
１７  発振回路
２１  基準側ＰＬＬ回路
３１  半導体集積回路
【図１】
0003590026.tif 000021
【図２】
0003590026.tif 000022
【図３】
0003590026.tif 000023
【図４】
0003590026.tif 000024
【図５】
0003590026.tif 000025
【図６】
0003590026.tif 000026
【図７】
0003590026.tif 000027
【図８】
0003590026.tif 000028
【図９】
0003590026.tif 000029
【図１０】
0003590026.tif 000030
【図１１】
0003590026.tif 000031
【図１２】
0003590026.tif 000032
【図１３】
0003590026.tif 000033
【図１４】
0003590026.tif 000034