(57)【特許請求の範囲】
【請求項１】
マトリクス構造の素子群から成る被検査対象の行側チャンネルの１つに測定電圧を印加し、電圧印加チャンネル以外の他の行側チャンネルにおいては、電圧印加チャンネルと他の行側チャンネル間のリーク電流測定を実施し、同時に列側チャンネルにおいては、前記電圧印加チャンネルに接続している素子の第１の方向の通電電流を測定する動作を、前記測定電圧を印加する行側チャンネルを切り替えて実行するステップと、
マトリクス構造の素子群から成る被検査対象の列側チャンネルの１つに測定電圧を印加し、電圧印加チャンネル以外の他の列側チャンネルにおいては、電圧印加チャンネルと他の列側チャンネル間のリーク電流測定を実施し、同時に行側チャンネルにおいては、前記電圧印加チャンネルに接続している素子の第２の方向の通電電流を測定する動作を、前記測定電圧を印加する列側チャンネルを切り替えて実行するステップとを備えることを特徴とするマトリクス検査方法。
【請求項２】
マトリクス構造の素子群から成る被検査対象の行側チャンネル数以上の個数の行側測定手段、及び前記被検査対象の列側チャンネル数以上の個数の列側測定手段と、
前記行側チャンネルを測定電圧供給電源のプラス側、マイナス側又は前記行側測定手段に切り替え接続可能な行側切替手段、及び前記列側チャンネルを前記測定電圧供給電源のプラス側、マイナス側又は前記列側測定手段に切り替え接続可能な列側切替手段とを備え、
前記行側切替手段及び前記列側切替手段のうちのいずれか１つは、行側又は列側チャンネルのいずれか１つに前記測定電圧供給電源の測定電圧を印加し、その他の切替手段はその他のチャンネルを前記測定手段に接続して多チャンネルを一括して測定するようにするとともに、前記測定電圧を印加するチャンネルを順次切り替えて行くことを特徴とするマトリクス検査装置。
【請求項３】
前記複数個の測定手段は、複数個の電流積分器と、該複数個の電流積分器に対して１個設けられた高速なＡＤコンバータと、前記複数個の電流積分器の中から１つを選択して前記ＡＤコンバータに接続する切替器とを有する請求項２記載のマトリクス検査装置。
【請求項４】
前記複数の測定手段から前記ＡＤコンバータを介して測定データを読み取るプロセッサを更に設け、あらかじめ記憶手段に格納された測定項目ごとに指定された規格値と前記測定データを比較し良否判定を行う請求項３記載のマトリクス検査装置。
【請求項５】
前記複数個の電流積分器と、前記ＡＤコンバータと、前記プロセッサを含む構成を基板化し、前記被検査対象のチャンネル数に合わせ複数枚の基板で構成した請求項４記載のマトリクス検査装置。
【請求項６】
前記基板化に際しアドレス切替機能を設け、同一構成の基板でマスタ／スレーブの機能の切り替えを行い１種類の基板で対応を可能にした請求項５記載のマトリクス検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＥＬ（エレクトロ・ルミネッセンス）等のマトリクス構造から成る被検査対象のチャンネル間リーク等を高速で処理することが可能なマトリクス検査方法及び装置に関する。
【０００２】
【従来の技術】
従来、ＥＬ（エレクトロ・ルミネッセンス）等のマトリクス構造から成る被検査対象を検査する検査方法では、印加チャンネルに電源を接続して測定電圧を供給し、測定するチャンネルに測定器の接続を切り替えながら測定を行っていた。しかしながら、チャンネル数が増えるに従い自動に切替を行ったとしても非常に時間がかかるために、全数検査では難しく抜き取り検査レベルでしか行われなかった。代替えの検査方法として全数検査では、ドライバを組み込んだ後に点灯試験を行って目視で検査が行われている。この場合においても、ドライバを組み込んだ後でしか検査できないために不良の切り分けが難しくなることや目視試験であるために判別基準が困難で微小欠陥が検出できない等の不具合点があった。
【０００３】
【発明が解決しようとする課題】
上記のように、従来の検査方法では時間がかかりすぎたり、欠陥が十分に検出できない等の面を持っていた。
【０００４】
本発明は、かかる従来技術の欠点を除去しようとするもので、マトリクス構造を持つ被検査対象単体で（つまりドライバの組み込み前の被検査基板単体で）検査が可能であり、なおかつ検査時間を従来に比べて飛躍的に向上させることが可能で、また、目視検査と異なり数値的に判別が可能であり、高速化に伴う検査装置自体のコストアップを低く抑え品種対応等のフレキシビリティのある処理動作を可能としたマトリクス検査方法及び装置を提供することを目的とするものである。
【０００５】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係るマトリクス検査方法は、マトリクス構造の素子群から成る被検査対象の行側チャンネルの１つに測定電圧を印加し、電圧印加チャンネル以外の他の行側チャンネルにおいては、電圧印加チャンネルと他の行側チャンネル間のリーク電流測定を実施し、同時に列側チャンネルにおいては、前記電圧印加チャンネルに接続している素子の第１の方向の通電電流を測定する動作を、前記測定電圧を印加する行側チャンネルを切り替えて実行するステップと、
マトリクス構造の素子群から成る被検査対象の列側チャンネルの１つに測定電圧を印加し、電圧印加チャンネル以外の他の列側チャンネルにおいては、電圧印加チャンネルと他の列側チャンネル間のリーク電流測定を実施し、同時に行側チャンネルにおいては、前記電圧印加チャンネルに接続している素子の第２の方向の通電電流を測定する動作を、前記測定電圧を印加する列側チャンネルを切り替えて実行するステップとを備えることを特徴としている。
【０００７】
本願請求項２の発明に係るマトリクス検査装置は、マトリクス構造の素子群から成る被検査対象の行側チャンネル数以上の個数の行側測定手段、及び前記被検査対象の列側チャンネル数以上の個数の列側測定手段と、
前記行側チャンネルを測定電圧供給電源のプラス側、マイナス側又は前記行側測定手段に切り替え接続可能な行側切替手段、及び前記列側チャンネルを前記測定電圧供給電源のプラス側、マイナス側又は前記列側測定手段に切り替え接続可能な列側切替手段とを備え、
前記行側切替手段及び前記列側切替手段のうちのいずれか１つは、行側又は列側チャンネルのいずれか１つに前記測定電圧供給電源の測定電圧を印加し、その他の切替手段はその他のチャンネルを前記測定手段に接続して多チャンネルを一括して測定するようにするとともに、前記測定電圧を印加するチャンネルを順次切り替えて行くことを特徴としている。
【０００８】
本願請求項３の発明に係るマトリクス検査装置は、請求項２において、前記複数個の測定手段は、複数個の電流積分器と、該複数個の電流積分器に対して１個設けられた高速なＡＤコンバータと、前記複数個の電流積分器の中から１つを選択して前記ＡＤコンバータに接続する切替器とを有することを特徴としている。
【０００９】
本願請求項４の発明に係るマトリクス検査装置は、請求項３において、前記複数の測定手段から前記ＡＤコンバータを介して測定データを読み取るプロセッサを更に設け、あらかじめ記憶手段に格納された測定項目ごとに指定された規格値と前記測定データを比較し良否判定を行うことを特徴としている。
【００１０】
本願請求項５の発明に係るマトリクス検査装置は、請求項４において、前記複数個の電流積分器と、前記ＡＤコンバータと、前記プロセッサを含む構成を基板化し、前記被検査対象のチャンネル数に合わせ複数枚の基板で構成したことを特徴としている。
【００１１】
本願請求項６の発明に係るマトリクス検査装置は、請求項５において、前記基板化に際しアドレス切替機能を設け、同一構成の基板でマスタ／スレーブの機能の切り替えを行い１種類の基板で対応を可能にしたことを特徴としている。
【００１２】
【発明の実施の形態】
以下、本発明に係るマトリクス検査方法及び装置の実施の形態を図面に従って説明する。
【００１３】
図１及び図２は本発明に係るマトリクス検査方法及び装置の第１の実施の形態であり、図１は被検査対象としての被検査基板及びそれに接続される検査基板（図示の場合合計２枚）を示す概念図であり、図２は各検査基板の具体的構成を示す詳細ブロック構成図である。
【００１４】
本実施の形態では、検査基板は被検査対象である被検査基板の１つのチャンネルに対して１つずつ割り当てられる積分器内蔵の測定回路を複数個有するとともに、ＡＤコンバータ及びプロセッサを備えており、前記被検査基板のチャンネル数に対応する測定回路数となるように複数枚用意する。そして、１チャンネルに電圧を印加し、他チャンネルはすべて同時測定を行うことができ、印加チャンネルも逐次切り替えていく機能を備えたものであり、以下に、その構成及び動作を詳述する。
【００１５】
本実施の形態では、ダイオードをスイッチング素子として用いた単純マトリクス構造からなる被検査基板１を例にとり、この被検査基板１に対し、図１のように行側（アノード側）と列側（カソード側）にそれぞれ検査基板２ａ，２ｂを接続した場合について説明する。
【００１６】
図１のように、被検査基板１は、アノード側４チャンネル（４ラインの信号線）、カソード側４チャンネル（４ラインの信号線）、つまり４×４のマトリクスとなっており、ダイオード６ａａ〜６ｄｄがスイッチの役割を果たし、アノードの接続されたラインに電圧印加されカソードに接続されたラインがグランドにドライブ（ダイオード６ａａ〜６ｄｄのいずれかに対し順方向に電圧印加）されると対応する箇所が点灯する。アノードが接続されたラインに電圧が印加されないか、印加されていてもカソードに接続されたラインがグランドにドライブされなければ点灯はしない。ところが、ライン間の漏れ電流が多かったり、ダイオード６ａａ〜６ｄｄの逆バイアス時のリーク電流が大きいと、本来順方向に電圧印加していない箇所にこの漏れ電流が流れ、消灯時にもある程度の輝度を持ってしまう。
【００１７】
本実施の形態の構成では、これらの欠陥を検出しようとするもので、アノード側検査基板２ａは、アノード側の４チャンネル分の電流測定手段３ａ〜３ｄと切替スイッチ４ａ〜４ｄとを有するように構成されている。カソード側検査基板２ｂは、カソード側の４チャンネル分の電流測定手段３ｅ〜３ｈと切替スイッチ４ｅ〜４ｈとを有するように構成されている。
【００１８】
切替スイッチ４ａ〜４ｈは測定ラインと測定電圧供給用電源５からの印加電圧ｔｅｓｔ  Ｖ（電源５のプラス側）、測定手段３ａ〜３ｈ及びグランド（電源５のマイナス側）との接続を切り替えられるようになっている。
【００１９】
測定開始時には、アノード側検査基板２ａの最初のラインに接続されている切替スイッチ４ａを測定電圧供給用電源５のプラス側に接続して印加電圧ｔｅｓｔ  Ｖを印加し、それ以外の切替スイッチ４ｂ〜４ｄは測定手段３ｂ〜３ｄに接続することにより、最初のラインと他のアノード側の３ラインとのリーク電流を測定する。同時にカソード側検査基板２ｂでは、全ての切替スイッチ４ｅ〜４ｈを測定手段３ｅ〜３ｈに接続しダイオード６ａａ，６ａｂ，６ａｃ，６ａｄの順方向電流を測定している。これにより、アノード側の最初のラインとカソード側の接続確認を共用して行えることができる。
【００２０】
次に、アノード側検査基板２ａの最初のラインに接続されている切替スイッチ４ａを測定電圧供給用電源５から測定手段３ａに切り替えて接続し、次のラインに接続されている切替スイッチ４ｂを測定電圧供給用電源５のプラス側に接続して印加電圧ｔｅｓｔ  Ｖを印加することにより同様にして測定を続行していく。
【００２１】
アノード側の４ラインにすべて印加電圧ｔｅｓｔ  Ｖの印加が終了したら、カソード側検査基板２ｂの最初のラインに接続されている切替スイッチ４ｅを測定電圧供給用電源５に接続して印加電圧ｔｅｓｔ  Ｖを印加する。それ以外の切替スイッチ４ｆ〜４ｈは測定手段３ｆ〜３ｈに接続されたままであるが、測定項目は最初のラインと他のカソード側の３ラインとのリーク電流測定となる。アノード側検査基板２ａの全ての切替スイッチ４ａ〜４ｄは測定手段３ａ〜３ｄに接続されダイオード６ａａ，６ｂａ，６ｃａ，６ｄａの逆方向リーク電流を測定する。
【００２２】
カソード側検査基板２ｂでもアノード側検査基板２ａと同様に電圧印加ラインを切り替えていくことにより全てのダイオード６ａａ〜６ｄｄの測定が行える。
【００２３】
点灯試験を実施する場合には、アノード側検査基板２ａの切替スイッチ４ａ〜４ｄをすべて測定電圧供給用電源５（プラス側）に、カソード側検査基板２ｂの切替スイッチ４ｅ〜４ｈをすべてグランド（マイナス側）に接続することにより実現できる。
【００２４】
このようにして、アノード側とカソード側の検査基板２ａ，２ｂを同一構造で実現できる。この検査基板の詳細は、図２に示すようなブロック構成図となっている。図１のアノード側とカソード側の検査基板２ａ，２ｂのいずれにも使用できる図２の検査基板２は、切替手段としての切替スイッチ４と電流積分器としての積分アンプ８から溝成される測定回路７をＮ個持ち、Ｎ個の測定回路７−１〜７−Ｎのそれそれが測定電圧供給電源５からの入力（印加電圧ｔｅｓｔ  Ｖ）を受けるとともに被検査基板１の各チャンネル、つまりアノード側に使用される検査基板であればアノード側の各信号線、カソード側に使用される検査基板であればカソード側の各信号線に接続されるようになっている。従って、図１のように被検査基板１がアノード側４チャンネル、カソード側４チャンネルであれば、アノード側に接続する検査基板の測定回路は４個あればよく、同様にカソード側に接続する検査基板の測定回路も４個あればよい。また、被検査基板のアノード側がＮチャンネル、カソード側Ｎチャンネルであれば、アノード側に接続する検査基板の測定回路がＮ個、同様にカソード側に接続する検査基板の測定回路もＮ個とすれば、検査基板はアノード側に１枚、カソード側に１枚、合計２枚で足りることになる。
【００２５】
前記検査基板２において、前記Ｎ個の測定回路７−１〜７−Ｎの出力は、切替器９を経由してＡＤコンバータ１０に入力され、ここでアナログ信号がデジタル信号に変換される。
【００２６】
前記検査基板２には、プロセッサ１１が搭載されており、測定部制御回路１５を通して切替スイッチ４に測定電圧供給電源５からの印加電圧ｔｅｓｔ  Ｖを被検査基板１の信号線に印加するか、被検査基板１の信号線を積分アンプ８に接続するかを指示する。また、積分アンプ８に測定の開始終了を指示し、測定が終了すると切替器９を使用して入力を切り替えながら、Ｎ個の測定回路７−１〜７−Ｎに内蔵された積分アンプ８のアナログ測定データをＡＤコンバータ１０で変換して順次Ｎ個分のデジタル変換後の測定データをプロセッサ１１に取り込む。
【００２７】
前記プロセッサ１１は、記憶手段としてのメモリ１２に予め格納された判定値と測定データを比較して不良又は良好の判定（ＮＯＧＯ判定）を実施し、測定の１サイクルを終了する。
【００２８】
なお、検査基板２にはインターフェース制御回路１３、アドレス設定１４、ドライバ１６，２０、レシーバ１７，１９、トランシーバ１８が設けられているが、これらの機能は第２の実施の形態において後述する。
【００２９】
この第１の実施の形態によれば、次の通りの効果を得ることができる。
【００３０】
（１）  被検査基板１の全チャンネル（全ライン）に測定手段３ａ〜３ｈ（図２の測定回路に相当）を接続することにより、異なる測定項目も含めて同時測定が可能となり、検査装置における大幅な測定時間の短縮が可能となる。
【００３１】
（２）  微少電流の測定においては積分時間を長くすることにより電源ノイズ等の影響を減らし測定精度をあげる手法が取られており、これが測定時間を短縮できない課題となっているが、図２の検査基板において積分時間にかかわる積分アンプ８と高速変換が可能なＡＤコンバータ１０とを分離し、処理能力の低い積分アンプ８周辺をマルチ化して切替器９でＡＤコンバータ１０と接続し、処理能力が高くコストの高いＡＤコンバータ１０やプロセッサ１１周辺を共用化したことにより、マルチ化による回路規模の拡大とコストアップを最小限に抑え、測定の高速化を図ることが可能である。
【００３２】
図３は本発明の第２の実施の形態であって、被検査基板１の行側（アノード側）及び列側（カソード側）についてそれぞれ複数枚の検査基板２を用いる場合について説明する。各検査基板２の回路構成は前述した第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００３３】
各検査基板２にはアドレス切替機能を実現するために、アドレス設定１４が設けられており、検査基板をマスタ基板とするか又はスレーブ基板とするかの切り替え、つまりマスタ／スレーブの切り替えを自動的に行えるようになっている。また、マスタ基板とスレーブ基板との間の外部アドレス２３、外部制御線２４、外部データ線２５を用いた情報の転送のためにインターフェース制御回路１３、ドライバ１６，２０、レシーバ１７，１９、トランシーバ１８が設けられている。
【００３４】
まず、アドレス設定１４でアノード側及びカソード側についてそれぞれ１枚のマスタ基板とそれ以外のスレーブ基板を指定する。マスタに指定された検査基板（図３では２−１）は、スレーブに指定された基板（図３では２−２及びその他のスレーブ基板）に対し、指令したい基板アドレスをアドレス線２１からドライバ１６を経由して外部アドレス線２３に送る。スレーブ基板２−２，…は、外部アドレス線２３からレシーバ１９経由で読み出したデータをインターフェース制御回路１３に送り、インターフェース制御回路１３はアドレス設定１４とのデータを比較し、合致した場合に当該スレーブ基板のプロセッサ１１はアドレス線２１とデータ線２２を開放する（使用可能状態とする）。
【００３５】
マスタ検査基板２−１は、アドレス線２１，ドライバ１６，外部アドレス線２３及びスレーブ検査基板２−２，…のレシーバ１９，アドレス線２１を経由して当該スレーブ検査基板内のメモリ１２に書き込みアドレスを与え、データ線２２，トランシーバ１８，外部データ線２５及びスレーブ検査基板２−２，…のトランシーバ１８，データ線２２で書き込みデータを転送する。
【００３６】
マスタ検査基板２−１からスレーブ検査基板２−２や他のスレーブ基板に転送されるデータは、測定電圧供給用電源５の電圧印加ラインと測定条件等を送り、これに基いてプロセッサ１１が前述した一連の測定サイクルを実行する。
【００３７】
測定サイクルの開始は、マスタ検査基板２−１が全てのスレーブ検査基板２−２，…に対して前述したデータ転送終了後、ドライバ２０を介して外部制御線２４に測定開始信号を出力する。スレーブ検査基板２−２，…は、この信号をレシーバ１７を介して監視し、受信するとドライバ２０を介して測定ビジー信号を送出し測定サイクルを開始する。測定サイクルが終了すると、測定ビジー信号を落とす（オフにする）とともに不良（ＮＧ）が発生したときには、当該スレーブ基板のメモリ１２に不良発生箇所を書き込み外部制御線２４にＮＧ信号を送出する。
【００３８】
マスタ検査基板２−１は、測定開始信号を送出後に測定サイクルを終了し、測定ビジー信号を監視する。測定ビジー信号やＮＧ信号は、ワイアードＯＲになっており１枚でも送出している基板があるとアクティブとなる。従って、測定ビジー信号がオフになると全てのスレーブ検査基板の測定サイクル終了を確認できる。この時点でＮＧ信号がオフであれば、次の検査へ移行する。
【００３９】
ＮＧ信号がアクティブであれば、マスタ検査基板２−１から前述したデータ転送と同様にして、すべてのスレーブ検査基板のメモリ１２に書き込まれた不良発生箇所を読み込むことにより、単に良／不良測定だけでなく不良箇所情報も得られ不良解析に役立てることも可能である。
【００４０】
マスタ検査基板２−１がデータ転送時、被検査基板の測定するチャンネルを指定する機能を持てば、被検査基板１のチャンネル数がマスタ検査基板及び全てのスレーブ検査基板に含まれる測定回路７の個数に満たない場合に測定を行っても、判定時に指定されたチャンネル数分だけ判定するようにすれば支障をきたさない。従って、マスタ検査基板２−１に被検査基板の品種毎にチャンネル数を含めた検査条件を登録しておくことで、チャンネル数の異なる品種においても最大チャンネル数に対応した検査基板枚数の構成で容易に品種切替が可能となる。今、１枚の検査基板に含まれる測定回路数Ｎを６４とすると、行２５６×列６４のマトリックスでは検査基板が５枚（行側２５６チャンネルに対して４枚＋列側６４チャンネルに対して１枚）、６４０×４８０の場合は１８枚あれば同時測定が可能となる。
【００４１】
この第２の実施の形態によれば、被検査基板１の行側及び列側のチャンネル数がそれぞれ１枚の検査基板２が有する測定回路７の個数よりも多い場合でも、複数枚の検査基板２を組み合わせることで第１の実施の形態と同様に高速測定が可能である。具体的に言えば下記の効果が得られる。
【００４２】
（１）  複数（Ｎ個）の測定回路７とＡＤコンバータ１０をプロセッサ１１で制御する検査基板２を作成し、被検査基板１のチャンネル数に対応させて複数の検査基板２−１，２−２，…を組み合わせて構成することにより、チャンネル数の増大に伴う共通部分での測定時間の増大を抑制することが可能である。
【００４３】
（２）  アドレス設定１４を切り替えることにより、回路動作的にもソフト的にもマスタ／スレーブの切替を自動的に可能にしたことにより、複数枚の同一構成基板の検査基板２によって検査装置が構成できる。これにより、異なるチャンネル数の切替が容易になり保守性が向上する。
【００４４】
なお、被検査対象としてダイオードマトリクスを有する被検査基板を例示したが、その他のマトリクス構造から成る被検査対象の測定にも本発明を適用可能であることは明らかである。
【００４５】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、マトリクス構造からなる被検査対象をマルチ測定により高速測定処理が可能であり、また、マトリクス構造を持つ被検査対象単体で（つまりドライバの組み込み前の被検査基板単体で）検査が可能な利点があり、目視検査と異なり数値的に良否判別が可能である。
【００４７】
また、処理能力の低い積分器周辺をマルチ化し処理能力が高くコストの高いＡＤコンバータやプロセッサ周辺を共用化する構成とする場合には、高速でかつローコストで小型な検査装置を実現可能となる。
【００４８】
さらに、マスタ／スレーブの切り替えを可能な基板構成とする場合には、同一基板の複数枚構成で装置化を実現可能として、品種対応や保守性の向上を図る得る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態であって、検査手法を説明する為の概念図である。
【図２】第１の実施の形態による検査装置を構成する検査基板のブロック構成図である。
【図３】本発明の第２の実施の形態であって、前記検査基板をマスタ及びスレーブとして複数枚組み合わせた場合のブロック構成図である。
【符号の説明】
１  被検査基板
２，２ａ，２ｂ  検査基板
３ａ〜３ｈ  測定手段
４ａ〜４ｈ  切替スイッチ
５  測定電圧供給電源
６ａａ〜６ｄｄ  ダイオード
７−１〜７−Ｎ  測定回路
８  積分アンプ
９  切替器
１０  ＡＤコンバータ
１１  プロセッサ
１２  メモリ
１３  インタフェース制御回路
１４  アドレス設定
１５  測定部制御回路
１６  ドライバ
１７  レシーバ
１８  トランシーバ
１９  レシーバ
２０  ドライバ
２１  アドレス線
２２  データ線
２３  外部アドレス線
２４  外部制御線
２５  外部データ線
【図１】
0003567371.tif 000002
【図２】
0003567371.tif 000003
【図３】
0003567371.tif 000004