(57)【特許請求の範囲】
【請求項１】
差動増幅回路と、該差動増幅回路の出力に応じた電流を出力する第１のトランジスタと、該第１のトランジスタとは逆の極性のトランジスタから構成され、該第１のトランジスタに直列に接続されており、該差動増幅回路の出力に応じた電流を引き込む第２のトランジスタとを有する増幅回路において、
前記第１のトランジスタのベースに定電流を供給する第３のトランジスタと、
前記第３のトランジスタが供給する定電流に比例した定電流を前記第２のトランジスタのベースに供給する第４のトランジスタと、
前記差動増幅回路の出力がベースに供給され、前記差動増幅回路の出力に応じた電流を前記第１のトランジスタのベースから引き込む第５のトランジスタと、
前記差動増幅回路の出力がベースに供給され、前記差動増幅回路の出力に応じた電流を前記第２のトランジスタのベースから引き込む第６のトランジスタと、
ベースが前記第２のトランジスタのベースに接続され、前記第２のトランジスタに流れる電流に比例した電流を引き込む第７のトランジスタと、
前記第７のトランジスタから引き込まれる電流に応じた電流を前記第１のトランジスタのベースに供給するカレントミラー回路とを有することを特徴とする増幅回路。
【請求項２】
前記カレントミラー回路は、コレクタとベースが接続され、前記第７のトランジスタから引き込まれる電流に応じたコレクタ電流が流れる第８のトランジスタと、
前記第８のトランジスタのベース及びコレクタにベースが接続され、前記第８のトランジスタのコレクタ電流に応じた電流を前記第１のトランジスタのベースに供給する第９のトランジスタとを有し、
前記第７のトランジスタは、前記第２のトランジスタのコレクタ電流の（１／Ｋ1） 倍のコレクタ電流を前記第８のトランジスタのコレクタ及びベース並びに前記第９のトランジスタのベースから引き込み、
前記第９のトランジスタは、前記第８のトランジスタのコレクタ電流のＫ2 倍のコレクタ電流を前記第１のトランジスタのベースに供給することを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅回路に係り、特に、シングルエンドプッシュプル形式の出力を有する増幅回路に関する。
【０００２】
【従来の技術】
図６に従来の一例の増幅回路の回路構成図を示す。従来の増幅回路１は、入力信号をバイアスするバイアス回路部２、入力信号を増幅する差動増幅回路部３、増幅された信号を出力する出力回路部４、差動増幅回路部３及び出力回路部４に駆動用定電流を供給する定電流回路部５、帰還量を制限する帰還回路部６より構成される。
【０００３】
バイアス回路部２は、抵抗Ｒ１  ，Ｒ２  ，Ｒ３  、リプル除去用コンデンサＣ１  より構成される。バイアス回路部２には、信号源７から増幅しようとする信号が直流除去用のコンデンサＣ２  を介して供給され、供給された信号をバイアスして差動増幅回路部３に供給する。
【０００４】
差動増幅回路部３は、入力用トランジスタを構成するＰＮＰトランジスタＱ１  ，Ｑ２  、駆動用電流源を構成するＮＰＮトランジスタＱ３  ，Ｑ４  、より構成される。入力用トランジスタのＰＮＰトランジスタＱ１  のベースにはバイアス回路部２でバイアスされた入力信号が供給され、入力用トランジスタのＰＮＰトランジスタＱ２  のベースには帰還回路部６で制限された出力信号が供給され、入力信号を非反転増幅して出力回路４に供給する。
【０００５】
出力回路部４は、ＮＰＮトランジスタＱ５  ，Ｑ６  ，Ｑ７  、ＰＮＰトランジスタＱ８  ，Ｑ９  、抵抗Ｒ４  ，Ｒ５  、コンデンサＣ３  より構成される。出力回路部４は、プッシュプル方式の出力回路を構成しており、差動増幅回路部３から供給された信号を電力増幅して負荷コンデンサＣＬ  、負荷抵抗ＲＬ  に出力する。このとき、出力回路部４には、ＮＰＮトランジスタＱ７  、ＰＮＰトランジスタＱ９  のカットオフレベル付近でのクロスオーバーひずみを避けるため定電流回路部５から常時アイドリング電流を発生させるための電流が供給されている。
【０００６】
帰還回路部６は、出力回路部４の出力ノードと差動増幅回路部３の入力トランジスタを構成するＰＮＰトランジスタＱ２  のベースとの間に接続された抵抗Ｒｆ  、及び、抵抗Ｒｆ  とバイアス回路部２の抵抗Ｒ１  、Ｒ２  ，Ｒ３  の接続点との間に接続された抵抗Ｒｉｎより構成される。これにより差動増幅回路部３を非反転増幅回路としている。
【０００７】
定電流回路部５は、定電流源８、ＰＮＰトランジスタＱ１０，Ｑ１１，Ｑ１２、抵抗Ｒ７  ，Ｒ８  より構成される。定電流回路部５は、カレントミラー回路を構成しており、電源９から電源電圧ＶＣＣが供給され、供給された電源電圧ＶＣＣから駆動電流を生成し、差動増幅回路部３及び出力回路部４に供給する。
【０００８】
次に出力回路部４におけるアイドリング電流の設定方法について説明する。ここで、出力回路部４において、トランジスタＱ５  とトランジスタＱ７  、及び、トランジスタＱ８  とトランジスタＱ９  のエミッタ面積比をｎとし、トランジスタＱ５  のベース−エミッタ間電圧をＶＢＥ５  、トランジスタＱ７  のベース−エミッタ間電圧をＶＢＥ７  、トランジスタＱ８  のベース−エミッタ間電圧をＶＢＥ８  、トランジスタＱ９  のベース−エミッタ間電圧をＶＢＥ９  、トランジスタＱ５  のエミッタ電流をＩＥ５、トランジスタＱ７  のエミッタ電流をＩＥ７、トランジスタＱ８  のエミッタ電流をＩＥ８、トランジスタＱ９  のエミッタ電流をＩＥ９とし、増幅率ｈＦＥをｈＦＥ≫１、抵抗Ｒ３  、Ｒ４  をＲ３  ＝Ｒ４  、帰還電流ｉｆ  をｉｆ  ≪ＩＥ７とする。
【０００９】
0003567559.tif 000002
となる。
ここで、ＮＰＮトランジスタＱ５  、Ｑ７  とＰＮＰトランジスタＱ８  、Ｑ９  とは一般に対称となるため、トランジスタＱ７  のエミッタ電流ＩＥ７とトランジスタＱ９  のエミッタ電流ＩＥ９とは同一とみなすことができ、したがって、式（１）において一方のトランジスタＱ５  とトランジスタＱ７  との関係のみを考慮すれば良いことになる。
【００１０】
したがって、式（１）おいては、
ＶＢＥ５  ＝ＶＢＥ７  ＋Ｒ５  ＩＥ９                                  ・・・（２）
について考慮すればよいことになる。
また、トランジスタのベースエミッタ間電圧ＶＢＥは、一般に
ＶＢＥ＝ＶＴ  ・ｌｎ［ＩＣ  ／｛（１＋ＶＣＥ／ＶＡ  ）・ＩＳ  ｝］    ・・・（３）
ＶＴ  ；熱電圧（温度２５℃でＶＴ  ≒２６ｍＶ）．
ＩＣ  ；コレクタ電流．
ＩＳ  ；逆方向コレクタ飽和電流（エミッタ面積に比例する）．
ＶＣＥ；コレクタ−エミッタ間電圧．
ＶＡ  ；アリー電圧．
で表される。
【００１１】
式（３）を用いて式（２）を書き換えると、
0003567559.tif 000003
で表される。
【００１２】
ＩＳ７／ＩＳ５は、エミッタ面積比ｎに相当し、また、トランジスタＱ５  のコレクタ電流ＩＣ５とトランジスタＱ５  に電流を供給するトランジスタＱ１２のコレクタ電流ＩＣ１２  とはほぼ等しくなるため、式（６）は、
0003567559.tif 000004
で表される。
【００１３】
ここで、一般にパワーアンプ等では出力電流はアイドリング電流の１００〜１０００倍流れるように設定されている。しかしながら、式（７）のＲ５  ＩＣ７は、半導体装置の設計上数１０ｍＶ程度しかとれない構成とされている。
ここで、ＶＴ  ・ｌｎ｛ＩＣ７／ＩＣ１２  ・（１＋ＶＣＥ５  ／ＶＡ５）／（１＋ＶＣＥ７  ／ＶＡ７）｝がＲ５  ＩＣ７より十分大きいとする。すなわち、
0003567559.tif 000005
と設定することができる。
【００１４】
ところで、トランジスタＱ５  は、ダイオード接続されており、ＶＣＥ５  はＶＢＥ５  と等しくなり、ＶＢＥ５  ≒０．７［Ｖ］で一定となり、電源電圧の依存性は小さくなる。
一方、ＶＣＥ７  は、シングルエンドプッシュプル回路では一般に出力中心電圧ＶＯＵＴ  が（１／２）ＶＣＣに設定されることから、
ＶＣＥ７  ≒（１／２）ＶＣＣ                                  ・・・（１０）
に設定される。
【００１５】
このため、式（９）のアイドリング電流に相当するトランジスタＱ７  のコレクタ電流ＩＣ７は、
ＩＣ７＝Ｋ・ＩＣ１２  （１＋ＶＣＥ７  ／ＶＡ７）                    ・・・（１１）
Ｋ＝１／（１＋ＶＣＥ５  ／ＶＡ５）
となる。
【００１６】
このように、従来の回路ではアイドリング電流ＩＣ７は駆動電流を供給するトランジスタＱ１２のコレクタ電流、トランジスタＱ５  とトランジスタＱ７  のエミッタ面積比、抵抗Ｒ５  、Ｒ６  の抵抗値より決定されていた。
図７に従来の温度に対するアイドリング電流の特性図を示す。
【００１７】
従来、アイドリング電流ＩＣ７は、図７に示すように温度の上昇に伴い増加する傾向にあった。
図８に従来の電源電圧に対するアイドリング電流の特性図を示す。
式（１０）で示されるようにＶＣＥは電源電圧ＶＣＣに依存しており、式（１１）に示すようにアイドリング電流ＩＣ７は電圧ＶＣＥに依存しているため、アイドリング電流ＩＣ７は図８に示すように電源電圧ＶＣＣが大きくなるにしたがって大きくなる。
【００１８】
【発明が解決しようとする課題】
しかるに、従来のこの種の増幅回路では図７、図８に示すように出力回路部の出力トランジスタに供給されるアイドリング信号は電源電圧ＶＣＣ及び周囲の温度Ｔに応じて変化してしまうため、出力信号を一定に保つことができない等の問題点があった。
【００１９】
本発明は上記の点に鑑みてなされたもので、周囲の状況によらず動作を一定の状態に保持できる増幅回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の請求項１は、差動増幅回路（１３）と、差動増幅回路（１３）の出力に応じた電流（Ｉc28）を出力する第１のトランジスタ（Ｑ28）と、第１のトランジスタ（Ｑ28）とは逆の極性のトランジスタから構成され、第１のトランジスタ（Ｑ28）に直列に接続されており、差動増幅回路（１３）の出力に応じた電流（Ｉc27）を引き込む第２のトランジスタ（Ｑ27）とを有する増幅回路において、
第１のトランジスタ（Ｑ28）のベースに定電流（Ｉc32）を供給する第３のトランジスタ（Ｑ32）と、
第３のトランジスタ（Ｑ32）が供給する定電流（Ｉc32）に比例した定電流（Ｉc31）を第２のトランジスタ（Ｑ27）のベースに供給する第４のトランジスタ（Ｑ31）と、
差動増幅回路（１３）の出力がベースに供給され、差動増幅回路（１３）の出力に応じた電流（Ｉc26）を第１のトランジスタ（Ｑ28）のベースから引き込む第５のトランジスタ（Ｑ26）と、
差動増幅回路（１３）の出力がベースに供給され、差動増幅回路（１３）の出力に応じた電流を第２のトランジスタ（Ｑ27）のベースから引き込む第６のトランジスタ（Ｑ25）と、
ベースが第２のトランジスタ（Ｑ27）のベースに接続され、第２のトランジスタ（Ｑ27）に流れる電流（Ｉc27）に比例した電流（Ｉc33）を引き込む第７のトランジスタ（Ｑ33）と、第７のトランジスタ（Ｑ33）から引き込まれる電流（Ｉc33）に応じた電流（Ｉc34）を第１のトランジスタ（Ｑ28）のベースに供給するカレントミラー回路（Ｑ34、Ｑ35）とを有することを特徴とする。
【００２１】
請求項１によれば、アイドリング電流を第１及び第２のトランジスタのベースに供給される定電流と、第２のトランジスタと第７のトランジスタ、及び、カレントミラー回路のカレントミラー比とで設定することができるため、アイドリング電流の安定性を向上させることができる。
【００２２】
また、請求項２は、カレントミラー回路（Ｑ34、Ｑ35）を、コレクタとベースが接続され、第７のトランジスタ（Ｑ33）から引き込まれる電流に応じたコレクタ電流が流れる第８のトランジスタ（Ｑ35）と、
第８のトランジスタ（Ｑ35）のベース及びコレクタにベースが接続され、第８のトランジスタ（Ｑ35）のコレクタ電流（Ｉc35）に応じた電流を第１のトランジスタ（Ｑ28）のベースに供給する第９のトランジスタとを有し、
第７のトランジスタ（Ｑ33）は、第２のトランジスタ（Ｑ27）のコレクタ電流（Ｉc27）の（１／Ｋ1） 倍のコレクタ電流（Ｉc33）を第８のトランジスタ（Ｑ35）のコレクタ及びベース並びに第９のトランジスタ（Ｑ34）のベースから引き込み、
第９のトランジスタ（Ｑ34）は、第８のトランジスタ（Ｑ35）のコレクタ電流（Ｉc35）のＫ2 倍のコレクタ電流（Ｉc34）を第１のトランジスタ（Ｑ28）のベースに供給することを特徴とする。
【００２３】
請求項２によれば、第２のトランジスタのコレクタに流れるアイドリング電流をＩc2、第７のトランジスタのコレクタ電流をＩc7とすると、
Ｉc2＝Ｋ1×Ｉc7
で表すことができる。
【００２４】
また、第８のトランジスタのコレクタ電流をＩc8、第９のトランジスタのコレクタ電流をＩc9とすると、
Ｉc9＝Ｋ2 ×Ｉc8
となる。ここで、Ｉc7≒Ｉc8であるので、
Ｉc2＝Ｋ1×Ｉc7≒（Ｋ1 ／Ｋ2 ）×Ｉc9で表せる。
【００２５】
ここで、第９のトランジスタのコレクタ電流Ｉc9は増幅器を駆動する駆動電流により設定されるため、駆動電流が安定していれば、アイドル電流はＫ1 、Ｋ2 によって決定されることになり、Ｋ1 、Ｋ2 は、第２のトランジスタと第７のトランジスタ、及び、第８のトランジスタと第９のトランジスタのエミッタ面積の比であるため、温度、電源電圧の影響を受けにくく、したがって、温度や電源電圧によりアイドル電流が変動することがなくなり、増幅回路を安定に動作させ得る。
【００２６】
【発明の実施の形態】
図１に本発明の第１実施例の回路構成図を示す。本実施例の増幅回路１１は、入力信号をバイアスするバイアス回路部１２、入力信号を増幅する差動増幅回路部１３、本発明の増幅回路に相当し、供給された信号を電力増幅する出力回路部１４、差動増幅回路部１３及び出力回路部１４に駆動用定電流を供給する定電流回路部１５、帰還量を制限する帰還回路部１６、出力回路部１４のアイドリング電流を設定するカレントミラー回路１７より構成される。
【００２７】
バイアス回路部２は、抵抗Ｒ１１，Ｒ１２，Ｒ１３、リプル除去用コンデンサＣ１１より構成される。バイアス回路部１２には、信号源１８から増幅しようとする信号が直流除去用のコンデンサＣ１２を介して供給され、供給された信号をバイアスして差動増幅回路部１３に供給する。
【００２８】
差動増幅回路部１３は、入力用トランジスタを構成するＰＮＰトランジスタＱ２１，Ｑ２２、駆動用電流源を構成するＮＰＮトランジスタＱ２３，Ｑ２４、抵抗Ｒ１４、Ｒ１５より構成される。入力用トランジスタのＰＮＰトランジスタＱ２１のベースにはバイアス回路部１２でバイアスされた入力信号が供給され、入力用トランジスタのＰＮＰトランジスタＱ２２のベースには帰還回路部１６で制限された出力信号が供給され、入力信号を非反転増幅して出力回路部１４に供給する。
【００２９】
出力回路部１４は、ＮＰＮトランジスタＱ２５，Ｑ２６，Ｑ２７、ＰＮＰトランジスタＱ２８、抵抗Ｒ１６，Ｒ１７より構成される。出力回路部１４は、プッシュプル方式の出力回路を構成しており、差動増幅回路部１３から供給された信号を電力増幅して負荷コンデンサＣＬ  、負荷抵抗ＲＬ  に出力する。このとき、出力回路部１４には、ＮＰＮトランジスタＱ２７、ＰＮＰトランジスタＱ２８のカットオフレベル付近でのクロスオーバーひずみを避けるためカレントミラー回路１７から常時アイドリング電流を発生させるための電流が供給されている。
【００３０】
帰還回路部１６は、出力回路部１４の出力ノードと差動増幅回路部１３の入力トランジスタを構成するＰＮＰトランジスタＱ２２のベースとの間に接続された抵抗Ｒｉ  、及び、抵抗Ｒｆ  とバイアス回路部１２の抵抗Ｒ１１，Ｒ１２，Ｒ１３の接続点との間に接続された抵抗Ｒｉ  より構成される。これにより差動増幅回路部１３を非反転増幅回路としている。
【００３１】
定電流回路部１５は、定電流源１９、ＰＮＰトランジスタＱ２９，Ｑ３０，Ｑ３１，Ｑ３２、抵抗Ｒ１８，Ｒ１９，Ｒ２０より構成される。定電流回路部１５は、カレントミラー回路を構成しており、電源２０から電源電圧ＶＣＣが供給され、電源２０から供給された電源電圧ＶＣＣから駆動電流を生成し、差動増幅回路部１３、出力回路部１４、カレントミラー回路１７に供給する。
【００３２】
カレントミラー回路１７は、ＮＰＮトランジスタＱ３３、ＰＮＰトランジスタＱ３４、Ｑ３５より構成され、出力回路部１４の請求項中の第２のトランジスタに相当する出力トランジスタＱ２７のベース電流に応じて請求項中の第１のトランジスタに相当する出力トランジスタＱ２８のベース電流を制御することにより、出力トランジスタＱ２７，Ｑ２８に流れるアイドリング電流を安定化する。
【００３３】
次に上記増幅回路１１の出力回路部１４でのアイドリング電流の設定方法について説明する。
ここで、トランジスタＱｎ  のコレクタ電流をＩｃｎで表す。
まず、定電流回路部１５から各部に供給される電流は、
Ｉｃ３０  ＝２Ｉｃ３１  ＝４Ｉｃ３２                                ・・・（１２）
に設定され、
出力回路部１４で各トランジスタに供給される電流は、
Ｉｃ２２  ＝Ｉｃ２５  ＝Ｉｃ２６  ＝Ｉｃ３０  ／２                      ・・・（１３）
Ｉｃ２７  ＝Ｋ１  ＩＣ３３                                        ・・・（１４）
（Ｋ１  ；トランジスタＱ２７とトランジスタＱ３３とのカレントミラー比）
ＩＣ３４  ＝Ｋ２  ＩＣ３５                                        ・・・（１５）
（Ｋ２  ；トランジスタＱ３４とトランジスタＱ３５とのカレントミラー比）
に設定されている。
【００３４】
一方、アイドリング電流ＩＣ２７  、ＩＣ２８  は、
式（１４）よりＩｃ２７  ＝Ｋ１  ＩＣ３３  で表されており、ここで、ＩＣ３３  はＩＣ３５  とほぼ等しいとみなすことができるため、式（１４）のＩＣ３３  はＩＣ３５  で置き換えることができる。ここで、式（１５）より
ＩＣ３５  ＝ＩＣ３４  ／Ｋ２  となるため、式（１４）は
Ｉｃ２７  ＝（Ｋ１  ／Ｋ２  ）×ＩＣ３４  
で表される。
【００３５】
ＩＣ３４  ＝（ＩＣ２６  −ＩＣ３２  ）
であるので、アイドル電流Ｉｃ２７  は、
ＩＣ２７  ＝−ＩＣ２８  ＝（ＩＣ２６  −ＩＣ３２  ）×Ｋ１  ／Ｋ２          ・・・（１６）
で表すことができる。このとき、トランジスタの電流増幅率ｈＦＥは、１より十分大きいものとする。すなわち、ｈＦＥ≫１とする。
【００３６】
式（１６）は式（１２）、式（１３）より次のように書き代えることができる。
0003567559.tif 000006
このように、アイドリング電流ＩＣ２７  、ＩＣ２８  は、式（１７）に示されるようにカレントミラー比Ｋ１  、Ｋ２  、及び、設定定電流ＩＣ３０  により決定されることになる。カレントミラー比Ｋ１  、Ｋ２  は、温度や電源電圧ＶＣＣによらずほぼ一定になるため、設定定電流ＩＣ３０  を安定にさえすれば、温度、電源電圧ＶＣＣによらず安定したアイドリング電流ＩＣ２７  、ＩＣ２８  が得られる。
【００３７】
また、例えば、式（１２）、式（１３）の設定を
Ｉｃ３０  ＝２Ｉｃ３１  ＝２Ｉｃ３２                                ・・・（１８）
Ｉｃ２２  ＝Ｉｃ２５  ＝Ｉｃ２６  ／２＝Ｉｃ３０  ／２                  ・・・（１９）
した場合、アイドリング電流ＩＣ２７  、ＩＣ２８  は、
0003567559.tif 000007
とすることができる。
【００３８】
このように、本実施例では式（１２）〜式（１５）の設定を変ることによりアイドリング電流の設定の自由度を大きくできる。
図２に本発明の第１実施例の温度に対するアイドリング電流の特性図を示す。本実施例によれば、アイドリング電流ＩＣ２７  、ＩＣ２８  は、カレントミラー比Ｋ１  、Ｋ２  によって決定されるため、設定定電流ＩＣ３０  が安定していれば、式（１７）、式（２０）より温度の影響を受けにくいため、図２に示すように温度によらず一定な特性を得ることができる。
【００３９】
図３に本発明の第１実施例の電源電圧に対するアイドリング電流の特性図を示す。本実施例によれば、アイドリング電流ＩＣ２７  、ＩＣ２８  は、カレントミラー比Ｋ１  、Ｋ２  によって決定されるため、設定電流ＩＣ３０  が安定していれば、式（１７）、式（２０）より電源電圧ＶＣＣの変動の影響を受けにくいため、図３に示すように電源電圧ＶＣＣによらず一定の特性を得ることができる。
【００４０】
図４に本発明の第２実施例の回路構成図を示す。同図中、図１と同一部分には同一符号を付し、その説明は省略する。
本実施例の増幅回路２１は第１実施例とはカレントミラー回路１７の電流の供給先が異なる。すなわち、本実施例ではカレントミラー回路１７のトランジスタＱ３４のコレクタが定電流回路部１５で出力回路部１４に電流を供給するトランジスタＱ３２のエミッタと抵抗Ｒ２０との接続点に接続される。本実施例によれば、第１実施例と同様な効果を得ることができるとともに、カレントミラー回路１７でのカレントミラー比Ｋ２  を小さく設定できる。
【００４１】
図５に本発明の第３実施例の回路構成図を示す。同図中、図１と同一部分には同一符号を付し、その説明は省略する。
本実施例の増幅回路３１は第１実施例の回路に出力信号の位相を調整するための位相制御回路３２を設けてなるとともに、出力回路部１４及びカレントミラー回路１７に抵抗Ｒ２３、Ｒ２４を設け、半導体集積回路に搭載する際の回路に近い回路に構成としてなる。位相制御回路３２は、ＰＮＰトランジスタＱ３６、ＮＰＮトランジスタＱ３７、位相調整用コンデンサＣ２１、Ｃ２２、抵抗Ｒ２１、Ｒ２２より構成したものである。
【００４２】
本実施例によれば、位相調整用コンデンサＣ２１、Ｃ２２を入力信号周波数に応じた適当な値に設定することにより出力信号の位相を発振等が発生しないようにできる。
【００４３】
【発明の効果】
上述の如く、本発明の請求項１によれば、アイドリング電流を第１及び第２のトランジスタのベースに供給される定電流と、第２のトランジスタと第７のトランジスタ、及び、カレントミラー回路のカレントミラー比とで設定可能とすることにより、アイドリング電流の安定性を向上させることができる等の特長を有する。
【００４４】
請求項２によれば、第１及び第２のトランジスタに供給されるアイドル電流はＫ1 、Ｋ2 によって決定されることになり、Ｋ1 、Ｋ2 は、第２のトランジスタと第７のトランジスタ、及び、第８のトランジスタと第９のトランジスタのエミッタ面積の比で決定されるため、温度、電源電圧の影響を受けず、したがって、温度や電源電圧によりアイドル電流が変動することがなくなり、増幅回路を安定に動作させ得る等の特長を有する。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第１実施例の温度に対するアイドリング電流の特性図である。
【図３】本発明の第１実施例の電源電圧に対するアイドリング電流の特性図である。
【図４】本発明の第２実施例の回路構成図である。
【図５】本発明の第３実施例の回路構成図である。
【図６】従来の一例の回路構成図である。
【図７】従来の温度に対するアイドリング電流の特性図である。
【図８】従来の電源電圧に対するアイドリング電流の特性図である。
【符号の説明】
１１  増幅回路
１２  バイアス回路部
１３  差動増幅回路部
１４  出力回路部
１５  定電流回路部
１６  帰還回路部
１７  カレントミラー回路
【図１】
0003567559.tif 000008
【図２】
0003567559.tif 000009
【図３】
0003567559.tif 000010
【図４】
0003567559.tif 000011
【図５】
0003567559.tif 000012
【図６】
0003567559.tif 000013
【図７】
0003567559.tif 000014
【図８】
0003567559.tif 000015