(57)【特許請求の範囲】
【請求項１】
絶縁基板の上に下層導体が形成されるとともに、下層導体の上に絶縁層を介して上層導体が配置され、絶縁層に形成されたビアホールを通して前記下層導体と上層導体とが電気的に接続された厚膜回路基板の製造方法であって、
絶縁基板の上に下層導体を配置する第１工程と、
前記下層導体の上におけるビアホール形成部に、焼成により気化する材料よりなるビアホール部充填体を配置する第２工程と、
前記下層導体の上に絶縁層形成用ペーストを配置する第３工程と、
焼成により絶縁層とするとともに前記ビアホール部充填体を除去する第４工程と、
ビアホール内を導体で充填するとともに絶縁層の上に上層導体を配置する第５工程と
を備えたことを特徴とする厚膜回路基板の製造方法。
【請求項２】
ビアホール部充填体を形成するためのペーストは、絶縁層形成用ペーストとしてのガラスペーストにおけるバインダ成分にて構成されている請求項１に記載の厚膜回路基板の製造方法。
【請求項３】
ビアホール部充填体を形成するためのペーストは、セルロース又はアクリル樹脂を溶剤であるターピネオール又はブチルカルビトールにて溶かしたものである請求項２に記載の厚膜回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、厚膜回路基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来の厚膜回路基板（多層基板）におけるビア部の製造方法を図８〜図１２に示す。まず、図８のセラミック基板１１に対し、図９に示すように、導体ペーストを印刷し乾燥・焼成を行いセラミック基板１１上に下層導体１２を形成する。そして、図１０に示すように、下層導体１２の上を含めたセラミック基板１１上に絶縁層形成用ペーストを印刷し乾燥・焼成を行い絶縁層１３を形成する。このとき、絶縁層１３には、下層導体１２上の任意箇所に複数のビアホール１４が同時に形成される。この後、図１１に示すように、ビアホール１４内を充填するように導体ペーストを印刷し、乾燥・焼成によりビアホール導体１５を形成する。さらに、図１２に示すように、絶縁層１３の上に導体ペーストを印刷し乾燥・焼成を行って上層導体１６を形成し、ビアホール導体１５を介して下層と上層の導体１２，１６を電気的に接続する。
【０００３】
【発明が解決しようとする課題】
ところが、下層導体１２の上に絶縁層１３を形成する工程において、図１３に示すように、絶縁層形成用ペースト１３ａをスクリーン印刷した際に絶縁層形成用ペースト１３ａがビアホール１４内にダレてしまいビア通路が狭くなり、上層導体配線と下層導体配線との間で導通不良が生じ、最悪の場合にはオープンにまで至ってしまう。
【０００４】
このビアホール１４内への絶縁層形成用ペースト１３ａのダレを防止するために、絶縁層形成用ペーストの印刷・乾燥・焼成を複数回に分けて行うことが考えられるが、このようにすると印刷ズレによりビア通路が狭くなり導通不良が発生してしまう。
【０００５】
そこで、この発明の目的は、ダレによるビアホールの埋没等の不具合を解消することができる厚膜回路基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、第１工程により、絶縁基板の上に下層導体が配置され、第２工程により、下層導体の上におけるビアホール形成部に、焼成により気化する材料よりなるビアホール部充填体が配置される。そして、第３工程により、下層導体の上に絶縁層形成用ペーストが配置される。このとき、ビアホール部にはビアホール部充填体が配置されているので、ビアホール部に絶縁層形成用ペーストがダレることがない。さらに、第４工程により、焼成にて絶縁層となるとともにビアホール部充填体が除去される。第５工程により、ビアホール内が導体で充填されるとともに絶縁層の上に上層導体が配置される。
【０００７】
このようにして、絶縁基板の上に下層導体が形成されるとともに、下層導体の上に絶縁層を介して上層導体が配置され、絶縁層に形成されたビアホールを通して下層導体と上層導体とが電気的に接続された厚膜回路基板が製造される。
【０００８】
請求項２のように、ビアホール部充填体を形成するためのペーストを、絶縁層形成用ペーストとしてのガラスペーストにおけるバインダ成分にて構成すると、第４工程での焼成によりビアホール部充填体が確実に除去される。
【０００９】
つまり、請求項３のように、セルロース又はアクリル樹脂を溶剤であるターピネオール又はブチルカルビトールにて溶かしたものを用いると、第４工程での焼成によりビアホール部充填体を確実に気化させ除去することができる。
【００１０】
【発明の実施の形態】
以下、この発明の実施の形態を図面に従って説明する。
図７には本実施の形態における厚膜回路基板を示す。アルミナ９６％のセラミック基板（絶縁基板）１の上には下層導体２が配置されている。下層導体２は膜厚が１０μｍ程度である。下層導体２の上には絶縁層３が形成されている。絶縁層３はガラスペーストを印刷・乾燥・焼成することにより形成したものである。この絶縁層３には径が３００μｍ程度のビアホール４が形成され、ビアホール４にはビアホール導体５が充填されている。ビアホール導体５の上を含めた絶縁層３の上には上層導体６が配置され、ビアホール導体５にて下層導体２と上層導体６とが電気的に接続されている。
【００１１】
次に、この厚膜回路基板の製造方法を、図１〜図７を用いて説明する。
まず、図１に示すセラミック基板１を用意する。そして、図２に示すように、セラミック基板１上に下層導体２を形成するための所定のパターンのスクリーンマスクを用いて導体ペーストをスクリーン印刷し、ペーストを乾燥し、焼成する。この導体ペーストとしては例えば銀（Ａｇ）を主体とする材料を用いる。
【００１２】
そして、図３に示すように、下層導体２の上におけるビアホール形成部（ビアホール形成予定領域）にダレ防止のためのビアホール部充填体７を配置する。ビアホール部充填体７の形成には、ガラスペーストの焼成時に燃焼または分解して気化する樹脂成分と、加熱乾燥にて蒸発する溶剤とからなるペーストを用いる。本実施形態においては、ビアホール部充填体用ペーストは、ガラスペーストにおけるバインダ成分であるセルロース及び溶剤のターピネオールよりなり、このビアホール部充填体用ペースト、即ち、セルロースをターピネオールにて溶かしたペーストを印刷・乾燥することによりビアホール部充填体７を形成している。又、ビアホール部充填体７は円柱状をなし、その径は３００μｍ程度である。
【００１３】
尚、ビアホール部充填体７の高さはガラスペースト（図４の３ａにて示す）と同程度の高さが好ましい。
次に、図４に示すように、下層導体２の上を含めたセラミック基板１上に絶縁層形成用ペーストとしてのガラスペースト３ａを印刷する。この際、ビアホール部充填体７によりビアホール部へのガラスペースト３ａのダレは生じない。さらに、１００〜１５０℃の乾燥を行った後、図５に示すように、約８００℃、１時間の焼成を行って絶縁層３を形成する。この焼成の時にビアホール部充填体７は気化してビアホール４が形成される。この絶縁層形成工程は一回の印刷・乾燥・焼成にて行っても、複数回の印刷・乾燥・焼成にて行ってもよく、複数回にて行う場合は一回当たりの厚さは２５μｍ程度とする。尚、ガラスペーストを複数回印刷する場合には、各ガラスペーストの印刷前にビアホール部充填体７をそれぞれ形成してもよい。
【００１４】
その後、図６に示すように、ビアホール部充填体７の除去により形成されたビアホール４内にビアホール導体用ペーストを充填（印刷）し、乾燥・焼成を行いビアホール導体５を形成する。さらに、図７に示すように、ビアホール導体５の上を含めた絶縁層３の上に、上層導体形成用の導体ペーストを印刷し、乾燥・焼成を行う。これを複数回行って上層導体６を形成する。その結果、ビアホール導体５を介して下層と上層の導体２，６が電気的に接続される。
【００１５】
このように本実施の形態は、下記の特徴を有する。
（イ）セラミック基板１の上に下層導体２を配置し（第１工程）、下層導体２の上におけるビアホール形成部に、焼成により気化する材料よりなるビアホール部充填体７を配置し（第２工程）、下層導体２の上にガラスペースト３ａを配置し（第３工程）、焼成により絶縁層３とするとともにビアホール部充填体７を除去し（第４工程）、ビアホール４内をビアホール導体５で充填するとともに絶縁層３の上に上層導体６を配置した。よって、第３工程において、ビアホール部にはビアホール部充填体７が配置されているので、ビアホール部にガラスペースト３ａがダレることがなく、ダレによるビアホールの埋没等の不具合が解消される。つまり、ビアホール内への絶縁層形成用ペーストのダレを防止するために絶縁層形成用ペーストの印刷・乾燥・焼成を複数回に分けて行うと印刷ズレにより導通不良が発生してしまうが、本実施形態ではその手法を用いておらず導通不良が発生することがない。
（ロ）ビアホール部充填体７の形成用ペーストとして、セルロースを溶剤であるターピネオールにて溶かしたものを用いた。即ち、絶縁層形成用ペーストとしてのガラスペースト３ａにおけるバインダ成分にて構成した。よって、ガラスペースト３ａの焼成時にビアホール部充填体７を確実に気化させ除去することができる。
【００１６】
尚、上記実施の形態ではセルロースをターピネオールに溶かしたビアホール部充填体用ペーストを用いたが、これ以外に、セルロースをブチルカルビトールに溶かしたもの、アクリル樹脂をターピネオール又はブチルカルビトールに溶かしたものを、ビアホール部充填体用ペーストとして用いても、同様の効果が得られる。
【図面の簡単な説明】
【図１】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図２】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図３】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図４】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図５】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図６】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図７】実施の形態における厚膜回路基板の製造工程を説明するための断面図。
【図８】従来の厚膜回路基板の製造工程を説明するための断面図。
【図９】従来の厚膜回路基板の製造工程を説明するための断面図。
【図１０】従来の厚膜回路基板の製造工程を説明するための断面図。
【図１１】従来の厚膜回路基板の製造工程を説明するための断面図。
【図１２】従来の厚膜回路基板の製造工程を説明するための断面図。
【図１３】従来の厚膜回路基板の製造工程を説明するための断面図。
【符号の説明】
１…絶縁基板としてのセラミック基板、２…下層導体、３…絶縁層、３ａ…絶縁層形成用ペーストとしてのガラスペースト、４…ビアホール、５…ビアホール導体、６…上層導体、７…ビアホール部充填体。
【図１】
0003567640.tif 000002
【図２】
0003567640.tif 000003
【図３】
0003567640.tif 000004
【図４】
0003567640.tif 000005
【図５】
0003567640.tif 000006
【図６】
0003567640.tif 000007
【図７】
0003567640.tif 000008
【図８】
0003567640.tif 000009
【図９】
0003567640.tif 000010
【図１０】
0003567640.tif 000011
【図１１】
0003567640.tif 000012
【図１２】
0003567640.tif 000013
【図１３】
0003567640.tif 000014