(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された電極上に突起電極が配設される半導体装置を製造するのに用いられ、
前記半導体基板上に形成された複数の電極上に、前記電極との接合性の良好な最下部導電性金属層と、前記突起電極の前記電極への拡散を防止するバリア層を含む中間部導電性金属層と、金からなる最上部導電性金属層とを順次積層形成することによりバリアメタルを形成するバリアメタル形成工程と、
該バリアメタル形成工程の終了後に、形成された前記バリアメタル上に突起電極を形成する突起電極形成工程と、
前記半導体基板に信号供給を行なうことにより、該半導体基板に対し所定の試験を行なう試験工程とを有する半導体装置の製造方法において、
前記バリアメタル形成工程の終了後で、かつ前記突起電極形成工程の実施前に、前記試験工程を実施することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記試験工程は、プローブを前記バリアメタルに当接することにより前記半導体基板に信号供給を行なうことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記バリアメタル形成工程で形成される前記最上部導電性金属層の材質として、前記突起電極形成工程で形成される突起電極の材質と合金化し易く、かつ耐酸化性を有する材質を選定したことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記突起電極形成工程を実施する際、前記試験工程において良品と判断された半導体チップにのみ前記突起電極を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に半導体基板上に形成された電極上にバリアメタルを介して突起電極が接合される半導体装置の製造方法に関する。
近年、半導体装置の小型化に対応するため、ＢＧＡ(Ball Grid Array) やＣＳＰ(Cip Size Package)等に代表されるように、外部接続端子としてバンプ等の突起電極を用いた半導体装置が注目されるようになってきている。
【０００２】
また、一方において半導体装置には高い信頼性が要求されており、よって突起電極も高い信頼性を実現する必要がある。
【０００３】
【従来の技術】
図１は、一般的なＣＳＰタイプの半導体装置１を示している。同図に示すように、半導体装置１は半導体チップ２の回路形成面に複数の電極パッド３を有しており、この電極パッド３に外部接続端子となるバンプ４を配設した構成とされている。
【０００４】
図２は、半導体装置１に設けられた電極パッド３の近傍を拡大した図である。同図に示すように、バンプ４は半導体チップ２に形成された電極５に直接形成されるのではなく、電極部５の上部に形成されたバリアメタル１０を介して電極５に接合される構成とされている。以下、具体的な構成について説明する。
半導体チップ２の電極５が形成されている回路形成面には、これを保護する絶縁膜６が形成されている。また、絶縁膜６の電極５が形成された位置には開口部７が設けられており、電極５は開口部７を介して露出した構成となっている。
【０００５】
バリアメタル１０は、第１乃至第３の導電性金属層１１〜１３を積層した構造とされている。このバリアメタル１０は、バンプ４が電極５に拡散するのを防止するために設けられている。具体的には、バンプ４が半田バンプであり、また電極５に金（Ａｕ）メッキが施されているような場合、バンプ４を直接電極５に接合すると半田が電極５の金メッキ内に拡散し、拡散部分は強度が低下するためにバンプ４が電極５から剥離してしまうおそれがある。これを防止するために、バリアメタル１０を設けている。
【０００６】
バリアメタル１０の最下部に位置する第１の導電性金属層１１は、電極５との接合性の良好な材質が選定されている。また、第１の導電性金属層１１の上部に積層された第２の導電性金属層１２は、第１の導電性金属層１１との接合性の良好な材質が選定されている。また、第２の導電性金属層１２の上部に積層された第３の導電性金属層１３は、第２の導電性金属層１２及びバンプ４との接合性の良好な材質が選定されている。更に、第３の導電性金属層１３は、バンプ４の拡散を防止しうる材質が選定されている。
【０００７】
また、半導体装置１を製造するには、電極５と電気的に接続された状態で半導体チップ２上に第１の導電性金属層１１を形成し、その上部に第２の導電性金属層１２を形成し、その後に所定のバリアメタル１０の形状に対応した開口を有したレジストを第２の導電性金属層１２上に形成する。そして、このレジストが存在している状態で第３の導電性金属層１３を形成し、その後にレジスト除去、及び第１及び第２の導電性金属層１１，１２の不要な部分をエッチングにより除去することによりバリアメタル１０を形成する。
【０００８】
続いて、形成されたバリアメタル１０の上部に、例えば転写法を用いることにより半田ボールを配設し、加熱することにより半田ボールをバリアメタル１０に接合することにより、外部接続端子として機能するバンプ４を形成する。
上記のようにバンプ４が形成されると、続いて試験工程が実施される。この試験工程では、図３に示すようにテスター（試験装置）に接続されたプローブ１４を各バンプ４に当接（プロービング）し、テスターからの試験信号をプローブ１４を介して半導体チップ２に供給し、これにより半導体チップ２に対し所定の試験（信頼性試験，動作試験等）を実施する。そして、試験工程において良品であると判断された半導体装置のみが出荷される。
【０００９】
【発明が解決しようとする課題】
上記した従来の半導体装置の製造方法では、バンプ４をバリアメタル１０上に形成した後に試験工程を実施する方法を用いていたため、必然的にプローブ１４をバンプ４に接続する必要がある。しかるに、球形状のパンプ４へ適正にプローブ１４を接続するのは難しく、また近年の半導体装置１の小型化に伴いエリアアレイの様にバンプ数が増加し狭ピッチ化が進むと、更にプローブ１４を適正にバンプ４に接続するのは困難になるという問題点がある。
【００１０】
一方、バンプ４に直接プローブ１４をプロービングした場合、錫（Ｓｎ），鉛（Ｐｂ）等のバンプ材料がプローブ１４の先端に付着してしまう。一般にプローブ１４の先端にはメッキ部１５が形成されている。このメッキ部１５は、例えばプローブ１４の材質がパラジウム（Ｐｄ）であった場合、金メッキが行なわれている。
周知のように錫と金とは反応する性質を有しているため、上記のようにバンプ材料がプローブ１４の先端に付着してしまうと、数回の使用で高価なプローブ１４をだめにしてしまい、試験工程の信頼性の低下を招き、また高価なプローブ１４を頻繁に交換する必要が生じて試験コストが上昇してしまうという問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたものであり、試験工程の信頼性を高めると共に試験工程のコスト低減を図りうる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体基板上に形成された電極上に突起電極が配設される半導体装置を製造するのに用いられ、
前記半導体基板上に形成された複数の電極上に、前記電極との接合性の良好な最下部導電性金属層と、前記突起電極の前記電極への拡散を防止するバリア層を含む中間部導電性金属層と、金からなる最上部導電性金属層とを順次積層形成することによりバリアメタルを形成するバリアメタル形成工程と、
該バリアメタル形成工程の終了後に、形成された前記バリアメタル上に突起電極を形成する突起電極形成工程と、
前記半導体基板に信号供給を行なうことにより、該半導体基板に対し所定の試験を行なう試験工程とを有する半導体装置の製造方法において、
前記バリアメタル形成工程の終了後で、かつ前記突起電極形成工程の実施前に、前記試験工程を実施することを特徴とするものである。
【００１３】
また、請求項２記載の発明は、
請求項１記載の半導体装置の製造方法において、
前記試験工程は、プローブを前記バリアメタルに当接することにより前記半導体基板に信号供給を行なうことを特徴とするものである。
【００１４】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置の製造方法において、
前記バリアメタル形成工程で形成される前記最上部導電性金属層の材質として、前記突起電極形成工程で形成される突起電極の材質と合金化し易く、かつ耐酸化性を有する材質を選定したことを特徴とするものである。
【００１５】
また、請求項４記載の発明は、
請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記突起電極形成工程を実施する際、前記試験工程において良品と判断された半導体チップにのみ前記突起電極を形成することを特徴とするものである。
上記した各手段は、次のように作用する。
【００１６】
請求項１及び請求項２記載の発明によれば、
バリアメタル形成工程の終了後でかつ突起電極形成工程の実施前に試験工程を実施することにより、試験はバリアメタル形成工程で形成されたバリアメタルを介して行なうことができる。即ち、試験工程で用いられる試験用接続端子（例えば、プローブ）は、略球状を有した突起電極ではなく、表面が略平面とされたバリアメタルに接続されて試験が行なわれる。
【００１７】
よって、従来のように球状の突起電極に試験用接続端子を接続していた方法に比べ、確実に試験用接続端子をバリアメタルに接続することができ、電気的試験及びバーンイン等の信頼性試験を確実に高い信頼性を持って実施することができる。
また、請求項１記載の発明では、試験時にプローブがバリアメタルの最上部の金に接続されるため、プローブに変質が発生するようなことはない。このため、試験工程の信頼性を高めることができると共に、高価なプローブを頻繁に交換する必要がなくなることによりコストの低減を図ることができる。
【００１８】
また、請求項３記載の発明によれば、
バリアメタル形成工程で形成される最上部導電性金属層（第４の導電性金属層）の材質として、突起電極形成工程で形成される突起電極の材質と合金化し易く、かつ耐酸化性を有する材質を選定したことにより、試験工程においてバーンイン等の加熱処理が行なわれた後においても、突起電極形成工程において突起電極を確実にバリアメタルに接合することができる。
【００１９】
また、請求項４記載の発明によれば、
突起電極形成工程を実施する際、試験工程において良品と判断された半導体チップにのみ突起電極を形成することにより、不良品に対して無駄な突起電極の形成を行なわなくて済み、突起電極材料の無駄な使用を避けることができる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図４乃至図１５は、本発明の第１実施例である半導体装置２０の製造方法を説明するための図である。尚、図４乃至図９において、先に説明した図１乃至図３と同一構成については同一符号を付して説明するものとする。
【００２１】
先ず、説明の便宜上、製造方法の詳細説明に先立ち製造される半導体装置２０の構成について説明する。図１４は、半導体装置２０の電極パッド２３の近傍を拡大して示す図である。
同図に示されるよに、半導体装置２０に設けられる電極パッド２３は、半導体チップ２７上に形成された電極５と、この電極５上に形成されるバリアメタル３０Ａとにより構成されている。本実施例に係る半導体装置２０に設けられたバリアメタル３０Ａは、第１乃至第４の導電性金属層３１〜３４を積層した構造とされている。
【００２２】
第１の導電性金属層３１は電極５に接合される最下部に位置するもの（最下部導電性金属層）であり、電極５との接合性の良好な材質が選定されている。具体的には、本実施例では第１の導電性金属層３１の材質としてチタン（Ｔｉ）を用いており、その厚さは５００ｎｍとされている。
尚、第１の導電性金属層３１の材料としては、チタン（Ｔｉ）に代えて、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれか一の金属、または、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれか一の金属を含む合金を用いることも可能である。
【００２３】
また、第２の導電性金属層３２は、第１の導電性金属層３１と第３の導電性金属層３３との間に介装される層であり、第１及び第３の導電性金属層３１，３３の双方に対し接合性の良好な材質が選定されている。具体的には、本実施例では第２の導電性金属層３２の材質として銅（Ｃｕ）を用いており、その厚さは５００ｎｍとされている。
【００２４】
尚、第２の導電性金属層３２としては、銅（Ｃｕ）に代えて、ニッケル（Ｎｉ）またはパラジウム（Ｐｄ）のいずれか一の金属、または銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属を含む合金を用いることも可能である。
また、第３の導電性金属層３３は、第２の導電性金属層３２と第４の導電性金属層３４との間に介装される層であり、第２及び第４の導電性金属層３２，３４Ａの双方に対し接合性の良好な材質が選定されている。具体的には、本実施例では第３の導電性金属層３３の材質として銅（Ｃｕ）を用いており、その厚さは５００ｎｍとされている。
【００２５】
尚、第３の導電性金属層３３としては、銅（Ｃｕ）に代えて、ニッケル（Ｎｉ）またはパラジウム（Ｐｄ）のいずれか一の金属、または銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属を含む合金を用いることも可能である。
上記した第２及び第３の導電性金属層３２，３３は、最下部に位置する第１の導電性金属層３１と最上部に位置する第４の導電性金属層３４との中間に位置する中間部導電性金属層を構成する。
【００２６】
また、第４の導電性金属層３４は最上部に位置するもの（最上部導電性金属層）であり、バンプ３５の材質（本実施例では、半田を用いている）と合金化し易く、かつ耐酸化性を有する材質を材質が選定されている。具体的には、本実施例では第４の導電性金属層３４の材質として金（Ａｕ）を用いており、その厚さは０．１μｍとされている。
【００２７】
尚、第４の導電性金属層３４としては、金（Ａｕ）に代えて、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、及びロジウム（Ｒｈ）のいずれか一の金属、または、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、及びロジウム（Ｒｈ）のいずれか一の金属を含む合金を用いることができる。
また、上記の構成では、第１乃至第４の導電性金属層３１〜３４を夫々単一の金属被膜により形成した構成を示しているが、各導電性金属層３１〜３４の夫々の層は必ずしも単一の金属膜とする必要はなく、複数の導電性金属被膜を積層した構成としてもよい。
【００２８】
一方、バンプ３５は外部端子として機能するものであり、略球形状を有している。このバンプ３５の材質としては、半導体装置２０の実装時において実装基板との接合性を向上させる点を考慮して、錫（Ｓｎ）と鉛（Ｐｂ）の合金である半田を用いてる。具体的には、Ｐｂ／Ｓｎ（９５／５％品）である半田を用いている。また、バンプ３５の高さは、約１００μｍとされている。
【００２９】
尚、バンプ３５としては、半田に代えて、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）のいずれか一の金属からなる金属、または錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）のいずれか一の金属を含む合金を用いることも可能である。また、いずれの金属を用いる場合においても、その金属の融点は３５０℃以下の低融点金属が選定されている。
【００３０】
ここで、第４の導電性金属層３４に注目すると、前記のように第４の導電性金属層３４は、バンプ３５の材質となる半田と合金化し易い金（Ａｕ）が選定されている。このように、第４の導電性金属層３４の材質としてバンプ３５との接合性の良好な金属を選定することにより、第４の導電性金属層３４とバンプ３５との接合性を向上させることができる。
【００３１】
また、第４の導電性金属層３４は、耐酸化性を有する材質が選定されている。このため、バリアメタル３０Ａを形成した後に加熱処理等を実施し、その後にバンプ３５をバリアメタル３０Ａ上に形成しても、上記の加熱処理時に第４の導電性金属層３４の表面にバンプ接合に不利となる酸化膜等は形成されることはない。よって、バンプ３５をバリアメタル３０Ａ上に確実に接合させることができ、半導体装置２０の信頼性を向上させることができる。
【００３２】
続いて、上記構成とされた半導体装置２０の製造方法について説明する。
尚、半導体装置２０は多数の製造工程を経ることにより製造されるが、以下説明する製造方法においては、本発明の特徴となるバリアメタル３０を形成するバリアメタル形成工程と、バンプ３５を形成する突起電極形成工程と、ウェーハ２５に形成されている複数の半導体チップ２７に対し試験を行なう試験工程についてのみ説明するものとする。
【００３３】
先ず、バリアメタル形成工程について説明する。図４は、絶縁膜６に電極５を露出するための開口部７を設けたウェーハ２５を示している。このウェーハ２５には、既に他の製造工程を経ることにより複数の半導体チップが一体的に形成されている。しかるに、図４においては、ウェーハ２５に形成された複数の半導体チップの内の一個の電極５の形成位置近傍を拡大して示している。
【００３４】
このウェーハ２５上には、先ずスバッタ法を用いて第１の導電性金属膜４１が形成され、続いて図５に示すように第１の導電性金属膜４１上に第２の導電性金属膜４２が形成される。この際、本実施例では第１の導電性金属膜４１としてはチタン（Ｔｉ）を用いており、その形成する膜厚は５００ｎｍとしている。また、第２の導電性金属膜４２としては銅（Ｃｕ）を用いており、また形成する膜厚は５００ｎｍとしている。
【００３５】
上記のように第１及び第２の導電性金属膜４１，４２が形成されると、図６に示されるように、その上部にポジ型レジスト４４を形成し、続いてこのポジ型レジスト４４の電極５の上部位置をエッチングにより除去し、開口部４５を形成する。この開口部４５の大きさは、電極５よりも広い面積を有するよう形成される。
【００３６】
その後、第１または第２の導電性金属膜４１，４２に電流を流し、電解メッキ法にて第２の導電性金属膜４２上に第３の導電性金属層３３を２μｍの厚さで形成し、続いて第３の導電性金属層３３上に第４の導電性金属層３４を０．１μｍの厚さで形成する。図７は、第３の導電性金属層３３及び第４の導電性金属層３４を形成した状態を示している。
【００３７】
本実施例では、第３の導電性金属層３３としてニッケル（Ｎｉ）を用い、第４の導電性金属層３４として金（Ａｕ）を用いている。また、前記したように第４の導電性金属層３４は０．１μｍの厚さとされており薄い金属膜とされているが、この第４の導電性金属層３４の重量は後述する突起電極形成工程で形成されるバンプ３５の重量に対し、重量％にて２％未満となるようにしている。この第４の導電性金属層３４の重量制御は、例えば電解メッキ時における通電時間及びメッキ電流を制御することにより容易に行なうことができる。
【００３８】
また、前記したようにレジスト４４は電極５よりも大きい開口（例えば、φ１１０μｍ）を有しているため、レジスト４４をマスクとして形成される第４の導電性金属層３４も比較的大きな面積を有している。具体的には、第４の導電性金属層３４を平面視した時の直径は、バンプ３５の直径と略等しい大きさとされている。また、第１乃至第４の導電性金属層３１〜３４は層構造を有した金属膜であるため、最上部に位置する第４の導電性金属層３４の表面は略平面的な形状とされている。
【００３９】
上記のように第３及び第４の導電性金属層３３，３４が開口部４５内に形成されると、レジスト４４は除去されると共に、ウェットエッチングにより第１の導電性金属膜４１の不要部分をエッチ除去し、これにより図９に示す断面構造を有したバリアメタル３０Ａが形成される。
上記したバリアメタル形成工程が終了すると、本実施例ではウェーハ２５にダイシングを行ない、半導体チップ２７を個片化する。図１０は、個片化された半導体チップ２７を示している。
【００４０】
上記のように半導体チップ２７が個片化されると、続いて各半導体チップ２７に対し試験工程が実施される。図１１乃至図１３は、試験工程を説明するための図である。
本実施例では、試験工程において電気的試験とバーンインとの二つの試験を行なう構成としている。図１１及び図１２は、半導体チップ２７に対し電気的試験を実施している状態を示している。電気的試験では、テスターに接続された複数のプローブ１４を半導体チップ２７に電気的に接続し、プローブ１４を介して半導体チップ２７に試験信号を供給すると共に、これに基づき半導体チップ２７から出力される信号により半導体チップ２７の良否を判断する。
【００４１】
ここで、プローブ１４の接続先に注目すると、図１１及び図１２に示されるように、本実施例ではプローブ１４はバリアメタル３０Ａの上部に接続されている。
即ち、本実施例では、バリアメタル形成工程が終了した後で、かつバンプ３５を形成する突起電極形成工程の実施前に試験工程を実施するため、試験工程実施時にバリアメタル３０Ａにバンプ３５は形成されていない。よって、このバリアメタル３０Ａにプローブ１４を直接接続することにより、半導体チップ２７の試験を行なうことができる。
【００４２】
前記したように、プローブ１４が接続されるバリアメタル３０Ａの最上部に位置する第４の導電性金属層３４は、比較的大きな面積を有し、またその表面は略平面的な形状とされている。よって、従来のように球状のバンプ４にプローブ１４を接続していた方法（図３参照）に比べ、プローブ１４を確実にバリアメタル３０Ａ（第４の導電性金属層３４）に接続することができる。よって、信頼性の高い試験を行なうことが可能となる。
【００４３】
また、第４の導電性金属層３４の材質は、プローブ１４を構成する金属に対し耐反応性及び耐付着性を有する材質が選定されている。この際、プローブ１４にメッキ部１５が形成されている場合には、このメッキ部１５を構成する金属に対し耐反応性及び耐付着性を有する材質が選定されている。
よって、試験時にプローブ１４が第４の導電性金属層３４に接続され、この第４の導電性金属層３４がプローブ１４（メッキ部１５）に付着したとしても、プローブ１４及びメッキ部１５に変質が発生するようなことはない。これにより、試験工程の信頼性を高めることができると共に、高価なプローブ１４を頻繁に交換する必要がなくなることによりコストの低減を図ることができる。
【００４４】
図１５は、プローブ１４の材質（メッキ部１５が存在する場合には、メッキ部１５の材質）と第４の導電性金属層３４の材質との組み合わせ例を示している。尚、この組み合わせは、第４の導電性金属層３４の下部に位置しバンプ３５の拡散を防止する第３の導電性金属層３３の材質にも関係するため、同図に示す例ではプローブ１４の材質（図では、プローブ材と示している）と第３の導電性金属層３３の材質をパラメータとして、第４の導電性金属層３４の材質を特定する図としている。
【００４５】
同図より、例えばプローブ１４（或いはメッキ部１５）の材質としてパラジウム（Ｐｄ）を選定し、第３の導電性金属層３３の材質としてニッケル（Ｎｉ）を選定した場合には、第４の導電性金属層３４の材質としてはパラジウム（Ｐｄ）或いは金（Ａｕ）を選定することが望ましいことが判る。
同様に、例えばプローブ１４（或いはメッキ部１５）の材質としてタングステン（Ｗ）を選定し、第３の導電性金属層３３の材質としてパラジウム（Ｐｄ）を選定した場合には、第４の導電性金属層３４の材質としては金（Ａｕ），銀（Ａｇ），白金（Ｐｔ），或いはロジウム（Ｒｈ）を選定することが望ましいことが判る。
【００４６】
一方、図１３は信頼性試験の一種であるバーンインを半導体チップ２７に対し実施している状態を示している。同図に示すように、バーンインは半導体チップ２７をテストカード５０に装着した上でバーンインチャンバ５２に装着し、交番的に加熱・冷却を繰り返し実施して、固有欠陥或いは製造バラツキに起因して故障が発生するチップを取り除くための行なわれるスクリーニング試験である。
【００４７】
本実施例では、１２５℃−４８時間のバーンインを２回実施する方法を採用している。また、テストカード５０には、例えばスタッドバンプよりなるテスト端子５１が配設されており、このテスト端子５１は半導体チップ２７のバリアメタル３０Ａに接続されている。
ところで、上記のように加熱・冷却を交番的に繰り返し実施するバーンインを実施した場合、本実施例のようにバリアメタル３０Ａにテスト端子５１を当接すして試験を行なう方法では、第４の導電性金属層３４に酸化膜が発生するおそれがある。第４の導電性金属層３４の表面に酸化膜が発生した場合、バンプ３５との接合性が劣化するおそれがある。
【００４８】
しかるに本実施例では、前記のように第４の導電性金属層３４の材質として耐酸化性を有する材質を選定しているため、試験工程において加熱処理が行なわれても第４の導電性金属層３４の表面に酸化膜が形成されるようなことはない。よって、後述する突起電極形成工程において、バンプ３５をバリアメタル３０Ａ（第４の導電性金属層３４）上に確実に接合することができる。
【００４９】
以上説明した試験工程が終了すると、続いてバンプ３５を形成する突起電極形成工程が実施される。この突起電極形成工程では、前記のようにＰｂ：Ｓｎ＝９５：５の半田よりなる半田ボールをバリアメタル３０Ａ上に転写し、フラックスを用いて３５０℃，窒素雰囲気でリフロー処理を行なうことにより高さ約１００μｍのバンプ３５を形成した。その後、フラックスの洗浄処理等を実施することにより、図１４に示す半導体装置２０が製造される。
【００５０】
ところで、突起電極形成工程では上記のようにリフロー処理（加熱処理）が行なわれるが、本実施例では第４の導電性金属層３４の材質としてバンプ３５と合金化し易い材料を用いているため、このリフロー処理時に第４の導電性金属層３４がバンプ３５に溶け込み合金化するおそれがある。
しかるに、本実施例では第４の導電性金属層３４の重量をバンプ３５の重量に対し重量％にて２％未満と少なくしているため、第４の導電性金属層３４の全てがバンプ３５と合金化しても、バンプ３５全体に占める第４の導電性金属層３４の量はなくないため、バンプ３５の劣化を防止することができる。
【００５１】
よって、試験工程における電気的接続性の向上及びプローブ１４の劣化防止を図るため、第４の導電性金属層３４をバンプ３５と合金化し易い材料としても、バンプ３５とバリアメタル３０Ａとの接合力を確保することができる。よって、半導体装置２０の実装時にバンプ３５が剥離するようなことはなく、半導体装置２０の実装信頼性を向上させることができる。
【００５２】
図１６乃至図１９は、本発明の第２実施例である半導体装置の製造方法を説明するための図である。尚、図１６乃至図１９において、図４乃至図１４に示した構成と同一構成については同一符号を付してその説明を省略する。
本実施例では、第１実施例では形成していた第３の導電性金属層３３を取り除いた構成としたことを特徴とするものである。即ち、中間部導電性金属層を構成する第２及び第３の導電性金属層３２，３３の材質の内、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）は、高い拡散防止機能を有するためいずれか一方を必ず含む必要があるが、拡散防止機能の低い銅（Ｃｕ）については、多層形成される他の材質によっては必ずしも含む必要はない。
【００５３】
そこで、本実施例では、第１の導電性金属層３１としてチタン（Ｔｉ）を用い、第２の導電性金属層３２としてニッケル（Ｎｉ）またはパラジウム（Ｐｄ）を用い、この第２の導電性金属層３２の上部に金（Ａｕ）よりなる第４の導電性金属層３４を直接形成した構成とした。
このため、図１６に示すように、第１及び第２の導電性金属膜４１，４２を形成すると共に開口部４５を有したレジスト４４を形成した後、図１７に示すように、第２の導電性金属膜４２の上部に直接第４の導電性金属層３４を形成している。そして、図１８に示すようにレジスト４４を除去した後、第１及び第２の導電性金属膜４１，４２の不要部分をエッチングにより除去し、これにより図１９に示す３層構造のバリアメタル３０Ｂを形成している。
【００５４】
このように、各導電性金属膜の材質を適宜選定することによりバリアメタルの層数は変更可能なものである。よって、第１実施例のような４層構造、また第２実施例のような３層構造に限定されず、５層以上の層構造を有するバリアメタルを製造しても、上記したように最上部導電性金属膜の特性をバンプ（突起電極）の材質と整合させることにより、突起電極形成工程を実施する前に試験工程を実施することが可能となる。
【００５５】
また、上記した実施例では、バリアメタル形成工程を実施した後に、ウェーハ２５をダイシングし、半導体チップ２７を個片化する方法を採用した。従って、上記した実施例では、試験工程及び突起電極形成工程を個片化された半導体チップ２７に対して実施する構成となる。
しかるに、個片化された半導体チップ２７の個々に対し試験工程及び突起電極形成工程を実施するのは効率が悪い。そこで、バリアメタル形成工程の終了後にダイシング処理を行なうのではなく、バリアメタル形成工程の終了後に試験工程，突起電極形成工程を順次実施し、その後にウェーハ２５をダイシングする方法を用いてもよい。
【００５６】
この方法を用いることにより、ウェーハ２５に形成された複数の半導体チップ２７に対し一括的に試験工程及び突起電極形成工程を実施できるため、半導体装置の製造効率を向上させることができる。
また、突起電極形成工程を実施する際、試験工程において良品と判断された半導体チップにのみバンプ３５を形成することにより、不良品に対して無駄なバンプ３５の形成を行なわなくて済み、バンプ材料の無駄な使用を避けることができる。
【００５７】
尚、上記のように選択的にバンプ３５を形成する技術は、個片化された半導体チップ２７に対しバンプ３５を転写する場合には、あらゆる転写方法において実現可能である。またダイシング前のウェーハレベルでバンプ３５を形成する場合においても、メタルジェット方式（インクジェット印刷と同様な方法で、半田をウェーハ２５に吐出させることによりバンプを形成する方式）等を採用すれば、不良チップのロケーションデータに基づき良品チップのみにバンプ３５を形成することが可能である。
【００５８】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。請求項１及び請求項２記載の発明によれば、試験工程で用いられる試験用接続端子（例えば、プローブ）は、略球状を有した突起電極ではなく表面が略平面とされたバリアメタルに接続されるため、従来のように球状の突起電極に試験用接続端子を接続していた方法に比べ、確実に試験用接続端子をバリアメタルに接続することができ、電気的試験及びバーンイン等の信頼性試験を確実に高い信頼性を持って実施することができる。
【００５９】
また、プローブに変質が発生するようなことはなく、よって試験工程の信頼性を高めることができると共に、高価なプローブを頻繁に交換する必要がなくなることによりコストの低減を図ることができる。
【００６０】
また、請求項３記載の発明によれば、試験工程においてバーンイン等の加熱処理が行なわれたとしても、試験工程の後において突起電極を確実にバリアメタルに接合することができる。
また、請求項４記載の発明によれば、不良品に対して無駄な突起電極の形成を行なわなくて済み、突起電極材料の無駄な使用を避けることができる。
【００６１】
以上の説明において、更に以下の項を開示する。
（１）  半導体基板上に形成された電極上に突起電極が配設される半導体装置を製造するのに用いられ、前記半導体基板上に形成された複数の電極上に、前記電極との接合性の良好な最下部導電性金属層と、少なくとも前記突起電極の前記電極への拡散を防止するバリア層を含むと共に前記最上部導電性金属層と前記最下部導電性金属層との間に形成される中間部導電性金属層とを積層形成することによりバリアメタルを形成するバリアメタル形成工程と、該バリアメタル形成工程の終了後に、形成された前記バリアメタル上に突起電極を形成する突起電極形成工程と、前記半導体基板に信号供給を行なうことにより、該半導体基板に対し所定の試験を行なう試験工程とを有する半導体装置の製造方法において、前記バリアメタル形成工程の終了後で、かつ前記突起電極形成工程の実施前に、前記試験工程を実施することを特徴とする半導体装置の製造方法。
（２）  第１項記載の半導体装置の製造方法において、前記バリアメタル形成工程は、前記半導体基板上の略全面に前記電極との接合性の良好な材質よりなる単一または複数の層構造を有し、前記最下部導電性金属層となる第１の導電性金属被膜を形成する第１の金属被膜形成工程と、前記第１の導電性金属被膜上に、前記第１の導電性金属被膜との接合性の良好な材質よりなる単一または複数の層構造を有し、前記中間部導電性金属層の一部を構成する第２の導電性金属被膜を形成する第２の金属被膜形成工程と、前記第２の金属被膜形成工程の終了後、前記電極と対向する位置に前記電極と同等或いはそれより大きな開口面積を有した開口部を有したレジストを形成し、その後に該開口部に前記第２の導電性金属被膜及び前記突起電極との接合性が良好な材質よりなる単一または複数の層構造を有し、前記中間部導電性金属層の一部を構成する第３の導電性金属層を前記第２の導電性金属層を覆うよう形成する第３の導電性金属層形成工程と、前記第３の導電性金属層形成工程の終了後、前記第３の導電性金属層上に前記突起電極形成工程で形成される突起電極の材質と合金化し易くかつ耐酸化性を有する材質よりなる単一または複数の層構造を有し、前記最上部導電性金属層となる第４の導電性金属層を形成する第４の導電性金属層形成工程と、前記第４の導電性金属層形成工程の終了後、前記第１及び第２の導電性金属被膜を前記第４及び第３の導電性金属層をマスクとして除去することにより、第１及び第２の導電性金属層を形成する第１及び第２の導電性金属層形成工程とを有することを特徴とする半導体装置の製造方法。
（３）  第２項記載の半導体装置の製造方法において、前記最上部に位置する前記第４の導電性金属層の重量を、前記突起電極の重量に対し重量％にて２％未満としてなることを特徴とする半導体装置の製造方法。
（４）  第２項または第３項記載の半導体装置の製造方法において、前記第１の導電性金属層は、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれか一の金属からなる導電性金属被膜からか、または、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のいずれか一の金属を含む合金からなる導電性金属被膜により構成されていることを特徴とする半導体装置の製造方法。
（５）  第２項乃至第４項のいずれかの項に記載の半導体装置の製造方法において、前記第２の導電性金属層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属からなる導電性金属被膜からか、または、銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属を含む合金からなる導電性金属被膜により構成されていることを特徴とする半導体装置の製造方法。
（６）  第２項乃至第５項のいずれかの項に記載の半導体装置の製造方法において、前記第３の導電性金属層は、銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属からなる導電性金属被膜からか、または、銅（Ｃｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のいずれか一の金属を含む合金からなる導電性金属被膜により構成されていることを特徴とする半導体装置の製造方法。
（７）  第２項乃至第６項のいずれかの項に記載の半導体装置の製造方法において、前記第４の導電性金属層は、金（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、及びロジウム（Ｒｈ）のいずれか一の金属からなる導電性金属被膜からか、または、金（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、及びロジウム（Ｒｈ）のいずれか一の金属を含む合金からなる導電性金属被膜により構成されていることを特徴とする半導体装置の製造方法。
（８）  第２項乃至第６項のいずれかの項に記載の半導体装置の製造方法において、前記突起電極は、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）のいずれか一の金属からなる金属からなる導電性金属被膜からか、または、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）のいずれか一の金属を含む合金からなることを特徴とする半導体装置の製造方法。
（９）  半導体チップ上に形成された電極上に複数の導電性金属層を積層してなるバリアメタルを形成すると共に、該バリアメタルに外部接続端子となる突起電極が接合されてなる構成とされた半導体装置において、前記バリアメタルは、前記電極上に形成されており、前記電極との接合性の良好な材質よりなる単一または複数の導電性金属被膜により形成された最下部導電性金属層と、前記最下部導電性金属被層上に形成されており、前記最下部導電性金属被層との接合性の良好な材質よりなる単一または複数の導電性金属被膜により形成されると共に、少なくとも前記導電性金属被膜内の一層が前記突起電極の拡散を防止するバリア層とされた中間部導電性金属被層と、前記中間部導電性金属被層上に形成されており、前記突起電極の材質と合金化し易くかつ耐酸化性を有する材質よりなる単一または複数の最上部導電性金属層とにより構成されていることを特徴とする半導体装置。
【図面の簡単な説明】
【図１】バンプ及び電極パッドを有した半導体装置の一例を示す図である。
【図２】従来の電極パッドのバリアメタルを拡大して示す図である。
【図３】従来の半導体装置の製造方法で実施されていた試験工程を説明するための図である。
【図４】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、バリアメタルが形成される前の状態を示す図である。
【図５】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、第１及び第２の導電性金属被膜を形成した状態を示す図である。
【図６】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、レジストを配設した状態を示す図である。
【図７】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、第３及び第４の導電性金属層を形成した状態を示す図である。
【図８】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、レジストを取り除いた状態を示す図である。
【図９】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、バリアメタルが形成された状態を示す図である（その１）。
【図１０】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、バリアメタルが形成された状態を示す図である（その２）。
【図１１】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、試験工程を説明するための図である（その１）。
【図１２】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、試験工程を説明するための図である（その２）。
【図１３】本発明の第１実施例である半導体装置の製造方法を説明するための図であり、試験工程を説明するための図である（その３）。
【図１４】本発明の第１実施例である製造方法により製造され半導体装置の電極パッド近傍を拡大して示す図である。
【図１５】試験工程で用いられるプローブ材と第３の導電性金属層との組み合わせ例を示す図である。
【図１６】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、レジストを配設した状態を示す図である。
【図１７】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、第３及び第４の導電性金属層を形成した状態を示す図である。
【図１８】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、レジストを取り除いた状態を示す図である。
【図１９】本発明の第２実施例である半導体装置の製造方法を説明するための図であり、バリアメタルが形成された状態を示す図である。
【符号の説明】
１４  プローブ
１５  メッキ部
２０  半導体装置
２３  電極パッド
２６  ウェーハ
２６  電極
２７  半導体チップ
３０Ａ，３０Ｂ  バリアメタル
３１  第１の導電性金属層
３２  第２の導電性金属層
３３  第３の導電性金属層
３４  第４の導電性金属層
３５  バンプ
４１  第１の導電性金属膜
４２  第２の導電性金属膜
４４  レジスト
４５  レジスト開口
５０  バーンインボード
５２  バーンインチャンバ
【図１】
0003553413.tif 000002
【図２】
0003553413.tif 000003
【図３】
0003553413.tif 000004
【図４】
0003553413.tif 000005
【図５】
0003553413.tif 000006
【図６】
0003553413.tif 000007
【図７】
0003553413.tif 000008
【図８】
0003553413.tif 000009
【図９】
0003553413.tif 000010
【図１０】
0003553413.tif 000011
【図１１】
0003553413.tif 000012
【図１２】
0003553413.tif 000013
【図１３】
0003553413.tif 000014
【図１４】
0003553413.tif 000015
【図１５】
0003553413.tif 000016
【図１６】
0003553413.tif 000017
【図１７】
0003553413.tif 000018
【図１８】
0003553413.tif 000019
【図１９】
0003553413.tif 000020