(57)【特許請求の範囲】
【請求項１】
電流入力端子ＩＰ
およびＩＭ と電圧入力端子ＶＰ
およびＶＭ と出力端子ＩＯ
とを備える相互コンダクタンス増幅器と、
基準電流信号を供給する基準電流信号源と、
第１の入力電流信号を供給する第１の入力電流信号源と、
前記第１の入力電流信号源の鏡像を成し第２の入力電流信号を供給する第２の入力電流信号源と、
前記基準電流信号源と前記電流入力端子ＩＰ との間に挿入された第１のスイッチと、
前記第１の入力電流信号源と前記電流入力端子ＩＭ
との間に挿入された第２のスイッチと、
前記第１および第２のスイッチに接続され、第１および第２の論理レベルを表すクロックパルス信号を発生するクロックパルス信号発生器であって、そのクロックパルス信号の前記第１の論理レベルの期間に前記第１および第２のスイッチを閉じ、それに応答して前記増幅器の前記出力端子ＩＯ  に電流差信号を生じるようにするクロックパルス信号発生器と、
前記増幅器の前記出力端子ＩＯ  と前記第２の入力電流信号源との間に接続されるとともに、前記クロックパルス信号の前記第２の論理レベルの期間に閉じるように前記クロック信号発生器に接続され、前記電流差信号が前記第２の入力電流信号と加算されて前記第１の入力電流信号が前記基準電流信号にクランプされるようにする第３のスイッチと
を含む電流クランプ回路。
【請求項２】
前記増幅器の出力端子ＩＯ  と前記第３のスイッチとの間に加算ノードをさらに含む請求項１記載の電流クランプ回路。
【請求項３】
前記第３のスイッチと前記第２の入力電流信号源との間に加算ノードをさらに含む請求項１記載の電流クランプ回路。
【請求項４】
前記第１および第２のスイッチが前記基準電流信号源と前記第１の入力電流信号源とを前記クロックパルス信号の前記第２の論理レベルの期間中に減結合する請求項１記載の電流クランプ回路。
【請求項５】
前記増幅器の出力端子ＩＯ  と前記増幅器の電圧入力端子ＶＭ との間に配置され前記クロックパルス信号の前記第１の論理レベルの期間に両者間に帰還路を形成する第４のスイッチをさらに含む請求項１記載の電流クランプ回路。
【請求項６】
前記増幅器の電圧入力端子ＶＭ
に接続されその入力端子ＶＭ に帰還されてきた前記電流差信号を蓄積する蓄積蓄電器をさらに含む請求項５記載の電流クランプ回路。
【請求項７】
前記増幅器の電圧入力端子ＶＰ
に接続された電圧バイアス源をさらに含む請求項６記載の電流クランプ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は概括的には信号を所定の基準レベルにクランプするクランプ回路に関し、とくに信号を所定の電流レベルにクランプするクランプ回路に関する。
【０００２】
【従来の技術】
テレビジョンの分野では、テレビジョン信号のピーク値変動、すなわち同期信号尖頭値を、「同期信号尖頭値クランプレベル」と呼ばれる基準電圧値にクランプすることが往々にして必要となる。テレビジョン信号の変動を既知の電圧値の範囲内に収めることによって、無線周波数搬送波の過変調または不足変調を防止するのである。
通常のクランプ回路はゴトウ名義の米国特許第４，９１４，３２４号明細書に記載され、本願図１Ａにクランプ回路１０として示してある。クランプ回路１０はループを成して互いに接続した差動増幅器１５および２０を備える。ＦＥＴスイッチ２５によりこれら増幅器１５および２０を結ぶ経路を完結する。ＦＥＴスイッチ２５の一方の側と接地点との間に保持蓄電器３０を挿入する。入力電圧信号ＶＳＩＧＮＡＬを増幅器１５の非反転入力に供給し、出力信号ＶＯＵＴ  を増幅器の出力からとり出す。電圧基準信号ＶＲＥＦ  を増幅器２０の反転入力に供給する。クランプ回路１０は入力電圧ＶＳＩＧＮＡＬを電圧基準信号の電圧ＶＲＥＦ  にクランプし、クランプ出力電圧ＶＯＵＴ  を生じるように作用する。
【０００３】
クランプ回路１０の動作を、図１Ｂに示した出力電圧ＶＯＵＴ  対時間ＴＩＭＥのグラフを参照して次に略述する。ＦＥＴスイッチ２５が時点Ｔ１でオンになると、出力電圧ＶＯＵＴ  と基準電圧ＶＲＥＦ  との差の電圧が差動増幅器１５の反転入力に帰還される。この差電圧が差動増幅器１５の反転入力に印加されて出力電圧レベルＶＯＵＴ  を補正する。このようにして、出力電圧ＶＯＵＴ  は、この例では基準電圧ＶＲＥＦ  に等しくしてある一つの特定の電圧にクランプされる。差動増幅器２０の出力は保持または平滑化蓄電器３０にクランプ状態保持用に保持される。
【０００４】
図２はビデオ信号５０を基準電圧ＶＲＥＦ  へのクランプ前と同電圧へのクランプ後の両方について示す。より詳細に述べると、ビデオ信号５０は未クランプのビデオライン５５と電圧ＶＲＥＦ  にクランプしたビデオライン６０とを含む。図２に見られるとおり、ビデオライン５５の同期信号尖頭値６５は基準値よりも低く、ビデオライン５５が未クランプであることを示している。これに対して、ビデオライン６０の同期信号尖頭値７０は基準電圧ＶＲＥＦ  に等しい値をとり、ビデオライン６０がクランプされていることを示す。同期信号尖頭値の基準電圧へのクランプはビデオカムコーダなどの民生用テレビジョン製品とよく用いられるが、商業用のテレビジョン製品ではビデオ信号のバックポーチ領域を電圧基準信号にクランプすることが多い。
【０００５】
慣用のクランプ回路では大てい信号を電圧として扱い、動作用に蓄電器とダイオードとを用いる。そのような慣用のクランプ回路構成をクランプ回路１００として図３に示す。クランプ回路１００はＡＣ結合信号、すなわち蓄電器結合信号の直流分再生を行う。クランプ回路１００は入力信号をダイオードＤに結合する入力蓄電器Ｃを含む。実用的なクランプ回路の多くはスーパーダイオード構成を形成するために増幅器を用いる。クランプ回路はクランプ動作にゲートをかけるためにダイオードと接地点との間にスイッチを備えることが多い。
電圧信号に応答するクランプ回路は周知であるが、ある種の用途では、電圧応答でなく電流応答のクランプ回路の方が望ましい場合もある。
【０００６】
【発明が解決しようする課題】
したがって、この発明の一つの目的は電流で動作するクランプ回路を提供することである。
この発明のもう一つの目的は所定の基準電流レベルにクランプできるクランプ回路を提供することである。
この発明のさらにもう一つの目的は、比較的低い動作電圧で動作できるクランプ回路を提供することである。
【０００７】
【課題を解決するための手段】
この発明の一つの実施例によると、入力電流信号の供給を受ける電流信号入力を含む電流クランプ回路が得られる。この電流クランプ回路は基準電流信号の供給を受ける基準電流入力も備えている。また、この電流クランプ回路は電流信号入力および基準電流入力に結合され入力電流信号と基準電流信号との電流差を測定する電流発生回路をさらに含む。この電流差発生回路は入力電流信号と基準電流信号との電流差を生ずる出力を備える。また、この電流クランプ回路は電流差発生回路の出力に結合され、入力電流信号を基準電流信号にクランプするように前記電流差を前記入力電流信号に加算する加算ノードを含む。
【０００８】
【実施例】
この発明の一つの実施例であるクランプ回路２００を図４に示す。クランプ回路２００は周知の電圧モードクランプ回路と対照的な電流モードクランプ回路である。
未クランプ電流入力信号ＩＳＩＧ  をクランプ回路２００に供給する。この電流信号ＩＳＩＧ  をＩＲＥＦ  信号として供給される基準電流レベルにクランプすることが要求される。簡略化のために、基準電流ＩＲＥＦ  は電流源１０５で、未クランプ電流信号ＩＳＩＧ  は電流源１１０でそれぞれ示してある。電流源１０５の一つの端子および電流源１１０の一つの端子は接地電位点または負電圧点にそれぞれ接続してある。電流源１０５のもう一つの端子は電流差発生回路１１５の非反転入力にスイッチ１２０経由で接続してある。二つの入力電圧信号の差を出力する相互コンダクタンス増幅器をここに記載するように接続すれば電流差発生回路１１５として用いることができる。電流源１１０のもう一つの端子は電流差発生回路１１５の反転入力にスイッチ１２５経由で接続してある。
【０００９】
スイッチ１２０および１２５はクランプパルスクロック信号ＣＬＰＰに従って開閉する。クランプパルスクロック信号ＣＬＰＰは図５Ａに示してある。この実施例においては、ＣＬＰＰがロウのときスイッチ１２０および１２５は開いている（オフ状態にある）。ＣＬＰＰがハイの場合は、スイッチ１２０および１２５は閉じている（オンの状態にある）。すなわち、スイッチ１２０のオフ・オン動作はＣＬＰＰに従ってスイッチ１２０のオン・オフ動作と連携して行われる。
電流差発生回路１１５の出力と電流源１１０・スイッチ１２５間のノード１３０との間には、帰還回路が形成される。この帰還回路にはスイッチ１３５を挿入する。ＣＬＰＰの補数すなわち反転出力反転ＣＬＰＰをスイッチ１３５に加えてこのスイッチを制御する。このようにして、スイッチ１２０および１２５が閉じてＩＲＥＦ  信号およびＩＳＩＧ  信号のサンプリングをそれぞれ可能にしているときはスイッチ１３５は開いて帰還ループを開いた状態にする。逆に、スイッチ１２０および１２５が開いて上記サンプリングがＣＬＰＰパルス間で瞬間的に停まったときはスイッチ１３５が閉じて帰還路を形成する。クロックパルス発生器１３７はクランプクロック信号ＣＬＰＰおよび反転ＣＬＰＰを発生する。
【００１０】
電流信号ＩＳＩＧ  を基準電流レベルＩＲＥＦ  にクランプするために、これら二つの電流レベルの差を、図５Ａに示すとおり、第１の期間Ｔ１内に電流差発生回路１１５でサンプルする。その結果生ずる電流差を保持時間Ｔ２にわたり、すなわち図５Ａおよび図５Ｂに示すとおり次のＣＬＰＰまで回路１１５により出力する。反転ＣＬＰＰによって定まるこの保持時間Ｔ２の間に上記電流差は電流信号ＩＳＩＧ  と加算され、ＩＳＩＧ  電流信号レベルを基準電流レベルＩＲＥＦ  にクランプするようにその信号レベルＩＳＩＧ  を変化させる。この結果クランプされた信号ＩＣＬＡＭＰ  が、入力電流信号ＩＳＩＧ  と電流差発生回路１１５の出力からの電流差との加算点であるノード１３０に生ずる。この差電流信号が入力電流信号ＩＳＩＧ  に加算されるかその信号ＩＳＩＧ  から減算されて、ノード１３０にクランプ出力信号ＩＣＬＡＭＰ  を生ずる。
【００１１】
図６はこの発明のクランプ回路のより詳細な実動化例のクランプ回路３００を示す。この図６のクランプ回路３００において図４のクランプ回路２００と共通の構成要素には共通の参照数字を付けて示してある。クランプ回路３００においては、信号ＩＲＥＦ  およびＩＳＩＧ  を電流入力端子ＩＰ  およびＩＭ  に受けてそれら電流の差を決定する電流差発生回路として相互コンダクタンス増幅器３０５を用いている。この相互コンダクタンス増幅器３０５の一例を図７Ａに概略的に示す。これ以外の相互コンダクタンス増幅器も増幅器３０５として用いることができる。増幅器３０５は図７Ａに示すように互いに接続したＰチンネルＦＥＴ３１１，３１２，３１３および３１４とＮチャンネルＦＥＴ３１５，３１６，３１７および３１８を備える。ＦＥＴ３１１，３１２，３１３および３１４のソースは正電圧源に接続する。ＦＥＴ３１１および３１２のゲートは共通に接続し、ＦＥＴ３１３および３１４のゲートは共通に接続する。ＦＥＴ３１２および３１３のドレーンはＦＥＴ３１２および３１３のゲートにそれぞれ接続し、さらにＦＥＴ３１５および３１６のドレーンにそれぞれ接続する。ＦＥＴ３１２のドレーンとＦＥＴ３１５のドレーンとの接続点は電流入力ＩＭ  を構成する。ＦＥＴ３１３のドレーンとＦＥＴ３１６のドレーンとの接続点は電流入力ＩＰ  を構成する。ＦＥＴ３１６のゲートは増幅器３０５の電圧入力ＶＰ  である。ＩＢＩＡＳと表示した電流の電流源３２０はＦＥＴ３１５および３１６のソースの接続点と負電圧源との間に挿入する。電流ＩＢＩＡＳの通常の値は５０μＡであるがこの値は２０μＡから２００μＡの範囲で変動し得る。
【００１２】
ＦＥＴ３１７および３１８のソースは負電圧源に接続し、それらＦＥＴのゲートは共通に接続する。ＦＥＴ３１７および３１８のドレーンはＦＥＴ３１１および３１４にそれぞれ接続する。ＦＥＴ３１７のドレーンおよびゲートは図示のとおり互いに接続する。ＦＥＴ３１８のドレーンおよびゲートも同様に共通接続する。相互コンダクタンス増幅器３０５のより簡便な表示を図７Ｂに示す。
図６を再び参照すると、基準電流信号ＩＲＥＦ  と電流信号ＩＳＩＧ  が相互コンダクタンス増幅器３０５の入力ＩＰ  およびＩＭ  にスイッチ１２０および１２５経由でそれぞれ供給される。増幅器３０５の出力ＩＯ  はスイッチ３２５経由でＶＭ  入力に帰還される。クランプパルスクロック信号ＣＬＰＰはスイッチ１２０、１２５および３２５に供給され、ＣＬＰＰがロウのときこれらスイッチは開きハイのとき閉じるようになっている。増幅器３０５のＶＭ  入力は保持蓄電器３３０経由で負電圧源に接続してある。増幅器３０５のＶＰ  入力は正電圧源ＶＢＩＡＳに接続してある。電圧ＶＢＩＡＳは相互コンダクタンス増幅器３０５の反転入力に現われるＶＭ  の公称値を設定する。出力電流の変化ΔＩＯ  は式ΔＶＭ  ＝ΔＩＯ  ／ｇｍ  に従ってＶＢＩＡＳの正常値からＶＭ  を変化させる。ここで、ｇｍ  は増幅器３０５の相互コンダクタンスである。ＶＭ  の公称値は正電圧源を負電圧源の電圧のおよそ中間の値、すなわち例えば３ボルト系では１．５ボルトである。
【００１３】
相互コンダクタンス増幅器３０５の出力電流ＩＯ  は電流源３３５  の電流ＩＳＩＧ  ′とノード３４５で加算される。すなわち、増幅器３０５の出力はスイッチ３４０によって電流源３３５に接続されている。ＩＳＩＧ  ′の電流源３３５はＩＳＩＧ  の電流源１１０を追跡する電流源である。電流源３３５および１１０を形成するのにたとえば電流鏡像回路を用いて、ＩＳＩＧ  ′をＩＳＩＧ  と等しくしＩＳＩＧ  の変化がＩＳＩＧ  ′の変化に鏡像として反映されるようにすることができる。図５Ｂに示した反転ＣＬＰＰ信号はスイッチ３４０に加えられてこのスイッチ３４０のスイッチ動作を制御する。反転ＣＬＰＰ信号がロウのときはスイッチ３４０は開いており、ＩＲＥＦ  およびＩＳＩＧ  電流信号は相互コンダクタンス増幅器３０５によってサンプルされる。しかし、反転ＣＬＰＰがハイの場合はスイッチ３４０は閉じ、増幅器３０５の出力は電流源３３５に供給される。すなわち、反転ＣＬＰＰがハイのときはＩＰ  とＩＭ  との差を表わす出力電流ＩＯ  がノード３４５で電流ＩＳＩＧ  ′と加算される。このようにして、ノード３４５における電流信号がＩＲＥＦ  信号にクランプされる。
【００１４】
クランプ回路３００の動作をここでもう少し詳しく述べる。相互コンダクタンス増幅器３０５は図５ＡのＣＬＰＰ信号のハイの期間中にＩＲＥＦ  信号とＩＳＩＧ  信号との差を生じる。これらＩＳＩＧ  信号およびＩＲＥＦ  信号は期間Ｔ１中に実効的にサンプルされ、これら信号の差電流信号ＩＯ  が増幅器３０５で決定される。保持蓄電器３３０がＣＬＰＰパルス間の期間Ｔ２にわたり上記差電流信号の再生を援助する。すなわち、蓄積デバイスとして作用する蓄電器３３０に上記差電流が実効的に蓄積されるのである。電流はｇｍ  ＊  Ｖとして蓄積される。すなわち、蓄電器３３０は電流差を出力する増幅器３０５の相互コンダクタンスの関数である電圧を蓄積する。
【００１５】
図５Ｂの反転ＣＬＰＰ波形は保持期間Ｔ２、すなわ値ΔＶＭ  がＶＭ  入力に印加される期間Ｔ２を設定する。蓄電器３３０の静電容量は保持期間Ｔ２中にＶＭ  入力に帰還される値ΔＶＭ  が漏洩電流による大幅な劣化を受けることがないように十分大きい値を選ぶ。例えば、この発明の一つの実施例では、この静電容量値ＣＨＯＬＤは約１５ｐＦあれば十分である。ＣＬＰＰパルスの幅Ｔ１の通常の値は２μ秒で、これはビデオ同期信号尖頭値周期の半分に対応する。反転ＣＬＰＰパルスの幅Ｔ２の通常の値は６４μ秒であり、これは水平走査１周期に対応する。上述の数値は特定の応用のための数値であって例示のためのものであることに留意されたい。これら数値を限定的なものと解釈してはならない。このクランプ回路における実際の諸数値は特定の応用に基づいて定まる。スイッチ３４０の閉じた保持期間Ｔ２には増幅器３０５の出力における差電流がノード３４５で電流ＩＳＩＧ  ′と加算される。このようにして、入力電流信号ＩＳＩＧ  の直流電流レベルがクランプ作用の実現のために補正される。
【００１６】
増幅器３０５はバイアス電圧ＶＢＩＡＳを非反転入力端子に受けた接続を備えていることに注意されたい。帰還回路は増幅器３０５の出力と反転入力端子との間に形成される。増幅器３０５の反転入力端子の電圧はこの端子を通じて増幅器３０５からの電流の流入または流出が生じないような値に保持される。
スイッチ１２０および１２５が開くことによって入力電流ＩＰ  およびＩＭ  が除かれると、保持回路３３０にはＶＰ  −ＶＭ  が蓄積されるので、増幅器３０５の出力電流（ＩＯ  ）はＩＭ  マイナスＩＰ  （ＩＯ  ＝ＩＭ  −ＩＰ  ）となる。この出力電流ＩＯ  は差電流、すなわちスイッチ３４０が開いている保持期間Ｔ２内にノード３４５で信号電流ＩＳＩＧ  ′と加算される差電流である。
【００１７】
この発明のもう一つの実施例はクランプ回路におけるベース電流誤差を最小にするためのＭＯＳＦＥＴまたはバイポーラスーパー鏡像回路を用いる。スーパー鏡像回路は例えば電流源ＩＳＩＧ  内に用いる。さらに、相互コンダクタンス回路３０５には出力インピーダンスを増加させ、それによって電流精度を上げるための縦続接続デバイスを用いることができる。
図８に示したもう一つの実施例のクランプ回路３５０では、相互コンダクタンス増幅器３０５の電圧入力に特性同一の蓄電器３３０，３３５およびスイッチ３２５，３６０を用い、ＣＬＰＰパルスにおける電荷注入と遅延を最小にしている。スイッチ３８０，３８５は増幅器３０５からの電流を、電流鏡像回路を電流源１１０および３３５として用いた際の電流鏡像回路を開くのに振り向けるのでなく電源回路に振り向ける。スイッチ３２５，３６０は同時に開閉する。これらスイッチが開いているときは、増幅器３０５の反転入力端子における電荷注入が同増幅器の非反転入力端子において一致し、増幅器が阻止し得る共通モード信号となる。
【００１８】
この発明のもう一つの実施例であるクランプ回路４００を図９に示す。クランプ回路４００は基準電流レベルＩＲＥＦ  にクランプすべき入力電流信号ＩＳＩＧ  を表わす入力電流源１１０を含む。また、クランプ回路４００は所望の基準電流レベルＩＲＥＦ  で出力電流を生ずる基準電流源１０５を含む。相互コンダクタンス増幅器などの電流差発生回路４２０は図９に示すとおりクランプ回路４００内に配置する。
電流差発生回路４２０は図９に示すとおり互いに接続したＰチャンネルＭＯＳＦＥＴ４２１，４２２，４２３および４２４とＮチャンネルＦＥＴ４３１，４３２，４３３および４３４とを備える。ＰチャンネルＭＯＳＦＥＴ４２１，４２２，４２３および４２４のソースは正電圧源に接続する。ＮチャンネルＦＥＴ４３３および４３４のソースは負電圧源に接続する。ＮチャンネルＦＥＴ４３１および４３２のソースは電流源４４２経由で負電圧源に接続する。ＦＥＴ４２１および４３１のドレーンは共通接続してスイッチ４４０経由で電流源１１０に接続し、ＣＬＰＰ信号による制御の下にＩＳＩＧ  が電流差発生回路４２０に供給されるようにする。ＦＥＴ４２２のゲートおよびドレーンはＦＥＴ４２３のゲートに共通接続する。電流源１０５はスイッチ４２５経由でＦＥＴ４２２のドレーンとＦＥＴ４３２のドレーンとの接続点に接続し、基準電流ＩＲＥＦ  の供給をＣＬＰＰ信号による制御の下に受けるようにする。
【００１９】
ＦＥＴ４２１のゲートおよびドレーンはＦＥＴ４２４のゲートに共通に接続する。ＦＥＴ４２０のゲートおよびドレーンはＦＥＴ４２３のゲートに共通に接続する。ＦＥＴ４３２のゲートはスイッチ４４５経由でＦＥＴ４２４のドレーンおよびＦＥＴ４３４のドレーンの接続点に接続する。保持蓄電器４５０をＦＥＴ４３２のゲートと負電圧源との間に挿入する。増幅器４２０の出力信号はＦＥＴ４２４および４３４のドレーンの接続点に形成した出力４２０Ａに現われる。電流ＩＲＥＦ  とＩＳＩＧ  との差は電流差信号として出力４２０Ａに現われる。この電流差信号を出力４２０Ａ・加算ノード４５５間のスイッチ４６０経由で加算ノード４５５に供給する。電流源４６５の電流信号ＩＳＩＧ  ′も加算ノード４５５に加えられ、上記電流差信号と電流信号ＩＳＩＧ  ′との加算からクランプ信号を発生する。
【００２０】
反転ＣＬＰＰ信号をスイッチ４６０に供給し、このスイッチ４６０がＣＬＰＰのＴ１期間中には開きＴ２期間中には閉じるようにする。このようにして、ＩＲＥＦ  信号およびＩＳＩＧ  信号はＣＬＰＰのハイの期間（Ｔ１）中に実効的にサンプルされて電流差信号を決定し、その電流差信号が保持期間Ｔ２中に原信号ＩＳＩＧ  の鏡像信号ＩＳＩＧ  ′と加算される。保持蓄電器４５０は反転ＣＬＰＰがハイのＴ２期間中に比較的一定の差電流信号を保持する。出力電流信号ＩＣＬＡＭＰ  はこのようにして電流レベルＩＲＥＦ  にクランプされた形で加算ノード４５５に得られる。
【００２１】
すなわち、電流差ＩＲＥＦ  −ＩＳＩＧ  が図５ＡのＣＬＰＰパルスのハイの期間に実効的にサンプルされる。図９において、出力４２０Ａからの帰還ループが形成されているのがわかる。出力４２０Ａからの帰還ループは閉じているので、増幅器４２０の利得は出力４２０Ａ（ＶＡ  ）における電圧をＶＲＥＦ  にほぼ等しい値に引き込む（すなわちＶＡ  ≒ＶＲＥＦ  ）。この状態はＦＥＴ４２１経由のバイアス電流ＩＢＩＡＳの変化ΔＩＢＩＡＳが電流ＩＲＥＦ  とＩＳＩＧ  との差に等しいとき（すなわちΔＩＢＩＡＳ＝ＩＲＥＦ  −ＩＳＩＧ  のとき）生ずる。ＦＥＴ４３２の所要バイアスレベルは反転ＣＬＰＰパルスの保持期間Ｔ２のあいだ保持蓄電器４５０に保持される。この所要バイアスレベルは、式ΔＩＢＩＡＳ＝ｇｍ  ＊  バイアスレベルで定まるΔＩＢＩＡＳに電流を設定するのに必要なＶＲＥＦ  との差である。ここでｇｍ  は増幅器４２０の相互コンダクタンスである。クランプ回路４００ではＩＢＩＡＳの通常の値は５０μＡである。また、蓄電器４５０の通常の値は１５ｐＦであり、ＩＳＩＧ  およびＩＲＥＦ  の通常の値はともに５０μＡである。
【００２２】
保持期間Ｔ２のあいだには、入力電流ＩＳＩＧ  およびＩＲＥＦ  は増幅器４２０には供給されない。したがって、出力４２０ＡにはＩＲＥＦ  マイナスＩＳＩＧ  に等しい正味の電流差が生ずる。この電流差を加算ノード４５５において電流ＩＳＩＧ  ′と加算し、電流レベルＩＲＥＦ  にクランプした出力を生ずる。
電流クランプ回路装置を上に述べてきたが、電流クランプの方法も併せて説明した。端的にいうと、入力電流信号を基準電流値にクランプする方法、すなわち第１および第２の論理レベルを表わすクロック信号を発生する過程を含むクランプ方法を述べた。この方法は、入力電流信号と基準電流信号とをクロックパルスの上記第１の論理レベルの期間中に電流差発生回路に供給する過程を含む。この方法はさらに、上記電流差発生回路によって、上記クロックパルスの上記第１の論理レベルの期間中に入力電流信号と基準電流信号との電流差を決定する過程を含む。また、この方法は上記決定過程から得られる電流差を蓄積して電流差蓄積値を供給する過程を含む。さらに、この方法は電流差蓄積値をクロックパルスの上記第２の論理レベルの期間中に入力電流信号と加算してその入力電流信号を基準電流値にクランプする過程を含む。
電圧信号でなく電流信号で動作する電流クランプ回路を上に述べてきた。この電流クランプ回路は正負両電圧源間の電位差が例えば３ボルトであるような比較的低い動作電圧で入力電流信号を所定の基準電流レベルにクランプする。
【００２３】
【発明の効果】
上述のとおり、この発明によると、入力電流を所定の基準電流レベルにクランプする低電源電圧動作の電流クランプ回路が得られる。
この発明のいくつかの好ましい特徴項を例示として上に示したが、多数の変形や改変が可能である。したがって、特許請求の範囲の請求項の各々はこの発明の範囲内に入るそれら変形および改変をすべて包含するものである。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）は慣用のクランプ回路のブロック図およびそのクランプ回路のクランプ作用を示す電圧の対時間変化グラフ。
【図２】未クランプラインとクランプずみのラインとを含むビデオ信号を示す電圧の対時間変化を示すグラフ。
【図３】もう一つの慣用のクランプ回路のブロック図。
【図４】この発明の実施例のクランプ回路の簡略化したブロック図。
【図５】（Ａ）は図４のクランプ回路を駆動するクランプパルスクロック信号（ＣＬＰＰ）の電圧の対時間変化を示す図。
（Ｂ）は図４のクランプ回路を駆動するクランプパルスクロック信号の補数（反転ＣＬＰＰ）の電圧の対時間変化を示す図。
【図６】この発明のクランプ回路のより詳細な実動化の例の回路図。
【図７】（Ａ）は図６のクランプ回路で用い得る相互コンダクタンス増幅器の概略図。
（Ｂ）は図７Ａの相互コンダクタンス増幅器の簡略表示。
【図８】図６のクランプ回路に同一特性蓄電器およびスイッチを加えて変形したクランプ回路の概略図。
【図９】この発明のもう一つの実施例のクランプ回路の概略図。
【符号の説明】
１０，１００    クランプ回路
１５，２０    差動増幅器
２５    ＦＥＴスイッチ
３０，Ｃ    保持蓄電器
５０    ビデオ信号
５５，６０    ビデオライン
６５，７０    水平同期信号尖頭値
Ｄ    ダイオード
２００，３００，３５０，４００    クランプ回路
１０５    基準電流（ＩＲＥＦ  ）源
１１０    未クランプ入力電流（ＩＳＩＧ  ）源
１２０，１２５，１３５    スイッチ
１１５    電流差発生回路
１３０    加算ノード
１３７    クロックパルス発生器
ＣＬＰＰ    クランプクロック信号
３０５    相互コンダクタンス増幅器
３１１−３１４    ＰチャンネルＦＥＴ
３１５−３１８    ＮチャンネルＦＥＴ
３２０，４４２    バイアス電流（ＩＢＩＡＳ）源
３２５，３４０，３６０    スイッチ
３３０，３５５，４５０    保持蓄電器
３３５，４６５    電流信号（ＩＳＩＧ  ′）源
４２０    電流差発生回路
４２１−４２４    ＰチャンネルＭＯＳＦＥＴ
４３１−４３４    ＮチャンネルＦＥＴ
４２５，４４０，４４５，４６０    スイッチ
４２０Ａ    出力
４５５    加算ノード
【図１Ａ】
0003547524.tif 000002
【図１Ｂ】
0003547524.tif 000003
【図２】
0003547524.tif 000004
【図３】
0003547524.tif 000005
【図４】
0003547524.tif 000006
【図５Ａ】
0003547524.tif 000007
【図５Ｂ】
0003547524.tif 000008
【図６】
0003547524.tif 000009
【図７Ａ】
0003547524.tif 000010
【図７Ｂ】
0003547524.tif 000011
【図８】
0003547524.tif 000012
【図９】
0003547524.tif 000013