(57)【特許請求の範囲】
【請求項１】
光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段からなる増幅型光電変換素子を備え、この増幅型光電変換素子が垂直信号線に接続され、この垂直信号線が、第１クランプ手段および第１サンプルホールド手段を介して、インピーダンス変換手段に接続され、さらに、該インピーダンス変換手段が、スイッチ手段を介して共通信号線に接続され、前記増幅型光電変換素子の信号電圧が前記垂直信号線、前記第１クランプ手段、前記第１サンプルホールド手段、前記インピーダンス変換手段及び前記スイッチ手段を介して前記共通信号線に伝送される増幅型固体撮像装置において、
前記インピーダンス変換手段の入力を基準電圧にリセットするリセット手段を更に備え、
前記リセット手段は、前記スイッチ手段がオンされて、前記インピーダンス変換手段の出力が前記共通信号線に伝送されている間に、前記インピーダンス変換手段の入力を基準電圧にリセットし、これによって前記信号電圧並びに前記基準電圧を１組として前記共通信号線に伝送する、増幅型固体撮像装置。
【請求項２】
前記基準電圧は、前記第１クランプ手段によるクランプ電圧である請求項１に記載の増幅型固体撮像装置。
【請求項３】
前記光電変換手段の信号電荷に対応する信号電圧を前記増幅型光電変換素子から読み出す読み出し期間と、前記光電変換手段の信号電荷を排出する排出期間が存在し、
前記第１クランプ手段は、前記読み出し期間に、前記増幅型光電変換素子からの信号電圧をクランプし、前記排出期間後に、前記読み出し期間における前記増幅型光電変換素子からの信号電圧と、この排出期間後における前記増幅型光電変換素子からの信号電圧の差を形成し、
前記第１サンプルホールド手段は、前記第１クランプ手段によって形成された前記差をサンプリングして保持し、この差を信号電圧として前記インピーダンス変換手段に出力する請求項１に記載の増幅型固体撮像装置。
【請求項４】
前記共通信号線に接続された第２クランプ手段及び第２サンプルホールド手段を更に備え、
前記第２クランプ手段は、前記共通信号線からの１組の信号電圧並びに基準電圧のうちの前者の信号電圧が出力されている期間に該信号電圧をクランプし、その後に入力される基準電圧とによって、該１組の信号電圧と基準電圧の差を形成し、
前記第２サンプルホールド手段は、該第２クランプ手段によって形成された前記差をサンプリングして保持し、この差を出力する、請求項１乃至３のいずれかに記載の増幅型固体撮像装置。
【請求項５】
前記共通信号線に接続された第３及び第４サンプルホールド手段と、これらの第３及び第４サンプルホールド手段の出力の差を求める演算手段とを備え、
前記第３サンプルホールド手段は、前記共通信号線からの１組の信号電圧並びに基準電圧のうちの前者をサンプリングして保持し、
前記第４サンプルホールド手段は、信号電圧並びに基準電圧のうちの後者をサンプリングして保持し、
前記演算手段は、第３及び第４サンプルホールド手段によって保持されている信号電圧と基準電圧の差を求めて、この差を出力する、請求項１乃至３のいずれかに記載の増幅型固体撮像装置。
【請求項６】
前記増幅型光電変換素子が複数であって、複数の増幅型光電変換素子が行列状態に配列されており、
前記信号電圧並びに前記基準電圧を１組として前記共通信号線に伝送する動作が水平方向の１行における各増幅型光電変換素子について行われ、
水平方向の１行における各増幅型光電変換素子について行われた動作が各行毎に繰り返される請求項１乃至５のいずれかに記載の増幅型固体撮像装置。
【請求項７】
前記増幅型光電変換素子が複数であって、複数の増幅型光電変換素子が行列状態に配列されており、
前記第１クランプ手段は、前記信号電圧並びに前記基準電圧を１組として前記共通信号線に伝送する動作が水平方向の１行における各増幅型光電変換素子について行われると、クランプ動作を行うことなく、前回のクランプ状態を保持したまま、前記読み出し期間における増幅型光電変換素子からの信号電圧と、前記排出期間後における増幅型光電変換素子からの信号電圧の差を形成し、
前記第１サンプルホールド手段は、この差をサンプリングして保持し、前記インピーダンス変換手段並びに前記スイッチ手段を介してこの差を信号電圧として前記共通信号線に伝送し、
前記リセット手段は、前記インピーダンス変換手段の出力が前記共通信号線に伝送されている間に、前記インピーダンス変換手段の入力を基準電圧にリセットし、
これによって、再度、信号電圧並びに基準電圧を１組として共通信号線に伝送する動作が行われ、
この、再度、信号電圧並びに基準電圧を１組として共通信号線に伝送する動作が予め定められた回数だけ繰り返され、
この一連の動作が水平方向の１行における各増幅型光電変換素子について行われ、
水平方向の１行における各増幅型光電変換素子について行われた動作が各行毎に繰り返される請求項３に記載の増幅型固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、固定パターンノイズを効果的に抑制する増幅型固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置としては、各画素に発生したそれぞれの信号電荷をそのまま読み出さず、これらの信号電荷を各画素において電圧もしくは電流に変換して増幅した後、各信号電圧もしくは各信号電流を該各画素から走査回路を介して読み出すと言うものが提案されており、このものを増幅型固体撮像装置と称している。
【０００３】
この増幅型固体撮像装置の各画素は、入射光に応じた信号電荷を発生する光電変換部と、この光電変換部の信号電荷を信号電圧に変換して増幅する増幅部を備えており、光電変換部と増幅部を平面的に配置した横型と、これらを立体的に配置した縦型に分類される。
【０００４】
横型の画素の例としては、図６に示す様なＡＰＳ型のものが知られている（Ｓ．Ｋ．Ｍｅｎｄｉｓ  ，ｅｔ  ａｌ  ．，”Ａ  １２８＊１２８  ＣＭＯＳ  Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ｆｏｒ  Ｈｉｇｈｌｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｉｍａｇｉｎｇ  ｓｙｓｔｅｍｓ”，ＩＥＤＭ  ’９３−５８３〜５８６，Ｄｅｃ．１９９３．を参照）。
【０００５】
この画素では、光電変換部１０１で発生した信号電荷をトランジスタ１０２を介してトランジスタ１０３のゲートに移動させており、この信号電荷をトランジスタ１０３に入力する。トランジスタ１０３は、インピーダンス変換のために設けられ、信号の電流増幅を行う。このトランジスタ１０３の出力は、信号電圧Ｖｓｉｇとして、画素選択用のトランジスタ１０４を介して読み出される。読み出し後の排出期間には、リセット用のトランジスタ１０５をオンにして、トランジスタ１０３のゲートに蓄積している信号電荷をドレインＶＤへ排出する。
【０００６】
また、縦型の画素の例としては、図７に示す様なＣＭＤ型のものが知られている（中村他、「ゲート蓄積型ＭＯＳフォトトランジスタ  イメージセンサ」、テレビジョン学会誌  Ｖｏｌ．４１，Ｎｏ．１１，ｐｐ．１０４７〜１０５３，  １９８７．を参照）。
【０００７】
この画素では、トランジスタ１１１のゲートに初期電圧を印加しておき、このゲートに、光電変換によって発生した信号電荷を蓄積する。読み出し期間には、トランジスタ１１１のゲートにパルス電圧φＸを加えて、トランジスタ１１１の信号電圧Ｖｓｉｇを読み出し、排出期間には、電圧φＸよりも高いパルス電圧φＲをトランジスタ１１１のゲートに加えて、このゲートの信号電荷を基板（図示せず）へ排出する。したがって、このトランジスタ１１１においては、光電変換、信号電荷の増幅及び画素の選択を共に行うことになる。
【０００８】
しかしながら、この画素の場合は、３値の電圧をトランジスタ１１１のゲートに選択的に加えねばならず、そのうちの少なくとも１つが高電圧となる。
【０００９】
このため、低電圧の駆動を可能にしたものが、この発明の出願人によって、別の発明（特開平８−７８６５３号）として既に提案されている。ここでは、図８に示す様に、トランジスタ１２１のゲートに信号電荷を蓄積し、このゲートにパルス電圧φＸを印加して、信号電圧Ｖｓｉｇを読み出し、排出期間には、トランジスタ１２２にパルス電圧φＲを加えて、信号電荷を接地記号によって示される基板へ排出する。各電圧φＸ，φＲは、共に低くて済む。
したがって、低い２値の電圧による駆動が可能である。
【００１０】
図６〜図８に示す各画素の構成は、図９に示す様な共通の模式図で表すことができる。光電変換部１３１は、光電変換を行うばかりでなく、パルス電圧φＸに応答して、信号電圧を出力し、またパルス電圧φＲに応答して、信号電荷を排出する。増幅部１３２は、信号電圧を入力すると、これを増幅してＶｓｉｇ出力する。
【００１１】
この様な画素によって、増幅型固体撮像装置を構成すると、例えば図１０に示す様なものとなる。
【００１２】
同図において、第１垂直走査回路１４１及び第２垂直走査回路１４２からは、各第１水平走査線１４３及び各第２水平走査線１４４が導出され、また水平走査回路１４５からは、各垂直信号線１４０が導出されている。各第１水平走査線１４３及び各第２水平走査線１４４と、各垂直信号線１４０は、相互に交差しており、それぞれの交差部位毎に、図９に示す画素を配置する。
【００１３】
第１垂直走査回路１４１は、各第１水平走査線１４３を順次選択し、パルス電圧φＸを第１水平走査線１４３を通じて各画素の光電変換部１３１に加える。１本の第１水平走査線１４３に共通接続された各画素の光電変換部１３１は、パルス電圧φＸを同時に入力し、それぞれの信号電圧Ｖｓｉｇを該各画素の増幅部１３２を介して各垂直信号線１４０に出力する。
【００１４】
また、第２垂直走査回路１４２は、各第２水平走査線１４４を順次選択し、パルス電圧φＲを第２水平走査線１４４を通じて各画素の光電変換部１３１に加える。１本の第２水平走査線１４３に共通接続された各画素の光電変換部１３１は、それぞれの信号電圧Ｖｓｉｇを各垂直信号線１４０に出力してから、パルス電圧φＲを同時に入力し、それぞれの信号電荷を排出する。
【００１５】
各垂直信号線１４０には、各相関２重サンプリング（ＣＤＳ）回路１４７を挿入している（Ｊ．Ｈｙｎｅｃｅｋ，”Ａ  Ｎｅｗ  Ｄｅｖｉｃｅ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｓｕｉｔａｂｌｅ  ｆｏｒ  Ｈｉｇｈ  Ｒｅｓｏｌｕｔｉｏｎ  ａｎｄ  Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｉｍａｇｅ  Ｓｅｎｓｏｒｓ”，  ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｏｒｏｎ  Ｄｅｖｉｃｅ，Ｖｏｌ．３５，Ｎｏ．５，ｐ．６４６−６５２，Ｍａｙ  １９８８．を参照）。
【００１６】
相関２重サンプリング回路１４７は、画素の光電変換部１３１からの信号電圧Ｖｓｉｇを入力すると共に、画素の光電変換部１３１の信号電荷が排出された後にも、画素の光電変換部１３１からの信号電圧を入力し、両者の信号電圧の差、つまり読み出し期間の信号電圧Ｖｓｉｇと排出期間後の信号電圧Ｖｒｅｓの差を求めて、この差の信号電圧を出力する。この差の信号電圧は、読み出し期間と排出期間後の各信号電圧の差であるから、各画素毎に、この差を求めれば、各画素のしきい値のバラツキ（排出期間後の各信号電圧のバラツキに相当する）をキャンセルすることができ、このバラツキを原因とする各画素の固定パターンノイズ（ＦＰＮ）が抑制される。
【００１７】
相関２重サンプリング回路１４７は、クランプ回路及びサンプルホールド回路からなる。
【００１８】
クランプ回路は、クランプコンデンサ１４９、及びクランプトランジスタ１５０を備えている。読み出し期間には、画素の光電変換部１３１からの信号電圧Ｖｓｉｇをクランプコンデンサ１４９に入力して、クランプトランジスタ１５０をオンにすることによって、信号電圧Ｖｓｉｇをクランプ電圧ＶＶＣＰに変換し、引き続いてクランプトランジスタ１５０をオフにする。この後、排出期間に画素の光電変換部１３１の信号電荷が排出されると、この光電変換部１３１からの信号電圧Ｖｒｅｓをクランプコンデンサ１４９に入力して、クランプ電圧ＶＶＣＰ−（信号電圧Ｖｓｉｇ−信号電圧Ｖｒｅｓ）を形成し、この差の信号電圧を保持する。例えば、クランプ電圧ＶＶＣＰが接地電位であれば、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を保持することとなる。
【００１９】
サンプルホールド回路は、サンプルトランジスタ１５１、及びインピーダンス変換を行うソースフォロア回路のドライブトランジスタ１５２を備えている。クランプ回路によって上記差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が形成されてから、サンプルトランジスタ１５１は、オンとなって、この差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］をドライブトランジスタ１５２のゲートに加える。ドライブトランジスタ１５２は、この差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］をゲートの容量に保持しつつ、オンとなり、電流増幅した該信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を出力する。
【００２０】
この様な動作は、水平方向の１行の各画素について行われ、これによって各画素の信号電荷に基づくそれぞれの信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が各ドライブトランジスタ１５２から出力される。
【００２１】
一方、水平走査回路１４５は、各垂直走査線１４６を介して各水平選択トランジスタ１５３を順次オンにする。これに伴い、各ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が各水平選択トランジスタ１５３を通じて共通信号線１５４へと順次送出される。
【００２２】
共通信号線１５４の出力側には、ドライブトランジスタ１５２の負荷となる負荷トランジスタ１５５、ソースフォロア回路を構成する各トランジスタ１５６，１５７を接続している。各ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が共通信号線１５４に順次送出されると、これらの信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が各トランジスタ１５６，１５７間から画像信号ＯＳとして取り出される。
【００２３】
図１１には、図１０の装置における各信号のタイミングを示している。      この図１１において、水平走査期間１Ｈは、水平方向の各行毎に、１行における各画素を走査するための期間であり、各画素の信号電圧を読み出して伝送するための期間である。
【００２４】
各パルス電圧φＸ（ｉ），φＸ（ｉ＋１），φＸ（ｉ＋２），……は、水平方向の各行毎に、１行における各画素の読み出し期間を指示するものであり、第１垂直走査回路１４１から出力され、各第１水平走査線１４３に順次加えられる。このパルス電圧φＸに応答して、水平方向の１行における各画素の光電変換部１３１からそれぞれの信号電圧Ｖｓｉｇが出力される。
【００２５】
また、各パルス電圧φＲ（ｉ），φＲ（ｉ＋１），φＲ（ｉ＋２），……は、水平方向の各行毎に、１行における各画素の排出期間を指示するものであり、第２垂直走査回路１４２から出力され、各第２水平走査線１４４に順次加えられる。このパルス電圧φＲに応答して、水平方向の１行における各画素の光電変換部１３１からそれぞれの信号電荷が排出される。
【００２６】
パルス電圧φＶＣＰは、各クランプトランジスタ１５０に加えられ、またパルス電圧φＶＳＨは、各サンプルトランジスタ１５１に加えられる。これらのパルス電圧φＶＣＰ，φＶＳＨは、画素の読み出し期間に加えられ、かつ排出期間の前後に加えられる。これによって、読み出し期間の信号電圧がクランプされて、この信号電圧と排出期間後の信号電圧の差が形成され、この差の信号電圧がサンプリングされて保持される。
【００２７】
一方、各パルス電圧φＨ（ｊ），φＨ（ｊ＋１），……は、各ドライブトランジスタ１５２の信号電圧の出力を指示するものであり、読み出し期間の後に、水平走査回路１４５から各水平選択トランジスタ１５３に順次加えられる。これらのパルス電圧φＨに応答して、各ドライブトランジスタ１５２の信号電圧が各水平選択トランジスタ１５３を通じて共通信号線１５４へと順次送出され、更に画像信号ＯＳとして出力される。
【００２８】
この様に各画素毎に、読み出し期間の信号電圧と排出期間後の信号電圧の差を形成し、この差の信号電圧を画像信号ＯＳとして出力するので、各画素のしきい値のバラツキを原因とする各画素の固定パターンノイズを抑制することができる。
【００２９】
【発明が解決しようとする課題】
しかしながら、各画素のしきい値のバラツキを原因とする固定パターンノイズを抑制したものの、各ドライブトランジスタ１５２のしきい値のバラツキによっても、同様の固定パターンノイズが発生し、これを解決するには至っていない。
【００３０】
各ドライブトランジスタ１５２のしきい値のバラツキは、図１１における画像信号ＯＳのΔＶＴによって表される。
【００３１】
この様な各ドライブトランジスタ１５２のしきい値のバラツキに基づく固定パターンノイズは、画像上で水平方向にランダムであっても、垂直方向に並ぶ各画素で共通のものとなるので、縦縞模様の顕著な固定パターンノイズとなり、画質を著しく損なうことになる。
【００３２】
また、各ドライブトランジスタ１５２には、コンダクタンスのバラツキを伴うから、これも同様の縦縞模様の固定パターンノイズの原因となる。
【００３３】
そこで、この発明は、この様な従来技術の課題を解決するものであって、上記ドライブトランジスタ、つまりサンプリングされた信号電圧を保持して出力するトランジスタが原因となる固定パターンノイズを大幅に低減することが可能な増幅型固体撮像装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
上記課題を解決するために、この発明は、光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段からなる増幅型光電変換素子を備え、この増幅型光電変換素子を垂直信号線に接続し、この垂直信号線をインピーダンス変換手段及びスイッチ手段を介して共通信号線に接続し、増幅型光電変換素子の信号電圧を垂直信号線、インピーダンス変換手段及びスイッチ手段を介して共通信号線に伝送する増幅型固体撮像装置において、インピーダンス変換手段の入力を基準電圧にリセットするリセット手段を更に備え、スイッチ手段をオンとして、増幅型光電変換素子の信号電圧を共通信号線に伝送している期間の途中で、リセット手段によってインピーダンス変換手段の入力を基準電圧にリセットし、これによって信号電圧並びに基準電圧を１組として共通信号線に伝送する。
【００３５】
この様に増幅型光電変換素子の信号電圧を共通信号線に伝送している期間の途中で、リセット手段によってインピーダンス変換手段の入力を基準電圧にリセットし、信号電圧並びに基準電圧を１組として共通信号線に伝送しておけば、後段の回路において、信号電圧並びに基準電圧の差を求めて、この差を改めて信号電圧とすることによって、インピーダンス変換手段の特性のバラツキ、例えばインピーダンス変換手段がトランジスタであれば、しきい値やコンダクタンスのバラツキの影響を排除することができ、このバラツキを原因とする画素の固定パターンノイズを抑制することができる。
【００３６】
また、この様な構成において、垂直信号線には、増幅型光電変換素子からの電圧をクランプする第１クランプ手段と、この第１クランプ手段からの電圧をサンプリングして保持する第１サンプルホールド手段を挿入し、第１サンプルホールド手段によって保持された電圧を信号電圧としてインピーダンス変換手段に入力しても良い。読み出し期間に、第１クランプ手段によって、画素からの信号電圧をクランプし、排出期間後に、この第１クランプ手段によって、読み出し期間の信号電圧と該排出期間後の信号電圧の差を形成し、第１サンプルホールド手段によって、この差の信号電圧を形成すれば、画素のしきい値を原因とする固定パターンノイズを抑制することができ、先のインピーダンス変換手段の特性のバラツキを原因とする画素の固定パターンノイズの抑制と相乗の効果を望める。
【００３７】
前記基準電圧は、前記第１クランプ手段によるクランプ電圧である。
【００３８】
前記光電変換手段の信号電荷に対応する信号電圧を前記増幅型光電変換素子から読み出す読み出し期間と、前記光電変換手段の信号電荷を排出する排出期間が存在し、前記第１クランプ手段は、前記読み出し期間に、前記増幅型光電変換素子からの信号電圧をクランプし、前記排出期間後に、前記読み出し期間における前記増幅型光電変換素子からの信号電圧と、この排出期間後における前記増幅型光電変換素子からの信号電圧の差を形成し、前記第１サンプルホールド手段は、前記第１クランプ手段によって形成された前記差をサンプリングして保持し、この差を信号電圧として前記インピーダンス変換手段に出力する。
【００３９】
前記共通信号線に接続された第２クランプ手段及び第２サンプルホールド手段を更に備え、前記第２クランプ手段は、前記共通信号線からの１組の信号電圧並びに基準電圧のうちの前者の信号電圧が出力されている期間に該信号電圧をクランプし、その後に入力される基準電圧とによって、該１組の信号電圧と基準電圧の差を形成し、前記第２サンプルホールド手段は、該第２クランプ手段によって形成された前記差をサンプリングして保持し、この差を出力する。
前記共通信号線に接続された第３及び第４サンプルホールド手段と、これらの第３及び第４サンプルホールド手段の出力の差を求める演算手段とを備え、前記第３サンプルホールド手段は、前記共通信号線からの１組の信号電圧並びに基準電圧のうちの前者をサンプリングして保持し、前記第４サンプルホールド手段は、信号電圧並びに基準電圧のうちの後者をサンプリングして保持し、前記演算手段は、第３及び第４サンプルホールド手段によって保持されている信号電圧と基準電圧の差を求めて、この差を出力する。
【００４０】
前記増幅型光電変換素子が複数であって、複数の増幅型光電変換素子が行列状態に配列されており、前記信号電圧並びに前記基準電圧を１組として前記共通信号線に伝送する動作が水平方向の１行における各増幅型光電変換素子について行われ、水平方向の１行における各増幅型光電変換素子について行われた動作が各行毎に繰り返される。
【００４１】
前記増幅型光電変換素子が複数であって、複数の増幅型光電変換素子が行列状態に配列されており、前記第１クランプ手段は、前記信号電圧並びに前記基準電圧を１組として前記共通信号線に伝送する動作が水平方向の１行における各増幅型光電変換素子について行われると、クランプ動作を行うことなく、前回のクランプ状態を保持したまま、前記読み出し期間における増幅型光電変換素子からの信号電圧と、前記排出期間後における増幅型光電変換素子からの信号電圧の差を形成し、前記第１サンプルホールド手段は、この差をサンプリングして保持し、前記インピーダンス変換手段並びに前記スイッチ手段を介してこの差を信号電圧として前記共通信号線に伝送し、前記リセット手段は、前記インピーダンス変換手段の出力が前記共通信号線に伝送されている間に、前記インピーダンス変換手段の入力を基準電圧にリセットし、これによって、再度、信号電圧並びに基準電圧を１組として共通信号線に伝送する動作が行われ、この、再度、信号電圧並びに基準電圧を１組として共通信号線に伝送する動作が予め定められた回数だけ繰り返され、この一連の動作が水平方向の１行における各増幅型光電変換素子について行われ、水平方向の１行における各増幅型光電変換素子について行われた動作が各行毎に繰り返される。
【００４２】
【発明の実施の形態】
以下、この発明の実施形態を添付図面を参照して説明する。
【００４３】
図１は、この発明の増幅型固体撮像装置の一実施形態を示している。この実施形態の装置は、図１０の装置に対して各アンド回路１１、制御信号線１２及び各リセットトランジスタ１３を増設してなる。                                なお、同図において、図１０と同様の作用を果たす部位には同じ符号を付する。
【００４４】
各アンド回路１１は、水平走査回路１４５から垂直走査線１４６を通じての信号を入力すると共に、制御信号線１２のパルス電圧φＨＲを入力し、これらの論理積を各リセットトランジスタ１３に加える。
【００４５】
各リセットトランジスタ１３は、各アンド回路１１の論理積に応答してオンとなり、各ドライブトランジスタ１５２のゲートをクランプ電圧ＶＶＣＰの信号線１５８に接続する。これによって、各ドライブトランジスタ１５２の入力が基準電圧ＶＳＥＴにリセットされ、その出力が基準電圧ＶＳＥＴとなる。
【００４６】
さて、水平方向の１行の各画素の光電変換部１３１は、読み出し期間に、第１垂直走査回路１４１からのパルス電圧φＸを同時に入力し、それぞれの信号電圧Ｖｓｉｇを増幅部１３２を介して各垂直信号線１４０に出力する。また、同じ行の各画素の光電変換部１３１は、排出期間に、第２垂直走査回路１４２からのパルス電圧φＲを同時に入力し、それぞれの信号電荷を排出する。
【００４７】
クランプ回路においては、読み出し期間に、クランプトランジスタ１５０をオンにすることによって、画素からの信号電圧Ｖｓｉｇをクランプ電圧ＶＶＣＰに変換し、引き続いてクランプトランジスタ１５０をオフにする。この後、排出期間に画素の信号電荷が排出されると、画素からの信号電圧Ｖｒｅｓを入力して、ＶＶＣＰ−（Ｖｓｉｇ−Ｖｒｅｓ）を形成する。例えば、クランプ電圧ＶＶＣＰが接地電位であれば、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を形成することとなる。
【００４８】
サンプルホールド回路においては、クランプ回路によって上記差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］が形成されてから、サンプルトランジスタ１５１をオンとし、この差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］をドライブトランジスタ１５２のゲートに加える。ドライブトランジスタ１５２は、この差の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］をゲートの容量に保持しつつ、オンとなり、電流増幅した該信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を出力する。
【００４９】
このとき、水平選択トランジスタ１５３は、水平走査回路１４５から垂直走査線１４６を通じての信号に応答してオンとなり、ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を共通信号線１５４に送出する。
【００５０】
このドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を共通信号線１５４へと送出している途中で、アンド回路１１の出力、つまり水平走査回路１４５から垂直走査線１４６を通じて水平選択トランジスタ１５３へと出力される信号と制御信号線１２のパルス電圧φＨＲの論理積がハイレベルとなり、リセットトランジスタ１３がオンとなって、ドライブトランジスタ１５２のゲートがリセットされ、その電位が基準電圧ＶＳＥＴとなる。
【００５１】
このため、ドライブトランジスタ１５２からは、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴが連続的に出力され、これらが１組となって、共通信号線１５４に伝送される。
【００５２】
この様な動作は、水平方向の１行の各画素について行われる。この結果、各画素毎に、画素の信号電荷に基づく信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴが１組となって、共通信号線１５４に伝送される。
【００５３】
各画素について逐次形成された各組の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴは、共通信号線１５４を通じて各トランジスタ１５６，１５７間から出力され、画像信号ＯＳとして取り出される。
【００５４】
図２には、この実施形態の装置における各信号のタイミングを示している。  なお、同図において、図１１に示すものと同様の作用を果たす各信号には、同じ符号を付する。
【００５５】
この図２において、各パルス電圧φＸ（ｉ），φＸ（ｉ＋１），φＸ（ｉ＋２），……は、第１垂直走査回路１４１から各第１水平走査線１４３に順次加えられるものであり、このパルス電圧φＸに応答して、水平方向の１行における各画素からそれぞれの信号電圧Ｖｓｉｇが出力される。
【００５６】
また、各パルス電圧φＲ（ｉ），φＲ（ｉ＋１），φＲ（ｉ＋２），……は、第２垂直走査回路１４２から各第２水平走査線１４４に順次加えられるものであり、このパルス電圧φＲに応答して、水平方向の１行における各画素からそれぞれの信号電荷が排出される。
【００５７】
パルス電圧φＶＣＰは、各クランプトランジスタ１５０に加えられ、またパルス電圧φＶＳＨは、各サンプルトランジスタ１５１に加えられる。これらのパルス電圧φＶＣＰ，φＶＳＨによって、読み出し期間の信号電圧がクランプされて、この信号電圧と排出期間後の信号電圧の差が形成され、この差の信号電圧がサンプリングされて保持される。
【００５８】
制御信号線１２のパルス電圧φＨＲは、水平走査回路１４５から各ドライブトランジスタ１５２に加えられる各パルス電圧φＨ（ｊ），φＨ（ｊ＋１），……に同期しており、これらのパルス電圧φＨ（ｊ），φＨ（ｊ＋１），……の途中でハイレベルとなる。
【００５９】
各アンド回路１１は、制御信号線１２のパルス電圧φＨＲと各パルス電圧φＨ（ｊ），φＨ（ｊ＋１），……を入力するので、これらのパルス電圧φＨ（ｊ），φＨ（ｊ＋１），……の途中から、ハイレベルの各論理積φＨＲ（ｊ），φＨＲ（ｊ＋１），……を出力する。
【００６０】
この様な各論理積φＨＲ（ｊ），φＨＲ（ｊ＋１），……は、各リセットトランジスタ１３に順次加えられ、これらのリセットトランジスタ１３を順次オンにし、これに伴って信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を出力している途中で、各ドライブトランジスタ１５２のゲートが順次リセットされて、それらの電位が基準電圧ＶＳＥＴとなる。
【００６１】
この結果、各ドライブトランジスタ１５２は、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴを１組として共通信号線１５４に逐次送出する。
【００６２】
この様に各ドライブトランジスタ１５２毎に、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴを１組として、共通信号線１５４に送出しておけば、後段の回路において、各ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの差を求め、これらの差を改めてそれぞれの信号電圧として扱うことによって、各ドライブトランジスタ１５２のしきい値やコンダクタンスのバラツキの影響を排除することができ、このバラツキを原因とする各画素の固定パターンノイズを抑制することができる。
【００６３】
図３は、各ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの差を求め、これらの差を改めてそれぞれの信号電圧とする回路の一例を示している。
【００６４】
同図において、第２クランプ回路２１は、図１の各トランジスタ１５６，１５７間から画像信号ＯＳとして出力された各組の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴを順次入力する。
【００６５】
信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの各組毎に、第２クランプ回路２１は、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］の期間に、パルス電圧φＨＣＰ（図２に示す）を入力して、この信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］をクランプし、この後に基準電圧ＶＳＥＴを入力して、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの差に相当する電圧を形成して、この差の電圧を出力する。
【００６６】
第２サンプルホールド回路２２は、パルス電圧φＨＳＨ（図２に示す）を入力すると、第２クランプ回路２１によって形成された差の電圧を保持し、この差の電圧を増幅回路２３を介して出力する。
【００６７】
図４は、各ドライブトランジスタ１５２の信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの差を求め、これらの差を改めてそれぞれの信号電圧とする回路の他の例を示している。
【００６８】
同図において、第３サンプルホールド回路３１は、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］の期間に、パルス電圧φＨＣＰ（図２に示す）を入力して、この信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］を保持する。また、第４サンプルホールド回路３２は、基準電圧ＶＳＥＴの期間に、パルス電圧φＨＳＨ（図２に示す）を入力して、この基準電圧ＶＳＥＴを保持する。
【００６９】
差動増幅回路３３は、信号電圧［−（Ｖｓｉｇ−Ｖｒｅｓ）］と基準電圧ＶＳＥＴの差を求め、この差の電圧を出力する。
【００７０】
ところで、上記実施形態の装置においては、ドライブトランジスタ１５２の出力を水平選択トランジスタ１５３を通じて取り出した後に、リセットトランジスタ１３のオンによって、ドライブトランジスタ１５２のゲートをクランプ電圧ＶＶＣＰの信号線１５８に接続し、このゲートの信号電荷を信号線１５８に排出してしまうので、このドライブトランジスタ１５２の出力を繰り返して読み出すことはできない。
【００７１】
そこで、ドライブトランジスタの同一出力を２度以上繰り返して読み出すことを可能にする方法を他の実施形態として次に述べる。
【００７２】
この他の実施形態の装置は、図１に示すものと同様の構成であって、図２に示す様な各信号のタイミングとは別に、図５に示す様な各信号のタイミングを採用している。
【００７３】
ここでは、水平方向に１行の各画素の信号を１水平走査期間（１Ｈ）に読み出す動作を２回繰り返し、この動作を各行で同様に行い、順次繰り返すため、各行からの読み出しは２Ｈ毎となり、水平走査期間が図２の場合の２倍の長さに設定されている。
【００７４】
各画素の読み出し期間を指示する各パルス電圧φＸ（ｉ），φＸ（ｉ＋１），……は、図２に示す水平走査期間１Ｈよりも長く設定されており、このパルス電圧φＸに応答して、水平方向の１行における各画素の光電変換部１３１からそれぞれの信号電圧Ｖｓｉｇが出力される。
【００７５】
各画素の排出期間を指示する各パルス電圧φＲ（ｉ），φＲ（ｉ＋１），……は、読み出し期間に２回だけハイレベルとなって現れ、最初のパルス電圧φＲに応答して、水平方向の１行における各画素の光電変換部１３１からそれぞれの信号電荷が排出される。
【００７６】
したがって、画素の読み出し期間のうちの最初のパルス電圧φＲまでの期間Ｔ１では、信号電圧Ｖｓｉｇが画素から出力される。また、引き続く期間Ｔ２では、画素の信号電荷を既に排出しているので、この信号電荷を排出後の信号電圧Ｖｒｅｓが画素から出力されることになる。
【００７７】
パルス電圧φＶＣＰは、読み出し期間に１回だけハイレベルとなって現れ、画素から読み出された信号電圧Ｖｓｉｇをクランプするために、各クランプトランジスタ１５０に加えられられる。
【００７８】
また、パルス電圧φＶＳＨは、各パルス電圧φＲ（ｉ），φＲ（ｉ＋１），……に引き続いてハイレベルとなって現れ、つまり読み出し期間に２回だけハイレベルとなって現れ、信号電圧Ｖｓｉｇと排出期間後の信号電圧Ｖｒｅｓの差をサンプリングして保持するために、各サンプルトランジスタ１５１に加えられる。
【００７９】
水平走査回路１４５からの各読出し信号φＨ（ｊ）（図示せず）は、制御信号線１２のパルス電圧φＨＲと同期して、最初のパルス電圧φＶＳＨの後に現れ、２番目のパルス電圧φＶＳＨの後にも現れる。いずれのときにも、パルス電圧φＨＲに同期して、各ドライブトランジスタ１５２の出力が共通信号線１５４に送出される。
【００８０】
ここでは、信号電圧Ｖｓｉｇが画素から出力されるのは、期間Ｔ１のみであり、引き続く期間Ｔ２には、排出期間後の信号電圧Ｖｒｅｓが出力され続ける。ところが、パルス電圧φＶＣＰに応答して信号電圧Ｖｓｉｇをクランプすると、クランプ回路の実電位はφＲに応じて変化しても、Ｖｓｉｇの値はクランプ電位ＶＶＣＰとして仮想的に保持され続けている。すなわち、ＶｓｉｇとＶｒｅｓとの差信号は、φＲを印加する毎に、クランプ電位ＶＶＣＰからの差として得られるので、最初のパルス電圧φＶＳＨを各サンプルトランジスタ１５１に加えたときには勿論のこと、２番目のパルス電圧φＶＳＨを各サンプルトランジスタ１５１に加えたときにも、この差の信号電圧をドライブトランジスタ１５２のゲートの容量に加えて保持することができる。
【００８１】
このため、最初のパルス電圧φＶＳＨの後に、パルス電圧φＨＲに同期した水平読出し信号φＨ（ｊ）により、差の信号電圧が各ドライブトランジスタ１５２から共通信号線１５４へと送出され、かつ２番目のパルス電圧φＶＳＨの後にも、パルス電圧φＨＲに同期して、差の信号電圧がドライブトランジスタ１５２から共通信号線１５４へと送出される。
【００８２】
すなわち、２水平走査期間２Ｈの間に、ドライブトランジスタの同一出力が２度繰り返して読み出される。
【００８３】
なお、再度、パルス電圧φＶＣＰを各クランプトランジスタ１５０に加えない限り、Ｖｓｉｇの値がクランプ電位ＶＶＣＰとして仮想的にクランプ回路に保持され続けるので、水平走査期間を更に引き延ばして、パルス電圧φＶＳＨを各サンプルトランジスタ１５１に加えることと、各ドライブトランジスタの出力を読み出すことを３回以上繰り返すことも可能である。勿論、ドライブトランジスタの出力と基準電圧ＶＳＥＴを１組として共通信号線１５４に送出するので、各ドライブトランジスタの特性のバラツキの影響を避けることが可能である。
【００８４】
【発明の効果】
以上説明した様に、この発明によれば、増幅型光電変換素子の信号電圧を共通信号線に伝送している期間の途中で、リセット手段によってインピーダンス変換手段の入力を基準電圧にリセットし、信号電圧並びに基準電圧を１組として共通信号線に伝送するので、後段の回路において、信号電圧並びに基準電圧の差を求めて、この差を改めて信号電圧とすることによって、インピーダンス変換手段の特性のバラツキの影響を排除することができ、このバラツキを原因とする画素の固定パターンノイズを抑制することができる。
【００８５】
また、この発明を周知のＣＤＳと組み合わせて、各画素のしきい値のバラツキの影響をも排除すれば、固定パターンノイズを大幅に低減することができ、極めて高品位の画像を得ることができる。
【００８６】
更に、信号電圧並びに基準電圧を１組として共通信号線に伝送しながら、同一の信号電圧を複数回繰り返して読み出すことが可能となり、様々な応用を期待することができる。
【図面の簡単な説明】
【図１】この発明の増幅型固体撮像装置の一実施形態を示す回路図
【図２】図１の装置における各信号のタイミングを示すタイミングチャート
【図３】図１の装置の出力を処理する回路の一例を示すブロック図
【図４】図１の装置の出力を処理する回路の他の例を示すブロック図
【図５】この発明の増幅型固体撮像装置の他の実施形態における各信号のタイミングを示すタイミングチャート
【図６】従来の横型の画素を例示する回路図
【図７】従来の縦型の画素を例示する回路図
【図８】従来の画素の他の例を示す回路図
【図９】図６乃至図８の回路を模式的に示すブロック図
【図１０】従来の増幅型固体撮像装を示すブロック図
【図１１】図１０の装置における各信号のタイミングを示すタイミングチャート
【符号の説明】
１１  アンド回路
１２  制御信号線
１３  リセットトランジスタ
１３１  光電変換部
１３２  増幅部
１４０  垂直信号線
１４１  第１垂直走査回路
１４２  第２垂直走査回路
１４３  第１水平走査線
１４４  第２水平走査線
１４５  水平走査回路
１４６  垂直走査線
１４７  相関２重サンプリング回路
１５０  クランプトランジスタ
１５１  サンプルトランジスタ
１５２  ドライブトランジスタ
１５３  水平選択トランジスタ
１５４  共通信号線
１５５，１５６，１５７  トランジスタ
【図１】
0003544084.tif 000002
【図２】
0003544084.tif 000003
【図３】
0003544084.tif 000004
【図４】
0003544084.tif 000005
【図５】
0003544084.tif 000006
【図６】
0003544084.tif 000007
【図７】
0003544084.tif 000008
【図８】
0003544084.tif 000009
【図９】
0003544084.tif 000010
【図１０】
0003544084.tif 000011
【図１１】
0003544084.tif 000012