(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された回路素子と、前記回路素子と電気的に接続された抵抗素子とを有する半導体装置において、
前記抵抗素子が前記回路素子を覆う層間絶縁膜上に形成され、該抵抗素子の抵抗値が該回路素子の特性に応じて設定されていることを特徴とする半導体装置。
【請求項２】
前記回路素子をバイポーラトランジスタとし、前記抵抗素子で前記バイポーラトランジスタのバイアス調整をすることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板上にバイポーラトランジスタを形成する工程と、
前記バイポーラトランジスタを被覆する第１の絶縁膜を形成する工程と、
前記バイポーラトランジスタの電極と接続するためのコンタクトホールを前記第１の絶縁膜に形成する工程と、
前記コンタクトホール内部に配線プラグを、及び前記第１の絶縁膜上に所定の配線パターンを高融点金属膜で形成する工程と、
前記配線パターンを被覆する第２の絶縁膜を形成する工程と、
前記配線パターンの一部及び前記第１の絶縁膜上面の一部を露出するように、前記第２の絶縁膜に開口部を形成する工程と、
前記配線パターンの一部及び前記第１の絶縁膜上面の一部を被覆し、延在する、所定の導電性不純物濃度及び膜厚であるポリシリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上にバイポーラトランジスタを形成する工程と、
前記バイポーラトランジスタを被覆する第１の絶縁膜を形成する工程と、
前記バイポーラトランジスタの電極と接続するためのコンタクトホールを前記第１の絶縁膜に形成する工程と、
第１の高融点金属膜で前記コンタクトホール内部に配線プラグを形成する工程と、
前記配線プラグ上面及び前記第１の絶縁膜上面を被覆する、所定の導電性不純物濃度及び膜厚であるポリシリコン膜を形成する工程と、
前記ポリシリコン膜を所定のパターンに形成する工程と、
前記ポリシリコン膜の一部を被覆する第２の絶縁膜を形成する工程と、
前記ポリシリコン膜が露出した面に、第２の高融点金属膜を形成する工程と、
熱処理により、前記ポリシリコン膜が露出した面を低抵抗化する工程と、
前記低抵抗化した前記ポリシリコン膜の露出部分を被覆し、前記第１の絶縁膜上に延在する所定の配線パターンを金属膜で形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に回路素子を形成する工程と、
前記回路素子を被覆する第１の絶縁膜を形成する工程と、
前記回路素子の電極と接続するためのコンタクトホールを前記第１の絶縁膜に形成する工程と、
前記コンタクトホール内部に配線プラグを、及び前記第１の絶縁膜上に所定の配線パターンを高融点金属膜で形成する工程と、
前記配線パターンを被覆する第２の絶縁膜を形成する工程と、
前記配線パターンの一部及び前記第１の絶縁膜上面の一部を露出するように、前記第２の絶縁膜に開口部を形成する工程と、
前記回路素子の特性を測定し、その測定結果に基づいて設定された膜厚及び不純物濃度のポリシリコン膜を、前記配線パターンの一部及び前記第１の絶縁膜上面の一部を被覆し、延在するように形成すべく、ＣＶＤ法により膜厚及び不純物濃度を制御して所定の導電性不純物濃度及び膜厚であるポリシリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に回路素子を形成する工程と、
前記回路素子を被覆する第１の絶縁膜を形成する工程と、
前記回路素子の電極と接続するためのコンタクトホールを前記第１の絶縁膜に形成する工程と、
第１の高融点金属膜で前記コンタクトホール内部に配線プラグを形成する工程と、
前記回路素子の特性を測定し、その測定結果に基づいて設定された膜厚及び不純物濃度のポリシリコン膜を、前記配線プラグ上面及び前記第１の絶縁膜上面を被覆するように形成すべく、ＣＶＤ法により膜厚及び不純物濃度を制御して所定の導電性不純物濃度及び膜厚であるポリシリコン膜を形成する工程と、
前記ポリシリコン膜を所定のパターンに形成する工程と、
前記ポリシリコン膜の一部を被覆する第２の絶縁膜を形成する工程と、
前記ポリシリコン膜が露出した面に、第２の高融点金属膜を形成する工程と、
熱処理により、前記ポリシリコン膜が露出した面を低抵抗化する工程と、
前記低抵抗化した前記ポリシリコン膜の露出部分を被覆し、前記第１の絶縁膜上に延在する所定の配線パターンを金属膜で形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記回路素子をバイポーラトランジスタとすることを特徴とする請求項５又は請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関し、特に、高速動作のバイポーラトランジスタを有する半導体装置及び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタを用いて構成される半導体装置において、さらなる高速化を図るため、ベース幅をできるだけ薄く形成する傾向がある。
【０００３】
図５に従来技術によるバイポーラトランジスタを有する半導体装置の製造方法を示す。半導体基板としてｐ型シリコン基板１０に、埋込ｎ+層１２、ｎーエピタキシャル成長層１４を形成した後、トレンチ素子分離絶縁膜１６、フィールド絶縁膜１８、バイポーラトランジスタを形成する領域にはシリコン酸化膜１１を形成し、表面を平坦化する。その後、ｎーエピタキシャル成長層１４上のシリコン酸化膜１１にコンタクトホールを形成し、全面にＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）でポリシリコン膜を形成して、ホトリソ、エッチング工程により所定のパターンを形成する。ｎーエピタキシャル成長層１４に接続されたポリシリコンパターンにｎ型不純物を注入し、また、ベース引き出し電極となるポリシリコンパターンにはｐ型の不純物を注入し、さらに、抵抗素子となるポリシリコンパターンに所定の不純物を注入する。この後、９００〜１０００℃の熱処理を行うことにより、ｎーエピタキシャル成長層１４にｎ型不純物を拡散させたコレクタｎ+層２０、ベース引き出し電極２６、所定の抵抗値を有する抵抗素子２４を、それぞれ形成する。この状態を図５（ａ）に示す。
【０００４】
次に、絶縁膜としてシリコン酸化膜２８を形成した後、ホトリソ、エッチング工程により、ベース引き出し電極２６の所定領域に開口部を形成する。その後、絶縁膜としてシリコン窒化膜３０を表面に形成し、エッチングにより開口部内にシリコン窒化膜の側壁を形成する。次に、この開口部内のシリコン酸化膜１１を除去して、ｐ型エピタキシャル層を形成する。これをベースｐ層３２とする。この状態を図５（ｂ）に示す。
【０００５】
続いて、後述するエミッタ引き出し電極３６となるｎ型導電性不純物を含むポリシリコン膜をシリコン窒化膜３０の表面に形成し、熱処理によりエミッタｎ+層３４を形成する。その後、ホトリソ、エッチング工程により、エミッタ引き出し電極３６を形成し、ｎｐｎトランジスタが形成される。この状態を図５（ｃ）に示す。
【０００６】
その後、抵抗素子２４上にシリコン酸化膜３８ａの保護パターンを形成し、シリコン酸化膜３８ａで被覆されていないポリシリコン膜に不純物イオンを注入し、さらに、絶縁膜としてシリコン酸化膜４２を形成する。このイオン注入は、後に形成される配線と抵抗素子とを接続するコンタクトの抵抗を低くするために行う。次に、ホトリソ、エッチング工程により、バイポーラトランジスタのベース引き出し電極２６、エミッタ引き出し電極３６、コレクタ引き出し電極２２、抵抗素子２４を電気的に接続するためのコンタクトホールを形成する。形成されたコンタクトホールをタングステンなどの高融点金属で埋め込み、配線プラグ４４を形成し、配線膜となるアルミ合金膜を形成して、パターニングにより配線４６を形成する。この後、保護膜としての絶縁膜４８を形成する。この状態を図５（ｄ）に示す。
【０００７】
この方法によれば、ベースｐ層３２の厚さとエミッタｎ+層３４の拡散を制御することで、ベース層の幅を薄くすることができる。
【０００８】
【発明が解決しようとする課題】
しかし、以上述べた半導体装置の製造方法では、高速化のためｐ型エピタキシャル層を薄くすることにより、ベース層の幅がばらついて形成された場合に、バイポーラトランジスタの増幅率に大きく影響を与えてしまう。そのために、バイアス調整に必要な抵抗素子２４の値をトランジスタの増幅率に合わせて調整する必要があり、その方法として、抵抗素子２４との接続のためのコンタクト位置により抵抗素子２４の抵抗値を調整する方法がある。このコンタクト位置の調整はマスクを変更することで行っている。しかし、この方法では、調整用のマスクを新たに準備する必要があり、また調整範囲も狭い。さらに、コンタクト位置設定の自由度を広げるために、あらかじめ抵抗素子パターンを長めに形成する必要があり、基板１０との間で生ずる寄生容量が増え遅延を増大させてしまう。
【０００９】
本発明は、この問題を考慮し、マスク数を増やさずにトランジスタ特性に合わせてバイアス調整ができるような半導体装置の構造及び製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成すべく、本発明の半導体装置の構造は、半導体基板上に形成された回路素子と、前記回路素子と電気的に接続された抵抗素子を有する半導体装置において、前記抵抗素子が前記回路素子を覆う層間絶縁膜上に形成されていることを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図１〜４の断面形状図で詳細に説明する。本発明実施例の半導体装置は、例として基本回路を図６に示す。図６において、回路素子であるｎｐｎバイポーラトランジスタＱのコレクタは出力端子Ｖoutに接続されているとともに、抵抗素子Ｒを介して所定の電源電圧Ｖが印加されている。バイポーラトランジスタＱのベースは、入力端子Ｖinに電気的に接続されている。また、バイポーラトランジスタＱのエミッタは接地電位が印加されている。この回路において、入力Ｖinが一定の変動幅の場合に、出力Ｖoutの電流値（又は電圧値）が一定の変動幅になるように、各製造組（ロット）ごとに、バイポーラトランジスタＱの増幅率のばらつきに対応して、抵抗Ｒで設定、調整するものである。抵抗素子Ｒの値を小さくすればＶoutの出力を小さくすることができ、抵抗素子Ｒの値を大きくすればＶoutの出力を大きくすることができる。
【００１２】
図１は本発明の第１実施例による半導体装置の製造方法の流れを示すフロー図である。本発明の第１実施例における半導体装置の製造方法について以下に説明する。
【００１３】
まず始めに、半導体基板としてｐ型シリコン基板１０上に、従来技術で示した回路素子であるバイポーラトランジスタを形成する。この状態を図１（ａ）に示す。この段階では、図５の抵抗素子２４に相当する抵抗素子を形成しない。次に、第１の絶縁膜として層間絶縁膜となるシリコン酸化膜４２を形成し、ホトリソ、エッチング工程によりトランジスタのベース引き出し電極２６、エミッタ引き出し電極３６、コレクタ引き出し電極２２を電気的に接続するためのコンタクトホールを形成する。形成されたコンタクトホール内部及びシリコン酸化膜４２上にタングステンなどの高融点金属膜を形成し、ホトリソ、エッチング工程により、配線プラグ４４と配線４６を順次形成する。ここで、上記トランジスタ形成の際、グリッドラインなどにトランジスタ特性をモニタするためのＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）を形成しておき、配線プラグ４４と配線４６形成工程で、このＴＥＧの各電極と接続された測定用パッドを形成しておく（図示せず）。その後、このモニタ用ＴＥＧを電気的に測定し、この結果に応じて図６の回路の出力が所定の電流値、電圧値になるために必要な抵抗素子の抵抗値を求める。また、配線プラグ４４の形成と配線４６の形成を別々に行っても良い。
【００１４】
次に、第２の絶縁膜としてシリコン窒化膜５０を形成し、ホトリソ、エッチング工程により、抵抗素子を形成する領域となる開口部を上記第１の絶縁膜の上面が露出するように形成する。その際、形成する抵抗素子が配線４６と電気的に接続されるように、配線４６の一部を露出するようにシリコン窒化膜５０の開口部を形成する。この状態を図１（ｂ）に示す。次に、導電性不純物としてｐ型不純物を含んだポリシリコン膜を形成する。このポリシリコン膜形成には、通常のＣＶＤ法にジボランのようなｐ型不純物となる元素を含むガスを処理室に導入して、７００℃前後で不純物の活性化をしながら形成する。また、このポリシリコン膜がモニタ用ＴＥＧにて先に測定し、求めた所定のシート抵抗値になるように、すなわち所定の不純物濃度と膜厚になるように制御する。
【００１５】
次に、ホトリソ、エッチング工程により、ポリシリコン膜で所定のパターンの抵抗素子２４を形成する。その後、耐湿性のための保護膜として絶縁膜４８を形成する。この状態を図１（ｃ）に示す。
【００１６】
ここで、抵抗値の設定の仕方について、その方法を詳細に述べる。一般に抵抗体の抵抗値Ｒは、長さＬ、幅Ｗ、膜厚（高さ）ｔの抵抗体において、膜種で決まる定数ｋ、不純物濃度Ｎとすると、これらのパラメーターで、Ｒ＝ｋＬ／ｔＷＮと表わせられる。また、ポリシリコン膜のシート抵抗ＲSは、ＲS∝ｔー1Ｎー1  であることから、Ｒ∝ＲS（Ｌ／Ｗ）と言える。
【００１７】
上記パラメーターのうち、抵抗体の長さＬ及び抵抗体の幅Ｗは設計上で決まり、所定のパターンになるようにマスクを作成する。従って、残りのパラメーターである膜厚ｔと不純物濃度Ｎが決まれば、所定の抵抗値Ｒが得られることになり、ポリシリコン膜形成工程においては、シート抵抗ＲSを制御すれば良い。膜厚は処理時間に比例し、ｐ型不純物濃度は処理雰囲気におけるホウ素濃度に比例することから、処理時間と処理雰囲気中ホウ素濃度を制御することで、所定のシート抵抗のポリシリコン膜を形成することができる。その後、ホトリソ、エッチング工程により、長さＬと幅Ｗの抵抗体パターンを形成し、所定の抵抗値の抵抗素子を得ることができる。また、膜厚と不純物濃度のうち、どちらか一方を確定させ、他方だけで制御しても良い。
【００１８】
この方法によれば、従来の抵抗素子形成の９００〜１０００℃に比べ、７００℃前後という低温の熱処理で形成できるので、トランジスタを形成後、その特性を確認してから、抵抗素子を形成することができる。配線４６を高融点金属膜で形成しているため、上記熱処理でも問題ない。また、半導体基板と抵抗素子間の距離が増すため抵抗素子の寄生容量を削減できる。
【００１９】
図２は本発明の第２実施例による半導体装置の構造を示す断面形状図である。本発明の第２実施例における半導体装置の製造方法について以下に説明する。
【００２０】
第１実施例と同様に、ｐ型シリコン基板１０上に、回路素子であるバイポーラトランジスタを形成し、第１の絶縁膜としてシリコン酸化膜４２、第１の高融点金属膜として例えばタングステンによる配線プラグ４４形成まで行う。この配線プラグ４４形成時、トランジスタモニタ用ＴＥＧの測定ができるように、ＴＥＧ測定用パッドを形成する（図示せず）。この後、トランジスタの特性を測定し、図６の回路の出力が所定の電流値、電圧値になる抵抗値を求める。その後、第１実施例と同様に、所定のシート抵抗、すなわち所定のｐ型不純物濃度及び膜厚のポリシリコン膜を形成する。
【００２１】
この第２実施例においては、その後、ホトリソ、エッチング工程により、ポリシリコン膜で上記設定した抵抗値となる抵抗素子２４を形成する際、配線プラグ４４上部の露出面をポリシリコン膜で覆う。次に、第２の絶縁膜としてシリコン酸化膜３８ａを抵抗素子部分となるポリシリコン膜上に形成する。これは、ホトリソ、エッチング工程により、抵抗素子２４の所定部のみ覆うパターンとすることができる。その後、第２の高融点金属膜としてＴｉ（チタン）をスパッタ法により形成し、７００℃前後のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などの熱処理により、シリコン酸化膜３８ａで覆われていないポリシリコン膜の露出面をサリサイド化し、Ｔｉサリサイド４０を形成し、露出したポリシリコン膜を低抵抗化する。その後、未反応のＴｉは除去する。ここで、第２の高融点金属膜はＴｉに限らずＣｏ（コバルト）などの他の高融点金属でも良い。次に、金属膜として例えばアルミ合金膜を形成し、ホトリソ、エッチング工程により、配線４６を形成し、保護膜として絶縁膜４８で被覆する。この状態を図２に示す。
【００２２】
この方法によれば、配線プラグ４４上部の露出面を覆ったポリシリコンパターン及び、抵抗素子２４と配線４６との接続部がサリサイド化されているため、この接続部の抵抗値を低くでき、抵抗素子２４の不純物濃度の設定の影響を受けない。また、この場合、配線プラグ４４上部の露出面が変質化することもない。さらに、半導体基板と抵抗素子間の距離は、第１の実施例と同様に確保でき、寄生容量削減の効果を得ることができる。
【００２３】
図３は本発明の第３実施例による半導体装置の構造を示す断面形状図である。本発明の第２実施例における半導体装置の構造との違いは、第２実施例において、抵抗素子２４とトランジスタのコレクタ引き出し電極２２との接続を、配線４６を介さずに抵抗素子２４のポリシリコン膜のうちサリサイド化した部分で直接行うものである。
【００２４】
この方法によれば、配線プラグ４４とポリシリコン膜のＴｉサリサイド部４０とを接続することにより、その間の配線分の長さを必要としないので、ｐ型シリコン基板１０と配線４６との寄生容量をさらに削減できる。また、抵抗素子としてのスペースが小さくなるので、素子の縮小化にも寄与する。
【００２５】
図４は本発明の第４実施例による半導体装置の構造を示す断面形状図である。多層配線構造の半導体装置として、例えば、２層配線の場合について図４に示す。抵抗素子２４とｐ型シリコン基板１０間の絶縁膜をシリコン酸化膜４２とシリコン酸化膜５２の２層にした場合に、抵抗素子２４をシリコン酸化膜５２上に形成している。つまり、積層した層間絶縁膜上に形成することで、ｐ型シリコン基板１０との距離をより長く確保でき、寄生容量を削減することができる。また、この場合には、図４のように、フィールド絶縁膜を形成しなくても充分に寄生容量を小さくすることができる。さらに、層間絶縁膜が３層以上に積層されても同様に効果が得られる。
【００２６】
【発明の効果】
本発明の半導体装置の製造方法によれば、回路素子としてバイポーラトランジスタを形成し、その特性を確認してから、抵抗素子を形成することができる。また、半導体基板と抵抗素子間の距離が増すため抵抗素子の寄生容量を削減できる。また、配線プラグ上のポリシリコン膜がサリサイド化されているため、この接続部の抵抗値を充分に低くでき、抵抗素子の制御に制限を課すことがない。さらに、配線プラグに抵抗素子形成膜を直接接続することにより、従来存在していた配線による寄生容量をさらに削減できる。新たなマスクを必要とせず、工数を多く必要としない。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の製造方法を示すフロー図である。
【図２】本発明の第２実施例による半導体装置の構造を示す図である。
【図３】本発明の第３実施例による半導体装置の構造を示す図である。
【図４】本発明の第４実施例による半導体装置の構造を示す図である。
【図５】従来の半導体装置の製造方法を示すフロー図である。
【図６】本発明第１〜４実施例の半導体装置を構成する基本回路の回路図である。
【符号の説明】
１０    ｐ型シリコン基板
１２    埋込みｎ+層
１４    ｎーエピタキシャル成長層
１６    トレンチ素子分離絶縁膜
１８    フィールド絶縁膜
２０    コレクタｎ+層
２２    コレクタ引き出し電極
２４    抵抗素子
２６    ベース引き出し電極
３２    ベースｐ層
３４    エミッタｎ+層
３６    エミッタ引き出し層
４０    Ｔｉサリサイド
４８    保護膜
４４、１４４    配線プラグ
４６、１４６    配線
３０、３０ａ、５０    シリコン窒化膜
１１、２８、２８ａ、３８、３８ａ、４２、５２    シリコン酸化膜
【図１】
0003539887.tif 000002
【図２】
0003539887.tif 000003
【図３】
0003539887.tif 000004
【図４】
0003539887.tif 000005
【図５】
0003539887.tif 000006
【図６】
0003539887.tif 000007