(57)【特許請求の範囲】
【請求項１】
半導体集積回路を構成する各要素の、要素ごとに種類の異なる複数の被測定パターンをそれぞれに有し、チップ上に格子状に配置された複数の測定ユニットと、
前記複数の測定ユニット上に配設され、前記複数の被測定パターンとの接続により、前記各要素の測定項目に応じた測定回路系を構成する測定用バス群と、
前記チップ上の、前記複数の測定ユニットの配置領域以外の領域に配置され、測定機器が接続される複数の測定用パッドと、
前記各要素の測定項目に応じて、その測定項目に応じた測定回路系を前記測定用バス群より選択し、前記複数の測定用パッドに接続する複数の選択スイッチと、
前記複数の選択スイッチの切り替えを、前記各要素の測定項目に応じて電気的に制御する制御回路と
を具備したことを特徴とする半導体特性評価装置。
【請求項２】
前記半導体集積回路を構成する各要素は、抵抗、容量、トランジスタなどの半導体素子または半導体素子を含む集積回路であり、構造、サイズ、形状などが異なる複数の半導体素子または複数の集積回路によって、前記複数の被測定パターンが形成されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項３】
前記半導体集積回路を構成する各要素の一つは遅延回路であり、遅延時間が異なる複数の遅延回路によって、前記複数の被測定パターンが形成されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項４】
前記複数の測定ユニットは、それぞれ、数百μｍ角程度の大きさを有し、数十ないし数百種の被測定パターンを搭載していることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項５】
前記複数の測定ユニットは、それぞれ、前記複数の被測定パターンを要素ごとに搭載するために、複数のエリアに分割されていることを特徴とする請求項１または４に記載の半導体特性評価装置。
【請求項６】
前記測定用バス群は、ストライプ形状に配設された第１のバスとメッシュ形状に配設された第２のバスとを有して構成されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項７】
前記第２のバスは、縦方向バスと横方向バスとが相互に接続されて、同一電位に固定されることを特徴とする請求項６に記載の半導体特性評価装置。
【請求項８】
前記第２のバスは、複数のグループに分割されていることを特徴とする請求項６または７に記載の半導体特性評価装置。
【請求項９】
前記制御回路は、前記チップの外周部に配置されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項１０】
前記半導体集積回路を構成する各要素の一つはＭＯＳトランジスタを含む集積回路であり、複数の集積回路によって形成される複数の被測定パターンのうち、すべてのトランジスタのソースおよびドレインは、直接、前記測定用バス群のメッシュ形状に配設された第２のバスに接続され、選択トランジスタのゲートは、スイッチ回路を介して、ゲートバイアス印加用に割り当てられた前記第２のバスに接続され、非選択トランジスタのゲートは、スイッチ回路を介して、前記チップの外部より電位が独立に制御される、オフバイアス印加用に割り当てられた前記第２のバスに接続されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項１１】
前記半導体集積回路を構成する各要素の一つは容量を含み、ＣＢＣＭ法により構成された集積回路であり、複数の集積回路によって形成される複数の被測定パターンの駆動用クロック信号を、前記測定用バス群のストライプ形状に配設された第１のバスを介して供給し、前記ＣＢＣＭ法によって容量−電流変換された測定電流を、前記測定用バス群のストライプ形状に配設された第１のバスを介して出力するように構成されていることを特徴とする請求項１に記載の半導体特性評価装置。
【請求項１２】
前記駆動用クロック信号が供給される前記第１のバスは、寄生容量が０．１ｐＦ／ｍｍ程度に低容量化された低容量化配線を用いて構成され、前記測定電流が出力される前記第１のバスは、寄生容量が０．１２ｐＦ／ｍｍ程度に低容量化され、かつ、配線抵抗が５０Ω／ｍｍ程度に低抵抗化された低容量・低抵抗化配線を用いて構成されることを特徴とする請求項１１に記載の半導体特性評価装置。
【請求項１３】
前記複数の集積回路によって形成される複数の被測定パターンと、前記測定電流が出力される前記第１のバスとの間には、測定ユニットごとに共通の選択回路が挿入されていることを特徴とする請求項１１に記載の半導体特性評価装置。
【請求項１４】
前記選択回路はｐ型ＭＯＳトランジスタによって構成され、このｐ型ＭＯＳトランジスタのウェルとソースとの間、および、このｐ型ＭＯＳトランジスタが接続される、前記複数の集積回路によって形成される複数の被測定パターンの各ｐ型ＭＯＳトランジスタのウェルとソースとの間が、それぞれ接続されていることを特徴とする請求項１３に記載の半導体特性評価装置。
【請求項１５】
前記複数の測定ユニットは、ｎ個（ｎ＞１）の測定ユニットを単位として、前記エリアの一部が共有化されていることを特徴とする請求項５に記載の半導体特性評価装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体特性評価装置に関するもので、特に、半導体集積回路（以下、ＬＳＩと記す）における素子の特性ばらつきや回路の特性ばらつきを評価する素子特性・回路特性評価装置に関する。
【０００２】
【従来の技術】
０．１μｍ世代以降のＬＳＩにおいては、素子パラメータのばらつきを考慮することが極めて重要になる。ＬＳＩの微細化・低電圧化にともない、素子パラメータのばらつきの影響が顕在化してくるためである。
【０００３】
この素子パラメータのばらつきを設計に正確に取り込むためには、ＬＳＩチップ内、ウェハ面内、ウェハ間、ロット間にわたる、大規模な素子パラメータのばらつきの評価が必要である。特に、ＬＳＩチップ内の素子パラメータのばらつきの評価は、ＬＳＩチップ全体の回路特性のばらつきを正確に見積もるためにも重要である。
【０００４】
従来は、ばらつきを評価する素子の特性を個々に測定していた。この場合、測定に必要な素子評価パターンのすべてをチップ上に配置し、評価チップとする。通常、素子評価パターンは、一つの大きさが数百μｍ角程度の面積を必要とする。そのため、１チップないし数チップを使用して、測定項目数に応じた素子評価パターンのすべてを搭載する。そして、測定時には、順次、評価チップを機械的に移動させながら個々の素子評価パターンを探針する。
【０００５】
このような従来の方法には、以下のような５つの欠点があった。
【０００６】
１）  素子評価パターンの面積が大きいため、評価チップの製造コストが高価なものになる。また、素子評価パターンが広い面積にわたって搭載されるため、素子間のばらつきの相関が、素子の特性によるものなのか、距離やチップ上の位置の違いによるものなのかを区別するのが困難になる。
【０００７】
２）  評価チップのレイアウトは、通常のＬＳＩとは掛け離れたものとなってしまう。つまり、評価チップは、探針用パッドを敷き詰めたレイアウトとなる。そのため、本来のプロセスチューニング条件とはずれた状態で製造が行われることになる。したがって、得られた測定結果は、実際のＬＳＩでの素子のばらつきを正確に反映したものでないという問題が生じる。
【０００８】
３）  測定には、機械的な移動と探針による機械的接触とをともなう。そのため、測定時間が膨大となり、評価コストを増大させる。また、機械的接触を多数、場合によっては数万回以上も繰り返すため、その安定性の保証や、接触抵抗のばらつきによる誤差の発生の問題が生じる。
【０００９】
４）  １チップ上に搭載できる素子評価パターン数が数百〜数千個に留まる。同一の素子評価パターンは、一つのチップに数〜数十個しか搭載できない。この搭載数では、統計的評価を行うには十分でない。数十の評価チップを測定して評価することになるが、それは、多数の評価チップについての平均的結果となる。したがって、個々の評価チップの差、たとえばウェハ上の位置に対する依存性などを評価するのは困難になる。
【００１０】
５）  得られた素子のばらつきに関する測定データと、実際の回路のばらつきとの相関を検証することが困難である。少ないデータ数や、チップ上の距離、レイアウト的な不統一性（たとえば、パターン密度や微細度の差）が障害となる。
【００１１】
【発明が解決しようとする課題】
この機械的移動方式に対して、電気的切り替え方式が考えられる。しかし、電気的切り替え方式では、切り替えスイッチのリーク電流による誤差や、配線抵抗による電位誤差の影響で、必要な測定精度が確保できないと考えられてきた。そのため、上述するような機械的移動方式が、現在でも素子のばらつき評価の主流となっている。
【００１２】
そこで、この発明は、探針の機械的移動をともなわずに、電気的切り替えによって、素子特性のばらつきおよび回路特性のばらつきを測定でき、しかも、必要な測定精度を確保することが可能な半導体特性評価装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、この発明の半導体特性評価装置にあっては、半導体集積回路を構成する各要素の、要素ごとに種類の異なる複数の被測定パターンをそれぞれに有し、チップ上に格子状に配置された複数の測定ユニットと、前記複数の測定ユニット上に配設され、前記複数の被測定パターンとの接続により、前記各要素の測定項目に応じた測定回路系を構成する測定用バス群と、前記チップ上の、前記複数の測定ユニットの配置領域以外の領域に配置され、測定機器が接続される複数の測定用パッドと、前記各要素の測定項目に応じて、その測定項目に応じた測定回路系を前記測定用バス群より選択し、前記複数の測定用パッドに接続する複数の選択スイッチと、前記複数の選択スイッチの切り替えを、前記各要素の測定項目に応じて電気的に制御する制御回路とを具備したことを特徴とする。
【００１４】
この発明の半導体特性評価装置によれば、チップ上に格子状に配置された複数の測定ユニットにそれぞれ搭載される、半導体集積回路を構成する各要素の、要素ごとに種類の異なる複数の被測定パターンとの接続により、各要素の測定項目に応じた測定回路系を構成する測定用バス群の、測定用パッドとの間の接続を選択スイッチによって電気的に制御するようにしている。これらの測定用バス群、選択スイッチは、目的に応じて最適な構造とバイアス電圧印加とが実現される。これにより、電気的切り替え方式であっても、切り替えスイッチのリーク電流による誤差や、配線抵抗による電位誤差の影響を防いで、必要な測定精度を十分に確保することが可能となるものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態にかかる素子特性・回路特性評価装置の構成例を示すものである。
【００１７】
図１において、チップ１上には、ユニット・アレイ１０が設けられている。このユニット・アレイ１０は、たとえば、１４×１４の格子状に配置された、測定ユニットとしての１９６個の基本計測ユニット（ＭＡＵ）１１からなっている。
【００１８】
ユニット・アレイ１０の上部には、測定バス（測定用バス群）２０と、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２とが配線されている。測定バス２０、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２は、それぞれ、ユニット・アレイ１０の各基本計測ユニット１１などと接続されている。
【００１９】
チップ１の外周部、たとえば、ユニット・アレイ１０の左側にはＸアドレス・デコーダ（制御回路）３３が、下側にはＹアドレス・デコーダ（制御回路）３４が配置されている。これらのデコーダ３３，３４からは、外部より供給される制御信号にもとづいたＸアドレス選択信号，Ｙアドレス選択信号がそれぞれ出力される。このデコーダ３３から出力されるＸアドレス選択信号は、たとえば、Ｘアドレス選択信号線３１を介して、ユニット・アレイ１０の各基本計測ユニット１１に供給される。また、デコーダ３４から出力されるＹアドレス選択信号は、たとえば、Ｙアドレス選択信号線３２を介して、ユニット・アレイ１０の各基本計測ユニット１１に供給される。
【００２０】
ユニット・アレイ１０の下側には、複数の測定端子パッド（測定用パッド）４０が配列されている。各測定端子パッド４０には、Ｘアドレス・デコーダ３３およびＹアドレス・デコーダ３４と、上記測定バス２０とが接続されている。また、各測定端子パッド４０には測定機器（図示していない）が接続されて、制御信号の入力や、ユニット・アレイ１０の各基本計測ユニット１１からの測定データの出力などが行われる。
【００２１】
図２は、基本計測ユニット１１の基本構成を示す概念図である。基本計測ユニット１１は、たとえば５つの領域１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅに分割されている。それぞれの領域１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅには、ＬＳＩを構成する各要素（半導体素子または半導体素子を含む集積回路や遅延回路）の、要素ごとに構造、サイズ、形状などの種類の異なる被測定パターンが数十パターンづつ搭載されている。
【００２２】
すなわち、領域１１ａは、たとえば抵抗測定パターンエリアであり、このエリアには、要素の一つである抵抗素子または抵抗素子を含む、数十パターンの抵抗測定回路（被測定パターン）が搭載されている。
【００２３】
また、領域１１ｂは、たとえば容量測定パターンエリアであり、このエリアには、要素の一つである容量素子または容量素子を含む、数十パターンの容量測定回路（被測定パターン）が搭載されている。
【００２４】
また、領域１１ｃは、たとえばｎ型ＭＯＳトランジスタ測定パターンエリアであり、このエリアには、要素の一つであるｎ型ＭＯＳトランジスタまたはｎ型ＭＯＳトランジスタを含む、数十パターンのｎ型ＭＯＳトランジスタ測定回路（被測定パターン）が搭載されている。
【００２５】
また、領域１１ｄは、たとえばｐ型ＭＯＳトランジスタ測定パターンエリアであり、このエリアには、要素の一つであるｐ型ＭＯＳトランジスタまたはｐ型ＭＯＳトランジスタを含む、数十パターンのｐ型ＭＯＳトランジスタ測定回路（被測定パターン）が搭載されている。
【００２６】
また、領域１１ｅは、たとえばリングオシレータ測定パターンエリアであり、このエリアには、要素の一つである遅延回路の遅延時間が異なる、数十パターンのリングオシレータ測定回路（被測定パターン）が搭載されている。
【００２７】
ここで、基本計測ユニット１１は、たとえば、数百μｍ角程度の大きさを有して構成されている。したがって、各領域１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ内には、数十パターン以上（数十ないし数百種）の被測定パターンを搭載できる。
【００２８】
図３は、抵抗測定回路の構成例を示すものである。この抵抗測定回路は、たとえば、４個のｎ型ＭＯＳトランジスタ１１ａ−１，１１ａ−２，１１ａ−３，１１ａ−４、および、１個の抵抗素子からなる被測定素子１１ａ−５を有して構成されている。ｎ型ＭＯＳトランジスタ１１ａ−１，１１ａ−２，１１ａ−３，１１ａ−４の各ゲートは、制御端子１１ａ−６に接続されている。ｎ型ＭＯＳトランジスタ１１ａ−１，１１ａ−２，１１ａ−３，１１ａ−４の各ドレインは、それぞれ、測定端子Ｉｆ＋、測定端子Ｖｓ＋、測定端子Ｖｓ−、測定端子Ｉｆ−に接続されている。ｎ型ＭＯＳトランジスタ１１ａ−１，１１ａ−２，１１ａ−３，１１ａ−４の各ソースは共通に接続されている。被測定素子１１ａ−５は、ｎ型ＭＯＳトランジスタ１１ａ−２，１１ａ−３のソース間に接続されている。なお、ｎ型ＭＯＳトランジスタ１１ａ−１，１１ａ−２のソース間には寄生抵抗１１ａ−７が、ｎ型ＭＯＳトランジスタ１１ａ−３，１１ａ−４のソース間には寄生抵抗１１ａ−８が、それぞれ接続されている。
【００２９】
この抵抗測定回路の場合、測定端子Ｉｆ＋，Ｉｆ−間に測定電流Ｉｆを流し、測定端子Ｖｓ＋，Ｖｓ−間の電位差を測定する。電位差をＶｓとするならば、被測定素子１１ａ−５の抵抗値Ｒは、下記の式（１）で表される。
【００３０】
Ｒ＝Ｖｓ／Ｉｆ                              …（１）
図４は、容量測定回路の構成例を示すものである。なお、ここでは、容量測定回路をＣＢＣＭ法（たとえば、「Ｊａｍｅｓ  Ｃ．  Ｃｈｅｎ，  Ｄｅｎｎｉｓ  Ｓｙｌｖｅｓｔｅｒ，  Ｃｈｅｎｍｉｎｇ  Ｈｕ，  Ｈｉｔｏｓｈｉ  Ａｏｋｉ，  Ｓａｍ  Ｎａｋａｇａｗａ，  Ｓｏｏ−Ｙｏｕｎｇ  Ｏｈ，  “Ａｎ  Ｏｎ−Ｃｈｉｐ，  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｃａｐａｃｉｔａｎｃｅ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  Ｍｅｔｈｏｄ  ｗｉｔｈ  Ｓｕｂ−Ｆｅｍｔｏ−Ｆａｒａｄ  Ｒｅｓｏｌｕｔｉｏｎ，”  Ｐｒｏｃ．  ＩＥＥＥ  １９９７  Ｉｎｔ．  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｔｅｓｔ  Ｓｔｒｕｃｔｕｒｅｓ，  ｖｏｌ  １０，  ｐｐ．７７−８０，  Ｍａｒｃｈ  １９９７．」参照）により構成した場合について示している。
【００３１】
この容量測定回路は、たとえば同図（ａ）に示すように、ＣＭＯＳインバータを構成するｐ型ＭＯＳトランジスタ（Ｍ１）１１ｂ−１とｎ型ＭＯＳトランジスタ（Ｍ２）１１ｂ−２、容量素子からなる被測定素子１１ｂ−３、ナンド回路１１ｂ−４，１１ｂ−５、ノア回路１１ｂ−６、および、インバータ回路１１ｂ−７，１１ｂ−８，１１ｂ−９，１１ｂ−１０  ，１１ｂ−１１  を有して構成されている。
【００３２】
ｐ型ＭＯＳトランジスタ１１ｂ−１のソースは容量測定用電源ＶＤＤ（ｓｅｎｓｅ）に、ゲート（端子Ａ）はナンド回路１１ｂ−４の出力端に、それぞれ接続されている。ｎ型ＭＯＳトランジスタ１１ｂ−２のソースはグランド（ＧＮＤ（ｓｅｎｓｅ））に、ゲート（端子Ｂ）はノア回路１１ｂ−６の出力端に、それぞれ接続されている。被測定素子１１ｂ−３は、ｐ型ＭＯＳトランジスタ１１ｂ−１およびｎ型ＭＯＳトランジスタ１１ｂ−２の共通ドレイン（端子Ｃ）と接地との間に接続されている。
【００３３】
ナンド回路１１ｂ−５の一方の入力端は制御端子１１ｂ−１２  に接続され、他方の入力端１１ｂ−１３  には駆動クロックが供給されるようになっている。このナンド回路１１ｂ−５の出力端は、インバータ回路１１ｂ−７の入力端に接続されている。インバータ回路１１ｂ−７の出力端は、上記ナンド回路１１ｂ−４の一方の入力端および上記ノア回路１１ｂ−６の一方の入力端に、それぞれ接続されている。また、上記インバータ回路１１ｂ−７の出力端は、インバータ回路１１ｂ−８の入力端に接続されている。このインバータ回路１１ｂ−８の出力端は、インバータ回路１１ｂ−９の入力端に接続されている。このインバータ回路１１ｂ−９の出力端は、インバータ回路１１ｂ−１０  の入力端に接続されている。このインバータ回路１１ｂ−１０  の出力端は、インバータ回路１１ｂ−１１  の入力端に接続されている。このインバータ回路１１ｂ−１１  の出力端は、上記ナンド回路１１ｂ−４の他方の入力端および上記ノア回路１１ｂ−６の他方の入力端に、それぞれ接続されている。
【００３４】
この場合の容量測定回路は、ＣＭＯＳインバータの消費電流が、駆動電圧、周波数、負荷容量の積になることを利用している。動作波形としては、たとえば同図（ｂ）に示すように、ｐ型ＭＯＳトランジスタ１１ｂ−１およびｎ型ＭＯＳトランジスタ１１ｂ−２が同時にオンしないよう、端子Ａおよび端子Ｂの電位（波形）が調整されている。端子Ｃに接続された被測定素子１１ｂ−３は、容量測定用電源ＶＤＤ（ｓｅｎｓｅ）とグランド（ＧＮＤ（ｓｅｎｓｅ））との電位差Ｖｄｄｃにより駆動される。
【００３５】
駆動クロックの周波数をｆｃ、容量測定用電源ＶＤＤ（ｓｅｎｓｅ）の平均電流値をＩｄｄｃとするならば、被測定素子１１ｂ−３の容量値Ｃｄは、下記の式（２）で表せる。
【００３６】
Ｃｄ＝Ｉｄｄｃ／（ｆｃ・Ｖｄｄｃ）            …（２）
図５は、ｎ型ＭＯＳトランジスタ測定回路の構成例を示すものである。このｎ型ＭＯＳトランジスタ測定回路は、たとえば、ｎ型ＭＯＳトランジスタからなる被測定素子１１ｃ−１のゲートが、トランスファゲート（スイッチ回路）１１ｃ−２を介して、測定端子ｎ−Ｇａｔｅに接続されている。被測定素子１１ｃ−１のドレインは測定端子ｎ−Ｄｒａｉｎに、ソースは測定端子ｎ−Ｓｏｕｒｃｅに、それぞれ接続されている。また、被測定素子１１ｃ−１のゲートには、ｎ型ＭＯＳトランジスタ１１ｃ−３のドレインが接続されている。
【００３７】
このｎ型ＭＯＳトランジスタ１１ｃ−３のソースは接地され、ゲートは、上記トランスファゲート１１ｃ−２のｐ型ＭＯＳトランジスタ側のゲートおよびインバータ回路１１ｃ−４の出力端にそれぞれ接続されている。このインバータ回路１１ｃ−４の入力端には、それぞれ、制御端子１１ｃ−５および上記トランスファゲート１１ｃ−２のｎ型ＭＯＳトランジスタ側のゲートが接続されている。
【００３８】
このｎ型ＭＯＳトランジスタ測定回路の場合、測定端子ｎ−Ｄｒａｉｎおよび測定端子ｎ−Ｓｏｕｒｃｅ間に、特性測定のためのバイアス電位が印加される。制御端子１１ｃ−５が低電位の場合には、被測定素子１１ｃ−１のゲート電位が接地電位となり、ｎ型ＭＯＳトランジスタはオフする。制御端子１１ｃ−５が高電位の場合には、被測定素子１１ｃ−１のゲートに、測定端子ｎ−Ｇａｔｅの電位が印加される。これにより、ｎ型ＭＯＳトランジスタがオンし、被測定素子１１ｃ−１の特性の測定が可能になる。
【００３９】
図６は、ｐ型ＭＯＳトランジスタ測定回路の構成例を示すものである。このｐ型ＭＯＳトランジスタ測定回路は、たとえば、ｐ型ＭＯＳトランジスタからなる被測定素子１１ｄ−１のゲートが、トランスファゲート（スイッチ回路）１１ｄ−２を介して、測定端子ｐ−Ｇａｔｅに接続されている。被測定素子１１ｄ−１のドレインは測定端子ｐ−Ｄｒａｉｎに、ソースは測定端子ｐ−Ｓｏｕｒｃｅに、それぞれ接続されている。また、被測定素子１１ｄ−１のゲートには、ｐ型ＭＯＳトランジスタ１１ｄ−３のドレインが接続されている。
【００４０】
このｐ型ＭＯＳトランジスタ１１ｄ−３のソースには電源ＶＤＤが接続され、ゲートは、上記トランスファゲート１１ｄ−２のｎ型ＭＯＳトランジスタ側のゲートおよび制御端子１１ｄ−４にそれぞれ接続されている。また、制御端子１１ｄ−４には、インバータ回路１１ｄ−５の入力端が接続されている。このインバータ回路１１ｄ−５の出力端は、上記トランスファゲート１１ｄ−２のｐ型ＭＯＳトランジスタ側のゲートに接続されている。
【００４１】
このｐ型ＭＯＳトランジスタ測定回路の場合、測定端子ｐ−Ｄｒａｉｎおよび測定端子ｐ−Ｓｏｕｒｃｅ間に、特性測定のためのバイアス電位が印加される。制御端子１１ｄ−４が低電位の場合には、被測定素子１１ｄ−１のゲート電位が高電位となり、ｐ型ＭＯＳトランジスタはオフする。制御端子１１ｄ−４が高電位の場合には、被測定素子１１ｄ−１のゲートに、測定端子ｐ−Ｇａｔｅの電位が印加される。これにより、ｐ型ＭＯＳトランジスタがオンし、被測定素子１１ｄ−１の特性の測定が可能になる。
【００４２】
図７は、リングオシレータ測定回路の構成例を示すものである。このリングオシレータ測定回路は、たとえば、リングオシレータ部からなる被測定回路１１ｅ−１、インバータ回路１１ｅ−２、分周回路１１ｅ−３、および、出力バッファ（トライステート・バッファ）１１ｅ−４を有して構成されている。
【００４３】
被測定回路１１ｅ−１は、１個のナンド回路１１ｅ−１ａ  と６個のインバータ回路１１ｅ−１ｂ  ，１１ｅ−１ｃ  ，１１ｅ−１ｄ  ，１１ｅ−１ｅ  ，１１ｅ−１ｆ  ，１１ｅ−１ｇ  とからなっている。上記ナンド回路１１ｅ−１ａ  の一方の入力端には、制御端子１１ｅ−５および上記出力バッファ１１ｅ−４がそれぞれ接続されている。このナンド回路１１ｅ−１ａ  の出力端は、インバータ回路１１ｅ−１ｂ  の入力端に接続されている。このインバータ回路１１ｅ−１ｂ  の出力端は、インバータ回路１１ｅ−１ｃ  の入力端に接続されている。このインバータ回路１１ｅ−１ｃ  の出力端は、インバータ回路１１ｅ−１ｄ  の入力端に接続されている。このインバータ回路１１ｅ−１ｄ  の出力端は、インバータ回路１１ｅ−１ｅ  の入力端およびインバータ回路１１ｅ−２の入力端にそれぞれ接続されている。インバータ回路１１ｅ−１ｅ  の出力端は、インバータ回路１１ｅ−１ｆ  の入力端に接続されている。このインバータ回路１１ｅ−１ｆ  の出力端は、インバータ回路１１ｅ−１ｇ  の入力端に接続されている。このインバータ回路１１ｅ−１ｇ  の出力端は、上記ナンド回路１１ｅ−１ａ  の他方の入力端に接続されている。
【００４４】
上記インバータ回路１１ｅ−２の出力端は、分周回路１１ｅ−３を介して、出力バッファ１１ｅ−４の入力端に接続されている。この出力バッファ１１ｅ−４の出力端は、測定端子Ｆ０に接続されている。
【００４５】
このリングオシレータ測定回路において、制御端子１１ｅ−５が低電位の場合、初段のナンド回路１１ｅ−１ａ  の出力が高電位に固定される。よって、被測定回路（リングオシレータ部）１１ｅ−１の発振は停止状態になる。この時、出力段のトライステート・バッファ１１ｅ−４は、制御端子１１ｅ−５が低電位のため、測定端子Ｆ０の分周出力を高インピーダンス状態にする。制御端子１１ｅ−５が高電位の場合には、初段のナンド回路１１ｅ−１ａ  から、もう一方の入力（他方の入力端）の論理値が反転して出力される。これにより、被測定回路１１ｅ−１が発振する。そして、この発振出力が、適宜、分周回路１１ｅ−３によって分周された後、測定端子Ｆ０より出力される。つまり、制御端子１１ｅ−５が高電位の場合は、出力のトライステート・バッファ１１ｅ−４が有効となり、測定端子Ｆ０からリングオシレータ部（被測定回路１１ｅ−１）の発振出力が分周出力される。
【００４６】
図８ないし図１１は、測定バス２０の構成例を示すものである。本実施形態の場合、測定バス２０は、図８に示すメッシュ測定バス（第２のバス）２１と図９〜図１１にそれぞれ示すストレート測定バス（第１のバス）２２，２３，２４とを有して構成されている。
【００４７】
メッシュ測定バス２１は、たとえば図８に示すように、横方向配線（横方向バス）２１ａ、および、この横方向配線２１ａとは異なる層の縦方向配線（縦方向バス）２１ｂからなるメッシュ構造とされている。各々の配線２１ａ，２１ｂの間隔は、基本計測ユニット１１の配置の間隔にほぼ一致されている。そして、各交点において、配線２１ａ，２１ｂは、ビア２１ｃによって相互に接続されている。また、配線２１ａ，２１ｂは、縦方向配線２１ｂと同じ層からなる横配線２１ｄを介して、測定端子パッド４０の一つと接続されている。
【００４８】
なお、基本計測ユニット１１の上層には、たとえば、基本計測ユニット１１の総数に応じて、複数組のメッシュ測定バス２１が配置されている（詳細については、後述する）。
【００４９】
このようなメッシュ構造とすることによって、バス全体を同一電位に固定可能な、低抵抗のメッシュ測定バス２１を形成することが可能である。
【００５０】
ストレート測定バス２２は、たとえば図９に示すように、上記縦方向配線２１ｂと同じ層の縦方向配線（縦方向バス）２２ａからなるストライプ構造とされている。つまり、配線２２ａは、上記メッシュ測定バス２１の縦方向配線２１ｂの相互間に、それぞれ、所定本ずつ配置されている（詳細については、後述する）。また、各配線２２ａは、ｎ型ＭＯＳトランジスタまたはｐ型ＭＯＳトランジスタからなる選択スイッチ２２ｂ、および、横配線２２ｃを介して、測定端子パッド４０の一つと接続されている。
【００５１】
選択スイッチ２２ｂのそれぞれは、たとえば、上記Ｙアドレス選択信号線３２からの信号によって制御される。すなわち、選択スイッチ２２ｂは、各基本計測ユニット１１における測定項目（抵抗、容量、トランジスタ、遅延回路）に対応する箇所のみがオンし、その他はオフとなる。必要な箇所の選択スイッチ２２ｂだけをオンさせることにより、不要な測定バス・ネット（測定回路系）を遮断して、リーク電流の流入を防止できる。
【００５２】
ストレート測定バス（容量測定駆動クロック用）２３は、たとえば図１０に示すように、上記縦方向配線２１ｂと同じ層の縦方向配線（縦方向バス）２３ａからなるストライプ構造とされている。つまり、配線２３ａは、上記メッシュ測定バス２１の縦方向配線２１ｂの相互間に、それぞれ、所定本ずつ配置されている（詳細については、後述する）。また、各配線２３ａは、測定バス選択ゲート（選択スイッチ）２３ｂ、横配線２３ｃ、および、差動クロックバッファ２３ｄを介して、測定端子パッド４０の二つと接続されている。
【００５３】
測定バス選択ゲート２３ｂのそれぞれは、たとえば、上記Ｙアドレス選択信号線３２からの信号によって制御される。すなわち、測定バス選択ゲート２３ｂによって、必要な箇所の縦方向配線２３ａに対してのみ駆動クロックを供給させるようにする。これにより、不要な電流消費とノイズの発生とを防止できる。
【００５４】
ストレート測定バス２４は、リングオシレータ測定用の測定バスであり、たとえば図１１に示すように、上記縦方向配線２１ｂと同じ層の縦方向配線（縦方向バス）２４ａからなるストライプ構造とされている。つまり、配線２４ａは、上記メッシュ測定バス２１の縦方向配線２１ｂの相互間に、それぞれ、所定本ずつ配置されている（詳細については、後述する）。また、各配線２４ａは、測定バス選択ゲート（選択スイッチ）２４ｂ、横配線２４ｃ、および、差動出力バッファ２４ｄを介して、測定端子パッド４０の二つと接続されている。
【００５５】
測定バス選択ゲート２４ｂのそれぞれは、たとえば、上記Ｙアドレス選択信号線３２からの信号によって制御される。すなわち、測定バス選択ゲート２４ｂによって、必要な箇所の縦方向配線２４ａだけが有効となるようにする。これにより、不要な電流消費とノイズの発生とを防止できる。
【００５６】
ここで、抵抗測定回路、容量測定回路、ｎ型ＭＯＳトランジスタ測定回路、ｐ型ＭＯＳトランジスタ測定回路、および、リングオシレータ測定回路のそれぞれと測定バス２０との接続関係（測定バス・ネット）について説明する。
【００５７】
抵抗測定回路（図３参照）の場合、測定バス・ネットとしては、測定端子Ｉｆ＋，Ｉｆ−，Ｖｓ＋，Ｖｓ−の各々が、図９に示したストレート測定バス２２の縦方向配線２２ａのそれぞれに接続されている。この場合、選択スイッチ２２ｂには、ｎ型ＭＯＳトランジスタが用いられる。また、制御端子１１ａ−６には、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２の論理積をとるロジック（図示していない）が接続されている。
【００５８】
なお、測定端子Ｉｆ−に関しては、図８に示したメッシュ測定バス２１に接続することもできる。その場合は、測定端子Ｉｆ−につながる選択スイッチ（トランジスタ１１ａ−４）を省略しても良い。
【００５９】
容量測定回路（図４参照）の場合、測定バス・ネットとしては、容量測定用電源ＶＤＤ（ｓｅｎｓｅ）が、図９に示したストレート測定バス２２の縦方向配線２２ａと接続されている（選択スイッチ２２ｂはｐ型ＭＯＳトランジスタ）。また、ナンド回路１１ｂ−５の入力端（駆動クロック入力）１１ｂ−１３  が、図１０に示したストレート測定バス２３の縦方向配線２３ａと接続されている。また、ＧＮＤ（ｓｅｎｓｅ）が、図８に示したメッシュ測定バス２１の一つに接続される。さらに、制御端子１１ｂ−１２  には、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２の論理積をとるロジック（図示していない）が接続されている。
【００６０】
このように、容量測定回路の駆動クロックを、ストレート測定バス２３の縦方向配線２３ａより供給するようにする。これにより、ＣＢＣＭ法によって容量−電流変換された測定電流は、ストレート測定バス２２の縦方向配線２２ａを介して出力される。
【００６１】
ｎ型ＭＯＳトランジスタ測定回路（図５参照）の場合、測定バス・ネットとしては、測定端子ｎ−Ｄｒａｉｎ，ｎ−Ｓｏｕｒｃｅ，ｎ−Ｇａｔｅの各々が、図８に示したメッシュ測定バス２１のそれぞれに接続されている。また、制御端子１１ｃ−５には、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２の論理積をとるロジック（図示していない）が接続されている。
【００６２】
このｎ型ＭＯＳトランジスタ測定回路においては、メッシュ測定バス２１を使用することにより、測定時の電位ドロップを抑制し得、精度の高い測定が可能となる。
【００６３】
ｐ型ＭＯＳトランジスタ測定回路（図６参照）の場合、測定バス・ネットとしては、測定端子ｐ−Ｄｒａｉｎ，ｐ−Ｓｏｕｒｃｅ，ｐ−Ｇａｔｅの各々が、図８に示したメッシュ測定バス２１のそれぞれに接続されている。また、制御端子１１ｄ−４には、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２の論理積をとるロジック（図示していない）が接続されている。
【００６４】
このｐ型ＭＯＳトランジスタ測定回路においては、メッシュ測定バス２１を使用することにより、測定時の電位ドロップを抑制し得、精度の高い測定が可能となる。
【００６５】
リングオシレータ測定回路（図７参照）の場合、測定バス・ネットとしては、測定端子Ｆ０が、図１１に示したストレート測定バス２４の縦方向配線２４ａと接続されている。また、制御端子１１ｅ−５には、Ｘアドレス選択信号線３１およびＹアドレス選択信号線３２の論理積をとるロジック（図示していない）が接続されている。
【００６６】
本実施形態の場合には、上記したように、基本計測ユニット１１の１つ当たり、７組のメッシュ測定バス２１と５本の縦方向配線２２ａ、１本の縦方向配線２３ａ、および、１本の縦方向配線２４ａとが割り当てられている。つまり、基本計測ユニット１１の個数を“１９６（＝１４×１４）”とした場合、測定バス２０は、７組のメッシュ測定バス２１と、７０（＝１４×５）本の縦方向配線２２ａを有するストレート測定バス２２、１４本の縦方向配線２３ａを有するストレート測定バス２３、および、１４本の縦方向配線２４ａを有するストレート測定バス２４とによって構成されている。
【００６７】
なお、測定バス２０は、被測定素子１１ａ−５，１１ｂ−３，１１ｃ−１，１１ｄ−１の特性や被測定回路１１ｅ−１の特性に応じて、最適な構成とバイアス条件となるように設計されている。すなわち、測定回路ごとに、その回路の特性に合わせて、適切な測定バス２０の構成とバイアス条件とを選択することにより、選択スイッチのリーク電流や測定バス２０の寄生抵抗による電位ドロップなどの、測定にかかる誤差要因の影響を回避できる。
【００６８】
また、測定回路の種類によらず、チップ１上のＸ，Ｙアドレス・デコーダ３３，３４や電源（図示していない）などは共通となる。
【００６９】
さらに、詳細には説明していないが、Ｘ，Ｙアドレス・デコーダ３３，３４の機能としては、アドレス指定の他、測定回路のモード設定、内部動作のモニタなどが含まれる。
【００７０】
このような構成の素子特性・回路特性評価装置は、測定端子パッド４０に測定機器が接続される。そして、測定端子パッド４０を介して、測定項目に応じた制御信号および電源・測定バイアスなどが入力される。すると、制御信号にしたがって、測定バス２０が選択的に測定端子パッド４０と接続されるとともに、その測定バス２０につながる基本計測ユニット１１のうちの、抵抗測定回路、容量測定回路、ｎ型ＭＯＳトランジスタ測定回路、ｐ型ＭＯＳトランジスタ測定回路、または、リングオシレータ測定回路の１つが制御状態とされる。このようにして、測定項目に対応する測定バス・ネットの、測定端子パッド４０との接続が電気的に切り替えられる。これにより、制御状態とされた回路の出力（測定データ）が、測定バス２０を介して、測定端子パッド４０より測定機器へと出力される。
【００７１】
以上、説明してきたように、遅延時間を決めるＬＳＩの構成要素（被測定素子または被測定回路）としての、抵抗（寄生抵抗）、容量（寄生容量）、トランジスタなどの、構造やサイズの違いによるバリエーションの異なる数十ないし数百の測定回路と、リングオシレータなどの遅延時間の評価が可能なサンプル回路の異なる数十ないし数百の測定回路とを搭載した、数百μｍ角の大きさを有する数百個の基本計測ユニットを、チップ上に格子状に配置する。この場合、１ユニットに搭載される総測定回路数は数百となり、１チップの総被測定パターン数は数万〜十数万となる。
【００７２】
また、それぞれの基本計測ユニットに対し、適宜、選択スイッチを配した測定バスを接続して、測定回路との間で測定バス・ネットを構成する。そして、この測定バス・ネットの測定端子パッドとの接続を、制御信号の入力にもとづいて選択スイッチを制御することによって電気的に切り替える。
【００７３】
このようにして、従来の探針の機械的な移動をともなわずに、電気的に被測定パターンの選択を可能とすることにより、１チップで数万〜十数万の被測定パターンを評価できる。特に、数百μｍ角の基本計測ユニットに、全被測定パターンが集約されるため、個々の被測定パターン間における特性のばらつきの相関を正確に評価することが可能となる。また、電気的な切り替えによる手法でありながら、測定バスの構成やバイアスの印加方法などを測定項目に応じて最適化できることによって、必要な測定精度を確保できる。
【００７４】
たとえば、１個の基本計測ユニット１１のサイズを２５０μｍ角とした場合、３．５ｍｍ角のチップ１であれば、１９６（１４２  ）個に細分化して評価することができる。これにより、通常のＬＳＩのチップサイズ（数〜十数ｍｍ角）に対して、十分な空間分解能を確保できる。また、１チップの測定で、１９６の標本数（測定データ）を得ることができ、正確な統計的評価が可能になる。
【００７５】
上記した、本実施形態にかかる手法を用いることによって、従来の方法で問題となっていた５つの問題点を解決することができる。
【００７６】
１）  １チップで数万〜十数万の被測定パターンを評価できる。よって、収集できるデータ量に対するチップの製造コストについては、約２桁の改善が可能となる。
【００７７】
２）  測定端子パッドを、チップの外周付近にのみ配置できる。つまり、基本測定ユニット内には、被測定素子と、その測定回路を高密度に配置させることが可能となる。よって、通常のＬＳＩと極めて類似性の高いレイアウトとなり、実際のＬＳＩでの素子の特性ばらつきを反映したデータを収集できるようになる。
【００７８】
３）  個々の素子に対する測定は、電気的な接続の切り替えによって行われる。その場合、一つのチップの、ある被測定素子に対する機械的な接触動作は１回で済む。これにより、寄生抵抗の影響は個々の被測定パターンに関して共通となり、チップ内の素子特性のばらつきを正確に評価できる。また、機械的な接触回数が少ないため、接触抵抗を確認するための測定のシーケンスを導入したとしても、全体の測定時間はほとんど増加しない。よって、接触抵抗の安定性を容易に確保でき、チップ間での素子の特性ばらつきの評価を精度良く行うことが可能になる。
【００７９】
４）  数百μｍ角の基本測定ユニットを格子状に配置するようにしているため、同一の被測定素子について、１チップで数百の標本数を確保できる。よって、１チップにより精度の高い統計的評価を行うことができるとともに、チップごとに素子間での相関を分析することも可能となる。
【００８０】
５）  すべての被測定パターンが、数百μｍ角の基本計測ユニット上に集約されるので、レイアウトも通常のＬＳＩとの類似性が極めて高く、素子間での特性のばらつきの相関のみでなく、それらと回路の遅延時間ばらつきとの相関をも高い信頼度で評価することが可能となる。
【００８１】
次に、本発明にかかる他の実施形態について説明する。
【００８２】
図１２は、ｎ型ＭＯＳトランジスタ測定回路の他の構成例を示すものである。ｎ型ＭＯＳトランジスタ測定回路（図５参照）の場合、すべての被測定素子１１ｃ−１が、メッシュ測定バス２１に接続されている。そのため、ｎ型ＭＯＳトランジスタのオフリークの、測定精度に及ぼす影響が大きい。
【００８３】
そこで、ｎ型ＭＯＳトランジスタのオフリークを抑制させるために、たとえば図１２に示すように、ｎ型ＭＯＳトランジスタ１１ｃ−３’のソースにオブバイアス電位ＧＮＤＥを接続する。こうして、被測定素子１１ｃ−１のゲート電位として、非選択時には、オブバイアス電位ＧＮＤＥが印加されるようにする。これにより、測定端子ｎ−Ｄｒａｉｎ，ｎ−Ｓｏｕｒｃｅ間を流れるリーク電流を低減でき、測定精度の改善が可能となる。
【００８４】
図１３は、ｐ型ＭＯＳトランジスタ測定回路の他の構成例を示すものである。このｐ型ＭＯＳトランジスタ測定回路の場合、たとえば、ｐ型ＭＯＳトランジスタ１１ｄ−３’のソースにオブバイアス電位ＶＤＤＥが接続されている。こうして、被測定素子１１ｄ−１のゲート電位として、非選択時には、オブバイアス電位ＶＤＤＥが印加されるようにする。これにより、ｎ型ＭＯＳトランジスタのオフリークが抑制される。その結果、図１２に示したｎ型ＭＯＳトランジスタ測定回路の場合と同様に、測定端子ｐ−Ｄｒａｉｎ，ｐ−Ｓｏｕｒｃｅ間を流れるリーク電流を低減でき、測定精度の改善が可能となる。
【００８５】
図１４は、図８に示したメッシュ測定バスの他の構成例を示すものである。この例のメッシュ測定バス（第２のバス）２１Ａは、たとえば、四つの分割バス（グループ）２１Ｂに分割されている。分割することにより、メッシュ測定バス２１Ａは、寄生抵抗およびリーク電流（各分割バス２１Ｂに流入する被測定素子からのオフリーク電流）を削減することができる。特に、トランジスタの測定に用いるようにすることによって、オン電流の測定精度を改善できる。
【００８６】
図１５は、容量測定回路（測定バス・ネット）の他の構成例を示すものである。この例の場合、各基本計測ユニット１１における容量測定パターンエリア１１ｂ内の、すべての容量測定回路（図４参照）のｐ型ＭＯＳトランジスタ１１ｂ−１に、共通に、ｐ型ＭＯＳトランジスタからなる選択スイッチ（選択回路）１１ｂ−２１  が接続されている。この選択スイッチ１１ｂ−２１  は、ゲートが制御端子１１ｂ−２２  に接続されている。
【００８７】
そして、この選択スイッチ１１ｂ−２１  を介して、基本計測ユニット１１ごとに、すべての容量測定回路がストレート測定バス２２の縦方向配線２２ａと接続されて、容量測定用の測定バス・ネットが構成されている。これにより、さらに不要な回路からのリーク電流（トランジスタ１１ｂ−１のオフリーク）を遮断でき、測定精度の改善が可能となる。
【００８８】
図１６は、容量測定用の測定バス・ネットのさらに別の構成例を示すものである。通常、ＣＭＯＳ回路では、ｐ型ＭＯＳトランジスタのウェルには、電源電位が印加される。図１５に示した測定バス・ネットの場合は、電源ＶＤＤ（ｓｅｎｓｅ）ＥＸＴの印加される測定端子パッド４０を電源端子とみなすことができる。したがって、ウェルは、この測定端子パッド４０の電位により固定される。そのため、選択スイッチ（ｐ型ＭＯＳトランジスタのウェル）２２ｂに流入するリーク電流が測定端子パッド４０に流れ込み、測定誤差の原因となる。
【００８９】
そこで、この例の測定バス・ネットでは、たとえば図１６に示すように、選択スイッチ２２ｂ’，１１ｂ−２１’、および、すべての容量測定回路のｐ型ＭＯＳトランジスタ１１ｂ−１’において、それぞれのウェルをソースと個々に接続し、ウェルに流れる不要なリーク電流成分を遮断するようにしている。
【００９０】
図１７は、リングオシレータ測定用の測定バス・ネットの他の構成例を示すものである。この例の場合、各基本計測ユニット１１におけるリングオシレータ測定パターンエリア１１ｅ内の、すべてのリングオシレータ測定回路（図７参照）が、分周回路１１ｅ−３を共有化するように構成されている。そして、選択ゲート１１ｅ−１１  を介して、基本計測ユニット１１ごとに、すべてのリングオシレータ測定回路が測定バス２０と接続されて、リングオシレータ測定用の測定バス・ネットが構成されている。なお、選択ゲート１１ｅ−１１  には、制御端子１１ｅ−１２  が接続されている。
【００９１】
図１８は、ユニット・アレイの他の構成例を示すものである。なお、同図（ａ）は、上述の実施形態で示したユニット・アレイ１０における基本計測ユニット１１の基本的な配置を示すものであり、ここでは、基本計測ユニット１１の配置を４×４とした場合を例に示している。同図（ｂ）は、基本計測ユニットの配置を４×４とした場合を例に、４×１（ｎ個（ｎ＞１））の配置ごとに共用部分を設けるようにした場合の例であり、同図（ｃ）は、基本計測ユニットの配置を４×４とした場合を例に、基本計測ユニットの４×４（ｎ個（ｎ＞１））の配置に対して、共用部分を設けるようにした場合の例である。
【００９２】
すなわち、特定の測定パターンエリアのみが比較的大きい面積を必要とするような場合、たとえば同図（ｂ）に示すように、複数（ここでは、ｎ＝４個）の基本計測ユニット１１Ａにまたがるようにして、エリアの一部が共有化された共用部分１１Ａ’を配置する。このユニット・アレイ１０Ａの場合、こうすることによって、過剰な面積の増加を抑えることができる。なお、共用部分１１Ａ’のそれぞれは、すべて同一の測定パターンエリアであっても良いし、別の測定パターンエリアとすることもできる。
【００９３】
また、たとえば同図（ｃ）に示すように、複数（ここでは、ｎ＝１６個）の基本計測ユニット１１Ｂに対して、共用部分１１Ｂ’を配置することも可能である。このような構成のユニット・アレイ１０Ｂは、測定パターンエリア内に、縦方向長配線や横方向長配線を配置する必要があるような場合において、特に有効である。
【００９４】
図１９は、低容量化配線および低容量・低抵抗化配線を用いて、容量測定の精度の改善を図るようにした場合の例を示すものである。なお、同図（ａ）は、５層の積層配線（第１配線層〜第５配線層）からなる一般的な配線構造を、同図（ｂ）は、目的配線を低容量化した低容量化配線構造の一例を、同図（ｃ）は、目的配線を低容量・低抵抗化した低容量・低抵抗化配線構造の一例を、それぞれ示している。
【００９５】
ここで、ＣＢＣＭ法により構成された容量測定回路（図４参照）の場合、駆動クロックの周波数に比例して、被測定素子１１ｂ−３に流れる測定電流が変化する。測定電流が大きい程、リーク電流による誤差の影響は軽減される。つまり、駆動クロックの周波数が高いほど、測定の精度は改善されるが、図１０に示した駆動クロック用のストレート測定バス２３を高速化することは、チップ１に乗るノイズを増大させる。
【００９６】
また、図１５に示したように、ストレート測定バス２２の寄生容量と寄生抵抗とにより、容量測定回路の応答性が制限される。そのため、高い周波数で精度の良い測定を実現するためには、測定バス・ネットの低容量化と低抵抗化とが必要となる。
【００９７】
図１９（ｂ）に示す低容量化配線の場合、たとえば、小ピッチ配線からなる第１配線層〜第３配線層２２−１〜２２−３および大ピッチ配線からなる第４配線層，第５配線層２２−４，２２−５のうち、第３配線層２２−３からなる目的配線２２ｘが低容量化されている。０．１３μｍ世代のＣｕ配線プロセスを例にすると、目的配線２２ｘの寄生容量は、一般の第３配線層２２−３の寄生容量０．２ｐＦ／ｍｍの、約半分の寄生容量０．１ｐＦ／ｍｍとなる。すなわち、このような配線構造を有する低容量化配線を、容量測定回路における駆動クロックのストレート測定バスとして用いることにより、一般的な配線を用いる場合に比して、チップ１に発生するノイズを半減させることが可能となる。
【００９８】
図１９（ｃ）に示す低容量・低抵抗化配線の場合、たとえば、小ピッチ配線からなる第１配線層〜第３配線層２２−１〜２２−３および大ピッチ配線からなる第４配線層，第５配線層２２−４，２２−５のうち、第４配線層２２−４からなる目的配線２２ｙが低容量・低抵抗化されている。０．１３μｍ世代のＣｕ配線プロセスを例にすると、目的配線２２ｙの寄生容量は、一般の第４配線層２２−４の寄生容量０．２４ｐＦ／ｍｍの、約半分の寄生容量０．１２ｐＦ／ｍｍとなる。また、配線抵抗は、通常の第４配線層２２−４の配線抵抗１００Ω／ｍｍの、約半分の配線抵抗５０Ω／ｍｍとなる。すなわち、このような配線構造を有する低容量・低抵抗化配線を、容量測定回路における測定電流を出力するためのストレート測定バスとして用いることにより、駆動クロックを高速化した場合に、チップ１上でのノイズの低減と高速応答性の確保とが可能となる。応答性としては、一般的な配線を用いる場合に比して、約４倍に高速化することが可能となる。
【００９９】
その他、本発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも一つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも一つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【０１００】
【発明の効果】
以上、詳述したようにこの発明によれば、探針の機械的移動をともなわずに、電気的切り替えによって、素子特性のばらつきおよび回路特性のばらつきを測定でき、しかも、必要な測定精度を確保することが可能な半導体特性評価装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる素子特性・回路特性評価装置の構成例を示す平面図。
【図２】図１に示した素子特性・回路特性評価装置における基本計測ユニットの基本構成を示す概念図。
【図３】図１に示した素子特性・回路特性評価装置における抵抗測定回路の一例を示す回路構成図。
【図４】図１に示した素子特性・回路特性評価装置における容量測定回路の一例を示す構成図。
【図５】図１に示した素子特性・回路特性評価装置におけるｎ型ＭＯＳトランジスタ測定回路の一例を示す回路構成図。
【図６】図１に示した素子特性・回路特性評価装置におけるｐ型ＭＯＳトランジスタ測定回路の一例を示す回路構成図。
【図７】図１に示した素子特性・回路特性評価装置におけるリングオシレータ測定回路の一例を示す回路構成図。
【図８】図１に示した素子特性・回路特性評価装置における測定バスの構成を、メッシュ測定バスを例に示す構成図。
【図９】図１に示した素子特性・回路特性評価装置における測定バスの構成を、ストレート測定バスを例に示す構成図。
【図１０】図１に示した素子特性・回路特性評価装置における容量測定回路の駆動クロックに用いられるストレート測定バスの構成図。
【図１１】図１に示した素子特性・回路特性評価装置におけるリングオシレータ測定回路に用いられるストレート測定バスの構成図。
【図１２】ｎ型ＭＯＳトランジスタ測定回路の他の一例を示す回路構成図。
【図１３】ｐ型ＭＯＳトランジスタ測定回路の他の一例を示す回路構成図。
【図１４】メッシュ測定バスの他の一例を示す構成図。
【図１５】容量測定回路の他の一例（測定バス・ネット）を示す構成図。
【図１６】容量測定回路のさらに別の一例（測定バス・ネット）を示す構成図。
【図１７】リングオシレータ測定回路の他の一例（測定バス・ネット）を示す構成図。
【図１８】ユニット・アレイの他の構成例を示す平面図。
【図１９】容量測定に用いられる配線の他の構成例を示す断面図。
【符号の説明】
１…チップ
１０，１０Ａ，１０Ｂ…ユニット・アレイ
１１，１１Ａ，１１Ｂ…基本計測ユニット（ＭＡＵ）
１１Ａ’，１１Ｂ’…共用部分
１１ａ…領域（抵抗測定パターンエリア）
１１ａ−１，１１ａ−２，１１ａ−３，１１ａ−４…ｎ型ＭＯＳトランジスタ
１１ａ−５…被測定素子
１１ａ−６…制御端子
１１ａ−７，１１ａ−８…寄生抵抗
Ｉｆ＋，Ｖｓ＋，Ｖｓ−，Ｉｆ−…測定端子
Ｉｆ…測定電流
１１ｂ…領域（容量測定パターンエリア）
１１ｂ−１，１１ｂ−１’…ｐ型ＭＯＳトランジスタ（Ｍ１）
１１ｂ−２…ｎ型ＭＯＳトランジスタ（Ｍ２）
１１ｂ−３…被測定素子
１１ｂ−４，１１ｂ−５…ナンド回路
１１ｂ−６…ノア回路
１１ｂ−７，１１ｂ−８，１１ｂ−９，１１ｂ−１０  ，１１ｂ−１１  …インバータ回路
１１ｂ−１２  …制御端子
１１ｂ−１３  …入力端（駆動クロック）
１１ｂ−２１  ，１１ｂ−２１  ’…選択スイッチ
１１ｂ−２２  …制御端子
ＶＤＤ（ｓｅｎｓｅ）…容量測定用電源
ＶＤＤ（ｓｅｎｓｅ）ＥＸＴ…電源
ＧＮＤ（ｓｅｎｓｅ）…グランド
Ｖｄｄｃ…電位差
Ｉｄｄｃ…容量測定用電源ＶＤＤ（ｓｅｎｓｅ）の平均電流値
１１ｃ…領域（ｎ型ＭＯＳトランジスタ測定パターンエリア）
１１ｃ−１…被測定素子
１１ｃ−２…トランスファゲート
１１ｃ−３，１１ｃ−３’…ｎ型ＭＯＳトランジスタ
１１ｃ−４…インバータ回路
１１ｃ−５…制御端子
ｎ−Ｇａｔｅ，ｎ−Ｄｒａｉｎ，ｎ−Ｓｏｕｒｃｅ…測定端子
ＧＮＤＥ…オブバイアス電位
１１ｄ…領域（ｐ型ＭＯＳトランジスタ測定パターンエリア）
１１ｄ−１…被測定素子
１１ｄ−２…トランスファゲート
１１ｄ−３，１１ｄ−３’…ｐ型ＭＯＳトランジスタ
１１ｄ−４…制御端子
１１ｄ−５…インバータ回路
ｐ−Ｇａｔｅ，ｐ−Ｄｒａｉｎ，ｐ−Ｓｏｕｒｃｅ…測定端子
ＶＤＤ…電源
ＶＤＤＥ…オブバイアス電位
１１ｅ…領域（リングオシレータ測定パターンエリア）
１１ｅ−１…被測定回路
１１ｅ−１ａ  …ナンド回路
１１ｅ−１ｂ  ，１１ｅ−１ｃ  ，１１ｅ−１ｄ  ，１１ｅ−１ｅ  ，１１ｅ−１ｆ  ，１１ｅ−１ｇ  …インバータ回路
１１ｅ−２…インバータ回路
１１ｅ−３…分周回路
１１ｅ−４…出力バッファ（トライステート・バッファ）
１１ｅ−５…制御端子
１１ｅ−１１  …選択ゲート
１１ｅ−１２  …制御端子
Ｆ０…測定端子
２０…測定バス
２１，２１Ａ…メッシュ測定バス
２１Ｂ…分割バス
２１ａ…横方向配線
２１ｂ…縦方向配線
２１ｃ…ビア
２１ｄ…横配線
２２，２２’…ストレート測定バス
２２ａ…縦方向配線
２２ｂ，２２ｂ’…選択スイッチ
２２ｃ…横配線
２２−１〜２２−５…第１配線層〜第５配線層
２２ｘ，２２ｙ…目的配線
２３…ストレート測定バス（容量測定駆動クロック用）
２３ａ…縦方向配線
２３ｂ…測定バス選択ゲート
２３ｃ…横配線
２３ｄ…差動クロックバッファ
２４…ストレート測定バス（リングオシレータ測定用）
２４ａ…縦方向配線
２４ｂ…測定バス選択ゲート
２４ｃ…横配線
２４ｄ…差動出力バッファ
３１…Ｘアドレス選択信号線
３２…Ｙアドレス選択信号線
３３…Ｘアドレス・デコーダ
３４…Ｙアドレス・デコーダ
４０…測定端子パッド
【図１】
0003592316.tif 000002
【図２】
0003592316.tif 000003
【図３】
0003592316.tif 000004
【図４】
0003592316.tif 000005
【図５】
0003592316.tif 000006
【図６】
0003592316.tif 000007
【図７】
0003592316.tif 000008
【図８】
0003592316.tif 000009
【図９】
0003592316.tif 000010
【図１０】
0003592316.tif 000011
【図１１】
0003592316.tif 000012
【図１２】
0003592316.tif 000013
【図１３】
0003592316.tif 000014
【図１４】
0003592316.tif 000015
【図１５】
0003592316.tif 000016
【図１６】
0003592316.tif 000017
【図１７】
0003592316.tif 000018
【図１８】
0003592316.tif 000019
【図１９】
0003592316.tif 000020