(57)【特許請求の範囲】
【請求項１】
少なくとも１つのディジタルメッセージ中継ユニット（ＩＤＥＣ１ないしＩＤＥＣ４）と、それぞれ１つの伝送路（Ｌ）を介してそのつどの中継ユニット（ＩＤＥＣ１ないしＩＤＥＣ４）と接続されている複数個の下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）とを有するディジタルメッセージ中継システムにおいて、下位ユニット（ＩＤＥＣ１ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）の送信希望を信号報知するため、この下位ユニットが先ず重要でない内容の少なくとも１つのメッセージを上位ユニット（ＩＤＥＣ１ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）に送り、その後に初めて重要な内容のメッセージを送り、メッセージフレームの２倍の継続時間に少なくとも等しい第１の遅延時間（ＴＤ１）が、他の下位ユニットにより占められているメッセージ中継ユニットのメッセージに対する下位ユニットの反応を遅延させるために設けられていることを特徴とするディジタルメッセージ中継システム。
【請求項２】
ディジタルメッセージ中継ユニット（ＩＤＥＣ１ないしＩＤＥＣ４）が、供給された信号を評価しその後の処理のために前処理する受信ユニット（ＲＵ）と、受信ユニット（ＲＵ）の前に接続されかつ伝送路（Ｌ）と接続されるとともに制御信号に関係して伝送路（Ｌ）の１つを受信ユニット（ＲＵ）に通過接続する切換ユニット（ＳＵ）と、伝送路（Ｌ）と接続されそのつどの伝送路（Ｌ）上の下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）の送信信号の生起を検出しかつ相応の情報信号（Ｓ２）を発する監視ユニット（ＣＵ）と、監視ユニット（ＣＵ）、切換ユニット（ＳＵ）および伝送路（Ｌ）と接続されかつ監視ユニット（ＣＵ）の情報信号（Ｓ２）に関係して特定の規範に従って伝送路（Ｌ）の１つを選択するとともに切換ユニット（ＳＵ）および下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）に対する相応の制御信号（Ｓ１、Ｓ３）を発生する選択ユニット（ＳＬ）とを有することを特徴とする請求項１記載のディジタルメッセージ中継システム。
【請求項３】
メッセージ中継ユニット（ＩＤＥＣ１ないしＩＤＥＣ４）の反応時間に少なくとも等しい第２の遅延時間（ＴＤ２）が、メッセージ中継ユニット（ＩＤＥＣ１ないしＩＤＥＣ４）から送られるメッセージを遅延させるために設けられていることを特徴とする請求項１または２記載のディジタルメッセージ中継システム。
【請求項４】
少なくとも１つの下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４）が別のディジタルメッセージ中継ユニットにより形成されることを特徴とする請求項１ないし３の１つに記載のディジタルメッセージ中継システム。
【請求項５】
選択ユニット（ＳＬ）により選択されなかった下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）が選択ユニット（ＳＬ）から送り出された制御信号（Ｓ３）に基づいて送信作動を特定の時間中は停止することを特徴とする請求項１ないし４の１つに記載のディジタルメッセージ中継システム。
【請求項６】
選択ユニット（ＳＬ）により選択された下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）が相応の制御信号（Ｓ３）により送信作動の終了後の特定の時間中は遮断されることを特徴とする請求項１ないし５の１つに記載のディジタルメッセージ中継システム。
【請求項７】
下位ユニットを選択するための規範が下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）における送信作動の受け入れの順序であることを特徴とする請求項１ないし６の１つに記載のディジタルメッセージ中継システム。
【請求項８】
多数のデータチャネルが時分割多重方式で下位ユニット（ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６）とディジタルメッセージ中継ユニット（ＩＤＥＣ１）との間を伝送されることを特徴とする請求項１ないし７の１つに記載のディジタルメッセージ中継システム。
【請求項９】
受信ユニット（ＲＵ）の後にデータ処理ユニット（ＭＰ）が接続されていることを特徴とする請求項１ないし８の１つに記載のディジタルメッセージ中継システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つのディジタルメッセージ中継ユニットと、それぞれ１つの伝送路を介してそのつどの中継ユニットと接続されている複数個の下位ユニットとを有するディジタルメッセージ中継システムに関する。
【０００２】
【従来の技術】
メッセージ中継システムは、それが包括する端局の数が多いほど、経済的である。従って伝送すべき信号は段階的に束ねられ、またこうして必要の際にそのつどの集束レベル（階層段階）で仕分けられかつ分配され得る。最近のディジタルメッセージ中継システムは通常、階層的に編成されまた計算機により制御されかつ個々の端局から伝送されるデータを受信し、評価し、準備し、および／または他のユニットに伝達するシステムである。
【０００３】
その際に線路中継されるデータとパケット中継されるデータとの区別がある。線路中継されるデータは特定の時間中に１つの端局から他の端局へ伝送される。この方法はたとえば優先順位の高い会話伝送に対して選ばれるが、一般的なデータ伝送に対しては、利用可能な伝送路が部分的にしか利用されないので、しばしば非効率的である。パケット中継されるデータは、そのつどの端局の間の適当な可能な伝送経路の選択により伝送路の高い利用度を達成するため、必要の際に集束レベルにより一時記憶される。
【０００４】
パケット中継されるデータを伝送する方法も線路中継されるデータを伝送する方法もたとえばディジタル総合サービス網（ＩＳＤＮ）のようなディジタルの汎用の狭帯域回路網を提供する。ＩＳＤＮでは種々の通信サービスへのアクセスは国際電信電話諮問委員会（ＣＣＩＴＴ）の相応の勧告において定められているいわゆるプロトコルを介して行われる。これらのプロトコルはデータチャネル（Ｄチャネル）を介して交換され、このデータチャネルを介して追加的に信号報知情報も伝送され得る。信号報知情報はなかんずくメッセージ中継システムに対するまたは別の端末装置に対する端末装置からの制御情報を含んでいる。さらに、これらは線路中継されるデータを伝送するためのチャネル（Ｂチャネル）を中継するための情報をも含んでいる。
【０００５】
信号報知データを評価するためＩＳＤＮでは通常、伝送路の駆動のために必要な直列接続論理回路の他にＤチャネルごとに各１つのタイミング‐、スイッチング‐および衝突‐コントロール回路ならびに送信／受信ユニットを有するＤチャネル中継ユニットが使用される。このような中継ユニットはたとえばモジュールＰＥＢ２０７５として「シーメンスデータブック、通信用集積回路（Ｓｉｅｍｅｎｓ  Ｄａｔａ  Ｂｏｏｋ  ，ＩＣＳ  Ｆｏｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）」１９８９年２月出版、第３３２〜３５４頁に記載されている。この公知の中継ユニットは４つのＤチャネルに対して設計されており、また集積回路技術で実現されている。このモジュールにおけるＤチャネルの数はなかんずく必要な高い回路費用により限界を課せられる。その結果、中継システムに対しても回路技術的費用が高くなる。
【０００６】
費用が少なくてすむディジタルメッセージ中継システムはドイツ特許第  ４１４１４９３号明細書に記載されている。このシステムは多数の下位ユニットがそれぞれ伝送路を介して接続されているディジタルメッセージ中継ユニットを含んでいる。メッセージ中継ユニットは、供給された信号を評価しかつその後の処理のために前処理する受信ユニットを含んでいる。受信ユニットの前には、伝送路と接続されかつ制御信号に関係して伝送路の１つを受信ユニットに通過接続する切換ユニットが接続されている。同じく伝送路には、そのつどの伝送路上の下位ユニットの送信信号の生起を検出しまた相応の情報信号を発する監視ユニットが接続されている。監視ユニット、切換ユニットおよび伝送路には、監視ユニットの情報信号に関係して特定の規範に従って伝送路の１つを選択しまた切換ユニットおよび下位ユニットに対する相応の制御信号を発生する選択ユニットが接続されている。下位ユニットが送信希望を有する際にはこのユニットは第１のメッセージの送信により開始する。第１のメッセージが完全に送信され終わる前に、このメッセージ中継システムでは上位の中継ユニットは、伝送がその時点で（まだ）可能でない場合に、第１のメッセージが喪失しないように、相応の信号を下位ユニットに送らなければならない。すなわち、信号の適時の到来の際には、第１のメッセージが留保され、また伝送が可能になった後に改めて、またはそれまで遅らされて送られる。信号が下位ユニットに到来しないと、または過度に遅く到来すると、既に完全に送り出されたメッセージの反復はもはや可能でなく、従ってこれらは喪失する。従って、冒頭に記載した種類のディジタルメッセージ中継システムでは、反応時間が下位の端局の送信すべき最短のメッセージよりも全体として短い伝送路およびメッセージ中継ユニットしか使用され得ない。
【０００７】
【発明が解決しようとする課題】
本発明の課題は、伝送路およびメッセージ中継ユニットの反応時間が共に下位ユニットの最短メッセージよりも大きくてよいディジタルメッセージ中継システムを提供することにある。
【０００８】
【課題を解決するための手段】
この課題は、冒頭に記載した種類のディジタルメッセージ中継システムにおいて請求項１の特徴により解決される。本発明の有利な実施態様は請求項２以下の対象である。
【０００９】
【実施例】
以下、図面に示されている実施例により本発明を一層詳細に説明する。
【００１０】
図１による本発明によるディジタルメッセージ中継システムでは４つのディジタルメッセージ中継ユニットＩＤＥＣ１ないしＩＤＥＣ４が設けられている。メッセージ中継ユニットＩＤＥＣ１ないしＩＤＥＣ４は同一に構成されている。従って、以下ではメッセージ中継ユニットＩＤＥＣ１のみを任意として詳細に説明する。このユニットはそれぞれ１つの伝送路を介して多数のこの場合には２４の下位ユニットと接続されている。この場合の下位ユニットは一方では端局Ｅ７３ないしＥ９６、また他方では別のメッセージ中継ユニットＩＤＥＣ２ないしＩＤＥＣ４である。これらのユニットは同様にそれぞれ２４の端局Ｅ１ないしＥ２４、またはＥ２５ないしＥ４８、またはＥ４９ないしＥ７２がそれぞれ伝送路を介して接続されている。伝送路は図面中に全体として符号Ｌを付して示されており、また伝送線路とならんでなかんずく線路整合、一次コーダまたはデコーダ装置ならびに送信および受信増幅器のような必要な装置を含んでいる。しかしまた必要な装置を有する無線伝送路などであってもよい。
【００１１】
メッセージ中継ユニットＩＤＥＣ１は、供給された信号を評価しまたたとえばマイクロプロセッサＭＰおよびこれと接続されている送信／受信装置ＲＸによるその後の処理のために前処理する受信ユニットＲＵを含んでいる。受信ユニットＲＵの前に、伝送路Ｌと接続されかつ制御信号Ｓ１に関係して伝送路Ｌの１つを受信ユニットＲＵと接続する切換ユニットＳＵが接続されている。さらに、伝送路Ｌと接続されそのつどの伝送路Ｌ上の下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６の送信信号の生起を検出し、また相応の情報信号Ｓ２を発する監視ユニットＣＵが設けられている。これらの情報信号Ｓ２は、監視ユニットＣＵ、切換ユニットＳＵおよび伝送路Ｌと接続されている選択ユニットＳＬに供給され、この選択ユニットは、情報信号Ｓ２に関係して特定の規範に従って伝送路Ｌの１つを選択し、また切換ユニットＳＵに対する相応の制御信号Ｓ１および下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６に対する相応の制御信号Ｓ３を発生する。さらにメッセージ中継ユニットＩＤＥＣ１は、伝送路ＬとマイクロプロセッサＭＰとの間に接続されている送信装置ＸＵをも含んでいるが、この送信装置は以下の考察のためには重要ではなく、従ってこれ以上詳細には説明しない。
【００１２】
下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６の１つが選択ユニットＳＬにより選択された後、相応の制御信号により一方では選択されなかった下位ユニットが選択された下位ユニットの送信作動中は遮断され、また他方では送信作動の終了後に選択された下位ユニットが特定の時間中は遮断される。下位ユニットを選択するための規範として、たとえば下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６における送信作動の受入れの順序が用いられる。その際に下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６の各々は、必要とされるならば，送信作動と同時に直ちに開始する。既にその前に送信作動を受入れている他の下位ユニットが既に選択されているならば、送信作動をその後に受入れた下位ユニットは相応の信号を伝達し、それに基づいてこの下位ユニットはその送信作動を停止し、その後の時点で新たに開始する。２つまたはそれ以上の下位ユニットが同じ時点で送信作動を受入れる場合には、選択ユニットＳＬに格納されている優先順位に従って進行する。
【００１３】
伝送線路Ｌおよびメッセージ中継ユニットＩＤＥＣ１の反応時間が下位ユニットから送られる最短メッセージよりも長い場合にこのメッセージが失われないようにするため、そのつどの下位ユニットは先ず、その内容が全く意味を持たずまたその喪失が伝送すべき情報の喪失を惹起しないメッセージを送る。許容し得る反応時間をさらに高めるためには、一方では最初のメッセージが比較的長く構成され得るし、また他方では必要な場合に意味のない多数のメッセージが最初に送られ得る。この“見かけのメッセージ”は上位のメッセージ中継ユニットＩＤＥＣ１による同定を可能にする特定のビット組み合わせであってよい。この組み合わせはこの目的に適するように構成されている。さらに、２つの遅延時間が設けられ、その一方は伝送装置の伝播時間を補償し、また他方は上位のメッセージ中継ユニットの状態が確実に定まるまでの待ち時間として使用するようにすることもできる。
【００１４】
本発明によれば、唯一の受信ユニットを有するディジタルメッセージ中継システムを多数の端局、たとえば２４の端局の信号報知チャネル、たとえばＤチャネルに対して用いることができる。その際にたとえばＬＡＰ‐Ｄのような完全二重作動でのＨＤＬＣベース（ＨＤＬＣ＝高レベルデータリンクコントロール）の伝送プロトコルが使用される。送信方向にはデータ伝送の必要なシーケンス化が自動的に与えられる。受信方向にはシーケンス化は選択ユニットＳＬおよび追加的なコントロールチャネルにより保証される。選択ユニットＳＬは、端末装置に信号報知チャネルを割り当てるため、または端末装置から信号報知チャネルを取り出すために、コントロールチャネルを利用する。その際に端末装置あたり１つのコントロールチャネルが提供される。コントロールチャネルは単方向にマスター‐マルチ‐スレーブ構成で作動させられる。このチャネルを介して端末装置（スレーブ）に選択ユニット（マスター）から、端末装置がその信号報知チャネル上で送信してよいかどうかが通知される。コントロールチャネルは信号報知チャネルと同じく透過性にすべてのインタフェースを介して通され得る。場合によっては、ロード‐ルック法によりコントロールチャネル上のビット誤り確率が減ぜられ得る。たとえばマイクロプロセッサＭＰのようなコントロールユニットが端末装置ＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６と付属の信号報知チャネルを介して通信する。送信方向には送信ポート‐タイムスロットおよびタイムスロット長さが自由にプログラムされ得る。それによってマイクロプロセッサＭＰは順次に任意の端末装置に応答し得る。受信方向には受信ポート／タイムスロットを選択するいわゆるストローブ信号のような外部信号が評価される。このストローブ信号は選択ユニットから発生される。
【００１５】
選択ユニットＳＬは受信ユニットＲＵにそれぞれ下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６を割り当てる。コントロールチャネルを介して受信ユニットＲＵは下位ユニットＩＤＥＣ２ないしＩＤＥＣ４、Ｅ７３ないしＥ９６に、そのつどの信号報知チャネルが利用可能であるかブロックされているかを指示する。システム初期化の後にすべての信号報知チャネルがブロックされる。１つの下位ユニットがたとえば能動化手続きを成功裡に実行した後に、その下位ユニットは選択ユニットにより要求リストのなかに受け入れられる。最初に、このリストのなかに導かれるすべての下位ユニットにその信号報知チャネルの利用可能性が指示される。第１の下位ユニットが送信を開始すると直ちに、受信ユニットＲＵがストローブ信号により送信する下位ユニットに同期化され、またすべての他の下位ユニットの信号報知チャネルがブロックされる。多数の下位ユニットが同時に送信を開始すると、選択ユニットＳＬが優先順位により、信号報知チャネルがどこに割り当てられるかまたはどこから取り去られるかを決定する。その際に同時に、多数の下位ユニットが同時に送信する場合に、１つの下位ユニットが二回目に能動化される前に、各下位ユニットが一回自分の順番になることが保証される。個々のチャネルは時分割多重作動で伝送される。
【００１６】
最初に１つの下位ユニットが、最後に送られたＩＯＭフレーム（ＩＯＭ＝ＩＳＤＮオリエンティッド‐モジュラー）内で伝達されたバスアクセスビットＢＡＣにより、集積された作動チャネルＥＯＣ（ＥＯＣ＝埋込まれた作動チャネル）上で送られたメッセージと関係して、その状態を指示する。そのことから、開始‐停止ビットＳＧ（ＳＧ＝ストップ／ゴー）の特定の挙動が生じ、その結果、バスアクセスビットＢＡＣの第１の論理状態“０”の際に開始‐停止ビットＳＧが好ましくは遅延時間の経過後に第１の論理状態“０”へのバスアクセスビットＢＡＣの移行後に透過性に切換えられ、他方において上位のメッセージ中継ユニットに通ずるＤチャネルは遅延なしに第１の論理状態“０”に保たれる。バスアクセスビットＢＡＣが第２の論理状態“１”に導かれると、開始‐停止ビットＳＧはストップ状態を表す論理状態にセットされ、また上位のメッセージ中継ユニットに通ずるＤチャネルは透過性に切換えられ、その際にＤチャネル内の従来の論理状態がとりあえずなお伝送される。
【００１７】
たとえば上位のメッセージ中継ユニットにより、論理状態“１”にセットされたバスアクセスビットＢＡＣがデータ入力チャネル上で下位ユニットにより受信されると、メッセージ中継ユニットによりデータ出力チャネル上に開始‐停止ビットＳＧがすぐ次のＩＯＭフレームの際に停止位置、たとえば第２の論理状態“１”にセットされる。Ｄチャネルはその際に透過性である。バスアクセスビットＢＡＣを第１の論理状態“０”にセットすることにより、端局は、Ｄチャネルを上位のメッセージ中継ユニットのために利用し、また線路モジュール上の上位のユニットのＨＬＤＣコントローラを要求したいことを信号報知する。このことはＤチャネルをして上位のメッセージ中継ユニットの方向に第１の論理状態“０”を有するビットをすぐ次のＩＯＭフレームで始まって送信させる。それに加えて、開始‐停止ビットＳＧが第２の論理状態“１”に等しくセットされる。このことは、開始‐停止ビットが送信開始をブロックすることを意味する。１．５ｍｓの遅延時間および追加的な２つのＥＯＣフレームの後に開始‐停止ビットＳＧが透過性になり、またそれによって最後に得られた状態を再現する。それぞれ第１の論理状態“０”を有する到来するビットは下位ユニットに対応付けられている上位のメッセージ中継ユニットに対する線路モジュールに与えられている。この上位のメッセージ中継ユニットは次いでこの下位ユニットへの対応付けを、開始‐停止ビットＳＧを第１の論理状態“０”にセットする相応のＥＯＣメッセージにより指示する。さらにＤチャネルは、上位のメッセージ中継ユニットからのデータがデータ入力端に到来するまで、上位のメッセージ中継ユニットに第１の論理状態“０”を送る。Ｄチャネル上の第１の論理状態“０”を有する第１のビットにより開始するＨＤＬＣフレームはＤチャネルを透過性作動モードに戻す。このことは、たとえば専ら第２の論理状態“１”を有するビットから成る中断要求の送信によりＨＤＬＣコントローラを喪失する危険なしに、第１の論理状態“０”への開始‐停止ビットＳＧの移行とＤチャネルが利用される時点との間の任意の遅延を許す。ＨＤＬＣフレームの終了時にバスアクセスビットＢＡＣが再び第２の論理状態“１”にリセットされる。その結果、開始‐停止ビットＳＧも第２の論理状態“１”にセットされ、またそれによりＤチャネルがその後の伝送に対して、ＨＤＬＣコントローラが新たに要求されるまで、ブロックされる。
【００１８】
図２には、１つの下位ユニット、たとえば下位ユニットＥ７３が要求を上位のメッセージ中継ユニット、たとえばメッセージ中継ユニットＩＤＥＣ１に接続線Ｕｋｏを介して発する場合の概要が示されている。最初にＤチャネルのデータ入力端におけるバスアクセスビットＢＡＣが第２の論理状態“１”にセットされている。その結果、開始‐停止ビットＳＧは停止位置、すなわち第２の論理状態“１”にある。その際に上位のメッセージ中継ユニットＩＤＥＣ１は任意の内容（ｘｘｘｘ）のコード語Ｃ／Ｉを送信し得る。上位のメッセージ中継ユニットＩＤＥＣ１へのアクセスを要求するため下位ユニットＥ７３はＤチャネルＤＣの入力端におけるバスアクセスビットＢＡＣを第１の論理状態“０”にセットする。その結果、ＤチャネルＤＣは上位のメッセージ中継ユニットＩＤＥＣ１の方向に第１の論理状態“０”にクランプされ、また開始‐停止ビットＳＧは第２の論理状態“１”にセットされる。第１の論理状態“０”へのクランプは内容的に意味のない零からのみ成る“見掛け情報”を生ずる。上位のメッセージ中継ユニットＩＤＥＣ１は第１の論理状態“０”の送信にこの端局Ｅ７３へのそのＨＤＬＣコントローラの対応付けにより反応する。このことは下位ユニットＥ７３の方向への、たとえば“１１００”から“１０００”へのコード語Ｃ／Ｉの切換わりにより指示される。その結果、開始‐停止ビットＳＧは第１の遅延時間の後に第１の論理状態“０”にセットされる。Ｄチャネルは下位ユニットＥ７３の方向に、第１の論理状態“０”へのクランプからデータ入力端に到来するＨＤＬＣフレームの開始時の状態“透過性”への移行によってのみ戻される。このＨＤＬＣフレームは上位のメッセージ中継ユニットＩＤＥＣ１の方向に伝送される。フレームの端においてバスアクセスビットＢＡＣは第２の論理状態“１”にセットされる。このことはたとえばレイヤー‐２‐コントローラ（たとえばＳＭＡＲＴＬＩＮＫ、ＩＣＣ、ＭＢＭＣ）により行われ得る。その結果、開始‐停止ビットはすぐ次のＩＯＭフレームで第２の論理状態“１”にセットされる。この開始‐停止ビットは、もしかすると送り出されるかもしれないが上位ユニットＩＤＥＣ１で処理され得なかった第２のＨＤＬＣフレームを停止する。上位ユニットＩＤＥＣ１がＨＤＬＣフレームの処理を終了しているならば、このユニットはコードＣ／Ｉを“１１００”に変更する。コードは第２の遅延時間ＴＤ２の後に下位ユニットＥ７３に伝達され、また開始‐停止ビットＳＧをバスアクセスビットＢＡＣに無関係に停止位置にとどまらせるように作用する。
【００１９】
遅延時間ＴＤ１およびＴＤ２は下記のように生ずる。すなわち遅延時間ＴＤ２はＥＯＣメッセージがたとえば接続線Ｕｋｏのインタフェースを通じて伝送され得るたとえば６ｍｓの時間間隔から生ずる。ＥＯＣメッセージはすべて６ｍｓごとにのみ送られ、また伝送は６ｍｓかかるので、“最悪ケース”に対しては遅延時間ＴＤ２は１２ｍｓとなろう。遅延時間ＴＤ２はそれ故伝送路Ｌ上の伝播時間を表す。
【００２０】
遅延時間ＴＤ１は、ＨＤＬＣコントローラが下位ユニットＥ７３により要求される時点でのスーパーフレームの要求に応じて最大たとえば１３．５ｍｓ、また最小たとえば７．５ｍｓである。この遅延時間は、もしＨＤＬＣコントローラが既に他の加入者に割り当てられているならば、要求されるようなＥＯＣメッセージ“開始”の受信の代わりに、下位ユニットＥ７３がＥＯＣメッセージ“停止”を受信し得るので、必要である。バスアクセスビットのセット前に他の下位ユニットにより占められているＨＤＬＣコントローラは誤ったＥＯＣメッセージとして下位ユニットＥ７３に到着する。第２の可能なＥＯＣメッセージのみが確実に要求される状態を表す。
【００２１】
最後に指摘すべきこととして、たとえば受信ユニットＲＵ、切換ユニットＳＵ、選択ユニットＳＬならびにマイクロプロセッサＭＰのような多数のユニットを唯一のユニット、たとえば信号プロセッサにより実現することもできる。さらに、信号報知チャネルおよびコントロールチャネルを唯一のチャネルにまとめることも可能である。また用途に応じて遅延時間ならびに意味のないメッセージの形式および構成を変更することもできる。
【図面の簡単な説明】
【図１】本発明によるディジタルメッセージ中継システムの一実施例のブロック図。
【図２】図１によるメッセージ中継システムにおける送信受け入れの経過を示す図。
【符号の説明】
ＣＵ    監視ユニット
Ｅ７３〜Ｅ９６    端局
ＩＤＥＣ１〜ＩＤＥＣ４    ディジタルメッセージ中継ユニット
Ｌ    伝送路
ＭＰ    マイクロプロセッサユニット
ＲＵ    受信ユニット
ＲＸ    送信／受信装置
ＳＬ    選択ユニット
ＳＵ    切換ユニット
【図１】
0003586520.tif 000002
【図２】
0003586520.tif 000003