(57)【特許請求の範囲】
【請求項１】
光電変換装置の製造方法において、
２次元状に配された光電変換素子を有する基板に、該基板の外周部の一辺に沿って、同一構成の複数の走査回路チップを並べて実装し、該外周部の別の一辺に沿って、同一構成の複数の検出用回路チップを並べて実装する実装工程と、
前記実装工程の後、前記基板を複数個、前記走査回路チップと前記検出用回路チップのいずれも実装されていない辺を相互に隣接させて、平面的に配置し貼り合わせる工程と、
を含むことを特徴とする光電変換装置の製造方法。
【請求項２】
前記走査回路チップ及び前記検出用回路チップが前記外周部のうち隣接する２辺側に実装され、同一構成の光電変換素子アレイが形成された４枚の前記基板を、相互に９０°回転した向きで４枚配置する請求項１記載の光電変換装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置に係わり、特に大面積の光電変換装置、例えばファクシミリ、デジタル複写機あるいはＸ線撮像装置等に用いられる２次元の光電変換装置に関するものである。
【０００２】
【従来の技術】
従来、ファクシミリ、デジタル複写機等の読み取り系としては、縮小光学系とＣＣＤ型センサを用いた読み取り系が用いられていたが、近年、アモルファスシリコン（以下、ａ−Ｓｉと記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取るいわゆる密着型センサの開発がめざましい。特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下ＴＦＴと記す）としても用いることができるので光電変換半導体層とＴＦＴの半導体層とを同時に形成することができる利点を有している。
【０００３】
ａ−Ｓｉを用いた光電変換装置は、その基本構造が米国特許第４，３７６，８８８号明細書又は特公昭６２−２３９４４号或は特公昭６３−６６１１７号公報に記載されている。
【０００４】
ａ−Ｓｉ光センサとａ−Ｓｉ  ＴＦＴを一体的に形成する為の具体例は米国特許第４，９３１，６６１号、第５，３３８，６９０号、第５，３０６，６４８号の各明細書に記載されている。
【０００５】
本発明者らは、これら明細書に開示の技術を基に、画素数を大巾に増大させた２次元エリア型の光電変換装置を試作した。その光電変換装置の概略を図３、図２を参照して説明する。この装置はヨーロッパ特許公開第０６６０４２１号公報に記載されている。
【０００６】
図３、図２に２０００×２０００個の画素を持つ光電変換装置を示す平面図を示す。２０００×２０００個の検出器を構成する場合、光電変換素子を縦・横方向にそれぞれ数を増やせばよいが、この場合、制御配線（走査線）もｇ１〜ｇ２０００に示すように２０００本になり信号配線（データ線）もｓｉｇ１〜ｓｉｇ２０００に示すように２０００本になる。また走査回路や検出用集積回路（検出用ＩＣ）も２０００本の制御・処理をしなければならず大規模となる。これをそれぞれ１チップのＩＣで行うことは１チップが非常に大きくなり製造時の歩留まりや価格等で不利である。そこで、図に示すように走査回路は例えば１００段のシフトレジスタを１個のチップに形成し、２０個の走査回路チップ（ＳＲ１−１〜ＳＲ１−２０）を使用すれば良い。また検出用集積回路も１００個の処理回路を１個のチップに形成し、２０個の検出用集積回路チップ（ＩＣ１〜ＩＣ２０）を使用する。
【０００７】
図３には左側（Ｌ）に２０チップ（ＳＲ１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装し、１チップあたり１００本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接線している。図３中破線で囲まれる部分は２次元エリア状に配列された光電変換素子アレイ部分に相当する。また検出用集積回路の外部への接続は省略している。
【０００８】
図２には別の例が示されており、ここでは左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）と右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側（Ｕ）に１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装している。この構成は上・下・左・右側（Ｕ、Ｄ、Ｌ、Ｒ）にそれぞれ各配線を１０００本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、製造歩留まりが向上する。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，…，ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…，ｇ２０００とし、つまり奇数番目の制御配線を左側（Ｌ）、偶数番目の制御配線を右側（Ｒ）に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく歩留まりが向上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。
【０００９】
また、図示していないが、別の例として、配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップごと連続な制御線を振り分け、これを左・右側（Ｌ・Ｒ）交互に振り分けることも考えられる。こうすると、１チップ内は連続に制御でき、駆動タイミングの調整や設定が容易で回路を複雑にしなくてよく、安価なＩＣが使用できる上・下側（Ｕ・Ｄ）についても同様で、連続な処理が可能で安価なＩＣが使用できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、大面積の光電変換装置では、製造時の微小なちり、特にアモルファスシリコンなどの半導体層を基板に堆積する時に薄膜堆積装置の壁から剥れ出るゴミ、及びメタル層を基板に堆積する時に残っているほこりを完全になくすことが困難であったため、配線の不具合、即ち配線のショートまたはオープンをゼロにすることは困難であった。
【００１１】
また、大面積の光電変換装置では、制御配線または信号配線がショートまたはオープンになると、その配線に接続されている光電変換素子の全ての出力信号が不正確なものとなり、光電変換装置としては使用不可能となるのである。
【００１２】
つまり、大面積の光電変換装置を作製する時の１枚の基板が大きくなればなるほど基板１枚あたりの歩留まりは低くなり、同時に基板１枚あたりの不具合による損失額も大きくなるのである。
【００１３】
又、一種類の基板サイズでは、それを貼り合わせて装置を構成する場合に、貼り合わせ後の大面積装置のサイズが元の基板サイズの２倍、４倍、６倍…というように倍数に制限される。
【００１４】
更に、又制御配線の選択順序（走査順序）を図２の矢印ＡＬ１に示す方向に設計しようとすると、図２の左側Ｌに配される各走査回路ＳＲ１−１〜ＳＲ１−１０の出力端子の配置順序と、図２の右側Ｒに配される各走査回路ＳＲ１−１１〜ＳＲ１−２０の出力端子の配列順序と、が互いに逆になる。従って、左右両側に配される走査回路を同じ構造のＩＣチップで作るとすると、左又は右側いずれか一方の接続線（制御配線と走査回路の出力端子とを接続する線）を多層配線等で構成しなければならない。こうなると、接続線の構造が複雑且つ高コストなものになり、又、走査回路の高密度実装を妨げる。
【００１５】
又、出力端子の配置順序を変えた２種類のＩＣを用意して一方を左側に、他方を右側に配することもできるが、基本動作が同じであるにもかかわらず２種のＩＣを製造することは高コスト化の原因になる。
【００１６】
このような問題は走査回路だけの問題ではなく読み出した信号を時系列に並べかえて出力する為の検出用ＩＣ（ＩＣ−１〜ＩＣ−２０）においても同様に生じる。
【００１７】
［発明の目的］
よって、本発明の第１の目的は、大面積の光電変換装置を作製する時の基板１枚あたりの歩留まりを向上させ、かつ基板１枚あたりの不具合による損失額を小さくすることにより、結果的に大面積の光電変換装置のコストを低減することである。
【００１８】
また、本発明の第２の目的は、大面積の光電変換装置を作製する時の検査工程の効率の向上およびそれに伴うスループット向上および部品点数の削減に伴う総合的なコストを低減することである。
【００１９】
本発明の第３の目的は、貼り合わせにより得られる装置のサイズの種類を増大しうる光電変換装置を提供することにある。
【００２０】
本発明の第４の目的は、駆動回路の種類を増やすことなく、又、接続を複雑にすることのない光電変換装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記課題を解決するため、本発明は、以下の手段を有する。
【００２２】
本発明は、光電変換装置の製造方法において、２次元状に配された光電変換素子を有する基板に、該基板の外周部の一辺に沿って、同一構成の複数の走査回路チップを並べて実装し、該外周部の別の一辺に沿って、同一構成の複数の検出用回路チップを並べて実装する実装工程と、前記実装工程の後、前記基板を複数個、前記走査回路チップと前記検出用回路チップのいずれも実装されていない辺を相互に隣接させて、平面的に配置し貼り合わせる工程と、を含む。
また、本発明は、前記走査回路チップ及び前記検出用回路チップが前記外周部のうち隣接する２辺側に実装され、同一構成の光電変換素子アレイが形成された４枚の前記基板を、相互に９０°回転した向きで４枚配置してもよい。
【００５０】
【発明の実施の形態】
［作用］
本発明によれば、作製する時の基板１枚あたりの歩留まりを向上させ、かつ基板１枚あたりの不具合による損失額は小さくすることができ、結果的に大面積の光電変換装置のコストを低減することができるという作用が得られる。
【００５１】
また、本発明によれば、検査工程の効率の向上及びそれに伴うスループットの向上及び部品点数の削減が可能となり、結果的に大面積の光電変換装置のコストをさらに低減することができるという作用が得られる。
【００５２】
また、本発明によれば、大きさの異なる基板を用いるので貼り合わせにより得られる装置のサイズの種類を増大できる。
【００５３】
また、本発明によれば、駆動回路の種類を増やしたり、接続を複雑にしないですむ。
【００５４】
また、光電変換素子の注入阻止層が一か所のみで光の入射量を検出することができ、プロセスの最適化が容易で、歩留まりの向上が図れ、製造コストの低減が可能で、ＳＮ比の高い低コストの光電変換装置を供給することができるという作用が得られる。
【００５５】
また、Ｘ線撮像装置に適用すれば出力を瞬時に写し出すことが可能となり、更に画像処理及びデータの保管も可能となる。又、感度もフィルムに比べて良く、人体に影響の少ない微弱なＸ線で鮮明な画像を得ることができるという作用が得られる。
【００５６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００５７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換装置の全体平面図である。なお、図３及び図２と同一機能の部分には同一符号を付してあり、説明を省略する場合がある。
【００５８】
図１に示す光電変換装置において特徴的な点は、４枚の基板の上に構成されている光電変換装置１００、２００、３００、４００の各々４枚をすき間ができるだけ小さくなるように貼り合わせることによって１つの大きな光電変換装置を構成している点である。
【００５９】
光電変換素子アレイを有する基板１００の上には、光電変換素子が１０００×１０００個配置され（図中、斜線部）１０００本の制御配線ｇ１〜ｇ１０００と１０００本の信号配線ｓｉｇ１〜ｓｉｇ１０００の計２０００本の配線と接続されている。走査回路ＳＲ１は１００段ごとに１個のチップに集積化されており、基板１００の上には、ＳＲ１−１〜ＳＲ１−１０の計１０個の走査回路のチップが配置され制御配線ｇ１〜ｇ１０００と接続されている。
【００６０】
また、検出用集積回路も１００個の処理回路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の計１０個の検出用ＩＣチップが配置され信号配線ｓｉｇ１〜ｓｉｇ１０００と接続されている。
【００６１】
他の光電変換素子アレイを有する基板２００、３００、４００においても基板１００と同様であり、光電変換素子は１０００×１０００個配置されており、１０００本の制御配線と１０００本の信号配線により接続されている。また走査回路及び検出用集積回路も同様に１０個ずつ配置されている。これらの走査回路及び検出用集積回路は各基板毎に異なるものを用いることもできるが、本発明においては後述するように同一のＩＣチップを用いることが好ましい。また、４枚の光電変換装置において同時に走査することも可能であり、そのような場合は図３に示す例と比較すると１／４の走査時間を短縮することが可能となる。
【００６２】
図１において各基板上の走査方向は、走査回路ＳＲ１−１〜ＳＲ１−１０においては矢印１００ＳＳに示す方向であり、検出用回路ＩＣ−１〜ＩＣ−１０においては矢印１００ＳＩに示す方向である。
【００６３】
図１に示す装置は、全く同じ構成の光電変換素子アレイを有する基板が、互いに９０°回転させて配置されて構成されている。即ち、左上の基板１００に対して点ＰＰを中心に時計回りに９０°回転させると右上の基板２００の位置となり、更に９０°回転させると右下の基板３００の位置になる。そして、時計回りに更に９０°回転させると左下の基板４００の位置になる。左下の基板４００の位置は、換言すれば、左上の基板１００の位置から点ＰＰを中心に反時計回りに９０°回転させた位置となっている。
【００６４】
又、大面積の光電変換装置の４辺の各辺には走査回路ＳＲ１−１〜ＳＲ１−１０と検出用回路ＩＣ−１〜ＩＣ−１０がそれぞれ設置されている。
【００６５】
図１の例では、各辺における走査回路の走査方向１００ＳＳと検出用回路の走査方向１００ＳＩの向きが反対向きであるが、いずれか一方の走査方向を逆にすれば各辺における走査方向は走査回路及び検出用回路共に同じ向きになる。各基板の検出用回路ＩＣ−１〜ＩＣ−５から出力された信号は各基板に対応して設けられた４つのメモリ（不図示）にそれぞれ格納され、必要に応じて座標変換等を行って図１における物理的な画素の座標に対応させて処理すれば、入力された被写体の画像を表示装置等に再生できる。
【００６６】
走査回路は単一方向にシフトするシフトレジスタを有しており、そのシフトレジスタのシフト方向により走査方向が定められる。
【００６７】
検出用回路も単一方向にシフトするシフトレジスタを有しており、そのシフトレジスタのシフト方向により、信号の取り込み順序又は取り込んだ信号の出力順序（走査方向）が定められる。
【００６８】
本実施例によれば、走査回路及び検出用回路共にそれぞれ一種類のＩＣチップさえあれば光電変換装置の駆動回路を構成できるので、駆動回路のコストが高くならない。
【００６９】
又、多層配線等を用いて、走査回路や検出用回路と、光電変換素子アレイの制御配線及び信号配線と、を接続する必要もなく、単純な結線により接続でき、コスト上昇が生じない。
【００７０】
各ＩＣチップは、４つの基板を貼り合わせた後に、異方性導電性接着剤等で各基板と接続する方が各基板と接続してから各基板を貼り合わせる方法より望ましい。
【００７１】
４枚の光電変換素子アレイの基板をすき間なく貼り合わせて大面積の光電変換装置を構成することにより、基板１枚あたりの歩留まりは高くなり、同時に基板１枚あたりの不具合による損失額を小さくすることができる。
【００７２】
具体的には、図１の大面積光電変換装置における光電変換素子が配置してある面積と図３の光電変換装置における光電変換素子が配置してある面積が同じ場合、図１に示す各基板内のすべての制御配線とすべての信号配線の合計の長さは図３に示す光電変換装置内のすべての制御配線とすべての信号配線の合計の長さの約１／４となる。
このような光電変換装置において制御配線及び信号配線のショートまたはオープンはその配線に接続されている光電変換素子のすべての出力信号が不正確なものとなるため、光電変換装置としては使用不可能となってしまう。そのため、すべての信号配線及びすべての信号配線の合計の長さにほぼ比例して上記のような不具合が生じ、歩留まりを下げるのである。
【００７３】
よって、図１に示す基板１枚あたりの配線の不具合による歩留まりは、図３に示す光電変換装置の約４倍となる。また、図１に示す基板１枚が不具合となり、使用不可能になった場合の損失額は、基板の面積にほぼ比例するため、図３に示す光電変換装置において不具合を発生し使用不可能になった場合の損失額の約１／４となるのである。
【００７４】
また、光電変換素子の基板上には、図４（ａ）、図４（ｂ）に示すように、第１の電極層２、絶縁層７、光電変換を行いうる半導体層４、第１導電型のキャリアの注入を阻止する半導体層５、及び第２の電極層６を積層した光電変換素子が設けられている。そして、この光電変換装置は前記半導体層４に入射した信号光により発生した第１導電型のキャリアを前記半導体層５に蓄積させ、前記第１導電型と異なる第２導電型のキャリアを前記第２の電極層６に導く方向に前記受光素子に電界を与える光電変換手段と、前記受光素子に電界を与えて、前記第１導電型のキャリアを前記半導体層から前記第２の電極層に導く方向に前記光電変換素子に電界を与えるリフレッシュ手段と、前記光電変換手段による光電変換動作中に前記半導体層に蓄積された前記第１導電型のキャリアもしくは前記第２の電極層に導かれた前記第２導電型のキャリアを検出する為の信号検出部と、を有している。
【００７５】
図４（ａ）、図４（ｂ）において、Ｓ１１は受光素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、およびＳＩＧは信号配線である。コンデンサＣ１１と受光素子Ｓ１１とを分離せず、受光素子Ｓ１１とコンデンサＣ１１とを一体的に形成している。これは受光素子とコンデンサとＴＦＴとがほぼ同じ層構成であるから可能なことである。また、画素上部にはパッシベーション膜として窒化シリコン膜ＳｉＮが形成されている。上方より光が光電変換素子に入射すると電気信号（蓄積電荷量）に変換される。
【００７６】
（第２の実施形態）
本発明の第２の実施形態に係る光電変換装置は図１に示すものと同じである。
【００７７】
本実施形態の光電変換装置において特徴的な点は、図１で説明した４枚の基板上の光電変換素子アレイ１００がすべて同一の光電変換素子アレイ１００で構成されており、かつ各々の光電変換素子アレイを有する基板４枚を同一平面内において９０°ずつ回転させすき間なく貼り合わせることによって１つの大きな光電変換装置を構成している点である。同一構成のアレイは、同じ製造プロセスによって作製される。
【００７８】
基板１００の上には、光電変換素子が１０００×１０００個配置され、１０００本の制御配線ｇ１〜ｇ１０００と１０００本の信号配線ｓｉｇ１〜ｓｉｇ１０００の計２０００本の配線と接続されている。走査回路ＳＲ１は１００段ごとに１個のチップに集積化されており、基板１００の上には、ＳＲ１−１〜ＳＲ１−１０の計１０個のチップが配置され制御配線ｇ１〜ｇ１０００と接続されている。
【００７９】
また、検出用集積回路も１００個の処理回路ごと１個のチップに集積化され、ＩＣ１〜ＩＣ１０の計１０個のチップが配置され信号配線ｓｉｇ１〜ｓｉｇ１０００と接続されている。これらの走査回路及び検出用集積回路は各基板毎に同じものを用いる。また、４枚の光電変換装置において同時に走査することも可能であり、そのような場合は図８に示す例と比較すると１／４の走査時間に短縮できる。
【００８０】
基板上に所定のパターンの光電変換素子及び配線を形成したものを４つ用意し、同一のシフトレジスタ及び検出用集積回路を実装し、その４枚の基板を各々９０°ずつ回転させすき間なく貼り合わせて大面積の光電変換装置を構成することにより、部品点数の大幅な削減が可能となる。また、検査工程も１種類の装置で行うことが可能となり、検査工程の効率の向上及びそれに伴うスループットの向上が可能となる。その結果大面積の光電変換装置のコストを低減することが可能となる。
【００８１】
（第３の実施形態）
図５は、本発明の第３の実施形態に係る光電変換装置の全体平面図である。なお図３乃至図１と同一機能の部分には同一符号を付してあり、説明を省略する場合がある。
【００８２】
図５に示す光電変換装置において特徴的な点は、４つの光電変換素子アレイの基板の各々の光電変換素子部の光電変換素子数及び／又は光電変換素子部の平面的な形状が互いに異なっていることである。
【００８３】
具体的には図１の右上の基板と図５の右上の基板２２０の相違点は光電変換素子数が１０００個×１０００個から７００個×１０００個になった点であり、それに伴ない信号配線が１０００本から７００本へ減少し、検出用集積回路が１０個から７個へ減少している。
【００８４】
同様に図１の左下の基板と図５の左下の基板４４０の相違点は光電変換素子数が１０００個×１０００個から１０００個×７００個になった点であり、それに伴ない制御配線が、１０００本から７００本へ減少し、走査回路が１０個から７個へ減少している。
【００８５】
同様に図１の右下の基板と図５の右下の基板３３０の相違点は、光電変換素子数が１０００個×１０００個から７００個×７００個になった点であり、それに伴ない信号配線及び制御配線が１０００本から７００本へ共に減少し、検出用集積回路及び走査回路が共に１０個から７個へ減少している。
【００８６】
このように４枚の基板のうちの一部の基板の光電変換素子アレイ部の光電変換素子数及び／又は光電変換素子アレイ部の平面的な形状を変更することにより、４枚貼り合わせて構成した光電変換装置の全体的な光電変換素子部の面積又は形状を変更する事が可能となる。
【００８７】
即ち、４枚貼り合わせて光電変換装置を構成する場合、通常は標準的な大きさの光電変換素子アレイを有する基板を４枚作製し、それらを貼り合わせるのであるが、４枚貼り合わせた時の全体的な光電変換部の大きさが小さいものや大きいもの、又は全体的な光電変換部の形状が異なるものが必要な時は、４枚の基板のうち１枚又は２枚又は３枚だけを新たに作製し、それを標準的な光電変換素子アレイを有する基板と入れ替えることで、所望の４枚貼り合わせの光電変換装置を構成することが可能になる。
【００８８】
具体的な例として、図１に示した光電変換装置を標準的な成人用のＸ線装置の読み取り部として用いる事が考えられるが、そういう場合、図５の小型化した装置を小児用のＸ線装置の読み取り部として用いる事ができる。
【００８９】
以上のように、４枚貼り合わせた場合の全体的な光電変換部の形状が異なった光電変換装置を形成する場合、４枚の光電変換装置全てを新たに作製することなく、一部の光電変換装置を新たに作製することにより所望とする光電変換装置を構成することができる。
【００９０】
これにより、各光電変換装置の設計及び部品コスト及び検査コストを低減する事が可能になり、総合的な製品コストを下げる事が可能になる。
【００９１】
（第４の実施形態）
第４の実施形態としては、上記した第１乃至第３の各実施形態の光電変換素子の上部に蛍光体を配置し、Ｘ線レントゲン装置を構成したものである。
【００９２】
基板上の構成は、前述した図４（ｂ）の光入射側にＸ線等の高エネルギー線を吸収し可視光を発生する発光体の層を設けたものである。それを図６に示す。パッシベーション膜ＳｉＮ上に発光体としての蛍光体を配している。この蛍光体としてはヨウ化セシウム（ＣｓＩ）が挙げられ、Ｘ線を受光すると蛍光を発生する。この蛍光を受光素子Ｓ１１で光電変換する。例えば縦横１ｍｍあたり５×５個の画素を２０００×２０００個の画素として２次元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。
【００９３】
これをＸ線フィルムの代わりにＸ線発生器と組み合わせＸ線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴで写し出すことが可能で、さらに出力をディジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。
【００９４】
次に、図７、図８を参照して本発明に用いられる光電変換素子アレイの駆動法について説明する。ここでは１チップの走査回路による走査線数を３、１チップの検出用ＩＣによるデータ線数を３として３×３マトリクスの光電変換素子アレイを駆動する場合を例に挙げるが、走査回路ＩＣと検出用ＩＣとを１０個づつ用い走査線を１０００本、データ線を１０００本、光電変換素子を１０００×１０００マトリクスとすれば、図１の１つの基板の走査・検出が行えることは明らかである。
【００９５】
図７は、本発明の光電変換装置の駆動方法を説明する為の回路図である。各光電変換素子（画素）の構成としては図４（ａ）、図４（ｂ）、図６に示したものと同じ構造を採用できる。
【００９６】
図７において、Ｓ１１〜Ｓ３３は受光素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレッシュ用電源であり、それぞれスイッチＳＷｓ、ＳＷｇを介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続されている。スイッチＳＷｓはインバータを介して、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続されており、リフレッシュ期間はスイッチＳＷｇがｏｎするよう制御されている。１画素は１個の受光素子とコンデンサ、およびＴＦＴで構成され、その出力信号は信号配線ＳＩＧを介して検出用集積回路ＩＣに出力される。
【００９７】
図７中の破線で囲んだ部分は大面積の同一絶縁基板上に形成されている。
【００９８】
図８は図７の動作を示すタイミングチャートである。
【００９９】
はじめに走査回路ＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓ１〜ｓ２にハイレベルのパルスが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がオンし導通し、全受光素子Ｓ１１〜Ｓ３３のＤ電極は基準電位としてのＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にリフレッシュ制御回路ＲＦがハイレベルのパルスを出力しスイッチＳＷｇがオンし全受光素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖｇにより正電位になる。すると全受光素子Ｓ１１〜Ｓ３３はリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路ＲＦがローレベルのパルスを出力しスイッチＳＷｓがオンし全受光素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源Ｖｓにより負電位になる。すると全受光素子Ｓ１１〜Ｓ３３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。この状態で走査回路ＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓ１〜ｓ２にローレベルのパルスが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３がオフし、全受光素子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３３によって電位は保持される。
【０１００】
しかし、この時点では光線は入射されていないため、全受光素子Ｓ１１〜Ｓ３３には光は入射されず光電流は流れない。この状態で光線がパルス的に出射され被写体を介して受光素子Ｓ１１〜Ｓ３３に入射する。この光により流れた光電流は電荷としてそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積され光線の入射終了後も保持される。
【０１０１】
つぎに、走査回路ＳＲ１により制御配線ｇ１にハイレベルの制御パルスが印加され、走査回路ＳＲ２の制御配線ｓ１〜ｓ３への制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力される。同様に走査回路ＳＲ１、ＳＲ２の制御により他の光信号も順次出力される。２次元の光情報が電気信号に変換されてｖ１〜ｖ９として得られる。静止画像を得る場合はここまでの動作であるが動画像を得る場合はここまでの動作を繰り返す。
【０１０２】
この光電変換装置では受光素子のＧ電極が共通に接続され、この共通の配線をスイッチＳＷｇとスイッチＳＷｓを介してリフレッシュ用電源Ｖｇと読み取り用電源Ｖｓに接続して、Ｇ電極の電位に制御している為、全光電変換素子を同時にリフレッシュモードと光電変換モードとに切り換えることができる。このため複雑な制御なくして１画素あたり１個のＴＦＴで光出力を得ることができる。
【０１０３】
従来のＸ線レントゲン装置におけるＸ線フィルムに代えて本発明の光電変換装置をＸ線発生器と組み合わせ用いれば新規なＸ線レントゲン装置となる。
【０１０４】
これは胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴで映し出すことが可能で、さらに出力をディジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。
【０１０５】
又、本発明の光電変換装置に用いられる受光素子としては、光導電素子や光起電力素子が用いられるが、以下に述べる理由により、図４（ａ）、図４（ｂ）、図６に示したような光電変換素子が好ましく用いられる。
【０１０６】
図９（ａ）〜（ｃ）は受光素子としての光センサの構成を示す図であり、図９（ａ），（ｂ）は二種類の光センサの層構成を示し、図９（ｃ）は共通した代表的な駆動方法を示している。図９（ａ），（ｂ）共にフォト・ダイオード型の光センサであり、図９（ａ）はＰＩＮ型、図９（ｂ）はショットキー型と称されている。
【０１０７】
図９（ａ），（ｂ）中、１は絶縁基板、２は下部電極、３はｐ型半導体層（以下ｐ層と記す）、４は真性半導体層（以下ｉ層と記す）、５はｎ型半導体層（以下ｎ層と記す）６は透明電極である。図９（ｂ）のショットキー型では下部電極２の材料を適当に選び、下部電極２からｉ層４に電子が注入されないようショットキーバリア層が形成されている。図９（ｃ）において、１０は上記光センサを記号化して表わした光センサを示し、１１は電源、１２は電流アンプ等の検出部を示している。光センサ１０中Ｃで示された方向は図９（ａ），（ｂ）中の透明電極６側、Ａで示された方向が下部電極２側であり、電源１１はＡ側に対しＣ側に正の電圧が加わる様に設定されている。
【０１０８】
ここで動作を簡単に説明する。図９（ａ），（ｂ）に示されるように、矢印で示された方向から光が入射され、ｉ層４に達すると、光は吸収され電子とホールが発生する。ｉ層４には電源１１により電界が印加されているため電子はＣ側、つまりｎ層５を通過して透明電極６に移動し、ホールはＡ側つまり下部電極２に移動する。よって、光センサ１０に光電流が流れたことになる。また、光が入射しない場合ｉ層４で電子もホールも発生せず、また、透明電極内６のホールはｎ層５がホールの注入阻止層として働き、下部電極２内の電子は図９（ａ）のＰＩＮ型ではｐ層３が、図９（ｂ）のショットキー型ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。したがって光の入射の有無で電流が変化し、これを図９（ｃ）の検出部１２で検出すれば光センサとして動作する。
【０１０９】
しかしながら、上記光センサでＳＮ比が高く、低コストの光電変換装置を生産するのは困難であった。以下その理由について説明する。
【０１１０】
第１の理由は、図９（ａ）のＰＩＮ型、図９（ｂ）のショットキー型は共に２ヵ所に注入阻止層が必要なところにある。図９（ａ）のＰＩＮ型において注入阻止層であるｎ層５は電子を透明電極６に導くと同時にホールがｉ層４に注入するのを阻止する特性が必要である。どちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流（以下暗電流と記す）が発生、増加することになりＳＮの低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおり、たとえ検出部１２で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。通常この特性を向上させるためｉ層４やｎ層５の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるｐ層３についても電子、ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。通常、前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは困難である。つまり、同一光センサ内に二ヵ所の注入阻止層が必要なことは高ＳＮ比の光センサの形成を困難にする。
【０１１１】
これは図９（ｂ）のショットキー型においても同様である。また図９（ｂ）のショットキー型においては片方の注入阻止層にショットキーバリア層を用いているが、これは下部電極２とｉ層４の仕事関数の差を利用するもので、下部電極２の材料が限定されたり、界面の局在準位の影響が特性に大きく影響し、条件を満足させるのはさらに困難である。また、さらにショットキーバリア層の特性を向上させるために、下部電極２とｉ層４の間に１００オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されているが、これはトンネル効果を利用し、ホールを下部電極２に導き、電子のｉ層４への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用しているため下部電極２の材料の限定は必要であるし、電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため酸化膜や窒化膜は１００オングストローム前後と非常に薄いところに限定され、かつ、厚さや膜質の制御は難しく生産性を低下させられる。
【０１１２】
また、注入阻止層が２ヵ所必要なことは生産性を低下させコストもアップする。これは注入阻止層が特性上需要な為２ヵ所中１ヵ所でもゴミ等で欠陥が生じた場合、光センサとしての特性が得られないからである。
【０１１３】
第２の理由を図１０を用いて説明する。図１０は薄膜の半導体膜で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装置を形成するうえで制御部の一部として利用することがある。図中図９と同一なものは同番号で示してある。図１０において、７はゲート絶縁膜であり、６０は上部電極である。形成法を順を追って説明する。絶縁基板１上にゲート電極（Ｇ）として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、Ｄ）として働く上部電極６０を順次成膜し、上部電極６０をエッチングしてソース、ドレイン電極を形成し、その後ｎ層５をエッチングしてチャネル部を構成している。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続に堆積する。
【０１１４】
従来の光センサをこのＴＦＴと同一基板上に形成する場合、この層構成が問題となりコストアップや特性の低下を招く。この理由は図９に示した光センサの構成が、図９（ａ）のＰＩＮ型が電極／ｐ層／ｉ層／ｎ層／電極、図９（ｂ）のショットキー型が電極／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者が異なるからである。これは同一プロセスで形成できないことを示し、プロセスの複雑化による歩留まりの低下、コストアップを招く。また、ｉ層／ｎ層を共通化するにはゲート絶縁膜７やｐ層３のエッチング工程が必要となり、先に述べた光センサの重要な層である注入阻止層のｐ層３とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜のエッチングにより汚染され、特性の劣化やＳＮ比の低下の原因になる。
【０１１５】
また、前述した図９（ｂ）のショットキー型の特性を改善するため下部電極２とｉ層４の間に酸化膜や窒化膜を形成したものは膜構成の順は同一であるが先に述べたように酸化膜や窒化膜は１００オングストローム前後である必要がありゲート絶縁膜と共用することは困難である。
【０１１６】
図１１に、ゲート絶縁膜とＴＦＴの歩留まりについて、我々が実験した結果を示す。ゲート絶縁膜厚が１０００オングストローム以下で歩留まりは急激に低下し、８００オングストロームで歩留まりは約３０％、５００オングストロームで歩留まりは０％、２５０オングストロームではＴＦＴの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないＴＦＴのゲート絶縁膜を共用化することは明らかに困難であり、これをデータが示している。
【０１１７】
またさらに、図示していないが電荷や電流の積分値を得るのに必要となる素子である容量素子（以下コンデンサと記す）を光センサと同一の構成でリークが少ない良好な特性のものを作るのは難しい。コンデンサは２つの電極間に電荷を蓄積するのが目的なため電極間の中間層には必ず電子とホールの移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ利用しているため熱的にリークの少ない良好な特性の中間層を得るのは難しいからである。
【０１１８】
このように光電変換装置を構成するうえで重要な素子であるＴＦＴやコンデンサとプロセス的にまたは特性的にマッチングが良くないことは複数の光センサを２次元に多数配置し、この光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりが非常に悪く、低コストで高性能多機能な装置を作るうえで問題になる。
【０１１９】
【発明の効果】
以上、説明したように、本発明によれば、作製する時の基板１枚あたりの歩留まりを向上させ、かつ基板１枚あたりの不具合による損失額は小さくすることができ、結果的に大面積の光電変換装置のコストを低減することができるという効果が得られる。
【０１２０】
また、本発明によれば、検査工程の効率の向上及びそれに伴うスループットの向上及び部品点数の削減が可能となり、結果的に大面積の光電変換装置のコストをさらに低減することができるという効果が得られる。
【０１２１】
また、本発明によれば、大きさの異なる基板を用いるので貼り合わせにより得られる装置のサイズの種類を増大できるという効果が得られる。
【０１２２】
また、本発明によれば、駆動回路の種類を増やしたり、接続を複雑にしないですむという効果が得られる。
【０１２３】
また、本発明によれば、光電変換素子の注入阻止層が一か所のみで光の入射量を検出することができ、プロセスの最適化が容易で、歩留まりの向上が図れ、製造コストの低減が可能で、ＳＮ比の高い低コストの光電変換装置を供給することができるという効果が得られる。
【０１２４】
また、本発明によれば、本発明の光電変換装置をＸ線撮像装置に適用すれば、出力を瞬時に写し出すことが可能となり、更に画像処理及びデータの保管も可能となる。又、感度もフィルムに比べて良く、人体に影響の少ない微弱なＸ線で鮮明な画像を得ることができるという効果が得られる。
【０１２５】
また、本発明によれば、走査回路及び検出用回路共にそれぞれ一種類のＩＣチップさえあれば光電変換装置の駆動回路を構成できるので、駆動回路のコストが高くならないという効果が得られる。
【０１２６】
また、本発明によれば、多層配線等を用いて、走査回路や検出用回路と、光電変換素子アレイの制御配線及び信号配線と、を接続する必要もなく、単純な結線により接続でき、コスト上昇が生じないという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光電変換装置の全体平面図である。
【図２】２０００×２０００個の画素を持つ光電変換装置を示す平面図である。
【図３】２０００×２０００個の画素を持つ光電変換装置を示す平面図である。
【図４】光電変換素子の基板上の構成を示す平面図（ａ）及び断面図（ｂ）である。
【図５】本発明の第３の実施形態に係る光電変換装置の全体平面図である。
【図６】本発明の第４の実施形態として、第１乃至第３の各実施形態の光電変換素子の上部に蛍光体を配置し、Ｘ線レントゲン装置を構成した例を示す断面模式図である。
【図７】本発明の光電変換装置の駆動方法を説明する為の回路図である。
【図８】図７の動作を示すタイミングチャートである。
【図９】光センサの層構成と、代表的な駆動方法を示す図である。
【図１０】薄膜の半導体膜で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示す図である。
【図１１】ゲート絶縁膜とＴＦＴの歩留まりの実験結果を示す図である。
【符号の説明】
１００、２００、３００、４００  光電変換装置（基板）
ｇ１〜ｇ１０００  制御配線
ｓｉｇ１〜ｓｉｇ１０００  信号配線
ＳＲ１−１〜ＳＲ１−１０  走査回路チップ
ＩＣ１〜ＩＣ１０  検出用ＩＣチップ
１００ＳＩ、１００ＳＳ  走査方向
【図１】
0003544075.tif 000002
【図２】
0003544075.tif 000003
【図３】
0003544075.tif 000004
【図４】
0003544075.tif 000005
【図５】
0003544075.tif 000006
【図６】
0003544075.tif 000007
【図７】
0003544075.tif 000008
【図８】
0003544075.tif 000009
【図９】
0003544075.tif 000010
【図１０】
0003544075.tif 000011
【図１１】
0003544075.tif 000012