(57)【特許請求の範囲】
【請求項１】
アドレスサーチ要求を出すパケット・エンジン（Packet Engine ）と、
サーチ対象のアドレスを登録するＣＡＭ(Content Addressable Memory)と、
ルーティング情報を格納するＳＳＲＡＭと、
前記ＣＡＭおよびＳＳＲＡＭの動作を制御するＳＭＣ（Search Machine Controller ）とを有し、
ＩＰｖ４アドレスサーチ機能と、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能とを、備えて構成されたアドレスサーチ装置であって、
前記ＣＡＭは上位アドレスＣＡＭと下位アドレスＣＡＭとを有して構成され、ＩＰｖ６アドレスサーチの要求があった場合に、該アドレスを上位６４ビットと下位６４ビットに分割して、前記ＩＰｖ６アドレスサーチを実行することを特徴とするアドレスサーチ装置。
【請求項２】
前記ＳＭＣは、前記ＩＰｖ６アドレスサーチ要求を受け付けるコマンド・レジスタ（Command Register）と、サーチの結果を格納するリザルト・レジスタ（Result Register ）とを有して構成されたことを特徴とする請求項１に記載のアドレスサーチ装置。
【請求項３】
前記ＳＭＣと、前記上位アドレスＣＡＭ、前記下位アドレスＣＡＭ、および前記ＳＳＲＡＭとの間は、アドレスバス、６４ビットデータバス、およびそれぞれ専用のコントロールシグナルラインとで接続されて構成されたことを特徴とする請求項１または２に記載のアドレスサーチ装置。
【請求項４】
パケット・エンジン（Packet Engine ）からのアドレスサーチ要求を受け付け、
サーチ対象のアドレスをＣＡＭ(Content Addressable Memory)に登録し、
ルーティング情報をＳＳＲＡＭに格納し、
前記ＣＡＭおよびＳＳＲＡＭの動作をＳＭＣ（Search Machine Controller ）で制御し、
ＩＰｖ４アドレスサーチ機能と、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能とが構成されたアドレスサーチ方法であって、
前記ＣＡＭを上位アドレスＣＡＭと下位アドレスＣＡＭとに分別し、ＩＰｖ６アドレスサーチの要求があった場合に、該アドレスを上位６４ビットと下位６４ビットに分割して、前記ＩＰｖ６アドレスサーチを実行することを特徴とするアドレスサーチ方法。
【請求項５】
前記ＳＭＣが、前記ＩＰｖ６アドレスサーチ要求を受け付け、サーチの結果を格納することを特徴とする請求項４に記載のアドレスサーチ方法。
【請求項６】
パケット・エンジン（Packet Engine ）からのアドレスサーチ要求を受け付ける工程と、
サーチ対象のアドレスをＣＡＭ(Content Addressable Memory)に登録する工程と、
ルーティング情報をＳＳＲＡＭに格納する工程と、
前記ＣＡＭおよびＳＳＲＡＭの動作をＳＭＣ（Search Machine Controller ）で制御する工程とによりＩＰｖ４アドレスサーチ機能を構成すると共に、
アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能を構成したアドレスサーチ手順を記録した記録媒体であって、
前記ＣＡＭを上位アドレスＣＡＭと下位アドレスＣＡＭとに分別し、ＩＰｖ６アドレスサーチの要求があった場合に、該アドレスを上位６４ビットと下位６４ビットに分割して、前記ＩＰｖ６アドレスサーチ機能を構成したことを特徴とするアドレスサーチ手順を記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アドレスサーチ装置、同方法および同手順を記録した記録媒体に関し、例えば、イーサネット型ＬＡＮに適用されるアドレスサーチ装置、同方法および同手順を記録した記録媒体に関する。
【０００２】
【従来の技術】
従来、ＩＰｖ４アドレスサーチマシンを応用したＩＰｖ６（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ  Ｖｅｒｓｉｏｎ  ６）  アドレスサーチ方法は一般に、ネットワーク通信プロトコルに適用される一の規格である。これらの関係および内容は、文献などに記載されている。その部分を、以下に掲示する。
【０００３】
ＩＰ；「インターネットで使われているネットワーク層プロトコル。ＴＣＰ／ＩＰプロトコル・スイートの中心的なプロトコルで、コネクションレス型のパケット交換を行う。現在の標準ＩＰはバージョン４（ＩＰｖ４）である。ＩＰｖ４ではＩＰで扱うパケットをＩＰデータグラムと呼んでいるが、バージョン６（ＩＰｖ６）ではＩＰパケットという。」（デジタル用語事典／日経ＢＰ社；第１３１頁）。
【０００４】
ＩＰｖ６；「現在の標準的なインターネット・プロトコルである「ＩＰｖ４」に代わる次世代プロトコル。現在のインターネットのアドレス空間が内包している様々な問題（クラスＢの枯渇、経済制御情報の飽和、３２ビット・アドレスの枯渇など）を解決するために策定された。ＩＰｖ４からの主な変更点は、▲１▼３２ビットから１２８ビットへのアドレス空間の飛躍的な拡大▲２▼ヘッダー・フォーマットの簡素化▲３▼経路処理などの高速化▲４▼機能の拡張性と柔軟性▲５▼フロー・ラベル機能やセキュリティ機能の導入・・・・などである。１９９６年以降、実証実験のための「６Ｂｏｎｅ（ＩＰｖ６バックボーン）」と呼ばれる世界規模のネットワークが構築され、移行するためのあらゆるテストが行われている。」（デジタル用語事典／日経ＢＰ社；第１３４頁）。
【０００５】
イーサネット型ＬＡＮ；「１９７３年に米ゼロックスが開発したバス型ＬＡＮ方式。その後１９８０年に米ゼロックスと米インテル、米ディジタル  イクイップメント社（現・米コンパックコンピュータ）の３社により製品化された。ＩＥＥＥ８０２委員会のＩＥＥＥ８０２．３規格として標準化されており、現在パソコンやワークステーションなどで最も広く利用されているＬＡＮ方式である。配線の方法はバス型、スター型、ディジー・チェーン型などがあり、それぞれの伝送性能の合わせてケーブルも変化する。」（デジタル用語事典／日経ＢＰ社；第３１０頁）。
【０００６】
上掲の通り、現在のＩＰはＩＰｖ４が主流であるが、将来のアドレス枯渇問題からＩＰｖ６への移行が検討されている。しかし、現時点ではＩＰｖ４だけでも支障がない場合が殆どであり、ＩＰｖ６への移行はあまり進んでいないのが現実である。
【０００７】
本発明と技術分野の類似する先願発明例１として、特開平１０−２５７０６６号公報の「ネットワークアドレス検索方式」がある。本先願発明例１では、アドレスの検索とアドレスにマスクを施した検索を同時に行え、アドレスの検索を高速化できるアドレス制御テーブル検索方式を得ることを目的としている。
【０００８】
先願発明例２の特開平１０−１９０７４４号公報の「情報記憶装置」では、ＣＡＭチップを複数使用して１つのＣＡＭチップでサポートしているデータ幅以上のデータを複数のＣＡＭチップに効率よく記憶し、検索を高速に行うことを目的としている。この目的において、エントリＮｏ毎に設定された所定幅のエントリ領域にデータを連想記憶メモリに登録し、検索時にデータを指定することにより、そのデータと一致するデータが存在するエントリＮｏを出力するＣＡＭチップを複数設けている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の通り従来では、ＩＰｖ６への移行はあまり進んでおらず、現状ではＩＰｖ４のみで問題ないが、将来を考慮してＩＰｖ６アドレスサーチ機能も盛り込む必要がある。
【００１０】
本発明は、ＩＰｖ４アドレスサーチ機能を有しながらも、ＩＰｖ６アドレスサーチも実現可能な機能を備えた、アドレスサーチ装置、同方法および同手順を記録した記録媒体を提供することを目的とする。
【００１１】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載の発明のアドレスサーチ装置は、アドレスサーチ要求を出すパケット・エンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）と、サーチ対象のアドレスを登録するＣＡＭ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）と、ルーティング情報を格納するＳＳＲＡＭと、ＣＡＭおよびＳＳＲＡＭの動作を制御するＳＭＣ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ  ）とを有し、ＩＰｖ４アドレスサーチ機能と、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能とを、備えて構成されたことを特徴としている。
【００１２】
請求項１記載の発明の場合、ＣＡＭは上位アドレスＣＡＭと下位アドレスＣＡＭとを有して構成され、ＩＰｖ６アドレスサーチの要求があった場合に、このアドレスを上位６４ビットと下位６４ビットに分割して、ＩＰｖ６アドレスサーチを実行する。
【００１３】
さらに、上記ＳＭＣは、ＩＰｖ６アドレスサーチ要求を受け付けるコマンド・レジスタ（Ｃｏｍｍａｎｄ  Ｒｅｇｉｓｔｅｒ）と、サーチの結果を格納するリザルト・レジスタ（Ｒｅｓｕｌｔ  Ｒｅｇｉｓｔｅｒ）とを有して構成され、ＳＭＣと、上位アドレスＣＡＭ、下位アドレスＣＡＭ、およびＳＳＲＡＭとの間は、アドレスバス、６４ビットデータバス、およびそれぞれ専用のコントロールシグナルラインとで接続されて構成するとよい。
【００１４】
請求項４記載の発明のアドレスサーチ方法は、パケット・エンジン（Packet Engine ）からのアドレスサーチ要求を受け付け、サーチ対象のアドレスをＣＡＭ(Content Addressable Memory)に登録し、ルーティング情報をＳＳＲＡＭに格納し、ＣＡＭおよびＳＳＲＡＭの動作をＳＭＣ（Search Machine Controller ）で制御し、ＩＰｖ４アドレスサーチ機能と、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能とが構成されたことを特徴としている。
【００１５】
請求項４記載の発明の場合、ＣＡＭを上位アドレスＣＡＭと下位アドレスＣＡＭとに分別し、ＩＰｖ６アドレスサーチの要求があった場合に、このアドレスを上位６４ビットと下位６４ビットに分割して、ＩＰｖ６アドレスサーチを実行し、ＳＭＣが、ＩＰｖ６アドレスサーチ要求を受け付け、サーチの結果を格納する。
【００１６】
請求項６記載の発明のアドレスサーチ手順を記録した記録媒体は、パケット・エンジン（Packet Engine ）からのアドレスサーチ要求を受け付ける工程と、サーチ対象のアドレスをＣＡＭ(Content Addressable Memory)に登録する工程と、ルーティング情報をＳＳＲＡＭに格納する工程と、ＣＡＭおよびＳＳＲＡＭの動作をＳＭＣ（Search Machine Controller ）で制御する工程とによりＩＰｖ４アドレスサーチ機能を構成すると共に、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能を構成したことを特徴としている。
【００１７】
請求項６記載の発明の場合、ＣＡＭを上位アドレスＣＡＭと下位アドレスＣＡＭとに分別し、ＩＰｖ６アドレスサーチの要求があった場合に、このアドレスを上位６４ビットと下位６４ビットに分割して、ＩＰｖ６アドレスサーチ機能を構成する。
【００１８】
【発明の実施の形態】
次に、添付図面を参照して本発明によるアドレスサーチ装置、同方法および同手順を記録した記録媒体の実施の形態を詳細に説明する。図１から図９を参照すると、本発明のアドレスサーチ装置、同方法および同手順を記録した記録媒体の一実施形態が示されている。
【００１９】
（実施例１の構成）
図１は、ＩＰスイッチ／ルータ（Ｓｗｉｔｃｈ／Ｒｏｕｔｅｒ  ）の構成例を示している。本図１に示すように、ＩＰスイッチ／ルータ（Ｓｗｉｔｃｈ／Ｒｏｕｔｅｒ  ）１は、物理層を扱うＭＡＣ／ＰＨＹ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ／Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｅｎｔｉｔｙ）１３と、ＩＰパケットを扱うパケット・エンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ  ）１２と、ＩＰパケットのアドレスサーチを行うアドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２と、スイッチングを行うスイッチング・エンジン（Ｓｗｉｔｃｈｉｎｇ  Ｅｎｇｉｎｅ）１１とで構成される。
【００２０】
図２は、図１に示すアドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）の、より詳細な構成例を示すブロック図である。図１のアドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２部分について、図２に示すように、サーチ・マシン・コントローラ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ  ）１４は、サーチ要求を受け付けるコマンド・レジスタ（Ｃｏｍｍａｎｄ  Ｒｅｇｉｓｔｅｒ）およびサーチ結果を格納するリザルト・レジスタ（Ｒｅｓｕｌｔ  Ｒｅｇｉｓｔｅｒ）を持ち、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）２２、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）２３、ＳＳＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＳＲＡＭ）  ２４を制御する。
【００２１】
なお、サーチ・マシン・コントローラ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ  ）１４と上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）２２と下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）２３とＳＳＲＡＭ１６との間は、アドレスバス（Ａｄｄｒｅｓｓ  Ｂｕｓ）、６４ビットデータバス（６４ｂｉｔｓ  Ｄａｔａ  Ｂｕｓ）、コントロールシグナル（Ｃｏｎｔｒｏｌ  Ｓｉｇｎａｌ）ラインとで接続される。
【００２２】
図３に、ＩＰｖ６のアドレス構造例を示す。本図３に示すＩＰｖ６アドレスは、１２８ｂｉｔであり、下記のビット構成部により構成される。
ＦＰ（Ｆｏｒｍａｔ  Ｐｒｅｆｉｘ）                                                ；３ｂｉｔ、
ＴＬＡ  ＩＤ（Ｔｏｐ−Ｌｅｖｅｌ  Ａｇｇｒｅｇａｔｉｏｎ  Ｉｄｅｎｔｉｆｉｅｒ）；１３ｂｉｔ、
ＲＥＳ（Ｒｓｅｒｖｅｄ  ｆｏｒ  ｆｕｔｕｒｅ  ｕｓｅ）                            ；８ｂｉｔ、
ＮＬＡ  ＩＤ（Ｎｅｘｔ−Ｌｅｖｅｌ  Ａｇｇｒｅｇａｔｉｏｎ）                ；２４ｂｉｔ、
ＳＬＡ  ＩＤ（Ｓｉｔｅ−Ｌｅｖｅｌ  Ａｇｇｒｅｇａｔｉｏｎ）                ；１６ｂｉｔ、
ＩＮＴＥＲＦＡＣＥ  ＩＤ（Ｉｎｔｅｒｆａｃｅ  Ｉｄｅｎｔｉｆｉｅｒ）；６４ｂｉｔ。
【００２３】
（実施例１の動作例）
図２の回路において、ＩＰｖ６の１２８ビットアドレスを登録及びサーチする際の動作例を、図４〜図６を用いて説明する。なお、図４はエントリ１〜３の構成例、図５は上位アドレスＣＡＭおよび下位アドレスＣＡＭの構成例、図６はＳＳＲＡＭの構成例、をそれぞれ示している。
【００２４】
最初に、ＡＳＭ（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２内にはまだひとつの登録も行われていないものとし、ＡＳＭ（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２内のＣＡＭ（Ｃｏｎｔｅｎｔｓ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ／連想メモリ）への登録アドレスは、パケット・エンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）で管理するものとする。
【００２５】
次に、エントリ１（Ｅｎｔｒｙ−１）の登録、エントリ２（Ｅｎｔｒｙ−２）の登録、エントリ３（Ｅｎｔｒｙ−３）の登録について説明する。
エントリ１（Ｅｎｔｒｙ−１）をＡＳＭ（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２に登録する場合、まず、上位６４ビットについて、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行し、未登録を確認後にパケットエンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）が指定する下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内のアドレス０ｘ００番地に、上位アドレス”１１１１：２２２２”を登録する。
【００２６】
エントリ１（Ｅｎｔｒｙ−１）の下位６４ビットについて、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行し、未登録を確認後にパケットエンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）が指定する下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内のアドレス０ｘ００番地に下位アドレス”３３３３：４４４４”を登録する。
【００２７】
ここで、エントリ１（Ｅｎｔｒｙ−１）に対するルーティング情報は、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）の登録番地”０ｘ００”を上位、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）の登録番地”０ｘ００”を、下位としてＳＳＲＡＭ内のアドレスに対応させた”０ｘ００００”に登録する。
【００２８】
エントリ２（Ｅｎｔｒｙ−２）を登録する場合、上位６４ビットについて、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行すると、０ｘ００番地に登録済みという結果になる。
【００２９】
エントリ２（Ｅｎｔｒｙ−２）の下位６４ビットについて、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行し、未登録を確認後にパケットエンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）が指定する下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内のアドレス０ｘ０１番地に下位アドレス”ａａａａ：ｂｂｂｂ”を登録する。
【００３０】
ここで、エントリ２（Ｅｎｔｒｙ−２）に対するルーティング情報は、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）及び下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）に登録した、アドレスに対応するＳＳＲＡＭ内のアドレス”０ｘ０００１”に登録する。
【００３１】
エントリ３（Ｅｎｔｒｙ−３）を登録する場合、上位６４ビットについて、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行し、未登録を確認後にパケットエンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ）が指定する上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内のアドレス０ｘ０１番地に上位アドレス”１１１１：ｆｆｆｆ”を登録する。
【００３２】
エントリ３（Ｅｎｔｒｙ−３）の下位６４ビットについて、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内でサーチを実行すると、０ｘ００番地に登録済みという結果になる。
【００３３】
ここで、エントリ３（Ｅｎｔｒｙ−３）に対するルーティング情報は、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）、及び下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）に登録したアドレスに対応するＳＳＲＡＭ内のアドレス”０ｘ０１００”に登録する。
【００３４】
サーチ動作について、エントリ２（Ｅｎｔｒｙ−２）をサーチする場合の動作を説明する。エントリ２（Ｅｎｔｒｙ−２）のＩＰアドレス”１１１１：２２２２：ａａａａ：ｂｂｂｂ”をＳＭＣ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ）のコマンド・レジスタ（Ｃｏｍｍａｎｄ  Ｒｅｇｉｓｔｅｒ）にセットすると、ＳＭＣ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ）はまず上位６４ビットについて、上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）内をサーチする。
次に下位６４ビットについて、下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）内をサーチする。
【００３５】
上位６４ビット、及び下位６４ビットのサーチで得られたアドレスから、エントリ２（Ｅｎｔｒｙ−２）に対するルーティング情報が格納されているＳＳＲＡＭ内のアドレス０ｘ０００１番地を、ＳＭＣ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ）のリザルトレジスタ（Ｒｅｓｕｌｔ  Ｒｅｇｉｓｔｅｒ）にセットする。リザルトレジスタ（Ｒｅｓｕｌｔ  Ｒｅｇｉｓｔｅｒ）にセットされた値から、エントリ２（Ｅｎｔｒｙ−２）に対するルーティング情報を、ＳＳＲＡＭ内の０ｘ０００１番地から読み出す。
【００３６】
図１において、ＩＰスイッチ／ルータ（Ｓｗｉｔｃｈ／Ｒｏｕｔｅｒ  ）１にイーサネット（Ｅｔｈｅｒｎｅｔ）からＩＰｖ６パケットが入力、または出力される場合、パケット・エンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ  ）１２は、ルーティング情報を得るためにアドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２に対してアドレスサーチ要求を行う。
【００３７】
アドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）２は、従来の３２ビットのＩＰｖ４アドレスと４８ビットのＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  ）アドレスのサーチを基本としている。このため、データバスは６４ビットしかないが、図２に示すようにサーチキーを上位６４ビットと下位６４ビットに分けてＣＡＭ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）へ登録することで、従来のＩＰｖ４アドレスサーチマシンから、ハードウェアを変更することなくＩＰｖ６アドレスサーチが実現可能となる。
【００３８】
上記の実施例において、下記の効果が生じる。
第１の効果は、従来のＩＰｖ４アドレスサーチマシンから、特別なハードウェアを追加することなく、ＩＰｖ６アドレスサーチが実現できることである。
【００３９】
第２の効果は、現在主流のＩＰｖ４をメインにデータバス幅を決定しているため、ＩＰｖ６を使用しない場合でもビットが無駄にならないことである。
【００４０】
（実施例２の構成）
次に、本発明の他の実施例２について、図７〜図９を用いて説明する。
ＩＰｖ６のアドレス構造は、図３に示すように、上位６４ビットが階層構造となっている。このため、同一階層では、下位６４ビットのインタフェースＩＤ（ＩＮＴＥＲＦＡＣＥ  ＩＤ）のみの違いとなる。同一階層で使用する場合、図８および図９に示すように、上位６４ビットのエントリ数を減らし、逆に下位６４ビットのエントリ数を増やすことで、ＩＰｖ６アドレスの総エントリ数を増やすことが可能となる。
【００４１】
１個のＣＡＭで４Ｋのエントリが可能な場合、上位６４ビットと下位６４ビットに振り分ける個数を変化させるだけで、ＣＡＭの総個数は変わらない。そのため、ＣＡＭへの制御方法を変更するだけで、特別なハードウェア追加は不要である。
【００４２】
尚、上述の実施形態は本発明の好適な実施の一例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００４３】
【発明の効果】
以上の説明より明らかなように、本発明のアドレスサーチ装置、同方法および同手順を記録した記録媒体は、ＩＰｖ４アドレスサーチ機能と、アドレスを上位と下位とに分割してサーチを実行するＩＰｖ６アドレスサーチ機能とを構成している。よって、本発明により、３２ビットのＩＰｖ４アドレスと４８ビットのＭＡＣアドレスを基本とした６４ビットのデータバスで構成されるサーチマシンにおいて、１２８ビットのＩＰｖ６アドレスのサーチが可能となる。
【図面の簡単な説明】
【図１】本発明のアドレスサーチ装置、同方法および同手順を記録した記録媒体の実施形態に適用される、ＩＰスイッチ／ルータ（Ｓｗｉｔｃｈ／Ｒｏｕｔｅｒ  ）の構成例を示すブロック図である。
【図２】アドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）の、より詳細な構成例を示すブロック図である。
【図３】ＩＰｖ６のアドレス構造例を示す図である。
【図４】実施例１に適用されるエントリの構成例を示す図である。
【図５】実施例１に適用されるＣＡＭの構成例を示す図である。
【図６】実施例１に適用されるＳＳＲＡＭの構成例を示す図である。
【図７】実施例２に適用されるエントリの構成例を示す図である。
【図８】実施例２に適用されるＣＡＭの構成例を示す図である。
【図９】実施例２に適用されるＳＳＲＡＭの構成例を示す図である。
【符号の説明】
１  ＩＰスイッチ／ルータ（Ｓｗｉｔｃｈ／Ｒｏｕｔｅｒ  ）
２  アドレス・サーチ・マシン（Ａｄｄｒｅｓｓ  Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ）
１１  スイッチング・エンジン（Ｓｗｉｔｃｈｉｎｇ  Ｅｎｇｉｎｅ）
１２  パケット・エンジン（Ｐａｃｋｅｔ  Ｅｎｇｉｎｅ  ）
１３  ＭＡＣ／ＰＨＹ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ／Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  Ｅｎｔｉｔｙ）
１４  サーチ・マシン・コントローラ（Ｓｅａｒｃｈ  Ｍａｃｈｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ  ）
１６  ＳＳＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＳＲＡＭ）
２２  上位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｕｐｐｅｒ  Ａｄｄｒｅｓｓ）
２３  下位アドレスＣＡＭ（ＣＡＭ  ｆｏｒ  Ｌｏｗｅｒ  Ａｄｄｒｅｓｓ）
【図１】
0003567903.tif 000002
【図２】
0003567903.tif 000003
【図３】
0003567903.tif 000004
【図４】
0003567903.tif 000005
【図５】
0003567903.tif 000006
【図６】
0003567903.tif 000007
【図７】
0003567903.tif 000008
【図８】
0003567903.tif 000009
【図９】
0003567903.tif 000010