【手続補正書】
【提出日】平成29年6月7日(2017.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
装置であって、
少なくとも１つのスイッチと、
前記少なくとも１つのスイッチに接続され、オフ状態における前記少なくとも１つのスイッチによって生成された少なくとも歪みの一部分を打ち消すように構成されたリニアライザと、
前記リニアライザは、前記少なくとも１つのスイッチに並列に接続されたバラクタを備える、
前記少なくとも１つのスイッチを備えるデジタル可変キャパシタ（ＤＶＣ）と、
前記ＤＶＣを備えるアンテナ同調回路と
を備える装置。
【請求項２】
前記少なくとも１つのスイッチの各スイッチが、複数の積み重ねられたトランジスタを備える、請求項１に記載の装置。
【請求項３】
前記リニアライザは、前記バラクタに直列に接続された複数の金属−絶縁体−金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ、ＭＩＭ）キャパシタをさらに備える、請求項１に記載の装置。
【請求項４】
前記リニアライザは、前記少なくとも１つのスイッチによって生成された３次歪みの振幅と実質的に等しい振幅と、前記少なくとも１つのスイッチによって生成された前記３次歪みの位相とは逆の位相とを有する、３次歪みを生成するように構成される、請求項１に記載の装置。
【請求項５】
前記少なくとも１つのスイッチは、正の３次歪み項を生成するように構成され、前記リニアライザは、負の３次歪み項を生成するように構成される、請求項１に記載の装置。
【請求項６】
前記リニアライザは、前記少なくとも１つのスイッチによって生成された３次歪みに破壊するよう干渉するために、３次歪みを生成するように構成された前記バラクタを備える、請求項１に記載の装置。
【請求項７】
前記バラクタは、前記バラクタによって生成された前記３次歪みの大きさを制御するための同調電圧を受けるように構成される、請求項６に記載の装置。
【請求項８】
方法であって、
スイッチをオフ状態に構成することと、ここにおいて、デジタル可変キャパシタ（ＤＶＣ）は、前記スイッチを備え、アンテナ同調回路は、前記ＤＶＣを備える、
前記少なくとも１つのスイッチに並列に接続されたバラクタによって生成された歪みで、前記オフ状態の前記スイッチによって生成された歪みを実質的に打ち消すことと、
を備える方法。
【請求項９】
実質的に打ち消すことが、前記スイッチの容量の３次項の振幅と実質的に等しい振幅と、前記スイッチの前記３次項の位相とは逆の位相とを有する、前記バラクタの容量の３次項を生成することを備える、請求項８に記載の方法。
【請求項１０】
前記スイッチの容量の３次項の大きさと実質的に整合するように、前記バラクタの容量の３次項の大きさを調節するために、前記バラクタに伝達される同調電圧を調節することをさらに備える、請求項８に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
[0048]開示される例示的な実施形態の前述の説明は、当業者が本発明を作成または使用できるようにするために提供される。これらの例示的な実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で定義される一般的な原理は、本発明の精神および範囲から逸脱することなく、他の実施形態に適用され得る。このため、本発明は、本明細書に示される例示的な実施形態に限定されることは意図されておらず、本明細書に開示される原理および新しい特徴に一致する最も広い範囲によることが意図される。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、
少なくとも１つのスイッチと、
前記少なくとも１つのスイッチに接続され、オフ状態における前記少なくとも１つのスイッチによって生成された少なくとも歪みの一部分を打ち消すように構成されたリニアライザと、
を備える装置。
［Ｃ２］
前記少なくとも１つのスイッチの各スイッチが、複数の積み重ねられたトランジスタを備える、Ｃ１に記載の装置。
［Ｃ３］
前記リニアライザは、前記少なくとも１つのスイッチに並列に接続されたバラクタを備える、Ｃ１に記載の装置。
［Ｃ４］
前記リニアライザは、前記バラクタに直列に接続された複数の金属−絶縁体−金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ、ＭＩＭ）キャパシタをさらに備える、Ｃ３に記載の装置。
［Ｃ５］
前記少なくとも１つのスイッチを備えるデジタル可変キャパシタ（ＤＶＣ）をさらに備える、Ｃ１に記載の装置。
［Ｃ６］
前記ＤＶＣを備えるアンテナ同調回路をさらに備える、Ｃ５に記載の装置。
［Ｃ７］
前記リニアライザは、前記少なくとも１つのスイッチによって生成された３次歪みの振幅と実質的に等しい振幅と、前記少なくとも１つのスイッチによって生成された前記３次歪みの位相とは逆の位相とを有する、３次歪みを生成するように構成される、Ｃ１に記載の装置。
［Ｃ８］
前記少なくとも１つのスイッチは、正の３次歪み項を生成するように構成され、前記リニアライザは、負の３次歪み項を生成するように構成される、Ｃ１に記載の装置。
［Ｃ９］
前記リニアライザは、前記少なくとも１つのスイッチによって生成された３次歪みに破壊するよう干渉するために、３次歪みを生成するように構成されたバラクタを備える、Ｃ１に記載の装置。
［Ｃ１０］
前記バラクタは、前記バラクタによって生成された前記３次歪みの大きさを制御するための同調電圧を受けるように構成される、Ｃ９に記載の装置。
［Ｃ１１］
方法であって、
スイッチをオフ状態に構成することと、
バラクタによって生成された歪みで、前記オフ状態の前記スイッチによって生成された歪みを実質的に打ち消すことと、
を備える方法。
［Ｃ１２］
実質的に打ち消すことが、前記スイッチの容量の３次項の振幅と実質的に等しい振幅と、前記スイッチの前記３次項の位相とは逆の位相とを有する、前記バラクタの容量の３次項を生成することを備える、Ｃ１１に記載の方法。
［Ｃ１３］
前記スイッチの容量の３次項の大きさと実質的に整合するように、前記バラクタの容量の３次項の大きさを調節するために、前記バラクタに伝達される同調電圧を調節することをさらに備える、Ｃ１１に記載の方法。
［Ｃ１４］
装置であって、
少なくとも１つのスイッチをオフ状態に構成するための手段と、
前記オフ状態の前記少なくとも１つのスイッチの歪みを実質的に打ち消すための手段と、
を備える装置。
［Ｃ１５］
前記実質的に打ち消すための手段は、前記少なくとも１つのスイッチによって生成された３次歪みの振幅と実質的に等しい振幅と、前記少なくとも１つのスイッチによって生成された３次歪みの位相とは逆の位相とを有する、３次歪みを生成するための手段を備える、Ｃ１４に記載の装置。
［Ｃ１６］
前記オフ状態の前記少なくとも１つのスイッチによって生成された３次歪みの大きさと実質的に整合するように、前記実質的に打ち消すための手段によって生成された３次歪みの大きさを調節するために、同調電圧を伝達するための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１７］
前記少なくとも１つのスイッチの容量の３次項の大きさと実質的に整合するように、前記実質的に打ち消すための手段の容量の３次項の大きさを調節するために、前記実質的に打ち消すための手段に伝達される同調電圧を調節するための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１８］
前記構成するための手段は、前記少なくとも１つのスイッチを前記オフ状態に構成するために、前記少なくとも１つのスイッチにバイアス電圧を伝達するための手段を備える、Ｃ１４に記載の装置。
［Ｃ１９］
前記実質的に打ち消すための手段は、前記少なくとも１つのスイッチによって生成された３次歪みに破壊するよう干渉するために、前記実質的に打ち消すための手段で３次歪みを生成するための手段を備える、Ｃ１４に記載の装置。
［Ｃ２０］
前記オフ状態の前記少なくとも１つのスイッチの歪みを実質的に打ち消すための前記手段は、前記オフ状態の前記少なくとも１つのスイッチの３次歪みを実質的に打ち消すための手段を備える、Ｃ１４に記載の装置。