【手続補正書】
【提出日】平成29年10月2日(2017.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、前記第１の回路とは異なる第２の回路を有する第２の集積回路部とを有する集積回路をテストする方法であって、
前記入力パッドからの入力テスト信号を、前記第１の集積回路部を介して前記第２の集積回路部へ提供すること、ここにおいて、前記第１の集積回路部は、プロセッサおよびメモリを備え、前記第２の集積回路部は、送信機およびデジタル・アナログ変換器、または受信機およびアナログ・デジタル変換器を備える、と、
ここにおいて、前記入力テスト信号は、前記第２の集積回路部にテストモードとなるようにシグナルするモード信号を備える、
前記入力テスト信号に応答して、前記第２の集積回路部において、出力テスト信号を生成することと、
前記第２の集積回路部からの前記出力テスト信号を、前記第１の集積回路部を介して前記出力パッドへ提供することと、
を備える方法。
【請求項２】
前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、請求項１に記載の方法。
【請求項３】
前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記１つまたは複数のダイ・ツー・ダイ・パッドを介して、前記入力テスト信号が、前記第１の集積回路部から前記第２の集積回路部へ提供され、前記出力テスト信号が、前記第２の集積回路部から前記第１の集積回路部へ提供される、請求項１に記載の方法。
【請求項４】
前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成されたモデムを備える、請求項１に記載の方法。
【請求項５】
前記集積回路はさらに、前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッドを備える、請求項１に記載の方法。
【請求項６】
前記第１の集積回路部を、テストモードにすることをさらに備え、ここにおいて、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記入力パッドから前記第２の集積回路部へと、前記入力テスト信号が提供され、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記第２の集積回路部から前記出力パッドへと、前記出力テスト信号が提供される、請求項１に記載の方法。
【請求項７】
前記テストモードになることは、スキャンテストを実行することを備える、請求項６に記載の方法。
【請求項８】
前記テストモードになることは、機能テストを実行することを備える、請求項６に記載の方法。
【請求項９】
前記入力パッドからの１つまたは複数の制御信号に応答して、前記第１の集積回路部が、前記第２の集積回路部を、前記テストモードへ入らせる、請求項６に記載の方法。
【請求項１０】
前記第１の集積回路部は、前記第２の集積回路部へ１つまたは複数の制御信号を提供することによって、前記第２の集積回路部を、前記テストモードへ入らせる、請求項６に記載の方法。
【請求項１１】
前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記入力テスト信号を、前記第１の集積回路部を通過させることを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力テスト信号を、前記第１の集積回路部を通過させることを備える、請求項１に記載の方法。
【請求項１２】
前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記第２の集積回路部への前記入力テスト信号を多重化することを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力パッドへの前記出力テスト信号を逆多重化することを備える、請求項１に記載の方法。
【請求項１３】
集積回路であって、
入力パッドおよび出力パッドと、
第１の回路を有する第１の集積回路部、ここにおいて、前記第１の集積回路部は、プロセッサおよびメモリを備える、と、
前記第１の回路とは異なる第２の回路を有する第２の集積回路部、ここにおいて、前記第２の集積回路部は、送信機およびデジタル・アナログ変換器、または受信機およびアナログ・デジタル変換器を備える、と、
を備える集積回路、ここにおいて、前記第１の集積回路部は、
前記入力パッドからの入力テスト信号を、前記第２の集積回路部へ提供するための手段と、
ここにおいて、前記入力テスト信号は、前記第２の集積回路部にテストモードとなるようにシグナルするモード信号を備える、
前記第２の集積回路部からの出力テスト信号を、前記出力パッドへ提供するための手段、ここで、前記出力テスト信号は、前記入力テスト信号に応答して、前記第２の集積回路部によって生成される、と、
を備える。
【請求項１４】
前記第１の集積回路部は、前記入力テスト信号のための、前記入力パッドから前記第２の集積回路部への入力の通過と、さらに、前記出力テスト信号のための、前記第２の集積回路部から前記出力パッドへの出力の通過回路とを備える、請求項１３に記載の集積回路。
【請求項１５】
請求項１乃至１２のうちのいずれかの方法を実行するための命令を備える、非一時的なコンピュータ可読記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
[0056]以前の説明は、当業者が、本開示の全範囲を十分に理解できるようにするために提供されている。本明細書に開示された様々な典型的な実施形態に対する修正が、当業者に容易に明らかになるであろう。したがって、請求項は、本明細書に記述された開示の様々な態様に限定されるべきではなく、請求項の文言と整合した全範囲が与えられるべきである。当業者に周知であるか、または、後に周知になるべき本開示を通じて記載された様々な態様の要素に対するすべての構造的および機能的な等価物が、参照によって本明細書に明確に組み込まれており、請求項に含められていると意図される。さらに、本明細書で開示されたいずれも、このような開示が請求項において明示的に述べられているかに関わらず、公衆に対して放棄されたものとは意図されていない。請求項のどの要素も、「〜ための手段」というフレーズを用いて、または、方法請求項の場合、「〜ためのステップ」というフレーズを用いて明確に記載されていないのであれば、米国特許法第１１２条（ｆ）の規定の下で解釈されるべきではない。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
集積回路であって、
入力パッドおよび出力パッドと、
第１の回路を有する第１の集積回路部と、
前記第１の回路とは異なる第２の回路を有する第２の集積回路部と、
を備え、ここにおいて、前記第１の集積回路部は、
前記入力パッドからの入力テスト信号を、前記第２の集積回路部へ提供し、
前記第２の集積回路部からの出力テスト信号を、前記出力パッドへ提供し、前記出力テスト信号は、前記入力テスト信号に応答して、第２の集積回路部によって生成される、
ように構成される、集積回路。
［Ｃ２］
前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、Ｃ１に記載の集積回路。
［Ｃ３］
前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記第１の集積回路部および前記第２の集積回路部は、それぞれの１つまたは複数のダイ・パッドを介してともに電気的に接続される、Ｃ１に記載の集積回路。
［Ｃ４］
前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成された、Ｃ１に記載の集積回路。
［Ｃ５］
前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッド、をさらに備えるＣ１に記載の集積回路。
［Ｃ６］
前記第１の集積回路部および前記第２の集積回路部は、テストモードに入るように構成され、前記テストモードに入ることに応答して、前記第１の集積回路部が、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供し、前記テストモードに入ることに応答して、前記第１の集積回路部が、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供する、Ｃ１に記載の集積回路。
［Ｃ７］
前記テストモードは、スキャンテストモードを備える、Ｃ６に記載の集積回路。
［Ｃ８］
前記テストモードは、機能テストモードを備える、Ｃ６に記載の集積回路。
［Ｃ９］
前記第１の集積回路部はさらに、前記入力パッドからの１つまたは複数の制御信号に応答して、前記第２の集積回路部を、前記テストモードへ入れさせるように構成された、Ｃ６に記載の集積回路。
［Ｃ１０］
前記第１の集積回路部はさらに、前記第２の集積回路部へ１つまたは複数の制御信号を提供することによって、前記第２の集積回路部を、前記テストモードへ入れさせるように構成された、Ｃ６に記載の集積回路。
［Ｃ１１］
前記第１の集積回路部は、前記入力テスト信号のための、前記入力パッドから前記第２の集積回路部への入力の通過と、前記出力テスト信号のための、前記第２の集積回路部から前記出力パッドへの出力の通過回路とを備える、Ｃ１に記載の集積回路。
［Ｃ１２］
前記第１の集積回路部は、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供するように構成されたマルチプレクサと、前記出力テスト信号を前記出力パッドへ提供するように構成されたデマルチプレクサとを備える、Ｃ６に記載の集積回路。
［Ｃ１３］
入力パッドおよび出力パッドと、第１の回路を有する第１の集積回路部と、前記第１の回路とは異なる第２の回路を有する第２の集積回路部とを有する集積回路をテストする方法であって、
前記入力パッドからの入力テスト信号を、前記第１の集積回路部を介して前記第２の集積回路部へ提供することと、
前記入力テスト信号に応答して、前記第２の集積回路部において、出力テスト信号を生成することと、
前記第２の集積回路部からの前記出力テスト信号を、前記第１の集積回路部を介して前記出力パッドへ提供することと、
を備える方法。
［Ｃ１４］
前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、Ｃ１３に記載の方法。
［Ｃ１５］
前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記１つまたは複数のダイ・ツー・ダイ・パッドを介して、前記入力テスト信号が、前記第１の集積回路部から前記第２の集積回路部へ提供され、前記出力テスト信号が、前記第２の集積回路部から前記第１の集積回路部へ提供される、Ｃ１３に記載の方法。
［Ｃ１６］
前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成されたモデムを備える、Ｃ１３に記載の方法。
［Ｃ１７］
前記集積回路はさらに、前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッドを備える、Ｃ１３に記載の方法。
［Ｃ１８］
前記第１の集積回路部および前記第２の集積回路部を、テストモードに入らせることをさらに備え、ここにおいて、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記入力パッドから前記第２の集積回路部へと、前記入力テスト信号が提供され、前記テストモードに入ることに応答して、前記第１の集積回路部によって、前記第２の集積回路部から前記出力パッドへと、前記出力テスト信号が提供される、Ｃ１３に記載の方法。
［Ｃ１９］
前記テストモードに入ることは、スキャンテストを実行することを備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記テストモードに入ることは、機能テストを実行することを備える、Ｃ１８に記載の方法。
［Ｃ２１］
前記入力パッドからの１つまたは複数の制御信号に応答して、前記第１の集積回路部が、前記第２の集積回路部を、前記テストモードへ入らせる、Ｃ１８に記載の方法。
［Ｃ２２］
前記第１の集積回路部は、前記第２の集積回路部へ１つまたは複数の制御信号を提供することによって、前記第２の集積回路部を、前記テストモードへ入らせる、Ｃ１８に記載の方法。
［Ｃ２３］
前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記入力テスト信号を、前記第１の集積回路部を通過させることを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力テスト信号を、前記第１の集積回路部を通過させることを備える、Ｃ１３に記載の方法。
［Ｃ２４］
前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供することは、前記第２の集積回路部への前記入力テスト信号を多重化することを備え、前記第２の集積回路部からの前記出力テスト信号を、前記出力パッドへ提供することは、前記出力パッドへの前記出力テスト信号を逆多重化することを備える、Ｃ１３に記載の方法。
［Ｃ２５］
集積回路であって、
入力パッドおよび出力パッドと、
第１の回路を有する第１の集積回路部と、
前記第１の回路とは異なる第２の回路を有する第２の集積回路部と、
を備える集積回路、ここにおいて、前記第１の集積回路部は、
前記入力パッドからの入力テスト信号を、前記第２の集積回路部へ提供するための手段と、
前記第２の集積回路部からの出力テスト信号を、前記出力パッドへ提供するための手段、ここで、前記出力テスト信号は、前記入力テスト信号に応答して、前記第２の集積回路部によって生成される、と、
を備える。
［Ｃ２６］
前記第１の集積回路部および前記第２の集積回路部は、異なるウエハ上で製造される、Ｃ２５に記載の集積回路。
［Ｃ２７］
前記第１の集積回路部および前記第２の集積回路部の各々は、１つまたは複数のダイ・ツー・ダイ・パッドを備え、前記第１の集積回路部および前記第２の集積回路部は、それぞれの１つまたは複数のダイ・パッドを介してともに電気的に接続される、Ｃ２５に記載の集積回路。
［Ｃ２８］
前記第１の集積回路部は、ベースバンド・プロセッサを備え、前記第２の集積回路部は、前記ベースバンド・プロセッサによって生成されたデータを使用してキャリア信号を変調し、遠隔装置から送信されたデータを復元するために、キャリア信号を復調するように構成された、Ｃ２５に記載の集積回路。
［Ｃ２９］
前記入力パッドおよび前記出力パッドを備える１つまたは複数の汎用入力／出力（ＧＰＩＯ）パッド、をさらに備えるＣ２５に記載の集積回路。
［Ｃ３０］
前記第１の集積回路部および前記第２の集積回路部は、テストモードに入るように構成され、前記テストモードに入ることに応答して、前記提供するための手段は、前記入力パッドからの前記入力テスト信号を、前記第２の集積回路部へ提供するように構成され、前記テストモードに入ることに応答して、前記出力テスト信号を提供するための手段は、前記第２の集積回路部から前記出力パッドへと、前記出力テスト信号を提供するように構成された、Ｃ２５に記載の集積回路。