(57)【特許請求の範囲】
【請求項１】
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも１つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記電気素子の後段に、前記負荷抵抗と前記電気素子とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項２】
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも１つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記電気素子の後段に、１個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項３】
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも１つの発光素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記発光素子の後段に、１個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項４】
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも１つの発光素子の制御電極に、接続用抵抗を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記接続用抵抗とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項５】
前記負荷抵抗と前記接続用抵抗とからなるラダー構造を、１つの等価抵抗で置き換えたことを特徴とする請求項４記載の自己走査型発光装置。
【請求項６】
スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記電気素子の後段に、前記負荷抵抗と前記電気素子とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項７】
スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記電気素子の後段に、１個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項８】
スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記発光素子の後段に、１個以上の抵抗が並列に接続されたラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項９】
スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、接続用抵抗を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記接続用抵抗とからなるラダー構造の負荷抵抗補償回路を設けたことを特徴とする自己走査型発光装置。
【請求項１０】
前記負荷抵抗と前記接続用抵抗とからなるラダー構造を、１つの等価抵抗で置き換えたことを特徴とする請求項９記載の自己走査型発光装置。
【請求項１１】
請求項１〜１０のいずれかに記載の自己走査型発光装置を備えることを特徴とする光プリンタの書き込みヘッド。
【請求項１２】
請求項１１に記載の光プリンタの書き込みヘッドを備えることを特徴とする光プリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多数個の発光素子を同一基板上に集積することにより形成された自己走査型発光装置に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてＰＮＰＮ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号、特開平２−１４５８４号、特開平２−９２６５０号、特開平２−９２６５１号）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００３】
本発明者らが行ったこれらの発明の一例として、特開平２−１４５８４号公報に示すダイオードによる電位結合を用いた、２相クロック駆動により自己走査が可能な発光素子アレイを有する発光装置を図１（Ａ）に示す。φ１  ，φ２  は共に、図１（Ｂ）に示すように、ハイレベル時間とローレベル時間との比（デューティ比）がほぼ１：１である転送用クロックパルスであり、ＶＧＫは電源（通常５Ｖ）である。Ｔ１  〜Ｔ５  は発光素子として用いられる発光サイリスタ、Ｄ１  〜Ｄ５  は電位結合用ダイオード、Ｇ１  〜Ｇ５  は発光サイリスタＴ１  〜Ｔ５  のゲート電極である。ＲＬ  はゲート電極の負荷抵抗であり、ゲート電極への電流を制限する。
【０００４】
動作を簡単に説明する。まず転送用クロックパルスφ２  の電圧がハイレベルで、発光サイリスタをＴ２  がオン状態（発光状態）であるとする。このとき、ゲート電極Ｇ２  の電位はＶＧＫの５Ｖからほぼ０Ｖにまで低下する。この電位降下の影響はダイオードＤ２  によってゲート電極Ｇ３  に伝えられ、その電位を約１Ｖ（ダイオードＤ２  の順方向立上り電圧）に設定する。しかし、ダイオードＤ１  は逆バイアス状態であるためゲート電極Ｇ１  への電位の接続は行われず、ゲート電極Ｇ１  の電位は５Ｖのままとなる。発光サイリスタのターンオン電位は、ゲート電極電位＋ＰＮ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ１  のハイレベル電圧は約２Ｖ（発光サイリスタＴ３  をオンさせるために必要な電圧）以上でありかつ約４Ｖ（発光サイリスタＴ５  をオンさせるために必要な電圧）以下に設定しておけば発光サイリスタＴ３  のみがオンし、これ以外の発光サイリスタはオフのままにすることができる。従って２本の転送用クロックパルスで発光状態が転送されることになる。
【０００５】
【発明が解決しようとする課題】
発光状態のスイッチング速度は、オンしようとする発光サイリスタのゲート電極側のＣＲ時定数により定まる。図２（Ａ）に、発光サイリスタＴ２  がオンしているときのゲート電位を示す。ゲート電位は、オンしている発光サイリスタＴ２  からＴ３  ，Ｔ４  ，Ｔ５  ，Ｔ６  ，Ｔ７  へ順次、０，１，２，３，４，５Ｖになる。図２（Ｂ）にゲート電位勾配を示す。このようなゲート電位勾配のもとで、ゲート電極Ｇ２  ，Ｇ３  ，Ｇ４  ，Ｇ５  ，Ｇ６  に接続された負荷抵抗ＲＬ  に電流が流れる。今、各負荷抵抗ＲＬ  の抵抗値を１００ｋΩとした場合、次にオンすべき発光サイリスタＴ３  のゲート電極Ｇ３  から見た場合、等価的に約３０ｋΩの負荷抵抗Ｒが接続されているように見える。寄生容量をＣとした場合、前述したように、時定数ＣＲによって、発光サイリスタのスイッチング速度が定まる。
【０００６】
発光サイリスタの発光状態が転送されるにつれて、図２（Ｂ）のゲート電位勾配もそのまま順次ずれていくが、発光サイリスタの終端付近（最後の発光サイリスタから５個以内）に入ると、負荷抵抗に流れる電流が減少して、等価的な抵抗Ｒが上がってくる。
【０００７】
この状態を、図３（Ａ）に示す。発光装置を３２ビット、最後の発光サイリスタをＴ３２として、今発光サイリスタＴ２９がオンしているとする。発光サイリスタＴ２９，Ｔ３０，Ｔ３１，Ｔ３２のゲートの電位勾配は図３（Ｂ）に示すようになる。このような状態で、次にオンすべき発光サイリスタＴ３０のゲート電極Ｇ３０から見た負荷抵抗Ｒは等価的に３０ｋΩより大きくなり、最後の発光サイリスタＴ３２をオンするときの負荷抵抗はＲＬ  （１００ｋΩ）となる。図４は、終端付近でのこのような負荷抵抗の変化を示すグラフである。
【０００８】
このように発光サイリスタのオン状態が終端に近づくと等価的な負荷抵抗Ｒが大きくなる結果、ＣＲ時定数が大きくなり終端付近でスイッチング速度が遅くなり、全発光サイリスタを通じての均一なスイッチング速度が得られないといった問題が生じる。
【０００９】
本発明の目的は、このような問題を解決した、自己走査型発光装置の構造を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列し、各発光素子の前記制御電極をその近傍に位置する少なくとも１つの発光素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックパルスラインを接続して形成した自己走査型発光装置において、
最終段の前記接続用抵抗または電気素子の後段に、負荷抵抗補償回路を設けたことを特徴とする。
【００１１】
本発明は、スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチング素子アレイと、
しきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
最終段の前記接続用抵抗または電気素子の後段に、負荷抵抗補償回路を設けたことを特徴とする。
【００１２】
【発明の実施の形態】
【実施例１】
図５は、図１の自己走査型発光装置に本発明を適用した一実施例である。発光サイリスタアレイの終端に、４個のダイオードＤ０  および４個の負荷抵抗ＲＬ  よりなるラダー構造１０を付加して、負荷抵抗の増加を補償する構成である。このようなラダー構造の負荷抵抗補償回路を付加することにより、発光状態の転送がアレイの終端に入ってきても、発光サイリスタのゲート側の時定数は変化しないので最後の発光サイリスタＴ３２が発光を終了するまで、各発光サイリスタのスイッチング速度は同じである。
【００１３】
【実施例２】
図６は、本発明の実施例２の回路を示す。本実施例は、図５の実施例では負荷抵抗とダイオードとのラダー構造は面積を占めるので、占有面積を小さくするために最終段のダイオードＤ３２に抵抗のみを付加することにより負荷抵抗の増加を補償するようにしたものである。具体的には、１００ｋΩの負荷抵抗ＲＬ  を３個並列に接続したラダー構造の終端抵抗（１００ｋΩ／３）２０とする。
【００１４】
図７は、最終ダイオードに１００ｋΩ／３の終端抵抗を付加した場合の負荷抵抗の分布の計算例を示す。終端に近づくにつれて、負荷抵抗は少し低下するが、実用上は問題とはならない。
【００１５】
【実施例３】
実施例２の回路の具体的な半導体構造においては、発光サイリスタと、そのゲートに接続されるダイオードとが、ＰＮＰＮ構造の１つの島に形成されている。図８に最終段の発光サイリスタＴ３２とダイオードＤ３２との構造断面図を示す。
【００１６】
Ｎ形基板１上に、Ｎ形半導体層２４、Ｐ形半導体層２３、Ｎ形半導体層２２、Ｐ形半導体層２１が順次積層されている。ＰＮＰＮ構造（２１，２２，２３，２４）で発光サイリスタＴ３２が形成されＰＮ構造（２１，２２）でダイオードＤ３２が形成される。ダイオードＤ３２は、発光サイリスタの構造を利用して構成されるので、ダイオードＤ３２の部分は、下層の半導体層２３，２４と共に、寄生サイリスタを構成する。この寄生サイリスタがオンしたとき、ラダー構造の終端抵抗（ＲＬ  ／３）２０を経て流れる電流が寄生サイリスタの保持電流以上であれば、発光サイリスタＴ３２がオフとなっても寄生サイリスタはオンし続け、動作上不都合が生じる可能性がある。
【００１７】
そこで、本実施例では、このような問題を生じないように、最終段のダイオードＤ３２を除去した構成とする。図９に、その構成を示す。
【００１８】
【実施例４】
以下の実施例では、本発明を適用できる自己走査型発光装置を説明する。
【００１９】
図１０に本実施例の発光装置の等価回路図を示す。発光素子として、発光サイリスタＴ（−２）〜Ｔ（＋２）を用い、発光サイリスタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ−２〜Ｇ＋２が設けられている。各々のゲート電極には、負荷抵抗ＲＬ  を介して電源電圧ＶＧＫが印加される。また、各々のゲート電極Ｇ−２〜Ｇ＋２は、相互作用を作るために抵抗ＲＩ  を介して電気的に接続されている。また、各単体発光サイリスタのアノード電極に、３本の転送クロックライン（φ１  ，φ２  ，φ３  ）が、それぞれ３素子おきに（繰り返されるように）接続される。
【００２０】
動作を説明すると、まず転送クロックφ３  がハイレベルとなり、発光サイリスタＴ（０）がオンしているとする。このとき３端子サイリスタの特性から、ゲート電極Ｇ０  は零ボルト近くまで引き下げられる。電源電圧ＶＧＫを仮に５ボルトとすると、負荷抵抗ＲＬ  、相互作用抵抗ＲＩ  のネットワークから各発光サイリスタのゲート電圧が決まる。そして、発光サイリスタＴ（０）に近い素子のゲート電圧が最も低下し、以降順にＴ（０）から離れるにしたがいゲート電圧は上昇していく。これは次のように表せる。
【００２１】
ＶＧ０＜ＶＧ１＝ＶＧ−１  ＜ＶＧ２＝ＶＧ−２                （１）
これらの電圧の差は、負荷抵抗ＲＬ  ，相互作用抵抗ＲＩ  の値を適当に選択することにより設定することができる。
【００２２】
３端子サイリスタのアノード側のターンオン電圧ＶＯＮは、ゲート電圧より拡散電位Ｖｄｉｆ  だけ高い電圧となることが知られている。
【００２３】
ＶＯＮ≒ＶＧ  ＋Ｖｄｉｆ            （２）
したがって、アノードにかける電圧をこのターンオン電圧ＶＯＮより高く設定すれば、その発光サイリスタはオンすることになる。
【００２４】
さてこの発光サイリスタＴ（０）がオンしている状態で、次の転送クロックパルスφ１  にハイレベル電圧ＶＨ  を印加する。このクロックパルスφ１  は発光サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、ハイレベル電圧ＶＨ  の値を次の範囲に設定すると、発光サイリスタＴ（＋１）のみをオンさせることができる。
【００２５】
ＶＧ−２  ＋Ｖｄｉｆ  ＞ＶＨ  ＞ＶＧ＋１  ＋Ｖｄｉｆ      （３）
これで発光サイリスタＴ（０），Ｔ（＋１）が同時にオンしていることになる。そしてクロックパルスφ３  のハイレベル電圧を切ると、発光サイリスタＴ（０）がオフとなりオン状態の転送ができたことになる。
【００２６】
このように、本実施例では抵抗ネットワークで各発光サイリスタのゲート電極間を結ぶことにより、発光サイリスタに転送機能をもたせることが可能となる。
【００２７】
上に述べたような原理から、転送クロックφ１  ，φ２  ，φ３  のハイレベル電圧を順番に互いに少しずつ重なるように設定すれば、発光サイリスタのオン状態は順次転送されていく。すなわち、発光点が順次転送され、自己走査型発光装置を実現することができる。
【００２８】
このような自己走査型発光装置においては、図１１（Ａ）に示すように、最終段の発光サイリスタＴ３２に、負荷抵抗補償回路として負荷抵抗ＲＬ  と相互作用抵抗ＲＩ  とからなるラダー構造の終端抵抗３０を付加する。
【００２９】
このラダー構造は、抵抗のみよりなるので、その等価抵抗ＲＥ  は、次式で表される。
【００３０】
【数１】
0003604474.tif 000002
【００３１】
したがって、実際には、図１１（Ｂ）に示すように、負荷抵抗補償回路として、この等価抵抗ＲＥ  のみを付加すれば良い。
【００３２】
【実施例５】
本実施例は、本発明者らが特開平２−２６３６６８号公報にて開示した自己走査型発光装置であって、本発明を適用できる例の１つである。
【００３３】
本実施例の発光装置の原理を説明するための等価回路図を図１２に示す。
【００３４】
この発光装置は、スイッチ素子Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイオード接続を用いた例を示している。スイッチ素子のゲート電極Ｇ−１〜Ｇ１  は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノードには、書き込み信号Ｓｉｎが加えられている。
【００３５】
以下に、この発光装置の動作を説明する。いま、スイッチ素子Ｔ（０）がオン状態にあるとすると、ゲート電極Ｇ０  の電圧は、ＶＧＫ（ここでは５ボルトと想定する）より低下し、ほぼ零ボルトとなる。したがって、書き込み信号Ｓｉｎの電圧が、ＰＮ接合の拡散電位（約１ボルト）以上であれば、発光素子Ｌ（０）を発光状態とすることができる。
【００３６】
これに対し、ゲート電極Ｇ−１は約５ボルトであり、ゲート電極Ｇ１  は約１ボルトとなる。したがって、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。これから、発光素子Ｌ（０）のみに書き込める書き込み信号Ｓｉｎの電圧は、約１〜２ボルトの範囲となる。発光素子Ｌ（０）がオン、すなわち発光状態に入ると、書き込み信号Ｓｉｎラインの電圧は約１ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【００３７】
発光強度は書き込み信号Ｓｉｎに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、書き込み信号Ｓｉｎラインの電圧を一度零ボルトまでおとし、発光している素子をいったんオフにしておく必要がある。
【００３８】
本実施例の自己走査型発光装置においては、最終段のスイッチ素子に、図５に示したラダー構造１０または図６に示したラダー構造２０を付加すれば良い。
【００３９】
【実施例６】
本実施例は、複数の発光素子を同時に発光できるようにした自己走査型発光装置である。この発光装置の等価回路図を、図１３に示す。
【００４０】
図１２の回路と異なるのは、発光素子を３つずつのブロックとし、１ブロック内の発光素子は１つのスイッチ素子によって制御し、かつ１ブロック内の発光素子にそれぞれ別々の書き込み信号ラインＳｉｎ１，Ｓｉｎ２，Ｓｉｎ３を接続して、発光素子の発光を制御した点である。図中、発光素子Ｌ１  （−１），Ｌ２  （−１），Ｌ３  （−１）、発光素子Ｌ１（０），Ｌ２  （０），Ｌ３  （０）、発光素子Ｌ１（１），Ｌ２  （１），Ｌ３  （１）等が、ブロック化された発光素子を示している。
【００４１】
動作は図９の回路と同じで、１素子ずつＳｉｎによって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【００４２】
いま、ＬＥＤプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリントを１６ドット／ｍｍの解像度で印字するためには約３４００ビットの発光素子が必要になる。
【００４３】
実施例４にて説明してきた発光装置では、発光しているポイントは常に一つで、上記の場合ではこの発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用ＬＥＤアレイ（これは画像を書き込むポイントに位置するＬＥＤが、同時に発光するよう駆動ＩＣによって制御されている）に比べ、画像書き込み時に３４００倍の輝度が必要となり、発光効率が同じならば３４００倍の電流を流す必要がある。ただし発光時間は、逆に通常のＬＥＤアレイに比べ１／３４００となる。
【００４４】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが１／３４００とはいえ従来のＬＥＤプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【００４５】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では１ブロックに３素子が入っているため、実施例５の発光装置に比べて１素子の発光時間は３倍となる。したがって、オン状態の発光素子に流す電流は１／３でよく、実施例５に比べ長寿命化することが可能である。
【００４６】
本実施例では、１ブロックに３素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【００４７】
本実施例の自己走査型発光装置においては、最終段のスイッチ素子に、図５に示したラダー構造１０または図６に示したラダー構造２０を付加すれば良い。
【００４８】
【実施例７】
以下に、デューティをさらに向上することができる自己走査型発光装置の例を、図１４，図１５，図１６を用いて説明する。図１４は本実施例の発光装置のブロック構成図である。
【００４９】
本実施例の発光装置は、シフトレジスタ２００，書き込みスイッチアレイ２０１，リセットスイッチアレイ２０２，発光素子アレイ２０３から構成される。各々のアレイはＮ個の素子からなっており、その番号を（１）〜（Ｎ）とする。
【００５０】
シフトレジスタ２００は、電源Ｖ１  、複数の転送パルスφ、およびスタートパルスφＳ  により駆動され、オン状態が転送（自己走査）される。転送方向は、ここでは左から右、すなわち（１）から（Ｎ）としてある。
【００５１】
書き込みスイッチアレイ２０１は、画像信号ＶＩＮを発光素子アレイ２０３に書き込むスイッチであり、シフトレジスタ２００に同期する。つまり、時刻ｔにオン状態であるシフトレジスタ２００に対応する発光素子アレイ２０３のビットに、画像信号ＶＩＮ（ｔ）を書き込む働きを有する。
【００５２】
この画像信号ＶＩＮの書き込みは、本実施例では各ビットとも同じ番号内で行われるようにされている。一度書き込まれた発光情報は、発光素子アレイ２０３に保持される。
【００５３】
一方、シフトレジスタ２００は、同時にリセットスイッチアレイ２０２もアドレスするよう構成されている。ただし、番号（１）のシフトレジスタ出力は番号（２）のリセットスイッチに、番号（２）のシフトレジスタ出力は番号（３）のリセットスイッチになど、１ビット転送方向へ進んだ素子に接続されている。
【００５４】
このリセットスイッチがアドレスされると、発光素子はリセットされる。すなわち、シフトレジスタがオンすると、このシフトレジスタより１ビット転送方向へ進んだ発光素子は、発光状態，非発光状態に関わらず、一旦非発光状態（オフ状態）に戻される。
【００５５】
このような構成になっていれば、画像信号の時間変化が発光素子の位置変化として書き込まれ、発光素子に画像情報が書き込まれて発光による画像パターンが構成される。そして次の画像信号を書き込む際、リセットスイッチにより書き込まれた画像情報は消去され、そのすぐ後に新たな画像情報が書き込まれる。このため、発光素子はほぼ常時点灯に近い状態となり、デューティはほぼ１となる。
【００５６】
ここではシフトレジスタ２００を１つのみ設け、この出力を画像信号書き込み、およびリセットの両方に用いるよう構成したが、シフトレジスタを２つ設け、それぞれ画像信号書き込み用およびリセット用として用いてもよい。
【００５７】
図１５に、図１４で説明した機能を発光サイリスタおよびトランジスタで構成した回路を示す。シフトレジスタ２００は、サイリスタＴＳ  （１）〜ＴＳ  （４）により構成される。各サイリスタはトランジスタＴｒ１  ，Ｔｒ２  で構成され、そのゲートが負荷抵抗ＲＬ  ，結合用抵抗ＲＩ  を介して隣接するサイリスタおよび電源Ｖ１  に接続される。このシフトレジスタの出力はゲートから取り出され、出力電圧ＶＯ  （１）〜ＶＯ  （３）と表示されている。（１）〜（３）は各ビットの番号である。図中、転送クロックラインの電流を制限する抵抗は、抵抗Ｒｅ  で表している。
【００５８】
書き込みスイッチとして、ＰＮＰトランジスタＴｒ３  （１）〜Ｔｒ３  （３）を用い、リセットスイッチとして、ＮＰＮトランジスタＴｒ４  （１）〜Ｔｒ４  （３）を用いている。抵抗Ｒｅ  は、発光素子に流れる電流を制限する抵抗である。また発光素子として、トランジスタＴｒ５  ，Ｔｒ６  の組合せで表示される発光サイリスタを用いている。この発光サイリスタの特性として、一度オンしてしまうと電源を落とすまでオンし続けるという特徴を持ち、これを発光のメモリ機能として利用する。
【００５９】
この回路の動作を、図１６に示すパルスタイミング図を用いて説明する。図１６においてＴ１  〜Ｔ５  は時刻を表す。転送クロックはφ１  〜φ３  であり、φ１  はＴ１  〜Ｔ２  およびＴ４  〜Ｔ５  の間、φ２  はＴ２  〜Ｔ３  の間、φ３  はＴ３  〜Ｔ４  の間がハイレベルとなっている。シフトレジスタ出力ＶＯ  （１）〜ＶＯ  （３）はそれぞれφ１  〜φ３  に同期して取り出され、出力はローレベルとして与えられる。画像信号ＶＩＮは時刻Ｔ２  〜Ｔ３  にハイレベルとなり、ビット番号（２）の発光素子に書き込む。
【００６０】
今、時刻Ｔ１  〜Ｔ２  の間を考える。このときシフトレジスタの出力として、出力ＶＯ  （１）がローレベルとして取り出される。この出力ＶＯ  （１）は、書き込みスイッチであるトランジスタＴｒ３  （１）のベースに接続され、トランジスタＴｒ３  （１）を書き込み可能状態にする。しかしここで、画像信号ＶＩＮはローレベルであるから、発光素子への書き込みは行われない。
【００６１】
一方、出力ＶＯ  （１）は同時にリセットスイッチであるトランジスタＴｒ４  （２）のベースにも印加される。この出力ＶＯ  （１）は零ボルト程度まで下がるため、トランジスタＴｒ４  （２）のエミッタ電圧もほぼ零ボルトとなり、発光素子をオフ状態にしてしまう。したがって、ビット番号（２）の発光素子は、リセットされたことになる。
【００６２】
次に時刻Ｔ２  〜Ｔ３  の間を考える。シフトレジスタ出力はＶＯ  （２）であり、これがＴｒ３  （２）のベースに印加される。ここで、画像信号ＶＩＮはハイレベルであるからトランジスタＴｒ３  （２）に電流が流れ、発光メモリに流れ込む。この電流はトランジスタＴｒ６  （２）のベース電流となり、これがビット番号（２）の発光素子をオンさせる。この発光は次のリセット信号まで維持される。この時、ビット番号（３）の発光素子は、ＶＯ  （２）によりリセットされる。
【００６３】
発光素子に流れる電流は抵抗Ｒｅ  によって制限され、デューティが大きくなったため少ない電流でよく、高信頼度の発光装置を得ることができる。
【００６４】
この自己走査型発光装置は、光プリンタの書き込みヘッド，ディスプレイ等への応用が考えられ、これらの機器の低価格化，高性能化に大きな寄与をすることができる。
【００６５】
本実施例の自己走査型発光装置においては、シフトレジスト２００の最終段のスイッチ素子に、図１１（Ａ）に示したラダー構造３０または図１１（Ｂ）に示した等価抵抗ＲＥ  を付加すれば良い。
【００６６】
【実施例８】
本実施例は、特開平４−２３３６７号公報に示された自己走査型発光装置であって、本発明の発光サイリスタを適用できる１つの例である。
【００６７】
実施例の発光装置を図１７に示す。図１７においては、スイッチ素子アレイと発光素子アレイとが、上下に分けて記載されている。
【００６８】
まず、シフトレジスタ機能を有するスイッチ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）である。φ１  ，φ２  は、スイッチ素子アレイを駆動する転送クロックである。そして、ＣＬ１  は転送クロックφ１  を供給されるクロックラインであり、ＣＬ２  は転送クロックφ２  を供給されるクロックラインである。
【００６９】
各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲート電極Ｇ‐２〜Ｇ２  の間は、それぞれ結合用ダイオードＤ‐２〜Ｄ１  によって、接続されている。このようなダイオード結合方式を採用しているために、スイッチ素子アレイは２相の転送クロックφ１  ，φ２  にて情報の転送動作を行うことができる。
【００７０】
また、ＲＡ１，ＲＡ２    は、それぞれ各スイッチ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックラインＣＬ１  ，ＣＬ２  のいずれか一方とを接続するアノード負荷抵抗である。このアノード負荷抵抗ＲＡ１，ＲＡ２    は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態での電流量を制限するものである。各スイッチ素子Ｓ（−２）〜Ｓ（２）のカソードはそれぞれ接地されている。
【００７１】
さらに、ＲＬ１，ＲＬ２は、それぞれ各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲートＧ−２〜Ｇ２  と電源電圧ＶＧＫの直流電源とを接続するゲートの負荷抵抗である。このゲート負荷抵抗ＲＬ１，ＲＬ２は、電源電圧ＶＧＫの直流電源から各ゲートＧ−２〜Ｇ２  に流れる電流量を制限するものである。そして、各ゲートＧ−２，Ｇ０  ，Ｇ２  は、それぞれダイオードＤ−２′，Ｄ０  ′，Ｄ２  ′のカソードに接続されている。
【００７２】
次に、発光素子アレイについて説明する。φＲ  は発光素子（発光サイリスタ）Ｌ（−２），Ｌ（０），Ｌ（２）への情報の書き込み許可／禁止を制御し、かつ書き込まれた状態をリセットするクロックである。そして、ＣＬＲ  はクロックφＲ  を供給する電流供給ラインである。
【００７３】
またＲＡ３は、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のアノードと電流供給ラインＣＬＲ  とを接続するアノード負荷抵抗である。このアノード負荷抵抗ＲＡ３は、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のオン状態での電流量を制限するものである。そして、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカソードは、それぞれ接地されている。
【００７４】
さらにＲＬ３は、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ−２′，Ｇ０  ′，Ｇ２  ′と電源電圧ＶＧＫとを接続するゲート負荷抵抗である。このゲート負荷抵抗ＲＬ３は、電源電圧ＶＧＫの直流電源から、各ゲートＧ−２′，Ｇ０  ′，Ｇ２  ′に流れる電流量を制限するものである。そして、各ゲートＧ−２′，Ｇ０  ′，Ｇ２  ′は、それぞれダイオードＤ−２′，Ｄ０  ′，Ｄ２  ′のアノードに接続されている。
【００７５】
すなわち、図１７においては、スイッチ素子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞれダイオードＤ−２′，Ｄ０  ′，Ｄ２  ′を介して、発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ−２′，Ｇ０  ′，Ｇ２  ′に個々に接続されている。
【００７６】
次に、スイッチ素子アレイの部分の動作を説明する。今、スタートパルスφＳ  として、ハイレベルまたはローレベルの電圧がスイッチ素子Ｓ（−３）のアノード（図示せず）に供給されたとする。この場合に、ハイレベルの電圧が、電源電圧ＶＧＫに拡散電位Ｖｄｉｆ  を加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）はオン状態になる。そして、次に供給されるスタートパルスφＳ  のローレベルの電圧が、スイッチ素子Ｓ（−３）のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状態となる。
【００７７】
オン状態では、スイッチ素子Ｓ（−３）のゲート電位はほぼ零ボルトとなり、オフ状態ではゲート電圧は電源電圧ＶＧＫと同じ電圧になる。スイッチ素子Ｓ（−３）のゲート電位が零ボルトになれば、結合用ダイオードＤ−３（図示せず）によって、スイッチ素子Ｓ（−２）のゲート電位が低下する。そして、スイッチ素子Ｓ（−２）のターンオン電圧も低下する。したがって、転送クロックφ２  によって、スイッチ素子Ｓ（−２）をオン状態に設定することができる。
【００７８】
このオン状態はφ１  ，φ２  によって順次、図１７の右方向へ転送されていく。つまり、スタートパルスφＳ  のハイレベルの電圧によって、スイッチ素子アレイにオン状態が書き込まれ、それが順次右方向へ転送されていくことになる。
【００７９】
ただし、全てのビットがオン状態にある場合に、このオン状態を転送することは、このスイッチ素子アレイの動作原理上から不可能であって、１ビットおきにオンとオフを繰り返して転送することになる。すなわち、スタートパルスφＳ  の波形も、転送パルスφ１  ，φ２  に同期して、ハイレベルとローレベルとを交互に送る必要がある。
【００８０】
今、偶数ビットのみのオン状態とオフ状態に有効な情報があるものとして、オン状態を１、オフ状態を０とすると、スタートパルスφＳ  によって１または０が書き込まれ、転送クロックφ１  ，φ２  によって、その１，０が転送されて行くことになる。このようにして、１または０という信号（情報）がスイッチ素子アレイに書き込まれる。
【００８１】
次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ（２））の動作について説明する。仮に、Ｌ（−２）が０であるとすると、クロックφＲ  の電圧が零ボルトであれば、発光素子Ｌ（−２）はオン状態とはならない。すなわち、発光素子Ｌ（−２）は書き込み禁止の状態に設定される。クロックφＲ  の電圧が、発光素子Ｌ（−２）のオン状態維持電圧からＶＧＫ＋Ｖｄｉｆ  の間の電圧に設定されたとすると、発光素子Ｌ（−２）は書き込み許可の状態に設定される。そして、ゲートＧ−２′の電位が変化させられることによって、発光素子Ｌ（−２）はオン状態に設定可能となる。
【００８２】
さて、スイッチ素子アレイから発光素子アレイへの情報の書き込みについて説明する。スイッチ素子アレイは、前述したように１または０信号が書き込まれる。最後のビットまで書き込まれた段階で、転送クロックφ１  ，φ２  をそれぞれローレベル，ハイレベルの状態に維持される。これによって、情報の転送動作が終了し、スイッチ素子アレイに書き込まれた情報は保持される（特に、偶数ビットにおいて保持されている）。
【００８３】
スイッチ素子アレイの偶数ビットにおいて、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボルトであり、オフ状態のスイッチ素子Ｓのゲート電位は、Ｖｄｉｆ  の約２倍以上である。なお、オフ状態のスイッチ素子Ｓのゲート電位については、転送方向に対して逆方向に位置する最も隣接する偶数ビットがオン状態の場合にＶｄｉｆ  の約２倍であり、それ以外はＶｄｉｆ  の約２倍の電圧よりも大きくなる。なお、ここでＶｄｉｆ  はＰＮ接合の拡散電位である。
【００８４】
スイッチ素子Ｓ（−２），Ｓ（０），Ｓ（２）のそれぞれのゲート電圧は、ダイオードＤ−２′，Ｄ０  ′，Ｄ２  ′によって対応する発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ−２′，Ｇ０  ′，Ｇ２  ′に伝達される。したがって、発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶｄｉｆ  となり、オフ状態の場合でＶｄｉｆ  の３倍以上となる。そしてオン状態の場合で、発光素子のターンオン電圧はＶｄｉｆ  の２倍となり、オフ状態でＶｄｉｆ  の４倍となる。
【００８５】
一方、クロックφＲ  については、いったん零ボルトに設定して全体の発光をなくし（すなわち、リセット）、その後にハイレベル電位ＶＨＲまで上昇させる。この電圧φＨＲとして
２Ｖｄｉｆ  ＜ＶＨＲ＜４Ｖｄｉｆ  
の範囲に設定されていると、オン状態のスイッチ素子Ｓに対応する発光素子Ｌがオン状態となり、オフ状態のスイッチ素子Ｓの対応する発光素子Ｌはオフ状態のままになる。
【００８６】
したがって、スイッチ素子アレイに書き込まれた１，０の情報が、そのまま発光素子アレイに書き込まれることになる。
【００８７】
この後、電圧ＶＨＲは発光素子のオン状態維持電圧以上であってＶｄｉｆ  の２倍の電圧未満の値に再設定される。このことにより、発光素子Ｌは、スイッチ素子Ｓのゲート電位に影響されなくなり、書き込まれた情報を保持し続ける。そして、発光素子アレイが情報の保持状態にある間に、前述と同様にして、スイッチ素子アレイには次の情報が書き込まれる。
【００８８】
やがて、クロックφＲ  がローレベル電圧に設定されて、各発光素子Ｌがリセットされる。リセット後、再び情報が発光素子アレイに書き込まれる。以上のようにして、一連の動作が繰り返し行われる。
【００８９】
次に図１７に示す発光装置を、光プリンタ用の書き込み光源に適用した場合について述べる。
【００９０】
例えば、発光装置が２０４８ビットの発光素子Ｌを有するものとすると、スイッチ素子Ｓはその倍の４０９６ビットを必要とする。光プリンタにおける書き込み光源の電流量は約５ｍＡであるから、全てのビットの発光素子Ｌが発光状態であるとすると、約１０Ａという電流が流れる。
【００９１】
一方、スイッチ素子Ｓからの情報転送のための電流は、ゲート負荷抵抗ＲＬ３＝３０ｋΩの場合に０．５ｍＡであることが実験的にわかっているので、全てのビットの発光素子が発光状態であれば、１Ａ程度である。なお、この情報転送のための電流量は、光プリンティングに必要な１０Ａに比べ１割程度であり、実用上問題のない値である。
【００９２】
また、スイッチ素子Ｓからの情報が、発光素子Ｌに移動させられた段階でクロックφ１  ，φ２  の電圧を一旦零ボルトに低下させることにより、スイッチ素子アレイ全体がオフ状態となりリセットが行われる。この方法を用いた場合には、スイッチ素子Ｓがオン状態になる時間が考慮されると、等価的に電流値が下がることとなる。つまり、前述の１Ａに比べて等価的に０．５Ａ程度まで下がったことになる。
【００９３】
発光素子Ｌの２０４８ビットに対して、スタートパルスφＳ  が供給されるデータ入力端（図示せず）が１つだけでは、情報の転送速度はかなり高速であることが必要である。この点については、データ入力端を複数設けることによって、情報の転送速度を低下させることができる。例えば、通常６４ビットまたは１２８ビットを一単位として発光素子Ｌのチップが形成され、このチップごとに情報が入力されてもよい。
【００９４】
１２８ビットごとにデータ入力を並列に行った場合、２０４８ビットに対して２０個のデータ入力端を有することになる。このため、情報の転送速度は１／２０でよいことになる。したがって、発光装置は余裕のある動作を行うことができる。
【００９５】
なお、発光素子Ｌの出力光の光量のばらつきを防ぐために、アノード負荷抵抗ＲＡ３をレーザ等により微調整することが可能である。このことによって、出力光のばらつきのない発光装置を得ることができる。
【００９６】
また、図１７では、スイッチ素子アレイにおける偶数ビットの右側に接続される結合用ダイオードＤ−２，Ｄ０  の特性と、奇数ビットの右側に接続される結合用ダイオードＤ−１，Ｄ１  の特性とが異なっている。したがって、偶数ビットと奇数ビットとで動作電流等を分けて最適化することが重要である。このために、ＲＬ２＜ＲＬ１，ＲＡ１＜ＲＡ２に設定するほうが望ましく、この場合には発光装置はより安定で高速な動作を行い得る。
【００９７】
さらに、図１７では、スイッチ素子アレイにダイオード結合方式と呼ばれる構成を採用しているが、結合方式はこれに限られず、抵抗結合方式であってもよい。
【００９８】
本実施例においては、スイッチ素子アレイがダイオード結合方式の場合には、最終段のスイッチ素子に、図５に示したラダー構造１０または図６に示したラダー構造２０を付加すれば良い。また、スイッチ素子アレイが抵抗結合方式の場合には、最終段のスイッチ素子に、図１１（Ａ）に示したラダー構造３０または図１１（Ｂ）に示した等価抵抗ＲＥ  を付加すれば良い。
【００９９】
【発明の効果】
本発明によれば、発光素子アレイまたはスイッチ素子アレイの終端部に、負荷抵抗補償回路を設けているので、オン状態へのスイッチング速度はほぼ一定となり、全発光素子または全スイッチ素子を通じて均一なスイッチング速度を実現することができる。
【図面の簡単な説明】
【図１】自己走査型発光装置を示す図である。
【図２】図１の発光装置のゲート電位勾配を説明する図である。
【図３】図１の発光装置の終端付近のゲート電位勾配を説明する図である。
【図４】終端付近の負荷抵抗の変化を示すグラフである。
【図５】実施例１の回路図である。
【図６】実施例２の回路図である。
【図７】実施例２における終端付近の負荷抵抗の変化を示すグラフである。
【図８】実施例２の最終段の発光サイリスタとダイオードの構造を示す断面図である。
【図９】実施例３の回路図である。
【図１０】本発明を適用できる実施例４の発光装置の回路図である。
【図１１】実施例４の発光装置に付加される負荷抵抗補償回路を示す図である。
【図１２】本発明を適用できる実施例５の発光装置の回路図である。
【図１３】本発明を適用できる実施例６の発光装置の回路図である。
【図１４】本発明を適用できる実施例７の発光装置のブロック図である。
【図１５】図１４の発光装置の等価回路図である。
【図１６】図１４の発光装置の駆動方法を示すパルスタイミング図である。
【図１７】本発明を適用できる実施例８の発光装置の回路図である。
【符号の説明】
Ｔ  発光サイリスタ
Ｄ  結合用ダイオード
ＲＬ    ゲート負荷抵抗
ＲＩ    結合用抵抗
Ｔｒ  トランジスタ
１０  ラダー構造の負荷抵抗補償回路
２０  終端抵抗による負荷抵抗補償回路
３０  ラダー構造の終端抵抗による負荷抵抗補償回路
【図１】
0003604474.tif 000003
【図２】
0003604474.tif 000004
【図３】
0003604474.tif 000005
【図４】
0003604474.tif 000006
【図５】
0003604474.tif 000007
【図６】
0003604474.tif 000008
【図７】
0003604474.tif 000009
【図８】
0003604474.tif 000010
【図９】
0003604474.tif 000011
【図１０】
0003604474.tif 000012
【図１１】
0003604474.tif 000013
【図１２】
0003604474.tif 000014
【図１３】
0003604474.tif 000015
【図１４】
0003604474.tif 000016
【図１５】
0003604474.tif 000017
【図１６】
0003604474.tif 000018
【図１７】
0003604474.tif 000019