【手続補正書】
【提出日】平成28年11月21日(2016.11.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子とを有する検知抵抗と、
前記第１の端子に結合される第１のスイッチと、
前記第２の端子に結合される第２のスイッチと、
ここにおいて、前記第１と第２のスイッチは、前記第１と第２の端子のいずれか１つをセンスアンプに交互に結合するように構成され、
第１の端子と第２の端子を有する負荷と、前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合され、
前記負荷の前記第１の端子を前記センスアンプに結合させるように構成される第３のスイッチと、
を具備する、装置。
【請求項２】
前記検知抵抗の前記第１の端子を前記第１のスイッチに結合する第１のローパスフィルタと、
前記検知抵抗の前記第２の端子を前記第２のスイッチに結合する第２のローパスフィルタと、
前記負荷の前記第１の端子を前記第３のスイッチに結合する第３のローパスフィルタと、
を更に具備する請求項１に記載の装置。
【請求項３】
前記第１と第２のスイッチを前記センスアンプの前記第１の端子に結合する第１の減衰素子と、
前記第３のスイッチを前記センスアンプの前記第２の端子に結合する第２の減衰素子と、
を更に具備する請求項１に記載の装置。
【請求項４】
前記センスアンプの前記出力に結合されるアナログ−デジタルコンバータ（ＡＤＣ）を更に具備する、請求項１に記載の装置。
【請求項５】
前記ＡＤＣの前記出力に基づいて前記負荷の抵抗をデジタル処理で算出するよう構成されたプロセッサを更に具備する請求項４に記載の装置。
【請求項６】
前記プロセッサは、
前記検知抵抗の前記第１の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第１の出力を格納し、
前記検知抵抗の前記第２の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第２の出力を格納し、
前記検知抵抗の格納された抵抗を、前記第２のＡＤＣの出力対前記第１のＡＤＣの出力の前記比と１との間の前記差で割ることにより前記負荷の前記抵抗を算出するように構成される、請求項５に記載の装置。
【請求項７】
前記第３のスイッチの前記サイズは、前記第１のスイッチの前記サイズと前記第２のスイッチの前記サイズに等しい、請求項１に記載の装置。
【請求項８】
前記負荷と前記検知抵抗とを駆動するよう構成されるアンプと、ここにおいて前記アンプは、正常なオペレーションフェーズ中にオーディオ入力信号を加えたパイロット信号を増幅する、を更に具備する請求項１に記載の装置。
【請求項９】
前記パイロット信号は、低周波数の交流電流（ＡＣ）電圧である、請求項８に記載の装置。
【請求項１０】
第１のスイッチによって、検知抵抗の第１の端子をセンスアンプの第１の端子に選択的に結合させることと、
第２のスイッチによって、前記検知抵抗の第２の端子を前記センスアンプの前記第１の端子に選択的に結合させることと、
ここにおいて、前記第１と第２の端子を前記選択的に結合させることは、前記第１と第２の端子のうちいずれか１つを前記センスアンプに交互に結合させることと、
第３のスイッチによって、第１の端子と第２の端子を有する負荷の前記第１の端子を前記センスアンプの第２の端子に結合させることと、前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合される、
を具備する、方法。
【請求項１１】
前記センスアンプの前記出力をデジタル化することを更に具備する請求項１０に記載の方法。
【請求項１２】
前記センスアンプの前記デジタル化された出力に基づいて前記負荷の抵抗をデジタル処理で算出することを更に具備する、請求項１１に記載の方法。
【請求項１３】
パイロット信号を加えたオーディオ電圧を備える前記負荷を駆動することをさらに具備する請求項１２の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
[0061]開示される例示的な観点の先の記述は、いかなる当業者であっても、本発明の製造または使用を可能にするよう提供される。これらの例示的な観点に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義される包括的な原理は、本発明の精神または範囲から逸脱することなく他の例示的な観点に適用されうる。したがって、本開示は、本明細書において提示される例示的な観点に限定されるよう意図されず、本明細書において開示される原理および新規な特徴と一致する最も広い範囲が付与されるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の端子と第２の端子とを有する検知抵抗と、
前記第１の端子に結合される第１のスイッチと、
前記第２の端子に結合される第２のスイッチと
を具備し、
ここにおいて、前記第１と第２のスイッチは、前記第１と第２の端子のいずれか１つをセンスアンプに交互に結合するように構成される装置。
［Ｃ２］
第１の端子と第２の端子を有する負荷と、前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合され、
前記負荷の前記第１の端子を前記センスアンプに結合させるように構成される第３のスイッチと、
をさらに具備するＣ１に記載の装置。
［Ｃ３］
前記検知抵抗の前記第１の端子を前記第１のスイッチに結合する第１のローパスフィルタと、
前記検知抵抗の前記第２の端子を前記第２のスイッチに結合する第２のローパスフィルタと、
前記負荷の前記第１の端子を前記ダミースイッチに結合する第３のローパスフィルタと、
を更に具備するＣ２に記載の装置。
［Ｃ４］
前記第１と第２のスイッチを前記センスアンプの前記第１の端子に結合する第１の減衰素子と、
前記第３のスイッチを前記センスアンプの前記第２の端子に結合する第２の減衰素子と、
を更に具備するＣ２に記載の装置。
［Ｃ５］
前記センスアンプの前記出力に結合されるアナログ−デジタルコンバータ（ＡＤＣ）を更に具備する、Ｃ２に記載の装置。
［Ｃ６］
前記ＡＤＣの前記出力に基づいて前記負荷の抵抗をデジタル処理で算出するよう構成されたプロセッサを更に具備するＣ５に記載の装置。
［Ｃ７］
前記プロセッサは、
前記検知抵抗の前記第１の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第１の出力を格納し、
前記検知抵抗の前記第２の端子が前記センスアンプに結合される時に対応する前記ＡＤＣの第２の出力を格納し、
前記検知抵抗の格納された抵抗を、前記第２のＡＤＣの出力対前記第１のＡＤＣの出力の前記比と１との間の前記差で割ることにより前記負荷の前記抵抗を算出するように構成される、Ｃ６に記載の装置。
［Ｃ８］
前記第３のスイッチの前記サイズは、前記第１のスイッチの前記サイズと前記第２のスイッチの前記サイズに等しい、Ｃ２に記載の装置。
［Ｃ９］
前記負荷と前記検知抵抗とを駆動するよう構成されるアンプと、ここにおいて前記アンプは、正常なオペレーションフェーズ中にオーディオ入力信号を加えたパイロット信号を増幅する、を更に具備するＣ２に記載の装置。
［Ｃ１０］
前記パイロット信号は、低周波数の交流電流（ＡＣ）電圧である、Ｃ９に記載の装置。
［Ｃ１１］
検知抵抗の第１の端子を選択的にセンスアンプに結合させる手段と、
前記検知抵抗の第２の端子を選択的に前記センスアンプに結合させる手段と、を具備し、
ここにおいて、前記手段は、前記第１と第２の端子のうちのいずれか１つを前記センスアンプに交互に結合するように構成される、装置。
［Ｃ１２］
第１の端子と第２の端子を有する負荷の第１の端子を前記センスアンプの第２の端子に結合させる手段、を更に具備し、
前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合される、Ｃ１１に記載の装置。
［Ｃ１３］
前記センスアンプの前記出力をデジタル化する手段を更に具備する、Ｃ１２に記載の装置。
［Ｃ１４］
前記センスアンプの前記デジタル化された出力に基づいて前記負荷の抵抗をデジタル的に算出する手段を更に具備する、Ｃ１３に記載の装置。
［Ｃ１５］
オーディオ電圧とパイロット信号を備える前記負荷を駆動する手段を更に具備する、Ｃ１４に記載の装置。
［Ｃ１６］
検知抵抗の第１の端子をセンスアンプの第１の端子に選択的に結合させることと、
前記検知抵抗の第２の端子を前記センスアンプの前記第１の端子に選択的に結合させることと、を具備し、
ここにおいて、前記第１と第２の端子を前記選択的に結合させることは、前記第１と第２の端子のうちいずれか１つを前記センスアンプに交互に結合させることを具備する、方法。
［Ｃ１７］
第１の端子と第２の端子を有する負荷の第１の端子を前記センスアンプの第２の端子に結合させることとと、を更に具備し、
前記負荷の前記第２の端子は、前記検知抵抗の前記第１の端子に結合される、Ｃ１６に記載の方法。
［Ｃ１８］
前記センスアンプの前記出力をデジタル化することを更に具備するＣ１７に記載の方法。
［Ｃ１９］
前記センスアンプの前記デジタル化された出力に基づいて前記負荷の抵抗をデジタル処理で算出することを更に具備する、Ｃ１８に記載の方法。
［Ｃ２０］
パイロット信号を加えたオーディオ電圧を備える前記負荷を駆動することをさらに具備するＣ１９の方法。