(57)【特許請求の範囲】
【請求項１】
電源電圧が入力される第１の差動増幅器と、
該第１の増幅器の出力端子に直列に接続された第１の電流検出抵抗及び第２の電流検出抵抗と、
前記第１の差動増幅器の出力を前記第１の差動増幅器の入力側に負帰還させる第２の差動増幅器と、
前記第１の電流検出抵抗と並列に設けられ、前記第１の差動増幅器の出力の前記第１の電流検出抵抗への供給を制御する第１のスイッチとを有し、
前記第１の差動増幅器の出力を前記第１の電流検出抵抗及び第２の電流検出抵抗を介して出力するか、前記第２の電流検出抵抗のみを介して出力するかによって異なる電流を発生させる定電流発生器において、
前記スイッチは、制御入力端子を具備する半導体スイッチであり、
前記第１の差動増幅器の出力端子と前記第２の差動増幅器の入力端子との間に互いに並列に設けられ、前記第２の差動増幅器への入力電圧を切り換えるための第２のスイッチ及び第３のスイッチと、
前記半導体スイッチの制御入力端子と前記第１の差動増幅回路の出力端子との間に接続された第１のコンデンサと、
前記半導体スイッチの制御入力端子と定電流発生器の出力端子との間に接続された第２のコンデンサと、
前記半導体スイッチの制御入力端子に接続され、正の定電流と負の定電流との選択的発生とその停止をすることができる定電流源とを有し、
前記第１の電流検出抵抗の一端は、前記第１の差動増幅器の出力端子と接続し、
前記第１の電流検出抵抗の他端は、前記第２の電流検出抵抗の一端と接続し、
前記第２の電流検出抵抗の他端は、前記第２の差動増幅器の第１の入力端子と接続し、
前記第２のスイッチは、前記第１の電流検出抵抗の一端と前記第２の差動増幅器の第２の入力端子との間に設けられ、
前記第３のスイッチは、前記第２の電流検出抵抗の一端と前記第２の差動増幅器の第２の入力端子との間に設けられていることを特徴とする定電流発生器。
【請求項２】
請求項１に記載の定電流発生器を用いた定電流発生方法であって、
前記第２のスイッチをＯＮ状態、前記半導体スイッチ及び前記第３のスイッチをＯＦＦ状態として前記第１の差動増幅器に予め決められた一定の電源電圧を供給し、
前記第２のスイッチをＯＦＦ状態、前記第３のスイッチをＯＮ状態として前記電源電圧を変化させ、
前記半導体スイッチをＯＮ状態とし、
前記電源電圧を変化させ、
前記半導体スイッチをＯＦＦ状態とし、
前記第２のスイッチをＯＮ状態、前記第３のスイッチをＯＦＦ状態として前記電源電圧を変化させることによって、出力される電流値を変化させることを特徴とする定電流発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電流発生器に関し、特に、電流発生レンジを切り換える方式に関する。
【０００２】
【従来の技術】
図８は、従来の定電流発生器の一構成例を示す回路図であり、電流検出抵抗が並列に接続されている例を示している。
【０００３】
本従来例は図８に示すように、第１の入力端子に抵抗Ｒ１を介して電源電圧ＶＩが印加され、第２の入力端子が接地された第１の差動増幅器Ａ１と、第１の入力端子が抵抗ＲＬを介して接地された定電流発生器の出力端子に接続され、第２の入力端子が第１の差動増幅器Ａ１の出力端子に接続され、出力端子が抵抗Ｒ２を介して差動増幅器Ａ１の第１の入力端子に接続された第２の差動増幅器Ａ２と、差動増幅器Ａ２の第１の入力端子と第２の入力端子との間に並列に接続された電流検出抵抗ＲＳ１，ＲＳ２と、電流検出抵抗ＲＳ２と直列に接続されたスイッチＳ１とから構成されている。なお、電流検出抵抗ＲＳ１，ＲＳ２の関係は、ＲＳ２＜ＲＳ１となっている。
【０００４】
以下に、上記のように構成された定電流発生器から出力される出力電流について説明する。
【０００５】
スイッチＳ１がＯＦＦの時の出力電流ＩＯ１は、
【０００６】
【数１】
0003571145.tif 000002
（Ｇ２：Ａ２の増巾度）
となり、スイッチＳ１がＯＮの時の出力電流ＩＯ２は、
【０００７】
【数２】
0003571145.tif 000003
（ＲＳ２’：ＲＳ１とＲＳ２との並列抵抗値）
となる。
【０００８】
ここで、簡略化のため、Ｒ１＝Ｒ２，Ｇ２＝１とすると、
【０００９】
【数３】
0003571145.tif 000004
【００１０】
【数４】
0003571145.tif 000005
（ＲＳ２’＜ＲＳ１）
となる。
【００１１】
上記の式において、ＶＩ＝−１Ｖ，ＲＳ１＝１ｋΩ，ＲＳ２’＝１００Ωとすると、
ＩＯ１＝１ｍＡ，ＩＯ２＝１０ｍＡ
となり、スイッチＳ１をＯＮ／ＯＦＦすることにより、電流検出抵抗を切り換えて出力電流範囲を変化させることができる。
【００１２】
図９は、従来の定電流発生器の他の構成例を示す回路図であり、電流検出抵抗が直列に接続されている例を示している。
【００１３】
本従来例は図９に示すように、図８において示したものと比べて、電流検出抵抗ＲＳ１，ＲＳ２が差動増幅器Ａ２の第１の入力端子と第２の入力端子との間に直列に接続されている点のみが異なり、スイッチＳ１は電流検出抵抗ＲＳ１と並列に接続されている。
【００１４】
以下に、上記のように構成された定電流発生器から出力される出力電流について説明する。
【００１５】
スイッチＳ１がＯＦＦの時の出力電流ＩＯ３は、
【００１６】
【数５】
0003571145.tif 000006
ＲＳ１’＝（ＲＳ１＋ＲＳ２）  （ＲＳ１’：ＲＳ１とＲＳ２の直列抵抗値）
となり、スイッチＳ１がＯＮの時の出力電流ＩＯ４は、
【００１７】
【数６】
0003571145.tif 000007
となる。
【００１８】
ここで、簡略化のため、Ｒ１＝Ｒ２，Ｇ２＝１とすると、
【００１９】
【数７】
0003571145.tif 000008
（ＲＳ２＜ＲＳ１’）
【００２０】
【数８】
0003571145.tif 000009
となる。
【００２１】
上記の式において、ＶＩ＝−１Ｖ，ＲＳ１＝１ｋΩ，ＲＳ２’＝１００Ωとすると、
ＩＯ３＝１ｍＡ，ＩＯ４＝１０ｍＡ
となり、スイッチＳ１をＯＮ／ＯＦＦすることにより、電流検出抵抗を切り換えて出力電流範囲を変化させることができる。
【００２２】
【発明が解決しようとする課題】
以下に、上記のように構成された定電流発生器における問題点について、図９に示した回路において出力電流ＩＯを１ｍＡから２ｍＡに変更する場合を用いて説明する。
【００２３】
スイッチＳ１がＯＦＦの時の出力電流ＩＯは、
【００２４】
【数９】
0003571145.tif 000010
となり、上記の式において、ＶＩ＝−１．１Ｖ，ＲＳ１＝１ｋΩ，ＲＳ２＝１００Ωとすると、出力電流ＩＯは、
【００２５】
【数１０】
0003571145.tif 000011
となる。
【００２６】
また、差動増幅器Ａ１の出力電圧ＶＡは、
ＶＡ＝（ＲＳ１＋ＲＳ２＋ＲＬ）・Ｉ０
となり、上記の式において、ＲＬ＝１０Ωとすると、
ＶＡ＝１．１１ｋΩ×１ｍＡ＝１．１１Ｖ
となる。
【００２７】
ここで、スイッチＳ１がＯＮした瞬間は差動増幅器Ａ１，Ａ２の帰還ループが応答していないため、差動増幅器Ａ１の出力電圧ＶＡは変化しておらず、出力電流ＩＯは、
【００２８】
【数１１】
0003571145.tif 000012
となり、ＶＡ＝１．１１Ｖ，ＲＳ２＝１００Ω，ＲＬ＝１０Ωを代入すると、
ＩＯ＝１．１１Ｖ／（１００Ω＋１０Ω）＝１０．０９ｍＡ
となる。
【００２９】
その後、差動増幅器Ａ１，Ａ２が応答すると、出力電流ＩＯは、
【００３０】
【数１２】
0003571145.tif 000013
となり、ＶＩ＝−１．１Ｖ，ＲＳ２＝１００Ωを代入すると、
【００３１】
【数１３】
0003571145.tif 000014
となる。
【００３２】
その後、電源電圧ＶＩを−１．１Ｖから−０．２Ｖに変化させると、
【００３３】
【数１４】
0003571145.tif 000015
となる。
【００３４】
図１０は、図９に示した回路における電源電圧及びスイッチの状態による出力電流を示すタイムチャートである。
【００３５】
図１０にしめすように、出力電流を１ｍＡから２ｍＡへ変化させる場合に、スイッチＳ１をＯＮし、その後、電源電圧ＶＩを−１．１Ｖから−０．２Ｖに変化させると、スイッチＳ１がＯＮしてから電源電圧ＶＩが−０．２Ｖに変化するまでの間に１１ｍＡという過大電流が負荷に流れてしまう。
【００３６】
そこで従来から、この過大電流の発生を防ぐために、電源電圧ＶＩを−１．１Ｖから−０．２Ｖに変化させた後、スイッチＳ１をＯＮする操作が行われている。
【００３７】
図１１は、図９に示した回路において電源電圧を変化された後にスイッチを操作した場合の出力電流を示すタイミングチャートである。
【００３８】
図１１に示すように、この場合、過大電流が発生することはなくなるが、電源電圧ＶＩを−１．１Ｖから−０．２Ｖに変化させてからスイッチＳ１がＯＮするまでの間に出力電流が０．１８ｍＡとなり大幅に減少してしまう。
【００３９】
出力電流の一時的な減少は通常の受動素子などの測定においては問題とならないが、図１２に示すようなヒステリシス特性をもつデバイスの測定においては、誤動作の原因となる。
【００４０】
図１２は、ヒステリシス特性の一例を示す図である。
【００４１】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、出力電流範囲を変化させるために行われる電流検出抵抗の切り換え動作の間において出力電流を一定に保つことができる定電流発生器を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記目的を達成するために本発明は、
電源電圧が入力される第１の差動増幅器と、
該第１の増幅器の出力端子に直列に接続された第１の電流検出抵抗及び第２の電流検出抵抗と、
前記第１の差動増幅器の出力を前記第１の差動増幅器の入力側に負帰還させる第２の差動増幅器と、
前記第１の電流検出抵抗と並列に設けられ、前記第１の差動増幅器の出力の前記第１の電流検出抵抗への供給を制御する第１のスイッチとを有し、
前記第１の差動増幅器の出力を前記第１の電流検出抵抗及び第２の電流検出抵抗を介して出力するか、前記第２の電流検出抵抗のみを介して出力するかによって異なる電流を発生させる定電流発生器において、
前記スイッチは、制御入力端子を具備する半導体スイッチであり、
前記第１の差動増幅器の出力端子と前記第２の差動増幅器の入力端子との間に互いに並列に設けられ、前記第２の差動増幅器への入力電圧を切り換えるための第２のスイッチ及び第３のスイッチと、
前記半導体スイッチの制御入力端子と前記第１の差動増幅回路の出力端子との間に接続された第１のコンデンサと、
前記半導体スイッチの制御入力端子と定電流発生器の出力端子との間に接続された第２のコンデンサと、
前記半導体スイッチの制御入力端子に接続され、正の定電流と負の定電流との選択的発生とその停止をすることができる定電流源とを有し、
前記第１の電流検出抵抗の一端は、前記第１の差動増幅器の出力端子と接続し、
前記第１の電流検出抵抗の他端は、前記第２の電流検出抵抗の一端と接続し、
前記第２の電流検出抵抗の他端は、前記第２の差動増幅器の第１の入力端子と接続し、
前記第２のスイッチは、前記第１の電流検出抵抗の一端と前記第２の差動増幅器の第２の入力端子との間に設けられ、
前記第３のスイッチは、前記第２の電流検出抵抗の一端と前記第２の差動増幅器の第２の入力端子との間に設けられていることを特徴とする。
【００４３】
また、前記定電流発生器を用いた定電流発生方法であって、
前記第２のスイッチをＯＮ状態、前記半導体スイッチ及び前記第３のスイッチをＯＦＦ状態として前記第１の差動増幅器に予め決められた一定の電源電圧を供給し、
前記第２のスイッチをＯＦＦ状態、前記第３のスイッチをＯＮ状態として前記電源電圧を変化させ、
前記半導体スイッチをＯＮ状態とし、
前記電源電圧を変化させ、
前記半導体スイッチをＯＦＦ状態とし、
前記第２のスイッチをＯＮ状態、前記第３のスイッチをＯＦＦ状態として前記電源電圧を変化させることによって、出力される電流値を変化させることを特徴とする。
【００４４】
（作用）
上記のように構成された本発明においては、第１の差動増幅器の出力の第１の電流検出抵抗への供給を制御するスイッチを、制御入力端子を具備する半導体スイッチとし、また、半導体スイッチの制御入力端子と第１の差動増幅回路の出力端子との間に第１のコンデンサを設け、半導体スイッチの制御入力端子と定電流発生器の出力端子との間に第２のコンデンサを設けたので、第１の差動増幅器の出力の第１の電流検出抵抗への供給が切り換えられる際、第１の差動増幅器の出力端子における電圧値が一定の傾きをもってゆるやかに変化し、第２の電流検出抵抗に印加される電圧値は一定のままとなる。
【００４５】
それにより、出力電流を切り換える際に過大電流あるいは過少電流が発生することがなくなる。
【００４６】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００４７】
図１は、本発明の定電流発生器の実施の一形態を示す回路図である。
【００４８】
本形態は図１に示すように、第１の入力端子に抵抗Ｒ１を介して電源電圧ＶＩが印加され、第２の入力端子が接地された第１の差動増幅器Ａ１と、第１の入力端子が抵抗ＲＬを介して接地された定電流発生器の出力端子に接続され、出力端子が抵抗Ｒ２を介して差動増幅器Ａ１の第１の入力端子に接続された第２の差動増幅器Ａ２と、第１の入力端子が差動増幅器Ａ２の第１の入力端子に接続され、第２の入力端子が出力端子に接続されている第３のバッファアンプＡ３と、差動増幅器Ａ１の出力端子とバッファアンプＡ３の出力端子との間に直列に接続された第１のコンデンサＣ１及び第２のコンデンサＣ２と、差動増幅器Ａ１の出力端子と差動増幅器Ａ２の第１の入力端子との間に直列に接続された第１の電流検出抵抗ＲＳ１及び第２の電流検出抵抗ＲＳ２と、制御入力端子であるゲート端子がコンデンサＣ１とコンデンサＣ２との間に接続され、ドレイン端子が差動増幅器Ａ１の出力端子に接続され、ソース端子が電流検出抵抗ＲＳ１と第２の電流検出抵抗ＲＳ２との間に接続されている半導体スイッチであるトランジスタＱ１と、差動増幅器Ａ１の出力端子と差動増幅器Ａ２の第２の入力端子との間に接続された第２のスイッチＳ２と、差動増幅器Ａ２の第２の入力端子とトランジスタＱ１のソース端子との間に接続された第３のスイッチＳ３と、トランジスタＱ１のゲート端子とＧＮＤ間に接続された定電流源ＩＦとから構成されている。
【００４９】
また、図２は、図１に示した定電流源ＩＦの一構成例を示す回路図である。
【００５０】
図２において、電流ＩＦを図中矢印の方向へ流す場合はＶＫの電圧を０Ｖとする。
【００５１】
すると、ＶＫ＝ＶＳであるため、トランジスタＱ４はＯＦＦ状態となりＩＦ＝（ＶＣ−ＶＡ）／Ｒｅ１の電流が矢印の方向へ流れる。
【００５２】
また、図１中のＧ点における電圧ＶＧの値は、△ＶＧ＝ＩＦ／（Ｃ１＋Ｃ２）の傾きで上昇し、図１中のＡ点における電圧ＶＡの値まで達して一定となる。この時トランジスタＱ１は完全にＯＮ状態となる。
【００５３】
一方、電流ＩＦを図中矢印と逆方向へ流す場合はＶＫに電圧ＶＩＮを与える。
【００５４】
すると、ＩＦ＝（ＶＣ−ＶＡ）／Ｒｅ１−｛（ＶＩＮ−ＶＳ）／Ｒｅ２｝の電流が流れるが、ＶＩＮの値をＩＦ＜０となるような値とすれば電流ＩＦは矢印と逆方向に流れる。
【００５５】
また、ＶＧは△ＶＧ＝ＩＦ／（Ｃ１＋Ｃ２）の傾きで下降し、ＶＩＮの値まで達して一定となる。
【００５６】
ＶＩＮの値をトランジスタＱ１のピンチオフ電圧以下にすればトランジスタＱ１は完全にＯＦＦ状態となる。
【００５７】
以下に、上記のように構成された定電流発生器から出力される出力電流について説明する。
【００５８】
上記のように構成された定電流発生器においては、差動増幅器Ａ２のゲインＧ２＝１，Ｒ１＝Ｒ２とした場合において、トランジスタＱ１がＯＦＦ状態の時の出力電流ＩＯは、
【００５９】
【数１５】
0003571145.tif 000016
（ＲＳ１’＝ＲＳ１＋ＲＳ２）
であり、また、トランジスタＱ１がＯＮ状態の時の出力電流ＩＯは、
【００６０】
【数１６】
0003571145.tif 000017
となる。
【００６１】
以下に、具体的な数値を用いて動作を説明する。
【００６２】
図１において、ＲＳ１＝１ｋΩ，ＲＳ２＝１００Ω，ＲＬ＝１０Ωとする。
【００６３】
▲１▼スイッチＳ２がＯＮ，スイッチＳ３がＯＦＦ，トランジスタＱ１がＯＦＦ状態とすると、出力電流ＩＯは、
【００６４】
【数１７】
0003571145.tif 000018
となるので、入力電圧ＶＩ＝−１．１Ｖとすると、
【００６５】
【数１８】
0003571145.tif 000019
となる。
【００６６】
このときの図中Ｃ点、Ｂ点、Ａ点のそれぞれにおける電圧ＶＣ，ＶＢ，ＶＡは、
ＶＣ＝１ｍＡ×１０Ω＝１０ｍＶ
ＶＢ＝１ｍＡ×１１０Ω＝１１０ｍＶ
ＶＡ＝１ｍＡ×１．１１ｋΩ＝１．１１Ｖ
となる。
【００６７】
▲２▼次に、トランジスタＱ１がＯＦＦ状態のまま、スイッチＳ２がＯＦＦ，スイッチＳ３がＯＮ，入力電圧ＶＩ＝−０．１Ｖに同時に切り換えると、出力電流ＩＯは、
【００６８】
【数１９】
0003571145.tif 000020
となり、
【００６９】
【数２０】
0003571145.tif 000021
となる。
【００７０】
このときの図中Ｃ点、Ｂ点、Ａ点のそれぞれにおける電圧ＶＣ，ＶＢ，ＶＡは、
ＶＣ＝１ｍＡ×１０Ω＝１０ｍＶ
ＶＢ＝１ｍＡ×１１０Ω＝１１０ｍＶ
ＶＡ＝１ｍＡ×１．１１ｋΩ＝１．１１Ｖ
となり、各部の電圧は変化しない。なお、スイッチＳ２，Ｓ３及び入力電圧ＶＩの応答は差動増幅器Ａ１に比べ充分に早いものとする。
【００７１】
上述した切り換え動作においては、各部の電圧は変化しないので出力にはスパイク・ノイズなどの変化は発生しない。
【００７２】
▲３▼次に、トランジスタＱ１をＯＦＦ状態からＯＮ状態にするが、その場合、トランジスタＱ１のゲート端子にＶＡ及びＶＣの電圧変化を帰還させるようにＶＡとゲート端子間にコンデンサＣ１を、また、ＶＣの出力を検出するバッファアンプＡ３の出力端子とゲート端子間にコンデンサＣ２が接続されているため、コンデンサＣ１，Ｃ２にゆっくりと電荷がチャージされて、ゲート端子に電圧が印加される。
【００７３】
トランジスタＱ１をＯＮ状態にする場合は、電流ＩＦを図中矢印の方向へ流し、ＶＧの電圧を、一定の傾き△ＶＧで変化させ、最終的に、トランジスタＱ１が完全にＯＮするような値とする。
【００７４】
また、トランジスタＱ１をＯＦＦ状態とする場合は、電流ＩＦを図中矢印と逆方向へ流し、一定の傾き△ＶＧで変化させ、最終的に、トランジスタＱ１が完全にＯＦＦするような値とする。
【００７５】
ここで、出力電流ＩＯが図中矢印の方向（Ａ→Ｃ）へ流れている場合の動作について説明する。
【００７６】
ＩＯが矢印方向の場合、ＶＡ＞ＶＢ＞ＶＣ  となっている。
【００７７】
ＶＧが一定の傾き△ＶＧで上昇し、トランジスタＱ１がＯＮし始める電圧Ｖｔｈに達すると、ＶＢの電圧が上昇しようとして、差動増幅器Ａ２の出力が上昇する。
【００７８】
差動増幅器Ａ２において上昇した出力が差動増幅器Ａ１によって増幅されるため、ＶＡが低下しようとする。
【００７９】
△ＶＡ（△ＶＡ＜０）
この変化がコンデンサＣ１，Ｃ２において分圧され、トランジスタＱ１のゲート端子に加わる。
【００８０】
【数２１】
0003571145.tif 000022
それにより、トランジスタＱ１のゲート端子はソース端子に対し、負方向へ動き、トランジスタＱ１はＯＦＦしようと働く。すなわち、負帰還がかかる。
【００８１】
その結果、トランジスタＱ１のゲート−ソース間の電圧ＶＧＳが一定となるようにＶＡが動き、ＶＢの電圧は変化しない。
【００８２】
ＶＧがさらに増加すると、トランジスタＱ１は完全にオン状態となり、ＶＡは一定となり、ＶＡとＶＢは同じ電圧になる。
【００８３】
▲４▼▲３▼の動作の間、電流検出抵抗ＲＳ２の両端にかかる電圧は一定であり、出力電流ＩＯは１ｍＡの一定電流となっている。
【００８４】
その後、入力電圧ＶＩを−０．１Ｖから−０．２Ｖに変化させると、出力電流が２ｍＡになる。
【００８５】
以上説明した▲１▼〜▲４▼の動作の間、出力電流ＩＯは１ｍＡから２ｍＡに変化し、この間は従来の様に出力電流が過大または過少な値となることはない。
【００８６】
出力電流ＩＯを２ｍＡから１ｍＡへ変化させる場合は、上述した▲１▼〜▲４▼のシーケンスを逆の順番で行なう。
【００８７】
すなわち、出力電流ＩＯが２ｍＡの状態において、ＶＩ＝−０．２Ｖ，スイッチＳ２がＯＦＦ，スイッチＳ３がＯＮ，トランジスタＱ１がＯＮ状態から、
▲５▼Ｖ１＝−０．２ＶをＶ１＝−０．１Ｖにする。
【００８８】
そのときの出力電流ＩＯは、
【００８９】
【数２２】
0003571145.tif 000023
となり、このときの図中Ｃ点、Ｂ点、Ａ点のそれぞれにおける電圧ＶＣ，ＶＢ，ＶＡは、
ＶＣ＝１ｍＡ×１０Ω＝１０ｍＶ
ＶＢ＝１ｍＡ×１１０Ω＝１１０ｍＶ
ＶＡ＝ＶＢ＝１１０ｍＶ
となる。
【００９０】
▲６▼次に、トランジスタＱ１をＯＮ状態からＯＦＦ状態にする（電流ＩＦを図中矢印の方向と逆方向に電流を流す）。
【００９１】
トランジスタＱ１がＯＮ状態からＯＦＦ状態となる間は、▲３▼と同様に電流Ｉ０が一定となる様にＶＡがゆるやかに変化する。
【００９２】
その結果、出力電流ＩＯは変化せず、
ＩＯ＝１ｍＡ
となり、このときの図中Ｃ点、Ｂ点、Ａ点のそれぞれにおける電圧ＶＣ，ＶＢ，ＶＡは、
ＶＣ＝１ｍＡ×１０Ω＝１０ｍＶ
ＶＢ＝１ｍＡ×１１０Ω＝１１０ｍＶ
ＶＡ＝１ｍＡ×１．１１ｋΩ＝１．１１Ｖ
となる。
【００９３】
▲７▼その後、スイッチＳ２をＯＦＦからＯＮへ、スイッチＳ３をＯＮからＯＦＦへ、また、ＶＩ＝−０．１Ｖから−１．１Ｖへ変化させる。
【００９４】
その結果、出力電流Ｉ０は、
【００９５】
【数２３】
0003571145.tif 000024
となり、このときの図中Ｃ点、Ｂ点、Ａ点のそれぞれにおける電圧ＶＣ，ＶＢ，ＶＡは、
ＶＣ＝１ｍＡ×１０Ω＝１０ｍＶ
ＶＢ＝１ｍＡ×１１０Ω＝１１０ｍＶ
ＶＡ＝１ｍＡ×１．１１ｋΩ＝１．１１Ｖ
となり、▲１▼と同じ状態になる。
【００９６】
図３は、図１に示した回路における電源電圧及びスイッチの状態による出力電流を示すタイムチャートである。
【００９７】
また、図４は、図１に示した回路において出力電流が図中矢印と逆方向に流れる場合のタイムチャートである。
【００９８】
トランジスタＱ１がＯＦＦ状態からＯＮ状態またはＯＮ状態からＯＦＦ状態に変化する間、ＶＡの変化によるＶＧの変化は▲３▼と同様に、
【００９９】
【数２４】
0003571145.tif 000025
となるが、トランジスタＱ１のゲート−ドレイン間の電圧は、
【０１００】
【数２５】
0003571145.tif 000026
となる。
【０１０１】
トランジスタＱ１がＯＦＦ状態からＯＮ状態へ変化する場合は、ＶＢが低下する方向へ動くので△ＶＡ＞０，△ＶＧＤ＜０、すなわち、ゲート端子がドレイン端子に対して負方向へ動くため、トランジスタＱ１はＯＦＦする方向へ動き、負帰還がかかる。
【０１０２】
その他の動作については図８に示した回路と同様になる。
【０１０３】
（他の実施の形態）
以下に、図１に示した回路において、スイッチＳ２，スイッチＳ３，ＶＩを同時に切り換える機能を有する回路について説明する。
【０１０４】
図５は、図１に示した回路において差動増幅器Ａ１の応答を遅らせる機能を有する回路の一構成例を示す回路図である。
【０１０５】
図５に示すように、差動増幅器Ａ１の入力端子と出力端子との間にコンデンサＣｆを設けることにより、差動増幅器Ａ１の応答を遅らせることができる。
【０１０６】
図６及び図７は、図１に示した回路にサンプル・ホールド機能を追加した一構成例を示す回路図である。
【０１０７】
図６及び図７に示す回路においては、差動増幅器Ａ１の代わりに差動増幅器Ａ４，Ａ５を設け、スイッチＳ２，Ｓ３，ＶＩを切換える前にスイッチＳ４をＯＦＦにしてコンデンサＣＳにチャージされた電圧で差動増幅器Ａ５の出力をホールドし、スイッチＳ２，Ｓ３，ＶＩを切替えた後、スイッチＳ４をＯＮして通常の状態にもどすことにより、差動増幅器Ａ５の出力がトランジスタＱ１に伝達されるものである。
【０１０８】
【発明の効果】
以上説明したように本発明においては、第１の差動増幅器の出力の第１の電流検出抵抗への供給を制御するスイッチを、制御入力端子を具備する半導体スイッチとし、また、半導体スイッチの制御入力端子と第１の差動増幅回路の出力端子との間に第１のコンデンサを設け、半導体スイッチの制御入力端子と定電流発生器の出力端子との間に第２のコンデンサを設けた構成としたため、第１の差動増幅器の出力の第１の電流検出抵抗への供給が切り換えられる際、第１の差動増幅器の出力端子における電圧値が一定の傾きをもってゆるやかに変化し、第２の電流検出抵抗に印加される電圧値は一定のままとなる。
【０１０９】
それにより、出力電流を切り換える際における過大電流あるいは過少電流の発生を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の定電流発生器の実施の一形態を示す回路図である。
【図２】図１に示した定電流源の一構成例を示す回路図である。
【図３】図１に示した回路における電源電圧及びスイッチの状態による出力電流を示すタイムチャートである。
【図４】図１に示した回路において出力電流が図中矢印と逆方向に流れる場合のタイムチャートである。
【図５】図１に示した回路において差動増幅器の応答を遅らせる機能を有する回路の一構成例を示す回路図である。
【図６】図１に示した回路にサンプル・ホールド機能を追加した一構成例を示す回路図である。
【図７】図１に示した回路にサンプル・ホールド機能を追加した一構成例を示す回路図である。
【図８】従来の定電流発生器の一構成例を示す回路図である。
【図９】従来の定電流発生器の他の構成例を示す回路図である。
【図１０】図９に示した回路における電源電圧及びスイッチの状態による出力電流を示すタイムチャートである。
【図１１】図９に示した回路において電源電圧を変化された後にスイッチを操作した場合の出力電流を示すタイミングチャートである。
【図１２】ヒステリシス特性の一例を示す図である。
【符号の説明】
Ａ１，Ａ２，Ａ４，Ａ５    差動増幅器
Ａ３    バッファアンプ
Ｃ１，Ｃ２，Ｃｆ，ＣＳ    コンデンサ
ＩＦ    定電流源
Ｑ１，Ｑ３，Ｑ４    トランジスタ
Ｓ２〜Ｓ４    スイッチ
Ｒ１，Ｒ２，Ｒａ，Ｒｂ，Ｒｅ１，Ｒｅ２，ＲＬ，ＲＳ    抵抗
ＲＳ１，ＲＳ２    電流検出抵抗
【図１】
0003571145.tif 000027
【図２】
0003571145.tif 000028
【図３】
0003571145.tif 000029
【図４】
0003571145.tif 000030
【図５】
0003571145.tif 000031
【図６】
0003571145.tif 000032
【図７】
0003571145.tif 000033
【図８】
0003571145.tif 000034
【図９】
0003571145.tif 000035
【図１０】
0003571145.tif 000036
【図１１】
0003571145.tif 000037
【図１２】
0003571145.tif 000038