(57)【特許請求の範囲】
【請求項１】
相互に等間隔で配置され、Ｎ個の入力信号が与えられるＮ個の入力接続部と、
前記各入力接続部のそれぞれに割当てられ、前記入力接続部の各々と同じ間隔で対向する出力接続部と、
前記各入力接続部と前記各出力接続部との間に配置されるものであって、1014cm-3乃至1016cm-3で低密度ドーピングされ、伝導帯に対する電子励起が主に衝突イオン化によって行われることによって、前記入力信号に対応して電流路が形成され、さらに前記伝導帯に電子励起され前記各入力接続部と対応する各出力接続部とに形成される各電流路の間隔が電流密度を減衰できる幅をもって構成された半導体を備えた電子部品であって、
外部から電圧が前記半導体の各前記入力接続部側と前記出力接続部の間に共通に印加されて、前記半導体に、各前記入力接続部と対応する前記出力接続部との間の電流密度（ji）が前記各入力接続部に与えられた入力信号と対応するように電流路の初期分布が形成され、
その後に、前記印加電圧を降下させることによって、前記入力信号のうち最大値を有する入力信号が与えられている入力接続部とそれに対応する出力接続部との間にだけ依然として電流が流れる自己組織化分布を形成する現象を生じさせ、ることを特徴とする電子部品。
【請求項２】
前記電圧の降下は、前記半導体に接続された保護抵抗によって起こされることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記幅は、少なくとも約10nmであることを特徴とする請求項１乃至３のいずれか１項に記載の電子部品。
【請求項４】
前記半導体材料は、ドナー基底状態と伝導体下縁部との間のエネルギーギャップδＤが熱励起エネルギーKBT（KB:ボルツマン定数）より大きく、室温で使用する場合は少なくとも５倍乃至10倍大きくなるようなドナーでドーピングされていることを特徴とする請求項１乃至３のいずれか１項に記載に記載の電子部品。
【請求項５】
前記部品が室温で動作するものである場合に、前記半導体材料としてシリコンが用いられており、前記ドナー材料としてSe,Ta,K又はFeが用いられていることを特徴とする請求項４に記載の電子部品。
【請求項６】
前記部品が室温で動作するものである場合に、前記半導体材料としてゲルマニウムが用いられており、前記ドナー材料としてSe又はTeが用いられていることを特徴とする請求項４に記載の電子部品。
【請求項７】
前記部品が室温で動作するものである場合に、前記半導体材料としてGaAsが用いられており、前記ドナー材料としてSe,Ta又はFeが用いられていることを特徴とする請求項４に記載の電子部品。
【請求項８】
前記入力信号は、入力電圧として前記入力接続部に与えられることを特徴とする請求項１乃至７のいずれか１項に記載の電子部品。
【請求項９】
前記入力信号は、前記入力信号に対応する不均一分布光及び前記エネルギーギャップδＤより大きい光子エネルギーを前記半導体本体に放射する発光ダイオード又はレーザ・ダイオード・アレイに与えられることを特徴とする請求項４乃至８のいずれか１項に記載の電子部品。
【請求項１０】
レセプション・センサ・アレイが提供するセンサ信号から、シナジェティック理論に従って動作する回路によって評価されるオーダ・パラメータを生成する前処理モジュールを含むコンピュータ回路ユニットであって、前記前処理モジュールから出力されるオーダ・パラメータを受ける請求項１乃至９のいずれか一項記載の電子部品を備えていることを特徴とするコンピュータ回路ユニット。
【請求項１１】
前記センサ・アレイは、圧電効果素子もしくは熱電効果素子を有するアレイ又はフォトダイオード・アレイであることを特徴とする請求項10に記載のコンピュータ回路ユニット。
【発明の詳細な説明】
技術分野
本発明は、電子部品に関する。
背景技術
各種のイメージ（画像）処理、例えば、侵食・拡張フィルタ処理（erosion/dilation filtering）などの形態学法（morphological methods）、イメージ正規化、パターン検知、パターン完成および分類において、“勝者が全部とる”というコンセプト若しくは原理が決定的な役割を果たす。これは、たくさんの数値から常に最大値が求められることを意味する。これらの数値は、分類の場合におけるような前処理及び／又は分類におけるような整理（限縮）されたデータ、或は、原イメージのフィルタ処理時に通常存在するような生データである。
ニューロナル・ネットワーク（neuronal networks）などの支援を受けて、信号およびイメージの新規処理法を実行する場合、“勝者が全部とる”が重要な原理となる。従って、ニューロン（neuron）が最大値を有するための決定は、逆伝搬（back−propagation）ネットワークで行なわれる。
“勝者が全部とる”という概念は、また、シナジェティック・コンピュータ（synergetic computers）の決定的な機能原理である。シナジェティック・コンピュータの原理は、H.Hakenとその共同研究者（Synergetic Computers and Cognition,Springer Verlag,Berlin,1991年発行）によって開発され、パターン検知、パターン完成及び分類の分野において極めて高い性能を示す。また、モニタ式及び非モニタ式学習に適している。
シナジェティック・コンピュータは、基本的に２つのモジュールで構成される。
第１のモジュールにおいて、生データが前処理される。例えば、画像データは、不変的に変換、ローテーション及びスケール処理され、記憶されたプロトタイプと比較されて、いわゆるオーダ・パラメータ（order parameters）に割当てられる。
第２のモジュールでは、このオーダ・パラメータが決定若しくは変位ダイナミクス（displacement dynamics）にかけられ、最強オーダ・パラメータが先ず優勢となる、つまり１に向かって収束するのに対し、その他の全オーダー・パラメータは０になる。ここでも、“勝者が全部とる”という原理が適用される。
たくさん存在する並列入力信号、特にオーダ・パラメータを表わす信号中から最大値のものをできるだけ素速く選別する部品若しくは素子は、シナジェティック・コンピュータにおいてだけでなく、導入部において言及した“勝者が全部とる”という原理を利用する他の処理においても極めて重要なものである。このような決定原理をハードウエア側で実現させる部品はこれまで存在したことがない。
発明の説明
本発明の目的は、多数のパラレル入力信号から初期最大値入力信号をハードウエア側で選別或はフィルタ処理し、その他の全入力信号に属する出力信号がゼロになるような部品を提供することである。
本発明の目的に対する解決策は、請求項１に記載のとおりである。本発明の更なる改良が請求項２及び後続の請求項の主題である。
本発明による部品は、Ｎ入力信号が与えられるＮ入力接続部と、それぞれ１つ又は多数の入力接続部に割り当てられるＭ出力接続部とを備える部品本体から成る。電流路、即ちＮ入力接続部をＭ出力接続部に接続する電流フィラメントが、部品本体における入力信号に従って初めに形成される。
決定若しくは変位ダイナミクスを実現するため、半導体で形成された保護抵抗が部品の前に接続されており、この保護抵抗は、与えられる外部物理効果に応じて、各入力接続部と対応出力接続部との間の電流密度（ji）が対応入力接続部に与えられた入力信号と対応する初期分布（initial distribution）と、最大値を有する入力信号が与えられる入力接続部とその対応出力接続部との間にだけ依然として電流が流れる自己組織化分布（self−organizing distribution）との間の部品本体に流れる電流のスイッチングを行う。
本発明による部品は、シナジェティック、即ち、自己組織化の原理に従って独力で動作するので、例えばシナジェティック・コンピュータの実現に利用可能な素子である。この部品は、以下ではシニスタ（synistor）と呼ぶ。
部品に与えられる外部物理効果は、請求項２によれば、特に、初期分布を達成するため、また、半導体素子に小さな電圧降下を起こす回路、例えば制御可能保護抵抗などを介して自己組織化分布を達成するため、部品本体に直接与えられる作用電圧であってもよい。しかしながら、スイッチングのために、磁界、電界などの他の物理的効果を利用しても勿論かまわない。
いずれにせよ、この種のシニスタを達成するため、電荷移動が主に衝突イオン化によって起きるドーピングされた半導体中で観測できる物理効果を利用するのが好ましい。例示として、この物理的効果に関しては、“Appl.Phys.Lett.59（10）,1991,pp.1182−1184"を参照されたい。しかしながら、この記事に示されたもの以外にも他に適当な材料が存在すると明記されている。
これらの物理効果が発生すると主に衝突イオン化によって電荷移動が始まるが、これらの物理効果の場合、電流が半導体結晶全体を流れず、電流密度ｊが比較的高い領域およびｊ＝０となる領域が形成されるような動作モードが実現できる。例示としての適当な保護抵抗をスイッチングすることにより、個々の電流フィラメント間に競合が達成される。
本発明による素子は、後で実行する決定ダイナミクスをシナージー（synergy）の法則に従うものとし、従ってシナジェティック・コンピュータの実現に利用できる。かくして、最初に最強の素子が優勢となる。これは、決定ダイナミクスの収束後、全電流が単一フィラメントに流れる一方、半導体のその他の全領域には電流が全く流れないことを意味する。この効果は、ディシジョンメーキング（decision making）、分類、フィルタリング等として理解してもよい。前述したように、シニスタは、たくさんの値の中から最大値を選択する。これらの値は、単一ピクセル或は、例えば入力イメージと、各種の記憶イメージ（いわゆるプロトタイプ）の相関関係である。
シニスタを分類装置として動作させるためには、ほとんどの場合、シナジェティック・コンピュータ理論における前処理、即ち、生データ（例えば入力イメージ）を記憶情報（例えばプロトタイプ）と比較することによって、いわゆるオーダ・パラメータを引出す前処理が必要となる。次いで、シニスタは最大のオーダ・パラメータを選び出す（“勝者が全部とる”）。
入力イメージは、次いで、残りの電流フィラメントに属するプロトタイプに割当てられて分類される。前処理は、最小及び最大動作がイメージ・データに対して直接実行されるため、侵食／拡張フィルタリングには要求されない。
一般に、生データのオーダ・パラメータへの変換を実行する全ての前処理工程はシナジェティック・コンピュータの第１モジュールに属する。シニスタは、ここですでに、例外的な場合においてのみ生データから直接入手可能なオーダ・パラメータを入力値として要求する。
シナジェティック・メカニズム（synergetic mechanisms）の実現可能性は回路開発に全く新たな道を開くものである。
シニスタは、数10ナノ秒内に何千ものオーダ・パラメータを相互比較でき、こうして、現世代の高性能コンピュータ或は画像処理ハードウエアによる場合のほぼ103〜105も短い時間内に決定を下す。
本発明による部品は、次のような性能特性を有する。
−  高ポテンシャル集積密度
フィラメント密度の理論境界は、cm2当たりほぼ1010フィラメントである。従来の電子部品との比較における速度利得は集積密度とともに直線的に上昇する。
−  製造の容易性
シニスタは、衝突イオン化のため好ましくはドーピングされた半導体材料の薄い層で本質的に構成されている。もう少し複雑な製造作業が初期条件（例えば、光による）或は接続線の結合の時にだけ必要となる。
−  高い計算速度
決定ダイナミクスの実行に要求される時間は通常で数10ns〜100nsである。
【図面の簡単な説明】
本発明は、添付図面を参照して好適実施例について以下になされる説明からより明白となる。添付図面中、
図１は、半導体のバンドギャップ（禁制帯幅）を示す概略図であり、
図２は、フィラメントの構成及び幾何学形状を示す概略図である。
好適実施例の説明
シニスタ（synistor）は、半導体中での衝突イオン化による電荷移動時に起きる自己組織化メカニズムに基づいている。図１は、ドナーの一次励起準位及び基底状態を含む、半導体のバンドギャップ（例えば、Si,Ge,NaAs,CdTe,Diamant,SiC等）を示す。熱遷移、即ち衝突イオン化及び再結合による熱遷移が起こる。
シニスタの機能性能に重要なのは、極めてたくさんの電子が、熱励起によるよりも衝突イオン化によりドナー基底状態から伝導帯に上昇する状態である。これは、ドナー基底状態と伝導下側縁部δＤとの間のエネルギーギャップが熱励起エネルギーKBT（KB＝ボルツマン定数＝1.38＊10-23J/K）より少なくとも５乃至10倍大きくなければならないことを意味する。
室温に適するのはKBT＝0.0259eVである。従って、シニスタの非冷却動作のため、下層ドナーだけが考慮される。いくつかの可能な組合せが表１に示されており、そのデータはS.M.Sze著、John  Wiley  ＆  Sons社1981年発行の“半導体デバイスの物理（Physics of Semiconductor Devices）”から転用した。フラット・トラップ（flat trap）使用時、4.2Kまでの部分冷却が必要になる。しかし、それでも数mVの作用電圧がこれに必要となる。いずれにせよ、低密度ドーピング材（通常、cm3当たり1014−1016原子）及び0.4〜0.8の補償が必要となる。
0003544976.tif 000002
条件δＤ＞5KBTが満たされると仮定し、上記のようにドーピングした半導体素子の電流−電圧特性は、電流フィラメントの形成に典型的なＳ字曲線を描き、半導体素子は電流密度ｊが比較的高い領域および電流が流れていない領域（ｊ＝０）に細分割される。
図２は、電流フィラメントの構成及び幾何学形状を示す概略図である。多数の電流線は強さの違いを象徴している。
本発明は、保護抵抗Ｒをフィラメント間に接続することにより、競合及び変位競合（displacement competition）が起こり、この変位競合がシナジェティック法則に従っている、つまり変位ダイナミクス（displacement dynamics）がシナジェティック・ポテンシャル（synergetic potential）で記述できるという理解に基づいている。シナジェティック・ポテンシャルという表現及び本書で説明してないその他の詳細については、ベルリンのSpringer  Verlagが1991年に出版したH.Haken著の“シナジェティック・コンピュータと認知”（synergetic computer and cognition）を参照されたい。変位競合（displacement competition）の最後に全電流が最初強い電流フィラメントに流れる。
換言すれば、シニスタは、シナジェティックス・コンピュータにおいてだけでなく、画像処理（例えば、侵食／拡張フィルタリング）及びニューロエレクトロニクス（neuroelectronics）においても重要な役割を果たす“勝者が全部とる”をハードウエアで実現するものである。
シニスタを計算目的で利用するためには、協調に関する初期条件を設定しておかなければならない。この協調条件は、シナジェティック・コンピュータのオーダ・パラメータに完全対応するものである。つまり、数々の電流フィラメント及びその強さは数々のオーダ・パラメータ及びその値と対応する。これは電子的及び光学的に行われる。電子の場合、励起用（sire）独立電圧分布Ｕ（ｘ、ｙ）は、強さの異なる電流フィラメントが衝突イオン化によって形成されるようにシニスタの表面に適用される。光学の場合、局所的な異なる伝導電子密度が光分布によって生成され、その波長はδＤより大きいエネルギーに対応すると共に、強さの異なる電流フィラメントの形成に寄与する。フィラメントの強さは、電子的な場合は電圧Usy（ｘ、ｙ）の大きさによって決まり、光学的な場合は放射光の強さによって決まる。不均一光学光分布は、シニスタに直接的に接続された表面発光レーザ・アレイを介して容易に生成できる。短いレーザパルスで初期状態の実現が可能である。勿論、あらゆる物理的効果を利用して入力電圧分布Usy（ｘ、ｙ）を生成してもよく、シニスタで触覚信号などの更なる処理を行えるように圧力（圧電効果）、熱（熱電効果）等の物理的効果を電圧の代りに利用してもよい。変位ダイナミクスは極めて素速く進展する。典型的な時定数はほぼ50〜100nsである。
シニスタの必要な集積化、従って計算性能を実現するためフィラメントの厚さとその壁（即ち、電流密度が現実に指数的に下る領域）の厚さとの間の関係が決定的基準となる。親指の法則は、壁厚の４倍より小さい厚さを有するフィラメントが崩壊するというものである。壁厚はDebye長さLDで与えられ、LDの典型的な値はほぼ10nmである（この点については、E.Schollが著したNonequilibrium Phase Transitions in Semiconductors,Springer Verlag,Berlin 1987を参照されたい）。
この結果、最小フィラメント寸法が60nm（厚さ40nmプラス壁厚２＊10nm）で、これとその隣接体との間に40nmの距離が含まれる場合、cm2当たり1010フィラメントの集積密度が得られる。現在可能なフィラメントのサイズはほぼ５μｍであり、従って約106フィラメント/cm2の集積密度が得られる。従って、サイズ1cm2のシニスタは、＝0.1μｓにおいて512＊512ピクセルを有するイメージ内で形態学的処理を実行することができ、これは、現行の画像処理ハードウエアの場合よりもおよそ105も速いものである。
図２は、光学結合（オプチカル・カップリング）を有するシニスタの概略図である。レーザ又はLEDアレイにより、厚さほぼ50μｍのTaをドープされたシリコン層に巾方向の不均一強さの分布結合が形成される。従って、接触層が透過性であることが必要である。更に、放射光の光子エネルギーは、δＤ＝0.43eVより大きく、δＢ＝1.14eVのシリコンバンドギャップより小さい。各入力端子共通の接触層に印加される作用電圧Ｕが1Vより高くなると、不均一電流フィラメント分布が形成され、その強さは光分布と対応している。スイッチＳは、ほぼ50〜100nsの後開放されて、作用電圧Ｖから保護抵抗Ｒによって降下した電圧が共通の接触層に印加されることになるため、保護抵抗Ｒを流れる全電流が初期最強電流フィラメントを流れるように競合を連結する。従って、対応の出力抵抗における電圧だけが依然として降下し、最強入力信号に関する情報を提供する。
凡  例
1.  ドナー
2.  初期励起準位
3.  基底状態
4.  伝導帯
5.  価電子帯
6.  バンドギャップ
7.  レーザ/LEDアレイ
8.  アレイ・トリガリング
9.  絶縁層（透過性）
10.  Taでドーピングされた厚さ10〜100μｍのSi層
11.  接点及び出力抵抗
12.  初期状態のための放射光
13.  強さの異なる電流フィラメント
14.  接触層（透過性）
【図１】
0003544976.tif 000003
【図２】
0003544976.tif 000004