(57)【特許請求の範囲】
【請求項１】
フィールド酸化膜によって活性領域及びフィールド領域に分離された半導体基板の活性領域上に複数のスペーサを有する複数のゲート電極を形成する段階と、
前記半導体基板に第１コンタクトホールが形成される空間を確保するために前記スペーサのうちで最外郭スペーサを除去する段階と、
前記最外郭スペーサの除去段階を終了した後、前記複数のゲート電極を含む半導体基板全面にエッチング防止膜及び層間絶縁層を順次に形成する段階と、
前記層間絶縁層及び前記エッチング防止膜を順次にエッチングし、前記ゲート電極の間の半導体基板表面が露出する第１コンタクトホールならびに前記フィールド酸化膜に隣接した半導体基板表面と前記フィールド酸化膜の一部表面とが露出するボーダーレスコンタクトホールである第２コンタクトホールを同時に形成する段階とを含むことを特徴とする半導体装置のコンタクトホール形成方法。
【請求項２】
前記複数のスペーサを有する複数のゲート電極を形成する段階は、
前記半導体基板の全面に第１絶縁層を形成する段階と、
前記第１絶縁層をエッチバックして前記複数のゲート電極の側壁に複数の第１スペーサを形成する段階と、
前記半導体基板の全面に第２及び第３絶縁層を順次に形成する段階と、
前記第３絶縁層をエッチバックして前記ゲート電極の側壁に複数の第２スペーサを形成する段階とを含むことを特徴とする請求項１に記載の半導体装置のコンタクトホール形成方法。
【請求項３】
前記第１及び第３絶縁層は窒化物質から成り、前記第２絶縁層は酸化物から成ることを特徴とする請求項２に記載の半導体装置のコンタクトホール形成方法。
【請求項４】
前記第２絶縁層を形成する段階は、前記半導体基板の全面に酸化物を化学気相蒸着方法で１００Å以下の厚みに蒸着させて行われることを特徴とする請求項２に記載の半導体装置のコンタクトホール形成方法。
【請求項５】
前記複数のゲート電極を形成する段階は、
前記半導体基板の側壁にスペーサが形成されていない複数のゲート電極を形成する段階と、
前記スペーサが形成されていない複数のゲート電極をマスクにして前記半導体基板の内部に低濃度の不純物をイオン注入し、第１不純物領域を形成する段階と、
前記スペーサが形成されていない複数のゲート電極の側壁に複数のスペーサを形成する段階とを含むことを特徴とする請求項１に記載の半導体装置のコンタクトホール形成方法。
【請求項６】
前記エッチング防止膜を形成する段階は、窒化物を４００〜６００Åの厚みに蒸着させて行われることを特徴とする請求項１に記載の半導体装置のコンタクトホール形成方法。
【請求項７】
前記層間絶縁層を形成する段階は、ボロ−ホスホシリケートガラスまたはホスホシリケートガラスを低圧化学気相蒸着方法またはプラズマ励起化学気相蒸着方法を利用して３０００〜１００００Å程度の厚みに蒸着させて行われることを特徴とする請求項１に記載の半導体装置のコンタクトホール形成方法。
【請求項８】
半導体基板を活性領域及びフィールド領域に分離するフィールド酸化膜を形成する段階と、
前記活性領域の上に複数のゲート電極を形成する段階と、
前記複数のゲート電極をマスクにして前記半導体基板の内部に低濃度の不純物をイオン注入し、第１不純物領域を形成する段階と、
前記半導体基板の全面に第１絶縁層を形成し、その第１絶縁層をエッチバックして前記複数のゲート電極の側壁に各々第１スペーサを形成する段階と、
前記半導体基板の全面に第２及び第３絶縁層を順次に形成する段階と、
前記第３絶縁層をエッチバックして前記複数のゲート電極の側壁に第２スペーサを形成する段階と、
前記第２スペーサが側壁に形成された複数のゲート電極をマスクにして前記半導体基板の内部に高濃度の不純物をイオン注入し、第２不純物領域を形成する段階と、
前記第２スペーサを除去する段階と、
前記半導体基板の全面にエッチング防止膜及び層間絶縁層を順次に形成する段階と、
前記層間絶縁層、前記エッチング防止膜及び前記第２絶縁層を順次にエッチングし、前記複数のゲート電極の間の半導体基板表面が露出する第１コンタクトホールならびに前記フィールド酸化膜に隣接した半導体基板と前記フィールド酸化膜の一部表面とが露出するボーダーレスコンタクトホールである第２コンタクトホールを同時に形成する段階とを含むことを特徴とする半導体装置のコンタクトホール形成方法。
【請求項９】
前記フィールド酸化膜を形成する段階は、
前記半導体基板の内部に前記半導体基板の表面と垂直の側壁を有するトレンチを形成する段階と、
前記トレンチを酸化物で蒸着して埋める段階とを含むことを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１０】
前記第２絶縁層を形成する段階は、酸化物を化学気相蒸着方法で１００Å以下の厚みに蒸着させて行われることを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１１】
前記第１絶縁層及び前記第３絶縁層を形成する段階は、窒化珪素を化学気相蒸着方法で蒸着させて行われることを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１２】
前記第１スペーサは、６００〜８００Åの厚みを有することを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１３】
前記第２スペーサを形成する段階は、前記第２絶縁層に対する前記第３絶縁層のエッチング選択比が５〜６：１である混合ガスを利用して前記第３絶縁層をエッチバックして行われることを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１４】
前記エッチング防止膜を形成する段階は、窒化珪素を化学気相蒸着方法で蒸着させて行われることを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１５】
前記層間絶縁層は、ボロ−ホスホシリケートガラスまたはホスホシリケートガラスから成ることを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１６】
前記第１及び第２コンタクトホールを同時に形成する段階は、
前記エッチング防止膜に対する前記層間絶縁層のエッチング選択比が１０〜１５：１である混合ガスを利用して前記層間絶縁層をエッチングする段階と、
前記半導体基板が露出されるまで前記エッチング防止膜及び前記第２絶縁層をエッチングする段階とを含むことを特徴とする請求項８に記載の半導体装置のコンタクトホール形成方法。
【請求項１７】
ゲート電極が形成された活性領域とフィールド酸化膜によって前記活性領域から分離されたフィールド領域とを有する半導体装置のコンタクトホール形成方法であって、
前記ゲート電極の間に自己整列方式による第１コンタクトホールを少なくとも一つ形成する段階と、
前記ゲート電極の一部から前記フィールド酸化膜の一部に至るボーダーレスコンタクトホールである第２コンタクトホールを少なくとも一つ形成する段階とを含み、
前記少なくとも一つの第１コンタクトホールならびに前記少なくとも一つの第２コンタクトホールは同時に形成され、
前記少なくとも一つの第１コンタクトホールを形成する段階は、
前記ゲート電極をマスクとして前記ゲート電極の間に低濃度の第１イオン注入領域を形成する段階と、
前記ゲート電極の側壁上に第１スペーサを形成する段階と、
前記ゲート電極、前記第１スペーサ、前記第１イオン注入領域及び前記フィールド酸化膜を含む半導体基板の全面に絶縁層を形成する段階と、
前記ゲート電極の側壁ならびに前記絶縁層の上部に第２スペーサを形成する段階と、
前記第２スペーサが形成されたゲート電極をマスクとして前記ゲート電極の間に高濃度の不純物注入領域を形成する段階と、
前記第２スペーサを除去する段階と、
前記半導体基板の全面にエッチング防止膜および層間絶縁膜を形成する段階と、
前記層間絶縁層、前記エッチング防止膜及び前記絶縁層をエッチングし、前記ゲート電極の間に前記少なくとも一つの第１コンタクトホールを形成する段階とを含むことを特徴とする半導体装置のコンタクトホール形成方法。
【請求項１８】
前記少なくとも一つの第２コンタクトホールを形成する段階は、前記ゲート電極の一部から前記フィールド酸化膜の一部に至る層間絶縁層、エッチング防止膜及び絶縁層をエッチングする段階を含むことを特徴とする請求項１７に記載の半導体装置のコンタクトホール形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、より詳細には半導体装置のフィールド酸化膜が損傷されることを防止して工程収率を向上させることができる半導体装置のコンタクトホール形成方法に関するものである。
【０００２】
【従来の技術】
高集積化により、ＣＭＯＳメモリセルのようにチップ（ｃｈｉｐ）で一番大きい面積を占める部分でレイアウト（ｌａｙｏｕｔ）面積を減らすために、パターンのサイズだけでなくパターンの間の間隙を減らさなければならない。
特にゲート間の距離も減らすことになり、ゲート上でコンタクトがオーバーラップ（ｏｖｅｒ  ｌａｐ）される自己整列コンタクト（ｓｅｌｆ  ａｌｉｇｎ  ｃｏｎｔａｃｔ）の採用でレイアウト全体の面積を減らしている。自己整列コンタクトでは、ゲート−ポリのショートを防止するために、コンタクト形成のためのエッチング工程をするときに内エッチング性を有する絶縁膜がゲート上にあるべきであって、ゲートの側壁もスペーサ形態が必要になる。かつ、ＭＯＳトランジスターをＬＤＤ形態のトランジスターとして形成するとき、高濃度の不純物領域をゲート電極の導電層から隔離するための役割をするスペーサがあることになる。
【０００３】
通常、前記ＬＤＤ用スペーサの厚みはトランジスターの特性によって決定される。半導体素子の高集積化に伴いゲート電極間の距離をスペーサ厚みの２倍まで減らすとき、スペーサ形成後に行われる自己整列コンタクト工程でゲート側壁の絶縁膜スペーサはコンタクトオープンのためのエッチング工程をするときにエッチングされず残らなければならないので、アクティブ領域と直接コンタクトになる部分はパターンに関係なくしてこのスペーサの厚みによって決定される。
【０００４】
従って、スペーサが大きい場合には、前記アクティブ領域の露出される部分があまりに小さくなって低抵抗の配線膜が十分に埋められないことや、ドライエッチング工程をするときに止まる現象が発生してオープンされないことや、高抵抗になることが発生して不良を惹起させる。
このようにダブルスペーサを利用してコンタクトを形成するＬＤＤ構造を有する半導体装置の製造方法が米国特許第５，７６３，３１２号（ｉｓｓｕｅｄ  ｔｏ  Ｖａｎｇｕａｒｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｒｐｏｒａｔｉｏｎ）に開示されている。
【０００５】
図１及び図２は前記米国特許第５，７６３，３１２号に開示されたＬＤＤスペーサの製造方法を説明するための断面図である。
図１Ａに示すように、フィールド酸化膜２によって活性領域とフィールド領域に区分された半導体基板１の活性領域上にゲート酸化膜４、導電層パターン６及び第１絶縁層パターン８に構成されたゲート電極１０を形成する。
【０００６】
図１Ｂに示すように、前記ゲート電極１０をマスクにして低濃度の不純物をイオン注入し、前記半導体基板１内に第１不純物領域１２を形成する。
図２Ａに示すように、前記半導体基板全面に第２絶縁層（図示せず）、望ましくには窒化珪素を約４００〜８００Å程度の厚みを有するように化学気相蒸着方法で蒸着させて形成する。続いて、前記第２絶縁層をエッチバックして前記ゲート電極１０の側壁に第１スペーサ１４を形成する。前記第１スペーサ１４は約３００〜７００Å程度の厚みを有するように形成する。
【０００７】
図２Ｂに示すように、前記ゲート電極１０及び第１スペーサ１４が形成された半導体基板全面に第３絶縁層（図示せず）、望ましくは酸化珪素を約４００〜１０００Å程度の厚みを有するように化学気相蒸着方法で蒸着させて形成する。続いて、前記第３絶縁層をエッチバックして前記第１スペーサ１４の上に第２スペーサ１６を形成する。前記第２スペーサ１６は約２００〜８００Å程度の厚みを有するように形成する。
【０００８】
図３Ａに示すように、前記第２スペーサ１６が形成された前記半導体基板１の上の前記ゲート電極１０、第１スペーサ１２及び第２スペーサ１４をマスクにして前記半導体基板１内に高濃度の不純物をイオン注入し、前記第１不純物領域１２内に第２不純物領域１８を形成する。
図３Ｂに示すように、前記半導体基板１全面に第４絶縁層（図示せず）を形成する。前記第４絶縁層はボロ−ホスホシリケートガラス（Ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ：ＢＰＳＧ）またはホスホシリケートガラス（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ：ＰＳＧ）を低圧化学気相蒸着方法またはプラズマ励起化学気相蒸着（ＰＥＣＶＤ）方法を利用して約３０００〜１００００Å程度の厚みに蒸着することにより形成される。
【０００９】
続いて、前記第４絶縁層の上にコンタクトホールを形成するためのマスクパターン（図示せず）を形成する。そして、前記マスクパターンをエッチングマスクにして前記第４絶縁層をエッチングし、前記第１及び第２不純物領域（１２、１８）が形成された前記半導体基板１の表面を露出させるコンタクトホールを形成する。
【００１０】
しかし、上述した半導体装置のＬＤＤスペーサの製造方法において、前記第３絶縁層と前記フィールド酸化膜は同一であるか殆ど類似な物質から成る。従って、前記第２スペーサを形成するための前記第３絶縁層のエッチバック工程をするときに前記第３絶縁層と前記フィールド酸化膜２は殆ど類似なエッチング率を有するので、前記フィールド酸化膜の一部が共にエッチングされる問題点がある。
【００１１】
前記したように、前記フィールド酸化膜の一部がエッチングされば、各々のセルを分離する役割を実行し難しく、これによって素子が誤作動する問題点がある。
かつ、最近では半導体装置が段々高集積化されることによって、コンタクトの幅が減ることになる。
しかし、コンタクトの幅を減らすことには限界があるので、このような問題点を解決しようと、コンタクトとゲート電極との距離は維持しながらコンタクトの大きさを減らさないようとするために、コンタクトがアクティブ領域とフィールド酸化膜領域にわたって形成される構造のノン−オーバーラップコンタクト（ｎｏｎ−ｏｖｅｒｌａｐ  ｃｏｎｔａｃｔ）またはボーダーレスコンタクト（ｂｏｒｄｅｒｌｅｓｓ  ｃｏｎｔａｃｔ）を形成する方法が開発された。
【００１２】
初期のボーダーレスコンタクト工程は半導体基板の上に形成された層間絶縁膜をエッチングしてフィールド酸化膜の一部及びこれと隣接した半導体基板の表面を露出させて形成したが、この場合露出されるフィールド酸化膜にリセス（ｒｅｃｅｓｓ）が発生する問題点があった。即ち、発生するリセスの深さが活性領域のソース／ドレーンジャンクション（Ｊｕｎｃｔｉｏｎ）より深くなることやジャンクション境界線に近くなることで、コンタクトとシリコン基板が直接接触する経路が発生して漏洩電流が発生する問題点がある。かつ、活性領域のソース／ドレーンジャンクションより浅くコンタクトホールが形成されるとしても、前記ジャンクションと隣接した部分までコンタクトホールが形成されれば、後続のコンタクト形成工程をするときに使用される長壁層を成すチタニウム及び窒化チタニウムが熱処理工程のとき前記ソース／ドレーン領域のシリコンと反応してしまう。
【００１３】
このようにチタニウム及び窒化チタニウムとシリコンが反応すると、導電体であるシリサイド膜が形成されることで漏洩電流が発生する。
このような問題点を解決しようと、フィールド酸化膜のリセスが発生することを防止するために、コンタクトオープンのためのエッチングをするときにエッチング阻止のためのエッチング阻止層を形成する方法が米国特許第５，６５２，１７６号に開示されている。
【００１４】
図４及び図５は従来のボーダーレスコンタクト形成方法を説明するための断面図である。
図４Ａに示すように、半導体基板３０上にマスクパターンを形成した後、これをエッチングマスクでエッチングしてトレンチ（ｔｒｅｎｃｈ）を形成する。前記トレンチは前記半導体基板３０の表面から約４０００〜６０００Å程度の深さと約４０００〜６０００Å程度の幅を有するように形成される。
【００１５】
続いて、前記半導体基板の上に形成されたマスクパターンを除去した後、前記トレンチが形成された半導体基板全面に前記トレンチが埋められるように酸化物を積層する。前記酸化物としては酸化珪素、またはテトラ−エチル−オルソ−シリケート（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ；ＴＥＯＳ）等が使用され、化学気相蒸着方法を利用して蒸着させる。
【００１６】
続けて、前記半導体基板３０が露出されるまで平坦化工程を行うことにより、前記半導体基板３０内にフィールド酸化膜３２を形成する。これに伴い、前記半導体基板１００はフィールド酸化膜１０４によって活性領域とフィールド領域に分離される。
図４Ｂに示すように、前記半導体基板３０の活性領域の上にゲート酸化膜３４、導電層パターン３６及びキャッピング層パターン３８から成るゲート電極を形成する。続いて、前記ゲート電極をマスクとして通常のイオン注入工程を利用し、前記半導体基板内に第１不純物領域４０を形成する。
【００１７】
続けて、前記ゲート電極の側面に不純物を注入して前記ゲート電極の側壁にスペーサ４２を形成した後、前記ゲート電極及び前記スペーサ４２をマスクとして通常のイオン注入工程を利用し、前記半導体基板内に第２不純物領域４４を形成する。
図５Ｃに示すように、前記半導体基板３０全面に窒化物、例えば窒化珪素を蒸着させてエッチング防止膜４６を形成する。前記エッチング防止膜４６は後続のエッチング工程をするときに前記フィールド酸化膜３２を保護する役割をする。
【００１８】
続いて、前記エッチング防止膜４６が形成された前記半導体基板３０全面に層間絶縁層４８を形成する。前記層間絶縁層４８は酸化珪素、ＢＰＳＧ（ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）またはＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）を低圧化学気相蒸着方法またはプラズマ励起化学気相蒸着（ＰＥＣＶＤ）方法で約３０００〜１００００Å程度の厚みに蒸着して形成される。
【００１９】
図５Ｂに示すように、前記層間絶縁層４８上にフォトレジストパターン（図示せず）を通常のフォトリソグラフィを利用して形成した後、前記フォトレジストパターンをエッチングマスクとして前記層間絶縁層４８及び前記エッチング防止膜４６を順次にエッチングして前記フィールド酸化膜３２の一部から前記フィールド酸化膜３２に隣接した前記ゲート電極の一部まで前記半導体基板３０表面を露出させ、ボーダーレスコンタクトを形成するためのコンタクトホールを形成する。
【００２０】
しかし、上述したボーダーレスコンタクト工程はゲート電極の側壁に形成されるスペーサを工程マージンに確保するための自己整列コンタクト工程と同時に進行することができない問題点がある。
即ち、ゲート電極の側壁に工程マージンを確保するために厚く二重スペーサを形成し、コンタクトホールを形成する自己整列コンタクト工程と、層間絶縁層を形成する前に半導体基板全面にフィールド酸化膜がエッチングされることを防止するためのエッチング防止層を形成した後コンタクトホールを形成するボーダーレスコンタクト工程とを同時に進行する場合には、各ゲート電極の間の部分がエッチング防止膜に完全に埋められる。
【００２１】
従って、コンタクトホールを形成するためのエッチング工程をするときに、ボーダーレスコンタクトを形成するために活性領域とフィールド領域の境界部分で進行されるエッチング工程は半導体基板の表面が完全に露出されるまで進行されるが、ゲート電極間のコンタクトが形成される部分は半導体基板の表面までエッチングが進行されずコンタクトホールがオープンされない問題点がある。
かつ、前記ゲート電極間のコンタクトホールをオープンさせるために層間絶縁層のエッチング工程をゲート電極間の半導体基板表面が露出されるまで進行すれば、フィールド領域と活性領域の境界部分に形成されるコンタクトホールはフィールド酸化膜まで過度にエッチングされるという問題点がある。
【００２２】
【発明が解決しようとする課題】
従って、本発明の一目的は、半導体装置のフィールド酸化膜の損傷を防止して工程収率を向上させることができる半導体装置のコンタクトホール形成方法を提供することにある。
かつ、本発明の他の目的は、自己整列コンタクト工程とボーダーレスコンタクト工程とを同時に実行することで、工程を単純化させることができる半導体装置のコンタクトホール形成方法を提供することにある。
【００２３】
【課題を解決するための手段】
上述した目的を達成するための本発明によると、まず半導体基板をフィールド酸化膜によって活性領域とフィールド領域に分離した後、前記半導体基板の活性領域上に複数個のスペーサを有する多数のゲート電極を形成し、前記半導体基板の上にコンタクトホールが形成される空間を確保するために前記スペーサのうちで最外郭スペーサを除去し、前記半導体基板全面にエッチング防止膜及び層間絶縁層を形成しする。次に前記層間絶縁層及び前記エッチング防止膜を順次にエッチングし、前記ゲート電極の間の半導体基板表面が露出されるコンタクトホール及び前記フィールド酸化膜に隣接した半導体基板表面と前記フィールド酸化膜の一部表面が露出されるボーダーレスコンタクトホールを同時に形成する。
【００２４】
本発明に従うと、ＬＤＤ構造を形成するための複数個のスペーサを有するゲート電極を形成した後、後続の工程を行うときにゲート電極間にコンタクトホールが形成される空間を確保するため最外郭スペーサを除去し、フィールド領域がエッチングされることを防止するためのエッチング防止層及び絶縁層を形成することで、複数個のスペーサを利用してコンタクトを形成する自己整列コンタクト工程とゲート電極間の側面からフィールド領域の一部までコンタクトを形成するボーダーレスコンタクト工程とを同時に行うことができ、ＤＲＡＭ素子製造工程を単純化させることができる。
【００２５】
本発明の広範囲な適用が下記の詳細な説明によってさらに明白になる。しかし、該当分野で通常の知識を有するものであれば、本発明の思想と範囲内で多様な変更と変形が可能であるので、詳細な説明及び特定化された実施例は本発明を具体的に説明するための一例としてあげたものであり、本発明をこれとしてのみ限定するためのものではないことを理解すべきものである。
【００２６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例による半導体装置のコンタクトホール形成方法を詳細に説明する。
図６ないし図１３は本発明の望ましい実施例による半導体装置のコンタクトホール形成方法を詳細に説明するための断面図である。
図６Ａに示すように、半導体基板１００上にフィールド酸化膜が形成される部分を限定するためのマスクパターン（図示せず）、例えばパッド酸化膜パターンとその上部の窒化膜パターンから成る積層マスクパターンを形成した後、これをエッチングマスクにして前記半導体基板１００をエッチングして所定の深さを有するトレンチ１０２を形成する。前記トレンチ１０２を形成する方法はエッチングガスとしてフッ素を含む混合ガスを利用して行われる。
【００２７】
前記トレンチ１０２は通常前記半導体基板１００の表面から約４０００〜６０００Å程度の深さと約４０００〜６０００Å程度の幅を有するように形成されることが一般的であるが、半導体装置の高集積化、分離される活性領域の形態、写真工程の分解能力等によって多様に変化することができる。
続いて、前記半導体基板上に形成されたマスクパターンを除去する。
【００２８】
図６Ｂに示すように、前記トレンチ１０２が形成された半導体基板１００の全面に前記トレンチが埋められるように酸化物を積層する。前記酸化物としては酸化珪素、またはテトラ−エチル−オルソ−シリケート（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ；ＴＥＯＳ）等が使用され、化学気相蒸着方法を利用して蒸着させる。
続けて、前記窒化膜パターンが露出されるまで平坦化工程を行い、前記窒化膜パターンを除去する。続いて、前記窒化膜パターンの下部に形成された前記パッド酸化膜パターンを除去する。このとき、前記酸化物もエッチングされ、前記半導体基板１００内にフィールド酸化膜１０４が形成される。前記平坦化工程はエッチバック工程または化学機械的研磨（ＣＭＰ）方法が使用され、望ましくには化学機械的研磨方法を利用して行う。
【００２９】
従って、前記半導体基板１００はフィールド酸化膜１０４によって活性領域とフィールド領域に分離される。
本発明ではＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）を利用して素子分離工程を進行するが、前記素子分離工程はシリコン部分酸化法（ＬＯＣＯＳ）を利用した方法でも行うことがでできる。
【００３０】
図７Ａに示すように、各素子間の分離のためのフィールド酸化膜１０４が形成された前記半導体基板１００のトランジスターを始め素子が形成される活性領域上に熱酸化膜１０６を形成する。前記熱酸化膜１０６は熱酸化法（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）を利用して形成される。
続いて、前記熱酸化膜１０６が形成された前記半導体基板１００の活性領域及びフィールド酸化膜１０４上に導電層１０８及びキャッピング層１１２を順次に積層する。
【００３１】
前記導電層１０８は導電性物質例えば不純物がドーピングされて電導性を有するポリシリコンに成る。
かつ、前記導電層１０８は金属シリサイド層をさらに含むことができ、前記金属シリサイド層はポリシリコン層上に、例えばタングステンシリサイド（ＷｓｉＸ）、タンタルシリサイド（ＴａＳｉ２）及びモリブデンシリサイド（ＭｏＳｉ２）から選択された少なくとも一つの金属シリサイドを所定の厚みに蒸着させて形成される。
【００３２】
前記キャッピング層１１２は窒化珪素（ＳｉＮ）のような窒化物を低圧化学気相蒸着（ＬＰＣＶＤ）方法を利用して所定の厚みを有するように蒸着させて形成する。前記キャッピング層１１２は後続の工程から前記導電層１０８及び前記熱酸化膜１０６を保護する役割をし、かつ、導電性物質から成る前記導電層１０８から外部へ漏洩電流が流れることを防止する役割をする。
【００３３】
図７Ｂに示すように、前記キャッピング層１１２上にマスクパターン、例えばフォトレジストパターンを形成した後、これをエッチングマスクとして前記キャッピング層１１２、前記導電層１０８及び前記熱酸化膜１０６を順次にパターニングし、前記半導体基板の活性領域上にゲート酸化膜１１４、導電層パターン１１６及びキャッピングパターン１２０から成る多数のゲート電極１１８ａ、１１８ｂを形成する。
【００３４】
図８Ａに示すように、前記ゲート電極１１８ａ、１１８ｂをマスクとしてイオン注入工程を実行し、前記半導体基板１００内に第１不純物領域１２２ａ、１２２ｂを形成する。前記第１不純物領域１２２ａ、１２２ｂはＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）領域とし、前記イオン注入工程は低濃度の不純物イオンを前記半導体基板１００の表面から浅く注入して行われる。
【００３５】
続いて、前記注入されたイオンを活性化させると同時に前記イオン注入によって発生する前記半導体基板１００の格子欠陥などを補償するために、熱処理工程を実行する。
図８Ｂに示すように、前記ゲート電極１１８ａ、１１８ｂ及び第１不純物領域１２２ａ、１２２ｂが形成された前記半導体基板１００の全面に第１絶縁層（図示せず）を形成する。前記第１絶縁層は窒化物から成り、望ましくは窒化珪素を約１０００〜１２００Å程度の厚みに蒸着させて形成される。
【００３６】
続いて、前記第１絶縁層を前記半導体基板１００の表面が露出されるまでエッチバックし、前記ゲート電極１１８ａ、１１８ｂの側面に第１スペーサ１２４を形成する。このとき、前記第１スペーサ１２４のうち、導電層パターン１１６の側面に形成される厚みＢ（以下、ショルダマージン（ｓｈｏｕｌｄｅｒ  ｍａｒｇｉｎ）という）は約７００Å程度になる。
【００３７】
前記ショルダマージン（Ｂ）が小さい場合には、前記ゲート電極１１８ａ、１１８ｂの前記導電層パターン１１６であるポリシリコン層とコンタクトとの距離が狭くなってコンタクトに漏洩電流が発生する問題点があり、かつ、前記ショルダマージン（Ｂ）が大きい場合には、ＢＣ工程マージンを十分に確保することができない問題点がある。
【００３８】
図９Ａに示すように、前記第１スペーサ１２４が形成された前記半導体基板１００全面に第２絶縁層１２６を形成する。前記第２絶縁層１２６は酸化物、望ましくは酸化珪素を約１００Å程度の厚みを有するように化学蒸着方法で蒸着させて形成される。
図９Ｂに示すように、前記第２絶縁層１２６上に前記第３絶縁層１２８を形成する。前記第３絶縁層１２８は窒化物、望ましくは窒化珪素（ＳｉＮ）を約５００〜１０００Å程度の厚みを有するように化学気相蒸着方法で蒸着させて形成される。
【００３９】
図１０Ａに示すように、前記第３絶縁層１２８にエッチバック工程を実施して、前記ゲート電極１１８ａ、１１８ｂの側面に第２スペーサ１３２を形成する。前記工程は第２絶縁層１２６に対する第３絶縁層１２８のエッチング選択比が５〜６：１である混合ガスを利用して行われる。
従って、本実施例ではフィールド酸化膜と類似の物質から成る酸化膜のエッチバック工程をするときにフィールド酸化膜の一部が共にエッチングされることを防止することができる。
【００４０】
即ち、従来では、第１スペーサ上に第２スペーサを形成するための工程と酸化珪素のような酸化物から成る酸化物層をエッチバックして約２００〜８００Å程度の厚みを有する第２スペーサを形成することで、前記エッチバック工程をするときに前記酸化物層とほとんど類似な物質から成るフィールド酸化膜の一部が共にエッチングされる問題点が発生したが、本実施例では、フィールド酸化膜と類似な物質から成る前記第２絶縁層１２６を約１００Å程度の薄い膜に形成し、その上部に形成された前記第３絶縁層１２８をエッチバックすることで、フィールド酸化膜の一部がエッチングされることを防止することができる。
【００４１】
前記第２スペーサ１３２は後続の工程を行うときに第１スペーサ１２４がエッチングされることを防止する役割をする。
一方、前記第２絶縁層１２６の厚みが約１００Åであるので、前記第２スペーサ１３２を形成するための前記第３絶縁層１２８のエッチバック工程をするときに同時にエッチバックして第２絶縁層スペーサを形成することもできる。このとき、前記第２絶縁層１２６の厚みが薄いので、前記フィールド酸化膜に及ぼす影響は大きくない。
【００４２】
続けて、前記ゲート電極１１８ａ、１１８ｂ及び第３スペーサ１３２をマスクとしてイオン注入工程を実行し、前記半導体基板１００内の前記第１不純物領域１２２ａ、１２２ｂ内に第２不純物領域１３４ａ、１３４ｂを形成する。前記第２不純物領域１３４ａ、１３４ｂは高濃度の不純物領域（ｆｕｌｌｙ  ｄｏｐｅｄ  ｒｅｇｉｏｎ）といい、前記イオン注入工程は高濃度の不純物イオンを前記半導体基板１００の表面から深く注入して行われる。
【００４３】
続いて、前記注入されたイオンを活性化させると同時に前記イオン注入によって発生する前記半導体基板１００の格子欠陥などを補償するために、熱処理工程を行う。
図１０Ｂに示すように、前記ゲート電極１１８ａ、１１８ｂの側壁に形成された第２スペーサ１３２を除去する。
【００４４】
前記第２スペーサ１３２を除去する工程はウェットエッチング方法及びドライエッチング方法を全て使用することができ、前記ウェットエッチング方法で前記第２スペーサ１３２を除去する場合には、リン酸（Ｈ３ＰＯ４）を含むエッチング溶液を使用して約８０〜２００℃程度の温度で除去が行われ、前記ドライエッチング方法で前記第２スペーサ１３２を除去する場合には、ＣＦ４、ＣＨＦ３及びＯ２の混合ガスを利用して除去が行われる。
【００４５】
この場合、酸化物から成る前記第２絶縁層１２６に比べて窒化物質から成る前記第２スペーサ１３２が前記リン酸を含むエッチング溶液に相対的に早くエッチングされるので、前記第２絶縁層１２６及び酸化物から成る前記フィールド酸化膜１０４に及ぼす影響を最小化にしながら前記第２スペーサ１３２を完全に除去することができる。従って、前記エッチング工程を行うときに前記半導体基板１００の活性領域及び前記フィールド酸化膜１０４が損傷されることを防止することができる
【００４６】
前記第２スペーサ１３２を除去する工程は第２絶縁層１２６が露出されるまで行われ、これによって前記ゲート電極１１８ａ、１１８ｂ間のコンタクトホールが形成される空間を確保することができる。
即ち、従来の二重スペーサを利用したＬＤＤ構造の半導体装置では、各々のスペーサが約２００〜８００Å程度の厚みを有するように形成されることで、コンタクトホールが形成されるゲート電極間の幅が狭くなるように形成され、このような構造でボーダーレスコンタクト工程を実行するために形成される窒化物質から成るエッチング防止膜を再び蒸着する場合には、前記幅が狭いコンタクトホールがエッチング率が低いエッチング防止膜に完全に埋められ、以後コンタクトホールを形成するためのエッチング工程のときコンタクトホールが完全にオープンされないという問題点があった。
【００４７】
従って、本実施例ではＬＤＤ構造の高濃度にドーピングされた領域を形成するために形成された第２スペーサ１３２を除去して前記ゲート電極１１８ａ、１１８ｂ間の幅を広げることとし、後続のエッチング防止膜の蒸着工程のためにコンタクトホールがオープンされないことを防止することができる。
図１１に示すように、前記ゲート電極１１８ａ、１１８ｂ、前記第１スペーサ１２４及び前記第２絶縁層１２６を有する前記半導体基板１００全面にエッチング防止膜１３６を形成する。
【００４８】
前記エッチング防止膜１３６は窒化物、望ましくは室化珪素を約３００〜７００Å程度の厚みを有するように化学気相蒸着方法で蒸着させて形成される。さらに望ましくは、前記エッチング防止膜１３６は約５００Å程度の厚みを有するように形成される。
前記エッチング防止膜１３６は前記フィールド領域に隣接したゲート電極１１８ａ、１１８ｂの側面から前記フィールド酸化膜の一部までコンタクトが形成されるボーダーレスコンタクト（ｂｏｒｄｅｒｌｅｓｓ  ｃｏｎｔａｃｔ）またはノン−オーバーラップコンタクト（ｎｏｎ−ｏｖｅｒｌａｐ  ｃｏｎｔａｃｔ）工程をするときに、前記エッチング防止膜１３６上に形成される層間絶縁層のエッチング工程においてフィールド酸化膜の一部が共にエッチングされることを防止する役割をする。
【００４９】
続いて、前記エッチング防止膜１３６が形成された前記半導体基板１００全面に層間絶縁層１３８を形成する。前記層間絶縁層１３８はＢＰＳＧ（Ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）またはＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ  Ｇｌａｓｓ）を低圧化学気相蒸着方法またはプラズマ励起化学気相蒸着（ＰＥＣＶＤ）方法を利用して約３０００〜１００００Å程度の厚みに蒸着させることで形成される。
【００５０】
このとき、前記層間絶縁層１３８を形成した後には化学機械的研磨方法を利用して前記層間絶縁層１３８を平坦化させる工程をさらに行うこともできる。
図１２に示すように、前記層間絶縁層１３８が形成された半導体基板全面にフォトレジストを塗布した後、通常のフォトリソグラフィによってフォトレジストパターン（図示せず）を形成する。続けて、フォトレジストパターンをマスクとして利用し前記層間絶縁層１３８をエッチングする。
【００５１】
前記層間絶縁層１３８をエッチングする方法は、窒化物から成る前記エッチング防止膜１３６に対する酸化物から成る前記層間絶縁層１３８のエッチング選択比が１０〜１５：１である混合ガスを利用して実行され、前記エッチング防止膜１３６の表面が露出されるまで行われる。
図１３に示すように、前記層間絶縁層をエッチングマスクにして露出された前記エッチング防止膜１３６とその下部の第２絶縁層１２６をエッチングして半導体基板１００の表面を露出させる。
【００５２】
このとき、前記エッチング防止膜１３６と前記第２絶縁層１２６を異方性エッチングして、前記第２絶縁層１２６に第３スペーサ１４０を形成し、前記エッチング防止膜１３６に第４スペーサ１４２を形成する。
一方、前記露出されたエッチング防止膜１３６と前記第２絶縁層１２６を等方性エッチングして前記ゲート電極１１８ａ、１１８ｂの側壁に前記第１スペーサ１２４のみ残存するようにすることもできる。
【００５３】
このとき、前記ゲート電極１１８ａ、１１８ｂ間の前記半導体基板の表面が露出され、同時に前記フィールド領域に隣接したゲート電極１１８ａ、１１８ｂの側面から前記フィールド酸化膜の一部までの前記半導体基板の表面を露出させ、コンタクトホールを形成する。
即ち、前記ゲート電極１１８ａ、１１８ｂ間に形成される自己整列コンタクト工程によってコンタクトホールと前記ゲート電極１１８ａ、１１８ｂの一側から前記フィールド酸化膜１０４の一部まで形成されるボーダーレスコンタクトによるコンタクトホールを同時に形成する。
【００５４】
従来では、ボーダーレスコンタクト工程によるコンタクトホール形成をするときに、ゲート電極間のコンタクトホールが形成される部分がエッチング防止膜に完全に埋められてコンタクトホールがオープンされず、かつコンタクトホールをオープンさせるためにエッチング防止膜を完全にエッチングする場合、フィールド酸化膜が損傷される問題が発生したので、ボーダーレスコンタクト工程と自己整列コンタクト工程を同時に行うことができなかった。
【００５５】
しかし、本実施例に従うと、上述したように前記ゲート電極１１８ａ、１１８ｂのスペーサ形成をするときにＬＤＤ構造の不純物領域（１３４ａ、１３４ｂ）を形成した後、最外郭スペーサである前記第２スペーサ１３２を除去して自己整列コンタクト工程を行うための前記ゲート電極１１８ａ、１１８ｂ間の幅を十分に確保し、ボーダーレスコンタクト工程のための前記エッチング防止膜１３６を形成することで、前記フィールド酸化膜１０４上に形成される前記エッチング防止膜１３６の厚みと前記ゲート電極１１８ａ、１１８ｂ間に形成される前記エッチング防止膜１３６の厚みをほとんど等しくなるように調節することができる。
従って、コンタクトホールを形成するための前記エッチング防止膜１３６のエッチング工程のとき、前記ゲート電極１１８ａ、１１８ｂ間に蒸着された前記エッチング防止膜１３６が除去されないという問題点を解決することができるので、ボーダーレスコンタクト工程と自己整列コンタクト工程を同時に行うことができる。
【００５６】
【発明の効果】
本発明によると、半導体基板上にゲート電極及びスペーサの形成をするときにゲート電極の側面に複数個のスペーサを形成し、不純物領域を形成した後、ゲート電極間のコンタクトホールが形成される領域を確保するために最外郭スペーサを除去する。次に、ボーダーレスコンタクト工程をするときにフィールド酸化膜を保護するためのエッチング防止膜及び層間絶縁層を前記半導体基板全面に順次に形成し、これをエッチングしてコンタクトホールを形成する。従って、前記ゲート電極間に形成される前記エッチング防止膜が前記フィールド酸化膜上に形成される前記エッチング防止膜より厚くなるよう形成されることを防止することができるので、前記エッチング防止膜のエッチング工程をするときに、前記ゲート電極間の半導体基板表面を露出させるコンタクトホールがオープンされないことを防止することができる。
【００５７】
これに伴い、ゲート電極間の半導体基板を露出させるコンタクトホールを形成する自己整列コンタクト工程及び前記フィールド領域に隣接したゲート電極の側面から前記フィールド領域の一部まで半導体基板表面を露出させるコンタクトホールを形成するボーダーレスコンタクト工程を同時に進行することができるので、半導体装置の製造工程を単純化させることができる。
【００５８】
かつ、第１スペーサ上にフィールド酸化膜と類似な物質から成る第２絶縁層を薄く形成し、その上部に形成される第２絶縁層とエッチング比が異なる第３絶縁層のエッチバック工程でスペーサを形成することで、従来の厚い絶縁層をエッチバックして第２スペーサを形成する工程をするときに、前記絶縁層と類似な物質から成るフィールド酸化膜が損傷されることを効果的に防止することができる。本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想および精神を離れることなく、本発明は修正または変更することができる。
【図面の簡単な説明】
【図１】従来の半導体装置のＬＤＤ用スペーサ製造方法を説明するための断面図である。
【図２】従来の半導体装置のＬＤＤ用スペーサ製造方法を説明するための断面図である。
【図３】従来の半導体装置のＬＤＤ用スペーサ製造方法を説明するための断面図である。
【図４】従来の半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図５】従来の半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図６】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図７】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図８】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図９】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図１０】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図１１】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図１２】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【図１３】本発明の実施例による半導体装置のコンタクトホール形成方法を説明するための断面図である。
【符号の説明】
１００    半導体基板
１０２    トレンチ
１０４    フィールド酸化膜
１０６    熱酸化膜
１０８    導電層
１１２    キャッピング層
１１４    ゲート酸化膜
１１６    導電層パターン
１１８ａ、１１８ｂ    ゲート電極
１２０    キャッピング層パターン
１２２ａ、１２２ｂ    第１不純物領域
１２４    第１スペーサ
１２６、１２８    絶縁層
１３２    第２スペーサ
１３６    エッチング防止膜
１３８    層間絶縁層
【図１】
0003571301.tif 000002
【図２】
0003571301.tif 000003
【図３】
0003571301.tif 000004
【図４】
0003571301.tif 000005
【図５】
0003571301.tif 000006
【図６】
0003571301.tif 000007
【図７】
0003571301.tif 000008
【図８】
0003571301.tif 000009
【図９】
0003571301.tif 000010
【図１０】
0003571301.tif 000011
【図１１】
0003571301.tif 000012
【図１２】
0003571301.tif 000013
【図１３】
0003571301.tif 000014