(57)【特許請求の範囲】
【請求項１】
出力信号を駆動する第１のＮチャネル型ＭＯＳトランジスタが出力信号と接地電圧源との間に接続され、
第２のＮチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと前記出力信号との間に接続され、
第３のＮチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと接地電圧源との間に接続され、
第１のＰチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと電源電圧源との間に接続され、
前記第２のＮチャネル型ＭＯＳトランジスタのゲートが接地電圧源に接続された構成を特徴とする出力バッファ回路。
【請求項２】
出力信号を駆動する第１のＮチャネル型ＭＯＳトランジスタが出力信号と接地電圧源との間に接続され、
第２のＮチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと前記出力信号との間に接続され、
第３のＮチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと接地電圧源との間に接続され、
第１のＰチャネル型ＭＯＳトランジスタが前記第１のＮチャネル型ＭＯＳトランジスタのゲートと電源電圧源との間に接続され、
前記第２のＮチャネル型ＭＯＳトランジスタのゲートが前記出力信号の否定信号が接続された構成を特徴とする出力バッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力保護回路及び出力バッファ回路に関するものである。
【背景技術】
【０００２】
近年半導体集積回路装置の発展は目覚ましく、その集積回路装置の入力保護回路及び出力バッファ回路はサージなどの外部からの異常信号から集積回路装置を保護するための重要な回路部である。
【０００３】
まず、従来の入力保護回路について、従来例を示す図１１を参照しながら説明する。
【０００４】
この入力保護回路は、入力信号線I11がＮチャンネル型ＭＯＳトランジスタ（ＮＭＯＳＴ）Qn111のドレインに接続され、ＮＭＯＳＴQn111のゲートは抵抗R111を介して接地電圧源VSSに接続され、ＮＭＯＳＴQn111のソースは接地電圧源VSSに接続された構成である。
【０００５】
この入力保護回路の入力信号線I11に、サージなど、外部から異常高電圧の信号が入力されると、ＮＭＯＳＴQn111のドレインに高電圧がかかり、ＮＭＯＳＴQn111のゲートの電圧がもちあげられ、ＮＭＯＳＴQn111のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn111のソースに電流が流れることによって、この入力信号線I11が接続された内部回路を保護する。
【０００６】
次に、従来の出力バッファ回路について、図１２の従来例を示す図を参照しながら説明する。
【０００７】
この出力バッファ回路は、ノードN121を出力とする否定回路に制御信号線A12から信号が入力され、ノードN122を出力とする論理積の否定回路にノードN121と制御信号線B12から信号が入力され、ノードN123を出力とする否定回路にノードN122の信号が入力される。そして、ノードN124を出力とする論理積の否定回路に制御信号線A12と制御信号線B12が接続され、ノードN125を出力とする否定回路にノードN124の信号が入力される。そして、ＮＭＯＳＴQn121のゲートにノードN123の信号が入力され、ＮＭＯＳＴQn121のソースが接地電圧源VSSに接続されて、ＮＭＯＳＴQn121のドレインが出力信号線O12に接続される。さらにＮＭＯＳＴQn122のゲートにノードN125の信号が入力され、ＮＭＯＳＴQn122のドレインが電源電圧源VCCに接続され、ＮＭＯＳＴQn122のソースが出力信号線O12に接続された構成である。
【０００８】
この出力バッファ回路の出力信号線O12に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn121のドレイン及びＮＭＯＳＴQn122のソースに高電圧がかかり、ＮＭＯＳＴQn121のゲート及びＮＭＯＳＴQn122のゲートの電圧がもちあげられ、ＮＭＯＳＴQn121のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn121のソースに、及びＮＭＯＳＴQn122のソースから電源電圧源VCCに接続されたＮＭＯＳＴQn122のドレインに電流が流れることによって、この出力信号線O12が接続された内部回路を保護する。
【０００９】
この出力バッファ回路の動作について簡単に説明すると、制御信号線A12の信号が出力信号レベル制御信号で、制御信号線B12の信号が出力信号制御信号である。制御信号線B12の信号の論理電圧が“Ｌ”であるときは、ノードN123及びノードN125の信号の論理電圧が“Ｌ”となり、ＮＭＯＳＴQn121及びＮＭＯＳＴQn122は共にオフで、出力信号線O12はハイインピーダンス状態となる。制御信号線B12の信号の論理電圧が“Ｈ”であるときは、出力信号線O12は出力状態で、制御信号線A12の信号の論理電圧が“Ｌ”であるときは、ノードN123の信号の論理電圧が“Ｈ”でノードN125の信号の論理電圧が“Ｌ”となり、出力信号線O12の信号は論理電圧“Ｌ”の出力状態となる。制御信号線A12の信号の論理電圧が“Ｈ”であるときは、ノードN123の信号の論理電圧が“Ｌ”でノードN125の信号の論理電圧が“Ｈ”となり、出力信号線O12の信号は論理電圧“Ｈ”の出力状態となる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記従来の入力保護回路では、外部から与えられる入力信号の電位レベルが接地電圧源の電圧より低いときに、例えば図１１の入力保護回路の場合では、ＮＭＯＳＴQn111のソースである接地電圧源VSSからＮＭＯＳＴQn111のドレインである入力信号線I11に電流が流れる。このとき、ＮＭＯＳＴQn111に基板電圧が与えられていると、基板電流が流れ基板電圧が浅くなる。このため、集積回路装置の動作や特性に影響を与えるものとなる。前記従来の出力バッファ回路の場合も同様で、外部から与えられる出力信号の電位レベルが接地電圧源の電圧より低いときに、図１２の出力バッファ回路では、ＮＭＯＳＴQn121のソースである接地電圧源VSSからＮＭＯＳＴQn121のドレインである出力信号線O12に電流が流れる。
また、ＮＭＯＳＴQn122のドレインである電源電圧源VCCからＮＭＯＳＴQn122のソースである出力信号線O12に電流が流れる。このとき、ＮＭＯＳＴQn121，ＮＭＯＳＴQn122に基板電圧が与えられていると、基板電流が流れ基板電圧が浅くなり消費電流も多くなる。このため、集積回路装置の動作や特性に影響を与えるものとなる。また、この回路例の場合では、論理電圧“Ｌ”を出力するＮＭＯＳＴQn121のドレインと論理電圧“Ｈ”を出力するＮＭＯＳＴQn122のソースとが共に出力信号線O12に接続されているため、出力容量が大きくなるという問題点があった。
【課題を解決するための手段】
【００１１】
本発明の入力保護回路は、入力信号線がＮＭＯＳＴのドレインに接続され、前記ＮＭＯＳＴのソースが接地電圧源に接続され、前記ＮＭＯＳＴのゲートが接地電圧源の電圧より低い電圧源に接続された構成とする。
【００１２】
本発明の入力保護回路は、入力信号線が第１のＮＭＯＳＴのドレインに接続され、前記第１のＮＭＯＳＴのソースが第２のＮＭＯＳＴのドレインに接続され、前記第２のＮＭＯＳＴのソースが接地電圧源に接続され、前記第１のＮＭＯＳＴのゲートが前記接地電圧源の電圧より低い電圧源に接続され、前記第２のＮＭＯＳＴのゲートが前記接地電圧源に接続された構成とする。
【００１３】
本発明の入力保護回路は、入力信号線が第１のＮＭＯＳＴのドレインとゲートとに接続され、前記第１のＮＭＯＳＴのソースが第２のＮＭＯＳＴのドレインに接続され、前記第２のＮＭＯＳＴのソースが接地電圧源に接続され、前記第２のＮＭＯＳＴのゲートが前記接地電圧源に接続された構成とする。
【００１４】
本発明の出力バッファ回路は、第１のＮＭＯＳＴのゲートとソースとが出力信号線に接続され、前記第１のＮＭＯＳＴのドレインが第２のＮＭＯＳＴのソースに接続され、前記第２のＮＭＯＳＴのドレインが電源電圧源に接続された構成とする。
【００１５】
本発明の出力バッファ回路は、ＮＭＯＳＴのソースまたはドレインが出力信号線に接続され、前記ＮＭＯＳＴのゲートに入力される、論理電圧“Ｌ”の信号が接地電圧源の電圧より低い電圧に保持された構成とする。
【００１６】
本発明の出力バッファ回路は、第１のＮＭＯＳＴのドレインまたはソースが出力信号線に接続され、前記第１のＮＭＯＳＴのゲートへの入力信号線が第２のＮＭＯＳＴのソースまたはドレインに接続され、前記第２のＮＭＯＳＴのドレインまたはソースが出力信号線に接続され、前記第２のＮＭＯＳＴのゲートが接地電圧源に接続された構成とする。
【００１７】
本発明の出力バッファ回路は、第１のＮＭＯＳＴのドレインが出力信号線に接続され、前記第１のＮＭＯＳＴのゲートへの入力信号線が第２のＮＭＯＳＴのソースに接続され、前記第２のＮＭＯＳＴのドレインが出力信号線に接続され、前記第２のＮＭＯＳＴのゲートが前記出力信号線の信号とは逆相の信号線に接続された構成とする。
【００１８】
本発明の出力バッファ回路は、第１のＮＭＯＳＴのドレインが出力信号線に接続され、前記第１のＮＭＯＳＴのソースが第２のＮＭＯＳＴのドレインおよび第３のＮＭＯＳＴのソースに接続され、前記第２のＮＭＯＳＴのソースが接地電圧源に接続され、前記第３のＮＭＯＳＴのドレインが正電圧電源に接続された構成とする。
【発明の効果】
【００１９】
以上説明したように、本発明の入力保護回路及び出力バッファ回路により、外部から与えられる入力信号及び出力信号の電位レベルが接地電圧より低いときでも、基板電圧が浅くならず、集積回路装置の動作や特性が安定し、また出力容量が小さくなるという大きな効果が得られる。
【発明を実施するための最良の形態】
【００２０】
このような構成の入力保護回路及び出力バッファ回路とすることにより、外部から与えられる入力信号及び出力信号の電位レベルが接地電圧より低いときでも、基板電圧が浅くなることもなく、消費電流も少なく、集積回路装置の動作や特性も安定する。また、出力容量が小さな出力バッファ回路となる。
【実施例１】
【００２１】
まず、本発明の第１の実施例の入力保護回路を、図１を参照しながら、説明する。
【００２２】
この入力保護回路１は、入力信号線I1がＮＭＯＳＴQn11のドレインに接続され、ＮＭＯＳＴQn11のゲートは抵抗R11を介してノードV11に接続され、ＮＭＯＳＴQn11のソースは接地電圧源VSSに接続された構成である。ここで、ノードV11は接地電圧源VSSより低い電位の定電圧源に接続されたノードである。
【００２３】
この入力保護回路の入力信号線I1に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn11のドレインにその高電圧がかかり、ＮＭＯＳＴQn11のゲートの電圧がもちあげられ、ＮＭＯＳＴQn11のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn11のソースに電流が流れることによって、この入力信号線に接続されている内部回路を保護する。
【００２４】
この入力保護回路の特徴としては、入力信号線I1が接地電圧源VSSより低い電位であっても、入力信号線I1の電位よりもノードV11の電位の方が低ければ、ＮＭＯＳＴQn11のソースである接地電圧源VSSからＮＭＯＳＴQn11のドレインである入力信号線I1には電流が流れず、よってＮＭＯＳＴQn11に基板電圧が与えられていても、基板電流が流れず、基板電圧は浅くなることもなく、消費電流も少ない。
【００２５】
次に、本発明の第２の実施例の入力保護回路を、図２を参照しながら、説明する。
【００２６】
この入力保護回路１は、入力信号線I2がＮＭＯＳＴQn21のドレインに接続され、ＮＭＯＳＴQn21のゲートは抵抗R21を介してノードV21に接続され、ＮＭＯＳＴQn21のソース（ノードN21）はＮＭＯＳＴQn22のドレインに接続され、ＮＭＯＳＴQn22のゲートは抵抗R22を介して接地電圧源VSSに接続され、ＮＭＯＳＴQn22のソースは接地電圧源VSSに接続された構成である。ここで、ノードV21は接地電圧源VSSより低い電位の定電圧源に接続されたノードである。
【００２７】
この入力保護回路の入力信号線I2に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn21のドレインにその高電圧がかかり、ＮＭＯＳＴQn21のゲートの電圧がもちあげられ、ＮＭＯＳＴQn22のドレインに高電圧がかかり、ＮＭＯＳＴQn22のゲートの電圧がもちあげられ、ＮＭＯＳＴQn21のドレインからＮＭＯＳＴQn22のドレインを通して接地電圧源VSSに接続されたＮＭＯＳＴQn22のソースに電流が流れることによって、この入力信号線に接続されている内部回路が保護される。
【００２８】
この入力保護回路の特徴としては、第１の実施例と同様に入力信号線I2が接地電圧源VSSより低い電位であっても、入力信号線I2の電位よりもノードV21の電位の方が低ければ、ＮＭＯＳＴQn21のソースからＮＭＯＳＴQn21のドレインには電流が流れず、よってＮＭＯＳＴQn21に基板電圧が与えられていても、基板電流が流れず、基板電圧は浅くなることもなく、消費電流も少ない。
【００２９】
次に、本発明の第３の実施例の入力保護回路を、図３を参照しながら、説明する。
【００３０】
この入力保護回路１は、入力信号線I3がＮＭＯＳＴQn31のドレインとゲートとに接続され、ＮＭＯＳＴQn31のソース（ノードN31）はＮＭＯＳＴQn32のドレインに接続され、ＮＭＯＳＴQn32のゲートは抵抗R31を介して接地電圧源VSSに接続され、ＮＭＯＳＴQn32のソースは接地電圧源VSSに接続された構成である。
【００３１】
この入力保護回路の入力信号線I3に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn31のドレインとゲートに高電圧がかかり、さらに、ＮＭＯＳＴQn32のドレインにその高電圧がかかり、ＮＭＯＳＴQn32のゲートの電圧がもちあげられ、ＮＭＯＳＴQn31のドレインからＮＭＯＳＴQn32のドレインを通して接地電圧源VSSに接続されたＮＭＯＳＴQn32のソースに電流が流れることによって、この入力信号線に接続されている内部回路が保護される。
【００３２】
この入力保護回路の特徴としては、入力信号線I3が接地電圧源VSSより低い電位であっても入力信号線I3はＮＭＯＳＴQn31のドレインとゲートに入力されているため、ＮＭＯＳＴQn31のソースからＮＭＯＳＴQn31のドレインには電流が流れず、よってＮＭＯＳＴQn31に基板電圧が与えられていても、基板電流が流れず、基板電圧は浅くなることもなく、消費電流も少ない。第１及び第２の実施例に比べ接地電圧源VSSより低い電位の定電圧源を必要とせず第１及び第２の実施例と同様の効果をあげている。
【００３３】
次に、本発明の出力バッファ回路の第１の実施例を、図４を参照しながら、説明する。
【００３４】
この出力バッファ回路は、ノードN41を出力とする否定回路に制御信号線A4の信号が入力され、ノードN42を出力とする論理積の否定回路にノードN41と制御信号線B4の信号が入力され、ノードN43を出力とする否定回路にノードN42の信号が入力され、ノードN44を出力とする論理積の否定回路に制御信号線A4と制御信号線B4との各信号が入力され、ノードN45を出力とする否定回路にノードN44の信号が入力され、ＮＭＯＳＴQn41のゲートにノードN43の信号が入力され、ＮＭＯＳＴQn41のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn41のドレインが出力端子O4に接続され、ＮＭＯＳＴQn42のゲートとＮＭＯＳＴQn43のゲートとにノードN45の信号が入力され、ＮＭＯＳＴQn42のドレインとＮＭＯＳＴQn43のドレインとが電源電圧源VCCに接続され、ＮＭＯＳＴQn43のソースがＮＭＯＳＴQn44のドレインに接続され、ＮＭＯＳＴQn42のソースとＮＭＯＳＴQn44のソースとＮＭＯＳＴQn44のゲートが出力端子O4に接続された構成である。
【００３５】
この出力バッファ回路の出力端子O4に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn41のドレイン及びＮＭＯＳＴQn42のソース及びＮＭＯＳＴQn44のソースにその高電圧がかかり、ＮＭＯＳＴQn41のゲート及びＮＭＯＳＴQn42のゲート及びＮＭＯＳＴQn43のゲートの電圧がもちあげられることにより、ＮＭＯＳＴQn41のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn41のソースに、及びＮＭＯＳＴQn42のソースから電源電圧源VCCに接続されたＮＭＯＳＴQn42のドレインに、及びＮＭＯＳＴQn44のソースからＮＭＯＳＴQn43のソースを通して、電源電圧源VCCに接続されたＮＭＯＳＴQn43のドレインに電流が流れ、この出力信号線に接続されている内部回路が保護される。
【００３６】
この出力バッファ回路の動作について簡単に説明すると、制御信号線A4の信号が出力信号レベルの制御信号で、制御信号線B4の信号も出力信号レベルの制御信号である。制御信号線B4の信号の論理電圧が“Ｌ”であるときは、ノードN43及びノードN45の信号の論理電圧が“Ｌ”となり、ＮＭＯＳＴQn41及びＮＭＯＳＴQn42及びＮＭＯＳＴQn43は共にオフで、出力信号線（端子）O4はハイインピーダンス状態となる。制御信号線B4の信号の論理電圧が“Ｈ”であるときは、出力信号線（端子）O4は出力状態で、制御信号線A4の信号の論理電圧が“Ｌ”であるときは、ノードN43の論理電圧が“Ｈ”でノードN45の論理電圧が“Ｌ”となり、出力信号線（端子）O4は論理電圧“Ｌ”の出力状態、制御信号線A4の信号の論理電圧が“Ｈ”であるときは、ノードN43の論理電圧が“Ｌ”で、ノードN45の論理電圧が“Ｈ”となり、出力信号線（端子）O4は論理電圧“Ｈ”の出力状態となる。
【００３７】
この出力バッファ回路の特徴としては、出力信号線（端子）O4が接地電圧源VSSより低い電位であるとき、ＮＭＯＳＴQn41とＮＭＯＳＴQn42に関しては、それぞれのＮＭＯＳＴに電流が流れる。しかし、ＮＭＯＳＴQn44に関しては、出力信号線（端子）O4がＮＭＯＳＴQn44のドレインとゲートとに入力されているため、ＮＭＯＳＴQn43のソースからＮＭＯＳＴQn43のドレインには電流が流れず、よってＮＭＯＳＴQn43に基板電圧が与えられていても、基板電流が流れず基板電位は浅くなりにくく、消費電流も少ない。
【００３８】
次に、本発明の出力バッファ回路の第２の実施例を、図５を参照しながら、説明する。
【００３９】
この出力バッファ回路は、ノードN51を出力とする否定回路に制御信号線A5の信号が入力され、ノードN52を出力とする論理積の否定回路にノードN51と制御信号線B5との各信号が入力され、ノードN53を出力とする否定回路にノードN52の信号が入力され、ノードN54を出力とする論理積の否定回路に制御信号線A5と制御信号線B5との各信号が入力され、ノードN55を出力とする否定回路にノードN54の信号が入力され、ＮＭＯＳＴQn53のゲートにノードN53の信号が入力され、ＮＭＯＳＴQn53のソースが接地電圧線VSSに接続され、ＮＭＯＳＴQn53のドレインが出力信号線（端子）O5に接続され、ＮＭＯＳＴQn54のゲートにノードN55の信号が入力され、ＮＭＯＳＴQn54のドレインが正電圧電源VCCに接続され、ＮＭＯＳＴQn54のソースが出力O5に接続された構成である。ただし、ノードN53を出力とする否定回路と、ノードN55を出力とする否定回路のそれぞれのＮＭＯＳＴQn51のソースとＮＭＯＳＴQn52のソースは接地電圧源VSSより低い電位の定電圧源に接続されたノードV51である。
【００４０】
この出力バッファ回路の出力信号線（端子）O5に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn53のドレイン及びＮＭＯＳＴQn54のソースにこの高電圧がかかり、ＮＭＯＳＴQn53のゲート及びＮＭＯＳＴQn54のゲートの電圧がもちあげられ、ＮＭＯＳＴQn53のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn53のソースに、及びＮＭＯＳＴQn54のソースから電源電圧源VCCに接続されたＮＭＯＳＴQn54のドレインに電流が流れることによって、出力信号線（端子）に接続されている内部回路が保護される。
【００４１】
この出力バッファ回路の動作については第１の実施例と同様で、制御信号線A5が出力信号レベルの制御信号で、制御信号線B5も出力信号レベルの制御信号である。制御信号線B5の信号の論理電圧が“Ｌ”であるときは、出力信号線（端子）O5はハイインピーダンス状態となる。制御信号線B5の信号の論理電圧が“Ｈ”であるときは、出力信号線（端子）O5は出力状態で、制御信号線A5の信号の論理電圧が“Ｌ”であるときは、出力信号線（端子）O5は論理電圧“Ｌ”の出力状態、制御信号線A5の信号の論理電圧が“Ｈ”であるときは、出力信号線（端子）O5は論理電圧“Ｈ”の出力状態となる。
【００４２】
この出力バッファ回路の特徴としては、出力信号線（端子）O5が接地電圧源VSSより低い電位であっても、ＮＭＯＳＴQn53とＮＭＯＳＴQn54との各ゲートの信号の“Ｌ”の論理電圧が、接地電圧源VSSより低い電位（接地電圧源VSSより低い電位の定電圧源ノードV51の電位）であるため、ＮＭＯＳＴQn53のソースからＮＭＯＳＴQn53のドレインに、及びＮＭＯＳＴQn54のドレインからＮＭＯＳＴQn54のソースには電流が流れず、よってＮＭＯＳＴQn53及びＮＭＯＳＴQn54に基板電圧が与えられていても、基板電流が流れず、基板電位は浅くなりにくく、消費電流も少ない。
【００４３】
次に、本発明の出力バッファ回路の第３の実施例を、図６を参照しながら、説明する。
【００４４】
この出力バッファ回路は、ノードN61を出力とする否定回路に制御信号線A6の信号が入力され、ノードN62を出力とする論理積の否定回路にノードN61と制御信号線B6の信号が入力され、ノードN63を出力とする否定回路にノードN62の信号が入力され、ノードN64を出力とする論理積の否定回路に制御信号線A6と制御信号線B6との各信号が入力され、ノードN65を出力とする否定回路にノードN64の信号が入力され、ＮＭＯＳＴQn63のゲートにノードN63が入力され、ＮＭＯＳＴQn63のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn63のドレインが出力信号線（端子）O6に接続され、ＮＭＯＳＴQn64のゲートにノードN65の信号が入力され、ＮＭＯＳＴQn64のドレインが電源電圧源VCCに接続され、ＮＭＯＳＴQn64のソースが出力信号線（端子）O6に接続され、ＮＭＯＳＴQn65のゲートが接地電圧源VSSに接続され、ＮＭＯＳＴQn65のソースがノードN63に接続され、ＮＭＯＳＴQn65のドレインが出力信号線（端子）O6に接続され、ＮＭＯＳＴQn66のゲートが接地電圧源VSSに接続され、ＮＭＯＳＴQn66のドレインがノードN65に接続され、ＮＭＯＳＴQn66のソースが出力信号線（端子）O6に接続された構成である。
【００４５】
この出力バッファ回路の出力信号線（端子）O6に外部からサージなどの異常に高電圧の信号が入力されると、ＮＭＯＳＴQn63のドレイン、ＮＭＯＳＴQn64のソース、ＮＭＯＳＴQn65のドレイン、及びＮＭＯＳＴQn66のソースにその高電圧がかかり、ＮＭＯＳＴQn63のゲート及びＮＭＯＳＴQn64のゲート、ＮＭＯＳＴQn65のゲート、及びＮＭＯＳＴQn66のゲートの電圧がもちあげられ、ＮＭＯＳＴQn63のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn63のソースに、及びＮＭＯＳＴQn64のソースから電源電圧源VCCに接続されたＮＭＯＳＴQn64のドレインに電流が流れることによって、この出力信号線（端子）の接続されている内部回路が保護される。
【００４６】
この出力バッファ回路の動作については第１の実施例と同様である。
【００４７】
この出力バッファ回路の特徴としては、出力端子O6が接地電圧VSSより低い電位であるときＮＭＯＳＴQn66とＮＭＯＳＴQn65に電流が流れノードN63とノードN65が接地電圧VSSより低い電位となり、ＮＭＯＳＴQn63のソースからＮＭＯＳＴQn63のドレインに、及びＮＭＯＳＴQn64のドレインからＮＭＯＳＴQn64のソースには電流が流れにくく、よってＮＭＯＳＴQn63及びＮＭＯＳＴQn64に基板電圧が与えられていても、基板電流が流れず基板電圧は浅くなりにくく消費電流も少ない。ＮＭＯＳＴQn66とＮＭＯＳＴQn65とＮＭＯＳＴQn62とＮＭＯＳＴQn61に流れる電流が少なくなるように、トランジスタサイズを設計する。また、この出力バッファ回路の構成のＮＭＯＳＴQn66とＮＭＯＳＴQn65の役割としては、上記のサージなどのときにＮＭＯＳＴQn63のゲート（ノードN63）やＮＭＯＳＴQn64のゲート（ノードＮ65）の電圧がもちあげられやすくサージにも強くなる。
【００４８】
次に、本発明の出力バッファ回路の第４の実施例を、図７を参照しながら、説明する。
【００４９】
この出力バッファ回路は、ノードN71を出力とする否定回路に制御信号線A7の信号が入力され、ノードN72を出力とする論理積の否定回路にノードN71と制御信号線B7の信号が入力され、ノードN73を出力とする否定回路にノードN72が入力され、ノードN74を出力とする論理積の否定回路に制御信号線A7の信号と制御信号線B7の信号とが入力され、ノードN75を出力とする否定回路にノードN74の信号が入力され、ＮＭＯＳＴQn73のゲートにノードN73の信号が入力され、ＮＭＯＳＴQn73のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn73のドレインが出力信号線（端子）O7に接続され、ＮＭＯＳＴQn74のゲートにノードN75の信号が入力され、ＮＭＯＳＴQn74のドレインが正電圧電源VCCに接続され、ＮＭＯＳＴQn74のソースが出力信号線（端子）O7に接続され、ＮＭＯＳＴQn75のゲートがノードN76に接続され、ＮＭＯＳＴQn75のソースがノードN73に接続され、ＮＭＯＳＴQn75のドレインが出力信号線（端子）O7に接続され、ＮＭＯＳＴQn76のゲートがノードN76に接続され、ＮＭＯＳＴQn76のドレインがノードN75に接続され、ＮＭＯＳＴQn76のソースが出力信号線（端子）O7に接続され、ノードN76を出力とする否定回路に出力信号線（端子）O7の信号が入力されている構成である。
【００５０】
この出力バッファ回路の出力信号線（端子）O7に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn73のドレイン及びＮＭＯＳＴQn74のソースにこの高電圧がかかり、ＮＭＯＳＴQn73のゲート及びＮＭＯＳＴQn74のゲートの電圧がもちあげられ、ＮＭＯＳＴQn73のドレインから接地電圧源VSSに接続されたＮＭＯＳＴQn73のソースに、及びＮＭＯＳＴQn74のソースから電源電圧源VCCに接続されたＮＭＯＳＴQn74のドレインに電流が流れることによって、出力信号線（端子）の接続されている内部回路が保護される。
【００５１】
この出力バッファ回路の動作については第１の実施例と同様である。
【００５２】
この出力バッファ回路の特徴としては、出力信号線（端子）O7が接地電圧源VSSより低い電位であってもノードN76の信号は論理電圧“Ｈ”となり、ノードN73とノードN75が接地電圧源VSSより低い電位となり、ＮＭＯＳＴQn73のソースからＮＭＯＳＴQn73のドレインに及びＮＭＯＳＴQn74のドレインからＮＭＯＳＴQn74のソースには電流が流れにくく、よってＮＭＯＳＴQn73及びＮＭＯＳＴQn74に基板電圧が与えられていても、基板電流が流れず、基板電圧は浅くなりにくく、消費電流も少ない。ここでノードN76を出力とする否定回路のしきい値は接地電圧源VSSに近い値に設計し、出力信号線（端子）O7が接地電圧源VSSより低い電圧であるときのみ論理電圧“Ｈ”となるようにしている。また、実際にはノードN76を出力とする否定回路やＮＭＯＳＴQn71やＮＭＯＳＴQn72に流れる電流も少なく設計している。
【００５３】
次に、本発明の出力バッファ回路の第５の実施例を、図８を参照しながら、説明する。
【００５４】
この出力バッファ回路は、ノードN81を出力とする否定回路に制御信号線A8の信号が入力され、ノードN82を出力とする論理積の否定回路にノードN81と制御信号線B8の信号が入力され、ノードN83を出力とする否定回路にノードN82の信号が入力され、ノードN84を出力とする論理積の否定回路に制御信号線A8と制御信号線B8との各信号が入力され、ノードN85を出力とする否定回路にノードN84の信号が入力され、ＮＭＯＳＴQn81のゲートにノードN83の信号が入力され、ＮＭＯＳＴQn81のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn81のドレインがＮＭＯＳＴQn83のソースに接続され、ＮＭＯＳＴQn82のゲートにノードN85の信号が入力され、ＮＭＯＳＴQn82のドレインが電源電圧源VCCに接続され、ＮＭＯＳＴQn82のソースがＮＭＯＳＴQn83のソースに接続され、ＮＭＯＳＴQn83のゲートに制御信号線B8の信号が入力され、ＮＭＯＳＴQn83のドレインが出力信号線（端子）O8に接続された構成である。
【００５５】
この出力バッファ回路の出力信号線（端子）O8に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn83のドレインにこの高電圧がかかり、ＮＭＯＳＴQn83のゲートの電圧がもちあげられ、さらに、ＮＭＯＳＴQn81のドレイン及びＮＭＯＳＴQn82のソースにその高電圧がかかり、ＮＭＯＳＴQn81のゲート及びＮＭＯＳＴQn82のゲートの電圧がもちあげられ、ＮＭＯＳＴQn83のドレインからＮＭＯＳＴQn81のドレインを通して接地電圧源VSSに接続されたＮＭＯＳＴQn81のソースに、及びＮＭＯＳＴQn83のドレインからＮＭＯＳＴQn82のソースを通して電源電圧源VCCに接続されたＮＭＯＳＴQn82のドレインに電流が流れることによって、出力信号線に接続されている内部回路が保護される。
【００５６】
この出力バッファ回路の動作については第１の実施例と同様である。
【００５７】
この出力バッファ回路の特徴としては、論理電圧“Ｌ”を出力するためのＮＭＯＳＴQn81のドレインと論理電圧“Ｈ”を出力するためのＮＭＯＳＴQn82のソースが直接出力信号線（端子）O8に接続されておらず、ＮＭＯＳＴQn83を介して出力信号線（端子）O8に接続されているため、出力信号線（端子）O8の出力容量は小さくなる。
【００５８】
次に、本発明の出力バッファ回路の第６の実施例を、図９を参照しながら、説明する。
【００５９】
この出力バッファ回路は、ノードN91を出力とする否定回路に制御信号線A9の信号が入力され、ノードN92を出力とする論理和の否定回路にノードN91と制御信号線B9との各信号が入力され、ノードN93を出力とする否定回路にノードN92の信号が入力され、ノードN94を出力とする論理和の否定回路に制御信号線A9と制御信号線B9との各信号が入力され、ノードN95を出力とする否定回路にノードN94の信号が入力され、ＮＭＯＳＴQn92のゲートにノードN93の信号が入力され、ＮＭＯＳＴQn92のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn92のドレインがＮＭＯＳＴQn94のソースに接続され、ＮＭＯＳＴQn93のゲートにノードN95の信号が入力され、ＮＭＯＳＴQn93のドレインが電源電圧源VCCに接続され、ＮＭＯＳＴQn93のソースがＮＭＯＳＴQn94のソースに接続され、ノードN96を出力とする否定回路に制御信号線B9の信号が入力され、ノードN97を出力とする否定回路にノードN96の信号が入力され、ＮＭＯＳＴQn94のゲートにノードN97の信号が入力され、ＮＭＯＳＴQn94のドレインが出力信号線（端子）O9に接続された構成である。ただし、ノードN97を出力とする否定回路のＮＭＯＳＴQn91のソースは接地電圧源VSSより低い電位（負の電圧）の定電圧源に接続されたノードV91である。
【００６０】
この出力バッファ回路の出力信号線（端子）O9に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn94のドレインにこの高電圧がかかり、ＮＭＯＳＴQn94のゲートの電圧がもちあげられ、さらに、ＮＭＯＳＴQn92のドレイン及びＮＭＯＳＴQn93のソースに高電圧がかかり、ＮＭＯＳＴQn92のゲート及びＮＭＯＳＴQn93のゲートの電圧がもちあげられ、ＮＭＯＳＴQn94のドレインからＮＭＯＳＴQn92のドレインを通して接地電圧源VSSに接続されたＮＭＯＳＴQn92のソースに、及びＮＭＯＳＴQn94のドレインからＮＭＯＳＴQn93のソースを通して電源電圧源VCCに接続されたＮＭＯＳＴQn93のドレインに電流が流れることによって、この出力信号線に接続されている内部回路が保護される。
【００６１】
この出力バッファ回路の動作については第１の実施例と同様である。
【００６２】
この出力バッファ回路の特徴としては、論理電圧“Ｌ”の信号を出力するためのＮＭＯＳＴQn92のドレインと論理電圧“Ｈ”の信号を出力するためのＮＭＯＳＴQn93のソースとが、直接出力信号線（端子）O9に接続されておらず、ＮＭＯＳＴQn94を介して、出力信号線O9に接続されているため、出力信号線（端子）O9の出力容量は小さくなる。また、出力信号線（端子）O9が接地電圧源VSSより低い電位であっても、ＮＭＯＳＴQn94のゲートの信号の“Ｌ”の論理電圧は接地電圧源VSSより低いため、ＮＭＯＳＴQn94にはソースからドレインに電流が流れず、ＮＭＯＳＴQn94に基板電圧が与えられていても、基板電流が流れず、基板電圧は浅くならず、消費電流も少ない。
【００６３】
次に、本発明の出力バッファ回路の第７の実施例を、図１０を参照しながら、説明する。
【００６４】
この出力バッファ回路は、ノードN101を出力とする否定回路に制御信号線A10の信号が入力され、ノードN102を出力とする論理和の否定回路にノードN101の信号と制御信号線B10の信号とが入力され、ノードN103を出力とする否定回路にノードN102の信号が入力され、ノードN104を出力とする論理和の否定回路に制御信号線A10の信号と制御信号線B10の信号とが入力され、ノードN105を出力とする否定回路にノードN104の信号が入力され、ＮＭＯＳＴQn103のゲートにノードN103の信号が入力され、ＮＭＯＳＴQn103のソースが接地電圧源VSSに接続され、ＮＭＯＳＴQn103のドレインがＮＭＯＳＴQn105のソースに接続され、ＮＭＯＳＴQn104のゲートにノードN105の信号が入力され、ＮＭＯＳＴQn104のドレインが正電圧電源VCCに接続され、ＮＭＯＳＴQn104のソースがＮＭＯＳＴQn105のソースに接続され、ノードN106を出力とする否定回路に制御信号線B10の信号が入力され、ノードN107を出力とする否定回路にノードN106の信号が入力され、ＮＭＯＳＴQn105のゲートにノードN107の信号が入力され、ＮＭＯＳＴQn105のドレインが出力信号線（端子）O10に接続され、ＮＭＯＳＴQn106のソースにノードN107が接続され、ＮＭＯＳＴQn106のドレインが出力信号線（端子）O10に接続され、ＮＭＯＳＴQn106のゲートに出力信号線（端子）O10の信号の逆相信号が入力される構成である。
【００６５】
この出力バッファ回路の出力信号線（端子）O10に、サージなど、外部から異常に高電圧の信号が入力されると、ＮＭＯＳＴQn105のドレインにこの高電圧がかかり、ＮＭＯＳＴQn105のゲートの電圧がもちあげられ、さらに、ＮＭＯＳＴQn103のドレイン及びＮＭＯＳＴQn104のドレインに高電圧がかかり、ＮＭＯＳＴQn103のゲート及びＮＭＯＳＴQn104のゲートの電圧がもちあげられ、ＮＭＯＳＴQn105のドレインからＮＭＯＳＴQn103のドレインを通して接地電圧源VSSに接続されたＮＭＯＳＴQn103のソースに、及びＮＭＯＳＴQn105のドレインからＮＭＯＳＴQn104のソースを通して電源電圧源VCCに接続されたＮＭＯＳＴQn104のドレインに電流が流れることによって、出力信号線に接続されている内部回路が保護される。
【００６６】
この出力バッファ回路の動作については第１の実施例と同様である。
【００６７】
この出力バッファ回路の特徴としては、論理電圧“Ｌ”の信号を出力するためのＮＭＯＳＴQn103のドレインと論理電圧“Ｈ”の信号を出力するためのＮＭＯＳＴQn104のソースとが、直接出力端子O10に接続されておらず、ＮＭＯＳＴQn105を介して出力信号線（端子）O10に接続されているため、出力信号線（端子）O10の出力容量は小さくなる。また、出力信号線（端子）O10が接地電圧源VSSより低い電位（負の電圧）であっても、ノードN109が論理電圧“Ｈ”となり、ＮＭＯＳＴQn105のゲートは出力信号線（端子）O10の接地電圧源VSSより低い電位となり、ＮＭＯＳＴQn105にはソースからドレインに電流が流れず、ＮＭＯＳＴQn105に基板電圧が与えられていても基板電流が流れず、基板電圧は浅くならず、消費電流も少ない。ここでノードN109を出力とする否定回路のしきい値は、接地電圧源VSSに近い値に設計し、出力信号線（端子）O10が接地電圧源VSSより低い電位であるときのみ論理電圧“Ｈ”となるようにしている。また、実際にはノードN109を出力とする否定回路やＮＭＯＳＴQn102に流れる電流も少なく設計している。
【図面の簡単な説明】
【００６８】
【図１】本発明の入力保護回路の第１の実施例を示す回路図
【図２】本発明の入力保護回路の第２の実施例を示す回路図
【図３】本発明の入力保護回路の第３の実施例を示す回路図
【図４】本発明の出力バッファ回路の第１の実施例を示す回路図
【図５】本発明の出力バッファ回路の第２の実施例を示す回路図
【図６】本発明の出力バッファ回路の第３の実施例を示す回路図
【図７】本発明の出力バッファ回路の第４の実施例を示す回路図
【図８】本発明の出力バッファ回路の第５の実施例を示す回路図
【図９】本発明の出力バッファ回路の第６の実施例を示す回路図
【図１０】本発明の出力バッファ回路の第７の実施例を示す回路図
【図１１】従来の入力保護回路を示す回路図
【図１２】従来の出力バッファ回路を示す回路図
【符号の説明】
【００６９】
I1  入力信号線
V11  ノード
R11  抵抗
Qn11  Ｎチャンネル型ＭＯＳトランジスタ
VSS  接地電圧源
【図１】
0003601536.tif 000002
【図２】
0003601536.tif 000003
【図３】
0003601536.tif 000004
【図４】
0003601536.tif 000005
【図５】
0003601536.tif 000006
【図６】
0003601536.tif 000007
【図７】
0003601536.tif 000008
【図８】
0003601536.tif 000009
【図９】
0003601536.tif 000010
【図１０】
0003601536.tif 000011
【図１１】
0003601536.tif 000012
【図１２】
0003601536.tif 000013