(57)【特許請求の範囲】
【請求項１】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、
前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素削減手段と、
前記画素削減手段からの画像信号を入力し、その画像信号の所定の位置に所定の値を有する所定の数の画素を付加して、前記第二速度より速い所定の第三速度で出力する画素付加手段と、
前記画素付加手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第三速度で出力する画素制御手段と、
前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、
前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第三速度で出力する画素抽出手段とを備え、前記画素制御手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、
前記画素付加手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を付加し、
前記画素抽出手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去する
ことを特徴とする撮像装置。
【請求項２】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、
前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減し、所定の位置に所定の値を有する所定の数の画素を付加して、前記第一速度より遅い所定の第二速度で出力する画素加減手段と、
前記画素加減手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第二速度で出力する画素制御手段と、
前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、
前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第二速度で出力する画素選抜手段とを備え、前記画素加減手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、所定の画像信号を付加し、
前記画素選抜手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去する
ことを特徴とする撮像装置。
【請求項３】
前記画素制御手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画素の数と同数の画素の画像信号を生成することを特徴とする請求項１または２記載の撮像装置。
【請求項４】
前記画素調整手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項１から３のいずれかに記載の撮像装置。
【請求項５】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項３または４記載の撮像装置。
【請求項６】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、
前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素削減手段と、
前記画素削減手段からの画像信号を入力し、その画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第二速度で出力する画素制御手段と、
前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第二速度より遅い所定の第三速度で出力する画素選択手段と、
前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、
前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第三速度で出力する画素抽出手段とを備え、前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、
前記画素抽出手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去する
ことを特徴とする撮像装置。
【請求項７】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、
前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素制御手段と、
前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素を除去するとともに、残りの画像信号の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素選択手段と、
前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、
前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第二速度で出力する画素選抜手段とを備え、前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、
前記画素選抜手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去する
ことを特徴とする撮像装置。
【請求項８】
前記画素制御手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項６または７記載の撮像装置。
【請求項９】
前記画素調整手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項６から８のいずれかに記載の撮像装置。
【請求項１０】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項８または９記載の撮像装置。
【請求項１１】
撮像装置が外部に出力するべき画像信号に応じて、前記画素制御手段を含む回路群、または、前記画素調整手段を含む回路群のいずれかが選択されることを特徴とする請求項１から１０のいずれかに記載の撮像装置。
【請求項１２】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、画像信号を入力し、その画像信号に所定の処理をする画素加減手段と、画像信号を入力し、その画像信号を利用して、その画像信号とは異なる画像信号を生成する画素制御手段と、前記撮像素子からの画像信号を前記画素加減手段または前記画素制御手段に導く第一画像信号伝送手段と、前記画素加減手段からの画像信号を前記画素制御手段または撮像装置外部に導く第二画像信号伝送手段と、前記画素制御手段からの画像信号を前記画素加減手段または撮像装置外部に導く第三画像信号伝送手段とを備え、
撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素加減手段に導かれ、前記画素加減手段は、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減し、所定の位置に所定の値を有する所定の数の画素を付加して、前記第一速度より遅い所定の第二速度で、前記第二画像信号伝送手段によって前記画素制御手段に出力し、前記画素制御手段は、前記画素加減手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第二速度で、前記第三画像信号伝送手段によって撮像装置外部に出力し、
撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素制御手段に導かれ、前記画素制御手段は、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で、前記第三画像信号伝送手段によって前記画素加減手段に出力し、前記画素加減手段は、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第二速度で、前記第二画像信号伝送手段によって撮像装置外部に出力する
ことを特徴とする撮像装置。
【請求項１３】
前記画素加減手段は、請求項１２記載の撮像装置が前記所定のアスペクト比の画像信号を外部に出力する場合、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、所定の画像信号を付加し、請求項１２記載の撮像装置が前記所定のアスペクト比とは別の前記所定のアスペクト比の画像信号を外部に出力する場合、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする請求項１２記載の撮像装置。
【請求項１４】
前記画素制御手段は、請求項１２または１３記載の撮像装置が前記所定のアスペクト比の画像信号を外部に出力する場合、入力した画像信号を利用して、補間方法を用い、前記入力した画素の数と同数の画素の画像信号を生成し、請求項１２または１３記載の撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項１２または１３記載の撮像装置。
【請求項１５】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項１４記載の撮像装置。
【請求項１６】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、その画像信号に所定の処理をして、入力した画像信号とは異なる画像信号を生成し、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、所定の画像信号のみを前記第一速度より遅い所定の第二速度で出力する画素選択手段とを備え、
撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記画素調整手段は、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画像信号の画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して出力し、
撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記画素調整手段は、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画像信号の画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して出力し、
前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去する
ことを特徴とする撮像装置。
【請求項１７】
前記画素調整手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項１６記載の撮像装置。
【請求項１８】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項１７記載の撮像装置。
【請求項１９】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第一速度より遅い所定の第二速度で撮像装置外部に出力する画素選択手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、前記第二速度で撮像装置外部に出力することができるように、横方向の画素の数を削減して、前記第二速度で撮像装置外部に出力する画素削減手段とを備え、
前記画素削減手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、
撮像装置が外部に出力するべき画像信号に応じて、前記画素調整手段を含む回路群、または、前記画素削減手段を含む回路群のいずれかひとつが選択される
ことを特徴とする撮像装置。
【請求項２０】
前記画素調整手段は、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項１９記載の撮像装置。
【請求項２１】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項２０記載の撮像装置。
【請求項２２】
縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、画像信号を入力し、その画像信号に所定の処理をする画素加減手段と、画像信号を入力し、その画像信号に所定の処理をする画素制御手段と、前記撮像素子からの画像信号を前記画素加減手段または前記画素制御手段に導く第一画像信号伝送手段と、前記画素加減手段からの画像信号を前記画素制御手段または撮像装置外部に導く第二画像信号伝送手段と、前記画素制御手段からの画像信号を前記画素加減手段または撮像装置外部に導く第三画像信号伝送手段とを備え、
撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素制御手段に導かれ、前記画素制御手段は、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で、前記第三画像信号伝送手段によって前記画素加減手段に出力し、前記画素加減手段は、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第一速度より遅い所定の第二速度で、前記第二画像信号伝送手段によって撮像装置外部に出力し、
撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素加減手段に導かれ、前記画素加減手段は、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、前記第二速度で撮像装置外部に出力することができるように、横方向の画素の数を削減して、前記第二速度で、前記第二画像信号伝送手段によって前記画素制御手段または撮像装置外部に出力し、前記画素制御手段は、前記画素加減手段からの画像信号を入力した場合、その入力した画像信号を、前記第二速度で、前記第三画像信号伝送手段によってそのまま撮像装置外部に出力する
ことを特徴とする撮像装置。
【請求項２３】
前記画素加減手段は、請求項２２記載の撮像装置が前記所定のアスペクト比の画像信号を外部に出力する場合、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、請求項２２記載の撮像装置が前記所定のアスペクト比とは別の前記所定のアスペクト比の画像信号を外部に出力する場合、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、所定の画像信号を付加することを特徴とする請求項２２記載の撮像装置。
【請求項２４】
前記画素制御手段は、請求項２２または２３記載の撮像装置が前記所定のアスペクト比の画像信号を外部に出力する場合、入力した画像信号を利用して、補間方法を用い、前記入力した画像信号の画素の数より小さい所定の数の画素の画像信号と、所定の数の不要画素とを生成することを特徴とする請求項２２または２３記載の撮像装置。
【請求項２５】
前記補間方法は、ディジタルフィルタによって行われることを特徴とする請求項２４記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばアスペクト比（画面の横縦比）が１６：９の画像信号と４：３の画像信号というような、異なったアスペクト比の画像信号を切り換えて出力する撮像装置に関するものである。
【０００２】
【従来の技術】
従来、例えばアスペクト比（画面の横縦比）が１６：９の画像信号と４：３の画像信号というような、アスペクト比の異なった画像信号を切り換えて出力する撮像装置として、例えば、特開平６−３３９０７５号公報に記載されたものが知られている。
【０００３】
図１１に、このような、従来の撮像装置の構成図を示す。図１１において、１は、アスペクト比（画面の横縦比）が１６：９であり、アナログの画像信号を発生する撮像素子である。２は、撮像素子１からのアナログの画像信号をディジタルの画像信号に変換するアナログ／ディジタル変換回路である。なお、アナログ／ディジタル変換回路２は、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換するものである。２５は、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、撮像装置が出力する画像信号のアスペクト比に応じて、記憶した画像信号を読み出して撮像装置外部に出力するメモリ回路である。
【０００４】
次に、このような、従来の撮像装置の動作を説明する。
【０００５】
図１１の撮像装置において、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生し、アナログ／ディジタル変換回路２が、撮像素子１からのアナログの画像信号を、周波数４５ＭＨｚのサンプリングクロックで出力する。
【０００６】
次に、メモリ回路２５が、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで記憶する。
【０００７】
そして、撮像装置が装置外部に出力する画像信号のアスペクト比が１６：９である場合、つまり、メモリ回路２５がアスペクト比１６：９の画像信号を撮像装置外部に出力する場合、メモリ回路２５は、画像信号を入力し記憶したさいと同じ周波数４５ＭＨｚのサンプリングクロックで、記憶した全ての画像信号を読み出して、撮像装置外部に出力する。
【０００８】
他方、撮像装置が装置外部に出力する画像信号のアスペクト比が４：３である場合、つまり、メモリ回路２５がアスペクト比４：３の画像信号を装置外部に出力する場合、メモリ回路２５は、記憶した画像信号の画像の中央部分を抽出するように、画像の縦方向の画素の数は変えず、横方向の３／４部分のみを、画像信号を入力したときの周波数４５ＭＨｚの３／４の周波数３３．７５ＭＨｚのサンプリングクロックで読み出して、撮像装置外部に出力する。
【０００９】
このように、従来の撮像装置は、メモリ回路２５の画像信号の読み出し動作を制御することによって、アスペクト比１６：９の画像信号と、アスペクト比４：３の画像信号とを切り換えて出力する。
【００１０】
【発明が解決しようとする課題】
以上説明したように、従来の撮像装置は、アスペクト比１６：９の画像信号と、アスペクト比４：３の画像信号とを切り換えて出力することができるが、撮像装置は、画像信号を出力するさい、アスペクト比に応じて、サンプリングクロックを変えている。つまり、撮像装置は、出力する画像信号のアスペクト比が１６：９である場合、周波数４５ＭＨｚのサンプリングクロックで画像信号を出力し、出力する画像信号のアスペクト比が４：３である場合、周波数３３．７５ＭＨｚのサンプリングクロックで画像信号を出力している。
【００１１】
したがって、撮像装置の後段で画像信号を処理するさいにおいても、アスペクト比に応じて、４５ＭＨｚと３３．７５ＭＨｚという２種類のサンプリングクロックを切り換えて処理しなければならない。そのため、撮像装置の後段では、画像信号を処理するための回路が複数必要となるという問題や、それら回路が複雑になるという問題が生じている。
【００１２】
また、「従来の技術」の項で述べたように、メモリ回路２５の画像信号読み出しのサンプリングクロックとして、４５ＭＨｚと３３．７５ＭＨｚという２種類が混在するので、アナログ回路へのノイズの飛び込みが発生するなどの問題が生じる可能性がある。
【００１３】
本発明は、このような従来の撮像装置では、画像信号を出力するさい、アスペクト比に応じて、サンプリングクロックが変化するという課題を考慮し、画像信号を出力するさい、アスペクト比が切り換わっても、同一のサンプリングクロックで画像信号を出力する撮像装置を提供することを目的とするものである。
【００１４】
また、本発明は、従来の撮像装置では、メモリ回路の画像信号の読み出しのサンプリングクロックが２種類混在するという課題を考慮し、メモリ回路の画像信号の読み出しのサンプリングクロックを１種類とする撮像装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
請求項１の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素削減手段と、前記画素削減手段からの画像信号を入力し、その画像信号の所定の位置に所定の値を有する所定の数の画素を付加して、前記第二速度より速い所定の第三速度で出力する画素付加手段と、前記画素付加手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第三速度で出力する画素制御手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第三速度で出力する画素抽出手段とを備え、前記画素制御手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、前記画素付加手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を付加し、前記画素抽出手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする撮像装置である。
【００１６】
請求項２の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減し、所定の位置に所定の値を有する所定の数の画素を付加して、前記第一速度より遅い所定の第二速度で出力する画素加減手段と、前記画素加減手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第二速度で出力する画素制御手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第二速度で出力する画素選抜手段とを備え、前記画素加減手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、所定の画像信号を付加し、前記画素選抜手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする撮像装置である。
【００１７】
請求項６の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素削減手段と、前記画素削減手段からの画像信号を入力し、その画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第二速度で出力する画素制御手段と、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第二速度より遅い所定の第三速度で出力する画素選択手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第三速度で出力する画素抽出手段とを備え、前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、前記画素抽出手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする撮像装置である。
【００１８】
請求項７の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素制御手段と、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素を除去するとともに、残りの画像信号の縦方向の画素の数は変えず、横方向の画素の数を削減して、前記第一速度より遅い所定の第二速度で出力する画素選択手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第二速度で出力する画素選抜手段とを備え、前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、前記画素選抜手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする撮像装置である。
【００１９】
請求項１２の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、画像信号を入力し、その画像信号に所定の処理をする画素加減手段と、画像信号を入力し、その画像信号を利用して、その画像信号とは異なる画像信号を生成する画素制御手段と、前記撮像素子からの画像信号を前記画素加減手段または前記画素制御手段に導く第一画像信号伝送手段と、前記画素加減手段からの画像信号を前記画素制御手段または撮像装置外部に導く第二画像信号伝送手段と、前記画素制御手段からの画像信号を前記画素加減手段または撮像装置外部に導く第三画像信号伝送手段とを備え、撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素加減手段に導かれ、前記画素加減手段は、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、横方向の画素の数を削減し、所定の位置に所定の値を有する所定の数の画素を付加して、前記第一速度より遅い所定の第二速度で、前記第二画像信号伝送手段によって前記画素制御手段に出力し、前記画素制御手段は、前記画素加減手段からの画像信号を入力し、入力した画像信号を利用して、入力した画素の数と同数の画素の画像信号を生成し、前記第二速度で、前記第三画像信号伝送手段によって撮像装置外部に出力し、撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素制御手段に導かれ、前記画素制御手段は、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で、前記第三画像信号伝送手段によって前記画素加減手段に出力し、前記画素加減手段は、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第二速度で、前記第二画像信号伝送手段によって撮像装置外部に出力することを特徴とする撮像装置である。
【００２０】
請求項１６の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、その画像信号に所定の処理をして、入力した画像信号とは異なる画像信号を生成し、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、所定の画像信号のみを前記第一速度より遅い所定の第二速度で出力する画素選択手段とを備え、撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記画素調整手段は、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画像信号の画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して出力し、撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記画素調整手段は、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画像信号の画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して出力し、前記画素選択手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去することを特徴とする撮像装置である。
【００２１】
請求項１９の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で出力する画素調整手段と、前記画素調整手段からの画像信号を入力し、前記画素調整手段が生成した前記不要画素以外の画像信号のみを前記第一速度より遅い所定の第二速度で撮像装置外部に出力する画素選択手段と、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、前記第二速度で撮像装置外部に出力することができるように、横方向の画素の数を削減して、前記第二速度で撮像装置外部に出力する画素削減手段とを備え、前記画素削減手段は、画像信号を入力するさい、または、出力するさい、所定の画像信号を除去し、撮像装置が外部に出力するべき画像信号に応じて、前記画素調整手段を含む回路群、または、前記画素削減手段を含む回路群のいずれかひとつが選択されることを特徴とする撮像装置である。
【００２２】
請求項２２の本発明は、縦方向および横方向に所定の数の画素を有し、画像信号を発生する撮像素子と、画像信号を入力し、その画像信号に所定の処理をする画素加減手段と、画像信号を入力し、その画像信号に所定の処理をする画素制御手段と、前記撮像素子からの画像信号を前記画素加減手段または前記画素制御手段に導く第一画像信号伝送手段と、前記画素加減手段からの画像信号を前記画素制御手段または撮像装置外部に導く第二画像信号伝送手段と、前記画素制御手段からの画像信号を前記画素加減手段または撮像装置外部に導く第三画像信号伝送手段とを備え、撮像装置が所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素制御手段に導かれ、前記画素制御手段は、前記撮像素子からの画像信号を所定の第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、その画素の画像信号を利用して、入力した画像信号の画素の数より小さい所定の数の画素の画像信号を生成するとともに、入力した画素の数と同数の画素となるように、所定の位置に所定の値を有する所定の数の不要画素を生成して、前記第一速度で、前記第三画像信号伝送手段によって前記画素加減手段に出力し、前記画素加減手段は、前記画素制御手段からの画像信号を入力し、前記画素制御手段が生成した前記不要画素以外の画像信号のみを前記第一速度より遅い所定の第二速度で、前記第二画像信号伝送手段によって撮像装置外部に出力し、撮像装置が前記所定のアスペクト比とは別の所定のアスペクト比の画像信号を外部に出力する場合、前記撮像素子からの画像信号は、前記第一画像信号伝送手段によって前記画素加減手段に導かれ、前記画素加減手段は、前記撮像素子からの画像信号を前記第一速度で入力し、前記撮像素子の縦方向の画素の数は変えず、前記第二速度で撮像装置外部に出力することができるように、横方向の画素の数を削減して、前記第二速度で、前記第二画像信号伝送手段によって前記画素制御手段または撮像装置外部に出力し、前記画素制御手段は、前記画素加減手段からの画像信号を入力した場合、その入力した画像信号を、前記第二速度で、前記第三画像信号伝送手段によってそのまま撮像装置外部に出力することを特徴とする撮像装置である。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００２４】
（実施の形態１）
先ず、本発明の実施の形態１の撮像装置の構成を述べる。
【００２５】
図１に、本発明の実施の形態１の撮像装置の構成図を示す。図２に、本発明の各実施の形態で扱う画像の構成図を示す。
【００２６】
本発明の実施の形態１の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第１メモリ３と、第２メモリ４と、第１ディジタルフィルタ５と、第２ディジタルフィルタ６と、第３メモリ７から構成される。
【００２７】
撮像素子１は、アスペクト比（画面の横縦比）が１６：９であり、アナログの画像信号を発生する素子である。
【００２８】
アナログ／ディジタル変換回路２は、撮像素子１からのアナログの画像信号をディジタルの画像信号に変換する回路である。なお、アナログ／ディジタル変換回路２は、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、周波数４５ＭＨｚのサンプリングクロックで第１メモリ３または第２ディジタルフィルタ６に出力する。また、アナログ／ディジタル変換回路２が変換した、アスペクト比１６：９の画像信号を、そのまま再生した画像は、図２（ａ）の全体画像のようになる。
第１メモリ３は、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、記憶した画像信号から、その画像の中央部分を抽出する手段である。つまり、第１メモリ３は、アナログ／ディジタル変換回路２からのディジタルの各画像信号を入力して記憶し、その記憶した画像信号が図２（ａ）の全体画像であるので、その図２（ａ）に示した画像から、図２（ｂ）に示す画像を抽出するものである。
【００２９】
第２メモリ４は、第１メモリ３からの画像信号を、周波数３３．７５ＭＨｚのサンプリングクロックで入力して記憶し、入力した画像信号の画素の数の１６／１５の数となるように、その画像信号の所定の位置に所定の値を有する画像信号を付加して、周波数３６ＭＨｚのサンプリングクロックで出力する手段である。
【００３０】
第１ディジタルフィルタ５は、第２メモリ４からの画像信号を周波数３６ＭＨｚのサンプリングクロックで入力し、その画像信号の縦方向の画素の数は変えず、上述した画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、入力した画像信号の画素の数と同数の画素となるような画像信号を生成する手段である。また、第１ディジタルフィルタ５は、生成した画像信号を周波数３６ＭＨｚのサンプリングクロックで、撮像装置外部に出力する手段である。
【００３１】
第２ディジタルフィルタ６は、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで入力し、その画像信号の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、入力した画像信号の画素の数の４／５の数の画像信号と、１／５の数の不要画素とを生成する手段である。
【００３２】
第３メモリ７は、第２ディジタルフィルタ６から、その第２ディジタルフィルタ６が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、撮像装置外部に出力する手段である。
【００３３】
次に、このような本発明の実施の形態１の撮像装置の動作を述べる。
【００３４】
本発明の実施の形態１の撮像装置の動作は、その撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて異なるので、本発明の実施の形態１の撮像装置が、アスペクト比４：３の画像信号を外部に出力する場合と、アスペクト比１６：９の画像信号を外部に出力する場合とを区別して説明する。
【００３５】
はじめに、本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力する場合の本発明の実施の形態１の撮像装置の動作を述べる。
【００３６】
この場合、本発明の実施の形態１の撮像装置を構成する各構成手段のうち、撮像素子１と、アナログ／ディジタル変換回路２と、第１メモリ３と、第２メモリ４と、第１ディジタルフィルタ５から構成される回路群が選択される。
【００３７】
先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生し、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、周波数４５ＭＨｚのサンプリングクロック、すなわち第一速度で第１メモリ３に出力する。なお、上述したように、アナログ／ディジタル変換回路２が変換した、アスペクト比１６：９の画像信号を、そのまま再生した画像は、図２（ａ）に示した画像のようになる。
【００３８】
次に、第１メモリ３が、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり、上述した第一速度で入力して記憶する。そして、第１メモリ３は、記憶した画像信号から、その画像の縦方向の画素の数は変えず、入力した画像信号の画素の数の３／４の数となるように、上述した画像の中央部分を抽出する。すなわち、入力した画像信号の画素の数の３／４の数となるように、図２（ａ）の画像のうち、横方向の各画素列の画素の数を実質上削減して、図２（ｂ）に示す画像を抽出する。さらに、第１メモリ３は、画素数を削減した画像信号を、画像信号を入力したときの周波数４５ＭＨｚの３／４の周波数３３．７５ＭＨｚのサンプリングクロックで読み出して、第２メモリ４に出力する。つまり、第１メモリ３は、入力した画素数の３／４の画素数の画像信号を、画像信号を入力したときのサンプリングクロック４５ＭＨｚの３／４のサンプリングクロックで、つまり、３３．７５ＭＨｚのサンプリングクロックで出力する。いいかえると、画像信号を入力したときの第一速度より遅い第二速度で、画像信号を出力する。
【００３９】
その後、第２メモリ４が、第１メモリ３からの画像信号を、周波数３３．７５ＭＨｚのサンプリングクロックで、つまり、上述した第二速度で入力して記憶する。そして、記憶した画像信号の縦方向の画素の数は変えず、つまり、図２（ｂ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列の画素数が互いに等しくなるように、また、入力した画像信号の画素の数の１６／１５の数となるように、以下に述べる方法で、所定の位置に０という値を有する画素の画像信号を付加して、実質上画素の数を増加する。すなわち、第２メモリ４は、図２（ｂ）に示す画像の横方向の各画素列について、図２（ｃ）に示すように、連続した１５画素から構成される各画素群の画像信号の後に、０という値を有する画素の画像信号を付加する。さらに、第２メモリ４は、画像信号を入力したときの周波数３３．７５ＭＨｚの１６／１５の周波数３６ＭＨｚのサンプリングクロックで、画素数を削減した後の画像信号と付加した画像信号とを読み出して、第１ディジタルフィルタ５に出力する。つまり、第２メモリ４は、入力した画素数の１６／１５の画素数の画像信号を、画像信号を入力したときのサンプリングクロック３３．７５ＭＨｚの１６／１５のサンプリングクロックで、つまり、３６ＭＨｚのサンプリングクロックで出力する。いいかえると、画像信号を入力したときの第二速度より速い第三速度で、画素数を削減した後の画像信号と付加した画像信号とを出力する。
【００４０】
さらに、第１ディジタルフィルタ５が、第２メモリ４からの画像信号を、周波数３６ＭＨｚのサンプリングクロックで、つまり、上述した第三速度で入力する。そして、入力した画像信号の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、以下に述べる方法で、入力した画像信号の画素の数と同数の画素の画像信号を生成する。すなわち、第１ディジタルフィルタ５は、第２メモリ４からの画像信号に対して、図３に示すように、順次、各画素に対応する係数を掛けて足し合わせ、新たな画像信号を生成する。このようにして、第１ディジタルフィルタ５は、入力した画素数と同数の画素数の画像信号を、画像信号を入力したときのサンプリングクロック３６ＭＨｚで、つまり第三速度で、アスペクト比４：３の画像信号として撮像装置外部に出力する。
【００４１】
次に、本発明の実施の形態１の撮像装置がアスペクト比１６：９の画像信号を外部に出力する場合の本発明の実施の形態１の撮像装置の動作を述べる。
【００４２】
この場合、本発明の実施の形態１の撮像装置を構成する各構成手段のうち、撮像素子１と、アナログ／ディジタル変換回路２と、第２ディジタルフィルタ６と、第３メモリ７から構成される回路群が選択される。
【００４３】
本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生し、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換する。そして、変換したディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第２ディジタルフィルタ６に出力する。
【００４４】
その後、第２ディジタルフィルタ６が、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり、上述した第一速度で入力する。そして、入力した画像信号の縦方向の画素の数は変えず、つまり、図２（ａ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、以下に述べる方法で、入力した画像信号の画素の数の４／５の数の画像信号と、１／５の数の不要画素とを生成する。すなわち、第２ディジタルフィルタ６は、アナログ／ディジタル変換回路２からのディジタルの画像信号に対して、図３に示すように、順次、各画素に対応する係数を掛けて足し合わせ、連続した各５画素の画素群に対して、４画素の新たな画像信号と１画素の不要画素とを生成する。このようにして、第２ディジタルフィルタ６は、入力した画素数と同数の画素数の画像信号を、画像信号を入力したときのサンプリングクロック４５ＭＨｚで、つまり第一速度で、第３メモリ７に出力する。
【００４５】
次に、第３メモリ７が、第２ディジタルフィルタ６から、その第２ディジタルフィルタ６が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、アスペクト比１６：９の画像信号として撮像装置外部に出力する。つまり、第３メモリ７は、入力した画素数の４／５の画素数の画像信号を、画像信号を入力したときのサンプリングクロック４５ＭＨｚの４／５のサンプリングクロックで、つまり、３６ＭＨｚのサンプリングクロックで出力する。いいかえると、画像信号を入力したときの第一速度より遅い第二速度で、画素数を削減した後の画像信号を出力する。さらにいえば、第３メモリ７は、第１ディジタルフィルタ５がアスペクト比４：３の画像信号を撮像装置外部に出力するさいと同じ第二速度で、撮像装置外部に出力することになる。
【００４６】
（実施の形態２）
本発明の実施の形態２の撮像装置の構成をその動作とともに述べる。
【００４７】
図４に、本発明の実施の形態２の撮像装置の構成図を示す。
【００４８】
本発明の実施の形態２の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第４メモリ８と、第１ディジタルフィルタ５と、第２ディジタルフィルタ６と、第３メモリ７から構成される。
【００４９】
このように、本発明の実施の形態２の撮像装置は、本発明の実施の形態１の撮像装置が備えていた第１メモリ３と第２メモリ４の代わりに、第４メモリ８を備えていること以外は、本発明の実施の形態１の撮像装置が備えていた各構成手段を備えている。したがって、実施の形態２では、実施の形態１で述べたところと相違する部分のみについて述べる。
【００５０】
第４メモリ８は、本発明の実施の形態１の撮像装置の第１メモリ３と第２メモリ４を合体したようなものであり、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり、第一速度で、入力して記憶する。
【００５１】
そして、第４メモリ８は、記憶した画像信号から、すなわち、図２（ａ）に示した画像から、その画像の中央部分を抽出するように、つまり、図２（ｂ）に示す画像を抽出するように、図２（ａ）に示した画像の縦方向の画素の数は変えず、入力した画像信号の画素の数の３／４の数となるように、画像信号を削減する。
【００５２】
次に、第４メモリ８は、画素数を削減した後の画像信号の画像の縦方向の画素の数は変えず、つまり、図２（ｂ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列の画素数が互いに等しくなるように、また、入力した画像信号の画素の数の１６／１５の数となるように、以下に述べる方法で、所定の位置に０という値を有する画像信号を付加して、実質上画素の数を増加する。すなわち、第４メモリ８は、図２（ｂ）に示す画像の横方向の各画素列について、図２（ｃ）に示すように、連続した１５画素から構成される各画素群の画像信号の後に、０という値を有する画素の画像信号を付加する。なお、第４メモリ８が画素数を削減した画像信号に、０という値を有する画素の画像信号を付加した後の合計の画像信号の画素数は、第４メモリ８が画像信号を入力したときの画素数の４／５になっている。
【００５３】
さらに、第４メモリ８は、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、画素数を削減した後の画像信号と付加した画像信号とを読み出して、第１ディジタルフィルタ５に出力する。つまり、第４メモリ８は、画像信号を入力したときの画素数の４／５の画素数の画像信号を、画像信号を入力したときの第一速度より遅い第二速度で出力する。
【００５４】
なお、アナログ／ディジタル変換回路２は、撮像素子１からのアナログの画像信号をディジタルの画像信号に変換し、第４メモリ８または第２ディジタルフィルタ６に出力する。
【００５５】
また、第１ディジタルフィルタ５は、第４メモリ８からの画像信号を、周波数３６ＭＨｚのサンプリングクロックで入力し、実施の形態１で説明したように、入力した画像信号の画素の数と同数の画素の画像信号を生成し、その画像信号を、すなわち、アスペクト比４：３の画像信号を、周波数３６ＭＨｚのサンプリングクロックで、撮像装置外部に出力する。いいかえると、第１ディジタルフィルタ５は、第４メモリ８からの画像信号を第二速度で入力し、アスペクト比４：３の画像信号を生成し、その画像信号を第二速度で、撮像装置外部に出力する。なお、第１ディジタルフィルタ５が入力する、第４メモリ８からの画像信号は、本発明の実施の形態１の第２メモリ４からの画像信号と同等な画像信号である。
【００５６】
また、第３メモリ７は、実施の形態１で説明したように、第２ディジタルフィルタ６が生成した不要画素以外の画像信号のみを、すなわち、アスペクト比１６：９の画像信号を、周波数３６ＭＨｚのサンプリングクロックで、つまり、第二速度で、撮像装置外部に出力する。
【００５７】
したがって、本発明の実施の形態２の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３６ＭＨｚのサンプリングクロックで、つまり、第二速度で、画像信号を出力することになる。
【００５８】
（実施の形態３）
先ず、本発明の実施の形態３の撮像装置の構成を述べる。
【００５９】
図５に、本発明の実施の形態３の撮像装置の構成図を示す。
【００６０】
本発明の実施の形態３の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第１メモリ３と、第３ディジタルフィルタ９と、第５メモリ１０と、第４ディジタルフィルタ１１と、第６メモリ１２から構成される。
【００６１】
撮像素子１、アナログ／ディジタル変換回路２および第１メモリ３それぞれは、実施の形態１で述べた本発明の実施の形態１の撮像装置の撮像素子１、アナログ／ディジタル変換回路２および第１メモリ３それぞれと同等な手段であるので、説明を省略する。なお、アナログ／ディジタル変換回路２は、変換したディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり、第一速度で、第１メモリ３または第４ディジタルフィルタ１１に出力する。また、第１メモリ３は、入力した画像信号の画素の数の３／４の数の画素の画像信号を、画像信号を入力したときの周波数４５ＭＨｚの３／４の周波数３３．７５ＭＨｚのサンプリングクロックで、つまり、第一速度より遅い第二速度で、第３ディジタルフィルタ９に出力する。
【００６２】
第３ディジタルフィルタ９は、本発明の実施の形態１の撮像装置の第２ディジタルフィルタ６と同様な手段である。具体的には、第３ディジタルフィルタ９は、第１メモリ３からの画像信号を、周波数３３．７５ＭＨｚのサンプリングクロックで入力し、その画像信号の画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、入力した画像信号の画素の数の１４／１５の数の画像信号と、１／１５の数の不要画素とを生成する手段である。
【００６３】
第５メモリ１０は、本発明の実施の形態１の撮像装置の第３メモリ７と同様な手段である。具体的には、第５メモリ１０は、第３ディジタルフィルタ９から、その第３ディジタルフィルタ９が生成した不要画素以外の画像信号のみを、周波数３３．７５ＭＨｚのサンプリングクロックで入力して記憶し、画像信号を入力したときの周波数３３．７５ＭＨｚの１４／１５の周波数３１．５ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、撮像装置外部に出力する手段である。
【００６４】
第４ディジタルフィルタ１１は、本発明の実施の形態１の撮像装置の第２ディジタルフィルタ６と同様な手段である。具体的には、第４ディジタルフィルタ１１は、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで入力し、その画像信号の画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、入力した画像信号の画素の数の７／１０の数の画像信号と、３／１０の数の不要画素とを生成する手段である。
【００６５】
第６メモリ１２は、本発明の実施の形態１の撮像装置の第３メモリ７と同様な手段である。具体的には、第６メモリ１２は、第４ディジタルフィルタ１１から、その第４ディジタルフィルタ１１が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、画像信号を入力したときの周波数４５ＭＨｚの７／１０の周波数３１．５ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、撮像装置外部に出力する手段である。
【００６６】
次に、このような本発明の実施の形態３の撮像装置の動作を述べる。
【００６７】
本発明の実施の形態３の撮像装置の動作は、その撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて異なるので、本発明の実施の形態３の撮像装置が、アスペクト比４：３の画像信号を外部に出力する場合と、アスペクト比１６：９の画像信号を外部に出力する場合とを区別して説明する。
【００６８】
はじめに、本発明の実施の形態３の撮像装置がアスペクト比４：３の画像信号を外部に出力する場合の本発明の実施の形態３の撮像装置の動作を述べる。
【００６９】
この場合、本発明の実施の形態３の撮像装置を構成する各構成手段のうち、撮像素子１と、アナログ／ディジタル変換回路２と、第１メモリ３と、第３ディジタルフィルタ９と、第５メモリ１０から構成される回路群が選択される。
【００７０】
本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生し、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第１メモリ３に出力する。なお、実施の形態１で述べたように、アナログ／ディジタル変換回路２が変換した、アスペクト比１６：９の画像信号を、そのまま再生した画像は、図２（ａ）に示した画像のようになる。
【００７１】
次に、第１メモリ３が、実施の形態１の撮像装置の第１メモリ３と同様に、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、記憶した画像信号から、つまり、図２（ａ）に示した画像から、図２（ｂ）に示す画像を抽出する。さらに、第１メモリ３は、図２（ｂ）に示した画像の画像信号を、画像信号を入力したときの周波数４５ＭＨｚの３／４の周波数３３．７５ＭＨｚのサンプリングクロックで読み出して、第３ディジタルフィルタ９に出力する。つまり、第１メモリ３は、画像信号を入力したときの第一速度より遅い第二速度で、画像信号を出力する。
【００７２】
その後、第３ディジタルフィルタ９が、第１メモリ３からの画像信号を、周波数３３．７５ＭＨｚのサンプリングクロックで、つまり、上述した第二速度で入力する。そして、入力した画像信号の縦方向の画素の数は変えず、つまり、図２（ｂ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、以下に述べる方法で、入力した画像信号の画素の数の１４／１５の数の画像信号と、１／１５の数の不要画素とを生成する。すなわち、第３ディジタルフィルタ９は、第１メモリ３からのディジタルの画像信号に対して、図３に示すように、順次、各画素に対応する係数を掛けて足し合わせ、連続した各１５画素群に対して、１４画素の新たな画像信号と１画素の不要画素とを生成する。このようにして、第３ディジタルフィルタ９は、生成した画像信号と不要画素とを、つまり、画像信号を入力したときの画素数と同数の画素数の画像信号を、周波数３３．７５ＭＨｚのサンプリングクロックで、つまり、第二速度で第５メモリ１０に出力する。
【００７３】
さらに、第５メモリ１０が、第３ディジタルフィルタ９から、第３ディジタルフィルタ９が生成した不要画素以外の画像信号のみを、周波数３３．７５ＭＨｚのサンプリングクロックで、つまり第二速度で入力して記憶し、画像信号を入力したときの周波数３３．７５ＭＨｚの１４／１５の周波数３１．５ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、アスペクト比４：３の画像信号として撮像装置外部に出力する。すなわち、第５メモリ１０は、第３ディジタルフィルタ９が生成した不要画素以外の画像信号のみを、つまり、入力した画像信号の画素数の１４／１５の画素数の画像信号を記憶して、画像信号を入力したときの第二速度より遅い第三速度で撮像装置外部に出力する。
【００７４】
次に、本発明の実施の形態３の撮像装置がアスペクト比１６：９の画像信号を外部に出力する場合の本発明の実施の形態３の撮像装置の動作を述べる。
【００７５】
この場合、本発明の実施の形態３の撮像装置を構成する各構成手段のうち、撮像素子１と、アナログ／ディジタル変換回路２と、第４ディジタルフィルタ１１と、第６メモリ１２から構成される回路群が選択される。
【００７６】
本発明の実施の形態３の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生し、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第４ディジタルフィルタ１１に出力する。
【００７７】
その後、第４ディジタルフィルタ１１が、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力する。そして、入力した画像信号の画像の縦方向の画素の数は変えず、つまり、図２（ａ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、以下に述べる方法で、入力した画像信号の画素の数の７／１０の数の画像信号を生成する。すなわち、第４ディジタルフィルタ１１は、アナログ／ディジタル変換回路２からのディジタルの画像信号に対して、図３に示すように、順次、各画素に対応する係数を掛けて足し合わせ、連続した各１０画素の画素群に対して、７画素の新たな画像信号と３画素の不要画素とを生成する。このようにして、第４ディジタルフィルタ１１は、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、生成した画像信号と不要画素とを、つまり、入力したときの画素数と同数の画素数の画像信号を、第６メモリ１２に出力する。
【００７８】
次に、第６メモリ１２が、第４ディジタルフィルタ１１から、その第４ディジタルフィルタ１１が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで入力して記憶し、画像信号を入力したときの周波数４５ＭＨｚの７／１０の周波数３１．５ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、アスペクト比１６：９の画像信号として撮像装置外部に出力する。すなわち、第６メモリ１２は、画像信号を入力したときの画素数の７／１０の画素数の画像信号を記憶して、画像信号を入力したときの第一速度より遅い第三速度で、つまり、第５メモリ１０がアスペクト比４：３の画像信号を撮像装置外部に出力するさいと同じ第三速度で撮像装置外部に出力する。
【００７９】
このように、本発明の実施の形態３の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３１．５ＭＨｚのサンプリングクロックで、つまり第三速度で、画像信号を出力することになる。
【００８０】
（実施の形態４）
本発明の実施の形態４の撮像装置の構成をその動作とともに述べる。
【００８１】
図６に、本発明の実施の形態４の撮像装置の構成図を示す。
【００８２】
本発明の実施の形態４の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第５ディジタルフィルタ１３と、第７メモリ１４と、第４ディジタルフィルタ１１と、第６メモリ１２から構成される。
【００８３】
このように、本発明の実施の形態４の撮像装置は、本発明の実施の形態３の撮像装置が備えていた第１メモリ３、第３ディジタルフィルタ９および第５メモリ１０の代わりに、第５ディジタルフィルタ１３および第７メモリ１４を備えていること以外は、本発明の実施の形態３の撮像装置が備えていた各構成手段を備えている。したがって、実施の形態４では、実施の形態３で述べたところと相違する部分のみについて述べる。
【００８４】
第５ディジタルフィルタ１３は、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力する。次に、入力した画像信号の縦方向の画素の数は変えず、つまり、図２（ａ）に示す画像の縦方向の画素の数は変えず、その画像の横方向の各画素列について、入力した画像信号を利用して、補間方法を用い、以下に述べる方法で、入力した画像信号の画素の数の１４／１５の数の画像信号と、１／１５の数の不要画素とを生成する。すなわち、第５ディジタルフィルタ１３は、アナログ／ディジタル変換回路２からのディジタルの画像信号に対して、図３に示すように、順次、各画素に対応する係数を掛けて足し合わせ、連続した各１５画素の画素群に対して、１４の画素の新たな画像信号と１画素の不要画素とを生成する。このようにして、第５ディジタルフィルタ１３は、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、生成した画像信号と不要画素とを、第７メモリ１４に出力する。
【００８５】
第７メモリ１４は、第５ディジタルフィルタ１３が生成した不要画素以外の部分のみを、周波数４５ＭＨｚのサンプリングクロックで入力して記憶する。さらに、記憶した画像信号のうち、その画像信号の画像の縦方向の画素の数は変えず、その画像信号の画素の数の３／４の数の部分、つまり、図２（ａ）の画像の中央部分を抽出する。そして、第７メモリ１４は、画像信号を入力したときの周波数４５ＭＨｚの７／１０の周波数３１．５ＭＨｚのサンプリングクロックで、記憶した画像信号を読み出して、アスペクト比４：３の画像信号として撮像装置外部に出力する。つまり、第７メモリ１４は、第５ディジタルフィルタ１３からの画素数の７／１０の画素数の画像信号を、画像信号を入力したときの第一速度より遅い第二速度で、撮像装置外部に出力する。
【００８６】
なお、アナログ／ディジタル変換回路２は、撮像素子１からのアナログの画像信号をディジタルの画像信号に変換し、第５ディジタルフィルタ１３または第４ディジタルフィルタ１１に出力する。
【００８７】
また、第６メモリ１２は、実施の形態３で説明したように、第４ディジタルフィルタ１１が生成した不要画素以外の画像信号のみを、すなわち、アスペクト比１６：９の画像信号を、周波数３１．５ＭＨｚのサンプリングクロックで、つまり第二速度で、撮像装置外部に出力する。
【００８８】
したがって、本発明の実施の形態４の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３１．５ＭＨｚのサンプリングクロックで、つまり第二速度で、画像信号を出力することになる。
【００８９】
（実施の形態５）
先ず、本発明の実施の形態５の撮像装置の構成を述べる。
【００９０】
図７に、本発明の実施の形態５の撮像装置の構成図を示す。
【００９１】
本発明の実施の形態５の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第８メモリ１５と、第６ディジタルフィルタ１６と、第１スイッチ１７と、第２スイッチ１８と、第３スイッチ１９と、伝送路から構成される。
【００９２】
撮像素子１およびアナログ／ディジタル変換回路２それぞれは、実施の形態１で述べた本発明の実施の形態１の撮像装置の撮像素子１およびアナログ／ディジタル変換回路２それぞれと同等な手段であるので、説明を省略する。なお、アナログ／ディジタル変換回路２によって変換されたディジタルの画像信号は、第１スイッチ１７または第２スイッチ１８を介して、第８メモリ１５または第６ディジタルフィルタ１６に入力される。
【００９３】
第８メモリ１５は、本発明の実施の形態２の撮像装置の第４メモリ８と第３メモリ７の役割を兼ねた手段であり、本発明の実施の形態５の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態５の撮像装置の動作を述べるところで詳しく説明する。
【００９４】
第６ディジタルフィルタ１６は、本発明の実施の形態２の撮像装置の第１ディジタルフィルタ５と第２ディジタルフィルタ６の役割を兼ねた手段であり、上述した第８メモリ１５と同様に、本発明の実施の形態５の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態５の撮像装置の動作を述べるところで詳しく説明する。
【００９５】
第１スイッチ１７は、第８メモリ１５への入力として、アナログ／ディジタル変換回路２の出力、または、第６ディジタルフィルタ１６の出力を選択する手段である。
【００９６】
第２スイッチ１８は、第６ディジタルフィルタ１６への入力として、アナログ／ディジタル変換回路２の出力、または、第８メモリ１５の出力を選択する手段である。
【００９７】
第３スイッチ１９は、本発明の実施の形態５の撮像装置が画像信号を装置外部に出力するさい、第８メモリ１５の出力、または、第６ディジタルフィルタ１６の出力を選択する手段である。
【００９８】
伝送路は、上述した各構成手段を適宜接続する手段である。
【００９９】
次に、このような本発明の実施の形態５の撮像装置の動作を述べる。
【０１００】
本発明の実施の形態５の撮像装置の動作は、その撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて異なるので、本発明の実施の形態５の撮像装置が、アスペクト比４：３の画像信号を外部に出力する場合と、アスペクト比１６：９の画像信号を外部に出力する場合とを区別して説明する。
【０１０１】
はじめに、本発明の実施の形態５の撮像装置がアスペクト比４：３の画像信号を外部に出力する場合の本発明の実施の形態５の撮像装置の動作を述べる。
【０１０２】
この場合、本発明の実施の形態５の撮像装置の第１スイッチ１７、第２スイッチ１８および第３スイッチ１９が、いずれも図７に示すＢ側を選択することにより、撮像素子１からの画像信号は、アナログ／ディジタル変換回路２、第８メモリ１５、第６ディジタルフィルタ１６を順に通過して、本発明の実施の形態５の撮像装置外部に出力される。
【０１０３】
本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第８メモリ１５に出力する。
【０１０４】
そして、第８メモリ１５が、本発明の実施の形態２の撮像装置の第４メモリ８と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶し、記憶した画像信号の画素の数の３／４の数となるように、画像信号を削減する。次に、第８メモリ１５は、入力した画像信号の画素の数の４／５の数となるように、所定の位置に０という値を有する画像信号を付加し、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、つまり第一速度より遅い第二速度で、第６ディジタルフィルタ１６に出力する。
【０１０５】
その後、第６ディジタルフィルタ１６が、本発明の実施の形態１の撮像装置の第１ディジタルフィルタ５と同様に、先ず、第８メモリ１５からの画像信号を、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で入力し、入力した画像信号を利用して、入力した画像信号の画素の数と同数の画素の画像信号を生成する。そして、生成した画像信号を、画像信号を入力したときの周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、アスペクト比４：３の画像信号として撮像装置外部に出力する。
【０１０６】
次に、本発明の実施の形態５の撮像装置がアスペクト比１６：９の画像信号を外部に出力する場合の本発明の実施の形態５の撮像装置の動作を述べる。
【０１０７】
この場合、本発明の実施の形態５の撮像装置の第１スイッチ１７、第２スイッチ１８および第３スイッチ１９が、いずれも図７に示すＡ側を選択することにより、撮像素子１からの画像信号は、アナログ／ディジタル変換回路２、第６ディジタルフィルタ１６、第８メモリ１５を順に通過して、本発明の実施の形態５の撮像装置外部に出力される。
【０１０８】
本発明の実施の形態５の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第６ディジタルフィルタ１６に出力する。
【０１０９】
次に、第６ディジタルフィルタ１６が、本発明の実施の形態１の撮像装置の第２ディジタルフィルタ６と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力し、その入力した画像信号を利用して、入力した画像信号の画素の数の４／５の数の画像信号と１／５の数の不要画素とを生成し、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第８メモリ１５に出力する。
【０１１０】
その後、第８メモリ１５が、本発明の実施の形態１の撮像装置の第３メモリ７と同様に、第６ディジタルフィルタ１６から、その第６ディジタルフィルタ１６が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶する。そして、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、つまり、第６ディジタルフィルタ１６がアスペクト比４：３の画像信号を撮像装置外部に出力するさいと同じ第二速度で、記憶した画像信号を読み出して、アスペクト比１６：９の画像信号として撮像装置外部に出力する。
【０１１１】
このように、本発明の実施の形態５の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、画像信号を出力する。
【０１１２】
（実施の形態６）
先ず、本発明の実施の形態６の撮像装置の構成を述べる。
【０１１３】
図８に、本発明の実施の形態６の撮像装置の構成図を示す。
【０１１４】
本発明の実施の形態６の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第７ディジタルフィルタ２０と、第９メモリ２１から構成される。
【０１１５】
撮像素子１およびアナログ／ディジタル変換回路２それぞれは、実施の形態１で述べた本発明の実施の形態１の撮像装置の撮像素子１およびアナログ／ディジタル変換回路２それぞれと同等な手段であるので、説明を省略する。なお、アナログ／ディジタル変換回路２は、変換したディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で第７ディジタルフィルタ２０に出力する。
【０１１６】
第７ディジタルフィルタ２０は、本発明の実施の形態４の撮像装置の第５ディジタルフィルタ１３と第４ディジタルフィルタ１１の役割を兼ねた手段であり、本発明の実施の形態６の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態６の撮像装置の動作を述べるところで詳しく説明する。
【０１１７】
第９メモリ２１は、本発明の実施の形態４の撮像装置の第７メモリ１４と第６メモリ１２の役割を兼ねた手段であり、上述した第７ディジタルフィルタ２０と同様に、本発明の実施の形態６の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態６の撮像装置の動作を述べるところで詳しく説明する。
【０１１８】
次に、このような本発明の実施の形態６の撮像装置の動作を述べる。
【０１１９】
本発明の実施の形態６の撮像装置の動作は、その撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて異なるので、本発明の実施の形態６の撮像装置が、アスペクト比４：３の画像信号を外部に出力する場合と、アスペクト比１６：９の画像信号を外部に出力する場合とを区別して説明する。
【０１２０】
はじめに、本発明の実施の形態６の撮像装置がアスペクト比４：３の画像信号を外部に出力する場合の本発明の実施の形態６の撮像装置の動作を述べる。
【０１２１】
本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第７ディジタルフィルタ２０に出力する。
次に、第７ディジタルフィルタ２０が、本発明の実施の形態４の撮像装置の第５ディジタルフィルタ１３と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力し、その入力した画像信号を利用して、入力した画像信号の画素の数の１４／１５の画像信号と、１／１５の数の不要画素とを生成し、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第９メモリ２１に出力する。
【０１２２】
その後、第９メモリ２１が、本発明の実施の形態３の撮像装置の第７メモリ１４と同様に、第７ディジタルフィルタ２０からの画像信号のうち、その画像信号の画素の数の３／４の数の画素を抽出し、かつ、第７ディジタルフィルタ２０が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶する。そして、第９メモリ２１は、画像信号を入力したときの周波数４５ＭＨｚの７／１０の周波数３１．５ＭＨｚのサンプリングクロックで、つまり第二速度で、記憶した画像信号を読み出して、アスペクト比４：３の画像信号として撮像装置外部に出力する。
【０１２３】
次に、本発明の実施の形態６の撮像装置がアスペクト比１６：９の画像信号を外部に出力する場合の本発明の実施の形態６の撮像装置の動作を述べる。
【０１２４】
本発明の実施の形態６の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第７ディジタルフィルタ２０に出力する。
【０１２５】
次に、第７ディジタルフィルタ２０が、本発明の実施の形態３の撮像装置の第４ディジタルフィルタ１１と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力し、その入力した画像信号を利用して、入力した画像信号の画素の数の７／１０の画像信号と、３／１０の数の不要画素とを生成し、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第９メモリ２１に出力する。
【０１２６】
その後、第９メモリ２１が、本発明の実施の形態３の撮像装置の第６メモリ１２と同様に、第７ディジタルフィルタ２０から、その第７ディジタルフィルタ２０が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶する。そして、画像信号を入力したときの周波数４５ＭＨｚの７／１０の周波数３１．５ＭＨｚのサンプリングクロックで、つまり、第７ディジタルフィルタ２０がアスペクト比４：３の画像信号を撮像装置外部に出力さいと同じ第二速度で、記憶した画像信号を読み出して、アスペクト比１６：９の画像信号として撮像装置外部に出力する。
【０１２７】
このように、本発明の実施の形態６の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３１．５ＭＨｚのサンプリングクロックで、つまり第二速度で、画像信号を出力する。
【０１２８】
（実施の形態７）
本発明の実施の形態７の撮像装置の構成をその動作とともに述べる。
【０１２９】
図９に、本発明の実施の形態７の撮像装置の構成図を示す。
【０１３０】
本発明の実施の形態７の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第１０メモリ２２と、第２ディジタルフィルタ６と、第３メモリ７から構成される。
【０１３１】
このように、本発明の実施の形態７の撮像装置は、本発明の実施の形態２の撮像装置が備えていた第４メモリ８と第１ディジタルフィルタ５の代わりに、第１０メモリ２２を備えていること以外は、本発明の実施の形態２の撮像装置が備えていた各構成手段を備えている。したがって、実施の形態７では、実施の形態２で述べたところと相違する部分のみについて述べる。
【０１３２】
第１０メモリ２２は、本発明の実施の形態２の撮像装置の第４メモリ８のようなものであり、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶する。
【０１３３】
そして、第１０メモリ２２は、記憶した画像信号の画像から、すなわち、図２（ａ）に示した画像から、その画像の中央部分を抽出するように、つまり、図２（ｂ）に示す画像を抽出するように、図２（ａ）に示した画像の縦方向の画素の数は変えず、入力した画像信号の画素の数の３／４の数となるように、画像信号を削減する。
【０１３４】
次に、第１０メモリ２２は、画素数を削減した後の画像をそのままにし、つまり、図２（ｂ）に示す画像の縦方向および横方向の画素の数は変えず、図２（ｆ）に示すように、その画像の右端に、その画像の縦方向の画素の数と同数となるように、かつ、画素を削減した後の画像の画素を含めて、入力した画像信号の画素の数の４／５の数となるように、０という値を有する画素のかたまりを付加する。
【０１３５】
さらに、第１０メモリ２２は、図２（ｆ）に示した画像信号を、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、つまり、第一速度より遅い第二速度で読み出して、撮像装置外部に出力する。つまり、第１０メモリ２２は、画像信号を入力したときの画素数の４／５の画素数の画像信号を、画像信号を入力したときのサンプリングクロック４５ＭＨｚの４／５のサンプリングクロック３６ＭＨｚで、アスペクト比４：３の画像信号として撮像装置外部に出力する。
【０１３６】
なお、アナログ／ディジタル変換回路２は、撮像素子１からのアナログの画像信号をディジタルの画像信号に変換し、第１０メモリ２２または第２ディジタルフィルタ６に出力する。
【０１３７】
また、第３メモリ７は、実施の形態１で説明したように、第２ディジタルフィルタ６が生成した不要画素以外の画像信号のみを、すなわち、アスペクト比１６：９の画像信号を、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、撮像装置外部に出力する。
【０１３８】
このように、本発明の実施の形態７の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、画像信号を出力する。
【０１３９】
ただし、本発明の実施の形態７の撮像装置がアスペクト比４：３の画像信号を装置外部に出力する場合、その装置の後段の装置または回路等によって、本発明の実施の形態７の撮像装置が付加した画素の画像信号を除去する必要がある。
【０１４０】
（実施の形態８）
本発明の実施の形態８の撮像装置の構成をその動作とともに述べる。
【０１４１】
図１０に、本発明の実施の形態８の撮像装置の構成図を示す。
【０１４２】
本発明の実施の形態８の撮像装置は、撮像素子１と、アナログ／ディジタル変換回路２と、第１１メモリ２３と、第８ディジタルフィルタ２４と、第１スイッチ１７と、第２スイッチ１８と、第３スイッチ１９と、伝送路から構成される。
【０１４３】
撮像素子１およびアナログ／ディジタル変換回路２それぞれは、実施の形態１で述べた本発明の実施の形態１の撮像装置の撮像素子１およびアナログ／ディジタル変換回路２それぞれと同等な手段であるので、説明を省略する。また、第１スイッチ１７、第２スイッチ１８、第３スイッチ１９および伝送路それぞれは、実施の形態５で述べた本発明の実施の形態５の撮像装置の第１スイッチ１７、第２スイッチ１８、第３スイッチ１９および伝送路それぞれと同等な手段であるので、説明を省略し、後に、本発明の実施の形態８の撮像装置の動作を述べるところで適宜説明する。なお、アナログ／ディジタル変換回路２によって変換されたディジタルの画像信号は、第１スイッチ１７または第２スイッチ１８を介して、第１１メモリ２３または第８ディジタルフィルタ２４に入力される。
【０１４４】
第１１メモリ２３は、本発明の実施の形態７の撮像装置の第１０メモリ２２と第３メモリ７の役割を兼ねた手段であり、本発明の実施の形態８の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態８の撮像装置の動作を述べるところで詳しく説明する。
【０１４５】
第８ディジタルフィルタ２４は、本発明の実施の形態７の撮像装置の第２ディジタルフィルタ６のような手段であり、上述した第１１メモリ２３と同様に、本発明の実施の形態８の撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて、動作が異なるので、後に、本発明の実施の形態８の撮像装置の動作を述べるところで詳しく説明する。
【０１４６】
次に、このような本発明の実施の形態８の撮像装置の動作を述べる。
【０１４７】
本発明の実施の形態８の撮像装置の動作は、その撮像装置が外部に出力する画像信号のアスペクト比４：３または１６：９に応じて異なるので、本発明の実施の形態８の撮像装置が、アスペクト比４：３の画像信号を外部に出力する場合と、アスペクト比１６：９の画像信号を外部に出力する場合とを区別して説明する。
【０１４８】
はじめに、本発明の実施の形態８の撮像装置がアスペクト比４：３の画像信号を外部に出力する場合の本発明の実施の形態８の撮像装置の動作を述べる。
【０１４９】
この場合、本発明の実施の形態８の撮像装置の第１スイッチ１７、第２スイッチ１８および第３スイッチ１９が、いずれも図１０に示すＢ側を選択することにより、撮像素子１からの画像信号は、アナログ／ディジタル変換回路２、第１１メモリ２３、第８ディジタルフィルタ２４を順に通過して、本発明の実施の形態８の撮像装置外部に出力される。
【０１５０】
本発明の実施の形態１の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第１１メモリ２３に出力する。
【０１５１】
次に、第１１メモリ２３が、本発明の実施の形態７の撮像装置の第１０メモリ２２と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、入力して記憶する。そして、記憶した画像信号から、その画像の画素の数の３／４の数となって、図２（ａ）の画像の中央部分を抽出するように、画像信号を削減する。その後、第１１メモリ２３は、画素数を削減した後の画像をそのままにし、図２（ｆ）に示すように、その画像の右端に、その画像の縦方向の画素の数と同数となるように、かつ、画素を削減した後の画像の画素を含めて、入力した画像信号の画素の数の４／５の数となるように、０という値を有する画素のかたまりを付加する。さらに、図２（ｆ）に示した画像信号を、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、つまり、第一速度より遅い第二速度で読み出して、第８ディジタルフィルタ２４に出力する。
【０１５２】
その後、第８ディジタルフィルタ２４が、第１１メモリ２３からの画像信号を周波数３６ＭＨｚのサンプリングクロックで入力し、そのまま、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、アスペクト比４：３の画像信号として撮像装置外部に出力する。
【０１５３】
次に、本発明の実施の形態８の撮像装置がアスペクト比１６：９の画像信号を外部に出力する場合の本発明の実施の形態８の撮像装置の動作を述べる。
【０１５４】
この場合、本発明の実施の形態５の撮像装置の第１スイッチ１７、第２スイッチ１８および第３スイッチ１９が、いずれも図１０に示すＡ側を選択することにより、撮像素子１からの画像信号は、アナログ／ディジタル変換回路２、第８ディジタルフィルタ２４、第１１メモリ２３を順に通過して、本発明の実施の形態８の撮像装置外部に出力される。
【０１５５】
本発明の実施の形態８の撮像装置がアスペクト比４：３の画像信号を外部に出力するさいの動作と同様に、先ず、撮像素子１が、アスペクト比１６：９のアナログの画像信号を発生する。そして、アナログ／ディジタル変換回路２が、撮像素子１の各画素からのアナログの画像信号を周波数４５ＭＨｚのサンプリングクロックでディジタルの画像信号に変換し、同じ４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第８ディジタルフィルタ２４に出力する。
【０１５６】
そして、第８ディジタルフィルタ２４が、本発明の実施の形態１の撮像装置の第２ディジタルフィルタ６と同様に、先ず、アナログ／ディジタル変換回路２からのディジタルの画像信号を、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力し、その入力した画像信号を利用して、入力した画像信号の画素の数の４／５の画像信号と１／５の不要画素とを生成し、画像信号を入力したときの周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で、第１１メモリ２３に出力する。
【０１５７】
その後、第１１メモリ２３が、本発明の実施の形態１の撮像装置の第３メモリ７と同様に、第８ディジタルフィルタ２４から、その第８ディジタルフィルタ２４が生成した不要画素以外の画像信号のみを、周波数４５ＭＨｚのサンプリングクロックで、つまり第一速度で入力して記憶する。そして、画像信号を入力したときの周波数４５ＭＨｚの４／５の周波数３６ＭＨｚのサンプリングクロックで、つまり、第８ディジタルフィルタ２４がアスペクト比４：３の画像信号を撮像装置外部に出力するさいと同じ第二速度で、記憶した画像信号を読み出して、アスペクト比１６：９の画像信号として撮像装置外部に出力する。
【０１５８】
このように、本発明の実施の形態８の撮像装置は、アスペクト比４：３の画像信号を出力する場合でも、アスペクト比１６：９の画像信号を出力する場合でも、周波数３６ＭＨｚのサンプリングクロックで、つまり第二速度で、画像信号を出力することになる。
【０１５９】
ただし、本発明の実施の形態８の撮像装置がアスペクト比４：３の画像信号を装置外部に出力する場合、その装置の後段の装置または回路等によって、本発明の実施の形態８の撮像装置が付加した画素の画像信号を除去する必要がある。
【０１６０】
なお、本発明では、画素削減手段として第１メモリ３または第１０メモリ２２、画素付加手段として第２メモリ４、画素制御手段として第１ディジタルフィルタ５、第３ディジタルフィルタ９、第５ディジタルフィルタ１３、第６ディジタルフィルタ１６または第８ディジタルフィルタ２４を用いた。また、画素調整手段として第２ディジタルフィルタ６、第４ディジタルフィルタ１１または第７ディジタルフィルタ２０、画素抽出手段として第３メモリ７または第６メモリ１２を用いた。さらに、画素加減手段として第４メモリ８、第８メモリ１５または第１１メモリ２３、画素選抜手段として第３メモリ７または第６メモリ１２、画素選択手段として第５メモリ１０、第７メモリ１４、第９メモリ２１または第３メモリ７を用いた。
【０１６１】
また、本発明の実施の形態１、２、５、７または８の撮像装置は、その撮像装置の後段の装置または回路等に画像信号を出力するさいの伝送路の伝送速度を考慮して、周波数３６ＭＨｚのサンプリングクロックで画像信号を出力するとした。同様に、本発明の実施の形態３、４または６の撮像装置は、その撮像装置の後段の装置または回路等に画像信号を出力するさいの伝送路の伝送速度を考慮して、周波数３１．５ＭＨｚのサンプリングクロックで画像信号を出力するとした。
【０１６２】
また、本発明の各実施の形態では、その実施の形態の撮像装置のそれぞれの構成手段が所定の処理をするさいのサンプリングクロックは、４５、３６、３３．７５または３１．５ＭＨｚに限るものではない。要するに、本発明の各実施の形態の撮像装置のそれぞれの構成手段が所定の処理をするさいの処理速度が、本発明の各実施の実施形態で示した第一速度、その第一速度より遅い第二速度、さらに、第二速度より速い第三速度、または、第二速度より遅い第三速度になるようなサンプリングクロックでありさえすればよい。
【０１６３】
また、本発明の各実施の形態の撮像装置のディジタルフィルタは、補間方法を用いて、新たな画像信号を生成するとしたが、本発明の各実施の形態の撮像装置のディジタルフィルタは、補間方法を用いずに画像信号を生成してもよい。要するに、本発明の各実施の形態の撮像装置のディジタルフィルタは、所定の画像信号を利用して、新たな所定の画像信号を生成しさえすればよい。
【０１６４】
また、本発明の各実施の形態の撮像装置の第２メモリ４、第４メモリ８、第８メモリ１５、第１０メモリ２２または第１１メモリ２３は、所定の位置に０という値の画像信号を付加するとしたが、上述した、本発明の各実施の形態の撮像装置のメモリ回路またはディジタルフィルタは、所定の位置でありさえすれば、０以外の値の画像信号を付加してもよい。
【０１６５】
また、本発明の各実施の形態の撮像装置の第１メモリ３、第４メモリ８、第５メモリ１０、第７メモリ１４、第３メモリ７、第６メモリ１２、第８メモリ１５または第９メモリ２１、第１０メモリ２２または第１１メモリ２３は、画像信号を入力するさいに、それぞれ所定の画像信号を入力するとしたが、上述した本発明の各実施の形態の撮像装置のメモリ回路は、画像信号を入力するさい、または、出力するさいに、必要とするもの以外の画像信号を除去しさえすればよい。
【０１６６】
また、本発明の実施の形態７および８では、第１０メモリ２２または第１１メモリ２３は、図２（ｆ）に示した画像のように、所定の画像の右端に、０という値を有する画素のかたまりを付加するとしたが、本発明の実施の形態７または８の第１０メモリ２２または第１１メモリ２３は、所定の画像の左端に、０以外の所定の値を有する画素のかたまりを付加するとしてもよい。要するに、本発明の実施の形態７または８の第１０メモリ２２または第１１メモリ２３は、図２（ｂ）に示した画像を含み、かつ、入力したさいの画像信号の画素の数の４／５の数となるように、画像信号の画素の数を制御しさえすればよい。
【０１６７】
【発明の効果】
以上説明したところから明らかなように、本発明は、画像信号を出力するさい、アスペクト比が切り換わっても、同一のサンプリングクロックで画像信号を出力する撮像装置を提供することができる。
【０１６８】
また、本発明は、メモリ回路の画像信号の読み出しのサンプリングクロックを１種類とする撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の撮像装置の構成図
【図２】本発明の実施の形態で扱う画像の構成図
【図３】本発明の各実施の形態の撮像装置のディジタルフィルタが行う、画像信号の処理を説明するための図
【図４】本発明の実施の形態２の撮像装置の構成図
【図５】本発明の実施の形態３の撮像装置の構成図
【図６】本発明の実施の形態４の撮像装置の構成図
【図７】本発明の実施の形態５の撮像装置の構成図
【図８】本発明の実施の形態６の撮像装置の構成図
【図９】本発明の実施の形態７の撮像装置の構成図
【図１０】本発明の実施の形態８の撮像装置の構成図
【図１１】従来の撮像装置の構成図
【符号の説明】
１  撮像素子
２  アナログ／ディジタル変換回路
３  第１メモリ
４  第２メモリ
５  第１ディジタルフィルタ
６  第２ディジタルフィルタ
７  第３メモリ
８  第４メモリ
９  第３ディジタルフィルタ
１０  第５メモリ
１１  第４ディジタルフィルタ
１２  第６メモリ
１３  第５ディジタルフィルタ
１４  第７メモリ
１５  第８メモリ
１６  第６ディジタルフィルタ
１７  第１スイッチ
１８  第２スイッチ
１９  第３スイッチ
２０  第７ディジタルフィルタ
２１  第９メモリ
２２  第１０メモリ
２３  第１１メモリ
２４  第８ディジタルフィルタ
２５  メモリ
【図１】
0003547601.tif 000002
【図２】
0003547601.tif 000003
【図３】
0003547601.tif 000004
【図４】
0003547601.tif 000005
【図５】
0003547601.tif 000006
【図６】
0003547601.tif 000007
【図７】
0003547601.tif 000008
【図８】
0003547601.tif 000009
【図９】
0003547601.tif 000010
【図１０】
0003547601.tif 000011
【図１１】
0003547601.tif 000012