【手続補正書】
【提出日】平成29年2月27日(2017.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＧａＮデバイス層をシリコン基板のコーティング表面上に形成する方法であって、
原子層堆積（ＡＬＤ）チャンバ内に前記シリコン（Ｓｉ）基板を支持することと、
第１のＡＬＤ法を用いて、窒化アルミニウム（ＡｌＮ）核生成層を前記シリコン基板のコーティング表面上に塗布することと、
第２のＡＬＤ法を用いて、遷移層を前記ＡｌＮ核生成層の上に塗布することと、
第３のＡＬＤ法を用いて、ＧａＮデバイス層を前記遷移層の上に塗布することと、
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについてのＡＬＤ反応温度が８０℃〜８００℃であり、
前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つの各部分を、９００℃を超えるアニーリング温度まで２０ｍｓｅｃ未満、加熱することと、
を含む、方法。
【請求項２】
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについての前記ＡＬＤ反応温度が８０℃〜４００℃である、請求項１に記載の方法。
【請求項３】
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについての前記ＡＬＤ反応温度が同じ温度である、請求項２に記載の方法。
【請求項４】
前記の遷移層を塗布する工程が複数の異なる材料層を塗布することを含み、該複数の異なる材料層のそれぞれがＡｌｘＧａ１−ｘＮ化合物を含み、複数の異なるＡｌｘＧａ１−ｘＮ化合物のそれぞれを異なるＡＬＤ法により塗布する、請求項１に記載の方法。
【請求項５】
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれと、用いる前記異なるＡＬＤ法のそれぞれとを同じＡＬＤ反応温度にて行う、請求項４に記載の方法。
【請求項６】
ＧａＮデバイス層をシリコン基板のコーティング表面上に形成する方法であって、
原子層堆積（ＡＬＤ）チャンバ内に前記シリコン（Ｓｉ）基板を支持することと、
第１のＡＬＤ法を用いて、窒化アルミニウム（ＡｌＮ）核生成層を前記シリコン基板の
コーティング表面上に塗布することと、
第２のＡＬＤ法を用いて、遷移層を前記ＡｌＮ核生成層の上に塗布することと、
第３のＡＬＤ法を用いて、ＧａＮデバイス層を前記遷移層の上に塗布することと、
を含み、
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについてのＡＬＤ反応温度が８０℃〜８００℃であり、
前記のＧａＮデバイス層を遷移層の上に塗布する工程により材料界面が生じ、
熱膨張係数（ＣＴＥ）の不整合及び結晶格子間隔の不整合が前記材料界面に存在し、
前記熱膨張係数（ＣＴＥ）の不整合及び前記結晶格子間隔の不整合の少なくとも一方が、前記ＧａＮデバイス層を前記シリコン基板のコーティング表面上に直接塗布した場合と比べて前記材料界面にて小さくなる、方法。
【請求項７】
前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つの一部分を、９００℃を超えるアニーリング温度まで加熱した後に、該部分を９００℃未満の温度まで冷却し、加熱と冷却とのサイクルの期間が３００μｓ〜２０００μｓである、請求項１に記載の方法。
【請求項８】
前記の遷移層を塗布する工程が、異なるＡｌｘＧａ１−ｘＮ化合物を各々含む複数の異なる材料層を塗布することを含み、複数の異なるＡｌｘＧａ１−ｘＮ化合物のそれぞれを異なるＡＬＤ法により塗布し、前記加熱工程が、
単一の第１の加熱工程を行い、前記ＡｌＮ核生成層の厚み全体を熱的にアニーリングすることと、
複数回の第２の加熱工程を行い、１回で前記遷移層の複数の異なる材料層のそれぞれ１つの厚み全体を熱的にアニーリングすることと、
第３の加熱工程を行い、前記ＧａＮデバイス層の厚み全体を熱的にアニーリングすることと、
を含む、請求項７に記載の方法。
【請求項９】
前記の遷移層を塗布する工程が、異なるＡｌｘＧａ１−ｘＮ化合物をそれぞれ含む複数の異なる材料層を塗布することを含み、複数の異なるＡｌｘＧａ１−ｘＮ化合物のそれぞれを異なるＡＬＤ法により塗布し、
前記第１のＡＬＤ法、前記複数の異なるＡＬＤ法、及び前記第３のＡＬＤ法のそれぞれが、先に塗布された単層の上にある前記コーティング表面上に単一である材料の単層を各々堆積させる、複数の連続した自己制御式原子層堆積サイクルを行うことを含み、
加熱工程を各自己制御式原子層堆積サイクルの完了後に行う、請求項７に記載の方法。
【請求項１０】
前記の遷移層を塗布する工程が、ＡｌｘＧａ１−ｘＮ化合物をそれぞれ含む複数の異なる材料層を塗布することを含み、該複数の異なるＡｌｘＧａ１−ｘＮ化合物のそれぞれを異なるＡＬＤ法により塗布し、
前記第１のＡＬＤ法、前記複数の異なるＡＬＤ法及び前記第３のＡＬＤ法のそれぞれがコーティング表面全体に亘って単一である材料の単層を各々堆積させる複数の連続した個々の自己制御式原子層堆積サイクルを行うことを含み、
前記加熱工程を、選択された整数回の前記連続した自己制御式原子層堆積サイクルの各完了後に行う、請求項７に記載の方法。
【請求項１１】
前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つを加熱する各工程が前記コーティング表面全体に亘って収束レーザビームを走査することを含む、請求項１に記載の方法。
【請求項１２】
前記収束レーザビームを前記シリコン基板により容易に吸収される１つ又は複数の波長
を含むスペクトル出力を用いて発生させることを更に含む、請求項１１に記載の方法。
【請求項１３】
前記収束レーザビームを中心波長が約５１５ｎｍ〜５８０ｎｍの狭いスペクトル出力を用いて発生させることを更に含む、請求項１２に記載の方法。
【請求項１４】
前記シリコン基板を前記原子層堆積（ＡＬＤ）チャンバ内に支持するとともに、該原子層堆積チャンバを１ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲の内部圧力に維持しながら、前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つを加熱する各工程を行うことを更に含む、請求項１１に記載の方法。
【請求項１５】
前記原子層堆積（ＡＬＤ）チャンバの外側にある前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つを加熱する少なくとも１つの工程を行うことを更に含む、請求項１１に記載の方法。
【請求項１６】
前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のそれぞれの各部分を、９００℃を超えるアニーリング温度まで２０ｍｓｅｃ未満、加熱することを更に含み、該加熱は、
前記シリコン基板を前記原子層堆積チャンバ内に支持するとともに、該原子層堆積チャンバを１ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲の内部圧力に維持しながら、又は、 
前記シリコン基板を前記原子層堆積チャンバの外部に配しながら、
単一の加熱工程により行う、請求項１３に記載の方法。
【請求項１７】
材料堆積層を上に受けるのに適したコーティング表面が形成されているシリコン基板と、
前記コーティング表面の上に塗布されている第１の材料堆積層と、
前記第１の堆積層の上に塗布されている第２の材料堆積層と、
を備える固体素子であって、
前記第１の材料堆積層は第１のＡＬＤ法により塗布される第１の材料組成を含み、前記第２の材料堆積層は第２のＡＬＤ法により塗布される第２の材料組成を含み、該第１の材料組成は該第２の材料組成とは異なり、
前記第１のＡＬＤ法及び前記第２のＡＬＤ法のそれぞれを８００℃未満の反応温度にて行い、前記堆積層のそれぞれには塗布されたままの結晶格子構造が形成され、
前記第１の堆積層及び前記第２の堆積層の少なくとも一方の前記塗布されたままの結晶格子構造が、該塗布されたままの結晶格子構造の各部分を、９００℃を超えるアニーリング温度まで２０ｍｓｅｃ未満、加熱することにより変わる、固体素子。
【請求項１８】
前記第１の材料堆積層の単一結晶格子間隔と前記シリコン基板の単一結晶格子間隔とが、少なくとも１つの主な結晶格子面の整数倍に整合する、請求項１７に記載の固体素子。
【請求項１９】
前記第２の材料堆積層の単一結晶格子間隔と前記第１の材料堆積層の単一結晶格子間隔とが、少なくとも１つの主な結晶格子面の整数倍に整合する、請求項１８に記載の固体素子。
【請求項２０】
前記第１の材料堆積層及び前記第２の材料堆積層の少なくとも一方の組成がＩＩＩ−Ｖ族、ＩＩ−ＶＩ族及びＩＩＩ−Ｎ族の材料のいずれか一つを含む、請求項１７に記載の固体素子。
【請求項２１】
前記第２の材料堆積層がＳｉＣ、ＧａＮ及びダイヤモンドのいずれか一つを含む、請求項２０に記載の固体素子。
【請求項２２】
前記第１の材料堆積層がＡｌＮを含み、前記第２の材料堆積層がＧａＮを含む、請求項１９に記載の固体素子。
【請求項２３】
前記第１の材料堆積層がＹ２Ｏ３を含み、前記第２の材料堆積層がＺｎＯ２を含む、請求項１９に記載の固体素子。
【請求項２４】
前記第１の材料堆積層と前記第２の材料堆積層との間に塗布される遷移材料堆積層を更に備え、
前記遷移材料堆積層が、材料層の組成がそれぞれ異なり、異なるＡＬＤプロセスによりそれぞれ形成される複数の異なる材料層を備え、
前記複数の異なる材料層のそれぞれの材料組成が、前記第２の材料堆積層及び前記遷移材料堆積層により形成される材料界面でのＣＴＥの不整合及び結晶格子間隔の不整合の一方を低減するように選択される、請求項１７に記載の固体素子。
【請求項２５】
前記第１の材料堆積層がＡｌＮを含み、前記第２の材料堆積層がＧａＮを含み、前記遷移層の複数の異なる材料層のそれぞれがＡｌｘＧａ１−ｘＮ化合物を含む、請求項２４に記載の固体素子。
【請求項２６】
前記第１の材料堆積層がＡｌＮを含み、前記第２の材料堆積層が、 
前記第１のＡｌＮ堆積層の上に塗布される窒化ホウ素（ＢＮ）剥離層であって、８００℃未満の反応温度にてＡＬＤプロセスにより形成される、窒化ホウ素（ＢＮ）剥離層と、
前記窒化ホウ素（ＢＮ）剥離層の上に塗布される第２のＡｌＮ層であって、８００℃未満の反応温度にてＡＬＤプロセスにより形成される、第２のＡｌＮ層と、
を更に備えるＧａＮを含み、
前記第２のＡｌＮ堆積層の上に形成されるＧａＮ層の層厚が少なくとも２．５μｍであり、最小降伏電圧が１００ボルトである、請求項１７に記載の固体素子。