(57)【特許請求の範囲】
【請求項１】
コンパチブル・クォドラチャ方式ＡＭステレオ放送信号が中間周波数に変換されたＩＦ信号を増幅するＩＦ増幅回路と、
前記ＩＦ増幅回路の出力信号が入力し、この入力信号のエンベロープ波形を検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）成分に相当する電流を出力する電流出力型のエンベロープ検波回路と、
前記ＩＦ増幅回路の出力信号が入力し、電圧制御入力に応じて利得が制御される電圧制御増幅回路と、
前記電圧制御増幅回路から出力するＩＦ信号が入力し、この入力信号のキャリア信号と同相の基準信号を用いて同期検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電流であって前記エンベロープ検波回路から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相の電流を出力する電流出力型の同相同期検波回路と、
前記同相同期検波回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、これらを加算する電流出力型の加算回路と、
前記加算回路の電流出力が入力し、この入力電流を積分して電圧に変換して前記電圧制御増幅回路の電圧制御入力として供給する積分回路と、
前記電圧制御増幅回路から出力するＩＦ信号が入力し、この入力信号のキャリア信号と９０度位相が異なる基準信号を用いて同期検波し、前記ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する電流を出力する電流出力型の直交同期検波回路と、
前記直交同期検波回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行う電流入力型のマトリクス回路
とを具備することを特徴とするＡＭステレオデコーダ回路。
【請求項２】
コンパチブル・クォドラチャ方式ＡＭステレオ放送信号が中間周波数に変換されたＩＦ信号を増幅するＩＦ増幅回路と、
前記ＩＦ増幅回路の出力信号が入力し、この入力信号のエンベロープ波形を検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）成分に相当する電流を出力する電流出力型のエンベロープ検波回路と、
前記ＩＦ増幅回路の出力信号が入力し、この入力信号のキャリア信号と同相の基準信号を用いて同期検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する信号を出力する同相同期検波回路と、
前記同相同期検波回路の出力信号が入力し、電圧制御入力に応じて利得が制御され、前記エンベロープ検波回路から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相の電流を出力する電流出力型の第１の電圧制御増幅回路と、
前記ＩＦ増幅回路の出力信号が入力し、この入力信号のキャリア信号と９０度位相が異なる基準信号を用いて同期検波し、前記ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する信号を出力する直交同期検波回路と、
前記直交同期検波回路の出力信号が入力し、前記電圧制御入力に応じて利得が制御される電流出力型の第２の電圧制御増幅回路と、
前記第１の電圧制御増幅回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、これらを加算する電流出力型の加算回路と、
前記加算回路の電流出力が入力し、この入力電流を積分して電圧に変換して前記第１の電圧制御増幅回路および第２の電圧制御増幅回路の電圧制御入力として供給する積分回路と、
前記第２の電圧制御増幅回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行う電流入力型のマトリクス回路
とを具備することを特徴とするＡＭステレオデコーダ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＭ（振幅変調）ステレオ放送、特にコンパチブル・クォドラチャ（Ｃｏｍｐａｔｉｂｌｅ  Ｑｕａｄｒａｔｕｒｅ  、米国モトローラ社登録商標）方式のＡＭステレオ放送信号の受信装置に設けられるＡＭステレオデコーダ回路に関する。
【０００２】
【従来の技術】
図７は、コンパチブル・クォドラチャ方式ＡＭステレオ放送受信装置に設けられる従来のＡＭステレオデコーダ回路の一例を示している。
図７において、１０はＲＦ（高周波）増幅段、１２は上記ＲＦ増幅段の出力信号がＩＦ（中間周波）信号に変換されて入力し、それを増幅するＩＦ（中間周波）増幅段、２２は上記ＩＦ増幅段１２の出力信号が入力し、そのエンベロープ（包絡線）波形を検波するエンベロープ検波回路であり、これによりＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）成分に相当する電圧を出力する。この（１＋Ｌ＋Ｒ）成分は、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行うマトリクス回路２４に入力する。
【０００３】
１４は前記ＩＦ増幅段の出力信号が入力し、そのキャリア（搬送波）信号と同相の基準信号Ｌ０（角度０度、以下同様）を用いて同期検波する同相同期検波回路であり、これによりＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電圧を出力する。なお、上記基準信号Ｌ０は、信号源１８から供給される。
【０００４】
上記（１＋Ｌ＋Ｒ）ｃｏｓθ成分は第１のＶＣＡ（電圧制御増幅回路）２８に入力し、上記第１のＶＣＡ２８の出力および前記エンベロープ検波回路２２の出力は誤差電圧検知回路２６に入力して両者間の誤差電圧が検知され、この検知出力が前記第１のＶＣＡ２８の電圧制御入力となっている。これにより、第１のＶＣＡ１４から出力するレベルが前記（１＋Ｌ＋Ｒ）成分のレベルと常に等しくなるようにレベル調整が行われている。
【０００５】
一方、１６は前記ＩＦ増幅段１２の出力信号が入力し、そのキャリア信号と９０度（π／２）位相が異なる基準信号Ｌ９０（角度９０度、以下同様）を用いて同期検波する直交同期検波回路であり、これによりＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する電圧を出力する。なお、上記基準信号Ｌ９０は、前記信号源１８の出力信号がπ／２位相シフト回路２０を経て供給される。
【０００６】
上記（Ｌ−Ｒ）ｃｏｓθ成分は、前記マトリクス回路２４に入力する前に、上記マトリクス回路２４における信号処理に際して上記（Ｌ−Ｒ）ｃｏｓθ成分のレベルと前記（１＋Ｌ＋Ｒ）成分のレベルとが常に等しくなるように予めレベル調整が必要である。
【０００７】
そこで、上記（Ｌ−Ｒ）ｃｏｓθ成分は、前記第１のＶＣＡ１４と同様に前記誤差電圧検知回路２６の検知出力が電圧制御入力となる第２のＶＣＡ３０に入力し、第２のＶＣＡ３０から出力するレベルが前記（１＋Ｌ＋Ｒ）成分のレベルと常に等しくなるようにレベル調整が行われた後に前記マトリクス回路２４に入力する。
【０００８】
即ち、前記同相同期検波回路１４、第１のＶＣＡ２８、誤差電圧検知回路２６および第２のＶＣＡ３０は、前記（１＋Ｌ＋Ｒ）ｃｏｓθ成分および（Ｌ−Ｒ）ｃｏｓθ成分のレベル補正処理を行うために設けられている。
【０００９】
ところで、上記したような従来のＡＭステレオデコーダ回路で使用される集積回路化された誤差電圧検知回路２６として、例えば図８に示すような電圧比較回路が使用される。
【００１０】
この電圧比較回路は、各ベース入力端（＋）、（−）にそれぞれ対応して前記エンベロープ検波回路２２の検波出力電圧および第１のＶＣＡ２８の出力電圧（同相同期検波回路１４の検波出力電圧がレベル調整された電圧）が入力する差動対をなすＮＰＮトランジスタＱ１、Ｑ２と、上記差動対トランジスタのエミッタ共通接続端と接地ノードＧＮＤとの間に接続された第１の定電流源Ｉ１  と、電源電圧Ｖｃｃが印加される電源ノードと上記差動対トランジスタのコレクタとの間に上記差動対トランジスタの負荷として挿入接続され、カレントミラー接続されたＰＮＰトランジスタＱ３、Ｑ４と、上記差動対トランジスタの電圧比較出力信号がベースに入力するＰＮＰトランジスタＱ５およびそのコレクタと接地ノードとの間に接続された第２の定電流源Ｉ２  とからなる。
【００１１】
しかし、上記構成の電圧比較回路においては、トランジスタのベース・エミッタ間順方向電圧は通常０．７Ｖ程度であり、低い動作電源電圧下でもトランジスタＱ１〜Ｑ５が飽和領域で動作することがないようにしようとすれば、差動対ＮＰＮトランジスタＱ１、Ｑ２のベース入力端（＋）、（−）に印加し得る電圧レベルは非常に限られた小さな値となる。これにより、十分な回路特性を得ることが困難になり、システムの動作電源電圧が例えば１Ｖ前後であるような低電源電圧化を図る上での障害となる。
【００１２】
【発明が解決しようとする課題】
上記したように従来のＡＭステレオデコーダ回路は、同期検波出力であるｃｏｓθ成分のレベル補正処理を行うために設けられるＶＣＡの電圧制御入力を生成するための誤差電圧検知回路用の電圧比較回路は、システムの低電源電圧化を図る上での障害となるという問題があった。
【００１３】
本発明は上記の問題点を解決すべくなされたもので、同期検波出力のｃｏｓθ成分のレベル補正処理を行うために設けられるＶＣＡの電圧制御入力を生成するための回路として１Ｖ前後の電源電圧下でも正常に動作できるように実現でき、システムの低電源電圧化を図り得るＡＭステレオデコーダ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明のＡＭステレオデコーダ回路は、コンパチブル・クォドラチャ方式ＡＭステレオ放送信号が中間周波数に変換されたＩＦ信号を増幅するＩＦ増幅回路と、上記ＩＦ増幅回路の出力信号が入力し、そのエンベロープ波形を検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）成分に相当する電流を出力する電流出力型のエンベロープ検波回路と、前記ＩＦ増幅回路の出力信号が入力し、電圧制御入力に応じて利得が制御されるＶＣＡと、上記ＶＣＡから出力するＩＦ信号が入力し、そのキャリア信号と同相の基準信号を用いて同期検波し、上記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電流であって前記エンベロープ検波回路から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相の電流を出力する電流出力型の同相同期検波回路と、上記同相同期検波回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、これらを加算する電流出力型の加算回路と、上記加算回路の電流出力が入力し、これを積分して電圧に変換して前記ＶＣＡの電圧制御入力として供給する積分回路と、前記ＶＣＡから出力するＩＦ信号が入力し、そのキャリア信号と９０度位相が異なる基準信号を用いて同期検波し、上記ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する電流を出力する電流出力型の直交同期検波回路と、上記直交同期検波回路の電流出力および前記エンベロープ検波回路の電流出力が入力し、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行う電流入力型のマトリクス回路とを具備することを特徴とする。
【００１５】
第２の発明のＡＭステレオデコーダ回路は、コンパチブル・クォドラチャ方式ＡＭステレオ放送信号が中間周波数に変換されたＩＦ信号を増幅するＩＦ増幅回路と、上記ＩＦ増幅回路の出力信号が入力し、そのエンベロープ波形を検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）成分に相当する電流を出力する電流出力型のエンベロープ検波回路と、前記ＩＦ増幅回路の出力信号が入力し、そのキャリア信号と同相の基準信号を用いて同期検波し、前記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する信号を出力する同相同期検波回路と、上記同相同期検波回路の出力信号が入力し、電圧制御入力に応じて利得が制御され、前記エンベロープ検波回路から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相の電流を出力する電流出力型の第１のＶＣＡと、前記ＩＦ増幅回路の出力信号が入力し、そのキャリア信号と９０度位相が異なる基準信号を用いて同期検波し、上記ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する信号を出力する直交同期検波回路と、上記直交同期検波回路の出力信号が入力し、前記電圧制御入力に応じて利得が制御される電流出力型の第２のＶＣＡと、前記第１のＶＣＡの電流出力および前記エンベロープ検波回路の電流出力が入力し、これらを加算する電流出力型の加算回路と、上記加算回路の電流出力が入力し、これを積分して電圧に変換して前記第１のＶＣＡおよび第２のＶＣＡの電圧制御入力として供給する積分回路と、前記第２のＶＣＡの電流出力および前記エンベロープ検波回路の電流出力が入力し、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行う電流入力型のマトリクス回路とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明のコンパチブル・クォドラチャ方式ＡＭステレオ放送受信装置に設けられるＡＭステレオデコーダ回路の第１の実施の形態を示している。
【００１７】
図１において、１０はＲＦ増幅段、１は上記ＲＦ増幅段の出力信号がＩＦ信号に変換されて入力し、それを増幅するＩＦ増幅段である。
２は上記ＩＦ増幅段１の出力信号が入力し、そのエンベロープ波形を検波する電流出力型のエンベロープ検波回路であり、これにより変調信号の（１＋Ｌ＋Ｒ）成分が検波される。この（１＋Ｌ＋Ｒ）成分に相当する電流出力は、ＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を行う電流入力型のマトリクス回路８に入力する。
【００１８】
６は前記エンベロープ検波回路２から出力する（１＋Ｌ＋Ｒ）成分に相当する電流および後述する電流出力型の同相同期検波回路４から出力する変調信号の−（１＋Ｌ＋Ｒ）成分に相当する電流が互いに逆位相で入力し、これらを加算する電流出力型の加算回路である。
【００１９】
７は上記加算回路６の電流出力が入力し、これを積分して電圧に変換する積分回路であり、その電圧出力は後述するＶＣＡ３の電圧制御入力となる。
ＶＣＡ３は、前記ＩＦ増幅段１の出力信号が入力し、前記積分回路７の電圧出力が電圧制御入力となり、上記電圧制御入力に応じて利得が制御される。
【００２０】
前記同相同期検波回路４は、上記ＶＣＡ３から出力するＩＦ信号が入力し、そのキャリア信号と同相の基準信号Ｌ０を用いて同期検波し、上記ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電流（前記エンベロープ検波回路２から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相である）を出力する。
【００２１】
一方、５は前記ＶＣＡ３から出力するＩＦ信号が入力し、そのキャリア信号と９０度（π／２）位相が異なる基準信号Ｌ９０を用いて同期検波し、上記ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する電流を出力する電流出力型の直交同期検波回路であり、その電流出力は前記マトリクス回路８に入力する。
【００２２】
上記構成のＡＭステレオデコーダ回路においては、エンベロープ検波出力とＶＣＡを通した同相同期検波出力とを互いに逆位相の電流出力として出力し、これらの電流出力を加算して積分することにより電圧に変換してＶＣＡ制御入力を生成し、同期検波出力のｃｏｓθ成分のレベル補正処理を行っている。
【００２３】
これにより、直交同期検波回路５から出力する（Ｌ−Ｒ）ｃｏｓθ成分に相当する電流レベルがエンベロープ検波回路から出力する（１＋Ｌ＋Ｒ）成分に相当する電流レベルと常に等しくなるようにレベル調整が行われる。従って、マトリクス回路８はＡＭステレオ信号の右チャネル成分Ｒ、左チャネル成分Ｌを分離して復調するための信号処理を正常に行うことが可能になる。
【００２４】
図２は、図１中の加算回路６および積分回路７の一例を示す。
図２において、加算回路６は、２個の入力端に対応して前記エンベロープ検波回路２の電流出力および同相同期検波回路５の電流出力が入力し、上記２個の入力端が共通に接続された電流出力端に両入力の加算出力が得られる。
【００２５】
積分回路７は、上記加算回路６の電流出力端にベースが接続され、エミッタが接地ノードに接続されたＮＰＮトランジスタＱ７と、電源ノードと上記ＮＰＮトランジスタＱ７のコレクタとの間に接続された定電流源Ｉ３  と、上記ＮＰＮトランジスタＱ７のコレクタ・ベース間に接続され、互いに並列に接続された抵抗素子Ｒおよび容量素子Ｃとからなり、上記ＮＰＮトランジスタＱ７のコレクタから積分電圧を出力する。
【００２６】
図２の構成において、同相同期検波回路４から出力する（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電流とエンベロープ検波回路２から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とが逆位相関係である点以外は同一となっていれば、加算回路６の加算結果は零となり、積分回路７の出力電圧も零となる。
【００２７】
従って、ＶＣＡ制御電圧を生成するための加算回路６、積分回路７において振幅を伴う電圧信号の処理部が存在しないので、低電源電圧化を図ることが可能になる。また、積分回路７のＮＰＮトランジスタＱ７のベース・エミッタ間順方向電圧は通常０．７Ｖ程度であり、前述のようにＶＣＡ制御時における積分回路７の出力電圧が零であれば、回路の各バイフスを適切に設定することにより、１Ｖ前後の電源電圧下でも正常に動作できるように実現できるので、システムの低電源電圧化を図ることが可能になる。
【００２８】
図３は、本発明のＡＭステレオデコーダ回路の第２の実施の形態を示す。
図３に示すＡＭステレオデコーダ回路は、図１に示したＡＭステレオデコーダ回路と比べて、ｃｏｓθ成分レベル補正処理回路の構成が異なり、図１中と同一部分には同一符号を付している。
【００２９】
即ち、ＩＦ増幅段１の出力信号が同相同期検波回路４ａに入力し、その出力が電流出力型の第１のＶＣＡ３ａに入力し、ＩＦ信号に含まれる変調信号の（１＋Ｌ＋Ｒ）ｃｏｓθ成分に相当する電流が上記第１のＶＣＡ３ａから出力する。この電流出力は、エンベロープ検波回路２から出力する（１＋Ｌ＋Ｒ）成分に相当する電流とは逆位相である。
【００３０】
同様に、ＩＦ増幅段１の出力信号が直交同期検波回路５ａに入力し、その電流出力が電流出力型の第２のＶＣＡ３ｂに入力し、ＩＦ信号に含まれる変調信号の（Ｌ−Ｒ）ｃｏｓθ成分に相当する電流が上記第２のＶＣＡ３ｂから出力する。
【００３１】
そして、上記第１のＶＣＡ３ａの電流出力およびエンベロープ検波回路２の電流出力が加算回路６に入力し、積分回路７の電圧出力が上記第１のＶＣＡ３ａおよび第２のＶＣＡ３ｂの電圧制御入力となる。
【００３２】
上記したような第２の実施の形態においても、前記したような第１の実施の形態における動作に準じた動作が行われ、第１の実施の形態における効果とほぼ同様の効果が得られる。
【００３３】
なお、図４は、図１中の電流出力型の同期検波回路（同相同期検波回路４または直交同期検波回路５）の一例を示す回路図である。
図４において、４１は電源電圧ＶＣＣが与えられる電源線、４２は接地電位ＧＮＤが与えられる接地線、Ｑ１ａ〜Ｑ６ａおよびＱ１５ａ、Ｑ１６ａはＮＰＮトランジスタ、Ｑ７ａ〜Ｑ１４ａはＰＮＰトランジスタ、Ｒ１ａ〜Ｒ１１ａは抵抗素子、Ｃ１ａは容量素子、４３〜４６は電流源、４７は第１の入力ノード対、４８は第２の入力ノード対、４９はそれぞれ電流出力ノードである。
【００３４】
上記同期検波回路においては、第１の入力ノード対４７にＩＦ信号の差動信号対が入力し、第２の入力ノード対４８に前記ＩＦ信号と同相の基準信号Ｌ０の差動信号対（同相同期検波回路の場合）またはＩＦ信号とは９０度位相が異なる基準信号Ｌ９０の差動信号対（直交同期検波回路の場合）が入力することにより、電流出力ノード４９から同期検波電流出力が得られるので、これらの同期検波電流出力の中から電流出力を選択的に取り出せばよい。
【００３５】
図５は、図１中の電流入力型のマトリクス回路８（Ｌ信号デコード回路またはＲ信号デコード回路）の一例を示す回路図である。
図５において、５１は電源電圧ＶＣＣが与えられる電源線、５２は接地電位ＧＮＤが与えられる接地線、５３はＮＰＮトランジスタ、５４は抵抗素子、５５は電流源、５６は第１の入力ノード、５７は第２の入力ノード、５８はデコード出力ノードである。
【００３６】
上記マトリクス回路において、Ｌ信号デコード回路には、第１の入力ノード５６に（１＋Ｌ＋Ｒ）信号が入力し、第２の入力ノード５７に（Ｌ−Ｒ）信号が入力することにより、デコード出力ノード５８から（１＋２Ｌ）信号が得られる。
【００３７】
また、Ｒ信号デコード回路には、第１の入力ノード５６に（１＋Ｌ＋Ｒ）信号が入力し、第２の入力ノード５７に−（Ｌ−Ｒ）信号が入力することにより、デコード出力ノード５８から（１＋２Ｒ）信号が得られる。
【００３８】
図６は、図３中の電流出力型のＶＣＡ回路（第１のＶＣＡ回路３ａまたは第２のＶＣＡ回路３ｂ）の一例を示す回路図である。
図６において、６２は接地電位ＧＮＤが与えられる接地線、６３〜６６はＮＰＮトランジスタ、６７、６８は抵抗素子、６９は電流入力ノード対、７０は利得制御入力ノード、６０は電流出力ノード対である。
【００３９】
上記ＶＣＡ回路において、第１のＶＣＡ回路には、電流入力ノード対６９に同相同期検波回路から同期検波出力信号が入力し、利得制御入力ノード７０に積分回路から利得制御信号が入力することにより、電流出力ノード対６０から出力信号電流が得られる。また、第２のＶＣＡ回路には、電流入力ノード対６９に直交同期検波回路から同期検波出力信号が入力し、利得制御入力ノード７０に積分回路から利得制御信号が入力することにより、電流出力ノード対６０から出力信号電流が得られる。
【００４０】
【発明の効果】
上述したように本発明のＡＭステレオデコーダ回路によれば、同期検波出力のｃｏｓθ成分のレベル補正処理を行うために設けられるＶＣＡの電圧制御入力を生成するための回路として１Ｖ前後の電源電圧下でも正常に動作できるように実現でき、システムの低電源電圧化を図ることができる。
【図面の簡単な説明】
【図１】本発明のコンパチブル・クォドラチャ方式ＡＭステレオ放送信号受信装置に設けられるＡＭステレオデコーダ回路の第１の実施の形態を示すブロック図。
【図２】図１中の加算回路および積分回路の一例を示す回路図。
【図３】本発明の第２の実施の形態を示すブロック図。
【図４】図１中の電流出力型の同期検波回路の一例を示す回路図。
【図５】図１中の電流入力型のマトリクス回路の一例を示す回路図。
【図６】図３中の電流出力型のＶＣＡ回路の一例を示す回路図。
【図７】コンパチブル・クォドラチャ方式ＡＭステレオ放送信号受信装置に設けられる従来のＡＭステレオデコーダ回路の一例を示すブロック図。
【図８】図７中の誤差電圧検知回路用の電圧比較回路の一例を示す回路図。
【符号の説明】
１…ＩＦ増幅段、２…電流出力型のエンベロープ検波回路、３…ＶＣＡ、４…電流出力型の同相同期検波回路、５…電流出力型の直交同期検波回路、６…電流入力型の加算回路、７…積分回路、８…マトリクス回路、３ａ…電流出力型の第１のＶＣＡ、３ｂ…電流出力型の第２のＶＣＡ、４ａ…同相同期検波回路、５ａ…直交同期検波回路。
【図１】
0003586006.tif 000002
【図２】
0003586006.tif 000003
【図３】
0003586006.tif 000004
【図４】
0003586006.tif 000005
【図５】
0003586006.tif 000006
【図６】
0003586006.tif 000007
【図７】
0003586006.tif 000008
【図８】
0003586006.tif 000009