(57)【特許請求の範囲】
【請求項１】
互いに平行な第１と第２の端面および４個の側面からなりかつ内部に埋設された回路（IC）を有した直角平行六面体形状であって、４個の側面のうちのひとつが外部回路とのアクセス面を構成しており、積層をなす各層がICチップを有する複数個のICチップ層（26）を有しており、該ICチップが第１および第２の主要端面と４個の側面を有しており、アクセス面が各ICチップからのひとつの側面（24）を有しており、各ICチップ層がそのアクセス面に多数個の電気リード材（32,33）を有しており、積層をなす層が上記の第１の端面を画定する第１のキャップ層（30）を有しており、第１のキャップ層がただ１個のICチップ層（26）とのみ接合し、該第１のキャップ層が誘電材料から形成されてかつ内部表面（40）と外部表面（42）とを有しており、内外部表面間には複数個の孔部（48）が延在しており、第１のキャップ層が内部表面上に複数個のトレース材（44）を有しており、各トレース材はひとつの孔部からアクセス面にまで達しており、第１キャップ層の外部表面がそれぞれ１個の孔部に配置される複数個の端子（50）を有しており、導電性材料（52）が各孔部を通ってトレース材を端子に接続し、かつアクセス面上のトレース材が各トレース材を１以上のICチップ層の電気リード材に接続していることを特徴とする一体化積層体。
【請求項２】
ICチップ層（26）がある熱膨張係数を有した材料から形成されており、第１のキャップ層（30）の誘電材料がICチップ層を形成する材料の熱膨張計数と近似する熱膨張係数を有していることを特徴とする請求項１に記載の一体化積層体。
【請求項３】
ICチップ層（26）を形成する材料量がシリコンであり、第１のキャップ層（30）を形成する材料がチッ化アルミニウムであることを特徴とする請求項２に記載の一体化積層体。
【請求項４】
層が第２の端面を画定する第２のキャップ層（28）を有しており、該第２のキャップ層が誘電材料から形成されていることを特徴とする請求項２に記載の一体化積層体。
【請求項５】
各トレース材（44）とその孔部貫通導電性材料とその端子（50）によって連続金属化部分が構成され、そのような連続金属化部分が電気メッキ法によって第１のキャップ層（30）上に形成されていることを特徴とする請求項１に記載の一体化積層体。
【請求項６】
金属メッキ法が、第１のキャップ層（30）の誘電材料上に薄い播種層を非電気的に形成するステップと、金属化部分を所望の厚さにする電解メッキステップと、を含んでいることを特徴とする請求項５に記載の一体化積層体。
【請求項７】
複数個のICチップを積層してICチップ層（26）の積層体（20または22）を形成し、誘電材料の第１のキャップ層（30）を形成し、第１キャップ層の内部表面（40）と外部表面（42）の間に延在する孔部（48）を形成し、第１のキャップ層の内部表面上にそれぞれがいずれかの孔部を外部回路とのアクセス面に接続する導電体（44）を形成し、第１のキャップ層の外部表面上にそれぞれがいずれかの孔部内に配置された端子（50）を形成し、第１のキャップ層中に孔部を貫通して延在する導電体（52）を形成して各端子からアクセス面への連続電気導路を与え、第１のキャップ層を積層体（20または22）に付加して、ICチップ層（26）と第１のキャップ層（30）とを有する一体化積層体を形成するステップを含んでなり、かつ各ICチップが第１と第２の主要端面および４個の側面を有しており、各ICチップが埋設されたIC回路を有しており、各リード材がICチップの一側面（24）を延在しており、アクセス面が各ICチップからのリード材搭載側表面を有しており、第１のキャップ層（30）が平坦な内部表面（40）と平坦な外部表面（42）とを有しており、第１キャップ層（30）がただ１個のチップ層（26）のみに接合し、一体化積層体が直角平行六面体を構成しており、該六面体が第１と第２の端面および４個の側面を有しており、第１の端面が第２の端面に対して平行であり、いずれかの側面がアクセス面を有していることを特徴とする電子パッケージの製造方法。
【発明の詳細な説明】
発明の背景
本発明は、立体的な電子回路パッケージの製造に関する。該パッケージにおいて多数個の集積回路（IC）チップが、非常に高密度の電子回路パッケージを提供する積層体（stack）中にて接合固定されている。
本出願と同一の譲受人の出願（ファイル番号ISC−30）を参考用として記載し、製造工程の詳しい開示を提供する。本出願の譲受人は、はじめに光ディテクター用の焦点面回路を提供するモジュールとしてそして次にコンピューター用メモリイ等に適当なユニットとして、ICチップ積層体の用途を開発した。米国特許4,525,921号および4,646,128号は、メモリイ用デバイスおよび他の非焦点面パッケージとして一般的に使用するために設計された積層体に関するものである。
このような立体的（3D）ICチップ積層体の製造用の方法は、非常に複雑化されてきた。SRAMおよびDRMAメモリイチップに該立体的開発が適用され、満足な結果が達成されている。メモリイチップの積層は、0.220インチ×0.520インチ×0.520インチの積層体中にて70個のチップの密度レベルに到達し、そして各チップは１メガビットのメモリイを有する。
メモリイ用デバイスとして使用される積層体にそしてまた非焦点面式パッケージに関連する一つの問題は、完成した積層体の外部回路とのアクセス面上の多数個の導電体に、外部回路を連結する困難性である。焦点面式チップ積層体のモジュールは複合回路を含有し、そしてモジュールの出力連結の数を非常に低減させている。しかしメモリイ用デバイスの出力連結を提供することには、より大きな問題がある。
リード用（lead−out）プレートもしくは基材に対するモジュール中の積層ICチップの構造的関係を表す。二つの認識されている傾向がある。該プレートもしくは基材は、多数個の電気リード材（端子）へ外部の電気回路を連結可能にする。該リード材は、該モジュールのアクセス面上に形成され、そして該モジュール中に埋設されたIC回路に到達している。一つの配置においては該モジュールの層は、リード用のプレートもしくは基材の平面に垂直な平面にて延長している。他の配置においては該モジュールの層は、リード用プレートもしくは基材の平面に平行な平面にて延長している。
該リード用プレートもしくは基材は、積層チップのモジュールの下方、上方または側面にそって配置し得る。この二つの非常に一般的な構造は、スライスしたパン型の積層体としてまたはパンケーキ型積層体として記述される。本譲受人の米国特許4,706,166号は、積重ねたモジュール中のICチップが積層体を支持する基体に垂直な平面にある、スライスパン型の積層体を開示している。該基体は導電体を含有し、そして該導電体は外部回路に達している。該積層体のアクセス面は該支持基体に面している。該積層体の面と該基体との間の電気的連結は、相面した表面をハンダ付して形成される。この工程を表面マウント技術ということがある。このような構造において、リード用端子は互いに非常に近接して配置することが必要である。満足なリード用連結が困難な場合もある。
パンケーキ型積層体は、支持用基体に平行な平面に存在するICチップからなる。該積層体のアクセス面上の多数の端子からの電気リード材は、外部回路に連結するために、該積層体の底部または頂部に設けるのが好ましい。このようなパンケーキ型積層体は、本譲受人の他の出願（ファイル番号ISC−30）に開示されている。パンケーキ型積層体は、下記の点にてもスライスパン型と区別される。パンケーキ型積層体は、積層体のモジュール中に相対的により小数のICチップを含有する場合に採用される傾向が多い。チップが小数となる理由は、特定のモジュール用にチップの必要数がより少ない場合、または該モジュールが配置される室すなわち有効空間が限定される場合に原因する。
本発明は、パンケーキ型積層体中のICチップの回路を、外部回路への連結に使用する適当なリード用端子に連結する問題に主に関連する。
発明の概要
本発明は、積層体の一つの一体化部材でありそして該積層体内の回路を外部回路に相互連結する手段を提供する、非導電性端部層すなわちキャップ層を利用するものである。本発明の有意義な効果は、リードーアウト用端子の配置に有効な領域が大きく増大することである。該キャップ層の内部の非露出表面は、積層体の表面上に形成された金属化部分から該キャップ層を通って延長している開孔部に達する電気的導線（トレース）を有する。このような開孔部は、該キャップ層の外部の露出表面への導電性経路を提供する。該露出表面上に、外部回路と連結する端子が形成される。
キャップ層は、該積層体の頂部層、または底部層、または頂部および底部の両層として採用できる。該キャップ層は、絶縁化した層であり、そして誘電性材料から形成するかまたは誘電性材料にて被覆され得る。好ましいキャップ層は、積層体のICチップ層を構成する半導体材料と近似した熱膨張係数を有する、誘電性材料から形成される。
【図面の簡単な説明】
第１図は、関連出願（ファイル番号ISC−30）の第２図に相当するものであり、層の大型積層体のアクセス面の正面図である。該大型積層体は多数個の小型積層体を含有し、そして該小型積層体はキャップ層および複数個のICチップ層を含有する。
第２図は、該関連出願の第４図に相当するものであり、第１図の大型積層体から分割された短型積層体の斜視図である。
第３図は、第２図の短型積層体の中央部の金属化部分の拡大図である。
第４図は、キャップ層の内部表面の平面図である。
第５図は、キャップ層の外部表面の平面図である。
第６図は、該キャップ層を通って延長している孔部中の金属化を示す該キャップ層の断面図である。
好ましい態様の記述
本発明は、大型のチップ積層体または小型のチップ積層体に関する。しかし大型の積層体は、パンケーキ形状よりもむしろスライスパン形状に積層される傾向がある。小型の積層体は、個々に製造することも可能であるが、通常は大型の積層体を分割することによって製造される。本出願の関連出願（ファイル番号ISC−30）は、大型積層体を製造し、該大型積層体のアクセス面を処理しそして該大型積層体を多数個の小型積層体に分割することによる、小型積層体の形成方法に関するものである。
第１図において、大型積層体20は、既に製造および処理されており、そして分割加工できる状態にある。大型積層体20に分離用工具を作用させて、第２図に示す短型積層体を分離する。第１および２図に図示するように、該積層体の前平面は外部回路への連結に使用するアクセス面である。
第２図の短型積層体は、直角平行六面体の形状を有する。該積層体は、４個の活性（IC）チップ層26上に形成された４個のリード伝達表面24を含有する。該短型積層体のそれぞれ底部および頂部に、２個の不活性層28および30が設置されている。これによってアクセス面上に形成された金属化部分を除き、該活性層は外部回路から絶縁される。不活性端部層を採用する理由は、該積層体の内部からの各リード材と積層体のアクセス面に形成された金属化部分との間に、Ｔ結線を可能とするためである。
第１図の大型積層体は、それぞれ４個の活性チップを有する９個の短型積層体22を設備している。大型および小型の積層体中のチップの数は、特定の積層体の製造要件に適合するように変更することができる。しかし、既製の大型積層体から形成される多数個の短型積層体は、それぞれ通常は寸法が同一であり得る。
第１および２図に図示するように、大型および小型の積層体のアクセス面は、多数個の垂直に延長している母線32および各チップに個々にアクセス可能なパッド33の形状にて、該平面上に形成された導電性金属化部分を有する。これらの母線およびパッドは、本出願人に譲渡されている特許および特許出願にて開示されている形式の多数個のＴ結線によって、該積層体中に埋設された回路に電気的に連結されている。Ｔ結線という用語は、該層のIC部分から層端部に達する平らな各リード材が、両方向（第１〜３図の上方向および下方向）のリード体を越えて延長している金属のストリップまたはパッドに電気的に接触していることを意味する。経験的に、ハンダ付等の通常技術が適用できない場合に、Ｔ結線の価値が実証される。Ｔ結線の金属化ストリップは、頂部の（不活性）層30の下方部分まで延長していることが注目される。
活性ICチップ層および不活性端部層を含む層の積層体は、隣接する層間に配設された薄い接着剤層によって積層固定物に集成される。積層体および固定物は、次にオーブンに入れそしてキュア温度にて所定の時間焼成される。該積層体の表面は、研磨仕上げおよびラップ仕上げされそして次にプラズマエッチング処理されて、各活性チップ上の金属リード部分を露出させる。該リード部分は、厚さ１マイクロメーターそして幅125マイクロメーターの単位である。充分にエッチングした後に、多数個のポリイミド層を該積層体の表面に付着させ、露出させた金属リード部分の長さよりも若干大きい寸法の深さに被覆する。このポリイミドは、シリコンチップとこの工程にて後に設置される金属パッド／母線との間の不動態層として作用する。該ポリイミド層をキュア処理した後に、該積層体の表面を薄くラップ仕上げして、金属リード端部からキュアしたポリイミドを除去する。
写真平版技術［浮上げ除去（lift−off）またはエッチング］および金属のスパッター付着法を採用して、積層体表面にパッドおよび母線が形成される。形成される金属リード部分の相互連結は好ましくはＴ結線である。
第１図に示す大型積層体を第２図に示す複数個の小型積層体に分割するために、該積層体全体を数個の短型積層体に分離する手段の工夫が必要である。短型積層体間の平面上に熱可塑性接着剤を適用し、該接着剤の軟化温度まで加熱し、そして剪断力を適用して一つの短型積層体を他から滑動させることによって、この作業は達成された。該短型積層体内の層間の接着は、もちろんその時点で剛性でありそして該剪断力に影響されない。
第２図の短型積層体において、４個の活性チップ層は、半導体材料であるシリコンから通常形成される。不活性層すなわちキャップ層30は、非導電性（誘電性）材料から形成されるのが好ましい。必要に応じて底部層28も、同じ非導電性（誘電性）材料から形成し得る。該キャップ層30は、ICチップと同じ材料から形成でき、そして次に絶縁性材料にて被覆することができる。このような絶縁体被覆シリコン層の利点は、同一の熱膨張係数（CTE）であり得る。しかし該キャップ層30として誘電性材料を使用し、そしてICチップ材料と非常に近似した熱膨張係数を有する材料を選定することが、好ましいと思考される。近似した熱膨張係数を有することは、積層体標準品が受ける温度変化によるストレスを回避する点において非常に重要である。
キャップ層30用の好ましい材料はチッ化アルミニウムであり、これは4.6ppmの熱膨張係数を有する。この数値は、ICチップ材料として一般に使用される半導体シリコンの熱膨張係数と近似している。シリコンの熱膨張係数は約4.0ppmである。またチッ化アルミニウムは、良好な機械的強度を有しそして所望の層の厚さが得られる。
チッ化アルミニウム（セラミック）キャップ層は積層体標準品の一体化性部分であるので、該層を前もって形成し、そして積層体中に挿入する前に該層上に回路を加工することが必要である。その後に一体化されそして次に種々の処理工程に移行される。
内部の短型積層回路（ICチップ）と外部回路との間の相互連結は、キャップ層の内部（下部）表面の端部上のＴ結線から始まり、該キャップ層30を通って達成される。これらのＴ結線は、母線32およびパッド33を該キャップ層の内表面上に形成されたリード線（トレース）に連結する。
第４図はキャップ層30の内部表面40を示し、そして第５図はキャップ層30の外部表面42を示す。内部表面40上の平行なトレースすなわち導体44は、Ｔ結線が形成されている端部46から外部表面42に延長している孔部48の一つに、それぞれ延長されている。外部表面42上にて、各孔部48は末端パッド50にて囲まれており、そして該パッドは例えば電線結合によって外部回路に次いで連結される。
本発明の有意な利点は、リード用端部50に有用な領域が実質的に増大していることである。層30の外部表面42の全領域が、該端部の配置に使用し得る。これによって電線結合等のリード用連結が、短絡回路を構成することなく容易に形成できる。
該孔部48を通る導体連結は、該孔部中に適当に付着する材料そして好ましくは金属材料によって提供される。熱変化または他のストレスと無関係に、この材料はパッド50とトレース44との間に電気的連続性を維持することが必要である。孔部48を通って延長している導体52（第６図参照）を提供する現時点で好ましい方法は、該孔部の内壁に適当な金属を付着させて達成される。
アクセス面のＴ結線からトレース44にそってそして孔部48中の導体52にそって外部端部50に、連続した導電性を提供することは、適当な方法によって達成し得る。このような一つの方法は電気メッキ法である。頂部層30がチッ化アルミニウム（セラミック）から形成されている場合、該セラミック材料上に非常に薄い金属の「播種用」（seeding）層を形成するために、予備の「無電気性の」工程を達成する必要がある。次いで電気メッキ（電解）工程におけるカソードとして、種金属（seeded  metal）が適用可能である。該電気メッキ工程は、金属導体を所望の程度まで厚くするために採用される。トレース44、孔部48の壁部上の金属導体、およびパッド50は、該播種層用工程および電気メッキ工程によって同時に形成し得る。
該層30上のそして該層を通る連続した導電性を提供する、他の可能な方法は金属スパッタリング法である。該層30が充分に薄くそして孔部48が充分に大きい場合に、この方法は実用的である。金または銅等の第一の導電性金属上にスパッタリングする前に、チタン−タングステン等の接着金属層が誘電性表面上にスパッターされる。更に他の可能な方法は、該孔部48を導電性材料にて充填することであろう。
前記のようにトレース44と組合わせて孔部48を採用することによって、アクセス面の連結をＴ結線とすることが可能となる。該Ｔ結線は、信頼性のある導体接合として好ましい。しかし、積層体のアクセス面上の金属化ストリップを、キャップ層30の外部表面42まで延長し、そして次に外部表面42上のトレースまで直接に達する包み式連結を採用することも可能であろう。この場合には孔部48は不要となる。このような導電方法において、リード用端部の配置用に外部表面42の全領域が有効である。本発明の重要な領域的利点は保持される。
第２図に示すパンケーキ型積層体の頂部のように、リード用端部50を有する表面が露出している場合、パッド50への外部回路へのアクセスは例えば電線結合によって容易に達成される。外部回路が積層体の底部に連結される場合には、直接のハンダ付等の表面設置技術が、米国特許4,706,166号のようにして採用し得る。リード用導体が頂部および底部のキャップ層の両者に設置し得る。積層体の非露出の端部表面上にリード用端部を形成する場合、露出した表面上にこのような端部を形成する場合と同じ領域的利点が得られる。
外部回路へのアクセスが積層体の頂部だけである場合、積層チップ標準品の底部層にもセラミック層を使用するのが望ましい。大型積層体に実施される工程の一つ（前記のISC−30参照）は、アクセス面をポリイミド等の材料にて不動態化する前に、該アクセス面から若干の半導体材料をエッチングして除去することである。このシリコンエッチング工程は、チッ化アルミニウム材料を有意にはエッチングしない。各短型積層体の頂部および底部の両者にチッ化アルミニウム層が配置される場合、エッチング工程後に対称的なアクセス面が存在するであろう。大型積層体から隣接する小型積層体を分離することは同一材料から形成された層の分離に関与する事実から、他の利点が得られる。最終のラップ仕上げ処理によって達成されるアクセス面の平坦化によって、セラミックの層は積層体のアクセス面から突出しないことが理解される。
本出願に開示された方法および構造が本明細書のはじめの導入部分に要約した有意義な機能的利点を提供することは、上記の記述から明らかである。
本発明の請求の範囲は、開示した特定の態様ならびに従来技術に関連して記述した発明の概念の両者を、包含することを意図するものである。
【図３】
0003544974.tif 000002
【図６】
0003544974.tif 000003
【図１】
0003544974.tif 000004
【図４】
0003544974.tif 000005
【図２】
0003544974.tif 000006
【図５】
0003544974.tif 000007