(57)【特許請求の範囲】
【請求項１】
ディスク上からヘッドにより読出された読出し信号を入力し、前記ディスク上に記録されたホストデータ、及びアドレスコードとバーストデータとを含むサーボデータのそれぞれを再生処理するデータ再生処理装置であって、
フィルタ動作特性を決定するフィルタパラメータが可変的に設定可能で、当該フィルタパラメータに従って、前記ホストデータ、前記アドレスコード、及び前記バーストデータに対応する前記読出し信号の信号処理を行なうフィルタ手段と、
前記フィルタパラメータにおいて、前記ホストデータの再生処理に適正な第１のフィルタパラメータ、前記アドレスコードの再生処理に適正な第２のフィルタパラメータ、及び前記バーストデータの再生処理に適正な第３のフィルタパラメータのそれぞれを保持するレジスタ手段と、
前記ホストデータを再生する第１の再生動作、前記アドレスコードを再生する第２の再生動作、及び前記バーストデータを再生する第３の再生動作のそれぞれに必要な前記第１から第３の各フィルタパラメータを前記レジスタ手段から前記フィルタ手段に設定し、かつ前記各再生動作の切換え時に前記フィルタ手段に対する前記各フィルタパラメータの切換え設定を、当該切換え時に要する時間経過後に実行するフィルタパラメータ設定手段と
を具備したことを特徴とするデータ再生処理装置。
【請求項２】
前記フィルタパラメータ設定手段は、
前記第１の再生動作時に、前記レジスタ手段から前記第１のフィルタパラメータを前記フィルタ手段に設定し、
前記サーボデータの再生処理に含まれる前記第２の再生動作時に、前記レジスタ手段から前記第２のフィルタパラメータを前記フィルタ手段に設定し、
前記第２の再生動作から前記第３の再生動作の切換え時に、前記レジスタ手段から前記第３のフィルタパラメータを前記フィルタ手段に設定することを特徴とする請求項１に記載のデータ再生処理装置。
【請求項３】
前記フィルタ手段は、前記アドレスコードに対応する前記読出し信号の信号処理を行なう第１のフィルタ手段、及び前記ホストデータまたは前記バーストデータに対応する前記読出し信号の信号処理を行なう第２のフィルタ手段を有し、
前記フィルタパラメータ設定手段は、
前記第２の再生動作時に、前記レジスタ手段から前記第２のフィルタパラメータを前記第１のフィルタ手段に設定し、
前記第１の再生動作時に、前記レジスタ手段から前記第１のフィルタパラメータを前記第２のフィルタ手段に設定し、
前記第１の再生動作から前記第３の再生動作の切換え時に、前記レジスタ手段から前記第３のフィルタパラメータを前記第２のフィルタ手段に設定することを特徴とする請求項１に記載のデータ再生処理装置。
【請求項４】
前記レジスタ手段には、第１のフィルタパラメータに含まれるブースト量を示す第１のパラメータデータ、前記第２のフィルタパラメータに含まれる周波数特性を示す第２のパラメータデータ、及び第３のフィルタパラメータに含まれるブースト量を示す第３のパラメータデータが保持されており、
前記フィルタ手段は、前記第２のフィルタパラメータの中で前記第２の再生動作に適したブースト量が固定的に設定されて、前記アドレスコードに対応する前記読出し信号の信号処理を行なう第１のフィルタ手段、及び第１のフィルタパラメータの中で前記第１の再生動作に適した周波数特性が固定的に設定されて、前記ホストデータまたは前記バーストデータに対応する前記読出し信号の信号処理を行なう第２のフィルタ手段を有し、
前記フィルタパラメータ設定手段は、
前記第２の再生動作時に、前記レジスタ手段から前記第２のパラメータデータを前記第１のフィルタ手段に設定し、
前記第１の再生動作時に、前記レジスタ手段から前記第１のパラメータデータを前記第２のフィルタ手段に設定し、
前記第１の再生動作から前記第３の再生動作の切換え時に、前記レジスタ手段から前記第３のパラメータデータを前記第２のフィルタ手段に設定することを特徴とする請求項１に記載のデータ再生処理装置。
【請求項５】
請求項１に記載のデータ再生処理装置を有することを特徴とするディスクドライブ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばハードディスク装置等のディスク記録再生装置において、ヘッドによりディスクから読出したリード信号を再生処理するためのデータ再生処理装置に関する。
【０００２】
【従来の技術】
従来、ハードディスク装置（ＨＤＤ）等のディスク記録再生装置は、ヘッドとデータ記録再生系回路により記録媒体であるディスクにデータを記録し、またディスクからデータ再生する記録再生動作を実行する。
【０００３】
データ記録再生系回路の構成要素であるデータ再生処理装置として、近年ではリードチャネルと称するＬＳＩが開発されている。リードチャネルは、大別してヘッド系（ヘッドとヘッドアンプ）により読出されたリード信号の信号処理を行なうリード信号処理部とデコーダとからなる。
【０００４】
デコーダは、リード信号処理部から出力されたディジタルのリードデータ（ここではホストデータまたはユーザデータを意味する）をデコードして元の記録データに再生する。
【０００５】
リードチャネルは、図１３に示すように、通常では利得調整機能を有するアンプ（ＶＧＡ）２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄコンバータ４、ＰＬＬ回路等の構成要素を有し、それ以外にピーク検出方式やＰＲＭＬ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）方式に適用した構成要素を有する。具体的には、ピーク検出方式のパルスピーク検出回路６等や、ＰＲＭＬ方式のＰＲイコライザ５やビタビ（ｖｉｔｅｒｂｉ）デコーダ等の構成要素が含まれる。さらに、ＨＤＤでは、ディスク上に予め記録されたサーボデータを再生するが、サーボデータに含まれるバーストデータ（トラック毎の位置情報）を復調するためのサーボ復調回路７が必要である。
【０００６】
ＰＲＭＬ方式を適用したリードチャネルは、図１３に示すように、ＰＲイコライザ５によりＰＲ等化されたディジタルデータ（リードデータＲＤ）からホストデータをビタビデコーダにより再生する。
【０００７】
一方、サーボデータに含まれるシリンダコード（トラックアドレス）ＣＤは、ピーク検出方式のパルスピーク検出回路６により処理されて、通常ではサーボコントローラ（後述）でコード列にデコードされる。
【０００８】
ここで、ヘッド系１とは、例えば再生専用のＭＲ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）ヘッドとヘッドアンプとを意味する。即ち、ＭＲヘッドから出力されたリード信号は、ヘッドアンプにより増幅されてリードチャネルに入力される。
【０００９】
一方、ピーク検出方式を適用したリードチャネルは、図１２に示すように、ホストデータを再生するためのリードデータＲＤも、サーボデータのシリンダコードＣＤと同様にパルスピーク検出回路６により処理される。この場合、リードデータＲＤは例えばＮＲＺ符号に復号化するためのデコーダに与えられる。
【００１０】
ところで、ＬＰＦ３は、アナログのリード信号から高域ノイズを除去して、リード信号のＳ／Ｎ比を高めるなど、前記のような各データを正確に再生処理するための信号処理要素として重要である。
【００１１】
近年、ＬＰＦ３は、リードチャネルのＬＳＩの内部にプログラマブル電子フィルタとして構成されている。このＬＰＦ３は、フィルタパラメータである低域遮断周波数（カットオフ周波数ｆｃ）とブースト量（高域強調係数）を外部から設定して、フィルタ特性を可変することができる電子フィルタである。
【００１２】
セクタサーボ方式を採用している小型のＨＤＤでは、同一のヘッドにより、周波数帯域が異なるホストデータとサーボデータを読出すため、それぞれのリード信号毎にＬＰＦ３のパラメータを切換えることがなされている。
【００１３】
具体的には、図１３に示すように、リードチャネルの中に、ホストデータとサーボデータのそれぞれのカットオフ周波数ｆｃとブースト量を設定するためのレジスタ群からなるコントロールレジスタ１０が設けられている。さらに、ＨＤＤのサーボコントローラからのサーボゲート（ヘッド位置決め制御時の制御信号）ＳＧによりスイッチ動作するスイッチ回路１１，１２が設けられている。
【００１４】
ＬＰＦ３側には、カットオフ周波数ｆｃを調整するための制御電流を出力するｆｃ用制御回路８と、同じく調整用の制御電流を出力するブースト用制御回路９が設けられている。ｆｃ用制御回路８は、スイッチ回路１１の切換え動作により、ホストデータまたはサーボデータに対応するｆｃ用パラメータデータに従った制御電流を出力する。同様に、ブースト用制御回路９は、スイッチ回路１２の切換え動作により、ホストデータまたはサーボデータに対応するブースト用パラメータデータに従った制御電流を出力する。
このような構成は、図１２に示すように、ピーク検出方式を適用したリードチャネルの場合も同様である。
【００１５】
【発明が解決しようとする課題】
前述のように、リードチャネルの内部レジスタであるコントロールレジスタ１０にパラメータデータを設定すれば、サーボゲートＳＧなどの外部信号により、瞬時にホストデータとサーボデータのいずれかに最適なフィルタパラメータに切換えられるプログラマブル電子フィルタからなるＬＰＦ３が開発されている。
【００１６】
したがって、周波数帯域が異なるホストデータとサーボデータのそれぞれに最適な低域遮断周波数（ｆｃ）と波形スリミングのためのブースト量が設定されるため、ＬＰＦ３からは各データの再生処理に適正なリード信号が出力される。
【００１７】
ところで、セクタサーボ方式では、前述したように、サーボデータには２値化データであるシリンダコードＣＤと振幅検波による位置情報を表すバーストデータＢＳの２種類がある。これら２種類のサーボデータは、ＨＤＤの製造工程時のサーボトラックライタ（ＳＴＷ）工程において、共通の基準クロックに基づいてディスク上のサーボエリアに記録される。また、各サーボデータは、ホストデータの周波数帯域に対して、それぞれが近い周波数帯域のため、従来ではサーボデータとして一つのフィルタ特性（１種類のパラメータ）で、十分に適正なリード信号の処理が可能であった。
【００１８】
しかしながら、近年、ホストデータの記録エリアを拡張するために、データアドレス（トラックアドレス）等を記録しているＩＤ部を省略するフォーマットを採用した方式が開発されている。
【００１９】
この方式では、サーボデータのシリンダコードがデータアドレスとして使用されることになる。このため、シリンダコードの信頼性は、ＨＤＤの記録再生動作の性能に大きな影響を与えることになる。特に、シリンダコードのビット品質を確保するために、リードチャネルにおけるＬＰＦ３のフィルタ特性は、重要な要素となる。さらにフォーマット効率改善のために、シリンダコードの記録エリアのビット密度を向上させる場合、波形干渉の影響を軽減するためにブースト量を高くする等のフィルタ特性の最適化処理が必要である。
【００２０】
一方、サーボデータのもう１種類のバーストデータは、従来からＳ／Ｎ比の悪化による信頼性低下が問題になっている。ＬＰＦ３のブースト量を高くすると、高域ノイズが増加して、位置情報としての精度の悪化が予想される。
【００２１】
また、特にＰＲＭＬ方式のリードチャネルでは、図１３に示すように、ホストデータはＰＲ等化処理が実行されて、シリンダコードはピーク検出方式の処理が実行されるため、ＬＰＦ３の周波数特性が大きく異なり、それぞれの最適化が必要となる。
【００２２】
本発明の目的は、データ再生処理のフィルタ特性の設定を、ホストデータとサーボデータの２種類だけでなく、サーボデータのシリンダコードとバーストデータのそれそれに最適なフィルタ特性を設定できるようにして、各データに対する信頼性の高い再生動作を実現することにある。
【００２３】
【課題を解決するための手段】
本発明は、ディスク上に記録されたホストデータ、及びアドレスコード（シリンダコード）とバーストデータの２種類のサーボデータのそれぞれを再生処理するデータ再生処理装置（リードチャネル）において、例えばプログラマブル電子フィルタを利用して、ヘッドからのリード信号に対して高域ノイズの除去等の再生処理に必要なローパスフィルタ（ＬＰＦ）による信号処理装置に関する。
【００２４】
本発明の特徴は、ディスク上からヘッドにより読出された読出し信号を入力し、前記ディスク上に記録されたホストデータ、及びアドレスコードとバーストデータとを含むサーボデータのそれぞれを再生処理するデータ再生処理装置であって、フィルタ動作特性を決定するフィルタパラメータが可変的に設定可能で、当該フィルタパラメータに従って、前記ホストデータ、前記アドレスコード、及び前記バーストデータに対応する前記読出し信号の信号処理を行なうフィルタ手段と、前記フィルタパラメータにおいて、前記ホストデータの再生処理に適正な第１のフィルタパラメータ、前記アドレスコードの再生処理に適正な第２のフィルタパラメータ、及び前記バーストデータの再生処理に適正な第３のフィルタパラメータのそれぞれを保持するレジスタ手段と、前記ホストデータを再生する第１の再生動作、前記アドレスコードを再生する第２の再生動作、及び前記バーストデータを再生する第３の再生動作のそれぞれに必要な前記第１から第３の各フィルタパラメータを前記レジスタ手段から前記フィルタ手段に設定し、かつ前記各再生動作の切換え時に前記フィルタ手段に対する前記各フィルタパラメータの切換え設定を、当該切換え時に要する時間経過後に実行するフィルタパラメータ設定手段とを備えたデータ再生処理装置である。
【００２５】
このような方式のリードチャネルにより、ホストデータ、アドレスコード、バーストデータの３種類のデータの再生動作を確実に実行することが可能となる。特に、アドレスコードとバーストデータに対して、各データの特性に応じた最適な再生処理が可能となるため、信頼性を高くすることが可能となる。このため、バーストデータの信頼性向上により、ヘッドの位置決め制御精度を高くすることができる。また、アドレスコードの信頼性向上により、ホストデータの記録エリアからＩＤ部を省略するフォーマットを採用した方式において、アドレスコードの高記記録密度化を実現することが可能となる。
【００２６】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図１は第１の実施形態に関係するリードチャネルの要部を示すブロック図であり、図２は本実施形態の動作を説明するためのタイミングチャートであり、図３は本実施形態に関係するＨＤＤの要部を示すブロック図であり、図４は本実施形態のディスクのフォーマットを説明するための概念図であり、図５は本実施形態に関係するトラックフォーマットを説明するための概念図である。
（ＨＤＤの構成）
本実施形態のＰＲＭＬ方式のリードチャネルは、図１に示すように、アンプ（ＶＧＡ）２、ローパスフィルタ（ＬＰＦ）３、Ａ／Ｄコンバータ４、ＰＬＬ回路等の構成要素、およびＰＲＭＬ方式の信号処理要素であるＰＲイコライザ５、ピーク検出方式のパルスピーク検出回路６、さらにバーストデータを復調するためのサーボ復調回路７を備えている。
【００２７】
本実施形態のリードチャネルでは、ＬＰＦ３は、フィルタパラメータである低域遮断周波数（カットオフ周波数ｆｃ）とブースト量（高域強調係数）を外部から設定して、フィルタ特性を可変することができるプログラマブル電子フィルタを想定している。
【００２８】
図３に示すように、本実施形態のリードチャネル３５は、セクタサーボ方式の小型のＨＤＤに適用される。ＨＤＤは、記録媒体であるディスク３０と、ディスク３０を高速回転させるスピンドルモータ３１と、ヘッド３２を位置決めするためのヘッドアクチュエータを構成するボイスコイルモータ（ＶＣＭ）３３、及びヘッドアンプ３４を有する。
【００２９】
ディスク３０は、図４に示すように、ここではＣＤＲ（ｃｏｎｓｔａｎｔ  ｄｅｎｓｉｔｙ  ｒｅｃｏｒｄｉｎｇ）方式のフォーマットを想定しており、多数のトラック（シリンダ）は複数のゾーンＺ０〜Ｚ３に分割されている。
【００３０】
各トラックは、図５に示すように、所定の間隔でサーボエリアが設けられており、このサーボエリアを基準としてホストデータの記録エリアであるデータセクタが構成されている。ＣＤＲ方式ではゾーン毎にデータセクタ数が異なる。したがって、各トラックにおいて、サーボエリア間のデータセクタ数も異なる。
【００３１】
サーボエリアには、前述のようなシリンダコードＣＤとバーストデータＢＳの２種類のサーボデータが記録されている。
ヘッド３２は、再生専用のＭＲヘッド３２ａと記録用の誘導型薄膜ヘッド３２ｂとが組合わせられた記録再生分離型のヘッドである。ＭＲヘッド３２ａは、ホストデータとサーボデータの両方の再生用として使用される。
【００３２】
ヘッドアンプ３４は、ＭＲヘッド３２ａにより読出されたリード信号を増幅して、リードチャネル３５に出力する。リードチャネル３５は、リード信号からホストデータであるリードデータＲＤをディスクコントローラ（ＨＤＣ）３６に出力する。また、リードチャネル３５は、サーボデータのシリンダコードＣＤに相当するディジタルデータをサーボコントローラ３８に出力し、バーストデータに相当するアナログのバースト信号ＢＳをサンプル／ホールド（Ｓ／Ｈ）回路３９に出力する。
【００３３】
ＨＤＣ３６は大別してデータコントローラとホストインターフェースを構成している。ＨＤＣ３６は、入力したリードデータＲＤを再生データとしてホストコンピュータに転送する。また、ＨＤＣ３６は、ホストコンピュータからの記録データを、図示しないデータ記録再生系回路のライト回路に出力する。
【００３４】
マイクロコントローラ３７は、ＨＤＤのメイン制御装置であり、大別してマイクロプロセッサ（ＣＰＵ）３７ａと、Ａ／Ｄコンバータ３７ｂと、Ｄ／Ａコンバータ３７ｃとを有する。ＣＰＵ３７ａは、主としてサーボデータに基づいて、ヘッド３２をディスク３０上の目標位置（目標トラック）に位置決めするための位置決め制御を実行する。
【００３５】
Ａ／Ｄコンバータ３７ｂは、Ｓ／Ｈ回路３９によりホールドされたバースト信号ＢＳのピーク値をディジタルデータに変換してＣＰＵ３７ａに出力する。また、Ｄ／Ａコンバータ３７ｃは、ＣＰＵ３７ａにより算出されたヘッド位置決め用の制御量をアナログ信号に変換して、ＶＣＭ／ＳＰＭドライバ４０に出力する。
【００３６】
ＶＣＭ／ＳＰＭドライバ４０は、ＶＣＭ３３とスピンドルモータ（ＳＰＭ）３１を駆動するためのダブルドライバである。
（リードチャネルの構成）
本実施形態のリードチャネル３５は、図１に示すように、フィルタパラメータである低域遮断周波数（カットオフ周波数ｆｃ）とブースト量（高域強調係数）を、コントロールレジスタ１００からのパラメータデータに基づいて調整するためのｆｃ用制御回路８とブースト用制御回路９を有するＬＰＦ３を内蔵している。
【００３７】
ＬＰＦ３は、ヘッド系１により読出されたリード信号をフィルタリングして、ホストデータの処理系のＡ／Ｄコンバータ４とサーボデータの処理系に出力する。ここで、ヘッド系１はＭＲヘッド３２ａとヘッドアンプ３４とを意味する。ＶＧＡ２は、ヘッドアンプ３４からのリード信号を増幅してＬＰＦ３に出力する。ＶＧＡ２は、自動ゲインコントローラ（ＡＧＣ機能）を有し、ヘッドアンプ３４からのリード信号のレベルを一定に保持するための増幅器である。
【００３８】
なお、ＰＲイコライザ５は、Ａ／Ｄコンバータ４により変換されたディジタルデータに対して、ＰＲ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ）特性に従った波形等化処理を実行するためのディジタルフィルタを有する。ビタビデコーダは、ビタビ・アルゴリズムに基づいて、ＰＲ等化されたディジタルデータ（コードデータ列）から最尤のデータ系列（最も確からしい系列）を検出する最尤（ＭＬ）推定復号化回路である。
【００３９】
本実施形態では、ＬＰＦ３の周辺回路として、コントロールレジスタ１００以外に、スイッチ回路２０〜２３とフリップフロップ２４が設けられている。コントロールレジスタ１００は、ホストデータ、シリンダコード、バーストデータのそれぞれに対応するｆｃ用レジスタＲ１〜Ｒ３とブースト用レジスタＲ４〜Ｒ６を有する。
【００４０】
スイッチ回路２０，２１は、サーボコントローラ３８から出力されるサーボゲート（ヘッド位置決め制御時に有意となる制御信号）ＳＧにより切換え動作する。即ち、データ再生時に、スイッチ回路２０はｆｃ用レジスタＲ１のホストデータ用のｆｃパラメータデータをｆｃ用制御回路８にセットする。また、スイッチ回路２１はブースト用レジスタＲ４のホストデータ用のブーストパラメータデータをブースト用制御回路９にセットする。
【００４１】
スイッチ回路２２，２３は、フリップフロップ２４から出力される制御信号Ｑにより切換え動作する。フリップフロップ２４は、サーボコントローラ３８から出力されるＳ／Ｈ回路３９のサンプリングゲートＳＴの入力に応じて、制御信号Ｑを出力する。サンプリングゲートＳＴは、例えば２相のバーストデータ（ＢＡ，ＢＢ，ＢＣ，ＢＤ）をサンプルホールドするためのタイミング信号である（図２を参照）。
【００４２】
即ち、ヘッド位置決め制御の速度制御時に、スイッチ回路２２はスイッチ回路２０を介して、ｆｃ用レジスタＲ２のシリンダコード用のｆｃパラメータデータをｆｃ用制御回路８にセットする。また、スイッチ回路２３はスイッチ回路２１を介して、ブースト用レジスタＲ５のシリンダコード用のブーストパラメータデータをブースト用制御回路９にセットする。このとき、スイッチ回路２０，２１はサーボデータの再生モード側になっている。
（第１の実施形態のリードチャネルの動作）
まず、ＨＤＤでは、ディスク３０からホストデータを再生するデータ再生動作とサーボデータを再生する再生動作（以下サーボモードと称する）に大別される。さらに、サーボモードは、シリンダコードを使用する速度制御モードとバーストデータを使用する位置制御モードに大別される。
【００４３】
ヘッド系１は、図２に示すように、サーボデータとホストデータとが混在したリード信号を出力する。ここで、サーボエリアを基準とした通常では複数のデータセクタを含む範囲をサーボセクタと称する。サーボセクタは、サーボコントローラ３８により生成されるセクタパルスにより検出される。データセクタを検出するためのデータセクタパルスは、そのセクタパルスに基づいて生成される。
【００４４】
本実施形態のＬＰＦ３は、サーボゲートＳＧのタイミングに基づいて、データ再生動作時には、ホストデータに相当するリード信号（ＲＤ）に対するフィルタリング処理が有効となる。
【００４５】
具体的には、図１に示すように、スイッチ回路２０により、コントロールレジスタ１００のｆｃ用レジスタＲ１のホストデータ用のｆｃパラメータデータが、ｆｃ用制御回路８にセットされる。また、スイッチ回路２１により、ブースト用レジスタＲ４のホストデータ用のブーストパラメータデータがブースト用制御回路９にセットされる。これにより、ＬＰＦ３は、ホストデータの再生処理に最適なフィルタ特性に従った信号処理を実行することになる。
【００４６】
次に、サーボモード時には、サーボコントローラ３８からのサーボゲートＳＧにより、ＬＰＦ３のモードはホストモードＲＤからシリンダコードモード（ＣＤ）の切換えられる。このとき、切換え時間ＣＴが必要となる。
【００４７】
即ち、サーボゲートＳＧにより、スイッチ回路２０，２１はサーボデータ側にスイッチ動作する。ここで、サーボモードでは、最初に速度制御モードから実行されるため、スイッチ回路２２，２３はシリンダコードのレジスタＲ２，Ｒ５側にオンしている。
【００４８】
したがって、スイッチ回路２２とスイッチ回路２０により、ｆｃ用レジスタＲ２のシリンダコード用のｆｃパラメータデータがｆｃ用制御回路８にセットされる。また、スイッチ回路２３とスイッチ回路２１により、ブースト用レジスタＲ５のシリンダコード用のブーストパラメータデータがブースト用制御回路９にセットされる。これにより、ＬＰＦ３は、シリンダコードの再生処理に最適なフィルタ特性に従った信号処理を実行することになる。
【００４９】
ここで、パルスピーク検出回路６は、電磁変換位置に相当する波形ピーク点を検出し、アナログのリード信号を２値化データに変換して、アドレスコードであるシリンダコードＣＤを含む２値化データを出力する。通常では、シリンダコードＣＤは、サーボコントローラ３８により抽出されてマイクロコントローラ３７に送られる。
【００５０】
次に、位置制御モードに移行すると、図２に示すように、サーボコントローラ３８から前述したサンプリングゲートＳＴが出力されると、ＬＰＦ３のモードはシリンダコードモード（ＣＤ）からバーストデータＢＳのモードに切換えられる。このとき、切換え時間ＣＴが必要となるため、本実施形態では、２相のバーストデータ（ＢＡ，ＢＢ，ＢＣ，ＢＤ）において最初のバーストデータＢＳをそれ以外のバーストデータより、データ長が長くなるように記録する。
【００５１】
フリップフロップ２４は、サンプリングゲートＳＴのタイミングに応じた制御信号Ｑを出力する。
この制御信号Ｑにより、スイッチ回路２２，２３はバーストデータ側にスイッチ動作する。したがって、スイッチ回路２２とスイッチ回路２０により、ｆｃ用レジスタＲ３のバーストデータ用のｆｃパラメータデータがｆｃ用制御回路８にセットされる。また、スイッチ回路２３とスイッチ回路２１により、ブースト用レジスタＲ６のバーストデータ用のブーストパラメータデータがブースト用制御回路９にセットされる。これにより、ＬＰＦ３は、バーストデータの再生処理に最適なフィルタ特性に従った信号処理を実行することになる。
【００５２】
ここで、サーボ復調回路７は、ＬＰＦ３からのリード信号（バースト信号ＢＳを含む信号）の振幅をＤＣ電圧レベルに変換してＳ／Ｈ回路３９に出力する。
以上のように本実施形態によれば、ホストデータ、サーボデータに含まれるシリンダコードＣＤとバーストデータＢＳのそれぞれに最適なｆｃとブースト量のフィルタパラメータを、ＬＰＦ３に設定することができる。したがって、ＬＰＦ３に各データの再生処理に最適なフィルタ特性に設定できるため、各データを確実に再生処理することができる。
【００５３】
特に、ＰＲＭＬ方式のリードチャネルでは、ホストデータのリード信号に対してはＰＲ等化特性に最適な信号処理を行なうことができる。また、バーストデータについてはＳ／Ｎ比を向上できるように、ＬＰＦ３のブースト量を適正に設定し、高域ノイズを確実に除去することが可能となる。
【００５４】
また、シリンダコードのビット品質を確保するために、波形干渉の影響を軽減するためにブースト量を高くするなど、最適なフィルタ特性の設定が可能となる。したがって、ホストデータに対してＬＰＦ３の周波数特性が大きく異なるシリンダコードをデータアドレスとして使用する方式の場合に、シリンダコードの再生動作における信頼性を高めることが可能となる。
【００５５】
なお、従来のプログラマブル電子フィルタにおいて、フィルタパラメータの切換えに要する時間は、特性を決定するための制御電流の切換え処理と特性の安定化に要する時間に依存するが、早くても数１００ｎｓ程度である。
【００５６】
本実施形態では、サーボゲートＳＧの入力タイミングにより、ホストデータとシリンダコードの各フィルタ特性の切換えに要する切換え時間ＣＴを確保している。また、シリンダコードからバーストデータへの切換え処理は、サンプリングゲートＳＴにより動作するフリップフロップ２４と、最初のバーストデータＢＡのデータ長を長くすることにより、所定の時間を確保している。
（第２の実施形態）
第２の本実施形態は、図６に示すように、シリンダコードＣＤの専用の第２のＬＰＦ３ｂを設けて、第１のＬＰＦ３ａによりホストデータＲＤとバーストデータＢＳのリード信号の信号処理を行なう構成である。
【００５７】
即ち、第２のＬＰＦ３ｂでは、ｆｃ用レジスタＲ２のシリンダコード用のｆｃパラメータデータが、ｆｃ用制御回路８ｂにセットされる。また、ブースト用レジスタＲ５のシリンダコード用のブーストパラメータデータが、ブースト用制御回路９ｂにセットされる。
【００５８】
これにより、サーボモード時に、第２のＬＰＦ３ｂは、シリンダコードＣＤの再生処理に最適なフィルタ特性に従った信号処理を実行することになる（図７のＬＰＦ３ｂのモードを参照）。
【００５９】
第１のＬＰＦ３ａでは、データ再生時に、スイッチ回路２０を介して、ｆｃ用レジスタＲ１のホストデータ用のｆｃパラメータデータが、ｆｃ用制御回路８ａにセットされる。また、スイッチ回路２１を介して、ブースト用レジスタＲ４のホストデータ用のブーストパラメータデータがブースト用制御回路９にセットされる。これにより、第１のＬＰＦ３ａは、ホストデータの再生処理に最適なフィルタ特性に従った信号処理を実行することになる。
【００６０】
一方、サーボモード時に、スイッチ回路２０はサーボゲートＳＧにより、バーストデータ側にスイッチ動作する。したがって、スイッチ回路２０により、ｆｃ用レジスタＲ３のバーストデータ用のｆｃパラメータデータが、ｆｃ用制御回路８ａにセットされる。
【００６１】
また、スイッチ回路２１はサーボゲートＳＧにより、バーストデータ側にスイッチ動作する。したがって、スイッチ回路２１により、ブースト用レジスタＲ６のバーストデータ用のブーストパラメータデータが、ブースト用制御回路９ａにセットされる。
【００６２】
これにより、第１のＬＰＦ３ａは、バーストデータの再生処理に最適なフィルタ特性に従った信号処理を実行することになる（図７のＬＰＦ３ａのモードを参照）。なお、他の構成は前述の第１の実施形態と同様である。
【００６３】
第２の実施形態の特徴は、シリンダコードＣＤの専用の第２のＬＰＦ３ｂを設けた構成である。これにより、シリンダコードＣＤの再生処理に最適なフィルタ特性を設定し、信頼性の高いシリンダコードＣＤを再生することが可能となる。したがって、前述したように、データセクタからＩＤ部を省略したフォーマットを採用する方式に適用した場合に、高ビット品質でかつ高記録密度のシリンダコードＣＤを要求に十分に対処することが可能となる。
【００６４】
また、サーボモード時に、サーボゲートＳＧにより、第１のＬＰＦ３ａはバーストデータの再生処理に最適なフィルタ特性に切換えられている。即ち、サーボゲートＳＧの発生直後に、第１のＬＰＦ３ａはバーストデータ用フィルタ特性に切換えられて、シリンダコードＣＤの信号処理の期間に、そのフィルタ特性に安定化している。したがって、前述の第１の実施形態のように、ＬＰＦモードがシリンダコードからバーストデータに移行するときに、フィルタ特性の切換え時間ＣＴのためのバーストデータＢＡのデータ長は必要としない（図２のＬＰＦモードを参照）。
（第３の実施形態）
第３の実施形態は、前述の第２の実施形態の応用例であって、図８に示すように、リードチャネルの内部にサーボＰＬＬ回路８０を追加した構成である。
【００６５】
また、第１のＬＰＦ３ａは、サーボゲートＳＧにより、ホストデータＲＤとバーストデータＢＳの各モードに従ってブースト特性のみを切換える。一方、シリンダコードＣＤの専用の第２のＬＰＦ３ｂは、サーボゲートＳＧにより、ｆｃ特性のみを切換える。切換え動作はセレクタ８１により実行される。
【００６６】
即ち、シリンダコードＣＤは、ＰＲＭＬ方式の信号処理を採用するホストデータＲＤとは異なり、ピーク検出方式の信号処理を採用するため、周波数特性が大きく異なる。また、バーストデータＢＳとは異なり、前述のように、ビット密度を高めるためには、波形干渉の影響を軽減するために、波形スリミングを向上させるブースト量を高くする必要がある。
【００６７】
そこで、第２のＬＰＦ３ｂでは、ブースト量はシリンダコードＣＤの特性に従って最適値が固定的に設定されており、サーボモード時にコントロールレジスタ１００からシリンダコード用のｆｃパラメータデータが、ｆｃ用制御回路８にセットされる。
【００６８】
一方、バーストデータＢＳは、ブースト量を高くすると、Ｓ／Ｎ比が低下するため、相対的に下げる必要がある。そこで、第１のＬＰＦ３ａでは、ｆｃパラメータはホストデータＲＤの特性に従って最適値が固定的に設定されており、サーボモード時にコントロールレジスタ１００からバーストデータ用のブーストパラメータデータが、ブースト用制御回路９にセットされる。また、データ再生時には、コントロールレジスタ１００からホストデータ用のブーストパラメータデータが、ブースト用制御回路９にセットされる。
【００６９】
サーボＰＬＬ回路８０は、図９に示すように、サーボゲートＳＧの立上がりタイミングで、アクジション（位相引込み）し、ＡＧＣＳＹＮＣエリア中でアクジションが完了するように構成されている。
【００７０】
サーボＰＬＬ回路８０は、位相同期したサーボクロックを生成してサーボコントローラ３８に供給し、シリンダコードＣＤの再生タイミングとして使用される。
【００７１】
従来では、水晶発振から作成した基準クロックとシリンダコードの２値化データをカウンタでカウントする程度で、シリンダコードのビット信頼性を十分確保することが可能であった。しかし、前述のようなＩＤレスのフォーマット採用によるシリンダコードの信頼性要求及び線記録密度向上によるシリンダコードの周波数向上の要求に対して、従来のカウンタ方式では信頼性が不十分である。
【００７２】
そこで、前記の要求を満たすためには、シリンダコードＣＤのビットタイミングを改善する必要があるが、シリンダコードＣＤの２値化データを使用して、サーボＰＬＬ回路８０によりサーボクロックを作成する方式が有効である。
【００７３】
しかしながら、サーボＰＬＬ回路８０を使用する方式では、サーボＰＬＬ回路８０において、位相追従されるシリンダコードＣＤは、ＬＰＦを通過して２値化されたものであるから、原波形に対してＬＰＦの群遅延特性を含んでいることになる。
【００７４】
ここで、バーストデータＢＳは、サーボＰＬＬ回路８０からのサーボクロックにより作成されたサンプルゲートＳＴでサンプリングされることになる。したがって、群遅延特性（増減）がサーボクロックに影響すると、サンプルゲートＳＴのオン／オフタイミングがばらつき、バーストデータＢＳの復調処理精度（リピータビリティ）が低下する。
【００７５】
そこで、群遅延特性がサーボＰＬＬ回路８０から出力されるサーボクロックに影響することを防止するために、シリンダコードＣＤの専用の第２のＬＰＦ３ｂのｆｃ特性を最適値に設定することが必要となる。
【００７６】
以上のように本実施形態のような構成であれば、シリンダコードＣＤの専用の第２のＬＰＦ３ｂとサーボＰＬＬ回路８０とを使用した方式により、高ビット密度のシリンダコードＣＤを高精度に再生することができる。また、サーボＰＬＬ回路８０からのサーボクロックを使用するバーストデータの再生処理においても、高精度の再生処理を実現することができる。
（第４の実施形態）
第４の実施形態は、前述の第１の実施形態と第２の実施形態の応用例であり、ＰＲＭＬ方式に対してピーク検出方式のリードチャネルに適用した場合である。
【００７７】
図１０は、第１の実施形態のＰＲＭＬ方式のリードチャネルに対して、ピーク検出方式に適用した場合の構成である。この方式では、ホストデータＲＤは、ピーク検出方式のパルスピーク検出回路６により信号処理されて再生される。なお、ホストデータＲＤの信号処理以外の構成は、第１の実施形態と同様である。
【００７８】
図１１は、第２の実施形態のＰＲＭＬ方式のリードチャネルに対して、ピーク検出方式に適用した場合の構成である。この方式では、パルスピーク検出回路６には、ホストデータＲＤとシリンダコードＣＤの各リード信号が入力されるため、入力切換え用のスイッチ回路２５が設けられている。
【００７９】
スイッチ回路２５はサーボゲートＳＧにより切換え動作し、サーボモード時にはシリンダコードＣＤの専用の第２のＬＰＦ３ｂから出力されるリード信号をパルスピーク検出回路６に入力する。また、データ再生時には、第１のＬＰＦ３ａから出力されるホストデータＲＤに対応するリード信号をパルスピーク検出回路６に入力する。
なお、それ以外の構成は第２の実施形態と同様である。
【００８０】
【発明の効果】
以上詳述したように本発明によれば、特にセクタサーボ方式のＨＤＤ等のディスク記録再生装置において、データ再生処理に必要なフィルタに対して、ホストデータとサーボデータの２種類だけでなく、サーボデータのシリンダコードとバーストデータのそれそれに最適なフィルタ特性を設定することができる。したがって、各データに対する信頼性の高い再生動作を実現することが可能になる。
【００８１】
特に、セクタサーボ方式のＨＤＤにおいて、ホストデータの記録エリアからＩＤ部を省略するフォーマットを採用した方式に適用すれば、シリンダコードの高ビット記録化と高精度の再生処理を実現できるため、シリンダコードをデータアドレスとして使用することが容易となり、極めて有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に関係するリードチャネルのブロック図。
【図２】第１の実施形態に関係するタイミングチャート。
【図３】第１の実施形態に関係するＨＤＤのブロック図。
【図４】第１の実施形態に関係するディスクフォーマットを示す概念図。
【図５】第１の実施形態に関係するトラックフォーマットを示す概念図。
【図６】第２の実施形態に関係するリードチャネルのブロック図。
【図７】第２の実施形態に関係するタイミングチャート。
【図８】第３の実施形態に関係するリードチャネルのブロック図。
【図９】第３の実施形態に関係するタイミングチャート。
【図１０】第４の実施形態に関係するリードチャネルのブロック図。
【図１１】第４の実施形態に関係するリードチャネルのブロック図。
【図１２】従来のピーク検出方式のリードチャネルのブロック図。
【図１３】従来のＰＲＭＬ方式のリードチャネルのブロック図。
【符号の説明】
１…ヘッド系（ＭＲヘッド３２ａとヘッドアンプ３４）
２…アンプ（ＶＧＡ）
３…ローパスフィルタ（プログラマブル電子ＬＰＦ）
４…Ａ／Ｄコンバータ
５…ＰＲイコライザ
６…パルスピーク検出回路
７…サーボ復調回路
８，８ａ，８ｂ…ｆｃ（低域遮断周波数）制御回路
９，９ａ，９ｂ…ブースト（高域強調係数）制御回路
２０〜２３，２５…スイッチ回路
２４…フリップフロップ
３０…ディスク
３５…リードチャネル
３７…マイクロコントローラ
３８…サーボコントローラ
１００…コントロールレジスタ
【図１】
0003586008.tif 000002
【図２】
0003586008.tif 000003
【図３】
0003586008.tif 000004
【図４】
0003586008.tif 000005
【図５】
0003586008.tif 000006
【図６】
0003586008.tif 000007
【図７】
0003586008.tif 000008
【図８】
0003586008.tif 000009
【図９】
0003586008.tif 000010
【図１０】
0003586008.tif 000011
【図１１】
0003586008.tif 000012
【図１２】
0003586008.tif 000013
【図１３】
0003586008.tif 000014