(57)【特許請求の範囲】
【請求項１】
開始アドレスと呼ばれる一連のアドレスを表現する２進ワード（ＡI）のビット数を減少する方法であって、
この方法は、少なくとも第１のステップ（Ｅ１）を含み、この第１のステップは、連続的に、
各開始アドレス（ＡＩ）から、固定されたランクを有する少なくとも１つのビット（Ｃ１）を取出す工程、
上記ビット（Ｃ１）から、選択アドレス（ＡＳ）と呼ばれるアドレスを形成する工程、
前記選択アドレスの機能として、複数の予め定められた第１のフォーマット（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４）から選択されたフォーマット（Ｍ１ｉ）を使用し、各開始アドレス（ＡＩ）から一連のビット（Ｃ３、Ｃ６）を取出す工程、
上記の一連のビット（Ｃ３、Ｃ６）を用いて、第１相対アドレス（ＡＶ１）と呼ばれる２進ワードを形成する工程、
開始アドレスのビット数よりも少ないビット数を有する、第１減少アドレス（ＡＴ１）と呼ばれるアドレスを得るために、この第１相対アドレスを、この第１相対アドレスを決定するために選択されたフォーマット（Ｍ１ｉ）と組合わされている、予め定められた基本アドレス（ＡＢ（Ｍ１ｉ））と呼ばれるアドレスに加える工程を有し、
そして、前記第１のフォーマットにおける１つのフォーマット（Ｍ１ｉ）と組合わされる基本アドレス（ＡＢ（Ｍ１ｉ））を予め定めるために、
第１のフォーマットについて連続的に処理し、
前記第１のフォーマットから得られる最初のフォーマットと組合わされる基本アドレスとして０を採用し、
他の第１のフォーマットとそれぞれ組合わされる各基本アドレスの値として、直前に考慮された第１のフォーマットに関して決定された最後の基本アドレスと、直前に考慮された第１のフォーマットを使用して得ることのできる最大相対アドレス値に１単位だけインクレメントされものとの合計を採用する、
ことを特徴とするビット数を減少する方法。
【請求項２】
この方法はさらにｎ−１の連続する工程を含み、ｎは少なくとも２に等しく、そしてｊが２〜ｎの間の範囲にあるｊ番目の工程が、連続的に、
複数の予め定められたｊ番目のフォーマットから選択されたフォーマット（Ｍｊｋ）を使用して、各開始アドレス（ＡＩ）からｊ番目の一連のビット（Ｃ２、Ｃ４）を取出し、このｊ番目の一連のビットはｊ−１番目のステップによって提供された減少アドレス（ＡＴ（ｊ−１））のビット数よりも小さいビット数を有するものであり、このフォーマットはｊ−１番目のステップによって提供された減少アドレス（ＡＴ（ｊ−１））を用いて選択する工程、
このｊ番目の一連のビット（Ｃ２、Ｃ４）により、ｊ番目の相対アドレスと呼ばれる２進ワード（ＡＶｊ）を形成する工程、
開始アドレス（ＡＩ）と置き換わり、そしてｊ−１番目の減少アドレス（ＡＴ（ｊ−１））よりも小さいビット数を有するｊ番目の減少アドレス（ＡＴｊ）を得るために、このｊ番目の相対アドレス（ＡＶｊ）を、選択されたフォーマット（Ｍｊｋ）と組合わされた予め定められた基本アドレス（ＡＢ（Ｍｊｋ））と呼ばれるアドレスに加える工程を有し、
そして、ｊ番目のフォーマットのうちの１つのフォーマット（Ｍｊｋ）と組合わされた基本アドレス（ＡＢ（Ｍｊｋ））を予め定めるために、この方法は、
ｊ番目のフォーマットについて連続的に処理し、
これらｊ番目のフォーマットから考慮される最初のフォーマットと組合わされる基本アドレスとして０を採用し、
他のｊ番目のフォーマットとそれぞれ組合わされる各基本アドレスの値として、直前に考慮されたｊ番目のフォーマットに関して決定された最後の基本アドレスと、考慮されたフォーマットを使用して得ることのできる最大相対アドレス値に１単位だけインクレメントされものとの合計を採用する、
ことを特徴とする請求項１に記載の方法。
【請求項３】
リンク番号（ＬＩ）および非同期的な時分割多重通信のセルヘッダにより形成される開始アドレス（ＡＩ‘）におけるビット数を減少する方法であって、前記セルヘッダは、ラジアルリンク識別フィールド（ＶＰＩ）、チャンネル識別フィールド（ＶＣＩ）、そしてチャンネル属性フィールド（ＣＡ）を含み、
この方法は少なくともラジアルリンク識別フィールド（ＶＰＩ）およびチャンネル識別フィールド（ＶＣＩ）のビット数を減少する２つのステップ（Ｅ‘１、Ｅ‘２）を含み、
第１のステップ（Ｅ１‘）は、
開始アドレス（ＡＩ‘）からリンク番号（ＬＩ）を取出し選択アドレス（ＡＳ‘）を形成する工程、
前記選択アドレス（ＡＳ‘）により第１のフォーマットメモリ（MＦ１‘）をアドレスし、前記ラジアルリンク識別フィールド（ＶＰＩ）から第１の一連のビット（ｎ０；ｎ２）を取出すための第1のマスク（Ｍ１‘）を得る工程、
前記第1のマスク（Ｍ１‘）を用いて前記ラジアルリンク識別フィールド（ＶＰＩ）に属する前記第１の一連のビット（ｎ０、ｎ２）を取出す工程、
取出された前記第１の一連のビットを圧縮し、第１の相対アドレス（ＡＶ１‘）を形成する工程、
前記リンク番号（ＬＩ）を使用してこのリンク番号（ＬＩ）の値Ｌに、後続する値０（００００  ００００）を結合し、取り出された前記第１の一連のビットに対する第１の基本アドレス（ＡＢ１‘）を得る工程、そして、
前記第１の相対アドレス（ＡＶ１‘）を前記第１の基本アドレス（ＡＢ１‘）に付加して第１の減少アドレス（ＡＴ１‘）を形成する工程を含み、
第２のステップ（Ｅ２‘）は、
前記第１の減少アドレス（ＡＴ１‘）を使用して第２のフォーマットメモリ（MＦ２‘）をアドレスし、前記チャンネル識別フィールド（ＶＣＩ）から第２の一連のビット（ｎ３、ｎ５）を取出すための第２のマスク（Ｍ２‘）を得る工程、
前記第２のマスク（Ｍ２‘）を用いて前記チャンネル識別フィールド（ＶＣＩ）に属する第２の一連のビット（ｎ３、ｎ５）を取出す工程、
取出された前記第２の一連のビットを圧縮し、第２の相対アドレス（ＡＶ２‘）を形成する工程、
前記第１の減少アドレス（ＡＴ１‘）を使用して基本アドレスメモリ（MＡ２‘）をアドレスし、前記第２のマスク（Ｍ２‘）と関連する第２の基本アドレス（ＡＢ２‘）を得る工程、そして、
前記第２の相対アドレス（ＡＶ２‘）を前記第２の基本アドレス（ＡＢ２‘）に付加し、第２の減少アドレス（ＡＴ２‘）を形成する工程を含み、
ここで、前記第２の基本アドレス（ＡＢ２‘）は、各基本アドレスに対して得られた一連の減少アドレス（ＡＴ２‘）が、別の基本アドレスにより得られた一連の減少アドレスと共通の値を持たないように選択される、
ことを特徴とするビット数を減少する方法。
【請求項４】
さらに第３の相対アドレス（ＡＶ３‘）を形成する第３のステップ（Ｅ３‘）を有し、このステップは開始アドレス（ＡＩ‘）からチャンネル属性フィールド（ＣＡ）に属する一連のビット（ｂ１、ｂ２）を取出すことによりなされることを特徴とする請求項３記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一連のアドレスを表す２進ワード中のビット数を減少する方法に関する。
【０００２】
【従来の技術】
一連のアドレスは、シリーズ中のアドレスを全て符号化するために厳密に必要とされるビット数よりかなり大きい多数のビットを有する２進ワードによって表されることが多い。例えば、遠隔通信フィールドにおいて、非同期的な時分割多重通信ネットワークを介してデータを送信するために使用される各セルはＣＣＩＴＴによって標準化され、特にセルと関連した通信の識別を可能にする非常に多数のビットによって形成されるヘッダを含む。通信ネットワークにおける２つのノード間の境界部分において、このヘッダは12のラジアルリンク識別ビット、16のチャンネル識別ビットおよび４のチャンネル属性ビットを含んでいる。各ラジアルリンクはネットワーク中のノードによって単一のエンティティとして考えられ処理されるか、或は例えば異なる方向に関連した通信を導くようにチャンネルごとに処理されることができる１セットのチャンネルを構成する。４のチャンネル属性ビットは特に同じチャンネルを通じて導かれることができる異なるタイプのデータ、例えば利用者によって発生されたデータまたは保守データ間で行われる区別を可能にする。
【０００３】
これらの32ビットにそれぞれ割当られた値は、ネットワーク中の２つのノード間のリンクに対してのみ有効である。ネットワーク中の各ノードを通過したとき、この値は変化され、変換表と呼ばれる表において読取られる値によって置換される。上記の32ビットおよびノード入力リンクを指定する番号はこの変換表にアクセスするために使用される。表はヘッダの32ビットに新しい値およびノード出力リンクを示す数を提供し、またセル処理のために局部的に使用される情報を副次的に提供する。この情報は各セルに対応し、セルに並列に送信される信号情報を含む。
【０００４】
【発明が解決しようとする課題】
ネットワーク中の２つのノード間の境界部分において通信が識別されることを可能にするヘッダは32ビットを含み、したがって228個の異なる通信を識別し、各チャンネルに対して24個の異なる属性を区別することを可能にする。利用者とネットワークとの間のインターフェイス部分において、ラジアルリンク識別フィールドは８ビットだけを含み、チャンネル識別性フィールドは16ビットを含み、チャンネル属性フィールドは４ビットだけである。したがって、2２4個の通信を識別することが可能であり、各チャンネルに対して24個の異なる属性を区別することを可能にする。さらに、ノード入力リンクの数は異なるリンクに到達したチャンネルが区別されることを可能にする。実際に、標準化されたヘッダによって与えられたアドレス能力はノードに実際に到達するチャンネルの数をかなり越えている。この過剰状態は、ヘッダの32ビットまたは28ビットが読取り・書込みアドレスとして直接使用される場合、変換表を含むメモリ装置に対して深刻な欠点を伴う。メモリの低い容量に対してその複雑さがつり合わないため、例えば４キロワードのような比較的小さい数のワードを含むことだけを必要とするメモリ内の位置を特定するためにデコーダに32ビットまたは28ビットの入力ビットを供給することは問題外である。
【０００５】
１つの既知の解決方法は、アドレスするためのラジアルリンク識別フィールドおよびチャンネル識別フィールドから取出されたビットのシリーズを使用することである。このシリーズのフォーマットは予め定められており、そのビット数はラジアルリンク識別フィールド用およびチャンネル識別フィールド用のビットの合計数より低く、例えば28または32ビットの代わりに14または16ビットである。この方法の欠点は、ラジアルリンク識別フィールドおよびチャンネル識別フィールドの値を選択するときにネットワークオペレータの自由度を制限することである。
【０００６】
別の解決方法は、ラジアルリンク識別フィールドおよびチャンネル識別フィールド中の全ビットを変換する内容によってアドレスされることができるメモリを使用することである。これらのフィールドが合計32ビットを有している場合、このメモリは32ビットアドレス入力を含んでいなければならない。例えば区別されるべきラジアルリンクまたはチャンネルが4096に等しい場合、それは12ビットで符号化されたアドレスを提供する出力を含む。この変換メモリは4096個の32ビットレジスタおよび4096個の32ビット比較器を含んでいなければならず、各レジスタはラジアルリンク識別フィールドおよびチャンネル識別フィールドに対する予測値の１つを含む。このメモリはまたメモリ中に蓄積された各値に対して装置が最初のアドレスの特定のビットをマスクするようにマスク装置を含む。現在の技術状態においてこのようなメモリはマスクするのに非常に高価であり、また単一の集積回路中に含まれることができない。
【０００７】
第３の解決方法は、プロセッサを使用して28または32ビットの開始アドレスに関して減少された数のビットを持つアドレスを計算することである。しかしながら、この解決方法はこのような計算を行うのに十分な時間を残さない非常に高い２進データ速度のために非同期的な時分割多重通信ネットワークにおけるセルヘッダの変換に対して適応不可能である。
【０００８】
本発明の目的は、これらのフィールドの値に対する選択の優先自由度を制限せずにこのような変換メモリの読取り・書込みアドレスを形成する２進ワードにおけるビットの数を減少する方法を提供することであって、それは容易に集積可能な通常の電子部品を使用して構成されることが可能であり、非同期的な時分割多重通信ネットワークにおける２進データ伝送速度に対応した高速で実行可能である。
【０００９】
【課題を解決するための手段】
本発明の方法は、
固定されたランクを有する少なくとも１つのビットを各開始アドレスから取出し、
上記のビットにより選択アドレスと呼ばれるアドレスを形成し、
選択アドレスの関数として多数の予め定められた第１のフォーマットから選択されたフォーマットを使用して各開始アドレスから一連のビットを取出し、
第１の相対アドレスと呼ばれる２進ワードを上記の一連のビットにより形成し、
予め定められており、相対アドレスを決定し、開始アドレスより小さい数のビットを持つ第１の減少アドレスを得るために選択されたフォーマットと関連されている基本アドレスと呼ばれるアドレスにこの相対アドレスを付加することからなる連続的な少なくとも１つの第１のステップを含み、
さらに、第１のフォーマットの１つと関連した基本アドレスを予め定めるために、
第１のフォーマットを連続的に考慮し、
前記第１のフォーマットにおいて考慮された第１のフォーマットと関連した基本アドレスとして０を採用し、
前に考慮された第１のフォーマットに対して決定された最後の基本アドレスおよび１単位だけインクレメントされた前に考慮された最後の第１のフォーマットを使用して得られることができる最大相対アドレス値の合計を別の第１のフォーマットとそれぞれ関連した各基本アドレスの値に対して採用することを特徴とする開始アドレスと呼ばれる一連のアドレスを表わす２進ワードにおけるビットの数を減少する方法である。
【００１０】
上記を特徴とする方法は、減少アドレスのシリーズが１単位のインクレメントにおいて増加する値のシリーズに対する開始アドレスのシリーズより近く、これはこれらのアドレスを表すのに必要とされるビットの数を最小にするのに最適な形態であるため開始アドレスのものより少ない数のビットを持つアドレスを生成する。例えば、アドレスのシリーズが２ｑ−１と２ｑとの間において多数の値を含んでいる場合、このアドレスのシリーズを表すのに最適なビット数はｑ−１に等しく、このアドレスのシリーズの最適な形態は、例えば０から始まる連続した値のシリーズである。開始アドレスがｑ−１より大きい多数のビットにより符号化された場合、ヘッダ中のいくつかの群のビットが可能な２進値の全てを取るわけではなく、所定の群のビットによって取られた各値に対して別のビットが連続または不連続的であるが、通常考慮された群のビットが決して取らない値に対応した大きい空の間隔によって別のサブセットから分離されたアドレス値のサブセットを限定する値を取りことが観察されることができる。
【００１１】
第１の観点において、本発明による方法は上記のサブセット間の少なくともいくつかの空の間隔が取除かれることを可能にする。各セブセットに対して一連の相対アドレスを決定することは、サブセットを形成する開始アドレスの連続性または相対的連続性を利用することを可能にする。各サブセットに対して決定された相対アドレスに基本アドレスを付加することは結果的に２つの連続したサブセット間の間隔を減少するか、或は取除くようにサブセット中の開始アドレスの値を全て変換する。
【００１２】
第１のステップに対して考慮された所定のビット群のもの以外のビットを考慮する。これらの別のビット間において、潜在的な値を全て取るわけではない所定の群のビットを考慮する。このような群が存在している場合、これは第１のステップ中に考慮された各サブセット自身が空の間隔によって分離されたアドレス値のサブセットによって形成されることを意味する。
【００１３】
本発明による方法の第２のステップはそれらを分離する空の間隔の少なくともいくつかを減少するか、或は取除くように減少されたアドレスのサブステップを変換することに等しい。
【００１４】
これらのサブステップはそれら自身不連続的であってもよい。開始アドレス値の分布は、最適なビット数に等しい多数のビットが得られるまで一連のアドレスを表すことを許した場合、方法中のステップ数は増加されてもよい。
【００１５】
一般に、第１のステップに加えて本発明による方法はｎ−１の連続したステップを含み、ここにおいてｎは少なくとも２に等しく、ｊが２乃至ｎの範囲の持つ第ｊのステップは：
第ｊのシリーズがｊ−１番目のステップによって与えられた減少アドレスを持つものより小さい多数のビットを有するように、多数の予め定められた第ｊのフォーマットから選択されたフォーマットにしたがって第ｊのシリーズのビットを各開始アドレスから取出し、そのフォーマットはｊ−１番目のステップによって与えられた減少アドレスを利用して選択され、
第ｊの相対アドレスと呼ばれる２進ワードをこの第ｊのシリーズのビットにより形成し、
開始アドレスを置換し、ｊ−１番目の減少アドレスのものより小さい多数のビットを有する第ｊの減少アドレスを得るために予め定められ、選択されたフォーマットと関連された基本アドレスと呼ばれるアドレスにこの第ｊの相対アドレスを付加し、
第ｊのフォーマットのものと関連した基本アドレスを予め定めるために：
第ｊのフォーマットを連続的に考慮し、
これらの第ｊのフォーマットにおいて考慮された第１のフォーマットと関連した基本アドレスとして０を採用し、
前に考慮された第ｊのフォーマットに対して決定された最後の基本アドレスおよび１単位だけインクレメントされた考慮されたフォーマットを使用して得られることができる最大相対アドレス値の合計を別の第ｊのフォーマットとそれぞれ関連した各基本アドレスの値として採用することから成る。
【００１６】
このようにして選択された基本アドレスは、各基本アドレスにより得られる減少されたアドレスのシリーズが、別のｊ番目のフォーマットと組み合わされた基本アドレスにより得られる減少されたアドレスのシリーズと、共通する値を持たない。
【００１７】
非同期的な時分割多重送信用のリンク数およびセルヘッダによって形成された開始アドレスにおけるビットの数を減少するために特別な技術が使用される。請求項３は、ヘッダにおいてラジアルリンクおよびチャンネル識別フィールドだけを考慮するこの技術の第１の別の実施態様を提供する。請求項４は、ヘッダにおいてチャンネル属性フィールドを考慮する別の別の実施態様を提供する。
【００１８】
本発明は以下の説明および関連した図面からさらに良く理解され、その他の詳細が明らかになるであろう。
【００１９】
【実施例】
図１は一連の開始アドレスを表す２進ワードＡＩにおけるビット数を減少するように本発明による方法を適用するための一般的な技術の第１のステップＥ1 および第ｊのステップＥj を示す。例えば、この２進ワードは基準Ｃ1 ，…Ｃ7 により１／２バイトごとに基準を付けられた28ビットを含む。
【００２０】
第１のステップＥ1は最初に予め定められたマスクＭＳ1を使用して他のビットをマスクすることによって開始アドレスから一連のビットを取出す。例えば、マスクＭＳ1は１／２バイトＣ1の４ビットを取出す。その後、それは選択ビットＡＳｉと呼ばれるビットを取出されたビットにより形成する。これを行うために、取出されたビットは動作基準１によって圧縮される。すなわち、それらはレジスタの段階内で連続的になされる。選択アドレスＡＳｉは、それぞれフォーマットメモリおよび基本アドレスメモリと呼ばれる２つのメモリＭＦ1およびＭＡ1を同時にアドレスするために使用される。メモリＭＦ1はいくつかのマスクＭｌｉを含み、それぞれ選択アドレスＡＳｉ中の種々の潜在的な値のそれぞれに対応する予め定められたフォーマットを限定する。メモリＭＡ1は、ＡＢ（Ｍｌｉ）で示されるいくつかの基本アドレスを含み、それぞれ選択アドレスＡＳｉの値の１つにそれぞれ対応する。この例において、選択アドレスを形成する１／２バイトＣ1 が実際に16個の値を取るならば、ｉは値１乃至16を取る。
アドレス表示のために使用される所望のサブ領域（この例におけるC３およびC６）と組み合される上記基本アドレスＡＢ（Ｍｌｉ）は、単にこれらの使用サブ領域のコンテキストのために使用される物理的メモリ中の第１のエントリイを指示する。
【００２１】
各マスクＭｌｉはこの例において28ビットを含み、一連のビットが開始アドレスＡＩから取出されることを可能にする。例えば、１／２バイトＣ3 およびＣ6 が 256のアドレスの連続したセットを符号化したことが認められた場合、それはその他全てのビットをマスクすることによってこれら２つのバイトＣ3 およびＣ6 の取出しを可能にする。２つの１／２バイトＣ3 およびＣ6 はこの例において0 乃至255 の全ての値を取る第１の相対アドレスＡＶ1 と呼ばれる２進ワードを形成するように動作基準２によって圧縮される。相対アドレスＡＶ1 は、第１の減少アドレスＡＴ1 と呼ばれるアドレスを得るためにメモリＭＡ1 によって与えられた基本アドレスＡＢ（Ｍｌｉ）に動作基準３を通して付加される。減少したアドレスＡＴ1 は基本アドレス（Ｍｌｉ）中のビット数に主として依存し、可変アドレスＡＶ1 中のものより通常大きいビット数を含む。減少したアドレスＡＴ1 中のビット数は最初のアドレスＡＩのビット数より常に小さい。
【００２２】
基本アドレスＡＢ（Ｍｌｉ）は、図１に示す工程に先行して実行される本発明に係るビット数減少方法を適用するシステムの初期化の一部として予め決定される。この場合、開始アドレスＡＩ中の異なる使用サブ領域によって使用される物理的メモリの各部分は重なり合ってはならない。それ故に、次の使用サブ領域と組み合される次の基本アドレスは、重なり合う危険を避けるために、前の使用サブ領域に関する基本アドレス＋最大相対アドレス（＝最大減少アドレス）より小さくすることはできない。例えば基本アドレスの決定の例として、図２に示す０値、ＡＢ（Ｍ１２）、およびＡＢ（Ｍ１３）を参照願いたい。
第１のフォーマットＭｌｉの１つと組合わされる基本アドレスＡＢ（Ｍｌｉ）の決定は、
任意の順序で第１のフォーマットＭｌｉを連続的に考慮し、
上記第１のフォーマットの中で考慮された第１のフォーマットと組合わされる基本アドレスとして０を使用し、そして
他の第１のフォーマットとそれぞれ組合わされるそれぞれの基本アドレスの値として、先行して考慮された第１のフォーマットを使用して得られた最大減少アドレス値に１単位インクレメントした値を使用する。
【００２３】
実際に、この最大減少アドレス値は、前に考慮された第１のフォーマットに対して決定された最後の基本アドレスと、考慮されたフォーマットを使用して得ることができる最大相対アドレス値を加算することによって計算される。
隣接する２進値を有する開始アドレスＡＩの範囲は本発明によって非隣接値を有する一組のサブ領域（図１の例におけるＣ３およびＣ６）により置換えられる。各サブ領域は、上記動作基準２による削減ステップが実行され、そしてサブ領域の基本アドレスＡＢ（Ｍｌｉ）において開始され、そのサブ領域に対して関連する相対アドレスＡＶの最大値に等しい領域にわたって配置されるという理由により、各サブ領域自身は隣接しているものと考えられる。例えば、図２のＳＥ１、ＳＥ２、ＳＥ３の組を参照願いたい。
従って、全てのサブ領域にわたる最大相対アドレスの全ての合計を、メモリコンテキストユニット内で必要とされる物理メモリの大きさとすることが可能であり、例えば図２および図３に示すように開始アドレスＡＩの元の領域よりも極めて小さくすることができる。このことは圧縮効果を生じさせる。
【００２４】
図２は図１に示された適応技術の第１のステップＥ1によって、大きいがまばらに配置されたアドレス領域ＡＩからより小さいアドレス領域ＡＴ１にアドレスが写像された本発明による事例を示す。図２中の第１のラインは、一連の開始アドレスＡＩを表す28ビットを使用して符号化されることができる最初のアドレスの 228個の値の全てを示す。この例において、これらの28ビットによって７×214個のアドレス値だけが実際に符号化されている。これらの実際に符号化された値は、216 、214および215の連続した値をそれぞれ含む、例えば３つのサブセットＥＮ1，ＥＮ2およびＥＮ3と組合わされており、これらのサブセットは符号化されることができるが、アドレスとして使用されない値に対応した空の間隔によって分離されている。第１のステップＥ1を示すために各サブセットは連続的であると仮定され、すなわち一連の連続した値によって形成されると考えられるが、これは単に特定の場合である。第１のサブセットは値０で始まる。第１および第２のセットは２×214個の値に対応した空の間隔によって分離されている。第２および第３のサブセットは214個の値に対応した空の間隔によって分離されている。
【００２５】
本発明による方法の第１のステップは、開始アドレス値ＡＩの３つの分離したサブセットに３つの結合されたサブセットＳＥ1 ，ＳＥ2 およびＳＥ3 から構成された減少アドレス値ＡＴ1 の連続したセットを関連させる。サブセットＥＮ1 ，ＥＮ2 およびＥＮ3 と関連した開始アドレス値ＡＩは、16，14および15ビットをそれぞれ含む３つのシリーズのＡＩビットの値の変化によってそれぞれ符号化される。
【００２６】
図１に示されたように、これらの３つのシリーズのビットは３つのマスクＭ11，Ｍ12およびＭ13を使用してそれぞれ取出される。
【００２７】
これら３つのシリーズのビットによって得られた値は３つのシリーズの重畳した相対アドレスＡＶ1 ：０乃至 216−1 ；０乃至 214−1 ０乃至 215−1 ；を形成する。これら３つのシリーズの相対アドレスＡＶ1 は、これが共通の値を持たず、実現可能なならば結合されている３つのシリーズの減少アドレス値ＡＴ1 を得るように変換されなければならない。
【００２８】
全シリーズの相対アドレスは、アドレスＡＩから一定値の任意のビットを取出すために使用できない、すなわち値０を決して取らず、したがって値１のままであるため値０で始まることに留意すべきである。
【００２９】
選択アドレスＡＳｉの３つの値はそれぞれ３つのマスクＭ11，Ｍ12およびＭ13並びに３つのシリーズの相対アドレス値ＡＴ1 を変換するために使用された３つの基本アドレス値ＡＢ（Ｍ11），ＡＢ（Ｍ12）およびＡＢ（Ｍ13）を選択する。例えば、考慮された第１のシリーズの相対アドレス値はサブセットＥＮ1 の開始アドレスＡＩに対応したものである。それは値０で始まるため変換される必要がない。したがって、基本アドレスＡＢ（Ｍ11）は０に等しく取られる。サブセットＥＮ1 の開始アドレスＡＩに対応した減少アドレスＡＴ1 は０乃至 216−1 である。これは図２におけるサブセットＳＥ1 である。
【００３０】
例えば、考慮された第２のシリーズの相対アドレス値はサブセットＥＮ2 の開始アドレスＡＩに対応したものである。このシリーズは値０で始まるため、それは前に得られた最大の減少アドレス値と結合されるように４× 214＝ 216から変換される必要がある。したがって、基本アドレスＡＢ（Ｍ3 ）は 216に等しく取られる。したがって、サブセットＥＮ2 の開始アドレスＡＩに対応した減少アドレスＡＴ1 は 216乃至 216＋ 214−1 ＝５× 214−1 である。これは図２におけるサブセットＳＥ2 である。
【００３１】
例えば、考慮された第３のシリーズの相対アドレス値はサブセットＥＮ3 の開始アドレスＡＩに対応したものである。このシリーズは値０で始まるため、それは前に決定された最大の減少アドレス値と結合されるように５× 214から変換される必要がある。したがって、基本アドレスＡＢ（Ｍ12）は 216に等しく取られる。したがって、サブセットＥＮ3 の開始アドレスＡＩに対応した減少アドレスＡＴ1 は５× 214乃至５× 214＋ 215−1 ＝７× 214−1 である。これは図２におけるサブセットＳＥ3 である。
【００３２】
この例において、セットＥＮ1 ，ＥＮ2 およびＥＮ3 は増加している開始アドレス値に対応し、同じ順序で増加する減少アドレスを得るために連続的に考慮される。これは本発明による方法に対して好ましいが、強制的ではない適応技術である。
【００３３】
この非常に簡単な例において、開始アドレス値の各サブセットＥＮ1 ，ＥＮ2 およびＥＮ3 は連続していると考えられるため、単一のステップは連続したシリーズの減少アドレスＡＴ1 を得るために十分である。これらのサブセットが連続していないならば、通常さらに多くのステップが最も小さい可能な数のビットを達成するために必要である。
【００３４】
図１に示されているように、ｊが少なくとも２に等しい一般的な適応技術の第ｊのステップは最初に第ｊ−１のステップによって読取りモードにおけるアドレスにアドレスとしてフォーマットメモリＭＦｊおよび基本アドレスメモリＭＡｊをｊ−１ステップにより与えられた減少アドレスＡＴ（ｊ−１）を使用する。メモリＭＦｊは例えば開始アドレスＡＩから一連のビットを取出すようにフォーマットを限定する予め定められたマスクＭｊｋを提供する。メモリＭＦｊはｐ個の異なるマスクＭｊ1 ，…，Ｍｊｐを蓄積し、数ｐは通常減少アドレスＡＴ（ｊ−１）に対する潜在的な値の数よりかなり小さい。メモリＭａｊはマスクＭｊｋに対応した基本アドレスＡＢ（Ｍｊｋ）を与える。マスクＭｊｋは、例えば２つの１／２バイトＣ2 およびＣ4 によって形成される一連のビットの開始アドレスＡＩからの取出しを可能にする。
【００３５】
一般に、この一連のビットは値におけるその変化が第ｊ−１の減少アドレスにおける値のセットに対する連続した値のサブセットを表すように選択されるため、第ｊのステップ中開始アドレスＡＩから取出された一連のビットは第ｊ−１のステップによって与えられた減少アドレスＡＴ（ｊ−１）のものより小さい多数のビットを含む。さらに、このサブセットは常にセットより小さい値を含んでいる。この例において、マスクはＭｊｋは開始アドレスからの８ビットの取出しを可能にする。これらの８ビットは、メモリＭＡｊによって与えられた基本アドレスＡＢ（Ｍｊｋ）に動作基準５によって付加される相対アドレスＡＢ（Ｍｊｋ）を形成する２進ワードを得るために動作基準４によって圧縮される。この付加は第ｊの減少アドレスＡＴ（ｊ−１）のものより小さい多数のビットを第ｊの減少アドレス（ＡＴｊ）に与える。
【００３６】
ｋ＝１，…，Ｐである基本アドレスＡＢ（Ｍｊｋ）は、予め定められたマスクＭｊｋによって限定されたフォーマットとそれぞれ関連させられ、１からｐまでの各値ｊに対して得られた一連の減少アドレスＡＴｊがマスクＭｊ1 ，…，Ｍｊｋ−１，Ｍｊｋ＋１，…Ｍｊｐによってそれぞれ限定された別の第ｊのフォーマットと関連した基本アドレスにより得られた一連の減少アドレスと共通の値を持たないように選択される。第ｊのフォーマットの数ｐは、開始アドレス値が分配された方法に依存している。基本アドレスＡＢ（Ｍｊｉ）はｊの固定された値に対してマスクＭｉｊにおいて考慮された第１のマスクに対して０に等しく取られ；またこの最大値を１単位だけインクレメントすることによってｊの同じ値に対して別のマスクＭｊｉに対して前に得られた減少アドレスの最大値に等しく取られる。
【００３７】
ｊの固定された値に対して前に考慮された別のマスクを使用して得られることができる減少アドレスのこの最大値は、もしあるならばこれらの第ｊのマスクに対して計算されたに最後の基本アドレス値、および考慮されたマスクを使用して得られることができる最大の相対アドレス値、すなわちこのマスクを使用して取出され、その後圧縮された一連のビットの最大値を付加することによって計算される。ｊのこの値に対する第１の基本アドレスが考慮された場合、それは０に等しく取られる。
【００３８】
図３は、図２に示されたものに類似しているが、しかしその後一連の連続値によってそれぞれ形成されないサブステップを考慮した一例に対してｊ＝２の場合の第ｊのステップＥｊの一使用例を示す。図３中の第１のラインは、図２を参照して示されたものに類似した第１のステップ中の変換によって得られる減少アドレス値ＡＴ1 の３つのサブステップＳＥ1'，ＳＥ2'およびＳＥ3'を表わし、これら３つのサブステップ間の空の間隔が取除かれている。
【００３９】
減少アドレスＡＴ1 は17ビットで、しかしこの例においてそれらの値が０乃至７× 214−1 の範囲で符号化される。さらに、これらの値はこの間隔を連続的にスパンしない。減少アドレスＡＴ1 は実際には213 ，214 ，213 ，213 ，212 ，212 ，212 および212 の連続した値をそれぞれ含んでいる８つのサブステップＳＳ1 乃至ＳＳ8 でグループ化される７× 213個の値だけを取る。
【００４０】
これらのサブステップは、アドレスを形成するためには使用されない潜在的な値に対応した空の間隔によって分離されている。サブステップＳＥ1'，ＳＥ2'およびＳＥ3'は全て同数の値を有しているわけではない。この例において、サブセットＳＳ1 の第１の値は０である；したがってそれは変換される必要がない。
【００４１】
一例として、本発明の方法の第２のステップＥ2 によるサブステップＳＳ1 乃至ＳＳ4 の処理を考慮する。第１のステップＥによって与えられた減少アドレスＡＴ1 におけるこれらの値全てのうちのサブセットＳＳ1 に属しているものはマスクＭ21がフォーマットメモリＭＦ2 において読取られることを可能にする。フォーマットメモリＭＦ2 は、相対アドレスＡＶ2 を形成するように開始アドレスＡＩから一連のビットの取出しを可能にする。マスクＭ21は減少アドレスＡＴ1 の各値に対して相対アドレスＡＶ2 の値を得るように、またサブのサブセットＳＳ1 の減少アドレス値に対応した相対アドレス値ＡＶの全てが互いに異なっているように選択される。同様に、マスクＭ22乃至Ｍ28はサブのサブセットＳＳ2 乃至ＳＳ8 の各減少アドレスＡＴ1 に対してメモリＭＦ2 において読取られる。
【００４２】
各減少アドレスＡＴ1 はまた基本アドレスが基本アドレスメモリＭＡ2 において読取られることを可能にする。メモリＭＡ2 は、サブのサブセットＳＳ1 に対応した1 減少アドレスＡＴ1 の全てに基本アドレスＡＢ（Ｍ21）を；サブのサブセットＳＳ2 に対応した減少アドレスＡＴ1 の全てに基本アドレスＡＢ（Ｍ22）を；サブのサブセットＳＳ3 に対応した減少アドレスＡＴ1 の全てに基本アドレスＡＢ（Ｍ22）を；およびサブのサブセットＳＳ4 に対応した減少アドレスＡＴ1 の全てに基本アドレスＡＢ（Ｍ23）を提供する。
【００４３】
例えば、マスクＭ21はサブのサブセットＳＳ1 における減少アドレスＡＴ1の213 個の連続した値にそれぞれ対応した相対アドレスＡＶ2 の213 個の連続した値を形成するように一連の13ビットが開始アドレスＡＴから取出されることを可能にする。
【００４４】
サブのサブセットＳＳ1 に対する相対アドレスＡＶ2 の値は、サブのサブセットＳＳ1 中のこの例に対する減少アドレス値ＡＴ1 のように０乃至 213−１を範囲とする。相対アドレス値ＡＶ2 はそれらの最小値に対して０を有するから、それらを変換する必要はない。したがって、基本アドレスＡＢ（Ｍ21）は０に等しく取られる。したがって、ＳＳ1 に対して得られた減少アドレスＡＴ2 は０乃至213−１を範囲とする。
【００４５】
マスクＭ22は、サブのサブセットＳＳ2 中の範囲０乃至 214−１の 214個の減少アドレス値ＡＴ1 にそれぞれ対応した 214個の連続した相対アドレス値ＡＶ2 を形成するように開始アドレスＡＩが一例の14ビットから取出されることを可能にし、一方対応した減少アドレス値ＡＴ1 は 214乃至 215を範囲とする。ＳＳ1 に対して前に得られたものと結合された減少アドレス値ＡＴ2 を得るために、ＳＳ2 に対して得られる相対アドレス値ＡＶ2 はＳＳ1 に対して得られた減少アドレスＡＴ2 の最大値 213−1 プラス１単位をそれらに付加することによって変換されなければならない。したがって、ＳＳ2 に対して得られた減少アドレスＡＴ2 は 213乃至３× 213−１を範囲とする。
【００４６】
マスクＭ23は、サブのサブセットＳＳ3 中の減少アドレスＡＴ1 の213 個の連続した値にそれぞれ対応した相対アドレス値ＡＶ2 の213 個の連続した値を形成するように一連の13ビットが開始アドレスＡＩから取出されることを可能にする。ＳＳ3 に対する相対アドレス値ＡＶ2 は０乃至 213−１を範囲とし、一方対応した減少アドレス値ＡＴ1 は５× 213乃至３× 214−１を範囲とする。ＳＳ2 に対して前に得られたものと結合された減少アドレス値ＡＴ2 を得るために、ＳＳ3 に対して得られる相対アドレス値ＡＶ2 はＳＳ2 に対して得られた減少アドレスＡＴ2 の最大値３× 213−1 プラス１単位をそれらに付加することによって変換されなければならない。したがって、基本アドレスＡＢ（Ｍ23）は３× 213に等しく得られる。したがって、ＳＳ3 に対して得られた減少アドレスＡＴ2 は３× 213乃至 215−1 を範囲とする。
【００４７】
マスクＭ24は、サブのサブセットＳＳ4 中の減少アドレスＡＴ1 の213 個の連続した値にそれぞれ対応した相対アドレス値ＡＶ2 の213 個の連続した値を形成するように一連の13ビットが開始アドレスＡＩから取出されることを可能にする。ＳＳ4 に対する相対アドレス値ＡＶ2 は０乃至 213−１を範囲とする。基本アドレスＡＢ（Ｍ24）は 215に等しく採用される。ＳＳ4 に対して得られた減少アドレスＡＴ2 は 215乃至５× 213−1 を範囲とする。
【００４８】
したがって、変換後にサブのサブセットＳＳ1 ，ＳＳ2 ，ＳＳ3 およびＳＳ4 の全てに対して得られた減少アドレスＡＴ2 は図３の第１のラインに表されたように連続した値を有する。これはまたサブセットＳＥ1'を形成するサブのサブセットＳＳ1 乃至ＳＳに対して上記されたものと同じ方法で本発明による方法の第２のステップがそれらに適用された後のサブセットＳＥ2'およびＳＥ3'のサブのサブセットＳＳ5 乃至ＳＳ8 に対する場合である。３つのサブセットＳＥ1'乃至ＳＥ2'に対して得られた減少アドレスＡＴ2 全体は７× 213個の連続した値を含み、したがって16ビットの２進ワードを使用して符号化されることが可能であり、一方開始アドレスＡＩは28ビットの２進ワードを使用して符号化される。
【００４９】
当然、仮定されるような連続した値によってサブのサブセットＳＳ1 等が形成されない場合、アドレスに対して使用されない潜在的な値に対応した空の間隔を取除くためにステップＥ2 に類似した第３のステップＥ3 を実行することが可能である。
【００５０】
図４は、非同期的な時分割多重通信ネットワークのリンクにおいて変換メモリをアドレスするためのビットの数を減少する本発明による方法の適用を示す。例えば、ネットワーク中の２つのノード間のインターフェイス部分においてセルが考慮される。結果的に、各セルのヘッダはラジアルリンク識別フィールドＶＰＩを形成する12ビット；チャンネル識別フィールドＶＣＩを形成する16ビット；チャンネル属性フィールドＣＡを形成する４ビットを含む。開始アドレスＡＩ´は、各セルのヘッダから、およびセルが考慮されたノードの入力に到達するリンクを識別する２ビットによって形成されたフィールドＬＩから取出される上記のフィールドから形成される。
【００５１】
この例において、各リンクはそれぞれＶＰＩフィールドにおいて16個の異なる値を取ることができ、このフィールドが 212個の値まで符号化されることができるヘッダを受取ることができる。さらに、ＶＰＩフィールドの各値に対して、ＶＣＩフィールド中の多数のビットがチャンネルを識別するアドレスを表すために使用され、ＶＰＩフィールドの他のビットは使用されないままである。方法の各ステップに対するマスクおよび基本アドレスの決定は、ネットワークオペレータによって使用された値および使用されない値から導かれ、またアドレスを形成する種々のフィールドの階級から導かれ、この階級はセルヘッダを限定する標準形式によって与えられる。階級の順序は以下の通りである；
リンク数フィールドＬＩに対する潜在的な値；
ラジアルリンク識別フィールドＶＰＩに対する潜在的な値；
各ラジアルリンクに対するチャンネル識別フィールドＶＣＩに対する潜在的な値；
チャンネル属性フィールドＣＡに対する潜在的な値。
通常、ＬＩフィールドの各値に対してＶＰＩフィールド中の一連の連続値が存在する。通常、ＶＰＩフィールドの各値に対してＶＣＩフィールド中の一連の連続値が存在する。換言すると、リンクは通常連続数を持つ多数のチャンネルからそれぞれ形成されたいくつかのラジアルリンクを受取る。開始アドレスＡＩ´におけるビットの使用時のこの階級は３つのステップすなわちフィールドＶＯＩおよびＬ；ＶＣＩフィールド；チャンネル属性フィールドＣＡを連続的に考慮する。
【００５２】
図４において、ＶＰＩフィールドの12ビットは３つの１／２バイトｎ0 ，ｎ1 ，ｎ2 の形態で示されている。ＶＣＩフィールド中の16ビットは４つの１／２バイトｎ3 ，…，ｎ6 の形態で表される。フィールドＣＡの４つのビットは１／２バイトｎ7 の形態で表される。ＬＩフィールド中の２ビットはＬのラベルを付けられている。この例において、考慮されたノードは４つのリンク用の入力を有する。したがって、ＬＩフィールドは４つの値を取る。
【００５３】
第１のステップＥ1'は、34ビットを有する各開始アドレスＡＩ´、リンク番号ＬＩの２ビットを取出すことからなる。これら２つのビットは、ＶＰＩフィールドから一連のビットを取出すためのマスクをそれぞれ限定する３ビットの４つのワードＭ1'を含むメモリＭＦ1'をアドレスするように選択アドレスＡＳ´として使用される。各マスクは12ビットを含む。ワードＭ1'の各ビットは１／４のマスクを表し、値０を持つ１ビットが0000を表し、値１を持つ１ビットが1111を表す。図４に示された例において、ワードＭ1'＝101 は１／２バイトｎ1 を取除き、ＶＰＩフィールドから１／２バイトｎ0 およびｎ2 を取出すマスクを表す。
【００５４】
２´のラベルを付けられた以下の動作は、この例において14ビットまで含むことができる相対アドレスＡＶ1'を形成するためにＶＰＩフィールドから取出されたビットを圧縮することからなる。アドレスＡＶ1'は、減少アドレス値ＡＴ1'を得るために動作基準３´を通して基本アドレスＡＢ1'に付加される。
【００５５】
この例において、開始アドレス値ＡＩ´全体は入力リンクを識別する所定の値が考慮された場合、 256個の連続した値の４つのサブセットを含む。各サブセットの連続した値はＶＰＩフィールドにおける12ビットの中の８ビット値の変化のためである。このためにワードＭ1'によって限定された各マスクはＶＰＩフィールドにおいて８ビットを選択する。
【００５６】
得られた相対アドレスＡＶ1'は、各サブセットに対して０乃至255 の範囲の値を有する。第１のサブセットに対応した相対アドレスＡＶ1'は変換される必要がない。基本アドレスＡＢ1'が０に等しく取られることで十分である。したがって第１のサブセットに対応した減少アドレスＡＶ1'は０乃至 255の範囲である。
【００５７】
第２のサブセットに対応した相対アドレスＡＶ1'は、このようにして得られた減少アドレスＡＴ1'が第１のサブセットに対して得られたものと結合されるように 256から変換されなければならない。基本アドレスＡＢ1'は第２のサブセットに対して 256に等しく取られる。したがって、第２のサブセットに対応した減少アドレスＡＴ1'は 256乃至 511を範囲とする。
【００５８】
第３のサブセットに対応した相対アドレスＡＶ1'は、このようにして得られた減少アドレスＡＴ1'が第２のサブセットに対して得られたものと結合されるように 512から変換されなければならない。基本アドレスＡＢ1'は第２のサブセットに対して 512に等しく取られる。したがって、第２のサブセットに対応した減少アドレスＡＴ1'は 512乃至 767を範囲とする。
【００５９】
第４のサブセットに対応した相対アドレスＡＶ1'は、このようにして得られた減少アドレスＡＴ1'が第３のサブセットに対して得られたものと結合されるように 768から変換されなければならない。基本アドレスＡＢ1'は第３のサブセットに対して 768に等しく取られる。したがって、第３のサブセットに対応した減少アドレスＡＴ1'は 768乃至1023を範囲とする。
【００６０】
この適用例において、開始アドレスＡＩ´から取出された一連のビット中の各値に対して基本アドレス値ＡＢ1'を得るために基本アドレスメモリをアドレスする必要はない。基本アドレス値ＡＢ1'は、さらに小さい桁の８ビットによって後続されたＬＩフィールドの値Ｌ，0000  0000に等しく取られる。このようにして形成された２進ワードの10進値はＬ＝00，01，10，11に対してそれぞれ０，256512，768 である。動作３´は14ビットを含む減少アドレスＡＴ1'を提供する。
この適用において、本発明による方法はこの第１のステップＥ1'に対して別の方法で適用可能であることに留意しなければならない。開始アドレス値ＡＩ´全体はＬＩフィールドの４つの潜在的な値がＶＰＩフィールドによって取られた 256個の各値に対して考慮されたときに４つの連続した値によって形成された 256個のサブセットを含む。したがって、値０，１，２および３を取ることができる相対アドレス：ＡＩ´＝Ｌを形成し、 256個の基本アドレスＡＢ1'を使用して各４つの値のこれらの 256個のシリーズを変換するためにＬＩフィールドから２ビットを取出すことができる。ＬＩフィールド中の２ビットを選択するマスクは常に同じであり；結果的にフォーマットメモリを提供する必要はない。しかしながら、ＶＰＩフィールドの12ビットによってアドレスされ、 256個の基本アドレス値：０，４，８，12，16，…，1020を含む基本アドレスメモリを設けることが必要である。
【００６１】
ステップＥ2'は、減少アドレスＡＴ1'を使用してフォーマットメモリＭＦ2'および基本アドレスメモリＭＡ2'をアドレスする。メモリＭＦ2'は４ビットの２進ワードＭ2'を蓄積し、それぞれＶＣＩフィールドにおける16ビット中から一連のビットを取出すためのフォーマットを限定する。ビットは16ビットマスクを通して取出される。各ビットはマスクの１／４表わし、値０の１ビットが0000を表し、値１の１ビットが1111を表す。図４に示された例において、メモリＭＦ2'はＶＣＩフィールドにおいて１／２バイトｎ3 およびｎ5 が選択されることを可能にするマスクを表わす２進ワードＭ2'＝1010を提供する。動作基準５´はこの例において８ビットを含み、あらゆる場合に16ビットを決して越えないＶＣＩフィールド中のビットの数の相対アドレスＡＶ2'を形成するようにこれらの１／２バイトを圧縮する。
【００６２】
同時に、基本アドレスメモリＭＡ2'はワードＭ2'と関連した22ビットを含む基本アドレスＡＢ2'を提供する。その後、動作５´は22ビットを含む減少アドレスＡＴ2'を得るために基本アドレスＡＢ1'に各相対アドレスＡＶ2'を付加し、一方開始アドレスＡＴ´は34ビットを含む。
【００６３】
基本アドレスＡＢ2'は、各基本アドレスに対して得られた一連の減少アドレスＡＴ2'が別の基本アドレスにより得られた一連の減少アドレスと共通の値を持たないように選択される。したがって、これらの基本アドレスの選択はＶＣＩおよびＶＰＩフィールドの値が分配される方法に依存している。
【００６４】
実際に、この選択は：
連続的または実質的に連続しているＶＣＩ値のセットのサブセット決定し；通常フィールドＶＰＩおよびＬＩの結合体によって実際に取られる各値に対してＶＣＩ値の連続したサブセットが存在しており；
変化するおよび変化しないＶＣＩフィールドのビットを各サブセットに対して予測し；
各サブセットに対して、常に値０で始まる相対アドレス値を形成するマスク、換言するとこれらのビットだけを選択するマスクを形成するように変化するビットを使用し；
各サブセットを連続的に考慮し、もしあるならば、直前に考慮されたサブセットに対応した最大の減少アドレス値をそのマスクと関連した基本アドレスに対して採用し、そうでなければ０に等しく基本アドレスを取り、次に考慮されたサブセットに対応した最大の減少アドレス値を計算し、基本アドレスを得るためにそれに１単位を付加することからなる。最大の減少アドレス値は前に計算された最大の基本アドレスおよび考慮されたマスクを使用して得ることができる最大の相対アドレス値を付加することによって計算される。
【００６５】
第３のステップＥ3'は最初にアドレスＡＴ2'でマスクＭ3'および基本アドレスＡＢ3'をそれぞれ読取るようにフォーマットメモリＭＦ3'および基本アドレスメモリＭＡ3'を読取る。マスクＭ3'は４ビットを含み、メモリＭＦ3'においてこの形態で直接的に蓄積される。示された例において、マスクＭ3'は２進ワード1100によって形成され、開始アドレスＡＩ´においてチャンネル属性フィールドＣＡを形成する１／２バイトｎ7 の第１の２ビットの取出しを可能にする。この例において、２つの取出されたビットは考慮されたヘッダによりセルにおいて送信されたデータのタイプを識別するものである。２つの取出されたビットｂ1 ，ｂ2 は相対アドレスＡＶ3'を形成するように動作基準６´を通して圧縮される。
【００６６】
メモリＭＡ3'によって与えられた基本アドレスＡＢ3'は14ビットを含む。それは14ビットだけを含む減少アドレスＡＴ3'を得るために動作７´により相対アドレスＡＶ3'に付加され、一方第２のステップＥ2'によって提供される第２の減少アドレスＡＴ2'は22ビットを含み、開始アドレスＡＩ´は34ビットを含む。
【００６７】
基本アドレスＡＢ3'は、ＶＰＩ、ＶＣＩおよびＬＩフィールドの結合体によって実際に取られた各値に対してフィールドＣＡによって取られた値の分配を考慮することによって基本アドレスＡＢ2'に対して上記に示されたものに類似した方法で選択される。
【００６８】
フォーマットメモリＭＦ1'，ＭＦ2'およびＭＦ3'および基本アドレスメモリＭＡ2'およびＭＡ3'は大きさまたは速度の問題がないため、通常のランダムアクセスメモリであることが可能である。減少アドレスＡＴ3'は34の代わりに14ビットだけを含んでいるため、したがって各セルの伝送経路のために要求されるヘッダおよびデータの変換を含んでいるランダムアクセスメモリを変換メモリに対して使用することができる。２´，４´および６´ビット圧縮動作は通常のマルチプレクサを使用して実行されることができる。３´，５´および７´付加動作は通常の加算器を使用して実行されることができる。
【００６９】
セルヘッダの変換に対する適用において、代わりの方法はネットワーク中の第１のノードの入力、ネットワークと利用者との間のインターフェイス、および利用者において変換することである。この場合、ＶＰＩフィールドは８ビットだけを含み、これはある程度までビット数の減少を簡単にする。
【００７０】
別の代りの方法はチャンネルに対して伝送性である場合に１つまたはいくつかのラジアルリンクを送信するノードの場合であり、これはＶＣＩフィールドの内容を修正せずに同じラジアルリンクのチャンネル全てを同じ出力リンクに再度伝送することによる。この場合、変換メモリをアドレスし、変換せずにＶＣＩフィールドを送信するためにＶＰＩフィールド中のビット数だけを減少することで十分なので、ビット数の減少は簡単である。
【００７１】
本発明の技術的範囲は上記に示された使用例に限定されるものではない。
開始アドレスにおけるビット数を減少するために必要とされるステップ数は開始アドレスを構成するフィールドの構造を特徴付ける階級レベル数に依存しているため、この数は適用に応じて変化する。
【００７２】
例えば、別の適用はターミナルまたは通信ネットワークにおける応用で識別子のビット数を減少することである。ＣＣＩＴＴ推奨のＥ164 は一連の16の十進デジットまたは４ビットの16フィールドとしてこの識別子を限定する。これらの16の独立したフィールドは16個までの分離した階級レベルがアドレスフィールドにおいて形成されることを可能にし、したがって16個までのステップがこの識別子に対するビット数を減少するために形成されることを可能にする。
【００７３】
開始アドレスにおける一連のビットを取出すために種々の別の実施態様が可能である。マスクされるフィールドと同数のビットを含むマスクを蓄積することが可能であるが、例えば開始アドレスから取出されるべき一連の連続したビットのそれぞれに対して取出されるべき最初のビットのランクおよび最後のビットのランクをそれぞれ示すことによって取出されるべきビットのフォーマットを表わす少ないビット数を蓄積することも可能である。
【図面の簡単な説明】
【図１】本発明による方法を適用する一般的な技術の第１および第ｊのステップを示した概略図。
【図２】一連の開始アドレスの一例に対するこの適用における第１のステップを示した概略図。
【図３】一連の開始アドレスの一例に対するこの適用における第２のステップを示した概略図。
【図４】２つのステップを含み、開始アドレスに適用され、それぞれ非同期時分割多重送信用のリンク数およびセルヘッダによって形成された本発明による方法の一適用例を示した概略図。
【図１】
0003553621.tif 000002
【図２】
0003553621.tif 000003
【図３】
0003553621.tif 000004
【図４】
0003553621.tif 000005