(57)【特許請求の範囲】
【請求項１】
絶縁基材上に導体回路が設けられた回路基板に、ＩＣ接続用の電極及びマザーボード基板接続用の電極を設けた回路基板であって、
上記ＩＣ接続用の電極及び上記マザーボード基板接続用の電極上に金属突出物を設け、
上記絶縁基材が、ポリイミドの前駆体であるポリアミド酸混合溶液で被覆し、上記金属突出物形成用のスルーホールを形成した後にイミド化反応を終結させて形成したポリイミド層からなり、
上記ＩＣ接続用の金属突出物の表面に高融点はんだ層を形成する一方で、上記マザーボード基板接続用の金属突出物の表面に高融点はんだ層を形成し更にその表面に低融点はんだ層を形成し、
上記高融点はんだ層の融点がそれぞれ２２０〜４００℃で、かつ、上記低融点はんだ層よりも少なくとも５０℃以上高いことを特徴とする回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を実装するための回路基板に関し、特に半導体素子配線のファインピッチ化や高密度実装化に対応することができる回路基板に関する。
【０００２】
【従来の技術】
従来、この種の回路基板としては、例えば特開平６−７７２９３号公報に記載されたような構成を有するものが知られている。
【０００３】
図４に示すように、この半導体装置１０１は、導電回路１０５が絶縁体層１０３、１０４の両面から露出しないように埋設されており、導電回路１０５の両面から導通路１０６、１０７が、導電回路１０５の面方向にずれて対をなして形成されている。各導通路１０６、１０７は、バンプ１０８、１０９にそれぞれ接続され、これにより導電回路１０５と各バンプ１０８、１０９とは、各導通路１０６、１０７を介して導通している。
【０００４】
そして、フィルムキャリア１０２の一方の導通路１０６に形成されたバンプ１０８は、半導体素子１１０の基板１１１に形成された電極１１２と接触することによってこれと電気的に接続され、これによりフィルムキャリア１０２は半導体素子１１０を搭載するようになっている。
【０００５】
さらに、この半導体素子１１０を被覆するように、絶縁体層１０３の上面に接した状態で絶縁性樹脂層１１３が形成されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来技術の場合、フィルム状の絶縁体層１０３、１０４によって導電回路１０５を両側から挟むように構成されているため、接着剤等を用いてこれらを接着する工程が必要であり、このため製造工程が複雑になるという問題点があった。
【０００７】
また、この半導体装置１０１をマザーボード１１４上に実装するには、一般に、リフローソルダリングにより、絶縁層１０４の下方に突出するバンプ１０９をマザーボード１１４のリードパターン１１６にはんだ付けするが、その際、半導体素子１１０の接続用のバンプ９までもが融解してしまい、半導体素子の位置がずれるなど実装作業上不都合が生ずる場合があった。
【０００８】
本発明は上記課題に鑑みてなされたもので、絶縁基材上に導体回路が設けられた回路基板に、ＩＣ接続用の電極及びマザーボード基板接続用の電極を設けた回路基板において、フィルム状の絶縁基材と導体回路の接着工程が必要なく製造工程を簡素化しうる回路基板を提供することを目的とする。
【０００９】
また、本発明は、絶縁基材上に導体回路が設けられた回路基板に、ＩＣ接続用の電極及びマザーボード基板接続用の電極を設けた回路基板において、回路基板をマザーボード基板にはんだ付けする際に、マザーボード基板接続用の金属突出の表層部分のみが融解するようにして確実な実装を行いうる回路基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、絶縁基材上に導体回路が設けられた回路基板に、ＩＣ接続用の電極及びマザーボード基板接続用の電極を設けた回路基板であって、上記ＩＣ接続用の電極及び上記マザーボード基板接続用の電極上に金属突出物を設け、上記絶縁基材が、ポリイミドの前駆体であるポリアミド酸混合溶液で被覆し、上記金属突出物形成用のスルーホールを形成した後にイミド化反応を終結させて形成したポリイミド層からなり、上記ＩＣ接続用の金属突出物の表面に高融点はんだ層を形成する一方で、上記マザーボード基板接続用の金属突出物の表面に高融点はんだ層を形成し更にその表面に低融点はんだ層を形成し、上記高融点はんだ層の融点がそれぞれ２２０〜４００℃で、かつ、上記低融点はんだ層よりも少なくとも５０℃以上高いことを特徴とする。
本発明によれば、マザーボード基板接続用の金属突出物の表面に高融点はんだ層と低融点はんだ層を積層したことから、回路基板をマザーボード基板にはんだ付けする際に、マザーボード基板接続用の金属突出物の低融点はんだ層のみを融解させることができ、これにより位置ずれを生じさせることなく実装作業を容易に行うことが可能になる。
また、本発明によれば、絶縁基材が、ポリアミド酸のイミド化によるポリイミド層からなるものであるから、従来必要であったフィルム状の絶縁基体と導体回路の接着工程が必要なくなり、製造工程を簡素化することができる。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る回路基板の好ましい実施の形態を詳細に説明する。
【００１２】
図１（ａ）〜（ｊ）は、本実施の形態の回路基板を製造する方法を順に示す工程図である。なお、本実施の形態の回路基板は、ＣＳＰ(Chip Size Package）用のフィルムキャリアに適用されるものである。
【００１３】
まず、図１（ａ）に示すように、ＩＣチップより若干大きい面積を有する銅箔１を用意し、この銅箔１の上面全域にポリイミドの前駆体であるポリアミド酸混合溶液を塗布してポリアミド酸層２ａを形成する。
【００１４】
なお、銅箔１の厚みは特に限定されないが、１〜５０μｍ程度であることが好ましく、さらに好ましくは８〜１８μｍである。
【００１５】
また、ポリアミド酸層２ａの厚みも特に限定されないが、５〜７５μｍ程度であることが好ましく、さらに好ましくは５〜２５μｍである。
【００１６】
次いで、図１（ｂ）に示すように、このポリアミド酸層２ａのの所定の部分に、公知のフォトリソグラフィー工程によってバンプ形成用のスルーホール３を形成する。すなわち、ポリアミド酸層２ａ上にフォトレジストを塗布し、乾燥後、露光、現像を行うことにより所定のレジストパターン（図示せず）を形成する。そして、スルーホール３に対応する部分についてエッチングを行い、レジストパターンを除去することにより、バンプ形成用のスルーホール３を有する基板４を得る。
【００１７】
ここで、スルーホール３の径は、５０〜３００μｍであることが好ましく、さらに好ましくは１００〜２００μｍである。
【００１８】
この基板４に対し、３５０〜４００℃程度の温度で５分程度加熱することによりポリアミド酸のイミド化反応を終結させて硬化させる。
【００１９】
これにより、図１（ｃ）に示すように、銅箔１の上面には、バンプ形成部分にスルーホール３を有するポリイミド層２が形成される。
【００２０】
次に、銅箔１の裏面に公知のフォトリソグラフィー工程を施して、例えば図２に示すようなパターンが残るように銅箔１をエッチングすることによりポリイミド層２上に導体回路５を形成する。
【００２１】
ここで、図２に示すように、ポリイミド層２上に形成される導体回路５は、マザーボード接続用のバンプ９を形成するためのランド５ａと、ＩＣチップ接続用のバンプ８を形成するためのランド５ｂを有している。
【００２２】
ここで、ランド５ａの径は、１００〜５００μｍであることが好ましく、さらに好ましくは２００〜３００μｍである。
【００２３】
また、ランド５ｂの寸法は、（１００〜２００）μｍ×（２００〜５００）μｍであることが好ましく、さらに好ましくは（１００〜１５０）μｍ×（３００〜４００）μｍである。
【００２４】
その後、図１（ｅ）に示すように、この銅箔１の裏面全域に上記ポリアミド酸の混合溶液を塗布してポリアミド酸層６ａを形成する。
【００２５】
ここで、ポリアミド酸層６ａの厚みは特に限定されないが、５〜７５μｍであることが好ましく、さらに好ましくは５〜１０μｍである。
【００２６】
次に、図１（ｆ）に示すように、このポリアミド酸層６ａの所定の部分に、上述したフォトリソグラフィー工程によってバンプ形成用のスルーホール７を形成し、さらにこの基板４Ａに対し、３５０〜４００℃程度の温度で５分程度加熱することによりポリアミド酸のイミド化反応を終結させて硬化させる。
【００２７】
これにより銅箔１の下面には、図１（ｇ）に示すように、バンプ形成部分にスルーホール７を有するポリイミド層６が形成される。
【００２８】
ここで、スルーホール７の寸法は、（１００〜２００）μｍ×（２００〜５００）μｍ程度であることが好ましい。
【００２９】
その後、図１（ｈ）に示すように、ポリイミド層２、６の上記スルーホール３、７において、めっき等により導体回路５の両面に例えば銅を付着成長させてバンプ８、９を突出形成する。
【００３０】
ここで、バンプ８の高さは、特に限定されるものではないが、１０〜１５０μｍであることが好ましく、さらに好ましくは１５〜３０μｍである。
【００３１】
また、バンプ９の高さも、特に限定されるものではないが、１０〜５００μｍであることが好ましく、さらに好ましくは１００〜３００μｍである。
【００３２】
さらに、バンプ８、９の形状は、図１に示されるようなマッシュルーム形状のほか、種々の形状を採用することができる。
【００３３】
次に、図１（ｉ）に示すように、各バンプ８、９の表面に対し、高融点はんだを用いて高融点はんだ層１０、１１を形成する。
【００３４】
ここで、高融点はんだの融点は、特に限定されるものではないが、２２０〜４００℃程度であることが好ましい。
【００３５】
そのような高融点はんだとしては、例えば、Ａｕ／Ｓｎはんだ、高融点（２６０℃）のＰｂ／Ｓｎはんだ等があげられる。
【００３６】
また、高融点はんだ層１０、１１の厚みも、特に限定されるものではないが、０．１〜１０μｍであることが好ましく、さらに好ましくは０．５〜５μｍである。
【００３７】
その後、下面のポリイミド層６のバンプ８の高融点はんだ層１０を、図示しないテープ等で遮蔽することにより、図１（ｊ）に示すように、上面のバンプ９の高融点はんだ層１１の表面のみに対し、融点が１８０℃程度の低融点はんだ（例えば、Ｐｂ／Ｓｎはんだ）による低融点はんだ層１２を形成し、本実施の形態に係る回路基板１３を得る。
【００３８】
なお、高融点はんだ層１０、１１に用いる高融点はんだの融点と、低融点はんだ層１２に用いる低融点はんだの融点の差は５０℃以上あることが好ましい。
【００３９】
以上説明した本実施の形態の回路基板の場合、ポリアミド酸のイミド化により銅箔１の両面側にポリイミド層２、６を形成するようにしたことから、従来必要であったフィルム状の絶縁基体と導体回路との接着工程は必要なく、その結果、製造工程を簡素化して生産効率の向上及びコストダウンを図ることができる。
【００４０】
図３（ａ）〜（ｄ）は、本実施の形態の回路基板を用いたＩＣチップの実装方法を示す工程図である。
まず、図３（ａ）に示すように、ＩＣチップ２０の半導体基板２１に形成された電極部２２を、回路基板１３の上側のバンプ８の上面に載置する。そして、その状態でこのバンプ８を加熱して高融点はんだ層１０を融解し、図３（ｂ）に示すように、この融解した高融点はんだ１０ａによってＩＣチップ２０の電極部２２とバンプ８とを接合する。
【００４１】
一方、このようなＩＣチップ２０が搭載された回路基板１３をマザーボード３０上に実装するには、図３（ｃ）に示すように、マザーボード３０の基板３１上に形成された導体パターン３２の上面に回路基板１３の下側のバンプ９を載置する。
【００４２】
そして、その状態で回路基板１３を図示しないリフロー炉内に配し、低融点はんだ層１２の融点より高く、かつ、高融点はんだ層１０の融点より低い温度でリフローを行う。
【００４３】
その結果、マザーボード３０側のバンプ９上の低融点はんだ１２が融解し、図３（ｄ）に示すように、この融解した低融点はんだ１２ａによって回路基板１３のマザーボード３０側のバンプ９とマザーボード３０の導体パターン３２とが接合される。一方、この場合においては、ＩＣチップ２０側のバンプ８の高融点はんだ１０ａ及びマザーボード３０側の高融点はんだ層１１は融解しない。
【００４４】
以上述べたように本実施の形態の回路基板１３によれば、ＩＣ接続用のバンプ８に施したはんだの融点をマザーボード基板接続用のバンプ９に施したはんだの融点よりも高くなるように設定したので、回路基板１３をマザーボード３０にはんだ付けするときに上面のＩＣ接続用のバンプ８の高融点はんだ１０ａが溶融することはなく、マザーボード接続用の低融点はんだ層１２のみが融解するようになり、実装作業上きわめて好都合である。
【００４５】
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。例えば、導体回路、電極は、銅に限られず、アルミニウム等を用いることもできる。
【００４６】
また、ポリイミド層に形成するスルーホールの形状は、円形には限られず、正方形、長方形、楕円形等種々のものとすることができる。
【００４７】
さらに、上述の実施の形態においては、マザーボード基板接続用のバンプ９に高融点はんだ層１１を形成した上に低融点はんだ層１２を形成するようにしたが、例えば、ＩＣ接続用のバンプ８に高融点はんだ層１０を形成する際にマザーボード基板接続用のバンプ９にテープを貼付するなどして遮蔽することにより、バンプ９上に直接低融点はんだ層１２を形成することもできる。
【００４８】
さらにまた、本発明の回路基板は、ビルドアップ法等により多層基板構造を採用することもできる。
【００４９】
加えて、本発明はＣＳＰ用の実装基板に限られるものではないが、ＣＳＰ用の実装基板として用いた場合に最も効果があるものである。
【００５０】
【発明の効果】
以上説明したように本発明の回路基板によれば、マザーボード基板接続用の金属突出物の表面に高融点はんだ層と低融点はんだ層を積層したことから、回路基板をマザーボード基板にはんだ付けする際に、マザーボード基板接続用の金属突出物の低融点はんだ層のみを融解させることができ、これにより半導体素子の位置ずれ等の生じない確実な実装を行うことができる。
また、絶縁基材が、ポリアミド酸のイミド化によるポリイミド層からなるものであるから、従来必要であったフィルム状の絶縁基材と導体回路の接着工程が必要なくなり、製造工程を簡素化して生産効率の向上及びコストダウンを図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｊ）：本発明の実施の形態の回路基板を製造する方法を順に示す工程図である。
【図２】同実施の形態の回路基板に形成される導体回路のパターンの一例を示す平面図である。
【図３】（ａ）〜（ｄ）：同実施の形態の回路基板を用いたＩＣチップの実装方法を示す工程図である。
【図４】従来技術を説明するための断面図である。
【符号の説明】
１    銅箔
２    ポリイミド層
２ａ  ポリアミド酸層
３    スルーホール
５    導体回路
６    ポリイミド層
６ａ  ポリアミド酸層
７    スルーホール
８、９  バンプ
１０、１１  高融点はんだ層
１０ａ  高融点はんだ
１２    低融点はんだ層
１３    回路基板
【図１】
0003554650.tif 000002
【図２】
0003554650.tif 000003
【図３】
0003554650.tif 000004
【図４】
0003554650.tif 000005