【手続補正書】
【提出日】平成29年6月13日(2017.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の３次元（３Ｄ）集積回路（ＩＣ）（３ＤＩＣ）ティア内に配設された第１のランダムアクセスメモリ（ＲＡＭ）データバンクと、
前記第１の３ＤＩＣティア内に配設された第２のＲＡＭデータバンクと、
前記第１の３ＤＩＣティア内に配設された前記第１のＲＡＭデータバンクと前記第１の３ＤＩＣティア内に配設された前記第２のＲＡＭデータバンクとの間に配設された、少なくとも１つの第１のローデコーダと、少なくとも１つの第１のワード線ドライバと、第１のグローバルブロック制御論理とを備える第１のＲＡＭアクセス論理と、前記第１のＲＡＭアクセス論理は、前記少なくとも１つの第１のローデコーダと前記少なくとも１つの第１のワード線ドライバとを介して前記第１の３ＤＩＣティア内に配設された前記第１のＲＡＭデータバンクおよび前記第１の３ＤＩＣティア内に配設された前記第２のＲＡＭデータバンクへのデータアクセスを制御するように構成され、
を備える第１の３ＤＩＣティアと、
第２の３ＤＩＣティア内に配設された第１のＲＡＭデータバンクと、
前記第２の３ＤＩＣティア内に配設された第２のＲＡＭデータバンクと、
前記第２の３ＤＩＣティア内に配設された前記第１のＲＡＭデータバンクと前記第２の３ＤＩＣティア内に配設された前記第２のＲＡＭデータバンクとの間に配設された、少なくとも１つの第２のローデコーダと、少なくとも１つの第２のワード線ドライバと、第２のグローバルブロック制御論理とを備える第２のＲＡＭアクセス論理と、前記第２のＲＡＭアクセス論理は、前記少なくとも１つの第２のローデコーダと前記少なくとも１つの第２のワード線ドライバとを介して前記第２の３ＤＩＣティア内に配設された前記第１のＲＡＭデータバンクおよび前記第２の３ＤＩＣティア内に配設された前記第２のＲＡＭデータバンクへのデータアクセスを制御するように構成され、
を備える第２の３ＤＩＣティアと、
を備える、３Ｄ  ＲＡＭであって、
前記第１および第２のグローバルブロック制御論理は、前記メモリの入力および出力のための特定の読み取り／書き込みマルチプレクサを選択するための処理論理を備え、
前記３Ｄ  ＲＡＭは、モノリシック３ＤＩＣ内に配設される、３Ｄ  ＲＡＭ。
【請求項２】
前記第１のティア内の前記第１のＲＡＭデータバンクは、少なくとも１つの静的ＲＡＭ（ＳＲＡＭ）データバンクで構成される、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項３】
前記第１のティア内の前記第１のＲＡＭデータバンクは、少なくとも１つの動的ＲＡＭ（ＤＲＡＭ）データバンクで構成される、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項４】
対応するＲＡＭデータバンクが配設される少なくとも１つの追加の３ＤＩＣティアをさらに備える、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項５】
前記３Ｄ  ＲＡＭのための入力および出力を提供するように構成されたグローバルデータパスをさらに備える、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項６】
前記グローバルデータパスは、前記第１および第２の３ＤＩＣティアのうちの一番上の３ＤＩＣティア上に配置される、または、
前記グローバルデータパスは、前記第１および第２のティアのうちの一番下の３ＤＩＣティア上に配置される、請求項５に記載の３Ｄ  ＲＡＭ。
【請求項７】
前記第１のティアを前記第２のティアへ結合している複数のモノリシックインターティアバイアス（ＭＩＶ）をさらに備える、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項８】
セットトップボックス、娯楽ユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、モバイル電話、セルラ電話、コンピュータ、携帯用コンピュータ、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、音楽プレイヤ、デジタル音楽プレイヤ、携帯用音楽プレイヤ、デジタルビデオプレイヤ、ビデオプレイヤ、デジタルビデオディスク（ＤＶＤ）プレイヤ、および携帯用デジタルビデオプレイヤから成るグループから選択されるデバイスへ統合される、請求項１に記載の３Ｄ  ＲＡＭ。
【請求項９】
第１の３次元（３Ｄ）集積回路（ＩＣ）（３ＤＩＣ）ティア内に配設された第１のメモリ手段と、
前記第１の３ＤＩＣティア内に配設された第２のメモリ手段と、
前記第１の３ＤＩＣティア内に配設された前記第１のメモリ手段と前記第１の３ＤＩＣティア内に配設された前記第２のメモリ手段との間に配設された、少なくとも１つの第１のローデコーダと、少なくとも１つの第１のワード線ドライバと、第１のグローバルブロック制御論理とを備える第１のＲＡＭアクセス論理と、前記第１のＲＡＭアクセス論理は、前記少なくとも１つの第１のローデコーダと前記少なくとも１つの第１のワード線ドライバとを介して前記第１の３ＤＩＣティア内に配設された前記第１のメモリ手段および前記第１の３ＤＩＣティア内に配設された前記第２のメモリ手段へのデータアクセスを制御するように構成され、
を備える第１の３ＤＩＣティアと、
第２の３ＤＩＣティア内に配設された第１のメモリ手段と、
前記第２の３ＤＩＣティア内に配設された第２のメモリ手段と、
前記第２の３ＤＩＣティア内に配設された前記第１のメモリ手段と前記第２の３ＤＩＣティア内に配設された前記第２のメモリ手段との間に配設された、少なくとも１つの第２のローデコーダと、少なくとも１つの第２のワード線ドライバと、第２のグローバルブロック制御論理とを備える第２のＲＡＭアクセス論理と、前記第２のＲＡＭアクセス論理は、前記少なくとも１つの第２のローデコーダと前記少なくとも１つの第２のワード線ドライバとを介して前記第２の３ＤＩＣティア内に配設された前記第１のメモリ手段および前記第２の３ＤＩＣティア内に配設された前記第２のメモリ手段へのデータアクセスを制御するように構成され、
を備える第２の３ＤＩＣティアと、
を備える、３Ｄ  ＲＡＭであって、
前記第１および第２のグローバルブロック制御論理は、前記メモリの入力および出力のための特定の読み取り／書き込みマルチプレクサを選択するための処理論理を備え、
前記３Ｄ  ＲＡＭは、モノリシック３ＤＩＣ内に配設される、３Ｄ  ＲＡＭ。
【請求項１０】
前記第１の３ＤＩＣティア内に配設された前記第１のメモリ手段は、ＲＡＭデータバンクを備える、請求項９に記載の３Ｄ  ＲＡＭ。
【請求項１１】
前記第１のティアを前記第２のティアへ結合している複数のモノリシックインターティアバイアス（ＭＩＶ）をさらに備える、請求項９に記載の３Ｄ  ＲＡＭ。
【請求項１２】
前記ＲＡＭデータバンクは、少なくとも１つの静的ＲＡＭ（ＳＲＡＭ）データバンクを備える、請求項１０に記載の３Ｄ  ＲＡＭ。
【請求項１３】
前記ＲＡＭデータバンクは、少なくとも１つの動的ＲＡＭ（ＤＲＡＭ）データバンクを備える、請求項１０に記載の３Ｄ  ＲＡＭ。
【請求項１４】
対応するＲＡＭデータバンクが配設される少なくとも１つの追加の３ＤＩＣティアをさらに備える、請求項９に記載の３Ｄ  ＲＡＭ。
【請求項１５】
前記３Ｄ  ＲＡＭのための入力および出力を提供するように構成されたグローバルデータパスをさらに備え、任意で、
前記グローバルデータパスは、前記第１および第２の３ＤＩＣティアのうちの一番上の３ＤＩＣティア上に配置される、請求項９に記載の３Ｄ  ＲＡＭ。