(57)【特許請求の範囲】
【請求項１】
差動信号Ａ１，ＮＡ１が入力され、上記信号ＮＡ１の検出したピーク値ＮＡＰ１と上記信号Ａ１とを加算するとともに、上記信号Ａ１の検出したピーク値ＡＰ１と上記信号ＮＡ１とを加算することによって、上記信号Ａ１とＮＡ１の直流オフセットを補償して正相信号Ｂ１および逆相信号ＮＢ１を出力する第１のオフセット補償回路と、
上記第１のオフセット補償回路から出力された上記信号Ｂ１，ＮＢ１が直接入力され、上記信号ＮＢ１の検出したピーク値ＮＢＰ１と上記信号Ｂ１とを加算するとともに、上記信号Ｂ１の検出したピーク値ＢＰ１と上記信号ＮＢ１とを加算することによって、上記信号Ｂ１とＮＢ１の直流オフセットをさらに補償して正相信号Ｂ２および逆相信号ＮＢ２を出力する第２のオフセット補償回路と
を備えた
ことを特徴とするレベル識別回路。
【請求項２】
請求項１記載のレベル識別回路において、
上記第２のオフセット補償回路は、
上記信号Ｂ１および上記ピーク値ＮＢＰ１をそれぞれ正相入力、上記ピーク値ＮＢＰ１を逆相入力として、上記ピーク値ＮＢＰ１を基準として上記信号Ｂ１と上記ピーク値ＮＢＰ１とを加算し、上記信号Ｂ２を出力する第１の加算回路と、上記信号ＮＢ１および上記ピーク値ＢＰ１をそれぞれ正相入力、上記ピーク値ＮＢＰ１を逆相入力として、上記ピーク値ＮＢＰ１を基準として上記信号ＮＢ１と上記ピーク値ＢＰ１とを加算し、上記信号ＮＢ２を出力する第２の加算回路と
を有する
ことを特徴とするレベル識別回路。
【請求項３】
請求項１記載のレベル識別回路において、
上記第２のオフセット補償回路は、
上記信号Ｂ１および上記ピーク値ＮＢＰ１をそれぞれ正相入力、上記ピーク値ＢＰ１を逆相入力として、上記ピーク値ＢＰ１を基準として上記信号Ｂ１と上記ピーク値ＮＢＰ１とを加算し、上記信号Ｂ２を出力する第１の加算回路と、
上記信号ＮＢ１および上記ピーク値ＢＰ１をそれぞれ正相入力、上記ピーク値ＢＰ１を逆相入力として、上記ピーク値ＢＰ１を基準として上記信号ＮＢ１と上記ピーク値ＢＰ１とを加算し、上記信号ＮＢ２を出力する第２の加算回路と
を有する
ことを特徴とするレベル識別回路。
【請求項４】
請求項１から３までのいずれかに記載のレベル識別回路と、上記レベル識別回路に入力されるバースト光信号の受信信号をもとにバースト光信号の受信開始を検出し、上記受信開始を検出したら、上記バースト光信号の受信期間に応じた時間長のエンベロープ信号を出力するエンベロープ発生回路と、
適正レベルの無信号を出力する無信号レベル発生回路と、
上記エンベロープ信号が出力されているときは、上記レベル識別回路の出力信号を選択して出力し、上記エンベロープ信号が出力されていないときは、上記の無信号を選択して出力するセレクタ回路と
をさらに備えた
ことを特徴とするレベル識別回路。
【請求項５】
請求項１から４までのいずれかに記載のレベル識別回路において、
上記信号Ｂ２とＮＢ２のレベルを比較して、正相データ信号ＯＵＴおよび逆相データ信号ＮＯＵＴを出力する比較器をさらに備えた
ことを特徴とするレベル識別回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＯＮ（Passive Optical Network）のバースト光信号などの光信号を受信する光信号受信回路に関し、特に上記光信号受信回路において受信信号の識別レベル（受信データの値を判別するためのレベル）を最適に調整するレベル識別回路（ＡＴＣ（Automatic Threshold Control）回路）に関するものである。
【０００２】
【従来の技術】
図８はバースト光信号受信回路の構成図である。このバースト光信号受信回路は、フォトダイオード１と、前置増幅器２と、レベル識別回路（ＡＴＣ回路）３とを備えている。
【０００３】
ＰＯＮなどのバースト光信号を受信するバースト光信号受信回路では、受信データ値を適正に判別するために、受信信号のレベルを最適識別レベル（判別するための所定のしきい値レベルによって受信データの値を最適に判別可能なレベル）に変換するレベル識別回路が不可欠である。
【０００４】
図８のバースト光信号受信回路では、フォトダイオード１によってバースト光信号を受光して電流信号に変換し、この電流信号を前置増幅器２によって電圧信号に変換し、この電圧信号をレベル識別回路３によって最適識別レベルの正相信号および逆相信号（一般に信号振幅の中央にしきい値レベルが位置するような信号）に変換している。
【０００５】
図９は従来のレベル識別回路の構成図である。また、図１０は図９の従来のレベル識別回路においての各信号および各電圧を示す波形図である。図９の従来のレベル識別回路は、差動増幅器１０と、ピーク検出回路１１，１２と、加算回路１３，１４と、比較器２０と、基準電圧Ｖref1を生成する基準電圧源２１と、基準電圧Ｖref2を生成する基準電圧源２２とを備えている。ピーク検出回路１１，１２、加算回路１３，１４、および基準電圧源２１，２２はオフセット補償回路を構成している。なお、このようなレベル識別回路は、例えば、特許文献１（特開平１０−８４２３１号公報）や特許文献２（特開平８−２９３８３８号公報）に記載されている。
【０００６】
図９のレベル識別回路において、前置増幅器２から出力された信号ＩＮＰＵＴおよび基準電圧源２１で生成された基準電圧Ｖref1は、差動増幅器１０に入力される（図１０（ａ）参照）。差動増幅器１０は、基準電圧Ｖref1を中心にした差動正相電圧Ａ１および差動逆相電圧ＮＡ１を生成し、正相電圧Ａ１をピーク検出回路１２および加算回路１３に出力し、逆相電圧ＮＡ１をピーク検出回路１１および加算回路１４に出力する（図１０（ｂ）参照）。
【０００７】
ピーク検出回路１１は、逆相電圧ＮＡ１のピーク電圧を検出し、この逆相ピーク電圧ＮＡＰ１を加算回路１３に出力する。また、ピーク検出回路１２は、正相電圧Ａ１のピーク電圧を検出し、この正相ピーク電圧ＡＰ１を加算回路１４に出力する（図１０（ｃ）参照）。
【０００８】
正相電圧Ａ１、逆相ピーク電圧ＮＡＰ１、および基準電圧源２２で生成された基準電圧Ｖref2は、加算回路１３に入力される。加算回路１３は、基準電圧Ｖref2を基準として正相電圧Ａ１と逆相ピーク電圧ＮＡＰ１を加算し、その加算電圧である正相電圧Ｂ１を比較器２０に出力する。また、加算回路１４は、基準電圧Ｖref2を基準として逆相電圧ＮＡ１と正相ピーク電圧ＡＰ１を加算し、その加算電圧である逆相電圧ＮＢ１を比較器２０に出力する（図１０（ｄ）参照）。
【０００９】
比較器２０は、正相電圧Ｂ２を正相入力、逆相電圧ＮＢ２を逆相入力として、これらの電圧のレベルを比較することによって、受信信号をレベル識別してその論理レベルを確定させ、論理値”１”または”０”（論理レベルＨ（High）またはＬ（Low））が確定した正相受信データ信号ＯＵＴおよび逆相受信データ信号ＮＯＵＴを出力する（図１０（ｅ）参照）。
【００１０】
このように、図９の従来のレベル識別回路は、入力信号ＩＮＰＵＴから基準電圧Ｖref1を中心とした差動電圧Ａ１，ＮＡ１を生成し、これらの差動電圧Ａ１，ＮＡ１のピーク電圧をそれぞれ検出し、正相電圧Ａ１と逆相ピーク電圧ＮＡＰ１、逆相電圧ＮＡ１と正相ピーク電圧ＡＰ１をそれぞれ基準電圧Ｖref2を基準として加算することによって、直流レベルおよび振幅が同じで論理が反対の正相電圧Ｂ１と逆相電圧ＮＢ１を得ている。そしてこれらオフセット補償した正相電圧Ｂ１（Ａ１とＮＡＰ１の加算電圧）と逆相電圧ＮＢ１（ＮＡ１とＡＰ１の加算電圧）とを比較して、受信データ信号ＯＵＴ，ＮＯＵＴを得ている。
【００１１】
また、図１１は従来の直列多段型レベル識別回路の構成図である。図１１において、図９と同じものあるいはそれに相当するものには同じ符号を付してある。この図１１の従来の直列多段型レベル識別回路は、１段目の差動増幅器１０と、１段目のオフセット補償回路３０と、１段目の差動増幅器１５と、２段目のオフセット補償回路３１と、比較器２０とを備えている。１段目のオフセット補償回路３０は、図９のレベル識別回路のオフセット補償回路と同じ構成である。また、２段目のオフセット補償回路３１は、ピーク検出回路１６，１７と、加算回路１８，１９と、比較器２０と、基準電圧Ｖfer3を生成する基準電圧源２３とを備えており、１段目のオフセット補償回路３０と同様の構成になっている。なお、このような直列多段型レベル識別回路は、例えば、特許文献３（特開平１０−８４２３１号公報）に記載されている。
【００１２】
図１１は従来の直列多段型レベル識別回路において、１段目のオフセット補償回路３０から出力された正相電圧Ｂ１および逆相電圧ＮＢ１は、差動増幅器１５に入力される。２段目の差動増幅器１５は、正相電圧Ｂ１を正相入力、逆相電圧ＮＢ１を逆相入力として、差動正相電圧Ａ２および差動逆相電圧ＮＡ２を生成し、正相電圧Ａ２を２段目のオフセット補償回路３１のピーク検出回路１７および加算回路１８に出力し、逆相電圧ＮＡ２を２段目のオフセット補償回路３１のピーク検出回路１６および加算回路１９に出力する。
【００１３】
２段目のオフセット補償回路３１において、ピーク検出回路１６は、逆相電圧ＮＡ２のピーク電圧を検出し、この逆相ピーク電圧ＮＡＰ２を加算回路１８に出力する。また、ピーク検出回路１７は、正相電圧Ａ２のピーク電圧を検出し、この正相ピーク電圧ＡＰ２を加算回路１９に出力する。
【００１４】
正相電圧Ａ２、逆相ピーク電圧ＮＡＰ２、および基準電圧源２３で生成された基準電圧Ｖref3は、加算回路１８に入力される。加算回路１８は、基準電圧Ｖref3を基準として正相電圧Ａ２と逆相ピーク電圧ＮＡＰ２を加算し、その加算電圧である正相電圧Ｂ２を比較器２０に出力する。また、加算回路１９は、基準電圧Ｖref3を基準として逆相電圧ＮＡ２と正相ピーク電圧ＡＰ２を加算し、その加算電圧である逆相電圧ＮＢ２を比較器２０に出力する。
【００１５】
上記の基準電圧Ｖref3は、２段目の差動増幅器１５の動作電圧を参照して生成され、例えば差動増幅器１５の動作電圧範囲の中間の電圧を用いる。このように、差動増幅器１５の動作電圧を参照して基準電圧Ｖref3を生成することによって、加算回路１８，１９をそのダイナミックレンジ内で動作させることができる。
【００１６】
図９のような１段構成のレベル識別回路では、ピーク検出回路１１，１２が理想的に動作せず、ピーク電圧ＡＰ１，ＮＡＰ１に誤差が生じ、これによって正相電圧Ｂ１と逆相電圧Ｂ２の直流レベルが変動してオフセットを十分に補償できず、正相電圧Ｂ１と逆相電圧ＮＢ１のＨ，Ｌのレベルが十分にそろわないことがある。
【００１７】
また、図９のような１段構成のレベル識別回路では、バースト光信号にバイアス光が含まれている場合には、ピーク検出回路１１，１２が理想的に動作しても、正相電圧Ｂ１と逆相電圧Ｂ２のオフセットを十分に補償できず、正相電圧Ｂ１のＨ，Ｌのレベルが逆相電圧Ｂ２のＨ，Ｌのレベルよりも高くなることがある。
【００１８】
図１２はバースト光信号に含まれるバイアス光の定義を説明する図である。
また、図１３は図８の前置増幅器２の一般的な入力電流−利得特性を示す図である。また、図１４はバイアス光のパワーが大きなバースト光信号を受信したときの図８の前置増幅器２の逆相出力信号（＝レベル識別回路の入力信号ＩＮＰＵＴ）の波形図である。
【００１９】
図１２に示すように、無信号時のレベルとバースト光信号のＬレベルとのオフセット分がバイアス光である。また、図１３に示すように、前置増幅器２は、入力電流が所定値を越えると利得が低下するという利得飽和特性をもっている。このため、バイアス光のパワーが大きなバースト光信号が受信されたときには、前置増幅器２の利得飽和特性によって、図１５に示すように、レベル識別回路の入力信号ＩＮＰＵＴは、大きなオフセットをもった信号となる。この図１５のような大きなオフセットをもった信号ＩＮＰＵＴが図９のような１段構成のレベル識別回路に入力された場合には、ピーク検出回路１３，１４が理想的に動作をしても、逆相ピーク電圧ＮＡＰ１が逆相電圧ＮＡ１よりも大きくなり、これによって正相電圧Ｂ１のＨ，Ｌのレベルが逆相電圧Ｂ２のＨ，Ｌのレベルよりも高くなり、正相電圧Ｂ１のＬレベルと逆相電圧Ｂ２のＨレベルの重なり幅が十分に得られない。
【００２０】
図１１のような多段構成のレベル識別回路は、１段構成のレベル識別回路の上記のような問題を改善するものであって、１段目のオフセット補償回路３０から出力された正相電圧Ｂ１および逆相電圧ＮＢ１を２段目の差動増幅器１５で増幅して、正相と逆送のＨ，Ｌのレベルがそろって十分な重なりをもった正相電圧Ａ２および逆相電圧ＮＡ２を生成し、これらの正相電圧Ａ２および逆相電圧ＮＡ２を２段目のオフセット補償回路３１で再度オフセット補償することによって、直流レベルおよび振幅が同じで論理が反対の正相電圧Ｂ２および逆相電圧ＮＢ２を得ている。
【００２１】
【発明が解決しようとする課題】
しかしながら、図１１のような従来の多段構成のレベル識別回路では、バイアス光のパワーが大きなバースト光信号が受信された場合に、正相電圧Ｂ１のＬレベルと逆相電圧Ｂ２のＨレベルの重なり幅が不十分な電圧Ｂ１，ＮＢ１が１段のオフセット補償回路３０から出力されるが、このような電圧Ｂ１，ＮＢ１を２段目の差動増幅器１５で増幅すると、差動増幅器１５の出力電圧Ａ２，ＮＡ２は、上記のＬレベルとＨレベルが十分に重なり合った電圧になるが、それぞれの電圧のデーティ比が劣化する。これらのデーティ比が劣化した電圧Ａ２，ＮＡ２を２段目のオフセット補償回路３１でオフセット補償しても、デューティ比は劣化したままなので、受信データ信号ＯＵＴ，ＮＯＵＴもデューティ比の劣化したものとなり、正確な受信データ信号が得られないことがあった。図１５に、このときの直列多段型レベル識別回路の出力波形を示す。
【００２２】
さらに、バイアス光のパワーが非常に大きなバースト光信号が受信された場合には、１段目のオフセット補償回路３０から出力された正相電圧Ｂ１のＬレベルと逆相電圧Ｂ２のＨレベルが全く重ならず、このような電圧Ｂ１，ＮＢ１を２段目の差動増幅器１５で増幅すると、差動増幅器１５の出力電圧Ａ２，ＮＡ２は、それぞれＨ，Ｌレベルの連続した電圧になるので、受信データ信号ＯＵＴ，ＮＯＵＴもそれぞれＨ，Ｌレベルの連続した信号となり、受信データ信号が全く得られないことがあった。図１６に、このときの直列多段型レベル識別回路の出力波形を示す。
【００２３】
バイアス光を含むバースト光信号を正しく受信するための従来の技術としては、非特許文献１（M.Nakamura，N.Ishihara,Y.Akazawa「A 156Mb/s CMOS OptocalReceiverICs for Burst-mode Transmission」1997 8th International Workshop on Optical/Hybrid Access Networks Conference Proceedings Poster Session P.12）や非特許文献２（竹田  他「FSAN対応156Mb/s 3.3V バースト光受信器用１チップLSI」1999年電子情報通信学会総合大会SC-12-3）に記載のものがある。これらの文献に記載の技術では、図８の前置増幅器２の帰還抵抗をバーストごとに切り替えることで、図１３に示す特性の飽和領域での使用を避け、前置増幅器２の出力信号のオフセットが大きくなるのを抑えている。
【００２４】
しかしながら、上記非特許文献１，２に記載の従来の技術では、帰還抵抗を切り替えるために、抵抗やスイッチを回路に付加しなければならず、前置増幅器２の入力端子に余分な静電容量が付加されることになり、前置増幅器２の周波数特性や雑音特性の著しい劣化を生じる。これは、バースト光信号受信回路の動作特性を低下させ、受信感度の劣化を引き起こし、受信ダイナミックレンジを狭めることとなるため、上記非特許文献１，２に記載の従来の技術は、実用化が困難である。
【００２５】
本発明は、このような従来の課題を解決するためになされたものであり、バイアス（バイアス光によるオフセット）を含む受信信号が入力されても、デューティ比の劣化のない正確な受信データ信号を得ることができるレベル識別回路を提供することを目的とするものである。
【００２６】
【課題を解決するための手段】
本発明のレベル識別回路は、
差動信号Ａ１，ＮＡ１が入力され、上記信号ＮＡ１の検出したピーク値ＮＡＰ１と上記信号Ａ１とを加算するとともに、上記信号Ａ１の検出したピーク値ＡＰ１と上記信号ＮＡ１とを加算することによって、上記信号Ａ１とＮＡ１の直流オフセットを補償して正相信号Ｂ１および逆相信号ＮＢ１を出力する第１のオフセット補償回路と、
上記第１のオフセット補償回路から出力された上記信号Ｂ１，ＮＢ１が直接入力され、上記信号ＮＢ１の検出したピーク値ＮＢＰ１と上記信号Ｂ１とを加算するとともに、上記信号Ｂ１の検出したピーク値ＢＰ１と上記信号ＮＢ１とを加算することによって、上記信号Ｂ１とＮＢ１の直流オフセットをさらに補償して正相信号Ｂ２および逆相信号ＮＢ２を出力する第２のオフセット補償回路と
を備えた
ことを特徴とするものである。
【００２７】
【発明の実施の形態】
実施の形態１
図１は本発明の実施の形態１の直列多段型レベル識別回路の構成図である。図１において、図１１と同じものあるいはそれに相当するものには同じ符号を付してある。
【００２８】
図１の実施の形態１のレベル識別回路は、差動増幅器１０と、１段目のオフセット補償回路３０と、２段目のオフセット補償回路４１と、比較器２０とを備えている。１段目のオフセット補償回路３０は、ピーク検出回路１１，１２と、加算回路１３，１４とを備えて構成されている。また、２段目のオフセット補償回路４１は、ピーク検出回路１６，１７と、加算回路１８，１９とを備えて構成されている。
【００２９】
実施の形態１の２段目のオフセット補償回路４１は、従来の２段目のオフセット補償回路３１において、ピーク検出回路１６から出力されたピーク電圧ＮＢＰ１を、加算回路１８および１９の基準電圧としたものである。従って、２段目のオフセット補償回路４１には、基準電圧源２３（図１１参照）が設けられていない。
【００３０】
また、実施の形態１では、２段目の差動増幅器１５が設けられておらず、１段目のオフセット補償回路３０から出力された正相電圧Ｂ１は、ピーク検出回路１７および加算回路１８に直接入力され、１段目のオフセット補償回路３０から出力された逆相電圧ＮＢ１は、ピーク検出回路１６および加算回路１９に直接入力される。
【００３１】
図２および図３は実施の形態１のレベル識別回路においての各信号および各電圧を示す波形図であり、図２は入力信号ＩＮＰＵＴにバイアスＩoff（バイアス光によるオフセット）がある場合の波形図、図３は上記のバイアスがない場合の波形図である。
【００３２】
［差動増幅器１０］
前置増幅器２（図８参照）から出力された入力信号ＩＮＰＵＴ、および基準電圧源２１で生成された基準電圧Ｖref1は、差動増幅器１０に入力される（図２（ａ）および図３（ａ）参照）。差動増幅器１０は、基準電圧Ｖref1を正相入力、入力信号ＩＮＰＵＴを逆相入力として、基準電圧Ｖref1を中心にした差動正相電圧Ａ１および差動逆相電圧ＮＡ１を出力する。これによって、互いに振幅が等しく、論理が反対の正相電圧Ａ１および逆相電圧ＮＡ１が得られる（図２（ｂ）および図３（ｂ）参照）。
【００３３】
［ピーク検出回路１６，１７］
１段目のオフセット補償回路３０において、ピーク検出回路１１は、差動逆相電圧ＮＡ１のピーク電圧ＮＡＰ１を検出し、このピーク電圧ＮＡＰ１を出力する。また、ピーク検出回路１２は、差動正相電圧Ａ１のピーク電圧ＡＰ１を検出し、このピーク電圧ＡＰ１を出力する（図２（ｃ）および図３（ｃ）参照）。
【００３４】
［加算回路１３］
正相電圧Ａ１、逆相ピーク電圧ＮＡＰ１、および基準電圧源２２で生成された基準電圧Ｖref2は、加算回路１３に入力される。加算回路１３は、正相電圧Ａ１および逆相ピーク電圧ＮＡＰ１をそれぞれ正相入力、基準電圧Ｖref2を逆相入力として、基準電圧Ｖref2を基準として正相電圧Ａ１と逆相ピーク電位ＮＡＰ１とを加算し、その加算電圧である正相電圧Ｂ１を出力する（図２（ｄ）および図３（ｄ）参照）。
【００３５】
［加算回路１４］
同様に、逆相電圧ｎＡ１、正相ピーク電位ＡＰ１、および基準電圧源２２で生成された基準電圧Ｖref2は、加算回路１４に入力される。加算回路１４は、逆相電圧ＮＡ１および正相ピーク電圧ＡＰ１をそれぞれ正相入力、基準電圧Ｖref2を逆相入力として、基準電圧Ｖref2を基準として逆相電圧ＮＡ１と正相ピーク電位ＡＰ１とを加算し、その加算電圧である逆相電圧ＮＢ１を出力する（図２（ｄ）および図３（ｄ）参照）。
【００３６】
１段目のオフセット補償回路３０の出力である正相電圧Ｂ１および逆相電圧ＮＢ１は、２段目のオフセット補償回路４１にそのまま直接入力される。
【００３７】
［ピーク検出回路１６，１７］
２段目のオフセット補償回路４１において、ピーク検出回路１６は、逆相電圧ＮＢ１のピーク電圧ＮＢＰ１を検出し、このピーク電圧ＮＢＰ１を出力する。また、ピーク検出回路１７は、正相電圧Ｂ１のピーク電圧ＢＰ１を検出し、このピーク電圧ＢＰ１を出力する（図２（ｅ）および図３（ｅ）参照）。
【００３８】
［加算回路１８］
正相電圧Ｂ１および逆相ピーク電圧ＮＢＰ１は、加算回路１８に入力される。加算回路１８は、正相電圧Ｂ１および逆相ピーク電圧ＮＢＰ１をそれぞれ正相入力、上記逆相ピーク電圧ＮＢＰ１を逆相入力として、逆相ピーク電圧ＮＢＰ１を基準として正相電圧Ｂ１と逆相ピーク電位ＮＢＰ１とを加算し、その加算電圧である正相電圧Ｂ２を出力する（図２（ｆ）および図３（ｆ）参照）。
【００３９】
［加算回路１９］
同様に、逆相電圧ＮＢ１、正相ピーク電圧ＢＰ１、および逆相ピーク電圧ＮＢＰ１は、加算回路１９に入力される。加算回路１９は、逆相電圧ＮＢ１および正相ピーク電圧ＢＰ１をそれぞれ正相入力、逆相ピーク電圧ＮＢＰを逆相入力として、逆相ピーク電圧ＮＢＰを基準として逆相電圧ＮＢ１と正相ピーク電圧ＢＰ１とを加算し、その加算電圧である逆相電圧ＮＢ２を出力する（図２（ｆ）および図３（ｆ）参照）。
【００４０】
［比較器２０］
２段目のオフセット補償回路４１の出力である正相電圧Ｂ２および逆相電圧ＮＢ２は、比較器２０に入力される。比較器２０は、正相電圧Ｂ２を正相入力、逆相電圧ＮＢ２を逆相入力として、これらの電圧のレベルを比較することによって、受信信号をレベル識別してその論理レベルを確定させ、論理値”１”または”０”（論理レベルＨまたはＬ）が確定した正相受信データ信号ＯＵＴおよび逆相受信データ信号ＮＯＵＴを出力する（図２（ｇ）および図３（ｇ）参照）。
【００４１】
１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１はそれぞれ、
Ｂ１＝ｋ1（  Ａ１＋ＮＡＰ１−Ｖref2）…（１）
ＮＢ１＝ｋ1（ＮＡ１＋  ＡＰ１−Ｖref2）…（２）
である。ここで、ｋ1は加算回路１３，１４によって決まる定数である。
【００４２】
出力正相電圧Ｂ１のＨレベルＢ１［Ｈ］およびＬレベルＢ１［Ｌ］はそれぞれ、
Ｂ１［Ｈ］＝ｋ1（Ａ１［Ｈ］＋ＮＡＰ１−Ｖref2）
＝ｋ1（Ｖref1＋ａ）＋ｋ1（Ｖref1−ｃ）−ｋ1×Ｖref2
＝ｋ1（２Ｖref1−Ｖref2）＋ｋ1（ａ−ｃ）
＝Ｖref＋Ｖpp＋Ｖoff…（３）
Ｂ１［Ｌ］＝ｋ1（Ａ１［Ｌ］＋ＮＡＰ１−Ｖref2）
＝ｋ1（Ｖref1＋ｂ）＋ｋ1（Ｖref1−ｃ）−ｋ1×Ｖref2
＝ｋ1（２Ｖref1−Ｖref2）＋ｋ（ｂ−ｃ）
＝Ｖref＋Ｖoff…（４）
である。ここで、ｋ1（２Ｖref1−Ｖref2）＝Ｖref，ｋ1（ａ−ｂ）＝Ｖpp，ｋ1（ｂ−ｃ）＝Ｖoffである。
【００４３】
また、出力逆相電圧ＮＢ１のＬレベルＮＢ１［Ｌ］およびＨレベルＢ１［Ｈ］はそれぞれ、
ＮＢ１［Ｌ］＝ｋ1（ＮＡ１［Ｌ］＋ＡＰ１−Ｖref2）
＝ｋ1（Ｖref1−ａ）＋ｋ1（Ｖref1＋ａ）−ｋ1×Ｖref2
＝ｋ1（２Ｖref1−Ｖref2）
＝Ｖref…（５）
ＮＢ１［Ｈ］＝ｋ1（ＮＡ１［Ｈ］＋ＡＰ１−Ｖref2）
＝ｋ1（Ｖref1−ｂ）＋ｋ1（Ｖref1＋ａ）−ｋ1×Ｖref2
＝ｋ1（２Ｖref1−Ｖref2）＋ｋ1（ａ−ｂ）
＝Ｖref＋Ｖpp…（６）
である。
【００４４】
なお、入力信号ＩＮＰＵＴがバイアスＩoff（図２（ａ）参照）を含まない場合には、図３（ｃ）に示すように、ＮＡＰ１はＮＡ１のＨレベルと一致する（ｂ＝ｃになる）ので、上記のＶoff＝０であり、
Ｂ１［Ｈ］＝Ｖref＋Ｖpp…（７）
Ｂ１［Ｌ］＝Ｖref…（８）
ＮＢ１［Ｌ］＝Ｖref…（９）
ＮＢ１［Ｈ］＝Ｖref＋Ｖpp…（１０）
となる。
【００４５】
このように、バイアスを含まない入力信号ＩＮＰＵＴの場合には、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１は、図３（ｄ）に示すように、信号区間において直流レベルおよび振幅が同じで論理が反対の電圧になる。
【００４６】
しかし、バイアスを含んだ入力信号ＩＮＰＵＴの場合には、図２（ｃ）に示すように、信号区間においてＮＡＰ１がＮＡ１のＨレベルと一致せず（ｂ＝ｃにならず）、上記のＶoffが０にならないので、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１は、図２（ｄ）に示すように、信号区間において直流レベルが上記のＶoffずれて論理が反対の電圧になる。
【００４７】
そこで、この実施の形態１では、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１を、差動増幅器を介さずに２段目のオフセット補償回路４１に直接入力し、２段目のオフセット補償回路４１において再度オフセット補償することによって、バイアスを含んだ入力信号ＩＮＰＵＴの場合にも、直流レベルおよび振幅が同じで論理が反対であり、かつデューティ比の劣化がない正相電圧Ｂ２および逆相電圧ＮＢ２を得られるようにしている。
【００４８】
２段目のオフセット補償回路４１の出力正相電圧Ｂ２および出力逆相電圧ＮＢ２はそれぞれ、
Ｂ２＝ｋ2（  Ｂ１＋ＮＢＰ１−ＮＢＰ１）＝ｋ2×Ｂ１…（１１）
ＮＢ２＝ｋ2（ＮＢ１＋  ＢＰ１−ＮＢＰ１）…（１２）
である。ここで、ｋ2は加算回路１８，１９によって決まる定数である。
【００４９】
出力正相電圧Ｂ２のＨレベルＢ２［Ｈ］およびＬレベルＢ２［Ｌ］はそれぞれ、
Ｂ２［Ｈ］＝ｋ2×Ｂ１［Ｈ］＝ｋ2（Ｖref＋Ｖpp＋Ｖoff）…（１３）
Ｂ２［Ｌ］＝ｋ2×Ｂ１［Ｌ］＝ｋ2（Ｖref＋Ｖoff）…（１４）
である。
【００５０】
また、出力逆相電圧ＮＢ２のＬレベルＮＢ２［Ｌ］およびＨレベルＢ２［Ｈ］はそれぞれ、
ＮＢ２［Ｌ］＝ｋ2（ＮＢ１［Ｌ］＋ＢＰ１−ＮＢＰ１）
＝ｋ2（ＮＢ１［Ｌ］＋Ｂ１［Ｈ］−ＮＢ１［Ｈ］）
＝ｋ2（Ｖref＋Ｖoff）…（１５）
ＮＢ２［Ｈ］＝ｋ2（ＮＢ１［Ｈ］＋ＢＰ１−ＮＢＰ１）
＝ｋ2×ＢＰ１
＝ｋ2×Ｂ１［Ｈ］
＝ｋ2（Ｖref＋Ｖpp＋Ｖoff）…（１６）
である。
【００５１】
なお、入力信号ＩＮＰＵＴがバイアスを含まない場合には、上記のＶoff＝０であり、
Ｂ２［Ｈ］＝ｋ2（Ｖref＋Ｖpp）…（１７）
Ｂ２［Ｌ］＝ｋ2×Ｖref…（１８）
ＮＢ２［Ｌ］＝ｋ2×Ｖref…（１９）
ＮＢ２［Ｈ］＝ｋ2（Ｖref＋Ｖpp）…（２０）
である。
【００５２】
このように、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１を２段目のオフセット補償回路４１に直接入力することによって、バイアスを含む信号ＩＮＰＵＴが入力されても、デューティ比の劣化がない正相電圧Ｂ１および逆相電圧ＮＢ１のオフセットを２段目のオフセット補償回路４１で再度補償するので、直流レベルおよび振幅が同じで論理が反対であり、かつデューティ比の劣化がない正相電圧Ｂ２および逆相電圧ＮＢ２を得られるので、ディーティ比の劣化のない正確な正相データ信号ＯＵＴおよび逆相データ信号ＮＯＵＴが得られ、受信データの論理値を”１”または”０”に確定できる。
【００５３】
さらに、２段目のオフセット補償回路４１において、逆相ピーク電圧ＮＢＰ１を加算回路１８，１９の基準電圧としているので、図２（ｄ）および（ｆ）に示しように、逆相電圧ＮＢ１が正側にオフセット電圧分シフトされて出力逆相電圧ＮＢ２が生成され、正相電圧Ｂ１と逆相電圧ＮＢ１のオフセット電圧が補償される。
【００５４】
この実施の形態１では、２段目のオフセット補償回路４１の前段に差動増幅器を設けていないので、従来のように前段の差動増幅器の動作電圧を参照して加算回路１８，１９の基準電圧を生成することができない。また、差動増幅器の動作電圧を参照せずに、加算回路１８，１９がそのダイナミックレンジ内で確実に動作する基準電圧を生成することは困難である。
【００５５】
そこで、実施の形態１では、逆相ピーク電圧ＮＢＰ１を加算回路１８，１９の基準電圧とすることによって、加算回路１８，１９がそのダイナミックレンジ内で確実に動作できるようにしている。
【００５６】
なお、この実施の形態１では、図２（ｇ）および図３（ｇ）に示すように受信データの１ビット目が消去されるが、一般的なバースト光信号受信の場合（例えばITU-T G.983.1）、”１”と”０”とを交互に配置したプリアンブルが１バイトほど設けられているので、上記１ビット目のデータの消去は、データ再生には問題はない。
【００５７】
以上のように実施の形態１によれば、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１を２段目のオフセット補償回路４１に直接入力することにより、バイアスを含む受信信号が入力されても、ディーティ比の劣化のない正確な正相データ信号ＯＵＴおよび逆相データ信号ＮＯＵＴが得られる。
【００５８】
さらに、逆相ピーク電圧ＮＢＰ１を２段目のオフセット補償回路４１の加算回路１８，１９の基準電圧とすることにより、加算回路１８，１９をそのダイナミックレンジ内で確実に動作させることができる。
【００５９】
実施の形態２
図４は本発明の実施の形態２の直列多段型レベル識別回路の構成図である。図４において、図１と同じものあるいはそれに相当するものには同じ符号を付してある。
【００６０】
図４の実施の形態２の直列多段型レベル識別回路は、上記実施の形態１の直列多段型レベル識別回路（図１参照）において、２段目のオフセット補償回路の加算回路１８，１９の基準電圧を変更したものであり、その他の構成は上記実施の形態１と同じである。
【００６１】
上記実施の形態１では、２段目のオフセット補償回路４１において、加算回路１８，１９の基準電圧を逆相電圧ＮＢ１のピーク電圧ＮＢＰ１としていたが、この実施の形態２では、２段目のオフセット補償回路４２において、加算回路１８，１９の基準電圧を正相電圧Ｂ１のピーク電圧ＢＰ１としている。
【００６２】
図５および図６は実施の形態２のレベル識別回路においての各信号および各電圧を示す波形図であり、図５はバイアスがある場合に波形図、図６はバイアスがない場合の波形図である。なお、図５の（ａ）から（ｅ）までおよび（ｇ）の波形は、図２の（ａ）から（ｅ）までおよび（ｇ）とそれぞれ同様であり、図６の（ａ）から（ｅ）までおよび（ｇ）は、図２の（ａ）から（ｅ）までおよび（ｇ）と同じである。
【００６３】
２段目のオフセット補償回路４２において、正相電圧Ｂ１、逆相ピーク電圧ＮＢＰ１、および正相ピーク電圧ＢＰ１は、加算回路１８に入力される。加算回路１８は、正相電圧Ｂ１および逆相ピーク電圧ＮＢＰ１をそれぞれ正相入力、正相ピーク電圧ＢＰ１を逆相入力として、正相ピーク電圧ＢＰ１を基準として正相電圧Ｂ１と逆相ピーク電位ＮＢＰ１とを加算し、その加算電圧である正相電圧Ｂ２を出力する（図５（ｆ）および図６（ｆ）参照）。
【００６４】
同様に、逆相電圧ＮＢ１および正相ピーク電圧ＢＰ１は、加算回路１９に入力される。加算回路１９は、逆相電圧ＮＢ１および正相ピーク電圧ＢＰ１をそれぞれ正相入力、上記正相ピーク電圧ＮＢＰを逆相入力として、正相ピーク電圧ＮＢＰを基準として逆相電圧ＮＢ１と正相ピーク電圧ＢＰ１とを加算し、その加算電圧である逆相電圧ＮＢ２を出力する（図５（ｆ）および図６（ｆ）参照）。
【００６５】
２段目のオフセット補償回路４２の出力正相電圧Ｂ２および出力逆相電圧ＮＢ２はそれぞれ、
Ｂ２＝ｋ2（  Ｂ１＋ＮＢＰ１−ＢＰ１）…（２１）
ＮＢ２＝ｋ2（ＮＢ１＋  ＢＰ１−ＢＰ１）＝ｋ2×ＮＢ１…（２２）
である。
【００６６】
出力正相電圧Ｂ２のＨレベルＢ２［Ｈ］およびＬレベルＢ２［Ｌ］はそれぞれ、
Ｂ２［Ｈ］＝ｋ2（Ｂ１［Ｈ］＋ＮＢＰ１−ＢＰ１）
＝ｋ2×ＮＢＰ１
＝ｋ2×ＮＢ１［Ｈ］
＝ｋ2（Ｖref＋Ｖpp）…（２３）
Ｂ２［Ｌ］＝ｋ2（Ｂ１［Ｌ］＋ＮＢＰ１−ＢＰ１）
＝ｋ2（Ｂ１［Ｌ］＋ＮＢ１［Ｈ］−Ｂ１［Ｈ］）
＝ｋ2×Ｖref…（２４）
である。
【００６７】
また、出力逆相電圧ＮＢ２のＬレベルＮＢ２［Ｌ］およびＨレベルＢ２［Ｈ］はそれぞれ、
ＮＢ２［Ｌ］＝ｋ2×ＮＢ１［Ｌ］＝ｋ2×Ｖref…（２５）
ＮＢ２［Ｈ］＝ｋ2×ＮＢ１［Ｈ］＝ｋ2（Ｖref＋Ｖpp）…（２６）
である。
【００６８】
なお、入力信号ＩＮＰＵＴがバイアスを含まない場合には、上記のＶoff＝０であり、
Ｂ２［Ｈ］＝ｋ2（Ｖref＋Ｖpp）…（２７）
Ｂ２［Ｌ］＝ｋ2×Ｖref…（２８）
ＮＢ２［Ｌ］＝ｋ2×Ｖref…（２９）
ＮＢ２［Ｈ］＝ｋ2（Ｖref＋Ｖpp）…（３０）
である。
【００６９】
このように、バイアスを含んだ信号ＩＮＰＵＴが入力されても、上記実施の形態１と同様に、直流レベルおよび振幅が同じで論理が反対であり、かつデューティ比の劣化がない正相電圧Ｂ２および逆相電圧ＮＢ２を得られるので、ディーティ比の劣化のない正確な正相データ信号ＯＵＴおよび逆相データ信号ＮＯＵＴが得られ、受信データの論理値を”１”または”０”に確定できる。
【００７０】
さらに、上記実施の形態１では、２段目のオフセット補償回路４１において、逆相ピーク電圧ＮＢＰ１を加算回路１８，１９の基準電圧としているので、逆相電圧ＮＢ１が正側にオフセット電圧分シフトされるが、この実施の形態２では、２段目のオフセット補償回路４２において、正相ピーク電圧ＢＰ１を加算回路１８，１９の基準電圧としているので、図５（ｄ）および（ｆ）に示すように、正相電圧Ｂ１が負側にオフセット電圧分シフトされて出力正相電圧Ｂ２が生成され、正相電圧Ｂ１と逆相電圧ＮＢ１のオフセット電圧が補償される。
【００７１】
この実施の形態２では、正相ピーク電圧ＢＰ１を加算回路１８，１９の基準電圧とすることによって、上記実施の形態１と同様に、加算回路１８，１９をそのダイナミックレンジ内で確実に動作できるようにしている。
【００７２】
なお、この実施の形態２においても、図５（ｇ）および図６（ｇ）に示すように１ビット目が消去されるが、上記実施の形態１で説明した理由により、データ再生には問題ない。
【００７３】
以上のように実施の形態２によれば、１段目のオフセット補償回路３０の出力正相電圧Ｂ１および出力逆相電圧ＮＢ１を２段目のオフセット補償回路４２に直接入力することにより、上記実施の形態１と同様に、バイアスを含む受信信号が入力されても、ディーティ比の劣化のない正確な正相データ信号ＯＵＴおよび逆相データ信号ＮＯＵＴが得られる。
【００７４】
さらに、正相ピーク電圧ＢＰ１を２段目のオフセット補償回路４１の加算回路１８，１９の基準電圧とすることにより、上記実施の形態１と同様に、加算回路１８，１９をそのダイナミックレンジ内で確実に動作させることができる。
【００７５】
実施の形態３
図７は本発明の実施の形態３のレベル識別回路を設けたバースト光信号受信回路の構成図である。図７のバースト光信号受信回路は、フォトダイオード１と、前置増幅器２と、実施の形態３のレベル識別回路とを備えている。
【００７６】
この実施の形態３のレベル識別回路は、上記実施の形態１または上記実施の形態２の直列多段型レベル識別回路（ＡＴＣ回路）４に、Ｌレベル発生回路１１０と、セレクタ回路１２０と、エンベロープ発生回路１００とを設けて、無信号区間のノイズを除去するようにしたものである。
【００７７】
［フォトダイオード１］
フォトダイオード１は、光信号送信回路から送信されたバースト光信号を受光してフォト電流に変換し、このフォト電流のバースト信号を前置増幅器２に出力する。
【００７８】
［前置増幅器２］
前置増幅器２は、フォト電流のバースト信号を電圧信号に変換し、この電圧信号のバースト信号を２つに分岐し、ＡＴＣ回路４およびエンベロープ発生回路１００にそれぞれ出力する。
【００７９】
［エンベロープ発生回路１００］
エンベロープ発生回路１００は、データ検出回路１３０と、リミッタアンプ１４０と、ラッチ回路１５０と、カウンタ回路１６０とを備えており、前置増幅器２からの入力信号をもとにバースト光信号の受信開始を検出し、バースト光信号の受信開始を検出したらバースト光信号の受信期間（信号区間）に応じた時間長のＥｎｖ（エンベロープ）信号を発生し、このＥｎｖ信号をセレクタ回路１２０に出力する。上記のＥｎｖ信号は、バースト光信号の全信号区間を含むように出力される。このＥｎｖ信号の発生期間は、バースト信号の全受信期間を含むようにあらかじめ設定された所定の期間である。エンベロープ発生回路１００は、バースト光信号の受信開始から、所定の時間経過するまでＥｎｖ信号を出力する。
【００８０】
［Ｌレベル発生回路１１０］
Ｌレベル発生回路１１０は、無信号時にＡＴＣ回路４が出力すべき適正レベルの電圧としてのＬレベル信号Ｌ，ＮＬを発生し、これらのＬレベル信号Ｌ，ＮＬをセレクタ回路１２０に出力する。上記のＬレベル信号Ｌは”Ｌ”レベルの信号であり、上記のＬレベル信号ＮＬは信号Ｌの反転信号であって”Ｈ”レベルの信号である。
【００８１】
［セレクタ回路１２０］
セレクタ回路１２０は、Ｅｎｖ信号がエンベロープ発生回路１００から入力されているときには、ＡＴＣ回路４の出力信号（ＡＴＣ信号）ＯＵＴ，ＮＯＵＴを選択して受信出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力し、Ｅｎｖ信号が入力されていないときには、Ｌレベル信号Ｌ，ＮＬを選択して受信出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力する。
【００８２】
［データ検出回路１３０］
エンベロープ発生回路１００において、データ検出回路１３０は、バースト信号の１ビット目のデータ（最初の”Ｈ”のデータ）を検出し、データ検出信号をリミッタアンプ１４０に出力する。つまり、データ検出回路１３０は、バースト光信号の受信開始を検出し、受信開始検出信号としてデータ検出信号を出力する。
【００８３】
［リミッタアンプ１４０］
リミッタアンプ１４０は、入力されたデータ検出信号を、ラッチ回路１５０が動作可能な振幅レベルまで増幅し、ラッチ回路１５０に出力する。
【００８４】
［ラッチ回路１５０］
ラッチ回路１５０は、データ検出信号が入力されてから、内部リセット信号が入力されるまでの間、Ｅｎｖ信号を発生し、セレクタ回路１２０およびカウンタ回路１６０に出力する。つまり、ラッチ回路１５０は、バースト光信号の受信開始が検出されると、受信開始検出信号であるデータ検出信号をラッチしてＥｖｎ信号の発生を開始し、カウンタ回路１６０から内部リセット信号が入力されると、リセットされ、Ｅｖｎ信号の発生を停止する。また、ラッチ回路１５０は、リセット入力端子からリセット信号が入力されたときにも、リセットされる。
【００８５】
図１７はラッチ回路１５０の内部構成例を示す図である。図１７において、ラッチ回路１５０は、２入力ＮＡＮＤゲートａ，ｂと、２入力ＮＯＲゲートｃと、インバータｄとを備えている。図１７に示すように、ラッチ回路１５０は、例えばＳＲフリップフロップ（ＳＲ−Ｆ／Ｆ）で構成される。図１７のラッチ回路１５０は、リミッタアンプ１４０の出力信号をセット入力とし、カウンタ回路１６０からの内部リセット信号およびリセット入力端子からのリセット信号をリセット入力として動作する非同期型ＳＲ−Ｆ／Ｆである。
【００８６】
［カウンタ回路１６０］
カウンタ回路１６０は、クロック入力端子からのリファレンスクロックをクロック入力、リセット入力端子からのリセット信号をリセット入力、ラッチ回路１５０からのＥｎｖ信号をカウントイネーブル入力としてカウント動作し、カウント値があからじめ設定された値（内部リセット発生カウント値）に達したときのキャリー信号を内部リセット信号としてラッチ回路１５０に出力する。
【００８７】
図１８は実施の形態３のエンベロープ発生回路１００のタイミングチャートである。図７，図１７，図１８を用いて、実施の形態３のバースト光信号受信回路の動作を以下に説明する。
【００８８】
まず、バースト光信号が送受信される前の無信号期間においては、リミッタアンプ１４０の出力信号である増幅されたデータ検出信号は”Ｌ”であり、この”Ｌ”のデータ検出信号が、図１７のラッチ回路１５０のインバータｄに入力されている。このとき、ＮＯＲゲートｃに入力されているリセット信号および内部リセット信号がともに”Ｌ”であるので、ＮＡＮＤゲートａ，ｂの出力信号のレベルは確定しない。また、カウンタ回路１６０のカウント値も確定しない。
【００８９】
しかし、バースト信号が送受信されるときには、バースト信号のパケットの数ビット前に必ず図１８（ｄ）に示すリセット信号が入力され、このリセット信号によって、ＮＡＮＤゲートａの出力信号であるＥｎｖ信号およびＮＡＮＤゲートｂの出力信号のレベルが確定するとともに、カウンタ回路１６０のカウント動作の停止が確定し、カウンタ回路１６０のカウント値がリセットされる。
【００９０】
バースト信号のパケットの数ビット前に、図１８（ｄ）に示す”Ｈ”のリセット信号がリセット入力端子から図１７のラッチ回路１５０のＮＯＲゲートｃに入力されると、ラッチ回路１５０はリセットされ、ＮＡＮＤゲートａの出力信号であるＥｎｖ信号は”Ｌ”に確定する。
【００９１】
カウンタ回路１６０は、上記のリセット信号が入力されると、カウント値をリセットする。このカウンタ回路１６０は、Ｅｎｖ信号が”Ｌ”の間は、カウント動作を停止し、Ｅｎｖ信号が”Ｈ”の間にのみ、カウント動作をする。従って、カウンタ回路１６０は、Ｅｎｖ信号が”Ｌ”に確定したあとは、カウント動作を停止している。
【００９２】
セレクタ回路１２０は、Ｅｎｖ信号が”Ｌ”の期間は、Ｌレベル発生回路１１０からのＬレベル信号Ｌ，ＮＬを出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力し、Ｅｎｖ信号が”Ｈ”の期間は、ＡＴＣ信号ＯＵＴ，ＮＯＵＴを出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力する。従って、セレクタ回路１２０は、Ｅｎｖ信号が”Ｌ”に確定したあとは、Ｌレベル発生回路１１０の出力信号Ｌ，ＮＬを出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力している。
【００９３】
次に、バースト光信号の送受信が開始され、データ検出回路１３０に図１８（ａ）に示すバースト信号が入力されると、データ検出回路１３０は、このバースト信号の１ビット目のデータを検出し、図１８（ｂ）に示すデータ検出信号をリミッタアンプ１４０に出力する。リミッタアンプ１４０は、入力されたデータ検出信号を増幅し、”Ｈ”のデータ検出信号をラッチ回路１５０に出力する。
【００９４】
ラッチ回路１５０は、リミッタアンプ１４０からの”Ｈ”のデータ検出信号をラッチし、図１８（ｆ）に示す内部リセット信号が入力されるまでの間、図１８（ｃ）に示す”Ｈ”のＥｎｖ信号を出力する。リミッタアンプ１４０からの”Ｈ”のデータ検出信号が図１７のラッチ回路１５０のインバータｄに入力されると、ＮＡＮＤゲートａの出力信号であるＥｎｖ信号が”Ｌ”から”Ｈ”に遷移する。このあと、リミッタアンプ１４０からのデータ検出信号が”Ｌ”に戻っても、Ｅｎｖ信号は”Ｈ”のまま保持され、”Ｈ”の内部リセット信号がＮＯＲゲートｃに入力されると、Ｅｎｖ信号は”Ｌ”に戻る。
【００９５】
Ｅｎｖ信号が”Ｌ”から”Ｈ”に遷移すると、カウンタ回路１６０は、図１８（ｅ）に示すリファレンスクロックに従ってカウントを開始する。
【００９６】
また、Ｅｎｖ信号が”Ｌ”から”Ｈ”に遷移すると、セレクタ回路１２０は、受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＬレベル信号Ｌ，ＮＬからＡＴＣ信号ＯＵＴ，ＮＯＵＴに切り換える。
【００９７】
次に、カウンタ回路１６０は、カウント値があらかじめ設定された内部リセット設定値に達すると、そのキャリー信号を内部リセット信号として、図１８（ｆ）に示す”Ｈ”の内部リセット信号をラッチ回路１５０に出力する。上記の内部リセット設定値は、バースト信号の受信が終了してから内部リセット信号が出力されるように設定される。
【００９８】
ラッチ回路１５０は、入力された内部リセット信号によってリセットされ、Ｅｎｖ信号の出力を終了する。”Ｈ”の内部リセット信号が、図１７のラッチ回路１５０のＮＯＲゲートｃに入力されると、ＮＡＮＤゲートｂの出力信号が”Ｌ”から”Ｈ”に遷移する。このとき、リミットアンプ１４の出力信号はすでに”Ｌ”になっているので、ＮＡＮＤゲートｂの出力信号が”Ｈ”に遷移すると、ＮＡＮＤゲートａの出力信号であるＥｎｖ信号は”Ｈ”から”Ｌ”に遷移する。
【００９９】
Ｅｎｖ信号が”Ｈ”から”Ｌ”に遷移すると、カウンタ回路１６０は、カウント動作を停止する。また、セレクタ回路１２０は、受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＡＴＣ信号ＯＵＴ，ＮＯＵＴからＬレベル信号Ｌ，ＮＬに切り換える。
【０１００】
このように実施の形態３では、バースト信号の受信開始を検出したら、その受信開始から所定時間経過するまで”Ｈ”のＥｎｖ信号を発生し、Ｅｎｖ信号が”Ｈ”の期間は、ＡＴＣ信号ＯＵＴ，ＮＯＵＴを受信出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力し、Ｅｎｖ信号が”Ｌ”の期間は、ＡＴＣ信号ＯＵＴ，ＮＯＵＴに変えてＬレベル信号Ｌ，ＮＬを受信出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力する。
【０１０１】
ＡＴＣ回路４の出力信号ＯＵＴ，ＮＯＵＴは、比較器の発振やバースト信号の受信終了のあとにＡＴＣ信号ＮＯＵＴがある時定数をもって放電することなどによって、無信号区間においてノイズを発生することがある。
【０１０２】
そこで、この実施の形態３では、バースト信号の受信期間では、Ｅｎｖ信号を”Ｈ”にしてＡＴＣ信号ＯＵＴ，ＮＯＵＴを通過させ、上記のノイズが発生する無信号期間では、Ｅｎｖ信号を”Ｌ”にしてＬレベル信号Ｌ，ＮＬを出力することによって、ＡＴＣ回路４の出力信号のノイズが出力されるのを防止している。
【０１０３】
Ｅｎｖ信号を”Ｈ”に遷移させるタイミングを生成する手段として、バースト信号の受信開始を検出するデータ検出回路１３０およびリミッタアンプ１４０を設けており、Ｅｎｖ信号を”Ｌ”に遷移させるタイミングを生成する手段として、カウンタ回路１６０を設けている。
【０１０４】
カウンタ回路１６０は、Ｅｎｖ信号が”Ｈ”に遷移したらカウント動作を開始し、あらかじめ設定された内部リセット発生カウント値までカウントすると、内部リセット信号を出力してラッチ回路１５０をリセットし、Ｅｎｖ信号を”Ｌ”に遷移させる。
【０１０５】
従って、この実施の形態３のＥｎｖ信号の”Ｈ”の期間は、カウンタ回路１６０がカウントを開始してから、カウント値が内部リセット発生カウント値に達するまでの所定の期間である。
【０１０６】
Ｅｎｖ信号は、バースト信号の受信を終了したあとであってＡＴＣ回路４の出力信号のノイズが発生する前に”Ｌ”に遷移させる必要があり、そのようにカウンタ回路１６０の内部リセット発生カウント値を設定しておく必要がある。この条件は、バースト信号のパケット長が定められている場合には、そのパケット長に合わせてあらかじめ内部リセット発生カウント値を設定することによって、容易に満たすことができる。
【０１０７】
以上のように実施の形態３によれば、バースト信号の受信開始からパケット長に応じてあらかじめ設定した所定の期間”Ｈ”になるＥｎｖ信号を発生させ、バースト信号の受信期間ではＥｎｖ信号を”Ｈ”にしてＡＴＣ信号を通過させ、無信号期間ではＥｎｖ信号を”Ｌ”にしてＬレベル信号を出力することにより、無信号区間において生じるノイズを除去することができる。
【０１０８】
また、上記ノイズの発生を抑制するためのオフセット電圧をＡＴＣ回路に設ける必要がないので、十分なレベル識別余裕および十分な受光感度を確保でき、最小受光レベル付近の信号レベルの判別が可能となる。これによって、光受信の感度の向上、受信ダイナミックレンジの拡大などの性能向上を実現でき、高品質な光通信システムを構成できる。
【０１０９】
実施の形態４
図１９は本発明の実施の形態４のレベル識別回路を設けたバースト光信号受信回路の構成図である。図１９において、図７と同じものには同じ符号を付してある。図１９のバースト光信号受信回路は、フォトダイオード１と、前置増幅器２と、実施の形態４のレベル識別回路とを備えている。
【０１１０】
この実施の形態４のレベル識別回路は、上記実施の形態１または上記実施の形態２の直列多段型レベル識別回路（ＡＴＣ回路）４と、エンベロープ発生回路２００と、Ｌレベル発生回路１１０と、セレクタ回路１２０とを備えている。つまり、実施の形態４のレベル識別回路は、上記実施の形態３のレベル識別回路（図７参照）において、エンベロープ発生回路１００をエンベロープ発生回路２００にしたものである。
【０１１１】
［エンベロープ発生回路２００］
エンベロープ発生回路２００は、データ検出回路１３０と、リミッタ増幅器１４と、ラッチ回路１５０と、カウンタ回路１６０とを備えており、前置増幅器２からの入力信号をもとにバースト光信号の受信開始を検出し、バースト光信号の受信開始を検出したら、バースト光信号の受信期間（信号区間）に応じた時間長のＥｎｖ（エンベロープ）信号（上記の時間長はセレクタ回路１２０から出力される受信出力信号ＮＳＯＵＴをもとに可変設定される）を発生し、このＥｎｖ信号をセレクタ回路１２０に出力する。上記のＥｎｖ信号は、バースト光信号の全信号区間を含むように出力される。このＥｎｖ信号の発生期間は、バースト信号の全受信期間を含み、バースト信号のパケット長に応じた可変期間である。エンベロープ発生回路２００は、バースト光信号の受信開始から、受信出力信号ＮＳＯＵＴ（ＡＴＣ回路４の出力信号ＮＯＵＴ）が”Ｌ”のまま所定の時間を経過するまで、上記のＥｎｖ信号を出力する。
【０１１２】
この実施の形態４のエンベロープ発生回路２００は、上記実施の形態３のエンベロープ発生回路１００において、セレクタ回路１２０からの受信出力信号ＮＳＯＵＴをカウンタ回路１６０のリセット信号（カウンタリセット信号）として用いることによって、上記の受信終了を検出する構成となっている。リセット入力端子からのリセット信号は、上記実施の形態３ではラッチ回路１５０およびカウンタ回路１６０に入力されていたが、この実施の形態４では、ラッチ回路１５０のみに入力され、カウンタ回路１６０には入力されない。
【０１１３】
エンベロープ発生回路２００のカウンタ回路１６０は、クロック入力端子からのリファレンスクロックをクロック入力、セレクタ回路１２０からのカウンタリセット信号をリセット入力、ラッチ回路１５０からのＥｎｖ信号をカウントイネーブル入力としてカウント動作し、カウント値があからじめ設定された内部リセット発生カウント値に達したときのキャリー信号を内部リセット信号としてラッチ回路１５０に出力する。
【０１１４】
図２０は実施の形態４のエンベロープ発生回路２００のタイミングチャートである。図１９および図２０を用いて、実施の形態４のバースト光信号受信回路の動作を以下に説明する。
【０１１５】
バースト信号のパケットの数ビット前に、図２０（ｄ）に示す”Ｈ”のリセット信号がリセット入力端子に入力されると、上記実施の形態３と同様に、ラッチ回路１５０がリセットされ、Ｅｎｖ信号は”Ｌ”に確定する。Ｅｎｖ信号が”Ｌ”に確定してから”Ｈ”に遷移するまでは、カウンタ回路１６０は、カウント動作を停止しており、セレクタ回路１２０は、Ｌレベル信号Ｌ，ＮＬを受信出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力している。
【０１１６】
次に、バースト光信号の送受信が開始され、データ検出回路１３０に図２０（ａ）に示すようなバースト信号が入力されると、上記実施の形態３と同様に、データ検出回路１３０、リミッタ増幅器１４、およびラッチ回路１５０は、図２０（ｃ）に示すように、Ｅｎｖ信号を”Ｌ”から”Ｈ”に遷移させる。つまり、データ検出回路１３０は、このバースト信号の１ビット目のデータを検出して図２０（ｂ）に示すデータ検出信号をリミッタアンプ１４０に出力し、リミッタアンプ１４０は、入力されたデータ検出信号を増幅してラッチ回路１５０に出力する。ラッチ回路１５０は、リミッタアンプ１４０からのデータ検出信号をラッチし、図２０（ｆ）に示す内部リセット信号が入力されるまでの間、”Ｈ”のＥｎｖ信号を出力する。
【０１１７】
Ｅｎｖ信号が”Ｌ”から”Ｈ”に遷移すると、セレクタ回路１２０は、上記実施の形態３と同様に、受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＡＴＣ信号ＯＵＴ，ＮＯＵＴに切り換え、受信出力信号ＮＳＯＵＴをカウンタリセット信号としてカウンタ回路１６０に出力する。
【０１１８】
カウンタ回路１６０はＥｎｖ信号が”Ｌ”から”Ｈ”に遷移するとカウント動作可能となるが、このＥｎｖ信号の遷移とほぼ同時に受信出力信号ＮＳＯＵＴがカウンタリセット信号として入力される。このため、バースト信号の送受信の間は、カウンタ回路１６０は、カウント値が内部リセット発生カウント値に達する前に”Ｈ”の受信出力信号ＮＳＯＵＴが入力されるごとにリセットされ、内部リセット信号を出力しない。
【０１１９】
次に、バースト信号の送受信が終了すると、カウンタ回路１６０にカウントリセット信号が入力されなくなるので（カウントリセット信号は”Ｌ”のままとなるで）、カウンタ回路１６０は、リセットされずにカウント動作を開始する。そして、カウント値が内部リセット発生カウント値に達すると、そのキャリー信号を内部リセット信号として、図２０（ｆ）に示す”Ｈ”の内部リセット信号をラッチ回路１５０に出力する。
【０１２０】
ラッチ回路１５０は、上記実施の形態３と同様に、入力された”Ｈ”の内部リセット信号によってリセットされ、図２０（ｃ）に示すようにＥｎｖ信号を”Ｈ”から”Ｌ”に戻す（Ｅｎｖ信号の出力を終了する）。
【０１２１】
Ｅｎｖ信号が”Ｈ”から”Ｌ”に遷移すると、カウンタ回路１６０はカウント動作を停止し、セレクタ回路１２０は、受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＡＴＣ信号ＯＵＴ，ＮＯＵＴからＬレベル信号Ｌ，ＮＬに切り換える。
【０１２２】
上記実施の形態３では、カウンタ回路１６０の内部リセット発生カウンタ値をバースト光信号のあらかじめ定められたパケット長に応じて設定していたが、例えばＩＴＵ−Ｔ勧告Ｇ９８３．１では、パケット長はミニスロットと呼ばれるセルで設定され、ミニスロットは３〜５５［バイト］まで帯域を割り当てることができる。このようにバースト信号のパケット長が変化する場合には、パケット長をあらかじめ知ることはできないので、内部リセット発生カウンタ値をあらかじめ設定することもできない。
【０１２３】
そこで、この実施の形態４では、図１９に示すように、受信出力信号ＮＯＵＴをカウンタリセット信号として使用し、バースト信号の受信を終了してからカウンタ回路１６０のカウント動作を開始させることによって、バースト信号のパケット長に応じてＥｎｖ信号の”Ｈ”の期間も変化させ、パケット長が変化するバースト信号にも適用できる構成としている。
【０１２４】
この実施の形態４では、カウンタ回路１６０は、バースト信号の受信を終了したらカウント動作を開始し、あらかじめ設定された内部リセット発生カウント値までカウントすると、内部リセット信号を出力してラッチ回路１５０をリセットし、Ｅｎｖ信号を”Ｌ”に遷移させる。
【０１２５】
従って、この実施の形態４のＥｎｖ信号の”Ｈ”の期間は、バースト信号の受信開始から終了までの可変期間と、カウンタ回路１６０がカウントを開始してからカウント値が内部リセット発生カウント値に達するまでの所定の期間との合計の期間である。
【０１２６】
内部クロック発生カウント値は、ＡＴＣ回路４の同符号連続耐力に応じた値に設定する。つまり、バースト信号の受信を終了しても、ＡＴＣ回路４のピーク検出回路の放電時定数によって、ＡＴＣ信号ＯＵＴ，ＮＯＵＴの値（”０”または”１”）が確定している時間（ビット数）に設定する。これは、無信号期間においてリバウンドノイズが発生する直前までの時間である。
【０１２７】
このように、バースト信号の受信を終了しても、所定時間が経過するまでＥｎｖ信号を”Ｈ”にしている理由は、受信期間においての同符号連続（例えば”０”の連続）期間と、バースト信号が受信されない無信号期間とを区別するためである。例えば、ＩＴＵ−Ｔ勧告Ｇ．９８３．１では、同符号連続耐力は７２ビットとされている。つまり、”０”または”１”が７２ビット連続する場合がある。逆に、７２ビット以上の同一符号の連続はあり得ない。
【０１２８】
内部クロック発生カウント値が同符号連続耐力に応じた値に設定されておらず、”０”の連続データを含む可変長のバースト信号の場合において、受信開始時に”０”の連続データが受信されたときにＥｎｖ信号が”Ｌ”に遷移してしまうと、この”０”の連続データが終了して”１”のデータ信号が受信されたときにＥｎｖ信号が”Ｈ”に遷移すると、位相問題で”０”の連続データのあとの１ビット目の”１”データが再生されないといった問題が発生する可能性がある。この問題を回避するために、実施の形態４では、受信を終了しても所定時間が経過するまでＥｎｖ信号を”Ｈ”にしている。
【０１２９】
ＡＴＣ回路４の同符号連続耐力は、ピーク検出回路の自己放電に要する時間に依存する。つまり、入力されたバースト信号の振幅と時定数によって決定される。例えば、バースト信号において”０”データが連続する場合、ピーク検出回路は、その時定数に従って自己放電し、ピーク値を維持できなくなる。ピーク値を維持できないと、ＡＴＣ信号は、”０”データが連続する受信期間にノイズを発生してしまうことがある。また、バースト信号の受信が終了すると、”０”データが連続していることと等価なので、ノイズが発生する。これらのノイズの発生を回避するために、ピーク検出回路の自己放電時間を計算し、その前にＥｎｖ信号を”Ｌ”に遷移させるように、カウンタ回路１６０の内部リセット発生カウンタ値を設定する。
【０１３０】
このように、実施の形態４では、バースト光信号が終了してからカウントを始めるカウンタ機能を有しているので、上記のミニスロットなどのバースト光信号のパケット長が可変の場合にも、適用可能である。
【０１３１】
以上のように実施の形態４によれば、バースト信号の受信開始から終了までの可変期間と、この可変期間のあとのあらかじめ設定した所定の期間との合計の期間”Ｈ”になるＥｎｖ信号を発生させるので、可変長のバースト信号についても適用でき、上記実施の形態３と同様の効果が得られる。
【０１３２】
実施の形態５
図２１は本発明の実施の形態５のバースト光信号受信回路の構成図である。図２１において、図７または図１９と同じものには同じ符号を付してある。図２１のバースト光信号受信回路は、フォトダイオード１と、前置増幅器２と、実施の形態５のレベル識別回路とを備えている。
【０１３３】
この実施の形態５のレベル識別回路は、上記実施の形態１または上記実施の形態２の直列多段型レベル識別回路（ＡＴＣ回路）４と、エンベロープ発生回路３００と、Ｌレベル発生回路１１０と、セレクタ回路１２０とを備えている。つまり、実施の形態４のレベル識別回路は、上記実施の形態１または２のレベル識別回路（図７または図１９参照）において、エンベロープ発生回路１００または２００を、エンベロープ発生回路３００にしたものである。
【０１３４】
上記実施の形態３および４のエンベロープ発生回路は、カウンタ回路１６０にリファレンスクロックを入力し、このリファレンスクロックを設定値までカウントすることによってＥｎｖ信号を”Ｌ”に遷移させる構成であったが、この実施の形態５のエンベロープ発生回路３００は、リファレンスクロックを使用せずにＥｎｖ信号を”Ｌ”に遷移させる構成である。従って、この実施の形態５のエンベロープ発生回路３００では、Ｅｎｖ信号を”Ｌ”に遷移させる手段として、カウンタ回路１６０を使用しない。
【０１３５】
［エンベロープ発生回路３００］
エンベロープ発生回路３００は、データ検出回路１３０と、リミッタ増幅器１４と、ラッチ回路１５０と、ピーク検出回路３１０と、差動増幅器３２０と、Ｄフリップフロップ（Ｄ−Ｆ／Ｆ）３３０とを備えており、前置増幅器２からの入力信号をもとにバースト光信号の受信開始を検出するとともに、セレクタ回路１２０から出力される受信出力信号ＳＯＵＴのピークを検出し、バースト信号の受信開始を検出したら、バースト光信号の受信期間（信号区間）に応じた時間長のＥｎｖ（エンベロープ）信号（上記の時間長は上記受信出力信号ＳＯＵＴの検出したピークをもとに可変設定される）を発生し、このＥｎｖ信号をセレクタ回路１２０に出力する。上記のＥｎｖ信号は、バースト光信号の全信号区間を含むように出力される。このＥｎｖ信号の発生期間は、バースト信号の全受信期間を含み、上記実施の形態４と同様にバースト信号のパケット長に応じた可変期間である。エンベロープ発生回路３００は、上記の受信開始から、受信出力信号ＳＯＵＴ（ＡＴＣ回路４の出力信号ＯＵＴ）の検出したピークが所定のレベルに変化するまで、上記のＥｎｖ信号を出力する。
【０１３６】
この実施の形態５のエンベロープ発生回路３００は、上記実施の形態１または２のエンベロープ発生回路１００または２０において、カウンタ回路１６０に変えて、ピーク検出回路３１０と、差動増幅器３２０と、Ｄ−Ｆ／Ｆ３３０とを設けた構成となっている。これらピーク検出回路３１０、差動増幅器３２０、およびＤ−Ｆ／Ｆ３３０は、リファレンスクロックを使用せずに、セレクタ回路１２０からの受信出力信号ＳＯＵＴを用いて、Ｅｎｖ信号を”Ｌ”に遷移させるための内部リセット信号を生成する。
【０１３７】
［ピーク検出回路３１０］
ピーク検出回路３１０は、セレクタ回路１２０からの受信出力信号ＳＯＵＴのピークを検出し、ピーク検出電圧Ｖｐｋを差動増幅器３２０に出力する。
【０１３８】
［差動増幅器３２０］
差動増幅器３２０は、ピーク検出電圧Ｖｐｋと基準電圧Ｖref4の差分電圧Ｖｃ，ＮＶｃを出力する。
【０１３９】
Ｄ−Ｆ／Ｆ３３０は、差分電圧Ｖｃの立下がり（差分電圧ＮＶｃの立上がり）を検出すると、内部リセット信号となる出力信号を遷移させる。
【０１４０】
図２２はＤ−Ｆ／Ｆ３３０の内部構成例を示す図である。図２２において、Ｄ−Ｆ／Ｆ３３０は、２入力ＮＡＮＤゲートｅ，ｆ，ｇ，ｈと、２入力ＮＯＲゲートｉと、インバータｊと、クロック発生回路ｋを備えている。図２２のＤ−Ｆ／Ｆ３３０は、ラッチ回路１５０からのＥｎｖ信号をデータ入力（データ入力端子Ｄの入力信号）とし、リセット入力端子からのリセット信号をリセット入力とし、差動増幅器３２０からの差分電圧Ｖｃ，ＮＶｃをクロック入力として動作し、データ出力端子Ｑの出力信号を遷移させる。クロック発生回路ｋは、差分電圧Ｖｃが”Ｈ”から”Ｌ”に遷移し、差分電圧ＮＶｃが”Ｌ”から”Ｈ”に遷移するときに、”Ｈ”のクロックパルスを発生し、この”Ｈ”のクロックパルスをＮＡＮＤゲートｇ，ｈに出力する。
【０１４１】
図２３は実施の形態５のエンベロープ発生回路３００のタイミングチャートである。図２１ないし図２３を用いて、実施の形態５のバースト光信号受信回路の動作を以下に説明する。
【０１４２】
バースト信号のパケットの数ビット前に、リセット信号がリセット入力端子からラッチ回路１５０に入力されると、上記実施の形態３と同様に、ラッチ回路１５０がリセットされ、Ｅｎｖ信号は”Ｌ”に確定する。また、このリセット信号がリセット入力端子から図２２のＤ−Ｆ／Ｆ３３０のＮＯＲゲートｈに入力されると、Ｄ−Ｆ／Ｆ３３０はリセットされ、ＮＡＮＤゲートｅの出力信号（Ｑ出力信号）である内部リセット信号は”Ｌ”に確定する。
【０１４３】
Ｅｎｖ信号が”Ｌ”に確定してから”Ｈ”に遷移するまでは、セレクタ回路１２０は、Ｌレベル信号Ｌ，ＮＬを出力信号ＳＯＵＴ，ＮＳＯＵＴとして出力している。このため、図２３（ａ）に示すように、ピーク検出回路３１０からのピーク検出電圧Ｖｐｋは”Ｌ”であり、図２３（ｂ）に示すように、差動増幅器３２０から図２２のＤ−Ｆ／Ｆ３３０のＮＡＮＤゲートｇに入力される差分電圧ＮＶｃは”Ｈ”、差動増幅器３２０から図２２のＤ−Ｆ／Ｆ３３０のＮＯＲゲートｈに入力される差分電圧Ｖｃは”Ｌ”である。
【０１４４】
次に、バースト光信号の送受信が開始され、データ検出回路１３０に図２３（ａ）に示すようなバースト信号が入力されると、上記実施の形態１および２と同様に、データ検出回路１３０、リミッタ増幅器１４、およびラッチ回路１５０は、図２３（ｅ）に示すように、Ｅｎｖ信号を”Ｌ”から”Ｈ”に遷移させる。つまり、データ検出回路１３０は、このバースト信号の１ビット目のデータを検出してデータ検出信号をリミッタアンプ１４０に出力し、リミッタアンプ１４０は、入力されたデータ検出信号を増幅してラッチ回路１５０に出力する。ラッチ回路１５０は、リミッタアンプ１４０からのデータ検出信号をラッチし、図２３（ｃ）に示す”Ｈ”の内部リセット信号が入力されるまでの間、”Ｈ”のＥｎｖ信号をセレクタ回路１２０およびＤ−Ｆ／Ｆ３３０のデータ入力端子Ｄ（図２２のＮＡＮＤゲートｇおよびインバータｊ）に出力する。
【０１４５】
Ｅｎｖ信号が”Ｌ”から”Ｈ”に遷移すると、セレクタ回路１２０は、上記実施の形態１および２と同様に受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＡＴＣ信号ＯＵＴ，ＮＯＵＴに切り換え、ＡＴＣ信号ＯＵＴをピーク検出回路３１０に出力する。
【０１４６】
ピーク検出回路３１０は、入力されたＡＴＣ信号ＯＵＴのピークを検出し、ピーク検出電圧Ｖｐｋを差動増幅器３２０に出力する。つまり、ピーク検出回路３１０は入力された”Ｈ”のＡＴＣ信号ＯＵＴによって充電され、ピーク検出電圧Ｖｐｋは、この充電によって図２３（ａ）に示すように上昇する。
【０１４７】
そして、Ｖｐｋ≧Ｖｒｅｆ４になると、差動増幅器３２０は、図２３（ｂ）に示すように、差動電圧Ｖｃを”Ｌ”から”Ｈ”に、差動電圧ＮＶｃを”Ｈ”から”Ｌ”に、それぞれ遷移させ、”Ｈ”の差動電圧ＮＶｃおよび”Ｌ”の差分電圧ＶｃをＤ−Ｆ／Ｆ３３０に出力する。
【０１４８】
しかし、Ｄ−Ｆ／Ｆ３３０は、差分電圧Ｖｃの立上がり（差分電圧ＮＶｃの立下がり）では動作しないので、上記のように差分電圧Ｖｃが立上がっても（差分電圧ＮＶｃが立下がっても）、図２３（ｃ）に示すように、Ｄ−Ｆ／Ｆ３３０のＱ出力信号である内部リセット信号は”Ｌ”のまま遷移しない。
【０１４９】
次に、バースト信号の送受信が終了すると、ピーク検出回路３１０に”Ｈ”のＡＴＣ信号ＯＵＴが入力されなくなるので、ピーク検出回路３１０はその放電時定数に従って放電し、ピーク電圧Ｖｐｋは、この放電によって図２３（ａ）に示すように降下する。
【０１５０】
そして、Ｖｐｋ＜Ｖｒｅｆ４になると、差動増幅器３２０は、図２３（ｂ）に示すように、差動電圧Ｖｃを”Ｈ”から”Ｌ”に、差動電圧ＮＶｃを”Ｌ”から”Ｈ”にそれぞれ遷移させ、これらの差動電圧をＤ−Ｆ／Ｆ３３０に出力する。
【０１５１】
差分電圧Ｖｃが立下がると（差分電圧ＮＶｃが立上がると）、Ｄ−Ｆ／Ｆ３３０は、この差分電圧Ｖｃの立下がりを検出し、データ入力信号である”Ｈ”のＥｎｖ信号をラッチし、Ｑ出力信号である内部リセット信号を”Ｌ”から”Ｈ”に遷移させ、この”Ｈ”の内部リセット信号をラッチ回路１５０に出力する。つまり、図２２のパルス発生回路ｋに、”Ｈ”から”Ｌ”に遷移する差動電圧Ｖｃおよび”Ｌ”から”Ｈ”に遷移する差動電圧ＮＶｃが入力されると、パルス発生回路ｋは、”Ｈ”のクロックパルスをＮＡＮＤゲートｇ，ｈに出力する。この”Ｈ”のクロックパルスによってＮＡＮＤゲートｇの出力信号が”Ｈ”から”Ｌ”に遷移し、このＮＡＮＤゲートｇの出力信号の遷移によって内部リセット信号であるＮＡＮＤゲートｅの出力信号が”Ｌ”から”Ｈ”に遷移する。
【０１５２】
ラッチ回路１５０は、上記実施の形態１および２と同様に、入力された”Ｈ”の内部リセット信号によってリセットされ、図２３（ｅ）に示すようにＥｎｖ信号を”Ｈ”から”Ｌ”に戻す（Ｅｎｖ信号の出力を終了する）。
【０１５３】
Ｅｎｖ信号が”Ｈ”から”Ｌ”に遷移すると、セレクタ回路１２０は、上記実施の形態１および２と同様に、受信出力信号ＳＯＵＴ，ＮＳＯＵＴをＡＴＣ信号ＯＵＴ，ＮＯＵＴからＬレベル発生回路１１０の出力信号Ｌ，ＮＬに切り換える。
【０１５４】
次に、図２３（ｄ）に示す”Ｈ”のリセット信号がリセット入力端子からＤ−Ｆ／Ｆ３３０に入力されると、Ｄ−Ｆ／Ｆ３３０は、このリセット信号によってリセットされ、図２３（ｃ）に示すようにＱ出力信号である内部リセット信号を”Ｈ”から”Ｌ”に戻す（内部リセット信号の出力を終了する）。つまり、図２２のＮＯＲゲートｉに、上記”Ｈ”のリセット信号が入力され、これによってＮＯＲゲートｉの出力信号が”Ｈ”から”Ｌ”に遷移し、このＮＯＲゲートｉの出力信号の遷移によってＮＡＮＤゲートｆの出力信号が”Ｌ”から”Ｈ”に遷移し、このＮＡＮＤゲートｆの出力信号の遷移によって、ＮＡＮＤゲートｅの出力信号である内部リセット信号が”Ｈ”から”Ｌ”に遷移する。
【０１５５】
この実施の形態５において必要な条件は、以下の（１），（２）である。
（１）ピーク検出電圧Ｖｐｋ（ピーク検出回路３１０）の放電時定数を、リバウンドノイズ除去のためＡＴＣ回路の放電時定数よりも短く設定すること。
（２）ピーク検出電圧Ｖｐｋ（ピーク検出回路３１０）の充電時間を、バースト信号の最小パケット長よりも短く設定すること。
これらの条件を満たせば、実施の形態５のバースト光信号受信回路を容易に実現可能である。
【０１５６】
以上のように実施の形態５によれば、ＡＴＣ信号ＯＵＴのピークを検出して内部リセット信号を発生させるので、リファレンスクロックを必要とするカウンタ回路を使用せずに、上記実施の形態４と同様な効果が得られる。また、カウンタ回路を構成する様々な回路を削減できるので、消費電電力を低減できる。
【０１５７】
さらに、上記実施の形態３または４のようにカウンタ回路を使用した構成をＩＣとして設計する場合は、入力されるリファレンスクロックの変化点でＡＴＣ回路４に影響を及ぼす可能性があるので、ＡＴＣ回路４とエンベロープ信号発生回路１０または２０とを同じＩＣにするのは困難であるが、この実施の形態５では、リファレンスクロックを必要としないので、ＡＴＣ回路４とエンベロープ発生回路３００とを同じＩＣに集積することが可能となり、このＩＣを使用する製品（例えば光伝送モジュール）を小型化できる。
【０１５８】
【発明の効果】
以上説明したように本発明によれば、第１のオフセット補償回路の出力信号Ｂ１およびＮＢ１を第２のオフセット補償回路に直接入力して、直流オフセットを再度補償することにより、バイアスを含む受信信号が入力されても、デューティ比の劣化のない正確な受信データ信号を得ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１の直列多段型レベル識別回路の構成図である。
【図２】図１の直列多段型レベル識別回路においての各信号および各電圧を示す波形図である（バイアスがある場合）。
【図３】図１の直列多段型レベル識別回路においての各信号および各電圧を示す波形図である（バイアスがない場合）。
【図４】本発明の実施の形態２の直列多段型レベル識別回路の構成図である。
【図５】図４の直列多段型レベル識別回路においての各信号および各電圧を示す波形図である（バイアスがある場合）。
【図６】図４の直列多段型レベル識別回路においての各信号および各電圧を示す波形図である（バイアスがない場合）。
【図７】本発明の実施の形態３のレベル識別回路を設けたバースト光信号受信回路の構成図である。
【図８】バースト光信号受信回路の構成図である。
【図９】従来のレベル識別回路の構成図である。
【図１０】図９の従来のレベル識別回路においての各信号および各電圧を示す波形図である。
【図１１】従来の直列多段型レベル識別回路の構成図である。
【図１２】バースト光信号に含まれるバイアス光の定義を説明する図である。
【図１３】図８の前置増幅器の一般的な入力電流−利得特性を示す図である。
【図１４】バイアス光のパワーが大きなバースト光信号を受信したときの図８の前置増幅器の逆相出力信号の波形図である。
【図１５】バイアス光のパワーが大きなバースト光信号が受信されたときの従来の直列多段構成のレベル識別回路の出力波形図である。
【図１６】バイアス光のパワーが非常に大きなバースト光信号が受信されたときの従来の直列多段構成のレベル識別回路の出力波形図である。
【図１７】図７のラッチ回路の内部構成例を示す図である。
【図１８】図７のエンベロープ発生回路のタイミングチャートである。
【図１９】本発明の実施の形態４のレベル識別回路を設けたバースト光信号受信回路の構成図である。
【図２０】図１９のエンベロープ発生回路のタイミングチャートである。
【図２１】本発明の実施の形態５のレベル識別回路を設けたバースト光信号受信回路の構成図である。
【図２２】図２１のＤ−Ｆ／Ｆの内部構成例を示す図である。
【図２３】図２１のエンベロープ発生回路のタイミングチャートである。
【符号の説明】
１  フォトダイオード、  ２  前置増幅器、  ４  直列多段型レベル識別回路（ＡＴＣ回路）、  １０  差動増幅器、  １１，１２  ピーク検出回路、  １３，１４  加算回路、  １５  差動増幅器、  １６，１７  ピーク検出回路、  １８，１９  加算回路と、  ２０  比較器、  ２１，２２，２３  基準電圧源、  ３０，４１，４２  オフセット補償回路、  １００，２００，３００  エンベロープ発生回路、  １１０  Ｌレベル発生回路、  １２０  セレクタ回路、  １３０  データ検出回路、  １４０  リミッタ増幅器、  １５０  ラッチ回路、  １６０  カウンタ回路、  ３１０  ピーク検出回路、  ３２０  差動増幅器、  ３３０  Ｄフリップフロップ。
【図１】
0003539952.tif 000002
【図２】
0003539952.tif 000003
【図３】
0003539952.tif 000004
【図４】
0003539952.tif 000005
【図５】
0003539952.tif 000006
【図６】
0003539952.tif 000007
【図７】
0003539952.tif 000008
【図８】
0003539952.tif 000009
【図９】
0003539952.tif 000010
【図１０】
0003539952.tif 000011
【図１１】
0003539952.tif 000012
【図１２】
0003539952.tif 000013
【図１３】
0003539952.tif 000014
【図１４】
0003539952.tif 000015
【図１５】
0003539952.tif 000016
【図１６】
0003539952.tif 000017
【図１７】
0003539952.tif 000018
【図１８】
0003539952.tif 000019
【図１９】
0003539952.tif 000020
【図２０】
0003539952.tif 000021
【図２１】
0003539952.tif 000022
【図２２】
0003539952.tif 000023
【図２３】
0003539952.tif 000024