(57)【特許請求の範囲】
【請求項１】
係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、
上記クロックを発生するクロック生成手段と、
上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、
上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、
所定の閾値として、第１，第２，第３の順にそれぞれ大きくなるよう、大きさの異なる３つの閾値を有し、上記誤差が上記第１の閾値未満のときには、上記係数更新手段を停止させてフィルタ係数の更新が行なわれないように制御し、上記誤差が上記第１の閾値以上、上記第２の閾値未満の場合に係数更新を動作させず、上記第２の閾値以上、かつ上記第３の閾値未満では通常よりも低い周波数で係数更新を行い、上記誤差が上記第３の閾値以上の場合に、上記誤差が上記第１の閾値未満になるまで上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、
上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、
を備えたことを特徴とするディジタル信号処理装置。
【請求項２】
係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、
上記クロックを発生するクロック生成手段と、
上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、
上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、
上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記閾値との差分値を順次累積し、該累積値が所定値以上になると上記係数更新手段を停止し、この状態から上記差分値が上記閾値以上になったとき再び上記閾値との差分を順次累積し、上記累積値が所定の値以上になったとき上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、
上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、
を備えたことを特徴とするディジタル信号処理装置。
【請求項３】
係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、
上記クロックを発生するクロック生成手段と、
上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、
上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、
上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記誤差計算手段に供給するクロックの周波数を通常未満の周波数にして計算間隔を拡げるように制御する誤差信号判定手段と、
上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、
を備えたことを特徴とするディジタル信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ通信やデータ搬送路に用いられる自動等化器の適応ディジタル信号処理装置に関し、特に、ディジタル信号処理装置のシステムを決定するタップ係数の設定動作による消費電力の低減を図ったものに関するものである。
【０００２】
【従来の技術】
未知システムの入力信号と出力信号とから、この未知システムのパラメータ、例えば、インパルス応答を逐次的に推定するフィルタはアダプティブフィルタと呼ばれている。このフィルタは、エコーキャンセラや自動等化器等に使用され、未知システムである伝送路におけるインパルス応答を推定し、それに対応するタップ係数に更新する。
【０００３】
図３は、このフィルタを用いて未知システムのパラメータを推定する従来のシステム例を示しており、信号ｘ（ｉ）が入力したときの未知システム３０１の出力信号ｄ（ｉ）と、アダプティブフィルタから成る適応システム３０２で上記と同じ信号ｘ（ｉ）を処理したときの出力信号ｙ（ｉ）と、の差を加算器３０３で求め、その出力誤差ｅ（ｉ）によってアダプティブフィルタの係数を逐次修正する。
【０００４】
このアダプティブフィルタのフィルタ係数を修正するアルゴリズムは、適応アルゴリズムと呼ばれ、ＬＭＳ（最小二乗平均）アルゴリズムや学習同定法などがよく用いられている。ここで、簡単にＬＭＳアルゴリズムについて説明する。時刻ｉにおける入力信号ｘ（ｉ）に対して、アダプティブフィルタの状態ベクトルを、
ｘＮ（ｉ）＝［ｘ（ｉ），ｘ（ｉ−１），…，ｘ（ｉ−Ｎ＋１）］Ｔ
とする。ここで、Ｎはアダプティブフィルタのインパルス応答長であり、Ｔは転置を表す。アダプティブフィルタの係数ベクトルをｈＮ（ｉ）とすると、アダプティブフィルタの出力ｙ（ｉ）は、
ｙ（ｉ）＝ｈＮ（ｉ）ｘＮＴ（ｉ）
で与えられる。一方、未知システム３０１のインパルス応答をｗＮとすると、出力信号ｄ（ｉ）は、
ｄ（ｉ）＝ｗＮｘＮＴ（ｉ）
と表され、出力誤差ｅ（ｉ）は、
0003586452.tif 000002
と表される。ＬＭＳアルゴリズムでの係数更新は、
ｈＮ（ｉ＋１）＝ｈＮ（ｉ）＋α＊ｅ（ｉ）＊ｘＮ（ｉ）        （式２）
と表される。ここで、αはステップゲインである。
【０００５】
以下に従来の適応ディジタル信号処理装置の動作について説明する。
図２は従来の適応ディジタル信号処理装置のブロック図を示す。図２において、２１１は後述するクロック制御部で制御されたクロックに同期して入力信号２０１を取り込む適応システム部、２１２はクロックに同期して、ＬＭＳアルゴリズムにより誤差信号が小さくなるように更新係数を生成する係数更新部、２１３は装置を動作させるためのクロックを発生するクロック生成部、２１４はクロック生成部２１３で発生されたクロックを制御するクロック制御部、２１５は所望信号２０３と上記適応システム２１１の出力信号との誤差を算出する誤差計算部である。
【０００６】
次に、以上のように構成された従来の適応ディジタル信号処理装置について、以下その動作を説明する。
図２のクロック生成部２１３では、適応ディジタル信号処理装置を動作させるためのクロックが生成される。クロック生成部２１３で生成されたクロックは、クロック制御部２１４で制御され、適応システム部２１１と係数更新部２１２と誤差計算部２１５にそれぞれ送られる。
適応システム部２１１では前記クロックに同期して入力信号２０１を取り込み、クロックに同期して等化される。適応システム部２１１で等化された信号は適応システム部２１１の出力信号２０２として出力される。
【０００７】
上記出力信号２０２と、あらかじめ設定された所望信号２０３とは誤差計算部２１５に送られ、誤差信号２０４が生成される。その後、誤差信号２０４は係数更新部２１２に送られる。係数更新部２１２ではクロックに同期して、ＬＭＳアルゴリズムにより上記誤差信号２０４が小さくなるように更新係数２０５を生成する。
係数更新部２１２で生成された更新係数２０５は、適応システム部２１１の新たなタップ係数となり、これに基づいてクロックに同期して入力信号２０１が新たに取り込まれる。
以下、この動作を繰り返すことにより、未知システムのインパルス応答を推定することができる。
【０００８】
【発明が解決しようとする課題】
従来の適応ディジタル信号処理装置は以上のように構成されており、タップ係数が十分に最適値に収束しても、係数の更新は無限に継続されてしまうため、係数更新を行うためにクロック生成部は、クロック制御部を通じて係数更新部に絶えずクロックを送り続けなければならず、信号処理装置の消費電力の低減を図ることができないという問題点があった。
本発明は以上のような問題点を解消するためになされたもので、タップ係数の設定動作による消費電力の低減を実現することのできる信号処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明の請求項１にかかるディジタル信号処理装置は、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、所定の閾値として、第１，第２，第３の順にそれぞれ大きくなるよう、大きさの異なる３つの閾値を有し、上記誤差が上記第１の閾値未満のときには、上記係数更新手段を停止させてフィルタ係数の更新が行なわれないように制御し、上記誤差が上記第１の閾値以上、上記第２の閾値未満の場合に係数更新を動作させず、上記第２の閾値以上、かつ上記第３の閾値未満では通常よりも低い周波数で係数更新を行い、上記誤差が上記第３の閾値以上の場合に、上記誤差が上記第１の閾値未満になるまで上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものである。
【００１０】
また、この発明の請求項２にかかるディジタル信号処理装置は、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記閾値との差分値を順次累積し、該累積値が所定値以上になると上記係数更新手段を停止し、この状態から上記差分値が上記閾値以上になったとき再び上記閾値との差分を順次累積し、上記累積値が所定の値以上になったとき上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものである。
【００１１】
また、この発明の請求項３にかかるディジタル信号処理装置は、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記誤差計算手段に供給するクロックの周波数を通常未満の周波数にして計算間隔を拡げるように制御する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものである。
【００１５】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１における適応ディジタル信号処理装置の構成を示すブロック図である。図１において、１１１は後述するクロック制御部で制御されたクロックに同期して入力信号１０１を取り込む適応システム部、１１２はクロックに同期して、ＬＭＳアルゴリズムにより誤差信号が小さくなるように更新係数を生成する係数更新部、１１３はクロックを発生するクロック生成部、１１４はクロック生成部１１３で発生されたクロックを制御するクロック制御部、１１５は所望信号１０３と上記適応システム１１１の出力信号との誤差を算出する誤差計算部、１１６は上記誤差計算部１１５から出力された誤差信号１０４と所定の閾値とを比較し、比較結果に応じて係数更新部１１２へ係数更新の可否を示す信号を出力する誤差信号判定部である。
【００１６】
以下に、適応ディジタル信号処理装置の動作について説明する。
クロック生成部１１３では、適応ディジタルフィルタを動作させるクロックが生成される。クロック生成部１１３で生成されたクロックはクロック制御部１１４で制御され、適応システム部１１１と係数更新部１１２と誤差計算部１１５と誤差信号判定部１１６とにそれぞれ送られる。
【００１７】
適応システム部１１１では、クロックに同期して信号等化が行われる。適応システム部１１１で等化後の信号は、出力信号１０２として適応システム部１１１から出力される。誤差計算部１１５では出力信号１０２と所望信号１０３との差として、誤差信号１０４が生成される。そして、この誤差信号１０４は、誤差信号判定部１１６に送られる。誤差信号判定部１１６では、入力された誤差信号１０４が、あらかじめ設定された閾値ｄ１より大きい時は（図４．ｔ＜ｔ１参照）、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより、誤差信号１０４を小さくするように更新係数１０５を生成する。その後、係数更新部１１２で生成された更新係数１０５は、適応システム部１１１の新たなタップ係数となる。以下、係数更新は誤差信号１０４が前記閾値ｄより小さくなるまで繰り返される。
【００１８】
そして誤差信号１０４が、前記閾値ｄ１より小さくなると（図４．ｔ≧ｔ１参照）、誤差信号判定部１１６は係数更新部１１２に係数更新停止信号１０８１を送り、クロック制御部１１４にクロック制御信号１０７を出力することで係数更新部１１２へのクロックの供給を停止する。すると係数更新部１１２ではタップ係数は更新されず前回のタップ係数が適応システム部１１１のタップ係数となる。これを、誤差信号１０４が前記閾値ｄ１より大きくなるまで繰り返される。
【００１９】
そして時刻がｔ＞ｔ２となり、誤差信号１０４が再び前記閾値ｄ１より大きくなれば、誤差信号判定部１１６は係数更新部１１２に係数更新信号１０８０を送り、クロック制御部１１４にクロック制御信号１０７を出力し、再び係数更新部１１２へのクロックを供給する。すると係数更新部１１２には、係数更新部１１２にはクロック制御部１１４からのクロックが伝えられて係数更新部１１２が動作して係数更新が行われ、更新係数１０５が適応システム部１１１の新たなタップ係数となる。以下、これを繰り返す。
【００２０】
このように本実施の形態１によれば、誤差計算部１１５により得られた誤差信号１０４の大きさを誤差信号判定部１１６によって所定の閾値と比較し、閾値未満の場合には、クロック制御部１１４にクロック供給を停止するクロック制御信号１０７を出力し、係数更新部１１２に係数更新停止信号１０８１を出力するようにしたので、タップ係数が収束している期間は係数更新部１１２へのクロック供給が停止されるようになり、低消費電力化を図ることができる。
【００２１】
（実施の形態２）
次に本発明の実施の形態２にかかる適応ディジタル信号処理装置について説明する。本実施の形態２の適応ディジタル信号処理装置の構成図については、実施の形態１で示した図１のものとほぼ同じものであるが、図７に示すように、誤差判定部１１６ａは、大・小からなる２つの閾値と誤差信号の大きさとを比較して、係数更新の動作を制御するように構成されている。その他の構成については図１と同じである。
【００２２】
以下、本実施の形態２の適応ディジタル信号処理装置について、誤差判定部１１６ａを中心として、その動作を説明する。
誤差信号判定部１１６ａでは、入力された誤差信号１０４が、あらかじめ設定された閾値ｄ１、ｄ２（ｄ１＜ｄ２）のうち、ｄ１より大きい時は（図５．ｔ＜ｔ１参照）、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより誤差信号１０４を小さくするように更新係数１０５を生成する。その後、係数更新部１１２で生成された更新係数１０５は、適応システム部１１１の新たなタップ係数となる。以下、係数更新は誤差信号１０４が前記閾値ｄ１より小さくなるまで繰り返される。
【００２３】
次いで、誤差信号１０４が、前記閾値ｄ１より小さくなると、誤差信号判定部１１６ａは係数更新部１１２に係数更新停止信号１０８１を送り、クロック制御部１１４にクロック制御信号１０７を出力し係数更新部１１２へのクロックの供給を停止する。すると係数更新部１１２ではタップ係数は更新されず、前回のタップ係数が、適応システム部１１１のタップ係数となる。これを、誤差信号１０４が前記閾値ｄ２より大きくなるまで（図５．ｔ１≦ｔ≦ｔ２参照）繰り返される。
【００２４】
そして誤差信号１０４が前記閾値ｄ２より大きくなれば、誤差信号判定部１１６ａは係数更新部１１２に係数更新信号１０８０を送り、クロック制御部１１４にクロック制御信号１０７を出力し再び係数更新部１１２へのクロックを供給する。すると係数更新部１１２にはクロック制御部１１４からのクロックが伝えられて係数更新部１１２の係数更新が行われ、更新係数１０５が適応システム部１１１の新たなタップ係数となる。以下、これを繰り返す。
【００２５】
このように本実施の形態２によれば、誤差計算部１１５により得られた誤差信号１０４の大きさを誤差信号判定部１１６ａによって所定の閾値と比較し、第１の閾値（ｄ１）未満の場合には、クロック制御部１１４にクロック供給を停止するクロック制御信号１０７を出力し、係数更新部１１２に係数更新停止信号１０８１を出力するようにしたので、タップ係数が収束している期間は係数更新部１１２へのクロック供給が停止されるようになり、低消費電力化を図ることができる。また、誤差信号１０４が、上記第１の閾値（ｄ１）よりも増加し、かつ上記第１の閾値よりも大きな第２の閾値（ｄ２）よりも大きくなった場合に上記クロックの供給を再開するようにしているため、誤差信号１０４の値が閾値ｄ１前後で短周期に変動するような場合に、クロック供給・停止が頻繁に行われることがなくなり、より低消費電力化を図ることができる。
【００２６】
（実施の形態３）
次に本発明の実施の形態３にかかる適応ディジタル信号処理装置について説明する。本実施の形態３の適応ディジタル信号処理装置の構成については、実施の形態１で示した図１のものとほぼ同じものであるが、図８に示すように誤差判定部１１６ｂは、３つの閾値と誤差信号の大きさとを比較して係数更新の動作を制御するように構成されている。その他の構成については図１と同じである。
【００２７】
以下、本実施の形態３の適応信号処理装置について、誤差判定部１１６ｂを中心として、その動作を説明する。
誤差信号判定部１１６ｂでは、入力された誤差信号１０４の値が、あらかじめ設定された閾値ｄ１、ｄ２、ｄ３（ｄ１＜ｄ２＜ｄ３）のうち、ｄ１より大きい時（図６．ｔ＜ｔ１参照）は、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより誤差信号１０４を小さくするように更新係数１０５を生成する。その後、更新係数１０５は適応システム部１１１の新たなタップ係数となる。以下、係数更新は誤差信号１０４が閾値ｄ１より小さくなるまで繰り返される。
【００２８】
次いで、誤差信号１０４の値が、あらかじめ決められた閾値ｄ１より小さくなると、誤差信号判定部１１６ｂは係数更新部１１２に係数更新停止信号１０８１を送り、クロック制御部１１４にクロック制御信号１０７を出力し係数更新部１１２へのクロックの供給を停止する。すると係数更新部１１２ではタップ係数は更新されず前回のタップ係数が、適応システム部１１１に伝えられる。これを、誤差信号１０４の値が閾値ｄ２より大きくなるまで（ｔ１≦ｔ≦ｔ２）繰り返される。
【００２９】
そして、誤差信号１０４が閾値ｄ２以上ｄ３未満の値になれば（図６．ｔ２≦ｔ＜ｔ３参照）、誤差信号判定部１１６ｂは係数更新部１１２に係数更新信号１０８０を送り、クロック制御部１１４に周波数が適応システムを動作させるクロックの２分の１、または４分の１、またはそれ以下の分周クロックを出す制御をするクロック制御信号１０７を出力し、係数更新部１１２にはクロック制御部１１４から前記分周クロックが伝えられて係数更新部１１２が動作して係数更新が行われ、更新係数１０５を生成し適応システム部１１１に伝えられる。
【００３０】
さらに、誤差信号１０４が図６において、閾値ｄ３以上の値になれば、誤差信号判定部１１６ｂはクロック制御部１１４にクロック制御信号１０７を出力し、係数更新部１１２にはクロック制御部１１４から元のクロックが伝えられて係数更新部１１２が動作して係数更新が行われ、更新係数１０５が適応システム部１１１の新たなタップ係数となる。以下、これを繰り返す。
【００３１】
このように本実施の形態３によれば、誤差計算部１１５により得られた誤差信号１０４の大きさを誤差信号判定部１１６ｂによって所定の閾値と比較し、第１の閾値（ｄ１）未満の場合には、クロック制御部１１４にクロック供給を停止するクロック制御信号１０７を出力し、係数更新部１１２に係数更新停止信号１０８１を出力するようにしたので、タップ係数が収束している期間は係数更新部１１２へのクロック供給が停止されるようになり、低消費電力化を図ることができる。また、誤差信号１０４が、上記第１の閾値（ｄ１）よりも増加し、かつ上記第１の閾値よりも大きな第２の閾値（ｄ２）の間における期間には、通常のクロックの半分、または４分の１、またはそれ以下の分周クロックを係数更新部１１２に出力し、さらに、第２の閾値（ｄ２）よりも大きな閾値（ｄ３）以上となった場合に、上記クロックの供給を通常のクロックの供給を再開するようにしているため、誤差信号１０４の値が閾値ｄ１よりも大きくなっても、第３の閾値未満のときは周波数の低いクロックで漸次係数の更新を行うことで、タップ係数の収束効率を向上させることができ、さらなる低消費電力化を図ることができる。
【００３２】
（実施の形態４）
次に本発明の実施の形態４にかかる適応ディジタル信号処理装置について説明する。本実施の形態４の適応ディジタル信号処理装置の構成図については、実施の形態１で示した図１のものとほぼ同じものであるが、図９に示すように、誤差判定部１１６ｃは、誤差信号１０４と閾値との差分を累積する機能を備えている点が異なる。その他の構成については図１と同じである。
【００３３】
以下、本実施の形態４の適応ディジタル信号処理装置について、誤差判定部１１６ｃを中心として、その動作を説明する。
誤差信号判定部１１６ｃでは、入力された誤差信号１０４が、あらかじめ設定された閾値ｄ１より大きい時は（図４．ｔ＜ｔ１参照）、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより誤差信号１０４を小さくするように更新係数１０５を生成する。その後、更新係数１０５は適応システム部１１１の新たなタップ係数となる。以下、係数更新は誤差信号１０４が前記閾値ｄ１より小さくなるまで繰り返される。
【００３４】
次いで、誤差信号１０４が、前記閾値ｄ１以下になると（図４．ｔ≧ｔ１参照）、誤差信号判定部１１６ｃでは誤差信号１０４と前記閾値ｄ１との差分を計算し、順次加算していく。そして、順次加算された前記差分の累積値があらかじめ決められた値を超えると、係数更新部１１２に係数更新停止信号１０８１を送り、クロック制御部１１４にクロック制御信号１０７を出力し、係数更新部１１２へのクロックの供給を停止する。ここで上記差分の累積値が所定の値を超えるということは、閾値ｄ１よりも誤差信号が小さい期間が所定の時間存在するということであり、タップ係数が収束している状態を示すものである。すると係数更新部１１２では係数更新は行われず、適応システム部１１１のタップ係数も更新されない。このタイミングで誤差信号判定部１１６ｃによる誤差信号１０４と前記閾値ｄ１との差分の累積がリセットされる。
【００３５】
その後、再び誤差信号１０４が前記閾値ｄ１以上になると、新たに誤差信号１０４と閾値ｄ１との差分を順次加算していく。そして、順次加算された前記差分の累積値があらかじめ決められた上記値以上になるまで繰り返される。そして前記累積があらかじめ決められた値以上になると、すなわち、誤差信号が閾値ｄ１よりも大きな値となっている状態が所定の期間継続したことになるので、誤差信号判定部１１６ｃは係数更新部１１２に係数更新信号１０８０を送り、クロック制御部１１４にクロック制御信号１０７を出力し再び係数更新部１１２へのクロックを供給する。すると係数更新部１１２には、クロック制御部１１４からのクロックが伝えられて係数更新部１１２が動作して係数更新が行われ、更新係数１０５が適応システム部１１１の新たなタップ係数となる。以下、これを繰り返す。
【００３６】
このように本実施の形態４によれば、誤差計算部１１５により得られた誤差信号１０４の大きさを誤差信号判定部１１６ｃによって所定の閾値と比較し、その差分値を順次累積し、該累積値と所定の値と比較し、所定の値よりも大きくなった場合に、クロック制御部１１４にクロック供給を停止するクロック制御信号１０７を出力し、係数更新部１１２に係数更新停止信号１０８１を出力するようにしたので、タップ係数が収束している期間は係数更新部１１２へのクロック供給が停止されるようになり、低消費電力化を図ることができる。また、誤差信号１０４と閾値との差分値を累積して、これを所定の値と比較を行う方式であるため、誤差信号１０４が閾値をまたいで細かく変動するような場合や、一時的に閾値よりも大きくなった場合でも、いきなり係数更新部１１２へクロック供給が行われることがなく、タップ係数の収束の効率の向上を図ることができる。
【００３７】
（実施の形態５）
次に本発明の実施の形態５にかかる適応ディジタル信号処理装置について説明する。本実施の形態２の適応ディジタル信号処理装置の構成図については、実施の形態１で示した図１のものとほぼ同じものであるが、図１０に示すように、誤差判定部１１６ｄは、あらかじめ決められた閾値と比較して、その結果により係数更新の周波数を動的に変化させるように制御するよう構成されている点が異なる。その他の構成については図１と同じである。
【００３８】
以下、本実施の形態５の適応ディジタル信号処理装置について、誤差判定部１１６ｄを中心として、その動作を説明する。
誤差信号判定部１１６ｄでは、入力された誤差信号１０４が、あらかじめ設定された閾値ｄ１より大きい時は（図４．ｔ＜ｔ１参照）、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより誤差信号１０４を小さくするように更新係数１０５を生成する。その後、更新係数１０５は新たなタップ係数として適応システム部１１１に伝えられる。以下、係数更新は誤差信号１０４が前記閾値ｄ１より小さくなるまで繰り返される。
【００３９】
そして、誤差信号１０４が、前記閾値ｄ１より小さくなると（図４．ｔ１≦ｔ≦ｔ２参照）、誤差信号判定部１１６ｄはクロック制御部１１４に元の周波数の２分の１もしくは４分の１もしくはそれ以下の周波数のクロックを係数更新部１１２に出力するクロック制御信号１０７を送る。すると係数更新部１１２では２分の１もしくは４分の１もしくはそれ以下の周波数で係数更新が行われ、適応システム部１１１のタップ係数となる。これを、誤差信号１０４が前記閾値ｄ１より大きくなるまで繰り返される。
そして誤差信号１０４が再び前記閾値ｄ１より大きくなれば、誤差信号判定部１１６ｄはクロック制御部１１４に元の周波数のクロックを係数更新部１１２に出力する制御信号１０７を送り、係数更新部１１２では元の周波数で係数更新が行われる。以下、これを繰り返す。
【００４０】
このように本実施の形態５によれば、誤差信号判定部１１６ｄに入力された誤差信号１０４と、あらかじめ設定された閾値ｄ１との比較結果に応じて、クロック制御部１１４に対して、係数更新部１１２へ供給するクロックの周波数を通常の周波数からそれ以下の周波数の状態となるように動的に変化させるような制御信号１０７を送るようにしたので、タップ係数が収束している期間は、係数更新部１１２へ低い周波数のクロックが供給されるようになり、低消費電力化を図ることができる。
【００４１】
（実施の形態６）
次に本発明の実施の形態６にかかる適応ディジタル信号処理装置について説明する。本実施の形態６の適応ディジタル信号処理装置の構成図については、実施の形態１で示した図１のものとほぼ同じものであるが、図１１に示すように、誤差判定部１１６ｅで誤差信号１０４とあらかじめ決められた閾値との比較の結果により、誤差計算部１１５の動作周波数を制御できるように構成されている点が異なる。その他の構成については図１と同じである。
【００４２】
以下、本実施の形態６の適応ディジタル信号処理装置について、誤差判定部１１６ｅを中心として、その動作を説明する。
誤差信号判定部１１６ｅでは、入力された誤差信号１０４が、あらかじめ設定された閾値ｄ１より大きい時は（図４．ｔ＜ｔ１参照）、係数更新部１１２に係数更新信号１０８０を出力する。係数更新部１１２では、ＬＭＳアルゴリズムにより誤差信号１０４を小さくするように更新係数１０５を生成する。その後、更新係数１０５は適応システム部１１１の新たなタップ係数となる。以下、係数更新は誤差信号１０４が前記閾値ｄ１より小さくなるまで繰り返される。
【００４３】
そして、誤差信号１０４が、前記閾値ｄ１より小さくなると（図４．ｔ１≦ｔ≦ｔ２参照）、誤差信号判定部１１６ｅはクロック制御部１１４にクロック制御信号１０７を出力する。するとクロック制御部１１４から元のクロックの２分の１、４分の１もしくはそれ以下の周波数のクロックが誤差計算部１１５に送られる。その結果、誤差計算部１１５では元の動作の２分の１、４分の１もしくはそれ以下の周波数で誤差計算をおこない、前記周波数で誤差信号１０４を生成する。すなわち、誤差の計算の時間的な間隔が２分の１、４分の１もしくはそれ以下となる。
【００４４】
係数更新部１１２では、前記周波数で生成された誤差信号１０４によりタップ係数を更新する。このとき、タップ係数の更新は通常時よりも２分の１、４分の１もしくはそれ以下の頻度となる。そして適応システム部１１１に伝えられる。これを、誤差信号１０４が前記閾値ｄ１より大きくなるまで繰り返される。
【００４５】
そして誤差信号１０４が再び閾値ｄ１より大きくなれば、誤差信号判定部１１６ｅはクロック制御部１１４にクロック制御信号１０７を出力し、誤差計算部１１５では元の動作周波数で誤差計算を行い、誤差信号１０４が係数更新部１１２に伝えられる。以下、これを繰り返す。
【００４６】
このように本実施の形態６によれば、誤差信号判定部１１６ｅに入力された誤差信号１０４と、あらかじめ設定された閾値ｄ１との比較結果に応じて、誤差計算部１１５へ供給されるクロックの周波数が変化させ、タップ係数が収束の傾向にある場合には、誤差の計算間隔を大きくして係数更新部１１２による係数更新の間隔を大きくすることで、係数更新部１１２による係数更新処理の頻度が低下し、その分、消費電力の低減を図ることができる。
【００４７】
【発明の効果】
以上のように、本発明の請求項１にかかるディジタル信号処理装置によれば、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、所定の閾値として、第１，第２，第３の順にそれぞれ大きくなるよう、大きさの異なる３つの閾値を有し、上記誤差が上記第１の閾値未満のときには、上記係数更新手段を停止させてフィルタ係数の更新が行なわれないように制御し、上記誤差が上記第１の閾値以上、上記第２の閾値未満の場合に係数更新を動作させず、上記第２の閾値以上、かつ上記第３の閾値未満では通常よりも低い周波数で係数更新を行い、上記誤差が上記第３の閾値以上の場合に、上記誤差が上記第１の閾値未満になるまで上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものとしたので、タップ係数が収束している期間は係数更新手段へのクロック供給が停止されるようになり、低消費電力化を図ることができ、また、誤差信号の値が第１の閾値よりも大きくなっても、第３の閾値未満のときは周波数の低いクロックで漸次係数の更新を行うことで、タップ係数の収束効率を向上させることができ、さらなる低消費電力化を図ることができるという効果が得られる。
【００４８】
また、この発明の請求項２にかかるディジタル信号処理装置によれば、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記閾値との差分値を順次累積し、該累積値が所定値以上になると上記係数更新手段を停止し、この状態から上記差分値が上記閾値以上になったとき再び上記閾値との差分を順次累積し、上記累積値が所定の値以上になったとき上記係数更新手段を動作させるように制御する信号を出力する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものとしたので、タップ係数が収束している期間は係数更新手段へのクロック供給が停止されるようになり、低消費電力化を図ることができ、また、誤差信号が閾値をまたいで細かく変動するような場合や、一時的に閾値よりも大きくなった場合でも、いきなり係数更新手段へクロック供給が行われることがなく、タップ係数の収束の効率向上を図ることができるという効果が得られる。
【００４９】
また、この発明の請求項３にかかるディジタル信号処理装置によれば、係数が変動可能なフィルタからなる適応システムを用いて、クロックに同期して未知システムの信号を取り込み、該適応システムからの出力信号が所定の基準信号に収束するように上記フィルタのタップ係数の更新を行うディジタル信号処理装置において、上記クロックを発生するクロック生成手段と、上記適応システムの出力信号と所定の基準信号とを比較して、両者の誤差信号を出力する誤差計算手段と、上記クロックに同期して動作し、上記誤差信号の値に基づいて上記適応システムのフィルタ係数を更新する係数更新手段と、上記誤差計算手段により算出された誤差が、所定の閾値未満のとき、上記誤差計算手段に供給するクロックの周波数を通常未満の周波数にして計算間隔を拡げるように制御する誤差信号判定手段と、上記誤差信号判定手段により、上記係数更新手段に対して更新が許可されなかった場合に、上記クロック生成手段から発生されたクロックの、上記係数更新手段への供給を停止するクロック制御手段と、を備えたものとしたので、タップ係数が収束している期間は係数更新手段へのクロック供給が停止されるようになり、低消費電力化を図ることができ、また、上記係数更新手段による係数更新処理の頻度が低下し、その分、消費電力の低減を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる適応ディジタル信号処理装置の構成を示すブロック図
【図２】従来の適応ディジタル信号処理装置の構成を示すブロック図
【図３】従来の適応システムの構成を示すブロック図
【図４】本発明の実施の形態１において、誤差信号の時間推移と閾値を示す図
【図５】本発明の実施の形態２において、誤差信号の時間推移と２つの閾値を示す図
【図６】本発明の実施の形態３において、誤差信号の時間推移と３つの閾値を示す図
【図７】本発明の実施の形態２にかかる適応ディジタル信号処理装置の構成を示すブロック図
【図８】本発明の実施の形態３にかかる適応ディジタル信号処理装置の構成を示すブロック図
【図９】本発明の実施の形態４にかかる適応ディジタル信号処理装置の構成を示すブロック図
【図１０】本発明の実施の形態５にかかる適応ディジタル信号処理装置の構成を示すブロック図
【図１１】本発明の実施の形態６にかかる適応ディジタル信号処理装置の構成を示すブロック図
【符号の説明】
１０１  入力信号
１０２  出力信号
１０３  所望信号
１０４  誤差信号
１０５  更新係数
１０７  クロック制御信号
１０８０  係数更新信号
１０８１  係数更新停止信号
１１１  適応システム部
１１２  係数更新部
１１３  クロック生成部
１１４  クロック制御部
１１５  誤差計算部
１１６，１１６ａ〜１１６ｅ  誤差信号判定部
ｄ  閾値
ｄ１  閾値
ｄ２  閾値
ｄ３  閾値
２０１  入力信号
２０２  出力信号
２０３  所望信号
２０４  誤差信号
２０５  更新係数
２１１  適応システム部
２１２  係数更新部
２１３  クロック生成部
２１４  クロック制御部
２１５  誤差計算部
３０１  未知システム
３０２  適応システム
３０３  加算器
【図１】
0003586452.tif 000003
【図２】
0003586452.tif 000004
【図３】
0003586452.tif 000005
【図４】
0003586452.tif 000006
【図５】
0003586452.tif 000007
【図６】
0003586452.tif 000008
【図７】
0003586452.tif 000009
【図８】
0003586452.tif 000010
【図９】
0003586452.tif 000011
【図１０】
0003586452.tif 000012
【図１１】
0003586452.tif 000013