(57)【特許請求の範囲】
【請求項１】
半導体結晶基板上にヘテロ接合を具備してなり、該ヘテロ接合はＧａ組成比（ｘ）が０．４９以上０．５３以下のＧａｘＩｎ１−ｘＰと、Ｇａ組成比（ｙ）が０．１０以上０．４０以下であるＧａｙＩｎ１−ｙＡｓとからなり、かつ禁止帯幅の差が０．６４ｅＶ以上であることを特徴とするホール素子。
【請求項２】
半導体結晶基板上にヘテロ接合を具備してなり、該ヘテロ接合はＡｌ組成比（ｚ）が０．５０以上０．５４以下のＡｌｚＩｎ１−ｚＰと、Ｇａ組成比（ｙ）が０．１０以上０．４０以下であるＧａｙＩｎ１−ｙＡｓとからなり、かつ禁止帯幅の差が０．６４ｅＶ以上であることを特徴とするホール素子。
【請求項３】
ヘテロ接合が周期律表第ＩＶ族若しくは第ＶＩ族の元素をドープしたｎ型ＧａｘＩｎ１−ｘＰとアンドープ若しくは第ＩＶ族若しくは第ＶＩ族の元素をドープしたＧａｙＩｎ１−ｙＡｓを含むことを特徴とする請求項１に記載のホール素子。
【請求項４】
ヘテロ接合が珪素を添加したｎ型ＡｌｚＩｎ１−ｚＰとアンドープ若しくは硫黄若しくは珪素をドープしたｎ型ＧａｙＩｎ１−ｙＡｓを含むことを特徴とする請求項２に記載のホール素子。
【請求項５】
ホール出力電圧の温度係数の絶対値が０．１％／℃以下であるヘテロ接合を具備してなることを特徴とする請求項１〜４のいずれか１項に記載のホール素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はホール素子に係わり、特に、高感度特性を与える半導体ヘテロ接合からなるヘテロ接合ホール素子に関する。
【０００２】
【従来の技術】
ホール素子は一種の磁気センサーであり、回転センサーや電流センサー等として利用されている。最近では、ホール素子の高感度化の要望に対応して半導体ヘテロ接合によって発現される高電子移動度特性を利用したヘテロ接合ホール素子が開発されている。Ｇａ０．４７Ｉｎ０．５３ＡｓとＩｎＰとのヘテロ接合からなるホール素子もその一例である（奥山  忍他，１９９２年秋季第５３回応用物理学会学術講演会予稿集Ｎｏ．３，１０７８頁，講演番号１６ａ−ＳＺＣ−１６）。
【０００３】
Ｇａ０．４７Ｉｎ０．５３ＡｓとＩｎＰとのヘテロ接合は高い電子移動度を発現し（小沼  賢二郎他，１９９２年秋季第５３回応用物理学会学術講演会予稿集Ｎｏ．１，２８２頁，講演番号１８ａ−ＺＥ−３）、ホール素子の高感度化が達成されている。感度と同様、ホール出力電圧の温度係数αが小さいこともホール素子の重要な特性である。温度係数αは通常は次の式（１）で求められるホール出力電圧の温度による変化率である。
α（％）＝｛（ＶＴ２−ＶＴ１）／ＶＴ１｝／（Ｔ２  −Ｔ１  ）    ……式（１）
ここでＶＴ１，ＶＴ２は温度Ｔ１  ，Ｔ２  でのホール出力電圧である。Ｇａ０．４７Ｉｎ０．５３Ａｓ／ＩｎＰヘテロ接合ホール素子では、αは０．１〜０．２％／℃となっている（奥山  忍他，１９９２年秋季第５３回応用物理学会学術講演会予稿集Ｎｏ．３，１０７８頁，講演番号１６ａ−ＳＺＣ−１６）。これは、一般的なＧａＡｓホール素子の０．０５％／℃よりは大きい。高性能ホール素子となすには高い感度、即ちホール電圧の出力が大きく、且つその温度係数が小さい必要がある。
【０００４】
αは感磁層を構成する半導体材料の禁止帯幅（バンドギャップ）に依存する。感磁層とは磁界を検知しホール電圧を発生する機能を担う半導体層のことを言う。感磁層が単一の半導体層から構成されている場合、αは感磁層を構成する半導体のバンドギャップが小さい程、大きくなる傾向がある。例えばＩｎＳｂの室温でのバンドギャップは０．１７ｅＶであり、バンドギャップの低さに対応してαは約２％／℃と大きい。一方、バンドギャップが１．４３ｅＶのＧａＡｓではαは約０．０５％／℃と小さくなる。
【０００５】
ヘテロ接合を含む感磁層の場合、αはヘテロ接合を構成する半導体層のバンドギャップの差に依存する傾向がある。従来のＧａ０．４７Ｉｎ０．５３Ａｓ／ＩｎＰヘテロ接合系を例にとれば、Ｇａ０．４７Ｉｎ０．５３Ａｓの室温でのバンドギャップは０．８６ｅＶである（Ｈ．  Ｃ．  Ｃａｓｅｙ，  Ｊｒ．，  ａｎｄ  Ｍ．  Ｂ．  Ｐａｎｉｓｈ，「ＨＥＴＥＲＯＳＴＲＵＣＴＵＲ  ＬＡＳＥＲＳ−Ｐａｒｔ  Ｂ」（Ａｃａｄｅｍｉｃ  Ｐｒｅｓｓ（１９７８）  ，１６頁参照）。ＩｎＰのそれは１．３４ｅＶであるからバンドギャップの差は０．４８ｅＶとなる。また、Ｇａ０．４７Ｉｎ０．５３Ａｓ／ＩｎＰヘテロ系からなるヘテロ接合ホール素子のαは、従来のＩｎＳｂホール素子約２％／℃に比較すれば約１桁小さくなっている。
【０００６】
Ｇａ０．４７Ｉｎ０．５３Ａｓ／ＩｎＰヘテロ接合系以外では、Ａｌ０．３  Ｇａ０．７  Ａｓ／ＧａＡｓ系を用いたヘテロ接合ホール素子がある（田口  隆志他，電子情報通信学会論文誌Ｃ，Ｊ７０−Ｃ巻，５号（１９８７），７５８頁）。Ａｌ組成比がｗのＡｌｗ  Ｇａ１−ｗ  Ａｓのバンドギャップ（（Ｅｇ）ｗ  ）は次の式（２）で与えられる。
（Ｅｇ）ｗ  ＝１．４２４＋１．２４７・ｗ          ……………式（２）
ｗ＝０．３では、（Ｅｇ）ｗ  は１．８０ｅＶである。ＧａＡｓのバンドギャップは１．４３ｅＶである。従って、両者のバンドギャップの差は０．３７ｅＶとなる。Ａｌ０．３  Ｇａ０．７  Ａｓ／ＧａＡｓヘテロ接合ホール素子のαの絶対値は０．６８％／℃となっている（田口  隆志他，電子情報通信学会論文誌Ｃ，Ｊ７０−Ｃ巻，５号（１９８７），７５８頁）。
【０００７】
また、Ｇａ０．２  Ｉｎ０．８  Ａｓ／Ａｌ０．４８Ｉｎ０．５２Ａｓヘテロ接合ホール素子も知られている（Ｙ．  Ｓｕｇｉｙａｍａ，  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｏｆ  ｔｈｅ  １１ｔｈ  Ｓｅｎｓｏｒ  Ｓｙｍｐｏｓｉｕｍ（１９９２），  ７９頁）。Ｇａ０．２  Ｉｎ０．８  Ａｓの室温でのバンドギャップは１．２１ｅＶで、Ａｌ０．４８Ｉｎ０．５２Ａｓでは１．４９ｅＶである（Ｈ．  Ｃ．  Ｃａｓｅｙ，  Ｊｒ．，  ａｎｄ  Ｍ．  Ｂ．Ｐａｎｉｓｈ，「ＨＥＴＥＲＯＳＴＲＵＣＴＵＲ  ＬＡＳＥＲＳ−Ｐａｒｔ  Ｂ」（Ａｃａｄｅｍｉｃ  Ｐｒｅｓｓ（１９７８），  １６頁参照）。従って、バンドギャップの差は０．２８ｅＶとなる。また、電圧駆動の場合のＧａ０．２  Ｉｎ０．８  Ａｓ／Ａｌ０．４８Ｉｎ０．５２Ａｓヘテロ接合ホール素子のαは０．５４％／℃と報告されている（Ｙ．  Ｓｕｇｉｙａｍａ，  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｏｆ  ｔｈｅ  １１ｔｈ  Ｓｅｎｓｏｒ  Ｓｙｍｐｏｓｉｕｍ（１９９２），  ７９頁）。上記の従来のヘテロ接合系からなるホール素子でも、いずれもＧａＡｓホール素子に比較し高感度ではあるものの、αはより大きくなっている。
【０００８】
αが大きいと必然的に使用環境温度によるホール出力電圧の変化が大きくなる。従って、温度による出力電圧の変動を補償する付帯回路が必要となる。これは工程的にも煩雑さを招き、また付帯回路を設けるとホール素子を含むシステムの肥大化をもたらす。αを低下させるには、従来よりも大きなバンドギャップの差、ひいては大きな伝導帯の不連続性をもたらすヘテロ接合系を利用する必要がある。
【０００９】
【発明が解決しようとする課題】
従来のヘテロ接合ホール素子のαを低減するには、バンドギャップの差が大きい半導体からヘテロ接合を構成する必要がある。また、高感度特性を得るには高い電子移動度を発現できるヘテロ接合系を用いる必要がある。しかしながら、ホール素子に適する大きなバンドギャップの差を有するヘテロ接合系は未だ提案されていない。これが高感度で且つホール出力電圧の温度変化が、従来のＧａＡｓホール素子と同等に小さいヘテロ接合ホール素子の実現を妨げる一因であった。高い感度特性とホール出力電圧の小さい温度変動を与えるヘテロ接合系を新たに見出せれば高性能のヘテロ接合ホール素子が供給できる。
【００１０】
【課題を解決するための手段】
本発明では禁止帯幅が０．６４ｅＶ以上である半導体でヘテロ接合を構成することにより、従来のホール出力電圧の温度変化係数が大きい欠点を克服し、高感度で且つホール出力電圧の温度変化が少ないヘテロホール素子を得る。
本発明者がヘテロ接合を構成する半導体材料のバンドギャップ差とホール素子の温度係数の関係を検討した結果を図３に示す。温度係数はヘテロ接合を形成する二種の半導体のバンドギャップ差の増大と共に単調に減少していく。バンドギャップの差が０．６４ｅＶ未満では、素子の実用上適するとされる０．１％程度以下のαを得るのは困難であることが判明した。０．６４ｅＶ以上となると０．１％より小さいαを得ることが可能となるのが示唆された。このようなヘテロ接合はＧａｘ  Ｉｎ１−ｘ  ＰまたはＡｌｚ  Ｉｎ１−ｚ  ＰとＧａｙ  Ｉｎ１−ｙ  Ａｓとの接合によって達成される。
【００１１】
Ｇａｘ  Ｉｎ１−ｘ  ＰとＡｌｚ  Ｉｎ１−ｚ  Ｐのバンドギャップ（（Ｅｇ）ｘ  ，（Ｅｇ）ｚ  ）は各々、式（３）及び式（４）から求められる。
（Ｅｇ）ｘ  ＝１．３５１＋０．６４３・ｘ＋０．７８６・Ｘ２  ……式（３）
（Ｅｇ）ｚ  ＝１．３５１＋２．２３・ｚ                    ……式（４）
上式よりｘ＝０．５１±０．０２の範囲では（Ｅｇ）ｘ  は１．８５〜１．９１ｅＶとなる。ｚ＝０．５２±０．０２の範囲では、（Ｅｇ）ｚ  は２．４７〜２．５６ｅＶとなる。Ｇａｙ  Ｉｎ１−ｙ  Ａｓのバンドギャップ（（Ｅｇ）ｙ  ）はＧａ組成比（ｙ）の関数として次式（５）で与えられる。
（Ｅｇ）ｙ  ＝０．３６＋１．０６４・ｙ                …………式（５）
式（５）より例えばｙ＝０．８では（Ｅｇ）ｙ  は１．２１ｅＶとなる。従って、Ｇａ０．８  Ｉｎ０．２  Ａｓとのバンドギャップの差は、ｘ＝０．５１±０．０２のＧａｘ  Ｉｎ１−ｘ  Ｐに対しては０．６４〜０．７０ｅＶとなる。一方、ｚ＝０．５２±０．０２のＡｌｚ  Ｉｎ１−ｚ  Ｐに対しては１．２６〜１．３５ｅＶとなる。
【００１２】
本発明では高性能のヘテロ接合を得るに、Ｇａ組成比（ｘ）が０．４９以上０．５３以下のＧａｘ  Ｉｎ１−ｘ  ＰとＧａ組成比（ｙ）が０．１０以上０．４０以下であるＧａｙ  Ｉｎ１−ｙ  Ａｓとからヘテロ接合を構成する。または、Ａｌ組成比（ｚ）が０．５０以上０．５４以下のＡｌｚ  Ｉｎ１−ｚ  ＰとＧａ組成比（ｙ）が０．１０以上０．４０以下であるＧａｙ  Ｉｎ１−ｙ  Ａｓとでヘテロ接合を構成する。いずれも、０．６４ｅＶ以上の禁止帯幅の差を与えるヘテロ接合系からホール素子を構成する。
【００１３】
Ｇａｘ  Ｉｎ１−ｘ  Ｐ／Ｇａｙ  Ｉｎ１−ｙ  ＡｓやＡｌｚ  Ｉｎ１−ｚ  Ｐ／Ｇａｙ  Ｉｎ１−ｙ  Ａｓヘテロ接合は結晶基板上に堆積する。Ｇａ組成比（ｘ）が０．５１のＧａ０．５１Ｉｎ０．４９ＰとＡｌ組成比ｚが０．５２のＡｌ０．５２Ｉｎ０．４８ＰはＧａＡｓと格子整合するため、半絶縁性のＧａＡｓ単結晶を基板とすると都合が良い。ホール素子の特性上、ｘは０．５１±０．０２の範囲に収納するのが好ましい。ｚは０．５２±０．０２の範囲に収納させると良い。ｘ，ｚがこの範囲を越えると、これらの層にヘテロ接合させるＧａｙ  Ｉｎ１−ｙ  Ａｓに結晶欠陥を誘引する原因となる。結晶欠陥を多量に内在するヘテロ接合系では高い電子移動度は顕現されない。よって、高感度のヘテロ接合ホール素子は実現されない。ホール素子の感度は母体材料の電子移動度に比例して向上するからである。
【００１４】
Ｇａｘ  Ｉｎ１−ｘ  Ｐ若しくはＡｌｚ  Ｉｎ１−ｚ  Ｐとヘテロ接合させるＧａｙ  Ｉｎ１−ｙ  ＡｓのＧａ組成比（ｙ）は０．３０から０．４０以下とすると良い。ｙが大きくなるとＧａＡｓとの格子の不整合性が大きくなるからである。格子不整合性が増すとＧａｙ  Ｉｎ１−ｙ  Ａｓの結晶性が悪化し、ホール素子の高感度化の妨げとなる。ｙは結晶性の劣化が顕著でなく、高い電子移動度が得られる０．１０〜０．４０とする。
【００１５】
上記のヘテロ接合系は、第ＩＶ族若しくは第ＶＩ族の元素をドープしたｎ型Ｇａｘ  Ｉｎ１−ｘ  Ｐとアンドープか第ＩＶ族若しくは第ＶＩ族の元素をドープしたＧａｙ  Ｉｎ１−ｙ  Ａｓから構成する。または、珪素を添加したｎ型Ａｌｚ  Ｉｎ１−ｚ  Ｐとアンドープか硫黄若しくは珪素をドープしたｎ型Ｇａｙ  Ｉｎ１−ｙ  Ａｓとでヘテロ接合を構成する。
【００１６】
本発明に係わるヘテロ接合を構成するに際し、元素周期律表の第ＩＶ族若しくは第ＶＩ族の元素をドープしたｎ型Ｇａｘ  Ｉｎ１−ｘ  Ｐとアンドープか第ＩＶ族若しくは第ＶＩ族の元素をドープしたＧａｙ  Ｉｎ１−ｙ  Ａｓとでヘテロ接合を構成する。ｎ型Ｇａｘ  Ｉｎ１−ｘ  ＰやＧａｙ  Ｉｎ１−ｙ  Ａｓを得るに適した第ＩＶ族若しくは第ＶＩ族のドーパントとしては、Ｓｉ，ＳやＳｅ等がある。これらのドーパントを添加してｎ型のＧａｘ  Ｉｎ１−ｘ  Ｐを得る場合、キャリア濃度としては１０１７〜１０１８ｃｍ−３とすると高移動度化に適する。このｎ型Ｇａｘ  Ｉｎ１−ｘ  Ｐとヘテロ接合させるＧａｙ  Ｉｎ１−ｙ  Ａｓはアンドープか上記のドーパントを添加したｎ型とする。高移動度を得るためには、Ｇａｙ  Ｉｎ１−ｙ  Ａｓのキャリア濃度としては１０１６ｃｍ−３前後が適する。
【００１７】
ｎ型Ｇａｙ  Ｉｎ１−ｙ  Ａｓとのヘテロ接合させるｎ型Ａｌｚ  Ｉｎ１−ｚ  Ｐを得るには、ドーパントとしてＳｉを利用する。周期律表の第ＶＩ族のＳとＳｅ等を含む硫化水素（Ｈ２  Ｓ）やセレン化水素（Ｈ２  Ｓｅ）等のドーピングガスを使用してｎ型のＧａｙ  Ｉｎ１−ｙ  Ａｓが得られるが、例えばトリメチルＡｌ（（ＣＨ３  ）３  Ａｌ）等のＡｌ源となる有機化合物と気相反応を起こし、結晶表面のモホロジーを悪化させる。Ｓｉドープのｎ型Ａｌｚ  Ｉｎ１−ｚ  Ｐとヘテロ接合させるｎ型Ｇａｙ  Ｉｎ１−ｙ  Ａｓは、アンドープかＳ若しくはＳｉをドープしたｎ型層とする。ヘテロ接合を構成するＡｌｚ  Ｉｎ１−ｚ  ＰとＧａｙ  Ｉｎ１−ｙ  Ａｓのキャリア濃度は１０１７〜１０１８ｃｍ−３と１０１６ｃｍ−３前後に各々、設定すると高移動度が得られる。
【００１８】
Ｇａｘ  Ｉｎ１−ｘ  Ｐ若しくはＡｌｚ  Ｉｎ１−ｚ  ＰとＧａｙ  Ｉｎ１−ｙ  Ａｓの積層の順序には制限はない。しかし、単一ヘテロ構造とする場合には一般的にはＧａｘ  Ｉｎ１−ｘ  ＰかＡｌｚ  Ｉｎ１−ｚ  Ｐを基板上やＧａＡｓ緩衝層上に先ず、堆積する。これらの混晶層上によりバンドギャップが小さいＧａｙ  Ｉｎ１−ｙ  Ａｓを堆積する。バンドギャップがＧａｙ  Ｉｎ１−ｙ  Ａｓより大きなＧａｘ  Ｉｎ１−ｘ  ＰやＡｌｚ  Ｉｎ１−ｚ  Ｐを最表層とすると、入・出力電極にオーミック性を付与するに困難が伴うからである。
【００１９】
上記のＧａｙ  Ｉｎ１−ｙ  Ａｓ等のヘテロ接合構成層は、液相エピタキシャル成長法（ＬＰＥ法）、分子線エピタキシャル成長法（ＭＢＥ法）や有機金属熱分解法（ＭＯＶＰＥ法）等で成長できる。或はまたＭＯＶＰＥとＭＢＥの双方を複合させたＭＯ・ＭＢＥ法でも得られる。
【００２０】
【作用】
ヘテロ接合材料を利用してホール素子を作るに際し、ヘテロ接合を構成する材料のバンドギャップを規定することにより、小さな温度係数と高い電子移動度を得る。
【００２１】
【実施例】
本発明を実施例を基に詳細に説明する。図１は本発明に係わるＧａｘ  Ｉｎ１−ｘ  Ａｓ（ｘはＧａの組成比を表す。）ホール素子の平面模式図である。また、図２は図１に示す破線Ａ−Ａ′の方向の断面模式図である。本実施例では、比抵抗が約１０７  Ω・ｃｍの面方位｛１００｝の半絶縁性ＧａＡｓ単結晶を基板（１０１）として使用した。
【００２２】
基板（１０１）上には、高抵抗のアンドープＧａＡｓ層を緩衝層（１０２）として堆積させた。緩衝層（１０２）の厚さは約１００ｎｍとした。
【００２３】
緩衝層（１０２）上には、感磁層としてＳｉをドープしたｎ型のＡｌ０．５２Ｉｎ０．４８Ｐ層（１０３）を設けた。同層のバンドギャップエネルギーは２．５１ｅＶであり、キャリア濃度をＨａｌｌ効果法により測定した結果、約１×１０１８ｃｍ−３であった。Ｓｉのドーピングにはモノシランガス（ＳｉＨ４  ）を使用した。膜厚は２５ｎｍとした。
【００２４】
Ａｌ０．５２Ｉｎ０．４８Ｐ層（１０３）上には、アンドープでｎ型のＧａ０．８２Ｉｎ０．１８Ａｓ感磁層（１０４）を堆積した。同層のバンドギャップエネルギーは１．２３ｅＶであり、キャリア濃度は５×１０１６ｃｍ−３とし、膜厚は７００ｎｍとした。
この結果ヘテロ接合をなすｎ型Ａｌ０．５２Ｉｎ０．４８Ｐ層（１０３）とｎ型Ｇａ０．８２Ｉｎ０．１８Ａｓ感磁層（１０４）とのバンドギャップエネルギー差は１．２８ｅＶとなった。
【００２５】
上記の半導体層は全て常圧のＭＯＶＰＥ法で成長させた。Ｉｎ源としてはシクロペンタジエニルＩｎ（Ｃ５  Ｈ５  Ｉｎ）を使用した。Ｇａ，Ａｌの原料には各々トリメチルＧａとトリメチルＡｌを使用した。Ａｓ源、Ｐ源はアルシン（ＡｓＨ３  ）、ホスフィン（ＰＨ３  ）とした。成長温度は６６０℃に固定した。
【００２６】
次に、Ｇａ０．８２Ｉｎ０．１８Ａｓ感磁層（１０４）の表面を通常の有機フォトレジスト材で被覆し、その後公知のフォトリソグラフィー技術とエッチング技術を駆使し、入・出力電極を形成すべき領域並びに感磁部となす領域をメサ形状に加工した。
【００２７】
その後、Ｇａ０．８２Ｉｎ０．１８Ａｓ感磁層（１０４）の表面を再び有機レジスト材で全面を被覆した。次に各々、一対をなす入力電極（１０５）と出力電極（１０６）の形成領域に存在する上記レジスト材のみを公知のフォトリソグラフィー技術を利用して除去し、Ｇａ０．８２Ｉｎ０．１８Ａｓ感磁層（１０４）の表面を露出させた。その上にＧｅを重量で約１３％程度含むＡｕ・Ｇｅ合金を真空蒸着した。蒸着後、当該ウエハを有機溶剤混合液に浸し、レジスト材によるリフトオフ法で素子の製作上、不要となるＡｕ・Ｇｅ合金膜を除去した。次に、オーミック性電極を得るために電極となる合金膜を被着させたウエハを温度４２０℃で数分間、熱処理（アロイング）した。
【００２８】
更に、当該入・出力用の電極（１０５及び１０６）と電気的に連結させてパッド電極（１０７）を各電極に設けた。該パッド電極（１０７）は、上記の如くメサエッチングにより露出させたＧａＡｓ単結晶基板（１０１）の表層部に載置させた。これは電極のアロイング時に感磁層に直接歪が掛かるのを防止するためである。
【００２９】
製作したホール素子の積感度は５４０Ｖ／Ａ・Ｔであり、従来のＧａＡｓホール素子の約２から３倍の積感度が得られた。また、αは従来のヘテロ接合ホール素子より小さく０．０７％／℃であった。図３に点Ａとして示す。このαは従来のＧａＡｓのそれとほぼ同等であった。
【００３０】
【発明の効果】
ヘテロ接合ホール素子の感度を向上させ、特性の温度変化を低く抑制する効果がある。
【図面の簡単な説明】
【図１】本発明に係わるホール素子の平面模式図である。
【図２】図１の破線Ａ−Ａ′に沿った直線断面の模式図である。
【図３】ヘテロ接合のバンドギャップ差と温度係数の関係を示す図である。
【符号の説明】
（１０１）  基板
（１０２）  緩衝層
（１０３）  Ａｌ０．５２Ｉｎ０．４８Ｐ層
（１０４）  Ｇａ０．８２Ｉｎ０．１８Ａｓ感磁層
（１０５）  入力電極
（１０６）  出力電極
（１０７）  パッド電極
（１０８）  酸化膜
（１０９）  ダイシングライン
【図１】
0003567500.tif 000002
【図２】
0003567500.tif 000003
【図３】
0003567500.tif 000004