(57)【特許請求の範囲】
【請求項１】
第１段誘導子を有する第１段フィルタと、第２段誘導子を有する第２段フィルタと、前記第１段フィルタと前記第２段フィルタの間に接地して設けられ、第１の結合ウインドウを備えた第１のＲＦシールドと、前記第１の結合ウインドウ内に配置され、第１、第２端を有し、該第１、第２端により前記第１のＲＦシールドに接続された第１の結合制御手段とを備え、
前記第１の結合制御手段の第２端が直流阻止コンデンサを介して前記第１のＲＦシールドに接続され、
前記第１の結合ウインドウは前記第１段誘導子に関連する電磁界を前記第２段誘導子に伝搬させることにより前記第１段フィルタと前記第２段フィルタ間の第１の電磁界結合をおこなわせ、前記第１の結合制御手段は、第１の結合制御信号に応じてインピーダンスを変化させ、よって前記第１の電磁界結合を変化させることを特徴とする同調フィルタ。
【請求項２】
第１段誘導子を有する第１段フィルタと、第２段誘導子を有する第２段フィルタと、前記第１段フィルタと前記第２段フィルタの間に接地して設けられ、第１の結合ウインドウを備えた第１のＲＦシールドと、前記第１の結合ウインドウ内に配置され、第１、第２端を有し、該第１、第２端により前記第１のＲＦシールドに接続された第１の結合制御手段と、第３段誘導子を有する第３段フィルタと、前記第２段フィルタと前記第３段フィルタの間に接地して設けられ、第２の結合ウインドウを備えた第２のＲＦシールドと、前記第２の結合ウインドウ内に配置され、第３、第４端を有し、該第３、第４端により前記第２のＲＦシールドに接続された第２の結合制御手段と、前記第１の結合制御信号を前記第１の結合制御手段に与えるための第１の抵抗器と、前記第２の結合制御信号を前記第２の結合制御手段に与えるための第２の抵抗器とを備え、
前記第１の結合制御手段の第２端が直流阻止コンデンサを介して前記第１のＲＦシールドに接続され、
前記第２の結合制御手段の第２端が直流阻止コンデンサを介して前記第２のＲＦシールドに接続され、
前記第１の抵抗器および第２の抵抗器の少なくとも一方が可変抵抗器であり、
前記第１の結合ウインドウは前記第１段誘導子に関連する電磁界を前記第２段誘導子に伝搬させることにより前記第１段フィルタと前記第２段フィルタ間の第１の電磁界結合をおこなわせ、前記第１の結合制御手段は、前記第１の結合制御信号に応じてインピーダンスを変化させ、よって前記第１の電磁界結合を変化させ、
前記第２の結合ウインドウは前記第２段誘導子に関連する電磁界を前記第３段誘導子に伝搬させることにより前記第２段フィルタと前記第３段フィルタ間の第２の電磁界結合をおこなわせ、前記第２の結合制御手段は、前記第２の結合制御信号に応じてインピーダンスを変化させ、よって前記第２の電磁界結合を変化させることを特徴とする同調フィルタ。
【請求項３】
前記フィルタの各々が各々の容量性同調素子を備え、同調制御信号により各前記容量性同調素子の容量を変化させるようにしたことを特徴とする請求項１または請求項２に記載の同調フィルタ。
【請求項４】
前記容量性同調素子と前記結合制御手段とが取付けられるプリント回路基板を備えた請求項３に記載の同調フィルタ。
【請求項５】
前記同調制御信号と前記結合制御信号に関連したデジタル制御信号を発生するマイクロプロセッサと該デジタル制御信号を変換するための少なくとも一つのデジタル・アナログ変換器とが追加されてなる請求項３に記載の同調フィルタ。
【請求項６】
前記デジタル・アナログ変換器の出力を増幅するアンプ回路を追加したことを特徴とした請求項５に記載の同調フィルタ。
【請求項７】
接地されたシールドの開口を介して電磁界結合により結合する第１、第２段フィルタを有する同調フィルタの使用方法であって、
前記開口に、結合制御信号により、インピーダンスが可変されるインピーダンス可変手段を設け、前記結合制御信号によって前記インピーダンスを変化させることにより前記開口の実効サイズを電気的に変化させ、前記電磁界結合の大きさを変化させるようにし、前記第１、第２段フィルタのそれぞれが同調制御信号に応じて変化する容量性素子を有し、フィルタ周波数を変えるために前記結合制御信号と前記同調制御信号とを協調させて変化させることを特徴とする同調フィルタの使用方法。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、一般に多段電磁界結合高周波無線周波数（ＲＦ）フィルタおよび、さらに詳細には、フィルタ同調範囲にわたりフラットなフィルタ応答をもたらすための、結合ウィンドウの実効面積を周波数の関数として制御する多段電磁界結合フィルタに関している。
【０００２】
【従来技術とその問題点】
フィルタ段間の電磁結合を利用するマルチセクションのバラクタ同調ＲＦバンドパス・フィルタはよく知られた技術である。しかし、先行技術の電磁界結合フィルタ（ＥＭＣＦと称する）では、結合係数の１回の物理的調整により、比較的狭い一般に１０％程度の周波数同調範囲が得られる。さらに、高周波数、例えば５００メガヘルツ（ＭＨｚ）以上での段間結合の制御は困難であり、調整可能だが固定された結合では、２：１周波数スパンなどの広い周波数範囲にわたる性能が劣っている。
【０００３】
タップ付誘導子およびループ結合フィルタには、挿入損などのフィルタ・パラメータに関する非常に位置敏感な素子がある。物理的に小さな低インピーダンスのループ構造は、この感度を低減させるが、周波数依存挿入損のかなりの増加を伴う。フィルタ段間の電磁電界結合は、フィルタ段をお互いに絶縁するシールドを貫通して物理的”ウィンドウ”を開けることにより達成され、フィルタ誘導子の電磁界の伝播を可能にしている。電磁界結合フィルタの電気的モデルは非常に複雑である。しかし、最終物理的設計は一般に、繰返し可能な成果を伴い、容易に再現することができる。
【０００４】
電磁界結合は、ループ結合と同様に、フィルタ応答形状、フィルタＱおよび挿入損に影響を及ぼす。誘導子または共振器に関する結合ウィンドウの位置調整により、フィルタ応答形状が修正される。容量性電磁界結合は、共振回路の高インピーダンス端の近くで発生される電磁界を利用して起こるが、誘導結合は低インピーダンス端に関連している。容量性結合と誘導結合との均衡から、比較的対称的なフィルタ周波数応答が得られる。さらに、結合ウィンドウ面積の調整により、結合量が変わり、したがって、挿入損および、わずかであるが、フィルタＱが変わる。
【発明の目的】
【０００５】
本発明の目的は、多段同調フィルタの段間結合量を調整して、広帯域可制御挿入損同調フィルタを実現することにある。
【発明の概要】
【０００６】
本発明の原理にしたがって作られた多段階バラクタ同調ＥＭＣＦでは、バラクタ・ダイオードに印加されるＤＣ電圧は、各フィルタ段の共振周波数を制御し、各フィルタ段では、一般に、電圧の増加により静電容量の減少が引き起こるので、共振周波数がより高くシフトされる。共振周波数が増加するにつれて、結合ウィンドウまたはポートを介する電磁結合の効率が増加するので、周波数の増加とともにフィルタ利得が増加する。ＰＩＮダイオードは、フィルタ段間シールドの結合ウィンドウ（物理的開口）の両端に結合される。ＰＩＮダイオードに加えられるＤＣ電流は、ダイオードのＲＦインピーダンスを数オームだけ下げるので、結合ポートのＲＦ電磁界を接地に分路させて、ウィンドウ結合面積を実効的に減少させる。共振回路のバラクタ制御電圧を用いてＰＩＮダイオードに正のバイアス電流を結合制御信号として与え、ＰＩＮダイオードのインピーダンス、即わち、結合ウィンドウの実効面積を制御可能に変動させることができる。したがって、フィルタ挿入損は、フィルタ同調電圧の関数として変化させることができる。可変抵抗器をＰＩＮダイオードのＤＣ制御回線に直列に入れて、所望のフィルタ周波数範囲にわたり、ＰＩＮダイオードのバイアス電流に対する同調カーブの設定点の調整を行う。
【０００７】
望ましい実施例では、同調制御信号であるバラクタ制御電圧は、フィルタ周波数範囲にわたりフィルタ周波数を自動的に調整するときに、それに同期してフィルタ振幅を制御すべくＤＡコンバータ（ＤＡＣ）を介して、中央マイクロプロセッサにより与えられる。したがって、この電圧同調フィルタは、広い周波数範囲にわたり振幅誤差を自動的に修正するので、先行技術での機械的調整、一般的には、接地に対して電磁界の一部を短絡するために結合ウィンドウに突出している黄銅製ねじの調整を省くことができる。フィルタの自己修正は、また、広帯域可変減衰器などの複雑な外部振幅修正の必要性を減じたりまたは省くことを可能にする。
【０００８】
本発明の設計は、単純であり比較的容易に実施される。可変抵抗器は、所望周波数範囲にわたる振幅修正を最適化するための、別の調整手段をもたらす。プリント回路基板に接地された外部の遮蔽された筐体を有するプリント回路基板上にフィルタを組み付ける場合には、ＰＩＮダイオードおよび可変抵抗器を、共振回路構成要素として、同じ回路層に容易に取り付けることができる。
【０００９】
【望ましい実施例の詳細説明】
図１には、本発明の原理にしたがって構成され３段ＥＭＣＦ１０のブロック図が示してある。第一段１１は、可変静電容量をもたらすバラクタ１９と直列接続した大きな表面積の高Ｑ誘導子１７を含み、選択可能な周波数を有する共振回路を形成している。回線１４のＤＣ制御電圧ＶＣ１は、ＲＦチョーク２３を介してバラクタ１９に結合され、フィルタの同調をもたらす同調制御信号である。同様に、第二および第三フィルタ段１３、１５は、各々バラクタ２９、３９と直列接続した誘導子２７、３７を含む。第一および第二段１１、１３は、ＲＦシールド２５（２５ａと２５ｂ）により物理的に分離され、第二および第三段はＲＦシールド３５（３５ａと３５ｂ）により分離されている。回線１２の入力信号は、第一段誘導子１７のタップに接続され、フィルタを通った信号は、回線４２を介して第三段誘導子３７のタップから出力される。第一および第二段１１、１３の間の段間結合は、シールド・セクション２５ａおよび２５ｂの間のシールドに形成された物理的間隙、ポートまたはウィンドウ２８を介して電磁界結合によりもたらされる。同様に、シールド・セクション３５ａおよび３５ｂにより形成されるウィンドウ３８は、第二および第三段１３、１５の間に電磁界結合をもたらす。すべてのシールドは、低ＲＦインピーダンス接続を介して共用シャーシー接地９に接地される。
【００１０】
全周波数同調範囲にわたりフィルタ利得をフラットにすることは非常に望ましいので、電磁界結合に固有な周波数とともに増加する利得には補正を必要とする。この種のフィルタでは、入力信号のレベルを制御するために誘導子上の可変タップ・ポイントを使用するか、または電磁界結合利得の直接制御を用いて、周波数の増加に伴う損失の減少を補正することができる。可変タップは、特に高周波数で見いだされる物理的に短い誘導子とともに使用するときには、実施および再現することが非常に困難かつ高価である。しかし、電磁界結合の程度は、シールド・セクション２５ａ、２５ｂの間に接続されたＰＩＮダイオードの可変インピーダンスを用いて容易に制御され、結合ウィンドウ２８の実効サイズが変更される。第一および第二段１１、１３の間の電磁界結合を制御するために、ＰＩＮダイオード２２がシールド・セクション２５ａ、２５ｂの間に接続される。同様に、第二および第三段１３、１５の間の電磁界結合を制御するために、ＰＩＮダイオード３２がシールド・セクション３５ａおよび３５ｂの間に接続される。ＰＩＮダイオード２２、３２は段間の電磁界結合の程度を限定、すなわち減少するだけであるから、結合ウィンドウ２８、３８の物理的寸法は、フィルタ低周波数範囲、望ましい実施例では５００ＭＨｚにおける挿入損を最小にするように選択しなければならない。
【００１１】
次に図２を参照する。結合ボート２８に関する各種回路構成要素の物理的配置が示してある（結合ポート３８の構成要素の配置も同様である）。ＤＣ阻止コンデンサ２４、３４とともにＰＩＮダイオード２２、３２は、直列インダクタンスをできる限り低く保ちながら、ウィンドウ２８、３８で、シールド部の間のＰＣ基板７上に物理的に取り付けなければならない。ＰＩＮダイオード２２、３２を通るバイアス電流が結合制御信号として増加すると、ＰＩＮダイオードのインピーダンスが減少するので、結合ＲＦ電磁界の一部を短絡または分路し、その一部はＰＣ基板誘電体を流れるので、結合ウィンドウ２８、３８の実効サイズが減少する。
【００１２】
ＰＩＮダイオード２２、３２のバイアス電流を駆動するための電圧Ｖｂ１、Ｖｂ２が、各々回線２および４に与えられる。可変抵抗器２６および３６は、フィルタの全周波数範囲にわたる各フィルタ段の周波数応答および利得の平担化を最適化するＰＩＮダイオード電流範囲を設定するために、各フィルタ段の調整を行う。要求されるＰＩＮダイオードのバイアス電圧は、フィルタ同調周波数の関数であり、ホスト機器プロセッサまたは別個プロセッサにより制御され、周波数範囲にわたる所望のフィルタ周波数応答を確保する。バイアス電圧は、フィルタの所望周波数応答をもたらすために、フィルタ同調制御電圧Ｖｃ１、Ｖｃ３を補足する同調アルゴリズムにより与えることができる。その代りに、回線１４および１８の各フィルタ段バラクタ制御電圧Ｖｃ１、Ｖｃ３から、バイアス電圧Ｖｂ１、Ｖｂ２を得ることもできる。可変抵抗器２６は、第一段１１のＲＦチョーク２３とＰＩＮダイオード２２のアノードとの間に結合し、可変抵抗器３６は、第三段１５のＲＦチョーク４３とＰＩＮダイオード３２のアノードとの間に結合して、各フィルタ段にバイアスをもたらすことができる。
【００１３】
次に図３は本願出願人による１９９０年１０月１５日付け米国出願第５９７９８１号“ＲＡＤＩＯ  ＦＲＥＱＵＥＮＣＹ  ＳＩＧＮＡＬ  ＩＮＴＥＲＦＡＣＥ”に記載された汎用ＲＦ信号試験測定器に用いる無線周波数信号インタフェースに用いるマルチバンドＲＦフィルタのブロック図である。
マルチバンド・フィルタ５０は、４つのフィルタ・セクション５１、５３、５５、５７、入力マルチプレクサ５９および出力マルチプレクサ６１から成る。回線５８の入力信号は、マルチプレクサ・スイッチ５９を介して適切なバンドパス・フィルタ・セクションに結合され、マルチプレクサ・スイッチ６１を介して回線６２で出力される。低域フィルタ・セクション５１は六次１５０ＭＨｚ受動同調ローパス・フィルタ（ＬＰＦ）を含み、中域フィルタ５３は１５０−３８６ＭＨｚ受動同調バンドパス・フィルタ（ＢＰＦ）を含む。２つの高域同調バンドパス・フィルタ（ＴＢＰＦ）５５、５７は、３８６ＭＨｚ〜１０００ＭＨｚの周波数範囲をカバーし、図１に示すようなＥＭＣＦとして実施される。各ＥＭＣＦ５５、５７のバラクタ制御電圧は、回線４４を介して中央プロセッサ（図示していない）から与えられる自動周波数制御信号から得られるバラクタ駆動回路４０により与えられる。マイクロプロセッサの発生するデジタル制御信号は、ＤＡＣ  ４３およびバラクタ・ドライバ４５、４７、４９を介して、ＥＭＣＦ５５、５７に結合される。ドライバ４８は、修正電圧を、本発明に必須ではないＲＦ信号インタフェース（図示していない）の他のセクションと結合する。
【００１４】
図４も参照する。２つのＥＭＣＦ５５、５７は本質的に同じ設計である。各ＥＭＣＦ５５、５７には、３段、３極、電磁界結合、エア・コア、バラクタ同調バンドパス・フィルタを含む。入力および出力結合は、誘導子５５２、５７２および５６６、５８６上の、各々公称５０オームのタップ５５１、５７１および５６５、５８７により達成される。誘導子５５９および５７９などの誘導子は、Ｑを改善し挿入損を下げるために、エッチングおよび金めっきされ空中架設された銅の“架線”である。直列バラクタ５５３、５７３、５６１、５８１、５６７、５８９は、ＢＢ４０５Ｂなどの低静電容量で超段階タイプのものである。シールド２５、３５は、同一のポート（ウィンドウ）開口部２８、３８を有するエッチングされ金めっきされた銅である。
【００１５】
第二段１３にはカバーがないが、部品タイプおよびアセンブリの複雑性を低減させるためにＥＭＣＦ５５、５７全体が別のシールド筐体に囲まれている。シールド２５、３５は、エッチングおよび金めっきされた銅カバーと、シールド２５、３５の取り付けられる層１（上）と層６（裏側接地面）とを接続する層６の接地バイアを伴うＰＣ基板により形成される“壁”とから形成される。フィルタ・キャビティ内のＦＲ−４  ＰＣ基板材料（エポキシ・ガラス）には、層１乃至層５から取り除いた銅があるが、高域（６５０−１０００ＭＨｚ）フィルタ・セクション（ＥＭＣＦ）５７の接地インダクタンスを最小にするために設計されたシールド２５、３５壁の下の内部接地パターンは除く。
【００１６】
キャビティ電磁電界は、シールド２５、３５の１つの壁の開口部またはウィンドウ２８、３８を介して、１つの段と他の段とを結合する。ウィンドウはすべて、シールド壁上に中心を置き、シールドおよびＰＣ基板構成部品の組立を平易にするために実質的に同じサイズである。ウィンドウ面積は主として結合程度（およびしたがって挿入損）を決定するが、ウィンドウ位置も結合タイプに影響を及ぼす。ウィンドウが誘導子の接地端または低インピーダンス端の方に位置づけられると、結合は主として誘導的であり、タップ付誘導子結合と類似した応答を示す。誘導性結合は、非対称的応答をもたらし、共振以下の周波数はより少なく減衰され、共振以上の周波数はより多く減衰される。同様に、フィルタの高インピーダンス端からの結合エネルギーは、主として容量性結合をもたらすので、逆の作用がある。望ましい実施例では、ウィンドウのサイズおよび位置決めはこれらすべての要因の妥協値である。結合ウィンドウの接地接続は非常に重要である。シールドは、特に結合ウィンドウのまわりで優れた接地接触がなければならない。というのも、該部分では接地電流密度が非常に高いからである。一般に、最大接地電流は、低インピーダンスの短い端壁ではなく、シールドの“長い”壁に認められる。
【００１７】
高周波数誘導子には、材料および形状における多くの組合わせを試験した。高Ｑ誘導子を作るためには、断面積および表面導電率に関する要求条件を満たさなければならない。誘導子における適切な妥協案は、酸化防止のための０．０４０インチ金めっき銅薄板である。作業用プロトタイプの優れたシミュレーションは、Ｎｏ．１２銅線から形成して用いることができる。非常に重い銅めっきはオプションであり、厚くエッチングした全フラッシュ銅は優れた性能をもたらし、安価で組み付けが容易である。
【００１８】
浮遊容量を減らして高フィルタＱを保つためには、標準の表面実装部品ではなく、図２に示す部品１９のようにガラスパッケージのバラクタ・ダイオード５５３、５７３、５６１、５８１、５６７、５８９をＰＣ基板上の空中に浮かして取りつけて用いる。各フィルタ段１１、１３、１５は、各々、回線１４、１６、１８を介してバラクタに印加される制御電圧Ｖｃ１、Ｖｃ２、Ｖｃ３によりプロセッサ同調される。バラクタ・バイパス・コンデンサおよびチップ・コンデンサは、バラクタ制御信号を減結合するために、制御電圧回路で用いる。
【００１９】
同様に、誘導子５７２、５７９、５８６には、図２に示す構成部品１７で表し、８００ＭＨｚ以上の周波数におけるＰＣ基板の浮遊容量の作用を減らすため、リード線付きバラクタ５７３、５８１、５８９とＰＣ基板の上で成端される高インピーダンス端を有する。さらに、バラクタ・バイパス・コンデンサのＱは、高い同調周波数において重要になるので、共振静電容量および挿入損を効率的に下げるために、タイプＢＢ４３１などのＳＯＴバラクタ・ダイオード５７４、５８２、５８８に置き換えられる。
【００２０】
シールド・ウィンドウ２８、３８を通るＲＦ電磁界結合は周波数依存性がある。周波数が増加すると、結合係数したがって利得が増加し、通過量減衰のダイナミックレンジを増大させる。フィルタ同調周波数と直列の結合ウィンドウの実効面積を調整することにより、フィルタ利得の増加を補正することができる。
中域フィルタ５５用ＰＩＮダイオード５５５、５６３および高域フィルタ５７用ＰＩＮダイオード５７５、５８３は、各々シールド結合ウィンドウ２８、３８の両端に、バイパス・コンデンサとともに接続される。ＰＣ基板はフィルタ・キャビティ内部（図２に示す）、すなわちシールドにより囲まれた部分に伸びているので、ＰＣ基板の上層の結合ウィンドウ開口部の両端にＰＩＮダイオードを物理的に取り付けることにより、電磁界内に可変分路が設けられ、ウィンドウ面積を調整することができる。各フィルタ段の同調電圧は、回線５５６、５６２、５７６、５８４を介して各々シールド上のＰＩＮダイオード５５５、５６３、５７５、５８３に結合され、ＰＩＮダイオードにバイアス電流制御電圧を与える。フィルタの周波数範囲にわたりＰＩＮダイオードを通る最適バイアス電流を与えるように、抵抗器５５７、５６４、５７７、５８５の値が選択される。図１に示すように、個々のフィルタ回路への追加調整をするために、可変抵抗器を随意に使用することができる。ウィンドウ・サイズの制御により結合係数だけが減少するので、ウィンドウの実際の物理的サイズおよび形状は、各フィルタ・セクション５５、５７に対する周波数範囲の低周波数端における最適結合を得るように設計されている。この手法は、１つの結合ウィンドウについて３〜４ｄＢの一次効果をもたらす。もちろん、上記のように同調電圧信号と制御信号とを協調させて変化させるほかに、ＰＩＮダイオードは別の回路およびＤＡＣにより駆動することはでき相互に独立に変化させることもできるが、追加費用および基板スペースは必ずしも保証することはできない。
【００２１】
次に図５を参照すると、ＤＡＣ４３は、ＡＤ７２２５ＬＰなどのＣＭＯＳ  ４−ＤＡＣ集積回路を含む。４つのＤＡＣのうちの３つは、各々、１．５：１以上の周波数スパンにわたる中域（３８０−６５０ＭＨｚ）および高域（６５０−１０００ＭＨｚ）同調フィルタ５５、５７の各段に同調電圧信号を与える。４番目のＤＡＣは、ホスト機器の内部で使用するための修正電圧を与える。周波数同調データおよびＤＡＣ制御信号は、ホスト機器中央プロセッサ（図示していない）により発生され、各々回線４３１および４３３を介してＤＡＣ  ４３に入力される。４−ＤＡＣ４３には、各ＤＡＣ用の２つの８−ビット・レジスタを含む。ＬＤＡＣ制御回線４３７は、すべての第一レジスタの内容をそれぞれの第二レジスタに同時に転送する。
【００２２】
ＬＤＡＣ回線は４つのＤＡＣバイトすべてを同時に転送するので、すべてのフィルタ同調信号は時間的に一様に調整される。回線４３５のＶｒｅｆ電圧（＋０．５ボルト）は、ＤＡＣの最大出力電圧を決定し、０〜２５５あるＤＡＣのデータ・バイト値は基準電圧のスケーリングをするだけである。各ＤＡＣは、各々回線４３９、４４１、４４３で同調信号を同じバラクタ・アンプ・ドライバ回路に出力する。
【００２３】
ＤＡＣの０乃至＋５ボルトの範囲の出力信号を０乃至＋２５ボルトに変換して、フィルタ・バラクタの同調範囲を最大にしなければならない。各アンプ回路では、ＯＰ−アンプ４４５が２７−ボルトのツェナ・ダイオード４４７に出力を供給し、該ダイオードは電圧をステップさせ±５ボルトのＯＰ−アンプ出力スイングにより、２７ボルト近傍のバラクタ・ドライバ・トランジスタ４４９のベース電圧を制御することができる。カソード抵抗器４４８は、ダイオードで約２６ボルトの電圧降下になるように、ツェナ・ダイオード４４７を通る電流を設定して、各々回線１４、１６、１８の各フィルタ段に対してバラクタ・ドライバ・トランジスタ４４９から２５ボルトの最大出力電圧を与える。バラクタ・ドライバ・トランジスタ４４９の出力電圧を５分の１として、ＯＰ−アンプ４４５の入力へフィードバックして、回路にＤＣ利得５を与える。ツェナ・ダイオード４４７は、１ｋオームの直列抵抗器および６．８μＦの分路コンデンサによりフィルタして、ダイオード・ノイズを低減させ、バラクタ変調を最小にする。ＯＰ−アンプ４４５も、４７００ｐＦのフィードバック・コンデンサによりローパス・フィルタされる。
【発明の効果】
【００２４】
以上詳細に述べたように、本発明を実施せる同調フィルタは、フィルタ段間の開口の短絡インピーダンスを変化させる手法によって、広い同調範囲にわたって、その利得（又は振幅）を一定あるいは所望特性図に保つように自動制御できる。
従って、例えば、測定器の入力前置フィルタ等を用いて効果大である。
【図面の簡単な説明】
【図１】本発明の一実施例の多段・電磁界結合同調フィルタのブロック図である。
【図２】図１の同調フィルタにおける部品の物理的配置例を示す図である。
【図３】図１の同調フィルタを用いた多バンド・フィルタ回路のブロック図である。
【図４】図１の同調フィルタを対にして用いた同調フィルタの概略回路図である。
【図５】図３のバラクタ・ドライバ回路の概略回路図である。
【符号の説明】
９：接地
１０：電磁界結合フィルタ（ＥＭＣＦ）
１１、１３、１５：フィルタ段
１７、２７、３７：誘導子
１９、２９、３９：バラクタ
２１、２４、３１、３４、４１：ＤＣ阻止コンデンサ
２２、３２：ＰＩＮダイオード
２５ａ、２５ｂ、３５ａ、３５ｂ：シールド・セクション
【図１】
0003539979.tif 000002
【図２】
0003539979.tif 000003
【図３】
0003539979.tif 000004
【図４】
0003539979.tif 000005
【図５】
0003539979.tif 000006