(57)【特許請求の範囲】
【請求項１】
配線パターンとそれに続く電極パッドが形成されたベース基板と、
前記ベース基板上に設置されるとともに、前記配線パターンに導通される電子部品と、
前記電子部品を覆うようにして前記ベース基板上に設置される誘電体基板からなるキャップとを備え、
前記キャップには、厚さ方向に貫通する貫通孔を有し、その貫通孔の内周面から中心に向かって同心状に、金属層，絶縁層，信号層を形成し、
前記信号層は、前記貫通孔内に導電性樹脂を充填することにより形成し、
前記信号層と、前記電極パッドを導通させ、インピーダンス整合をとるように構成したことを特徴とする電子部品のパッケージ構造。
【請求項２】
前記電極パッド上に金属突起を設け、その金属突起の上方部位が前記貫通孔内に挿入されるとともに、その貫通孔内にて前記信号層と導通するようにした請求項１に記載の電子部品のパッケージ構造。
【請求項３】
前記キャップの前記貫通孔内に前記金属層，前記絶縁層，前記信号層を形成されたものを用意し、
そのキャップを前記ベース基板に接合して前記電子部品を封止するとともに、前記信号層と前記電極パッドとの導通を図るようにしたことを特徴とする請求項１または２に記載の電子部品のパッケージ構造。
【請求項４】
前記ベース基板を誘電体から構成され、
前記ベース基板並びに前記キャップの全面にグランド層が形成されたことを特徴とする請求項１〜３のいずれか１項に記載の電子部品のパッケージ構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、リレーその他のマイクロマシンなどに用いられる電子部品のパッケージ構造に関するものである。
【０００２】
【従来の技術】
良く知られているように、高周波帯域においては、配線間の電気的結合やインピーダンスの不整合により信号損失が発生する。また、コンデンサ，リレーなどにおいては、信号の漏洩が発生し、回路全体の誤動作につながる可能性がある。従って、係る障害の発生を未然に防止するためには、素子構造のみならず実装構造にも係る障害発生抑制用の対策を施す必要がある。
【０００３】
ところで、図１に示すように、素子１をパッケージ２に実装する場合に、細いワイヤ３を用いて両者を電気的に接続するワイヤボンディング技術が良く行われる。もちろん、図１では最終製品の単体の状態で示しているが、実際の半導体プロセスにおいては、１枚のガラスウエハに対して複数の素子を作成し、最終段階で個々の素子に分割する。しかし、ワイヤボンディング技術は、ワイヤ３の部分でインピーダンス不整合が発生し、信号の伝送送信の原因となっている。
【０００４】
また、フリップチップ実装することにより、インピーダンス不整合の原因ともなる配線長を短くすることができ、高周波特性の改善が図れる。しかし、中継基板を必要とする場合が多く、部品点数の増大並びに装置の大型化を招き、コスト高となる問題がある。
【０００５】
この発明は、電子部品の信号ライン上の接合部分におけるインピーダンス不整合の発生を抑制することができ、高周波特性、特にインサーションロスを必要とする半導体素子に適した電子部品のパッケージ構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明による電子部品のパッケージ構造では、配線パターンとそれに続く電極パッドが形成されたベース基板と、前記ベース基板上に設置されるとともに、前記配線パターンに導通される電子部品と、前記電子部品を覆うようにして前記ベース基板上に設置される誘電体基板からなるキャップとを備え、前記キャップには、厚さ方向に貫通する貫通孔を有し、その貫通孔の内周面から中心に向かって同心状に、金属層，絶縁層，信号層を形成し、前記信号層は、前記貫通孔内に導電性樹脂を充填することにより形成し、前記信号層と、前記電極パッドを導通させ、インピーダンス整合をとるように構成している。
【０００７】
ここで、「ベース基板」は実施の形態では「ガラス基板１１」に対応し、「電子部品」は実施の形態では「半導体素子１２」に対応する。なお、「電極パッド」は、新合繊との導通をとる部分としての意味であり、その寸法形状は問わない。つまり、実施の形態では、配線パターンの先端に、面積の大きい領域を設定しているが、配線パターンと同幅のままでも良く、必ずしも先端に設ける必要もない。また、電極パッドの部分を配線パターンと異なる材質で形成しても良いし、同一材料で同時に形成するものでも良く、各種の構造を採れる。
【０００８】
なお、電子部品に接続される配線パターンは、信号用，グランド用その他各種のものがあるが、「金属層，絶縁層，信号層」からなる同軸構造は、少なくとも信号用の配線に接続される部分に設ければよい。もちろん、他のものに設置しても良い。
【０００９】
この発明によれば、貫通孔部分が同軸構造となり、インピーダンス整合が採れるように設定される。よって、電子部品が半導体その他の高周波用のものであっても、良好な高周波特性が得られる。
【００１０】
信号層と、電極パッドとの電気的接続をとるに際し、両者を直接接続するようにしてもよいし、前記電極パッド上に金属突起を設け、その金属突起の上方部位が前記貫通孔内に挿入されるとともに、その貫通孔内にて前記信号層と導通するように構成しても良い。特に、金属突起を設け、その一部を貫通孔内に挿入することにより、金属突起の露出部分を可及的に抑制でき、インピーダンス不整合が生じにくくなる。
【００１１】
更に、上記した同軸構造は、キャップをベース基板に接続した後で形成しても良いが、前記キャップの前記貫通孔内に前記金属層，前記絶縁層，前記信号層を形成されたものを用意し、そのキャップを前記ベース基板に接合して前記電子部品を封止するとともに、前記信号層と前記電極パッドとの導通を図るようにすることもできる。これは、第３の実施の形態で実現されている。
【００１２】
さらに、前記ベース基板を誘電体から構成され、前記ベース基板並びに前記キャップの全面にグランド層が形成されるようにしてもよい。係る構成をとると、ベース基板上に形成された配線パターンなどは、ストリップラインを形成することになり、高周波対応となる。
【００１３】
【発明の実施の形態】
図２は、本発明の好適な一実施の形態を示している。同図に示すように、ガラス基板１１の上面に、高周波対応の半導体素子１２を実装し、更にその半導体素子１２を覆うようにしてガラスキャップ２０が装着されている。
【００１４】
図３に示すように、半導体素子１２の表面（上面）には、２本の信号用配線パターン１３ａ並びに素子駆動用配線パターン１４ａが形成され、各配線パターン１３ａ，１４ａの一端は、ガラス基板１１の上面中央位置に配置された半導体素子１２と接合され、電気的に導通されている。また、信号用配線パターン１３ａの他端は、半導体素子１２の外部に露出され、信号用電極パッド１３を構成している。同様に、素子駆動用配線パターン１４ａの他端は、半導体素子１２の外部に露出され、素子駆動用電極パッド１４を構成している。
【００１５】
さらに、ガラス基板１１の表面には、グランド用電極パッド１５が形成されている。そして、信号用配線パターン１３ａは、グランド配線に挟まれるコプレーナ配線になっており、配線間のインピーダンスは５０オームになるように設計されている。更にまた、ガラス基板１１の裏面は、全面がグランドとなっているので、誘電体中の電場の乱れを防止する。
【００１６】
ガラスキャップ２０は、ガラス基板１１と略同一の平面形状を有し、その上面を覆う構造となる。そして、ガラスキャップ２０とガラス基板１１は、低融点鉛ガラスを用いた通常の封止プロセスにより封止されている。これにより、半導体素子１２が内部に封印され、外部からの汚染，衝撃から守られている。
【００１７】
図４に示すように、ガラスキャップ２０は、上下に貫通する貫通孔２１が形成されている。この貫通孔２１は、各電極パッド１３〜１５の形成位置に合わせている。つまり、この貫通孔２１を介して、各電極パッド１３〜１５を外部に露出可能とし、各電極パッド１３〜１５と外部回路との導通をとるための経路に用いるようにしている。つまり、この貫通孔２１は、電極取り出し用のスルーホールを構成することになる。
【００１８】
このように、ガラスキャップ２０に貫通孔２１を設け、その貫通孔２１の部分を介して電極パッド１３〜１５と外部回路とを導通させる構造とするのが、本発明の要部構成である。以下、製造工程順に説明する。
【００１９】
ここで本発明では、図５に示すように、貫通孔２１が形成されたガラスキャップ２０の全面に金属層２２を成膜する。この金属層２２はグランドを構成するもので、ここで使用する金属としては、例えば、Ｃｒ，Ｗ等がラスト密着性が採れる金属であれば何でも良い。そして、成膜するには、スパッタリングや蒸着などの堆積方法を用いて行える。これにより、図示するように、貫通孔２１の内周面にも金属層２２が形成される。次いで、その金属層２２の表面に絶縁層２３を成膜する。この絶縁層２３は、酸化膜や窒化膜などを用い、通常の半導体の製造プロセスにより簡単に製造できる。そして、貫通孔２１の内周面に形成される金属層２２並びに絶縁層２３は、同心の円筒状となり、図示するように中心には上下に貫通する貫通孔２１が確保されている。
【００２０】
なお、上記並びに以下に示す各図では、１つの製品の状態を示しているが、実際には、ウエハ上に多数の製品を同時に作成し、最終的に所定位置を切断して個々の製品に分離する。従って、ガラスキャップ２０も、処理中はガラスウエハである。
【００２１】
さらに、インピーダンス整合を図るために、金属層２２，絶縁層２３の膜厚を以下に示すようにして設定する。すなわち、一般にスルーホールの断面における特性インピーダンスＺ０は、次式で得られる。
【００２２】
【数１】
0003601462.tif 000002
【００２３】
ここで、ε：誘電率
Ｄ１：導電層の外径
Ｄ２：グランド層の内径
【００２４】
通常、インピーダンスは５０オームになるように調整され、絶縁層の誘電率は３程度であるので、Ｄ１／Ｄ２は４．１程度になる。そして、スルーホールの内径が５００μｍ程度とすると、Ｄ２は１２０μｍ程度となる。従って、スルーホール（貫通孔２１）内部での絶縁膜の厚さは１９０μｍ程度になる。
【００２５】
ところで、１９０μｍの厚さの絶縁層をスパッタリングで積層するのは非常に非効率的である。そこで、スパッタリングして第１絶縁層２３ａを形成後（図６（ａ）参照）、貫通孔２１内を絶縁性の樹脂２３ｂ′を充填する（図６（ｂ）参照）。次いで、樹脂２３ｂ′の中心にレーザー加工によって所望の径の貫通孔を形成することにより、貫通孔２１内に円筒状の第２絶縁層２３ｂを形成する。この第１，第２絶縁層２３ａ，２３ｂにより、所望の寸法精度からなる絶縁層２３が形成される。
【００２６】
一方、図７に示すように、ガラス基板１１の信号用電極パッド１３やその他の電極パッド１４，１５の上面には、円柱状の金属突起１６が形成している。この金属突起１６の外径（１００μｍ程度）と、絶縁層２３の内径とをほぼ一致している。これにより、図示するように、ガラスキャップ２０をガラス基板１１の上に設置すると、金属突起１６が、スムーズに貫通孔２１内に挿入される。
【００２７】
また、このようにガラスキャップ２０をガラス基板１１に位置合わせをしつつ実装する際に、低融点ガラス１７を用いて接合する。この低融点ガラス１７は、半導体素子の外周囲を囲むようにして無端状に形成する。これにより、半導体素子が密閉される。また、接合されたガラス基板１１とガラスキャップ２０とのギャップは、数μｍ程度に抑えられる。
【００２８】
更に、ガラスキャップ２０の接合面側中央には、凹所（キャビティ）２４が形成されており、ガラスキャップ２０をガラス基板１１に接合した際に、半導体素子１２が上記凹所２４内に干渉されることなく配置される。よって、破損しない。
【００２９】
そして、図８に示すように、貫通孔２１の空間内に導電性樹脂を充填し、信号層２５を形成する。その信号層２５の上端部を覆うようにしてガラスキャップ２０の上面に電極パッド２６を形成する。これにより、電極パッド２６は、信号−層２５→金属突起１６→信号用電極パッド１３→信号用配線パターン１３ａを経由して半導体素子１２と導通する。
【００３０】
そして、インピーダンス不整合が生じやすい接合部分は、金属突起１６が貫通孔２１（ガラスキャップ２０）内に挿入され、露出する部分が少ない（数μｍ程度のギャップ部分）ので、フリップチップ接合に比べてもインピーダンス不整合が生じにくい。
【００３１】
また、貫通孔２１の部分がビアホールとなるので、ワイヤボンディングに必要なスペースが省略でき、パッケージ（製品）の小型化が図れる。さらに、このビアホールの部分が同軸構造となっているので、その点でもインピーダンス不整合が生じにくい。しかも、金属層２２がグランドとなるので、電場の乱れを抑えやすくなり、その結果、アイソレーションが良くなる。なお、アイソレーションＳ２１は、導通していない端子間において、
Ｓ２１＝−２０ｌｏｇ（Ｖｉｎ／Ｖｏｕｔ）
で定義される量である。なお、Ｖｉｎは入力電圧であり、Ｖｏｕｔは出力電圧である。
【００３２】
なお、上記した同軸構造を形成するのは、少なくとも信号用電極パッド１３に対して行えばよい。但し、素子駆動用パッド１４やグランド用パッド１５に対しても同軸構造での接続をとるようにしてももちろん良い。
【００３３】
なおまた、貫通孔２１内に信号層２５を充填してビアホールを形成するタイプにおいて、上記したように金属突起１６を設けると、信号層２５が貫通孔２１の下方から流出することが無いので好ましい。但し、本発明は金属突起１６は必ずしも無くても良い。すなわち、例えば、ガラス基板１１の信号用電極パッド１３の外周囲を囲むような凸部（できれば無端状）を形成しておく。すると、貫通孔２１内に充填した導電性樹脂が貫通孔の下方から流出したとしても、上記した突部によりそれ以上のガラス基板１１上での拡散が抑制され電極パッド１３の上に密着することにより対処できる。
【００３４】
図９〜図１１は、本発明の第２の実施を示している。本実施の形態では、同軸構造を構成する中央の導体部分（第１の実施の形態では「導電性樹脂からなる信号層」）や、絶縁層の製造プロセスが異なる。
【００３５】
すなわち、本実施の形態も、製造工程順に説明する。まず、本実施の形態では、ガラスキャップ２０に形成する貫通孔２１の径を大きくする。そして、このガラスキャップ２０の表面に、金属層２２，絶縁層２３の順に堆積して形成する。このとき形成する絶縁層２３は、第１の実施の形態と相違し、貫通孔２１内に絶縁性樹脂を充填することなく、全面に均一な膜厚としている。そして、絶縁層２３の内径は、ワイヤボンディング技術におけるキャピラリ３０が挿入可能な寸法としている。
【００３６】
これにより、信号用電極パッド１３の上面に、Ａｕボール３１を融着させ、次いで、図１０に示すようにキャピラリ３０を上昇させ、ガラスキャップ２０より上方に位置させることにより、貫通孔２１内を上下に貫通するようにして信号層を構成するワイヤ３２を位置させる。このワイヤの下端はもちろんＡｕボール３１と導通している。露出する部分はＡｕボール３１となり、少ないので、インピーダンス不整合が生じにくい。
【００３７】
この状態で、貫通孔２１内に溶融ガラスを流し込むことにより、絶縁層２７を形成する。これにより、第１の実施の形態と同様に、貫通孔２１内には、同軸構造のビアホールが形成される。
【００３８】
次いで、ガラスキャップ２０の上方に突出したワイヤを切断するとともに、スパーク放電させることにより、ガラスキャップ２０の表面側にＡｕボール３２（図１１参照）を形成する。係る処理を全ての貫通孔に対して行う。このようにＡｕボール３３を形成することにより、図１１に示すようにその状態で実装基板３５に実装できる。なお、その他の構成並びに作用効果は、上記した第１の実施の形態のものと同様であるので、対応する部材に同一符号を付し、その詳細な説明を省略する。
【００３９】
図１２は、本発明第３の実施の形態を示している。本実施の形態では、同軸構造をガラスキャップ２０側に予め作成しておく。すなわち、貫通孔２１内に、外周から順にグランドを構成する金属層２２，絶縁層２３並びに導電材料から構成される信号層２８を同心状に形成している。
【００４０】
係る構成を製造するには、基本的には第１の実施の形態における製造工程と同様の手順に従って作成できる。但し、第１の実施の形態では、貫通孔２１内に金属突起が挿入され、底面が閉塞されていたが、本実施の形態では係る金属突起は挿入されていないので、貫通孔内に樹脂などを充填する場合には、貫通孔の一端を何かしらの方法で閉塞する必要はある。
【００４１】
そして、そのように形成したガラスキャップ２０を、金属突起や半導体素子が実装されたガラス基板１１に位置合わせをしつつ取り付ける。このとき、金属突起と、信号層２８が導通するようにする。これにより、機械的な接合と電気的な接合が一度に行える。なお、ガラスキャップ２０とガラス基板の接合は、異方性導電材料や導電性樹脂並びにはんだなど各種の方法を使用できる。
【００４２】
【発明の効果】
以上のように、この発明では、電子部品の信号ライン上の接合部分におけるインピーダンス不整合の発生を抑制することができ、高周波特性、特にインサーションロスを必要とする半導体素子に適したものとなる。
【図面の簡単な説明】
【図１】従来例を示す図である。
【図２】本発明の好適な第１の実施の形態を示す図である。
【図３】ガラス基板と半導体素子の関係を示す図である。
【図４】ガラスキャップを示す平面図である。
【図５】ガラスキャップの貫通孔部分を示す断面図である。
【図６】貫通孔部分の同軸構造の製造プロセスを示す図である。
【図７】本発明の好適な一実施の形態を示す断面図である。
【図８】本発明の好適な一実施の形態を示す断面図である。
【図９】本発明の好適な第２の実施の形態を示す断面図である。
【図１０】本発明の好適な第２の実施の形態を示す断面図である。
【図１１】本発明の好適な第２の実施の形態を示す断面図である。
【図１２】本発明の好適な第３の実施の形態の要部を示す図である。
【符号の説明】
１１  ガラス基板
１２  半導体素子
１３  信号用電極パッド
１３ａ  信号用配線パターン
１４  素子駆動用電極パッド
１４ａ  素子駆動用配線パターン
１５  グランド用電極パッド
１６  金属突起
１７  低融点ガラス
２０  ガラスキャップ
２１  貫通孔
２２  金属層
２３  絶縁層
２３ａ  第１絶縁層
２３ｂ  第２絶縁層
２４  凹所
２５  信号層
２６  電極パッド
２７  絶縁層
２８  信号層
３０  キャピラリ
３１，３３  Ａｕボール
３２  ワイヤ
【図１】
0003601462.tif 000003
【図２】
0003601462.tif 000004
【図３】
0003601462.tif 000005
【図４】
0003601462.tif 000006
【図５】
0003601462.tif 000007
【図６】
0003601462.tif 000008
【図７】
0003601462.tif 000009
【図８】
0003601462.tif 000010
【図９】
0003601462.tif 000011
【図１０】
0003601462.tif 000012
【図１１】
0003601462.tif 000013
【図１２】
0003601462.tif 000014