(57)【特許請求の範囲】
【請求項１】
正の抵抗温度特性を有し消磁用サーミスタ素子として用いられる半導体セラミックであって、
この半導体セラミックは、チタン酸バリウムを主成分とし、副成分として、Ｂａ、Ｔｉ、Ｃａ、Ｐｂ、Ｓｒ、Ｅｒ、Ｍｎ、およびＳｉの各元素を含有してなるとともに、
前記半導体セラミック材料の成形体を焼成したのち冷却する際の冷却勾配を、
（４．２℃／分）≦冷却勾配≦（８．６℃／分）
に設定することで、この半導体セラミックの減衰電流特性を調整し、
以下の式により算定される抵抗温度変化率αが、１０〜１７％／℃の範囲にあることを特徴とする半導体セラミック。
α＝［ｌｎ（ρ２／ρ１）／（Ｔ２−Ｔ１）］×１００（％／℃）
ρ１：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１０倍の比抵抗値
ρ２：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１００倍の比抵抗値
Ｔ１：抵抗値ρ１を示す際の素子温度
Ｔ２：抵抗値ρ２を示す際の素子温度
【請求項２】
正の抵抗温度特性を有し消磁用に用いられる正特性サーミスタであって、
請求項１記載の半導体セラミックからなる正特性サーミスタ素体と、
前記正特性サーミスタ素体の主面に設けられた電極と、
を有することを特徴とする正特性サーミスタ。
【請求項３】
消磁コイルと、
前記消磁コイルに電流を供給する電源と、
前記電源から前記消磁コイルに対して電流を供給する電流供給路に設けられた正特性サーミスタと、
前記電流供給路に設けられて、前記消磁コイルに対する電流供給時間を制限するリレー回路と、
を有し、
前記正特性サーミスタを、請求項２記載の正特性サーミスタから構成する、
ことを特徴とする消磁回路。
【請求項４】
消磁用正特性サーミスタとして用いられる請求項１に記載の半導体セラミックの製造方法であって、
前記半導体セラミック材料として、Ｂａ、Ｔｉ、Ｃａ、Ｐｂ、Ｓｒ、Ｅｒ、Ｍｎ、およびＳｉの各元素の酸化物または化合物を混合したものを用いる、
ことを特徴とする半導体セラミックの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、消磁用正特性サーミスタ、消磁回路、消磁用に用いられる半導体セラミック、および半導体セラミックの製造方法に関する。
【０００２】
【従来の技術】
近年、正特性サーミスタをＣＲＴ装置等の消磁回路に組み込むことが考えられている。これは、次のような理由によっている。消磁回路において確実な消磁を行うためには、消磁回路に供給される電流を徐々に減衰させることが必要となる。そこで、電流減衰素子として機能する正特性サーミスタを消磁回路に組み込むことで、消磁性能を高く維持したうえでその構成の簡略化を図ることが考えられた。
【０００３】
これに対して、正特性サーミスタは、従来から過電流保護を目的として回路内に組み込まれることが多い。具体的には、回路で生じた過電流を正特性サーミスタにより減衰させることで回路を過電流から保護している。このような目的を達成するためには、正特性サーミスタにおいて、その減衰動作終了後の残留電流値を絞り込んで可及的に小さくする必要がある。そこで、正特性サーミスタでは、一般に減衰電流特性が急峻に変化するようにその特性設定を行っていた。
【０００４】
正特性サーミスタを電流減衰素子として消磁回路に組み込むことを前提にすると、減衰電流特性が緩やかに変化するようにその特性を設定する必要がある。そうしないと、精度の高い消磁動作を行うことができなくなってしまう。そこで、従来では、このような特性を設定するために、正特性サーミスタを構成するサーミスタ素体の大きさがその減衰電流特性に影響することに着目して、サーミスタ素体の材料や製法を変化させることなく、その大きさを大きくすることで、その減衰電流特性が緩やかに変化するようにその特性設定を行っていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようにして、正特性サーミスタの特性を、消磁回路用の電流減衰素子として最適に機能するように設定すると、素子の大きさが大きくなり、材料費が嵩むうえに素子サイズが大型化するという課題があった。
【０００６】
したがって、本発明の主たる目的は、減衰電流特性が緩やかに変化する正特性サーミスタを、素子サイズを大型化させることなく提供することである。
【０００７】
【課題を解決するための手段】
上述した目的を達成するためには、本発明は、正の抵抗温度特性を有し消磁用サーミスタ素子として用いられる半導体セラミックであって、この半導体セラミックは、チタン酸バリウムを主成分とし、副成分として、Ｂａ、Ｔｉ、Ｃａ、Ｐｂ、Ｓｒ、Ｅｒ、Ｍｎ、およびＳｉの各元素を含有してなるとともに、前記半導体セラミック材料の成形体を焼成したのち冷却する際の冷却勾配を、
（４．２℃／分）≦冷却勾配≦（８．６℃／分）
に設定することで、この半導体セラミックの減衰電流特性を調整し、以下の式により算定される抵抗温度変化率αを、１０〜１７％／℃の範囲に設定している。
α＝［ｌｎ（ρ２／ρ１）／（Ｔ２−Ｔ１）］×１００（％／℃）
ρ１：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１０倍の比抵抗値
ρ２：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１００倍の比抵抗値
Ｔ１：抵抗値ρ１を示す際の素子温度
Ｔ２：抵抗値ρ２を示す際の素子温度
これにより次のような作用を有する。すなわち、本発明者は、正の抵抗温度特性を有する正特性サーミスタにおいて、抵抗温度特性を緩やかに変化させると、その減衰電流特性も緩やかに変化することを見出した。そこで、本発明においては、抵抗温度変化率αを上述したように１０〜１７％／℃の範囲に設定した。
【０００８】
一般に、減衰電流特性は電流変化比Ρの最大変化比Ρｍａｘにより求められる。消磁用サーミスタ素子に必要な最大変化比Ρｍａｘは、０．７以上といわれている。この点を鑑みて本発明では、消磁用サーミスタ素子として用いられる半導体セラミックの抵抗温度変化率αを１７％以下に設定した。一方、消磁用サーミスタ素子に必要な耐電圧は、１００Ｖ／ｍｍといわれている。そして、耐電圧は抵抗温度変化率αにより影響を受ける。この点を鑑みて、本発明では、抵抗温度変化率αを１０％以上に設定した。
【０００９】
なお、電流変化比Ρは、減衰中の電流において隣り合う電流ピーク値（Ｉ（ｎ），Ｉ（ｎ＋１））との間の変化比（Ｉ（ｎ＋１）／Ｉ（ｎ））として算出できる。
【００１１】
また、本発明の半導体セラミックからなる正特性サーミスタを備えた消磁回路では、正特性サーミスタの電流減衰特性が緩やかに変化するために、消磁回路において、消磁動作後の残留電流が大きくなり、消費電力が大きくなってしまう可能性がある。そこで、請求項３では、消磁回路を構成する消磁コイルに対して電流を供給する電流供給路に、前記消磁コイルに対する電流供給時間を制限するリレー回路を設けている。これにより、本発明の半導体セラミックからなる正特性サーミスタを組み込んだ消磁回路の消費電力を抑制することができる。
【００１２】
なお、本発明の半導体セラミックの製造方法においては、請求項１に記載したように、半導体セラミックの成形体を焼成したのち冷却する際の冷却温度勾配を調整することで、減衰電流特性を調整することができる。以下、その理由を説明する。
【００１３】
半導体セラミックの抵抗温度特性等の電気特性は、セラミックの粒界部分に形成される電気的バリア層の影響を受ける。そして、半導体セラミックにおける前記バリア層の形成量は酸化量に比例し、酸化量が増大すればバリア層は大きくなる。一方、半導体セラミックの製造工程（焼成プロファイル）においては、冷却温度勾配を調整することで、その酸化量を調整することができる。そこで、本発明では、焼成プロファイルにおける冷却温度勾配を調整することで、半導体セラミックの酸化量を変動させて抵抗温度特性を調整し、これにより減衰電流特性を制御している。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態の正特性サーミスタを説明する。この正特性サーミスタ１は、半導体セラミックからなる素体２と、素体２の両主面に形成された電極３とを有している。この正特性サーミスタ１は、以下の（１）式で算出される抵抗温度変化率αを、１０〜１７％／℃の範囲に設定している。
α＝［ｌｎ（ρ２／ρ１）／（Ｔ２−Ｔ１）］×１００（％／℃）
ρ１：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１０倍の比抵抗値
ρ２：素子温度を室温（２５℃）にした際における比抵抗値ρ２５の１００倍の比抵抗値
Ｔ１：抵抗値ρ１を示す際の素子温度
Ｔ２：抵抗値ρ２を示す際の素子温度
次に、この正特性サーミスタ１の製造方法を説明する。まず、半導体セラミックの素材料として、ＢａＣＯ３、ＴｉＯ２、ＣａＣＯ３、ＰｂＯ、ＳｒＣＯ３、Ｅｒ２Ｏ３、ＭｎＣＯ３、ＳｉＯ２の粉末を用意したのち、これらの素材料それぞれを所定の比率で配合した。そして、この配合物を湿式混合したのち、脱水処理と乾燥処理を行い、さらに１１５０℃で仮焼成した。得られた仮焼成物に対してバインダーを混合して造粒粒子を得た。
【００１５】
このようにして得られた造粒粒子を加圧成形したのち大気雰囲気内で本焼成することで、半導体セラミックを得た。その際の焼成プロファイルの一実施例を図２に示す。図２に示すように、焼成プロファイルでは、加熱工程Ｐ１と、第１の冷却工程Ｐ２と、第２の冷却工程Ｐ３とからなっている。なお、冷却工程を二つの工程Ｐ２、Ｐ３に分けたのは、次のような理由によっている。すなわち、半導体セラミックの製造工程における冷却プロファイルでは、半導体セラミックの特性に影響を与える冷却期間と、影響を与えない冷却期間とに分けられる。そのため、影響を与える冷却期間である第１の冷却工程Ｐ２と、影響を与えない冷却期間である第２の冷却期間Ｐ３とに分け、第１の冷却工程Ｐ２においては、精度高く冷却プロファイルを調整する一方、第２の冷却工程Ｐ３では、室温環境に放置する等の手法により急速に冷却している。
【００１６】
以上のような本焼成のプロファイルにおいて、半導体セラミックの特性に影響を与える第１の冷却期間の冷却速度（冷却勾配）を変動させた種々の焼成プロファイルに基づいて、複数の半導体セラミックを作製した。作製した半導体セラミックの素子サイズは、直径１４．０ｍｍ、厚み２．５ｍｍとした。さらには、このように作製した半導体セラミックの両主面にＮｉメッキを施したのち、Ａｇペーストの塗布と焼き付けを行って半導体セラミックに電極を形成し、これにより正特性サーミスタを得た。
【００１７】
以上のように作製した各種の正特性サーミスタに対して、素子温度を室温（２５℃）にした際における比抵抗値ρ２５と、抵抗温度変化率α（上記（１）式を参照）と、耐電圧特性と、減衰電流特性（電流変化比Ρの最大変化比Ρｍａｘによって示される）とを測定した。その測定結果を表１に示す。なお、減衰電流特性は、測定電圧：２２０Ｖ、周波数：６０Ｈｚ、直列抵抗：１４．０Ω、の条件で測定した。電流変化比Ρは、図３に示すように、減衰中の電流において隣り合う電流ピーク値（Ｉ（ｎ），Ｉ（ｎ＋１））との間の変化比Ρ＝（Ｉ（ｎ＋１）／Ｉ（ｎ））として算出した。
【００１８】
【表１】
0003554786.tif 000002
表１から明らかなように、第１の冷却期間の冷却速度（冷却勾配）を変動させることにより、電流変化比Ρの最大変化比Ρｍａｘによって示される減衰電流特性を精度高く調整できることが理解できる。
【００１９】
消磁用の正特性サーミスタに必要な最大変化比Ｐmax（電流減衰特性）は、０．７以上といわれている。そこで、作製した各試料１〜１２の最大変化比Ｐmax（電流減衰特性）を詳細に検討したところ、抵抗温度変化率αが１７％／℃を超える（α＞１７％／℃）試料１１、１２においては、最大変化比Ｐmax（電流減衰特性）が０．７未満（Ｐmax＜０．７）になることが確認できる。反対に、抵抗温度変化率αが１７％／℃以下（α≦１７％／℃）である試料１〜１０においては、最大変化比Ｐmax（電流減衰特性）が０．７以上（Ｐmax≧０．７）になることが確認できる。そのため、最大変化比Ｐmax（電流減衰特性）を正特性サーミスタにとって必要な０．７以上（Ｐmax≧０．７）にするためには、抵抗温度変化率αを１７％／℃以下（α≦１７％／℃）にすればよいことが理解できる。
【００２０】
一方、消磁用サーミスタ素子に必要な耐電圧は、１００Ｖ／ｍｍといわれている。そこで、作製した各試料１〜１２の耐電圧を詳細に検討したところ、抵抗温度変化率αが１０％／℃を下回る（α＜１０％／℃）試料１、２においては、耐電圧が１００Ｖ／ｍｍ以下（耐電圧＜１００Ｖ／ｍｍ）になることが確認できる。反対に、抵抗温度変化率αが１０％／℃以上（α≧１０％／℃）である試料３〜１２においては、耐電圧が１００Ｖ／ｍｍ以上（耐電圧≧１００Ｖ／ｍｍ）になることが確認できる。そのため、耐電圧を、正特性サーミスタにとって必要な１００Ｖ／ｍｍ以上（耐電圧≧１００Ｖ／ｍｍ）にするためには、抵抗温度変化率αを１０％／℃以上（α≧１０％／℃）にすればよいことが理解できる。
【００２１】
以上のことから、消磁用の正特性サーミスタにとって必要な耐電圧（１００Ｖ／ｍｍ以上）を維持したうえで、同じく消磁用の正特性サーミスタにとって必要な最大変化比Ｐmax（電流減衰特性）０．７以上を確保するためには、抵抗温度変化率αを、１０％／℃以上、１７％／℃以下（１０％／℃≦α≦１７％／℃）に設定すればよいことが理解できる。
【００２２】
このような特性（１０％／℃≦抵抗温度変化率α≦１７％／℃）を得るためには、第１の冷却工程における冷却勾配（冷却速度）を調整すればよいことが理解できる。本実施形態においては、具体的には、冷却勾配（冷却速度）を、（４．２℃／分）≦冷却勾配（冷却速度）≦（８．６℃／分）に設定すればよい。
【００２３】
図４（ａ）、（ｂ）は、それぞれ本発明の正特性サーミスタを組み込んだ消磁回路の回路図である。これらの消磁回路は、消磁コイル１０と、消磁コイル１０に消磁用電流を供給する直流電源１１と、直流電源１１の電流供給路１２に設けられた正特性サーミスタ１３Ａ、１３Ｂと、同じく電流供給路１２に設けられたスイッチ１４およびリレー回路１５とを有している。
【００２４】
これらの消磁回路においては、正特性サーミスタ１３Ａ，１３Ｂとして、減衰電流特性が緩やかに変化するという特性を有する本発明品の正特性サーミスタを用いている。そのため、精度の高い消磁動作を行うことが可能となっている。
【００２５】
しかしながら、このような特性を有する正特性サーミスタを組み込んだ消磁回路では、正特性サーミスタの電流減衰特性が緩やかに変化するために、必要以上に電力を消費してしまう可能性がある。そこで、図４（ａ）、（ｂ）の消磁回路では、電流供給路１２に、消磁コイル１０に対する電流供給時間を制限するリレー回路１５を設けることで、消磁回路の消費電力を抑制している。
【００２６】
なお、図４（ａ）では、半導体セラミックからなる素体を一つ備えた２ピンタイプの正特性サーミスタ１３Ａを用いている。図４（ｂ）では、一対の上記素体を並列に接続してなる３ピンタイプの正特性サーミスタ１３Ｂを用いている。このように、本発明の正特性サーミスタは、どちらのタイプの正特性サーミスタにおいても適用可能である。また、本発明の正特性サーミスタは、ケースに収納されたものであっても、樹脂封止されたものであっても適用可能であるのはいうまでもない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、正特性サーミスタの特性を、材料費の増大や大型化を招くことなく消磁回路用の電流減衰素子として最適に機能するように設定することが可能となった。
【図面の簡単な説明】
【図１】本発明の正特性サーミスタの外観形状を示す側面図である。
【図２】本発明の一実施形態の正特性サーミスタの製造方法における本焼成のプロファイルを示す図である。
【図３】減衰電流の波形図である。
【図４】本発明の消磁回路の等価回路図である。
【符号の説明】
１  正特性サーミスタ    ２  素体    ３  電極    Ｐ１  加熱工程
Ｐ２  第１の冷却工程    Ｐ３  第３の冷却工程      １０  消磁コイル
１１  直流電源          １２  電流供給路
１３Ａ，１３Ｂ  正特性サーミスタ                  １４  スイッチ
１５  リレー回路
【図１】
0003554786.tif 000003
【図２】
0003554786.tif 000004
【図３】
0003554786.tif 000005
【図４】
0003554786.tif 000006