(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を形成する工程と、
前記結晶性半導体膜に酸化性雰囲気中でレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域及びドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記ソース領域及びドレイン領域の間のチャネル形成領域から該ソース領域及びドレイン領域へ前記触媒元素を拡散させてゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングし活性層を形成する工程とを有し、
前記基板上に配線を形成する工程は、前記基板側から順に窒素を含む第１のタンタル層及び第２のタンタル層を連続して成膜し、更に最上層としてＴｉＮ層を成膜した後、パターニングする工程を有することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を形成する工程と、
前記結晶性半導体膜をパターニングし活性層を形成する工程と、
前記結晶性半導体膜に酸化性雰囲気中でレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域及びドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記ソース領域及びドレイン領域の間のチャネル形成領域から該ソース領域及びドレイン領域へ前記触媒元素を拡散させてゲッタリングさせる工程とを有し、
前記基板上に配線を形成する工程は、前記基板側から順に窒素を含む第１のタンタル層及び第２のタンタル層を連続して成膜し、更に最上層として窒化チタン層を成膜した後、パターニングする工程を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、前記ソース領域及び前記ドレイン領域上にのみ選択的に金属膜を形成し、該ソース領域及び該ドレイン領域をシリサイド化させる工程をさらに有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一に記載の第２の絶縁膜上に結晶性半導体膜を形成する工程は、
前記第２の絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
加熱処理により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程を有することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至３のいずれか一に記載の第２の絶縁膜上に結晶性半導体膜を形成する工程は、
前記第２の絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
レーザー光の照射により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、絶縁ゲート型トランジスタ等の半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。特に、タンタル材料で形成された配線を有する半導体素子からなる半導体回路を備えた半導体装置の構造およびその作製方法に関する。本発明の半導体装置は、薄膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含むものである。
【０００２】
【従来の技術】
絶縁性を有する基板上に形成された薄膜トランジスタ（ＴＦＴ）により画素マトリクス回路および駆動回路を構成したアクティブマトリクス型液晶ディスプレイが注目を浴びている。液晶ディスプレイは０．５〜２０インチ程度のものまで表示ディスプレイとして利用されている。
【０００３】
液晶ディスプレイ開発の１つの方向に大面積化がある。しかし、大面積化すると画素表示部となる画素マトリクス回路も大面積化し、これに伴ってマトリクス状に配列されたソース配線およびゲート配線が長くなるため、配線抵抗が増大している。さらに高精細化が要求されるため、配線を細くする必要があり、配線抵抗の増大がより顕在化されている。また、ソース配線およびゲート配線には画素毎にＴＦＴが接続され、画素数が増大するため寄生容量の増大も問題となる。液晶ディスプレイでは、一般にゲート配線とゲート電極は一体的に形成されており、パネルの大面積化に伴ってゲート信号の遅延が顕在化されている。
【０００４】
従って、ゲート電極配線材料の抵抗率が低ければ低いほどゲート配線を細く、且つ長くすることが可能になり、これにより大面積化が図れる。従来、ゲート電極配線材料としてＡｌ、Ｔａ、Ｔｉ等が用いられているが、中でもＡｌが最も抵抗率が低く、陽極酸化可能な金属であるため多用されている。しかしながら、Ａｌは陽極酸化膜の形成により、耐熱性を向上させることができるものの、３００℃〜４００℃のプロセス温度であっても、ウィスカーやヒロックの発生、配線の変形、絶縁膜や活性層への拡散が生じ、ＴＦＴの動作不良、ＴＦＴ特性の低下の主な原因となっていた。
【０００５】
さらに大面積化、高精細化を図るためには、より低比抵抗で、且つ高耐熱性を有する電極構造が必要となっている。
【０００６】
【発明が解決しようとする課題】
また、現在、ＴＦＴには高移動度が求められており、活性層としては、非晶質半導体膜よりも移動度の高い結晶性半導体膜を用いることが有力視されている。従来、加熱処理により結晶性半導体膜を得るには、高い歪点を有する石英基板を用いる必要があった。石英基板は高価であるため、安価なガラス基板を使用できる結晶化の低温化が求められている。
【０００７】
そこで、本出願人らは、非晶質半導体膜（代表的には、非晶質珪素膜、Ｇｅを含む非晶質珪素膜等）に微量の金属元素を導入し、しかる後に加熱処理を行うことにより結晶化半導体膜を得る技術（特開平６−２３２０５９号公報、特開平７−３２１３３９号公報等）を開発した。結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものを用いている。この技術を用いることにより、ガラス基板が耐えうるような温度でのプロセス（低温プロセス）で結晶性半導体膜を作製することが可能となった。また、非晶質半導体膜中の拡散が置換型拡散であるＧｅ、Ｐｂを用いることもできる。
【０００８】
しかし、この技術の問題点は、結晶化に利用した金属元素が結晶性半導体膜中に残留することであり、ＴＦＴの素子特性（特に信頼性、均一性等）に悪影響を及ぼしていた。そこで、さらに、本出願人らは、アルミニウム材料を用いた配線を形成後、結晶性半導体膜中の金属元素をゲッタリングする技術（特開平８−３３０６０２号公報）も開発した。この公報では、リンが添加されたソース領域及びドレイン領域をゲッタリンクシンクに利用して、加熱処理を施すことによって、チャネル形成領域内の触媒元素がソース領域及びドレイン領域にゲッタリングされる技術が記載されている。
【０００９】
しかしながら、上記公報技術では、耐熱性が低いアルミニウム材料を配線に用いているため、温度範囲（約３００〜４５０℃）内での加熱処理にとどまっていた。なお、十分なゲッタリング効果を得るためには４００℃以上、好ましくは５５０℃以上の加熱処理が必要であった。
【００１０】
以上のように、本発明は、低比抵抗を有し、且つ上記ゲッタリング工程に十分耐えうる電極構造の必要に応じ、新規な電極構造を有する半導体装置およびその作製方法を提供するものである。
【００１１】
【課題を解決するための手段】
本明細書で開示する本発明の第１の構成は、
絶縁表面を有する基板上に、多層構造を有するゲート電極と、
前記基板、前記ゲート電極の上面および側面を覆う保護膜と、
前記保護膜を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域の間に形成されたチャネル形成領域と、を有することを特徴とする半導体素子からなる半導体回路を備えた半導体装置である。
【００１２】
また、上記構成において、前記多層構造を有するゲート電極は、タンタル、モリブデン、チタン、クロム、シリコンから選ばれた一種の元素を主成分とする層を少なくとも一層含むことを特徴としている。
【００１３】
また、上記構成において、前記多層構造を有するゲート電極は、前記基板側から順に窒素を含む第１のタンタルを主成分とする層、第２のタンタルを主成分とする層、および窒素を含む第３のタンタルを主成分とする層からなる３層構造を有することを特徴としている。
【００１４】
また、本明細書で開示する他の本発明の構成である第２の構成は、
絶縁表面を有する基板上に、ゲート電極と、
前記基板、前記ゲート電極の上面および側面を覆う保護膜と、
前記保護膜を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に接して、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域の間に形成されたチャネル形成領域と、
前記チャネル形成領域上に接して無機絶縁物と、
前記ソース領域およびドレイン領域上に接する有機樹脂膜と、を有することを特徴とする半導体素子からなる半導体回路を備えた半導体装置である。
【００１５】
上記第２の構成において、前記ゲート電極は、窒素を含んだタンタルを主成分とする第１の層と、タンタルを主成分とする第２の層と、窒素を含んだタンタルを主成分とする第３の層とからなる３層構造を有していることを特徴としている。
【００１６】
上記各構成において、前記保護膜は、窒化珪素膜であることを特徴としている。また、前記保護膜の膜厚は、１０〜１００ｎｍであることを特徴としている。
【００１７】
上記各構成において、前記ソース領域およびドレイン領域の少なくとも一部は、シリサイドであることを特徴としている。
【００１８】
上記各構成において、前記ソース領域およびドレイン領域には、Ｎ型の導電型を付与する不純物が添加されていることを特徴としている。
【００１９】
上記各構成において、前記ソース領域およびドレイン領域には、Ｎ型の導電型を付与する不純物およびＰ型の導電型を付与する不純物が添加されていることを特徴としている。
【００２０】
上記各構成において、前記チャネル形成領域は、シリコンの結晶化を助長する触媒元素を含有し、前記触媒元素の濃度は、チャネル形成領域よりもソース領域およびドレイン領域のほうが高いことを特徴としている。
【００２１】
上記各構成において、前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅから選ばれた少なくとも１つの元素であることを特徴としている。
【００２２】
また、本明細書で開示する他の本発明の構成である第３の構成は、
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って保護膜を形成する工程と、
前記保護膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を形成する工程と、
前記結晶性半導体膜にレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域またはドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングし、活性層を形成する工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。
【００２３】
また、本明細書で開示する他の本発明の構成である第４の構成は、
絶縁表面を有する基板上に配線を形成する工程と、
前記配線を覆って保護膜を形成する工程と、
前記保護膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に珪素の結晶化を助長する触媒元素を含む結晶性半導体膜を形成する工程と、
前記結晶性半導体膜をパターニングし、活性層を形成する工程と、
前記結晶性半導体膜にレーザー光を照射する工程と、
前記結晶性半導体膜上の一部に絶縁膜からなるマスクを形成する工程と、
ソース領域またはドレイン領域となるべき領域にリン元素のドーピングを行う工程と、
加熱処理を施し、前記触媒元素をゲッタリングさせる工程と、
を有する半導体素子からなる半導体回路を備えた半導体装置の作製方法である。請求項１３または１４に記載の絶縁表面を有する基板上に配線を形成する工程は、
前記基板側から順に窒素を含む第１のタンタル層、第２のタンタル層、および窒素を含む第３のタンタル層を連続して成膜し、パターニングする工程であることを特徴とする半導体素子からなる半導体回路を備えた半導体装置の作製方法。
【００２４】
上記第３の構成または第４の構成におけるゲート絶縁膜上に結晶性半導体膜を形成する工程は、前記ゲート絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
加熱処理により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程を有することを特徴としている。
【００２５】
上記第３の構成または第４の構成におけるゲート絶縁膜上に結晶性半導体膜を形成する工程は、前記ゲート絶縁膜表面に接する非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に珪素の結晶化を助長する触媒元素を保持させる工程と、
レーザー光の照射により、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程を有することを特徴としている。
【００２６】
【発明の実施の形態】
本発明においては、ゲート配線およびゲート電極材料として、タンタルまたはタンタルを主成分とする材料を用いる。なお、タンタルはシリコンと仕事関数が近いため、ＴＦＴのしきい値のシフトが少なく好ましい材料の一つである。
【００２７】
Ｔａには２種類の結晶構造（体心立方格子〔α─Ｔａ〕、正方格子構造〔β─Ｔａ〕）があることが知られている。正方格子構造〔β─Ｔａ〕を有する薄膜の固有抵抗は、１７０〜２００μΩｃｍ程度であり、体心立方格子〔α─Ｔａ〕を有する薄膜の抵抗は、１３〜１５μΩｃｍである。一般に、Ｔａ薄膜はそのほとんどがβ─Ｔａとなるが、成膜時に不純物、例えばＮ２  を微量に混入させることによってα─Ｔａ（ｂｃｃーＴａとも呼ばれる）を形成できることが知られている。
【００２８】
本発明においては、ＴａＮ膜を成膜後、連続的にこのＴａＮ膜の上にＴａ膜を積層すると、α─Ｔａを得ることができた。特に、ＴａＮ膜の成分構成にもよるがＴａＮ膜の膜厚を３０ｎｍ以上、好ましくは４０ｎｍ以上とし、Ｔａ膜を積層するとα─Ｔａを得ることができた。
【００２９】
ただし、タンタルまたはタンタルを主成分とする材料は、水素を吸蔵しやすく、酸化しやすいため、成膜後に酸化や水素の吸蔵等の膜質変化が生じて抵抗が大きくなってしまう問題が生じていた。
【００３０】
そこで、本発明においては、ゲート配線およびゲート電極の構造として、連続的にＴａＮ膜（膜厚３０ｎｍ以上、好ましくは４０ｎｍ以上）の上にＴａ膜を積層し、さらにこのＴａ膜の上にＴａＮ膜を積層する３層構造とし、その後、パターニングした後、保護膜で覆う構造とする。
【００３１】
このように連続成膜して３層構造とし、さらに保護膜で覆う構造とすることで、水素の吸蔵や酸化が生じることを防止した。
【００３２】
表１に２時間の熱処理（４５０℃、５００℃、５５０℃、６００℃）前後のタンタル多層膜（ＴａＮ／Ｔａ／ＴａＮ；膜厚５０ｎｍ／２５０ｎｍ／５０ｎｍ）の抵抗値の変化を示す。この実験における温度履歴は４００℃から処理温度の１０℃下まで９．９℃／分で昇温した後、処理温度まで５℃／分で昇温し、２時間保持した後、徐冷したのちに、測定を行った。
【００３３】
【表１】
0003592535.tif 000002
【００３４】
表１より、加熱温度が上がるに従って、タンタル多層膜が変質（酸化等）したため、抵抗値と膜厚が増加していることが読み取れる。
【００３５】
次に、表２に２時間（４５０℃、５００℃、５５０℃、６００℃）の熱処理前後の保護膜（ＳｉＮ：膜厚２５ｎｍ）で覆われたタンタル多層膜（ＴａＮ／Ｔａ／ＴａＮ）の抵抗値の変化を示す。なお、温度履歴は表１と同一とした。
【００３６】
【表２】
0003592535.tif 000003
【００３７】
表２より、保護膜（ＳｉＮ）をつけることにより熱処理による抵抗値や膜厚の増加が抑制できることが読み取れる。
【００３８】
以上のことから、耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護膜で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、例えば結晶性半導体膜中の金属元素をゲッタリングする処理等を施すことができる。このような加熱処理を加えても、ゲート配線（配線幅：０．１μｍ〜５μｍ）が耐えうる温度範囲以内であり、且つ保護膜により保護されているので酸化されずに、低抵抗な配線を維持することができる。
【００３９】
また、ＴａＮ膜における窒素組成比は、５〜６０％の範囲とするが、スパッタ装置やスパッタ条件等によって左右されるため、上記数値には必ずしも限定されない。なお、Ａｒ（アルゴン）またはＸｅ（キセノン）を用いたプラズマを用いてα─Ｔａ膜を得ることが好ましい。
【００４０】
また、タンタルに代えて、例えば、Ｍｏ、Ｔｉ、Ｎｂ、Ｗ、Ｍｏ−Ｔａ合金、Ｎｂ−Ｔａ合金、Ｗ−Ｔａ合金等の材料を用いることも可能である。また、これらの材料に窒素を含ませた金属材料、またはこれらの材料とシリコンとの化合物であるシリサイドを用いることも可能である。
【００４１】
本発明の保護膜としては、無機絶縁膜、例えば、窒化珪素膜、窒化酸化珪素膜またはそれらの積層膜等を用いることができる。また、保護膜の膜厚は１０〜１００ｎｍの範囲であれば、保護膜としての機能を果たす。また、保護膜として非晶質珪素膜、結晶性珪素膜を用いることも可能である。
【００４２】
また、Ｔａ膜と比較してＴａＮ膜は、水素の吸蔵や酸化が生じにくいため、コンタクトホールを形成する際、Ｔａが露出しないように最上層としてＴａＮ膜を積層して、良好なオーミックコンタクトを得る構成とした。
【００４３】
さらに、配線間の接続において良好なオーミックコンタクトを得るための他の構成として、図１１に示すように、タンタルを主成分とする層１１０１上にチタンを主成分とする層１１０２を積層した多層配線を設ける構成とすることが好ましい。このチタンを主成分とする層は、コンタクトホールを形成する際、タンタルを主成分とする層１１０１の酸化や水素の吸蔵を防ぐ。また、チタンを主成分とする層は、露出して酸化しても絶縁体にならず、また除去しやすいため良好なオーミックコンタクトを得ることができる。即ち、チタンを主成分とする層は、タンタルを主成分とする層を保護するとともに、十分にエッチング工程の際、マージンが取れるため、コンタクトホール（開孔部）の形成をも容易とする。
【００４４】
耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用いることで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、例えば結晶性半導体膜中の金属元素をゲッタリングする処理等を施すことができる。なお、高温処理を施した場合、保護膜は加熱による基板からの不純物の拡散を抑え、良好な絶縁性を有するゲート絶縁膜を維持することができる。従って、基板に含まれる不純物の濃度に左右されることなく、良好な特性を有するＴＦＴを作製することができる。
【００４５】
このようにして、本発明の半導体装置は、従来（Ｔａ膜〔β─Ｔａ〕）と比較して、比抵抗を小さくすることができ、高温（４００〜７００℃）での加熱処理を行った場合においても、基板に含まれる不純物の濃度に左右されることなく、良好なＴＦＴ特性を得ることが可能となった。
【００４６】
【実施例】
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論である。
【００４７】
〔実施例１〕本願発明を利用した半導体素子からなる半導体回路を備えた半導体装置について、図１を用いてその構造の一例を説明する。なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素マトリクス回路部とを備えている。本実施例では、図示を容易にするため、同一基板上に周辺駆動回路部の一部を構成するＣＭＯＳ回路２０２と、画素マトリクス回路部の一部を構成する画素ＴＦＴ２０３（Ｎチャネル型ＴＦＴ）とが示されている。
【００４８】
また、図２は図１の上面図に相当する図であり、図２において、太線Ａ−Ａ’で切断した部分が、図１の画素マトリクス回路２０１の断面構造に相当し、太線Ｂ−Ｂ’で切断した部分が、図１のＣＭＯＳ回路２０２の断面構造に相当する。
【００４９】
基板１００上には、いずれの薄膜トランジスタ（ＴＦＴ）２０３〜２０５においてもゲート電極が所定の形状にパターニング形成されている。なお、このゲート電極１０１〜１０４は、下地膜（図示しない）上に設けられ、多層構造を有している。本実施例では、Ｔａ膜を挟み込む構造（ＴａＮ〔膜厚５０ｎｍ〕／Ｔａ〔膜厚２５０ｎｍ〕／ＴａＮ〔膜厚５０ｎｍ〕）として抵抗の増大を防いだ。そして、このゲート電極および基板を覆って無機膜からなる保護膜１０５が形成されている。その上にはゲート絶縁膜１０６ａ、１０６ｂが形成されている。さらにその上には結晶性半導体膜からなる活性層１０７〜１１４が形成されている。また、活性層の表面には酸化性雰囲気中でのレーザー光の照射により薄い酸化膜１１５〜１１７が形成されている。
【００５０】
ＣＭＯＳ回路のＰチャネル型ＴＦＴ２０５の場合には、活性層としてＰ＋  型の高濃度不純物領域（ソース領域又はドレイン領域）１１３と、チャネル形成領域１１０と、前記Ｐ＋  型の高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域１１４が形成されている。さらにチャネル形成領域上にはエッチングストッパー１１８が形成されている。その上を覆う平坦性を有する第１の層間絶縁膜１１９にコンタクトホールを形成して高濃度不純物領域１１３に配線１２４が接続され、さらにその上に第２の層間絶縁膜１２５が形成され、配線１２４に配線１２８が接続されて、その上を覆って第３の層間絶縁膜１２９が形成されている。
【００５１】
一方、Ｎチャネル型ＴＦＴ２０４の活性層については、Ｎ＋  型の高濃度不純物領域１１１と、チャネル形成領域１０９と、前記Ｎ＋  型の高濃度不純物領域と前記チャネル形成領域の間にＮ−  型の低濃度不純物領域１１２が形成されている。いずれの活性層における高濃度不純物領域はソース領域またはドレイン領域となる。これらソース領域またはドレイン領域には配線１２２、１２３が接続されている。活性層以外の部分は、Ｐチャネル型ＴＦＴと同一構造である。
【００５２】
画素マトリクス回路２０１に形成されたＮチャネル型ＴＦＴ２０３については、平坦性を有する第１の層間絶縁膜１１９を形成する部分まで、ＣＭＯＳ回路のＮチャネル型ＴＦＴと同一構造である。そして、最後にソース領域には配線１２１が接続される一方、ドレイン領域には配線１２０が接続され、その上に、第２の層間絶縁膜１２５を形成し、ブラックマスク１２６を形成する。このブラックマスクは画素ＴＦＴを覆い、且つ配線１２０と補助容量を形成している。さらに、その上に第３の層間絶縁膜１２９を形成し、ＩＴＯ等の透明導電膜からなる画素電極１３０が接続される。
【００５３】
次に、図３を参照して、図１に示した半導体装置の作製方法を詳細に説明する。
【００５４】
まず、絶縁表面を有する基板１００を用意する。基板としては、ガラス基板、石英基板、セラミックス基板、半導体基板を用いることができる。本実施例においては基板１００として石英基板を用いた。なお、平坦性を向上させるため、この基板上に下地膜（酸化珪素膜、窒化珪素膜、窒化酸化珪素膜等からなる）を設けることが好ましい。また、基板とゲート配線材料との応力のひずみにより剥離することを防ぐことができる。
【００５５】
次いで、積層構造を有するゲート配線およびゲート電極を形成する。本実施例では、まず、絶縁膜上に窒化タンタル膜（ＴａＮ）と、当該窒化タンタル膜上にタンタル膜（Ｔａ）と、当該タンタル膜上に窒化タンタル膜（ＴａＮ）とをスパッタリング法を用いて連続成膜する。そして、パターニングを施し、３層構造を有するゲート電極を形成した。（図３（Ａ））
【００５６】
本実施例においては、低抵抗なα─Ｔａを形成するために、ＴａＮ膜（好ましくは膜厚４０ｎｍ以上）を成膜後、連続的にこのＴａＮ膜の上にＴａ膜を積層する構造とした。
【００５７】
また、ＴａＮ膜と比較してＴａ膜は、水素の吸蔵や酸化が生じやすいため、本実施例では、図３（Ａ）に示したようにＴａ膜を挟み込む構造（ＴａＮ〔１０１ａ、１０２ａ、１０３ａ、１０４ａ；膜厚５０ｎｍ〕／Ｔａ〔１０１ｂ、１０２ｂ、１０３ｂ、１０４ｂ；膜厚２５０ｎｍ〕／ＴａＮ〔１０１ｃ、１０２ｃ、１０３ｃ、１０４ｃ；膜厚５０ｎｍ〕）として抵抗の増大を防いだ。加えて、最上層としてＴａＮ膜を積層したのは、他の配線とのコンタクトを形成する際、Ｔａ膜が露出して酸化や水素の吸蔵が生じるのを防ぎ、良好なオーミックコンタクトを得るためである。また、最上層としてＴｉＮ膜を積層するとＴｉＮ膜が酸化しても絶縁物とならないため好ましい。
【００５８】
また、配線材料のタンタルに代えて、例えば、Ｍｏ、Ｎｂ、Ｗ、Ｍｏ−Ｔａ合金、Ｎｂ−Ｔａ合金、Ｗ−Ｔａ合金等を用いることも可能である。また、これらの材料に窒素を含ませた材料、またはこれらの材料と珪素との化合物であるシリサイドを用いることも可能である。
【００５９】
次いで、ゲート電極を覆って、窒化珪素膜からなる保護膜１０５を形成する。本実施例でゲート電極に用いたタンタル膜は、酸化や水素の吸蔵を起こしやすいため、無機膜からなる保護膜でゲート電極を覆った。また、高温処理（例えばゲッタリング工程等）を施した場合、保護膜は加熱による基板からの不純物の拡散を抑え、良好な絶縁性を有するゲート絶縁膜を維持することができる。加えて、この保護膜１０５は、レーザー光または熱からゲート電極および配線を防ぐことができる。ここでの保護膜の膜厚範囲は１０〜１００ｎｍ、本実施例では２０ｎｍを成膜した。（図３（Ｂ））
【００６０】
次に、保護膜を覆って、ゲート絶縁膜１０６ａ、１０６ｂを形成した。本実施例では、酸化窒化珪素膜（ＳｉＯｘ  Ｎｙ  ）からなる１２５ｎｍの厚さの絶縁膜１０６ａ、７５ｎｍの厚さの絶縁膜１０６ｂを形成した。高耐圧回路のゲート絶縁膜となる領域の膜厚を選択的に高速駆動回路のゲート絶縁膜となる領域よりも厚くして、さらなる高耐圧を得る構成とする。膜厚の異なる絶縁膜を形成する方法は公知の手段を用いればよく、例えば７５ｎｍの膜厚の絶縁膜を全面に成膜した後、選択的に５０ｎｍの膜厚の絶縁膜を積層する方法等を用いればよい。この絶縁膜１０６ａ、１０６ｂとしては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜またはこれらの積層膜を５０〜３００ｎｍの膜厚で用いることができる。
【００６１】
そして、ゲート絶縁膜形成後、連続的に非晶質半導体膜を積層し、この絶縁膜１０６ａ、１０６ｂ上に活性層を形成する。なお、不純物の低減とスループット向上のため、保護膜１０５と絶縁膜１０６と非晶質半導体膜とを連続成膜することが好ましい。活性層は２０〜１００ｎｍ（好ましくは２５〜７０ｎｍ）の結晶性半導体膜（代表的には結晶性珪素膜）で構成すればよい。結晶性半導体膜の形成方法は、公知の如何なる手段、例えば、レ─ザー結晶化、熱結晶化等を用いてもよいが、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加する方法を用いた。なお、この技術については特開平７−１３０６５２号公報、特開平９−３１２２６０号等に詳細に記載されている。
【００６２】
本実施例では膜厚５５ｎｍの非晶質珪素膜を減圧ＣＶＤ法で成膜した。次に、スピナーを用いてＮｉ酢酸溶液を塗布し、更に乾燥させてＮｉ層３０２を形成した。（図３（Ｃ））ただし、Ｎｉ層は完全な層を成しているものではない。Ｎｉ酢酸溶液のＮｉ濃度は重量換算で１〜１０００ｐｐｍとする。本実施例では１００ｐｐｍとした。この状態で非晶質珪素膜の表面にＮｉが保持される。次に不活性または酸化性雰囲気中において５５０℃、８時間加熱することによって結晶性珪素膜を得た。（図３（Ｄ））
【００６３】
次いで、酸化性雰囲気中でレーザーを照射し、レーザーアニール処理とともに薄い酸化膜４０１を形成する。（図４（Ａ））この薄い酸化膜は、後の工程であるレジストまたはエッチングストッパーの形成工程の際、結晶性珪素膜とレジストとの密着性、または結晶性珪素膜とエッチングストッパーとの密着性を向上させる役目を果たしている。ただし、不活性雰囲気中でレーザー照射を施した場合、酸化膜は形成されない。
【００６４】
次いで、酸化珪素膜を膜厚１２０ｎｍ成膜し、パターニングを施してエッチングストッパー１１８を形成する。そして、レジストからなるドーピングマスク４０２を形成する。なお、エッチングストッパー１１８として用いられる他の材料として非晶質珪素膜、結晶性珪素膜、窒化珪素膜、酸化窒化珪素膜を用いることができる。
【００６５】
レジスト４０２をマスクとした非自己整合プロセスによって、リン元素の第１回目のドーピングを行った。（図４（Ｂ））本実施例では、４０３で示されるＮ＋  型領域に、１×１０２０〜８×１０２１ａｔｏｍｓ  ／ｃｍ３  の濃度でリンが添加されるようにした。
【００６６】
その後、レジストマスク４０２を除去して、エッチングストッパー１１８をマスクとしてリン元素の２回目のドーピングを行った。（図４（Ｃ））本実施例では、４０６で示されるＮ−  型領域のリン濃度が、１×１０１５〜１×１０１７ａｔｏｍｓ  ／ｃｍ３  になるように調節する。なお、Ｎチャネル型ＴＦＴにおいて、Ｎ＋  型領域４０７はソース領域またはドレイン領域となり、Ｎ−  型領域は低濃度不純物領域４０６となる。
【００６７】
次にＮチャネル型ＴＦＴ２０３、２０４をレジスト５０１で覆い、Ｐチャネル型ＴＦＴの活性層にボロンを添加して、リンが高濃度に存在するＰ型領域５０２と、リンが低濃度に存在するＰ型領域５０３とを形成する。（図５（Ａ））ボロンのドーズ量は、Ｐ型領域のボロンイオンの濃度がＮ＋  型領域に添加されるリンイオンの濃度の１．３〜２倍程度になるようにする。なお、本実施例におけるリンイオンまたはボロンイオンの添加方法は、公知の方法、例えばイオン注入法、プラズマドーピング法、リンイオンまたはボロンイオンを含む溶液を塗布後、加熱する方法、リンイオンまたはボロンイオンを含む膜を成膜後加熱する方法等を用いて行う。
【００６８】
Ｐ型領域５０２、５０３はＰチャネル型ＴＦＴのソース領域、またはドレイン領域となる。また、リンイオン、ボロンイオンが注入されなかった領域が後にキャリアの移動経路となる真性または実質的に真性なチャネル形成領域となる。
【００６９】
なお、本明細書中で真性とは、シリコンのフェルミレベルを変化させうる不純物を一切含まない領域を指し、実質的に真性な領域とは、電子と正孔が完全に釣り合って導電型を相殺させた領域、即ち、しきい値制御が可能な濃度範囲（１×１０１５〜１×１０１７ａｔｏｍｓ  ／ｃｍ３  ）でＮ型またはＰ型を付与する不純物を含む領域、または意図的に逆導電型不純物を添加することにより導電型を相殺させた領域を示す。
【００７０】
次に不活性雰囲気またはドライ酸素雰囲気中において４５０℃以上、０．５〜１２時間、本実施例では５５０℃、２時間の加熱処理をした。（図５（Ｂ））
【００７１】
上記加熱工程により、非晶質珪素膜の結晶化のために意図的に添加したＮｉが図５（Ｂ）中の矢印で模式的に示すように、チャネル形成領域からそれぞれのソース領域及びドレイン領域へ拡散する。これはこれらの領域がリン元素を高濃度に含むためであり、これらソース領域及びドレイン領域に到達したＮｉはそこで捕獲（ゲッタリング）される。４００〜６００℃、０．５〜４時間の加熱処理で、Ｎｉを十分ゲッタリングすることができる。
【００７２】
その結果、チャネル形成領域１１０内のＮｉ濃度を低減することができる。チャネル形成領域１０７〜１１０中のＮｉ濃度はＳＩＭＳの検出下限である５×１０１７ａｔｏｍｓ  ／ｃｍ３  以下にすることができる。他方、ゲッタリングシンクに用いたソース領域及びドレイン領域中のＮｉ濃度はチャネル形成領域よりも高くなる。（図５（Ｃ））
【００７３】
Ｎ型の導電型を付与する不純物としてリンの他に、アンチモン、ビスマスを用いることができる。ゲッタリング能力が最も高いのはリンであり、次いでアンチモンである。
【００７４】
特に、リンとボロン双方を添加して、ボロン濃度をリンの１．３〜２倍程度とした領域５０５は、リンだけを添加したＮチャネル型ＴＦＴのソース領域及びドレイン領域５０４よりもゲッタリング能力が高いことが実験で確認されている。
【００７５】
更に、この加熱処理でゲッタリングと同時にソース領域及びドレイン領域および低濃度不純物領域に添加されたリン、ボロンが活性化される。従来では、配線材料（アルミニウム）の耐熱性が低かったために４５０℃程度の加熱処理しか施せなかった。本実施例では、加熱温度を５００℃以上にすることによりドーパントを十分に活性化でき加熱処理のみでソース領域及びドレイン領域をより低抵抗化することができる。
【００７６】
更に、この加熱処理によってイオンのドーピング工程の際に結晶性が破壊された領域の結晶性の改善が進行する。
【００７７】
即ち、（図５（Ｂ））の酸化性雰囲気での加熱処理において、
１）チャネル形成領域１０７〜１１０内の触媒元素濃度を低減するゲッタリング処理
２）ソース領域およびドレイン領域１１１、１１４、５０４、５０５における不純物の活性化処理
３）イオン注入時に生じた結晶構造のダメージを回復するアニール処理
を同時に行うことができる。
【００７８】
また、この加熱処理工程と同時または前後にレーザー光や赤外光、或いは紫外光による光アニールを施す工程としてもよい。
【００７９】
次いで、所望の形状に活性層のパターニングを行ない、図６（Ａ）に示す状態を得る。
【００８０】
なお、この後、高濃度不純物領域１１１の低抵抗化を図るため、１１１で示された活性層上に選択的にシリサイド化するための金属膜を成膜して加熱処理を施し、１１１で示された領域をシリサイド化することが好ましい。この工程を加えることによりの低抵抗化を図り、数ＧＨｚレベルの動作周波数を実現することが可能となる。シリサイド化するための金属膜としては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分とする材料からなる膜を用いることが可能である。なお、効果的にシリサイド化させるためには、金属膜の成膜前に高濃度不純物領域上の薄い酸化膜１１５〜１１７を除去することが好ましい。また、エッチングストッパー１１８を除去してもよい。
【００８１】
そして、基板全面に第１の層間絶縁膜１１９を透明性有機樹脂膜（アクリル樹脂）でもって形成する。ここでは、スピンコート法でもって膜厚１μｍの第１の層間絶縁膜１１９を形成する。透明性有機樹脂膜、例えばアクリル樹脂、ポリイミド、ＢＣＢ（ベンゾシクロブテン）を利用した場合には、図示されるようにその表面を平坦にすることができる。また、他の層間絶縁膜の材料としては、酸化珪素膜、酸化窒化珪素膜を用いることができる。
【００８２】
そしてコンタクトホールの形成を行い、コンタクト電極を構成するための金属膜（図示しない）を成膜する。ここでは、この金属膜として、チタン膜とアルミニウム膜とチタン膜との３層膜をスパッタ法により成膜する。そしてこの金属膜（積層膜）をパターニングすることにより、１２０〜１２４で示される電極および配線を形成する。
【００８３】
次に第２の層間絶縁膜１２５として有機樹脂膜を膜厚１μｍの厚さにスピンコート法でもって形成する。そして、補助容量を形成するために、所定の箇所だけエッチングを施し薄くする。そして、Ｔｉからなる金属膜３００ｎｍを成膜した。そして、この金属膜にパターニングを施してブラックマスク１２６と引出し配線１２７、１２８を形成した。
【００８４】
そして、第３の層間絶縁膜１２９をアクリル樹脂でもって形成する。ここでは、スピンコート法でもって膜厚１μｍの第３の層間絶縁膜１２９を形成する。樹脂膜を利用した場合には、図示されるようにその表面を平坦にすることができる。
【００８５】
次にコンタクトホールの形成を行い、画素電極１３０を形成する。ここでは、まずＩＴＯ膜を１００ｎｍの厚さにスパッタ法でもって成膜し、これをパターニングすることにより、１３０で示される画素電極を形成する。
【００８６】
最後に３５０℃の水素雰囲気中において、１時間の加熱処理を行い、半導体層中の欠陥を減少させる。こうして図６（Ｂ）に示す状態を得る。
【００８７】
本実施例では、画素マトリクス回路の画素ＴＦＴ２０３のゲート電極をダブルゲート構造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
【００８８】
本実施例に示したＴＦＴ構造は、ボトムゲート型の一例（エッチングストッパー型）であり、特に本実施例の構造に限定されるものではなく、例えば、チャネルエッチ型のＴＦＴ構造等がある。また、本実施例では透過型ＬＣＤを作製した例を示したが、半導体装置の一例を示したにすぎない。なお、ＩＴＯに代えて画素電極を反射性の高い金属膜で構成し、画素電極のパターニングの変更を実施者が適宜行うことによって反射型ＬＣＤを作製することは容易にできる。また、反射型ＬＣＤを作製する際、下地膜として耐熱性金属膜上に絶縁膜を積層した構造または窒化アルミニウム膜上に絶縁膜を積層した構造とすると、絶縁膜下の金属膜が放熱層として働き有効である。なお、上記工程順序を実施者が適宜変更することは可能である。
【００８９】
〔実施例２〕  実施例１においては、レーザー照射工程後の（図６（Ａ））に示す工程でパターニングを施したが、本実施例においては、レーザー照射工程前にパターニングを施した例を図７〜９に示す。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【００９０】
本実施例は、実施例１の図３（Ｄ）に示す結晶性半導体膜を得る工程までは同一であるため省略する。図３（Ｄ）に示す状態を得た後、所望の形状にパターニングを施した後、酸化性雰囲気中でレーザー光を照射し、図７（Ａ）に示す状態を得る。図７（Ａ）に示したように、活性層７０１〜７０３の表面が薄い酸化膜７０４〜７０６で覆われた状態となる。
【００９１】
その後の工程は実施例１と同様に、高濃度のリンドープ工程（図７（Ｂ））、低濃度のリンド─プ工程（図７（Ｃ））、ボロンドープ工程（図８（Ａ））、ゲッタリング工程（図８（Ｂ））を経て図８（Ｃ）の状態を得る。
【００９２】
次いで、チャネル形成領域の上方に配置されたエッチングストッパー７０７を除去して図９（Ａ）の状態を得る。ここでは、エッチングストッパー７０７を除去する工程としたが、特に除去しなくともよい。
【００９３】
なお、この工程の前後または同時に、薄い酸化膜７０４〜７０６を除去する工程としてもかまわない。また、薄い酸化膜を除去して、高濃度不純物領域の上にシリサイド化するための金属膜を選択的に形成した後、加熱処理を加えてシリサイド化させる工程を加えることが好ましい。こうすることによって、ソース領域およびドレイン領域の低抵抗化を図り、数ＧＨｚレベルの動作周波数を実現することが可能となる。シリサイド化するための金属膜としては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分とする材料からなる膜を用いることが可能である。
【００９４】
以降の工程は、実施例１と同一であるため、省略する。こうして、図９（Ｂ）の状態を得た。このような構成とすると、薄い酸化膜７０４〜７０６により層間絶縁膜からの不純物の拡散等から活性層７０１〜７０３を保護することができる。
【００９５】
〔実施例３〕  実施例１では、周辺駆動回路部の一部を構成するＣＭＯＳ回路２０２のゲート絶縁膜１０６ｂと画素マトリクス回路２０１のゲート絶縁膜１０６ａの膜厚が異なる構成としたが、本実施例では、同一の膜厚のゲート絶縁膜とした例を図１０に示す。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【００９６】
本実施例は、実施例１の図３（Ｂ）に示した保護膜を形成する工程までは同一であるため、省略する。実施例１に従い図３（Ｂ）の状態を得た後、連続的にゲート絶縁膜１００１と非晶質半導体膜１００２を成膜する。その後、実施例１と同様の工程を経て、結晶性半導体膜からなる活性層をパターニングする。
【００９７】
その後、活性層に接して設けられた薄い酸化膜およびエッチングストッパーを除去して、高濃度不純物領域の上に金属膜を選択的に形成した後、加熱処理を加えてシリサイド化させた。こうすることによって、ソース領域およびドレイン領域の低抵抗化を図り、数ＧＨｚレベルの動作周波数を実現することが可能となる。シリサイド化するための金属膜としては、コバルト、チタン、タンタル、タングステン、モリブデン等を主成分とする材料からなる膜を用いることが可能である。その後、酸化珪素膜からなる層間絶縁膜１００２を成膜した。以降、実施例１と同様の工程を経ることによって図１０に示す構成を得る。
【００９８】
なお、本実施例を実施例２と組み合わせることは可能である。
【００９９】
〔実施例４〕本実施例は、実施例１とは異なる方法により結晶性半導体膜を得る例である。本実施例では、マスクを用いて触媒元素を添加して、熱処理することで結晶性半導体膜を得る方法に関する。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【０１００】
本実施例は、実施例１の図３（Ｂ）に示す保護膜を形成する工程までは同一であるため、省略する。実施例１に従い図３（Ｂ）の状態を得た後、非晶質半導体膜を形成し、次に酸化珪素膜でなるマスクを形成する。このマスクには開口が設けられる。次に、酢酸ニッケル塩溶液を用いて開口が設けられた領域に触媒元素（Ｎｉ）を保持させる。
【０１０１】
次に加熱（４００〜７００℃）により非晶質半導体膜を結晶化させる。この際、開口が設けられた領域から基板面に平行な方向へ結晶成長が進行する。この結晶成長を横成長またはラテラル成長と呼ぶ。その後、マスクを除去した。この横成長により結晶化した領域をＴＦＴのチャネル形成領域に用いることで、良好な特性を得ることができる。本発明を利用することにより４００℃以上の加熱処理を施し、結晶性半導体膜を得ることが可能となった。以降、実施例１と同様の工程（図４（Ａ）以降）を経ることによって図１と同様の構成を得ることができる。
【０１０２】
なお、本実施例を他の実施例２〜３と組み合わせることは可能である。
【０１０３】
〔実施例５〕  本実施例は、実施例１とは異なる方法により結晶性半導体膜を得る例である。本実施例では、珪素の結晶化を助長する触媒元素を利用して、レーザービーム形状を長方形または正方形に成形し、一度の照射で数ｃｍ２  〜数百ｃｍ２  の領域に均一なレーザー結晶化処理により結晶性半導体膜を得る方法に関する。基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【０１０４】
本実施例は、実施例１の図３（Ｃ）に示す非晶質珪素膜の表面に触媒元素を保持させる工程までは同一であるため、省略する。図３（Ｃ）に示す工程でのＮｉ酢酸溶液のＮｉ濃度は重量換算で１〜１０００ｐｐｍとする。本実施例では１００ｐｐｍとした。この状態で非晶質珪素膜の表面にＮｉが保持される。次に不活性または酸化性雰囲気中においてエキシマレーザー光（波長２４８〜３０８ｎｍ）を照射することによって結晶性珪素膜を得た。
【０１０５】
本実施例では、波長２４８ｎｍのレーザービーム形状を長方形または正方形に成形し、一度の照射で数ｃｍ２  〜数百ｃｍ２  の領域に均一なレーザー光を照射可能なレーザー装置（ソプラ社製のＳＡＥＬＣ）を用いて、結晶性珪素膜を得た。以降、実施例１と同様の工程（図４（Ａ）で示される工程以後）を経ることによって図１と同様の構成を得ることができる。
【０１０６】
なお、本実施例を他の実施例２〜４に組み合わせることは可能である。
【０１０７】
〔実施例６〕  本実施例では、配線間の接続において良好なオーミックコンタクトを得るための構成を図１１を用いて説明する。画素マトリクス回路の基本的な構成は実施例１とほぼ同様であるので、相違点のみに着目して説明する。
【０１０８】
まず、実施例１と同様に絶縁表面を有する基板を用意する。そして、酸化珪素膜からなる下地膜（図示しない）を成膜する。そして、タンタルを主成分とする層１１０１上に金属材料からなる層、代表的には、チタンを主成分とする層１１０２（膜厚２０ｎｍ〜１００ｎｍ）を連続成膜してパターニングを施し、多層配線を設けた。その後、実施例１と同様にゲート絶縁膜の成膜、活性層の形成、層間絶縁膜の形成、コンタクトホールの形成等を施した。
【０１０９】
このチタンを主成分とする層は、コンタクトホール（開孔部）を形成する際、タンタルを主成分とする層１１０１の酸化や水素の吸蔵を防ぐ。また、チタンを主成分とする層は、開孔部を形成する際、層間絶縁膜と同時に一部が除去される場合があるが、酸素と反応しても絶縁体にならないため良好なオーミックコンタクトを得ることができる。即ち、チタンを主成分とする層は、タンタルを主成分とする層を保護するとともに、十分にエッチングマージンが取れるため開孔部の形成も容易とすることができた。そして、開孔部を形成した後、配線１１０３を形成し、１１０１及び１１０２で示される多層配線と接続させた。その後、実施例１と同様にして図１１の状態を得た。
【０１１０】
また、チタンを主成分とする層にかえて、Ｃｒ、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｕ、Ｍｏ、Ｗから選ばれた一種の元素を主成分とする層を用いることができる。
【０１１１】
なお、実施例１の構成と異なり、本実施例ではエッチングストッパーと薄い酸化膜は除去した。また、保護膜を形成しない構成とした。
【０１１２】
なお、本実施例を他の実施例２〜５に組み合わせることは可能である。
【０１１３】
〔実施例７〕  上記実施例１〜６に示した構成を含むＴＦＴ基板（素子形成側基板）を用いてＡＭＬＣＤを構成した場合の例について説明する。ここで本実施例のＡＭＬＣＤの外観を図１２に示す。
【０１１４】
図１２（Ａ）において、１２０１はＴＦＴ基板であり、画素マトリクス部１２０２、ソース側駆動回路１２０３、ゲート側駆動回路１２０４が形成されている。画素マトリクス部は、図２（Ａ）および図１に相当し、その一部を示した。また、駆動回路は、図２（Ｂ）及び図１に相当し、その一部を示したようにＮ型ＴＦＴとＰ型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構成することが好ましい。また、１２０５は対向基板である。
【０１１５】
図１２（Ａ）に示すＡＭＬＣＤはアクティブマトリクス基板１２０１と対向基板１２０５とが端面を揃えて貼り合わされている。ただし、ある一部だけは対向基板１２０５を取り除き、露出したアクティブマトリクス基板に対してＦＰＣ（フレキシブル・プリント・サーキット）１２０６を接続してある。このＦＰＣ１２０６によって外部信号を回路内部へと伝達する。
【０１１６】
また、ＦＰＣ１２０６を取り付ける面を利用してＩＣチップ１２０７、１２０８が取り付けられている。これらのＩＣチップはビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図１２（Ａ）では２個取り付けられているが、１個でも良いし、さらに複数個であっても良い。
【０１１７】
また、図１２（Ｂ）の様な構成もとりうる。図１２（Ｂ）において図１２（Ａ）と同一の部分は同じ符号を付してある。ここでは図１２（Ａ）でＩＣチップが行っていた信号処理を、同一基板上にＴＦＴでもって形成されたロジック回路（論理回路）１２０９によって行う例を示している。この場合、ロジック回路１２０９も駆動回路１２０３、１２０４と同様にＣＭＯＳ回路を基本として構成される。
【０１１８】
また、カラーフィルターを用いてカラー表示を行っても良いし、ＥＣＢ（電界制御複屈折）モード、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、カラーフィルターを用いない構成としても良い。
【０１１９】
〔実施例８〕  実施例７に示したＡＭＬＣＤは、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、半導体回路を搭載した半導体装置と定義する。
【０１２０】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１３に示す。
【０１２１】
図１３（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本願発明は受像部２００３、表示装置２００５等に適用できる。
【０１２２】
図１３（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明は表示装置２１０２に適用することができる。
【０１２３】
図１３（Ｃ）は携帯電話であり、本体２２０１、音声出力部２２０２、音声入力部２２０３、表示装置２２０４、操作スイッチ２２０５、アンテナ２２０６で構成される。本願発明は音声出力部２２０２、音声入力部２２０３、表示装置２２０４等に適用することができる。
【０１２４】
図１３（Ｄ）はビデオカメラであり、本体２３０１、表示装置２３０２、音声入力部２３０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６で構成される。本願発明は表示装置２３０２、音声入力部２３０３、受像部２３０６に適用することができる。
【０１２５】
図１３（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１２６】
図１３（Ｆ）は携帯書籍であり、本体２５０１、表示装置２５０２、２５０３、記憶媒体２５０４、操作スイッチ２５０５、アンテナ２５０６で構成される。記憶媒体（ＭＤ、ＤＶＤ等）に記憶されたデータまたはアンテナ（たとえば衛星アンテナ等）から得られるデータを表示する。本発明は表示装置２５０２、２５０３に適用することができる。
【０１２７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１２８】
【発明の効果】
本明細書で開示する発明を利用することで、ゲート配線および電極（配線幅：０．１μｍ〜５μｍ）を作製した後、高温（４００度以上）での加熱処理を行った場合においても、良好なＴＦＴ特性を有する半導体装置を得ることができる。
【０１２９】
また、本発明の保護膜は、高温処理を施した場合、基板からの不純物の拡散を抑えることができ、基板の不純物濃度に左右されることなく、良好なＴＦＴ特性を得ることができる。
【０１３０】
特に、本発明におけるＰ型またはＮ型の導電型を付与する不純物の添加工程後の高温処理（４００度以上）においては、不純物の活性化とともに、添加工程によってダメージを受けた結晶性半導体膜のアニール効果や、結晶性半導体膜中に残存している触媒元素を低減させるゲッタリング効果が得られる。
【図面の簡単な説明】
【図１】本発明の構造の一例を示す断面図（実施例１）
【図２】本発明の構造の一例を示す上面図（実施例１）
【図３】本発明の作製工程の一例を示す断面図（実施例１）
【図４】本発明の作製工程の一例を示す断面図（実施例１）
【図５】本発明の作製工程の一例を示す断面図（実施例１）
【図６】本発明の作製工程の一例を示す断面図（実施例１）
【図７】本発明の作製工程の一例を示す断面図（実施例２）
【図８】本発明の作製工程の一例を示す断面図（実施例２）
【図９】本発明の作製工程の一例を示す断面図（実施例２）
【図１０】本発明の構造の一例を示す断面図（実施例３）
【図１１】本発明の構造の一例を示す断面図（実施例６）
【図１２】ＡＭＬＣＤの外観図
【図１３】電気機器
【符号の説明】
１００          基板
１０１、１０２  ゲート配線または電極（画素マトリクス回路）
１０３          ゲート配線または電極（ＣＭＯＳ回路のＮチャネル型ＴＦＴ）
１０４          ゲート配線または電極（ＣＭＯＳ回路のＰチャネル型ＴＦＴ）
１０５          保護膜
１０６          ゲート絶縁膜
１０７〜１１０  チャネル形成領域
１１１          高濃度不純物領域
１１２          低濃度不純物領域
１１３          高濃度不純物領域（Ｎチャネル型ＴＦＴ）
１１４          低濃度不純物領域（Ｐチャネル型ＴＦＴ）
１１５〜１１７  酸化膜
１１８          エッチングストッパー
１１９          第１の層間絶縁膜
１２０〜１２４    配線
１２５          第２の層間絶縁膜
１２６          ブラックマスク
１２７、１２８  引き出し配線
１２９          第３の層間絶縁膜
１３０          画素電極
【図１】
0003592535.tif 000004
【図２】
0003592535.tif 000005
【図３】
0003592535.tif 000006
【図４】
0003592535.tif 000007
【図５】
0003592535.tif 000008
【図６】
0003592535.tif 000009
【図７】
0003592535.tif 000010
【図８】
0003592535.tif 000011
【図９】
0003592535.tif 000012
【図１０】
0003592535.tif 000013
【図１１】
0003592535.tif 000014
【図１２】
0003592535.tif 000015
【図１３】
0003592535.tif 000016