(57)【特許請求の範囲】
【請求項１】
ＦＭ放送およびＡＭ放送を受信可能なラジオ受信機であって、
差動増幅回路およびインピーダンス素子を含みインダクタとして機能するＧＩＣ（Ｇｅｎｅｒａｌｉｚｅｄ  Ｉｎｐｅｄａｎｃｅ  Ｃｏｎｖｅｒｔｅｒ  ）とキャパシタとを並列接続した等価的なＬＣ並列共振回路を含んで構成され、選択的に発振動作および同調動作を行う同調発振回路を備え、
ＦＭ放送の受信時には、ＦＭ検波された後のステレオ複合信号に含まれるパイロット信号に同期するように前記同調発振回路を第１の周波数で発振させ、この発振出力を用いて前記ステレオ複合信号をＬ信号とＲ信号とに分離再生し、
ＡＭ放送の受信時には、受信信号の中から第２の周波数成分のみが抽出されるように前記同調発振回路を同調動作させることを特徴とするラジオ受信機。
【請求項２】
請求項１において、
アンテナで受信した信号をＡＭ中間周波信号に変換するＡＭ周波数変換回路と、前記ＡＭ中間周波信号を検波して音声信号を出力するＡＭ検波回路を備え、
前記同調発振回路は、前記ＡＭ中間周波信号に含まれる前記第２の周波数成分を抽出し、抽出した前記第２の周波数成分を前記ＡＭ検波回路に入力することを特徴とするラジオ受信機。
【請求項３】
請求項２において、
前記ＬＣ並列共振回路の一端を接地し、他端に抵抗値が変更可能な入力抵抗を接続し、ＡＭ放送の受信時には前記入力抵抗を介して前記同調発振回路に前記ＡＭ中間周波信号を入力し、ＦＭ放送の受信時には前記入力抵抗の抵抗値を所定値以上に設定することを特徴とするラジオ受信機。
【請求項４】
請求項１〜３のいずれかにおいて、
ＦＭ放送の受信時に、前記ステレオ複合信号に含まれるパイロット信号と前記同調発振回路の発振出力とを位相比較して、前記同調発振回路の発振出力を前記パイロット信号に同期させるＰＬＬ制御回路と、
前記同調発振回路の発振出力に基づいて前記ステレオ複合信号を前記Ｌ信号および前記Ｒ信号に分離再生するスイッチング回路とを備えることを特徴とするラジオ受信機。
【請求項５】
請求項４において、
前記ＬＣ並列共振回路が有するインピーダンス素子のうち少なくとも１つはインピーダンスが変更可能な可変インピーダンス素子であり、
前記ＰＬＬ制御回路は、前記同調発振回路の発振出力が前記パイロット信号に同期するように前記可変インピーダンス素子のインピーダンスを調整することを特徴とするラジオ受信機。
【請求項６】
請求項５において、
前記可変インピーダンス素子としてスイッチトキャパシタを用い、前記同調発振回路の発振出力が前記パイロット信号に同期するように前記スイッチトキャパシタのスイッチング周波数を変更することを特徴とするラジオ受信機。
【請求項７】
請求項１〜６のいずれかにおいて、
前記第１の周波数は４５６ｋＨｚであり、前記第２の周波数は４５０ｋＨｚであることを特徴とするラジオ受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ放送とＡＭ放送を受信可能なラジオ受信機に関し、特に、ＦＭ受信部とＡＭ受信部とで構成部品の共有化を図るものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
スーパーヘテロダイン方式のラジオ受信機は、選局する周波数を変えてもバンドパスフィルタの中心周波数を変更する必要がないため、受信機内部の回路構成を簡略化できる。この種のラジオ受信機では、アンテナで受信した高周波信号を混合回路に入力して低周波の中間周波信号に変換した後に、中間周波増幅回路で中間周波数成分のみを抽出して増幅を行うのが一般的である。
【０００３】
中間周波増幅回路には、セラミックフィルタを用いることが多いが、セラミックフィルタは中心周波数がほぼ固定であり、周波数を大きく変更することはできない。このため、ＦＭ放送とＡＭ放送を受信可能なラジオ受信機では、ＦＭ用とＡＭ用に別々にセラミックフィルタを設けなければならず、コストアップの要因になるとともに、受信機の小型化を妨げる要因にもなっていた。
【０００４】
また、スーパーヘテロダイン方式のＦＭラジオ受信機では、アンテナで受信した高周波信号を中間周波信号に変換して検波処理を行った後に、Ｌ信号とＲ信号に分離再生するステレオ復調処理を行っている。このステレオ復調処理では、電圧制御発振回路（ＶＣＯ）の出力をＰＬＬ制御するのが一般的であるが、上述した中間周波信号を生成する際に用いられる局部発振回路の内部にも電圧制御発振回路が別途必要となるため、回路が複雑化するという問題がある。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、構成部品の一部をＦＭ受信時とＡＭ受信時とで共用することで回路構成を簡略化して小型化を図ったラジオ受信機を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１のラジオ受信機は、ＧＩＣとキャパシタを並列接続した等価的なＬＣ並列共振回路を内部に含んだ同調発振回路を備える。ＧＩＣは、差動増幅回路とインピーダンス素子を用いて構成され、インピーダンス素子として適当な素子を選択することで、インダクタとして作用する。したがって、インダクタを別個に設けなくて済み、ラジオ受信機の構成部品の半導体化および小型化が容易になる。また、同調発振回路は、選択的に発振動作と同調動作を行うため、ＦＭ受信時とＡＭ受信時の双方で同調発振回路を利用できる。すなわち、同調発振回路は、ＦＭ受信時にはステレオ復調用の発振回路として利用でき、ＡＭ受信時には所望の周波数成分のみを抽出する同調回路として利用でき、部品の共有化が図れる。
【０００７】
請求項２のラジオ受信機は、スーパーへテロダイン方式の回路構成を有し、アンテナで受信した信号をＡＭ中間周波信号に変換した後に同調発振回路に入力するため、ＡＭ中間周波信号に含まれる第２の周波数成分のみを抽出することができる。
【０００８】
請求項３のラジオ受信機は、ＬＣ並列共振回路の一端を接地し、他端に入力抵抗を接続するため、入力抵抗の抵抗値に応じて、同調発振回路の動作状態を切り換えることができる。例えば、同調発振回路を発振動作させたい場合には、入力抵抗の抵抗値を所定値以上にすればよい。
【０００９】
請求項４のラジオ受信機は、ステレオ複合信号に含まれるパイロット信号に基づいて、同調発振回路の発振出力をＰＬＬ制御するため、同調発振回路の発振出力をパイロット信号に精度よく同期させることができる。
【００１０】
請求項５のラジオ受信機は、ＬＣ並列共振回路を構成するインピーダンス素子のうち少なくとも１つを可変インピーダンス素子とし、この可変インピーダンス素子のインピーダンスを調整して同調発振回路の発振出力をＰＬＬ制御する。
【００１１】
請求項６のラジオ受信機は、可変インピーダンス素子としてスイットキャパシタを用いるため、スイッチトキャパシタのスイッチング周波数を可変することで、可変インピーダンス素子のインピーダンスを任意かつ正確に調整できる。
【００１２】
請求項７のラジオ受信機は、ＦＭ受信時のステレオ復調回路の電圧制御発振器の発振周波数と、ＡＭ受信時の同調発振回路の同調周波数とを近い値にしたため、ＦＭ受信時とＡＭ受信時とで回路を容易に兼用化できる。
【００１３】
【発明の実施の形態】
以下、本発明を適用したラジオ受信機について、図面を参照しながら具体的に説明する。
【００１４】
〔第１の実施形態〕
図１はラジオ受信機の一実施形態のブロック図である。同図に示すラジオ受信機は、ＦＭ放送を受信するＦＭ受信部１と、ＡＭ放送を受信するＡＭ受信部２とを備えている。ＦＭ受信部１は、高周波増幅回路１０１、混合回路１０２、局部発振回路１０３、選局回路１０４、サンプリング同調回路１０５、中間周波増幅回路１０６、ＦＭ検波回路１０７、ステレオ復調回路１０８、ディエンファシス回路１０９Ｌ、１０９Ｒ、低周波増幅回路１１０Ｌ、１１０Ｒ、およびスピーカ１１１Ｌ、１１１Ｒを含んで構成されている。一方、ＡＭ受信部２は、サンプリング同調回路２０１、混合回路２０２、局部発振回路２０３、選局回路２０４、中間周波増幅回路２０５、ＡＭ検波回路２０６、低周波増幅回路２０７、およびスピーカ２０８を含んで構成されている。
【００１５】
また、図１に示すラジオ受信機は、アンテナ３、クロック発生回路４、および同調発振回路５を備えており、これらはＦＭ受信部１とＡＭ受信部２の双方で利用される。
【００１６】
次に、ＦＭ受信部１とＡＭ受信部２の構成および動作について詳細に説明する。
【００１７】
（１）ＦＭ受信部１の構成および動作について
ＦＭ受信部１の高周波増幅回路１０１は、アンテナ３で受信した放送波のうち特定の帯域の放送波を選択的に増幅する。混合回路１０２、局部発振回路１０３および選局回路１０４は周波数変換器を構成しており、高周波増幅回路１０１から出力される周波数ｆｃ  の搬送波信号と局部発振回路１０３から出力される周波数ｆＬ  の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆＬ  −ｆｃ  の中間周波信号を出力する。ＦＭ放送を受信する場合には、中間周波信号の周波数は例えば１０．７ＭＨｚに設定される。この周波数は、ＦＭ放送の受信時は常に固定である。
【００１８】
図２は、局部発振回路１０３と選局回路１０４の詳細構成を示すブロック図であり、ＰＬＬ周波数シンセサイザー方式の電子選局を行う例を示している。基準発振器３０１から出力された基準発振信号はプリスケーラ３０２で例えば４分周されて局部発振回路１０３内の位相比較器３０３に入力される。また、局部発振回路１０３内の電圧制御発振回路（ＶＣＯ）３０４から出力された局部発振信号は、プリスケーラ３０５に入力されて例えば４分周された後、プログラマブルカウンタ３０６で選局周波数に応じた分周比で分周されて位相比較器３０３に入力される。位相比較器３０３は、プリスケーラ３０２の出力の位相とプログラマブルカウンタ３０６の出力の位相とを比較し、位相差に応じた電圧をローパスフィルタ３０７を介して電圧制御発振回路３０４に入力する。
【００１９】
以上により、電圧制御発振回路３０４から出力される局部発振信号は基準発振信号に同期するように制御される。また、制御回路３０８は、プログラマブルカウンタ３０６に分周比を設定するとともに、表示部３０９に選局周波数などの各種情報を表示する制御を行う。
【００２０】
図１に示すサンプリング同調回路１０５は、混合回路１０２の出力に含まれる中間周波数成分のみを抽出する。図３は、サンプリング同調回路１０５の詳細構成を示す回路図である。同図に示すように、サンプリング同調回路１０５は、１６出力を有するリングカウンタ４０１と、リングカウンタ４０１の各出力に接続されるＭＯＳトランジスタ４０２と、各ＭＯＳトランジスタ４０２のドレイン端子に接続されるコンデンサ４０３と、並列接続された抵抗４０４およびコンデンサ４０５とを含んで構成されている。
【００２１】
図４は、リングカウンタ４０１の出力変化を示す波形図である。同図に示すように、リングカウンタ４０１は、図１のクロック発生回路４から出力される基準クロックの１６周期に１回の割合でパルスを出力する。より詳細には、リングカウンタ４０１は各出力端子から基準クロックの１６倍の周期を有するパルスを出力する。また、各出力端子から出力されるパルスの位相を基準クロックの１クロック分ずつずらしている。
【００２２】
リングカウンタ４０１の各出力は、図３に示すように、対応するＭＯＳトランジスタ４０２のゲート端子に入力される。リングカウンタ４０１の各出力端子から出力されるパルスの位相は互いにずれているため、ＭＯＳトランジスタ４０２がオンする時期もそれぞれ異なっており、ＭＯＳトランジスタ４０２に接続されたコンデンサ４０３は、ＭＯＳトランジスタ４０２のオン・オフに応じて充放電を繰り返す。
【００２３】
例えば、サンプリング同調回路１０５に基準クロックを１６分周した信号と周波数が等しい信号Ｖｉｎが入力された場合には、図３のａ点の電圧は図４のように階段状に変化する。一方、基準クロックを１６分周した信号と異なる周波数の信号がサンプリング同調回路１０５に入力された場合には、各周期ごとに図３のａ点の電圧が変化するため、やがてａ点の電位はゼロ電位に収束する。このように、図３のようなサンプリング同調回路を構成することにより、基準クロックの１／１６の周波数と等しい周波数成分のみを抽出することができる。
【００２４】
なお、図３のａ点のラインはインピーダンスが高いため、入力インピーダンスが低い後段の回路に直接接続すると出力波形をそのままの形で取り出すことができない。このため、ａ点のラインを図３のようにＦＥＴ４０６でいったん受けて、このＦＥＴ４０６のソース端子を後段の回路に接続するのが望ましい。なお、図３のキャパシタ４０７は、混合回路１０２の出力Ｖｉｎに含まれる直流分をカットするためのものであり、抵抗４０８および４０９はＦＥＴ４０６に適当なバイアスを与えるためのものである。
【００２５】
このように、サンプリング同調回路１０５は、リングカウンタ４０１やＭＯＳトランジスタ４０２などの半導体化しやすい部品のみで構成されているため、回路全体を容易にチップ化することができる。また、図３の回路では、リングカウンタ４０１の出力数を増やして１周期内のサンプリング数を増やすことにより、同調精度を容易に上げることができる。
【００２６】
なお、図１に示したサンプリング同調回路１０５では、同調周波数が一定になるように制御しているが、同調周波数を変更したい場合には、基準クロックの周波数を変えるだけでよく、サンプリング同調回路１０５は広範囲の周波数に対して同精度で同調処理を行うことができる。さらに、デジタル的に同調を行うため、温度特性等の影響を受けることがなく、常に安定した精度が得られる。また、増幅回路を持たないため、発振するおそれもない。また、図３の回路のＱは、Ｑ＝πｆＣＲＮ（Ｃはキャパシタ４０３の静電容量、Ｒは抵抗４０４の抵抗値、Ｎはサンプリング数）で表され、基準クロックの周波数が高くなるほどＱが大きくなるため、同調周波数が変化しても帯域幅Δｆ＝ｆ／Ｑを常に一定にすることができる。
【００２７】
上述した基準クロックは図１に示すクロック発生回路４で生成される。クロック発生回路４は、内部に電圧制御発振回路（ＶＣＯ）を備えており、この電圧制御発振回路をＰＬＬ制御することで基準クロックの安定化を図っている。なお、クロック発生回路４は、後述するＡＭ受信部２内のサンプリング同調回路２０１に対しても基準クロックを供給する。基準クロックの周波数を変更する場合は、クロック発生回路４内にプログラマブルカウンタを設けて、その分周比を変更すればよい。
【００２８】
サンプリング同調回路１０５を通過した１０．７ＭＨｚの中間周波信号は、中間周波増幅回路１０６で増幅された後にＦＭ検波回路１０７に入力される。ＦＭ検波回路１０７は、中間周波信号を変調前のステレオ複合信号に変換する。このステレオ複合信号は、Ｌ信号成分と、Ｒ信号成分と、１９ｋＨｚのパイロット信号とを合成したものである。このステレオ複合信号はステレオ復調回路１０８に入力されてＬ信号とＲ信号とに分離再生される。
【００２９】
図５はステレオ復調回路１０８の詳細構成を示すブロック図である。同図に示すように、ステレオ復調回路１０８は、プリアンプ５０１と、位相比較器５０２と、ローパスフィルタ５０３と、ＤＣアンプ５０４と、分周器５０５〜５０８と、スイッチング回路５０９とを含んで構成され、ＤＣアンプ５０４の出力は同調発振回路５に入力される。同調発振回路５は、後述するように所定周波数、例えば４５６ｋＨｚで発振動作を行い、その発振出力は分周器５０５に入力される。分周器５０５〜５０７は同調発振回路５の出力を分周して３８ｋＨｚの正弦波信号を生成し、分周器５０８はさらに２分周して１９ｋＨｚの正弦波信号を生成する。位相比較器５０２は、ステレオ複合信号に含まれるパイロット信号と分周器５０８の出力とを位相比較し、位相差に応じた電圧を出力する。この出力はローパスフィルタ５０３を介してＤＣアンプ５０４に入力される。
【００３０】
図６はステレオ復調回路１０８内の各部の信号波形図の一例であり、図６（ａ）はプリアンプ５０１に入力されるステレオ複合信号の波形、図６（ｂ）は分周器５０７の出力の波形、図６（ｃ）は分周器５０７の出力の位相を半周期ずらした信号の波形、図６（ｄ）はスイッチング回路５０９から出力されるＬ信号の波形、図６（ｅ）はスイッチング回路５０９から出力されるＲ信号の波形を示している。
【００３１】
図６（ａ）に示すように、ステレオ復調回路１０８に入力されるステレオ複合信号は、Ｌ信号とＲ信号を３８ｋＨｚの副搬送波で変調したものである。このため、ステレオ復調回路１０８内部の分周器５０５〜５０７で３８ｋＨｚのスイッチング信号を生成し、生成したスイッチング信号に同期してステレオ複合信号を取り込むことで、図６（ｄ）および（ｅ）のように、Ｌ信号とＲ信号を取り出すことができる。なお、図６（ｄ）、（ｅ）では、説明を簡略化するために、Ｌ信号を正弦波で、Ｒ信号を矩形波で表している。
【００３２】
図７は図１に示す同調発振回路５の中に含まれるＧＩＣの動作原理を説明する原理図である。同図に示すように、ＧＩＣ６００は、２個のオペアンプ６０１および６０２と、５個のインピーダンスＺ１  〜Ｚ５  とで構成され、図示の１−１′間のインピーダンスＺは（１）式で表される。
【００３３】
Ｚ＝（Ｚ１  ・Ｚ３  ・Ｚ５  ）／（Ｚ２  ・Ｚ４  ）      …（１）
インピーダンスＺ２  、Ｚ４  のいずれかにキャパシタを、それ以外のインピーダンスに抵抗を割り当てることにより、図７の回路は等価的にインダクタンスと同じ性質を示す。
【００３４】
図８は図１の同調発振回路５の詳細構成を示す回路図、図９は図８の等価回路図である。図８に示すように、抵抗６０５と６０７の間にはＦＥＴ６０６が接続され、このＦＥＴ６０６のゲート電圧を制御することにより、ＦＥＴ６０６のドレイン−ソース間の抵抗値が可変制御される。このＦＥＴ６０６のゲート端子には、図１に示すスイッチＳＷ１が接続されている。このスイッチＳＷ１は、ＦＭ放送を受信する場合には接点ｐ側に設定され、ＡＭ放送を受信する場合には接点ｑ側に設定される。接点ｐ側のラインは、図５に示すようにステレオ復調回路１０８内部のＤＣアンプ５０４に接続されており、同調発振回路５はＦＭ放送の受信時にはＤＣアンプ５０４の出力に応じて発振周波数が可変制御される。
【００３５】
また、ＧＩＣ６００と並列にキャパシタ６０８が接続されて等価的な並列共振回路が構成されており、さらに、ＧＩＣ６００とキャパシタ６０８の一端には、ＦＥＴ６０９を介して入力抵抗６１０が接続されている。ＦＥＴ６０９のゲート端子にはスイッチＳＷ２が接続され、このスイッチＳＷ２は、ＦＭ放送を受信する場合には接点ｒ側に設定され、ＡＭ放送を受信する場合には接点ｓ側に設定される。
【００３６】
ＦＥＴ６０９として、例えばｎチャネル−エンハンスメント型のＭＯＳＦＥＴを用いた場合には、ゲート端子をローレベルにするとＦＥＴ６０９はカットオフ状態となり、図８に示す同調発振回路５の入力抵抗６１０の抵抗値はみかけ上無限大になる。
【００３７】
ところで、図８に示す同調発振回路５のＱは（２）式で表される。
【００３８】
Ｑ＝Ｒ／（ωＬ）                              …（２）
ただし、Ｒは入力抵抗６１０の抵抗値、ＬはＧＩＣ６００のインダクタンスを示している。同調発振回路５を発振動作させたい場合には、（２）式に示すＱを所定値以上に設定する必要がある。したがって、図８に示すスイッチＳＷ２を接点ｒ側に設定して入力抵抗６１０の抵抗値を無限大にすると、Ｑも無限大になり、同調発振回路５は安定に発振動作を行う。したがって、ＦＥＴ６０６のゲート電圧を制御することにより、同調発振回路５は、ＦＭ放送の受信時には電圧制御発振回路として機能する。
【００３９】
なお、図８に示す同調発振回路５では、ＦＥＴ６０９をオン・オフさせることにより入力抵抗６１０の抵抗値をみかけ上変化させているが、ＦＥＴ６０９を設ける代わりに、入力抵抗６１０として可変抵抗を用いてその抵抗値を調整してもよい。
【００４０】
また、同調発振回路５の出力Ｖｏｕｔ  には、図１に示すようにスイッチＳＷ３が接続され、このスイッチＳＷ３はＦＭ放送の受信時には接点ｔ側に設定される。したがって、同調発振回路５の出力はスイッチＳＷ３の接点ｔを通って図５に示したステレオ復調回路１０８内部の分周回路５０５に入力される。
【００４１】
ステレオ復調回路１０８で分離再生されたＬ信号およびＲ信号は、図１に示すようにそれぞれ別々にディエンファシス回路１０９Ｌ、１０９Ｒに入力され、高域部を減衰させてＳＮ比の改善を図った後、低周波増幅回路１１０Ｌ、１１０Ｒを経てスピーカ１１１Ｌ、１１１Ｒから音声出力される。
【００４２】
（２）ＡＭ受信部２の構成および動作について
アンテナ３で受信したＡＭ変調信号は図１に示すサンプリング同調回路２０１に入力される。サンプリング同調回路２０１は、図３に詳細構成を示すサンプリング同調回路１０５と同じように構成されており、クロック発生回路４から出力される基準クロックを１６分周した周波数成分の信号のみを抽出する。なお、ＦＭ放送を受信する場合は、クロック発生回路４から出力される基準クロックの周波数は常に固定に設定されるが、ＡＭ放送を受信する場合は、選局する周波数に応じて基準クロックの周波数を変化させる必要がある。
【００４３】
サンプリング同調回路２０１の出力は、混合回路２０２、局部発振回路２０３および選局回路２０４からなる周波数変換器に入力され、例えば４５０ｋＨｚの中間周波信号に変換される。局部発振回路２０３は、ＦＭ受信部１の局部発振回路１０３と同じように構成され、不図示の電圧制御発振回路（ＶＣＯ）から出力される局部発振信号の周波数および位相を不図示の基準発振器から出力される基準発振信号に同期させる処理を行う。選局回路２０４は、ＡＭ放送の周波数範囲（例えば５３０〜１７００ｋＨｚ）の中で選局を行う。
【００４４】
なお、サンプリング同調回路２０１の同調周波数と、局部発振信号の発振周波数とは連動して変化し、例えば周波数ｆの放送波を受信する場合は、サンプリング同調回路２０１の同調周波数はｆに設定され、局部発振信号の発振周波数は例えばｆ＋４５０ｋＨｚに設定される。
【００４５】
混合回路２０２から出力された中間周波信号は、図８に詳細を示す同調発振回路５に入力される。ＡＭ放送の受信時には、図８に示すスイッチＳＷ２が接点ｓ側に設定されてＦＥＴ６０９がオンし、混合回路２０２からの中間周波信号は入力抵抗６１０を介して抵抗６０３の一端に印加される。また、スイッチＳＷ１は接点ｑ側に設定され、ＦＥＴ６０６のゲート端子には、抵抗６および７の分圧比で定まる電圧が印加される。したがって、抵抗６および７の分圧比を予め調整しておくことで、図８に示した同調発振回路５は、ＦＥＴ６０９を介して入力された信号の中から４５０ｋＨｚの中間周波信号のみを抽出する同調動作を行う。
【００４６】
また、ＡＭ放送の受信時には、図１に示すスイッチＳＷ３は接点ｕ側に設定され、同調発振回路５を通過した信号はスイッチＳＷ３の接点ｕを介して中間周波増幅回路２０５に入力されてゲイン調整が行われた後にＡＭ検波回路２０６に入力される。ＡＭ検波回路２０６は、ダイオード等を用いて中間周波信号を低周波信号に変換し、変換した低周波信号は低周波増幅回路２０７で増幅されてスピーカ２０８から音声出力される。
【００４７】
このように、図１に示すラジオ受信機は、同調発振回路５をＦＭ放送の受信時にはステレオ復調用の電圧制御発振回路として用い、ＡＭ放送の受信時には中間周波フィルタとして用いるため、電圧制御発振回路や中間周波フィルタを別個に設ける必要がなくなり、構成部品を削減できるとともに、受信機の小型化が可能となる。
【００４８】
〔第２の実施形態〕
第１の実施形態では、同調発振回路５の内部にＦＥＴ６０６を設け、このＦＥＴ６０６のゲート電圧を制御することで同調発振回路５の動作を切り換えているが、ＦＥＴ６０６の代わりにスイッチトキャパシタを設けてもよい。
【００４９】
図１０は同調発振回路の第２の実施形態の詳細構成を示す回路図である。図１０に示す同調発振回路５′は、図８に示したＧＩＣ６００内の抵抗６０３、６０５、６０６、６０７をそれぞれスイッチトキャパシタ７０１、７０２、７０３、７０４に置き換えたものである。各スイッチトキャパシタ７０１〜７０４は、内部にスイッチを備えており、これらスイッチは電圧制御発振回路（ＶＣＯ）７０２によって切り換え制御される。電圧制御発振回路７０２は、図５に示したステレオ復調回路５内部のＤＣアンプ５０４の出力電圧に応じた周波数のクロックを出力し、このクロックによって各スイッチトキャパシタ７０１〜７０４内部のスイッチが連動して切り換えられる。
【００５０】
例えば、スイッチトキャパシタ７０１の抵抗値Ｒは、電圧制御発振器７０２から出力されるクロックの周波数をｆＣＬＫ  、スイッチトキャパシタ７０１の容量をＣ２  とすると、（３）式で表される。
【００５１】
Ｒ＝１／（ｆＣＬＫ  ・Ｃ２  ）    …（３）
このように、同調発振回路５の一部にスイッチトキャパシタ７０１〜７０４を用いれば、電圧制御発振器７０２から出力されるクロックの周波数ｆＣＬＫ  を可変することで、図１０の２−２′間の抵抗値Ｒを任意かつ正確に調整することができる。
【００５２】
なお、図８に示したＧＩＣ６００内の抵抗をすべてスイッチトキャパシタに置き換えるのではなく、一部の抵抗だけをスイッチトキャパシタに置き換えてもよい。
【００５３】
また、上述した第１および第２の実施形態において、同調発振回路５、５′の回路構成は図８あるいは図１０に示したものに限定されない。各インピーダンス素子にどのような部品を用いるかは任意に変更可能である。
【００５４】
上述した各実施形態では、スーパーヘテロダイン方式のラジオ受信機の例を説明したが、本発明は、スーパーヘテロダイン方式以外のラジオ受信機にも適用可能である。例えば、アンテナ３で受信したＦＭ変調信号を中間周波信号に変換することなく検波し、検波して得られたステレオ復調信号をＬ信号とＲ信号に分離する際に、図１に示した同調発振回路５を用いてもよい。あるいは、アンテナ３で受信したＡＭ変調信号を、中間周波信号に変換することなく図１に示す同調発振回路５に入力して、所望の周波数に同調させてもよい。
【００５５】
なお、図３に示したサンプリング同調回路１０５において、ＭＯＳトランジスタ４０２の代わりに、図１１に示すようにＣＭＯＳ構成のトランジスタ４０２′を用いてもよい。ＣＭＯＳ構成のトランジスタ４０２′を用いることで、寄生容量の影響を受けにくくなる。また、サンプリング同調回路１０５を構成する全素子をＣＭＯＳプロセスで形成できるため、チップ化する場合の製造プロセスを簡易化できる。
【００５６】
【発明の効果】
以上詳細に説明したように、本発明によれば、インピーダンス素子の素子定数を変えることで、選択的に発振動作と同調動作を行うことができる同調発振回路をラジオ受信機内部に設けるため、ＦＭ放送の受信時にはステレオ復調用の発振回路として同調発振回路を利用でき、ＡＭ放送の受信時には所望の周波数成分のみを抽出する同調回路として同調発振回路を利用できる。したがって、ラジオ受信機の構成部品の一部をＦＭ受信時とＡＭ受信時とで共用でき、ラジオ受信機内部の回路構成を簡略化できるため、部品コストの低減と受信機の小型化が可能となる。また、同調発振回路の内部には、インダクタの代わりにＧＩＣを用いた共振回路を設けるため、構成部品の半導体化が容易になる。
【図面の簡単な説明】
【図１】ラジオ受信機の一実施形態のブロック図である。
【図２】局部発振回路と選局回路の詳細構成を示すブロック図である。
【図３】中間周波フィルタの詳細構成を示す回路図である。
【図４】リングカウンタの出力変化を示す波形図である。
【図５】ステレオ復調回路の詳細構成を示すブロック図である。
【図６】（ａ）〜（ｅ）はステレオ復調回路内の各部の信号波形図である。
【図７】同調発振回路の中に含まれるＧＩＣの動作原理を説明する原理図である。
【図８】同調発振回路の詳細構成を示す回路図である。
【図９】図８の等価回路図である。
【図１０】同調発振回路の第２の実施形態の詳細構成を示す回路図である。
【図１１】サンプリング同調回路の内部で使用されるＣＭＯＳ構成のトランジスタの一例を示す図である。
【符号の説明】
１  ＦＭ受信部
２  ＡＭ受信部
１０１  高周波増幅回路
１０２  混合回路
１０３  局部発振回路
１０４  選局回路
１０５  中間周波フィルタ
１０６  中間周波増幅回路
１０７  ＦＭ検波回路
１０８  ステレオ復調回路
１０９Ｌ、１０９Ｒ  ディエンファシス回路
１１０Ｌ、１１０Ｒ  低周波増幅回路
１１１Ｌ、１１１Ｒ  スピーカ
２０１  同調回路
２０２  混合回路
２０３  局部発振回路
２０４  選局回路
２０５  中間周波増幅回路
２０６  ＡＭ検波回路
２０７  低周波増幅回路
２０８  スピーカ
【図１】
0003592469.tif 000002
【図２】
0003592469.tif 000003
【図３】
0003592469.tif 000004
【図４】
0003592469.tif 000005
【図５】
0003592469.tif 000006
【図６】
0003592469.tif 000007
【図７】
0003592469.tif 000008
【図８】
0003592469.tif 000009
【図９】
0003592469.tif 000010
【図１０】
0003592469.tif 000011
【図１１】
0003592469.tif 000012