(57)【特許請求の範囲】
【請求項１】
走査電極と維持電極とデータ電極とを備えたＡＣ型プラズマディスプレイの駆動方法において、表示するセルを選択するための走査期間の前記走査電極側に印加される負極性の走査パルスと、前記データ電極に印加される正極性データパルスとの、あるタイミングで印加される前記各パルスと次のタイミングで印加される前記各パルスがそれぞれ時間的に重なり、前記あるタイミングで印加される前記走査パルスの立ち上がり時刻が、前記次のタイミングで印加される前記走査パルスの立ち下がり時刻より遅れることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
【請求項２】
走査電極と維持電極とデータ電極とを備えて２次元領域のプラズマディスプレイパネルを駆動するＡＣ型プラズマディスプレイの駆動方法において、表示するセルのリセット期間と、放電開始する走査期間と、放電を維持する維持期間とのステップを繰り返す場合に、前記表示するセルを選択するための走査期間に前記走査電極側に印加される負極性の走査パルスが、次のタイミングで走査される前記負極性の走査パルスと、放電の形成遅れ時間以内で時間的に重なり、前記走査パルスの立ち上がり時刻が、前記次のタイミングで走査される前記走査パルスの立ち下がり時刻より遅れることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
【請求項３】
請求項２に記載のＡＣ型プラズマディスプレイの駆動方法において、前記走査電極に印加される前記走査パルスは、前記走査期間内で負パルスの走査ベースパルスに加えて前記走査パルスを印加し、前記データ電極に正極性のデータパルスが印加されることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
【請求項４】
請求項２に記載のＡＣ型プラズマディスプレイの駆動方法において、前記リセット期間には前記走査電極に負の鋸歯状波パルスと、正極性の正パルスと、負の鋸歯状波パルスを順次印加し、前記維持期間には前記走査電極と前記維持電極にサブフィールドに応じたパルス数のパルスを相互に逆極性で印加することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
【請求項５】
請求項１乃至４のいずれか１項に記載のＡＣ型プラズマディスプレイの駆動方法を用いたＡＣ型プラズマディスプレイ。
【請求項６】
走査電極と維持電極とデータ電極とを備えたＡＣ型プラズマディスプレイの駆動装置において、表示するセルのリセット期間と、放電開始する走査期間と、放電を維持する維持期間とのステップを繰り返す場合に、前記表示するセルを選択するための走査期間に前記走査電極側に印加される負極性の走査パルスが、次のタイミングで走査される前記負極性の走査パルスとが時間的に重なる走査電極パルス生成手段と、前記データ電極に印加される正極性のデータパルスを生成するデータパルス生成手段とを備え、前記走査電極パルス生成手段はあるタイミングで印加される前記走査パルスとその次のタイミングで印加される前記走査パルスが放電の形成遅れ時間以内で時間的に重なる走査パルスを発生し、前記あるタイミングで印加される前記走査パルスの立ち上がり時刻が、前記その次のタイミングで印加される前記走査パルスの立ち下がり時刻より遅れることを特徴とするＡＣ型プラズマディスプレイの駆動装置。
【請求項７】
請求項６に記載のＡＣ型プラズマディスプレイの駆動装置において、前記リセット期間に、前記走査電極パルス生成手段は、前記走査電極に負の鋸歯状波パルスと、正極性の正パルスと、負の鋸歯状波パルスとを順次生成し、前記維持期間には前記走査電極と前記維持電極にサブフィールドに応じたパルス数のパルスを相互に逆極性で印加することを特徴とするＡＣ型プラズマディスプレイの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型プラズマディスプレイの駆動方法及び駆動装置に関し、主にリセット期間と走査期間と維持期間との繰り返し中、放電の発生確率を向上したＡＣ型プラズマディスプレイの駆動方法及び駆動装置とＡＣ型プラズマディスプレイに関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（以下、ＰＤＰと略称する）は、薄型構造でちらつきがなく表示コントラスト比が大きいことが可能である。また、比較的に大画面とすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能であることなど、数多くの特徴を有している。
【０００３】
このために、近年コンピュータ関連の表示装置の分野およびカラー画像表示の分野等において、広く利用されるようになりつつある。このＰＤＰには、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとがある。
【０００４】
更に、ＡＣ型には、駆動方式として放電セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、ＰＤＰの輝度は、放電回数即ちパルス電圧の繰り返し数に比例し、従って階調度についても放電回数に依存する。上記のリフレッシュ型の場合は、表示容量が大きくなると輝度が低下するため、小表示容量のＰＤＰに対して主として使用されている。
【０００５】
図１１は、本発明による実施形態の説明にも採用するＡＣメモリ動作型のＰＤＰの断面図であり、一つの表示セルの構成を例示する断面図である。この表示セルは、ガラスより成る背面と、および表示面である前面の二つの絶縁基板１及び２とからなる。
【０００６】
表示面側には、絶縁基板２上に形成される透明な走査電極３及び透明な維持電極（放電維持電極）４と、電極抵抗値を小さくするため走査電極３及び維持電極４に重なるように配置されるトレース電極５、６とからなる。
【０００７】
また、背面側は、絶縁基板１上に、走査電極３及び維持電極４と直交して形成されるデータ電極（アドレス電極）７と、絶縁基板１及び２の空間に、ヘリウム、ネオンおよびキセノン等またはそれらの混合ガスから成る放電ガスが充填される放電ガス空間８と、この放電ガス空間８を確保するとともに表示セルを区切るための隔壁９と、上記放電ガスの放電により発生する紫外線を可視光１０に変換する蛍光体１１と、走査電極３及び維持電極４を覆う誘電膜１２と、この誘電膜１２を放電から保護する酸化マグネシウム等から成る保護層１３と、データ電極７を覆う誘電膜１４とを備えて構成される。
【０００８】
図１２は本発明によって駆動されるＡＣ型プラズマディスプレイパネルの電極配置を模式的に示したものである。ＡＣ型プラズマディスプレイパネルの電極は、平行に設けられた走査電極Ｓ１〜Ｓｎと、維持電極Ｃ１〜Ｃｎと、それらと直交する方向に設けられたデータ電極Ｄ１〜Ｄｎとからなり、走査電極Ｓ１〜Ｓｎ及び維持電極Ｃ１〜Ｃｎとデータ電極Ｄ１〜Ｄｎとの交点が発光するセルとなる。また、走査電極１本と維持電極１本とデータ電極１本で１つのセルを構成する。従って１画面全体のセル数は、走査電極及び維持電極ｎ本×データ電極ｍ本のｎ×ｍ個となる。
【０００９】
かかる構成におけるＰＤＰの書き込み選択型プラズマディスプレイパネルの駆動の動作について、図１を参照して説明する。図１（ａ）に走査電極波形を、図１（ｂ）に維持電極波形を、図１（ｃ）にデータ電極波形を示す。
【００１０】
期間１はリセット期間であり、走査電極側に印加されるプライミングパルスＰpr-s、維持電極側に印加されるプライミングパルスＰpr-cは矩形波となっている。リセット期間の期間１では、まず、走査電極に負極性の鋸歯状波を印加することにより、前サブフィールドで各電極に付着した電荷を離散させ、前サブフィールドで発光した場合と発光しない場合の電荷の状態を一定にする。
【００１１】
その後、走査電極に印加される正極性の矩形波と維持電極に印加される負極性の矩形波によって、全セルの走査電極と維持電極の電極間ギャップ近傍の放電空間においてプライミング放電が発生し、セルの放電を発生させやすくする活性粒子の生成が行われると同時に、走査電極上に負極性、維持電極上に正極性の壁電荷が付着する。この場合の放電は強放電形態である。続いて、電荷調整パルスＰpe-sが印加され、弱放電を発生させることにより、走査電極上の負の壁電荷、維持電極上の正の壁電荷を減少させる。その波形はこの場合は走査電極側負極性の鋸歯状波である。
【００１２】
つぎに、期間２は走査期間であり、走査電極に印加される負極性の走査パルスＰuw-sとデータ電極に印加される正極性のデータパルスＰdにより選択されたセルで書き込み放電を発生させて、以降の維持期間で発光させる場所のセルの電極に壁電荷を付着させる。書き込み放電は走査パルスＰuw-sが印加された走査電極とデータパルスＰdが印加されたデータ電極の交点でのみ発生する。放電が発生するとその部分は壁電荷が付着する。それに対し、放電が発生しなかったセルにおいては、電荷消去後の壁電荷が少ない状態である。
【００１３】
つぎに、期間３は維持期間であり、維持電極側から開始され、以降走査電極側、維持電極側に交互に印加される負極性の維持パルスＰsus-s、Ｐsus-cが走査電極、維持電極に印加される。この際走査期間で書き込みが行われなかったセルの壁電荷は、非常に少ないので維持パルスが印加されても維持放電は発生しない。
【００１４】
一方、期間２の走査期間で書き込み放電が発生したセルにおいては、走査電極に正電荷、維持電極に負電荷が付着しており、維持電極への負極性の維持パルス電圧と壁電荷電圧が重畳され、最小放電電圧を越え、放電が発生する。放電が発生すると、それぞれの電極に印加されている電圧を打ち消すように、壁電荷が配置される。従って維持電極には負電荷、走査電極には正電荷が付着する。次の維持パルスは、走査電極側が正電圧のパルスであるため、壁電荷との重畳によって放電空間に印加される実効的電圧が、放電開始電圧を越えて放電が発生する。以下、期間１〜期間３と同じサイクルを繰り返して放電が維持される。以上が、書込み選択型の駆動の動作であるが、つぎに、消去選択型の駆動について説明する。
【００１５】
また、消去選択型駆動においては、リセット期間のプライミングパルスの印加により、壁電荷を付着させる。その壁電荷を消去せずに走査期間に移行し、発光させないセルのみ、選択的に走査パルスとデータパルスの印加によって壁電荷を消去する。選択されたセルは壁電荷量が減少しており、維持期間においても放電は発生しない。発光させるセルはデータパルスを印加しないため、壁電荷が付着したまま維持期間に移行するため、維持パルス印加により放電が発生する。
【００１６】
図１に示した走査電極へ印加する走査パルスは、詳細には、図１８に示すとおりである。図１８の従来の走査パルス形状において、ｎ番目走査ラインの走査パルス立ち下がり時刻ｔn,1、立ち上がり時刻ｔn,2としてｔn,2＝ｔn+1,1である。走査パルスの幅はｔｓとして、次のラインの走査パルスとはｔｓ毎に順次走査される。
【００１７】
なお、交流プラズマディスプレイパネルの駆動方法として、特開平１０−１４３１１０号公報に、奇数ビットと偶数ビットの走査電極を設けて駆動することにより、大画面に対応した駆動方法を開示している。また、特開平１０−２８８９７３号公報には、アドレス期間に印加される走査パルスの幅を変化させて、プライミングパルスの幅よりも広くして、後続の走査ラインを速くすることができることを開示している。しかし、これらの各公報には、次の走査電極の印加パルスについては、記載されていない。
【００１８】
【発明が解決しようとする課題】
上述した手法では、期間２の走査期間における走査パルスは、時間的に独立しているため、走査期間の時間は｛走査パルス×走査線数｝となる。しかし走査期間は発光に寄与しないため、表示の階調数を増やしたり、パネルを高精細化して走査線を増やしたりすると、１フィールド中で維持期間に割り当てる時間が減少し、輝度が得られなくなる。また維持期間を確保するために走査パルスを狭めると、放電の発生確率が低下し、書き込み選択型の駆動では書き込み不良など、特に、消去選択型の駆動では消去不良などの不具合を発生させる場合があった。
【００１９】
本発明の主な目的は、高輝度、高解像度のＡＣ型プラズマディスプレイの駆動方法及びその装置に関し、走査電極への走査パルスの印加について、書き込み選択型パネルにおける駆動及び消去選択型の駆動で、走査期間を短縮して維持期間を確保して、高品位な画像を得ることを課題とする。
【００２０】
【課題を解決するための手段】
本発明は、走査電極と維持電極とデータ電極とを備えたＡＣ型プラズマディスプレイの駆動方法において、表示するセルを選択するための走査期間の前記走査電極側に印加される負極性の走査パルスと、前記データ電極に印加される正極性データパルスとの、あるタイミングで印加される前記各パルスと次のタイミングで印加される前記各パルスがそれぞれ時間的に重なり、前記あるタイミングで印加される前記走査パルスの立ち上がり時刻が、前記次のタイミングで印加される前記走査パルスの立ち下がり時刻より遅れることを特徴とする。
【００２１】
また、本発明は、走査電極と維持電極とデータ電極とを備えたＡＣ型プラズマディスプレイの駆動装置において、表示するセルのリセット期間と、放電開始する走査期間と、放電を維持する維持期間とのステップを繰り返す場合に、前記表示するセルを選択するための走査期間に前記走査電極側に印加される負極性の走査パルスが、次のタイミングで走査される前記負極性の走査パルスとが時間的に重なる走査電極パルス生成手段と、前記データ電極に印加される正極性のデータパルスを生成するデータパルス生成手段とを備え、前記走査電極パルス生成手段はあるタイミングで印加される前記走査パルスとその次のタイミングで印加される前記走査パルスが放電の形成遅れ時間以内で時間的に重なる走査パルスを発生し、前記あるタイミングで印加される前記走査パルスの立ち上がり時刻が、前記その次のタイミングで印加される前記走査パルスの立ち下がり時刻より遅れることを特徴とする。
【００２２】
また、本発明は、概説すれば、ＡＣ型プラズマディスプレイの駆動方法において、表示するセルを選択するための走査期間の走査電極側に印加される負極性の走査パルス、及びデータ電極に印加される正極性データパルスの、あるタイミングで印加されるパルスと次のタイミングで印加されるパルスが放電の形成遅れ時間以下だけ時間的に重なることが特徴となる。
【００２３】
また、本発明は、図１，図３，図１５，図１６を参照しつつ説明すれば、図１に、本発明によるＡＣ型プラズマディスプレイの駆動波形を示すが、期間１がセル内の壁電荷の状態を一定にそろえるためのリセット期間、期間２が発光させるセルを選択する走査期間、期間３が期間２で選択したセルの発光を維持する維持期間であり、期間１から期間３で１サブフィールドとする。このうち期間２において、図３に示すように、ある走査ラインに印加される走査パルスと、次の走査ラインに印加される走査パルスを放電の形成遅れ時間以下だけ重なるようにし、任意のセルを選択するために印加されるデータパルスは、走査パルスが立ち下がっている期間印加する。図３ではパルス幅はｔｓ、重なり時間をｔｄとする。
【００２４】
図１５に本発明による駆動回路を示すが、走査ドライバを２つ持つことにより偶数ラインと奇数ラインの走査パルスを別々に出力させることにより、走査パルスを重ねることを特徴とする。また、図１６にデータドライバ部を示すが、２つのラッチを用いることにより、偶数ライン、奇数ラインを別々に出力することにより、データパルスを重ねることを特徴とする。
【００２５】
従って、走査パルスを時間的に重ねることによって、実効的な走査パルス幅を広くすることができるので、書き込み放電の発生する確率が上昇し、書き込み放電の失敗が減少するという効果が得られる。また重なりの分、走査パルスを短縮することにより、走査期間全体の時間が短くなるので、１サブフィールドの他の期間すなわち、リセット、維持に振り分ける時間が長くなるという効果が得られる。
【００２６】
【発明の実施の形態】
本発明による実施形態について、図面を参照しつつ詳細に説明する。
【００２７】
［第１の実施形態］
（１）構成の説明
まず、本実施形態に用いるＰＤＰの１画素の構成は、上述の図１１と同様である。図１１はＡＣメモリ動作型のＰＤＰの一つの表示セルの構成を例示する断面図である。この表示セルは、ガラスより成る背面および表示面の前面の二つの絶縁基板１及び２とからなる。本構造の内容は上述と同様なので、重複する説明を省略する。
【００２８】
また、図１２は本発明によって駆動されるＡＣ型プラズマディスプレイパネルの電極配置を模式的に示したものである。本図についても、上述と同様なので、重複する説明を省略する。ＡＣ型プラズマディスプレイパネルは、走査電極１本及び維持電極１本とデータ電極１本で１つのセルを構成する。従って１画面全体のセル数は、走査電極及び維持電極ｎ本×データ電極ｍ本のｎ×ｍ個となる。
【００２９】
また、図１５に、ＡＣ型プラズマディスプレイパネルの駆動回路の回路図を示す。本回路において、走査ドライバを２つ持つことにより偶数ラインと奇数ラインの走査パルスを別々に出力させることにより、走査パルスを重ねることを特徴とする。図１５（ｃ）において、プラズマディスプレイパネル２８を駆動する奇数行走査ドライバ１（２１）と、偶数行走査ドライバ２（２２）と、維持ドライバ２３と、プライミングドライバ２４と、維持ドライバ２３に対応する消去ドライバ２６と、同じく維持ドライバ２７と、データに従ったデータドライバ２５とから構成される。
【００３０】
図１５（ａ）には、走査ドライバ１（２１）と、偶数行走査ドライバ２（２２）と、維持ドライバ２３と、プライミングドライバ２４との具体的な回路図を示し、それぞれゲートに対応する走査パルスや維持パルスを供給して、電源ＭＯＳスイッチによって電源電圧を供給されている。
【００３１】
また、図１５（ｂ）は消去ドライバ２６と維持ドライバ２７の回路図であり、消去ドライバ２６と維持ドライバ２７の出力は共通端子に接続され、それぞれのゲートには所要パルスが印加される。
【００３２】
また、図１６には、データドライバのブロック図を示す。データの入力によりデータクロックに従ってシフトするシフトレジスタ３１と、シフトレジスタ３１の奇数成分をラッチしてリセット信号によりリセットするＯｄｄ用ラッチ３２と、シフトレジスタ３１の偶数成分をラッチしてリセット信号によりリセットするＥｖｅｎ用ラッチ３３と、Ｏｄｄ用ラッチ３２とＥｖｅｎ用ラッチ３３のないビットとの論理和をとるＯＲ回路３４と、Ｏｄｄ用ラッチ３２のないビットとＥｖｅｎ用ラッチ３３との論理和をとるＯＲ回路３５と、ＯＲ回路３４の出力を入力として高圧にレベルを変換するＯｄｄレベルシフト回路３６と、ＯＲ回路３５の出力を入力として高圧にレベルを変換するＥｖｅｎレベルシフト回路３７と、Ｏｄｄレベルシフト回路３６の出力をドライブするプッシュプルタイプのデータドライバ３８と、Ｅｖｅｎレベルシフト回路３７の出力をドライブするプッシュプルタイプのデータドライバ３９とから構成される。各データドライバは図１５に示したように、プラズマディスプレイパネル３８をドライブする。
【００３３】
（２）動作の説明
本発明によるＡＣ型プラズマディスプレイの駆動方法はマクロ的にみれば、図１に示す通りであり、図１（ａ）に走査電極波形を、図１（ｂ）に維持電極波形を、図１（ｃ）にデータ電極波形を示す。
【００３４】
駆動波形の期間１は、放電していた画素をリセットするリセット期間であり、走査電極側に印加されるプライミングパルスＰpr-s、維持電極側に印加されるプライミングパルスＰpr-cは矩形波となっている。リセット期間の期間１では、まず、走査電極に負極性の鋸歯状波Ｐｓｅ−ｓを印加することにより、前サブフィールドで各電極に付着した電荷を離散させ、前サブフィールドで発光した場合と発光しない場合の電荷の状態を一定にする。
【００３５】
その後、走査電極に印加される正極性の矩形波Ｐpr-sと維持電極に印加される負極性の矩形波Ｐpr-cによって、全セルの走査電極と維持電極の電極間ギャップ近傍の放電空間において、プライミング放電が発生し、セルの放電を発生させやすくする活性粒子の生成が行われると同時に、走査電極上に負極性、維持電極上に正極性の壁電荷が付着する。この場合の放電は強放電形態である。続いて、電荷調整パルスＰpe-sが印加され、弱放電を発生させることにより、走査電極上の負の壁電荷、維持電極上の正の壁電荷を減少させる。その波形はこの場合は走査電極側負極性の鋸歯状波である。
【００３６】
つぎに、期間２は走査期間であり、走査電極に負パルスの走査ベースパルスＰbw-sを印加後、更に印加される負極性の走査パルスＰuw-sとデータ電極に印加される正極性のデータパルスＰdにより選択されたセルで書き込み放電を発生させて、以降の維持期間の期間３で発光させる場所のセルの電極に壁電荷を付着させる。書き込み放電は走査パルスＰuw-sが印加された走査電極と、データパルスＰdが印加されたデータ電極の交点でのみ発生する。放電が発生するとその部分は壁電荷が付着する。それに対し、放電が発生しなかったセルにおいては、電荷消去後の壁電荷が少ない状態である。
【００３７】
つぎに、期間３は維持期間であり、維持電極側から開始され、以降走査電極側、維持電極側に交互に印加される負極性の維持パルスＰsus-s、Ｐsus-cが、走査電極、維持電極に印加される。この期間３で、データ電極には０Ｖのままで、印加されない。この際、走査期間の期間３で、書き込みが行われなかったセルの壁電荷は、非常に少ないので、維持パルスが印加されても維持放電は発生しない。
【００３８】
一方、期間２の走査期間で、走査電極とデータ電極にそれぞれ印加されて書き込み放電が発生したセルにおいては、走査電極に正電荷、維持電極に負電荷が付着しており、維持電極への負極性の維持パルス電圧と壁電荷電圧が重畳され、最小放電電圧を越え、放電が発生する。放電が発生すると、それぞれの電極に印加されている電圧を打ち消すように、壁電荷が配置される。従って維持電極には負電荷、走査電極には正電荷が付着する。次の維持パルスは、走査電極側が正電圧のパルスであるため、壁電荷との重畳によって放電空間に印加される実効的電圧が、放電開始電圧を越えて放電が発生する。以下、期間１〜期間３と同じサイクルを繰り返して放電が維持される。
【００３９】
図２は本発明によるＡＣ型プラズマディスプレイの駆動方法の第１の実施形態のタイミング図であり、図４は本発明によって駆動されるプラズマディスプレイパネルの３×３セル部分を拡大した模式図である。図４（ａ）は走査電極波形Ｓｎ，Ｓｎ＋１，Ｓｎ＋２の図を示し、図４（ｃ）は走査電極波形に対するデータ電極波形Ｄｍ，Ｄｍ＋１，Ｄｍ＋２の図を示し、それらの駆動波形によって表示される例を、白枠の表示画素と、放電無しの消灯画素となる。
【００４０】
図１５の走査ドライバによる走査電極波形図を図２に示す。図２の走査パルスでは、（ａ）に示す走査電極波形Ｓｎとして、ｔn,1に立ち下がり、ｔn,2に立ち上がる。次の走査電極波形Ｓｎ＋１として、ｔn+1,1に立ち下がり、ｔn+1,2に立ち上がる。次の走査電極波形Ｓｎ＋２として、ｔｎ＋２,１に立ち下がり、ｔn+２,２に立ち上がる。そこで、それぞれ立ち下がった負の期間はｔｓ＋ｔｄであり、次の走査電極波形との重なり期間はｔｄであり、従来の走査電極波形と比較して、その時間差ｔｄだけパルス幅が大きいことになる。
【００４１】
まず、選択するセルのデータパルスは走査パルスと同タイミングで印加する。図１で説明したように、期間１はリセット期間であり、前サブフィールドにおける壁電荷を消去する。期間２は走査期間であり、走査電極に印加される負極性の走査パルスＰuw-sとデータ電極に印加される正極性のデータパルスＰdにより選択されたセルで書き込み放電を発生させて、以降の維持期間で発光するセルに壁電荷を付着させる。
【００４２】
走査電極全体には、書き込み放電を行ったセルにおいて、走査パルスが立ち上がる際の電位差が大きいと、発生する自己消去放電を抑制するため、走査ベースパルスＰbw-sが印加される。
【００４３】
また、書き込み放電は走査パルスＰuw-sが印加された走査電極とデータパルスＰdが印加されたデータ電極の交点でのみ発生する。気体における放電現象では、電荷の移動時間があるため、電圧印加から放電まではある程度の放電遅れが存在する。この状態を図５に示す。走査電極への走査期間の負パルス供給時に、放電発光波形によれば、放電遅れは形成遅れと統計遅れにわけられ、そのうち形成遅れとは初期のタウンゼント放電から、タウンゼント放電機構によって電子・イオンを生成して放電が発生するまでの時間に相当する。したがって形成遅れ時間の間に電圧を印加しても放電は生成しない。
【００４４】
このことを図６を用いて説明する。図６走査パルス印加からの時間に対する放電残り確率のグラフを示す。走査パルスについて、放電残り確率、すなわちあるパルス幅において放電が発生しない確率の、パルス印加からの時間推移例を示す。放電残り確率は対数をとることでほぼ直線に乗り、本発明によるパルス幅を広げることで、放電残りが減少し、放電の発生確率は上昇する。このことにより、表示のちらつきを抑えることができる。
【００４５】
図２において、走査順番の連続しているパルスが時間的に重なっているため、次の順番のデータパルスの印加時に前走査電極の書き込みパルスが印加状態になるが、書き込み可能な電位差が印加されてから放電が開始するまで、０．１５〜０．３μｓほどの形成遅れ時間があり、放電開始する前に前走査パルスが終了していれば放電はおこらない。よってパルス幅をｔｓからｔｓ＋ｔｄに広げることができる。期間３は維持期間であり、維持電極側にまずＰsus-cが印加され、以降走査電極側、維持電極側に交互に印加される正極性の維持パルスＰsus-s、Ｐsus-cが走査電極、維持電極に印加される。
【００４６】
走査期間で書き込み放電が発生したセルにおいては、走査電極に正電荷、維持電極に負電荷が付着しており、維持電極への正極性の維持パルス電圧と壁電荷電圧が重畳され、放電開始電圧を越え、放電が発生する。
【００４７】
放電が発生すると、それぞれの電極に印加されている電圧を打ち消すように壁電荷が配置される。従って維持電極には正電荷、走査電極には負電荷が付着する。次の維持パルスは走査電極側が正電圧のパルスであるため、壁電荷との重畳によって最小放電電圧を越えて放電が発生する。以下同じサイクルを繰り返して、放電が維持される。
【００４８】
走査期間で書き込み放電が発生しなかったセルでは、走査電極、維持電極上にわずかな電荷しか付着していないため、維持期間では放電が発生しない。期間１〜３までで１サブフィールドを構成する。１サブフィールドでは階調表示ができないため、階調表示をさせる場合、異なる維持パルス数を持ったサブフィールドと組み合わせることで、維持期間の発光の回数を調節する。例えば２５６階調であれば、入力信号に応じて維持パルス数の比が、１、２、４、８、１６、３２、６４のサブフィールドのうちのいくつかを選択して表示させるため、最低でも８サブフィールドが必要になる。これら全サブフィールドで１フィールドを構成する。図７はフィールド構成の一例である。図７において、１フィールド期間中、１サブフィールド毎にリセット期間と、走査期間と、維持期間とが繰り返され、サブフィールド毎にリセット期間と走査期間とは同一期間であり、維持期間がその維持パルス数に応じて異なっている。
【００４９】
つぎに、図１３，図１４を用いて、走査パルスを出力する際の走査ドライバの制御について説明する。図１３において、走査ドライバ４０は、走査データを保持しておくためのシフトレジスタ部４４と、奇数ライン全体の表示／非表示を選択するＯｄｄ用ブランク部４２と、偶数ライン全体の表示／非表示を選択するＥｖｅｎ用ブランク部４３と、プラズマ・ディスプレイ・パネル（ＰＤＰ）２８を駆動するのに必要な電圧を出力する高圧ドライバ部４１とから構成されている。この走査ドライバ４０によってドライブされるＰＤＰ２８が接続される。
【００５０】
シフトレジスタ部４４には、シフトレジスタにデータを読み込ませるためのスキャンクロック信号と、出力ドライバを指定するためのスキャンデータ信号が供給される。また、Ｏｄｄ用ブランク部４２と、Ｅｖｅｎ用ブランク部４３には、それぞれＯｄｄブランク信号及びＥｖｅｎブランク信号が供給される。
【００５１】
つぎに、図１４に示すタイムチャートに応じて、図１３の動作を説明する。シフトレジスタ部４４には、走査パルスを順番に出力するためのスキャンクロック信号と同期して走査パルスを出力するためのスキャンデータが呼入力される。シフトレジスタ部４４内のデータはスキャンクロック信号によりシフトするので、スキャンデータ信号は先頭のクロック２回分となる。スキャンクロック信号が入力される毎に走査パルスはシフトしてゆき、各レジスタからＯｄｄ用ブランク部４２と、Ｅｖｅｎ用ブランク部４３に出力される。この際、各ブランク信号はデューティ比５０％ではないので、容易に次走査パルスと重なりのある走査パルスを生成することができる。図１４に示すように、走査パルス信号を、１ライン目，２ライン目、３ライン目．．と重なりのある走査パルスを特徴的に記載しているが、Ｏｄｄブランク信号及びＥｖｅｎブランク信号に入力することにより、一定時間の重なりを持つ走査パルスを出力することができる。この重なりのある各ライン目の走査パルスは、高圧ドライバ部４１によって高圧側に電圧変換されてＰＤＰをドライブする。
【００５２】
この走査パルスを時間的に重ねることによって、実効的な走査パルス幅を広くすることができるので、ＰＤＰによる書き込み放電の発生する確率が上昇し、書き込み放電の失敗が減少するという効果が得られる。また重なりの分、走査パルスを短縮することにより、走査期間全体の時間が短くなるので、１サブフィールドの他の期間すなわち、リセット、維持に振り分ける時間が長くなるという効果が得られる。
【００５３】
［第２の実施形態］
図１５は本発明による駆動方法を実現するための駆動回路例である。プラズマディスプレイパネル２８の水平方向の端部に走査電極、維持電極の取り出し部があり、この接続部に駆動回路２１，２２が接続される。走査電極側の駆動回路２１，２２は走査電極１本ずつに走査パルスを出力させるための走査ドライバ１，２、パルスＰse-sを出力させるためのプライミングドライバ２４、維持パルスを出力するための維持ドライバ２３から構成される。走査ドライバ２１，２２は、奇数ライン、偶数ライン毎に独立したＩＣとし、２つのＩＣに独立したクロック信号、ブランク信号を入力させることで、時間的に重なりのある走査パルスを出力する。
【００５４】
一方、維持電極側の駆動回路は、維持電極全体に消去パルスを印加するための消去ドライバ２６、維持パルスを印加するための維持ドライバ２３，２７から構成されている。プラズマディスプレイパネル２８の垂直方向の端部にはデータ電極の取り出し部があり、データ電極側の駆動回路は発光させるセルを選択するデータパルスを出力するためのデータドライバ２５から構成される。
【００５５】
データドライバ２５の出力を制御するためのデータドライバは、例えば図１６に示すように、基準クロック信号に応じてデータをレジストするシフトレジスタ３１、奇数ライン書き込み用、偶数ライン書き込み用に設けられ、シフトレジスタの内容のドライバへの転送を制御するためのラッチ３２，３３及びその内容をリセットするリセット、ラッチ３２，３３からの信号を高圧ドライバをコントロールできるだけの電圧レベルに変換するレベルシフト回路３６，３７、高圧の出力をオン・オフするためのドライバ３８，３９で構成される。
【００５６】
図１７に走査パルスＰscと奇数・偶数それぞれのラッチ３２，３３及びリセットに入力される信号との時間的関係を示す。ラッチ３２，３３は立ち上がりでシフトレジスタ３１の内容をドライバに転送し、立ち下がると転送した内容をリセット信号が入力されるまで保持する機能を持つ。それぞれのラッチは奇数、偶数の走査パルスの立ち下がりと同期し、リセットは立ち上がりと同期している。このような信号を入力することにより、それぞれの走査パルスのタイミングに同期したデータパルスを出力することができる。
【００５７】
上記各実施形態で、上述した図１８の走査パルス形状において、ｎ番目走査ラインの走査パルス立ち下がり時刻ｔn,1、立ち上がり時刻ｔn,2として、ｔn,2＝ｔn+1,1であるが、図２の本発明の走査パルスでは、ｔn,2がｔn+1,1よりも遅いタイミングになるため、その時間差ｔｄだけパルス幅が大きいことが特徴の一つとして挙げられる。
【００５８】
また、図８に示すように、上記実施形態１の期間２、すなわち走査期間において、走査パルスを従来通りにし、走査パルスを重ねた分、次の走査パルスの印加するタイミングを早めることで、全ラインを走査するのに必要な時間が、｛（ｔｄ）×（走査ライン数−１）｝分短くなり、短くなった分、期間３すなわち維持期間を、図７の駆動よりも長くすることができる。また、第２の実施形態においては、長くなった維持期間に維持パルス数を増やすことで、輝度が向上する。
【００５９】
また、図９に示すように、第１の実施形態の期間２である走査期間を変化させずに、走査パルスを重ねた分だけ時間を短縮することにより、余った時間｛（ｔｄ）×（走査ライン数−１）｝に走査線数を増やすこともでき、従来と同じ時間で、より多くのラインを走査することができる。このことにより高解像度を得ることができる。
【００６０】
また、図１０に示すように、図１のリセット期間のＰpe-sパルスを印加せず、維持電極側に走査電極波形Ｐｐｒ−ｓに対応して、負電圧のプライミングパルスを印加した後、電荷調整パルスＰpe-cのみ印加し、Ｐpr-s、Ｐpr-cパルスによって生じた壁電荷を消去せずに、走査パルスＰw-sとデータパルスＰdによって選択的に消去し、消去されないセルのみを発光させる消去選択型駆動において、上記実施形態を適用することで、同様の効果が得られる。
【００６１】
【発明の効果】
このように、本発明によれば、走査パルスの印加時間を重ねることで、実効的な走査パルスの幅を広げることができる。これにより走査パルス期間内での書き込み放電の発生する確率が高くなり、表示のちらつきの原因である書き込み放電の失敗が減少する。
【図面の簡単な説明】
【図１】本発明の走査電極と、維持電極、データ電極に印加される電圧波形図である。
【図２】本発明の走査電極に印加される期間２の電圧波形図である。
【図３】本発明の走査電極に印加される期間２の電圧波形図である。
【図４】本発明の走査電極波形に対するデータ電極の波形による表示例図である。
【図５】本発明の走査電極波形に対する放電発光波形の関係図である。
【図６】本発明に適用される動作説明のための走査パルス印加からの時間と放電残り確率との関係グラフである。
【図７】本発明のプラズマディスプレイパネルの１フィールドのタイミングチャートである。
【図８】本発明のプラズマディスプレイパネルの１フィールドのタイミングチャートである。
【図９】本発明の走査電極に印加される期間２の電圧波形図である。
【図１０】本発明の走査・維持・データ電極に印加される期間２の電圧波形図である。
【図１１】本発明のプラズマディスプレイパネルの１画素の外観図である。
【図１２】本発明のプラズマディスプレイパネルの走査・維持・データ電極の概念回路図である。
【図１３】本発明のプラズマディスプレイパネルの走査信号の生成回路図である。
【図１４】本発明のプラズマディスプレイパネルの走査生成回路のタイミング図である。
【図１５】本発明のプラズマディスプレイパネルの走査・維持・データ電極の概念回路図である。
【図１６】本発明のプラズマディスプレイパネルのデータ電極ドライバの概念回路図である。
【図１７】本発明のプラズマディスプレイパネルのデータ電極ドライバの動作を説明するタイミングチャートである。
【図１８】従来例の走査電極と、維持電極、データ電極に印加される電圧波形図である。
【符号の説明】
１  絶縁基板
２  絶縁基板
３  走査電極
４  維持電極
５  トレース電極
６  トレース電極
７  データ電極
８  放電ガス空間
９  隔壁
１０  可視光
１１  蛍光体
１２  誘電体
１３  保護層
１４  誘電体
２１，２２  走査ドライバ
２３  維持ドライバ
２４  プライミングドライバ
２５  データドライバ
２６  消去ドライバ
２７  維持ドライバ
３１  シフトレジスタ
３２  Ｏｄｄラッチ
３３  Ｅｖｅｎラッチ
３４，３５  ＯＲ回路
３６，３７  データドライバ
【図１】
0003539291.tif 000002
【図２】
0003539291.tif 000003
【図３】
0003539291.tif 000004
【図４】
0003539291.tif 000005
【図５】
0003539291.tif 000006
【図６】
0003539291.tif 000007
【図７】
0003539291.tif 000008
【図８】
0003539291.tif 000009
【図９】
0003539291.tif 000010
【図１０】
0003539291.tif 000011
【図１１】
0003539291.tif 000012
【図１２】
0003539291.tif 000013
【図１３】
0003539291.tif 000014
【図１４】
0003539291.tif 000015
【図１５】
0003539291.tif 000016
【図１６】
0003539291.tif 000017
【図１７】
0003539291.tif 000018
【図１８】
0003539291.tif 000019