(57)【特許請求の範囲】
【請求項１】
光網上で搬送される多ビットでビットシリアルの光パケットを処理する方法であって、
ａ）該パケットと共にマーカーパルスを伝送する段階と；
ｂ）該パケットと該マーカーパルスとを受取る段階と；
ｃ）該マーカーパルスを該パケットと分離する段階と；
ｄ）該マーカーパルスを時間ドメインで複製して、それによりクロックパルス列信号を該パケットのビットレート又はその約数倍で作る段階と；
ｅ）その後、該パケットと該クロック信号とを光処理手段（４）に入力して、光ドメインで該パケットを操作する段階とを備えた方法。
【請求項２】
光網上で搬送される多ビットでビットシリアルの光パケットを処理するための光回路であって、
ａ）該光パケットと、該光パケットと共に搬送されたマーカーパルスとを受取る光入力と；
ｂ）該光入力に接続され、かつ、該マーカーパルスを該光パケットから分離する手段（１）と；
ｃ）該分離する手段に接続され、かつ、該マーカーパルスの複製により、光クロックパルス列信号を該パケットのビットレート又はその約数倍で作るようにされたマーカーパルス複製段（３）と；
ｄ）該マーカーパルス複製段に接続され、かつ、該光クロック信号を出力するようにされた光出力であって、光ドメインでの該光パケットに対するその後の操作での使用にあてるように該光クロック信号を出力する光出力とを備えた光回路。
【請求項３】
請求項２記載の光回路であって、さらに、光出力（ｄ）と光入力（ａ）とに接続され、かつ、前記光クロック信号を用いて該光パケットの再タイミングをおこなうようにされた光再タイミング段を備えた光回路。
【請求項４】
請求項２記載の光回路であって、さらに、光出力（ｄ）と光入力（ａ）とに接続され、かつ、前記光クロック信号を用いて該光パケットの再生をおこなうようにされた光再生段を備えた光回路。
【請求項５】
請求項２記載の光回路であって、さらに、光出力（ｄ）と光入力（ａ）とに接続され、かつ、前記光クロック信号を用いて該光パケットのデマルチプレックスをおこなうようにされたデマルチプレックサ段を備えた光回路。
【請求項６】
光網上で搬送される多ビットでビットシリアルの光パケットを処理する方法であって、
ａ）該パケットと共にマーカーパルスを伝送する段階と;b）該パケットと該マーカーパルスを受取る段階と；
ｃ）該マーカーパルスを該パケットから分離する段階と；
ｄ）該マーカーパルスを時間ドメインで複製して、それにより多ビットの光ワードを該光パケットのビットレート又はその約数倍で作る段階と；
ｅ）その後、該パケットと多ビットの光ワードとを光処理段（４）に入力して、光ドメインで該パケット操作する段階とを備えた方法。
【請求項７】
光網上で搬送される多ビットでビットシリアルの光パケットを処理するための光回路であって、
ａ）該光パケットと、該パケットと共に搬送されたマーカーパルスとを受取る光入力と；
ｂ）該光入力に接続されていて、該マーカーパルスを該光パケットから分離する手段（１）と；
ｃ）該分離する手段に接続され、かつ、該マーカーパルスを複製することにより、多ビットの光ワードを該パケットのビットレート又はその約数倍で作るようにされたマーカーパルス複製段（図12;3´）と；
ｄ）該マーカーパルス複製段に接続され、かつ、該多ビットの光ワードを出力して、光処理段での該光パケットの操作での使用にあてるようにされた光出力とを備えた光回路。
【発明の詳細な説明】
発明の背景
この発明は光網上で搬送される多ビットパケットを処理するための方法及び装置に関する。典型的なものとして、パケットは超高速２値データ信号で成り、そのビットレートは10Gbit/s以上であって、例えば電気通信トラヒックを搬送するものである。
ここでパケットという用語は、非同期パケットであって例えばATMシステム内で伝送されるものと、また、同期したデータのパケットであって同期OTDM（光時分割多重）システム内のフレームのようなものの両方を意味している。
超高速２値データ信号は、例えば（ピコ秒）といった超短パルスでその繰り返し周波数が必要とされるビットレートの約数倍（サブマルチプル）であるような発生源を用いることにより、リターン・トゥ・ゼロ（RZ）形式ですぐに発生することができる。これらのパルスは次にそれぞれが多数の別々な光経路に分けられ、電気光学的デバイスを用いて変調され、時間遅延され、次に再結合されて、超高速ビットレートを得るために互いにインターリーブされる［１］。このビットレートは電子回路の速度能力を超えているので、後続の信号処理（再度のタイミング、再生、もしくはデマルチプレクスなど）は全光学的技術を用いねばならない。このためには一般に、データと正確に（ピコ秒での）ビット同期した光クロック信号を用意する必要があることになる。
超高速の回路−スイッチをもつ、すなわち同期伝送システムでは、クロック再生が位相ロックされたループを用いて実行することができるが、これは非同期伝送システム、とくに非同期パケット−スイッチ（交換）システムでは不可能であり、その理由は、クロック再生がパケット継続期間の僅かな一部内でパケット毎に行われなければならないことによる。このためには位相ロックループで極めて短い捕捉期間（acquisition time）（おそらくは数十又は数百ピコ秒といった短いもの）のものを必要とする。例えば、ある種の集積光デバイスのようなものを用いて光路長を非常に短くすることによって光位相ロックループ内のループ一周遅延（loop roundtrip delay）を短縮することができたとしても、しっかりと位相ロックループが動作するには、十分な位相誤差信号品質と十分なロック・イン・レンジをもってロックを達成するのであるから多数の信号パルスを必要とすることになる。従って、捕捉時間はパケット交換システム内のパケット継続時間よりも遥かに長いものとなってしまう。さらに、この時間内にロックが達成できたとしても、短い捕捉時間によって位相ロックループは雑音による妨害に一層感じやすいものとなってしまう。
これらの問題に照らして、各データパケットの前に櫛状のクロックパルスを送信することが以前に提案されている［７］。続いて、パケットの信号処理が実行されることになる網内の各位置で、光カップラ（結合器）、高速光検出器、電子検知回路、及び光電子空間スイッチを用いて、櫛状のクロックパルスがデータから分離される。しかし、このやり方は重大な不利益事項を備えている。第１に、櫛状クロックパルスの伝送に関係した追加のオーバーヘッド（諸経費）により網のトラヒック容量のペイロード（有料負荷）が高くなることである。これはクロック櫛の比較的短い部分だけを伝送することにより最小化できるが、それでもなお、クロック櫛とデータパケットとの間に十分に長い時間保護帯（time guard band）を置いて、検知回路内に時間不確定と光電子スイッチの切換え時間とを納めるようにしなければならないことになる。この保護帯は0.5〜１ナノ秒の長さ、すなわち100Gbit/sのデータパケットビットレートにおける50〜100ビット周期に等しい長さを必要とする。第２の不利益は、クロック櫛又はその一部がデータパケットと同じ伝送障害にさらされ、例えば増幅器雑音やファイバの音響光学効果などから生ずる振幅雑音やタイミング・ジッタの被害を被ることである［8,9］。このためクロックパルス列の用途が制限されることになる。
ZhangらがElectronics Letters,Vol.29 No.21,14 October 1993,pp.1871−1873で開示している別な提案では、OTDM（光時分割多重）パケットから分離された波長チャンネル上を伝送されるクロックパルスが使用される。クロックパルスが別な波長であるから、フレームに対するそれらの位相関係は伝送経路上での分散の結果として変化している。
Journal of Lightwave Technology,Vol.11 No.5/6,May 1993,pp.829−835に刊行された論文は、同期したビット流がブロック及びサブブロックに分けられ、それらが所定パターン内のタイミングビットと共働するようにしたシステムを開示している。AND及びORゲートと共働する論理処理が数段階ある手段によってクロック信号が所定のビットパターンから再生される。
発明の要約
この発明を第１の視点から見ると、光網上で搬送されている多ビットパケットを処理する方法が提供されており、その特徴は、パケットと一緒にマーカーパルスが伝送され、またこのマーカーパルスが複製（レプリカ作り）されて、クロック信号がビットレート又はその約数倍（サブマルチプル）で作られてパケットについての後の動作で使用される。
この発明は、各パケットから１つのパルス、“マーカーパルス”をとり、それを使って適切なパルス繰返し周波数でマーカーを複製することによりクロックパルス列を作る。帰還ループが含まれていないから、この技術はパケット毎のベースで最小遅延で使用することができる。先行技術と対比すると、網のオーバーヘッドは無視できるほどに小さく（パケット当り約１〜３の追加のビット周期が普通）、クロックは複雑な論理回路なしに再生できる。さらに、クロックパルスが大きな精度で作られ、実質的に振幅又はタイミング・ジッタがない。この発明は非同期システムの範囲にあってとくに優れているのは、上述のように各到来フレームに対してクロックを急速に捕捉する必要がないことである。しかも、通常のクロック再生技術として同期OTDMフレームで使用されているものよりも優れている。
再生されたクロック信号は多ビットパケットの再タイミング用として使われるのが望ましい。
既に述べたように、この発明の方法を用いて作られるクロック信号は実質的にジッタがない。従って、とくにパケットビットの再タイミングで使用するのに適している。
再タイミングの段階は、パケット及び再生されたクロックパルス列を非線形光変調器に導入することを含み、パケットが分散性媒質上に実質的に出力される場合には、パケットのビットを再タイミングするクロックパルスとパケットとのクロス位相変調を生じさせる。
パケットビット再タイミングの望ましい形態は、ソリトン・シェパード技術（soliton−shepherd technology）として本願出願人が出願中の国際特許出願PCT/GB93/00863（WO93/22855）に開示されているものを採用する。
代わって、あるいは後続のビットレベル処理に加えて、全光学的パケット再生段を含めてもよい。望ましくは、再生されたクロックパルス列は光スイッチに入力され、このスイッチが到来するパケットデータ流によってゲートされて、スイッチの出力に再生されたデータ流を作る。この光スイッチは、例えば、非線形ループミラー（NOLM）でよい。
この方法はマーカーパルス再生段階を含み、そこではパケットからのマーカーパルスが増幅され、フィルタにかけられ、あるいは別の整形がされてから複製にかけられる。
望ましくは、マーカーパルスは固定のビット非同期時間関係をそのパケットの他のパルスとの間にもつものとする。このマーカーパルスは次にヘッダーの遅延したバージョンをもつマーカーパルスを含むパケットヘッダーとANDをとることにより分離され、この遅延はマーカーパルスがANDゲートでヘッダーの他のパルスと一致するようになっている。
データパケットのタブからマーカーパルスを区別するための代わりの手段には、マーカーについての識別性をもつ強度又は偏波を使用することが含まれる。識別性をもつ時間関係を使用するのは一般に好ましいとされ、その理由として、長い光路にわたる分散のような効果の結果、マーカーパルスがパケットの他のパルスから分離されるという不利益の可能性をこういった代わりの手段が全て備えていることによる。これに対比して、もしマーカーパルスがその時間的な位置によって単純に識別されるのであれば、一般にパケットの他のパルスと同様に伝搬がされることになろう。しかし、もし偏波モード分散が無視できないか、ソリトンマーカーを使用するのであれば、そのときはマーカーをその偏波で識別することが受け入れられる。
この発明を第２の視点から見ると、光網上を伝送される多ビットパケットを処理するための光回路が提供され、その特徴は、多ビットパケットとともに搬送されるマーカーパルスからクロックがパケットビットレート又はその約数倍（サブマルチプル）で生成されて、パケットに対する後続の動作で使用するようにされたマーカーパルス複製段階とされる。
この発明を第３の視点から見ると、光網上を搬送される多ビットパケットを処理する方法であって、その特徴として、パケットとともにマーカーパルスを伝送し、後にパケットと一緒に搬送されたマーカーパルスから光のワード（単語）が生成され、パケットをこの光のワードで処理して、処理したパケットを出力する方法が用意される。
図面の説明
例としてだけの目的で、添付の図面を参照しながら以下にこの発明について記述してゆく。
図１はパケットビット再タイミング用回路の模式図である。
図2a及び2bはそれぞれ全光学的パケット再生器とその再生器で使用するための光スイッチである。
図３はパケット・デマルチプレクサである。
図4aないし4dはマーカーパルスを識別する異なる方法を例示する。
図5a及び5bはクロックパルスを生成する方法を示す。
図6aないし6cはマーカーパルスを複製するための別の回路を示す。
図７はデマルチプレクサの配置を示す模式図である。
図８は図７の遅延線チップ１の配置を示す。
図９は図７の遅延線チップ２の配置を示す。
図10は図１及び２の回路内で使用するパルス再生器を示す。
図11は図２の回路で使用する光スイッチを示す。
図12は同期OTDMパケットの選ばれたチャンネルを再生するための回路を示す。
実施例の記述
全光学的パケット再生器にはマーカーパルス分離器／複製器（1;図２）があり、到来するOTDMパケットをその入力で受領する。分離器／複製器１は、例えばファイバの50:50カップラ（結合器）を用いてパケットの複製を作ることができる。もとのパケットは次に出力され、後段のスイッチに送られる。カップラの他の出力に現れるパケットはパケットヘッダー内で搬送されるマーカーパルスを再生して分離するために処理される。マーカーパルスは次にマーカーパルス再生段２に送られ、さらにマーカーパルス複製器３に進む。ここではマーカーパルス列はものとビットレートでクロックパルス列を作る。クロックパルス列はもとのパケットでゲートされる光スイッチ４へ入力される。
導入部で述べたように、マーカーパルスをパケットから識別するには各種の可能な方法があるが、この発明例で採用するのに好ましい技術は、マーカーとしてその時間的位置が他のデータパケットとの関係で識別できるものを使用し、とくに固定したビット非同期遅延によってパケットの他部に先行しているマーカーを使用する。例えば、マーカーとパケットとの間の遅延は、Ｔをパケットのビット周期とするとき、1.5Tとする。この場合、パケットはヘッダーの中にすぐに続くマーカーパルスとして常に１に設定されている１ビットを含む。このマーカーパルスはパケットから抽出されるもので、パケットとそのパケットの遅延したバージョンとを光ANDゲートに加え、その遅延をマーカーとパケットの最初に続くビットとの時間差（今の例では1.5T）に等しく設定して得ることができる。この過程が図5aに模式的に示される。
図5bは実用上の実現例を示す。この実現例では、ANDゲートが半導体レーザ増幅器（SLA）である。ANDゲートへのパケット入力のもとのものと遅延したバージョンとはSLA内で、文献［16］に記載されているように、４波混合（FWM）により干渉し合う。BT＆ＤのMPC1000のような独立した偏波制御器がANDゲートへの２つの入力枝路内に用意されている。固定した遅延が偏波保存ファイバ54のある長さによって備えられる。ファイバ54の長さはファイバの２つの偏波固有モードに対する群遅延差が必要とされる遅延1.5Tに等しいように選ばれる。典型的な偏波保存ファイバとして、高複屈折ファイバで形式HB1500（英国ハンプシャー、チャンドラーズフォードのFibercore社製）で、ビート長2mm未満、ビットレート100Gbit/sでのパケットについて15ピコ秒の遅延を与えるのに30mより短い長さを必要とするものがある。到来するパケットの偏波状態がファイバ偏波軸に対して45度傾いたときに線形となるように設定される。こうして信号を２つの直交偏波成分に分け、各成分がファイバから15ピコ秒の時間差必要値をもって出射される。これら２つの直交偏波の時間シフトした成分が光ANDゲートへの入力信号となる。文献［16］に記述されているように、ANDゲートはポンプ光を必要とし、それが適当な偏波で第２の入力枝路を通って偏波保存ファイバに結合される。
このようなANDゲートを備えると、AND信号を出力の他の特徴から分離するために出力で鋭いフィルタ作用が必要となる。しかし、これが出力パルスプロフィルに好ましくない広がりを生じさせることになる。これを避けるために、出力が極めて急峻なエッジをもつ高分解能ファイバ・ブラッグ格子フィルタを用いてフィルタをかけるのがよい。このような格子は、例えば、水素添加（200Bar）の標準通信用ファイバ（Phillips整合クラッド）で正規のコア・クラッド屈折率差4.5×10-3をもつものの中に組込むことができる。4mm長の格子が短形のシリカブロックと位相マスクとに基づいた干渉計を用いてKashyap R,“Photosensitive optical fibres:Devices and Applications",Opt.Fibre Technol.,1（１）,17−34,1994に記述されているように、レプリカを作ることができる。このようなフィルタは消滅（エクスティンクション）が64dBよりも大きく、エッジ幅が1nmよりも小さく、しかもこのようなフィルタを中間にアイソレータを置いてカスケードと（従属接続）することにより、74dBよりもよい排斥を得ることができる。
マーカーパルスをデータパケットの他部から識別する方法は、識別性のある強度、又は偏波としてそれぞれ図4a,4cに示したものを使用することである。図4bは時間的な位置を用いた好ましい方法を例示している。
マーカーパルスがその偏波状態によって区別される場合、例えば図4cでは、もし偏波としてパケットの他のものと直交していれば、この直交性が伝送中に保存されることを条件として、マーカーをSIFAM形式PS15のような単純な偏波ビームスプリッタを用いて主パケットから分離することができる。実験事実によると、偏差直交性は数千キロメートルといった長距離伝送でも保存される。ノードから出たパケットのヘッドで置き換えられなければならない。図２で述べたように、また図１で以下に述べるように、これを行うには、破線の光経路を用いてマーカーパルスの複製が適当な時間遅延をもつ出力パケットと結合するような経路をとることになる。
一度再生がされると、マーカーパルスはパルス再生段階により処理される。これには、例えば増幅、スペクトルのフィルタ作用、パルス圧縮もしくはソリトン整形が用いられて、パルス品質が改善される。図10はパルス品質を改善するために光デバイスの非線形伝送特性を用いたマーカーパルス再生の一例を示し、これについては"Pulse shaping,compression and pedestal suppression employing a nonlihear−loop mirror"K.Smith et al.,Optical Letters,Vol.15 No.22,pp.1294−1296（1990）に記述されている。NOLMは振幅雑音と背景ペテスタルとをパルスから抑制し、また時間的にも圧縮するために使用される。図10に示した回路では、エルビウム・ファイバ増幅器はBT＆Ｄ  Technologiesから入手できるモデルEFA2000である。バンドパスフィルタは同調可能なデバイスでJDS  Fitel製のデバイス番号TB15090Bである。溶融ファイバは型式番号SMC0202−９−2C50/212、偏波制御器は手動制御器形式MPC1000であり、この両者はBT＆Ｄから入手できる。ループとして使用されるファイバは長さ200mの分散シフト形ファイバで、分散率が1.6μｍ波長にあり、群速度分散が1.59μｍで−1.6ps/（nm−km）であることはSmithらの文献に記載の通りである。
さらに別なものとして、パルス再生段に到来マーカーパルスによりトリガされる光源を備えて、新しく発生する出力パルスを作るものがある。
マーカーパルス複製器は正確なクロックパルスを作るためにマーカーパルスを複製するための多数の各種技術の１つを使うことができる。図6aは単一段分離、遅延及び再生網であり、シリカ・プレーナ遅延線技術［19］を用いて組み立てることができる。しかし、これが短いクロックパルス列に適しているものの、パルス列が約８パルス長よりも大きい場合、単一段の網はその構造が非実際的になる。そこで図6aに示すように、２値のスプリット遅延結合段を幾つか連結したものを用いるのがよい。log2n段を用いると、単一の入力パルスは一定のパルス間隔Ｔをもったｎのパルス列に変換される。この配置は２値スプリットと結合比を50:50とは異なるように選んで各段で伝送損失の非対称を補償するようにできる。エルビウムをドープしたファイバ増幅器JDSフィルタ形式ErFA−1000のような光増幅器を段階間に挿入して、真性及び外来性損失の両方を補償するために必要とされる構成とすることができる。
図6cに示した別なやり方では、増幅した再循環（１周の繰返し）ループ装置を用いて入力パルスを複製するようにしている。これは、光利得を有する短い再循環遅延線で成る。マーカーパルスの断片（一部）はカップラ（Ｃ）を通ってループに入り、光増幅器（Ａ）により提供される利得とともにループを循環し続ける。ループの１循環と関係する時間遅延はパケットのビット周期もしくはその整数倍に等しい。１ビット周期の遅延は最高ビットレートでは非実際的かも知れない。例えば100Gbit/sのビットレートで動作している場合、必要とされる周遊時間はわずか10psとなり、ループ長は2mm以下ということになる。ビットレートの約数倍でパルス列を作るようにマーカーを複製するのがより実際的であろう。例えば、100GHzクロックの10番目毎のパルスを複製する場合（パルス複製期間＝10×10ps＝100ps）、必要とされるループ長は約15−20mm（すなわちループの直径はおよそ6mm）となる。実際のループ長はその素材の屈折率に依存する。ループがシリカ・プレーナ遅延線（文献［19］）で成り、増幅器／スイッチとして半導体光増幅器を使用することを考えた場合、（L1×n1＋L2×n2＋L3）/c＝Ｔが求められる（L1は屈折率n1のシリカ・プレーナ遅延線の経路長、L2は屈折率n2の半導体光増幅器装置の経路長、L3はシリカ・プレーナ遅延線と半導体装置との間の大気中のインターフェースの全経路長、ｃは真空での光の速度、Ｔは必要とされる光の周遊時間である）。次に、例えばＴ＝100ps,n1＝1.5（シリカの屈折率）,n2＝４（典型的な半導体）,L2＝0.5mm（典型的な半導体装置の長さ）,L3＝0.5mmとすると、L1＝18.17mmが求められる。全ビットレートかつパケットと同じ長さのパルス列を得るようにマーカーパルスを複製したい場合（およそ数百パルスの列と考えられる）、再循環ループ（図６）と先の受動複製段階（図6a又は6b）とを組合わせるのが有効であろう。例えば、受動複製段階を使用して全ビットレート100Gbit/sで10パルスの列を作る場合、再循環ループの周遊時間はビット周期の10倍となるように選ばれる（すなわち先の例では100ps）。よって、10パルスが継続的にループに循環し、出力には100Gbit/sの連続パルス列が送られる（半導体増幅器／スイッチがオフにされるまで継続する）。半導体光増幅器スイッチは、例えばBT＆Ｄの形式SOA1100/3100でよい。
理想的には、カップラは3dBカップラであり、増幅器利得は3dBを得るように設定される。これによって、到来するマーカーの半分の強度をもった同一強度のクロックパルス列がもたらされる。増幅器はパケット毎のベースで電気的にゲートできるように設計される。これには1ns以下程度の応答時間が必要であり、このために半導体増幅器は適切な装置とする。これにより、次に到来するパケットに備えて複製器を迅速に消滅させることができる。
図２に示す光スイッチは図11に示すように構成することができる。図10の再生回路を用いた場合、再生されたマーカーパルスは到来するマーカーと同じ波長のものである。これは、光スイッチへの２つの入力が同じ波長であることを意味する。同波長で制御及び切換え信号と共働するのに適した光スイッチは、N.A.Whitaker et al.に記述されているように、非線形ループミラー（NOLM）の形をとる（"ALL optical arbitrary demultiplexing at 2.5Gbit/s with tolerance to timing jitter",Optical Letters,Vol.16 No.23,pp.1838−1840,December 1991）。ここでは、波長よりも偏波が信号を区別する。図11のスイッチでは、
PC＝MPC1000
PMC＝比50:50の４ポート偏波維持用ファイバカップラで、減衰率15dB以上、余分の挿入損失1.5dB未満、特注品として入手可能。
PBS＝形式PB100−3N−15−NCの偏波分離器／結合器、JDS Fitel製。
PPF＝同じ長さの３つの偏波保存ファイバ、全長500m。
CAS＝交差軸ファイバスプライス。
図１はソリトン・シェパード動作を使用したパケットビット再タイミング回路を示す。ソリトン・シェパード動作の基板技術は本願出願人の先行する国際特許出願PCT/GB93/00863に記載かつクレームされている。非線形光媒体（NOM）内でクロック及びソリトンデータ流をオーバーラップする（重ねる）と、クロックパルスにより非線形位相プロフィルΔΦ（Ｔ）がソリトンに押付けられる。ソリトンの粒子上の性質により、押付けられた位相変調はパルス全体に分散され、その搬送周波数の全シフトがもたらされる。周波数シフトの大きさはクロックパルスに対するソリトンの位置に依存する。この位相変調に続いて適切な分散（Ｄ）を有する媒体上にソリトンが出力されると、押付けられた周波数シフトはタイミング内の応答するシフトに変換される。従って、クロックはクロックパルスにより定められた時間スロットの中央へとソリトンを誘導する役割をする。
この例では、NOMは光ファイバ（伝送リンクに使用したのと同じファイバ）の長さである。非線形過程は交差位相変調（XPM）の過程である。押付けられた位相プロフィルは、（ｉ）クロックパルス幅、（ii）信号とクロックパルスとの間の群遅延差（ウォーク・オフ）に依存する。XPMは伝送リンク内部にあるソリトン支持分散（正極群遅延分散）と組合わせて、両者共にソリトンビットを一時的に誘導する役割を果たす。A.E.Siegmanの"Lasers"（Univ.Science Books,1986）,Chap.27の中でFMレーザのモードロック作用について記述されているのと同様のやり方で、伝送中における増幅器雑音の蓄積もまた位相変調とスペクトルフィルタとの相互作用の結果として抑制される。
上述の光再生器では、最初にパケットからマーカーパルスが分離される。図１には例示していないが、先の実施例では再生されたマーカーパルスにパルス形成を適用することができる。次にマーカーパルスは複製器に送られ、そこでパケットビットレートのクロックパルス列を生成する。ここでも、光生成器に関して上述した複製の技術のいずれもが使用される。複製器により作られたビットレートのクロックパルス列はクロック信号を送り、これがNOMに入力されるとともにソリトンデータ流がデータ流の個々のビットを“誘導”して、それにより再び時間合わせする。
NOMの光ファイバは偏波保存ファイバでよい。この場合、２つの入力パルス流、すなわちデータ流及びクロックパルス列は、偏波ビーム結合器／分離器を用いて直交偏波状態でファイバに発射される。
ファイバNOMを使用する代わりに他の非線形媒体を用いてもよい。とくに、移動波半導体レーザ増幅器を用いることができる。
図３はこの発明を用いたシステムの第３の実施例を示す。図示の回路は全光パケットデマルチプレクサである。到来する高速データパケットに含まれるデータは多重が解かれて幾つかのより低いビットレートのチャンネルを作る。従来の光電子受信機及び電子処理システムを用いて次にこのチャンネルにアクセスすることができる。全体としてデマルチプレクサは直列対並列変換器として実際に機能する。
上述の実施例のように、到来するパケットはマーカーパルスを出力するマーカーパルス分離器／複製器を経由するが、このマーカーパルスが複製されて、そのパケットビットもしくはＭ（Ｍ＝1,2,3,4……）に分けられたパケットビットレートのクロックパルス列が作られる。もとのパケットはマーカーパルス分離器／複製器から、パケットをｍとおり（ｍはでデマルチプレクスされた出力チャンネルの数）に分割した枝部に送られる。枝部の各々は異なるそれぞれの遅延T1,T2……Tmと関係している。各枝部はそれぞれの光ANDゲートA1,A2……Amと接続されている。各光ANDゲートへの第２の入力は、マーカーパルス複製器からのクロックパルス列出力を搬送しているそれぞれの枝部により提供される。
もとのデータパケットを搬送している各枝部内の遅延T1,T2……Tmは、パケットデータ及びクロックパルスが次のシーケンスでANDゲートに到達するように選ばれる：すなわち、クロックパルスがパケットビット1,m＋1,2m＋１……と同期して第１のANDゲートに到達し、またクロックパルスがパケットビット2,m＋2,2m＋２…と同期して第２のANDゲートに到達するといったようなシーケンスである。従って、ANDゲートからの各出力はもとのパケットのビットレートの1/mのものとなる。
ANDゲートは４波混合（FWM）を用いたSLAとすることができ、これは1994年９月30日に出願された我々の同時継続欧州特許出願NO.94307188.6に記述かつクレームされている。
この回路を用いたデマルチプレクスのための機構はForghieriら［15］によって提案されたものと類似しているが、ローカルクロックがどのように得られるかについて異なっている。［15］において、Forghieriらはローカルクロックがどのようにして生成されるかについて記述していないが、後の論文［７］において、伝送されたクロックパルス櫛をパケットと共に使用することを提案しており、前の導入部で述べたようにこれは重大な不利益を破る技術である。
図７は、100gbit/sの光パケットをデマルチプレクスすることができる図３の回路の実施例を示す。この回路では、図5bを参照して上述したような光ANDゲートに接続された偏波保存ファイバをマーカーパルス分離段階で使用する。パルスは次にシリカ・プレーナ遅延線チップCHIP1内で複製される。ここでは図6bに示したトポロジイ（ｍ＝16を得る４段階を有する）が使用される。それは各マーカーパルスに応答して、80psのパルス間隔をもつ16パルスのパルス列を出力する。CHIP1に対する遅延線の図が図８に示される。16mmなどの数字は、各段階に対する光経路の差異をmmで示したものである。
CHIP1により出力されたパルス列は次に光ポンプと共にCHIP2の入力２へ入力される。光パケットはCHIP2の入力１で受領される。これら２つの入力は、１つは装置と水平に、もう１つは直角に、直交方向で線形に偏波される。所望の偏波は各経路内のファイバ偏波制御器を適切に設定することによって作られる。本願発明者による調査では、シリカ・プレーナ遅延線導波路は、装置の平面に対して垂直な偏波軸と、偏波保存（高複屈折）光ファイバに対する典型的な値と同様の複屈折ビート長とに保存されている偏波であることが示されている。したがって、CHIP2内の入力信号の偏波状態は出力への伝搬の間保存され、ここには、光ANDゲートに対する能動装置の役割を果たす８つの半導体光増幅器が配置されている。CHIP2での２つの入力はそれぞれ８つの別個の導波路に分割され、その後、図３の模式図に対応するトポロジイを用いて２つ１組に再結合される。第１入力１のガイドは第２入力２のガイドと結合されるといった具合である。チップは、パケットとクロックとの間の相対的な時間遅延が10psの段階で０から70psへ増大するように設計される。したがって、第１のANDゲートからの出力はパケットビット1,9,17を再生し、第２のANDゲートの出力はパケットビット2,10,18を再生し、……といったようになる。したがって、下方変換された（デマルチプレクスされた）ビットレートは100/8＝12.5Gbit/sであり、これは、BT＆Ｄの形式PDC4310PINフォトダイオードのような入手可能な光検出器の動作範囲である。
本発明を実現する方法及び装置は、1994年11月18に出願された我々の先行する同時継続欧州特許出願（名称：“光電気通信網（Optical Telecommunication Network）”）に記述かつクレームされているハイブリッド・タイミング機構と組合わせて有効に使用することができ、ここではその内容を参照することとする。ハイブリッド・タイミング機構は、広域的なパケットレベルクロックと、より精度の高い局地的なビットレベルクロックとの両方を使用する。この発明のマーカービット複製技術は局地的なビットレベルクロックを作るために使用することができる。
マーカーパルスを複製して標準のクロックパルスを作ることに加えて、マーカーパルスを使用して任意のワードを作ることができる。例えば、同期OTDMシステムでは、網を形成するワードヘマーカーパルスを送り込み、所望のチャンネルに対応するビット位置でパルスを用いて任意のワードを作ることができる。次にワードは上述の回路を用いて選ばれたチャンネルを再タイミング／再生もしくはデマルチプレクスするのに使用される。適切なワード形成網はWO94/21088（PCT/GB94/00397）に記述されている。図12はこの種の回路を示し、3'がワード形成網である。
0003590066.tif 000002
【図１】
0003590066.tif 000003
【図２】
0003590066.tif 000004
【図３】
0003590066.tif 000005
【図４】
0003590066.tif 000006
【図７】
0003590066.tif 000007
【図５】
0003590066.tif 000008
【図６】
0003590066.tif 000009
【図８】
0003590066.tif 000010
【図１０】
0003590066.tif 000011
【図９】
0003590066.tif 000012
【図１１】
0003590066.tif 000013
【図１２】
0003590066.tif 000014