(57)【特許請求の範囲】
【請求項１】
テスタから出力されたフェールビットマップデータを形状認識する形状認識処理部、前記認識された形状データを分類処理して出力データテーブルを作成する形状分類処理部、及び前記出力データテーブルに基づいて統計処理して統計テーブルを作成する統計処理部を備え、
さらに、同一半導体装置に対する前記テスタから出力された複数のテスト項目のデータと、前記出力データテーブルと、あらかじめ記述された原因診断ロジックテーブルとに基づいて形状原因を診断する診断処理部を備えたことを特徴とする半導体装置の試験データ処理装置。
【請求項２】
さらに、前記形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるデータ比較処理部を備えたことを特徴とする請求項１記載の半導体装置の試験データ処理装置。
【請求項３】
フェールビットマップを１ビットづつ走査するステップ、不良データが見つかった場合は８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップ、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップ、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップ、並びに前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップを含むことを特徴とする半導体装置の試験データ処理方法。
【請求項４】
フェールビットマップを１ビットづつ全部走査するステップ、不良データが見つかった場合はそのドットの座標データを不良データ座標テーブルに順に格納するステップ、前記不良データ座標テーブルから１づつ座標データを取り出し、前記フェールビットマップの前記取り出した座標データのビットの８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップ、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップ、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップ、並びに前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップを含むことを特徴とする半導体装置の試験データ処理方法。
【請求項５】
さらに、前記認識された形状データと、複数のテスト項目の結果に基づいた原因診断ロジックテーブルと、テスタによる複数のテスト項目のデータとを組み合わせて形状原因を診断するステップを含むことを特徴とする請求項３又は４記載の半導体装置の試験データ処理方法。
【請求項６】
さらに、前記診断された形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるステップを含むことを特徴とする請求項５記載の半導体装置の試験データ処理方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、半導体メモリあるいはメモリ部分を持つ半導体ロジックデバイス等の半導体装置の試験データ処理装置及びその試験データ処理方法に関するものである。
【０００２】
【従来の技術】
従来のメモリ用テスタについて図１３を参照しながら説明する。図１３は、従来のメモリ用テスタの外観概略を示す図である。
【０００３】
図１３において、１はテスタ、２はＣＲＴ（表示装置）、キーボード、ポイティングデバイス（マウス）等を備え、データ処理システム全体を制御したり、試験データを処理するＥＷＳ（エンジニアリングワークステーション）、３は駆動装置、４はウエハ、５はウエハ４を載せる台、６はウエハ４のチップのパッドに接触して電気的試験を行うプローバ、７はプローバ６を３次元的に移動する駆動腕である。
【０００４】
従来のテスタ１のＥＷＳ２から得られるデータはＨ，Ｌの２値データであり、かつ２次元のテーブル（フェールビットマップ）である。このフェールビットマップはウエハ単位である。図１４は、例えばＥＷＳ２のＣＲＴに表示された１つのチップの具体例を示す。
【０００５】
図１４において、斜線部で示すＨデータは、フェールビットマップ（ｘ，ｙ）（ｘ＝０，１，２，３，〜ｍ，ｙ＝０，１，２，３，〜ｎ）上で、点、線、面として出力される。Ｌデータはフェールビットマップ上には出力されない。
【０００６】
従来は、この点、線、面の認識がされていなかった。この点、線、面の形状は、デバイスの不良原因を推測する有効な情報であるが、形としての認識が自動ではなされてなかった。このため解折者（作業者）が目視で換算して数えていたため、非常に時間がかかっていた。また、形状認識処理ができなかったために、形状分類処理、統計処理も自動ではできなかった。
【０００７】
つまり、テスタ１から出力されるデータは、図１４に示すように、視覚的に見えるが、斜線部のＨデータが何の不良であるかは解析者が判断しなければならなかった。従って、正確さに欠け、また作業時間もかかっていた。
【０００８】
【発明が解決しようとする課題】
上述したような従来のテスタでは、不良データを視覚的に解るように出力するが、不良原因は解析者が判断しなければならず、正確さに欠け、また作業時間もかかっていたという問題点があった。
【０００９】
この発明は、前述した問題点を解決するためになされたもので、テスタから出力されたデータを自動的に形状認識でき、かつ形状分類処理や統計処理が可能な半導体装置の試験データ処理装置及びその試験データ処理方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体装置の試験データ処理装置は、テスタから出力されたフェールビットマップデータを形状認識する形状認識処理部、前記認識された形状データを分類処理して出力データテーブルを作成する形状分類処理部、及び前記出力データテーブルに基づいて統計処理して統計テーブルを作成する統計処理部を備え、さらに、同一半導体装置に対する前記テスタから出力された複数のテスト項目のデータと、前記出力データテーブルと、あらかじめ記述された原因診断ロジックテーブルとに基づいて形状原因を診断する診断処理部を備えたものである。
【００１２】
また、この発明に係る半導体装置の試験データ処理装置は、さらに、前記形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるデータ比較処理部を備えたものである。
【００１３】
また、この発明に係る半導体装置の試験データ処理方法は、フェールビットマップを１ビットづつ走査するステップと、不良データが見つかった場合は８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むものである。
【００１４】
また、この発明に係る半導体装置の試験データ処理方法は、フェールビットマップを１ビットづつ全部走査するステップと、不良データが見つかった場合はそのドットの座標データを不良データ座標テーブルに順に格納するステップと、前記不良データ座標テーブルから１づつ座標データを取り出し、前記フェールビットマップの前記取り出した座標データのビットの８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むものである。
【００１５】
また、この発明に係る半導体装置の試験データ処理方法は、さらに、前記認識された形状データと、複数のテスト項目の結果に基づいた原因診断ロジックテーブルと、テスタによる複数のテスト項目のデータとを組み合わせて形状原因を診断するステップとを含むものである。
【００１６】
さらに、この発明に係る半導体装置の試験データ処理方法は、さらに、前記診断された形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるステップを含むものである。
【００１８】
【作用】
この発明に係る半導体装置の試験データ処理装置においては、テスタから出力されたフェールビットマップデータを形状認識する形状認識処理部と、前記認識された形状データを分類処理して出力データテーブルを作成する形状分類処理部と、前記出力データテーブルに基づいて統計処理して統計テーブルを作成する統計処理部とを備え、さらに、同一半導体装置に対する前記テスタから出力された複数のテスト項目のデータと、前記出力データテーブルと、あらかじめ記述された原因診断ロジックテーブルとに基づいて形状原因を診断する診断処理部を備えたので、テスタから出力されたデータの形状認識、形状分類、統計処理が自動的にでき、処理時間を短縮でき、また、形状原因を自動的に診断できる。
【００１９】
また、この発明に係る半導体装置の試験データ処理装置においては、さらに、前記形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるデータ比較処理部を備えたので、不良原因を自動的に求めることができる。
【００２０】
また、この発明に係る半導体装置の試験データ処理方法においては、フェールビットマップを１ビットづつ走査するステップと、不良データが見つかった場合は８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むので、形状認識が自動的にでき、処理時間を短縮できる。
【００２１】
また、この発明に係る半導体装置の試験データ処理方法においては、フェールビットマップを１ビットづつ全部走査するステップと、不良データが見つかった場合はそのドットの座標データを不良データ座標テーブルに順に格納するステップと、前記不良データ座標テーブルから１づつ座標データを取り出し、前記フェールビットマップの前記取り出した座標データのビットの８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むので、形状認識が自動的にでき、処理時間をより短縮できる。
【００２２】
また、この発明に係る半導体装置の試験データ処理方法においては、さらに、前記認識された形状データと、複数のテスト項目の結果に基づいた原因診断ロジックテーブルと、テスタによる複数のテスト項目のデータとを組み合わせて形状原因を診断するステップとを含むので、形状原因を自動的に診断できる。
【００２３】
さらに、この発明に係る半導体装置の試験データ処理方法においては、さらに、前記診断された形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるステップを含むので、不良原因を自動的に求めることができる。
【００２４】
【実施例】
実施例１．
この発明の実施例１について図１、図２、図３及び図４を参照しながら説明する。図１は、この発明の実施例１に係る試験データ処理装置の機能ブロックを示す図である。また、図２は、この実施例１の動作を示すフローチャートである。さらに、図３及び図４は、この実施例１の出力結果を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００２５】
図１において、１０は試験データ処理装置であるＥＷＳ、１１はメモリ用テスタ１のデータ出力部とラインを介して接続されたデータ入力部、１２はデータ保持部、１３は形状認識処理部、１４は加工データ保持部、１５は形状分類処理部、１６は統計処理部、１７はデータ出力部である。なお、上記各部はソフトウエアの各機能部を示す。
【００２６】
まず、メモリ用テスタ１から出力されるデータ（フェールビットマップ）は図１４のような構造になっている。このフェールビットマップは、ｍ×ｎのメッシュ（マトリックス）に区切られ、各１つのドット（ビット）、あるいはピクセルごとにＨ，Ｌ（または０，１）の２値化された情報が含まれている。それぞれのドットはｘ方向及びｙ方向にあらかじめ設定されたアドレス（ｘ，ｙ）をもっている。
【００２７】
つまり、任意のアドレス（ｘ，ｙ）を呼び出せばそのアドレスのドットからＨまたはＬの２値化された情報を取り出せる。これを２次元的にあらわせば図１４のように表示出力できる。メモリデバイスの場合、そのデバイスのセルアドレスが図１４のアドレス（ｘ，ｙ）と一致している。通常、ＨもしくはＬデータがそのメモリデバイスのセルの不良をあらわすことに用いられる。この実施例ではＨデータを不良として扱うことにする。
【００２８】
図１４のフェールビットマップにおける不良データ（Ｈデータ）の形状はテスタ１によるメモリデバイスのテスト内容によっては、その不良の原因を推測するのに非常に有効であるが、その形状認識処理が従来では自動でできなかった為に、作業者が目でみて判断し形状の分類を点、線、面などのようにしていた。また、その分類された点の数や線、面の数も同様に作業者が数えており、非常に労力を有していた。
【００２９】
この実施例１は、テスタ１のデータ出力部から出力されたデータ（フェールビットマップ（ｘ，ｙ））をまずデータ入力部１１を介してデータ保持部１２で保持する。保存の時はテスタ１から出力されたウエハ４のチップ単位ごとにファイルとして保存する。次に、このデータをデータ保持部１２から読みだし、形状認識処理部１３で形状認識される。この形状認識されたデータは加工データ保持部１４で保持され、次に、形状分類処理部１５、統計処理部１６で処理され、再び、加工データ保持部１４で出力データテーブル（Ｘ，Ｙ）、統計データテーブルとして保持される。そして、このデータはデータ出力部１７から外部に出力される。
【００３０】
つぎに、この実施例１の形状認識、及び形状分類の処理について図２のフローチャートを参照しながら説明する。
【００３１】
ステップ２０〜２１において、認識処理したいファイル（フェールビットマップ（ｘ，ｙ））を呼び出す。また、（ｘ，ｙ）座標の最大値ｍ、ｎを設定する。なお、説明を分かりやすくするために、フェールビットマップ（ｘ，ｙ）を、この処理のなかでは入力データテーブル（ｘ，ｙ）と称する。
【００３２】
ステップ２２において、形状データ「ビット」、「ビットライン」、「ワードライン」、「その他」毎のカウンタＢＩＴ、ＢＬＩＮＥ（１）、ＢＬＩＮＥ（２）、ＢＬＩＮＥ（３）、〜ＢＬＩＮＥ（ｎ）、ＷＬＩＮＥ（１）、ＷＬＩＮＥ（２）、ＷＬＩＮＥ（３）、〜ＷＬＩＮＥ（ｍ）、ＯＴＨＥＲの初期値「０」を設定する。ここで、ＢＬＩＮＥ及びＷＬＩＮＥの（）内は、それぞれの長さ（ビット数）を示してＬ及びＬＬで表し、これらも初期値「０」を設定する。
【００３３】
ステップ２３において、入力データテーブル（ｘ，ｙ）の座標ｘ＝０，ｙ＝０として初期化する。なお、チップ毎の出力データテーブル（Ｘ，Ｙ）＝（０，０）として初期化しておく。
【００３４】
ステップ２４において、入力データテーブル（ｘ，ｙ）のドットの走査を開始する。ここで、該当ドットのデータがＬの場合、ステップ３４でｘ座標が最大値ｍでなかったら、次のステップ３５でｘ＝ｘ＋１として、次のドットを走査する。ステップ３４でｘ座標が最大値ｍであったらステップ３６へ進み、このステップ３６でｙ座標が最大値ｎでなかったら、次のステップ３７でｙ＝ｙ＋１として、次のドットを走査する。ステップ３６でｙ座標が最大値ｎであったら終了とする。一方、上記該当ドットのデータがＨの場合、次のステップ２５へ進む。
【００３５】
ステップ２５〜３３において、上記（ｘ，ｙ）のドットのデータがＨの場合は、その８方向の隣接ドットを走査する。それらの隣接ドットにＨデータがなかったら、形状データとして「ビット」を格納する。つまり、Ｘ＝ｘ，Ｙ＝ｙとして、出力データテーブル（Ｘ，Ｙ）＝“ＢＩＴ”とする。また、カウンタを更新する。つまり、ＢＩＴ＝ＢＩＴ＋１とする。また、ステップ２５において、ｘ（プラス）方向の隣接ドットにＨデータがある場合、ステップ４０へ進む。また、ステップ２９において、ｙ（プラス）方向の隣接ドットにＨデータがある場合、ステップ５０へ進む。さらに、ステップ２６、２７、２８、３０、３１、又は３２において、（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドットにＨデータがある場合、ステップ６０へ進む。
【００３６】
ステップ４０〜４４において、入力データテーブル（ｘ＋１，ｙ）のドットにＨデータがあった場合、ｘ＝ｘ＋１、ＬＬ＝ＬＬ＋１とし、入力データテーブル（ｘ，ｙ）のドットを走査する。そして、Ｌデータが見つかるまで、ｘ方向の長さＬＬをカウントする。形状データとして長さＬＬの「ワードライン」を格納する。つまり、座標をＸ＝ｘ−ＬＬ，Ｙ＝ｙとして、出力データテーブル（Ｘ，Ｙ）＝“ＷＬＩＮＥ（ＬＬ）”とする。また、カウンタＷＬＩＮＥ（ＬＬ）＝ＷＬＩＮＥ（ＬＬ）＋１として更新する。なお、ｘ＝ｘ−ＬＬとして、入力データテーブルのｘ座標の値を元に戻す。
【００３７】
ステップ５０〜５４において、入力データテーブル（ｘ，ｙ＋１）のドットにＨデータがあった場合、ｙ＝ｙ＋１、Ｌ＝Ｌ＋１とし、入力データテーブル（ｘ，ｙ）のドットを走査する。そして、Ｌデータが見つかるまで、ｙ方向の長さＬをカウントする。形状データとして長さＬの「ビットライン」を格納する。つまり、座標をＸ＝ｘ，Ｙ＝ｙ−Ｌとして、出力データテーブル（Ｘ，Ｙ）＝“ＢＬＩＮＥ（Ｌ）”とする。また、カウンタＢＬＩＮＥ（Ｌ）＝ＢＬＩＮＥ（Ｌ）＋１として更新する。なお、ｙ＝ｙ−Ｌとして、入力データテーブルのｙ座標の値を元に戻す。
【００３８】
ステップ６０において、入力データテーブル（ｘ＋１，ｙ）及び（ｘ，ｙ＋１）以外の隣接ドットにＨデータがあった場合、形状データとして「その他」を格納する。つまり、座標をＸ＝ｘ，Ｙ＝ｙとして、出力データテーブル（Ｘ，Ｙ）＝“ＯＴＨＥＲ”とする。また、カウンタＯＴＨＥＲ＝ＯＴＨＥＲ＋１として更新する。
【００３９】
上記処理フローは、入力データテーブル（ｘ，ｙ）の各ドットを走査する座標を（０，０）、（１，０）、（２，０）、（３，０）、〜（ｍ，０）、（０，１）、（１，１）、（２，１）、（３，１）、〜（ｍ，１）、（０，２）、（１，２）、（２，２）、（３，２）、〜（ｍ，２）、〜（０，ｎ）、（１，ｎ）、（２，ｎ）、（３，ｎ）、〜（ｍ，ｎ）で与えて，ｘ軸優先で走査して不良データ（Ｈデータ）を検出するもので、検出した不良データをその都度認識処理して形状分類するものである。なお、ｙ軸優先で走査してもよい。入力データテーブル（ｘ，ｙ）の各ドットはＨ，Ｌの２値データを格納しているが、上記の認識、分類処理を行うと、出力データテーブル（Ｘ，Ｙ）に不良データが存在する座標に対応して分類された形状データと、各カウンタに形状データ毎のカウント値とが得られる。
【００４０】
また、統計処理部１６は、形状認識処理部１３及び形状分類処理部１５によりフェールビットマップ（ｘ，ｙ）のデータから形状認識、分類され、加工データ保持部１４に格納された上記出力データテーブル（Ｘ，Ｙ）に基づいて、統計処理を行う。
【００４１】
例えば、統計処理部１６は、形状毎の不良数をカウントし、図３に示すような、不良座標と、不良数と、不良名からなる統計テーブルを作成する。図３は、図１４に示すフェールビットマップ（ｘ，ｙ）の具体例に基づいて作成したものである。同図において、フェールビットマップの座標（１，１）に形状データとしてＢＩＴ、座標（３，３）〜（３，５）に形状データとして長さＬＬが３のＷＬＩＮＥ（３）、座標（１，４）〜（１，５）に形状データとして長さＬが２のＢＬＩＮＥ（２）が存在していたことを示す。
【００４２】
さらに、統計処理部１６は、上記統計テーブルから図４に示す統計表も作成する。これら統計テーブルや統計表は、ＥＷＳのＣＲＴに表示される。また、プリンタによって印字（作表）される。
【００４３】
実施例２．
上記実施例１は、フェールビットマップ（ｘ，ｙ）の全ビットを走査しながら形状認識、形状分類していたが、この実施例２は、最初にフェールビットマップ（ｘ，ｙ）の全ビットを走査し、不良データがあった座標（ｘ，ｙ）データを「不良データ座標テーブル」として作成し、次にこの「不良データ座標テーブル」に格納された座標データに基づいてフェールビットマップの該当ビットを上記実施例１と同様の形状認識、分類するものである。従って、１回目の走査で不良と認識したビットのみ形状認識、分類するので、トータルでの処理時間を短縮できる。
【００４４】
すなわち、上記実施例１と比較して、始めにｘ軸優先でドットを走査し、Ｈデータがあるドットの座標（ｘ，ｙ）を不良データ座標テーブルに順に格納する点が異なっている。ここで、Ｌデータを有するドットの座標（ｘ，ｙ）は上記不良データ座標テーブルに格納されない。次の認識分類処理は不良データ座標テーブルに格納された座標（ｘ，ｙ）のドットを対称に行うので、Ｌデータを有するドットは認識分類処理が行われず、処理速度の向上が計られる。
【００４５】
従って、「不良データ座標テーブル」には、Ｈデータを有していたドットの座標（ｘ，ｙ）データが得られ、「出力データテーブル（Ｘ，Ｙ）」に不良データが存在する座標に対応して分類された形状データと、各「カウンタ」に形状データ毎のカウント値とが得られる。なお、「良データ座標テーブル」に、Ｌデータを有していたドットの座標（ｘ，ｙ）データを順に格納し、“Ｐａｓｓ”という形状データとして認識してもよい。
【００４６】
実施例３．
この発明の実施例３について図５、図６、及び図７を参照しながら説明する。図５は、この発明の実施例３に係る試験データ処理装置の機能ブロックを示す図である。また、図６は、この実施例３に係るテスタの出力データを示す図である。さらに、図７は、この実施例３の出力結果を示す図である。
【００４７】
図５において、１０Ａは試験データ処理装置であるＥＷＳ、１１はメモリ用テスタ１のデータ出力部とラインを介して接続されたデータ入力部、１２はデータ保持部、１３は形状認識処理部、１４は加工データ保持部、１５は形状分類処理部、１６は統計処理部、１７はデータ出力部である。
【００４８】
また、同図において、１８は診断処理部、１９は診断ロジック内容保持部である。なお、上記各部はソフトウエアの各機能部を示す。
【００４９】
形状認識処理部１３、形状分類処理部１５、及び統計処理部１６については上記実施例１で説明したので省略する。
【００５０】
まず、テスタ１より、同一サンプルでの複数個のテストされた（テストＡ、テストＢ、テストＣ、テストＤ、〜）データが、データ出力部を介して出力される。図６にテスタ１の出力データのイメージ図を示す。個々のアドレス（ビット）はそれぞれテスト項目ごとの２値化されたＨまたはＬのデータを持つ。あらかじめ、すべてのテスト項目の結果の組み合わせに対して、診断ロジック内容保持部１９にそれらのテストの結果を引き起こす原因を「原因診断ロジックテーブル」として記述しておく。メモリデバイスで言えば、不良工程や、不良配線が該当する。
【００５１】
次に、形状原因の診断処理の手法を説明する。テスタ１より、データ入力部１１、データ保持部１２を介して複数個のテスト項目のデータが診断処理部１８に出力される。この診断処理部１８では、これらの複数のテスト項目のデータと、形状認識処理部１３より出力される形状データとを、診断ロジック内容保持部１９に記述された「原因診断ロジックテーブル」と比較して、形状認識処理部１３が認識した形状を引き起こす形状原因を診断する。図７にその診断結果の出力例を示す。
【００５２】
例えば、診断処理部１８は、認識された形状データがＢＩＴであり、テストＡ、テストＢ、テストＣ、及びテストＤのデータが「Ｈ」、「Ｈ」、「Ｈ」及び「Ｌ」である場合、形状原因として「工程Ａ」であると診断する。
【００５３】
実施例４．
この発明の実施例４について図８、図９、図１０、図１１、及び図１２を参照しながら説明する。図８は、この発明の実施例４に係る試験データ処理装置を示すブロック図である。図９は、この発明の実施例４の入力試験データの１つであって、テスタから出力されたウエハ全体のデータを示す図である。図１０は、他装置（異物検査装置）からの入力試験データであって、ウエハ全体のデータを示す図である。図１１は、この発明の実施例４の処理方法を説明するための図である。図１２は、この発明の実施例４の出力結果を示す図である。
【００５４】
図８において、１０Ｂは試験データ処理装置であるＥＷＳであって、上記各実施例で得られたデータと他装置７０、７１から出力されたデータを自動で比較処理する機能を有するデータ比較処理部をもつものである。
【００５５】
まず、上記各実施例で出力されたデータは、図９に示すフェールビットマップから得られた座標アドレスと、そのアドレスごとに形状認識された形状データと、テスト項目毎のデータである。これらのデータが１枚のウエハを単位とするとそのアドレスはウエハ上の位置に換算することも可能である。これは上記データ比較処理部で行う。図９は、ウエハ中の不良分布（フェイルビットマップ）を示している。
【００５６】
次に、この同一ウエハはその生産工程の途中で異物分布、膜厚分布、寸法分布、濃度分布のようなウエハ面内情報でとられている。このデータは、各工程ごとに図１０のような形で出力される。図１０は、異物検査装置（他装置）から出力された例である。この例では、ウエハ上の異物の位置と異物情報（粒径他）を含んでいる。これら、テスタ１で出力されたデータと、他装置７０、７１で出力されたデータとはデータ比較処理部で同じ座標軸へそれぞれアドレス変換し、次に同部で重ねあわせ処理を行う。
【００５７】
この重ねあわせ処理は具体的な例として、次のものを示しておく。テスタ１で出力された不良は形状によりＢＩＴ、ＢＬＩＮＥ、ＷＬＩＮＥ、ＯＴＨＥＲなどのように分類される。
【００５８】
ＢＩＴ率＝（異物検査装置からのデータであって、異物が存在するアドレスと、テスタ１からのデータであって、形状データとしてＢＩＴと認識分類されたアドレスとが一致した総数）／（テスタ１からのデータであって、形状データとしてＢＩＴと認識分類されたアドレスの総数）
【００５９】
ＷＬＩＮＥ率＝（異物検査装置からのデータであって、異物が存在するアドレスと、テスタ１からのデータであって、形状データとしてＷＬＩＮＥと認識分類されたアドレスとが一致した総数）／（テスタ１からのデータであって、形状データとしてＷＬＩＮＥと認識分類されたアドレスの総数）
【００６０】
例えば、上記のように計算すると、図１０のデータが出力された工程で発見された異物がどのような不良になっているかの相関を容易に入手できる。この重ねあわせ処理の組み合わせ方は何通りにも行うことができる。なお、これらのデータのやりとりは、フロッピィーディスク、ＭＯのようなメディアを介してもよいし、Ｅｔｈｅｒｎｅｔのようなオンライン回線で接続してもよい。また、上記データ比較処理部は、実施例１、実施例３の試験データ処理装置の内部に組み込まれてもよい。
【００６１】
もう少し具体的に説明すると以下のようになる。例えばテスタ１から出力されるデータは電気的テストの結果であり、他装置７０、７１から出力されるデータはウエハ（チップ）上のゴミであるとすると、どちらも図１１に示す（ａ）図と（ｂ）図のようなマップで出力される。なお、他装置７０、７１から出力されるデータはウエハ（チップ）上のゴミであるが、具体的にはゴミの座標であって、フェールビットマップの座標系と同じものである。
【００６２】
図１１のようなテスト結果が得られたとすると、上記データ比較処理部は、これらのデータを重ね合わせる。重ね合わせた結果、座標が一致した場合は、ＢＩＴ不良の原因はゴミ１によるものであるといえる。図１２に示すように、アドレス（ｘ１，ｙ１）では、工程Ａにおいてゴミ１によってＢＩＴ不良が発生していると診断できる。また、アドレス（ｘ２，ｙ２）では、ＢＩＴ不良が発生しているがゴミがない場合を示す。不良の原因は、いろいろな要素があり、ゴミはその要素の中の１つである。他装置７０、７１は、要素を検査するもので、これから得られるデータを上記各実施例で得られたテスト結果に組み込むことで不良の原因を突き止めることが可能となる。
【００６４】
【発明の効果】
この発明に係る半導体装置の試験データ処理装置は、以上説明したとおり、テスタから出力されたフェールビットマップデータを形状認識する形状認識処理部と、前記認識された形状データを分類処理して出力データテーブルを作成する形状分類処理部と、前記出力データテーブルに基づいて統計処理して統計テーブルを作成する統計処理部とを備え、さらに、同一半導体装置に対する前記テスタから出力された複数のテスト項目のデータと、前記出力データテーブルと、あらかじめ記述された原因診断ロジックテーブルとに基づいて形状原因を診断する診断処理部を備えたので、テスタから出力されたデータの形状認識、形状分類、統計処理が自動的にでき、処理時間を短縮でき、また、形状原因を自動的に診断できるという効果を奏する。
【００６５】
また、この発明に係る半導体装置の試験データ処理装置は、以上説明したとおり、さらに、前記形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるデータ比較処理部を備えたので、不良原因を自動的に求めることができるという効果を奏する。
【００６６】
また、この発明に係る半導体装置の試験データ処理方法は、以上説明したとおり、フェールビットマップを１ビットづつ走査するステップと、不良データが見つかった場合は８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むので、形状認識が自動的にでき、処理時間を短縮できるという効果を奏する。
【００６７】
また、この発明に係る半導体装置の試験データ処理方法は、以上説明したとおり、フェールビットマップを１ビットづつ全部走査するステップと、不良データが見つかった場合はそのドットの座標データを不良データ座標テーブルに順に格納するステップと、前記不良データ座標テーブルから１づつ座標データを取り出し、前記フェールビットマップの前記取り出した座標データのビットの８方向の隣接ビットを調べ、前記８方向の全部の隣接ビットが不良データでないときは形状データとしてＢＩＴと認識するステップと、ｘ軸方向右隣ビットが不良データであるときは形状データとしてＷＬＩＮＥと認識するステップと、ｙ軸方向下隣ビットが不良データであるときは形状であるとしてＢＬＩＮＥと認識するステップと、前記ｘ軸方向右隣ビット及び前記ｙ軸方向下隣ビット以外の隣接ビットが不良データであるときは形状であるとしてＯＴＨＥＲと認識するステップとを含むので、形状認識が自動的にでき、処理時間をより短縮できるという効果を奏する。
【００６８】
また、この発明に係る半導体装置の試験データ処理方法は、以上説明したとおり、さらに、前記認識された形状データと、複数のテスト項目の結果に基づいた原因診断ロジックテーブルと、テスタによる複数のテスト項目のデータとを組み合わせて形状原因を診断するステップとを含むので、形状原因を自動的に診断できるという効果を奏する。
【００６９】
さらに、この発明に係る半導体装置の試験データ処理方法は、以上説明したとおり、さらに、前記診断された形状原因のデータと、他装置から出力された検査データとを重ね合わせて不良原因を求めるステップを含むので、不良原因を自動的に求めることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施例１に係る試験データ処理装置の機能ブロックを示す図である。
【図２】この発明の実施例１の形状認識、形状分類処理を示すフローチャートである。
【図３】この発明の実施例１の出力結果を示す図である。
【図４】この発明の実施例１の出力結果を示す図である。
【図５】この発明の実施例３に係る試験データ処理装置の機能ブロックを示す図である。
【図６】この発明の実施例３の入力試験データを示す図データ。
【図７】この発明の実施例３の診断の出力結果を示す図である。
【図８】この発明の実施例４に係る試験データ処理装置を示すブロック図である。
【図９】この発明の実施例４の入力試験データを示す図である。
【図１０】他装置（異物検査装置）からの入力試験データを示す図である。
【図１１】この発明の実施例４の処理方法を説明するための図である。
【図１２】この発明の実施例４の出力結果を示す図である。
【図１３】従来の半導体装置の試験データ処理装置を示す図である。
【図１４】従来の半導体装置の試験データ処理装置の出力結果を示す図である。
【符号の説明】
１  テスタ、１０、１０Ａ、１０Ｂ  試験データ処理装置（ＥＷＳ）、１１  データ入力部、１２  データ保持部、１３  形状認識処理部、１４  加工データ保持部、１５  形状分類処理部、１６  統計処理部、１７  データ出力部、１８診断処理部、１９  診断ロジック内容保持部、７０、７１  他装置。
【図１】
0003549943.tif 000002
【図２】
0003549943.tif 000003
【図３】
0003549943.tif 000004
【図４】
0003549943.tif 000005
【図５】
0003549943.tif 000006
【図６】
0003549943.tif 000007
【図７】
0003549943.tif 000008
【図８】
0003549943.tif 000009
【図９】
0003549943.tif 000010
【図１０】
0003549943.tif 000011
【図１１】
0003549943.tif 000012
【図１２】
0003549943.tif 000013
【図１３】
0003549943.tif 000014
【図１４】
0003549943.tif 000015