(57)【特許請求の範囲】
【請求項１】
直流電源から供給される直流電力をスイッチング素子の動作により、交流に変換して昇圧し冷陰極管を点灯するインバ−タ装置において、
昇圧トランスの一次側のインダクタンスと、これと直列に接続したコンデンサとで構成した共振回路と、該共振回路を流れる電流をオン・オフするスイッチング素子と、該スイッチング素子を共振周波数より進み位相でスイッチング制御するスイッチング制御手段とで、正弦波状の共振電流を得る準Ｅ級電圧共振型インバータ回路と、
前記昇圧トランスの二次側に巻かれた帰還コイルの出力を前記スイッチング制御手段の入力側に負帰還せしめて出力の安定化を図る負帰還回路と、
前記昇圧トランスの二次側に負荷量を検出する検知手段を設け、前記制御手段は該検知手段の信号を受けて負荷を流れる電流が所定値より大きくなる程、前記スイッチング素子のスイッチング周波数を高くして負荷に流れる電流を抑圧すると共に負荷を流れる電流が所定値より小さくなる程、前記スイッチング素子のスイッチング周波数を低くして負荷に流れる電流を増加する電流制御手段と、
を具備してなるインバータ装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、広い範囲の電流制御を必要とする負荷に電力を供給するインバ−タ装置に関し、特に調光自在な冷陰極管（以下、ＣＦＬという）をいわゆる高周波点灯する点灯装置に適用して好適なインバ−タ装置に関する。
【０００２】
【従来技術の構成とその問題点】
インバ−タ装置は、直流電力を交流電力に交換する装置であって、いわゆる逆変換装置として各種の電機機器に使用されている。図８は放電管用として使用されている従来のインバ−タ装置を示す回路図である。図８において、Ｔ５１は一次コイルＮｐ５１、二次コイルＮｓ５１、帰還コイルＭｆ５１を備えたロイヤ−発振回路用の昇圧トランスである。Ｑ５１、Ｑ５２はＮＰＮ型のスイッチング作動用トランジスタで、昇圧トランジスタＴ５１とともにロイヤ−発振回路を構成する。Ｃ５１は電圧共振用コンデンサ、Ｌ５１はチョ−クコイルである。これによりトランジスタＱ５１、Ｑ５２のオフ時のコレクタ−エミッタ間電圧は正弧波状となり、トランスＴ５１の一次コイルＮｐ５１、二次コイルＮｓ５１の電圧波形は正弧波となる。チョ−クコイルＬ５１は、後に述べるＤＣ−ＤＣコンバ−タに接続され、昇圧トランスＴ５１の出力側にはＣＦＬ１が接続されている。このインバ−タの自励発振により、出力側には正弧波状の高電圧が数十ＫＨｚ単位の周波数で現れ、冷陰極管ＣＦＬ１が点灯する。ＩＣ５１はＤＣ−ＤＣコンバ−タを構成するスイッチング作動用のＰＮＰトランジスタＱ５３のベ−ス回路を制御する集積回路（ＩＣ）であり降圧型チョッパ−回路として動作する。
【０００３】
このＩＣは、三角波を発生する発信器ＯＳＣと、２つの比較用演算増幅器Ａ５１と演算増幅器Ａ５２と、発振器ＯＳＣと演算増幅器Ａ５１かＡ５２のいずれか一方の出力電圧とを比較するＰＷＭコンパレ−タＣＯＭＰと、このＰＷＭコンパレ−タにより駆動され、前記スイッチング動作用のＰＮＰトランジスタＱ５３のベ−スを駆動する出力トランジスタＱ５４とを有する。このＩＣは、前記のように発振器ＯＳＣと比較する他方のＰＷＭコンパレ−タ入力回路には２つの演算増幅器Ａ５１、Ａ５２が接続されているが、これら２つの演算増幅器の内の出力電圧が高い方の電圧と発振器ＯＳＣの出力とが比較される。なお、前記の構成を有するＩＣをここでＤＣ−ＤＣコンバ−タ制御用ＩＣと定義し、またこれを他の用途に使用しても、内部の構成が変わらない限りＤＣ−ＤＣコンバ−タ制御用ＩＣと呼ぶことにする。Ｄ５１はフライホイ−ルダイオ−ド、Ｌ５２はチョ−クコイルである。Ｃ５２はコンデンサであり、チョ−クコイルＬ５２とコンデンサＣ５２でＬＣフィルタを構成する。Ｒ５１、Ｃ５３は発振周波数決定用のコンデンサと抵抗、Ｒ５２、Ｃ５４、Ｒ５３、Ｃ５５は、ＤＣ−ＤＣコンバ−タ制御用ＩＣＩＣ５１の演算増幅器Ａ５１、Ａ５２の位相補正用Ｃ、Ｒ素子である。ダイオ−ドＤ５２、Ｄ５３はＣＦＬ１に流れる放電電流の正の成分を整流するためのものである。Ｒ５４、Ｃ５６は電流波形を整流するためのロ−パスフィルタを構成する抵抗とコンデンサである。このフィルタ出力はＤＣ−ＤＣコンバ−タ制御用ＩＣ１Ｃ５１の演算増幅器Ａ５２の＋入力端に接続される。
【０００４】
すなわちコンデンサＣ５６の両端には放電電流の正のサイクルの平均値に比例した電圧が得られ、この電圧とＤＣ−ＤＣコンバ−タ制御用ＩＣＩＣ５１内部の基準電圧とが演算増幅器Ａ５２で比較され、両者の差電圧に比例した出力電圧が得られる。図９に示すように、この出力電圧とＤＣ−ＤＣコンバ−タ制御用ＩＣＩＣ５１の発振器ＯＳＣの三角波出力とがＰＷＭコンパレ−タで比較される。すなわち放電電流が何等かの原因で増加すると、エラ−アンプとなる演算増幅器Ａ５２の出力電圧はＢラインからＡラインに移行する。その結果、ＰＷＭコンパレ−タの出力はＣラインからＤラインへと変化する。すなわち出力トランジスタであるスイッチング作動用のＰＮＰ型トランジスタＱ５３のオン時間は狭くなり、ＤＣ−ＤＣコンバ−タの出力電圧は減少し、ロイヤ−発振回路の電源電圧が下がることになるので、放電電流は減少する。従って、放電電流の定電流制御を可能としている。Ｒ５５、Ｒ５６はＤＣ−ＤＣコンバ−タの出力電圧を定電圧化するための抵抗であり、これはＣＦＬ１を接続しない時、または放電を開始する以前の昇圧トランスＴ５１の二次コイルＮｓ５１の電圧を定電圧化するためのＤＣ−ＤＣコンバ−タ出力電圧検出用の抵抗である。抵抗Ｒ５５、Ｒ５６の接続点はＤＣ−ＤＣコンバ−タ制御用ＩＣＩＣ５１の演算増幅器Ａ５１＋入力端に接続され、負帰還ル−プを構成し、ＤＣ−ＤＣコンバ−タの出力電圧を定電圧化している。演算増幅器Ａ５１、Ａ５２の出力はＯＲ接続されているので、演算幅器Ａ５１、Ａ５２の出力電圧の高い方が優先されてＰＷＭコンパレ−タに入力される。
【０００５】
【発明が解決しようとする問題点】
上記のような従来のインバ−タ装置の電力変換効率には、限界があることが知られている。なぜならば、インバ−タ装置の総合効率ηは、
η＝（コンバ−タ部分の効率）＊（インバ−タ部分の効率）
となり、総合効率ηを上げるためには、それぞれの効率を高める必要があった。例えば、ＤＣ−ＤＣコンバ−タの効率悪化の最大原因は、スイッチング用トランジスタＱ５３、ダイオ−ドＤ５１のスイッチング損失、チョ−クコイルＬ５２の銅損である。従って、これらの損失をゼロにすることはできない。また、上述した従来のインバ−タ装置は部品数も多く、小型化、低価格化を図ることがかなり難しい。
【０００６】
そこで本発明は、上述のような従来の不都合を解消しょうとするものであり、この目的は可及的に効率を向上することができるような、また広い範囲で電流制御が可能なインバ−タ装置であって、部品点数を極力減ずることができるようなインバ−タを提供しようとするものである。
【０００７】
【問題点を解決するための手段】
本願発明の目的を達成するために、本願は、直流電源から供給される直流電力をスイッチング素子の動作により、交流に変換して昇圧し冷陰極管を点灯するインバ−タ装置において、  昇圧トランスの一次側のインダクタンスと、これと直列に接続したコンデンサとで構成した共振回路と、該共振回路を流れる電流をオン・オフするスイッチング素子と、該スイッチング素子を該共振周波数より進み位相でスイッチング制御するスイッチング制御手段とで、正弦波状の共振電流を得る準Ｅ級電圧共振型インバータを基本的な構成として有する。
【０００８】
これに加えて、本発明は、前記昇圧トランスの二次側に巻かれた帰還コイルの出力を前記スイッチング制御手段の入力側に負帰還せしめて出力の安定化を図る負帰還回路と、前記昇圧トランスの二次側に負荷量を検出する検知手段を設け、前記制御手段は該検知手段の信号を受けて負荷を流れる電流が所定値より大きくなる程、前記スイッチング素子のスイッチング周波数を高くして負荷に流れる電流を抑圧すると共に負荷を流れる電流が所定値より小さくなる程、前記スイッチング素子のスイッチング周波数を低くして負荷に流れる電流を増加する電流制御手段と、を具備してなるインバータ装置を提供する。
【０００９】
【作用】
本発明に係るインバ−タ装置は、準Ｅ級電圧共振型インバ−タであるためパワ−スイッチング素子１個のみで構成でき、かつ基本的な準Ｅ級電圧共振型回路を用いたインバ−タに比べ、インダクタとコンデンサ各１個を省略することができるため、効率が高く、部品数の大幅な減少が可能である。
【００１０】
【実施例】
本発明の一実施例を図面を用いて詳細に説明にする。図１は冷陰極管ＣＦＬ１を負荷とした場合のインバ−タ装置の回路図である。図１から分かるように、本発明ではパワ−ＭＯＳＦＥＴＱ１、チョ−クコイルＬ１、電圧共振用コンデンサＣ１をもった回路を準Ｅ級電圧共振型インバ−タとして作用させる。この準Ｅ級電圧共振型インバ−タにより発生した高周波交流電圧を昇圧トランスＴ１で昇圧した後、ＣＦＬ１を直接駆動している。準Ｅ級電圧共振型インバ−タはパワ−スイッチング素子に流れる電流とスイッチに印加される電圧が共に正弦波の一部になり、正弦波出力が可能のインバ−タとして知られている。
【００１１】
以下、図２を用いて準Ｅ級電圧共振型インバ−タの動作原理を説明する。図２は準Ｅ級電圧共振型インバ−タの基本回路である。この図面において、リアクトルＬ３１はチョ−クコイルであり、その電流が近似的に直流Ｉ３１となる。インダクタＬ３２とコンデンサＣ３２は共振回路を構成する。スイッチＳ３１のオン・オフ動作によって、インダクタＬ３２、コンデンサＣ３２及び抵抗器Ｒ３１の同調回路にパルス状の電圧が印加される。スイッチＳ３１のオン・オフ周波数、すなわちスイッチング周波数をインダクタＬ３２とコンデンサＣ３２との共振周波数より少し高い周波数とすれば、前記同調回路を流れる電流Ｉ３２は近似的に正弦波となる。この場合、前記同調回路は誘導性リアクタンスを持ち、前記同調回路に流れる電流は電圧に対して位相が遅れる。ここでダイオ−ドＤ３１、コンデンサＣ３１及びスイッチＳ３１の並列回路の電流Ｉ３３も、Ｉ３１＝Ｉ３２＋Ｉ３３であることからＩ３２が正弦波であるので、正弦波となる。
【００１２】
図３の（ａ）にスイッチのデユ−ティが５０％の時のＥ級共振インバ−タ動作波形を示す。スイッチＳ３１がタ−ンオフされると正弦波の電流はコンデンサＣ３１を流れ、コンデンサＣ３１が電流Ｉ３５で充電され、電圧Ｖ３１が零から正弦波状に上昇する。そのためスイッチのタ−ンオフは零電圧、非零電流スイッチングとなる。最適負荷Ｒｏｐｔでは、図３（ａ）に示すようにスイッチの電圧Ｖ３１は零に近い勾配ｄＶ３１／ｄｔで零に降下し、Ｖ３１＝０、かつｄＶ３１／ｄｔ＝０となった時点で、スイッチＳ３１がタ−ンオンされる。負荷抵抗が最適抵抗Ｒｏｐｔより小さい場合、図３（ｂ）に示すように、スイッチの電圧Ｖ３１は大きな勾配ｄＶ３１／ｄｔで零に降下し、並列の逆方向ダイオ−ドＤ３１がオンとなる。スイッチの電圧Ｖ３１は零電圧にクランプされ、この間スイッチＳ３１がタ−ンオンされる。これは準Ｅ級動作であり、電圧共振スイッチと同様で零電圧スイッチングとなる。スイッチングレギュレ−タとして動作させる場合、負荷、入力電圧の可変範囲全体に亘ってＥ級動作させることはできず、準Ｅ級動作となる。Ｒ−Ｌ−Ｃ同調回路のインピ−ダンスはスイッチング周波数に敏感であるため、スイッチング周波数変調により、出力電圧Ｖ３２（＝Ｉ３２）を制御した場合、スイッチング周波数の変化が少ないという利点を持つ。
【００１３】
次に、上記の準Ｅ級電圧共振形インバ−タ基本回路から本発明の回路への導出過程について説明する。図４（ａ）は、準Ｅ級電圧共振型ＣＦＬインバ−タの基本回路を示す。ＰＧはパワ−ＭＯＳＦＥＴＱ１を駆動するパルス発振器、Ｃ３３はパラストコンデンサである。図４（ｂ）はバラストコンデンサＣ３３を昇圧トランスＴ１の一次側に変換した場合を示す。トランスＴ１の昇圧比をｎとするとコンデンサＣ３４は、Ｃ３４＝ｎ2 ×Ｃ３３となる。次に昇圧トランスとコンデンサＣ３４の下側の接続点を入力電源の−側から＋側へ移動すると図４（ｃ）になる。次にコンデンサＣ３２を取り去り、チョ−クコイルＬ３１の下側の端子を共振インダクタＬ３２の左側から右側へ移動すると図４（ｄ）になる。次にチョ−クコイルＬをトランスＴ１に含めると、図４（ｅ）になる。以上により、本発明の回路が導出された。
【００１４】
本発明の実施例を示す図１において、昇圧トランスＴ１は一次コイルＮｐ１、二次コイルＮｓ１、帰還コイルＮｆ１を備えている。Ｑ１はＮチャンネルのパワ−ＭＯＳＦＥＴである。コイルＬ１と昇圧トランスＴ１のリ−ケ−ジインダクタンスＬｇの直列合成インダクタンスとコンデンサＣ１とＣ３の直列合成キャパシタンスは共振回路を構成し、ＣＦＬ１はその共振回路と直列に接続される。該共振回路の共振周波数ＦＲは下式の通り、
0003547837.tif 000002
となる。但し、Ｃ３はバラストコンデンサＣ２のトランス一次換算値で、Ｃ３＝ｎ2×Ｃ２となる。ｎは昇圧トランスＴ１の昇圧比である。Ｃ１は電圧共振キャパシタである。チョ−クコイルＬ１と電圧共振用キャパシタＣ１によりパワ−ＭＯＳＦＥＴＱ１のオフ時のドレインとソ−ス間電圧は正弦状になる。ＩＣ１はパワ−ＭＯＳＦＥＴＱ１のゲ−ト回路を制御する電圧共振型スイッチング用ＩＣである。この電圧共振型スイッチング用ＩＣは電圧制御発振器（ＶＣＯ）と演算増幅器Ａ１とスイッチング周波数変調回路（ＰＦＭ）とこのスイッチング周波数変調回路（ＰＦＭ）により駆動され、パワ−ＭＯＳＦＥＴＱ１のゲ−トを駆動するＦＥＴＤＲＩＶＥＲよりなる。Ｒ４、Ｃ７は電圧共振型スイッチング用ＩＣであるＩＣ１の演算増幅器Ａ１の位相補正用の抵抗とコンデンサである。Ｒ５、Ｃ８は上記ＩＣ１の内部にある電圧制御発振器（ＶＣＯ）の発振周波決定用のＣ−Ｒ素子である。Ｒ６、Ｒ７は上記ＩＣ１の演算増幅器Ａ１−入力端子のＤＣバイアス用の抵抗である。Ｒ１はパワ−ＭＯＳＦＥＴＱ１のゲ−トドライブ抵抗である。Ｄ１はゲ−ト蓄積電荷引き抜き用のスピ−ドアップダイオ−ドである。抵抗Ｒ３によりランプ電流が検出され、ダイオ−ドＤ３とコンデンサＣ４によりランプ電流の正のサイクルが検出され、直流化される。その出力はランプ電流設定用可変抵抗器ＶＲ１、抵抗Ｒ８を介して上記ＩＣ１の演算増幅器Ａ１＋入力端に入力される。すなわち可変抵抗ＶＲ１のセンタ−タップには、放電電流の正のサイクルの平均値に比例した電圧が得られ、この電圧と上記ＩＣ１の内部基準電圧とが演算増幅器Ａ１で比較され、両者の差電圧に比例した出力電圧が得られる。この出力電圧は電圧制御発振器（ＶＣＯ）の入力端子に接続されていて、電圧制御発振器（ＶＣＯ）の発振周波数を制御する。すなわち、放電電流が何等かの原因で増加すると演算増幅器Ａ１の出力は上昇し、電圧制御発振器（ＶＣＯ）の発振周波数は上昇する。電圧制御発振器（ＶＣＯ）の出力の立ち下がりで、単安定マルチバイブレ−タ（ＯＮＥＳＨＯＴ）はセットされ、その出力はハイレベルとなる。抵抗Ｒ２とコンデンサＣ５は、単安定マルチバイブレ−タ（ＯＮＥＳＨＯＴ）の出力パルス幅決定用で、その時定数で定まる期間の出力をハイレベルに保つ。
【００１５】
図５（ｂ）におけるＴｏｆｆは、チョ−クコイルＬ１、昇圧トランスＴ１の一次インダクタンス、電圧共振用コンデンサＣ１等のバラツキや温度変化による共振周波数の変動を考慮して、準Ｅ級動作が満足されるように設定する。すなわち図５に示すように、前記Ｔｏｆｆは一定のまま発振周波数が上昇するので、スイッチのオン時間が減少し、その結果ＣＦＬ１に供給される電流が減少し、定電流制御が保たれる。ランプ電流が減少すると演算増幅器Ａ１の出力は低下し、電圧制御発振器（ＶＣＯ）の発振周波数は低くなり、定電流制御が行われる。
【００１６】
入力電圧が変動した場合に放電電流を一定に保つ（定電流制御）ため、また放電電流の調光のためにパルス周波変調（ＰＦＭ）を行うことにより、パルス変調（ＰＷＭ）に比べて、インバ−タの動作範囲を広くとることが出来る。
【００１７】
ＣＦＬが放電を開始するためには、約１ＫＶ程度の高電圧をこれに印加する必要がある。これを開放電圧というが、該開放電圧の設定方法としては図６に示すように昇圧トランスＴ１の二次コイルＮｓ１の電圧を抵抗Ｒ２０、Ｒ２１で分圧し、ダイオ−ドＤ２０、コンデンサＣ２０により直流化し、電圧共振型スイッチング用ＩＣであるＩＣ１の演算増幅器Ａ１の＋入力端子に加える方法が考えられるが、高耐圧の抵抗Ｒ２０が必要となったり、Ｒ２０、Ｄ２０、Ｃ２０による遅れた時定数による負帰還ル−プの不安定性が増す等の欠点を有する。この問題を解決するために、図１に示すように、昇圧トランス１に帰還コイルＮｆ１を設け、この帰還コイルＮｆ１の電圧をダイオ−ドＤ２、コンデンサＣ６により直流化し、抵抗Ｒ１１、Ｒ１２で分圧した後、抵抗Ｒ９を介して前記ＩＣ１の演算増幅器Ａ１の＋入力端子に入力して帰還を掛ける。二次コイルＮｓ１の巻数、電圧をそれぞれＮｓ、Ｖｓ、帰還コイルＮｆ１の巻数、電圧をそれぞれＮｆ、Ｖｆとすると、二次コイルＮｓ１の電圧Ｖｓ＝（Ｎｓ／ｎｆ）Ｖｆなので、Ｖｆを安定化することにより入力される直流電圧の値にかかわらず、Ｖｓを一定化できる。またＮｆの電圧は演算増幅器Ａ１の入力電圧と同レベルでよいので、電圧も低くてよく、位相遅れも生じない。
【００１８】
切り替え用トランジスタＱ２のコレクタは抵抗Ｒ９、Ｒ１１、Ｒ１２の接続点に接続されている。ＣＦＬ１を接続しないとき、または放電を開始する前にはコンデンサＣ４の両端の電圧は０Ｖなので、切り替え用トランジスタＱ２はオフである。従って、抵抗Ｒ９、Ｒ１１、Ｒ１２、演算増幅器Ａ１による負帰還により昇圧トランスＴ１の二次コイルＮｓの電圧は入力直流電圧にかかわらず、一定となる。ＣＦＬ１が接続されていて、放電電流が流れているときにコンデンサＣ４の電圧を０．７Ｖ以上に設定することにより切り替え用トランジスタＱ２はオンし、抵抗Ｒ１１、Ｒ１２による定電圧動作を阻止し、演算増幅器Ａ１による定電流制御のみになる。
【００１９】
前記開放電圧の設定方法として、図７に示す実施例を挙げることができる。図７に示すように、昇圧トランスＴ１の一次コイルＮｐ１の電圧をコンデンサＣ２２、抵抗２４で検出し、ダイオ−ドＤ２１、コンデンサＣ２１で直流化し、抵抗Ｒ２２、Ｒ２３で分圧して前記ＩＣ１の演算増幅器Ａ１に加えるようにしても良い。
【００２０】
【発明の効果】
本発明に係るインバ−タ装置は、準Ｅ級電圧共振型インバ−タを用いているので、パワ−スイッチング素子１個のみでインバ−タ装置を構成することができ、なおかつインバ−タ装置の効率が高い。また単一のインバ−タで動作するため、部品の大幅な減少が可能であり、インバ−タ装置全体を小型化することができ、更に準Ｅ級電圧共振型インバ−タ基本回路に比べて、チョ−クコイル及びコンデンサを各一個省略できるので、コストダウンを実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】準Ｅ級の動作を説明するための回路図である。
【図３】準Ｅ級の動作を説明するための波形図である。
【図４】本発明を説明するための部分回路図である。
【図５】本発明の動作を説明する波形図である。
【図６】本発明の開放電圧の設定方法を説明するための回路図である。
【図７】本発明の開放電圧の設定方法の実施例を示す回路図である。
【図８】従来例を示す回路図である。
【図９】従来例のＰＷＭ動作を説明するための波形図である。
【符号の説明】
Ｔ１・・・・・昇圧トランス
ＣＦＬ１・・・冷陰極管
ＩＣ１・・・・ＤＣ−ＤＣコンバ−タ制御用ＩＣ
【図１】
0003547837.tif 000003
【図２】
0003547837.tif 000004
【図３】
0003547837.tif 000005
【図４】
0003547837.tif 000006
【図５】
0003547837.tif 000007
【図６】
0003547837.tif 000008
【図７】
0003547837.tif 000009
【図８】
0003547837.tif 000010
【図９】
0003547837.tif 000011