(57)【特許請求の範囲】
【請求項１】
ｎｐｎ増幅トランジスタ（ＴＶ）を有するトランジスタ増幅段であって、
該ｎｐｎ増幅トランジスタ（ＴＶ）のベース（ＢＶ）は交流電圧入力端子（ＲＦｉｎ）と、エミッタ（ＥＶ）は固定電位（ＧＮＤ）と、コレクタ（ＫＶ）は交流電圧出力端子（ＲＦｏｕｔ）と接続されている形式のトランジスタ増幅段において、
直流電圧入力端子（Ｖ＋）とｎｐｎ増幅トランジスタ（ＴＶ）のベース（ＢＶ）との間に、第１のｐｎｐトランジスタ（Ｔ１）と第２のｐｎｐトランジスタ（Ｔ２）を備えたアクティブ型動作点安定化ユニットが設けられており、
当該アクティブ型動作点安定化ユニットでは、第１のｐｎｐトランジスタ（Ｔ１）のコレクタ（Ｋ１）が第２のｐｎｐトランジスタ（Ｔ２）のベース（Ｂ２）と、第１のｐｎｐトランジスタ（Ｔ１）のベース（Ｂ１）が第２のｐｎｐトランジスタ（Ｔ２）のエミッタ（Ｅ２）と、第１のｐｎｐトランジスタ（Ｔ１）のエミッタ（Ｅ１）が直流電圧入力端子（Ｖ＋）と、第２のｐｎｐトランジスタ（Ｔ２）のコレクタ（Ｋ２）がｎｐｎ増幅トランジスタ（ＴＶ）のベース（ＢＶ）と接続されており、
第２のｐｎｐトランジスタ（Ｔ２）のエミッタには別の回路端子（Ｖｒ）が接続されている、
ことを特徴とするトランジスタ増幅段。
【請求項２】
ｎｐｎ増幅トランジスタ（ＴＶ）のベース（ＢＶ）と第２のｐｎｐトランジスタ（Ｔ２）のコレクタ（Ｋ２）との間には、第１の電気抵抗（Ｒ１）が配置されている、請求項１記載のトランジスタ増幅段。
【請求項３】
第１のｐｎｐトランジスタ（Ｔ１）のコレクタ（Ｋ１）は固定電位（ＧＮＤ）または制御端子（Ｖｃ）と接続されている、請求項１または２記載のトランジスタ増幅段。
【請求項４】
ｎｐｎ前置段トランジスタ（Ｔ３）が設けられており、
該トランジスタはｎｐｎ増幅トランジスタ（ＴＶ）と共にダーリントン増幅段を形成するように接続されている、請求項１から３までのいずれか１項記載のトランジスタ増幅段。
【請求項５】
ｎｐｎ前置段トランジスタ（Ｔ３）のエミッタ（Ｅ３）はｎｐｎ増幅トランジスタ（ＴＶ）のベース（ＢＶ）並びに固定電位（ＧＮＤ）に接続され、コレクタ（Ｋ３）はｎｐｎ増幅トランジスタ（ＴＶ）のコレクタ（ＫＶ）に接続され、ベース（Ｂ３）は交流電圧入力端子（ＲＦｉｎ）に接続されており、
ｎｐｎ前置段トランジスタ（Ｔ３）のベース（Ｂ３）とコレクタ（Ｋ３）との間、ｎｐｎ前置段トランジスタ（Ｔ３）のエミッタ（Ｅ３）と固定電位（ＧＮＤ）との間、およびｎｐｎ前置段トランジスタ（Ｔ３）のベース（Ｂ３）と固定電位（ＧＮＤ）との間にはそれぞれ１つの電気抵抗（Ｒ５，Ｒ６，Ｒ７）が配置されている、請求項４記載のトランジスタ増幅段。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、  ｎｐｎ増幅トランジスタを有するトランジスタ増幅段であって、該ｎｐｎ増幅トランジスタのベースは交流電圧入力端子と、エミッタは固定電位と、コレクタは交流電圧出力端子と接続されている形式のトランジスタ増幅段に関する。
【０００２】
とりわけ本発明は、高周波（ＨＦ）トランジスタ増幅段に関するものである。
【０００３】
【従来の技術】
種々のトランジスタ増幅段が公知であるが、これらは通常次のような欠点を有する。すなわち、高周波増幅用に構成する場合、その直流安定性が低下してしまうのである。例としてここでは、第１のトランジスタのエミッタが第２のトランジスタのベースと接続され、第２のトランジスタのコレクタが第１のトランジスタのコレクタと接続されたダーリントン段をあげておく。さらにこの公知の回路では、第１のトランジスタのベースが第１の電気抵抗を介してそのコレクタと接続されており、第２の電気抵抗を介してアースと接続されている。第１のトランジスタのエミッタも、第２のトランジスタのエミッタも第３ないし第４の電気抵抗を介して同じようにアースと接続されている。第１のトランジスタのベースは交流電圧入力端子に、第２のトランジスタのコレクタは交流電圧出力端子に接続されている。第２のトランジスタの十分な高周波増幅率を達成するためには、比較的に小さな値の第４の抵抗を設けなければならない。しかしこのことによって第２のトランジスタの直流安定性が低下する。
【０００４】
日本特許抄録Ｅ−１３６６、１９９３，Ｖｏｌ．１７／Ｎｏ．２４９（ＪＰ−Ａ−４３６９９０７）から、請求項１の上位概念によるトランジスタを有する高周波増幅段が公知である。
【０００５】
ＥＰ−Ａ−０５４４３８７には、ＭＭＩＣチップ上の高周波増幅用集積回路が公知である。この回路はダーリントントランジスタ構成を有している。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、ｎｐｎ増幅トランジスタを有するトランジスタ増幅段を改善し、ｎｐｎ増幅トランジスタの直流安定性を向上させることである。
【０００７】
【課題を解決するための手段】
この課題は本発明により、直流電圧入力端子とｎｐｎ増幅トランジスタのベースとの間に、第１のｐｎｐトランジスタと第２のｐｎｐトランジスタを備えたアクティブ型動作点安定化ユニットが設けられており、
当該アクティブ型動作点安定化ユニットでは、第１のｐｎｐトランジスタのコレクタが第２のｐｎｐトランジスタのベースと、第１のｐｎｐトランジスタのベースが第２のｐｎｐトランジスタのエミッタと、第１のｐｎｐトランジスタのエミッタが直流電圧入力端子と、第２のｐｎｐトランジスタのコレクタがｎｐｎ増幅トランジスタのベースと接続されており、
第２のｐｎｐトランジスタのエミッタには別の回路端子が接続されているように構成して解決される。
【０００８】
本発明の有利な実施形態は、請求項２から５に記載されている。
【０００９】
本発明では、冒頭に述べた形式のトランジスタ増幅段において、直流電圧入力端子とｎｐｎ増幅トランジスタのベースとの間に、第１と第２のｐｎｐトランジスタを有するアクティブ型動作点安定化ユニットが設けられる。第１のｐｎｐトランジスタのコレクタは第２のｐｎｐトランジスタのエミッタに、第２のｐｎｐトランジスタのコレクタはｎｐｎ増幅トランジスタのベースに接続されている。さらに第２のｐｎｐトランジスタのエミッタには別の回路端子が接続されている。アクティブ型動作点安定化ユニットは、トランジスタ増幅段の直流安定性の向上に作用する。
【００１０】
本発明のトランジスタ増幅段のとくに有利な構成では、ｎｐｎ前置段トランジスタが設けられる。このトランジスタは、ｎｐｎ増幅トランジスタと共に１つのダーリントン増幅段を形成するようにｎｐｎ増幅トランジスタに接続されている。例えば、ｎｐｎ前置段トランジスタのエミッタがｎｐｎ増幅トランジスタのベース並びに固定電位に、コレクタがｎｐｎ増幅トランジスタのコレクタに、およびベースが交流電圧入力端子に接続される。ｎｐｎ前置段トランジスタのベースとコレクタとの間、ｎｐｎ前置段トランジスタのエミッタと固定電位との間、およびｎｐｎ前置段トランジスタのベースと固定電位との間にはそれぞれ１つの電気抵抗が配置されている。
【００１１】
【実施例】
増幅段の実施例を図面に基づいて詳細に説明する。図面中、同じ構成部材ないしは同じ作用を有する構成部材には同じ参照符号が付してある。
【００１２】
図１の回路装置では、ｎｐｎ増幅トランジスタＴＶのベースＢＶが交流電圧入力端子ＲＦｉｎに、エミッタＥＶが固定電位ＧＮＤに、コレクタＫＶが交流電圧出力端子ＲＦｏｕｔに接続されている。直流電圧入力端子Ｖ＋とｎｐｎ増幅トランジスタＴＶのベースＢＶとの間には、第１のｐｎｐトランジスタＴ１と第２のｐｎｐトランジスタＴ２を有するアクティブ型動作点安定化ユニットＡＳが設けられている。このユニットでは、第１のｐｎｐトランジスタＴ１のコレクタＫ１が第２のｐｎｐトランジスタＴ２のベースＢ２と、第１のｐｎｐトランジスタＴ１のベースＢ１が第２のｐｎｐトランジスタＴ２のエミッタＥ２と、第１のｐｎｐトランジスタＴ１のエミッタＥ１が直流電圧入力端子Ｖ＋と、そして第２のｐｎｐトランジスタＴ２のコレクタＫ２が第１の電気抵抗Ｒ１を介してｎｐｎ増幅トランジスタＴＶのベースＢＶと接続されている。第２のｐｎｐトランジスタＴ２のエミッタＥ２には別の回路端子Ｖｒが接続されている。
【００１３】
交流電圧入力端子ＲＦｉｎとｎｐｎ増幅トランジスタＴＶのベースＢＶとの間には、第１のキャパシタＣ１が配置されている。このキャパシタは直流（ＤＣ）減結合に用い、ｎｐｎ増幅トランジスタＴＶに対する高周波適合に用いることもできる。
【００１４】
第１のｐｎｐトランジスタＴ１のコレクタＫ１は第２の電気抵抗Ｒ２を介して交流電圧入力端子ＲＦｉｎにも接続されている。第２のキャパシタＣ２と第３のキャパシタＣ３がそれぞれ、第１のｐｎｐトランジスタＴ１のコレクタＫ１と、第２のｐｎｐトランジスタＴ２のコレクタＫ２に接続されている。またキャパシタＣ２，Ｃ３の他端は固定電位ＧＮＤ、有利にはアースに接続されている。
【００１５】
上に述べた回路素子全体は有利には１つのＭＭＩＣチップに集積される。トランジスタ増幅段をオン・ウェハ測定するために、直流電圧入力端子Ｖ＋と第２のｐｎｐトランジスタＴ２のエミッタとの間に、第３の電気抵抗Ｒ３を接続することができる。
【００１６】
図１の実施例によるトランジスタ増幅段の動作時には、直流電圧入力端子Ｖ＋と別の回路端子Ｖｒとの間に外部電気抵抗Ｒｘが接続され、別の回路端子Ｖｒと交流電圧出力端子ＲＦｏｕｔとの間に外部インダクタンスＬｘが接続される。外部電気抵抗Ｒｘにより増幅トランジスタＴＶの動作電流を正確に調整することができる。
【００１７】
さらに交流電圧入力端子ＲＦｉｎには第４の電気抵抗Ｒ４を介して制御端子Ｖｃが接続されている。制御端子Ｖｃが固定電位ＧＮＤにあれば、電流をアクティブ型動作点安定化ユニットＡＳにより調整することができる。制御端子Ｖｃが高電位にあれば、第２のｐｎｐトランジスタＴ２は遮断制御される。これによりｎｐｎ増幅トランジスタＴＶをオン／オフ接続することができる。
【００１８】
第２の電気抵抗Ｒ２は、交流電圧入力端子ＲＦｉｎと接続する代わりに、図２の下で説明する実施例のように、固定電位ＧＮＤと接続することもできる。しかしこの場合は、ｎｐｎ増幅トランジスタＴＶのオン／オフ切換を行うことができない。
【００１９】
図２の実施例ではｎｐｎトランジスタＴ３が設けられている。このトランジスタはｎｐｎ増幅トランジスタＴＶと共にそれ自体公知のダーリントン増幅段ＤＶを形成するように接続されている。ｎｐｎ前置段トランジスタＴ３のエミッタＥ３は第１のキャパシタＣ１を介してｎｐｎ増幅トランジスタＴＶのベースＢＶ、並びに第５の電気抵抗Ｒ５を介して固定電位ＧＮＤに接続されている。さらにｎｐｎ前置段トランジスタＴ３のコレクタＫ３はｎｐｎ増幅トランジスタＴＶのコレクタＫＶと接続され、第６の電気抵抗Ｒ６を介してそのベースＢ３と接続されている。ｎｐｎ前置段トランジスタＴ３のベースＢ３は交流電圧入力端子ＲＦｉｎに接続され、第７の電気抵抗Ｒ７を介して固定電位ＧＮＤに接続されている。
【００２０】
第２の電気抵抗Ｒ２はここでは、図１の実施例と同じように、交流電圧入力端子ＲＦｉｎの代わりに固定電位ＧＮＤに接続されている。ｎｐｎ増幅トランジスタＴＶのオン／オフ切換を可能にするため、第２の電気抵抗Ｒ２を図１と同じように接続することができる。
【００２１】
トランジスタ増幅段の動作のために、図３に示すように外部抵抗Ｒｘのほかに阻止キャパシタＣａが別の回路端子Ｖｒ設けられている。外部インダクタンスＬｘは構成素子に動作電圧を供給し、交流電圧的に交流電圧出力端子ＲＦｏｕｔを動作電圧から分離する。
【００２２】
図３に示した構成素子は、ＭＭＩＣチップのリードフレームのチップ取り付け面に固定されている。この構成素子はボンディングワイヤによって、チップとる付け面から分離して配置された別の端子ピンと接続されている。これはそれ自体公知の、ここに詳細に説明しない技術である。図３はさらに、インダクタンスＬｘ、外部抵抗Ｒｘおよび阻止キャパシタＣａを有する構成素子の外部接続を示している。
【図面の簡単な説明】
【図１】第１の実施例の回路図である。
【図２】第２の実施例の回路図である。
【図３】本発明の増幅段を有する集積構成素子の概略図である。
【図１】
0003553382.tif 000002
【図２】
0003553382.tif 000003
【図３】
0003553382.tif 000004