(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された、第１および第２の配線構造を含む配線層であって、前記第１の配線構造が第１のプラグおよびその上に形成された第１の配線を含み、前記第２の配線構造が第２のプラグおよびその上に形成された第２の配線を含み、前記第１の配線の上面が前記第２の配線の上面よりも高く、前記第１の配線の下面が前記第２の配線の上面と同じ高さ、または前記第２の配線の上面よりも低く形成され、前記第１の配線と前記第２の配線との配線幅方向の距離は０μｍよりも大きくかつ０．１３μｍ以下である配線層と
を具備してなることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された、第１および第２の配線構造を含む配線層であって、前記第１の配線構造が第１のプラグおよびその上に形成された第１の配線を含み、前記第２の配線構造が第２のプラグおよびその上に形成された第２の配線を含み、前記第１の配線の上面が前記第２の配線の上面よりも高く、前記第１の配線の下面が前記第２の配線の上面と同じ高さ、または前記第２の配線の上面よりも低く形成された配線層と
を具備してなり、
１＜Ｌ２／Ｌ１≦１３（Ｌ１は前記第１の配線と前記第２の配線との配線幅方向の距離［μｍ］、Ｌ２は前記第１の配線の配線幅［μｍ］）の不等式を満たすことを特徴とする半導体装置。
【請求項３】
半導体基板と、
前記半導体基板上に形成された、第１および第２の配線構造を含む配線層であって、前記第１の配線構造が第１のプラグおよびその上に形成された第１の配線を含み、前記第２の配線構造が第２のプラグおよびその上に形成された第２の配線を含み、前記第１の配線の上面が前記第２の配線の上面よりも高く、前記第１の配線の下面が前記第２の配線の上面と同じ高さ、または前記第２の配線の上面よりも低く形成された配線層と
を具備してなり、
１≦Ｌ２／Ｌ３≦１０（Ｌ３は前記第１の配線の配線幅方向の前記第１のプラグの寸法［μｍ］、Ｌ２は前記第１の配線の配線幅［μｍ］）の不等式と、
１≦Ｌ５／Ｌ４≦１０（Ｌ４は前記第２の配線の配線幅方向の前記第２のプラグの寸法［μｍ］、Ｌ５は前記第２の配線の配線幅［μｍ］）の不等式とを満たすことを特徴とする半導体装置。
【請求項４】
前記第１の配線の材料と前記第２の配線の材料は、互いに異なる材料であることを特徴とする請求項１ないし３のいずれか1項に記載の半導体装置。
【請求項５】
前記配線層は単層または多層の配線層であり、かつ前記第１および第２の配線構造は同じ層の配線層内に形成されていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１および第２のプラグ、ならびに前記第２の配線の周囲は絶縁膜であり、前記第１の配線の周囲は空洞であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項７】
前記第１および第２のプラグ、ならびに前記第１および第２の配線の周囲は空洞であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項８】
前記第１および第２のプラグ、ならびに前記第１および第２の配線の周囲は絶縁膜であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項９】
前記第１の配線の配線断面積は、前記第２の配線の配線断面積よりも大きいことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１の配線の配線幅は、前記第２の配線の配線幅よりも広いことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１の配線の配線厚方向の寸法は、前記第２の配線の配線厚方向の寸法よりも大きいことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項１２】
前記絶縁膜は第１の絶縁膜とその上に形成された第２の絶縁膜を含み、前記第１の絶縁膜に前記第１のプラグ、前記第２のプラグおよび前記第２の配線が埋め込み形成され、前記第２の絶縁膜に前記第２の配線が埋め込み形成されていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項１３】
前記第１および第２の絶縁膜は互いに種類の異なる絶縁膜であることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第１および第２の絶縁膜はそれぞれ低誘電率膜、有機絶縁膜、または無機絶縁膜であることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をエッチングし、前記第１の絶縁膜の表面に第１の配線溝、この第１の配線溝の底から前記半導体基板までの間の前記第１の絶縁膜を貫通する第１の接続孔、前記第１の絶縁膜を貫通する第２の接続孔を形成する工程と、
前記第１の配線溝、前記第１の接続孔および前記第２の接続孔を第１の導電膜で埋め込む工程と、
前記第１の導電膜が埋め込まれた前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２絶縁膜をエッチングし、前記第２の接続孔に繋がり、前記第１の配線溝とほぼ並行の第２の配線溝を前記第２の絶縁膜に形成する工程と、
前記第２の配線溝を第２の導電膜で埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１６】
前記第１の配線溝、前記第１の接続孔、前記第２の接続孔を形成する工程は、
前記第１の配線溝に対応した第１の開口部および前記第２の接続孔に対応した第２の開口部を有する第１のマスクパターンを前記第１の絶縁膜上に形成する工程と、
前記第１のマスクパターンが形成された前記第１の絶縁膜上にレジストを形成する工程と、
前記第１の接続孔に対応した第３の開口部および前記第２の配線溝に対応した第４の開口部を有する第２のマスクパターンを前記レジスト上に形成する工程であって、前記第１の開口部と前記第３の開口部との位置、前記第２の開口部と前記第４の開口部との位置をそれぞれ合わせて前記第２のマスクパターンを形成する工程と、
前記第２のマスクパターンをマスクにして前記レジストをエッチングし、前記第１の接続孔に対応した第５の開口部および前記第２の配線溝に対応した第６の開口部を前記レジストに形成する工程と、
前記第２のマスクパターンを除去した後、前記レジストおよび前記第１のマスクパターンをマスクにして前記第１の絶縁膜をエッチングし、前記第１の絶縁膜に前記第１および第２の接続孔を形成する工程と、
前記レジストを除去した後、前記第１のマスクパターンをマスクにして前記第１の絶縁膜をエッチングし、前記第１の配線溝を形成する工程とを含むことを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１７】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をエッチングし、前記第１の絶縁膜の表面に第１の配線溝、この第１の配線溝の底から前記半導体基板までの間の前記第１の絶縁膜を貫通する第１の接続孔、前記第１の絶縁膜を貫通する第２の接続孔を形成する工程と、
前記第１の配線溝、前記第１の接続孔および前記第２の接続孔を第１の導電膜で埋め込む工程と、
前記第１の導電膜が埋め込まれた前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２絶縁膜をエッチングし、前記第２の接続孔に繋がり、前記第１の配線溝とほぼ並行の第２の配線溝を前記第２の絶縁膜に形成する工程と、
前記第２の配線溝を第２の導電膜で埋め込む工程と、
前記第２の配線の周囲の前記第２の絶縁膜を除去し、前記第２の配線の周囲を空洞にする工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線構造に特徴がある半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化・半導体装置の高速化に伴い、配線構造は単層構造から多層化へ進み、５層以上の多層配線を有する半導体装置も開発生産されている。しかし、微細化・高速化・多層化が進むにつれて、いわゆる配線間寄生容量と配線抵抗による信号伝達遅延が大きな問題となってきている。
【０００３】
信号伝達遅延の回避策として様々な方法が取られている。例えば、配線抵抗の低減化のために、Ａｌよりも低い抵抗率を有するＣｕが配線材料として用いられている。Ｃｕ膜を従来と同様にドライエッチングして配線形状に加工することは現状の技術では極めて困難なために、Ｃｕ配線の場合には埋め込み配線構造（ダマシン構造）をとる。一方、配線間寄生容量の低減化のために、ＳｉＯ２  よりも低い誘電率を有する、いわゆるｌｏｗ−ｋと呼ばれているものが絶縁材料として用いられている。
【０００４】
しかしながら、今後さらに微細化が進むと、単にＬｏｗ−ｋとＣｕを組み合わせた配線構造だけでは、配線間寄生容量と配線抵抗による信号伝達遅延の対応が困難になることが予想される。また、絶縁膜の加工および配線材料の埋め込みも困難になる。
【０００５】
【発明が解決しようとする課題】
上述の如く、今後さらに微細化が進むと、単にＬｏｗ−ｋとＣｕを組み合わせた配線構造だけでは、配線間寄生容量と配線抵抗による信号伝達遅延の対応が困難になることが予想される。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、さらなる微細化・高層化・多層化に対応できる配線構造を有する半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成された、第１および第２の配線構造を含む配線層であって、前記第１の配線構造が第１のプラグおよびその上に形成された第１の配線を含み、前記第２の配線構造が第２のプラグおよびその上に形成された第２の配線を含み、前記第１の配線の上面が前記第２の配線の上面よりも高く、前記第１の配線の下面が前記第２の配線の上面と同じ高さ、または前記第２の配線の上面よりも低く形成され、前記第１の配線と前記第２の配線との配線幅方向の距離は０μｍよりも大きくかつ０．１３μｍ以下である配線層とを備えている。
【０００９】
このような構成であれば、第１の配線構造と第２の配線構造との間の配線間距離が、第１の配線構造の第１のプラグと第２の配線構造の第２の配線との間の距離によって決まるため、従来よりも配線間距離を短くできる。その結果、配線間寄生容量を低減でき、その分、さらなる微細化・高層化・多層化に対応できるようになる。
【００１０】
ここで、第１および第２の配線は、配線本体と配線溝との間にバリアメタル膜やライナー膜（中間膜）がある場合には中間膜を含むものである。同様に、第１および第２のプラグは、プラグ本体と接続孔との間に中間膜がある場合には中間膜を含むものである。
【００１１】
また、本発明に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜をエッチングし、前記第１の絶縁膜の表面に第１の配線溝、この第１の配線溝の底から前記半導体基板までの間の前記第１の絶縁膜を貫通する第１の接続孔、前記第１の絶縁膜を貫通する第２の接続孔を形成する工程と、前記第１の配線溝、前記第１の接続孔および前記第２の接続孔を第１の導電膜で埋め込む工程と、前記第１の導電膜が埋め込まれた前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２絶縁膜をエッチングし、前記第２の接続孔に繋がり、前記第１の配線溝とほぼ並行の第２の配線溝を前記第２の絶縁膜に形成する工程と、前記第２の配線溝を第２の導電膜で埋め込む工程とを有することを特徴とする。
【００１２】
また、本発明に係る他の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜をエッチングし、前記第１の絶縁膜の表面に第１の配線溝、この第１の配線溝の底から前記半導体基板までの間の前記第１の絶縁膜を貫通する第１の接続孔、前記第１の絶縁膜を貫通する第２の接続孔を形成する工程と、前記第１の配線溝、前記第１の接続孔および前記第２の接続孔を第１の導電膜で埋め込む工程と、前記第１の導電膜が埋め込まれた前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２絶縁膜をエッチングし、前記第２の接続孔に繋がり、前記第１の配線溝とほぼ並行の第２の配線溝を前記第２の絶縁膜に形成する工程と、前記第２の配線溝を第２の導電膜で埋め込む工程と、前記第２の配線の周囲の前記第２の絶縁膜を除去し、前記第２の配線の周囲を空洞にする工程とを有することを特徴とする。
【００１３】
また、本発明に係る他の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜をエッチングし、前記第１の絶縁膜の表面に第１の配線溝、この第１の配線溝の底から前記半導体基板までの間の前記第１の絶縁膜を貫通する第１の接続孔、前記第１の絶縁膜を貫通する第２の接続孔を形成する工程と、前記第１の配線溝、前記第１の接続孔および前記第２の接続孔を第１の導電膜で埋め込む工程と、前記第１の導電膜が埋め込まれた前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２絶縁膜をエッチングし、前記第２の接続孔に繋がり、前記第１の配線溝とほぼ並行の第２の配線溝を前記第２の絶縁膜に形成する工程と、前記第２の配線溝を第２の導電膜で埋め込む工程と、前記第１および第２のプラグ、ならびに前記第１および第２の配線の周囲の前記第２の絶縁膜を除去し、前記第１および第２のプラグ、ならびに前記第１および第２の配線の周囲を空洞にする工程とを有することを特徴とする。
【００１４】
これらの本発明に係る半導体装置の製造方法によって形成される配線は、例えば多層配線層のある層の配線であり、具体的には多層配線層の一番下の配線、一番上の配線、または一番下の配線と一番上の配線との間の配線である。一番下の配線は、例えば半導体基板内に形成されたトレンチキャパシタと接続する配線である。多層配線層の全ての層の配線を本発明に係る半導体装置の製造方法によって形成しても良い。
【００１５】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１７】
（第１の実施形態）
図１〜図４は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。ここでは、本発明のエッチングを行うためのエッチング装置としてマグネトロンＲＩＥ装置を用いる。マグネトロンＲＩＥ装置の具体的な構成は後で説明する。
【００１８】
まず、図１（ａ）に示すように、素子が集積形成されたシリコン基板１上に層間絶縁膜としてのＳｉＯ２  膜２を形成する。次にＳｉＯ２  膜２のハードマスクとして、ＳｉＯ２  膜２上にポリシリコン膜３を形成する。次
にポリシリコン膜３上に反射防止膜（例えば炭素膜）４を形成した後、反射防止膜４上にフォトレジストパターン５を形成する。フォトレジストパターン５は第１の配線溝に対応した第１の開口部Ｏ１および第２の接続孔（コンタクトホール）に対応した第２の開口部Ｏ２を有している。
【００１９】
次に図１（ｂ）に示すように、フォトレジストパターン５をマスクにして反射防止膜４、ポリシリコン膜３を選択的にエッチングし、これらの膜３，４にフォトレジストパターン５を転写する。
【００２０】
このときのエッチング条件は、例えば圧力＝７５［ｍＴｏｒｒ］、投入電力＝３００［Ｗ］、エッチングガス＝Ｃｌ（７５［ｓｃｃｍ］）／Ｏ２（１０［ｓｃｃｍ］）の混合ガスである。この条件の場合、ＳｉＯ２  膜２に対するポリシリコン膜３のエッチング選択比は約１００程度と非常に高くなるため、ＳｉＯ２  膜２はエッチングストッパとなり、ＳｉＯ２  膜２が過剰に削れることはない。
【００２１】
次に図１（ｃ）に示すように、フォトレジストパターン５および反射防止膜４を除去する。
【００２２】
次に図１（ｄ）に示すように、厚さ７００ｎｍ程度のレジスト６を全面に形成した後、レジスト６上に厚さ１００ｎｍ程度のＳＯＧ膜７を塗布法により形成する。次にＳＯＧ膜７上に厚さ３００ｎｍ程度のレジストを形成し、このレジストに対して露光および現像を行ってフォトレジストパターン８を形成する。このとき、ＳＯＧ膜７は露光時の反射防止膜として働く。フォトレジストパターン８は第１の接続孔に対応した第３の開口部Ｏ３および第２の配線溝に対応した第４の開口部Ｏ４を有している。
【００２３】
次にフォトレジストパターン８およびＳＯＧ膜７をマスクにしてレジスト６を選択的にエッチングする。
【００２４】
このとき、ＳＯＧ膜７はフォトレジストパターン８をマスクにしてエッチングされる。このときのＳＯＧ膜７のエッチング条件は、例えば圧力＝２０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （６０［ｓｃｃｍ］）／Ｏ２（１０［ｓｃｃｍ］）の混合ガスである。
【００２５】
レジスト６は最初のうちはフォトレジストパターン８をマスクにしてエッチングされるが、途中で消滅してしまうので最終的にはＳＯＧ膜７をマスクにしてエッチングされる。この段階の断面図を図２（ｅ）に示す。図に示すように、レジスト６には第１の接続孔に対応した第５の開口部Ｏ５および第２の配線溝に対応した第６の開口部Ｏ６が形成される。
【００２６】
レジスト６のエッチング条件は、例えば圧力＝４０［ｍＴｏｒｒ］、投入電力＝５００［Ｗ］、エッチングガス＝Ｎ２  （１５０［ｓｃｃｍ］）／Ｏ２（１０［ｓｃｃｍ］）の混合ガスである。
【００２７】
上記条件の場合、ＳＯＧ膜７に対するレジスト６のエッチング選択比は５０以上となる。また、レジスト６に対するＳｉＯ２  膜２のエッチング選択比は１００以上と非常に高くなる。また、ポリシリコン膜３に対するレジスト６のエッチング選択比も高くなり、ポリシリコン膜３はエッチングストッパとなる。
【００２８】
次にＳＯＧ膜７、レジスト６およびポリシリコン膜３をマスクにしてＳｉＯ２  膜２を選択的にエッチングし、ＳｉＯ２  膜２に第１および第２の接続孔（コンタクトホール）を開口する。これらの第１および第２の接続孔（コンタクトホール）はそれぞれシリコン基板１の表面に形成された図示しない第１および第２の導電領域（例えば拡散層）と繋がっている。ＳＯＧ膜７はエッチング中に消滅し、最終的にはレジスト６およびポリシリコン膜をマスクにしてＳｉＯ２  膜２のエッチングは行われる。この段階の断面図を図２（ｆ）に示す。
【００２９】
上記ＳｉＯ２  膜２のエッチング条件は、例えば圧力＝２０［ｍＴｏｒｒ］、投入電力＝１４００［Ｗ］、エッチングガス＝Ｃ４  Ｆ８  （１０［ｓｃｃｍ］）／ＣＯ（５０［ｓｃｃｍ］）／Ｏ２  （５［ｓｃｃｍ］）／Ａｒ（１００［ｓｃｃｍ］）の混合ガスである。この条件の場合、レジスト６に対するＳｉＯ２  膜２のエッチング選択比は約１５、ポリシリコン膜３に対するレジスト６のエッチング選択比は４０程度である。
【００３０】
なお、ここでは下地が基板表面に形成された拡散層等の導電領域について述べたが、シリコン基板１の上に形成された金属の配線層が下地であっても良い。この場合、本実施形態で説明する配線層は、２層目以上の配線層となる。
【００３１】
次に図２（ｇ）に示すように、レジスト６をＯ２  ＲＩＥにより除去した後、ポリシリコン膜３（ハードマスク）をマスクにしてＳｉＯ２  膜２をエッチングし、ＳｉＯ２  膜２の表面に第１の配線溝を形成する。第１の配線溝は第２の配線溝とほぼ平行である。このときのエッチング条件は、先程の第１およびだい２の接続孔（コンタクトホール）を形成するためのエッチング条件と同じである。
【００３２】
次に図３（ｈ）に示すように、バリアメタル膜またはライナー膜９（中間膜）、プラグまたはプラグ・配線１０となる金属膜を全面に堆積した後、ＣＭＰ法により、第１の配線溝ならびに第１および第２の接続孔（コンタクトホール）の外部の不要なバリアメタル膜９および金属膜を除去するとともに、表面を平坦にする。この結果、二つのデュアルダマシン配線構造とこれらの間に一つのプラグが同時に形成される。
【００３３】
なお、プラグまたはプラグ・配線１０は、配線上面が高い方の配線構造（第１の配線構造）のプラグ（中間膜を含まないプラグ本体）と、配線上面が低い方の配線構造（第２の配線構造）のプラグ（中間膜を含まないプラグ本体）および配線（中間膜を含まない配線本体）をまとめて表記したものである。以下の説明において、プラグ１０とは第１の配線構造のプラグ、配線１０とは第２の配線構造の配線の意味で使用する。
【００３４】
プラグまたはプラグ・配線１０の材料がＡｌ−Ｃｕの場合、バリアメタル膜またはライナー膜９としては、例えばＮｂ膜（ライナー膜）、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔｉ膜／ＴｉＮ膜等の導電性の膜、あるいは電気的接続を確保できる厚さの絶縁薄膜を使用できる。
【００３５】
プラグまたはプラグ・配線１０の材料は、Ａｌ−Ｃｕに限定されるものではなく、例えばＡｌ，Ａｌ−Ｓｉ−Ｃｕ，Ａｇ，Ａｕ，Ｃｕが使用可能である。材料によっては、バリアメタル膜またはライナー膜９は不要となる。
【００３６】
次に図３（ｉ）に示すように、層間絶縁膜としてのＳｉＯ２  膜１１を全面に堆積する。
【００３７】
次に図３（ｊ）に示すように、ＳｉＯ２  膜１１上に反射防止膜１２、レジストパターン１３を順次形成する。レジストパターン１３は、第２の配線溝に対応した開口部を有する。
【００３８】
次に図３（ｋ）に示すように、レジストパターン１３をマスクにしてＳｉＯ２  膜１１をエッチングし、ＳｉＯ２  膜１１にバリアメタル膜またはライナー膜９およびプラグ１０に繋がる第２の配線溝を形成する。
【００３９】
図には、第２の配線溝の底と配線１０の上面とが同じ高さの場合、すなわち理想の場合を示しているが、実際には、第２の配線溝の底は配線１０の上面よりも低くなることが多い。その結果、実際には、後の工程で第２の配線溝内に形成する配線（バリアメタル膜またはライナー膜がある場合にはそれを含む。）の底面は、配線１０の上面よりも低くなることが多い。
【００４０】
次に図４（ｌ）に示すように、レジストパターン１３および反射防止膜１２を除去する。反射防止膜１２が炭素を主成分とする膜であれば、アッシャによりレジストパターン１３および反射防止膜１２を同時に剥離できる。
【００４１】
次に図４（ｍ）に示すように、バリアメタル膜またはライナー膜１４、配線１５（配線本体）となる金属膜を全面に堆積した後、ＣＭＰ法により、配線溝の外部の不要なバリアメタル膜またはライナー膜１４および金属膜を除去し、配線１５を形成するとともに、表面を平坦にする。
【００４２】
このようにして、構造的には高さが異なる２つのデュアルダマシン配線が得られる。ただし、プロセス的には高い方のデュアルダマシン配線は、導電材料の埋込み工程等が２回必要なので、正確にはデュアルダマシン配線とは呼べない。本発明では、このような高さの異なる配線からなる配線を便宜的にダマシン配線と呼ぶことにする。便宜的にとしたのは、ダマシン配線とはいっても、いわゆるシングルダマシン配線とも異なっているかである。
【００４３】
バリアメタル膜またはライナー膜１４、配線１５の材料としては、それぞれバリアメタル膜またはライナー膜９、プラグまたはプラグ・配線１０の材料と同じである。バリアメタル膜またはライナー膜１４は配線１５の材料によっては不要になる。
【００４４】
さらに、バリアメタル膜またはライナー膜１４、配線１５の材料は、それぞれバリアメタル膜またはライナー膜９、プラグまたはプラグ・配線１０の材料と異なっていても良い。例えば、プラグまたはプラグ・配線１０の材料がＣｕ、配線１５の材料がＡｌ，Ｃｕ，ＡｇもしくはＡｕであるか、またはその逆でも良い。つまり、このとき第１と第２の配線を材料が異なるもので形成できる。
【００４５】
以上述べたように本実施形態によれば、配線の高さが異なる配線構造（プラグ＋配線）を交互に形成されてなる配線層を得ることができる。すなわち、隣り合う２つの配線構造の配線の側面が互いに対向しない配線層を得ることができる。その結果、配線とその隣りのプラグとが対向することになるので、隣り合う配線構造間の配線間距離は長くなり、配線間寄生容量は低減する。
【００４６】
したがって、配線間間隔が微細になるに伴い顕著になる、配線間寄生容量による信号伝達遅延を効果的に抑制することができるようになる。逆に、配線間距離が同じであれば、信号の伝播速度は速くなる。また、本実施形態によれば、配線の高さを交互に変えるだけ済み、上から見た配線パターンは従来と同じままで良いので、配線層のパターン設計は容易である。
【００４７】
また、配線の高さが異なる隣り合う２つの配線構造の配線（配線本体＋中間膜）の間の配線幅方向の距離Ｌ１は、０．１３［μｍ］以下が好ましい。その理由は、このような微細な配線になると寄生容量の影響が大きくなり、本発明の効果が絶大となるからである。距離Ｌの下限は０より大である。
【００４８】
また、配線の高さが異なる配線構造のそれぞれにおいて、プラグ（プラグ本体＋中間膜）の配線幅方向の寸法Ｌ３（Ｌ４）に対する、配線（配線本体＋中間膜）の配線幅方向の寸法Ｌ２（Ｌ５）の比Ｌ２／Ｌ３（Ｌ５／Ｌ４）［μｍ］は、代表的には１０以下である（図４（ｍ））。下限は１より大である。
【００４９】
また、本実施形態によれば、配線１５を上に配置しているので、１≦Ｌ２／Ｌ１とすることができる。従来の場合、Ｌ２／Ｌ１の値は１である。
【００５０】
Ｌ１は０．０１［μｍ］まで短くできる。現状の最小の配線幅は０．１３［μｍ］である。したがって、現状の技術ではＬ２／Ｌ１の上限を１３まで小さくできる。
【００５１】
本実施形態では、ハードマスクとしてポリシリコン膜３を用いているが、その代わりにシリコン窒化膜またはタングステン膜、ＷＳｉ膜を用いても良い。また、層間絶縁膜としてＳｉＯ２  膜（シリコン酸化膜）２を用いているが、その代わりに他の無機シリコン酸化膜、Ｌｏｗ−ｋ膜、有機シリコン酸化膜を用いても良い。
【００５２】
Ｌｏｗ−ｋ膜としては、ポリシロキサン、ベンゾシクロブテン（ＢＣＢ）のような有機シリコン酸化膜、ハイドロゲン−シルセスキオキサンのような無機シリコン酸化膜、またはポリアリレンエーテル、パリレン、ポリイミドフロロポリマー等のＣＦ系膜などがある。
【００５３】
図５および図６に本実施形態の第１の変形例を示す。第１の変形例が本実施形態と異なる点は、配線１５の横方向（配線幅方向）の寸法を大きくしたことにある。その結果、配線１５の配線断面積は、配線１０の配線断面積よりも大きくなる。
【００５４】
図７に本実施形態の第２の変形例を示す。第２の変形例が本実施形態と異なる点は、高い配線１５と低い配線１０とが電気的に接続しない範囲で、隣り合う二つの配線構造の配線幅方向の距離を小さくしたことにある。
【００５５】
図８に本実施形態の第３の変形例を示す。第３の変形例が本実施形態と異なる点は、配線１５を縦長にしたことにある。
【００５６】
図９に本実施形態の第４の変形例を示す。第４の変形例が本実施形態と異なる点は、一つの高い配線１５と一つの低い配線１０とが交互に形成されていないことにある。図９（ａ）は二つの高い配線１５と二つの低い配線１０とが交互に形成されている例を示し、図９（ｂ）は一つの高い配線１５と二つの低い配線１０とが交互に形成されている例を示している。要は、一つの高い配線１５と二つ以上の低い配線１０とが交互に形成されているか、二つ以上の高い配線１５と一つの低い配線１０とが交互に形成されているか、または二つ以上の高い配線１５と二つ以上の低い配線１とが交互に形成されていれば良い。
【００５７】
図８３に、上述したマグネトロンＲＩＥ装置の構成を示す。
【００５８】
図中、５１は真空チャンバを示しており、真空チャンバ５１の内部には被処理基体５２を載置するための載置台５３が設けられている。載置台５３の上方にはそれに対向するように対向電極５４が設けられている。載置台５３は図示しない温度制御機構を備えており、被処理基体５２の温度を制御できるようになっている。
【００５９】
また、真空チャンバ５１の天壁５５にはガス導入管５６が接続されている。ガス導入管５６から真空チャンバ５１内にエッチングガスが導入される。真空チャンバ５１内の圧力は排気口５７の弁（不図示）により調整できるようになっている。真空チャンバ５１の下方には、載置台５３に接続した高周波電源５８が設けられている。
【００６０】
真空チャンバ５１内の圧力が安定した後、高周波電源５８により載置台５３に高周波電力を印加することで、真空チャンバ５１内にプラズマを発生させることができる。
【００６１】
真空チャンバ５１の外周部には磁石５９が設けられている。磁石５９は真空チャンバ５１内に高密度な磁界を発生する。その結果、プラズマ中のイオンに異方性を持つようになる。この異方性を持ったイオンにより被処理基体５２はエッチングされる。なお、本発明において利用可能なドライエッチング装置は、マグネトロンＲＩＥ装置に限定されるものではなく、例えば電子サイクロトン共鳴（ＥＣＲ）、ヘリコン波、誘導結合型プラズマ等を利用した他のドライエッチング装置を使用することもできる。
【００６２】
（第２の実施形態）
図１０および図１１は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、本実施形態を含む以下の実施形態において、図１〜図９と対応する部分、すなわち前出した図と同一符号（添字が異なるものを含む）は同一符号または相当部分を付してあり、詳細な説明は省略する。したがって、厚さや材料や条件や効果等の具体的な記載がない場合、前出した具体的な厚さや材料や条件や効果等が具体例として準用される。
【００６３】
まず、第１の実施形態の図１（ａ）〜図３（ｈ）までの工程を行う（図１０（ａ））。
【００６４】
次に図１０（ｂ）に示すように、層間絶縁膜としての有機シリコン酸化膜１６を全面に堆積する。
【００６５】
この後は、第１の実施形態の図３（ｊ）〜図４（ｍ）までの工程を行う（図１０（ｃ）〜図１１（ｆ））。
【００６６】
本実施形態によれば、層間絶縁膜として有機シリコン酸化膜１６を用いているので、第１の実施形態よりも配線間寄生容量をより低減化できるようになる。なお、本実施形態では、有機シリコン酸化膜１６を用いているが、その代わりにＬｏｗ−ｋ膜、無機シリコン酸化膜等の低誘電率膜を用いても良い。
【００６７】
さらに、プラグ・配線１５が埋込み形成された第１の絶縁膜（ここではＳｉＯ２  膜２）と、配線１５が埋込み形成された第２の絶縁膜（ここでは有機シリコン酸化膜１６）との組合せは、ＳｉＯ２  膜２と有機シリコン酸化膜１６との組合せに限定されるものではなく、要は、第１および第２の絶縁膜は、ｌｏｗ−ｋ膜、無機シリコン酸化膜および有機シリコン酸化膜のいずれか異なる絶縁膜の組合せであれば良い。つまり、このとき第１と第２の配線を材料が異なるもので形成することができる。
【００６８】
図１２および図１３に本実施形態の第１の変形例、図１４に本実施形態の第２の変形例、図１５に本実施形態の第３の変形例、図１６に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。なお、図１６の場合、隣り合う２つの配線１０の間の距離が最も短い配線間距離となるので、必要であれば本実施形態とは逆に、ＳｉＯ２  膜２の方を有機シリコン酸化膜１６等の低誘電率膜に換えても良い。その他、第１の実施形態と同様の種々の変形例が可能である。
【００６９】
（第３の実施形態）
図１７および図１８は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００７０】
まず、第１の実施形態の図１（ａ）〜図３（ｈ）までの工程を行う（図１７（ａ））。
【００７１】
次に図１７（ｂ）に示すように、Ｌｏｗ−ｋ膜１７を全面に形成する。Ｌｏｗ−ｋ膜１７は、例えばフレアー、シルク等のＣＦ系からなる膜である。その他にも、レジスト，Ｃ単体、またはその他のＳｉを含有しないＣ系からなる膜を用いても同様の効果が得られる。
【００７２】
次に図１７（ｃ）に示すように、Ｌｏｗ−ｋ膜１７上に厚さ１００ｎｍのＳＯＧ膜７、厚さ３００ｎｍのフォトレジストパターン１３を順次形成する。
【００７３】
次にフォトレジストパターン１３をマスクにしてＳＯＧ膜７を異方性エッチングし、ＳＯＧ膜７にフォトレジストパターン１３のパターンを転写し、続いてフォトレジストパターン１３およびＳＯＧ膜７をマスクにしてＬｏｗ−ｋ膜１７をエッチングし、Ｌｏｗ−ｋ膜１７に配線溝を形成する。
【００７４】
Ｌｏｗ−ｋ膜１７は最初のうちはフォトレジストパターン１３をマスクにしてエッチングされるが、途中で消滅してしまうので最終的にはＳＯＧ膜７をマスクにしてエッチングされる。この段階の断面図を図１７（ｄ）に示す。
【００７５】
ＳＯＧ膜７のエッチング条件は、例えば圧力＝２０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （６０［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。
【００７６】
一方、Ｌｏｗ−ｋ膜１７のエッチング条件は、例えば圧力＝４０［ｍＴｏｒｒ］、投入電力＝５００［Ｗ］、エッチングガス＝Ｎ２  （１５０［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。この条件の場合、ＳＯＧ膜７に対するＬｏｗ−ｋ膜１７のエッチング選択比およびＳｉＯ２  膜２に対するＳＯＧ膜７のエッチング選択比はともに１００以上と非常に高くなる。
【００７７】
次に図１８（ｅ）に示すように、バリアメタル膜またはライナー膜１４および配線１５となる金属膜を全面に堆積した後、ＣＭＰ法により、配線溝の外部の不要なバリアメタル膜またはライナー膜１４および金属膜、ならびにＳＯＧ膜７を除去し、配線１５を形成するとともに、表面を平坦にする。その後、再度ＳＯＧ膜７を全面に形成する。なお、以下の工程で説明する空中配線を形成せずに、ここで配線形成を終了させても良い。
【００７８】
次に図１８（ｆ）に示すように、Ｌｏｗ−ｋ膜１７上のＳＯＧ膜７の一部に穴を開けた後、Ｏ２  アッシャによりＬｏｗ−ｋ膜１７を除去し、空中配線を形成する。このように上部の配線１５が空中配線になることにより、より効果的に配線間寄生容量による信号伝達遅延を抑制することができるようになる。
【００７９】
図１９および図２０に本実施形態の第１の変形例、図２１に本実施形態の第２の変形例、図２２に本実施形態の第３の変形例、図２３に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。これらの変形例においても、図１８（ｅ）の工程に対応する工程で配線形成を終了しても良い。その他、第１の実施形態と同様の種々の変形例が可能である。
【００８０】
（第４の実施形態）
図２４および図２５は、本発明の第４の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態は同一層内の配線構造の全てを空中配線構造にした例である。
【００８１】
まず、第１の実施形態の図１（ａ）〜図３（ｈ）までの工程を行う（図２４（ａ））。ただし、ＳｉＯ２  膜２の代わりに低誘電率膜１８を用いる。低誘電率膜１８の材料としては、低誘電率膜１７の材料と同じものを使用できる。
【００８２】
次に図２４（ｂ）に示すように、全面に低誘電率膜１７を形成する。
【００８３】
次に図２４（ｃ）に示すように、低誘電率膜１７上にＳＯＧ膜７、レジストパターン１３を形成する。
【００８４】
次にフォトレジストパターン１３をマスクにしてＳＯＧ膜７を異方性エッチングし、ＳＯＧ膜７にフォトレジストパターン１３のパターンを転写し、続いてフォトレジストパターン１３およびＳＯＧ膜７をマスクにしてＬｏｗ−ｋ膜１７をエッチングし、Ｌｏｗ−ｋ膜１７に配線溝を形成する。
【００８５】
Ｌｏｗ−ｋ膜１７は最初のうちはフォトレジストパターン１３をマスクにしてエッチングされるが、途中で消滅してしまうので最終的にはＳＯＧ膜７をマスクにしてエッチングされる。この段階の断面図を図２４（ｄ）に示す。ＳＯＧ膜７およびＬｏｗ−ｋ膜１７のエッチング条件は第３の実施形態のそれらと同じである。
【００８６】
次に図２５（ｅ）に示すように、バリアメタル膜またはライナー膜１４および配線１５となる金属膜を全面に堆積した後、ＣＭＰ法により、配線溝の外部の不要なバリアメタル膜またはライナー膜１４および金属膜を除去し、配線１５を形成するとともに、表面を平坦にする。なお、第３の実施形態の図１８（ｅ）のように再度ＳＯＧ膜７を全面に形成するようにしても良い。
【００８７】
次に図２５（ｆ）に示すように、Ｌｏｗ−ｋ膜１７上のＳＯＧ膜７の一部に穴を開けた後、Ｏ２  アッシャによりＬｏｗ−ｋ膜１７，１８を除去し、空中配線を形成する。このように同一層内の配線構造全体が空中配線構造になることにより、より効果的に配線間寄生容量による信号伝達遅延を抑制することができるようになる。
【００８８】
図２６および図２７に本実施形態の第１の変形例、図２８に本実施形態の第２の変形例、図２９に本実施形態の第３の変形例、図３０に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、第１の実施形態と同様の種々の変形例が可能である。
【００８９】
（第５の実施形態）
図３１〜図３３は、本発明の第５の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００９０】
まず、図３１（ａ）に示すように、シリコン基板１上にＡｌ膜１９を形成する。次にＡｌ膜１９のハードマスクとして、Ａｌ膜１９上にＴＥＯＳ酸化膜２０を形成する。次にＴＥＯＳ膜２０上に反射防止膜４、レジストパターン５を順次形成する。
【００９１】
次に図３１（ｂ）に示すように、フォトレジストパターン５をマスクにして反射防止膜４、ＴＥＯＳ膜２０をエッチングし、これらの膜２０，４にフォトレジストパターン５を転写する。
【００９２】
反射防止膜４のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （５０［ｓｃｃｍ］）／Ｏ２（１０［ｓｃｃｍ］）の混合ガスである。
【００９３】
一方、ＴＥＯＳ膜２０のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝Ｃ４  Ｆ８  （１０［ｓｃｃｍ］）／ＣＯ（１００［ｓｃｃｍ］）／Ａｒ（１００［ｓｃｃｍ］）の混合ガスである。
【００９４】
次に図３１（ｃ）に示すように、Ｏ２  アッシャにより、フォトレジストパターン５、反射防止膜４を除去した後、ＴＥＯＳ膜２０をマスクにしてＡｌ膜１９を異方性エッチングし、Ａｌプラグ１９を形成する。
【００９５】
Ａｌ膜１９のエッチング条件は、例えば圧力＝４［ｍＴｏｒｒ］、投入電力＝５００［Ｗ］、エッチングガス＝Ｃｌ（７５［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。
【００９６】
この条件の場合、ＴＥＯＳ酸化膜２０に対するＡｌ膜１９のエッチング選択比が約５０程度と非常に高くなるため、ＴＥＯＳ酸化膜２０は充分なエッチングマスクとなる。
【００９７】
次に図３２（ｄ）に示すように、Ａｌプラグ１９間をＴＥＯＳ酸化膜２１で埋め込み、表面を平坦化する。
【００９８】
次に図３２（ｅ）に示すように、反射防止膜２２を全面に形成した後、反射防止膜２２上にレジストパターン２３を形成する。
【００９９】
次に図３２（ｆ）に示すように、レジストパターン２３をマスクにして反射防止膜２２およびＴＥＯＳ酸化膜２１をエッチングし、配線溝を形成する。
【０１００】
反射防止膜２２のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （５０［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。
【０１０１】
ＴＥＯＳ酸化膜２１のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝Ｃ４  Ｆ８  （１０［ｓｃｃｍ］）／ＣＯ（１００［ｓｃｃｍ］）／Ａｒ（１００［ｓｃｃｍ］）の混合ガスである。
【０１０２】
次に図３２（ｇ）に示すように、反射防止膜２２およびＴＥＯＳ酸化膜２１を除去した後、Ａｌ膜の堆積およびＡｌ膜のＣＭＰ（ダマシンプロセス）を行ってＡｌ配線２４を形成する。Ａｌ配線２４の一部はＡｌプラグ１９で構成される。
【０１０３】
次に図３３（ｈ）に示すように、全面に層間絶縁膜としてのＳｉＯ２  膜２５を全面に堆積した後、反射防止膜１２、フォトレジストパターン１３を順次形成する。ＳｉＯ２  膜２５の代わりにＴＥＯＳ酸化膜等の他の絶縁膜を用いても良い。
【０１０４】
次に図３３（ｉ）に示すように、フォトレジストパターン１３をマスクにして反射防止膜１２、ＳｉＯ２  膜２５をエッチングして配線溝を形成する。
【０１０５】
次に図３３（ｊ）に示すように、Ｏ２  アッシャにより反射防止膜１２、フォトレジストパターン１３を除去した後、ダマシンプロセスによりＡｌ配線２６を形成する。
【０１０６】
以上述べたように本実施形態によれば、配線の高さが異なるＡｌ配線構造（Ａｌプラグ＋Ａｌ配線）を交互に形成されてなる配線層を得ることができるので、第１の実施形態と同様の効果が得られる。
【０１０７】
本実施形態では、層間絶縁膜としてＳｉＯ２  膜（シリコン酸化膜）２を用いているが、その代わりにＬｏｗ−ｋ膜、有機シリコン酸化膜、または無機シリコン酸化膜を用いても良い。
【０１０８】
本実施形態では、配線材料としてＡｌを用いたが、Ａｌ−ＣｕまたはＡｌ−Ｓｉ−Ｃｕ，Ａｇ，Ａｕ等の他の配線材料を用いても良い。
【０１０９】
また、本実施形態では、Ａｌ膜１９のハードマスクとしてＴＥＯＳ酸化膜を用いたが、シリコン窒化膜、またはシリコンと窒素と酸素を含む絶縁膜（ＳｉＯＮ膜）等の他の絶縁膜を用いても良い。
【０１１０】
また、本実施形態では、バリアメタル膜、ライナー膜を用いていないが、必要に応じて用いても良い。バリアメタル膜、ライナー膜としては、例えば第１の実施形態で述べたものを使用する。
【０１１１】
図３４および図３５に本実施形態の第１の変形例、図３６に本実施形態の第２の変形例、図３７に本実施形態の第３の変形例、図３８に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、第１の実施形態と同様の種々の変形例が可能である。例えば、ここでは下地が基板表面に形成された拡散層等の導電領域について述べたが、シリコン基板の上に形成された金属の配線層が下地であっても良い。
【０１１２】
（第６の実施形態）
図３９および図４０は、本発明の第６の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【０１１３】
まず、第５の実施形態の図３１（ａ）〜図３２（ｇ）までの工程を行う（図３９（ａ））。
【０１１４】
次に図１０（ｂ）に示すように、層間絶縁膜としての有機シリコン酸化膜１６を全面に堆積する。
【０１１５】
この後は、第１の実施形態の図３（ｊ）〜図４（ｍ）までの工程を行う（図１０（ｃ）〜図１１（ｆ））。
【０１１６】
本実施形態によれば、層間絶縁膜として有機シリコン酸化膜１６を用いているので、第５の実施形態よりも配線間寄生容量をより低減化できるようになる。なお。本実施形態では、有機シリコン酸化膜１６を用いているが、その代わりにＬｏｗ−ｋ膜、無機シリコン酸化膜等の低誘電率膜を用いても良い。
【０１１７】
さらに、第２の実施形態と同様に、第１および第２の絶縁膜は、ｌｏｗ−ｋ膜、無機シリコン酸化膜および有機シリコン酸化膜のいずれか異なる絶縁膜の組合せであれば良い。
【０１１８】
図４１に本実施形態の第１の変形例、図４２に本実施形態の第２の変形例、図４３に本実施形態の第３の変形例、図４４に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、第５の実施形態と同様の種々の変形例が可能である。
【０１１９】
（第７の実施形態）
図４５および図４６は、本発明の第６の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【０１２０】
まず、第５の実施形態の図３１（ａ）〜図３２（ｇ）までの工程を行う（図４５（ａ））。
【０１２１】
次に図４５（ｂ）に示すように、Ｌｏｗ−ｋ膜１７を全面に形成する。Ｌｏｗ−ｋ膜１７の材料は、例えばフレアー、シルク等のＣＦ系である。その他にも、レジスト，Ｃ単体またはＣおよび添加物（Ｓｉは除く）等のＣ系でも同様の効果が得られる。
【０１２２】
次に図４５（ｃ）に示すように、Ｌｏｗ−ｋ膜１７上に厚さ１００ｎｍのＳＯＧ膜７、厚さ３００ｎｍのフォトレジストパターン１３を順次形成する。
【０１２３】
次にフォトレジストパターン１３をマスクにしてＳＯＧ膜７を異方性エッチングし、ＳＯＧ膜７にフォトレジストパターン１３のパターンを転写し、続いてフォトレジストパターン１３およびＳＯＧ膜７をマスクにしてＬｏｗ−ｋ膜１７をエッチングし、Ｌｏｗ−ｋ膜１７に配線溝を形成する。
【０１２４】
Ｌｏｗ−ｋ膜１７は最初のうちはフォトレジストパターン１３をマスクにしてエッチングされるが、途中で消滅してしまうので最終的にはＳＯＧ膜７をマスクにしてエッチングされる。この段階の断面図を図４５（ｄ）に示す。
【０１２５】
ＳＯＧ膜７のエッチング条件は、例えば圧力＝２０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （６０［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。
【０１２６】
一方、Ｌｏｗ−ｋ膜１７のエッチング条件は、例えば圧力＝４０［ｍＴｏｒｒ］、投入電力＝５００［Ｗ］、エッチングガス＝Ｎ２  （１５０［ｓｃｃｍ］）／Ｏ２  （１０［ｓｃｃｍ］）の混合ガスである。この条件の場合、ＳＯＧ膜７に対するＬｏｗ−ｋ膜１７のエッチング選択比およびＳｉＯ２  膜２に対するＳＯＧ膜７のエッチング選択比はともに１００以上と非常に高くなる。
【０１２７】
次に図４６（ｅ）に示すように、配線溝を埋め込むようにＡｌ膜を全面に堆積した後、ＣＭＰ法により、配線溝の外部の不要なＡｌ膜を除去し、Ａｌ配線２６を形成するとともに、表面を平坦にする。その後、再度ＳＯＧ膜７を全面に形成する。なお、以下の工程で説明する空中配線を形成せずに、ここで配線形成を終了させても良い。
【０１２８】
次に図４６（ｆ）に示すように、Ｌｏｗ−ｋ膜１７上のＳＯＧ膜７の一部に穴を開けた後、Ｏ２  アッシャによりＬｏｗ−ｋ膜１７を除去し、空中配線を形成する。このように上部のＡｌ配線２６が空中配線になることにより、より効果的に配線間寄生容量による信号伝達遅延を抑制することができるようになる。
【０１２９】
図４７および図４８に本実施形態の第１の変形例、図４９に本実施形態の第２の変形例、図５０に本実施形態の第３の変形例、図５１に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。これらの変形例においても、図４６（ｅ）の工程に対応する工程で配線形成を終了しても良い。その他、第５の実施形態と同様の種々の変形例が可能である。
【０１３０】
（第８の実施形態）
図５２および図５３は、本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【０１３１】
まず、第５の実施形態の図３１（ａ）〜図３２（ｇ）までの工程を行う（図５２（ａ））。ただし、ＴＥＯＳ酸化膜２１の代わりに低誘電率膜１８を用いる。
【０１３２】
次に図５２（ｂ）に示すように、全面に低誘電率膜１７を形成する。
【０１３３】
次に図５２（ｃ）に示すように、低誘電率膜１７上にＳＯＧ膜７、レジストパターン１３を形成する。
【０１３４】
次にフォトレジストパターン１３をマスクにしてＳＯＧ膜７を異方性エッチングし、ＳＯＧ膜７にフォトレジストパターン１３のパターンを転写し、続いてフォトレジストパターン１３およびＳＯＧ膜７をマスクにしてＬｏｗ−ｋ膜１７をエッチングし、Ｌｏｗ−ｋ膜１７に配線溝を形成する。
【０１３５】
Ｌｏｗ−ｋ膜１７は最初のうちはフォトレジストパターン１３をマスクにしてエッチングされるが、途中で消滅してしまうので最終的にはＳＯＧ膜７をマスクにしてエッチングされる。この段階の断面図を図５２（ｄ）に示す。ＳＯＧ膜７およびＬｏｗ−ｋ膜１７のエッチング条件は第３の実施形態のそれらと同じである。
【０１３６】
次に図５３（ｅ）に示すように、Ａｌ膜を全面に堆積した後、ＣＭＰ法により配線溝の外部の不要なＡｌ膜を除去し、Ａｌ配線２６を形成するとともに、表面を平坦にする。なお、第３の実施形態の図１８（ｅ）のように再度ＳＯＧ膜７を全面に形成するようにしても良い。
【０１３７】
次に図５３（ｆ）に示すように、Ｌｏｗ−ｋ膜１７上のＳＯＧ膜７の一部に穴を開けた後、Ｏ２  アッシャによりＬｏｗ−ｋ膜１７，９を除去し、空中配線を形成する。このように同一層内の配線構造全体が空中配線構造になることにより、より効果的に配線間寄生容量による信号伝達遅延を抑制することができるようになる。
【０１３８】
図５４および図５５に本実施形態の第１の変形例、図５６に本実施形態の第２の変形例、図５７に本実施形態の第３の変形例、図５８に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、第５の実施形態と同様の種々の変形例が可能である。
【０１３９】
（第９の実施形態）
図５９は、本発明の第９の実施形態に係る半導体装置を示す断面図である。
【０１４０】
図５９（ａ）は、周知の方法で形成した自己整合型コンタクト（ＳＡＣ）の部分（ビット線）を示している。図中、２９はゲート絶縁膜、３０はポリサイドゲートを構成するポリシリコン膜、３１はポリサイドゲートを構成するタングステンシリサイド膜、３２はシリコン窒化膜、３３はシリコン窒化膜とエッチング選択比が取れる層間絶縁膜（例えばＢＰＳＧ膜）、３４はプラグをそれぞれ示している。ここでは、ポリサイドゲートを用いたが、ポリメタルゲート等の他のゲート構造を用いても良い。図中の三つのポリサイドゲート（素子領域）は同一直線上には無く、隣り合う二つのポリサイドゲートは互いにＦ（デザインルール）だけずれたピッチで形成されている。
【０１４１】
図５９（ｂ）は、第１の実施形態に方法により形成した配線層の部分を示しており、層間絶縁膜３３はＳｉＯ２  膜２に対応し、ポリシリコン膜からなるプラグまたはプラグ・配線３５はプラグまたはプラグ・配線１０に対応し、ＴＥＯＳ酸化膜３６はＳｉＯ２  膜１１に対応し、配線３７は配線１５に対応している。プラグまたはプラグ・配線３５の材料は、Ｗ、ＷＳｉ、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｇ、Ａｕ等の他の純金属、シリサイドまたは合金を用いても構わない。バリアメタル膜またはライナー膜（不図示）、プラグまたはプラグ・配線３５に応じて適宜選択する。例えば、プラグまたはプラグ・配線３５の材料がＣｕの場合、バリアメタル膜またはライナー膜としては例えばＴｉ膜、Ｔｉ／ＴｉＮ膜、ＴｉＮ膜、ＴａＮ膜、Ｔａ膜を用いる。また、Ａｌの場合、例えばＮｂ膜、ＮｂＮ膜を用いても良い。
【０１４２】
本実施形態において、第１の実施形態の図３（ｋ）の工程に対応した工程における反射防止膜１２のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝ＣＦ４  （５０［ｓｃｃｍ］）／Ｏ２（１０［ｓｃｃｍ］）の混合ガスである。また、ＴＥＯＳ酸化膜３６のエッチング条件は、例えば圧力＝５０［ｍＴｏｒｒ］、投入電力＝１０００［Ｗ］、エッチングガス＝Ｃ４Ｆ８  （１０［ｓｃｃｍ］）／ＣＯ（１００［ｓｃｃｍ］）／Ａｒ（１００［ｓｃｃｍ］）の混合ガスである。
【０１４３】
図６０に本実施形態の第１の変形例、図６１に本実施形態の第２の変形例、図６２に本実施形態の第３の変形例、図６３および図６４に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、材料等に関しては第１の実施形態と同様の種々の変形例が可能である。
【０１４４】
（第１０の実施形態）
図６５は、本発明の第１０の実施形態に係る半導体装置を示す断面図である。
【０１４５】
本実施形態が第９の実施形態と異なる点は、ＴＥＯＳ酸化膜３６の代わりに有機シリコン酸化膜１６を形成したことにある。有機シリコン酸化膜１６を用いた配線層の製造方法は第２の実施形態に準じる。さらに、第２の実施形態と同様に、第１の絶縁膜（層間絶縁膜）および第２の絶縁膜（有機シリコン酸化膜１６）は、ｌｏｗ−ｋ膜、無機シリコン酸化膜および有機シリコン酸化膜のいずれか異なる絶縁膜の組合せであれば良い。
【０１４６】
図６６に本実施形態の第１の変形例、図６７に本実施形態の第２の変形例、図６８に本実施形態の第３の変形例、図６９および図７０に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、材料等に関しては第２の実施形態と同様の種々の変形例が可能である。
【０１４７】
（第１１の実施形態）
図７１は、本発明の第１１の実施形態に係る半導体装置を示す断面図である。
【０１４８】
本実施形態が第９の実施形態と異なる点は、高い方の配線３６を空中配線としたことにある。このような空中配線を有する配線層の製造方法は第３の実施形態の準じる。
【０１４９】
図７２に本実施形態の第１の変形例、図７３に本実施形態の第２の変形例、図７４に本実施形態の第３の変形例、図７５および図７６に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、材料等に関しては第３の実施形態と同様の種々の変形例が可能である。
【０１５０】
（第１２の実施形態）
図７７は、本発明の第１２の実施形態に係る半導体装置を示す断面図である。
【０１５１】
本実施形態が第９の実施形態と異なる点は、配線構造全体を空中配線としたことにある。このような空中配線を有する配線層の製造方法は第４の実施形態の準じる。
【０１５２】
図７８に本実施形態の第１の変形例、図７９に本実施形態の第２の変形例、図８０に本実施形態の第３の変形例、図８１および図８２に本実施形態の第４の変形例をそれぞれ示す。本実施形態の第１〜第４の変形例はそれぞれ第１の実施形態の第１〜第４の変形例に相当するものである。その他、材料等に関しては第４の実施形態と同様の種々の変形例が可能である。
【０１５３】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、一つの配線層について本発明を適用した例について説明したが、二つ以上の配線層に適用することもできる。全ての配線層に適用するのではなく、例えば上層の配線層のみに本発明を適用しても良い。
【０１５４】
また、上記実施形態では、半導体基板としてシリコン基板を用いたが、寄生容量のさらなる低減化のためにＳＯＩ基板を用いても良く、さらに信号の高速化に対応するためにＳｉＧｅ基板を用いても良い。
【０１５５】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１５６】
【発明の効果】
以上詳説したように本発明によれば、さらなる微細化等に対応できる配線構造を有する半導体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の製造方法を示す工程断面図
【図２】図１に続く同半導体装置の製造方法の製造方法を示す工程断面図
【図３】図２に続く同半導体装置の製造方法の製造方法を示す工程断面図
【図４】図３に続く同半導体装置の製造方法の製造方法を示す工程断面図
【図５】第１の実施形態の第１の変形例を示す工程断面図
【図６】図５に続く同変形例を示す工程断面図
【図７】第１の実施形態の第２の変形例を示す工程断面図
【図８】第１の実施形態の第３の変形例を示す工程断面図
【図９】第１の実施形態の第４の変形例を示す工程断面図
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法の製造方法を示す工程断面図
【図１１】図１０に続く同半導体装置の製造方法の製造方法を示す工程断面図
【図１２】第２の実施形態の第１の変形例を示す工程断面図
【図１３】図１２に続く同変形例を示す工程断面図
【図１４】第２の実施形態の第２の変形例を示す工程断面図
【図１５】第２の実施形態の第３の変形例を示す工程断面図
【図１６】第２の実施形態の第４の変形例を示す工程断面図
【図１７】本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図
【図１８】図１７に続く同半導体装置の製造方法を示す工程断面図
【図１９】第３の実施形態の第１の変形例を示す工程断面図
【図２０】図１９に続く同変形例を示す工程断面図
【図２１】第３の実施形態の第２の変形例を示す工程断面図
【図２２】第３の実施形態の第３の変形例を示す工程断面図
【図２３】第４の実施形態の第３の変形例を示す工程断面図
【図２４】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程断面図
【図２５】図２４に続く同半導体装置の製造方法を示す工程断面図
【図２６】第４の実施形態の第１の変形例を示す工程断面図
【図２７】図２６に続く同変形例を示す工程断面図
【図２８】第４の実施形態の第２の変形例を示す工程断面図
【図２９】第４の実施形態の第３の変形例を示す工程断面図
【図３０】第４の実施形態の第４の変形例を示す工程断面図
【図３１】本発明の第５の実施形態に係る半導体装置の製造方法を示す工程断面図
【図３２】図３１に続く同半導体装置の製造方法を示す工程断面図
【図３３】図３２に続く同半導体装置の製造方法を示す工程断面図
【図３４】第５の実施形態の第１の変形例を示す工程断面図
【図３５】図３４に続く同変形例を示す工程断面図
【図３６】第５の実施形態の第２の変形例を示す工程断面図
【図３７】第５の実施形態の第３の変形例を示す工程断面図
【図３８】第５の実施形態の第４の変形例を示す工程断面図
【図３９】本発明の第６の実施形態に係る半導体装置の製造方法を示す工程断面図
【図４０】図３９に続く同半導体装置の製造方法を示す工程断面図
【図４１】第６の実施形態の第１の変形例を示す工程断面図
【図４２】第６の実施形態の第２の変形例を示す工程断面図
【図４３】第６の実施形態の第３の変形例を示す工程断面図
【図４４】第６の実施形態の第４の変形例を示す工程断面図
【図４５】本発明の第７の実施形態に係る半導体装置の製造方法を示す工程断面図
【図４６】図４５に続く同半導体装置の製造方法を示す工程断面図
【図４７】第７の実施形態の第１の変形例を示す工程断面図
【図４８】図４７に続く同変形例を示す工程断面図
【図４９】第７の実施形態の第２の変形例を示す工程断面図
【図５０】第７の実施形態の第３の変形例を示す工程断面図
【図５１】第７の実施形態の第４の変形例を示す工程断面図
【図５２】本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図
【図５３】図５２に続く同半導体装置の製造方法を示す工程断面図
【図５４】第８の実施形態の第１の変形例を示す断面図
【図５５】図５４に続く同変形例を示す断面図
【図５６】第８の実施形態の第２の変形例を示す断面図
【図５７】第８の実施形態の第３の変形例を示す断面図
【図５８】第８の実施形態の第４の変形例を示す断面図
【図５９】本発明の第９の実施形態に係る半導体装置を示す断面図
【図６０】第９の実施形態の第１の変形例を示す断面図
【図６１】第９の実施形態の第２の変形例を示す断面図
【図６２】第９の実施形態の第３の変形例を示す断面図
【図６３】第９の実施形態の第４の変形例を示す断面図
【図６４】第９の実施形態の第４の変形例を示す断面図
【図６５】本発明の第１０の実施形態に係る半導体装置を示す断面図
【図６６】第１０の実施形態の第１の変形例を示す断面図
【図６７】第１０の実施形態の第２の変形例を示す断面図
【図６８】第１０の実施形態の第３の変形例を示す断面図
【図６９】第１０の実施形態の第４の変形例を示す断面図
【図７０】第１０の実施形態の第４の変形例を示す断面図
【図７１】本発明の第１１の実施形態に係る半導体装置を示す断面図
【図７２】第１１の実施形態の第１の変形例を示す断面図
【図７３】第１１の実施形態の第２の変形例を示す断面図
【図７４】第１１の実施形態の第３の変形例を示す断面図
【図７５】第１１の実施形態の第４の変形例を示す断面図
【図７６】第１１の実施形態の第４の変形例を示す断面図
【図７７】本発明の第１２の実施形態に係る半導体装置を示す断面図
【図７８】第１２の実施形態の第１の変形例を示す断面図
【図７９】第１２の実施形態の第２の変形例を示す断面図
【図８０】第１２の実施形態の第３の変形例を示す断面図
【図８１】第１２の実施形態の第４の変形例を示す断面図
【図８２】第１２の実施形態の第４の変形例を示す断面図
【図８３】マグネトロンＲＩＥ装置の構成を示す図
【符号の説明】
１…シリコン基板
２…ＳｉＯ２  膜（第１の絶縁膜）
３…ポリシリコン膜
４…反射防止膜
５…フォトレジストパターン
６…レジスト
７…ＳＯＧ膜
８…レジストパターン
９…バリアメタル膜またはライナー膜
１０…プラグまたはプラグ・配線
１１…ＳｉＯ２  膜（第２の絶縁膜）
１２…反射防止膜
１３…フォトレジストパターン
１４…バリアメタル膜
１５…配線
１６…有機シリコン酸化膜（第２の絶縁膜）
１７…Ｌｏｗ−ｋ膜（第２の絶縁膜）
１８…Ｌｏｗ−ｋ膜（第１の絶縁膜）
１９…Ａｌ膜（Ａｌプラグ）
２０…ＳｉＯ２  膜
２１…ＳｉＯ２  膜
２２…反射防止膜
２３…レジストパターン
２４…Ａｌ配線
２５…ＳｉＯ２  膜（第２の絶縁膜）
２６…Ａｌ配線
２９…ゲート絶縁膜
３０…ポリシリコン膜
３１…タングステンシリサイド膜
３２…シリコン窒化膜
３３…層間絶縁膜
３４…プラグ
３５…プラグまたはプラグ配線
３６…ＴＥＯＳ酸化膜
３７…配線
【図１】
0003586190.tif 000002
【図２】
0003586190.tif 000003
【図３】
0003586190.tif 000004
【図４】
0003586190.tif 000005
【図５】
0003586190.tif 000006
【図６】
0003586190.tif 000007
【図７】
0003586190.tif 000008
【図８】
0003586190.tif 000009
【図９】
0003586190.tif 000010
【図１０】
0003586190.tif 000011
【図１１】
0003586190.tif 000012
【図１２】
0003586190.tif 000013
【図１３】
0003586190.tif 000014
【図１４】
0003586190.tif 000015
【図１５】
0003586190.tif 000016
【図１６】
0003586190.tif 000017
【図１７】
0003586190.tif 000018
【図１８】
0003586190.tif 000019
【図１９】
0003586190.tif 000020
【図２０】
0003586190.tif 000021
【図２１】
0003586190.tif 000022
【図２２】
0003586190.tif 000023
【図２３】
0003586190.tif 000024
【図２４】
0003586190.tif 000025
【図２５】
0003586190.tif 000026
【図２６】
0003586190.tif 000027
【図２７】
0003586190.tif 000028
【図２８】
0003586190.tif 000029
【図２９】
0003586190.tif 000030
【図３０】
0003586190.tif 000031
【図３１】
0003586190.tif 000032
【図３２】
0003586190.tif 000033
【図３３】
0003586190.tif 000034
【図３４】
0003586190.tif 000035
【図３５】
0003586190.tif 000036
【図３６】
0003586190.tif 000037
【図３７】
0003586190.tif 000038
【図３８】
0003586190.tif 000039
【図３９】
0003586190.tif 000040
【図４０】
0003586190.tif 000041
【図４１】
0003586190.tif 000042
【図４２】
0003586190.tif 000043
【図４３】
0003586190.tif 000044
【図４４】
0003586190.tif 000045
【図４５】
0003586190.tif 000046
【図４６】
0003586190.tif 000047
【図４７】
0003586190.tif 000048
【図４８】
0003586190.tif 000049
【図４９】
0003586190.tif 000050
【図５０】
0003586190.tif 000051
【図５１】
0003586190.tif 000052
【図５２】
0003586190.tif 000053
【図５３】
0003586190.tif 000054
【図５４】
0003586190.tif 000055
【図５５】
0003586190.tif 000056
【図５６】
0003586190.tif 000057
【図５７】
0003586190.tif 000058
【図５８】
0003586190.tif 000059
【図５９】
0003586190.tif 000060
【図６０】
0003586190.tif 000061
【図６１】
0003586190.tif 000062
【図６２】
0003586190.tif 000063
【図６３】
0003586190.tif 000064
【図６４】
0003586190.tif 000065
【図６５】
0003586190.tif 000066
【図６６】
0003586190.tif 000067
【図６７】
0003586190.tif 000068
【図６８】
0003586190.tif 000069
【図６９】
0003586190.tif 000070
【図７０】
0003586190.tif 000071
【図７１】
0003586190.tif 000072
【図７２】
0003586190.tif 000073
【図７３】
0003586190.tif 000074
【図７４】
0003586190.tif 000075
【図７５】
0003586190.tif 000076
【図７６】
0003586190.tif 000077
【図７７】
0003586190.tif 000078
【図７８】
0003586190.tif 000079
【図７９】
0003586190.tif 000080
【図８０】
0003586190.tif 000081
【図８１】
0003586190.tif 000082
【図８２】
0003586190.tif 000083
【図８３】
0003586190.tif 000084