(57)【特許請求の範囲】
【請求項１】
共振回路を有し、所定の周波数の出力信号を出力する発振部と、
前記出力信号を増幅して発振出力信号を出力する増幅回路と、前記増幅回路に動作電流を供給する電流供給回路とを有する出力部と、
前記出力信号に応じて発熱する発熱回路と、当該発熱回路に熱結合されて前記発熱回路の温度に応じた制御信号を生成する制御信号生成回路と、前記発熱回路に熱結合されておらず前記制御信号に対する比較基準信号を生成する比較基準信号生成回路と、前記制御信号と前記比較基準信号とに応じた利得制御信号を生成して前記電流供給回路に出力する利得制御信号生成回路とを有する自動利得制御部と
を有する発振回路。
【請求項２】
前記発熱回路が前記出力信号に応じた信号が印加される抵抗を有し、前記制御信号生成回路が前記制御信号としての電圧値を生成する第１のダイオードを有し、前記比較基準信号生成回路が前記比較基準信号としての電圧値を生成する第２のダイオードを有し、前記利得制御信号生成回路が前記制御信号と前記比較基準信号とに応じた利得制御信号を生成する差動増幅器を有する請求項１に記載の発振回路。
【請求項３】
前記増幅回路が前記出力信号を制御端子に入力する第１のトランジスタを有し、前記電流供給回路が前記利得制御信号を制御端子に入力する第２のトランジスタを有し、前記第１のトランジスタと前記第２のトランジスタの接続中点から前記発振出力信号が出力される請求項１又は２に記載の発振回路。
【請求項４】
前記発振部がコルピッツ回路である請求項２又は３に記載の発振回路。
【請求項５】
前記抵抗、前記第１のダイオードおよび前記第２のダイオードが半導体基板の主面に形成されており、前記半導体基板の主面において、前記抵抗が前記第１のダイオードを囲むように配置されており、前記抵抗と前記第２のダイオードとが離間して配置されている請求項１，２，３又は４に記載の発振回路。
【発明の詳細な説明】
【００１０】
【発明の属する技術分野】
本発明は、増幅回路の利得を制御する自動利得制御（ＡＧＣ：Automatic Gain Control ）回路を有する発振回路に関する。
【００２０】
【従来の技術】
図８に、従来のＡＧＣ回路を有する発振回路の構成の一例を示す。
【００３０】
この発振回路の発振部は、並列共振器を構成するコイル２００およびキャパシタ２０２と、発振増幅回路を構成する一対のトランジスタ２０４，２０６と、このトランジスタ２０４，２０６に供給される動作電流を調整可能に制御する電流供給回路を構成するトランジスタ２０８と、出力バッファ回路を構成するトランジスタ２１０および抵抗２１２とを有している。さらに、図示しないが、増幅トランジスタ２０４，２０６のベース端子にバイアス電圧を供給するための電圧バイアス回路をも備えている。この発振部では、トランジスタ２０８により増幅トランジスタ２０４，２０６に供給される動作電流ＩＣ  に応じてトランジスタ２０４，２０６の利得が制御され、ひいては発振増幅率ないし発振レベルが制御される。
【００４０】
この発振回路におけるＡＧＣ回路は、出力トランジスタ２１０のエミッタ端子に接続された半波整流用のトランジスタ２１４と、平滑用のローパス・フィルタを構成する抵抗２１６およびキャパシタ２１８と、トランジスタ２０８に対するベース電圧つまり利得制御電圧を生成するための抵抗分圧回路を構成する抵抗２２０，２２２とを有している。
【００５０】
出力トランジスタ２１０のエミッタ端子（Ａ点）に得られる発振出力信号ＳＡ  がトランジスタ２１４のベース端子に供給されることで、トランジスタ２１４が半周期毎に交互にオン・オフし、そのコレクタ端子（Ｂ点）に直流電圧ＥＢ  が得られる。この直流電圧ＥＢ  のレベルは発振出力信号ＳＡ  の電圧レベルに比例し、ひいては発振部における発振レベルまたは利得に比例している。抵抗分圧回路２２０，２２２で直流電圧ＥＢ  が所定の分圧比で分圧され、分圧電圧ＥＣ  が利得制御電圧としてトランジスタ２０８のベース端子に与えられる。
【００６０】
発振部で発振レベルが基準値または設定値より高くなったときは、ＡＧＣ回路においてトランジスタ２１４のコレクタ端子（Ｂ点）の電位が下がり、分圧回路２２０，２２２より得られる利得制御電圧ＥＣ  のレベルが下がる。そうすると、発振部においてトランジスタ２０８により増幅トランジスタ２０４，２０６に供給される動作電流ＩＣ  が減少し、発振増幅度（利得）ひいては発振レベルが低くなる（基準値に戻る）。発振部で発振レベルが基準値よりも低くなったときは、各部で上記と逆の動作が行われ、結果的に発振レベルは基準値に戻る。
【００７０】
このように、この発振回路では、ＡＧＣ回路が発振レベル安定化回路として機能する。
【００８０】
【発明が解決しようとする課題】
上記のような従来のＡＧＣ回路では、交流の出力信号ＳＡ  から直流の利得制御電圧ＥＣ  を生成するのに、整流回路とローパス・フィルタを用いる。自動利得制御の精度を上げるには、直流の利得制御電圧ＥＣ  に交流成分ができるだけ混じらないようにしなければならず、そのためにはローパス・フィルタのキャパシタ２１８を大容量のものにしなければならない。したがって、ＡＧＣ回路を半導体集積回路（ＩＣ）に組み込む場合、キャパシタ２１８は外付け部品となり、これを接続するため、回路基板の小型軽量化が難しくなる、ＩＣ設計が難しくなる、コストが高くなる等の不都合を来している。
【００９０】
また、ローパス・フィルタのキャパシタ２１８の容量を相当大きくしても、利得制御電圧ＥC にある程度の交流成分が残留するのは避けられない。発振回路においては、その残留交流成分が発振増幅回路にフィードバックされるため、発振信号の雑音成分が増大するという不利点がある。
【０１００】
本発明は、上記した従来の問題点を解決するものであり、整流回路やフィルタ回路を不要としＩＣ化に有利な自動利得制御回路を有する発振回路を提供することを目的とする。
【０１１０】
また、本発明は、ノイズ成分の増大を来すことなく、高い精度で増幅器の利得を制御できる自動利得制御回路を有する発振回路を提供することを目的とする。
【０１２０】
【課題を解決するための手段】
上記目的を達成するために、本発明の発振回路は、共振回路を有し、所定の周波数の出力信号を出力する発振部と、前記出力信号を増幅して発振出力信号を出力する増幅回路と、前記増幅回路に動作電流を供給する電流供給回路とを有する出力部と、前記出力信号に応じて発熱する発熱回路と、当該発熱回路に熱結合されて前記発熱回路の温度に応じた制御信号を生成する制御信号生成回路と、前記発熱回路に熱結合されておらず前記制御信号に対する比較基準信号を生成する比較基準信号生成回路と、前記制御信号と前記比較基準信号とに応じた利得制御信号を生成して前記電流供給回路に出力する利得制御信号生成回路とを有する自動利得制御部とを有する。
【０１３０】
また、本発明の発振回路においては、前記発熱回路が前記出力信号に応じた信号が印加される抵抗を有し、前記制御信号生成回路が前記制御信号としての電圧値を生成する第１のダイオードを有し、前記比較基準信号生成回路が前記比較基準信号としての電圧値を生成する第２のダイオードを有し、前記利得制御信号生成回路が前記制御信号と前記比較基準信号とに応じた利得制御信号を生成する差動増幅器を有することが好ましい。
【０１４０】
更に、本発明の発振回路においては、前記増幅回路が前記出力信号を制御端子に入力する第１のトランジスタを有し、前記電流供給回路が前記利得制御信号を制御端子に入力する第２のトランジスタを有し、前記第１のトランジスタと前記第２のトランジスタの接続中点から前記発振出力信号が出力されることが好ましく、更には、前記発振部がコルピッツ回路であることが好ましい。
【０１５０】
更に、本発明の発振回路においては、前記抵抗、前記第１のダイオードおよび前記第２のダイオードが半導体基板の主面に形成されており、前記半導体基板の主面において、前記抵抗が前記第１のダイオードを囲むように配置されており、前記抵抗と前記第２のダイオードとが離間して配置されていることが好ましい。
【０１７０】
本発明では、増幅回路で生成された信号のレベルに応じて発熱素子が発熱することにより、信号の電力が熱量に変換される。この発熱素子より発せられた熱量が利得制御信号生成手段に伝達され、そこで熱量が利得制御信号の制御量に変換される。したがって、たとえば、増幅回路で生成された信号のレベルが基準値より上昇したときは、そのレベル上昇分に応じて発熱素子の発生する熱の量が増加し、その熱量増加分に応じて利得制御信号の制御量が変化し、その制御量の変化分に応じて利得制御回路が増幅回路に作用することにより、増幅回路の利得が調整され、信号レベルが基準値に戻される。
【０１８０】
【発明の実施の形態】
以下、図１〜図７を参照して本発明の実施例を説明する。
【０１９０】
図１は、一実施例による自動利得制御回路（以下、ＡＧＣ回路と称する。）を適用した発振回路の構成を示す。この発振回路は、発振部１０と、出力バッファ部３０と、発振レベル検出部４０とから構成されている。
【０２００】
発振部１０は、コルピッツ回路であり、コイル１２およびキャパシタ１４からなる並列共振器と、発振増幅用のトランジスタ１６と、結合コンデンサ１８と、抵抗２０，２２からなるバイアス回路と、抵抗２４と、フィードバック用キャパシタ２６，２８とを含んでいる。
【０２１０】
発振部１０の出力端子つまりトランジスタ１６のエミッタ端子は、出力バッファ部３０の出力増幅トランジスタ３２のベース端子に容量結合で、つまりキャパシタ３４を介して接続されている。この出力増幅トランジスタ３２は、コレクタ端子が電源電圧端子＋Ｖｃｃに接続され、エミッタ端子が出力増幅トランジスタ３２に供給される動作電流を調整可能に制御する電流供給回路を構成するトランジスタ３６を介してグランド端子に接続されている。また、ベース端子は電圧バイアス用の抵抗３８を介して電源電圧端子＋Ｖｃｃに接続されている。
【０２２０】
この発振回路では、出力バッファ部３０の出力増幅トランジスタ３２のエミッタ端子より発振出力信号ＳＥが取り出され、トランジスタ３６により出力増幅トランジスタ３２に供給される動作電流ＩＥ  によって出力増幅トランジスタ３２の利得が制御され、ひいては発振回路全体の発振増幅率ないし発振出力レベルが制御される。
【０２３０】
発振部１０の出力端子は、発振レベル検出部４０の入力トランジスタ４２のベース端子にも接続される。この入力トランジスタ４２は、コレクタ端子が電源電圧端子＋Ｖｃｃに接続され、エミッタ端子が抵抗４４を介してグランド端子に接続され、エミッタ・フォロアを構成している。入力トランジスタ４２のエミッタ端子は結合キャパシタ４６を介して電力−熱変換用の抵抗４８の一方の端子に接続されており、抵抗４８の他方の端子はグランド端子に接続されている。
【０２４０】
発振レベル検出部４０には、電力−熱変換用の抵抗４８に対して十分な熱的結合を有するほど近接して発振レベル検出用のダイオード５０が設けられている。このダイオード５０は、カソード端子がグランド端子に接続され、アノード端子が差動増幅器５８の非反転入力端子に接続されるとともに抵抗５２を介して電源電圧端子＋Ｖｃｃに接続されている。これにより、ダイオード５０は順方向にバイアスされ、そのアノード端子（Ａ点）にはダイオード５０の導通電圧Ｅａ  が得られる。この導通電圧Ｅａ  つまりアノード電位は温度変化に応じてほぼ一定の温度係数（通常のＰＮ接合型ダイオードでは約−２ｍＶ／℃）で変化する。
【０２５０】
さらに、発振レベル検出部４０には、抵抗４８と熱的な結合を実質的に持たないほど離間して比較基準用のダイオード５４が設けられている。このダイオード５４は、カソード端子がグランド端子に接続され、アノード端子が差動増幅器５８の反転入力端子に接続されるとともに抵抗５６を介して電源電圧端子＋Ｖｃｃに接続されている。これにより、ダイオード５４は順方向にバイアスされ、そのアノード端子（Ｂ点）にはダイオード５４の導通電圧Ｅｂ  が得られる。ダイオード５４は、発振レベル検出用のダイオード５０とほぼ同一の構造・特性を有している。したがって、ダイオード５４の導通電圧Ｅｂ  つまりアノード電位は、温度変化に応じてダイオード５０とほぼ等しい温度係数で変化する。
【０２６０】
差動増幅器５８は、両入力電圧Ｅａ  ，Ｅｂ  の差分に比例した出力電圧ＣＤを発生する。本実施例では、抵抗５２の抵抗値を抵抗５６の抵抗値よりも小さくし、ダイオード５０，５４のそれぞれのアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間で常時Ｅａ  ＞Ｅｂ  の関係が維持されるように適当なオフセットを設けている。このオフセット調整のために、抵抗５２，５６の少なくとも１つを可変抵抗で構成してもよい。このようなオフセットにより、差動増幅器５８は常時正電圧の出力電圧ＣＤを出力する。この差動増幅器５８からの出力電圧ＣＤは利得制御電圧または信号として出力バッファ部３０の定電流源のトランジスタ３６のベース端子に供給される。
【０２７０】
上記した構成の発振回路において、本実施例によるＡＧＣ回路は、発振レベル検出部４０の全てと出力バッファ部３０内の電流値の調整可能な定電流回路（トランジスタ３６）とから構成され、ＡＧＣの対象となる増幅回路は直接的には出力増幅トランジスタ３２であり、間接的には発振増幅トランジスタ１６と出力増幅トランジスタ３２とを合わせた増幅回路である。
【０２８０】
次に、本実施例における発振回路の動作を説明する。発振部１０では、発振増幅トランジスタ１６の出力端子（エミッタ端子）に得られる出力信号Ｓｃ  がキャパシタ２６を介して、さらにはキャパシタ２８およびＬＣ共振回路（１２，１４）を介してトランジスタ１６のベース端子に正帰還されることにより、ＬＣ共振回路（１２，１４）の共振周波数で発振する。
【０２９０】
発振部１０より出力された一定周波数の信号Ｓｃ  は出力バッファ部３０に入力され、そこで出力増幅トランジスタ３２により所定の利得で増幅され、発振出力信号ＳＥとして外部（図示せず）へ出力される。
【０３００】
一方、発振部１０の出力信号Ｓｃ  は発振レベル検出部４０にも与えられ、入力トランジスタ４２のエミッタ端子に信号Ｓｃ  と同相でほぼ等しい電圧レベルの交流信号Ｓｃ’が得られる。この交流信号Ｓｃ’がキャパシタ４６を介して抵抗４８に印加されることで、電力−熱変換用の抵抗４８に電流が流れ、抵抗４８が発熱する。
【０３１０】
抵抗４８より発せられた熱は、発振レベル検出用のダイオード５０には及ぶものの、比較基準用のダイオード５４には及ばないため、ダイオード５０の温度がダイオード５４の温度よりも高く、その温度差は抵抗４８の発熱量にほぼ比例する。そして、この温度差は、両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分に反映され、ひいては差動増幅器５８の出力電圧（利得制御電圧）ＣＤに反映される。
【０３２０】
発振部１０の出力信号Ｓｃ  のレベルがほぼ一定（設定値）に維持されている限り、抵抗４８の発熱量もほぼ一定で、ひいては差動増幅器５８より出力される利得制御電圧ＣＤもほぼ一定に維持される。これにより、出力増幅トランジスタ３２の利得がほぼ一定に維持され、発振出力信号ＳＥのレベルがほぼ一定に維持される。
【０３３０】
この発振回路において、回路部品（たとえばＬＣ共振器１２，１４）の経時変化やバラツキ等に起因して発振部１０における発振信号Ｓｃ  のレベルが設定値からずれたときは、次のようなＡＧＣ動作が行われる。
【０３４０】
発振信号Ｓｃ  のレベルが設定値よりも高くなったときは、発振レベル検出部４０において入力トランジスタ４２のエミッタ端子に得られる信号Ｓｃ’のレベルも同程度に高くなり、そのぶん電力−熱変換用の抵抗４８より発せられる熱量が増大する。抵抗４８より発せられる熱量が増大すると、その増量分に逆比例してダイオード５０のアノード電位（導通電圧）Ｅａ  が下がり、そのぶん両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分が減少し、差動増幅器５８の出力電圧（利得制御電圧）ＣＤのレベルが下がる。これにより、出力バッファ部３０において、出力増幅トランジスタ３２の利得が下がり、発振出力信号ＳＥのレベルが設定値または定常値に維持される。
【０３５０】
発振信号Ｓｃ  のレベルが設定値よりも低くなったときは、各部の動作が上記と逆になる。すなわち、発振レベル検出部４０の入力トランジスタ４２のエミッタ端子に得られる信号Ｓｃ’のレベルが同程度に低くなり、そのぶん電力−熱変換用抵抗４８より発せられる熱量が減少する。抵抗４８より発せられる熱量が減少すると、その減少分に逆比例してダイオード５０のアノード電位（導通電圧）Ｅａ  が上がり、そのぶん両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分が増大し、差動増幅器５８の出力電圧（利得制御電圧）ＣＤのレベルが上がる。この結果、出力バッファ部３０において、出力増幅トランジスタ３２の利得が上がり、発振出力信号ＳＥのレベルが設定値または定常値に維持される。
【０３６０】
このように、この発振回路において本実施例によるＡＧＣ回路は発振レベル安定化回路として機能する。
【０３７０】
本実施例におけるＡＧＣ回路の特徴は、主として発振レベル検出部４０の構成および作用にある。
【０３８０】
このＡＧＣ回路では、交流の発振信号Ｓｃ  から直流の利得制御信号ＳＥを得るために、発振部１０からの発振信号Ｓｃ  をエミッタ・フォロアの入力トランジスタ４２を介して抵抗４８に供給して、抵抗４８に発振信号Ｓｃ  のレベルに応じた量の熱を発生させ、発振信号Ｓｃ  のレベル（正確には電力または実効値）を熱量に変換する。そして、この熱量でダイオード５０の温度を高くし、その温度上昇分を両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分に反映させ、その差分に応じた直流の利得制御信号ＣＤを差動増幅器５８の出力端子に得る。
【０３９０】
このように、抵抗４８（発熱素子）とダイオード５０（感温素子）間の熱的結合を利用して発振信号Ｓｃ  のレベルを検出する方式によれば、従来のＡＧＣ回路では不可欠であった整流回路やフィルタ回路が不要である。したがって、ＡＧＣ回路をＩＣ化する場合、外付けの大容量キャパシタおよびその分の接続ピンが要らなくなる。また、交流の発振信号Ｓｃ  をいったん熱量に変換するため、利得制御信号ＣＤに交流成分が混じらない。このため、本実施例のように発振回路に適用した場合は、発振信号の雑音成分を増大させるおそれがなく、発振純度を向上させることができる。
【０４００】
また、本実施例では、電気−熱変換用の抵抗４８と熱的結合を有する発振レベル検出用のダイオード５０だけでなく、抵抗４８と熱的結合を実質的に持たない比較基準用のダイオード５４を設け、両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分に応じた利得制御信号ＣＤを得る。このような発振レベル検出方法によれば、発振レベル検出用のダイオード５０のアノード電圧（導通電圧）Ｅａ  から両ダイオード５０，５４にとって共通の温度変化つまり抵抗４８の発熱分を除いた外的な温度変化（半導体チップ全体の温度変化）をキャンセルすることができ、利得制御信号ＣＤの精度ひいてはＡＧＣの精度を向上させることができる。
【０４１０】
図２および図３は、本実施例によるＡＧＣ回路をＩＣ化した場合の電力熱変換用の抵抗４８および発振レベル検出用のダイオード５０の構造例を示す断面図およびレイアウト図である。なお、図２では、断面図の下に各部の等価回路図を付記している。
【０４２０】
図２において、Ｐ形の半導体基板６０上に分離してそれぞれＮ＋  埋込層６２，６４を介してＮ形のエピタキシャル成長層６６，６８が形成され、それらのエピタキシャル成長層６６，６８内にそれぞれＰ形の領域７０，７２が不純物拡散により形成され、片方のＰ形領域７２内にはＮ＋  形の領域７４が不純物拡散により形成される。基板表面には二酸化シリコンＳｉＯ２  からなる保護膜７８が形成され、Ｎ形領域６６に１つ（ａ）、Ｐ形領域７０に所定の間隔または距離を置いて２つ（ｂ，ｃ）、Ｎ形領域６８とＰ形領域７２とにまたがって１つ（ｄ）、およびＮ＋  形領域７４に１つ（ｅ）のアルミニウム配線（端子）がコンタクトホールを介してそれぞれ蒸着される。
【０４３０】
この半導体集積回路において、端子ｂ，ｃ間のＰ形領域７０の部分で電力−熱変換用の抵抗４８が構成される。端子ａにはＰ形領域７０とＮ形領域６６間のＰＮ接合に逆バイアスを与えるための電圧が印加される。一方、端子ｄ，ｅ間のＰ形領域７２およびＮ＋  形領域７４の部分でＰＮ接合形の発振レベル検出用ダイオード５０が構成される。
【０４４０】
本実施例では、図３に示すように、ダイオード５０の領域（６８，７２，７４）に近接し、かつその回りをほぼ取り囲むように抵抗４８の領域（７０）を延在させている。かかる構成によれば、抵抗４８とダイオード５０間の熱的結合が大きく、抵抗４８の領域（７０）で発生した熱がダイオード５０の領域（６８，７２，７４）へ効率よく伝達される。
【０４５０】
なお、比較基準用ダイオード５４は、図２および図３には示されていないが、半導体チップ内で抵抗４８の領域（７０）から熱的結合を実質的に持たないほど離れた位置でダイオード５０と同じ工程で形成される。
【０４６０】
ここで、本実施例によるＡＧＣ回路をＩＣ化した場合の発振レベル検出部４０の動作を理論的に説明する。
【０４７０】
いま、発振部１０より出力される発振信号Ｓｃ  の電圧レベルが△Ｖだけ上昇したとする。この場合、発振レベル検出部４０において、入力トランジスタ４２のエミッタ端子に得られる交流信号Ｓｃ’の電圧レベルも△Ｖだけ増大する。そうすると、抵抗４８で消費（発生）される電力（熱量）は、抵抗４８の抵抗値をＲとすると、△Ｖ２  ／Ｒだけ増大する。この発熱量の増大分（△Ｖ２  ／Ｒ）に比例して抵抗４８の温度が△Ｔだけ上昇する。つまり、この温度上昇分△Ｔは次式（１）で表される。なお、Ｋ０  は比例定数である。
△Ｔ＝Ｋ０  ・△Ｖ２  ／Ｒ          ■………（１）
【０４８０】
これにより、抵抗４８とダイオード５０間の温度差は、基準とする温度差つまり発振信号Ｓｃ  の電圧レベルが基準値に維持されているときの温度差をＴｓ  とすると、（Ｔｓ  ＋△Ｔ）に上昇する。このとき、抵抗４８からダイオード５０に伝達される熱量Ｑａ  は次式（２）で表される。
Ｑａ  ＝λ（Ｔｓ  ＋△Ｔ）Ｓａ  ／Ｌａ    ………（２）
ここで、λはシリコンチップの熱伝導率であり、λ＝１．５７Ｗ／ｃｍ℃なる定数で与えられる。また、Ｓａ  ，Ｌａ  は抵抗４８とダイオード５０間の断面積および距離である。
【０４９０】
しかして、ダイオード５０の温度は、次式（３）のように抵抗４８からの熱量Ｑａ  に比例した分△Ｔａ  だけ上昇する。Ｋ１  は比例定数である。
△Ｔａ  ＝Ｋ１  ・Ｑａ                  ………（３）
【０５００】
同様に、抵抗４８から比較基準用のダイオード５４に伝達される熱量Ｑｂ  は次式（４）のようになる。
Ｑｂ  ＝λ（Ｔｓ  ＋△Ｔ）Ｓｂ  ／Ｌｂ    ………（４）
ここで、Ｓｂ  ，Ｌｂ  は抵抗４８とダイオード５４間の断面積および距離である。
【０５１０】
したがって、ダイオード５４の温度上昇分△Ｔｂ  は次式（５）で与えられる。
△Ｔｂ  ＝Ｋ１  ・Ｑｂ                  ………（５）
【０５２０】
両ダイオード５０，５４はＰＮ接合形であり、順方向バイアス時の導通電圧（電圧降下）Ｖｆ  は次式（６）のような負の温度係数を有している。
ｄＶｆ  ／ｄＴ＝−２ｍＶ／℃        ………（６）
【０５３０】
したがって、実施例の発振レベル検出部４０において、両ダイオード５０，５４のアノード電位（導通電圧）Ｅａ  ，Ｅｂ  間の差分は、次式（７）で表される。なお、Ｋｃ  は比例定数である。
0003590942.tif 000002
【０５４０】
差動増幅器５８の利得をαとすると、差動増幅器５８の出力電圧（利得制御電圧）ＣＤにおける電圧変化△ＣＤは、次式（８）のようになる。
0003590942.tif 000003
【０５５０】
発振部１０における発振信号Ｓｃ  の電圧レベルが−△Ｖだけ低下したときは、上式（１）〜（８）はそれぞれ符号が反対になる。
【０５６０】
ところで、抵抗４８と比較基準用ダイオード５４間の断面積Ｓｂ  を小さくし、かつ両者間の距離Ｌｂ  を大きくすれば、上式（７）において抵抗４８とダイオード５４間の熱結合度を表す項（Ｓｂ  ／Ｌｂ  ）を無視する（除く）ことができる。そうすると、上式（７）は次式（９）のように変形できる。
△（Ｅａ  −Ｅｂ  ）＝λ（Ｔｓ  ＋△Ｔ）・（Ｓａ  ／Ｌａ  ）  ………（９）
【０５７０】
本実施例では、図３に示すように、抵抗４８の領域（７０）がダイオード５０の領域（６８，７２，７４）に近接してその回りをほぼ取り囲むため、両者間の断面積Ｓａ  が大きく、距離Ｌａ  は小さい。このため、上式（９）の右辺の係数λ・（Ｓａ  ／Ｌａ  ）の値が大きく、高い検出感度を得ることができる。
【０５８０】
上記した実施例では、電気−熱変換用の抵抗（４８）からの熱を受ける感温素子としてダイオード（５０）を用いたが、温度変化に応じて所定の電気的パラメータ（電圧、電流、抵抗値等）が所定の温度係数で変化するようなものであれば任意の感温素子を用いることができる。
【０５９０】
たとえば、図４に示すように、上記実施例においてダイオード５０，５４を抵抗８０，８２で置き換えることも可能である。この場合でも、図２および図３と同様の構造およびレイアウトでＩＣ化することができる。
【０６００】
本発明の別の実施例によれば、図５に示すような三次元的配置構造とすることも可能である。この構成例では、Ｐ形の半導体基板９０上にＮ＋  埋込層９２を介してＮ形のエピタキシャル成長層９４が形成され、このエピタキシャル成長層９４内にＰ形の領域９６が不純物拡散により形成され、このＰ形領域９６内にＮ＋  形の領域９８が不純物拡散により形成される。基板表面にはシリコン酸化膜からなる保護膜１００が形成され、Ｎ形領域９４に１つ（▲３▼）およびＰ形領域９６に２つ（▲４▼，▲５▼）のアルミニウム配線（端子）がコンタクトホールを介してそれぞれ蒸着される。
【０６１０】
さらに、保護膜１００の上に酸化膜１０２が形成され、この酸化膜１０２を介してＮ＋  形領域９８に重なる位置にたとえばポリシリコンからなる薄膜抵抗１０４が形成され、薄膜抵抗１０４の両端にアルミニウム配線▲１▼，▲２▼がそれぞれ接続される。その上に、酸化膜からなる保護膜１０６が被せられる。
【０６２０】
かかる構成の半導体集積回路においては、端子▲１▼，▲２▼間の薄膜抵抗１０４の部分で電力−熱変換用の抵抗４８’が構成される。また、端子▲４▼，▲５▼間のＰ形領域９６およびＮ＋  形領域９８のベースピンチ抵抗部分で発振レベル検出用抵抗８０が構成される。端子▲３▼には、Ｐ形領域９６とＮ形領域９４間のＰＮ接合に逆バイアスを与えるための電圧が供給される。
【０６３０】
抵抗４８’が発熱すると、その熱は酸化膜１０２，１００を通って真下の発振レベル検出用抵抗８０の領域（９６，９８）に伝達されるようになっている。発振レベル検出用の拡散抵抗８０は、ベースピンチ抵抗で構成されているため、温度係数が大きく、高い検出感度を得ることができる。
【０６４０】
図５の構成例において、発振レベル検出用の拡散抵抗８０（９６，９８）をダイオードに置き換えることが可能であり、さらには拡散抵抗（９６，９８）を電力−熱変換用の抵抗４８”とし、薄膜抵抗１０４を発振レベル検出用の抵抗８０とすることも可能である。
【０６５０】
また、上記した実施例では、発振部１０からの発振信号Ｓｃ  を発振レベル検出部４０に入力したが、出力バッファ部３０からの発振出力信号ＳＥを発振レベル検出部４０に入力してもよい。
【０６６０】
また、上記した実施例では、発振レベル検出部４０からの電圧利得制御信号ＣＤを出力バッファ３０の出力増幅回路にフィードバックしたが、図６に示すように、発振部１０の発振増幅回路にフィードバックすることも可能である。
【０６７０】
図６の構成例では、図１の発振増幅トランジスタ１６に対するバイアス回路において抵抗２０をトランジスタ８４に置き換え、このトランジスタ８４のベース端子に電圧利得制御信号ＣＤを与える。また、トランジスタ１６のベース端子を発振レベル検出部４０の入力端子に接続している。
【０６８０】
また、上記した実施例における発振回路の構成、特に発振部１０の構成は一例にすぎず、本発明のＡＧＣ回路は任意の型の発振回路に適用可能である。
【０６９０】
上記実施例における理論式（１）〜（９）は一例であり、回路構成や回路素子の特性等に応じて種々の理論式が成立する。
【０７００】
さらに、本発明のＡＧＣ回路は発振回路以外の回路、特に時定数の大きい平均値変動に対するフィードバック制御を行うのに適した任意の増幅回路に適用することができる。
【０７１０】
たとえば、図７に信号増幅回路の一例を示す。上記実施例における発振回路と共通する部分には同一の符号を付してある。この信号増幅回路では、入力信号Ｓｉｎが入力増幅トランジスタ１６’のベース端子に供給され、出力バッファ３０の出力増幅トランジスタ３２のエミッタ端子より増幅された出力信号Ｓｏｕｔ  が取り出される。ＡＧＣ回路は、信号レベル検出部４０’と出力バッファ３０内の定電流源用トランジスタ３６とからなる。信号レベル検出部４０’の入力トランジスタ４２には、入力増幅部８６からの出力信号に代えて、出力バッファ３０からの出力信号Ｓｏｕｔ  を入力してもよい。
【０７２０】
【発明の効果】
以上説明したように、本発明によれば、発振部で生成された信号のレベルに応じて発熱回路が発熱し、利得制御信号生成回路が発熱回路の温度に応じた利得制御信号を生成し、この利得制御信号に応じて出力部が増幅回路の利得を制御するようにしたので、整流回路やフィルタ回路が不要であり、ＩＣ化に有利な発振回路を実現できる。また、発振部で生成される信号と利得制御信号との間で回路が熱的に結合しているため（電気的に分離されているため）、利得制御信号の制御量に原信号のノイズたとえば交流成分等が含まれない。これにより、自動利得制御においてノイズの増大を来すことがなく、高精度な利得制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例による自動利得制御（ＡＧＣ）回路を適用した発振回路の構成を示す回路図である。
【図２】実施例によるＡＧＣ回路をＩＣ化した場合の電力−熱変換用抵抗（発熱素子）および発振レベル検出用ダイオード（感温素子）の構造例を示す断面図である。
【図３】図２のＩＣ化において好適なレイアウトを示す略上面図である。
【図４】実施例における発振レベル検出部の一変形例を示す回路図である。
【図５】半導体集積回路において発熱素子と感温素子とを三次元的な配置構造とする一実施例を示す断面図である。
【図６】実施例において発振レベル検出部からの利得制御信号を発振部にフィードバックする場合の構成例を示す回路図である。
【図７】実施例によるＡＧＣ回路を適用した信号増幅回路の一例を示す回路図である。
【図８】従来のＡＧＣ回路を適用した発振回路の構成の一例を示す回路図である。
【符号の説明】
１６    発振増幅トランジスタ
３２    出力増幅トランジスタ
３６    定電流源用トランジスタ
４２    入力トランジスタ
４８    電力−熱変換用抵抗（発熱素子）
５０    発振レベル検出用ダイオード
５４    比較基準用トランジスタ
５８    差動増幅器
８０    発振レベル検出用抵抗
１０４    薄膜抵抗
【図１】
0003590942.tif 000004
【図２】
0003590942.tif 000005
【図３】
0003590942.tif 000006
【図４】
0003590942.tif 000007
【図６】
0003590942.tif 000008
【図５】
0003590942.tif 000009
【図７】
0003590942.tif 000010
【図８】
0003590942.tif 000011