(57)【特許請求の範囲】
【請求項１】
直流電源から誘導性負荷への第１通電経路に設けられ、制御端子に入力される駆動指令信号に基づき該第１通電経路を通電・遮断する第１スイッチング手段と、
前記誘導性負荷を駆動制御するための制御指令信号を出力する制御手段と、
該制御手段からの前記制御指令信号に応じて、前記第１スイッチング手段を駆動するための駆動指令信号を出力する駆動手段と、
前記直流電源からの電流を所定の負荷に供給する第２通電経路に設けられ、制御端子が前記第１スイッチング手段の制御端子に接続されて、第１スイッチング手段に比例した電流を流す第２スイッチング手段と、
前記第１スイッチング手段の電流出力端の第１電位と、前記第２スイッチング手段の電流出力端の第２電位とを比較し、該第１電位が該第２電位よりも低電位となると、前記第１スイッチング手段に流れる第１規定値より大きい過電流を検出する過電流検出手段と、
前記第１スイッチング手段に流れる過電流が検出されると、前記駆動手段による前記駆動指令信号の出力を停止させることにより、第１通電経路における通電を停止して前記第１スイッチング手段を保護する保護手段と、
を備えて、前記誘導性負荷を駆動するとともに過電流検出を行う誘導性負荷駆動回路であって、
前記制御手段から前記制御指令信号が出力されないときには、前記過電流検出手段による過電流の検出を停止させる過電流検出停止手段、を備えたことを特徴とする誘導性負荷駆動回路。
【請求項２】
前記第１スイッチング手段は、ｎチャネル型ＭＯＳＦＥＴからなり、
前記第２スイッチング手段は、前記第１スイッチング手段が流す電流よりも小さい電流を流すｎチャネル型ＭＯＳＦＥＴからなること、
を特徴とする請求項１に記載の誘導性負荷駆動回路。
【請求項３】
前記第２通電経路における前記第２スイッチング手段よりも下流側に設けられて、前記過電流検出手段により過電流が検出されると前記第２通電経路の通電を行う第３スイッチング手段と、
前記第２通電経路に流れる電流を検出する第２電流検出手段と、が備えられ、前記保護手段は、該第２電流検出手段により検出される電流が前記第１規定値に応じて設定された第２規定値を超えると、前記駆動手段による前記駆動指令信号の出力を停止させること、
を特徴とする請求項１または請求項２に記載の誘導性負荷駆動回路。
【請求項４】
前記過電流検出手段は、前記第１スイッチング手段に流れる過電流を検出すると、過電流検出信号を出力するよう構成され、
前記過電流検出停止手段は、前記過電流検出手段よりも優先して前記過電流検出信号を制御することで、過電流の検出を停止すること、
を特徴とする請求項１から請求項３のいずれかに記載の誘導性負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータやソレノイド等の誘導性負荷に電流を供給することで誘導性負荷を駆動するための誘導性負荷駆動回路であり、特に、過電流を検出する機能を備えた誘導性負荷駆動回路に関する。
【０００２】
【従来の技術】
従来より、高精度の電流制御や電流検出を行い、負荷に電力供給することで負荷を駆動する負荷駆動回路が知られている。
そして、こうした負荷駆動回路には、負荷に通電する電流の過電流を検出する機能を備えたものがあり、例えば、負荷への通電経路を通電・遮断するパワーＭＯＳＦＥＴ等からなる第１スイッチング手段と、この第１スイッチング手段よりも小さい電流を通電するパワーＭＯＳＦＥＴ等からなる第２スイッチング手段とにより構成されるカレントミラー回路を用いて過電流を検出するものが挙げられる。なお、第１スイッチング手段および第２スイッチング手段は同一の駆動指令信号によって制御されており、第２スイッチング手段は、第１スイッチング手段に比例した電流（例えば、第１スイッチング手段：第２スイッチング手段＝１０００：１）を通電するよう構成されている。
【０００３】
このように構成された過電流検出機能を有する負荷駆動回路では、例えば、負荷においてグランドショート（接地短絡）などの異常が発生して、第１スイッチング手段に過電流が流れた場合、第２スイッチング手段の電流は、第１スイッチング手段の過電流の例えば１０００分の１（１／１０００）となり、その電流を抵抗等に流して異常を検出する。
【０００４】
他方、こうした負荷駆動回路には、例えば、モータやソレノイドなどの誘導性負荷を駆動制御（ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御など）するための誘導性負荷駆動回路がある。
そして、誘導性負荷は、通電される電流が急峻に変動すると、その両端にフライバック電圧（逆起電力）が瞬時的に発生するという特性がある。つまり、誘導性負荷のインダクタンス（例えば、数１０［ｍＨ］程度）をＬとすると、誘導性負荷の両端には、単位時間あたりの電流の変化割合に比例した電圧Ｖ（＝−Ｌ（ｄｉ／ｄｔ））が発生するのである。
【０００５】
このため、駆動指令信号に基づき第１スイッチング手段がターンオフして誘導性負荷への通電を停止する際に、通電停止によって瞬時的に誘導性負荷の両端にフライバック電圧が発生して、第１電位Ｖ１がグランド電位（０［ｖ］）よりも低下することがある。このとき、第２スイッチング手段についても、駆動指令信号に基づきオフ状態となるが、第２電位Ｖ２はグランド電位よりも低下しないことから、第１電位Ｖ１が第２電位Ｖ２よりも低い状態となり、検出抵抗に大電流が流れ、誤って過電流を検出することになる。
【０００６】
こうした問題に対して、過電流の検出を一定時間遅延させるフィルタを設けることで、過電流の誤検出を防ぐよう構成された誘導性負荷駆動回路があり、図２に概略構成を示す。図２に示す誘導性負荷駆動回路１ａは、ｎチャネル型パワーＭＯＳＦＥＴからなる第１トランジスタ５１に流れる第１規定値より大きい過電流を検出するものである。
【０００７】
そして、第１トランジスタ５１は、ゲート駆動回路５５から出力される駆動指令信号Ｓｂに基づいて、図示しない直流電源からの出力（電源電圧）Ｖｃが供給された電源ラインＬＶからの電流を誘導性負荷ＬＬに供給するための第１通電経路を通電・遮断する。なお、ゲート駆動回路５５は、制御ロジック５７が出力する制御指令信号Ｓａに応じて駆動指令信号Ｓｂを出力しており、また、制御ロジック５７は、誘導性負荷ＬＬの電流制御を行うために、制御指令信号Ｓａを出力している。
【０００８】
そして、第１トランジスタ５１の電流出力端の第１電位Ｖ１が、ｎチャネル型パワーＭＯＳＦＥＴからなる第２トランジスタ５３の電流出力端の第２電位Ｖ２よりも低下すると、第１コンパレータ６１の出力信号がハイレベルとなりｎｐｎ型トランジスタからなる第３トランジスタ６３が駆動される。これにより、第２トランジスタ５３，第３トランジスタ６３および抵抗６５からなる第２通電経路に電流が流れ、この電流によって抵抗６５の両端に生じる電位差が、過電流判定のために設定された定電圧電源６９の出力電圧を上回ると、第２コンパレータ６７の出力信号がハイレベルとなる。そして、第２コンパレータ６７の出力信号はフィルタ７１を介してゲート駆動回路５５に入力されており、ゲート駆動回路５５は、ハイレベルの信号が入力されると駆動指令信号Ｓｂの出力を停止する。これにより、第１通電経路における通電が停止されて、第１トランジスタ５１が過電流から保護される。
【０００９】
このとき、フィルタ７１は、第２コンパレータ６７の出力信号が入力されてから一定期間（例えば、数μ秒〜１０数μ秒）が経過すると、ゲート駆動回路５５に対して出力信号を出力するように構成されている。
つまり、図２に示す過電流検出機能を備えた誘導性負荷駆動回路は、フィルタ７１を設けて過電流の検出時期を遅延することで、瞬時的に発生する電圧変動では過電流と判定しないように構成されている。このため、誘導性負荷のフライバック電圧により発生する瞬時的な電圧変動が原因となって、誤って過電流と判定するのを防ぐことができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図２に示すような従来の誘導性負荷駆動回路では、第２コンパレータ６７の出力信号がフィルタ７１により遅延される遅延期間においては、通電経路に過電流が流れることになり、この過電流によって第１トランジスタ（第１スイッチング手段）５１が破損する虞がある。
【００１１】
ここで、第１スイッチング手段として用いられる半導体素子（パワーＭＯＳＦＥＴ等）は、通電可能な電流の容量が大きいものほど高価になるため、コスト的に優れた負荷駆動回路を実現するには、第１スイッチング手段として容量が小さい半導体素子を用いることが望ましい。このため、実際の誘導性負荷駆動回路においては、スイッチング手段として、負荷の定格電流よりも僅かに大きい容量の半導体素子を用いることが多い。
【００１２】
そして、このように定格電流に対して余裕の少ないスイッチング手段を用いた誘導性負荷駆動回路において過電流検出を行うにあたり、信号出力の遅延処理を行うようにすると、遅延期間中に流れる過電流によってスイッチング手段が破損する可能性が高くなってしまう。
【００１３】
本発明は、こうした問題に鑑みなされたものであり、モータやソレノイド等の誘導性負荷に供給する電流の過電流を検出する際に、フライバック電圧による誤検出を抑えて正確に過電流を検出することができ、また、過電流によるスイッチング手段の破損が発生し難い誘導性負荷駆動回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明（請求項１）の誘導性負荷駆動回路によれば、誘導性負荷への通電停止により発生するフライバック電圧によって、誤って過電流と判定することが無くなり、正確に過電流を検出することができる。また、過電流検出時の対応処理を迅速に実施でき、第１スイッチング手段を過電流から保護できるため、過電流による第１スイッチング手段の破損が発生し難くなる。
【００１５】
なお、制御指令信号が出力されない時には、第１スイッチング手段はオフ状態となり電流が流れないことから、第１通電経路に過電流が流れることはないため、過電流検出を停止することによる問題は無い。
ここで、上述の誘導性負荷駆動回路におけるスイッチング手段としては、例えば、バイポーラトランジスタや電解効果トランジスタ（ＦＥＴ）などを用いることができるが、請求項２に記載のように、ｎチャネル型ＭＯＳＦＥＴからなる第１スイッチング手段と、第１スイッチング手段が流す電流よりも小さい電流を流すｎチャネル型ＭＯＳＦＥＴからなる第２スイッチング手段とを用いるとよい。
【００１６】
つまり、ＭＯＳＦＥＴは、バイポーラトランジスタに比べて通電経路における抵抗が小さく、高速スイッチングが可能であることから、大電流のスイッチング特性に優れており、直流電源から負荷への通電経路の通電・遮断を行うのに適している。また、ＭＯＳＦＥＴは、キャリアの種類（正孔または電子）によりｎチャネル型とｐチャネル型とに分かれるが、ｎチャネル型はｐチャネル型に比べて安価であるため、ｎチャネル型ＭＯＳＦＥＴを用いた負荷駆動回路は低コストで実現できる。
【００１７】
また、１つの指令信号（駆動指令信号）により、第１スイッチング手段および第２スイッチング手段をそれぞれ同時に駆動制御することができるため、第１電位と第２電位との比較により過電流の検出が可能となる。また、第１通電経路に流れる電流に比例した電流を、第２通電経路に流すことが可能となり、さらに、このとき第２通電経路に流れる電流は小さいことから、過電流検出を行うに際しての電力消費量が小さくなる。
【００１８】
次に、上述の誘導性負荷駆動回路は、請求項３の記載によれば、第２スイッチング手段に流れる電流は、第１スイッチング手段に流れる電流に比例することから、第２通電経路には、第１通電経路に比例した電流が流れる。そして、第１通電経路に第１規定値を超える過電流が流れる際には、第２通電経路に流れる電流は、第１規定値に応じて設定された第２規定値を超えることになり、第２通電経路に流れる電流に基づいて第１通電経路における過電流を検出することができる。
【００１９】
このように、第１電位と第２電位との比較に加えて、第２通電経路に流れる電流に基づき第１通電経路における電流値を判定して過電流を検出することで、第１電位と第２電位との比較のみによる過電流検出に比べて、より正確に過電流を検出することができる。
【００２０】
よって、本発明（請求項３）によれば、第１通電経路における過電流をより正確に検出することができるため、第１スイッチング手段をより確実に保護することが可能となる。
また、本発明（請求項４）の誘導性負荷駆動回路によれば、過電流検出手段を新規に開発すること無く、過電流検出停止手段を追設することで、フライバック電圧による影響を抑えることができることから、過電流の誤検出を抑えられる誘導性負荷駆動回路を低コストで実現できる。
【００２１】
【発明の実施の形態】
以下に、本発明の実施例を図面と共に説明する。
図１は、誘導性負荷の駆動制御を行うための誘導性負荷駆動回路の概略構成図であり、本誘導性負荷駆動回路は、過電流検出機能を備えている。
【００２２】
図１に示すように、本実施例の誘導性負荷駆動回路は、図示しない直流電源からの出力（例えば、電源電圧１２［ｖ］）Ｖｃが供給された電源ラインＬＶからの電流を誘導性負荷ＬＬに供給するための第１通電経路を通電・遮断するｎチャネル型パワーＭＯＳＦＥＴからなる第１トランジスタ１１と、電源ラインＬＶからの電流を抵抗２５に供給する第２通電経路を通電・遮断するｎチャネル型パワーＭＯＳＦＥＴからなる第２トランジスタ１３と、第１トランジスタ１１および第２トランジスタ１３を駆動するための駆動指令信号Ｓｂを出力するゲート駆動回路１５と、誘導性負荷ＬＬを駆動制御するための制御指令信号Ｓａを出力する制御ロジック１７と、を備えている。
【００２３】
そして、制御ロジック１７は、ＣＭＯＳトランジスタを用いたプロセスを使用したマイコンで構成され、図示しない電源装置（例えば、出力電圧５［ｖ］）からの電力供給により動作しており、複雑な制御処理を実施して誘導性負荷ＬＬを制御するための制御指令信号Ｓａを出力している。
【００２４】
また、ゲート駆動回路１５は、チャージポンプを備えており、制御ロジック１７から出力される制御指令信号Ｓａに応じて、第１トランジスタ１１および第２トランジスタ１３を駆動可能な駆動指令信号Ｓｂを出力する。つまり、ゲート駆動回路１５は、低電位の信号（制御指令信号Ｓａ）を高電位の信号（駆動指令信号Ｓｂ）に変換する回路であり、制御指令信号Ｓａに応じて、制御指令信号Ｓａよりも高電位の駆動指令信号Ｓｂを出力する。
【００２５】
さらに、第１トランジスタ１１は、ゲートがゲート駆動回路１５における駆動指令信号Ｓｂの出力端子に接続され、ドレインが電源ラインＬＶに接続され、ソースが誘導性負荷ＬＬに接続されている。そして、駆動指令信号Ｓｂがハイレベルとなると、第１トランジスタ１１はオン状態となり、電源ラインＬＶから誘導性負荷ＬＬへの第１通電経路に電流が流れる。
【００２６】
よって、本誘導性負荷駆動回路１では、制御ロジック１７が制御指令信号Ｓａをハイレベルとすると、ゲート駆動回路１５が駆動指令信号Ｓｂをハイレベルとし、これにより、第１トランジスタ１１がオン状態となることで、第１通電経路を通じて電源ラインＬＶから誘導性負荷ＬＬへの電力供給が行われる。
【００２７】
また、第２トランジスタ１３は、ゲートがゲート駆動回路１５における駆動指令信号Ｓｂの出力端子に接続され、ドレインが電源ラインＬＶに接続されており、駆動指令信号Ｓｂがハイレベルとなるとオン状態となり、また、第１トランジスタ１１に比例した小さい電流を流すよう構成されている。
【００２８】
そして、本誘導性負荷駆動回路１は、上記構成に加えて、第１トランジスタ１１のソースに反転入力端子（−）が接続され、第２トランジスタ１３のソースに非反転入力端子（＋）が接続された第１比較器（以下、第１コンパレータという）２１と、第２トランジスタ１３のソースにコレクタが接続されるとともに、第１コンパレータ２１の出力端子にベースが接続されたｎｐｎ型トランジスタからなる第３トランジスタ２３と、第３トランジスタ２３のエミッタに一端が接続され、他端が接地された抵抗２５と、第３トランジスタ２３のエミッタと抵抗２５との接続点に非反転入力端子（＋）が接続され、ゲート駆動回路１５に出力端子が接続された第２比較器（以下、第２コンパレータという）２７と、第２コンパレータ２７の反転入力端子（−）に正極が接続され、負極が接地された定電圧電源２９と、を備えている。
【００２９】
そして、第１トランジスタ１１のソースの電位（以下、第１電位という）Ｖ１が、第２トランジスタ１３のソースの電位（以下、第２電位という）Ｖ２よりも低下すると、第１コンパレータ２１が出力する出力信号Ｓｃがハイレベルとなり、第３トランジスタ２３がオン状態となる。すると、電源ラインＬＶから第２トランジスタ１３、第３トランジスタ２３、抵抗２５を介してグランド（接地）に通じる第２通電経路に電流が流れる。
【００３０】
ここで、例えば、誘導性負荷ＬＬにおいてグランドショート（接地短絡）などの異常が発生すると、第１トランジスタ１１に過電流が流れるとともに、第１電位Ｖ１はグランド電位（０［ｖ］）となるため、第１電位Ｖ１が第２電位Ｖ２よりも低下する。このため、第１コンパレータ２１は、第１電位Ｖ１と第２電位Ｖ２とを比較することで、第１通電経路における過電流を検出している。
【００３１】
そして、第１通電経路に過電流が流れると、第１コンパレータ２１が第３トランジスタ２３を駆動することにより、第２通電経路に電流が流れることになり、このとき第２通電経路に流れる電流は、第１通電経路に流れる電流に比例した大きさとなる。また、抵抗２５の両端には、第２通電経路に流れる電流に比例する電位差が発生するため、抵抗２５の両端電圧は、第１通電経路に流れる電流に比例した大きさになる。
【００３２】
このとき、定電圧電源２９は、抵抗２５の抵抗値と、第２通電経路における電流の第２規定値との乗算により得られる電圧値と等しい電圧を出力する定電圧電源にて構成されている。なお、第２規定値は、第１通電経路にて第１規定値と等しい電流が流れる際に第２通電経路に流れる電流値である。また、第１規定値は、第１トランジスタ１１に流れる電流における過電流の指標であり、第１規定値よりも大きい電流が過電流である。
【００３３】
そして、第２コンパレータ２７は、抵抗２５の両端電圧が定電圧電源２９の出力電圧より大きくなると、ハイレベルの信号をゲート駆動回路１５に対して出力する。つまり、第２コンパレータ２７は、第２通電経路を流れる電流に基づき第１通電経路に流れる電流を検出し、第１通電経路に流れる電流が第１規定値よりも大きくなることで、過電流を検出したことをゲート駆動回路１５に通知するのである。
【００３４】
よって、本誘導性負荷駆動回路１は、第１コンパレータ２１が、第１電位Ｖ１と第２電位Ｖ２とを比較すると共に、さらに、第２コンパレータ２７が第２通電経路に流れる電流に基づき第１通電経路に流れる電流を検出することで、第１トランジスタ１１に流れる過電流を検出している。
【００３５】
このように、各トランジスタの電流出力端における電位の比較だけではなく、第１通電経路に流れる電流を検出して過電流を判定することにより、より精度良く過電流を検出することが可能となる。また、第１コンパレータ２１が第３トランジスタ２３を駆動するときのみ第２通電経路に電流を流すことから、常に第２通電経路に電流を流す場合に比べて、過電流検出に必要な電力消費量を抑えることができる。
【００３６】
そして、第２コンパレータ２７からの信号が入力されたゲート駆動回路１５は、制御指令信号Ｓａの状態に拘わらず、駆動指令信号Ｓｂの出力を停止してローレベルとし、第１トランジスタ１１をオフ状態にする。これにより、第１通電経路における通電が停止されて、第１トランジスタ１１は過電流から保護される。
【００３７】
さらに、本誘導性負荷駆動回路１は、制御指令信号Ｓａに基づき過電流検出を停止させる過電流検出停止回路３１が備えられている。そして、この過電流検出停止回路３１は、信号レベルを反転させるインバータ回路３３と、抵抗３５と、ｎｐｎ型トランジスタからなる検出停止用トランジスタ３７とを備えている。
【００３８】
まず、インバータ回路３３は、入力端子へ入力される入力信号がハイレベル（例えば、電位５［ｖ］）の場合にはローレベル（例えば、グランド電位０［ｖ］）の信号を出力し、入力信号がローレベルの場合には、ハイレベルの信号を出力するよう構成されている。そして、インバータ回路３３は、入力端子が、制御ロジック１７における制御指令信号Ｓａの出力端子に接続されている。
【００３９】
また、検出停止用トランジスタ３７は、ベースが抵抗３５を介してインバータ回路３３の出力端子と接続され、コレクタが第３トランジスタ２３のベースに接続され、エミッタが接地されている。
このため、過電流検出停止回路３１では、制御指令信号Ｓａがローレベルの場合には、インバータ回路３３の出力信号がハイレベルとなり、検出停止用トランジスタ３７がオン状態となる。これにより、第３トランジスタ２３のベース電位はローレベルに維持されることになり、第１コンパレータ２１の動作に拘わらず、第３トランジスタ２３は強制的にオフ状態に維持される。このため、第２通電経路に電流が流れることが無くなり、第２コンパレータ２７がハイレベルの信号を出力することはない。
【００４０】
また、制御指令信号Ｓａがハイレベルの場合には、インバータ回路３３の出力信号がローレベルとなり、検出停止用トランジスタ３７がオフ状態となる。これにより、第３トランジスタ２３のベース電位は第１コンパレータ２１により決定されることになり、第１コンパレータ２１が過電流を検出すると第３トランジスタ２３はオン状態となり第２通電経路に電流が流れる。
【００４１】
よって、過電流検出停止回路３１は、制御指令信号Ｓａがローレベルとなる時には、第３トランジスタ２３を強制的にオフ状態にすることで、第２コンパレータ２７による過電流の検出を停止させる。
したがって、本誘導性負荷駆動回路１においては、誘導性負荷ＬＬの駆動制御において通電を停止した際に発生するフライバック電圧（逆起電力）によって第１電位Ｖ１が第２電位Ｖ２よりも低電位となり、第１コンパレータ２１が過電流を検出しても、過電流検出停止回路３１の動作により第２コンパレータ２７が過電流を検出することが無くなるため、フライバック電圧による過電流の誤検出を防ぐことができる。
【００４２】
なお、本実施例においては、制御ロジック１７が特許請求の範囲における制御手段に相当し、ゲート駆動回路１５が駆動手段に相当し、第１トランジスタ１１が第１スイッチング手段に相当し、第１トランジスタ１１のゲートが第１スイッチング手段の制御端子に相当し、第２トランジスタ１３が第２スイッチング手段に相当し、第２トランジスタ１３のゲートが第２スイッチング手段の制御端子に相当し、第１コンパレータ２１が過電流検出手段に相当し、第２コンパレータ２７および定電圧電源２９が保護手段に相当し、過電流検出停止回路３１が過電流検出停止手段に相当し、第３トランジスタ２３が第３スイッチング手段に相当し、抵抗２５が第２電流検出手段に相当し、第１コンパレータ２１の出力信号Ｓｃが過電流検出信号に相当する。
【００４３】
以上説明したように、本実施例の誘導性負荷駆動回路１によれば、制御指令信号Ｓａが出力されないときには過電流検出を行わないことから、誘導性負荷ＬＬへの通電停止により発生するフライバック電圧によって、誤って過電流と判定することが無くなり、正確に過電流を検出することができる。また、過電流検出時における第１通電経路の通電停止処理を迅速に実行でき、第１トランジスタを過電流から保護できるため、過電流による第１トランジスタの破損が発生し難くなる。
【００４４】
なお、制御指令信号Ｓａが出力されない時には、第１トランジスタ１１はオフ状態となり電流が流れないことから、第１通電経路に過電流が流れることはないため、過電流検出を停止しても問題はない。また、誘導性負荷ＬＬへの通電開始時に発生するフライバック電圧については、ゲート駆動回路１５がチャージポンプを用いて駆動指令信号Ｓｂを生成することから、駆動指令信号Ｓｂの立ち上がり速度が比較的遅いため、フライバック電圧は小さくなり過電流検出に対する影響はない。
【００４５】
また、本実施例の誘導性負荷駆動回路によれば、駆動指令信号Ｓｂによって第１トランジスタ１１および第２トランジスタ１３をそれぞれ同時に駆動制御することができるため、第１電位Ｖ１と第２電位Ｖ２との比較により過電流の検出が可能となる。また、第２通電経路に流れる電流が小さい電流であることから、過電流検出を行うに際しての電力消費量を抑えることができる。
【００４６】
さらに、第１電位Ｖ１と第２電位Ｖ２との比較に加えて、第２通電経路に流れる電流に基づき第１通電経路における電流値を判定して過電流を検出するため、第１電位と第２電位との比較のみによる過電流検出に比べて、より正確に過電流を検出することができる。
【００４７】
また、本実施例の誘導性負荷駆動回路は、従来から使用されている第１コンパレータ２１をそのまま用いることができ、また、従来の誘導性負荷駆動回路に過電流検出停止回路３１を追設することで容易に実現することができるため、過電流の誤検出を抑えられる誘導性負荷駆動回路を低コストで実現できる。
【００４８】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、制御ロジック１７へ電力供給する電源装置の出力電圧は、５［ｖ］に限ることはなく、制御ロジック１７を駆動可能な電圧値であればよい。また、電源ラインＬＶに供給される電源電圧も、１２［ｖ］に限ることはなく、誘導性負荷ＬＬに応じた電圧値であればよい。
【００４９】
そして、過電流検出の停止方法については、例えば、第１コンパレータ２１と第３トランジスタ２３とを接続する信号経路を開放・短絡する信号遮断用スイッチング手段を設けて、過電流検出停止回路３１が、信号遮断用スイッチング手段のオン・オフ状態を制御するように構成してもよい。
【００５０】
さらに、上記実施例では、第１トランジスタおよび第２トランジスタとしてｎチャネル型ＭＯＳＦＥＴを用いた負荷駆動回路について説明したが、これらのトランジスタは、ｐチャネル型ＭＯＳＦＥＴを用いて構成しても良く、また、バイポーラトランジスタを用いても良い。さらに、上記実施例では、第１トランジスタおよび第２トランジスタが、通電経路において負荷よりも高電位側に設けられたハイサイドスイッチとして備えられているが、これらトランジスタがローサイドスイッチとして備えられた負荷駆動回路に本発明を適用することもできる。
【図面の簡単な説明】
【図１】実施例の誘導性負荷駆動回路の概略構成図である。
【図２】従来の誘導性負荷駆動回路の概略構成図である。
【符号の説明】
１…誘導性負荷駆動回路、１１…第１トランジスタ、１３…第２トランジスタ、１５…ゲート駆動回路、１７…制御ロジック、２１…第１コンパレータ、２３…第３トランジスタ、２５…抵抗、２７…第２コンパレータ、２９…定電圧電源、３１…過電流検出停止回路、３３…インバータ回路、３５…抵抗、３７…検出停止用トランジスタ、ＬＬ…誘導性負荷、ＬＶ…電源ライン。
【図１】
0003596415.tif 000002
【図２】
0003596415.tif 000003