(57)【特許請求の範囲】
【請求項１】
ボコーディングシステムにおいて使用され、ボコーダスピーチパラメータデータを伝送用のデータパケットにフォーマットする方法であって、
前記方法は、
スピーチサンプルの入力フレームに応答して、前記ボコーダスピーチパラメータデータのある特定のデータが前記ボコーダスピーチパラメータデータの別のデータより相対的に重要である前記ボコーダスピーチパラメータデータを生成するステップと、
前記ある特定のデータのある部分をデータパケットの始めのパケット部分内に与えるステップとを具備し、
線形予測コーディング（LPC）ボコーダを用意し、
前記LPCボコーダからスピーチサンプルのフレームをエンコードして各スピーチサンプルフレームにおけるスピーチサンプルの解析に基づいたエンコードされたボコーダスピーチパラメータデータの対応するセットを形成し、
前記始めのパケット部分に後続する前記データパケットの残りのパケット部分内に前記ある特定のデータの残りの部分を前記別のデータでインターリーブすることにより形成されたインターリーブされたデータを形成し、それによって前記ある特定のデータの前記ある部分が前記始めのパケット部分に位置され、前記ある特定のデータの前記残りの部分が前記残りのパケット部分を通してインターリーブされることを特徴とする方法。
【請求項２】
前記ある特定のデータからエラー補正コードを計算し、前記残りのパケット部分の前記インターリーブされたデータ内に前記エラー補正コードをインターリーブするステップをさらに含むことを特徴とする請求項１記載の方法。
【請求項３】
前記データパケットの前記残りのパケット部分内に前記ある特定のデータの他のある部分を与えることを特徴とする請求項１又は２記載の方法。
【請求項４】
前記ある特定のデータの前記ある部分は第１のパラメータタイプのデータからなり、前記ある特定のデータの前記他のある部分は前記第１のパラメータタイプのデータと第２のパラメータタイプのデータとからなり、前記ある特定のデータの他のある部分を与えるステップは、
前記データパケットにおける前記ある特定のデータの前記ある部分に直接後続する前記第１のパラメータタイプのデータを与えるステップと、
前記データパケットにおける前記第１のパラメータタイプのデータに直接後続する前記第２のパラメータタイプのデータを与えるステップとを含むことを特徴とする請求項３記載の方法。
【請求項５】
前記ボコーダスピーチパラメータデータの前記別のデータは第２のパラメータタイプのデータと、第３のパラメータタイプのデータと、第４のパラメータタイプのデータとからなり、前記データパケットの残りのパケット部分におけるインターリーブされたデータを与えるステップは、
前記データパケットにおける前記ある特定のデータの前記ある部分に直接後続する前記第３のパラメータタイプのデータを与えるステップと、
前記データパケットにおける前記第３のパラメータタイプのデータに直接後続する前記第４のパラメータタイプのデータを与えるステップとを含むことを特徴とする請求項３記載の方法。
【請求項６】
可変速度線形予測コーディングボコーダがスピーチサンプルのフレームをエンコードして、各スピーチサンプルフレームとその予め定められたサブフレーム中のスピーチサンプルとの解析に基づいてエンコードされたスピーチパラメータの対応したセットを生成するボコーディングシステムにおいて用いられ、伝送用の１つの速度パラメータデータのフレームをフォーマットし、受信されてスピーチサンプルの対応したフレームに再構成されたときに、伝送されたパラメータデータのフレームにおける伝送チャンネルの誘導エラーの影響を減少する方法であって、前記方法は、
ラインスペクトルペア（LSP）周波数データを受信するステップと、
ピッチデータを受信するステップと、
コードブックデータを受信するステップとを含み、
エラー補正コードを計算する前記ステップは、
前記LSP周波数データ、前記ピッチデータおよび前記コードブックデータのあるものからパリティチェックコードを計算し、
データをパケットに与え、前記エラー補正コードをインターリーブするステップは、
前記LSP周波数データのそれぞれ１つの第１の部分をデータパケットの開始パケット部分内において予め定められたシーケンスでアセンブルし、
前記LSP周波数データのそれぞれ１つの第２の部分を前記開始パケット部分内を除いたところにおいて予め定められたシーケンスでアセンブルし、前記LSP周波数データの第２の部分の前記シーケンスが前記データパケットにおいて前記LSP周波数データの第１の部分の前記シーケンスに後続し、
前記データパケットにおいてLSP周波数データの前記第２の部分の前記シーケンスに後続する前記ピッチデータおよび前記コードブックデータのシーケンスを前記開始パケット部分以外のところに提供し、
前記開始パケット部分内を除く前記データパケット内に前記パリティチェックコードを提供するステップを含む請求項２記載の方法。
【請求項７】
前記LSP周波数データのそれぞれ１つの前記第１の部分に後続する前記パリティチェックコードを前記データパケット内でインターリーブするステツプをさらに含んでいる請求項６記載の方法。
【請求項８】
前記LSP周波数データのそれぞれ１つの第２の部分の前記シーケンス内の、および前記ピッチデータおよび前記コードブックデータのシーケンス内の各コードブックデータの一部分を前記データパケット内でインターリーブするステップをさらに含んでおり、前記パリティチェックコードは、コードブックデータの前記インターリーブされた部分に後続するピッチデータおよびコードブックデータのシーケンス内でインターリーブされる請求項７記載の方法。
【請求項９】
前記１つの速度においてピッチデータの第１の複数のセットは、ピッチデータの４つのセットを含み、ピッチデータの各セットがピッチ遅延およびピッチ利得データを含み、コードブックデータの第１の複数のセットはコードブックデータの８つのセットを含み、コードブックデータの各セットがコードブックインデクスおよびコードブック利得データを含んでいる請求項６記載の方法。
【請求項１０】
伝送用の別の速度パラメータデータのフレームをフォーマットする方法であって、
第２のラインスペクトルペア（LSP）周波数データを受信し、
第２のピッチデータを受信し、
第２のコードブックデータを受信し、
前記第２のLSP周波数データの前記LSP周波数データのそれぞれ１つをデータパケットの始めに予め定められたシーケンスでアセンブルし、
前記データパケット中のLSP周波数データの前記シーケンスに後続する前記第２のピッチデータおよびコードブックデータを予め定められたシーケンスでアセンブルするステップをさらに含む請求項６記載の方法。
【請求項１１】
受信したスピーチサンプルから全速度の可変速度ボコーダデータのフレームを提供する方法であって、
前記受信したスピーチサンプルを表示するスピーチパラメータデータを生成し、
前記スピーチパラメータデータから最も重要なラインスペクトルペア（LSP）ビットのオーダーされたシーケンスを供給し、
前記スピーチパラメータデータから重要性の少ないLSPビットのインターリーブされたシーケンスと最も重要なコードブック利得（CBGAIN）ビットのあるものとを供給し、
前記スピーチパラメータデータから残りのCBGAINビットと、ピッチ利得（PGAIN）ビットと、ピッチ遅延（PLAG）ビットと、コードブックインデックス（CBINDEX）ビットと、パリティチェックビット（PCB）とのインターリーブされたシーケンスを供給するステップとを含む請求項２記載の方法。
【請求項１２】
受信したスピーチサンプルから1/2速度の可変速度ボコーダデータのフレームを提供する方法であって、
前記受信したスピーチサンプルを表示するボコーダスピーチパラメータデータを生成し、
前記ボコーダスピーチパラメータデータからラインスペクトルペア（LSP）ビットのオーダーされたシーケンスを供給し、
前記ボコーダスピーチパラメータデータからコードブック利得（CBGAIN）ビットと、ピッチ利得（PGAIN）ビットと、ピッチ遅延（PLAG）ビットと、コードブックインデックス（CBINDEX）ビットとのオーダーされたシーケンスを供給するステップとを含む請求項１記載の方法。
【請求項１３】
受信したスピーチサンプルから1/4速度の可変速度ボコーダデータのフレームを提供する方法であって、
前記受信したスピーチサンプルを表示するボコーダスピーチパラメータデータを生成し、
前記ボコーダスピーチパラメータデータからラインスペクトルペア（LSP）ビットのオーダーされたシーケンスを供給し、
前記ボコーダスピーチパラメータデータからコードブック利得（CBGAIN）ビットと、ピッチ利得（PGAIN）ビットと、ピッチ遅延（PLAG）ビットと、コードブックインデックス（CBINDEX）ビットとのオーダーされたシーケンスを供給するステップとを含む請求項１記載の方法。
【請求項１４】
受信したスピーチサンプルから1/8速度の可変速度ボコーダデータのフレームを提供する方法であって、
前記受信したスピーチサンプルを表すボコーダスピーチパラメータデータを生成し、
前記ボコーダスピーチパラメータデータからコードブックシード（CBSEED）ビットとラインスペクトルペア（LSP）ビットのインターリーブされたシーケンスを供給し、
前記ボコーダスピーチパラメータデータからコードブック利得（CBGAIN）ビットのオーダーされたシーケンスを供給するステップとを含む請求項１記載の方法。
【請求項１５】
データパケットにおける後続するフォーマットで送信されボコード化されたボコーダスピーチパラメータデータの受信された可変データ速度フレーム内にボコーダスピーチパラメータデータを再度順序付ける方法であり、ボコード化されたボコーダスピーチパラメータデータがスピーチサンプルを再生するための相当するフレームにデコードされるボコーディングシステムにおいて使用され、最高の速度フレームのパラメータデータが、データパケットの開始パケット部分内に予め定められた順序で１つのパラメータデータタイプの各パラメータデータの部分を含み、前記開始パケット部分が、前記１つのパラメータデータタイプの各パラメータデータの別の部分を予め定められた順序で提供される残りのパケット部分によって後続され、前記別の部分は前記可変データ速度フレームの残りのパラメータデータによって前記残りのパケット部分内において後続され、パリティデータは前記残りのパケット部分内に形成されると共に、前記パリティデータが前記データパケット内のパラメータデータから計算される方法であって、
パラメータデータの最高の速度フレームを受信し、
再アセンブルされたデータを提供するために前記１つのパラメータデータタイプの各パラメータデータの前記部分および前記別の部分の対応したものを再アセンブルし、
パラメータデータの前記受信された最高の速度フレーム中のパラメータデータからパリティデータを計算し、
パラメータデータの前記受信された最高の速度フレーム中の前記パリティデータと前記計算されたパリティデータを比較し、
前記計算されたパリティデータが前記受信されたパリティデータと同じである場合に前記スピーチサンプルを再生するために、前記再アセンブルされたデータおよび前記残りのパラメータデータを供給するステップを含む請求項１記載の方法。
【請求項１６】
パラメータデータの低い速度のフレームは、前記可変データ速度フレームのデータ速度に対応した予め定められた順序でデータパケット中のパラメータデータによりフォーマットされ、さらに、
パラメータデータの受信された各可変データ速度フレームに対するデータ速度の指示を受信し、
前記受信された可変データ速度フレームのデータ速度指示にしたがって予め定められたフォーマットでパラメータデータを供給するステップを含んでいる請求項15記載の方法。
【請求項１７】
パラメータデータの前記最高の速度フレームは、前記１つのパラメータデータタイプのパラメータデータの前記別の部分内でインターリーブされた別のパラメータデータタイプの各パラメータデータの一部分を有しており、さらに、前記別のパラメータデータタイプの前記パラメータデータのそれぞれの対応した残りの部分により前記別のパラメータデータタイプのパラメータデータのインターリーブされた各部分を再アセンブルするステップをさらに含んでいる請求項15記載の方法。
【請求項１８】
パラメータデータの前記受信された最高の速度フレームに対する全速度の可能性の指示を受信し、前記全速度の可能性の指示が前記パラメータデータおよび前記パリティデータの少なくとも１つにおける１以上のエラーを示し、
パラメータデータの前記受信された最高の速度フレーム中のパラメータデータからパリティデータを計算し、
パラメータデータの前記受信された最高の速度フレーム中の前記パリティデータと前記計算されたパリティデータを比較し、
パラメータデータの前記受信された最高の速度フレーム中の前記パリティデータと前記計算されたパリティデータとの前記比較から、前記パラメータデータおよびパラメータデータの前記受信された最高の速度フレーム中の前記パリティデータの少なくとも一方におけるエラーを検出し、
前記パラメータデータおよびパラメータデータの前記受信された最高の速度フレーム中の前記パリティデータのあるものにおいてエラーが発生した場合に前記検出されたエラーを補正し、
前記１つのパラメータデータタイプの各パラメータデータの前記部分および前記別の部分の対応したものを再アセンブルし、
前記検出されたエラーが前記パリティデータの前記あるものにおいて発生したときに前記パラメータデータの出力を供給し、前記検出されたエラーが前記パラメータデータの前記あるものにおいて発生したときには補正されたパラメータデータを供給するステップをさらに含んでいる請求項15記載の方法。
【請求項１９】
ボコーダスピーチパラメータデータを伝送用のデータパケットにフォーマットするボコーディングシステムであって、
前記システムは、
（ａ）スピーチサンプルの入力フレームに応答して、前記ボコーダスピーチパラメータデータのある特定のデータが前記ボコーダスピーチパラメータデータの別のデータより相対的に重要である前記ボコーダスピーチパラメータデータを生成する手段と、
（ｂ）前記ある特定のデータのある部分をデータパケットの始めのパケット部分内に与える手段とを具備し、
（ｃ）前記始めのパケット部分に後続する前記データパケットの残りのパケット部分内に前記ある特定のデータの残りの部分を前記別のデータでインターリーブすることにより形成されたインターリーブされたデータを形成し、前記ある特定のデータの前記ある部分が前記始めのパケット部分に位置され、前記ある特定のデータの前記残りの部分が前記残りのパケット部分を通してインターリーブされるような手段を有することを特徴とするシステム。
【請求項２０】
データのフレームを送信するデジタル通信に使用され、送信エラーが前記データパケットの後のビットに影響を与えるバーストフォーマットにあるようにされたシステムであって、
順序付け信号がパケットフォーマットを表示し、データの前記フレームの最大桁のビットが前記データパケットの第１の部分に設けられ、データの前記フレームの残りのデータの最大桁のビットが前記データパケットの第２の部分をとおしてインターリーブされるデータの順序付けされたシーケンスを表示する順序付け信号を与える制御手段（34）と、
データの前記フレームを受信し前記順序付け信号により前記データパケットを供給する入力手段（36）とを有する請求項19記載のシステム。
【請求項２１】
前記制御手段（34）はデータ速度信号に応答する請求項20記載のシステム。
【請求項２２】
ボコーダ（16）を含むシステムであって、
スピーチサンプルのフレームを受信し、予め定められたスピーチモデルによりスピーチサンプルの前記フレームを示すボコーダスピーチパラメータデータを供給するボコーダエンジン手段（30）と、
前記ボコーダスピーチパラメータデータの最大桁の部分が前記パケットの第１の部分に供給され、前記ボコーダスピーチパラメータデータの残りの部分が前記第１の部分に後続する前記パケットの第２の部分に供給され、前記ボコーダスピーチパラメータデータの前記残りの部分のある部分が少なくとも１つの予め定められたフォーマットにより前記パケットの前記第２の部分をとおしてインターリーブされる前記ボコーダスピーチパラメータデータを受信し、前記ボコーダスピーチパラメータデータのパケットを供給する順序付け手段（34,32,36）とを有する請求項20又は21記載のシステム。
【請求項２３】
前記ボコーダエンジン手段（30）は
線形予測コード（LPC）データを供給する手段と、
ピッチデータを供給する手段と、
コードブックデータを供給する手段とを具備する請求項22記載のシステム。
【請求項２４】
さらに、前記LPCデータをラインスペクトルペア（LSP）データに変換する手段を具備する請求項23記載のシステム。
【請求項２５】
前記順序付け手段（34,32,36）は最初に前記パケットに前記LSPデータを供給する請求項24記載のシステム。
【請求項２６】
前記ボコーダエンジン手段（30）は前記パラメータデータを選択されたデータ速度で供給すると共に、前記選択されたデータ速度を表示するデータ速度信号を与え、前記順序付け手段（34,32,36）は前記データ速度信号に応答する請求項22記載のシステム。
【請求項２７】
フレーム速度指示およびパラメータデータのフレームの予め定められた部分を受信し、パリティチェックビットデータを計算して出力するための最高のフレーム速度指示に応答するパリティチェックビット計算手段（38）と、
前記フレーム速度指示、パラメータデータの前記フレームおよび前記パリティチェックビットデータを受信し、データパケット中の予め定められたフォーマットにしたがって出力するためにパラメータデータの前記フレームを組織化するための前記フレーム速度指示に応答するデータパッキング手段とを具備し、前記最高のフレーム速度指示で、前記データパッキング手段（34,32,36）は、１つのパラメータデータタイプの各パラメータデータの一部分のシーケンスが開始パケット部分中に提供され、かつ前記１つのパラメータデータタイプの各パラメータデータの残りの部分のシーケンスが、パラメータデータの前記フレームの残りのパラメータデータおよび前記パリティチェックビットデータと共に前記開始パケット部分に後続する残りのパケット部分内だけに提供されるように前記データパケットを配置する請求項20記載のシステム。
【請求項２８】
前記最高のフレーム速度指示に応答する前記データパッキング手段（34,32,36）は、前記１つのパラメータデータタイプの各パラメータデータの前記残りの部分と前記残りのパラメータデータとにわたって前記残りのパラメータデータの一部および前記パリティチェックビットデータがインターリーブされた形態で前記データパケットを配置する請求項27記載のシステム。
【請求項２９】
前記データパッキング手段（34,32,36）は、前記最高のフレーム速度指示以外の速度指示に応答し、前記データパケットを配置し１つのパラメータデータタイプのデータシーケンスから始まるようにして、残りのパラメータデータタイプのデータシーケンスによって後続される請求項28記載のシステム。
【請求項３０】
前記データパッキング手段（34,32,36）は、
パラメータデータの前記フレームを受信して記憶し、第１の出力信号を受信して選択されたパラメータデータおよびその一部分の出力を供給するためのフレームバッファ（32）手段と、
前記フレームバッファ手段（32）からの選択されたパラメータデータおよびその一部分の前記出力と、前記パリティチェックビット計算手段（38）からの前記パリティチェックビットデータとを受信して記憶し、前記選択されたパラメータデータおよびその一部分の出力を前記データパケットとして供給するためのパケットバッファ手段（36）と、
前記速度指示を受信し、前記パケットバッファ手段（36）からのデータの出力を制御Ｓるための第１の出力信号を発生するパッキング手段（34）とを具備する請求項29記載のシステム。
【請求項３１】
ボコーダパラメータデータのフレームを受信するための第１の入力と、順序付け信号を受信するための第２の入力と、出力とを有し、前記出力でデータの再順序付けされたフレームを与えるための順序付け信号に応答するバッファサブシステム（32,36）と、
前記バッファサブシステム（32,36）の前記第２の入力に結合された出力を有し、前記順序付け信号を発生し出力するためのパッキングロジック（34）とを具備する請求項20記載のシステム。
【請求項３２】
前記パッキングロジック（34）は速度信号を受信するための入力を有する請求項31記載のシステム。
【請求項３３】
前記バッファサブシステム（32,36）は第３の入力を有し、前記システムは、さらに、前記パッキングロジック（34）は前記フレームと前記バッファサブシステム（32,36）の前記第３の入力に結合された出力とを有するパリティ計算ロジック（38）を具備する請求項31記載のシステム。
【請求項３４】
前記バッファサブシステム（32,36）の出力に結合された入力を有するマイクロプロセッサインターフェイス（18）をさらに具備する請求項31記載のシステム。
【請求項３５】
前記バッファサブシステム（32,36）は２つの入力と１つの出力を有する出力フレームバッファ（32）と、前記出力フレームバッファ（32）の出力に結合された入力を有すると共に、出力を有する出力パケットバッファ（36）とを具備する請求項31記載のシステム。
【請求項３６】
前記パッキングロジック（34）はボコーダパラメータデータのフレーム速度に基づいて前記順序付け信号を発生する請求項31記載のシステム。
【請求項３７】
データのフレームからのデータが伝送パケットの第１の部分において前記データのより桁の高い部分を供給するために再度順序付けられ、前記データの残りの部分が前記伝送パケットの前記第１の部分とは異なる前記伝送パケットの第２の部分において供給され、前記残りのデータの部分が前記伝送パケットの前記第２の部分を通してインターリーブされるデジタル通信に使用され、データの前記フレームを再度順序付けるためのシステムであって、
前記伝送パケットに対するアンパッキング順序を示す制御信号を前記伝送パケットに関連したフレーム速度に基づいて供給するための制御手段（44）と、
前記伝送パケットを受信し、前記制御信号にしたがって前記伝送パケットから再順序付けられたデータを供給するための入力手段（42）とを具備している請求項19記載のシステム。
【請求項３８】
前記伝送パケットは１以上のパリティビットをさらに含んでおり、前記システムは、前記伝送パケットを受信して、予め定められたパリティフォーマットにしたがって１以上のチェックビットを決定し、前記１以上のチェックビットを前記１以上のパリティビットと比較して、前記１以上のパリティビットと前記１以上のチェックビットとの等価性を示す信号を供給するためのパリティチェック手段（48）をさらに具備する請求項37のシステム。
【請求項３９】
スピーチサンプルのフレームがパラメータデータのフレームを提供するようにスピーチモデルにしたがってエンコードされ、前記パラメータデータのフレームが伝送パケットの第１の部分において前記パラメータデータのより桁の高い部分を供給するために再順序付けられ、前記パラメータデータの残りの部分が前記伝送パケットの前記第１の部分とは異なる前記伝送パケットの第２の部分において供給され、前記残りのデータの部分が前記伝送パケットの前記第２の部分をとおしてインターリーブされる通信で使用され、前記伝送パケットからスピーチサンプルの前記フレームの評価を行うためのシステムであって、
前記伝送パケットを受信し、前記伝送パケットに関連したフレーム速度に応答して順序付けられる前記パラメータデータの再構成された評価を、前記伝送パケットから行うための順序付け手段（44,42,46）と、
前記パラメータデータの前記再構成された評価を受信し、前記スピーチモデルにしたがって前記パラメータデータの前記再構成された評価をデコードして前記スピーチサンプルのフレームの評価を行うためのボコーダ手段（30）とを具備する請求項37又は38記載のシステム。
【請求項４０】
前記伝送パケットは選択されたデータ速度のパラメータデータを含んでおり、前記選択されたデータ速度は複数のデータ速度から選択され、前記ボコーダ手段（30）はさらに、前記選択されたデータ速度にしたがって前記パラメータデータをデコードする請求項39記載のシステム。
【請求項４１】
ボコーダデータの順序付けられたパケットをアンパッキングするためのシステムであって、
ボコーダデータの前記順序付けられたパケットを受信するための第１の入力と、アンパッキング信号によりアドレスされた第２の入力と、前記アンパックされたボコーダデータに対応するデータビットのシーケンスを与えるための出力とを有し、前記シーケンスが前記アンパッキング信号にしたがって決定された順序であるバッファサブシステム（42,46）と、
前記バッファサブシステム（42,46）の前記第２の入力に結合された出力を有し、前記アンパッキング信号をその出力で発生するためのアンパッキングロジック（44）とを具備する請求項37乃至40のいずれか１つ記載のシステム。
【請求項４２】
前記アンパッキングロジック（44）は速度信号を受信するための入力を有する請求項41記載のシステム。
【請求項４３】
前記アンパッキングロジック（44）は付加的な入力を有し、システムはさらにボコーダデータの前記順序付けされたパケットを受信するための入力と、前記アンパッキングロジック（44）の前記付加的な入力に結合された出力とを具備する請求項42記載のシステム。
【請求項４４】
前記バッファサブシステム（42,46）は
２つの入力と、１つの出力とを有する入力パケットバッファ（42）と、
前記入力パケットバッファ（42）の前記出力に結合された入力と、出力とを有する入力フレームバッファ（46）とを具備する請求項41記載のシステム。
【請求項４５】
前記アンパッキングロジック（44）はボコーダデータの前記順序付けされたパケットに関連したフレーム速度指示に応答して少なくとも部分的に前記アンパッキング信号を発生する請求項41記載のシステム。
【請求項４６】
データの受信された可変速度フレームが予め定められたフォーマットにしたがってフレームデータを有するボコード化されたボコーダスピーチパラメータデータを含み、前記パラメータデータがスピーチサンプルのフレームの対応したフレームにデコードされるシステムであって、パラメータデータの各受信された可変速度フレームを再編成するための前記システムは、
データのフレームを受信して記憶し、制御信号にしたがってデータの前記受信されたフレームにおけるデータの順序付けされたシーケンスを与える入力手段（42）と、
データの前記受信されたフレームにしたがって前記制御信号を与えるアンパッキング手段（44）とを具備する請求項37記載のシステム。
【請求項４７】
データの最高の速度フレームはデータパケットの始めで予め定められた順序における１つのパラメータデータタイプの各パラメータデータの一部分を含み、データパケットの前記始めが予め定められた順序における前記１つのパラメータデータタイプの各パラメータデータの他の部分によって後続し、前記他の部分が残りのパラメータデータによって後続し、さらに、パリティデータが前記データパケット内に与えられるシステムであって、
パラメータデータの受信された最高の速度フレーム中の前記パリティデータを受信し、前記受信された最高の速度フレーム中のパラメータデータからパリティデータを計算し、前記計算されたパリティデータと前記受信された最高の速度フレームのパリティデータとを比較し、前記計算されたパリティデータが前記受信されたパリティデータと同じ場合に指示を与えるパリティチェック手段（48）を具備し、前記入力手段（42）が前記１つのパラメータデータタイプの各パラメータデータの前記部分および前記他の部分の再構成された対応したものからなる前記パラメータデータの出力を与えるために前記制御信号および前記指示に応答する前記請求項46記載のシステム。
【請求項４８】
パラメータデータの前記受信された最高の速度フレームは、さらに前記１つのパラメータデータタイプのパラメータデータの前記他の部分内でインターリーブされた他のパラメータデータタイプの各パラメータデータの部分を有し、前記入力手段（42）は、さらに前記パラメータデータタイプの前記パラメータデータの各々の対応する残りの部分と共に前記他のパラメータデータタイプのパラメータデータの各インターリーブされた部分の与えるために前記制御信号に応答する請求項47記載のシステム。
【請求項４９】
前記アンパッキング手段（44）および前記パリティチェック手段（48）は、さらにパラメータデータの前記受信された最高の速度フレームに対する全速度の可能性の指示を受信し、前記全速度の可能性の指示は前記パラメータデータおよび前記パリティデータの中の少なくとも１つにおける少なくとも１つのエラー示し、
前記パリティチェック手段（48）は、さらにパラメータデータの前記受信された最高の速度フレーム中の前記パリティデータとの前記計算されたパリティデータの前記比較から１以上の前記パラメータデータおよびパラメータデータの前記受信された最高の速度フレーム中の前記パリティデータ中のエラーを検出し、前記パラメータデータおよびパラメータデータの前記受信された最高の速度フレーム中の前記パリティデータのあるものにおいて発生した場合に前記検出されたエラーを補正し、
前記入力手段（42）は、前記検出されたエラーが前記パリティデータの前記あるものにおいて発生したときに前記パラメータデータの出力を与え、前記検出されたエラーが前記パラメータデータの前記あるものにおいて発生したときに前記補正されたパラメータデータの出力を与えるために前記制御信号および前記指示に応答し、前記出力パラメータデータおよび補正されたパラメータデータは前記１つの前記パラメータデータタイプの各パラメータデータの前記部分および前記他の部分の再構成された対応したものからなる請求項47記載のシステム。
【請求項５０】
コード分割多重アクセス（CDMA）通信に用いられる請求項１乃至18記載のいずれか１つの方法又は請求項19乃至49のいずれか１つ記載のシステム。
【発明の詳細な説明】
発明の背景
I.発明の分野
本発明は伝送用のデータの組織化に関する。特に、本発明は伝送のためのデータパケットへの可変速度ボコーダ発生データのパッキング、およびスピーチ再構成のための受信された可変ボコーダデータパケットのアンパッキングを行うための新しい改良された方法およびシステムに関する。
II.関連技術の説明
デジタル通信の分野において、伝送用のデジタルデータの種々の構成が使用される。データビットは一般に通信媒体を介して転送するためにデータパケットに組織化される。ボコーダによって発生されたデータの場合、データはまた伝送のために組織化される。
一般に通信チャンネルを介した伝送用のデータパケットの処理において、ある形態の順方向エラー補正エンコーディングが伝送チャンネル誘導エラーからデータを保護するために使用される。チャンネルエラーがエラー補正エンコードデータにおいて発生した場合、多数の例においてエラーが検出され補正される。
エラー補正技術はチャンネルエラーを減少する有効な方法を提供するが、このような技術だけでは必要な保護レベルを十分に提供しない。データパケットの一部分がその他のものより著しく重要である場合、チャンネルエラーに対して別の形態の保護を行うことが望ましい。このような場合の一例は、あるパラメータがそれからのスピーチデータの再構成において非常に重要であるボコーダデータをデータパケットが含んでいる場合である。
したがって、本発明の目的はデジタル情報の通信においてチャンネル誘導エラーから情報のさらに重要な部分を保護することである。
発明の要約
本発明は、ボコード化されたスピーチを表わしたボコーダ出力データを伝送用のデータパケットに組織化し、スピーチへの再構成のためにボコーダへの入力用のデータを受信されたデータパケットから抽出する新しい改良された方法および装置に関する。
全デジタル通信システムのような符号化分割多重アクセス（CDMA）通信において、伝送チャンネル状態はデジタルデータが伝送媒体を介して通信されるときにそれにエラーを誘導する。パワー制御技術と共にエラー補正コード化技術は、チャンネルエラーを減少することができる。しかしながら、これらの各技術には限界が存在しており、結果的に最適のシステム特性より低下した特性を生じさせる可能性が高い。
例えば、CDMAシステムにおいて伝送パワーの増加はチャンネルエラーに対する感応性を減少する可能性が高い。しかしながら、伝送パワーの増加はシステム容量に悪影響を及ぼす。CDMAシステムにおいて、各利用者の信号はその他のものへの干渉として現れる。CDMAの信号処理利得がその意図された信号を雑音から依然として抽出することができるシステム中の全体的な雑音に対する制限も存在している。したがって、利用者によって発生させられる全体的なチャンネル妨害は利用者の数および彼等が伝送するパワーの関数である。利用者の送信機の信号パワーが増加すると、意図された利用者受信機の信号対雑音比は改良される。しかしながら、この特定の利用者の信号パワーの増加は意図されない利用者受信機に対する妨害の増加として機能する。このようにして、結果的に特性を劣化させるこれらの利用者信号を抽出するために処理利得に対するより高い信頼性により信号対雑音比が減少される。したがって、送信機パワーの増加はチャンネル誘導エラーに対する感応性を減少させることができるが、システム容量要因はその使用を制限する。
本発明は、CDMA伝送チャンネルエラーのいくつかをマスクすることによってデータの信頼性を改良するデータフォーマット方式を実施する。可変速度ボコーダにおいて、スピーチは一般に再構成時に最高の音質を得るために最高速度でエンコードされる。しかしながら、スピーチ中の一時停止および背景雑音は重要性が低く、低い速度でエンコードされる。最高のエンコード速度でエンコードされたデータにおいて、受信デコード時に信頼性の高いデータが使用されることを確実にするために、高いレベルの保護をデータに与えることは特に重要である。最高のエンコード速度でエンコードされたデータにおいて、あるパラメータデータ、特にエンコードされたスピーチを表わすこのパラメータデータのあるビットはその他のものより重要である。本発明は伝送されたデータに対するCDMAチャンネルエラーの影響を認識し、より重要なデータ部分に対するチャンネルエラーの影響を減少するデータフォーマットを提供する。
本発明は、あるパラメータデータおよびパラメータデータのあるビットがチャンネルエラーをマスクするように組織化される方法およびシステムに関する。本発明によると、最初に伝送データパケットで伝送されたデータはCDMAチャンネルエラーに対して感応性が低いことが認められている。このようなエラーが発生した場合、それらは一般に短いバーストで発生し、典型的に好ましい全速度のフレーム速度に対して８以下ビットの長さである。受信機がボコーダデータの受信されたフレームに対して速度決定を正しく行うことができない場合、別のエラー状況が発生する。しかしながら、この場合ボコーダはランダムビットのパケットを与えられることができる。本発明は、これら２つの場合を区別するための方式を提供する。
本発明において、データパケットはデータパケットの始めに配置されたボコーダパラメータデータの知覚的に最大桁のビットのいくつかにより組織化され、一方知覚的に最大桁のビットの残りのものはパケットの残りのものを通してインターリーブされる。エラー補正ビットはボコーダパラメータデータの知覚的に最大桁のビットから計算され、パケットを通してインターリーブされる。高い確率により、単一のエラー補正コードは、受信されたデータパケットに対してエラーの短いバーストのものとフレーム中の多数のエラーのものとの間の区別を形成することを可能にする。このようにして、少数のエラーを持つデータパケットが成功的に使用されることが可能であり、ボコーダパラメータデータの知覚的に最大桁のビットが正しい。しかしながら、多数のエラーを持つデータパケットは識別され、無視されることができる。
本発明の特徴、目的および利点は、以下の詳細な説明および同じ参照符号が対応的に使用されている添付図面から明らかになるであろう。
【図面の簡単な説明】
図１は、ボコーディングシステムの一例のブロック図である。
図2a乃至2dは、種々のボコーダ出力データフレーム速度に対するボコーダ出力パラメータビット分布を示した一連のチャートである。
図3a乃至3eは、ボコーダとマイクロプロセッサとの間で伝送されるデータパケットの構成を示した一連のチャートである。
図４は、ボコーダからマイクロプロセッサに伝送するパケットにボコーダデータを組立て、スピーチフレームデータの再構成時にボコーダの使用する形態にボコーダでマイクロプロセッサから受信されたパケットを分解する回路を示したブロック図である。
図5a乃至5hは、種々の伝送モードおよびボコーダフレーム速度に対する伝送パケット内のデータパケットの構成を示した一連のチャートである。
好ましい実施例の詳細な説明
図面を参照すると、図１はボコーディングシステム10の１実施例をブロック図で示す。図１は、モービルステーション等の物理的構造ではないものを示していることが認識されなければならない。セルシステムの自動車電話交換局（MTSO）およびセルベースステーションの環境における構造に対して、図１の素子は以下説明するように物理的に分離されている。
音声のデジタル通信に対して、スピーチおよび、または背景雑音等の音は良く知られた技術によってサンプルされ、デジタル化される。例えば、図１において音はマイクロホン12によってアナログ信号に変換され、その後このアナログ信号はコーデック14によってデジタル信号に変換される。コーデック14は、典型的に標準方式の８ビット／μ法則フォーマットを使用してアナログデジタル変換処理を行なう。その代わりに、アナログ信号は均一なパルスコード変調（PCM）フォーマットで直接デジタル形態に変換されてもよい。１実施例において、コーデック14は8kHzのサンプリングを使用して、64kbpsのデータ速度を実現するようなサンプリング速度で８ビットサンプルの出力を供給する。
８ビットサンプルはコーデック14からボコーダ16に出力され、このボコーダにおいてμ法則／均一コード変換処理が行われる。ボコーダ16において、サンプルは各フレームが予め定められた数のサンプルからなる入力データのフレームに組織化される。ボコーダ16の好ましい実施例において、各フレームは8kHzのサンプリング速度のスピーチの160個のサンプルまたは20ミリ秒からなる。別のサンプリング速度およびフレーム寸法が使用されてもよいことを理解すべきである。スピーチサンプルの各フレームは、ここに記載された本発明にしたがってボコーダ16によってエンコードされ、結果的なパラメータデータが対応したデータパケットにフォーマットされる。ボコーダ16は、スピーチ活動度およびシステム動作条件に依存した速度でスピーチサンプルの各フレームをエンコードする可変速度ボコーダとして構成されていることが好ましい。その後、ボコーダデータパケットは伝送フォーマット化するためにマイクロプロセッサ18に出力される。マイクロプロセッサ18は、変調および伝送のためにトランシーバ（示されていない）に伝送フォーマット化されたデータの出力を供給する。
受信端部において、伝送フォーマット化されたデータパケットはトランシーバによって受信され復調され、その後マイクロプロセッサ18に供給される。マイクロプロセッサ18において、伝送フォーマットは取除かれ、各スピーチフレームに対して抽出されたデータパケットはボコーダ16に出力される。ボコーダ16は対応するスピーチフレームのサンプルを各データパケットから再構成する。これらの再構成されたスピーチフレームのサンプルはコーデック14に出力され、そこで通常デコードされ、アナログ形態に変換される。アナログスピーチサンプルはスピーカ20に出力され、音響信号に変換される。
ボコーダ16の好ましい構成は、コード化されたスピーチデータにおいて可変速度を与えるようにコード励起線形予測（CELP）コーディング技術の１形態を使用する。線形予測コーダ（LPC）解析は一定数のサンプルに関して行われ、ピッチおよびヒードブック探索は伝送速度に応じて変化する数のサンプルに関して行われる。このタイプの可変速度ボコーダは、1991年６月11日に出願され、本出願人に譲渡された本出願人の米国特許出願第07/713,661号明細書に記載されている。ボコーダ16は適用される特定集積回路（ASIC）またはデジタル信号プロセッサ中に構成されてもよい。
この可変速度ボコーダにおいて、スピーチ解析フレームは長さが20ミリ秒であり、抽出されたパラメータが１秒当り50回のバーストで出力されることを意味する。さらに、データ出力の速度はほぼ8kbpsから4kbps、2kbpsおよび1kbpsに変化する。
速度１として示された全速度では、ボコーダとマイクロプロセッサとの間のデータ伝送は8.55kbps速度である。全速度のデータに対してパラメータは各フレームに対してエンコードされ、160ビットで表される。全速度のデータフレームはまた11ビットのパリティチェックビットを含み、したがって結果的に全体で171ビットからなる全速度フレームを生じさせる。全速度のデータフレームにおいて、パリティチェックビットのないボコーダとマイクロプロセッサとの間の伝送速度は8kbpsである。
速度1/2として示される半分の速度において、ボコーダとマイクロプロセッサとの間のデータ伝送は4kbpsの速度であり、パラメータが80ビットを使用して各フレームに対してエンコードされる。速度1/4として示される４分の１の速度では、ボコーダとマイクロプロセッサとの間のデータ伝送は2kbpsの速度であり、パラメータが40ビットを使用して各フレームに対してエンコードされる。速度1/8として示される８分の１の速度において、ボコーダとマイクロプロセッサとの間のデータ伝送は1kbpsの速度より少し小さく、パラメータが16ビットを使用して各フレームに対してエンコードされる。
ボコーダ16が設けられている通信システムにおいて、信号またはその他の非ボコーダデータを伝送することもまた望ましい。ボコーダデータではなく全ての信号およびその他の非ボコーダデータが伝送される場合、それは空フレームと呼ばれ、フレーム用のボコーダデータは伝送のためにマイクロプロセッサに送られる必要がない。
データ伝送速度に応じて、各スピーチフレームの異なるサブフレームに関してピッチフィルタおよびコードフック励起パラメータを何度も計算するために探索が行われる。全ての速度において、１スピーチフレーム当り１度のLPC計算が行われる。各フレームに対して選択されたただ１つの速度により、以下説明するように選択された速度に対応した種々の大きさのサブフレームにおいてピッチおよびコードフック探索が実行される。
全速度において、４つのピッチサブフレームおよび２つのコードブックサブフレームが存在している。全速度では、４つの各ピッチサブフレームに対して１つづつ４つのピッチ更新が存在し、それぞれ40個のサンプル長（５ミリ秒）である。さらに、全速度において８つの各コードブックサブフレームに対して１つづつ８つのコードブック更新が存在し、それぞれ20個のサンプル長（2.5ミリ秒）である。
1/2速度において、２つのピッチサブフレームおよび各ピッチサブフレームに対して２つのコードブックサブフレームが存在している。ピッチは２つの各ピッチサブフレームに対して１度づつ２度更新され、一方コードブックは４つの各コードブックサブフレームに対して１度づつ４度更新される。1/4速度において、１つのピッチサブフレームおよび単一のピッチサブフレームに対して２つのコードブックサブフレームが存在している。ピッチはピッチサブフレームに対して１度更新され、一方コードブックは２つの各コードブックサブフレームに対して１度づつ２度更新される。1/8速度では、ピッチは決定されず、コードブックはスピーチフレームにおいて１度だけ更新される。
LPC係数は１フレーム当り１度計算されるだけであるが、前のフレームからの結果的なLSP周波数を使用して６度まで線形スペクトル対（LPC）表示において線形的に補間が行われ、各サブフレームの中央に配置されたハミングウインドウによるLPC解析の結果を近似させる。例外として全速度においてLPC係数がコードブックサブフレーム対して補間されない。
低速度において低い頻度でピッチおよびコードブック探索を行なうことに加えて、またLPC係数の伝送のために割当てられるビットも少い。種々の速度で割当てられるビットの数は図2a乃至図2dに示されている。図2a乃至図2dはそれぞれスピーチの各160のサンプルフレームに割当てられたボコーダエンコードされたデータビットを表している。図2a乃至図2dにおいて、各LPCブロック中の数は、短期間のLPC係数をエンコードするために対応した速度で使用されるビットの数である。好ましい実施例において、全、1/2、1/4、1/8速度でLPC係数をエンコードするために使用されるビットの数はそれぞれ40、20、10および10である。
可変速度コーディングを実施するために。LPC係数は最初に線形スペクトル対（LSP）に変換され、結果的なLSP周波数はDPCMコーダを使用して個々にエンコードされる。LPCオーダーは10であるため、10個のLSP周波数および10個の独立したDPCMコーダが存在している。全、1/2、1/4、1/8速度におけるDPCMコーダに対する例示的なビット割当てはそれぞれ４、２、１および１である。ボコーダにおいて、LPS周波数はピッチおよびコードブック探索に使用するためにLPC係数に再び変換される。
ピッチ探索に関して、図2aに示された全速度において、ピッチ更新はスピーチフレームの各1/4に対して１度づつ４度計算される。全速度での各ピッチ更新に対して、10ビットは新しいピッチパラメータをエンコードするために使用される。ピッチ更新は図2b乃至図2dに示されているようにその他速度に対して変化している回数実行される。速度が減少すると、ピッチ更新数も減少する。図2bは、スピーチフレームの各1/2に対して１度づつ２度計算される1/2速度に対するピッチ更新を示す。同様に、図2cは１スピーチフレームごとに１度計算される1/4速度に対するピッチ更新を示す。全速度のように、10ビットは1/2および1/4の各速度のピッチ更新に対して新しいピッチパラメータをエンコードするために使用される。しかしながら、図2dに示されているように1/8速度に対して、この速度はスピーチがほとんどまたは全く存在せず、ピッチ冗長が存在しない場合にスピーチフレームをエンコードするために使用されるため、ピッチ更新は計算されない。
各10ビットのピッチ更新に対して、７ビットがピッチ遅延を表し、３ビットがピッチ利得を表す。ピッチ遅延は17乃至143であるように制限される。ピッチ利得は、３ビッチ値による表示のために０と２との間で線形的に量子化される。
コードブック探索に関して、図2aに示されているような全速度において、コードブック更新はスピーチフレームの各８番目のものに対して１度づつ８度計算される。全速度での各コードブック更新に対して、10ビットは新しいコードブックパラメータをエンコードするために使用される。コードブック更新は、図2b乃至図2dに示されているようにその他速度において変化している回数実行される。しかしながら、速度が減少すると、コードブック更新数も減少する。図2bは、スピーチフレームの各1/4に対して１度づつ４度計算される1/2速度に対するコードブック更新を示す。図2cはスピーチフレームの各1/2に対して１度づつ２度計算される1/4速度に対するコードブック更新を示す。全速度のように、10ビットは1/2および1/4の各速度のピッチ更新に対して新しいコードブックパラメータをエンコードするために使用される。最後に図2dは、１スピーチフレームごとに１度計算される1/8速度に対するコードブック更新を示す。1/8速度で６ビットは伝送され、２ビットはコードブック利得を表わし、一方別の４ビットはランダムビットであることに留意すべきである。さらに、以下においてコードブック更新に対するビット割当てを詳細に説明する。
コードブック更新に対して割当てられたビットは、ピッチ予測残留物をベクトル量子化するために必要とされるデータビットを表わす。全、1/2および1/4速度に対して、各コードブック更新は合計10ビットに対してコードブックインデクスの７ビットプラスコードブック利得の３ビットからなる。コードブック利得は、対数ドメインにおいて動作する微分パルスコード変調（DPCM）コーダを使用してエンコードされる。類似したビット構造が1/8速度に対して使用されることができるが、別の方式が好ましい。1/8速度において、コードブック利得は２ビットによって表わされ、一方４つのランダムに発生されたビットはコードブックを置換する疑似ランダム数発生器へのシードとして受信されたデータによって使用される。他のコードブックにおいてデータは疑似ランダム数発生器方法を使用するよりはむしろ出力されることを理解すべきである。
以下の表Ｉは、種々のパラメータおよび各スピーチフレームに対してボコーダによって発生されたビット割当てを示し、スピーチフレームに対するスピーチサンプルの再構成時にボコーダによって使用されるチャートである。
0003604689.tif 000002
表IIは、表Ｉおよび表III乃至VIに示された各パラメータを説明する：
0003604689.tif 000003
ここにおいて以下、表III乃至VIを参照して説明するように、特定のパラメータの最小桁ビット（LSB）はパラメータ（０）と呼ばれ、それより大きい桁のビットはそれぞれパラメータ（１）、パラメータ（２）等である。例えば、２進法の形態でLSP1＝1011である全速度のフレームにおいて、最大桁ビットLSP1（３）＝１、次に大きい桁のビットLSP1（２）＝０、次に小さい桁のビットLSP1（１）＝１および最大桁ビットLSP1（０）＝１である。
ボコーダ16は、各スピーチフレームに対して計算されたパラメータビットをマイクロプロセッサ18への出力用のデータパケットに組織化する。モービルステーション構造において、ボコーディングシシステム10の全ての素子は典型的にユニット内に配置されている。しかしながら、MTSO/セルベースステーション構造において、マイクロプロセッサ18はボコーダ16を有するMTSOに配置されてもよく、あるいは適切な伝送インターフェイスによりセルベースステーションに配置されてもよい。
マイクロプロセッサ18は、マイクロプロセッサ18からボコーダ16に供給されるデータパケット要求に応答して、或はボコーダ16の決定でボコーダデータパケットを受信する。技術的に良く知られている多数の異なる方式がマイクロプロセッサ18からボコーダ16へのデータパケットの転送を実行する時に使用されてもよいことが理解されるべきである。データは、通常のデータフォーマットより優れた特有の構造におけるマイクロプロセッサ18への転送のためにボコーダ16でパックされる。
実施例において、ボコーダ16は８ビットの並列ポートを介してマイクロプロセッサ18と通信し、ボコーダはその並列ポートを受動モードで動作する。マイクロプロセッサ18とボコーダ16との間の例示的な通信プロトコールの下において、データ転送は常にマイクロプロセッサ18によって開始される。この通信方式において、マイクロプロセッサ18によってボコーダ16に送られたデータパケットは命令パケットと呼ばれ、一方ボコーダ16によってマイクロプロセッサ18に送られたデータパケットは応答パケットと呼ばれる。命令はマイクロプロセッサ18から命令パケットで送られ、２つのレベルでボコーダ16によって認識される。最初にボコーダ16はマイクロプロセッサ18からのパケットが良好な形状で受信されたか否かを示す。そうならば、それは命令を理解し、マイクロプロセッサ18に命令を送り返すことによって命令された機能を実行することを示す。
データパケットは、典型的に各バイトが８のデータビットからなるブロック中の22バイトのブロックでマイクロプロセッサ18とボコーダ16との間で伝送される。伝送のためのボコーダ16からマイクロプロセッサ18へのおよび受信された伝送データのデコーディングのためのマイクロプロセッサ18からボコーダ16へのブロックでのデータパケットの転送は同じである。図3a乃至3eは、全、1/2、1/4および1/8の各速度および空フレームに対して各ボコード化されたスピーチフレームデータパケットの構成を示す。図3a乃至3eにおいて、データのブロックはグラフで表されており、バイト数１が最初に転送され、各バイト中のビット数７および０がそれぞれ各バイトに対して転送される最初および最後のビットである。実施例では一定数の転送ブロックが使用されており、一方実際のデータパケットビットの数はデータパケットに対する速度に応じて変化するため、１バイトから全バイトまでの数ビットは不要なビットからなる。図3a乃至3eは、使用されたビットに対して斜線を付けられたブロック中のバイトビット位置を、また未使用のまたは無視されたビットに対して斜線を付けないブロック中のバイトビット位置を有することによってこれを示す。図3eは、ある伝送時にマイクロプロセッサが信号データまたはその他の利用者データ等の非ボコーダデータをフレームに供給した場合に該当する。受信端で空フレームはボコーダに転送される。ボコーダデータのないこの空フレームにおいて、データがマイクロプロセッサからボコーダに転送された場合、それは無視される。
図４は、各スピーチフレームに対応したパラメータデータをマイクロプロセッサへの伝送用のデータパケットに組織化するための関連した回路を例示的なブロック図で示す。図４において、上記の米国特許出願明細書に説明されたようにパラメータデータを計算するボコーダエンジン30を有するボコーダ16が示されている。ボコーダエンジン30はまた受信されたパラメータデータからスピーチサンプルの対応したフレームを計算する。ボコーダ16はさらに出力フレームバッファ32、パッキング論理回路34、出力パケットバッファ36、パリティチェックビット論理回路38およびマイクロプロセッサインターフェイス論理回路40を備えている。
別の実施例において、フレームパラメータデータは各スピーチフレームに対して、または全速度フレームを示す速度データだけに応答してバッファ32からパリティチェックビット論理回路38に供給される。この構造において、速度指示はまたパリティチェックビット論理回路38にパラメータデータを供給するために全速度指示に応答するバッファ32に供給されてもよい。
パリティチェックビット論理回路38は、全速度データの18の知覚的に重要な大きい桁のビットに基づいて11のパリティビットを計算するために全速度指示に応答する。知覚的に重要なビットのグループのものとして示されたビットは、エラーがこれらのビットの１つにおいて発生した場合に、デコードされたスピーチのスピーチ品質に非常に悪い影響を与えることを定められている。パリティチェックビットは全速度データパケットに付加され、これらの18の知覚的に重要な大きい桁のビットのエラー補正を行う。好ましい１実施例において、パリティチェックビット論理回路38により発生されたエラー保護は循環コードに基づいており、10のパリティビットを発生して（28,18）コードを形成し、循環コードは短くされたBCHコードである。表記（n,k）は、コードワードがｎビット長であり、ｋの情報ビットが存在していることを意味する。単一のパリティチェックビットは最後の（29,18）コードを形成するようにこのコードの28ビットを使用して計算される。
18の知覚的に重要な桁のビットは、以下の式（１）により２つの素子のガロア域であるGF（２）において入力多項式に構成される：
0003604689.tif 000004
ここにおいてLSPi［３］はLSPコードｉの最大桁ビット（MSB）コードｉであり、CBGAINi［１］はCBGAINコードｉの２番目に大きい桁MSBであり、xjはパラメータビットに対する多項式中のビット位置を表す。事実、ａ（ｘ）は10個の全LSPコードのMSBおよびCBGAINコードの２番目に大きいMSBから形成される。
第１の10のパリティチェックビットは発生器多項式：
gpc（ｘ）＝x10＋x9＋x8＋x6＋x5＋x3＋1.    （２）
により循環コードを使用して発生される。
項ｒ（ｘ）は入力多項式および発生器多項式の２進法除算の余りとする
0003604689.tif 000005
ここでａ（ｘ）x10はａ（ｘ）の10ビットの位置シフトであり、ｑ（ｘ）は除算の商であり、ｒ（ｘ）は除算の余りである。商ｑ（ｘ）は使用されず、ｒ（ｘ）のビットが以下の式（４）にしたがって割当てられる：
0003604689.tif 000006
PCB［１］乃至PCB［10］は、伝送前および11番目の保護ビットであるPCB［０］が決定される前に反転されることに留意すべきである。PCB［０］はａ（ｘ）中の18の保護されたビット上のパリティビットおよびｒ（ｘ）中の10のパリティチェックビットとする。PCB［０］は全ての28ビットの排他的オアが結果的に“0"を生じた場合、論理“0"とし、PCB［０］は全ての28ビットの排他的オアが結果的に“1"を生じた場合に論理“1"とする。すなわち、
0003604689.tif 000007
ここで▲＋▼は演算数の排他的オアを示す。
パリティチェックビット論理回路38は、係数が２進数に限定され、演算が繰上げまたは借りを使用しないモジュロ２であることを除いて、一方の多項式による他方の通常の乗算および除算のような乗算および除算を実行するように通常の処理／論理素子を使用して構成される。
論理回路38は一時的な記憶のためにパリティチェックビットの出力をバッファ32に供給する。前に述べられたように、表Ｉに示されたパラメータビットは、全速度フレーム用のパリティチェックビットと共にボコーダエンジン30からバッファ32に供給される。その後、これらのフレームビットは伝送のためにパックされる。
パッキング論理回路34は各フレームに対する速度指示を受信し、それに応答してバッファ32をアドレスして、パラメータビット、および適用可能ならばパリティチェックビットを特定の順序で出力する。バッファ32から出力されたビットは、図３を参照して説明されたようにマイクロプロセッサ18への最後の伝送のためにパケットバッファ36に供給される。その代りとして、ビットはここに示されたような組織化された方法でバッファ32から直接マイクロプロセッサ18に出力されてもよいことを理解すべきである。バッファ32および36は単一のメモリとして構成されてもよいことも理解すべきである。任意の構成において、ビットは表III乃至VIに示されたように各速度に対して組織化される。
一般にボコーダ16は、図2a乃至2dを参照して説明されたスピーチフレームの解析に対応した順序でパラメータデータの出力をマイクロプロセッサ18に供給する。スピーチサンプルのフレーム全体に基づくLSPデータはパケットの始め近くに与えられる。フレーム中のスピーチサンプルの第１のピッチサブフレームからのピッチデータは次に与えられている。その後、ピッチデータは、スピーチサンプルの第１のピッチサブフレームのスピーチサンプルに対応したスピーチサンプルのコードブックサブフレームからのコードブックデータによって後続される。スピーチサンプルの１つ以上のコードブックサブフレームがスピーチサンプルのピッチサブフレームに対応する場合、第１のコードブックサブフレームに対するコードブックデータが与えられ、次のコードブックサブフレームに対するコードブックデータによって後続される。ピッチサブフレームに対応するコードブックサブフレームに対するコードブックデータが出力された後、エンコーディング速度に対して存在している場合に、スピーチサンプルの次のピッチサブフレームに対するピッチデータが与えられる。その後、この次のピッチサブフレームに対するコードブックデータが前に説明されたように出力される。スピーチサンプルフレームに対して、ピッチおよびコードブックデータが発生されるスピーチサンプルのさらに多数のピッチサブフレームおよび対応したコードブックサブフレームが存在している場合、ピッチデータが最初に出力され、対応したコードブックデータにより後続される。この出力処理は、スピーチサンプルフレームの全ての残りのピッチおよびコードブックデータに対して反復される。一般にピッチサブフレームに対して、ピッチ利得値はデータパケット中のピッチ遅延値の前に位置される。同様に、コードブックサブフレームに対して、コードブックインデクス値はデータパケット中のコードブック利得値の前に位置される。パラメータデータの順序付けしたこの一般的な実施例の変更の詳細が表III乃至VIに示されている。さらに、その他の種々の順序付け方式が容易に実施されることができ、パラメータデータの順序付けの新しいアスペクトを保持していることを理解すべきである。
表IIIを参照すると、全速度フレームデータの171ビットは１次トラフィックパケットにパックされる。ビット170は、ビット０が最後である１次トラフィックパケット中の第１の１次トラフィックビットである。表IIIにおいて認められるように、10個の４ビットLSPコードの最大桁ビットおよび次に大きい桁のビットは、パケットの始めに配置される。データパケットのこれらの最初の20ビットは、知覚的に重要であるビットのグループ中のビットである。LSPコードの重要性の低いビットがデータパケット中のこれら最初の20の知覚的に重要なビットに続く。８個のコードブック利得コードの最大桁ビットおよびパリティチェックビットを除いて、残りのパラメータコードがデータパケット中のLSPコードの重要性の低いビットに続く。８個のコードブック利得コードの最大桁ビットおよびパリティチェックビットはまた知覚的により重要なビットのグループのビットと考えられる。これらの残りの知覚的に重要なビットは、第８のビットごとにデータパケット中のLSPコードおよび後続するデータパケットのパラメータコードの重要性の低いビット内でインターリーブされる。
パケットにおけるビットインターリーブは、エラーが８ビットの平均長のバーストであるために行われる。パケット中の重要なビットを平均的にインターリーブする時に、単一のバーストがインターリーブされたビットの１つだけをヒットする。パリティチェックビットは全速度の可能性のパケット中の単一のエラー補正に対して使用されるため、インターリーブは、補正が長さ８のバーストで重要なビット中のエラーに対して行われることができることを意味する。
前に示されたように好ましい順序付け方式において、図2aに示されたような各ピッチサブフレームおよび対応したコードブックサブフレームからのデータが与えられる。第１のピッチサブフレームからのデータは、対応した第１および第２のコードブックサブフレームからのデータによってそれぞれ後続される。残りのコード化されたスピーチフレーム中の後続するピッチサブフレームデータおよび対応したコードブックサブフレームデータに対する順序付けも同様である。
0003604689.tif 000008
0003604689.tif 000009
その後、全速度の１次トラフィックパケットは信号ビット、フレーム品質インジケータビットおよびフレームの終了ビット（エンコーダテールビット）を含む伝送パケットにマイクロプロセッサ18によって組織化される。フレーム品質インジケータビットは本質的にマイクロプロセッサ18に追従するCRCおよびテールビット発生回路（示されていない）によって全速度の１次トラフィックパケットビットから発生された循環冗長チェック（CRC）ビットである。図5aを参照すると、全速度に対して伝送パケットは、第１のビットが信号ビットである192ビットからなる。信号ビットは、12のCRCビットによって後続される１次トラフィックパケットの171ビットによって後続される。全てゼロである８のテールビットが伝送パケット中のCRCビットに後続する。伝送パケットは、9.6kbpsのデータ速度を実現するように20ミリ秒の期間である伝送フレームで伝送するためにエンコードされる。
表IVに示されているように、1/2速度のフレームデータの80ビットもまた１次トラフィックパケットにパックされる。ビット79は、ビット０が最後である１次トラフィックパケット中の第１の１次トラフィックビットである。表IVにおいて認められるように、10個の２ビットLSPコードのビットは、便利さおよび一貫性のためにパケットの始めに配置される。残りの桁のパラメータコードのビットは、コードブック利得ビットが若干インターリーブした全速度のデータのようにこれら第１の20ビットに後続する。
0003604689.tif 000010
その後、1/2速度の１次トラフィックパケットは、フレーム品質インジケータビットおよびエンコーダテールビットを含む伝送パケットにマイクロプロセッサ18によって組織化される。フレーム品質インジケータビットはまたCRC回路によって1/2速度の１次トラフィックパケットビットから発生された循環冗長チェック（CRC）ビットである。図5fを参照すると、1/2速度に対して伝送パケットは、１次トラフィックパケットの80ビットにより始まる96ビットから構成されている。１次トラフィックパケットのビットは、８のテールビットにより後続される８のCRCビットによって後続される。伝送パケットは、4.8kbpsの実効データ速度を実現するように20ミリ秒の期間である伝送フレームで伝送するためにエンコードされる。
1/2速度のデータは、9.6kbpsのデータ速度で信号データ、信号トラフィック（図5b）またはボコーダ以外のソースからのデータ、２次トラフィック（図5c）等の別のデータと共に伝送パケットで伝送されてもよいことを理解すべきである。さらに、図5dおよび5eに示されてるように、全速度のボコーダデータは空にされて発生されず、別のデータが伝送パケット中に挿入されてもよいことを理解すべきである。
表Ｖに示されているように、1/4速度のフレームデータの40ビットは１次トラフィックパケットにパックされる。ビット39は、ビット０が最後である１次トラフィックパケット中の第１の１次トラフィックビットである。表Ｖにおいて認められるように、10個の１ビットLSPコードの単一ビットがパケットの最初に位置される。これら最初の10ビットは、コードブック利得ビットが若干インターリーブした残りの桁のパラメータコードのビットである。
0003604689.tif 000011
その後、1/4速度の１次トラフィックパケットは、８のエンコーダテールビットだけを含む伝送パケットにマイクロプロセッサ18によって組織化される。図5gを参照すると、1/4速度に対して伝送パケットは、１次トラフィックパケットの40ビットで始まり、８個のテールビットで終わる48ビットから構成される。伝送パケットは、2.4kbpsの実効データ速度を実現するように20ミリ秒の期間である伝送フレームで伝送するために再度エンコードされる。
表VIに示されているように、1/8速度のフレームデータの16ビットは１次トラフィックパケットにパックされる。ビット15は、ビット０が最後である１次トラフィックパケット中の第１の１次トラフィックビットである。表VIにおいて認められるように、10個の１ビットLPSコードの１ビットがコードブックシードのインターリーブをそこに備えたパケットの始めに配置される。これらのビットに続いて残りのパラメータコードのビットが配置される。
0003604689.tif 000012
その後、1/8速度の１次トラフィックパケットは、８個のエンコーダテールビットだけを含む伝送パケットにマイクロプロセッサ18によって組織化される。図5hを参照すると、1/8速度に対して伝送パケットは、１次トラフィックパケットの16ビットで始まり、８個のテールビットで終わる24ビットから成る。伝送パケットは、1.2kbpsの実効データ速度を実現するように20ミリ秒の期間である伝送フレームで伝送するために再度エンコードされる。
図３を再び参照すると、１次トラフィックパケットはマイクロプロセッサ18からのデータ出力命令に応答してボコーダ16から転送される。マイクロプロセッサインターフェイス論理回路40によって処理されるこの命令に応答して、論理回路40は転送命令をバッファ36に与える。転送命令に応答したバッファ36は、図３を参照して説明されたようにバイトでフォーマットされたパケットをマイクロプロセッサ18に出力する。
図１のボコーディングシステムにおいて、受信されたボコーダ処理されたスピーチフレームはまたスピーチフレームサンプルに再構成される。受信終了時のマイクロプロセッサ18とボコーダ16との間のデータの通信は伝送用のものである。この動作モードにおいて、ボコーダ16はデコーディングおよびスピーチサンプル再構成のためにマイクロプロセッサ18からデータパケットを受信してパックを分解する。１次Ｔパケットは、マイクロプロセッサ18からのデータ入力命令と共にマイクロプロセッサ18からボコーダ16に転送される。マイクロプロセッサ18はまたボコーダデコーディングのためにデータパケットの速度を決定し、決定された速度の指示をボコーダ16に与える。
マイクロプロセッサ18はまた受信されたデータの品質を決定する。受信されたパケットがエラー補正技術を使用して補正不可能である程度まで崩壊された場合（不十分なフレーム品質）、消去指示がボコーダ16に送信される。この場合、マイクロプロセッサ18はデータパケットをボコーダ16に送信するが、これらの値はデコーディング工程で使用されない。さらに、マイクロプロセッサ18が、CRCのチェックに基づいてデータパケットは受信された伝送パケットデータ中に検出されたエラーを持つ全速度のパケットであると決定した場合、パケットはビットエラーを持つ可能性のある全速度のパケットであるという指示がボコーダ16に与えられる。CRCはデータパケットビットから計算されるため、データパケットビット内で発生した１以上のエラーが検出される。ボコーダ16において、崩壊したデータパケットビットは、補正可能であるならば補正され、補正されたデータパケットがボコーダ16によって使用される。
受信された伝送パットに対する別の可能性は、それが信号または２次トラフィックデータ等のボコーダデータ以外のデータを含んでいることである。例えば、伝送時にボコーダデータは別のデジタルデータと伝送フレームを共有するか（図5bおよび5c）、或は排他的に非ボコーダデータである（図5dおよび5e）。この場合、伝送パケット中のモードデータは、ボコーダデータのみを含むパケットタイプまたはボコーダおよび非ボコーダデータの組合せ等の別のデータまたは非ボコーダデータのみを含むものを示す。さらに、バーストフォーマットビットはパケットはボコーダおよび非ボコーダデータの組合せであるか、または非ボコーダデータのみであるかを示す。伝送パケットが受信され、非ボコーダデータのみを含むものとして検出されたとき、空フレーム指示がマイクロプロセッサ18からボコーダ16に与えられる。データはマイクロプロセッサ18からボコーダ16に転送されるが、それは使用されない。その代わりに、ボコーダ16は内部に記憶されたデータを使用してボコーダの状態を更新する。
図１および図４を参照すると、全ての場合においてボコーダ16はマイクロプロセッサ18からのデータ入力命令に応答し、それはマイクロプロセッサインターフェイス論理回路40により処理され、転送命令をバッファ36に与える。転送命令に応答するバッファ36は、図３を参照して説明されたようにマイクロプロセッサ18からフォーマットされたパケットをバイトで受信する。論理回路40はまたボコーダ16とマイクロプロセッサ18との間の速度指示を転送する。
転送されたデータパケットは、一時的に記憶されるパケットバッファ42に入力される。データパケット転送と同時に、データパケットの決定された速度に対する速度指示が論理回路40を介してアンパッキング論理回路44に与えられる。一般に、アンパッキング論理回路44はバッファ42からフレームバッファ46への出力を制御するために速度指示に応答する。その後、パックを分解されたパラメータデータは、ボコーダエンジン30に供給するためにバッファ46に記憶される。ボコーダエンジン30は、指示された速度でデコードするために対応したアンパックパラメータデータに加えてマイクロプロセッサ18から速度指示を受信する。別の構造において、バッファ46は除去され、データは論理回路44の制御の下でバッファ42からボコーダエンジン30に直接供給されてもよいことを理解すべきである。
全ての速度のボコーダデータパケットのように全速度のボコーダデータパケットのパックの分解において、論理回路44はバッファ46における記憶のためにバッファ42からのデータの出力を調整する。パラメータビットがパッキング工程で分割されるパラメータデータに対して、ビット部分は再結合されて対応した完全なビット値を形成する。例えば、全速度のボコーダデータパケットに対して、各LSPコードの最大桁および次に大きい桁のビットは、LSPコードの対応した小さい桁のビットと結合される。したがって、10個のLSPコードはバッファ46に記憶される４ビット値として再構成される。さらに、パケット内でインターリーブされたパラメータデータは対応したパラメータデータとグループにされる。例えば、全速度のボコーダデータパケットに対して、パリティチェックビットはバッファ46に記憶されるものとして同じグループにされる。さらに、パラメータデータはボコーダへの入力のためにサンプルフレームおよびサブフレームにしたがって組織化される。その他多数の方式がボコーダへの入力のためのパラメータデータの組織化のために容易に使用されることを認識すべきである。
全速度のデータパケットのパックの分解において、バッファ42は論理回路44からの信号にしたがってバッファ46にパラメータデータの出力を供給する。パケットにおいて分離されたそれらのデータビットを有するパラメータは組織化されて、完全なパラメータビット値を形成する。例えば、上記のように各LSPパラメータ用の最大桁および次に大きい桁のデータビットはLSPパラメータ用の次に小さい桁および最小桁ビットと結合され、各４ビット値を形成する。パラメータ値はまた類似したパラメータデータのグループを提供するように、或は解析サブフレームまたは他の任意の組織化方式によって組織化される。配置され組織化されたパラメータ値は論理回路44の制御の下にバッファ46内に記憶される。
パラメータ値は一度パックが分解されると、パリティチェックビットは論理回路38に関して説明されたように計算され、受信されたパケットパリティチェックビットと比較される。パリティチェックビットチェック論理回路48は、パケット用のパリティチェックを計算するように論理回路44の命令の下でバッファ46から適切なビットを受信する。論理回路48は、以下説明するように全速度の指示およびエラー持つ可能性のある全速度に応答して計算および比較のためにエネーブルされる。さらに、受信されたパリティチェックビットはまた計算されたパリティチェックビットとの比較のためにバッファ46から論理回路48に出力される。別の構造において、受信されたパリティチェックビット、すなわち比較パリティチェックビットを計算するために使用されたパラメータは、バッファ42への入力としてマイクロプロセッサ18のデータパケット出力から直接抽出される。さらに別の構造において、受信されたパリティチェックビット、すなわち比較パリティを計算するために使用されたパラメータビットは、バッファ42の出力から抽出されることができる。
全速度のフレームに対して、計算されたパリティチェックビットと比較された受信されたパリティチェックビットにおいてエラーが検出されない場合、全速度のパリティチェック合格指示が論理回路48から論理回路44およびボコーダエンジン30に与えられる。論理回路44は応答してバッファ46に出力命令を与え、それはスピーチフレームサンプルの再構成に使用される場合ボコーダエンジン30にパラメータデータを出力することによって応答する。
しかしながら、論理回路48によってパリティチェックビットにおいてエラーが検出された場合、論理回路48は不十分なフレーム品質指示を発生し、これはまた論理回路44およびボコーダエンジン30に与えられる。不十分なフレーム品質指示に応答して、論理回路44は、ボコーダエンジン30にデータを出力するバッファ46に出力命令を与える。この場合、ボコーダエンジン30が論理回路48からそれに与えられた不十分なフレーム品質指示に応答して受信されたデータを無視する。別の構造において、データはバッファ46からボコーダエンジン30に出力されない。ボコーダエンジン30は、ボコーダの前の状態からスピーチサンプルのフレームを再構成するように動作する。
マイクロプロセッサ18がエラーを持つ可能性のある全速度（全速度の可能性と呼ばれる）指示を論理回路40に与えた場合、データパケットはまたバッファ42に転送される。全速度の可能性の指示は、全速度の伝送パケットに対してエラーがCRCにおいて検出されたときに、伝送パケットが良好なパケットを示すデコーダにより与えられるフレーム品質測定値を有していても、マイクロプロセッサ18によって発生される。フレーム品質測定値は、受信されたフレームのシンボルエラー率を決定するためにマイクロプロセッサ18において使用される。低いシンボルエラー率は、受信されたデータフレームが良好なデータを含む可能性があることを示す。
バッファ42中のデータパケットがバッファ46への転送のために論理回路44によってパックが分解される前に、パリティチェックビットのチェックが最初に行われる。全速度のパケットに対して行われたように、論理回路48は受信されたデータパケットに対してパリティチェックビットを計算し、パケット自身から受信されたパリティチェックビットとこれらを比較する。
論理回路48が単一のエラーを検出した場合、エラーは良く知られたパリティチェックビット補正技術を使用して補正され、補正されたビットが正しくないビットの代わりにバッファ42に供給される。論理回路48はまた全速度の可能性のパリティチェック合格指示を論理回路44およびボコーダエンジン30に与える。論理回路44は応答してバッファ46におけるパラメータビットの認承および記憶を制御する。論理回路44はまたスピーチフレームサンプルを再構成するときに使用される場合に、ボコーダエンジン30にパラメータデータを出力することによって応答するバッファ46に出力命令を与える。
しかしながら、１以上のエラーが論理回路48によってパリティチェックビットにおいて検出された場合、論理回路48は不十分なフレーム品質指示を発生し、これはまた論理回路44およびボコーダエンジン30に与えられる。不十分なフレーム品質指示に応答して、論理回路44はデータがボコーダエンジン30により使用されないため、データパケットのパックを分解しない。バッファ42中のデータは、ボコーダエンジン30に転送されたときに無視された場合にバッファ46に出力される。再び、ボコーダエンジン30は、不十分なフレーム品質指示に応答して受信されたデータを無視する。前のように、ボコーダエンジン30は、ボコーダの前の状態からスピーチサンプルのフレームを再構成するように動作する。
1/2、1/4および1/8速度に対して、マイクロプロセッサ18からの速度指示は論理回路40から論理回路44およびボコーダエンジン30に与えられる。マイクロプロセッサ18はまたバッファ42にデータパケットを供給する。論理回路44は、バッファ42からバッファ46に転送されたときに1/2、1/4および1/8速度のそれぞれに対する80、40および16ビットのパックの分解を制御する。しかしながら、1/8速度に対してパケットが検出論理回路50によって検出される全ての論理“1"を含んでいる場合、不十分なフレーム品質指示が論理回路50によって発生され、論理回路44およびボコーダエンジン30に与えられる。論理回路44およびボコーダエンジン30は上記に示されたように全速度の可能性の状態と同様に機能し、多数のエラーがパリティチェックビットにおいて検出される。
マイクロプロセッサ18は、伝送パケットCRCチェックが失敗し、高いシンボルエラー率がデコーダフレーム品質測定値から決定されたとき、速度決定指示として不十分なフレーム品質指示を発生する。不十分なフレーム品質指示は論理回路40から論理回路44およびボコーダエンジン30に与えられる。論理回路44およびボコーダエンジン30は上記に示されたように全速度の可能性の状態に関して機能し、多数のエラーがパリティチェックビットにおいて検出される。
さらに、受信された伝送パケットはしばしばボコーダデータ以外のデータを含んでいる。伝送パケットは全てが他のデータであるか、或は図5b乃至5eを参照して上記で説明されたようにボコーダデータおよびその他のデータを一緒に有していてもよい。マイクロプロセッサ18は、パケットに含まれた信号ビットに基づいてこのタイプの伝送データパケットを認識する。全体より少ない伝送パケットデータ部分が信号または２次トラフィック（図5dおよび図5e）等の全データを含んでいる場合、マイクロプロセッサ18から論理回路40を介して論理回路44、ボコーダエンジン30およびメモリ52に空指示が与えられる。メモリ52は、バッファ42から出力された前のデータを記憶するために設けられている。論理回路44は、バッファ42からの出力の代わりに、メモリ52からバッファ46にデータを供給するようにメモリ52に指令する。特に、前のフレームに対するLSP周波数データと共にデータの最後のピッチサブフレームに対するピッチ遅延およびピッチ利得がメモリ52からバッファ46に供給される。その後、このデータはメモリ52からボコーダエンジン30に供給される。別の構造において、特定のデータはメモリ52からボコーダエンジン30に直接供給されてもよい。さらに別の構造において、メモリ52中の全てのデータはバッファ46に供給されてもよい。ボコーダエンジン30は、前のフレームデータから評価されたスピーチサンプルの現在のフレームを発生する。
上記から、パラメータデータのパッキングおよびアンパッキングを行うために種々の構造が考えられることが理解されなければならない。上記に示された素子に対する対数の機能は、プロセッサ、または異なる論理回路およびメモリ素子、或は両者の組合せ等の種々の形態で実施されることが可能である。最高速度のエンコードされたデータを参照して説明された付加的な保護は、容易に低い速度のデータに与えられることができることを理解すべきである。
上記の好ましい実施例から当業者は本発明を実現し、使用することができる。当業者はこれらの実施例に対する種々の修正を容易に認識し、ここに定められた原理は発明的機能を使用せずにその他の実施例に対して適用されてもよい。したがって、本発明はここに示された実施例に制限されるものではなく、ここに記載された原理および新しい特徴に一致する広い範囲の技術的範囲に適合されるものである。
【図１】
0003604689.tif 000013
【図３】
0003604689.tif 000014
【図２ａ】
0003604689.tif 000015
【図２ｂ】
0003604689.tif 000016
【図２ｃ】
0003604689.tif 000017
【図２ｄ】
0003604689.tif 000018
【図４】
0003604689.tif 000019
【図５】
0003604689.tif 000020
0003604689.tif 000021