(57)【特許請求の範囲】
【請求項１】
複数の誘電体層が積層方向に積層されたＬＣ共振器であって、
外部接続端子と、
前記積層方向に直交する特定軸のまわりに巻回されるように形成されたインダクタと、
前記インダクタに接続され、キャパシタ導体パターンを含むキャパシタと、
前記インダクタから前記積層方向に伸び、前記インダクタと前記外部接続端子とを接続し、前記インダクタに含まれないビア導体パターンとを備え、
前記インダクタは、前記積層方向に直交する第１方向に伸びる第１柱状導体パターンを含み、
前記積層方向において、前記第１柱状導体パターンの厚みは、前記キャパシタ導体パターンの厚みよりも厚く、
前記第１方向から平面視したときの前記第１柱状導体パターンの面積は、前記積層方向から平面視したときの前記ビア導体パターンの面積以上である、ＬＣ共振器。
【請求項２】
前記第１方向から平面視したとき、前記積層方向および前記第１方向の双方に直交する第２方向における前記第１柱状導体パターンの第１長さに対する前記積層方向における前記第１柱状導体パターンの第２長さの比は、１以上である、請求項１に記載のＬＣ共振器。
【請求項３】
前記インダクタは、
前記第１方向に伸びる第２柱状導体パターンと、
前記積層方向に伸び、前記第１柱状導体パターンと前記第２柱状導体パターンとを接続する第１接続導体と、
前記積層方向に伸び、前記第１柱状導体パターンと前記キャパシタとを接続する第２接続導体とを含み、
前記第１柱状導体パターン、前記第１接続導体、および前記第２柱状導体パターンは、前記特定軸を巻回するように配置され、
前記第２柱状導体パターンと前記第２接続導体とは、前記キャパシタを介して接続され、
前記ビア導体パターンは、前記第２柱状導体パターンと前記外部接続端子とを接続している、請求項２に記載のＬＣ共振器。
【請求項４】
前記第１方向から平面視したとき、前記第２方向における前記第２柱状導体パターンの第３長さに対する前記積層方向における前記第２柱状導体パターンの第４長さの比は、１以上であり、
前記第１方向から平面視したときの前記第２柱状導体パターンの面積は、前記積層方向から平面視したときの前記ビア導体パターンの面積以上である、請求項３に記載のＬＣ共振器。
【請求項５】
前記第１接続導体の少なくとも一部は、前記積層方向に沿う前記複数の誘電体層の第１側面から外部に露出しており、
前記ＬＣ共振器は、前記第１接続導体の前記複数の誘電体層の外部に露出している部分を覆う第１側面絶縁部をさらに備える、請求項３または請求項４に記載のＬＣ共振器。
【請求項６】
前記第１接続導体は、前記複数の誘電体層の外部において前記第１側面に配置されている、請求項５に記載のＬＣ共振器。
【請求項７】
前記第２接続導体の少なくとも一部は、前記第１側面に平行な前記複数の誘電体層の第２側面から前記複数の誘電体層の外部に露出しており、
前記ＬＣ共振器は、前記第２接続導体の前記複数の誘電体層の外部に露出している部分を覆う第２側面絶縁部をさらに備える、請求項５または請求項６に記載のＬＣ共振器。
【請求項８】
前記第２接続導体は、前記複数の誘電体層の外部において前記第２側面に配置されている、請求項７に記載のＬＣ共振器。
【請求項９】
前記第１柱状導体パターンの少なくとも一部は、前記積層方向に直交する前記複数の誘電体層の特定面から前記複数の誘電体層の外部に露出しており、
前記ＬＣ共振器は、前記第１柱状導体パターンの前記複数の誘電体層の外部に露出している部分を覆う絶縁部をさらに備える、請求項１〜請求項８のいずれか１項に記載のＬＣ共振器。
【請求項１０】
前記第１柱状導体パターンは、前記複数の誘電体層の外部において前記特定面に配置されている、請求項９に記載のＬＣ共振器。
【請求項１１】
前記第１柱状導体パターンの前記第１方向における長さは、前記ビア導体パターンの前記積層方向における長さよりも長い、請求項１〜請求項１０のいずれか１項に記載のＬＣ共振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の誘電体層が積層方向に積層されたＬＣ共振器に関する。
【背景技術】
【０００２】
従来から、積層方向に直交する特定軸の回りに巻回されるように形成されたインダクタを含むＬＣ共振器が知られている。たとえば、特開２０１４−５７２７７号公報（特許文献１）には、積層方向に伸びる２本のビア導体パターン、および当該２本のビア導体パターンを接続する線路導体パターンにより形成されたインダクタを含むＬＣ共振器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−５７２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、スマートフォンのような携帯型の無線通信機器において、小型化および低背化が要望されている。このような機器において使用されるＬＣ共振器においても小型化および低背化が求められる。【０００５】
複数の誘電体層が積層方向に積層されたＬＣ共振器を積層方向に低背化する場合、複数の誘電体層を積層方向に貫いているビア導体パターンの長さが短くなる。そのため、特許文献１に開示されているような、積層方向に直交する特定軸の回りに巻回されるように形成されたインダクタを含むＬＣ共振器を低背化すると、インダクタに含まれるビア導体パターンが短くなる。【０００６】
特許文献１に開示されているようなインダクタのように、ビア導体パターンおよび線路導体パターンが特定軸のまわりにループを形成するように配置されている場合、ビア導体パターンが短くなると、インダクタのループ長に占める線路導体パターンの長さの割合が高くなる。特許文献１に開示されているような積層方向の幅（厚み）が小さい形状（板状）の線路導体パターンは、柱状のビア導体パターンよりも長手方向に直交する断面の面積（断面積）が小さいため、電流密度が大きくなり易い。そのため、インダクタのループ長に占める線路導体パターンの長さの割合が大きくなると、インダクタの電流密度が大きくなる。インダクタの電流密度が大きくなると、ＬＣ共振器に入力された信号のうち、ＬＣ共振器内で失われる信号の割合が高まる。すなわち、ＬＣ共振器の挿入損失が大きくなり、Ｑ値が低下する。【０００７】
本発明は上記のような課題を解決するためになされたものであり、その目的は低背化に伴うＬＣ共振器のＱ値の低下を抑制することである。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によるＬＣ共振器は、複数の誘電体層が積層方向に積層された積層体である。ＬＣ共振器は、外部接続端子と、インダクタと、キャパシタと、ビア導体パターンとを備える。インダクタは、積層方向に直交する特定軸のまわりに巻回されるように形成されている。キャパシタは、インダクタに接続されている。ビア導体パターンは、インダクタから積層方向に伸び、インダクタと外部接続端子とを接続する。インダクタは、積層方向に直交する第１方向に伸びる第１柱状導体パターンを含む。第１方向から平面視したときの第１柱状導体パターンの面積は、積層方向から平面視したときのビア導体パターンの面積以上である。
【発明の効果】
【０００９】
本発明に係るＬＣ共振器においては、第１方向から平面視したときの第１柱状導体パターンの面積は、積層方向から平面視したときのビア導体パターンの面積以上である。第１柱状導体パターンの電流密度は、ビア導体パターンの電流密度以下になる。そのため、ＬＣ共振器を低背化した場合でも、インダクタの電流密度の増加が抑制される。その結果、低背化に伴うＬＣ共振器の挿入損失の増加が抑制され、ＬＣ共振器のＱ値の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係るＬＣ共振器の等価回路図である。
【図２】図１のＬＣ共振器の外観斜視図である。
【図３】図１のＬＣ共振器に外観透視図である。
【図４】比較例１に係るＬＣ共振器の外観透視図である。
【図５】比較例２に係るＬＣ共振器の外観透視図である。
【図６】図３の柱状導体パターンをＸ軸方向から平面視した様子、および図３のビア導体パターンをＺ軸方向から平面視した様子を併せて示す図である。
【図７】実施の形態２に係るＬＣ共振器の外観斜視図である。
【図８】図７のＬＣ共振器の外観透視図である。
【図９】実施の形態３に係るＬＣ共振器の外観斜視図である。
【図１０】図９のＬＣ共振器の外観透視図である。
【図１１】実施の形態４に係るＬＣ共振器の外観斜視図である。
【図１２】図１１のＬＣ共振器の外観透視図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
【００１２】
［実施の形態１］
図１は、本発明に係るＬＣ共振器１の等価回路図である。図１に示されるように、ＬＣ共振器１は、外部接続端子Ｐ１，Ｐ２と、インダクタＬ１と、キャパシタＣ１とを備える。インダクタＬ１およびキャパシタＣ１とは、外部接続端子Ｐ１とＰ２との間で並列に接続されている。実施の形態１の比較例１、比較例２、および実施の形態１の後に説明する実施の形態２〜実施の形態４に係るＬＣ共振器の等価回路図も、図１に示される等価回路図と同様である。
【００１３】
図２は、ＬＣ共振器１の外観斜視図である。図３は、ＬＣ共振器１の外観透視図である。ＬＣ共振器１は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。図２，図３においてＸ軸方向、Ｙ軸方向、およびＺ軸方向は互いに直交している。図４〜図１２においても同様である。
【００１４】
図２および図３に示されるように、ＬＣ共振器１は、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器１の最外層の面を底面ＢＦ１および上面ＵＦ１とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１およびＳＦ３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２およびＳＦ４とする。ＬＣ共振器１の厚みは、Ｈ１である。
【００１５】
底面ＢＦ１には、端子電極ＴＥ１〜ＴＥ３が形成されている。端子電極ＴＥ１〜ＴＥ３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。底面ＢＦ１は、不図示の回路基板に接続される。上面ＵＦ１、側面ＳＦ４、および底面ＢＦ１に亘って、端子電極ＴＥ４が配置されている。実施の形態１においては、端子電極ＴＥ４，ＴＥ２が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。
【００１６】
図３に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ１１，ＣＬ１２、円柱状のビア導体パターンＶ１〜Ｖ３，板状のキャパシタ導体パターンＣ１１，Ｃ１２が形成されている。
【００１７】
柱状導体パターンＣＬ１１，ＣＬ１２の各々は、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ１１，ＣＬ１２は、たとえば、レーザーまたはダイサーによってセラミックシートに形成された空洞に、スクリーン印刷またはディスペンサによって充填された導体ペーストが、熱硬化した導体パターンである。あるいは、セラミックシートに柱状導体パターンＣＬ１１，ＣＬ１２を形成した後、セラミックペーストを塗布することにより、当該セラミックシートと柱状導体パターンＣＬ１１，ＣＬ１２との間の段差を平坦化してもよい。
【００１８】
ビア導体パターンＶ１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１２と端子電極ＴＥ２とを接続している。ビア導体パターンＶ２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１１とＣＬ１２とを接続している。ビア導体パターンＶ３は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１１とキャパシタ導体パターンＣ１１とを接続している。
【００１９】
キャパシタ導体パターンＣ１１は、端子電極ＴＥ４に接続されている。キャパシタ導体パターンＣ１２は、柱状導体パターンＣＬ１２に接続されている。キャパシタ導体パターンＣ１２は、ビア導体パターンを介して柱状導体パターンＣＬ１２に接続されていてもよい。
【００２０】
ビア導体パターンＶ３、柱状導体パターンＣＬ１１、ビア導体パターンＶ２、および柱状導体パターンＣＬ１２は、特定軸ＷＡ１のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ１１とＣ１２とは、積層方向に対向しており、キャパシタＣ１を形成している。
【００２１】
図４は、比較例１に係るＬＣ共振器１０の外観透視図である。図４に示されるように、ＬＣ共振器１０は、複数の誘電体層の積層体であり、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器１０の最外層の面を底面ＢＦ１０および上面ＵＦ１０とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１０１およびＳＦ１０３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ１０２およびＳＦ１０４とする。ＬＣ共振器１０の厚みは、Ｈ２（＞Ｈ１）である。
【００２２】
底面ＢＦ１０には、端子電極ＴＥ１０１〜ＴＥ１０３が形成されている。端子電極ＴＥ１０１〜ＴＥ１０３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。底面ＢＦ１０は、不図示の回路基板に接続される。上面ＵＦ１０、側面ＳＦ１０４、および底面ＢＦ１０に亘って、端子電極ＴＥ１０４が配置されている。比較例１においては、端子電極ＴＥ１０４が外部接続端子Ｐ１に相当し、端子電極ＴＥ１０１，ＴＥ１０３が外部接続端子Ｐ２に相当する。
【００２３】
複数の誘電体層の内部には、線路導体パターンＰＬ１０１、ビア導体パターンＶ１０１〜Ｖ１０３，キャパシタ導体パターンＣ１０１，Ｃ１０２が形成されている。
【００２４】
線路導体パターンＰＬ１０１は、Ｘ軸方向に伸びるように形成されている。線路導体パターンＰＬ１０１は、板状である。線路導体パターンＰＬ１０１の厚みは、キャパシタ導体パターンＣ１０１の厚みと同程度である。線路導体パターンＰＬ１０１の厚みは、図３に示される柱状導体パターンＣＬ１１よりも小さい。線路導体パターンＰＬ１０１のＹ軸方向の長さは、図３に示される柱状導体パターンＣＬ１１のＹ軸方向の長さと同程度である。
【００２５】
再び図４を参照して、ビア導体パターンＶ１０１は、Ｚ軸方向に伸び、キャパシタ導体パターンＣ１０２と端子電極ＴＥ１０３とを接続している。ビア導体パターンＶ１０２は、Ｚ軸方向に伸び、線路導体パターンＰＬ１０１と端子電極ＴＥ１０１とを接続している。ビア導体パターンＶ１０３は、Ｚ軸方向に伸び、線路導体パターンＰＬ１０１とキャパシタ導体パターンＣ１０１とを接続している。キャパシタ導体パターンＣ１０１は、端子電極ＴＥ１０４に接続されている。
【００２６】
ビア導体パターンＶ１０２、線路導体パターンＰＬ１０１、ビア導体パターンＶ１０３は、特定軸ＷＡ１０のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ１０１とＣ１０２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
【００２７】
図５は、比較例２に係るＬＣ共振器２０の外観透視図である。図５に示されるように、ＬＣ共振器２０は、複数の誘電体層の積層体であり、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器２０の最外層の面を底面ＢＦ２０および上面ＵＦ２０とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ２０１およびＳＦ２０３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２０２およびＳＦ２０４とする。ＬＣ共振器２０の厚みは、Ｈ１（＜Ｈ２）である。ＬＣ共振器２０は、図４に示されるＬＣ共振器１０を積層方向に低背化したＬＣ共振器である。
【００２８】
底面ＢＦ２０には、端子電極ＴＥ２０１〜ＴＥ２０３が形成されている。端子電極ＴＥ２０１〜ＴＥ２０３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。底面ＢＦ２０は、不図示の回路基板に接続される。上面ＵＦ２０、側面ＳＦ２０４、および底面ＢＦ２０に亘って、端子電極ＴＥ２０４が配置されている。比較例２においては、端子電極ＴＥ２０４が外部接続端子Ｐ１に相当し、端子電極ＴＥ２０１，ＴＥ２０３が外部接続端子Ｐ２に相当する。
【００２９】
複数の誘電体層の内部には、線路導体パターンＰＬ２０１、ビア導体パターンＶ２０１〜Ｖ２０３，キャパシタ導体パターンＣ２０１，Ｃ２０２が形成されている。線路導体パターンＰＬ２０１、キャパシタ導体パターンＣ２０１，Ｃ２０２、およびビア導体パターンＶ２０１は、図４に示される線路導体パターンＰＬ１０１、キャパシタ導体パターンＣ１０１，Ｃ１０２、およびビア導体パターンＶ１０１とそれぞれ同様の形状である。図５に示されるビア導体パターンＶ２０２は、図４に示されるビア導体パターンＶ１０２よりも短い。図５に示されるビア導体パターンＶ２０３は、図４に示されるビア導体パターンＶ１０３よりも短い。
【００３０】
再び図５を参照して、線路導体パターンＰＬ２０１は、Ｘ軸方向に伸びるように形成されている。ビア導体パターンＶ２０１は、Ｚ軸方向に伸び、キャパシタ導体パターンＣ２０２と端子電極ＴＥ２０３とを接続している。ビア導体パターンＶ２０２は、Ｚ軸方向に伸び、線路導体パターンＰＬ２０１と端子電極ＴＥ２０１とを接続している。ビア導体パターンＶ２０３は、Ｚ軸方向に伸び、線路導体パターンＰＬ２０１とキャパシタ導体パターンＣ２０１とを接続している。キャパシタ導体パターンＣ２０１は、端子電極ＴＥ２０４に接続されている。
【００３１】
ビア導体パターンＶ２０２、線路導体パターンＰＬ２０１、ビア導体パターンＶ２０３は、特定軸ＷＡ２０のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ２０１とＣ２０２とは、積層方向に対向しており、キャパシタＣ１を形成している。
【００３２】
図４に示されるＬＣ共振器１０（厚みＨ２）を図５に示されるＬＣ共振器２０（厚みＨ１）に低背化すると、ビア導体パターンＶ１０２，Ｖ１０３の各々が短くなる。比較例２においてインダクタＬ１のループ長に占める線路導体パターンＰＬ２０１の長さの割合は、比較例１においてインダクタＬ１のループ長に占める線路導体パターンＰＬ１０１の長さの割合より高くなる。板状の線路導体パターンＰＬ２０１は、円柱状のビア導体パターンＶ２０２およびＶ２０３よりも断面積が小さいため、電流密度が大きくなり易い。そのため、インダクタＬ１に占める線路導体パターンＰＬ２０１の割合が大きくなると、インダクタＬ１の電流密度が大きくなる。インダクタＬ１の電流密度が大きくなると、ＬＣ共振器２０に入力された信号のうち、ＬＣ共振器２０内で失われる信号の割合が高まる。すなわち、ＬＣ共振器２０の挿入損失がＬＣ共振器１０の挿入損失よりも大きくなり、ＬＣ共振器２０のＱ値がＬＣ共振器１０のＱ値よりも低下する。
【００３３】
そこで、実施の形態１においては、インダクタＬ１を形成する導体パターンの１つとして、板状の線路導体パターンに替えて、電流密度がビア導体パターン以下となる柱状導体パターンを用いる。図６は、図３の柱状導体パターンＣＬ１１をＸ軸方向から平面視した様子、および図３のビア導体パターンＶ１をＺ軸方向から平面視した様子を併せて示す図である。
【００３４】
図６（ａ）は、図３の柱状導体パターンＣＬ１１をＸ軸方向から平面視した様子を示す図である。実施の形態１においてＸ軸方向から平面視したときの柱状導体パターンＣＬ１１の形状は、柱状導体パターンの長手方向（Ｘ軸方向）に直交する断面における柱状導体パターンＣＬ１１の断面形状に相当する。実施の形態１においてＸ軸方向から平面視したときの柱状導体パターンＣＬ１１の形状の面積は、柱状導体パターンＣＬ１１の断面積である。
【００３５】
図６（ａ）に示されるように、柱状導体パターンＣＬ１１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ１１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１である。柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１より大きくてもよい。Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１１の面積（断面積）は、Ｄ１２である。
【００３６】
図６（ｂ）は、図３のビア導体パターンＶ１をＺ軸方向から平面視した様子を示す図である。実施の形態１においてＺ軸方向から平面視したときのビア導体パターンＶ１の形状は、ビア導体パターンＶ１の長手方向（Ｚ軸方向）に直交する断面におけるビア導体パターンＶ１の断面形状に相当する。実施の形態１においてＺ軸方向から平面視したときのビア導体パターンＶ１の形状の面積は、ビア導体パターンＶ１の断面積である。
【００３７】
図６（ｂ）に示されるように、ビア導体パターンＶ１は、断面形状が直径Ｄ１の円柱である。Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積は、πＤ１２／４である。Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１１の面積（Ｄ１２）は、Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積（πＤ１２／４）より大きい。同様に、Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１２の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積（断面積）より大きい。
【００３８】
ＬＣ共振器１の柱状導体パターンＣＬ１１の断面積は、ビア導体パターンＶ１の断面積よりも大きい。そのため、柱状導体パターンＣＬ１１の電流密度は、図５に示されるＬＣ共振器２０の線路導体パターンＰＬ２０１の電流密度よりも小さい。ＬＣ共振器１においてはＬＣ共振器２０よりも、低背化に伴う挿入損失の増加が抑制され、Ｑ値の低下を抑制することができる。
【００３９】
また、ＬＣ共振器１においては、柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１である。Ｙ軸方向の長さに対するＺ軸方向の長さの比が１より小さい場合に比べて、柱状導体パターンＣＬ１１に電流が流れやすい。Ｙ軸方向の長さに対するＺ軸方向の長さの比が１より小さい場合に比べて、ＬＣ共振器１においては低背化に伴う挿入損失の増加が抑制され、Ｑ値の低下を抑制することができる。
【００４０】
以上、実施の形態１に係るＬＣ共振器によれば、柱状導体パターンの断面積をビア導体パターンの断面積よりも大きくすることにより、ＬＣ共振器のＱ値の低下を抑制することができる。
【００４１】
さらに、実施の形態１においては、柱状導体パターンのＹ軸方向の長さに対するＺ軸方向の長さの比を１以上とすることにより、低背化に伴うＬＣ共振器のＱ値の低下をさらに抑制することができる。
【００４２】
実施の形態１においては、低背化に伴うＱ値の低下を抑制するため、インダクタを形成する導体パターンの１つとして、板状の線路導体パターンに替えて柱状導体パターンを用いる場合について説明した。線路導体パターンよりも厚みの大きい柱状導体パターンは、線路導体パターンよりもインダクタンスが小さい。そのため、インダクタを形成する導体パターンの１つとして、板状の線路導体パターンに替えて柱状導体パターンを用いると、インダクタのインダクタンスが所望の値よりも小さくなる可能性がある。そこで、実施の形態２〜実施の形態４においては、特定軸のまわりを巻回するように配置されている導体パターンの合計長さ（インダクタのループ長）を長くして当該導体パターンによって囲まれている部分（空芯部）の面積を大きくすることにより、インダクタのインダクタンスを大きくする場合について説明する。
【００４３】
実施の形態２および実施の形態３においては、柱状導体パターンを長くする場合について説明する。実施の形態４においては、２つの柱状導体パターンの積層方向の距離を大きくする場合について説明する。
【００４４】
［実施の形態２］
図７は、実施の形態２に係るＬＣ共振器２の外観斜視図である。図８は、図７のＬＣ共振器２の外観透視図である。ＬＣ共振器２は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
【００４５】
図７および図８に示されるように、ＬＣ共振器２は、たとえば直方体状である。複数の誘電体層の積層方向に垂直な最外層の面を底面ＢＦ２および上面ＵＦ２とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ２１およびＳＦ２３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２２およびＳＦ２４とする。ＬＣ共振器２の厚みは、Ｈ１である。
【００４６】
底面ＢＦ２には、端子電極ＴＥ２１〜ＴＥ２３が形成されている。端子電極ＴＥ２１〜ＴＥ２３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。底面ＢＦ２は、不図示の回路基板に接続される。上面ＵＦ２、側面ＳＦ２４、および底面ＢＦ２に亘って、端子電極ＴＥ２４が配置されている。実施の形態２において、端子電極ＴＥ２４，ＴＥ２２が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ２２には、樹脂を含む絶縁層ＩＮＳ２１が形成されている。
【００４７】
図８に示されるように、ＬＣ共振器２の内部には、四角柱状の柱状導体パターンＣＬ２１，ＣＬ２２、円柱状のビア導体パターンＶ２１，Ｖ２２、および板状のキャパシタ導体パターンＣ２１，Ｃ２２が形成されている。また、側面ＳＦ２２には、複数の誘電体層の外部において外部電極ＯＥ２１が配置されている。絶縁層ＩＮＳ２１は、外部に露出している外部電極ＯＥ２１の部分を覆っている。絶縁層ＩＮＳ２１により、外部電極ＯＥ２１が複数の誘電体層の外部の導体に接触することが防止される。
【００４８】
柱状導体パターンＣＬ２１，ＣＬ２２の各々は、Ｘ軸方向に伸びるように形成されている。Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ２１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ２１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ２２についても同様である。
【００４９】
ビア導体パターンＶ２１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２２と端子電極ＴＥ２２とを接続している。ビア導体パターンＶ２１は、断面の形状が直径Ｄ１の円柱である。
【００５０】
Ｘ軸方向から平面視したときの柱状導体パターンＣＬ２１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ２１の面積より大きい。柱状導体パターンＣＬ２２についても同様である。Ｚ軸方向から平面視したときのビア導体パターンＶ２１の面積より大きい。
【００５１】
外部電極ＯＥ２１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２１とＣＬ２２とを接続している。ビア導体パターンＶ２２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２１とキャパシタ導体パターンＣ２１とを接続している。キャパシタ導体パターンＣ２２は、柱状導体パターンＣＬ２２に接続されている。キャパシタ導体パターンＣ２１とＣ２２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
【００５２】
ビア導体パターンＶ２２、柱状導体パターンＣＬ２１、外部電極ＯＥ２１、および柱状導体パターンＣＬ２２は、特定軸ＷＡ２のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
【００５３】
実施の形態２においては、柱状導体パターンＣＬ２１とＣＬ２２とを接続する外部電極ＯＥ２１が、柱状導体パターンＣＬ２１およびＣＬ２２の長手方向（Ｘ軸方向）に直交する側面ＳＦ２２に配置されている。そのため、柱状導体パターンＣＬ２１とＣＬ２２とを側面ＳＦ２２まで伸ばすことができる。柱状導体パターンＣＬ２１およびＣＬ２２は、図３の柱状導体パターンＣＬ１１およびＣＬ１２よりも長くすることができる。インダクタＬ１のループ長を実施の形態１よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態１よりも大きくすることができる。
【００５４】
実施の形態２においては、柱状導体パターンＣＬ２１およびＣＬ２２を接続する接続導体が外部電極ＯＥ２１である場合について説明した。外部電極ＯＥ２１は、その全ての部分が複数の誘電体層の外部に形成されている。ＬＣ共振器２が実装される箇所の周辺に、当該接続導体の全ての部分を形成するスペースがない場合には、当該接続導体の一部が複数の誘電体層の外部に形成されるようにしてもよい。
【００５５】
以上、実施の形態２に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
【００５６】
さらに、実施の形態２において、インダクタに含まれる２つの柱状導体パターンを接続する１つの接続導体を複数の誘電体層の外部に形成することにより、インダクタの空芯部の面積を実施の形態１よりも大きくすることができる。その結果、インダクタのインダクタンスを実施の形態１よりも大きくすることができる。
【００５７】
［実施の形態３］
実施の形態２においては、柱状導体パターンの長手方向に直交する複数の誘電体層の１つの側面に外部電極を配置することにより、柱状導体パターンを長くする場合について説明した。実施の形態３においては、柱状導体パターンの長手方向に直交する複数の誘電体層の２つの側面の双方に外部電極を配置して、柱状導体パターンをさらに長くする場合について説明する。
【００５８】
図９は、実施の形態３に係るＬＣ共振器３の外観斜視図である。図１０は、図９のＬＣ共振器３の外観透視図である。ＬＣ共振器３は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
【００５９】
図９および図１０に示されるように、ＬＣ共振器３は、たとえば直方体状である。積層方向に垂直な最外層の面を底面ＢＦ３および上面ＵＦ３とする。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ３１およびＳＦ３３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ３２およびＳＦ３４とする。ＬＣ共振器３の厚みは、Ｈ１である。
【００６０】
底面ＢＦ３には、端子電極ＴＥ３１〜ＴＥ３３が形成されている。端子電極ＴＥ３１〜ＴＥ３３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。実施の形態３において、端子電極ＴＥ３２，ＴＥ３３が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ３２には、樹脂を含む絶縁層ＩＮＳ３１が形成されている。側面ＳＦ３４には、樹脂を含む絶縁層ＩＮＳ３２が形成されている。
【００６１】
図１０に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ３１，ＣＬ３２，ＣＬ３３、円柱状のビア導体パターンＶ３１、板状のキャパシタ導体パターンＣ３１，Ｃ３２が形成されている。
【００６２】
柱状導体パターンＣＬ３１，ＣＬ３２，ＣＬ３３の各々は、Ｘ軸方向に伸びるように形成されている。Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ３１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ３１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ３２およびＣＬ３３についても同様である。
【００６３】
ビア導体パターンＶ３１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３２と端子電極ＴＥ３２とを接続している。ビア導体パターンＶ３１は、断面の形状が直径Ｄ１の円柱である。
【００６４】
Ｘ軸方向から平面視したときの柱状導体パターンＣＬ３１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ３１の面積より大きい。柱状導体パターンＣＬ３２，ＣＬ３３についても同様である。
【００６５】
側面ＳＦ３２には、複数の誘電体層の外部において外部電極ＯＥ３１が配置されている。外部電極ＯＥ３１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３１とＣＬ３２とを接続している。
【００６６】
絶縁層ＩＮＳ３１は、外部電極ＯＥ３１の外部に露出している部分を覆っている。絶縁層ＩＮＳ３１により、外部電極ＯＥ３１が複数の誘電体層の外部の導体に接触することが防止される。
【００６７】
側面ＳＦ３４には、複数の誘電体層の外部において外部電極ＯＥ３２が配置されている。外部電極ＯＥ３２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３１とＣＬ３３とを接続している。外部電極ＯＥ３２は、端子電極ＴＥ３３に接続されている。
【００６８】
絶縁層ＩＮＳ３２は、外部電極ＯＥ３２の外部に露出している部分を覆っている。絶縁層ＩＮＳ３２により、外部電極ＯＥ３２が複数の誘電体層の外部の導体に接触することが防止される。
【００６９】
キャパシタ導体パターンＣ３１は、柱状導体パターンＣＬ３３に接続されている。キャパシタ導体パターンＣ３２は、柱状導体パターンＣＬ３２に接続されている。キャパシタ導体パターンＣ３１とＣ３２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
【００７０】
柱状導体パターンＣＬ３３、外部電極ＯＥ３２、柱状導体パターンＣＬ３１、外部電極ＯＥ３１、および柱状導体パターンＣＬ３２は、特定軸ＷＡ３のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
【００７１】
実施の形態３においては、柱状導体パターンＣＬ３１とＣＬ３２とを接続する外部電極ＯＥ３１、および柱状導体パターンＣＬ３１とＣＬ３３とを接続する外部電極ＯＥ３２が、柱状導体パターンＣＬ３１〜ＣＬ３３の長手方向（Ｘ軸方向）に直交する側面ＳＦ３２，ＳＦ３４にそれぞれ配置されている。そのため、柱状導体パターンＣＬ３１〜ＣＬ３３を側面ＳＦ３２および側面ＳＦ３４まで伸ばすことができる。柱状導体パターンＣＬ３１およびＣＬ３２は、図８に示される柱状導体パターンＣＬ２１およびＣＬ２２よりも長くすることができる。実施の形態３においては、インダクタＬ１のループ長を実施の形態２よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態２よりも大きくすることができる。
【００７２】
以上、実施の形態３に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
【００７３】
さらに、実施の形態３において、インダクタに含まれる２つの柱状導体パターンを接続する２つの接続導体を複数の誘電体層の外部に形成することにより、実施の形態２よりもインダクタの空芯部の面積をさらに大きくすることができる。その結果、インダクタのインダクタンスをさらに大きくすることができる。
【００７４】
［実施の形態４］
実施の形態２および実施の形態３においては、柱状導体パターンを長くすることによってインダクタのインダクタンスを大きくする場合について説明した。実施の形態４においては、２つの柱状導体パターンの積層方向の距離を大きくすることによってインダクタのインダクタンスを大きくする場合について説明する。
【００７５】
図１１は、実施の形態４に係るＬＣ共振器４の外観斜視図である。図１２は、図１１のＬＣ共振器４の外観透視図である。ＬＣ共振器４は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
【００７６】
図１１および図１２に示されるように、ＬＣ共振器４は、たとえば直方体状である。複数の誘電体層の積層方向に垂直な最外層の面を底面ＢＦ４および上面ＵＦ４とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ４１およびＳＦ４３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ４２およびＳＦ４４とする。ＬＣ共振器４の積層方向の幅（厚み）は、Ｈ１である。
【００７７】
底面ＢＦ４には、端子電極ＴＥ４１〜ＴＥ４３が形成されている。端子電極ＴＥ４１〜ＴＥ４３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。実施の形態４において、端子電極ＴＥ４２，ＴＥ４３が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ４２には、樹脂を含む絶縁層ＩＮＳ４１が形成されている。側面ＳＦ４４には、樹脂を含む絶縁層ＩＮＳ４２が形成されている。上面ＵＦ４には、樹脂を含む絶縁層ＩＮＳ４が形成されている。
【００７８】
図１２に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ４１，ＣＬ４２，ＣＬ４３、円柱状のビア導体パターンＶ４１、板状のキャパシタ導体パターンＣ４１，Ｃ４２が形成されている。
【００７９】
柱状導体パターンＣＬ４１は、複数の誘電体層の外部において上面ＵＦ４に配置されている。柱状導体パターンＣＬ４１は、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ４２，ＣＬ４３は、複数の誘電体層の内部において、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ４１は、Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ４１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ４１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ４２およびＣＬ４３についても同様である。
【００８０】
ビア導体パターンＶ４１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４２と端子電極ＴＥ４２とを接続している。ビア導体パターンＶ４１は、断面の形状が直径Ｄ１の円柱である。
【００８１】
Ｘ軸方向から平面視したときの柱状導体パターンＣＬ４１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ４１の面積より大きい。柱状導体パターンＣＬ４２，ＣＬ４３についても同様である。
【００８２】
側面ＳＦ４２には、複数の誘電体層の外部において外部電極ＯＥ４１が配置されている。外部電極ＯＥ４１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４１とＣＬ４２とを接続している。
【００８３】
絶縁層ＩＮＳ４１は、外部電極ＯＥ４１の外部に露出している部分を覆っている。絶縁層ＩＮＳ４１により、外部電極ＯＥ４１が、複数の誘電体層の外部の導体に接触することが防止される。
【００８４】
側面ＳＦ４４には、複数の誘電体層の外部において外部電極ＯＥ４２が配置されている。外部電極ＯＥ４２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４１とＣＬ４３とを接続している。外部電極ＯＥ４２は、端子電極ＴＥ４３に接続されている。
【００８５】
絶縁層ＩＮＳ４２は、外部電極ＯＥ４２の外部に露出している部分を覆っている。絶縁層ＩＮＳ４２により、外部電極ＯＥ４２が複数の誘電体層の外部の導体に接触することが防止される。
【００８６】
キャパシタ導体パターンＣ４１は、柱状導体パターンＣＬ４３に接続されている。キャパシタ導体パターンＣ４２は、柱状導体パターンＣＬ４２に接続されている。キャパシタ導体パターンＣ４１とＣ４２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
【００８７】
柱状導体パターンＣＬ４３、外部電極ＯＥ４２、柱状導体パターンＣＬ４１、外部電極ＯＥ４１、柱状導体パターンＣＬ４２は、特定軸ＷＡ４のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
【００８８】
実施の形態４においては、柱状導体パターンＣＬ４１を複数の誘電体層の外部において上面ＵＦ４に形成することにより、柱状導体パターンＣＬ４１とＣＬ４２との間の距離を、実施の形態３の図１０に示される柱状導体パターンＣＬ３１とＣＬ３２との間の距離よりも大きくすることができる。インダクタＬ１のループ長を実施の形態３よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態３よりも大きくすることができる。
【００８９】
以上、実施の形態４に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
【００９０】
さらに、実施の形態４において、インダクタに含まれる柱状導体パターンを複数の誘電体層の外部に形成することにより、実施の形態３よりもインダクタの空芯部の面積をさらに大きくすることができる。その結果、インダクタのインダクタンスをさらに大きくすることができる。
【００９１】
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９２】
１〜４，１０，２０  ＬＣ共振器、Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２，Ｃ１０１，Ｃ１０２，Ｃ２０１，Ｃ２０２  キャパシタ導体パターン、Ｃ１  キャパシタ、ＣＬ１１，ＣＬ１２，ＣＬ２１，ＣＬ２２，ＣＬ３１〜ＣＬ３３，ＣＬ４１〜ＣＬ４３  柱状導体パターン、ＩＮＳ４，ＩＮＳ２１，ＩＮＳ３１，ＩＮＳ３２，ＩＮＳ４１，ＩＮＳ４２  絶縁層、Ｌ１  インダクタ、ＯＥ２１，ＯＥ３１，ＯＥ３２，ＯＥ４１，ＯＥ４２  外部電極、Ｐ１，Ｐ２  外部接続端子、ＰＬ１０１，ＰＬ２０１  線路導体パターン、ＴＥ１〜ＴＥ４，ＴＥ２１〜ＴＥ２４，ＴＥ３１〜ＴＥ３３，ＴＥ４１〜ＴＥ４３，ＴＥ１０１〜ＴＥ１０４，ＴＥ２０１〜ＴＥ２０４  端子電極、Ｖ１〜Ｖ３，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ４１，Ｖ１０１〜Ｖ１０３，Ｖ２０１〜Ｖ２０３  ビア導体パターン。
【図１】
0006989535.tif 000002
【図２】
0006989535.tif 000003
【図３】
0006989535.tif 000004
【図４】
0006989535.tif 000005
【図５】
0006989535.tif 000006
【図６】
0006989535.tif 000007
【図７】
0006989535.tif 000008
【図８】
0006989535.tif 000009
【図９】
0006989535.tif 000010
【図１０】
0006989535.tif 000011
【図１１】
0006989535.tif 000012
【図１２】
0006989535.tif 000013