(57)【特許請求の範囲】
【請求項１】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、
前記相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して前記同期信号を生成するものであり、
直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力のすべてが真であることを条件として前記繰り返し性を判別することを特徴とする信号同期方式。
【請求項２】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、
前記相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して前記同期信号を生成するものであり、
直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力のうち真である数が所定数以上であることを条件として前記繰り返し性を判別することを特徴とする信号同期方式。
【請求項３】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、
前記相関値をスレッショルド値と比較し、その比較結果の繰り返し性および周期性の消失を判別して前記同期信号を生成するものであり、
直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力結果および前記比較結果を反転した信号をもとに、前記比較結果の繰り返し性および前記周期性の消失を判別することを特徴とする信号同期方式。
【請求項４】
前記各遅延器の出力および前記比較結果を反転した信号のすべてが真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別することを特徴とする請求項３に記載の信号同期方式。
【請求項５】
前記各遅延器の出力のうち真である数が所定数以上で、かつ前記比較結果を反転した信号が真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別することを特徴とする請求項３に記載の信号同期方式。
【請求項６】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する受信装置において、
受信した信号の相関値を検出する相関値検出手段と、
この相関値検出手段で検出された相関値をスレッショルド値と比較する比較手段と、
この比較手段の比較結果の繰り返し性を判別して前記同期信号を生成する同期信号生成手段とを有し、
前記同期信号生成手段は、直列接続された複数の遅延器を有し、この直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力のすべてが真であることを条件として前記繰り返し性を判別するものであることを特徴とする受信装置。
【請求項７】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する受信装置において、
受信した信号の相関値を検出する相関値検出手段と、
この相関値検出手段で検出された相関値をスレッショルド値と比較する比較手段と、
この比較手段の比較結果の繰り返し性を判別して前記同期信号を生成する同期信号生成手段とを有し、
前記同期信号生成手段は、直列接続された複数の遅延器を有し、この直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力のうち真である数が所定数以上であることを条件として前記繰り返し性を判別するものであることを特徴とする受信装置。
【請求項８】
バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する受信装置において、
受信した信号の相関値を検出する相関値検出手段と、
この相関値検出手段で検出された相関値をスレッショルド値と比較する比較手段と、
この比較手段の比較結果の繰り返し性および周期性の消失を判別して前記同期信号を生成する同期信号生成手段とを有し、
前記同期信号生成手段は、直列接続された複数の遅延器を有し、この直列接続された複数の遅延器により前記比較結果を順次遅延させ、各遅延器の出力結果および前記比較結果を反転した信号をもとに前記比較結果の繰り返し性および周期性の消失を判別するものであることを特徴とする受信装置。
【請求項９】
前記同期信号生成手段は、前記各遅延器の出力および前記比較結果を反転した信号のすべてが真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別するものであることを特徴とする請求項８に記載の受信装置。
【請求項１０】
前記同期信号生成手段は、前記各遅延器の出力のうち真である数が所定数以上で、かつ前記比較結果を反転した信号が真であることを条件として前記比較結果の繰り返し性および前記周期性の消失を判別するものであることを特徴とする請求項８に記載の受信装置。
【請求項１１】
前記同期信号生成手段は、前記比較結果の繰り返し性を判別して第１の判別信号を出力する第１の判別手段と、前記周期性の消失を判別して第２の判別信号を出力する第２の判別手段と、前記第１、第２の判別信号が出力されたときに前記同期信号を出力する出力手段とを有することを特徴とする請求項８ないし１０のいずれか１つに記載の受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式および受信装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
バースト的にパケット通信を行う通信システムでは、パケット信号の到来が予測できないため、受信側では、パケット毎に独立な復調同期処理を行う必要がある。このため、既知Ｎ回の繰り返し信号をプリアンブルとしてパケットの先頭に付加し、受信側でパケットの先頭に付された繰り返し信号を判別して、同期信号を生成する技術が提案されている。例えば、１９９９年電子情報通信学会通信ソサイエティ大会Ｂ−５−６１「ＯＦＤＭ無線ＬＡＮシステム用シンボルタイミング検出回路の特性」には、受信信号の相関器出力（相関ピーク信号）をディジタルフィルタでピーク積分処理することにより、同期信号を生成するものが記載されている。
【０００３】
しかしながら、相関器出力は多ビット信号であるため、ピーク積分処理を行うディジタルフィルタでは、多ビット信号の遅延器と加算器が必要となる。このため、回路的に大きくなってしまうという問題がある。
【０００４】
本発明は上記問題に鑑みたもので、上記した同期信号の生成を簡易に実現できる信号同期方式および受信装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１、２に記載の発明では、バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して同期信号を生成することを特徴としている。
【０００６】
この発明によれば、相関値をスレッショルド値と比較した比較結果の繰り返し性の判別により同期信号を生成しているため、同期信号の生成を簡易に実現することができる。
【０００７】
なお、本明細書でいう「バースト的にパケット通信を行う」とは、同期が不完全で、連続的でない形でパケット通信を行うものをいう。
【０００８】
上記した請求項１、２における繰り返し性の判別は、直列接続された複数の遅延器により比較結果を順次遅延させ、各遅延器の出力結果をもとに行うことができる。
【０００９】
この場合、請求項１に記載の発明のように、各遅延器の出力のすべてが真であることを条件として繰り返し性を判別することの他、請求項２に記載の発明のように、各遅延器の出力のうち真である数が所定数以上であることを条件として繰り返し性を判別するようにすることができる。
【００１０】
請求項３に記載の発明では、バースト的にパケット通信を行う通信システムに適用され、先頭に既知の複数回の繰り返し信号が付加されたパケット信号を受信し、その受信信号の相関値をもとに同期信号を生成する信号同期方式において、相関値をスレッショルド値と比較し、その比較結果の繰り返し性および周期性の消失を判別して同期信号を生成することを特徴としている。
【００１１】
この発明によれば、請求項１、２に記載の発明と同様、同期信号の生成を簡易に実現でき、その同期信号をより精度の高いものとすることができる。
【００１２】
なお、「周期性の消失」とは、比較結果が、ある周期で繰り返した後にその繰り返しの終了を示すものになったことをいう。
【００１３】
上記した繰り返し性および周期性の消失の判別は、直列接続された複数の遅延器により比較結果を順次遅延させ、各遅延器の出力結果および比較結果を反転した信号をもとに行うことができる。
【００１４】
この場合、請求項４に記載の発明のように、各遅延器の出力および比較結果を反転した信号のすべてが真であることを条件として比較結果の繰り返し性および周期性の消失を判別することの他、請求項５に記載の発明のように、各遅延器の出力のうち真である数が所定数以上で、かつ比較結果を反転した信号が真であることを条件として比較結果の繰り返し性および周期性の消失を判別することができる。
【００１５】
請求項６、７に記載の発明では、請求項１、２に記載の信号同期方式における受信装置を提供することでき、請求項８ないし１１に記載の発明では、請求項３ないし５に記載の信号同期方式における受信装置を提供することができる。
【００１６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。この実施形態は、直交周波数分割多重（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＯＦＤＭ）方式を用いた通信システムに適用したもので、図１にその通信システムの概念図を示す。
【００１７】
送信機（ＴＸ）からは、既知Ｎ回の繰り返し信号からなるプレアンブル（Ｐ）とデータからなるパケット信号がバースト的に送信される。受信機（ＲＸ）は、その送信された信号を受信し、プレアンブルの繰り返し信号により同期信号を生成して、送信されたデータの復調を行う。
【００１８】
図２に、送信信号を示す。ＯＦＤＭ方式を用いた通信システムの場合、既知Ｎ（＝１０）回の繰り返し信号からなるプリアンブルと、送信情報信号であるデータからなるパケット信号（図の下段）に対し、送信信号の波形は、図の上段に示すようになる。
【００１９】
図３に、受信機（ＴＸ）の構成を示す。送信された信号は、アンテナ１０で受信され、ＲＦ／ＩＦ回路２０で所定の信号処理がなされた後、Ａ／Ｄ変換器３０でディジタル信号に変換される。このＡ／Ｄ変換器３０の出力は、シンボルタイミング検出回路４０に入力される。シンボルタイミング検出回路４０では、Ａ／Ｄ変換器３０の出力の相関値を求め、この相関値をスレッショルド値と比較し、その比較結果の繰り返し性を判別して同期信号を生成する。また、Ａ／Ｄ変換器３０の出力は、遅延回路５０を介して復調回路６０に入力される。この場合、遅延回路５０は、シンボルタイミング検出回路４０から出力される同期信号に合わせてデータが復調回路６０に入力されるように、Ａ／Ｄ変換器３０の出力を遅延させる。
【００２０】
図４に、シンボルタイミング検出回路４０の構成を示す。このシンボルタイミング検出回路４０は、相関値検出手段をなす規格化相関器４１と、比較手段をなすコンパレータ４２と、同期信号生成手段をなす同期信号生成回路４３とから構成されている。
【００２１】
規格化相関器４１は、図に示すようにマッチトフィルタ（ＭＦ）４１１と、絶対値回路４１２と、パワー検出回路４１３と、除算回路４１４から構成されている。
【００２２】
マッチトフィルタ４１１は、図５にその詳細を示すように、入力信号（複素数で表される信号）の複素共役をとる複素共役器４１１１と、その信号を遅延する遅延器４１１２と、各遅延器４１１２の出力とプレアンブル検出用に設定された各係数（６サンプル周期の場合、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１、ｃ０）を掛け合わせる乗算器４１１３と、各乗算器４１１３の出力を加算する加算器４１１４から構成されて、入力信号の相関値を出力する。なお、本実施形態は、６サンプル周期の例である。
【００２３】
パワー検出回路（６サンプル周期の場合）４１３は、図６にその詳細を示すように、入力信号を遅延する遅延器４１３１と、各遅延器４１３１の出力の複素共役をとる複素共役器４１３２と、各遅延器４１３１の出力と各複素共役器４１３２の出力を掛け合わせる乗算器４１３３と、各乗算器４１３３の出力を加算する加算器４１３４から構成されて、入力信号のパワーを検出する。
【００２４】
マッチトフィルタ４１１から出力される相関値は、絶対値回路４１２で絶対値に変換される。絶対値回路４１２からの出力は、除算回路４１４でパワー検出器４１３の出力により除算される。その結果、規格化相関器４１からは、規格化（正規化）された相関値が出力される。
【００２５】
規格化相関器４１から出力された相関値は、コンパレータ４２でスレッショルド値と比較される。送信信号は、図２に示すように、それぞれの繰り返し信号においてピークを有するものであるため、規格化相関器４１から出力された相関値をコンパレータ４２でスレッショルド値と比較することにより、各繰り返し信号ごとにハイレベルの信号を出力するようにすることができる。
【００２６】
コンパレータ４２の出力は、同期信号生成回路４３に入力される。この同期信号生成回路４３は、直列接続されたＭ（≦Ｎ−１）個の遅延器４３１と、各遅延器４３１の出力の論理積をとるＡＮＤ回路４３２から構成されている。各遅延器４３１の遅延時間は、繰り返し信号の周期と等しくなっており、Ａ／Ｄ変換器３０のサンプル周期を単位として例えば１６サンプル周期に設定されている。
【００２７】
このような構成によれば、コンパレータ４２の出力がハイレベルでかつＭ個の遅延器４３１の出力がすべてハイレベルである（すなわち、コンパレータ４２の出力および各遅延器４３１の出力のすべてが真である）ときに、ＡＮＤ回路４３２からハイレベルの信号（シンボルタイミングとなる同期信号）が出力される。
【００２８】
言い換えれば、上記した同期信号生成回路４３は、コンパレータ４２からＭ＋１個の連続したハイレベル信号が出力されたことにより、コンパレータ４２の出力結果の繰り返し性を判別し、そのタイミングで同期信号を出力する。
【００２９】
図７に、シンボルタイミング検出回路４０の他の構成例を示す。このシンボルタイミング検出回路４０は、図４に示す構成に対し、ＡＮＤ回路４３２の代わりに判定器４３３が設けられている点で異なっている。この判定器４３３は、コンパレータ４２の出力およびＭ個の遅延器４３１の出力のうちハイレベルになっているものの数がＫ（Ｋ≦Ｍ＋１）以上であるか否かを判定するもので、その判定が肯定（ＹＥＳ）であるときに、同期信号を出力する。
【００３０】
このような構成によれば、プレアンブルにおけるＮ個の繰り返し信号のうち、コンパレータ４２から出力されるハイレベル信号が連続しない（すなわち欠落した信号がある）場合でも、コンパレータ４２からＫ個のハイレベル信号が出力されれば、そのタイミングで同期信号が出力される。
【００３１】
なお、図４、図７に示す構成において、遅延器４３１の数をＮ個以下とし、コンパレータ４２からＡＮＤ回路４３２、判定器４３３に直接入力される信号線を少なくするようにすることもできる。
【００３２】
図８に、シンボルタイミング検出回路４０のさらに他の構成例を示す。このシンボルタイミング検出回路４０は、図４に示す構成に対し、コンパレータ４２から出力される信号をインバータ４３４で反転した信号がＡＮＤ回路４３２に入力される点で異なっている。
【００３３】
このような構成によれば、Ｌ（Ｌ≦Ｎ）個の遅延器４３１の出力がすべてハイレベルでかつコンパレータ４２の出力が繰り返しの終了を示すローレベルである（すなわち各遅延器４３１の出力およびコンパレータ４２の出力を反転した信号のすべてが真である）ときに、ＡＮＤ回路４３２から同期信号が出力される。
【００３４】
言い換えれば、この図８に示す同期信号生成回路４３は、コンパレータ４２からＬ個の連続したハイレベル信号が出力され、その後ローレベル信号が出力されたことにより、コンパレータ４２の出力結果の繰り返し性および周期性の消失を判別し、そのタイミングで同期信号を出力する。
【００３５】
このことにより、図４に示すものよりもより確実にプリアンブルの検出を行って精度のよいタイミング信号を出力することができる。
【００３６】
図９に、シンボルタイミング検出回路４０のさらに他の構成例を示す。このシンボルタイミング検出回路４０は、図８に示す構成に対し、ＡＮＤ回路４３２の代わりに判定器４３３が設けられ、かつ判定器４３３の出力とインバータ４３４の出力の論理積をとるＡＮＤ回路４３５が設けられている点で異なっている。判定器４３３は、Ｌ個の遅延器４３１の出力のうちハイレベルになっているものの数がＫ（Ｋ≦Ｌ）以上であるか否かを判定するもので、その判定が肯定（ＹＥＳ）であるときに、ハイレベルの信号を出力する。
【００３７】
このような構成によれば、コンパレータ４２からＫ個のハイレベル信号が出力され、かつコンパレータ４２から繰り返しの終了を示すローレベルの信号が出力されたときに、ＡＮＤ回路４３５から同期信号が出力される。
【００３８】
なお、上記した図９に示す構成例において、遅延器４３１および判定器４３３により、比較結果の繰り返し性を判別して第１の判別信号（判定器４３３の出力信号）を出力する第１の判別手段を構成し、インバータ４３４により、周期性の消失を判別して第２の判別信号（インバータ４３４の出力信号）を出力する第２の判別手段を構成し、ＡＮＤ回路４３５により、第１、第２の判別信号が出力されたときに同期信号を出力する出力手段を構成している。この場合、上記した第１、第２の判別手段および出力手段の構成は、図９に示す構成のものに限らず、他の構成のものであってもよい。例えば、第１の判別手段としては、判定器４３３を用いるものの他、図８に示すようなＡＮＤ回路４３２を用いるようにしてもよい。
【００３９】
図１０に、図８に示す構成のシンボルタイミング検出回路４０を用い、プレアンブルにおける繰り返し信号の数Ｎを１０、遅延器４３１の数Ｌを５個、４個、３個、２個にして、５回繰り返し検出、４回繰り返し検出、３回繰り返し検出、２回繰り返し検出を行った場合の、同期タイミングの検出結果およびコンパレータ４２の出力を示す。コンパレータ４２は、正規化相関器からの相関値出力をスレッショルド値と比較しているが、その出力は、図に示すように、必ずしも繰り返し信号のピークを正確に検出したものとはなっていない。しかし、そのような状況においても、５回繰り返し検出および４回繰り返し検出の場合は、所望のタイミングで同期信号が出力される。また、３回繰り返し検出、２回繰り返し検出の場合は、所望のタイミングより早く同期信号が出力されている。したがって、繰り返し検出の回数を４回以上に多くすれば、精度のよい同期信号を得ることができる。
【００４０】
図１１に、図８に示す構成のシンボルタイミング検出回路４０を用い、図中の左側の諸元で示すように、ＯＦＤＭ信号のサブキャリア数を５２、サブキャリア変調をＱＰＳＫ、システムデータレートを２４Ｍｂｐｓ、サンプル周波数を２０ＭＨｚ、通信の同期を不完全、データ数／パケットを９６バイト、受信機の移動速度を１０．８Ｋｍ／ｈ、伝播路モデルを見通し外（直接波のない間接波による伝播）、検出繰り返し数を５回、前方シフト量を５サンプル（同期信号の出力タイミングがプリアンブルの終点よりも５サンプル周期前）とした場合の、同期ずれに対する検出確率を示す。この場合、ＣＮＲ（キャリアとノイズのパワー比）が２７．２６ｄＢと４２．２６ｄＢの２つの場合についてシュミレーションを行った。
【００４１】
この実施形態における通信システムの場合、同期ずれ（Ｔｄ）が−１０以上２以下のサンプル周期が、所望同期検出範囲であるため、この図１１から、伝播路モデルを見通し外とした場合でも、かなり高い精度で同期検出ができていることがわかる。
【００４２】
なお、ＯＦＤＭ方式を用いた通信システムでは、同期信号の出力タイミングをプリアンブルの終点より前にすることにより、受信特性が良好になることがわかっているため、上記実施形態のように、プリアンブルの終点より前に同期信号を出力させることにより、受信特性のよい受信機とすることができる。
【００４３】
また、本発明は、ＯＦＤＭ方式を用いた通信システムに適用されるものに限らず、バースト的にパケット通信を行い、パケット信号のプリアンブルに繰り返し信号を用いるものであれば、その他の方式を用いた通信システムにも適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＯＦＤＭ方式を用いた通信システムの概念図を示す図である。
【図２】図１に示す通信システムにおける送信波形を説明するための図である。
【図３】図１中の受信機（ＴＸ）の構成を示す図である。
【図４】図３中のシンボルタイミング検出回路４０の構成を示す図である。
【図５】図３中のマッチトフィルタ４１１の構成を示す図である。
【図６】図３中のパワー検出回路４１３の構成を示す図である。
【図７】シンボルタイミング検出回路４０の他の構成例を示す図である。
【図８】シンボルタイミング検出回路４０のさらに他の構成例を示す図である。
【図９】シンボルタイミング検出回路４０のさらに他の構成例を示す図である。
【図１０】図８に示す構成のシンボルタイミング検出回路４０を用い、５回繰り返し検出、４回繰り返し検出、３回繰り返し検出、２回繰り返し検出を行った場合の、同期タイミングの検出結果を示す図である。
【図１１】図８に示す構成のシンボルタイミング検出回路４０を用いた場合の、同期ずれに対する検出確率を示す図である。
【符号の説明】
１０…アンテナ、２０…ＲＦ／ＩＦ回路、３０…Ａ／Ｄ変換器、
４０…シンボルタイミング検出回路、５０…遅延回路、６０…復調回路、
４１…規格化相関器、４２…コンパレータ、４３…同期信号生成回路、
４１１…マッチトフィルタ、４１２…絶対値回路、４１３…パワー検出回路、
４１４…除算回路、４２…コンパレータ、４３…同期信号生成回路、
４３１…遅延器、４３２…ＡＮＤ回路、４３３…判定器、
４３４…インバータ、４３５…ＡＮＤ回路。
【図１】
0003567841.tif 000002
【図２】
0003567841.tif 000003
【図３】
0003567841.tif 000004
【図４】
0003567841.tif 000005
【図５】
0003567841.tif 000006
【図６】
0003567841.tif 000007
【図７】
0003567841.tif 000008
【図８】
0003567841.tif 000009
【図９】
0003567841.tif 000010
【図１０】
0003567841.tif 000011
【図１１】
0003567841.tif 000012