【誤訳訂正書】
【提出日】平成29年8月8日(2017.8.8)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
第１のウェーハのシリコン部分内に第１の電極を形成するステップと、
第２のウェーハを前記第１のウェーハの上部表面の上に位置させるステップと、
前記第２のウェーハの第１の層内に第２の電極を形成するステップであって、前記第２のウェーハの第１の層が前記第１のウェーハの上部表面の上に位置するステップと、
第３の電極を前記第２のウェーハの第２の層内に形成するステップであって、前記第２のウェーハの第２の層が前記第２のウェーハの第１の層の上部表面の上に位置するステップと、
前記第２のウェーハの第２の層および前記第２のウェーハの第１の層を貫いて前記第１の電極と電気的に通じる第１のコンタクトを前記第２の層の上に形成するステップと、
前記第２のウェーハの第２の層を貫いて前記第２の電極と電気的に通じる第２のコンタクトを前記第２のウェーハの第２の層の上に形成するステップと、
前記第３の電極と電気的に通じる第３のコンタクトを前記第２のウェーハの第２の層の上に形成するステップと、
を含むＭＥＭＳデバイスを形成する方法。
【請求項２】
前記第２のウェーハは第１のシリコン・オン・インシュレータ（ＳＯＩ）ウェーハであり、
前記第１の電極上に第１の酸化物層の第１の部分を設けるステップと、
前記第２のウェーハの第１の層上に前記第１の酸化物層の第２の部分を設けるステップと、
前記第１のウェーハおよび前記第２のウェーハを前記第１の酸化物層の前記それぞれの第１および第２の部分において接続し、前記第１の電極および前記第２の電極を電気的に絶縁するステップと、
をさらに含む、請求項１に記載の方法。
【請求項３】
前記第１の電極が第２のシリコン・オン・インシュレータ（ＳＯＩ）ウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成することによって、前記第１のドープ領域が前記第１の電極を形成するステップを含む、請求項１又は２に記載の方法。
【請求項４】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成するステップと、
前記シリコン部分の第２の領域を第２のドーパント型でドープして第２のドープ領域を形成するステップであって、前記第１のドープ領域がＮ＋型ドープ領域であり、前記第２のドープ領域がＰ＋型ドープ領域であるステップと、
を含み、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１に記載の方法。
【請求項５】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成するステップと、
前記シリコン部分の第２の領域を第２のドーパント型でドープして第２のドープ領域を形成するステップと、
前記シリコン部分の第３の領域を第３のドーパント型でドープして第３のドープ領域を形成するステップであって、前記第３のドープ領域が前記第１のドープ領域と前記第２のドープ領域との間に配置され、前記第１のドープ領域がＰ＋型ドープ領域であり、前記第２のドープ領域がＰ型ドープ領域であり、前記第３のドープ領域がＮ−型ドープ領域であるステップと、
をさらに含み、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１に記載の方法。
【請求項６】
前記第１のウェーハが埋め込み酸化物層を含み、前記方法は更に、
前記第１の電極の上部表面上に第１の酸化物層を設けるステップと、
前記第２のウェーハの第１の層内部に機能デバイスを形成するステップと、
前記第２のウェーハの第１の層の上部表面上に第２の酸化物層を設けるステップと、
前記第１の酸化物層および前記第２の酸化物層の第１の部分をパターニングして前記第１のコンタクトの第１の部分を形成するステップと、
前記第１の酸化物層および前記第２の酸化物層の第２の部分、ならびに前記埋め込み酸化物層の一部をパターニングして第４のコンタクトの第１の部分を形成するステップであって、前記第４のコンタクトが前記埋め込み酸化物層の下に位置する基板層と電気的に通じるステップと、
前記第２のウェーハの第１の層および前記第１の酸化物層内に第１のトレンチをエッチングするステップと、
前記エッチングされた第１のトレンチを誘電体材料で充填し、前記第２のウェーハの第１の層内部で前記第１のコンタクトの前記第１の部分および前記第４のコンタクトの前記第１の部分を電気的に絶縁するステップと、
を含む、請求項１〜３のいずれか一項に記載の方法。
【請求項７】
前記第１のコンタクトの前記第１の部分内部の、および前記第４のコンタクトの前記第１の部分内部の前記第２のウェーハの第１の層内に第２のトレンチをエッチングするステップと、
前記第２の酸化物層上に、および前記第２のトレンチ内部に、前記第２のウェーハの第２の層の第１のエピタキシャル部分を形成するステップと、
前記第２の層の前記第１のエピタキシャル部分を貫いて第３のトレンチをエッチングして、前記第１のコンタクトの第２の部分、前記第４のコンタクトの第２の部分、および前記第２のコンタクトの第１の部分を形成するステップと、
前記エッチングされた第３のトレンチを前記誘電体材料で充填し、前記第２のウェーハの第２の層内部で前記第１のコンタクトの前記第２の部分、前記第４のコンタクトの前記第２の部分、および前記第２のコンタクトの前記第１の部分を電気的に絶縁するステップと、
をさらに含む、請求項６に記載の方法。
【請求項８】
前記第１のエピタキシャル部分上に前記第２のウェーハの第２の層の第２のエピタキシャル部分を形成するステップと、
前記第２のエピタキシャル部分および前記第１のエピタキシャル部分内に形成されたガス抜き孔を通して前記機能デバイスをリリースするステップと、
前記第２のエピタキシャル部分上に前記第２のウェーハの第２の層の第３のエピタキシャル部分を形成するステップと、
をさらに含む、請求項７に記載の方法。
【請求項９】
前記第３のエピタキシャル部分および前記第２のエピタキシャル部分内で、および前記エッチングされ充填された第３のトレンチのうちの選択されたトレンチで停止する、第４のトレンチをエッチングするステップであって、前記エッチングされた第４のトレンチが前記第１のコンタクトの第３の部分、前記第４のコンタクトの第３の部分、前記第２のコンタクトの第２の部分、および前記第３のコンタクトの第１の部分を形成するステップと、
前記エッチングされた第４のトレンチを前記誘電体材料で充填し、前記第２の層内部で前記第１のコンタクトの前記第３の部分、前記第４のコンタクトの前記第３の部分、前記第２のコンタクトの前記第２の部分、および前記第３のコンタクトの前記第２のウェーハの第１の部分を電気的に絶縁するステップと、
をさらに含む、請求項８に記載の方法。
【請求項１０】
前記第２のウェーハの第２の層の前記第３のエピタキシャル部分上に不動態層を形成するステップと、
前記不動態層の各部分をパターニングして前記第１のコンタクトの前記第３の部分、前記第４のコンタクトの前記第３の部分、前記第２のコンタクトの前記第２の部分、および前記第３のコンタクトの前記第１の部分に対応する前記第３のエピタキシャル部分の各部分を露出するステップと、
前記パターニングされた不動態層上に金属層を形成するステップと、
前記金属層をパターニングして前記第２のウェーハの第２の層の上の前記第１のコンタクト、前記第２のコンタクト、前記第３のコンタクト、および前記第４のコンタクトを電気的に絶縁するステップと、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記第１のエピタキシャル部分、前記第２のエピタキシャル部分、および前記第３のエピタキシャル部分をエピタキシャル堆積プロセスによって堆積させる、請求項６〜８のいずれか一項に記載の方法。
【請求項１２】
前記誘電体材料が窒化シリコンを含む、請求項４〜９のいずれか一項に記載の方法。
【請求項１３】
第１のウェーハのシリコン部分内の第１の電極と、
前記第１のウェーハに接し前記第１のウェーハの上部表面の上に位置する第２のウェーハの第１の層内の第２の電極と、
前記第２のウェーハの第１の層の上部表面の上に位置する前記第２のウェーハの第２の層内の第３の電極と、
前記第２のウェーハの第２の層および前記第２のウェーハの第１の層を貫いて前記第１の電極と電気的に通じる前記第２のウェーハの第２の層の上の第１のコンタクトと、
前記第２のウェーハの第２の層を貫いて前記第２の電極と電気的に通じる前記第２のウェーハの第２の層の上の第２のコンタクトと、
前記第３の電極と電気的に通じる前記第２のウェーハの第２の層の上の第３のコンタクトと、
を備える、ＭＥＭＳデバイス。
【請求項１４】
前記第１の電極が前記第１のウェーハのシリコン部分内の第１のドープ領域内に形成され、前記第１のドープ領域が第１のドーパント型を含む、請求項１３に記載のデバイス。
【請求項１５】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成されたものであって、前記シリコン層が、
第１のドーパント型のドープされた第１のドープ領域と、
第２のドーパント型のドープされた第２のドープ領域とを含み、
前記第１のドープ領域がＮ＋型ドープ領域であり、前記第２のドープ領域がＰ＋型ドープ領域であり、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１３に記載のデバイス。
【請求項１６】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成されたものであって、前記シリコン層が、
第１のドーパント型のドープされた第１のドープ領域と、
第２のドーパント型のドープされた第２のドープ領域と、
第３のドーパント型のドープされた第３のドープ領域とを含み、
前記第３のドープ領域が前記第１のドープ領域と前記第２のドープ領域との間に配置され、前記第１のドープ領域がＰ＋型ドープ領域であり、前記第２のドープ領域がＰ型ドープ領域であり、前記第３のドープ領域がＮ−型ドープ領域であり、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１３に記載のデバイス。
【請求項１７】
前記第２の電極の少なくとも一部が前記第１の電極の上に位置するように設けられ、前記第３の電極の少なくとも一部が前記第２の電極の上に位置するように設けられることを特徴とする、請求項１〜１２のいずれか一項に記載の方法。
【請求項１８】
前記第２の電極の少なくとも一部が前記第１の電極の上に位置するように設けられ、前記第３の電極の少なくとも一部が前記第２の電極の上に位置するように設けられることを特徴とする、請求項１３〜１６のいずれか一項に記載のデバイス。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００４
【訂正方法】変更
【訂正の内容】
【０００４】
[0004]一実施形態によると、ＭＥＭＳデバイスを形成する方法は、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ内に第１の電極を形成するステップと、ＳＯＩウェーハの上部表面の上に位置する第１の層内に第２の電極を形成するステップと、第１の層の上部表面の上に位置する第２の層内に第３の電極を形成するステップと、第２の層および第１の層を貫いて第１の電極と電気的に通じる第１のコンタクトを第２の層の上に形成するステップと、第２の層を貫いて第２の電極と電気的に通じる第２のコンタクトを第２の層の上に形成するステップと、第３の電極と電気的に通じる第３のコンタクトを第２の層の上に形成するステップとを含む。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
【図１】[0006]それぞれの対応するコンタクトを介してセンサデバイスの上面に電気的に接続された複数の電極を組み込むセンサデバイスの側部断面図である。
【図２】[0007]図１のセンサデバイスを形成するためのプロセスである。
【図３】[0008]図２のプロセスにより提供されるシリコン・オン・インシュレータ（ＳＯＩ）ウェーハの側部断面図である。
【図４】[0009]図２のプロセスにより提供される第２のＳＯＩウェーハの側部断面図である。
【図５】[0010]第１の電極が間に埋め込まれたそれぞれの酸化物層に沿って互いに接合されたＳＯＩウェーハおよび第２のＳＯＩウェーハの側部断面図である。
【図６】[0011]トレンチがエッチングされ、誘電体材料で補充された第２のＳＯＩウェーハの第１の層を有する図５のウェーハ構成の側部断面図である。
【図７】[0012]パターニングされ、酸化物層でカバーされた後の、およびコンタクトの部分を形成するために酸化物層がパターニングされた後の第１の層を示す図６のウェーハ構成の側部断面図である。
【図８】[0013]追加のフォトマスクを用いたトレンチ作業によって第１の電極およびＳＯＩウェーハの基板層を露出した後の図７のウェーハ構成の側部断面図である。
【図９】[0014]トレンチがエッチングされ、誘電体材料で補充された第２の層の第１のエピタキシャル部分を有する図８のウェーハ構成の側部断面図である。
【図１０】[0015]埋め込み酸化物層を露出するためにトレンチがエッチングされた第２の層の第１のエピタキシャル部分および第２のエピタキシャル部分を有する図９のウェーハ構成の側部断面図である。
【図１１】[0016]シリコン層内の第１の高度にドープされたイオン注入領域によって第１の電極を形成した図１のセンサデバイスの別の実施形態の側部断面図である。
【図１２】[0017]シリコンウェーハのシリコン層内の高度にドープされたイオン注入領域によって形成された第１の電極を組み込むセンサデバイスの側部断面図である。
【図１３】[0018]シリコンウェーハのシリコン層内の第１の高度にドープされたイオン注入領域および第２の高度にドープされたイオン注入領域を積層することによって形成された第１の電極を組み込むセンサデバイスの側部断面図である。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
[0021]図１は、第１のシリコン部分１０２、および第１のシリコン部分１０２に隣接する第２のシリコン部分１０３を含むセンサデバイス１００を示す。第１の埋め込み酸化物層１０４が第１のシリコン部分１０２内部に配置され、第１のシリコン部分１０２をシリコン層１０６と基板層１０８とに分離する。第１の酸化物層１１０がシリコン層１０６と第２のシリコン部分１０３との間に配置され、第１の電極１１２の領域の境界を定める。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１１
【訂正方法】変更
【訂正の内容】
【００１１】
[0023]第２のシリコン部分１０３は、第２の電極１１９が内部に形成された第１の層１１８、および第３の電極１２０が内部に形成された第２の層１９４を含む。図示する実施形態では、第１の層１１８は、印加された力に応じて各電極に対して移動または変形するように構成された変形可能な部分を有する機能デバイスを含む。第２のコンタクト１２２、第３のコンタクト１２４、および第４のコンタクト１２６は、第２のシリコン部分１０３内部に組み込まれ、センサ１００の上面１１６から、第２の電極１１９、第３の電極１２０、および基板層１０８それぞれへの電気的に絶縁されたアクセスを提供する。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１３
【訂正方法】変更
【訂正の内容】
【００１３】
[0025]第１のシリコン部分１０２の第１の埋め込み酸化物層１０４上にシリコンの層を堆積させて、シリコン層１０６を形成し、次いで、このシリコン層１０６をパターニングして第１の電極１１２を形成する（ブロック１５６）。シリコン層１０６は、化学蒸着法（ＣＶＤ）、またはより具体的には低圧化学蒸着法（ＬＰＣＶＤ）によって堆積させる。シリコン層１０６は、エピタキシャル層成長、または裏面研磨プロセスを用いるシリコンウェーハ接合の使用によって堆積させることもできる。一実施形態では、シリコン層１０６をおよそ０．１〜３μｍの厚さに堆積させる。シリコン層１０６のパターニングによって、第１の電極１１２の境界を定める第１の電極の第１のトレンチ１９０および第１の電極の第２のトレンチ１９２を形成する。シリコン層１０６は、パターンを材料に転写することができる任意のプロセスによってパターニングされうる。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２５
【訂正方法】変更
【訂正の内容】
【００２５】
[0037]プロセス１５０について、図１および図３〜１０を参照してさらに説明する。最初に図３を参照すると、第１のシリコン部分１０２がブロック１５２〜１５８によって設けられ、処理されて第１の電極１１２を形成する。図４を参照すると、第２のシリコン部分１０３がブロック１６０〜１６２によって設けられ、処理される。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００３１
【訂正方法】変更
【訂正の内容】
【００３１】
[0043]図１１〜１３は、本開示の原理によるセンサ内部に閉じ込められた第１の電極の他の実施形態を示す。図１１は、ドーピングプロセスを実施した後に形成された第１の電極２０２を含むセンサ２００を示す。本実施形態の基板構成は、第１のシリコン部分１０２の処理中にドーピングプロセスを使用して第１の電極２０２を形成するという点を除いて、図１のセンサ１００の基板構成と同様である。本実施形態では、第１のシリコン部分１０２の基板層１０８が第１の埋め込み酸化物層１０４によって第１の電極２０２から電気的に絶縁されるため、第１の電極２０２を形成するのに単一のドーピングしか必要としない。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００３２
【訂正方法】変更
【訂正の内容】
【００３２】
[0044]図１２は、第１のシリコン部分１０２および第１の電極２１２に異なるドーピングプロセスを適用した後に形成された第１の電極２１２を含むセンサ２１０を示す。本実施形態では、埋め込み酸化物層が第１のシリコン部分１０２に設けられていない。そのため、第１の電極２１２および第１のシリコン部分１０２の異なるドーピングによって、第１の電極２１２と第１のシリコン部分１０２との間の電気的絶縁を行う。少なくとも１つの実施形態では、第１のシリコン部分１０２は、Ｐ＋ドープされるが、所望の場合、他のドーピングが使用されてもよい。第１の電極２１２は、第１のシリコン部分１０２のＮ＋領域である。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００３３
【訂正方法】変更
【訂正の内容】
【００３３】
[0045]図１３は、積層されたドーピングプロセスを実施することによって形成された第１の電極２２２を含むセンサ２２０を示す。本実施形態の基板構成は、第１のシリコン部分１０２がＰ型にドープされ、第１のシリコン部分１０２の第１の領域２２４がＮ−ドープされ、第１の電極２２２を形成する第１のシリコン部分１０２の第２の領域がＰ＋ドープされるという点を除いて、図１２の基板構成と同様である。この基板構成の積層されたドーピングによって、第１の電極２２２と第１のシリコン部分１０２との間の電気的絶縁を行う。