(57)【特許請求の範囲】
【請求項１】
電圧入力端子にソースが接続され、電圧出力端子にドレインが接続された第１の電界効果トランジスタで構成されるスイッチ手段と、
ゲートが電圧入力端子に接続され、ドレインが第１の電界効果トランジスタのゲートに接続され、ソースがキャパシタの第１の端子に接続され、ゲート・ソース間に該キャパシタを充電する向きの整流素子が接続された第２の電界効果トランジスタと、
前記キャパシタの第２の端子を、前記第１の電界効果トランジスタをオンする際には第１の電圧源と接続し、オフする際には第２の電圧源と接続する印加電圧切換手段と、
前記第１の電界効果トランジスタをオンする際には、そのゲートを第３の電圧源と接続せずに、オフする際には、そのゲートを第３の電圧源と接続する接続手段と
を具えたことを特徴とする高電圧スイッチング回路。
【請求項２】
前記キャパシタの第２の端子と第２の電圧源との接続関係を制御する印加電圧切換手段への第１の制御信号と、前記第１の電界効果トランジスタのゲートと第３の電圧源との接続関係を制御する接続手段への第２の制御信号とを共通としたことを特徴とする請求項１記載の高電圧スイッチング回路。
【請求項３】
前記キャパシタの第２の端子と第２の電圧源との接続関係を制御する印加電圧切換手段への第１の制御信号と、前記第１の電界効果トランジスタのゲートと第３の電圧源との接続関係を制御する接続手段への第２の制御信号とを別々とし、前記第１の電界効果トランジスタをスイッチングする際、該接続手段により第３の電圧源との接続を断つ第２の制御信号を発している間に、前記印加電圧切換手段による切り換えを複数回行う制御信号を発する制御信号発生手段を具えたことを特徴とする請求項１記載の高電圧スイッチング回路。
【請求項４】
電圧入力端子にソースが接続され、電圧出力端子にドレインが接続された第１の電界効果トランジスタで構成されるスイッチ手段と、
ゲートが電圧入力端子に接続され、ドレインが第１の電界効果トランジスタのゲートに接続され、ソースが前記キャパシタの第１の端子に接続され、ゲート・ソース間に該キャパシタを充電する向きの整流素子が接続された第２の電界効果トランジスタと、
該第１の電界効果トランジスタがオンまたはオフいずれかの状態の際には電源により独立して充電され、そのオンまたはオフの状態が入れ替わる際には互いに直列接続されるｎ個のキャパシタを含み、電源電圧をＶｃｃ前記ダイオードの順方向電圧降下をＶｄ１としたとき（ｎ＋１）Ｖｃｃ＞Ｖｄ１となるようｎを選定した付加キャパシタ回路と、
前記キャパシタの第２の端子を、前記第１の電界効果トランジスタをオフする際には第２の電圧源と接続し、オンする際には前記付加キャパシタ回路を介して第１の電圧源と接続する印加電圧切換手段と、
前記第１の電界効果トランジスタをオンする際には、そのゲートを第３の電圧源と接続せずに、オフする際には、そのゲートを第３の電圧源と接続する接続手段と
を具えたことを特徴とする高電圧スイッチング回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路に用いられる高電圧スイッチング回路に関するものである。
【０００２】
【従来の技術】
半導体集積回路に組み込まれているＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）などの書き換えを行う場合、集積回路を動作させる電源電圧よりも高い電圧を、スイッチング的に印加することが必要とされる。そのため、そのような高電圧を必要とする半導体集積回路には、高電圧スイッチング回路が設けられている。
【０００３】
図８は、前記のような用途に使用される高電圧スイッチング回路の従来例である。図８において、１は電圧入力端子、２は電圧出力端子、３は負荷、４は制御信号入力端子、１５，１６はノード、Ｔ１０，Ｔ１１は電界効果トランジスタ、ＶＣＣは電源電圧、ＶＰＰは高電圧、ＶＳＳは接地電位、ＶＯＵＴ  は出力電圧である。
【０００４】
まず、回路の接続構成を説明する。
電圧入力端子１は、正の高電圧ＶＰＰが印加される端子である。電界効果トランジスタＴ１０のドレインは電圧入力端子１に接続され、ソースは電界効果トランジスタＴ１１のドレインに接続されている。そのドレインとの接続点を、ノード１５とする。電界効果トランジスタＴ１０のゲートは、電界効果トランジスタＴ１１のソースに接続されている。その接続点を、ノード１６とする。
【０００５】
電界効果トランジスタＴ１１は、ドレインとゲートが接続され、いわゆるダイオード接続とされている。電界効果トランジスタＴ１１のソースは、電界効果トランジスタＴ１０のゲートと接続されると共に、電圧出力端子２に接続されている。電圧出力端子２には、負荷３が接続される。負荷３は、容量を有している。電界効果トランジスタＴ１１のゲートは、キャパシタＣ１  の第１の端子に接続されており、キャパシタＣ１  の第２の端子は、制御信号入力端子４に接続されている。
【０００６】
このような構成の高電圧スイッチング回路は、チャージポンプ方式の高電圧スイッチング回路であり、例えば、特開平１−１８６１６２号公報，ＵＳＰ４６７３８２９  に記載されている。
【０００７】
次に、回路の動作を説明する。
高電圧スイッチング回路の電圧入力端子１には、高電圧ＶＰＰが印加されているが、そのスイッチオンは、制御信号入力端子４に、図示するような制御信号が入力されることにより開始される。この制御信号としては、例えば、電源電圧ＶＣＣを利用して発生させたクロック信号が用いられる。この例の場合も、制御信号の電圧値は、電源電圧ＶＣＣであるとして説明する。
【０００８】
制御信号入力端子４とノード１５との間は、キャパシタＣ１  により容量結合されているので、最初のクロックの立ち上がりで、ノード１５の電位は電源電圧ＶＣＣだけ上昇する。そのため、電界効果トランジスタＴ１１がオンとなり、ノード１６の電位も上昇する。ノード１６の電位は、電界効果トランジスタＴ１１のドレイン，ソース間の電圧降下（閾値電圧）をＶ１１とすると、ＶＣＣ−Ｖ１１となる。負荷３へは、まずこの電位が印加され、充電される。
【０００９】
ノード１６は電界効果トランジスタＴ１０のゲートとも接続されているから、電界効果トランジスタＴ１０のゲートの電位（ＶＣＣ−Ｖ１１）は、ソースの電位（ＶＣＣ）より僅かに低い。従って、電界効果トランジスタＴ１０はオフである。つまり、クロックがハイの期間は、電界効果トランジスタＴ１０はオフとなっている。
【００１０】
最初のクロックが立ち下がると、ノード１５の電位は下がり、電界効果トランジスタＴ１０もオンする。ノード１５の電位は、電界効果トランジスタＴ１０のゲート電位より、僅かに低い電位に保たれる。電界効果トランジスタＴ１０のドレイン，ソース間の電圧降下（閾値電圧）をＶ１０とすると、電圧出力端子２に現れる出力電圧ＶＯＵＴ  は、次式のようになる。
ＶＯＵＴ  ＝ＶＰＰ−Ｖ１１−Ｖ１０
電界効果トランジスタＴ１０のゲート電位はまだ低レベルであるので、Ｖ１０の値はまだ大きい。従って、出力電圧ＶＯＵＴ  は、まだ高電圧ＶＰＰより相当低い。
【００１１】
次のクロックが立ち上がると、ノード１５の電位は、それまで維持していた電位より電源電圧ＶＣＣだけ上昇され、それに応じてノード１６の電位（即ち、電界効果トランジスタＴ１０のゲート電位）も上昇される。そのクロックが立ち下がると、電界効果トランジスタＴ１０の導通度は以前より高められ、Ｖ１０の値は小となり、出力電圧ＶＯＵＴ  が上昇する。以下、同様の動作が繰り返され、出力電圧ＶＯＵＴ  は徐々に上昇してゆき、最終的には、高電圧ＶＰＰに近い値となる。
【００１２】
図９は、前記したような高電圧スイッチング回路における出力電圧の変化を示す図である。横軸は時間、縦軸は出力電圧ＶＯＵＴ  である。時刻ｔ０  が、制御信号入力端子４にクロックが入力され始めた時刻であり、出力電圧ＶＯＵＴ  は徐々に上昇してゆく。滑らかな曲線に描いてあるが、ミクロ的には小刻みにステップアップしている。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記した従来の技術には、次のような問題点があった。
第１の問題点は、スイッチオフの状態から、完全にスイッチオンした状態（高電圧ＶＰＰに近い値まで上昇した状態）になるまでには、次のような理由により、比較的長い時間がかかってしまうという点である。
【００１４】
第１の理由は、出力電圧ＶＯＵＴ  は、１つのクロック制御信号が入る度に少しずつ上昇するので、高電圧ＶＰＰ近くまで上昇するまでには、多くのクロック制御信号を必要とし、そのため長い時間がかかるからである。高電圧ＶＰＰの値が大であるほど、かかる時間も長くなる。
第２の理由は、スイッチを構成している電界効果トランジスタＴ１０のゲートが電圧出力端子２と直接接続されているので、スイッチをオンするためには、電圧出力端子２に接続されている負荷３もクロック毎に充電して昇圧して行かなければならないが、負荷３の容量が大である場合には、その充電に長い時間がかかるからである。
【００１５】
第２の問題点は、高電圧スイッチング回路を集積化する場合、スイッチング速度を速くしようとすると、キャパシタＣ１  の容量を大にしなければならないが、容量大のキャパシタは、集積回路上で広い面積を占めてしまうという点である。キャパシタＣ１  の容量を大にしなければならない理由は、負荷３の容量を充電する時間を短くするためである。
【００１６】
第３の問題点は、スイッチである電界効果トランジスタＴ１０を完全にオンすることが出来ず、このスイッチ部分における電圧降下が大きいという点である。前記したように、電界効果トランジスタＴ１０のゲート電圧は、ドレインに印加された高電圧ＶＰＰより２つの閾値Ｖｔｈ１０，Ｖｔｈ１１を差し引いたＶＰＰ−Ｖｔｈ１０−Ｖｔｈ１１であるので、電界効果トランジスタＴ１０は完全にはオンできず、スイッチにおける電圧降下が大となるのである。
本発明は、以上のような問題点を解決することを課題とするものである。
【００１７】
【課題を解決するための手段】
前記課題を解決するため、本発明の高電圧スイッチング回路では、電圧入力端子にソースが接続され、電圧出力端子にドレインが接続された第１の電界効果トランジスタで構成されるスイッチ手段と、ゲートが電圧入力端子に接続され、ドレインが第１の電界効果トランジスタのゲートに接続され、ソースがキャパシタの第１の端子に接続され、ゲート・ソース間に該キャパシタを充電する向きの整流素子が接続された第２の電界効果トランジスタと、キャパシタの第２の端子を、前記第１の電界効果トランジスタをオンする際には第１の電圧源と接続し、オフする際には第２の電圧源と接続する印加電圧切換手段と、前記第１の電界効果トランジスタをオンする際には、そのゲートを第３の電圧源と接続せずに、オフする際には、そのゲートを第３の電圧源と接続する接続手段とを具えることとした。
【００１８】
前記高電圧スイッチング回路において、前記キャパシタの第２の端子と第２の電圧源との接続関係を制御する印加電圧切換手段への第１の制御信号と、前記第１の電界効果トランジスタのゲートと第３の電圧源との接続関係を制御する接続手段への第２の制御信号とを共通とすることも出来る。
【００１９】
また、前記高電圧スイッチング回路において、前記キャパシタの第２の端子と第２の電圧源との接続関係を制御する印加電圧切換手段への第１の制御信号と、前記第１の電界効果トランジスタのゲートと第３の電圧源との接続関係を制御する接続手段への第２の制御信号とを別々とし、前記第１の電界効果トランジスタをスイッチングする際、該接続手段により第３の電圧源との接続を断つ第２の制御信号を発している間に、前記印加電圧切換手段による切り換えを複数回行う制御信号を発する制御信号発生手段を具えることとすることも出来る。
【００２０】
更に、高電圧スイッチング回路を、電圧入力端子にソースが接続され、電圧出力端子にドレインが接続された第１の電界効果トランジスタで構成されるスイッチ手段と、ゲートが電圧入力端子に接続され、ドレインが第１の電界効果トランジスタのゲートに接続され、ソースが前記キャパシタの第１の端子に接続され、ゲート・ソース間に該キャパシタを充電する向きの整流素子が接続された第２の電界効果トランジスタと、該第１の電界効果トランジスタがオンまたはオフいずれかの状態の際には電源により独立して充電され、そのオンまたはオフの状態が入れ替わる際には互いに直列接続されるｎ個のキャパシタを含み、電源電圧をＶｃｃ前記ダイオードの順方向電圧降下をＶｄ１としたとき（ｎ＋１）Ｖｃｃ＞Ｖｄ１となるようｎを選定した付加キャパシタ回路と、前記キャパシタの第２の端子を、前記第１の電界効果トランジスタをオフする際には第２の電圧源と接続し、オンする際には前記付加キャパシタ回路を介して第１の電圧源と接続する印加電圧切換手段と、前記第１の電界効果トランジスタをオンする際には、そのゲートを第３の電圧源と接続せずに、オフする際には、そのゲートを第３の電圧源と接続する接続手段とを具えることとすることも出来る。
【００２１】
【作    用】
高電圧スイッチング回路のスイッチ素子として電界効果トランジスタを用い、それを完全オンするために必要とされる所要ゲート電圧より少し小さい電圧に充電しておけるキャパシタを設ける。スイッチオンする際には、そのキャパシタ電圧を電源電圧と重畳して前記電界効果トランジスタのゲートに印加し、ゲート電圧を前記所要ゲート電圧以上とする。これにより、該電界効果トランジスタは瞬時に完全オンとされる。
【００２２】
キャパシタ電圧を電源電圧と重畳して前記電界効果トランジスタのゲートに印加する動作を何回か繰り返すことにより、ゲート電圧を前記所要ゲート電圧以上とすることとすれば、１回に放電する電荷は少なくて済むから、キャパシタ容量を小とすることが出来る。それにより、キャパシタの集積化面積を狭くすることが可能となる。
【００２３】
前記キャパシタの他に、独立して電源により充電され、スイッチオンする際に互いに直列接続される付加キャパシタを設け、スイッチオンする際に前記キャパシタ電圧と付加キャパシタ電圧と電源電圧とを重畳して、前記電界効果トランジスタのゲートに印加し、ゲート電圧を前記所要ゲート電圧以上とする。すると高電圧スイッチング回路の入力電圧が非常に高い電圧であっても、瞬時に完全オンとすることが可能となる。
【００２４】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する。
（第１の実施例）
図１は、本発明の第１の実施例にかかわる高電圧スイッチング回路である。符号は図８のものに対応し、５，６は制御信号入力端子、８〜１０はノード、Ｃ１  はキャパシタ、Ｄ１  はダイオード、ＶＣＣは電源電圧、Ｔ１  〜Ｔ５  はＭＯＳトランジスタである。なお、ＭＯＳトランジスタＴ１  ，Ｔ３  およびＴ５  は、Ｎチャネル型であり、ＭＯＳトランジスタＴ２  ，Ｔ４  は、Ｐチャネル型である。
【００２５】
まず、回路の接続構成を説明する。
電圧入力端子１は、正の高電圧ＶＰＰが印加される端子である。ＭＯＳトランジスタＴ１  は、高電圧スイッチング回路のスイッチを構成するトランジスタである。ＭＯＳトランジスタＴ１  のソースは電圧入力端子１に接続され、ドレインは電圧出力端子２に接続される。ＭＯＳトランジスタＴ１  のゲートは、ＭＯＳトランジスタＴ２  およびＭＯＳトランジスタＴ３  のドレインに接続される。ノード８は、その接続点である。
【００２６】
ＭＯＳトランジスタＴ２  のゲートおよびダイオードＤ１  のアノードは、電圧入力端子１に接続される。ＭＯＳトランジスタＴ２  のソースおよびダイオードＤ１  のカソードは、キャパシタＣ１  の第１の端子と接続される。ノード９は、その接続点である。キャパシタＣ１  の第２の端子は、ＭＯＳトランジスタＴ４  およびＭＯＳトランジスタＴ５  のドレインと接続される。ノード１０は、その接続点である。ＭＯＳトランジスタＴ３  のゲートは、制御信号入力端子６に接続され、ソースは第３の電圧源と接続される（第３の電圧源として、この例では接地を用いている）。
【００２７】
ＭＯＳトランジスタＴ４  のゲートは、制御信号入力端子５に接続され、ソースには第１の電圧源と接続される（第１の電圧源として、この例では電源（その電圧ＶＣＣ（正））を用いている）。ＭＯＳトランジスタＴ５  のゲートは、制御信号入力端子６に接続され、ソースは第２の電圧源と接続される（第２の電圧源として、この例では接地を用いている）。なお、制御信号入力端子５，６には、高電圧ＶＰＰに比べて低電圧のスイッチング制御信号Ｖ５  ，Ｖ６  が入力される。Ｖ５  ，Ｖ６  は、ハイとローの値をとる信号であるが、ハイの値としては電源電圧ＶＣＣを用い、ローの値としては接地電位ＶＳＳを用いることが出来る。この実施例でも、それらの値を用いている。
【００２８】
ＭＯＳトランジスタＴ３  は、ＭＯＳトランジスタＴ１  をオフする際にはＴ１  のゲートを第３の電圧源（接地）と接続し、オンする際にはその接続を断つというように働く接続手段を構成している。ＭＯＳトランジスタＴ４  ，Ｔ５  は、キャパシタＣ１  の第２の端子を、前記第１の電界効果トランジスタＴ１  をオンする際には第１の電圧源（電源ＶＣＣ）と接続し、オフする際には第２の電圧源（接地）と接続する印加電圧切換手段を構成している。
【００２９】
なお、第１〜３の電圧源の電圧値は、スイッチング制御信号Ｖ５  ，Ｖ６  との相対的大小関係が所定の条件を満足するように決めればよいから、必ずしも前記したような値（電源電圧ＶＣＣとか接地電位ＶＳＳ）でなくともよい。満足すべき条件とは、例えば、第１の電圧源の場合なら、スイッチング制御信号Ｖ５  がＭＯＳトランジスタＴ４  をオンにしようとする値にされた時は、ＭＯＳトランジスタＴ４  がオンとなり、オフにしようとする値にされた時は、オフとなるような値ということである。そのように選定された値であればよい。図１に示した例では、その値が、電源電圧ＶＣＣである。
【００３０】
同様に、第２の電圧源の場合なら、スイッチング制御信号Ｖ６  がＭＯＳトランジスタＴ５  をオンにしようとする値にされた時は、ＭＯＳトランジスタＴ５  がオンとなり、オフにしようとする値にされた時は、オフとなるような値ということである。第３の電圧源の場合なら、スイッチング制御信号Ｖ６  がＭＯＳトランジスタＴ３  をオンにしようとする値にされた時は、ＭＯＳトランジスタＴ５  がオンとなり、オフにしようとする値にされた時は、オフとなるような値ということである。図１に示した例では、その値が、接地電位ＶＳＳである。
【００３１】
次に、回路の動作を説明する。
図３は、第１の実施例の動作を説明するためのタイムチャートである。横軸は時間ｔ  であり、縦軸は電圧である。（ａ）は制御信号Ｖ５  、（ｂ）は制御信号Ｖ６  、（ｃ）〜（ｅ）はノード１０，９および８の電圧Ｖ１０，Ｖ９  およびＶ８  、（ｆ）は出力電圧ＶＯＵＴ  である。スイッチオンのための動作は時刻ｔ１  に開始され、スイッチオフのための動作は時刻ｔ３  に開始される。そこで、ｔ１  より前の期間と、ｔ１  〜ｔ３  の期間と、ｔ３  以後の期間とに分けて、動作を説明する。
【００３２】
（１）ｔ１  より前の期間…スイッチオン開始前の期間
この期間では、制御信号Ｖ５  の値（図３（ａ））はハイの値ＶＣＣに保たれており、Ｐチャネル型のＭＯＳトランジスタＴ４  のゲート電位は、ソースの電位（第１の電圧源の電圧）ＶＣＣと等しくなるので、オフとなっている。制御信号Ｖ６  の値もハイの値ＶＣＣに保たれており、Ｎチャネル型のＭＯＳトランジスタＴ５  は、そのゲートがＶＣＣ、ソースが接地電位ＶＳＳ（第２の電圧源の電位）であるので「ゲート電位＞ソース電位」という関係となり、オンとなっている。
【００３３】
ＭＯＳトランジスタＴ５  がオンであるため、ノード１０の電位Ｖ１０は、接地電位ＶＳＳ（第２の電圧源の電位）である。そのためキャパシタＣ１  は、高電圧ＶＰＰにより、電圧入力端子１→ダイオードＤ１  →キャパシタＣ１  →ＭＯＳトランジスタＴ５  →接地（第２の電圧源）という経路で充電される。ノード９の電位Ｖ９  は、ダイオードＤ１  の順方向電圧降下をＶｄ１とすれば、ＶＰＰ−Ｖｄ１となっている。
【００３４】
ＭＯＳトランジスタＴ２  のゲート電位はＶＰＰ、ソース電位はＶＰＰ−Ｖｄ１であるので、「ゲート電位＞ソース電位」という関係となるため、Ｐチャネル型のＭＯＳトランジスタＴ２  はオフである。ＭＯＳトランジスタＴ３  のゲート電位はＶＣＣ、ソース電位は接地電位ＶＳＳ（第３の電圧源の電位）であるので、「ゲート電位＞ソース電位」という関係となるため、Ｎチャネル型のＭＯＳトランジスタＴ２  はオンである。従って、ノード８の電位は、ＭＯＳトランジスタＴ３  を通じて接地電位ＶＳＳ（第３の電圧源の電位）となっている。ＭＯＳトランジスタＴ１  のゲートはノード８に接続されているから、そのゲート電位も接地電位ＶＳＳ（第３の電圧源の電位）となり、ＭＯＳトランジスタＴ１  はオフとなっている。その結果、出力電圧ＶＯＵＴ  も接地電位ＶＳＳである。
【００３５】
（２）ｔ１  〜ｔ３  の期間
スイッチオンに先立ち、まず時刻ｔ１  で制御信号Ｖ６  をローの値（接地電位ＶＳＳ…０Ｖ）にして、ＭＯＳトランジスタＴ３  ，Ｔ５  をオフとする。ＭＯＳトランジスタＴ３  をオフとするのは、ＭＯＳトランジスタＴ１  をオンするのに備えて、ゲートと接地（第３の電圧源）との接続を断ち、ゲート電位を接地電位ＶＳＳ（第３の電圧源の電位）から解放するためである。ＭＯＳトランジスタＴ５  をオフする理由は、次にＭＯＳトランジスタＴ４  をオンする予定なので、その時、第１の電圧源（ＶＣＣ）からの電流が、Ｔ４  →ノード１０→Ｔ５  →接地（第２の電圧源）という経路で流れて短絡を生じないようにするためである。
【００３６】
時刻ｔ２  で制御信号Ｖ５  をローの値０Ｖにして、ＭＯＳトランジスタＴ４  をオンとする。ＭＯＳトランジスタＴ４  のソースには第１の電圧源の電圧ＶＣＣが印加されているので、ノード１０の電位Ｖ１０もＶＣＣとなる。また、ノード９の電位は、キャパシタＣ１  による容量結合作用により第１の電圧源の電圧ＶＣＣだけ上昇され、ＶＰＰ−Ｖｄ１＋ＶＣＣとなる。
【００３７】
ＭＯＳトランジスタＴ２  に注目すると、ゲート電位はＶＰＰ，ソース電位（ノード９の電位）はＶＰＰ−Ｖｄ１＋ＶＣＣとなる。通常、電源電圧ＶＣＣは、ダイオードの順方向電圧降下Ｖｄ１より充分大であるので、「ＶＰＰ＜ＶＰＰ−Ｖｄ１＋ＶＣＣ」となる。即ち、「ゲート電位＜ソース電位」となる。よって、Ｐチャネル型のＭＯＳトランジスタＴ２  はオンとなり、ノード８の電位もＶＰＰ−Ｖｄ１＋ＶＣＣとなる。
【００３８】
Ｎチャネル型のＭＯＳトランジスタＴ１  のゲートに、そのソースに印加されている高電圧ＶＰＰより高い電位ＶＰＰ−Ｖｄ１＋ＶＣＣが印加されるので、ＭＯＳトランジスタＴ１  は完全にオンする。ＭＯＳトランジスタＴ１  の閾値電圧をＶｔ１とすると、出力電圧ＶＯＵＴ  はＶＰＰ−Ｖｔ１となる。この電圧が、スイッチオンの期間中、負荷３に印加される。
【００３９】
但し、ＭＯＳトランジスタＴ１  のゲートと接地との間には、図示はしてないが、或る程度の容量（ゲート容量）が存在する。これには、その間に接続されているＭＯＳトランジスタＴ３  の寄生容量等も含まれている。ＭＯＳトランジスタＴ２  がオンしてノード８の電位Ｖ８  を上昇させる際、キャパシタＣ１  からの電荷は、まずゲート容量を充電しなければならない。もし、充電が不十分ならば、電位Ｖ８  はＶＰＰ−Ｖｄ１＋ＶＣＣとはなり得ず、ＭＯＳトランジスタＴ１  は完全にはオンとならない。ゲート容量を速やかに充電完了するためには、キャパシタＣ１  の容量を、ゲート容量に比べて充分大きい容量のものにしておく必要がある。
【００４０】
このように、本発明では、スイッチオンする前に、予めノード９の電位を入力高電圧ＶＰＰに近い電圧ＶＰＰ−Ｖｄ１にまで上昇させておき、オンする時にＶＣＣだけ上昇させ、ＭＯＳトランジスタＴ１  を完全にオンさせるので、瞬時にＶＰＰ−Ｖｔ１という高い電圧を、出力電圧ＶＯＵＴ  として得ることが出来る。
【００４１】
（３）ｔ３  以後の期間…スイッチオフ開始以後の期間
スイッチオフするに先立ち、時刻ｔ３  で制御信号Ｖ５  をハイの値ＶＣＣに上げて、Ｐチャネル型のＭＯＳトランジスタＴ４  をオフにする。次いで、時刻ｔ４  で制御信号Ｖ６  をハイの値ＶＣＣに上げて、Ｎチャネル型のＭＯＳトランジスタＴ３  ，Ｔ５  をオンにする。ＭＯＳトランジスタＴ３  のオンにより、ノード８の電位Ｖ８  は第３の電圧源の電位ＶＳＳに引き下げられるので、ＭＯＳトランジスタＴ１  はオフとなり、スイッチオフが達成される。また、ＭＯＳトランジスタＴ５  のオンにより、ノード１０の電位Ｖ１０はＶＣＣ→ＶＳＳと変化する。この変化は、キャパシタＣ１  の容量結合作用によりノード９に伝達され、ノード９の電位Ｖ９  はＶＰＰ−Ｖｄ１に下がる。即ち、スイッチオンする前の電位に戻る。
【００４２】
（第２の実施例）
図２は、本発明の第２の実施例にかかわる高電圧スイッチング回路である。符号は図１のものに対応し、７は制御信号入力端子、Ｖ７  は制御信号である。図１と同じ符号の部分は、同じものであるので、それらについての説明は省略する。回路構成の面で図１の第１の実施例と異なる点は、ＭＯＳトランジスタＴ３  のゲートへ制御信号を入力する端子として、制御信号入力端子６とは別の制御信号入力端子７を設けたという点である。
【００４３】
この実施例は、キャパシタＣ１  の容量を第１の実施例の場合よりも小さくて済むようにしたものである。容量が小さいと、集積回路上にキャパシタＣ１  を形成するのに、占有する面積が少なくて済むという利点がある。
【００４４】
図４は、第２の実施例の動作を説明するためのタイムチャートである。横軸は時間、縦軸は電圧である。時刻ｔ１  〜ｔ８  での動作を分かり易くするため、実際には短い時間であるが、拡大して描いてある。図４の（ａ）〜（ｃ）は、それぞれ制御信号入力端子５，６および７に与える制御信号Ｖ５  ，Ｖ６  およびＶ７  であり、（ｄ）は出力電圧ＶＯＵＴ  である。Ｖ５  ，Ｖ６  ，Ｖ７  は、ハイの値としてＶＣＣをとり、ローの値として０Ｖをとる場合を例にとってある。
【００４５】
スイッチオンの動作は時刻ｔ１  に開始され、スイッチオフの動作は時刻ｔ１０に開始される。そこで、ｔ１  より前の期間と、ｔ１  〜ｔ１０の期間と、ｔ１０以後の期間とに分けて、動作を説明する。
【００４６】
（１）ｔ１  より前の期間…スイッチオン開始前の期間
この期間では、制御信号Ｖ５  の値はハイの値ＶＣＣに保たれており、Ｐチャネル型のＭＯＳトランジスタＴ４  は、そのゲートの電位がソースの電位ＶＣＣ（第１の電圧源の電位）と等しくなるので、オフとなっている。制御信号Ｖ６  の値もハイの値ＶＣＣに保たれており、Ｎチャネル型のＭＯＳトランジスタＴ５  は、そのゲートがＶＣＣ、ソースが接地電位ＶＳＳ（第２の電圧源の電位）であるので「ゲート電位＞ソース電位」という関係となり、オンとなっている。ＭＯＳトランジスタＴ３  もＭＯＳトランジスタＴ５  と同様であるので、オンとなっている。
【００４７】
ＭＯＳトランジスタＴ３  オンにより、ＭＯＳトランジスタＴ１  のゲート電位は接地電位ＶＳＳ（第３の電圧源の電位）となっている。そのため、ＭＯＳトランジスタＴ１  はオフであり、電圧出力端子２の電位は、接地電位ＶＳＳである。一方、図１の実施例と同様にして、ノード１０の電位Ｖ１０は第２の電圧源の電位ＶＳＳ、ノード９の電位Ｖ９  はＶＰＰ−Ｖｄ１となっている。
【００４８】
（２）時刻ｔ１  〜ｔ１０までの期間
時刻ｔ１  で制御信号Ｖ７  はローの値（接地電位ＶＳＳ）とされ、ＭＯＳトランジスタＴ３  はオフとされる。時刻ｔ２  で制御信号Ｖ６  がローの値ＶＳＳとされると、ＭＯＳトランジスタＴ５  がオフとなる。その後の時刻ｔ３  で制御信号Ｖ５  がローの値ＶＳＳとされると、ＭＯＳトランジスタＴ４  がオンとなり、ノード１０の電位Ｖ１０が第１の電圧源の電圧ＶＣＣに上昇し、ノード９の電位Ｖ９  がＶＰＰ−Ｖｄ１＋ＶＣＣに上昇する。Ｐチャネル型のＭＯＳトランジスタＴ２  のソース電位ＶＰＰ−Ｖｄ１＋ＶＣＣは、ゲート電位ＶＰＰより高くなるので、ＭＯＳトランジスタＴ２  はオンする。
【００４９】
キャパシタＣ１  の電荷が、ＭＯＳトランジスタＴ２  を通してＭＯＳトランジスタＴ１  のゲート容量を充電する。しかし、この実施例では、キャパシタＣ１  の容量を、１回の充電でゲート容量を充電完了とする程には大きくしていないので、ノード８の電位Ｖ８  はＶＰＰ−Ｖｄ１＋ＶＣＣまでには上昇しない。従って、ＭＯＳトランジスタＴ１  は、一応オンとはなるものの完全にはオンせず、ＭＯＳトランジスタＴ１  での電圧降下は、完全オンの時の閾値Ｖｔ１より大きい。図４（ｄ）では、その時の出力電圧ＶＯＵＴ  を、ＶＡ  としている。
【００５０】
時刻ｔ４  で制御信号Ｖ５  をハイの値ＶＣＣとしてＭＯＳトランジスタＴ４  をオフとし、時刻ｔ５  で制御信号Ｖ６  をハイの値ＶＣＣとしてＭＯＳトランジスタＴ５  をオンとする。ノード９の電位Ｖ９  がＶＰＰ−Ｖｄ１に下がり、ＭＯＳトランジスタＴ２  はオフとなる。制御信号Ｖ７  はローの値ＶＳＳとされたままであるから、ＭＯＳトランジスタＴ３  はオフのままであり、ノード８の電位Ｖ８  は、先の充電で上昇された値に維持される。
【００５１】
時刻ｔ６  で制御信号Ｖ６  をローの値ＶＳＳとしてＭＯＳトランジスタＴ５  をオフし、時刻ｔ７  で制御信号Ｖ５  をローの値ＶＳＳとしてＭＯＳトランジスタＴ４  をオンとすると、時刻ｔ２  ，ｔ３  の場合と同様にして、キャパシタＣ１  の電荷でゲート容量が充電される。ゲート容量の電位は前回よりも上昇するので、ノード８の電位Ｖ８  も上昇する。そのため、ＭＯＳトランジスタＴ１  の導通度が前回より良好となり、図４（ｄ）に示すように、出力電圧ＶＯＵＴ  は、時刻ｔ７  で前回より高い電圧ＶＢ  となる。
【００５２】
以下、同様の動作を何回か繰り返すことにより、ノード８の電位Ｖ８  をＶＰＰ−Ｖｄ１＋ＶＣＣに上昇させ、ＭＯＳトランジスタＴ１  を完全にオンとし、出力電圧ＶＯＵＴ  としてＶＰＰ−Ｖｔ１を得ることが出来る。図４の例では、時刻ｔ９  の時に、それが実現されている。何回か繰り返すが、キャパシタＣ１  は予めＶＰＰ−Ｖｄ１という高い電圧に充電されているので、従来例の繰り返し回数よりも遙かに回数は少ない。
【００５３】
第２の実施例では、キャパシタＣ１  としては小容量のものでよいので、集積回路上に形成する際に、占有する面積が少なくて済む。
【００５４】
（３）ｔ１０以後の期間……スイッチオフ開始以後の期間
時刻ｔ１０で制御信号Ｖ５  がハイの値ＶＣＣにされて、ＭＯＳトランジスタＴ４  がオフとされる。ついで、時刻ｔ１１で制御信号Ｖ６  がハイの値ＶＣＣにされて、ＭＯＳトランジスタＴ５  がオンとされ、ノード１０の電位Ｖ１０が第２の電圧源の電位ＶＳＳに引き下げられる。それに伴い、ノード９の電位Ｖ９  がＶＰＰ−Ｖｄ１に低下し、ＭＯＳトランジスタＴ２  はオフとなる。時刻ｔ１２で制御信号Ｖ７  がハイの値ＶＣＣにされて、ＭＯＳトランジスタＴ３  はオンとされる。これにより、ノード８の電位Ｖ８  が第３の電圧源の電位ＶＳＳとなるので、ＭＯＳトランジスタＴ１  はオフし、高電圧スイッチング回路のスイッチオフが実現される。
【００５５】
（第３の実施例）
図５は、本発明の第３の実施例にかかわる高電圧スイッチング回路である。符号は図１のものに対応し、Ｔ６  ，Ｔ８  はＰチャネル型のＭＯＳトランジスタ、Ｔ７  ，Ｔ９  はＮチャネル型のＭＯＳトランジスタ、Ｄ２  ，Ｄ３  はダイオード、Ｃ２  ，Ｃ３  はキャパシタ、１１〜１４はノード、１７は付加キャパシタ回路である。図１の実施例と構成上相違する点は、キャパシタＣ１  の第２の端子と電源との間に、付加キャパシタ１７を接続した点である。付加キャパシタ回路１７は、独立して充電可能であり、且つキャパシタＣ１  に対して直列接続し得るキャパシタを、１個以上含んだ回路である。
【００５６】
第３の実施例は、高電圧ＶＰＰが非常に高い値とされた場合でも、高電圧スイッチング回路が支障なく動作するようにしたものである。ＭＯＳトランジスタＴ１  がオンするためには、ＭＯＳトランジスタＴ２  がオンしてゲート電位（電位Ｖ８  ）を上昇することが必要である。第１，第２の実施例では、ＭＯＳトランジスタＴ２  のソース電位（電位Ｖ９  ）「ＶＰＰ−Ｖｄ１＋ＶＣＣ」が、ゲート電位ＶＰＰより大であるから、ＭＯＳトランジスタＴ２  がオンするとしていた。これは、
−Ｖｄ１＋ＶＣＣ＞０      （つまり、ＶＣＣ＞Ｖｄ１）
であることを前提としている。
【００５７】
しかしながら、高電圧ＶＰＰが非常に高い値とされると、順方向電圧降下Ｖｄ１が大となって来て、ＶＣＣ＜Ｖｄ１となり、ＭＯＳトランジスタＴ２  をオンすることが出来なくなる。そこで、第３の実施例では、たとえＶＣＣ＜Ｖｄ１であってもＭＯＳトランジスタＴ２  をオンすることが出来るように、独立して電源電圧ＶＣＣにより充電されるキャパシタを複数（ｎ）個設け（図５ではＣ２  ，Ｃ３  の２個）、それを直列接続して充電電圧をキャパシタＣ１  に重畳し、ＭＯＳトランジスタＴ２  のソース電位がゲート電位より高くなるようにした。
【００５８】
まず、回路の接続構成について説明する。
図１と同じ符号のものは同じものであり、同様に接続されている。付加キャパシタ回路１７は、次のように構成されている。ダイオードＤ２  のアノードは電源電圧ＶＣＣに接続され、カソードはＭＯＳトランジスタＴ４  のソースおよびキャパシタＣ２  の第１の端子に接続されている。ノード１１は、その接続点である。キャパシタＣ２  の第２の端子は、ＭＯＳトランジスタＴ６  ，Ｔ７  のドレインに接続される。ノード１２は、その接続点である。
ダイオードＤ３  のアノードは電源電圧ＶＣＣに接続され、カソードはＭＯＳトランジスタＴ６  のソースおよびキャパシタＣ３  の第１の端子に接続されている。ノード１３は、その接続点である。キャパシタＣ３  の第２の端子は、ＭＯＳトランジスタＴ８  ，Ｔ９  のドレインに接続される。ノード１４は、その接続点である。
【００５９】
ＭＯＳトランジスタＴ７  ，Ｔ９  のソースは第２の電圧源の電位ＶＳＳとされ、ＭＯＳトランジスタＴ８  のソースには第１の電圧源の電圧ＶＣＣが印加される。ＭＯＳトランジスタＴ４  ，Ｔ６  ，Ｔ８  のゲートは制御信号入力端子５に接続され、ＭＯＳトランジスタＴ５  ，Ｔ７  ，Ｔ９  のゲートは制御信号入力端子６に接続される。
【００６０】
次に、回路動作について説明する。
スイッチオンする前は、制御信号Ｖ５  ，Ｖ６  の値は、ともにハイの値ＶＣＣとされている。そのため、Ｐチャネル型のＭＯＳトランジスタＴ４  ，Ｔ６  およびＴ８  はオフであり、Ｎチャネル型のＭＯＳトランジスタＴ３  ，Ｔ５  ，Ｔ７  およびＴ９  はオンである。それゆえ、キャパシタＣ１  ，Ｃ２  およびＣ３  は、それぞれＶＰＰ，ＶＣＣおよびＶＣＣによって充電される。ダイオードＤ２  ，Ｄ３  の順方向電圧降下をＶｄ  とすると、各充電電圧は、次のようになる。
キャパシタＣ１  の充電電圧…ＶＰＰ−Ｖｄ１
キャパシタＣ２  の充電電圧…ＶＣＣ−Ｖｄ  
キャパシタＣ３  の充電電圧…ＶＣＣ−Ｖｄ  
【００６１】
ＭＯＳトランジスタＴ２  のソース電位（電位Ｖ９  ）はＶＰＰ−Ｖｄ１であり、そのゲート電位ＶＰＰより小であるから、ＭＯＳトランジスタＴ２  はオフである。また、ＭＯＳトランジスタＴ３  はオンしているから、ノード８の電位Ｖ８  は第３の電圧源の電位ＶＳＳであり、ＭＯＳトランジスタＴ１  はオフしている。
【００６２】
スイッチオンを開始するに先立って、制御信号Ｖ６  をローの値ＶＳＳに下げると、ＭＯＳトランジスタＴ３  ，Ｔ５  ，Ｔ７  およびＴ９  はオフとなる。ＭＯＳトランジスタＴ３  オフにより、ＭＯＳトランジスタＴ１  のゲート電位は、第３の電圧源の電位ＶＳＳから解放される。ついで、制御信号Ｖ５  をローの値ＶＳＳに下げると、ＭＯＳトランジスタＴ４  ，Ｔ６  およびＴ８  はオンとなり、キャパシタＣ１  〜Ｃ３  が直列接続されると共に、ノード１４の電位（即ち、キャパシタＣ３  の第２の端子の電位）が第１の電圧源の電圧ＶＣＣとされる。
【００６３】
そのため、ノード９の電位Ｖ９  は、次のようになる。
0003596064.tif 000002
電源電圧ＶＣＣは、高電圧ＶＰＰに比べて非常に低いので、ダイオードＤ２  ，Ｄ３  はダイオードＤ１  に比べて順方向電圧降下の低いものが使用できる。即ち、Ｖｄ１≫Ｖｄ  と見てよいから、
Ｖ９  ＝ＶＰＰ＋３ＶＣＣ−Ｖｄ１
と近似出来る。
【００６４】
ＭＯＳトランジスタＴ２  のソースには上記の電位Ｖ９  が印加され、ゲートにはＶＰＰが印加されるから、ＶＰＰ＋３ＶＣＣ−Ｖｄ１＞ＶＰＰとなっていれば、ＭＯＳトランジスタＴ２  はオンする。つまり、３ＶＣＣ＞Ｖｄ１となるように設計しておけば、オンする。ＭＯＳトランジスタＴ２  がオンすることにより、ノード８の電位Ｖ８  が上昇されるので、ＭＯＳトランジスタＴ１  がオンする。これにより、高電圧スイッチング回路のスイッチオンが実現される。
なお一般に、付加キャパシタ回路１７内のキャパシタの数をｎ個とすれば、
（ｎ＋１）ＶＣＣ＞Ｖｄ１
となるよう、ｎを選定する。
【００６５】
スイッチオフするには、まず制御信号Ｖ５  をハイの値ＶＣＣに引き上げ、ＭＯＳトランジスタＴ４  ，Ｔ６  およびＴ８  をオフとする。これで、キャパシタの直列接続は解かれる。ついで、制御信号Ｖ６  をハイの値ＶＣＣに引き上げ、ＭＯＳトランジスタＴ３  ，Ｔ５  ，Ｔ７  およびＴ９  をオンとする。ノード８が第３の電圧源の電位ＶＳＳとなるから、ＭＯＳトランジスタＴ１  はオフとなり、高電圧スイッチング回路がスイッチオフされる。一方、キャパシタＣ２  ，Ｃ３  は、電源電圧ＶＣＣによって充電される。
【００６６】
（第４の実施例）
図６は、本発明の第４の実施例にかかわる高電圧スイッチング回路である。この実施例は、第１の実施例のＮチャネル型のＭＯＳトランジスタＴ１  を、Ｐチャネル型のＭＯＳトランジスタに置き換えたものである。従って、回路の動作は殆ど同じであり、ただ、高電圧スイッチング回路のオン期間とオフ期間が、第１の実施例とは逆になる。
【００６７】
（第５の実施例）
図７は、本発明の第５の実施例にかかわる高電圧スイッチング回路である。この実施例は、第１の実施例と次の点が異なる。
▲１▼  Ｎチャネル型のＭＯＳトランジスタＴ１  を、Ｐチャネル型のＭＯＳトランジスタに置き換えた。
▲２▼  電源電圧ＶＣＣが印加されていた位置に接地電位ＶＳＳを印加し、接地電位ＶＳＳが印加されていた位置に電源電圧ＶＣＣを印加した。
▲３▼  ダイオードＤ１  の向きを逆にした。
【００６８】
第５の実施例は、高電圧ＶＰＰが負極性である場合に使用するための高電圧スイッチング回路である。上記▲１▼〜▲３▼の置き換えは、入力高電圧が逆極性になったことに対応するために行った置き換えである。従って、回路の動作原理は、図１の高電圧スイッチング回路と同様である。
【００６９】
【発明の効果】
以上述べた如く、本発明の高電圧スイッチング回路によれば、次のような効果を奏する。
▲１▼請求項１の発明の効果
スイッチ素子としての電界効果トランジスタを、完全オンするために必要とされる所要ゲート電圧より少し小さい電圧に充電しておけるキャパシタを設け、スイッチオンする際には、そのキャパシタ電圧を電源電圧と重畳して前記電界効果トランジスタのゲートに印加し、ゲート電圧を前記所要ゲート電圧以上とする。そのため、該電界効果トランジスタは瞬時に完全オンとされ、直ちに高出力電圧を得ることが出来る。完全オンであるから、電界効果トランジスタでの電圧降下の少ない高電圧が得られる。
【００７０】
▲２▼請求項２の発明の効果
キャパシタ電圧を電源電圧と重畳して前記電界効果トランジスタのゲートに印加することを、１回だけ行うことにより電界効果トランジスタを完全オンとすることが出来、高出力電圧を得るまでの時間が短い。
▲３▼請求項３の発明の効果
キャパシタの容量が小で済むので、キャパシタの集積回路上で占める面積を狭くすることが出来る。
▲４▼請求項４の発明の効果
入力高電圧ＶＰＰが非常に大であっても、瞬時に高出力電圧を得ることが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施例にかかわる高電圧スイッチング回路
【図２】本発明の第２の実施例にかかわる高電圧スイッチング回路
【図３】第１の実施例の動作を説明するためのタイムチャート
【図４】第２の実施例の動作を説明するためのタイムチャート
【図５】本発明の第３の実施例にかかわる高電圧スイッチング回路
【図６】本発明の第４の実施例にかかわる高電圧スイッチング回路
【図７】本発明の第５の実施例にかかわる高電圧スイッチング回路
【図８】従来の高電圧スイッチング回路
【図９】従来の高電圧スイッチング回路における出力電圧の変化を示す図
【符号の説明】
１…電圧入力端子、２…電圧出力端子、３…負荷、４〜７…制御信号入力端子、８〜１６…ノード、１７…付加キャパシタ回路、Ｃ１  〜Ｃ３  …キャパシタ、Ｄ１  〜Ｄ３  …ダイオード、ＶＣＣ…電源電圧、ＶＰＰ…高電圧、ＶＳＳ…接地電位、Ｔ１  〜Ｔ９  …ＭＯＳトランジスタ、Ｔ１０，Ｔ１１…電界効果トランジスタ
【図１】
0003596064.tif 000003
【図２】
0003596064.tif 000004
【図３】
0003596064.tif 000005
【図４】
0003596064.tif 000006
【図５】
0003596064.tif 000007
【図６】
0003596064.tif 000008
【図７】
0003596064.tif 000009
【図８】
0003596064.tif 000010
【図９】
0003596064.tif 000011