【手続補正書】
【提出日】平成29年8月8日(2017.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力トランジスタを備える増幅器と、
前記入力トランジスタのドレインにゲートを結合するダイオードと、
前記ダイオードは、ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成される、
を備え、
前記入力トランジスタの前記ドレインを接地端子に直接結合する第２および第３のダイオード
をさらに備える装置。
【請求項２】
第１の集積回路パッドと第２の集積回路パッドとをさらに備え、ここにおいて、前記第１の集積回路パッドが前記入力トランジスタの前記ゲートに結合され、前記第２の集積回路パッドが前記入力トランジスタのソースに結合された、請求項１に記載の装置。
【請求項３】
前記入力トランジスタの前記ドレインに前記ゲートを結合する第４のダイオードをさらに備え、前記ダイオードは、前記ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成される、請求項１に記載の装置。
【請求項４】
前記ダイオードと直列に結合された抵抗器をさらに備える、請求項３に記載の装置。
【請求項５】
前記入力トランジスタの前記ドレインに前記ゲートを結合する第５のダイオードをさらに備え、前記ダイオードは、前記ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成される、請求項１に記載の装置。
【請求項６】
前記第５のダイオードと直列に結合された第６のダイオードをさらに備える、請求項５に記載の装置。
【請求項７】
前記入力トランジスタの前記ソースに前記ゲートを結合する第７のダイオードをさらに備え、前記ダイオードは、前記ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成される、請求項１に記載の装置。
【請求項８】
前記入力トランジスタの前記ドレインに結合されたカスコードトランジスタをさらに備える、請求項１に記載の装置。
【請求項９】
ゲートとドレインとを有する入力トランジスタを備えるカスコード増幅器を使用して入力信号を増幅することと、
ダイオードを使用して前記入力信号を前記入力トランジスタの前記ドレインに結合することと、前記ダイオードは、ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成される、
さらに、第２および第３のダイオードを使用して前記入力トランジスタの前記ドレインを接地端子に直接結合することとを備える方法。
【請求項１０】
第４のダイオードを使用して前記入力信号を前記入力トランジスタの前記ドレインに結合することをさらに備え、前記ダイオードは、ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成された、請求項９に記載の方法。
【請求項１１】
前記ダイオードと直列に抵抗器を結合すること
をさらに備える、請求項１０に記載の方法。
【請求項１２】
第５のダイオードを使用して前記入力信号を前記入力トランジスタの前記ドレインに結合することをさらに備え、前記ダイオードは、ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成された、請求項９に記載の方法。
【請求項１３】
前記第５のダイオードと直列に第６のダイオードを結合すること
をさらに備える、請求項１２に記載の方法。
【請求項１４】
第７のダイオードを使用して前記入力トランジスタのソースを前記入力信号に結合すること
をさらに備える、請求項９に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
[0074]開示した例示的な態様の前述の説明は、当業者が本発明を実施または使用することができるように与えたものである。これらの例示的な態様への様々な修正は当業者には容易に明らかであり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書で示した例示的な態様に限定されるものではなく、本明細書で開示した原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  入力トランジスタを備える増幅器と、
前記入力トランジスタのドレインにゲートを結合するダイオードと
を備える装置。
［Ｃ２］  前記ダイオードは、ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成された、Ｃ１に記載の装置。
［Ｃ３］  第１の集積回路パッドと第２の集積回路パッドとをさらに備え、ここにおいて、前記第１の集積回路パッドが前記入力トランジスタの前記ゲートに結合され、前記第２の集積回路パッドが前記入力トランジスタのソースに結合された、Ｃ１に記載の装置。
［Ｃ４］  前記ダイオードと直列に結合された抵抗器をさらに備える、Ｃ１に記載の装置。
［Ｃ５］  前記入力トランジスタの前記ドレインに結合されたカスコードトランジスタをさらに備える、Ｃ１に記載の装置。
［Ｃ６］  前記入力トランジスタの前記ドレインを接地端子に結合する２つのダイオードをさらに備える、Ｃ１に記載の装置。
［Ｃ７］  前記ダイオードは、ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成された、Ｃ１に記載の装置。
［Ｃ８］  前記ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成された、第２のダイオードをさらに備える、Ｃ７に記載の装置。
［Ｃ９］  前記ダイオードと直列に結合された第２のダイオードをさらに備える、Ｃ１に記載の装置。
［Ｃ１０］  前記ドレインを前記ゲートに結合する第２のダイオードをさらに備え、前記第２のダイオードは、前記ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成された、Ｃ２に記載の装置。
［Ｃ１１］  入力信号を増幅するための手段を備える集積回路と、
前記集積回路の帯電デバイスモデル（ＣＤＭ）性能を改善するための手段と
を備える装置。
［Ｃ１２］  ＣＤＭ性能を改善するための前記手段が、正のＣＤＭ性能を改善するための手段を備える、Ｃ１１に記載の装置。
［Ｃ１３］  正のＣＤＭ性能を改善するための前記手段が、増幅するための前記手段のドレインにゲートを結合するダイオードを備える、Ｃ１２に記載の装置。
［Ｃ１４］  ＣＤＭ性能を改善するための前記手段が、負のＣＤＭ性能を改善するための手段を備える、Ｃ１１に記載の装置。
［Ｃ１５］  負のＣＤＭ性能を改善するための前記手段が、増幅するための前記手段のドレインを接地端子に結合する少なくとも１つのダイオードを備える、Ｃ１１に記載の装置。
［Ｃ１６］  ゲートとドレインとを有する入力トランジスタを備えるカスコード増幅器を使用して入力信号を増幅することと、
ダイオードを使用して前記入力信号を前記入力トランジスタの前記ドレインに結合することと
を備える方法。
［Ｃ１７］  前記ダイオードは、ゲートドレイン間電圧が正であるとき、順方向バイアスされるように構成された、Ｃ１６に記載の方法。
［Ｃ１８］  前記ダイオードは、ドレインゲート間電圧が正であるとき、順方向バイアスされるように構成された、Ｃ１６に記載の方法。
［Ｃ１９］  前記入力トランジスタの前記ドレインを接地端子に結合すること
をさらに備える、Ｃ１６に記載の方法。
［Ｃ２０］  第２のダイオードを使用して前記入力トランジスタのソースを前記入力信号に結合すること
をさらに備える、Ｃ１６に記載の方法。