(57)【特許請求の範囲】
【請求項１】
メモリデバイスのフェイルデータを抽出し、該フェイルデータのフェイル数を検出する不良解析方法であって、
予め、所定のビット数のデータを１０進数に変換したものをアドレス値として設定し、
該アドレス値を２進数で表した場合のビット“１”の数をフェイル数として前記アドレス値に対応させて設定し、
前記メモリデバイスから前記フェイルデータを読み出し、
該フェイルデータを１０進数に変換し、前記アドレス値と比較して合致するアドレス値に対応するフェイル数を前記フェイルデータのフェイル数として検出することを特徴とする不良解析方法。
【請求項２】
請求項１に記載の不良解析方法において、
前記フェイルデータを表示する表示手段を用い、
前記表示手段の１ピクセルに複数のアドレスにおけるフェイルデータを表示することを特徴とする不良解析方法。
【請求項３】
請求項２に記載の不良解析方法において、
前記表示手段の１ピクセルにおける前記フェイルデータの表示は、前記１ピクセルに表示されるアドレスにおけるデータのうちのフェイル数によって色分けすることにより行うことを特徴とする不良解析方法。
【請求項４】
メモリデバイスのフェイルデータを抽出し、該フェイルデータのフェイル数を検出する不良解析装置であって、
前記メモリデバイスから前記フェイルデータを読み出す読み出し手段と、
予め、所定のビット数のデータを１０進数に変換したものをアドレス値として設定し、該アドレス値を２進数で表した場合のビット“１”の数をフェイル数として前記アドレス値に対応させて設定し、前記読み出し手段において読み出されたフェイルデータを１０進数に変換して前記アドレス値と比較して合致するアドレス値に対応するフェイル数を前記フェイルデータのフェイル数として検出する制御手段とを有することを特徴とする不良解析装置。
【請求項５】
請求項４に記載の不良解析装置において、
１ピクセルに複数のアドレスにおけるフェイルデータを表示する表示手段を有することを特徴とする不良解析装置。
【請求項６】
請求項５に記載の不良解析装置において、
前記表示手段の１ピクセルにおける前記フェイルデータの表示は、前記１ピクセルに表示されるアドレスにおけるデータのうちのフェイル数によって色分けすることにより行われることを特徴とする不良解析装置。
【請求項７】
請求項４乃至６のいずれか１項に記載の不良解析装置において、
前記読み出し手段において読み出されたフェイルデータが格納される格納手段を有し、
前記制御手段は、前記格納手段から前記フェイルデータを読み出すことを特徴とする不良解析装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリデバイスの不良解析時のフェイルデータを、画面に高速に表示する装置に関する。
【０００２】
【従来の技術】
図４は、従来の不良解析装置の一構成例を示すブロック図である。
【０００３】
本従来例は図４に示すように、被試験対象となる不良解析メモリ１０２に対する試験を行うためのパターンプログラムを生成、出力するパターンジェネレータ１０１と、パターンプログラムによる試験データを不良解析メモリ１０２から抽出し、不良解析メモリ１０２から特定のＩ／Ｏデータを選択する選択部１０３と、選択部１０３にて指定されたＩ／Ｏデータの全アドレスをいくつかのアドレス部分に等分割し、分割された各部分においてフェイルしたアドレスの数をカウントするフェイルカウンタ１０４と、フェイルカウンタ１０４においてカウントされた情報が格納されるバッファ（ＲＤＢＭ）１０５とから構成されている。
【０００４】
以下に、上記のように構成された装置の動作について説明する。
【０００５】
パターンジェネレータ１０１において生成されたパターンプログラムが、不良解析メモリ１０２に印加されると、まず、選択部１０３において、不良解析メモリ１０２から指定されたＩ／Ｏデータが選択され、フェイルカウンタ１０４において、選択部１０３にて指定されたＩ／Ｏデータの全アドレスがいくつかのアドレス部分に等分割され、分割された各部分においてフェイルしたアドレスの数がカウントされる。
【０００６】
その後、フェイルカウンタ１０４においてカウントされた情報がバッファ１０５に格納され、格納された情報を検証することにより、不良解析メモリ１０２の不良の解析が行われる。
【０００７】
また、上述したような不良解析を、ハードウェアではなくソフトウェアによってシュミレーションする方法もある。
【０００８】
図５は、従来の、ソフトウェアによる不良解析を説明するための図であり、（ａ）はデータの構成を示す図、（ｂ）は処理手順を示す図である。
【０００９】
図５に示すように、例えば、１バイト中のビット“１”の数を求めるのに、８個のマスク・データを適応させてビット“１”の数がカウントされる。
【００１０】
そのためこの方法では、マスク処理が８回繰返し行われることにより不良が解析される。データのビット数が１６ビットの場合は、２倍の１６回のマスク処理が必要となる。
【００１１】
【発明が解決しようとする課題】
上述したような従来のものにおいては、以下に記載するような問題点がある。
（１）不良解析メモリ内のフェイルをスキャンするためのパターンプログラムが必要であるため、使用時には、ユーザのパターンプログラムと置き換えなければならない。
（２）パターンプログラムを実行する毎に、前データが失われてしまう。
（３）パターンプログラムを生成するためのオンライン環境が必要である。
（４）不良解析を、ハードウェアではなくソフトウェアによってシュミレーションした場合は、ビット数分のマスク処理が必要であるため、不良解析に要する時間が長くなってしまう。
【００１２】
近年、メモリデバイスの大容量化が進むに伴い、不良解析の高速化が望まれている。
【００１３】
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、メモリデバイスのビット数が多い場合においても不良解析を高速で行うことができる不良解析装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明は、
メモリデバイスのフェイルデータを抽出し、該フェイルデータのフェイル数を検出する不良解析方法であって、
予め、所定のビット数のデータを１０進数に変換したものをアドレス値として設定し、
該アドレス値を２進数で表した場合のビット“１”の数をフェイル数として前記アドレス値に対応させて設定し、
前記メモリデバイスから前記フェイルデータを読み出し、
該フェイルデータを１０進数に変換し、前記アドレス値と比較して合致するアドレス値に対応するフェイル数を前記フェイルデータのフェイル数として検出することを特徴とする。
【００１５】
また、前記フェイルデータを表示する表示手段を用い、
前記表示手段の１ピクセルに複数のアドレスにおけるフェイルデータを表示することを特徴とする。
【００１６】
また、前記表示手段の１ピクセルにおける前記フェイルデータの表示は、前記１ピクセルに表示されるアドレスにおけるデータのうちのフェイル数によって色分けすることにより行うことを特徴とする。
【００１７】
また、メモリデバイスのフェイルデータを抽出し、該フェイルデータのフェイル数を検出する不良解析装置であって、
前記メモリデバイスから前記フェイルデータを読み出す読み出し手段と、
予め、所定のビット数のデータを１０進数に変換したものをアドレス値として設定し、該アドレス値を２進数で表した場合のビット“１”の数をフェイル数として前記アドレス値に対応させて設定し、前記読み出し手段において読み出されたフェイルデータを１０進数に変換して前記アドレス値と比較して合致するアドレス値に対応するフェイル数を前記フェイルデータのフェイル数として検出する制御手段とを有することを特徴とする。
【００１８】
また、１ピクセルに複数のアドレスにおけるフェイルデータを表示する表示手段を有することを特徴とする。
【００１９】
また、前記表示手段の１ピクセルにおける前記フェイルデータの表示は、前記１ピクセルに表示されるアドレスにおけるデータのうちのフェイル数によって色分けすることにより行われることを特徴とする。
【００２０】
また、前記読み出し手段において読み出されたフェイルデータが格納される格納手段を有し、
前記制御手段は、前記格納手段から前記フェイルデータを読み出すことを特徴とする。
【００２１】
（作用）
上記のように構成された本発明においては、制御手段において、予め、所定のビット数のデータを１０進数に変換したものがアドレス値として設定され、アドレス値を２進数で表した場合のビット“１”の数がフェイル数としてアドレス値に対応して設定され、読み出し手段においてメモリアドレスから読み出されたフェイルデータが１０進数に変換されてアドレス値と比較され、合致するアドレス値に対応するフェイル数がフェイルデータのフェイル数として検出されるので、メモリアドレスから読み出されるデータのビット数が多い場合においても、処理時間が長くなることはない。
【００２２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２３】
図１は、本発明の不良解析装置の実施の一形態を示すブロック図である。
【００２４】
本形態は図１に示すように、被測定デバイス３０内の不良解析メモリ２の不良を解析し、表示するグラフィカル・ユーザ・インターフェース２０が内蔵されており、グラフィカル・ユーザ・インターフェース２０には、不良解析メモリ２からフェイルデータを読み出す読み出し手段２４と、読み出し手段２４において読み出されたフェイルデータが格納される格納手段であるファイル２１と、ファイル２１に格納されたフェイルデータが表示される表示手段２３と、ファイル２１からフェイルデータを読み出し、表示手段２３に表示するとともにフェイルデータのフェイル数を検出する制御手段２２とが設けられている。
【００２５】
以下に、上記のように構成された不良解析装置の動作について説明する。
【００２６】
まず、読み出し手段２４において、不良解析メモリ２からフェイルデータが読み出され、ファイル２１に格納される。
【００２７】
次に、制御手段２２において、ファイル２１に格納されているフェイルデータが読み出され、表示手段２３において表示されるためにフェイル数がカウントされる。
【００２８】
ここで、制御手段２２におけるフェイル数のカウント動作について詳細に説明する。
【００２９】
図２は、図１に示した制御手段２２における処理動作について説明するための図である。
【００３０】
図２に示すように、例えば、１バイト中のフェイル数をカウントする場合は、２８＝２５６個（０〜２５５）のアドレス値を有し、そのアドレス値をそれぞれ２進数にて表現した場合のビット“１”の数をフェイル数としてそれぞれのアドレス値に対応させているフェイルカウントテーブルが用いられる。
【００３１】
１バイトのフェイルデータがファイル２１から読み出されると、読み出されたフェイルデータが１０進数に変換され、変換結果がフェイルカウントテーブルのアドレス値と比較される。
【００３２】
そして、１０進数に変換されたフェイルデータと合致するアドレス値に対応するフェイル数が検出され、そのフェイル数がファイル２１から読み出されたフェイルデータのフェイル数となる。
【００３３】
上述したような方法を用いた場合、フェイル数をカウントするためには、フェイルデータを得てから、フェイルカウントテーブル内において対応する位置を求めるだけでよいので、図５に示したようなマスク処理による方法でのアセンブラ言語での処理手順と比較すると、１バイトのデータを処理する場合は１４倍、２バイトのデータを処理する場合は約３０倍の速さでフェイルデータを処理することができる。
【００３４】
その後、制御手段２２においてカウントされたフェイル数を用いてフェイルデータが表示手段２３に表示される。
【００３５】
以下に、表示手段２３における表示動作について詳細に説明する。
【００３６】
図３は、図１に示した表示手段２３における処理動作について説明するための図である。
【００３７】
画面表示領域に５１２×５１２ピクセルの制限がある表示手段２３において画面表示を行なう場合であって、１Ｍビット以上のデータを表示する場合、１ピクセル当たり、数アドレス分のフェイルデータをフェイル情報として色分けして表示する必要がある（圧縮処理）。
【００３８】
例えば、１Ｍビットのフェイルデータ（１０２４×１０２４ビット）を画面表示する場合を考えると、Ｘ／Ｙ両方向とも２アドレス分のフェイル数をまとめて表示することになるため、画面表示では、４つのアドレスのフェイルしたアドレスの数が求められ（この場合、フェイル数は、０〜４のいずれか）、フェイル数に応じて色分けして画面上の１つのピクセルに表示される。
【００３９】
すなわち、Ｘ／Ｙアドレス（０，０），（０，１），（１，０），（１，１）においてフェイルしたアドレスの合計が、表示画面の１の位置に表示される。表示画面の他も位置についても同様である。この場合、４つの各領域内でのフェイルしたアドレスの数は、０〜４のいずれかであるので、画面表示では、０〜４のフェイル数に応じて、例えば、緑、赤、茶、青、橙で色分けされる。
【００４０】
上述した実施の形態においては、制御手段２２において、１バイト中のビット“１”の数を数えることによってフェイル数が検出されているが、その他の方法として、ビット“１”が１つでもあるかないかによってフェイルデータを検出する方法も考えられる。
【００４１】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載するような効果を奏する。
【００４２】
請求項１及び請求項４に記載のものにおいては、予め、所定のビット数のデータを１０進数に変換したものをアドレス値として設定し、アドレス値を２進数で表した場合のビット“１”の数をフェイル数としてアドレス値に対応させて設定し、メモリデバイスから読み出されたフェイルデータを１０進数に変換してアドレス値と比較して合致するアドレス値に対応するフェイル数をフェイルデータのフェイル数として検出する構成としたため、メモリアドレスから読み出されるデータのビット数が多い場合においても、処理時間が長くなることはなく、高速で不良解析を行うことができる。
【００４３】
請求項２，３，５，６に記載のものにおいては、１ピクセルに複数のアドレスにおけるフェイルデータを表示する構成としたため、画面の表示領域に制限がある場合であって、表示したいデータの量がその制限を上回る場合においても、フェイルデータを表示することができる。
【図面の簡単な説明】
【図１】本発明の不良解析装置の実施の一形態を示すブロック図である。
【図２】図１に示した制御手段における処理動作を説明するための図である。
【図３】図１に示した表示手段における処理動作について説明するための図である。
【図４】従来の不良解析装置の一構成例を示すブロック図である。
【図５】従来の、ソフトウェアによる不良解析を説明するための図であり、（ａ）はデータの構成を示す図、（ｂ）は処理手順を示す図である。
【符号の説明】
２    不良解析メモリ
１０    不良解析装置
２０    グラフィカル・ユーザ・インターフェース
２１    ファイル
２２    制御手段
２３    表示手段
２４    読み出し手段
３０    被測定デバイス
【図１】
0003582682.tif 000002
【図２】
0003582682.tif 000003
【図３】
0003582682.tif 000004
【図４】
0003582682.tif 000005
【図５】
0003582682.tif 000006