(57)【特許請求の範囲】
【請求項１】
複数の電子放出素子を有し、前記複数の電子放出素子が複数の行配線と複数の列配線に接続され、行配線の選択を一水平期間毎に切り替えて、各水平期間中に各列方向配線へ変調信号を印加する電子源の駆動装置であって、
画像情報に基づいて前記複数の列方向配線のそれぞれに前記一水平期間中に印加する変調信号の時間幅を決定する決定手段と、
あらかじめ決められた複数種類の時間幅のパルス印加期間の組み合わせによって前記決定手段で決定された時間幅分のパルス列を形成して、前記一水平期間中に前記複数の列方向配線のそれぞれに当該パルス列に基づく駆動信号を印加する列駆動手段とを備え、
前記列駆動手段において、前記複数種類の時間幅のパルス印加期間の組み合わせの順序を前記複数の列方向配線毎に異ならせていることを特徴とする電子源駆動装置。
【請求項２】
平面上に行列状に配置された表面伝導型放出素子が複数の行方向配線と列方向配線によって接続された単純マトリクス構造の電子源と、
請求項１に記載の電子源駆動装置と、
電子源に対向して配置され、該電子源より放出された電子を照射することによって可視画像を形成するターゲットと
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子源駆動装置およびその応用である画像形成装置に関する。
【０００２】
【従来の技術】
近年、薄型大画面表示装置の研究開発が盛んに行われている。本発明者は、薄型大画面表示装置として、冷陰極素子を電子源に用いた研究を行っている。
【０００３】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、たとえば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）、などが知られている。
【０００４】
表面伝導型放出素子としては、たとえば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ  Ｅｎｇ．Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，１０，１２９０，（１９６５）や、後述する他の例が知られている。
【０００５】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるＳｎＯ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2 Ｏ3 ／ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ  Ｔｒａｎｓ．ＥＤ  Ｃｏｎｆ．”，５１９（１９７５）］や、カーボン薄膜によるもの［荒木久  他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００６】
これらの表面伝導型放出素子の素子構成の典型的な例として、図４７に前述のＭ．Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。該導電性薄膜３００４に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、０．１［ｍｍ］で設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００７】
Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。すなわち、通電フォーミングとは、通電により電子放出部を形成するものであり、例えば、前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００８】
また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，８，８９（１９５６）や、あるいは、  Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知られている。
【０００９】
ＦＥ型の素子構成の典型的な例として、図４８に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。
【００１０】
また、ＦＥ型の他の素子構成として、図４８のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１１】
また、ＭＩＭ型の例としては、たとえば、Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆ  ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知られている。ＭＩＭ型の素子構成の典型的な例を図４９に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１２】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００１３】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１４】
たとえば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば本出願人による特開昭６４−３１３３２において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１５】
また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１６】
特に、画像表示装置への応用としては、たとえば本出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１や特開平４−２８１３７において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１７】
また、ＦＥ型を多数個ならべて駆動する方法は、たとえば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報告された平板型表示装置が知られている［Ｒ．Ｍｅｙｅｒ：”Ｒｅｃｅｎｔ  Ｄｅｖｅｌｏｐｍｅｎｔ  ｏｎ  ＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙ  ａｔ  ＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔ  ｏｆ  ４ｔｈ  Ｉｎｔ．  Ｖａｃｕｕｍ  Ｍｉｃｒｏｅｌｅ−ｃｔｒｏｎｉｃｓ  Ｃｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１９９１）］。
【００１８】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、たとえば本出願人による特開平３−５５７３８に開示されている。
【００１９】
【発明が解決しようとする課題】
発明者らは、上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の冷陰極素子を試みてきた。さらに、多数の冷陰極素子を配列したマルチ電子ビーム源、ならびにこのマルチ電子ビーム源を応用した画像表示装置について研究を行ってきた。
【００２０】
発明者らは、たとえば図５０に示す電気的な配線方法によるマルチ電子ビーム源を試みてきた。すなわち、冷陰極素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子ビーム源である。
【００２１】
図中、４００１は冷陰極素子を模式的に示したもの、４００２は行方向配線、４００３は列方向配線である。行方向配線４００２および列方向配線４００３は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗４００４および４００５として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。
【００２２】
なお、図示の便宜上、６×６のマトリクスで示しているが、マトリクスの規模はむろんこれに限ったわけではなく、たとえば画像表示装置用のマルチ電子ビーム源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。
【００２３】
冷陰極素子を単純マトリクス配線したマルチ電子ビーム源においては、所望の電子ビームを出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。たとえば、マトリクスの中の任意の１行の冷陰極素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線４００２には非選択電圧Ｖｎｓを印加する。これと同期して列方向配線４００３に電子ビームを出力するための駆動電圧Ｖｅを印加する。この方法によれば、配線抵抗４００４および４００５による電圧降下を無視すれば、選択する行の冷陰極素子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の冷陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択する行の冷陰極素子だけから所望の強度の電子ビームが出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【００２４】
なお、以上では、駆動すべき素子にＶｅ−Ｖｓなる素子印加電圧Ｖｆを印加するようにして電子放出をせしめるが、単純マトリクス配線したマルチ電子ビーム源から電子ビームを得る別の手法として、列方向配線に駆動電圧Ｖｅを印加するための電圧源を接続するのではなく、所望の電子ビームを出力するのに必要な電流を供給するための電流源を接続して駆動する方法もある。この場合、電子ビーム源に流れる電流を以下素子電流Ｉｆと呼び、放出される電子ビーム量を放出電流Ｉｅと呼ぶ。
【００２５】
したがって、冷陰極素子を単純マトリクス配線したマルチ電子ビーム源はいろいろな応用可能性があり、たとえば画像情報に応じた電気信号を適宜印加すれば、画像表示装置用の電子源として好適に用いることができる。
【００２６】
しかしながら、冷陰極素子を単純マトリクス配線したマルチ電子ビーム源には、実際には以下に述べるような問題が発生していた。
【００２７】
本研究者らの研究により、輝度むらの発生原因は、配線の有する電気抵抗４００４，４００５のために電圧降下が発生し、各表面伝導型放出素子に本来意図した駆動信号よりも小さな電圧しか印加されていないことによるものであることが判明した。以下詳細に説明する。なお、行方向配線４００２に印加する信号を走査信号、列方向配線４００３に印加する信号を変調信号と呼ぶことにする。
【００２８】
上述したようなマルチ電子ビーム源では、一般に、前述の駆動電圧Ｖｅを印加する時間の長さを変えることにより、電子ビームが出力される時間の長さを変え、画像表示を行うことを基本としている。まず、この画像表示駆動について、マルチ電子ビーム源の一般的な駆動形態を示す図５１及び図５２を参照して説明する。
【００２９】
図５１において、Ｄy1〜ＤyNは変調信号供給端子、Ｄx1〜ＤxMは走査信号供給端子を表している。また、全ての表面伝導型放出素子４００１は、ほぼ等しい抵抗値Ｒｄを各々有するものとする。走査信号供給端子Ｄｘ１〜Ｄｘｍは順次選択されて、走査信号であるところの負のパルス（電圧Ｖｓ）が印加される。各変調信号供給端子Ｄｙ１〜Ｄｙｎには所望の長さの正のパルス（電圧Ｖｅ）が印加される。
【００３０】
図５２は、一般的なパルス幅変調駆動方式における走査信号、変調信号について説明するためのタイムチャートである。図５２にあるように、期間Ｋでは図５１の１行目の冷陰極素子が駆動され、期間Ｋ＋１では２行目の冷陰極素子が駆動され、期間Ｋ＋２では３行目の冷陰極素子が駆動されており、行方向配線４００２には走査信号、列方向配線４００３には変調信号が印加される。変調信号としては、例えば図５２に示すように、立ち上がりがそろった時間幅の異なるパルスを印加する。ここで、変調信号のパルス幅を画像信号に対応して変調して、長くしたり短くすることにより、電子の放出される量を制御して画像を表示する。選択する行の行方向配線４００２には、上述の変調信号とは逆の極性をもつパルスを印加し、選択しない行の行方向配線はグランド電位に接地する。図５２にあるように、行方向配線側の駆動回路は１水平走査期間ごとにその選択する行を切り替えてこの電圧を印加していく。
【００３１】
上述のマルチ電子ビーム源に用いられる冷陰極素子は、一般に次のような特性を有する。すなわち、
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。
【００３２】
すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子である。
【００３３】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆ（Ｖｅ−Ｖｓ）に依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【００３４】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【００３５】
第四に、閾値電圧Ｖｔｈよりも高い電圧を素子に印加すると、素子電流Ｉｆが急激に増加するが、一方、閾値電圧以下で流れる素子電流は非常に小さい。
【００３６】
特に第一、及び第四の特性により、冷陰極素子にＶｔｈを印加した場合には、素子電流Ｉｆにしても、放出電流Ｉｅにしてもほとんど流れないが、冷陰極素子に（２×Ｖｔｈ）を印加した場合にはＩｆ，Ｉｅの量は急激に増加する。
【００３７】
前述したタイムチャートにおいて走査信号及び変調信号の波高値をそれぞれ−Ｖｔｈ，＋Ｖｔｈに設定することで、選択されている行に配置されている冷陰極素子から変調信号の時間幅に対応して、電子を放出させ一行ごと画像を表示させることができ、選択行を一水平期間ごとに切り替えていくことにより画面全体の画像を表示させることができる。
【００３８】
さて、図５１に示したマルチビーム電子源を上記の如く行単位で駆動する場合、即ち、行方向配線４００２の内１つを選択したときを考える。このとき、行方向及び列方向配線自体の配線抵抗４００４及び４００５がある為に、そこでの電圧降下を生じる。一方、列方向配線４００３から注入されたライン上のそれぞれの表面伝導型放出素子を流れた駆動電流は、選択した行方向配線４００２を通して流れる。従って、特に行方向配線４００２における電圧降下が無視できない大きさとなり、選択した行方向配線４００２に接続された表面伝導型放出素子に印加される電圧に分布を生じてしまい、電子放出特性に差が生じて均一な電子放出が得られないとういう問題点が生じる。
【００３９】
上述したように、冷陰極素子の抵抗成分は、素子の両端に印加される電圧によりその大きさが変わる。即ち、単純マトリクス駆動における半選択駆動を受けている状態では選択駆動を受けている場合に比べ抵抗成分が大きい値を示す。従って、半選択駆動を受けている素子は解放状態と見なすことができ、図５１を参考にＭ行Ｎ列の表面伝導型放出素子を有するマルチビーム電子源の等価回路は、選択駆動しているライン上の素子のみを用いた図５３の等価回路で示すことができる。同図において、配線抵抗４００６はそれぞれの列方向配線４００３の駆動端から駆動する素子までの累積抵抗を示す。各行方向配線４００３を通り、それぞれの素子に流れた駆動電流は、行方向配線４００２に合流して流れる。
【００４０】
この結果、行方向配線４００２の配線抵抗４００４による電圧降下を生じることになる。従って、ある行に着目し、各表面伝導型放出素子の走査信号線側の電位をプロットすると図５４のようになる。ここで、電位の変化が一様でないのは、走査信号線を流れる電流が走査信号供給端子Ｄｘ１〜Ｄｘｍに近いほど多くなるため、電圧降下も大きくなるからである。変調信号線側の電位は等しいので、結局、各表面伝導型放出素子にかかる電圧は図５５のようになる。その結果、各表面伝導型放出素子から放出される電子ビームのビーム電流は、走査信号供給端子Ｄｘ１〜Ｄｘｍに近い側で大きく、遠い側で小さくなる。
【００４１】
これらのビーム電流量のばらつきは、画像表示装置に応用した場合、輝度ばらつきとなってあらわれるので、極めて不都合である。特に、画素数の多い大容量表示装置を実現しようとする場合には、上記ばらつきの割合は顕著となり、画像表示を行った際における表示輝度の分布の均一性が劣化し、大きな問題となるのである。
【００４２】
また、上述したような電圧降下の問題を解決するための一方法として、行方向配線の両端に走査信号を印加することが提案されている。
【００４３】
図５６は行方向配線の両側に走査信号を印加して駆動する方法を説明する図である。この図では１行目の冷陰極素子を駆動していて、１行目の行方向配線の両端に走査信号（波高値−Ｖｔｈ）、各列方向配線に変調信号（波高値＋Ｖｔｈ）を印加している。従って、１行目の冷陰極素子には、２×Ｖｔｈ、他の行の冷陰極素子にはＶｔｈ以下の電圧がかかることが理想であるが、実際には図５７に示すように、配線抵抗での電圧降下のため１行目の行方向配線上では、その両端では−Ｖｔｈであっても、中心部では電位が上昇している。このため一行目の各冷陰極素子に印加される電圧は行方向配線の端部に近い素子には２×Ｖｔｈの電圧が印加されるが、中心部の冷陰極素子には印加電圧が２×Ｖｔｈよりも低くなってしまっていた。
【００４４】
以上のような印加電圧の分布のため、放出電流Ｉｅも、印加電圧の影響をうけて、中心部では小さくなるという問題が発生していた。この様に、両端に走査信号を印加するというような形態を採用しても、やはり電圧降下の影響があらわれてしまい、輝度むら等の問題が発生していた。
【００４５】
また、上述のように、多数個の電子放出素子を用いて画像形成を行う場合には、その総和としての消費電力も大きな問題となる。すなわち放出された電子ビームは高圧アノード電圧（以下Ｖａと呼ぶ）により加速され蛍光体に衝突するわけだが電子放出素子の数が増加するほど装置の消費電力が大きくなってしまう。電子放出素子の数が（ｍ×ｎ）とすると高圧部で発生する消費電力Ｗは
Ｗ＝（ｍ×ｎ）×Ｉｅ×Ｖａ
となる。さらに、駆動している時間成分を考慮すると消費電力Ｗは
Ｗ＝｛（ｍ×ｎ）×Ｉｅ×Ｖａ｝ｄｔ
となり、例えばＴｖ信号やコンピュータ信号を表示する画像装置に応用する場合の電子放出素子の数ともなると、この消費電力が大きな問題となる。また電子ビームが衝突する蛍光板の発熱が大きくなるという問題もある。
【００４６】
本発明は上記の問題に鑑みてなされたものであり、行方向配線の抵抗分に起因する表示パネルの発光輝度の分布を改善し、輝度を均一化し、画像表示装置全体での輝度の不均一性を低減する電子源駆動装置及び画像形成装置を提供することを目的とする。
【００４７】
また、本発明の他の目的は、画像に輝度むらが生じてしまうという課題を解消し、薄型で大面積の大容量画像形成装置の実用性能を大幅に向上することにある。
【００４８】
また、本発明の他の目的は、ある行方向配線を選択している期間内で同時に通電される素子数を減らすことを可能とし、選択した行方向配線に流れる電流量を減らして、配線抵抗による電圧降下による影響を軽減させることにある。
【００４９】
【課題を解決するための手段】
上記の目的を達成する本発明の一態様による電子源駆動装置は、たとえば、以下の構成を備える。すなわち、
複数の電子放出素子を有し、前記複数の電子放出素子が複数の行配線と複数の列配線に接続され、行配線の選択を一水平期間毎に切り替えて、各水平期間中に各列方向配線へ変調信号を印加する電子源の駆動装置であって、
画像情報に基づいて前記複数の列方向配線のそれぞれに前記一水平期間中に印加する変調信号の時間幅を決定する決定手段と、
あらかじめ決められた複数種類の時間幅のパルス印加期間の組み合わせによって前記決定手段で決定された時間幅分のパルス列を形成して、前記一水平期間中に前記複数の列方向配線のそれぞれに当該パルス列に基づく駆動信号を印加する列駆動手段とを備え、
前記列駆動手段において、前記複数種類の時間幅のパルス印加期間の組み合わせの順序を前記複数の列方向配線毎に異ならせている。
【００５０】
【発明の実施の形態】
以下、添付の図面を参照して本発明の好適な実施形態の幾つかを説明する。
【００５１】
［第１の実施形態］
図１は第１の実施形態による画像表示装置の構成例を示すブロック図である。また、図２、図３は第１の実施形態における幾つかの信号のタイミングを説明するタイミングチャートである。
【００５２】
図１において、１は画像表示パネルであり、ここでは仮に水平４８０、垂直２４０の蛍光体が、Ｒ，Ｇ，Ｂ縦ストライプ状に配列され、各蛍光体に対応する表面伝導型放出素子が行方向配線電極と列方向配線電極により単純マトリクス状に配線されているものとする。以下、この画像表示パネル１を線順次駆動する場合を例として本実施形態の説明を行う。
【００５３】
入力ＴＶ信号ｓ１は、デコーダ部２によりアナログＲ，Ｇ，Ｂ信号にデコードされアナログプリプロセス部３に入力される。アナログプリプロセス部３は、同期分離回路、色調整回路、コントラスト制御回路、直流再生回路、ブライトネス制御回路、マトリクス回路、ローパスフィルターなどからなり、信号レベル制御、直流再生、帯域制限されたＲ，Ｇ，Ｂ信号を各色のＡ／Ｄコンバータ４へ出力する。また、アナログプリプロセス部３は、ＰＬＬのための同期信号（sync）をタイミング制御部５へ送るほか、Ｒ，Ｇ，Ｂ信号をマトリクス部で混合して得た輝度信号ｓ２０をビデオ検出部１３へ送る。
【００５４】
Ａ／Ｄコンバータ４は、タイミング制御部５からのサンプリングクロックｓ２により、アナログＲ，Ｇ，Ｂ信号を必要な階調数、本実施形態では８諧調でデジタイズする。Ａ／Ｄコンバータ４からのデジタル画像信号ｓ９を受けたデジタルプロセス部６は、ガンマ処理や、輪郭強調やノイズ抑制のためのデジタルフィルタ処理を行い、タイミング制御部５からのクロック信号ｓ３に同期して、データ並び変え部７ヘデジタル画像信号を出力する（図３参照）。また、ディジタルプロセス部６は、システム制御部１４からの係数データｓ１５により輪郭強調の制御やコントラスト制御も行う（図３参照）。
【００５５】
データ並び変え部７は、１水平期間Ｒ，Ｇ，Ｂ各１６０個のデータ（ｓ９）をクロックｓ４に同期して時間軸圧縮し、かつ蛍光体の色配列に対応した順にデータを並び変えたデータ列信号ｓ１０を生成し、シフトレジスタ８に１ライン４８０個のシリアル画像データとして転送する。従って、クロックｓ４はクロックｓ３の３倍の周波数を有する（図３参照）。
【００５６】
シフトレジスタ８は、シリアル画像データｓ１０をシフトクロックｓ６により読み込み、１ライン４８０個のシリアル画像データをパラレルデータに変換して水平ブランキング期間に変調信号発生部９に送る。
【００５７】
変調信号発生部９はパルス幅変調方式によって駆動信号を形成するものであり、１行の表面伝導型放出素子数に対応する４８０個のパルス幅変調器から構成される。そして各々のパルス幅変調器に読み込まれた画像データの大きさに比例した時間幅を持つパルス信号を、１水平期間中に、パルス幅変調信号ｓ７及び場合によりパルス並べ替え用信号ｓ２２、ｓ２３により発生し、水平駆動ドライバ１０へ送る。
【００５８】
水平駆動ドライバ１０は、Ｖｆ制御部１５からの信号ｓ１７により表面伝導型放出素子に印加するパルス信号の電圧振幅Ｖｅを制御された駆動信号を、画像表示パネル１に出力する。
【００５９】
タイミング制御部５からの行走査のためのタイミング信号ｓ８（V_START，H_CLK）を受けるシフトレジスタ１１は、走査のための行選択信号を垂直駆動ドライバ１２に送る。垂直駆動ドライバ１２は２４０行分のトランジスタなどのスイッチ素子からなり、選択時に導通してＶｆ制御部１５から送られるバイアスＶｓを画像表示パネル１に印加する（図２参照）。
【００６０】
このように１水平ライン毎の水平駆動ドライバ１０からの画像変調データ出力を垂直駆動ドライバ１２が順次走査選択していることにより、画像表示パネル１に画像信号が表示される。
【００６１】
図４にシステム制御部１４の構成を示す。システム制御部１４は、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＥＥＰＲＯＭ２４、Ａ／Ｄコンバータ２５、Ｄ／Ａコンバータ２６、Ｉ／Ｏポート２７からなり、ＲＯＭ２２に格納されたプログラムにより、装置の制御が行われる。Ｄ／Ａコンバータ２６の出力信号ｓ１３，ｓ１４はコントラスト制御、ブライトネス制御信号であり、アナログプリプロセス部３に伝達され、Ｒ，Ｇ，Ｂ信号のレベルや直流再生量をコントロールする。ｓ１６は、選択時の素子印加電圧Ｖｆの制御信号で、Ｖｆ制御部１５に伝達される。ｓ１８は、電子ビーム加速のための高圧電圧Ｖａ（ｓ１９）を出力する高圧発生部１７に伝達され高圧電圧Ｖａ（ｓ１９）を制御する。
【００６２】
ユーザインターフェース部１６は、画質調整などのユーザ要求のシステム制御部１４への伝達や、システム制御部１４からの諸情報の表示などを信号ｓ１２により行う。
【００６３】
次に、以上のような構成を備えた第１の実施形態の画像表示装置における、変調信号の発生方法（変調信号発生部９の動作）について説明する。
【００６４】
図５は第１の実施形態による変調信号の出力タイミング例を示すタイムチャートである。変調信号発生部９は４８０本の各列方向配線Ｘ1からＸ480に対して、図５に示すようなタイミングでパルスを発生させる。
【００６５】
例えば、ある行方向配線を選択している期間１Ｈを８等分（２^3等分（ここで、Ｘ^Yは、ＸのＹ乗を表す。なお、べき乗については、以下同様の表記を用いる））した長さを基本パルス期間ｔ0とする。そして、８階調即ち３ｂｉｔで表された画像データの各ｂｉｔに対応するパルス期間を設定しておき、値が１となっているビットに対応するパルス期間において駆動信号を印加する。すなわち、２^0のビットには２^0×ｔ0の長さのパルス期間、２^1のビットには２^1×ｔ0の長さのパルス期間、２^2のビットには２^2×ｔ0の長さのパルス期間が割り当てられており、値が１となっているビットに対応するパルス期間をオンにする。
【００６６】
図５の例では、Ｘ1の列方向配線においては、２^0のビットにはＴ7が、２^1のビットにはＴ5，Ｔ6が、２^2のビットにはＴ1〜Ｔ4が割り当てられている。そして、Ｘ1の行に「３」という値が印加されると、２^0と２^1のビットが１となるので、これらに対応する期間（Ｔ5、Ｔ6及びＴ7）において駆動信号が印加される。
【００６７】
更に図５に示したように各ｂｉｔに対応するパルスの発生期間を列方向配線毎に分散させる。例えば、Ｘ2の列方向配線では、２^0のビットにはＴ3が、２^1のビットにはＴ1，Ｔ2が、２^2のビットにはＴ5〜Ｔ8が割り当てられている。そして、Ｘ2の行に「５」が印加されると、２^0と２^2のビットが１となるので、これらに対応する期間（Ｔ3及びＴ5〜Ｔ8）において駆動信号が印加される。
【００６８】
この結果、例えば列方向配線Ｘ1，Ｘ2，Ｘ3，Ｘ4，…に対して画像データが３，５，７，１，０，２，２，２，２，２，２，２，…であった場合、図５で黒く塗り潰した期間にパルスを発生させることになる。
【００６９】
このようにある行方向配線が選択されている期間１Ｈ間でパルスの位置を分散させることにより、配線抵抗による電圧降下を低減でき、画像の輝度むらを低減することができる。
【００７０】
なお、上述した変調信号発生部９におけるパルス位置の分散は例えば図６に示すような回路で実現できるであろう。図６は、変調信号発生部９における、１つのパルス幅変調器の回路構成例を示す図である。図において、３１はカウンタであり、１水平期間（図５の１Ｈ）を８等分した周期を有するクロックを計数してその計数値を出力する。なお、本例では、カウンタ３１は計数値として０〜７（３ビット）を出力する。３２はデコーダであり、カウンタ３１より入力された計数値に対応するビットをオンとして出力する。例えば、カウンタ３１よりの入力値が６である間は、６番の出力ビットがオンとなる。３３は８個のアンドゲートであり、それぞれ、一方の入力がデコーダ３２の出力ビットと接続され、他方が画像データ値の各ビットと接続される。
【００７１】
８個のアンドゲート３３は、図６において上から順に図５の期間Ｔ1〜Ｔ8に対応しており、接続されている画像データの各ビットの値に応じてその出力がオン、オフされる。図６では、図５におけるＸ1の列方向配線に対応する回路構成が示されているが、他の列方向配線に対応させるためには、アンドゲート３３と画素データの各ビットとの接続を変更すればよいことは明らかである。
【００７２】
なお、上記実施形態において、入力信号としてＴＶ信号を用いたがこれに限定されるものではなく、ＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭやハイビジョンのＭＵＳＥでも同一の考え方で実現できる。さらにＴＶ信号以外の例えばコンピュータの信号についても同様に適用できることは明らかであろう。
【００７３】
また、１行中の画像データの輝度が高い場合には、各列方向配線に印加されるパルスの時間的な重なりが増大し、上述のごとき駆動パルスの分散による効果が低下してしまう。従って、１行中の画像データの輝度が所定値よりも高い場合には、当該行における画像データの値を低下させて、駆動パルスの分散性を向上するようにしても良い。この点については第３の実施形態において後述する。
【００７４】
［第２の実施形態］
次に、第２の実施形態として、変調信号発生部９から発生される信号の別の形態を説明する。図７は、第２の実施形態による変調信号の出力タイミング例を示すタイムチャートである。第２の実施形態では、４８０本の各列方向配線Ｘ1からＸ480に対して図７に示したタイミングでパルスを発生させる。即ち、ある行方向配線を選択している期間１Ｈを７等分（２^3−１等分）した長さの期間を基本パルス期間ｔ0とする。そして、上記第１の実施形態と同様に、８階調即ち３ｂｉｔで表された画像データの各ｂｉｔに対応する長さ、即ち２^0×ｔ0，２^1×ｔ0，２^2×ｔ0の長さのパルスを印加する。このとき、図７に示したように、各ｂｉｔに対応するパルスの発生期間を列方向配線毎に分散させる。例えば列方向配線Ｘ1，Ｘ2，Ｘ3，Ｘ4，…に対して画像データが３，５，４，１，０，２，２，２，２，２，２，…であった場合、図２で黒く塗り潰した期間にパルスを発生させる。
【００７５】
このようにある行方向配線が選択されている期間１Ｈ間でパルスの位置を分散させることにより、配線抵抗による電圧降下を低減できる。なお、第１の実施形態同様、１行中の画像データの輝度が所定値よりも高い場合には、当該行における画像データの値を低下させて、駆動パルスの分散性を向上するようにしても良い。
【００７６】
以上説明した第２の実施形態と前述の第１の実施形態を比較すると、第２の実施形態の方が単位時間ｔ０が長くなるので、同じ放出電流Ｉｅで同じ高電圧Ｖａでも、第１の実施形態よりも相対的に輝度が上がる。一方、第１の実施形態の方が、第２の実施形態よりもパルスの立ち上がり位置の種類が多い分、全体に輝度値が低い画面で特に同時に点灯する素子数を減らすことが可能であり、配線抵抗による電圧効果の低減をより良好に達成できる。
【００７７】
［第３の実施形態］
次に、第３の実施形態として、変調信号発生部９から発生させる信号の更に別の形態を説明する。図８は、第３の実施形態による変調信号の出力タイミング例を示すタイムチャートである。第３の実施形態では、４８０本の各列方向配線Ｘ1からＸ480に対して図８に示したタイミングでパルスを発生させる。即ち、ある行方向配線を選択している期間１Ｈを８等分（２^3等分）した長さの期間を基本パルス期間ｔ0とし、基本時間幅ｔ0の時間幅を持つ基本パルス印加を期間Ｐ0とする。そして、２^0個の基本パルス印加期間Ｐ0を含む期間を第１グループ、２^1個の基本パルス印加期間Ｐ0を含む期間を第２グループ、２^2個の基本パルス印加期間Ｐ0を含む期間を第３グループ、基本時間幅ｔ0の時間幅を持つパルスを印加しない期間を第４グループとしてグループ分けする。
【００７８】
ここで、第１グループは画像データの２^0のビットに、第２グループは画像データの２^1のビットに、第３グループは画像データの２^2のビットにそれぞれ対応する。そして、これら４種類のグループの組み合わせによりパルス幅変調を行う。このとき、４種類のグループの何れかに属する２^3個の基本パルス印加期間Ｐ0の出現順番を列毎に変える。例えば、第１グループに属する基本パルス印加期間をＰ0-1、第２グループに属する基本パルス印加期間をＰ0-2、第３グループに属する基本パルス印加期間をＰ0-3とすると、１個のＰ0-1、２個のＰ0-2、４個のＰ0-3が存在し、これら７個の基本パルス印加期間の出現順序を、図８に示すように、列配線毎に入れ替える。そして上記実施形態１と同様に、８階調即ち３ｂｉｔで表された画像データの各ｂｉｔが１であれば対応するグループに割り当てられた期間にパルスを発生する。
【００７９】
さらに第３の実施形態では、図１のビデオ検出部１３で、アナログプリプロセス部３からの輝度信号ｓ２０をタイミング制御部５からの水平ブランキングが付加された１フィールド毎のゲート信号ｓ５（図２参照）により積分し、輝度信号の平均値をフィールド毎に検出し、輝度信号ｓ１１としてシステム制御部１４に伝達する。
【００８０】
システム制御部１４において、検出平均輝度信号ｓ１１は、Ａ／Ｄコンバータ２５によってＣＰＵ２１に取り込まれ（図４）、システム制御部１４内部で持っている基準値と比較される。検出平均輝度信号ｓ１１がその基準値、第３の実施形態ではレベル４、よりも大きい場合に、Ｄ／Ａコンバータ２６の出力信号ｓ１３によりコントラスト制御を行い、結果として水平駆動ドライバ１０からの出力パルス幅を抑制することにより、パネル１の発光輝度を所定の基準値以下に制御する。本実施形態では全体の輝度レベルを１／２にする。この輝度レベルの制御は参考例５で詳述する。
【００８１】
さらに図８に示したように各ｂｉｔに対応するパルスの基本パルス印加期間Ｐ0を列方向配線毎にほぼ乱数的に分散させる。ここで例えば列方向配線Ｘ１，Ｘ２，Ｘ３，Ｘ４，…に対する画像データが６，５，７，２，０，７，７，７，７，７，７，７…であった場合、検出平均輝度信号ｓ１１は基準値レベル４よりも大きいので、全体の輝度信号を１／２として３，３，４，１，０，４，４，４，４，４，４，４，…とし、図８で黒く塗り潰した期間にパルスを発生させる。
【００８２】
このようにある行方向配線が選択されている期間１Ｈ間でパルスの位置を分散させただけでは、全体の輝度レベルが大きいときには同時に通電されている素子数が増え、パルス位置を分散させた効果が弱くなるが、第３の実施形態のようにその場合に全体の輝度レベルを下げることにより、配線抵抗による電圧降下を低減する効果が保たれる。さらに輝度の増加に伴って放出された電子ビーム量が増大し、装置の消費電力が大きくなってしまうという課題も解決される。
【００８３】
以上Ｒ，Ｇ，Ｂ縦ストライプ配列の場合の、アナログプリプロセス部３からの輝度信号ｓ２０を用いた輝度評価値で発光輝度を制御する例を記した。この場合、輝度信号ｓ２０はＲ，Ｇ，Ｂ信号が同等の割合で混合されているが（例；ｓ２０＝１／３（Ｒ＋Ｇ＋Ｂ））市松配列のようにＲ，Ｇ，Ｂの蛍光体の数が異なる場合には、その割合で輝度信号ｓ２０を生成する。
【００８４】
［参考例１］
次に、参考例１を説明する。図９は参考例１による画像形成装置の一部である駆動回路部分の構成を示したブロック図である。同図において、１０１はマルチ電子ビーム源を用いた表示パネル、１０２は線順次による表示の為の選択ラインの走査駆動を行うための走査側駆動回路、１０３は画像に基づいたパルス信号を駆動信号として出力する変調側駆動回路、１０４は画像データ信号を所定の駆動パルスに変換する電圧−パルス変換回路、１０５は放出電子を加速するための高圧電源である。
【００８５】
前述したように、マルチビーム電子源基板上のマトリクス配線での電圧降下により、各電子放出素子に印加される電圧に分布を生じる。この分布は、配線抵抗を小さくするか駆動電流を小さくすることにより抑制することができる。
【００８６】
以下、参考例１による、図９に示された駆動回路部分の動作を説明する。まず、走査制御信号により走査側駆動回路１０２から所定の選択ラインに選択電圧が出力される。次に、電圧−パルス変換回路１０４により、選択ラインに対応した画像データ信号を信号の振幅に応じたパルス幅に相当するパルス列に変換し、そのパルス信号を変調側駆動回路１０３により駆動信号としてパネルに印加させる。以上の動作を、走査側駆動回路１０２によって順次選択されるラインについて行うことにより表示を行わせる。
【００８７】
次に、図１０乃至図１４を用いて電圧−パルス変換回路１０４の動作について説明する。図１０は参考例１による電圧−パルス変換回路の詳細な構成を示すブロック図である。図１０において、１４１は、画像データ信号の振幅に応じた幅に相当するパルス列に変換する電圧−パルス列変換回路である。また、１４２乃至１４４は、電圧−パルス列変換回路１４１により変換されたパルス列を以下に説明するような規則に従って並べ替えるパルス列並べ替え回路である。
【００８８】
まず、１ラインの走査期間の分割数Ｐを３とした場合（パルス列並べ替え回路の数も少なくとも３個となる）を例にとって、電圧−パルス変換回路１０４の動作について説明する。図１１は任意の隣接する３つ変調側端子ｍ−１、ｍ、ｍ＋１に対応する画像信号の例を示す図である。表示画像に応じ、各隣接する３つの素子には異なる振幅の画像信号入力されている。
【００８９】
図１２は、図１１に示した素子番号ｍ−１、ｍ、ｍ＋１の画像信号を振幅に応じたパルス幅に変換した信号を示す図である。図１２において、１ライン走査期間とは、１画面を走査する場合に線順次でライン駆動しているときの特定ラインについて割り当てられる時間（１Ｈ、１水平期間）をさす。
【００９０】
図１３（１）、（２）、（３）はパルス列並べ替え回路１４２、１４３、１４４のブロック図である。パルス列並べ替え回路１４２では各パルス信号ラインに１ライン走査期間１Ｈ分だけ信号を遅延させる１Ｈディレイラインが挿入されている。これによりパルス信号ｘ１、ｘ４、…ｍ−１…は１Ｈだけ遅延した信号ｘ１’、ｘ４’…ｍー１’…として出力される。すなわち図１４に示したように、素子番号ｍ−１に対応する電圧−パルス列変換回路１４１の出力信号は信号ｍ−１’に変換される。
【００９１】
パルス並べ替え回路１４３では各パルス信号ラインは（４／３）・Ｈディレイラインを挿入したラインと（１／３）・Ｈディレイラインを挿入したラインとに分岐され、Gate-1で合成される。Gate-1では、タイミング制御部５で発生されたゲートタイミング信号ｓ２２に従って、信号ｓ２２が１のときは４／３ディレイラインが挿入されたラインを選択し、０のときはＨ／３ディレイラインが挿入されたラインを選択する。これによりパルス信号ｘ２、ｘ５…は一部パルス並べ替え処理が施された信号ｘ２’、ｘ５’、…として出力される。すなわち図１４に示したように、素子番号ｍに対応する電圧−パルス列変換回路１４１の出力信号はパルス幅が（２／３）・Ｈ以上の場合は一部パルスが並べ替えられた信号ｍ’に変換される。
【００９２】
パルス並べ替え回路１４４では同様に各パルス信号ラインは（５／３）・Ｈディレイラインを挿入したラインと（２／３）・Ｈディレイラインを挿入したラインとに分岐され、Gate-2で合成される。Gate-2ではゲートタイミング信号ｓ２３に従って、１のときは（５／３）・Ｈディレイラインが挿入されたラインを選択し、０のときは（２／３）・Ｈディレイラインが挿入されたラインを選択する。これによりパルス信号ｘ３、ｘ６…ｍ＋１…は一部パルス並べ替え処理が施された信号ｘ３’、ｘ６’、…ｍ＋１…として出力される。すなわち図１４に示したように、素子番号ｍ＋１に対応する電圧−パルス列変換回路１４１の出力信号は、パルス幅がＨ／３以上の場合は一部パルスが並べ替えられた信号ｍ＋１’に変換される。
【００９３】
ここで、パルス列並べ替え回路１４３、１４４において、パルス幅ｂあるいはｄのパルスを１番目のＨ／３の期間に配置したのは、異なるパルス列並べ替え回路毎にパルスを配置する最初の位置を変えていったとき１Ｈの期間に収まらないパルスが出てきたので最初の位置にずらして配置したものである。実際の表示パネルの駆動においては、以上説明したような動作をすべての素子番号について行えばよい。
【００９４】
以上説明した電圧−パルス変換回路の動作をすべての素子番号に対応する変調信号について行えば、画像表示を行う場合に、素子番号によって異なる時間に立ち上がるような駆動信号を印加させることが可能となる。従って、同時に駆動される電子放出素子の数が減少し、走査側配線を流れる駆動電流の瞬時値が小さくなる。このため、図１５の実線によって示したように行方向配線での電圧降下を抑制することが可能となる。なお、図１５において破線で示したのは、上述のようなパルスの立ち上がりタイミングを分散させない従来の手法によって電子源を駆動した場合の電圧降下を示す。
【００９５】
また、本参考例では分割数Ｐを３とした場合について説明したが、これに限られるものではなく、他の分割数を採用した場合でも、上記と同様に行方向配線での電圧効果が抑制され、輝度分布の均一な高画質の画像表示を行うことができる。
【００９６】
［参考例２］
図１６は、参考例２による画像形成装置の駆動回路部分の構成を示すブロック図である。同図において、図９と同様の動作を行うものについては同一の番号を付した。図１６において、１０６は画像データ信号を所定の駆動パルスに変換する電圧−パルス変換回路である。参考例１における電圧−パルス変換回路１０４と比して、輝度評価回路１０８の評価値に基づいてパルス幅を制御する構成が追加されている。１０７は表示パネル１０１における放出電流を測定する為の電流計、１０８は放出電流から輝度を予測する輝度評価回路である。
【００９７】
前述したように、マルチビーム電子源基板上のマトリクス配線での電圧降下により、各電子放出素子に印加される電圧に分布を生じる。この分布は、配線抵抗を小さくするか駆動電流を小さくすることにより抑制することができる。
【００９８】
以下、参考例２による図１６に示した駆動回路部分の動作を説明する。まず、走査制御信号により走査側駆動回路１０２から所定の選択ラインに選択電圧が出力される。一方、電圧−パルス変換回路１０６により、選択ラインに対応した画像データ信号の振幅と、輝度評価回路１０８で予測した輝度とに基づいてパルス列を生成し、そのパルス信号を変調側駆動回路１０３により駆動信号として表示パネル１０１に印加させる。以上の動作を順次走査する選択ラインについて行うことにより表示を行わせる。
【００９９】
次に、図１７及び図１８を用いて輝度評価回路１０８の動作について説明する。図１７は、画像を表示したときの電流計１０７の出力を複数画面分示したものである。図中の表示期間内で線順次に電子放出素子が駆動され１画面分の表示がなされる。帰線期間は例えばテレビ信号に見られる画面間の画像を表示しない期間である。また、図１８は、電流計１０７の出力を輝度評価回路１０８に含まれる図示されないローパスフィルタ（ＬＰＦ）に入力した際の、ＬＰＦの出力信号を示したものである。この出力信号は画面間の１画面分の平均電子放出量の緩やかな変化を示す信号となる。即ち、電子放出量に輝度が比例するものとすると、この信号は輝度予測した信号となる。
【０１００】
図１９は参考例２による電圧−パルス変換回路の詳細な構成を示すブロック図である。以下、図１９を用いて電圧−パルス変換回路１０６の動作について説明する。この場合も、領域分割数を３とした場合を例にとって説明する。
【０１０１】
図１９において、１６１は電圧−パルス列変換回路であり、画像データ信号の振幅及び輝度評価回路１０８の出力に応じて電圧−パルス幅変換の変換係数を決定し、入力された画像データ信号をこれらに応じた幅のパルス列に変換する。１６２乃至１６４は、図１０で説明したパルス列並べ替え回路１４２乃至１４４と同様の動作をなすパルス列並べ替え回路である。電圧−パルス変換回路１６１は、変調信号のレベルに輝度評価回路１０８で予測した輝度信号に応じた変換係数を乗じた長さのパルスに変換する動作をなすものである。
【０１０２】
図２０は、図１１に示した任意の隣接する３つ変調側端子ｓ−１、ｓ、ｓ＋１に対応する画像信号を電圧−パルス列変換回路１６１によりパルスに変換した信号を示した図である。１ライン走査期間（１水平期間）のほぼ全期間内のパルス長さの場合の輝度を最大輝度Ｂｍとし、輝度評価回路１０８より得られる輝度評価値をＢとする。このＢｍ値を、Ｂ値に分割数である３を掛けた値で割った値をｒ（ｒ＝Ｂｍ÷（Ｂ×３））とする。図１２におけるパルス長さに、輝度に応じた信号であるｒを掛けた信号が図２０のパルス信号である。但し、ｒが１以上のとき（すなわち、Ｂ値がＢｍ値の１／３以下のとき）には、ｒは掛けないものとする。以上の処理の結果、パルスａ、ｂ、ｃの幅は必ず１ライン走査期間１Ｈの１／３（１／ｑ）の値以下になる。
【０１０３】
次に、図２１に示すように、パルス列並べ替え回路１６２〜１６４により、１ライン走査期間である１Ｈを３つに区切った時間のそれぞれの期間に、変換されたパルスを位置を変えて再配置させる。仮に、素子番号ｓ−１に対応するパルス列を並べ替える為の回路をパルス列並べ替え回路１６２とする。同様に、素子番号ｓにはパルス列並べ替え回路１６３が、素子番号ｓ＋１にはパルス列並べ替え回路１６４が対応するものとする。即ち、パルス列並べ替え回路１６２は、１番目のＨ／３の期間にパルス幅ａのパルスを、パルス列並べ替え回路１６３は、１番目のＨ／３の期間にはパルスを配置せず、２番目のＨ／３の期間にパルス幅ｂのパルスを配置し、パルス列並べ替え回路１６４は、３番目のＨ／３の期間にパルス幅ｃのパルスを配置し、１番目及び２番目のＨ／３の期間にはパルスを配置しない。実際の表示パネルの駆動においては、以上説明したような動作をすべての素子番号について行えばよい。
【０１０４】
以上説明した電圧−パルス変換回路の動作をすべての素子番号に対応する変調信号について行えば、画像表示を行う場合に、素子番号によって３種類の期間のいずれかにおいて立ち上がるような駆動信号を印加させることが可能となる。この結果、同時に駆動される電子放出素子の数が減って走査側配線を流れる駆動電流の瞬時値が小さくなり、図１５で説明したように配線での電圧降下を抑制することが可能となる。また、全画面が明るい画面となった場合にも輝度が制限されるために、高圧電源の実効電流が下がり、消費電力を抑える効果も得られる。
【０１０５】
また、輝度評価回路１０８は、高圧電源を流れる電子放出電流を測定することにより輝度を評価する例を説明したが、実際の表示面の輝度を輝度計を用いたり、変調信号を評価して輝度を予測しても同様に配線での電圧降下を抑制することができる。
【０１０６】
また、本参考例では分割数ｑを３とした場合について説明したが、これに限られるものではなく、他の場合にも同様に配線での電圧効果が抑制することができる。
【０１０７】
［参考例３］
次に、参考例３を説明する。本参考例においても、走査方法を線順次走査とし、表示画像に階調をつけるために、一水平走査時間（１Ｈ）内の電子放出期間を変調信号の時間幅で制御することにより、蛍光体の発光総量を制御し、階調表現することを基本とする。参考例３では、以下に説明する手法により、特に配線の抵抗分によって生じる電子放出量及び輝度の分布（ばらつき）を改善する。
【０１０８】
まず、参考例３の概要を説明する。図２２は参考例３におけるマルチ電子源および画像表示装置の駆動方法を説明するための図である。参考例３では行方向素子数Ｍ＝１０００、列方向素子数Ｎ＝３０００の例について説明する。
【０１０９】
図２２において表示パネル２０１はＭ本の行方向配線２０２、Ｎ本の列方向配線２０３、Ｎ×Ｍ個の冷陰極素子２０４を有する。各配線の端部にかかれているＶｘ１〜ＶｘＭはそれぞれ１行目からＭ行目までの行方向配線２０２の端部に印加する電圧、Ｖｙ１〜ＶｙＮはそれぞれ１列目からＮ列目までの列方向配線２０３の端部に印加する電圧を表わしている。
【０１１０】
図２３は参考例３による行方向配線及び列方向配線への電圧印加（Ｖｘ１〜ＶｘＭ，Ｖｙ１〜ＶｙＮ）のタイミングを表すタイムチャートである。図２３では、期間Ｋにおいて１行目の冷陰極素子、期間Ｋ＋１では２行目、期間Ｋ＋２では３行目、期間Ｋ＋３では４行目の冷陰極素子にしきい値電圧Ｖｔｈ以上の電圧を印加して、１行毎に冷陰極素子から電子を放出させている。
【０１１１】
期間Ｋでは、１行目の冷陰極素子を駆動するため、走査信号Ｖｘ１を−Ｖｔｈ（本参考例ではＶｔｈ＝７Ｖとなるように冷陰極素子を設計した）とし、各列方向配線に画像信号に対応した時間幅を有する変調信号（波高値＋Ｖｔｈ）を印加する。参考例３では、図２３のタイムチャートに示されるように、各列方向配線に印加される変調信号は、一水平走査期間の始まりに同期して立ち上がるグループと、終わりに同期して立ち下がるグループに分けて作成される。このグループ分けの方法については、いろいろな方法が適用可能であるがその方法については後述する。
【０１１２】
図２３に示すように変調信号の立ち上がり位置を分散させて表示パネルを駆動することにより、変調信号側から選択している行の冷陰極素子を通って選択行の行方向配線へと流れ出る電流を時間的に分散させることができる。この結果、選択行の行方向配線上での電圧降下を低減させることができる。よって、行方向配線上での電圧降下に起因する輝度の分布が低減し、輝度の均一性を向上させることができた。
【０１１３】
以下、変調信号の印加タイミングのグループ分けについて詳細に説明する。
【０１１４】
参考例３では、変調信号の分散のさせ方の一例として、奇数番目の列方向配線には立ち上がりを一水平走査期間の始めに同期させたパルスを、偶数番目の列方向配線には立ち下がりを一水平走査期間の終わりに同期させたパルスを印加する。
【０１１５】
図２４は、参考例３による画像表示装置を説明するための図である。図２４に沿って信号の流れを説明する。
【０１１６】
まずＮＴＳＣ信号などの映像信号はデコーダ２２１に入力される。図２５はデコーダ２２１の詳細な構成を示すブロック図である。デコーダ２２１は、図２５に示すように、デコーダ部２５０、アナログプリプロセス部２５１、Ａ／Ｄコンバータ２５２、ディジタルプロセス部２５３などから構成されている。デコーダ部２５０は、映像中間周波数回路や、映像検波回路から成り立っており、入力されるＮＴＳＣ信号などの映像信号をアナログＲ，Ｇ，Ｂ信号にデコードする。アナログプリプロセス部２５１は、同期分離回路、色調整回路、コントラスト制御回路、直流再生回路、ブライトネス制御回路、ローパスフィルタなどからなり、信号レベル制御、直流再生、帯域制限されたＲ，Ｇ，Ｂ信号を各色のＡ／Ｄコンバータ２５２に出力する。また、ＰＬＬのための同期信号（ｓｙｎｃ）をタイミング制御回路２２３（図２４）へ送る。
【０１１７】
Ａ／Ｄコンバータ２５２はタイミング制御回路からのサンプリングクロックによリアナログＲ，Ｇ，Ｂ信号を必要な階調数でディジタイズする。Ａ／Ｄコンバータ２５２からのディジタル画像信号をうけたディジタルプロセス部２５３はガンマ処理や、輪郭強調や、ノイズ抑制のためのディジタルフィルタ処理を行い、データ配列変換回路２２２（図２４）ヘディジタル画像信号を出力する。なお、同期信号Ｓｙｎｃは、垂直同期信号と水平同期信号とを含む。またＲ，Ｇ，Ｂは赤、緑、青の各色についての輝度データを含んでいる。
【０１１８】
図２４に戻り、タイミング制御回路２２３はデコーダ２２１より供給される同期信号ｓｙｎｃに基づいて各部の動作タイミングを調整するためのタイミング制御信号を発生する。タイミング制御回路２２３から各部へのタイミング信号の流れは図２４中、点線矢印で表わした。
【０１１９】
データ配列変換回路３２２はデコーダ２２１から供給される３原色の輝度データＲ、Ｇ、Ｂを表示パネルの画素配列に合わせて配列し、シリアルなディジタル画像信号Ｄａｔａとして出力する。参考例３では、１つの例としてこのディジタル画像信号Ｄａｔａを８ｂｉｔのデータとした。
【０１２０】
データ配列変換回路２２２から出力されたディジタル画像信号Ｄａｔａは、タイミング制御回路から供給されるタイミング信号に基づいてＳ／Ｐ変換回路２２４に順次蓄えられる。Ｓ／Ｐ変換回路２２４は１水平期間分のディジタル映像信号を蓄積すると、タイミング制御回路２２３から送られるタイミング信号に従って、ディジタル映像信号を１ラインメモリ２２５に転送する。１ラインメモリ２２５の出力はパルス幅変調回路２２６の入力に接続されている。
【０１２１】
パルス幅変調回路２２６はおもにカウンタやラッチによって構成されていて、タイミング制御回路から供給されるタイミングに合わせてカウントを行い１ラインメモリから供給されるディジタル映像信号に対応した時間幅を持つパルス幅変調信号に変換する回路である。
【０１２２】
図２６は参考例３によるパルス幅変調回路２２６の構成を示すブロック図である。参考例３のパルス幅変調回路２２６では、図２６に示すように、奇数番目の列にはアップカウンタ２４０、偶数番目の列にはダウンカウンタ２４１が配置されている。各カウンタは、タイミング制御回路２２３から送られてくるタイミング信号Ｌｏａｄ，ＣＬＫに基づいて動作する。
【０１２３】
パルス幅変調回路２２６の奇数番目の列に対応するアップカウンタ２４０は、Ｌｏａｄ信号に同期して出力をＨｉｇｈとするとともに１ラインメモリ２２５からデータをロードし、タイミング信号ＣＬＫによってアップカウントを行い、Ｃａｒｒｙとなるとともにその出力をＬｏｗとする仕組となっている。この結果、アップカウンタ２４０では、１水平期間の開始に同期して立ち上がり、設定された期間（パルス幅）が経過した後に立ち下がるパルスが出力される。
【０１２４】
一方、パルス幅変調回路２２６の偶数番目の列に対応するダウンカウンタ２４１は、Ｌｏａｄ信号に同期して出力をＬｏｗとするとともに１ラインメモリ２２５からデータをロードし、タイミング信号ＣＬＫに従ってダウンカウントを行い、Ｂｏｒｒｏｗとなるとともにその出力をＨｉｇｈとし、１水平期間の終了時に出力をＬｏｗとする仕組となっている。この結果、ダウンカウンタ２４１では、１水平期間の終了時に同期して立ち下がるパルスが出力される。
【０１２５】
以上の動作タイミングをタイミングチャートに表わすと図２７のようになる。図２７は参考例３によるパルス幅変調回路２２６の動作を説明するタイミングチャートである。奇数列にはアップカウンタ２４０が配置されているので、１水平期間の開始（データロード）に同期してパルス信号が立ち上がり、ロードされたデータ分だけＣＬＫ信号をカウントした後に当該信号を立ち下げる。一方、偶数列においてはダウンカウンタ２４１が配置され、ＣＬＫ信号によって２５５からダウンカウントを行う。そして、ロードされたデータよりもカウント値が小さくなった時点でパルス信号を立ち上げ、ダウンカウンタが０となった時点でパルス信号を立ち下げる。
【０１２６】
さて、図２４に戻り、変調信号電圧変換回路２２７ではパルス幅変調回路２２６から供給されるパルス幅変調信号Ｄｙ１〜ＤｙＮを表示パネルを駆動するのに最適な電圧レベルに変換する回路である。表示パネル２０１には図中に示すようにＨｖ端子があり、高圧電源Ｖａが印加されている。
【０１２７】
走査信号発生回路２２８は、Ｍｂｉｔのシフトレジスタ、ラッチ、トランジスタによって構成される回路で、一水平走査期間ごとに、その時選択している行方向配線の端部に選択電圧を印加し、非選択の行方向配線の端部を接地する。さらに、一水平走査期間が終了すると、その選択している行を切り替えて同様に電圧を印加する仕組を有する。走査信号発生回路のＭ個の出力は図２４には図示しなかったが、各行方向配線の両端に接続されていて、その両端に同じ電圧を印加するような仕組をとっている。
【０１２８】
表示パネルの各行方向配線、列方向配線に印加される電圧のタイムチャートを表わすと前述の図２３のようになる。選択信号はほぼ一水平走査期間の時間幅をもった、波高値−Ｖｔｈの矩形波であり、各列方向配線に印加される変調信号はそれぞれ表示する行の画像に対応したパルス幅を有する、波高値＋Ｖｔｈの矩形波で、奇数番目の列方向配線には立ち上がり位置が一水平走査期間の始めに同期したパルスが、偶数番目の列方向配線には立ち下がり位置が一水平走査期間の終わりに同期したパルスが印加される。
【０１２９】
以上のようにして、変調信号の電圧を印加するタイミングを分散させたことにより、列方向配線から選択している行方向配線に流れ込む素子電流を分散させることができ、それによって選択している行方向配線上の配線抵抗による電圧降下を減少させることができた。これにより、課題で説明した、配線抵抗の抵抗分による電圧降下に起因する輝度の分布を低減することができ、従来よりも均一な輝度を得ることができた。具体的には、一般的な駆動方法で動画を表示した際にも、人間の目で見ても明らかに分布があったが、参考例３の駆動回路で駆動した際にはほとんど肉眼では確認できなくなった。
【０１３０】
以上、参考例３によれば、前述したように変調信号の立ち上がり位置及び立ち下がり位置を制御してやることにより、配線抵抗の影響を低減し、輝度の均一性を上昇させることができた。
【０１３１】
［参考例４］
参考例４では、参考例３で述べた変調信号の分散のさせ方の変形例について説明する。参考例４では、変調信号の分散方法として、映像信号に応じて分散をさせる方法を採用する。すなわち、各列方向配線に印加するパルス幅変調信号の時間幅に対応したディジタル画像信号が２５６段階（８ｂｉｔ）であるとした場合に、０から１２７までの信号値の列方向配線には立ち上がり期間が一水平走査期間の始めに同期したその信号値に対応した時間幅を持つパルスを、１２８から２５５までの信号値の列方向配線には立ち下がり期間が一水平走査期間の終わりに同期したその信号値に対応した時間幅を持つパルスを印加する。
【０１３２】
本参考例の画像表示装置を説明するための概略図はおおむね図２４（参考例３）と同じであるので図示は省略する。参考例３と異なる点は、パルス幅変調回路２２６の構成である。
【０１３３】
図２８は参考例４によるパルス幅変調回路２２６の構成を説明するブロック図である。パルス幅変調回路２２６はおもにカウンタやラッチによって構成されており、タイミング制御回路２２３から供給されるタイミングに合わせてカウントを行い、１ラインメモリ２２５から供給されるディジタル映像信号に対応した時間幅を持つパルス幅変調信号に変換する。具体的には、図２８に示すように各列に対応してアップダウンカウンタ２４２が配置されている。各アップダウンカウンタ２４２は、タイミング制御回路から送られてくるＬｏａｄ信号の値によってアップカウンタ、ダウンカウンタのいずれかに切り替わり、ＣＬＫ信号をアップカウント或いはダウンカウントをする仕組となっている。
【０１３４】
ここで、１ラインメモリ２２５から送られてくるディジタル画像信号が０〜１２７（８ｂｉｔ）の範囲である場合には、アップダウンカウンタ２４２はアップカウンタとして動作し、ディジタル画像信号が１２８〜２５５の範囲である場合には、アップダウンカウンタ２４２はダウンカウンタとして動作する。例えば、１ラインメモリ２２５からロードされたディジタル画像信号の値が「１００」であった場合は、アップダウンカウンタ２４２はＣＬＫ信号に従ってダウンカウントをおこなう。
【０１３５】
図２９は参考例４によるパルス幅変調回路２２６の動作を説明するタイミングチャートである。上述したパルス幅変調回路２２６の構成により、１水平期間の半分未満のパルス幅の矩形信号はその立ち上がりが水平期間の開始に同期する。また、１水平期間の半分以上のパルス幅を有する矩形信号はその立ち下がりが水平期間の終了に同期するようになる。
【０１３６】
以上のような構成により、１ラインメモリから供給されるディジタル画像信号が０〜１２７までの信号値の列方向配線には、立ち上がり期間が一水平走査期間の始めに同期した、その信号値に対応した時間幅を持つパルスを、１２８〜２５５までの信号値の列方向配線には立ち下がり期間が一水平走査期間の終わりに同期した、その信号値に対応した時間幅を持つパルスを印加する。参考例４の駆動装置によって表示パネルの各配線に印加される電圧のタイムチャートを図３０に示す。
【０１３７】
このようにして変調信号の立ち上がり位置を分散させて表示パネルを駆動したところ、従来の場合と比較して表示パネルの中心部での輝度が上昇し、表示パネル全体で見ると輝度の分布が改善した。具体的には人間の目で見ても明らかに分布があったが、本参考例の画像表示装置で動画を表示した際にはほとんど肉眼では確認できなくなった。
【０１３８】
以上本参考例によれば、前述しように変調信号の立ち上がり位置及び立ち下がり位置を制御してやることにより、配線抵抗の影響を低減し、輝度の均一性を向上させることができた。
【０１３９】
［参考例５］
上述した参考例３及び参考例４で述べたパルス信号分散の方法では、特に変調信号の時間幅が長い場合或いは、輝度信号が高いほと、変調信号を分散した効果が滅少する傾向がある。これは変調信号の時間幅が長くなることにより、同時に点灯する列が多くなり、その影響として素子電流を分散させた効果が減少するためであることを本発明者らは確認している。
【０１４０】
ところで、表示パネル全体の発光輝度が高い場合には、表示パネル内の輝度の相対関係を残して、全体的に輝度を低下させても人間の目には輝度の低下はほとんど認識されないという現象がある。そこで、参考例５では、参考例３で述べた画像表示装置において、前述したデコーダ２２１の内部に、表示画面の輝度が平均して高い場合に表示画面全体として輝度を抑制するための回路を設け、さらに輝度の均一性を向上する。
【０１４１】
すなわち、参考例５では、表示パネルの発光輝度が全体として高い場合には、各列方向配線に印加する変調信号の時間幅を抑制し、表示パネル全体の輝度を抑制する構成を上述の参考例３の駆動回路に追加する。この回路の効果としては、人間の目には輝度の低下を認識されない一方で各列方向配線に印加する変調信号パルスが時間的に重なる期間を減少させることである。この結果、素子電流を分散させる効果があり、これにより配線の抵抗分に起因する行方向配線上での電圧降下を減少させ、表示パネル全体での輝度の均一化を実現する効果がある。更に、発光輝度が抑制されるので、消費電力の低減も図れる。
【０１４２】
参考例５の駆動回路の概要は図２４に示した参考例３の駆動回路とおおむね同じである。参考例５の特徴となるのは、すなわち参考例３と相違するのは、デコーダ２２１である。図３１は参考例５によるデコーダ２２１の構成を説明するブロック図である。
【０１４３】
ＮＴＳＣ信号などの映像信号はデコーダ２２１に入力される。デコーダ２２１は、図３１に示すように、デコーダ部２５０、アナログプリプロセス部２６１、Ａ／Ｄコンバータ２５２、ディジタルプロセス部２５３、ビデオ検出部２６２、コントローラ２６３によって構成される。ここで、アナログプリプロセス部２６１は、参考例３で説明したアナログプリプロセス部２５１の機能に加えて、コントローラ２６３から入力される輝度抑制信号に従って、その輝度値を抑制する機能を備える。
【０１４４】
デコーダ部２２１は、前述したように映像中間周波数回路や、映像検波回路から成り立っていて、入力されるＮＴＳＣ信号などの映像信号をアナログＲ，Ｇ，Ｂ信号にデコードする。アナログプリプロセス部２６１は、同期分離回路、色調整回路、コントラスト制御回路、直流再生回路、ブライトネス制御回路、ローパスフィルタとマトリックス回路などからなり、信号レベル制御、直流再生、帯域制限されたＲ，Ｇ，Ｂ信号を各色のＡ／Ｄコンバータ２５２へ出力する。また、ＰＬＬのための同期信号（ｓｙｎｃ）をタイミング制御部２２３へ送るとともに、Ｒ，Ｇ，Ｂ信号をマトリックス回路で混合して得た輝度信号をビデオ検出部２６２へ送る。Ａ／Ｄコンバータ２５２はタイミング制御回路２２３からのサンプリングクロックによリアナログＲ，Ｇ，Ｂ信号を必要な階調数でディジタイズする。Ａ／Ｄコンバータ２５２からのディジタル画像信号をうけたディジタルプロセス部２５３はガンマ処理や、輪郭強調や、ノイズ抑制のためのディジタルフィルタ処理を行い、データ配列変換回路２２２ヘディジタル画像信号を出力する。
【０１４５】
ビデオ検出部２６２はアナログプリプロセス部からの輝度信号を一水平走査期間ごとに積分して、一水平走査期間ごとに検出した輝度信号の平均値をコントローラ２６３に伝達する。コントローラ２６３では、平均輝度信号がある基準値よりも大きい場合に、アナログプリプロセス部２６１に輝度抑制信号を出力してコントラスト制御を行う。参考例５では、コントローラ２６３は、平均輝度信号に対して、アナログＲ，Ｇ，Ｂ信号を図３２に示すような倍率で抑制するように、輝度抑制信号を出力している。
【０１４６】
結果として各列方向配線に出力する、変調信号のパルス幅が抑制されることになり、表示パネルの発光輝度がある基準値以下に制御される。
【０１４７】
なお、表示パネルをＲ，Ｇ，Ｂ縦ストライプ配列とした場合にはマトリックス回路で演算させる混合輝度信号は、Ｒ，Ｇ，Ｂ信号が同等の割合で混合されるが（例：Ｓ０＝１／３（Ｒ＋Ｇ＋Ｂ））、市松配列のようにＲ，Ｇ，Ｂの蛍光体の数が異なる場合にはその割合で混合輝度信号を生成する。
【０１４８】
また、上記参考例では、輝度を抑制するためにアナログプリプロセス部２６１のコントラスト制御を用いたが、これに限らない。例えば、ディジタルプロセス部２５３でのディジタルデータＲ，Ｇ，Ｂの抑制によって輝度を制御してもよい。
【０１４９】
さらに輝度評価値を得るために高圧電源Ｖａに平均高圧アノード電流を検出する回路あるいは高圧電源Ｖａへ電力供給するラインの供給平均電流を検出する回路を設け、その検出信号をコントローラ２６３に送るようにしてもよい。
【０１５０】
以上のようにして輝度信号を制限し、その結果として変調信号の時間幅を制限することで、各列方向配線に印加する変調信号がより分散する効果がある。それによって各列方向配線から、選択行の冷陰極素子を介して選択している行方向配線に流れ込む素子電流を分散させることができ、配線抵抗上での電圧降下をさらに低減することができた。結果として配線抵抗に起因する表示パネルの輝度の均一性をさらに向上することが可能となった。
【０１５１】
このようにして変調信号の立ち上がり位置を分散させて表示パネルを駆動したところ、従来の場合と比較して表示パネルの中心部での輝度が上昇し、表示パネル全体で見ると輝度の分布が改善した。具体的には人間の目で見ても明らかに分布があったが、本参考例の画像表示装置で動画を表示した際には全く肉眼では確認できなくなった。
【０１５２】
以上、参考例３から参考例５によれば、変調信号の立ち上がり位置及び立ち下がり位置を制御してやることにより、配線抵抗の影響を低減し、輝度の均一性を上昇させることができた。
【０１５３】
［参考例６］
図３３は参考例６による画像表示装置の構成を示すブロック図である。同図において、第１の実施形態（図１）と同様の構成には同一の参照番号を付してある。図３３において、１は画像表示パネルであり、ここでは仮に水平４８０、垂直２４０の蛍光体が、Ｒ，Ｇ，Ｂ縦ストライプ状に配列され、各蛍光体に対応する電子放出素子が行方向配線電極と列方向配線電極により単純マトリクス状に配線されていることとし、このパネルを線順次駆動する例で説明する。
【０１５４】
入力ＴＶ信号ｓ１は、デコーダ部２によりアナログＲ，Ｇ，Ｂ信号にデコードされアナログプリプロセス部３に入力される。アナログプリプロセス部３は、同期分離回路、色調整回路、コントラスト制御回路、直流再生回路、ブライトネス制御回路、マトリクス回路、ローパスフィルタなどからなり、信号レベル制御、直流再生、帯域制限されたＲ，Ｇ，Ｂ信号を各色のＡ／Ｄコンバーター４へ出力する。またＰＬＬのための同期信号（ｓｙｎｃ）をタイミング制御部５へ送るほか、Ｒ，Ｇ，Ｂ信号をマトリクス部で混合して得た輝度信号をビデオ検出部３へ送る。
【０１５５】
Ａ／Ｄコンバーター４は、タイミング制御部３０５からのサンプリングクロックにより、アナログＲ，Ｇ，Ｂ信号を必要な階調数でデジタイズする。Ａ／Ｄコンバーター４からのデジタル画像信号ｓ９を受けたデジタルプロセス部６は、ガンマ処理や、輪郭強調やノイズ抑制のためのデジタルフィルター処理を行い、データ並び変え部７へデジタル画像信号を出力する。またシステム制御部１４からの係数データｓ１５により論郭強調の制御やコントラスト制御も行う。
【０１５６】
データ並び変え部７は、図２の水平タイミング概要に示すように１水平期間Ｒ，Ｇ，Ｂ各１６０個のデータ（ｓ９）をｓ１０のように時間軸圧縮し、かつ蛍光体の色配列に対応した順にデータを並び変えて、シフトレジスタ８に１ライン４８０個のシリアル画像データとして転送する。
【０１５７】
シフトレジスタ８は、シリアル画像データｓ１０をシフトクロックｓ７により読み込み、１ライン４８０個のシリアル画像データをパラレルデータに変換して水平ブランキング期間に変調信号発生部３０９に送る。
【０１５８】
参考例６においては、変調信号発生部３０９は電圧変調方式を使用しており、１行の電子放出素子に対応する４８０個の電圧変調器から構成される。そして各々の電圧変調器に読み込まれた画像データの大きさに応じた電圧振幅を持つパルス信号を１水平期間中に変調信号ｓ７により発生し、水平駆動ドライバー１０へ送る。
【０１５９】
水平駆動ドライバー３１０は、パルス幅制御部３１５からの信号ｓ３１７により電子放出素子に印加するパルス信号（画像表示パネル１に出力するパルス信号）のパルス幅を制御する。
【０１６０】
図３の垂直タイミング概要に示すように、タイミング制御部５からの行走査のためのタイミング信号ｓ８（Ｖ＿ＳＴＡＲＴ，Ｈ＿ＣＬＫ）を受けるシフトレジスタ１１は、走査のための行選択信号を垂直駆動ドライバー１２に送る。
【０１６１】
垂直駆動ドライバー１２は、２４０行分のトランジスターなどのスイッチ素子からなり、選択時に導通してＶｓ電圧発生部３１８から送られるバイアスＶｓを画像表示パネル１に印加する。このように１水平ライン毎の水平駆動ドライバー３１０からの画像変調データ出力を垂直駆動ドライバー１２が順次走査選択していくことにより、画像表示パネル１に画像信号が表示される。
【０１６２】
システム制御部１４の構成は、図４において上述したとおりであり、ＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、ＥＥＰＲＯＭ２４、Ａ／Ｄコンバーター２５、Ｄ／Ａコンバーター２６、Ｉ／Ｏポート２７からなる。そして、ＲＯＭ２２に格納されたプログラムにより、装置の制御が行われる。Ｄ／Ａコンバーター２６の出力信号ｓ１３、ｓ１４はコントラスト制御、ブライトネス制御信号であり、アナログプリプロセス部３に伝達されＲ，Ｇ，Ｂ信号のレベルや直流再生量をコントロールする。ｓ１６は、選択時の素子印加パルスのパルス幅の制御信号でパルス幅制御部１５に伝達される。ｓ１８は、電子ビーム加速のための高圧電圧Ｖａ（ｓ１９）を出力する高圧発生部１７に伝達され高圧電圧Ｖａ（ｓ１９）を制御する。
【０１６３】
ユーザーインターフェース部１６は、画質調整などのユーザー要求のシステム制御部１４への伝達や、システム制御部１４からの諸情報の表示などを信号ｓ１２により行う。
【０１６４】
ビデオ検出部１３は、アナログプリプロセス部３からの輝度信号ｓ２０をタイミング制御部５からの水平ブランキングが付加された１フィールド毎のゲート信号ｓ５（図２参照）により積分し、輝度信号の平均値をフィールド毎に検出した信号ｓ１１をシステム制御部１４に伝達する。
【０１６５】
検出平均輝度信号ｓ１１は、図４のＡ／Ｄコンバーター２５によってＣＰＵ２１に取り込まれ、システム制御部１４内部で持つ基準値と比較され検出平均輝度信号ｓ１１がその基準値よりも大きい場合に、Ｄ／Ａコンバーター２６の出力信号ｓ１３によりコントラスト制御を行い、結果として水平駆動ドライバー３１０からの出力パルス幅を抑制することにより、パネル１の発光輝度をある基準値以下に制御する。基準値は、システム制御部１４に於いて計算された、数フィールドもしくは数画面分の平均輝度値が用いられる。
【０１６６】
図３４は参考例６による輝度抑制を説明する図である。図３４の（ａ）は変調信号発生部３０９からの変調信号（電圧変調）を示している。この信号の輝度値が上述の基準値を上回っている場合、システム制御部１４からの指示（ｓ３１６）により、パルス幅制御部３１５によってパルス幅が制限される。その結果、図３４の（ｂ）に示すような駆動信号が水平ドライバ３１０から出力されることになる。すなわち、各駆動パルスの時間幅がｈだけ短くなり、結果として輝度値が抑制される。このｈの時間幅が、輝度値の大きさに応じて制御されることは言うまでもない。ｈは例えば本参考例では、最大電圧パルスを印加した場合に得られる最大輝度値をＢｍとし、検出平均輝度ｓ１１を輝度評価値Ｂとしたとき、
ｈ＝｛１−Ｂｍ／（３×Ｂ）｝Ｈ    （Ｂ＞Ｂｍ／３のとき）
ｈ＝０    （Ｂ≦Ｂｍ／３のとき）
とした。また、図３４の（ｂ）では、パルスの立ち下がりを早めているが、パルスの立ち上がりタイミングを遅くするようにしてもよいことは明らかであろう。
【０１６７】
以上Ｒ，Ｇ，Ｂ縦ストライプ配列の場合の、アナログプリプロセス部３からの輝度信号ｓ２０を用いた輝度評価値で発光輝度を制御する例を記した。なお、上記参考例の場合、輝度信号ｓ２０はＲ，Ｇ，Ｂ信号が同等の割合で混合されているが、（例；ｓ２０＝１／３（Ｒ＋Ｇ＋Ｂ））市松配列のようにＲ，Ｇ，Ｂの蛍光体の数が異なる場合には、その割合で輝度信号ｓ２０を生成する。
【０１６８】
さらに輝度評価値を得るために高圧発生部１７に平均高圧アノード電流を検出する回路あるいは高圧発生部１７へ電力供給するラインの供給平均電流を検出する回路を設け、検出信号ｓ２０をシステム制御部１４に送ってもよい。
【０１６９】
また、入力信号としてＴＶ信号と書いたが、とくに限定するものでなく、ＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭやハイビジョンのＭＵＳＥでも同一の考え方で実現できる。さらにＴＶ信号以外の例えばコンピューターの信号でも同様である。
【０１７０】
［参考例７］
参考例６では、パルスの立ち上がりを遅くするか、パルスの立ち下がりを早めるかのいずれかによって輝度を抑制していた。参考例７では、パルスの立ち上がりを遅らす列方向配線と、パルスの立ち下がりを早める列方向配線を混在させることにより、パルスの分散化を図り、より効果的に輝度むらを低減する。
、図３５は参考例７による駆動信号のタイミングを説明するタイミングチャートである。参考例６における水平駆動ドライバー３１０からの出力パルス信号において、検出平均輝度信号ｓ１１がシステム制御部１４内部で持つ基準値と比較され、検出平均輝度信号ｓ１１がその基準値よりも大きい場合に、奇数列（２ｎ−１；ｎ＝１〜２４０）の出力パルス信号は基本パルスの立ち下がり部の時間が制御（早められ）され、偶数列（２ｎ；ｎ＝１〜２４０）の出力パルス信号は基本パルスの立ち上がり部の時間が制御（遅延）されることにより発光画面全体の平均輝度がある値以上にならないように制御するものである。
【０１７１】
図４に示したように、検出平均輝度信号ｓ１１は、Ａ／Ｄコンバーター２５によってＣＰＵ２１に取り込まれ、システム制御部１４内部で持つ基準値と比較される。そして、検出平均輝度信号ｓ１１がその基準値よりも大きい場合には、Ｄ／Ａコンバーター２６の出力信号ｓ１３により奇数番目（２ｎ−１；ｎ＝１〜２４０）の出力パルス信号は基本パルスの立ち下がり部の時間が制御され、偶数番目（２ｎ；ｎ＝１〜２４０）の出力パルス信号は基本パルスの立ち上がり部の時間が制御されるようにコントラスト制御を行う。この結果、水平駆動ドライバー３１０からの出力パルス幅が図５のように抑制されることになり、画像表示パネル１の発光輝度がある基準値以下に制御される。
【０１７２】
なお、参考例６と同様に、基準値は、システム制御部１４に於いて計算された、数フィールドもしくは数画面分の平均輝度値が用いられる。
【０１７３】
以上、輝度を出力パルス幅により抑制するためにアナログプリプロセス部３のコントラスト制御する例を記したが、デジタルプロセス部６での係数データｓ１５によるコントラスト制御や、ｓ１６によるパルス幅制御部１５のコントロールを用いてもよい。
【０１７４】
以上のように参考例７によれば、奇数番目（２ｎ−１；ｎ＝１〜２４０）の出力パルス信号と偶数番目（２ｎ；ｎ＝１〜２４０）の出力パルス信号のパルスをずらすことにより、１フィールド上で全ての素子に電圧がかかる時間を減らすことにより、配線抵抗により電圧降下の影響を軽減できる。
【０１７５】
以上、第１〜第３の実施形態及び参考例１〜７により、本発明の好ましい実施形態（参考例）を説明した。以下では、上記実施形態（参考例）による電子源駆動を適用するのに好適な画像表示パネルについて詳細に説明する。
【０１７６】
（表示パネルの構成と製造法）
まず、本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【０１７７】
図３６は、実施形態（参考例）に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの１部を切り欠いて示している。
【０１７８】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、たとえばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【０１７９】
リアプレート１００５には、基板１００１が固定されているが、該基板上には冷陰極素子１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。たとえば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施形態（参考例）においては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記ＮｘＭ個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。前記、１００１〜１００４によって構成される部分をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法や構造については、後で詳しく述べる。
【０１８０】
本実施形態（参考例）においては、気密容器のリアプレート１００５にマルチ電子ビーム源の基板１００１を固定する構成としたが、マルチ電子ビーム源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板１００１自体を用いてもよい。
【０１８１】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施形態（参考例）はカラー表示装置であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図３７の（Ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体１０１０が設けてある。黒色の導電体１０１０を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事、電子ビームによる蛍光膜のチャージアップを防止する事などである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【０１８２】
また、３原色の蛍光体の塗り分け方は前記図３７（Ａ）に示したストライプ状の配列に限られるものではなく、たとえば図３７（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。
【０１８３】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【０１８４】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。メタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜１００８を保護する事や、電子ビーム加速電圧を印加するための電極として作用させる事や、蛍光膜１００８を励起した電子の導電路として作用させる事などである。メタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【０１８５】
また、本実施形態（参考例）では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、たとえばＩＴＯを材料とする透明電極を設けてもよい。
【０１８６】
また、Ｄx1〜ＤxmおよびＤy1〜ＤynおよびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１００３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１００４と、Ｈｖはフェースプレートのメタルバック１００９と電気的に接続している。
【０１８７】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［Ｔｏｒｒ］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１ｘ１０マイナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］の真空度に維持される。
【０１８８】
以上、本発明実施形態（参考例）の表示パネルの基本構成と製法を説明した。
【０１８９】
次に、前記実施形態（参考例）の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【０１９０】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型放出素子が特に好ましい。すなわち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施形態（参考例）の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。
【０１９１】
そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【０１９２】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【０１９３】
（平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図３８に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【０１９４】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層を積層した基板、などを用いることができる。
【０１９５】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【０１９６】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメーターの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメーターより数十マイクロメーターの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメーターの範囲から適当な数値が選ばれる。
【０１９７】
また、導電性薄膜１１０４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【０１９８】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、なかでも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１１０２あるいは１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。
【０１９９】
具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【０２００】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ3 ，などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【０２０１】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含まれるよう設定した。
【０２０２】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図３８の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【０２０３】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図３８においては模式的に示した。
【０２０４】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【０２０５】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。
【０２０６】
なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図３８においては模式的に示した。また、平面図（ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【０２０７】
以上、好ましい素子の基本構成を述べたが、実施形態（参考例）においては以下のような素子を用いた。
【０２０８】
すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメーター］とした。
【０２０９】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【０２１０】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図３９の（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図３８と同一である。
【０２１１】
１）まず、図３９（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。
【０２１２】
形成するにあたっては、あらかじめ基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【０２１３】
２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。
【０２１４】
形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。（具体的には、本実施形態（参考例）では主要元素としてＰｄを用いた。また、実施形態（参考例）では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい）。
【０２１５】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施形態（参考例）で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０２１６】
３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【０２１７】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【０２１８】
通電方法をより詳しく説明するために、図４０に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態（参考例）の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【０２１９】
実施形態（参考例）においては、たとえば１０のマイナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１ｘ１０の６乗［オーム］になった段階、すなわちモニターパルス印加時に電流計１１１１で計測される電流が１ｘ１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【０２２０】
なお、上記の方法は、本実施形態（参考例）の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０２２１】
４）次に、図３９の（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【０２２２】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した。）なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０２２３】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【０２２４】
通電方法をより詳しく説明するために、図４１の（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施形態（参考例）においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施形態（参考例）の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２２５】
図３８の（ｄ）に示す１１１４は該表面伝導型放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている。（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる。）活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源１１１２の動作を制御する。電流計１１１６で計測された放出電流Ｉｅの一例を図４１（ｂ）に示すが、活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【０２２６】
なお、上述の通電条件は、本実施形態（参考例）の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２２７】
以上のようにして、図３９（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【０２２８】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０２２９】
図４２は、垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【０２３０】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。したがって、前記図３８の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、たとえばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０２３１】
次に、垂直型の表面伝導型放出素子の製法について説明する。図４３の（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図４２と同一である。
【０２３２】
１）まず、図４３（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０２３３】
２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０２３４】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０２３５】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０２３６】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０２３７】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する（図３９（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい）。
【０２３８】
７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。（図３９（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい）。
【０２３９】
以上のようにして、図４３（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０２４０】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０２４１】
図４４に、表示装置に用いた素子の、（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０２４２】
表示装置に用いた素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【０２４３】
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。
【０２４４】
すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子である。
【０２４５】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【０２４６】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０２４７】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０２４８】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０２４９】
（多数素子を単純マトリクス配線したマルチ電子ビーム源の構造）
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【０２５０】
図４５に示すのは、前記図３６の表示パネルに用いたマルチ電子ビーム源の平面図である。基板上には、前記図３８で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０２５１】
図４５のＡ−Ａ’に沿った断面を、図４６に示す。
【０２５２】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１００３、列方向配線電極１００４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１００３および列方向配線電極１００４を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【０２５３】
（ディスプレイパネルへの応用例）
図５８は、前記説明の表面伝導型放出素子を電子ビーム源として用いたディスプレイパネルに、たとえばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した多機能表示装置の一例を示すための図である。図中、２１００はディスプレイパネル、２１０１はディスプレイパネルの駆動回路、２１０２はディスプレイコントローラ、２１０３はマルチプレクサ、２１０４はデコーダ、２１０５は入出力インターフェース回路、２１０６はＣＰＵ、２１０７は画像生成回路、２１０８および２１０９および２１１０は画像メモリインターフェース回路、２１１１は画像入力インターフェース回路、２１１２および２１１３はＴＶ信号受信回路、２１１４は入力部である（なお、本表示装置は、たとえばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信，分離，再生，処理，記憶などに関する回路やスピーカなどについては説明を省略する）。以下、画像信号の流れに沿って各部の機能を説明してゆく。
【０２５４】
まず、ＴＶ信号受信回路２１１３は、たとえば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、たとえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でもよい。また、これらよりさらに多数の走査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。ＴＶ信号受信回路２１１３で受信されたＴＶ信号は、デコーダ２１０４に出力される。
【０２５５】
また、ＴＶ信号受信回路２１１２は、たとえば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ信号の方式は特に限られるものではなく、また本回路で受信されたＴＶ信号もデコーダ２１０４に出力される。
【０２５６】
また、画像入力インターフェース回路２１１１は、たとえばＴＶカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０２５７】
また、画像メモリインターフェース回路２１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０２５８】
また、画像メモリインターフェース回路２１０９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０２５９】
また、画像メモリインターフェース回路２１０８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ２１０４に出力される。
【０２６０】
また、入出力インターフェース回路２１０５は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像データや文字データ・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ２１０６と外部との間で制御信号や数値データの入出力などを行うことも可能である。
【０２６１】
また、画像生成回路２１０７は、前記入出力インターフェース回路２１０５を介して外部から入力される画像データや文字・図形情報や、あるいはＣＰＵ２１０６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、たとえば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読みだし専用メモリや、画像処理を行うためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。本回路により生成された表示用画像データは、デコーダ２１０４に出力されるが、場合によっては前記入出力インターフェース回路２１０５を介して外部のコンピュータネットワークやプリンタ入出力することも可能である。
【０２６２】
また、ＣＰＵ２１０６は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。たとえば、マルチプレクサ２１０３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ２１０２に対して制御信号を発生し、画面表示周波数や走査方法（たとえばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０２６３】
また、前記画像生成回路２１０７に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路２１０５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。なお、ＣＰＵ２１０６は、むろんこれ以外の目的の作業にも関わるものであっても良い。たとえば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。あるいは、前述したように入出力インターフェース回路２１０５を介して外部のコンピュータネットワークと接続し、たとえば数値計算などの作業を外部機器と協同して行っても良い。
【０２６４】
また、入力部２１１４は、前記ＣＰＵ２１０６に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、たとえばキーボードやマウスのほか、ジョイスティック，バーコードリーダー，音声認識装置など多様な入力機器を用いる事が可能である。
【０２６５】
また、デコーダ２１０４は、前記２１０７ないし２１１３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ２１０４は内部に画像メモリを備えるのが望ましい。これは、たとえばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止画の表示が容易になる、あるいは前記画像生成回路２１０７およびＣＰＵ２１０６と協同して画像の間引き，補間，拡大，縮小，合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれるからである。
【０２６６】
また、マルチプレクサ２１０３は、前記ＣＰＵ２１０６より入力される制御信号に基づき表示画像を適宜選択するものである。すなわち、マルチプレクサ２１０３はデコーダ２１０４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路２１０１に出力する。その場合には、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０２６７】
また、ディスプレイパネルコントローラ２１０２は、前記ＣＰＵ２１０６より入力される制御信号に基づき駆動回路２１０１の動作を制御するための回路である。
【０２６８】
まず、ディスプレイパネルの基本的な動作にかかわるものとして、たとえばディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路２１０１に対して出力する。また、ディスプレイパネルの駆動方法に関わるものとして、たとえば画面表示周波数や走査方法（たとえばインターレースかノンインターレースか）を制御するための信号を駆動回路２１０１に対して出力する。
【０２６９】
また、場合によっては表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路２１０１に対して出力する場合もある。
【０２７０】
また、駆動回路２１０１は、ディスプレイパネル２１００に印加する駆動信号を発生するための回路であり、前記マルチプレクサ２１０３から入力される画像信号と、前記ディスプレイパネルコントローラ２１０２より入力される制御信号に基づいて動作するものである。
【０２７１】
以上、各部の機能を説明したが、図５８に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報をディスプレイパネル２１００に表示する事が可能である。すなわち、テレビジョン放送をはじめとする各種の画像信号はデコーダ２１０４において逆変換された後、マルチプレクサ２１０３において適宜選択され、駆動回路２１０１に入力される。一方、ディスプレイコントローラ２１０２は、表示する画像信号に応じて駆動回路２１０１の動作を制御するための制御信号を発生する。駆動回路２１０１は、上記画像信号と制御信号に基づいてディスプレイパネル２１００に駆動信号を印加する。これにより、ディスプレイパネル２１００において画像が表示される。これらの一連の動作は、ＣＰＵ２１０６により統括的に制御される。
【０２７２】
また、本表示装置においては、前記デコーダ２１０４に内蔵する画像メモリや、画像生成回路２１０７およびＣＰＵ２１０６が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、たとえば拡大，縮小，回転，移動，エッジ強調，間引き，補間，色変換，画像の縦横比変換などをはじめとする画像処理や、合成，消去，接続，入れ換え，はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施形態（参考例）の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行うための専用回路を設けても良い。
【０２７３】
したがって、本表示装置は、テレビジョン放送の表示機器，テレビ会議の端末機器，静止画像および動画像を扱う画像編集機器，コンピュータの端末機器，ワードプロセッサをはじめとする事務用端末機器，ゲーム機などの機能を一台で兼ね備える事が可能で、産業用あるいは民生用として極めて応用範囲が広い。
【０２７４】
なお、上記図５８は、表面伝導型放出素子を電子ビーム源とするディスプレイパネルを用いた表示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。たとえば、図５８の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。たとえば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ，音声マイク，照明機，モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０２７５】
本表示装置においては、とりわけ表面伝導型放出素子を電子ビーム源とするディスプレイパネルが容易に薄形化できるため、表示装置全体の奥行きを小さくすることが可能である。それに加えて、表面伝導型放出素子を電子ビーム源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示する事が可能である。
【０２７６】
なお、本発明の適用は、実施形態で示したような平板型画像形成装置以外に、電子放出素子を多数個並列接続した電子源部を有する画像形成装置のほとんどに適用が可能で、例えば電子ビーム描画装置や画像記録装置の分野にも極めて有効なものである。
【０２７７】
【発明の効果】
以上説明したように本発明によれば、ある行方向配線を選択している期間内で同時に通電される素子数を減らすことが可能となり、選択した行方向配線に流れる電流量を減らして、配線抵抗による電圧降下による影響が軽減される。この結果、行方向配線の抵抗分に起因する表示パネルの発光輝度の分布が改善され、輝度の均一化、画像表示装置全体での輝度の不均一性の低減が図られる。
【０２７８】
また、本発明によれば、画像に輝度むらが生じてしまうという課題が解消され、薄型で大面積の大容量画像形成装置の実用性能が大幅に向上される。
【図面の簡単な説明】
【図１】第１の実施形態による画像表示装置の構成例を示すブロック図である。
【図２】第１の実施形態における幾つかの信号のタイミングを説明するタイミングチャートである。
【図３】第１の実施形態における幾つかの信号のタイミングを説明するタイミングチャートである。
【図４】システム制御部１４の構成を示す図である。
【図５】第１の実施形態による変調信号の出力タイミング例を示すタイムチャートである。
【図６】変調信号発生部９における、１つのパルス幅変調器の回路構成例を示す図である。
【図７】第２の実施形態による変調信号の出力タイミング例を示すタイムチャートである。
【図８】第３の実施形態による変調信号の出力タイミング例を示すタイムチャートである。
【図９】参考例１による画像形成装置の一部である駆動回路部分の構成を示したブロック図である。
【図１０】参考例１による電圧−パルス変換回路の詳細な構成を示すブロック図である。
【図１１】任意の隣接する３つ変調側端子ｍ−１、ｍ、ｍ＋１に対応する画像信号の例を示す図である。
【図１２】図１１に示した素子番号ｍ−１、ｍ、ｍ＋１の画像信号を振幅に応じたパルス幅に変換した信号を示す図である。
【図１３】図１０に示した電圧−パルス変換回路におけるパルス列並べ替え回路１４２、１４３、１４４の詳細を説明するブロック図である。
【図１４】参考例２によるパルス列並べ替え回路によるパルス列の並べ替えの一例を説明する図である。
【図１５】行方向配線での電圧降下の抑制を説明する図である。
【図１６】参考例２による画像形成装置の駆動回路部分の構成を示すブロック図である。
【図１７】画像を表示したときの電流計１０７の出力を複数画面分示したものである。
【図１８】電流計１０７の出力を輝度評価回路１０８に含まれる図示されないローパスフィルタ（ＬＰＦ）に入力した際の、ＬＰＦの出力信号を示したものである。
【図１９】参考例２による電圧−パルス変換回路の詳細な構成を示すブロック図である。
【図２０】図１１に示した任意の隣接する３つ変調側端子ｓ−１、ｓ、ｓ＋１に対応する画像信号を電圧−パルス列変換回路１６１によりパルスに変換した信号を示した図である。
【図２１】参考例２におけるパルス列並べ替え回路によるパルス列の並べ替えの一例を説明する図である。
【図２２】参考例３におけるマルチ電子源および画像表示装置の駆動方法を説明するための図である。
【図２３】参考例３による行方向配線及び列方向配線への電圧印加（Ｖｘ１〜ＶｘＭ，Ｖｙ１〜ＶｙＮ）のタイミングを表すタイムチャートである。
【図２４】参考例３による画像表示装置を説明するための図である。
【図２５】デコーダ２２１の詳細な構成を示すブロック図である。
【図２６】参考例３によるパルス幅変調回路２２６の構成を示すブロック図である。
【図２７】参考例３によるパルス幅変調回路２２６の動作を説明するタイミングチャートである。
【図２８】参考例４によるパルス幅変調回路２２６の構成を説明するブロック図である。
【図２９】参考例４によるパルス幅変調回路２２６の動作を説明するタイミングチャートである。
【図３０】参考例４の駆動装置によって表示パネルの各配線に印加される電圧のタイムチャートを示す図である。
【図３１】参考例５によるデコーダ２２１の構成を説明するブロック図である。
【図３２】参考例５による輝度抑制のための輝度信号倍率値を示す図である。
【図３３】参考例６による画像表示装置の構成を示すブロック図である。
【図３４】参考例６による輝度抑制を説明する図である。
【図３５】参考例７による駆動信号のタイミングを説明するタイミングチャートである。
【図３６】本発明の実施形態（参考例）である画像表示装置の、表示パネルの一部を切り欠いて示した斜視図である。
【図３７】表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図３８】実施形態（参考例）で用いた平面型の表面伝導型放出素子の平面図（ａ），断面図（ｂ）である。
【図３９】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図４０】通電フォーミング処理の際の印加電圧波形を示す図である。
【図４１】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉｅの変化（ｂ）を示す図である。
【図４２】実施形態（参考例）で用いた垂直型の表面伝導型放出素子の断面図である。
【図４３】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図４４】実施形態（参考例）で用いた表面伝導型放出素子の典型的な特性を示すグラフである。
【図４５】実施形態（参考例）で用いたマルチ電子ビーム源の基板の平面図である。
【図４６】実施形態（参考例）で用いたマルチ電子ビーム源の基板の一部断面図である。
【図４７】従来知られた表面伝導型放出素子の一例を示す図である。
【図４８】従来知られたＦＥの一例を示す図である。
【図４９】従来知られたＭＩＭ型の一例を示す図である。
【図５０】冷陰極素子のマトリクス配線を説明する図である。
【図５１】マトリクス配線によるマルチ電子ビーム源の一例を示す図である。
【図５２】一般的なパルス幅変調駆動方式における走査信号、変調信号について説明するためのタイムチャートである。
【図５３】１ラインを選択駆動している際のマルチ電子ビーム源の簡略化した等価回路を示す図である。
【図５４】ある行における、各表面伝導型放出素子の走査信号線側の電位を示す図である。
【図５５】図５４で示した行における、各表面伝導型放出素子にかかる電圧を示す図である。
【図５６】行方向配線の両側に走査信号を印加して駆動する方法を説明する図である。
【図５７】行方向配線の両端に走査信号を印加して駆動した場合の、ある行方向配線上の電位分布を示す図である。
【図５８】本発明の実施形態（参考例）である画像表示装置を用いた多機能画像表示装置のブロック図である。
【図１】
0003554185.tif 000002
【図２】
0003554185.tif 000003
【図３】
0003554185.tif 000004
【図４】
0003554185.tif 000005
【図５】
0003554185.tif 000006
【図６】
0003554185.tif 000007
【図７】
0003554185.tif 000008
【図８】
0003554185.tif 000009
【図９】
0003554185.tif 000010
【図１０】
0003554185.tif 000011
【図１１】
0003554185.tif 000012
【図１２】
0003554185.tif 000013
【図１３】
0003554185.tif 000014
【図１４】
0003554185.tif 000015
【図１５】
0003554185.tif 000016
【図１６】
0003554185.tif 000017
【図１７】
0003554185.tif 000018
【図１８】
0003554185.tif 000019
【図１９】
0003554185.tif 000020
【図２０】
0003554185.tif 000021
【図２１】
0003554185.tif 000022
【図２２】
0003554185.tif 000023
【図２３】
0003554185.tif 000024
【図２４】
0003554185.tif 000025
【図２５】
0003554185.tif 000026
【図２６】
0003554185.tif 000027
【図２７】
0003554185.tif 000028
【図２８】
0003554185.tif 000029
【図２９】
0003554185.tif 000030
【図３０】
0003554185.tif 000031
【図３１】
0003554185.tif 000032
【図３２】
0003554185.tif 000033
【図３３】
0003554185.tif 000034
【図３４】
0003554185.tif 000035
【図３５】
0003554185.tif 000036
【図３６】
0003554185.tif 000037
【図３７】
0003554185.tif 000038
【図３８】
0003554185.tif 000039
【図３９】
0003554185.tif 000040
【図４０】
0003554185.tif 000041
【図４１】
0003554185.tif 000042
【図４２】
0003554185.tif 000043
【図４３】
0003554185.tif 000044
【図４４】
0003554185.tif 000045
【図４５】
0003554185.tif 000046
【図４６】
0003554185.tif 000047
【図４７】
0003554185.tif 000048
【図４８】
0003554185.tif 000049
【図４９】
0003554185.tif 000050
【図５０】
0003554185.tif 000051
【図５１】
0003554185.tif 000052
【図５２】
0003554185.tif 000053
【図５３】
0003554185.tif 000054
【図５４】
0003554185.tif 000055
【図５５】
0003554185.tif 000056
【図５６】
0003554185.tif 000057
【図５７】
0003554185.tif 000058
【図５８】
0003554185.tif 000059