【手続補正書】
【提出日】平成29年7月7日(2017.7.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
特許証のための上記の出願において引用された、参照文献、特許、又は特許出願はいずれも一貫性を有するようにそれらの全容を本明細書に参照として援用する。援用された参照文献の部分と本願の部分との間に不一致又は矛盾がある場合、先行する記述の情報が優先されるものとする。前述の説明は、請求する開示内容を当業者が実施することを可能にするためのものであり、本開示の範囲を限定するものとして解釈されるべきではなく、本開示の範囲は特許請求の範囲及びその全ての等価物によって定義される。本発明の実施態様の一部を以下の項目［１］−［２８］に記載する。
［項目１］
方法であって、
基材の第１ゾーンのパターン付き導電性ナノワイヤ層を被覆するレジスト層を形成し、低コントラスト第１導電性パターンを形成する工程と、
前記第１導電性パターンと実質的に同時に、前記第１ゾーンとは異なる前記基材の第２ゾーンに高コントラスト基準マークを形成する工程であって、前記基準マークは前記第１導電性パターンと位置合わせされている、工程と、
前記基準マークをガイドとして使用して、前記第１導電性パターンと位置合わせされた第２パターンを形成する工程とを含む、方法。
［項目２］
前記第１導電性パターンは、約８０％超の光透過率を有する、項目１に記載の方法。
［項目３］
前記基準マークが、約０％〜約５０％の光透過率を有する、項目１又は２に記載の方法。
［項目４］
前記基準マークと前記第１導電性パターンとの間の位置合わせの誤差は、約２０マイクロメートル未満である、項目１〜３のいずれか一項の記載の方法。
［項目５］
前記第１導電性パターンは、２００マイクロメートル未満の大きさの寸法を有する、特徴を含む、項目１〜４のいずれか一項に記載の方法。
［項目６］
前記第２パターンは導電性である、項目１〜５のいずれか一項に記載の方法。
［項目７］
前記第２パターンは、前記第１導電性パターンと位置合わせされ、電子アセンブリを形成する、項目６に記載の方法。
［項目８］
前記基材の前記第１ゾーンにおける前記パターン付き導電性ナノワイヤ層は、
ナノワイヤを含む導電性層で基材をコーティングする工程と、
レジストマトリックス材料で前記導電性層にパターンを適用し、前記基材上に、露出した導電性層の１つ以上の第１領域、及びレジストマトリックス材料の１つ以上の第２領域を生成する工程と、
前記レジストマトリクス材料を固化又は硬化させる工程と、
剥離可能なポリマー層で前記パターンを上塗りする工程と、
前記剥離可能なポリマー層を固化又は硬化させる工程と、
前記基材から前記剥離可能なポリマー層を剥離する工程と、
前記基材の前記１つ以上の第１領域において、前記基材から前記露出した導電性層を除去し、前記基材上にパターン付き導電性層を形成する工程であって、前記パターン付き導電性層は、前記レジストマトリックス材料により被覆されたナノワイヤを含む、工程と、によって製造される、項目１〜７のいずれか一項に記載の方法。
［項目９］
前記導電性層上の前記パターンは、フォトリソグラフィ、フレキソグラフィック印刷、グラビア印刷、インクジェット印刷、スクリーン印刷、スプレイコーティング、ニードルコーティング、フォトリソグラフィックパターン化、及びオフセット印刷の少なくとも１つから選択されるプロセスによって適用される、項目８に記載の方法。
［項目１０］
前記基準マークは、フォトリソグラフィ、フレキソグラフィック印刷、グラビア印刷、インクジェット印刷、スクリーン印刷、スプレイコーティング、ニードルコーティング、フォトリソグラフィックパターン化、及びオフセット印刷の少なくとも１つから選択されるプロセスによって形成される、項目１〜９のいずれか一項に記載の方法。
［項目１１］
電子アセンブリであって、
第１ゾーンにおいて、低コントラスト第１導電性パターンを含む基材と、
前記第１ゾーンとは異なる、前記基材の第２ゾーンの高コントラスト基準マークであって、前記基準マーク及び前記第１導電性パターンは位置合わせされている、高コントラスト基準マークと、
前記第１導電性パターンと位置合わせされた第２導電性パターンとを含む、電子アセンブリ。
［項目１２］
前記基準マーク及び前記第１導電性パターンは、約１００マイクロメートル未満の寸法正確性で位置合わせされる、項目１１に記載の電子アセンブリ。
［項目１３］
前記基準マーク及び前記第１導電性パターンは、約２０マイクロメートル未満の寸法正確性で位置合わせされる、項目１１又は１２に記載の電子アセンブリ。
［項目１４］
前記基準マークと前記第２導電性パターンとの間の、前記基材の前記可視光線領域における光透過率の差は、約５０％超である、項目１１〜１３のいずれか一項に記載の電子アセンブリ。
［項目１５］
前記第１導電性パターンは、前記可視光線領域において、約８０％〜約９９．９％の光透過率を有する、項目１１〜１４のいずれか一項に記載の電子アセンブリ。
［項目１６］
前記基準マークは、前記可視領域において、約５０％未満の光透過率を有する、項目１１〜１５のいずれか一項に記載の電子アセンブリ。
［項目１７］
前記第２導電性パターンは回路相互接続である、項目１１〜１６のいずれか一項に記載の電子アセンブリ。
［項目１８］
前記回路相互接続は、前記第１導電性パターンに対して面内にある、項目１１〜１７のいずれか一項に記載の電子アセンブリ。
［項目１９］
前記回路相互接続は、前記第１導電性パターンに対して面外にある、項目１１〜１８のいずれか一項に記載の電子アセンブリ。
［項目２０］
前記第１導電性パターンは、第１インクから生じ、前記基準マークは、前記第１インクとは異なる第２インクから生じ、前記第１インクは選択される溶媒に溶解可能であり、前記第２インクは、前記選択される溶媒に溶解不能である、項目１１〜１９のいずれか一項に記載の電子アセンブリ。
［項目２１］
項目１１〜２０のいずれか一項に記載の電子アセンブリを組み込む、ディスプレイ。
［項目２２］
電子アセンブリであって、
第１ゾーンに第１導電性パターンを含む基材であって、前記第１導電性パターンは、レジストマトリックス材料の層によって被覆される導電性ナノワイヤを含み、前記導電性パターンは、可視領域において、約８０％超の光透過率を有する、基材と、
前記第１ゾーンとは異なる、前記基材の第２ゾーンの基準マークであって、前記基準マークは、可視領域において約５０％未満の光透過率を有し、前記基準マーク及び前記第２導電性パターンは、約１００マイクロメートル未満の寸法正確性で位置合わせされる、基準マークと、
前記第１導電性パターンと位置合わせされた第２導電性パターンとを含む、電子アセンブリ。
［項目２３］
前記レジストマトリックス材料は、約１０ナノメートル〜約３０００ナノメートルの厚さを有する、項目２２に記載の電子アセンブリ。
［項目２４］
前記レジストマトリックス材料は、少なくとも８０％の光透過率を有する、項目２２又は２３に記載の電子アセンブリ。
［項目２５］
前記第２導電性パターンは回路相互接続である、項目２２〜２４のいずれか一項に記載の電子アセンブリ。
［項目２６］
前記回路相互接続は、導電性金属ナノ粒子を含むインクから生じる、項目２２〜２５のいずれか一項に記載の電子アセンブリ。
［項目２７］
項目２２〜２６のいずれか一項に記載の電子アセンブリを組み込む、ディスプレイ。
［項目２８］
前記ディスプレイはタッチスクリーンディスプレイであり、任意により、前記タッチスクリーンディスプレイは、携帯電話、タブレットコンピューター、ノートブックコンピューター、ラップトップコンピューター、コンピューターディスプレイ、又はテレビから選択される電子装置の構成要素である、項目２７に記載のディスプレイ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
方法であって、
基材の第１ゾーンのパターン付き導電性ナノワイヤ層を被覆するレジスト層を形成し、低コントラスト第１導電性パターンを形成する工程と、
前記第１導電性パターンと実質的に同時に、前記第１ゾーンとは異なる前記基材の第２ゾーンに高コントラスト基準マークを形成する工程であって、前記基準マークは前記第１導電性パターンと位置合わせされている、工程と、
前記基準マークをガイドとして使用して、前記第１導電性パターンと位置合わせされた第２パターンを形成する工程とを含む、方法。
【請求項２】
前記第２パターンは、前記第１導電性パターンと位置合わせされ、電子アセンブリを形成する、請求項１に記載の方法。
【請求項３】
前記基材の前記第１ゾーンにおける前記パターン付き導電性ナノワイヤ層は、
ナノワイヤを含む導電性層で基材をコーティングする工程と、
レジストマトリックス材料で前記導電性層にパターンを適用し、前記基材上に、露出した導電性層の１つ以上の第１領域、及びレジストマトリックス材料の１つ以上の第２領域を生成する工程と、
前記レジストマトリクス材料を固化又は硬化させる工程と、
剥離可能なポリマー層で前記パターンを上塗りする工程と、
前記剥離可能なポリマー層を固化又は硬化させる工程と、
前記基材から前記剥離可能なポリマー層を剥離する工程と、
前記基材の前記１つ以上の第１領域において、前記基材から前記露出した導電性層を除去し、前記基材上にパターン付き導電性層を形成する工程であって、前記パターン付き導電性層は、前記レジストマトリックス材料により被覆されたナノワイヤを含む、工程と、によって製造される、請求項１又は２に記載の方法。
【請求項４】
前記導電性層上の前記パターンは、フォトリソグラフィ、フレキソグラフィック印刷、グラビア印刷、インクジェット印刷、スクリーン印刷、スプレイコーティング、ニードルコーティング、フォトリソグラフィックパターン化、及びオフセット印刷の少なくとも１つから選択されるプロセスによって適用される、請求項３に記載の方法。
【請求項５】
電子アセンブリであって、
第１ゾーンにおいて、低コントラスト第１導電性パターンを含む基材と、
前記第１ゾーンとは異なる、前記基材の第２ゾーンの高コントラスト基準マークであって、前記基準マーク及び前記第１導電性パターンは位置合わせされている、高コントラスト基準マークと、
前記第１導電性パターンと位置合わせされた第２導電性パターンとを含む、電子アセンブリ。
【請求項６】
前記基準マーク及び前記第１導電性パターンは、約１００マイクロメートル未満の寸法正確性で位置合わせされる、請求項５に記載の電子アセンブリ。
【請求項７】
前記第２導電性パターンは回路相互接続である、請求項５又は６に記載の電子アセンブリ。
【請求項８】
前記回路相互接続は、前記第１導電性パターンに対して面内にある、請求項５〜７のいずれか一項に記載の電子アセンブリ。
【請求項９】
電子アセンブリであって、
第１ゾーンに第１導電性パターンを含む基材であって、前記第１導電性パターンは、レジストマトリックス材料の層によって被覆される導電性ナノワイヤを含み、前記導電性パターンは、可視領域において、約８０％超の光透過率を有する、基材と、
前記第１ゾーンとは異なる、前記基材の第２ゾーンの基準マークであって、前記基準マークは、可視領域において約５０％未満の光透過率を有し、前記基準マーク及び前記第２導電性パターンは、約１００マイクロメートル未満の寸法正確性で位置合わせされる、基準マークと、
前記第１導電性パターンと位置合わせされた第２導電性パターンとを含む、電子アセンブリ。