(57)【特許請求の範囲】
【請求項１】
液晶を介して互いに対向配置される第１透明基板及び第２透明基板を備え、
前記第１透明基板の液晶側の面には、ｘ方向に延在し且つｙ方向に並ぶ複数のゲート信号線、該複数のゲート信号線から絶縁され且つ該ｙ方向に延在し且つ該ｘ方向に並ぶ複数のドレイン信号線、及び該複数のゲート信号線と該複数のドレイン信号線とで夫々囲まれる複数の画素領域からなる表示領域が形成され、且つ該複数の画素領域の各々は該ゲート信号線からの走査信号の供給によってオンされる薄膜トランジスタと該オンされた薄膜トランジスタを介して該ドレイン信号線からの映像信号が供給される画素電極とを有し、
前記第２透明基板の液晶側の面には、前記複数の画素領域に共通な共通電極が形成され、且つ該共通電極は前記第１透明基板と該第２透明基板との間に介在される導電体を介して該第１透明基板側へ引き出され、
前記第１透明基板の液晶側の面には、前記表示領域の前記ｙ方向に沿う第１辺の外側に該ｙ方向に延在し且つ非線形抵抗素子を介して前記複数のゲート信号線の各々に接続される第１共通線と、該表示領域の前記ｘ方向に沿う第２辺の外側に該ｘ方向に延在し且つ非線形抵抗素子を介して前記複数のドレイン信号線の偶数番目の夫々に接続される第２共通線と、該表示領域を挟んで該第２辺に対向する該表示領域の第３辺の外側に該ｘ方向に延在し且つ非線形抵抗素子を介して前記複数のドレイン信号線の奇数番目の夫々に接続される第３共通線とが互いに離れて形成され、
前記第２共通線と前記第３共通線とは前記導電体並びに前記共通電極を介して電気的に接続され、且つ、
前記第１共通線は前記共通電極と接続されていないことを特徴とする液晶表示パネル。
【請求項２】
前記表示領域を挟んで前記第１辺に対向する該表示領域の第４辺の外側には非線形抵抗素子を介して前記複数のゲート信号線の各々に接続される第４共通線が前記ｘ方向に延在して形成され、前記第１共通線と前記第４の共通線とは前記表示領域の外側に形成され且つ前記複数の画素領域の駆動に実際に用いられないゲート信号線を介して互いに接続されていることを特徴とする請求項１記載の液晶表示パネル。
【請求項３】
前記第４共通線は、前記共通電極と接続されていないことを特徴とする請求項２記載の液晶表示パネル。
【請求項４】
前記偶数番目のドレイン信号線の各々は、前記第１透明基板の前記表示領域の前記第２辺側の周縁の前記第２共通線よりも外側に設けられた第１短絡線に接続され、
前記奇数番目のドレイン信号線の各々は、前記第１透明基板の前記表示領域の前記第３辺側の周縁の前記第３共通線よりも外側に設けられた第２短絡線に接続され、且つ
前記第１短絡線はこれと前記第２共通線との間で前記第１透明基板を切断し、前記第２短絡線はこれと前記第３共通線との間で該第１透明基板を切断することにより、前記表示領域から夫々分離されることを特徴とする請求項１記載の液晶表示パネル。
【請求項５】
前記ゲート信号線の各々は、前記第１透明基板の前記表示領域を挟んで前記第１辺に対向する該表示領域の第４辺側の周縁に設けられた第３短絡線に接続され、且つ、
前記第３短絡線はこれと前記表示領域との間で前記第１透明基板１を切断することにより、該表示領域から分離されることを特徴とする請求項４記載の液晶表示パネル。
【請求項６】
前記ゲート信号線２の各々は、前記第１透明基板の前記表示領域の前記第１辺側の周縁の前記第１共通線より外側に形成された第１端子を有し、
前記偶数番目のドレイン信号線の各々は、前記第１透明基板の前記表示領域の前記第３辺側の周縁の前記第３共通線より外側に形成された第２端子を有し、且つ
前記奇数番目のドレイン信号線の各々は、前記第１透明基板の前記表示領域の前記第２辺側の周縁の前記第２共通線より外側に形成された第３端子を有することを特徴とする請求項５記載の液晶表示パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示パネルに係り、特に、いわゆるアクティブ・マトリックス型と称される液晶表示パネルに関する。
【０００２】
【従来の技術】
アクティブ・マトリックス型の液晶表示パネルは、液晶を介して互いに対向配置される一対の透明基板のうちの一方の透明基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこのゲート信号線に絶縁されｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら信号線で囲まれる各画素領域に、ゲート信号線からの走査信号の供給によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とを備えて構成されている。
【０００３】
そして、これら各ゲート信号線およびドレイン信号線はいわゆるフォトリソグラフィ技術を用いた微細加工によって形成されるものであることから、液晶表示パネルの製造過程において、これら各信号線が断線して形成されているか否か、あるいは各信号線との間にショートが発生していないか否か等が検査されるのが通常である。
【０００４】
この場合、この検査を効率的に行うために、後に切断分離される透明基板面に各ゲート信号線の一端側を共通に接続した短絡線および各ドレイン信号線の一端側を共通に接続した短絡線を形成しているようにしている。
【０００５】
このようにした場合、ゲート信号線の一方の短絡線に一方の検査用プローブをあてがい各ゲート信号線の他端側の検査用端子に他方の検査用プローブをあてがうことにより、各ゲート信号線が断線しているか否かが検出できるようになる。ドレイン信号線に対しても同様の操作によってそれらが断線しているか否かが検出できるようになる。また、ゲート信号線の短絡線に一方の検査用プローブをあてがいドレイン信号線の短絡線に他方の検査用のプローブをあてがってそれらの間の電気抵抗を計測することによりゲート信号線とドレイン信号線とのショートが生じているか否かを検査できるようになる（以下、このように構成された回路を断線およびショート検査回路と称する場合がある）。
【０００６】
一方、薄膜トランジスタは、ゲート信号線の一部の領域をゲート電極とし、ドレイン信号線を延在させた部分をドレイン電極とするＭＩＳ型トランジスタとして形成されているため、そのしきい値電圧の変動あるいは破壊を防止する目的で該信号線に集中的な静電気が帯電してしまうのを防止する対策もなされている（たとえば、特開平５−２７２６３号公報参照）。
【０００７】
すなわち、液晶が封入される領域であってかつ前記画素領域の集合で形成される表示領域の外周に、全てのゲート信号線およびドレイン信号線のそれぞれに非線形抵抗素子を介して接続される静電保護用の共通線を形成する構成とし、この共通線によって、一部に生じた静電気を各信号線の全部に分散させるようにしている（以下、このように構成した回路を静電保護用回路と称する場合がある）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した断線およびショートの検査回路が備えられている液晶表示パネルにおいて、前記静電保護用回路をそのまま導入させた場合に、ゲート信号線とドレイン信号線のそれぞれが非線形抵抗素子を介した共通線によって互いに接続されてしまうことから、それらの信号線の断線あるいはショートを判定できなくなってしまうという弊害が指摘されるに到った。
【０００９】
本発明は、このような事情に基づいてなされたものであり、その目的は、信号線の断線あるいはショートの検査および薄膜トランジスタの静電防止対策をいずれも充分に行い得る液晶表示パネルを提供することにある。
【００１０】
【課題を解決するための手段】
このような目的を達成するために本発明は、基本的には、液晶を介して互いに対向配置される一対の透明基板のうちの一方の透明基板（第１透明基板１）の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこのゲート信号線に絶縁されｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、これら信号線で囲まれる複数の画素領域Ａ（その集合体で表示領域が構成される）に、ゲート信号線からの走査信号の供給によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とを備え、他方の透明基板（第２透明基板１０）の液晶側の面に、複数の画素領域の各々に共通な共通電極が形成され、この共通電極は第１透明基板１と第２透明基板１０との間に介在される導電体を介して該一方の透明基板側へ引き出される液晶表示パネルにおいて、
前記第１透明基板１の液晶側の面には、前記表示領域の前記ｙ方向に沿う第１辺の外側にｙ方向に延在し且つ非線形抵抗素子Ｄを介して前記複数のゲート信号線２の各々に接続される第１共通線１０Ｇと、この表示領域の前記ｘ方向に沿う第２辺の外側にｘ方向に延在し且つ非線形抵抗素子Ｄを介して前記複数のドレイン信号線３の偶数番目の夫々に接続される第２共通線１０Ｄ’と、この表示領域を挟んで第２辺に対向する表示領域の第３辺の外側にｘ方向に延在し且つ非線形抵抗素子Ｄを介して前記複数のドレイン信号線３の奇数番目の夫々に接続される第３共通線１０Ｄとが互いに離れて形成され、
前記第２共通線１０Ｄ’と前記第３共通線１０Ｄとは前記導電体１２並びに前記共通電極を介して電気的に接続され、且つ
前記第１共通線１０Ｇは前記共通電極と接続されていないことを特徴とするものである。
【００１１】
このように構成された液晶表示パネルにおいて、たとえばゲート信号線とドレイン信号線との間にショートが生じているか否かを検査する場合、〔従来の技術〕にて上述したようにゲート信号線２の各々の一端に共通に接続された短絡線２Ａに一方のプローブをあてがいドレイン信号線３の各々の一端に共通に接続された短絡線３Ａ，３Ａ’に他方のプローブをあてがってそれらの間の電気抵抗を計測するのが通常となる。
【００１２】
従来の構成にみられるように、その静電保護用回路を構成するゲート信号線に非線形抵抗素子を介して接続されている共通線と、ドレイン信号線に非線形抵抗素子を介して接続されている共通線とが、互いに接続されていると、ゲート信号線の短絡線から非線形抵抗素子を介して前記共通線へ、さらに非線形素子を介してドレイン信号線の短絡線へと電流が流れてしまうことから、上述した検査ができないことになる。
【００１３】
これに対して、本発明は、基本的には、ゲート信号線に非線形抵抗素子を介して共通接続される第１共通線１０Ｇとドレイン信号線に非線形抵抗素子を介して共通接続される第２共通線１０Ｄ’及び第３共通線１０Ｄとを電気的に絶縁するようにすることによって、上述した弊害を除去できるようになる。
【００１４】
また、ゲート信号線あるいはドレイン信号線のそれぞれの断線の検査等の他の全ての検査においても従来どおりに行うことができ、それらのいずれにおいても静電保護用の共通線に全く影響されることなく信頼性ある検査を実行することができるようになる。
【００１５】
また、非線形抵抗素子および共通線からなる静電保護用回路においても、各信号線の断線あるいはショートの検出回路によって、その構成が制約されることがないことから、充分な静電保護対策ができるようになる。
【００１６】
したがって、本発明の構成によれば、各信号線の断線あるいはショートの検査および薄膜トランジスタの静電防止対策をも充分に行なうことができるようになる。
【００１７】
【発明の実施の形態】
図１は本発明による液晶表示パネルの外囲器を構成する一方のガラス基板の液晶側の面の構成を示す平面である。そして、このガラス基板は各信号線の断線あるいはショートを検査できる状態にあるものとなっている。
【００１８】
同図において、まず、実際に液晶表示パネルを構成するガラス基板の大きさよりも若干大きめに形成されたガラス基板１がある。すなわち、このガラス基板１は後の工程で図中点線Ｑの個所において切断されその周辺が分離されるようになっている。
【００１９】
このようなガラス基板１の液晶側の面には、図中ｘ方向に延在しかつｙ方向に並設されたゲート信号線２が形成され、これら各ゲート信号線２と絶縁されてｙ方向に延在しかつｘ方向に並設されたドレイン信号線３が形成されている。
【００２０】
ゲート信号線２とドレイン信号線３とで囲まれる矩形の領域（たとえば図中点線Ａで囲まれた領域）はそれぞれ画素領域となり、この領域には、その詳細を図２に示すように、ゲート信号線２からのゲート信号によってオンする薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線３からのドレイン信号が供給される透明な画素電極ＩＴＯを備えている。また、該薄膜トランジスタＴＦＴがオフした際に画素電極ＩＴＯにドレイン信号が長く蓄積させるために付加容量Ｃａｄｄも備えられている。
【００２１】
これにより、ゲート信号が印加されたゲート信号線２のライン上の画素領域において、各ドレイン信号線３からのドレイン信号（画素信号）が画素電極ＩＴＯに供給され、図示しない他方のガラス基板の液晶側に形成された透明な共通電極との間に電位差を生じせしめ該液晶の光透過率を変調させるようになっている。
【００２２】
ゲート信号線２の図１における右側の端部は、後の工程で分離される部分のガラス基板面上にまで延在され、該部分に形成されている検査用の短絡線２Ａ’に共通接続されて形成されている。また、各ゲート信号線２は、分離後の実際のガラス基板１となる一端側（図中左側）の辺部において、比較的幅が広く形成されて外部端子２Ｔ並びに、検査用端子２ｔが形成されている。
【００２３】
また、それぞれのドレイン信号線３において、図中左側から数えて偶数番目に相当するものは図中上側の後の工程で分離される部分のガラス基板面上にまで延在され、該部分に形成されている検査用の短絡線３Ａに共通接続され、図中右側から数えて奇数番目に相当するものが図中下側の後の工程で分離される部分のガラス基板面上にまで延在され、該部分に形成されている検査用の短絡線３Ａ’に共通接続されている。
【００２４】
この場合、各ドレイン信号線３は、分離後の実際のガラス基板１となる一端側（図中上側）の辺部において比較的幅が広く形成されて外部端子３Ｔを構成するようになっている。さらに、ドレイン信号線３の他端側（図中下側）には単独の検査用の端子３ｔが形成されている。
【００２５】
さらに、前記ガラス基板１の面には、液晶が封入される領域であってこの領域を囲むようにして形成されるシール材５と前記画素領域の集合で形成される表示領域との間に、いわゆる静電保護用の共通線１０が形成されている。
【００２６】
この静電保護用の共通線１０は、各ゲート信号線３と絶縁されて直交する方向に延在され、かつ該ゲート信号線３と非線形抵抗素子Ｄを介して接続されるの共通線１０Ｇ、１０Ｇ’と、各ドレイン信号線２と絶縁されて直交する方向に延在され、かつ該ドレイン信号線と非線形抵抗素子Ｄを介して接続される共通線１０Ｄ、１０Ｄ’とから構成されている。
【００２７】
この場合、共通線１０Ｇ、１０Ｇ’は、ゲート信号線３の両端側（図中左右の各側）のそれぞれに形成され、それらは互いに電気的に絶縁されててもよいが、この実施例では、図中最下段に形成されているゲート信号線２（２Ｊ）を介して互いに接続されている。この効果については後に説明する。
【００２８】
また、共通線１０Ｄ、１０Ｄ’は、ドレイン信号線３の両端側（図中上下の各側）のそれぞれに形成され、それらはガラス基板１面上の構成のみに限ってみた場合に互いに電気的に絶縁された構成となっている。このように構成した理由は、各信号線の断線およびショートの検査の際にこれら共通線１０Ｄが互いに接続されていると該検査ができなくなるからである。
【００２９】
そして、前記非線形抵抗素子Ｄは、拡大図である図３に示すように、ゲート信号線２のそれぞれにおいて、図中左側の外部端子２Ｔ側のゲート信号線２と共通線１０Ｇとの間に接続された非線形抵抗素子Ｄｇ１と、該共通線１０Ｇと表示領域側のゲート信号線２との間に接続された非線形抵抗素子Ｄｇ２とから構成されている。同様に、図１における右側の検査端子２ｔ側のゲート信号線２と共通線１０Ｇ’との間に接続された非線形抵抗素子Ｄｇ２と、該共通線１０Ｇ’と表示領域側のゲート信号線２との間に接続された非線形抵抗素子Ｄｇ２とから構成されている。
【００３０】
また、ドレイン信号線３の図１の左側から数えて奇数番目の夫々（図１中、上側の短絡線３Ａに接続されているドレイン信号線３）は、図３に示すように、図中上側の外部端子３Ｔ側に設けられた共通線１０Ｄに、非線形抵抗素子Ｄｄ１と、非線形抵抗素子Ｄｄ２とを介して接続されている。
【００３１】
また、図１の左側から数えて偶数番目のドレイン信号線３の夫々（図１中、下側の短絡線３ Ａ’に接続されているドレイン信号線３）は、図１に示すように、図１の下側に示される検査用端子３ｔ側に設けられた共通線１０Ｄ’に、非線形抵抗素子Ｄｄ１と、非線形抵抗素子Ｄｄ２とを介して接続されている。
【００３２】
なお、これら各非線形抵抗素子は、たとえば、表示領域内の薄膜トランジスタＴＦＴとほぼ同じ工程で形成されるＭＩＳ型トランジスタであって、そのゲート電極とドレイン電極とが接続された状態で形成されるものとなっている。しかし、これに限定されることはなく、同様の機能を有する素子ならばなんでもよいことはいうまでもない。
【００３３】
上述した構成から明らかとなるように、ｙ方向に延在しかつ非線形抵抗素子Ｄを介して各ゲート信号線２に接続される共通線１０Ｇ，１０Ｇ’と、ｘ方向に延在しかつ非線形抵抗素子Ｄを介して偶数番目の各ドレイン信号線に接続される共通線１０Ｄ’と、ｘ方向に延在しかつ非線形抵抗素子を介して奇数番目の各ドレイン信号線に接続される共通線１０Ｄとは互いに電気的に絶縁された構成となっていることが判る。
【００３４】
さらに、この実施例では、特に、図中左側および右側の共通線１０Ｇ、１０Ｇ’のそれぞれは、図中下側の端のゲート信号線２Ｊに接続されている。このゲート信号線２Ｊはいわゆるダミー信号線と称されるもので、実際の画素の駆動にあって用いられない信号線となっている。すなわち、表示に対して無用の該ゲート信号線２（２Ｊ）を有効に利用することによって、共通線１０Ｇ、１０Ｇ’の配線長を増加せしめることによって帯電する静電気の分散を効果ならしめるように図っている。
【００３５】
同様に、図中上側の共通線１０Ｄは、図中右側の端のドレイン信号線３Ｊに接続され、また、図中下側の共通線１０Ｄ’は、図中左側の端のドレイン信号線３Ｊに接続されている。これら各ドレイン信号線もいわゆるダミー信号線と称されるもので、実際の使用にあって用いられない信号線となっている。同様に静電気の分散を効果ならしめるためである。
【００３６】
このようなゲート信号線およびドレイン信号線における各ダミー信号線は、各画素領域における回路が図２に示すようになる関係から、回路としては必要となるが表示には直接寄与しないという性質を備えるものとなっている。このため、上述した表示領域において実行的な表示領域は図中斜線で示した部分となる。
【００３７】
なお、このように各共通線１０Ｇ、１０Ｇ’、１０Ｄ、１０Ｄ’をそれぞれダミー線に接続させるようにしても、共通線１０Ｇおよび１０Ｇ’、共通線１０Ｄ、共通線１０Ｄ’のそれぞれは互いに接続されることはなく、電気的に独立したものとなっている。
【００３８】
さらに、この実施例では、共通線１０Ｄ、１０Ｄ’のそれぞれの一端が、電極ＣＯＭに接続されて構成され、他方のガラス基板を組み立てた際に、該他方のガラス基板の液晶側の面に形成された透明な共通電極と接続されるようになっているが、共通線１０Ｇ、１０Ｇ’は該共通電極に接続されないように構成されたものとなっている。
【００３９】
この理由は、図中に示す液晶表示パネルは、図中左側に走査駆動回路が設けられ、図中上側に映像駆動回路が設けられる構成となっており、駆動時における駆動負荷が大きくなってしまうのを解決するためである。
【００４０】
このように構成されたガラス基板１は、たとえば次の態用で検査がなされるようになっている。
【００４１】
（１）ゲート信号線２とドレイン信号線３との間のショートの検査
ゲート信号線２側の短絡線２Ａ’とドレイン信号線３側の短絡線３Ａ及び３Ａ’との間に検査用プローブを当接し、短絡線２Ａ’と短絡線３Ａ，３Ａ’の間に流れる電流を測定する。その測定値によってゲート信号線２とドレイン信号線３との間のショートの有無が検出できるようになる。
【００４２】
この場合、上述したように、ゲート信号線２側の共通線１０Ｇとドレイン信号線３側の共通線１０Ｄとは互いに電気的に分離されていることから、これらの共通線１０Ｇ、１０Ｄに全く影響されることなく、ゲート信号線２とドレイン信号線３との間のショートの検査を行うことができるようになる。
【００４３】
（２）隣接するドレイン信号線２どうしの間のショートの検査
ドレイン信号線３の一方（図中上側）の短絡線３Ａと、ドレイン信号線３の他方（図中下側）の短絡線３Ａ’とに検査用プローブを当接し、それらの間に流れる電流を測定する。その測定値によって隣接するドレイン信号線３どうしの間のショートの有無が検出できるようになる。
【００４４】
この場合、上述したように、各ドレイン信号線３には、その一方の側（たとえば図中上側）において非線形抵抗素子Ｄが形成されている場合、他方の側（たとえば図中下側）において非線形抵抗素子が形成されていない構成となっていることから、隣接するドレイン信号線３どうしは全く電気的に絶縁されるようになっている（換言すれば、隣接するドレイン信号線３は静電保護用回路によってショートしていない構成となっている）。このため、信頼性ある検査を図ることができる。
【００４５】
（３）各信号線の断線の検査
検査すべき信号線の一端に共通に接続される短絡線（２Ａあるいは３Ａ，３Ａ’）と、その信号線の一端とは逆端に置かれた端子（２ｔあるいは３ｔ，３Ｔ）との間に検査用プローブを当接し、それらの間に流れる電流を測定する。
【００４６】
このようなことから、静電保護用回路を上述したような構成にすることによって、各信号線の断線あるいはショートの検査を効率よくかつ信頼性よく行うことができるようになる。
【００４７】
このようにして、各信号線の断線あるいはショートが発見されることのないガラス基板１は、図４に示すように、このガラス基板１と異なる他方のガラス基板１０とともに液晶表示パネルを構成するようになっている。ここで、他方のガラス基板１０は、その液晶側の面において既に各画素領域に共通な透明の共通電極、およびこの液晶表示パネルがカラー表示用のそれならばカラーフィルタ等が形成されたものとなっている。
【００４８】
ここで、上述したように、ガラス基板１の電極ＣＯＭ上に配置させた導電体１２によって、ガラス基板１０側の透明な共通電極をガラス基板１側に引き出すことができるようになっている。
【００４９】
なお、このようにして液晶表示パネルの外囲器が構成され、液晶は前記各ガラス基板１、１０の間に、前記シール材５に一部（図示しない）に予め設けられている封入孔から封入されるようになっている。液晶封入後において前記シール材５に設けられた封入孔は完全に封止されることはいうまでもない。
【００５０】
以上説明した実施例から明らかなように、たとえばゲート信号線とドレイン信号線との間にショートが生じているか否かを検査する場合、上述したようにゲート信号線の短絡線に一方のプローブをあてがいドレイン信号線の短絡線に他方のプローブをあてがってそれらの間の電気抵抗を計測するのが通常となる。
【００５１】
この場合、従来の構成にみられるようにその静電保護用回路における共通線において、ゲート信号線と非線形抵抗素子を介して接続されている共通線と、ドレイン信号線と非線形抵抗素子を介して接続されている共通線とが、互いに接続されている構成となっている場合、ゲート信号線の短絡線から非線形抵抗素子を介して前記共通線へ、さらに非線形素子を介してドレイン信号線の短絡線へと電流が流れてしまうことから、上述した検査ができないことになる。
【００５２】
このため、本実施例では、基本的には、ゲート信号線に非線形抵抗素子を介して共通接続される共通線とドレイン信号線に非線形抵抗素子を介して共通接続される共通線とを電気的に絶縁するようにすることによって、上述した弊害を除去できるようになる。
【００５３】
また、ゲート信号線あるいはドレイン信号線のそれぞれの断線の検査等の他の全ての検査においても従来どおりに行うことができ、それらのいずれにおいても静電保護用の共通線に全く影響されることなく信頼性ある検査を実行することができるようになる。
【００５４】
また、非線形抵抗素子および共通線からなる静電保護回路においても、各信号線の断線あるいはショートの検出回路によって、その構成が制約されることがないことから、充分な静電保護対策ができるようになる。
【００５５】
したがって、本発明の構成によれば、各信号線の断線あるいはショートの検査および薄膜トランジスタの静電防止対策をも充分に行なうことができるようになる。
【００５６】
また、共通線１０Ｇ、１０Ｇ’、１０Ｄ、１０Ｄ’は、それぞれダミー線を利用することによって線長を実質的に増大させていることから、帯電された静電気を充分に分散させることのできる構成となっている。したがって、静電保護対策を充分なものとすることができる効果を奏する。
【００５７】
なお、この場合において、各共通線１０Ｇ、１０Ｇ’１０Ｄ、１０Ｄ’の線長を増大させるのにダミー線を用いたが、新たに線を形成し、この線に接続させるようにしてもよいことはいうまでもない。ただし、ダミー線を用いた場合には、ガラス基板１上において余分な領域をわざわざ設ける必要がなくなるという効果を奏する。
【００５８】
上述した実施例では、ゲート信号線２の一方の側からゲート信号が供給されるとともに、ドレイン信号線３の一方の側からドレイン信号が供給される構成となっているものであるが、これに限定されることはないことはもちろんである。各ドレイン信号線３において、その一つおきのドレイン信号線３には一方の側から、また残りのドレイン信号線３には他方の側から、それぞれドレイン信号が供給されるようにしたものにおいても適用できるからである。
【００５９】
図５は、この場合における概略的な回路図を示したものであり、図１と対応する部分は同一の符号で示している。この場合においても基本的には、ｙ方向に延在しかつ非線形抵抗素子Ｄを介して各ゲート信号線２に接続される共通線１０Ｇ（１０Ｇ’）と、ｘ方向に延在しかつ非線形抵抗素子Ｄを介して偶数番目の各ドレイン信号線に接続される共通線１０Ｄと、ｘ方向に延在しかつ非線形抵抗素子を介して奇数番目の各ドレイン信号線に接続される共通線１０Ｄ’とは互いに電気的に絶縁された構成となっていることが判る。
【００６０】
なお、図５に示した構成において、各共通線１０Ｇ（１０Ｇ’）、１０Ｄ、１０Ｄ’のそれぞれにおいて互いに電気的に絶縁された構成を確保しつつ、実質的に線長を長くするようにしてもよいことはもちろんである。
【００６１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示パネルによれば、信号線の断線あるいはショートの検査および薄膜トランジスタの静電防止対策をも充分に行い得るようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示パネルの一方のガラス基板の液晶側の面の構成を示した平面図である。
【図２】本発明による液晶表示パネルの一方のガラス基板の画素領域の詳細を示す等価回路図である。
【図３】図１の部分拡大図である。
【図４】本発明による液晶表示パネルの平面を示す一部破断図である。
【図５】本発明による液晶表示パネルの他の実施例を示す等価回路図である。
【符号の説明】
１……ガラス基板、２……ゲート信号線、３……ドレイン信号線、２Ａ、２Ａ’３Ａ、３Ａ’……短絡線、１０Ｇ、１０Ｇ’、１０Ｄ、１０Ｄ’……共通線、Ｄ……非線形抵抗素子。
【図１】
0003586049.tif 000002
【図２】
0003586049.tif 000003
【図３】
0003586049.tif 000004
【図４】
0003586049.tif 000005
【図５】
0003586049.tif 000006