(57)【特許請求の範囲】
【請求項１】
第１及び第２の入力電圧信号をそれぞれ受ける第１及び第２の入力端子と、
出力端子と、
第１及び第２の電源端子と、
基準電圧信号を受ける基準電圧端子と、
上記第１の電源端子に結合されている第１の端子と、上記第１の入力端子に結合されている第２の端子と、第３の端子とを有する第１のトランジスタと、上記第１の電源端子に結合されている第１の端子と、上記第２の入力端子に結合されている第２の端子と、第３の端子とを有する第２のトランジスタとからなる第１の対のトランジスタと、
上記第１及び第２のトランジスタの上記第３の端子と上記第２の電源端子との間に結合されている第１の電流源と、
上記第１の電源端子に結合されている第１の端子と、第２の端子と、第３の端子とを有する第３のトランジスタと、上記第１の電源端子に結合されている第１の端子と、第２の端子と、第３の端子とを有する第４のトランジスタとからなる第２の対のトランジスタと、
上記第３及び第４のトランジスタの上記第３の端子と上記第２の電源端子との間に結合されている第２の電流源と、
上記第１及び第２の入力端子と上記基準電圧端子とに結合され、第１及び第２のオフセット電圧信号をそれぞれ上記第３及び第４のトランジスタの上記第２の端子に印加するオフセット電圧サブ回路であって、上記第１及び第２のオフセット電圧信号が上記基準電圧端子に印加された上記基準電圧信号によって設定される電圧差で印加され、且つ、上記第１及び第２のオフセット電圧信号が上記第１及び第２の入力電圧信号の平均電圧によって設定される平均電圧で印加されるオフセット電圧サブ回路と、
上記第１及び第２のトランジスタ対と上記出力端子とに結合され、上記第１及び第２のオフセット電圧信号によって決定される大きさだけオフセットした上記第１及び第２の入力電圧信号の相対的な値を表す出力電圧信号を上記出力端子に生成する出力副回路と、
を備えていることを特徴とするコンパレータ回路。
【請求項２】
上記オフセット電圧副回路は、上記第１及び第２の入力端子に結合されていて第１のノードを有する第１の分圧回路と、上記第３及び第４のトランジスタの上記第２の端子に結合されていて第２のノードを有する第２の分圧回路と、上記第１及び第２のノードに結合されていて上記第２のノードの電圧を上記第１のノードの電圧によって設定せしめる電圧フォロアとを備えている請求項１に記載のコンパレータ回路。
【請求項３】
上記電圧フォロアは演算増幅器を備え、上記演算増幅器の第１の入力端子は上記第１のノードに結合され、第２の入力端子は上記第２のノードに結合されている請求項２に記載のコンパレータ回路。
【請求項４】
上記電圧フォロアはトランジスタをも備え、上記トランジスタの第１の端子は上記第１の電源端子に結合され、第２の端子は上記演算増幅器の出力端子に結合され、そして第３の端子は上記第２の分圧回路に結合されている請求項３に記載のコンパレータ回路。
【請求項５】
上記第２の分圧回路は第１の抵抗と、第２の抵抗とを備え、上記第１の抵抗の第１の端は上記電圧フォロアのトランジスタの上記第３の端子と上記第３及び第４のトランジスタの一方の上記第２の端子とに接続され、上記第１の抵抗の第２の端は上記第２のノードに接続され、上記第２の抵抗の第１の端は上記第２のノードに接続され、上記第２の抵抗の第２の端は上記第３及び第４のトランジスタの他方の上記第２の端子に接続されている請求項４に記載のコンパレータ回路。
【請求項６】
上記オフセット電圧副回路は、上記第３及び第４のトランジスタの上記他方の上記第２の端子と上記第２の電源端子とに結合されている第３の抵抗と、上記基準電圧入力端子と上記第３の抵抗とに結合されていて上記第３の抵抗にまたがって上記基準電圧を印加する回路要素をも備えている請求項５に記載のコンパレータ回路。
【請求項７】
上記第３の抵抗にまたがって上記基準電圧を印加する回路要素は、上記基準電圧端子と上記第３の抵抗の一方の端との間に結合されている第２の電圧フォロアを備えている請求項６に記載のコンパレータ回路。
【請求項８】
上記第２の電圧フォロアは第２の演算増幅器を備え、上記第２の演算増幅器の第１の入力端子は上記基準電圧入力端子に結合され、第２の入力端子は上記第３の抵抗の上記一方の端に結合されている請求項７に記載のコンパレータ回路。
【請求項９】
上記第２の電圧フォロアはトランジスタをも備え、上記トランジスタの第１の端子は上記第２の抵抗の上記第２の端に結合され、第２の端子は上記第２の演算増幅器の出力端子に結合され、そして第３の端子は上記第３の抵抗の上記一方の端に接続されている請求項８に記載のコンパレータ回路。
【請求項１０】
上記第１の電流源は、バイアス電圧入力端子と、上記バイアス電圧入力端子と上記第２の電源端子との間に結合されているカレントミラー副回路とを備えている請求項９に記載のコンパレータ回路。
【請求項１１】
上記第２の電流源は、上記バイアス電圧入力端子と上記第２の電源端子との間に結合されている第２のカレントミラー副回路とを備えている請求項１０に記載のコンパレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的にはオフセットコンパレータに関し、より詳しくは変化する入力同相電圧入力信号に対して一定の差分オフセット電圧を発生する差分オフセットコンパレータに関する。
【０００２】
【従来の技術】
コンパレータは、複数の回路入力端子にそれぞれ印加される電気信号の大きさの差の関数である出力電気信号を発生する電気回路である。典型的なコンパレータは例えば、出力端子、第１及び第２の入力端子、及び第１の入力端子の電圧が第２の入力端子の電圧に等しいか、もしくはそれを越えた場合に“高”または“低”電圧を出力端子に供給し、それ以外の全ての場合に“低”または“高”電圧を出力端子に供給するように上記出力端子と入力端子とを接続している電気回路からなることができる。“オフセットコンパレータ”とは、一方の入力電圧（もしくは電流）が他方の入力電圧（もしくは電流）に等しいか、もしくは他方の入力電圧（もしくは電流）を所定のしきい値基準電圧（もしくは電流）の大きさだけ越えた場合に“高”から“低”へ（もしくは“低”から“高”へ）の移行が発生するようになっている種類のコンパレータのことを言う。入力“同相（コモンモード）”電圧（もしくは電流）とは、入力端子に存在する電圧（もしくは電流）の平均のことである。入力電圧（もしくは電流）は意図的及び／または非意図的に変動するので、コンパレータはある与えられた範囲の同相電圧（もしくは電流）内で作動するように設計される。以下に、入力及び出力電圧に関連して使用する“電圧”とは、入力及び出力電圧、もしくは代替として入力及び出力電流を含むものであることを理解されたい。
【０００３】
広範囲にわたって入力同相電圧に所望のオフセット電圧を維持させようとする普通のオフセット設計には、ある問題が存在している。これは、普通のオフセット基準電圧が、入力電圧自体に直接関連付けされずにセットされるからである。理想的にはオフセット値は入力同相電圧の変動に対して一定に保たれるべきである。しかしながら普通のオフセット電圧回路は非線形に挙動するので、入力同相電圧の変動に伴ってずれを生じるようになる。
【０００４】
【発明の概要】
本発明の目的は、広い範囲にわたって入力同相電圧のオフセット電圧を安定させた差分オフセットコンパレータ電気回路を提供することである。
本発明のさらなる目的は、差分オフセットコンパレータ回路において、入力同相電圧の変化を補償するためにオフセット電圧を動的に、そして自動的に設定するオフセット電圧制御副回路を提供することである。
本発明によるコンパレータ回路は、第１及び第２の入力端子と、出力端子とを有し、これらの入力端子と出力端子とは、入力端子に印加された入力電圧の（オフセット電圧の大きさだけオフセットした）相対的な大きさを表す電気信号を出力端子に供給する回路手段によって接続されている。この回路手段は、印加された入力電圧の平均もしくは“同相”に依存して基準オフセット電圧を設定する手段を含んでいる。
詳細を後述する実施例においては、整合した１対の第１及び第２のトランジスタは、出力スイッチング副回路を通して第１の電源端子に結合されている第１の端子と、第１及び第２の入力端子にそれぞれ結合されている第２の端子と、共通電流源を通して第２の電源端子に結合されている第３の端子とを有している。整合した第２の対の第３及び第４のトランジスタは、第１及び第２のトランジスタの第１の端子にそれぞれ結合されている第１の端子と、第２の端子と、共通電流源を通して第２の電源端子に結合されている第３の端子とを有している。上記第１及び第２の入力端子に印加された入力同相電圧を決定するように結合され、そして基準電圧ノードにも結合されている電圧オフセット制御副回路は、オフセット電圧差を上記第３及び第４のトランジスタの第２の端子にまたがって供給するように機能する。オフセット電圧制御副回路は、基準電圧ノードに印加される電圧によって決定される値と、入力同相電圧によって決定される同相電圧とを有するオフセット電圧差を供給するように構成されている。
本発明によれば、第１及び第２の入力電圧信号をそれぞれ受ける第１及び第２の入力端子と、出力端子と、第１及び第２の電源端子と、基準電圧信号を受ける基準電圧端子と、上記第１の電源端子に結合されている第１の端子と、上記第１の入力端子に結合されている第２の端子と、第３の端子とを有する第１のトランジスタと、上記第１の電源端子に結合されている第１の端子と、上記第２の入力端子に結合されている第２の端子と、第３の端子とを有する第２のトランジスタとからなる第１の対のトランジスタと、上記第１及び第２のトランジスタの上記第３の端子と上記第２の電源端子との間に結合されている第１の電流源と、上記第１の電源端子に結合されている第１の端子と、第２の端子と、第３の端子とを有する第３のトランジスタと、上記第１の電源端子に結合されている第１の端子と、第２の端子と、第３の端子とを有する第４のトランジスタとからなる第２の対のトランジスタと、上記第３及び第４のトランジスタの上記第３の端子と上記第２の電源端子との間に結合されている第２の電流源と、上記第１及び第２の入力端子と上記基準電圧端子とに結合され、第１及び第２のオフセット電圧信号をそれぞれ上記第３及び第４のトランジスタの上記第２の端子に印加するオフセット電圧サブ回路であって、上記第１及び第２のオフセット電圧信号が上記基準電圧端子に印加された上記基準電圧信号によって設定される電圧差で印加され、且つ、上記第１及び第２のオフセット電圧信号が上記第１及び第２の入力電圧信号の平均電圧によって設定される平均電圧で印加されるオフセット電圧サブ回路と、上記第１及び第２のトランジスタ対と上記出力端子とに結合され、上記第１及び第２のオフセット電圧信号によって決定される大きさだけオフセットした上記第１及び第２の入力電圧信号の相対的な値を表す出力電圧信号を上記出力端子に生成する出力副回路と、を備えていることを特徴とするコンパレータ回路が提供される。
上記オフセット電圧副回路は、上記第１及び第２の入力端子に結合されていて第１のノードを有する第１の分圧回路と、上記第３及び第４のトランジスタの上記第２の端子に結合されていて第２のノードを有する第２の分圧回路と、上記第１及び第２のノードに結合されていて上記第２のノードの電圧を上記第１のノードの電圧によって設定せしめる電圧フォロアとを備えていてもよい。
上記電圧フォロアは演算増幅器を備え、上記演算増幅器の第１の入力端子は上記第１のノードに結合され、第２の入力端子は上記第２のノードに結合されていてもよい。
上記電圧フォロアはトランジスタをも備え、上記トランジスタの第１の端子は上記第１の電源端子に結合され、第２の端子は上記演算増幅器の出力端子に結合され、そして第３の端子は上記第２の分圧回路に結合されていてもよい。
上記第２の分圧回路は第１の抵抗と、第２の抵抗とを備え、上記第１の抵抗の第１の端は上記電圧フォロアのトランジスタの上記第３の端子と上記第３及び第４のトランジスタの一方の上記第２の端子とに接続され、上記第１の抵抗の第２の端は上記第２のノードに接続され、上記第２の抵抗の第１の端は上記第２のノードに接続され、上記第２の抵抗の第２の端は上記第３及び第４のトランジスタの他方の上記第２の端子に接続されていてもよい。
上記オフセット電圧副回路は、上記第３及び第４のトランジスタの上記他方の上記第２の端子と上記第２の電源端子とに結合されている第３の抵抗と、上記基準電圧入力端子と上記第３の抵抗とに結合されていて上記第３の抵抗にまたがって上記基準電圧を印加する回路要素をも備えていてもよい。
上記第３の抵抗にまたがって上記基準電圧を印加する回路要素は、上記基準電圧端子と上記第３の抵抗の一方の端との間に結合されている第２の電圧フォロアを備えていてもよい。
上記第２の電圧フォロアは第２の演算増幅器を備え、上記第２の演算増幅器の第１の入力端子は上記基準電圧入力端子に結合され、第２の入力端子は上記第３の抵抗の上記一方の端に結合されていてもよい。
上記第２の電圧フォロアはトランジスタをも備え、上記トランジスタの第１の端子は上記第２の抵抗の上記第２の端に結合され、第２の端子は上記第２の演算増幅器の出力端子に結合され、そして第３の端子は上記第３の抵抗の上記一方の端に接続されていてもよい。
上記第１の電流源は、バイアス電圧入力端子と、上記バイアス電圧入力端子と上記第２の電源端子との間に結合されているカレントミラー副回路とを備えていてもよい。
上記第２の電流源は、上記バイアス電圧入力端子と上記第２の電源端子との間に結合されている第２のカレントミラー副回路とを備えていてもよい。
【０００５】
特定実施例では、電圧オフセット制御副回路は第１及び第２の演算増幅器を含む。第１の演算増幅器は、第３及び第４のトランジスタの第２の端子にまたがって直列接続された抵抗分圧回路の中心ノードが、第１及び第２の入力端子にまたがって直列接続された同じような抵抗分圧回路の中心ノードの電圧に追随するように設定するフィードバックループを有している。第２の演算増幅器は、第２の演算増幅器に印加されが基準電圧に従って、第３及び第４のトランジスタの第２の端子にまたがって印加されるオフセット電圧差を設定するフィードバックループを有している。整合した第２のトランジスタ対によってオフセットを印加することによって、そして入力同相電圧の変動を追随するオフセット同相電圧を有するオフセット電圧を供給することによって、本発明は、回路の非線形に起因するオフセットの不要な変動を最低にするようなオフセット差分コンパレータを提供する。
以下に添付図面に基づいて本発明の実施例を詳細に説明する。
【０００６】
【発明の実施の形態】
以下に、図１及び２に示す定差分オフセット電圧コンパレータ１０からなる半導体集積回路を例として本発明の原理を説明する。コンパレータ１０は、高電圧電源端子（電圧源ＶＤＤ）１４と、低電圧電源端子（接地）１５との間に並列に接続されている整合した第１及び第２のＮＭＯＳトランジスタの差動対を備えている。対１１はトランジスタ１６を含む。このトランジスタ１６のドレインは出力スイッチング副回路１７を通してＶＤＤ端子１４に結合され、ソースは電流源（即ちシンク）１９を通して接地端子１５に結合され、そしてゲートは第１の入力端子（ＶＩＮ１  ）２０から第１の入力電圧信号を受ける。対１１は整合した第２のトランジスタ１８をも含む。このトランジスタ１８のドレインは副回路１７を通してＶＤＤに結合され、ソースは同じ電流源１９を通して接地され、そしてゲートは第２の入力端子（ＶＩＮ２  ）２２から第２の入力電圧信号を受ける。回路１０は、トランジスタ１６及び１８のゲートに等しい電圧が印加された時、等しい電圧をドレインに発生させ、等しい電流を流すように機能する。
出力スイッチング副回路１７は、ＶＤＤとトランジスタ１６、１８との間に接続されている。図２に示すように、出力スイッチング副回路１７は、出力スイッチングの目的から等しいソース・ドレイン電流通路を与えるために、カレントミラー配列に接続されている２対のＰＭＯＳトランジスタと、１対のＮＭＯＳとを含むことができる。これらの対はそれぞれ、トランジスタ２４と２５、２６と２７、及び２８と２９からなる。各カレントミラー接続された対の一方のトランジスタ（２４、２７、２８）のドレインは、ダイオードを形成するようにそのゲートに接続されている。ＰＭＯＳトランジスタ２４のソースはＶＤＤに接続され、そのドレイン／ゲートはトランジスタ１８のドレインに接続されている。ＰＭＯＳトランジスタ２５のソースはＶＤＤに接続され、そのゲートはトランジスタ２４のドレイン／ゲートに接続され、そしてそのドレインは第１段出力ノード３０に接続されている。ＰＭＯＳトランジスタ２６のソースはＶＤＤに接続されている。ＰＭＯＳトランジスタ２７のソースはＶＤＤに接続され、そのドレイン／ゲートはトランジスタ２６のゲートと、トランジスタ１６のドレインとに接続されている。
【０００７】
ＮＭＯＳトランジスタ２８のソースは接地され、そのドレイン／ゲートはトランジスタ２６のドレインに接続されている。ＮＭＯＳトランジスタ２９のソースは接地され、そのゲートはトランジスタ２８のドレイン／ゲートに接続され、そしてそのドレインは第１段出力ノード３０に接続されている。整合トランジスタ対１１の経路３３、３４に電流を供給する電流経路３１、３２を流れる電流が等しい時には、出力スイッチング副回路１７の電流経路３６、３７にも等しい電流が流れる。しかしながら、経路３２を流れる電流が経路３１を流れる電流と異なる時には、カレントミラー接続されたトランジスタ対２８と２９、及び２４と２５は経路３７を流れる電流を変化させるように機能する。これは、入力端子（ＶＩＮ２  ）２２の電圧が、以下に説明するようにして決定される所与のオフセット量だけ入力端子（ＶＩＮ１  ）２０の電圧とは異なる場合に発生する。経路３１及び３２内の電流の小さい方だけが経路３７を流れるように電流の不一致が生じる。経路３２内の電流が経路３１内の電流を越えると、経路３１内の電流が経路３７を流れる。この場合、トランジスタ２５は三極管領域で動作してトランジスタ２５にまたがる抵抗が減少し、一方トランジスタ２９は飽和領域で動作するのでノード３０には“高”（ＶＤＤに近い）電圧が現れる。経路３２内の電流が経路３１内の電流よりも小さい場合には、経路３２の電流が経路３７を流れる。この場合には、トランジスタ２９が三極管領域で動作してトランジスタ２９にまたがる抵抗が減少し、一方トランジスタ２５は飽和領域で動作するのでノード３０には“低”（接地に近い）電圧が現れる。ノード３０の電圧は、１もしくはそれ以上の出力段増幅器２３によって増幅され、伝達関数が急峻にされ、そして最終段コンパレータ出力端子（ＶＯＵＴ  ）３５に、対応する飽和した“高”もしくは“低”電圧が生成される。
【０００８】
整合したトランジスタ対１２は、整合したトランジスタ対１１のコンパレータ動作に所望のオフセット電圧を与えるように機能する。整合したトランジスタ対１２はＮＭＯＳトランジスタ３８、３９を含んでいる。これらのトランジスタのソースは両者に共通する電流源（即ちシンク）４０を通して接地され、それらのドレインはトランジスタ１６、１８のドレインにそれぞれ結合され、そしてそれらのゲートはオフセット電圧制御副回路４３の出力端子４１、４２にそれぞれ結合されている。電流経路３１、３２に等しい電流を流すために、整合したトランジスタ対１２及びオフセット電圧制御副回路４３は、コンパレータの入力端子２０、２２の一方に付加的な電圧を印加することを要求する。これは、この場合には電流経路３１、３２は、整合したトランジスタ対１１の電流経路３３、３４に給電するだけではなく、整合したトランジスタ対１２の電流経路４４、４５にも給電しているからである。従って、トランジスタ３８、３９のゲート間に（従ってノード４１、４２間に）発生した電圧オフセット差は、経路３１、３２を流れる電流を等しくするために、入力端子２０、２２に等しいが逆極性の電圧を印加することを要求するのである。
【０００９】
トランジスタの非線形動作に起因して比較及び電圧オフセット印加プロセスに及ぼす不都合な効果を最小にするために、電流源１９及び４０の電流を整合させる他に、各対１１及び１２のトランジスタ１６と１８、及び３８と３９のトランジスタパラメタ（例えば構造形態（トポグラフィ）の長さ及び幅）を互いに整合させるだけではなく、他方の対のトランジスタとも整合させる。本発明においては、入力端子２０、２２に印加される同相電圧に追随してオフセット電圧を端子４１、４２に発生させることによって、これらの不都合な効果をさらに減少させている。
本発明によるオフセット電圧制御副回路４３は、ノード２０、２２の入力同相電圧を広い範囲の入力同相電圧にわたって追随する所定の基準電圧を端子４１、４２にまたがって供給する。オフセット電圧制御副回路４３は、所定の基準電圧に従って設定される値と、入力同相電圧に従って設定される同相電圧とを有する電圧差を、端子４１、４２にまたがって発生させる手段を備えている。
図２に示すオフセット電圧制御副回路４３の実施例は、ＰＭＯＳトランジスタ４９、直列接続されている同一の抵抗５１、５２、ＮＭＯＳトランジスタ５３、及び抵抗５４からなる分圧回路を、一定に維持するように機能する２つの演算増幅器４７、４８を含んでいる。要素４９、５１、５２、５３、及び５４はこの順番に、ＶＤＤと接地との間に直列に接続されている。
【００１０】
抵抗５１、５２は同じ値の抵抗であり、第１の端はそれぞれオフセット電圧印加端子４１、４２に接続され、第２の端は共通して中心ノード５６に接続されている。演算増幅器４７は電圧フォロアとして機能し、ノード５６の電圧を入力端子２０、２２の同相電圧に維持するようにトランジスタ４９のスイッチングを制御する。直列接続された同一の抵抗５８、５９からなる第２の分圧回路の中心ノード６０は、入力同相電圧（端子２０、２２の電圧の平均）を演算増幅器４７の反転（“−”）端子への入力として供給するように接続されている。演算増幅器４７の非反転（“＋”）端子はノード５６に接続されている。演算増幅器４７の出力はトランジスタ４９のゲートに接続されている。このトランジスタ４９のソースはＶＤＤに接続され、そしてそのドレインは端子４２において抵抗５１に接続されている。演算増幅器４８は抵抗５４にまたがって基準電圧を印加し、それにより電流経路６１を流れる電流を一定に維持する電圧フォロアとして機能する。所与の大きさ（例えば  ０．５Ｖ）の所望基準電圧が、基準電圧端子６２から演算増幅器４８の非反転（“＋”）入力へ印加されている。演算増幅器４８の反転（“−”）入力は、ノード６４において抵抗５４の第１の端（即ち高電圧端）に接続されている。演算増幅器４８の出力はトランジスタ５３のゲートに接続されている。このトランジスタ５３のソースはノード６４において抵抗５４の第１の端に接続され、またそのドレインはオフセット電圧端子４１において抵抗５２の第１の端に接続されている。抵抗５４の第２の端は接地されている。
【００１１】
演算増幅器４８は、ノード６４の電圧を端子６２に印加される基準電圧に等しく維持するように機能するので、経路６１には対応する所定の大きさ（例えば、ＩＲＥＦ  ＝ＶＲＥＦ  ／  ８Ｒ）の電流が維持される。この電流は端子４１と４２との間に直列に接続されている抵抗５１、５２を通って流れ、これらの抵抗にまたがって対応する電圧差が発生する（ΔＶＯＦＦＳＥＴ＝ＩＲＥＦ  ・２Ｒ）。従って、この電圧（ΔＶＯＦＦＳＥＴ）は、抵抗５４にまたがって発生する電圧と、抵抗５１、５２の合計抵抗値を抵抗５４の抵抗値で除した比との積に等しくなる。抵抗５４の抵抗値が抵抗５１及び５２の合計抵抗値の４倍になっている図示の例では、端子６２に０．５Ｖの基準電圧を印加すると、端子４１、４２にまたがって発生するオフセット電圧差は  ０．１２５Ｖになる〔ΔＶＯＦＦＳＥＴ＝ＶＲＥＦ  ・２Ｒ／  ８Ｒ＝（  ０．５  ）  ・（  １／４  ）  ＝  ０．１２５〕。
演算増幅器４７は、トランジスタ４９のソース・ドレイン抵抗を増減するように、そして演算増幅器４７の反転（“−”）端子への入力の変動を補償するように機能する。これにより、端子４１、４２に発生する同相電圧は、入力端子２０、２２へ印加される同相電圧を追随し続ける。一方、演算増幅器４８は、抵抗５４にまたがって（即ち、ノード６４に）発生する電圧を基準電圧ＶＲＥＦ  に維持するようにトランジスタ５３の実効抵抗を変化させることによって、演算増幅器４７が遂行する修正とタンデムに動作する。これによって演算増幅器４７、４８は、システムの範囲外の入力同相電圧変動に起因する非線形の効果を除去するように機能する。各演算増幅器は他方の演算増幅器とは無関係に調整を行い、端子４１、４２にまたがる所望のオフセット電圧及び同相電圧と、端子２０、２２に印加される入力電圧との整合を維持する。演算増幅器４８はトランジスタ５３を制御して経路６１を流れる電流を一定に保ち、演算増幅器４７はトランジスタ４９を制御してオフセット同相電圧を入力同相電圧と同一に保つ。
【００１２】
図３に示すオフセット電圧制御副回路４３の代替実施例４３’では、直列経路６１が２つの並列経路６１ａ及び６１ｂに分割されており、一方の経路が同相設定要素を含み、他方の経路がオフセット電圧差設定要素を含んでいる。２つの経路６１ａ及び６１ｂはトランジスタ６６、６７のカレントミラー配列によって結合され、経路６１ｂ内の抵抗５４に基準電圧ＶＲＥＦ  を発生させる（演算増幅器４８によって設定される）電流（ＩＲＥＦ  ＝ＶＲＥＦ  ／  ８Ｒ）と同一の電流が、抵抗５１、５２にも流れる。これらの抵抗のノード５６の同相電圧は経路６１ａ内の演算増幅器４７によってセットされる。従ってこの実施例でも、端子４１、４２にまたがるオフセット電圧差の大きさは、演算増幅器４８への入力として基準電圧端子６２に印加される基準電圧ＶＲＥＦ  の値によって決定され、オフセット同相電圧の値は演算増幅器４７への入力として分圧回路ノード６０に印加される入力同相電圧によって決定される。
以上の実施例についてはＭＯＳＦＥＴ技術によって説明したが、これらの原理は、他の電界効果トランジスタ技術及びバイポーラトランジスタ技術を含む（これらに限定するものではない）他のトランジスタ及び等価成分技術にも等しく適用できることを理解されたい。“ソース”、“ドレイン”及び“ゲート”は、単に記載したトランジスタの端子を識別する目的で使用したに過ぎない。若干の電界効果トランジスタの“ソース”端子と“ドレイン”端子とは互換可能であり、これらの用語は他の技術の対応素子を適用した場合の“エミッタ”、“コレクタ”、“ベース”、及び“陰極”、“陽極”、“格子”等と同義であることも理解されたい。
【００１３】
電流源１９、４０はどのような適当な形状であっても差し支えないが、図２に示すように固定された入力バイアス電流ＩＢＩＡＳに結合された並列のカレントミラーによって実現すると有利である。図示の配列は負の源、即ち“シンク”であって、ソースが接地され、ドレイン及びゲートがＩＢＩＡＳに接続されているダイオード接続されたＮＭＯＳトランジスタ７２によって確立された第１の電流経路７１を有している。各対応経路７３、７４はそれぞれ、整合したトランジスタ対副回路１１及び１２を接地に結合する。即ち整合したＮＭＯＳトランジスタ７６、７７のソースはそれぞれ接地され、ゲートはトランジスタ７２のゲート・ドレイン接続に接続され、そしてドレインはそれぞれ対をなしたトランジスタ１６と１８、及び３８と３９のソースに接続されている。整合したトランジスタ７６、７７をこのように接続すると同一の電流が電流経路７３、７４に流れ、ＶＯＵＴ  端子３５に現れる出力電圧は、電流経路７３、７４内の電流がどのように経路３３、３４、及び４４、４５に分割されて経路３１と３２との間に電流差をもたらすかに依存するようになる。
ＶＤＤ、ＶＲＥＦ  、接地等は例示に過ぎず、二電源を使用する実施例等も同じように実現可能であることも理解されたい。更に、基準電圧端子６２は、外部から印加される基準電圧を受けるための端子として示したが、基準電圧は必ずしも外部から印加する必要はなく、内部で発生させた基準電圧でも十分である。
本発明が関連する分野に精通していれば、以下の実施の態様に記載されている本発明の思想及び範囲から逸脱することなく、上述した実施例に対する更に他の置換及び変更を考案することが可能であろう。
【図面の簡単な説明】
【図１】本発明によるコンパレータ電気回路のブロック線図である。
【図２】図１のコンパレータの実施例の一形状の回路図である。
【図３】図２のコンパレータのオフセット電圧制御副回路成分の代替形状を示す図である。
【符号の説明】
１０  コンパレータ
１１、１２  トランジスタ対
１４  高電圧電源端子（ＶＤＤ）
１５  低電圧電源端子（接地）
１７  出力スイッチング副回路
１９  電流源
２０、２２  入力端子（ＶＩＮ）
３５  出力ノード（ＶＯＵＴ  ）
４０  電流源
４３  オフセット電圧制御副回路
４７、４８  演算増幅器
【図１】
0003549302.tif 000002
【図２】
0003549302.tif 000003
【図３】
0003549302.tif 000004