(57)【特許請求の範囲】
【請求項１】
交流電源からの交流信号で動作する負荷を制御する２値コントロール信号を前記交流信号のゼロ電位付近に同期させて出力するゼロクロス制御部と、
短い期間でオン又はオフを繰返すパルス信号を出力する発振部と、
前記２値コントロール信号とパルス信号を合成して得られた合成信号を一次側から二次側へ伝送するトランス部と、
このトランス部の二次側出力を整流して前記合成信号から前記２値コントロール信号に関する切換信号を生成する整流部と、
ＭＯＳ・ＦＥＴトランジスタを有し、前記負荷に供給される前記交流信号を前記切換信号によってオンオフ制御するＭＯＳ・ＦＥＴスイッチ部と、
前記ＭＯＳ・ＦＥＴトランジスタのオフ時に前記ＭＯＳ・ＦＥＴトランジスタの入力回路を短絡させる短絡部と、
とを具備し、
前記発振部は、同じ周波数を有し互いに前記短いオン又はオフ期間でずれた複数の単位パルス信号からなる前記パルス信号を出力するものであり、
前記トランス部は、前記短い期間で断続する断続２値信号を前記合成信号として伝送するものであり、
前記短いオン又はオフ期間は、前記ＭＯＳ・ＦＥＴトランジスタの短絡時のターンオフ時間より短い期間に選定されてなることを特徴とするゼロクロス制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はゼロクロス制御装置に係り、例えば、ヒータ等の負荷へ供給する交流電力をこのゼロ電位付近で切換え制御してその負荷への電源供給を制御するゼロクロス制御装置の改良に関する。
【０００２】
【従来の技術】
従来、この種のゼロクロス制御装置としては、例えば図１０に示すように、ヒータ等の負荷１に温度センサ３を配置し、このセンサ３からの温度検出信号と外部から設定した目標値ＳＶとの偏差に基づきコントローラ５にてその偏差を小さくするような２値コントロール信号を演算し、切換部７の発光ダイオード７ａにてその２値コントロール信号を光信号に変換して受光素子（図示せず）にて電気信号に変換するとともに、その変換電気信号によって双方向性サイリスタ７ｂを切換え、交流電源９から負荷１への交流電力を切換える構成が知られている。図１０では双方向性サイリスタを単にサイリスタと表示する。
【０００３】
しかも、交流電源９の交流電圧からゼロクロス検出部７ｃ（図１０では単にゼロクロスと表示する。）にてそのゼロ電位付近を検出し、双方向性サイリスタ７ｂのゲートに加える変換電気信号を、そのゼロ電位付近で供給交流電圧を切換えるようになっている。
【０００４】
そのため、このようなゼロクロス制御装置では、コントローラ５が温度検出信号ＰＶと目標値ＳＶとの偏差に基づき、図１１Ｂのような２値コントロール信号を演算出力すると、切換部７にてその２値コントロール信号が一度光信号に変換されて再び電気信号に変換されるとともに、この変換電気信号のオン（ＯＮ）状態中における交流電圧ゼロ電位付近で双方向性サイリスタ７ｂがオン（ＯＮ）動作し、変換電気信号のオフ（ＯＦＦ）状態中おける交流電圧ゼロ電位付近で双方向性サイリスタ７ｂがオフ（ＯＦＦ）動作し、交流電源９からの同図Ａのような交流電圧が同図Ｃのようにゼロ電位付近でオンオフ制御されて負荷１へ印加され、負荷１が例えば加熱制御等される。
【０００５】
その結果、コントローラ５からの２値コントロール信号に基づき負荷１への交流電力を切換え制御しても、急激な電圧電流変化が発生せず、雑音も発生させ難いし、コントローラ５側と負荷１側を電気的に絶縁した状態で負荷１が駆動制御されるから、回路の接地等に注意を払う必要が少なくなり、電気的安全上の観点から回路設計が簡単となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したゼロクロス制御装置では、ゼロクロス検出部７ｃによるゼロ電位検出結果とコントローラ５から出力された２値コントロール信号に基づき、交流電源９をこのゼロ電位付近で切換えても、双方向性サイリスタ７ｂを切換え制御するトリガ信号として高レベルの信号が必要であったから、双方向性サイリスタ７ｂにおける切換え損失が無視できない。
また、双方向性サイリスタ７ｂは、ＯＮ導通時の損失が順方向の電圧および電流に依存するので、ＯＮ導通時のサイリスタの定常的な損失も無視できない。
【０００７】
特に、サイリスタ７ｂの順方向電圧が電源電圧に関係なく一定であることから、交流電源９の電源電圧が低くなると、電源電圧に反比例して損失が増大する難点があるし、多チャネル構成のゼロクロス制御装置において複数の双方向性サイリスタ７ｂを切換え操作すると大きな損失が生じ易い。
【０００８】
もっとも、ＯＮ導通時の損失が抵抗性を示すスイッチ素子として例えばＭＯＳ・ＦＥＴトランジスタがあり、図１２に示すように、ＭＯＳ・ＦＥＴトランジスタＴｒを用いて交流電源９から負荷１への交流電力を切換える構成も検討されている。
【０００９】
しかし、ＭＯＳ・ＦＥＴトランジスタＴｒで交流電源９から負荷１への交流電力を切換える構成を考えた場合、図１３Ｂに示すように、ゼロクロス点に同期した２値コントロール信号をＭＯＳ・ＦＥＴトランジスタＴｒのゲート（Ｇ）へ加える必要があるが、ＭＯＳ・ＦＥＴトランジスタＴｒではそのゲート（Ｇ）に挿入されるバイアス抵抗Ｒや入力容量Ｃｉｎの時定数によってターンオフ時間（オフするまでの時間）が決定され、特に入力容量Ｃｉｎが比較的大きいことから、２値コントロール信号がオフに変化してもターンオフ時間が長く、同図Ｃのように電源電圧が高くなった時点でオフ切換えが行われ、ノイズを増大させる原因となるとともに、切換え損失も大きくなる。
【００１０】
さらに、図１２に示すように、パルストランスｔを介して２値コントロール信号でＭＯＳ・ＦＥＴトランジスタＴｒをドライブすれば、このゲート回路の電源を不要にして回路構成を簡略化できるが、２値コントロール信号をそのままパルストランスｔを介して伝送することが困難であるから、回路構成の簡略化と２値コントロール信号の正確な伝送の双方を達成するには特別の工夫が必要である。  なお、図１２中の符号ｄはパルストランスｔを介して伝送された信号を整流するダイオードである。
【００１１】
本発明はそのような状況下になされたもので、負荷へ供給する交流電力の切換え損失を低下させ、高速、低ノイズ化させることが可能で、回路構成の簡単なゼロクロス制御装置の提供を目的とする。
【００１２】
【課題を解決するための手段】
そのような課題を解決するために本発明は、交流電源からの交流信号で動作する負荷を制御する２値コントロール信号をその交流信号のゼロ電位付近に同期させて出力するゼロクロス制御部と、短い期間でオン又はオフを繰返すパルス信号を出力する発振部と、その２値コントロール信号とパルス信号を合成して得られた合成信号として前記短い期間で断続する断続２値信号を一次側から二次側へ伝送するトランス部と、このトランス部の二次側出力を整流してその合成信号からその２値コントロール信号に関する切換信号を生成する整流部と、ＭＯＳ・ＦＥＴトランジスタを有し、上記負荷に供給される交流信号をその切換信号によってオンオフ制御するＭＯＳ・ＦＥＴスイッチ部と、そのＭＯＳ・ＦＥＴトランジスタのオフ時にこの入力回路を短絡させる短絡部とを有し、その短いオフ又はオン期間をそのＭＯＳ・ＦＥＴトランジスタの短絡時のターンオフ時間より短く設定したものである。
【００１３】
しかも、上記発振部は、上記パルス信号として、同じ周波数を有しその短いオフ又はオン期間でずれた複数の単位パルス信号を出力するよう形成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１５】
図１は本発明に係るゼロクロス制御装置の実施の形態を説明するブロック図である。
図１において、負荷１は例えばヒータであってこの温度を検出するセンサ３を有するとともに、商用交流電源又はこの周波数や電圧を変換した交流電源９から交流電力が供給される。
【００１６】
コントローラ５は、負荷１のセンサ３からの温度検出信号と所定の手段で設定された目標値ＳＶとの偏差に基づき、例えばＰＩＤ演算してその偏差を小さくするような２値コントロール信号を出力するものであり、ゼロクロス制御部１１に接続されている。負荷１、センサ３およびコントローラ５は本発明の必須の要件ではない。
【００１７】
電源回路１３は、図２Ａに示すように、交流電源９からの交流信号を例えば全波整流して平滑し、本発明のゼロクロス制御装置を構成するゼロクロス制御部１１その他の図示した又は図示しない各要素へ電源を供給するものである。
【００１８】
図２Ａにおけるプラス（＋）側の実線および破線の繰返しは、全波整流された整流信号波形である。
【００１９】
ゼロクロス制御部１１は、電源回路１３からの図２Ａのような整流信号に基づき、負荷１に供給される交流電源９からの交流信号のゼロ電位付近を検出し、同図Ｂに示すように、その検出位置に合わせて一時的に立ち上がる検出パルス信号を形成し、同図Ｃのようなコントーラ５からの２値コントロール信号がオン（ＯＮ）状態でその検出パルス信号の立上がりエッジ（ＯＦＦからＯＮ）でオン（ＯＮ）し、２値コントロール信号がオフ（ＯＦＦ）状態でその検出パルス信号の立上がりエッジ（ＯＦＦからＯＮ）でオフ（オフ：ＯＦＦ）する同図Ｄのような２値コントロールを出力する従来公知のものであり、トランス部１５に接続されている。このトランス部１５の詳細は後述する。
【００２０】
図１の発振部１７は、同じ周波数を有し互いにオン期間又はオフ期間が重ならず所定の極めて短い期間だけずれた後述する２個の単位パルス信号Ｓ１、Ｓ２を出力するものであり、トランス部１５に接続されている。
【００２１】
この発振部１７は、図３に示すように、図示しない例えば自励式発振回路からの発振パルス信号がＣＬＫ端に入力され、負論理出力端−Ｑ（便宜上、符号−を付す。）とＤ端どうしを接続したＤフリップフロップＦ／Ｆと、このフリップフロップＦ／Ｆの正論理出力端Ｑから抵抗Ｒ１およびコンデンサＣ１の時定数回路を介して接続されたインバータ形のシュミット回路１７ａと、これに直列接続されたインバータ１７ｂと、このインバータ１７ｂの出力端およびフリップフロップＦ／Ｆの正論理出力端Ｑが接続された２入力ＡＮＤゲート１７ｃと、シュミット回路１７ａの出力端とフリップフロップ回路Ｆ／Ｆの負論理出力端−Ｑが接続された２入力ＡＮＤゲート１７ｄとを有して形成されている。
【００２２】
この発振部１７では、フリップフロップＦ／Ｆの正論理出力端Ｑ（Ａ点）および負論理出力端−Ｑ（Ｂ点）から図４Ａ、Ｂのようなパルス信号が出力され、抵抗Ｒ１とコンデンサＣ１の接続点（Ｃ点）では同図Ｃのような波形信号となり、シュミット回路１７ａの出力側（Ｄ点）からはそのしきい値に応じて立上がりと立ち下がりの遅れた同図Ｄのようなパルス信号が出力され、インバータ１７ｂの出力側（Ｅ点）からは同図Ｅのようなパルス信号が出力され、各々２入力ＡＮＤゲート１７ｃ、１７ｄへ入力される。
【００２３】
そのため、２入力ＡＮＤゲート１７ｃからは、図４Ｆに示すような単位パルス信号Ｓ１が図１のトランス部１５へ出力され、２入力ＡＮＤゲート１７ｄからは、図４Ｇに示すように、単位パルス信号Ｓ１とは周波数が同じでオン期間が重ならず極めて短い間隙Ｚだけ前後で離れた単位パルス信号Ｓ２がトランス部１５へ出力される。
【００２４】
図１のトランス部１５は、図５に示すように、コントローラ５からの２値コントロール信号および単位パルス信号Ｓ１の入力される２入力ＡＮＤゲート１５ａと、２値コントロール信号および単位パルス信号Ｓ２の入力される２入力ＡＮＤゲート１５ｂと、これら２入力ＡＮＤゲート１５ａ、１５ｂの出力信号がゲート（Ｇ）に加えられたプッシュプル構成のＦＥＴトランジスタＴｒ１、Ｔｒ２と、一次側Ｔ１および二次側Ｔ２を有し一次側Ｔ１の両端がそれらＦＥＴトランジスタＴｒ１、Ｔｒ２のドレイン（Ｄ）に接続されたトランスＴとを有しており、二次側Ｔ２が図１の整流部１９に接続されている。
なお、トランスＴの一次側Ｔ１の中点には電源Ｖｃが接続されている。
【００２５】
このトランス部１５では、２入力ＡＮＤゲート１５ａから２値コントロール信号および単位パルス信号Ｓ１の合成信号が出力され、ＦＥＴトランジスタＴｒ１でスイッチングされてトランスＴに出力される一方、２入力ＡＮＤゲート１５ｂから２値コントロール信号および単位パルス信号Ｓ２の合成信号が出力され、ＦＥＴトランジスタＴｒ２でスイッチングされてトランスＴに出力され、２値コントロール信号のＯＮ期間において短い間隙Ｚで断続する断続２値信号がトランスＴの一次側Ｔ１から二次側Ｔ２へ伝送される。
【００２６】
トランスＴの二次側Ｔ２に伝送された断続２値信号は、例えばトランスＴの二次側Ｔ２の一端に図６Ｄに示すような波形となって伝送され、トランスＴの二次側Ｔ２の他端に図６Ｅに示すような波形となって伝送され、互いに間隙Ｚに相当する期間ずれている。なお、図６は２値コントロール信号の例えばＯＮ期間のみを示している。
【００２７】
図１中の整流部１９は、図５に示すように、トランスＴの二次側Ｔ２の両端に順方向接続された全波整流用のダイオードｄ２、ｄ３からなり、ダイオードｄ２、ｄ３のカソード側は共通接続されており、図６Ｄ、Ｅに示すような波形から切換信号として短い間隙Ｚで断続する断続２値コントロール信号を生成するもので、ダイオードｄ４を介してＭＯＳ・ＦＥＴスイッチ部２１および短絡部２３に接続されている。
なお、この断続２値コントロール信号は、正確には間隙Ｚで断続するものではないが、上述した２値コントロール信号のＯＮレベルからみれば断続したものと考えられる。
【００２８】
ＭＯＳ・ＦＥＴスイッチ部２１は、整流部１９で整流された断続２値コントロール信号としての切換信号、すなわち図６Ｅのようなゲート電圧に基づき、負荷１に供給される交流電源９の交流信号をオンオフ制御するものであり、ダイオードｄ４から抵抗Ｒ２を介してゲート（Ｇ）が共通接続されたＮチャネルＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４と、これらＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４のゲート（Ｄ）とソース（Ｓ）間に接続されたノイズ防止用の抵抗Ｒ３を有して形成されている。
【００２９】
ＭＯＳ・ＦＥＴトランジスタＴｒ１のドレイン（Ｄ）は負荷１を介して交流電源９に接続されており、ＭＯＳ・ＦＥＴトランジスタＴｒ２のドレイン（Ｄ）は交流電源９に接続されており、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４のソース（Ｓ）どうしが並列接続されてトランスＴの二次側Ｔ２の中点である共通端に接続されている。
【００３０】
短絡部２３は、図５に示すように、ダイオードｄ４のアノード側にベースが、カソード側にエミッタが、コレクタがトランスＴの二次側Ｔ２の中点に接続されたトランジスタＴｒ５と、ベースとコレクタ間に接続された抵抗Ｒ４から形成されており、ダイオードｄ４のカソード側すなわちトランジスタＴｒ５のエミッタ側電圧がベース側より低くなったとき、オン動作してＭＯＳ・ＦＥＴスイッチ部２１のオフ動作時にこのゲート回路を短絡し、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４の入力容量に蓄電された電荷を、そのＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４の入力容量と抵抗Ｒ２で決定される時定数で急激に放電させるものである。
【００３１】
次に、上述した本発明に係るゼロクロス制御装置の動作を簡単に説明する。
図１に示すコントローラ５は、負荷１のセンサ３からの温度検出信号と所定の手段で設定された目標値ＳＶとの偏差に基づき、例えばＰＩＤ演算してその偏差を小さくするような２値コントロール信号をゼロクロス制御部１１へ出力する一方、電源回路１３は図２Ａに示す交流電源９からの交流信号を整流し、これをゼロクロス制御部１１へ出力する。
【００３２】
ゼロクロス制御部１１は、図２Ａのような交流電源９からの交流信号のゼロ電位付近を検出し、同図Ｂのような検出パルス信号と同図Ｃのようなコントローラ５からの２値コントロール信号から、同図Ｄのような２値コントロール信号をトランス部１５へ出力する。
【００３３】
トランス部１５には、発振部１７から図６ＡおよびＢのような単位パルス信号Ｓ１、Ｓ２が加えられており、トランス部１５ではそれら２値コントロール信号および単位パルス信号Ｓ１、Ｓ２とが合成され、合成された断続２値信号がＦＥＴトランジスタＴｒ１、Ｔｒ２でスイッチングされてトランスＴの一次側Ｔ１に加えられる。合成断続２値信号が断続信号であることから、これが二次側Ｔ２へ伝送される。
【００３４】
トランスＴの二次側Ｔ２に出力された合成信号は、整流部１９で全波整流されるとともに図６Ｆおよび図７に示すような断続２値コントロール信号が生成され、この信号がダイオードｄ４および抵抗Ｒ２を介してＭＯＳ・ＦＥＴスイッチ部２１へ加えられる。
【００３５】
ＭＯＳ・ＦＥＴスイッチ部２１では、これを形成するＮチャネルＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４の入力回路に形成される入力容量により、図７のような断続２値コントロール信号（ケード電圧）が切換信号として加えられ、ＮチャネルＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４がオンオフ動作し、交流電源９の交流信号をオンオフ制御する。
【００３６】
そして、ＭＯＳ・ＦＥＴスイッチ部２１すなわちＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４がオン状態では、短絡部２３のトランジスタＴｒ５が逆バイアスのかかった状態となってオフ状態となり、ダイオードｄ４の動作とあいまってＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４のゲート回路は短絡されない状態となる。
【００３７】
他方、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４がオフ状態になると、トランジスタＴｒ５にバイアスがかかった状態となってオン状態となり、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４のゲート回路が短絡され、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４のゲート回路に形成される入力容量に蓄電された電荷が急激に放電される。
【００３８】
もっとも、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４は、断続２値コントロール信号としての切換信号でオンオフ動作しているから、図７に示すように、２値コントロール信号に基づきゲート電圧にも僅かな期間で断期間があるが、この断期間がＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４の入力容量と抵抗Ｒ２との時定数より十分小さく設定されていれば、２値コントロール信号の期間中にわたってＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４がオン制御される。
特に、その断期間すなわち上述した期間Ｚが、ＭＯＳ・ＦＥＴトランジスタＴｒ３、Ｔｒ４の短絡時のターンオフ時間より短く設定されていれば、確実である。
【００３９】
このように本発明のゼロクロス制御装置は、負荷１へ供給する交流信号を制御する２値コントロール信号をその交流信号から検出したゼロ電位に同期させて出力するゼロクロス制御部１１と、同じ周波数を有し互いにオン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を出力する発振部１７と、それらの２値コントロール信号および単位パルス信号Ｓ１、Ｓ２を合成して得た断続２値信号を一次側Ｔ１から二次側Ｔ２へ伝送するトランス部１５と、このトランス部１５の二次側Ｔ２へ伝送された断続２値信号を整流してその２値コントロール信号に関する切換信号を生成する整流部１９と、この生成された断続２値コントロール信号としての切換信号に基づき、負荷１に供給される交流電源９の交流電力をオンオフ制御するＭＯＳ・ＦＥＴスイッチ部２１と、ＭＯＳ・ＦＥＴスイッチ部２１のオフ動作時にこのゲート回路を短絡してその入力容量に蓄電された電荷を急激に放電させる短絡部２３とを有し、２値コントロール信号の断期間ＺをＭＯＳ・ＦＥＴスイッチ部２１のターンオフ時間より十分短く設定して構成した。
【００４０】
そのため、ＭＯＳ・ＦＥＴスイッチ部２１を形成するスイッチ素子としてのＭＯＳ・ＦＥＴトランジスタがオン導通時に抵抗性の損失を示すから、交流電源９から負荷１への交流電力のオンオフ制御に伴う損失を小さく抑えることができる。
【００４１】
また、ＭＯＳ・ＦＥＴスイッチ部２１のオフ動作時にこのゲート回路を短絡してその入力容量に蓄電された電荷を急激に放電させることができるから、ＭＯＳ・ＦＥＴスイッチ部２１において比較的大きな入力容量が形成されていても、２値コントロール信号がオフに変化すると、速やかにゲート電圧が低下してターンオフ時間が短くなり、負荷１へ供給する交流信号の高いレベルでオフ切換えが行われ難くなり、ノイズを増大させない。
【００４２】
さらに、負荷１を制御する２値コントロール信号に対し、単位パルス信号Ｓ１、Ｓ２相互間の短い断期間Ｚを含んで連続する２値信号と合成して断続２値信号を生成するから、トランス部１５を介して２値コントロール信号の確実な伝送が可能となり、ＭＯＳ・ＦＥＴスイッチ部２１のゲート回路および上述した短絡部２３の電源も不要となり、回路構成の簡素化と２値コントロール信号の正確な伝送の双方を達成できる。
【００４３】
さらにまたは、スイッチ素子としてＭＯＳ・ＦＥＴトランジスタを用いたＭＯＳ・ＦＥＴスイッチ部２１で、交流電源９から負荷１への交流電力をオンオフ制御するから、周波数の高い例えば１ＫＨｚ以上の交流電力を高速かつ低ノイズでオンオフ制御できるし、高い周波数の交流電力を切換える構成では例えば１００Ｈｚ程度の交流電力の切換え誤差に比べて、大幅に誤差を抑えることができる利点がある。
【００４４】
図８は、本発明のゼロクロス制御装置を用い、１ＫＨｚの高周波電源をゼロクロス制御したときの波形を示すもので、デューティ比５０％のゼロクロス点で高周波電源が正確にオンオフ制御されていることが分かる。
【００４５】
また、図９は上述した本発明のゼロクロス制御装置で、負荷１を１ＫＨｚの高周波電源で加熱制御した場合の測定値ＰＶの変化をシュミレーションした結果を示す図であり、良好な制御が行われていることが分かる。
【００４６】
上述した実施の形態では、短い断期間Ｚを含む断続２値コントロール信号を、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて形成したが、本発明ではこれに限定されず、短い期間Ｚだけずれた複数のパルス信号を用いて形成することも可能であり、更に、オン又はオフ期間に対して極めて短い期間Ｚでオフ又はオン期間を繰返す単一のパルス信号を用いれば本発明の目的達成が可能であり、これに合せて発振部１７を形成すれば良い。
【００４７】
もっとも、上述したように、オン期間又はオフ期間が重ならず極めて短い期間Ｚだけずれた２個の単位パルス信号Ｓ１、Ｓ２を用いて発振部１７を形成する構成では、パルス信号を形成するその回路構成が簡単となる利点がある。
【００４８】
さらに、短い期間Ｚも、短絡部２３のオン動作によってゲート電圧が短絡された状態下のＭＯＳ・ＦＥＴスイッチ部２１のターンオフ時間、より好ましくは短絡時のターンオフ時間より十分小さく、かつトランス部１５を確実かつ容易に伝送できる繰返し信号となるように設定されていれば良い。
【００４９】
【発明の効果】
以上説明したように本発明は、交流信号によって動作する負荷を制御する２値コントロール信号をその交流信号のゼロ電位付近に同期させてゼロクロス制御部から出力し、同じ周波数を有し互いに短いオン又はオフ期間が重ならずその断期間となる期間でずれた複数の単位パルス信号を発振部から出力し、トランス部ではそれら２値コントロール信号とパルス信号を合成した合成信号としてその短い期間で断続する断続２値信号を一次側から二次側へ伝送し、このトランス部の二次側に出力されたその合成信号からその２値コントロール信号に関する切換信号を整流部で生成し、ＭＯＳ・ＦＥＴトランジスタを有するＭＯＳ・ＦＥＴスイッチ部で上記負荷に供給される交流信号をその切換信号でオンオフ制御し、そのＭＯＳ・ＦＥＴスイッチ部のオフ時にこの入力回路を短絡部で短絡させるとともに、その短いオフ又はオン期間をそのＭＯＳ・ＦＥＴトランジスタの短絡時のターンオフ時間より十分小さい期間に設定したから、負荷へ供給する交流電力の切換え損失を低下させることができるし、かつ高速でゼロクロス制御できる。
また、ＭＯＳ・ＦＥＴスイッチ部のオフ時にこの入力回路を速やかに短絡させるから、交流信号の高いレベルでの切換え動作を防いで低ノイズ化を図ることができるし、断続する合成信号を形成してトランス部を介してＭＯＳ・ＦＥＴスイッチ部へ伝送できるから、ＭＯＳ・ＦＥＴスイッチ部の入力ゲート回路の電源の省略が可能となり、回路構成の簡素化が達成される。
そのため、本発明を多チャンネルのゼロクロス制御装置に応用すると、負荷へ供給する交流電力の切換え損失を大幅に低下させるとともに、高速でゼロクロス制御できるうえ、これに伴って切換え誤差が大幅に改善され、本発明の有用性が向上する。
しかも、同じ周波数を有し互いに短いオン期間又はオフ期間が重ならずその断期間となる期間でずれた上記複数の単位パルス信号を出力するよう上記発振部を形成するから、短い期間でオフ又はオン期間を繰返すパルス信号を簡単な回路構成で作成できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るゼロクロス制御装置の実施の形態を示すブロック図である。
【図２】図１のゼロクロス制御装置における動作の概要を示す波形図である。
【図３】図１中の発振部を示すブロック図である。
【図４】図３の発振部の動作を説明する波形図である。
【図５】図１中のトランス部、整流部、ＭＯＳ・ＦＥＴスイッチ部および短絡部の概要を示す回路図である。
【図６】図１のゼロクロス制御装置の動作を説明する波形図である。
【図７】図１中のＭＯＳ・ＦＥＴスイッチ部へ入力される切換信号の波形図である。
【図８】図１のゼロクロス制御装置で高周波電源をオンオフ制御した状態を示す波形図である。
【図９】本発明のゼロクロス制御装置の制御シュミレーション結果を示す図である。
【図１０】従来のゼロクロス制御装置を示すブロック図である。
【図１１】図９のゼロクロス制御装置の動作を示す波形図である。
【図１２】本発明の参考となるゼロクロス制御装置の概略を示す回路図である。
【図１３】図１１のゼロクロス制御装置の動作を示す波形図である。
【符号の説明】
１  負荷（ヒータ）
３  センサ（温度センサ）
５  コントローラ
７  切換部
７ａ  発光ダイオード
７ｂ  双方向性サイリスタ
７ｃ  ゼロクロス検出部
９  交流電源
１１  ゼロクロス制御部
１３  電源回路
１５  トランス部
１５ａ、１５ｂ、１７ｃ、１７ｄ  ２入力ＡＮＤ回路
１７  発振部
１７ａ  シュミット回路
１７ｂ  インバータ
１９  整流部
２１  ＭＯＳ・ＦＥＴスイッチ部
２３  短絡部
Ｃｉｎ  入力容量
Ｃ１  コンデンサ
ｄ、ｄ１、ｄ２、ｄ３、ｄ４  ダイオード
Ｆ／Ｆ  フリップフロップ
Ｔｒ  ＦＥＴトランジスタ
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４  ＭＯＳ・ＦＥＴトランジスタ
Ｔｒ５  トランジスタ
Ｒ、Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｔ、ｔ  トランス
【図１】
0003567813.tif 000002
【図２】
0003567813.tif 000003
【図３】
0003567813.tif 000004
【図４】
0003567813.tif 000005
【図５】
0003567813.tif 000006
【図６】
0003567813.tif 000007
【図７】
0003567813.tif 000008
【図８】
0003567813.tif 000009
【図９】
0003567813.tif 000010
【図１０】
0003567813.tif 000011
【図１１】
0003567813.tif 000012
【図１２】
0003567813.tif 000013
【図１３】
0003567813.tif 000014