(57)【特許請求の範囲】
【請求項１】
列状の信号電極を備えた表示セル及び行状の放電チャネルを備えたプラズマセルを積層して、各信号電極と各放電チャネルの交差部に画素を設けたフラットパネルと、
行状の放電チャネルを所定周期ごとに順次放電させて行毎に画素を選択する走査回路と、
所定周期に合わせて逐次列状の信号電極に画像信号を供給し選択された行の画素に該画像信号を書き込む信号回路とを有するプラズマアドレス表示装置において、
各放電チャネルは少なくとも一本のアノード電極と一本のカソード電極が割り当てられているとともに、隔壁によって隣の放電チャネルから仕切られており、
該隔壁は該カソード電極の上に配されており該カソード電極が該隔壁によって隔てられた互いに隣接する二本の放電チャネルによって共用され、
前記走査回路は接地電位にあるアノード電極を基準にして該カソード電極に所定の電圧を印加して互いに隣り合う放電チャネルを一緒に放電させ且つ各カソード電極に対して順次時間をずらしながら所定の電圧を印加していくことで、所定周期より長い放電期間を各放電チャネルに割り当て可能としたことを特徴とするプラズマアドレス表示装置。
【請求項２】
前記信号回路は、各放電チャネルに割り当てた放電期間が終了する時点に合わせ該当する行の画素に書き込むべき画像信号を各信号電極に供給することを特徴とする請求項１記載のプラズマアドレス表示装置。
【請求項３】
列状の信号電極を備えた表示セル及び行状の放電チャネルを備えたプラズマセルを積層して、各信号電極と各放電チャネルの交差部に画素を設けたプラズマアドレス表示装置を駆動する為に、行状の放電チャネルを所定周期ごとに順次放電させて行毎に画素を選択する走査処理と、所定周期に合わせて逐次列状の信号電極に画像信号を供給し選択された行の画素に該画像信号を書き込む信号処理とを行なうプラズマアドレス表示装置の駆動方法において、
各放電チャネルは少なくとも一本のアノード電極と一本のカソード電極が割り当てられているとともに、隔壁によって隣の放電チャネルから仕切られており、該隔壁は該カソード電極の上に配されており該カソード電極が該隔壁によって隔てられた互いに隣接する二本の放電チャネルによって共用されており、
前記走査処理は、接地電位にあるアノード電極を基準にして該カソード電極に所定の電圧を印加して互いに隣り合う放電チャネルを一緒に放電させ且つ各カソード電極に対して順次時間をずらしながら所定の電圧を印加していくことで、所定周期より長い放電期間を各放電チャネルに割り当て可能としたことを特徴とするプラズマアドレス表示装置の駆動方法。
【請求項４】
前記信号処理は、各放電チャネルに割り当てた放電期間が終了する時点に合わせ該当する行の画素に書き込むべき画像信号を各信号電極に供給することを特徴とする請求項３記載のプラズマアドレス表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示セル及びプラズマセルを重ねたプラズマアドレス表示装置に関する。より詳しくは、プラズマセルの走査回路構成及び走査方法に関する。
【０００２】
【従来の技術】
プラズマアドレス表示装置は例えば特開平４−２６５９３１号公報に開示されており、図５にその構造を示す。図示する様に、プラズマアドレス表示装置は表示セル１とプラズマセル２と両者の間に介在する共通の中間シート３とからなるフラットパネル構造を有する。中間シート３は極薄の板ガラスなどからなりマイクロシートと呼ばれている。プラズマセル２は中間シート３に接合した下側のガラス基板４から構成されており、両者の空隙に放電可能な気体が封入されている。下側のガラス基板４の内表面にはストライプ状の放電電極が形成されている。これらの放電電極は各々アノードＡ及びカソードＫとして機能する。放電電極はスクリーン印刷法などにより平坦なガラス基板４に印刷できるので、生産性や作業性に優れている。アノードＡ及びカソードＫを一対づつ区切る様に隔壁７が形成されており、放電可能な気体が封入された空隙を分割して放電チャネル５を構成する。この隔壁７もスクリーン印刷法により形成でき、その頂部が中間シート３の一面側に当接している。一対の隔壁７で囲まれた放電チャネル５内で、互いに反対極性となるアノードＡとカソードＫとの間にプラズマ放電を発生させる。なお、中間シート３と下側のガラス基板４はガラスフリットなどにより互いに接合している。
【０００３】
一方、表示セル１は透明な上側のガラス基板８を用いて構成されている。このガラス基板８は中間シート３の他面側に所定の間隙を介してシール材などにより接着されており、間隙には電気光学物質として液晶９が封入されている。上側のガラス基板８の内表面には信号電極Ｙが形成されている。この信号電極Ｙと放電チャネル５の交差部にマトリクス状の画素が形成される。又、ガラス基板８の内表面にはカラーフィルタ１３も設けてあり、各画素に例えばＲＧＢ三原色を割り当てる。係る構成を有するフラットパネルは透過型であり、例えばプラズマセル２が入射側に位置し、表示セル１が出射側に位置する。又、バックライト１２がプラズマセル２側に取り付けられている。
【０００４】
係る構成を有するプラズマアドレス表示装置では、プラズマ放電が行なわれる行状の放電チャネル５を線順次で切換え走査すると共に、この走査に同期して表示セル１側の列状信号電極Ｙに画像信号を印加することにより表示駆動が行なわれる。放電チャネル５内にプラズマ放電が発生すると内部はほぼ一様にアノード電位になり、一行毎の画素選択が行なわれる。即ち、一本の放電チャネル５は走査線一ライン分に対応し、サンプリングスイッチとして機能する。プラズマサンプリングスイッチが導通した状態で各信号線に画像信号が印加されると、サンプリングが行なわれ画素の点灯もしくは消灯が制御できる。プラズマサンプリングスイッチが非導通状態になった後にも画像信号はそのまま画素内に保持される。表示セル１は画像信号に応じてバックライト１２からの入射光を出射光に変調し画像表示を行なう。
【０００５】
図６は画素を２個だけ切り取って示した模式図である。この図においては、理解を容易にする為に二本の信号電極Ｙ１，Ｙ２と一本のカソードＫ１と一本のアノードＡ１のみが示されている。個々の画素１１は、信号電極Ｙ１，Ｙ２と、液晶９と、中間シート３と、放電チャネルとからなる積層構造を有している。放電チャネルはプラズマ放電中ほぼ実質的にアノード電位に接続される。この状態で各信号電極Ｙ１，Ｙ２に画像信号を印加すると液晶９及び中間シート３に電荷が注入される。一方、プラズマ放電が終了すると放電チャネルが絶縁状態に戻る為浮遊電位となり、注入された電荷は各画素１１に保持される。所謂サンプリングホールド動作が行なわれている。従って、放電チャネルは個々の画素１１に設けられた個々のサンプリングスイッチング素子として機能するので模式的にスイッチングシンボルＳ１を用いて表わされている。一方、信号電極Ｙ１，Ｙ２と放電チャネルとの間に保持された液晶９及び中間シート３は、サンプリングキャパシタとして機能する。線順次走査によりサンプリングスイッチＳ１が導通状態になると画像信号がサンプリングキャパシタに書き込まれ、信号電圧レベルに応じて各画素の点灯あるいは消灯動作が行なわれる。サンプリングスイッチＳ１が非導通状態になった後にも信号電圧はサンプリングキャパシタに保持され、表示装置のアクティブマトリクス動作が行なわれる。なお、実際に液晶９に印加される実効電圧は中間シート３との容量分割により決定される。
【０００６】
【発明が解決しようとする課題】
図７は、行状の放電チャネルを順次放電させる為の走査処理タイミングと、列状の信号電極に画像信号を供給して各画素に書き込む信号処理タイミングを模式的に表わしたタイミングチャートである。従来、１ライン（１走査線）の選択期間中に、該当する放電チャネルの放電及び該当する画素への画像信号の書き込みを完結させるのが一般的である。例えば、ＶＧＡ規格の表示装置では、ライン数は４８０本であり、従って放電チャネルは４８０本形成される。この場合、各ラインは所定周期（水平周期、１Ｈ＝３２μｓ）で逐次選択される。従って、各ラインの放電チャネルに割り当てられる放電期間は最大で１Ｈ＝３２μｓである。図示の例では、１Ｈの間に放電チャネルの放電及び画素への画像信号の書き込みを完了する為、放電期間は１Ｈ以下で例えば１３μｓに設定されている。即ち、１Ｈの前半でパルス幅が１３μｓの選択パルスを印加して放電チャネルを放電させ、１Ｈの後半で画像信号を書き込んでいる。放電が発生した後元の状態に戻る過程で画像信号が書き込まれる為である。例えば、ライン１に対する放電が終了する時点に合わせて対応する画像信号１を書き込む。次の水平周期ではライン２を選択し対応する画像信号２を書き込む。更に次の水平周期ではライン３を選択し対応する画像信号３を書き込み、続いてライン４を選択し対応する画像信号４を書き込む。このように、従来の駆動方法では１ラインに割り当てられた選択パルス幅が限定されていた為、画像信号の均一な書き込みに必要な放電電圧Ｖｕ及び放電電流Ｉｕに設定の自由度が無かった。限られた選択パルス幅で安定したプラズマ放電を発生させる為、放電電圧Ｖｕ及び放電電流Ｉｕは余裕を持って比較的高い状態に設定されていた。特に、放電電流が高いと電極材料に対するダメージが大きくなり、実用的に十分なパネル寿命を確保することができなかった。
【０００７】
【課題を解決する為の手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明にかかるプラズマアドレス表示装置は、列状の信号電極を備えた表示セル及び行状の放電チャネルを備えたプラズマセルを積層して、各信号電極と各放電チャネルの交差部に画素を設けたフラットパネルと、行状の放電チャネルを所定周期ごとに順次放電させて行毎に画素を選択する走査回路と、所定周期に合わせて逐次列状の信号電極に画像信号を供給し選択された行の画素に該画像信号を書き込む信号回路とを基本構成とする。ここで、各放電チャネルは少なくとも一本のアノード電極と一本のカソード電極が割り当てられているとともに、隔壁によって隣の放電チャネルから仕切られている。該隔壁は該カソード電極の上に配されており、該カソード電極が該隔壁によって隔てられた互いに隣接する二本の放電チャネルによって共用されている。特徴事項として、前記走査回路は接地電位にあるアノード電極を基準にして該カソード電極に所定の電圧を印加して互いに隣り合う放電チャネルを一緒に放電させ且つ各カソード電極に対して順次時間をずらしながら所定の電圧を印加していくことで、所定周期より長い放電期間を各放電チャネルに割り当て可能とした。この場合、前記信号回路は、各放電チャネルに割り当てた放電期間が終了する時点に合わせ該当する行の画素に書き込むべき画像信号を各信号電極に供給する。
【０００８】
加えて、本発明はプラズマアドレス表示装置の駆動方法を包含している。即ち、列状の信号電極を備えた表示セル及び行状の放電チャネルを備えたプラズマセルを積層して、各信号電極と各放電チャネルの交差部に画素を設けたプラズマアドレス表示装置を駆動する為に、行状の放電チャネルを所定周期ごとに順次放電させて行毎に画素を選択する走査処理と、所定周期に合わせて逐次列状の信号電極に画像信号を供給し選択された行の画素に該画像信号を書き込む信号処理とを行なうプラズマアドレス表示装置の駆動方法において、各放電チャネルは少なくとも一本のアノード電極と一本のカソード電極が割り当てられているとともに、隔壁によって隣の放電チャネルから仕切られており、該隔壁は該カソード電極の上に配されており該カソード電極が該隔壁によって隔てられた互いに隣接する二本の放電チャネルによって共用されており、前記走査処理は、接地電位にあるアノード電極を基準にして該カソード電極に所定の電圧を印加して互いに隣り合う放電チャネルを一緒に放電させ且つ各カソード電極に対して順次時間をずらしながら所定の電圧を印加していくことで、所定周期より長い放電期間を各放電チャネルに割り当て可能としたことを特徴とする。この場合、前記信号処理は、各放電チャネルに割り当てた放電期間が終了する時点に合わせ該当する行の画素に書き込むべき画像信号を各信号電極に供給する。
【０００９】
本発明によれば、先の行の放電チャネルに割り当てた放電期間と次の行の放電チャネルに割り当てた放電期間を部分的に重複させつつ、各放電チャネルを時間的にずらしながら放電させている。換言すると、プラズマセルの走査を従来の１ライン毎の放電から、少なくとも２ラインが同時に放電する「複数ライン同時放電方式」を採用している。この方式を採用することにより、１ライン当りに割り当てられる放電期間（放電パルス幅）を水平周期（１Ｈ）より長くできる。この結果各放電チャネルに安定してプラズマ放電を励起でき、その分均一な書き込みに必要な放電電圧や放電電流を低減できる。放電電圧や放電電流の低減効果はパルス幅が長い程大きい。特に、放電電流を低減させることによりプラズマセルの寿命を伸ばすことが可能である。プラズマアドレス表示装置に組み込まれるプラズマセルにおいては、プラズマセルの寿命が放電電流の４乗に反比例することが確認された。加えて、本発明の一態様によれば、カソード電極が隔壁の下に形成されており、互いに隣り合う二つの放電チャネルで共用されている。このカソード電極に所定の放電電圧を印加することで隣り合う二本の放電チャネルに同時に放電を発生させることができる。各カソード電極に対する放電電圧の印加を例えば１Ｈで順次送っていくと、これだけで各放電チャネルは最大２Ｈの放電時間が得られる。しかも、各カソード電極に電圧が印加されている時間は最大で１Ｈであるから、通常に比べ半減されていることになる。カソード電極に対する放電電圧の印加時間を半減することによりダメージも半減できることから、通常の「複数ライン同時放電方式」よりも更に寿命を二倍程度延長することが可能である。
【００１０】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係るプラズマアドレス表示装置の基本構成を示す模式図である。図示する様に、本プラズマアドレス表示装置はパネル０を主体とし、これに加えて周辺の信号回路２１、走査回路２２及び制御回路２３を備えている。パネル０の基本的な構成は図５に示した従来のプラズマアドレス表示装置のパネルと同様である。即ち、パネル０は画像信号に応じて入射光を出射光に変調し画像表示を行なう表示セルと、この表示セルに面接合しその走査を行なうプラズマセルとからなる。プラズマセルは行状に配列した放電チャネルを有し、逐次放電して表示セルを線順次で走査する。各放電チャネルは一対の放電電極を備えており、走査回路２２によって放電駆動される。一対の放電電極は片方がカソードＫとして機能し、他方がアノードＡとして機能する。走査回路２２はカソードＫ０ないしＫｎに順次選択パルスを印加して表示セルの走査を行なう。一方、アノードＡ０ないしＡｎは基準電位に接地されている。表示セルは列状に配列した信号電極Ｙ０ないしＹｍを有し、放電チャネルとの交差部に画素１１を形成する。信号回路２１は前述した放電チャネルの線順次走査に同期して画像信号を各信号電極Ｙ０ないしＹｍに印加し画素１１毎に入射光の変調を行なう。なお制御回路２３は信号回路２１と走査回路２２の同期制御を行なう。
【００１１】
特徴事項として、走査回路２２は、先の行の放電チャネルに割り当てられた放電期間と、少なくとも次の行の放電チャネルに割り当てられた放電期間を部分的に重複させつつ、各放電チャネルを時間的にずらしながら放電させることで、所定の水平周期（１Ｈ）より長い放電期間を各放電チャネルに割り当て可能である。これに対応して、信号回路２１は、各放電チャネルに割り当てた放電期間が終了する時点に合わせ該当する行の画素１１に書き込むべき画像信号を各信号電極Ｙ０乃至Ｙｍに供給する。各放電チャネルは、一対のアノードＡ及びカソードＫと、走査回路２２から各一対の電極の内カソードＫに印加される選択パルスに応じて放電する気体を有している。この気体は、例えばアルゴンやキセノンなどの不活性ガスである。本発明の場合、駆動方式に上述した「複数ライン同時放電方式」を採用することでプラズマセルの寿命を長期化することができた。
【００１２】
図２は、本発明に係る「複数ライン同時放電方式」の具体例を示すタイミングチャートである。尚、理解を容易にする為図７に示した従来の駆動方式を表わすタイミングチャートと対応する部分には対応する参照符号を付してある。本実施例も、ＶＧＡ規格の表示装置に適用したものであり、放電ライン数は４８０本で水平周期は３２μｓである。この実施例では、一本のラインに割り当て可能な放電期間が２Ｈ＝６４μｓとなっている。各放電チャネルに６４μｓの放電期間を割り当てた場合、例えばライン１，ライン２の放電タイミングは次の様になる。まず、タイミングａでライン１が放電を始める。３２μｓ（１Ｈ）経過した時点ｂで、ライン２が放電を始めるので、図中ｂからｃの間の３２μｓの期間は、ライン１とライン２が同時に放電していることになる。つまり、２ラインが同時に放電していることになる。ライン１に対する画像信号の書き込みは、ライン１が放電を終わった時点ｃの直前に始まる。例えば、時点ｃより数μｓ前である。実際には、ライン１に対して画像信号を書き込んでいる時には、ライン２及びライン３も放電している為、瞬間的にはライン２及びライン３にもライン１に書き込むべき画像信号が書き込まれることになる。しかし、この期間は２ライン／４８０ラインで全体のフレームの０．４％に過ぎず、画像を観察する上ではほとんど問題にならない。尚、本例では放電パルスが２Ｈに亘って連続した単純矩形になっているが、これを分割してもよい。例えば、ライン１について見ると放電パルスは時点ａから時点ｃまで連続しているが、これをｂの時点で左右に分けてもよい。左右に分けたパルスの間隔が放電の持続性に影響を及ぼさない範囲であれば、実用上問題にならない。
【００１３】
図３は一本の放電チャネルに割り当てられる放電期間と安定書込みに必要な放電電流Ｉｕとの関係を示すグラフである。放電時間は実際の単位μｓで取ってあり、放電電流Ｉｕは規格化された値である。規格化に当っては、従来の放電期間が１３μｓの時流れる放電電流を１．０に取ってある。グラフから明らかな様に、放電期間（放電パルス幅）を増やすと安定書込みに必要な放電電流Ｉｕを大きく減少できることが確認された。この結果によると、放電パルス幅を１０μｓ程度から徐々に伸ばしていくと、３０μｓでは放電電流を約１／２にでき、９６μｓでは更に又その半分に削減できることが分かる。従って、本発明に係る「複数ライン同時放電方式」を採用すれば、１ライン当りの放電期間を従来に比し長く取れるので、放電電流を抑制することが可能である。
【００１４】
一方、放電電流とプラズマセルの寿命の関係に関し、本願の発明者は新たな事実を確認している。プラズマアドレス表示装置に組み込まれるプラズマセルの寿命は、放電電流（Ｉｕ）の４乗に反比例することが確認された。つまり、放電電流を従来の半分にすれば、プラズマセルの寿命は２４  ＝１６倍伸びるということである。さて、本発明の「複数ライン同時放電方式」を採用することで、例えば２ライン同時放電の場合、均一な画像信号の書き込みに必要な放電電流は、図３から明らかな様に、従来の１／３程度になっている。従って、上述したプラズマセルの寿命と放電電流との間に認められた４乗則から、単純に計算するとプラズマセルの寿命は３４  ＝８１倍となる。但し、従来に比べると放電電流が流れる時間（放電期間）が６４μｓ／１３μｓ＝約５倍となっている。従って、実際には８１／５＝約１６倍の寿命向上が期待できると計算される。
【００１５】
ここで図４に、放電電流とプラズマセルの寿命との関係を示す。横軸に規格化された放電電流を取り、縦軸に規格化された寿命を取ってある。このグラフでは、従来の放電期間を１３μｓとした時安定放電に必要な最小の放電電流Ｉｕの値を１．０に取ってあり、この時得られるプラズマセルの寿命を１．０としてある。図４のグラフは放電期間を１３μｓ、３２μｓ、６４μｓ、９６μｓに取ったそれぞれの場合について、放電電流と寿命との関係を表わしてある。例えば放電期間が１３μｓのカーブに着目すると、放電電流を１．０から小さくする程、規格化寿命は１．０から大きくなる。但し、実際には放電電流を無制限に低くすることはできず、均一な画像信号の書き込みに必要な安定放電を得る為の放電電流Ｉｕは規格化された値で１．０となっている。同様に、３２μｓの放電電流／寿命カーブも左上がりとなっているが、放電期間が長い分だけ１３μｓのカーブより下方にシフトしている。以下順に６４μｓのカーブと９６μｓのカーブが下方にシフトしている。しかし、放電期間を長く取ると、図３で説明した様に均一な画像信号の書き込みに必要な放電電流Ｉｕの値は小さくなり、例えば３２μｓの場合規格化放電電流の値は０．４７で、約半減している。６４μｓの場合は規格化放電電流の値は約０．３で１／３になっている。９６μｓにすれば更に放電電流Ｉｕを低減化可能である。この様にしてプロットしたグラフが図の寿命曲線である。この寿命曲線を見れば明らかな様に、放電期間を長くする程プラズマセルの寿命を伸ばすことができる。
【００１６】
図８は、図１に示したプラズマアドレス表示装置に組み込まれるパネル０の第一実施態様を示す模式図である。図は、パネル０の内プラズマセル２の部分のみを示している。図示する様に、プラズマセル２は所定の空隙を介して互いに接合した基板４と中間シート３とで構成されている。この空隙は隔壁７によって仕切られており、放電チャネルを構成する。図では、五本の放電チャネル５１，５２，５３，５４，５５が示されている。各放電チャネルには一対のアノードＡ及びカソードＫが割り当てられている。係る構成を有するプラズマセルは本発明に従って「複数ライン同時放電方式」により駆動される。例えば最初の水平周期Ｈ１で、放電チャネル５１のカソードＫにパルスが印加され、プラズマ放電Ｐが発生する。この時同時に隣の放電チャネル５２に属するカソードＫにも選択パルスが印加されており、同時にプラズマ放電Ｐが発生する。尚、各放電チャネルのアノードＡは接地されている。次の水平周期Ｈ２に移行すると、放電チャネル５２のカソードＫとその隣の放電チャネル５３のカソードＫにパルスが印加される。これにより、放電チャネル５２，５３にそれぞれプラズマ放電Ｐが発生する。以下同様にして、次の水平周期Ｈ３に進むと放電チャネル５３，５４でそれぞれプラズマ放電が発生し、次の水平周期Ｈ４では放電チャネル５４，５５にそれぞれプラズマ放電が発生する。この動作を時系列的に見ると、例えば中央の放電チャネル５３に着目した場合、第二水平周期Ｈ２でプラズマ放電が発生し、続いて第三水平周期Ｈ３でもプラズマ放電が発生している。従って、放電チャネル５３に割り当てられた放電時間は２Ｈとなり、従来に比べ最大で二倍となる。放電時間を長くすることにより各放電チャネルは安定してプラズマ放電を励起でき、その分均一な書き込みに必要な放電電圧や放電電流を低減できる。但し、各カソードＫに印加される電圧パルスの時間幅も最大で２Ｈとなる為その分ダメージは増える。しかし、各放電チャネルの放電時間を延長したことによって得られるプラス効果が、各カソード電極の電圧印加時間が増えるマイナス効果に比べ大きいので、トータルで長寿命化が達成される。
【００１７】
図９は、図１に示した表示装置に組み込まれるパネル０の第二実施形態を示す模式図である。理解を容易にする為、図８に示した第一実施形態と対応する部分には対応する参照番号を付してある。本実施形態では、カソードＫの上に沿って隔壁７が形成されている。換言すると、カソードＫは互いに隣り合う放電チャネルによって共用された構造になっている。一方、接地電位に接続されるアノードＡは各放電チャネルの中央に配されている。第一水平周期Ｈ１では、放電チャネル５１と放電チャネル５２を隔てる隔壁７の下に配されたカソードＫに選択パルスが印加される。これにより、放電チャネル５１及び放電チャネル５２に同時にプラズマ放電Ｐが発生する。第二水平周期Ｈ２に移行すると、放電チャネル５２，５３を互いに仕切る隔壁７の下に配されたカソードＫに選択パルスが印加される。これにより、放電チャネル５２，５３にプラズマ放電が発生する。以下同様に、第三水平周期Ｈ３では放電チャネル５３，５４にプラズマ放電が発生し、第四水平周期Ｈ４では放電チャネル５４，５５にプラズマ放電が同時に発生する。この動作を時系列的に見ると、例えば中央の放電チャネル５３に着目した場合、第二水平周期Ｈ２で一回目のプラズマ放電が発生し、第三水平周期Ｈ３で二回目のプラズマ放電が発生している。従って、放電チャネル５３の放電時間は合計で最大２Ｈに及ぶ為、図８に示した第一実施形態と同様に放電電圧並びに放電電流の低減化が達成できる。加えて、放電チャネル５３では、第二水平周期Ｈ２で左側のカソードＫに選択パルスが印加され、第三水平周期Ｈ３では右側のカソードＫに選択パルスが印加される。従って、各カソード毎に見ると、パルスの印加時間は最大で１Ｈとなり、図８に示した第一実施形態から半減されている。これにより、プラズマセルの寿命を第一実施形態より更に二倍延長することができる。
【００１８】
図示の構造を取れば、カソードＫは隣り合う二本の放電チャネルに対し作用するので、一度の放電で隣り合う二本のチャネルに荷電粒子を発生させることができる。１Ｈで放電を順次送って行くとこれだけで各チャネルは最大２Ｈの放電時間が得られる。各カソードＫに電圧が印加されている時間は最大１Ｈであるから、図８の構造で２Ｈ放電させるのに比べカソードＫに対するダメージは半減できることになる。よって寿命は二倍になる。加えて、カソードＫの上に隔壁７が設けられている為、プラズマ放電によるスパッタでカソードＫから電極材料が飛散することを防止でき、画質の劣化を抑制可能である。
【００１９】
図１０は、パネル０の第三実施形態を示す模式図であり、図８及び図９に示した先の実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態では、各放電電極の上に隔壁７が形成されているとともに、各放電電極は１Ｈ毎にアノードＡとカソードＫの機能を入れ替える。第一水平周期Ｈ１で放電チャネル５１，５２を隔てる隔壁７の下に位置する放電電極がカソードＫとして機能し、その両側の放電電極がアノードＡとして機能する。これにより、放電チャネル５１，５２に同時にプラズマ放電Ｐが発生する。第二水平周期Ｈ２に移行すると、放電チャネル５２，５３を隔てる隔壁７の下に位置する放電電極がカソードＫとして機能し、その両側の放電電極がアノードＡとして機能する。これにより、放電チャネル５２，５３に同時にプラズマ放電が発生する。以下同様にして、第三水平周期Ｈ３では放電チャネル５３，５４で同時にプラズマ放電が発生し、第四水平周期Ｈ４では放電チャネル５４，５５に同時にプラズマ放電が発生する。この動作を時系列的に見た場合、例えば中央の放電チャネル５３に着目すると、第二水平周期Ｈ２で一回目のプラズマ放電が発生し、第三水平周期Ｈ３で二回目のプラズマ放電が発生している。従って、放電チャネル５３に割り当てられた放電時間は最大で２Ｈとなり、一ライン当たりに割り当てられる放電期間を１Ｈより長くできる。この結果各放電チャネルに安定してプラズマ放電を励起でき、その分均一な書き込みに必要な放電電圧や放電電流を低減できる。しかも、図９に示した第二実施形態と同様に、各カソードＫに対する電圧パルスの印加時間は最大で１Ｈとなり、図８に示した第一実施形態に比べ半減できる。
【００２０】
【発明の効果】
以上説明した様に、本発明によれば、「複数ライン同時放電方式」を採用することで、水平周期より長い放電期間を各放電チャネルに割り当てることができる。放電期間幅を伸ばすことが可能となり、これにより均一な画像信号の書き込みに要する放電電圧及び放電電流を低減化できる。放電電流の低減化によりプラズマアドレス表示装置に組み込まれるプラズマセルの寿命を伸ばすことが可能になった。又、放電電流の低減化により放電期間を極端に延長しない限り、全体としてパネルの消費電力を下げることができる。又、本発明の一態様によれば、隔壁をカソード上に形成することで、隣り合う放電チャネルがカソードを共有する構造とする。これにより、各放電チャネルの放電時間を延長する一方、各カソードに対する電圧パルスの印加時間を短縮することにより、一層の長寿命化を図ることが可能である。加えて、カソードの上に隔壁を配することでプラズマ放電のスパッタによりカソード表面から電極材料が飛散するのを抑制でき、以て画質の劣化を防止可能である。
【図面の簡単な説明】
【図１】本発明に係るプラズマアドレス表示装置を示す模式的なブロック図である。
【図２】本発明に係るプラズマアドレス表示装置の動作説明に供するタイミングチャートである。
【図３】本発明に係るプラズマアドレス表示装置における放電期間と放電電流との関係を示すグラフである。
【図４】本発明に係るプラズマアドレス表示装置における放電電流と寿命との関係を示すグラフである。
【図５】従来のプラズマアドレス表示装置の一例を示す断面図である。
【図６】従来のプラズマアドレス表示装置の動作説明に供する模式図である。
【図７】従来のプラズマアドレス表示装置の動作説明に供するタイミングチャートである。
【図８】本発明に係るプラズマアドレス表示装置に組み込まれるプラズマセルの第一実施形態を示す模式図である。
【図９】本発明に係るプラズマアドレス表示装置に組み込まれるプラズマセルの第二実施形態を示す模式図である。
【図１０】本発明に係るプラズマアドレス表示装置に組み込まれるプラズマセルの第三実施形態を示す模式図である。
【符号の説明】
０・・・パネル、１・・・表示セル、２・・・プラズマセル、３・・・中間シート、５・・・放電チャネル、７・・・隔壁、９・・・液晶、１１・・・画素、２１・・・信号回路、２２・・・走査回路、Ａ・・・アノード、Ｋ・・・カソード
【図１】
0003600495.tif 000002
【図２】
0003600495.tif 000003
【図３】
0003600495.tif 000004
【図４】
0003600495.tif 000005
【図５】
0003600495.tif 000006
【図６】
0003600495.tif 000007
【図７】
0003600495.tif 000008
【図８】
0003600495.tif 000009
【図９】
0003600495.tif 000010
【図１０】
0003600495.tif 000011