【手続補正書】
【提出日】平成28年12月9日(2016.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ピクセル化されたイメージャを製作する方法であって、
底面電極層を備える基板と、当該底面電極層上に堆積もしくは成長した検出素子のブランケット層とを提供し、
前記検出素子のブランケット層を、隣接する検出素子を分離する分離溝によって検出素子のアレイに分離し、
アレイ中の各検出素子に隣接して、前記分離溝の上側に、Thin Film Transistor（ＴＦＴ）を定めるゲート電極を形成し、
各ＴＦＴのゲート電極の上側に設けられたゲート誘電体層、および各ＴＦＴに隣接する検出素子を定める検出素子のブランケット層の露出した上面に金属酸化物半導体材料の層を形成し、
前記ゲート電極を囲む領域にわたって、ソース／ドレイン金属の層を、各ＴＦＴの前記金属酸化物半導体材料の層上に堆積させ、前記ソース／ドレイン金属の層を前記ゲート電極の両側のＳ／Ｄ電極に分離する各工程を備え、
前記Ｓ／Ｄ電極の１つを構成する前記金属は、隣接する検出素子の各ブランケット層の露出した上面の上側にある金属酸化物半導体材料と電気的に接触し、それによってアレイの各検出素子は前記金属酸化物半導体材料を介して隣接するＴＦＴに電気的に接続している、方法。
【請求項２】
前記ピクセル化されたイメージャは、上からの照明、下からの照明、または上および下からの照明のいずれか１つを検出するように作製される、請求項１に記載の方法。
【請求項３】
前記ゲート電極を形成する工程は、前記ゲート電極を堆積させる前に前記溝を平坦化する工程を含む、請求項１に記載の方法。
【請求項４】
前記金属酸化物半導体材料の層を形成する工程は、検出素子の検出波長の光を透過させる金属酸化物半導体材料の層を形成する工程を含み、前記検出素子の検出波長の光を透過させる金属酸化物半導体材料は非晶質または多結晶質のいずれかであり、前記基板および底面電極層は検出素子の検出波長の光に対して透明である、請求項１に記載の方法。
【請求項５】
アレイの各検出素子に隣接するゲート電極を形成する工程は、前記分離溝の上側にデータラインおよびゲートスキャンラインを形成する工程を含む、請求項１に記載の方法。
【請求項６】
前記ソース／ドレイン金属層を堆積させる工程は、ゲート電極の上側の金属酸化物半導体材料の活性領域を画定するためのエッチストップ材料の層を形成する工程を含む、請求項１に記載の方法。
【請求項７】
前記エッチストップ材料の層を成形する工程は、各ＴＦＴに隣接して検出素子を定めている検出素子のブランケット層の上面に設けられた前記金属酸化物半導体材料の上面に前記エッチストップ材料の層の部分を形成する工程を含む、請求項６に記載の方法。
【請求項８】
前記検出素子のブランケット層を形成する工程は、前記底面電極層に堆積されもしくは成長したｐ−ｎフォトダイオードブランケット層を形成する工程を含み、そして、前記検出素子のブランケット層を検出素子の列に分離する工程は、前記ｐ−ｎフォトダイオードブランケット層を、隣接するフォトダイオードを分離する分離溝によってフォトダイオードアレイに分離する工程を含む、請求項１に記載の方法。
【請求項９】
前記基板にｐｎ接合ブランケット層を提供する工程は、ｐ型およびｎ型のいずれかの導電性の１つを有する半導体材料の下層を形成し、およびｐｎ接合を形成する他の型の導電性を有する半導体材料の上部層を形成する工程を含む、請求項８に記載の方法。
【請求項１０】
前記半導体材料の下部層およびその上側に上部層を形成する工程は、ＰＩＮダイオードを形成するために前記下部層と前記上部層との間に真性半導体材料の層を堆積させる工程を含む、請求項９に記載の方法。
【請求項１１】
前記基板にｐｎ接合ブランケット層を提供する工程は、ｐ−ｉ１−ｎ−ｉ２−ｐ層またはｎ−ｉ１−ｐ−ｉ２−ｎ層いずれかのブランケット層を形成する工程を含む、請求項９に記載の方法。
【請求項１２】
上からの照明を底面で受けるタイプのイメージャを製作する方法であって、
基板を用意し、底面電極層を当該基板の上に形成する工程と、
前記底面電極層の上側にｐｎ接合ブランケット層を形成するために、少なくとも下部の半導体層および上部の半導体層を前記底面電極層上に堆積させもしくは成長させる工程と、
隣接するフォトダイオードアレイを分離する分離溝によって前記ｐｎ接合ブランケット層の上部半導体層をフォトダイオードアレイに分離するため第１のマスキングを行う工程と、
前記フォトダイオードアレイを誘電材料で平坦化する工程と、
フォトダイオードアレイの各フォトダイオードに隣接するＴＦＴを定めるゲート電極を前記分離溝の上側に形成するために２回目のマスキングを行う工程と、
フォトダイオードアレイ上にゲート誘電体層を堆積させもしくは成長させるとともに、フォトダイオードアレイの各フォトダイオードの前記上部の半導体層の上面を露出させるために、前記ゲート誘電体層の部分を取り除く３回目のマスキングを行う工程と、
各ＴＦＴのゲート電極の上側のゲート誘電体層、およびフォトダイオードアレイの各フォトダイオードの上部半導体層の露出した上面に、前記検出素子の検出波長の光に対して透明で、かつ非晶質または多結晶質のいずれかである金属酸化物半導体材料の層を堆積させもしくは成長させるため４回目のマスキングを行う工程と、
各ＴＦＴのゲート電極および各フォトダイオードの上部半導体層の露出した上面の金属酸化物半導体材料の層の上側にエッチストップ材料の層を堆積させるため５回目のマスキングを行う工程と、
ゲート電極を囲む領域であって、各ＴＦＴのソース／ドレイン金属の層をゲート電極の両側に分離する領域に各ＴＦＴにソース／ドレイン金属の層を堆積させる６回目のマスキングを行う工程とを有し、
前記ソース／ドレイン電極の１つを形成する金属は隣接するフォトダイオードの上部半導体層の露出した上面に設けられている前記金属酸化物半導体材料と電気的に接触している、方法。
【請求項１３】
少なくとも下部半導体層とその上の上部半導体層とを底面電極上に堆積させもしくは成長させる工程は、ＰＩＮダイオードを形成するために下層と上層の間に真性半導体の材料の層を堆積させる工程を含む、請求項１２に記載の方法。
【請求項１４】
各フォトダイオードに隣接してＴＦＴを定めるゲート電極を形成する工程は、前記分離溝の上側にデータラインおよびゲートスキャンラインを形成する工程を含む、請求項１２に記載の方法。
【請求項１５】
フォトダイオードアレイを前記誘電材料で平坦化する工程は、ポリマーＰＭＧＩ、ポリスチレン、ＰＭＭＡ、もしくは他のタイプのアクリルポリマー、ポリエチレン、ポリイミド、ポリビニル・フェノール（ＰＶＰ）、ｚｅｏｎ、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＡＮ、ＢＣＢ、ＳＵ８、シランもしくはシロキシレーンベースの化合物、有機金属ベースの化合物、スピンオングラス、グラフェン酸化物、またはこれらの混合もしくは多層積層された組み合わせから選ばれる１つを用いた塗布工程を含む、請求項１２に記載の方法。
【請求項１６】
ピクセル化されたイメージャを含む構造であって、
底面電極層を備える基板と、前記底面電極層に堆積され、アレイの隣接する検出素子を分離する分離溝によって検出素子のアレイに分離される検出素子のブランケットの層と、
前記検出素子のアレイの上に配置された誘電体パッシベーション／平坦化層と、
前記分離溝の上の前記誘電体パッシベーション／平坦化層を覆う能動素子読み出し回路のアレイとを含み、
前記能動素子読み出し回路のアレイの中の１つの能動素子読み出し回路は能動素子アレイの各能動素子に接続され、各能動素子および接続された能動素子読み出し回路はピクセルを区画し、能動素子のアレイおよび接続された能動素子読み出し回路のアレイはピクセル化されたイメージャを形成し、各能動素子に接続された読み出し回路は、金属酸化物半導体材料の能動チャンネルを備えた少なくとも１つの薄膜トランジスタを含む、構造。
【請求項１７】
前記検出素子のブランケット層は、ｐｎ接合ブランケット層を含み、当該ｐｎ接合ブランケット層は、（１）ｐ型およびｎ型のいずれかの導電性を有する半導体材料の下層と、ｐｎ接合を形成するその逆の導電性を有する半導体材料の上部層とを含む構造、または（２）半導体材料の下層と、半導体材料の上部層と、さらに前記下層と前記上部層との間に真性材料の層を含むＰＩＮ構造、のいずれかを備える、請求項１６に記載の構造。
【請求項１８】
前記ｐｎ接合ブランケット層が、ｐ−ｉ１−ｎ−ｉ２−ｐ層またはｎ−ｉ１−ｐ−ｉ２−ｎ層を構成する、請求項１７に記載の構造。
【請求項１９】
それぞれの前記能動素子読み出し回路の前記少なくとも１つの薄膜トランジスタは、前記分離溝の上側にあり前記各検出素子に隣接するゲート電極を含み、前記能動素子読み出し回路は、前記分離溝の上側に設けられたデータラインおよびゲートスキャンラインを更に含み、前記ゲート電極および前記データラインおよび前記ゲートスキャンラインの下の前記分離溝に平坦化層が配置されている、請求項１６に記載の構造。
【請求項２０】
前記平坦化層は、ポリマーＰＭＧＩ、ポリスチレン、ＰＭＭＡ、もしくは他のタイプのアクリルポリマー、ポリエチレン、ポリイミド、ポリビニル・フェノール（ＰＶＰ）、ｚｅｏｎ、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＡＮ、ＢＣＢ、ＳＵ８、シランもしくはシロキシレーンベースの化合物、有機金属ベースの化合物、スピンオングラス、グラフェン酸化物、またはこれらの混合もしくは多層積層された組み合わせから選ばれるいずれか１つの塗布層を含む、請求項１９に記載の構造。
【請求項２１】
前記金属酸化物半導体材料の層は、検出素子の検出波長の光に対して透明であって、かつ非晶質または多結晶質のいずれかである透明金属酸化物半導体材料の層を含む、請求項１６に記載の構造。
【請求項２２】
ピクセル化されたイメージャを製作する方法であって、
底面電極層を備える基板と、当該底面電極層上に堆積もしくは成長した検出素子のブランケット層とを提供し、
前記検出素子のブランケット層を、隣接する能動素子を分離する分離溝によって能動素子のアレイに分離し、
前記能動素子のアレイの上に前記誘電体パッシベーション／平坦化層を形成し、
前記分離溝の上の前記誘電体パッシベーション／平坦化層を覆うように能動素子読み出し回路のアレイを形成する、各工程を有し、
前記能動素子読み出し回路のアレイの中の１つの能動素子読み出し回路は、能動素子アレイの各能動素子に接続され、各能動素子に接続された能動素子読み出し回路は、金属酸化物半導体材料の能動チャンネルを備えた少なくとも１つの薄膜トランジスタを含む、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
フォトダイオード２０は、上部コンタクト２４を有する。図３に図示するように、その構造は、低ｋ誘電体材料（比誘電率約６以下の、好ましくは約４以下の）のコーティング２６によって平坦に覆われている。コーティングプロセス（例えばスピンコーティング、スロット塗布、吹付け塗布など）によって加工処理されることができる低ｋ誘電体材料の例として、ポリマーＰＭＧＩ、ポリスチレン、ＰＭＭＡ、または、他のタイプのアクリルポリマー、ポリエチレン、ポリイミド、ポリビニル・フェノール（ＰＶＰ）、ｚｅｏｎ、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＡＮ、ＢＣＢ、ＳＵ８、シランまたはシロキシレーンベースの化合物、有機金属ベースの（例えばマグネシウムベースもしくは、銅ベースの）化合物、スピンオングラス、グラフェン酸化物、およびこれらの混合または多重積層された組合せがあげられる。溝２２は、低ｋ誘電体材料がトレンチ領域において非常に厚くなるように、この好ましい実施例において実際的に可能な範囲で極力深く形成される点に注意する（フォトダイオードを切り離すためであれば上層１８だけエッチングすることができる）。この分野の専門家にとって、この種の低ｋ材料をパターニングする方法は周知であり、ウエットエッチングすることも、ドライエッチングすることもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
ここで、金属酸化物層４０がＴＦＴ４２とＰＩＮダイオード２０の間の透明なコンタクト層として役立つ点に留意する必要がある。透明な接点（ＴＦＴ４２とフォトダイオード２０間の金属酸化物層４０）は、金属酸化物エッチマスク（４回目のマスク工程）、エッチストップマスク（５回目のマスク工程）およびＳ／Ｄ電極エッチマスク（６回目のマスク工程）を通して作製される。このように、フォトダイオード２０の透明なトップ電極を形成するにあたって更なる堆積またはマスキング工程を必要としない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
ＴＦＴ画素が透明なデータラインおよび透明なゲートスキャンライン（図示しないゲート３０への線）を使えば、透明になることが理解されよう。透明なデータラインおよび透明なゲートスキャンラインは、画素が非常に小さな高密度イメージャにとって、特に重要である。不透明なデータラインおよび不透明なゲートスキャンラインが用いられるならば、フィルファクタは非常に小さくなり得る。