(57)【特許請求の範囲】
【請求項１】
第１のバイポーラトランジスタのベースとエミッタ間に正帰還回路を形成し、コレクタからインピーダンス整合回路を介して発振信号を出力させ、上記バイポーラトランジスタのベースにインダクタ素子を接続し、上記バイポーラトランジスタのベースに電位を与える制御可能な制御電源を具備し、上記インピーダンス整合回路内にコレクタ電位を供給する電源を具備し、ベースと上記ベース電位を与える制御電源の間に第１の抵抗を接続し、エミッタがインダクタまたは伝送線路を介して接地され、ベース・エミッタ間電圧を制御することにより、ベース電流を変化させて発振周波数を可変することを特徴とする電圧制御発振器。
【請求項２】
請求項１記載の電圧制御発振器において、上記バイポーラトランジスタのベースとエミッタ間に別の抵抗を接続したことを特徴とする電圧制御発振器。
【請求項３】
請求項１または２記載の電圧制御発振器において、上記バイポーラトランジスタのベースとエミッタ間にキャパシタを接続したことを特徴とする電圧制御発振器。
【請求項４】
請求項１から３のいずれか１項に記載の電圧制御発振器において、上記バイポーラトランジスタのベースにキャパシタを介してインダクタ素子が接続されたことを特徴とする電圧制御発振器。
【請求項５】
請求項１から４のいずれか１項に記載の電圧制御発振器において、上記ベース電位を制御する電源供給端子にバリスタの一方が接続され、該バリスタの他方と該バリスタを制御する別の電源を具備したことを特徴とする電圧制御発振器。
【請求項６】
請求項５記載の電圧制御発振器において、上記バリスタがバイポーラトランジスタにより実現されることを特徴とする電圧制御発振器。
【請求項７】
請求項１記載の電圧制御発振器において、上記正帰還回路に別のバイポーラトランジスタをバリスタとして接続し、該バイポーラトランジスタのエミッタを上記第１のバイポーラトランジスタのエミッタと同電位となるように直接または間接的に接続させ、上記別のバイポーラトランジスタのベースとコレクタを接続するとともに、ベースと上記第１のバイポーラトランジスタのベース電位を制御する電源供給端子を直接または間接的に接続したことを特徴とする電圧制御発振器。
【請求項８】
請求項１記載の電圧制御発振器において、上記正帰還回路に別のバイポーラトランジスタをバラクタとして接続し、該バイポーラトランジスタのエミッタを上記第１のバイポーラトランジスタのエミッタと同電位となるように直接または間接的に接続させ、上記別のバイポーラトランジスタのベースとエミッタを接続するとともに、コレクタと上記第１のバイポーラトランジスタのベース電位を制御する電源供給端子を直接または間接的に接続したことを特徴とする電圧制御発振器。
【請求項９】
請求項１記載の電圧制御発振器において、上記正帰還回路に別のバイポーラトランジスタをバリスタとして接続し、該バイポーラトランジスタのベースと上記第１のバイポーラトランジスタのベースが同電位となるように直接または間接的に接続させ、上記別のバイポーラトランジスタのベースとコレクタを接続させ、エミッタを接地したことを特徴とする電圧制御発振器。
【請求項１０】
請求項１記載の電圧制御発振器において、上記正帰還回路に別のバイポーラトランジスタをバラクタとして接続し、該バイポーラトランジスタのベースと上記第１のバイポーラトランジスタのベースが同電位となるように直接または間接的に接続させ、上記別のバイポーラトランジスタのベースとエミッタを接続させ、コレクタを接地したことを特徴とする電圧制御発振器。
【請求項１１】
請求項１記載の電圧制御発振器において、上記正帰還回路がインダクタとキャパシタを含み、該インダクタとキャパシタの少なくとも一方を調整する可変インピーダンス素子が設けられ、該可変インピーダンス素子は上記第１のバイポーラトランジスタのベースに電位を与える制御可能な電源と同じ電源で制御されることを特徴とする電圧制御発振器。
【請求項１２】
請求項１１記載の電圧制御発振器において、上記可変インピーダンス素子がバイポーラトランジスタにより実現されるバリスタであることを特徴とする電圧制御発振器。
【請求項１３】
請求項１１記載の電圧制御発振器において、上記可変インピーダンス素子がバイポーラトランジスタにより実現されるバラクタであることを特徴とする電圧制御発振器。
【請求項１４】
請求項１１記載の電圧制御発振器において、上記可変インピーダンス素子を制御する別の電源を具備したことを特徴とする電圧制御発振器。
【請求項１５】
請求項１から１４のいずれか１項に記載の電圧制御発振器において、上記バイポーラトランジスタがシリコン基板に形成されたことを特徴とする電圧制御発振器。
【請求項１６】
第１のバイポーラトランジスタのベースとエミッタ間に正帰還回路を形成し、コレクタからインピーダンス整合回路を介して発振信号を出力させ、上記バイポーラトランジスタのベースにインダクタ素子を接続し、上記バイポーラトランジスタのベースとエミッタにそれぞれの電位を与える制御可能な制御電源を具備し、上記インピーダンス整合回路内にコレクタ電位を供給する電源を具備し、ベースと上記ベース電位を与える制御電源の間に第１の抵抗を接続し、エミッタとエミッタに電位を与える電源供給端子間がインダクタまたは伝送線路の少なくとも１つを用いて接続され、ベース・エミッタ間電圧を制御することにより、ベース電流を変化させて発振周波数を可変する電圧制御発振器において、上記第１の抵抗とベース電位を制御する電源供給端子間にバリスタを接続したことを特徴とする電圧制御発振器。
【請求項１７】
請求項１６記載の電圧制御発振器において、上記ベース電位を制御する電源供給端子にバリスタの一方が接続され、該バリスタの他方と該バリスタを制御する別の電源を具備したことを特徴とする電圧制御発振器。
【請求項１８】
請求項１６または１７記載の電圧制御発振器において、上記バリスタがバイポーラトランジスタにより実現されることを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波〜ミリ波帯の無線装置に用いられる局部発振器およびシンセサイザに関するものである。適用例として、ゲートカードやセキュリティカードなどのパーソナル用無線機、ＡＷＡ  （ＡＴＭ  ワイヤレスアクセス）用無線端末機、移動体端末機等があり、発振器は不可欠な回路である。
【０００２】
【従来の技術】
局部発振器はマイクロ波送受信機において重要な回路の１つであり、無線装置の小型化・経済化および高機能化を目的として局部発振器をモノリシックＩＣ（モノリシックマイクロ波集積回路：ＭＭＩＣ）で構成する研究が進められている。位相同期ループ（ＰＬＬ  ）局部発振器は基準信号に水晶発振器出力を使用するため、周波数安定度が高く、キャリア近傍の位相雑音を低減できる等の特徴を有し、局部発振器の有効な構成法として従来からよく用いられている。ＰＬＬ  局部発振器は基本的に電圧制御発振器、分周器および位相比較器より構成され、電圧制御発振器はＰＬＬ  局部発振器の特性を左右するため、高い周波数安定度、高い出力レベル、広い周波数可変範囲および低い位相雑音特性が望まれる。特に、近年、様々な周波数帯、変調方式やデータフォーマットに対してソフトの変更によって柔軟に対応するソフトウェアｒａｄｉｏ  （例えば、Ｄｉｇｉｔａｌ  ｃｅｌｌｕｌａｒ  ｐｈｏｎｅにおける日本でのＰＤＣ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ）、ヨーロッパでのＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、アメリカでのＩＳ−９５  をソフトウェアで切り替えて１台の無線端末機で共有する）の研究が進められており、様々な周波数帯に対応できる広い周波数可変範囲を有する発振器が不可欠となってきている。
【０００３】
図２５は第１の従来の電圧制御発振器である。１００は発振素子のＦＥＴ  であり、該ＦＥＴ  １００のゲート端子１１１はインダクタ１２１を介して接地されているとともにインダクタ１２０を通じて電圧制御可変容量素子としてのバラクタダイオード１５０のアノード１５１に接続される。バラクタダイオード１５０のカソード１５２は抵抗１４０を介して制御電圧入力端子１１４に接続されるとともにキャパシタ１３０を通じて接地される。また、ソース端子１１３はインダクタ１２２とキャパシタ１３１と接続され、該インダクタ１２２は抵抗１４１を介して、上記キャパシタ１３１は直接接地され、ドレイン端子１１２はインダクタ１２３を介してドレイン電圧供給端子１１５に接続されるとともに、インダクタ１２４と出力容量素子１３３を通じて出力端子１１０に接続される。また、上記端子１１５はキャパシタ１３２を通じて接地され、上記インダクタ１２３、１２４、キャパシタ１３２、１３３より出力整合回路を形成している。上記端子１１５にドレイン電圧が印加されると、ＦＥＴ  １００のゲートは容量性の負性インピーダンスを呈するため、ゲート端子１１１に可変インダクタンスを接続することにより、電圧制御発振器が構成される。従来の技術において可変インダクタンスは上記バラクタダイオード１５０とインダクタ１２０によって実現されている。また、上記バラクタダイオード１５０はＦＥＴ  のドレインとソースを接続して、制御電圧に対するゲート・ソース間容量Ｃｇｓとゲート・ドレイン間容量Ｃｇｄの並列和を制御することにより電圧制御可変容量素子を構成できるため、半導体基板上に集積して形成することが可能であるとともに再現性よく経済的な回路が実現できる。しかし、第１の従来の電圧制御発振器では可変リアクタンスを得るためにバラクタダイオードを使用しているが、半導体基板上に集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）で実現する場合、ゲート・ソース間容量Ｃｇｓは１：２程度しか変化できないため、周波数チューニング範囲の一層の拡大を図ることが困難である。また、第１の従来の電圧制御発振器では、負性抵抗を発生させるデバイスとバラクタを構成する２つ以上の能動デバイスが必要である。このことは、周波数の上昇とともに回路の歩留まりの低下の大きな要因となる。さらに、低い周波数帯での雑音成分（１／ｆ雑音）が複数の能動デバイスの非線形性によるミキシング効果で発振周波数近傍にアップコンバージョンされるため、位相雑音特性を悪化させる。
【０００４】
図２６は特開平６−１４０８３６で開示された第２の従来の電圧制御発振器である。２００は発振素子のトランジスタであり、該トランジスタのベース端子２１１は抵抗２０８を介して接地されるとともに、キャパシタ２０１を介して伝送線路２１０に接続され、該伝送線路２１０の他端はキャパシタ２０２を介して短絡される。また、上記ベース端子２１１は抵抗２０７を介してベース電圧制御端子２１４とキャパシタ２０３に接続され、該キャパシタ２０３の他端は短絡される。また、エミッタ端子２１３は抵抗２０９とキャパシタ２０４を介して短絡されるとともに、キャパシタ２０５を介してベース端子２１１に接続される。また、トランジスタ２００のコレクタ端子はコレクタ電圧制御端子２１５と接続されるとともに、キャパシタ２０６を介して接地される。第２の従来の電圧制御発振器では、上記抵抗２０９により負性抵抗が発生し、トランジスタ２００のベース端子２１１は容量性の負性インピーダンスとなり、誘導性の伝送線路２１０を接続することにより発振器が構成される。また、ベース電圧制御端子２１４とコレクタ電圧制御端子２１５から印加される電圧により、トランジスタ２００のベース（２１１）とコレクタ（２１２）間の電圧差を制御し、ベース・コレクタ間容量を変化させることにより発振周波数が変化し、電圧制御発振器が構成される。図２６に示す第２の従来の電圧制御発振器では、第１の従来の電圧制御発振器に比べ可変リアクタンス素子となるバラクタダイオードを必要とせず、たった１つのトランジスタを用いることにより周波数可変機能を有する発振器が実現できる。そのため、第１の従来の電圧制御発振器に対して回路の歩留まりを２倍以上向上することができるとともに、帰還回路での非線形要素を低減し、低位相雑音化に有効である。しかし、ベース・コレクタ間の容量は１：２程度しか変化できないため、第２の従来の電圧制御発振器も第１の従来の電圧制御発振器と同様に大きな可変範囲を実現することが困難である。
【０００５】
また、第２の従来の電圧制御発振器について直流的な考察を行う。トランジスタを流れる電流はベース・エミッタ間電圧を変えることにより制御される。これは、ｎｐｎ型トランジスタではベースに印加される電圧によってベース・エミッタ接合の電位障壁が小さくなり、エミッタの電子がベースに注入され、ここでベース幅が十分小さければ、ベース内に注入された電子のほとんどはベース・コレクタ接合に到達し、コレクタへ流れ込む（電流はコレクタからエミッタへ流れ込む）というトランジスタの基本動作による。従って、トランジスタのベース（エミッタ）電流を制御するためには、ベース・エミッタ間電圧を自由に制御できることが必要となる。
【０００６】
しかし、第２の従来の電圧制御発振器では負性抵抗を発生させるための抵抗２０９によってベース・エミッタ間電圧の自由度に制約が生じる。すなわち、抵抗２０９を流れるエミッタ電流Ｉｅ  による電圧降下によってエミッタ端子２１３に印加される電位Ｖｅｅは電圧降下分だけ正側にシフトする。従って、今、ベース電流（エミッタ電流）を増加させるためベース電圧制御端子２１４に印加する電圧値を増加したとしても、抵抗２０９の電圧降下によってベース（２１１）・エミッタ（２１２）間は増加できず、結果としてベース電流は増加しない。数値計算を用いて上記の動作原理を検証する。図２７に計算に用いた回路図を示す。ベースとコレクタにはそれぞれ１ｋΩの抵抗、１μＨのインダクタを介して電圧が印加され、コレクタ電圧は固定１［Ｖ］が印加されている。また、トランジスタにはＳＳＴ１Ｃ  バイポーラトランジスタ（Ｃ．  Ｙａｍａｇｕｃｈｉ，  Ｙ．  Ｋｏｂａｙａｓｈｉ，  Ｍ．  Ｍｉｙａｋｅ，  Ｋ．  Ｉｓｈｉｉ，  ａｎｄ  Ｈ．  Ｉｃｈｉｎｏ，  “  ０．５−μｍ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｕｓｉｎｇ  ａ  Ｎｅｗ  Ｂａｓｅ  Ｆｏｒｍａｔｉｏｎ  Ｍｅｔｈｏｄ：ＳＳＴ１Ｃ，”ＩＥＥＥ  １９９３  Ｂｉｐｏｌａｒ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｍｅｅｔｉｎｇ  ４．２，  ｐｐ．６３−６６．）を用い、エミッタサイズは０．３  μｍ×  １２０．６μｍである。まず、トランジスタ単体でのＤＣ特性を図２８に示す。ＳＳＴ１Ｃ  バイポーラトランジスタはベース・エミッタ電圧の上昇によりベース（エミッタ）電流が指数関数的に増加する一般的なバイポーラトランジスタの特性を有する。次に、図２７に示す回路においてベース電圧制御端子から供給される電圧とトランジスタのベース・エミッタ間電圧の関係の数値計算結果を図２９に示す。エミッタ端子に接続される抵抗値が大きくなるほど、ベース・エミッタ間電圧の上限が低くなり、この結果、トランジスタを流れるベース（エミッタ）電流が少なくなる。
【０００７】
従って、第２の従来の電圧制御発振器では大きなエミッタ（コレクタ）電流を流すことができなくなるため、大きな発振出力を得ることが困難となる。なお、第２の従来の電圧制御発振器において、大きな負性抵抗を得るためには抵抗２０９の抵抗値をより大きくすることが必要であるため、発振器動作をするためには抵抗２０９が不可欠であるとともに、抵抗２０９の抵抗値が０の場合、負性抵抗は発生せず、発振器動作することはない。以下の考察により、第２の従来の電圧制御発振器ではベース・コレクタ間電圧は自由に制御可能であるが、ベース・エミッタ間電圧は制御範囲が制約される。
【０００８】
【発明が解決しようとする課題】
本発明は、上記の問題を解決し、モノリシック集積回路に適し且つ一層の周波数可変範囲の広帯域化を実現できる電圧制御発振器を実現することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明の特徴は、第１のバイポーラトランジスタのベースとエミッタ間に正帰還回路を形成し、コレクタからインピーダンス整合回路を介して発振信号を出力させ、上記バイポーラトランジスタのベースにインダクタ素子を接続し、上記バイポーラトランジスタのベースに電位を与える制御可能な制御電源を具備し、上記インピーダンス整合回路内にコレクタ電位を供給する電源を具備し、ベースと上記ベース電位を与える制御電源の間に第１の抵抗を接続し、エミッタがインダクタまたは伝送線路を介して接地され、ベース・エミッタ間電圧を制御することにより、ベース電流を変化させて発振周波数を可変することを特徴とする電圧制御発振器にある。
本発明の他の特徴は、第１のバイポーラトランジスタのベースとエミッタ間に正帰還回路を形成し、コレクタからインピーダンス整合回路を介して発振信号を出力させ、上記バイポーラトランジスタのベースにインダクタ素子を接続し、上記バイポーラトランジスタのベースとエミッタにそれぞれの電位を与える制御可能な制御電源を具備し、上記インピーダンス整合回路内にコレクタ電位を供給する電源を具備し、ベースと上記ベース電位を与える制御電源の間に第１の抵抗を接続し、エミッタとエミッタに電位を与える電源供給端子間がインダクタまたは伝送線路の少なくとも１つを用いて接続され、ベース・エミッタ間電圧を制御することにより、ベース電流を変化させて発振周波数を可変する電圧制御発振器において、上記第１の抵抗とベース電位を制御する電源供給端子間にバリスタを接続したことを特徴とする電圧制御発振器である。
【００１０】
図１と図２の実施例によると、トランジスタのベース・エミッタ間抵抗がベース電流に対して大きな比で変えることができるバリスタとして動作する特徴を生かし、このバリスタにより等価的に大きな可変比を有する可変リアクタンスを構成し、従来のバラクタを用いたものに比べて広い周波数チューニング範囲が実現できる。詳しい動作原理については、実施例を用いて説明する。
【００１１】
電流制御型のトランジスタ（例えばバイポーラトランジスタ）は、ＦＥＴ  のような電圧制御型のトランジスタに比べて制御電圧｛トランジスタはベース・エミッタ間電圧（ベース電流）、ＦＥＴ  はゲート・ソース間電圧（単にゲート電圧）｝を制御することより相互コンダクタンスｇｍ  の劣化が少ないため、バリスタの効果を有効に活用することができる。また、電圧制御発振器の位相雑音は発振素子の１／ｆ雑音が発振素子や可変リアクタンス素子（従来ではバラクタダイオード等）の非線形性によるミキシング効果で発振周波数近傍にアップコンバージョンされることにより発生しているが、本発明では発振素子のトランジスタ内のバリスタ特性により可変リアクタンスを実現しており、従来のものに比べて発振素子以外の非線形要因を取り除くことができるため低位相雑音な発振器が実現できる。また、トランジスタ１つで電圧制御発振器が構成されているため、モノリシック化に適すると共に第１の従来の電圧制御発振器に比べて２倍以上の歩留まり向上が可能となり、非常に経済的である。また、一般にトランジスタのベース電流はベース・エミッタ間電圧に対して指数関数的に増加するため発振周波数が急峻に変化するが、ベースとベース電圧制御端子間に抵抗を挿入することにより、抵抗を流れる電流による電圧降下を利用してベース端子に印加する電圧を緩やかに変化させることが可能となるため、制御性に優れた電圧制御発振器を実現できる。また、十分大きな抵抗を使用すれば、ベースとベース電圧制御端子間に挿入された抵抗は等価的に回路から無視できるため、制御端子による発振器動作への影響は少なくなる。また、エミッタに印加する電圧は、伝送線路またはインダクタを介して供給されるため、エミッタ電流の大小に依存することなくエミッタ電位を固定電圧として供給できる。従って、第２の従来の電圧制御発振器に比べベース・エミッタ間電圧を自由に制御することが可能であるため、ベース電流の制御範囲が大幅に拡大する。
【００１２】
また、図３の実施例によると、出力側の負荷がエミッタ端子にキャパシタを介して直接接続されているため、該出力側の負荷は負性抵抗を発生させるための負荷として作用できる。その結果、あらかじめ上記出力側の負荷を考慮して発振条件が決定できるため、出力側のインピーダンス整合回路が不要となる。すなわち、請求項２に係る本発明は、請求項１に係る発明の目的に加えて、インピーダンス整合回路を除去し回路を大幅に小型化できるとともに、出力側の反射特性を改善できる。
【００１３】
また、図４、図５の実施例によると、トランジスタのエミッタがインダクタまたは伝送線路により短絡され、エミッタの電位を常時０Ｖに設定できるため、エミッタ電圧制御端子を削除でき、回路構成が簡易になる。
【００１４】
また、図６、図７の実施例によると、トランジスタのベースとエミッタ間に接続された第２の抵抗はベース・エミッタ間抵抗Ｒｂｅに対して並列抵抗となり、発振条件を満足するベース・エミッタ間抵抗値（バリスタ）の範囲を変えることができる。また、第２の抵抗を挿入することによりベース・エミッタ間電圧を安定化できるため、より制御性に優れた電圧制御発振器を実現できる。
【００１５】
また、図８、図９の実施例によると、接続されるキャパシタにより共振器のＱ値が上がるため、出力信号の低位相雑音化が図られる。
【００１６】
また、本発明の更に別の実施例によると、トランジスタのベースに印加される電圧がコレクタ電圧の抵抗分圧で供給することができるため、ベース電圧制御端子を削除でき、回路構成が簡易になる。
【００１７】
また、図１０、図１１の実施例によると、接続されるバリスタの値によって、制御電圧に対する発振周波数の変調感度を変えることができるため、発振周波数の制御性を向上できる。
【００１８】
また、図１２Ａ−図１５Ｂの実施例によると、正帰還回路内に接続された可変リアクタンス素子により、周波数可変範囲を一層広げることが可能になるとともに、制御電圧に対する周波数変調感度を向上または調整することができる。
【００１９】
また、本発明の更に別の実施例によると、１／ｆ雑音特性の優れたシリコン基板に形成したバイポーラトランジスタを用いることにより、電圧制御発振器の一層の低位相雑音化が実現できる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明による実施例について説明する。
【００２１】
（第１の実施例）
図１は本発明の電圧制御発振器の第１の実施例である。
【００２２】
図１において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はキャパシタ７を介して接地されるとともに、インダクタ６を介して第２の制御端子となるエミッタ電圧制御端子１６に接続される。
【００２３】
ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。ベース電流を制御する方法としては、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧を同時に制御する場合と、どちらか一方を固定にし、他方を制御する方法がある。
【００２４】
次に、第１の実施例の電圧制御発振器の動作原理を示す。図１に示す本発明の第１の実施例の簡略化した等価回路図を図２０に示す。図２０において、ｇｂｅはベース・エミッタ間コンダクタンス（ベース・エミッタ間抵抗Ｒｂｅの逆数）、Ｃｂｃはベース・コレクタ間容量、Ｒｂ  はベース抵抗、ｇｍ  は相互コンダクタンスであり、Ｌａ  はベースに接続されるインダクタンス、Ｃｆ  はエミッタに接続されるキャパシタンス、ＺＬ  はコレクタに接続される負荷インピーダンスである。
【００２５】
エミッタ接地のトランジスタ１のＹパラメータは式（１）のように表せる。
【００２６】
【数１】
0003601286.tif 000002
【００２７】
式（１）のＹマトリクスをＺパラメータに変換し、ベースからみた入力インピーダンスＺａ  は、キャパシタンスＣｆ  を無視すると、式（２）のように表される。
【００２８】
【数２】
0003601286.tif 000003
【００２９】
式（２）においてベース・エミッタ間コンダクタンスｇｂｅに注目すると、式（３）が得られる。
【００３０】
【数３】
0003601286.tif 000004
【００３１】
ここで、ａ１  、ａ２  、ａ３  、ａ４  、ｂ１  、ｂ２  、ｂ３  、ｃ１  は定数である。式（３）より、入力インピーダンスＺａ  の虚部Ｘａ  はベース・エミッタ間コンダクタンスｇｂｅにより大きく変動することができる。従って、ベース・エミッタ間抵抗Ｒｂｅ（ベース・エミッタ間コンダクタンスｇｂｅ）は等価的に可変容量として動作するため、発振周波数を可変できる。
【００３２】
図２１にベース電流に対するトランジスタのベース・エミッタ間抵抗Ｒｂｅとベース抵抗Ｒｂ  の関係を示す。ここでは、上記ＳＳＴ１Ｃ  バイポーラトランジスタを用いた結果を示しており、使用電流値で規格化しているためトランジスタサイズに依存しない汎用的な値として取り扱える。図２１からも明らかなように、トランジスタのベース抵抗Ｒｂ  は一定であるが、ベース・エミッタ間抵抗Ｒｂｅはベース電流に対して１：１０程度（以上）のバリスタとして動作する。
【００３３】
以上のように、本発明第１の実施例では、制御電圧によりベース電流を制御することにより大きな比で容量性リアクタンスを変えることができるため、従来のバラクタダイオードを用いたものに比べて非常に広い周波数チューニングが可能となる。また、エミッタ端子に印加する電圧は、インダクタを介して供給されるため、エミッタ電流の大小に依存することなくエミッタ電位を固定電圧として供給できるため、ベース電流を制御するベース・エミッタ間電圧を自由に制御することができる。その結果、ダイナミックにベース電流を変動することができ、本発明第１の実施例ではベース・エミッタ間抵抗Ｒｂｅの変化比を第２の従来の電圧制御発振器に比べより一層大きくすることができる。
【００３４】
また、トランジスタ１つから電圧制御発振器が構成されているため、構成が簡易で経済的であるとともに、モノリシック化した場合、第１の従来の電圧制御発振器の２倍以上の歩留り向上が可能となる。また、電圧制御発振器の位相雑音は発振素子の１／ｆ雑音が発振素子や可変リアクタンス素子（従来ではバラクタダイオード等）の非線形性によるミキシング効果で発振周波数近傍にアップコンバージョンされることにより発生しているが、本回路は発振素子のトランジスタ内のバリスタ特性により可変インダクタンスを実現しており、第１の従来のものに比べて発振素子以外の非線形要因を取り除くことができるため低位相雑音な発振器が実現できる。さらに、シリコン基板上に形成したバイポーラトランジスタを用いた場合、１／ｆ雑音特性に優れるためより一層の低雑音化が可能となる。また、一般にトランジスタのベース電流はベース・エミッタ間電圧に対して指数関数的に増加するため発振周波数が急峻に変化するが、抵抗８を挿入することにより、抵抗８に流れる電流による電圧降下を利用してベース端子に印加する電圧を緩やかに変化させることが可能となるため、制御性に優れた電圧制御発振器を実現できる。なお、本発明第１の実施例では、インダクタ６の代わりに伝送線路を用いても同様の効果を得る。また、伝送線路２と伝送線路４の代わりにインダクタを用いても同様である。
【００３５】
（第２の実施例）
図２は本発明の電圧制御発振器の第２の実施例である。図２において図１と同一のものについては同一の符号を付している。
【００３６】
図２において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はキャパシタ７を介して接地されるとともに、インダクタ６を介して第２の制御端子となるエミッタ電圧制御端子１６に接続される。
【００３７】
ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０は伝送線路２２と終端短絡スタブ２１からなり、該終端短絡スタブ２１は伝送線路２３とキャパシタ２５から構成される。また、コレクタ電圧供給端子１５は上記伝送線路２３とキャパシタ２５の接続点に接続されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これにより発振周波数が変化し、電圧制御発振器が構成される。ベース電流を制御する方法としては、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧を同時に制御する場合と、どちらか一方を固定にし、他方を制御する方法がある。
【００３８】
以上の第２の実施例によれば、本発明の第１の実施例と同様の効果を得る。例として、以下の各パラメータを用いて設計した６ＧＨｚ帯電圧制御発振器の数値計算結果を示す。なお、トランジスタ１はＳＰＩＣＥ  モデルを用いて計算した。
トランジスタ１・・・（ＳＳＴ１Ｃ  トランジスタ：エミッタサイズ０．３  μｍ×１２０．６  μｍ），
キャパシタ３：Ｃ＝１２    ［ｐＦ］，  キャパシタ５：Ｃ＝８［ｐＦ］，
キャパシタ７：Ｃ＝２．３７［ｐＦ］，  キャパシタ９：Ｃ＝２［ｐＦ］，
キャパシタ２５：Ｃ＝１０    ［ｐＦ］，
抵抗８：Ｒ＝１０００  ［Ω］，
インダクタ６：Ｌ＝３［ｎＨ］
伝送線路２：Ｚ＝４０  ［Ω］，  Ｌ＝３．６６［ｍｍ］，
εｒ（実効誘電率）＝２．９
伝送線路４：Ｚ＝７０  ［Ω］，  Ｌ＝５．００［ｍｍ］，
εｒ（実効誘電率）＝２．８
伝送線路２２：Ｚ＝５０  ［Ω］，  Ｌ＝０．３０［ｍｍ］，
εｒ（実効誘電率）＝２．８
伝送線路２３：Ｚ＝７０  ［Ω］，  Ｌ＝１．０３［ｍｍ］，
εｒ（実効誘電率）＝２．８
【００３９】
図２２Ａはコレクタ電圧供給端子１５およびベース電圧制御端子１４に供給される電圧をそれぞれ２Ｖ、４Ｖとし、エミッタ電圧制御端子１６から供給される電圧と発振周波数の関係を示したものであり、図２２Ｂはコレクタ電圧供給端子１５およびエミッタ電圧制御端子１６に供給される電圧をそれぞれ２Ｖ、０Ｖとし、ベース電圧制御端子１４に供給される電圧と発振周波数の関係を示したものである。図２２Ａと図２２Ｂより、エミッタまたはベースの供給電圧のいずれでベース電流を制御しても、非常に広い周波数可変範囲を実現できる。特に、エミッタの供給電圧を制御することにより、４．７９ＧＨｚから６．４６ＧＨｚ（３３％）の従来の３倍以上の周波数チューニング範囲が実現できる。一方、ベースの供給電圧を制御することにより広い周波数チューニング範囲が達成できるとともに、制御電圧に対する発振周波数の高い線形性が得られ、発振周波数の制御が簡易になる。
【００４０】
（第３の実施例）
図３は本発明の電圧制御発振器の第３の実施例である。図３において図１と同一のものについては同一の符号を付している。
【００４１】
図３において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はキャパシタ７を介して接地されるとともに、インダクタ６を介して第２の制御端子となるエミッタ電圧制御端子１６に接続される。さらに、上記エミッタ端子１３はキャパシタ９を通じて出力端子１０に接続される。ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインダクタ３０を介してコレクタ電圧供給端子１５に接続されるとともに、キャパシタ３３と接続し、該キャパシタ３３は接地される。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。ベース電流を制御する方法としては、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧を同時に制御する場合と、どちらか一方を固定にし、他方を制御する方法がある。
【００４２】
以上の第３の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、出力端子１０の負荷（例えば５０［Ω］）はエミッタ端子１３にキャパシタ９を介して直接接続されているため、該出力端子１０の負荷は負性抵抗を発生させるための負荷として回路設計に組み込むことができる。そのため、あらかじめ上記出力側の負荷を考慮して発振条件が決定できるため、上記出力端子１０の負荷からの反射係数を改善でき、出力側のインピーダンス整合回路が不要となる。また、インピーダンス整合回路を削除できるため、回路の大幅な小型化が可能となる。
【００４３】
（第４の実施例）
図４は本発明の電圧制御発振器の第４の実施例である。図４において図１と同一のものについては同一の符号を付している。
【００４４】
図４において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。
【００４５】
上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００４６】
以上の第４の実施例によれば、本発明の第１の実施例と同様の効果を得るとともに、トランジスタ１のエミッタはインダクタ３２により直流的に短絡され、エミッタの電位が一義的に０Ｖに設定できるため、エミッタ電圧制御端子を削除できる。従って、回路構成の簡易な電圧制御発振器が実現できる。
【００４７】
（第５の実施例）
図５は本発明の電圧制御発振器の第５の実施例である。図５において図１と同一のものについては同一の符号を付している。
【００４８】
図５において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地される。さらに、上記エミッタ端子１３はキャパシタ９を通じて出力端子１０に接続される。ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインダクタ３０を介してコレクタ電圧供給端子１５に接続されるとともに、キャパシタ３３と接続し、該キャパシタ３３は接地される。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００４９】
以上の第５の実施例によれば、本発明の第１の実施例と同様の効果を得るとともに、トランジスタ１のエミッタはインダクタ３２により直流的に短絡され、エミッタの電位が一義的に０Ｖに設定できるため、エミッタ電圧制御端子を削除できる。従って、回路構成の簡易な電圧制御発振器が実現できる。
【００５０】
（第６の実施例）
図６は本発明の電圧制御発振器の第６の実施例である。図６において図１と同一のものについては同一の符号を付している。
【００５１】
図６において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を通じて接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００５２】
以上の第６の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、トランジスタ１のベースとエミッタ間に接続された抵抗４０はベース・エミッタ間抵抗Ｒｂｅに対して並列抵抗となり、発振条件を満足するベース・エミッタ間抵抗値（バリスタ）の範囲を変えることができる。抵抗４０の抵抗値が小さいと、発振条件を満足するバリスタの範囲は小さいほう（ベース電流の少ないほう）にシフトする。従って、正帰還回路内における等価的な可変容量の範囲が変化するため、抵抗４０の抵抗値によって周波数チューニング範囲を調整させることが可能となる。また、トランジスタのベースとエミッタ間に抵抗４０を挿入することによりベース・エミッタ間電圧を直流的に安定化させることができる。
【００５３】
（第７の実施例）
図７は本発明の電圧制御発振器の第７の実施例である。図７において図１と同一のものについては同一の符号を付している。
【００５４】
図７において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該伝送線路４とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を通じて接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０は伝送線路２２と終端短絡スタブ２１からなり、該終端短絡スタブ２１は伝送線路２３とキャパシタ２５から構成される。また、コレクタ電圧供給端子１５は上記伝送線路２３とキャパシタ２５の接続点に接続されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００５５】
以上の第７の実施例によれば、本発明の第６の実施例と同様の効果を得る。実測例として、以下のパラメータを用いた５ＧＨｚ帯電圧制御発振器の結果を図２３に示す。
トランジスタ１・・・（ＳＳＴ１Ｃ  トランジスタ：エミッタサイズ  ０．３  μｍ×１２０．６  μｍ），
キャパシタ３：Ｃ＝１２  ［ｐＦ］，キャパシタ５：Ｃ＝２．７［ｐＦ］，
キャパシタ７：Ｃ＝０．５［ｐＦ］，キャパシタ２６：Ｃ＝１０  ［ｐＦ］，
抵抗８：Ｒ＝１０００  ［Ω］，
抵抗９：Ｒ＝１０００  ［Ω］，
伝送線路２：Ｚ＝４０  ［Ω］，  Ｌ＝３．６６［ｍｍ］，
εｒ（実効誘電率）＝２．９
伝送線路４：Ｚ＝７０  ［Ω］，  Ｌ＝３．００［ｍｍ］，
εｒ（実効誘電率）＝２．８
伝送線路２２：Ｚ＝５０  ［Ω］，  Ｌ＝０．３０［ｍｍ］，
εｒ（実効誘電率）＝２．８
伝送線路２３：Ｚ＝７０  ［Ω］，  Ｌ＝１．０３［ｍｍ］，
εｒ（実効誘電率）＝２．８
【００５６】
この図より、本発明の第７の実施例の電圧制御発振器は、コレクタ電圧供給端子１５に３［Ｖ］を印加したとき４．０２ＧＨｚから  ５．３５  ＧＨｚの非常に広い周波数チューニング範囲（３３％）を達成し、従来のバラクタダイオードを用いたものに比べ３倍以上の周波数チューニング範囲を実現している。また、図２２Ｂのシミュレーションで示されたように、ベース電圧制御端子１４から供給される制御電圧に対する発振周波数の高い線形性も得た。
【００５７】
（第８の実施例）
図８は本発明の電圧制御発振器の第８の実施例である。図８において図１と同一のものについては同一の符号を付している。
【００５８】
図８において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３はキャパシタ５０を通じて接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００５９】
以上の第８の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、トランジスタ１のベースとエミッタ間に挿入されたキャパシタ５０により共振器のＱ値が向上するため、出力信号の低位相雑音化が図られる。
【００６０】
（第９の実施例）
図９は本発明の電圧制御発振器の第９の実施例である。図９において図１と同一のものについては同一の符号を付している。
【００６１】
図９において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、キャパシタ５１を介してインダクタ３１に接続され、該インダクタ３１の他方はキャパシタ３に接続され、接地している。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００６２】
以上の第９の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、キャパシタ５１によりインダクタ３１とキャパシタ３からなる共振回路とトランジスタ１を疎結合にすることにより共振器のＱ値が上がるため、出力信号の低位相雑音化が図られる。
【００６３】
（第１０の実施例）
図１０は本発明の電圧制御発振器の第１０の実施例である。図１０において図１と同一のものについては同一の符号を付している。
【００６４】
図１０において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８とバリスタ６０を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はインダクタ６とキャパシタ７に接続され、該インダクタ６は第２の制御端子となるエミッタ電圧制御端子１６に接続されるとともに、上記キャパシタ７は接地される。ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。ベース電流を制御する方法としては、ベース電圧制御端子１４とエミッタ電圧制御端子１６から供給される電圧を同時に制御する場合と、どちらか一方を固定にし、他方を制御する方法がある。
【００６５】
以上の第１０の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、バリスタ６０によりトランジスタ１のベースとベース電圧制御端子１４間の全体の抵抗値が変わり、電圧効果が変化するため、ベース電圧制御端子１４から供給される制御電圧に対する発振周波数の変調感度を変えることができる。抵抗８とバリスタの抵抗値の和をＲＴＯＴＡＬ  とし、第２の実施例で数値計算に用いたパラメータを用いてベース電圧制御端子１４から供給される制御電圧に対する発振周波数の関係を図２４に示す。ＲＴＯＴＡＬ  を大きくすることにより、線形性を劣化させることなく変調感度を可変できる。また、ベース電圧制御端子１４から供給される電圧を一定にした場合も、バリスタを制御することで発振周波数を制御することも可能となる。
【００６６】
（第１１の実施例）
図１１は本発明の電圧制御発振器の第１１の実施例である。図１１において図１と同一のものについては同一の符号を付している。
【００６７】
図１１において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、ベース電圧制御端子１４はバリスタ６０と接続される。ここで、バリスタ６０はトランジスタのベース・コレクタ間を接続して構成されており、エミッタ側がベース電圧制御端子１４と接続され、ベース側はバリスタ制御端子１７と接続され、上記バリスタはベース電圧制御端子１４とバリスタ制御端子１７に印加される電位差で制御される。また、上記トランジスタ１のエミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００６８】
以上の第１１の実施例によれば、本発明の第１０の実施例と同様の効果を得る。なお、図１１の第１１の実施例ではバリスタ６０のエミッタ側をベース電圧制御端子１４に接続し、ベース側をバリスタ制御端子１７に接続したが、バリスタ６０のエミッタ側をバリスタ制御端子１７に接続し、ベース側をベース電圧制御端子１４に接続しても同様の結果を得る。
【００６９】
（第１２の実施例）
図１２Ａは本発明の電圧制御発振器の第１２の実施例である。図１２Ａにおいて図１と同一のものについては同一の符号を付している。
【００７０】
図１２Ａにおいて１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とバリスタ６０と接続され、該インダクタ３２は直接に、また、バリスタ６０はキャパシタ５を介して接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。ここで、バリスタ６０はトランジスタのベース・コレクタ間を接続して構成されており、エミッタ側がトランジスタ１のエミッタ端子１３と接続し、ベース（コレクタ）側は抵抗８と同じまたは同程度の抵抗４１を介してベース電圧制御端子１４に接続している。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００７１】
以上の第１２の実施例によれば、本発明の第１の実施例とほぼ同様の効果に加えて、以下のような利点を有する。すなわち、正帰還回路内にバリスタ６０を接続し、該バリスタ６０の制御端子をベース電圧制御端子１４と共有化することにより、トランジスタ１のベース・エミッタ間抵抗Ｒｂｅの変化（バリスタ）とバリスタ６０の抵抗変化が単一の電圧で制御できるため、可変リアクタンスの範囲および変化率を拡大または調整することができる。従って、本発明の第１２の実施例の電圧制御発振器は周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する可変周波数の変調感度を向上することができる。また、図１２Ｂのようにバリスタ６０を接続しても同様の効果を得る。さらに、第１２の実施例において、バリスタ６０はトランジスタのベース・コレクタ間を接続して構成されているが、エミッタ・コレクタ間を接続して構成されても同様の効果が得られる。また、インダクタの代わりに伝送線路を用いてもよい。
【００７２】
（第１３の実施例）
図１３Ａは本発明の電圧制御発振器の第１３の実施例である。図１３Ａにおいて図１と同一のものについては同一の符号を付している。
【００７３】
図１３Ａにおいて１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３はインダクタ３２とバラクタダイオード７０と接続され、該インダクタ３２は直接に、また、バラクタダイオード７０はキャパシタ５を介して接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。ここで、バラクタダイオード７０はトランジスタのベース・エミッタ間を接続し、ベース・コレクタ間電圧に対するベース・コレクタ間容量Ｃｂｃの変化を利用して構成しており、エミッタ（ベース）側をトランジスタ１のエミッタ端子１３と接続し、コレクタ側は抵抗４１を介してベース電圧制御端子１４に接続している。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００７４】
以上の第１３の実施例によれば、本発明の第１の実施例と同様の効果を得る。さらに、正帰還回路内にバラクタダイオード７０を接続し、該バラクタダイオード７０の制御端子をベース電圧制御端子１４と共有化することにより、トランジスタ１のベース・エミッタ間抵抗Ｒｂｅの変化（バリスタ）とバラクタダイオード７０の容量変化が単一の電圧で制御できるため、可変リアクタンスの範囲および変化率を拡大または調整することができる。従って、本発明の第１３の実施例の電圧制御発振器は周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する発振周波数の変調感度を向上することができる。また、図１３Ｂのようにバラクタダイオード７０をトランジスタのコレクタ・エミッタ間を接続して構成しても同様の効果を得る。さらに、図１３Ａに示す第１３の実施例において、バラクタダイオード７０のエミッタ（ベース）側をトランジスタ１のエミッタ端子１３と接続し、コレクタ側をキャパシタ５と接続したが、反転させて接続しても同様の効果を得る。
【００７５】
（第１４の実施例）
図１４は本発明の電圧制御発振器の第１４の実施例である。図１４において図１と同一のものについては同一の符号を付している。
【００７６】
図１４において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３とバリスタ６０に接続され、該キャパシタ３とバリスタ６０は接地されている。ここで、バリスタ６０はトランジスタのベース・コレクタ間を接続して構成されており、ベース（コレクタ）側がインダクタ３１と接続され、エミッタ側が接地されている。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００７７】
以上の第１４の実施例によれば、本発明の第１２の実施例と同様の効果を得る。すなわち、正帰還回路内に接続されたバリスタ６０により、ベース端子１１に可変インダクタ（インダクタ３１、キャパシタ３とバリスタ６０から構成）が接続されたものとみえるため、周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する可変周波数の変調感度を向上または調整することができる。また、第１４の実施例において、バリスタ６０のベース（コレクタ）側をインダクタ３１と接続しているが、エミッタ側をインダクタ３１と接続し、ベース（コレクタ）側を接地しても同様の効果を得る。
【００７８】
（第１５の実施例）
図１５Ａは本発明の電圧制御発振器の第１５の実施例である。図１５Ａにおいて図１と同一のものについては同一の符号を付している。
【００７９】
図１５Ａにおいて１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３とバラクタダイオード７０に接続され、該キャパシタ３とバラクタダイオード７０は接地されている。ここで、バラクタダイオード７０はトランジスタのベース・エミッタ間を接続して構成されており、ベース（エミッタ）側がインダクタ３１と接続され、コレクタ側が接地している。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００８０】
以上の第１５の実施例によれば、本発明の第１３の実施例と同様の効果を得る。すなわち、正帰還回路内に並列に挿入されたバラクタ７０により、ベース端子１１に可変インダクタ（インダクタ３１、キャパシタ３とバラクタ７０から構成）が接続されたものとみえるため、周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する可変周波数の変調感度を向上または調整することができる。また、図１５Ｂのようにバラクタダイオード７０をトランジスタのコレクタ・エミッタ間を接続して構成しても同様の効果を得る。さらに、図１５Ａに示す第１５の実施例において、バラクタダイオード７０のベース（エミッタ）側をインダクタ３１と接続しているが、コレクタ側をインダクタ３１と接続し、ベース（エミッタ）側を接地しても同様の効果を得る。
【００８１】
（第１６の実施例）
図１６は本発明の電圧制御発振器の第１６の実施例である。図１６において図１と同一のものについては同一の符号を付している。
【００８２】
図１６において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗４３を介してコレクタ端子１２に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はキャパシタ７を介して接地されるとともに、インダクタ６を介して第２の制御端子となるエミッタ電圧制御端子１６に接続される。ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２は抵抗４４を介して接地されるとともに、インピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、エミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。コレクタ電圧供給端子１５より印加するコレクタ電圧を固定し、エミッタ電圧制御端子１６から供給される電圧を変えることにより、ベース電流は制御できる。
【００８３】
以上の第１６の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、トランジスタ１のベース端子１１に印加される電圧は、コレクタ電圧供給端子１５に印加される電圧の抵抗４３と抵抗４４による分圧で固定されるため、ベース電圧制御端子を削除できる。従って、回路構成の簡易な電圧制御発振器が実現できる。
【００８４】
（第１７の実施例）
図１７は本発明の電圧制御発振器の第１７の実施例である。図１７において図１と同一のものについては同一の符号を付している。
【００８５】
図１７において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗４３を介してコレクタ端子１２に接続されると共に、伝送線路２を介してキャパシタ３に接続され、接地している。また、ベース端子１１は抵抗４５を介して接地される。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該キャパシタ５は接地され、上記線路４はキャパシタ７を介して接地されるとともに、インダクタ６を介して第２の制御端子となるエミッタ電圧制御端子１６に接続される。ここで、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、エミッタ電圧制御端子１６から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。コレクタ電圧供給端子１５より印加するコレクタ電圧を固定し、エミッタ電圧制御端子１６から供給される電圧を変えることにより、ベース電流は制御できる。
【００８６】
以上の第１７の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、トランジスタ１のベース端子１１に印加される電圧は、コレクタ電圧供給端子１５に印加される電圧の抵抗４３と抵抗４５による分圧で固定されるため、ベース電圧制御端子を削除できる。従って、回路構成の簡易な電圧制御発振器が実現できる。
【００８７】
（第１８の実施例）
図１８は本発明の電圧制御発振器の第１８の実施例である。図１８において図１と同一のものについては同一の符号を付している。
【００８８】
図１８において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３とバリスタ６０に接続され、該キャパシタ３とバリスタ６０は接地されている。ここで、バリスタ６０はトランジスタのベース側は抵抗４６を介してバリスタ制御端子１７に接続され、コレクタ側が上記インダクタ３１と接続され、エミッタ側が接地されている。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００８９】
以上の第１８の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、正帰還回路内に接続されたバリスタ６０により、ベース端子１１に可変インダクタ（インダクタ３１、キャパシタ３とバリスタ６０から構成）が接続されたものとみえるため、周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する可変周波数の変調感度を向上または調整することができる。また、第１８の実施例において、バリスタ６０のコレクタ側をインダクタ３１と接続しているが、エミッタ側をインダクタ３１と接続し、コレクタ側を接地しても同様の効果を得る。
【００９０】
（第１９の実施例）
図１９は本発明の電圧制御発振器の第１９の実施例である。図１９において図１と同一のものについては同一の符号を付している。
【００９１】
図１９において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はキャパシタ５、インダクタ３２とバリスタ６０と接続され、該インダクタ３２とキャパシタ５は接地され、上記トランジスタからみてベースとエミッタ間に正帰還回路が構成されている。ここで、バリスタ６０はトランジスタのベース側が抵抗４６を介してバリスタ制御端子１７に接続され、エミッタ側がトランジスタ１のエミッタ端子１３と接続し、コレクタ側は接地されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を介して接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒｂｅはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００９２】
以上の第１９の実施例によれば、本発明の第１の実施例とほぼ同様の効果に加えて、以下のような利点を有する。すなわち、正帰還回路内にバリスタ６０を接続し、該バリスタ６０の制御端子を制御することにより、可変リアクタンスの範囲および変化率を拡大または調整することができる。従って、本発明の第１９の実施例の電圧制御発振器は周波数チューニング範囲をより一層広げることが可能となると共に、制御電圧に対する可変周波数の変調感度を向上または調整することができる。また、第１９の実施例において、バリスタ６０のエミッタ側をトランジスタ１のエミッタ端子１３と接続しているが、コレクタ側をエミッタ端子１３と接続し、エミッタ側を接地しても同様の効果を得る。
【図面の簡単な説明】
【図１】本発明の第１の実施例である電圧制御発振器の回路図である。
【図２】本発明の第２の実施例である電圧制御発振器の回路図である。
【図３】本発明の第３の実施例である電圧制御発振器の回路図である。
【図４】本発明の第４の実施例である電圧制御発振器の回路図である。
【図５】本発明の第５の実施例である電圧制御発振器の回路図である。
【図６】本発明の第６の実施例である電圧制御発振器の回路図である。
【図７】本発明の第７の実施例である電圧制御発振器の回路図である。
【図８】本発明の第８の実施例である電圧制御発振器の回路図である。
【図９】本発明の第９の実施例である電圧制御発振器の回路図である。
【図１０】本発明の第１０の実施例である電圧制御発振器の回路図である。
【図１１】本発明の第１１の実施例である電圧制御発振器の回路図である。
【図１２Ａ】本発明の第１２の実施例である電圧制御発振器の回路図である。
【図１２Ｂ】図１２Ａの変形例である電圧制御発振器の回路図である。
【図１３Ａ】本発明の第１３の実施例である電圧制御発振器の回路図である。
【図１３Ｂ】図１３Ａの変形例である電圧制御発振器の回路図である。
【図１４】本発明の第１４の実施例である電圧制御発振器の回路図である。
【図１５Ａ】本発明の第１５の実施例である電圧制御発振器の回路図である。
【図１５Ｂ】図１５Ａの変形例である電圧制御発振器の回路図である。
【図１６】本発明の第１６の実施例である電圧制御発振器の回路図である。
【図１７】本発明の第１７の実施例である電圧制御発振器の回路図である。
【図１８】本発明の第１８の実施例である電圧制御発振器の回路図である。
【図１９】本発明の第１９の実施例である電圧制御発振器の回路図である。
【図２０】本発明の第１の実施例である電圧制御発振器の簡略化した等価回路図である。
【図２１】シリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）の規格化ベース電流に対する規格化ベース・エミッタ間抵抗と規格化ベース抵抗の関係図である。
【図２２Ａ】本発明の第２の実施例である電圧制御発振器についてシリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）を用いて数値計算した５ＧＨｚ帯電圧制御発振器のエミッタ供給電圧に対する発振周波数の関係図である。
【図２２Ｂ】本発明の第２の実施例である電圧制御発振器についてシリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）を用いて数値計算した５ＧＨｚ帯電圧制御発振器のベース供給電圧に対する発振周波数の関係図である。
【図２３】本発明の第７の実施例である電圧制御発振器についてシリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）を用いて製作した５ＧＨｚ帯電圧制御発振器のベース供給電圧に対する発振周波数の関係図である。
【図２４】本発明の第１０の実施例である電圧制御発振器についてシリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）を用いて数値計算した５ＧＨｚ帯電圧制御発振器のベース供給電圧に対する発振周波数の関係図である。
【図２５】第１の従来の電圧制御発振器の回路図である。
【図２６】第２の従来の電圧制御発振器の回路図である。
【図２７】第２の従来の電圧制御発振器についてシリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）を用いて直流成分を数値計算するのに用いた回路図である。
【図２８】シリコンバイポーラトランジスタ（ＳＳＴ１Ｃ）のベース・エミッタ間電圧に対するベース電流とエミッタ電流の関係図である。
【図２９】図２７の回路図を用いて数値計算したベース供給電圧とベース・エミッタ間電圧の関係図である。
【符号の説明】
１  トランジスタ
２、４、２２、２３  伝送線路
３、５、７、９、２５、３３、５０、５１  キャパシタ
６、３０、３１、３２  インダクタ
８、４０、４１、４２、４３、４４、４５、４６  抵抗
１０  出力端子
１１  ベース端子
１２  コレクタ端子
１３  エミッタ端子
１４  ベース電圧制御端子
１５  コレクタ電圧制御端子
１６  エミッタ電圧制御端子
１７  バリスタ制御端子
２０  インピーダンス整合回路
２１  終端短絡スタブ
６０  バリスタ
７０  バラクタダイオード
１００  ＦＥＴ
１１０  出力端子
１１１  ゲート端子
１１２  ドレイン端子
１１３  ソース端子
１１４  制御電圧入力端子
１１５  ドレイン電圧供給端子
１２０、１２１、１２２、１２３、１２４  インダクタ
１３０、１３１、１３２、１３３、２０１、２０２、２０３、２０４、２０５、２０６  キャパシタ
１４０、１４１、２０７、２０８、２０９  抵抗
１５０  バラクタダイオード
１５１  アノード
１５２  カソード
２００  トランジスタ
２１０  伝送線路
２１１  ベース端子
２１２  コレクタ端子
２１３  エミッタ端子
２１４  ベース電圧制御端子
２１５  コレクタ電圧制御端子
【図１】
0003601286.tif 000005
【図２】
0003601286.tif 000006
【図３】
0003601286.tif 000007
【図４】
0003601286.tif 000008
【図５】
0003601286.tif 000009
【図６】
0003601286.tif 000010
【図７】
0003601286.tif 000011
【図８】
0003601286.tif 000012
【図９】
0003601286.tif 000013
【図１０】
0003601286.tif 000014
【図１１】
0003601286.tif 000015
【図１２Ａ】
0003601286.tif 000016
【図１２Ｂ】
0003601286.tif 000017
【図１３Ａ】
0003601286.tif 000018
【図１３Ｂ】
0003601286.tif 000019
【図１４】
0003601286.tif 000020
【図１５Ａ】
0003601286.tif 000021
【図１５Ｂ】
0003601286.tif 000022
【図１６】
0003601286.tif 000023
【図１７】
0003601286.tif 000024
【図１８】
0003601286.tif 000025
【図１９】
0003601286.tif 000026
【図２０】
0003601286.tif 000027
【図２１】
0003601286.tif 000028
【図２２Ａ】
0003601286.tif 000029
【図２２Ｂ】
0003601286.tif 000030
【図２３】
0003601286.tif 000031
【図２４】
0003601286.tif 000032
【図２５】
0003601286.tif 000033
【図２６】
0003601286.tif 000034
【図２７】
0003601286.tif 000035
【図２８】
0003601286.tif 000036
【図２９】
0003601286.tif 000037