(57)【特許請求の範囲】
【請求項１】
外部ホスト装置と非接触ＩＣカードとの通信を行うための非接触ＩＣカードインターフェース装置であって、
上記外部ホスト装置に接続するためのコネクタと、
上記コネクタに電気的に接続されて、上記外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、
上記第一の制御手段に電気的に接続されて、上記外部ホスト装置からの出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、
上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、
上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリと、
上記電磁波信号通信手段を介して上記非接触ＩＣカードに対してアクセスを行う通常モードと、上記電磁波信号通信手段を介して上記非接触ＩＣカードに搭載された２次電池に充電するための充電モードとに切り替えるためのモード切替手段と
を備えたことを特徴とする非接触ＩＣカードインターフェース装置。
【請求項２】
上記モード切替手段が、上記電磁波信号通信手段から上記非接触ＩＣカードへ送信される上記電磁波信号の周波数を、上記通常モード時と上記充電モード時とにおいて切り換えるための周波数切換手段であることを特徴とする請求項１記載の非接触ＩＣカードインターフェース装置。
【請求項３】
上記コネクタが、標準外形寸法のＩＣメモリカードのコネクタに対し形状及び電気的仕様において互換性を有することを特徴とする請求項１または２に記載の非接触ＩＣカードインターフェース装置。
【請求項４】
上記電磁波信号通信手段が外装を有し、この外装に上記非接触ＩＣカードを密着固定するための非接触ＩＣカード搭載部を設けたことを特徴とする請求項１〜３のいずれかに記載の非接触ＩＣカードインターフェース装置。
【請求項５】
上記非接触ＩＣカードインターフェース装置が、
上記コネクタと、上記第一の制御手段と、上記第二の制御手段と、上記メモリとを内部に搭載した本体部分と、
上記電磁波信号通信手段を搭載したアンテナ部分とを備え、
上記アンテナ部分が、上記本体部分に対して回動自在に一体化して設けられたことを特徴とする請求項１〜４のいずれかに記載の非接触ＩＣカードインターフェース装置。
【請求項６】
上記非接触ＩＣカードインターフェース装置が、
上記コネクタと、上記第一の制御手段と、上記第二の制御手段と、上記メモリと、上記電磁波信号通信手段とを一体化して搭載するための外装を備えたことを特徴とする請求項１〜３のいずれかに記載の非接触ＩＣカードインターフェース装置。
【請求項７】
ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、
メモリを有する非接触ＩＣカードと、
この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、
上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、
上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリと、上記電磁波信号通信手段を介して上記非接触ＩＣカードのメモリに対してアクセスを行う通常モードと、上記電磁波信号通信手段を介して上記非接触ＩＣカードに搭載された２次電池を充電するための充電モードとに切り替えるためのインターフェース側切替手段とを備えた
ことを特徴とする通信システム。
【請求項８】
上記非接触ＩＣカードインターフェース装置の上記インターフェース側切替手段が、上記電磁波信号通信手段から上記非接触ＩＣカードへ送信するための上記電磁波信号の周波数を、上記通常モード時と上記充電モード時とにおいて切り換えるための周波数切換手段であることを特徴とする請求項７記載の通信システム。
【請求項９】
ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、
メモリを有する非接触ＩＣカードと、
この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、
上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、
上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリとを備え、
上記非接触ＩＣカードが、上記非接触ＩＣカードインターフェース装置からアクセスされる通常モードと上記非接触ＩＣカードに搭載された２次電池を充電するための充電モードとに切り替えるためのカード側切替手段を備えた
ことを特徴とする通信システム。
【請求項１０】
上記非接触ＩＣカードの上記カード側切替手段が、上記インターフェース装置の上記電磁波信号通信手段から受信した上記電磁波信号の周波数を、上記通常モード時と上記充電モード時とにおいて切り換えるための周波数切換手段であることを特徴とする請求項９記載の通信システム。
【請求項１１】
上記非接触ＩＣカードの上記カード側切替手段が、上記ホスト装置から上記非接触ＩＣカードインターフェース装置を介して入力される上記非接触ＩＣカードを起動させるための起動信号を上記充電モード時において遮断するための遮断手段であることを特徴とする請求項９記載の通信システム。
【請求項１２】
上記非接触ＩＣカードインターフェース装置が、
上記コネクタと、上記第一の制御手段と、上記第二の制御手段と、上記メモリと、上記電磁波信号通信手段とを一体化して搭載するための外装を備え、
上記ホスト装置がホスト装置側コネクタを備え、
上記ホスト装置側コネクタの内部に、上記非接触ＩＣカードインターフェース装置の上記外装を挿入装着するためのインターフェース装置装着部が設けられ、
上記ホスト装置側コネクタの外面に、上記非接触ＩＣカードインターフェース装置に対し略々平行になるように、上記非接触ＩＣカードが密着固定されるための非接触ＩＣカード搭載部を設けたことを特徴とする請求項７〜１１のいずれかに記載の通信システム。
【請求項１３】
ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、
メモリを有する非接触ＩＣカードと、
この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、
上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、
上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリと
を備え、
上記非接触ＩＣカードインターフェース装置の上記メモリが所定のバイト単位の複数のブロックに分割され、
上記非接触ＩＣカードの上記メモリが、上記非接触ＩＣカードインターフェース装置の上記メモリより大きいメモリ容量を有し、上記非接触ＩＣカードインターフェース装置の上記メモリの上記ブロックと同じバイト単位の複数のブロックに分割され、
上記非接触ＩＣカードインターフェース装置の上記メモリと上記非接触ＩＣカードの上記メモリとの間において、上記ブロック毎にデータ転送を行い、
上記非接触ＩＣカードインターフェース装置が、上記非接触ＩＣカードの上記メモリから上記非接触ＩＣカードインターフェース装置の上記メモリへ転送された上記ブロックのアドレスを格納するためのＴＡＧメモリを備えたことを特徴とする通信システム。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、非接触ＩＣカードとの通信を行うための非接触ＩＣカードインタフェース装置に関するものである。
【０００２】
【従来の技術】
近年、非接触ＩＣカードが開発され利用されるようになってきている。非接触ＩＣカードの利点としては、主に、（１）読み取り端末（リーダライタ）に装着せずに、離れた位置からアクセスが可能なため利便性がよい、（２）従来の接触式ＩＣカードとは違い電極を必要としないため、接触不良による誤動作や静電気による故障等の心配がない等が挙げられる。
【０００３】
図２３は、従来の非接触ＩＣカード１のデータ通信を行うための通信システムを示した概略ブロック図である。図２３に示すように、ホストコンピュータ２に、ＲＳ−２３２Ｃ等のシリアルケーブル３を介して、リーダライタ等のインターフェース装置４が電気的に接続されている。インターフェース装置４は、図のように、ホストコンピュータ２からのメモリアクセス信号に対応してインターフェース装置４内部の制御信号を発生して非接触ＩＣカード１とホストコンピュータ２との間の双方向データ伝送を制御するためのＭＣＵ等から成るコントローラ４ａと、変復調回路から構成された送受信回路４ｂと、非接触ＩＣカード１に対する送受信信号５を送受信するためのアンテナ４ｃとから構成されている。アンテナ４ｃは、インターフェース装置４の本体に内蔵されずに、アンテナケーブル４ｄにより、装置本体の外部で、送受信回路４ｂと電気的に接続されている。送受信回路４ｂは、コントローラ４ａからの送信データを変調してアンテナ４ｃを経由して非接触ＩＣカード１に送信するための送信信号を生成し、また、アンテナ４ｃから受信した非接触ＩＣカードからの受信信号を復調してデジタルデータに変換するものである。
【０００４】
【発明が解決しようとする課題】
以上のように、構成された通信システムにおいては、インターフェース装置４は、ホストコンピュータ２と非接触ＩＣカード１との間の通信を行うための単なる中継であり、非接触ＩＣカード１からアンテナ４ｃを介して読み込んだデータを保持せずにホストコンピュータ２に順次転送するだけであったので、非接触ＩＣカード１とアンテナ４ｃとの間のデータ伝送速度が一般に遅い（最大１９．２ｂｐｓ程度）ことから、ホストコンピュータ２とインターフェース装置４との間の伝送速度もそれほど高速化する必要がなかったため、シリアルケーブル３を介して接続していたが、そのため、ホストコンピュータ２において、非接触ＩＣカード１のメモリを、従来の接触式のＩＣメモリカードのメモリのように高速にアクセス（読み出し及び書き込み）することが出来ないという課題があった。
【０００５】
一方、従来の接触式ＩＣメモリカードを用いれば、高速アクセスは可能であるが、ＩＣメモリカードのデータを別のホスト装置で収集しようとすると、ＩＣメモリカードをホスト装置本体から排出させなければならないために、ＩＣメモリカードのコネクタ部分が挿抜のために力がかかって、機械的に破損したり、接触不良を起こしたりすることがあった。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、上述のような非接触ＩＣカードの利点を生かして、すなわち、離れた位置からのアクセスが可能で、カードのコネクタ部分の機械的破損等を防止することが出来、さらに、接触式ＩＣメモリカードのような高速アクセスが非接触ＩＣカードに対して可能なインターフェース装置、および、それを用いた通信システムを得ることを目的とする。
【０００７】
また、近年、ホストコンピュータ側の拡張メモリとして接触式のＩＣメモリカードが普及され、ノート型パソコン等のようにホストコンピュータにＩＣメモリカード用スロットが実装されたものが多く普及されている。また、接触式ＩＣメモリカードをデータ記憶媒体として利用するためのドライバーソフトウエアやアプリケーションソフトウエア等が盛んに開発されている。そこで、この発明においてはさらに、接触式ＩＣメモリカードのスロットに装着可能で、上述の接触式ＩＣメモリカードのためのドライバーソフトウエア及びアプリケーションソフトウエア等の利用が可能なインターフェース装置およびそれを用いた通信システムを得ることをも目的とする。
【０００８】
【課題を解決するための手段】
上記の目的に鑑み、請求項１の発明は、外部ホスト装置と非接触ＩＣカードとの通信を行うための非接触ＩＣカードインターフェース装置であって、上記外部ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に電気的に接続されて、上記外部ホスト装置からの出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリと、上記電磁波信号通信手段を介して上記非接触ＩＣカードに対してアクセスを行う通常モードと、上記電磁波信号通信手段を介して上記非接触ＩＣカードに搭載された２次電池に充電するための充電モードとに切り替えるためのモード切替手段とを備えた非接触ＩＣカードインターフェース装置である。
【００１０】
請求項２によれば、モード切替手段が、電磁波信号通信手段から非接触ＩＣカードへ送信される電磁波信号の周波数を、通常モード時と充電モード時とにおいて切り換えるための周波数切換手段である非接触ＩＣカードインターフェース装置が得られる。
【００１１】
請求項３によれば、コネクタが、標準外形寸法のＩＣメモリカードのコネクタに対し形状及び電気的仕様において互換性を有する非接触ＩＣカードインターフェース装置が得られる。
【００１２】
請求項４によれば、電磁波信号通信手段が外装を有し、電磁波信号通信手段の外装に非接触ＩＣカードを密着固定するための非接触ＩＣカード搭載部を設けた非接触ＩＣカードインターフェース装置が得られる。
【００１３】
請求項５によれば、非接触ＩＣカードインターフェース装置が、コネクタと、第一の制御手段と、第二の制御手段と、メモリとを内部に搭載した本体部分と、電磁波信号通信手段を搭載したアンテナ部分とを備え、アンテナ部分が、本体部分に対して回動自在に一体化して設けられた非接触ＩＣカードインターフェース装置が得られる。
【００１４】
請求項６によれば、非接触ＩＣカードインターフェース装置が、コネクタと、第一の制御手段と、第二の制御手段と、メモリと、電磁波信号通信手段とを一体化して搭載するための外装を備えた非接触ＩＣカードインターフェース装置が得られる。
【００１６】
請求項７によれば、ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、メモリを有する非接触ＩＣカードと、この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリと、電磁波信号通信手段を介して非接触ＩＣカードのメモリに対してアクセスを行う通常モードと、電磁波信号通信手段を介して非接触ＩＣカードに搭載された２次電池を充電するための充電モードとに切り替えるためのインターフェース側切替手段とを備えた通信システムが得られる。
【００１７】
請求項８によれば、非接触ＩＣカードインターフェース装置のインターフェース側切替手段が、電磁波信号通信手段から非接触ＩＣカードへ送信するための電磁波信号の周波数を、通常モード時と充電モード時とにおいて切り換えるための周波数切換手段である通信システムが得られる。
【００１８】
請求項９によれば、ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、メモリを有する非接触ＩＣカードと、この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリとを備え、上記非接触ＩＣカードが、非接触ＩＣカードインターフェース装置からアクセスされる通常モードと非接触ＩＣカードに搭載された２次電池を充電するための充電モードとに切り替えるためのカード側切替手段を備えた通信システムが得られる。
【００１９】
請求項１０によれば、非接触ＩＣカードの上記カード側切替手段が、インターフェース装置の電磁波信号通信手段から受信した電磁波信号の周波数を、通常モード時と充電モード時とにおいて切り換えるための周波数切換手段である。
【００２０】
請求項１１によれば、非接触ＩＣカードのカード側切替手段が、ホスト装置から非接触ＩＣカードインターフェース装置を介して入力される非接触ＩＣカードを起動させるための起動信号を充電モード時において遮断するための遮断手段である。
【００２１】
請求項１２によれば、非接触ＩＣカードインターフェース装置が、コネクタと、第一の制御手段と、第二の制御手段と、メモリと、電磁波信号通信手段とを一体化して搭載するための外装を備え、ホスト装置がホスト装置側コネクタを備え、ホスト装置側コネクタの内部に、非接触ＩＣカードインターフェース装置の外装を挿入装着するためのインターフェース装置装着部が設けられ、ホスト装置側コネクタの外面に、非接触ＩＣカードインターフェース装置に対し略々平行になるように、非接触ＩＣカードが密着固定されるための非接触ＩＣカード搭載部を設けた通信システムが得られる。
【００２２】
請求項１３によれば、ホスト装置と非接触ＩＣカードとの通信を行うための通信システムであって、メモリを有する非接触ＩＣカードと、この非接触ＩＣカードのメモリをアクセスするための出力信号を出力するホスト装置と、上記ホスト装置からの上記出力信号を受信して、上記ホスト装置と上記非接触ＩＣカードとの間のデータ通信を行うための非接触ＩＣカードインターフェース装置とを備え、上記非接触ＩＣカードインターフェース装置が、上記ホスト装置に接続するためのコネクタと、上記コネクタに電気的に接続されて、上記ホスト装置に対する双方向信号を制御するための第一の制御手段と、上記第一の制御手段に接続されて、上記ホスト装置からの上記出力信号を上記第一の制御手段を介して受信し、上記出力信号に対応して、上記非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、上記第二の制御手段に電気的に接続され、上記非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段と、上記第一の制御手段と上記第二の制御手段とに電気的に接続され、上記第一の制御手段と上記第二の制御手段とからアクセスされるメモリとを備え、非接触ＩＣカードインターフェース装置のメモリが所定のバイト単位の複数のブロックに分割され、非接触ＩＣカードのメモリが、非接触ＩＣカードインターフェース装置のメモリより大きいメモリ容量を有し、非接触ＩＣカードインターフェース装置のメモリのブロックと同じバイト単位の複数のブロックに分割され、非接触ＩＣカードインターフェース装置のメモリと非接触ＩＣカードのメモリとの間において、ブロック毎にデータ転送を行い、非接触ＩＣカードインターフェース装置が、非接触ＩＣカードのメモリから非接触ＩＣカードインターフェース装置のメモリへ転送されたブロックのアドレスを格納するためのＴＡＧメモリを備えた通信システムである。
【００２３】
【作用】
上記のように構成された請求項１、請求項７及び請求項９によれば、外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、外部ホスト装置からの出力信号に対応して、非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、第一及び第二の制御手段からデータをアクセス出来るメモリとを備え、さらに、非接触ＩＣカードのメモリに対してアクセスを行う通常モードと、非接触ＩＣカードの２次電池を充電するための充電モードとに切り替えるようにしたので、充電中に誤って非接触ＩＣカードを起動させてしまうことを防ぐことが出来る。
【００２５】
請求項２、請求項８及び請求項１０の発明によれば、非接触ＩＣカードインターフェース装置または非接触ＩＣカードにおいて、充電時と通常時において電磁波の周波数を切り換えるようにしたので、非接触ＩＣカードに効率よく充電出来るとともに、充電中に誤って非接触ＩＣカードを起動させてしまうことを防ぐことが出来る。
【００２６】
請求項１１の発明によれば、非接触ＩＣカードにおいて、非接触ＩＣカードを起動させるための起動信号を、充電時に遮断するための遮断手段を設けたので、非接触ＩＣカードの充電時に、非接触ＩＣカードが起動するのを防ぐことが出来る。
【００２７】
請求項３の発明によれば、外部ホスト装置に設けられた従来の接触式のＩＣカードのためのホスト装置側コネクタに、非接触ＩＣカードインターフェース装置を装着することが出来る。また、接触式のＩＣメモリカードのためのドライバーソフトウエア及びアプリケーションソフトウエア等を利用することが出来る。
【００２８】
請求項４の発明によれば、非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段に、非接触ＩＣカードを密着固定させるため、非接触ＩＣカードに対してより安定した通信が可能になり、通信の信頼性が向上する。
【００２９】
請求項５の発明によれば、アンテナ部分が本体部分に対して回動自在に設けられているため、アンテナ部分の角度を自由に設定することができる。
【００３０】
請求項６及び請求項１２の発明によれば、非接触ＩＣカードインターフェース装置を一体化して形成したので装置の小型化が図れるとともに、ホスト装置側コネクタの内部に非接触ＩＣカードインターフェース装置を挿入装着し、ホスト装置側コネクタの外面に非接触ＩＣカードを密着固定させるようにしたため、安定した通信が出来る。
【００３１】
請求項１３によれば、外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、外部ホスト装置からの出力信号に対応して、非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、第一及び第二の制御手段からデータをアクセス出来るメモリとを備え、非接触ＩＣカードインターフェース装置及び非接触ＩＣカードのメモリを同一のバイト単位のブロックにそれぞれ分割して、ブロック単位毎にメモリを転送するようにし、転送したブロックのアドレス管理をＴＡＧメモリを設けて行うようにしたので、大容量の非接触ＩＣカードへの対応も可能となり、比較的高速にアクセスすることが出来る。
【００３２】
【実施例】
実施例１．
図１は、本願の非接触ＩＣカードのためのインタフェース装置の本体部分を示した斜視図である。また、図２は、図１のインターフェース装置の本体部分を反対側からみた斜視図を示したものである。インターフェース装置１１は、図２に示されるように、本体部分１１ａと、アンテナ１１ｂ、および、本体部分１１ａとアンテナ１１ｂとを電気的に接続しているアンテナケーブル１１ｃとから構成されている。アンテナケーブル１１ｃは、図２に示されるように、接続コネクタ１１ｃｃにより、本体部分１１ａに電気的に接続されている。
【００３３】
インターフェース装置１１の本体部分１１ａは、図１及び図２に示されたように、従来の標準外形寸法の接触式のＩＣメモリカードとほぼ同等の形状（外形寸法：５４×８５．６×３．３ｍｍ）を有し、本体部分１１ａの一方の短辺側の側面に、本体部分１１ａに一体化されて、インターフェースコネクタ１２が設けられている。インタフェースコネクタ１２は、ホストコンピュータ２０（図４参照）とインターフェース装置１１とを接続するためのコネクタである。インターフェースコネクタ１２は、従来の接触式のＩＣメモリカードコネクタとピン配列、電気的仕様及び形状等の互換性を有しているため、従来のホストコンピュータに設けられたホスト装置側コネクタであるＩＣメモリカード用スロットに装着することが可能である。また、従来の接触式のＩＣメモリカードのためのドライバーソフトウエアやアプリケーションソフトウエア等を利用することが出来る。図３にインターフェースコネクタ１２のピン配列定義例を示す。図３に示す例では、６８ピンのコネクタ（３４×２列の２ピースコネクタ）で設計され、メモリカード仕様とＩ／Ｏカード仕様の２種類の仕様の併用を可能としている。この実施例においては、インターフェース装置１１がメモリカード仕様で動作するものとして説明する。
【００３４】
図４に、インターフェース装置１１とホストコンピュータ２０とが接続された状態を示す。インターフェース装置１１の本体部分１１ａは、ノート型パソコン等のホストコンピュータ２０に設けられた従来の接触式のＩＣメモリカードのためのＩＣメモリカード用スロット２０ａに、インターフェースコネクタ１２が設けられている短辺側から挿入され、ホストコンピュータ２０に装着される。装着時においては、図のように、インターフェース装置１１の本体部分１１ａは、インターフェースコネクタ１２と反対側の一部を、ホストコンピュータ２０のＩＣメモリカード用スロット２０ａから、外部に露出させている。インターフェース装置１１のアンテナ１１ｂは、ホストコンピュータ２０から離れた位置に設置され、上述のように、アンテナケーブル１１ｃにより接続されて、非接触ＩＣカード２１との通信に最適な位置におくことが出来るようになっている。非接触ＩＣカード２１は、アンテナ１１ｂのアンテナ通信範囲に、人に所持させるか、または、適当な治具（図示せず）等を用いる等して設置させる。このように、ホストコンピュータ２０、インターフェース装置１１及び非接触ＩＣカード２１は、非接触ＩＣカード２１のための通信システムを構成している。通信システムの動作説明については後述する。
【００３５】
次に、本発明のインターフェース装置１１の内部構成について説明する。図５に、本発明のインターフェース装置１１のブロック図を示す。本発明のインターフェース装置１１は、図５に示すように、上述のインターフェースコネクタ１２と、インターフェースコネクタ１２に電気的に接続され、ホストコンピュータ２０との双方向信号を制御するための第一の制御手段であるインターフェースコントローラ１３と、インターフェースコントローラ１３と内部バス１７により電気的に接続されたメモリ１４と、インターフェースコントローラ１３を介してホストコンピュータ２０からの出力信号を受信し、それに対応して、非接触ＩＣカード２１とのデータ通信を制御するための第二の制御手段である通信コントローラ１５と、通信コントローラ１５に電気的に接続され、変復調回路から構成された送受信回路１６と、送受信回路１６にアンテナケーブル１１ｃにより接続された上述のアンテナ１１ｂとから構成されている。送受信回路１６、アンテナ１１ｂ及びアナテナケーブル１１ｃは、非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段を構成している。インタフェースコントローラ１３は、インタフェースコネクタ１２を経由して、ホストコンピュータ２０からのメモリアクセス信号に対応して、インターフェース装置１１内部の制御信号を発生し、ホストコンピュータ２０との双方向データ伝送を制御するもので、例えば、ゲートアレイやＰＬＡまたは専用のハードロジック等を用いて構成してもよく、また、内部メモリアクセスが高速化される場合にはＭＣＵ等で構成すればよい。
【００３６】
メモリ１４は、ＣＭＯＳスタティックメモリ等で構成され、この実施例においては、インターフェース装置１１内のメモリ空間のアドレス００００Ｈから７ＦＦＦＨまでの３２キロバイトを備えている（図７参照）。インターフェース装置１１内のメモリ空間については後述する。ここで、ホストコンピュータ２０から直接アクセスできるメモリ空間の最大値は、インターフェースコネクタ１２に定義されたアドレス数によって決定されるので、上述のメモリ１４のメモリ容量３２キロバイトは便宜的に設定したものである。メモリ１４は、ホストコンピュータ２０からインタフェースコントローラ１３及び内部バス１７を経由してランダムアクセスできるようになっており、また、後述する通信コントローラ１５とも共通の内部バス１７により接続されて、通信コントローラ１５からもアクセスできる構成になっている。
【００３７】
通信コントローラ１５は、非接触ＩＣカード２１とのデータ通信制御をするためのもので、図６は、その内部構成の一例を示したブロック図である。図６に示すように、通信コントローラ１５は、８ビットまたは１６ビットのＭＣＵ１５ａと、ＭＣＵ１５ａの動作を制御するプログラムを格納するＲＯＭ１５ｂ（ＥＰＲＯＭやＥＥＰＲＯＭでもよい）と、通信制御のためのパラメータを設定するためのレジスタ１５ｃと、送受信のためのデータを送受信回路１６と結合させるためにパラレル／シリアル変換するＩ／Ｏ回路１５ｄと、通信データを一時的に格納したりプログラム動作のためのワークメモリとして使用されるバッファメモリ１５ｅとから構成され、それぞれ、内部バス１５ｆにより電気的に接続されている。レジスタ１５ｃとバッファメモリ１５ｅはＳＲＡＭ等で構成され、上述のメモリ１４のメモリ空間と同一のメモリ空間のアドレスＦ０００ＨからＦＦＦＦＨまでの範囲に配置され（図７参照）、ホストコンピュータ２０により直接アクセスできるようになっている。
【００３８】
図７に、ホストコンピュータ２０がインターフェースコネクタ１２を経由してアクセスできる上述のインターフェース装置１１内のメモリ空間を示す。上述のように、アドレス００００Ｈから７ＦＦＦＨまでの３２キロバイトはメモリ１４が所有しており、アドレスＦ０００ＨからＦＦＦＦＨまでは、通信コントローラに内蔵されたレジスタ１５ｃとバッファメモリ１５ｅとが所有している。ここで、上述のようにインターフェースコネクタ１２はメモリカード仕様とＩ／Ｏカード仕様の２種類の仕様の併用を可能としており、図７のメモリ空間においてもメモリカード空間とＩ／Ｏカード空間の両方を設定することができる。これは、同一アドレス信号線及びデータ信号線を用いて、メモリカード空間及びＩ／Ｏカード空間に対して、それぞれ独立のカード制御線を使用してアクセスを可能としたもので、図３に示されるように、メモリカード空間に対しては、例えば、読みだし時にインターフェースコネクタ１２の−ＯＥ端子を用い、書き込み時に−ＷＥ端子を用い、また、Ｉ／Ｏカード空間に対しては、読みだし時に−ＩＯＲＤ端子を、書き込み時に−ＩＯＷＲ端子を用いて、リード／ライトを制御すればよい。図７ではメモリカード空間を設定した場合を示しており、上記前者のアクセス方法でリード／ライトを制御することとしている。これは当然、Ｉ／Ｏカード空間のアクセス方法でも制御可能であり、また、両方のアクセス方法で制御することも出来る。
【００３９】
次に、図７に示すインターフェース装置１１内のメモリ空間において、通信コントローラ１５のレジスタ１５ｃ及びバッファメモリ１５ｅが所有しているアドレスＦ０００ＨからＦＦＦＦＨまでのメモリ構成例について説明する。図８にその一例を示す。図８に示すように、アドレスＦ０００ＨからＦ０ＦＦＨまでは、レジスタ１５ｃが所有しており、アドレスＦ１００ＨからＦＦＦＦＨまでは、バッファメモリ１５ｅが所有している。まずはじめに、レジスタ１５ｃの各レジスタについて順に説明する。レジスタ１５ｃのアドレスＦ０００Ｈ番地にコマンドレジスタ１５ｃ１が配置されている。コマンドレジスタ１５ｃ１は、通信コントローラ１５が処理すべき内容の指示を規定するものである。例えば、図９に示すように、非接触ＩＣカードに対して行う処理内容を定義しておく。ここでは、下位４ビット（ｂ０〜ｂ４）でメモリのリード／ライトを指示し、上位４ビット（ｂ４〜ｂ７）で実行上のオプションを設定するようになっている。ここでＩＤとは、非接触ＩＣカード２１の固有に設定された識別コード（４バイト）であり、非接触ＩＣカード２１の識別に用いられるものである。図９に示された各コマンドの機能を下記に示す。
【００４０】
リード：非接触ＩＣカード２１のメモリを読みだし、インターフェース装置１１の本体部分１１ａに内蔵されたメモリ１４に転送する。
ライト：インターフェース装置１１の本体部分１１ａのメモリ１４の内容を非接触ＩＣカード２１に書き込む。
ＩＤリード：非接触ＩＣカード２１のＩＤ（識別コード）を受信し、通信コントローラ１５のレジスタ１５ｃに設けられたＩＤレジスタ（図示せず）に格納する。
ＩＤセンド：通信コントローラ１５のＩＤレジスタの内容を非接触ＩＣカード２１に送り、非接触ＩＣカード２１のＩＤと比較させる。一致しない場合は、コマンド処理をキャンセルする。
ＩＤ比較：非接触ＩＣカード２１からＩＤを受信し、通信コントローラ１５のＩＤレジスタの内容と一致するか比較する。一致しない場合は、コマンド処理をキャンセルする。
ＩＤリセット：通信コントローラ１５のＩＤレジスタの内容を初期化する。
【００４１】
以上のように定義しておいて、例えば、コマンドレジスタ１５ｃ１のコマンドコードを０００１０００１ｂと設定すると、下位４ビットが上述の“リード”コマンドを図９に示されるように指定し、上位４ビットが上述の“ＩＤリード”コマンドを指定しているので、通信コントローラ１５は、非接触ＩＣカード２１のメモリの読み込み（すなわち、通信コントローラ１５が非接触ＩＣカード２１のメモリをインターフェース装置１１のメモリ１４に転送する）と、非接触ＩＣカード２１のＩＤの読み込み（すなわち、非接触ＩＣカード２１のＩＤが通信コントローラ１５のＩＤレジスタに格納され、ＩＤレジスタがリセットされない限り保持される）とを同時に行う。また、コマンドレジスタ１５ｃ１のコマンドコードを００１０００１０ｂとした場合は、非接触ＩＣカード２１に、通信コントローラ１５のＩＤレジスタの内容と、インターフェース装置１１のメモリ１４のデータを同時に送信し、非接触ＩＣカード２１において、受信した通信コントローラ１５のＩＤレジスタの内容と、非接触ＩＣカード２１のＩＤとを、比較し、それらが一致した場合に非接触ＩＣカードが受信したインターフェース装置１１のメモリ１４のデータが書き込まれる。
【００４２】
次に、図８に示されるように、レジスタ１５ｃのアドレスＦ００１Ｈ番地には、ステータスレジスタ１５ｃ２が配置されている。ステータスレジスタ１５ｃ２は、通信コントローラ１５の動作状態や通信エラー状況等の確認のためのレジスタで、ホストコンピュータ２０により直接読み出すことができ、ステータスレジスタ１５ｃ２の内容を確認することにより、ホストコンピュータ２０は、非接触ＩＣカード２１に対するリード及びライトの完了等を監視して適切な処理を行うことができる。ステータスレジスタの各ビットの定義を図１０に示し、各ビットの機能を下記に示す。
【００４３】
＋ＲＤＹ／−ＢＳＹ：通信コントローラ１５が、非接触ＩＣカード２１及びメモリ１４をアクセスしていることを示す（ｂ７）。
ＩＤコード有無：通信コントローラ１５のＩＤレジスタにＩＤコードが設定済（アクセスする非接触ＩＣカード２１が設置されている）かどうかを示す（ｂ６）。
タイマオーバー：非接触ＩＣカード２１との通信で応答がないなど、監視タイマエラーの発生を示す（ｂ３）。
ＩＤコードエラー：通信コントローラ１５のＩＤレジスタの内容と、通信している非接触ＩＣカード２１のＩＤとが一致しないことを示す（ｂ２）。
通信エラー：非接触ＩＣカード２１との通信でのエラー発生を示す（ｂ１）。
ハードウェアエラー：メモリ書き込みや読みだし等でハードウェアの故障の発生を示す（ｂ０）。
【００４４】
ステータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹビットの動作について説明する。本発明のインターフェース装置１１に実装しているメモリ１４は、上述したように、ホストコンピュータ２０及び通信コントローラ１５の双方から共通の内部バス１７を介してアクセスすることができるように構成されているので、双方からのアクセスがバッティングするのを防止するため、インターフェース装置１１は通信コントローラ１５からのアクセスを優先させるように構成されている。通信コントローラ１５がメモリ１４に対してアクセスしている間は、通信コントローラ１５は、通信コントローラ１５に設けられたレジスタ１５ｃのステータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹビットを“Ｌ”にし、インタフェースコントローラ１３を経由してインターフェースコネクタ１２の＋ＲＤＹ／−ＢＳＹ端子あるいは−ＷＡＩＴ端子に“Ｌ”を出力して、ホストコンピュータ２０をアクセス禁止状態に設定する。
【００４５】
また、上述のようにしてアクセスのバッティングを防止すると、スループットが低下してしまうので、これを改善するためには、例えば、内部バス１７を、インタフェースコントローラ１３とメモリ１４とを結ぶホストコンピュータ側アクセスバスと、通信コントローラ１５とメモリ１４とを結ぶ通信コントローラ側アクセスバスとに、デュアルバス化して、また、メモリ１４をデュアルポート化して構成することにより、ホストコンピュータ２０と通信コントローラ１５からメモリ１４に同時にアクセスすることを可能とすることができる。
【００４６】
次に、図８のアドレスＦ００２Ｈ及びＦ００３Ｈ番地に設定されたメモリカードスタートアドレス１５ｃ３及び１５ｃ４について説明する。メモリカードスタートアドレス１５ｃ３及び１５ｃ４は、通信コントローラ１５がアクセスすべきインターフェース装置１１のメモリ１４のスタートアドレスを設定するレジスタである。これは、アドレス値を２バイトで表現するため、上位バイトを（Ｈ），下位バイトを（Ｌ）と設定している。同様に、図８のアドレスＦ００４Ｈ及びＦ００５Ｈ番地に設定された非接触ＩＣカードスタートアドレス１５ｃ５及び１６ｃ６は、非接触ＩＣカード２１のアクセスすべきメモリのスタートアドレスを設定するレジスタである。これも同様に２バイトで表現し、上位バイトを（Ｈ）、下位バイトを（Ｌ）としている。図８のアドレスＦ００６Ｈ及びＦ００７Ｈ番地に設定されたレングス１５ｃ７及び１５ｃ８は、通信コントローラ１５が転送すべきデータ長を示すレジスタである。この他にも、例えば、上述のＩＤレジスタ等のように、必要に応じて、アドレスＦ００８ＨからＦ０ＦＦＨ番地の範囲に他のレジスタを設定すればよい。
【００４７】
図８のアドレスＦ１００ＨからＦＦＦＦＨ番地までは、上述のように、通信コントローラ１５のバッファメモリ１５ｅが所有しており、通信コントローラ１５の処理用作業メモリとして用いられるが、非接触ＩＣカード２１との通信バッファとしても使用できる。バッファメモリ１５ｅは、ホストコンピュータ２０側から必ずしもアクセスできる構成にする必要はなく、回路を簡略化するためにホストコンピュータ２０のアドレス空間に配置させずに通信コントローラ１５のローカルメモリとして設計することができる。以上のように通信コントローラ１５は構成されている。
【００４８】
次に、図５に示す送受信回路１６について説明する。図５及び図６に示されるように、変復調回路から成る送受信回路１６は、通信コントローラ１５に電気的に接続されている。送受信回路１６は、通信コントローラ１５から出力されたシリアル送信データを変調（例えばＡＳＫ変調など）してアンテナ１１ｂを経由して非接触ＩＣカード２１に送信するための送信信号を生成し、また、アンテナ１１ｂにおいて受信した非接触ＩＣカード２１からの送信信号を復調してシリアルデジタルデータに変換するものである。
【００４９】
次に、ホストコンピュータ２０により、インターフェース装置１１を介してアクセスする非接触ＩＣカード２１の内部構成を図１１に示す。非接触ＩＣカード２１は、図１１に示すように、ＣＭＯＳ８ビットマイクロコンピュータ等で構成されたＣＰＵ２１ａを有している。ＣＰＵ２１ａは、ＲＯＭ２１ｂあるいはＲＡＭ２１ｃに内蔵されたプログラムに従い、非接触ＩＣカード２１の動作を制御する。ＲＡＭ２１ｃは、ＣＭＯＳＳＲＡＭで構成され、インターフェース装置１１へ伝送するデータを記憶しているメモリである。Ｉ／Ｏロジック２１ｄ及び変復調回路２１ｅは、インターフェース装置１１にデータを送信あるいは受信するための回路である。以上の構成ユニットは内部バス２１ｆで結合されており、単一の半導体チップ２１Ａを形成している。半導体チップ２１Ａには、電源を供給する電池２１ｇ、ＣＰＵ２１ａのクロックを発生させるための振動子２１ｈ、及び、電磁波信号を送受信するためのアンテナ２１ｉが接続されている。
【００５０】
ここで、非接触ＩＣカード２１の電池２１ｇはコイン型電池やペーパーリチウム電池等を使用し、薄型化をしている。電池の特性として、充電できない１次電池と、充電すれば再使用可能な２次電池とがあるが、電池２１ｇとして何れも使用することができる。２次電池を用いた場合には、アンテナ２１ｉから受信した電磁波信号（交流電圧）を全波整流回路あるいは半波整流回路を経由して直流電流に変換することにより充電することができるため、繰り返し使用でき、長寿命化が可能である。アンテナ２１ｉが受信する電磁波強度は、電磁波発信源からの距離が波長／２π以内では、その距離の３乗に反比例することが知られているため、効率よく２次電池に充電するためには、非接触ＩＣカード２１のアンテナ２１ｉを電磁波発信源であるインターフェース装置１１のアンテナ１１ｂになるべく密着させて設置するようにする。また、非接触ＩＣカード２１を使用しないとき等に、インターフェース装置１１のアンテナ１１ｂから常時電磁波信号を出すモード（充電モード）にインターフェース装置１１を設定しておき、非接触ＩＣカード２１に内蔵する２次電池に充電するようにしてもよい。
【００５１】
非接触ＩＣカード２１のＣＰＵ２１ａは、使用していない状態では発振子２１ｈの発振を停止するモード（スリープモード）になっており消費電流を押さえている。ＣＰＵ２１ａを使用する際には、インターフェース装置１１から所定周波数のトリガ信号を非接触ＩＣカード２１のアンテナ２１ｉに送信して、発振子２１ｈの発振を開始させ、ＣＰＵ２１ａを起動させるように構成されている。
【００５２】
非接触ＩＣカード２１の充電中に、非接触ＩＣカード２１のＣＰＵ２１ａが起動しないように、充電中においてはＣＰＵ２１ａの起動動作を禁止させる必要があるが、そのための方法としては、例えば、以下のようにすればよい。
【００５３】
（１）ＣＰＵ２１ａを起動するための起動信号やデータ信号等の通常時の搬送波周波数と、充電用のための電力周波数を異なるように設定しておき、充電モード時と通常モード時とで周波数を切り換えるための周波数切り換え手段をインターフェース装置１１に設けておく。このとき電波出力の制限を考慮して、２つのアンテナ間を接近させて効率よく電力を得るために、信号の搬送波周波数（数百ｋＨｚ）より、充電用のための電力周波数を高くするようにするとよい（数ＭＨｚ）。
【００５４】
図１２に、周波数切り替え手段１８の構成を示したブロック図を示す。通信コントローラ１５に内蔵されたＭＣＵ１５ａ（図６参照）に、図１２に示すように、ＭＣＵ１５ａからの信号により所定の値の分周比Ｎが設定されるプリスケーラ１８ａと、ＭＣＵ１５ａからの切替制御信号が入力され、それにより充電時と通常時とで切り替えを行う切替スイッチ１８ｃとが電気的に接続されている。また、プリスケーラ１８ａには分周器１８ｂが電気的に接続されており、分周器１８ｂには、発振子１８ｅ及び発振回路１８ｄが電気的に接続されている。分周器１８ｂは、プリスケーラ１８ａから分周比Ｎが入力され、発振子１８ｅ及び発振回路１８ｄからの発振周波数を分周して、搬送波信号を出力する。このように、プリスケーラ１８ａ、分周器１８ｂ、切替スイッチ１８ｃ、発振子１８ｅ、及び、発振回路１８ｄにより、周波数切り替え手段１８は構成されている。ここで、発振子１８ｅは、図１２に示すように、ＭＣＵ１５ａに接続されている発振子１５ｇ（図６参照）と別々に設けてもよく、また、ＭＣＵ１５ａの発振子１５ｇを共通して用いるようにしてもよい。
【００５５】
以上のように構成され、通常時においては、通信コントローラ１５のＭＣＵ１５ａは、プリスケーラ１８ａの分周比Ｎを所定の値に設定するとともに、切替スイッチ１８ｃに入力される切替制御信号に“０”出力する。切替スイッチ１８ｃは、上記の切替制御信号により、送受信回路１６（図５参照）内の変調回路１６ａの出力に電気的に接続する。例えば、通常時においては、プリスケーラ１８ａの分周比ＮをＮ＝５に設定すると、分周器１８ｂは、発振子１８ｅ及び発振回路１８ｄからの発振周波数４．９１５２ＭＨｚを｛１／（２（Ｎ＋１））｝に分周して、周波数４０９．６ＫＨｚの搬送波信号を変調回路１６ａに出力する。
【００５６】
また、充電時においては、通信コントローラ１５のＭＣＵ１５ａは、プリスケーラ１８ａの分周比Ｎを、通常時に設定する値よりも小さい値に設定し、切替制御信号に“１”出力する。切替スイッチ１８ｃは、上記の切替制御信号により、分周器１８ｂからの搬送波信号を直接出力に電気的に接続する。例えば、充電時においては、プリスケーラ１８ａの分周比ＮをＮ＝１に設定すると、分周器１８ｂは、発振子１８ｅ及び発振回路１８ｄからの発振周波数４．９１５２ＭＨｚを｛１／（２（Ｎ＋１））｝に分周して、周波数１．２２８８ＭＨｚの搬送波信号を、直接、アンテナ１１ｂ（図５参照）に出力する。
【００５７】
（２）充電中にＣＰＵ２１ａが起動しないように、インターフェース装置１１のアンテナ１１ｂからのトリガ信号を一次的に遮断するための遮断手段である充電モード切り替え手段を非接触ＩＣカード２１に設ける。図１３に、充電モード切り替え手段の構成を示したブロック図を示す。まず、上述したように、非接触ＩＣカード２１（図１１参照）のアンテナ２１ｉに変復調回路２１ｅを介してＩ／Ｏロジック２１ｄが電気的に接続されており、Ｉ／Ｏロジック２１ｄに内部バス２１ｆを介してＣＰＵ２１ａが電気的に接続されている。ＣＰＵ２１ａは、Ｒ−Ｓフリップフロップ等から構成されたモード切替レジスタ２２ａに電気的に接続されており、ＡＮＤ回路２２ｅは、モード切替レジスタ２２ａと変復調回路２１ｅとに接続され、それらから入力された信号から論理積信号を生成し、ＣＰＵ２１ａに入力する。また、Ｉ／Ｏロジック２１ｄは、ＯＲ回路２２ｄを介して、モード切替レジスタ２２ａに電気的に接続されている。このように、遮断手段である充電モード切り替え手段２２は、モード切替レジスタ２２ａ、ＡＮＤ回路２２ｅ、及び、ＯＲ回路２２ｄから構成されており、さらに必要に応じて、後述のリセット回路２２ｃ及びリセット受信回路２２ｂを設けてもよい。
【００５８】
次に動作について説明する。充電モード切り替え手段２２は以上のように構成されており、充電モードに移行する場合には、まず、ホストコンピュータ２０（図４参照）から、予め規定された充電切替コマンドが、インターフェース装置１１を介して、非接触ＩＣカード２１のアンテナ２１ｉに送信される。上記充電切替コマンドが、変復調回路２１ｅの復調回路２１ｅａ及びＩ／Ｏロジック２１ｄのＵＡＲＴ２１ｄａを介して、ＣＰＵ２１ａに入力され、解読された後、ＣＰＵ２１ａは、ＣＰＵ２１ａの充電モード切替端子２１ａａから“Ｈ”パルスを、モード切替レジスタ２２ａのリセット端子Ｒに出力するとともに、ＣＰＵ２１ａに接続された発振子２１ｈの発振を停止するスリープモードに移行する。モード切替レジスタ２２ａのリセット端子Ｒに“Ｈ”パルスが入力されると、モード切替レジスタ２２ａの出力端子Ｑからの出力は“Ｌ”にセットされる。モード切替レジスタ２２ａの出力が“Ｌ”にセットされると、ＡＮＤ回路２２ｅから出力される論理積信号である起動信号は常時“Ｌ”になり、ＣＰＵ２１ａの起動入力端子２１ａｃに“Ｌ”入力されるので、ＣＰＵ２１ａの起動が禁止されるようになる。
【００５９】
また、通常モードに移行する場合の方法としては、次のリセット方式とコマンド方式の２つを挙げることができる。まず、リセット方式について説明する。リセット方式の場合には、まず、ホストコンピュータ２０から出力されたリセット指示をインターフェース装置１１によってリセット信号に変換させて出力し、リセット受信回路２２ｂにより受信する。リセット信号の送信方法としては、電波や光等を用いて非接触で行ってもよく、また、スイッチ回路入力等により有接触で行ってもよい。リセット受信回路２２ｂにより受信されたリセット信号により、リセット回路２２ｃから、ＣＰＵ２１ａのＲＥＳＥＴ端子２１ａｂと、ＯＲ回路２２ｄを介してモード切替レジスタ２２ａのセット端子Ｓとに、“Ｈ”パルスが出力される。ＣＰＵ２１ａは、ＲＥＳＥＴ端子２１ａｂに“Ｈ”パルスが入力されると、発振子２１ｈの発振を停止しているスリープモードを解除し、発振子２１ｈを起動させ、ＲＯＭ２１ｂまたはＲＡＭ２１ｃ（図１１参照）に内蔵されたプログラムの実行をリセット状態から再開する。また、モード切替レジスタ２２ａのセット端子Ｓに“Ｈ”パルスが入力されると、モード切替レジスタ２２ａの出力端子Ｑからの出力は“Ｈ”になるので、変復調回路２１ｅの受信ゲート２１ｅｂを介してＡＮＤ回路２２ｅに送信された起動信号が、ＡＮＤ回路２２ｅを介して、ＣＰＵ２１ａの起動入力端子２１ａｃに伝達されるようになり、通常モードに移行される。
【００６０】
次に、コマンド方式について説明する。コマンド方式においては、まず、アンテナ２１ｉに、予め規定された充電解除コマンドを送信する。アンテナ２１ｉにより受信された充電解除コマンドは、変復調回路２１ｅの受信ゲート２１ｅｂを介して、復調回路２１ｅａ及びクロック抽出回路２１ｅｃに入力され、一方は、復調回路２１ｅａを介して、Ｉ／Ｏロジック２１ｄの充電解除コマンド照合回路２１ｄｂの入力端子Ｄに入力され、また、他方は、クロック抽出回路２１ｅｃにおいて、クロック成分が抽出され、クロック信号となって、充電解除コマンド照合回路２１ｄｂの入力端子Ｔに入力される。上記充電解除コマンド照合回路２１ｄｂは、入力端子Ｔから入力されたクロック信号に同期させて入力端子Ｄから入力された充電解除コマンドをラッチし、予めそこに設定されているコマンドコードと照合する。照合が一致した場合、充電解除コマンド照合回路２１ｄｂの出力端子Ｑから“Ｈ”出力する。これにより、ＯＲ回路２２ｄを介してモード切替レジスタ２２ａのセット端子Ｓに“Ｈ”が入力され、モード切替レジスタ２２ａからの出力も“Ｈ”となるので、変復調回路２１ｅの受信ゲート２１ｅｂからの起動信号は、ＡＮＤ回路２２ｅを介して、ＣＰＵ２１ａの起動入力端子２１ａｃに伝達されるようになり、通常モードに移行される。
【００６１】
以上のように、非接触ＩＣカード２１の充電中に非接触ＩＣカード２１のＣＰＵ２１ａが起動するのを防止するためには、以上の（１）及び（２）の２つの方法を併用してもよく、また、一方の方法だけを用いるようにしてもよい。
【００６２】
上述においては、インターフェース装置側に周波数切り替え手段を設ける場合を述べたが、非接触ＩＣカード２１側において、充電モード時と通常モード時とで周波数を切り替えるための周波数切り替え手段を設けてもよい。図１４は、非接触ＩＣカード２１に設けられたアンテナ２１ｉ内に設けられたアンテナ回路２１ｉｉと、充電回路２３との構造を示したブロック図である。図１３及び図１４に示すように、非接触ＩＣカード２１のアンテナ回路２１ｉｉ及び半導体チップ２１Ｂに充電回路２３が接続されている。半導体チップ２１Ｂは、図１１に示す半導体チップ２１Ａの構成に、さらにモード切替信号を出力するモード切替信号出力手段２１ｋを加えたものである。アンテナ回路２１ｉｉには、図の等価回路により示されるようなＬＣ並列共振回路等からなるアンテナ回路が設けられている。Ｌはコイル２１ｉａのインダクタンス、Ｃ１及びＣ２は、それぞれ、コンデンサ２１ｉｂ及びコンデンサ２１ｉｃの容量であり、Ｔｒはトランジスタ２１ｉｄを示している。充電回路２３は、図のように、ダイオード（Ｄ１）２３ｂと、並列に接続された抵抗（Ｒ）２３ａとダイオード（Ｄ２）２３ｃとから構成されている。２１ｇは、充電回路２３により充電される２次電池（図１１参照）である。
【００６３】
動作について説明する。充電モードにおいては、半導体チップ２１Ｂのモード切替信号出力手段２１ｋからアンテナ回路２１ｉに出力されるモード切替信号が“Ｌ”となり、トランジスタ２１ｉｄをＯＦＦさせる。トランジスタ２１ｉｄがＯＦＦの状態においては、アンテナ回路２１ｉｉは、コイル２１ｉａとコンデンサ（Ｃ１）２１ｉｂとの共振回路となり、共振周波数は、１／｛２π√（Ｌ×Ｃ１）｝となる。充電モード状態で受信した交流信号は、ダイオード（Ｄ１）２３ｂを経由して半波整流された後、抵抗２３ａを経由して２次電池２１ｇに充電される。また、通常モードにおいては、トランジスタ２１ｉｄはＯＮとなるため、コンデンサ（Ｃ２）２１ｉｃの分だけ容量が大きくなり、共振周波数は下がる。このように、アンテナ２１ｉに上述のような周波数切り替え手段であるアンテナ回路２１ｉｉを設けることにより、充電モードにおいては高い周波数に設定でき、通常モードにおいては低い周波数に設定することができる。
【００６４】
つぎに、本発明のインターフェース装置１１及びそれを用いた通信システムの動作について説明する。まず、非接触ＩＣカード２１の読みだしについて図１５のフローチャートに基づいて説明する。まず、ホストコンピュータ２０は、非接触ＩＣカード２１のＲＡＭ２１ｃに格納されたメモリを、インターフェース装置１１のメモリ１４に読みだすために、非接触ＩＣカード２１のＲＡＭ２１ｃに格納された読み出すべきメモリのスタートアドレスを、図８に示す通信コントローラ１５のレジスタ１５ｃの非接触ＩＣカードスタートアドレス１５ｃ５及び１５ｃ６に格納し（ステップＳ１）、引き続き、ＲＡＭ２１ｃの上記読み出すべきメモリのデータ長をレジスタ１５ｃのレングス１５ｃ７に格納し（ステップＳ２）、さらに、非接触ＩＣカード２１のＲＡＭ２１ｃから読み出したメモリを通信コントローラ１５がメモリ１４に格納するためのスタートアドレスをレジスタ１５ｃのメモリスタートアドレス１５ｃ３及び１５ｃ４に格納する（ステップＳ３）。次に、ホストコンピュータ２０は、レジスタ１５ｃのコマンドレジスタ１５ｃ１に読みだしコード（０００１０００１ｂ）を書き込む（ステップ４）。
【００６５】
コマンドレジスタ１５ｃ１に書き込まれた上述の読みだしコードにより、通信コントローラ１５は、ステータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹビットを“Ｌ”にし、また、インターフェースコントローラ１３を経由してインターフェースコネクタ１２の＋ＲＤＹ／−ＢＳＹ端子に“Ｌ”信号を出力して、非接触ＩＣカードへのアクセスを開始する。すなわち、通信コントローラ１５は、非接触ＩＣカード２１に対して、非接触ＩＣカード２１のＣＰＵ２１ａを起動させるためのトリガ信号を送信し、非接触ＩＣカード２１のＩＤ（識別コード）の読み出し指示と、上述のステップＳ１及びＳ２において指定したスタートアドレス及びデータ長に対応するデータの読みだし指示とをくり返し非接触ＩＤカード２１に送信する。ここで、非接触ＩＣカード２１がアンテナ１１ｂの通信エリア内にいれば、通信コントローラ１５の読み出し指示に対する応答を送信する。送信すべきデータが大きくなる場合は複数ブロックに分割して送信が行われる。非接触ＩＣカード２１との通信を確実にするために非接触ＩＣカード２１はアンテナ１１ｂとなるべく近い位置に固定したほうが望ましい。通信コントローラ１５は、非接触ＩＣカード２１からの応答をバッファメモリ１５ｅに一次的に保持し、順次、インターフェース装置１１のメモリ１４に転送する。ここで、バッファメモリ１５ｅを経由せず直接読みだしデータをメモリ１４に転送するように設計してもよい。ただ、高速化をするために非接触ＩＣカード２１へのアクセスとメモリ１４へのデータ転送処理とを分離して、後者を専用のハードウエア（ＤＭＡ）で処理することで処理の効率化が図ることもできる。
【００６６】
このようにして通信コントローラ１５が非接触ＩＣカード２１にアクセスしている間、ホストコンピュータ２０は、通信コントローラ１５のステータスレジスタ１５ｃ２の内容を一定周期で読みだし（ステップＳ５）、通信コントローラ１５の動作状態や読み出し処理が終了したか等を確認し（ステップＳ６）、それらを割り込み信号として、他の処理を行うことができる（ステップＳ７）。また、インターフェースコネクタ１２の＋ＲＤＹ／−ＢＳＹ端子に入力された信号を割り込み信号として使用して他の処理を行うようにしてもよい。通信コントローラ１５は、読みだし処理を完了すると、ステータスレジスタ１５ｃ２の＋ＲＤＹ／−ＢＳＹビットを“Ｈ”にし、インターフェースコネクタ１２の＋ＲＤＹ／−ＢＳＹ端子に“Ｈ”信号を出力し、さらに必要なステータスビットを設定する。
【００６７】
ホストコンピュータ２０は、通信コントローラ１５の読み出し処理終了を確認し、ステータスレジスタ１５ｃ２の内容を読みだして、エラーの有無を確認する（ステップＳ５及びＳ６）。エラーのある場合は、再試行（リトライ）するか、または、処理を中止する。エラーのない場合には、ホストコンピュータ２０は、インターフェース装置１１のメモリ１４を、従来の接触式のＩＣメモリカードと同様に、高速に、かつ、自由に、アクセス（読みだし、または、書き込み）することができる。
【００６８】
次に、非接触ＩＣカード２１への書き込みについて図１６のフローチャートに基づいて簡単に説明する。これは、上述の読みだしとほぼ同様に行われる。まず、ホストコンピュータ２０は、インターフェース装置１１のメモリ１４のデータを、非接触ＩＣカード２１のＲＡＭ２１ｃへ書き込むために、ＲＡＭ２１ｃへ書き込むべきメモリ１４のデータのスタートアドレスを、図８に示す通信コントローラ１５のレジスタ１５ｃのメモリスタートアドレス１５ｃ３及び１５ｃ４に格納し（ステップＳ１１）、引き続き、上記書き込むべきデータのデータ長をレジスタ１５ｃのレングス１５ｃ８に格納し（ステップＳ１２）、さらに、メモリ１４からのデータを非接触ＩＣカード２１のＲＡＭ２１ｃに書き込むためのスタートアドレスをレジスタ１５ｃの非接触ＩＣカードスタートアドレス１５ｃ５及び１５ｃ６に格納する（ステップＳ１３）。次に、ホストコンピュータ２０は、レジスタ１５ｃのコマンドレジスタ１５ｃ１に書き込みコード（００１０００１０ｂ）を書き込む（ステップ１４）。
【００６９】
このホストコンピュータ２０からの書き込み指示により、通信コントローラ１５は、非接触ＩＣカード２１に、通信コントローラ１５のＩＤレジスタの内容と非接触ＩＣカード２１へ書き込むべきメモリ１４のデータとを同時に送信する。非接触ＩＣカード２１は、受信したＩＤレジスタの内容と自分のＩＤとを比較し、それらが一致した場合に、送信されたデータの書き込みが行われる。このように、非接触ＩＣカード２１に対する指示でＩＤ比較をさせるようにしてデータの書き込みを行うようにすることにより、他のカードに誤って書き込みをしてしまうことを防止することができる。
【００７０】
通信コントローラ１５が非接触ＩＣカード２１にアクセスしている間、ホストコンピュータ２０は、上述の読みだし処理の場合と同様に、通信コントローラ１５のステータスレジスタ１５ｃ２の内容を一定周期で読みだし、通信コントローラ１５の動作状態や書き込み処理が終了したか等を確認し（ステップＳ１５）、それらを割り込み信号として、他の処理を行うことができる（ステップＳ１６）。ホストコンピュータ２０は、通信コントローラ１５の書き込み処理終了を確認し、ステータスレジスタ１５ｃ２の内容を読みだして、エラーの有無を確認し、エラーのある場合は、再試行（リトライ）するか、または、処理を中止する。
【００７１】
以上のように構成された上述の実施例においては、さらに、インターフェース装置１１のインタフェースコネクタ１２に定義されたライトプロテクトスイッチ端子のレベルを検出し、非接触ＩＣカード２１への書き込み禁止機能として使用してもよく、カードイジェクト検出端子を利用して非接触ＩＣカード２１とのアクセスの可否をホストコンピュータ２０に通知させるようにしてもよい。また、電池電圧検地端子を、インターフェース装置１１に内蔵された電池の電圧検知や電圧モニターに使用しても良い。
【００７２】
以上のように、この実施例においては、インターフェース装置１１に従来のＩＣメモリカードと同等に大容量記憶が可能なメモリ１４と、メモリ１４に接続され、非接触ＩＣカード２１とのデータ通信制御を行うための通信コントローラ１５とを設けて、まずはじめに、非接触ＩＣカード２１のＲＡＭ２１ｃの内容をインターフェース装置１１のメモリ１４に読み込ませて、それをホストコンピュータ２０がアクセスするようにしたので、非接触ＩＣカードの上述したような種々の利点を生かしながら、接触式のＩＣメモリカードをアクセスする場合と同様に、非接触ＩＣカード２１の大量データメモリを高速にアクセスすることが出来る。また、非接触ＩＣカード２１へのデータ書き込みの場合においても、インターフェース装置１１のメモリ１４にホストコンピュータ２０からデータを書き込むようにしたので、高速に書き込みが出来、それを非接触ＩＣカード２１へ転送して、ＩＤを確認した上で、非接触ＩＣカード２１のメモリ２１ｃへ書き込むようにしたので、書き込み処理を高速に行うことが出来、かつ、誤って他のカードへ書き込みしてしまうことを防ぐことが出来る。
【００７３】
また、ホストコンピュータ２０とインターフェース装置１１とを、シリアルケーブル３（図２３参照）を介さずに、インターフェースコネクタ１２を介して接続させたため、信号を並列に伝送することが出来、ホストコンピュータ２０はより高速にアクセスが可能になる。
【００７４】
実施例２．
上述の実施例１では、ホストコンピュータ２０で非接触ＩＣカード２１へのアクセス条件を設定するようにしたが、パラメータを固定化すればいちいち設定する処理を省略することができる。例えば、ホストコンピュータ２０の立ち上げ時に自動的に非接触ＩＣカード２１のメモリを読みだし、終了時に同じく自動的に読みだした非接触ＩＣカード２１のＩＤを比較して非接触ＩＣカード２１のメモリに書き込むように通信コントローラ１５に一連の処理条件をプログラム化しておけば、あらかじめ用意した非接触ＩＣカード２１をアンテナ１１ｂにかざし通信システムを立ち上げるだけで非接触ＩＣカード２１のメモリの内容が自動的にインターフェース装置１１のメモリ１４に読み込まれ、通信システム終了時にインターフェース装置１１のメモリ１４の内容を非接触ＩＣカード２１に保存（書き込み）することができ、ホストコンピュータ２０側においては、この一連の処理を行うためのシステムは不要となり、メモリ１４のアクセス処理以外は必要でなくなる。
【００７５】
上述の通信システムの立ち上げの検出は、パワーオンリセットやＣＥ端子によって検出することができ、また、通信システムの終了の検出は、電源のＯＦＦやＣＥ端子で行うことが可能で、インターフェース装置１１の本体に電池などの電源が内蔵されていることがのぞましい。
【００７６】
実施例３．
上述の実施例においては、インターフェース装置１１のメモリ１４が、対象となる非接触ＩＣカード２１のメモリの容量に対して、同じか、あるいは、前者が大きい場合について示したが、この実施例においては、対象とする非接触ＩＣカード（図示せず）のメモリが、インターフェース装置３１のメモリ３４より大きい場合について説明する。図１７は、この実施例におけるインターフェース装置３１の構造を示すブロック図である。図５に示した実施例１におけるインターフェース装置１１の構造と基本的に同じであるため、ここでは簡単に説明する。図のように、インターフェースコネクタ３２に、インターフェースコントローラ３３が電気的に接続されている。この実施例においては、インターフェースコントローラ３３に、ＴＡＧメモリ３３ａが内蔵されている。また、キャッシュＳＲＡＭ等から構成されたメモリ３４及び通信コントローラ３５が設けられており、実施例１と同様に、これらとインターフェースコントローラ３３とは内部バス３７を介して接続されている。この実施例においては、図のように、通信コントローラ３５に送受信回路３６を内蔵させる構造にしたが、もちろんこの場合に限らず、実施例１で示したように、別々に設けてもよい。また、実施例１と同様に、送受信回路３６にはアンテナ３１ｂがアンテナケーブル３１ｃにより接続されており、非接触ＩＣカードとの通信はアンテナ３１ｂを介して行われる。
【００７７】
図１８は、図１７に示した実施例において、インターフェースコネクタ３２のアドレス信号をインターフェース装置３１の内部で使用する際のアドレス構成例を示したものである。図１８に示されたＡ０〜Ａ２５は、それぞれ、図３に示されているように、インターフェースコネクタ３２のピン配列において定義されているアドレス信号である。このアドレス信号はホストコンピュータ２０（図４参照）から指定されるもので、従来の接触式のメモリカードやＩ／Ｏカードと同様に設定されるものである。ホストコンピュータ２０から指定されたアドレス信号Ａ０〜Ａ２５は、図１８の箱の中の区分が示すように定義されており、インターフェース装置３１のメモリ３４（図１９参照）及び非接触ＩＣカードメモリ４１（図１９参照）のメモリ構成に合わせてアクセス制御される。
【００７８】
図１８について、図１９に対応させて説明する。図１９は、左から順に、インターフェース装置３１のＴＡＧメモリ３３ａ、メモリ３４、及び、非接触ＩＣカードメモリ４１のそれぞれのメモリ空間の構成を示したものである。図１９右に示されているように、非接触ＩＣカードメモリ４１（５１２Ｋバイト内蔵）は、１６バイトを１ブロックとして８１９２行×４列の行列に分割構成されている。この行アドレスをセットアドレス、列アドレスをＴＡＧアドレスと称する。セットアドレスは、０〜８１９１までの範囲で２進１３ビットで構成され、図１８に示すように、ホストコンピュータ２０からのアドレス信号Ａ１６〜Ａ３の１３ビットが割り当てられている。ＴＡＧアドレスは、０〜６３までの範囲で２進６ビットで構成され、図１８に示すように、ホストコンピュータ２０からのアドレス信号Ａ２２〜Ａ１７のの６ビットが割り当てられている。この実施例においては、０〜３までの２進下位２ビットを使用しており、上位４ビットは０に固定されている。また、図１８に示されるように、Ａ３〜Ａ０の４ビットが割り当てられているブロック内アドレスは、図１９中央に示されたメモリ３４に格納されるブロックデータ内のオフセットアドレスを示している。また、図１８に示されるように、Ａ２５〜Ａ２３の３ビットが割り当てられているＴＡＧメモリ選択は、図１９に示されたＴＡＧメモリが複数で構成されている場合に、ＴＡＧメモリを選択するための信号で、０〜７までの範囲で２進３ビットで構成されている。この実施例においては、ＴＡＧメモリは１つであるので、ＴＡＧメモリ選択は０に設定されている。
【００７９】
次に、動作について説明する。これは、いわゆるキャッシュシステムの考えを応用したものである。図１９に示すように、インターフェース装置３１のメモリ３４は、１６バイト単位のセットアドレス範囲に対応した数（８１９２個）のブロック３４ａで構成されている。非接触ＩＣメモリ４１は、セットアドレス範囲に対応した数（８１９２個）に分割し、各分割ユニット単位にセットアドレス０〜８１９１を付与する。さらに、その各分割ユニットをブロック３４ａサイズである１６バイト単位ずつに分割して、１６バイト単位ずつのブロック４１ａにし、各ブロック４１ａにＴＡＧアドレス（０〜３）を付与する。こうして分割された非接触ＩＣカードメモリ４１は各ブロック４１ａ毎に、インターフェース装置３１のメモリ３４に格納されるべくアクセスすることが出来る。インターフェース装置３１のメモリ３４に格納されている非接触ＩＣカードメモリ４１の各ブロック４１ａのアドレスは、上述のインタフェースコントローラ３３に設けられたＴＡＧメモリ３３ａに格納されており、アドレス管理は与えられたセットアドレスとそれに対応するＴＡＧメモリ３３ａの内容によって行われる。図１９のＴＡＧメモリ３３ａの有効性ビット３３ａａは、それが“１”である場合には、対応するセットアドレスのメモリ３４のブロック３４ａに非接触カードメモリ４１のブロック４１ａの内容が読み出され、そのブロック４１ａに対応するＴＡＧアドレスが、ＴＡＧメモリ３３ａに設定されていることを示すビットであり、また、変更ビット３３ａｂは、それが“１”である場合には、対応するブロック３４ａの内容が変更されたことを示すビットである。
【００８０】
ホストコンピュータ２０（図４参照）は、非接触ＩＣカードメモリ４１のデータをアクセスする際には、アドレス信号Ａ０〜Ａ２５をインターフェースコネクタ３２を経由してインターフェース装置３１に与える。インターフェース装置３１内にあるインターフェースコントローラ３３（図１７）は、上述のように入力されたアドレス信号Ａ０〜Ａ２５から、図１８に示すように、ＴＡＧメモリ選択信号、ＴＡＧアドレス信号、セットアドレス信号、及び、ブロック内アドレス信号を生成し、以下の処理を制御する。まず、ＴＡＧメモリ選択信号で選択されたＴＡＧメモリ３３（この実施例では、ＴＡＧメモリは１つであるため選択されない）から、上述の生成されたセットアドレス信号に対応する有効性ビット、変更ビット、及び、ＴＡＧアドレスを読み出す。
【００８１】
このとき、有効性ビット３３ａａが“０”である場合には、上述の生成したＴＡＧアドレス信号及びセットアドレス信号に対応する非接触カ−ドメモリ４１のブロック４１ａの内容を、インターフェース装置３１のメモリ３４の対応するセットアドレスのブロック３４ａに格納するように通信コントローラ３５に指示する。非接触カードメモリ４１からのデータの転送終了後、インターフェースコントローラ３３はメモリ３４のブロック３４ａに格納された内容をアクセス（リードまたはライト）するように動作する。また、有効性ビット３３ａａが“１”である場合には、上述のアドレス信号Ａ２２〜Ａ１７から生成したＴＡＧアドレス信号と、ＴＡＧメモリ３３ａから読み出したＴＡＧアドレスとを比較し、それらが一致した場合には、対応するブロック３４ａの内容をアクセス（リードまたはライト）するように動作する。また、それらが一致しない場合には、まず、変更ビット３３ａｂの内容を確認し、変更ビット３３ａｂが“１”である場合には、メモリ３４の対応するセットアドレスのブロック３４ａの内容を、非接触カードメモリ４１の対応するセットアドレス信号及びＴＡＧアドレス信号のブロック４１ａに格納するように通信コントローラ３５に指示する。データ格納終了後、上述のアドレス信号から生成したセットアドレス及びＴＡＧアドレスに対応する非接触カードメモリ４１のブロック４１ａの内容を読みだし、メモリ３４の対応するセットアドレスのブロック３４ａに格納するように通信コントローラ３５に指示する。ブロック３４ａへのデータ転送終了後、インターフェースコントローラ３３はメモリ３４のブロック３４ａに格納された内容をアクセス（リードまたはライト）するように動作する。この実施例によれば、大容量の非接触ＩＣカードへの対応も可能となり、比較的高速にアクセスすることができる。
【００８２】
実施例４．
実施例１においては、インタ−フェ−ス装置１１の形状としてアンテナ１１ｂを別位置におき、ケーブル１１ｃで接続した例を示したが、図２０のようにアンテナに非接触ＩＣカード２１に密着させるようにして一体化する事も可能である。図２０の（ａ）はこの実施例における非接触ＩＣカード２１を設置した状態のインターフェース装置の上面図で、（ｂ）はその側面図、（ｃ）はこの実施例におけるアンテナの他の方向からの側面図である。この実施例では、アンテナケーブル１１ｃでアンテナ５１を本体部分１１ａに接続するのは実施例１と同様であるが、アンテナ５１に非接触ＩＣカード２１を密着固定するための非接触ＩＣカード搭載部である凹部５１ａが設けられている。５２は、非接触ＩＣカードに対してアクセス中であるか否かを示すアクセスランプである。このように、アンテナ５１上に非接触ＩＣカード２１を密着固定させることにより、非接触ＩＣカード２１に対してさらに安定的な通信が可能となり、通信の信頼性が向上する。
【００８３】
実施例５．
この実施例は、実施例４の変形例を示したものである。図２１の（ａ）及び（ｂ）は、それぞれ、この実施例におけるインターフェース装置の上面図及び側面図を示したものである。この実施例は、アンテナケーブルを用いてアンテナを接続せずに、アンテナ５１Ａを本体部分１１ａに一体化して設けるようにしたものである。さらに、この実施例においては、アンテナ５１Ａが接続部５３を軸にして本体部分１１ａに対して回動可能なように構成されている。それにより、アンテナ５１Ａの角度を自由に設定することが出来、図２１に示すように、アンテナ５１Ａを倒してその上に非接触ＩＣカード２１を装着させてもよく、また、アンテナ５１Ａを垂直に立てて用いてもよい。また、この実施例においては、実施例４と同様に、アンテナ５１Ａに非接触ＩＣカード２１を装着させるための凹部を設けた例を示したが、非接触ＩＣカード搭載部として、アンテナ５１Ａに、非接触ＩＣカード２１を密着固定するためのスロット（図示せず）を設けておき、その中に非接触ＩＣカードを挿入するようにしてもよい。この実施例においても、実施例４と同様の効果が得られる。
【００８４】
上述の実施例４及び５において、非接触ＩＣカード２１を固定密着させる手段として、アンテナ５１または５１Ａの表面にロックピン（図示せず）を設けておき、ロックピンにより挟んで固定するようにしてもよく、また、非接触ＩＣカード２１の４すみに磁性体（図示せず）を内蔵し、アンテナ５１または５１Ａの非接触ＩＣカード２１の磁性体のあたる部分に電磁石（図示せず）を内蔵させ、非接触ＩＣカード２１のアクセス中は、電磁石で非接触ＩＣカード２１を吸着させるようにしてもよい。
【００８５】
実施例６．
この実施例は、アンテナ（図示せず）をインターフェース装置の本体１１ａの内部に収納させるようにしたものである。図２２の（ａ）及び（ｂ）は、それぞれ、この実施例の上面図及び側面図を示したものである。この実施例においては、インターフェース装置の本体部分１１ａをホストコンピュータ２０のＩＣメモリカード用スロット２０ａに挿入装着し、非接触ＩＣカード２１をインターフェース装置の本体部分１１ａの上方にあたるホストコンピュータ２０のＩＣメモリカード用スロット２０ａの外面に密着固定させる構造としている。このとき、ホストコンピュータ２０及びＩＣメモリカード用スロット２０ａ等の外装は、インターフェース装置に内蔵されたアンテナ（図示せず）が電磁波信号を送受信することが出来るように、電磁波を通す非金属で形成するようにする。この実施例においても、上述の実施例４及び５と同様の効果を得ることが出来る。
【００８６】
実施例７．
以上の実施例では、本発明のインターフェース装置により、ホストコンピュータと非接触ＩＣカードとの間の通信を行う例を説明してきたが、この実施例においては、２つのインターフェース装置間の通信を行う例について説明する。つまり、２台のホストコンピュータ２０（図４参照）と、それらに装着された２つのインターフェース装置１１（図４参照）のアンテナ１１ｂとを、通信できるように配置する。次に、一方のインターフェース装置１１が、他方のインターフェース装置１１のメモリ１４（図５参照）の内容を、自分のメモリ１４に転送するようにすれば、２台のホストコンピュータ２０が相互に、他方のインターフェース装置１１のメモリ１４を、容易に、従来の接触式のＩＣメモリカードをアクセスするように高速アクセスすることが出来る。
【００８７】
【発明の効果】
上記のように構成された請求項１、請求項７及び請求項９によれば、非接触ＩＣカードインターフェース装置が、外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、外部ホスト装置からの出力信号に対応して、非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、第一の制御手段と第二の制御手段とからデータをアクセス出来るメモリとを備え、非接触ＩＣカードのメモリに対してアクセスを行う通常モードと、非接触ＩＣカードの２次電池を充電するための充電モードとに切り替えるようにしたので、充電中に誤って非接触ＩＣカードを起動させてしまうことを防ぐことが出来る。
【００８９】
請求項２、請求項８及び請求項１０の発明によれば、非接触ＩＣカードインターフェース装置または非接触ＩＣカードにおいて、充電時と通常時において電磁波の周波数を切り換えるようにしたので、非接触ＩＣカードに効率よく充電出来るとともに、充電中に誤って非接触ＩＣカードを起動させてしまうことを防ぐことが出来る。
【００９０】
請求項１１の発明によれば、非接触ＩＣカードにおいて、非接触ＩＣカードを起動させるための起動信号を、充電時に遮断するための遮断手段を設けたので、非接触ＩＣカードの充電時に、非接触ＩＣカードが起動するのを防ぐことが出来る。
【００９１】
請求項３の発明によれば、外部ホスト装置に設けられた従来の接触式のＩＣカードのためのホスト装置側コネクタ（ＩＣカード用スロット）に、非接触ＩＣカードインターフェース装置を装着することが出来る。また、接触式のＩＣメモリカードのためのドライバーソフトウエア及びアプリケーションソフトウエア等を利用することが出来る。
【００９２】
請求項４の発明によれば、非接触ＩＣカードに対する双方向電磁波信号を送受信するための電磁波信号通信手段に、非接触ＩＣカードを密着固定させるため、非接触ＩＣカードに対してより安定した通信が可能になり、通信の信頼性が向上する。
【００９３】
請求項５の発明によれば、アンテナ部分が本体部分に対して回動自在に設けられているため、アンテナ部分の角度を自由に設定することができる。
【００９４】
請求項６及び請求項１２の発明によれば、非接触ＩＣカードインターフェース装置を一体化して形成したので装置の小型化が図れるとともに、ホスト装置側コネクタの内部に非接触ＩＣカードインターフェース装置を挿入装着し、ホスト装置側コネクタの外面に非接触ＩＣカードを密着固定させるようにしたため、安定した通信が出来る。
【００９５】
請求項１３の発明によれば、非接触ＩＣカードインターフェース装置が、外部ホスト装置に対する双方向信号を制御するための第一の制御手段と、外部ホスト装置からの出力信号に対応して、非接触ＩＣカードとのデータ通信を制御するための第二の制御手段と、第一の制御手段と第二の制御手段とからデータをアクセス出来るメモリとを備え、非接触ＩＣカードインターフェース装置及び非接触ＩＣカードのメモリを同一バイト単位のブロックにそれぞれ分割して、ブロック単位毎にメモリを転送するようにして、転送したブロックのアドレス管理をＴＡＧメモリ設けて行うようにしたので、大容量の非接触ＩＣカードへの対応も可能となり、高速にアクセスすることが出来る。
【図面の簡単な説明】
【図１】実施例１におけるインターフェース装置の斜視図である。
【図２】図１のインターフェース装置の反対側からみた斜視図である。
【図３】図１のインターフェース装置のインターフェースコネクタにおけるピン配列定義例を示したものである。
【図４】実施例１における通信システムを示した斜視図である。
【図５】実施例１におけるインターフェース装置の構造を示すブロック図である。
【図６】実施例１におけるインターフェース装置における通信コントローラの構造を示すブロック図である。
【図７】実施例１におけるインターフェース装置のメモリ空間を示す概略構成図である。
【図８】図７のメモリ空間の通信コントローラが所有している領域を示す概略拡大構成図である。
【図９】図８におけるコマンドレジスタに書き込まれるコマンドコードを示したコマンドコード表である。
【図１０】図８におけるステータスレジスタの各ビットの定義を示したコマンドコード表である。
【図１１】実施例１における非接触ＩＣカードの構造を示したブロック図である。
【図１２】実施例１におけるインターフェース装置に設けられた周波数切り替え手段を示したブロック図である。
【図１３】実施例１における非接触ＩＣカードに設けられた充電モード切り替え手段を示したブロック図である。
【図１４】実施例１における非接触ＩＣカードに設けられた周波数切り替え手段を示したブロック図である。
【図１５】実施例１における非接触ＩＣカードのデータの読み出し処理を示したフローチャートである。
【図１６】実施例１における非接触ＩＣカードへのデータの書き込み処理を示したフローチャートである。
【図１７】実施例３におけるインターフェース装置の構造を示したブロック図である。
【図１８】実施例３におけるインターフェースコネクタのアドレス信号をインターフェース装置内部で使用する際のアドレス構成を示した図である。
【図１９】実施例３におけるインターフェース装置のＴＡＧメモリ、メモリ、及び、非接触ＩＣカードメモリのメモリ空間の構成を示したものである。
【図２０】実施例４におけるインターフェース装置を示した上面図及び２方向からの側面図を示したものである。
【図２１】実施例５におけるインターフェース装置を示した上面図及び側面図を示したものである。
【図２２】実施例６におけるインターフェース装置を示した上面図及び側面図を示したものである。
【図２３】従来のインターフェース装置を用いた従来の通信システムの構造を示したブロック図である。
【符号の説明】
１，２１  非接触ＩＣカード、２，２０  ホストコンピュータ、４，１１  インターフェース装置、４ｃ，１１ｂ，５１，５１Ａ  アンテナ、１２  インターフェースコネクタ、１３  インターフェースコントローラ（第一の制御手段）、１４  メモリ、１５  通信コントローラ（第二の制御手段）、１６  送受信回路。
【図１】
0003600266.tif 000002
【図２】
0003600266.tif 000003
【図３】
0003600266.tif 000004
【図４】
0003600266.tif 000005
【図５】
0003600266.tif 000006
【図６】
0003600266.tif 000007
【図７】
0003600266.tif 000008
【図８】
0003600266.tif 000009
【図９】
0003600266.tif 000010
【図１０】
0003600266.tif 000011
【図１１】
0003600266.tif 000012
【図１２】
0003600266.tif 000013
【図１３】
0003600266.tif 000014
【図１４】
0003600266.tif 000015
【図１５】
0003600266.tif 000016
【図１６】
0003600266.tif 000017
【図１７】
0003600266.tif 000018
【図１８】
0003600266.tif 000019
【図１９】
0003600266.tif 000020
【図２０】
0003600266.tif 000021
【図２１】
0003600266.tif 000022
【図２２】
0003600266.tif 000023
【図２３】
0003600266.tif 000024