(57)【特許請求の範囲】
【請求項１】
副走査方向に所定の間隔を置いて配置された複数のイメージセンサと、
これらのイメージセンサによって読み取りが行われる主走査方向の倍率と原稿のサイズとの関係で原稿の主走査方向の読み取りの行われる領域の長さを設定する主走査方向領域設定手段と、
主走査方向の倍率と副走査方向の倍率および原稿のサイズから主走査方向に対して画像の間引きを行うか否かを判定する主走査方向間引き有無判定手段と、
この主走査方向間引き有無判定手段が主走査方向の間引きを行う場合の間引き率を算出する主走査方向間引き率算出手段と、
前記主走査方向間引き有無判定手段が主走査方向の間引きを行うと判定した場合に読み取られた主走査方向の画像データを主走査方向間引き率算出手段によって算出した間引き率で画素単位で間引く主走査方向間引き手段と、
副走査方向の倍率に応じて各ラインの画像データを必要に応じて間引きながら前記イメージセンサ同士の間隔に相当する量だけ格納する遅延メモリと、
副走査方向の倍率および前記主走査方向間引き率算出手段によって求められた主走査方向の間引き率に応じて遅延メモリから１ライン単位で画像データを読み出す画像データ読み出し手段と、
この画像データ読み出し手段によって読み出された画像データを用いて副走査方向の倍率に応じて補間されるラインの画像データを再生する副走査方向画像データ再生手段と、
この副走査方向画像データ再生手段によって再生された画像データを前記主走査方向の間引き率に応じてそれぞれ主走査方向に画素単位で補間する主走査方向画像データ補間手段
とを具備することを特徴とする画像処理装置。
【請求項２】
副走査方向に所定の間隔を置いて配置された複数のイメージセンサと、
これらのイメージセンサによって読み取りが行われる主走査方向の倍率と原稿のサイズとの関係で原稿の主走査方向の読み取りの行われる領域の長さを設定する主走査方向領域設定手段と、
副走査方向の倍率が所定倍率以上のときで画像情報の読み取られる領域の重複する程度に従ってこの重複部分の画像情報をライン単位で間引く副走査方向間引き手段と、
副走査方向の倍率が前記所定倍率以上のときに副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合と主走査方向のデータ量の増加の割合とを比較するデータ量比較手段と、
このデータ量比較手段によって副走査方向の倍率が前記した所定倍率未満のときあるいは副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合の方が主走査方向のデータ量の増加の割合よりも大きくないとき主走査方向の間引きが行われないように設定し、これら以外の場合には副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合から主走査方向のデータ量の増加の割合で除した値に設定する主走査方向間引き率設定手段と、
この主走査方向間引き率設定手段によって設定した間引き率で主走査方向の画像情報をラインごとに画素単位で間引く主走査方向間引き手段と、
前記副走査方向間引き手段によって間引かれた後の画像データを前記イメージセンサ同士の間隔に相当する量だけ格納する遅延メモリと、
副走査方向の倍率および主走査方向の間引き率に応じて遅延メモリから１ライン単位で画像データを読み出す画像データ読み出し手段と、
この画像データ読み出し手段によって読み出された画像データを用いて副走査方向の倍率に応じて補間されるラインの画像データを再生する副走査方向画像データ再生手段と、
この副走査方向画像データ再生手段によって再生された画像データを前記主走査方向の間引き率に応じてそれぞれ主走査方向に画素単位で補間する主走査方向画像データ補間手段
とを具備することを特徴とする画像処理装置。
【請求項３】
前記複数のイメージセンサは、カラー画像を色の成分に分けて読み取る３本のセンサであることを特徴とする請求項１または請求項２記載の画像処理装置。
【請求項４】
前記複数のイメージセンサは、主走査方向の読み取りを分割して行う複数のセンサであることを特徴とする請求項１または請求項２記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＣＤ等の画像読み取り用の複数のイメージセンサを使用してカラー画像の読み取りを行ったり、比較的長いラインの画像を複数のイメージセンサで読み取ってこれを表示またはプリントアウトのために処理する画像処理装置に係わり、特にイメージセンサが読取ラインの方向と直交する方向に所定の間隔だけずれて配置されているような場合で読取時の画像の倍率を変更できるようにした画像処理装置に関する。
【０００２】
【従来の技術】
カラー画像を表示する表示装置と比較的安価なカラープリンタの普及に伴ってコンピュータにカラー画像を入力する画像処理装置が急速に普及している。また、複写の対象となる文書のカラー化も同様に大きく進行しており、複写機にもカラー画像を読み取って処理する画像処理装置が多く使用されるようになってきている。このようなカラー画像処理用の画像処理装置の多くは、高解像度の読み取りを行うために、複数のイメージセンサを使用して色ごとに分解して画像の読み取りを行っている。そして、これらの画像データを用いて原稿のそれぞれの位置の色情報を得るようになっている。
【０００３】
図２０は、このような画像処理装置のイメージセンサの配置を示したものである。原稿５０１は相対的に矢印で示す副走査方向５０２に移動するようになっており、この移動に伴って第１〜第３のイメージセンサ５０３〜５０５がＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色の色成分の画像情報の読み取りを行うようになっている。これら第１〜第３のイメージセンサ５０３〜５０５は、副走査方向５０２に所定の読取間隔Ｄを置いて矢印で示す主走査方向５０６に互いに平行に配置されている。この結果、各イメージセンサ５０３〜５０５はそれぞれ同一の時刻で原稿５０１の異なった位置の画像情報の読み取りを行うことになる。したがって、この例で先行する第１および第２のイメージセンサ５０３、５０４の読み取った画像情報はメモリに一度蓄えておき、一番最後に同一副走査位置の画像情報を読み取る第３のイメージセンサ５０５がその画像情報を出力する時点で、これら３種類の画像情報を用いてカラーの画像情報の判別を行うようになっている。
【０００４】
図２１は、比較的幅の広い原稿の読み取りを行う読取装置におけるイメージセンサの配置の例を示したものである。この例で原稿５１１は、副走査方向５０２に相対的に移動する。原稿５１１の主走査方向５０６の長さ（幅）が比較的長いので、第１〜第３のイメージセンサ５１２〜５１４がこれを３分割する形で配置されている。このうち第１および第３のイメージセンサ５１２、５１４は同一ライン上に配置されており、第２のイメージセンサ５１３はこれらと副走査方向に読取間隔Ｄを置いて配置されている。
【０００５】
この画像処理装置では、原稿５１１の同一副走査位置の画像情報を第１および第３のイメージセンサ５１２、５１４がまず読み取り、続いて第２のイメージセンサ５１３が読み取る。したがって、同一ラインの画像情報を出力する際には、第１および第３のイメージセンサ５１２、５１４で読み取った画像情報を一時的にメモリに格納しておく必要がある。もちろん、画像処理装置によっては第２のイメージセンサ５１３が画像を先に読み取る構成となっているものもあり、この場合には第２のイメージセンサ５１３の読み取った画像情報を一時的にメモリに格納することになる。
【０００６】
このように複数のイメージセンサを使用して画像情報を一時的にメモリに格納しながら処理する形式の画像処理装置は図２０に示したタイプのものと図２１に示したタイプのものが存在し、また図２０と図２１の双方を組み合わせたタイプ（主走査方向にイメージセンサを分割して使用し、かつカラーの読み取りを行うもの）も存在する。以下、本明細書では説明を簡略化するために図２０に示すタイプの画像処理装置について説明し、必要に応じて他のタイプについて言及することにする。
【０００７】
さて、図２０に示した画像処理装置では、等倍で画像情報の読み取りを行う場合と倍率を変更して画像情報の読み取りを行う場合とで、第１および第２のイメージセンサ５０３、５０４で読み取った画像情報の信号遅延時間が異なってくる。例えば等倍時の原稿５０１の副走査方向５０２の速度をＶとすると、第３のイメージセンサ５０５が画像情報を読み取るまでに第１のイメージセンサ５０３の画像情報を遅延させるのに必要な時間は２Ｄ／Ｖであり、第２のイメージセンサ５０４の画像情報を同様に遅延させる時間はＤ／Ｖである。ところが、例えば副走査方向５０２に画像を倍の大きさで読み取るとすると、副走査方向５０２の速度は等倍時の半分のＶ／２になる。したがって、第３のイメージセンサ５０５が画像情報を読み取るまでに第１のイメージセンサ５０３の画像情報を遅延させるのに必要な時間は４Ｄ／Ｖとなり、第２のイメージセンサ５０４の画像情報を同様に遅延させる時間も２Ｄ／Ｖとなって、それぞれ必要なメモリ容量は２倍に増大することになる。
【０００８】
このように、従来の画像処理装置では副走査方向に画像の拡大を行うとそれに応じて画像情報を遅延させるためのメモリの容量が増大する。主走査方向についても、画像の拡大を行う場合には原稿の同一主走査範囲をより細かいピッチで読み取ることになるので、メモリの容量の増加を招くことになる。このため、画像処理装置に画像の拡大機能を備えると、メモリ容量の大幅な増加を行っておく必要があり、装置のコストアップを招くという問題があった。
【０００９】
そこで特開平１−１４１４６０号公報では、主走査方向について等倍時に必要とするメモリ容量だけでどのような倍率の画像情報でも読み取ることができる画像処理装置を提案している。この提案では、原稿の主走査方向の読み取りについて、倍率が大きくなればなるほど原稿の主走査方向の一部しか読み取らなくてよいことに着目し、この方向の画像情報の量を倍率に係わらず一定にしている。記録用紙の主走査方向の長さが一定だとすると、原稿の倍率が大きくなればなるほど記録用紙の全幅に対応する原稿の主走査方向の長さが短くなるからである。この公報に記載された技術では、副走査方向について、前記したイメージセンサの間隔Ｄおよび２Ｄについて倍率を掛けた分だけデータを遅延させるようにしている。
【００１０】
また、特開平４−２５７５５６号公報では、ある程度余裕をもった容量のメモリを用意しておき、このメモリに蓄えられないような倍率の場合には画像情報を間引き回路に入力してライン単位で間引くようにしている。間引いた画像情報については、ライン同士で補間することで必要なライン数が得られるようにして、イメージセンサ間のギャップあるいは間隔の補正を行っている。
【００１１】
【発明が解決しようとする課題】
この２つの提案のうち前者の縦横独立して倍率を変更する画像処理装置では、主走査方向の倍率より副走査方向の倍率の方が大きい場合に、メモリ容量が不足するという欠点があった。
【００１２】
また、後者の技術では所定の条件下で画像情報をライン単位で間引くことにしている。したがって、例えば斜めに描かれた線分を読み取った場合には、これがライン単位で間引かれることによって不連続な階段状の線として記憶されることになる。このような画像情報はたとえ補間処理を行うとしても、元々階段状に変化した画像情報との間で区別できないので、結果として良好な画像の再現が困難になるという問題があった。更に、この後者の技術では常にある程度良好な画質を確保しようとすると、隣接する２本の読取ラインだけでなく追加的に他のラインの画像情報も参照する必要がでてくる。このようなラインに対応して前記したイメージセンサ間のギャップ補正のためのメモリが必要であり、しかも倍率の拡大に備えてこれらのメモリの容量をある程度大きくする必要があるので、参照ラインの数が増えるほど画像データを一時的に格納するためのメモリの容量を大きくする必要があり、画像読取装置のコストダウンを図る上で大きなデメリットになるという問題があった。
【００１３】
また、倍率によっては読み取られたラインが複数ライン連続した後に１ライン分の画像情報が間引かれる。このように間引きが副走査方向に間欠的に行われると、間引きの行われていない複数ラインの間の画質と間引きを補間して得られたラインの画質が異なってくる。しかも、このような画質の揺れが周期的に発生するので、全体的な画質が劣化してしまうというといった問題もあった。
【００１４】
そこで本発明の目的は、等倍時に必要とされるメモリ量のように一定のメモリ量だけで副走査方向の倍率が増大したような場合にも、複数のイメージセンサ間のギャップを補正することができる画像処理装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の発明では、（イ）副走査方向に所定の間隔を置いて配置された複数のイメージセンサと、（ロ）これらのイメージセンサによって読み取りが行われる主走査方向の倍率と原稿のサイズとの関係で原稿の主走査方向の読み取りの行われる領域の長さを設定する主走査方向領域設定手段と、（ハ）主走査方向の倍率と副走査方向の倍率および原稿のサイズから主走査方向に対して画像の間引きを行うか否かを判定する主走査方向間引き有無判定手段と、（ニ）この主走査方向間引き有無判定手段が主走査方向の間引きを行う場合の間引き率を算出する主走査方向間引き率算出手段と、（ホ）主走査方向間引き有無判定手段が主走査方向の間引きを行うと判定した場合に読み取られた主走査方向の画像データを主走査方向間引き率算出手段によって算出した間引き率で画素単位で間引く主走査方向間引き手段と、（ヘ）副走査方向の倍率に応じて各ラインの画像データを必要に応じて間引きながらイメージセンサ同士の間隔に相当する量だけ格納する遅延メモリと、（ト）副走査方向の倍率および主走査方向間引き率算出手段によって求められた主走査方向の間引き率に応じて遅延メモリから１ライン単位で画像データを読み出す画像データ読み出し手段と、（チ）この画像データ読み出し手段によって読み出された画像データを用いて副走査方向の倍率に応じて補間されるラインの画像データを再生する副走査方向画像データ再生手段と、（リ）この副走査方向画像データ再生手段によって再生された画像データを主走査方向の間引き率に応じてそれぞれ主走査方向に画素単位で補間する主走査方向画像データ補間手段とを画像処理装置に具備させる。
【００１６】
すなわち請求項１記載の発明では、副走査方向に所定の間隔を置いて配置された複数のイメージセンサを備えた画像処理装置において、遅延メモリでそれぞれのイメージセンサ間の読み取りのタイミングの相違に起因する時間差を調整する一方、主走査方向領域設定手段によって主走査方向の倍率が拡大のときには原稿を主走査方向にどの長さにわたって読み取るかを設定して、主走査方向に読み取られる画像データの量が増加しないようにしている。また、主走査方向間引き有無判定手段を設けて、所定の場合には主走査方向について画素単位で画像データの間引きを行うことにして、各ラインの画像データの減少を図っている。更に前記した遅延メモリは、副走査方向におけるライン単位での間引きの際に画像データの読み込みを行わないようにして、副走査方向の間引きの処理の効率化が図られている。この遅延メモリからライン単位で画像データを読み出す際には、副走査方向画像データ再生手段によって副走査方向の倍率に応じて補間されるラインの画像データを再生することにしている。すなわち、間引かれたラインだけを単純に再現するのではなく、遅延メモリに格納された各ラインの画像データでそれぞれの副走査位置の画像データを補間しながら再現することにして、副走査方向に対して品位の高い画像データの再現を可能にしている。また、主走査方向画像データ補間手段は主走査方向に画像データが間引かれた際に、同様に間引かれた画素のみを追加的に再現するのではなく、各主走査位置に対応させて画素ごとに補間処理を行って１ラインごとの画像データの復元を行うようにしている。
【００１７】
このように請求項１記載の発明では、副走査方向の倍率が増大したような場合にも副走査方向および所定の条件で主走査方向に対しても間引き処理を行うことで、等倍時に必要とされるメモリ容量あるいはこれ以外の所定のメモリ容量の遅延メモリに画像データを一時的に格納するだけでイメージセンサ間のギャップを補正することが可能になる。
【００１８】
請求項２記載の発明では、（イ）副走査方向に所定の間隔を置いて配置された複数のイメージセンサと、（ロ）これらのイメージセンサによって読み取りが行われる主走査方向の倍率と原稿のサイズとの関係で原稿の主走査方向の読み取りの行われる領域の長さを設定する主走査方向領域設定手段と、（ハ）副走査方向の倍率が所定倍率以上のときで画像情報の読み取られる領域の重複する程度に従ってこの重複部分の画像情報をライン単位で間引く副走査方向間引き手段と、（ニ）副走査方向の倍率が前記所定倍率以上のときに副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合と主走査方向のデータ量の増加の割合とを比較するデータ量比較手段と、（ホ）このデータ量比較手段によって副走査方向の倍率が前記した所定倍率未満のときあるいは副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合の方が主走査方向のデータ量の増加の割合よりも大きくないとき主走査方向の間引きが行われないように設定し、これら以外の場合には副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合から主走査方向のデータ量の増加の割合で除した値に設定する主走査方向間引き率設定手段と、（ヘ）この主走査方向間引き率設定手段によって設定した間引き率で主走査方向の画像情報をラインごとに画素単位で間引く主走査方向間引き手段と、（ト）副走査方向間引き手段によって間引かれた後の画像データをイメージセンサ同士の間隔に相当する量だけ格納する遅延メモリと、（チ）副走査方向の倍率および主走査方向の間引き率に応じて遅延メモリから１ライン単位で画像データを読み出す画像データ読み出し手段と、（リ）この画像データ読み出し手段によって読み出された画像データを用いて副走査方向の倍率に応じて補間されるラインの画像データを再生する副走査方向画像データ再生手段と、（ヌ）この副走査方向画像データ再生手段によって再生された画像データを主走査方向の間引き率に応じてそれぞれ主走査方向に画素単位で補間する主走査方向画像データ補間手段とを画像処理装置に具備させる。
【００１９】
すなわち請求項２記載の発明では、副走査方向に所定の間隔を置いて配置された複数のイメージセンサを備えた画像処理装置において、遅延メモリでそれぞれのイメージセンサ間の読み取りのタイミングの相違に起因する時間差を調整する一方、主走査方向領域設定手段によって主走査方向の倍率が拡大のときには原稿を主走査方向にどの長さにわたって読み取るかを設定して、主走査方向に読み取られる画像データの量が増加しないようにしている。また、副走査方向間引き手段を設けて、副走査方向の倍率が所定倍率以上のときは画像情報の読み取られる領域の重複する程度に従ってこの重複部分の画像情報をライン単位で間引くことにしているので、画像情報を基本的に欠落させることなく、副走査方向の画像情報を減少させることができる。また、主走査方向については所定の場合に間引きを行うことにしている。このために主走査方向間引き率設定手段が設けられている。主走査方向間引き率設定手段は、データ量比較手段によって副走査方向の倍率が前記した所定倍率未満のときには間引きを行わない。また、これ以外の場合でも、副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合の方が主走査方向のデータ量の増加の割合よりも大きくないとき主走査方向の間引きが行われないように設定する。そして、これら以外の場合には副走査方向の倍率に副走査方向間引き手段の副走査方向の間引きによる副走査方向の画像データの減少の割合を掛けて得られる副走査方向のデータ量の増加の割合から主走査方向のデータ量の増加の割合で除した値に主走査方向間引き率を設定する。これにより、主走査方向と副走査方向の間引き率のバランスがとれて視覚的に良好な画像の再現が可能になる。主走査方向の間引きを行うときには主走査方向間引き手段がこれを行う。ギャップ補正を行うための遅延メモリは、副走査方向の間引き処理が行われた画像データを格納するが、遅延メモリ自体がこの間引き処理を行ってもよいし、行わなくてもよい。遅延メモリから読み出された画像データは請求項１記載の発明と同様に主走査方向あるいは副走査方向に補間される。
【００２０】
このように請求項２記載の発明では、副走査方向の倍率が増大したような場合には画像の読み取りの重複する範囲でライン単位の画素の間引きを行い、補間処理でこれを再現することにしたので、画像の拡大時においても画像情報の欠落や劣化を最小限に止めて、等倍時に必要とされるメモリ容量あるいはこれ以外の所定のメモリ容量の遅延メモリに画像データを一時的に格納するだけでイメージセンサ間のギャップを補正することが可能になる。
【００２１】
請求項３記載の発明では、請求項１または請求項２記載の画像処理装置において複数のイメージセンサは、カラー画像を色の成分に分けて読み取る３本のセンサであることを特徴としている。
【００２２】
すなわち、カラーの読み取りを行う際に読み取る各色に応じてイメージセンサを配置すると、これらのイメージセンサ間で読み取りの際の位置のギャップを発生させるが、これに基づく画像データ遅延用のメモリの容量を最小限にすることができ、画像の拡大率の範囲を特に制限することなく、高品位な画像の表示またはプリントアウトを可能にしている。また、各色を１本のイメージセンサで読み取らず、色別にイメージセンサを使用することができるので、高画質の画像を得ることが可能になる。
【００２３】
請求項４記載の発明では、請求項１または請求項２記載の画像処理装置において複数のイメージセンサは、主走査方向の読み取りを分割して行う複数のセンサであることを特徴としている。
【００２４】
すなわち、カラーまたは単色画像の読み取りを行う際に、原稿の主走査方向の長さが長いとイメージセンサをこの主走査方向に複数つなぎ合わせるように配置して、これらのイメージセンサ間で副走査方向にギャップを発生させる場合があるが、これに基づく画像データ遅延用のメモリの容量を最小限にすることができ、画像の拡大率の範囲を特に制限することなく、高品位な画像の表示またはプリントアウトを可能にしている。また、主走査方向に比較的短い長さのイメージセンサを使用することができることで、イメージセンサのコストダウンと歩留りの向上を図ることも可能である。
【００２５】
【発明の実施の形態】
【００２６】
【実施例】
以下実施例につき本発明を詳細に説明する。
【００２７】
図１は本実施例の画像処理装置の全体的な構成を表わしたものである。この画像処理装置１０１は、画像読取部１０２を有している。画像読取部１０２は、図示しない原稿を読み取り、色分解された３色（Ｒ、Ｇ、Ｂ色）の画像データを出力するようになっている。
【００２８】
図２は、本実施例の画像読取部におけるイメージセンサの配置状態を表わしたものである。レッド（赤）色の読み取りを行うＲセンサ１０３と、グリーン（緑）色の読み取りを行うＧセンサ１０４およびブルー（青）色の読み取りを行うＢセンサ１０５はそれぞれ原稿の読取ラインの方向としての主走査方向１０６に配置されており、それぞれの副走査方向１０７の間隔Ｄは等倍時で９ライン分となっている。すなわち、副走査方向１０７に等倍で画像の読み取りが行われる場合で、かつ原稿の同一副走査方向の位置をＲセンサ１０３、Ｇセンサ１０４およびＢセンサ１０５の順で読み取っていくものとすると、Ｂセンサ１０５の画像データが出力される時点でＧセンサ１０４からは９ライン先の画像データが出力され、Ｒセンサ１０３からは更に９ライン先の画像データが出力される。
【００２９】
図１に戻って説明を続ける。画像読取部１０２から出力されるこれら３種類の画像データ１０８はＡ／Ｄ変換器１０９に入力される。Ａ／Ｄ変換器１０９はこれらのアナログレベルの画像データ１０８を例えば２５６階調のディジタル信号に変換する。変換後の３種類の画像データ１１１は、ギャップ補正回路１１２に入力される。ギャップ補正回路１１２では、後に詳細に説明するようにこれらＲ、Ｇ、Ｂ３色の画像データにおけるイメージセンサ１０３〜１０５間のギャップを補正する。ギャップの補正された画像データ１１３はシェーディング補正回路１１４に入力され、Ｒ、Ｇ、Ｂ３色の画像データのそれぞれについてイメージセンサ１０３〜１０５の出力レベルの補正が行われる。シェーディングの補正が行われた画像データ１１５は入力階調補正回路１１６に入力され、色変換の処理を行う前に階調に対する補正が行われる。入力階調補正回路１１６から出力される画像データ１１７は色変換回路１１８に入力され、これら３色の画像データ１１７を基にして各画素位置でＹ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）の３色に変換する色変換処理が行われる。
【００３０】
色変換によって得られた３色の画像データ１１９は、墨生成ＵＣＲ（下色除去）回路１２１に入力される。墨生成ＵＣＲ回路１２１では、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）の３色の記録色に墨（黒）色の色成分を加えた４色の画像データを発生させる。これは、印刷する記録色との関係で暗部や黒色の再現を良好にするためにＹ、Ｍ、Ｃの３色の色成分の一部を適宜黒色の成分に置き換えるための処理である。黒色の成分に置き換えた量に応じて、対応するＹ、Ｍ、Ｃの３色の色成分のレベルを補正するのが下色除去を行う回路部分である。４色の画像データ１２２は、拡大縮小回路１２３に入力され、画像の拡大あるいは縮小が指定されたときの画像データのこれに伴う電気的な処理を行う。
【００３１】
処理後の画像データ１２４はＭＴＦ補正回路１２５に入力される。ＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）補正回路１２５では、文字と写真の部分のそれぞれで表現特性を良好にするための補正を行うようになっている。ＭＴＦ補正回路１２５から出力された画像データ１２６は出力階調補正回路１２７によって階調の補正が行われる。このようにして得られた４種類の画像データ１２８はパルス幅変調回路１２９に入力されて、各色のドットサイズに対応したパルス幅が設定される。パルス幅変調回路１２９の出力１３１は、例えばレーザプリンタの機構部から構成される記録部１３２に供給され、Ｙ、Ｍ、Ｃおよび墨色からなる４色の記録色を用いて図示しない用紙にカラー画像が記録されることになる。
【００３２】
ギャップ補正回路の概要について
【００３３】
図３は、本実施例の画像処理装置のギャップ補正回路を原理的に表わしたものである。このギャップ補正回路の概要をまず説明する。図１に示したＡ／Ｄ変換器１０９から出力される３種類の画像データ１１１のうちのレッドの画像データ１１１Ｒは第１の間引き回路１４１Ｒに入力され、この画像データについて主走査方向の倍率に応じた間引きが行われる。同様にグリーンの画像データ１１１Ｇは第２の間引き回路１４１Ｇに入力され、この画像データについて主走査方向の倍率に応じた間引きが行われる。ブルーの画像データ１１１Ｂはこのまま処理されることなく、後段の回路に送出される。
【００３４】
第１および第２の間引き回路１４１Ｒ、１４１Ｇから出力される画像データ１４２Ｒ、１４２Ｇは、副走査方向の間隔２ＤまたはＤを走査する時間だけ第１または第２の遅延メモリ１４３Ｒ、１４３Ｇで遅延される。そして、第１の遅延メモリ１４３Ｒから出力される画像データ１４５Ｒは第１の副走査補間回路１４６Ｒによって副走査方向の補間処理が行われ、更に必要な場合にはこれから出力される画像データ１４７Ｒが第１の主走査方向拡大回路１４８Ｒによって主走査方向に拡大されて、画像データ１４９Ｒとして後段の回路に供給されるようになっている。第２の遅延メモリ１４３Ｇから出力される画像データ１４５Ｇについても、第２の副走査補間回路１４６Ｇによって副走査方向の補間処理が行われ、更に必要な場合にはこれから出力される画像データ１４７Ｇが第２の主走査方向拡大回路１４８Ｇによって主走査方向に拡大されて、画像データ１４９Ｇとして後段の回路に供給されるようになっている。
【００３５】
図３に示したこのギャップ補正回路１１２には、この他に領域設定回路１５１と間引き率算出回路１５２およびメモリ制御回路１５３が設けられている。このうち、領域設定回路１５１は主走査方向の倍率に応じて主走査方向における読み取られる原稿の領域を設定する回路である。この領域設定回路１５１には、ライン同期信号１５４と、主走査方向の倍率を示す主走査方向倍率情報１５５および原稿のサイズ情報１５６が入力されるようになっている。そして、ライン同期信号１５４に同期して原稿の主走査方向の読取領域を設定し、それ以外の領域に対しては画像データをマスクするための画像マスク信号１５７を出力するようになっている。また、領域設定回路１５１は主走査方向の画素数を示す主走査画素数情報１５９も出力する。
【００３６】
これら画像マスク信号１５７と主走査画素数情報１５９と、間引き率算出回路１５２から出力される間引き率１６１および間引き率の逆数１６２は、メモリ制御回路１５３に入力される。メモリ制御回路１５３にはこの他に、副走査方向の倍率を示す副走査方向倍率情報１６３とページ同期信号１６４も入力される。メモリ制御回路１５３はこれらの信号あるいは情報を基にしてレッドおよびグリーンの読取色について副走査方向の補間処理を行う際にそれぞれ使用する補間係数１６６Ｒ、１６６Ｇを出力し、このうち前者の係数１６６Ｒを第１の副走査補間回路１４６Ｒに、また後者の係数１６６Ｇを第２の副走査補間回路１４６Ｇにそれぞれ供給する。メモリ制御回路１５３は、この他、第１および第２の遅延メモリ１４３Ｒ、１４３Ｇに対する画像データ１４２Ｒ、１４２Ｇの読み書きを制御するためのリード・ライト制御信号１６８Ｒ、１６８Ｇを出力する。
【００３７】
なお、間引き率算出回路１５２から出力される間引き率１６１は、メモリ制御回路１５３に供給される他、第１および第２の主走査方向拡大回路１４８Ｒ、１４８Ｇに供給され、主走査方向の画像データの拡大処理に使用される。また、間引き率算出回路１５２から出力される間引き率の逆数１６２は、メモリ制御回路１５３に供給されると共に、第１および第２の間引き回路１４１Ｒ、１４１Ｇに供給される。
【００３８】
次に以上のような構成のギャップ補正回路１１２の各部を詳細に説明する。
【００３９】
マスク処理について
【００４０】
図４は、領域設定回路によるマスク処理を説明するためのものである。図３で示した領域設定回路１５１には、図４（ａ）で示すようなライン同期信号１５４が入力される。ライン同期信号１５４は、図２で示した各イメージセンサ１０３〜１０５が１ラインずつ画像データの読み取りを行うタイミングで立ち上がる信号である。同図（ｂ）に示す画像マスク信号１５７は、この立ち上がりに同期して立ち上がり、この立ち上がっている状態で画像データを通過させる。画像マスク信号１５７の立ち下がる時点は、拡大する画像の主走査方向における終了時点であり、ライン同期信号１５４が１ライン分の画像データの読み取りを終了させる時点とは異なっている。一般に拡大コピーをとるような場合には、原稿の全幅を読み取っても、記録する用紙側にこれに対応した幅のプリント領域が存在しなければプリント領域の存在しない部分は無駄な読み取りとなる。すなわち、各イメージセンサ１０３〜１０５は、出力する用紙に対応した領域だけ主走査方向に読み取りを行えば足りる。
【００４１】
例えばＡ３判のサイズの原稿を主走査方向に２００パーセント（％）に拡大してＡ３判の用紙に出力するものとする。この場合には、原稿の左隅から読み取りを開始するものとすると、この原稿のちょうど右半分はプリントされないことになる。そこで、この場合には原稿の左半分の領域のみ読み取れば良い。この場合、図４に示すようにＨ（ハイ）レベルで画像データを通過させる画像マスク信号１５７の幅ＴＭ  は、ライン同期信号１５４の画像読み取り幅ＴＬ  のちょうど半分となる。したがって、図３に示した領域設定回路１５１は、ライン同期信号１５４と、主走査方向倍率情報１５５および原稿のサイズ情報１５６を入力して、画像として有効でない領域がＬ（ロー）レベルとなるような画像マスク信号１５７を出力する。
【００４２】
間引き率の算出について
【００４３】
次に図３に示した間引き率算出回路１５２について説明する。間引き率算出回路１５２は、主走査方向倍率情報１５５と原稿のサイズ情報１５６および副走査方向倍率情報１６３から主走査方向の間引き率を算出する。領域設定回路１５１の箇所で説明したように、主走査方向について考えると、どのような倍率であっても所定サイズのメモリ（通常は１００％のサイズの画像に対して用意されたメモリ）で画像の読み取りと記録のための処理が可能になる。拡大率が大きいほど有効に読み取る主走査方向の幅が狭くなるからである。
【００４４】
しかしながら、現実の画像処理装置では、このように一定サイズのメモリを用意するだけでは画像の格納に対応できなくなる場合がある。例えば次のような場合である。
▲１▼原稿の最大読み取りサイズよりも大きなサイズの用紙を扱うことのできる画像処理装置で、このようなより大きなサイズの用紙を使用して拡大コピーをとるような場合。
▲２▼縦横両方向に独立して倍率を変更することのできる画像処理装置で、主走査方向よりも副走査方向の倍率を大きく設定するような場合。
【００４５】
後者の場合の説明を補足する。画像を拡大したコピーをとるような場合、拡大率を縦方向と横方向（副走査方向と主走査方向）で異なって設定すると、これを原因として両方向の解像度が極端に異なってしまう場合がある。このように両方向の解像度が極端に異なると、人間の目ではこれを不自然な画像として把握する傾向がある。例えば斜め線を読み取ってこれを記録するような場合に、一方向のみに偏った拡大を行うと、斜線を構成する縦方向と横方向の階段状の折れ線の幅が異なってくる。そして、その差あるいは比がある程度大きくなると、画像の表現に不自然さが生じる。このような不自然さを与えないために、副走査方向の倍率が主走査方向の倍率よりもある程度大きくなるような場合には、主走査方向についても画情報を補足する必要があり、これに伴って画像情報を蓄積するメモリの容量が足りなくなる場合があるからである。
【００４６】
本実施例の画像処理装置では、このような事情でメモリの容量が足りなくなる事態を解消するために、所定の条件下で主走査方向の画像データを間引くことにして有限のメモリ容量でギャップ補正が行えるようにしている。また、このように主走査方向の画像データを間引くことで副走査方向に間引かれる画像データとのバランスをとっている。
【００４７】
副走査方向の倍率について
【００４８】
図５は、副走査方向の倍率が１００％の場合の読み取られる画素の位置の関係を表わしたものである。図で矢印１０６が主走査方向を示しており、矢印１０７が副走査方向を示している。イメージセンサの特定の画素に着目してみると、あるラインでは実線で示すような位置の画素１７３１  となり、次のラインでは破線で示すような位置の画素１７３２  となる。ただし、この図ではそれぞれの画素１７３１  、１７３２  を区別して表示できるように主走査方向１０６に多少ずらして図示している。
【００４９】
この図５に示すように副走査方向の倍率が１００％の場合には、あるラインの画素１７３１  と、その次のラインの画素１７３２  とは副走査方向１０７に重複することなく隣接して配置される。
【００５０】
図６は、副走査方向の倍率が２００％に増加した場合の読み取られる画素の位置の関係を表わしたものである。図５と同一部分には同一の符号を付している。この図ではあるラインで実線で示すような位置の画素１７３１  となり、次のラインでは破線で示すような位置の画素１７３２  となり、更に次のラインでは一点鎖線で示すような位置の画素１７３３  となる。ただし、この図６でも各画素１７３１  〜１７３３  の位置を、主走査方向１０６にそれぞれ多少ずらして表示している。
【００５１】
図６を図５と比較すると分かるように、倍率が２００％と２倍に増加すると、副走査方向１０７の画素１７３の移動量は半分になる。この結果、図６では２ライン分だけ移動後の画素１７３３  が図５の画素１７３２  と同一位置の画像データとなる。一般に副走査方向１０７の倍率が２００％以上になると、読み取ったラインの画像データはその直前のラインの画像データと５０％以上重なった領域を読み取っている。したがって、図６であるラインの画素１７３１  と２ライン後の画素１７３３  の画像データを読み込めば、その中間のラインの画素１７３２  の画像データはこれらの２ライン分の画像データとしてすでに読み取られていることになる。このことから、副走査方向１０７の倍率が２００％以上となったときには、その倍率に応じてラインを副走査方向に適宜間引き、前後のラインのデータの補間によってそれらのラインを再生成しても、画質があまり劣化しないという結論を導き出すことができる。
【００５２】
そこで本実施例の画像処理装置では、副走査方向１０７の読み取りについて次のような原則を採用する。
（ａ）副走査方向１０７の倍率が２００％未満では、画像データを副走査方向１０７に対して間引かない。
（ｂ）副走査方向１０７の倍率が２００％以上３００％未満では２ライン中、１ラインを間引く。３００％以上で４００％未満の場合には３ライン中の２ラインを間引く。以下同様である。
【００５３】
間引き率算出回路の動作について
【００５４】
図３に示した間引き率算出回路１５２は、以上の原則に従って行われる副走査方向１０７の間引きとの関係で主走査方向１０６の間引き率の算出を行う。この算出に際しては、まず副走査方向１０７に間引きが行われるとの前提にたって、▲１▼主走査方向１０６の読み取るべき画像データが１００％の場合に比べて何分の１になったかと、▲２▼副走査方向１０７の画像データの量が１００％に比べて何倍になったかを算出する。そして、▲２▼で求めた▲３▼副走査方向１０７の画像データ量の増大の方が▲１▼で求めた主走査方向１０６の画像データの減少の割合よりも大きい場合に、主走査方向の間引きを実行する。このとき、先に説明した副走査方向１０７の倍率に対応した間引き処理が行われる。
【００５５】
図７は、主走査方向についての間引き率の算出のための流れを表わしたものである。まず、副走査方向１０７の倍率が２００％以上であるかどうかの判断が行われる（ステップＳ１０１）。２００％未満であれば（Ｎ）、副走査方向１０７の間引きが行われないので、主走査方向１０６の間引き率Ｒは１００％のままとなって（ステップＳ１０２）、間引きが行われることなく処理が終了する（エンド）。
【００５６】
副走査方向１０７の倍率が２００％以上であれば、この方向に間引きが行われる。そこで副走査方向１０７の倍率に応じて副走査方向のデータ量の減少の割合ｓが算出される（ステップＳ１０３）。この算出には、前記した（ｂ）の原則が適用される。例えば画像処理装置の最大原稿読取サイズがＡ３判で、収容できる最大用紙サイズもＡ３判であるとする。読み取る原稿がＡ３判で、主走査方向１０６の倍率が１２０％、副走査方向１０７の倍率が２５０％とする。この場合の副走査方向のデータ量の減少の割合ｓは、副走査方向１０７の倍率が２００％以上３００％未満なので、０．５となる。副走査方向のデータ量の減少の割合ｓは、副走査方向１０７の倍率に対応するテーブルを作成しておくことで容易に求めることができる。例えば２００％以上３００％未満についてはデータ量の減少の割合ｓを０．５に設定し、３００％以上４００％未満では０．３３に、それ以上は同様に設定したテーブルがそれである。
【００５７】
データ量の減少の割合ｓが求められたら、これによる副走査方向１０７のデータ量の割合ＳＳを算出する（ステップＳ１０４）。この例では、副走査方向１０７の倍率の分だけ画像データの量が増加して、データ量の減少の割合ｓだけ減少するので、データ量の割合ＳＳは次の式（１）で演算されることになる。
【００５８】
0003586967.tif 000002
【００５９】
次に、主走査方向１０６の画像データの減少割合ＦＳの演算を行う（ステップＳ１０５）。前記した例では、画像データの減少割合ＦＳは次の式（２）で演算される。
【００６０】
0003586967.tif 000003
【００６１】
このようにして副走査方向１０７のデータ量の増加の割合ＳＳと主走査方向１０６の画像データの減少の割合ＦＳが求まったら、前者が後者よりも大きい値であるかどうかの判断が行われる（ステップＳ１０６）。割合ＳＳの方が小さいか両者が等しい値であった場合には（Ｎ）、主走査方向１０６について間引きが行われない（ステップＳ１０２）。これに対して割合ＳＳの方が大きい場合には（Ｙ）、主走査方向１０６の間引きが行われることになる。前記した例では間引き率Ｒが次の（３）式により演算される（ステップＳ１０７）。
【００６２】
0003586967.tif 000004
【００６３】
以上のようにして主走査方向１０６についての画像データの間引き率Ｒが算出されたら、間引き率の逆数１６２（図３参照）が求められ、この値が図３に示した第１および第２の間引き回路１４１Ｒ、１４１Ｇに入力される。これらの間引き回路１４１Ｒ、１４１Ｇでは、図３に示す領域設定回路１５１によって生成された画像マスク信号１５７がイネーブルになっている間、その指定された間引き率Ｒで画像データを主走査方向１０６に間引くことになる。
【００６４】
図８は、画像データを主走査方向に間引く様子を説明するためのものである。このうち同図（ａ）は図３の各間引き回路１４１Ｒ、１４１Ｇに入力される画像データ１１１Ｒ、１１１Ｇ（この図では総括して画像データＤ０  、Ｄ１  、Ｄ２  、……と表示する。）を示している。ここでは便宜上、画像データが主走査方向１０６に８０％となるように間引かれる（間引き率８０％）ものとして説明を行う。図（ａ）で１番上の“０”から“６”までの数字は順に画素単位で入力される画像データＤ０  、Ｄ１  、Ｄ２  、……の画素番号を示している。同図（ａ）の各目盛は、これら画像データＤ０  、Ｄ１  、Ｄ２  、……の入力されるタイミングを表わしている。同図の右方向に時間が経過している。このように図２に示した各イメージセンサ１０３〜１０５から出力されるアナログレベルの画像データ１０８がＡ／Ｄ変換された後の画像データ１１１における各画素の位置と画素番号は対応することになる。
【００６５】
同図（ｂ）は主走査方向に間引かれて出力される画像データの様子を表わしている。間引き率Ｒが８０％のときは、その逆数１／Ｒは、１．２５となる。図（ｂ）の一番上は画素番号を表わしており、真中の目盛は、各画素の位置を表わしている。同図（ｂ）の一番下は間引き後に出力されるデータである。主走査方向１０６に８０％となるような間引きが行われる結果として、間引き率Ｒの逆数の１．２５に対応する各位置で画像データが出力されることになる。このとき、同図（ａ）と対比して画素位置が正確に一致する画素番号が“０”と“４”の出力側の画像データＤ０  、Ｄ５  については、同図（ａ）の画像データＤ０  、Ｄ５  をそのまま使用することができる。
【００６６】
これに対して、この図で示した出力側の残りの画素番号“１”、“２”、“３”および“５”の画素については、これらの画素位置で画像の読み取りが行われていない。そこで、同図（ａ）における実際に読み取られた画像データＤ０  、Ｄ１  、Ｄ２  、……のうちのこれらの前後に位置するものを使用し、補間処理を行ってこれらの画像データを作成する。
【００６７】
まず、出力される画素番号“１”の画像データについては、その位置が同図（ａ）の画素番号“１”と画素番号“２”の間に存在する。このため、これらの位置の画像データＤ１  、Ｄ２  を使用して、これらの位置までの距離に重み付けを行って出力画像データとする。間引き後の画素番号“１”の画像データの画素位置は“１．２５”なので、その出力画像データの値は次の（４）式により求められる。
【００６８】
画素番号“１”の出力画像データ：
（１−０．２５）Ｄ１  ＋０．２５Ｄ２        ……（４）
【００６９】
同様に画素番号“２”の出力画像データは、その画素位置が“２．５”であり、同図（ａ）の画素番号“１”と画素“２”のちょうど中間に存在する。したがって、これは（１−０．５）Ｄ２  ＋０．５Ｄ３  となる。以下同様にして間引き後の各出力画像データを得ることができる。これらの出力画像データの値については、同図（ｂ）のそれぞれの画素位置に示しておいた。
【００７０】
図３における各間引き回路１４１Ｒ、１４１Ｇで間引かれ、かつ記録濃度について補間処理の行われた画像データ１４２Ｒおよび１４２Ｇは対応する第１または第２の遅延メモリ１４３Ｒ、１４３Ｇに供給され、遅延処理が行われる。
【００７１】
図９は、間引き率Ｒが８０％の場合の間引き回路の入力画像データと出力画像データの関係を表わしたものである。同図（ａ）は図２に示した各イメージセンサ１０３〜１０５の画素出力に同期した画素クロック１８１である。同図（ｂ）は、図３に示した画像データ１１１Ｒ、１１１Ｇ、１１１Ｂであり、図９（ｃ）は間引き回路１４１Ｒ、１４１Ｇから出力される画像データ１４２Ｒ、１４２Ｇのタイミングを示している。画像データ１４２Ｒ、１４２Ｇは間引き率Ｒに応じて歯抜けとなる。したがって、図３に示した第１または第２の遅延メモリ１４３Ｒ、１４３Ｇでは、歯抜けが生じたタイミングで画像データ１４２Ｒ、１４２Ｇが書き込まれないようにタイミングの制御が行われる。この機能を果たすのがメモリ制御回路１５３である。
【００７２】
メモリ制御回路について
【００７３】
メモリ制御回路１５３は、各間引き回路１４１Ｒ、１４１Ｇの出力する画像データ１４２Ｒ、１４２Ｇを、対応する第１または第２の遅延メモリ１４３Ｒ、１４３Ｇに書き込むタイミングと読み出すタイミングについての制御を行う。書き込みについては、前記したように歯抜けの生じた箇所では行わない。また各間引き回路１４１Ｒ、１４１Ｇから各走査ラインごとの画像データ１４２Ｒ、１４２Ｇが出力されるが、これらは副走査方向１０７に間引きが行われるラインのものについて対応する第１または第２の遅延メモリ１４３Ｒ、１４３Ｇに対する書き込みが禁止される。すなわち、これにより副走査方向１０７におけるライン単位の間引きが行われる。
【００７４】
更に、主走査方向に拡大を行う場合にはイメージセンサ１０３、１０４それぞれについて１ライン分の画像データ１４２Ｒ、１４２Ｇの全長について書き込みが行われるのではなく、画像マスク信号１５７（図４）がＨレベルとなっている区間のみで書き込みが行われる。そこで、後の２つについてのメモリ制御回路１５３の制御について次に説明を行う。
【００７５】
図１０は、副走査方向の倍率が２５０％のときの遅延メモリへの書込制御の様子を表わしたものである。同図（ａ）は画像マスク信号１５７（図３参照）を示している。画像マスク信号１５７がイネーブルになると、これによって画像データ１１１Ｒ、１１１Ｇの取り込みを制限する間引き回路１４１Ｒ、１４１Ｇから図１０（ｂ）に示すように主走査方向に間引かれた画像データ１４２Ｒ、１４２Ｇが出力される。画像マスク信号１５７がそれぞれイネーブルとなった区間が記録時における１ライン分の区間Ｌである。
【００７６】
副走査方向の倍率が２００％以上で３００％未満のときには、すでに説明したように２ラインに１ラインの割合でラインの間引きが行われる。したがって、図３に示す第１および第２の遅延メモリ１４３Ｒ、１４３Ｇに対する画像データ１４２Ｒ、１４２Ｇの書き込みは、図１０（ｃ）に示すように２ラインに１ラインの割合で禁止される。メモリ制御回路１５３によるこのような書込制御は、第１および第２の遅延メモリ１４３Ｒ、１４３Ｇに対する書込時のアドレスのカウントアップを、書き込みの禁止される状態で停止するようにすればよい。
【００７７】
図１１は、一例として副走査方向の倍率が２５０％のときの第２の遅延メモリに対する画像データの書き込み時のアドレス制御の様子を表わしたものである。第２の遅延メモリ副走査方向の倍率が２５０％のときには、第２の遅延メモリ１４３Ｇに２ラインに１ラインの割合で画像データが書き込まれていく。図２に示したように本実施例ではＲセンサ１０３、Ｇセンサ１０４およびＢセンサ１０５の副走査方向１０７の間隔Ｄが等倍時で９ライン分となっている。そこで副走査方向１０７に２５０％の拡大を行う場合には、Ｒセンサ１０３に対応する第１の遅延メモリ１４３Ｒについて２．５×９×２ライン分の遅延、すなわち２２．５×２ライン分の遅延が必要になる。また、Ｇセンサ１０４に対応する第２の遅延メモリ１４３Ｇについては、間隔Ｄが“９”なので２２．５ライン分の遅延が必要になる。
【００７８】
そこで、現在のラインを含めて２４ライン前までの画像データが１ライン置きに第２の遅延メモリ１４３Ｇに格納される。この際の書き込みアドレスは、間引かれる１ラインごとに書込時のアドレス（ＡＤＤ）のカウントアップを停止させるようにしながら実線１９１で示す方向で順にカウントアップし、１３ライン分の画像データを書き込んだら、破線１９２で示すように再び先頭のアドレスに戻して、同様の制御を繰り返せばよい。
【００７９】
次に、このようにして第１および第２の遅延メモリ１４３Ｒ、１４３Ｇに書き込まれた画像データを遅延させて読み出すためのメモリ制御回路１５３の制御の様子を説明する。ここでは、後者の第２の遅延メモリ１４３Ｇを例にとって説明する。第２の遅延メモリ１４３Ｇについては、遅延量が２２．５ラインであり、半端な値である。そこで、この遅延されたラインの画像データを既存のラインの画像データの補間処理によって生成する。ここで副走査方向１０７に補間処理を行わないライン同士の場合には、２２ライン前と２３ライン前の画像データ１４５Ｇを用いて、主走査方向１０６の補間処理と同様の原理で副走査方向１０７についての２２．５ライン前の画像データ１４５Ｇを生成し、これをラインごとに繰り返せばよい。
【００８０】
ところが、副走査方向１０７の倍率が２５０％のときには、倍率が２００％以上３００％未満なので、２ラインに１ラインの間引きが行われている。したがって、２２．５ライン目の画像データ１４５Ｇは、第２の遅延メモリ１４３Ｇから２２ライン目および２４ライン目の画像データ１４５Ｇを読み出して第２の副走査補間回路１４６Ｇに入力することで作成する。ここで、奇数番目のラインが存在しないのは、図１０で説明したように第２の遅延メモリ１４３Ｇへの書き込みの段階ですでに間引かれてしまっているため、このような画像データはメモリ制御回路１５３から読み出すことができないからである。
【００８１】
そこで、第２の副走査補間回路１４６Ｇでは、２２ライン前の画像データと２４ライン前の画像データを用いて、両者の補間演算により２２．５ライン前のデータを生成する。その次のラインの画像データについては、もともと間引いてしまっているため、存在しない。そこで、前のラインを２０ライン分遅らせたデータと２２ライン分遅らせたデータの双方を使用して前のラインを２１．５ライン遅らせた画像データを生成し、これをそのラインを２２．５ライン遅らせた画像データ１４７Ｇとして得るようにしている。すなわち、１ラインごとに２２．５ライン前と２１．５ライン前の画像データ１４７Ｇを繰り返し生成すればよい。このようにして、補間演算した値を使用することなく、それぞれの遅延量の画像データを補間処理によって生成し、副走査方向１０７に間引かれたラインを復元する。
【００８２】
このようにして副走査方向１０７についての間引かれたラインの復元処理が行われたら、今度は第１および第２の主走査方向拡大回路１４８Ｒ、１４８Ｇで主走査方向の画像データの拡大処理が行われる。すなわち、第１および第２の主走査方向拡大回路１４８Ｒ、１４８Ｇで間引き率の逆数を拡大率とする拡大処理を行う。ブルーの画像データ１１１Ｂについては主走査方向１０６の間引き処理が行われていないので、主走査方向拡大回路が設けられていない。
【００８３】
図１２は、遅延メモリから読み出した画像データを元のデータに復元する様子を示したものである。同図（ａ）はライン同期信号１５４を示している。このライン同期信号１５４の立ち上がりに同期して例えば第２の遅延メモリ１４３Ｇから補間を行うための２種類の画像データ１４５Ｇ１  （同図（ｂ））、１４５Ｇ２  （同図（ｃ））が読み出される。この例の場合、第２の副走査補間回路１４６Ｇはこれら２種類の画像データ１４５Ｇ１  、１４５Ｇ２  を基にして、間引かれていたラインの画像データ１４７Ｇを作成する（同図（ｄ））。この画像データ１４７Ｇは、第２の主走査方向拡大回路１４８Ｇに入力されて、主走査方向の補間処理が行われて元のデータ量となり、画像データ１４９Ｇ（同図（ｅ））として後段の回路に供給され記録に使用されることになる。
【００８４】
次に、この実施例における画像処理装置の具体的な回路構成を示すことにする。
【００８５】
領域設定回路の具体例
【００８６】
図１３は、領域設定回路の具体的な構成を表わしたものである。図３に示した領域設定回路１５１は、主走査方向倍率情報１５５を入力してその逆数を求める逆数テーブル２０１と、原稿のサイズ情報１５６を入力してこれを主走査方向１０６における画素数に変換する主走査方向画素数変換テーブル２０２の２つのテーブルを備えている。これらのテーブル２０１、２０２は例えばＲＯＭ（リード・オンリ・メモリ）によって構成されている。乗算器２０３は、逆数テーブル２０１から出力される逆数情報２０４と主走査方向画素数変換テーブル２０２から出力される画素数情報２０５を用いて主走査方向の読み取りの対象となる画素数を表わした主走査画素数情報１５９を出力する。この主走査画素数情報１５９は後段のメモリ制御回路１５３に供給される他、比較器２０６の一方に比較対象のディジタル値として入力される。
【００８７】
一方、図４に示したように読み取りラインの開始時にＨレベルとなり終了時にＬレベルとなるライン同期信号１５４は、カウンタ２０７のクリア端子に負論理で入力される。このカウンタ２０７のクロック入力端子にはこの画像処理装置の図示しないクロック発生器から出力される画素クロック１８１（図９参照）が入力されるようになっている。この画素クロック１８１は、図２に示したＲセンサ１０３、Ｇセンサ１０４およびＢセンサ１０５が１画素ずつ画像データを出力するタイミングに同期したクロックである。したがって、カウンタ２０７は、ライン同期信号１５４が立ち上がった時点から画素クロック１８１の入力数をカウントし、１ラインの読み取りが終了するたびにその内容がクリアされることになる。カウンタ２０７の出力するカウント値２０９は、比較器２０６の他方の入力端子に入力される。
【００８８】
比較器２０６は、主走査画素数情報１５９の示す数値がカウント値２０９よりも大きいかこれと等しい間、Ｈレベルの画像マスク信号１５７を出力する。図４（ｂ）はこの画像マスク信号１５７を示している。原稿の主走査方向１０６の幅が長い程、画像マスク信号１５７のＨレベルの時間幅ＴＭ  が長くなり、また主走査方向倍率が大きくなるほど画像マスク信号１５７のＨレベルの時間幅ＴＭ  が短くなることになる。
【００８９】
第２の間引き回路の具体例
【００９０】
図１４は、第２の間引き回路の具体的な回路構成を表わしたものである。第１の間引き回路１４１Ｒは第２の間引き回路１４１Ｇと回路構成が同一なので、その図示は省略する。第２の間引き回路１４１Ｇは、前記したように主走査方向の間引きを行うためのもので、マスク信号１５７と画素クロック１８１がカウンタ２１１に入力されるようになっている。マスク信号１５７がＬレベルのときにこのカウンタ２１１のカウント値がクリアされる一方、マスク信号１５７がイネーブルとなっているときの画素数が有効画素数情報２１２として比較器２１３のＢ入力端子に入力するようになっている。
【００９１】
また、マスク信号１５７は同様に第１の加算器２１４のクリア端子に負論理で入力するようになっており、画像データが有効な区間で間引き率の逆数１６２（図３参照）と第１のアンド回路２１５の出力信号２１６とを加算するようになっている。ここで第１のアンド回路２１５は、第１の加算器２１４の出力する加算値２１７を第１のラッチ回路２１８でラッチした値２１９を比較器２１３の出力がＨレベルの状態で通過させるようにしている。比較器２１３はこのラッチした値２１９における整数部２１９ＡをＡ入力端子側に入力して、これがＢ入力端子側に入力した有効画素数情報２１２と等しいときに比較出力２２１をＨレベルとし、これ以外の場合にはＬレベルとする回路である。この比較出力２２１は第２のアンド回路２２２にも入力され、そのゲート制御用の信号として用いられている。
【００９２】
第１のラッチ回路２１８でラッチした加算値２１７の少数部２１９Ｂは、第１の乗算器２２４の一方の入力となると共に、減算器２２５のＢ入力端子に入力される。第１の乗算器２２４には画像データ１１１Ｇが入力されて乗算が行われ、その乗算結果２２６が第２の加算器２２７の一方の入力となるようになっている。また、減算器２２５のＡ入力端子には数値“１”が入力され、Ｂ入力端子に入力された少数部２１９Ｂの少数を減算するようになっている。この減算結果２２８は第２の乗算器２２９に入力され、第２のラッチ回路２３１のラッチ出力２３２と乗算される。ここで第２のラッチ回路２３１は、画素クロック１８１の入力されるタイミングで画像データ１１１Ｇをラッチするようになっている。第２の乗算器２２９の乗算結果２３３は第１の乗算器２２４の乗算結果２２６と第２の加算器２２７で加算され、その加算出力２３４が第２のアンド回路２２２に入力される。第２のアンド回路２２２からは画像データ１４２Ｇが出力されることになる。
【００９３】
このような構成の第２の間引き回路１４１Ｇの動作を、主走査方向１０６の間引き率が８０％の場合を例に挙げて説明する。マスク信号１５７が立ち上がる直前の状態ではカウンタ２１１および第１の加算器２１４の値がマスク信号１５７によってクリアされている。
【００９４】
この後、画素クロック１８１が入力するとこのタイミングでカウンタ２１１のカウント値２１２が“１”になる。第１の加算器２１４の値は間引き率の逆数１６２の値が間引き率が８０％の場合に“１．２５”であり出力信号２１６の値が“０”であるので、これらの加算値として“１．２５”となる。第１のラッチ回路２１８は、画素クロック１８１の出力されたタイミングでこの加算値をラッチする。この結果、第１のラッチ回路２１８から比較器２１３に出力される整数部２１９Ａは“１”となる。このため、この状態で比較器２１３は両入力端子Ａ、Ｂに共に数値“１”を入力することになり、比較出力２２１をＨレベルにする。第１のアンド回路２１５はこの状態でラッチした値２１９である“１．２５”を出力信号２１６として第１の加算器２１４にフィードバックする。この結果、第１の加算器２１４から出力される加算値２１７は、数値“１．２５”に“１．２５”を加算した“２．５０”となる。
【００９５】
この加算値２１７が第１のラッチ回路２１８にラッチされたタイミングで、カウンタ２１１は画素クロック１８１によってカウントアップされ、そのカウント値２１２が“２”になる。第１のラッチ回路２１８からこの時点で出力される整数部２１９Ａは“２”である。したがって、第１のアンド回路２１５はラッチした値２１９である“２．５０”を第１の加算器２１４にフィードバックする。このようにして、マスク信号１５７が立ち上がってから３つ目の画素クロック１８１が出力された時点で第１のラッチ回路２１８は、更に数値“１．２５”を加算した数値“３．７５”をラッチすることになる。同様にして、マスク信号１５７が立ち上がってから４つ目の画素クロック１８１が出力された時点で第１のラッチ回路２１８は、更に数値“１．２５”を加算した数値“５．００”をラッチする。
【００９６】
ところが、加算値２１７が数値“５．００”になったとき、カウンタ２１１は４つ目の画素クロック１８１を計数しているので、そのカウント値２１２が“４”になっている。したがって、比較器２１３はこの状態でＡ入力端子とＢ入力端子の入力値の一致を検出しなくなる。そこで、第１のアンド回路２１５はラッチした値２１９である“５．００”を通過させることができない。この状態で第１の加算器２１４はこの数値“５．００”を出力し続けている。このため、第１のラッチ回路２１８は４つ目の画素クロック１８１が出力された時点で同様に数値“５．００”をラッチすることになる。この時点で、カウンタ２１１のカウント値２１２が“５”にカウントアップされる。そこで、比較器２１３はこの時点で第１のアンド回路２１５にＨレベルの比較出力２２１を出力し、ラッチした値２１９である“５．００”が第１の加算器２１４にフィードバックされることになる。
【００９７】
次の表１は、第１の加算器２１４の出力する加算値２１７とカウンタ２１１の出力するカウント値２１２の変化の様子を表わしたものである。
【００９８】
【表１】
0003586967.tif 000005
【００９９】
すなわち、画素クロック１８１が５クロック分発生するたびに１クロックのタイミングで比較出力２２１がＬレベルに変化することになり、この割合は画像データ１１１Ｇを主走査方向１０６に間引く割合と一致することになる。
【０１００】
ところで、第２の間引き回路１４１Ｇでは間引かれた後の各画像データを補間処理によって求めている。この処理は図８で説明したように出力される画像データの画素位置に隣接する入力された画像データの２つの画素位置の画像データを距離によって重み付けて加算して求めることにしている。図８（ｂ）の画素番号“１”の画像データについて、この値は（１−０．２５）Ｄ１  ＋０．２５Ｄ２  であり、同図の画素番号“２”の画像データについて、この値は（１−０．５）Ｄ１  ＋０．５Ｄ２  である。
【０１０１】
図１４に示した第２の間引き回路１４１Ｇにおける第１の乗算器２２４はこれらのそれぞれ２項目に相当するものであり、少数部２１９Ｂの少数（０、０．２５、０．５、０．７５、０、……）に画像データ１１１Ｇを掛け合わせている。また、第２の乗算器２２９はこれらのそれぞれ１項目に相当するものであり、数値“１”から少数部２１９Ｂの少数（０、０．２５、０．５、０．７５、０、……）を引いたものに画像データ１１１Ｇを掛け合わせている。ここで、第２の乗算器２２９で画像データ１１１Ｇに掛け合わせる数値“１”から少数部２１９Ｂの少数を引いたものは、減算器２２５から出力される減算結果２２８が相当する。すなわち、減算器２２５ではＡ入力端子に数値発生器２３５から数値データ２３６として数値“１”を入力し、Ｂ入力端子に入力された少数部２１９Ｂの少数を減算している。
【０１０２】
第１および第２の乗算器２２４、２２９から出力される乗算結果２２６、２３３は第２の加算器２２７で加算され、その加算出力２３４が第２のアンド回路２２２のＨレベルの区間で画像データ１４２Ｇとして出力されることになる。
【０１０３】
メモリ制御回路の具体例
【０１０４】
図１５〜図１７はメモリ制御回路の具体例を表わしたものである。これらは同一の回路を図示の都合で上下に３分割したものである。図１５に示したメモリ制御回路の部分には、マスク信号１５７をクリア端子に負論理で入力すると共にクロック端子に画素クロック１８１を入力する第１のカウンタ２４１が配置されている。第１のカウンタ２４１の出力するカウント値２４２は第１の比較器２４３のＢ入力端子に供給され、そのＡ入力端子に供給されるラッチ回路２４０からのラッチ出力の整数部２４４Ａと比較されるようになっている。この比較結果が等しいときには、比較出力２４５がＨレベルとなり、これ以外の場合にはＬレベルとなる。この比較出力２４５はアドレスカウンタ２４６と２入力のアンド回路２４７に供給される。アンド回路２４７の出力信号２４８は第１の加算器２４９に入力されるようになっている。
【０１０５】
第１の加算器２４９には、加算の対象となる間引き率の逆数１６２と負論理でこの加算内容をクリアするためのマスク信号１５７が入力するようになっている。第１の加算器２４９の出力する加算値２５１はラッチ回路２４０に供給され、画素クロック１８１の入力されるタイミングでラッチされる。このうちの整数部２４４Ａは前記したように第１の比較器２４３のＢ入力端子に供給され、小数部も含めた全体２４４はアンド回路２４７の他方の入力端子に供給される。
【０１０６】
アドレスカウンタ２４６は、画素クロック１８１を入力すると共に、マスク信号１５７をイネーブル信号として入力し、またページ同期信号１６４をクリア信号として入力するようになっている。そして、第１の比較器２４３の比較出力２４５と第２の比較器２６１の比較出力２６２をもイネーブル信号として入力してアドレスのカウントの制御を行い、レッドの読取色についてのライトアドレス制御信号１６８ＲＷとグリーンの読取色についてのライトアドレス制御信号１６８ＧＷ（図３のリード・ライト制御信号１６８Ｒ、１６８Ｇ参照）を出力するようになっている。
【０１０７】
これらは図１６に示した第１〜第４の減算器２６４〜２６７に供給され、対応する第１〜第４の乗算器２６８〜２７１からそれぞれ出力される乗算結果２７３〜２７６とによってレッドまたはグリーンの読取色についてのリードアドレス制御信号１６８ＲＲ１  、１６８ＲＲ２  、１６８ＧＲ１  、１６８ＧＲ２  が出力されることになる。
【０１０８】
一方、副走査方向倍率情報１６３は図１５に示す第５の乗算器２８１に入力され、１／１００に演算される。この乗算結果としての副走査方向倍率の１００の位を表わす整数部２８２Ａは第３の比較器２８３のＡ入力端子に入力され、第２のカウンタ２８４の出力するカウント値２８５と比較される。ここで第２のカウンタ２８４は、マスク信号１５７をクロック端子に入力すると共に、第３の比較器２８３が両入力端子の入力の一致を検出したとき出力される非同期クリア信号２８６によってクリアされるようになっている。第２のカウンタ２８４の出力するカウント値２８５は第２の比較器２６１のＡ入力端子にも供給されるようになっており、そのＢ入力端子に数値発生器２８８から供給される数値“０”を示す数値データ２８９と比較され、その結果が前記した比較出力２６２としてアドレスカウンタ２４６に供給されるようになっている。
【０１０９】
図１６に示す回路部分には、第１〜第４の乗算器２６８〜２７１の他に第６および第７の乗算器２９１、２９２が配置されている。レッドに関する第６の乗算器２９１には副走査方向倍率情報１６３とＲ基準遅延数設定回路２９３からＲ基準遅延数情報２９４が供給される。グリーンに関する第７の乗算器２９２には副走査方向倍率情報１６３とＧ基準遅延数設定回路２９５からＧ基準遅延数情報２９６が供給される。これら第６および第７の乗算器２９１、２９２から出力される乗算結果２９８、２９９は、対応する第５または第６の減算器３０１、３０２のＢ入力端子に入力される。これら第５または第６の減算器３０１、３０２のＡ入力端子には第２のカウンタ２８４から出力されるカウント値２８５が入力されるようになっており、それぞれＢ入力端子側の数値からＡ入力端子側の数値の減算処理が行われる。
【０１１０】
第５および第６の減算器３０１、３０２の減算結果３０３、３０４は、対応する第１または第２の除算器３０５、３０６のＢ入力端子に供給される。これら第１および第２の除算器３０５、３０６のＡ入力端子には、第５の乗算器２８１から副走査方向倍率を１／１００にした乗算結果の整数部２８２Ａが入力されており、Ｂ入力端子側の数値をＡ入力端子側の数値で除算する演算が行われる。この除算結果の少数部を用いることで、レッドおよびグリーンの読取色について副走査方向の補間処理を行う際にそれぞれ使用する補間係数１６６Ｒ、１６６Ｇが得られる。例えば、除算結果が“１０．７５”とか“１１．２５”のような値になったとき、これらの少数の部分である“０．７５”や“０．２５”という値が補間係数１６６Ｒ、１６６Ｇとして採用される。
【０１１１】
また、これらの除算結果の整数部３０７Ａ、３０８Ａ（上記した例の場合には“１０”あるいは“１１”という値）は前記した第１または第３の乗算器２６８、２７０の一方の入力端子に入力されると共に、第２または第３の加算器３１１、３１２で“１”ずつ加算した後、加算結果３１３、３１４として前記した第２または第４の乗算器２６９、２７１の一方の入力端子に入力されるようになっている。これら第１〜第４の乗算器２６８〜２７１の他方の入力端子には、第８の乗算器３１６から出力される乗算結果３１７が供給されるようになっており、それぞれの乗算が行われて乗算結果２７３〜２７６が得られるようになっている。ここで、第８の乗算器３１６は、図３に示す領域設定回路１５１から出力される主走査画素数情報１５９と間引き率算出回路１５２から出力される間引き率１６１とを乗算したものである。
【０１１２】
最後に、図１７に示した回路部分の構成を説明する。リード・ライト信号生成回路３２１は、画素クロック１８１を入力して、リード信号３２２とライト信号３２３を生成する。このとき、４進カウンタ３２５から出力されるカウント情報３２６が使用される。４進カウンタ３２５は、画素クロック１８１の４倍の周波数の４倍クロック３２７をそのクロック入力端子に入力するようになっている。カウント情報３２６は、第１および第２のマルチプレクサ３２８、３２９にも供給される。第１のマルチプレクサ３２８はレッドの読取色に使用されるもので、Ｒライトアドレス１６８ＲＷ、第１および第２のＲリードアドレス１６８ＲＲ１  、１６８ＲＲ２  も入力しており、これらのいずれかをＲアドレス情報３３４として出力する。また、第２のマルチプレクサ３２９はグリーンの読取色に使用されるもので、Ｇライトアドレス１６８ＧＷ、第１および第２のＧリードアドレス１６８ＧＲ１  、１６８ＧＲ２  も入力しており、これらのいずれかをＧアドレス情報３３９として出力するようになっている。
【０１１３】
以上のようなメモリ制御回路１５３の動作を次に説明する。メモリ制御回路１５３は、図３に示した第１または第２の間引き回路１４１Ｒ、１４１Ｇから出力される画像データ１４２Ｒ、１４２Ｇを第１または第２の遅延メモリ１４３Ｒ、１４３Ｇに対していつ書き込むかのタイミング制御と、そのときどのアドレスに書き込みを行うかのアドレス制御を行う回路部分を有している。図１５の上側に示したラッチ回路２４０、第１のカウンタ２４１、第１の比較器２４３、アドレスカウンタ２４６、アンド回路２４７および第１の加算器２４９がこれに該当する。
【０１１４】
これらの回路部分は、図１４の下側に示した回路部分と類似した構成となっている。したがって、例えば主走査方向１０６の間引き率が８０％の場合には、第１の比較器２４３から５画素に４画素の割合でイネーブル状態を示す比較出力２４５がアドレスカウンタ２４６に供給されることになる。
【０１１５】
アドレスカウンタ２４６は、ページ同期信号１６４でその内容がクリアされ、図１０（ａ）に示すマスク信号１５７によってイネーブルとなり、この状態で更に比較出力２４５がＨレベルとなっている条件で画素クロック１８１を通過させ、レッドの読取色についてのライトアドレス制御信号１６８ＲＷとグリーンの読取色についてのライトアドレス制御信号１６８ＧＷを出力するようにしている。したがって、例えば主走査方向１０６の倍率が８０％のときには、画素クロック１８１が５個に１個の割合でライトアドレス制御信号１６８ＲＷとライトアドレス制御信号１６８ＧＷが出力されなくなり、図９（ｃ）に示したように主走査方向１０６の間引きが行われることになる。
【０１１６】
このアドレスカウンタ２４６には、更に他のイネーブル信号として第２の比較器２６１の比較出力２６２が供給されている。これは、図１０に示したように画像データを副走査方向１０７の倍率との関係でライン単位で間引くことにしているので、この処理を行うためである。
【０１１７】
このような処理を行う回路部分は、図１５における第２の比較器２６１、第５の乗算器２８１、第３の比較器２８３、第２のカウンタ２８４および数値発生器２８８が対応する。今、副走査方向倍率情報１６３が副走査方向に２５０％の拡大すなわち２００％以上で３００％未満の拡大を指示しているものとする。第５の乗算器２８１はこれに１／１００を乗算して“２．５０”を算出する。このうちの整数部２８２Ａの“２”が第３の比較器２８３のＡ入力端子に入力される。第２のカウンタ２８４はマスク信号１５７をクロック入力端子に入力してラインの数を計数しており、そのカウント値２８５を第３の比較器２８３のＢ入力端子に入力している。したがって、２ライン目を計数した時点で第３の比較器２８３がＡ、Ｂ両入力の一致を検出する。第３の比較器２８３はこの状態でＨレベルの非同期クリア信号２８６を出力する。
【０１１８】
非同期クリア信号２８６は第２のカウンタ２８４に入力されてこのカウント値２８５を“０”にクリアする。第２の比較器２６１は“０”のカウント値を入力したこのラインが存在する区間で、Ｂ入力端子に供給された数値“０”を示す数値データ２８９との一致を検出する。したがって、この２ライン目の読み取りが行われているとき第２の比較器２６１からイネーブル状態を示す比較出力２６２がアドレスカウンタ２４６に供給されることになる。これにより、このラインでライトアドレス制御信号１６８ＲＷとライトアドレス制御信号１６８ＧＷが出力されることになる。
【０１１９】
次の第３ライン目のマスク信号１５７が第２のカウンタ２８４に供給されると、この時点でそのカウント値２８５は“０”にリセットされているので、再び第１ライン目のマスク信号１５７が第２のカウンタ２８４に供給された状態と同一となる。この結果、第２の比較器２６１からは２ラインに１ラインずつ画像データを間引く形でアドレスカウンタ２４６にイネーブル状態を示す比較出力２６２が供給されることになり、副走査方向１０７の間引きが実行されることになる。
【０１２０】
なお、副走査方向倍率情報１６３が例えば副走査方向に３００％以上で４００％未満の拡大を指示しているときには、第３の比較器２８３に整数部２８２Ａとして数値“３”がセットされる。この場合には、３ラインに１ラインの間隔でイネーブル状態を示す比較出力２６２がアドレスカウンタ２４６に供給されることになる。したがって、３ラインのうちの２ラインが間引かれることになる。
【０１２１】
また、副走査方向倍率情報１６３が例えば副走査方向に１５０％であったときには、第３の比較器２８３に整数部２８２Ａとして数値“１”がセットされる。したがって、第２のカウンタ２８４は“１”を計数するたびに“０”にクリアされることになり、第２の比較器２６１は毎回“０”を表わしたカウント値２８５を受け取ることになる。したがって、イネーブル状態を示す比較出力２６２が毎回アドレスカウンタ２４６に供給されることになり、副走査方向１０７の間引きが行われない。このように、副走査方向１０７がいずれの倍率であっても、この副走査方向１０７の間引きが適正に実行されるように書き込みのためのアドレス制御が行われることがわかる。
【０１２２】
次に、図１６に示す回路部分を説明する。Ｒ基準遅延数設定回路２９３には、倍率が１００％のときの第１の遅延メモリ１４３Ｒの遅延に必要な時間がＲ基準遅延数情報２９４として設定されている。また、Ｇ基準遅延数設定回路２９５には、倍率が同じく１００％のときの第２の遅延メモリ１４３Ｇの遅延に必要な時間がＧ基準遅延数情報２９６として設定されている。これらの基準遅延数情報２９４、２９６はそれぞれ対応する第６または第７の乗算器２９１、２９２の一方の入力となっている。これら第６および第７の乗算器２９１、２９２の他方には、副走査方向倍率情報１６３が供給されるようになっている。Ｒ基準遅延数設定回路２９３とＧ基準遅延数設定回路２９５を別々に設けているのは、図２に示したように、Ｂセンサ１０５に対するＲセンサ１０３とＧセンサ１０４の距離（間隔）が異なっているので、これらの遅延時間が相違するためである。
【０１２３】
第６および第７の乗算器２９１、２９２は、それぞれ１００％のときの遅延ライン数に副走査方向１０７の倍率を掛け合わせる。例えば前記したように副走査方向の倍率が２５０％のときには、Ｇセンサ１０４およびＢセンサ１０５の副走査方向１０７の間隔Ｄが等倍時で９ライン分となっているので、これを掛け合わせた値としての２２．５（ライン）が第７の乗算器２９２の乗算結果２９９となる。このグリーンの読取色について説明を続ける。
【０１２４】
第７の乗算器２９２の乗算結果２９９は第６の減算器３０２のＢ入力端子に供給され、そのＡ入力端子には第２のカウンタ２８４からカウント値２８５が供給されるようになっている。副走査方向１０７の倍率が２５０％のときこのカウント値２８５は１ライン置きに“０”と“１”を繰り返すことは前述した。したがって、第６の減算器３０２は、ライン単位で数値２２．５から“１”または“０”を減算して、これを減算結果３０４として出力することになる。この２２．５ラインと２１．５ラインを交互に求める処理は、図１１で説明したように第２の副走査補間回路１４６Ｇで行う補間処理に用いられる補間係数１６６Ｇを求める前作業である。
【０１２５】
すなわち、減算結果３０４は第２の除算器３０６に入力され、これが副走査方向倍率情報１６３の示す副走査方向倍率を“１００”で割った際の整数部２８２Ａで除算され、補間係数１６６Ｇが算出される。前記した副走査方向１０７の倍率が２５０％の例の場合、この値は“１１．２５”と“１０．７５”となる。第２の除算器３０６は除算結果の整数部分を出力するので、出力される整数部３０８Ａは“１１”と“１０”になる。
【０１２６】
ところで、第８の乗算器３１６は主走査画素数情報１５９と間引き率１６１を入力して乗算しているので、乗算結果３１７は主走査方向１０６の画素数を表わす。例えば主走査方向１０６の倍率が８０％であれば、全体の画素数の８０％となる。整数部３０８Ａの値が“１０”の場合、乗算結果３１７が第３の乗算器２７０および第４の乗算器２７１でそれぞれ１０倍と１１倍にされる。これにより、現ラインから見て１０ライン前または１１ライン前の画素数が求められる。この例では２ラインに１ラインが副走査方向に間引かれているとの前提にたっているので、実際のラインとしてはこの倍の２０ラインまたは２２ライン前の画素数ということになる。そして、それぞれが第３または第４の減算器２６６、２６７によってライトアドレス制御信号１６８ＧＷから減算されることによって、すなわちライト（書き込み）側のアドレスから引くことによって、この例では１０ライン前と１１ライン前のアドレスを算出している。これがリード（読み出し）側の２つのアドレス１６８ＧＲ１  、１６８ＧＲ２  である。
【０１２７】
以上、グリーンの読取色における説明を行ったが、第５の減算器３０１、第１の除算器３０５、第１および第２の乗算器２６８、２６９、第２の加算器３１１、第１および第２の減算器２６４、２６５からなるレッドの読取色についての回路部分も同様に動作する。
【０１２８】
次に、図１７に示した回路部分を説明する。本実施例の画像処理装置では画素クロック１８１の１クロック分の間に画像データを１回書き込んで、補間処理を行うために２回読み取る動作を行っている。このため、１クロックの間に３回のアクセスが必要となる。そこで、画素クロック１８１の４倍の周波数の４倍クロック３２７を４進カウンタ３２５に入力して画素クロック１８１の１クロック分を４分割したそれぞれのタイミングを表わしたカウント情報３２６を作成するようにしている。
【０１２９】
カウント情報３２６は画素クロック１８１と共にリード・ライト信号生成回路３２１に入力されて、それぞれのタイミングでリード信号３２２とライト信号３２３が生成されることになる。また、カウント情報３２６は第１のマルチプレクサ３２８に入力され、レッドの読取色についての３種類のアドレス１６８ＲＷ、１６８ＲＲ１  、１６８ＲＲ２  を所定のタイミングでそれぞれ選択し、Ｒアドレス情報３３４として出力する。グリーンの読取色についての第２のマルチプレクサ３２９についても同様である。
【０１３０】
副走査補間回路の具体例
【０１３１】
図１８は、第２の副走査補間回路の回路構成を具体的に表わしたものである。第１の副走査補間回路１４６Ｒも第２の副走査補間回路１４６Ｇと回路構成が同一であるので、その説明は省略する。第２の副走査補間回路１４６Ｇは、第２の遅延メモリ１４３Ｇから出力される画像データ１４５Ｇを入力する第１および第２のラッチ回路３４１、３４２を備えている。これらのラッチ回路３４１、３４２のクロック入力端子には、それぞれタイミング発生回路３４３から対応するクロック信号３４４、３４５が入力されてラッチタイミングが定められるようになっている。タイミング発生回路３４３は、画素クロック１８１と４倍クロック３２７を入力して、４倍クロック３２７で判別されるタイミングでクロック信号３４４、３４５を生成する回路である。第１および第２のラッチ回路３４１、３４２のラッチ出力３４７、３４８は、それぞれ対応して設けられた第１または第２の乗算器３４９、３５０の一方の入力となる。
【０１３２】
第１の乗算器３４９の他方の入力端子には、図３または図１６で示したメモリ制御回路１５３から補間係数１６６Ｇが入力されるようになっている。第２の乗算器３４９の他方の入力端子には減算器３５２から出力される減算結果３５３が入力されるようになっている。この減算器３５２は、数値発生器３５４から出力される数値“１”を表わした数値データ３５５と補間係数１６６Ｇの差を減算結果３５３として出力するものである。第１および第２の乗算器３４９、３５０はそれぞれの入力を乗算して、これらを乗算結果３５７、３５８として加算器３５９に入力する。加算器３５９は、これらを加算して副走査方向１０７に補間されるラインの画像データ１４７Ｇを出力する。画像データ１４７Ｇは後に説明する第２の主走査方向拡大回路１４８Ｇに入力されて主走査方向１０６に拡大されることになる。
【０１３３】
このような構成の第２の副走査補間回路１４６Ｇで、例えば２１．５ライン目の画像データ１４７Ｇを作成するものとする。この場合、２２ライン前の画像データ１４５Ｇと２０ライン前の画像データ１４５Ｇが時間を異にして入力される。タイミング発生回路３４３は、それぞれ異なったタイミングで発生するクロック信号３４４、３４５を別々のラッチ回路３４１、３４２に供給することで、例えば２２ライン前の画像データ１４５Ｇを第１のラッチ回路３４１にラッチし、２０ライン前の画像データ１４５Ｇを第２のラッチ回路３４２にラッチする。
【０１３４】
一方、補間係数１６６Ｇは前記したように例えば“０．２５”とか“０．７５”という値をとる。この補間係数１６６Ｇ自体は、一方のラインに対する重み付けの値なので、補間の対象となる隣接した他方のラインに対する重み付けの値は数値“１”から補間係数１６６Ｇを引いた値となる。例えば２２ライン前の画像データ１４５Ｇの補間係数１６６Ｇが“０．７５”であれば、２０ライン前の画像データ１４５Ｇの補間係数１６６Ｇはこれを“１”から差し引いた“０．２５”という値である。このような２つのラインについての補間係数を作成するのが減算器３５２である。
【０１３５】
したがって、この例では、２２ライン前の画像データ１４５Ｇがラッチ出力３４７として第１の乗算器３４９に入力され、これに補間係数１６６Ｇとしての“０．７５”が掛け合わされて乗算結果３５７となる。また、２０ライン前の画像データ１４５Ｇが減算結果３５３として第２の乗算器３５０に入力され、これに補間係数１６６Ｇを“１”から減算した値としての“０．２５”が掛け合わされて乗算結果３５８となる。この結果、加算器３５９から出力される画像データ１４７Ｇは、２１．５ライン目の画像データの濃度を表わしていることになる。
【０１３６】
主走査拡大回路の具体例
【０１３７】
図１９は、第２の主走査拡大回路の回路構成を具体的に表わしたものである。第１の主走査拡大回路１４８Ｒも第２の主走査拡大回路１４８Ｇと回路構成が同一であるので、その説明は省略する。第２の主走査拡大回路１４８Ｇは、図３あるいは図１８に示した第２の副走査補間回路１４６Ｇから出力される画像データ１４７Ｇの供給を受ける第１のラッチ回路３６１および第１の乗算器３６２を備えている。第１のラッチ回路３６１は画素クロック１８１をそのクロック入力端子に入力してそのタイミングで画像データ１４７Ｇをラッチするようになっている。画素クロック１８１は第２のラッチ回路３６３のクロック入力端子にも供給される。第２のラッチ回路３６３は第１の加算器３６４から、このタイミングで加算結果３６６を保持する。この保持した値はラッチ出力３６７として第１の加算器３６４にフィードバックされる。第１の加算器３６４は、このラッチ出力３６７と間引き率１６１を加算すると共に、マスク信号１５７の負論理をとって加算結果３６６をクリアするようになっている。
【０１３８】
第２のラッチ回路３６３のラッチ出力３６７のうちの少数部３６７Ｂは、第１の乗算器３６２に供給され、画像データ１４７Ｇと乗算される。この乗算結果３７１は第２の加算器３７２の一方の入力となる。第２のラッチ回路３６３から出力される少数部３６７Ｂは、減算器３７３にも供給され、数値発生器３７５から出力される数値“１”を表わした数値データ３７６を減算する。この減算結果３７７は第２の乗算器３７８に入力される。第２の乗算器３７８には、第１のラッチ回路３６１のラッチ出力３７９も入力されており、これらの乗算が行われる。乗算結果３８１は他の乗算結果３７１と共に第２の加算器３７２で加算され、この加算結果が画像データ１４９Ｇとなる。
【０１３９】
このような第２の主走査拡大回路１４８Ｇで、例えば間引き率が主走査方向に８０％であった場合を説明する。第２の主走査拡大回路１４８Ｇは主走査方向１０６に画素を適宜補間するが、これについての補間係数を求めるのが第２のラッチ回路３６３および第１の加算器３６４である。すなわち、第１の加算器３６４がマスク信号１５７の立ち上がりによって加算結果３６６が“０”から加算可能状態になると、間引き率１６１としての“０．８”が画素クロック１８１によって順に加算されて加算結果３６６として出力される。この加算結果３６６は画素クロック１８１によって順にラッチされる。この結果、少数部３６７Ｂは、“０．８”、“０．６”、“０．４”、“０．２”、“０．０”、“０．８”……という一方の補間係数として、第１の乗算器３６２に供給される。
【０１４０】
また、この一方の補間係数としての少数部３６７Ｂは、減算器３７３に入力されて数値“１”を減算する値として使用され、他方の補間係数としての減算結果３７７が得られる。これが第２の乗算器３７８に供給される。この結果、第２の加算器３７２は２つの補間係数によって補間された画像データ１４９を、各画素クロック１８１のタイミングで出力することになる。すなわち、単位時間当たりの画素クロック１８１の発生個数に対して画像データ１４７Ｇは８０％の個数しか存在しないが、第１のラッチ回路３６１が画素クロック１８１の１クロック分ずつこれを保持するので、第２の加算器３７２からはそれぞれの主走査位置に対応した画像濃度の画像データ１４９が画素クロック１８１の各クロックに対応して出力することになる。
【０１４１】
以上説明した実施例ではレッド、グリーン、ブルーの３色の読み取りを行って画像の記録を行う画像処理装置を例にとって説明を行ったが、図２１で示したようにラインタイプのイメージセンサを主走査方向に２つまたは３つ以上配置して画像の読み取りを行う画像処理装置に対しても本発明を同様に適用できることはもちろんである。
【０１４２】
また、実施例では画像処理装置の構成部品の多くをハードウェアによって構成したが、これらのハードウェアの一部または全部をソフトウェアで置き換えて同様の画像処理を行ったり、反対にソフトウェアで処理している部分を同様の働きを実現するハードウェアで構成することは可能であり、これに対しても本発明が適用されることは当然である。更に実施例では加算器、減算器、乗算器等の回路部品を使用して各回路を構成したが、これらを同等の機能を有する回路部品や復号回路部品を使用して構成することは自由であり、これらに対しても本発明を適用することができる。
【０１４３】
更に以上説明した実施例では倍率が１００％である場合の容量で遅延メモリを使用することを前提として説明したが、遅延メモリの容量はこれよりも多くても少なくてもよい。これに応じて副走査方向および主走査方向の間引き率が異なってくることはもちろんである。
【０１４４】
【発明の効果】
以上説明したように請求項１記載の発明によれば、主走査方向間引き有無判定手段を設けて、所定の場合には主走査方向について画素単位で画像データの間引きを行うことにしたので、各ラインの画像データの減少を図ることができる。また遅延メモリは、副走査方向におけるライン単位での間引きの際に画像データの読み込みを行わないようにして、副走査方向の間引きの処理の効率化を図っている。更に本発明では副走査方向画像データ再生手段によって副走査方向の倍率に応じて補間されるラインの画像データを再生することにしているので、遅延メモリに格納された各ラインの画像データでそれぞれの副走査位置の画像データを補間しながら再現することになり、副走査方向に対して品位の高い画像データの再現が可能になる。また、主走査方向画像データ補間手段によって各主走査位置に対応させて画素ごとに補間処理を行って１ラインごとの画像データの復元を行うようにしているので、この方向における画像の再現も良好に行うことができる。
【０１４５】
また請求項２記載の発明では、請求項１記載の発明と同様の効果を得ることができる他、副走査方向の倍率が増大したような場合に画像の読み取りの重複する範囲でライン単位の画素の間引きを行い、補間処理でこれを再現することにしたので、画像の拡大時においても画像情報の欠落や劣化を最小限に止めて、等倍時に必要とされるメモリ容量あるいはこれ以外の所定のメモリ容量の遅延メモリに画像データを一時的に格納するだけでイメージセンサ間のギャップを補正することが可能になる。
【０１４６】
更に請求項３記載の発明では、請求項１または請求項２記載の画像処理装置において複数のイメージセンサは、カラー画像を色の成分に別けて読み取る３本のセンサであることを特徴としているので、各色を１本のイメージセンサで読み取る場合と比べて高画質の画像を得ることが可能になる。
【０１４７】
また、請求項４記載の発明によれば、複数のイメージセンサは、主走査方向の読み取りを分割して行う複数のセンサであるので、主走査方向に比較的短い長さのイメージセンサを使用することができ、イメージセンサのコストダウンと歩留りの向上を図ることが可能になる。
【図面の簡単な説明】
【図１】本実施例の画像処理装置の全体的な構成を表わしたブロック図である。
【図２】本実施例の画像読取部におけるイメージセンサの配置状態を表わした説明図である。
【図３】本実施例の画像処理装置のギャップ補正回路を原理的に表わしたブロック図である。
【図４】ライン同期信号と画像マスク信号の関係の一例を示した波形図である。
【図５】副走査方向の倍率が１００パーセントの場合の読み取られる画素の位置の関係を示した説明図である。
【図６】副走査方向の倍率が２００パーセントの場合の読み取られる画素の位置の関係を示した説明図である。
【図７】間引き率算出回路による間引き率の算出の処理の流れを表わした流れ図である。
【図８】間引き率Ｒが８０％の場合の画像データを主走査方向に間引く様子を示した説明図である。
【図９】間引き率Ｒが８０％の場合の間引き回路の入力画像データと出力画像データの関係を表わしたタイミング図である。
【図１０】副走査方向の倍率が２５０％のときのラインの間引き制御の様子を表わした各種タイミング図である。
【図１１】遅延メモリの書込アドレスの制御の様子を示した説明図である。
【図１２】遅延メモリから読み出した画像データを元のデータに復元する様子を示した各種タイミング図である。
【図１３】領域設定回路の具体的な回路構成を示すブロック図である。
【図１４】第２の間引き回路の具体的な回路構成を表わしたブロック図である。
【図１５】メモリ制御回路の第１の具体的な回路部分を表わしたブロック図である。
【図１６】メモリ制御回路の第２の具体的な回路部分を表わしたブロック図である。
【図１７】メモリ制御回路の第３の具体的な回路部分を表わしたブロック図である。
【図１８】第２の副走査補間回路の具体的な回路部分を表わしたブロック図である。
【図１９】第２の主走査拡大回路の回路構成を具体的に表わしたブロック図である。
【図２０】画像処理装置のイメージセンサと原稿の配置関係を示した平面図である。
【図２１】比較的大きな原稿の読み取りを行う読取装置におけるイメージセンサと原稿の配置関係を示した説明図である。
【符号の説明】
１０２…画像読取部、１０３…Ｒセンサ、１０４…Ｇセンサ、１０５…Ｂセンサ、１１２…ギャップ補正回路、１３２…記録部、１４１Ｇ…第２の間引き回路、１４１Ｒ…第１の間引き回路、１４３Ｇ…第２の遅延メモリ、１４３Ｒ…第１の遅延メモリ、１４６Ｇ…第２の副走査補間回路、１４６Ｒ…第１の副走査補間回路、１４８Ｇ…第２の主走査拡大回路、１４８Ｒ…第１の主走査拡大回路、１５１…領域設定回路、１５２…間引き率算出回路、１５３…メモリ制御回路、２０１…逆数テーブル、２０２…主走査方向画素数変換テーブル、２１１…カウンタ、２１３…比較器、２１４、２４９、３６４…第１の加算器、２１５…第１のアンド回路、２１８、３４１、３６１…第１のラッチ回路、２２２…第２のアンド回路、２２４、２６８、３４９、３６２…第１の乗算器、２２５、３５２、３７３…減算器、２２７、３１１、３７２…第２の加算器、２２９、２６９、３５０、３７８…第２の乗算器、２３１、３４２、３６３…第２のラッチ回路、２３５、２８８、３５４、３７５…数値発生器、２４０…ラッチ回路、２４１…第１のカウンタ、２４３…第１の比較器、２４６…アドレスカウンタ、２４７…アンド回路、２６１…第２の比較器、２６４…第１の減算器、２６５…第２の減算器、２６６…第３の減算器、２６７…第４の減算器、２７０…第３の乗算器、２７１…第４の乗算器、２８１…第５の乗算器、２８３…第３の比較器、２８４…第２のカウンタ、２９１…第６の乗算器、２９２…第７の乗算器、２９３…Ｒ基準遅延数設定回路、２９５…Ｇ基準遅延数設定回路、３０１…第５の減算器、３０２…第６の減算器、３０５…第１の除算器、３０６…第２の除算器、３１２…第３の加算器、３１６…第８の乗算器、３２１…リード・ライト信号生成回路、３２５…４進カウンタ、３２８…第１のマルチプレクサ、３２９…第２のマルチプレクサ、３４３…タイミング発生回路、３５９…加算器
【図１】
0003586967.tif 000006
【図２】
0003586967.tif 000007
【図３】
0003586967.tif 000008
【図４】
0003586967.tif 000009
【図５】
0003586967.tif 000010
【図６】
0003586967.tif 000011
【図７】
0003586967.tif 000012
【図８】
0003586967.tif 000013
【図９】
0003586967.tif 000014
【図１０】
0003586967.tif 000015
【図１１】
0003586967.tif 000016
【図１２】
0003586967.tif 000017
【図１３】
0003586967.tif 000018
【図１４】
0003586967.tif 000019
【図１５】
0003586967.tif 000020
【図１６】
0003586967.tif 000021
【図１７】
0003586967.tif 000022
【図１８】
0003586967.tif 000023
【図１９】
0003586967.tif 000024
【図２０】
0003586967.tif 000025
【図２１】
0003586967.tif 000026