(57)【特許請求の範囲】
【請求項１】
各々が光電変換素子を有する複数の画素と、前記複数の画素の信号を読み出すための垂直走査手段及び水平走査手段とを備えた光電変換装置において、
前記複数の画素の信号を読み出す第一のモードと、前記第一のモードで読み出す複数の画素の中の一部の画素の信号を読み出す第二のモードとの、切り替えを制御する切り替え信号を用いて、前記第二のモード期間中は読み出しを行わない画素を常にリセットさせることを特徴とする光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、前記第一のモードの時には静止画を撮像し、前記第二のモードの時には動画を撮像することを特徴とする光電変換装置。
【請求項３】
請求項１および請求項２に記載の光電変換装置において、更に、オートフォーカスの焦点レンズを有し、前記第一のモードでは、前記焦点レンズの位置の設定は行わず、前記第二のモードにおいて、前記焦点レンズの位置の設定を行うことを特徴とする光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、行列上に配列された光電変換装置に関するものであり、デジタルスチルカメラやビデオカムコーダーなどの撮像機器に応用されるものである。
【０００２】
【従来の技術】
図７は従来の光電変換回路をあらわす模式説明図である。同図において、光電変換素子（フォトダイオードなど）１は入射光量に応じた電荷を蓄積するものであり、２次元状に４個×４個の例にて配置されている。光電変換素子１の一端は増幅型ソースフォロワ入力ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｔｒａｎｓｉｓｔｏｒ）２のゲートに接続し、ソースフォロワ入力ＭＯＳ２のドレインは垂直選択スイッチＭＯＳ３のソースに接続し、またソースフォロワ入力ＭＯＳ２のソースは垂直出力線６を経て負荷電流源７へと接続し、垂直選択スイッチＭＯＳ３のドレインは電源線４を経て電源端子５に接続されており、これらは全体でソースフォロワ回路を構成している。１４はリセットスイッチであり、そのソースはソースフォロワ入力ＭＯＳ２のゲートに接続し、ドレインは電源線４を経て電源端子５に接続されている。
【０００３】
本回路は各画素の光電変換素子１に蓄積された電荷に応じてソースフォロワ入力ＭＯＳ２のゲートに信号電圧が発生し、それをソースフォロワ回路で電流増幅して読み出すものである。
【０００４】
垂直選択スイッチＭＯＳ３のゲートは垂直ゲート線８で垂直走査回路９に接続する。リセットスイッチ１４のゲートはリセットゲート線１５で垂直走査回路９に接続する。また、ソースフォロワ回路の出力信号は、垂直出力線６、水平転送ＭＯＳスイッチ１０、水平出力線１１、出力アンプ１２を通して外部に出力される。水平転送ＭＯＳスイッチ１０のゲートは水平走査回路１３にそれぞれ接続している。
【０００５】
本回路の動作を図８のタイミング図を用いて説明する。ここで各画素行の垂直ゲート線に印加されるパルスをそれぞれＳＥＬ１〜ＳＥＬ４、リセットゲート線１５に印加されるパルスをＲＥＳ１〜ＲＥＳ４とする。パルスＳＥＬ１〜ＳＥＬ４、ＲＥＳ１〜ＲＥＳ４は垂直走査回路９で発生されるものである。また、Ｈ１〜Ｈ４は水平走査回路１３で発生された水平走査パルスであり水平転送ＭＯＳスイッチ１０のゲートに印加される。ＰＤ１、ＰＤ２はそれぞれ第一行第一列目、第二行第一列目の光電変換素子（フォトダイオード）の電位の変化を示したものである。
【０００６】
まず時刻ｔ０にパルスＲＥＳ１をハイレベルにしてリセットスイッチ１４を導通状態にすることにより光電変換素子ＰＤ１をリセットする。次に蓄積動作に入る。ソースフォロワ入力ＭＯＳ２のゲートには蓄積された信号電荷の量に応じて信号電圧が発生する。蓄積時間終了後、時刻ｔ２に、垂直走査回路９および水平走査回路１３によって生成されたパルスＳＥＬ１およびＨ１がそれぞれ対応するスイッチ３および１０に印加され、選択された光電変換素子ＰＤ１の信号はソースフォロワ回路によって増幅された後、出力アンプ１２を通して出力される。
【０００７】
以下、順次Ｈ２〜Ｈ４パルスを印加することで第一行目に配列された光電変換素子からの信号が出力される。同様に第二行目に配列された光電変換素子からの信号は、パルスＲＥＳ１、ＳＥＬ１、Ｈ１〜Ｈ４によって制御され出力される。たとえばＰＤ２は、時刻ｔ１にリセットされ次に蓄積動作に入る。蓄積時間終了後、時刻ｔ３に光電変換素子ＰＤ２からの信号が出力されるものである。
【０００８】
また、別の動作を図９の動作タイミング図を用いて説明する。本タイミングは全画素分の信号を読み出すのではなく、一部を間引いて読み出すものである。同図において、垂直走査回路９からパルスＳＥＬ２、ＳＥＬ４、ＲＥＳ２、ＲＥＳ４に対応する信号を発生させずに、ＳＥＬ１、ＲＥＳ１に続いてＳＥＬ３、ＲＥＳ３パルスを発生することで、第２行目、第４行目の信号を読み飛ばして第１行目、第３行目の信号を読み出すものである。
【０００９】
たとえば高精細な静止画を撮像する際は全画素の信号を読み出し、動画を出力する際は信号を間引いてそのかわり高速な信号読み出しをおこなう、画素配列のうちの一部のブロックの信号を読み出し、その信号を用いて自動焦点合わせや自動露出を行うといった使い方ができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、本回路構成および動作タイミングでは読み飛ばされた光電変換素子（たとえば図７、図９のＰＤ２）はリセットが行われないため光電変換素子に蓄積する電荷は光照射後いずれ飽和電荷量に達し、飽和電荷量を越えて発生した電荷は隣接する光電変換素子に流入し、隣接画素に偽信号を発生させる原因となっていた。
【００１１】
さらに詳しく説明するために図１０に光電変換素子の模式断面図とそのポテンシャル図を示す。図１０（ａ）に光電変換素子の模式断面図である。同図において図７と同一番号は同一部材を示す。図１０（ａ）において、４０１は第一導電型のＳｉ半導体基板、４０２は基板１と反対の第二導電型のウエル領域、４０３は第一導電型の拡散領域であり、ウエル領域４０２との間でＰＮフォトダイオードを形成している。ＰＮフォトダイオードには、逆バイアスが印加され、その接合容量に入射した光量に応じて発生した光電荷が蓄積される。光電荷数に応じて発生した電圧振幅を、ソースフォロワアンプで検出して外部に電器信号として出力されるものである。
【００１２】
また、４０３−ａを図７のＰＤ１、４０３−ｂを図７のＰＤ２したとき、図１０（ｂ）〜（ｄ）はそれぞれ、図９の時刻ｔ４、ｔ５、ｔ６における各部のポテンシャルの状態を示している。
【００１３】
図１０（ｂ）に示したように読み飛ばされた画素のフォトダイオードＰＤ２はリセットが行われないため電荷が蓄積しており、図１０（ｃ）に示したようにフォトダイオードＰＤ１の蓄積期間の途中で飽和に達してしまう。そのため図１０（ｄ）に示したようなフォトダイオードＰＤ２からあふれた電荷はポテンシャル障壁を越えて隣接画素、たとえばＰＤ１に流入し偽信号となってしまう。
【００１４】
本発明は、静止画撮像の場合には全画素を読み出すことで全画素をリセットし、光電荷のあふれを防止できるが、動画を撮影する場合の間引き読み出しの場合の間引きされた画素による光電荷のあふれの影響を防止することを課題とする。
【００１５】
【課題を解決するための手段および作用】
本発明は上記問題点を解決する手段として、各々が光電変換素子を有する複数の画素と、前記複数の画素の信号を読み出すための垂直走査手段及び水平走査手段とを備えた光電変換装置において、前記複数の画素の信号を読み出す第一のモードと、前記第一のモードで読み出す複数の画素の中の一部の画素の信号を読み出す第二のモードとの、切り替えを制御する切り替え信号を用いて、前記第二のモード期間中は読み出しを行わない画素を常にリセットさせるようにしたものである。
【００１６】
また、本発明は、前記第一のモードの時には静止画を撮像し、前記第二のモードの時には動画を撮像してもよい。また、前記第二のモードに切り替えられた場合には、該第二のモードの期間中は常に、前記読み出しを行わない画素をリセットさせてもよい。
【００１７】
また、本発明は、オートフォーカスの焦点レンズを有し、前記第一のモードでは、前記焦点レンズの位置の設定は行わず、前記第二のモードにおいて、前記焦点レンズの位置の設定を行ってもよい。
【００１８】
【発明の実施の形態】
本発明による実施形態について、図面を参照しつつ詳細に説明する。
【００１９】
［第一実施形態］
本発明の第一実施形態による光電変換装置の回路構成図は図７に示したものと同一である。図７は上述した通りの構成を示しており、再掲すると、光電変換素子（フォトダイオードなど）１は入射光量に応じた電荷を蓄積するものであり、２次元状に４個×４個の例にて配置されている。光電変換素子１の一端は増幅型ソースフォロワ入力ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｔｒａｎｓｉｓｔｏｒ）２のゲートに接続し、その他端は半導体基板のサブストレートに接続され、ソースフォロワ入力ＭＯＳ２のドレインは垂直選択スイッチＭＯＳ３のソースに接続し、またソースフォロワ入力ＭＯＳ２のソースは垂直出力線６を経て負荷電流源７へと接続し、垂直選択スイッチＭＯＳ３のドレインは電源線４を経て電源端子５に接続されており、これらは全体でソースフォロワ回路を構成している。１４はリセットスイッチであり、そのソースは光電変換素子１のカソード側とソースフォロワ入力ＭＯＳ２のゲートに接続し、ドレインは電源線４を経て電源端子５に接続され、ゲートはリセットラインＲＥＳ１に接続されている。
【００２０】
本回路はリセットスイッチ１４によりリセットした後、各画素の光電変換素子１に蓄積された電荷に応じてソースフォロワ入力ＭＯＳ２のゲートに信号電圧が発生し、それをソースフォロワ回路で電流増幅して読み出すものである。
【００２１】
図１に本発明の第一の実施形態の動作タイミング図を示す。同図において、動画の撮像の際の間引き動作のために、選択スイッチパルスＳＥＬ２，ＳＥＬ４は常にローレベルであり、選択スイッチパルスＳＥＬ１をハイレベルとした後に、時刻ｔ０でリセットスイッチパルスＲＥＳ１をハイレベルとしてＰＤ１をリセットし、次に選択スイッチパルスＳＥＬ１をハイレベルとし、時刻ｔ９で水平走査パルスＨ１をハイレベルとして蓄積されたＰＤ１の光電荷を出力線６を介して読み出す。
【００２２】
ここで、リセットスイッチパルスＲＥＳ２、ＲＥＳ４を常にハイレベルにしているので、光電変換素子ＰＤ２の電荷はリセットスイッチ１４を介して、電源線４を経て電源端子５に接続されて排出され、隣接画素への電荷の流入が抑制され偽信号が発生しないものである。また、時刻ｔ９の後、水平走査パルスＨ１をハイレベルとしても、ＰＤ２に光電荷は蓄積されていないので、光電荷は出力されない。
【００２３】
さらに詳しく説明するために図２に光電変換素子の模式断面図とそのポテンシャル図を示す。図２（ａ）は光電変換素子の模式断面図である。同図において、図７、図１０と同一番号は同一部材を示し重複する説明を省略する。図２（ａ）において、４０３−ａを図７のＰＤ１、４０３−ｂを図７のＰＤ２としたとき、図２（ｂ）〜（ｄ）はそれぞれ、図１の時刻ｔ０、ｔ７、ｔ８、ｔ９における各部のポテンシャルの状態を示している。
【００２４】
図２（ｂ）に示したように、読み飛ばされた画素のフォトダイオードＰＤ２はリセットが行われているため電荷が蓄積しておらず、そのため、図２（ｃ）及び（ｄ）に示したように、フォトダイオードＰＤ２で発生した電荷はポテンシャル障壁を越えて隣接画素、たとえばＰＤ１に流入することなく偽信号を発生させないものである。
【００２５】
上記動作によって、偽信号の発生を防止すると共に、スミア、ブルーミング、混色のない高品質の画像が得られるものである。
【００２６】
［第二実施形態］
図３は本発明の第二実施形態による動作を実現するための垂直走査回路９の模式回路図である。
【００２７】
図３において、５０１はシフトパルス発生回路、５０２は第一の転送スイッチ、５０３は第二の転送スイッチ、５０４はＯＲゲート、５０５は動画と静止画等の読みだしモード切り替え信号入力端子である。
【００２８】
読みだしモード切り替え信号入力端子５０５にローレベルが入力されているときは、第一の転送スイッチ５０２が導通、第二の転送スイッチ５０３が非導通となるため、ＲＥＳ１、ＳＥＬ１〜ＲＳＥ４、ＳＥＬ４パルスが順次出力され、全画素の信号が読み出される。
【００２９】
次に読みだしモード切り替え信号入力端子５０５にハイレベルが入力されているときは、第一の転送スイッチ５０２が非導通、第二の転送スイッチ５０３が導通となるため、２番目、４番目のシフトパルス発生回路５０１にはシフトパルスが転送されない。そのためＳＥＬ２、ＳＥＬ４として常にローレベルが出力され、このパルスが印加される垂直ゲート線８に接続した画素から信号は読み出されないことになる。またこの時に、ＯＲゲート５０４の一方の端子には読みだしモード切り替え信号入力端子５０５からハイレベルが印加されているため、ＲＥＳ２，ＲＥＳ４として常にハイレベルが出力され、このパルスが印加されるリセットゲート線１５に接続した画素、つまり読み飛ばされた画素の光電変換素子をリセットするリセットスイッチ１４は常に導通状態に保持されるので、電荷はすみやかに電源端子５に排出され偽信号を発生させないものである。
【００３０】
モード切り替え信号入力端子５０５には、高密度で高画質を求められる静止画の場合にはローレベルを入力し、動画を撮影する場合の高速フレーム変換を要求される場合にはハイレベルとして、光電変換素子の半分の光電荷を読み出すようにする。また、上記実施形態で、奇数垂直線を活かして偶数垂直線を読み出さない例を示したが、これを逆としても良く、また、１列を読み出してｎ列を読み出さないようにしても良く、例えばオートフォーカスの焦点レンズ位置を設定する場合や、オート露光の場合等の画質を重視しない場合等に適用できる。
【００３１】
本回路構成のように、シフトパルス発生回路の後段にＯＲゲートを追加して、その一方の入力に読みだし、モード切り替え信号を入力することより、新規に制御パルスを追加することなく所望の動作を実現したものである。
【００３２】
［第三実施形態］
図４は本発明の第三実施形態による別の画素構成に応用した例である。同図において、図７と同一番号は同一部材を示している。本実施形態の画素はソースフォロワ増幅手段を用いず、フォトダイオード１に蓄積された信号電荷を直接読み出す方式のものである。本構成の画素においても、読み出さない画素のリセットスイッチ１４を導通させて、蓄積した電荷を電源線４に排出することにより偽信号の発生を抑制することができる。
【００３３】
図４において、フォトダイオード１は、ＭＯＳＦＥＴのリセットスイッチ１４のソースを接続され、転送ＭＯＳＦＥＴ３のソースにも接続され、リセットスイッチ１４のゲートはリセットパルスＲＥＳ２に接続され、転送ＭＯＳＦＥＴ３のゲートは選択パルスＳＥＬ２に、そのドレインは出力線６に接続されている。他の各光電変換装置も同様な周辺回路に接続され、特にフォトダイオード１をＰＤ２とする場合、リセットスイッチ１４のゲートを常にハイレベルとするリセットパルスＲＥＳ２に接続されているので、リセットスイッチ１４は常に導通状態となり、ＰＤ２に光電荷を蓄えることなく放電されて、過充電もない。一方、通常動作の１列目や３列目は、リセットパルス及び選択パルスは通常通りに印加されるので、所定の走査時間にリセットされ、フォトダイオード１に所定時間の光電荷の蓄積後に読み出される。
【００３４】
［第四実施形態］
図５は本発明の第四実施形態によるさらに別の画素構成に応用した画素の回路図例である。同図においても、図７と同一番号は同一部材を示している。同図において、９０１は光電変換素子１からソースフォロワ入力ＭＯＳ２の入力ゲートへ信号電荷を完全空乏転送する電荷転送スイッチである。９０２は転送スイッチ９０１を制御する転送ゲート線である。一般に、光電変換装置の感度を向上させるために、光電変換素子１のサイズを大きくし、信号電荷量を増す方法がとられるが、それにともないソースフォロワ入力ＭＯＳ２のゲートに寄生する容量値もおおきくなり、効率よく感度を向上できないという問題点があったが、本構造をとり、ソースフォロワ入力ＭＯＳ２の入力ゲートの容量値を光電変換素子１（フォトダイオードなど）の容量値より小さく設計しておき、完全空乏転送をおこなうことで、感度を向上させることができる。
【００３５】
全画素を読み出す通常時は、選択パルス８の印加と、リセットパルス１５の印加とがタイミング通りに供給され、リセットパルス１５の印加後、所定時間後に選択パルス８の印加の前に、転送ゲート線９０２にパルスを印加して電荷転送スイッチ９０１を導通する。そして、フォトダイオード１に蓄積された光電荷をソースフォロワ入力ＭＯＳ２のゲートに転送し、その後選択パルス８の印加により選択スイッチ３を導通して、ソースフォロワ入力ＭＯＳ２のソースの出力線６に電力増幅して出力する。
【００３６】
また、偶数画素を間引き読み出す場合には、上記転送ゲート線９０２を常時ハイレベルとして電荷転送スイッチ９０１を導通して、リセットパルス１５を常時ハイレベルとしてリセットスイッチ１４も同時に導通状態として、フォトダイオード１に蓄積される光電荷を常に電源ラインに放電され、過充電状態を無くし、隣接フォトダイオードへの影響を無くしている。
【００３７】
本画素構成においても、読み出さない画素のリセットスイッチおよび転送スイッチを通電させておく蓄積した電荷を排出することにより偽信号の発生を抑制することができる。
【００３８】
［第五実施形態］
図６は本発明の第五実施形態を示す動作タイミング図である。本実施形態による基本的な回路構成は図７と同様である。図６に示したように、読み飛ばされた画素のリセットスイッチ１４の駆動パルスＲＥＳ２、ＲＥＳ４を少なくとも１映像期間に一度ハイレベルにすることによっても、同様の効果が得られるものである。従来例として説明した図８のタイミングとは異なり、フォトダイオード１のＰＤ１とＰＤ２とを時刻ｔ０，ｔ１０に同時にリセットし、選択パルスＳＥＬ２を常にローレベルとしているので、ＰＤ１とＰＤ２とは同一光電荷が蓄積され、同時にリセットパルスが加わり、所定時間後の時刻ｔ２にＰＤ１の蓄積電荷が読み出される。こうして、ＰＤ１とＰＤ２とが共に過電荷を蓄積することはなく、ＰＤ２による隣接画素ＰＤ１への影響もなくなる。
【００３９】
また、上記従来例では部分読みだし時として１画素行ごとに読み飛ばす場合を例にとって説明したがこれに限るものではなく、本発明は用途に応じて任意の読み飛ばしを行ったときにも適用できることはいうまでもない。
【００４０】
【発明の効果】
以上説明したように、本発明の構造をとることにより偽信号の発生を抑制でき、ブルーミングが発生しない、スミアが発生しない、混色が生じない、高画質が得られる光電変換装置を得ることができるものである。
【図面の簡単な説明】
【図１】本発明による第一の実施形態の動作タイミング図である。
【図２】本発明による第一の実施形態の画素模式断面図およびポテンシャル図である。
【図３】本発明による第二の実施形態の走査回路模式説明図である。
【図４】本発明による第三の実施形態の画素回路模式説明図である。
【図５】本発明による第四の実施形態の画素回路模式説明図である。
【図６】本発明による第五の実施形態の動作タイミング図である。
【図７】従来の光電変換装置の模式説明図である。
【図８】従来の光電変換装置の全画素読みだし時動作タイミング図である。
【図９】従来の光電変換装置の部分読みだし時動作タイミング図である。
【図１０】従来例の画素模式断面図およびポテンシャル図である。
【符号の説明】
１    光電変換素子（フォトダイオードなど）
２    増幅型ソースフォロワ入力ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｔｒａｎｓｉｓｔｏｒ）
３    垂直選択スイッチＭＯＳ
４    電源線
５    電源端子
６    垂直出力線
７    負荷電流源
８    垂直ゲート線
９    垂直走査回路
１０    水平転送ＭＯＳスイッチ
１１    水平出力線
１２    出力アンプ
１３    水平走査回路
１４    リセットスイッチ
１５    リセットゲート線
４０１  半導体基板
４０２    ウェル
４０３    フォトダイオード（ＰＮ結合）
５０１  走査パルス発生器
５０２，５０３    転送スイッチ
５０４  ＯＲ回路
５０５  モード切替端子
９０１    転送スイッチ
９０２    転送スイッチパルス線
【図１】
0003554224.tif 000002
【図２】
0003554224.tif 000003
【図３】
0003554224.tif 000004
【図４】
0003554224.tif 000005
【図５】
0003554224.tif 000006
【図６】
0003554224.tif 000007
【図７】
0003554224.tif 000008
【図８】
0003554224.tif 000009
【図９】
0003554224.tif 000010
【図１０】
0003554224.tif 000011