(57)【特許請求の範囲】
【請求項１】
アナログカラー撮像信号を生成するアナログカラー撮像信号生成手段と、
上記アナログカラー撮像信号から所定の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ：Ｎ：Ｎ（Ｋは２以上の整数、Ｎは自然数）でなる第１のデイジタルコンポーネント信号を生成するデイジタルコンポーネント信号生成手段と、
データレート制御信号に基づいて、上記第１のデイジタルコンポーネント信号を、当該第１のデイジタルコンポーネント信号と同一の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ／Ｍ：Ｎ：Ｎ（ＭはＫ×Ｎの素数）でなる第２のデイジタルコンポーネント信号に変換する変換手段と
を具えることを特徴とするカラー撮像装置。
【請求項２】
上記変換手段は、
上記データレート制御信号に基づいて決定されるラインの輝度データ及び第１及び第２のクロマデータを全て間引くと共に、間引かれない各ライン内においては上記第１のデイジタルコンポーネント信号の輝度データのみを上記データレート制御信号に基づいて決定される間隔で間引くことにより、上記第２のデイジタルコンポーネント信号を生成する
ことを特徴とする請求項１に記載のカラー撮像装置。
【請求項３】
上記変換手段は、
上記デイジタルコンポーネント信号生成手段で生成された上記第１のデイジタルコンポーネント信号を一時的に記憶する記憶手段を具え、
当該記憶手段からの輝度データ及び第１及び第２のクロマデータの読み出しを上記データレート制御信号に基づいて行うことにより、上記第２のデイジタルコンポーネント信号を生成する
ことを特徴とする請求項１に記載のカラー撮像装置。
【請求項４】
上記記憶手段は、
上記第１のデイジタルコンポーネント信号の奇数ラインのデータが記憶される第１のメモリと、
上記第１のデイジタルコンポーネント信号の偶数ラインのデータが記憶される第２のメモリと
を具えることを特徴とする請求項３に記載のカラー撮像装置。
【請求項５】
上記Ｋが４であり、かつ上記Ｎが１である
ことを特徴とする請求項１に記載のカラー撮像装置。
【請求項６】
上記データレート制御信号が外部より入力される入力手段をさらに有する
ことを特徴とする請求項１に記載のカラー撮像装置。
【請求項７】
上記第２のデイジタルコンポーネント信号を構成する輝度データと第１及び第２のクロマデータのデータレートを示すデータレート信号を生成するデータレート信号生成手段をさらに有する
ことを特徴とする請求項１に記載のカラー撮像装置。
【請求項８】
上記データレート信号と、上記第２のデイジタルコンポーネント信号を装置外部に出力する出力手段をさらに有する
ことを特徴とする請求項７に記載のカラー撮像装置。
【請求項９】
アナログカラー撮像信号を生成する撮像信号生成ステツプと、
上記アナログカラー撮像信号から所定の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ：Ｎ：Ｎ（Ｋは２以上の整数、Ｎは自然数）でなる第１のデイジタルコンポーネント信号を生成するデイジタルコンポーネント信号生成ステツプと、
データレート制御信号に基づいて、上記第１のデイジタルコンポーネント信号を、当該第１のデイジタルコンポーネント信号と同一の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ／Ｍ：Ｎ：Ｎ（ＭはＫ×Ｎの素数）でなる第２のデイジタルコンポーネント信号に変換する変換ステツプと
を具えることを特徴とするデイジタルコンポーネント信号の生成方法。
【請求項１０】
上記変換ステツプは、
上記データレート制御信号に基づいて決定されるラインの輝度データ及び第１及び第２のクロマデータを全て間引くと共に、間引かれない各ライン内においては上記第１のデイジタルコンポーネント信号の輝度データのみを上記データレート制御信号に基づいて決定される間隔で間引くことにより、上記第２のデイジタルコンポーネント信号を生成する
ことを特徴とする請求項９に記載のデイジタルコンポーネント信号の生成方法。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）第１実施例（図１〜図８）
（２）第２実施例（図９）
（３）他の実施例
発明の効果
【０００２】
【発明の属する技術分野】
本発明はカラー撮像装置及びデイジタルコンポーネント信号の生成方法に関し、例えばコンピユータ装置に接続して使用するビデオカメラに適用して好適なものである。
【０００３】
【従来の技術】
近年、コンピユータ装置においては、ビデオカメラによつて生成した画像データを取り込むことにより種々の編集作業が行われている。例えば取り込んだ画像データから所望の静止画像を抽出し、これを縮小してユーザが作成した文章に貼り付けるような編集作業が行われている。これにより参照画像付きの書類を作成することができ、読み手に取つて分かりやすい書類を容易に作成することができる。またこの他にも、取り込んだ画像データから所望の動画像を抽出し、これを縮小してその他の動画像に嵌め込んだり、或いは好みの音楽等と組み合わせたりするような編集作業も行われている。これによりユーザの趣味に合つた所望の動画像を得ることができる。
このようにして近年においては、ビデオカメラによつて生成した画像データをコンピユータ装置に取り込み、当該画像データを使用して多種多様の編集作業が行われている。
【０００４】
【発明が解決しようとする課題】
ところでかかる従来の編集作業においては、ビデオカメラによつて生成した画像データを所定の伝送路を介してコンピユータ装置に取り込むようになつているが、その際、ビデオカメラによつて生成した画像データをそのままコンピユータ装置に送出するようになつているので、画像データの情報量の多さによつて当該伝送路が画像データの送出のために占有されてしまい、当該伝送路に接続されているその他の周辺機器をコンピユータ装置よつてアクセスすることができなくなるといつた不都合がある。
【０００５】
ところでコンピユータ装置において編集作業を行う場合、縮小画像を使用して編集作業することが多く、このため取り込んだ画像データを全部使用することはほとんどない。この点を考慮すると、コンピユータ装置側で使用する縮小画像に対応したデータ量の少ない画像データをビデオカメラ側から送出し得れば、上述のような伝送路の占有問題を回避し得ると思われる。但し、その際に画像データの色解像度や画角を変えずにデータ量を減らすことが望ましい。なぜなら色解像度や画角が変わつてしまうと、画像の雰囲気や色彩が原画と異なつてしまうおそれがあるからである。
【０００６】
本発明は以上の点を考慮してなされたもので、外部機器に接続した際に色解像度や画角を変えずに伝送路の占有問題を回避し得るカラー撮像装置及びデイジタルコンポーネント信号の生成方法を提案しようとするものである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、アナログカラー撮像信号から所定の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ：Ｎ：Ｎ（Ｋは２以上の整数、Ｎは自然数）でなる第１のデイジタルコンポーネント信号を生成するデイジタルコンポーネント信号生成手段と、データレート制御信号に基づいて、第１のデイジタルコンポーネント信号を、当該第１のデイジタルコンポーネント信号と同一の画角を有する画像を示し、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ／Ｍ：Ｎ：Ｎ（ＭはＫ×Ｎの素数）でなる第２のデイジタルコンポーネント信号に変換する変換手段とを設けるようにした。
【０００８】
このように輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ：Ｎ：Ｎでなる第１のデイジタルコンポーネント信号を、画角が同一であつてかつ輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ／Ｍ：Ｎ：Ｎでなる第２のデイジタルコンポーネント信号に変換する変換手段を設けるようにしたことにより、第１のデイジタルコンポーネント信号に対して画角と色解像度が変わらずにデータ量の少ない第２のデイジタルコンポーネント信号を生成し得る。従つてこのような第２のデイジタルコンポーネント信号を伝送路を介して外部機器に送出すれば、画角と色解像度を変えずに当該伝送路の占有問題を回避し得る。
【０００９】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００１０】
（１）第１実施例
図１において、１は全体としてカラー撮像装置としてのビデオカメラを示し、撮像部２において輝度データＹ、色差データ（いわゆるクロマデータ）Ｕ、Ｖのデータレートが４：１：１であつて、かつコンピユータ装置のモニタ表示規格であるＶＧＡフオーマツト（水平ライン数  ４８０本、１水平ライン当たりの画素数  ６４０個）のデイジタルコンポーネント信号Ｓ１を生成し、これを画像処理部３に与えるようになされている。
画像処理部３は装置外部のコンピユータ装置（図示せず）からの制御信号Ｓ２に応じてデイジタルコンポーネント信号Ｓ１の画像サイズを変更し、その結果得られるデイジタルコンポーネント信号Ｓ３を所定の伝送路ＴＬを介して当該コンピユータ装置に送出するようになされている。
これによりこのビデオカメラ１では、コンピユータ装置からの要求に合わせてデイジタルコンポーネント信号Ｓ１の画像サイズを変更し、伝送路に送出するデータ量を調整して従来問題であつた伝送路の占有問題を回避し得るようになされている。
【００１１】
ここで各部の構成について以下に具体的に説明する。まず撮像部２には各種タイミング制御用のクロツク信号を生成するタイミング発生器４が設けられている。このタイミング発生器４で生成された基準クロツク信号Ｓ４はデイジタルシグナルプロセツサ（ＤＳＰ）５に供給される。デイジタルシグナルプロセツサ５はこの基準クロツク信号Ｓ４を基に水平同期信号ＨＤ、垂直同期信号ＶＤ、ブランキング信号ＢＬＫ及びフイールド識別信号ＦＬＤ等からなるタイミング制御信号Ｓ５を生成し、これをタイミング発生器４に送り返す。タイミング発生器４はこのタイミング制御信号Ｓ５を基に１水平期間に  ９０８個のクロツクパルスが存在するクロツク信号Ｓ６を生成し、これをエリアＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ  ）６に供給する。
【００１２】
エリアＣＣＤ６は被写体を撮像することによつてアナログの撮像信号を生成するアナログ撮像信号生成手段であり、ノンインタレース方式（いわゆる全画素読み出し方式）のエリアＣＣＤ又はインタレース方式（いわゆる飛越し読み出し方式）のエリアＣＣＤによつて構成される。因みに、この実施例の場合には、エリアＣＣＤ６として、インタレース方式のＰＡＬ（Ｐｈａｓｅ  Ａｌｔｅｒｎａｔｉｏｎ  Ｌｉｎｅ）用エリアＣＣＤを用いている。
【００１３】
このエリアＣＣＤ６はクロツク信号Ｓ６に基づいて動作し、被写体を撮像することによつて生成したアナログのカラー撮像信号Ｓ７を当該クロツク信号Ｓ６のタイミングで相関二重サンプリング回路（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）７に出力する。因みに、この実施例の場合には、ＰＡＬ用エリアＣＣＤを用いていること及び１水平期間のクロツクパルスが  ９０８個のクロツク信号Ｓ６を用いていることにより、エリアＣＣＤ６からは水平ライン数及び１水平ライン当たりのクロツク数がそれぞれ  ６２５及び  ９０８であり、インタレース走査されたカラー撮像信号Ｓ７が出力される。
【００１４】
相関二重サンプリング回路７はカラー撮像信号Ｓ７からリセツト雑音を除去し、その結果得られるカラー撮像信号Ｓ８を増幅器８を介して増幅した後、アナログデイジタル変換回路（Ａ／Ｄ）９に出力する。アナログデイジタル変換回路９は所定のサンプリングクロツクを用いてカラー撮像信号Ｓ８をアナログデイジタル変換し、その結果得られるデイジタルのカラー撮像信号Ｓ９をデイジタルシグナルプロセツサ５に出力する。
【００１５】
デイジタルシグナルプロセツサ５は入力されるカラー撮像信号Ｓ９を基に水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個であつて、かつ輝度データＹ、色差データＵ、Ｖのデータレートが４：１：１であるデイジタルコンポーネント信号Ｓ１を生成し、当該デイジタルコンポーネント信号Ｓ１をタイミング制御信号Ｓ１０と共に画像処理部３に出力する。
因みに、タイミング制御信号Ｓ１０は基本的にタイミング制御信号Ｓ４と同じものであり、水平同期信号ＨＤ、垂直同期信号ＶＤ、ブランキング信号ＢＬＫ及びフイールド識別信号ＦＬＤ等からなる（但し、タイミング制御信号Ｓ５に比して各信号の位相が若干異なる）。
【００１６】
画像処理部３にはマイクロコンピユータ（以下、これを単にマイコンと呼ぶ）１０が設けられており、当該マイコン１０によつて画像処理部３の全体動作を制御するようになされている。このマイコン１０は入力及び出力手段としてのインターフエイス回路（Ｉ／Ｆ）１１を介して装置外部のコンピユータ装置からの制御信号Ｓ２を受け、当該制御信号Ｓ２の内容を調べることによりコンピユータ装置から要求される画像サイズを調べる。この場合、コンピユータ装置から送出される制御信号Ｓ２の中には３２ビツト構成のビデオモードビツトが含まれており、そのビデオモードビツトを調べることによりコンピユータ装置が要求する画像サイズを認識することができる。
【００１７】
例えばビデオモードビツトの第３ビツト目が「１」であれば画像サイズがフルサイズのデイジタルコンポーネント信号が要求されている。またビデオモードビツトの第２ビツト目が「１」であれば画像サイズが１／２サイズのデイジタルコンポーネント信号が要求されている。またビデオモードビツトの第１ビツト目が「１」であれば画像サイズが１／４サイズのデイジタルコンポーネント信号が要求されている。
因みに、フルサイズというのはＶＧＡフオーマツトの標準サイズであり、水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個の画像サイズである。また１／２サイズというのはフルサイズに対して縦横いずれも１／２で、水平ライン数が  ２４０本、１水平ライン当たりの画素数が  ３２０個の画像サイズである。同様に、１／４サイズというのはフルサイズに対して縦横いずれも１／４で、水平ライン数が  １２０本、１水平ライン当たりの画素数が  １６０個の画像サイズである。なお、この説明からも分かるように、１／２サイズや１／４サイズは縦横均等に縮小したものであり、画角としてはフルサイズと同一である。
【００１８】
マイコン１０はこのようなビデオモードビツトを調べることにより制御信号Ｓ２によつて要求されている画像サイズを検出し、その検出した画像サイズを示すデータレート制御信号Ｓ１１をメモリコントローラ１２に出力する。これにより画像処理部３においては、メモリコントローラ１２によつて２つのフイールドメモリ１３、１４の動作を制御することによりデイジタルコンポーネント信号Ｓ１のライン数を変更すると共に、輝度及び色差データＹ、Ｕ、Ｖのデータレートを変更し、要求されている画像サイズのデイジタルコンポーネント信号Ｓ３を生成する。またマイコン１０はこれから送出するデイジタルコンポーネント信号Ｓ３の輝度及び色差データＹ、Ｕ、Ｖのデータレートを示すデータレート信号Ｓ１２を生成し、これをインターフエイス回路１１を介してコンピユータ装置に出力する。これによりコンピユータ装置においては、ビデオカメラ１からこれから送出されてくるデイジタルコンポーネント信号Ｓ３のデータレートを確認し得る。
【００１９】
ここでメモリコントローラ１２によつて行われる画像サイズの変更について説明する。
まずメモリコントローラ１２は２つのフイールドメモリ１３、１４に対してデイジタルコンポーネント信号Ｓ１を分配して順次書き込んで行くと共に、書き込んだデイジタルコンポーネント信号Ｓ１を順次読み出して行く。その際、データレート制御信号Ｓ１１に応じて読み出すデータ量を調整することにより画像サイズを変更する。
まず書き込み動作のとき、メモリコントローラ１２は、図２に示すようなタイミング制御信号Ｓ１０の論理レベルを識別することによりデイジタルコンポーネント信号Ｓ１の奇数及び偶数フイールドを検出すると共に、奇数及び偶数フイールドの開始タイミングを検出する。具体的には、垂直同期信号ＶＤ及び水平同期信号ＨＤが同時に論理レベル「Ｌ」に立ち下がつたタイミングを偶数フイールドの開始タイミングとして検出し、フイールド識別信号ＦＬＤが論理レベル「Ｈ」に立ち上がつたタイミングを奇数フイールドの開始タイミングとして検出する。
【００２０】
その結果、奇数フイールドが検出された場合には、メモリコントローラ１２は論理レベル「Ｈ」の書き込み制御信号Ｓ１３をフイールドメモリ１３に出力することにより当該フイールドメモリ１３をライトイネーブル状態にし、デイジタルコンポーネント信号Ｓ１のうち奇数ラインの輝度及び色差データＹ、Ｕ、Ｖをフイールドメモリ１３に順次書き込んで行く。また偶数フイールドが検出された場合には、メモリコントローラ１２は論理レベル「Ｈ」の書き込み制御信号Ｓ１４をフイールドメモリ１４に出力することにより当該フイールドメモリ１４をライトイネーブル状態にし、デイジタルコンポーネント信号Ｓ１のうち偶数ラインの輝度及び色差データＹ、Ｕ、Ｖをフイールドメモリ１４に順次書き込んで行く。これによりフイールドメモリ１３には、図３（Ａ）に示すように、デイジタルコンポーネント信号Ｓ１のうちの奇数ラインＬ１  、Ｌ３  、……Ｌ４７９  の輝度及び色差データＹ、Ｕ、Ｖが書き込まれ、フイールドメモリ１４には、図３（Ｂ）に示すように、デイジタルコンポーネント信号Ｓ１のうちの偶数ラインＬ２  、Ｌ４  、……Ｌ４８０  の輝度及び色差データＹ、Ｕ、Ｖが書き込まれる。
【００２１】
またメモリコントローラ１２はこの書き込み動作と並行してフイールドメモリ１３、１４に書き込まれた輝度及び色差データＹ、Ｕ、Ｖを読み出すことによりデイジタルコンポーネント信号Ｓ３を生成する。その際、メモリコントローラ１２はデータレート制御信号Ｓ１１に応じて読み出すデータ量を調整することによりデイジタルコンポーネント信号Ｓ３の画像サイズを変更する。
【００２２】
例えばデータレート制御信号Ｓ１１によつてフルサイズが指示されている場合には、図４（Ａ）及び（Ｂ）に示すような読み出し制御信号Ｓ１５及びＳ１６を出力して各フイールドメモリ１３、１４に書き込まれているデータを全て読み出す。すなわちこの場合には、まず論理レベル「Ｈ」の読み出し制御信号Ｓ１５を出力してフイールドメモリ１３からラインＬ１  の輝度及び色差データ（Ｙ１１、Ｙ１２、Ｕ１１、Ｙ１３、Ｙ１４、Ｖ１１、Ｙ１５……）を読み出し、これが終わると、論理レベル「Ｈ」の読み出し制御信号Ｓ１６を出力してフイールドメモリ１４からラインＬ２  の輝度及び色差データ（Ｙ２１、Ｙ２２、Ｕ２１、Ｙ２３、Ｙ２４、Ｖ２１、Ｙ２５……）を読み出し、これが終わると再び論理レベル「Ｈ」の読み出し制御信号Ｓ１５を出力してフイールドメモリ１３からラインＬ３  の輝度及び色差データ（Ｙ３１、Ｙ３２、Ｕ３１、Ｙ３３、Ｙ３４、Ｖ３１、Ｙ３５……）を読み出す。
【００２３】
以降、これを繰り返してフイールドメモリ１３、１４から奇数ラインと偶数ラインを交互に読み出し、デイジタルコンポーネント信号Ｓ１７を生成する。この場合、奇数ラインと偶数ラインを交互に読み出しているのでデイジタルコンポーネント信号Ｓ１７としては図５に示すようにノンインタレース走査方式の信号となる。また画像サイズとしてはフイールドメモリ１３、１４に書き込まれているデータを全て読み出しているので、水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個のフルサイズとなり、輝度及び色差データＹ、Ｕ、Ｖのデータレートとしては４：１：１となる。
かくしてこのデイジタルコンポーネント信号Ｓ１７はインターフエイス回路１１を介してデイジタルコンポーネント信号Ｓ３としてコンピユータ装置に送出される。
【００２４】
またデータレート制御信号Ｓ１１によつて１／２サイズが指示されている場合には、フイールドメモリ１３、１４のうち一方のメモリから輝度及び色差データＹ、Ｕ、Ｖを読み出すことによつてライン数を半分に減らし、かつ各ラインにおいては輝度データを所定間隔で間引くことによつて輝度及び色差データＹ、Ｕ、Ｖのデータレートを４：２：２に変換して画素数を半分に減らし、これによつて１／２サイズのデイジタルコンポーネント信号Ｓ３を生成する。因みに、この実施例では、図４（Ｄ）に示すように、読み出し制御信号Ｓ１６の論理レベルを常にレベル「Ｌ」にして、フイールドメモリ１３だけから奇数ラインのデータだけを読み出すようになされている。
【００２５】
まずメモリコントローラ１２は読み出し制御信号Ｓ１５を出力してフイールドメモリ１３からラインＬ１  の輝度及び色差データＹ、Ｕ、Ｖを読み出す。その際、図４（Ｃ）に示すように、読み出し制御信号Ｓ１５の論理レベルを輝度データＹのところで１つおきにレベル「Ｌ」にすることにより輝度データＹを１つおきに読み出す。次にメモリコントローラ１２はフイールドメモリ１３からラインＬ３  の輝度及び色差データＹ、Ｕ、Ｖを読み出すが、その際にも同様に、読み出し制御信号Ｓ１５の論理レベルを輝度データＹのところで１つおきにレベル「Ｌ」にすることにより輝度データＹを１つおきに読み出す。以下同様にして、フイールドメモリ１３から順に各ラインの輝度及び色差データＹ、Ｕ、Ｖを読み出すと共に、各ラインにおいては輝度データＹを１つおきに間引いて読み出す。これによりデイジタルコンポーネント信号Ｓ１７のデータ構成としては図６に示すようになり、垂直方向においてはライン数が半分に減ると共に、水平方向においては輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：２：２に変換されて画素数が半分に減り（輝度データＹが半分に減ることにより画素数が半分に減る）、画像サイズが１／２サイズに変更される。
【００２６】
かくしてこのデイジタルコンポーネント信号Ｓ１７はインターフエイス回路１１を介してデイジタルコンポーネント信号Ｓ３としてコンピユータ装置に送出される。その際、インターフエイス回路１１は、輝度データＹを間引いたことによりデータ間隔の空いているデイジタルコンポーネント信号Ｓ１７のデータ間隔を詰めた上でデイジタルコンポーネント信号Ｓ３として送出する。
【００２７】
またデータレート制御信号Ｓ１１によつて１／４サイズが指示されている場合には、フイールドメモリ１３、１４のうち一方のメモリから１ラインおきに輝度及び色差データＹ、Ｕ、Ｖを読み出すことによつてライン数を１／４に減らし、かつ各ラインにおいては輝度データを所定間隔で間引くことによつて輝度及び色差データＹ、Ｕ、Ｖのデータレートを４：４：４に変換して画素数を１／４に減らし、これによつて１／４サイズのデイジタルコンポーネント信号Ｓ３を生成する。因みに、この実施例では、図４（Ｆ）に示すように、読み出し制御信号Ｓ１６の論理レベルを常にレベル「Ｌ」にして、フイールドメモリ１３だけからデータを読み出すようになされている。
【００２８】
まずメモリコントローラ１２は読み出し制御信号Ｓ１５を出力してフイールドメモリ１３からラインＬ１  の輝度及び色差データＹ、Ｕ、Ｖを読み出す。その際、図４（Ｅ）に示すように、読み出し制御信号Ｓ１５の論理レベルを輝度データＹのところで４回に１回だけレベル「Ｈ」にすることにより輝度データＹを４回に１回だけ読み出す（すなわち輝度データＹを４つ毎に３つ間引いて読み出す）。次にメモリコントローラ１２はフイールドメモリ１３から２つ先のラインＬ５  の輝度及び色差データＹ、Ｕ、Ｖを読み出すが、その際にも同様に、読み出し制御信号Ｓ１５の論理レベルを輝度データＹのところで４回に１回だけレベル「Ｈ」にすることにより輝度データＹを４回に１回だけ読み出す。以下同様にして、フイールドメモリ１３から１ラインおきに輝度及び色差データＹ、Ｕ、Ｖを読み出すと共に、各ラインにおいては輝度データＹを４回に１回だけ読み出す。これによりデイジタルコンポーネント信号Ｓ１７のデータ構成としては図７に示すようになり、垂直方向においてはライン数が１／４に減ると共に、水平方向においては輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：４：４に変換されて画素数が１／４に減り（輝度データＹが１／４に減ることにより画素数が１／４に減る）、画像サイズが１／４に変更される。
【００２９】
かくしてこのデイジタルコンポーネント信号Ｓ１７はインターフエイス回路１１を介してデイジタルコンポーネント信号Ｓ３としてコンピユータ装置に送出される。またこの場合にも、インターフエイス回路１１は、輝度データＹを間引いたことによりデータ間隔の空いているデイジタルコンポーネント信号Ｓ１７のデータ間隔を詰めた上でデイジタルコンポーネント信号Ｓ３として送出する。
【００３０】
以上の構成においては、このビデオカメラ１の場合には、コンピユータ装置から送出される制御信号Ｓ２の内容を調べることにより当該コンピユータ装置から要求されている画像サイズを検出し、検出した画像サイズに応じたデータレート制御信号Ｓ１１を発生してデイジタルコンポーネント信号Ｓ１の画像サイズを変更する。
その際、ビデオカメラ１においては、まずデイジタルコンポーネント信号Ｓ１の奇数ラインＬ１  、Ｌ３  、……をフイールドメモリ１３に書き込み、偶数ラインＬ２  、Ｌ４  、……をフイールドメモリ１４に書き込む。そしてデータレート制御信号Ｓ１１に応じて各フイールドメモリ１３、１４に書き込まれたデータの読み出し方法を変更することにより所望の画像サイズのデイジタルコンポーネント信号Ｓ３を生成する。
【００３１】
例えばフルサイズの場合には、フイールドメモリ１３、１４に書き込まれている奇数ラインの輝度及び色差データＹ、Ｕ、Ｖと偶数ラインの輝度及び色差データＹ、Ｕ、Ｖを交互に読み出すと共に、当該フイールドメモリ１３、１４に書き込まれているデータを全て読み出し、これによつて水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個のＶＧＡフオーマツトのフルサイズのデイジタルコンポーネント信号Ｓ３を生成する。
【００３２】
また１／２サイズの場合には、フイールドメモリ１３だけから輝度及び色差データＹ、Ｕ、Ｖを読み出してライン数を半分に減らすと共に、各ラインにおいては輝度データＹを１つおきに読み出して輝度及び色差データＹ、Ｕ、Ｖのデータレートを４：２：２に変換することにより画素数を半分に減らし、これによつて水平ライン数が  ２４０本、１水平ライン当たりの画素数が  ３２０個の１／２サイズのデイジタルコンポーネント信号Ｓ３を生成する。
【００３３】
また１／４サイズの場合には、フイールドメモリ１３から１ラインおきに輝度及び色差データＹ、Ｕ、Ｖを読み出してライン数を１／４に減らすと共に、各ラインにおいては輝度データＹを４回に１回読み出して輝度及び色差データＹ、Ｕ、Ｖのデータレートを４：４：４に変換することにより画素数を１／４に減らし、これによつて水平ライン数が  １２０本、１水平ライン当たりの画素数が  １６０個の１／４サイズのデイジタルコンポーネント信号Ｓ３を生成する。
【００３４】
このようにしてこのビデオカメラ１では、データレート制御信号Ｓ１１に基づいてフイールドメモリ１３、１４に書き込んだ輝度及び色差データＹ、Ｕ、Ｖを所定規則で間引いて読み出すことによりコンピユータ装置に送出するデイジタルコンポーネント信号Ｓ３の画像サイズを変更する。これにより図８に示すように、コンピユータ装置からの要求に合わせて１／２サイズや１／４サイズといつた画像サイズのデイジタルコンポーネント信号Ｓ３を送出し得る。因みに、デイジタルコンポーネント信号Ｓ３の画像サイズを変更する際、垂直方向におけるラインの間引き率と、水平方向における輝度データＹの間引き率とを均一にしたことにより、いずれのサイズでもデイジタルコンポーネント信号Ｓ１と同一の画角を維持し得る。
【００３５】
このようにこのビデオカメラ１においては、データレート制御信号Ｓ１１に基づいてデイジタルコンポーネント信号Ｓ１を当該デイジタルコンポーネント信号Ｓ１と同一の画角であつてかつ輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：２：２又は４：４：４のデイジタルコンポーネント信号Ｓ３に変換するようにし、当該変換したデイジタルコンポーネント信号Ｓ３をコンピユータ装置に送出するようにしたことにより、原画と同じ画角を維持した上で伝送路に送出するデータ量を低減し得る。これによりこのビデオカメラ１の場合には、伝送路の占有問題を回避し得る。
またこのビデオカメラ１の場合には、色差データＵ、Ｖを間引かず、輝度データＹだけを間引くことによつてデータレートを変換しているので、色解像度を劣化させることはなく、原画と同じ色解像度を維持し得る。
【００３６】
またこのビデオカメラ１の場合には、デイジタルコンポーネント信号Ｓ１を奇数ラインと偶数ラインに分けて別々にフイールドメモリ１３、１４に書き込むようにしたことにより、ライン数を半分に減らして１／２サイズのデイジタルコンポーネント信号Ｓ３を生成する際、一方のメモリだけからデータを読み出せば良く、メモリの読み出し制御を簡単にすることができる。
【００３７】
以上の構成によれば、データレート制御信号Ｓ１１に基づいてフイールドメモリ１３、１４の読み出し動作を制御することによりデイジタルコンポーネント信号Ｓ１と同一の画角であつてかつ輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：２：２又は４：４：４のデイジタルコンポーネント信号Ｓ３を生成し、当該デイジタルコンポーネント信号Ｓ３をコンピユータ装置に送出するようにしたことにより、画角や色解像度を変えずに伝送路の占有問題を回避し得る。
【００３８】
（２）第２実施例
上述の実施例においては、デイジタルシグナルプロセツサ５によつてＶＧＡフオーマツトのフルサイズである水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個のデイジタルコンポーネント信号Ｓ１を生成したが、この第２実施例の場合には、フイールドメモリ１３、１４からデータを読み出す際に、ＶＧＡフオーマツトのデイジタルコンポーネント信号を生成する。
まずこの実施例の場合には、デイジタルシグナルプロセツサ５は入力されるカラー撮像信号Ｓ９を基に水平ライン数が  ５８２本（画像領域の  ５７５本と垂直ブランキング期間の７本とでなる）、１水平ライン当たりの画素数が  ７５６個（画像領域の  ６８３個と水平ブランキング期間の７３個とでなる）であつて、かつ輝度データＹ、色差データＵ、Ｖのデータレートが４：１：１であるデイジタルコンポーネント信号Ｓ１を生成し、当該デイジタルコンポーネント信号Ｓ１をタイミング制御信号Ｓ１０と共に画像処理部３に送出する。
【００３９】
画像処理部３においては、第１実施例と同様に、メモリコントローラ１２によつてフイールドメモリ１３、１４を制御することにより当該デイジタルコンポーネント信号Ｓ１を順次書き込んで行く。すなわちタイミング制御信号Ｓ１０を基にデイジタルコンポーネント信号Ｓ１の奇数フイールド及び偶数フイールドを検出し、奇数フイールドが検出されれば奇数ラインの輝度及び色差データＹ、Ｕ、Ｖをフイールドメモリ１３に順に書き込んで行き、偶数フイールドが検出されれば偶数ラインの輝度及び色差データＹ、Ｕ、Ｖをフイールドメモリ１４に順に書き込んで行く。
【００４０】
またこの書き込み動作と並行してメモリコントローラ１２はデータレート制御信号Ｓ１１に基づいてフイールドメモリ１３、１４から順に輝度及び色差データＹ、Ｕ、Ｖを読み出して行くことによりデイジタルコンポーネント信号Ｓ３を生成する。例えばデータレート制御信号Ｓ１１によつてフルサイズが指示されている場合には、フイールドメモリ１３及び１４の両方から輝度及び色差データＹ、Ｕ、Ｖをライン毎に交互に読み出す。その際、５１番目から  ５３０番目までのラインＬ５１〜Ｌ５３０  を読み出すと共に、各ラインＬ５１〜Ｌ５３０  においては５９画素目から  ６９８画素目までの輝度及び色差データＹ、Ｕ、Ｖを読み出す。これにより水平ライン数が  ４８０本、１水平ライン当たりの画素数が  ６４０個のＶＧＡフオーマツトのフルサイズのデイジタルコンポーネント信号Ｓ３を生成する。
【００４１】
またデータレート制御信号Ｓ１１によつて１／２サイズが指示されている場合には、フイールドメモリ１３だけから輝度及び色差データＹ、Ｕ、Ｖを読み出す。その際、５１番目から  ５３０番目までの奇数ラインＬ５１〜Ｌ５２９  を読み出すと共に、各ラインにおいては５９画素目から  ６９８画素目までの輝度及び色差データＹ、Ｕ、Ｖを当該輝度データＹを１つおきに間引きながら読み出す。これにより水平ライン数  ２４０本、１水平ライン当たりの画素数  ３２０個の１／２サイズであつて、輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：２：２のデイジタルコンポーネント信号Ｓ３を生成する。
【００４２】
またデータレート制御信号Ｓ１１によつて１／４サイズが指示されている場合には、フイールドメモリ１３から１ラインおきに輝度及び色差データＹ、Ｕ、Ｖを読み出す。その際、奇数ラインＬ５１〜Ｌ５２９  までを１ラインおきに読み出すと共に、各ラインにおいては５９画素目から  ６９８画素目までの輝度及び色差データＹ、Ｕ、Ｖを当該輝度データＹを４つ毎に３つ間引きながら読み出す。これにより水平ライン数が  １２０本、１水平ライン当たりの画素数が  １６０個の１／４サイズであつて、輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：４：４のデイジタルコンポーネント信号Ｓ３を生成する。
【００４３】
このようにしてこの実施例の場合には、フイールドメモリ１３、１４に書き込まれている輝度及び色差データＹ、Ｕ、Ｖのうち所定範囲のデータ部分だけを切り出して読み出すことにより、図９に示すようなＶＧＡフオーマツトで規定される画像サイズのデイジタルコンポーネント信号Ｓ３を生成する。これによりこの実施例の場合には、デイジタルシグナルプロセツサ５によつてＶＧＡフオーマツトに変換せずとも、フイールドメモリ１３、１４の読み出し範囲を制御するだけで容易にＶＧＡフオーマツトに変換し得る。
【００４４】
かくするにつき以上の構成によれば、フイールドメモリ１３、１４の読み出し範囲を制御することによりＶＧＡフオーマツトのデイジタルコンポーネント信号Ｓ３を生成するようにしたことにより、デイジタルシグナルプロセツサ５の処理を簡易にすることができる。
【００４５】
（３）他の実施例
なお上述の実施例においては、２つのフイールドメモリ１３、１４を用いてデイジタルコンポーネント信号Ｓ１の画像サイズを変更した場合について述べたが、本発明はこれに限らず、１つのフレームメモリを用いてデイジタルコンポーネント信号Ｓ１の画像サイズを変更するようにしても良い。要は、メモリに書き込まれた輝度及び色差データＹ、Ｕ、Ｖを上述したような規則で読み出せば上述の場合と同様の効果を得ることができる。
【００４６】
また上述の実施例においては、コンピユータ装置から画像サイズを指定するビデオモードビツトを含んだ制御信号Ｓ２を送出し、マイコン１０によつてその制御信号Ｓ２を調べて指定されている画像サイズに応じたデータレート制御信号Ｓ１１を生成した場合について述べたが、本発明はこれに限らず、コンピユータ装置から直接データレート制御信号を送出し、マイコン１０は単にそのデータレート制御信号をメモリコントローラ１２に送出するだけにしても良い。またこれに限らず、操作入力手段を設け、ユーザが画像サイズを指定するコマンドを当該操作入力手段から入力したとき、その指示された画像サイズに応じたデータレート制御信号をマイコン１０が生成するようにしても良い。
【００４７】
また上述の実施例においては、輝度及び色差データＹ、Ｕ、Ｖのデータレートが４：１：１のデイジタルコンポーネント信号Ｓ１を生成し、データレート制御信号Ｓ１１によつて指示される画像サイズに応じてデイジタルコンポーネント信号Ｓ１のデータレートを４：２：２又は４：４：４に変換した場合について述べたが、本発明はこれに限らず、輝度及び色差データＹ、Ｕ、ＶのデータレートがＫ×Ｎ：Ｎ：Ｎ（Ｋは２以上の整数、Ｎは自然数）のデイジタルコンポーネント信号を生成し、データレート制御信号によつて指示される画像サイズに応じて当該デイジタルコンポーネント信号のデータレートをＫ×Ｎ／Ｍ：Ｎ：Ｎ（ＭはＫ×Ｎの素数）に変換するようにしても良い。要は、データレート制御信号によつて指示される画像サイズに応じてデイジタルコンポーネント信号のデータレートを変更するようにすれば良い。
【００４８】
また上述の実施例においては、コンピユータ装置のモニタ規格に合わせて画像の横と縦の比が４：３であるデイジタルコンポーネント信号Ｓ１を生成した場合について述べたが、本発明はこれに限らず、例えば画像の横と縦の比が１６：９等、その他の比であつても良い。
【００４９】
また上述の実施例においては、本発明をビデオカメラ１に適用した場合について述べたが、本発明はこれに限らず、デイジタルコンポーネント信号を生成するようなものであればその他のカラー撮像装置に広く適用し得る。
【００５０】
【発明の効果】
上述のように本発明によれば、輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ：Ｎ：Ｎでなる第１のデイジタルコンポーネント信号を、画角が同一であつてかつ輝度データと第１及び第２のクロマデータのデータレートがＫ×Ｎ／Ｍ：Ｎ：Ｎでなる第２のデイジタルコンポーネント信号に変換する変換手段を設けるようにしたことにより、第１のデイジタルコンポーネント信号に対して画角と色解像度が変わらずにデータ量の少ない第２のデイジタルコンポーネント信号を生成し得る。従つてこのような第２のデイジタルコンポーネント信号を伝送路を介して外部機器に送出すれば、画角と色解像度を変えずに当該伝送路の占有問題を回避し得る。
【図面の簡単な説明】
【図１】本発明の一実施例によるビデオカメラの構成を示すブロツク図である。
【図２】タイミング制御信号Ｓ１０のタイミングを示すタイミングチヤートである。
【図３】各メモリに書き込まれるデータの説明に供する略線図である。
【図４】読み出し制御信号Ｓ１５、Ｓ１６のタイミングを示すタイミングチヤートである。
【図５】フルサイズのときのデータ構成の説明に供する略線図である。
【図６】１／２サイズのときのデータ構成の説明に供する略線図である。
【図７】１／４サイズのときのデータ構成の説明に供する略線図である。
【図８】デイジタルコンポーネント信号の画像サイズの説明に供する略線図である。
【図９】メモリからの切り出しによるＶＧＡ変換の説明に供する略線図である。
【符号の説明】
１……ビデオカメラ、２……撮像部、３……画像処理部、４……タイミング発生器、５……デイジタルシグナルプロセツサ、６……エリアＣＣＤ、７……相関二重サンプリング回路、８……増幅器、９……アナログデイジタル変換回路、１０……マイクロコンピユータ、１１……インターフエイス回路、１２……メモリコントローラ、１３、１４……フイールドメモリ。
【図１】
0003601748.tif 000002
【図２】
0003601748.tif 000003
【図３】
0003601748.tif 000004
【図４】
0003601748.tif 000005
【図５】
0003601748.tif 000006
【図６】
0003601748.tif 000007
【図７】
0003601748.tif 000008
【図８】
0003601748.tif 000009
【図９】
0003601748.tif 000010