(57)【特許請求の範囲】
【請求項１】
段差を有する下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させて前記段差を平坦化するようにしたことを特徴とする下地段差平坦化方法。
【請求項２】
段差を有する下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させ、シリル化反応を生じた前記シリル化レジストを露光することによって架橋させて前記段差を平坦化するようにしたことを特徴とする下地段差平坦化方法。
【請求項３】
段差を有するＳｉ酸化膜からなる下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させ、シリル化反応を生じた前記シリル化レジストを前記段差と共にＣＦ系ガスプラズマ処理を施すことによりエッチバックし、前記下地層を平坦化するようにしたことを特徴とする下地段差平坦化方法。
【請求項４】
請求項１ないし３の何れかに記載の方法を用いて下地段差を平坦化する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体等の製造工程における下地段差平坦化方法、およびその方法を用いて製造する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
昨今、半導体素子の微細化に伴い、その下地段差の平坦化が益々重要になってきている。その平坦化方法としては、Ｌ．  Ｋ．  Ｗｈｉｔｅ，  Ｊ．  Ｅｌｅｃｔｒｏｃｈｅｍ．  Ｓｏｃ．  １３０  （１９８３）  １５４３  に開示されているように、半導体基板上に有機樹脂材料を回転塗布した後、熱流動温度以上の高温で熱処理する方法が広く知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記従来の方法では高温熱処理が要求されるため、高温熱処理装置が必要であると共に、高温熱処理が不可能な半導体の製造工程には適用できないという問題があった。
【０００４】
そこで、この発明は、前記従来技術の問題点に鑑み、高温熱処理が不要な下地段差平坦化方法を提供することを課題とする。
また、その方法を用いて製造する半導体装置の製造方法を提供することも、この発明の課題としている。
【０００５】
【課題を解決するための手段】
前記課題を解決するため、この発明は次のような特徴を備えている。
【０００６】
この発明の下地段差平坦化方法は、請求項１に記載のように、段差を有する下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させて前記段差を平坦化するものである。
【０００７】
この発明の下地段差平坦化方法は、請求項２に記載のように、段差を有する下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させ、シリル化反応を生じた前記シリル化レジストを露光することによって架橋させて前記段差を平坦化するものである。
【０００８】
この発明の下地段差平坦化方法は、請求項３に記載のように、段差を有するＳｉ酸化膜からなる下地層の上にシリル化レジストを塗布し、このシリル化レジストにシリル化処理を施すことによりその熱流動温度を低下せしめ、低温で前記シリル化レジストを熱流動させ、シリル化反応を生じた前記シリル化レジストを前記段差と共にＣＦ系ガスプラズマ処理を施すことによりエッチバックし、前記下地層を平坦化するものである。
【００１０】
この発明の半導体装置の製造方法は、請求項４に記載のように、請求項１ないし３の何れかに記載の下地段差平坦化方法を用いて製造するものである。
【００１１】
【発明の実施の形態】
以下、図を用いてこの発明の実施の形態を説明する。
【００１２】
実施の形態１．
図１（ａ）〜（ｃ）は実施の形態１にかかる半導体の下地段差平坦化方法の工程を説明するための模式図である。
【００１３】
まず、図１（ａ）に示すように、半導体製造工程において基板１の上に形成された下地層２には往々にして段差２ａが発生する。そこで、図１（ｂ）に示すように、段差２ａ上にシリル化反応を生じ易い高分子樹脂材料であるシリル化レジスト３を回転塗布法により０．５  〜１．０ｕｍ  程度の薄膜に塗布形成する（第１の工程）。シリル化レジスト３には、例えば、ポリビニル系ポリマをＰＧＭＥＡ  等の溶媒に溶解させ酸発生剤（Ｔｒｉｐｈｅｎｙｌｓｕｌｆｏｎｉｕｍ    ｔｒｉｆｌａｔｅ等）を添加して調合したものが好適である。また、この工程で塗布するシリル化レジスト３の塗布膜厚は、段差２の高さに応じて適切な厚さにすることが必要である。
【００１４】
次いで、図１（ｃ）に示すように、Ｓｉ元素を含む有機ガス雰囲気＜Ｓｉ＞（図では簡便のためシリル化剤をＳｉと示している）中で、シリル化レジスト３を熱処理することによりシリル化反応を促す（第２の工程）。ここで、Ｓｉ元素を含む有機ガスには、例えばジメチルシリルジメチルアミン（ＤＭＳＤＭＡ）が好適である。また、この工程でのシリル化処理の条件としては、シリル化剤圧力５０ｔｏｒｒ、処理時間６０秒、処理温度８０℃が好適であるが、必ずしもその条件に限定されるものではない。
【００１５】
第２の工程におけるシリル化処理によりシリル化レジスト３はその材質中に含まれるフェノール性水酸基とジメチルシリルジメチルアミンが反応するためＴｇが５０℃近傍に低下する。このため、シリル化処理中（あるいは処理後）にシリル化レジスト３が熱流動し、８０℃という低温で十分に熱フローさせることが可能となる。この結果、図２に示すように、段差２ａが平坦なシリル化レジスト３に覆われる、すなわち下地段差の平坦化が達成される。
このように、実施の形態１の方法は、高温熱処理を必要としないので、高温熱処理が不可能な半導体の製造工程にも適用できる。
【００１６】
実施の形態２．
図３は、実施の形態２にかかる、半導体製造工程における下地段差平坦化方法の工程を説明するための模式図である。この実施の形態では、実施の形態１に示した第１、第２の工程を経て段差２ａの平坦化を達成した後、図３に矢印で示すように、さらにシリル化レジスト３の全面に対して露光４を行い、シリル化レジスト３を架橋させる。ここで行う露光には、周知の紫外線、Ｘ線、電子線等の高エネルギー照射が可能な露光方法が適用可能であるが、仮にアルゴンフロライド（ＡｒＦ）  エキシマレーザにより露光を行う場合は、その照射量は、３０〜５０ｍＪ／ｃｍ２程度が好適である。
【００１７】
シリル化レジスト３は、架橋することにより、溶剤に不溶となると共にそのＴｇも大きくなる。この不溶のシリル化レジストは誘電率が小さいので、そのままで配線工程の層間絶縁材として適用できる。
したがって、この実施の形態の方法によれば、半導体の下地段差の平坦化が達成できると同時に、絶縁材質を備えることができる。
【００１８】
実施の形態３．
図４（ａ）、（ｂ）は、実施の形態３にかかる、半導体製造工程における下地段差平坦化方法の工程を説明するための模式図である。この実施の形態では、下地層がＳｉ酸化膜で、このシリコン酸化膜に段差がある場合の平坦化について説明する。
【００１９】
この実施の形態では、まず図４（ａ）に示すように、基板１の上に下地層２として段差２ａを有するＳｉ酸化膜が形成されており、この上に実施の形態１に示した第１、第２の工程の手順により、シリル化レジスト３を熱流動させて平坦化する。
次に、図４（ｂ）に示すように、シリル化レジスト３の全面を、ＣＦ系プラズマ５中でエッチング処理を施してエッチバックを行なう。このエッチング処理に関しては、ラムリサーチ社製エッチング装置ＴＣＰ−９４００、Ｃ２  Ｆ６  ／  Ｏ２  混合ガス、トップパワー２００  Ｗ、ボトムパワー５Ｗ  で１２０秒程の処理を行えば十分である。
【００２０】
シリル化処理後のシリル化レジスト３はＳｉ元素を元素比率で１０％程度含んでおり、エッチング速度はＳｉ酸化膜とほぼ同等である。したがって、ＣＦ系ガスプラズマ処理によるエッチバックによってシリル化レジスト３と段差２ａとが同様にエッチングされて、段差２ａが除去されると、図５に示すように平坦なＳｉ酸化膜６が形成される。
【００２１】
以上の実施の形態１ないし３の下地段差平坦化方法は、半導体製造工程のうちの一工程であって、この工程に続いてその上にさらに他の絶縁膜あるいは導電膜が形成され、またエッチングされるなどして多くの工程が積み上げられて半導体装置が製造される。
なお、この下地段差の平坦化方法は、半導体製造に限られず、他の電子デバイスの製造工程などにも適用可能である。
【００２２】
以上実施の形態１ないし３に示したように、この発明によれば、下地段差の平坦化が８０℃という低温で十分可能になる。したがって、この発明によれば、高温熱処理を必要としないことから、半導体製造工程の低コスト化が図れる。
また、高温熱処理装置も不要となり、半導体製造工程における装置の簡略化もできる。
さらに、この発明の方法は、高温熱処理できない工程にも適用可能であることから、多くの種類の半導体製造工程に適用できる。
【００２３】
【発明の効果】
上述したように、この発明によれば、高温熱処理が不要な下地段差平坦化方法を提供できる。したがって、半導体製造工程の簡略化がなされ、この方法により製造される半導体装置の低価格化が実現できる。
【図面の簡単な説明】
【図１】実施の形態１にかかる半導体の下地段差平坦化方法の工程を説明するための模式図である。
【図２】実施の形態１の方法により製造される半導体装置の構成を示す模式図である。
【図３】実施の形態２にかかる半導体の下地段差平坦化方法の工程を説明するための模式図である。
【図４】実施の形態３にかかる半導体の下地段差平坦化方法の工程を説明するための模式図である。
【図５】実施の形態３の方法により製造される半導体装置の構成を示す模式図である。
【符号の説明】
１  基板
２  下地層
２ａ  段差
３  シリル化レジスト
４  露光
５  ＣＦ系プラズマ
６  Ｓｉ酸化膜
【図１】
0003544358.tif 000002
【図２】
0003544358.tif 000003
【図３】
0003544358.tif 000004
【図４】
0003544358.tif 000005
【図５】
0003544358.tif 000006