(57)【特許請求の範囲】
【請求項１】
基準クロック発生装置にクロック発生器により出力されるリファレンスクロックが入力されたときに入力信号検出部は該リファレンスクロックが入力されていることを演算部に通知し、該通知により該演算部は周波数の自動調整を開始し、更に前記演算部は位相差比較部より得られた位相差を「０」にするようにＤ／Ａコンバータを制御し、ある一定期間位相差が「０」の状態が続いた場合に周波数調整を完了したと判断してその際の前記Ｄ／Ａコンバータのデジタル入力値をデジタル入力値記憶部に記憶し、ＰＬＬ回路を使用して電圧制御発振器の制御電圧を演算処理することで無線基地局内の基準クロック発生装置の周波数を自動調整することを特徴とした基準クロック発生装置の周波数自動調整方法。
【請求項２】
前記演算部が周波数の調整を開始すると同時に、該演算部は調整状態表示部に周波数調整中の信号を送信して該調整状態表示部に装置の外部に周波数調整状態であることを表示させ、前記周波数調整が完了したと判断した場合には、前記調整状態表示部に周波数調整完了の信号を送信して装置の外部に周波数調整完了状態であることを表示させることを更に特徴とする請求項１に記載の基準クロック発生装置の周波数自動調整方法。
【請求項３】
クロック発生器から出力されるリファレンスクロックを入力し第１の位相比較クロックに変換する第１の分周器と、無線基地局装置の基準クロックを入力し第２の位相比較クロックに変換する第２の分周器と、前記第１の位相比較クロックと前記第２の位相比較クロックとサンプリングクロックとを入力して前記第１及び第２の位相比較クロックの位相差を検出し位相差を出力する位相比較手段と、前記位相差を入力し後記高安定発振器の制御電圧となるデジタル入力値を演算処理する演算手段と、前記デジタル入力値を記憶するデジタル入力値記憶部と、前記デジタル値を入力し該デジタル入力値をアナログ出力に変換するＤ／Ａコンバータと、前記アナログ出力を入力し該アナログ出力の電圧値に対応した周波数の無線基地局装置の基準クロックを出力する高安定発振器と、前記クロック発生器から出力されるリファレンスクロックが入力されたことを検出する入力信号検出手段と、該入力信号検出手段による前記リファレンスクロックの入力を通知されて周波数の調整を開始した前記演算手段が演算処理過程で判断して出力する周波数調整状態情報及び周波数調整完了情報を装置の外部に表示する調整状態表示手段とを有することを特徴とした基準クロック発生装置の周波数自動調整装置。
【請求項４】
クロック発生器より出力されるリファレンスクロックと後記高安定発振器より出力される無線基地局の基準クロックが入力され位相差信号を出力する位相比較器と、前記位相差信号が入力され後記高安定発振器の制御電圧を出力するループフィルタと、該ループフィルタから出力される制御電圧を後記演算手段によって“オン”、“オフ”状態にされるスイッチを介して供給され前記基準クロックを発生する高安定発振器と、前記基準クロックを検出した時にリファレンスクロック状態信号を出力する入力信号検出手段と、前記リファレンスクロック状態信号を入力して周波数演算処理を開始する演算手段と、前記ループフィルタの出力である制御電圧が入力され該制御電圧に対応したデジタル値を発生して前記演算手段に供給するＡ／Ｄコンバータと、該Ａ／Ｄコンバータより出力されるデジタル化された制御電圧の値を前記演算手段により監視し前記リファレンククロックと基準クロックが一致して該デジタル化された制御電圧の値がある一定期間変化がなかった場合にそのときの該制御電圧の値が記憶されるデジタル入力値記憶部と、前記入力信号検出手段に前記リファレンスクロックが入力されていない通常状態であること、前記入力信号検出手段に前記リファレンスクロックが入力されて周波数調整状態であること及び周波数が一致して調整完了状態であることを外部に表示する調整状態表示手段と、前記調整完了状態が経過して前記通常状態時に、前記演算手段によりある一定周期で前記デジタル値記憶部より読み取られたデジタル値を入力しアナログ値に変換して前記高安定発振器に供給するＤ／Ａコンバータとを有することを特徴とした基準クロック発生装置の周波数自動調整装置。
【請求項５】
前記演算手段は、前記入力信号検出手段に前記リファレンスクロックが供給されていない通常状態時に前記スイッチを“オフ”状態に切り替えることを更に特徴とする請求項４に記載の基準クロック発生装置の周波数自動調整装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置に関し、特に、基準クロック発生装置内部の高安定発振器を、外部から高精度のリファレンスクロックを入力し、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路によって周波数同期を行い、ＰＬＬ回路の制御電圧を記憶させることで、周波数を自動調整する基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置に関する。
【０００２】
本発明は、更に詳しくは、図１において、本発明による周波数の自動調整を行う場合に、基準クロック発生装置１０１には、クロック発生器１１０より出力されるリファレンスクロックｆｒが入力され、これにより、入力信号検出部１１１は、リファレンスクロックが入力されていることを演算部１０５に通知し、このとき、演算部１０５は、周波数の調整を開始すると同時に、調整状態表示部１０９へ周波数調整中の信号を送信し、これにより、調整状態表示部１０９は、装置の外部に周波数調整状態であることを表示し、また、演算部１０５では、位相差比較部１０４より得られた位相差Ｐを「０」にするように、Ｄ／Ａコンバータ１０７を制御し、演算部１０５は、ある一定期間位相差Ｐが「０」の状態が続いた場合に、周波数調整を完了したと判断して、そのときのＤ／Ａコンバータ１０７のデジタル入力値を、デジタル入力記憶部１０６に記憶し、同時に調整状態表示部１０９へ周波数調整完了の信号を送信し、これにより、調整状態表示部１０９は、装置の外部に周波数調整完了状態であることを表示する基準クロック発生装置の自動調整方法である。
【０００３】
【従来の技術】
この種の技術における基準クロック発生装置の第１の先行技術の構成例を図６に示す。
【０００４】
図６に示された基準クロック発生装置２０１は、本発明に係る基準クロック発生装置のブロック構成を示した図１と比較して、分周器Ａ１０２、分周器Ｂ１０３、位相比較部１０４、演算部１０５、デジタル入力値記憶部１０６、Ｄ／Ａコンバータ１０７、調整状態表示部１０９を有していない点と、可変抵抗２０４、抵抗２０９を有する点で異なる。
【０００５】
可変抵抗２０４は、抵抗２０９と電源に接続されている。抵抗２０９は、可変抵抗２０４とグランドに接続されている。可変抵抗２０４と抵抗２０９の接続部分の電圧を高安定発振器２０２の制御電圧Ｖｃ２０３とする。
【０００６】
また、基準クロック発生装置２０１の外部に周波数カウンタ２０７と調整器２０５を用意する。周波数カウンタ２０７には、クロック発生器２０８より出力されたリファレンスクロックｆｒと無線基地局の基準クロックｆｏが入力され、無線基地局の基準クロックｆｏの値が表示される。調整器２０５は、可変抵抗２０４の抵抗値を変えることができる。
【０００７】
図６に示した基準クロック発生装置２０１の周波数調整時の動作を以下に説明する。
【０００８】
周波数調整作業者が調整器２０５を使用して、可変抵抗２０４の抵抗値を上げると、電源と電圧Ｖｃ間の電圧降下が大きくなるために、高安定発振器２０２の制御電圧Ｖｃ２０３の電圧値が下がる。すると、高安定発振器２０２より出力される無線基地局装置の基準クロックｆｏの周波数が下がるために、周波数カウンタ２０７に表示される値も下がる。
【０００９】
また、作業者が調整器２０５を使用して、可変抵抗２０４の抵抗値を下げると、電源と電圧Ｖｃ間の電圧降下が小さくなるために、高安定発振器２０２の制御電圧Ｖｃ２０３の電圧値が上がる。すると、高安定発振器２０２より出力される無線基地局装置の基準クロックｆｏの周波数が上がるために、周波数カウンタ２０７に表示される値も上がる。
【００１０】
よって、作業者は、調整器２０５を利用して、可変抵抗２０４の抵抗値を上げ下げし、周波数カウンタ２０７に表示された周波数を目視することで、基準クロック発生装置２０１より出力される無線基地局装置の基準クロックｆｏを目的の周波数に調整することができる。
【００１１】
次に第２の先行技術として挙げられる特開昭６３−０７０６１６号公報には、比較クロックを入力してクロック周波数誤差を補正する補正回路と、補正量を記憶する記憶回路とを設けることにより、クロック周波数の調整を自動的に行って調整時間の短縮と人的誤差の排除を図ることを目的としたクロック周波数調整回路が開示されている。
【００１２】
第３の先行技術として挙げられる、本出願人と同一出願人の出願に係る特願２００１−０６７２６８号明細書には、位相差Ｐがある一定期間０になった場合に演算部は位相同期過程と判断し、その時のデジタル入力値ＶＤをデジタル入力値記憶部にて記憶し、その後、落雷などの外的要因により、電源発生装置に障害が生じて、基準クロック発生装置に供給している電源ＶＢＴＳが瞬断した場合に、演算部がデジタル入力値記憶部からデジタル入力値ＶＤを読み取り、Ｄ／Ａコンバータに設定することで、電圧制御型発振器（ＶＣＯ）に電源瞬断前の電圧値を設定できるために、電源瞬断後に電源瞬断前と同じ周波数の基準クロックｆｏを供給することができ、位相同期過程を保持ことができる基準クロック発生装置が記載されている。
【００１３】
更に第４の先行技術として挙げられる特開平１１−１３６６３２号公報には、基準クロック生成のためのリファレンス情報としてのＰＣＲ信号が入力されているときには、ＰＣＲ検出器でＰＣＲ信号が抽出され、ＰＣＲ信号と、電圧制御発振器（ＶＣＯ）の出力信号との比較結果に応じた制御電圧がＶＣＯに供給され、これにより、ＶＣＯは、その出力信号がＰＣＲ信号に位相ロックするように制御され、ＰＣＲ信号が入力されないときには、メモリに記憶された制御電圧がＶＣＯに供給されるクロック生成装置、が開示されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、叙上の第１の先行技術による基準クロック発生装置２０１には下記の如き問題点があった。
【００１５】
第１の問題点は、作業者の手作業による調整、及び目視による周波数の確認のために品質のばらつきが生じることである。
【００１６】
第２の問題点は、作業者１人に付き１つの基準クロック発生装置しか調整することができないために、周波数調整に要する時間あるいは人手を要することである。
【００１７】
第３の問題点は、周波数調整時に周波数カウンタを使用するために、調整に要する設備費がかかることである。
【００１８】
上記第２の先行技術の構成は、記憶回路に分周比を記憶して、その分周比に従った周波数を出力する点に対して、本発明では、ＰＬＬ回路の制御電圧を用いて高安定発振器１０８自体の周波数を変更して調整を行い、デジタル入力値記憶部１０６に高安定発振器１０８の制御電圧のデジタル値を記憶する点で異なっている。
【００１９】
また、上記第２の先行技術の問題点として、周波数調整状態を外部に表示する部分がないために、作業者が容易に周波数調整完了を判断することができない点が挙げられる。
【００２０】
第３の先行技術は、ＶＣＯに設定した位相同期過程における電圧値をメモリに記憶しておき、無線基地局装置の電源が瞬断した後に復旧した際にメモリに記憶された電圧値をＶＣＯに供給するものであるが、クロック周波数の調整を自動的に行うことはできない。
【００２１】
また第４の先行技術は、ＶＣＯに供給される制御電圧をメモリに記憶しておき、ＰＣＲ信号が瞬断した時に、メモリに格納されている制御電圧をＶＣＯに切り替え接続するものであるが、第３の先行技術と同様にやはりクロック周波数の調整を自動的に行うことはできない。
【００２２】
本発明は、従来の上記実情に鑑みてなされたものであり、従って本発明の目的は、叙上の各先行技術に内在する上記諸欠点を解決することを可能とした基準クロック発生装置の新規な周波数の自動調整方法及び周波数の自動調整装置を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成する為に、本発明に係る基準クロック発生装置の周波数自動調整方法は、基準クロック発生装置にクロック発生器により出力されるリファレンスクロックが入力されたときに入力信号検出部は該リファレンスクロックが入力されていることを演算部に通知し、該通知により該演算部は周波数の自動調整を開始し、更に前記演算部は位相差比較部より得られた位相差を「０」にするようにＤ／Ａコンバータを制御し、ある一定期間位相差が「０」の状態が続いた場合に周波数調整を完了したと判断してその際の前記Ｄ／Ａコンバータのデジタル入力値をデジタル入力値記憶部に記憶し、ＰＬＬ回路を使用して電圧制御発振器の制御電圧を演算処理することで無線基地局内の基準クロック発生装置の周波数を自動調整することを特徴としている。
【００２４】
前記演算部が周波数の調整を開始すると同時に、該演算部は調整状態表示部に周波数調整中の信号を送信して該調整状態表示部に装置の外部に周波数調整状態であることを表示させ、前記周波数調整が完了したと判断した場合には、前記調整状態表示部に周波数調整完了の信号を送信して装置の外部に周波数調整完了状態であることを表示させる。
【００２５】
本発明においては、クロック発生器から出力されるリファレンスクロックを複数に分配し、該分配された数のリファレンスクロックを、複数個配置された基準クロック発生装置にそれぞれ供給することで同時に複数の無線基地局装置の基準クロックを調整することができる。
【００２６】
本発明に係る基準クロック発生装置の周波数自動調整装置は、クロック発生器から出力されるリファレンスクロックを入力し、第１の位相比較クロックに変換する第１の分周器と、無線基地局装置の基準クロックを入力し第２の位相比較クロックに変換する第２の分周器と、前記第１の位相比較クロックと前記第２の位相比較クロックとサンプリングクロックとを入力して前記第１及び第２の位相比較クロックの位相差を検出し位相差を出力する位相比較手段と、前記位相差を入力し後記高安定発振器の制御電圧となるデジタル入力値を演算処理する演算手段と、前記デジタル入力値を記憶するデジタル入力値記憶部と、前記デジタル値を入力し該デジタル入力値をアナログ出力に変換するＤ／Ａコンバータと、前記アナログ出力を入力し該アナログ出力の電圧値に対応した周波数の無線基地局装置の基準クロックを出力する高安定発振器とを備えて構成される。
【００２７】
前記デジタル入力値記憶部はフラッシュＲＯＭ等の不揮発性メモリにより構成されることが望ましい。
【００２８】
前記サンプリングクロックとして前記リファレンスクロックを使用することができる。
【００２９】
本発明に係る基準クロック発生装置の周波数自動調整装置は、更に、前記クロック発生器から出力されるリファレンスクロックが入力されたことを検出する入力信号検出手段を設け、該入力信号検出手段による前記リファレンスクロックの入力を通知されて周波数の調整を開始した前記演算手段が演算処理過程で判断して出力する周波数調整状態情報及び周波数調整完了情報を装置の外部に表示する調整状態表示手段を設けることができる。
【００３０】
本発明に係る基準クロック発生装置の周波数自動調整装置はまた、クロック発生器より出力されるリファレンスクロックと後記高安定発振器より出力される無線基地局の基準クロックが入力され位相差信号を出力する位相比較器と、前記位相差信号が入力され後記高安定発振器の制御電圧を出力するループフィルタと、該ループフィルタから出力される制御電圧を後記演算手段によって“オン”、“オフ”状態にされるスイッチを介して供給され前記基準クロックを発生する高安定発振器と、前記基準クロックを検出した時にリファレンスクロック状態信号を出力する入力信号検出手段と、前記リファレンスクロック状態信号を入力して周波数演算処理を開始する演算手段と、前記ループフィルタの出力である制御電圧が入力され該制御電圧に対応したデジタル値を発生して前記演算手段に供給するＡ／Ｄコンバータと、該Ａ／Ｄコンバータより出力されるデジタル化された制御電圧の値を前記演算手段により監視し前記リファレンククロックと基準クロックが一致して該デジタル化された制御電圧の値がある一定期間変化がなかった場合にそのときの該制御電圧の値が記憶されるデジタル入力値記憶部と、前記入力信号検出手段に前記リファレンスクロックが入力されていない通常状態であること、前記入力信号検出手段に前記リファレンスクロックが入力されて周波数調整状態であること及び周波数が一致して調整完了状態であることを外部に表示する調整状態表示手段と、前記調整完了状態が経過して前記通常状態時に、前記演算手段によりある一定周期で前記デジタル値記憶部より読み取られたデジタル値を入力しアナログ値に変換して前記高安定発振器に供給するＤ／Ａコンバータとを備えて構成される。
【００３１】
前記演算手段は、前記入力信号検出手段に前記リファレンスクロックが供給されていない通常状態時に前記スイッチを“オフ”状態に切り替える。
【００３２】
【発明の実施の形態】
次に、本発明をその好ましい各実施の形態について図面を参照しながら詳細に説明する。
【００３３】
【第１の実施の形態】
先ず、本発明による第１の実施の形態について図面を参照して詳細に説明する。
【００３４】
図１は本発明による第１の実施の形態の一実施例を示すブロック構成図である。
【００３５】
【第１の実施の形態の構成】
図１を参照するに、基準クロック発生装置１０１は、クロック発生器１１０より入力されるリファレンスクロックｆｒを入力し、位相比較クロックｆｒｃに変換する分周器Ａ１０２と、無線基地局装置の基準クロックｆｏを入力し位相比較クロックｆｏｃに変換する分周器Ｂ１０３と、位相比較クロックｆｒｃと位相比較クロックｆｏｃとサンプリングクロックｆｓを入力し位相比較クロックｆｒｃと位相比較クロックｆｏｃの位相差を検出し位相差Ｐを出力する位相比較器１０４と、位相差Ｐを入力しデジタル入力値ＶＤを制御する演算部１０５と、デジタル入力値ＶＤを記憶するデジタル入力値記憶部１０６と、デジタル入力値ＶＤを入力しデジタル入力ＶＤをアナログ出力ＶＡに変換するＤ／Ａコンバータ１０７と、アナログ出力ＶＡを入力し無線基地局の基準クロックｆｏを出力する高安定発振器１０８と、演算部１０５より出力される調整状態信号を入力し調整状態を基準クロック発生装置１０１の外部に表示する調整状態表示部１０９と、リファレンスクロックｆｒの入力状態を演算部１０５に通知する入力信号検出部１１１とを含む。
【００３６】
位相比較部１０４は、位相比較クロックｆｒｃに対して、位相比較クロックｆｏｃが遅れた場合に位相差Ｐの値を負にして、進んでいる場合には位相差Ｐの値を正にする。
【００３７】
演算部１０５は、入力された位相差Ｐの値が負の場合には、デジタル入力ＶＤを増加させ、正の場合には、デジタル入力ＶＤを減少させる。
【００３８】
デジタル入力値記憶部１０６は、演算部１０５の出力、即ちＤ／Ａコンバータ１０７のデジタル入力ＶＤを記憶するものであり、フラッシュＲＯＭ等の不揮発性メモリが使用されて、電源断の場合でも、記憶されたデジタル入力値ＶＤは消去されない。
【００３９】
Ｄ／Ａコンバータ１０７は、デジタル入力ＶＤが増加した場合には、アナログ出力ＶＡを増加させ、減少した場合にはアナログ出力ＶＡを減少させる。
【００４０】
高安定発振器１０８は、アナログ出力ＶＡの電圧値に対応した周波数の無線基地局装置の基準クロックｆｏを出力し、アナログ出力ＶＡが増加した場合に、基準クロックｆｏの周波数は高くなり、減少した場合には基準クロックｆｏの周波数は低くなる。
【００４１】
調整状態表示部１０９は、演算部１０５より入力される調整状態信号によって、周波数調整中、周波数調整完了、通常状態の３つの状態を区別して、基準クロック発生装置１０１の外部に表示する。
【００４２】
入力信号検出部１１１は、基準クロック発生装置１０１にリファレンスクロックｆｒが入力されている時、あるいは入力されていない時の２つの状態を区別して、演算部１０５にリファレンスクロック状態信号を入力する。
【００４３】
【第１の実施の形態の動作】
次に、本発明に係る第１の実施の形態の動作について説明する。
【００４４】
図１に示された基準クロック発生装置１０１にリファレンスクロックｆｒが入力されていないときには、入力信号検出部１１１は、リファレンスクロックｆｒが入力されていないことを演算部１０５に通知する。演算部１０５は、リファレンスクロックｆｒが入力されていないので、調整状態表示部１０９に通常状態であることを通知し、調整状態表示部１０９は通常状態であることを基準クロック発生装置１０１の外部に表示する。これにより、通常状態であることが判断される。
【００４５】
次に、周波数調整時の一連の動作を以下に説明する。
【００４６】
周波数調整を行う場合には、クロック発生器１１０から出力されるリファレンスクロックｆｒは基準クロック発生装置１０１に入力される。そのときに、入力信号検出部１１１は、リファレンスクロックｆｒが入力されていることを演算部１０５に通知する。演算部１０５は、リファレンスクロックｆｒが入力されているので、調整状態表示部１０９に周波数調整状態であることを通知する。調整状態表示部１０９は、周波数調整状態であることを基準クロック発生装置１０１の外部に表示する。これにより、周波数調整状態であることが判断される。
【００４７】
次に、周波数調整状態時の基準クロック発生装置１０１内部の動作を以下に説明する。
【００４８】
リファレンスクロックｆｒが入力されると位相差比較部１０４は、基準クロックｆｏとリファレンスクロックｆｒの位相差を検出し、位相差Ｐを演算部１０５に出力する。位相差Ｐが負の場合には、演算部１０５はデジタル入力値ＶＤを増加させるように動作する。
【００４９】
従って、アナログ出力ＶＡの値も増加する。
【００５０】
アナログ出力ＶＡの値が増加すると無線基地局装置の基準クロックｆｏの周波数も高くなるので、その結果、位相差Ｐも増加することになる。
【００５１】
位相差Ｐが正の場合には、演算部１０５はデジタル入力値ＶＤを減少させるように動作する。
【００５２】
従って、アナログ出力ＶＡの値が減少する。アナログ出力ＶＡの値が減少すると無線基地局装置の基準クロックｆｏの周波数も低くなるので、その結果、位相差Ｐも減少することになる。
【００５３】
以上の動作を連続的に行うと、図２に示すように、やがて、位相比較クロックｆｒｃと位相比較クロックｆｏｃの位相差が０付近で微少に変動するようになる。
【００５４】
その結果、無線基地局装置の基準クロックｆｏは、クロック発生器１１０より入力されるリファレンスクロックｆｒに同期している状態になる。
【００５５】
位相差Ｐがある一定期間「０」になった場合には、演算部１０５は、クロック発生器１１０より入力されたリファレンスクロックｆｒと無線基地局装置の基準クロックｆｏの周波数が一致したと判断し、そのときのデジタル入力値ＶＤを、デジタル入力値記憶部１０６に記憶し、調整完了状態であることを調整状態信号にて、調整状態表示部１０９に入力する。
【００５６】
調整状態表示部１０９は、調整完了状態であることを基準クロック外部に表示する。そのときには、調整状態表示部１０９によって、調整完了状態であることが判断され、クロック発生器１１０からの基準クロック発生装置１０１へのリファレンスクロックｆｒの入力は止められる。
【００５７】
リファレンスクロックｆｒが入力されていないので、演算部１０５は、調整状態表示部１０９に通常状態であることを通知し、調整状態表示部１０９は、通常状態であることを基準クロック発生装置１０１の外部に表示する。これにより、通常状態であることが判断される。
【００５８】
通常状態時に演算部１０５は、ある一定周器で、デジタル入力値より読み取った値をＤ／Ａコンバータ１０７に入力し続ける。Ｄ／Ａコンバータ１０７は、演算部１０５より入力されたデジタル入力値に対応したアナログ電圧を出力するために、高安定発振器１０８が周波数調整完了時の電圧値に対応した周波数で発振する。
【００５９】
これにより、基準クロック発生装置１０１は、リファレンスクロックｆｒと同一の周波数を無線基地局に供給することができる。
【００６０】
【第２の実施の形態】
次に、本発明による第２の実施の形態について図面を参照しながら詳細に説明する。
【００６１】
図４は、本発明による第２の実施の形態の一実施例を示すブロック構成図である。
【００６２】
【第２の実施の形態の構成】
図４を参照するに、本発明による第２の実施の形態では、アナログＰＬＬ回路を使用してリファレンスクロックｆｒと無線基地局の基準クロックｆｏの位相同期を行っている。
【００６３】
図４に示された第２の実施の形態は、図１に示された第１の実施の形態と比較して、分周器Ａ１０２、分周器Ｂ１０３、位相差比較部１０４を有していない点と、位相比較器１１２、ループフィルタ１１３、スイッチ１１４、Ａ／Ｄコンバータ１１５を有する点で異なる。
【００６４】
位相比較器１１２には、クロック発生器１１０より出力されるリファレンスクロックｆｒと高安定発振器１０８により出力される無線基地局の基準クロックｆｏが入力され、位相差信号ＰＤを出力する。ループフィルタ１１３には、位相差信号ＰＤが入力され、高安定発振器１０８の制御電圧Ｖｃを出力する。スイッチ１１４は、演算部１０５によって、“オン”あるいは“オフ”状態になる。Ａ／Ｄコンバータ１１５には、制御電圧Ｖｃが入力され、Ａ／Ｄコンバータ１１５は入力された電圧値に対応したデジタル値Ｖｃｄを演算部１０５へ出力する。
【００６５】
図４に示された基準クロック発生装置１０１にリファレンスクロックｆｒが入力されていないときには、入力信号検出部１１１は、リファレンスクロックｆｒが入力されていないことを演算部１０５に通知する。演算部１０５は、リファレンスクロックｆｒが入力されていないので、調整状態表示部１０９に通常状態であることを通知し、スイッチ１０４を“オフ”状態にする。
【００６６】
調整状態表示部１０９は、通常状態であることを基準クロック発生装置１０１の外部に表示する。周波数調整を行う作業者は、調整状態表示部１０９を目視し、通常状態であることを判断する。
【００６７】
周波数調整を行う場合には、クロック発生器１１０から出力されるリファレンスクロックｆｒを基準クロック発生装置１０１に入力する。そのとき、入力信号検出部１１１は、リファレンスクロックｆｒが入力されていることを演算部１０５に通知する。
【００６８】
演算部１０５は、リファレンスクロックｆｒが入力されているので、調整状態表示部１０９に周波数調整状態であることを通知し、スイッチ１０４を“オン”状態にする。調整状態表示部１０９は、周波数調整状態であることを基準クロック発生装置１０１の外部に表示する。これにより、周波数調整状態であることが判断される。
【００６９】
【第２の実施の形態の動作】
次に、周波数調整状態時の基準クロック発生装置１０１の内部の動作を図５を使用して以下に説明する。
【００７０】
位相比較器１１２は、リファレンスクロックｆｒと無線基地局の基準クロックｆｏとを比較し、リファレンスクロックｆｒの立ち上がりより基準クロックｆｏの立ち上がりが遅れている場合には、正パルスの位相差信号ＰＤ（＋）を出力する。正パルスの位相差信号ＰＤ（＋）が入力された場合には、ループフィルタ１１３は、その出力である制御電圧Ｖｃの電圧値を増加させる。制御電圧Ｖｃの電圧値が増加すると、高安定発振器１０８の周波数が増加する。
【００７１】
また、リファレンスクロックｆｒの立ち上がりより基準クロックｆｏの立ち上がりが進んでいる場合には、位相比較器１１２は、負パルスの位相差信号ＰＤ（−）を出力する。負パルスの位相差信号ＰＤ（−）が入力された場合には、ループフィルタ１１３は、制御電圧Ｖｃの電圧値を減少させる。
【００７２】
以上に示した動作を連続的に行うことで、リファレンスクロックｆｒと基準クロックｆｏの位相が一致するので、周波数が一致する。そのとき、制御電圧Ｖｃの電圧値はほぼ一定となる。
【００７３】
演算部１０５は、Ａ／Ｄコンバータ１１５より出力される制御電圧Ｖｃをデジタル変換された値Ｖｃｄの値を監視し、デジタル電圧Ｖｃｄの値がある一定期間変化が無かった場合に、そのときのデジタル電圧Ｖｃｄの値を、デジタル入力値記憶部１０６に記憶し、調整完了状態であることを調整状態信号にて、調整状態表示部１０９に入力し、スイッチ１０４を“オフ”状態にする。
【００７４】
調整状態表示部１０９は、調整完了状態であることを基準クロック外部に表示する。そのとき、調整状態表示部１０９を確認し、調整完了状態であることを判断し、基準クロック発生装置１０１へのリファレンスクロックｆｒの入力を止める。
【００７５】
そのときには、リファレンスクロックｆｒが入力されていないので、演算部１０５は、調整状態表示部１０９に通常状態であることを通知し、スイッチ１０４を“オフ”状態にする。調整状態表示部１０９は、通常状態であることを基準クロック発生装置１０１の外部に表示する。これにより、通常状態であることが判断される。
【００７６】
通常状態時に演算部１０５は、ある一定周期で、デジタル入力値記憶部１０６より読み取った値をＤ／Ａコンバータ１０７に入力し続ける。Ｄ／Ａコンバータ１０７は、演算部１０５より入力されたデジタル入力値に対応したアナログ電圧を出力するので、高安定発振器１０８が周波数調整完了時の電圧値に対応した周波数で発振するために、基準クロック発生装置１０１は、リファレンスクロックｆｒと同一の周波数を無線基地局に供給する。
【００７７】
【発明の効果】
本発明は以上の如く構成され、作用するものであり、本発明によれば以下に示すような効果が得られる。
【００７８】
本発明の第１の効果は、無線基地局装置の基準クロック発生装置１０１の基準クロックｆｏを周波数カウンタを使用しないで調整できることである。
【００７９】
その理由は、外部からリファレンスクロックｆｒを入力したとき、基準クロック発生装置１０１の内部で、リファレンスクロックｆｒと無線基地局装置の基準クロックｆｏを一致させるように動作し、周波数が一致した後に、調整完了を表示し制御電圧を記憶する為に、基準クロック発生装置１０１の調整状態表示部１０９を確認するだけで、周波数調整状態を判断することができるからである。
【００８０】
本発明の第２の効果は、周波数調整後の無線基地局装置の基準クロックｆｏの品質を、外部からリファレンスクロックｆｒと比較して一定にすることができることである。
【００８１】
その理由は、周波数調整時の位相差Ｐがある決められた期間「０」になった場合を演算部１０５にて判断するからである。
【００８２】
本発明の第３の効果は、外部からリファレンスクロックｆｒを入力するだけで、周波数を自動調整するために、作業効率を上げることである。
【００８３】
その理由は、外部からリファレンスクロックｆｒを入力するだけで、周波数を自動調整するために、手作業での調整時を必要としないからである。
【００８４】
本発明の第４の効果は、一度に複数の無線基地局装置の基準クロック発生装置１０１の基準クロックｆｏを調整し、作業効率を上げることである。
【００８５】
その理由を図３を参照して説明する。図３を参照するとクロック発生器からのリファレンスクロックを複数に分配し、分配した数のリファレンスクロックを基準クロック発生装置１０１に供給することで一度に複数の無線基地局装置の基準クロックｆｏを調整することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による基準クロック発生装置の一実施例を示すブロック構成図である。
【図２】本発明による第１の実施の形態におけるデジタルＰＬＬ回路動作時の位相比較クロックとアナログ出力と位相差の関係を示すタイミングチャートである。
【図３】複数の基準クロック発生装置の周波数を調整する方法を説明するブロック図である。
【図４】本発明の第２の実施の形態による基準クロック発生装置の一実施例を示すブロック構成図である。
【図５】本発明による第２の実施の形態におけるアナログＰＬＬ回路動作時の各クロックと位相差信号と制御電圧の関係を示すタイミングチャートである。
【図６】従来の基準クロック発生装置の構成例を示すブロック図である。
【符号の説明】
１０１、２０１…基準クロック発生装置
１０２…分周器Ａ
１０３…分周器Ｂ
１０４…位相差比較部
１０５…演算部
１０６…デジタル入力値記憶部
１０７…Ｄ／Ａコンバータ
１０８、２０２…高安定発振器
１０９…調整状態表示部
１１０、２０８…クロック発生器
１１１…入力信号検出部
１１２…位相比較器
１１３…ループフィルタ
１１４…スイッチ
１１５…Ａ／Ｄコンバータ
２０３…制御電圧Ｖｃ
２０４…可変抵抗
２０５…調整器
２０７…周波数カウンタ
２０９…抵抗
【図１】
0003592291.tif 000002
【図２】
0003592291.tif 000003
【図３】
0003592291.tif 000004
【図４】
0003592291.tif 000005
【図５】
0003592291.tif 000006
【図６】
0003592291.tif 000007