【手続補正書】
【提出日】平成29年9月14日(2017.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のブロックを含むPHYインターフェースの動作状態を変更するステップを含み、PHYインターフェースの動作状態を前記変更するステップは、
前記PHYインターフェースの前記動作状態を変更するための前記複数のブロックの所望の機構設定を指示するパラメータを受信するステップと、
シーケンスにおいて前記所望の機構設定を有効にするステップであって、前記シーケンスは前記機構設定間の依存性に基づき、前記依存性は依存性テーブルに記憶される、ステップと、
前記依存性に基づいて同時にオンに切り替えることができる機構を有するブロックのグループを形成するステップと
を含む、方法。
【請求項２】
機構ウェイクアップ有限ステートマシン(FSM)が、PHYインターフェースの動作状態を前記変更するステップを実行するように構成される、請求項1に記載の方法。
【請求項３】
前記依存性テーブルはレジスタのセットにおいて実装され、前記依存性テーブルのエントリはソフトウェアプログラム可能である、請求項1に記載の方法。
【請求項４】
各グループのブロックのウェイクアップ時間に基づいて前記ブロックのグループ間の遅延を設定するステップをさらに含む、請求項1に記載の方法。
【請求項５】
前記複数のブロックからの少なくとも1つのブロックのどの機構設定を変更すべきか判断するために、現在の機構設定を前記複数のブロックの前記所望の機構設定と比較するステップをさらに含む、請求項1に記載の方法。
【請求項６】
前記PHYインターフェースの前記動作状態は、性能状態および電力状態を含む、請求項1に記載の方法。
【請求項７】
メモリコントローラから所望の周期を受信するステップと、
前記受信された所望の周期に基づいて性能状態を選択し、かつ性能状態テーブルを使用するステップと
をさらに含む、請求項1に記載の方法。
【請求項８】
メモリコントローラから要求されたウェイクアップ時間を受信するステップと、
前記ウェイクアップ時間の要件を満たす最も低い電力状態を選択するステップと
をさらに含む、請求項1に記載の方法。
【請求項９】
前記機構ウェイクアップFSMはハードウェアにおいて構成される、請求項2に記載の方法。
【請求項１０】
トラフィックストールを必要としない前記少なくとも1つのブロックのための前記所望の機構設定を有効にするステップと、
前記トラフィックストールを待ち、かつ前記トラフィックストール後に生じる必要がある前記少なくとも1つのブロックの前記機構設定を有効にするステップと
をさらに含む、請求項5に記載の方法。
【請求項１１】
前記電力状態の各電力状態のウェイクアップ時間を計算し、かつ前記ウェイクアップ時間をウェイクアップ時間ルックアップテーブルに記憶するステップをさらに含む、請求項6に記載の方法。
【請求項１２】
前記PHYインターフェースの前記性能状態を変更するための手順を実行するステップをさらに含む、請求項6に記載の方法。
【請求項１３】
前記PHYインターフェースの前記電力状態を変更するための手順を実行するステップをさらに含む、請求項6に記載の方法。
【請求項１４】
低電力切替FSMが、前記PHYインターフェースの前記電力状態を変更するための前記手順を実行するように構成される、請求項13に記載の方法。
【請求項１５】
前記選択された性能状態のための所望の機構設定を指示する前記パラメータを決定しかつ送信するステップをさらに含む、請求項7に記載の方法。
【請求項１６】
周波数切替FSMが、前記PHYインターフェースの前記性能状態を変更するための前記手順を実行するように構成される、請求項12に記載の方法。
【請求項１７】
前記選択された最も低い電力状態に基づいて前記所望の機構設定を決定するステップと、
前記少なくとも1つのブロックをオフに切り替えるために、機構ウェイクアップFSMに前記所望の機構設定を送信するステップと
をさらに含む、請求項8に記載の方法。
【請求項１８】
前記ウェイクアップ時間に基づいて、前記少なくとも1つのブロックをオンに戻す時点の前記所望の機構設定を決定するステップと、
前記少なくとも1つのブロックをオフに切り替えるために、前記機構ウェイクアップFSMに前記所望の機構設定を送信するステップと
をさらに含む、請求項17に記載の方法。
【請求項１９】
PHYインターフェースの動作状態を変更するためのステートマシン装置であって、
前記PHYインターフェースの前記動作状態を変更するための複数のブロックの機構設定を指示するパラメータを受信することと、
シーケンスにおいて前記機構設定を有効にすることであって、前記シーケンスは前記機構設定間の依存性に基づき、前記依存性は依存性テーブルに記憶される、有効にすることと
を行うように構成され、
前記ステートマシン装置は、前記依存性に基づいて同時にオンに切り替えることができる機構を有するブロックのグループを形成することと、各グループのブロックのウェイクアップ時間に基づいて前記ブロックのグループ間の遅延を設定することとを行うように構成される機構ウェイクアップユニットを備える、
ステートマシン装置。
【請求項２０】
PHYインターフェースの動作状態を変更するための装置であって、
前記PHYインターフェースの前記動作状態を変更するための複数のブロックの所望の機構設定を指示するパラメータを受信するための手段と、
シーケンスにおいて前記所望の機構設定を有効にするための手段であって、前記シーケンスは前記機構設定間の依存性に基づき、前記依存性は依存性テーブルに記憶される、手段と、
前記複数のブロックからの少なくとも1つのブロックのどの機構設定を変更すべきか判断するために、現在の機構設定を前記複数のブロックの前記所望の機構設定と比較するための手段と
を備える、装置。
【請求項２１】
トラフィックストールを必要としない前記少なくとも1つのブロックのための前記機構設定を有効にするための手段と、
前記トラフィックストールを待ち、かつ前記トラフィックストール後に生じる必要がある前記少なくとも1つのブロックの前記機構設定を有効にするための手段と
をさらに備える、請求項20に記載の装置。
【請求項２２】
周波数および電力管理システムであって、
周波数しきい値、ウェイクアップ時間要件、相互依存性および電力要件を含む、複数のブロックの機構および特性の表現を有する複数のテーブルと、
メモリコントローラからの要求に基づいて、前記複数のブロックの機構設定を、性能状態および電力状態を含むPHYインターフェースの複数の動作状態のうちのある動作状態に切り替えるように構成されるシーケンシングユニットと
を備える、周波数および電力管理システム。
【請求項２３】
前記シーケンシングユニットは、前記性能状態または前記電力状態において使用される前記機構設定を有効にし、かつ前記性能状態または前記電力状態において使用されない前記機構設定を無効にするプロセスを進めるステートマシンにおいて構成されるハードウェアである、請求項22に記載のシステム。
【請求項２４】
前記シーケンシングユニットは、前記依存性に基づいて同時にオンに切り替えることができる機構設定を有するブロックのグループを形成することと、各グループのブロックのウェイクアップ時間要件に基づいて前記ブロックのグループ間の遅延を設定することとを行うように構成される機構ウェイクアップユニットを備える、請求項22に記載のシステム。
【請求項２５】
前記シーケンシングユニットは、前記電力状態の各電力状態のウェイクアップ時間を計算することと、前記ウェイクアップ時間をウェイクアップ時間ルックアップテーブルに記憶することとを行うように構成されるウェイク時間計算ユニットを含む、請求項22に記載のシステム。
【請求項２６】
前記シーケンシングユニットは、前記PHYインターフェースの前記性能状態を変更するための手順を実行するように構成される周波数切替ユニットを含む、請求項22に記載のシステム。
【請求項２７】
前記シーケンシングユニットは、前記PHYインターフェースの前記電力状態を変更するための手順を実行するように構成される低電力切替ユニットを含む、請求項22に記載のシステム。