(57)【特許請求の範囲】
【請求項１】
一導電型の第１半導体領域内に、光電変換部と、該光電変換部から転送された信号電荷を信号電圧に変換する電荷電圧変換部とを有する画素を複数有する固体撮像装置において、
前記電荷電圧変換部は、前記第１半導体領域内に形成された前記一導電型とは反対導電型の不純物拡散領域と、前記第１半導体領域内に埋め込まれて形成された前記反対導電型の埋込半導体領域とにより構成され、
前記埋込半導体領域上に前記一導電型の第２半導体領域が形成され、前記埋込半導体領域と前記第１及び前記第２半導体領域とで接合部を構成し、
前記不純物拡散領域と前記埋込半導体領域とが隣あって接しており、    
前記電荷電圧変換部は、前記不純物拡散領域に形成される容量と、前記接合部に加えられる逆バイアス電圧により変化する空乏層幅に依存する、前記埋込半導体領域に形成される容量とを有することを特徴とする固体撮像装置。
【請求項２】
前記接合部に形成される容量の電圧依存性を、前記接合部を構成する前記埋込半導体領域の不純物濃度または深さによって制御することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記接合部に形成される容量の電圧依存性を、前記接合部を構成する前記埋込半導体領域の幅によって制御することを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置に光を結像するレンズ系と、前記固体撮像装置からの信号をディジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器からの信号を処理する信号処理回路と、を有することを特徴とするカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置およびカメラに係わり、特に光電変換部と、該光電変換部から転送された信号電荷を信号電圧に変換する電荷電圧変換部と、を有する固体撮像装置およびカメラに関する。
【０００２】
【従来の技術】
従来、固体撮像装置において、ダイナミックレンジを拡大させようとする場合には、例えば、同一の画素から蓄積時間の異なる２種類の信号を読み出し、この２種類の信号を組み合わせて、ダイナミックレンジを拡大させる方法、すなわち、感度は高いがダイナミックレンジの小さい信号と、感度が低いがダイナミックレンジの大きい信号を組み合わせてダイナミックレンジを拡大させる方法がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の方法は、ある蓄積時間で信号電荷の蓄積を行なった後に、再度、蓄積時間を変えて信号電荷の蓄積を行なう必要があるので、得られる信号は異なる蓄積期間の画像信号となる。
【０００４】
本発明の目的は、光電変換部に蓄積される信号電荷に対応して、感度を変化させることができる固体撮像装置およびカメラを提供するものである。
【０００５】
【課題を解決するための手段】
本発明の固体撮像装置は、一導電型の第１半導体領域内に、光電変換部と、該光電変換部から転送された信号電荷を信号電圧に変換する電荷電圧変換部とを有する画素を複数有する固体撮像装置において、
前記電荷電圧変換部は、前記第１半導体領域内に形成された前記一導電型とは反対導電型の不純物拡散領域と、前記第１半導体領域内に埋め込まれて形成された前記反対導電型の埋込半導体領域とにより構成され、
前記埋込半導体領域上に前記一導電型の第２半導体領域が形成され、前記埋込半導体領域と前記第１及び前記第２半導体領域とで接合部を構成し、
前記不純物拡散領域と前記埋込半導体領域とが隣あって接しており、    
前記電荷電圧変換部は、前記不純物拡散領域に形成される容量と、前記接合部に加えられる逆バイアス電圧により変化する空乏層幅に依存する、前記埋込半導体領域に形成される容量とを有することを特徴とする。
【００１４】
本発明のカメラは、上記本発明の固体撮像装置と、前記固体撮像装置に光を結像するレンズ系と、前記固体撮像装置からの信号をディジタル信号に変換するＡＤ変換器と、前記ＡＤ変換器からの信号を処理する信号処理回路と、を有することを特徴とする。
【００１５】
【実施例】
以下、本発明の実施例について図面を用いて説明する。
（第１実施例）
図１は本発明による固体撮像装置の構成を示す模式的説明図である。図１において、１はＮ型半導体基板、２はＮ型半導体基板１に形成されたＰ型ウエル領域、３はＮ型拡散領域、４はＮ型拡散領域３の表面上に形成されたＰ型領域であり、Ｐ型ウエル領域２、Ｎ型拡散領域３、Ｐ型領域４はフォトダイオードを構成する。５はフォトダイオードに蓄積された信号電荷が転送される電荷電圧変換部であり、この電荷電圧変換部は不純物拡散領域などからなり、電圧変換はこのノードに接続されているすべての容量をもって達成される。一般的にはこのすべての容量成分も含めて総じて、フローティングディフュージョン（ＦＤ）領域と呼ばれる領域である。
【００１６】
また６はフォトダイオードからＦＤ領域５に信号電荷を転送する転送ゲート電極である。Ｎ型拡散領域３とＦＤ領域５とは転送用ＭＯＳトランジスタ（ＭＴＸ）のソース・ドレイン領域ともなっている。ＦＤ領域５は出力用のＭＯＳトランジスタＭＳＦのゲートおよびリセット用のＭＯＳトランジスタＭＲＥＳのドレインに電気的に接続されている。ＭＯＳトランジスタＭＳＦのドレインは選択スイッチとなるＭＯＳトランジスタＭＳＥＬのソースに接続され、ソースは定電流源に接続され、ソース・フォロア回路を構成している。ＦＤ領域５に転送された信号電荷は電圧信号としてＭＯＳトランジスタＭＳＦのゲートに加えられ、ソース・フォロア回路から信号が出力される。ＦＤ領域５はリセット用のＭＯＳトランジスタＭＲＥＳがオンするとリセット電位に設定される。
【００１７】
ＦＤ領域５はＰ型ウエル領域２との接合容量、配線間容量等により容量を有する。また、図２に示すように、ＦＤ領域５にはＭＯＳ構成部７，８が直列に接続されており、ＦＤ領域５の容量にＭＯＳ容量が接続される。なお、ここではＭＯＳ容量が直列に接続されているが、並列に接続される場合もある。
【００１８】
ＦＤ領域５、ＭＯＳ構成部７，８は電荷電圧変換部を構成し、ＭＯＳ構成部７，８は、ウエル濃度、ゲート酸化膜厚、ゲート電極に印加する固定電圧等を調整することにより、容量がＦＤ領域と異なる電圧依存性を有するように設定することができる。なお、ＦＤ領域５とＰ型ウエル領域２との接合容量、配線間容量等により構成される容量は実際には電圧依存性を有するが、使用範囲のレンジではその容量の変化は小さい。
【００１９】
図３（ａ）〜（ｃ）はＦＤ領域、ＭＯＳ構成部が階段状ポテンシャル構造を持つようにした場合の動作説明図である。また、図４（ａ）はＶＦＤ（フローティングディフュージョン電圧）−Ｑ（信号電荷量）の特性を示す図、図４（ｂ）はＶＦＤ−Ｃａｐ（容量）の特性を示す図、図４（ｃ）は光量−出力特性（感度特性）を示す図である。図４（ａ）〜（ｂ）の各図のａ，ｂ，ｃはそれぞれ図３（ａ），（ｂ），（ｃ）の動作状態の特性を示している。このようなポテンシャル構造はＭＯＳ容量を直列または並列に接続することで構成することができる。
【００２０】
図３において、ＰＤはフォトダイオード部、ＴＸは転送用ＭＯＳトランジスタ部、ＦＤはフローティングディフュージョン部、ＭＯＳ１は第１のＭＯＳ構成部、ＭＯＳ２は第２のＭＯＳ構成部を示す。図３（ａ）〜（ｃ）では転送用ＭＯＳトランジスタがオンして、エネルギーレベルがフォトダイオードＰＤのレベルより低下して、ＰＤに蓄積された電荷がＦＤ領域にすべて転送可能な状態となっており、不図示のリセット用のＭＯＳトランジスタＭＲＥＳによりＦＤ領域の電位はＶＤＤ−Ｖｔｈ（Ｖｔｈは転送用ＭＯＳトランジスタによるソース・ドレイン間電圧降下分）にリセットされる。
【００２１】
階段状ポテンシャル構造（ＦＤ部、ＭＯＳ構成部）を形成した場合、図３（ａ）に示すように、フォトダイオード部（ＰＤ）に蓄積された信号電荷が少ない（光量が少ない）場合は、ポテンシャル井戸の深い部分に信号電荷が転送される。この時、フローティングディフュージョン電圧ＶＦＤは高く、蓄積される信号電荷量Ｑは少なく（図４（ａ））、容量Ｃａｐは小さく（図４（ｂ））、光量に対する出力の変化率は大きく、感度が高くなる（図４（ｃ））。
【００２２】
そして、図３（ｂ）、図３（ｃ）に示すように、フォトダイオード部（ＰＤ）に蓄積された信号電荷が多くなっていくと、ＭＯＳ構成部（ＭＯＳ１，ＭＯＳ２）の階段状ポテンシャルの浅い部分にも段階的に信号電荷が転送されるようになる。この時、フローティングディフュージョン電圧ＶＦＤは低くなっていき、蓄積される信号電荷量Ｑは多くなり（図４（ａ））、容量Ｃａｐは段階的に大きくなり（図４（ｂ））、光量に対する出力の変化率は小さくなっていき、感度は低くなっていく（図４（ｃ））。このようにして、転送される信号電荷量に対応して感度を変えることができる。
【００２３】
また、図５（ａ）〜（ｃ）に示すように、逆「凹」形状のポテンシャル構造を構成することも可能である。このようなポテンシャル構造はＭＯＳ容量を直列に接続することで構成することができる。
【００２４】
この場合、フォトダイオード部（ＰＤ）に蓄積された信号電荷が少ない場合は、図５（ａ）に示すように、ＦＤ領域のポテンシャル井戸に信号電荷が転送される。フォトダイオード部に蓄積された信号電荷が多くなっていくと、図５（ｂ）に示すように、ＭＯＳ２のＭＯＳ容量で構成されるポテンシャル井戸に信号電荷が転送され、さらに、信号電荷が多くなっていくと、図５（ｃ）に示すようにＭＯＳ１のＭＯＳ容量部にも信号電荷が転送されていくようになる。この時のＶＦＤ（フローティングディフュージョン電圧）−信号電荷量の特性を示すのが図６（ａ）、ＶＦＤ−Ｃａｐの特性を示すのが図６（ｂ）、光量−出力特性（感度特性）を示すのが図６（ｃ）である。図６（ａ）〜（ｂ）の各図のａ，ｂ，ｃはそれぞれ図５（ａ），（ｂ），（ｃ）の動作状態の特性を示している。
【００２５】
本実施例では、ポテンシャル構造が階段状の場合、逆「凹」形状の場合を取りあげて説明したが、本発明はかかるポテンシャル構造に特に限定されるものではない。
【００２６】
次に、上記ＭＯＳ容量を構成した固体撮像装置の概略的平面図を図７および図８に示す。
【００２７】
図７および図８において、１１はフォトダイオード（ＰＤ）、１２は転送ＭＯＳトランジスタのゲート、１３はフローティングディフュージョン領域（ＦＤ）、１４はリセット用ＭＯＳトランジスタのゲート、１５，１６はＭＯＳ容量を構成するためのゲート電極である。
（第２実施例）
なお、図３の階段状ポテンシャル構造および図５の逆「凹」形状のポテンシャル構造を、ＭＯＳ容量ではなく、埋め込みＰＮ接合を用いて形成した例を以下に説明する。
【００２８】
図９はＦＤ領域と埋めこみＰＮ接合を示す概略的断面図である。同図において、２１はＦＤ領域、２２は高濃度表面Ｐ領域（ＰＳＲ）、２６はＰＳＲ２２とＰＮ接合を形成するＮ型拡散領域ＤＮ、２５はＮ型拡散領域（ＤＮ１，ＤＮ２）２６とＰＮ接合を形成するＰＷＬ（Ｐウエル領域）である。ＰＮ接合部に逆バイアス電圧をかけると空乏層が広がっていく。空乏層は図９のように、ＰＳＲ２２とＮ型拡散領域ＤＮ２６とのＰＮ接合部から広がるもの（空乏層幅ａ）と、Ｎ型拡散領域ＤＮ２６とＰＷＬ２５とのＰＮ接合部から広がるもの（空乏層幅ｂ）とがある。いま、両方の空乏層が広がっていくと、空乏層には電荷がなくなるので、電荷が蓄積されず容量は小さくなっていく。そして、逆バイアス電圧が大きくなって、空乏層どうしが接すると（ｗ＝ａ＋ｂ；ｗはＮ型拡散領域ＤＮ２６の深さ）、この部分の容量はほぼなくなる。したがって、図１０に示すように、フローティングディフュージョン電圧ＶＦＤが高く、逆バイアス電圧ＶＲが大きいときには、容量はほぼＦＤ領域の容量ＣＦＤのみから構成されるが、フローティングディフュージョン電圧ＶＦＤが低くなって、逆バイアス電圧ＶＲが閾値Ｖ１より小さくなると、空乏層幅（ａ＋ｂ）が（ａ＋ｂ）＜ｗとなって、埋め込みＰＮ接合部の容量ＣＢＰＮが容量ＣＦＤに加わることになる。なお、閾値Ｖ１はＮ型拡散領域の不純物濃度や深さｗを変更することで任意に変えることができる。そして、Ｎ型拡散領域の不純物濃度や深さｗを変えた別のＮ型拡散領域を設けることで、図３の階段状ポテンシャル構造および図５の逆「凹」形状のポテンシャル構造を構成することができる。
【００２９】
図１１は階段状ポテンシャル構造または逆「凹」形状のポテンシャル構造を形成する場合の、ＦＤ領域と埋めこみＰＮ接合を示す概略的断面図である。同図において、２１はＦＤ領域、２２は高濃度表面Ｐ領域（ＰＳＲ）、２３，２４はＰＳＲ２２とＰＮ接合を形成するＮ型拡散領域（ＤＮ１，ＤＮ２）、２５はＰＷＬ（Ｐウエル領域）である。Ｎ型拡散領域２３とＮ型拡散領域２４とは異なる不純物濃度に設定され、階段状ポテンシャル構造または逆「凹」形状のポテンシャル構造を形成できるように、適宜不純物濃度が設定される。階段状ポテンシャル構造を構成する場合にはＮ型拡散領域を直列に接続しても並列に接続してもよいが、逆「凹」形状のポテンシャル構造を構成する場合にはＮ型拡散領域を直列に接続する。なお、不純物濃度の代わりに、または併せてＮ型拡散領域の深さｗを変えてもよいことは勿論である。
【００３０】
図１２は上記埋めこみＰＮ接合を構成した固体撮像装置の概略的平面図である。なお図７の構成部材と同一構成部材については同一符号を付する。図１２において、２１〜２３はそれぞれ、ＰＮ接合部を示す。
【００３１】
なお、閾値Ｖ１はＮ型拡散領域の不純物濃度や深さｗだけでなく、Ｎ型拡散領域の平面形状（例えば幅）を変えることでも任意に変えることができる。
【００３２】
図９のＤＮ領域２６を見ると、ＤＮ領域２６のＦＤ領域２１に近い方は上下にＰ領域が存在するだけであるが、先端に近い方はＤＮ領域２６の側面でもＰ領域と接することになるので、空乏化しやすい。すなわち、Ｎ型拡散領域の側面近傍はより空乏化しやすいので、Ｎ型拡散領域の幅が小さければ、側面ＰＮ接合部の影響を受けて閾値Ｖ１は小さくなる。
【００３３】
具体的に図５の逆「凹」形状のポテンシャル構造を形成する場合のＮ拡散領域の平面形状を図１４に示す。また図２９のような電圧−容量の特性となる場合のＮ拡散領域の平面形状を図１３に示す。図１３のＮ拡散領域ＤＮ１ではＦＤ領域に近い方の領域の幅ｄ１よりも先端部に近い方の領域の幅ｄ２が小さくなっており、先端部に近い方の領域は空乏化されやすい（空乏化電圧がより低い）。図１４のＮ拡散領域ＤＮ１ではＦＤ領域に近い方の領域の幅ｄ１よりもくびれ部分の領域の幅ｄ２が小さくなっており、くびれ部分の領域は空乏化されやすい。
（第３実施例）
以上説明した第１実施例および第２実施例では、リセット電圧を所定の固定電位（ＶＤＤ）として、信号電荷の転送を行なったが、リセット電圧を適宜変えることで、感度の切換えを行なうことができる。
【００３４】
まず、図１５及び図１６を用いて本発明に係わる固体撮像装置の動作について説明する。図１５はリセット用のＭＯＳトランジスタを含む固体撮像装置の概略的構成図である。図１６（ａ）〜（ｄ）はそれぞれ光蓄積動作、リセット動作、ノイズ読み出し動作、信号転送・信号読み出し動作を示すポテンシャル図である。
【００３５】
図１６（ａ）に示すように、転送用トランジスタＭＴＸ、およびリセットＭＯＳトランジスタＭＲＥＳがオフした状態で、フォトダイオードＰＤに光が入射し、光信号電荷が蓄積される。
【００３６】
次に図１６（ｂ）に示すように、リセット用ＭＯＳトランジスタＭＲＥＳをオン状態としてＦＤ領域のリセットを行なう。ここではリセット電圧はＶＤＤであり、ＦＤ領域は（ＶＤＤ−Ｖｔｈ）の電位に設定される。なお、フォトダイオードから溢れた信号電荷はリセット用ＭＯＳトランジスタＭＲＥＳを介して排出される。
【００３７】
次に図１６（ｃ）に示すように、リセット用ＭＯＳトランジスタＭＲＥＳをオフ状態として、ノイズ信号の読み出しを行なう。
【００３８】
次に図１６（ｄ）に示すように、転送用トランジスタＭＴＸをオン状態として、フォトダイオードＰＤから信号電荷をＦＤ領域に転送し、信号電荷を電圧信号として読み出す。この信号から先に読み出したノイズ信号を減算する処理を行なうことでノイズが除去された信号を得ることができる。
【００３９】
この様な固体撮像装置において、リセット電位を適宜変えることで、感度を変えることができる。以下に、ＦＤ領域、ＭＯＳ構成部が階段状ポテンシャル構造を有する場合を例にとって説明する。
【００４０】
例えば、リセット電圧をＶＲＥＳ１（＝ＶＤＤ）とすると、図１７（ａ）に示すように、ＦＤ領域のポテンシャル井戸の深い部分に信号電荷が蓄積される。一方、リセット電圧をＶＲＥＳ２（＜ＶＲＥＳ１）とすると、図１７（ｂ）に示すように、ＦＤ領域およびＭＯＳ構成部ＭＯＳ１のポテンシャル井戸のより浅い部分に信号電荷が蓄積される。すなわち、リセット電圧を低くすると、あらかじめ、ＦＤ領域のポテンシャル井戸の深い部分にリセット電圧に対応する電荷が蓄積されるので、より容量の大きい状態で信号電荷が蓄積されることになる。このため、リセット電圧を制御することで、感度の切換えを行なうことができる。図１８は光量−出力特性（感度特性）を示す特性図であり、図中、ａはリセット電圧がＶＲＥＳ１のときの特性、ｂはリセット電圧がＶＲＥＳ２のときの特性を示す。
【００４１】
以下、上記の固体撮像装置を一画素とし、各画素をマトリクス状に配設した場合のリセット電圧の印加方法について説明する。なお、以下に説明する画素の各構成部材は図１に示したものと同じである。
【００４２】
全画素を同一感度とするには、全画素に一定のリセット電圧を印加する。この場合は、図１９に示すように、全画素の転送用ＭＯＳトランジスタＭＲＥＳのソースをリセット電圧ＶＲＥＳを供給する電圧源に接続する。
【００４３】
各画素の感度を任意に設定するには、各画素ごとに任意のリセット電圧を設定して印加する。この場合には、リセット電圧を列ごと印加し、リセットを行毎に走査すればよい。図２０の画素は列ごとにリセット電圧印加用の電源ラインを設け、同じ列に配設された転送用ＭＯＳトランジスタＭＲＥＳのソースを共通接続し、行ごとに転送用ＭＯＳトランジスタＭＲＥＳのゲートにリセット信号を印加することで、各画素ごとに任意のリセット電圧を印加できるようにしたものである。図２１の画素はリセット電圧印加用の電源ラインを出力信号線と兼用したものである。リセット動作と信号読出し動作とは別個のタイミングで行なわれるので、このように出力信号線と転送用ＭＯＳトランジスタＭＲＥＳのソースとを接続し、行ごとに転送用ＭＯＳトランジスタＭＲＥＳのゲートにリセット信号を印加することで、各画素ごとに任意のリセット電圧を印加できる。
【００４４】
本実施例では、リセット電圧を変えることで、感度の切換えを行なうことができるので、予め画素に入射している光量をサンプリングし、サンプリング結果に応じてリセット電圧を設定する固体撮像装置を構成することができる。なお、図１９の画素構成ではリセット電圧を全画素変えることになるが、図２０および図２１の画素構成では画素の一部のリセット電圧を変えることができる。
【００４５】
図２２はサンプリング結果に応じてリセット電圧を設定する固体撮像装置を用いたカメラ装置のブロック図である。同図において、３１はリセット電圧が任意に設定可能な固体撮像素子（センサ）、３２はＣＤＳ（相関二重サンプリング回路）およびＡＧＣ（オートゲインコントロール回路）、３３はＡ／Ｄ変換器、３４はＮＴＳＣ信号として出力する等の信号処理を行なうカメラ信号処理ＩＣ、３５は飽和ビットメモリである。
【００４６】
上記カメラ装置において、カメラ信号処理ＩＣ３４において、入力がある値以上の場合は飽和とする飽和判定を行い、その結果に応じて、飽和ビットを飽和ビットメモリ３５に記憶し、飽和ビット信号をセンサ３１に入力する。この飽和ビット信号により、画素が飽和しているか否かを判断し、その結果によりリセット電圧を制御する（この場合は１フレーム前の信号をサンプリング信号とする）。
【００４７】
また図２３に示すように、信号電荷の蓄積期間中、リセット用ＭＯＳトランジスタＭＲＥＳを閉じ、ＦＤ領域上にフォトダイオードＰＤから溢れ出てきた信号、即ちオーバーフロードレイン（ＯＦＤ）信号（またはスメア信号）を蓄積し、その信号をサンプリング信号として、このサンプリング信号をもとに飽和判定を行い、その結果をもとにＰＤからの信号電荷転送前にリセット電圧を切り替えることができる。この場合、飽和判定はセンサチップ内で行なうことができる。
【００４８】
さらに、信号電荷の蓄積前に短い蓄積時間の信号をＰＤからＦＤ領域に転送し、蓄積期間中はＦＤ領域上にその信号を保持し、信号電荷の読み出し前に、ＦＤ領域に保持された信号をサンプリング信号として読み出し、飽和判定を行い、その結果をもとにリセット電圧を切り替える。この場合、飽和判定はセンサチップ内で行なうことができる。
【００４９】
次に以上説明した画素セルをマトリクス状に配設したエリアセンサの構成について説明する。
【００５０】
図２４はエリアセンサの構成を示す概略的構成図である。同図に示すように、マトリクス状に配された画素セルの行方向の走査は垂直走査回路１００により行なわれ、行ごとに信号φＲＥＳ，φＴＸ，φＳＥＬが送られて、行ごとにノイズ信号、センサ信号が垂直出力線に出力され、垂直出力線に切換え用のＭＯＳトランジスタを介して接続されたノイズ信号蓄積用容量およびセンサ信号蓄積用容量にそれぞれ蓄積される。各容量に蓄積されたノイズ信号及びセンサ信号は水平走査回路１０１により列ごとに走査され、ノイズ信号Ｎとセンサ信号Ｓとが順次列ごとに水平出力線を介して、差動アンプＡの反転入力端子（−）と非反転入力端子（＋）に送られ、減算処理が行なわれて、各画素ごとに信号Ｓ−Ｎを得ることができる。なお、ＭＣＨＲ１，ＭＣＨＲ２は信号φＣＨＲによって制御される、水平出力線を所定の電位にリセットするＭＯＳトランジスタである。φＴＮ，φＴＳはノイズ信号、センサ信号をそれぞれ各容量に転送する切換え用のＭＯＳトランジスタを制御する信号である。
【００５１】
図２５は本実施例の固体撮像装置を用いたビデオカメラ装置を示すブロック図である。
【００５２】
図２５において、４１はレンズ系であり、４２は絞り、４３，４５，４７はモータ、４４はモータ４３を制御する変倍レンズ駆動手段、４６はモータ４５を制御して絞り４２を駆動する絞り機構駆動手段、４８はモータ４７を制御するフォーカスコンペレンズ駆動手段である。また、４９はレンズ系４１から入射した光信号を光電変換するための固体撮像装置であり、既に説明した本実施例のリセット電圧を切り替えることができる固体撮像装置が用いられ、マイクロコンピューター５５からの出力選択信号により、リセット電圧が設定される。５０はＣＤＳ／ＡＧＣ、５１はＡＤ変換器である。５２はカメラ信号処理回路であり、５２ａはＹ／Ｃ分離回路、５２ｂは輝度信号処理回路、５２ｃは色信号処理回路、５２ｄは色抑圧回路、５２ｅはデジタル出力変換回路、５２ｆは飽和画素判定測定回路である。飽和画素判定測定回路５２ｆの飽和画素の判定は輝度信号および色信号に基づいて行なわれる。飽和画素の判定結果はマイクロコンピューター５５に入力され、この判定結果に基づいて出力選択信号が出力される。また、マイクロコンピューター５５はカメラ信号処理回路５２からの信号に基づいて、変倍レンズ駆動手段４４、絞り機構駆動手段４６、フォーカスコンペレンズ駆動手段４８を制御する。
【００５３】
カメラ信号処理回路５２からの出力はデジタルデコーダ、ＤＡ変換器５３を通してモニター手段５４に送られ画像表示され、またＶＴＲに送られる。
【００５４】
なお図２６は従来のビデオカメラ装置を示すブロック図であり、本実施例のように飽和画素判定測定回路１２ｆが設けられておらず、出力選択信号が出力されない点が異なる。
（第４実施例）
図２７は本発明による固体撮像装置の第４実施例の構成を示すブロック図である。図２８は固体撮像装置の動作を示すタイミングチャートである。
【００５５】
本実施例では、前述した実施例と同様のセンサー部からのノイズ信号と、ノイズ＋光信号とを一旦、信号保持部に保持し読み出す回路において、以下のような読み出し方法により読み出しを行った。
（１）図２８に示すように、信号を読み出す前の蓄積期間中はリセットスイッチ（リセット用のＭＯＳトランジスタＭＲＥＳ）をオフにする。
（２）ノイズ信号を読み出す前に、ＦＤ領域に蓄積された入射光量に応じた信号である光量サンプリング信号の読み出しを行う（図２８の▲１▼）。なお、この信号はＦＤ領域に入り込む光信号を用いる。ＣＣＤにおいてはこのような光信号をレイアウトや遮光により防いでいるが、本実施例ではかかる光信号を積極的に用いて光量サンプリング信号を得ている。場合によってはＦＤ領域上部を開口し、さらに信号を取り込むことも行い、より大きいサンプリング信号を得ることもできる。
（３）リセットスイッチをオン／オフし、ＦＤ領域のリセットを行った後、ノイズ信号の読み出しを行う（図２８の▲２▼）。
（４）図２８中の▲１▼もしくは▲１▼と▲２▼の信号を用い、リセット電圧制御回路内で入射光量の判定を行い、それに応じたリセット電圧を決定する。
（５）上記（４）で決定されたリセット電圧に設定し、再度ＦＤ領域のリセットを行う。ここでは図２８に示すＶ１〜Ｖ４の電圧のうち、電圧Ｖ２をリセット電圧として選択した。
（６）リセット後にノイズ信号を読み出す（図２８の▲３▼）。
（７）転送パルスにより転送スイッチ（転送用トランジスタＭＴＸ）をオン／オフしフォトダイオードからＦＤ領域に信号電荷を転送し、ノイズ＋光信号を読み出す（図２８の▲４▼）。図２８の信号▲３▼、▲４▼を用いて、画像信号である本信号の読み出しを行った。
【００５６】
以上説明したように、本実施例では、サンプリング信号を用い、光量に応じた感度をリセット電圧により制御し、多種多様な画像信号を得ることができる。
【００５７】
なお本発明はエリアセンサに限定されず、ラインセンサにも用いることができる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、光電変換部に蓄積される信号電荷に対応して、感度を変化させることができ、ダイナミックレンジの拡大した信号を得ることができる。
【００５９】
また、リセット電圧を適宜変えることで、感度の切換えを行なうことができる。
【００６０】
このため、必要に応じて、感度は高いがダイナミックレンジの小さい信号と感度は低いがダイナミックレンジの大きい信号とを切り換えて出力することができる。このため、本発明は例えば逆光補正に用いることができる。
【図面の簡単な説明】
【図１】本発明による固体撮像装置の構成を示す模式的説明図である。
【図２】本発明による固体撮像装置の構成を示す模式的説明図である。
【図３】ＦＤ部、ＭＯＳ構成部が階段状ポテンシャル構造を持つようにした場合の説明図である。
【図４】（ａ）はＶＦＤ−Ｑの特性を示す図、（ｂ）はＶＦＤ−Ｃａｐの特性を示す図、（ｃ）は光量−出力特性を示す図である。
【図５】ＦＤ部、ＭＯＳ構成部が逆「凹」形状のポテンシャル構造を持つようにした場合の説明図である。
【図６】（ａ）はＶＦＤ−Ｑの特性を示す図、（ｂ）はＶＦＤ−Ｃａｐの特性を示す図、（ｃ）は光量−出力特性を示す図である。
【図７】ＭＯＳ容量を構成した固体撮像装置の概略的平面図である。
【図８】ＭＯＳ容量を構成した固体撮像装置の他の例の概略的平面図である。
【図９】ＦＤ領域と埋めこみＰＮ接合を示す概略的断面図である。
【図１０】逆バイアス電圧と容量との関係を示す特性図である。
【図１１】ＦＤ領域と埋めこみＰＮ接合を示す概略的断面図である。
【図１２】埋めこみＰＮ接合を構成した固体撮像装置の概略的平面図である。
【図１３】階段状ポテンシャル構造を形成する場合のＮ拡散領域の平面形状を示す平面図である。
【図１４】逆「凹」形状のポテンシャル構造を形成する場合のＮ拡散領域の平面形状を示す平面図である。
【図１５】リセット用のＭＯＳトランジスタを含む固体撮像装置の概略的構成図である。
【図１６】（ａ）〜（ｄ）はそれぞれ光蓄積動作、リセット動作、ノイズ読み出し動作、信号転送・信号読み出し動作を示すポテンシャル図である。
【図１７】リセット電位を変えることで、感度を変える動作を示すポテンシャル図である。
【図１８】光量−出力特性（感度特性）を示す特性図である。
【図１９】リセット電圧の印加方法を説明するための画素構成図である。
【図２０】リセット電圧の印加方法を説明するための画素構成図である。
【図２１】リセット電圧の印加方法を説明するための画素構成図である。
【図２２】サンプリング結果に応じてリセット電圧を設定する固体撮像装置を用いたカメラ装置のブロック図である。
【図２３】サンプリング信号の検出動作を説明するためのポテンシャル図である。
【図２４】エリアセンサの構成を示す概略的構成図である。
【図２５】本実施例の固体撮像装置を用いたビデオカメラ装置を示すブロック図である。
【図２６】従来のビデオカメラ装置を示すブロック図である。
【図２７】本発明による固体撮像装置の第４実施例の構成を示すブロック図である。
【図２８】上記実施例の固体撮像装置の動作を示すタイミングチャートである。
【図２９】ＶＦＤ−Ｃａｐの特性を示す図である。
【符号の説明】
１  Ｎ型半導体基板
２  Ｐ型ウエル領域
３  Ｎ型拡散領域
４  Ｐ型領域
５  フローティングディフュージョン（ＦＤ）領域
６  転送ゲート電極
７，８  ＭＯＳ構成部
１１  フォトダイオード（ＰＤ）
１２  転送ＭＯＳトランジスタのゲート
１３  フローティングディフュージョン領域（ＦＤ）
１４  リセット用ＭＯＳトランジスタのゲート
１５，１６  ＭＯＳ容量を構成するためのゲート電極
２１  ＦＤ領域
２２  高濃度表面Ｐ領域（ＰＳＲ）
２３，２４  Ｎ型拡散領域（ＤＮ１，ＤＮ２）
２５  ＰＷＬ（Ｐウエル領域）
２６  Ｎ型拡散領域（ＤＮ）
３１  固体撮像素子（センサ）
３２  ＣＤＳ／ＡＧＣ
３３  Ａ／Ｄ変換器
３４  カメラ信号処理ＩＣ
３５  飽和ビットメモリ
【図１】
0003592107.tif 000002
【図２】
0003592107.tif 000003
【図３】
0003592107.tif 000004
【図４】
0003592107.tif 000005
【図５】
0003592107.tif 000006
【図６】
0003592107.tif 000007
【図７】
0003592107.tif 000008
【図８】
0003592107.tif 000009
【図９】
0003592107.tif 000010
【図１０】
0003592107.tif 000011
【図１１】
0003592107.tif 000012
【図１２】
0003592107.tif 000013
【図１３】
0003592107.tif 000014
【図１４】
0003592107.tif 000015
【図１５】
0003592107.tif 000016
【図１６】
0003592107.tif 000017
【図１７】
0003592107.tif 000018
【図１８】
0003592107.tif 000019
【図１９】
0003592107.tif 000020
【図２０】
0003592107.tif 000021
【図２１】
0003592107.tif 000022
【図２２】
0003592107.tif 000023
【図２３】
0003592107.tif 000024
【図２４】
0003592107.tif 000025
【図２５】
0003592107.tif 000026
【図２６】
0003592107.tif 000027
【図２７】
0003592107.tif 000028
【図２８】
0003592107.tif 000029
【図２９】
0003592107.tif 000030