【手続補正書】
【提出日】平成29年2月16日(2017.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力デバイスと、
正電源電圧パッドと、
入力信号パッドと、
接地パッドと、
前記入力デバイスを静電気放電から保護する帯電デバイスモデル保護回路と、ここにおいて、前記帯電デバイスモデル保護回路は非Ｑ回路を備える、
を備え、
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、装置。
【請求項２】
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、請求項１に記載の装置。
【請求項３】
前記非Ｑ回路は、前記接地パッドと前記入力信号パッドとの間に結合された＋ｖｅダイオードを通して静電気放電を導く、請求項１に記載の装置。
【請求項４】
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記装置上の前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、請求項１に記載の装置。
【請求項５】
接地パッドにおいて＋ｖｅ電圧パルスを検出することと、
前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通することと、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させることと、
非Ｑ回路を使用して前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限することと、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持することと
を備え、
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、静電気放電保護のための方法。
【請求項６】
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、請求項５に記載の方法。
【請求項７】
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、請求項５に記載の方法。
【請求項８】
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、請求項５に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
[0099]  特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。特許請求の範囲から逸脱することなく、本明細書で説明したシステム、方法、および装置の構成、動作および詳細において、様々な修正、変更および変形が行われ得る。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力デバイスと、
正電源電圧パッドと、
入力信号パッドと、
接地パッドと、
前記入力デバイスを静電気放電から保護する帯電デバイスモデル保護回路と、ここにおいて、前記帯電デバイスモデル保護回路は非Ｑ回路およびカスコードデバイスのうちの少なくとも１つを備える、ここにおいて、前記カスコードデバイスはトリガ電圧によってトリガされる、を備える装置。
［Ｃ２］
前記帯電デバイスモデル保護回路は非Ｑ回路を備え、前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ１に記載の装置。
［Ｃ３］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ２に記載の装置。
［Ｃ４］
前記非Ｑ回路は、前記接地パッドと前記入力信号パッドとの間に結合された＋ｖｅダイオードを通して静電気放電を導く、Ｃ２に記載の装置。
［Ｃ５］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記装置上の前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ２に記載の装置。
［Ｃ６］
前記帯電デバイスモデル保護回路はカスコードデバイスを備え、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ１に記載の装置。
［Ｃ７］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートはＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ６に記載の装置。
［Ｃ８］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ７に記載の装置。
［Ｃ９］
接地パッドにおいて＋ｖｅ電圧パルスを検出することと、
前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通することと、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させることと、
非Ｑ回路を使用して前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限することと、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持することとを備える、静電気放電保護のための方法。
［Ｃ１０］
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ９に記載の方法。
［Ｃ１１］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ１０に記載の方法。
［Ｃ１２］
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、Ｃ１０に記載の方法。
［Ｃ１３］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ１０に記載の方法。
［Ｃ１４］
入力信号パッドにおいて−ｖｅ電圧パルスを検出することと、
前記入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流を導通することと、
ＲＣクランプを介して−ｖｅ電流を接地パッドにステアリングすることと、
前記ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスをオンにすることと、
前記カスコードデバイスを使用して入力デバイスをオンにすることと、
前記入力デバイスの故障点を下回る、前記入力デバイスのゲートから前記入力デバイスのソースへの電圧を維持することとを備える、静電気放電保護のための方法。
［Ｃ１５］
前記カスコードデバイスはカスコードデバイスを備え、ここにおいて、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ１４に記載の方法。
［Ｃ１６］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートは前記ＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ１５に記載の方法。
［Ｃ１７］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ１５に記載の方法。
［Ｃ１８］
接地パッドにおいて＋ｖｅ電圧パルスを検出するための手段と、
前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通するための手段と、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させるための手段と、
前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限するための手段と、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持するための手段とを備える、静電気放電保護のための装置。
［Ｃ１９］
前記入力デバイスの前記ソースから前記入力デバイスの前記ゲートに流れる電流を制限するための前記手段は非Ｑ回路を備え、ここにおいて、前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ１８に記載の装置。
［Ｃ２０］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ１９に記載の装置。
［Ｃ２１］
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、Ｃ１９に記載の装置。
［Ｃ２２］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ１９に記載の装置。
［Ｃ２３］
入力信号パッドにおいて−ｖｅ電圧パルスを検出するための手段と、
前記入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流を導通するための手段と、
ＲＣクランプを介して−ｖｅ電流を接地パッドにステアリングするための手段と、
前記ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスをオンにするための手段と、
前記カスコードデバイスを使用して入力デバイスをオンにするための手段と、
前記入力デバイスの故障点を下回る、前記入力デバイスのゲートから前記入力デバイスのソースへの電圧を維持するための手段とを備える、静電気放電保護のための装置。
［Ｃ２４］
前記カスコードデバイスはカスコードデバイスを備え、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ２３に記載の装置。
［Ｃ２５］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートは前記ＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ２４に記載の装置。
［Ｃ２６］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ２４に記載の装置。