(57)【特許請求の範囲】
【請求項１】
回転軸（１１）に固定された回転子（１２）と、前記回転子の回転に伴い交流電流を生じさせる固定子（１３）とを備えた回転電機（１０）に用いられ、前記固定子に接続され、前記固定子にて生じた多相の交流電流を整流する整流回路（３０）を構成するレクチファイヤ（４０）を備える整流装置であって、
前記レクチファイヤは、前記整流回路の各相の上アーム（３１）と下アーム（３２）に用いられる半導体スイッチング素子（６０）と、前記半導体スイッチング素子に並列に接続される保護ダイオード（５１）とを備えており、
前記上アーム及び前記下アームの前記保護ダイオードにおいて、サージ電圧の印加に伴う降伏時の動作抵抗が、前記上アーム及び前記下アームの前記半導体スイッチング素子の動作抵抗の３倍より大きくなっている整流装置。
【請求項２】
前記保護ダイオードの前記動作抵抗が、６ｍΩより大きくなっている請求項１に記載の整流装置。
【請求項３】
前記保護ダイオードの前記動作抵抗が、５０ｍΩより小さくなっている請求項１又は請求項２に記載の整流装置。
【請求項４】
前記半導体スイッチング素子がＭＯＳＦＥＴ（６０）であり、
前記ＭＯＳＦＥＴのドレイン（６２）とソース（６３）との間の逆電圧に対する耐圧が、前記保護ダイオードの逆電圧に対する降伏電圧よりも大きくなっている請求項１から請求項３のいずれか一項に記載の整流装置。
【請求項５】
前記ＭＯＳＦＥＴの前記ドレインと前記ソースとの間の電圧に基づいて、前記ＭＯＳＦＥＴの導通を制御する制御ＩＣ（７０）を備えており、
前記制御ＩＣの逆電圧に対する耐圧が、前記ＭＯＳＦＥＴの前記ドレインと前記ソースとの間の逆電圧に対する耐圧よりも大きくなっている請求項４に記載の整流装置。
【請求項６】
前記保護ダイオードにおける半導体ウェハの厚さは、前記半導体スイッチング素子における半導体ウェハの厚さの３倍より大きくなっている請求項１から請求項５のいずれか一項に記載の整流装置。
【請求項７】
前記保護ダイオードが、前記半導体スイッチング素子と同一の半導体ウェハ上に配置されたツェナーダイオード（５１）である請求項１から請求項５のいずれか一項に記載の整流装置。
【請求項８】
前記半導体スイッチング素子がＭＯＳＦＥＴ（６０）であって、
前記保護ダイオードが、前記ＭＯＳＦＥＴと同一の半導体ウェハ上に配置されたショットキーダイオード（５２）である請求項１から請求項５のいずれか一項に記載の整流装置。
【請求項９】
前記半導体スイッチング素子が、トレンチ構造のＭＯＳＦＥＴ（６０）であり、
前記保護ダイオードがトレンチ構造により分離された領域に形成されている請求項７又は請求項８に記載の整流装置。
【請求項１０】
請求項１〜請求項９に記載の整流装置を備えた回転電機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流装置及びこの整流装置を用いる回転電機に関するものである。
【背景技術】
【０００２】
従来、車両用回転電機としてのオルタネータで発電された交流電流をバッテリに充電可能な直流電流にするために整流回路が設けられており、この整流回路では、整流素子としてダイオードが設けられている。しかしながら、ダイオードによる整流は、損失が大きいため、ＭＯＳＦＥＴ等の半導体スイッチング素子を用いて、整流を行う技術が開発されている。例えば、特許文献１では、従来のダイオードによる整流素子と同じような円形状の外形形状の第１の外部電極の上に、ＭＯＳＦＥＴ等の半導体スイッチング素子が配置されるとともに、サージ吸収のためにツェナーダイオードがＭＯＳＦＥＴのドレインとソースに接続された状態で配置された整流素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１６０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、車両用回転電機が発電状態にあるときに、その出力端子に接続されたバッテリ端子が外れる等して、急に電気負荷が減少すると、ロードダンプと呼ばれる過大なサージ電流が発生する。そして、このサージ電流は、ブリッジ回路の整流経路上における複数の経路の中から、ツェナーダイオードの逆電圧に対する降伏電圧が比較的低い経路に集中するおそれがある。仮に、１つの経路にサージ電流が集中した場合であっても十分にサージ電流を吸収できるツェナーダイオードを用いると、素子のサイズが大きくなり、ＭＯＳＦＥＴのためのスペースに制約が生じる。また、サージ電流が集中した場合のツェナーダイオードの発熱により、整流素子内の他の素子に損傷を与えるおそれがある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その主たる目的は、サージ電流をより効果的に吸収する整流装置及び回転電機を提供することにある。
【課題を解決するための手段】
【０００６】
第１の手段では、回転軸（１１）に固定された回転子（１２）と、前記回転子の回転に伴い交流電流を生じさせる固定子（１３）とを備えた回転電機（１０）に用いられ、前記固定子に接続され、前記固定子にて生じた多相の交流電流を整流する整流回路（３０）を構成するレクチファイヤ（４０）を備える整流装置であって、前記レクチファイヤは、前記整流回路の各相の上アーム（３１）と下アーム（３２）に用いられる半導体スイッチング素子（６０）と、前記半導体スイッチング素子に並列に接続される保護ダイオード（５１）とを備えており、前記上アーム及び前記下アームの前記保護ダイオードにおいて、サージ電圧の印加に伴う降伏時の動作抵抗が、前記上アーム及び前記下アームの前記半導体スイッチング素子の動作抵抗の３倍より大きくなっている。
【０００７】
第１の手段では、サージ電圧の発生時において、上下アームの各保護ダイオードに逆電圧が印加されると、それに伴い、いずれかの保護ダイオードの降伏電圧を超えて、保護ダイオードが導通状態になることが考えられる。この場合、保護ダイオードでは、動作抵抗が半導体スイッチング素子の動作抵抗の３倍より大きいため、導通状態になった保護ダイオードにおいてサージ電流の上昇が制限される。これにより、仮に上下アームのうち一方のアーム側にサージ経路が形成されてサージ電流が流れる状況にあっても、そのサージ経路における電流制限により他方のアームでもサージ経路が形成されることになり、サージ電流が上アームと下アームとに分流される。そのため、サージ電流による保護ダイオードからの発熱を抑制しつつ、確実にサージ電流を吸収することができる。
【０００８】
第２の手段では、前記保護ダイオードの前記動作抵抗が、６ｍΩより大きくなっている。
【０００９】
保護ダイオードの動作抵抗を６ｍΩより大きくすることで、一般的な保護ダイオードの逆電圧に対する降伏電圧のばらつきに十分対応できるようにした。
【００１０】
第３の手段では、前記保護ダイオードの前記動作抵抗が、５０ｍΩより小さくなっている。
【００１１】
保護ダイオードのサージ電圧印加時の動作抵抗を上げると、サージ電流が大きくなるにつれて、保護ダイオードから出力される電圧も上がることになる。ここで、過剰に電圧が大きくなると、サージ対策という点から問題が生じる。そこで、保護ダイオードの逆電圧に対する動作抵抗を５０ｍΩより小さくすることで、サージ対策という点で問題が生じないようにしつつ、十分な動作抵抗を確保できる。
【００１２】
第４の手段では、前記半導体スイッチング素子がＭＯＳＦＥＴ（６０）であり、前記ＭＯＳＦＥＴのドレイン（６２）とソース（６３）との間の逆電圧に対する耐圧が、前記保護ダイオードの逆電圧に対する降伏電圧よりも大きくなっている。
【００１３】
このようにすることで、サージ電流による逆方向の電流が、保護ダイオードに流れる代わりに、ＭＯＳＦＥＴに逆向きに流れることを抑制することができる。
【００１４】
第５の手段では、前記ドレインと前記ソースとの間の電圧に基づいて、前記ＭＯＳＦＥＴの導通を制御する制御ＩＣ（７０）を備えており、前記制御ＩＣの逆電圧に対する耐圧が、前記ＭＯＳＦＥＴの前記ドレインと前記ソースとの間の逆電圧に対する耐圧よりも大きくなっている。
【００１５】
このようにすることで、最もサージ電流に弱い制御ＩＣにサージ電流が流れることを抑制することができる。
【００１６】
第６の手段では、前記保護ダイオードにおける半導体ウェハの厚さは、前記半導体スイッチング素子における半導体ウェハの厚さの３倍より大きくなっている。
【００１７】
保護ダイオードの動作抵抗を上げるためには、ベースとなる半導体ウェハに注入するドープ（不純物元素）の濃度を変更する方法と、半導体ウェハの厚みを変える方法とがある。ドープの濃度を変更すると、降伏電圧等の他の値も変更されるため、求める動作抵抗と他の要素の調整が必要となる。そこで、本構成では、半導体ウェハの厚みを変えるという簡単な方法で、動作抵抗を変更することにした。半導体スイッチング素子の半導体ウェハの厚さの３倍より保護ダイオードの半導体ウェハの厚さを大きくすることで、必要な動作抵抗を確保することができるようにした。
【００１８】
第７の手段では、前記保護ダイオードが、前記半導体スイッチング素子と同一の半導体ウェハ上に配置されたツェナーダイオード（５１）である。
【００１９】
半導体スイッチング素子と同一の半導体ウェハ上にツェナーダイオードを配置することで、ツェナーダイオード部分で生じた発熱が、半導体スイッチング素子の部分にも広がることになり、効率的に放熱することができる。
【００２０】
第８の手段では、前記半導体スイッチング素子がＭＯＳＦＥＴ（６０）であって、前記保護ダイオードが、前記ＭＯＳＦＥＴと同一の半導体ウェハ上に配置されたショットキーダイオード（５２）である。
【００２１】
ＭＯＳＦＥＴと同一の半導体ウェハ上にツェナーダイオードを配置することで、ショットキーダイオード部分で生じた発熱が、ＭＯＳＦＥＴの部分にも広がることになり、効率的に放熱することができる。また、保護ダイオードをショットキーダイオードとすることで、ＭＯＳＦＥＴのドレイン側に負の電圧が印加された場合であっても、ＭＯＳＦＥＴの寄生ダイオードよりもショットキーダイオードの順方向電圧が低く、並列に接続されたショットキーダイオード側に電流が流れることになるため、ＭＯＳＦＥＴの寄生ダイオードに過電流が流れることが抑制される。
【００２２】
第９の手段では、前記半導体スイッチング素子が、トレンチ構造のＭＯＳＦＥＴ（６０）であり、前記保護ダイオードがトレンチ構造により分離された領域に形成されている。
【００２３】
トレンチ構造のＭＯＳＦＥＴでは、トレンチで分離した領域に他の素子を作ることが容易である。そのため、ＭＯＳＦＥＴと保護ダイオードを同一の半導体ウェハ上に簡単に形成することができる。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態における車両用回転電機の一部切欠き断面図
【図２】整流回路の回路構成図
【図３】整流素子の回路構成図
【図４】第１整流素子の平面図
【図５】第１整流素子の断面図
【図６】整流回路でロードダンプが発生した場合の状態を示す図
【図７】各素子の逆方向の電流電圧特性を示す図
【図８】第２実施形態における半導体スイッチング素子の一部平面図
【図９】図８におけるIX−IX位置での断面図
【図１０】第３実施形態における半導体スイッチング素子の一部平面図
【図１１】図１０におけるXI−XI位置での断面図
【発明を実施するための形態】
【００２５】
＜第１実施形態＞
以下、車両用の交流用の回転電機用のレクチファイヤを備える整流装置として具体化した構成について図面に基づいて説明する。
【００２６】
図１は、回転電機１０の一部切欠き断面図である。図１において、回転電機１０は、図示しない車両用エンジンの出力軸にベルト等の連結部材を介して駆動連結された、いわゆるオルタネ−タである。回転電機１０は、回転軸１１に固定された回転子１２と、回転子１２の回転に伴い交流電流を生じさせる固定子１３と、回転子１２及び固定子１３を保持するフレーム部材２０と、固定子１３にて生じた交流電流を整流する整流回路３０を構成するレクチファイヤ４０とを備えている。フレーム部材２０は、回転軸１１の軸方向に並ぶフロントフレーム２１とリアフレーム２２とを有し、これら各フレーム２１，２２はスルーボルトの締結により一体化されている。フレーム部材２０には、放熱用の孔が複数設けられている。また、フレーム部材２０は、車両のボディに電気的に接続されることで、車両のボディに接地されている。
【００２７】
回転子１２は、回転軸１１に固定されたランデル型のロータであって、周知のとおり、界磁コイルと一対のポールコアとを有している。フレーム部材２０には軸受け２３，２４が設けられ、この軸受け２３，２４により回転軸１１及び回転子１２が回転自在に支持されている。回転軸１１の一端側（フロントフレーム２１側）にはプーリ１４が取り付けられており、プーリ１４が車両エンジンにより回転駆動される。
【００２８】
固定子１３は、回転子１２を包囲する位置に設けられているステータであり、２組の３相のステータコイルを有している。ステータコイルは、円環状をなす固定子コアと、固定子コアに巻装された固定子巻線１５（図２参照）により形成されている。固定子１３は、フロントフレーム２１及びリアフレーム２２に挟持された状態で固定される。なお、固定子１３は、２組の３相のステータコイルとしたが、多相であれば、他の相数でもよい。
【００２９】
回転軸１１の軸方向においてリアフレーム２２の外側には、絶縁カバーとして合成樹脂製のリアカバー２５が取り付けられている。リアフレーム２２とリアカバー２５との間に形成された空間には、レクチファイヤ４０が収容されている。なお、リアフレーム２２とリアカバー２５との間には、レクチファイヤ４０以外に、レギュレータや界磁コイル通電機構が収容されている。
【００３０】
レクチファイヤ４０は、フレーム部材２０より軸線方向外側に設けられている。レクチファイヤ４０は、第１放熱板４１Ａと、第２放熱板４１Ｂと、第１放熱板４１Ａに装着される第１整流素子５０Ａと、第２放熱板４１Ｂに装着される第２整流素子５０Ｂとを備えている。第１放熱板４１Ａと第２放熱板４１Ｂとは、軸線方向に重なる位置に設けられており、第２放熱板４１Ｂがフレーム部材２０の側に設けられている。なお、以下の説明においては、第１放熱板４１Ａ及び第２放熱板４１Ｂをまとめて放熱板４１と示すこともあり、また、第１整流素子５０Ａ及び第２整流素子５０Ｂをまとめて整流素子５０と示すこともある。
【００３１】
第１放熱板４１Ａと第２放熱板４１Ｂには、それぞれ６個の第１整流素子５０Ａと第２整流素子５０Ｂとが装着孔４２に装着されており、２組の３相ステータコイルを持つ固定子１３に対応している。各放熱板４１は、回転軸１１を囲う円弧状をなしており、その周方向に整流素子５０を装着する装着孔４２が並べて設けられている。各装着孔４２は、各放熱板４１を板厚方向に貫通する孔であって、各装着孔４２に各整流素子５０が圧入されている。第１放熱板４１Ａには、その円弧状の端部に出力端子Ｂ（図２参照）が設けられている。第２放熱板４１Ｂは、フレーム部材２０に電気的に接続されることで、接地電位になっている。
【００３２】
図２は、整流回路３０の回路構成図である。図２において、各整流素子５０内の符号は、１つのみ例示で示し、他は省略する。整流回路３０は、固定子１３にて生じた交流電流を全波整流するための回路であって、上アーム３１と下アーム３２とを有する３相（Ｕ，Ｖ，Ｗ相）のブリッジ回路である。固定子１３のＹ結線された３本の固定子巻線１５のそれぞれの端部に、第１整流素子５０Ａ及び第２整流素子５０Ｂが接続されている。整流回路３０の上アーム３１には、３つの第１整流素子５０Ａが用いられており、整流回路３０の下アーム３２には、３つの第２整流素子５０Ｂが用いられている。なお、固定子巻線１５は、Ｙ結線としたが、Δ結線でもよい。
【００３３】
また、各整流素子５０は、端子数が２つとなっており、従来のダイオードの整流素子を用いた整流回路と同じ構成とすることができる。第１整流素子５０Ａの低電位側端子Ｌは、それぞれ、固定子１３の各相の固定子巻線１５に接続されており、第１整流素子５０Ａの高電位側端子Ｈは、出力端子Ｂに接続されている。そして、出力端子Ｂがバッテリや電気負荷に接続されている。第２整流素子５０Ｂの高電位側端子Ｈは、それぞれ、固定子１３の各相の固定子巻線１５に接続されており、第２整流素子５０Ｂの低電位側端子Ｌは、接地されている。
【００３４】
図３は、各整流素子５０の回路構成図である。整流素子５０は、ＭＯＳＦＥＴ６０と、制御ＩＣ７０と、コンデンサ７５と、ツェナーダイオード５１とを備えている。ツェナーダイオード５１は、「保護ダイオード」に相当し、ＭＯＳＦＥＴ６０は、「半導体スイッチング素子」に相当する。なお、ツェナーダイオード５１の代わりに、ショットキーダイオード等、逆方向の電圧を印加することができる他のサージ対策用のダイオードを用いてもよい。また、ＭＯＳＦＥＴ６０の代わりに、ＩＧＢＴ等の他の半導体スイッチング素子を用いてもよい。
【００３５】
ＭＯＳＦＥＴ６０は、ｎ型のＭＯＳＦＥＴであって、ゲート６１と、ドレイン６２と、ソース６３とを有している。ゲート６１には、制御ＩＣ７０が接続されている。ドレイン６２が、高電位側端子Ｈに接続され、ソース６３が低電位側端子Ｌに接続されている。また、ドレイン６２とソース６３との間に、寄生ダイオード６４が設けられている。この寄生ダイオード６４が、ＭＯＳＦＥＴ６０の逆電圧に対する耐圧に関与している。
【００３６】
制御ＩＣ７０は、ＭＯＳＦＥＴ６０のドレイン６２とソース６３に並列になるように、高電位側端子Ｈと低電位側端子Ｌとに接続されている。制御ＩＣ７０は、高電位側端子Ｈと低電位側端子Ｌとを比較するコンパレータ７１と、制御ＩＣ７０を逆電圧から守るための保護素子７２とを有している。この保護素子７２が、制御ＩＣ７０の逆電圧に対する耐圧に関与している。コンパレータ７１は、高電位側端子Ｈと低電位側端子Ｌとを比較し、比較結果に基づいて、ゲート６１をオン状態にするための電圧をゲート６１に印加する。具体的には、コンパレータ７１は、低電位側端子Ｌが高電位側端子Ｈよりも電圧が高くなると、ゲート６１をオン状態にする電圧をゲート６１に印加し、低電位側端子Ｌが高電位側端子Ｈよりも電圧が低くなると、ゲート６１をオフ状態にするようにゲート６１への電圧の印加を停止する。
【００３７】
コンデンサ７５は、制御ＩＣ７０に接続されており、制御ＩＣ７０が駆動するための電圧を印加する。コンデンサ７５は、高電位側端子Ｈと低電位側端子Ｌとにも制御ＩＣ７０を介して接続されている。そして、コンデンサ７５と高電位側端子Ｈとの間であって、制御ＩＣ７０内部には、逆流防止用のダイオード７３が設けられている。コンデンサ７５は、高電位側端子Ｈと低電位側端子Ｌとの間の電圧によって、充電される。
【００３８】
ツェナーダイオード５１は、ＭＯＳＦＥＴ６０のドレイン６２とソース６３に並列になるように、高電位側端子Ｈと低電位側端子Ｌとに接続されている。具体的には、ツェナーダイオード５１のカソードＫ側が高電位側端子Ｈ（ＭＯＳＦＥＴ６０のドレイン６２側）と接続され、ツェナーダイオード５１のアノードＡ側が低電位側端子Ｌ（ＭＯＳＦＥＴ６０のソース６３側）と接続される。
【００３９】
次に、この整流回路３０での整流方法について説明する。例えば、固定子１３のＵ相の電圧が上昇し、上アーム３１の第１整流素子５０Ａが整流動作する場合について説明する。Ｕ相の電圧が上昇して、第１整流素子５０Ａの低電位側端子Ｌの電圧（ＭＯＳＦＥＴ６０のソース６３の電圧）が、高電位側端子Ｈの電圧（ＭＯＳＦＥＴ６０のドレイン６２の電圧）より高くなると、コンパレータ７１からゲート６１に電圧が印加され、ＭＯＳＦＥＴ６０がオン状態になる。これにより、ＭＯＳＦＥＴ６０が導通する。
【００４０】
そして、Ｕ相の電圧が下降し、第１整流素子５０Ａの低電位側端子Ｌの電圧が高電位側端子Ｈの電圧より低くなると、コンパレータ７１はゲート６１への電圧の印加を停止し、ＭＯＳＦＥＴ６０がオフ状態になる。Ｖ相及びＷ相についても同様である。
【００４１】
一方、第２整流素子５０ＢのＭＯＳＦＥＴ６０の整流動作も、第１整流素子５０ＡのＭＯＳＦＥＴ６０の整流動作と同様である。Ｕ相の電圧が下降して、第２整流素子５０Ｂの低電位側端子Ｌの電圧（ＭＯＳＦＥＴ６０のソース６３の電圧）が、高電位側端子Ｈの電圧（ＭＯＳＦＥＴ６０のドレイン６２の電圧）より高くなると、ＭＯＳＦＥＴ６０がオン状態になる。Ｕ相の電圧が上昇して、第２整流素子５０Ｂの低電位側端子Ｌの電圧が高電位側端子Ｈの電圧より低くなると、ＭＯＳＦＥＴ６０がオフ状態になる。このようにして、整流回路３０によって整流を行うことができる。
【００４２】
次に、整流素子５０の構造について図４及び図５を用いて説明する。図４は、第１整流素子５０Ａの平面図であって、第１整流素子５０Ａを覆う樹脂５８等を省略して示している。図５は、第１整流素子５０Ａの模式的な断面図である。なお、整流素子５０の例として、第１整流素子５０Ａについて説明し、第２整流素子５０Ｂについては、第１整流素子５０Ａと異なる点についてのみ説明する。
【００４３】
第１整流素子５０Ａは、ベース電極５５を有している。ベース電極５５は、平面視円形状の導電性の金属で形成されており、図１に示すように、放熱板４１に設けられた装着孔４２に圧入されて、電気的に接続される。そして、放熱板４１に圧入されると、ベース電極５５同士が互いに接続される。図４に示すように、ベース電極５５の一面上に、ＭＯＳＦＥＴ６０と、制御ＩＣ７０と、コンデンサ７５と、ツェナーダイオード５１とが横並びに配置されている。そして、各素子間がワイヤ５７によって接続されている。
【００４４】
ＭＯＳＦＥＴ６０は、方形状（四角形）のチップとなっており、プレーナ構造もしくはトレンチ構造等の縦型構造と呼ばれる構造になっている。ＭＯＳＦＥＴ６０のチップの厚さは、５０μｍ程度となっている。ＭＯＳＦＥＴ６０の一面に、ゲート６１の電極及びソース６３の電極が設けられており、他方の面に（ソース６３の電極が設けられた面とは反対側の面）ドレイン６２の電極が設けられている。ＭＯＳＦＥＴ６０のゲート６１の電極が制御ＩＣ７０にワイヤ５７で接続されている。
【００４５】
ツェナーダイオード５１は、ＭＯＳＦＥＴ６０と同じく、方形状（四角形）のチップとなっており、Ｎ−層の基板にＰ層を拡散してＰＮ接合を作ったプレーナ構造となっている。ツェナーダイオード５１は、一面にアノードＡの電極が設けられており、他方の面にカソードＫの電極が設けられている。ツェナーダイオード５１は、ＭＯＳＦＥＴ６０に隣接する位置に配置されている。ツェナーダイオード５１は、放熱性を高めるために、ＭＯＳＦＥＴ６０よりも大きいチップサイズとなっている。
【００４６】
また、図５に示すように、ツェナーダイオード５１のチップの厚さは、ＭＯＳＦＥＴ６０のチップの厚さの３倍より大きくなっている。具体的には、ツェナーダイオード５１のチップの厚さは、２００μｍとなっている。つまり、ツェナーダイオード５１のチップを形成する半導体ウェハの厚さ（アノードＡの電極とカソードＫの電極との間の半導体ウェハの厚さ）が、ＭＯＳＦＥＴ６０のチップを形成する半導体ウェハの厚さ（ＭＯＳＦＥＴ６０のソース６３の電極とドレイン６２の電極との間の半導体ウェハの厚さ）の３倍以上になっている。
【００４７】
そして、ＭＯＳＦＥＴ６０とツェナーダイオード５１のチップの厚さの違いによる段差を解消するために、ベース電極５５のうち、ＭＯＳＦＥＴ６０が配置される位置には、図５に示すように、凸部５５Ａが設けられている。凸部５５Ａは、ベース電極５５の表面よりも、ＭＯＳＦＥＴ６０とツェナーダイオード５１のチップの厚さの差の分突出している。凸部５５Ａが設けられることで、ＭＯＳＦＥＴ６０とツェナーダイオード５１のチップの厚さの違いに関わらず、ＭＯＳＦＥＴ６０及びツェナーダイオード５１のベース電極５５と接しない側の面が同じ高さとなる。
【００４８】
ＭＯＳＦＥＴ６０及びツェナーダイオード５１に対してベース電極５５と反対側に、リード電極５６が設けられている。リード電極５６は、ＭＯＳＦＥＴ６０及びツェナーダイオード５１と接続される板状の部分と、円柱状のリード端子とを有している。ＭＯＳＦＥＴ６０及びツェナーダイオード５１のリード電極５６側の面が同じ高さとなっていることから、リード電極５６は、ＭＯＳＦＥＴ６０及びツェナーダイオード５１に接続可能となっている。そして、ベース電極５５とベース電極５５上の素子が樹脂５８によって覆われている。樹脂５８で覆われた状態では、リード電極５６のリード端子がベース電極５５の中心から突出した状態となっている。
【００４９】
そして、第１整流素子５０Ａでは、ＭＯＳＦＥＴ６０のドレイン６２及びツェナーダイオード５１のカソードＫが、ハンダによってベース電極５５に接続及び固定されている。また、ＭＯＳＦＥＴ６０のソース６３及びツェナーダイオード５１のアノードＡが、ハンダによってリード電極５６に接続及び固定されている。第１整流素子５０Ａにおいては、ベース電極５５が高電位側端子Ｈに相当し、リード電極５６が低電位側端子Ｌに相当する。
【００５０】
第２整流素子５０Ｂでは、ＭＯＳＦＥＴ６０のソース６３及びツェナーダイオード５１のアノードＡが、図示しないブロック電極を介してハンダによってベース電極５５に接続及び固定されている。また、ＭＯＳＦＥＴ６０のドレイン６２及びツェナーダイオード５１のカソードＫが、ハンダによってリード電極５６に接続及び固定されている。第２整流素子５０Ｂにおいては、ベース電極５５が低電位側端子Ｌに相当し、リード電極５６が高電位側端子Ｈに相当する。
【００５１】
次に、ロードダンプ発生時のサージ電流の流れについて、図６を用いて説明する。仮に出力端子Ｂに接続される外部経路に断線や接触不良などが生じた場合には、固定子巻線１５から整流回路３０に高い電圧（サージ電圧）が印加される。
【００５２】
この場合には、サージ電流は、図６に一点鎖線で示すように、上アーム３１と下アーム３２にそれぞれ形成される２つのサージ経路Ｒ１とＲ２に分流されることが理想的である。サージ経路Ｒ１は、上アーム３１のある相（例えば、Ｖ相）のＭＯＳＦＥＴ６０に流れ出て上アーム３１の他の相（例えば、Ｗ相）のツェナーダイオード５１に流れる経路である。サージ経路Ｒ２は、固定子巻線１５と接続された下アーム３２のある相（例えば、Ｖ相）のツェナーダイオード５１に流れ出て下アーム３２の他の相（例えば、Ｗ相）のＭＯＳＦＥＴ６０に流れる経路である。
【００５３】
サージ経路Ｒ１，Ｒ２は、それぞれＭＯＳＦＥＴ６０とツェナーダイオード５１との直列回路である。ＭＯＳＦＥＴ６０は、整流時と同様に、低電位側端子Ｌ（ソース６３）の電圧が高電位側端子Ｈ（ドレイン６２）の電圧より高くなると、制御ＩＣ７０がＭＯＳＦＥＴ６０のゲート６１に電圧を印加し、ＭＯＳＦＥＴ６０が導通する。ＭＯＳＦＥＴ６０は、導通時に電流が流れるときの常温での動作抵抗を有しており、ＭＯＳＦＥＴ６０の動作抵抗の値は、２ｍΩである。なお、動作抵抗とは、素子の動作時（素子に電流を流した際）の等価直列抵抗であり、電圧の微小変化量と電流の微小変化量との関係で求めることができる。
【００５４】
また、ツェナーダイオード５１は、降伏電圧（ツェナー電圧）を超える逆電圧が印加されると、そのカソードＫからアノードＡに電流が流れる。この際に、ツェナーダイオード５１には、製造時の誤差により、降伏電圧にばらつきが生じる。仮に、上アーム３１の他の相のツェナーダイオード５１の降伏電圧が、下アーム３２のある相のツェナーダイオード５１の降伏電圧よりも低い場合には、上アーム３１側にまず電流が流れだす。そして、ツェナーダイオード５１の降伏電圧のばらつきの大きさによっては、上アーム３１側のみに電流が流れ続けるおそれがあった。
【００５５】
ここで、図６及び図７を参照して、サージ電圧が印加された場合の動作抵抗について説明する。図７は、逆方向の電圧を印加した場合に流れる電流を示すグラフである。
【００５６】
ツェナーダイオードをＭＯＳＦＥＴ６０のチップと同じ厚さで作成した場合、降伏電圧（ツェナー電圧）を超えた降伏時、つまり電圧に対する電流の傾きが直線状になっている領域（印加された逆電圧が２０Ｖ〜２２Ｖの領域）では、ツェナーダイオードの動作抵抗が小さくなる。つまり、ＭＯＳＦＥＴ６０のチップと同じ厚さのツェナーダイオードでは、常温での動作抵抗が小さいことから、サージ電圧が印加されて流れるサージ電流の量が増加してもサージ経路にかかる電圧は増加しない。例えば、ツェナーダイオードの降伏電圧が２０Ｖの経路と２１Ｖのサージ経路があるとして、ＭＯＳＦＥＴ６０の導通時の常温での動作抵抗を２ｍΩとし、同じ厚さのツェナーダイオードの常温での動作抵抗を３．９ｍΩとし、ツェナーダイオードの耐圧の温度特性を１４ｍＶ／℃とする。ここで、ツェナーダイオードの耐圧の温度特性とは、温度が上がることによって経路に生じる電圧のことである。この場合にサージ経路に生じる電圧を求める式は、サージ経路上で生じる動作抵抗による電圧降下（サージ経路に流れる電流値にサージ経路の動作抵抗の合計値をかけた値）＋降伏電圧＋温度特性による耐圧となる。例えば、５０Ａのサージ電流が流れ、素子温度が５０℃上昇したと仮定すると、この場合には、５０Ａ×（２ｍΩ＋３．９ｍΩ）＋２０Ｖ＋５０℃×１４ｍＶ／℃＜２１Ｖとなる。つまり、一方のサージ経路にすべてのサージ電流が流れる場合の電圧が、他方のサージ経路に用いられるツェナーダイオードの降伏電圧を超えないことから、一方のサージ経路に電流が集中してしまうことになる。
【００５７】
一方、本実施形態のツェナーダイオード５１は、チップの厚さをＭＯＳＦＥＴ６０の厚さの３倍より厚くすることで、常温での動作抵抗が大きくなっている。ツェナーダイオード５１の常温での動作抵抗は、ＭＯＳＦＥＴ６０の導通時の常温での動作抵抗の３倍より大きくなっている。具体的には、ツェナーダイオード５１の常温での動作抵抗は、１０ｍΩとなっている。なお、ツェナーダイオード５１の常温での動作抵抗は、６ｍΩ〜５０ｍΩの範囲（図７の破線Ｌ１，Ｌ２の間の範囲）であれば、他の値でもよい。
【００５８】
ツェナーダイオード５１の動作抵抗をＭＯＳＦＥＴ６０の導通時の動作抵抗の３倍よりも大きくするために、上記したように、ツェナーダイオード５１の厚さをＭＯＳＦＥＴ６０の３倍以上としている。より具体的には、ツェナーダイオード５１のＮ−層の厚さを厚くしている。ツェナーダイオード５１の動作抵抗を調整する方法としては、ベースとなる半導体に注入するドープ（不純物元素）の濃度を変更する方法と、半導体ウェハの厚さを変える方法とがある。ドープの量を変更すると、降伏電圧等の他の値も変更されるため、求める動作抵抗と他の要素の調整が必要となる。そこで、本実施形態では、ツェナーダイオード５１のアノード電極とカソード電極との間の半導体ウェハの厚さをＭＯＳＦＥＴ６０のソース６３の電極とドレイン６２の電極との間の半導体ウェハの厚さの３倍より厚くするという簡単な方法で、動作抵抗を調整している。
【００５９】
このような動作抵抗を有するツェナーダイオード５１が設けられたサージ経路Ｒ１，Ｒ２にサージ電圧がかかった場合について説明する。例えば、サージ経路Ｒ１のツェナーダイオード５１の降伏電圧が２０Ｖで、サージ経路Ｒ２のツェナーダイオード５１の降伏電圧が２１Ｖであるとする。この際に、ＭＯＳＦＥＴ６０の導通時の動作抵抗を２ｍΩとし、ツェナーダイオード５１の動作抵抗を１０ｍΩとし、ツェナーダイオード５１の耐圧の温度特性を１４ｍＶ／℃とし、整流回路３０に流れるサージ電流を５０Ａとする。また、電流が１Ａ増加するごとに、素子温度が１℃上昇するとする。
【００６０】
この場合にサージ経路Ｒ１に生じる電圧を求める式は、サージ経路Ｒ１上で生じる動作抵抗による電圧降下（サージ経路Ｒ１に流れる電流値にサージ経路の動作抵抗の合計値をかけた値）＋降伏電圧＋温度特性による耐圧となる。そのため、サージ経路Ｒ１に流れる電流量をＸＡ、温度上昇を４０℃として、サージ経路Ｒ１に生じる電圧が２１Ｖを超えると、ＸＡ×（２ｍΩ＋１０ｍΩ）＋２０Ｖ＋４０℃×１４ｍＶ／℃＝２１Ｖとなる式で、流れる電流Ｘを求めると３７Ａとなる。つまり、サージ経路Ｒ１に流れる電流が３７Ａを超えると、サージ経路Ｒ２のツェナーダイオード５１の降伏電圧を超えることから、サージ経路Ｒ２の経路にも電流が流れることになる。つまり、一方のサージ経路にすべてのサージ電流が流れず、サージ電流がサージ経路Ｒ１，Ｒ２に分流されることになり、効果的にサージ電流を吸収することができる。
【００６１】
なお、仮に、上アーム３１の他の相のツェナーダイオード５１の降伏電圧が、下アーム３２のある相のツェナーダイオード５１の降伏電圧よりも低い場合には、サージ電圧が印加された時に生じるサージ経路Ｒ１での電圧が、サージ経路Ｒ２のツェナーダイオード５１の降伏電圧を超えれば分流が生じる。そのための一つの方法として、ツェナーダイオード５１の降伏電圧のばらつきが小さくなるように選別する方法がある。しかしながら、選別の手間がかかり、現実的ではない。
【００６２】
サージ経路Ｒ１での電圧を上げるために、サージ経路Ｒ１上の素子の動作抵抗の合計値を上げる方法がある。この場合に、ツェナーダイオード５１の動作抵抗ではなく、ＭＯＳＦＥＴ６０の動作抵抗を上げても、サージ経路Ｒ１としての動作抵抗を上げることができる。しかしながら、ＭＯＳＦＥＴ６０の動作抵抗を上げることは、通常の整流時の動作抵抗を上げることになり、損失が大きくなるため好ましくない。つまり、本実施形態のように、ツェナーダイオード５１の動作抵抗をＭＯＳＦＥＴ６０の動作抵抗の３倍より大きくすることで、サージ経路Ｒ１の動作抵抗を大きくすることができる。なお、ツェナーダイオード５１の降伏電圧は、サージ経路Ｒ２の方が小さいことも考えられることから、サージ経路Ｒ２のツェナーダイオード５１の動作抵抗も同様に大きくしてある。
【００６３】
また、サージ経路Ｒ１での電圧を上げるために、温度特性による耐圧によって生じる電圧に頼る方法も考えられる。しかしながら、温度特性による耐圧によって生じる電圧は、ツェナーダイオード５１の温度上昇を待たねばならず、即応性が悪い。さらに、ツェナーダイオード５１の温度上昇のみによって電圧が上昇するほど、ツェナーダイオード５１の温度が上昇すると、他の素子への悪影響を及ぼすおそれがある。つまり、温度特性による耐圧によって生じる電圧に頼ることは好ましくない。この点、本実施形態では、ツェナーダイオード５１の動作抵抗をＭＯＳＦＥＴ６０の動作抵抗の３倍より大きくすることで、サージ経路Ｒ１での電圧を上げることとしたため、即応性がよくなり、過度の発熱による他の素子への影響を考慮しなくてもよくなる。
【００６４】
ところで、整流素子５０が、ロードダンプによるサージ電圧に耐えるためには、ツェナーダイオード５１の温度上昇を抑制するだけでなく、サージ電圧がＭＯＳＦＥＴ６０及び制御ＩＣ７０側に印加されないようにする必要がある。また、静電気サージ等の電気ストレスが加わった場合に、制御ＩＣ７０の耐圧を超えないようにする必要がある。そこで、図７を参照して、各素子におけるサージ電圧が印加された場合の逆電圧に対する耐圧について説明する。なお、逆電圧に対する耐圧とは、逆電圧を印加した場合に、逆方向の電流が流れだす電圧を示している。
【００６５】
ＭＯＳＦＥＴ６０の逆電圧に対する耐圧（寄生ダイオード６４の耐圧）は、ツェナーダイオード５１の逆電圧に対する降伏電圧よりも大きくなっている。具体的には、ＭＯＳＦＥＴ６０の逆電圧に対する耐圧は、３０Ｖ程度になっている。つまり、ツェナーダイオード５１の逆電圧に対する降伏電圧に比べて十分に大きくなっていることから、製造時の耐圧のばらつきがあっても、この大きさが逆転することがない。そのため、サージ電圧が整流素子５０に印加された際に、耐圧の大きいＭＯＳＦＥＴ６０側に逆方向の電流が流れることがなく、ツェナーダイオード５１の方にサージ電圧によるサージ電流が確実に流れるようになる。
【００６６】
同様に、制御ＩＣ７０の逆電圧に対する耐圧（制御ＩＣ７０内の保護素子７２の耐圧）は、ＭＯＳＦＥＴ６０の逆電圧に対する降伏電圧よりも大きくなっている。具体的には、制御ＩＣの逆電圧に対する耐圧は、３８Ｖ程度になっている。つまり、ツェナーダイオード５１の逆電圧に対する降伏電圧及びＭＯＳＦＥＴ６０の逆電圧に対する耐圧に比べて十分に大きくなっていることから、製造時の耐圧のばらつきがあっても、この大きさが逆転することがない。そのため、サージ電圧が整流素子５０に印加された際に、耐圧の大きい制御ＩＣ７０側に逆方向の電流が流れることがなく、ツェナーダイオード５１の方にサージ電圧によるサージ電流が確実に流れるようになる。
【００６７】
以上詳述した本実施形態によれば、以下の優れた効果が得られる。
【００６８】
本実施形態では、サージ電圧の発生時において、上下アーム３１,３２の各ツェナーダイオード５１に逆電圧が印加されると、それに伴い、いずれかのツェナーダイオード５１の降伏電圧を超えて、ツェナーダイオード５１が導通状態になることが考えられる。この場合、ツェナーダイオード５１では、ＭＯＳＦＥＴ６０の動作抵抗の３倍より大きいため、導通状態になったツェナーダイオード５１においてサージ電流の上昇が制限される。これにより、仮に上下アーム３１,３２のうち一方のアーム側にサージ経路が形成されてサージ電流が流れる状況にあっても、そのサージ経路における電流制限により他方のアームでもサージ経路が形成されることになり、サージ電流が上アーム３１と下アーム３２とに分流される。そのため、サージ電流によるツェナーダイオード５１からの発熱を抑制しつつ、確実にサージ電流を吸収することができる。
【００６９】
ツェナーダイオード５１の動作抵抗を６ｍΩより大きくすることで、一般的なツェナーダイオード５１の逆電圧に対する降伏電圧のばらつきに十分対応できるようになっている。
【００７０】
ツェナーダイオード５１のサージ電圧印加時の動作抵抗を上げると、サージ電流が大きくなるにつれて、ツェナーダイオード５１から出力される電圧も上がることになる。ここで、あまり電圧が大きくなると、サージ対策という点から問題が生じる。そこで、ツェナーダイオード５１の逆電圧に対する動作抵抗を５０ｍΩより小さくすることで、サージ対策という点で問題が生じないようにしつつ、十分な動作抵抗を確保できる。
【００７１】
また、ＭＯＳＦＥＴ６０の逆電圧に対する耐圧をツェナーダイオード５１の降伏電圧より大きくなっている。このようにすることで、サージ電流による逆方向の電流が、ツェナーダイオード５１に流れる代わりに、ＭＯＳＦＥＴ６０に逆向きに流れることを抑制することができる。
【００７２】
さらに、制御ＩＣ７０の逆電圧に対する耐圧を、ＭＯＳＦＥＴ６０の逆電圧に対する耐圧よりも大きくなっている。このようにすることで、最もサージ電流に弱い制御ＩＣ７０にサージ電流が流れることを抑制することができる。
【００７３】
また、本実施形態では、ツェナーダイオード５１の厚みをＭＯＳＦＥＴ６０よりも厚くするという簡単な方法で、ツェナーダイオード５１の動作抵抗をＭＯＳＦＥＴ６０の動作抵抗よりも大きくしている。ＭＯＳＦＥＴ６０の３倍より大きい厚みのツェナーダイオード５１とすることで、必要な動作抵抗を確保することができる。
【００７４】
＜第２実施形態＞
第２実施形態について、図８と図９を用いて説明する。なお、第１実施形態では、ＭＯＳＦＥＴ６０とツェナーダイオード５１とを異なるチップとしたが、本実施形態では、ＭＯＳＦＥＴ６０とツェナーダイオード５１と同一の半導体ウェハ上に配置するレイアウトとなっている。第２実施形態での回路構成図や動作抵抗等については、第１実施形態と同様になっているため、その説明を省略する。また、整流素子５０への配置（ベース電極５５）は、ＭＯＳＦＥＴ６０及びツェナーダイオード５１が配置されていた領域に、半導体チップＴを配置している。なお、ベース電極５５の凸部５５Ａは設けられていない。
【００７５】
図８はＭＯＳＦＥＴ６０とツェナーダイオード５１とを同一の半導体ウェハ上に一体的に形成した半導体チップＴのレイアウトの一部を示している。半導体チップＴの周辺部は図示されていないが、チップ端面の影響を避けるためのトレンチ構造や、ゲート電極の外部との接続構造などの一般的な構造を備えている。
【００７６】
図９は、図８のIX−IX線での断面図であって、半導体チップＴのトレンチ構造を示している。半導体チップＴにおいて、ＭＯＳＦＥＴ６０は、半導体チップＴの一面をソース６３の電極とし、他方の面をドレイン６２の電極としている。そして、トレンチ６５内に絶縁膜６６を介してゲート６１の電極を配置して、トレンチ６５の側面をチャネルとするＮ型のトレンチＭＯＳＦＥＴの構造としている。半導体チップＴのボディ領域であるＰ層がＰ＋層を介してソース６３の電極に接続されている。また、Ｐ層とドレイン６２のＮ−層との間で寄生ダイオード６４（図３参照）が形成されている。
【００７７】
半導体チップＴ内において、ツェナーダイオード５１は、ＭＯＳＦＥＴ６０とトレンチ６５で分離されて配置されている。ツェナーダイオード５１のＰ＋層で形成されたアノードＡはポリシリコンなどの抵抗体６７を介してＭＯＳＦＥＴ６０のソース６３の電極に接続されている。この際に、図７で示した動作抵抗となるように抵抗体の形状が調整されている。
【００７８】
ツェナーダイオード５１の領域は二つのＭＯＳＦＥＴ６０の領域に挟まれたレイアウトとして半導体チップＴが形成されており、ＭＯＳＦＥＴ６０のソース６３からドレイン６２に向けて流れる電流はＮ−層に入ってからツェナーダイオード５１のカソードＫに相当するＮ−層領域にも広がってドレイン６２の電極に向かう。そのため、ツェナーダイオード５１をＭＯＳＦＥＴ６０と同じ半導体チップＴ内にレイアウトすることによるＭＯＳＦＥＴ６０の動作抵抗の増加を緩和することができる。また、降伏電圧を超えて、ツェナーダイオード５１に電流が流れる場合には、大きな発熱が生じるが、隣接したＭＯＳＦＥＴ６０の領域への熱の広がりによって、ベース電極５５に効率的に放熱することができる。また、半導体チップＴをトレンチ構造としたために、トレンチ６５で分離した領域に、ツェナーダイオード５１を容易に形成できる。
【００７９】
＜第３実施形態＞
第３実施形態について、図１０と図１１を用いて説明する。なお、第３実施形態では、第２実施形態と同様に、ＭＯＳＦＥＴ６０と保護ダイオードであるショットキーダイオード５２と同一の半導体ウェハ上に配置するレイアウトとなっている。第３実施形態での回路構成図や動作抵抗等については、第１実施形態のツェナーダイオード５１をショットキーダイオード５２に読み替える他は、同様になっているため、その説明を省略する。また、整流素子５０（ベース電極５５）への配置は、ＭＯＳＦＥＴ６０及びツェナーダイオード５１が配置されていた領域に、半導体チップＴを配置している。なお、ベース電極５５の凸部５５Ａは設けられていない。
【００８０】
第２実施形態と同様に、ＭＯＳＦＥＴ６０は、Ｎ型のトレンチ構造となっており、ショットキーダイオード５２は、ＭＯＳＦＥＴ６０の領域に挟まれ、トレンチ６５で分離された領域に形成されている。ショットキーダイオード５２は、カソードＫがＮ−層で、アノードＡがショットキー電極５３となっている。アノードＡの電極は、絶縁膜で囲われた抵抗体６７の片面に接続されており、抵抗体６７の反対面でＭＯＳＦＥＴ６０のソース６３の電極に接続されている。
【００８１】
保護ダイオードをショットキーダイオード５２とすることで、ＭＯＳＦＥＴ６０のドレイン６２への正の電圧サージを抑制するだけでなく、ドレイン６２に負の電圧が加わる負電圧印加の場合に、ＭＯＳＦＥＴ６０の寄生ダイオード６４よりも低いショットキーダイオード５２の順方向電圧によって、寄生ダイオード６４に過電流が流れることを抑制できる。
【００８２】
＜他の実施形態＞
本発明は、上記実施形態に限定されず、例えば以下のように実施してもよい。ちなみに、以下の別例の構成を、上記実施形態の構成に対して、個別に適用してもよく、また、任意に組み合わせて適用してもよい。
【００８３】
・上記第１実施形態では、ベース電極５５に凸部５５Ａを設けることで、ＭＯＳＦＥＴ６０及びツェナーダイオード５１の厚さの違いに対応していたが、ブロック電極を用いたり、リード電極５６側に凸部を設けることで厚さの違いに対応してもよい。
【００８４】
・上記第２実施形態及び第３実施形態では、トレンチ構造となっていたが、プレーナ構造としてもよい。
【００８５】
・上記実施形態では、整流素子５０は、パッケージ構造となっていたが、基板上に各素子を配置して接続することで、構成されていてもよい。
【符号の説明】
【００８６】
１０…回転電機、１１…回転軸、１２…回転子、１３…固定子、３０…整流回路、３１…上アーム、３２…下アーム、４０…レクチファイヤ、５０…整流素子、５１…ツェナーダイオード、５２…ショットキーダイオード、６０…ＭＯＳＦＥＴ、６１…ゲート、６２…ドレイン、６３…ソース、６５…トレンチ、７０…制御ＩＣ。
【図１】
0006988518.tif 000002
【図２】
0006988518.tif 000003
【図３】
0006988518.tif 000004
【図４】
0006988518.tif 000005
【図５】
0006988518.tif 000006
【図６】
0006988518.tif 000007
【図７】
0006988518.tif 000008
【図８】
0006988518.tif 000009
【図９】
0006988518.tif 000010
【図１０】
0006988518.tif 000011
【図１１】
0006988518.tif 000012