(57)【特許請求の範囲】
【請求項１】
少なくともセラミックスの原材料の一部となる原料種の微粒子であるミストと、活性種と、を混合した後に基体に供給して、該基体上にセラミックス膜を形成する工程を含む、セラミックスの製造方法。
【請求項２】
請求項１において、
前記ミストは、径が０．１μｍ以下である、セラミックスの製造方法。
【請求項３】
請求項１において、
前記ミストは、径が０．０１μｍ以下である、セラミックスの製造方法。
【請求項４】
請求項１〜３のいずれかにおいて、
前記ミストは、電荷がチャージされている、セラミックスの製造方法。
【請求項５】
請求項１〜４のいずれかにおいて、
前記活性種は、ラジカルまたはイオンである、セラミックスの製造方法。
【請求項６】
請求項５において、
前記活性種は、前記セラミックスの原材料の一部となる原料種のラジカルまたはイオンである、セラミックスの製造方法。
【請求項７】
請求項５において、
前記活性種は、酸素または窒素のラジカルまたはイオンである、セラミックスの製造方法。
【請求項８】
請求項５において、
前記活性種は、不活性ガスを活性化させて得られるイオンである、セラミックスの製造方法。
【請求項９】
請求項８において、
前記不活性ガスは、アルゴンまたはキセノンである、セラミックスの製造方法。
【請求項１０】
請求項１〜９のいずれかにおいて、
少なくとも前記活性種は、加速された状態で前記基体に供給される、セラミックスの製造方法。
【請求項１１】
請求項１〜１０のいずれかにおいて、
前記セラミックス膜は、前記基体に対して部分的に形成される、セラミックスの製造方法。
【請求項１２】
請求項１０において、
前記基体の表面に、成膜されるセラミックスに対して親和性を有する膜形成部と、成膜されるセラミックスに対して親和性を有しない非膜形成部とを形成し、自己整合的に前記膜形成部にセラミックス膜を形成する工程を含む、セラミックスの製造方法。
【請求項１３】
請求項１〜１２のいずれかにおいて、
前記セラミックス膜は、ＬＳＭＣＤ法によって形成される、セラミックスの製造方法。
【請求項１４】
請求項１〜１３のいずれかにおいて、
前記セラミックス膜は、誘電体からなる、セラミックスの製造方法。
【請求項１５】
請求項１４において、
前記誘電体は、６００℃以下の温度で形成される、セラミックスの製造方法。
【請求項１６】
請求項１４において、
前記誘電体は、４５０℃以下の温度で形成される、セラミックスの製造方法。
【請求項１７】
セラミックスが形成される基体の配置部と、
前記基体を所定温度に加熱するための加熱部と、
少なくともセラミックスの原材料の一部となる原料種をミストの状態で供給するための原料種供給部と、
活性種を供給するための活性種供給部と、
前記原料種供給部から供給された原料種と、前記活性種供給部から供給された活性種と、を混合するための混合部と、を含み、
前記原料種および前記活性種を混合した後に前記基体に供給して成膜が行われる、セラミックスの製造装置。
【請求項１８】
請求項１７において、
前記成膜は、ＬＳＭＣＤ法によって行われる、セラミックスの製造装置。
【請求項１９】
請求項１７または１８において、
前記原料種供給部によって、前記ミストは、径が０．１μｍ以下にされる、セラミックスの製造装置。
【請求項２０】
請求項１７または１８において、
前記原料種供給部によって、前記ミストは、径が０．０１μｍ以下にされる、セラミックスの製造装置。
【請求項２１】
請求項１７〜２０のいずれかにおいて、
前記ミストは、電荷がチャージされている、セラミックスの製造装置。
【請求項２２】
請求項１７〜２０のいずれかにおいて、
前記原料種供給部は、原料貯蔵部と、原料貯蔵部から供給された原料をミストにするミスト化部と、を含む、セラミックスの製造装置。
【請求項２３】
請求項１７〜２２のいずれかにおいて、
前記活性種供給部は、ラジカルまたはイオンからなる活性種を供給する、セラミックスの製造装置。
【請求項２４】
請求項２３において、
前記活性種は、前記セラミックスの原材料の一部となる原料種のラジカルまたはイオンである、セラミックスの製造装置。
【請求項２５】
請求項２３において、
前記活性種は、酸素または窒素のラジカルまたはイオンである、セラミックスの製造装置。
【請求項２６】
請求項２３において、
前記活性種は、不活性ガスを活性化させて得られるイオンである、セラミックスの製造装置。
【請求項２７】
請求項２６において、
前記不活性ガスは、アルゴンまたはキセノンである、セラミックスの製造装置。
【請求項２８】
請求項１７〜２７のいずれかにおいて、
少なくとも前記活性種は、加速された状態で前記基体に供給される、セラミックスの製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、酸化膜、窒化膜および強誘電体膜などのセラミックスの製造方法およびその製造装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
強誘電体の成膜法には、溶液塗布法、スパッタ法、レーザアブレーション法、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＬＳＭＣＤ（Ｌｉｑｕｉｄ  Ｓｏｕｒｃｅ  Ｍｉｓｔｅｄ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。そして、高集積化が必要とされる半導体装置の分野では、ＭＯＣＶＤ法およびＬＳＭＣＤ法が注目されている。特に、強誘電体メモリ装置のキャパシタを構成する強誘電体膜の形成では、ＬＳＭＣＤ法が注目されている。これは、ＬＳＭＣＤ法は、ＭＯＣＶＤ法に比べて、膜の組成制御がしやすく、ウェハ間およびロッド間のバラツキが小さく、かつ安定していることによる。
【０００３】
しかし、ＬＳＭＣＤ法によって、強誘電体キャパシタを有する半導体装置を形成する場合には、原料種のミスト（微粒子）の径が通常０．１〜０．３μｍの分布を有するため、半導体装置の０．５μｍ以下のデザインルールには適用できない。そして、原料種のミスト径を半導体装置のデザインルールに適用できるように微細化すると、成膜速度が大幅に低下し、ボトムあるいはサイドのカバレッジが良くない。
【０００４】
また、強誘電体材料であるＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）やＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）などを形成する場合には、高いプロセス温度を必要とする。たとえば、通常、ＰＺＴの成膜においては６００〜７００℃、ＳＢＴの成膜においては６５０〜８００℃の温度を必要とする。これらの強誘電体の特性は、その結晶性に依存し、結晶性が高いほど一般的に優れた特性を有する。
【０００５】
強誘電体膜を含むキャパシタ（強誘電体キャパシタ）を備えた半導体装置、たとえば強誘電体メモリ装置においては、強誘電体の結晶性が各特性、たとえば残留分極特性、抗電界特性、ファティーグ特性およびインプリント特性などに顕著に影響を与える。そして、強誘電体は多元系でかつ複雑な構造のペロブスカイト結晶構造を有するため、結晶性のよい強誘電体を得るためには、結晶化の時に原子が高いマイグレーションエネルギーを有することが必要である。そのため、強誘電体の結晶化には、高いプロセス温度を必要とする。
【０００６】
しかしながら、強誘電体膜のプロセス温度が高いと、強誘電体メモリ装置にダメージを与えやすい。すなわち、強誘電体は結晶化のために酸素雰囲気での高温処理が必要となる。その高温処理の際に、ポリシリコンや電極材料が酸化し絶縁層が形成されると、この絶縁層によって強誘電体キャパシタの特性が劣化する。また、ＰＺＴあるいはＳＢＴの構成元素であるＰｂ，Ｂｉは拡散しやすく、これらの元素が半導体デバイス側に拡散することにより、その劣化を招く。これらの劣化は、強誘電体膜のプロセス温度が高いほど顕著であり、かつ高集積化された半導体装置（たとえば１Ｍビット以上の集積度の半導体装置）であるほど顕著となる。
【０００７】
そのため、現状では、強誘電体キャパシタは、強誘電体膜のプロセス温度が高くても比較的影響の少ない集積度（たとえば１〜２５６ｋビット）の半導体装置に適用している。しかし、現在、ＤＲＡＭ，フラッシュメモリ等では、すでに１６ＭビットからＧビットの集積度が要求され、そのため、強誘電体メモリ装置の適用分野が限定されている。一方、強誘電体のプロセス温度を低くして、上述したような高温の酸素雰囲気によるデバイスの劣化を防止すると、強誘電体膜の結晶性が低下する。その結果、強誘電体キャパシタの残留分極特性が低下し、ファティーグ特定、インプリント特性ならびにリテンション特性なども低下する。
【０００８】
本発明の目的は、プロセス温度を低下させながら、結晶性などの特性が高いセラミックスを得ることができる製造方法、およびセラミックスの製造装置を提供することにある。
【０００９】
本発明の他の目的は、本発明の方法によって得られたセラミックスを用いた半導体装置ならびに圧電素子を提供することにある。
【００１０】
【課題を解決するための手段】
（Ａ）製造方法
本発明に係る製造方法は、少なくともセラミックスの原材料の一部となる原料種の微粒子と、活性種と、を混合した後に基体に供給して、該基体上にセラミックス膜を形成する工程を含む。
【００１１】
この製造方法によれば、高い運動エネルギーを持った活性種と、原料種の微粒子とを、基体に接触させる前に混合することで、原料種の微粒子に運動エネルギーを与えた状態で、これを基体に堆積させることができる。そのため、前記原料種の微粒子が、好ましくは０．１μｍ以下、より好ましくは０．０１μｍ以下の小さい径を有する場合でも、成膜速度を制御でき、ボトムあるいはサイドのカバレッジが良好なセラミックス膜を形成できる。
【００１２】
また、前記活性種によって前記微粒子にエネルギーを与えることにより、膜の原子のマイグレーションエネルギーを高めることができる。その結果、活性種を供給しない場合に比べて、低温のプロセス温度で、たとえば結晶性などの膜質の優れたセラミックスを形成できる。
【００１３】
さらに、本発明の製造方法によって得られる膜は、微細かつ均一な分布の空乏を有するので、原子がマイグレーションしやすい。そのため、結晶化に必要なエネルギーを少なくでき、この点からもプロセス温度の低下を達成できる。
【００１４】
以上のことから、本発明の製造方法を強誘電体の形成に適用した場合には、５００℃以下のプロセス温度で、結晶性の高い強誘電体を得ることができる。たとえば、ＳＢＴの場合には、好ましくは６００℃以下、より好ましくは４５０℃以下の温度で、ＰＺＴの場合には、好ましくは５００℃以下、より好ましくは４５０℃以下の温度で、ＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３）の場合には、好ましくは５００℃以下、より好ましくは４５０℃以下の温度で、結晶化が可能である。
【００１５】
本発明に係る製造方法は、さらに以下の各種態様をとりうる。
【００１６】
（１）  前記微粒子は、径（たとえば、径の分布のピークに対応する径）が好ましくは０．１μｍ以下、より好ましくは０．０１μｍ以下である。微粒子の径をこのレベルのサイズにすることで、本発明の製造方法を微細なパターンを必要とする、たとえば半導体装置の製造に適用できる。
【００１７】
（２）  前記微粒子は、電荷がチャージされていることが望ましい。たとえば、微粒子を上記（１）レベルのサイズにすることで、微粒子は、放電（グロー放電、アーク放電）や、供給管を流動する過程での摩擦によって、電荷がチャージされる。
【００１８】
このように原料種の微粒子に電荷がチャージされることで、活性種として微粒子の極性と異なるイオンを用いれば、両者は結合する。その結果、原料種は、活性種の運動エネルギーによって確実に基体に供給される。
【００１９】
（３）  前記原料種の微粒子は、前記活性種を混合される前にガス化されることができる。この場合にも、成膜が可能である。
【００２０】
（４）  前記活性種は、ラジカルまたはイオンである。活性種としてイオンを用いる場合には、前記基体側をたとえばアース接続することで、活性種の運動エネルギーを増加させることができる。
【００２１】
前記活性種は、前記セラミックスの原材料の一部となる原料種のラジカルまたはイオン、不活性ガスを活性化させて得られるイオン、あるいは両者の混合であってもよい。前記活性種としては、前記セラミックスの原料種として用いる場合には、酸素または窒素のラジカルまたはイオンである。前記活性種としては、前記セラミックスの原料種として用いない場合には、アルゴンまたはキセノンなど不活性ガスのイオンである。
【００２２】
ラジカルあるいはイオンの発生方法としては、公知の方法、たとえば、ＲＦ（高周波）、マイクロ波、ＥＣＲ（電子サイクロトン共鳴）等を用いた活性種生成方法を例示できる。また、活性種は、ラジカル、イオンの他にオゾンであってもよい。オゾンは、オゾナーによって生成できる。
【００２３】
（５）  少なくとも前記活性種は、加速された状態で前記基体に供給されることが望ましい。このように活性種を加速することで、結果的に原料種の運動エネルギーを制御でき、成膜速度の制御、膜のカバレッジ性の改善、およびプロセス温度の低下をさらに達成できる。活性種を加速する手段としては、電界を印加する方法、などを用いることができる。
【００２４】
（６）  前記セラミックス膜は、前記基体に対して部分的に形成することができる。すなわち、この製造方法においては、セラミックス膜の形成領域が基体に対して全面的でなく、部分的で微少な領域で行われる。この製造方法においては、以下の方法が好ましい。すなわち、前記基体の表面に、成膜されるセラミックスに対して親和性を有する膜形成部と、成膜されるセラミックスに対して親和性を有しない非膜形成部とを形成し、自己整合的に前記膜形成部にセラミックス膜を形成する工程を含むことができる。
【００２５】
（７）  前記セラミックス膜は、ＬＳＭＣＤ法またはミストＣＶＤ法によって形成されることが望ましい。これらの方法は、上述の本発明の製造方法の特徴を達成する上で適している。
【００２６】
以上の本発明に係る好ましい態様は、以下に述べる本発明の製造装置についても適用できる。
【００２７】
（Ｂ）製造装置
本発明の製造装置は、セラミックスが形成される基体の配置部と、
前記基体を所定温度に加熱するための加熱部と、
少なくともセラミックスの原材料の一部となる原料種を微粒子の状態で供給するための原料種供給部と、
活性種を供給するための活性種供給部と、
前記原料種供給部から供給された原料種と、前記活性種供給部から供給された活性種と、を混合するための混合部と、を含み、
前記原料種および前記活性種を混合した後に前記基体に供給して成膜が行われる。
【００２８】
前記原料種供給部は、原料貯蔵部と、原料貯蔵部から供給された原料を微粒子にするミスト化部と、を含むことができる。前記原料種供給部は、さらに加熱部を有し、該加熱部によって、前記微粒子をガス化させることができる。
【００２９】
さらに、前記基体の配置部は、前記加熱部を構成することができる。
【００３０】
（Ｃ）本発明に係る製造方法によって得られたセラミックスは、各種の用途に利用される。以下に、代表的な用途の装置を挙げる。
【００３１】
（１）本発明の製造方法によって形成された誘電体膜を含むキャパシタを有する、半導体装置。このような半導体装置としては、誘電体膜として本発明の製造方法によって得られた高誘電率の常誘電体を用いたＤＲＡＭ、強誘電体を用いたメモリ（ＦｅＲＡＭ）装置がある。
【００３２】
（２）本発明の製造方法によって形成された誘電体膜を含む圧電素子。この圧電素子は、アクチュエータ、インクジェットプリンタのインク吐出ヘッドなどに適用できる。
【００３３】
【発明の実施の形態】
［第１の実施の形態］
図１は、本実施の形態に係るセラミックスの製造方法およびその製造装置を模式的に示す図である。
【００３４】
セラミックスの製造装置１０００は、本実施の形態においてはＬＳＭＣＤあるいはミストＣＶＤが可能な装置を用いている。セラミックスの製造装置１０００は、活性種供給部１００、原料種供給部２００、混合部３００および基体の載置部（配置部）４０を有する。
【００３５】
活性種供給部１００は、前述した各種の方法によって、ラジカルあるいはイオンなどの活性種を形成する。そして、活性種は、混合部３００に送られる。
【００３６】
活性種として、イオンを用いる場合には、たとえばＡｒ＋，Ｋｒ＋，Ｘｅ＋，Ｏ＋，Ｏ２＋，Ｎ＋などを用いることができる。この場合、載置部４０をアース接続することで、これらの活性種の運動エネルギーを増加させることができる。そして、ＳＢＴ，ＰＺＴなどの酸化物を形成する場合には、活性種としてＯ＋，Ｏ２＋を、窒化物を形成する場合には、活性種としてＮ＋を用いるか、あるいは不活性ガスのイオンと共用することで、結晶中に酸素や窒素を効率よく供給でき、さらに結晶性のよい強誘電体を得ることができる。
【００３７】
原料種供給部２００は、有機金属，有機金属錯体などのセラミックス材料が収容される原料タンク２１０と、原料をミスト化するミスト化部２２０と、を有する。ミスト化された原材料は、混合部３００に送られる。
【００３８】
原料種供給部２００は、ミストＣＶＤ法によって成膜する場合には、ミスト化部２２０と混合部３００との間にミストをガス化させるための加熱部２３０を配置することができる。この場合でも、ＬＳＭＣＤ法とほぼ同様な膜質のセラミックス膜が形成できる。
【００３９】
混合部３００は、原料種供給部２００から供給された原料種および活性種供給部１００から供給された活性種を混合できればよい。混合部３００の先端にはメッシュ３２０が設けられている。
【００４０】
載置部（配置部）４０は、基体１０を所定温度に加熱するための加熱部を有する。さらに、載置部４０は、アース接続されている。
【００４１】
また、本実施の形態では、載置部４０をアース接続する代わりに、混合部３００と載置部４０との間に電界を印加することで、混合部３００から載置部４０に向かうイオン種（活性種および原料種）を加速させることもできる。たとえば、載置部４０にバイアスをかけることで、プラスおよびマイナスの電荷を有するイオン種を加速できる。また、基体側がプラスまたはマイナスのいずれか一方になるように、電界を印加してもよい。この場合、基体側の極性は、活性種の極性と異なる極性に設定される。このように、少なくとも活性種を電界によって加速することで、原料種の微粒子を確実に基体１０に供給できる。したがって、成膜速度の制御、結晶化に必要なプロセス温度をさらに低くできる。
【００４２】
このセラミックスの製造装置１０００によれば、以下の手順でセラミックス膜２０が形成される。
【００４３】
まず、原料種供給部２００において、原料タンク２１０からミスト化部２２０に供給された原料は、たとえば超音波によって、好ましくは０．１μｍ以下、より好ましくは０．０１μｍに分布のピークを有する径のミスト（原料種の微粒子）となる。ミストの径は、超音波の周波数、投入パワーなどによって変えることができる。ミスト化部２２０で形成されたミストは、混合部３００に送られる。そして、活性種供給部１００から活性種が混合部３００に送られる。混合部３００において混合されたミストと活性種は、混合部３００から基体１０に向けて供給され、基体１０上にセラミックス膜２０が形成される。
【００４４】
本実施の形態によれば、高い運動エネルギーを持った活性種と、ミスト（原料種の微粒子）とを、基体１０に接触させる前に混合部３００で混合することで、原料種の微粒子に運動エネルギーを与えた状態で、これを基体１０に堆積させることができる。そのため、前記原料種の微粒子が、０．０１μｍ以下の径を有する場合でも、成膜速度を制御でき、ボトムあるいはサイドのカバレッジが良好なセラミックス膜２０を形成できる。
【００４５】
また、活性種によって原料種の微粒子にエネルギーを与えることにより、膜の原子のマイグレーションエネルギーを高めることができる。その結果、活性種を供給しない場合に比べて、低温のプロセス温度で、たとえば結晶性などの膜質の優れたセラミックスを形成できる。
【００４６】
さらに、本実施の形態で得られる膜は、ＬＳＭＣＤ法あるいはミストＣＶＤ法で形成され、微細かつ均一な分布の空乏を有するので、原子がマイグレーションしやすい。そのため、結晶化に必要なエネルギーを少なくでき、この点からもプロセス温度の低下を達成できる。
【００４７】
［第２の実施の形態］
図２（Ａ）および（Ｂ）は、本発明の成膜方法の変形例を示す。図２（Ａ）は、基体１０の平面を示し、図２（Ｂ）は、図２（Ａ）のＡ−Ａ線に沿った断面を示す。
【００４８】
本実施の形態においては、セラミックスを基体１０上に部分的に成膜する例を示している。このようにセラミックスを成膜する領域を部分的にすることで、全面的にセラミックスを形成する場合に比べて加熱を必要とする部分の容量が相対的に小さくなるため、加熱処理に要するエネルギーを少なくすることができる。その結果、加熱プロセスの温度を相対的に下げることができる。したがって、この実施の形態によれば、活性種の供給によるプロセス温度の低下に加えて、さらにプロセス温度の低下を達成できる。
【００４９】
本実施の形態においては、基体１０は、基体本体１２と、基体本体１２上に形成された、膜形成部１４および非膜形成部１６とを有する。
【００５０】
膜形成部１４は、基体１０上に形成されるセラミックスと化学的または物理的に親和性の高い材料、たとえばセラミックスの原料種に対して濡れ性がよい材料で構成される。これに対し、非膜形成部１６は、成膜されるセラミックスと化学的または物理的に親和性が悪く、たとえばセラミックスの原料種に対して濡れ性が小さい材料で形成される。このように基体１０の表面を構成することにより、セラミックス膜を形成したい領域に膜形成部１４を配置することにより、所定パターンのセラミックス膜２０が形成される。
【００５１】
たとえば、セラミックス膜として強誘電体膜を形成する場合には、膜形成部１４の材料として酸化イリジウムを用い、非膜形成部１６の材料としてフッ素系化合物を用いることができる。
【００５２】
本実施の形態に係るセラミックスの製造方法は、強誘電体をはじめとする各種セラミックスに適用することができるが、特に層状ペロブスカイトに好適に用いることができる。層状ペロブスカイトは、Ｃ軸に対して直角方向において、酸素特にラジカル（原子状酸素）が拡散しやすいため、結晶化のための加熱プロセスにおいてセラミックス膜２０の側面からのラジカルのマイグレーションが容易となる。その結果、ペロブスカイトの酸素欠損が少なくなり、分極特性が向上し、ファテーグ特性、インプリント特性などの劣化が抑制される。
【００５３】
［第３の実施の形態］
図３は、本発明に係る製造方法によって得られた強誘電体を用いた半導体装置（強誘電体メモリ装置５０００）の例を示す。
【００５４】
強誘電体メモリ装置５０００は、ＣＭＯＳ領域Ｒ１と、このＣＭＯＳ領域Ｒ１上に形成されたキャパシタ領域Ｒ２と、を有する。ＣＭＯＳ領域Ｒ１は、公知の構成を有する。すなわち、ＣＭＯＳ領域Ｒ１は、半導体基板１と、この半導体基板１に形成された素子分離領域２およびＭＯＳトランジスタ３と、層間絶縁層４とを有する。キャパシタ領域Ｒ２は、下部電極５、強誘電体膜６および上部電極７から構成されるキャパシタＣ１００と、下部電極５と接続された配線層８ａと、上部電極７と接続された配線層８ｂと、絶縁層９とを、有する。そして、ＭＯＳトランジスタ３の不純物拡散層３ａと、キャパシタＣ１００を構成する下部電極５とは、ポリシリコンまたはタングステンプラグからなるコンタクト層１１によって接続されている。
【００５５】
本実施の形態に係る強誘電体メモリ装置５０００においては、キャパシタＣ１００を構成する強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低い温度、たとえばＰＺＴの場合には５００℃以下、ＳＢＴの場合には６００℃以下の温度で形成できる。なお、ファテーグ特性、インプリント特性、リテンション特性が通常の強誘電体と同等であって、残留分極が、ＰＺＴの場合に１０μＣ／ｃｍ２程度、ＳＢＴの場合に５μＣ／ｃｍ２程度となるようにすると、本発明によれば結晶化温度を４５０℃以下にすることも可能である。
【００５６】
したがって、本実施の形態では、強誘電体膜６の形成時に、ＣＭＯＳ領域Ｒ１に対して熱によるダメージの発生を抑制できるので、キャパシタＣ１００は、高集積度の強誘電体メモリ装置に適用できる。また、強誘電体（ＰＺＴ、ＳＢＴ）膜６は、通常の強誘電体より低い温度で形成できることから、ＣＭＯＳ領域Ｒ１の配線層（図示せず）およびキャパシタＣ１００を構成する電極部５，７の材料としてイリジウムや白金などの高価な材料を用いなくとも、配線層あるいは電極部の劣化がない。そのため、これらの配線層および電極部の材料として、安価なアルミニウム合金を用いることができ、コストの低減を図ることができる。
【００５７】
さらに、ＣＭＯＳなどの半導体装置においては、強誘電体（ＰＺＴ、ＳＢＴ）による汚染を防ぐために、通常、半導体プロセスとキャパシタプロセスとを隔離することが行われている。しかし、本発明の製造方法によれば、強誘電体のプロセス温度を低くできるので、通常の半導体プロセスの最終工程である多層配線工程後に、連続してキャパシタの形成ができる。そのため、隔離するプロセスを少なくでき、プロセスの簡易化を図ることができる。さらに、本発明の製造方法によれば、半導体プロセスとキャパシタプロセスとの隔離を必要としないので、ロジック、アナログなどが混載された半導体装置の製造に有利である。
【００５８】
本発明の製造方法によって形成される誘電体は、上記強誘電体メモリ装置に限定されず、各種半導体装置、たとえばＤＲＡＭではＢＳＴのような高誘電率の常誘電体を用いることにより、キャパシタの大容量化が図れる。
【００５９】
また、本発明の製造方法によって形成される強誘電体は、他の用途、たとえば、アクチュエータに用いる圧電素子の圧電体、インクジェットプリンタのインク吐出ヘッドなどに適用できる。
【００６０】
さらに、本発明の製造方法によって形成される窒化物（窒化シリコン、窒化チタン）は、たとえば、半導体装置のパッシベーション膜、ローカルインターコネクト膜などに適用できる。
【図面の簡単な説明】
【図１】本発明の製造方法および製造装置に係る第１の実施の形態を模式的に示す図である。
【図２】本発明の製造方法および製造装置に係る第２のの実施の形態を模式的に示し、（Ａ）は基体の平面図、（Ｂ）は（Ａ）のＡ−Ａ線に沿った断面図である。
【図３】本発明のに係る第３の実施の形態の半導体装置（強誘電体メモリ装置）を模式的に示す断面図である。
【符号の説明】
１０  基体
１２  基体本体
１４  膜形成部
１６  非膜形成部
２０  セラミックス膜
１００  活性種供給部
２００  原料種供給部
１０００  セラミックスの製造装置
５０００  強誘電体メモリ装置
１  半導体基板
３  ＭＯＳトランジスタ
５  下部電極
６  強誘電体膜
７  上部電極
Ｃ１００  キャパシタ
Ｒ１  ＣＭＯＳ領域
Ｒ２  キャパシタ領域
【図１】
0003596416.tif 000002
【図２】
0003596416.tif 000003
【図３】
0003596416.tif 000004