(57)【特許請求の範囲】
【請求項１】
既知パターン波形によるショートプリアンブル信号の複数回の繰り返し信号である同期用プリアンブル信号と、それに続いて、マルチキャリア変調したデータ信号にガードインターバルを付加した少なくともひとつのＯＦＤＭ信号を有する無線パケット信号を受信し、前記同期用プリアンブル信号を用いて送受信機間のキャリア周波数誤差を補正する周波数誤差補正手段と、
前記同期用プリアンブル信号から基準タイミングを検出するタイミング検出手段と、
検出された基準タイミングを用いてＯＦＤＭ信号からガードインターバルを除去するガードインターバル除去手段と、
ＯＦＤＭ信号からガードインターバルを除去したデータ信号をフーリエ変換してサブキャリアの受信ベクトルを提供するフーリエ変換手段と、
該フーリエ変換により得られるサブキャリアの受信ベクトルを復調するサブキャリア復調手段と、
復調されたサブキャリアにより伝送された符号を識別する符号識別手段とを有する無線パケット通信用ＯＦＤＭ受信装置において、
前記タイミング検出手段は、
前記ショートプリアンブル信号と既知パターンとの相関値をベクトル信号の形で出力する相関器と、
該相関器の出力を複素フィルタを用いてフィルタ処理してノイズを除去すると共にスカラ信号に変換して出力する相関出力フィルタ手段と、
前記ショートプリアンブル信号に対応する相関出力フィルタ手段の出力レベルを所定のレベルと比較して同期用プリアンブル信号の終了時を示す基準タイミングを決定するタイミング判定手段とを有することを特徴とする無線パケット通信用ＯＦＤＭ受信装置。
【請求項２】
前記相関出力フィルタ手段はインパルスレスポンス特性がショートプリアンブル波形の繰り返し周期毎に存在する複素フィルタと、その複素数出力をスカラ信号に変換するスカラ変換手段と、変換されたスカラ信号を所定時間積分するスカラフィルタとを含むことを特徴とする請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項３】
前記相関出力フィルタ手段は、インパルスレスポンス特性がショートプリアンブル波形の繰り返し周期毎に存在する複素フィルタと、その複素数出力をスカラ信号に変換するスカラ変換手段とを含むことを特徴とする請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項４】
前記タイミング判定手段は、前記相関器の出力信号がショートプリアンブルの繰り返し周期毎に複数回しきい値を越えることを検出する第一の手段と、該検出の後、前記繰り返し周期経過後に前記相関器の出力信号が繰り返し周期１周期前の値と比べ一定割合以上低下したことを検出する第二の手段とを有することを特徴とする請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項５】
前記タイミング判定手段は、前記相関器の出力信号がショートプリアンブルの繰り返し周期毎に複数回第一のしきい値を越えることを検出する手段と、該検出の後、前記繰り返し周期経過後に前記相関器の出力信号が第二のしきい値以下となることを検出する手段を含むことを特徴とする請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項６】
前記タイミング判定手段は、前記相関器の出力信号が第一のショートプリアンブル信号の繰り返し周期毎に複数回第一のしきい値を越えることを検出する第一の検出手段と、該検出の後、さらに第一のショートプリアンブル信号の繰り返し周期経過後に前記相関器の出力信号が繰り返し周期１周期前の値と比べ一定割合以上低下することを検出する第二の検出手段と、第二のプリアンブル信号を検出する第二の相関器の出力信号が第二のしきい値を越えることを検出する第三の検出手段と、前記第二の検出手段と前記第三の検出手段が同時に検出したことを判定する手段とを有する、請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項７】
前記タイミング判定手段は、前記相関器の出力信号が第一のショートプリアンブル信号の繰り返し周期毎に複数回第一のしきい値を越えることを検出する第一の検出手段と、該検出の後、さらに第一のショートプリアンブル信号の繰り返し周期経過後に前記相関器の出力信号が第二のしきい値以下となることを検出する第二の検出手段と、第二のプリアンブル信号を検出する第二の相関器の出力信号が第三のしきい値を越えることを検出する第三の検出手段と、
前記第二の検出手段と前記第三の検出手段が同時に検出したことを判定する手段とを有する、請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項８】
前記周波数誤差補正手段は、ショートプリアンブル信号の受信毎に、ショートプリアンブル信号の繰り返し周期間の送受信機の間のキャリア周波数誤差補正を行う手段と、あらかじめ定められるショートプリアンブル信号に対応するキャリア周波数誤差を保持する保持手段と、同期用プリアンブル信号の終了後ＯＦＤＭ信号を受信するときには前記保持手段の内容に従って周波数誤差補正を行う手段を有し、
該周波数補正手段により周波数補正された信号が前記タイミング検出手段に印加されることを特徴とする、請求項１記載の無線通信用ＯＦＤＭ受信装置。
【請求項９】
前記周波数誤差補正手段は、受信信号を一定時間遅延する遅延回路と、前記受信信号と前記遅延回路の出力信号を入力し共役複素乗算する複素乗算器と、この複素乗算器の出力信号を移動平均する移動平均回路と、この移動平均回路の出力信号の位相値を算出する逆正接回路と、この逆正接回路の出力信号を入力し入力信号をそのまま出力する場合とある時点の入力信号を保持して出力する場合とを切り替える制御入力端子を備えた保持回路と、この保持回路の出力信号を積分しキャリア周波数誤差による位相回転の補正値を生成する位相補正値演算回路と、前記受信信号と前記位相補正値演算回路の出力信号を複素乗算し受信信号のキャリア周波数誤差を補正する補正回路とを含み、
前記タイミング検出手段は、前記保持回路の制御入力端子に切替制御入力を与える手段を含み、
この切替制御入力を与える手段は、同期用プリアンブル信号の到来を待つ期間および同期用プリアンブル信号を受信している期間には前記保持回路に前記逆正接回路の出力信号をそのまま出力させ、同期用プリアンブル信号の受信が終了しＯＦＤＭ信号を受信している期間中には前記保持回路が保持したあらかじめ定められるショートプリアンブルの受信時の前記逆正接回路の出力信号の値を出力させる手段を備えた請求項８記載の無線パケット通信用ＯＦＤＭ受信装置。
【請求項１０】
前記タイミング検出手段の入力は前記周波数誤差補正手段の出力により与えられることを特徴とする請求項１記載の無線パケット通信用ＯＦＤＭ受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直交マルチキャリア変調を用いて無線パケット通信を行う受信機に利用する。特に、送受信機間のキャリア周波数誤差が大きい場合やマルチパス伝搬や熱雑音の存在下における受信タイミング検出技術に関する。
【０００２】
【従来の技術】
直交マルチキャリア変調方式は高速の伝送情報を互いに直交条件を満たす複数のサブキャリアに分割して伝送する方式である。直交マルチキャリア変調方式はＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式と呼ばれることも多く、高速（逆）フーリエ変換回路（ＩＦＦＴ，ＦＦＴ）を用いて一括変復調を行うことができる。ＯＦＤＭ方式は各ＯＦＤＭシンボルにシンボル波形を循環的に延長したガードインターバルと呼ばれる期間を設けることによりマルチパス遅延波による遅延時間がガードインターバル以下ならばシンボル間干渉を回避することができ、高速伝送時の耐マルチパス特性が非常に優れている。
【０００３】
この優れた耐マルチパス特性のため、ＯＦＤＭ方式を適用した無線コンピュータネットワーク通信（無線ＬＡＮ）システムの実現が期待されている。コンピュータネットワーク通信では伝送信号のデータ長が不定長であり、到来タイミングが不定期なパケット信号を扱うシステムが多く、このようなパケット信号の無線伝送を行うためには受信シンボルのタイミングなどの同期処理を受信パケット毎に独立に行うバースト受信処理が必要となる。
【０００４】
ＯＦＤＭ変調方式を用いた無線ＬＡＮの技術標準としてＩＥＥＥ８０２．１１ａがあり、２０Ｍｂｉｔ／ｓ以上の高速伝送を実現することが可能である。
【０００５】
ＯＦＤＭ方式のパケットの構成は図１１Ａに示すごとく、同期用プリアンブルと、チャネル推定用プリアンブルに続いて、ＯＦＤＭ信号ＯＦＤＭ１、ＯＦＤＭ２、ＯＦＤＭ３・・・がもうけられる。チャネル推定用プリアンブルと各ＯＦＤＭ信号は、データとこれに先行するガードインターバル（ＧＩ２，ＧＩ）とから構成される。ガードインターバルには、これに続くデータの後端が重複して循環的に挿入されている。同期用プリアンブルはショートプリアンブルと呼ばれる既知のデータパターンの繰り返し（例ではｔ１〜ｔ１０の１０個のショートプリアンブルの繰り返し）である。チャネル推定用プリアンブルは既知のデータパターン（Ｔ１，Ｔ２）の繰り返しとガードインターバルＧＩ２を有し、サブキャリアの復調（同期検波のためのチャネル復調）のために用いられる。各ＯＦＤＭ信号は伝送データの伝送のために用いられるが、少なくともひとつのＯＦＤＭ信号（例えばＯＦＤＭ１）は後続のＯＦＤＭ信号の属性（変調方式、伝送速度、パケットの長さ等）を表示する。
【０００６】
同期用プリアンブル（ｔ１〜ｔ１０）は、受信機のキャリア周波数を送信機のキャリア周波数と一致させること、及び受信機の動作タイミングを与えるために用いられる。
【０００７】
本発明は同期プリアンブルの位置（ｔ１０の後端）を正確に検出する技術を提供するものである。同期用プリアンブルの検出された位置を用いて、受信機のキャリア周波数を送信機のキャリア周波数と一致させ、各ＯＦＤＭ信号からガードインターバルを除去した後フーリエ変換を行い、次に同期検波により各サブキャリアを復調する。
【０００８】
図１１Ｂに従来のバーストＯＦＤＭ復調器の回路構成の例を示す。受信信号Ｒは図１１Ａの構成の無線パケット信号である。受信信号Ｒが入力される相関器３０１は受信信号の先頭に付加された同期用プリアンブル信号の既知パターン（ショートプリアンブル）波形を係数とする相関器であり、同期用プリアンブル信号の既知パターンが入力された場合に相関出力信号Ｂは大きな振幅となる。
【０００９】
したがって、同期用プリアンブル受信時には相関出力信号Ｂは既知パターン信号の繰り返し周期で大きな振幅値となり、その他の信号が入力された場合には相関出力信号Ｂの振幅値は小さい。次に相関出力信号Ｂはタイミング判定手段３０３に入力される。タイミング判定手段３０３は相関出力信号Ｂがしきい値を越えた場合にプリアンブル信号の存在を検出し、同期用プリアンブル信号の繰り返し周期後に相関出力信号Ｂがしきい値より低下することにより同期用プリアンブル信号の終了タイミングを検出して受信パケット信号のシンボルタイミング信号Ｄを得る。なお、受信信号Ｒ及び相関器３０１の出力は複素数であるので、タイミング判定回路３０３に入力する前に実数に変換するものとする。
【００１０】
従来のタイミング判定回路３０３は図示のごとく、相関出力Ｂに接続する遅延量Ｔ（＝ｔ１＝ｔ２＝・・・＝ｔ１０）の遅延回路３７と、その出力に接続される第１のレベル判定回路３９と、相関出力Ｂに接続する第２のレベル判定回路４０と、２つのレベル判定回路の出力に結合し、第１のレベル判定回路３９が相関出力が所定のしきい値より高いことを検出し第２のレベル判定回路４０が相関出力が所定のしきい値より低いことを検出したときにシンボルタイミング信号Ｄを発生する条件判定回路４３とを有する。
【００１１】
すなわち、上記の相関器３０１とタイミング判定手段３０３によりタイミング検出手段１０Ａを構成している。シンボルタイミング信号Ｄは周波数誤差補正手段２０とガードインターバル除去回路４に入力され、周波数誤差補正手段２０はシンボルタイミング信号Ｄにより受信信号Ｒの繰り返し信号である同期用プリアンブル信号の到来時間位置を知り、繰り返し波形間の位相回転を検出することにより、送受信機間のキャリア周波数誤差を求め、キャリア周波数誤差の補正を行う。
【００１２】
キャリア周波数補正後の受信信号である周波数誤差補正手段の出力信号Ａはガードインターバル除去回路４に入力され、ガードインターバル除去回路４はシンボルタイミング信号Ｄにしたがい、周波数誤差補正手段の出力信号ＡのＯＦＤＭからガードインターバルＧＩを除去する操作を行う。
【００１３】
ガードインターバル除去回路４により得られたＯＦＤＭシンボル信号Ｅはフーリエ変換手段５により各サブキャリアのサブキャリアベクトル信号Ｆに分波される。サブキャリアベクトル信号Ｆは次にサブキャリア復調回路６に入力され、サブキャリア復調回路６は各サブキャリア信号の復調（同期検波）を行い、検波出力Ｇを得る。さらに、符号識別を行うことにより１又は０の受信データＧ２が得られる。
【００１４】
【発明が解決しようとする課題】
無線伝送の受信信号には受信増幅器により生じる熱雑音や不要波の干渉入力などの雑音や干渉信号が加わる。また、伝搬路は直接波や壁などからの反射波など複数の到来波が合成されたマルチパス伝搬路となる。ＯＦＤＭ方式を用いることにより、このようなマルチパス伝搬路においても高品質の伝送を行うことができるが、無線パケット伝送を行う場合には受信シンボルタイミング検出などの同期処理を受信パケット毎に独立に行うバースト受信処理が必要であり、ＯＦＤＭ方式の優れた耐マルチパス特性を活かすためにはこの同期処理を高精度に行う必要がある。また、無線パケット信号の同期処理のためのプリアンブル信号はできるだけ短いことが望ましく、短いプリアンブル信号を用いて高速に同期処理を行うことが要求される。
【００１５】
従来のバーストＯＦＤＭ復調器ではシンボルタイミング検出を行うためにプリアンブル信号の受信を検出する相関器を備え、その出力信号からプリアンブル信号の存在する位置を検出するタイミング判定回路によりシンボルタイミングを検出している。しかし、雑音の大きい場合やマルチパス伝搬による遅延波が多数重畳して波形が歪んでいる場合には正確なシンボルタイミングの検出が困難であり、シンボルタイミングの不検出率や誤検出率が大きいという問題点がある。
【００１６】
又、従来は検出されたシンボルタイミングを利用して受信機のキャリア周波数誤差を補正している。従って送受信機間のキャリア周波数誤差が大きい場合には、相関器にて得られる相関出力が低下してしまい、やはりマルチパス伝搬時や雑音の大きい場合にシンボルタイミングの検出が困難である。
【００１７】
本発明は、このような背景に行われたものであって、送受信機間のキャリア周波数誤差が大きい場合やマルチパス伝搬や熱雑音の存在下でも受信タイミングを高確度に検出し、安定な受信処理を行うことができるＯＦＤＭ受信装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を達成するための本発明の特徴は、既知パターン波形によるショートプリアンブル信号の複数回の繰り返し信号である同期用プリアンブル信号と、それに続いて、マルチキャリア変調したデータ信号にガードインターバルを付加した少なくともひとつのＯＦＤＭ信号を有する無線パケット信号を受信し、前記同期用プリアンブル信号を用いて送受信機間のキャリア周波数誤差を補正する周波数誤差補正手段と、前記同期用プリアンブル信号から基準タイミングを検出するタイミング検出手段と、検出された基準タイミングを用いてＯＦＤＭ信号からガードインターバルを除去するガードインターバル除去手段と、ＯＦＤＭ信号からガードインターバルを除去したデータ信号をフーリエ変換してサブキャリアの受信ベクトルを提供するフーリエ変換手段と、該フーリエ変換により得られるサブキャリアの受信ベクトルを復調するサブキャリア復調手段と、復調されたサブキャリアにより伝送された符号を識別する符号識別手段とを有する無線パケット通信用ＯＦＤＭ受信装置において、前記タイミング検出手段は、前記ショートプリアンブル信号と既知パターンとの相関値をベクトル信号の形で出力する相関器と、該相関器の出力を複素フィルタを用いてフィルタ処理してノイズを除去すると共にスカラ信号に変換して出力する相関出力フィルタ手段と、前記ショートプリアンブル信号に対応する相関出力フィルタ手段の出力レベルを所定のレベルと比較して同期用プリアンブル信号の終了時を示す基準タイミングを決定するタイミング判定手段とを有する無線パケット通信用ＯＦＤＭ受信装置にある。
【００１９】
好ましくは、前記相関出力フィルタ手段はインパルスレスポンス特性がショートプリアンブル波形の繰り返し周期毎に存在する複素フィルタと、その複素数出力をスカラ信号に変換するスカラ変換手段と、変換されたスカラ信号を所定時間積分するスカラフィルタとを含む。
【００２０】
好ましくは、前記タイミング判定手段は、前記相関器の出力信号がショートプリアンブルの繰り返し周期毎に複数回しきい値を越えることを検出する第一の手段と、該検出の後、前記繰り返し周期経過後に前記相関器の出力信号が繰り返し周期１周期前の値と比べ一定割合以上低下したことを検出する第二の手段とを有する。
【００２１】
好ましくは、前記周波数誤差補正手段は、ショートプリアンブル信号の受信毎に、ショートプリアンブル信号の繰り返し周期間の送受信機の間のキャリア周波数誤差補正を行う手段と、あらかじめ定められるショートプリアンブル信号に対応するキャリア周波数誤差を保持する保持手段と、同期用プリアンブル信号の終了後ＯＦＤＭ信号を受信するときには前記保持手段の内容に従って周波数誤差補正を行う手段を有する。
【００２２】
【発明の実施の形態】
本発明の第一実施例の構成を図１を参照して説明する。
【００２３】
本発明によるＯＦＤＭ復調器は、図１に示すように、既知パターン波形の複数回繰り返し信号である同期用プリアンブル信号をデータ信号の変調信号に付加した無線パケット信号Ｒを受信し、受信機の搬送波周波数の誤差を補正する周波数誤差補正回路２０と、受信信号の同期用プリアンブル信号を検出してシンボルタイミングを決定するシンボルタイミング検出回路１０と、このシンボルタイミング検出回路１０により得られたシンボルタイミングＤにしたがってガードインターバルを除去してＯＦＤＭシンボル波形を抽出するガードインターバル除去回路４と、このガードインターバル除去回路４によって得られたＯＦＤＭシンボル波形をフーリエ変換してサブキャリア毎の受信ベクトルに変換するフーリエ変換回路５と、このフーリエ変換回路５により得られたサブキャリア毎の受信ベクトルを同期検波により復調するサブキャリア復調回路６と、復調された信号の符号を識別する符号識別回路２２とを有する。
【００２４】
シンボルタイミング検出回路１０は、受信信号と同期用プリアンブル信号（ショートプリアンブル）を形成する既知パターン波形との相関値を出力する相関器１と、プリアンブル波形受信時に既知パターン波形の繰返し周期で出力される相関器１の出力信号を抽出する相関出力フィルタ回路２と、相関出力フィルタ回路２の出力信号を入力しプリアンブル信号の終了タイミングを検出することによりシンボルタイミングを決定するタイミング判定回路３とを備える。
【００２５】
相関出力フィルタ回路２は、インパルスレスポンス特性がプリアンブル波形の繰り返し周期毎に存在する複素フィルタ７と、その複素数出力をスカラ信号に変換するスカラ変換回路８と、変換されたスカラ信号を所定時間積分するスカラフィルタ９とを含む。
【００２６】
図１に示す受信信号Ｒは既知パターン波形の複数回繰り返し信号である同期用プリアンブル信号をデータ信号の変調信号の先頭に付加した無線パケット信号（図１１Ａ）である。受信信号Ｒは搬送波周波数誤差の補正後、相関器１に入力される。相関器１は受信信号の先頭に付加された同期用プリアンブル信号の既知パターン波形を係数とする相関器であり、同期用プリアンブル信号の既知パターンが入力された場合に相関出力信号Ｂは大きな振幅値を得る。したがって、同期用プリアンブル受信時には相関出力信号Ｂは既知パターン信号の繰り返し周期で大きな振幅値となり、その他の信号が入力された場合には相関出力信号Ｂの振幅値は小さい。
【００２７】
次に相関出力信号Ｂは相関出力フィルタ回路２に入力される。相関出力フィルタ回路２は同期用プリアンブル信号受信時に相関出力信号Ｂとして得られる繰り返し信号を抽出し、熱雑音や干渉波などによる雑音成分を低減する。信号対雑音電力比が高められた相関出力フィルタ回路２の出力信号Ｃはタイミング判定回路３に入力され、タイミング判定回路３は相関出力フィルタ回路２の出力信号Ｃがしきい値を越える場合にプリアンブル信号の存在を検出し、その後、相関出力フィルタ回路２の出力信号Ｃの低下を検出することによりプリアンブル信号の終了位置を判定し、シンボルタイミング信号Ｄを生成する。
【００２８】
すなわち、上記の相関器１と相関出力フィルタ回路２およびタイミング判定回路３によりシンボルタイミング検出回路１０を構成している。シンボルタイミング信号Ｄはガードインターバル除去回路４に入力され、ガードインターバル除去回路４は受信信号Ｒを周波数誤差補正した信号ＡをＯＦＤＭシンボル単位のＯＦＤＭシンボル信号Ｅに切り出して出力する。ここで、ＯＦＤＭ信号は先頭のガードインターバルＧＩにＯＦＤＭシンボルの循環拡張信号を付加しているが、ガードインターバル除去回路４はこのガードインターバルＧＩを除去する。ガードインターバル除去回路４により得られたＯＦＤＭシンボル信号Ｅはフーリエ変換回路５により各サブキャリアのサブキャリアベクトル信号Ｆに分波される。サブキャリアベクトル信号Ｆは次にサブキャリア復調回路６に入力され、サブキャリア復調回路６は各サブキャリア信号の同期検波を行い、復調データＧを得、さらに符号識別回路２２により符号識別を行い識別データＧ２を得る。
【００２９】
複素フィルタ７は実数成分と虚数成分を有し、各々は例えば１次のＩＩＲフィルタで構成される。ＩＩＲフィルタは帰還路を有し、帰還信号に遅延量Ｔの遅延回路１１を設けることにより期間Ｔ毎の信号をフィルタ処理することができる。例えば、定数乗算器１２の定数αが０．５の場合の複素フィルタのインパルスレスポンスは図２に示すように長いレスポンスを有する。ここで、遅延量Ｔは同期用プリアンブル信号（ショートプリアンブル）の繰り返し周期（＝ｔ１＝ｔ２＝・・・＝ｔ１０）と等しくする。このとき、同期用プリアンブル信号受信時に周期Ｔ毎に出力される相関器出力信号は同期用プリアンブル信号期間内で伝搬位相の変動はないと見なすことができるので、複素フィルタを用いて繰り返し出力される相関器出力信号を合成し、信号電力を高めることができる。一方、受信信号に加わった雑音はプリアンブル信号とは無相関であるため、フィルタを挿入することにより相関器出力信号の雑音電力を低減することができる。特に相関器出力信号に現れる雑音成分の位相は一様分布するため、複素フィルタを用いることにより高い雑音低減効果が得られる。
【００３０】
無線通信システムの受信信号はマルチパス伝搬による複数の到来波が合成された信号となる。ＯＦＤＭ変調方式を用いるシステムではＯＦＤＭ方式の耐マルチパス特性を活かすため、シンボルタイミング検出回路もレベルの高いマルチパス遅延波が多数存在する伝搬路で高精度のタイミング検出を行う必要がある。マルチパス伝搬路の時間応答特性の一例を図３に示す。Ｒｅは実数部、Ｉｍは虚数部を示す。屋内通信を考えた場合には、統計的に遅延時間の短い信号はレベルが大きく、遅延時間が大きくなるにつれレベルが小さくなる場合が多い。また、各遅延時間の受信レベルは複数の伝搬路の合成であることからレイリー分布によるモデル化が可能であり、位相は一様分布となる。
【００３１】
上記のようなマルチパス伝搬路により受信信号は時間的に分散したマルチパス波の合成信号となり、その信号位相は一様分布する。単一到来波のみの場合には同期用プリアンブル信号受信時の相関出力信号は同期用プリアンブル信号の繰り返し周期に従いインパルス波形が繰り返す信号となるが、マルチパス伝搬路を通過した受信信号による同期用プリアンブル信号受信時の相関出力信号はマルチパス伝搬路のインパルス応答が繰り返された信号となる。このように時間的に分散したプリアンブル信号の相関出力信号を遅延分散した時間の範囲で積分することにより、相関出力信号の信号対雑音電力比を向上することが可能である。ここで、時間的に分散したマルチパス波形の位相は各々独立であるので、この積分操作は相関出力複素信号をスカラ信号に変換してから行う必要がある。すなわち、スカラ変換回路８により複素フィルタ出力信号Ｈを相関スカラ信号Ｉに変換し、次に相関スカラ信号Ｉをスカラフィルタ９により積分処理し、相関出力フィルタ回路出力信号Ｃを得ている。
【００３２】
シンボルタイミング検出回路１０の動作モデルを図４に示す。図４（ａ）に示すように、無線パケット信号は既知パターン信号（ショートプリアンブル）の１０回の繰り返しからなる同期用プリアンブル信号を有する。同期用プリアンブル信号の既知パターン繰り返し周期はＴである。この信号が受信された場合には、相関器出力には図４（ｂ）に示すように同期用プリアンブル信号の既知のパターンを検出して繰り返し周期毎にインパルス状の波形が出力される。ただし、図４（ｂ）はマルチパス遅延波が存在しない場合の図である。
【００３３】
次に相関器出力信号は複素フィルタ７に入力され図４（ｃ）に示すような複素フィルタ出力信号を得る。図４（ｃ）の複素フィルタ出力信号は図２に示したインパルス応答特性をもつ場合を示している。複素フィルタ出力信号はスカラ信号に変換後、スカラフィルタ９に入力され、図４（ｄ）に示すスカラフィルタ出力信号を得る。図４（ｄ）は繰り返し周期Ｔのほぼ半分の時間長の移動平均フィルタをスカラフィルタに用いた場合の例である。その後、スカラフィルタ出力信号は相関出力フィルタ回路出力信号としてタイミング判定回路３に入力され、タイミング判定回路３では例えばスカラフィルタ出力信号が図４（ｄ）に示したタイミングａでしきい値を上回った後、時間Ｔ後のタイミングｂでは値が低下することなどを判定してタイミングａをプリアンブル信号終了位置として検出し、図４（ｅ）のシンボルタイミングを生成する。
【００３４】
以上のように複数回繰り返される相関出力は繰り返し周期毎の位相がそろっているので、雑音低減効果の大きい複素フィルタを用いてフィルタ処理を行い、マルチパス伝搬により生じる到来時間が分散した遅延波の信号を積分して合成するためには到来時間の位相値に相関が無いため、スカラ信号に変換後スカラフィルタによるフィルタ処理を行う。このように信号の特徴を考慮した適切なフィルタ処理を行うことによりタイミング判定に用いる相関器出力信号の信号対雑音電力比を効果的に高めることができる。
【００３５】
図５に相関出力フィルタ回路２の修飾例を示す。図５に示す相関出力フィルタ回路２は図１に示した相関出力フィルタ回路２からスカラフィルタ９を省略した構成である。
【００３６】
図６に相関出力フィルタ回路２の別の修飾例を示す。図６に示す相関出力フィルタ回路２は図１に示した相関出力フィルタ回路２の複素フィルタ７を省略した構成である。図５及び図６の構成は簡易な構成であるが、従来に比べてシンボルタイミングを正確に検出することができる。
【００３７】
次にタイミング判定回路３について説明する。図１は同期用プリアンブル信号の存在を同期用プリアンブル信号の既知パターン２周期に亘り検出を行う場合の構成例である。実際には同期用プリアンブル信号が１０個存在するので、それらの最後の２個を検出することになる。相関出力フィルタの出力信号Ｃは遅延回路３７を介してレベル判定回路４０に入力され、さらに遅延回路３８を介してレベル判定回路３９に入力される。遅延回路３７及び３８の遅延量Ｔは同期用プリアンブル信号の既知パターン信号（ショートプリアンブル）の繰り返し周期に等しい。したがって、レベル判定回路３９には２Ｔ時間過去の相関器出力信号が入力し、レベル判定回路４０にはＴ時間過去の相関器出力信号が入力される。すなわち、レベル判定回路３９および４０はそれぞれ入力信号がしきい値を越える場合にプリアンブル信号がＴおよび２Ｔ時間過去に存在したことを検出する。さらに、相関出力フィルタ回路の出力信号Ｃは除算回路４２にも入力される。除算回路４２は相関出力フィルタの出力信号Ｃを遅延回路３７の出力信号すなわちＴ時間過去の相関器出力信号で除算する。除算回路出力信号は次にレベル判定回路４１に入力されて、レベル判定回路４１は現在の相関器出力信号値がＴ時間過去の相関器出力信号に比べて一定割合以上低下した場合を検出する。一定割合の低下とは例えば６０〜８０％の低下、好ましくは７０％の低下をいう。レベル判定回路３９、４０、４１の出力信号は条件判定回路４３に入力され、条件判定回路４３は２Ｔ時間およびＴ時間過去の相関器出力信号がしきい値を越えプリアンブル信号の存在を示しており、かつ現在の相関器出力信号値がＴ時間過去の相関器出力信号値より一定割合以上低下してプリアンブル信号の終了を示した場合を判定し、プリアンブル終了時間位置を検出することができる。
【００３８】
図７にタイミング判定回路３の修飾例３Ｂを示す。
【００３９】
このタイミング判定回路３Ｂは、入力された相関出力フィルタ回路の出力信号が繰り返し周期毎に複数回第一のしきい値（レベル判定回路３９および４０）を越えることによりプリアンブル信号の存在を検出しさらに繰り返し周期経過後に前記相関器出力信号が第二のしきい値（レベル判定回路４１）以下となることによりプリアンブル信号の終了タイミング位置を検出する手段としての条件判定回路４３Ｂを含むところにある。
【００４０】
図７のタイミング判定回路３Ｂの特徴はタイミング判定回路３Ｂにおいてプリアンブル信号の終了位置を相関出力フィルタ回路の出力信号がしきい値以下となることにより検出する点である。図７は同期用プリアンブル信号の存在を同期用プリアンブル信号の既知パターン２周期に亘り検出を行う場合の構成例を示す。相関出力フィルタの出力信号Ｃは遅延回路３７を介してレベル判定回路４０に入力され、さらに遅延回路３８を介してレベル判定回路３９に入力される。遅延回路３７および３８の遅延量Ｔは同期用プリアンブル信号の既知パターン信号の繰り返し周期に等しい。したがって、レベル判定回路３９には２Ｔ時間過去の相関器出力信号が入力し、レベル判定回路４０にはＴ時間過去の相関器出力信号が入力される。レベル判定回路３９および４０はそれぞれ入力信号がしきい値を越える場合にプリアンブル信号がＴおよび２Ｔ時間過去に存在したことを検出する。相関出力フィルタの出力信号はさらにレベル判定回路４１に入力されて、レベル判定回路４１は現在の相関出力フィルタ出力信号値がしきい値以下であり同期用プリアンブル信号が存在しないことを検出する。
【００４１】
図７の実施例では除算回路が省略されるので構成が簡単となる。
【００４２】
図８はタイミング判定回路の別の修飾例３Ｃを示す。
【００４３】
図８の実施例では、第一の既知パターンを有する同期用プリアンブル信号の送信に続き、第二の既知パターンを有するプリアンブル信号の送信を行うものとする。例えば図１１Ａの最後のショートプリアンブルｔ１０のパターンは他のショートプリアンブルｔ１〜ｔ９のパターンとは相違させてｔ１０を第二の既知パターンとしてもよく、さらに、チャネル推定用プリアンブルを第二の既知パターンとしてもよい。第一の既知パターンと第二の既知パターンとはパターンが異なるため、これらを区別することができる。相関器３２は第二の既知パターンを検出する相関器である。
【００４４】
このタイミング判定回路３Ｃは、入力された相関器出力信号が第一のプリアンブル信号の繰り返し周期毎に複数回第一のしきい値（レベル判定回路３９，４０，４１）を越えることにより同期用プリアンブル信号の存在を検出しさらに第一の同期用プリアンブル信号の繰り返し周期経過後に相関器出力信号が繰り返し周期１周期前の値と比べ一定割合以上低下することと相関器２の出力信号が第二のしきい値（レベル判定回路４４）を越えることにより第一のプリアンブル信号の終了タイミング位置を検出する手段としての条件判定回路４３Ｃを含む。
【００４５】
相関器出力信号Ｃは遅延回路３７を介してレベル判定回路４０に入力され、さらに遅延回路３８を介してレベル判定回路３９に入力される。遅延回路３７および３８の遅延量Ｔは同期用プリアンブル信号の既知パターン信号の繰り返し周期に等しい。
【００４６】
したがって、レベル判定回路３９には２Ｔ時間過去の相関器出力信号が入力し、レベル判定回路４０にはＴ時間過去の相関器出力信号が入力される。レベル判定回路３９および４０はそれぞれ入力信号がしきい値を越える場合に同期用プリアンブル信号がＴおよび２Ｔ時間過去に存在したことを検出する。さらに、相関器出力信号Ｃは除算回路４２にも入力される。除算回路４２は相関器出力信号Ｃを遅延回路３７の出力信号すなわちＴ時間過去の相関器出力信号で除算する。除算回路出力信号は次にレベル判定回路４１に入力されて、レベル判定回路４１は現在の相関器出力信号値がＴ時間過去の相関器出力信号に比べて一定割合以上低下した場合を検出する。
【００４７】
同時に周波数誤差補正回路２０の出力信号Ａは第二の相関器３２に入力される。相関器３２は第一のプリアンブル信号終了後に引き続き送信される第二のプリアンブル信号の既知パターンとの相関を検出する相関器である。相関器３２の出力信号はレベル判定回路４４に入力され、レベル判定回路４４はしきい値との比較を行い第二のプリアンブル信号の到来を検出する。レベル判定回路３９、４０、４１、４４の出力信号は条件判定回路４３に入力され、条件判定回路４３は２Ｔ時間およびＴ時間過去の相関器出力信号がしきい値を越え第一のプリアンブル信号の存在を示しており、かつ現在の相関器出力信号値がＴ時間過去の相関器出力信号に比べて一定割合以上低下していることに加え、第一のプリアンブル信号に続く第二のプリアンブル信号の到来を検出することにより第一のプリアンブル信号の終了時間位置を検出することができる。
【００４８】
図９はタイミング判定回路の別の修飾例３Ｄを示す。
【００４９】
図９の実施例も図８の実施例と同様に、第一の既知パターンを有する同期用プリアンブル信号の送信に続き、第二の既知パターンを有するプリアンブル信号の送信を行うものとする。第一の既知パターンと第二の既知パターンとはパターンが異なるため、これらを区別することができる。相関器３２は第２の既知パターンを検出する相関器である。
【００５０】
このタイミング判定回路３Ｄは、入力された前記相関器出力信号が第一のプリアンブル信号の繰り返し周期毎に複数回第一のしきい値（レベル判定回路３９および４０）を越えることによりプリアンブル信号の存在を検出しさらに第一のプリアンブル信号の繰り返し周期経過後に前記相関器出力信号が第二のしきい値（レベル判定回路４１）以下となることと相関器３２の出力信号が第三のしきい値（レベル判定回路４４）を越えることにより第一のプリアンブル信号の終了タイミング位置を検出する手段としての条件判定回路４３Ｄを含む。
【００５１】
図９の実施例が図８の実施例と異なる点は、第一のプリアンブル信号の終了位置検出のため相関器出力信号がしきい値より低下することを用いる点である。相関器出力信号Ｃは遅延回路３７を介してレベル判定回路４０に入力され、さらに遅延回路３８を介してレベル判定回路３９に入力される。遅延回路３７および３８の遅延量Ｔはプリアンブル信号の既知パターン信号の繰り返し周期に等しい。従って、レベル判定回路３９には２Ｔ時間過去の相関器出力信号が入力し、レベル判定回路４０にはＴ時間過去の相関器出力信号が入力される。
【００５２】
レベル判定回路３９および４０はそれぞれ入力信号がしきい値を越える場合にプリアンブル信号がＴおよび２Ｔ時間過去に存在したことを検出する。相関器出力信号Ｃはレベル判定回路４１に入力されて、レベル判定回路４１は現在の相関器出力信号値がしきい値以下でありプリアンブル信号が存在しないことを検出する。
【００５３】
同時に周波数誤差補正回路２０の出力信号Ａは相関器３２に入力される。相関器３２は第二のプリアンブル信号の既知パターンとの相関を検出する相関器である。相関器３２の出力信号はレベル判定回路４４に入力され、レベル判定回路４４はしきい値との比較を行い第一のプリアンブル信号に続く第二のプリアンブル信号の到来を検出する。
【００５４】
レベル判定回路３９、４０、４１、４４の出力信号は条件判定回路４３に入力され、条件判定回路４３は２Ｔ時間およびＴ時間過去の相関器出力信号がしきい値を越え第一のプリアンブル信号の存在を示しており、かつ現在の相関器出力信号値がしきい値を下回ることを検出することに加え、第一のプリアンブル信号に続く第二のプリアンブル信号の到来を検出することによりプリアンブル信号の終了時間位置を検出することができる。
【００５５】
図９の実施例では図８の実施例における除算回路４２が省略されるので回路構成が簡単となる。
【００５６】
図１０は、図１の周波数誤差補正回路２０のブロック図を示す。
【００５７】
周波数誤差補正手段２０は、同期用プリアンブル信号受信時には同期用プリアンブル信号繰り返し波形周期間の送受信機間のキャリア周波数誤差補正を連続的に行いタイミング判定回路３が同期用プリアンブル信号終了位置を検出後データ信号を受信するときにはパケット信号受信終了後まで前記同期用プリアンブル信号によるキャリア周波数誤差検出値に基づくキャリア周波数誤差補正を引き続き行う。
【００５８】
周波数誤差補正回路２０は、図１０に示すように、受信信号をショートプリアンブルの期間に等しい一定時間（Ｔ）遅延する遅延回路２０１と、受信信号Ｒと遅延回路２０１の出力信号を入力し共役複素乗算する複素乗算器２０２と、この複素乗算器２０２の出力信号を移動平均する移動平均回路２０３と、この移動平均回路２０３の出力信号の位相値を算出する逆正接回路２０４と、この逆正接回路２０４の出力信号を入力し入力信号をそのまま出力する場合とある時点の入力信号を保持して出力する場合とを切り替える制御入力端子を備えた保持回路２０５と、この保持回路２０５の出力信号を積分しキャリア周波数誤差による位相回転の補正値を生成する位相補正値演算回路２０６と、前記受信信号と位相補正値演算回路２０６の出力信号を複素乗算し受信信号のキャリア周波数誤差を補正する補正回路２０７とを含む。図１に示すタイミング判定回路３は、保持回路２０５の制御入力端子に切替制御入力を与えるが、このとき、同期用プリアンブル信号の到来を待つ期間またはプリアンブル信号を受信している期間には保持回路２０５に入力信号である逆正接回路２０４の出力信号をそのまま出力させ同期用プリアンブル信号の受信が終了しデータを受信している期間中には保持回路２０５が保持した同期用プリアンブル受信時の逆正接回路２０４の出力信号の値を出力させる。
【００５９】
図１に示す入力信号Ｒは、図１０に示す複素乗算器２０２と遅延回路２０１および補正回路２０７に入力される。遅延回路２０１は既知パターンの繰り返し信号である同期用プリアンブル信号の繰り返し周期と等しい遅延時間を持つ。遅延回路２０１の出力信号２Ｂは複素乗算器２０２に入力され、複素乗算器２０２は入力された受信信号Ｒと遅延回路出力信号２Ｂとの共役複素乗算を行う。
【００６０】
複素乗算器出力信号２Ｃは移動平均回路２０３に入力され、複素乗算器２０２により得られたキャリア周波数誤差による位相回転ベクトルを移動平均する。移動平均回路出力信号２Ｄは逆正接回路２０４に入力され、逆正接回路２０４は移動平均回路出力信号２Ｄの複素ベクトル値を位相値に変換する。キャリア周波数誤差により生じたプリアンブル信号繰り返し信号周期間の位相回転量である逆正接回路出力信号２Ｅは次に保持回路２０５に入力される。保持回路２０５は入力された逆正接回路出力信号２Ｅをそのまま出力するか、ある時間の入力信号を保持して出力するかを切り替える制御入力端子を備える。
【００６１】
この制御入力端子にはタイミング判定回路３により得られた制御信号が入力され、同期用プリアンブル信号の受信を行っている場合には保持回路２０５は入力信号をそのまま出力し、プリアンブル信号が終わりデータ信号の受信を行っている場合には同期用プリアンブル信号受信時に得られたキャリア周波数誤差検出値である逆正接回路出力信号２Ｅを保持して出力する。
【００６２】
続いて保持回路出力信号２Ｆは位相補正値演算回路２０６に入力される。位相補正値演算回路２０６の入力信号はキャリア周波数誤差によりプリアンブル信号の繰り返し信号周期に生じる位相回転量であるので、位相補正値演算回路２０６はこれを受信信号の１クロックあたりの位相回転に変換し、さらに受信信号のキャリア周波数誤差による位相回転を補正するよう逆回転の位相回転を積分操作により生成する。
【００６３】
位相補正値演算回路出力信号２Ｇは次に補正回路２０７に入力され、補正回路２０７は入力された受信信号Ｒに補正回路２０７の出力信号に基づき位相回転を与え、受信信号Ｒのキャリア周波数誤差を補正して出力する。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、同期用プリアンブル信号のタイミングを高確度に検出することにより、熱雑音などによる波形歪が大きい場合やマルチパス伝搬による波形歪が大きい場合でも高確度のシンボルタイミング検出を可能とする。
【００６５】
さらに、キャリア周波数補正された信号から受信タイミングを検出するので、送受信機間のキャリア周波数誤差が大きい場合やマルチパス伝搬や熱雑音の存在下でも受信タイミングを高確度に検出し、安定な受信処理を行うことができる。
【図面の簡単な説明】
【図１】本発明によるバーストＯＦＤＭ復調器のブロック図である。
【図２】定数乗算器の定数αが０．５の場合の複素フィルタのインパルスレスポンスを示す図である。
【図３】マルチパス伝搬路の時間応答特性の一例を示す図である。
【図４】シンボルタイミング検出回路の動作モデルを示す図である。
【図５】相関出力フィルタ回路２の修飾例のブロック図である。
【図６】相関出力フィルタ回路２の別の修飾例のブロック図である。
【図７】タイミング判定回路３の修飾例３Ｂのブロック図である。
【図８】タイミング判定回路３の別の修飾例３Ｃのブロック図である。
【図９】タイミング判定回路３の更に別の修飾例３Ｄのブロック図である。
【図１０】周波数誤差補正回路２０のブロック図である。
【図１１Ａ】ＯＦＤＭパケットの構成例である。
【図１１Ｂ】従来のバーストＯＦＤＭ復調器のブロック図である。
【符号の説明】
１  相関器
２  相関出力フィルタ回路
３  タイミング判定回路
４  ガードインターバル除去回路
５  フーリエ変換回路
６  サブキャリア復調回路
７  複素フィルタ
８  スカラ変換回路
９  スカラフィルタ
１０  シンボルタイミング検出回路
１１  遅延回路
１２  定数乗算器
１３ａ、１３ｂ  加算器
２０  周波数誤差補正回路
２２  符号識別回路
３７、３８  遅延回路
３９、４０、４１、４４  レベル判定回路
４３  条件判定回路
２０１  遅延回路
２０２  複素乗算器
２０３  移動平均回路
２０４  逆正接回路
２０５  保持回路
２０６  位相補正値演算回路
２０７  補正回路
【図１】
0003596442.tif 000002
【図２】
0003596442.tif 000003
【図３】
0003596442.tif 000004
【図４】
0003596442.tif 000005
【図５】
0003596442.tif 000006
【図６】
0003596442.tif 000007
【図７】
0003596442.tif 000008
【図８】
0003596442.tif 000009
【図９】
0003596442.tif 000010
【図１０】
0003596442.tif 000011
【図１１Ａ】
0003596442.tif 000012
【図１１Ｂ】
0003596442.tif 000013