【手続補正書】
【提出日】平成28年11月14日(2016.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
装置であって、
アナログ入力ラインと、
アナログ出力ラインと、
前記アナログ入力ラインに電気的に接続される第１のドレインと、電圧入力ノードに電気的に接続される第１のゲートと、アナログ信号ノードに電気的に接続される第１のソースとを有する第１のトランジスタと、
前記電圧入力ノードに電気的に接続される第２のドレインと第２のゲートとを有する第２のトランジスタと、
前記第２のトランジスタの第２のソースに電気的に接続される第３のドレインと第３のゲートと、前記アナログ信号ノードに電気的に接続される第３のソースとを有する第３のトランジスタであって、前記第２のトランジスタと前記第３のトランジスタとが、前記電圧入力ノードと前記アナログ信号ノードとの間に電気的に接続される、前記第３のトランジスタと、
前記アナログ信号ノードに電気的に接続される第４のソースと、前記電圧入力ノードに電気的に接続される第４のゲートと、前記アナログ出力ラインに電気的に接続される第４のドレインとを有する第４のトランジスタと、
バイアス電流を前記電圧入力ノードに提供するように電気的に接続される電流源と、
前記アナログ信号ノードから電流をシンクするように電気的に接続される電流シンクと、
を含む、装置。
【請求項２】
請求項１に記載の装置であって、
前記アナログ信号ノードに電気的に接続されるアノードを有し、前記電圧入力ノードに電気的に接続されるカソードを有する、ダイオードを更に含む、装置。
【請求項３】
請求項１に記載の装置であって、
前記第１のトランジスタの前記第１のソースと第１のボディとに電気的に接続されるアノードと、前記第１のドレインに電気的に接続されるカソードとを有する、第１のトランジスタダイオードと、
前記第４のトランジスタの前記第４のソースと第４のボディとに電気的に接続されるアノードと、前記第４のドレインに電気的に接続されるカソードとを有する、第４のトランジスタダイオードと、
を更に含む、装置。
【請求項４】
請求項１に記載の装置であって、
前記第１のトランジスタと前記第２のトランジスタと前記第３のトランジスタと前記第４のトランジスタとが高電圧マッチドトランジスタである、装置。
【請求項５】
請求項１に記載の装置であって、
前記アナログ信号ノードの信号が前記アナログ入力ラインにより受信された信号によって決められ得るように、前記電流シンクが前記第２のトランジスタと前記第３のトランジスタとをバイアスするために用いられる電流をシンクするように構成される、装置。
【請求項６】
請求項１に記載の装置であって、
低ドロップアウトレギュレータ回路要素を更に含み、
前記低ドロップアウトレギュレータ回路要素が、
低ドロップアウトレギュレータ入力ラインに電気的に接続される第５のドレインと、前記アナログ出力ラインに電気的に接続される第５のゲートと、低ドロップアウトレギュレータ出力ラインと分圧器とに電気的に接続される第５のソースとを有する第５のトランジスタと、
前記分圧器に電気的に接続され、前記分圧器からの信号を基準電圧と比較するように構成され、フィードバック信号を前記アナログ入力ラインに出力するように構成される、エラー増幅器回路と、
を含む、装置。
【請求項７】
送信ゲート回路装置であって、
一定のゲートバイアスをマッチドトランジスタのアレイに提供するように構成される自己バイアスされたゲートドライブを含み、
前記自己バイアスされたゲートドライブが、
前記マッチドトランジスタのアレイの個別のトランジスタを横切るバイアス電流を提供するように構成される電流源と、
電圧入力ノードにおけるバイアス電圧を前記マッチドトランジスタのアレイの前記個別のトランジスタのためのゲート−ソース電圧の倍数に設定するために、前記マッチドトランジスタのアレイの前記個別のトランジスタを横切る前記バイアス電流をシンクするように構成される電流シンクと、
前記マッチドトランジスタのアレイの前記個別のトランジスタからの異なるセットのトランジスタであって、前記異なるセットのトランジスタの１つにおいて受信されるアナログ入力信号が、前記異なるセットのトランジスタのためのゲート−ソース電圧の倍数でバイアスされるべき前記異なるセットのトランジスタの別の１つからアナログ出力信号として出力されるように信号経路を提供するように構成される、前記異なるセットのトランジスタと、
を含み、
前記マッチドトランジスタのアレイの前記個別のトランジスタが第２のトランジスタと第３のトランジスタとを含み、
前記異なるセットのトランジスタが第１のトランジスタと第４のトランジスタとを含み、
前記第１のトランジスタが、前記アナログ入力信号を受信するように構成されるアナログ入力ラインに電気的に接続される第１のドレインと、前記電圧入力ノードに電気的に接続される第１のゲートと、アナログ信号ノードに電気的に接続される第１のソースとを有し、
前記第２のトランジスタと前記第３のトランジスタとが、前記電圧入力ノードと前記アナログ信号ノードとの間に電気的に接続され、
前記第２のトランジスタが、前記電圧入力ノードに電気的に接続される第２のドレインと第２のゲートとを有し、
前記第３のトランジスタが、共に前記第２のトランジスタの第２のソースに電気的に接続される第３のドレインと第３のゲートと、前記アナログ信号ノードに電気的に接続される第３のソースとを有し、
前記第４のトランジスタが、前記アナログ信号ノードに電気的に接続される第４のソースと、前記電圧入力ノードに電気的に接続される第４のゲートと、前記アナログ出力ラインに電気的に接続される第４のドレインとを有する、装置。
【請求項８】
請求項７に記載の装置であって、
前記第１のトランジスタの前記第１のソースと第１のボディとに電気的に接続されるアノードと、前記第１のドレインに電気的に接続されるカソードとを有する、第１のトランジスタダイオードと、
前記第４のトランジスタの前記第４のソースと第４のボディとに電気的に接続されるアノードと、前記第４のドレインに電気的に接続されるカソードとを有する、第４のトランジスタダイオードと、
を更に含む、装置。
【請求項９】
請求項７に記載の装置であって、
低ドロップアウトレギュレータ回路要素を更に含み、
前記低ドロップアウトレギュレータ回路要素が、
自己バイアスされたゲートドライブからアナログ出力信号を受信するように低ドロップアウトレギュレータ入力ラインに電気的に接続され、分圧器を備える低ドロップアウトレギュレータ出力ラインに電気的に接続される、第５のトランジスタと、
前記分圧器に電気的に接続され、前記分圧器からの信号を基準電圧と比較するように構成され、フィードバック信号を前記自己バイアスされたゲートドライブに出力するように構成される、エラー増幅器回路と、
を含む、装置。
【請求項１０】
請求項７に記載の装置であって、
前記第１のソースと前記第４のソースとに電気的に接続されるアノードを有し、前記電圧入力ノードに電気的に接続されるカソードを有する、ダイオードを更に含む、装置。
【請求項１１】
請求項７に記載の装置であって、
前記第１のソースと前記第４のソースとに電気的に接続されるアナログ信号ノードにおける信号が、前記第１のドレインにより受信されるアナログ入力信号によって決められ得るように、前記電流シンクが、前記第２のトランジスタと前記第３のトランジスタとをバイアスするために用いられる電流をシンクするように構成される、装置。
【請求項１２】
方法であって、
送信ゲート回路の電圧入力ノードにおいてバイアス電流を受信することと、
前記電圧入力ノードから、第１のトランジスタと第２のトランジスタと第４のトランジスタとをバイアスすることと、
前記第２のトランジスタの第２のソースからの電流から第３のトランジスタをバイアスすることと、
前記電圧入力ノードを前記第２のトランジスタと前記第３のトランジスタとのためのゲート−ソース電圧の２倍のバイアス信号に強いるために、前記第１のトランジスタの第１のソースと前記第３のトランジスタの第３のソースと前記第４のトランジスタの第４のドレインとに電気的に接続されるアナログ信号ノードからの電流をシンクすることであって、前記バイアス信号が、また、前記第１のトランジスタと前記第４のトランジスタを前記第１のトランジスタと前記第４のトランジスタとのためのゲート−ソース電圧の２倍までバイアスする、前記電流をシンクすることと、
を含む、方法。
【請求項１３】
請求項１２に記載の方法であって、
前記第１のトランジスタの第１のドレインにおいてアナログ入力信号を受信することと、
前記第４のトランジスタの第４のドレインに電気的に接続されるアナログ出力ラインにおいて前記アナログ入力信号に対応するアナログ出力信号を出力することと、
を更に含む、方法。