【手続補正書】
【提出日】平成29年6月7日(2017.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
近接検出のための装置であって、前記装置は、
第１および第２の入力と出力とを有するコンパレータであって、前記第２の入力は、基準電圧と結合され、前記第１の入力は、保持キャパシタと結合されている、コンパレータと、
容量センサを電圧および前記保持キャパシタに交互に結合するために適合されたスイッチであって、前記電圧は、好ましくは、論理高または低電圧である、スイッチと、
出力を有するクロックと、
前記コンパレータの出力と結合された入力と、前記クロックの出力に結合されたクロック入力と、出力とを有するフリップフロップと、
前記クロックの出力に結合されたクロック入力と、リセット入力と、前記フリップフロップの出力に結合されたイネーブル入力と、カウントされたクロック出力の数を提供するための出力とを有するデューティサイクルカウンタであって、前記デューティサイクルカウンタは、そのイネーブル入力が第１の論理レベルにあるときのみ、前記クロック出力をカウントする、デューティサイクルカウンタと、
前記フリップフロップの出力によって制御された充電回路であって、前記充電回路は、前記フリップフロップの出力における出力信号に依存して前記保持キャパシタを充電するように構成されている、充電回路と、
前記フリップフロップの出力が第２の論理レベルから前記第１の論理レベルに移行する度に、前記スイッチを制御するための回路と
を備える、装置。
【請求項２】
前記カウントされたクロック出力の数は、前記容量センサの静電容量値の変化を判定する際に使用される、請求項１に記載の装置。
【請求項３】
前記充電回路は、フィードバックレジスタである、請求項１に記載の装置。
【請求項４】
前記充電回路は、電流源および電流シンクによって形成されている、請求項１に記載の装置。
【請求項５】
前記フィードバックレジスタの抵抗値は、プログラム可能に調節可能である、請求項３に記載の装置。
【請求項６】
前記保持キャパシタの静電容量値は、プログラム可能に調節可能である、請求項１に記載の装置。
【請求項７】
請求項１〜６のうちの１項に記載の装置を備える近接検出システムであって、前記近接検出システムは、
前記容量センサをさらに備え、
前記カウントされたクロック出力の数は、前記容量センサへの物体の近接を判定する際に使用される、近接検出システム。
【請求項８】
前記クロックの出力に結合されたクロック入力と、リセット／イネーブル入力と、桁上出力とを有する周期カウンタをさらに備え、前記周期カウンタは、測定時間周期を判定する、請求項７に記載の近接検出システム。
【請求項９】
前記デューティサイクルおよび周期カウンタ内のカウント値は、前記容量センサの静電容量値に依存するデューティサイクルを判定する際に使用される、請求項８に記載の近接検出システム。
【請求項１０】
前記デューティサイクルは、前記周期カウンタ内のカウント値によって除算された前記デューティサイクルカウンタ内のカウント値である、請求項９に記載の近接検出システム。
【請求項１１】
前記クロックと、前記デューティサイクルおよび周期カウンタとに結合されたデジタルプロセッサおよびメモリをさらに備え、前記デジタルプロセッサは、前記カウント値を前記デューティサイクルおよび周期カウンタから読み取り、そこから、前記容量センサの静電容量値に関連するデューティサイクルを判定する、請求項９または１０に記載の近接検出システム。
【請求項１２】
前記容量センサの静電容量値に関連するデューティサイクルは、前記デジタルプロセッサメモリ内に記憶され、デューティサイクル変化が前記容量センサに近接する物体の検出を示すかどうかを判定する際に比較される、請求項１１に記載の近接検出システム。
【請求項１３】
前記周期カウンタの桁上出力は、前記デジタルプロセッサへの割り込み信号を発生させる、請求項１１または１２に記載の近接検出システム。
【請求項１４】
前記デジタルプロセッサに結合された入力と、前記スイッチに結合された出力とを有する出力ドライバをさらに備え、前記容量センサに結合された電圧は、順次デューティサイクル周期の間、論理高と論理低との間を交互する、請求項１０に記載の近接検出システム。
【請求項１５】
マイクロコントローラは、前記デジタルプロセッサおよびメモリと、前記コンパレータと、前記クロックと、前記フリップフロップと、前記フィードバックレジスタと、前記デューティサイクルカウンタと、前記周期カウンタと、前記スイッチと、前記スイッチを制御するための回路とを備える、請求項１０に記載の近接検出システム。
【請求項１６】
容量センサに近接する物体を検出するための方法であって、前記方法は、
容量センサを第１の電圧まで充電するステップと、
前記充電された容量センサを保持キャパシタと並列に結合するステップと、
電圧コンパレータを用いて、前記並列に接続された容量センサおよび保持キャパシタにかかる結果として生じる電圧を基準電圧と比較するステップであって、
前記結果として生じる電圧が前記基準電圧を上回る場合、前記保持キャパシタをより低い電圧に部分的に放電し、
前記結果として生じる電圧が前記基準電圧未満である場合、前記保持キャパシタをより高い電圧に部分的に充電し、かつ１カウントをデューティサイクルカウンタに追加する、ステップと、
１カウントを周期カウンタに追加するステップと、
前記容量センサを前記第１の電圧まで充電するステップに戻るステップと
を含む、方法。
【請求項１７】
複数のデューティサイクル周期カウントを記憶するステップと、
前記複数の周期カウントのうちの個別の１つによって除算された前記複数のデューティサイクルカウントからのデューティサイクルを計算するステップと
をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記デューティサイクルから前記容量センサの静電容量値の変化を判定するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記デューティサイクルから前記容量センサへの物体の近接を判定するステップをさらに含む、請求項１７に記載の方法。
【請求項２０】
容量センサに近接する物体を検出するための方法であって、前記方法は、
容量センサを放電するステップと、
前記放電された容量センサを保持キャパシタと並列に結合するステップと、
電圧コンパレータを用いて、前記並列に接続された容量センサおよび保持キャパシタにかかる結果として生じる電圧を基準電圧と比較するステップであって、
前記結果として生じる電圧が前記基準電圧未満である場合、前記保持キャパシタをより高い電圧に部分的に充電し、
前記結果として生じる電圧が前記基準電圧を上回る場合、前記保持キャパシタをより高い電圧に部分的に放電し、かつ１カウントをデューティサイクルカウンタに追加する、ステップと、
１カウントを周期カウンタに追加するステップと、
前記容量センサを放電するステップに戻るステップと
を含む、方法。
【請求項２１】
複数のデューティサイクル周期カウントを記憶するステップと、
前記複数の周期カウントのうちの個別の１つによって除算された前記複数のデューティサイクルカウントからのデューティサイクルを計算するステップと
をさらに含む、請求項２０に記載の方法。
【請求項２２】
前記デューティサイクルから前記容量センサの静電容量値の変化を判定するステップをさらに含む、請求項２１に記載の方法。
【請求項２３】
前記デューティサイクルから前記容量センサへの物体の近接を判定するステップをさらに含む、請求項２１に記載の方法。
【請求項２４】
近接検出のための装置であって、前記装置は、
第１および第２の入力と出力とを有する電圧加算器と、
容量センサを電圧および前記電圧加算器の第１の入力に交互に結合するために適合されたスイッチと、
出力を有するクロックであって、各クロックパルスにおいて、前記スイッチは、前記容量センサを前記電圧に一時的に結合し、次いで、前記電圧加算器の第１の入力に戻す、クロックと、
基準電圧出力を有する電圧基準と、
前記電圧加算器の出力に結合された第１の入力と、前記電圧基準の出力に結合された第２の入力とを有する演算増幅器と、
前記演算増幅器の第１の入力とその出力との間に結合された積分キャパシタと、
前記演算増幅器の出力に結合された入力を有するアナログ／デジタルコンバータであって、前記アナログ／デジタルコンバータは、前記演算増幅器出力をそのマルチビットデジタル表現に変換する、アナログ／デジタルコンバータと、
前記アナログ／デジタルコンバータに結合された入力を有し、前記アナログ／デジタルコンバータからのマルチビットデジタル表現を前記電圧加算器の第２の入力に結合されたアナログフィードバック電圧に変換する、デジタル／アナログコンバータと、
前記アナログ／デジタルコンバータからのマルチビットデジタル表現に結合された入力を有する間引きフィルタと、
前記間引きフィルタに結合されたデジタル信号プロセッサであって、前記デジタル信号プロセッサは、物体が前記容量センサに近接するときを判定する、デジタル信号プロセッサと
を備える、装置。
【請求項２５】
前記アナログ／デジタルコンバータ、デジタル／アナログコンバータ、および間引きフィルタは、前記クロックからのクロックパルスを用いて、ともに同期される、請求項２４に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
別の実施形態によると、近接検出のための装置は、第１および第２の入力と出力とを有する、電圧加算器と、容量センサを電圧および電圧加算器の第１の入力に交互に結合するために適合される、スイッチと、出力を有するクロックであって、各クロックパルスにおいて、スイッチは、容量センサを電圧に一時的に結合し、次いで、電圧加算器の第１の入力に戻す、クロックと、基準電圧出力を有する電圧基準と、電圧加算器の出力に結合される第１の入力と、電圧基準の出力に結合される第２の入力とを有する、演算増幅器と、演算増幅器の第１の入力とその出力との間に結合される、積分キャパシタと、演算増幅器の出力に結合される入力を有する、アナログ／デジタルコンバータ（ＡＤＣ）であって、ＡＤＣは、演算増幅器出力をそのマルチビットデジタル表現に変換する、ＡＤＣと、ＡＤＣに結合される入力を有し、ＡＤＣからのマルチビットデジタル表現を電圧加算器の第２の入力に結合されるアナログフィードバック電圧に変換する、デジタル／アナログコンバータ（ＤＡＣ）と、ＡＤＣからのマルチビットデジタル表現に結合される入力を有する、間引きフィルタと、間引きフィルタに結合されるデジタル信号プロセッサ（ＤＳＰ）であって、ＤＳＰは、物体が容量センサに近接し得るときを判定する、ＤＳＰとを備えてもよい。さらなる実施形態によると、ＡＤＣ、ＤＡＣ、および間引きフィルタは、クロックからのクロックパルスを用いて、ともに同期されてもよい。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
近接検出システムであって、前記システムは、
第１および第２の入力と出力とを有するコンパレータであって、前記第２の入力は、基準電圧と結合され、前記第１の入力は、保持キャパシタと結合されている、コンパレータと、
容量センサと、
前記容量センサを電圧および前記保持キャパシタに交互に結合するためのスイッチと、
出力を有するクロックと、
前記コンパレータの出力と結合された入力と、前記クロックの出力に結合されたクロック入力と、出力とを有するフリップフロップと、
前記フリップフロップの出力と前記コンパレータの第１の入力との間に結合されたフィードバックレジスタと、
前記クロックの出力に結合されたクロック入力と、リセット入力と、前記フリップフロップの出力に結合されたイネーブル入力と、カウントされたクロック出力の数を提供するための出力とを有するデューティサイクルカウンタであって、前記デューティサイクルカウンタは、そのイネーブル入力が第１の論理レベルにあるときのみ、前記クロック出力をカウントする、デューティサイクルカウンタと、
前記フリップフロップの出力が第２の論理レベルから前記第１の論理レベルに移行する度に、前記スイッチを制御するための回路と
を備え、
前記カウントされたクロック出力の数は、前記容量センサへの物体の近接を判定する際に使用される、システム。
（項目２）
前記クロックの出力に結合されたクロック入力と、リセット／イネーブル入力と、桁上出力とを有する周期カウンタをさらに備え、前記周期カウンタは、測定時間周期を判定する、項目１に記載の近接検出システム。
（項目３）
前記デューティサイクルおよび周期カウンタ内のカウント値は、前記容量センサの静電容量値に依存するデューティサイクルを判定する際に使用される、項目２に記載の近接検出システム。
（項目４）
前記デューティサイクルは、前記周期カウンタ内のカウント値によって除算された前記デューティサイクルカウンタ内のカウント値である、項目３に記載の近接検出システム。
（項目５）
前記クロックと、前記デューティサイクルおよび周期カウンタとに結合されたデジタルプロセッサおよびメモリをさらに備え、前記デジタルプロセッサは、前記カウント値を前記デューティサイクルおよび周期カウンタから読み取り、そこから、前記容量センサの静電容量値に関連するデューティサイクルを判定する、項目４に記載の近接検出システム。
（項目６）
前記容量センサの静電容量値に関連するデューティサイクルは、前記デジタルプロセッサメモリ内に記憶され、デューティサイクル変化が前記容量センサに近接する物体の検出を示すかどうかを判定する際に比較される、項目５に記載の近接検出システム。
（項目７）
前記周期カウンタの桁上出力は、前記デジタルプロセッサへの割り込み信号を発生させる、項目５に記載の近接検出システム。
（項目８）
前記容量センサに結合された電圧は、論理高にある、項目１に記載の近接検出システム。
（項目９）
前記容量センサに結合された電圧は、論理低にある、項目１に記載の近接検出システム。
（項目１０）
前記デジタルプロセッサに結合された入力と、前記スイッチに結合された出力とを有する出力ドライバをさらに備え、前記容量センサに結合された電圧は、順次デューティサイクル周期の間、論理高と論理低との間を交互する、項目５に記載の近接検出システム。
（項目１１）
マイクロコントローラは、前記デジタルプロセッサおよびメモリと、前記コンパレータと、前記クロックと、前記フリップフロップと、前記フィードバックレジスタと、前記デューティサイクルカウンタと、前記周期カウンタと、前記スイッチと、前記スイッチを制御するための回路とを備える、項目５に記載の近接検出システム。
（項目１２）
前記フィードバックレジスタは、電流源および電流シンクと置換されている、項目１に記載の近接検出システム。
（項目１３）
前記フィードバックレジスタの抵抗値は、プログラム可能に調節可能である、項目１に記載の近接検出システム。
（項目１４）
前記保持キャパシタの静電容量値は、プログラム可能に調節可能である、項目１に記載の近接検出システム。
（項目１５）
容量センサに近接する物体を検出するための方法であって、前記方法は、
容量センサを第１の電圧まで充電するステップと、
前記充電された容量センサを保持キャパシタと並列に結合するステップと、
電圧コンパレータを用いて、前記並列に接続された容量センサおよび保持キャパシタにかかる結果として生じる電圧を基準電圧と比較するステップであって、
前記結果として生じる電圧が前記基準電圧を上回る場合、前記保持キャパシタをより低い電圧に部分的に放電し、
前記結果として生じる電圧が前記基準電圧未満である場合、前記保持キャパシタをより高い電圧に部分的に充電し、かつ１カウントをデューティサイクルカウンタに追加する、ステップと、
１カウントを周期カウンタに追加するステップと、
前記容量センサを前記第１の電圧まで充電するステップに戻るステップと
を含む、方法。
（項目１６）
複数のデューティサイクル周期カウントを記憶するステップと、
前記複数の周期カウントのうちの個別の１つによって除算された前記複数のデューティサイクルカウントからのデューティサイクルを計算するステップと
をさらに含む、項目１５に記載の方法。
（項目１７）
前記デューティサイクルから前記容量センサの静電容量値の変化を判定するステップをさらに含む、項目１６に記載の方法。
（項目１８）
前記デューティサイクルから前記容量センサへの物体の近接を判定するステップをさらに含む、項目１６に記載の方法。
（項目１９）
容量センサに近接する物体を検出するための方法であって、前記方法は、
容量センサを放電するステップと、
前記放電された容量センサを保持キャパシタと並列に結合するステップと、
電圧コンパレータを用いて、前記並列に接続された容量センサおよび保持キャパシタにかかる結果として生じる電圧を基準電圧と比較するステップであって、
前記結果として生じる電圧が前記基準電圧未満である場合、前記保持キャパシタをより高い電圧に部分的に充電し、
前記結果として生じる電圧が前記基準電圧を上回る場合、前記保持キャパシタをより高い電圧に部分的に放電し、かつ１カウントをデューティサイクルカウンタに追加する、ステップと、
１カウントを周期カウンタに追加するステップと、
前記容量センサを放電するステップに戻るステップと
を含む、方法。
（項目２０）
複数のデューティサイクル周期カウントを記憶するステップと、
前記複数の周期カウントのうちの個別の１つによって除算された前記複数のデューティサイクルカウントからのデューティサイクルを計算するステップと
をさらに含む、項目１９に記載の方法。
（項目２１）
前記デューティサイクルから前記容量センサの静電容量値の変化を判定するステップをさらに含む、項目２０に記載の方法。
（項目２２）
前記デューティサイクルから前記容量センサへの物体の近接を判定するステップをさらに含む、項目２０に記載の方法。
（項目２３）
近接検出のための装置であって、前記装置は、
第１および第２の入力と出力とを有するコンパレータであって、前記第２の入力は、基準電圧と結合され、前記第１の入力は、保持キャパシタと結合されている、コンパレータと、
容量センサを電圧および前記保持キャパシタに交互に結合するために適合されたスイッチと、
出力を有するクロックと、
前記コンパレータの出力と結合された入力と、前記クロックの出力に結合されたクロック入力と、出力とを有するフリップフロップと、
前記フリップフロップの出力と前記コンパレータの第１の入力との間に結合されたフィードバックレジスタと、
前記クロックの出力に結合されたクロック入力と、リセット入力と、前記フリップフロップの出力に結合されたイネーブル入力と、カウントされたクロック出力の数を提供するための出力とを有するデューティサイクルカウンタであって、前記デューティサイクルカウンタは、そのイネーブル入力が第１の論理レベルにあるときのみ、前記クロック出力をカウントする、デューティサイクルカウンタと、
前記フリップフロップの出力が第２の論理レベルから前記第１の論理レベルに移行する度に、前記スイッチを制御するための回路と
を備える、装置。
（項目２４）
前記カウントされたクロック出力の数は、前記容量センサへの物体の近接を判定する際に使用される、項目２３に記載の装置。
（項目２５）
前記カウントされたクロック出力の数は、前記容量センサの静電容量値の変化を判定する際に使用される、項目２３に記載の装置。
（項目２６）
前記フィードバックレジスタは、電流源および電流シンクと置換されている、項目２３に記載の装置。
（項目２７）
前記フィードバックレジスタの抵抗値は、プログラム可能に調節可能である、項目２３に記載の装置。
（項目２８）
前記保持キャパシタの静電容量値は、プログラム可能に調節可能である、項目２３に記載の装置。
（項目２９）
近接検出のための装置であって、前記装置は、
第１および第２の入力と出力とを有する電圧加算器と、
容量センサを電圧および前記電圧加算器の第１の入力に交互に結合するために適合されたスイッチと、
出力を有するクロックであって、各クロックパルスにおいて、前記スイッチは、前記容量センサを前記電圧に一時的に結合し、次いで、前記電圧加算器の第１の入力に戻す、クロックと、
基準電圧出力を有する電圧基準と、
前記電圧加算器の出力に結合された第１の入力と、前記電圧基準の出力に結合された第２の入力とを有する演算増幅器と、
前記演算増幅器の第１の入力とその出力との間に結合された積分キャパシタと、
前記演算増幅器の出力に結合された入力を有するアナログ／デジタルコンバータ（ＡＤＣ）であって、前記ＡＤＣは、前記演算増幅器出力をそのマルチビットデジタル表現に変換する、ＡＤＣと、
前記ＡＤＣに結合された入力を有し、前記ＡＤＣからのマルチビットデジタル表現を前記電圧加算器の第２の入力に結合されたアナログフィードバック電圧に変換する、デジタル／アナログコンバータ（ＤＡＣ）と、
前記ＡＤＣからのマルチビットデジタル表現に結合された入力を有する間引きフィルタと、
前記間引きフィルタに結合されたデジタル信号プロセッサ（ＤＳＰ）であって、前記ＤＳＰは、物体が前記容量センサに近接するときを判定する、ＤＳＰと
を備える、装置。
（項目３０）
前記ＡＤＣ、ＤＡＣ、および間引きフィルタは、前記クロックからのクロックパルスを用いて、ともに同期される、項目２９に記載の装置。