(57)【特許請求の範囲】
【請求項１】
異なる電源電圧及び前記電源電圧の各々よりも低い共通のグランド電圧により動作する複数の半導体集積回路装置を備えた電子回路であって、
入力電圧を昇圧または降圧してなる異なる電圧値の出力電圧に変換する少なくとも１つのレギュレータを内蔵し、かつ前記レギュレータの出力電圧を外部に電源電圧として出力するための外部電源端子を備えた第１の半導体集積回路と、
前記第１の半導体集積回路装置の前記外部電源端子に接続され、前記外部端子から出力された電圧を前記電源電圧として、当該電源電圧及び前記共通のグランド電圧により駆動される第２の半導体集積回路と、
を備え、
前記第１の半導体集積回路装置は複数の内部回路を有し、
前記複数の内部回路の少なくとも１つは前記入力電圧を前記電源電圧として、当該電源電圧及び前記共通のグランド電圧により駆動され、
前記複数の内部回路の少なくとも１つは前記レギュレータの出力電圧を前記電源電圧として、当該電源電圧及び前記共通のグランド電圧により駆動されることを特徴とする電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置および半導体集積回路装置を備えた電子回路に関する。一般に、携帯端末などの種々のシステムに用いられる半導体集積回路装置（ＩＣ）には、たとえば５Ｖ、３Ｖ、２．５Ｖまたは１．８Ｖなど種々の異なる電圧で動作するものがある。
【０００２】
これら動作電圧が異なる半導体集積回路装置を同一の基板上に実装して一つのシステムを構成する場合には、基板上に少なくとも一つのレギュレータを設け、そのレギュレータにより、基板に供給された電源電圧を降圧または昇圧して、所望の電源電圧を得、その電源電圧を半導体集積回路装置に供給するようにしている。
【０００３】
【従来の技術】
システムＬＳＩやマイクロコンピュータのような高機能の半導体集積回路装置にあっては、トランジスタの耐圧制限や、消費電力の抑制や、動作速度の確保等の観点から、半導体集積回路装置の一部の回路を、外部から供給された電源電圧Ｖｄｄ１と異なる電圧Ｖｄｄ２で動作させることがある。
【０００４】
図４は、複数の電源電圧で動作する従来の電子回路の概略構成を示すブロック図である。すなわち、図４には、上記のような異なる電源電圧で動作する内部回路を備えた半導体集積回路装置が実装され、かつ複数の電源電圧で動作する従来の電子回路の概略構成が示されている。
【０００５】
図４において、この電子回路は、外部から１２Ｖの電源電圧が供給されたプリント回路基板からなるシステム基板１に、たとえば１２Ｖの電源電圧Ｖｄｄを５Ｖに降圧する第１のレギュレータ１１と、１２Ｖの電源電圧Ｖｄｄを３Ｖに降圧する第２のレギュレータ１２と、５Ｖの電源電圧Ｖｄｄ１が供給される第１の半導体集積回路装置（ＩＣ１）２と、３Ｖの電源電圧Ｖｄｄ２が供給される第２の半導体集積回路装置（ＩＣ２）１３とが実装された構成となっている。
【０００６】
第１の半導体集積回路装置２は、５Ｖの電源電圧Ｖｄｄ１で動作する第１の内部回路（内部回路１）２１、３Ｖの電源電圧Ｖｄｄ２で動作する第２の内部回路（内部回路２）２２、および５Ｖを３Ｖに降圧する内部レギュレータ２３を内蔵している。そして、第２の内部回路２２は、内部レギュレータ２３により３Ｖの電源電圧を供給される構成となっている。
【０００７】
【発明が解決しようとする課題】
しかしながら、第１の半導体集積回路装置２の内部レギュレータ２３は、内部回路２２に電源電圧Ｖｄｄ２を供給するためだけに設計された専用のレギュレータである。したがって、第１の半導体集積回路装置２の第２の内部回路２２と、第２の半導体集積回路装置１３とが、同じ３Ｖの電源電圧Ｖｄｄ２で動作する場合であっても、それぞれに対して３Ｖの電源電圧Ｖｄｄ２を発生するレギュレータ２３，１２を設ける必要があった。
【０００８】
また、半導体集積回路装置２が、レギュレータ２３を内蔵していること、および異なる電源電圧Ｖｄｄ１とＶｄｄ２で動作する内部回路２１，２２で構成されていることは、一般には知られていない。したがって、システムの設計者は、これら第１および第２の半導体集積回路装置２，１３を用いたシステムを設計する場合、システム基板１上に、第２の半導体集積回路装置１３用のレギュレータ１２を実装するような設計を行っていた。
【０００９】
通常、システム基板１上に実装されるレギュレータ１１，１２として、高い周波数（数十ｋＨｚ）で電力をスイッチングすることによって所望の出力電圧を得るスイッチング・レギュレータが使用される。スイッチング・レギュレータは、回路構成が複雑であり、また高周波トランス、すなわちコイルを備えるため、システム基板１が大型化してしまい、携帯電話や携帯端末などの携帯機器において、より一層の小型、軽量化の妨げとなるという問題点があった。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、レギュレータを内蔵する半導体集積回路装置において、その内蔵されたレギュレータの出力電圧を、外部の別の回路を駆動するための電源として利用することができる半導体集積回路装置および当該半導体集積回路を備えた電子回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体集積回路装置に、外部へ電源電圧を出力するための出力端子（外部電源端子４４）を設け、その出力端子を介して、半導体集積回路装置に内蔵されたレギュレータ（内部レギュレータ５）の出力電圧を外部の回路に供給し得るようにしたものである。この発明において、前記レギュレータは、シリーズ・レギュレータで構成されていてもよい。
【００１２】
この発明によれば、レギュレータを内蔵する半導体集積回路装置において、その内蔵されたレギュレータ（内部レギュレータ５）の出力電圧を、外部の別の回路を駆動するための電源として利用することができる。
【００１３】
また、本発明は、第１の半導体集積回路装置４に内蔵されたレギュレータ（内部レギュレータ５）の出力電圧を、第１の半導体集積回路装置４の外部に出力させ、その出力電圧によって第２の半導体集積回路装置３２を駆動するようにしたものである。この発明において、前記レギュレータは、シリーズ・レギュレータで構成されていてもよい。
【００１４】
この発明によれば、第２の半導体集積回路装置３２が、第１の半導体集積回路装置４から供給される電源電圧によって駆動されるので、第２の半導体集積回路装置３２に電源電圧を供給するためにシステム基板上に実装していたレギュレータが不要となる。
【００１５】
【発明の実施の形態】
以下に、本発明の実施の形態に係る半導体集積回路装置および電子回路について、図１〜図３を参照しつつ詳細に説明する。
【００１６】
図１は、本発明に係る半導体集積回路装置および電子回路の一例の概略構成を示すブロック図である。図１における電子回路は、外部から、たとえば１２Ｖの電源電圧が供給されたプリント回路基板からなるシステム基板３に、たとえば１２Ｖの電源電圧Ｖｄｄを５Ｖに降圧するレギュレータ３１と、たとえば５Ｖの電源電圧Ｖｄｄ１が供給される第１の半導体集積回路装置（ＩＣ１）４と、たとえば３Ｖの電源電圧Ｖｄｄ２が供給される第２の半導体集積回路装置（ＩＣ２）３２とが実装された構成となっている。
【００１７】
第１の半導体集積回路装置４は、たとえば５Ｖの電源電圧Ｖｄｄ１で動作する第１の内部回路（内部回路１）４１と、たとえば３Ｖの電源電圧Ｖｄｄ２で動作する第２の内部回路（内部回路２）４２と、たとえば５Ｖを３Ｖに降圧する内部レギュレータ５とを内蔵しているとともに、内部レギュレータ５の出力電圧、すなわち３Ｖの電圧を外部に電源電圧として出力するための外部電源端子４４を備えている。第２の内部回路４２は、内部レギュレータ５により供給される３Ｖの電源電圧Ｖｄｄ２により駆動される。
【００１８】
外部電源端子４４は、内部レギュレータ５の出力端子５２（後述する図２を参照）に、信号線４５により電気的に接続されている。この信号線４５は、第１の半導体集積回路装置４を構成するトランジスタ等の配線（図示せず）とともに、デバイスプロセス時に作製される。
【００１９】
すなわち、周知の技術により半導体基板上にトランジスタ等を作製した後、その上に金属配線層を積層し、さらにその上にレジスト膜を積層した後、トランジスタ等の配線および信号線４５の配線パターンを備えたマスクを用い、露光、現像を行ってレジストマスクを得る。そして、エッチングにより配線層の不要部分を除去した後、残留するレジストを除去し、信号線４５を得る。信号線４５は、たとえば３Ｖの電源電圧Ｖｄｄ２に耐え得る程度の線幅を有するように作製される。
【００２０】
外部電源端子４４と第２の半導体集積回路装置３２の電源端子（図示せず）とは、システム基板３に印刷された信号線３３により電気的に接続される。この信号線３３は、システム基板３のその他の信号線とともに印刷技術により作製され、たとえば３Ｖの電源電圧Ｖｄｄ２に耐え得る程度の線幅を有するように作製される。なお、この信号線３３または第１の半導体集積回路装置４の外部電源端子４４に、ノイズ除去用のコンデンサ等が接続されていてもよい。
【００２１】
図２は、内部レギュレータ５の実施例を示す概略図である。本実施の形態では、内部レギュレータ５は、たとえばシリーズ・レギュレータで構成されており、図２に示すように、入力端子５１、出力端子５２、制御抵抗となるＰチャネルの電界効果トランジスタ５３、抵抗性の負荷５４、およびオペアンプ５５を有する。電界効果トランジスタ５３のソース端子およびドレイン端子は、それぞれ入力端子５１および出力端子５２に接続されている。
【００２２】
電界効果トランジスタ５３のゲート端子には、オペアンプ５５の出力電圧が印加される。オペアンプ５５の出力電圧によって電界効果トランジスタ５３の抵抗が制御され、ここを流れる電流Ｉが制御される。その電流Ｉの制御によって、電界効果トランジスタ５３の消費電力が制御され、内部レギュレータ５の出力端子５２から３Ｖの電圧が出力される。
【００２３】
オペアンプ５５の反転入力端子には、たとえば定電圧源６により１．２Ｖの基準電圧が印加される。オペアンプ５５の非反転入力端子には、負荷５４を流れる電流により生じる電圧が印加される。この負荷５４は、ここを流れる電流により生じる電圧が、出力端子５２の電圧が３Ｖの時にちょうどたとえば１．２Ｖとなるように分配される。すなわち、分配された負荷５４の正電源側の抵抗値をＲ１、接地側の抵抗値をＲ２とすると、Ｒ１とＲ２は次の式を満たすような関係となる。
【００２４】
Ｒ２／（Ｒ１＋Ｒ２）×３Ｖ＝１．２Ｖ
【００２５】
図３は、本発明に係る半導体集積回路装置の出力特性の一例を示す図表である。すなわち、図３には、この内部レギュレータ５の出力特性、すなわち第１の半導体集積回路装置４から外部に出力される電源電圧の特性の一例が示されている。その特性は、たとえば出力電圧Ｖｏｕｔが２．９Ｖ〜３．１Ｖであり、出力駆動電流Ｉｏｕｔの最大値が１００ｍＡである。本実施の形態では、第１の半導体集積回路装置４には、このような仕様を記載した表などが添付される。
【００２６】
その仕様表は、この第１の半導体集積回路装置４を用いて携帯電話やＰＤＡ（パーソナル・ディジタル・アシスタント）と呼ばれる携帯型の電子計算機などのシステムを設計する場合に、その設計者により参照される。
【００２７】
レギュレータ３１は、特に限定しないが、たとえばスイッチング・レギュレータで構成されており、スイッチング・トランジスタ、そのトランジスタのオン／オフの時間の比率（デューティ比）を制御するためのパルス幅制御回路、および高周波トランスなどで構成される。
【００２８】
上記実施の形態によれば、第１の半導体集積回路装置４は、レギュレータ５を内蔵し、かつその内部レギュレータ５の出力電圧を外部に出力するための外部電源端子４４を備えているため、内部レギュレータ５に出力電圧を、外部の別の回路を駆動するための電源電圧として供給することができる。
【００２９】
したがって、第１の半導体集積回路装置４から供給される電源電圧によって、同一のシステム基板３上の第２の半導体集積回路装置３２を駆動させることができるので、第２の半導体集積回路装置３２に電源電圧を供給するための専用のレギュレータをシステム基板３に実装する必要がなくなり、システム基板３を小さくすることができる。それによって、このシステム基板３を用いた、たとえば携帯機器を小型、軽量化することができる。
【００３０】
なお、上記実施の形態においては、第１の半導体集積回路装置４は３Ｖの電源電圧を外部に出力するとしたが、これに限らず、複数の電源電圧、たとえば５Ｖ、３Ｖ、２．５Ｖおよび１．８Ｖなどを外部に出力するように構成されていてもよい。その場合には、それぞれの電源電圧に対応して外部電源端子を設ける。
【００３１】
また、上記実施の形態においては、内部レギュレータ５は入力電圧を降圧して出力するとしたが、これに限らず、昇圧して出力するような構成となっていてもよい。
【００３２】
さらに、上記実施の形態においては、内部レギュレータ５はシリーズ・レギュレータで構成されているが、これに限らず、安定した直流電圧を発生する回路であれば、その他の構成の回路であってもよい。
【００３３】
【発明の効果】
以上説明したとおり、本発明によれば、レギュレータを内蔵し、かつその内蔵されたレギュレータの出力電圧を、外部の別の回路を駆動するための電源電圧として外部へ出力する半導体集積回路装置が得られる。したがって、この半導体集積回路装置から供給される電源電圧によって、同一システム基板上の別の半導体集積回路装置を駆動させることができるので、その別の半導体集積回路装置に電源電圧を供給するための専用のレギュレータが不要となり、これにより、システム基板を小さくすることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体集積回路装置および電子回路の一例の概略構成を示すブロック図である。
【図２】本発明に係る半導体集積回路装置に内蔵されたレギュレータの実施例を示す概略図である。
【図３】本発明に係る半導体集積回路装置の出力特性の一例を示す図表である。
【図４】複数の電源電圧で動作する従来の電子回路の概略構成を示すブロック図である。
【符号の説明】
３  システム基板
４  第１の半導体集積回路装置（ＩＣ１）
５  内部レギュレータ
３１  レギュレータ
３２  第２の半導体集積回路装置（ＩＣ２）
３３，４５  信号線
４１  第１の内部回路（内部回路１）
４２  第２の内部回路（内部回路２）
４４  外部電源端子（出力端子）
【図１】
0003592130.tif 000002
【図２】
0003592130.tif 000003
【図３】
0003592130.tif 000004
【図４】
0003592130.tif 000005