(57)【特許請求の範囲】
【請求項１】
映像データを記録・再生する記録再生装置において、
メモリと、映像データに同期した書き込み基準クロックおよび同期信号にしたがって前記メモリに映像データを書き込む書き込み手段と、前記書き込みクロックとは非同期の安定化された読み出し基準クロックおよび同期信号にしたがって前記メモリから映像データを読み出す読み出し手段とを備え、
前記メモリは、少なくとも映像データの３フレーム分の容量を有し、前記メモリのフレームページを管理するページ管理手段を備え、前記ページ管理手段にしたがって前記書き込み手段により書き込まれた映像データを、前記ページ管理手段による同一フレームの２度読みまたはフレームドロップにしたがって前記読み出し手段で読み出すことを特徴とする記録再生装置。
【請求項２】
請求項１に記載の記録再生装置において、
前記ページ管理手段は、映像データのフレームパルスのフレーム長が所定の長さの範囲にあるか否かを検出する検出手段と、前記検出手段によりフレーム長が前記所定の長さの範囲にないことを検出した時は、前記メモリの書き込みおよび読み出しページを保持するように制御する保持手段とを備えることを特徴とする記録再生装置。
【請求項３】
請求項１ないし請求項２のいずれか１つの請求項に記載の記録再生装置において、
前記メモリは記録時と再生時において共用されることを特徴とする記録再生装置。
【請求項４】
請求項１ないし請求項３のいずれか１つの請求項に記載の記録再生装置において、
インターフェース（Ｉ／Ｆ）を介して受信した圧縮ストリームを受信データに同期した基準クロックに基づくクロックで記録処理する手段とを備えていることを特徴とする記録再生装置。
【請求項５】
請求項１ないし請求項４のいずれか１つの請求項に記載の記録再生装置において、
前記読み出し手段で用いられる読み出し基準クロックおよび同期信号の内少なくともどちらか一方は、当該記録再生装置の外部から供給されることを特徴とする記録再生装置。
【請求項６】
複数台の請求項１ないし請求項４のいずれか１つの請求項に記載の記録再生装置と、前記複数台の記録再生装置のそれぞれのメモリから映像データを読み出して編集する映像編集装置とを備え、前記メモリからの映像データの読み出し側基準クロックおよび同期信号を共通化し、前記各記録再生装置からの出力映像を同期化したことを特徴とする映像編集システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録再生装置に係わり、特に、映像デジタル信号を記録・再生する記録再生装置に関する。
【０００２】
【従来の技術】
近年、デジタル信号処理技術の発展に伴い、映像信号などを高能率符号化したデジタルデータを記録再生する装置、例えば、デジタルビデオカセットテープレコーダー（以下、ＤＶＣと称す）が普及してきている。
【０００３】
特願平１１−１８４６０５号公報には、記録再生装置においてコンポジット信号等の外部入力映像信号を記録再生する方法が提案されている。
【０００４】
図８に上記公報の記録再生装置の実施例を示す。
【０００５】
同図において、１はＩ／Ｏブロック（入出力処理部）、２はＶＳＰ（Ｖｉｄｅｏ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ）ブロック（圧縮伸長処理部）、３はＤＲＰ（Ｄａｔａ  Ｒｅｃｏｒｄｉｎｇ  Ｐｌａｙｂａｃｋ）ブロック（記録再生処理部）、４は制御ブロック、５は入力映像信号処理回路、６はシャフリングメモリ、７は直交変換（データ圧縮符号化）回路、８はフレーム化回路、９はＰＴＧメモリ、１０はエンコーダ、１１はデコーダ、１２はＥＣＣメモリ、１３はデフレーム化回路、１４は逆直交変換（データ伸長復号化）回路、１５は出力映像信号処理回路、１６は同期分離回路、１７は垂直および水平同期分離回路、１８はＩ／ＯＰＬＬ回路、１９はマルチプレクサ、２０はＩ／Ｏコントロール信号発生回路、２１は１３．５ＭＨｚクロック発振回路、２２は４／１ＰＬＬ回路、２３は分周器、２４はフレームパルス生成カウンタ、２５はＶＳＰコントロール信号発生回路、２６はＤＲＰＰＬＬ回路、２７はＤＲＰコントロール信号発生回路、２８は外部入力制御回路、２９は位相比較器、３０はデータマスク回路である。
【０００６】
この記録再生装置は、全体として、映像信号の入出力処理を行なう入出力部であるＩ／Ｏブロック１と、映像データに対して所定の信号処理を行なうＶＳＰブロック２と、映像データの記録再生を行なう記録再生処理等を行なうＤＲＰブロック３と、各ブロック１〜３に必要なクロックを形成すると共に、装置全体の制御を行なう制御ブロック４とから構成されている。
【０００７】
【発明が解決しようとする課題】
従来、記録再生装置の再生時においては、フレームパルスの周波数が何らかの要因で乱れることがある。そのような場合は、クリスタル発振等の精度の高い発振回路を用いることにより、安定した内部クロックを供給し、またその内部クロックでカウントして作成した安定した周波数のフレームパルスを用いることにより、安定した再生を実現している。ところが、近年普及されてきている、ＩＥＥＥ１３９４規格に準拠したデイジタルインターフェース（以下１３９４Ｉ／Ｆと称す）を用いたデータ通信での受信時においては、送信側機器からのフレームパルスに同期して送られてくるデータを処理するため、受信側となる記録再生装置内部のフレームパルスを送信側機器のフレームパルスにロックさせる必要があるが、その場合、受信開始直後の送信側フレームパルスと内部フレームパルスとの間の位相差や、送信側機器のソースがアナログでなおかつ特殊再生を行った場合等のフレームパルスのジッターにより、内部フレームパルスの周波数が乱れることが予測される。１フレーム中のクロック数は常に一定となるようにＰＬＬ回路を用いているため、フレームパルスの周波数が乱れた場合システムクロックのパルス幅にジッターが発生し、モニター出力映像に揺れ等の乱れが生じるが、上記公報の記録再生装置にはこの点については特に考慮されていない。
【０００８】
また、この外にも、ノイズ等による影響や回路の同期乱れ等により、フレームパルスのフレーム長が変動することも考えられ、１フレーム中のクロック数が変わった場合、映像データとの同期がずれて出力映像データに乱れが生じるが、上記公報に示される記録再生装置はこの点についても特に考慮されていない。
【０００９】
本発明の目的は、フレームパルスの同期が乱れた場合でも、正常な映像データが出力されると共に、出力される映像データの同期およびクロック周波数の安定が常に保たれた記録再生装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のような手段を採用した。
【００１１】
第１の手段は、映像データを記録・再生する記録再生装置において、メモリと、映像データに同期した書き込み基準クロックおよび同期信号にしたがって前記メモリに映像データを書き込む書き込み手段と、前記書き込みクロックとは非同期の安定化された読み出し基準クロックおよび同期信号にしたがって前記メモリから映像データを読み出す読み出し手段とを備え、
前記メモリは、少なくとも映像データの３フレーム分の容量を有し、前記メモリのフレームページを管理するページ管理手段を備え、前記ページ管理手段にしたがって前記書き込み手段により書き込まれた映像データを、前記ページ管理手段による同一フレームの２度読みまたはフレームドロップにしたがって前記読み出し手段で読み出すことを特徴とする。
【００１３】
第２の手段は、第１の手段において、前記ページ管理手段は、映像データのフレームパルスのフレーム長が所定の長さの範囲にあるか否かを検出する検出手段と、前記検出手段によりフレーム長が前記所定の長さの範囲にないことを検出した時は、前記メモリの書き込みおよび読み出しページを保持するように制御する保持手段とを備えることを特徴とする。
【００１４】
第３の手段は、第１の手段ないし第２の手段のいずれか１つの手段において、前記メモリは記録時と再生時において共用されることを特徴とする。
【００１５】
第４の手段は、第１の手段ないし第３の手段のいずれか１つの手段において、インターフェース（Ｉ／Ｆ）を介して受信した圧縮ストリームを受信データに同期した基準クロックに基づくクロックで記録処理する手段とを備えていることを特徴とする。
【００１６】
第５の手段は、第１の手段ないし第４の手段のいずれか１つの手段において、前記読み出し手段で用いられる読み出し基準クロックおよび同期信号の内少なくともどちらか一方は、当該記録再生装置の外部から供給されることを特徴とする。
【００１７】
第６の手段は、映像編集システムとして、複数台の第１の手段ないし第４の手段のいずれか１つの手段に記載の記録再生装置と、前記複数台の記録再生装置のそれぞれのメモリから映像データを読み出して編集する映像編集装置とを備え、前記メモリからの映像データの読み出し側基準クロックおよび同期信号を共通化し、前記各記録再生装置からの出力映像を同期化したことを特徴とする。
【００１８】
【発明の実施の形態】
はじめに、本発明の第１の実施形態を図１ないし図６を用いて説明する。
【００１９】
図１は、本実施形態に係る記録再生装置の構成を示すブロック図である。
【００２０】
同図において、３１は１３９４Ｉ／Ｆ処理回路、３２はマルチプレクサであり、その他の構成は図８に示した同符号の構成に対応するので説明を省略する。
【００２１】
ここで、本発明においては上記課題解決のために、シャフリングメモリ６ヘの映像データの書き込みと読み出しを非同期としているが、その場合に前後のフレームのデータが混在する現象が起きるという問題が発生するので、この問題を解決する方法について先に説明する。
【００２２】
最初に、映像データのシャフリングについて説明する。通常、映像データを圧縮、記録する場合に直交変換を行なうが、その際に情報量のバラツキを小さくして圧縮効率を向上させるために、シャフリング処理（映像データの並べ換え処理）が行われている。また逆に映像データを再生する場合には、伸長、逆直交変換後にデシャフリング処理（映像データを元の順序に並べ換える処理）が行われている。これらシャフリング・デシャフリング処理をまとめて、以下シャフリング処理と称す。
【００２３】
上記シャフリング処理を簡単に行うためには、１フレーム分の映像データを記憶できるメモリを２個用意し、一方が書き込みを行っている間に他方は１フレーム前のデータを書き込み時とは異なった順序で読み出すという方法（バンク方式）が用いられる。しかしながら、従来はメモリのコストが高く、上記バンク方式で必要とされる２フレーム分のメモリは、容量が大きすぎてコストパフォーマンスが悪いため、それを解決する手段として、１フレーム分のメモリを使用してシャフリング処理を行う方法が用いられていた。
【００２４】
次に、１フレーム分のメモリでシャフリング処理を行う方法を図２を用いて説明する
図２は、標準モード・５２５／６０方式の１フレーム分のメモリ構成を示す図であり、同図において、５１はＹ信号ＤＣＴブロック、５２はＣｒ信号ＤＣＴブロック、５３はＣｂ信号ＤＣＴブロック、５４はマクロブロック、５５はスーパーブロックである。
【００２５】
まずメモリヘの書き込みは、ＤＣＴブロックと呼ばれる、水平方向サンプリング数８、垂直方向サンプリング数８のブロックを最小単位として行われる。このＤＣＴブロックは、Ｙ信号ＤＣＴブロック５１が４つ、Ｃｒ信号ＤＣＴブロック５２が１つ、Ｃｂ信号ＤＣＴブロック５３が１つの合計６つのマクロブロック５４単位にまとめられ、さらにマクロブロック５４が２７個でスーパーブロック５５にまとめられている。最初に書き込まれるのは、図中の斜線で示したスーパーブロック５５であり、Ｙ０からＹ３までのＹ信号ＤＣＴブロック５１、Ｃｒ信号ＤＣＴブロック５２、Ｃｂ信号ＤＣＴブロック５３の順にマクロブロック５４の単位で書き込まれ、各５つのスーパーブロック５５中の０から２６までのマクロブロック５４が書き込まれると、順次下の段のスーパーブロック５５に移動して書き込みが行われる。
【００２６】
次に、読み出しは、１ｓｔフィールドのデータが横方向に１ラインおきに２４０ライン、続いて２ｎｄフィールドのデータが同様に２４０ライン読み出される。次のフレームのデータは、読み出しが終了したスーパーブロック５５に書き込みを行い、以降順次読み出しが終了したブロックに書き込みを行うことにより、１フレーム分のメモリでシャフリング処理を実現している。
【００２７】
ここで、上記１フレーム分のメモリで行うシャフリング処理方法における前後フレームデータの混在現象について説明する。
【００２８】
書き込み周期より読み出し周期が短い場合は、次第に書き込みが間に合わなくなるため、まだ書き込みが終了していないスーパーブロック５５の読み出しが行われることになり、前フレームのデータと混ざったデータの読み出しが行われる。書き込み周期より読み出し周期が長い場合は、次第に読み出しが間に合わなくなるため、まだ読み出しが終了していないスーパーブロック５５に次のフレームの書き込みが行われることになり、次フレームのデータと混在したデータの読み出しが行われる。
【００２９】
このように、１フレーム分のメモリでシャフリング処理を行った場合、書き込み周期と読み出し周期が異なると前後のフレームのデータが混在する現象が発生する。しかも書き込み／読み出しのアドレス巡回規則が破綻するため、アドレス巡回をリセリットしないと復帰できない可能性もあり、使用は難しいものになる。
【００３０】
しかし、最近ではメモリの大容量化および量産効果による低価格化により、外付けメモリを用いる場合、１フレーム分の専用メモリより汎用メモリを用いる方がコスト的に有利になってきている。１６ＭｂｉｔのＤＲＡＭを用いた場合、１フレーム分のデータ量が最も多い標準モード・６２５／５０方式（４．７５Ｍｂｉｔ）でも３フレーム分確保することができ、その結果、上記バンク方式を用いることができる。以下に２フレーム分のメモリを使用したバンク方式を用いた場合と、３フレーム分のメモリを使用してシャフリング処理を行った場合の、書き込み周期と読み出し周期が異なる時の比較を行う。
【００３１】
まず、書き込み周期より読み出し周期が短い場合について、図３を用いて説明する。
【００３２】
図３（ａ）は２フレーム分、図３（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、シャフリングしながら読み出しを開始するのに充分なデータが書き込み終了している（標準モード５２５／６０方式でスーパーブロック９段）位置であり、読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹは、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混在する。また、メモリの１フレーム目をＡ、２フレーム目をＢ、３フレーム目をＣとする。
【００３３】
図３（ａ）において、Ａ１の書き込み終了位置ＸよりＡ１の読み出しが先になるため、Ｂ０を２度読みするが、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混在して読み出される。次にＡ１の読み出しが行われるが、Ａ１の読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混在して読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが、Ａ２の読み出しではＡ２とＡ３のデータが混在して読み出される。その次のＢ２の読み出しで、読み出し終了位置Ｙまで次のＢ３の書き込みが開始されないので、データの混在のない正常な読み出しに復帰する。
【００３４】
図３（ｂ）において、Ｃ０の書き込み終了位置ＸよりＣ０の読み出しが先になるため、Ｂ０を２度読みするが、Ｃ０の書き込み終了後はＡ１の書き込みとなるため、２度目のＢ０の読み出しはデータの混在がない正常な読み出しとなり、以後もデータが混在することはない。
【００３５】
従って、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混在して読み出される。読み出し周期と書き込み周期の位相差により、データが混在する場合と正常の場合とが周期的に現われる。なお、この時の混在するデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、２度読みを行うことで、データの混在がなくなる。
【００３６】
次に、書き込み周期より読み出し周期が長い場合について、図４を用いて説明する。
【００３７】
図４（ａ）は２フレーム分、図４（ｂ）は３フレーム分のメモリを使用した場合である。図中のＸは、図３と同様にシャフリングしながら読み出しを開始するのに、充分なデータが書き込み終了している（標準モード５２５／６０方式でスーパーブロック９段）位置である。読み出しはこのＸの位置を越えたデータに対して行うこととする。また、図中のＹも同様に、読み出し終了位置であり、これより前に書き込みが開始された場合はデータが混在する。また、メモリの１フレーム目をＡ、２フレーム目をＢ、３フレーム目をＣとする。
【００３８】
図４（ａ）において、Ｂ０の読み出し終了位置Ｙより前にＢ１の書き込みが開始されるため、Ｂ０とＢ１のデータが混在して読み出される。次にＡ１の読み出しが行われるが、読み出し終了位置Ｙより前にＡ２の書き込みが開始されるため、Ａ１とＡ２のデータが混在して読み出される。続いて同様にＢ１の読み出しではＢ１とＢ２のデータが、Ａ２の読み出しではＡ２とＡ３のデータが混在して読み出される。その次の読み出しは、Ａ３の書き込み終了位置Ｘを越えているので、Ｂ２の読み出しを行わずにドロップし、Ａ３の読み出しを行うことで、データが混在しない正常な読み出しに復帰する。
【００３９】
図４（ｂ）において、Ｂ１の読み出しの次の読み出しは、Ａ２の書き込みが終了位置Ｘを越えているので、Ｃ１の読み出しを行わずにドロップし、Ａ２の読み出しを行うことで、データが混在しない正常な読み出しとなる。
【００４０】
従って、２フレーム分のメモリを使用してシャフリング処理を行った場合は、読み出しと書き込みが重なっている期間はフレームのデータが混在して読み出される。読み出し周期と書き込み周期の位相差により、データが混在する場合と正常の場合とが周期的に現われる。なお、この時の混在したデータには２フレームの時間差がある。３フレーム分のメモリを使用してシャフリング処理を行った場合は、ドロップを行うことで、データが混在することはない。
【００４１】
以上のごとく、シャフリングメモリヘの書き込みと読み出しが非同期の場合、３フレーム分のメモリを使用することにより、データが混在することなくシャフリング処理が行える。
【００４２】
また、特願平１１−１８４６５号公報でも、コンポジット信号等の外部入力映像信号を記録する際、シャフリングメモリへの映像データの書き込みと読み出しを非同期としているため、上記と同様の理由で３フレーム分のメモリを使用しているので、記録／再生で３フレーム分のメモリを兼用することができる。
【００４３】
次に、３フレーム分のシャフリングメモリ６を使用した、本実施形態に係る記録再生装置の記録再生について図１を用いて説明する。
【００４４】
最初に、この記録再生装置における、例えば、コンポジット信号の記録動作について説明する。
【００４５】
まず、制御ブロック４で、入力されたコンポジット信号が、同期分離回路１６にて同期信号が抽出され、垂直および水平同期分離回路１７に供給される。垂直および水平同期分離回路１７では、同期信号を垂直同期信号および水平同期信号に分離し、Ｉ／ＯＰＬＬ回路１８で水平同期信号をリファレンスとして、国際無線通信諮問委員会（ＩＴＵ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００４６】
垂直同期信号は、外部入力制御回路２８で映像信号のフレーム長が標準の場合に、外部入力同期信号としてフレームパルス生成の基準となり、映像信号のフレーム長が非標準の周波数の場合には、自走カウンタによる内部自走同期信号がフレームパルス生成の基準となり、マルチプレクサ３２を介して位相比較器２９に供給される。
【００４７】
また１３．５ＭＨｚクロック発振回路２１では、１３．５ＭＨｚのクロックが形成され、４／１ＰＬＬ回路２２とＤＲＰＰＬＬ回路２６に供給される。４／１ＰＬＬ回路２２では１３．５ＭＨｚのクロックが４倍され、５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５と位相比較器２９と外部入力制御回路２８に供給される。位相比較器２９ではＦＰカウンタ２４からのフレームパルスと、マルチプレクサ３２を介して入力される外部入力制御回路２８からの基準フレームパルスとが比較され、その結果が１３．５ＭＨｚクロック発振回路２１に供給されて位相が合う方向に制御される。ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。また外部入力制御回路２８で、シャフリングメモリ６のページ管理信号とマスク信号が形成され、ＶＳＰブロック２に供給される。
【００４８】
またＤＲＰＰＬＬ回路２６では、１３．５ＭＨｚクロック発振回路２１からの１３．５ＭＨｚのクロックが３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号が形成され、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。
【００４９】
次に、Ｉ／Ｏブロック１では、入力されたコンポジット信号は、入力映像信号処理回路５でサンプリングされると共にディジタル化され、さらに輝度データＹおよびクロマデータＣが形成され、制御ブロック４から供給される１３．５ＭＨｚのクロックにより、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６に書き込まれる。
【００５０】
ＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックで、外部入力制御回路２８からのベージ管理にしたがって、シャフリングメモリ６から映像データを読み出し、データマスク回路３０で外部入力制御回路２８からのマスク信号にしたがってマスク処理を施し、直交変換回路７でデータ圧縮し、フレーム化回路８で１画像分の映像データを形成し、ＰＴＧメモリ９に書き込むと共にパリティが付加される。
【００５１】
ＤＲＰブロック３では、制御ブロック４から供給される４１．８５ＭＨｚのクロックで、ＰＴＧメモリ９から映像データを読み出し、エンコーダ１０で所定の符号化処理を施し、記録ヘッド（図示せず）に出力する。
【００５２】
次に、この記録再生装置の再生動作について説明する。
【００５３】
まず制御ブロック４では、１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが、ＤＲＰＬＬ回路２６で３１／１０倍されて４１．８５ＭＨｚのクロックが形成され、ＤＲＰコントロール信号発生回路２７に供給される。ＤＲＰコントロール信号発生回路２７では、４１．８５ＭＨｚのクロックに基づいてＤＲＰコントロール信号を形成し、４１．８５ＭＨｚのクロックと共にＤＲＰブロック３に供給される。またＤＲＰコントロール信号発生回路２７では再生ヘッド（図示せず）からデコーダ１１を介して供給されるテープに記録されたパイロット信号に基づいてキャプスタン速度が制御される。即ち、再生ヘッドにより記録トラックを正確にトレースすることができ、従って、映像データを正確に再生することができる。
【００５４】
また、１３．５ＭＨｚクロック発振回路２１で形成された１３．５ＭＨｚのクロックが４／１ＰＬＬ回路２２に供給され、４倍されて５４ＭＨｚのクロックが形成されて分周器２３に供給される。分周器２３では５４ＭＨｚのクロックが１／３分周されて１８ＭＨｚのクロックが形成され、ＦＰカウンタ２４とＶＳＰコントロール信号発生回路２５に供給される。ＦＰカウンタ２４では１８ＭＨｚのクロックでカウントされたフレームパルスが生成され、ＶＳＰコントロール信号発生回路２５に供給される。ＶＳＰコントロール信号発生回路２５では、分周器２３からの１８ＭＨｚのクロックと、ＦＰカウンタ２４からのフレームパルスに基づいて形成されるＶＳＰコントロール信号が、１８ＭＨｚのクロックと共にＶＳＰブロック２に供給される。
【００５５】
また分周器２３では５４ＭＨｚのクロックが１／４分周されて１３．５ＭＨｚのクロックが形成され、マルチプレクサ１９を介してＩ／Ｏコントロール信号発生回路に供給される。Ｉ／Ｏコントロール信号発生回路では、Ｉ／Ｏコントロール信号が形成され、１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００５６】
ＤＲＰブロック３では、再生ヘッド（図示せず）により再生された映像データがデコーダ１１に供給され、所定の復号化処理が施され、制御ブロック４から供給される４１．８５ＭＨｚのクロックでＥＣＣメモリ１２に書き込まれると共に、誤り訂正される。
【００５７】
ＶＳＰブロック２では、制御ブロック４から供給される１８ＭＨｚのクロックによりＥＣＣメモリ１２から映像データが読み出され、デフレーム化回路１３を介して逆直交変換回路１４に供給され、ＶＳＰコントロール信号に基づいて逆直交変換処理され、１８ＭＨｚのクロックにより、１画像分の映像データを形成するようにシャフリングメモリ６に書き込まれる。
【００５８】
Ｉ／Ｏブロック１では、制御ブロック４から供給される１３．５ＭＨｚのクロックによりシャフリングメモリ６から映像データが読み出され、出力映像信号処理回路１５で、Ｉ／Ｏコントロール信号に基づいて、コンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００５９】
次に、この記録再生装置において、１３９４Ｉ／Ｆを用いたデータ通信で受信した映像データを、外部から入力される標準周波数のコンポジット信号にしたがってモニター出力を行う場合について説明する。
【００６０】
まず、位相比較器２９では１３９４Ｉ／Ｆ処理回路３１を介して供給される１３９４Ｉ／Ｆ送信側フレームパルスがマルチプレクサ３２を介して供給され、ＦＰカウンタ２４からのフレームパルスと比較し、その結果が１３．５ＭＨｚクロック発振回路２１に供給されて位相が合う方向に制御される。
【００６１】
またＶｉｄｅｏ−Ｉｎから入力されたコンポジット信号は、同期分離回路１６で同期信号が抽出され、垂直および水平同期分離回路１７に供給される。垂直および水平同期分離回路１７で同期信号を垂直同期信号および水平同期信号に分離し、Ｉ／ＯＰＬＬ回路１８で水平同期信号をリファレンスとして、国際無線通信諮問委会（ＩＴＵ−Ｒ）で勧告されている１３．５ＭＨｚのクロックが形成され、マチプレクサ１９を介してＩ／Ｏコントロール信号発生回路２０に供給される。Ｉ／Ｏコントロール信号発生回路２０では、Ｉ／Ｏコントロール信号が形成され１３．５ＭＨｚのクロックと共にＩ／Ｏブロック１に供給される。
【００６２】
ＶＳＰブロック２では、入力された１３９４Ｉ／Ｆ受信データを制御ブロック４から供給される１８ＭＨｚのクロックにより１３９４Ｉ／Ｆ処理回路３１で処理して、一旦ＥＣＣメモリ１２に書き込んだ後、ＶＳＰコントロール信号にしたがって映像データを読み出し、デフレーム化回路１３を介して逆直交変換回路１４で逆直交変換処理された後、１８ＭＨｚのクロックにより、外部入力制御回路２８からのページ管理にしたがって、１画像分の映像データが形成されるようにシャフリングメモリ６に書き込まれる。
【００６３】
Ｉ／Ｏブロック１では、垂直および水平同期分離回路１７から供給される垂直同期信号を基準に、制御ブロック４から供給される１３．５ＭＨｚのクロックで、外部入力制御回路２８からのページ管理にしたがって、シャフリングメモリ６から映像データが読み出され、出力映像信号処理回路１５で、Ｉ／Ｏコントロール信号に基づいてコンポジットデータが形成されると共に、アナログ化されて外部に出力される。
【００６４】
この時、シャフリングメモリへの書き込み基準クロックの１８ＭＨｚクロックと、読み出し基準クロックの１３．５ＭＨｚは非同期のため、上記のように書き込み周期と読み出し周期のずれにより、読み出しフレームで同一フレームの２度読みやドロップフレームが発生する。しかし、１３９４Ｉ／Ｆ受信データをモニター出力しつつ、テープヘの記録を行う場合においては、モニター出力側において同一フレームの２度読みやドロッブフレームが発生しても、ＤＲＰブロック３に供給される４１．８５ＭＨｚクロックは、フレームパルスを作成する１８ＭＨｚクロックの基となった、１３．５ＭＨｚクロック発振回路２１からの１３．５ＭＨｚクロックにロックしているため、位相がずれることがなく、同一フレームの２度読みやドロップフレームの無い正常なテープ記録が行える。
【００６５】
なお、図１では一例として、標準周波数の外部入力コンポジット信号からの水平同期信号にロックした１３．５ＭＨｚクロックを、シャフリングメモリ６からの読み出し基準クロックとして用いたが、他にも１３．５ＭＨｚのクリスタル発振を用いる方法や、外部入力コンポジット信号のバーストロックを用いて１３．５ＭＨｚクロックを生成する方法等でも、安定したモニター映像出力を行う上で十分な、精度の安定した１３．５ＭＨｚクロックを得ることができる。
【００６６】
ここで、外部入力制御回路２８について図５および図６を用いて説明する。
【００６７】
図５は、外部入力制御回路２８の詳細な構成を示すブロック図である。
【００６８】
同図において、４１はフレーム長判定回路、４２はリファレンスベージ生成回路、４３はマルチプレクサである。
【００６９】
図６は、外部入力制御回路２８における処理手順を示す図である。
【００７０】
フレームパルスがノイズ等や回路同期乱れ等により、フレーム長が乱れた場合は、以下のようにしてシャフリングメモリ６のページ管理を行う。なお、１３９４Ｉ／Ｆ通信での受信時等のフレームパルスのジッターは、ＰＬＬ回路によりクロック数は一定に保たれるため、フレーム長乱れとはならない。
【００７１】
フレーム長判定回路４１では、入力されたフレームパルスの立ち上がりからフレームのスタートを検出し、前回のフレーム長を判定する。フレーム長が所定の長さより長い、または所定の長さより短い場合はエラーフラグを立てる。このエラーフラグに基づいて、リファレンスページ生成回路４２でシャフリングメモリ６のページ管理を行う。まずフレームスタート時にページを確定し、その後は前回のフレーム長判定がエラーでない時のみ、リファレンスページを更新する。エラーの場合はリファレンスページは更新されず、保持される。このリファレンスページは、マルチプレクサ４３により、記録側リファレンスページと切り替えて出力される。このリファレンスベージを元に書き込みページはフレームパルスの先頭で、リファレンスページに１を加えてセットし、読み出しページは外部入力同期の先頭で、リファレンスページの値をそのままセットする。
【００７２】
このように、リファレンスページはフレームパルスに同期して更新され、書き込みはフレームパルスにロックした１８ＭＨｚクロックにより書き込まれるが、読み出しは１８ＭＨｚとは非同期の１３．５ＭＨｚクロックにより読み出されるため、フレームパルスの周波数が変動した場合でも、安定した１３．５ＭＨｚクロックにより揺れのない映像データをモニター出力することができる。
【００７３】
また、フレーム長に異常があった場合、フレーム長が正常に戻るまで、即ち、シャフリングメモリ６に１フレーム分の映像データを正常に書き込むことができるまで、書き込み／読み出しページが保持されるので、正常な映像データだけを出力することができる。
【００７４】
次に、本発明の第２の実施形態を図７を用いて説明する。
【００７５】
図７は、第１の実施形態に係る記録再生装置を複数台用いて各記録再生装置から映像信号を読み出して編集する映像編集システムの構成を示すブロック図である。
【００７６】
同図において、６１は映像編集装置、６２，６３，６４はそれぞれ本実施形態に係る記録再生装置Ａ，記録再生装置Ｂ，記録再生装置Ｃである。
【００７７】
まず、映像編集装置６１から同期信号として標準周波数のコンポジット信号が出力され、記録再生装置Ａ６２、記録再生装置Ｂ６３、記録再生装置Ｃ６４に入力される。各記録再生装置Ａ６２，Ｂ６３，Ｃ６４で再生操作を行うと、映像編集装置６１から入力されたコンポジット信号の垂直・水平同期信号に同期した再生映像データが、それぞれからコンポジット信号として出力され、映像編集装置６１に入力される。この時、各記録再生装置Ａ６２，Ｂ６３，Ｃ６４からの再生映像データ出力は、同期が一致しているため、各種の映像編集作業を比較的容易に行うことができる。例えば、記録再生装置Ａ６２の映像データと、記録再生装置Ｂ６３の映像データとを繋げる場合、フレーム単位での映像データの切り替え作業によりスムーズに行うことができる。また、例えば、記録再生装置Ｂ６３の映像データと、記録再生装置Ｃ６４の映像データを合成する場合でも、同期合わせをする必要が無いので、速やかな映像の合成作業を行うことができる。
【００７８】
なお、本映像編集システムでは、記録再生装置３台を用いる場合について説明したが、最低２台以上の複数台用いることができる。
【００７９】
上記のごとく、本実施形態の発明によれば、再生時にフレームパルスの周波数に乱れが生じても、外部から入力する安定した同期信号およびクロックにしたがって、乱れのない映像をモニター出力することができる。
【００８０】
また、３フレーム分のシャフリングメモリを用いることにより、フレームのデータの混在がなく、さらにフレームページを管理することにより、フレームパルスのフレーム長に乱れがあっても正常な映像データを出力することができる。
【００８１】
また１３９４Ｉ／Ｆのような圧縮ストリームの受信記録時においても、受信データに同期した同期信号および基準クロックを記録側で用いることにより、受信フレームパルスの周波数に乱れが生じても、モニター出力に関係なく、正常な記録を行うことができる。
【００８２】
また、本実施形態に係る記録再生装置を最低２台以上の複数台用い、それぞれに同一の同期信号を入力することにより、それぞれの再生映像データの同期を揃えて出力することができる。
【００８３】
【発明の効果】
本願請求項１ないし請求項３に記載の発明によれば、安定した読み出し基準クロックを用いてシャフリングメモリから映像データを読み出すので、内部フレームパルスにジッターが生じた場合でもモニター出力映像を乱すことなく再生を行うことができる。また、３フレーム分のシャフリングメモリを用いるので、フレームのデータが混在することなく再生が行え、フレームパルスが乱れた場合でも、フレームパルスの乱れを検出し、３フレーム分のシャフリングメモリのフレームページを管理することにより、正常な映像データを出力することができ、再生時の画質を高めることができる。
【００８５】
本願請求項４に記載の発明によれば、圧縮ストリームの受信記録時に、受信フレームパルスおよび受信フレームパルスにロックした基準クロックに基づくクロックで記録を行うので、受信フレームパルスにジッターが生じた場合でも、正常に記録を行えると共に、モニター出力映像の画質を高めることができる。
【００８６】
本願請求項５に記載の発明によれば、外部から入力される同期信号に同期して映像データを出力することができるため、本記録再生装置を複数台用い、それぞれに同じ同期信号を与えることができる。
【００８７】
本願請求項６に記載の発明によれば、外部から入力される同期信号に同期して映像データを出力することができるため、本記録再生装置を複数台用い、それぞれに同じ同期信号を与えることで、それぞれの出力映像データの同期を合わせることができ、映像編集作業を簡単に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る記録再生装置の構成を示すブロック図である。
【図２】標準モード・５２５／６０方式の１フレーム分のメモリ構成を示す図である。
【図３】書き込み周期より読み出し周期が短い場合の、映像データの２フレーム分および３フレーム分のメモリを使用した場合の、書き込みおよび読み出し処理を説明するための図である。
【図４】書き込み周期より読み出し周期が長い場合の、映像データの２フレーム分および３フレーム分のメモリを使用した場合の、書き込みおよび読み出し処理を説明するための図である。
【図５】外部入力制御回路２８の詳細な構成を示すブロック図である。
【図６】外部入力制御回路２８における処理手順を示す図である。
【図７】本発明の第２の実施形態に係る映像編集システムの構成を示すブロック図である。
【図８】従来技術に係る記録再生装置の構成を示すブロック図である。
【符号の説明】
１  Ｉ／Ｏブロック
２  ＶＳＰブロック
３  ＤＲＰブロック
４  制御ブロック
５  入力映像信号処理回路
６  シャフリングメモリ
７  直交変換回路
８  フレーム化回路
９  ＰＴＧメモリ
１０  エンコーダ
１１  デコーダ
１２  ＥＣＣメモリ
１３  デフレーム化回路
１４  逆直交変換回路
１５  出力映像信号処理回路
１６  同期分離回路
１７  垂直および水平同期分離回路
１８  Ｉ／ＯＰＬＬ回路
１９  マルチプレクサ
２０  Ｉ／Ｏコントロール信号発生回路
２１  １３．５ＭＨｚクロック発振回路
２２  ４／１ＰＬＬ回路
２３  分周器
２４  フレームパルス生成カクンタ
２５  ＶＳＰコントロール信号発生回路
２６  ＤＲＰＰＬＬ回路
２７  ＤＲＰコントロール信号発生回路
２８  外部入力制御回路
２９  位相比較器
３０  データマスク回路
３１  １３９４Ｉ／Ｆ処理回路
３２  マルチプレクサ
４１  フレーム長判定回路
４２  リファレンスページ生成回路
４３  マルチプレクサ
５１  Ｙ信号ＤＣＴブロック
５２  Ｃｒ信号ＤＣＴブロック
５３  Ｃｂ信号ＤＣＴブロック
５４  マクロブロック
５５  スーパーブロック
６１  映像編集装置
６２  記録再生装置Ａ
６３  記録再生装置Ｂ
６４  記録再生装置Ｃ
【図１】
0003569205.tif 000002
【図２】
0003569205.tif 000003
【図３】
0003569205.tif 000004
【図４】
0003569205.tif 000005
【図５】
0003569205.tif 000006
【図６】
0003569205.tif 000007
【図７】
0003569205.tif 000008
【図８】
0003569205.tif 000009