(57)【特許請求の範囲】
【請求項１】
複数の領域に分割された２次元データを，アドレス信号によらずにそれぞれ所定のビット配列の順番で供給するセンサ部と，前記各領域に対応した複数の信号演算回路とを持つ信号処理装置において，
着目する一つの領域に隣接する上側または下側の領域の，前記センサ部から供給されるデータのうち，該着目領域に隣接する少なくとも１行のデータを，該着目領域に対応した信号演算回路にも供給する入力データ選択およびデータ挿入／並び替え回路を有する入力データ分配回路を備えた
ことを特徴とする２次元データ入力制御装置。
【請求項２】
請求項１記載の２次元データ入力制御装置において，
前記入力データ分配回路は，着目する一つの領域に隣接する右側または左側の領域の前記センサ部から供給されるデータのうち，該着目領域に隣接する少なくとも１列のデータを，該着目領域に対応した信号演算回路にも供給するようにデータ転送を制御するものである
ことを特徴とする２次元データ入力制御装置。
【請求項３】
請求項１記載の２次元データ入力制御装置において，
前記入力データ分配回路は，着目する一つの領域内の列データを前記センサ部から１組受信したとき，該列データをレジスタに格納したのち，該列データの少なくとも最初または最後の境界データを複数回読み出して，隣接する上側または下側の領域に対応した信号演算回路にも供給するようにデータ転送を制御するものである
ことを特徴とする２次元データ入力制御装置。
【請求項４】
請求項２記載の２次元データ入力制御装置において，
前記入力データ分配回路は，着目する一つの領域内の列データを前記センサ部から１組受信したとき，該列データをレジスタに格納したのち，該列データの少なくとも最初または最後の境界データを複数回読み出して，隣接する上側または下側の領域に対応した信号演算回路にも供給するとともに，
前記境界データを加えた列データのうち，右側または左側の領域に隣接する境界列データをレジスタから複数回読み出して，右側または左側の領域に対応した信号演算回路にも供給するようにデータ転送を制御するものである
ことを特徴とする２次元データ入力制御装置。
【請求項５】
複数の領域に分割された２次元データを供給するセンサ部と，各領域に対応した複数の信号演算回路を持つ信号処理部とを持つ信号処理装置において，
前記センサ部と前記信号処理装置との間にあって，前記信号演算回路またはその信号経路に障害が発生しその信号演算回路を切り捨てて信号処理を継続する場合に，信号処理結果が連続領域として得られるように，信号演算回路へのデータの供給を切り替える入力データ分配回路を備えた
ことを特徴とする２次元データ入力制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，例えばＣＣＤカメラ等における２次元データの入力に用いられる技術であって，特に複数の領域に分割されたセンサ部から供給される２次元データを複数の信号演算回路により信号処理を行うための２次元データ入力制御装置に関する。
【０００２】
近年のセンサの大型化・高精細化に伴い，信号処理しなければならない情報量は飛躍的に増大していく傾向にあり，より高速な信号処理が要求されている。また，センサの大型化に伴い，信号処理装置に転送するデータ量が増大し，複数系統の信号線を用いてデータを転送するようになってきている。
【０００３】
このため，複数の信号演算回路によって並列処理を行うことにより，より高速な信号処理を実現することが必要となるが，複数の信号演算回路をより効率的に動作させるためには，データの共有を効率的に行う必要がある。
【０００４】
【従来の技術】
図１２は，従来技術の説明図である。
図１２（Ａ）に示す第１の従来技術では，センサ部１から転送される複数系統の２次元データを，共有メモリ４００に格納し，複数の信号演算回路（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）９−０〜９−ｍにより，それぞれ共有メモリ４００のデータを読み出して処理する。
【０００５】
図１２（Ｂ）に示す第２の従来技術では，センサ部１から転送される複数系統の２次元データを，それぞれ個別にメモリ４００−０〜４００−ｎに格納し，信号演算回路９−０〜９−ｎによってそれぞれ各領域ごとに閉塞した形で処理を行う。
【０００６】
また，第１の従来技術および第２の従来技術のいずれにおいても，複数個ある信号演算回路のうち，ある特定の回路のみに障害が発生した場合には，信号処理領域の分担を変更せずに，そのまま処理を継続していた。そのため，両端の信号演算回路以外の信号演算回路に障害が発生した場合には，図１２（Ｃ）に示すように信号処理結果の２次元画像データ５００には，故障による欠落部５０１が生じ，連続的な画像データは得られなかった。
【０００７】
【発明が解決しようとする課題】
図１２（Ａ）に示す第１の従来技術を用いた場合には，信号演算回路９−０〜９−ｍによる共有メモリ４００へのアクセスの競合制御が必要になるため，共有メモリ４００へのアクセスがネックとなって，信号演算回路９−０〜９−ｍの性能を十分に引き出せないという問題があった。
【０００８】
また，図１２（Ｂ）に示す第２の従来技術を用いた場合には，例えばｋ×ｋマトリックスの画像処理マスクによりデータを処理する場合に，信号演算回路は隣接する領域の２次元データが得られないため，領域の境界部分ではｋ×ｋマトリックスの画像処理マスクで処理することができず，精度のよい処理を行うことができないという問題があった。
【０００９】
さらに従来技術では，複数個ある信号演算回路のうちのどれかが障害になると，障害が発生した信号演算回路に対応する領域の２次元データは処理されないため，障害発生の部位によっては，信号処理結果が，連続した領域として得られないといった問題を生じていた。
【００１０】
本発明は上記問題点の解決を図り，複数の信号演算回路により並列処理を行う場合に，複数の信号演算回路を効率的に動作させるとともに，領域の境界部分についても精度よく処理できるようにすることを目的とする。また，複数の信号演算回路のどれかに障害が発生した場合にも，連続した領域の信号処理結果を得ることができるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
図１は，本発明の原理説明図である。図中，１はセンサ部，２はＣＣＤ等の撮像素子であって，２−０〜２−ｎは撮像領域，３は読み出し口，４−０〜４−ｎはデータ入力線，５は入力制御部，６は入力データ分配回路，７−０〜７−ｍはデータ出力線，８は信号処理部，９−０〜９−ｍは信号演算回路（ＤＳＰ）を表す。
【００１２】
センサ部１は，ｎ＋１個の領域を持つ撮像素子２からなり，撮像した２次元データを，各撮像領域＃０〜＃ｎごとに読み出し口３−０，３−１，…３−ｎから入力制御部５へ転送を行うものである。
【００１３】
信号処理部８は，ｍ＋１個の信号演算回路９−０，９−１，…９−ｍからなり，２次元データの信号処理を行う。２次元データの信号処理としては，ノイズ除去，輝度や色のバランス調整，画像の特徴抽出など種々あるが，個々の処理内容については従来技術と同様であるので，ここでの詳細な説明は省略する。
【００１４】
本発明では，センサ部１と信号処理部８との間に，入力制御部５として入力データ分配回路６を持つ。入力データ分配回路６は，ｎ＋１本のデータ入力線４−０，４−１，…，４−ｎを任意に選択することができ，任意のデータを他のデータ系列に挿入したり，データを並べ替えたりすることができ，ｍ＋１本のデータ出力線７−０，７−１，…，７−ｍに対しデータを出力することができる回路である。
【００１５】
請求項１または請求項３に記載の発明は，複数の上下方向の領域に分割されたセンサ部１の撮像素子２から，それぞれ異なる系統により転送されてきた２次元データについて，入力データ分配回路６により信号処理に必要な部分だけを複写・挿入することによって，領域の境界部分において処理できない領域をなくすようにしたことを主要な特徴とする。
【００１６】
入力データ分配回路６は，ｎ＋１個に分割された撮像領域の，ある任意のｐ番目（０＜ｐ＜ｎ）の領域について着目してみると，領域＃ｐ−１，＃ｐ，＃ｐ＋１の３系統の２次元データを選択できる機能を有する。また，ｐ＝０のときには，任意のデータ系列と，データ入力線４−０と，データ入力線４−１の３系統の２次元データを選択する機能を有し，ｐ＝ｎのときには，データ入力線４−（ｎ−１）と，データ入力線４−ｎと，任意のデータ系列の３系統の２次元データを選択する機能を有する。
【００１７】
請求項２または請求項４に記載の発明は，先に説明した請求項１または請求項３に記載の構成に加えて，センサ部１の複数の左右方向の領域に分割された撮像素子から，異なる系統でもって転送されてきた２次元データについて，入力データ分配回路６により信号処理に必要な部分だけを複写・挿入することによって，領域の境界部分において処理できない領域をなくすようにしたことを主要な特徴とする。
【００１８】
入力データ分配回路６は，前述した機能に加えて，さらに左右方向にｙ個に分割された撮像領域の，ある任意のｑ番目（０＜ｑ＜ｙ）の領域について着目してみると，領域＃ｑ−１，＃ｑ，＃ｑ＋１の３系統の２次元データを選択できる機能を有する。また，ｑ＝０のときには，任意のデータ系列と，＃ｑ番目のデータ入力線４と，＃ｑ＋１番目のデータ入力線４との３系統の２次元データを選択する機能を有し，ｑ＝ｙのときには，＃ｑ−１番目のデータ入力線４と，＃ｑ番目のデータ入力線４と，任意のデータ系列との３系統の２次元データを選択する機能を有する。
【００１９】
請求項５に記載の発明は，障害が発生した信号演算回路９を切り捨て，動作が可能な信号演算回路に，正常時とは異なる系統の２次元データを入力することにより，信号処理結果において，センサ部１の撮像素子２により撮像したデータが連続領域となるようにしたことを主要な特徴とする。
【００２０】
入力データ分配回路６は，ｍ＋１個ある信号演算回路９のｒ番目（０≦ｒ≦ｍ）の信号演算回路において障害が発生した場合に，その処理結果がセンサ部１で連続領域となるように，ｒ番目の信号演算回路９−ｒで処理すべき２次元データ系列を，別の信号演算回路９−ｓ（０≦ｓ≦ｍ）の信号演算回路の入力データとなるように制御を行う機能を有する。
【００２１】
なお，分割された各撮像領域＃０〜＃ｎと各信号演算回路９−０〜９−ｍとは，回路の簡明さの点からは１対１に対応しているほうが望ましいが，必ず１対１に対応していなければならないわけではなく，例えば一つの信号演算回路９−ｋが複数の撮像領域を担当するというような場合にも，本発明を用いることが可能である。
【００２２】
【発明の実施の形態】
本発明の具体的な作用を，ｉ×ｊの画像処理マスクを用いて信号処理を行う場合について，図２および図３を用いて説明する。図２および図３の例では，図１の入力データ分配回路６は，入力データ選択回路６１およびデータ挿入／並べ替え回路６２によって実現されている。
【００２３】
請求項１または請求項３に記載の発明では，図２に示すように，撮像素子２の撮像領域＃ｐの処理を行う信号演算回路の入力制御について着目すると，その信号演算回路には，撮像領域＃ｐのデータの他，撮像領域＃ｐに隣接する撮像領域＃ｐ−１および撮像領域＃ｐ＋１の領域境界部分における（ｉ−１）／２［ｉが奇数のとき］行分またはｉ／２［ｉが偶数のとき］行分のデータ（図２：▲１▼の部分）を入力データ選択回路６１によって選択し，データ挿入／並べ替え回路６２を経由して入力する。
【００２４】
これにより，従来は処理できなかった，撮像領域＃ｐ−１および撮像領域＃ｐ＋１の各々との隣接部分における（ｉ−１）／２［ｉが奇数のとき］行またはｉ／２［ｉが偶数のとき］行の２次元データを処理することができる。
【００２５】
請求項２または請求項４に記載の発明では，図３に示すように，ｐ行ｑ列の撮像領域＃ｐ・＃ｑの処理を行う信号演算回路の入力制御について着目すると，前述の処理に加えて，さらにｑ列目の領域に隣接する撮像領域＃ｑ−１および撮像領域＃ｑ＋１の各々の境界部分における（ｊ−１）／２［ｊが奇数のとき］列分またはｊ／２［ｊが偶数のとき］列分のデータ（図３：▲２▼の部分）を選択して，信号演算回路に入力する。
【００２６】
これにより，従来は処理できなかった撮像領域＃ｑ−１および撮像領域＃ｑ＋１の各々との隣接部分における（ｊ−１）／２［ｊが奇数のとき］列またはｊ／２［ｊが偶数のとき］列の２次元データを処理することができる。
【００２７】
請求項５に記載の発明は，信号演算回路９のうち障害が発生した部位により，図４に示す入力データ選択回路６１においてデータ入力線４とデータ挿入／並べ替え回路６２との接続を選択する。これにより，センサ部１の撮像素子２から得られるデータについての連続する領域の演算処理結果を得ることができる。
【００２８】
図４〜図６は，信号演算回路に障害が発生した場合のデータ入力線の選択動作を説明する図である。説明の簡略のため，図４に示すように，センサ部１の撮像素子２は４つに分割された撮像領域＃０，＃１，＃２，＃３からなり，それぞれの撮像領域に対応して，データ入力線４ａ〜４ｄ，データ出力線７ａ〜７ｄ，信号演算回路９ａ〜９ｄがあるとする。
【００２９】
図５に示すように，撮像領域＃１に対応する信号演算回路９ｂに障害が発生したとすると，入力データ選択回路６１では，撮像領域＃０からのデータ入力線４ａの入力を止めて，撮像領域＃１からのデータ入力線４ｂの入力をデータ挿入／並べ替え回路６２ａに渡すように接続を切り換える。撮像領域＃１からの２次元データは，データ挿入／並べ替え回路６２ａ，データ出力線７ａを介して，信号演算回路９ａで信号処理される。これにより，連続する撮像領域＃１〜＃３の画像処理を行うことができる。
【００３０】
同様に，図６に示すように，信号演算回路９ｃに障害が発生した場合には，入力データ選択回路６１は，撮像領域＃３からのデータ入力線４ｄの入力を止めて，撮像領域＃２からのデータ入力線４ｃの入力をデータ挿入／並べ替え回路６２ｄに渡すように接続を切り換える。これにより，連続する撮像領域＃０〜＃２の画像処理を行うことができる。
【００３１】
以下では，本発明の実施の形態をさらに詳しく説明する。
〔第１の実施の形態〕
図７は，請求項１に記載する発明を実現する一実施形態の構成例を示す図である。図中，７０１はイメージセンサ部，７０２は入力制御部，７０３は信号処理部，１０１ａ〜１０１ｃはＣＣＤ撮像素子，１０２ａ〜１０２ｃは読み出し口，１０３ａ〜１０３ｃはアナログ信号をディジタル信号に変換するＡ／Ｄ変換器，１０４ａ〜１０４ｃはデータ入力線，１０５はタイミング発生器，１０６はデータ選択信号線，１０７ａ〜１０７ｃは３ｔｏ１０セレクタ回路，１０８ａ〜１０８ｃは１０ビットパラレル入力レジスタ回路，１０９ａ〜１０９ｃは１０ビットパラレル入力シリアル出力シフトレジスタ回路，１１０ａ〜１１０ｃはデータ出力線，１１１ａ〜１１１ｃは信号演算回路（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）を表す。
【００３２】
図７に示す装置は，ＣＣＤ撮像素子１０１ａ〜１０１ｃにより撮像された８×８の撮像領域単位の画像データを，各々信号演算回路１１１ａ〜１１１ｃにより，３×３の画像処理マスクによって画像処理を行うものである。
【００３３】
イメージセンサ部７０１は，８×８の撮像領域の画像データを各読み出し口１０２ａ〜１０２ｃから出力するＣＣＤ撮像素子１０１ａ〜１０１ｃと，Ａ／Ｄ変換器１０３ａ〜１０３ｃから構成される。
【００３４】
入力制御部７０２は，タイミング発生器１０５とそこから出力されるデータ選択信号線１０６に従い，３つの入力信号からデータを選択して１０本の出力信号のいずれかの信号線からデータの出力を行うセレクタ回路１０７ａ〜１０７ｃと，１０ビット入力のレジスタ回路１０８ａ〜１０８ｃと，１０ビット入力のシフトレジスタ回路１０９ａ〜１０９ｃとからなる。
【００３５】
信号処理部７０３は，３つの信号演算回路１１１ａ〜１１１ｃからなる。
ここでは，ＣＣＤ撮像素子１０１ｂの撮像領域（領域Ｂ）の処理について具体的に説明する。例えば，Ｂ０ｎ行の処理を行う場合に，画像処理マスクは３×３で処理を行うため，Ａ７ｎ行のデータがないと，Ｂ０ｎ行の処理は行えないことになり，従来技術では，Ｂ１ｎ行から処理を開始していた。
【００３６】
本発明では，データ入力線１０４ｂからＢ００が入力されたタイミングで，タイミング発生器１０５によりセレクタ回路１０７ｂの入力ＩＮ１  を選択して，Ｂ００をレジスタ回路１０８ｂの２ビット目に入力する。これと同時にセレクタ回路１０７ｂの入力ＩＮ２  を選択して，データ入力線１０４ｃからのＣ００をレジスタ回路１０８ｂの１０ビット目に入力する。
【００３７】
続いて，データ入力線１０４ｂからＢ１０が入力されたタイミングで，セレクタ回路１０７ｂの入力ＩＮ１  を選択して，Ｂ１０をレジスタ回路１０８ｂの３ビット目に入力し，順次，Ｂ２０を同４ビット目，Ｂ３０を同５ビット目，Ｂ４０を同６ビット目と入力していき，Ｂ７０が入力されたタイミングで，  セレクタ回路１０７ｂの入力ＩＮ１  を選択してＢ７０をレジスタ回路１０８ｂの９ビット目に入力し，これと同時にデータ入力線ＩＮ０  を選択してＡ７０を同１ビット目に入力する。
【００３８】
ここで，レジスタ回路１０８ｂの１０ビット全てのビットにデータが入力されたので，全てのビットデータをシフトレジスタ回路１０９ｂにパラレルに転送し，順次シフトレジスタ回路１０９ｂのデータをシフトさせて，１ビット目から順番に信号処理部７０３の信号演算回路１１１ｂへ送り出す。これにより，データ出力線１１０ｂには，順次「Ａ７０Ｂ００Ｂ１０Ｂ２０…Ｂ６０Ｂ７０Ｃ００」と信号が転送されることになる。
【００３９】
上述したような動作と同じタイミングで次のＢｍ１列，Ｂｍ２列，…，Ｂｍ７列と処理を続けていくことにより，信号演算回路１１１ｂからみると，あたかも１０×８の撮像領域を対象として処理するかのように動作することになり，信号演算回路１１１ｂは，３×３の画像処理マスクを用いて，ＣＣＤ撮像素子１０１ｂの８×８の全ての画像データの処理を行うことが可能となる。
【００４０】
図８は，第１の実施の形態と従来技術とによる分割された撮像領域の処理精度の低下が生じる部分の比較を示す図である。
図８（Ａ）のような８×８の撮像領域単位の領域Ａ〜Ｃがある場合に，従来の技術では，図８（Ａ）および図８（Ｂ）において斜線部分で示すように，他の領域に隣接する境界付近の行／列は，画像処理マスクのマトリックスの中心にならないため，処理ができないかまたは情報不足に起因して精度が低下していた。
【００４１】
第１の実施の形態では，図８（Ｃ）に示すように，隣接する撮像領域がある境界付近の行については，他の部分と同様な処理結果を得ることが可能となり，処理結果の精度が改善される。
【００４２】
〔第２の実施の形態〕
図９は，請求項２〜請求項４に記載する発明を実現する一実施形態の構成例を示す図である。図中，８０１はイメージセンサ部，８０２は入力制御部，８０３は信号処理部，２０１ｄ〜２０１ｆはＣＣＤ撮像素子，２０２ｄ〜２０２ｆは読み出し口，２０３ｄ〜２０３ｆはアナログ信号をディジタル信号に変換するＡ／Ｄ変換器，２０４ｄ〜２０４ｆはデータ入力線，２０５ｄ〜２０５ｆは初段シフトレジスタ，２０６ｄ〜２０６ｆは次段シフトレジスタ，２０７ｄ〜２０７ｆは初段セレクタ回路（ＳＷ１  ），２０８ｄ〜２０８ｆは次段セレクタ回路（ＳＷ２  ），２１０ｄ〜２１０ｆはデータ出力線，２１１ｄ〜２１１ｆは信号演算回路を表す。
【００４３】
図９に示す装置は，各ＣＣＤ撮像素子２０１により撮像された８×８の撮像領域単位を，各々の信号演算回路２１１により３×３の画像処理マスクを用いて画像処理を行い，９つに分割された撮像領域（領域Ａ〜Ｉ）のデータを９つの信号演算回路で処理するものである。なお，図９では，領域Ｄ〜Ｆについての構成部分についてのみ図示し，他の部分は図示を省略している。
【００４４】
イメージセンサ部８０１は，ＣＣＤ撮像素子を縦に３個，横に各々３個ずつ並べた計９個のＣＣＤ撮像素子２０１と，読み出し口２０２から出力される画像データを変換するＡ／Ｄ変換器２０３とから構成される。
【００４５】
入力制御部８０２は，データ入力線２０４より入力されるデータを順次保持する初段シフトレジスタ２０５と，初段シフトレジスタ２０５に８個分（１列分）の画像データが入力されると，データ転送される次段シフトレジスタ２０６と，３つの入力信号からデータを選択する初段セレクタ回路２０７と，異なる３つの領域の初段セレクタ回路２０７の出力からデータを選択する次段セレクタ回路２０８からなる。
【００４６】
信号処理部８０３は，９つの信号演算回路２１１（ａ〜ｉ）からなる。
ここでは，ＣＣＤ撮像素子２０１ｅの撮像領域（領域Ｅ）の処理について具体的に説明する。読み出し口２０２ｅから出力される画像データの並びは，「Ｅ００Ｅ１０Ｅ２０…Ｅ７０Ｅ０１Ｅ１１…Ｅ７１Ｅ０２Ｅ１２…Ｅ６７Ｅ７７」の順に順次出力され，データ入力線２０４ｅを介して，初段シフトレジスタ２０５ｅにＥ０ｊＥ１ｊ…Ｅ６ｊＥ７ｊ（０≦ｊ≦７）の順に入力される。この領域Ｅの１列分に相当する８個分のデータが入力されると，初段シフトレジスタ２０５ｅの内容が次段シフトレジスタ２０６ｅに移される。
【００４７】
次段シフトレジスタ２０６ｅは，最終段の内容が先頭段に接続されるリング形式となっており，レジスタの内容を循環させながらシフトすることが可能になっているレジスタである。次段シフトレジスタ２０６ｅからの読み出しを最終段のレジスタから順次行うとし，（８＋２）＝１０回シフトさせながらデータを読み出すことにすると，ｊ＝０の場合の次段シフトレジスタ２０６ｅの出力は，「Ｅ７０Ｅ００Ｅ１０…Ｅ６０Ｅ７０Ｅ００」の並びとなる。
【００４８】
また，Ｅ７０は，領域Ｆの初段セレクタ回路２０７ｆを通して領域Ｆのデータ並びに挿入され，Ｅ００は，  領域Ｄの初段セレクタ回路２０７ｄを通して領域Ｄのデータ並びに挿入される。
【００４９】
ここで，領域Ｅに着目すると，初段セレクタ回路２０７ｅのＳ０  側より領域ＤのデータＤ７０が挿入され，同じく，Ｓ２  側より領域ＦのＦ００が挿入される。それぞれのデータが入力されたときに，初段セレクタ回路２０７ｅのデータ選択を切り替えることにより，初段セレクタ回路２０７ｅの出力は，「Ｄ７０Ｅ００Ｅ１０…Ｅ６０Ｅ７０Ｆ００」の並びとなる。
【００５０】
また，次段セレクタ回路２０８ｅにおいては，領域Ｅの１列目（ｊ＝０）のデータが入力される前にＳ２  側より領域Ｅの右側に隣接する領域Ｈの１列分のデータを選択して入力し，領域Ｅの８列目（ｊ＝７）のデータが入力された後にＳ０  側より領域Ｅの左側に隣接する領域Ｂの１列分のデータを選択して入力する。こうすることにより，データ出力信号線２１０ｅからは，「Ｇ７０Ｈ００Ｈ１０…Ｈ７０Ｉ００Ｄ７０Ｅ００Ｅ１０…Ｅ７０Ｆ００Ｄ７１Ｅ０１Ｅ１１…Ｅ７１Ｆ０１……Ｅ７７Ｆ０７Ａ７７Ｂ０７Ｂ１７…Ｂ７７Ｃ０７」の順にデータが出力される。
【００５１】
しかしながら，このままでは領域Ｈからのデータの挿入と領域Ｂからのデータの挿入される部分が異なるため，この実施の形態では，信号演算回路２１１ｅで処理を行う前に前処理として，各々の挿入部分のデータの並べ替えを行っている。
【００５２】
以上の処理により，信号演算回路２１１ｅからみると，あたかも１０×１０の撮像領域を処理するかのように動作することになり，必要な全ての画像データを得て処理を行うことが可能となる。
【００５３】
図１０は，第２の実施の形態と従来技術とによる分割された撮像領域の処理精度の低下が生じる部分の比較を示す図である。
図１０（Ａ）のような８×８の撮像領域単位の領域Ａ〜Ｉがある場合に，従来の技術では，図１０（Ａ）および図１０（Ｂ）において斜線部分で示すように，他の領域に隣接する境界付近の行／列は，画像処理マスクのマトリックスの中心にならないため，処理ができないかまたは情報不足に起因して精度が低下していた。
【００５４】
第２の実施の形態では，図１０（Ｃ）に示すように，隣接する撮像領域がある境界付近の行／列については，他の部分と同様な処理結果を得ることが可能となり，処理結果の精度が改善される。
【００５５】
第２の実施の形態は，主に，請求項４に記載する発明を実現する装置の構成例であるが，図９に示す装置の構成例から，次段セレクタ回路２０８を除く構成とすることにより，請求項３に記載の発明を実現する装置となる。また，図９に示す装置の構成例は，請求項２または請求項３に記載する発明を含んでいる例とみることもできる。
【００５６】
〔第３の実施の形態〕
図１１は，請求項５に記載する発明を実現する一実施形態の構成例を示す図である。
【００５７】
図１１に示す装置は，図７に示す装置と同様の処理を行うもので，信号演算回路（ＤＳＰ）に障害が発生した場合の耐故障性を向上させた装置である。
図１１に示す装置では，図７に示す装置の構成例に加えて，さらに入力制御部７０２の初段に２入力のセレクタ回路３００を持ち，信号処理部７０３には，信号演算回路１１１ａ〜１１１ｃの処理プログラムが格納されるメモリ３１１ａ〜３１１ｃと，メモリ上のプログラムデータの誤り検出を行うＥＣＣ回路３１２ａ〜３１２ｃを持つ。
【００５８】
通常動作時には，セレクタ回路３００の入力は，Ｓ０  が選択されているが，信号処理部７０３の信号演算回路１１１ｂのＥＣＣ回路３１２ｂにおいて訂正不能な誤りが検出された場合には，信号演算回路１１１ｂが暴走する恐れがあるため，障害検出停止信号３１３ｂにより信号演算回路１１１ｂの処理を停止させ，続いて障害検出切換信号３１４によりセレクタ回路３００の入力をＳ１  に切り換える。
【００５９】
こうすることにより，信号演算回路１１１ａで撮像領域Ｂの画像データの処理を行い，信号演算回路１１１ｃで撮像領域Ｃの画像データの処理を行うことにより，連続した領域Ｂ，Ｃについての処理結果を得ることが可能となる。セレクタ回路３００による入力の切り換えを行わずに，単に信号演算回路１１１ｂの処理を停止させただけでは，領域Ａと領域Ｃの処理が行われ，画像データが不連続となって見にくいものとなるが，本発明によって連続領域の画像として好ましい結果を得ることができる。
【００６０】
【発明の効果】
以上説明したように，請求項１ないし請求項４に記載の発明によれば，隣接する領域の境界部分の２次元データの処理を行うことができ，従来技術では，処理結果を得ることができなかった部分に対しても，処理結果を得ることが可能となり，処理精度の向上に寄与するところが大きい。
【００６１】
また，請求項５に記載の発明によれば，信号処理部において障害が発生した場合に，従来では不連続に分割された領域での処理結果しか得ることができなかったのに対し，処理可能な領域の２次元データ数に変わりがないものの，連続した領域での処理結果を得ることが可能となり，耐故障性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の作用を説明する図である。
【図３】本発明の作用を説明する図である。
【図４】本発明の作用を説明する図である。
【図５】本発明の作用を説明する図である。
【図６】本発明の作用を説明する図である。
【図７】第１の実施の形態の構成例を示す図である。
【図８】第１の実施の形態と従来技術とによる分割された撮像領域の処理精度の低下が生じる部分の比較を示す図である。
【図９】第２の実施の形態の構成例を示す図である。
【図１０】第２の実施の形態と従来技術とによる分割された撮像領域の処理精度の低下が生じる部分の比較を示す図である。
【図１１】第３の実施の形態の構成例を示す図である。
【図１２】従来技術の説明図である。
【符号の説明】
１  センサ部
２  撮像素子
２−０〜２−ｎ  撮像領域
３−０〜３−ｎ  読み出し口
４−０〜４−ｎ  データ入力線
５  入力制御部
６  入力データ分配回路
７−０〜７−ｍ  データ出力線
８  信号処理部
９−０〜９−ｍ  信号演算回路
【図１】
0003602941.tif 000002
【図２】
0003602941.tif 000003
【図３】
0003602941.tif 000004
【図４】
0003602941.tif 000005
【図５】
0003602941.tif 000006
【図６】
0003602941.tif 000007
【図７】
0003602941.tif 000008
【図８】
0003602941.tif 000009
【図９】
0003602941.tif 000010
【図１０】
0003602941.tif 000011
【図１１】
0003602941.tif 000012
【図１２】
0003602941.tif 000013