(57)【特許請求の範囲】
【請求項１】
ベースが共振回路に接続されるとともにコレクタが高周波的に接地された発振用のバイポーラトランジスタと、ゲートが接地されるとともにドレインが抵抗もしくはインダクタンス素子を含む負荷インピーダンスを介して接地された緩衝増幅用のＦＥＴを有し、
前記バイポーラトランジスタのコレクタを電源に接続し、前記バイポーラトランジスタのエミッタと前記ＦＥＴのソースを接続することによって、前記バイポーラトランジスタと前記ＦＥＴを主電流が流れる経路に関して前記電源に対して直列接続してなることを特徴とする発振器。
【請求項２】
前記バイポーラトランジスタがＮＰＮ型トランジスタで、前記ＦＥＴがＰチャネルＦＥＴであることを特徴とする、請求項１に記載の発振器。
【請求項３】
前記バイポーラトランジスタがＰＮＰ型トランジスタで、前記ＦＥＴがＮチャネルＦＥＴであることを特徴とする、請求項１に記載の発振器。
【請求項４】
前記共振回路が圧電素子を含むことを特徴とする、請求項１ないし３のいずれかに記載の発振器。
【請求項５】
前記共振回路がコイルを含むことを特徴とする、請求項１ないし３のいずれかに記載の発振器。
【請求項６】
前記共振回路がバラクタダイオードを含み、該バラクタダイオードに外部から印加される電圧によって発振周波数を変えることができることを特徴とする、請求項５に記載の発振器。
【請求項７】
請求項１ないし６のいずれかに記載の発振器を用いたことを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振器および電子装置、例えば携帯電話などに用いられる水晶振動子を用いた基準周波数の発振器およびそれを用いた電子装置に関する。
【０００２】
【従来の技術】
図６に、従来の発振器の回路図を示す。図６において、発振器１は、緩衝増幅用のＮＰＮ型のバイポーラトランジスタであるトランジスタＱ１、発振用のＮＰＮ型のバイポーラトランジスタであるトランジスタＱ２、水晶振動子Ｘ１、抵抗Ｒ１〜Ｒ５、コンデンサＣ１〜Ｃ５で構成されている。
【０００３】
ここで、正の電源電圧が印加される電源端子＋Ｖｃｃは、コンデンサＣ１を介して接地されるとともに負荷インピーダンスである抵抗Ｒ１を介してトランジスタＱ１のコレクタに接続されている。トランジスタＱ１は、コレクタがコンデンサＣ２を介して出力端子Ｐｏに接続され、エミッタがトランジスタＱ２のコレクタに接続されている。トランジスタＱ２は、エミッタが負荷インピーダンスである抵抗Ｒ２とコンデンサＣ５からなる並列回路を介して接地されている。電源端子＋Ｖｃｃはまた、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５を順に介して接地されている。抵抗Ｒ３と抵抗Ｒ４の接続点はトランジスタＱ１のベースに接続されるとともにコンデンサＣ３を介して接地されている。抵抗Ｒ４と抵抗Ｒ５の接続点はトランジスタＱ２のベースに接続されるとともに水晶振動子Ｘ１を介して接地されている。そして、トランジスタＱ２のベース−エミッタ間にはコンデンサＣ４が接続されている。
【０００４】
このように構成された発振器１において、トランジスタＱ２や水晶振動子Ｘ１などから構成される発振回路は、基本的にはコレクタ接地で、コレクタ−ベース間に水晶振動子Ｘ１が接続され、ベース−エミッタ間にコンデンサＣ４が接続され、コレクタ−エミッタ間にコンデンサＣ５が接続された形のコルピッツ発振回路だが、コレクタは接地されずにトランジスタＱ１のエミッタに接続されているために変形コルピッツ回路となっている。一方、トランジスタＱ１は、ベースがコンデンサＣ３を介して高周波的に接地されたベース接地の緩衝増幅回路を構成しており、トランジスタＱ２のコレクタから出力される発振信号をエミッタで受けて増幅し、コレクタからコンデンサＣ２を介して出力端子Ｐｏに出力している。なお、発振器１の主電流は、抵抗Ｒ１、トランジスタＱ１のコレクタ−エミッタ間、トランジスタＱ２のコレクタ−エミッタ間、および抵抗Ｒ２を介して流れており、この主電流が流れる経路に関してトランジスタＱ１とＱ２は電源に対して直列接続されている。また、抵抗Ｒ３、Ｒ４、Ｒ５は２つのトランジスタＱ１、Ｑ２にベース電流を流すためのバイアス抵抗である。
【０００５】
発振器１においては、発振回路を変形コルピッツ回路としているために、トランジスタＱ２とＱ１の間の結合用のコンデンサを省くことができる。
【０００６】
【発明が解決しようとする課題】
図６に示した発振器１において、抵抗Ｒ２は発振回路をコルピッツ回路として動作させるためには欠くことができない。すなわち、抵抗Ｒ２を取り除いてトランジスタＱ２のエミッタを直接接地すると、コレクタとエミッタが直接接続されることになり、コルピッツ回路を構成できなくなる。また、抵抗Ｒ１も緩衝増幅回路の増幅動作のためには欠くことができない。
【０００７】
このように、主電流が流れる経路に２つの抵抗Ｒ１、Ｒ２が存在するために、抵抗Ｒ１、Ｒ２で消費する消費電力が少なくなく、消費電力低減の妨げになるという問題がある。また、それによる電圧降下によってトランジスタＱ１、Ｑ２のコレクタ−エミッタ間電圧が低下し、増幅率の低下や電力効率の低下の原因になるという問題もある。特に、電子機器の低電圧化が進む中においては、電源電圧を上昇させることによってこの問題を解決することは困難であるという問題もある。
【０００８】
本発明は上記の問題点を解決することを目的とするもので、低い電源電圧でも高い効率で動作させることのできる発振器およびそれを用いた電子装置を提供する。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の発振器は、ベースが共振回路に接続されるとともにコレクタが高周波的に接地された発振用のバイポーラトランジスタと、ゲートが接地されるとともにドレインが抵抗もしくはインダクタンス素子を含む負荷インピーダンスを介して接地された緩衝増幅用のＦＥＴを有し、
前記バイポーラトランジスタのコレクタを電源に接続し、前記バイポーラトランジスタのエミッタと前記ＦＥＴのソースを接続することによって、前記バイポーラトランジスタと前記ＦＥＴを主電流が流れる経路に関して前記電源に対して直列接続してなることを特徴とする。
【００１０】
また、本発明の発振器は、前記バイポーラトランジスタがＮＰＮ型トランジスタで、前記ＦＥＴがＰチャネルＦＥＴであることを特徴とする。
【００１１】
また、本発明の発振器は、前記バイポーラトランジスタがＰＮＰ型トランジスタで、前記ＦＥＴがＮチャネルＦＥＴであることを特徴とする
また、本発明の発振器は、前記共振回路が圧電素子を含むことを特徴とする。
【００１２】
また、本発明の発振器は、前記共振回路がコイルを含むことを特徴とする。
【００１３】
また、本発明の発振器は、前記共振回路がバラクタダイオードを含み、該バラクタダイオードに外部から印加される電圧によって発振周波数を変えることができることを特徴とする。
【００１４】
また、本発明の電子装置は、上記の発振器を用いたことを特徴とする。
【００１５】
このように構成することにより、本発明の発振器においては、低い電源電圧でも高い効率で動作させ、消費電力の低減を図ることができる。
【００１６】
また、本発明の電子装置においては、高効率化、低コスト化と小型化を図ることができる。
【００１７】
【発明の実施の形態】
図１に、本発明の発振器の一実施例の回路図を示す。図１において、図６と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００１８】
図１において、発振器１０は、発振用のＮＰＮ型のバイポーラトランジスタであるトランジスタＱ３、緩衝増幅用のＰチャネルの接合型ＦＥＴであるＦＥＴＱ４、水晶振動子Ｘ１、抵抗Ｒ６〜Ｒ８、コンデンサＣ６〜Ｃ９で構成されている。このうち、バイポーラトランジスタはＦＥＴに比べてフリッカー雑音が小さく、発振器の発振信号の位相雑音を小さくできるというメリットがあり、発振用の能動素子に適している。
【００１９】
ここで、正の電源電圧が印加される電源端子＋Ｖｃｃは、コンデンサＣ７を介して接地されるとともにトランジスタＱ３のコレクタに接続されている。トランジスタＱ３のエミッタは、コンデンサＣ９を介して接地されるとともに、ＦＥＴＱ４のソースに接続されている。ＦＥＴＱ４は、ゲートが接地され、ドレインがコンデンサＣ６を介して出力端子Ｐｏに接続されるとともに負荷インピーダンスである抵抗Ｒ６を介して接地されている。電源端子＋Ｖｃｃはまた、抵抗Ｒ７、抵抗Ｒ８を順に介して接地されている。抵抗Ｒ７と抵抗Ｒ８の接続点はトランジスタＱ３のベースに接続されるとともに水晶振動子Ｘ１を介して接地されている。そして、トランジスタＱ３のベース−エミッタ間にはコンデンサＣ８が接続されている。
【００２０】
このように構成された発振器１０において、トランジスタＱ３や水晶振動子Ｘ１などから構成される発振回路は、コレクタがコンデンサＣ７を介して高周波的に接地され、コレクタ−ベース間に水晶振動子Ｘ１が接続され、ベース−エミッタ間にコンデンサＣ８が接続され、コレクタ−エミッタ間にコンデンサＣ９が接続された形のコレクタ接地のコルピッツ発振回路となっている。一方、ＦＥＴＱ４からなる緩衝増幅回路は、ゲートが直流的かつ高周波的に接地されたゲート接地の緩衝増幅回路を構成しており、トランジスタＱ３のエミッタから出力される発振信号をＦＥＴＱ４のソースで受けて増幅し、ＦＥＴＱ４のドレインからコンデンサＣ６を介して出力端子Ｐｏに出力している。なお、発振器１０の主電流は、トランジスタＱ３のコレクタ−エミッタ間、ＦＥＴＱ４のソース−ドレイン間、および抵抗Ｒ６を介して流れており、この主電流が流れる経路に関してトランジスタＱ３とＦＥＴＱ４は電源に対して直列接続されている。また、抵抗Ｒ７、Ｒ８は２つのトランジスタＱ３にベース電流を流すためのバイアス抵抗である。
【００２１】
ここで、ＦＥＴＱ４からなる緩衝増幅回路について説明する。ＦＥＴＱ４はＰチャネルのＦＥＴである。抵抗Ｒ６に電流が流れることによってＦＥＴＱ４のドレイン電位はゲート電位に対して高くなる。すなわち、ドレイン電位に対してゲート電位の方が低くなり、自己バイアスによってＦＥＴＱ４が動作する。
【００２２】
このように動作する緩衝増幅回路は、トランジスタＱ３からみるとエミッタに接続された負荷抵抗に見える。そのため、トランジスタＱ３を含む発振回路はコレクタ接地で、緩衝増幅回路を負荷抵抗とするコルピッツ発振回路となっている。
【００２３】
このように、発振器１０においては、発振回路の負荷抵抗を緩衝増幅回路で代用しているために、専用の負荷抵抗を設ける必要が無い。そのため、従来の発振器１に比べて消費電力を低減することができる。また、負荷抵抗が少なくなった分だけ、トランジスタＱ３のコレクタ−エミッタ間電圧やＦＥＴＱ４のソース−ドレイン間電圧を大きくすることができ、増幅率や電力効率を向上させることもできる。さらには、従来の発振器１に比べて、抵抗が２個、コンデンサが１個それぞれ少なくなっており、部品点数の削減と、それによる実装面積の削減による小型化を図ることもできる。
【００２４】
なお、発振回路１０ではＦＥＴＱ４のドレインを負荷インピーダンスである抵抗Ｒ６を介して接地していたが、負荷インピーダンスとしてはＲＦＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｃｈｏｋｅ）コイルであっても構わない。ただ、その場合にはＦＥＴＱ４のドレイン電位が直流的には０Ｖとなってゲート電位と同じになるため、ＦＥＴＱ４としてはドレイン−ゲート間が０Ｖでも適切な電流が流れて適当な相互コンダクタンスが得られるデプレッション型などのノーマリーオンタイプのＦＥＴを用いる必要がある。
【００２５】
図２に、本発明の発振器の別の実施例の回路図を示す。図２において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２６】
図２において、発振器２０は、発振器１０におけるトランジスタＱ３に代えてＰＮＰ型のバイポーラトランジスタであるトランジスタＱ５を、ＦＥＴＱ４に代えてＮチャネルの接合型ＦＥＴであるＦＥＴＱ６を備えている。トランジスタＱ５とＦＥＴＱ６の他の構成要素との接続関係は発振器１０と全く同じである。さらに、電源端子−Ｖｃｃには負の電源電圧が印加される。
【００２７】
このように構成された発振器２０においては、発振器１０に対して、発振回路用のトランジスタと緩衝増幅回路用のＦＥＴにおいてチャネルの極性が反転し、それに合わせて電源の極性が反転しただけであるため、チャネルを構成する材質の違いによって多少の違いはあるものの、基本的には発振器１０と同様の作用効果を奏するものである。
【００２８】
図３に、本発明の発振器のさらに別の実施例の回路図を示す。図３において、図１と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２９】
図３において、発振器３０は、発振器１０における水晶振動子Ｘ１に代えてコンデンサＣ１０、インダクタンス素子Ｌ１、ＲＦＣコイルＬ２、およびバラクタダイオードＶＤを備えている。ここで、インダクタンス素子Ｌ１の一端は抵抗Ｒ７と抵抗Ｒ８の接続点（トランジスタＱ３のベース）に接続され、他端はコンデンサＣ１０を介してバラクタダイオードＶＤのカソードおよびＲＦＣコイルＬ２の一端に接続されている。バラクタダイオードＶＤのアノードは接地されている。そして、ＲＦＣコイルＬ２の他端はコントロール端子Ｖｃに接続されている。コンデンサＣ１０はコントロール端子Ｖｃから入力される直流のコントロール電圧がトランジスタＱ３のベースに印加されないようにするＤＣカット用のコンデンサである。
【００３０】
このように構成された発振器３０において、インダクタンス素子Ｌ１とバラクタダイオードＶＤはトランジスタＱ３を能動素子とする発振回路の共振回路を構成している。そして、コントロール端子Ｖｃからバラクタダイオードのカソードに印加される直流電圧でバラクタダイオードＶＤの容量を変えることによって、共振回路の共振周波数、ひいては発振器３０の発振周波数を変えることができる。すなわち、電圧制御発振器として動作させることができる。
【００３１】
このように構成された発振器３０においては、発振器１０に対して共振回路の構成が異なっているだけであり、発振器としての基本的な構成は発振器１０と同じであり、同様の作用効果を奏するものである。
【００３２】
図４に、本発明の発振器のさらに別の実施例の回路図を示す。図４において、図２および図３と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００３３】
図４において、発振器４０は、発振器２０における水晶振動子Ｘ１に代えて発振器３０と同様のコンデンサＣ１０、インダクタンス素子Ｌ１、ＲＦＣコイルＬ２、およびバラクタダイオードＶＤを備えている。すなわち、発振器４０は、発振器２０をベースに発振器３０と同様の電圧制御発振器として構成したものである。
【００３４】
このように構成された発振器４０においても、発振器２０に対して共振回路の構成が異なっているだけであり、発振器としての基本的な構成は発振器２０と同じであり、同様の作用効果を奏するものである。
【００３５】
なお、上記の各実施例においては、ＦＥＴとして接合型ＦＥＴを用いているが、ＦＥＴのタイプは接合型に限られるものではなく、ＭＯＳＦＥＴやＭＥＳＦＥＴでも構わないものである。
【００３６】
また、ＦＥＴの構造は基本的にはゲートに対してドレインとソースが対称に構成されているため、ドレインとソースを逆にして接続しても構わないもので、同様の作用効果を奏するものである。
【００３７】
図５に、本発明の電子装置の一実施例の斜視図を示す。図５において、電子装置の１つである携帯電話５０は、筐体５１と、その中に配置されたプリント基板５２と、プリント基板５２上に実装された本発明の発振器１０を備えている。
【００３８】
このように構成された携帯電話５０においては、本発明の発振器１０を用いているため、高効率化と低コスト化、小型化を図ることができる。
【００３９】
なお、図５においては電子装置として携帯電話を示したが、電子装置としては携帯電話に限るものではなく、本発明の発振器を用いたものであれば何でも構わないものである。
【００４０】
【発明の効果】
本発明の発振器によれば、ベースが共振回路に接続されるとともにコレクタが高周波的に接地された発振用のバイポーラトランジスタと、ゲートが直流的かつ高周波的に接地されるとともにドレインが抵抗もしくはインダクタンス素子からなる負荷インピーダンスを介して接地された緩衝増幅用のＦＥＴを、電源に対して直列接続することによって、消費電力を低減し、能動素子の増幅率や電力効率を向上させ、さらには部品点数や実装面積の削減による小型化を図ることができる。
【００４１】
また、本発明の電子装置によれば、本発明の発振器を用いることによって、高効率化と低コスト化、小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の発振器の一実施例を示す回路図である。
【図２】本発明の発振器の別の実施例を示す回路図である。
【図３】本発明の発振器のさらに別の実施例を示す回路図である。
【図４】本発明の発振器のさらに別の実施例を示す回路図である。
【図５】本発明の電子装置の一実施例を示す斜視図である。
【図６】従来の発振器を示す回路図である。
【符号の説明】
１０、２０、３０、４０…発振器
Ｑ３、Ｑ５…バイポーラトランジスタ
Ｑ４、Ｑ６…ＦＥＴ
Ｃ６〜Ｃ１０…コンデンサ
Ｒ６〜Ｒ８…抵抗
Ｘ１…水晶振動子
Ｌ１…インダクタンス素子
Ｌ２…ＲＦＣコイル
ＶＤ…バラクタダイオード
５０…携帯電話
【図１】
0003601477.tif 000002
【図２】
0003601477.tif 000003
【図３】
0003601477.tif 000004
【図４】
0003601477.tif 000005
【図５】
0003601477.tif 000006
【図６】
0003601477.tif 000007