(57)【特許請求の範囲】
【請求項１】
出力バッファであって、
基準電圧に基づいて２つの供給電圧で動作する電圧レベル変換器であって、第１供給電圧が、前記電圧レベル変換器内のトランジスタの最大ゲート誘電体ブレークダウン電圧値より小さい大きさを有し、第２供給電圧が、前記最大ゲート誘電体ブレークダウン電圧値より大きな大きさを有し、前記電圧レベル変換器は、前記第１供給電圧以下の入力信号を受信し、前記第２供給電圧以下の出力信号を与える、電圧レベル変換器、
少なくとも１つの制御入力値を受信し、前記電圧レベル変換器と共に用いる少なくとも１つのバイアス電圧を選択する、バイアス電圧選択信号を与えるデコーダ、および
前記デコーダおよび前記電圧レベル変換器に結合されたバイアス電圧発生器であって、該バイアス電圧発生器は、前記電圧レベル変換器に、前記少なくとも１つの制御入力値によって決定される複数の所定の異なる値の内の１つを有する、前記少なくとも１つのバイアス電圧を供給し、前記少なくとも１つのバイアス電圧は、前記最大ゲート誘電体ブレークダウン電圧値が、既知の最大第２供給電圧値に対して、前記電圧レベル変換器内のいずれの場所においても超過されないことを保証する電圧の大きさを有する、バイアス電圧発生器、
を具備し、前記電圧レベル変換器はさらに、
前記入力信号を受けるための入力端子を有する入力段であって、該入力段は第１および第２導電型のトランジスタを駆動するための論理信号を提供し、前記第１導電型のトランジスタを駆動するための論理信号は第１論理信号電圧と前記第２供給電圧との間の電圧で変化し、前記第２導電型のトランジスタを駆動するための論理信号は第２論理信号電圧と前記基準電圧との間の電圧で変化するもの、および
前記入力段に結合された出力段であって、該出力段は前記最大ゲート誘電体ブレークダウン電圧値を超えない電圧レベルを有する前記論理信号によって駆動され、前記出力段は前記出力信号を提供するもの、
を具備し、前記入力段はさらに、
前記第２供給電圧を受けるための第１電流電極、制御電極および第２電流電極を有する前記第１導電型の第１トランジスタ、
前記第２供給電圧を受けるための第１電流電極、前記第１トランジスタの前記第２電流電極に結合された制御電極、および前記第１トランジスタの前記制御電極に結合され前記論理信号の内の第１のものを提供する第２電流電極を有する前記第１導電型の第２トランジスタ、
前記第１および第２トランジスタの前記第２電流電極に結合された電圧制限回路であって、該電圧制限回路は前記論理信号の内の第１のものを前記第２供給電圧と、前記基準電圧および前記第２供給電圧の間の第１の所定の中間電圧との間の電圧変化範囲に制限して、前記入力および出力段のゲート誘電体ブレークダウン電圧に到達するのを防止し、前記電圧制限回路は前記論理信号の内の第２のものを前記基準電圧と前記第２供給電圧との間の第２の所定の中間電圧の間の電圧変化範囲に制限し、前記入力および出力段におけるゲート誘電体ブレークダウン電圧に到達するのを防止し、前記電圧制限回路は前記バイアス電圧発生器から前記少なくとも１つのバイアス電圧を受けるもの、
前記電圧制限回路に結合された第１電流電極、前記入力信号を受けるための制御電極、および前記基準電圧に結合された第２電流電極を有する前記第２導電型の第３トランジスタ、および
前記電圧制限回路に結合され前記論理信号の内の第２のものを提供するための第１電流電極、前記入力信号の反転したものを受ける制御電極、および前記基準電圧に結合された第２電流電極を有する前記第２導電型の第４トランジスタ、
を具備することを特徴とする出力バッファ。
【請求項２】
前記電圧制限回路はさらに、
第５、第６、第７および第８トランジスタを具備し、前記第５および第６トランジスタは前記第１および第３トランジスタの間に直列に接続され、前記第７および第８トランジスタは前記第２および第４トランジスタの間に直列に接続され、前記第５および第７トランジスタは前記少なくとも１つのバイアス電圧の内の第１のものによってバイアスされかつ前記第６および第８トランジスタは前記少なくとも１つのバイアス電圧の内の第２のものによってバイアスされ、前記第５および第６トランジスタは反対の導電型を有しかつ前記第７および第８トランジスタは反対の導電型を有することを特徴とする請求項１に記載の出力バッファ。
【請求項３】
さらに、
前記第１および第２トランジスタの各々と並列に結合された電圧プルアップ回路を具備し、該電圧プルアップ回路は前記第１および第２トランジスタの前記第２電流電極の各々の電圧を制御しかつ前記第１および第２トランジスタの前記第２電流電極の各々からの電荷リーケージを補償することを特徴とする請求項１に記載の出力バッファ。
【請求項４】
出力バッファであって、
基準電圧に基づいて２つの供給電圧で動作する電圧レベル変換器であって、第１供給電圧が、前記電圧レベル変換器内のトランジスタの最大ゲート誘電体ブレークダウン電圧値より小さい大きさを有し、第２供給電圧が、前記最大ゲート誘電体ブレークダウン電圧値より大きな大きさを有し、前記電圧レベル変換器は、前記第１供給電圧以下の入力信号を受信し、前記第２供給電圧以下の出力信号を与える、電圧レベル変換器、
少なくとも１つの制御入力値を受信し、前記電圧レベル変換器と共に用いる少なくとも１つのバイアス電圧を選択する、バイアス電圧選択信号を与えるデコーダ、および
前記デコーダおよび前記電圧レベル変換器に結合されたバイアス電圧発生器であって、該バイアス電圧発生器は、前記電圧レベル変換器に、前記少なくとも１つの制御入力値によって決定される複数の所定の異なる値の内の１つを有する、前記少なくとも１つのバイアス電圧を供給し、前記少なくとも１つのバイアス電圧は、前記最大ゲート誘電体ブレークダウン電圧値が、既知の最大第２供給電圧値に対して、前記電圧レベル変換器内のいずれの場所においても超過されないことを保証する電圧の大きさを有する、バイアス電圧発生器、
を具備し、前記バイアス電圧発生器はさらに、
前記第１供給電圧の所定の割合の電圧をバイアス電圧端子にかつ前記バイアス電圧選択信号に応答して提供するバイアス用トランジスタ、および
前記バイアス電圧端子に結合され前記バイアス電圧端子における電圧を選択的かつ迅速にブーストおよびプルダウンするための電荷再分配回路、
を具備することを特徴とする出力バッファ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気回路に関し、更に特定すれば、ディジタル出力バッファ回路に関するものである。
【０００２】
【従来の技術】
半導体技術は継続的に発展し、最先端の半導体では、トランジスタ・サイズの幾何学的形状が縮小し、電圧源用の電圧が低下している。今や、非常に薄いゲート酸化物材料によって、更に小型化されたトランジスタが製造されるようになっている。その結果、かかるトランジスタの誘電体ブレークダウン電圧が低下している。このため、電圧源の低下は、電力消費を削減するために望ましく、しかも非常に薄いゲート酸化物材料の損傷を回避するために必要でもある。また、電圧源は、たとえ直接トランジスタに影響を与えないとしても、利点に成り得る。電圧源の低下によって、それが接続されるトランジスタの寿命が延びる。一方、最先端の半導体製品に結合される他の半導体製品には、未だブレークダウン電圧がかなり高いデバイスを有し、より高い供給電圧を用いているものもある。
【０００３】
長年にわたり、半導体設計者は、供給電圧の種々のレベル間の変換という問題に対処してきた。例えば、技術がＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ  ｔｏ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）からＭＯＳ（金属酸化物シリコン）技術に移転した際、ＴＴＬおよびＭＯＳ技術間で、電圧レベルをシフトする必要があった。加えて、供給電圧が１５ボルトから５ボルトへ、更に３ボルトへと徐々に低下するに連れて、設計者は、異なる電圧系統間で動作可能なインターフェース回路を作成した。しかしながら、これらの設計は、その殆どが単にある電圧で動作する一方のシステムと、異なる電圧で動作する第２のシステムとの間でインターフェースを可能とするという問題に照準を当てたものであった。かかるシステムは、典型的に、電圧が高い方のシステムによって、トランジスタのブレークダウン電圧が脅かされることに対処するという課題がなかった。
【０００４】
【発明が解決しようとする課題】
最先端のマイクロプロセッサと共に動作するチップや集積回路には、メモリ，メモリ・コントローラ，およびその他の周辺素子のように、多くのものがある。しかしながら、かかる周辺素子およびメモリでは、マイクロプロセッサのような迅速さでその供給電圧が変更されることも、その電圧レベルが低下させることもなかった。マイクロプロセッサのような、最先端の集積回路よりもかなり電圧が高い周辺回路間でインターフェースを可能にする際、設計者は、しばしば、整バイアス技法（ｗｅｌｌ  ｂｉａｓｉｎｇ  ｔｅｃｈｎｉｑｕｅ）を用いて、集積回路に意図した供給電圧よりも大幅に高い電圧信号を当該集積回路が受信するときの衝撃を最少に抑えようとする。用いられる整バイアス技法は、回路内の出力ノードから出力段の電源への電荷の漏れを防止する。従来の回路は、典型的に、より高い電圧レベルを受信し、それよりも低い電圧レベルで動作するシステムにおいてこれらの電圧レベルを使用するように対処するものであった。しかしながら、かかるシステムは、典型的に、薄いゲート酸化物によるトランジスタの損傷について考慮しておらず、またそれを補償する必要もなかった。技術が発展するに連れて、トランジスタ間に許容される最大電圧が、出力バスに対する供給電圧の低下よりも格段に速く低下していった。その結果、出力バスにおける非常に高い供給電圧とインターフェースする場合に、トランジスタおよびトランジスタ・ゲート酸化物の保全性（ｉｎｔｅｇｒｉｔｙ）を保証することが可能な回路および方法が必要となっている。
【０００５】
本発明の特徴および利点は、添付図面と関連付けた以下の詳細な説明から更に明白に理解されよう。図面において、同様の参照番号は、同様のおよび対応する部分を引用するものとする。
【０００６】
【発明の実施の形態】
図１は、本発明の一実施例による、出力バッファ１００のブロック図を示す。出力バッファ１００は、一方の電圧範囲から第２の電圧範囲に入力信号を変換する。出力バッファ１００は、ディジタル回路の周辺素子，または出力パッドに有利に用いることができる。第２の電圧範囲は、第１の範囲と同一でもよく、あるいはそれよりも高くてもよい。特定の範囲は、いくつかの手段の１つによってプログラム可能である。この特徴は、出力バッファ１００を、２つの電圧範囲との両立を必要とするデバイスにおける使用に特に適したものとする。通常、出力バッファは、高い方の電圧範囲に耐えなければならない。出力バッファが高い方の電圧範囲に耐えることができない場合、そのトランジスタは、製品寿命の全域にわたって信頼性が低いものとなってしまう。しかしながら、出力バッファ１００は、第１の電圧範囲即ち低い方の電圧範囲のみに耐えればよいトランジスタを用いて製造される。出力バッファ１００の設計は、バイアス回路を用いて、その種々のトランジスタのゲート酸化物間の電圧を、第１の電圧範囲と一致するレベルに制限する。この制限により、出力バッファ１００はその寿命全体にわたって正しく動作することが可能となる。
【０００７】
引き続き図１を参照して、入力段１０２は、制御信号ＥＮＡＢＬＥ＿１．８，ＥＮＡＢＬＥ，データ入力ＤＡＴＡ＿ＩＮ，および３つの電圧源、接地（ＧＮＤ），ＶＤＤ，ＯＶＤＤを受信する。また、入力段１０２は、３つのバイアス電圧ＴＲＩＳＴＡＴＥ＿２．５，Ｎ＿ＢＩＡＳ，Ｐ＿ＢＩＡＳも受信する。入力段１０２は、２つの制御信号Ｐ＿ＤＲＩＶＥＲ，Ｎ＿ＤＲＩＶＥＲを発生する。出力段１０４は、制御信号Ｐ＿ＤＲＩＶＥＲ，Ｎ＿ＤＲＩＶＥＲおよび３つの電圧源、接地（ＧＮＤ），ＶＤＤ，ＯＶＤＤを受信する。また、出力段１０４は、２つのバイアス電圧Ｎ＿ＢＩＡＳ，Ｐ＿ＢＩＡＳも受信する。出力段１０４は、データ出力信号ＤＡＴＡ＿ＯＵＴを発生する。ＤＡＴＡ＿ＯＵＴはパッド１０６に接続されている。種々の制御信号をバイアス発生器１１０に送出する前に、デコーダ１０８がこれらを処理する。バイアス発生器１１０は、２つのバイアス電圧ＴＲＩＳＴＡＴＥ＿２．５，Ｐ＿ＢＩＡＳを発生する。入力段１０２については、図２と関連付けて以下で更に詳しく説明する。出力段１０４については、図３と関連付けて以下で更に詳しく説明する。デコーダ１０８については、図４と関連付けて以下で更に詳しく説明する。バイアス発生器１１０については、図５と関連付けて以下で更に詳しく説明する。
【０００８】
本発明の一実施例では、接地（ＧＮＤ）とＶＤＤとの差は１．８ボルトである。接地（ＧＮＤ）とＯＶＤＤとの差は、１．８，２．５，または３．３ボルトである。通常、ＶＤＤは、出力バッファ１００の入力に接続されている回路（図示せず）によって用いられる内部電圧レベルに対応する。典型的に、ＶＤＤは、これら内部回路の性能に対して最適化される。半導体プロセス技術者がより速くより小さなトランジスタを作成するに連れて、ＶＤＤは時とともに低下しつつある。逆に、ＯＶＤＤは、外部インターフェースの動作電圧に対応する。典型的に、この電圧レベルの低下は、内部電圧レベルの低下を遅らせる。したがって、ＯＶＤＤが周期的にＶＤＤよりも大きくなることは一般的である。最終的には、ＯＶＤＤは低下してＶＤＤと等しくなる。
【０００９】
出力バッファ１００の動作は、その種々の動作モードに関して説明することが好都合であろう。種々の動作モードとは、（１）下位互換モード（ｂａｃｋｗａｒｄ  ｃｏｍｐａｔｉｂｌｅ  ｍｏｄｅ）、（２）高性能モード、および（３）中間性能モードである。これら３つのモードの各々は、データを出力する機能的サブモードと、データを出力しない三状態サブモードとを有する。下位互換動作モードでは、出力バッファ１００に接続されている内部回路は１．８ボルト（ＶＤＤ）で動作する。外部インターフェース（ＯＶＤＤ）は、３．３ボルトで動作する。高性能モードでは、内部回路（ＶＤＤ）および外部インターフェース（ＯＶＤＤ）は双方共１．８ボルトで動作する。中間性能動作モードでは、出力バッファ１００に接続されている内部回路は１．８ボルト（ＶＤＤ）で動作し、外部インターフェース（ＯＶＤＤ）は２．５ボルトで動作する。ＣＯＮＴＲＯＬ  ＳＩＧＮＡＬＳ上の論理値の適正な組み合わせによって、特定のモードがプログラム可能である。
【００１０】
図１および図４に示す種々の信号の説明は、図の動作の理解に役立つであろう。
【００１１】
ＤＡＴＡ＿ＩＮは、ＧＮＤからＶＤＤまで変化するディジタル論理入力である。論理回路（図示せず）が、この論理信号を発生する。
【００１２】
ＤＡＴＡ＿ＯＵＴは、ＧＮＤからＯＶＤＤまで変化するディジタル論理出力である。出力段１０４は、この論理信号を発生する。論理的に、ＤＡＴＡ＿ＯＵＴはＤＡＴＡ＿ＩＮに等しい。
【００１３】
ＥＮＡＢＬＥ（「ＣＯＮＴＲＯＬ  ＳＩＧＮＡＬＳ」の１つ）は、論理信号である。ＥＮＡＢＬＥがインアクティブの場合、出力バッファ１００は高インピーダンス（Ｚ）状態に置かれる。ＥＮＡＢＬＥがアクティブの場合、出力バッファは、以下に述べるように、ＤＡＴＡ＿ＯＵＴを発生する。
【００１４】
ＥＮＡＢＬＥ＿１．８（「ＣＯＮＴＲＯＬ  ＳＩＧＮＡＬＳ」の１つ）は、論理信号である。ＥＮＡＢＬＥ＿１．８およびＥＮＡＢＬＥがアクティブの場合、出力バッファ１００はＤＡＴＡ＿ＯＵＴを発生する。ＤＡＴＡ＿ＯＵＴは、０ボルトから１．８ボルトまで変化する。この信号は、以下で述べる高性能モードをアクティブにする。ＥＮＡＢＬＥ＿１．８がインアクティブの場合、出力バッファ１００は高インピーダンス（Ｚ）状態に置かれるか、あるいは他のモードで動作する。
【００１５】
ＥＮＡＢＬＥ＿２．５（「ＣＯＮＴＲＯＬ  ＳＩＧＮＡＬＳ」の１つ）は、論理信号である。ＥＮＡＢＬＥ＿２．５およびＥＮＡＢＬＥがアクティブの場合、出力バッファ１００はＤＡＴＡ＿ＯＵＴを発生する。ＤＡＴＡ＿ＯＵＴは０ボルトから２．５ボルトまで変化する。この信号は、以下で述べる中間性能モードをアクティブにする。ＥＮＡＢＬＥ＿２．５がインアクティブの場合、出力バッファ１００は高インピーダンス（Ｚ）状態に置かれるか、あるいは他のモードで動作する。
【００１６】
ＥＮＡＬＢＥ＿３．３（「ＣＯＮＴＲＯＬ  ＳＩＧＮＡＬＳ」の１つ）は、論理信号である。ＥＮＡＢＬＥ＿３．３およびＥＮＡＢＬＥがアクティブの場合、出力バッファ１００はＤＡＴＡ＿ＯＵＴを発生する。ＤＡＴＡ＿ＯＵＴは０ボルトから３．３ボルトまで変化する。この信号は、以下で述べる下位互換モードをアクティブにする。ＥＮＡＢＬＥ＿３．３がインアクティブの場合、出力バッファ１００は高インピーダンス（Ｚ）状態に置かれるか、あるいは他のモードで動作する。
【００１７】
ＧＮＤは低電圧源である。
【００１８】
Ｎ＿ＢＩＡＳは、バイアス電圧であり、入力段１０２内のｎ−型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴまたは単にトランジスタ）にバイアスをかける。図示の実施例では、Ｎ＿ＢＩＡＳはＶＤＤに接続されている。
【００１９】
Ｎ＿ＤＲＩＶＥＲは、入力段１０２によって出力される論理信号である。Ｎ＿ＤＲＩＶＥＲはアクティブ・ハイ信号である。Ｎ＿ＤＲＩＶＥＲがアクティブの場合、出力バッファ１００は、ＤＡＴＡ＿ＯＵＴ上にロー論理レベルを発生する。Ｎ＿ＤＲＩＶＥＲがインアクティブの場合、出力バッファ１００は、高インピーダンス（Ｚ）状態に置かれるか、あるいはハイ論理レベルを出力する。信号ＥＮＡＢＬＥおよびＰ＿ＤＲＩＶＥＲは、出力バッファ１００が高インピーダンス（Ｚ）状態に置かれているのか、あるいはハイ論理レベルを出力するのかについて判定を行う。Ｎ＿ＤＲＩＶＥＲは０ボルトから１．８ボルトまで変化する。
【００２０】
ＯＶＤＤは、外部インターフェース回路が用いる高電圧源である。ＯＶＤＤは、外部インターフェースの技術に応じて、変化することができる。
【００２１】
Ｐ＿ＢＩＡＳは、バイアス電圧であり、入力段１０２および出力段１０４内にあるｐ−型ＭＯＳＦＥＴにバイアスをかける。バイアス発生器１１０は、以下で述べるようにこの電圧を発生する。
【００２２】
Ｐ＿ＤＲＩＶＥＲは、入力段１０２によって出力される論理信号である。Ｐ＿ＤＲＩＶＥＲは、アクティブ・ロー信号である。Ｐ＿ＤＲＩＶＥＲがアクティブの場合、出力バッファ１００は、ＤＡＴＡ＿ＯＵＴ上にハイ論理レベルを発生する。Ｐ＿ＤＲＩＶＥＲがインアクティブの場合、出力バッファ１００は、高インピーダンス（Ｚ）状態に置かれるか、あるいはロー論理レベルを出力する。信号ＥＮＡＢＬＥおよびＮ＿ＤＲＩＶＥＲは、出力バッファ１００が高インピーダンス（Ｚ）状態に置かれているのか、あるいはロー論理レベルを出力するのかについて判定を行う。Ｐ＿ＤＲＩＶＥＲは、動作モードに応じて、１．７ボルトから３．３ボルトまで、０ボルトから１．８ボルトまで、または１．１ボルトから２．５ボルトまで変化する。
【００２３】
ＴＲＩＳＴＡＴＥ＿２．５は、バイアス電圧であり、出力バッファ１００が中間性能モードの三状態サブモードに置かれた場合、直ちにＰ＿ＤＲＩＶＥＲをＯＶＤＤに強制する。この電圧を発生するのはバイアス発生器１１０である。
【００２４】
ＶＤＤは、出力バッファ１００の入力および出力バッファ１００に接続されている回路（図示せず）が用いる高電圧源である。図示の実施例では、ＶＤＤは１．８ボルトである。
【００２５】
３つの動作モードは多数の技法によって選択可能である。例えば、製造時に、イネーブル信号を適正な電圧レベル（接地またはＶＤＤ）に接続し、特定のモードを選択することができる。これらの接続を行うには、対象のイネーブル信号を正しい電圧レベルに永久的に結合する、特殊設計のパッケージに集積回路を実装する。また、出力バッファ１００のイネーブル信号を、最終パッケージから露出する１組のピンに接続してもよい。システム設計者は、適正な電圧をピンに接続することによって、動作モードを選択することができる。更に、出力バッファ１００は、ユーザに見ることができるレジスタに接続することも可能である。レジスタの内容は、特定の動作モードを選択することができる。この場合、ユーザは、ソフトウエア・アプリケーションまたはオペレーティング・システム（ＯＳ）を通じて、特定の値をレジスタに書き込むことによってモードを指定することができる。特定のモードの選択は、自動化することも可能である。インターフェースの動作電圧を検出する回路が、そのインターフェース電圧に対応する特定モードを自動的に選択することができる。最初に述べたパッケージのオプションを除いて、これらの技法は各々動的または静的に行うことができる。動的な実施態様では、特定のモードを経時的に変化させることも可能である。静的な実施態様では、特定のモードを１回選択する。更に、モードの変化は、どの外部ピンに出力バッファが接続されていたかに応じて行うことも可能である。例えば、データ・プロセッサでは、高速キャッシュ専用のあるピンに接続されていれば、高性能モードで動作させることが可能である。逆に、標準的なバス・インターフェース専用の他のピンに接続されていれば、下位互換モードで動作させることが可能である。
（１）下位互換モード
下位互換動作モードでは、出力バッファ１００に接続されている内部回路（ＶＤＤ）は１．８ボルトで動作する。このモードでは、入力ＤＡＴＡ＿ＩＮ上の信号は、０ボルトから１．８ボルトの範囲を取る（ｓｗｉｎｇ）。外部インターフェース（ＯＶＤＤ）は３．３ボルトで動作する。外部インターフェース上の信号は、０ボルトから３．３ボルトの範囲を取る。
【００２６】
機能的サブモードでは、ＥＮＡＢＬＥおよびＥＮＡＢＬＥ＿３．３はアクティブとなる。逆に、ＥＮＡＢＬＥ＿１．８およびＥＮＡＢＬＥ＿２．５はインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に第１電圧レベル（１．２ボルト）を発生し、あるトランジスタのゲート−ソース間／ドレイン電圧（ｇａｔｅ−ｔｏ−ｓｏｕｒｃｅ／ｄｒａｉｎ  ｖｏｌｔａｇｅ）を制限し、それらのゲート誘電体ブレークダウンを超過するのを回避する。ＤＡＴＡ＿ＩＮ入力がハイ（ＶＤＤ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲを１．７ボルト（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）に接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。Ｖｔｐは、ｐ−型ＭＯＳＦＥＴのスレシホルド電圧である。最後に、出力段１０４はパッド１０６をＯＶＤＤに駆動する。ＤＡＴＡ＿ＩＮ入力がロー（ＧＮＤ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲをＯＶＤＤに接続し、Ｎ＿ＤＲＩＶＥＲをＶＤＤに接続する。出力段１０４は、パッド１０６をＧＮＤに接続する。尚、Ｐ＿ＤＲＩＶＥＲおよびＮ＿ＤＲＩＶＥＲ上にある電圧は制限されていることを注記しておく。即ち、Ｐ＿ＤＲＩＶＥＲは３．３から１．７ボルトまで変化する。Ｎ＿ＤＲＩＶＥＲはＧＮＤ（０ボルト）から１．８ボルトまで変化する。これらの制限の結果、ゲート−ソース間／ドレイン電圧は、ｐ−型ＭＯＳＦＥＴに対しては２．１ボルト未満となり、ｎ−型ＭＯＳＦＥＴに対しては１．８ボルト未満となる。
【００２７】
三状態サブモードでは、ＥＮＡＢＬＥはインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に第２電圧レベル（１．８ボルト）を発生し、あるトランジスタのゲート−ソース間／ドレイン電圧を制限し、それらのゲート誘電体ブレークダウンを超過するのを回避する。ＤＡＴＡ＿ＩＮ入力には無関係に、入力段１０２は、Ｐ＿ＤＲＩＶＥＲをＯＶＤＤに接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。出力段１０４は、パッド１０６を高インピーダンス（Ｚ）状態に置く。ここで注記すべきは、Ｐ＿ＤＲＩＶＥＲが３．３ボルトに制限され、Ｎ＿ＤＲＩＶＥＲがＧＮＤ（０ボルト）に制限されていることである。パッド１０６上の電圧がＧＮＤ（０ボルト）から３．３ボルトまで変化すると仮定した場合、これらの制限の結果、ｐ−型ＭＯＳＦＥＴに対してゲート−ソース間／ドレイン電圧は１．５ボルト未満となり、ｎ−型ＭＯＳＦＥＴに対して１．５ボルトのゲート−ソース間電圧未満となる。
【００２８】
出力バッファ１００が三状態モードから出ると、Ｐ＿ＢＩＡＳは１．８ボルトから１．２ボルトに変化する。
（２）高性能モード
高性能モードでは、内部回路（ＶＤＤ）および外部インターフェース（ＯＶＤＤ）双方が１．８ボルトで動作する。このモードでは、入力ＤＡＴＡ＿ＩＮ上の信号および外部インターフェース上の信号は、０ボルトから１．８ボルトまでの範囲を取る。
【００２９】
機能的サブモードでは、ＥＮＡＢＬＥおよびＥＮＡＢＬＥ＿１．８はアクティブとなる。逆に、ＥＮＡＢＬＥ＿２．５およびＥＮＡＢＬＥ＿３．３はインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に０ボルトの第３電圧レベルを発生する。ＤＡＴＡ＿ＩＮ入力がハイ（ＶＤＤ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲをＧＮＤ（０ボルト）に接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。最後に、出力段１０４は、パッド１０６をＯＶＤＤ（ＶＤＤに等しい）に駆動する。ＤＡＴＡ＿ＩＮ入力がロー（ＧＮＤ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲをＯＶＤＤ（ＶＤＤに等しい）に接続し、Ｎ＿ＤＲＩＶＥＲをＶＤＤに接続する。出力段１０４は、パッド１０６をＧＮＤに駆動する。このモードでは、Ｐ＿ＤＲＩＶＥＲおよびＮ＿ＤＲＩＶＥＲ上にある電圧は、１．８ボルトの範囲を超過しない。
【００３０】
三状態サブモードでは、ＥＮＡＢＬＥはインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に第３電圧レベル（０ボルト）を発生し、あるトランジスタのゲート−ソース間／ドレイン電圧を制限し、それらのゲート誘電体ブレークダウンを超過するのを回避する。ＤＡＴＡ＿ＩＮ入力には無関係に、入力段１０２はＰ＿ＤＲＩＶＥＲをＯＶＤＤ（ＶＤＤに等しい）に接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。出力段１０４は、パッド１０６を高インピーダンス（Ｚ）状態に置く。ここで注記すべきは、Ｐ＿ＤＲＩＶＥＲが１．８ボルトに制限され、Ｎ＿ＤＲＩＶＥＲがＧＮＤ（０ボルト）に制限されることである。パッド１０６上の電圧がＧＮＤ（０ボルト）から１．８ボルトまで変化すると仮定した場合、これらの制限によって、ゲート−ソース間／ドレイン電圧は、ｐ−型ＭＯＳＦＥＴに対して１．８ボルト未満となり、ｎ−型ＭＯＳＦＥＴに対して１．８ボルト未満となる。
（３）中間性能モード
中間性能モードでは、出力バッファ１００に接続されている内部回路（ＶＤＤ）は１．８ボルトで動作する。このモードでは、入力ＤＡＴＡ＿ＩＮ上の信号は、０ボルトから１．８ボルトの範囲を取る。外部インターフェース（ＯＶＤＤ）は２．６ボルトで動作する。外部インターフェース上の信号は、０ボルトから２．５ボルトの範囲を取る。
【００３１】
機能的サブモードでは、ＥＮＡＢＬＥおよびＥＮＡＢＬＥ＿２．５はアクティブとなる。逆に、ＥＮＡＢＬＥ＿１．８およびＥＮＡＢＬＥ＿３．３はインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に第４電圧レベル（０．６ボルト）を発生し、あるトランジスタのゲート−ソース間／ドレイン電圧を制限し、それらのゲート誘電体ブレークダウンを超過することを回避する。ＤＡＴＡ＿ＩＮ入力がハイ（ＶＤＤ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲを１．１ボルト（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）に接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。最後に、出力段１０４はパッド１０６をＯＶＤＤに駆動する。ＤＡＴＡ＿ＩＮ入力がロー（ＧＮＤ  ）の場合、入力段１０２はＰ＿ＤＲＩＶＥＲをＯＶＤＤに接続し、Ｎ＿ＤＲＩＶＥＲをＶＤＤに接続する。出力段１０４はパッド１０６をＧＮＤに駆動する。尚、Ｐ＿ＤＲＩＶＥＲおよびＮ＿ＤＲＩＶＥＲ上にある電圧は制限されていることを注記しておく。即ち、Ｐ＿ＤＲＩＶＥＲは２．５から１．１ボルトまで変化する。Ｎ＿ＤＲＩＶＥＲはＧＮＤ（０ボルト）から１．８ボルトまで変化する。これらの制限の結果、ゲート−ソース間／ドレイン電圧は、ｐ−型ＭＯＳＦＥＴに対して１．９ボルト未満となり、ｎ−型ＭＯＳＦＥＴに対して１．８ボルト未満となる。
【００３２】
三状態サブモードでは、ＥＮＡＢＬＥはインアクティブとなる。バイアス発生器１１０は、Ｐ＿ＢＩＡＳ上に第２電圧レベル（１．８ボルト）を発生し、あるトランジスタのゲート−ソース間／ドレイン電圧を制限し、それらのゲート誘電体ブレークダウンを超過するのを回避する。ＴＲＩＳＴＡＴＥ＿２．５もアクティブとなる。ＴＲＩＳＴＡＴＥ＿２．５は、（ＧＮＤ＋Ｖｔｐ）即ち約０．５ボルトに等しい電圧レベルを発生する。ＤＡＴＡ＿ＩＮ入力には無関係に、入力段１０２はＰ＿ＤＲＩＶＥＲをＯＶＤＤに接続し、Ｎ＿ＤＲＩＶＥＲをＧＮＤに接続する。出力段１０４は、パッド１０６を高インピーダンス（Ｚ）状態に置く。ここで注記すべきは、Ｐ＿ＤＲＩＶＥＲが２．５ボルトに制限され、Ｎ＿ＤＲＩＶＥＲがＧＮＤ（０ボルト）に制限されていることである。パッド１０６上の電圧がＧＮＤ（０ボルト）から２．５ボルトまで変化すると仮定した場合、これらの制限の結果、ゲート−ソース間／ドレイン電圧は、ｐ−型ＭＯＳＦＥＴに対して２．０ボルト未満となり、ｎ−型ＭＯＳＦＥＴに対して１．８ボルト未満となる。
【００３３】
出力バッファ１００が三状態モードから出ると、ＢＩＡＳ＿ＴＲＩＳＴＡＴＥ＿２．５は０．５ボルトからＶＤＤ（１．８ボルト）に変化する。同時に、Ｐ＿ＢＩＡＳは１．８ボルトから０．６ボルトに変化する。
【００３４】
図示の実施例では、Ｐ＿ＢＩＡＳは入力段１０２および出力段１０４双方に接続されている。他の実施例では、２つのバイアス発生器を入力段１０２および出力段１０４に別個に接続することができる。また、Ｎ＿ＢＩＡＳという名称の信号をＶＤＤに接続する。他の実施例では、１つ以上のバイアス発生器がこれらの信号を発生することができる。当業者は、この記載と関連付けることによって、バイアス発生器の数および独立性を調節し、各用途に特定の制約に合わせることができよう。
【００３５】
図２は、図１に示した入力段１０２の構成図である。４つのトランジスタ２００，２０２，２０４，２０６が、ＯＶＤＤとＧＮＤとの間に直列に接続されている。即ち、ｐ−型ＭＯＳＦＥＴ２００の第１電流電極が電圧源ＯＶＤＤを受信する。トランジスタ２００の第２電流電極が、ｐ−型ＭＯＳＦＥＴ２０２の第１電流電極に接続されている。トランジスタ２０２の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２０４の第１電流電極に接続されている。トランジスタ２０２の制御電極が、電圧Ｐ＿ＢＩＡＳを受信する。トランジスタ２０２の第１電流電極も、この本体に接続されている。トランジスタ２０４の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２０６の第１電流電極に接続されている。トランジスタ２０４の制御電極が、バイアス電圧Ｎ＿ＢＩＡＳを受信する。トランジスタ２０６の第２電流電極が、電圧源ＧＮＤを受信する。
【００３６】
また、ＯＶＤＤとＧＮＤとの間には、４つのトランジスタ２０８，２１０，２１２，２１４も直列に接続されている。即ち、ｐ−型ＭＯＳＦＥＴ２０８の第１電流電極が電圧源ＯＶＤＤを受信する。トランジスタ２０８の第２電流電極が、ｐ−型ＭＯＳＦＥＴ２１０の第１電流電極に接続されている。トランジスタ２０８の第２電流電極は、信号Ｐ＿ＤＲＩＶＥＲを発生する。トランジスタ２０８の制御電極が、トランジスタ２００の第２電流電極に接続されている。トランジスタ２１０の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２１２の第１電流電極に接続されている。トランジスタ２１０の制御電極が、トランジスタ２０２の制御電極に接続され、これによって電圧Ｐ＿ＢＩＡＳを受信する。トランジスタ２１０の第１電流電極は、その本体にも接続されている。トランジスタ２１２の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２１４の第１電流電極に接続されている。トランジスタ２１２の第２電流電極は、信号Ｎ＿ＤＲＩＶＥＲを発生する。トランジスタ２１２の制御電極が、トランジスタ２０４の制御電極に接続されている。トランジスタ２１４の第２電流電極が、電圧源ＧＮＤを受信する。
【００３７】
ｐ−型ＭＯＳＦＥＴ２１６の第１電流電極が、トランジスタ２０４，２１２の制御電極に接続されている。トランジスタ２１６の第２電流電極が、トランジスタ２０６の第１電流電極に接続されている。トランジスタ２１６の制御電極が、トランジスタ２１２の第２電流電極に接続されている。ＮＡＮＤゲート２１８の第１入力が、データ入力ＤＡＴＡ＿ＩＮを受信する。ＮＡＮＤゲート２１８の第２入力が、制御信号ＥＮＡＢＬＥを受信する。ＮＡＮＤゲート２１８の出力が、トランジスタ２０６の制御電極，および反転器２２０の入力に接続されている。反転器２２０の出力が、トランジスタ２１４の制御電極に接続されている。  ｐ−型ＭＯＳＦＥＴ２２２の第１電流電極が、電圧源ＯＶＤＤを受信する。トランジスタ２２２の第２電流電極が、トランジスタ２００の第２電流電極に接続されている。トランジスタ２２２の制御電極が、電圧源ＶＤＤを受信する。ｐ−型ＭＯＳＦＥＴ２２４の第１電流電極が、電圧源ＯＶＤＤを受信する。トランジスタ２２４の第２電流電極が、トランジスタ２０８の第２電流電極に接続されている。トランジスタ２２４の制御電極が電圧源ＶＤＤを受信する。
【００３８】
２つのトランジスタ２２６，２２８が、トランジスタ２０２，２０４周囲にバイパス経路を形成する。即ち、ｎ−型ＭＯＳＦＥＴ２２６の第１電流電極が、トランジスタ２０２の第１電流電極に接続されている。トランジスタ２２６の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２２８の第１電流電極に接続されている。トランジスタ２２６の第２電流電極は、バイアス電圧ＴＲＩＳＴＡＴＥ＿２．５も受信する。トランジスタ２２８の第２電流電極が、トランジスタ２０４の第２電流電極に接続されている。トランジスタ２２６の制御電極が、電圧レベルＶＤＤに接続されている。トランジスタ２２８の制御電極が、制御信号ＥＮＡＢＬＥ＿１．８を受信する。同様に、２つのトランジスタ２３０，２３２が、トランジスタ２１０，２１２周囲にバイパス経路を形成する。即ち、ｎ−型ＭＯＳＦＥＴ２３０の第１電流電極が、トランジスタ２１０の第１電流電極に接続されている。トランジスタ２３０の第２電流電極が、ｎ−型ＭＯＳＦＥＴ２３２の第１電流電極に接続されている。トランジスタ２３２の第２電流電極が、トランジスタ２１２の第２電流電極に接続されている。トランジスタ２３０の制御電極が、電圧レベルＶＤＤに接続されている。トランジスタ２３２の制御電極が、制御信号ＥＮＡＢＬＥ＿１．８を受信する。
【００３９】
動作において、トランジスタ２００，２０６，２０８，２１４は、電圧変換回路を形成する。信号ＥＮＡＢＬＥ上のアクティブ論理レベルによってイネーブルされたとき、ＮＡＮＤゲート２１８が入力ＤＡＴＡ＿ＩＮを最初に反転する。トランジスタ２００，２０６は、この入力の２回目の反転を行う。最後に、トランジスタ２０８，２１４が、この入力の３回目の反転を行う。出力Ｐ＿ＤＲＩＶＥＲ，Ｎ＿ＤＲＩＶＥＲは、入力ＤＡＴＡ＿ＩＮの論理的相補である。出力Ｐ＿ＤＲＩＶＥＲ，Ｎ＿ＤＲＩＶＥＲは、差電圧レベルを発生するが、これらの電圧レベルは同じ論理レベルに対応する。更に、これらの電圧レベルは、内部電圧源ＧＮＤおよびＶＤＤとはその大きさが異なる。信号ＥＮＡＢＬＥ上のインアクティブ論理レベルによってディゼーブルされたとき、出力Ｐ＿ＤＲＩＶＥＲ，Ｎ＿ＤＲＩＶＥＲはハイ論理レベルに対応する。
【００４０】
トランジスタ２０２，２０４，２１０，２１２は、電圧制限回路を形成する。この電圧制限回路は、入力段１０２内のトランジスタ上にあるゲート−ソース間／ドレイン電圧が、それらのゲート誘電体ブレークダウン電圧を超過しないことを保証する。以下で述べるように、入力段１０２も出力段１０４を保護する。図示の実施例では、ゲート誘電体ブレークダウン電圧は２．４ボルトである。通常、ｎ−型ＭＯＳＦＥＴ２０４，２１２は、トランジスタ２０６，２１４を過剰なドレイン−ゲート間電圧から保護する。同様に、ｐ−型ＭＯＳＦＥＴ２０２，２１０は、トランジスタ２００，２０８を過剰なドレイン−ゲート電圧から保護する。
【００４１】
ＤＡＴＡ＿ＩＮがローの場合、トランジスタ２０６，２０４は導通状態となる。したがって、トランジスタ２０４の第１電流電極はＧＮＤに結合される。トランジスタ２０２は、トランジスタ２００の第２電流電極上の電圧を、（ＧＮＤ＋Ｐ＿ＢＩＡＳ＋Ｖｔｐ）に等しい値に制限する。この電圧レベルは、トランジスタ２０８を導通レベルとし、Ｐ＿ＤＲＩＶＥＲをＯＶＤＤに引き上げる。また、トランジスタ２１０も導通し、電圧レベルＯＶＤＤをトランジスタ２１２の第１電流電極に渡す。トランジスタ２１２は、Ｎ＿ＤＲＩＶＥＲ上の電圧を（Ｎ＿ＢＩＡＳ−Ｖｔｎ）に制限する。Ｖｔｎは、ｎ−型ＭＯＳＦＥＴに対するスレシホルド電圧である。
【００４２】
逆に、ＤＡＴＡ＿ＩＮがハイの場合、トランジスタ２１４，２１２が導通状態となる。したがって、トランジスタ２１２の第１電流電極はＧＮＤに結合される。トランジスタ２１０は、Ｐ＿ＤＲＩＶＥＲ上の電圧を（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）に等しい値に制限する。この電圧レベルは、トランジスタ２００を導通状態とし、トランジスタ２０２の第１電流電極をＯＶＤＤに引き上げる。また、トランジスタ２０２も導通状態となり、電圧レベルＯＶＤＤをトランジスタ２０４の第１電流電極に渡す。トランジスタ２０４は、トランジスタ２０６の第１電流電極上の電圧を（Ｎ＿ＢＩＡＳ−Ｖｔｎ）に制限する。しかしながら、トランジスタ２１６は、トランジスタ２０６の第１電流電極をＮ＿ＢＩＡＳに引き上げる。トランジスタ２１６は、トランジスタ２０６の第１電流電極がＮ＿ＢＩＡＳ以上に上昇しないことを保証する。
【００４３】
出力バッファ１００がイネーブルされておらず、かつＤＡＴＡ＿ＩＮがロー論理レベルに対応する場合、前述のように動作する。
【００４４】
トランジスタ２２６，２２８，２３０，２３２は、電圧制限回路周囲にバイパス路を形成する。高性能モードでは、ＶＤＤおよびＯＶＤＤは双方とも１．８ボルトである。この場合、入力電圧を他の領域に変換する必要はなく、種々のゲート誘電体を保護する必要もない。その結果、トランジスタ２００，２０８双方の第２電流電極は、トランジスタ２０６，２１４の第１電流電極にそれぞれ直接接続される。この経路によって、Ｐ＿ＤＲＩＶＥＲはＧＮＤからＯＶＤＤまで最大限変動することが可能となる。この電圧範囲が、出力バッファ１００の性能を向上させることになる。
【００４５】
トランジスタ２２２，２２４は、弱いトランジスタである。これらのトランジスタは、トランジスタ２００，２０８の第２電流電極によって形成される２つのノードに、細流電流（ｔｒｉｃｋｌｅ  ｃｕｒｒｅｎｔ）を供給する。トランジスタ２２２，２２４は、トランジスタ２０２，２１０によって失われた電流を供給することにより、トランジスタ２０２，２１０の第１電流電極が（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）以下に低下しないことを保証する。
【００４６】
ＢＩＡＳ＿ＴＲＩＳＴＡＴＥ＿２．５は、低電圧レベルであり、イネーブルされると直ちにトランジスタ２０８を導通状態に強制する。トランジスタ２０８は、中間性能モードにある間、出力バッファ１００が高インピーダンス（Ｚ）状態に置かれると直ちに、ＰＤＲＩＶＥＲをＯＶＤＤに駆動する。
【００４７】
図３は、図１に示した出力段１０４の構成図である。抵抗３００の第１端子および抵抗３０２の第１端子が共に接続され、出力ＤＡＴＡ＿ＯＵＴを発生する。抵抗３００の第２端子が、ｐ−型ＭＯＳＦＥＴ３０４の第１電流電極に接続されている。トランジスタ３０４の第２電流電極が、ｐ−型ＭＯＳＦＥＴ３０６の第１電流電極に接続されている。トランジスタ３０４の制御電極が、バイアス電圧Ｐ＿ＢＩＡＳを受信する。トランジスタ３０６の第２電流電極が、供給電圧ＯＶＤＤを受信する。トランジスタ３０６の制御電極が、制御信号Ｐ＿ＤＲＩＶＥＲを受信する。供給電圧ＯＶＤＤは、トランジスタ３０４，３０６双方の本体にも接続されている。抵抗３０２の第２端子が、ｎ−型ＭＯＳＦＥＴ３０８の第１電流電極に接続されている。トランジスタ３０８の第２電流電極が、ｎ−型ＭＯＳＦＥＴ３１０の第１電流電極に接続されている。トランジスタ３０８の制御電極がバイアス電圧Ｎ＿ＢＩＡＳを受信する。トランジスタ３１０の第２電流電源が電圧源ＧＮＤを受信する。トランジスタ３１０の制御電極が、ＮＯＲゲート３１２の出力に接続されている。ＮＯＲゲート３１２の第１入力が、反転器３１４の出力に接続されている。ＮＯＲゲート３１２の第２入力が反転器３１６の出力に接続されている。反転器３１４の入力が制御信号Ｎ＿ＤＲＩＶＥＲを受信する。反転器３１４への入力は、ｐ−型ＭＯＳＦＥＴ３１８の第１電流電極にも接続されている。トランジスタ３１８の第２電流電極が、電圧源ＶＤＤを受信する。トランジスタ３１８の制御電極が、反転器３１４の出力に接続されている。反転器３１６の入力が制御信号ＥＮＡＢＬＥを受信する。
【００４８】
動作において、出力段１０４は三状態可能な反転器である。ＥＮＡＢＬＥがアクティブの場合、トランジスタ３０６，３１０は、入力ＤＡＴＡ＿ＩＮをバッファする。即ち、ＤＡＴＡ＿ＩＮがロー論理レベルの場合、Ｐ＿ＤＲＩＶＥＲおよびＮ＿ＤＲＩＶＥＲは双方とも論理ハイ値となる。ハイ論理値は、トランジスタ３０６を非導通状態に置き、トランジスタ３１０を導通状態に置く。トランジスタ３１０は、抵抗３００，３０２の第１端子によって形成されるノードをＧＮＤに引き下げる。ＤＡＴＡ＿ＩＮがハイ論理レベルの場合、Ｐ＿ＤＲＩＶＥＲおよびＮ＿ＤＲＩＶＥＲは双方とも論理ロー値となる。ロー論理値は、トランジスタ３０６を導通状態に置き、トランジスタ３１０を非導通状態に置く。トランジスタ３０６は、抵抗３００，３０２の第１端子によって形成されるノードを、ＯＶＤＤに引き上げる。ＥＮＡＢＬＥがインアクティブの場合、入力段１０２はＰ＿ＤＲＩＶＥＲをハイ論理レベルに駆動し、トランジスタ３０６を非導通状態に置く。インアクティブなＥＮＡＢＬＥ信号は、ＮＯＲゲート３１２にロー論理レベルを発生させ、更に、トランジスタ３１０を非導通状態に置く。この「三状態」において、抵抗３００，３０２の第１端子によって形成されるノードは、いずれの電圧レベルにも駆動されない。
【００４９】
トランジスタ３０４，３０８は、出力段１０４上のトランジスタ上にあるゲート−ソース間／ドレイン電圧が、それらのゲート誘電体ブレークダウン電圧を超過しないことを保証する。通常、ｐ−型ＭＯＳＦＥＴ３０４は、トランジスタ３０６を過剰なドレイン−ゲート間電圧から保護する。同様に、ｎ−型ＭＯＳＦＥＴ３０８は、トランジスタ３１０を過剰なドレイン−ゲート電圧から保護する。
【００５０】
ＤＡＴＡ＿ＩＮがローの場合、トランジスタ３０４，３０６は非導通状態となる。逆に、トランジスタ３０８，３１０は導通状態となる。したがって、トランジスタ３１０は、抵抗３００，３０２の第１端子によって形成されるノードを、ＧＮＤに引き下げる。トランジスタ３０４，３０６の接続によって形成されたノードは、（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）に等しい電圧レベルとなる。逆に、トランジスタ３０８，３１０の接続によって形成されたノードは、ＧＮＤに等しい電圧レベルとなる。トランジスタ３０６のゲート−ソース間電圧は、（Ｐ＿ＤＲＩＶＥＲ−ＯＶＤＤ）または（ＯＶＤＤ−ＯＶＤＤ）即ち０ボルトとなる。トランジスタ３０４のゲート−ソース間電圧は、（Ｐ＿ＢＩＡＳ−（Ｐ＿ＢＩＡＳ＋Ｖｔｐ））即ち単に（−Ｖｔｐ）となる。トランジスタ３１０のゲート−ソース間電圧は、（ＶＤＤ−ＧＮＤ）即ち単にＶＤＤとなる。トランジスタ３０８のゲート−ソース間電圧は、（Ｎ＿ＢＩＡＳ−ＧＮＤ）または（ＶＤＤ−ＧＮＤ）即ち単にＶＤＤとなる。
【００５１】
ＤＡＴＡ＿ＩＮがハイの場合、トランジスタ３０４，３０６は導通状態となる。逆に、トランジスタ３１０，３０８は非導通状態となる。したがって、トランジスタ３０６は抵抗３００，３０２の第１端子によって形成されるノードを、ＯＶＤＤに引き上げる。トランジスタ３０４，３０６の接続によって形成されたノードは、ＯＶＤＤに等しい電圧レベルとなる。逆に、トランジスタ３０８，３１０の接続によって形成されたノードは、（Ｎ＿ＢＩＡＳ−Ｖｔｎ）または（ＶＤＤ−Ｖｔｎ）に等しい電圧レベルとなる。トランジスタ３０６のゲート−ソース間電圧は、（Ｐ＿ＤＲＩＶＥＲ−ＯＶＤＤ）または（（Ｐ＿ＢＩＡＳ＋Ｖｔｐ）−ＯＶＤＤ）となる。トランジスタ３０４のゲート−ソース間電圧は、（Ｐ＿ＢＩＡＳ−ＯＶＤＤ）となる。トランジスタ３１０のゲート−ソース間電圧は、（ＧＮＤ−ＧＮＤ）即ち単に０ボルトとなる。トランジスタ３０８のゲート−ソース間電圧は、（Ｎ＿ＢＩＡＳ−（ＶＤＤ−Ｖｔｎ）または（ＶＤＤ−（ＶＤＤ−Ｖｔｎ））即ち単にＶｔｎとなる。トランジスタ３１８は、Ｎ＿ＤＲＩＶＥＲがＮ＿ＢＩＡＳ以上に上昇しないことを保証する。
【００５２】
直列接続された抵抗３００，３０２は、２つの目的に供する。第１に、抵抗３００，３０２は、出力バッファ１００の出力インピーダンスを、パッド１０６に接続されたデバイスの入力ンピーダンスと一致させる。第２に、抵抗３００，３０２は、トランジスタ３０４，３０６，３０８，３１０が全てオンの場合に、これらを通過する電流を最少に抑える。この電流は、しばしば「クローバー（ｃｒｏｗｂａｒ）」電流と呼ばれている。クローバー電流が発生するのは、出力段１０４がある状態から他方の状態に切り替わり、かつトランジスタ３０６，３１０が双方とも一時的にオンとなっている場合である。
【００５３】
図４は、図１に図示したデコーダ１０８のブロック図を示す。反転器４００の出力が、制御信号ＢＩＡＳ＿１．８を発生する。反転器４００の入力が、反転器４０２の出力に接続されている。反転器４０２の入力が、制御信号ＥＮＡＢＬＥ＿１．８を受信する。反転器４０４の出力が、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥを発生する。反転器４０４の入力が、ＮＡＮＤゲート４０６の出力に接続されている。ＮＡＮＤゲート４０６の第１入力が、反転器４０２の出力に接続されている。ＮＡＮＤゲート４０６の第２入力が、反転器４０８の出力に接続されている。反転器４０８の入力が、制御信号ＥＮＡＢＬＥを受信する。反転器４１０の出力が、制御信号ＢＩＡＳ＿２．５を発生する。反転器４１０の入力が、ＮＡＮＤゲート４１２の出力に接続されている。ＮＡＮＤゲート４１２の第１入力が、制御信号ＥＮＡＢＬＥを受信する。ＮＡＮＤゲート４１２の第２入力が、制御信号ＥＮＡＢＬＥ＿２．５を受信する。反転器４１４の出力が、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥ＿２．５を発生する。反転器４１４の入力が、ＮＡＮＤゲート４１６の出力に接続されている。ＮＡＮＤゲート４１６の第１入力が、反転器４０８の出力に接続されている。ＮＡＮＤゲート４１６の第２入力が、制御信号ＥＮＡＢＬＥ＿２．５を受信する。反転器４１８の出力が、制御信号ＢＩＡＳ＿３．３を発生する。反転器４１８の入力が、ＮＡＮＤゲート４２０の出力に接続されている。ＮＡＮＤゲート４２０の第１入力が、制御信号ＥＮＡＢＬＥを受信する。ＮＡＮＤゲート４２０の第２入力が、制御信号ＥＮＡＢＬＥ＿３．３を受信する。
【００５４】
図５は、図１に図示したバイアス発生器１１０の構成図を示す。バイアス発生器１１０は、第１部分５００および第２部分５０２から成る。第１部分５００は、バイアス電圧Ｐ＿ＢＩＡＳを発生する。第２部分５０２は、バイアス電圧ＴＲＩＳＴＡＴＥ＿２．５を発生する。
【００５５】
第１部分５００について説明を続ける。４つのｐ−型ＭＯＳＦＥＴ５０４，５０６，５０８，５１０が、電圧源ＶＤＤと電圧源ＧＮＤとの間に直列に接続されている。即ち、トランジスタ５０４の第１電流電極が、電圧源ＶＤＤを受信する。トランジスタ５０４の第２電流電極が、トランジスタ５０６の第１電流電極に接続されている。トランジスタ５０６の第２電流電極が、その制御電極、およびトランジスタ５０８の第１電流電極に接続されている。トランジスタ５０６の第２電流電極は、バイアス電圧Ｐ＿ＢＩＡＳを発生する。トランジスタ５０８の第２電流電極が、その制御電極、およびトランジスタ５１０の第１電流電極に接続されている。トランジスタ５１０の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５０４，５０６，５０８，５１０の各々の第１電流電極は、それらの各本体に接続されている。
【００５６】
ｐ−型ＭＯＳＦＥＴ５１２の第１電流電極が、電圧源ＶＤＤを受信する。トランジスタ５１２の第２電流電極が、トランジスタ５０４の制御電極に接続されている。トランジスタ５１２の制御電極が、反転器５１４の出力に接続されている。反転器５１４の入力が、制御信号ＢＩＡＳ＿１．８を受信する。トランジスタ５０４の制御電極は、ｎ−型ＭＯＳＦＥＴ５１６の第１電流電極にも接続されている。トランジスタ５１６の第２電流電極が、反転器５１８の出力に接続されている。トランジスタ５１６の制御電極および反転器５１８の入力が、制御信号ＢＩＡＳ＿３．３を受信する。パス・ゲート５２０の第１端子が、トランジスタ５１６の第１電流電極に接続されている。パス・ゲート５２０の第２端子が、トランジスタ５０４の第２電流電極に接続されている。パス・ゲート５２０のｎ−型ＭＯＳＦＥＴの制御電極が、制御信号ＢＩＡＳ＿２．５を受信する。パス・ゲート５２０内のｐ−型ＭＯＳＦＥＴの制御電極が、反転器５２２の出力に接続されている。反転器５２２の入力が、制御信号ＢＩＡＳ＿２．５を受信する。ｎ−型ＭＯＳＦＥＴ５２４の第１電流電極が、トランジスタ５０８の第２電流電極に接続されている。トランジスタ５２４の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５２４の制御電極が、反転器５１８の出力に接続されている。
【００５７】
３つのコンデンサ５２６，５２８，５３０が、第１部分５００の出力と電圧源ＧＮＤとの間に接続されている。コンデンサ５２６は、トランジスタ５０６の第２電流電極に直接接続されている。コンデンサ５２８，５３０は、個々に２つのパス・ゲート５３２，５３４を介して、トランジスタ５０６の第２電流電極に接続されている。即ち、コンデンサ５２６の第１端子が、トランジスタ５０６の第２電流電極に接続されている。コンデンサ５２６の第２端子が、電圧源ＧＮＤを受信する。コンデンサ５２８の第１端子が、パス・ゲート５３２の第１端子に接続されている。コンデンサ５２８の第２端子が、電圧源ＧＮＤを受信する。パス・ゲート５３２の第２端子が、トランジスタ５０６の第２電流電極に接続されている。コンデンサ５３０の第１端子が、パス・ゲート５３４の第１端子に接続されている。コンデンサ５３０の第２端子が、電圧源ＧＮＤを受信する。パス・ゲート５３４の第２端子が、トランジスタ５０６の第２電流電極に接続されている。
【００５８】
ｎ−型ＭＯＳＦＥＴ５３６が、コンデンサ５２８に並列に接続されている。トランジスタ５３６の第１電流電極が、コンデンサ５２８の第１端子に接続されている。トランジスタ５３６の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５３６の制御電極が、ＮＯＲゲート５３８の出力に接続されている。ＮＯＲゲート５３８の出力は、パス・ゲート５３２内のｐ−型デバイス、および反転器５４０の入力にも接続されている。反転器５４０の出力は、パス・ゲート５３２内のｎ−型デバイスに接続されている。
【００５９】
ｎ−型ＭＯＳＦＥＴ５４２が、コンデンサ５３０に並列に接続されている。トランジスタ５４２の第１電流電極が、コンデンサ５３０の第１端子に接続されている。トランジスタ５４２の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５４２の制御電極が、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥを受信する。制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥは、パス・ゲート５３４内のｐ−型デバイスにも接続されている。反転器５４４の出力が、パス・ゲート５３４内のｎ−型デバイスに接続されている。反転器５４４の入力が、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥを受信する。
【００６０】
ｎ−型ＭＯＳＦＥＴ５４６およびｐ−型ＭＯＳＦＥＴ５４８も、第１部分５００の出力に接続されている。トランジスタ５４６の第１電流電極が、トランジスタ５０６の第２電流電極に接続されている。トランジスタ５４６の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５４６の制御電極が、制御信号ＢＩＡＳ＿１．８を受信する。トランジスタ５４８の第１電流電極が、トランジスタ５０６の第２電流電極に接続されている。トランジスタ５４８の第２電流電極が、電圧源ＶＤＤを受信する。トランジスタ５４８の制御電極が、反転器５４４の出力に接続されている。
【００６１】
動作において、４つのトランジスタ５０４，５０６，５０８，５１０は、第１部分５００の出力において、２つの電圧レベルの１つ、２／３＊ＶＤＤまたは１／３＊ＶＤＤを発生する。２つのトランジスタ５４６，５４８は、第１部分５００の出力において２つの電圧レベルの１つ、ＶＤＤまたはＧＮＤを発生する。第１部分５００の制御信号入力の各々は、互いに他方を除外する。
【００６２】
ディゼーブルされた場合または三状態動作サブモードに置かれた場合、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥはアクティブとなり、他の制御信号は全てインアクティブとなる。ＢＩＡＳ＿ＴＲＩＳＴＡＴＥは、トランジスタ５４８を導通状態に置き、第１部分５００の出力を電圧源ＶＤＤに引き上げる。
【００６３】
下位互換モードでは、Ｐ＿ＢＩＡＳは２／３＊ＶＤＤ即ち１．２ボルトに等しくなる。この場合、制御信号ＢＩＡＳ＿３．３がアクティブとなり、ロー論理レベルをトランジスタ５０４の制御電極に結合する。トランジスタ５０４のロー論理レベルが、これを導通状態に置く。トランジスタ５０６，５０８，５１０は、これによって、３つのダイオード接続トランジスタを形成する。この構成では、第１部分５００の出力は、事実上、第１「ダイオード」トランジスタ５０６と、第２「ダイオード」トランジスタ５０８との間から取られる。
【００６４】
高性能モードでは、Ｐ＿ＢＩＡＳはＧＮＤ即ち０ボルトに等しくなる。この場合、制御信号ＢＩＡＳ＿１．８はアクティブとなり、電圧源ＶＤＤをトランジスタ５０４の制御電極に接続する。トランジスタ５０４の制御電極上のハイ値が、これを非導通状態に置く。一旦直列接続されているトランジスタのいずれか１つが非導通状態となると、トランジスタ５０６の第２電流電極はフロート状態となる。しかしながら、制御信号ＢＩＡＳ＿１．８は、トランジスタ５４６も導通状態に置くので、第１部分５００の出力を電圧レベルＧＮＤに引き下げる。
【００６５】
中間性能モードでは、Ｐ＿ＢＩＡＳは１／３＊ＶＤＤ即ち０．６ボルトに等しくなる。この場合、制御信号ＢＩＡＳ＿２．５はアクティブとなり、トランジスタ５０４の制御電極を、パス・ゲート５２０を通じて、その第２電流電極に結合する。これによって、トランジスタ５０４はダイオードとして構成される。また、制御信号ＢＩＡＳ＿２．５は、トランジスタ５０８の第２電流電極を電圧源ＧＮＤに直接接続する。トランジスタ５１０は、第１部分５００の動作においては、その一部をなさない。これによって、トランジスタ５０４，５０６，５０８は、３つのダイオード接続トランジスタを形成する。この構成では、第１部分５００の出力は、第２「ダイオード」トランジスタ５０６と第３「ダイオード」トランジスタ５０８との間から取られる。
【００６６】
コンデンサ５２６，５２８，５３０は、電荷再分配回路を形成する。コンデンサ５２６の容量は、第１部分５００によって出力される電圧を、出力バッファ１００内またはその付近にあり得るあらゆるノイズから隔離するのに役立つ。コンデンサ５２８，５３０は、トランジスタ５０４，５０６，５０８，５１０の必要なサイズを縮小する。第１部分５００が三状態から出ると、コンデンサ５２８，５３０の一方または双方は、それらの対応するパス・ゲートを通じて、出力に接続される。すると、選択されたコンデンサ（群）は、以前にはコンデンサ５２６のみに蓄積されていた電荷を共有即ち再分配することができる。この電荷再分配方法論により、第１部分５００は、トランジスタ５０４，５０６，５０８，５１０の所与のサイズで通常達成可能なものよりも、高速かつ低電力で動作することが可能となる。
【００６７】
高性能モードでは、コンデンサ５２８，５３０は常に第１部分５００の出力に接続されている。下位互換動作モードでは、コンデンサ５２６，５２８は初期状態において出力に接続されている。出力バッファ１００が三状態サブモードから出ると、３つのコンデンサは全て出力に接続される。第１部分５００によって出力される電圧は、電圧および相対容量（ｒｅｌａｔｉｖｅ  ｃａｐａｃｉｔａｎｃｅ）の関数である。
【００６８】
【数１】
0003590535.tif 000002
ここで、Ｃは、参照されるエレメントの容量である。図示の実施例では、３つの容量は等しい。したがって、Ｐ＿ＢＩＡＳは、ＶＤＤ＊（２／３）即ち１．２ボルトに等しくなる。中間性能動作モードでは、コンデンサ５２６のみが初期状態において出力に接続されている。出力バッファ１００が三状態サブモードから出ると、この場合も３つのコンデンサ全てが出力に接続される。第１部分５００によって出力される電圧は、電圧および相対容量の関数である。
【００６９】
【数２】
0003590535.tif 000003
図示の実施例では、３つの容量は等しい。したがって、Ｐ＿ＢＩＡＳは、ＶＤＤ＊（１／３）即ち０．６ボルトに等しくなる。下位互換モードおよび中間性能モードでは、トランジスタ５３６，５４２は、コンデンサが出力に接続されていない場合、それらに関連するコンデンサを放電させる。
【００７０】
続いて第２部分５０２を説明する。ｐ−型ＭＯＳＦＥＴ５５０の第１電流電極およびｐ−型ＭＯＳＦＥＴ５５２の第１電流電極が互いに接続され、バイアス電圧ＴＲＩＳＴＡＴＥ＿２．５を発生する。トランジスタ５５０の第２電流電極が、ｐ−型ＭＯＳＦＥＴ５５４の第１電流電極に接続されている。トランジスタ５５４の第２電流電極が、電圧源ＶＤＤを受信する。トランジスタ５５２の第２電流電極が、電圧源ＧＮＤを受信する。トランジスタ５５２の制御電極が、反転器５５６の出力に接続されている。反転器５５６の入力が、制御信号ＢＩＡＳ＿ＴＲＩＳＴＡＴＥ＿２．５を受信する。５つの追加の反転器５５８，５６０，５６２，５６４，５６６が、入力から出力に直列に接続されている。反転器５６６の出力が、トランジスタ５５４の制御電極に接続されている。反転器５６０の出力が、トランジスタ５５０の制御電極に接続されている。
【００７１】
動作において、第２部分５０２自体は、出力バッファ１００がイネーブルされると、三状態となる。即ち、トランジスタ５２２または５５４のいずれもが導通状態にない。出力バッファ１００がディゼーブルされ、中間性能モードから三状態モードに入ると、第２部分５０２は、トランジスタ５５２を導通状態に置くことによって、（Ｖｔｐ＋ＧＮＤ）に等しいバイアス電圧を出力する。トランジスタ５５０は、トランジスタ５５４が導通状態になる前に、非導通状態に置かれる。このイベントの順序により、クローバー電流がトランジスタ５５０，５５２，５５４に流れないことを保証する。第２部分５０２は、出力バッファ１００が三状態サブモードを出て中間性能モードになると、パルスを発生する。最初に、トランジスタ５５２が非導通状態に置かれる。次に、トランジスタ５５０が導通状態に置かれる。尚、トランジスタ５５４は既に導通状態にあることに注意されたい。次に、第２部分５０２は、出力ＴＲＩＳＴＡＴＥ＿２．５を電圧源ＶＤＤに駆動する。３ゲート遅延長の後、トランジスタ５５４がオフとなり、第２部分５０２の出力を三状態とする。
【００７２】
当業者は、本発明の精神から逸脱することなく、変更や変形が可能であることを認めよう。例えば、図２に示した電圧制限回路におけるｐ−型ＭＯＳＦＥＴおよびｎ−型ＭＯＳＦＥＴを逆にしてもよい。また、図示の実施例では、Ｎ＿ＢＩＡＳをＶＤＤに接続した。他の実施例では、Ｐ＿ＢＩＡＳと同様に、Ｎ＿ＢＩＡＳをプログラムしてもよい。同様に、電圧制限回路内の各トランジスタおよび／またはトランジスタ３０４，３０８の双方を、別個にプログラムしてもよい。したがって、本発明は、特許請求の範囲に該当する全ての変形および変更を包含することを意図するものである。
【図面の簡単な説明】
【図１】本発明の一実施例による出力バッファのブロック図。
【図２】図１に示した入力段の構成図。
【図３】図１に示した出力段の構成図。
【図４】図１に示したデコーダのブロック図。
【図５】図１に示したバイアス発生器の構成図。
【符号の説明】
１００        出力バッファ
１０２        入力段
１０４        出力段
１０６        パッド
１０８        デコーダ
１１０        バイアス発生器
２００，２０２，２０４，２０６    トランジスタ
２０２，２０８，２１０，２１６，２２２，２２４，３０４，３０６，３１８，５０４，５０６，５０８，５１０，５１２，５４８        ｐ−型ＭＯＳＦＥＴ
２０４，２０６，２１２，２１４，２２６，２２８，２３０，２３２，３０８，３１０，５１６，５２４，５３６，５４２，５４６，５５０，５５２，５５４    ｎ−型ＭＯＳＦＥＴ
２１８，４０６，４１２，４１６，４２０        ＮＡＮＤゲート
２２０，３１４，３１６，４００，４０２，４０４，４０８，４１０，４１４，４１８，５１４，５１８，５２２，５４０，５４４，５５６，５５８，５６０，５６２，５６４，５６６        反転器
３００，３０２    抵抗
３１２        ＮＯＲゲート
５００        第１部分
５０２        第２部分
５２０，５３２，５３４        パス・ゲート
５２６，５２８，５３０    コンデンサ
【図１】
0003590535.tif 000004
【図２】
0003590535.tif 000005
【図３】
0003590535.tif 000006
【図４】
0003590535.tif 000007
【図５】
0003590535.tif 000008