(57)【特許請求の範囲】
【請求項１】
ＦＥＴのゲートに供給する第１バイアス電圧およびソースまたはドレインに供給する第２のバイアス電圧の供給を制御するバイアス制御回路であって、
第１、第２バイアス電圧の供給タイミングを示す第１信号、第２信号を生成する生成手段と、
第１信号が有効なときのみ第１バイアス電圧をゲートに出力する第１電源手段と、
第１信号が有効なときのみ電源電圧を昇圧して出力する第２電源手段と、
前記第２電源手段の出力とソースまたはドレインとの間に設けられたスイッチ手段と、
前記スイッチ手段を導通制御する期間より長い期間、前記電源手段からのバイアス電圧を出力させるよう制御し、前記第１信号及び前記第２信号がともに有効なとき前記スイッチ手段を導通することにより、前記第２電源手段により出力される電圧を第２バイアス電圧として前記ソースまたはドレインに供給する制御手段と
を備えることを特徴とするバイアス制御回路。
【請求項２】
第１電源手段はその出力が確定したことを示す確定信号を出力し、前記生成手段は、確定信号により第２信号を生成することを特徴とする請求項１記載のバイアス制御回路。
【請求項３】
前記制御手段は、第１信号と第２信号との論理積をとることを特徴とする請求項１記載のバイアス制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイアス電圧を供給するタイミングに制約があるＦＥＴを使用した回路において、そのタイミングを制御するバイアス制御回路に関する。
【０００２】
【従来の技術】
近年、移動通信装置の普及に伴って、高周波素子の利用が増加している。たとえば、携帯電話の送信パワーアンプ内においては、ＧａＡｓ  ＦＥＴという高周波素子の使用が主流となってきている。このＦＥＴは、ゲート、ドレイン、ソースの３端子にバイアス電圧を供給するタイミングに制約があり、この制約を守らなかった場合、ＦＥＴ内部で電流が過大に流れ、ＦＥＴの性能劣化ないし破壊を引き起こす。
【０００３】
このため、従来の携帯電話で用いられているバイアス制御回路では、次のような方法により、ＦＥＴに供給する電圧のタイミングを管理している。
図６は第１の従来技術におけるバイアス制御回路の構成図を示す。
図において電池端子ＶＢＡＴＴから＋３．６Ｖの電圧が昇圧型ＤＣ−ＤＣコンバータ６０１と反転型ＤＣ−ＤＣコンバータ６０３に供給される。
【０００４】
昇圧型ＤＣ−ＤＣコンバータ６０１は、電源電圧を昇圧して＋５Ｖの電圧を出力し、反転型ＤＣ−ＤＣコンバータ６０３は、電源電圧を反転して−３．６Ｖの電圧をゲートに出力する。
スイッチ６０２は、インバータ６０６を介して制御部６０４から入力されるＰＡＢＡＴ信号に応じて、昇圧型ＤＣ−ＤＣコンバータ６０１からの出力電圧をドレインへ導通する。
【０００５】
送信パワーアンプ６０５は、たとえばＧａＡｓ  ＦＥＴであり、ゲートに反転型ＤＣ−ＤＣコンバータ６０３からの−３．６Ｖの電圧と、ドレインに昇圧型ＤＣ−ＤＣコンバータ６０１からスイッチ６０２を介して＋５Ｖの電圧とが供給される。
この送信パワーアンプ６０５のＦＥＴにおいて、ゲートとドレインとに電圧を供給するタイミングは次の通りでなければならない。
（１）電源供給時はゲートに負電圧を供給し、ゲート電圧が所定の電圧に達した後、ドレインに正電圧を供給する。
（２）電源供給停止時はドレインへの電圧供給を停止した後、ゲートへの電圧供給を停止する。
【０００６】
もし、電圧の供給／供給停止のタイミングが上記（１）、（２）と異なり逆転すると、ＦＥＴ内でドレイン電流が過大に流れ、その結果、電池の消耗や、ＦＥＴの性能劣化ないし破壊を引き起こす。
制御部６０４はマイクロコンピュータにより実現され、出力ポートからＧＡＴＥ  ＯＮ信号、ＰＡＢＡＴ信号を出力する。詳しくは、ＧＡＴＥ  ＯＮ信号により反転型ＤＣ−ＤＣコンバータ６０３の動作／非動作を制御し、ＰＡＢＡＴ信号により、昇圧型ＤＣ−ＤＣコンバータ６０１の動作／非動作およびスイッチ６０２の導通を制御する。
【０００７】
図７において、図６のバイアス制御回路のタイム・チャートを示す。
制御部６０４のＰＡＢＡＴ信号（（Ｂ））の”Ｌ”期間は、制御部６０４のＧＡＴＥ  ＯＮ信号（（Ａ））の”Ｌ”期間より短い。制御部６０４は、上記（１）、（２）の制約を満たすように、同図（Ａ）、（Ｂ）のタイミングでＧＡＴＥ  ＯＮ信号、ＰＡＢＡＴ信号を出力する。
ＧＡＴＥ  ＯＮ信号が反転型ＤＣ−ＤＣコンバータ６０３に入力されると、反転型ＤＣ−ＤＣコンバータ６０３は、ＧＡＴＥ  ＯＮ信号が”Ｌ”の間、＋３．６Ｖの電源電圧を−３．６Ｖに反転して、（Ｅ）に示す信号を出力する。
【０００８】
ＰＡＢＡＴ信号が昇圧型ＤＣ−ＤＣコンバータ６０１に入力されると、昇圧型ＤＣ−ＤＣコンバータ６０１は、ＰＡＢＡＴ信号が”Ｌ”の間、＋３．６Ｖの電源電圧を＋５Ｖに昇圧して、（Ｄ）に示す信号を出力する。また、ＰＡＢＡＴ信号は、インバータ６０６を介してスイッチ６０２にも入力され、ＰＡＢＡＴ信号が”Ｌ”の期間、スイッチ６０２は昇圧型ＤＣ−ＤＣコンバータ６０１からの出力電圧を導通し、（Ｆ）に示す信号を出力する。
【０００９】
このように第１の従来技術においては、ＧＡＴＥ  ＯＮ信号およびＰＡＢＡＴ信号の出力タイミングにより、ＦＥＴへの電圧供給タイミングを制御している。
次に、図８に第２の従来技術におけるバイアス制御回路を示す。
図８において、ＶＢＡＴＴ＋３．６Ｖ、制御部６０４、昇圧型ＤＣ−ＤＣコンバータ６０１、反転型ＤＣ−ＤＣコンバータ６０３、スイッチ６０２、送信パワーアンプ６０５は、第１の従来技術と同様である。
【００１０】
同図は、図６に対して、昇圧型ＤＣ−ＤＣコンバータ６０１にＰＡＢＡＴ信号が入力される代わりに、ＧＡＴＥ  ＯＮ信号が入力されている点が異なっている。これにより昇圧型ＤＣ−ＤＣコンバータ６０１の出力期間が長くなるので、スイッチ６０２が導通している間は、確定した＋５Ｖ電圧を送信パワーアンプ６０５のドレインに供給することになる。
【００１１】
図９に図８のバイアス制御回路のタイム・チャートを示す。
同図は、制御部６０４のＧＡＴＥ  ＯＮ信号（（Ａ））が”Ｌ”の間、昇圧型ＤＣ−ＤＣコンバータ６０１が動作するので、（Ｄ）に示すように、図７に対して昇圧型ＤＣ−ＤＣコンバータ６０１の出力タイミングが異なっている。
【００１２】
【発明が解決しようとする課題】
ところで、第１、第２の従来技術のバイアス制御回路においては、次のような問題があった。
すなわち、まず第１の従来技術においては、図１０のタイム・チャートに示すように、制御部６０４の誤動作によりＧＡＴＥ  ＯＮ信号の出力（Ａ）とＰＡＢＡＴ信号の出力（Ｂ）の出力タイミングが逆転した場合、送信パワーアンプ６０５にバイアス電圧を供給する反転型ＤＣ−ＤＣコンバータ６０３（（Ｅ））とスイッチ６０２（（Ｆ））の立ち上がりと立ち下がりのタイミングが逆転し、ＦＥＴが劣化ないし破壊されるという問題があった。上記誤動作は、たとえば、ノイズにより制御部６０４が暴走した場合や、バッテリ電圧の低下により動作が不安定になった場合などに生じる。
【００１３】
上記は制御部６０４が誤動作した場合に起こる問題であるが、制御部６０４が正常に動作した場合においても問題がある。
その１つは、昇圧型ＤＣ−ＤＣコンバータ６０１および反転型ＤＣ−ＤＣコンバータ６０３が、図７中の（ａ）、（ｂ）に示した区間で無駄な電流を消費することである。この原因は、（ａ）の区間については、上記の逆転を防止するために、あらかじめ２信号の出力タイミングの間に必要以上の時間差をとっているからであり、（ｂ）の区間については、実際の送信信号期間よりも早い時点でＰＡＢＡＴ信号を出力しているからである。早い時点でＰＡＢＡＴ信号を出力しているのは、送信信号期間の開始時に、確定した＋５Ｖ電圧を供給するために、その立ち上がり時間（昇圧型ＤＣ−ＤＣコンバータ６０１の出力段にコンデンサがあるため必然的になまっている）を見込んでいるからである。
【００１４】
他の１つの問題は、図７中の（ｃ）に示した区間で、送信パワーアンプ６０５において無駄な電力を消費することである。これは、（ｃ）の区間では、スイッチ６０２を介して昇圧型ＤＣ−ＤＣコンバータ６０１からバイアス電圧が供給されるのが原因となっている。
次に、第２の従来技術においては、図１１のタイム・チャートに示すように、制御部６０４の誤動作によりＧＡＴＥ  ＯＮ信号（（Ａ））とＰＡＢＡＴ信号（（Ｂ））の出力期間が逆転した場合、（ｄ）の区間で反転型ＤＣ−ＤＣコンバータ６０３（（Ｅ））とスイッチ６０２（（Ｆ））の立ち上がりと立ち下がりとタイミングが逆転し、送信パワーアンプ６０５に電源を供給するタイミングが逆転するので、ＦＥＴの劣化ないし破壊を引き起こすという問題があった。
【００１５】
上記の点に鑑み本発明は、上記した従来技術の課題を一掃し、ＦＥＴの劣化および破壊からの保護および低消費電力化を図るバイアス制御回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るバイアス制御回路は、ＦＥＴのゲートに供給する第１バイアス電圧およびソースまたはドレインに供給する第２バイアス電圧の供給を制御するバイアス制御回路であって、第１、第２バイアス電圧の供給タイミングを示す第１信号、第２信号を生成する生成手段と、第１信号が有効なとき第１バイアス電圧をゲートに出力する第１電源手段と、第１信号が有効なとき所定の電圧を出力する第２電源手段と、第２電源の出力とソースまたはドレインとの間に設けられたスイッチ手段と、第１信号および第２信号がともに有効なときスイッチ手段を導通することにより、所定の電圧を第２バイアス電圧として前記ソースまたはドレインに供給する制御手段とを備えることを特徴とする。
【００１７】
また、第１電源手段はその出力が確定したことを示す確定信号を出力し、前記生成手段は確定信号により第２信号を生成することを特徴とすることもできる。
また、前記制御手段は、第１信号と第２信号との論理積をとることを特徴とすることもできる。
【００１８】
【発明の実施の形態】
図１は、第１の実施形態におけるバイアス制御回路の構成図である。
バイアス制御回路は、昇圧型ＤＣ−ＤＣコンバータ１０１と、スイッチ１０２と、反転型ＤＣ−ＤＣコンバータ１０３と、制御部１０４と、送信パワーアンプ１０５と、ＮＯＲゲート１０６とから構成され、携帯電話中の送信部最終段の送信パワーアンプ（ＦＥＴ）に対するバイアス電圧の供給を制御する。
【００１９】
図１においてＶＢＡＴＴは、バッテリから供給される＋３．６Ｖの電源電圧を示す。
昇圧型ＤＣ−ＤＣコンバータ１０１は、制御部１０４の制御下で、＋３．６Ｖの電源電圧を昇圧して＋５Ｖの電圧を出力する。
反転型ＤＣ−ＤＣコンバータ１０３は、制御部１０４の制御の下で、＋３．６Ｖの電源電圧を反転して−３．６Ｖの電圧を出力する。
【００２０】
制御部１０４はマイクロコンピュータにより実現され、出力ポートからＧＡＴＥ  ＯＮ信号、ＰＡＢＡＴ信号を出力する。詳しくは、ＧＡＴＥ  ＯＮ信号により、昇圧型ＤＣ−ＤＣコンバータ１０１および反転型ＤＣ−ＤＣコンバータ１０３の動作／非動作を制御し、同信号をＮＯＲゲート１０６に出力する。またＰＡＢＡＴ信号をＮＯＲゲート１０６に出力する。ＰＡＢＡＴ信号の”Ｌ”の期間はＧＡＴＥ  ＯＮ信号の”Ｌ”の期間より短く、従来技術に比べて、立ち下がりタイミングが送信信号期間の開始時点に近付いている。なお、この送信信号期間は、国内携帯電話機（ＰＤＣ）ではＴＤＭＡタイムスロット２０ｍｓの１／３デューティで約６．６７ｍｓである。
【００２１】
ＮＯＲゲート１０６はＧＡＴＥ  ＯＮ信号とＰＡＢＡＴ信号がともに”Ｌ”であるときのみ、”Ｈ”を出力する。
スイッチ１０２はＮＯＲゲート１０６の出力が”Ｈ”の間、導通することにより昇圧型ＤＣ−ＤＣコンバータ１０１の出力の＋５Ｖ電圧を送信パワーアンプ１０５のドレインに供給する。
【００２２】
送信パワーアンプ１０５はＧａＡｓ  ＦＥＴなどのＦＥＴであり、ゲートに反転型ＤＣ−ＤＣコンバータ１０３からの−３．６Ｖの電圧、ドレインに昇圧型ＤＣ−ＤＣコンバータ１０１からの＋５Ｖの電圧がスイッチ１０２を介してバイアス電圧として供給される。
以上のように構成された本実施形態におけるバイアス制御回路について、その動作を説明する。
【００２３】
図２は図１のバイアス制御回路の制御部１０４が正常に動作した場合のタイム・チャートである。
制御部１０４は、従来の技術で既述した（１）、（２）を満たすように、同図ＧＡＴＥ  ＯＮ信号（（Ａ））、ＰＡＢＡＴ信号（（Ｂ））のタイミングでＧＡＴＥ  ＯＮ信号、ＰＡＢＡＴ信号を出力する。
【００２４】
この２つの信号がＮＯＲゲート１０６に入力され、（Ｃ）で示す信号が出力される。
一方、ＧＡＴＥ  ＯＮ信号（（Ａ））が昇圧型ＤＣ−ＤＣコンバータ１０１および反転型ＤＣ−ＤＣコンバータ１０３に入力されると、昇圧型ＤＣ−ＤＣコンバータ１０１は＋３．６Ｖの電源電圧を＋５Ｖに昇圧して（Ｄ）に示す信号を出力し、反転型ＤＣ−ＤＣコンバータ１０３は＋３．６Ｖの電源電圧を−３．６Ｖに反転して（Ｅ）に示す信号を出力する。
【００２５】
（Ｃ）で示す信号がスイッチ１０２に入力されている期間、スイッチ１０２は昇圧型ＤＣ−ＤＣコンバータ１０１からの出力電圧を導通し、（Ｆ）に示す信号を出力する。
図２において、スイッチ１０２の出力（（Ｆ））は、第１の従来技術のタイム・チャート（図７）と比較すると、図７の（ｃ）の時間が無くなっている。このため、送信パワーアンプ１０５に無駄なく電源供給ができる。また昇圧型ＤＣ−ＤＣコンバータ１０１および反転型ＤＣ−ＤＣコンバータ１０３による消費電力の無駄を低減することができる。なぜなら、ＮＯＲゲートにより送信パワーアンプ１０５に電圧を供給するタイミングが保証されているため、制御部１０４のＧＡＴＥ  ＯＮ出力の”Ｌ”の期間を必要最少限に短くすることができるからである。
【００２６】
図３は、図１のバイアス制御回路の制御部１０４が誤動作した場合のタイム・チャートである。
同図は、図２に対してＧＡＴＥ  ＯＮ信号（（Ａ））とＰＡＢＡＴ信号（（Ｂ））の出力タイミングが逆転している点が異なっている。
このように、（Ａ）と（Ｂ）の出力タイミングが逆転した場合でも、ＮＯＲゲート１０６により論理積をとるため、ゲートに供給される反転型ＤＣ−ＤＣコンバータ１０３（（Ｅ））と、ドレインに供給されるスイッチ１０２（（Ｆ））の立ち上がり立ち下がりのタイミングは逆転しない。このためＦＥＴの劣化ないし破壊を回避することができ、その後、制御部１０４が正常に動作するようになれば、この回路は通常通り使用することができる。
【００２７】
図４は、第２の実施形態におけるバイアス制御回路の構成図である。
同図において、バイアス制御回路は、昇圧型ＤＣ−ＤＣコンバータ１０１と、スイッチ１０２と、反転型ＤＣ−ＤＣコンバータ１０３と、制御部１０４と、送信パワーアンプ１０５と、ＮＯＲゲート１０６と、ディレイ回路３０７とインバータ３０８とから構成され、第１の実施形態同様、携帯電話中の送信部最終段の送信パワーアンプ（ＦＥＴ）に対するバイアス電圧の供給を制御する。ＶＢＡＴＴは、バッテリから供給される＋３．６Ｖの電源電圧を示す。同図において、ＶＢＡＴＴ、昇圧型ＤＣ−ＤＣコンバータ１０１、スイッチ１０２、制御部１０４、送信パワーアンプ１０５は第１の実施形態と同様である。
【００２８】
反転型ＤＣ−ＤＣコンバータ１０３は、ＧＡＴＥ  ＯＮ信号の制御の下で、＋３．６Ｖの電源電圧を反転して−３．６Ｖの電圧を出力する。また、この反転型ＤＣ−ＤＣコンバータ１０３は、電圧の反転の際、所定出力（同図の場合−３．６Ｖ）の９５％以上１００％以下の間（−３．４２Ｖ〜−３．６Ｖ）、ロジック信号（以下ＲＥＧ信号と呼ぶ）”Ｈ”を出力する。これは、ＲＥＧ信号が”Ｈ”を出力する期間は、反転型ＤＣ−ＤＣコンバータ１０３からほぼ安定した電圧がゲートに供給されるので、この間はドレインの電圧供給が可能なことを意味する。
【００２９】
インバータ３０８は、反転型ＤＣ−ＤＣコンバータ１０３のＲＥＧ信号を反転する。
ディレイ回路３０７は、インバータ３０８を介して反転型ＤＣ−ＤＣコンバータ１０３のＲＥＧ信号の遅延信号をＮＯＲゲート１０６に出力する。
ＮＯＲゲート１０６はＧＡＴＥ  ＯＮ信号およびディレイ回路３０７の信号がともに”Ｌ”であるときのみ、”Ｈ”を出力する。
【００３０】
図５に図４のバイアス制御回路のタイム・チャートを示す。
同図において、反転型ＤＣ−ＤＣコンバータ１０３のＲＥＧ信号は、反転型ＤＣ−ＤＣコンバータ１０３（（Ｆ））が−３．４２Ｖから−３．６Ｖの間、（Ｂ）に示されるような信号を出力する。
ディレイ回路３０７は、インバータ３０８を介した反転型ＤＣ−ＤＣコンバータ１０３のＲＥＧ信号（（Ｂ））を、遅延させて（Ｃ）に示されるような信号をＮＯＲゲート１０６に出力する。このとき、ディレイ回路３０７の出力（Ｃ）の立ち下がりが送信信号期間の始まりと同時になるよう調節している。
【００３１】
【発明の効果】
本発明に係るバイアス制御回路は、ＦＥＴのゲートに供給する第１バイアス電圧およびソースまたはドレインに供給する第２バイアス電圧の供給を制御するバイアス制御回路であって、第１、第２バイアス電圧の供給タイミングを示す第１信号、第２信号を生成する生成手段と、第１信号が有効なとき第１バイアス電圧をゲートに出力する第１電源手段と、第１信号が有効なとき所定の電圧を出力する第２電源手段と、第２電源の出力とソースないしドレインとの間に設けられたスイッチ手段と、第１信号および第２信号がともに有効なときスイッチ手段を導通することにより、所定の電圧を第２バイアス電圧として前記ドレインに供給する制御手段とを備えているので、前記生成手段の第１、第２信号の生成タイミングが誤動作により逆転しても、前記制御手段は第１、第２信号がともに有効なときしかスイッチを導通しないところから、ゲートに供給する第１バイアス電圧およびソースまたはドレインに供給する第２バイアス電圧の供給タイミングは逆転せず、ＦＥＴの劣化ないし破壊を防ぐ効果がある。また、このようにＦＥＴへの供給タイミングが保証されているので、前記生成手段の第１、第２信号の生成タイミングの間の時間差を必要最小限に抑えることができ、消費電力を低減できるという効果がある。
【００３２】
第１電源手段はその出力が確定したことを示す確定信号を出力し、前記生成手段は確定信号により第２信号を生成するような構成であるので、第１バイアス電圧がゲートに供給された後にスイッチ手段が第２バイアス電圧をソースまたはドレインに供給することがより確実になり、これにより供給タイミングが守られＦＥＴの劣化ないし破壊を防ぐという効果がある。加えて、生成手段が生成する信号が１つになり、生成手段の制御が容易になるという効果もある。
【００３３】
また、前記制御手段は、第１信号と第２信号との論理積をとるような構成であり、これによりゲートを１つだけで前記制御手段が実現できるので、回路を小型化できるという効果がある。
【図面の簡単な説明】
【図１】第１の実施形態のバイアス制御回路の構成図である。
【図２】第１の実施形態の制御部が正常に動作した場合のタイム・チャートを示す。
【図３】第１の実施形態の制御部が誤動作をした場合のタイム・チャートを示す。
【図４】第２の実施形態のバイアス制御回路の構成図である。
【図５】第２の実施形態のバイアス制御回路におけるタイム・チャートである。
【図６】第１の従来技術におけるバイアス制御回路の構成図である。
【図７】第１の従来技術において制御部が正常に動作した場合のタイム・チャートである。
【図８】第２の従来技術におけるバイアス制御回路の構成図である
【図９】第２の従来技術において制御部が正常に動作した場合のタイム・チャートを示す。
【図１０】第１の従来技術において制御部が誤動作をした場合のタイム・チャートを示す。
【図１１】第２の従来技術において制御部が誤動作をした場合のタイム・チャートを示す。
【符号の説明】
１０１    昇圧型ＤＣ−ＤＣコンバータ
１０２    スイッチ
１０３    反転型ＤＣ−ＤＣコンバータ
１０４    制御部
１０５    送信パワーアンプ
１０６    ＮＯＲゲート
３０６    インバータ
３０７    ディレイ回路
６０１    昇圧型ＤＣ−ＤＣコンバータ
６０２    スイッチ
６０３    反転型ＤＣ−ＤＣコンバータ
６０４    制御部
６０５    送信パワーアンプ
６０６    インバータ
【図１】
0003547938.tif 000002
【図２】
0003547938.tif 000003
【図３】
0003547938.tif 000004
【図４】
0003547938.tif 000005
【図５】
0003547938.tif 000006
【図６】
0003547938.tif 000007
【図７】
0003547938.tif 000008
【図８】
0003547938.tif 000009
【図９】
0003547938.tif 000010
【図１０】
0003547938.tif 000011
【図１１】
0003547938.tif 000012