(57)【特許請求の範囲】
【請求項１】
車両に搭載される電子制御装置に用いられ、
所定の回転体の回転数に比例した周波数のパルス信号を回転センサから入力して、該パルス信号を分周した分周信号を、前記電子制御装置内のマイコンへと出力する回転センサ信号処理ＩＣであって、
前記パルス信号を２のｎ乗（但しｎは正の整数）以外の分周数を含む複数通りの分周数で分周した各分周信号を、夫々出力するための複数の出力端子と、
複数のフリップフロップからなると共に、そのうちの初段のフリップフロップのクロック端子に前記パルス信号がクロック信号として入力されたバイナリカウンタと、
該バイナリカウンタを構成する何れかのフリップフロップの出力、或いは、前記バイナリカウンタを構成するフリップフロップのうちの２つ以上の出力同士の論理を組み合わせた信号を、前記出力端子の各々に供給することにより、前記各出力端子のレベルが、前記バイナリカウンタを構成する全てのフリップフロップが同時にリセットされてから前記クロック信号がその出力端子に割り当てられた分周数よりも１小さい回数だけ立ち上がった時に初めて特定のレベルへと変化するようにする信号供給手段と、
前記出力端子の何れかと当該ＩＣの外部で接続されるリセット入力端子と、
前記出力端子の何れかから前記リセット入力端子に前記特定レベルの信号が入力されると、前記クロック信号が次に立ち上がったタイミングで、前記全てのフリップフロップのリセット端子に前記パルス信号の最短周期よりも短い時間だけリセット信号を与えるリセット手段と、
を備え、前記出力端子の何れかと前記リセット入力端子とが接続されることにより、そのリセット入力端子と接続された出力端子から、該出力端子に該当する分周数で前記パルス信号を分周した分周信号が出力されるように構成されていること、
を特徴とする回転センサ信号処理ＩＣ。
【請求項２】
車両に搭載される電子制御装置に用いられ、
所定の回転体の回転数に比例した周波数のパルス信号を回転センサから入力して、該パルス信号を分周した分周信号を、前記電子制御装置内のマイコンへと出力する回転センサ信号処理ＩＣであって、
前記パルス信号を複数通りの分周数で分周した各分周信号を、夫々出力するための複数の出力端子と、
前記パルス信号或いは該パルス信号を分周した信号が、クロック端子にクロック信号として入力された複数のフリップフロップからなると共に、そのうちの初段のフリップフロップのデータ端子にハイレベル信号が入力されたシフトレジスタと、
該シフトレジスタを構成するフリップフロップのうち、前記出力端子と同じ数の各フリップフロップの出力を、前記出力端子の各々に供給することにより、前記各出力端子のレベルが、前記シフトレジスタを構成する全てのフリップフロップが同時にリセットされてから前記クロック信号が夫々異なった回数だけ立ち上がった時に初めて特定のレベルへと変化するようにする信号供給手段と、
前記出力端子の何れかと当該ＩＣの外部で接続されるリセット入力端子と、
前記出力端子の何れかから前記リセット入力端子に前記特定レベルの信号が入力されると、前記クロック信号が次に立ち上がったタイミングで、前記全てのフリップフロップのリセット端子に前記パルス信号の最短周期よりも短い時間だけリセット信号を与えるリセット手段と、
を備え、前記リセット入力端子と接続された出力端子から、前記パルス信号を分周した分周信号が出力されると共に、その各出力端子毎に、前記パルス信号に対する分周数が異なっていること、
を特徴とする回転センサ信号処理ＩＣ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、車両用電子制御装置にマイコン（マイクロコンピュータ）と共に搭載され、回転センサからのパルス信号を分周してマイコンへと出力する回転センサ信号処理ＩＣに関するものである。
【０００２】
【従来の技術】
従来より、図５に例示するように、車両に搭載される電子制御装置（車両用電子制御装置）１では、トランスミッション回転センサや車速センサ等の回転センサ３から出力されるパルス信号が、信号処理回路５で波形整形されてマイコン７に入力されると共に、他の各種信号も入力回路９を介してマイコン７に入力される。そして、マイコン７が、上記回転センサ３からのパルス信号と他の各種信号とに基づいて各種電気負荷１１を通電駆動するための制御信号を出力し、駆動回路１３が、上記マイコン７からの制御信号に従って該当する電気負荷１１に通電することにより、トランスミッション制御，エンジン制御，クルーズ制御（一定速走行制御）等を行っている。
【０００３】
ここで、一般に、トランスミッション回転センサや車速センサ等の回転センサ３は、検出対象である回転体（具体的には、トランスミッション回転センサならばトランスミッション内のギアや動力軸等であり、車速センサならば車輪や車輪軸等である）が所定角度回転する毎にパルス状の信号を出力するように構成されており、このような回転センサ３から出力される信号（即ちパルス信号）の周波数は、上記回転体の回転数に比例したものとなる。
【０００４】
そして、車両用電子制御装置１において、マイコン７は、回転センサ３から信号処理回路５を介して入力されるパルス信号の立ち上がり或いは立ち下がり毎に、割込処理を実行して、検出対象の回転数（車速センサの場合には車両速度）を算出している。具体的には、パルス信号の立ち上がりエッジ或いは立ち下がりエッジに伴い起動される割込処理にて、その時の時刻を記憶すると共に、今回記憶した時刻と前回記憶した時刻との差からパルス信号の周期を求め、その周期に車輪径やギア比等に基づき設定された定数を乗ずることにより、車両速度やトランスミッションのギア回転数を算出している。
【０００５】
このような車両用電子制御装置１においては、一般に、車両速度やトランスミッションのギア回転数が低い時点から、それらをいち早く正確に検出することで、高い制御性を確保する必要があり、このためには、回転センサ３として、回転体の１回転当たりに出力されるパルス数（以下、出力パルス数という）が多いものが好ましい。
【０００６】
つまり、図６の（Ａ）及び（Ｂ）に示すように、回転体の回転数が同じであれば、出力パルス数が多い回転センサを用いた場合ほど、マイコン７における回転数演算タイミングの間隔、即ち最新の回転数を把握できるまでの回転数判定時間ＴＨが短くなり、その結果、回転数が低い時点から緻密な制御を行えることとなる。尚、車両速度の算出も、車輪や車輪軸といった回転体の回転数を算出していることに変わりはないため、ここでは、速度も含めて回転数と言っている。そして、このことは、以下の説明でも同様である。
【０００７】
しかしながら、出力パルス数が多い回転センサを用いた場合、回転数が高い領域では、マイコン７にて割込が多発し、他の制御処理の実行速度が低下してしまう。つまり、図７の（Ａ）及び（Ｂ）に示すように、回転センサの出力パルス数が同じであれば、回転数が高い場合ほど、マイコン７における割込処理タイミングの間隔が短くなり、全体の処理時間に対する割込処理の実行時間の割合（割込処理時間／全体処理時間）が大きくなるため、他の制御処理を行う余裕が少なくなってしまう。
【０００８】
そこで、従来より、回転数（車両速度やトランスミッションのギア回転数）が高い時の制御性を重視する車両の場合には、回転センサ３として、出力パルス数が少ないものを用いたり、図５の信号処理回路５内に、回転センサ３からのパルス信号を分周してマイコン７へ出力する分周回路を設けて、マイコン７での割込処理の起動頻度を減らすようにしている。そして、より高回転時の制御性を重視する車両の場合には、それに応じて、上記分周回路による分周数（分周比）を、より大きい値に設定するようにしていた。
【０００９】
つまり、車両用電子制御装置１では、高回転時の制御性を重視する車両と低回転時の制御性を重視する車両とで、回転センサ３自体を変えたり、信号処理回路５でのパルス信号に対する分周数（分周比）を変えたりしていた。
【００１０】
【発明が解決しようとする課題】
ところで、回転センサの出力パルス数を車両の種類毎に変えるようにすると、回転センサの種類が増えてしまい、大量生産化によるコストダウンを達成できなくなる。
【００１１】
また、常に同じ種類の回転センサを用いる代わりに、信号処理回路５でのパルス信号に対する分周数を車両の種類毎に変えるようにすると、電子制御装置１の小型化を目的として、その信号処理回路５をＩＣ（半導体集積回路）化した場合に、多種のＩＣを製造し且つ管理しなければならず、コストアップを招いてしまう。
【００１２】
そこで、分周機能を備えた信号処理回路５として用いられるＩＣを、図８に例示するように、複数通りの分周数でパルス信号を分周できる構成に予めしておけば、上記問題を回避することができる。
しかしながら、このようなＩＣを考えた場合、２，４，８分周といった２のｎ乗の分周数は、多段のフリップフロップからなるバイナリカウンタによって実現することができるが、２のｎ乗以外の分周数を実現するためには、各分周数毎の分周回路をＩＣに内蔵することとなり、ＩＣの内部回路を小規模化することができなかった。
【００１３】
具体的に説明すると、図８は、回転センサ３からのパルス信号を波形整形すると共に、その波形整形後のパルス信号を２〜８の７通りの分周数で分周可能な回転センサ信号処理ＩＣの構成例であるが、このような一般的な回路構成では、３個のフリップフロップからなるバイナリカウンタ２１とは別に、３分周のために２個のフリップフロップを備えた３分周回路２３が必要となり、また、５，６，７分周のために、各々が３個のフリップフロップを備えた５分周回路２５，６分周回路２７，及び７分周回路２９が必要となり、結局フリップフロップは、合計で１４個必要となる。
【００１４】
本発明は、こうした問題に鑑みなされたものであり、回転センサからのパルス信号を、２のｎ乗以外の分周数を含む複数通りの何れかの分周数で分周して、マイコンへ出力する回転センサ信号処理ＩＣの内部回路を、小規模化することを目的としている。
【００１５】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項１に記載の回転センサ信号処理ＩＣは、車両に搭載される電子制御装置に用いられ、所定の回転体の回転数に比例した周波数のパルス信号を回転センサから入力して、そのパルス信号を分周した分周信号を、前記電子制御装置内のマイコンへと出力するためのものである。
【００１６】
ここで、この請求項１の回転センサ信号処理ＩＣは、前記パルス信号を２のｎ乗（但しｎは正の整数）以外の分周数を含む複数通りの分周数で分周した各分周信号を、夫々出力するための複数の出力端子と、その出力端子の何れかと当該ＩＣの外部で接続されるリセット入力端子と、複数のフリップフロップからなると共に、そのうちの初段のフリップフロップのクロック端子に前記パルス信号がクロック信号として入力されたバイナリカウンタとを備えている。
【００１７】
そして、この回転センサ信号処理ＩＣでは、信号供給手段が、前記バイナリカウンタを構成する何れかのフリップフロップの出力、或いは、前記バイナリカウンタを構成するフリップフロップのうちの２つ以上の出力同士の論理を組み合わせた信号を、前記出力端子の各々に供給することにより、それら各出力端子のレベルが、バイナリカウンタを構成する全てのフリップフロップが同時にリセットされてから前記クロック信号（即ち、初段のフリップフロップのクロック端子に入力されるパルス信号）がその出力端子に割り当てられた分周数よりも１小さい回数だけ立ち上がった時に初めて特定のレベルへと変化するようにしている。
【００１８】
そして更に、請求項１の回転センサ信号処理ＩＣでは、前記出力端子の何れかが前記リセット入力端子に接続されて、その出力端子からリセット入力端子に前記特定レベルの信号が入力されると、リセット手段が、前記クロック信号が次に立ち上がったタイミングで、バイナリカウンタを構成する全てのフリップフロップのリセット端子に前記パルス信号の最短周期よりも短い時間だけリセット信号を与えて、その全フリップフロップをリセットするようになっている。
【００１９】
このため、請求項１の回転センサ信号処理ＩＣでは、出力端子の何れかをリセット入力端子に接続すれば、その出力端子から、その出力端子に該当する分周数で回転センサからのパルス信号を分周した分周信号が出力されることとなる。
そして、この請求項１の構成を採れば、例えば、バイナリカウンタを構成するフリップフロップの数が３個であるすると、３，５，６，７分周といった２のｎ乗以外の分周数を、その３個のフリップフロップで全て実現することができる。つまり、バイナリカウンタを構成するフリップフロップの数をＸとすると、２のＸ乗以下の、２のｎ乗以外の分周数（但し整数）を全て実現することができる。
【００２０】
また、請求項１の回転センサ信号処理ＩＣにおいて、出力端子の何れかに、バイナリカウンタを構成する何れかのフリップフロップの出力をそのまま供給するようにした場合、その出力端子をリセット入力端子に接続しなければ、その出力端子からは２のｎ乗の分周数の分周信号が出力されることとなり、また、その出力端子をリセット入力端子に接続したならば、その出力端子からは２のｎ乗以外の分周数の分周信号が出力されることとなる。つまり、この場合には、１つの出力端子から２通りの分周数の分周信号を出力させることができる。
【００２１】
そして、このことから、請求項１の構成を採れば、バイナリカウンタを構成するフリップフロップの数をＸとすると、２のＸ乗以下の分周数（但し整数）を全て実現することができ、２のｎ乗以外の分周数を含む複数通りの分周数を、非常に小規模な回路構成で実現することができる。
【００２２】
次に、請求項２に記載の回転センサ信号処理ＩＣも、車両に搭載される電子制御装置に用いられ、所定の回転体の回転数に比例した周波数のパルス信号を回転センサから入力して、そのパルス信号を分周した分周信号を、前記電子制御装置内のマイコンへと出力するためのものである。
【００２３】
ここで、この請求項２の回転センサ信号処理ＩＣは、前記パルス信号を複数通りの分周数で分周した各分周信号を、夫々出力するための複数の出力端子と、その出力端子の何れかと当該ＩＣの外部で接続されるリセット入力端子と、前記パルス信号或いは該パルス信号を分周した信号が、クロック端子にクロック信号として入力された複数のフリップフロップからなると共に、そのうちの初段のフリップフロップのデータ端子にハイレベル信号が入力されたシフトレジスタとを備えている。
【００２４】
そして、この回転センサ信号処理ＩＣでは、信号供給手段が、前記シフトレジスタを構成するフリップフロップのうち、前記出力端子と同じ数の各フリップフロップの出力を、前記出力端子の各々に供給することにより、それら各出力端子のレベルが、シフトレジスタを構成する全てのフリップフロップが同時にリセットされてから前記クロック信号（即ち、各フリップフロップのクロック端子に入力される信号）が夫々異なった回数だけ立ち上がった時に初めて特定のレベルへと変化するようにしている。
【００２５】
そして更に、請求項２の回転センサ信号処理ＩＣでは、前記出力端子の何れかが前記リセット入力端子に接続されて、その出力端子からリセット入力端子に前記特定レベルの信号が入力されると、リセット手段が、前記クロック信号が次に立ち上がったタイミングで、シフトレジスタを構成する全てのフリップフロップのリセット端子に前記パルス信号の最短周期よりも短い時間だけリセット信号を与えて、その全フリップフロップをリセットするようになっている。
【００２６】
このため、請求項２の回転センサ信号処理ＩＣでは、出力端子の何れかをリセット入力端子に接続すれば、その出力端子から、回転センサからのパルス信号を分周した分周信号が出力され、しかも、各出力端子毎に、異なった分周数の分周信号が出力されることとなる。
【００２７】
そして、この請求項２の構成を採れば、例えば、シフトレジスタを構成するフリップフロップの数と出力端子の数とが共に７個で、且つ、回転センサからのパルス信号が各フリップフロップのクロック入力端子にクロック信号として入力されるようにしたならば、２，３，４，５，６，７，８といった７通りの分周数を、その７個のフリップフロップで実現することができる。つまり、シフトレジスタを構成するフリップフロップの数をＹとすると、（Ｙ＋１）以下の整数の分周数を全て実現することができる。
【００２８】
また例えば、シフトレジスタを構成するフリップフロップの数と出力端子の数とが共に７個で、且つ、回転センサからのパルス信号を２分周した信号が各フリップフロップのクロック入力端子にクロック信号として入力されるようにしたならば、４，６，８，１０，１２，１４，１６といった７通りの分周数を、その７個のフリップフロップで実現することができる。
【００２９】
このため、請求項２の回転センサ信号処理ＩＣによっても、２のｎ乗以外の分周数を含む複数通りの分周数を、小規模な回路構成で実現することができる。
【００３０】
【発明の実施の形態】
以下、本発明が適用された実施形態の回転センサ信号処理ＩＣについて、図面を用いて説明する。尚、本実施形態の回転センサ信号処理ＩＣは、図５に例示した構成の車両用電子制御装置１において、回転センサ３からのパルス信号を波形整形し更に分周してマイコン７へ出力する信号処理回路５として用いられるものである。
【００３１】
まず図１は、請求項１の発明が適用された第１実施形態の回転センサ信号処理ＩＣ３１の構成を示す回路図である。
図１に示すように、本第１実施形態の回転センサ信号処理ＩＣ３１は、回転センサ３からのパルス信号が入力される一対の信号入力端子Ｐ＋，Ｐ−と、その信号入力端子Ｐ＋，Ｐ−を介して当該ＩＣ３１の内部に取り込まれるパルス信号を、矩形のパルス信号に波形整形して出力する波形整形回路３３と、該波形整形回路３３により波形整形された後のパルス信号Ｓを複数通りの分周数で分周した各分周信号を、マイコン７へと出力するための５個の出力端子Ｐ１〜Ｐ５と、それら出力端子Ｐ１〜Ｐ５の何れかと当該ＩＣ３１の外部で接続されるリセット入力端子ＰＲとを備えている。
【００３２】
尚、本実施形態において、回転センサ３は、車両の車輪やトランスミッションのギアといった検出対象の回転体が所定角度回転する毎に、一方の出力端子ＮＴ−に対する他方の出力端子ＮＴ＋の電位がパルス状に変化するものである。そして、回転センサ３の各出力端子ＮＴ＋，ＮＴ−が、当該ＩＣ３１の各信号入力端子Ｐ＋，Ｐ−に夫々電気的に接続され、この状態にて、回転センサ３の一方の出力端子ＮＴ−は、当該ＩＣ３１の内部で接地電位（グランド）に接続される。
【００３３】
また、波形整形回路３３は、コンパレータ３３ａと、当該ＩＣ３１に供給される電源電圧を分圧して、その分圧した電圧をコンパレータ３３ａの非反転入力端子（＋端子）にしきい値電圧Ｖｔｈとして入力する分圧抵抗Ｒａ，Ｒｂとを備えている。そして、この波形整形回路３３では、コンパレータ３３ａが、回転センサ３の出力端子ＮＴ＋と接続された信号入力端子Ｐ＋の電位が上記しきい値電圧Ｖｔｈよりも低いときにハイレベルの信号を出力することにより、回転センサ３からのパルス信号を矩形のパルス信号に波形整形する。つまり、コンパレータ３３ａから波形整形後のパルス信号Ｓが出力される。
【００３４】
一方、本第１実施形態の回転センサ信号処理ＩＣ３１では、回転センサ３からのパルス信号を２〜８の７通りの分周数で分周するように構成されたものである。そして、出力端子Ｐ１がパルス信号を２分周した２分周信号を出力するための端子となっており、出力端子Ｐ２が４分周信号と３分周信号との何れかを出力するための端子となっており、出力端子Ｐ３が８分周信号と５分周信号との何れかを出力するための端子となっており、出力端子Ｐ４が６分周信号を出力するための端子となっており、出力端子Ｐ５が７分周信号を出力するための端子となっている。
【００３５】
次に、本第１実施形態の回転センサ信号処理ＩＣ３１は、３個のフリップフロップ（詳しくは、リセット端子付きＤタイプフリップフロップ）Ｆ１〜Ｆ３からなるバイナリカウンタ３５と、そのバイナリカウンタ３５の初段（１段目）と３段目の両フリップフロップＦ１，Ｆ３の各Ｑ出力（Ｑ端子の出力）を入力としたアンドゲート３７と、バイナリカウンタ３５の２段目と３段目の両フリップフロップＦ２，Ｆ３の各Ｑ出力を入力としたアンドゲート３９とを備えている。尚、バイナリカウンタ３５は、データ端子（Ｄ）とＱバー端子が接続された複数のフリップフロップＦ１〜Ｆ３を、前段のフリップフロップのＱバー端子が次段のフリップフロップのクロック端子（ＣＫ）に接続されるようにしたものである。
【００３６】
そして、バイナリカウンタ３５の初段のフリップフロップＦ１のクロック端子には、波形整形後のパルス信号Ｓがクロック信号として入力される。
また、その初段のフリップフロップＦ１のＱ端子が内部配線により出力端子Ｐ１と接続され、２段目のフリップフロップＦ２のＱ端子が内部配線により出力端子Ｐ２と接続され、３段目のフリップフロップＦ３のＱ端子が内部配線により出力端子Ｐ３と接続されている。また更に、アンドゲート３７の出力端子が内部配線により出力端子Ｐ４と接続され、アンドゲート３９の出力端子が内部配線により出力端子Ｐ５と接続されている。尚、本第１実施形態では、上記各内部配線とアンドゲート３７，３９とが、請求項１に記載の信号供給手段に相当している。
【００３７】
更に、本第１実施形態の回転センサ信号処理ＩＣ３１は、リセット入力端子ＰＲにデータ端子が接続されたフリップフロップ４１と、リセット入力端子ＰＲ及びフリップフロップ４１のデータ端子を接地電位にプルダウンする抵抗４３と、フリップフロップ４１のＱバー出力（Ｑバー端子の出力）を、回転センサ３からのパルス信号の最短周期よりも短い所定の遅延時間Ｔだけ遅らせて、そのフリップフロップ４１のリセット端子に与える遅延回路４５とを備えている。
【００３８】
そして、フリップフロップ４１のクロック端子には、波形整形後のパルス信号Ｓがクロック信号として入力され、また、そのフリップフロップ４１のＱバー端子は、バイナリカウンタ３５を構成する全フリップフロップＦ１〜Ｆ３のリセット端子に接続されている。尚、本第１実施形態では、上記フリップフロップ４１，抵抗４３，及び遅延回路４５が、請求項１に記載のリセット手段に相当している。
【００３９】
次に、上記のように構成された回転センサ信号処理ＩＣ３１の動作について説明する。
まず、リセット入力端子ＰＲを、出力端子Ｐ１〜Ｐ５の何れにも接続せず、開放状態にした場合には、出力端子Ｐ１から、図２（ａ）の如く波形整形後のパルス信号Ｓを２分周した信号（２分周信号）が出力され、出力端子Ｐ２から、図２（ｂ）の如くパルス信号Ｓを４分周した信号（４分周信号）が出力され、出力端子Ｐ３から、図２（ｃ）の如くパルス信号Ｓを８分周した信号（８分周信号）が出力される。これは、バイナリカウンタ３５の本来の動作によるものである。
【００４０】
これに対して、例えば、出力端子Ｐ２をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ２からは、図２（ｄ）の如くパルス信号Ｓを３分周した信号（３分周信号）が出力されることとなる。
具体的に説明すると、まず、出力端子Ｐ２のレベルは、バイナリカウンタ３５を構成する全てのフリップフロップＦ１〜Ｆ３がリセットされてから、初段のフリップフロップＦ１のクロック端子にクロック信号として入力されるパルス信号Ｓが２回立ち上がった時に初めて、特定レベルとしてのハイレベルへと変化する。これは、２段目のフリップフロップＦ２のＱ出力が出力端子Ｐ２に供給されているからである。
【００４１】
また、出力端子Ｐ２からリセット入力端子ＰＲにハイレベルの信号が入力されると、パルス信号Ｓが次に立ち上がったタイミングで、フリップフロップ４１のＱバー出力がロウレベルとなって、バイナリカウンタ３５を構成する全てのフリップフロップＦ１〜Ｆ３がリセットされ、これに伴い、出力端子Ｐ２がハイレベルからロウレベルに戻る。そして、その後、遅延回路４５による遅延時間Ｔが経過した時点で、フリップフロップ４１が遅延回路４５の出力によってリセットされ、そのフリップフロップ４１のＱバー出力がハイレベルに戻ることにより、上記フリップフロップＦ１〜Ｆ３のリセットが解除される。
【００４２】
つまり、出力端子Ｐ２をリセット入力端子ＰＲに接続したならば、図２（ｄ）のように、出力端子Ｐ２がハイレベルになると、パルス信号Ｓが次に立ち上がってから遅延時間Ｔの間、フリップフロップ４１のＱバー出力が、バイナリカウンタ３５に対するリセット信号としてのロウレベルになって、フリップフロップＦ１〜Ｆ３がリセットされ、これにより出力端子Ｐ２がロウレベルに戻る。
【００４３】
そして、フリップフロップＦ１〜Ｆ３のリセットが解除されてから、パルス信号Ｓが２回立ち上がると、再び出力端子Ｐ２がハイレベルへと変化し、次にパルス信号Ｓが立ち上がったタイミングで、上記フリップフロップ４１及び遅延回路４５の作用により、再びフリップフロップＦ１〜Ｆ３がリセットされて出力端子Ｐ２がロウレベルに戻ることとなる。
【００４４】
このような動作が繰り返されることにより、出力端子Ｐ２のレベルは、パルス信号Ｓが３回立ち上がる毎に１回立ち上がることとなり、その結果、出力端子Ｐ２から３分周信号が出力されるのである。
次に、出力端子Ｐ３をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ３からは、図２（ｅ）の如くパルス信号Ｓを５分周した信号（５分周信号）が出力されることとなる。
【００４５】
即ち、出力端子Ｐ３には、３段目のフリップフロップＦ３のＱ出力が供給されているため、その出力端子Ｐ３のレベルは、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが４回立ち上がった時に、ロウレベルからハイレベルへと変化する。そして、出力端子Ｐ３からリセット入力端子ＰＲにハイレベルの信号が入力されると、出力端子Ｐ２をリセット入力端子ＰＲに接続した場合と全く同様に、パルス信号Ｓが次に立ち上がったタイミングで、上記フリップフロップ４１及び遅延回路４５の作用により、フリップフロップＦ１〜Ｆ３がリセットされて出力端子Ｐ３がロウレベルに戻ることとなる。以後、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが４回立ち上がると出力端子Ｐ３がハイレベルに変化し、パルス信号Ｓの次の立ち上がりタイミングでフリップフロップＦ１〜Ｆ３がリセットされて出力端子Ｐ３がロウレベルに戻る、といった動作が繰り返されることにより、その出力端子Ｐ３から５分周信号が出力されるのである。
【００４６】
次に、出力端子Ｐ４をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ４からは、図２（ｆ）の如くパルス信号Ｓを６分周した信号（６分周信号）が出力されることとなる。
即ち、出力端子Ｐ４には、アンドゲート３７により、初段のフリップフロップＦ１のＱ出力と３段目のフリップフロップＦ３のＱ出力との論理積信号が供給されているため、その出力端子Ｐ４のレベルは、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが５回立ち上がった時に、ロウレベルからハイレベルへと変化する。よって、出力端子Ｐ４をリセット入力端子ＰＲに接続した場合には、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが５回立ち上がると出力端子Ｐ４がハイレベルに変化し、パルス信号Ｓの次の立ち上がりタイミングでフリップフロップＦ１〜Ｆ３がリセットされて出力端子Ｐ４がロウレベルに戻る、といった動作が繰り返されることにより、その出力端子Ｐ４から６分周信号が出力されるのである。
【００４７】
また、出力端子Ｐ５をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ５からは、図２（ｇ）の如くパルス信号Ｓを７分周した信号（７分周信号）が出力されることとなる。
即ち、出力端子Ｐ５には、アンドゲート３９により、２段目のフリップフロップＦ２のＱ出力と３段目のフリップフロップＦ３のＱ出力との論理積信号が供給されているため、その出力端子Ｐ５のレベルは、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが６回立ち上がった時に、ロウレベルからハイレベルへと変化する。よって、出力端子Ｐ５をリセット入力端子ＰＲに接続した場合には、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが６回立ち上がると出力端子Ｐ５がハイレベルに変化し、パルス信号Ｓの次の立ち上がりタイミングでフリップフロップＦ１〜Ｆ３がリセットされて出力端子Ｐ５がロウレベルに戻る、といった動作が繰り返されることにより、その出力端子Ｐ５から６分周信号が出力されるのである。
【００４８】
このような本第１実施形態の回転センサ信号処理ＩＣ３１により、回転センサ３からのパルス信号を２，４，８の何れかの分周数で分周してマイコン７に入力させたい場合には、リセット入力端子ＰＲを開放状態にすると共に、出力端子Ｐ１，Ｐ２，Ｐ３のうちで、希望の分周数に対応した出力端子をマイコン７の入力ポートに接続すれば良い。
【００４９】
また、回転センサ３からのパルス信号を３，５，６，７の何れかの分周数で分周してマイコン７に入力させたい場合には、出力端子Ｐ２〜Ｐ５のうちで、希望の分周数に対応した出力端子をリセット入力端子ＰＲに接続すると共に、そのリセット入力端子ＰＲと接続した出力端子を、マイコン７の入力ポートに接続すれば良い。
【００５０】
そして、本第１実施形態の回転センサ信号処理ＩＣ３１によれば、３個のフリップフロップＦ１〜Ｆ３からなるバイナリカウンタ３５によって、２の３乗以下の７通りの分周数を全て実現することができ、図８に示した回路構成と比較して、その回路規模を非常に小さくすることができる。
【００５１】
また、本第１実施形態の回転センサ信号処理ＩＣ３１によれば、分周数を切り替えるための論理回路を内部に設ける必要がない。特に、分周数を内部で切り替えるような論理回路は複雑になりがちであるが、こうした論理回路が不要であるため、回路規模を小さくする面で特に有利である。
【００５２】
また更に、本第１実施形態の回転センサ信号処理ＩＣ３１では、分周数を切り替えるための入力端子が、１つのリセット入力端子ＰＲだけで済み、端子数の増加を最小限に抑えることができる。
尚、本第１実施形態の回転センサ信号処理ＩＣ３１では、出力端子Ｐ１をリセット入力端子ＰＲに接続しても、その出力端子Ｐ１からは２分周信号が出力される。これは、出力端子Ｐ１には、初段のフリップフロップＦ１のＱ出力が供給されており、その出力端子Ｐ１のレベルは、フリップフロップＦ１〜Ｆ３がリセットされてからパルス信号Ｓが１回立ち上がった時に、ロウレベルからハイレベルへと変化するからである。
【００５３】
ところで、上記第１実施形態の回転センサ信号処理ＩＣ３１は、例えば下記の（１−１）〜（１−３）のように変形することもできる。
（１−１）：フリップフロップＦ１のＱバー端子を出力端子Ｐ１に接続し、フリップフロップＦ２のＱバー端子を出力端子Ｐ２に接続し、フリップフロップＦ３のＱバー端子を出力端子Ｐ３に接続する。
【００５４】
（１−２）：アンドゲート３７，３９をナンドゲートに置き換えるか、或いは、アンドゲート３７を、初段と３段目の両フリップフロップＦ１，Ｆ３の各Ｑバー出力を入力としたオアゲートに置き換えると共に、アンドゲート３９を、２段目と３段目の両フリップフロップＦ２，Ｆ３の各Ｑバー出力を入力としたオアゲートに置き換える。
【００５５】
（１−３）：抵抗４３の一端を接地電位ではなく、電源電圧に接続する。つまり、リセット入力端子ＰＲ及びフリップフロップ４１のデータ端子を、抵抗４３によりハイレベルにプルアップする。そして、その抵抗４３とフリップフロップ４１のデータ端子との間の信号経路に、リセット入力端子ＰＲのレベルを反転させてフリップフロップ４１のデータ端子に入力させるインバータを設ける。
【００５６】
このように変形すれば、各出力端子Ｐ１〜Ｐ５のレベルは、バイナリカウンタ３５を構成する全てのフリップフロップＦ１〜Ｆ３がリセットされてから、パルス信号Ｓがその出力端子に割り当てられた分周数よりも１小さい回数だけ立ち上がった時に初めてロウレベルへと変化するようになり、また、フリップフロップＦ１〜Ｆ３は、出力端子Ｐ１〜Ｐ５の何れかからリセット入力端子ＰＲにロウレベルの信号が入力されてから、パルス信号Ｓが次に立ち上がったタイミングで、フリップフロップ４１のＱバー出力によりリセットされることとなる。つまり、この場合には、特定レベルがロウレベルとなる。
【００５７】
そして、このように構成しても、図２に示した各分周信号のレベル（各出力端子Ｐ１〜Ｐ５のレベル）が反対になるだけであり、上記第１実施形態のＩＣ３１と同じ効果を得ることができる。
一方、上記第１実施形態のＩＣ３１において、アンドゲート３７を、初段と３段目の両フリップフロップＦ１，Ｆ３の各Ｑバー出力を入力としたノアゲートに置き換え、また、アンドゲート３９を、２段目と３段目の両フリップフロップＦ２，Ｆ３の各Ｑバー出力を入力としたノアゲートに置き換えるようにしても良い。
【００５８】
一方更に、上記第１実施形態及びその変形例において、出力端子の数は５個でなくても良い。例えば、２，３，４分周信号が不要であるならば、出力端子Ｐ１，Ｐ２を削除することができ、７分周信号が不要であるならば、出力端子Ｐ５及びアンドゲート３９を削除することができる。
【００５９】
また、バイナリカウンタを構成するフリップフロップの数は３個以外でも良い。  例えば、上記第１実施形態のＩＣ３１において、更に９分周以上の分周信号が必要であれば、バイナリカウンタ３５を構成するフリップフロップの数と出力端子の数を増やし、前述したのと同様の考え方で、追加した出力端子から必要な分周信号が出力されるように構成すれば良い。具体例を挙げると、１５分周信号を出力可能にするのであれば、バイナリカウンタ３５を４個のフリップフロップで構成して、２段目と３段目と４段目の３つのフリップフロップの各Ｑ出力の論理積信号を何れかの出力端子に供給するように構成すれば、その出力端子とリセット入力端子ＰＲとを外部で接続することにより、その出力端子から１５分周信号が出力されることとなる。
【００６０】
次に、請求項２の発明が適用された第２実施形態の回転センサ信号処理ＩＣについて、図３及び図４を用いて説明する。
まず図３は、第２実施形態の回転センサ信号処理ＩＣ５１の構成を示す回路図である。尚、図３において、第１実施形態の回転センサ信号処理ＩＣ３１と同様の構成要素については、同じ符号を付しているため詳しい説明は省略する。
【００６１】
図３に示すように、本第２実施形態の回転センサ信号処理ＩＣ５１は、第１実施形態のＩＣ３１と同様に、回転センサ３からのパルス信号が入力される一対の信号入力端子Ｐ＋，Ｐ−と、その信号入力端子Ｐ＋，Ｐ−から取り込まれるパルス信号を波形整形して出力する波形整形回路３３とを備えている。
【００６２】
そして、本第２実施形態の回転センサ信号処理ＩＣ５１は、波形整形回路３３による波形整形後のパルス信号Ｓを複数通りの分周数で分周した各分周信号を、マイコン７へと出力するための７個の出力端子Ｐ１〜Ｐ７と、７個のフリップフロップＦ１１〜Ｆ１７からなるシフトレジスタ５５とを備えている。
【００６３】
尚、本第２実施形態の回転センサ信号処理ＩＣ５１も、第１実施形態のＩＣ３１と同様に、回転センサ３からのパルス信号を２〜８の７通りの分周数で分周するように構成されたものである。そして、出力端子Ｐ１がパルス信号を２分周した２分周信号を出力するための端子となっており、出力端子Ｐ２が３分周信号を出力するための端子となっており、出力端子Ｐ３が４分周信号を出力するための端子となっており、出力端子Ｐ４が５分周信号を出力するための端子となっており、出力端子Ｐ５が６分周信号を出力するための端子となっており、出力端子Ｐ６が７分周信号を出力するための端子となっており、出力端子Ｐ７が８分周信号を出力するための端子となっている。
【００６４】
また、シフトレジスタ５５は、クロック端子が共通接続された複数のフリップフロップＦ１１〜Ｆ１７を、前段のフリップフロップのＱ端子が次段のフリップフロップのデータ端子に接続されるようにしたものである。
そして、本第２実施形態の回転センサ信号処理ＩＣ５１では、シフトレジスタ５５を構成する各フリップフロップＦ１１〜Ｆ１７のクロック端子に、波形整形後のパルス信号Ｓがクロック信号として入力される。また、初段のフリップフロップＦ１１のデータ端子は電源電圧に接続されている。つまり、初段のフリップフロップＦ１１のデータ端子には、常にハイレベル信号が入力されている。
【００６５】
そして更に、シフトレジスタ５５を構成する各フリップフロップＦ１１〜Ｆ１７のＱ端子は、初段のフリップフロップＦ１１のＱ端子から順に、内部配線により各出力端子Ｐ１〜Ｐ７と夫々接続されている。よって、各出力端子Ｐ１〜Ｐ７には、初段から７段目までの各フリップフロップＦ１１〜Ｆ１７のＱ出力が夫々供給されていることとなる。
【００６６】
また、本第２実施形態の回転センサ信号処理ＩＣ５１も、第１実施形態のＩＣ３１と同様に、出力端子Ｐ１〜Ｐ７の何れかと当該ＩＣ５１の外部で接続されるリセット入力端子ＰＲと、リセット入力端子ＰＲにデータ端子が接続されたフリップフロップ４１と、リセット入力端子ＰＲ及びフリップフロップ４１のデータ端子を接地電位にプルダウンする抵抗４３と、フリップフロップ４１のＱバー出力を、回転センサ３からのパルス信号の最短周期よりも短い所定の遅延時間Ｔだけ遅らせて、そのフリップフロップ４１のリセット端子に与える遅延回路４５とを備えている。
【００６７】
そして、フリップフロップ４１のクロック端子には、波形整形後のパルス信号Ｓがクロック信号として入力されている。また、そのフリップフロップ４１のＱバー端子は、シフトレジスタ５５を構成する全フリップフロップＦ１１〜Ｆ１７のリセット端子に接続されている。
【００６８】
尚、本第２実施形態では、各フリップフロップＦ１１〜Ｆ１７のＱ端子と各出力端子Ｐ１〜Ｐ７とを夫々接続する内部配線が、請求項２に記載の信号供給手段に相当しており、上記フリップフロップ４１，抵抗４３，及び遅延回路４５が、請求項２に記載のリセット手段に相当している。
【００６９】
次に、上記のように構成された回転センサ信号処理ＩＣ５１の動作について説明する。
まず、出力端子Ｐ１をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ１からは、図４（ａ）の如くパルス信号Ｓを２分周した信号（２分周信号）が出力されることとなる。
【００７０】
即ち、出力端子Ｐ１には、１段目のフリップフロップＦ１１のＱ出力が供給されているため、その出力端子Ｐ１のレベルは、フリップフロップＦ１１〜Ｆ１７がリセットされてからパルス信号Ｓが１回立ち上がった時に、ロウレベルから特定レベルとしてのハイレベルへと変化する。そして、出力端子Ｐ１からリセット入力端子ＰＲにハイレベルの信号が入力されると、前述した第１実施形態のＩＣ３１の場合と全く同様に、パルス信号Ｓが次に立ち上がったタイミングで、フリップフロップ４１及び遅延回路４５の作用により、フリップフロップＦ１１〜Ｆ１７がリセットされて出力端子Ｐ１がロウレベルに戻ることとなる。以後、フリップフロップＦ１１〜Ｆ１７がリセットされてからパルス信号Ｓが１回立ち上がると出力端子Ｐ１がハイレベルに変化し、パルス信号Ｓの次の立ち上がりタイミングでフリップフロップＦ１１〜Ｆ１７がリセットされて出力端子Ｐ１がロウレベルに戻る、といった動作が繰り返されることにより、その出力端子Ｐ１から２分周信号が出力されるのである。
【００７１】
また、出力端子Ｐ２をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ２からは、図４（ｂ）の如くパルス信号Ｓを３分周した信号（３分周信号）が出力されることとなる。
即ち、出力端子Ｐ２には、２段目のフリップフロップＦ１２のＱ出力が供給されているため、その出力端子Ｐ２のレベルは、フリップフロップＦ１１〜Ｆ１７がリセットされてからパルス信号Ｓが２回立ち上がった時に、ロウレベルからハイレベルへと変化する。よって、出力端子Ｐ２をリセット入力端子ＰＲに接続した場合には、フリップフロップＦ１１〜Ｆ１７がリセットされてからパルス信号Ｓが２回立ち上がると出力端子Ｐ２がハイレベルに変化し、パルス信号Ｓの次の立ち上がりタイミングでフリップフロップＦ１１〜Ｆ１７がリセットされて出力端子Ｐ２がロウレベルに戻る、といった動作が繰り返されることにより、その出力端子Ｐ２から３分周信号が出力されるのである。
【００７２】
そして同様に、出力端子Ｐ３をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ３からは、図４（ｃ）の如くパルス信号Ｓを４分周した信号（４分周信号）が出力され、出力端子Ｐ４をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ４からは、図４（ｄ）の如くパルス信号Ｓを５分周した信号（５分周信号）が出力される。また、出力端子Ｐ５をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ５からは、図４（ｅ）の如くパルス信号Ｓを６分周した信号（６分周信号）が出力され、出力端子Ｐ６をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ６からは、図４（ｆ）の如くパルス信号Ｓを７分周した信号（７分周信号）が出力される。また更に、出力端子Ｐ７をリセット入力端子ＰＲに接続すれば、その出力端子Ｐ７からは、図４（ｇ）の如くパルス信号Ｓを８分周した信号（８分周信号）が出力される。
【００７３】
これは、シフトレジスタ５５を構成する各フリップフロップＦ１１〜Ｆ１７のＱ出力が各出力端子Ｐ１〜Ｐ１７に夫々供給されているため、全フリップフロップＦ１１〜Ｆ１７がリセットされてから各出力端子Ｐ１〜Ｐ７のレベルがハイレベルへと変化するまでのパルス信号Ｓの立ち上がり回数が、その各出力端子Ｐ１〜Ｐ７毎に異なり、その回数が、各出力端子Ｐ１〜Ｐ７に割り当てられた分周数よりも夫々１小さい回数となっているためである。
【００７４】
そして、このような本第２実施形態の回転センサ信号処理ＩＣ５１により、回転センサ３からのパルス信号を２〜８の何れかの分周数で分周してマイコン７に入力させたい場合には、出力端子Ｐ１〜Ｐ７のうちで、希望の分周数に対応した出力端子をリセット入力端子ＰＲに接続すると共に、そのリセット入力端子ＰＲと接続した出力端子を、マイコン７の入力ポートに接続すれば良い。
【００７５】
そして、本第２実施形態の回転センサ信号処理ＩＣ５１によれば、７個のフリップフロップＦ１１〜Ｆ１７からなるシフトレジスタ５５によって、８以下の７通りの分周数を全て実現することができ、図８に示した回路構成と比較して、その回路規模を非常に小さくすることができる。
【００７６】
また、本第２実施形態の回転センサ信号処理ＩＣ５１でも、分周数を切り替えるための論理回路を内部に設ける必要がなく、回路規模を小さくする面で有利である。また更に、分周数を切り替えるための入力端子が１つのリセット入力端子ＰＲだけで済み、端子数の増加を最小限に抑えることができる。
【００７７】
ところで、上記第２実施形態の回転センサ信号処理ＩＣ５１は、例えば下記の（２−１）及び（２−２）のように変形することもできる。
（２−１）：シフトレジスタ５５を構成する各フリップフロップＦ１１〜Ｆ１７のＱバー端子を、初段のフリップフロップＦ１１のＱバー端子から順に、各出力端子Ｐ１〜Ｐ７に夫々接続する。
【００７８】
（２−２）：抵抗４３の一端を接地電位ではなく、電源電圧に接続する。つまり、リセット入力端子ＰＲ及びフリップフロップ４１のデータ端子を、抵抗４３によりハイレベルにプルアップする。そして、その抵抗４３とフリップフロップ４１のデータ端子との間の信号経路に、リセット入力端子ＰＲのレベルを反転させてフリップフロップ４１のデータ端子に入力させるインバータを設ける。
【００７９】
このように変形すれば、各出力端子Ｐ１〜Ｐ７のレベルは、シフトレジスタ５５を構成する全てのフリップフロップＦ１１〜Ｆ１７がリセットされてから、パルス信号Ｓがその出力端子に割り当てられた分周数よりも１小さい回数だけ立ち上がった時に初めてロウレベルへと変化するようになり、また、フリップフロップＦ１１〜Ｆ１７は、出力端子Ｐ１〜Ｐ７の何れかからリセット入力端子ＰＲにロウレベルの信号が入力されてから、パルス信号Ｓが次に立ち上がったタイミングで、フリップフロップ４１のＱバー出力によりリセットされることとなる。つまり、この場合には、特定レベルがロウレベルとなる。
【００８０】
そして、このように構成しても、図４に示した各分周信号のレベル（各出力端子Ｐ１〜Ｐ７のレベル）が反対になるだけであり、上記第２実施形態のＩＣ５１と同じ効果を得ることができる。
一方、上記第２実施形態及びその変形例において、シフトレジスタＦ１１〜Ｆ１７，４１のクロック端子に、波形整形後のパルス信号Ｓではなく、そのパルス信号Ｓを分周した信号を、入力するように構成しても良い。
【００８１】
例えば、波形整形回路３３からのパルス信号Ｓを、１つのフリップフロップからなるバイナリカウンタによって２分周し、その２分周した信号を、シフトレジスタＦ１１〜Ｆ１７，４１のクロック端子にクロック信号として入力するように構成すれば、出力端子Ｐ１〜Ｐ７の各々から４，６，８，１０，１２，１４，１６といった７通りの分周信号を出力させることができるようになる。
【００８２】
また、上記第２実施形態及びその変形例において、出力端子の数は、シフトレジスタ５５を構成するフリップフロップの数と必ずしも同じにする必要はない。例えば、３分周信号が不要であるならば、出力端子Ｐ２を削除することができ、５分周信号が不要であるならば、出力端子Ｐ４を削除することができる。
【００８３】
また、シフトレジスタ５５を構成するフリップフロップの数は７個以外でも良い。例えば、上記第２実施形態のＩＣ５１において、更に９分周信号を出力可能にするのであれば、出力端子を１つ追加すると共に、シフトレジスタ５５を８個のフリップフロップで構成して、その８段目のフリップフロップのＱ出力を上記追加した出力端子に供給するように構成すれば、その出力端子とリセット入力端子ＰＲとを外部で接続することにより、その出力端子から９分周信号が出力されることとなる。
【００８４】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
例えば、上記各実施形態の回転センサ信号処理ＩＣ３１，５１において、回転センサ３が矩形のパルス信号を出力するものであったり、波形整形回路３３と同じ機能の回路が電子制御装置１の回路基板上に設けられることを想定するのであれば、波形整形回路３３はＩＣ３１，５１に内蔵しなくても良い。
【図面の簡単な説明】
【図１】第１実施形態の回転センサ信号処理ＩＣの構成を示す回路図である。
【図２】第１実施形態の回転センサ信号処理ＩＣの動作を表すタイムチャートである。
【図３】第２実施形態の回転センサ信号処理ＩＣの構成を示す回路図である。
【図４】第２実施形態の回転センサ信号処理ＩＣの動作を表すタイムチャートである。
【図５】車両用電子制御装置の基本的な構成を表すブロック図である。
【図６】出力パルス数が多い回転センサを用いた場合の有利な点を説明する説明図である。
【図７】出力パルス数が多い回転センサを用いた場合の不利な点を説明する説明図である。
【図８】回転センサ信号処理ＩＣの従来の構成例を表す回路図である。
【符号の説明】
１…車両用電子制御装置、３…回転センサ、７…マイコン、３１，５１…回転センサ信号処理ＩＣ、３３…波形整形回路、３５…バイナリカウンタ、３７，３９…アンドゲート、Ｆ１〜Ｆ３，Ｆ１１〜Ｆ１７，４１…フリップフロップ、４３…抵抗、４５…遅延回路、５５…シフトレジスタ、Ｐ１〜Ｐ７…出力端子、ＰＲ…リセット入力端子
【図１】
0003601405.tif 000002
【図２】
0003601405.tif 000003
【図３】
0003601405.tif 000004
【図４】
0003601405.tif 000005
【図５】
0003601405.tif 000006
【図６】
0003601405.tif 000007
【図７】
0003601405.tif 000008
【図８】
0003601405.tif 000009