(57)【特許請求の範囲】
【請求項１】
原振クロック信号を発生する発振器と、複数の分周数を組み合せた分周サイクルを繰り返して上記発振器が発生した原振クロック信号を分周し、中間周波クロック信号を生成する第１の分周回路と、上記分周サイクル中の特定の位相から分周を開始し、上記中間周波クロック信号から低周波クロック信号を生成する第２の分周回路と、この第１の分周回路により生成された中間周波クロック信号の上記分周サイクルにおける位相が入力され、上記第２の分周回路に上記特定の位相から分周を開始するようトリガを発するトリガ回路とを備えたことを特徴とするクロック生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電子機器において原振クロック信号を分周して低周波クロック信号を生成するクロック生成回路に関する。
【０００２】
【従来の技術】
従来、原振クロック信号を分周して信号処理に必要な低周波のクロック信号を生成する場合、一般的に分周数が整数となるように原振器の発振周波数と、信号処理部での処理クロック周波数とが選択される。これに対し、ＲＦ機器を内蔵するような電気回路では、ＲＦ部分で使用するクロック信号周波数と、信号処理部で使用するクロック信号の周波数とが異なるので、１つの原振クロックからこれらのクロック信号を生成する際に、例えば信号処理部への供給クロック信号を非整数分周により生成しなければならない場合がある。一般に、１つの機器内で複数の周波数の異なるクロック信号を生成しなければならないような場合に非整数分周を行う場合が生じる。この非整数分周は、複数の整数分周を組み合せて行う。
【０００３】
図７は、従来の分周回路の一例を示すブロック図である。図において、１は原振クロックを発生する発振器、２は分周数の設定を変更できる分周器であり、３は分周器２への分周数を設定する制御回路である。４は分周器２が出力したクロック信号を整数により分周する分周器である。
次に、従来の分周回路の動作について説明する。この分周回路は、例えば１３ＭＨｚのクロック信号から７２ｋＨｚのクロック信号を生成して出力するように、分周数が整数ではない分周を行う。分周器１により高周波数１３ＭＨｚから中間周波数５７６ｋＨｚへの分周、分周器２により中間周波数５７６ｋＨｚから低周波数７２ｋＨｚへの分周を行うとした場合、分周器１での分周は整数とならない。この分周器１での分周数は、１３ＭＨｚ／５７６ｋＨｚ＝２２．５７となるため、２２分周と２３分周を組み合せて分周することになる。このように、異なる分周数の分周を組み合せて生成した中間クロック信号は、クロックパルス間隔に長短が生じている。この中間クロック信号を更に分周すると、上記のパルス間隔の長短に起因して理想クロック信号からのずれが、分周後の低周波クロック信号に生じる。中間周波クロック信号を生成する際に使用した分周数の組合せ１サイクルのどの位相から分周を開始するかによって、低周波クロック信号に含まれる理想クロック信号との誤差の二乗平均値に大小が生じる。
【０００４】
【発明が解決しようとする課題】
従来技術の場合、分周器２は、複数の分周数を組み合せた分周１サイクルのうちのどの位相から分周を開始するかが特定されていないので、分周の開始位置によって、低周波クロック信号に生じる理想クロック信号との誤差の二乗平均値が大きくなってしまうという問題があった。
【０００５】
この発明は、このような問題点を解決するためになされたもので、複数の分周数を組み合せて非整数分周されたクロック信号を更に分周して生成されるクロック信号の理想クロック信号との誤差が小さいクロック生成回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１の発明に係るクロック生成回路は、原振クロック信号を発生する発振器と、複数の分周数を組み合せた分周サイクルを繰り返して上記発振器が発生した原振クロック信号を分周し、中間周波クロック信号を生成する第１の分周回路と、上記分周サイクル中の特定の位相から分周を開始し、上記中間周波クロック信号から低周波クロック信号を生成する第２の分周回路と、この第１の分周回路により生成された中間周波クロック信号の上記分周サイクルにおける位相が入力され、上記第２の分周回路に上記特定の位相から分周を開始するようトリガを発するトリガ回路とを備えたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係るクロック生成回路を図１から図５に基づいて説明する。図１は実施の形態１に係るクロック生成回路のブロック図、図２は実施の形態１に係るクロック生成回路の信号タイミング図、図３は実施の形態１に係るクロック生成回路の中間周波クロック信号に生じる誤差を示す特性図、図４は実施の形態１に係るクロック生成回路の中間周波クロック信号の位相の組合せを示す特性図、図５は実施の形態１に係るクロック生成回路の低周波クロック信号に生じる二乗平均誤差を示す特性図である。
【０００９】
まず、図１のクロック生成回路のブロック図について説明する。図１において、５は第１の分周回路、６は第２の分周回路、７は発振器である。第１の分周回路５は複数の分周数（いずれも整数分周数）による分周を組み合せて発振器７からの原振クロック信号を分周する。第１の分周回路５において、８はカウンタ回路、９は分周数設定回路である。第２の分周回路６は第１の分周回路５が出力した中間周波クロック信号を整数分周して低周波クロック信号を生成する。第２の分周回路６において、１０はカウンタ回路、１１はトリガ回路である。カウンタ回路８は、発振器７が生成する原振クロック信号を分周数設定回路９から設定される分周数により分周するとともに、１回の分周、例えば２２分周であれば原振クロック信号の２２パルス分のカウントを終了するとカウントアップ信号を分周数設定回路９へ出力する。分周数設定回路９は、予め複数の分周数の組み合せを記憶しており、カウンタ回路８からカウントアップ信号が入力される毎に、分周数の組み合せの順にカウンタ回路８に対して分周数の変更を指令する。分周数設定回路９に記憶される複数の分周数の組み合せによって組合せ分周１サイクルを形成しており、カウンタ回路８への分周数の変更指令は、この組合せ分周１サイクルを繰り返すことにより行う。即ち、分周数設定回路９は１サイクルが終了すると、このサイクルの最初の分周数に戻って分周数の変更指令を出す。また、分周数設定回路９は、カウンタ回路９からのカウントアップ信号により、組合せ分周１サイクルのどの分周数の位置（これを組合せ分周１サイクル中の位相又は単に位相と呼ぶこととする）にあるかを計数し、トリガ回路１１へ位相信号として出力する。この位相は例えば組合せ分周１サイクルが１０個の分周数により形成されているとすると、１０の位相があることになる。カウンタ回路１０は、第１の分周回路５から出力される中間周波クロック信号を整数分周数によって分周している。本発明では、カウンタ回路１０での分周をトリガ回路１１からのトリガ信号により開始する。分周数設定回路９からの位相信号が外部から入力される位相特定値となったときに、トリガ回路１１は分周を開始するためのトリガ信号をカウンタ回路１０へ出力する。
【００１０】
次に実施の形態１のクロック生成回路の動作について説明する。原振器７が発生した原振クロック信号はカウンタ回路８において分周される。このカウンタ回路８の分周数は分周数設定回路９から設定される。分周数設定回路９には予め複数の分周数の組み合せが記憶されている。例えば、第１の分周回路５において１３ＭＨｚの原振クロック信号から５７６ｋＨｚの中間周波クロック信号を生成し、第２の分周回路６において中間周波クロック信号から７２ｋＨｚの低周波クロック信号を生成する場合、１３ＭＨｚから５７６ｋＨｚへの分周における分周数は整数とならないので、上記のように複数の分周数を組み合せて分周する。このときの組み合せは、２３、２２、２３、２２、２３、２２、２３分周（２３分周４回、２２分周３回）を１セットとして、これを１０セット行い、さらに２３分周、２２分周を行えば、この組合せ分周１サイクルで原振クロック１３ＭＨｚのカウントパルス数は合計１６２５パルス、分周後のパルス数は７２パルスとなり、１３ＭＨｚから５７６ｋＨｚへ分周されたことになる。ただし、２２分周と２３分周とを組み合せている為に分周後のクロック信号はパルス間隔に長短が生じている。この分周回路における信号タイミングを図２に示す。図２において、１３ＭＨｚクロック信号の２３パルス分に対して、５７６ｋＨｚクロック信号線上にφ０のパルスが生成され、次の２２パルス分に対して、φ１のパルスが生成される。分周数設定回路９から分周数２３をカウンタ回路８に設定し、カウンタ回路８において１３ＭＨｚクロック信号を２３パルス分計数するとカウントアップ信号が分周数設定回路９へ出力される。このカウントアップ信号を受けた分周数設定回路９は、組合せ分周１サイクル中の次の分周数である分周数２２をカウンタ回路８に設定する。このように異なる分周数を組み合せてクロック信号を分周すると、１３ＭＨｚクロック信号１６２５パルスに対して、５７６ｋＨｚクロック信号線上にはφ０からφ７１までの７２パルスが生成される。これらのパルスは上記の組合せ分周１サイクルに対応するものであり、この１サイクル中に、パルスφ０からφ７１対応する位相φ０からφ７１が生じる。この位相φ０からφ７１の時間軸上の位置は、理想５７６ｋＨｚクロックのパルス位置に対して誤差を有しており、この誤差をパーセント表示すると図３のようになる。なお、誤差は、位相φ０からφ７１の位置と理想クロックの対応する時刻との差を理想クロック５７６ｋＨｚのパルス間隔で除して計算される。
【００１１】
第２の分周回路６は、上記のような位相φ０からφ７１を有する５７６ｋＨｚクロック信号を８分周して７２ｋＨｚクロック信号を生成する。カウンタ回路１０で行う分周のタイミングには、組合せ分周１サイクル内の位相の位置により図４に示す８通りの組合せがある。図４において、例えば位相φ０から第２の分周回路９が分周を開始すると、その後φ８、φ１６、φ２４、・・・、φ５６、φ６４の位相において、７２ｋＨｚクロック信号線上にパルスを生成することとなる。その他φ１、φ２、φ３、・・・、φ７の位相において分周を開始する場合も同様に図４に示す位相においてパルスを生成することとなる。図１におけるトリガ回路１１は、カウンタ回路１０が分周を開始するためのトリガ信号を出力している。分周数設定回路９において計数される位相はトリガ回路１１に入力されており、この入力された位相信号が外部から入力される特定位相値となったときに、トリガ回路１１は、トリガ信号をカウンタ回路１０へ出力する。このトリガ信号によりカウンタ回路１０は分周を開始する。
【００１２】
トリガ回路１１に設定される特定位相値は、第２の分周回路６の出力と理想７２ｋＨｚクロックとの誤差が小さくなるように予め決定する。図４に示される組合せ分周１サイクル中の位相の組み合せに対応して、出力される７２ｋＨｚ低周波クロック信号に生じる誤差は図５のようになる。この場合、７２ｋＨｚクロック信号の理想クロックとの誤差はφ６を含む位相の組合せにおいて最小となるので特定位相値としてφ６を採用し、トリガ回路１１に外部入力等により設定する。
【００１３】
以上のように、第１の分周回路５が出力する中間周波クロック信号の誤差を求め、さらに第２の分周回路６が出力する低周波クロック信号の誤差を数値計算することによって、第１の分周回路における組み合せ分周１サイクル中の位相に応じた低周波クロック信号に生じる誤差をそれぞれ計算することができ、低周波クロック信号に生じる誤差が小さい位相を特定することができるので、これをトリガ回路１１に位相特定値として設定する。
【００１４】
実施の形態２．
実施の形態１においては、発振器で生成した原振クロック信号を非整数分周し、更に整数分周して１つの低周波クロック信号を生成するクロック生成器を示したが、図６に示すように、更に整数分周を行う第３の分周回路を付加して、２つの低周波クロック信号を出力するクロック生成回路を構成しても良い。
【００１５】
図６は、このクロック生成回路が組み込まれる電子機器の一例としての携帯電話器の構成を示している。この携帯電話器は、例えば衛星移動体通信システムや地上系セルラー通信システム等の複数の通信システムに対応するために必要な信号処理回路を複数系統有している。移動体通信システムでは、通信可能な領域が個々の通信システムにおいて定まっており、移動体通信端末の使用範囲を広げるために複数の通信システムとの通信が可能となるように構成されることがある。通信システムに依存して、データ伝送形式、音声処理方式等が異なるので、これらの違いに対して、ハードウェアやソフトウェアを個々の方式に併せて複数備える必要が生じる。特にデータ伝送制御や音声処理を行うような電子回路は、小型化を図るために１つのパッケージに納められた集積回路で構成される場合が多い。これらの集積回路は、通信システム固有の通信方式に対応して設計され、この設計に合わせて供給クロック信号の周波数の仕様が定められており、複数の通信システムを利用する携帯電話器では、これらの個々の電子回路に合わせて、複数のクロック信号を生成する必要が生じる。
【００１６】
図６において、１２は通信電波を送受信するアンテナ、１３は通信信号を処理する第１の信号処理回路系、１４は他の移動体通信システムの通信信号を処理する第２の信号処理回路系、１５はクロック生成回路、１６はユーザＩ／Ｆである。第１の信号処理回路系１３及び第２の信号処理回路系１４において、１７及び１８は低雑音増幅器や高出力増幅器によって構成されるＲＦ回路、１９及び２０はＩＦ信号からＲＦ信号への周波数変換、及びＲＦ信号からＩＦ信号への周波数変換を行う周波数変換器、２１及び２２は変復調を行うモデム、２３及び２４は通信信号のフレーム処理を行う伝送制御回路、２５及び２６は上位レイヤの信号処理を行う上位レイヤ処理回路である。クロック生成回路１５において、２７は発振器、２８は非整数の分周を行う第１の分周回路、２９は第１の信号処理回路系にクロック信号を供給する第２の分周回路、３０は第２の信号処理回路系にクロック信号を供給する第３の分周回路である。
【００１７】
次に図６に示す携帯電話器の動作について説明する。図６のような携帯電話器では、複数の移動体通信に対応するために、２系統の信号処理回路、即ち第１の信号処理回路系１３と第２の信号処理回路系１４を有し、異なる周波数のクロック信号をそれぞれの回路系に供給するクロック生成回路を共有した構成となっている。この構成は、一般の電子機器においても、複数の信号処理回路系が異なる周波数のクロック信号の供給を必要とする場合に、これらのクロック信号を生成するクロック生成回路を共有する構成にそのまま拡張することができる。アンテナ１２は複数の移動体通信システムの通信電波を送受信する。受信する通信システムに合わせて第１の信号処理回路系１３又は第２の信号処理回路系１４のうちいずれか一方が送受信状態となる。アンテナ１２において受信した受信信号は、ＲＦ回路１７及びＲＦ回路１８において低雑音増幅し、周波数変換器１９及び周波数変換器２０においてＲＦ信号からＩＦ信号へ周波数変換される。モデム２１及びモデム２２は、ＩＦ信号に重畳された通信信号を復調し、伝送制御部２３及び伝送制御部２４において、通信方式に合わせてフレーム同期を行い、通信信号をデフレーミングし、制御信号、通話信号、データ列信号等を読み出す。このようにして読み出された信号は、さらに上位レイヤ処理回路２５及び上位レイヤ処理回路２６によってデコードされる。例えば、デコードされた制御信号は信号処理回路内の制御に使用し、デコードされた通話信号はユーザＩ／Ｆ１６において、さらに音声信号に変換する。また、データ信号はユーザＩ／Ｆ１６からデータとして送出し、情報端末装置での利用に供する。通信信号を携帯電話器から送信する場合は、この逆の順をたどり、ユーザＩ／Ｆ１６からの通信信号を上位レイヤ処理回路２５及び２６においてコード化し、伝送制御回路２３及び伝送制御回路２４においてフレーム化し、モデム２１及びモデム２２においてＩＦキャリアに重畳して変調する。変調されてＩＦ信号となった通信信号は、さらにコンバータ１９及びコンバータ２０にてＲＦ信号へ周波数変換され、ＲＦ回路１７及びＲＦ回路１８により増幅されて、アンテナ１２から送信する。
【００１８】
このように、第１の信号処理回路系１３及び第２の信号処理回路系１４の内部では、ＲＦ信号からＩＦ信号さらには音声信号やデータ信号まで、高周波から低周波までの信号が処理されており、これらの処理を行うために必要なクロック信号も高周波から低周波までのものが必要となる。また、モデム２１や伝送制御回路２３は、ディジタルシグナルプロセッサーを用いてパッケージ化される場合が多く、個々の通信システムで定められる畳重処理やフレーム処理のスピードや処理量によって供給するクロック周波数が異なり、クロック生成回路１５において複数のクロック信号を生成する必要が生じる。
【００１９】
次にクロック生成回路１５の動作について説明する。発振器２７からの原振クロックは第１の分周回路２８と第３の分周回路３０に入力される。第１の分周回路２８は、図１における第１の分周回路５と同等のものであり、複数の分周数の組合せにより非整数分周を行って、原振クロック信号から第１の信号処理回路系１３に使用するクロック信号を生成するための中間周波クロック信号を生成している。第３の分周回路３０は発振器２７からの原振クロック信号を整数分周して第２の信号処理回路系１４へクロック信号を供給しており、供給クロック信号の理想クロック信号に対する誤差は小さい。上記のように第１の分周回路２８においては非整数分周を行っているので、この第１の分周回路２８が出力する中間周波クロック信号そのものに既に誤差が生じている。第２の分周回路２９は、図１における第２の分周回路６と同等なものであり、第１の分周回路２８から出力されたクロック信号の特定位相から分周を開始することにより、理想クロック信号との誤差を小さくする。なお、クロック生成回路２９は、周波数変換器１９、モデム２１、伝送制御回路２３、上位レイヤ処理回路２５に対し、複数のクロック信号を供給している。クロック信号に生じる誤差が大きくても信号処理上の問題がない場合には、これらのクロック信号のうちの一部については、任意の位相から分周を行うように構成してもよい。また、図６には、発振器２７からの原振クロック信号を第１の分周回路２８において非整数分周する構成を示したが、原振クロック信号をカウンタ回路により整数分周した後、非整数分周を行う第１の分周回路２８により分周を行い、さらに第２の分周回路２９により分周する構成としてもよい。また、周波数変換器１９、モデム２１、伝送制御回路２３、上位レイヤ処理回路２５に対して、使用するクロック周波数によっては、第１の分周回路２８から出力されたクロック信号ではなく発振器２７からの原振クロック信号を第２の分周回路２９に入力して直接分周して得られるクロック信号を供給してもよい。
【００２０】
【発明の効果】
この発明によれば、非整数分周された中間周波クロック信号の特定位相から分周を開始して低周波クロック信号を生成するので、この低周波クロック信号の理想クロック信号に対する誤差を小さくすることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るクロック生成回路のブロック図である。
【図２】この発明の実施の形態１に係るクロック生成回路の信号タイミング図である。
【図３】この発明の実施の形態１に係るクロック生成回路の中間周波クロック信号に生じる誤差を示す特性図である。
【図４】この発明の実施の形態１に係るクロック生成回路の中間周波クロック信号の位相の組合せを示す特性図。
【図５】この発明の実施の形態１に係るクロック生成回路の低周波クロック信号に生じる二乗平均誤差を示す特性図である。
【図６】この発明の実施の形態２に係るクロック生成回路のブロック図である。
【図７】従来のクロック生成回路の構成を示すブロック図である。
【符号の説明】
５、２８  第１の分周回路
６、２９  第２の分周回路
７、２７  発振器
３０  第３の分周回路
【図１】
0003567820.tif 000002
【図２】
0003567820.tif 000003
【図３】
0003567820.tif 000004
【図４】
0003567820.tif 000005
【図５】
0003567820.tif 000006
【図６】
0003567820.tif 000007
【図７】
0003567820.tif 000008