(57)【特許請求の範囲】
【請求項１】
入射光量に対応する電気信号を発生し、複数に分割された撮像領域と、該複数の撮像領域毎に前記電気信号を出力する複数の出力部とを有する撮像手段と、
前記撮像手段に対して、光の入射側に設けられ、入射した光を異なる複数の方向に導くためのミラーと、
前記ミラーと前記撮像手段との間に設けられ、前記撮像手段への入射光路を開放・遮蔽自在なシャッタ手段と、
前記複数の撮像領域を跨ぐとともに、前記撮像手段の撮像領域の全体に投光せず、一部分に投光する投光手段と、
前記シャッタ手段が入力光路を遮断した状態で前記投光手段を動作させることにより得られ、前記複数の出力部から出力される電気信号の相関関係に基づき、前記シャッタ手段が入射光路を開放することにより得られ、前記複数の出力部から出力される電気信号を補正する補正手段と
を有することを特徴とする撮像装置。
【請求項２】
前記複数の出力部から出力される電気信号の内、前記複数の撮像領域それぞれの部分領域であって、前記投光手段により投光される領域を主に含む予め決められた部分領域の電気信号を選択する選択手段を更に有し、
前記補正手段は、前記選択手段により選択された複数の各撮像領域の部分領域の電気信号の相関関係に基づいて補正を行うことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記投光手段は、前記シャッタ手段の近傍であって、前記撮像手段の撮像領域の分割境界近傍へ配置されていることを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記投光手段の近傍に設置された、前記撮像手段の撮像領域へ光束を導く為の導光手段を更に有することを特徴とする請求項１乃至３のいずれかに記載の撮像装置。
【請求項５】
前記シャッタ手段の一部を前記導光手段として用いることを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記シャッタ手段の遮蔽部材を導光手段として用いることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記シャッタ手段と前記撮像手段との間に配された光学手段を導光手段として用いることを特徴とすることを特徴とする請求項４に記載の撮像装置。
【請求項８】
前記光学手段は、前記撮像手段の撮像領域を保護する保護部材であることを特徴とする請求項７の撮像装置。
【請求項９】
前記光学手段は、ローパスフィルタであることを特徴とする請求項７に記載の撮像装置。
【請求項１０】
前記撮像手段への入射光路が遮蔽状態になるように前記シャッタ手段を制御し、前記遮蔽状態で前記投光手段が投光するように制御する制御手段を更に有することを特徴とする請求項１乃至９のいずれかに記載の撮像装置。
【請求項１１】
前記複数の出力部から出力された電気信号の相関関係を判別する判別手段を更に有することを特徴とする請求項１乃至１０のいずれかに記載の撮像装置。
【請求項１２】
前記電気信号を前記撮像手段の複数の出力部毎に処理する複数の処理手段を更に有し、
前記判別手段は、前記処理手段からの出力に対して、ある所定の画像領域中の電気信号に関する互いの相関関係を判別することを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記判別手段の動作の有無を切り替える切り替え手段と、
前記判別手段の動作を行った場合に、判別された相関関係を保持する記憶手段と
を更に有することを特徴とする請求項１１または１２に記載の撮像装置。
【請求項１４】
前記補正手段により補正された前記複数の撮像領域の電気信号を合成する合成手段を更に有することを特徴とする請求項１乃至１３のいずれかに記載の撮像装置。
【請求項１５】
前記相関関係は、前記電気信号間の比であることを特徴とする請求項１乃至１４のいずれかに記載の撮像装置。
【請求項１６】
前記相関関係は、前記電気信号間の差であることを特徴とする請求項１乃至１４のいずれかに記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置及びその制御方法、及び信号処理方法に関し、更に詳しくは、デジタルカメラなどの撮像装置内の撮像素子の撮像領域が複数の撮像領域に分割され、各領域毎にデータを読み出す構造になっている場合に、複数出力間の出力レベルを自動的に判断し、複数出力間の信号差を補正することのできる撮像装置及びその制御方法、及び信号処理方法に関するものである。
【０００２】
【従来の技術】
従来のデジタルスチルカメラの構成例を、図１４を参照して説明する。
【０００３】
同図において、撮影者がカメラ操作スイッチ２０１（カメラのメインスイッチ、レリーズスイッチ等で構成）を操作すると、カメラ操作スイッチ２０１の状態変化を全体制御ＣＰＵ２００が検出し、その他の各回路ブロックへの電源供給を開始する。
【０００４】
撮影画面範囲内の被写体像は、主撮影光学系２０２及び２０３を通して撮像素子２０４上に結像し、アナログ電気信号に変換される。撮像素子２０４からのアナログ電気信号は、ＣＤＳ／ＡＧＣ回路２０５によりアナログ的に処理されて、所定の信号レベルに変換され、更に、各画素毎に順々にＡ／Ｄ変換部２０６でデジタル信号に変換される。
【０００５】
なお、全体の駆動タイミングを決定するタイミングジェネレータ２０８からの信号に基いて、ドライバー回路２０７が撮像素子２０４の水平駆動並びに垂直駆動を所定制御することにより、撮像素子２０４は画像信号を出力する。
【０００６】
同様に、ＣＤＳ／ＡＧＣ回路２０５、並びにＡ／Ｄ変換部２０６も上記タイミングジェネレータ２０８からのタイミングに基づいて動作する。
【０００７】
２０９は全体制御ＣＰＵ２００からの信号に基づいて信号の選択を行うセレクタであり、Ａ／Ｄ変換部２０６からの出力は、セレクタ２０９を介してメモリコントローラ２１５へ入力し、フレームメモリ２１６へ全ての信号出力が転送される。従って、この場合各撮影フレーム毎の画素データを、全てフレームメモリ２１６内に一旦記憶する為、連写撮影等の場合は、撮影された画像の画素データを全てフレームメモリ２１６へ書き込むことになる。
【０００８】
フレームメモリ２１６への書き込み動作終了後は、メモリコントローラー２１５の制御により、画素データを記憶しているフレームメモリ２１６の内容を、セレクター２０９を介してカメラデジタル信号処理部（ＤＳＰ）２１０へ転送する。このカメラＤＳＰ２１０では、フレームメモリ２１６に記憶されている各画像の各画素データを基にＲＧＢの各色信号を生成する。
【０００９】
通常撮影前の状態では、この生成されたＲＧＢの各色信号をビデオメモリ２１１に定期的（各フレーム毎）に転送する事で、モニター表示部２１２によりファインダー表示等を行っている。
【００１０】
一方、カメラ操作スイッチ２０１の操作により、撮影者が撮影（すなわち、画像の記録）を指示した場合には、全体制御ＣＰＵ２００からの制御信号によって、１フレーム分の各画素データをフレームメモリ２１６から読み出し、カメラＤＳＰ２１０で画像処理を行ってから一旦ワークメモリ２１３に記憶する。
【００１１】
続いて、ワークメモリ２１３のデータを圧縮・伸張部２１４で所定の圧縮フォーマットに基いてデータ圧縮し、圧縮したデータを外部不揮発性メモリ２１７（通常フラッシュメモリ等の不揮発性メモリを使用）に記憶する。
【００１２】
また、逆に撮影済みの画像データを観察する場合には、上記外部メモリ２１７に圧縮記憶されたデータを、圧縮・伸張部２１４を通して通常の画素毎のデータに伸張し、伸長した画素毎のデータをビデオメモリ２１１へ転送する事で、モニター表示部２１２を通して撮影済み画像を観察する事ができる。
【００１３】
この様に、通常のデジタルカメラでは、撮像素子２０４からの出力を、ほぼリアルタイムで信号処理回路を通して実際の画像データに変換し、その結果をメモリないしはモニター回路へ出力する構成となっている。
【００１４】
一方、上記の様なデジタルカメラシステムに於いて、連写撮影等の能力を向上させる（例えば１０駒／秒に近い能力を得る）為には、撮像素子からの読み出し速度を上げる事やフレームメモリ等への撮像素子データの書き込み速度を上げる等の撮像素子を含めたシステム的な改善が必要である。
【００１５】
図１５はその改善方法の一つとして、ＣＣＤ等の撮像素子である水平ＣＣＤを２分割にしてそれぞれ信号を出力する２出力タイプのデバイスの構造を簡単に示したものである。
【００１６】
図１５のＣＣＤでは、フォトダイオード部１９０で発生した各画素毎の電荷をある所定のタイミングで一斉に垂直ＣＣＤ１９１へ転送し、次のタイミングで各ライン毎に垂直ＣＣＤ１９１の電荷を水平ＣＣＤ１９２及び１９３に転送する。
【００１７】
図１５に示す構成では、水平ＣＣＤ１９２は、転送クロック毎にその電荷を左側のアンプ１９４へ向かって転送し、又水平ＣＣＤ１９３は、転送クロック毎にその電荷を右側のアンプ１９５へ向かって転送する事から、このＣＣＤの撮影画像データは画面の中央を境にして左右真っ二つに分割して読み出される事になる。
【００１８】
通常、上記アンプ１９４，１９５はＣＣＤデバイスの中に作り込まれるが、レイアウト的にはかなり離れた位置に来る為、両アンプ１９４，１９５の相対精度は必ずしも完全に一致するとは限らない。その為、アンプ後の出力を左右それぞれ別々のＣＤＳ／ＡＧＣ回路１９６、１９８を通した際に、外部調整手段１９７及び１９９によって調整する事で左右出力のマッチング性を確保する様にしている。
【００１９】
【発明が解決しようとする課題】
以上の様に高速な読み出しが実現できる撮像素子として、２つ以上の複数出力から同時に信号を読み出す方法は、今後のデジタルカメラをより銀塩カメラ（既に一眼レフタイプの銀塩カメラでは８駒／秒位のスペックの製品は実現されている）に近づける為には、必須の技術である。
【００２０】
しかしながら複数の出力系統を持つという事は、スピード的には有利になるものの、出力レベルのマッチング性という観点では、明らかに１出力系統しかないものに比べて不利になってしまう。
【００２１】
従来のＣＤＳ／ＡＧＣ回路部でのアナログ的な調整や、Ａ／Ｄ変換後の出力で両チャンネルを合わせ込むデジタル的な調整等、単なるマニュアル的な調整方法では、製造工程上でかなり合わせ込んだとしても、環境の変化によって、例えばＶＲ抵抗そのものの値も変わるものであり、ＣＤＳ／ＡＧＣ回路の温度特性の傾向も完全に２つのものが一致する可能性は極めて低い。
【００２２】
通常この様な撮像素子の読み出し方法を行った場合、左右両出力の相対精度としては±１％を超えるようだと、画面上でその境界のアンバランスがはっきりと解ってしまう。
【００２３】
本発明は上記問題点を鑑みてなされたものであり、この様な複数出力を持つ撮像素子を用いた場合に、複数出力間の信号差を補正することを目的とする。
【００２４】
上記目的を達成するために、本発明の撮像装置は、入射光量に対応する電気信号を発生し、複数に分割された撮像領域と、該複数の撮像領域毎に前記電気信号を出力する複数の出力部とを有する撮像手段と、前記撮像手段に対して、光の入射側に設けられ、入射した光を異なる複数の方向に導くためのミラーと、
前記ミラーと前記撮像手段との間に設けられ、前記撮像手段への入射光路を開放・遮蔽自在なシャッタ手段と、前記複数の撮像領域を跨ぐとともに、前記撮像手段の撮像領域の全体に投光せず、一部分に投光する投光手段と、前記シャッタ手段が入力光路を遮断した状態で、前記投光手段を動作させた後に、前記複数の出力部から出力された電気信号の相関関係に基づき、前記シャッタ手段が入射光路を開放にした後に、前記複数の出力部から出力される電気信号を補正する補正手段とを有する。
本発明の好適な一様態によれば、前記複数の出力部から出力される電気信号の内、前記複数の撮像領域それぞれの部分領域であって、前記投光手段により投光される領域を主に含む予め決められた部分領域の電気信号を選択する選択手段を更に有し、前記補正手段は、前記選択手段により選択された複数の各撮像領域の部分領域の電気信号の相関関係に基づいて補正を行う。
【００２５】
好ましくは、前記投光手段は、前記シャッタ手段の近傍であって、前記撮像手段の撮像領域の分割境界近傍へ配置される。
【００２６】
更に好ましくは、前記投光手段の近傍に設置された、前記撮像手段の撮像領域へ光束を導く為の導光手段を更に有する。この構成によれば、より適切に撮像手段に対する投光を行うことができる。
【００２７】
本発明の好適な一様態によれば、前記シャッタ手段の一部を前記導光手段として用いる。好ましくは、前記シャッタ手段の遮蔽部材を導光手段として用いる。
【００２８】
また、本発明の好適な別の一様態によれば、前記シャッタ手段と前記撮像手段との間に配された光学手段を導光手段として用いる。好ましくは、前記光学手段は、前記撮像手段の撮像領域を保護する保護部材、または、ローパスフィルタである。
【００２９】
上記構成によれば、既存の構成を導光手段として用いるために、カメラ内部の限られたスペースを有効活用し、カメラの小型化に寄与することができる。
【００３０】
また、本発明の好適な一様態によれば、前記複数の出力部から出力された電気信号の相関関係を判別する判別手段を更に有する。
【００３１】
好ましくは、前記相関関係に基づいて、前記電気信号を補正する補正手段を更に有する。
【００３２】
また好ましくは、前記撮像手段への入射光路が遮蔽状態になるように前記シャッタ手段を制御し、前記遮蔽状態で前記投光手段が投光するように制御する制御手段を更に有する。
【００３４】
また、本発明の好適な一様態によれば、前記電気信号を前記撮像手段の複数の出力部毎に処理する複数の処理手段を更に有し、前記判別手段は、前記処理手段からの出力に対して、ある所定の画像領域中の電気信号に関する互いの相関関係を判別する。
【００４６】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００４７】
（第１の実施形態）
図１、図２は本発明の第１の実施形態における電子カメラを説明する為の図であり、図１はカメラ全体の構成を横から見た模式図、図２は図１におけるカメラの後述するシャッタ装置１４部分の拡大図である。
【００４８】
同図において、１は電子スチルカメラ、２は被写体像を結像面に結像させる撮影レンズで、電子スチルカメラ１に着脱可能に構成されている。撮影レンズ２は、被写体像を結像面に結像させる為の結像レンズ３、及び、結像レンズ３を駆動するためのレンズ駆動装置４を有すると共に、露出制御を行う為の絞り羽根群５、及び、絞り羽根群５を駆動するための絞り駆動装置６により構成されている。尚、結像レンズ２は、図では簡略化して示してあるが、１枚又は複数枚のレンズで構成され、単一の焦点距離（固定焦点）のレンズでも良いし、ズームレンズやステップズームレンズの如く焦点距離可変のものでもよい。
【００４９】
７は撮影レンズ２により結像される被写体像を、フォーカシングスクリーン８に導くと共に、その一部を透過させ、後述するサブミラー１２を通して焦点検出装置１３へ導く為のメインミラーである。メインミラー７は、不図示のミラー駆動装置により、ファインダーから被写体像を観察可能な位置と撮影時に被写体光束の光路から待避する退避位置とに可動自在に構成されている。
【００５０】
８は撮影レンズ２により導かれた被写体光束がメインミラー７にて反射し、結像するフォーカシングスクリーンであり、ファインダー観察時にはフォーカシングスクリーン８上に被写体像が形成される。
【００５１】
９はフォーカシングスクリーン８に結像された被写体像を正立正像に変換反射する光学部材であり、本実施形態においては、ペンタダハプリズムを使用している。１０はペンタダハプリズム９により正立正像に変換反射された被写体像を撮影者の目に到達させる接眼レンズ装置である。
【００５２】
１１は、ファインダー観察時にフォーカシングスクリーン８に結像された被写体像の輝度をペンタダハプリズム９を介して測定する測光装置であり、本実施形態の電子スチルカメラ１は、測光装置１１の出力信号に基づいて露光時の露出制御を行うように構成されている。
【００５３】
１２はメインミラー７の一部を透過した被写体光を反射させて、不図示のミラーボックス下面に配置された焦点検出装置１３へ被写体光を導く為のサブミラーである。
【００５４】
サブミラー１２は、メインミラー７、及び、メインミラー７の不図示のミラー駆動機構と連動し、メインミラー７がファインダーにより被写体像を観察可能な位置にあるときには、焦点検出装置１３へ被写体光を導く位置に、また、撮影時には被写体光束の光路から待避する退避位置に可動自在に構成されている。
【００５５】
１３は焦点検出装置であり、焦点検出装置１３の出力信号に基づいて撮影レンズ２のレンズ駆動装置４を制御し、結像レンズ３を駆動して焦点調節を行う。
【００５６】
１４は被写体光束の、撮像面への入射をメカ的に制御するシャッタ装置である。このシャッタ装置１４は、ファインダー観察時には被写体光束を遮り、撮像時にはレリーズ信号に応じて被写体光束の光路から待避して露光を開始させる先羽根群１４ａと、ファインダー観察時には被写体光束の光路から待避しているとともに、撮像時には先羽根群１４ａの走行開始後所定のタイミングで被写体光束を遮光する後羽根群１４ｂとを有するフォーカルプレーンシャッタである。尚、シャッタ装置１４のアパーチャ開口部近傍には、後述するＬＥＤ素子１７ａ、１７ｂの発光光束を先羽根群１４ａへ投光するための、切り欠き、または、貫通穴が形成されている。
【００５７】
１５は撮影レンズ２により結像された被写体像を撮像して電気信号に変換する撮像素子である。撮像素子１５は、公知の２次元型撮像デバイスが用いられている。撮像デバイスには、ＣＣＤ型、ＭＯＳ型、ＣＩＤ型など様々な形態があり、何れの形態の撮像デバイスを採用しても良いが、本実施形態においては、光電変換素子（フォトセンサ）が２次元的に配列され、各センサで蓄積された信号電荷が垂直転送路、及び、水平転送路を介して出力されるインターライン型ＣＣＤ撮像素子を用いているものとする。また、撮像素子１５は、各センサに蓄積される電荷の蓄積時間（シャッタ秒時）を制御する、いわゆる電子シャッタ機能を有している。
【００５８】
撮像素子１５は、図３に示すように、画面全体の撮像領域１５ａを保護する光学保護部材であるカバーガラス１５ｂにより保護すると共に、右半面１５ｃと左半面１５ｄに縦に２分割して、各々の撮影画像データを同時に出力可能に構成されている。
【００５９】
また、１６は撮像素子１５と後述するＬＥＤ１７ａ、１７ｂとを電気的かつ機械的に結合してこれらを保持する電気基板である。
【００６０】
１７ａ、１７ｂは、撮像素子１５の撮影領域１５ａへ照明光を投光する投光装置であり、本発明ではＬＥＤ素子を使用している。図２、図３に示すように、ＬＥＤ素子１７ａ、１７ｂは、撮像素子１５の上下側面近傍で、撮影領域１５ａを右半面１５ｃと左半面１５ｄへ分割している分割線１５ｅの延長線上に配置されるとともに、ＬＥＤ素子１７ａ、１７ｂの発光面をシャッタ装置１４へ向けて投光するように配置されている。
【００６１】
ＬＥＤ素子１７ａ、１７ｂの発光光束は、シャッタ装置１４の先羽根群１４ａの撮像素子１５側を反射面として、撮像素子１５の撮影領域１５ａに投光される。図４は、ＬＥＤ素子１７ａ、１７ｂによる撮像素子１５の撮影領域１５ａへの投光状態を示したものである。同図に示すように、撮像素子１５の撮影領域１５ａの右半面１５ｃと左半面１５ｄの領域に略対象形状にＬＥＤ素子１７ａ、１７ｂの発光光束が投光される。
【００６２】
通常、銀塩フィルムを記録媒体とするカメラのシャッタ装置の先羽根群は、迷光によるフィルムへのカブリ防止のために反射防止塗装が施されている。しかしながら、本実施形態における電子スチルカメラにおいては、撮像素子１５による電子シャッタ機能により各センサに蓄積される電荷の蓄積時間（シャッタ秒時）を制御し、露出時間制御を行うように構成している為、撮像素子１５における蓄積開始時には、先羽根群１４ａが開放状態になっているので、迷光による撮像領域へのカブリ防止にための先羽根群１４ａへの反射防止塗装が不要となる。
【００６３】
従って、ＬＥＤ素子１７ａ、１７ｂの発光光束を効率よく撮像素子１５の撮影領域１５ａへ投光する為に、本第１の実施形態の電子スチルカメラ１のシャッタ装置１４の先羽根群１４ａは、高反射率の素材にて構成したり、表面処理として反射率の高い塗装、メッキ処理等を行うのが望ましい。また、撮像素子１５の撮影領域１５ａを極力広範囲に照明する為に、シャッタ装置１４の先羽根群１４ａへ拡散特性を持たせることが望ましい。本実施形態においては、上記の２条件を達成する為に、先羽根群１４ａの撮像素子１５側の面を半艶白色調塗装、または、半艶グレー調塗装が施されているが、どちらか一方の条件が達成されるだけでも十分な照明効果が得られる。
【００６４】
尚、本実施形態においては、ＬＥＤ素子１７ａ、１７ｂの発光光束を直接投光し、照明しているが、ＬＥＤ素子１７ａ、１７ｂの発光部近傍に、特定のパターンを持ったマスク部材と、このパターンを撮像領域上へ結像させる光学部材を配置し、照明光の変わりに、特定のパターンを投光してもよい。
【００６５】
図２に示すように、本第１の実施形態において、ＬＥＤ素子１７ａ、１７ｂは、撮像素子１５の保持部材である電気基板１６により保持され、電気的接続を行っているが、ＬＥＤ素子１７ａ、１７ｂの保持部材をシャッタ装置１４や不図示のカメラ本体等に構成し、フレキシブルプリント基板・リード線等により、電気基板１６やその他の不図示の回路基板へ接続することで電気的接続を行っても良い。
【００６６】
１８はノイズの原因となる撮影光の高周波成分を除去するフィルタ部材であり、撮像素子１５のカバーガラス１５ｂ上に一体的に保持されている。フィルタ部材１８は、水晶、ニオブ酸リチウム等の複屈折特性を持つ材質で作られている。
【００６７】
図５は、本第１の実施形態における上記電子スチルカメラ１の全体のハードウェア構成を示すブロック図である。
【００６８】
電子スチルカメラ１は、主として、撮影レンズ２を駆動するレンズ駆動装置４、絞り駆動装置６、シャッタ装置１４、撮像素子１５、及び、撮像素子１５からの出力信号を処理する処理回路群、アンバランス量算出回路１１６、コントロール回路１２１、中央演算処理装置（ＣＰＵ）１１７等から構成される。
【００６９】
ＣＰＵ１１７は、測光装置１１、焦点検出装置１３、コントロール回路１２１、アンバランス量算出回路１１６、ＬＥＤ素子１７ａ、１７ｂを駆動するドライバ１２０、ＬＥＤ素子１７ａ、１７ｂによる撮像素子１５への投光を行うか否かのキャリブレーションモードを設定するモード設定部１１８、表示・警告部１１９等と接続されており、所定のアルゴリズムに従って露出値、撮影レンズ２の焦点位置等の各種演算を行い、自動露光制御、オートフォーカス、オートストロボ、オートホワイトバランス等の制御を総括的に管理する。また、ＣＰＵ１１７は不図示のレリーズボタンやモード設定部１１８の操作部から入力される各種入力信号に基づいて、該当する回路を制御する。モード設定部１１８により、撮像素子１５のキャリブレーションモードが設定された場合、ＣＰＵ１１７はドライバ１２０によってキャリブレーション用のＬＥＤ素子１７ａ、１７ｂの点灯を行い、撮像素子１５への投光を行う。
【００７０】
測光装置１１の出力信号はＣＰＵ１１７に通知され、ＣＰＵ１１７において露光時間を示す露出制御値が算出される。そして、得られた露出制御値はＣＰＵ１１７からコントロール回路１２１に通知され、コントロール回路１２１を介して自動露光制御、オートストロボ、オートホワイトバランス等の制御が行われる。
【００７１】
コントロール回路１２１は、ＣＰＵ１１７から通知された露出制御値に基づいて撮像素子１５の駆動回路を制御し、シャッタ装置１４の開閉タイミング等を制御すると共に、露光時の絞り駆動装置６を制御する。
【００７２】
上記の構成において、撮影レンズ２を透過してきた被写体光束は、絞り羽根群５とシャッタ装置１４とによりその光量が規制され、撮像素子１５上に投影結像される。
【００７３】
図３を参照して上述したとおり、撮像素子１５は右半面１５ｃと左半面１５ｄのそれぞれの信号を同時に出力可能である（ＣＨ１及びＣＨ２）。これら２つの出力系統を持つ撮像素子１５は、ドライバー１００によって駆動される事で所定の周波数で動作し、画面全体を縦に２分割する形で左右（１５ｃ、１５ｄ）別々に撮影画像データを出力する。また、ＴＧ／ＳＳＧ１０１は垂直同期信号ＶＤ及び水平同期信号ＨＤを出力するタイミング発生回路で、同時に各回路ブロックへのタイミング信号を供給している。
【００７４】
撮像素子１５の右半面１５ｃの画像出力は、ＣＨ１出力を介してＣＤＳ／ＡＧＣ回路１０３へ入力し、ここで既知の相関２重サンプリング等の処理を行う事で、ＣＣＤ等の出力に含まれるリセットノイズ等を除去すると共に、所定の信号レベル迄出力を増幅する。この増幅後の出力はＡ／Ｄ変換回路１０５でデジタル信号に変換され、ＡＤ−ＣＨ１なる出力を得る。
【００７５】
同様に撮像素子１５の左半面１５ｄの画像出力は、ＣＨ２出力を介してＣＤＳ／ＡＧＣ回路１０２へ入力し、ここで同様の相関２重サンプリング等の処理を行う事で、ＣＣＤ等の出力に含まれるリセットノイズ等を除去すると共に、所定の信号レベル迄出力を増幅する。この増幅後の出力をＡ／Ｄ変換回路１０４でデジタル信号に変換し、ＡＤ−ＣＨ２なる出力を得る。
【００７６】
こうして別々にデジタルデータに変換された両出力ＡＤ−ＣＨ１及びＡＤ−ＣＨ２は各々メモリコントローラー１０８、１０６を介して、メモリ１０９、１０７に順々に記憶される。
【００７７】
また、後述するキャリブレーションモードが設定された場合には、ＡＤ−ＣＨ１及びＡＤ−ＣＨ２の出力は同時にアンバランス量算出回路１１６へも入力し、後述する方法によって両出力のアンバランス量を演算すると共に、最適な補正量を決定し、記憶する。
【００７８】
メモリコントローラー１０６及び１０８は、通常時分割でメモリ１０７及び１０９に対する読み書きを連続して実行できるようになっている為、撮像素子１５からの出力をメモリ１０７及び１０９に書き込みながら、別のタイミングでメモリ１０７及び１０９に書き込んだデータを、書き込んだ順に読み出す事が可能である。
【００７９】
まず、撮像素子１５のＣＨ１側の出力に対しては、メモリコントローラー１０８の制御によりメモリ１０９から連続してデータを読み出し、オフセット調整回路１１１へ入力していく。ここでオフセット調整回路１１１のもう一方の入力には、アンバランス量算出回路１１６で算出設定された所定のオフセット出力ＯＦ１が入力されており、オフセット調整回路１１１内部で両信号の加算を行う。
【００８０】
次にオフセット調整回路１１１の出力は、ゲイン調整回路１１３へ入力するが、ゲイン調整回路１１３のもう一方の入力には、アンバランス量算出回路１１６で算出設定された所定のゲイン出力ＧＮ１が入力されており、ゲイン調整回路１１３内部で両信号の乗算を行う。
【００８１】
同様に撮像素子１５のＣＨ２側の出力に対しては、メモリコントローラー１０６の制御により、メモリ１０７から連続してデータを読み出し、オフセット調整回路１１０へ入力していく。ここでオフセット調整回路１１０のもう一方の入力には、アンバランス量算出回路１１６で算出設定された所定のオフセット出力ＯＦ２が入力されており、オフセット調整回路１１６内部で両信号の加算を行う。
【００８２】
次に、オフセット調整回路１１０の出力は、ゲイン調整回路１１２へ入力するが、ここでゲイン調整回路１１２のもう一方の入力には、アンバランス量算出回路１１６で算出設定された所定のゲイン出力ＧＮ２が入力されており、ゲイン調整回路１１２内部で両信号の乗算を行う。
【００８３】
この様にして、２つの出力間で生ずるアンバランス量をアンバランス量算出回路１１６によって補正した後の画像データ出力を、画像合成回路１１４で１つの画像データに変換（左右出力を１つの出力にする）し、次段のカラー処理回路１１５で所定のカラー処理（色補間処理やγ変換等）を行う。
【００８４】
次に本第１の実施形態における画面合成時に必要となるアンバランス量算出回路１１６による、補正量を算出する為のキャリブレーションモード時の制御について説明する。
【００８５】
撮影者によってモード設定部１１８によりキャリブレーションモードの設定が為され、ＣＰＵ１１７がモード設定部１１８の設定状態を検出した状態では、ＣＰＵ１１７がアンバランス量算出回路１１６へキャリブレーションモードに設定されていることを指示すると共に、ドライバ１２０へキャリブレーション用のＬＥＤ素子１７ａ、１７ｂ素子の所定時間の点灯指令を出力する。ＬＥＤ素子１７ａ、１７ｂは、ドライバ１２０により撮像素子１５への投光を行う。撮像素子１５は、ＬＥＤ素子１７ａ、１７ｂの点灯時間に応じて、照明光による画像（図４）の蓄積を開始し、ＣＨ１出力、ＣＨ２出力を介してＣＤＳ／ＡＧＣ回路１０３、１０２へ出力し、前述したように出力信号の処理を行う。また、アンバランス量算出回路１１６では、ＬＥＤ素子１７ａ、１７ｂ素子の投光された照明光の画像（図４）に対し、後述する方法でアンバランス量を算出し、適切な補正量を決定する。また、算出されたアンバランス量、補正量等は、アンバランス量算出回路１１６内に実装されているメモリへ格納され、記憶保持される。
【００８６】
この時、撮像素子１５から出力された画像に明らかな異常があると判断された場合、例えば、ＬＥＤ素子１７ａ、１７ｂの投光により照明されている部分からの画像出力が得られない場合などには、表示・警告部１１９により、撮影者へ適切なキャリブレーションができない旨を伝達する構成になっている。従って、撮影者は、この結果をもって、カメラの何らかの異常（撮像素子、信号処理回路、ＬＥＤ等の故障）等を認識することが可能となる。
【００８７】
次にアンバランス量算出回路１１６の具体的構成及び動作について、図６を参照して説明する。
【００８８】
図６に於いて、まず、ＬＥＤ素子１７ａ，１７ｂを点灯して得られたＡ／Ｄ変換回路１０５，１０４の出力であるＡＤ−ＣＨ１及びＡＤ−ＣＨ２が、平均値算出回路１３０、１３１、１３２に入力する。ここで、これらの平均値算出回路１３０〜１３２で各画素毎のデータをある所定範囲に亘って平均化するわけであるが、この領域設定を領域選択回路１３３で実行している。
【００８９】
領域選択回路１３３は、図５に示したＴＧ／ＳＳＧ１０１からのＶＤ／ＨＤ信号を基準として、撮像素子１５から出力される各画素毎のデータの有効範囲を決定し、各平均値算出回路１３０〜１３２で平均化する為の入力信号を許可するタイミングを設定する。
【００９０】
例えば、平均値算出回路１３０は、撮像素子１５の撮像領域１５ａで示したＬＥＤ素子１７ａ、１７ｂによる照明部ａの部分に存在する各画素データの平均値を算出し、また、平均値算出回路１３２は、撮像素子１５の撮像領域１５ａで示したＬＥＤ素子１７ａ、１７ｂによる照明部ｂの部分に存在する各画素データの平均値を算出する。
【００９１】
一方、平均値算出回路１３１は、撮像素子１５の撮像領域１５ａで示したＬＥＤ素子１７ａ、１７ｂによる照明部ａとｂの両方の部分に存在する各画素データの平均値を算出する。
【００９２】
従って、この場合、図５で示した撮像素子１５の左半面１５ｄに存在する所定範囲の画素データの平均値、撮像素子１５の右半面１５ｃに存在する所定範囲の画素データの平均値、並びに、撮像素子１５の左と右の両方に存在する所定範囲の画素データの平均値を平均値算出回路１３０、１３１、１３２で算出する事になる。
【００９３】
次に、平均値算出回路１３０、１３１、１３２のそれぞれの出力をＶ２、Ｖ１＋２、Ｖ１とし、各出力を用いて次段に接続されている除算回路１３４、１３５で各々除算を行う。
【００９４】
まず、除算回路１３４ではＶ１＋２／Ｖ２の演算を行い、この結果にほぼ比例した値を補正データ算出回路１３８からＧＮ２信号として出力する。同様に除算回路１３５ではＶ１＋２／Ｖ１の演算を行い、この結果にほぼ比例した値を補正データ算出回路１３９からＧＮ１信号として出力する。
【００９５】
上記の方法で算出したＧＮ１及びＧＮ２信号は、それぞれ図７で示したゲイン調整回路１１３及び１１２に入力し、ここで両チャンネルからの出力レベルが一致するように実際の補正が行われる。
【００９６】
一方、平均値算出回路１３０、１３１、１３２の各出力を用いて次段に接続されている減算回路１３６、１３７で各々減算を行う。
【００９７】
まず、減算回路１３６ではＶ１＋２−Ｖ２の演算を行い、この結果にほぼ比例した値を補正データ算出回路１４０からＯＦ２信号として出力する。同様に減算回路１３７ではＶ１＋２−Ｖ１の演算を行い、この結果にほぼ比例した値を補正データ算出回路１４１からＯＦ１信号として出力する。
【００９８】
上記の方法で算出したＯＦ１及びＯＦ２信号は、それぞれ図５で示したオフセット調整回路１１１及び１１０に入力する為、ここで両チャンネルからの出力レベルが一致する様に実際の補正が行われる。
【００９９】
尚、上記の方法にて算出されたアンバランス量に関する出力信号ＧＮ１、ＧＮ２、ＯＦ１、ＯＦ２は、アンバランス量算出回路１１６内に実装された不図示のメモリへ記憶保持される。
【０１００】
上記のように本第１の実施形態によれば、撮像素子の撮像領域を複数に分割し、それぞれの領域から別々に画像信号を出力する場合に、出力系統間の相対精度差を補正するため、領域間の信号差を目立たなくすることができる。
【０１０１】
なお、上記の２種類のアンバランス量に関する信号（比率及び差）を用いてアンバランスを補正する方法は、撮像素子１５から出力される画素データの内、左半面１５ｄに存在するある所定範囲のデータの平均値、右半面１５ｃに存在するある所定範囲のデータの平均値、並びに、左半面１５ｄと右半面１５ｃに存在するある所定範囲のデータの平均値の各値を用いる事で、撮像素子の２つの出力間のアンバランスを補正しようとするものである。
【０１０２】
すなわち、上記の方法の場合には、２系統の出力間のデータに対して、ゲイン調整とオフセット調整との２種類の補正を両方とも行う訳であるが、本発明はこれに限るものではなく、何れか一方のみを選択してアンバランス調整を行っても構わない。
【０１０３】
（第２の実施形態）
次に本発明の第２の実施形態について説明する。本第２の実施形態における電子カメラの構成は上記第１の実施形態とほぼ同様であるが、撮像素子１５の撮影領域１５ａを保護する保護部材であるところのカバーガラス１５ｂを導光部材として用いるところが第１の実施形態とは異なる。以下、図７に示すカメラのシャッタ装置１４部分の拡大図を参照して説明する。
【０１０４】
同図において、ＬＥＤ素子１７ａ、１７ｂは、撮像素子１５の上下側面近傍で、撮影領域１５ａを右半面と左半面へ分割している分割線の延長線上に配置されるとともに、撮像素子１５側面に配置され、ＬＥＤ素子１７ａ、１７ｂの発光面をカバーガラス１５ｂ端面へ向けて投光するように配置されている。
【０１０５】
従って、ＬＥＤ素子１７ａ、１７ｂの発光光束は、カバーガラス１５ｂの撮影光束入射面の裏面を反射面として、撮像素子１５の撮影領域１５ａに投光されると共に、カバーガラス１５ｂの撮影光束入射面の裏面と撮影光束射出面の裏面の間で反射を繰り返し、撮影領域１５ａ中心部まで発光光束が導光されて、撮影領域１５ａの広範囲にわたり照明が行われることになり、十分な照明効果が得られる。
【０１０６】
なお、本第２の実施形態においては、ＬＥＤ素子１７ａ、１７ｂの発光光束を直接投光し、照明しているが、ＬＥＤ素子１７ａ、１７ｂの発光部近傍へ、特定のパターンを持ったマスク部材と、このパターンを撮像領域上へ結像させる光学部材を配置し、照明光の変わりに、特定のパターンを投光してもよい。
【０１０７】
また、ＬＥＤ素子１７ａ、１７ｂは、第１の実施形態と同様に、撮像素子１５の保持部材である電気基板１６により保持され、電気的接続を行っているが、ＬＥＤ素子１７ａ、１７ｂの保持部材としては、シャッタ装置１４、不図示のカメラ本体、撮像素子等へ直接保持し、電気的接続は、フレキシブルプリント基板・リード線等により、電気基板１６やその他の不図示の回路基板へ接続しても良い。
【０１０８】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１０９】
上記の通り第２の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
【０１１０】
（第３の実施形態）
次に本発明の第３の実施形態について説明する。本第３の実施形態における電子カメラの構成は上記第１の実施形態とほぼ同様であるが、撮像素子１５のカバーガラス１５ｂと一体的に保持されたフィルタ部材１８を導光部材として用いるところが第１及び第２の実施形態とは異なる。以下、図８に示すカメラのシャッタ装置１４部分の拡大図を参照して説明する。
【０１１１】
同図において、ＬＥＤ素子１７ａ、１７ｂは、撮像素子１５の上下側面近傍で、撮影領域１５ａを右半面と左半面へ分割している分割線の延長線上に配置されるとともに、フィルタ部材１８側面に配置され、ＬＥＤ素子１７ａ、１７ｂの発光面をフィルタ部材１８端面へ向けて投光するように配置されている。
【０１１２】
従って、ＬＥＤ素子１７ａ、１７ｂの発光光束は、フィルタ部材１８の撮影光束入射面の裏面を反射面として、撮像素子１５の撮影領域１５ａへ投光、照明すると共に、フィルタ部材１８の撮影光束入射面の裏面と撮影光束射出面の裏面の間で反射を繰り返し、撮影領域１５ａ中心部まで発光光束が導光されて、撮影領域１５ａの広範囲にわたり照明が行われることになり、十分な照明効果が得られる。
【０１１３】
なお、本第３の実施形態においては、ＬＥＤ素子１７ａ、１７ｂの発光光束を直接投光し、照明しているが、ＬＥＤ素子１７ａ、１７ｂの発光部近傍へ、特定のパターンを持ったマスク部材と、このパターンを撮像領域上へ結像させる光学部材を配置し、照明光の変わりに、特定のパターンを投光してもよい。
【０１１４】
また、ＬＥＤ素子１７ａ、１７ｂは、第１の実施形態と同様に、撮像素子１５の保持部材である電気基板１６により保持され、電気的接続を行っているが、ＬＥＤ素子１７ａ、１７ｂの保持部材としては、シャッタ装置１４、不図示のカメラ本体、撮像素子等へ直接保持し、電気的接続は、フレキシブルプリント基板・リード線等により、電気基板１６やその他の不図示の回路基板へ接続しても良い。
【０１１５】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１１６】
上記の通り第３の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
【０１１７】
（第４の実施形態）
次に本発明の第４の実施形態について説明する。本第４の実施形態における電子カメラの構成は上記第１の実施形態とほぼ同様であるが、撮像素子１５の撮影領域１５ａを保護する保護部材であるところのカバーガラス１５ｂの前面より投光するところが上記第１乃至第３の実施形態とは異なる。以下、図９に示すカメラのシャッタ装置１４部分の拡大図を参照して説明する。
【０１１８】
同図において、ＬＥＤ素子１７ａ、１７ｂは、撮像素子１５の上下側面近傍で、撮影領域１５ａを右半面と左半面へ分割している分割線の延長線上に配置されるとともに、撮像素子１５側面前方に配置され、ＬＥＤ素子１７ａ、１７ｂの発光面をカバーガラス１５ｂの撮影光束入射面へ向けて投光するように配置されている。
【０１１９】
従って、ＬＥＤ素子１７ａ、１７ｂの発光光束は、カバーガラス１５ｂの撮影光束入射面へ直接入光し、撮像素子１５の撮影領域１５ａを直接照明する為、前述したように、反射光による照明を行なう場合よりも十分な照明輝度を得ることができるので、ＬＥＤ素子１７ａ、１７ｂの更なる小型化が可能となり、ＬＥＤ素子１７ａ、１７ｂのレイアウトに自由度が増すと共に、更なるスペース効率の向上が見込まれる。
【０１２０】
なお、本第４の実施形態においては、ＬＥＤ素子１７ａ、１７ｂの発光光束を直接投光し、照明しているが、ＬＥＤ素子１７ａ、１７ｂの発光部近傍へ、特定のパターンを持ったマスク部材と、このパターンを撮像領域上へ結像させる光学部材を配置し、照明光の変わりに、特定のパターンを投光してもよい。
【０１２１】
また、ＬＥＤ素子１７ａ、１７ｂは、第１の実施形態と同様に、撮像素子１５の保持部材である電気基板１６により保持され、電気的接続を行っているが、ＬＥＤ素子１７ａ、１７ｂの保持部材としては、シャッタ装置１４、不図示のカメラ本体、撮像素子等へ直接保持し、電気的接続は、フレキシブルプリント基板・リード線等により、電気基板１６やその他の不図示の回路基板へ接続しても良い。
【０１２２】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１２３】
上記の通り第４の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
【０１２４】
（第５の実施形態）
次に本発明の第５の実施形態について説明する。本第５の実施形態における電子カメラの構成は上記第１の実施形態とほぼ同様であるが、アンバランス量算出回路１１６の構成が第１の実施形態で図６を参照して説明したものと異なる。以下、図１０を参照して、本第５の実施形態におけるアンバランス量算出回路１１６の構成及び動作を説明する。
【０１２５】
図１０に於いて、まず、Ａ／Ｄ変換回路１０５，１０４の出力であるＡＤ−ＣＨ１及びＡＤ−ＣＨ２が、図６に示すものと同様の平均値算出回路１３０、１３２に入力する。図１０に示すように、図６の平均値算出回路１３１は無い。ここで、平均値算出回路１３０、１３２で画素毎のデータをある所定範囲に亘って平均化するわけであるが、この領域設定は領域選択回路１３３で実行している。
【０１２６】
領域選択回路１３３は、図５に示したＴＧ／ＳＳＧ１０２からのＶＤ／ＨＤ信号を基準として、撮像素子１５から出力される画素毎のデータの有効範囲を決定し、各平均値算出回路１３０，１３２で平均化する為の入力信号を許可するタイミングを設定する。
【０１２７】
例えば、平均値算出回路１３０は、撮像素子１５の撮像領域１５ａで示したＬＥＤ素子１７ａ、１７ｂによる照明部ａの部分に存在する各画素データの平均値を算出し、又、平均値算出回路１３２は、撮像素子１５の撮像領域１５ａで示したＬＥＤ素子１７ａ、１７ｂによる照明部ｂの部分に存在する各画素データの平均値を算出する。
【０１２８】
従って、この場合、図５で示した撮像素子１５の左半面（１５ｃ）に存在する所定範囲の画素データの平均値、撮像素子１５の右半面（１５ｄ）に存在する所定範囲の画素データの平均値を平均値算出回路１３０、１３２で算出する事になる。
【０１２９】
次に、平均値算出回路１３０、１３２のそれぞれの出力をＶ２、Ｖ１とし、各出力を用いて次段に接続されている除算回路１４３で除算を行う。除算回路１４３ではＶ２／Ｖ１の演算を行い、この結果にほぼ比例した値を補正データ算出回路１４５からＧＮ１信号として出力する。一方、固定出力発生回路１４７からは固定出力としてＧＮ２信号を出力する。
【０１３０】
上記の方法で算出したＧＮ１信号及び固定値であるＧＮ２信号は、それぞれ図５で示したゲイン調整回路１１３及び１１２に入力し、ここで両チャンネルからの出力レベルが一致する様に実際の補正が行われる。
【０１３１】
一方、平均値算出回路１３０、１３２の各出力を用いて次段に接続されている減算回路１４４で減算を行う。
【０１３２】
まず、減算回路１４４ではＶ２−Ｖ１なる演算を行い、この結果にほぼ比例した値を補正データ算出回路１４６からＯＦ１信号として出力する。一方、固定出力発生回路１４８からは固定出力としてＯＦ２信号を出力する。
【０１３３】
上記の方法で算出したＯＦ１信号及び固定値であるＯＦ２信号は、それぞれ図５で示したオフセット調整回路１１１及び１１０に入力する為、ここで両チャンネルからの出力レベルが一致する様に実際の補正が行われる。
【０１３４】
尚、上記の方法にて算出されたアンバランス量に関する出力信号ＧＮ１、ＧＮ２、ＯＦ１、ＯＦ２は、アンバランス量算出回路１１６内に実装された不図示のメモリへ記憶保持される。
【０１３５】
また、上記の２種類のアンバランス量に関する信号（比率及び差）を用いてアンバランスを補正する方法は、撮像素子１５から出力される画素データの内、左半面に存在するある所定範囲のデータの平均値及び右半面に存在するある所定範囲のデータの平均値の関係を用いる事で、撮像素子の２つの出力間のアンバランスを補正しようというものである。従って、第１の実施形態の場合と同様に、何れか一方のみを選択してアンバランス調整を行っても構わない。
【０１３６】
また、第５の実施形態においてはＧＮ２及びＯＦ２の値を固定とし、除算回路１４３及び減算回路１４４は、ＡＤ−ＣＨ２の値を基準値として演算を行ったが、ＧＮ１及びＯＦ１の値を固定とし、ＡＤ−ＣＨ１の値を基準値として演算するように構成可能であることは言うまでもない。
【０１３７】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１３８】
上記の通り第５の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
【０１３９】
（第６の実施形態）
次に本発明の第６の実施形態について説明する。本第６の実施形態における電子カメラの構成は上記第１の実施形態とほぼ同様であるが、アンバランス量算出回路１１６の構成が第１及び第５の実施形態で図６及び図１０を参照して説明したものと異なる。以下、図１１を参照して、本第６の実施形態におけるアンバランス量算出回路１１６の構成及び動作を説明する。
【０１４０】
図１１に於いて、まず、Ａ／Ｄ変換回路１０５、１０４の出力であるＡＤ−ＣＨ１及びＡＤ−ＣＨ２が、メモリコントローラー１５３、１５２を介して、それぞれメモリ１５５、１５４へ転送される構成になっている。
【０１４１】
ここで、メモリコントローラー１５３、１５２を介して、メモリ１５５、１５４に記憶する撮像素子データの範囲は、タイミング発生回路１５０が発生する所定タイミングで決定し、この場合、図１２のａ、ｂで示した縦方向のブロック列データである。このａ、ｂで示したブロック内には、撮像素子１５の色フィルタ配列で決まる各色データ（この場合は、Ｇ／Ｒ／Ｂ／Ｇである）が含まれている。
【０１４２】
従って、メモリコントローラー１５３、１５２を介して、メモリ１５５、１５４からのデータを各ブロック毎に読み出し、このブロック内の各色を次段の輝度信号生成回路１５７及び１５６で式（１）による加算を行って、簡易輝度信号を生成する。
Ｙ＝Ｒ＋２Ｇ＋Ｂ    …（１）
【０１４３】
輝度信号生成回路１５７、１５６で生成した輝度信号を、図１２（ａ）のＹ方向に沿って順々に読み出していき、この読み出し方向（Ｙ方向）に対して１次元のローパスフィルタ等の処理をローパスフィルタ１５９、１５８で行った結果をグラフに表すと、図１２（ｂ）（ｃ）のグラフＡ及びグラフＢの実線で表された様な結果となる。
【０１４４】
次に、ローパスフィルタ回路１５９、１５８の出力を、それぞれオフセット加算回路１６３、１６２に入力するが、オフセット加算回路１６３、１６２のもう一方の入力は、オフセット設定回路１６０の出力と接続している。
【０１４５】
初期状態では、オフセット設定回路１６０の出力は０で、この状態でまずオフセット加算回路１６３、１６２の出力を次段の相関演算回路１６４へ入力し、ここで相関演算を行う。
【０１４６】
ここでの相関演算の方法としては、例えば、図１２（ａ）の撮像素子１５の画面上の中央境界部分の左側に位置しているブロックａの各輝度データをＩａ（ｉ）、右側に位置しているブロックｂの各輝度データをＩｂ（ｉ）とした場合、
Ｐ＝Σ｜Ｉａ（ｉ）−Ｉｂ（ｉ）｜  ・・・・・・  （２）
【０１４７】
で算出するものとする。
この相関演算の結果を全体判別回路１５１で判別し、相関が未だ不充分であると判断した場合には、オフセット設定回路１６０で所定のオフセット量を算出し、それぞれオフセット加算回路１６２、１６３へ供給する。
【０１４８】
例えば、図１２（ｂ）グラフＡ及び（ｃ）グラフＢでは、Ｉａ（ｉ）に対してプラス（＋）のオフセット量を加算し、Ｉｂ（ｉ）に対してマイナス（−）のオフセット量を加算しているが、このオフセット加算後の結果を、相関演算回路１６４で再度相関演算し、その結果を全体判別回路１５１で判断する。
【０１４９】
相関演算結果が充分であると判断した場合は、両出力の結果がかなり合っていると判断できるので、この時設定したオフセット設定回路１６０の出力ＯＦ１、及び、ＯＦ２を図５のオフセット調整回路１１１、１１０へ入力し、撮像素子１５の２チャンネル出力間のアンバランスを補正する。
【０１５０】
一方、ローパスフィルタ回路１５９、１５８の出力はそれぞれゲイン乗算回路１６６、１６５ににも入力するが、ゲイン乗算回路１６６、１６５のもう一方の入力は、ゲイン設定回路１６１の出力と接続している。
【０１５１】
初期状態では、ゲイン設定回路１６１の出力は１で、この状態で、まず、ゲイン乗算回路１６６、１６５の出力を次段の相関演算回路１６７へ入力し、ここで相関演算を行う。
【０１５２】
ここでの相関演算の方法としては、例えば、図１２（ａ）の撮像素子１５の画面上の中央境界部分の左側に位置しているブロックａの各輝度データをＩａ（ｉ）、右側に位置しているブロックｂの各輝度データをＩｂ（ｉ）とした場合、
Ｐ＝Σ｜Ｉａ（ｉ）×Ｉｂ（ｉ）｜  ・・・・・  （３）
【０１５３】
で算出する方法が一例として考えられる。
この相関演算の結果を全体判別回路１５１で判別し、相関が未だ不充分であると判断した場合には、ゲイン設定回路１６１により、所定のゲイン量を算出しそれぞれゲイン乗算回路へ供給する。
【０１５４】
相関演算結果が充分であると判断した場合は、両出力の結果がかなり合っていると判断できるので、この時設定したゲイン設定回路１６１の出力ＧＮ１、及び、ＧＮ２を図５のゲイン調整回路１１３、１１２へそれぞれ入力し、撮像素子１５の２チャンネル出力間のアンバランスを補正する。
【０１５５】
尚、上記の方法により算出されたアンバランス量に関する出力信号ＧＮ１、ＧＮ２、ＯＦ１、ＯＦ２は、アンバランス量算出回路１１６内に実装された不図示のメモリへ記憶保持される。
【０１５６】
また、上記の２種類のアンバランス量に関する信号（比率及び差）を用いてアンバランスを補正する方法は、撮像素子１５から出力される画素データの内、左半面に存在するある所定範囲のデータの平均値と右半面に存在するある所定範囲のデータとの相関関係を判断し、それに応じて、所定のオフセット量、ないしは、ゲイン量を設定する事で、撮像素子１５の２つの出力間のアンバランスを補正しようというものである。従って、第１の実施形態の場合と同様に、何れか一方のみを選択してアンバランス調整を行っても構わない。
【０１５７】
尚、本第６の実施形態では輝度信号生成回路１５６、１５７後の出力に対してローパスフィルタ処理を行っているが、この方法以外にバンドパスフィルタ処理を行った結果に対して相関演算を行う方法や、もう少し高度な条件判断（例えば部分的な領域を選択する）を加えて左右のアンバランス量を調整する方法が考えられる。
【０１５８】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１５９】
上記の通り第６の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
【０１６０】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。
【０１６１】
本第７の実施形態においては、撮像素子の領域分割の仕方が第１乃至第６の実施形態とは異なる。
【０１６２】
図１３は、領域分割の例を示す図であり、（ａ）は撮像素子からの読み出しを上下２分割にした場合の構造を示したもので、撮像素子１７０から読み出される上半面の出力はＣＤＳ／ＡＧＣ回路１７１を介して、Ａ／Ｄ変換回路１７３によりデジタルデータに変換した後、例えば、図５のメモリコントローラー１０６へ入力する。
【０１６３】
同様に、撮像素子１７０から読み出される下半分の出力は、ＣＤＳ／ＡＧＣ回路１７２を介して、Ａ／Ｄ変換回路１７４によりデジタルデータに変換した後、例えば、図５のメモリコントローラー１０８へ入力する。
【０１６４】
尚、図１３（ａ）で示す撮像素子１７０においては、上下２分割した左右の分割部近傍へキャリブレーション用ＬＥＤ素子を配置することで、上下２分割した左右端部が照明されるように構成されている。
【０１６５】
また、（ｂ）は撮像素子からの読み出しを上下左右４分割にした場合の構造を示したもので、撮像素子１７５から読み出される左上１／４分の出力は、ＣＤＳ／ＡＧＣ回路１７６を介して、Ａ／Ｄ変換回路１８０により、デジタルデータに変換した後、例えば、図５におけるメモリコントローラー１０６、１０８と同機能のメモリコントローラーへ入力する。
【０１６６】
撮像素子１７５から読み出される右上１／４分の出力は、ＣＤＳ／ＡＧＣ回路１７７を介して、Ａ／Ｄ変換回路１８１により、デジタルデータに変換した後、同様にメモリコントローラーへ入力する。
【０１６７】
撮像素子１７５から読み出される右下１／４分の出力は、ＣＤＳ／ＡＧＣ回路１７８を介して、Ａ／Ｄ変換回路１８２により、デジタルデータに変換した後、例えば、図５におけるメモリコントローラー１０６、１０８と同機能のメモリコントローラーへ入力する。
同様に、撮像素子１７５から読み出される左下１／４分の出力は、ＣＤＳ／ＡＧＣ回路１７９を介して、Ａ／Ｄ変換回路１８３により、デジタルデータに変換した後、同様にメモリコントローラーへ入力する。
【０１６８】
この時、図１３（ｂ）で示す撮像素子１７５においては、上下左右に４分割した分割部近傍へキャリブレーション用ＬＥＤ素子を配置することで、上下左右の４分割したそれぞれの境界部が照明さらるように構成されている。また、図１３（ｂ）では、上下左右の４分割したそれぞれの境界部４箇所が照明されているが、図７、図８に示すように、上下２つのキャリブレーション用ＬＥＤ素子を用い、前記カバーガラス１５ｂや前記フィルタ部材１８により、前記撮像素子１７５の中央部に位置する４分割した境界を照明する様に構成しても良い。
【０１６９】
その他の構成及び電子カメラの動作は第１の実施形態と同様であるため、説明を省略する。
【０１７０】
上記の通り第７の実施形態の構成を用いても、第１の実施形態と同様の効果を得ることができる。
なお、撮像素子の分割方法は上記に限るものではなく、撮像素子が３つの領域または５以上の領域に分割されている場合にも、各出力系統に対応する処理回路を追加することにより、容易に本発明を適用することができる。
【０１７１】
【発明の効果】
以上説明したように本発明によれば、撮像装置内の撮像素子の撮像領域が複数の撮像領域に分割され、各領域毎にデータを読み出す構造になっている場合に、複数出力間の出力レベルを自動的に判断し、複数出力間の信号差を補正することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における電子カメラの概略断面図である。
【図２】図１に示す電子カメラの部分拡大図である。
【図３】本発明の第１の実施形態における撮像素子及びその周辺の斜視図である。
【図４】本発明の第１の実施形態における撮像素子の撮像領域の照明状態を示す図である。
【図５】本発明の実施の形態に係る全体システム構成を示すブロック図である。
【図６】本発明の第１の実施形態におけるアンバランス量算出回路の構成を示すブロック図である。
【図７】本発明の第２の実施形態における電子カメラの部分拡大図である。
【図８】本発明の第３の実施形態における電子カメラの部分拡大図である。
【図９】本発明の第４の実施形態における電子カメラの部分拡大図である。
【図１０】本発明の第５の実施形態におけるアンバランス量算出回路の構成を示すブロック図である。
【図１１】本発明の第６の実施形態におけるアンバランス量算出回路の構成を示すブロック図である。
【図１２】本発明の第６の実施形態に係る撮像素子からの出力補正の概念を説明した図である。
【図１３】本発明の第７の実施形態に係る撮像素子の他の構成例を示す図である。
【図１４】従来のカメラシステムの全体構成を示すブロック図である。
【図１５】従来の撮像素子の読み出し原理を表した図である。
【符号の説明】
１  電子スチルカメラ
２  撮影レンズ
３  結像レンズ
４  レンズ駆動装置
５  絞り羽根群
６  絞り駆動装置
７  メインミラー
８  フォーカシングスクリーン
９  ペンタダハプリズム
１０  接眼レンズ装置
１１  測光装置
１２  サブミラー
１３  焦点検出装置
１４  シャッタ装置
１４ａ  先羽根群
１５  撮像素子
１５ｂ  カバーガラス
１６  電気基板
１７ａ，１７ｂ  ＬＥＤ素子
１８  フィルタ部材
１０１  ＴＧ／ＳＳＧ
１０２、１０３  ＣＤＳ／ＡＧＣ回路
１０４、１０５  Ａ／Ｄ変換回路
１０６、１０８  メモリコントローラー
１０７、１０９  メモリ
１１０、１１１  オフセット調整回路
１１２、１１３  ゲイン調整回路
１１４  画像合成回路
１１５  カラー処理回路
１１６  アンバランス量算出回路
１１７  ＣＰＵ
１１８  モード設定部
１１９  表示・警告部
１２０  ドライバ
１３０、１３１、１３２  平均値算出回路
１３３  領域選択回路
１３４、１３５  除算回路
１３６、１３７  減算回路
１３８，１３９，１４０，１４１  補正データ算出回路
１４３  除算回路
１４４  減算回路
１４５、１４６  補正データ算出回路
１４７、１４８．固定出力
１５０  タイミング発生回路
１５１  全体判別回路
１５２、１５３  メモリコントローラー
１５４、１５５  メモリ
１５６、１５７  輝度信号生成回路
１５８、１５９  ローパスフィルター
１６０、１６１  オフセット設定回路
１６２、１６３  オフセット加算回路
１６４、１６７  相関演算回路
１６５、１６６  ゲイン乗算回路
１７０、１７５  撮像素子
１７１，１７２，１７６〜１７９  ＣＤＳ／ＡＧＣ回路
１７３，１７４，１８０〜１８３  Ａ／Ｄ変換回路
１９０  フォトダイオード
１９１  垂直ＣＣＤ
１９２、１９３  水平ＣＣＤ
１９４、１９５  アンプ
１９６、１９８  ＣＤＳ／ＡＧＣ回路
１９７、１９９  外部調整手段
【図１】
0003554267.tif 000002
【図２】
0003554267.tif 000003
【図３】
0003554267.tif 000004
【図４】
0003554267.tif 000005
【図５】
0003554267.tif 000006
【図６】
0003554267.tif 000007
【図７】
0003554267.tif 000008
【図８】
0003554267.tif 000009
【図９】
0003554267.tif 000010
【図１０】
0003554267.tif 000011
【図１１】
0003554267.tif 000012
【図１２】
0003554267.tif 000013
【図１３】
0003554267.tif 000014
【図１４】
0003554267.tif 000015
【図１５】
0003554267.tif 000016