(57)【特許請求の範囲】
【請求項１】
集積回路を初期化する方法であって、
前記集積回路内に配置されるヒューズ・マトリックスから圧縮制御データを読出すステップと、
前記圧縮制御データをデコードして、圧縮解除制御データを生成するステップと、
前記圧縮解除制御データをラッチして、機能回路素子を制御するステップと
を含む、方法。
【請求項２】
アドレスを生成するステップを含み、前記アドレスを生成することにより、前記圧縮制御データが前記ヒューズ・マトリックスから並列ワードとして読出される、請求項１記載の方法。
【請求項３】
前記圧縮修復データがランレングス圧縮され、前記方法が、
前記圧縮制御データがラン値またはイメージを含むか否かを判断するステップと、
前記圧縮制御データがイメージを表すとの判断に応じて、前記イメージをラッチして、前記回路素子を選択するステップと、
前記圧縮制御データがランを表すとの判断に応じて、固定値を前記ラン値の長さに相当する繰り返し分ラッチして、前記機能回路素子を制御するステップと
を含む、請求項１記載の方法。
【請求項４】
前記圧縮制御データがランを表し、前記圧縮制御データが前記固定値の繰り返しの表現を含む、請求項３記載の方法。
【請求項５】
パワーオン・リセット指示を受信するステップを含み、前記読出し、デコード、及びラッチするステップが、前記パワーオン・リセット指示に応答して実行される、請求項１記載の方法。
【請求項６】
前記集積回路がマルチチップ・モジュール内の集積回路であり、前記方法が、前記集積回路を選択して、前記圧縮解除制御データを受信するステップを含み、前記ラッチするステップが、前記選択ステップに応じて実行される、請求項１記載の方法。
【請求項７】
前記圧縮解除制御データを、前記集積回路内のある位置に直列に伝送するステップを含み、前記ラッチするステップが、前記圧縮解除制御データが前記位置にシフトされた後に実行される、請求項１記載の方法。
【請求項８】
前記圧縮制御データがランレングス圧縮され、前記方法が、
前記圧縮制御データがラン値またはイメージを含むか否かを判断するステップと、
前記圧縮制御データがイメージを表すとの判断に応じて、前記イメージを前記位置にシフトするステップと、
前記圧縮制御データがランを表すとの判断に応じて、固定値を前記ラン値の長さに相当する繰り返しだけシフトして、前記機能回路素子を制御するステップと
を含む、請求項７記載の方法。
【請求項９】
前記圧縮制御データがランを表し、前記圧縮制御データが前記固定値の繰り返しの表現を含む、請求項８記載の方法。
【請求項１０】
前記圧縮制御データの形式を決定する初期化ワードを読出すステップを含む、請求項１記載の方法。
【請求項１１】
前記圧縮制御データを含むヒューズボックスのワード・サイズを決定する初期化ワードを読出すステップを含む、請求項１記載の方法。
【請求項１２】
前記圧縮制御データの量を決定する初期化ワードを読出すステップを含む、請求項１記載の方法。
【請求項１３】
複数のヒューズを含むヒューズボックスと、
前記ヒューズボックスに接続され、前記ヒューズから値を読出し、前記値を圧縮解除して、制御データを生成する圧縮解除器と、
前記圧縮解除器に接続され、前記制御データをラッチして、機能論理を制御する複数のラッチと
を含む、集積回路。
【請求項１４】
前記ヒューズボックスが、前記値を選択するためのアドレス入力を有するヒューズ・プログラマブル読出し専用メモリを含む、請求項１３記載の集積回路。
【請求項１５】
前記圧縮解除器がランレングス・デコーダである、請求項１３記載の集積回路。
【請求項１６】
前記ランレングス・デコーダが論理１及び論理０のランをデコードする、請求項１５記載の集積回路。
【請求項１７】
前記ヒューズがレーザ・プログラマブル・ヒューズである、請求項１３記載の集積回路。
【請求項１８】
前記ヒューズが電気的にプログラマブルなヒューズである、請求項１３記載の集積回路。
【請求項１９】
前記圧縮解除器に接続され、前記集積回路の初期化を示すパワーオン・リセット回路を含み、前記圧縮解除器が前記指示に応答して、前記値を圧縮解除する、請求項１３記載の集積回路。
【請求項２０】
前記集積回路内にあって、前記圧縮解除器に接続され、前記圧縮解除器を刻時する発振器を含む、請求項１９記載の集積回路。
【請求項２１】
前記発振器に接続され、相補位相クロックを生成するクロック・チョッパを含む、請求項２０記載の集積回路。
【請求項２２】
前記ラッチが直列シフト・レジスタに構成され、前記制御データが圧縮解除後に、前記直列シフト・レジスタを通じてシフトされる、請求項１３記載の集積回路。
【請求項２３】
前記直列シフト・レジスタがレベル・センシティブ走査設計連鎖の一部である、請求項２２記載の集積回路。
【請求項２４】
前記制御データがラッチされた後、前記直列シフト・レジスタの走査クロッキングを阻止し、システム・レベル・テスト走査データが前記直列シフト・レジスタをバイパスすることを可能にするバイパス回路を含む、請求項２３記載の集積回路。
【請求項２５】
前記制御データが、当該制御データの量を示すフィールドを含む初期化ワードを含む、請求項１３記載の集積回路。
【請求項２６】
前記制御データが、当該制御データのワード・サイズを示すフィールドを含む初期化ワードを含む、請求項１３記載の集積回路。
【請求項２７】
複数のダイと、
前記複数のダイの各々に接続され、複数のヒューズを含むヒューズボックスと、
前記複数のヒューズから値を読出し、前記値を圧縮解除して、制御データを生成する圧縮解除器と、
前記圧縮解除器に接続され、前記制御データを保持して機能論理を制御する、前記複数のダイの各々内の複数のラッチと
を含む、マルチチップ・モジュール。
【請求項２８】
前記制御データを受信する前記ダイの１つを選択するセレクタを含む、請求項２７記載のマルチチップ・モジュール。
【請求項２９】
前記ラッチが直列シフト・レジスタに構成され、前記制御データが圧縮解除後に、前記直列シフト・レジスタを通じてシフトされる、請求項２７記載のマルチチップ・モジュール。
【請求項３０】
前記直列シフト・レジスタがレベル・センシティブ走査設計連鎖の一部である、請求項２９記載のマルチチップ・モジュール。
【請求項３１】
前記制御データがラッチされた後、前記直列シフト・レジスタの走査クロッキングを阻止するバイパス回路を含む、請求項３０記載のマルチチップ・モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般にヒューズ・プログラマブル集積回路に関し、特に、ヒューズ読出し起動シーケンスを有する集積回路に関する。
【０００２】
【従来の技術】
ヒューズ・プログラマブル集積回路は、製造欠陥のカスタマイズまたは修復を必要とするアプリケーションにおいて使用される。集積回路及びプリント回路基板の機能テストは、欠陥の無い製品を保証するために必要である。多くの例において、ヒューズ・プログラマブル論理により選択可能な冗長回路素子を提供することにより、集積回路をウエハの製造後、修復することが可能である。例えば、行セルの１つに、メモリを使用不能にする欠陥が検出される場合、メモリ・アレイ内の列全体が予備の列により置換される。冗長セルは、冗長回路及びヒューズ回路による回路面積の増加の代償として、生産歩留りの向上を可能にする。
【０００３】
前述のヒューズは、ヒューズに一時的に大電流を流すことにより、電気的に溶断されるヒューズ（ｅ−ヒューズ）と、レーザで材料を蒸発することによりプログラムされる、レーザ・プログラマブル・ヒューズとを含む。アンチ・ヒューズ技術も集積回路上で実現でき、この場合には、ヒューズがトランジスタのゲートを制御し、それによりヒューズの溶断時にトランジスタが導通して短絡を生成する。
【０００４】
特定用途向け集積回路（ＡＳＩＣ）は、非常に大量の組み込みメモリを含む。含まれるメモリは一般に、欠陥を修復するための冗長回路を含む。使用可能な冗長素子からの置換素子の選択は、非常に多数のヒューズ値を要求する。例えば、ＩＢＭから販売されるＣｕ−１１  ＡＳＩＣ設計システム内の組み込みＳＲＡＭマクロは、１マクロ・インスタンス当たり８０のヒューズ値を含む。従って、８０のヒューズ値を含むマクロを１２８インスタンス使用するＡＳＩＣは、合計１０２４０のヒューズ値を含む。組み込みダイナミック・ランダム・アクセス・メモリ（ｅＤＲＡＭ）マクロ設計は、一般に更に多くのヒューズ値を含む。Ｃｕ−１１  ＡＳＩＣ設計システム内のｅＤＲＡＭの各１メガビット・セクションは、３４４のヒューズ値を含み、例えば２５６のｅＤＲＡＭの１メガビット・セクションがＡＳＩＣ設計において使用される。結果的に、１ＡＳＩＣチップ当たりヒューズの数は８８０６４となる。これらの集積回路を修復するために必要とされるヒューズの数を低減することが所望される。
【０００５】
マクロ・セルのライブラリから生成される特定用途向け集積回路（ＡＳＩＣ）など、機能ブロックまたはマクロを使用して設計される回路では、そのセルのヒューズがマクロに関連付けられる。欠陥の修復や、これらのＡＳＩＣのカスタマイズにおいて、ヒューズの同時配置は、ヒューズが一般に回路の調和と両立しないという点で問題を生じる。ｅ−ヒューズはプログラミング電流のために、大きな回路パスを必要とするので、プログラミングの間に生成される電圧降下がヒューズをプログラムする能力を妨害し、プログラミング時間を許容限度よりも増加させたり、局所過熱を増加させ機能回路を損傷させたりする。レーザ・プログラマブル・ヒューズは、他の回路がレーザにより破壊されないように、大きなガード・リングを必要とする。更に今日の集積回路設計は、マクロがダイのレイヤ内の配線の下側に配置されるように、回路の”深い”スタックを提供する。レーザ・プログラムド・ヒューズ及びｅ−ヒューズは、ヒューズ上に配線を設けることができず、またヒューズ下に回路を設けることができない。なぜならヒューズの溶断が、それがレーザによるか電気的手段によるかに関わらず、ヒューズ上に配置される配線、及びヒューズ下に配置される回路を損傷するからである。最後に、リード・ボール・コンタクト・アレイなどの相互接続方法は、レーザ溶断ヒューズと互換性がない。なぜなら、レーザはヒューズへの直接”見通し線（ｌｉｎｅ  ｏｆ  ｓｉｇｈｔ）”アクセスを有する必要があるからである。コンタクト・アレイを含む外部レイヤは、表面レイヤを占有しなければならないので、レーザ・プログラマブル・ヒューズは、ダイの他の領域に配置されなければならない。
【０００６】
他の配線及びコンタクト・アレイの下側に、或いは他の回路の上側にヒューズを含むマクロを配置できないと、ヒューズを含むマクロの使用が制限されてしまう。全てのヒューズを、ヒューズがコンタクト・アレイと干渉しない位置に移すことが可能であるが、ヒューズを関連マクロから遠ざけることは、カスタム設計を要求する上、ヒューズと関連マクロとの間を接続する大量の相互接続、または、値をヒューズからそれらの関連マクロに移すための機構を必要とし、後者の場合、各ヒューズに対応したローカル・ラッチ及びリモート・ラッチが必要となる。ローカル・ラッチは一般にヒューズにおいて必要とされる。なぜなら、ヒューズは一般に、集積回路内の論理の一部を形成するために使用できないからであり、これは特に、銅ヒューズ技術の場合に当てはまる。溶断ヒューズの端部に渡って電位がかけられると、それは再生し”銅の樹枝状結晶”を形成する。溶断ヒューズは最終的に、あたかもそれが溶断されていないかのように十分に低い抵抗を有する。
【０００７】
【発明が解決しようとする課題】
以上を踏まえ、ヒューズが冗長素子により共用される、ヒューズ・プログラミング集積回路のための方法及び装置を提供することが望まれる。更に、関連メモリ・マクロ内に配置される必要のないヒューズを使用する、ヒューズ・プログラミング集積回路のための方法及び装置を提供することが望ましい。
【０００８】
本発明の全ての目的、フィーチャ及び利点が、以下の詳細な説明から明らかとなろう。
【０００９】
【課題を解決するための手段】
ヒューズからマクロへの、またはローカル・ラッチ／リモート・ラッチ対への回路接続を要求することなく、遠隔的に配置されるヒューズを用いて集積回路内のマクロを修復する目的が、リモート・ヒューズボックスからの圧縮データを用いて集積回路を初期化する方法及び装置において達成される。圧縮制御データがヒューズ・マトリックスから読出され、圧縮データがデコードされて、圧縮解除された制御データが生成される。次に、圧縮解除制御データがラッチされ、集積回路内の制御機能回路素子を制御する。本発明はマルチチップ・モジュール内で実現され、１つのヒューズボックスが複数のダイを初期化するために使用される。
【００１０】
本発明の前述の及び追加の目的、フィーチャ及び利点が、以下の詳細な説明から明らかとなろう。
【００１１】
【発明の実施の形態】
図１を参照すると、本発明の好適な実施例に従う集積回路のブロック図が示される。集積回路１０は複数のヒューズ・プログラマブル・マクロ１６を含む。ヒューズ・プログラマブル・マクロ１６は集積回路内の様々な機能回路を実現し、本質的に必ずしも同一または類似ではなく、ヒューズボックス１１から取り出されるヒューズ・データを用いて、カスタマイズ可能または修復可能である。修復可能な回路にはメモリ・アレイ・マクロが含まれ、そこではメモリ素子（例えば行または列）を除去し、その機能を置換する冗長素子を選択するために、ヒューズ・データが使用される。メモリ素子の置換はマルチプレクサ及びデマルチプレクサにより、或いは様々な周知の他の技術により達成されることが理解されよう。カスタマイズ可能な回路にはプログラマブル・ロジック・アレイ・マクロが含まれ、そこではヒューズ・データが組み合わせ論理や、集積回路ごとにセキュリティ・コードを埋め込む回路などを生成するために使用される。
【００１２】
本発明は、集積回路１０のカスタマイズまたは修復を制御するための制御データを達成する方法及び手段に関する。ヒューズ１２は、ヒューズを配置することに関連する障害を克服するために、ヒューズ・プログラマブル・マクロ１６から分離されたブロック内に構成される。こうした障害には、例えば相互接続ポイントの妨害、ガード・リングに起因するダイ・エリアの非効率的な使用、及びその実現にレイヤ・スタック全体を必要とするレーザ・プログラマブル・ヒューズまたはｅ−ヒューズなどが含まれる。ヒューズ・データは圧縮情報を含み、これが圧縮解除器１４により圧縮解除され、ヒューズ・プログラマブル・マクロ１６を修復またはカスタマイズする制御データが生成される。マクロ内のシフト・レジスタ１８が連鎖状に構成され、圧縮解除器１４から受信される圧縮解除制御データのシリアル・クロッキングを可能にし、それにより初期化時に、制御データがヒューズ・プログラマブル・マクロ１６に伝搬される。初期化の後、ヒューズ・プログラマブル・マクロ１６により実現される機能論理が、集積回路１０の動作として構成される。
【００１３】
集積回路１０の実現は、単一連鎖のシフト・レジスタ１８に接続される単一のヒューズボックス１１に制限されるものではなく、本発明の技術は、複数のシフト・レジスタ連鎖に接続される複数のヒューズボックスを有する設計にも適用できる。更に別の態様では、単一のヒューズボックスが複数のシフト・レジスタ連鎖に接続され、ヒューズボックスから並列データが出力されて各連鎖に供給される。特定の設計の選択は、集積回路内のマクロ配置及び許容初期化時間にもとづいて行われる。ヒューズボックス１１から受信される制御データを保持するシフト・レジスタの数が増加すると、集積回路１０を初期化するために要求される時間もそれに伴い増加する。集積回路１０の電源が頻繁にオンオフされるアプリケーションや、パーソナル・デジタル・アシスタント（ＰＤＡ）アプリケーションのように、迅速に初期化しなければならないアプリケーションでは、たくさんのシフト・レジスタ連鎖が１つのヒューズボックスにより並列に供給されるか、幾つかのヒューズボックスにより個々に供給されることが望ましい。
【００１４】
図２を参照すると、図１のヒューズボックス１１の詳細ブロック図が示される。パワーオン・リセットは、外部的に供給されるか、集積回路１０内で内部的に生成される信号である。パワーオン・リセットは、集積回路１０がその動作のために初期化されるべきことを示す。パワーオン・リセットはＡＮＤゲート２１内で、圧縮解除器２５により生成されるディセーブル信号と組み合わされる。カウンタ２３は、パワーオン・リセットがアサートされるまでリセット状態に保持される。圧縮解除器２５の状態もまた、パワーオン・リセットがアサートされるまでリセット状態に保持される。ＡＮＤゲート２１の出力は、圧縮解除器２５を動作させるリング発振器２２をイネーブルする。圧縮解除器２５からのカウント許可信号によりイネーブルされると、リング発振器２２は、圧縮解除器２５がクロック許可信号を負状態にセットし、リング発振器２２をディセーブルするまでカウンタを動作させる。従って、カウンタ２３は、パワーオン・リセットが活動化されるときにカウントを開始し、圧縮解除器２５のクロック許可出力が圧縮解除の完了を示すとき停止する。カウンタ２３は、パワーオン・リセットが活動化されるまでカウントを阻止される。カウンタ２３の出力は、ヒューズ・アレイ２４内の行を選択し、圧縮解除器２５に接続される２つの圧縮された制御データ・ワードを取り出す。
【００１５】
圧縮解除器２５は、（カウンタ値０により選択される）ヒューズ・アレイ２４の最初の２ワード内でエンコードされるモード選択に従い、２つの圧縮された制御データ・ワードを圧縮解除する状態マシンである。制御ワードはモード選択ビットに加え、ヒューズ・アレイ２４の特定のデータ幅や、圧縮解除制御データ・シフト・レジスタの長さなどの情報を含む。ヒューズ・アレイの最初の２ワードにおける、圧縮解除制御データ・シフト・レジスタの長さのエンコードは、状態マシンに圧縮解除制御データ・シフト・レジスタ連鎖を充填するために発生する必要のある、シフト・サイクル数に関する情報を提供する。ヒューズ・アレイ２４の幅のエンコードは、同一の状態マシン設計が、異なるデータ幅のヒューズ・アレイと一緒に使用されることを可能にする。このことは異なる集積回路設計が、異なるヒューズ・レイアウト基本規則要件を有する点で望ましい。一般に、ダイ上に配置されるヒューズの数を最小化することが望ましい。従って、カスタム圧縮解除器を設計することなく、データの長さ及び幅を変化させる能力は、カスタム論理実現のための好適なフィーチャである。
【００１６】
ヒューズ・アレイ２４内の行は、２つのヒューズ・ワードを含む。実際には、ヒューズ・アレイ２４内の行データの半分、すなわち１ヒューズ・ワードが、鏡像に反転される。従って、小規模のヒューズ・アレイの場合、ヒューズ・アレイの最も外側のビットは、ヒューズ・アレイ設計から物理的に免除されてもよく、その場合、圧縮解除器２５により無視される。
【００１７】
圧縮解除器２５により実現される圧縮解除方式は、ヒューズ・アレイ２４内の最初の位置からロードされる制御ワードにより選択可能なモードである。サポートされるモードには、制御データが変更無しに（すなわち圧縮無しに）シフトアウトされるイメージ・モードと、制御データ・ワードとして０がシフトアウトされ、０カウントがエンコードされるランレングス・モード（ＲＬＬ）と、制御データ・ワード・ビットの１つが、制御データ・ワード内でエンコードされるカウントとして、シフトアウトされる固定値（０または１）を示す可変モードとがある。表１は、ヒューズ・アレイ２４内でエンコードされる制御ワード及びデータ・ワードの形式を示す。
【表１】
0003600577.tif 000002
【００１８】
表１の第２行は、ヒューズ・アレイ２４の最初の位置内の制御ワードの構成を示す。ワードの下半分がビット反転されており、外側のビットは、２２ビット幅のヒューズ・アレイ２４に適応するために未使用（Ｎ／Ａ）である。Ｍ１及びＭ０はモードをエンコードし、モード０は全ての０をシフトすることを示し（ヒューズ溶断無し）、モード１はＲＬＬ圧縮解除モードを、モード２はイメージ・モード（圧縮無し）を示す。ＦＶ＝０は、モード１でシフトするＲＬＬ値が０であることを示し、ＦＶ＝１は、ＲＬＬエンコード制御データ・ワードのビット１が、ラン（ｒｕｎ）においてシフトされる固定値を決定することを示す。Ｌ１６乃至Ｌ０は、シフトされるビットの総数（データ長）をエンコードし、１２８Ｋビットが圧縮解除器からシフトされることを可能にする。
【００１９】
表１の第３行は、モード１及びＦＶ＝０の場合の、制御データ・ワード・ビットの重要度を示す。各位置は２つの制御データ・ワードを保持し、下位ワードはビット順に反転されるので小型のヒューズ・アレイが使用され得る。ＲＬＬは制御データ・ワードの半分が、ラン（１）またはイメージ（０）をエンコードするか否かを示し、データ・ワードの平衡は、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）に向けて、イメージ・データまたはランレングス・カウントをエンコードする。２２ビットの制御データ・ワード・サイズでは、ＭＳＢ値は無視される。表１の第４行は、モード１及びＦＶ＝１の場合の、制御データ・ワード・ビットの重要度を示す。ＶＡＬはＲＬＬ＝１の場合にシフトされる固定値を示し、ＲＬＬ＝０の場合には、イメージ・データのＬＳＢとなる。モード２の場合圧縮は存在せず、従って、制御データ・ワード内の全てのビットがイメージ・ビットである。
【００２０】
図３を参照すると、図１のシフト・レジスタ１８が詳細に示される。圧縮解除制御データのエントリ・ポイントは、全レベル・センシティブ走査設計（ＬＳＳＤ）ラッチ３１である。これはシフト・レジスタの第１ビットを形成し、集積回路１０のＬＳＳＤ設計と、ヒューズボックス１１の動作との間の互換性を提供する。ヒューズ１２からの圧縮解除された制御データは、初期化後及びシステム・レベル・テストの間に保持されなければならないので、シフト・レジスタ１８の走査クロッキングが選択解除されなければならない。ヒューズ・バイパスは、システム・レベル走査動作の間に、走査クロックＡＣＬＫをディセーブルする。但しこれは、システム・レベル・テストの間に生成される走査クロックが、シフト・レジスタ１８に伝搬せず、圧縮解除制御データ・シフト・レジスタ値を破壊しないことを条件とする。ゲート・クロックはＯＲゲート３４でヒューズボックス１１から出力されるヒューズ・クロックと組み合わされる。ここでヒューズ・クロックは、圧縮解除制御データをシフト・レジスタ１８にシフトする。制御データは全ＬＳＳＤラッチ３１及び走査専用ラッチ３３に保持される。ヒューズ・バイパスは走査専用ラッチ３３へのＡＣＬＫをディセーブルするので、システム・レベル・テストが制御データをクロック出力するのを防止するために、シフト・クロックＢは変更される必要がない。ヒューズ・バイパスはまたデータ・セレクタ３５を制御し、システム・レベル・テストがＬＳＳＤ走査クロックを用いて実行されるとき、走査入力が走査出力に結合される。それによりシフト・レジスタ１８をバイパスし、同一のチップレベルＬＳＳＤ走査連鎖内の他のラッチのテストを可能にする。
【００２１】
図４を参照すると、図２の圧縮解除器２５内のクロック回路及びリンク発振器２２が詳細に示される。この回路では、遅延素子がフィードバック信号をＡＮＤゲート４２に提供し、ＡＮＤゲート４２がマスタ／スレーブ・ラッチ対４４への入力を生成する。マスタ／スレーブ・ラッチ対４４は、集積回路１０が初期化している間透過モードで保持され、リング発振器の２相クロック発振器のためのフィードバック・パスを可能にする。２相クロックはクロック・チョッパ４３Ａ及び４３Ｂへの入力として提供され、これらのクロック・チョッパが、２つのオーバラップしないクロック・パルスＺＣ及びＺＢを生成し、これらのパルスがシフト・レジスタ１８への圧縮解除制御データをシフトするために使用される。信号Ｃ１及びＢは、集積回路１０が製造テスタにより操作される間に、クロック・チョッパ４３Ａ及び４３Ｂを刻時するために使用される。
【００２２】
リセット信号は、パワーオン・リセット信号ＰＯＲが引き延ばされ、反転された信号であり、クロック・チョッパ４３Ａ及び４３Ｂからのクロッキングが停止し、圧縮解除制御データがシフト・レジスタ１８内にロードされた後に、リセットが有効であることを保証するために、集積回路１０内の他の回路により使用される。
【００２３】
図５及び図６を参照すると、図２のヒューズ・アレイ２４が詳細に示される。ヒューズ５１は対の行を成して構成され、各ヒューズの一端はグラウンドに接続され、他端はセレクト・トランジスタ５２及びクランプ・トランジスタ５４に接続される。セレクト・トランジスタ５２は、デコーダ５３によりイネーブルされる。クランプ・トランジスタ５４は、デコーダ５３によりディセーブルされる。ヒューズのマトリックス構成は、ヒューズ・データを圧縮解除器１４に読出すために効率的な構成である。読出し操作の間だけヒューズ・アレイ２４からワード・ラインを選択することにより、クランプ素子５４がヒューズの個別に設定された端部をグラウンドに保持することが保証される。クランプ素子５４は、初期化後の集積回路１０の動作の間、静的電位がヒューズ５１上に存在しないように保証し、それにより溶断ヒューズの再生が発生する可能性を最小化する。
【００２４】
図７を参照すると、本発明の好適な実施例に従い、リモート・ヒューズボックスからの圧縮データを用いて、集積回路を初期化する方法のフロー図が示される。最初にステップ６０で、ワード・サイズ、圧縮解除モード及びデータ長を含む制御ワードが、ヒューズ・アレイ２４から読出される。データ長が０の場合（判断ステップ６１）、圧縮解除器１４が実行される。それ以外では、次の圧縮制御データ・ワードがヒューズ・アレイ２４から読出され、データ長の数字が減分される（ステップ６２）。制御データ・ワードがイメージをエンコードするか、圧縮モードが絶対モード（圧縮無し）の場合（判断ステップ６３）、イメージ・ビットがワード・サイズに従いシフトアウトされる（ステップ６４）。それ以外では、ＲＬＬ圧縮モードが可変の場合（判断ステップ６６）、エンコードされたランのタイプにより決定される固定値（１または０）が、制御データ・ワード内でエンコードされる長さに従いシフトアウトされる（ステップ６８）。ＲＬＬ圧縮モードが可変でない場合には（判断ステップ６６）、制御データ・ワード内でエンコードされるランレングスに従い０がシフトアウトされる（ステップ６７）。適切なシフト操作が実行された後、データ長が減分され（ステップ６５）、データ長の値が０になるまで、圧縮解除器１４が操作を繰り返す。
【００２５】
図８を参照すると、本発明の好適な実施例に従うマルチチップ・モジュール７０が示される。ヒューズ・プログラマブル・マクロを有する幾つかのダイ７１が、マルチチップ・モジュール７０内に組み込まれ、共通のヒューズ・ダイ７２が、制御データを各ダイ７１内のヒューズ・データ・シフト・レジスタに供給するために使用される。これは非ヒューズ・ダイ７１の非常に効率的なレイアウトを可能にするが、一般に、ヒューズ・ダイ７２内において、ヒューズから制御データを受信する個々のダイ７１を選択する選択論理と共に、かなり複雑な走査制御を必要とする。この方式の別の効率性は、修復アプリケーションにおいて、ヒューズ修正を必要としないダイが、他のダイ上の障害の修復のために、ヒューズを解放することであり、それによりヒューズの利用を最大化する。
【００２６】
本発明は特定の実施例に関連して述べてきたが、前述の説明は限定的な意味で捉えられるべきものではない。当業者であれば、本発明の説明を参照することにより、ここで開示された実施例の様々な変更、並びに本発明の代替実施例が明らかとなろう。従って、こうした変更などについても、本発明の趣旨及び範囲から逸れることなく可能であると見なされる。
【００２７】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２８】
（１）集積回路を初期化する方法であって、
前記集積回路内に配置されるヒューズ・マトリックスから圧縮制御データを読出すステップと、
前記圧縮制御データをデコードして、圧縮解除制御データを生成するステップと、
前記圧縮解除制御データをラッチして、機能回路素子を制御するステップと
を含む、方法。
（２）アドレスを生成するステップを含み、前記アドレスを生成することにより、前記圧縮制御データが前記ヒューズ・マトリックスから並列ワードとして読出される、前記（１）記載の方法。
（３）前記圧縮修復データがランレングス圧縮され、前記方法が、
前記圧縮制御データがラン値またはイメージを含むか否かを判断するステップと、
前記圧縮制御データがイメージを表すとの判断に応じて、前記イメージをラッチして、前記回路素子を選択するステップと、
前記圧縮制御データがランを表すとの判断に応じて、固定値を前記ラン値の長さに相当する繰り返し分ラッチして、前記機能回路素子を制御するステップと
を含む、前記（１）記載の方法。
（４）前記圧縮制御データがランを表し、前記圧縮制御データが前記固定値の繰り返しの表現を含む、前記（３）記載の方法。
（５）パワーオン・リセット指示を受信するステップを含み、前記読出し、デコード、及びラッチするステップが、前記パワーオン・リセット指示に応答して実行される、前記（１）記載の方法。
（６）前記集積回路がマルチチップ・モジュール内の集積回路であり、前記方法が、前記集積回路を選択して、前記圧縮解除制御データを受信するステップを含み、前記ラッチするステップが、前記選択ステップに応じて実行される、前記（１）記載の方法。
（７）前記圧縮解除制御データを、前記集積回路内のある位置に直列に伝送するステップを含み、前記ラッチするステップが、前記圧縮解除制御データが前記位置にシフトされた後に実行される、前記（１）記載の方法。
（８）前記圧縮制御データがランレングス圧縮され、前記方法が、
前記圧縮制御データがラン値またはイメージを含むか否かを判断するステップと、
前記圧縮制御データがイメージを表すとの判断に応じて、前記イメージを前記位置にシフトするステップと、
前記圧縮制御データがランを表すとの判断に応じて、固定値を前記ラン値の長さに相当する繰り返しだけシフトして、前記機能回路素子を制御するステップと
を含む、前記（７）記載の方法。
（９）前記圧縮制御データがランを表し、前記圧縮制御データが前記固定値の繰り返しの表現を含む、前記（８）記載の方法。
（１０）前記圧縮制御データの形式を決定する初期化ワードを読出すステップを含む、前記（１）記載の方法。
（１１）前記圧縮制御データを含むヒューズボックスのワード・サイズを決定する初期化ワードを読出すステップを含む、前記（１）記載の方法。
（１２）前記圧縮制御データの量を決定する初期化ワードを読出すステップを含む、前記（１）記載の方法。
（１３）複数のヒューズを含むヒューズボックスと、
前記ヒューズボックスに接続され、前記ヒューズから値を読出し、前記値を圧縮解除して、制御データを生成する圧縮解除器と、
前記圧縮解除器に接続され、前記制御データをラッチして、機能論理を制御する複数のラッチと
を含む、集積回路。
（１４）前記ヒューズボックスが、前記値を選択するためのアドレス入力を有するヒューズ・プログラマブル読出し専用メモリを含む、前記（１３）記載の集積回路。
（１５）前記圧縮解除器がランレングス・デコーダである、前記（１３）記載の集積回路。
（１６）前記ランレングス・デコーダが論理１及び論理０のランをデコードする、前記（１５）記載の集積回路。
（１７）前記ヒューズがレーザ・プログラマブル・ヒューズである、前記（１３）記載の集積回路。
（１８）前記ヒューズが電気的にプログラマブルなヒューズである、前記（１３）記載の集積回路。
（１９）前記圧縮解除器に接続され、前記集積回路の初期化を示すパワーオン・リセット回路を含み、前記圧縮解除器が前記指示に応答して、前記値を圧縮解除する、前記（１３）記載の集積回路。
（２０）前記集積回路内にあって、前記圧縮解除器に接続され、前記圧縮解除器を刻時する発振器を含む、前記（１９）記載の集積回路。
（２１）前記発振器に接続され、相補位相クロックを生成するクロック・チョッパを含む、前記（２０）記載の集積回路。
（２２）前記ラッチが直列シフト・レジスタに構成され、前記制御データが圧縮解除後に、前記直列シフト・レジスタを通じてシフトされる、前記（１３）記載の集積回路。
（２３）前記直列シフト・レジスタがレベル・センシティブ走査設計連鎖の一部である、前記（２２）記載の集積回路。
（２４）前記制御データがラッチされた後、前記直列シフト・レジスタの走査クロッキングを阻止し、システム・レベル・テスト走査データが前記直列シフト・レジスタをバイパスすることを可能にするバイパス回路を含む、前記（２３）記載の集積回路。
（２５）前記制御データが、当該制御データの量を示すフィールドを含む初期化ワードを含む、前記（１３）記載の集積回路。
（２６）前記制御データが、当該制御データのワード・サイズを示すフィールドを含む初期化ワードを含む、前記（１３）記載の集積回路。
（２７）複数のダイと、
前記複数のダイの各々に接続され、複数のヒューズを含むヒューズボックスと、
前記複数のヒューズから値を読出し、前記値を圧縮解除して、制御データを生成する圧縮解除器と、
前記圧縮解除器に接続され、前記制御データを保持して機能論理を制御する、前記複数のダイの各々内の複数のラッチと
を含む、マルチチップ・モジュール。
（２８）前記制御データを受信する前記ダイの１つを選択するセレクタを含む、前記（２７）記載のマルチチップ・モジュール。
（２９）前記ラッチが直列シフト・レジスタに構成され、前記制御データが圧縮解除後に、前記直列シフト・レジスタを通じてシフトされる、前記（２７）記載のマルチチップ・モジュール。
（３０）前記直列シフト・レジスタがレベル・センシティブ走査設計連鎖の一部である、前記（２９）記載のマルチチップ・モジュール。
（３１）前記制御データがラッチされた後、前記直列シフト・レジスタの走査クロッキングを阻止するバイパス回路を含む、前記（３０）記載のマルチチップ・モジュール。
【図面の簡単な説明】
【図１】本発明の好適な実施例に従う集積回路のブロック図である。
【図２】図１の集積回路内のヒューズボックス回路のブロック図である。
【図３】図１の集積回路内のシフト・レジスタの回路図である。
【図４】図２のヒューズボックス回路内の圧縮解除器内のクロック回路の回路図である。
【図５】図２のヒューズ・アレイの回路図である。
【図６】図２のヒューズ・アレイの回路図である。
【図７】本発明の好適な実施例に従い、リモート・ヒューズボックスからの圧縮データを用いて、集積回路を初期化する方法のフロー図である。
【図８】本発明の好適な実施例に従うマルチチップ・モジュールのブロック図である。
【符号の説明】
１０  集積回路
１１  ヒューズボックス
１２、５１  ヒューズ
１４、２５  圧縮解除器
１６  ヒューズ・プログラマブル・マクロ
１８  シフト・レジスタ
２１、４２  ＡＮＤゲート
２２  発振器
２３  カウンタ
３１  全レベル・センシティブ走査設計（ＬＳＳＤ）ラッチ
３３  走査専用ラッチ
３４  ＯＲゲート
３５  データ・セレクタ
４３Ａ、４３Ｂ  クロック・チョッパ
４４  マスタ／スレーブ・ラッチ対
５２  セレクト・トランジスタ
５３  デコーダ
５４  クランプ・トランジスタ
７０  マルチチップ・モジュール
【図１】
0003600577.tif 000003
【図２】
0003600577.tif 000004
【図３】
0003600577.tif 000005
【図４】
0003600577.tif 000006
【図５】
0003600577.tif 000007
【図６】
0003600577.tif 000008
【図７】
0003600577.tif 000009
【図８】
0003600577.tif 000010