(57)【特許請求の範囲】
【請求項１】
バイアス回路からのバイアス電流に応じてトランスコンダクタンスが変化するトランスコンダクタンスアンプにおいて、
前記バイアス回路は前記バイアス電流の基準電流を作成するバンドギャップ電流源を有し、
前記バンドギャップ電流源におけるイオン注入抵抗の島の電位を制御するバックバイアス電圧制御回路を備えることを特徴とするトランスコンダクタンスアンプ。
【請求項２】
前記バックバイアス電圧制御回路は、複数段の分圧抵抗を備え、トリミング調整によって調整された分圧電圧をバックバイアス電圧として出力することを特徴とする請求項１記載のトランスコンダクタンスアンプ。
【請求項３】
前記バックバイアス電圧制御回路は、複数段の分圧抵抗と、その分圧抵抗に並列に設けられるトランジスタスイッチとを備え、前記トランジスタスイッチがデジタル制御されることで任意のバックバイアス電圧を出力することを特徴とする請求項１記載のトランスコンダクタンスアンプ。
【請求項４】
前記請求項１〜３の何れかに記載のトランスコンダクタンスアンプを備えることを特徴とするフィルタ回路。
【請求項５】
前記請求項１記載のトランスコンダクタンスアンプを備えるフィルタ回路であって、前記バックバイアス電圧制御回路は、該フィルタ回路を構成する集積回路の外部に設けられ、パッドを介してバックバイアス電圧を与えることを特徴とするフィルタ回路。
【請求項６】
前記請求項４または５記載のフィルタ回路を搭載することを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、赤外線遠隔制御装置や、光空間伝送装置の受信機におけるバンドパスフィルタとして好適に用いられるトランスコンダクタンスアンプ、およびそれを用いるフィルタ回路および受信装置に関し、特に電源電圧の変動への対策に関する。
【０００２】
【従来の技術】
前記トランスコンダクタンスアンプは、入力電圧の振幅に比例した振幅の出力電流を発生するものであり、ピーク周波数やゲイン等を比較的容易に変化させることができ、バイポーラトランジスタを使用して集積回路化されて、特に赤外線データ通信の分野で広く用いられている。前記赤外線データ通信には、家電製品に広く用いられている、いわゆる赤外線リモコンや、パーソナルコンピュータおよびその周辺機器で使用され、赤外線データ協議会による統一規格であるＩｒＤＡ１．０，１．１等が挙げられる。
【０００３】
図１０は、一般的な赤外線リモコンの受信機１の等価回路ブロック図である。送信機からの赤外線信号は、通常、３８ｋＨｚで強度変調され、さらに搬送波（３８ｋＨｚ）の有無でコード化された信号であり、フォトダイオードなどで実現される受光素子２で光電変換され、アンプ３に入力される。アンプ３で増幅された受信信号は、中心周波数ｆｏを３８ｋＨｚとするバンドパスフィルタ４に入力されて、搬送周波数成分のみが抽出される。バンドパスフィルタ４からの出力は、ピークホールド回路５において、ピーク値がホールドされ、そのホールド値の所定の分圧レベルが検波レベルとして、コンパレータ６の反転入力端子に入力される。コンパレータ６は、非反転入力端子に入力される前記バンドパスフィルタ４からの出力を前記検波レベルでレベル弁別し、こうして前記搬送波の有無が検出されて、その弁別結果が、積分回路７およびヒステリシスコンパレータ８によって波形整形されて、出力端子９に出力され、動作制御用のマイクロコントローラなどに与えられる。
【０００４】
図１１は、上述のような赤外線リモコンの受信機などで用いられる一般的なバンドパスフィルタ４の概略的構成を示すブロック図である。このバンドパスフィルタ４は、前記トランスコンダクタンスアンプ１１，１２と、高入力インピーダンスのバッファ１３，１４と、コンデンサ１５，１６とを備えて構成されている。このバンドパスフィルタ４では、トランスコンダクタンスアンプ１１，１２のトランスコンダクタンスをそれぞれｇｍ１，ｇｍ２とし、コンデンサ１５，１６の静電容量をそれぞれＣ１，Ｃ２とし、コンデンサ１５，１６に流れる電流をそれぞれｉ１，ｉｏとするとき、入力端子１７に与えられる入力信号ｖｉと、出力端子１８に出力される出力信号ｖｏとの間の伝達関数は、
【０００５】
【数１】
0003600128.tif 000002
【０００６】
で表される。ただし、Ｓはラプラス演算子であり、Ｓ＝ｊωである。また、中心周波数ｆｏは、
【０００７】
【数２】
0003600128.tif 000003
【０００８】
で表される。
【０００９】
したがって、トランスコンダクタンスｇｍ１，ｇｍ２を変化することによって、中心周波数ｆｏを任意に設定可能であることが理解される。
【００１０】
一方、前記のようなデータ通信では、素子の高速化および回路の高精度化による伝送速度の向上、および素子の高感度化による伝送距離の拡大、ならびに種々の電源電圧に対応するための動作電源電圧範囲の拡大や小型化等の要望がある。そこで、そのような要望に対応するために、本件出願人は、先に特開平１１−１０３２３６号公報を提案した。
【００１１】
図１２は、その従来技術を説明するための電気回路図である。トランスコンダクタンスアンプ１１，１２は、そのバイアス電流Ｉを調整することによって、前記トランスコンダクタンスｇｍ１，ｇｍ２（以下、ｇｍに総称する）が変化して、前記のようにピーク周波数やゲインが変化するので、このバイアス電流Ｉを安定化させると、前記中心周波数ｆｏが安定化し、前記伝送距離の拡大等に寄与することができる。一方、前記バイアス電流Ｉは、電源電圧Ｖｃｃに依存しており、したがってトランスコンダクタンスｇｍは電源電圧Ｖｃｃに依存してしまう。そこで、この従来技術では、バイアス回路２１を電源電圧Ｖｃｃに依存しないバンドギャップ電流源を備えて構成することで、種々の電源電圧に対応可能としている。
【００１２】
すなわち、前記電源電圧Ｖｃｃの電源ライン２２と接地ライン２３との間に、抵抗ｒ１と、ダイオード接続されたＰＮＰ型のトランジスタｑ１と、ＰＮＰ型のトランジスタｑ２と、ダイオード接続されたＮＰＮ型のトランジスタｑ３との直列回路を接続し、一方、前記電源ライン２２，２３間に、抵抗ｒ２と、前記トランジスタｑ１とカレントミラー回路を構成するＰＮＰ型のトランジスタｑ４と、前記トランジスタｑ３と対を成すＮＰＮ型のトランジスタｑ５との直列回路を接続し、前記トランジスタｑ２のベースをトランジスタｑ４，ｑ５のコレクタ間に接続している。
【００１３】
また、前記電源ライン２２，２３間に、抵抗ｒ４と、前記トランジスタｑ１とカレントミラー回路を構成するＰＮＰ型のトランジスタｑ６と、ＰＮＰ型のトランジスタｑ７と、ダイオード接続されたＮＰＮ型のトランジスタｑ８と、抵抗ｒ５との直列回路を接続し、前記トランジスタｑ７のベースを前記トランジスタｑ４，ｑ５のコレクタ間に接続するとともに、前記トランジスタｑ８および抵抗ｒ５にそれぞれ対応したトランジスタｑ９および抵抗ｒ６によってカレントミラー回路を構成し、前記トランジスタｑ９のコレクタから、前記トランスコンダクタンスアンプ１１，１２のバイアス電流Ｉの引抜きを行っている。
【００１４】
ここで、カレントミラー回路を構成するトランジスタｑ１とトランジスタｑ４とのエミッタ面積比は相互に等しく、また抵抗ｒ１と抵抗ｒ２との抵抗値も相互に等しく形成される。したがって、トランジスタｑ１，ｑ４のコレクタ電流Ｉｃは、相互に等しくなる。
【００１５】
一方、対を成すトランジスタｑ３とトランジスタｑ５とにおいて、
ＶＢＥ３＝ＶＢＥ５＋ＶＲ３                                …（３）が成立する。ただし、ＶＢＥ３，ＶＢＥ５は、それぞれトランジスタｑ３，ｑ５のベース−エミッタ間電圧であり、ＶＲ３は、抵抗ｒ３による電圧降下である。また、トランジスタｑ３，ｑ５のエミッタ面積比は１：１０に形成されており、それらの熱電圧ＶＴおよび逆方向飽和電流Ｉｓが等しいと、トランジスタｑ５のエミッタからの電流、すなわち抵抗ｒ３に流れる電流Ｉｏは、
【００１６】
【数３】
0003600128.tif 000004
【００１７】
から、
【００１８】
【数４】
0003600128.tif 000005
【００１９】
したがって、
【００２０】
【数５】
0003600128.tif 000006
【００２１】
が得られる。
【００２２】
したがって、このバイアス回路２１では、電流Ｉｏは電源電圧Ｖｃｃに依存せず、該電流Ｉｏを、トランジスタｑ４とカレントミラー回路を構成するトランジスタｑ６によって取出し、トランジスタｑ８，ｑ９で折返して作成された前記基準電流Ｉも、電源電圧Ｖｃｃに依存しないことが理解される。
【００２３】
なお、トランジスタｑ２，ｑ７は、トランジスタｑ６のコレクタ電圧をトランジスタｑ１のベースおよびコレクタ電圧と等しくするために、前記特開平１１−１０３２３６号にさらに追加されたものであり、電源電圧Ｖｃｃの変化に対して、トランジスタｑ６のコレクタ電圧が大きく変化しないように構成されている。特に、ＰＮＰ型のトランジスタがラテラルＰＮＰトランジスタである場合、後述するアーリー電圧が低いために前記電源電圧Ｖｃｃの変化によるコレクタ電圧の変化でコレクタ電流の変化が大きくなるので、該トランジスタｑ２，ｑ７が設けられている。
【００２４】
【発明が解決しようとする課題】
上述の従来技術は、トランスコンダクタンスｇｍの電源電圧Ｖｃｃに対する依存を、回路構成的な工夫で大幅に抑えるようにした優れた技術である。しかしながら、本件出願人は、先の出願の後、素子構成的な面に着目し、さらに一層、電源電圧Ｖｃｃの変動に対応可能であることを知覚した。この点について、以下に詳述する。
【００２５】
前記バイアス回路２１では、前記バンドギャップ電流源の基準となる抵抗ｒ３の島の電位は、図１２で示すように前記電源電圧Ｖｃｃとされている。図１３および図１４は、前記抵抗ｒ３の島の素子構成を説明するための断面図および斜視図である。この抵抗ｒ３は、Ｐ基板３１上に、Ｎ型のエキタピシャル層３２を形成し、それをＰ型のアイソレーション３３で分離してＮ領域の島を形成し、Ｂ＋  イオンなどの＋イオンを注入することによって作成されている。そして、Ｎ＋  領域３４から前記Ｎ領域の島に与える電位を、抵抗領域３５およびその両端の端子領域３６，３７の電位よりも高くすることで、Ｐ−Ｎ逆バイアスでシート抵抗として作用させている。
【００２６】
前記Ｐ−Ｎ逆バイアスを生じさせるために、通常、Ｎ領域の島の電位は、前記のとおり、最も高い電位である電源電圧Ｖｃｃとされている。ここで、図１５で示すような増幅回路の場合、抵抗ｒ１１，ｒ１２の島の電位が前記電源電圧Ｖｃｃとされても、該抵抗ｒ１１，ｒ１２の両端の端子の電位も前記電源電圧Ｖｃｃ側から決まっており、したがって該電源電圧Ｖｃｃの変動に対してシート抵抗値が変化することはない。しかしながら、前記図１２で示す回路の場合、抵抗ｒ３の抵抗領域３５の電位は接地側から決まることになり、前記電源電圧Ｖｃｃの変化によるバックゲート効果によって前記Ｐ−Ｎ逆バイアスの電圧が変化して、ＰＮ接合間の空乏層の厚さが変化し、抵抗領域３５の断面積が変化して、シート抵抗値が変化することになる。すなわち、前記式６におけるｒ３が変化することになる。
【００２７】
前記イオン注入によって形成される抵抗は、注入イオンのドーズ量を加速器によって制御しているので、拡散によって形成される抵抗の抵抗値が数Ω／□〜数百Ω／□であるのに対して、数百Ω／□〜数ｋΩ／□の高い比抵抗を精度良く作成することができる。この比抵抗が高いと、島の電位と抵抗領域３５の電位との差によるバックゲート効果による空乏層の広がりが大きくなり、抵抗値の変化量が大きくなる。
【００２８】
前記のようにトランジスタｑ３，ｑ５のエミッタ面積比を１：１０とすると、バンドギャップ電流源の基準電流Ｉｏは前記式６で示すとおりであり、抵抗ｒ３の電源電圧Ｖｃｃの変化に対する変化率Ｋを、
【００２９】
【数６】
0003600128.tif 000007
【００３０】
とすると、
【００３１】
【数７】
0003600128.tif 000008
【００３２】
となり、前記バックゲート効果によって、電源電圧Ｖｃｃが上昇すると、基準電流Ｉｏ、したがってバイアス電流Ｉが減少することが理解される。
【００３３】
一方、図１２の回路で電源電圧Ｖｃｃが上昇すると、トランジスタｑ５のコレクタ−エミッタ間電圧Ｖｃｅが上昇し、前記基準電流Ｉｏが一定であっても、アーリー効果によってバイアス電流Ｉが増加してしまう。図１６〜図１９は、前記アーリー効果を説明するための図である。アーリー効果は、図１６や図１７で示すように、トランジスタｑのベース電流ＩＢ  をパラメータとして、ＶＣＥ−ＩＣ  特性を測定すると、図１８で示すように、ＶＣＥが大きくなるに従って、ＩＣ  も大きくなる現象である。
【００３４】
図１８において、各ベース電流（図１８ではＩＢ１〜ＩＢ４）時のＶＣＥ−ＩＣ  特性のグラフをＶＣＥの負側に延長すると、ＩＣ  ＝０で相互に交わることになり、この点の絶対値をアーリー電圧ＶＡＦと称する。ここで、前記図１２の回路において、トランジスタｑ５のアーリー電圧Ｖａｆを５０Ｖとし、コレクタ−エミッタ間電圧Ｖｃｅ１が１Ｖのときにコレクタ電流Ｉｃ１が１０μＡとする。電源電圧Ｖｃｃが２Ｖ上昇したとすると、前記コレクタ−エミッタ間電圧Ｖｃｅ２は３Ｖになる。このときのコレクタ電流Ｉｃ２は、図１９で示すように三角形の相似を用いて下式から求めると、１０．３４７μＡとなる。
【００３５】
【数８】
0003600128.tif 000009
【００３６】
したがって、たとえば３Ｖから５Ｖの電源に変更して、電源電圧Ｖｃｃが２Ｖ上昇すると、コレクタ電流Ｉｏは３．４７％増加することになる。図１２の回路では、同様にトランジスタｑ９のアーリー効果による電流増加分が加算されることになる。
【００３７】
したがって、電源電圧Ｖｃｃの上昇に対して、前記シート抵抗のバックゲート効果によるバイアス電流Ｉの減少分と、このアーリー効果による増加分とが完全に打消し合うことができれば、該バイアス電流Ｉが一定となり、前記トランスコンダクタンスｇｍの電源電圧Ｖｃｃに対する依存をなくすことが可能であるけれども、前記シート抵抗値のばらつきやアーリー電圧Ｖａｆのばらつきをなくすことは困難である。
【００３８】
本発明の目的は、電源電圧の変動により一層対応することができるトランスコンダクタンスアンプおよびそれを備えるフィルタ回路ならびにそのフィルタ回路を用いる受信装置を提供することである。
【００３９】
【課題を解決するための手段】
本発明のトランスコンダクタンスアンプは、バイアス回路からのバイアス電流に応じてトランスコンダクタンスが変化するトランスコンダクタンスアンプにおいて、前記バイアス回路は前記バイアス電流の基準電流を作成するバンドギャップ電流源を有し、前記バンドギャップ電流源におけるイオン注入抵抗の島の電位を制御するバックバイアス電圧制御回路を備えることを特徴とする。
【００４０】
上記の構成によれば、バイアス回路内の基準電流源にバンドギャップ電流源を用いると、電源電圧の変化に対してバイアス電流が安定化して、トランスコンダクタンスアンプのトランスコンダクタンスを安定化することができる。そのバンドギャップ電流源に関してさらにバックバイアス電圧制御回路を設け、イオン注入抵抗の島の電位を制御する。
【００４１】
したがって、バックゲート効果やアーリー効果に対応して前記バックバイアス電圧を調整し、前記イオン注入抵抗のシート抵抗値を調整することによって、電源電圧の変化に対する前記基準電流の変化率を調整し、トランスコンダクタンスの電源電圧に対する依存性を一層小さくすることができる。
【００４２】
また、本発明のトランスコンダクタンスアンプでは、前記バックバイアス電圧制御回路は、複数段の分圧抵抗を備え、トリミング調整によって調整された分圧電圧をバックバイアス電圧として出力することを特徴とする。
【００４３】
上記の構成によれば、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路の分圧抵抗のトリミング調整によって最適化することができる。
【００４４】
さらにまた、本発明のトランスコンダクタンスアンプでは、前記バックバイアス電圧制御回路は、複数段の分圧抵抗と、その分圧抵抗に並列に設けられるトランジスタスイッチとを備え、前記トランジスタスイッチがデジタル制御されることで任意のバックバイアス電圧を出力することを特徴とする。
【００４５】
上記の構成によれば、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路のトランジスタスイッチを制御して分圧値を調整することによって最適化することができる。
【００４６】
また、本発明のフィルタ回路は、上記のトランスコンダクタンスアンプを備えることを特徴とする。
【００４７】
上記の構成によれば、電源電圧の変化に対する遮断周波数や中心周波数の変化を抑えることができる。
【００４８】
さらにまた、本発明のフィルタ回路は、上記のトランスコンダクタンスアンプを備えるフィルタ回路であって、前記バックバイアス電圧制御回路は、該フィルタ回路を構成する集積回路の外部に設けられ、パッドを介してバックバイアス電圧を与えることを特徴とする。
【００４９】
上記の構成によれば、フィルタ回路の集積回路の作成後に、使用する電源電圧に適応したバックバイアス電圧を設定することができ、集積回路の汎用性を拡大することができる。
【００５０】
また、本発明の受信装置は、上記のフィルタ回路を搭載することを特徴とする。
【００５１】
上記の構成によれば、電源電圧の変化に対する中心周波数の変化が小さいので、伝送距離を拡大することができる。
【００５２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図５に基づいて説明すれば以下の通りである。
【００５３】
図１は、本発明の実施の一形態のバイアス回路４１の電気回路図である。このバイアス回路４１は、前述のバイアス回路２１と同様に、電源電圧Ｖｃｃに依存しないバンドギャップ電流源を備えて構成されている。すなわち、前記電源電圧Ｖｃｃの電源ライン４２と接地ライン４３との間に、抵抗Ｒ１と、ダイオード接続されたＰＮＰ型のトランジスタＱ１と、ＰＮＰ型のトランジスタＱ２と、ダイオード接続されたＮＰＮ型のトランジスタＱ３との直列回路を接続し、一方、前記電源ライン４２，４３間に、抵抗Ｒ２と、前記トランジスタＱ１とカレントミラー回路を構成するＰＮＰ型のトランジスタＱ４と、前記トランジスタＱ３と対を成すＮＰＮ型のトランジスタＱ５との直列回路を接続し、前記トランジスタＱ２のベースをトランジスタＱ４，Ｑ５のコレクタ間に接続している。
【００５４】
また、前記電源ライン４２，４３間に、抵抗Ｒ４と、前記トランジスタＱ１とカレントミラー回路を構成するＰＮＰ型のトランジスタＱ６と、ＰＮＰ型のトランジスタＱ７と、ダイオード接続されたＮＰＮ型のトランジスタＱ８と、抵抗Ｒ５との直列回路を接続し、前記トランジスタＱ７のベースを前記トランジスタＱ４，Ｑ５のコレクタ間に接続するとともに、前記トランジスタＱ８および抵抗Ｒ５にそれぞれ対応したトランジスタＱ９および抵抗Ｒ６によってカレントミラー回路を構成し、前記トランジスタＱ９のコレクタから、前記トランスコンダクタンスアンプ１１，１２のバイアス電流Ｉの引抜きを行っている。
【００５５】
ここで、カレントミラー回路を構成するトランジスタＱ１とトランジスタＱ４とのエミッタ面積比は相互に等しく、また抵抗Ｒ１と抵抗Ｒ２との抵抗値も相互に等しく形成することで、トランジスタＱ１，Ｑ４のコレクタ電流Ｉｃは相互に等しくなり、そしてトランジスタＱ３，Ｑ５のエミッタ面積比を、たとえば１：１０とすると、Ｒ３をｒ３に置換えて、前記式３〜５から式６が得られ、電源電圧Ｖｃｃに対する依存がないことが理解される。
【００５６】
前記コレクタ電流Ｉｃは、前記トランジスタＱ４とカレントミラー回路を構成するトランジスタＱ６によって取出され、トランジスタＱ８，Ｑ９によって、折返されて、前記基準電流Ｉとして出力される。トランジスタＱ２，Ｑ７は、トランジスタＱ６のコレクタ電圧をトランジスタＱ１のベースおよびコレクタ電圧と等しくするために設けられており、電源電圧Ｖｃｃの変化に対して、トランジスタＱ６のコレクタ電圧が大きく変化しないようになっている。特に、ＰＮＰ型のトランジスタＱ１，Ｑ４，Ｑ６がラテラルＰＮＰトランジスタである場合、前述のアーリー電圧が低いために前記電源電圧Ｖｃｃの変化によるコレクタ電圧の変化でコレクタ電流の変化が大きくなるので、好適である。
【００５７】
注目すべきは、このバイアス回路４１では、前記バンドギャップ電流源の基準となる抵抗Ｒ３の島の電位は、バックバイアス電圧制御回路４４によって、トランスコンダクタンスアンプ１１，１２のトランスコンダクタンスｇｍの電源電圧Ｖｃｃに対する依存性が最小となるように制御されることである。
【００５８】
図２は、前記抵抗Ｒ３の島の素子構成を説明するための断面図であり、素子構成は前述の図１４の抵抗ｒ３と同様である。したがって、Ｐ基板５１上に、Ｎ型のエキタピシャル層５２を形成し、それをＰ型のアイソレーション５３で分離してＮ領域の島を形成し、Ｂ＋  イオンなどの＋イオンを注入することによって作成されている。そして、Ｎ＋  領域５４から前記Ｎ領域の島に与える電位が、前記バックバイアス電圧制御回路４４によって、抵抗領域５５およびその両端の端子領域５６，５７の電位よりも高く、以下に示すように制御されることで、Ｐ−Ｎ逆バイアスでシート抵抗として作用する。
【００５９】
前記抵抗Ｒ３の電源電圧Ｖｃｃの変化に対する変化率Ｋを、Ｒ３をｒ３に置換えて前記式７で表すと、前記式６から、電源電圧Ｖｃｃの変化に対して基準電流Ｉｏ、したがってバイアス電流Ｉの変化は前記式８で示すようになり、本発明では、前述のように前記バックバイアス電圧制御回路４４が抵抗Ｒ３のシート抵抗値を調整することで、前記変化率Ｋを調整し、電源電圧Ｖｃｃの変化に対する基準電流Ｉｏの変化率を調整する。
【００６０】
図３は、前記バックバイアス電圧制御回路４４の一構成例を示す電気回路図である。この図３の例では、電源電圧Ｖｃｃと接地電位との間に、分圧抵抗Ｒ１１〜Ｒ１５が直列に接続され、分圧抵抗Ｒ１２〜Ｒ１４に関して並列にツェナダイオードＤ１〜Ｄ３が設けられ、分圧抵抗Ｒ１４，Ｒ１５間からバックバイアス電圧ＶＢＩＡＳが出力される。このバックバイアス電圧ＶＢＩＡＳの初期値ＶＢＩＡＳ１  は、
【００６１】
【数９】
0003600128.tif 000010
【００６２】
であり、たとえば端子ＴＲＭ１とＴＲＭ２との間をトリミングすると、分圧抵抗Ｒ１２が短絡されることになり、バックバイアス電圧ＶＢＩＡＳ２  は、
【００６３】
【数１０】
0003600128.tif 000011
【００６４】
となる。
【００６５】
したがって、ＶＢＩＡＳ＝Ｖｃｃでの電源電圧Ｖｃｃの変化に対する抵抗Ｒ３の抵抗値の変化率をＫｏとすると、トリミング後の変化率Ｋは、
【００６６】
【数１１】
0003600128.tif 000012
【００６７】
から、
【００６８】
【数１２】
0003600128.tif 000013
【００６９】
の範囲で変化させることが可能になる。
【００７０】
上記式１０から式１３によって、
ＶＢＩＡＳ＝Ｋ・Ｖｃｃ                                        …（１４）となり、前記変化率Ｋは、図４で示すように、電源電圧Ｖｃｃの変化に対して、バックバイアス電圧ＶＢＩＡＳの変化が最適となる傾きに選ばれる。前記変化率Ｋの調整精度、すなわち図４の傾きの種類は、前記分圧抵抗の段数で調整することができる。この傾きを、前記バックゲート効果およびアーリー効果に応じて適宜調整しておくことによって、素子構成的な面に着目して、前記のようにトランスコンダクタンスアンプ１１，１２のトランスコンダクタンスｇｍの電源電圧Ｖｃｃに対する依存性を最小とすることができる。
【００７１】
また、プロセスばらつきによってバックゲート効果によるイオン注入抵抗Ｒ３のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路４４の分圧抵抗Ｒ１２〜Ｒ１４のトリミング調整によって最適化することができる。
【００７２】
なお、残余の抵抗Ｒ１，Ｒ２，Ｒ４〜Ｒ６において、抵抗Ｒ１，Ｒ２，Ｒ４は前記図１５と同様に、抵抗領域の電位が電源電圧Ｖｃｃ側から決まっており、電源電圧Ｖｃｃが変化しても前記バックゲート効果による影響を受けることはない。これに対して、抵抗Ｒ５，Ｒ６は、抵抗領域の電位が接地側から決まっているので、前記バックゲート効果による影響を受けることになる。しかしながら、トランジスタＱ８，Ｑ９で構成されるカレントミラー回路によって、これらの抵抗Ｒ５，Ｒ６が相互に等しい抵抗値であれば、前記バックゲート効果による影響は殆どない。
【００７３】
また、抵抗Ｒ５，Ｒ６が相互に等しい抵抗値であれば、イオン注入抵抗であるこれらの抵抗Ｒ５，Ｒ６を抵抗Ｒ３と同じ島に入れても問題は生じないけれども、抵抗の絶対値が問題になる場合には、抵抗Ｒ３とは別の島に入れることが望ましい。
【００７４】
図５は、前記トランスコンダクタンスアンプ１１，１２の一構成例を示す電気回路図である。このトランスコンダクタンスアンプ１１，１２は、大略的に、基準電流回路６１と、第１段目の差動入力回路６２と、第２段目の差動入力回路６３とを備えて構成されている。
【００７５】
基準電流回路６１は、ハイレベルＶｃｃの電源ライン６４と接地電位の電源ライン６５との間に、抵抗Ｒ２１、ダイオード接続されたＰＮＰ型のトランジスタＱ１１および前記バイアス回路４１から成る直列回路と、前記抵抗Ｒ２１と等しい抵抗Ｒ２２、前記トランジスタＱ１１とカレントミラー回路を構成するトランジスタＱ１２およびダイオード接続されたＮＰＮ型のトランジスタＱ１３から成る直列回路と、前記抵抗Ｒ２１と等しい抵抗Ｒ２３、前記トランジスタＱ１１とカレントミラー回路を構成するトランジスタＱ１４およびダイオード接続されたＮＰＮ型のトランジスタＱ１５から成る直列回路とが、相互に並列に接続されて構成されている。前記トランジスタＱ１１，Ｑ１２，Ｑ１４のエミッタ面積比によって、前記バイアス回路４１による基準電流Ｉから定電流ＩＡ，ＩＢが作成され、トランジスタＱ１３，Ｑ１５から、前記差動入力回路６２，６３へそれぞれ出力される。
【００７６】
差動入力回路６２は、入力端子Ｎ１，Ｎ２への入力信号ΔＶｉｎ＋Ｖｒｅｆ，Ｖｒｅｆがそれぞれ与えられ、差動対を構成するＮＰＮ型のトランジスタＱ２１，Ｑ２２と、前記トランジスタＱ２１，Ｑ２２のそれぞれに関連して設けられる負荷用のダイオードＤ１１，Ｄ１２および共通に設けられる負荷用のダイオードＤ１３と、前記トランジスタＱ２１，Ｑ２２のエミッタ間に介在される抵抗ＲＥと、前記トランジスタＱ１３とカレントミラー回路を構成し、前記トランジスタＱ２１，Ｑ２２のエミッタにそれぞれ前記定電流ＩＡを供給するトランジスタＱ２３，Ｑ２４とを備えて構成されている。
【００７７】
差動入力回路６３は、前記トランジスタＱ２１，Ｑ２２の出力がそれぞれ与えられ、差動対を構成するＮＰＮ型のトランジスタＱ３１，Ｑ３２と、前記トランジスタＱ１５とカレントミラー回路を構成し、前記トランジスタＱ３１，Ｑ３２のエミッタに共通に前記定電流ＩＢを供給するトランジスタＱ３３と、トランジスタＱ３２側に設けられる出力用のトランジスタＱ３４，Ｑ３５，Ｑ３６および抵抗Ｒ３１，Ｒ３２と、前記トランジスタＱ１５とカレントミラー回路を構成し、出力端子６６へ電流Ｉｏｕｔを出力する前記トランジスタＱ３６のコレクタに定電流ＩＢ／２を供給するトランジスタＱ３７とを備えて構成されている。
【００７８】
入力端子Ｎ１，Ｎ２に微少な電位差ΔＶｉｎの差動入力が与えられると、ダイオードＤ１，Ｄ２に流れる電流変化ΔＩ１，ΔＩ２は、
【００７９】
【数１３】
0003600128.tif 000014
【００８０】
【数１４】
0003600128.tif 000015
【００８１】
で表すことができる。ただし、ＶＴはトランジスタＱ２１，Ｑ２２の熱電圧である。これによるダイオードＤ１１，Ｄ１２のカソード電圧、したがってトランジスタＱ３１，Ｑ３２のベース電圧の変化ΔＶ１，ΔＶ２は、
【００８２】
【数１５】
0003600128.tif 000016
【００８３】
【数１６】
0003600128.tif 000017
【００８４】
となる。したがって、トランジスタＱ３２のコレクタ電流の変化ΔＩ３は、
【００８５】
【数１７】
0003600128.tif 000018
【００８６】
となる。
【００８７】
したがって、Ｒ３１＝Ｒ３２およびＱ３４＝Ｑ３５とすることによって、
【００８８】
【数１８】
0003600128.tif 000019
【００８９】
が得られ、トランスコンダクタンスｇｍが下式から得られる。
【００９０】
【数１９】
0003600128.tif 000020
【００９１】
ここで、エミッタ間抵抗ＲＥの温度係数を前記トランジスタＱ３，Ｑ５の熱電圧ＶＴの温度係数と等しくすることによって、トランスコンダクタンスアンプ１１，１２のトランスコンダクタンスｇｍの利得の温度係数が小さくなる。
【００９２】
以上詳述したように、、トランスコンダクタンスｇｍの電源電圧Ｖｃｃに対する依存性を一層小さくして、前記バンドパスフィルタ４の中心周波数ｆｏを所望とする値に安定させ、データ通信における伝送距離を拡大することができ、また動作電源電圧範囲を拡大することができる。
【００９３】
本発明の実施の他の形態について、図６〜図８に基づいて説明すれば、以下のとおりである。
【００９４】
図６は、本発明の実施の他の形態のバックバイアス電圧制御回路４４ａの電気回路図である。直列に接続された分圧抵抗Ｒ１１〜Ｒ１５および分圧抵抗Ｒ１４，Ｒ１５間からバックバイアス電圧ＶＢＩＡＳが出力される点は前述の図３のバックバイアス電圧制御回路４４と同様であるけれども、このバックバイアス電圧制御回路４４ａでは、分圧抵抗Ｒ１２〜Ｒ１４に関して並列にヒューズＺ１〜Ｚ３が設けられ、たとえば端子ＴＲＭ１とＴＲＭ２との間のヒューズＺ１がメタル溶断によってトリミングされる。
【００９５】
また、図７のバックバイアス電圧制御回路４４ｂでは、前述のバックバイアス電圧制御回路４４ａと同様に、分圧抵抗Ｒ１２〜Ｒ１４に関して並列にヒューズＺ１〜Ｚ３が設けられているけれども、端子ＴＲＭ１〜ＴＲＭ４が設けられておらず、レーザトリミングによってトリミングされる。さらにまた、図８のバックバイアス電圧制御回路４４ｃでは、前記分圧抵抗Ｒ１２〜Ｒ１４に関して並列にトランジスタスイッチＭ１〜Ｍ３が設けられており、それらの各ゲートＧ１〜Ｇ３がデジタル信号で制御される。このようにしてもまた、電源電圧Ｖｃｃの変化に対して、バックバイアス電圧ＶＢＩＡＳの変化が最適となる変化率Ｋに調整することができる。
【００９６】
そして、上記各バックバイアス電圧制御回路４４，４４ａ，４４ｂ，４４ｃを備えたトランスコンダクタンスアンプ１１，１２で前記バンドパスフィルタ４を構成することによって、電源電圧Ｖｃｃの変化に対する中心周波数ｆｏの変化を抑えることができる。
【００９７】
本発明の実施のさらに他の形態について、図９に基づいて説明すれば、以下のとおりである。
【００９８】
図９は、本発明の実施のさらに他の形態のバイアス回路７１の電気回路図である。このバイアス回路７１は前述のバイアス回路４１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。このバイアス回路７１では、バックバイアス電圧ＶＢＩＡＳを、トランスコンダクタンスアンプ１１，１２のトランスコンダクタンスｇｍおよび該バイアス回路７１を備え、前記バンドパスフィルタ４を構成する集積回路の外部電源７２から、パッド７３を介して与えられる。したがって、集積回路作成後に、使用する電源電圧Ｖｃｃに適応したバックバイアス電圧ＶＢＩＡＳを設定することができ、集積回路の汎用性を拡大することができる。
【００９９】
また、上記のバンドパスフィルタ４を搭載して、前記受信機１を作成することによって、伝送距離を拡大することができる。
【０１００】
【発明の効果】
本発明のトランスコンダクタンスアンプは、以上のように、バイアス回路からのバイアス電流に応じてトランスコンダクタンスが変化するトランスコンダクタンスアンプにおいて、バイアス回路内でバイアス電流の基準電流を作成するバンドギャップ電流源のイオン注入抵抗の島の電位をバックバイアス電圧制御回路で制御する。
【０１０１】
それゆえ、バックゲート効果やアーリー効果に対応して前記バックバイアス電圧を調整し、前記イオン注入抵抗のシート抵抗値を調整することによって、電源電圧の変化に対する前記基準電流の変化率を調整し、トランスコンダクタンスの電源電圧に対する依存性を一層小さくすることができる。
【０１０２】
また、本発明のトランスコンダクタンスアンプは、以上のように、前記バックバイアス電圧制御回路を複数段の分圧抵抗で構成し、トリミング調整によって調整された分圧電圧をバックバイアス電圧として出力する。
【０１０３】
それゆえ、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路の分圧抵抗のトリミング調整によって最適化することができる。
【０１０４】
さらにまた、本発明のトランスコンダクタンスアンプは、以上のように、前記バックバイアス電圧制御回路を複数段の分圧抵抗およびその分圧抵抗に並列に設けたトランジスタスイッチで構成し、前記トランジスタスイッチをデジタル制御することで任意のバックバイアス電圧を出力する。
【０１０５】
それゆえ、プロセスばらつきによってバックゲート効果による前記イオン注入抵抗のシート抵抗値にばらつきが生じても、該シート抵抗値を、バックバイアス電圧制御回路のトランジスタスイッチを制御して分圧値を調整することによって最適化することができる。
【０１０６】
また、本発明のフィルタ回路は、以上のように、上記のトランスコンダクタンスアンプを備える。
【０１０７】
それゆえ、電源電圧の変化に対する遮断周波数や中心周波数の変化を抑えることができる。
【０１０８】
さらにまた、本発明のフィルタ回路は、以上のように、上記のトランスコンダクタンスアンプを備え、前記バックバイアス電圧制御回路が該フィルタ回路の集積回路の外部に設けられ、パッドを介してバックバイアス電圧を与える。
【０１０９】
それゆえ、フィルタ回路の集積回路の作成後に、使用する電源電圧に適応したバックバイアス電圧を設定することができ、集積回路の汎用性を拡大することができる。
【０１１０】
また、本発明の受信装置は、以上のように、上記のフィルタ回路を搭載する。
【０１１１】
それゆえ、電源電圧の変化に対する中心周波数の変化が小さいので、伝送距離を拡大することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のバイアス回路の電気回路図である。
【図２】図１で示すバイアス回路における抵抗Ｒ３の島の素子構成を説明するための断面図である。
【図３】図１におけるバックバイアス電圧制御回路の一構成例を示す電気回路図である。
【図４】電源電圧の変化に対応したバックバイアス電圧を求めるための前記抵抗Ｒ３の抵抗値の変化率を説明するためのグラフである。
【図５】トランスコンダクタンスアンプの一構成例を示す電気回路図である。
【図６】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図７】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図８】本発明の実施の他の形態のバックバイアス電圧制御回路の電気回路図である。
【図９】本発明の実施のさらに他の形態のバイアス回路の電気回路図である。
【図１０】一般的な赤外線リモコンの受信機の電気的構成を示す等価回路ブロック図である。
【図１１】図１０で示す赤外線リモコンの受信機などに用いられる一般的なバンドパスフィルタの概略的構成を示すブロック図である。
【図１２】従来技術のバイアス回路の電気回路図である。
【図１３】図１２で示すバイアス回路における抵抗ｒ３の島の素子構成を説明するための断面図である。
【図１４】図１２で示すバイアス回路における抵抗ｒ３の島の素子構成を説明するための斜視図である。
【図１５】バンドギャップ電流源の一例を示す電気回路図である。
【図１６】アーリー効果の測定方法を説明するための電気回路図である。
【図１７】アーリー効果の測定方法を説明するための電気回路図である。
【図１８】アーリー効果を説明するためのグラフである。
【図１９】アーリー効果による電源電圧変動時のコレクタ電流の求め方を説明するためのグラフである。
【符号の説明】
１    受信機
２    受光素子
３    アンプ
４    バンドパスフィルタ
５    ピークホールド回路
６    コンパレータ
７    積分回路
８    ヒステリシスコンパレータ
１１，１２    トランスコンダクタンスアンプ
１３，１４    バッファ
１５，１６    コンデンサ
４１，７１    バイアス回路
４４，４４ａ，４４ｂ，４４ｃ    バックバイアス電圧制御回路
５１    Ｐ基板
５２    Ｎ型のエキタピシャル層
５３    Ｐ型のアイソレーション
５４    Ｎ＋  領域
５５    抵抗領域
５６，５７    端子領域
６１    基準電流回路
６２，６３    差動入力回路
７２    外部電源
７３    パッド
Ｄ１〜Ｄ３    ツェナダイオード
Ｇ１〜Ｇ３    ゲート
Ｍ１〜Ｍ３    トランジスタスイッチ
Ｑ１〜Ｑ９；Ｑ１１〜Ｑ１５；Ｑ２１〜Ｑ２４；Ｑ３１〜Ｑ３７トランジスタ
Ｒ１〜Ｒ６；Ｒ２１〜Ｒ２３；Ｒ３１，Ｒ３２    抵抗
Ｒ１１〜Ｒ１５    分圧抵抗
ＴＲＭ１〜ＴＲＭ４    端子
Ｚ１〜Ｚ３    ヒューズ
【図１】
0003600128.tif 000021
【図２】
0003600128.tif 000022
【図３】
0003600128.tif 000023
【図４】
0003600128.tif 000024
【図５】
0003600128.tif 000025
【図６】
0003600128.tif 000026
【図７】
0003600128.tif 000027
【図８】
0003600128.tif 000028
【図９】
0003600128.tif 000029
【図１０】
0003600128.tif 000030
【図１１】
0003600128.tif 000031
【図１２】
0003600128.tif 000032
【図１３】
0003600128.tif 000033
【図１４】
0003600128.tif 000034
【図１５】
0003600128.tif 000035
【図１６】
0003600128.tif 000036
【図１７】
0003600128.tif 000037
【図１８】
0003600128.tif 000038
【図１９】
0003600128.tif 000039