(57)【特許請求の範囲】
【請求項１】
１又は２種類以上の機能を１個で実現する半導体部品を複数搭載し、該半導体部品のデータストアが必要な場合にはメモリを併せて搭載し、複数の前記半導体部品をもとに機能分割が行われているプリント基板において、
主プリント基板と、該主プリント基板に対して接続部品を介して搭載された複数の副プリント基板と、前記主プリント基板に対して接続部品を介して搭載された１又は２枚以上のダミー副プリント基板とからなる階層構造を有し、
前記副プリント基板は、前記半導体部品のみ又は前記半導体部品と前記メモリが搭載された基板からなり、
前記ダミー副プリント基板は、前記主プリント基板と前記副プリント基板との間の接続と同一のデータや信号入出力の接続関係を有する、
ことを特徴とする階層構造を有するプリント基板。
【請求項２】
前記ダミー副プリント基板は、端子同士の接続関係を変更させる接続切換部品がそこに搭載されていることを特徴とする請求項１に記載の階層構造を有するプリント基板。
【請求項３】
前記副プリント基板は、フィールドでデータ書換可能なプログラマブル半導体部品がそこに搭載されていることを特徴とする請求項１に記載の階層構造を有するプリント基板。
【請求項４】
前記副プリント基板は、端子同士の接続関係を変更させる接続切換部品がそこに搭載されていることを特徴とする請求項３に記載の階層構造を有するプリント基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、種々の機能を実現する複数の半導体部品（例えば、ゲートＬＳＩ等）を搭載したプリント基板に係り、特に１種類以上の機能が１つの半導体部品で実現できるように設計され、かつ互いに異なった機能を有する複数の該半導体部品を、選択的に小規模な副プリント基板に搭載させ、これを主プリント基板に搭載して階層構造を有するようにしたプリント基板に関するものである。
【０００２】
【従来の技術】
図７の（ａ）は３種類の従来構成のプリント基板を用いて構成した多機能装置の模式図である。図中、１’は処理Ａに関わるプリント基板、２’は処理Ａと異なる処理Ｂに関わるプリント基板、３’は処理Ａ，Ｂと異なる処理Ｃに関わるプリント基板、４は該処理Ａ〜Ｃに対応して信号やデータの伝達経路を切り換えるスイッチ部である。
【０００３】
５は各プリント基板１’〜３’内の半導体部品の動作を制御／統括する共通制御部、６はプリント基板外部との接続を行うための回線インターフェース半導体部品、７は処理１用の半導体部品、８は半導体部品７と異なる処理２用の半導体部品、９は半導体部品７，８と異なる処理３用の半導体部品、１０は半導体部品７〜９と異なる機能を有する処理４用の半導体部品である。
【０００４】
１１はマイクロプロセッサ、１２はマイクロプロセッサ１１と共通制御部５外の各半導体部品間の情報転送等の制御を行う制御半導体部品、１３は各半導体部品や共通制御部５からのデータを蓄積するデータストア部、１４はＲＡＭ（書き込み／読み出し自在なメモリ）、１５はＲＯＭ（読み出し専用メモリ）である。また、上記半導体部品、ＲＡＭ、ＲＯＭ、マイクロプロセッサ等は、図７の（ｂ）に示したごとく各プリント基板１’〜３’に半田付け等で直接接続されるか、又はＩＣソケット（図示せず）を介して接続される。両方向の矢印は信号（データを含む）、制御情報の流れを示している。
【０００５】
ここで対象としている多機能装置は、接続される回線の種類に応じて処理機能が異なる。多機能装置の例としてＡＴＭ（非同期転送モード）スイッチ装置を考えた場合、ＡＴＭセルフォーマット内のヘッダ情報を書き換えたり読み出す機能と、回線の伝送品質を検査する機能は、種々の接続回線に関わるＡＴＭセル処理用のすべてのプリント基板において必要である。これらの機能はすべての同プリント基板上で同一のシーケンスで順次実行される。一方、回線のセル流量監視や課金処理の機能は必ずしもすべてのＡＴＭセル処理用のプリント基板で必要とはならない。
【０００６】
図７に示した多機能装置をＡＴＭスイッチ装置に見立て、プリント基板２’における半導体部品９が回線のセル流量監視や課金処理機能を司ると考えた場合、プリント基板１’上の半導体部品８、１０間にある四角の破線で表記されているように、同プリント基板１’では半導体部品９が不要となる場合が生じる。一方、この例では、半導体部品８が上記ヘッダ情報の書き換え／読み出し機能を、半導体部品１０が上記回線の伝送品質検査機能をそれぞれ実現させており、共に必須な構成要素となっている。
【０００７】
【発明が解決しようとする課題】
従って、従来の多機能装置におけるプリント基板では、図７に示したように、適当な機能分割を行って製造した数種類の半導体部品を選別して、必要に応じてプリント基板に直接又はＩＣソケットを用いて搭載しているために、大規模なプリント基板を多数、専用設計／製造する必要があり、多くの開発費を要するという欠点があった。また、所望の半導体部品がすべて搭載された状態でプリント基板の機能検査が実施されるため、デバグにおける不良個所の切り分けが容易に行えないという欠点もあった。さらには、装置仕様の変更に対して、短期間でプリント基板の再作製を行うことができないという欠点もあった。
【０００８】
本発明は以上のような点に鑑みてなされたものであり、その目的は、種々の機能実現に際して異なった大規模なプリント基板の設計／製造を不要にし、また、機能デバグを容易に行えるようにし、さらに、仕様の変更やバグに柔軟且つ迅速に対応可能にしたプリント基板を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、１又は２種類以上の機能を１個で実現する半導体部品を複数搭載し、該半導体部品のデータストアが必要な場合にはメモリを併せて搭載し、複数の前記半導体部品をもとに機能分割が行われているプリント基板において、主プリント基板と、該主プリント基板に対して接続部品を介して搭載された複数の副プリント基板と、前記主プリント基板に対して接続部品を介して搭載された１又は２以上のダミー副プリント基板とからなる階層構造を有し、前記副プリント基板は、前記半導体部品のみ又は前記半導体部品と前記メモリが搭載された基板からなり、前記ダミー副プリント基板は、前記主プリント基板と前記副プリント基板との間の接続と同一のデータや信号入出力の接続関係を有するよう構成した。
第２の発明は、第１の発明において、前記ダミー副プリント基板は、端子同士の接続関係を変更させる接続切換部品がそこに搭載されるよう構成した。
第３の発明は、第１の発明において、前記副プリント基板は、フィールドでデータ書換可能なプログラマブル半導体部品がそこに搭載されるよう構成した。
第４の発明は、第３の発明において、前記副プリント基板は、端子同士の接続関係を変更させる接続切換部品がそこに搭載されるよう構成した。
【００１０】
【発明の実施の形態】
本発明のプリント基板の特徴点は次の通りである。（１）主プリント基板及び副プリント基板からなる階層構造を有する。（２）所望の機能を実現する半導体部品が副プリント基板上に搭載される。（３）該半導体部品に対してデータストアが必要な場合に該データストアに係るＲＡＭ、ＲＯＭ等のメモリが副プリント基板上に該半導体部品と共に搭載される。（４）主プリント基板上に複数の副プリント基板が搭載できるように接続部品が主プリント基板及び副プリント基板上に設けられている。（５）主プリント基板では、所望の全機能が実現できるように、複数の副プリント基板の搭載に係る接続部品が該主プリント基板内で互いに電気的に接続されている。（６）副プリント基板において相対する信号入出力端子を電気的に接続し、（２）、（３）で記載の半導体部品等の部品がすべて未搭載で、これらの部品の配線設計が該基板内で未実施であるダミー副プリント基板、又は副プリント基板において信号入出力端子間の接続状態を変更可能とする接続切換部品が搭載されたダミー副プリント基板を有する。（７）主プリント基板に搭載された副プリント基板をダミー副プリント基板に置換することで該副プリント基板に係る機能を実現させない。（８）半導体部品の代わりにフィールドでデータ書換可能な複数のプログラマブル半導体部品、又は複数の該プログラマブル半導体部品と該プログラマブル半導体部品間の接続状態を変更することを可能とする（６）と同様な接続切換部品を副プリント基板上に搭載する。
【００１１】
［第１の実施の形態］
図１は本発明の第１の実施の形態のプリント基板の構成を示す図であり、図７で説明した多機能装置に本発明を適用した場合の模式図である。図７に示したものと同じものに同じ符号を付した。図中、１は処理Ａに関わる主プリント基板、２は処理Ｂに関わる主プリント基板、３は処理Ｃに関わる主プリント基板である。ここでは、主プリント基板１，２が同一の基板設計／製造条件を有している。搭載機能の少ない主プリント基板３に関しては、主プリント基板１，２とは異なる設計条件を想定しているが、基本的には主プリント基板１，２と同一の基板設計／製造条件で構わない。
【００１２】
１６はダミー副プリント基板、１７は処理１用の副プリント基板、１８は処理２用の副プリント基板、１９は処理３用の副プリント基板、２０は処理４用の副プリント基板である。ここでは、この処理４用の副プリント基板２０のみ、データストアに係るＲＡＭ１４又はＲＯＭ１５が不要な構成としている。
【００１３】
図１の装置では、多機能装置の処理で必須な全機能が主プリント基板２で実現されている。従来の技術で説明したように、一部の機能が不要となる主プリント基板が主プリント基板１に相当する。この主プリント基板１では、不要機能に関わる副プリント基板１９がダミー副プリント基板１６で置換されている。このダミー副プリント基板１６では、該基板の相対する信号入出力端子が電気的に接続されているため、副プリント基板１８、２０間のデータや制御情報の授受が可能となっている。
【００１４】
従って、大規模な主プリント基板を多数設計／製造せず、わずか１種類の主プリント基板、所望の機能に対応した小規模の副プリント基板、及びダミー副プリント基板を設計／製造することにより、多数の異なった機能を有する装置を得ることができる。
【００１５】
図２はこの実施の形態における主プリント基板１、副プリント基板１７，１８、及びダミー副プリント基板１６の接続関係を示したものである。図中、２１は接続部品（コネクタ）、２２はＩＣソケットである。
【００１６】
この図２において、半導体部品７，８のデータストアに係るＲＡＭ１４，ＲＯＭ１５等は、副プリント基板１７，１８の表面のみならず表裏両面に搭載させるように構成する（例えば副プリント基板１７では破線で示す部分の裏面に搭載させる）こともできる。また、接続部品２１を主プリント基板１の表裏両面に配置することで、この主プリント基板１は副プリント基板を表面のみならず表裏両面に搭載させるよう構成することもできる。ダミー副プリント基板１６については、半導体部品、ＲＡＭ、ＲＯＭ等の一切を搭載せず、かつ配線設計もされないため、その基板設計／製造に係る工数や費用は主プリント基板の開発と比較してきわめて少ない。なお、半導体部品７，８はＩＣソケット２２を使用せず、副プリント基板１７，１８に直接接続しても構わない。
【００１７】
図３はこの実施の形態において、主プリント基板２の機能デバグを行うための概念を示したものである。図中、（ａ）に示した主プリント基板２について、４種類の副プリント基板１７〜２０を（ｂ）〜（ｅ）に示すように、順次ダミー副プリント基板１６ａ〜１６ｄと置換して、その主プリント基板２の機能検査を実施することにより、不良個所の特定が容易に行える。
【００１８】
なお、各副プリント基板１７〜２０上に搭載された半導体部品の信号入出力端子割付が異なる場合は、この割り付け位置を対応させてダミー副プリント基板１６ａ〜１６ｄを作製する必要がある。ただし、これらダミー副プリント基板の設計／製造は上記のごとく、主プリント基板の開発に比較して工数／費用ともに少ない。なお、主プリント基板２上で複数の副プリント基板の各々をダミー副プリント基板で置換して検査を実施することも本発明の範疇に属する。
【００１９】
［第２の実施の形態］
図４は、本発明の第２の実施の形態を示す図である。図中、２４はダミー副プリント基板１６上の接続部品２１における信号入出力端子の設定を自由に行い、かつその端子間の接続状態を自由に変更可能とするための接続切換部品である。この接続切換部品２４の搭載により、前記したように各副プリント基板上に搭載された半導体部品の信号入出力端子割付位置が異なった場合においても、所望の端子間接続を自由に行うことができる。
【００２０】
例えば、図１中の主プリント基板２において、搭載されている副プリント基板同士を接続する信号経路は物理的な配置が各々の基板間で異なる場合が一般的である。つまり、副プリント基板１９を未搭載にした場合の副プリント基板１８，２０間の信号経路接続関係と、副プリント基板１８を未搭載にした場合の副プリント基板１７，１９間の信号経路接続関係では、物理的配置が異なっている。
【００２１】
しかるに、接続切換部品２４は副プリント基板上の信号経路を自由に切り換えて変更させることができるので、たとえ接続対象の副プリント基板が異なっても、この実施の形態により所望の信号経路に接続関係を柔軟に変更可能とすることができる。さらに、主プリント基板、副プリント基板と同一の接続切換部品（同数の入出力端子数を有した接続切換部品）を併用することにより、１種類のダミー副プリント基板ですべての副プリント基板の入出力端子関係を模擬することができる。
【００２２】
［第３の実施の形態］
図５は本発明の第３の実施の形態を示す図である。図中、２３はフィールドでデータの書換が可能なプログラマブル半導体部品である。図２に示したもの同じものには同じ符号を付した。この図５では、第１の実施の形態と同様に、主プリント基板と副プリント基板１７は接続部品２１により接続される。第１の実施の形態と異なるところは、副プリント基板１７上に半導体部品の代わりにプログラマブル半導体部品を２３搭載したことである。
【００２３】
この結果、装置の仕様変更が生じた場合に、副プリント基板１７で要求される機能をその基板の再作製なしに変更させることが可能となる。なお、プログラマブル半導体部品２３は、副プリント基板１７の表裏両面に搭載可能である。またＲＡＭ１４，ＲＯＭ１５も同様である。以上から、論理ゲート規模が小さいプログラマブル半導体部品を複数用いて、対応する半導体部品の機能を実現することができる。
【００２４】
［第４の実施の形態］
図６は本発明の第４の実施の形態を示す図である。図中、２４は複数のプログラマブル半導体部品２３間の接続状態を変更可能とする接続切換部品で、第２の実施の形態（図４）で述べたものと同じである。また、図５に示したものと同じものには同じ符号を付した。この図６では、第１，第３の実施の形態と同様に、主プリント基板と副プリント基板１７は接続部品２１により接続される。第１，第３の実施の形態と異なるところは、副プリント基板１７上に複数のプログラマブル半導体部品２３（その副プリント基板の裏面に搭載したものもも含む）と接続切換部品２４を搭載したことである。この結果、第３の実施の形態（図５）と比較して、副プリント基板１７で実現させる機能を容易かつ自由に変更させることができる。
【００２５】
［その他の実施の形態］
なお、本発明は、今まで説明してきたプリント基板に限定されるものではなく、すべての高性能、多機能装置におけるプリント基板に対しても適用可能であることは勿論である。
【００２６】
【発明の効果】
以上から本発明によれば、プリント基板が階層構造を有するので、種々の機能を実現するに当たり、大規模かつ多機能のプリント基板を少ない開発費用と期間で作製することができ、かつそのプリント基板の機能デバグを容易に行うことができるという利点がある。また、フィールドでデータ書換可能なプログラマブル半導体部品の使用により、装置仕様の変更に柔軟かつ迅速に対処できるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のプリント基板を用いた多機能装置の構成を示す模式図である。
【図２】同実施の形態における各プリント基板の接続関係を示す斜視図である。
【図３】同実施の形態における主プリント基板の機能デバグを行う場合の説明図である。
【図４】本発明の第２の実施の形態を示す図で、接続切換部品を搭載したダミー副プリント基板の斜視図である。
【図５】本発明の第３の実施の形態を示す図で、プログラマブル半導体部品とＲＡＭ、ＲＯＭを搭載した副プリント基板の斜視図である。
【図６】本発明の第４の実施の形態を示す図で、接続切換部品と複数のプログラマブル半導体部品とＲＡＭ、ＲＯＭを搭載した副プリント基板の斜視図である。
【図７】（ａ）は従来のプリント基板を用いた多機能装置の構成を示す模式図、（ｂ）はその一部のプリント基板の部分斜視図である。
【符号の説明】
１：処理Ａに関わる主プリント基板、２：処理Ｂに関わる主プリント基板、３：処理Ｃに関わる主プリント基板、４：スイッチ部、５：共通制御部、６：回線インターフェース半導体部品、７：処理１用の半導体部品、８：処理２用の半導体部品、９：処理３用の半導体部品、１０：処理４用の半導体部品、１１：マイクロプロセッサ、１２：制御半導体部品、１３：データストア部、１４：ＲＡＭ、１５：ＲＯＭ、１６：ダミー副プリント基板、１７：処理１用の副プリント基板、１８：処理２用の副プリント基板、１９：処理３用の副プリント基板、２０：処理４用の副プリント基板、２１：接続部品、２２：ＩＣソケット、２３：フィールドで書換可能なプログラマブル半導体部品、２４：接続切換部品、
１’：処理Ａに関わるプリント基板、２’：処理Ｂに関わるプリント基板、３’：処理Ｃに関わるプリント基板。
【図１】
0003604875.tif 000002
【図２】
0003604875.tif 000003
【図３】
0003604875.tif 000004
【図４】
0003604875.tif 000005
【図５】
0003604875.tif 000006
【図６】
0003604875.tif 000007
【図７】
0003604875.tif 000008