(57)【特許請求の範囲】
【請求項１】
固定周波数の基準信号を発振する固定発振回路と、
ディジタル信号をベースバンド信号として周波数偏移による変調を施した周波数シフトキーイング変調信号と前記基準信号との位相差の積分値を、１ビットデータの区間を定めるシンボル期間毎に検出する位相差積分器と、
前記周波数シフトキーイング変調信号からシンボル同期信号を検出するシンボル検出器と、
前記位相差積分器からの出力信号を、前記シンボル同期信号に基づいて生成されたタイミング信号でサンプルホールドするサンプルホールド回路と、
前記サンプルホールド回路からの出力信号と閾値電圧とを比較することにより復調信号を生成する判定器と、
を有することを特徴とする周波数シフトキーイング復調器。
【請求項２】
前記位相差積分器は、前記周波数シフトキーイング変調信号のゼロクロス点を検出する第１のゼロクロス検出回路と、
前記基準信号のゼロクロス点を検出する第２のゼロクロス検出回路と、
前記シンボル期間毎に前記第１のゼロクロス検出回路の検出信号をカウントする第１のゼロクロス検出カウンタと、
前記シンボル期間毎に前記第２のゼロクロス検出回路の検出信号をカウントする第２のゼロクロス検出カウンタと、
前記第１のゼロクロス検出カウンタ及び前記第２のゼロクロス検出カウンタが一定値になるまでの時間を計測し、双方の時間差を求める時間差検出回路と、
前記時間差から前記周波数シフトキーイング変調信号のシンボル期間当たりの位相差を求める位相差検出回路と、
を有することを特徴とする請求項１に記載の周波数シフトキーイング復調器。
【請求項３】
ディジタル信号をベースバンド信号として周波数偏移による変調を施した周波数シフトキーイング変調信号からシンボル同期信号を検出するシンボル検出器と、
前記周波数シフトキーイング変調信号のゼロクロス点を検出するゼロクロス検出回路と、１ビットデータの区間を定めるシンボル期間毎に前記ゼロクロス検出回路の検出信号をカウントするゼロクロス検出カウンタと、前記ゼロクロス検出カウンタが一定値になるまでの時間を計測し、その計測時間と一定時間との時間差を求める時間差検出回路と、前記時間差から前記周波数シフトキーイング変調信号のシンボル期間当たりの位相差を求める位相差検出回路と、を有する位相差積分器と、
前記位相差積分器からの出力信号を、前記シンボル同期信号に基づいて生成されたタイミング信号でサンプルホールドするサンプルホールド回路と、
前記サンプルホールド回路からの出力信号と閾値電圧とを比較することにより復調信号を生成する判定器と、
を有することを特徴とする周波数シフトキーイング復調器。
【請求項４】
前記固定発振回路は、２つ以上の位相の異なる発振出力信号を生成し、前記シンボル同期信号との位相差が最少である前記発振出力信号を基準信号として選択し、出力することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器。
【請求項５】
前記固定発振回路に代えてフェイズ・ロックト・ループ（以下、「ＰＬＬ」と呼ぶ。）回路を有し、
前記ＰＬＬ回路は、２つの信号の位相差を比較する位相比較器と、
前記位相比較器の出力信号を積分するローパスフィルタと、
前記ローパスフィルタの出力信号により発振周波数が変化する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する分周器と、
を有し、
前記ＰＬＬ回路は、前記シンボル同期信号と前記分周器の出力信号との位相が一致するように前記電圧制御発振器を制御し、前記電圧制御発振器の出力信号を基準信号として出力する、
ことを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器。
【請求項６】
前記位相差積分器の出力信号を平均化した電圧を前記閾値電圧とすることを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器。
【請求項７】
前記平均化する手段として前記位相差積分器の出力信号を低域通過フィルタにより平滑化した電圧を前記閾値電圧とすることを特徴とする請求項６に記載の周波数シフトキーイング復調器。
【請求項８】
前記平均化する手段として前記サンプルホールド回路からの出力信号の最大値及び最小値を検出し、それぞれの電位の中点を前記閾値電圧とすることを特徴とする請求項６に記載の周波数シフトキーイング復調器。
【請求項９】
前記位相差積分器と前記サンプルホールド回路との間に一定の周波数より低い周波数のみを通過させる低域フィルタ回路を有することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器。
【請求項１０】
前記位相差積分器と前記サンプルホールド回路との間に一定の周波数範囲の周波数のみを通過させる帯域フィルタ回路を有することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタル信号を周波数偏移により変調する周波数シフトキーイング方式の復調器に関する。
【０００２】
【従来の技術】
周波数シフトキーイング方式による復調器には、一般的に位相同期ループ（以下、「ＰＬＬ」（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）と呼ぶ。）回路を用いる。
以下に、従来のＰＬＬ回路を用いた周波数シフトキーイング復調器について図１５を用いて説明する。
図１５は、従来のＰＬＬ回路を用いた周波数シフトキーイング復調器の構成を示すブロック図である。
図１５で、１５０１はＩＦ信号、１５０２は位相比較器、１５０３はＬＰＦ、１５０４は復調ベースバンド信号、１５０５はＶＣＯ、１５０６はＶＣＯ出力信号、１５０７は判定器、１５０８は閾値電圧、１５０９は復調信号である。
【０００３】
ＩＦ信号１５０１は、アンテナ等で受信した高周波信号である周波数シフトキーイング変調信号を周波数変換回路（不図示）にて変換して生成される中間周波信号である。
位相比較器１５０２は、ＩＦ信号１５０１とＶＣＯ出力信号１５０６の位相を比較し、２つの信号の位相差を検出し、位相誤差信号を出力する。
ＬＰＦ１５０３は、位相比較器１５０２からの位相誤差信号を積分（高周波成分を除去し、低周波成分を出力）することにより復調ベースバンド信号１５０４を出力するローパスフィルタである。
ＶＣＯ１５０５は、電圧制御発振器（以下、「ＶＣＯ」（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）と呼ぶ。）であり、復調ベースバンド信号１５０４に応じて位相誤差信号が０に近づくようにＶＣＯ出力信号１５０６を変化させる。
判定器１５０７は、復調ベースバンド信号１５０４と固定の閾値電圧１５０８とを比較し、ディジタル信号である復調信号１５０９を生成する。
【０００４】
【発明が解決しようとする課題】
以上のように、ＰＬＬ回路は位相比較器１５０２とＬＰＦ１５０３、ＶＣＯ１５０５から構成されるループ回路となる。周波数シフトキーイング変調信号を精度良く復調するためには、このＰＬＬ回路の特性改善が重要となる。
特にＰＬＬ回路の遮断周波数（カットオフ周波数）は、入力される変調信号に対してレスポンスを良くしようとすれば高くする必要があるが、レスポンスが良くなれば雑音により、信号対雑音比が悪くなり、そのバランスを維持するために最適回路設計が求められ、補償回路などの追加による回路の複雑化を招いていた。
更に、遮断周波数は、復調ベースバンド信号１５０４には符号間干渉として作用するため、判定器１５０７で復調信号１５０９に判定する時の誤判定の原因となっていた。
従来の周波数シフトキーイング復調器は上記の問題を有していた。
【０００５】
本発明は、高精度のＰＬＬ回路を用いることなく、簡易な回路構成で入力した周波数シフトキーイング変調信号を精度良く復調する周波数シフトキーイング復調器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の周波数シフトキーイング復調器は、下記の構成を有する。
請求項１に記載の発明は、固定周波数の基準信号を発振する固定発振回路と、ディジタル信号をベースバンド信号として周波数偏移による変調を施した周波数シフトキーイング変調信号と前記基準信号との位相差の積分値を、１ビットデータの区間を定めるシンボル期間毎に検出する位相差積分器と、前記周波数シフトキーイング変調信号からシンボル同期信号を検出するシンボル検出器と、前記位相差積分器からの出力信号を、前記シンボル同期信号に基づいて生成されたタイミング信号でサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路からの出力信号と閾値電圧とを比較することにより復調信号を生成する判定器と、を有することを特徴とする周波数シフトキーイング復調器である。
【０００７】
請求項２に記載の発明は、前記位相差積分器は、前記周波数シフトキーイング変調信号のゼロクロス点を検出する第１のゼロクロス検出回路と、前記基準信号のゼロクロス点を検出する第２のゼロクロス検出回路と、前記シンボル期間毎に前記第１のゼロクロス検出回路の検出信号をカウントする第１のゼロクロス検出カウンタと、前記シンボル期間毎に前記第２のゼロクロス検出回路の検出信号をカウントする第２のゼロクロス検出カウンタと、前記第１のゼロクロス検出カウンタ及び前記第２のゼロクロス検出カウンタが一定値になるまでの時間を計測し、双方の時間差を求める時間差検出回路と、前記時間差から前記周波数シフトキーイング変調信号のシンボル期間当たりの位相差を求める位相差検出回路と、を有することを特徴とする請求項１に記載の周波数シフトキーイング復調器である。
【０００８】
請求項３に記載の発明は、ディジタル信号をベースバンド信号として周波数偏移による変調を施した周波数シフトキーイング変調信号からシンボル同期信号を検出するシンボル検出器と、前記周波数シフトキーイング変調信号のゼロクロス点を検出するゼロクロス検出回路と、１ビットデータの区間を定めるシンボル期間毎に前記ゼロクロス検出回路の検出信号をカウントするゼロクロス検出カウンタと、前記ゼロクロス検出カウンタが一定値になるまでの時間を計測し、その計測時間と一定時間との時間差を求める時間差検出回路と、前記時間差から前記周波数シフトキーイング変調信号のシンボル期間当たりの位相差を求める位相差検出回路と、を有する位相差積分器と、前記位相差積分器からの出力信号を、前記シンボル同期信号に基づいて生成されたタイミング信号でサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路からの出力信号と閾値電圧とを比較することにより復調信号を生成する判定器と、を有することを特徴とする周波数シフトキーイング復調器である。
【０００９】
請求項４に記載の発明は、前記固定発振回路は、２つ以上の位相の異なる発振出力信号を生成し、前記シンボル同期信号との位相差が最少である前記発振出力信号を基準信号として選択し、出力することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器である。
【００１０】
請求項５に記載の発明は、前記固定発振回路に代えてＰＬＬ回路を有し、前記ＰＬＬ回路は、２つの信号の位相差を比較する位相比較器と、前記位相比較器の出力信号を積分するローパスフィルタと、前記ローパスフィルタの出力信号により発振周波数が変化する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、を有し、前記ＰＬＬ回路は、前記シンボル同期信号と前記分周器の出力信号との位相が一致するように前記電圧制御発振器を制御し、前記電圧制御発振器の出力信号を基準信号として出力する、ことを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器である。
【００１１】
請求項６に記載の発明は、前記位相差積分器の出力信号を平均化した電圧を前記閾値電圧とすることを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器である。
【００１２】
請求項７に記載の発明は、前記平均化する手段として前記位相差積分器の出力信号を低域通過フィルタにより平滑化した電圧を前記閾値電圧とすることを特徴とする請求項６に記載の周波数シフトキーイング復調器である。
【００１３】
請求項８に記載の発明は、前記平均化する手段として前記サンプルホールド回路からの出力信号の最大値及び最小値を検出し、それぞれの電位の中点を前記閾値電圧とすることを特徴とする請求項６に記載の周波数シフトキーイング復調器である。
【００１６】
請求項９に記載の発明は、前記位相差積分器と前記サンプルホールド回路との間に一定の周波数より低い周波数のみを通過させる低域フィルタ回路を有することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器である。
【００１７】
請求項１０に記載の発明は、前記位相差積分器と前記サンプルホールド回路との間に一定の周波数範囲の周波数のみを通過させる帯域フィルタ回路を有することを特徴とする請求項１又は請求項３に記載の周波数シフトキーイング復調器である。
【００１８】
本発明は、ＰＬＬ回路を含まない簡易な回路構成又は、簡易なＰＬＬ回路を含む回路構成で受信特性の良い周波数シフトキーイング復調器を実現できるという作用を有する。
また、本発明は、判定器で用いる閾値電圧を自動的に生成（調整）できるため、入力した周波数シフトキーイング変調信号に周波数オフセットがある場合においても好適な閾値電圧を用いて、精度良くディジタル化した復調信号を得ることができる周波数シフトキーイング復調器を実現できるという作用を有する。
【００１９】
【発明の実施の形態】
以下に本発明の実施するための好適な形態を具体的に示した実施例について図面を参照しながら説明する。
【００２０】
《実施例１》
図１〜図４を用いて、実施例１の周波数シフトキーイング復調器について説明する。
図１は、本発明の実施例１における周波数シフトキーイング復調器の構成を示すブロック図である。
図１で、１０１はＩＦ信号、１０２はシンボル検出器、１０３はシンボル同期信号、１０４は固定発振回路、１０５は位相差積分器、１０６は復調ベースバンド信号、１０７はサンプルホールド回路、１０８はサンプルホールド信号、１０９は判定器、１１０は閾値電圧、１１１は復調信号である。
ＩＦ信号１０１は、アンテナ等で受信した高周波信号である周波数シフトキーイング変調信号を周波数変換回路（不図示）にて変換し生成した中間周波信号である。
【００２１】
尚、実施例１における周波数シフトキーイング変調信号は、送信ベースバンド信号が“＋１”を示す場合には周波数を中心周波数より固定量だけ増加させ、“−１”を示す場合には同じ周波数だけ減少させる方式により変調されている。
【００２２】
シンボル検出器１０２は、ＩＦ信号１０１の最初に送られてくるプリアンブル信号からシンボル期間を検出し、立ち上がりエッジによりシンボル期間の境界を定めるシンボル同期信号１０３を生成し、これを位相差積分器１０５及びサンプルホールド回路１０７に出力する。プリアンブル信号とは、クロック同期を確立させるために送信フレーム（シンボル）に先行して伝送されるビットパターン列である。また、１シンボル期間に１ビットのデータが伝送される。
固定発振回路１０４は、固定した周波数の信号（基準信号）を出力する。
【００２３】
位相差積分器１０５は、ＩＦ信号１０１と固定発振回路１０４からの基準信号との位相を比較し、その位相誤差を積分（高周波成分を除去し、低周波成分を出力）することにより復調ベースバンド信号１０６を生成し、出力する。
図２は、位相差積分器１０５の内部構成を示すブロック図である。
図２で、２０１は第１のゼロクロス検出回路、２０２はＩＦ信号ゼロクロス検出信号、２０３は第１のゼロクロス検出カウンタ、２０４はＩＦ信号ゼロクロスカウンタ信号、２０５は第２のゼロクロス検出回路、２０６は固定発振回路ゼロクロス検出信号、２０７は第２のゼロクロス検出カウンタ、２０８は固定発振回路ゼロクロスカウンタ信号、２０９はクロック信号発生器、２１０は時間差検出回路、２１１は進み時間信号、２１２は遅れ時間信号、２１３は位相差検出回路である。
【００２４】
第１のゼロクロス検出回路２０１は、ＩＦ信号１０１のゼロクロス点を検出し、ＩＦ信号ゼロクロス検出信号２０２を出力する。ゼロクロス点とは、ＩＦ信号１０１の極性が反転する点である。典型的には、第１のゼロクロス検出回路２０１は、ＩＦ信号１０１を高い増幅率で増幅して飽和させ、２値化して出力する。第１のゼロクロス検出カウンタ２０３は、第１のゼロクロス検出器２０１からのＩＦゼロクロス検出信号２０２の立ち上がりエッジを検出する毎にインクリメントするカウンタである。また、第１のゼロクロス検出カウンタ２０３は、カウンタ値がインクリメントして一定値（Ｎ）になるまでＨＩＧＨレベルの信号を出力し、Ｎ値到達後は、ＬＯＷレベルの信号を出力する。（ＩＦ信号ゼロクロスカウンタ信号２０４）
【００２５】
第２のゼロクロス検出回路２０５は、固定発振回路１０４から出力される基準信号のゼロクロス点を検出し、固定発振回路ゼロクロス検出信号２０６を出力する。第２のゼロクロス検出カウンタ２０７は、第２のゼロクロス検出回路２０５からの固定発振回路ゼロクロス検出信号２０６の立ち上がりエッジを検出する毎にインクリメントするカウンタである。また、第２のゼロクロス検出カウンタ２０７は、カウンタ値がインクリメントして一定値（Ｎ）になるまでＨＩＧＨレベルの信号を出力し、Ｎ値到達後は、ＬＯＷレベルの信号を出力する。（固定発振回路ゼロクロスカウンタ信号２０８）
【００２６】
また、第１のゼロクロス検出カウンタ２０３のカウンタ値及び第２のゼロクロス検出カウンタ２０７のカウンタ値は、シンボル検出器１０２からのシンボル同期信号１０３の立ち上がりエッジ８０１でリセット（０クリア）される。
【００２７】
時間差検出回路２１０は、ＩＦ信号ゼロクロスカウンタ信号２０４の立ち下がりエッジ及び固定発振回路ゼロクロスカウンタ信号２０８の立ち下がりエッジの時間差をクロック信号発生器２０９からのクロック信号を用いて計測し、それらの時間差信号を位相差検出回路２１３に出力する。この時、ＩＦ信号ゼロクロスカウンタ信号２０４のＨＩＧＨレベル時間＜固定発振回路ゼロクロスカウンタ信号２０８のＨＩＧＨレベル時間  の場合は、進み時間信号２１１を出力し、ＩＦ信号ゼロクロスカウンタ信号２０４のＨＩＧＨレベル時間＞固定発振回路ゼロクロスカウンタ信号２０８のＨＩＧＨレベル時間  の場合は、遅れ時間信号２１２を出力する。
【００２８】
位相差検出回路２１３は、時間差検出回路２１０からの時間差信号（進み時間信号２１１又は遅れ時間信号２１２）をクロック信号発生器２０９からの基準クロック信号を用いて計測する。そして、その時間（進み時間又は遅れ時間）に比例定数（Ｋ）を乗算することにより復調ベースバンド信号１０６を生成し、出力する。
【００２９】
図３に位相差積分器１０５の各構成要素の動作波形例を示す。
シンボル同期信号１０３の１シンボル期間３０１において、ＩＦ信号１０１の周波数＞固定発振回路１０４の周波数  なので、ＩＦ信号ゼロクロス検出信号２０２及び固定発振回路ゼロクロス検出信号２０６が図のような波形となる。
すると、第１のゼロクロス検出カウンタ２０３のカウンタ値の方が、第２のゼロクロス検出カウンタ２０７のカウンタ値よりも早くＮに到達する。時間差検出回路２１０は、その差分の信号を進み時間信号２１１として位相差検出回路２１３に出力する。
位相差検出回路２１３は、クロック信号発生器２０９からのクロック信号を用いて、進み時間信号２１１の時間幅を計測し、進み時間差３０３を求める。この進み時間差３０３を位相に変換するためにＫを乗算し、１シンボル期間３０１の位相差３０５（復調ベースバンド信号１０６）を算出する。
【００３０】
１シンボル期間３０２では、ＩＦ信号１０１の周波数＜固定発振回路１０４の周波数  となり、ＩＦ信号ゼロクロス検出信号２０２及び固定発振回路ゼロクロス検出信号２０６が図のような波形となる。
よって、第２のゼロクロス検出カウンタ２０７のカウンタ値の方が、第１のゼロクロス検出カウンタ２０３のカウンタ値よりも早くＮに到達する。時間差検出回路２１０は、その差分の信号を遅れ時間信号２１２として位相差検出回路２１３に出力する。
位相差検出回路２１３は、クロック信号発生器２０９からのクロック信号を用いて、遅れ時間信号２１２の時間幅を計測し、遅れ時間差３０４を求める。この遅れ時間差３０４を位相に変換するためにＫを乗算し、１シンボル期間３０２の位相差３０６（復調ベースバンド信号１０６）を算出する。
【００３１】
サンプルホールド回路１０７は、復調ベースバンド信号１０６を１シンボル期間毎にサンプリングし，保持する回路である。
判定器１０９は、サンプルホールド回路１０７からのサンプルホールド信号１０８と閾値電圧１１０との比較を行う。この時、サンプルホールド信号１０８が大きければＨＩＧＨレベル信号を、小さければＬＯＷレベル信号を出力し、これが復調信号１１１となる。
【００３２】
図４に実施例１の周波数シフトキーイング復調器おいての主要な信号の動作波形例を示す。
送信ベースバンド信号４０１が図のような波形となる場合に、復調ベースバンド信号１０６は、前述の位相差積分器１０５により図のようにのこぎり波状の信号となる。
サンプルホールド回路１０７は、シンボル期間毎に復調ベースバンド信号１０６のピークをサンプルして、ホールドする。そしてサンプルホールド信号１０８を出力する。
判定器１０９は、サンプルホールド信号１０８と閾値電圧１１０とを比較し、ディジタル信号である復調信号１１１を生成する。
【００３３】
以上のように、実施例１の周波数シフトキーイング復調器においては、位相差積分器１０５が、ＩＦ信号１０１と固定発振回路１０４からの基準信号との位相差を１シンボル期間毎に積分した復調ベースバンド信号１０６を生成する。サンプルホールド回路１０７は、復調ベースバンド信号１０６のサンプル点を１シンボル期間毎に検出する。このサンプル点の電位と閾値電圧１１０とを比較することにより、復調信号１１１を生成する。よって、復調ベースバンド信号１０６の生成にＰＬＬ回路を必要としないため、全体の回路構成が簡易であり、且つ、復調ベースバンド信号１０６に作用する符号間干渉の発生問題が無い精度の良い復調ができる。
【００３４】
《実施例２》
図５を用いて、実施例２の周波数シフトキーイング復調器について説明する。図５は、フィルタ回路を付加した実施例２の周波数シフトキーイング復調器の構成を示すブロック図である。実施例２の周波数シフトキーイング復調器の構成は、フィルタ回路５０１が追加されている点で実施例１の周波数シフトキーイング復調器（図１）と異なる。他の点では両者は同一である。同一のものについては同一符号を付し、説明を省略する。
フィルタ回路５０１は、位相差積分器１０５とサンプルホールド回路１０７との間にあり、信号伝送に適した雑音除去用のフィルタ（例えば、低域通過フィルタ）である。
従来のＰＬＬ回路による周波数シフトキーイング復調器（図１５）では、復調ベースバンド信号１５０４は、ＶＣＯ１５０５の制御電圧にフィードバックされており、ＩＦ信号１５０１に含まれる雑音成分、特に位相雑音についても信号としてフィードバックされる。しかし、復調ベースバンド信号１５０４と該雑音を分離するようなフィルタ回路を付加することは、ＰＬＬ回路の伝達特性を変更するため、ＰＬＬ回路自体の特性の変化をもたらし、最適な受信特性にできない。
【００３５】
しかし、実施例２による周波数シフトキーイング復調器の構成では、信号をフィードバックする必要がないので、従来のＰＬＬ回路を用いた周波数シフトキーイング復調器では困難であったフィルタによる信号と雑音の分離を可能にし、信号対雑音比を良くすることにより、受信特性を改善することができる。
【００３６】
《実施例３》
図６〜図８を用いて、実施例３の周波数シフトキーイング復調器について説明する。
図６は、本発明の実施例３における周波数シフトキーイング復調器の構成を示すブロック図である。なお、実施例１と同一のものについては、同一符号を付し、説明を省略する。
固定発振回路６０１は、実施例１と同様に固定した周波数の信号（固定発振回路信号６０２）を出力するが、シンボル検出器１０２からのシンボル同期信号１０３に同期させて信号を出力している点が異なる。
図７は、固定発振回路６０１の論理回路図である。
図７で、ＣＬＫ＿Ａ７０１、ＣＬＫ＿Ｂ７０２、ＣＬＫ＿Ｃ７０３、ＣＬＫ＿Ｄ７０４は、１個の固定周波数の発振器からそれぞれ異なる位相で分周され出力された同一周波数の発振信号（クロック）であり、ＣＬＫ＿Ａ７０１→ＣＬＫ＿Ｂ７０２→ＣＬＫ＿Ｃ７０３→ＣＬＫ＿Ｄ７０４が、一定の位相差（例えば、π／２［ｒａｄ］）を持つ。
【００３７】
Ｄラッチ７０７は、データ入力端子７０８、クロック入力端子７０９、リセット入力端子７１０、Ｑ出力端子７１１、Ｑバー出力端子７１２を有する。
ＥＮＢ７０５は、無線データ列の固まりである無線フレーム期間８０３のスタート直前に４個のＤラッチ７０７をリセットする。リセット期間は短く、それ以外の期間においてＥＮＢ７０５は、４個のＤラッチ７０７をリセットしない（動作可能にする。）。リセットされた４個のＤラッチ７０７のＱバー出力端子７１２は、ＨＩＧＨレベルとなり、これらの信号を入力する４入力ＡＮＤゲート７１７は、ＨＩＧＨレベルを出力する。４個の２入力ＡＮＤゲート７１６は、それぞれＣＬＫ＿Ａ７０１、ＣＬＫ＿Ｂ７０２、ＣＬＫ＿Ｃ７０３、ＣＬＫ＿Ｄ７０４を入力し、出力する。
【００３８】
４個のＤラッチ７０７は、ＣＬＫ＿Ａ７０１〜ＣＬＫ＿Ｄ７０４をそれぞれのクロック入力端子７０９に入力可能な状態となる（無線フレーム期間８０３が始まる。）。
４個のＤラッチ７０７がクロックを入力可能な状態になり、且つシンボル同期信号１０３がＨＩＧＨレベルになった後（シンボル期間の開始後）、最初に例えば、ＣＬＫ＿Ａ７０１が、ＬＯＷレベルからＨＩＧＨレベルに変化する。ＣＬＫ＿Ａ７０１に対応するＤラッチ７０７は、シンボル同期信号１０３（ＨＩＧＨレベル）をラッチし、Ｑ出力端子７１１は、ＨＩＧＨレベルを出力し、Ｑバー出力端子７１２は、ＬＯＷレベルを出力する。４入力ＡＮＤゲート７１７は、ＬＯＷレベルを含む信号を入力する故、ＬＯＷレベルを出力する。４個の２入力ＡＮＤゲート７１６は、ＣＬＫ＿Ａ７０１〜ＣＬＫ＿Ｄ７０４を遮断し、ＬＯＷレベルを出力する。
【００３９】
セレクタ７１５は、Ｑ出力端子７１１がＨＩＧＨレベルになったＤラッチ７０７に対応する信号（ＣＬＫ＿Ａ７０１）を選択し、固定発振回路信号６０２（基準信号）として出力する。
無線フレーム期間８０３に渡って４個のＤラッチ７０７の状態は変化しない。
また、上記の動作は無線フレーム入力毎に繰り返される。
従って、無線フレーム期間８０３毎に、シンボル同期信号１０３の立ち上がりタイミングに最も近い立ち上がりタイミングを有する信号（ＣＬＫ＿Ａ７０１〜ＣＬＫ＿Ｄ７０４の何れか）が選択され、選択された信号が固定発振回路信号６０２（基準信号）として出力される。
【００４０】
図８を用いて、この動作の説明をする。
図８は、固定発振回路６０１内の動作波形例を示す。
ＣＬＫ＿Ａ７０１、ＣＬＫ＿Ｂ７０２、ＣＬＫ＿Ｃ７０３、ＣＬＫ＿Ｄ７０４は、シンボル同期信号１０３に関係なく、受信側システムの電源ＯＮ時から発振している。今、ＥＮＢ７０５はＨＩＧＨレベルの信号であり、全Ｄラッチ７０７からのＱ出力信号７１３はＬＯＷレベルの信号、Ｑバー出力信号７１４は、ＨＩＧＨレベルの信号であるとする。
ここで、シンボル同期信号１０３の立ち上がりエッジ８０１後に、ＣＬＫ＿Ａ７０１が最も早く立ち上がる（ＣＬＫ＿Ａ７０１の立ち上がりエッジ８０２）ので、ＣＬＫ＿Ａ７０１のクロック選択信号７０６が対応するラッチＤ７０７に入力されると、ＣＬＫ＿Ａ７０１に対応するラッチＤ７０７からのＱ出力信号７１３はＨＩＧＨレベル（シンボル同期信号１０３を出力）に変化し、Ｑバー出力信号７１４は、ＬＯＷレベル信号に変化する。
【００４１】
セレクタ７１５は、Ｑ出力信号７１３がＨＩＧＨレベルに変化したクロック（ＣＬＫ＿Ａ７０１）を判定して、ＣＬＫ＿Ａ７０１を固定発振回路信号６０２として出力する。
また、４つのＤラッチ７０７の何れか１つでもＱバー出力信号７１４がＬＯＷレベルとなれば、全てのクロック選択信号７０６はＬＯＷレベルとなるため全Ｄラッチ７０７の変化は以後発生しない。
これは無線通信のデータ列の固まりである無線フレーム期間８０３の間、同じ信号となる。
この状態はＥＮＢ７０５がＬＯＷレベルになるとリセットされる。次の無線フレームの入力が始まると再度ＥＮＢ７０５がＨＩＧＨレベルに変化し、最適なクロックを固定発振回路信号６０２に選択するように動作する。
【００４２】
本発明の周波数シフトキーイング復調器では、固定発振回路６０１の基準信号は、シンボル同期信号１０３に同期させていることが好ましいが、以上のように実施例３の固定発振回路６０１は、複数の位相が異なるクロックを有し、シンボル同期信号１０３とより位相の近いクロックを固定発振回路信号６０２に採用するため、これを実現できる。
【００４３】
《実施例４》
図９を用いて、実施例４の周波数シフトキーイング復調器について説明する。実施例４の周波数シフトキーイング復調器は、実施例２（図６）の固定発振回路６０１をＰＬＬ回路９０１に置き換えた構成を有する。それ以外の点で両者は同一である。
図９のＰＬＬ回路９０１は、位相比較器９０２、ＬＰＦ９０３、ＶＣＯ９０４、分周器９０５とを有する。
位相比較器９０２は、シンボル同期信号１０３と分周器９０５からの出力信号の位相差を比較し、位相誤差信号をＬＰＦ９０３に出力する。
ＬＰＦ９０３は、この位相誤差信号を積分して、ＶＣＯ９０４を制御する電圧（ＶＣＯ制御電圧）を出力するローパスフィルタである。
ＶＣＯ９０４は、ＶＣＯ制御電圧の変化により、発振周波数を変化させる。
分周器９０５は、ＶＣＯ９０４の発振周波数を分周する。
ＰＬＬ回路９０１は、シンボル同期信号１０３と分周器９０５の出力信号との位相を一致させるようにＶＣＯ９０４の発振周波数を制御して、シンボル同期信号１０３に位相同期した固定発振回路信号６０２を生成できる。
【００４４】
実施例４の周波数シフトキーイング復調器は、実施例３の周波数シフトキーイング復調器と同様の効果を有する。
【００４５】
《実施例５》
図１０〜図１１を用いて、実施例５の周波数シフトキーイング復調器について説明する。
図１０は、本発明の実施例５における周波数シフトキーイング復調器の構成を示すブロック図である。
実施例５の周波数シフトキーイング復調器は、閾値電圧１００４を閾値電圧生成回路１００１を用いて生成する点で実施例１と異なる。他の点では両者は同一である。実施例１と同一のものについては、同一符号を付し、説明を省略する。図１０に示すように、閾値電圧生成回路１００１は、マックスホールド回路１００２及びミニマムホールド回路１００３を有し、マックスホールド回路１００２でサンプルホールド信号１０８の最大電位を、ミニマムホールド回路１００３でその最小電位を検出し、それら２つの電位の中点を閾値電圧１００４とする。
【００４６】
固定発振回路１０４からの固定発振回路信号６０２とＩＦ信号１０１の中心周波数に差（周波数オフセット）がある場合の動作についての説明を行う。
図１１は、実施例５における周波数シフトキーイング復調器の各構成要素の動作波形例である。
今、受信した周波数シフトキーイング変調信号の変調方式においては、送信ベースバンド信号が“＋１”と”−１”を示す場合で周波数を中心周波数より増減させる幅が異なっていて、”＋１”の場合＞“−１”の場合となっている。
従って送信ベースバンド信号４０１が“＋１”の時は位相偏移が大きくなるため復調ベースバンド信号１０６のプラス側の振幅が大きくなる。一方送信ベースバンド信号４０１が“−１”のときは位相偏移が小さくなるので復調ベースバンド信号１０６のマイナス側の振幅が小さくなる。つまり最大位相偏移＞最小位相変位となる。
この信号をサンプルホールドしてサンプルホールド信号１０８を生成すると図のようにプラス方向にシフトした波形となる。
【００４７】
閾値電圧生成回路１００１は、マックスホールド回路１００２を用いて、このサンプルホールド信号１０８の最大電位を検出する。また、ミニマムホールド回路１００３を用いて、サンプルホールド信号１０８の最小電位を検出する。閾値電圧生成回路１００１は、検出した最大電位と最小電位の中間電位を求めることで閾値電圧１００４を生成する。
【００４８】
以上のように、実施例５の周波数シフトキーイング復調器においては、サンプルホールド信号１０８の最大値をマックスホールド回路１００２で検出し、サンプルホールド信号１０８の最小値をミニマムホールド回路１００３で検出し、それぞれの電位の中点をサンプルホールド信号１０８と比較する閾値電圧１００４としているので、例えば、ＩＦ信号１０１に周波数オフセットがある場合でも、閾値電圧１００４を自動的に調整するため、最適の閾値電圧で復調ベースバンド信号１０６を判定し、復調信号１１１を出力する。
【００４９】
また、実施例２の周波数シフトキーイング復調器と同様に、位相差積分器１０５とサンプルホールド回路１０７との間にフィルタ回路５０１があっても良い。その場合は、実施例２の周波数シフトキーイング復調器と同様の効果を有する。
【００５０】
《実施例６》
図１２を用いて、実施例６の周波数シフトキーイング復調器について説明する。
図１２は、本発明の実施例６における周波数シフトキーイング復調器の構成を示すブロック図である。
実施例６の周波数シフトキーイング復調器は、実施例５の周波数シフトキーイング復調器の閾値電圧生成回路１００１に代えて、低域通過フィルタ１２０１を有する。他の点では両者は同一である。実施例５と同一のものについては、同一符号を付し、説明を省略する。
【００５１】
低域通過フィルタ１２０１は、復調ベースバンド信号１０６を低域通過フィルタを用いて平均化し、閾値電圧１２０２を生成している。
ここで用いる低域通過フィルタは、抵抗及びコンデンサのみで形成されるパッシブフィルタ（ラグフィルタ、ラグリードフィルタ）又は、トランジスタなどの能動素子用いたアクティブフィルタでも良い。
【００５２】
実施例６の周波数シフトキーイング復調器においては、ＩＦ信号１０１に周波数オフセットがある場合でも、閾値電圧１２０２を自動的に調整し、最適の閾値電圧で復調ベースバンド信号１０６を判定し、復調信号１１１を出力することができる。
【００５３】
また、実施例２の周波数シフトキーイング復調器と同様に、位相差積分器１０５とサンプルホールド回路１０７との間にフィルタ回路５０１があっても良い。その場合は、実施例２の周波数シフトキーイング復調器と同様の効果を有する。
【００５４】
《実施例７》
図１３及び図１４を用いて、実施例７の周波数シフトキーイング復調器について説明する。
図１３は、本発明の実施例７における周波数シフトキーイング復調器の構成を示すブロック図である。実施例７の周波数シフトキーイング復調器は、実施例１の周波数シフトキーイング復調器の位相差積分器１０５に代えて位相差積分器１３０１を有し、更に遅延器１３１３を有する点で実施例１の周波数シフトキーイング復調器と異なる。実施例１と同一のものについては、同一符号を付し、説明を省略する。
図１３で、位相差積分器１３０１は、第１のゼロクロス検出回路２０１、第２のゼロクロス検出回路２０５、初期値電圧生成回路１３０２、ゲート回路１３０３、定電流充電器１３０５、定電流放電器１３０６、偏移量検出回路１３０７、コンデンサ１３１０を有する。
【００５５】
初期値電圧生成回路１３０２は、Ｅ／２（Ｖ）（電源電圧をＥ（Ｖ）とする。）の直流電圧を供給する。Ｅ／２（Ｖ）は、コンデンサ１３１０の電位可変範囲（ダイナミックレンジ）の中間電位である。
ゲート回路１３０３は、信号検出開始指令１３０４（例えば、無線フレームの立ち上がりエッジ）をトリガとして一定のパルス期間初期値電圧生成回路１３０２が供給する直流電圧を出力する。
【００５６】
定電流充電器１３０５は、ＩＦ信号ゼロクロス検出信号２０２の立ち上がりエッジを検出する度に一定パルス期間コンデンサ１３１０の電位を上げる。
定電流放電器１３０６は、固定発振回路ゼロクロス検出信号２０６の立ち上がりエッジを検出する度に一定パルス期間コンデンサ１３１０の電位を下げる。
また、それぞれの立ち上がりエッジ検出時の充電電荷と放電電荷は等しくなるように設定されている。
【００５７】
偏移量検出回路１３０７は、低域通過フィルタ１３０８及びオペアンプ１３０９を有する。低域通過フィルタ１３０８は、コンデンサ１３１０の平均電位を出力する。定電流充電器１３０５の１パルス当たりの充電電荷と、定電流放電器１３０６の１パルス当たりの放電電荷が等しければ（オフセットが無ければ）、コンデンサ１３１０の平均電位はＥ／２（Ｖ）に保たれる。
オペアンプ１３０９は、初期値電圧生成回路１３０２からの出力電圧（Ｅ／２（Ｖ））と入力信号（低域通過フィルタ１３０８からの出力電圧、すなわちコンデンサ１３１０の平均電位）との差分を増幅し、差分信号を出力する。
【００５８】
オペアンプ１３０９の出力電圧は、定電流充電器１３０５と定電流放電器１３０６にフィードバックされ、定電流充電器１３０５の平均充電電荷と定電流放電器１３０６の平均放電電荷が等しくなり、コンデンサ１３１０の平均電位がＥ／２（Ｖ）に保たれるように、定電流充電器１３０５の充電電荷及び定電流放電器１３０６の放電電荷を制御する。
【００５９】
以上のように構成された位相差積分器１３０１から出力される復調ベースバンド信号１３１１は、連続した位相変化となる。（図１４）
サンプルホールド回路１０７は、復調ベースバンド信号１３１１をシンボル同期毎にサンプリングして、サンプルホールド信号１３１２を出力する。
遅延器１３１３は、サンプルホールド回路１０７からのサンプルホールド信号１３１２を１シンボル期間遅延させた遅延信号１３１４を判定器１３１５に出力する。
判定器１３１５は、サンプルホールド信号１３１２から遅延信号１３１４を減算し、その結果”＋”の場合はＨＩＧＨレベル信号を、それ以外の場合はＬＯＷレベル信号を出力する。これが復調信号１１１となる。（図１４）
【００６０】
以上のように、実施例７の周波数シフトキーイング復調器においては、位相差積分器１３０１は、シンボル同期信号１０３と同期させる回路構成は必要なく、遅延器１３１３による１シンボル期間遅延させた遅延信号１３１４とサンプルホールド信号１３１２とを比較することにより、復調信号１１１を生成する。これは、簡易な回路構成で実施例１の周波数シフトキーイング復調器と同等の受信特性が得られ、また、実施例５又は実施例６の周波数シフトキーイング復調器と同様に周波数オフセットの問題にも対応が可能である。
【００６１】
また、実施例２の周波数シフトキーイング復調器と同様に、位相差積分器１３０１とサンプルホールド回路１０７との間にフィルタ回路５０１があっても良い。その場合は、実施例２の周波数シフトキーイング復調器と同様の効果を有する。
【００６２】
【発明の効果】
以上のように、本発明の周波数シフトキーイング復調器によれば、ＩＦ信号から復調ベースバンド信号を生成する処理において、直接的にはＰＬＬ回路を使用しないため簡易な回路構成となり、また、従来のＰＬＬ回路を用いた周波数シフトキーイング復調器では困難であったフィルタによる信号と雑音の分離を可能としているため、精度の良い復調ができる。
【００６３】
また、サンプルホールド回路からの信号からディジタル化した復調信号を生成する際に、比較する電圧を自動的に好適な値に調整できるため、入力した周波数シフトキーイング変調信号に周波数オフセットが生じている場合でも対応ができる。
【図面の簡単な説明】
【図１】本発明の実施例１における周波数シフトキーイング復調器の構成を示すブロック図である。
【図２】位相差積分器１０５の構成を示すブロック図である。
【図３】位相差積分器１０５の各構成要素の動作波形例を示す図である。
【図４】本発明の実施例１における周波数シフトキーイング復調器の主要な信号の動作波形例を示す図である。
【図５】本発明の実施例２における周波数シフトキーイング復調器の構成を示すブロック図である。
【図６】本発明の実施例３における周波数シフトキーイング復調器の構成を示すブロック図である。
【図７】固定発振回路６０１の論理回路図である。
【図８】固定発振回路６０１内の動作波形例を示す図である。
【図９】本発明の実施例４における周波数シフトキーイング復調器のＰＬＬ回路９０１の構成を示すブロック図である。
【図１０】本発明の実施例５における周波数シフトキーイング復調器の構成を示すブロック図である。
【図１１】本発明の実施例５における周波数シフトキーイング復調器の主要な信号の動作波形例を示す図である。
【図１２】本発明の実施例６における周波数シフトキーイング復調器の構成を示すブロック図である。
【図１３】本発明の実施例７における周波数シフトキーイング復調器の構成を示すブロック図である。
【図１４】本発明の実施例７における周波数シフトキーイング復調器の主要な信号の動作波形例を示す図である。
【図１５】従来の周波数シフトキーイング復調器の構成を示すブロック図である。
【図１】
0003602487.tif 000002
【図２】
0003602487.tif 000003
【図３】
0003602487.tif 000004
【図４】
0003602487.tif 000005
【図５】
0003602487.tif 000006
【図６】
0003602487.tif 000007
【図７】
0003602487.tif 000008
【図８】
0003602487.tif 000009
【図９】
0003602487.tif 000010
【図１０】
0003602487.tif 000011
【図１１】
0003602487.tif 000012
【図１２】
0003602487.tif 000013
【図１３】
0003602487.tif 000014
【図１４】
0003602487.tif 000015
【図１５】
0003602487.tif 000016