(57)【特許請求の範囲】
【請求項１】
データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号を再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号を再生する光ディスク再生装置の信号処理回路において、
上記第１又は第２のデータ信号を再生する際に用いられ、かつ上記第１及び第２のデータ信号と異なる変調方式にて記録されたサーボ信号のゲインコントロール及びオフセットコントロールをする第１の処理手段と、
上記第１又は第２のデータ信号のゲインコントロール及びオフセットコントロールをする第２の処理手段と、
上記サーボ信号の読み取り時、このサーボ信号を上記第１の処理手段によって処理させ、
上記第１又は第２のデータ信号の読み取り時、この第１又は第２のデータ信号を第２の処理手段によって処理させる制御手段と
を備えたことを特徴とする光ディスク再生装置の信号処理回路。
【請求項２】
データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号を再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号を再生する光ディスク再生装置の信号処理回路において、
第１のデータ信号をアナログ処理する第１のアナログ信号処理部と、
第２のデータ信号と、第１のデータ信号又は第２のデータ信号を再生する際に用いられ、かつ上記第１及び第２のデータ信号と異なる変調方式にて記録されたサーボ信号とをアナログ処理する第２のアナログ信号処理部と、
上記アナログ処理された第１のデータ信号をディジタル信号に変換する第１のＡ／Ｄ変換器と、
上記アナログ処理された第２のデータ信号又はサーボ信号をディジタル信号に変換する第２のＡ／Ｄ変換器と、
上記ディジタル信号に変換された第１又は第２のデータ信号をディジタル処理すると共に、上記第１及び第２のアナログ信号処理部へデータ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第１のディジタル信号処理部と、
上記ディジタル信号に変換されたサーボ信号をディジタル処理すると共に、上記第２のアナログ信号処理部へサーボ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第２のディジタル信号処理部と、
上記第２のアナログ信号処理部へ入力するデータ信号用及びサーボ信号用のゲインコントロール信号及びオフセットコントロール信号のいずれか一方を、この第２のアナログ信号処理部で処理する信号形態に応じて選択する選択手段を備えたことを特徴とする光ディスク再生装置の信号処理回路。
【請求項３】
データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号を再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号を再生する光ディスク再生装置の信号処理回路において、
上記第１のデータ信号と上記第２のデータ信号とをアナログ処理する第１のアナログ信号処理部と、
上記第１又は第２のデータ信号を再生する際に用いられるサーボ信号をアナログ処理する第２のアナログ信号処理部と、
上記アナログ処理された上記第１又は第２のデータ信号をディジタル信号に変換する第１のＡ／Ｄ変換器と、
上記アナログ処理された上記サーボ信号をディジタル信号に変換する第２のＡ／Ｄ変換器と、
上記ディジタル処理に変換された第１又は第２のデータ信号をディジタル処理すると共に、上記第１のアナログ信号処理部へデータ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第１のディジタル信号処理部と、
上記ディジタル処理に変換されたサーボ信号をディジタル処理すると共に、上記第２のアナログ信号処理部へサーボ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第２のディジタル信号処理部とを備えたことを特徴とする光ディスク再生装置の信号処理回路。
【請求項４】
データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号を再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号を再生する光ディスク再生装置の信号処理回路において、
上記第１のデータ信号と上記第２のデータ信号とをアナログ処理する第１のアナログ信号処理部と、
上記第１又は第２のデータ信号を再生する際に用いられるサーボ信号をアナログ処理する第２のアナログ信号処理部と、
上記第１及び第２のアナログ信号処理部で処理されたいずれかの信号をディジタル信号に変換するために設けられた共通のＡ／Ｄ変換器と、
上記ディジタル信号に変換された第１又は第２のデータ信号をディジタル処理すると共に、上記第１のアナログ信号処理部へデータ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第１のディジタル信号処理部と、
上記ディジタル信号に変換されたサーボ信号をディジタル処理すると共に、上記第２のアナログ信号処理部へサーボ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第２のディジタル信号処理部とを備えたことを特徴とする光ディスク再生装置の信号処理回路。
【請求項５】
データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号を再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号を再生する光ディスク再生装置の信号処理回路において、
上記第１のデータ信号、第２のデータ信号及び上記第１のデータ信号と第２のデータ信号を再生する際に用いられるサーボ信号をアナログ処理するために設けられた共通のアナログ信号処理部と、
上記アナログ信号処理部で処理されたいずれかの信号をディジタル信号に変換するために設けられた共通のＡ／Ｄ変換器と、
上記ディジタル信号に変換された第１又は第２のデータ信号をディジタル処理すると共に、上記アナログ信号処理部へデータ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第１のディジタル信号処理部と、
上記ディジタル信号に変換されたサーボ信号をディジタル処理すると共に、上記アナログ信号処理部へサーボ信号用のゲインコントロール信号及びオフセットコントロール信号を供給する第２のディジタル信号処理部と、
上記アナログ信号処理部へ入力するデータ信号用のゲインコントロール信号及びオフセットコントロール信号と、サーボ信号用のゲインコントロール信号及びオフセットコントロール信号のいずれか一方のゲインコントロール信号及びオフセットコントロール信号を上記アナログ信号処理部で処理する信号形態に応じて選択する選択手段とを備えたことを特徴とする光ディスク再生装置の信号処理回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、サンプルドサーボ方式の光ディスクからの光磁気情報信号及びピット情報信号を再生可能な光ディスク再生装置の信号処理回路に関する。
【０００２】
【従来の技術】
近時、記憶容量が大きく、記録したデータを半永久的に保存することができるうえ、その記録したデータを簡単に書き換えられることができる記録媒体として、いわゆる光磁気ディスクが多く用いられるようになってきた。
【０００３】
この光磁気ディスク、例えばサンプルサーボ方式の光磁気ディスクは、１セクタ（又は１ブロック）を１記録単位として記録データが記録されるようになっている。１セクタは、所定の複数のセグメントから構成されており、１セグメントは、サーボ領域及びデータ領域から構成されている。サーボ領域には、トラッキングエラー信号を得るための一対のいわゆるウォブルピットと、そのセグメントにおける同期をとるためのクロックピットが予め記録されている。
【０００４】
このような光磁気ディスクに記録データを記録する際は、光磁気ディスクをスピンドルモータにより例えば角速度一定（ＣＡＶ）で回転駆動する。そして、上記ウォブルピットからトラッキングエラー信号を形成してトラッキングエラーをとり、上記クロックピットから形成される外部クロックで同期をとりながら、上記光磁気ディスクの下側から該光磁気ディスクにレーザビームを照射するとともに、この光磁気ディスクの上側から上記レーザビームが照射された箇所に記録データで変調した磁界を印加する。
【０００５】
上記レーザビームが照射された箇所は、いわゆるキュリー温度まで熱せられて保磁力が無くなる。そこに、上記記録データで変調した磁界が印加されるため、上記レーザビームが照射された箇所に記録データがスパイラル状あるいは同心円状にピット列として記録される。
【０００６】
具体的には、上記１セクタの先頭のセグメントには、いわゆるヘッダデータが記録され、第２番目のセグメントには、そのセクタに記録された記録データを正確に再生するために用いられる同期信号である参照クロックが記録され、該第２番目のセグメント以降のセグメントに記録データが記録されるようになっている。
【０００７】
そして、上記レーザビームを照射するレーザダイオードの駆動パルスの間隔を、レーザビームのスポットサイズより小さくすると記録密度を上げることができ、より多くの記録データを光磁気ディスクに記録することができる。
【０００８】
ここで、従来の上記光磁気ディスクに対応した再生装置における信号処理回路について図１５を参照しながら説明する。
【０００９】
この再生装置には、データ領域の磁化情報に基づくカー回転角の変化を再生することにより得られた再生信号Ｓｍｏ（以下、単にＭＯ再生信号と記す）が入力される第１のアナログ信号処理部１と、サーボ領域のピット情報に基づく光量の変化を再生することにより得られた再生信号Ｓｐｐ（以下、単にＰＰ再生信号と記す）が入力される第２のアナログ信号処理部２とを有する。
【００１０】
そして、上記第１のアナログ信号処理部１の後段には、この信号処理部１からのアナログ出力信号Ｓｍをディジタル信号Ｄｍに変換する第１のＡ／Ｄ変換器３が接続され、上記第２のアナログ信号処理部２の後段には、この信号処理部２からのアナログ出力信号Ｓｐをディジタル信号Ｄｐに変換する第２のＡ／Ｄ変換器４が接続されている。
【００１１】
各Ａ／Ｄ変換器３及び４の後段には、それぞれＡ／Ｄ変換器３及び４からのディジタル信号Ｄｍ及びＤｐの内容に基づいて、対応するアナログ信号処理部１及び２のゲインコントロール及びオフセットコントロールを行う第１及び第２のディジタル信号処理部５及び６が接続されている。また、これらディジタル信号処理部５及び６の後段には、それぞれディレイ部７及びマスタクロック生成回路８が接続されている。
【００１２】
上記第１のディジタル信号処理部５は、その内部に、ＣＡＶ方式の回転制御に伴う外周側と内周側の再生クロックの位相ずれを補正するための位相補正量を演算する位相補正演算回路と、第１のアナログ信号処理部１に供給するためのゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１が格納されたメモリと、これら位相補正演算回路及びメモリ等の制御を行う制御部とが組み込まれている。上記位相補正演算回路からの位相補正量データは、ディレイ部７に供給される。
【００１３】
また、第１のＡ／Ｄ変換器３からのディジタル信号、即ちＭＯ再生データＤｍは、この第１のディジタル信号処理部５を介して、後段の図示しないデータ処理回路に供給され、所定の復調処理及びエラー訂正（補正）処理が行われる。このデータ処理回路にて上記所定の処理が施されたＭＯ再生データは、後段のシステムコントローラに供給されて、セクタごとの属性管理が行われる。また、データ処理回路からのＭＯ再生データは、後段のインターフェイスを介して外部コンピュータに供給される。
【００１４】
上記第２のディジタル信号処理回路６は、その内部に、ディジタル回路にて構成された位相比較器及び分周器と、第２のアナログ信号処理部２に供給するためのゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２が格納されたメモリと、このメモリ等の制御を行う制御部とが組み込まれている。
【００１５】
上記マスタクロック生成回路８は、Ｄ／Ａ変換器、ＬＰＦ（ローパスフィルタ）及びＶＣＯから構成され、上記第２のＡ／Ｄ変換器４及び第２のディジタル信号処理部６とともに、ＰＬＬを構成し、マスタクロックＰｍを生成する。このマスタクロックＰｍは、上記ディレイ部７に供給される。
【００１６】
このディレイ部７は、マスタクロック生成回路８からのマスタクロックＰｍを、上記第１のディジタル信号処理部５（位相補正演算回路）からの補正量データに基づいて遅延させてデータ再生用のクロックＰｃを生成する。ディレイ部７にて生成されたクロックＰｃは、前段の第１のＡ／Ｄ変換器３に供給される。このＡ／Ｄ変換器３は、供給された上記クロックＰｃに基づいて、第１のアナログ信号処理部１からの再生信号Ｓｍをサンプリングして、ディジタルのＭＯ再生データＤｍに変換する。
【００１７】
そして、第１のアナログ信号処理部１は、第１のディジタル信号処理部５から供給されたゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、ＭＯ再生信号Ｓｍｏに対し、そのゲイン及びオフセットのコントロールを行って、ＭＯ再生信号Ｓｍｏの振幅が第１のＡ／Ｄ変換器３の入力レンジに対して最適になるように制御する。
【００１８】
同様に、第２のアナログ信号処理部２も、第２のディジタル信号処理部６から供給されたゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２に基づいて、ＰＰ再生信号Ｓｐｐに対し、そのゲイン及びオフセットのコントロールを行って、ＰＰ再生信号Ｓｐｐの振幅が第２のＡ／Ｄ変換器４の入力レンジに対して最適になるように制御する。
【００１９】
即ち、第１のアナログ信号処理部１は、第１のディジタル信号処理部５からの各データＤｇ１及びＤｏ１に基づいて、ＭＯ再生信号Ｓｍｏ（例えばＮＲＺＩ変調された再生信号）を第１のＡ／Ｄ変換器３の入力レンジに対して、最適にゲイン及びオフセットコントロールできるようにするためのものであり、また、第２のアナログ信号処理部２は、第２のディジタル信号処理部６からの各データＤｇ２及びＤｏ２に基づいて、ＰＰ再生信号Ｓｐｐ（サーボピット情報）を第２のＡ／Ｄ変換器４の入力レンジに対して、最適にゲイン及びオフセットコントロールできるようにするためのものである。
【００２０】
また、最近では、再生装置の利用範囲を広げるために、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生することができる再生装置が提案されている。
【００２１】
この再生装置の信号処理回路は、図１６に示すように、第１のディジタル信号処理部５の前段にセレクタ８１を接続し、このセレクタ８１に第１のＡ／Ｄ変換器３からのＭＯ再生データＤｍ及び第２のＡ／Ｄ変換器４からのＰＰ再生データＤｐを供給して構成されている。即ち、このセレクタ８１は、再生するセクタが書換え可能な領域（光磁気領域）か、再生専用の領域（ピット領域）かをファイル（セクタ）管理しているシステムコントローラ（図示せず）からの選択信号Ｓｅに基づいて、ＭＯ再生データＤｍ又はＰＰ再生データＤｐを選択し、選択したデータを後段の第１のディジタル信号処理部５に供給する。
【００２２】
【発明が解決しようとする課題】
ところで、第２のアナログ処理部２に入力されるＰＰ再生信号Ｓｐｐは、この場合、サーボ領域におけるピット情報と、プリピット領域におけるアドレス情報（又はアクセス・コード）及びデータ領域におけるデータ情報となる。そして、図１７に示すように、サーボピット８２，８３及びクロックピット８４は、信号波形上、図１７Ｂに示すように、信号波形が互いに干渉しない孤立ピット信号として存在し、アドレス情報８５も、４・１５変調でプリ・フォーマットされていることから、互いに干渉しない孤立ピット信号となる。しかし、図１８Ａ及びＢに示すように、データ情報８６は、例えばＮＲＺＩ方式で記録されているため、上記サーボピット８２，８３やアドレス情報８５等のような孤立ピット信号にはならない。
【００２３】
即ち、隣接するピットが互いに相関し合って、その信号振幅Ｍｄは、サーボピット８２，８３やアドレス情報８５等の信号振幅Ｍｓよりも大きくなる。これは、ＣＡＶ方式で回転制御を行う場合、光ディスクの内周側で、ピットの密度が高くなり、それに伴って、同じ時間周波数の信号でも、その空間周波数が高くなる。このことから、隣接するピット同士が相関し合うこととなり、データ領域８６における再生信号の振幅Ｍｄが大きくなる。
【００２４】
図１６で示す信号処理回路、特に、第２のアナログ信号処理部２は、後段の第２のディジタル信号処理部６からゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２をもらうが、各データＤｇ２及びＤｏ２は、図１５で示す信号処理回路と同様に、サーボピット８２，８３やアドレス情報８５用のコントロールデータであり、ＮＲＺＩ変調されたデータには向かない。即ち、ＰＰ再生信号Ｓｐｐがサーボピット情報やアドレス情報の場合、第２のＡ／Ｄ変換器４に、その入力レンジに対して、最適な振幅にて供給されることになるが、ＰＰ再生信号Ｓｐｐが、データ情報の場合、その再生信号の振幅Ｍｄが非常に大きいため、サーボピット情報やアドレス情報の場合と同様にゲイン及びオフセットコントロールすると、第２のＡ／Ｄ変換器４の入力レンジに対して飽和レベルとなり、後段のデータ処理回路にて復調不能になるおそれがあるという問題があった。
【００２５】
これを解決するためには、第２のディジタル信号処理部６内に、ＮＲＺＩ変調に対応したゲインコントロールデータ及びオフセットコントロールデータを格納するメモリを搭載し、読み込んだ再生信号の属性（サーボピット情報等か、又はデータ情報か）を判別して、このメモリからの各データと、サーボピット等に対応したゲインコントロールデータ及びオフセットコントロールデータが格納されているメモリからの各データとを切り替える手段を組み込むという方法が考えられるが、第２のディジタル信号処理部６の回路構成が複雑になるという問題がある。
【００２６】
本発明は、上記の課題に鑑みてなされたもので、その目的とするところは、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクに対して、データ情報の再生を行う場合において、簡単な回路構成で、サーボピット等の孤立ピットの再生信号と、互いに相関のあるデータピットを共に最適なゲイン及びオフセットにて制御することができる光ディスク再生装置の信号処理回路を提供することにある。
【００２７】
【課題を解決するための手段】
本発明は、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を有するサンプルドサーボ方式の光ディスクから記光磁気データ領域の磁化情報に基づく第１のデータ信号Ｓｍｏを再生するとともに上記ピットデータ領域のピット情報に基づく第２のデータ信号Ｓｐｄを再生する光ディスク再生装置の信号処理回路において、第１又は第２のデータ信号Ｓｍｏ又はＳｐｄを再生する際に用いられ、かつ第１及び第２のデータ信号Ｓｍｏ及びＳｐｄと異なる変調方式にて記録されたサーボ信号Ｓｐｓのゲインコントロール及びオフセットコントロールをする第１の処理手段２と、第１又は第２のデータ信号Ｓｍｏ又はＳｐｐのゲインコントロール及びオフセットコントロールをする第２の処理手段１と、サーボ信号Ｓｐｓの読み取り時、このサーボ信号Ｓｐｓを第１の処理手段２によって処理させ、第１又は第２のデータ信号Ｓｍｏ又はＳｐｄの読み取り時、この第１又は第２のデータ信号Ｓｍｏ又はＳｐｄを第２の処理手段１によって処理させる制御手段とを備えて構成する。
【００２８】
具体的には、第１のデータ信号Ｓｍｏをアナログ処理する第１のアナログ信号処理部１と、第２のデータ信号Ｓｐｄと、第１のデータ信号Ｓｍｏ又は第２のデータ信号Ｓｐｄを再生する際に用いられ、かつ第１及び第２のデータ信号Ｓｍｏ及びＳｐｄと異なる変調方式にて記録されたサーボ信号Ｓｐｓとをアナログ処理する第２のアナログ信号処理部２と、アナログ処理された第１のデータ信号Ｓｍｏをディジタル信号に変換する第１のＡ／Ｄ変換器３と、アナログ処理された第２のデータ信号Ｓｐｄ又はサーボ信号Ｓｐｓをディジタル信号に変換する第２のＡ／Ｄ変換器４と、ディジタル信号に変換された第１又は第２のデータ信号Ｄｍｏ又はＤｐｄをディジタル処理すると共に、第１及び第２のアナログ信号処理部１及び２へデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１を供給する第１のディジタル信号処理部５と、ディジタル信号に変換されたサーボ信号Ｄｐｓをディジタル処理すると共に、第２のアナログ信号処理部２へサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２を供給する第２のディジタル信号処理部６と、第２のアナログ信号処理部２へ入力するデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１又はサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２のいずれか一方を、この第２のアナログ信号処理部２で処理する信号形態に応じて選択する選択手段７２を備えて構成する。
【００２９】
また、他の構成としては、第１のデータ信号Ｓｍｏと第２のデータ信号Ｓｐｄとをアナログ処理する第１のアナログ信号処理部１と、第１又は第２のデータ信号Ｓｍｏ及びＳｐｄを再生する際に用いられるサーボ信号Ｓｐｓをアナログ処理する第２のアナログ信号処理部２と、アナログ処理された第１又は第２のデータ信号Ｓｍｏ又はＳｐｄをディジタル信号に変換する第１のＡ／Ｄ変換器３と、アナログ処理されたサーボ信号Ｓｐｓをディジタル信号に変換する第２のＡ／Ｄ変換器４と、ディジタル処理に変換された第１又は第２のデータ信号Ｄｍｏ又はＤｐｄをディジタル処理すると共に、第１のアナログ信号処理部１へデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１を供給する第１のディジタル信号処理部５と、ディジタル処理に変換されたサーボ信号Ｄｐｓをディジタル処理すると共に、第２のアナログ信号処理部２へサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２を供給する第２のディジタル信号処理部６とを備えて構成する。
【００３０】
その他の構成としては、第１のデータ信号Ｓｍｏと第２のデータ信号Ｓｐｄとをアナログ処理する第１のアナログ信号処理部１と、第１又は第２のデータ信号Ｓｍｏ又はＳｐｄを再生する際に用いられるサーボ信号Ｓｐｓをアナログ処理する第２のアナログ信号処理部２と、第１及び第２のアナログ信号処理部１及び２で処理されたいずれかの信号をディジタル信号に変換するために設けられた共通のＡ／Ｄ変換器７４と、ディジタル信号に変換された第１又は第２のデータ信号Ｄｍｏ又はＤｐｄをディジタル処理すると共に、第１のアナログ信号処理部１へデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１を供給する第１のディジタル信号処理部５と、ディジタル信号に変換されたサーボ信号Ｄｐｓをディジタル処理すると共に、第２のアナログ信号処理部２へサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２を供給する第２のディジタル信号処理部６とを備えて構成する。
【００３１】
また、その他の構成としては、第１のデータ信号Ｓｍｏ、第２のデータ信号Ｓｐｄ及び第１のデータ信号Ｓｍｏと第２のデータ信号Ｓｐｄを再生する際に用いられるサーボ信号Ｓｐｓをアナログ処理するために設けられた共通のアナログ信号処理部７６と、このアナログ信号処理部７６で処理されたいずれかの信号をディジタル信号に変換するために設けられた共通のＡ／Ｄ変換器７４と、ディジタル信号に変換された第１又は第２のデータ信号Ｄｍｏ又はＤｐｄをディジタル処理すると共に、上記アナログ信号処理部７６へデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１を供給する第１のディジタル信号処理部５と、ディジタル信号に変換されたサーボ信号Ｄｐｓをディジタル処理すると共に、上記アナログ信号処理部７６へサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２を供給する第２のディジタル信号処理部６と、アナログ信号処理部７６へ入力するデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１と、サーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２のいずれか一方のゲインコントロール信号及びオフセットコントロール信号をアナログ信号処理部７６で処理する信号形態に応じて選択する選択手段７８とを備えて構成する。
【００３２】
【作用】
請求項２に記載の本発明に係る光ディスク再生装置の信号処理回路において、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生する場合について説明する。
【００３３】
まず、サーボ信号、即ち光ディスクのサーボ領域を再生することによって得られたサーボピット情報やアドレス情報等の孤立ピット信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【００３４】
次に、第１のデータ信号、例えば光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏは、第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【００３５】
次に、第２のデータ信号、例えば光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄは、第２のアナログ信号処理部２において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【００３６】
即ち、第２のアナログ信号処理部２への上記第２のデータ信号Ｓｐｄの入力に基づいて、選択手段７２が第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２から、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に切り換えることにより、第２のアナログ信号処理部２に、データ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１が供給されることになる。
【００３７】
次に、請求項３に記載の本発明に係る光ディスク再生装置の信号処理回路において、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生する場合について説明する。
【００３８】
まず、サーボ信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【００３９】
次に、第１のデータ信号Ｓｍｏは、第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【００４０】
次に、第２のデータ信号Ｓｐｄは、第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【００４１】
次に、請求項４に記載の本発明に係る光ディスク再生装置の信号処理回路において、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生する場合について説明する。
【００４２】
まず、サーボ信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【００４３】
次に、第１のデータ信号Ｓｍｏ又は第２のデータ信号Ｓｐｄは、第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏ又はＳｐｄに整形される。
【００４４】
次に、請求項５に記載の本発明に係る光ディスク再生装置の信号処理回路において、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生する場合について説明する。
【００４５】
まず、サーボ信号Ｓｐｓは、共通のアナログ信号処理部７６において、第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【００４６】
即ち、共通のアナログ信号処理部７６へのサーボ信号Ｓｐｓの入力に基づいて、選択手段７８が第２のディジタル信号処理部６からのサーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２に切り換えることにより、共通のアナログ信号処理部７６に、サーボ信号用のゲインコントロール信号Ｄｇ２及びオフセットコントロール信号Ｄｏ２が供給されることになる。
【００４７】
次に、第１のデータ信号Ｓｍｏ又は第２のデータ信号Ｓｐｄは、共通のアナログ信号処理部７６において、第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏ又はＳｐｄに整形される。
【００４８】
即ち、共通のアナログ信号処理部７６への上記第１又は第２のデータ信号Ｓｍｏ又はＳｐｄの入力に基づいて、選択手段７８が第１のディジタル信号処理部５からのデータ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１に切り換えることにより、共通のアナログ信号処理部７６に、データ信号用のゲインコントロール信号Ｄｇ１及びオフセットコントロール信号Ｄｏ１が供給されることになる。
【００４９】
【実施例】
以下、本発明に係る光ディスク再生装置の信号処理回路を、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生することができる再生装置に適用したいくつかの実施例を図１〜図１４を参照しながら説明する。
【００５０】
まず、第１実施例に係る信号処理回路は、図１に示すように、データ領域の磁化情報に基づくカー回転角の変化を再生することにより得られた図示しないヘッドアンプ（マトリクスアンプ）からの再生信号（以下、単にＭＯ再生信号と記す）Ｓｍｏが入力される第１のアナログ信号処理部１と、サーボ領域のピット情報又はデータ領域のピット情報に基づく光量の変化を再生することにより得られた図示しないヘッドアンプからの再生信号（以下、単にＰＰ再生信号と記す）Ｓｐｓ又はＳｐｄが入力される第２のアナログ信号処理部２とを有する。
【００５１】
そして、上記第１のアナログ信号処理部１の後段には、この信号処理部１からのアナログ出力信号Ｓｍｏをディジタル信号Ｄｍｏに変換する第１のＡ／Ｄ変換器３が接続され、上記第２のアナログ信号処理部２の後段には、この信号処理部２からのアナログ出力信号Ｓｐｓ又はＳｐｄをディジタル信号Ｄｐｓ又はＤｐｄに変換する第２のＡ／Ｄ変換器４が接続されている。
【００５２】
各Ａ／Ｄ変換器３及び４の後段には、それぞれＡ／Ｄ変換器３及び４からのディジタル信号Ｄｍｏ及びＤｐｓの内容に基づいて、対応するアナログ信号処理部１及び２のゲインコントロール及びオフセットコントロールを行う第１及び第２のディジタル信号処理部５及び６が接続されている。また、これらディジタル信号処理部５及び６の後段には、それぞれディレイ部７及びマスタクロック生成回路８が接続されている。
【００５３】
上記第１のディジタル信号処理部５は、その内部に、ＣＡＶ方式の回転制御に伴う外周側と内周側の再生クロックＰｃの位相ずれを補正するための位相補正量を演算する位相補正演算回路と、第１のアナログ信号処理１に供給するためのゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１が格納されたメモリと、これら位相補正演算回路及びメモリ等の制御を行う制御部とが組み込まれている。
【００５４】
上記位相補正演算回路からの位相補正量データは、ディレイ部７に供給される。第１のＡ／Ｄ変換器３からのＭＯ再生データＤｍｏは、この第１のディジタル信号処理部５を介して、後段のデータ処理回路９に供給され、所定の復調処理及びエラー訂正（補正）処理が行われる。このデータ処理回路９にて上記所定の処理が施されたＭＯ再生データＤは、後段のシステムコントローラ１０に供給されて、セクタ及びセグメントごとの属性管理が行われる。また、データ処理回路９からのＭＯ再生データＤは、後段の図示しないインターフェイス（例えばＳＣＳＩ）を介して外部コンピュータに供給される。
【００５５】
上記第２のディジタル信号処理回路６は、その内部に、ディジタル回路にて構成された位相比較器及び分周器と、第２のアナログ信号処理２に供給するためのゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２が格納されたメモリと、このメモリ等の制御を行う制御部とが組み込まれている。
【００５６】
上記マスタクロック生成回路８は、Ｄ／Ａ変換器、ＬＰＦ（ローパスフィルタ）及びＶＣＯから構成され、上記第２のＡ／Ｄ変換器４及び第２のディジタル信号処理部６とともに、ＰＬＬを構成し、マスタクロックＰｍを生成する。このマスタクロックＰｍは、上記第２のＡ／Ｄ変換器４、第２のディジタル信号処理部６、ディレイ部７及びシステムコントローラ１０に各処理の基準クロックとしてそれぞれ供給される。なお、ＰＰ再生信号Ｓｐｐ中、サーボ領域のピット情報信号Ｓｐｓを再生することにより得られる第２のディジタル信号処理回路４からのサーボデータＤｐｓは、システムコントローラ１０を介してトラッキングサーボ系及びフォーカスサーボ系に供給される。
【００５７】
上記ディレイ部７は、マスタクロック生成回路８からのマスタクロックＰｍを、上記第１のディジタル信号処理部５（位相補正演算回路）からの補正量データに基づいて遅延させることによりデータ再生用のクロック信号Ｐｃを生成する。ディレイ部７にて生成されたクロック信号Ｐｃは、前段の第１のＡ／Ｄ変換器３に供給される。このＡ／Ｄ変換器３は、供給された上記クロック信号Ｐｃに基づいて、第１のアナログ信号処理部１からの再生信号Ｓｍｏをサンプリングして、ディジタルのＭＯ再生データＤｍｏに変換する。
【００５８】
ここで、第１のディジタル信号処理部５における上記位相補正演算回路及びディレイ部７の回路構成を図２に基づいて説明する。
【００５９】
まず、ディレイ部７は、図示するように、マスタクロック生成回路８からのマスタクロックＰｍに所定時間分の遅延を施し、第１の遅延クロックＰａを形成して出力する第１の遅延回路１１と、この第１の遅延回路１１からの第１の遅延クロックＰａに所定時間の遅延を施し、第２の遅延クロックＰｂを形成して出力する第２の遅延回路１２と、以下同様に、入力される遅延クロックＰｂ〜Ｐｆに所定時間の遅延を施して、それぞれ遅延クロックＰｃ〜Ｐｇを形成して出力する第３〜第７の遅延回路１３〜１７とを有する。また、このディレイ部７は、マスタクロック及び第１〜第７の遅延クロックＰａ〜Ｐｇを順次選択して出力する第１のセレクタ１８及び第２のセレクタ１９を有する。
【００６０】
一方、第１のディジタル信号処理部５内における位相補正演算回路は、上記第１のセレクタ１８がマスタクロックＰｍ及び第１〜第７の遅延クロックＰａ〜Ｐｇを順次選択するように選択データを出力するカウンタ２０と、第１のＡ／Ｄ変換器３からの参照データに１サンプリング時間分の遅延を施して出力する第１のレジスタ２１と、上記Ａ／Ｄ変換器３からの参照データ及び上記第１のレジスタ２１からの１サンプル時間分遅延された参照データの差の絶対値を算出して出力する演算回路２２とを有している。
【００６１】
また、上記位相補正演算回路は、上記演算回路２２からの参照データの差の絶対値に１サンプル時間分の遅延を施して出力するとともに、この参照データの差の絶対値のうち最小の値のものを記憶する記憶用レジスタ２３と、上記演算回路２２からの参照データの差の絶対値及び上記記憶用レジスタ２３からの上記１サンプル時間分の遅延が施された参照データの差の絶対値とを比較して、この比較結果を出力する比較器２４と、上記参照データの差の絶対値のうち最小の値を有する参照データの差の絶対値に対応する上記カウンタ２０からの選択データを記憶する選択データ用レジスタ２５とを有している。
【００６２】
この第１のディジタル信号処理部５における制御部２６は、上記比較器２４からの比較結果に基づいて、上記最小の値を有する参照データの差の絶対値を記憶するように上記記憶用レジスタ２３を制御するとともに、上記選択データ用レジスタ２５に記憶された選択データに応じて上記第２のセレクタ１９の選択動作を制御する。
【００６３】
そして、ディレイ部７における上記第２のセレクタ１９は、入力されるマスタクロックＰｍ及び第１〜第７の遅延クロックＰａ〜Ｐｇのうち、上記最小の値を有する参照データの差の絶対値に対応する遅延クロックを選択して出力する。
【００６４】
一方、光ディスクは、図３に示すように、１セクタ（又はブロック）を１つの情報記録単位として記録データが記録されるようになっている。この１つのセクタは所定数のセグメント（又はフレーム）から構成されており、１つのセグメントは、サーボ領域３１とデータ領域３２（セクタの先頭セグメントにおいてはアドレス等の情報が記録されるヘッダ領域３３）から構成されている。上記サーボ領域３１には、トラッキングエラー信号を得るためのいわゆる一対のウォブルピットと記録データの同期をとるためのクロックピットが予め設けられており、上記データ領域３２には、ピットによる記録データ又は磁気光学効果を利用した記録データが記録されるようになっている。
【００６５】
また、上述したオーバーラップにより光ディスクの内周側と外周側におけるデータ再生信号の位相ずれに起因する問題を解決するために、例えば第２番目のセグメントのデータ領域３２に上記参照クロックが記録されている。
【００６６】
具体的に、その動作について説明すると、まず、光ディスクがＣＡＶ方式で回転駆動されて、記録データの再生が行われると、この再生により得られた再生信号のうち、参照クロックの再生信号である参照信号が図１で示す第１のアナログ信号処理部１を介して第１のＡ／Ｄ変換器３に供給され、クロックピットの再生信号であるクロックピット再生信号に基づいてマスタクロック生成回路８にてマスタクロックＰｍが生成される。このマスタクロックＰｍは、ディレイ部７に供給される。
【００６７】
ディレイ部７における第１の遅延回路１１は、マスタクロック生成回路８からのマスタクロックＰｍに所定時間分の遅延を施して第１の遅延クロックＰａを形成し、これを第１，第２のセレクタ１８，１９及び第２の遅延回路１２に供給する。第２の遅延回路１２は、第１の遅延回路１１からの第１の遅延クロックＰａに所定時間分の遅延を施して、第２の遅延クロックＰｂを形成し、これを第１，第２のセレクタ１８，１９及び第３の遅延回路１３に供給する。
【００６８】
第３の遅延回路１３は、第２の遅延回路１２からの第２の遅延クロックＰｂに所定時間分の遅延を施して、第３の遅延クロックＰｃを形成し、これを第１，第２のセレクタ１８，１９及び第４の遅延回路１４に供給する。第４の遅延回路１４は、第３の遅延回路１３からの第３の遅延クロックＰｃに所定時間分の遅延を施して、第４の遅延クロックＰｄを形成し、これを第１，第２のセレクタ１８，１９及び第５の遅延回路１５に供給する。
【００６９】
第５の遅延回路１５は、第４の遅延回路１４からの第４の遅延クロックＰｄに所定時間分の遅延を施して、第５の遅延クロックＰｅを形成し、これを第１，第２のセレクタ１８，１９及び第６の遅延回路１６に供給する。第６の遅延回路１６は、第５の遅延回路１５からの第５の遅延クロックＰｅに所定時間分の遅延を施して、第６の遅延クロックＰｆを形成し、これを第１，第２のセレクタ１８，１９及び第７の遅延回路１７に供給する。第７の遅延回路１７は、第６の遅延回路１６からの第６の遅延クロックＰｆに所定時間分の遅延を施して、第７の遅延クロックＰｇを形成し、これを第１，第２のセレクタ１８，１９に供給する。
【００７０】
第１のセレクタ１８は、カウンタ２０からの選択データにより、上記マスタクロックＰｍ及び第１〜第７の外部クロックＰａ〜Ｐｇを順次選択し、これを第１のＡ／Ｄ変換器３に供給する。
【００７１】
すなわち、上記第１〜第７の遅延回路１１〜１７，第１のセレクタ１８，カウンタ２０は例えば図４に示すように構成されており、上記マスタクロックＰｍ及び第１〜第７の遅延クロックＰａ〜Ｐｇは、それぞれ上記第１のセレクタ１８内の第１〜第８のＤフリップフロップ４１Ａ〜４１Ｈの反転クロック入力端子に供給されるとともに、第１〜第８のアンドゲート４２Ａ〜４２Ｈの他方の入力端子に供給される。
【００７２】
一方、カウンタ２０は、ＯＲゲート４３から出力されるクロックにより、例えば「０００」〜「１１１」まで歩進される。このカウント値は第１〜第８のゲート回路４０Ａ〜４０Ｈにそれぞれ供給される。
【００７３】
第１のゲート回路４０Ａは、カウンタ２０から「０００」のカウント値が供給されると出力が「１」となり、第２のゲート回路４０Ｂは、カウンタ２０から「００１」のカウント値が供給されると出力が「１」となる。また、第３のゲート回路４０Ｃは、カウンタ２０から「０１０」のカウント値が供給されると出力が「１」となり、第４のゲート回路４０Ｄは、カウンタ２０から「０１１」のカウント値が供給されると出力が「１」となる。
【００７４】
また、第５のゲート回路４０Ｅは、カウンタ２０から「１００」のカウント値が供給されると出力が「１」となり、第６のゲート回路４０Ｆは、カウンタ２０から「１０１」のカウント値が供給されると出力が「１」となる。また、第７のゲート回路４０Ｇは、カウンタ２０から「１１０」のカウント値が供給されると出力が「１」となり、第８のゲート回路４０Ｈは、カウンタ２０から「１１１」のカウント値が供給されると出力が「１」となる。
【００７５】
従って、上記各ゲート回路４０Ａ〜４０Ｈからは、「１」のゲート出力が順次出力されることとなる。上記各ゲート出力は、それぞれ第１〜第８のＤフリップフロップ４１Ａ〜４１Ｈのデータ入力端子に供給される。
【００７６】
上記第１〜第８のＤフリップフロップ４１Ａ〜４１Ｈは、それぞれマスタクロック及び第１〜第７の遅延クロックＰａ〜Ｐｇの立ち下がりで、上記各ゲート回路４０Ａ〜４０Ｈからのゲート出力を取り込み、この取り込んだゲート出力を上記第１〜第８のＡＮＤゲート４２Ａ〜４２Ｈの一方の入力端子に供給する。
【００７７】
上記第１〜第８のＡＮＤゲート４２Ａ〜４２Ｈは、上記各ゲート回路４０Ａ〜４０Ｈから供給されるゲート出力が「１」のときにゲートが開かれる（「１」が出力される。）。このため、上記第１〜第８のＡＮＤゲート４２Ａ〜４２Ｈからは、マスタクロックＰｍ及び第１〜第７の遅延クロックＰａ〜Ｐｇが順次出力される。このマスタクロックＰｍ及び第１〜第７の遅延クロックＰａ〜Ｐｇは、それぞれＯＲゲート４３を介して上記カウンタ２０に供給されるとともに、出力端子４４を介して上記Ａ／Ｄ変換器３に供給される。
【００７８】
上記Ａ／Ｄ変換器３は、上記第１のセレクタ１８からのマスタクロック及び第１〜第７の遅延クロックＰａ〜Ｐｇを用いて、上記参照信号をサンプリングしてデジタル化することにより参照データを形成し、この参照データを第１のレジスタ２１及び演算回路２２に供給する。
【００７９】
具体的には、上記Ａ／Ｄ変換器３は、図５（ｂ）に示すマスタクロックＰｍの立ち上がりで、同図（ａ）に示す参照信号をサンプリングすることにより、参照データＳ１１，参照データＳ１２を形成して出力する。また、図５（ｂ）に示す第１の遅延クロックＰａの立ち上がりで、同図（ａ）に示す参照信号をサンプリングすることにより、参照データＳ２１，参照データＳ２２を形成して出力する。また、図５（ｂ）に示す第２の遅延クロックＰｂの立ち上がりで、同図（ａ）に示す参照信号をサンプリングすることにより、参照データＳ３１，参照データＳ３２を形成して出力する。
【００８０】
上記第１のレジスタ２１は、上記Ａ／Ｄ変換器３からの参照データを１サンプリング時間分遅延させて上記演算回路２２に供給する。演算回路２２は、上記各クロックＰｍ，Ｐａ〜Ｐｇに対応する参照データの差の絶対値を、
Ｄｎ＝｜Ｓｎ１−Ｓｎ２｜
（Ｄｎ：参照データの差の絶対値，Ｓｎ１：最初の参照データ，Ｓｎ２：次の参照データ）
の式により算出し、この参照データの差の絶対値を記憶用レジスタ２３及び比較器２４に供給する。
【００８１】
具体的には、上記Ａ／Ｄ変換器３が、図５（ｂ）に示すマスタクロックＰｍによりサンプリングを行った場合、上記演算回路２２は、同図（ａ）に示す参照データＳ１１から参照データＳ１２を減算処理することにより、参照データの差の絶対値Ｄ１を算出し、この参照データの差の絶対値Ｄ１を上記記憶用レジスタ２３及び比較器２４に供給する。
【００８２】
また、上記Ａ／Ｄ変換器３が、図５（ｂ）に示す第１の遅延クロックＰａによりサンプリングを行った場合、上記演算回路２２は、同図（ａ）に示す参照データＳ２１から参照データＳ２２を減算処理することにより、参照データの差の絶対値Ｄ２を算出し、この参照データの差の絶対値Ｄ２を上記記憶用レジスタ２３及び比較器２４に供給する。
【００８３】
また、上記Ａ／Ｄ変換器３が、図５（ｂ）に示す第２の遅延クロックＰｂによりサンプリングを行った場合、上記演算回路２２は、同図（ａ）に示す参照データＳ３１から参照データＳ３２を減算処理することにより、参照データの差の絶対値Ｄ３を算出し、この参照データの差の絶対値Ｄ３を上記記憶用レジスタ２３及び比較器２４に供給する。
【００８４】
上記記憶用レジスタ２３は、参照データの差の絶対値Ｄｎに、例えば１サンプル時間分の遅延を施し、この遅延を施した参照データの差の絶対値Ｄｎ−１  を上記比較器２４に供給する。比較器２４は、上記遅延された参照データの差の絶対値Ｄｎ−１  と、上記演算回路２２からの現在の参照データの差の絶対値Ｄｎとを比較し、この比較結果を制御部２６に供給する。
【００８５】
制御部２６は、上記比較結果に応じて、現在の参照データの差の絶対値Ｄｎ及び遅延された参照データの差の絶対値Ｄｎ−１  のうち値が小さい方の参照データの差の絶対値を記憶するように上記記憶用レジスタ２３を制御する。
【００８６】
具体的には、上記比較器２４は、図５（ａ）に示す参照データの差の絶対値Ｄ１と、参照データの差の絶対値Ｄ２とを比較し、この比較結果を制御部２６に供給する。制御部２６は、参照データの差の絶対値Ｄ１及びＤ２とでは、絶対値Ｄ２の方が値が小さいため、この参照データの差の絶対値Ｄ２を記憶するように上記記憶用レジスタ２３を制御する。
【００８７】
また、上記比較器２４は、図５（ａ）に示す参照データの差の絶対値Ｄ２と、参照データの差の絶対値Ｄ３とを比較し、この比較結果を制御部２６に供給する。制御部２６は、参照データの差の絶対値Ｄ２及びＤ３とでは、絶対値Ｄ２の方が値が小さいため、この参照データの差の絶対値Ｄ２を記憶するように上記記憶用レジスタ２３を制御する。
【００８８】
すなわち、上記記憶用レジスタ２３には、最小の値を有する参照データの差の絶対値が記憶されることとなる。なお、上記記憶用レジスタ２３は、動作初期時には考えられる最大値で初期化されている。
【００８９】
一方、選択データ用レジスタ２５には、上記第１のセレクタ１８を制御するカウンタ２０からの選択データが供給されており、上記記憶用レジスタ２３を、より小さな値で更新する毎に最新の選択データが記憶されるようになっている。
【００９０】
すなわち、上記選択データ用レジスタ２５には、上記参照データの差の絶対値が最小になるマスタクロック又は遅延クロックを第１のセレクタ１８で選択した際の選択データが最終的に記憶される。選択データ用レジスタ２５に記憶された上記選択データは制御部２６に供給される。
【００９１】
制御部２６は、選択データ用レジスタ２５から選択データが供給されると、この選択データに応じた遅延クロック（マスタクロックを含む）、すなわち、上記参照データの差の絶対値が最小となる遅延クロックを選択するように第２のセレクタ１９を制御する。
【００９２】
具体的には、例えば図５（ａ）に示した参照データの差の絶対値Ｄ２が、全ての参照データの差の絶対値の中の最小値であったとすると、制御部２６は、上記参照データの差の絶対値Ｄ２を形成した、同図（ｂ）に示す第１の遅延クロックＰａが、上記光ディスクに記録された記録データを再生することにより得られた再生信号をサンプリングするのに最も適していると判断し、この第１の遅延クロックＰａを選択するように第２のセレクタ１９を制御する。
【００９３】
上記第２のセレクタ１９で選択された遅延クロックは、出力端子３５を介して、再生信号のサンプリングを行う第１のＡ／Ｄ変換器３に再生クロックＰｃとして供給される。
【００９４】
なお、上記第２のセレクタ１９で選択された再生クロックＰｃは、繰り返しパターンの上記参照信号を用いて上述のように処理（補正）されるため、各パターン間の符号間干渉が一様となり、この再生クロックＰｃがシフトするようなことはない。
【００９５】
このように、記録データの先頭に位相情報を検出するための参照クロックを記録しておき、この参照クロックの再生信号を互いに位相が異なる遅延クロックを用いてサンプリングすることにより参照データを形成し、この参照データの差が最小となる位相の遅延クロックを選択して出力することにより、記録データを再生することにより得られた再生信号をサンプリングするのに最適な再生クロックＰｃを出力することができる。
【００９６】
なお、上記カウンタ２０の代わりに、いわゆるグレーコードを用いてカウントを行うグレーコードカウンタを設けるようにしてもよいし、又はシフトレジスタを設けるようにしてもよい。
【００９７】
次に、第１のアナログ信号処理部１は、第１のディジタル信号処理部５から供給されたゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、ＭＯ再生信号Ｓｍｏに対し、そのゲイン及びオフセットのコントロールを行って、ＭＯ再生信号Ｓｍｏの振幅が第１のＡ／Ｄ変換器３の入力レンジに対して最適になるように制御する。
【００９８】
同様に、第２のアナログ信号処理部２も、第１又は第２のディジタル信号処理部５又は６から供給されたゲインコントロールデータ（Ｄｇ１，Ｄｇ２）及びオフセットコントロールデータ（Ｄｏ１，Ｄｏ２）に基づいて、ＰＰ再生信号Ｓｐｄ及びＳｐｄに対し、そのゲイン及びオフセットのコントロールを行って、ＰＰ再生信号Ｓｐｄ及びＳｐｄの振幅が第２のＡ／Ｄ変換器４の入力レンジに対して最適になるように制御する。
【００９９】
即ち、第１及び第２のアナログ信号処理部１及び２は、基本的には、例えば図６に示すように、可変の負帰還抵抗Ｒｆを有するオペアンプ５１にて構成されたゲインアンプ５２と、結合容量Ｃ及びクランプ用スイッチング回路５３及びアンプ５４にて構成されたクランプ回路５５と、可変のバイアス抵抗Ｒｂを有するオペアンプ５６にて構成されたオフセットコントロール用アンプ５７とがそれぞれ直列に接続されて構成されている。
【０１００】
具体的には、ゲインアンプ５２は、例えば図７に示すように、可変の負帰還抵抗Ｒｆが、多数の抵抗Ｒ１  〜Ｒｎが互いに並列に接続された回路構成を有し、各抵抗Ｒ１  〜Ｒｎは、それぞれ対応するスイッチング回路Ｓ１  〜Ｓｎにて選択的にオペアンプ５１の入力側及び出力側に接続されるように結線されている。
【０１０１】
そして、第１又は第２のディジタル信号処理回路５又は６内におけるデコーダ６１の多数の出力端子から各スイッチング回路Ｓ１  〜Ｓｎに配線が接続され、デコーダ６１からのゲインコントロールデータがスイッチング回路Ｓ１  〜Ｓｎに供給されることによって、各スイッチング回路Ｓ１  〜Ｓｎを選択的にオン・オフして、ゲインアンプ５２のゲインを可変にする。
【０１０２】
また、このゲインアンプ５２の他の構成としては、例えば図８に示すように、互いに異なるゲインを有するアンプ（Ａ１１，Ａ１２），（Ａ２１，Ａ２２），（Ａ３１，Ａ３２），（Ａ４１，Ａ４２）をそれぞれ並列に接続したアンプ段Ａ１  ，Ａ２  ，Ａ３  及びＡ４  を直列にそれぞれスイッチング回路Ｓ１  ，Ｓ２  ，Ｓ３  及びＳ４  を介して接続することにより構成することができる。
【０１０３】
図示の例では、１段目の各アンプＡ１１及びＡ１２のゲインがそれぞれ１４ｄＢ及び−２ｄＢ、２段目の各アンプＡ２１及びＡ２２のゲインがそれぞれ６ｄＢ及び−２ｄＢ、３段目の各アンプＡ３１及びＡ３２のゲインがそれぞれ２ｄＢ及び−２ｄＢ、４段目の各アンプＡ４１及びＡ４２のゲインがそれぞれ０ｄＢ及び−２ｄＢであり、最終段には、８ｄＢのアンプＡ５  を１つ接続した例を示す。そして、第１又は第２のディジタル信号処理回路５又は６内のデコーダ６１からのゲインコントロールデータがスイッチング回路Ｓ１  ，Ｓ２  ，Ｓ３  及びＳ４  に供給されることによって、各段毎にいずれかのアンプが選択され、ゲインアンプ５２のゲインが可変することになる。
【０１０４】
次に、クランプ回路５５は、再生信号中、最も低レベルの信号が入力されるときに、スイッチング回路５３にクランプパルスＣＬを供給して、このスイッチング回路５３をオンにすることにより、上記低レベルをアンプ基底レベルに保持するものである。
【０１０５】
次に、オフセットコントロール用のアンプ５７は、例えば図９に示すように、可変のバイアス抵抗Ｒｂが、例えば図７で示す上記ゲインアンプ５２における可変の負帰還抵抗Ｒｆと同様に、多数の抵抗Ｒ１  〜Ｒｎが互いに並列に接続された回路構成を有し、各抵抗Ｒ１  〜Ｒｎは、それぞれ対応するスイッチング回路Ｓ１  〜Ｓｎにて選択的にアンプ５６の入力側に接続されるように結線されている。
【０１０６】
そして、第１又は第２のディジタル信号処理部５又は６内の別のデコーダ６２の多数の出力端子から各スイッチング回路Ｓ１  〜Ｓｎに配線が接続され、上記デコーダ６２からのオフセットコントロールデータがスイッチング回路Ｓ１  〜Ｓｎに供給されることによって、各スイッチング回路Ｓ１  〜Ｓｎを選択的にオン・オフして、再生信号のバイアスレベルを可変にする。
【０１０７】
また、他の構成としては、多数の抵抗Ｒ１  〜Ｒ４  が直列に接続された抵抗ライン６３を有し、この抵抗ライン６３からＧＮＤ又はアンプ５６の入力側にそれぞれ抵抗Ｒ５  〜Ｒ８  及びスイッチング回路Ｓ１  〜Ｓ４  を介して選択的に接続されたものを用いるようにしてもよい。この場合、第１又は第２のディジタル信号処理部５又は６内の別のデコーダ６２の多数の出力端子から各スイッチング回路Ｓ１  〜Ｓ４  に配線が接続され、上記デコーダ６２からのオフセットコントロールデータがスイッチング回路Ｓ１  〜Ｓ４  に供給されることによって、各スイッチング回路Ｓ１  〜Ｓ４  内のスイッチを選択的にＧＮＤ又はアンプ５６の入力側に切り換えることにより、再生信号のバイアスレベルを可変にする。
【０１０８】
また、他の構成としては、上記可変のバイアス抵抗Ｒｂを図１１に示すように、多数の抵抗Ｒ１  〜Ｒｎが直列に接続された抵抗ライン６４を有し、各抵抗Ｒ１  〜Ｒｎ間の接点ａ１  〜ａｎとアンプ５６の入力側をマルチプレクサ６５を介して接続したものを用いるようにしてもよい。この場合、第１又は第２のディジタル信号処理部５又は６の上記デコーダ６２からのオフセットコントロールデータをマルチプレクサ６５に供給し、その供給されたデータに基づいてマルチプレクサ６５内のスイッチＳにて接点ａ１  〜ａｎを選択的に切り換えることにより、再生信号のバイアスレベルを可変にする。
【０１０９】
そして、第１のディジタル信号処理部５内のメモリには、ＭＯ再生信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１が格納されている。これらのコントロールデータＤｇ１及びＤｏ１は、光磁気データ領域における光磁気データ情報と再生専用のピットデータ領域におけるピットデータ情報が、互いに相関のある変調方式、例えばＮＲＺＩ方式であるため、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、上記データ情報の再生信号Ｓｐｄ用のゲインコントロールデータ及びオフセットコントロールデータを兼ねることになる。従って、以下の説明においては、上記コントロールデータＤｇ１及びＤｏ１を、データ情報信号用のゲインコントロールデータ及びオフセットコントロールデータと記す。
【０１１０】
一方、第２のディジタル信号処理部６内のメモリには、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、サーボ情報及びアドレス情報の変調方式、ここでは、孤立ピット信号に対応したサーボ再生信号Ｓｐｓ用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２が格納されている。従って、以下の説明においては、このコントロールデータＤｇ２及びＤｏ２をサーボ情報信号用のゲインコントロールデータ及びオフセットコントロールデータと記す。
【０１１１】
そして、この第１実施例においては、第１のディジタル信号処理部５の前段に第１のセレクタ７１が接続され、第２のアナログ信号処理部２のゲインコントロールデータ及びオフセットコントロールデータの入力前段に第２のセレクタ７２が接続されている。第１のセレクタ７１には、第１のＡ／Ｄ変換器３からのＭＯ再生データＤｍｏ、及び第２のＡ／Ｄ変換器４からの再生データ中、データ領域におけるピット情報の再生データＤｐｄが供給され、第２のセレクタ７２には、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１並びにサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２が供給される。
【０１１２】
そして、第１のセレクタ７１は、例えばＭＯＳＦＥＴ等のスイッチング回路にて構成され、再生するセクタが書換え可能な領域（光磁気領域）か、再生専用の領域（ピット領域）かをファイル管理（セクタ管理）しているシステムコントローラ１０からの第１の選択信号Ｓｅ１に基づいて、対応するＭＯ再生データＤｍｏ又はピット情報の再生データＤｐｄを選択し、選択したデータを後段の第１のディジタル信号処理部５に供給する。
【０１１３】
第２のセレクタ７２は、上記第１のセレクタ７１と同様に、例えばＭＯＳＦＥＴ等のスイッチング回路にて構成され、再生するセグメントがサーボ領域か、データ領域かをファイル管理（セグメント管理）しているシステムコントローラ１０からの第２の選択信号Ｓｅ２に基づいて、対応するデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１並びにサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２を選択し、選択したデータを第２のアナログ信号処理部２に供給する。
【０１１４】
次に、上記信号処理回路で光ディスクを再生する場合について説明すると、まず、ＰＰ再生信号Ｓｐｐ中、光ディスクのサーボ領域を再生することによって得られたサーボピット情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のセレクタ７２を介して供給された第２のディジタル信号処理部６からのサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。即ち、その信号振幅が、第２のＡ／Ｄ変換器４の入力レンジ一杯に、かつその範囲を越えないように整形される。
【０１１５】
次に、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏは、第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【０１１６】
次に、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄは、第２のアナログ信号処理部２において、第２のセレクタ７２を介して供給された第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【０１１７】
即ち、第２のアナログ信号処理部２への上記ピットデータ再生信号Ｓｐｄの入力に基づいて、第２のセレクタ７２が第２のディジタル信号処理部６からのサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２から、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に切り換えることにより、第２のアナログ信号処理部２に、データ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１が供給されることになり、上記ピットデータ再生信号Ｓｐｄは、第２のアナログ信号処理部２において、第２のＡ／Ｄ変換器４の入力レンジに対し、最適な信号振幅を有する再生信号Ｓｐｄに整形されることになる。
【０１１８】
このように、この第１実施例に係る信号処理回路によれば、第２のアナログ信号処理部２のゲインコントロールデータ及びオフセットコントロールデータの入力前段に第２のセレクタ７２を接続し、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのサーボ領域を再生することによって得られたサーボ情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓの再生時と、光ディスクのピットデータ領域を再生することによって得られるピットデータ再生信号Ｓｐｄの再生時とで、サーボ情報信号用のゲイン及びオフセットコントロールデータＤｇ２及びＤｏ２と、データ情報信号用のゲイン及びオフセットコントロールデータＤｇ１及びＤｏ１とを切り換えるようにしたので、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクに対し、データ情報の再生を行う場合において、サーボピット等の孤立ピットの再生信号Ｓｐｓ及び互いに相関のあるデータピットの再生信号Ｓｐｄを共に最適なゲイン及びオフセットにて制御することができる。
【０１１９】
また、上記第２のディジタル信号処理部２内に、データ情報信号用のゲイン及びオフセットコントロールデータＤｇ１及びＤｏ１を格納するためのメモリと、読み込んだ再生信号の属性（サーボピット情報等か、又はデータ情報か）を判別して、上記メモリからの各データＤｇ１及びＤｏ１と、サーボピット等に対応したゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２が格納されているメモリからの各データとを切り替える手段を組み込む必要がなくなるため、回路構成を簡単にすることができる。
【０１２０】
次に、第２実施例に係る信号処理回路を図１２に基づいて説明する。なお、図１と対応するものについては同符号を記し、その重複説明を省略する。
【０１２１】
この第２実施例に係る信号処理回路は、図１６で示す信号処理回路とほぼ同じ構成を有するが、第１のアナログ信号処理部１の前段に、ヘッドアンプ（図示せず）からのＭＯ再生信号Ｓｍｏ及びＰＰ再生信号Ｓｐｄが供給されるセレクタ７３を接続した点で異なる。
【０１２２】
このセレクタ７３は、例えばＭＯＳＦＥＴ等のスイッチング回路にて構成され、再生するセグメントがサーボ領域か、データ領域かをファイル管理（セグメント管理）しているシステムコントローラ１０からの選択信号Ｓｅに基づいて、第１のアナログ信号処理部１への入力信号を切り換えるもので、サーボ領域の再生時は、第１のアナログ信号処理部１への入力を禁止し、データ領域（光磁気データ領域及びピットデータ領域を含む）の再生時は、第１のアナログ信号処理部１への入力を許可するというものである。
【０１２３】
次に、上記第２実施例に係る信号処理回路で光ディスクを再生する場合について説明すると、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのサーボ領域を再生することによって得られたサーボ情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のディジタル信号処理部６からのサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の第２のＡ／Ｄ変換器４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【０１２４】
次に、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏは、セレクタ７３を介して第１のアナログ信号処理部１に入力され、この第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【０１２５】
次に、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄは、セレクタ７３を介して第１のアナログ信号処理部１に入力され、この第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の第１のＡ／Ｄ変換器３の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【０１２６】
この第２実施例に係る信号処理回路によれば、第１のアナログ信号処理部１の前段にセレクタ７３を接続して、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのサーボ領域を再生することによって得られたサーボ情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓの再生時と、光ディスクのピットデータ領域及び光磁気データ領域を再生することによって得られるデータ再生信号Ｓｍｏ及びＳｐｄの再生時とで、第１のアナログ信号処理部１への入力を切り換えるようにしたので、上記第１実施例に係る信号処理回路と同様に、サーボピット等の孤立ピットの再生信号Ｓｐｓ及び互いに相関のあるデータピットの再生信号Ｓｐｄを共に最適なゲイン及びオフセットにて制御することができる。
【０１２７】
特に、この第２実施例においては、図１６に示す従来例に係る信号処理回路の第１のアナログ信号処理部１の前段にセレクタ７３を接続するだけでよいため、回路構成が第１実施例の場合よりも簡単になる。
【０１２８】
次に、第３実施例に係る信号処理回路を図１３に基づいて説明する。なお、図１２と対応するものについては同符号を記し、その重複説明を省略する。
【０１２９】
この第３実施例に係る信号処理回路は、図１２で示す第２実施例に係る信号処理回路とほぼ同じ構成を有するが、Ａ／Ｄ変換器が共通化されている点で異なる。即ち、第１のアナログ信号処理部１及び第２のアナログ信号処理部２の後段に、１つの共通Ａ／Ｄ変換器７４がセレクタ７５を介して接続されて構成されている。
【０１３０】
この信号処理回路においては、上記第２実施例と同様に、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏと、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄがセレクタ７３を介して第１のアナログ信号処理部１に供給されることから、Ａ／Ｄ変換器７４の前段のセレクタ７５も上記第２実施例と同様に、再生するセグメントが、サーボ領域か、データ領域かをファイル管理（セグメント管理）しているシステムコントローラ１０からの選択信号Ｓｅに基づいて、第１のアナログ信号処理部１からのデータ情報信号と、第２のアナログ信号処理部２からのサーボ情報信号のＡ／Ｄ変換器７４への入力を切り換える。
【０１３１】
なお、この第３実施例においては、Ａ／Ｄ変換器７４が１つであることから、Ａ／Ｄ変換器７４へのサンプリング用のクロック信号Ｐｃは、ディレイ部７から供給されることになる。そして、サーボ情報信号Ｓｐｓの再生時は、ディレイ部７での遅延量を０とし、マスタクロック生成回路８からのマスタクロックＰｍがディレイ部７を介してそのままＡ／Ｄ変換器７４に供給されることになる。一方、データ情報信号Ｓｐｄの再生時は、マスタクロック生成回路８からのマスタクロックＰｍが、ディレイ部７において、第１のディジタル信号処理部１からの位相補正量に応じた遅延を受け、再生クロックＰｃとしてＡ／Ｄ変換器７４に供給される。
【０１３２】
次に、上記第３実施例に係る信号処理回路で光ディスクを再生する場合について説明すると、まず、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのサーボ領域を再生することによって得られたサーボ情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓは、第２のアナログ信号処理部２において、第２のディジタル信号処理部６からのサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２に基づいて、そのゲイン及びオフセットが制御され、後段のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【０１３３】
次に、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏは、セレクタ７３を介して第１のアナログ信号処理部１に入力され、この第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【０１３４】
次に、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄは、セレクタ７３を介して第１のアナログ信号処理部１に入力され、この第１のアナログ信号処理部１において、第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【０１３５】
この第３実施例に係る信号処理回路によれば、第１のアナログ信号処理部１及び第２のアナログ信号処理部２の後段にセレクタ７５を接続することにより、Ａ／Ｄ変換器７４を共通化するようにしたので、回路構成の簡略化を更に促進させることができる。
【０１３６】
次に、第４実施例に係る信号処理回路を図１４に基づいて説明する。なお、図１及び図１３と対応するものについては同符号を記し、その重複説明を省略する。
【０１３７】
この第４実施例に係る信号処理回路は、図１３で示す第３実施例に係る信号処理回路とほぼ同じ構成を有するが、アナログ信号処理部７６が共通化されている点で異なる。即ち、図示しないヘッドアンプの後段にセレクタ７７を介して１つのアナログ信号処理部７６が接続されて構成されている。また、このアナログ信号処理部７６におけるゲインコントロールデータ及びオフセットコントロールデータの入力前段に、図１の第１実施例に係る第２のセレクタ７２と同じ構成を有するセレクタ７８が接続されている。
【０１３８】
そして、この信号処理回路においては、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏと、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄの再生時、これらデータ情報信号Ｓｍｏ及びＳｐｄがセレクタ７７を介してアナログ信号処理部７６に入力され、同時に、再生するセグメントが、サーボ領域か、データ領域かをファイル管理（セグメント管理）しているシステムコントローラ１０からの選択信号Ｓｅに基づいて、セレクタ７８が第１のディジタル信号処理部１からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に切り換えて、これらデータＤｇ１及びＤｏ１をアナログ信号処理部７６に供給する。
【０１３９】
次に、この第４実施例に係る信号処理回路で光ディスクを再生する場合について説明すると、まず、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのサーボ領域を再生することによって得られたサーボ情報信号やアドレス情報信号等の孤立ピット信号Ｓｐｓは、セレクタ７７を介してアナログ信号処理部７６に供給され、このアナログ信号処理部７６において、セレクタ７８を介して供給された第２のディジタル信号処理部６からのサーボ情報信号用のゲインコントロールデータＤｇ２及びオフセットコントロールデータＤｏ２に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｓに整形される。
【０１４０】
次に、光ディスクの光磁気データ領域を再生することによって得られたＭＯ再生信号Ｓｍｏは、セレクタ７７を介してアナログ信号処理部７６に供給され、このアナログ信号処理部７６において、セレクタ７８を介して供給された第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｍｏに整形される。
【０１４１】
次に、ＰＰ再生信号Ｓｐｓ及びＳｐｄ中、光ディスクのピットデータ領域を再生することによって得られたピットデータ再生信号Ｓｐｄは、セレクタ７７を介してアナログ信号処理部７６に供給され、このアナログ信号処理部７６において、セレクタ７８を介して供給された第１のディジタル信号処理部５からのデータ情報信号用のゲインコントロールデータＤｇ１及びオフセットコントロールデータＤｏ１に基づいて、そのゲイン及びオフセットが制御され、後段の共通のＡ／Ｄ変換器７４の入力レンジに対して、最適な信号振幅を有する再生信号Ｓｐｄに整形される。
【０１４２】
この第４実施例に係る信号処理回路によれば、図示しないヘッドアンプの後段にセレクタ７７を接続することにより、アナログ信号処理部７６及びＡ／Ｄ変換器７４を共通化するようにしたので、回路構成の簡略化を更に促進させることができる。
【０１４３】
【発明の効果】
上述のように、本発明に係る光ディスク再生装置の信号処理回路によれば、第１又は第２のデータ信号を再生する際に用いられ、かつ第１及び第２のデータ信号と異なる変調方式にて記録されたサーボ信号のゲインコントロール及びオフセットコントロールをする第１の処理手段と、第１又は第２のデータ信号のゲインコントロール及びオフセットコントロールをする第２の処理手段と、サーボ信号の読み取り時、このサーボ信号を第１の処理手段によって処理させ、第１又は第２のデータ信号の読み取り時、この第１又は第２のデータ信号を第２の処理手段によって処理させる制御手段とを備えるようにしたので、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクに対して、データ情報の再生を行う場合において、簡単な回路構成で、サーボピット等の孤立ピットの再生信号と、互いに相関のあるデータピットを共に最適なゲイン及びオフセットにて制御することができる。
【図面の簡単な説明】
【図１】本発明に係る光ディスク再生装置の信号処理回路を、データ情報の書換えが可能な光磁気データ領域と、データ情報の再生のみを行うことができる再生専用のピットデータ領域を共に有する光ディスクを再生することができる再生装置に適用した第１実施例（以下、単に第１実施例に係る信号処理回路と記す）の回路構成を示すブロック線図である。
【図２】第１のディジタル信号処理部内に搭載される位相補正演算回路の回路構成を示すブロック線図である。
【図３】使用される光ディスクの記録フォーマットを示す概念図である。
【図４】ディレイ部で遅延クロックを生成する動作を説明するための、カウンタ及び第１のセレクタの具体的な回路構成を示す回路図である。
【図５】遅延クロックを参照クロックで補正する動作を説明するための、参照クロックの再生信号である参照信号及び遅延クロックを示す波形図である。
【図６】第１及び第２のアナログ信号処理部の回路構成の一例を示す回路図である。
【図７】ゲインアンプの回路構成の一例を示す回路図である。
【図８】ゲインアンプの回路構成の他の例を示す回路図である。
【図９】オフセットコントロール用のアンプの回路構成の一例を示す回路図である。
【図１０】オフセットコントロール用のアンプの回路構成の他の例を示す回路図である（その１）。
【図１１】オフセットコントロール用のアンプの回路構成の他の例を示す回路図である（その２）。
【図１２】第２実施例に係る信号処理回路の回路構成を示すブロック線図である。
【図１３】第３実施例に係る信号処理回路の回路構成を示すブロック線図である。
【図１４】第４実施例に係る信号処理回路の回路構成を示すブロック線図である。
【図１５】従来例に係る信号処理回路の回路構成を示すブロック線図である。
【図１６】他の従来例に係る信号処理回路の回路構成を示すブロック線図である。
【図１７】サーボ領域におけるピット情報及びプリピット領域におけるアドレス情報（又はアクセス・コード）のトラックフォーマットと、これらの再生信号の信号波形を示す概念図である。
【図１８】サーボ領域におけるピット情報及びデータ領域におけるピットデータ情報のトラックフォーマットと、これらの再生信号の信号波形を示す概念図である。
【符号の説明】
１  第１のアナログ信号処理部
２  第２のアナログ信号処理部
３  第１のＡ／Ｄ変換器
４  第２のＡ／Ｄ変換器
５  第１のディジタル信号処理部
６  第２のディジタル信号処理部
７  ディレイ部
８  マスタクロック生成回路
９  データ処理回路
１０  システムコントローラ
７１  第１のセレクタ
７２  第２のセレクタ
７３，７５，７７  セレクタ
７４  共通のＡ／Ｄ変換器
７６  共通のアナログ信号処理部
【図１】
0003567466.tif 000002
【図２】
0003567466.tif 000003
【図３】
0003567466.tif 000004
【図４】
0003567466.tif 000005
【図５】
0003567466.tif 000006
【図６】
0003567466.tif 000007
【図７】
0003567466.tif 000008
【図８】
0003567466.tif 000009
【図９】
0003567466.tif 000010
【図１０】
0003567466.tif 000011
【図１１】
0003567466.tif 000012
【図１２】
0003567466.tif 000013
【図１３】
0003567466.tif 000014
【図１４】
0003567466.tif 000015
【図１５】
0003567466.tif 000016
【図１６】
0003567466.tif 000017
【図１７】
0003567466.tif 000018
【図１８】
0003567466.tif 000019