(57)【特許請求の範囲】
【請求項１】
半導体素子のポリシリコンゲート電極が形成されたシリコン基板の前記ゲート電極上にマグネトロンスパッタ装置により高融点金属を堆積して高融点金属膜を形成後、熱処理して前記高融点金属膜との界面に高融点金属シリサイド層を形成する半導体装置の製造方法において、
前記ゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ2以下となる条件で、前記高融点金属膜をマグネトロンスパッタ装置によりスパッタ堆積し、前記シリコン基板と前記ゲート電極との間に形成されるゲート絶縁膜のゲート耐圧が劣化しないようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
前記マグネトロンスパッタ装置は、プラズマ密度最大領域が前記シリコン基板の外側になるように、ターゲット及びカソードマグネットの大きさを設定して前記高融点金属膜をスパッタ堆積する構成であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記マグネトロンスパッタ装置は、前記シリコン基板側のホルダマグネットが該シリコン基板を有するウェハー側面を覆う状態で前記高融点金属をスパッタ堆積する構成であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記マグネトロンスパッタ装置は、プラズマ密度最大領域の近傍に有る荷電粒子密度の高い領域からの荷電粒子を、ホルダマグネットによる磁場でトラップしてウェハーに到達しないように、該ウェハー側のホルダマグネットの強度を設定して前記高融点金属をスパッタ堆積する構成であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記マグネトロンスパッタ装置は、ターゲットと前記シリコン基板を有するウェハーとの間の空間であって前記プラズマ密度最大領域よりウェハー側に存在する荷電粒子密度の高い領域に、導電体のコリメート板を挿入し、前記荷電粒子をコリメート板で捕捉する構成であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記コリメート板は、ターゲット表面との間隔が２４mm以上３９mm以下となる位置に挿入することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記コリメート板は、上面の形状が網状であることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記高融点金属は、チタン、コバルトおよびニッケルのいずれか一の金属であることを特徴とする請求項１乃至７のうちいずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にゲート、ソースおよびドレイン表面を自己整合的にシリサイド化することにより、低抵抗化を図るＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造方法の一つとして知られる従来のサリサイドプロセスでは、特開平２−４５９２３号公報に開示された方法がある。この従来の半導体装置の製造方法について、図３（ａ）〜図３（ｄ）の工程順に示した縦断面図を参照して説明する。
【０００３】
図３（ａ）に示すようにＰ型シリコン基板３０１にＮウェル３０２を既知の方法により形成する。次いで、Ｐ型シリコン基板３０１の表面にフィールド絶縁膜としてフィールド酸化膜３０３を選択酸化法により形成する。このフィールド酸化膜３０３に囲まれた活性領域に、順次シリコン酸化膜などのゲート絶縁膜３０４と多結晶シリコンを成長し、多結晶シリコンにリンを既知の手法によりドープして多結晶シリコンの電気抵抗の低減を図る。次いで、既知の手法であるフォトリソグラフィー法とドライエッチング法により、多結晶シリコンをパターンニングしてゲート電極３０５を形成する。
【０００４】
次に、フォトリソグラフィー法とイオン注入法により、図３（ａ）に示すように低濃度のＮ型不純物拡散層３１３と低濃度のＰ型不純物拡散層３１４を形成する。次いで、ゲート電極３０５の側面にシリコン酸化膜あるいはシリコン窒化膜から構成されるサイドウォール３０６を既知の化学気相成長（ＣＶＤ）技術とエッチング技術を用いて形成する。
【０００５】
次に、図３（ｂ）に示すようにフォトリソグラフィー法とイオン注入法により、Ｎ型不純物拡散層３０７とＰ型不純物拡散層３０８を形成する。かくして、ＬＤＤ構造としてＮ型ソース・ドレイン領域３０７、Ｐ型ソース・ドレイン領域３０８が形成される。次いで、ゲート電極である多結晶シリコンの表面と半導体基板表面の自然酸化膜を除去し、例えばチタン膜３０９をスパッタ堆積する。
【０００６】
次に、図３（ｃ）に示すように窒素雰囲気中で７００℃以下の急速熱処理（以下、ＲＴＡ）することにより、シリコンと接触するチタン膜３０９のみをシリサイド化し、Ｃ４９型構造のチタンシリサイド層３１０を形成する。また、この際、フィールド酸化膜３０３およびサイドウォール３０６と接触するチタン膜３０９と半導体基板上のチタン膜の一部は窒化されて窒化チタン膜３１１となる。
【０００７】
次に、図３（ｄ）に示すようにアンモニア水および過酸化水素水等の混合液などにより、選択的にウエットエッチングし、未反応チタンと窒化チタン膜３１１のみを除去する。次いで、前述のＲＴＡよりも高温（８００℃以上）のＲＴＡを行い、前記のＣ４９型構造のチタンシリサイド層３１０よりも電気抵抗率の低いＣ５４型構造のチタンシリサイド層３１２を形成する。
【０００８】
以上に示したサリサイドプロセスを用いることにより、多結晶シリコン３０５、Ｎ型およびＰ型不純物拡散層３０７、３０８の表面部分が自己整合的にシリサイド化されるために低抵抗化され、デバイスの高速化が図れる。このサリサイドプロセスは、必要とする領域に限って、選択的にシリサイド化できる利点がある。
【０００９】
ところで、従来のマグネトロンスパッタ装置１０は、一般的には、図８に示すように、スパッタ・チャンバ１２内に、ウェハーＷを載置させるウェハーホルダ１４と、ウェハーＷに離間して対面する位置にターゲットＴを保持するカソードマグネット１６とを備えている。
従来のマグネトロンスパッタ装置１０を使って、例えばポリシリコンゲート電極上にＣｏをスパッタして、Ｃｏシリサイド電極を形成する際、ゲート酸化膜に絶縁不良が生じたチップが、ウェハー上に発生すること、特にウェハー周辺部に発生することが多く、製品歩留りを向上させる上で、問題になっていた。
【００１０】
ここで、従来のマグネトロンスパッタ装置１０を使って、以下のスパッタ条件でゲート電極のポリシリコン上にＣｏをスパッタしてＣｏ膜を成膜し、次いでＲＴＡを施してＣｏシリサイド化を行っ後、ゲート酸化膜の絶縁耐圧の良否をウェハーのチップ毎に試験した結果を示す。
本試験では、従来のマグネトロンスパッタ装置１０を使って、図９に示すように、シリコン基板２０上に形成されたゲート電極のポリシリコン膜２２上にＣｏをスパッタしてＣｏ膜２４を成膜し、次いでＲＴＡを施してＣｏシリサイド層を形成する。図９は、スパッタリングによりＣｏ膜２４をゲート電極のポリシリコン膜２２上に成膜した状態を示す。図９中、２６はＳｉＮ等からなるサイドウォール、２８はゲート酸化膜である。
スパッタリング条件
チャンバ圧力  ：５〜１５ｍＴｏｒｒ
ガス流量      ：Ａｒ／５０〜１００ｓｃｃ／ｍ
スパッタパワー：１．５ｋＷ
しかし、従来のマグネトロンスパッタ装置１０を使ったＣｏスパッタリングでは、図１１に示すように、特にウェハーの周辺部のチップのゲート酸化膜に、絶縁不良が発生し、ゲート酸化膜の絶縁耐圧が所定値以上の良好なチップのウェハー全体のチップに対する百分率、いわゆる良品率は、図１９に実験例１と実験例２の結果と合わせ示すように、４６％程度であった。
図１１では、ゲート酸化膜に重度の絶縁不良が発生しているチップは、黒色で、軽度の絶縁不良が発生しているチップは、灰色で彩色されている。
【００１１】
【発明が解決しようとする課題】
しかるに、上記の従来の半導体装置の製造方法では、ゲートポリシリコンを形成した後、ゲートポリシリコン上に高融点金属をスパッタ堆積すると、その際に、プラズマから発生する電荷によりゲート電極３０５がチャージアップし、ゲート耐圧が劣化するという問題があった。
【００１２】
ゲート電極および拡散層上のみにシリサイドを形成する方法として、サリサイドプロセスが有効な方法であるが、高融点金属をスパッタする際の下地構造は、ゲート電極３０５の表面の自然酸化膜は除去されており、ゲート電極３０５は既に不純物がドープされてかつ、フローティングゲートとなっている。
【００１３】
そのため、スパッタ時、特にスパッタ放電中あるいは待機時の放電からシャッターが開いてウェハーへスパッタ堆積が開始された瞬間にゲート電極部に電荷が発生し、その電荷がゲート絶縁膜３０４を流れて、ゲート耐圧が劣化するという問題が発生する。この現象は、ゲート絶縁膜３０４の膜厚が薄膜化や高集積化するにつれて顕著であり、微細化が進むにつれて深刻な問題となっている。
【００１４】
本発明は上記の点に鑑みなされたもので、半導体基板上に選択的に形成される絶縁膜間に高融点金属シリサイド層を形成する半導体装置の製造方法において、スパッタ装置によるゲート耐圧の劣化が生じない条件で高融点金属をスパッタする半導体装置の製造方法を提供することを目的とする。
【００１５】
また、本発明の他の目的は、高信頼性及び低抵抗化が可能なＭＯＳ型電界効果トランジスタを製造し得る半導体装置の製造方法を提供することにある。
【００１６】
また、前述したように、従来のマグネトロンスパッタ装置を使って、Ｃｏ、Ｔｉ、Ｎｉ、Ｗ等の高融点金属をポリシリコン膜上にスパッタしてシリサイド化を施す際に、ゲート酸化膜の絶縁性が低下するという問題があった。そこで、本発明の更なる目的は、ゲート電極に高融点金属シリサイド膜を形成する際、ゲート酸化膜の絶縁耐圧の劣化が生じないようにして、高融点金属をポリシリコン膜上にスパッタできる、半導体装置の製造方法を提供することである。
【００１７】
【課題を解決するための手段】
上記本発明の更なる目的を達成するために、本発明に係る半導体装置の製造方法は、半導体素子のポリシリコンゲート電極が形成されたシリコン基板の全面にマグネトロンスパッタ装置により高融点金属を堆積して高融点金属膜を形成後、熱処理して前記高融点金属膜との界面に高融点金属シリサイド層を形成する半導体装置の製造方法において、前記ゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ2以下となる条件で、前記高融点金属膜をマグネトロンスパッタ装置によりスパッタ堆積し、前記シリコン基板と前記ゲート電極との間に形成されるゲート絶縁膜のゲート耐圧が劣化しないようにしたことを特徴としている。
【００１８】
ここで、上記のマグネトロンスパッタ装置は、プラズマ密度最大領域がシリコン基板の外側になるように、ターゲットの大きさを設定して高融点金属をスパッタ堆積する構成である。
【００１９】
また、上記マグネトロンスパッタ装置は、シリコン基板側のホルダマグネットがシリコン基板を有するウェハー側面を覆う状態で高融点金属をスパッタ堆積する構成でもよく、またプラズマ密度最大の領域がシリコン基板を有するウェハーより上方になるように、ウェハー側のホルダマグネットの強度を設定して高融点金属をスパッタ堆積する構成でもよい。
【００２０】
更に、上記のマグネットロンスパッタ装置は、ターゲットとシリコン基板を有するウェハーとの間の空間に、導電体のコリメート板を挿入した状態で高融点金属をスパッタ堆積する構成でもよい。なお、上記の高融点金属は、チタン、コバルトおよびニッケルのいずれか一の金属であることが望ましい。
【００２１】
本発明では、ゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ２  以下になる条件で高融点金属のスパッタ堆積を行い、ゲート耐圧の劣化を生じさせないようにするものである。
【００２２】
このことの作用について説明する。図４は自然酸化膜をフッ酸を用いてエッチングした後、チタンをスパッタ堆積し、次いで、熱処理を行わずにアンモニア水と過酸化水素水の混合液により、堆積したチタンをウエットエッチングしたウェハーのゲート耐圧の良品率を示す。比較として、スパッタを行わずに測定したものも示してある。
【００２３】
チタンをスパッタし、すぐにウェットエッチングした場合はゲートの初期耐圧不良が起こっており、スパッタ中にゲート耐圧が大幅に劣化するため、その場合のゲート良品率は図４にＩで示すように、チタンをスパッタしない場合のゲート良品率ＩＩに比べて良品率が低い。
【００２４】
図５はスパッタ堆積する際、コリメート板をウェハーとターゲット間に挿入した場合のゲート耐圧良品率を、コリメート板を挿入しないでスパッタ堆積した場合のゲート耐圧良品率と、スパッタ堆積しない場合のゲート耐圧良品率とを対比して示す。この場合も図４と同様にスパッタ後熱処理を行わずにウェットエッチングし測定している。
【００２５】
スパッタ堆積する際、コリメート板をウェハーとターゲット間に挿入した場合のゲート耐圧良品率は図５にＩＶで示す如く、スパッタ堆積しない場合のゲート耐圧良品率Ｖと同様１００％であり、同図にＩＩＩで示すようにチタンをスパッタし、すぐにウェットエッチングした場合のゲート耐圧良品率に比べて、スパッタによるゲート耐圧の劣化が起こっておらず、良好なゲート耐圧が得られていることがわかる。
【００２６】
この場合には、コリメート板がウェハーとターゲット間に挿入されているためにウェハーに到達するはずの電荷がコリメート板に流れて、ゲート電極のチャージアップが抑制されており、ゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ２  以下になるようなスパッタ堆積ができるためである。
【００２７】
通常コリメートスパッタは、コンタクトホールの底部にチタンを異方性良く堆積し、スパッタ膜のカバレッジを改善するためのものである。しかし、この場合においては、既成のコリメート板を用いて行わなくてもよく、電気的にアースされている例えば網状の板をウェハーとターゲットの間に挿入されていればよく、コリメートスパッタを用いて得られた結果と同様の結果が得られる。
【００２８】
このように、サリサイド構造を有したフローティングゲート電極上に高融点金属をスパッタ堆積する場合には、ウェハーへ到達する電荷量を制御する方法として、プラズマから不要な電荷を発生しないようにするか、発生した電荷をウェハーに到達しないようにするかが考えられる。そのため、上述の２種類あるいはそれらを組み合わせることでゲート耐圧特性を向上させることができる。
【００２９】
本発明者は、上述した本発明の目的を達成できるスパッタ装置を実現するために、研究の末に、ゲート酸化膜の絶縁不良が発生する原因は、ターゲット近傍の荷電粒子が、ウェハー表面に到達し、ゲート電極のポリシリコン膜及びゲート酸化膜を貫通してシリコン基板に貫入することにあると見い出した。即ち、ゲート酸化膜の絶縁耐圧の劣化が生じる原因は、プラズマ近傍（ウェハー側）に存在する高荷電粒子密度領域から荷電粒子が飛来してウェハーに衝突する衝突確率が増大するからであると推測した。
ターゲットのエロージェン測定から明らかなように、プラズマ密度の高い領域は、ターゲットの直径方向について、中央部よりも周辺部に集中している。そして、プラズマ密度の高い領域は、ターゲットからウェハーに向かう方向に見て、ターゲットの極く近傍に存在するが、荷電粒子密度の高い領域は、むしろプラズマ領域のウェハー側に存在していると考えられる。
そこで、荷電粒子が、ウェハー上に飛来し、衝突するのを防止するために、ターゲットに近い位置であって、しかもプラズマ領域から僅かにウェハー側に離れた位置にコリメート板を配置して、荷電粒子をコリメート板により捕捉することを着想し、更には、ターゲットとコリメート板との位置関係を研究して、本発明を完成するに到った。
【００３０】
上述した本発明の更なる目的を達成するために、上述の知見に基づいて、本発明に係るスパッタ装置は、ターゲットホルダに保持されたターゲットと、ターゲットに対面させるようにして、ターゲット金属を堆積させるウェハーを保持するウェハーホルダとを備え、ターゲット金属をウェハー上にスパッタリングするスパッタ装置において、ターゲットホルダと、ウェハーホルダとの間に、ターゲットからウェハーに向けて貫通した多数個の貫通孔を有する導電体からなるコリメート板を接地した状態でターゲット表面との間隔が２４mm以上３９mm以下となる位置に介在させることを特徴としている。
【００３１】
後述の実験例１及び２の結果から判るように、コリメート板の介在効果は、コリメート板のターゲットに対する位置によって大幅に異なり、ゲート酸化膜の絶縁耐圧の劣化防止に関し、コリメート板のターゲットに対する位置には、臨界的な意義がある。そこで、本発明の好適な実施態様では、コリメート板が、ターゲットホルダに対して第１の間隔Ｄ１以下で第２の間隔Ｄ２ 以上の範囲の間隔で配置されていて、更に好適には、スパッタ装置は、コリメート板を前記範囲の間隔内に位置決めし、保持する位置調整手段を備えている。第１の間隔Ｄ１及び第２の間隔Ｄ２は、スパッタ装置の構造により、またスパッタリング条件により、それぞれ、異なるものの、実用的には、後述する理由から、第１の間隔Ｄ１が３９mmであり、第２の間隔Ｄ２ が２４mmである。
【００３２】
また、コリメート板の表面積に対する全貫通孔の開口面積の総和の比率、開口率は高い方がよく、また、コリメート板の貫通孔の形状及び寸法に制約はないものの、好適には、コリメート板は、貫通孔のアスペクト比が０．７以上１．３以下の網状板である。
【００３３】
本発明は、グロー放電によりスパッタリングを行うスパッタ装置である限り、スパッタ装置の種類、形式に制約はなく適用でき、例えば、直流スパッタ装置、高周波（ＲＦ）スパッタ装置及びマグネトロンスパッタ装置に適用できる。
【００３４】
コリメート板がターゲットとウェハーとの間に介在する場合、ゲート絶縁膜の初期耐圧劣化の程度は、コリメート板とターゲットホルダとの距離、コリメート板のアスペクト比及びスパッタレートに依存すると考えられる。
【００３５】
コリメート板が介在しない場合、高荷電粒子領域から飛来する荷電粒子が直接的にウェハーに衝突する確率は、ウェハー周辺部ほど高く、従ってウェハ周辺部のゲート絶縁膜の初期耐圧劣化の程度がウェハー中央部に比べて激しい。
例えばマグネトロンスパッタ装置の場合、マグネトロンスパッタ装置毎にカソードマグネットの形状、寸法が異なり、その結果、ターゲット直径方向のプラズマ密度分布、ひいては荷電粒子の分布が異なるため、劣化パターン（マップ）は、各装置に固有なパターンとなるものの、一般的な傾向として、ウェハー周辺部ほど劣化が激しい。
また、コリメート板が介在しない場合、ウェハ中央部でも、コリメート板を介在させた場合に比べて、ゲート・ソース／ドレイン間のリーク電流の増大などが計測されており、スパッタ時にゲート酸化膜にダメージが与えられていることは明らかである。
【００３６】
コリメート板とターゲットホルダとの距離（Ｔ／Ｃ間距離）は、この高荷電粒子密度域から直接飛来する荷電粒子を捕捉する確率が高くなるように決定されるべき因子であって、前述したように、コリメート板の介在効果は、コリメート板のターゲットに対する位置によって大幅に異なり、コリメート板のターゲットに対する位置には臨界的な意義がある。例えば、Ｔ／Ｃ間距離が５０ｍｍ以上であると、コリメート板の介在効果は大幅に低下する。
Ｔ／Ｃ間距離を短くして、荷電粒子のコリメート板に対する入射角度を大きくすれば、荷電粒子のコリメータ板での捕捉確率を高めることができるので、荷電粒子の飛来、衝突によるゲート酸化膜の絶縁耐圧の劣化を効果的に防止できる。しかし、逆に、Ｔ／Ｃ間距離が短すぎると、高密度プラズマ存在領域にコリメート板が接触するために、コリメート板がスパッタリングされて削られる恐れがあり、非常に危険であるから、その見地からＴ／Ｃ間距離には許容最短距離（例えば２４ｍｍ）が設定される。
【００３７】
また、コリメート板のアスペクト比を大きくすることは、前述の高荷電粒子密度域からの荷電粒子を捕捉する確率が高くなるので、ゲート酸化膜の初期絶縁耐圧の劣化防止に有効である。しかし、アスペクト比が大きすぎると、スパッタ金属が捕捉されるので、スパッタレートが低下する。
【００３８】
【発明の実施の形態】
次に本発明の各実施の形態について、図面と共に説明する。
本発明に係る半導体装置の製造方法の第１の実施形態
図１は本発明になる半導体装置の製造方法の第１の実施の形態の各工程の素子断面図を示す。まず、図１（ａ）に示すようにＰ型シリコン基板１０１にＮウェル１０２を既知の方法により形成する。次いで、Ｐ型シリコン基板１０１の表面にフィールド絶縁膜としてフィールド酸化膜１０３を選択酸化法により形成する。このフィールド酸化膜１０３に囲まれた活性領域に、順次シリコン酸化膜などのゲート絶縁膜１０４と多結晶シリコンを成長し、多結晶シリコンにリンを既知の手法によりドープして多結晶シリコンの電気抵抗の低減を図る。
【００３９】
次いで、既知の手法であるフォトリソグラフィー法とドライエッチング法により、多結晶シリコンをパターンニングして図１（ａ）に示すようにゲート電極１０５を形成する。次に、フォトリソグラフィー法とイオン注入法により、低濃度のＮ型不純物拡散層１１３と低濃度のＰ型不純物拡散層１１４を形成する。次いで、ゲート電極１０５の側面にシリコン酸化膜あるいはシリコン窒化膜から構成されるサイドウォール１０６を既知のＣＶＤ技術とエッチング技術を用いて形成する。
【００４０】
次に、図１（ｂ）に示すように、フォトリソグラフィー法とイオン注入法により、Ｎ型不純物拡散層のソース・ドレイン領域１０７とＰ型不純物拡散層のソース・ドレイン領域１０８を形成する。かくして、ＬＤＤ構造としてＮ型ソース・ドレイン領域１０７、Ｐ型ソース・ドレイン領域１０８が形成される。
【００４１】
次いで、ゲート電極１０５である多結晶シリコンの表面と半導体基板表面の自然酸化膜を除去し、例えばゲート電極１０５に到達する電荷量Ｑが５Ｃ／ｃｍ２  以下になるような条件とするマグネトロンスパッタ装置を使用して、高融点金属であるチタンをスパッタ堆積してチタン膜１０９を形成する。この際、使用するマグネトロンスパッタ装置には、ウェハーとターゲット間にコリメート板のような例えば網状の導電体を挿入してスパッタを行う。
【００４２】
図６は本発明方法の第１の実施の形態で使用するマグネトロンスパッタ装置の一例の構成図を示す。図６（ａ）に示すマグネトロンスパッタ装置は、チャンバ６１内にウェハーホルダ６２上にウェハー６３が載置され、これに離間対向する位置にカソードマグネット６４とターゲット６５が配置され、ウェハー６３とターゲット６５との間の空間位置にコリメート板６６が配置されている。
【００４３】
通常用いるコリメート板は、スパッタ粒子の異方性を高めるものであり、網のアスペクト比が１程度のものであるが、このスパッタ装置で用いるコリメート板６６は、図６（ｂ）に上面図を示すように、網状の導電体からなる構成である。なお、このコリメート板６６は、単に導電性のある板をウェハーとターゲット間に挿入すればよく、コリメート板６６のアスペクト比および寸法、形状は任意であり、また、ウェハー６３の全面を覆っている必要もなく、プラズマ強度分布が高いあるいは電荷が発生しやすい領域だけをカバーしていればよい。
【００４４】
さらに、また、このコリメート板６６の形状はスパッタ装置によって寸法、形状を調整すればいいものである。なお、このコリメート板６６の網状の導電体は、設地電位として用いてもよいが、プラズマ状態に対応して、電位を与えることによりさらに効果が上がる。また、第１の実施の形態では、チタン膜を１０９を堆積した例を示しているが、コバルト、ニッケル等の他の高融点金属を堆積するようにしても同様の効果が得られることは勿論である。
【００４５】
次に図１（ｃ）に示すように、窒化雰囲気中で７００℃以下の急速熱処理（ＲＴＡ）することにより、多結晶シリコンであるゲート電極１０５の表面およびソース・ドレイン領域１０７および１０８と接触するチタン膜１０９の界面のみにＣ４９型構造のチタンシリサイド層１１０を形成する。また、この際、フィールド酸化膜１０３およびサイドウォール１０６と接触するチタン膜１０９と半導体基板上のチタン膜１０９の一部は窒化されて窒化チタン膜１１１となる。
【００４６】
次に図１（ｄ）に示すように、アンモニア水および過酸化水素水等の混合液などにより、選択的にウェットエッチングし、未反応チタンと窒化チタン膜１１１のみを除去する。次いで、前述のＲＴＡよりも高温（８００℃以上）のＲＴＡを行い、前記のＣ４９型構造のチタンシリサイド層１１０よりも電気抵抗率の低いＣ５４型構造のチタンシリサイド１１２を形成する。
【００４７】
このようにして製造されたＭＯＳ型電界効果トランジスタは、スパッタによるゲート耐圧の劣化が起こっておらず、良好なゲート耐圧が得られている。コリメート板６６がウェハー６３とターゲット６５間に挿入されているために、ウェハー６３に到達するはずの電荷がコリメート板６６に流れて、ゲート電極１０５のチャージアップが抑制されいるためである。
【００４８】
このようにサリサイド構造を有したフローティングゲート電極上に高融点金属をスパッタ堆積する場合には、ウェハーへ到達する電荷量を制御する方法として、発生した電荷をウェハーに到達しないようにすることでゲート耐圧特性を向上させることができる。
本発明に係る半導体装置の製造方法の第２の実施形態
図２（ａ）に示すようにＰ型シリコン基板２０１にＮウェル２０２を既知の方法により形成する。次いで、Ｐ型シリコン基板２０１の表面にフィールド絶縁膜としてフィールド酸化膜２０３を選択酸化法により形成する。このフィールド酸化膜２０３に囲まれた活性領域に、順次シリコン酸化膜などのゲート絶縁膜２０４と多結晶シリコンを成長し、多結晶シリコンにリンを既知の手法によりドープして多結晶シリコンの電気抵抗の低減を図る。次いで、既知の手法であるフォトリソグラフィー法とドライエッチング法により、多結晶シリコンをパターンニングし図２（ａ）に示すように、ゲート電極２０５を形成する。
【００４９】
次に、フォトリソグラフィー法とイオン注入法により、低濃度のＮ型不純物拡散層２１３と低濃度のＰ型不純物拡散層２１４を形成する。次いで、ゲート電極２０５の側面にシリコン酸化膜あるいはシリコン窒化膜から構成されるサイドウォール２０６を既知のＣＶＤ技術とエッチング技術を用いて形成する。
【００５０】
次に、図２（ｂ）に示すようにフォトリソグラフィー法とイオン注入法により、Ｎ型不純物拡散層のソース・ドレイン領域２０７とＰ型不純物拡散層のソース・ドレイン領域２０８を形成する。次いで、ゲート電極２０５である多結晶シリコンの表面と半導体基板表面の自然酸化膜を除去し、例えばゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ２  以下になるような条件とするマグネトロンスパッタ装置を用いて、高融点金属であるチタンをスパッタ堆積してチタン膜２０９を形成する。
【００５１】
このときに使用するマグネトロンスパッタ装置の構成を図７（ｂ）、（ｄ）または（ｅ）に示す。従来のスパッタ装置として、図７（ａ）に示す如く、チャンバ７１内にウェハーホルダ７２上にウェハー７３が載置され、ウェハー７３に離間対向する位置にターゲット７４が配置された、ホルダーマグネットがない構造のスパッタ装置が知られているが、このものは発明者らの詳細な実験結果により、プラズマ７５のプラズマ密度が最大の領域が最もゲート初期耐圧劣化が見られた。
【００５２】
これに対して、図７（ｂ）に示すマグネトロンスパッタ装置は、ホルダーマグネットがない構造のマグネトロンスパッタ装置において、プラズマ７７のプラズマ密度最大の領域が基板（ウェハー）外側になるように、大きさを設定したターゲット７６を用いた構造のマグネトロンスパッタ装置であり、上記のチタン膜２０９をスパッタ堆積した場合には、プラズマ７７から発生した電荷がウェハー７３に到達しないようにできるため、良好な電気特性が得られた。
【００５３】
また、図７（ａ）及び（ｂ）に示したマグネトロンスパッタ装置は、プラズマ７５、７７がウェハー７３に直接接触している構造であるが、従来のマグネトロンスパッタ装置には図７（ｃ）に示すように、プラズマ８０がウェハー７３に接しない状態でホルダマグネット７９が装着されている構造のマグネトロンスパッタ装置も知られている。すなわち、この従来のマグネトロンスパッタ装置では、チャンバ７１内にウェハーホルダ７２上にホルダマグネット７９を介してウェハー７３が載置されており、ターゲット７４からのプラズマ８０はウェハー７３には接しない。
【００５４】
しかし、この従来のマグネトロンスパッタ装置でも、プラズマから発生した電荷（Ａｒ＋あるいは電子）がウェハー７３に到達することにより、同様にゲート初期耐圧不良が生じ、発明者の詳細な実験結果より、ウェハー７３周辺部にゲート初期耐圧の劣化箇所が見られた。
【００５５】
そこで、このホルダーマグネットがある構造のマグネトロンスパッタ装置として、この実施の形態では、図７（ｄ）または図７（ｅ）に示した構造のマグネトロンスパッタ装置を使用してチタン膜２０９をゲート電極に到達する電荷量Ｑが５Ｃ／ｃｍ２  以下になるような条件でスパッタ堆積する。図７（ｄ）に示すマグネトロンスパッタ装置は、プラズマを安定化させるために取り付けられているホルダマグネット８１を、ウェハー７３の側面を覆う形状とした点に特徴があり、これにより、プラズマ８２から発生した電荷を、ホルダマグネット８１の磁場によりトラップすることにより、ゲート初期耐圧不良を抑制することができる。
【００５６】
また、図７（ｅ）に示すマグネトロンスパッタ装置は、プラズマを安定化させるために取り付けられているホルダマグネット８３の磁界強度を、プラズマ８４のプラズマ最大領域がウェハー８３より上部にあるように設定した点に特徴があり、これにより、プラズマ８４から発生した電荷を、ホルダマグネット８３の磁場によりトラップすることにより、ゲート初期耐圧不良を抑制することができる。
【００５７】
図７（ｄ）あるいは図７（ｅ）に示した構造のマグネトロンスパッタ装置の場合には、ホルダマグネット８１、８３から発生した磁場により電荷がトラップされたことで、周辺部にも劣化箇所は見られず良好な電気特性が得られた。実際には、マグネトロンスパッタ装置の構造によってゲート初期耐圧の劣化の程度が変化するため、上述のプラズマ最大領域を変更する方法とウェハー側のホルダマグネットにより発生する磁場によってトラップする方法の組み合わせで最適化する場合も考えられる。
【００５８】
この第２の実施の形態では、チタンを堆積した例を示しているが、コバルト、ニッケル等の他の高融点金属を堆積するようにしても同様の効果が得られることは勿論である。
【００５９】
再び図２に戻って説明するに、次に図２（ｃ）に示すように窒素雰囲気中で７００℃以下の急速熱処理（ＲＴＡ）をすることにより、多結晶シリコンであるゲート電極２０５の表面およびソース・ドレイン領域１０７および１０８と接触するチタン膜１０９の界面のみにＣ４９型構造のチタンシリサイド２１０を形成する。また、この際、図２（ｃ）に示すように、フィールド酸化膜２０３およびサイドウォール２０６と接触するチタン膜２０９と半導体基板上のチタン膜２０９の一部は窒化されて窒化チタン膜２１１となる。
【００６０】
次に、図２（ｄ）に示すように、アンモニア水および過酸化水素水等の混合液などにより、選択的にウェットエッチングし、未反応チタンと窒化チタン膜２１１のみを除去する。次いで、前述のＲＴＡよりも高温（８００℃以上）のＲＴＡを行い、前記のＣ４９型構造のチタンシリサイド２１０よりも電気抵抗率の低いＣ５４型構造のチタンシリサイド２１２を形成する。
【００６１】
この実施の形態では、マグネトロンスパッタ装置構成を図７（ｂ），（ｄ）または（ｅ）のような構造にすることで、プラズマから発生する電荷がウェハーに到達せず、ゲート初期耐圧劣化が抑えられる。更に、第１の実施の形態で用いるマグネトロンスパッタ装置では導電体の網状のコリメート板を挿入しているため、スパッタされた膜が導電体の網状のコリメート板に堆積されることによりウェハー上へのスパッタレートの低下やパーティクル等の問題のため、コリメート板の交換の必要があるのに対し、この第２の実施の形態で用いるマグネトロンスパッタ装置では、導電体の網状のコリメート板を挿入していないため、コリメート板の交換の必要がなくなり、装置を安定に維持し易いという利点もある。
【００６２】
なお、以上の第１および第２の実施の形態では、ゲート及び拡散層上に同時にシリサイドを形成する方法について示したが、ポリサイドゲート（ＷＳｉｘ／Ｐｏｌｙ−Ｓｉ）、ポリタメルゲート（Ｗ／ＷＮｘ／Ｐｏｌｙ−Ｓｉ）あるいは、メタルゲート（Ｗ／ＳｉＯ２）構造等のフローティングゲート上に高融点金属をスパッタして拡散層上にシリサイドを形成する場合についても、本発明を適用できることは勿論である。
【００６３】
本発明に係るスパッタ装置の実施形態例
本実施形態例は、本発明に係るスパッタ装置をマグネトロンスパッタ装置に適用した実施形態の一例であって、図１０（ａ）は本実施形態例のマグネトロンスパッタ装置の構成を示す模式的断面図、図１０（ｂ）はコリメート板の平面図、図１０（ｃ）はコリメート板の側面図である。図１０中、図８と同じ部品、部位には同じ符号を付している。
本実施形態例のマグネトロンスパッタ装置３０は、図１０に示すように、基本的には、前述の図６に示したマグネトロンスパッタ装置と同じ構成を備えており、スパッタ・チャンバ１２内に、ウェハーＷを載置させるウェハーホルダ１４と、ウェハーＷに対して離間、対面する位置にターゲットＴを保持するカソードマグネット１６と、ウェハーホルダ１４とカソードマグネット１６との間に設けられた網板状のコリメート板３２とを備えている。
【００６４】
コリメート板３２は、スパッタ粒子の異方性を高めると共に荷電粒子を捕捉するために設けられており、図１０（ｂ）に示すように、正六角形を連続させた網形状の、導電体からなる網状板として構成され、接地されている。コリメート板３２の正六角形の網目又は孔は、ターゲットＴからウェハーＷに向かって貫通し、網目又は孔のアスペクト比は１である。即ち、コリメート板の厚さｔ（図１０（ｃ）参照）と網目又は孔の径Ｄ（網目又は孔の最大径、図１０（ｂ）参照）とは同じ長さである。
また、コリメート板３２は、位置調整機構３４により、コリメート板３２の面からカソードマグネット１６のターゲット保持面までの距離（Ｔ／Ｃ間距離、図１０（ａ）では、Ｌ１  で表示）が変更され、その位置に保持されるようになっている。位置調整機構３４は、既知の機構であって、油圧シリンダ、エアシリンダ等の駆動装置によりコリメート板３２を上下に自在に昇降させる。
なお、コリメート板３２の広さは、コリメート板３２がウェハーＷの全面を覆っている必要もなく、プラズマ強度分布が高い、あるいは荷電粒子が発生しやすい領域だけをカバーしておればよい。
【００６５】
実験例１
アネルバ（株）製のモデル番号Ｉ−１０６０にコリメート板を装着した、本実施形態例のマグネトロンスパッタ装置３０と同じ構成の実験装置を使って、スパッタリング実験を行った。以下に、実験装置の仕様を簡単に示す。
ターゲット
厚さ        ：３ｍｍ
直径        ：１２インチ
ウェハーホルダ
ウェハー寸法：６インチ径又は８インチ径
チャック方式：クランプチャック
コリメート板
孔径Ｄ      ：２３ｍｍ
厚さｔ      ：２３ｍｍ
孔の形状    ：正六角形の連続形状
アスペクト比：１
材質        ：ステンレス鋼
【００６６】
上述の実験装置で、カソードマグネット１６のターゲット保持面とウェハーＷの表面との距離（Ｔ／Ｓ間距離、図１０（ａ）では、Ｌ２  で表示）を１０３ｍｍに調整し、かつカソードマグネット１６のターゲット保持面とコリメート板３２の対向面との距離Ｌ１  を３４ｍｍにに調整して、ウェハーホルダ１４とカソードマグネット１６との間に印加するスパッタ電力を１．０ｋＷ、１．５ｋＷ及び２．０ｋＷに変えて、以下のスパッタリング条件でＣｏをスパッタし、膜厚１００ÅのＣｏ膜を図９に示すポリシリコン膜上に成膜した。
スパッタリング条件
ホルダ温度  ：室温
チャンバ圧力：３〜８ｍＴｏｒｒ
次いで、ゲート酸化膜の絶縁耐圧の良否をチップ毎に調べ、図１２（ａ）〜（ｃ）に示すように、ゲート酸化膜の重度絶縁不良のチップを黒色、及び軽度絶縁不良のチップを灰色に彩色した。
【００６７】
実験例２
実験例１と同じ実験装置を使い、カソードマグネット１６のターゲット保持面とウェハーＷの表面との距離Ｌ２  を１１３ｍｍに調整し、かつカソードマグネット１６のターゲット保持面とコリメート板３２の対向面との距離Ｌ１  を２４ｍｍ、２９ｍｍ、３４ｍｍ、３９ｍｍ、４４ｍｍ及び５６ｍｍに変更し、かつ同じＬ１  でウェハーホルダ１４とカソードマグネット１６との間に印加するスパッタ電力を１．０ｋＷ、１．５ｋＷ及び２．０ｋＷに変えて、計１８回の相互に異なる条件でＣｏスパッタリングを行った。尚、その他の条件は、実験例１と同じスパッタリング条件と同じである。
次いで、ゲート酸化膜の絶縁耐圧の良否をチップ毎に調べ、図１３（ａ）〜（ｃ）から図１８（ａ）〜（ｃ）に示すように、ゲート酸化膜の重度絶縁不良のチップを黒色、及び軽度絶縁不良のチップを灰色に彩色した。
【００６８】
図１９に示すように、スパッタ電力をパラメータとして、実験例１と２の実験結果を集計した。図１９では、横軸にＬ１  、縦軸にゲート酸化膜の良品率（％）を取っている。
図１９から判る通り、スパッタ電力の大小にかかわらず、Ｌ１  が３９ｍｍ以下では、良品率がほぼ１００％に達し、一方、Ｌ１  が４４ｍｍ以上では、良品率は６０％以下に急激に低下する。即ち、ゲート酸化膜の良品率、即ちコリメート板３２の介在効果に関し、コリメート板３２のターゲット、又はカソードマグネットに対する明確な臨界的位置が、３９ｍｍと４４ｍｍの間に存在することが判る。
図１９の左端の棒グラフは、コリメート板を介在させないときの良品率の数値であって、Ｌ１  が５６ｍｍのときの良品率とほぼ同じである。
【００６９】
実験例３
実験例１と同じ実験装置を使い、カソードマグネットに対するコリメート板の距離Ｌ１  を２９ｍｍ、カソードマグネットとウェハーホルダとの距離Ｌ２  を６８ｍｍに設定して、以下のスパッタリング条件の下でスパッタ電力（ｋＷ）とゲート酸化膜の良品率との関係を調べ、その結果を図２０に示した。また、比較のために、コリメート板を備えていないこと除いて実験装置と同じ構成のマグネトロンスパッタ装置を使って、スパッタリングを行い、その結果も合わせて図２０に示した。
スパッタリング条件
チャンバ圧力  ：８〜１０ｍＴｏｒｒ
ガス流量      ：８０〜１００ｓｃｃ／ｍ
スパッタパワー：１．５ｋＷ
図２０から判る通り、本発明で特定した距離関係でコリメート板を設けることにより、コリメート板を備えないマグネトロンスパッタ装置に比べて、本実施形態例のマグネトロンスパッタ装置は、ゲート酸化膜の良品率のスパッタ電力依存性が極めて低い。
【００７０】
実験例４
実験例１と同じ実験装置を使い、カソードマグネットに対するコリメート板の距離Ｌ１  を２９ｍｍ、カソードマグネットとウェハーホルダとの距離Ｌ２  を６８ｍｍに設定して、以下のスパッタリング条件の下でスパッタレート（Å／ｓｅｃ  ）とゲート酸化膜の良品率の関係を調べ、その結果を図２１に表示した。また、比較のために、コリメート板を備えていないこと除いて本実施形態例の同じ構成のマグネトロンスパッタ装置を使って、スパッタリングを行い、その結果も合わせて図２１に表示した。
スパッタリング条件
チャンバ圧力  ：８〜１０ｍＴｏｒｒ
ガス流量      ：８０〜１００ｓｃｃ／ｍ
スパッタパワー：１．５ｋＷ
図２１から判る通り、本発明で特定した距離関係でコリメート板を設けることにより、コリメート板を備えないマグネトロンスパッタ装置に比べて、本実施形態例のマグネトロンスパッタ装置は、良品率のスパッタレート依存性が低い。
【００７１】
ところで、スパッタレートを上げることにより、導電性の金属（もしくは金属珪化物）がウェハー表面を速やかに覆うため、荷電粒子はゲートの深さ方向よりもウェハの水平方向に進むようになり、ゲート酸化膜の初期耐圧劣化確率は低くなる。
従って、スパッタレートを上げることは、図２１に示すように、ゲート酸化膜の初期絶縁耐圧の劣化防止に有効である。但し、スパッタレートが速過ぎると、ウェハーの面内膜厚分布差が増大し、更には高温スパッタ時のシリサイド化反応量の減少なども懸念されるために、高スパッタレートでのスパッタは、余り好ましくない。実験例３のスパッタパワーを２．６ｋＷにすることで、スパッタレートを上げると、コリメート板をカソードマグネット１６のカソード保持面に対する距離を５０ｍｍにした場合でも、良品率は９８％であることが検証された。
なお、スパッタレートを上げてゲート酸化膜の絶縁耐圧の劣化防止を図ろうとしても、スパッタが始まった直後には荷電粒子のゲートへの飛来を遮断する導電性の金属膜が成膜されていないので、コリメート板を介在させた場合に比べて、ゲート酸化膜の初期耐圧劣化防止の効果が低い。
また、装置メーカの異なるエンジュラ（ＡＭＡＴ  ＥＮＤＵＲＡ  ）での結果で、４６．５ｍｍでも満足する結果が得られた。
【００７２】
実験例５
実験例１及び実験例２で使用した本実施形態例のマグネトロンスパッタ装置を使い、カソードマグネットに対するコリメート板の距離Ｌ１  を３４ｍｍ、カソードマグネットとウェハーホルダとの距離Ｌ２  を１０３ｍｍに設定し、印加電圧を１．５ｋＷに固定し、かつガス圧を５ｍＴｏｒｒ、８ｍｍＴｏｒｒ、１０ｍＴｏｒｒ、及び１５ｍＴｏｒｒに設定して、それぞれ、Ｃｏスパッタリングを行い、ゲート酸化膜の良品率のガス圧依存性を関係を調べた。
その結果、５ｍＴｏｒｒ、８ｍｍＴｏｒｒ、１０ｍＴｏｒｒ、及び１５ｍＴｏｒｒのガス圧で、ゲート酸化膜の良品率は、それぞれ、１００％であって、コリメート板を設けたマグネトロンスパッタ装置では、ゲート酸化膜の良品率には、ガス圧依存性が無いことが判った。
【００７３】
以上の実験例１から実験例５の結果から、本実施形態例のスパッタ装置は、カソードマグネット１６のカソード保持面に対して距離２４ｍｍ以上５０ｍｍ以下の範囲にコリメート板３２を配置させることにより、ゲート電極に高融点金属シリサイド膜を形成する際、ゲート酸化膜の絶縁耐圧の劣化が生じないようにして、高融点金属をポリシリコン膜上にスパッタできるスパッタ装置であることが実証されている。
また、本実施形態例のスパッタ装置は、ゲート酸化膜の良品率に関し、スパッタ電力依存性、スパッタレート依存性及びガス圧依存性が低く、スパッタリング条件を広い範囲で設定することができる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、半導体基板上に選択的に形成される絶縁膜間に高融点金属シリサイド層を形成する半導体装置の製造方法において、ゲート耐圧の劣化が生じない条件で高融点金属をスパッタ堆積するようにしたため、高融点金属シリサイド層を形成することにより低抵抗化を図るＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を、ゲート絶縁膜の薄膜化や高集積化により微細化した場合でも、より信頼性高く製造することができる。
【００７５】
本発明に係るスパッタ装置によれば、ターゲットホルダと、ウェハーホルダとの間に、ターゲットからウェハーに向けて貫通した多数の貫通孔を有する導電体からなるコリメート板を接地した状態で介在させることにより、好適には、コリメート板をターゲットホルダーに対して第１の間隔Ｄ１  以下で第２の間隔Ｄ２  以上の範囲の間隔で配置することにより、ゲート電極に高融点金属シリサイド膜を形成する際、ゲート酸化膜の絶縁耐圧の劣化が生じないようにして、高融点金属をポリシリコン膜上にスパッタできるスパッタ装置を実現している。
また、本発明に係るスパッタ装置は、ゲート酸化膜の良品率に関し、スパッタ電力依存性、スパッタレート依存性及びガス圧依存性が低く、スパッタリング条件を広い範囲で設定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の各工程での素子断面図である。
【図２】本発明の第２の実施の形態の各工程での素子断面図である。
【図３】従来方法の一例の各工程での素子断面図。
【図４】従来のスパッタ条件で行った場合のゲート耐圧の良品率等を示す図である。
【図５】コリメート板を挿入した場合のゲート耐圧特性の良品率等を示す図である。
【図６】本発明の第１の実施の形態で使用するスパッタ装置の構成図である。
【図７】本発明の第２の実施の形態で使用する各例のスパッタ装置と従来のスパッタ装置の構成図である。
【図８】従来のスパッタ装置の構成を示す模式図である。
【図９】シリサイド化の説明図である。
【図１０】図１０（ａ）は実施形態例のスパッタ装置の構成を示す模式図、図１０（ｂ）はコリメート板の平面図、図１０（ｃ）はコリメート板の側面図である。
【図１１】従来のスパッタ装置を使ってスパッタリングした際のゲート酸化膜劣化を示すウェハーマップである。
【図１２】図１２（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１３】図１３（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１４】図１４（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１５】図１５（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１６】図１６（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１７】図１７（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１８】図１７（ａ）〜（ｃ）は、それぞれ、本実施形態例のスパッタ装置を使って、相互に異なる条件下でスパッタした際のゲート酸化膜劣化を示すウェハーマップである。
【図１９】スパッタ電力をパラメータとして、実験例１と２の実験結果を集計したグラフである。
【図２０】良品率のスパッタパワー依存性を示すグラフである。
【図２１】良品率のスパッタレート依存性を示すグラフである。
【符号の説明】
１０  従来のスパッタ装置
１２  スパッタ・チャンバ
１４  ウェハーホルダ
１６  カソードマグネット
２０  シリコン基板
２２  ポリシリコン膜
２４  Ｃｏ膜
２６  サイドウォール
２８  ゲート酸化膜
３０  実施形態例のスパッタ装置
３２  コリメート板
３４  位置調整機構
６１、７１  チャンバ
６２、７２  ウェハーホルダ
６３、７３  ウェハー
６５、７４、７６  ターゲット
６６  コリメート板
７５、７７、８０、８２、８４    プラズマ
７９、８１、８３  ホルダマグネット
１０１、２０１  Ｐ型シリコン基板
１０２、２０２  Ｎウェル
１０３、２０３  フィールド酸化膜
１０４、２０４  ゲート絶縁膜
１０５、２０５  ゲート電極
１０６、２０６  サイドウォール
１０７、２０７  Ｎ型ソース・ドレイン領域
１０８、２０８  Ｐ型ソース・ドレイン領域
１０９、２０９  チタン膜
１１０、２１０  Ｃ４９型構造のチタンシリサイド層
１１１、２１１  窒化チタン膜
１１２、２１２  Ｃ５４型構造のチタンシリサイド層
１１３、２１３  Ｎ型不純物拡散層
１１４、２１４  Ｐ型不純物拡散層
【図１】
0003569133.tif 000002
【図２】
0003569133.tif 000003
【図３】
0003569133.tif 000004
【図４】
0003569133.tif 000005
【図５】
0003569133.tif 000006
【図６】
0003569133.tif 000007
【図７】
0003569133.tif 000008
【図８】
0003569133.tif 000009
【図９】
0003569133.tif 000010
【図１０】
0003569133.tif 000011
【図１１】
0003569133.tif 000012
【図１２】
0003569133.tif 000013
【図１３】
0003569133.tif 000014
【図１４】
0003569133.tif 000015
【図１５】
0003569133.tif 000016
【図１６】
0003569133.tif 000017
【図１７】
0003569133.tif 000018
【図１８】
0003569133.tif 000019
【図１９】
0003569133.tif 000020
【図２０】
0003569133.tif 000021
【図２１】
0003569133.tif 000022