(57)【特許請求の範囲】
【請求項１】
３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有し、かつ該各２次巻線は各相でπ／３ｎ位相がずれている入力変圧器と、
ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、
前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、単位インバータセル群毎に位相のずれた前記入力変圧器の２次巻線を接続し、
前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置。
【請求項２】
３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、
少なくとも１個の３相インバータと、
（ｎ−１）個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、
前記単位インバータセル群の一方の出力を前記３相インバータの所定の出力相に接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置。
【請求項３】
前記入力変圧器は、前記単位インバータセル群の単位インバータセルの直列数ｎに対してｎ個設けたことを特徴とする請求項１記載の多重インバータ装置。
【請求項４】
前記３相インバータ及び前記単位インバータセル群を構成するｎ個の単位インバータセルの入力側には、π／３ｎ位相がずれた前記入力変圧器の２次巻線を接続したことを特徴とする請求項２記載の多重インバータ装置。
【請求項５】
前記入力変圧器は、複数ｍ個として、それぞれの入力変圧器は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１または請求項２記載の多重インバータ装置。
【請求項６】
前記複数ｍ個の入力変圧器は、同一の２次巻線で構成することを特徴とする請求項５記載の多重インバータ装置。
【請求項７】
３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、
ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、
前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、同一位相の前記入力変圧器の２次巻線を接続し、
前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置。
【請求項８】
前記入力変圧器は、複数ｍ個として、各入力変圧器の１次側は６ｍ相構成となるように巻線位相をずらし、各入力変圧器の２次巻線は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１、請求項２、請求項７のいずれかに記載の多重インバータ装置。
【請求項９】
前記入力変圧器は複数ｍ個とし、該各入力変圧器の各２次巻線には所定のリアクタンスを持たせ、単位インバータに所定の負荷電流が流れている状態ではその入力電流が断続しないようにしたことを特徴とする請求項１〜請求項５のいずれかに記載の多重インバータ装置。
【請求項１０】
前記入力変圧器の１次側または２次側の各３相巻線の少なくとも一方に、電路を遮断できる開閉器を具備し、該開閉器は、単位インバータセルが故障した際には、その故障信号により開放動作、また保守する際に手動開放動作させることを特徴とする請求項１〜５のいずれかに記載の多重インバータ装置の制御方法。
【請求項１１】
前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルを零電圧出力にするように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法。
【請求項１２】
前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルの出力部のバイパス開閉器を動作させるように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法。
【請求項１３】
前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、ある単位インバータセルが故障した場合には、当該インバータセル出力部のバイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルのバイパス開閉器も動作するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法。
【請求項１４】
前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、ある単位インバータセルが故障した場合には、前記バイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルの出力電圧を零電圧制御することを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法。
【請求項１５】
前記バイパス開閉器として、半導体素子を使用し、単位インバータセルの出力間に逆並列に接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法。
【請求項１６】
前記バイパス開閉器に使用する半導体素子として、自己消弧型半導体素子を使用したことを特徴とする請求項１５に記載の多重インバータ装置の制御方法。
【請求項１７】
前記バイパス開閉器として、ダイオードをブリッジ接続し、その直流出力に短絡用制御極付き半導体素子を接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法。
【請求項１８】
前記短絡用制御極付き半導体素子と直列に可飽和リアクトルを接続したことを特徴とする請求項１７に記載の多重インバータ装置の制御方法。
【請求項１９】
前記バイパス開閉器として、ダイオードと制御極付き半導体素子を用いてブリッジ接続し、その直流出力を短絡するようにしたことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法。
【請求項２０】
前記バイパス開閉器が動作または零電圧出力制御している単位インバータを除く他の単位インバータセルは、インバータ回路のＰＷＭ動作周波数を通常時と変えること特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法。
【請求項２１】
前記インバータのＰＷＭ周波数を高くするように制御したことを特徴とする請求項２０に記載の多重インバータ装置の制御方法。
【請求項２２】
前記多相負荷への供給出力電圧を開閉器により切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置。
【請求項２３】
前記単位インバータセルｎ段の任意の段の各相の位置から出力を取り出せるような構成とし、出力電圧を切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置。
【請求項２４】
少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とする請求項１に記載の多重インバータ装置の制御方法。
【請求項２５】
少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の３相インバータ及び単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法。
【請求項２６】
前記３相インバータはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法。
【請求項２７】
任意の単位インバータセルにはＰＷＭ制御により電流値を制御する機能を有し、多重インバータ装置の起動時にはこれを動作させて各相の単位インバータセルに電流を流し、予め設定された直流電圧値まで充電後に交流電源を投入するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法。
【請求項２８】
前記入力変圧器を複数ｍ個設けた場合には、３ｎ個の単位インバータを３ｎ／ｍ個に分割し、これを１組として１台の入力変圧器と結合して１セットを構成し、ｍセット配置することを特徴とする請求項５に記載の多重インバータ装置。
【請求項２９】
前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに背中合わせおよび一直線上に列盤配置したことを特徴とする請求項２８に記載の多重インバータ装置。
【請求項３０】
前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに向かい合せて配置することを特徴とする請求項２８に記載の多重インバータ装置。
【請求項３１】
前記入力変圧器の２次巻線を構成する際に、３ｎ組の３相２次巻線はそれぞれの％インピーダンスを揃えるために、３相鉄心の異なる位置に巻かれた各相巻線で３相結線を構成し、各相の単位インバータセルには位相がずれた２次巻線を接続して構成したことを特徴とする請求項１に記載の多重インバータ装置。
【請求項３２】
故障インバータセルと異なる段の他の相の単位インバータセルの出力のバイパス開閉器を動作、または出力電圧を零電圧制御することを特徴とする請求項１３または請求項１４に記載の多重インバータ装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、数ｋＶの高電圧出力を得るインバータ装置に係り、特に単位インバータを複数個使用して高電圧出力を得るようにした多重インバータ装置及びその制御方法に関する。
【０００２】
【従来の技術】
従来、交流電動機、特に誘導電動機の可変速運転による省エネルギー化のニーズは多くある。特に既設の高圧モータ、例えば３ｋＶ系、６ｋＶ系、海外では４．２ｋＶ系や２．４ｋＶ系へそのまま適用できる高圧の駆動装置が必要とされている。
【０００３】
従来高電圧を得る電力変換装置としては、電気学会技術報告「多重電力変換器とその応用技術」（１９９５年７月発行）の３章に記述されているように、複数変圧器の２次巻線を直列に接続して構成する方法が一般的である。
【０００４】
従来から多く使用されている高圧の１２相インバータ装置の例を図２８に示す。これは交流を直流に変換する整流器１１０と、リアクトル１２１とコンデンサ１２２からなる直流平滑回路１２０と、直流を任意の周波数の交流に変換するインバータ回路１３０、１３１と、変圧器１４０、１４１と負荷１５０とから構成されている。
【０００５】
これは整流器１１０の直流出力を共通とし、この直流電圧に複数個のインバータ回路１３０、１３１を設け、出力変圧器１４０、１４１の２次側巻線を直列接続して所望の高電圧を得るように構成したものである。
【０００６】
制御回路は、速度指令器１６２と、インバータ回路１３０、１３１内の出力周波数を決定する発信器（ＯＳＣ）１６３と、その信号をインバータ回路１３０、１３１内の半導体素子に分配する分配器（ＲＩＮＧ）１６４と、増幅器１６５と、電圧制御回路（ＡＶＲ）１６６と、整流器１１０のゲート信号位相を決定する位相器（ＰＨＣ）１６７と、整流器１１０の入力交流電圧を検出し位相器１６７に与える電圧検出用変圧器１４２と、出力変圧器１４０、１４１の出力交流電圧を検出する電圧検出用変圧器１４３と、電圧検出用変圧器１４３で検出した電圧を逆流防止用ダイオード１４４を介して比較器１４５の一方の入力端子に与え、比較器１４５の他方の入力端子に速度指令器１６２からの指令を入力し、比較器１４５により求められる偏差が電圧制御回路１６６に与えられるように構成されている。
【０００７】
図２９は、互いに絶縁された複数のインバータ回路１３０、１３１を出力変圧器１４０、１４１で合成し、高電圧を得るように構成したものであり、これ以外の構成で、図２８と同一部分には同一符号を付してその説明を省略する。
【０００８】
ｔｏｕの直流出力を共通とし、この直流電圧に複数個のインバータ回路を設け、出力変圧器の２次側巻線を直列に接続して所望の高電圧を得るように構成したものである。
【０００９】
図２８、図２９に示す構成の場合には、インバータ回路１３０、１３１の出力にそれぞれ出力変圧器１４０，１４１が必要であり、このため据付け面積が大きくなる。さらに出力変圧器１４０，１４１を低周波からの使用に耐えるようにするには、通常の固定周波数の変圧器より外形が大きくなるという欠点がある。
【００１０】
また、近年では図３０に示すように中性点クランプ式３レベルインバータが開発され実用化されている。これは、交流電源１１を整流器１２で直流に変換し、コンデンサ１３、１４で平滑後、例えばゲートターンオフサイリスタ（ＧＴＯ）からなる自己消弧半導体素子Ｓ１〜Ｓ４と、ダイオードＤ１〜Ｄ６で構成された回路を３組用いた３レベルインバータ回路で得られる交流出力を負荷電動機１６に供給するものである。なお、Ｐ、Ｎは制御母線、Ｃは中性点電位を示している。
【００１１】
図３０のような多レベルインバータでは出力電圧に相当する回路電圧となるため、半導体素子の直列構成が必要になること、絶縁電圧耐力が高くなることにより装置が大型化するため経済的な問題がある。
【００１２】
【発明が解決しようとする課題】
このように構成された従来の装置においては、次のような問題点が存在する。高圧変換器を構成する際の技術的課題として以下が挙げられる。
【００１３】
（１）半導体素子を直列接続しないでインバータ回路を構成すると出力変圧器が必要となり、経済的でない。
【００１４】
（２）半導体素子を直列接続してインバータ回路を構成すると出力変圧器は削除できるが、直列構成用半導体素子を選別する必要があること、ゲート制御が複雑になること、回路電圧が高電圧になることから装置の信頼性に難がある。
【００１５】
（３）直列構成では半導体のＰＷＭスイッチング周波数で出力側の高調波成分が決まるため、高調波低減には自ずと限界があった。
【００１６】
（４）主回路を構成する多数の半導体素子の１つでも故障すると装置の運転継続は不可能になり、運転継続を要求されるシステムでは問題となる。
【００１７】
本発明は、このような問題点を改善するためなされたもので、出力変圧器を必要とせず、これにより小型で高電圧出力を得ると共に、負荷側への高調波を低減すること、また電源系統の高調波電流を低減することができる経済的な多重インバータ装置及び制御方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を実現するため、請求項１に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有し、かつ該各２次巻線は各相でπ／３ｎ位相がずれている入力変圧器と、ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、単位インバータセル群毎に位相のずれた前記入力変圧器の２次巻線を接続し、前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００１９】
前記目的を実現するため、請求項２に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、少なくとも１個の３相インバータと、（ｎ−１）個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群の一方の出力を前記３相インバータの所定の出力相に接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００２０】
前記目的を実現するため、請求項３に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、前記単位インバータセル群の単位インバータセルの直列数ｎに対してｎ個設けたことを特徴とする請求項１記載の多重インバータ装置である。
【００２１】
前記目的を実現するため、請求項４に対応する発明は、前記３相インバータ及び前記単位インバータセル群を構成するｎ個の単位インバータセルの入力側には、π／３ｎ位相がずれた前記入力変圧器の２次巻線を接続したことを特徴とする請求項２記載の多重インバータ装置である。
【００２２】
前記目的を実現するため、請求項５に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、複数ｍ個として、それぞれの入力変圧器は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１または請求項２記載の多重インバータ装置である。
【００２３】
前記目的を実現するため、請求項６に対応する発明は、次のようにしたものである。すなわち、前記複数ｍ個の入力変圧器は、同一の２次巻線で構成することを特徴とする請求項５記載の多重インバータ装置である。
【００２４】
前記目的を実現するため、請求項７に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、同一位相の前記入力変圧器の２次巻線を接続し、前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００２５】
前記目的を実現するため、請求項８に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、複数ｍ個として、各入力変圧器の１次側は６ｍ相構成となるように巻線位相をずらし、各入力変圧器の２次巻線は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１、請求項２、請求項７のいずれかに記載の多重インバータ装置である。
【００２６】
前記目的を実現するため、請求項９に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は複数ｍ個とし、該各入力変圧器の各２次巻線には所定のリアクタンスを持たせ、単位インバータに所定の負荷電流が流れている状態ではその入力電流が断続しないようにしたことを特徴とする請求項１〜請求項５のいずれかに記載の多重インバータ装置である。
【００２７】
前記目的を実現するため、請求項１０に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器の１次側または２次側の各３相巻線の少なくとも一方に、電路を遮断できる開閉器を具備し、該開閉器は、単位インバータセルが故障した際には、その故障信号により開放動作、また保守する際に手動開放動作させることを特徴とする請求項１〜５のいずれかに記載の多重インバータ装置の制御方法である。
【００２８】
前記目的を実現するため、請求項１１に対応する発明は、次のようにしたものである。すなわち、前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルを零電圧出力にするように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００２９】
前記目的を実現するため、請求項１２に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルの出力部のバイパス開閉器を動作させるように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３０】
前記目的を実現するため、請求項１３に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、前記負荷へ供給する出力電圧が低い時には、ある単位インバータセルが故障した場合には、当該インバータセル出力部のバイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルのバイパス開閉器も動作するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３１】
前記目的を実現するため、請求項１４に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、ある単位インバータセルが故障した場合には、前記バイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルの出力電圧を零電圧制御することを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３２】
前記目的を実現するため、請求項１５に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、半導体素子を使用し、単位インバータセルの出力間に逆並列に接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３３】
前記目的を実現するため、請求項１６に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器に使用する半導体素子として、自己消弧型半導体素子を使用したことを特徴とする請求項１５に記載の多重インバータ装置の制御方法である。
【００３４】
前記目的を実現するため、請求項１７に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、ダイオードをブリッジ接続し、その直流出力に短絡用制御極付き半導体素子を接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３５】
前記目的を実現するため、請求項１８に対応する発明は、次のようにしたものである。すなわち、前記短絡用制御極付き半導体素子と直列に可飽和リアクトルを接続したことを特徴とする請求項１７に記載の多重インバータ装置の制御方法である。
【００３６】
前記目的を実現するため、請求項１９に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、ダイオードと制御極付き半導体素子を用いてブリッジ接続し、その直流出力を短絡するようにしたことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３７】
前記目的を実現するため、請求項２０に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器が動作または零電圧出力制御している単位インバータを除く他の単位インバータセルは、インバータ回路のＰＷＭ動作周波数を通常時と変えること特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３８】
前記目的を実現するため、請求項２１に対応する発明は、次のようにしたものである。すなわち、前記インバータのＰＷＭ周波数を高くするように制御したことを特徴とする請求項２０に記載の多重インバータ装置の制御方法である。
【００３９】
前記目的を実現するため、請求項２２に対応する発明は、次のようにしたものである。すなわち、前記多相負荷への供給出力電圧を開閉器により切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置である。
【００４０】
前記目的を実現するため、請求項２３に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルｎ段の任意の段の各相の位置から出力を取り出せるような構成とし、出力電圧を切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置である。
【００４２】
前記目的を実現するため、請求項２４に対応する発明は、次のようにしたものである。すなわち、少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とする請求項１に記載の多重インバータ装置の制御方法である。
【００４３】
前記目的を実現するため、請求項２５に対応する発明は、次のようにしたものである。すなわち、少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の３相インバータ及び単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法である。
【００４４】
前記目的を実現するため、請求項２６に対応する発明は、次のようにしたものである。すなわち、前記３相インバータはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法である。
【００４５】
前記目的を実現するため、請求項２７に対応する発明は、次のようにしたものである。すなわち、任意の単位インバータセルにはＰＷＭ制御により電流値を制御する機能を有し、多重インバータ装置の起動時にはこれを動作させて各相の単位インバータセルに電流を流し、予め設定された直流電圧値まで充電後に交流電源を投入するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００４６】
前記目的を実現するため、請求項２８に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器を複数ｍ個設けた場合には、３ｎ個の単位インバータを３ｎ／ｍ個に分割し、これを１組として１台の入力変圧器と結合して１セットを構成し、ｍセット配置することを特徴とする請求項５に記載の多重インバータ装置である。
【００４７】
前記目的を実現するため、請求項２９に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに背中合わせおよび一直線上に列盤配置したことを特徴とする請求項２８に記載の多重インバータ装置である。
【００４８】
前記目的を実現するため、請求項３０に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに向かい合せて配置することを特徴とする請求項２８に記載の多重インバータ装置である。
【００４９】
前記目的を実現するため、請求項３１に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器の２次巻線を構成する際に、３ｎ組の３相２次巻線はそれぞれの％インピーダンスを揃えるために、３相鉄心の異なる位置に巻かれた各相巻線で３相結線を構成し、各相の単位インバータセルには位相がずれた２次巻線を接続して構成したことを特徴とする請求項１に記載の多重インバータ装置である。
【００５０】
前記目的を実現するため、請求項３２に対応する発明は、次のようにしたものである。すなわち、故障インバータセルと異なる段の他の相の単位インバータセルの出力のバイパス開閉器を動作、または出力電圧を零電圧制御することを特徴とする請求項１３または請求項１４に記載の多重インバータ装置の制御方法である。
【００６７】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００６８】
＜第１の実施形態＞
図１は、第１の実施形態を示す回路図であるが、商用交流電源１と、開閉器２と、開閉器２と、３ｎ組の３相の２次巻線３Ｓ及び１組の１次巻線３Ｐを持つ入力変圧器３と、Ｕ、Ｖ、Ｗの各相を構成するために各相にｎ（ここでは３）段設けられた単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３とから構成される。
【００６９】
図１においては、入力変圧器３の２次巻線３Ｓは互いに電気角で２０度ずれた１８相構成の巻線を３組設けられており、その１組単位に各相を構成する単位インバータの同一段に接続される。
【００７０】
このように接続することにより、各相のｎ段目をバイパスした場合にも１８相構成を崩すことなく、入力電流の高調波成分は同一になる。
【００７１】
図１では、入力変圧器３の二次巻線３Ｓをデルタ結線による千鳥構成のものを示しているが、スター結線による千鳥構成とすることもできる。
【００７２】
以上述べた第１の実施形態によれば、複数の２次巻線３Ｓを持つ入力変圧器３と単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を組合せることにより、次のような作用効果が得られる。
【００７３】
１）従来必要であった出力変圧器（図２８、図２９の１４０、１４１）が不要となり、これにより小型で高電圧出力を得ることができる。
【００７４】
２）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来のように直列構成用半導体素子を選別する必要がなく、ゲート制御が簡単で、回路電圧が低電圧になることから装置の信頼性が向上する。
【００７５】
（３）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来の問題である半導体素子を直列接続する構成では半導体のＰＷＭスイッチング周波数で出力側の高調波成分が決まるため、高調波低減には自ずと限界があるという点を改善できる。
【００７６】
（４）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来の問題であった主回路を構成する多数の半導体素子の１つでも故障すると装置の運転継続は不可能になることは改善される。
【００７７】
＜第２の実施形態＞
図２は、第２の実施形態を示す回路図で、図１と同一符号は同一の要素を示す。図１と異なるところは、１組の３相インバータ４１と複数の単相の単位インバータセル４Ｕ２、４Ｕ３、４Ｖ２、４Ｖ３、４Ｗ２、４Ｗ３から構成されることである。
【００７８】
それ以外の構成は、３ｎ組の複数の３相２次巻線３Ｓを持つ入力変圧器３を備え、単位インバータセル４Ｕ２、４Ｕ３、４Ｖ２、４Ｖ３、４Ｗ２、４Ｗ３は複数個（ｎー１）段直列接続して各相を構成し、３相インバータ４１の各同一相へ接続して多相負荷５に電力を供給するものである。
【００７９】
図３は図２の３相インバータ４１の回路例を示したもので、これは例えばＩＧＢＴなどの自已消弧型半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６をブリッジ接続し、各半導体素子Ｑ１〜Ｑ６にダイオードＤ１〜Ｄ６がそれぞれ並列に接続され、これにより３相インバータ回路１０４を構成し、この出力側には端子１０５Ｕ，１０５Ｖ，１０５Ｗが接続されている。３相インバータ回路１０４の入力側に直流電源１０３が接続されるようになっている。３相インバータ回路の動作はよく知られているので省略する。
【００８０】
３相インバータ４１及び各相で直列接続された（ｎ−１）段目の単相インバータセルには、π／３ｎ位相がずれた変圧器３の２次巻線３Ｓを接続して構成されている。
【００８１】
このようにすることにより、前述の実施形態と同様な効果が得られるが、この実施形態では特に単位インバータ数を低減すること、入力変圧器３の巻線数を低減することができ小型化が可能である。
【００８２】
＜第３の実施形態＞
図４は第３の実施形態を示す回路図である。これは概略、入力変圧器は各相の単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３の直列数ｎ（ここでは３）個に対して、３１、３２、３３と３個設けたものである。
【００８３】
それぞれの変圧器３１〜３３は、π／３ｎ位相がずれた３組の３相巻線３１Ｓ、３２Ｓ、３３Ｓを２次側に有し、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３には各相で位相がずれた２次巻線３１Ｓ〜３３Ｓを接続して構成したものである。
【００８４】
単位インバータセル直列数ｎ＝３個に対して３個（３１、３２、３３）設け、それぞれの変圧器はπ／（３×３）位相がずれた３組の３相巻線を２次側に有し、各相のｎ段目の単位インバータセルには各相で位相がずれた２次巻線を接続して構成したものである。このように入力変圧器３１、３２、３３を分離することにより、２次巻線の個数は変圧器１個で製造する場合より大幅に減るので、各巻線間のインピーダンスのバラツキを小さく抑えることができる利点がある。したがって、入力電流の高調波成分は各相で大きくばらつくことはなくなる。
【００８５】
＜第４の実施形態＞
図５は第４の実施形態で、入力変圧器をｍ個設けてそれぞれの変圧器の２次巻線は３ｎ組みの３相巻線を有する構成としている。そして、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ２、４Ｕ、４Ｖ１〜４Ｖ２、４Ｖ、４Ｗ１〜４Ｗ２、４Ｗには各相で位相がずれた２次巻線を接続して構成したものである。
【００８６】
図５の例では、２台の変圧器３１，３２は全く同一の巻線構成であるが、１次巻線３１Ｐ，３２Ｐを例えばＹ構成とΔ構成にすることでもよい。
【００８７】
＜第５の実施形態＞
図６は第５の実施形態で有り、各相のｎ段目の単位インバータセルには同一位相の入力変圧器３１、３２の２次巻線３１Ｓ、３２Ｓを接続して構成したものである。
【００８８】
図５及び図６の例では各相２段の構成を２セット用意することにより、設計や製造の簡素化が図れる。このことは図３の場合各相１段づつ変圧器とセットとし、３セットで構成することで簡素化が図れることになる。
【００８９】
＜第６の実施形態＞
図７は第６の実施形態であり、入力変圧器３１，３２の１次側３１Ｐ，３２Ｐは１２相構成となるよう巻線位相をＹ、Δでずらし、２次側はそれぞれ３ｎ組の３相巻線を有し、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ２、４Ｕ、４Ｖ１〜４Ｖ２、４Ｖ、４Ｗ１〜４Ｗ２、４Ｗには各相で位相がずれた２次巻線を接続して構成したことを特徴とする。
【００９０】
１次側は同一巻線としてももちろん構わない。
【００９１】
＜第７の実施形態＞
図８は第７の実施形態で有り、図７と異なるところは、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ４、４Ｖ１〜４Ｖ４、４Ｗ１〜４Ｗ４には各相で同一位相の２次巻線を接続して構成したものである。
【００９２】
＜第８の実施形態＞
図９は第８の実施形態を説明するための図で有り、図９（ａ）は変圧器のリアクタンスがほとんどゼロに近い時の単位インバータセルの入力電流を示す図である。図９（ｂ）は変圧器のリアクタンスを電流が断続しないように適切な値としたものである。一般に変圧器の％インピーダンスは１０〜２０％であれば容易に製作可能である。
【００９３】
このような配慮により入力電流の低次の高調波成分は大幅に改善できる。
【００９４】
＜第９の実施形態＞
図１０は第９の実施形態であり、入力変圧器３の１次側または２次側の各３相巻線の少なくとも一方に、電路を遮断できる開閉器２ｃ〜２ｋを具備し、単位インバータセル４Ｕ１，４Ｕ２ａ，４Ｕ３ａ、４Ｖ１，４Ｖ２ａ，４Ｖ３ａ、４Ｗ１，４Ｗ２ａ，４Ｗ３ａが故障した際、又は保守時に対応する主電源を開放できるように構成したものである。
【００９５】
＜第１０の実施形態＞
図１１は第１０の実施形態を示すもので、単位インバータセルは交流を直流に変換するダイオード整流器１０２と、平滑用コンデンサ１０３と、直流を任意の周波数に変換する単相インバータ回路１０４とから構成されたものである。整流器にダイオードを使用した場合には、コンデンサ１０３への突入電流防止のため所定時間抵抗Ｒを介して初期充電し、その後スイッチＳＷをオンしておく。図１４では、単相インバータ回路１０４の素子としてＧＴＯやトランジスタなどの自己消弧型の半導体素子を、図１５ではＩＧＢＴなどの電圧駆動型の自己消弧素子を使用するものである。
【００９６】
＜第１１の実施形態＞
図１２は第１１の実施形態を示すもので、交流を直流に変換する整流器１０２にサイリスタやＧＴＯなどのゲート制御極付きの半導体素子を使用するものである。この場合には、図１０にある直流コンデンサ１０３を初期充電する回路１０６は省略することが出来る。
【００９７】
＜第１２の実施形態＞
図１３は第１２の実施形態を示すもので、少なくとも１台の単位インバータセル内の整流器は、ゲート制御極を持つ自已消弧型の半導体素子（ＩＧＢＴやＧＴＯなど）で構成されたもので、ＰＷＭ制御することにより力率１制御だけでなく、特に進み制御も可能としたものある。図１３では、電流高調波低減のため入力部にリアクトルを設けている例を示す。リアクトルを設けず入力変圧器のリアクタンスでリアクトルを兼ねることも前述の通り可能である。
【００９８】
＜第１３の実施形態＞
図１４、図１５はいずれも第１３の実施形態を示すのもで、図１４はインバータ回路１０４の素子にＧＴＯなどの電流駆動の自已消弧型半導体素子を使用したものである。図１５は、インバータ回路１０４の素子にＩＧＢＴなどの電圧駆動の自己消弧型半導体素子Ｑ１〜Ｑ４を使用したものである。さらに、図１５の実施形態は、単位インバータセルのインバータ回路の出力部には、その出力をバイパスする開閉器１０４ａを備えたものである。
【００９９】
＜第１４の実施形態＞
図１６（ａ），（ｂ）は第１４の実施形態の出力波形を示すもので、図１１において、複数の単位インバータセルの少なくとも１台のインバータ回路は、ＰＷＭ制御により出力電圧を制御し、残りの他の単位インバータはＰＡＭ制御するものである。
【０１００】
＜第１５の実施形態＞
図１７は第１５の実施形態を示すのもで、図１７（ａ）はサイリス夕を逆並列に接続したもの、図１７（ｂ）はＧＴＯなどの自已消弧型素子を逆並列に接続したもの、図１７（ｃ）は整流器としてダイオードをブリッジ接続し、その直流出力に短絡用制御極付き半導体素子Ｓ１を接続したもので、その半導体素子と直列に可飽和リアクトルＬ１を接続して電流の立上がりを抑えるようにしたものである。図１７において、単位インバータセルの出力をバイパスする開閉器として、ダイオードＤ１，Ｄ２と制御極付き半導体素子Ｓ１，Ｓ２を用いてブリッジ接続し、その直流出力を短絡するように構成したものである。
【０１０１】
＜第１６の実施形態＞
図１８は第１６の実施形態であり、例えば図１の第３段目のＵ，Ｖ，Ｗ相（４Ｕ３，４Ｖ３，４Ｗ３）の単位インバータセルのインバータ回路（図１０のＱ１〜Ｑ４）へのゲート信号位相を示す図である。このような位相のゲート信号を与えることにより単位インバータの出力電圧は零電圧になり、多重インバータ装置としての出力電圧は低い電圧を得ることが出来る。破線は通常のＰＡＭ運転時の動作波形を示す。
【０１０２】
一方、図１７に示すバイパス回路を動作させて単位インバータセルの出力を短絡することにより、出力電圧を零とするように制御するものである。この時単位インバータセルのインバータ回路の素子へのゲート信号は停止しておく。
【０１０３】
＜第１７の実施形態＞
図１９は第１７の実施形態であり、図１８のように制御する際、多重インバータ装置としては出力電圧の高調波成分が増加することが有り得るので、運転中の他の段（図１では他の２段）のＰＷＭ動作周波数を増加させる（図１の例ではＰＷＭ周波数を１．５倍へ上げる）ことにより、高調波成分を増加させることなく負荷へ供給することができる。このためバイパス指令信号または出力電圧零指令により運転中の単位インバータセルのＰＷＭ周波数を切替えるようにする。
【０１０４】
＜第１８の実施形態＞
図２０は第１８の実施形態であり、多重インバータ装置の各相の単位インバータセル間に出力電圧を切替えられる開閉器４０１〜４０６を設け、多相負荷への供給電圧を切替えることができるように構成したものである。高圧電動機としては、日本国内では６ｋＶ系、３ｋＶ系が、米国内では４．２ｋＶと２．４ｋＶ系が一般であり、負荷に応じて切替える用途も有り得る。
【０１０５】
＜第１９の実施形態＞
図２１は第１９の実施形態であり、多重インバータ装置の各相の単位インバータセル間に出力端子Ｕ１，Ｖ１，Ｗ１またＵ２，Ｖ２，Ｗ２を設け、多相負荷への供給電圧を切替えることができるように構成したものである。
【０１０６】
＜第２０の実施形態＞
図２２は第２０の実施形態であり、各相の任意の段の単位インバータセルの整流器に逆並列に回生用コンバータを設けたものである。負荷からの回生量が多いシステムでは、全ての単位インバータセルに回生回路を設けておき、回生量に応じて任意の単位インバータを回生制御するようにすることも容易に考えられる。回生用コンバータとして自己消弧型半導体素子を使用することによりＰＷＭ動作させることも容易であり、回生電力を細かく制御することが可能となる。
【０１０７】
＜第２１の実施形態＞
図２３は第２１の実施形態であり、単位インバータセルの故障検出と保護動作回路を設けられ、単位インバータセル４Ｕ１〜４Ｗ３が故障した際、又は保守時にその単位インバータに相当するｎ段目の各単位インバータに対応する入力変圧器の１次側または２次側の各３相巻線の少なくとも一方に設けられた開閉器２ｃ〜２ｋを少なくとも１台以上開放するように制御するものである。
【０１０８】
＜第２２の実施形態＞
第２２の実施形態の出力電圧波形は図１６に示したものであり、図１または図２の装置において、少なくとも１台の単位インバータセルはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれの出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成した多重インバー夕装置の制御方法である。
【０１０９】
＜第２３の実施形態＞
第２３の実施形態は、図２の装置において、３相インバータセルはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれの出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成した多重インバータ装置の制御方法である。
【０１１０】
＜第２４の実施形態＞
図２４は図１の回路を基にＵ相のＰＷＭ制御を示したものであり、各相の単位インバータセルの出力基本波位相は、相互にπ／３ｎだけずらして制御すると共に、同一相の各段のＰＷＭスイッチング位相が重ならないように制御したものである。Ｖ，Ｗ相は図２２の波形からそれぞれ位相が１２０゜ずれた波形となることは言うまでもない。
【０１１１】
図２５に示すように本発明の多重インバータ装置を起動する際の制御に関し、任意の単位インバータセルにはＰＷＭ制御により電流値を制御する機能を有し、多重インバータ装置の起動時にはこれを動作させて各相の単位インバータセルに電流を流し、予め設定された直流電圧値まで充電後に交流電源を投入し運転するように制御した多重インバータ装置である。
【０１１２】
電動機２６８の回転速度を回転検出器２６９により検出して速度フィードバックを行い、トルク指令に応じ滑り周波数となるようにインバータ周波数を制御するものである。
【０１１３】
電流制御ループ（電流制御増幅器２６６）を併せ持つことが多い。この場合のすべり周波数と電流とを共に制御するので安定性がよく、急激な加減速や負荷変動に耐えられる。また速度フィードバックを取っているので、回転速度の精度は向上する。
【０１１４】
速度制御増幅器２６２の出力をすべり周波数と電流の指令に変換し、それぞれのループでインバータ周波数ｆと、周波数指令と、電動機一次端子電圧Ｖ１指令に変換する。周波数指令と、電動機一次端子電圧Ｖ１以後のＰＷＭ制御回路を備えている。また、急激な加減速を行うので、順変換部には、電力回生付加回路を用いている。この方式は、閉ループ制御を行う必要があるので、単独運転に用いられ、定出力特性、直巻き特性や回転速度に無関係に最大トルクを発生させることが可能である。この構成は、速度設定器２６０、比較器２６１、速度制御増幅器２６２、電流パターン発生器２６３、電流検出器２６４、比較器２６５、電流制御増幅器２６６、ＰＷＭ制御回路２６７、すべり周波数パターン発生器２７１、比較器２７２、速度検出器２７０から構成されている。
【０１１５】
＜第２４の実施形態＞
図２６は第２４の実施形態を示したもので装置の真上からみた図であり、図１の装置において、入力変圧器を複数ｍ個設けた場合には、３ｎ個の単位インバータを３ｎ／ｍ個に分割し、これを１組として１台の入力変圧器と結合して１セットを構成し、ｍセット配置するものである。すなわち図５、図６に示した実施形態を配置する際に、入力変圧器３１と変換装置４１の組合せをーセットとして図のように構成することにより、同一設計により設計や製造の経済的効果が期待できる。また、分離することにより絶縁耐圧も低減することができるので装置の小型が可能となる。入力変圧器が偶数個ある場合には、図２６（ａ）によう１こ背中合わせに配置する方法、（ｂ）のように２個単位にそれぞれのセットを互いに向かい合せて配置する方法、（ｃ）のように中央から左右対称に配置する方法などがあり、配置性、保守性や運転操作性の向上など目的に応じて他の方法も考えられる。
【０１１６】
＜第２５の実施形態＞
図２７は第２５の実施形態であり、変圧器の２次巻線を構成する際に、３ｎ組の３相２次巻線はそれぞれの％インピーダンスを揃えために、３相鉄心の異なる位置に巻かれた各相巻線で３相結線を構成したものである。一般に変圧器は内側と外側の巻線では結合度が異なるため、インピーダンスも変わる。図２７で通常はｕｌ、ｖ５、ｗ３の同一位置で３相結線を行なうが、図のような位置から３相巻線の結線を組むことにより変圧器の％インピーダンスを揃えることが可能で各単位インバータセルの入力電流は均等化でき電源側の各相電流や高調波成分はバランスさせることができる。
【０１１７】
【発明の効果】
以上述べた本発明によれば、２次多巻線を持つ変圧器と単位インバータセルを組合せることにより、出力変圧器を必要とせず、これにより小型で高電圧出力を得ると共に、負荷側への高調波を低減すること、また電源系統の高調波電流を低減することができる経済的な多重インバータ装置及びその制御方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の多重インバータ装置の第１の実施形態を説明するための回路図。
【図２】本発明の多重インバータ装置の第２の実施形態を説明するための回路図。
【図３】本発明の多重インバータ装置の第２の実施形態を説明するためのインバータの回路図。
【図４】本発明の多重インバータ装置の第３の実施形態を説明するための回路図。
【図５】本発明の多重インバータ装置の第４の実施形態を説明するための回路図。
【図６】本発明の多重インバータ装置の第５の実施形態を説明するための回路図。
【図７】本発明の多重インバータ装置の第６の実施形態を説明するための回路図。
【図８】本発明の多重インバータ装置の第７の実施形態を説明するための回路図。
【図９】本発明の多重インバータ装置の第８の実施形態を説明するための信号波形図。
【図１０】本発明の多重インバータ装置の第９の実施形態を説明するための回路図。
【図１１】本発明の多重インバータ装置の第１０の実施形態を説明するためのインバータの回路図。
【図１２】本発明の多重インバータ装置の第１１の実施形態を説明するためのインバータの回路図。
【図１３】本発明の多重インバータ装置の第１２の実施形態を説明するためのインバータの回路図。
【図１４】本発明の多重インバータ装置の第１３の実施形態を説明するためのインバータの回路図。
【図１５】本発明の多重インバータ装置の第１３の実施形態を説明するためのインバータの回路図。
【図１６】本発明の多重インバータ装置の第１４の実施形態を説明するための信号波形図。
【図１７】本発明の多重インバータ装置の第１５の実施形態を説明するためのインバータの回路図。
【図１８】本発明の多重インバータ装置の第１６の実施形態を説明するための信号波形図。
【図１９】本発明の多重インバータ装置の第１７の実施形態を説明するための図。
【図２０】本発明の多重インバータ装置の第１８の実施形態を説明するための回路図。
【図２１】本発明の多重インバータ装置の第１９の実施形態を説明するための回路図。
【図２２】本発明の多重インバータ装置の第２０の実施形態を説明するためのインバータの回路図。
【図２３】本発明の多重インバータ装置の第２１の実施形態を説明するための回路図。
【図２４】本発明の多重インバータ装置の第２２の実施形態を説明するための信号波形図。
【図２５】本発明の多重インバータ装置の第２３の実施形態を説明するための回路図。
【図２６】本発明の多重インバータ装置の第２４の実施形態を説明するための図。
【図２７】本発明の多重インバータ装置の第２５の実施形態を説明するための変圧器の概略図。
【図２８】従来の多重インバータ装置の第１の例を説明するための回路図。
【図２９】従来の多重インバータ装置の第２の例を説明するための回路図。
【図３０】従来の多重インバータ装置の第３の例を説明するためのインバータの回路図。
【符号の説明】
１…商用交流電源
２，２ａ〜２ｋ…開閉器
３…入力変圧器
３Ｐ…一次巻線
３Ｓ…二次巻線
４…インバータ回路
４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３…単位インバータセル
５…多相負荷
４１…３相インバータ
Ｑ１〜Ｑ６…自己消弧型半導体素子
Ｄ１〜Ｄ６…ダイオード
３１，３２，３３…入力変圧器
３１Ｐ，３２Ｐ，３３Ｐ…一次巻線
３１Ｓ，３２Ｓ，３３Ｓ…二次巻線
【図１】
0003544838.tif 000002
【図２】
0003544838.tif 000003
【図３】
0003544838.tif 000004
【図４】
0003544838.tif 000005
【図５】
0003544838.tif 000006
【図６】
0003544838.tif 000007
【図７】
0003544838.tif 000008
【図８】
0003544838.tif 000009
【図９】
0003544838.tif 000010
【図１０】
0003544838.tif 000011
【図１１】
0003544838.tif 000012
【図１２】
0003544838.tif 000013
【図１３】
0003544838.tif 000014
【図１４】
0003544838.tif 000015
【図１５】
0003544838.tif 000016
【図１６】
0003544838.tif 000017
【図１７】
0003544838.tif 000018
【図１８】
0003544838.tif 000019
【図１９】
0003544838.tif 000020
【図２０】
0003544838.tif 000021
【図２１】
0003544838.tif 000022
【図２２】
0003544838.tif 000023
【図２３】
0003544838.tif 000024
【図２４】
0003544838.tif 000025
【図２５】
0003544838.tif 000026
【図２６】
0003544838.tif 000027
【図２７】
0003544838.tif 000028
【図２８】
0003544838.tif 000029
【図２９】
0003544838.tif 000030
【図３０】
0003544838.tif 000031