(57)【要約】      （修正有）【課題】正確な調光信号電圧を得るため、外部電流制限抵抗で発生するオフセット電圧を消去する、調光装置保護機構のオフセット電圧キャンセル回路構成を提供する。【解決手段】オフセット電圧キャンセル回路構成は、出力端子が電流制限抵抗ＲＬを介して調光信号入力端子に接続し、調光信号入力端子が外部の従来調光器の出力端子と接続し合い、電流が電流制限抵抗を流れると、オフセット電圧となる電流制限抵抗電圧を発生する定電流源Ａと、入力端子の一方に定電流源を接続し、もう一方にオフセット参考電圧を入力する減算器Ｂと、非逆相入力端子が減算器の出力端子に接続し、鋸波を入力するヒステリシスコンパレータＣＭＰ１とを包括する。オフセット参考電圧を電流制限抵抗電圧に相当するように設定し、減算器により電流制限抵抗電圧を消去することにより、ヒステリシスコンパレータが正確な調光信号電圧を得て光線の輝度を調整できるＧＤパルス信号を出力する。【選択図】図５
0003195921.tif 000002
【実用新案登録請求の範囲】
【請求項１】
定常電流を出力することができる出力端子を有し、前記出力端子は電流制限抵抗を介して調光信号入力端子に接続し、前記調光信号入力端子は外部の従来調光器の出力端子と接続し合う定電流源と、
第三演算増幅器と同じ値の第二抵抗、第三抵抗、第四抵抗及び第五抵抗とから形成し、前記第二抵抗及び前記第三抵抗は直列に接続し合い、直列に接続した部分で前記第三演算増幅器の非逆相入力端子に接続し、前記第二抵抗のもう一端は前記出力端子に接続し、前記第三抵抗のもう一端は接地し、前記第四抵抗及び前記第五抵抗は直列に接続し合い、直列に接続した部分で前記第三演算増幅器の逆相入力端子に接続し、前記第四抵抗のもう一端は前記第三演算増幅器の出力端子と逆相入力端子との間に接続し、前記第五抵抗のもう一端はオフセット参考電圧を入力するために用いる減算器と、
非逆相入力端子と逆相入力端子とを有し、前記非逆相入力端子は前記第三演算増幅器の出力端子に接続し、前記非逆相入力端子は鋸波を入力するために用い、ＧＤパルス信号を出力することができる出力端子をさらに有するヒステリシスコンパレータと、を少なくとも包括することを特徴とする、調光装置保護機構のオフセット電圧キャンセル回路構成。
【請求項２】
前記定電流源は、四つのＰ型トランジスタから対称的に直列に接続し合う二組を形成し、そのうちの一組はＮ型トランジスタから形成する直列型電流ミラー回路に直列に接続し、前記Ｎ型トランジスタは演算増幅器及び抵抗をさらに接続し、前記演算増幅器の逆相入力端子は前記抵抗を介して接地し、もう一組は出力端子に接続することを特徴とする、請求項１に記載の調光装置保護機構のオフセット電圧キャンセル回路構成。
【請求項３】
前記第五抵抗は、前記第四抵抗から遠ざかる一端に第四演算増幅器を接続し、前記第四演算増幅器は非逆相入力端子によってオフセット参考電圧を入力し、前記第四演算増幅器の出力端子及び逆相入力端子は前記第五抵抗に同時に接続することを特徴とする、請求項１に記載の調光装置保護機構のオフセット電圧キャンセル回路構成。
【請求項４】
前記定電流源の出力端子は、前記減算器との間に第二演算増幅器を設け、前記第二演算増幅器の非逆相入力端子は前記定電流源の出力端子に接続し、前記第二演算増幅器の逆相入力端子は前記第二演算増幅器の出力端子及び前記第二抵抗に同時に接続することを特徴とする、請求項１に記載の調光装置保護機構のオフセット電圧キャンセル回路構成。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は調光装置保護機構のオフセット電圧キャンセル回路構成、特に外部の抵抗型調光器を接続する際電流の出力を提供することができ、保護回路に用いる外部の電流制限抵抗で発生する電圧差（オフセット）を有効的に消去する回路構成に関するものである。
【背景技術】
【０００２】
発光ダイオードは、低出力及び長い使用寿命等の特徴を有しているため、徐々に成熟し且つ広範囲において様々な照明を必要とする場合に応用されているが、発光ダイオード光源素子はタングステンランプ等の従来の光源素子と極めて大きな物理的特性上の差異があるため、従来の光源素子に用いる調光回路は発光ダイオード光源素子で発生する輝度の変化を直接制御することはできず、このため、転換回路を発光ダイオード光源素子と従来の調光回路との間に接続することで、従来の調光回路の制御機構を発光ダイオード光源素子を制御することができる制御電圧に転換して実施を行っている。
【０００３】
通常、従来の照明の調光器は、だいたい電圧型、抵抗型及びＰＷＭ型に分けることができるが、どんな方法であったとしても、殆どが０Ｖ乃至１０Ｖのアナログ調光信号を出力し、また、この電圧は０％〜１００％の輝度を表しており、前記転換回路は上述した従来の調光装置が出力する０Ｖ乃至１０Ｖのアナログ調光信号を受入れる必要があり、且つ０％〜１００％の輝度の変化を有する制御信号に転換し、外部の電源供給回路を駆動することにより異なる電圧を発光ダイオード光源素子に提供し、発光ダイオード光源素子に異なる輝度の変化を発生させている。
【０００４】
図１を参照すると、従来の調光器と接続し合う転換回路は、主に、定電流源Ａ及びヒステリシスコンパレータＣＭＰ１等を包括しており、そのうち、前記定電流源Ａは対称し合うＰ型トランジスタＭＰ１、Ｐ型トランジスタＭＰ２、Ｐ型トランジスタＭＰ３及びＰ型トランジスタＭＰ４とＮ型トランジスタＭＮ１とから形成する直列型電流ミラー回路、第一演算増幅器ＯＰＡ１及び第一抵抗Ｒ１から形成し、前記第一演算増幅器ＯＰＡ１の非逆相入力端子は電圧Ｖ１を入力するために用いることができ、前記第一演算増幅器ＯＰＡ１の逆相入力端子は前記Ｎ型トランジスタＭＮ１のゲートに接続し、前記第一抵抗Ｒ１を介して設置し、前記Ｐ型トランジスタＭＰ４のソースは出力端子Ｐｏｕｔに接続し、前記出力端子Ｐｏｕｔは調光信号出力端子ＡＤＪ＿ ｉｎをさらに接続している。
【０００５】
前記ヒステリシスコンパレータＣＭＰ１の非逆相入力端子は、前記出力端子Ｐｏｕｔ、即ち前記調光信号出力端子ＡＤＪ＿ ｉｎに接続し、前記ヒステリシスコンパレータＣＭＰ１の逆相入力端子は、鋸波を入力するために用いることができる。
【０００６】
図２を参照すると、上述した回路を実際に応用した際、前記調光信号出力端子ＡＤＪ＿ ｉｎに抵抗型の従来の調光器の出力、即ち可変抵抗ＲＴを接続した場合、前記定電流源Ａは制御を受けて電流Ｉ＝Ｖ１／Ｒ１を出力し、前記電流Ｉは前記可変抵抗ＲＴを介して電圧ＶＴ＝ＲＴ×Ｖ１／Ｒ１を発生し、且つ前記電圧ＶＴは前記可変抵抗ＲＴを調整した抵抗値によって変化することができ、前記電圧ＶＴは前記出力端子Ｐｏｕｔを介して前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力しており、なお、前記ＧＤパルス信号のｄｕｔｙ  ｃｙｃｌｅの大きさは電圧ＶＴと比例している。
【０００７】
図３を参照すると、上述した回路を実際に応用した際、前記調光信号出力端子ＡＤＪ＿ ｉｎに電圧型の従来の調光器の出力、即ち直流電圧ＶＡを接続した場合、前記直流電圧ＶＡは前記出力端子Ｐｏｕｔを介して前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力している。
【０００８】
図４を参照すると、上述した回路を実際に応用した際、前記調光信号出力端子ＡＤＪ＿ ｉｎにＰＷＭ型の従来の調光器の出力を接続した場合、前記調光信号出力端子ＡＤＪ＿ ｉｎと前記出力端子Ｐｏｕｔとの間に抵抗Ｒｆが設けられ、さらに前記出力端子ＰｏｕｔからコンデンサＣを介して接地し、前記抵抗Ｒｆと前記コンデンサＣとを利用してＲＣ発振回路を形成することで、前記ＰＷＭ信号は前記コンデンサＣを介して充電及び放電を行い、前記出力端子Ｐｏｕｔにおいて有効的な直流電圧ＶＡ１を発生し、前記直流電圧ＶＡ１は前記出力端子Ｐｏｕｔを介して前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力している。
【０００９】
しかし、実際の応用において、通常、前記定電流源Ａ及びこれに関係する回路が過電圧或いは電圧の逆極性によって損傷することを防ぐため、前記調光信号出力端子ＡＤＪ＿ ｉｎには電流制限抵抗が設置されており、このため、通常の使用条件下では、特に抵抗型調光器の制御電圧は前記定電流源Ａからの電流を前記可変抵抗ＲＴに出力することで形成することから、どのような電流が電流制限抵抗に流れても電流制限抵抗の電圧差は発生し、前記調光信号出力端子ＡＤＪ＿ ｉｎが入力するアナログ調光信号が合わさることで、前記アナログ調光信号にオフセット電圧が発生するため、これを消去して必要とする前記アナログ調光信号の入力を得なければならない。
【００１０】
周知の転換回路を応用する際に起こる上述した問題を鑑み、どのようにこの問題を解決するかが急務となっている。
【考案の概要】
【考案が解決しようとする課題】
【００１１】
本考案の主要な目的は、正確な調光信号電圧を得るため、回路内部に有する減算器を利用して回路保護機構の外部電流制限抵抗で発生するオフセット電圧（Ｏｆｆｓｅｔ）を消去する、調光装置保護機構のオフセット電圧キャンセル回路構成を提供することにある。
【００１２】
本考案のもう一つの目的は、主要な回路を単一の集積回路に集約することで、使用上の利便性を向上し、且つ全体の体積を有効的に低減し、空間の利用効率を向上する、調光装置保護機構のオフセット電圧キャンセル回路構成を提供することにある。
【課題を解決するための手段】
【００１３】
上述の目的を達成するため、本考案は、定常電流を出力することができる出力端子を有し、前記出力端子は電流制限抵抗を介して調光信号入力端子に接続し、前記調光信号入力端子は外部の従来調光器の出力端子と接続し合う定電流源と、第三演算増幅器と同じ値の第二抵抗、第三抵抗、第四抵抗及び第五抵抗とから形成し、前記第二抵抗及び前記第三抵抗は直列に接続し合い、直列に接続した部分で前記第三演算増幅器の非逆相入力端子に接続し、前記第二抵抗のもう一端は前記出力端子に接続し、前記第三抵抗のもう一端は接地し、前記第四抵抗及び前記第五抵抗は直列に接続し合い、直列に接続した部分で前記第三演算増幅器の逆相入力端子に接続し、前記第四抵抗のもう一端は前記第三演算増幅器の出力端子と逆相入力端子との間に接続し、前記第五抵抗のもう一端はオフセット参考電圧を入力するために用いる減算器と、非逆相入力端子と逆相入力端子とを有し、前記非逆相入力端子は前記第三演算増幅器の出力端子に接続し、前記非逆相入力端子は鋸波を入力するために用い、ＧＤパルス信号を出力することができる出力端をさらに有するヒステリシスコンパレータとを包括している。
【００１４】
上述した構成に基づくと、前記定電流源は、四つのＰ型トランジスタから対称的に直列に接続し合う二組を形成し、そのうちの一組はＮ型トランジスタから形成する直列型電流ミラー回路に直列に接続し、前記Ｎ型トランジスタは演算増幅器及び抵抗をさらに接続し、前記演算増幅器の逆相入力端子は前記抵抗を介して接地し、もう一組は出力端子に接続している。
【００１５】
上述した構成に基づくと、前記第五抵抗は、前記第四抵抗から遠ざかる一端に第四演算増幅器を接続し、前記第四演算増幅器は非逆相入力端子によってオフセット参考電圧を入力し、前記第四演算増幅器の出力端子及び逆相入力端子は前記第五抵抗に同時に接続している。
【００１６】
上述した構成に基づくと、前記定電流源の出力端子は、前記減算器との間に第二演算増幅器を設け、前記第二演算増幅器の非逆相入力端子は前記定電流源の出力端子に接続し、前記第二演算増幅器の逆相入力端子は前記第二演算増幅器の出力端子及び前記第二抵抗に同時に接続している。
【図面の簡単な説明】
【００１７】
【図１】従来の調光器と接続する発光ダイオード調光転換回路を示す回路図である。
【図２】図１の転換回路に抵抗型の従来の調光器を接続した場合の状況を示す回路図である。
【図３】図１の転換回路に電圧型の従来の調光器を接続した場合の状況を示す回路図である。
【図４】図１の転換回路にＰＷＭ型の従来の調光器を接続した場合の状況を示す回路図である。
【図５】本考案に係る主な回路の構成を示す回路図である。
【図６】本考案に係る回路に抵抗型の従来の調光器を接続した場合の状況を示す回路図である。
【図７】本考案に係る回路に電圧型の従来の調光器を接続した場合の状況を示す回路図である。
【図８】本考案に係る回路にＰＷＭ型の従来の調光器を接続した場合の状況を示す回路図である。
【考案を実施するための形態】
【００１８】
図５を参照すると、本考案に係る回路構成は、主に、定電流源Ａ、減算器Ｂ及びヒステリシスコンパレータＣＭＰ１等を包括しており、そのうち、前記定電流源Ａは対称し合うＰ型トランジスタＭＰ１、Ｐ型トランジスタＭＰ２、Ｐ型トランジスタＭＰ３及びＰ型トランジスタＭＰ４とＮ型トランジスタＭＮ１とから形成する直列型電流ミラー回路、第一演算増幅器ＯＰＡ１及び第一抵抗Ｒ１から形成し、前記第一演算増幅器ＯＰＡ１の非逆相入力端子は電圧Ｖ１を入力するために用いることができ、前記第一演算増幅器ＯＰＡ１の逆相入力端子は前記Ｎ型トランジスタＭＮ１のゲートに接続し、前記第一抵抗Ｒ１を介して設置し、前記Ｐ型トランジスタＭＰ４のソースは出力端子Ｐｏｕｔに接続し、前記出力端子Ｐｏｕｔは電流制限抵抗ＲＬを介して調光信号出力端子ＡＤＪ＿ ｉｎをさらに接続している。
【００１９】
前記減算器Ｂは、第三演算増幅器ＯＰＡ３と同じ値の第二抵抗Ｒ２、第三抵抗Ｒ３、第四抵抗Ｒ４及び第五抵抗Ｒ５とから形成し、前記第二抵抗Ｒ２及び前記第三抵抗Ｒ３は直列に接続し合い、直列に接続した部分で前記第三演算増幅器ＯＰＡ３の非逆相入力端子に接続し、前記第二抵抗Ｒ２のもう一端は前記出力端子Ｐｏｕｔに接続し、前記第三抵抗Ｒ３のもう一端は接地し、前記第四抵抗Ｒ４及び前記第五抵抗Ｒ５は直列に接続し合い、直列に接続した部分で前記第三演算増幅器ＯＰＡ３の逆相入力端子に接続し、前記第四抵抗Ｒ４のもう一端は前記第三演算増幅器ＯＰＡ３の出力端子と逆相入力端子との間に接続し、前記第五抵抗Ｒ５のもう一端はオフセット参考電圧Ｖｏｆｆｓｅｔを入力するために用いている。
【００２０】
好ましい実施例において、前記第五抵抗Ｒ５は、前記第四抵抗Ｒ４から遠ざかる一端に必要に応じて第四演算増幅器ＯＰＡ４を接続し、前記第四演算増幅器ＯＰＡ４は非逆相入力端子によって前記オフセット参考電圧Ｖｏｆｆｓｅｔを入力し、前記第四演算増幅器ＯＰＡ４の出力端子及び逆相入力端子は前記第五抵抗Ｒ５に同時に接続しており、前記定電流源Ａの前記出力端子Ｐｏｕｔは、前記減算器Ｂの前記第二抵抗Ｒ２との間に第二演算増幅器ＯＰＡ２を設け、前記第二演算増幅器ＯＰＡ２の非逆相入力端子は前記定電流源Ａの前記出力端子Ｐｏｕｔに接続し、前記第二演算増幅器ＯＰＡ２の逆相入力端子は前記第二演算増幅器ＯＰＡ２の出力端子及び前記第二抵抗Ｒ２に同時に接続している。
【００２１】
前記ヒステリシスコンパレータＣＭＰ１は、非逆相入力端子と逆相入力端子とを有し、前記非逆相入力端子は前記第三演算増幅器ＯＰＡ３の出力端子に接続し、前記非逆相入力端子は鋸波を入力するために用い、出力端子をさらに有している。
【００２２】
図６を参照すると、本考案に係る回路に抵抗型の従来の調光器を接続した場合、前記調光信号出力端子ＡＤＪ＿ ｉｎに可変抵抗ＲＴを接続したものとなり、前記定電流源Ａは制御を受けて安定した電流Ｉ１を出力し、前記電流Ｉ１は固定されて調整することができないもの或いは前記第一抵抗Ｒ１により設定できるものとすることができ、また、前記電流Ｉ１は前記電流制限抵抗ＲＬ或いは前記可変抵抗ＲＴを介した後、電流制限抵抗電圧ＶＬ＝Ｉ１×ＲＬと、前記可変抵抗ＲＴの抵抗値を調整することで変化する可変抵抗電圧ＶＴ１＝Ｉ１×ＲＴとをそれぞれ発生し、このため、前記出力端子Ｐｏｕｔから出力する電圧はＶ２＝ＶＬ＋ＶＴ１となり、そのうち、最も必要とする調光信号電圧は、前記可変抵抗電圧ＶＴ１であって、前記電流制限抵抗電圧ＶＬは、オフセット（Ｏｆｆｓｅｔ）電圧である。
【００２３】
例えば、前記電圧Ｖ２を緩衝用の前記演算増幅器ＯＰＡ２に入力して電圧Ｖ３（Ｖ２＝Ｖ３）を出力し、前記演算増幅器ＯＰＡ４は前記オフセット電圧Ｖｏｆｆｓｅｔを出力し、且つ前記減算器Ｂにある前記演算増幅器ＯＰＡ３の逆相入力端子及び非逆相入力端子は電圧Ｖ５及び電圧Ｖ４をそれぞれ入力し、前記演算増幅器ＯＰＡ３の出力端子は出力電圧Ｖｏｕｔを有する場合、Ｖｏｕｔ＝（（１＋Ｒ４／Ｒ５）×Ｖ４）―（Ｒ４／Ｒ５）×Ｖｏｆｆｓｅｔ＝２Ｖ４−Ｖｏｆｆｓｅｔとなり、且つＶ４＝（Ｒ３／（Ｒ２＋Ｒ３））×Ｖ３＝０．５×Ｖ３であることから、Ｖｏｕｔ＝Ｖ３−Ｖｏｆｆｓｅｔとなり、また、Ｖ２＝Ｖ３＝ＶＬ＋ＶＴ１であることから、Ｖｏｕｔ＝ＶＬ＋ＶＴ１−ＶｏｆｆｓｅｔがＶｏｆｆｓｅｔ＝ＶＬの場合、Ｖｏｕｔ＝ＶＴ１となる。
【００２４】
このため、前記第四演算増幅器ＯＰＡ４の非逆相入力端子に前記電流制限抵抗電圧ＶＬ（即ち、Ｉ１×ＲＬ）に相当するオフセット参考電圧Ｖｏｆｆｓｅｔを入力した場合、オフセット（Ｏｆｆｓｅｔ）電圧を有効的に消去することができ、また、前記電流Ｉ１及び前記電流制限抵抗ＲＬはすでに分かっているため、前記電流制限抵抗電圧ＶＬの数値を知り得ること容易なことであることから、最終的に前記出力電圧Ｖｏｕｔは、前記調光信号出力端子ＡＤＪ＿ ｉｎから入力する調整信号電圧ＶＴ１となる。その後、前記出力電圧Ｖｏｕｔは前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力しており、なお、前記ＧＤパルス信号のｄｕｔｙ  ｃｙｃｌｅの大きさは電圧ＶＴ１と比例している。
【００２５】
図７を参照すると、本考案に係る回路に電圧型の従来の調光器を接続した場合、前記調光信号出力端子ＡＤＪ＿ ｉｎに直流電圧ＶＡ２を入力したものとなり、回路が導通すると、電流が前記電流制限抵抗ＲＬを流れ、オフセット（Ｏｆｆｓｅｔ）電圧である前記電流制限抵抗電圧ＶＬ１を発生している。
【００２６】
このため、上述と同じ方法で、前記第四演算増幅器ＯＰＡ４の非逆相入力端子に前記電流制限抵抗電圧ＶＬ１に相当するオフセット参考電圧Ｖｏｆｆｓｅｔを入力した場合、オフセット（Ｏｆｆｓｅｔ）電圧、即ち前記電流制限抵抗電圧ＶＬ１を有効的に消去することができ、最終的に前記出力電圧Ｖｏｕｔは、前記調光信号出力端子ＡＤＪ＿ ｉｎから入力する調整信号電圧ＶＡ２となる。その後、前記出力電圧Ｖｏｕｔは前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力している。
【００２７】
図８を参照すると、本考案に係る回路にＰＷＭ型の従来の調光器を接続した場合、前記出力端子ＰｏｕｔはコンデンサＣをさらに介して接地し、前記電流制限抵抗ＲＬと前記コンデンサＣとを利用してＲＣ発振回路を形成することで、前記ＰＷＭ信号は前記コンデンサＣを介して充電及び放電を行い、前記出力端子Ｐｏｕｔにおいて有効的な直流電圧ＶＡ３を発生し、回路が導通すると、電流が前記電流制限抵抗ＲＬを流れ、オフセット（Ｏｆｆｓｅｔ）電圧である前記電流制限抵抗電圧ＶＬ３を発生している。
【００２８】
このため、上述と同じ方法で、前記第四演算増幅器ＯＰＡ４の非逆相入力端子に前記電流制限抵抗電圧ＶＬ３に相当するオフセット参考電圧Ｖｏｆｆｓｅｔを入力した場合、オフセット（Ｏｆｆｓｅｔ）電圧、即ち前記電流制限抵抗電圧ＶＬ３を有効的に消去することができ、最終的に前記出力電圧Ｖｏｕｔは、前記調光信号出力端子ＡＤＪ＿ ｉｎから入力する調整信号電圧ＶＡ３となる。その後、前記出力電圧Ｖｏｕｔは前記ヒステリシスコンパレータＣＭＰ１に入力され、前記鋸波と比較し、さらに前記ヒステリシスコンパレータＣＭＰ１から光線の輝度を調整することができるＧＤパルス信号を出力している。
【００２９】
以上のことから、本考案に係る調光装置保護機構のオフセット電圧キャンセル回路構成は、外部電流制限抵抗で発生するオフセット電圧（Ｏｆｆｓｅｔ）を消去する効果を確実に達成し、且つ新規性及び進歩性を備えている。なお、上述した内容は、本考案の好ましい実施例を開示しただけであって、本発明の技術的手段及びこれを基に行った変化及び修正等は、本発明に属するものである。
【符号の説明】
【００３０】
Ａ                定電流源
ＡＤＪ＿ ｉｎ      調光信号出力端子
Ｂ                減算器
Ｃ                コンデンサ
ＣＭＰ１          ヒステリシスコンパレータ
ＭＮ１            Ｎ型トランジスタ
ＭＰ１            Ｐ型トランジスタ
ＭＰ２            Ｐ型トランジスタ
ＭＰ３            Ｐ型トランジスタ
ＭＰ４            Ｐ型トランジスタ
Ｐｏｕｔ          出力端子
ＲＴ              可変抵抗
ＯＰＡ１          第一演算増幅器
ＯＰＡ２          第二演算増幅器
ＯＰＡ３          第三演算増幅器
ＯＰＡ４          第四演算増幅器
Ｒ１              第一抵抗
Ｒ２              第二抵抗
Ｒ３              第三抵抗
Ｒ４              第四抵抗
Ｒ５              第五抵抗
Ｒｆ              抵抗
ＲＬ              電流制限抵抗
Ｖｏｆｆｓｅｔ    オフセット参考電圧
【図１】
0003195921.tif 000003
【図２】
0003195921.tif 000004
【図３】
0003195921.tif 000005
【図４】
0003195921.tif 000006
【図５】
0003195921.tif 000007
【図６】
0003195921.tif 000008
【図７】
0003195921.tif 000009
【図８】
0003195921.tif 000010