(57)【要約】  駆動信号生成回路は、半導体スイッチのターンオフ時には、第１スイッチング素子（Ｑ１）がオン固定となっている状態から、第４スイッチング素子（Ｑ４）を予め定めた第１期間オンとしてインダクタ素子を励磁した後、第１スイッチング素子（Ｑ１）を予め定めた第２期間オフとしてゲート蓄積電荷を放電し、第１スイッチング素子（Ｑ１）を予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度第１スイッチング素子（Ｑ１）を予め定めた第４期間オフとし、その後、第４スイッチング素子（Ｑ４）をオフ固定、第２スイッチング素子（Ｑ２）をオン固定として半導体スイッチをオフ固定とする。このようにして、ゲート駆動回路の消費電力を低減する。
2018078914.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチを駆動するゲート駆動回路であって、
複数のスイッチと、
前記半導体スイッチのゲート端子に接続されたインダクタ素子と、
前記複数のスイッチのオン／オフ動作を制御する駆動信号生成回路と、を備え、
前記駆動信号生成回路は、前記半導体スイッチのターンオン時およびターンオフ時の少なくとも一方において、
前記インダクタ素子を励磁する第１の励磁期間と、
前記第１の励磁期間の励磁電力を、前記半導体スイッチのゲート端子に伝送する第１の伝送期間と、
前記第１の伝送期間後に前記インダクタ素子を再度励磁する第２の励磁期間と、
前記第２の励磁期間の励磁電力を、前記半導体スイッチのゲート端子に伝送する第２の伝送期間と、を設けるように前記複数のスイッチを制御することを特徴とする、半導体スイッチのゲート駆動回路。
【請求項２】
前記複数のスイッチは、
直流電源の正極端子と第１のノードとの間に接続された第１のスイッチと、
前記第１のノードと前記直流電源の負極端子との間に接続された第２のスイッチと、
前記直流電源の正極端子と第２のノードとの間に接続された第３のスイッチと、
前記第２のノードと前記直流電源の負極端子との間に接続された第４のスイッチとを含み、
前記インダクタ素子は、前記第１のノードと前記第２のノードとの間に接続され、
前記駆動信号生成回路は、前記第１〜第４のスイッチの各々のオン／オフ動作を制御し、
前記第１のノードは、前記半導体スイッチの前記ゲート端子に接続され、前記直流電源の負極端子は、前記半導体スイッチのエミッタ端子に接続され、
前記駆動信号生成回路は、
前記半導体スイッチのオフ固定時には、前記第２のスイッチがオン固定、前記第１、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのオン固定時には、前記第１のスイッチがオン固定、前記第２、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのターンオフ時には、前記第１のスイッチがオン固定となっている状態から、前記第４のスイッチをオンとして前記インダクタ素子を予め定めた第１期間励磁した後、前記第１のスイッチを予め定めた第２期間オフとしてゲート蓄積電荷を放電し、前記第１のスイッチを予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度前記第１のスイッチを予め定めた第４期間オフとし、その後、前記第４のスイッチをオフ固定、前記第２のスイッチをオン固定として前記半導体スイッチをオフ固定とする、請求項１に記載の半導体スイッチのゲート駆動回路。
【請求項３】
前記複数のスイッチは、
直流電源の正極端子と第１のノードとの間に接続された第１のスイッチと、
前記第１のノードと前記直流電源の負極端子との間に接続された第２のスイッチと、
前記直流電源の正極端子と第２のノードとの間に接続された第３のスイッチと、
前記第２のノードと前記直流電源の負極端子との間に接続された第４のスイッチとを含み、
前記インダクタ素子は、前記第１のノードと前記第２のノードとの間に接続され、
前記駆動信号生成回路は、前記第１〜第４のスイッチの各々のオン／オフ動作を制御し、
前記第１のノードは、前記半導体スイッチの前記ゲート端子に接続され、前記直流電源の負極端子は、前記半導体スイッチのエミッタ端子に接続され、
前記駆動信号生成回路は、
前記半導体スイッチのオフ固定時には、前記第２のスイッチがオン固定、前記第１、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのオン固定時には、前記第１のスイッチがオン固定、前記第２、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのターンオン時には、前記第２のスイッチがオン固定となっている状態から、前記第３のスイッチをオンとして前記インダクタ素子を予め定めた第５期間励磁した後、前記第２のスイッチを予め定めた第６期間だけオフとしてゲートを充電し、前記第２のスイッチを予め定めた第７期間だけオンとしてゲートへの充電を中断し、再度前記第２のスイッチを予め定めた第８期間オフとし、その後、前記第３のスイッチをオフ固定、前記第１のスイッチをオン固定として前記半導体スイッチをオン固定とする、請求項１に記載の半導体スイッチのゲート駆動回路。
【請求項４】
前記直流電源は、直列に接続された第１直流電源および第２直流電源を備えており、
前記第１のスイッチは、前記第１直流電源の正極と前記第１のノードとの間に接続され、
前記第２のスイッチは、前記第１のノードと前記第２直流電源の負極端子との間に接続され、
前記第３のスイッチは、前記第１直流電源の正極端子と前記第２のノードの間に接続され、
前記第４のスイッチは、前記第２のノードと前記第２直流電源の負極端子との間に接続され、
前記第１直流電源の負極端子と前記第２直流電源の正極端子は、ともに前記半導体スイッチのエミッタ端子に接続されること、を特徴とする請求項２または請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項５】
前記第１〜第４のスイッチは、寄生のダイオードを有する半導体素子である、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項６】
前記第１のスイッチと前記第１のノードの間に接続される第１の抵抗と、
前記第２のスイッチと前記第１のノードの間に接続され、前記第１の抵抗と抵抗値が異なる第２の抵抗とをさらに備える、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項７】
前記駆動信号生成回路は、前記半導体スイッチのゲート−ソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレイン−ソース間電圧のうち、少なくとも一つの検出値に基づいて前記第１〜第４のスイッチを制御する、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項８】
前記駆動信号生成回路は、前記第２期間を、前記ゲート蓄積電荷の放電電流が零となる前に終了する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項９】
前記駆動信号生成回路は、前記第２期間を、前記半導体スイッチのゲート電圧が前記半導体スイッチのしきい値電圧に低下する前に終了する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１０】
前記第５期間は、前記インダクタ素子の励磁電力が前記半導体スイッチのターンオンに必要なゲート容量充電電力以上になるように設定される、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１１】
前記駆動信号生成回路は、前記第６期間を、前記ゲートの充電電流が零となる前に終了する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１２】
前記駆動信号生成回路は、前記第６期間を、前記半導体スイッチのゲート電圧が前記半導体スイッチのしきい値電圧に達するまでに終了する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１３】
前記第１期間の始点は、制御信号として予め定めた前記半導体スイッチのターンオフのタイミングから、予め定めた期間だけ溯って設定される、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１４】
前記第５期間の始点は、制御信号として予め定めた前記半導体スイッチのターンオンのタイミングから、予め定めた期間だけ溯って設定される、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１５】
前記駆動信号生成回路は、前記第３期間の開始タイミングと終了タイミングを、前記半導体スイッチのゲートソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレインソース間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１６】
前記駆動信号生成回路は、前記第７期間の開始タイミングと終了タイミングを、前記半導体スイッチのゲートソース間電圧、ゲート電流、ゲート電荷、ドレイン電流、ソース電流、ドレインソース間電圧、および半導体スイッチの寄生インダクタンス間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１７】
前記第３期間の開始タイミングと終了タイミングは、前記半導体スイッチのゲートソース間電圧のしきい値電圧に基づいて予め定められる、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１８】
前記第７期間の開始タイミングと終了タイミングは、前記半導体スイッチのゲートソース間電圧のしきい値電圧に基づいて予め定められる、請求項３に記載の半導体スイッチのゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング素子のオンとオフを駆動するゲート駆動回路に関する。
【背景技術】
【０００２】
従来のゲート駆動回路では、スイッチング損失およびノイズをいずれも低減でき、加えてゲート駆動回路での導通損失も低減でき、しかも制御の容易なゲート駆動回路を提供することを目的として、駆動対象素子のゲートには、オン駆動素子およびオフ駆動素子からなる駆動素子部が接続されている。そして、駆動制御部がオン駆動素子をオンすると、駆動対象素子のゲートには、この駆動対象素子をオン状態とするのに必要なオン電圧がオン駆動素子を介して印加される。また、駆動制御部がオフ駆動素子をオンすると、駆動対象素子のゲートには、この駆動対象素子をオフ状態とするのに必要なオフ電圧がオフ駆動素子を介して印加される。また、駆動制御部がオン駆動素子およびオフ駆動素子をいずれもオフすると、補助駆動部を構成するリアクトルと駆動対象素子のゲートの寄生容量とにより共振回路が形成される。【０００３】
そして、駆動対象素子がオンしている状態、即ち、オン駆動素子がオン、オフ駆動素子がオフの状態では、リアクトルには、駆動対象素子のゲート側からリアクトルに向けて電流が流れる。この状態から、オン駆動素子がターンオフされると、共振回路の共振によって、駆動対象素子のゲートの寄生容量の蓄積電荷が放電しゼロとなるか更には逆極性に充電されるように電流が流れ続ける。その結果、ゲート電圧が急速に低下し、それと共に駆動対象素子の両端電圧（ソース−ドレイン間電圧，コレクタ−エミッタ間電圧）が急速に増大して、駆動素子がターンオフされる。そして、駆動対象素子のゲート電圧がオフ電圧に達して、駆動制御部がオフ駆動素子をターンオンすると、ゲート電圧がオフ電圧に保持されることにより、駆動対象素子はオフ状態に保持される。【０００４】
一方、駆動対象素子がオフしている状態、即ち、オン駆動素子がオフ、オフ駆動素子がオンの状態では、リアクトルには、リアクトルから駆動対象素子のゲート側に向けて電流が流れる。この状態から、オフ駆動素子がターンオフされると、共振回路の共振によって、駆動対象素子のゲートの寄生容量の蓄積電荷が放電し更には逆極性に充電されるか、あるいは蓄積電荷がゼロの状態から充電する方向に電流が流れ続ける。その結果、ゲート電圧が急速に上昇し、それと共に駆動対象素子の両端電圧が急速に低下して、駆動対象素子がターンオンされる。そして、駆動対象素子のゲート電圧がオン電圧に達して、駆動制御部がオン駆動素子をターンオンすると、ゲート電圧がオン電圧に保持されることにより、駆動対象素子はオン状態に保持される。【０００５】
補助駆動部では、駆動対象素子をターンオフさせる時には、オン駆動素子をターンオフするまでに、また、駆動対象素子をターンオンさせる時には、オフ駆動素子をターンオフするまでに、ゲート電圧をオフ電圧又はオン電圧まで変化させるのに必要な大きさの電流を共振によってリアクトルに流しておく必要がある。換言すれば、それ以上の電流を流す必要はないため、補助駆動素子により、リアクトルに電流を流す期間を制御することにより、ゲート駆動回路での消費電力をより低減することができる。【０００６】
さらに、リアクトルの制御端（駆動対象素子のゲートへの接続側とは反対側の端部）にオン電圧を印加するためのスイッチング素子である第１制御素子、およびオフ電圧を印加するためのスイッチング素子である第２制御素子からなる制御素子部を接続する。そして、リアクトル電流制御部では、駆動対象素子のターンオンのためにオフ駆動素子をターンオフする前、つまり、オン駆動素子がオフ、オフ駆動素子がオンの状態にある時には第１制御素子をオンし、駆動対象素子のターンオフのためにオン駆動素子をターンオフする前、つまり、オン駆動素子がオン、オフ駆動素子がオフの状態にある時には第２制御素子をオンする。これにより、オフ駆動素子のターンオフ前には、第１制御素子，リアクトル，オフ駆動素子を介して電流が流れ、一方、オン駆動素子のターンオフ前には、オン駆動素子，リアクトル，第２制御素子を介して電流が流れる。従って、第１および第２制御素子を制御することで、リアクトルに流れる電流の方向、および電流を流す期間を任意に設定することができる（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−０３９９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
先行技術では、リアクトルを用いた回収機能によりゲート電源の容量を低減する事が可能であるが、ハーフブリッジ構成とした場合に正極の電圧と負極の電圧を等しく設定する必要があり、駆動対象素子の正極の耐圧と負極の耐圧が異なる場合に、低い方の耐圧に設定するとスイッチング性能が劣化し、高い方の耐圧に設定すると耐圧超過を招く恐れがある。【０００９】
次に、駆動対象素子をターンオンおよびターンオフする場合に、リアクトルを予め励磁して初期電流を発生させることで、駆動対象素子の入力容量を高速に充放電することが可能となる。この高速スイッチングによりスイッチング損失を低減する事が可能となるが、一方でノイズが増加することが課題である。【００１０】
従って、この発明の目的は、ゲート電源の容量低減と、ゲート回路の正極電圧と負極電圧の異なる設定と、駆動対象素子のスイッチング損失低減とノイズ低減とを同時に成立させることができる半導体スイッチのゲート駆動回路を提供することである。
【課題を解決するための手段】
【００１１】
この明細書で開示されるゲート駆動回路は、半導体スイッチを駆動するゲート駆動回路である。ゲート駆動回路は、複数のスイッチと、半導体スイッチのゲート端子に接続されたインダクタ素子と、複数のスイッチのオン／オフ動作を制御する駆動信号生成回路と、を備える。駆動信号生成回路は、半導体スイッチのターンオン時およびターンオフ時の少なくとも一方において、インダクタ素子を励磁する第１の励磁期間と、第１の励磁期間の励磁電力を、半導体スイッチのゲート端子に伝送する第１の伝送期間と、第１の伝送期間後にインダクタ素子を再度励磁する第２の励磁期間と、第２の励磁期間の励磁電力を、半導体スイッチのゲート端子に伝送する第２の伝送期間と、を設けるように複数のスイッチを制御する。好ましくは、複数のスイッチは、第１〜第４のスイッチを含む。第１のスイッチは、直流電源の正極端子と第１のノードとの間に接続される。第２のスイッチは、第１のノードと直流電源の負極端子との間に接続される。第３のスイッチは、直流電源の正極端子と第２のノードとの間に接続される。第４のスイッチは、第２のノードと直流電源の負極端子との間に接続される。インダクタ素子は、第１のノードと第２のノードとの間に接続される。駆動信号生成回路は、第１〜第４のスイッチの各々のオン／オフ動作を制御する。【００１２】
第１のノードは、半導体スイッチのゲート端子に接続される。直流電源の負極端子は、半導体スイッチのエミッタ端子に接続される。駆動信号生成回路は、半導体スイッチのオフ固定時には、第２のスイッチがオン固定、第１、第３、第４のスイッチがオフ固定となるように第１〜第４のスイッチを制御し、半導体スイッチのオン固定時には、第１のスイッチがオン固定、第２、第３、第４のスイッチがオフ固定となるように第１〜第４のスイッチを制御する。駆動信号生成回路は、半導体スイッチのターンオフ時には、第１のスイッチがオン固定となっている状態から、第４のスイッチをオンとしてインダクタ素子を予め定めた第１期間励磁した後、第１のスイッチを予め定めた第２期間オフとしてゲート蓄積電荷を放電し、第１のスイッチを予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度第１のスイッチを予め定めた第４期間オフとし、その後、第４のスイッチをオフ固定、第２のスイッチをオン固定として半導体スイッチをオフ固定とする。
【発明の効果】
【００１３】
この発明によれば、ターンオフ時に、インダクタの励磁電力を用いて駆動する半導体スイッチの電荷を充放電すると同時に、励磁電力を電源側に回生する事で、ゲートを駆動する電源の容量を大幅に低減する事が可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１のゲート駆動回路の第１構成例を示す回路図である。
【図２】実施の形態１のゲート駆動回路の第２構成例を示す回路図である。
【図３】実施の形態１のゲート駆動回路の動作波形図である。
【図４】図１の構成に図３の制御が実行された場合の動作波形図である。
【図５】第１構成例による電流経路図（ｔ＝ｔｐ１）である。
【図６】第１構成例による電流経路図（ｔ＝ｔｐ２）である。
【図７】第１構成例による電流経路図（ｔ＝ｔｐ３）である。
【図８】第１構成例による電流経路図（ｔ＝ｔｐ４）である。
【図９】第１構成例による電流経路図（ｔ＝ｔｐ５）である。
【図１０】第１構成例による電流経路図（ｔ＝ｔｐ６）である。
【図１１】第１構成例による電流経路図（ｔ＝ｔｐ７）である。
【図１２】第１構成例による電流経路図（ｔ＝ｔｐ８）である。
【図１３】第１構成例による電流経路図（ｔ＝ｔｐ９）である。
【図１４】第１構成例による電流経路図（ｔ＝ｔｐ１０）である。
【図１５】第１構成例による電流経路図（ｔ＝ｔｐ１１）である。
【図１６】第１構成例による電流経路図（ｔ＝ｔｐ１２）である。
【図１７】図２の構成に図３の制御が実行された場合の動作波形図である。
【図１８】第２構成例による電流経路図（ｔ＝ｔｐ１）である。
【図１９】第２構成例による電流経路図（ｔ＝ｔｐ２）である。
【図２０】第２構成例による電流経路図（ｔ＝ｔｐ３）である。
【図２１】第２構成例による電流経路図（ｔ＝ｔｐ４）である。
【図２２】第２構成例による電流経路図（ｔ＝ｔｐ５）である。
【図２３】第２構成例による電流経路図（ｔ＝ｔｐ６）である。
【図２４】第２構成例による電流経路図（ｔ＝ｔｐ７）である。
【図２５】第２構成例による電流経路図（ｔ＝ｔｐ８）である。
【図２６】第２構成例による電流経路図（ｔ＝ｔｐ９）である。
【図２７】第２構成例による電流経路図（ｔ＝ｔｐ１０）である。
【図２８】第２構成例による電流経路図（ｔ＝ｔｐ１１）である。
【図２９】第２構成例による電流経路図（ｔ＝ｔｐ１２）である。
【図３０】図１、図２における駆動信号生成回路の構成を示す回路図である。
【図３１】図３０の駆動信号生成回路を説明するための期間を定義した図である。
【図３２】実施の形態２で用いられる駆動信号生成回路の構成を示す図である。
【図３３】ターンオフ動作のみ回生動作を行なう場合の動作チャート図である。
【図３４】ターンオン動作のみ回生動作を行なう場合の動作チャート図である。
【図３５】実施の形態３に係るインバータ回路を示す図である。
【図３６】実施の形態３に係るコンバータ回路を示す図である。
【図３７】チョッパ回路にゲート駆動回路を適用した構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１６】
実施の形態１．
実施の形態１では、半導体スイッチのターンオンおよびターンオフ時のゲート駆動回路であって単一電源を用いる回路と二電源を用いる回路について説明する。
【００１７】
以下、図１〜図３２において、実施の形態１のゲート駆動回路について説明する。図１は、実施の形態１のゲート駆動回路の第１構成例を示す回路図である。図２は、実施の形態１のゲート駆動回路の第２構成例を示す回路図である。図３は、実施の形態１のゲート駆動回路の動作波形図である。
【００１８】
図１に示すゲート駆動回路１００は、入力容量を備えた電圧駆動型の半導体スイッチ１４を駆動半導体素子として、１つの直流電源１０でオン／オフ駆動する。ゲート駆動回路１００は、直流電源１０と、ターンオンおよびターンオフ時にゲートをクランプするクランプ回路１２と、回生回路１１と、駆動信号生成回路１８とを含む。
【００１９】
クランプ回路１２は、直流電源１０の正極端子１６（正極母線）と負極端子１７（負極母線）との間に直列に接続された、正極側のスイッチング素子Ｑ１と、ターンオン抵抗５と、ターンオフ抵抗６と、負極側のスイッチング素子Ｑ２とを含む。
【００２０】
回生回路１１は、正極側のスイッチング素子Ｑ３と、負極側のスイッチング素子Ｑ４と、インダクタ８（Ｌｇ）とを含む。正極側のスイッチング素子Ｑ３および負極側のスイッチング素子Ｑ４は、直流電源１０の正極端子１６と負極端子１７との間に直列に接続され、接続ノードは交流出力ノード９となる。インダクタ８は、交流出力ノード９に一方端が接続される。
【００２１】
駆動信号生成回路１８は、スイッチング素子Ｑ１〜Ｑ４の駆動信号Ｑ１Ｓ〜Ｑ４Ｓを生成する。
【００２２】
クランプ回路１２の交流出力ノード７は、半導体スイッチ１４のゲート端子に接続される。回生回路１１のインダクタ８の他方端は交流出力ノード７に接続される。半導体スイッチ１４のエミッタ端子１５は、直流電源１０の負極端子１７に接続される。
【００２３】
直流電源１０の直流電圧をＶｄｃ、回生回路１１を構成するインダクタ８に流れる電流をｉＬｇ、半導体スイッチ１４の入力容量１３（容量Ciss）に流れる電流をｉｇ、半導体スイッチ１４の入力容量１３（容量Ciss）に印加されるゲート電圧をＶｇｅとし、半導体スイッチ１４のエミッターコレクタ間に印加される電圧をＶｃｅとする。
【００２４】
また、スイッチング素子Ｑ１の駆動信号をＱ１Ｓ、スイッチング素子Ｑ２の駆動信号をＱ２Ｓ、スイッチング素子Ｑ３の駆動信号をＱ３Ｓ、スイッチング素子Ｑ４の駆動信号をＱ４Ｓとする。
【００２５】
図１の回路構成においてスイッチング素子Ｑ１〜Ｑ４は、例としてダイオードを内蔵したＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）を記載しているが、ダイオードを内蔵しないＩＧＢＴとダイオードを並列に接続した構成でも良い。また、寄生のダイオードを備えたＭＯＳＦＥＴ（metal-oxide-semiconductor  field-effect  transistor）でも良い。その他、並列にダイオードを接続したサイリスタ、ＧＴＯ（Gate  Turn-Off  thyristor）、などでも良い。
【００２６】
同様に、図１の回路構成において半導体スイッチ１４は例としてＩＧＢＴを記載したが、ＭＯＳＦＥＴ、サイリスタ、ＧＴＯ、などでも良い。本実施の形態では以降は半導体スイッチ１４がＩＧＢＴであるとして説明を続ける。
【００２７】
図１の駆動信号生成回路１８は、半導体スイッチ１４の駆動信号ＤＳと、半導体スイッチ１４の状態を表すゲート電流ｉｇ、コレクタ電流ｉｃ、ゲート−エミッタ電圧Ｖｇｅ、コレクタ−エミッタ電圧Ｖｃｅを入力として受け、スイッチング素子Ｑ１〜Ｑ４の駆動信号Ｑ１Ｓ、Ｑ２Ｓ、Ｑ３Ｓ、Ｑ４Ｓを出力する。
【００２８】
なお、コレクタ電流ｉｃは半導体スイッチ１４のエミッタ電流でも良い。また、コレクタ−エミッタ電圧Ｖｃｅは、半導体スイッチ１４の寄生インダクタンス間電圧でも良い。
【００２９】
入力容量１３を備えた電圧駆動型のスイッチング素子を半導体スイッチ１４として、図２に示す通りに２つの直流電源１９，２０でこの半導体スイッチ１４をオン／オフ駆動するゲート駆動回路の構成としても良い。
【００３０】
図２では図１と異なり、上側の直流電源１９と下側の直流電源２０を直列に接続し、正極端子１６、中性点２１、負極端子１７を設けている。また図１と異なり半導体スイッチ１４のエミッタ端子１５は中性点２１に接続される。その他の構成は図１と同様である。
【００３１】
図３は、図１、図２の構成におけるスイッチング素子Ｑ１〜Ｑ４の動作を示す波形図である。半導体スイッチ１４の１周期をＴとして、ターンオフ切替期間を期間ｔｐ１〜ｔｐ６、ターンオン切替期間を期間ｔｐ７〜ｔｐ１２とし、期間ｔｐ１〜ｔｐ６を半周期Ｔ／２とし、期間ｔｐ７〜ｔｐ１２も半周期Ｔ／２とする。以下に期間ｔｐ１〜ｔｐ１２の各１２期間を次のように定義する。
期間ｔｐ１  ：  ターンオフ初期励磁期間
期間ｔｐ２  ：  Ciss電荷回収期間
期間ｔｐ３  ：  Ciss電荷回収中断期間
期間ｔｐ４  ：  Ciss電荷再回収期間
期間ｔｐ５  ：  励磁電力回生期間
期間ｔｐ６  ：  ターンオフ継続期間
期間ｔｐ７  ：  ターンオン初期励磁期間
期間ｔｐ８  ：  Ciss電荷注入期間
期間ｔｐ９  ：  Ciss電荷注入中断期間
期間ｔｐ１０  ：  Ciss電荷再注入期間
期間ｔｐ１１  ：  励磁電力回生期間
期間ｔｐ１２  ：  ターンオン継続期間
【００３２】
（第１構成例（単一電源）での動作説明）
図４は、図１の構成に図３の制御が実行された場合の動作波形図である。図５〜図１６は、それぞれ動作期間ｔｐ１〜ｔｐ１２での電流経路を示す図である。
【００３３】
図５に示す通り、期間ｔｐ１（ターンオフ初期励磁期間）ではスイッチング素子Ｑ１はターンオン継続状態において、スイッチング素子Ｑ４をターンオンする。電流ｉＬｇは直流電源１０の正極端子１６からスイッチング素子Ｑ１に流れ込み、抵抗Ron、リアクトルLgを介してスイッチング素子Ｑ４に流れ込み、直流電源１０の負極端子１７に帰還する。
【００３４】
この時リアクトルLgには電圧Vdcが印加されるため、リアクトルLgは励磁され電流iLgは負極方向に増加する。
【００３５】
図６に示す通り、期間ｔｐ２（Ciss電荷回収期間）では、スイッチング素子Ｑ１はターンオフし、スイッチング素子Ｑ４のみターンオンを継続する。電流iLgとしては、負の電流が継続して流れるため、半導体スイッチ１４のゲート端子、リアクトルLg、スイッチング素子Ｑ４、半導体スイッチ１４のエミッタ端子の順に電流が流れ、容量Cissの電荷が放電される。この電流経路にてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは負方向に増加、電圧Vgeは減少する。
【００３６】
図７に示す通り期間ｔｐ３（Ciss電荷回収中断期間）では、再びスイッチング素子Ｑ１はターンオン状態とされ、スイッチング素子Ｑ４はターンオン状態を継続する。電流は直流電源１０の正極端子１６からスイッチング素子Ｑ１に流れ込み、抵抗Ron、リアクトルLgを介してスイッチング素子Ｑ４に流れ込み、直流電源１０の負極端子１７に帰還する。一方で、直流電源１０の正極端子１６からスイッチング素子Ｑ１を介して駆動半導体スイッチのゲート端子に電流が流れ込み半導体スイッチ１４のエミッタ端子１５を介して直流電源の負極端子１７に帰還する。
【００３７】
電流iLgは励磁動作により期間ｔｐ１における傾きと同じ傾きで負方向に増加する。電流igは、スイッチング素子Ｑ１がターンオンしたことによって極性を反転し、容量Cissを充電する方向に増加し、電圧Vgeは増加する。
【００３８】
図８に示す通り、期間ｔｐ４（Ciss電荷再回収期間）では、再びスイッチング素子Ｑ１がターンオフ状態とされる一方、スイッチング素子Ｑ４はターンオン状態を継続する。電流iLgを継続して流すため、半導体スイッチ１４のゲート端子、リアクトルLg、スイッチング素子Ｑ４、半導体スイッチ１４のエミッタ端子の順に電流が流れ、容量Cissの電荷が放電される。この電流経路にてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは負方向に増加、電圧Vgeは減少し、電圧Vgeが0Vに達するとスイッチング素子Ｑ２の寄生ダイオードが導通するため電圧Vgeは0Vにクランプされる。
【００３９】
図９に示す通り、期間ｔｐ５（励磁電力回生期間）では、スイッチング素子Ｑ４がターンオフされ、スイッチング素子Ｑ１〜Ｑ４の全素子がターンオフ状態となる。リアクトルLgの励磁電力は、スイッチング素子Ｑ３の寄生ダイオードとスイッチング素子Ｑ２の寄生ダイオードを経由して流れる電流経路によって、直流電源１０に回生される。この時の電流は、図９に示す通り、直流電源１０の負極端子１７、スイッチング素子Ｑ２の寄生ダイオード、抵抗Roff、リアクトルLg、スイッチング素子Ｑ３の寄生ダイオードの順に流れて、直流電源１０の正極端子１６に流れ込む。
【００４０】
図１０に示す通り、期間ｔｐ６（ターンオフ継続期間）では、スイッチング素子Ｑ２がターンオンされる。これにより、容量Cissからノード７、抵抗Roff、スイッチング素子Ｑ２を経由して容量Cissに帰還する電流経路が形成され、容量Cissがゼロ電圧にクランプされ半導体スイッチ１４がターンオフされる。
【００４１】
図１１に示す通り、期間ｔｐ７（ターンオン初期励磁期間）では、スイッチング素子Ｑ２がターンオンを継続した状態で、スイッチング素子Ｑ３がターンオンされる。スイッチング素子Ｑ２のターンオンを継続することで半導体スイッチ１４のオフを継続しながらも、電流は直流電源１０の正極端子１６からスイッチング素子Ｑ３、リアクトルLg、抵抗Roffを経由してスイッチング素子Ｑ２に流れ込み、直流電源１０の負極端子１７に帰還する。この時リアクトルLgには電圧Vdcが印加されるためリアクトルLgは励磁され、電流iLgは正方向に増加する。
【００４２】
図１２に示す通り、期間ｔｐ８（Ciss電荷注入期間）ではスイッチング素子Ｑ２がターンオフされる一方で、スイッチング素子Ｑ３はターンオンを継続する。電流iLgを継続して流すため、電流は直流電源１０の正極端子１６からスイッチング素子Ｑ３、リアクトルLgを介して容量Cissに流れ込み直流電源１０の負極端子１７へと流れる。この電流経路にてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは正方向に増加、電圧Vgeは増加する。
【００４３】
図１３に示す通り、期間ｔｐ９（Ciss電荷注入中断期間）では、スイッチング素子Ｑ２が再びターンオンされる一方、スイッチング素子Ｑ３はターンオンを継続する。電流iLgは直流電源１０の正極端子１６からスイッチング素子Ｑ３、リアクトルLg、スイッチング素子Ｑ２を介して負極端子１７に帰還して流れ、リアクトルLgは電圧Vdcにより再び励磁される。一方、電流igは容量Cissからスイッチング素子Ｑ２を経由して放電される。電流iLgは励磁動作により期間ｔｐ７と同じ傾きで増加する。電流igはスイッチング素子Ｑ２がターンオンしたことによって極性が反転し容量Cissを放電する方向に増加し、電圧Vgeは減少する。
【００４４】
図１４に示す通り、期間ｔｐ１０（Ciss電荷再注入期間）では再びスイッチング素子Ｑ２をターンオフとして、スイッチング素子Ｑ３はターンオンを継続する。期間ｔｐ８と同様に電流は、直流電源１０の正極端子１６からスイッチング素子Ｑ３、リアクトルLgを介して容量Cissに流れ込み直流電源１０の負極端子１７へと期間する。この電流経路にてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは正方向に増加、電圧Vgeは増加する。電圧Vgeが電圧Vdcに達すると、スイッチング素子Ｑ１の寄生ダイオードが導通して電圧Vgeは電圧Vdcにクランプされる。
【００４５】
図１５に示す通り、期間ｔｐ１１（励磁電力回生期間）ではスイッチング素子Ｑ３がターンオフされ、スイッチング素子Ｑ１〜Ｑ４の全素子がターンオフ状態となる。この時、リアクトルLgの励磁電力はスイッチング素子Ｑ１の寄生ダイオードとスイッチング素子Ｑ４の寄生ダイオードを経由して流れる電流によって直流電源１０に回生される。
【００４６】
電流は、直流電源１０の負極端子１７からスイッチング素子Ｑ４の寄生ダイオード、リアクトルLg、スイッチング素子Ｑ１の寄生ダイオードを経由して直流電源１０の正極端子１６に流れ込む。
【００４７】
図１６に示す通り、期間ｔｐ１２（ターンオン継続期間）ではスイッチング素子Ｑ１がターンオンされる。これにより直流電源１０の正極端子１６からスイッチング素子Ｑ１、容量Cissを経由して直流電源１０の負極端子１７に帰還する電流経路が形成される。このとき容量Cissの電圧Vgeを電圧Vdcにクランプして半導体スイッチ１４をターンオン状態にする。
【００４８】
（第２構成例（二電源）での動作説明）
図１７は、図２の構成に図３の制御が実行された場合の動作波形図である。図１８〜図２９は、それぞれ動作期間ｔｐ１〜ｔｐ１２での電流経路を示す図である。
【００４９】
図１８に示す通り、期間ｔｐ１（ターンオフ初期励磁期間）ではスイッチング素子Ｑ１はターンオン継続状態において、スイッチング素子Ｑ４がターンオンされる。電流ｉＬｇは直流電源１９の正極端子１６から、スイッチング素子Ｑ１、抵抗Ron、リアクトルLg、スイッチング素子Ｑ４を経由して流れ、直流電源２０の負極端子１７に帰還する。
【００５０】
この時リアクトルLgには電圧（VdcH＋VdcL）が印加されるため、リアクトルLgは、励磁され電流iLgは負方向に増加する。
【００５１】
図１９に示す通り、期間ｔｐ２（Ciss電荷回収期間）では、スイッチング素子Ｑ４をターンオン継続状態とし、スイッチング素子Ｑ１をターンオフする。電流iLgを継続して流すため、中性点２１から半導体スイッチ１４のエミッタ端子、半導体スイッチ１４のゲート端子、リアクトルLg、スイッチング素子Ｑ４、直流電源２０の負極端子１７を経由して電流が流れ、容量Cissの電荷が放電される。この電流経路においてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは負方向に増加し、電圧Vgeは減少する。
【００５２】
図２０に示す通り、期間ｔｐ３（Ciss電荷回収中断期間）では、スイッチング素子Ｑ４がターンオンを継続した状態において再びスイッチング素子Ｑ１がターンオン状態とされる。電流iLgは、直流電源１０の正極端子１６から、スイッチング素子Ｑ１、抵抗Ron、リアクトルLgを経由してスイッチング素子Ｑ４に流れ込み、直流電源２０の負極端子１７に帰還する。一方で、直流電源１０の正極端子１６から、スイッチング素子Ｑ１を経由して半導体スイッチ１４のゲート端子にも電流が流れ込み、半導体スイッチ１４のエミッタ端子１５を経由して中性点２１に帰還する電流経路が生じる。
【００５３】
電流iLgは、励磁動作により期間ｔｐ１と同じ傾きで増加する。電流igはスイッチング素子Ｑ１がターンオンしたことによって、極性が反転し、容量Cissを充電する方向に増加し、電圧Vgeは増加する。
【００５４】
図２１に示す通り、期間ｔｐ４（Ciss電荷再回収期間）では、スイッチング素子Ｑ４がターンオンを継続した状態において、再びスイッチング素子Ｑ１がターンオフされる。電流iLgを継続して流すため、中性点２１から半導体スイッチ１４のエミッタ端子１５、半導体スイッチ１４のゲート端子、リアクトルLg、スイッチング素子Ｑ４を経由して、直流電源２０の負極端子１７に向かって電流が流れ、容量Cissの電荷が放電される。
【００５５】
この電流経路においてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは負方向に増加する。また、電圧Vgeは低下して０Ｖに達するとスイッチング素子Ｑ２の寄生ダイオードが導通するため、電圧Vgeは電圧-VdcLにクランプされる。
【００５６】
図２２に示す通り、期間ｔｐ５（励磁電力回生期間）では、スイッチング素子Ｑ４がターンオフし、スイッチング素子Ｑ１〜Ｑ４は、全素子ターンオフ状態となる。リアクトルLgの励磁電力はスイッチング素子Ｑ３の寄生ダイオードとスイッチング素子Ｑ２の寄生ダイオードを経由して流れる電流によって、直流電源１９と直流電源２０に回生される。この時の電流は、図２２に示す通り、直流電源２０の負極端子１７からスイッチング素子Ｑ２の寄生ダイオード、抵抗Roff、リアクトルLg、スイッチング素子Ｑ３の寄生ダイオードを経由して流れて、直流電源１９の正極端子１６に流れ込む。
【００５７】
図２３に示す通り、期間ｔｐ６（ターンオフ継続期間）では、スイッチング素子Ｑ２がターンオンされる。これにより、直流電源２０の負極端子からスイッチング素子Ｑ２、抵抗Roff、ノード７を経由して、電流が容量Cissに流れ込み、半導体スイッチ１４のエミッタ端子１５から中性点２１に帰還する電流経路が形成される。容量Cissの電圧は、電圧-VdcLにクランプされ、半導体スイッチ１４はターンオフされる。
【００５８】
図２４に示す通り、期間ｔｐ７（ターンオン初期励磁期間）では、スイッチング素子Ｑ２がターンオン継続状態で、スイッチング素子Ｑ３がターンオンされる。スイッチング素子Ｑ２がターンオンを継続することによって半導体スイッチ１４のオフを継続しながらも、電流は直流電源１９の正極端子１６からスイッチング素子Ｑ３に流れ込み、リアクトルLg、抵抗Roff、スイッチング素子Ｑ２を経由して、直流電源２０の負極端子１７に帰還する。
【００５９】
この時リアクトルLgには電圧Vdcが印加されるため、リアクトルLgは励磁され電流iLgは正方向に増加する。
【００６０】
図２５に示す通り、期間ｔｐ８（Ciss電荷注入期間）では、スイッチング素子Ｑ３がターンオンを継続した状態で、スイッチング素子Ｑ２がターンオフされる。電流iLgを継続して流すため、電流は直流電源１９の正極端子１６から、スイッチング素子Ｑ３、リアクトルLg、容量Cissを経由して、中性点２１へと流れる。この電流経路にてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは正方向に増加し、電圧Vgeは増加する。
【００６１】
図２６に示す通り、期間ｔｐ９（Ciss電荷注入中断期間）では、スイッチング素子Ｑ３がターンオンを継続した状態において、スイッチング素子Ｑ２が再びターンオンされる。電流は直流電源１９の正極端子１６から、スイッチング素子Ｑ３、リアクトルLg、スイッチング素子Ｑ２を経由して直流電源２０の負極端子１７に電流iLgが帰還し、リアクトルLgは電圧Vdcにより再び励磁される。一方、電流igは容量Cissからスイッチング素子Ｑ２を経由して放電される。電流iLgは励磁動作により期間ｔｐ７と同じ傾きで増加する。電流igは、スイッチング素子Ｑ２がターンオンしたことによって極性が反転し、容量Cissを放電する方向に増加し、電圧Vgeは減少する。
【００６２】
図２７に示す通り、期間ｔｐ１０（Ciss電荷再注入期間）では、スイッチング素子Ｑ３はターンオンを継続している状態で、再びスイッチング素子Ｑ２がターンオフされる。期間ｔｐ８と同様に、電流は、直流電源１９の正極端子１６から、スイッチング素子Ｑ３、リアクトルLg、容量Cissを経由して、直流電源２０の負極端子１７へと帰還する。この電流経路においてリアクトルLgと容量Cissの間で共振動作となり、電流iLgは正方向に増加し、電圧Vgeは増加する。電圧Vgeが電圧VdcHに達すると、スイッチング素子Ｑ１の寄生ダイオードが導通して、電圧Vgeは電圧VdcHにクランプされる。
【００６３】
図２８に示す通り、期間ｔｐ１１（励磁電力回生期間）では、スイッチング素子Ｑ３がターンオフされスイッチング素子Ｑ１〜Ｑ４の全素子がターンオフ状態となる。この時、リアクトルLgの励磁電力は、スイッチング素子Ｑ１の寄生ダイオードとスイッチング素子Ｑ４の寄生ダイオードによって、直流電源１９と直流電源２０に回生される。
【００６４】
電流iLgは、直流電源２０の負極端子１７から、スイッチング素子Ｑ４の寄生ダイオード、リアクトルLg、スイッチング素子Ｑ１の寄生ダイオードを経由して、直流電源１９の正極端子１６に流れ込む。
【００６５】
図２９に示す通り、期間ｔｐ１２（ターンオン継続期間）では、スイッチング素子Ｑ１がターンオンされる。これにより、直流電源１０の正極端子１６からスイッチング素子Ｑ１を経由して容量Cissに流入し、直流電源１０の負極端子１７に帰還する電流経路が形成される。容量Cissの電圧は、電圧Vdcにクランプされ、半導体スイッチ１４のターンオン状態が継続する。
【００６６】
（構成例１、構成例２の動作まとめ）
このように図１と図２の構成において、ターンオン時にはリアクトルLg励磁電力を無効電力として容量Cissに供給し、残ったリアクトルLgの励磁電力を電源側に回生する。容量Cissの蓄積電荷以外のリアクトルLgの励磁電力はすべて電源側に回生される。
【００６７】
同様に、図１と図２の構成において、ターンオフ時には容量Cissの蓄積電荷をリアクトルLgの励磁電力として回収し、リアクトルLgの励磁電力を電源側に回生する。
【００６８】
回路損失が発生しない理想条件では容量Cissの蓄積電荷の回収および供給しか動作せず、その他の電力はすべて電源側に回生されるため、ゲート回収効率100%の動作となる。一方で、回路損失が発生する場合は、電源回生量が回路損失分だけ低減されるため、効率は100%以下となる。
【００６９】
なお、図１と図２の構成の動作では、ともにスイッチング素子Ｑ１〜Ｑ４の寄生ダイオードを経由した電流経路が形成される。このダイオード機能はスイッチング素子Ｑ１〜Ｑ４の半導体素子の寄生ダイオードを用いてもよい。もしくはスイッチング素子Ｑ１〜Ｑ４に並列にダイオードを接続してもよい。またはスイッチング素子Ｑ１〜Ｑ４のダイオード導通時に同期してスイッチング素子を導通させる整流動作としても良い。
【００７０】
図１において、抵抗Ronは、期間ｔｐ１２において電圧Vgeを電圧Vdcにクランプする際の、電圧Vgeと電圧Vdcの電位差に基づいた突入電流を防止する機能を有する。また、抵抗Roffは、期間ｔｐ６において電圧Vgeをゼロ電圧にクランプする際の、電圧Vgeと０Ｖの電位差に基づいた突入電流を防止する機能を有する。この抵抗Ronは追加で設けなくてもスイッチング素子Ｑ１の内部抵抗を利用しても良い。同様に、抵抗Roffは追加で設けなくてもスイッチング素子Ｑ２の内部抵抗を利用しても良い。
【００７１】
同様に図２において、抵抗Ronは期間ｔｐ１２において電圧Vgeを電圧VdcHにクランプする際の、電圧Vgeと電圧VdcHの電位差に基づいた突入電流を防止する機能を有する。また、抵抗Roffは期間ｔｐ６において電圧Vgeを電圧VdcLにクランプする際の、電圧Vgeと電圧VdcLの電位差に基づいた突入電流を防止する機能を有する。この抵抗Ronは追加で設けなくてもスイッチング素子Ｑ１の内部抵抗を利用しても良い。また抵抗Roffは追加で設けなくてもスイッチング素子Ｑ２の内部抵抗を利用しても良い。
【００７２】
（駆動信号生成回路の説明）
ここで、駆動信号生成回路１８での演算方法について説明する。図３０は、図１、図２において用いられる駆動信号生成回路の構成を示す回路図である。駆動信号生成回路１８は、駆動信号ＤＳを受けて、駆動信号Ｑ１Ｓ〜Ｑ４Ｓを生成する。図３０に示す駆動信号生成回路１８は、回路ブロック２００，３００，５００，６００，７００と、オン／オフ判定器４００と、ＮＯＴ回路１０１と、遅延回路１０２，１０５と、ＡＮＤ論理回路１０３，１０６と、ＯＲ回路１０４，１０７とを含む。
【００７３】
回路ブロック２００は、スイッチング素子Ｑ４のターンオン期間を生成する回路ブロックである。回路ブロック３００は、スイッチング素子Ｑ３のターンオン期間を生成する回路ブロックである。回路ブロック５００は、半導体スイッチ１４のターンオフ時のスイッチング保留信号を生成する回路ブロックである。回路ブロック６００は、半導体スイッチ１４のターンオン時のスイッチング保留信号を生成する回路ブロックである。回路ブロック７００は、回路ブロック５００および６００で作成されたスイッチング保留信号を選択する回路ブロックである。
【００７４】
次に、動作期間の定義について説明する。図３１は、図３０の駆動信号生成回路を説明するための期間を定義した図である。図３１の動作チャートのスイッチング素子Ｑ１〜Ｑ４の波形は、図３と同一である。スイッチング素子Ｑ１がターンオンする期間ｔｐ１と期間ｔｐ１２の合計期間を期間tonと定め、スイッチング素子Ｑ２がターンオンする期間ｔｐ６と期間ｔｐ７の合計期間を期間toffと定める。ターンオフに移行する間の期間ｔｐ２〜ｔｐ５の合計期間を期間tf、ターンオンに移行する間の期間ｔｐ８〜ｔｐ１１の合計期間を期間trと定める。ターンオフ時に電源側に励磁電力を回生する期間ｔｐ５を期間tgoff1、ターンオン時に電源側に励磁電力を回生する期間ｔｐ１１を期間tgonと定める。ターンオフ継続時にリアクトルを励磁する期間ｔｐ１を期間teoff、ターンオン継続時にリアクトルを励磁する期間ｔｐ７を期間teonと定める。
【００７５】
図３０より、回路ブロック２００による駆動信号Ｑ４Ｓの演算過程を説明する。回路ブロック２００は、オフ期間演算器２０１と、オフ回生期間演算器２０２と、オフ励磁期間演算器２０３と、減算器２０４と、加算器２０５とを含む。
【００７６】
駆動信号Ｑ４Ｓは図３１より期間ｔｐ１〜ｔｐ４にてＨ（論理ハイレベル）を出力する信号となる。期間ｔｐ１〜ｔｐ４は期間teoffと期間tfの合計期間から期間tgoffを引いた期間である。
【００７７】
オフ期間演算器２０１は、期間ｔｐ２〜ｔｐ５の間だけＨレベルを出力する論理信号（Ｈ期間が期間tfである）を出力する。期間tfすなわち図３１の期間ｔｐ２〜ｔｐ５は、期間tonの反転期間の半分以下すなわち期間ｔｐ２〜ｔｐ６以内にする。期間tonの反転期間とは期間ｔｐ２〜ｔｐ１１を指し、期間ｔｐ２〜ｔｐ１１の半分の期間とは期間ｔｐ２〜ｔｐ６を指す。半分の期間とする理由は、対称性よりターンオン時にも図３１の期間ｔｐ７〜ｔｐ１２にて同様の動作と演算を行なうためである。
【００７８】
オフ回生期間演算器２０２では、リアクトルLgの励磁電力が電源側に回生される期間を示す信号tgoff1を出力する。信号tgoff1のハイ期間を電流iLgが０Ａに達する期間以上に設定することによってリアクトルLgの励磁電力をすべて回収する事ができ、回収効果を最も高めることができる。
【００７９】
オフ励磁期間演算器２０３は、期間ｔｐ１に相当するリアクトルLgの初期励磁期間を定める。本期間を設けることで、期間ｔｐ２〜ｔｐ５において容量Cissの蓄積電荷を引き抜く時間を高める効果がある。期間ｔｐ１はスイッチング素子Ｑ１のターンオンからターンオフに切り替わるタイミング（図３１の期間ｔｐ１とｔｐ２の境界）から期間ｔｐ１だけ溯って設定する必要がある。従って、駆動信号ＤＳをオフ励磁期間演算器２０３に入力し、この駆動信号ＤＳから期間teoffを定める。期間teoffは、下限値ゼロから、上限値はスイッチング素子Ｑ１の継続的なターンオン期間である期間ｔｐ１と期間ｔｐ１２の合計期間の中で設定する。
【００８０】
期間tfから期間tgoff1を減算器２０４で減算し期間tgoff2を演算する。これは図３１にて期間ｔｐ２〜ｔｐ４に相当する。そして期間tgoff2と期間teoffを加算器２０５で加算すると、期間ｔｐ１〜ｔｐ４にＨレベルを出力する信号Ｑ４Ｓを演算する事ができる。
【００８１】
図３０に戻って、回路ブロック３００による駆動信号Ｑ３Ｓの演算過程を説明する。回路ブロック３００は、オン期間演算器３０１と、オン回生期間演算器３０２と、オン励磁期間演算器３０３と、減算器３０４と、加算器３０５とを含む。
【００８２】
駆動信号Ｑ３Ｓは図３１より期間ｔｐ７〜ｔｐ１１にてＨレベルを出力する信号となる。期間ｔｐ７〜ｔｐ１１はteoffとtfの合計期間からtgoffを引いた期間である。
【００８３】
オン期間演算器３０１は、期間ｔｐ８〜ｔｐ１１の間だけＨレベルを出力する論理信号（Ｈ期間が期間trである）を出力する。期間trすなわち図３１の期間ｔｐ８〜ｔｐ１１は、上記と同様に期間tonの反転期間の半分以下すなわち期間ｔｐ７〜ｔｐ１１以内にする。
【００８４】
オン回生期間演算器３０２は、リアクトルLgの励磁電力が電源側に回生される期間を示す信号tgon1を出力する。信号tgon1のハイ期間を電流iLgが０Ａに達する期間以上に設定することによってリアクトルLgの励磁電力をすべて回収する事ができ、回収効果を最も高めることができる。
【００８５】
オン励磁期間演算器３０３は、期間ｔｐ７に相当するリアクトルLgの初期励磁期間を定める。本期間を設けることで、期間ｔｐ８〜ｔｐ１１において容量Cissへの充電期間を短縮する効果がある。期間ｔｐ７はスイッチング素子Ｑ２のターンオンからターンオフに切り替わるタイミング（図３１の期間ｔｐ７とｔｐ８の境界）から期間ｔｐ７だけ溯って設定する必要がある。従って、駆動信号ＤＳをオン励磁期間演算器３０３に入力し、この駆動信号ＤＳから期間teonを定める。期間teonの設定範囲は下限値ゼロから、上限値はスイッチング素子Ｑ２の継続的なターンオン期間である期間ｔｐ６と期間ｔｐ７の合計期間の中で設定する。
【００８６】
期間trから期間tgon1を減算器３０４で減算し期間tgon2を演算する。期間tgon2は、図３１にて期間ｔｐ８〜ｔｐ１０に相当する。そして期間tgon2と期間teonを加算器３０５で加算すると、期間ｔｐ７〜ｔｐ１０にＨレベルを出力する信号Ｑ３Ｓを演算する事ができる。
【００８７】
オン／オフ判定器４００は、駆動信号ＤＳを受けて、リアルタイムに図３１に示す期間ｔｐ１〜ｔｐ６、または図３１に示す期間ｔｐ７〜ｔｐ１２を判定する。期間ｔｐ１〜ｔｐ６に存在すると判定した場合は信号Judgeを論理１としてターンオフ時の回生動作期間であると判断する。期間ｔｐ７〜ｔｐ１２に存在すると判定した場合は信号Judgeを論理０として、ターンオン時の回生動作期間であると判断する。
【００８８】
次に、ターンオフ時のタイミングtf1，tf2の判定について説明する。回路ブロック５００は、各種波形を基準信号と比較した結果に基づいて、ターンオフ動作を一時停止する信号を出力する。これは図３１にてスイッチング素子Ｑ１の期間ｔｐ３に相当する。
【００８９】
各種波形とは、本実施の形態では半導体スイッチ１４のゲート電流ig、コレクタ電流ic、ゲート−エミッタ電圧Vge、コレクタ−エミッタ電圧Vceであり、これらを抽出信号とする。本実施の形態では、上記４種類の抽出信号の１つを用いて、ターンオフ動作を一時停止する信号を生成する。
【００９０】
回路ブロック５００は、比較器５０１〜５０４を含む。ゲート電流を検出する場合は、比較器５０１にゲート電流igとしきい値ig_thを入力する。図３１の期間ｔｐ２にてターンオフ動作が開始すると電流igが徐々に減少する。電流igがしきい値ig_thを下回ると信号Vig1はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vig1がＨレベルとなる一定期間は（tf−tgoff1）より長くならないように設定する。
【００９１】
コレクタ電流を検出する場合は、比較器５０２にコレクタ電流icとしきい値ic_thを入力する。図３１の期間ｔｐ２にてターンオフ動作が開始するとコレクタ電流icが徐々に減少する。コレクタ電流icがしきい値ic_thを下回ると信号Vic1はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vic1がＨレベルとなる一定期間は（tf−tgoff1）より長くならないように設定する。
【００９２】
ゲート−エミッタ電圧を検出する場合は、比較器５０３にゲート−エミッタ電圧Vgeとしきい値Vge_thを入力する。図３１の期間ｔｐ２にてターンオフ動作が開始すると電圧Vgeは徐々に減少する。電圧Vgeがしきい値Vge_thを下回ると信号Vvge1はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。この信号Vvge1がＨレベルとなる一定期間は（tf−tgoff1）より長くならないように設定する。
【００９３】
コレクタ−エミッタ電圧を検出する場合は、比較器５０４にコレクタ−エミッタ電圧Vceとしきい値Vce_thを入力する。図３１の期間ｔｐ２にてターンオフ動作が開始するとコレクタ−エミッタ電圧Vceは徐々に増加する。コレクタ−エミッタ電圧Vceがしきい値Vce_thを上回ると信号Vvce1はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vvce1がＨレベルとなる一定期間は（tf−tgoff1）より長くならないように設定する。
【００９４】
なお、比較器５０１の出力信号Vig1、比較器５０２の出力信号Vic1、比較器５０３の出力信号Vvge1、比較器５０４の出力信号Vvce1がＨレベルとなる時刻は、図３１の時刻tf1に相当する。そして一定期間Ｈレベルとなった後に再びＬレベルとなる時刻は、図３１の時刻tf2に相当する。
【００９５】
一方、回路ブロック６００は、ターンオン動作を一時停止する信号を出力する。これは図３１にてスイッチング素子Ｑ２の期間ｔｐ９に相当する。検出に使用する信号（抽出信号）はターンオフ時と同様にゲート電流ig、コレクタ電流ic、ゲート−エミッタ電圧Vge、コレクタ−エミッタ電圧Vceとする。そして、ターンオフ時と同様に、上記４種類の抽出信号の１つを用いて、回路ブロック６００は、ターンオフ動作を一時停止する信号を生成する。
【００９６】
回路ブロック６００は、比較器６０１〜６０４を含む。ゲート電流を検出する場合は、比較器６０１にゲート電流igとしきい値ig_thを入力する。図３１の期間ｔｐ８にてターンオン動作が開始すると電流igが徐々に増加する。電流igがしきい値ig_thを上回ると信号Vig2はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vig2がＨレベルを出力する一定期間は（tf−tgon1）より長くならないように設定する。
【００９７】
コレクタ電流を検出する場合は、比較器６０２にコレクタ電流icとしきい値ic_thを入力する。図３１の期間ｔｐ８にてターンオン動作が開始するとコレクタ電流icが徐々に増加する。コレクタ電流icがしきい値ic_thを上回ると信号Vic2はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vic2がＨレベルを出力する一定期間は（tf−tgon1）より長くならないように設定する。
【００９８】
ゲート−エミッタ電圧を検出する場合は、比較器６０３にゲート−エミッタ電圧Vgeとしきい値Vge_thを入力する。図３１の期間ｔｐ２にてターンオン動作が開始すると電圧Vgeは徐々に増加する。電圧Vgeがしきい値Vge_thを上回ると信号Vvge2はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vvge2がＨレベルとなる一定期間は（tf−tgon1）より長くならないように設定する。
【００９９】
コレクタ−エミッタ電圧を検出する場合は、比較器６０４に、コレクタ−エミッタ電圧Vceとしきい値Vce_thを入力する。図３１の期間ｔｐ２にてターンオフ動作が開始すると電圧Vceは徐々に減少する。電圧Vceがしきい値Vce_thを下回ると信号Vvce2はＨレベルとなり、一定期間Ｈレベルを保持した後Ｌレベルとなる。信号Vvce2がＨレベルを出力する一定期間は（tf−tgon1）より長くならないように設定する。
【０１００】
なお、比較器６０１の出力信号Vig2、比較器６０２の出力信号Vic2、比較器６０３の出力信号Vvge2、比較器６０４の出力信号Vvce2がＨレベルとなる時刻は、図３１の時刻tr1に相当する。そして一定期間Ｈレベルとなった後に再びＬレベルとなる時刻は、図３１のtr2に相当する。
【０１０１】
ここで回路ブロック５００と、回路ブロック６００を構成する比較器に入力するしきい値は同一の値とする。これはスイッチングの保留動作はターンオフ／ターンオン切り替わり時にスイッチング速度を減少させるために行なうものであるので、そのしきい値は両者が同一である場合に最も効果が発揮される。
【０１０２】
回路ブロック７００では、ターンオン時のスイッチング保留信号とターンオフ時のスイッチング保留信号の選択を行なう。回路ブロック７００は、選択器７０１，７０３と、乗算器７０２，７０４と、ＮＯＴ回路７０５とを含む。
【０１０３】
選択器７０１は、比較器５０１の出力信号Vig1、比較器５０２の出力信号Vic1、比較器５０３の出力信号Vvge1、比較器５０４の出力信号Vvce1を受け、１つの保留信号を選択する。本実施の形態では、Vig1、Vic1、Vvge1、Vvce1の４つの信号の選択は任意とする。選択した信号Q1_tr1を信号Judgeと乗算器７０２で乗算し、信号Q1_tr2を演算する。信号Judgeは、ターンオフ期間に論理１となり、ターンオフ時に有効となる信号である。これにより、スイッチング保留信号を生成することができる。
【０１０４】
選択器７０３は、比較器６０１の出力信号Vig2、比較器６０２の出力信号Vic2、比較器６０３の出力信号Vvge2、比較器６０４の出力信号Vvce2を受け、１つの保留信号を選択する。本実施の形態では、Vig2、Vic2、Vvge2、Vvce2の４つの信号の選択は任意とする。選択した信号Q2_tr1を、信号JudgeがＮＯＴ回路７０５によって反転された信号Judge1と乗算器７０４で乗算し、信号Q2_tr1を演算する。信号Judge1はターンオン期間に論理１となり、ターンオン時に有効となる信号である。これにより、スイッチング保留信号を生成することができる。
【０１０５】
次に、信号Ｑ１Ｓ，Ｑ２Ｓの生成について説明する。駆動信号ＤＳに対して、基本的には、同極性の信号がスイッチング素子Ｑ１の駆動信号Ｑ１Ｓとなり、逆極性の信号がスイッチング素子Ｑ２の駆動信号Ｑ２Ｓとなる。以下のように同極性の信号および逆極性の信号を遅延させて駆動信号を生成する。
【０１０６】
信号Ｑ１Ｓの遅延について説明する。遅延回路１０５およびＡＮＤ論理回路１０６によって、駆動信号ＤＳを立ち上がりのみ遅延時間trだけ遅延させた信号ton2を生成する。ＡＮＤ論理回路１０６には、駆動信号ＤＳと、駆動信号ＤＳを遅延回路１０５にて遅延時間trだけ遅延させた信号ton1を入力する。これにより、信号ton2の立ち上がりを、駆動信号ＤＳの立ち上がりから図３１に示す期間ｔｐ８〜ｔｐ１１の合計(遅延時間tr)だけ遅延させることができる。なお、遅延時間trは上述したオン期間演算器３０１で設定した値である。
【０１０７】
信号Ｑ２Ｓの遅延について説明する。駆動信号ＤＳをＮＯＴ回路１０１で極性反転させ、信号toff1を生成する。そして遅延回路１０２およびＡＮＤ論理回路１０３によって立ち上がりのみ遅延時間tfだけ遅延させた信号toff3を生成する。ＡＮＤ論理回路１０３には、信号toff1と、信号toff1を遅延回路１０２によって遅延時間tfだけ遅延させた信号toff2とを入力する。これにより、信号toff3の立ち上がりを、駆動信号ＤＳの立ち下がりから図３１に示す期間ｔｐ２〜ｔｐ５の合計(遅延時間tf)だけ遅延させることができる。なお、遅延時間tfは上述したオフ期間演算器２０１で設定した値である。
【０１０８】
ＡＮＤ論理回路１０６で演算した信号ton2と上述した信号Q1_tr2とをＯＲ回路１０７に入力して信号Ｑ１Ｓを生成する。信号ton2がターンオンを継続する信号、信号Q1_tr2がターンオフからターンオンする際にスイッチングスピードを調整する信号となる。
【０１０９】
ＡＮＤ論理回路１０３で演算した信号toff3と上述した信号Q2_tr2をＯＲ回路１０４に入力して信号Ｑ２Ｓを生成する。信号toff3信号がターンオフを継続する信号、信号Q2_tr2がターンオンからターンオフする際にスイッチングスピードを調整する信号となる。
【０１１０】
このように、信号Ｑ１Ｓの立ち上がりを、駆動信号DSの立ち上がりから遅延時間trだけ遅延させることで、期間ｔｐ７〜ｔｐ１１を設けて上述したターンオン時の回生動作を実現する。また、信号Ｑ２Ｓの立ち上がりを駆動信号DSの反転信号toff1の立ち上がりから遅延時間tfだけ遅延させることで、期間ｔｐ１〜ｔｐ５を設けて上述したターンオフ時の回生動作を実現する。
【０１１１】
（まとめ）
このように本実施の形態では、半導体スイッチ１４のターンオン時には、リアクトルに無効電力を供給して、上記無効電力で入力容量１３に電荷を蓄積し、残りの無効電力を電源に回生する。
【０１１２】
また、半導体スイッチ１４のターンオフ時には、入力容量１３の蓄積電荷をリアクトルの無効電力として伝搬し、電源側に回生する。このようにリアクトルの無効電力を利用して入力容量１３への蓄積電荷の供給、並びに電源側への回生動作により、ゲート駆動容量を低減する事ができる。
【０１１３】
また、半導体スイッチ１４のターンオン時には、検出した信号Vig1、Vic1、Vvge1、Vvce1のいずれかと、上記選択した信号のしきい値とを比較して、スイッチング素子Ｑ１をスイッチングすることでターンオンに切り替わる瞬間のスイッチングスピードを遅くする。
【０１１４】
同様に、半導体スイッチ１４のターンオフ時には、信号Vig2、Vic2、Vvge2、Vvce2のいずれかと、上記選択した信号のしきい値とを比較して、スイッチング素子Ｑ２をスイッチングすることでターンオフに切り替わる瞬間のスイッチングスピードを遅くする。
【０１１５】
このターンオン／ターンオフの切り替わり時にのみスイッチングスピードを一瞬遅くすることで、ソフトスイッチングの影響で低ノイズ化を実現する事ができる。
【０１１６】
以上より、本実施の形態のゲート駆動回路は、回生動作によるゲート電源の低容量化と、スイッチングスピードの可変による低ノイズ駆動を、同時に実現する事ができる。
【０１１７】
すなわち、ターンオン時とターンオフ時ともに、インダクタ素子８のの励磁電力を用いて駆動する半導体スイッチ１４の電荷を充放電すると同時に、励磁電力を電源側に回生する事で、ゲートを駆動する電源の容量を大幅に低減する事が可能となる。
【０１１８】
また、スイッチング素子Ｑ３，Ｑ４をオンとしてインダクタ素子８を励磁する電圧は任意であるため、直流電源１９と直流電源２０の電圧は任意の電圧に設定が可能となる。
【０１１９】
さらに、スイッチング素子Ｑ３，Ｑ４をオンとしてインダクタ素子８を励磁して、インダクタ素子８の励磁電力を用いて半導体スイッチ１４のゲート容量Cissを充放電する事で、高速スイッチングを可能とし、スイッチング損失を低減する。
【０１２０】
そして、ターンオフ動作期間では、スイッチング素子Ｑ１のオンとオフを予め定めた期間で繰り返してターンオフ動作を中断する事で、半導体スイッチ１４のドレイン−ソース電圧の立ち上がり速度を一時的に減速させノイズを低減させることができ、ターンオン動作期間でもスイッチング素子Ｑ２のオンとオフを予め定めた期間で繰り返し、ターンオン動作を中断する事で、ドレイン−ソース電圧の立ち下がり速度を一時的に減速させノイズを低減させることができる。
【０１２１】
実施の形態２．
（スイッチング保留信号のフィードフォワード生成）
実施の形態１では、半導体スイッチ１４のターンオン時のスイッチングスピードを一瞬遅くするために、検出信号Vig1、Vic1、Vvge1、Vvce1を予め定めたしきい値と比較しスイッチング素子Ｑ１のターンオフとターンオンを切り替えた。また、半導体スイッチ１４のターンオフ時のスイッチングスピードを一瞬遅くするために、検出信号Vig2、Vic2、Vvge2、Vvce2を予め定めたしきい値と比較しスイッチング素子Ｑ２のターンオフとターンオンを切り替えた。これらの信号生成にはフィードバック方式を採択している。
【０１２２】
しかし、フィードバック方式では、検出器の遅延の影響により、半導体スイッチ１４のターンオンとターンオフが切り替わるタイミングと、スイッチング素子Ｑ１またはＱ２のターンオンとターンオフが切り替わるポイントにずれが発生する恐れがある。この誤差が拡大するほど、低ノイズ化の効果が小さくなる。
【０１２３】
本実施の形態では、スイッチング素子Ｑ１またはＱ２のターンオンとターンオフの切り替えを予め定めたフィードフォワード量に基づいて定める。
【０１２４】
ターンオン時とターンオフ時の動作原理は実施の形態１と同様であり、説明を省略する。
【０１２５】
図３２は、実施の形態２において用いられる駆動信号生成回路の構成を示す図である。駆動信号生成回路１８Ａは、実施の形態１の駆動信号生成回路１８と比べて、回路ブロック５００，６００，７００が存在せず、新たにターンオン過渡スイッチング生成器８０１とターンオフ過渡スイッチング生成器８０２を含む点が異なる。
【０１２６】
その他、制御ブロック図は実施の形態１と同様であるため、信号Ｑ３Ｓの生成過程と、信号Ｑ４Ｓ生成過程は実施の形態１と同様である。以下、信号Ｑ１Ｓ，Ｑ２Ｓの生成について説明し、信号Ｑ３Ｓ，Ｑ４Ｓの生成については説明を省略する。
【０１２７】
（信号Ｑ１Ｓの生成）
実施の形態１と同様に信号ton2を生成した後、スイッチングスピードを遅くする信号Q1_tr3を生成し、信号ton2と信号Q1_tr3をＯＲ回路１０７に入力して信号Ｑ１Ｓを生成する。信号Q1_tr3はターンオン過渡スイッチング生成器８０１で生成される。
【０１２８】
ターンオン過渡スイッチング生成器８０１は、期間tfを示す信号を受け、期間tf内すなわち図３１の期間ｔｐ２〜ｔｐ４にてスイッチング素子Ｑ１をオンさせる期間（期間ｔｐ３）を予め定めたフィードフォワード量とする。信号Ｑ１ＳをＨレベルに切り替えるタイミング(図３１のtf1)は駆動半導体スイッチのゲート−エミッタ電圧のしきい値電圧に基づいて生成し、Ｈレベル出力期間は期間tfを超えない範囲で任意の値とする。
【０１２９】
（信号Ｑ２Ｓの生成）
実施の形態１と同様に信号toff3を生成した後、スイッチングスピードを遅くする信号Q2_tr3を生成し、信号toff3と信号Q2_tr3をＯＲ回路１０４に入力して信号Ｑ２Ｓを生成する。信号Q2_tr3はターンオフ過渡スイッチング生成器８０２で生成される。
【０１３０】
ターンオフ過渡スイッチング生成器８０２は、期間trを示す信号を受け、期間tr内すなわち図３１の期間ｔｐ８〜ｔｐ１０にてスイッチング素子Ｑ２をオンさせる期間(期間ｔｐ９)を予め定めたフィードフォワード量とする。信号Ｑ２ＳをＨレベルに切り替えるタイミング(図３１のtr1)は駆動半導体スイッチのゲート−エミッタ電圧のしきい値電圧に基づいて生成し、Ｈレベル出力期間は期間trを超えない範囲で任意の値とする。
【０１３１】
このように、実施の形態２では図３２に示す制御システムに基づいて、スイッチング素子Ｑ１とＱ２の過渡的なスイッチングタイミングと期間を予め定めたフィードフォワード量に従って定めて、信号Ｑ１Ｓ、Ｑ２Ｓ、Ｑ３Ｓ、Ｑ４Ｓを生成してゲート回路を駆動する。
【０１３２】
本実施の形態では、実施の形態１と同様に回生動作によるゲート電源の低容量化と、スイッチングスピードの可変による低ノイズ駆動を、同時に実現する事ができる。
【０１３３】
実施の形態２では、実施の形態１の効果に加えて、実施の形態１のフィードバック制御方式からフィードフォワード制御に切り替えることで、半導体スイッチ１４のターンオンとターンオフの切り替わりタイミングとスイッチング素子Ｑ１とスイッチング素子Ｑ２の過渡的なスイッチングタイミングとを理想的に合わせることができる。すなわち検出遅延の影響を低減する事ができる。
【０１３４】
実施の形態３．
（ターンオフ時/ターンオン時のみの回生動作）
実施の形態１と実施の形態２では、ターンオン時とターンオフ時ともに回生動作を実施したが、ターンオフ動作のみ回生動作を行なっても良い。本実施の形態ではターンオフ動作のみ回生動作を行なう場合について記述する。
【０１３５】
回路構成は実施の形態１と同様であるため説明を省略する。単一電源の構成では図２の構成となり、二電源の構成では図３の構成となる。
【０１３６】
図３３は、ターンオフ動作のみ回生動作を行なう場合の動作チャート図である。ターンオン時は、実施の形態１で説明した期間ｔｐ８〜ｔｐ１２の動作が省略され期間ｔｐ８のみとなる。スイッチング素子Ｑ３は、ターンオン時にインダクタ８の励磁、入力容量１３への充電動作が不要となるため常時オフとなる。
【０１３７】
ターンオフ時の回生動作とスイッチングの保留動作、すなわち図３３の期間ｔｐ１〜ｔｐ６の動作原理は、実施の形態１と同様であるので説明を省略する。
【０１３８】
ターンオン動作は期間ｔｐ７から期間ｔｐ８への切り替わり動作のみであり、スイッチング素子Ｑ２をターンオフ後、スイッチング素子Ｑ１をターンオンとする。この時、図２の単一電源構成では電圧Vdcがゲート電圧にクランプされ、図３の二電源構成では電圧VdcHがゲート電圧にクランプされる。この際の供給電力はターンオン抵抗５で消費されるため、ゲート駆動容量が実施の形態１よりも増加する。
【０１３９】
すなわち実施の形態１との相違点は、ターンオン期間における期間ｔｒ（図３１）を省略していることである。
【０１４０】
この場合に適用される駆動信号生成回路は、実施の形態１にて、図３０のオン期間演算器３０１において期間ｔｒを０として信号ton2のＡＮＤ論理回路１０６での遅延を消去する。また、回路ブロック６００において、信号Vig2、Vic2、Vvge2、Vvce2をすべて０として、信号Ｑ２_tr2を０とする。この場合信号Ｑ２Ｓは期間trの遅延と、スイッチング保留信号の影響を無視する事ができ、図３３に示す動作チャート図を実現する。
【０１４１】
なお本時実施の形態ではターンオン動作は、公知技術である定電圧駆動として説明したが、ターンオンに寄与するスイッチング素子Ｑ１と抵抗Ronを例えば定電流回路（国際公開ＷＯ２０１４／１２３０４６）やソフトゲート回路（特開２００７−１１６９００号公報）に切り替えても良い。これにより、ターンオン時のスイッチング特性を改善し、ターンオン時の低損失と低ノイズ効果を高めることができる。
【０１４２】
また、ターンオン動作のみ回生動作を行なうことも可能である。図３４は、ターンオン動作のみ回生動作を行なう場合の動作チャート図である。ターンオフ時は、実施の形態１で説明した期間ｔｐ２〜ｔｐ５の動作が省略され期間ｔｐ６のみとなる。実施の形態１の説明に一致させるために、図３４は期間ｔｐ２〜ｔｐ５を省略した表記とする。スイッチング素子Ｑ４はターンオフ時にインダクタ８の励磁による入力容量１３の放電動作が不要となるため常時オフとなる。
【０１４３】
ターンオン時の回生動作とスイッチングの保留動作、すなわち図３４の期間ｔｐ７〜ｔｐ１２の動作原理は、実施の形態１と同様であるので説明を省略する。
【０１４４】
ターンオフ動作は期間ｔｐ１から期間ｔｐ６への切り替わり動作のみであり、スイッチング素子Ｑ１をターンオフ後、スイッチング素子Ｑ２をターンオンとする。この時、図２の単一電源構成では０Ｖがゲート電圧にクランプされ、図３の両電源構成では電圧-VdcLがゲート電圧にクランプされる。この際の供給電力はターンオフ抵抗６で消費されるため、ゲート駆動容量が実施の形態１よりも増加する。
【０１４５】
この場合、実施の形態１との相違点は、ターンオフ期間における期間ｔf（図３１）を省略していることである。
【０１４６】
この場合に適用される駆動信号生成回路は、実施の形態１にて、オフ期間演算器２０１において期間ｔｆを０として信号toff1のＡＮＤ論理回路１０３での遅延を消去する。また、回路ブロック５００において、信号Vig1、Vic1、Vvge1、Vvce1をすべて０として、信号Ｑ１_tr2を０とする。この場合信号Ｑ１Ｓは期間tfの遅延と、スイッチング保留信号の影響を無視する事ができ、図３４に示す動作チャート図を実現する。
【０１４７】
なお本時実施の形態ではターンオフ動作は、公知技術である定電圧駆動として説明したが、ターンオフに寄与するスイッチング素子Ｑ２と抵抗Roffを例えばソフトターンオフ回路（特開２０１０−１０９５４５号公報）などで構成しても良い。これにより、ターンオフ時のスイッチング特性を改善し、ターンオフ時の低損失と低ノイズ効果を高めることができる。
【０１４８】
このように、本実施の形態では、ターンオン動作のみ回生動作またはターンオフ動作のみ回生動作を行なう形態について説明を行なった。
【０１４９】
ターンオンとターンオフのどちらかを回生動作させないことでゲート電源の容量は実施の形態１に比べると増加するが、スイッチングの性能を高める他の駆動方式と組み合わせることができる。これによりゲート回路全体で、ゲート容量の低減と、駆動半導体スイッチの低損失化、低ノイズ化を両立した設計が可能となる。
【０１５０】
実施の形態４．
上述の実施の形態１〜３では、ゲート駆動回路について説明したが、本実施の形態では、上述のゲート駆動回路を適用した電力変換装置について示す。ここでは、電力変換装置としてインバータ回路を例にとって説明する。
【０１５１】
図３５は、実施の形態３に係るインバータ回路を示す図である。図３５において、インバータ回路９００は、アームＱ−Ｕ１とアームＱ−Ｕ２から構成されるＵ相のレグと、アームＱ−Ｖ１とアームＱ−Ｖ２から構成されるＶ相のレグと、アームＱ−Ｗ１とアームＱ−Ｗ２から構成されるＷ相のレグとを含む。インバータ回路９００は、直流電源９０１の電力を交流電力に変換して、交流負荷９０２に伝送する。図３５では交流負荷９０２の例としてモータを記載しているが、その他の負荷でも良い。
【０１５２】
ここで、アームＱ−Ｕ１，Ｑ−Ｕ２，Ｑ−Ｖ１，Ｑ−Ｖ２，Ｑ−Ｗ１，Ｑ−Ｗ２のスイッチング素子は、電圧駆動型半導体スイッチング素子（駆動対象である半導体素子）であり、それぞれゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＶ１，ＧＤＶ２，ＧＤＷ１，ＧＤＷ２により印加される電圧によりオン／オフ動作を行なう。ゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＶ１，ＧＤＶ２，ＧＤＷ１，ＧＤＷ２の各々は、図１に示すゲート駆動回路１００と同様の構成であり、説明を省略する。ゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＶ１，ＧＤＶ２，ＧＤＷ１，ＧＤＷ２は、それぞれ制御回路９０３から駆動信号ＤＳＵ１，ＤＳＵ２，ＤＳＶ１，ＤＳＶ２，ＤＳＷ１，ＤＳＷ２を図１の駆動信号ＤＳとして受け、これに応じて各半導体スイッチを駆動する。
【０１５３】
次に、動作について説明する。ゲート駆動回路の各々の動作は、実施の形態１で示したものと同様であり、説明を省略する。アームＱ−Ｕ１，Ｑ−Ｕ２，Ｑ−Ｖ１，Ｑ−Ｖ２，Ｑ−Ｗ１，Ｑ−Ｗ２は、対応するゲート駆動回路より出力された電圧によって駆動し、インバータとして動作する。ここで用いるインバータ回路は、その動作は従来のインバータ回路の制御方法（例えば、特開２０１０−１５４５８２号に記載の制御方法）を適用することができる。
【０１５４】
ここでは、ゲート駆動回路として図１に示すゲート駆動回路を用いた例について示したが、図２に示すゲート駆動回路を用いても良い。
【０１５５】
ここでは、電力変換装置の一例としてのインバータ回路を示したが、これに限ったものではなく、ゲート駆動回路によりオン／オフ駆動を行なう電力変換装置であれば、どのようなものでもよい。
【０１５６】
例えば、交流電源の交流電圧を直流電圧に変換して、かつ交流電源の電流を高力率に制御する電力変換器に、ゲート駆動回路を搭載してもよい。図３６は、実施の形態３に係るコンバータ回路を示す図である。
【０１５７】
図３６において、コンバータ回路９００Ａは、アームＱ−Ｕ１とアームＱ−Ｕ２から構成されるＵ相のレグと、アームＱ−Ｖ１とアームＱ−Ｖ２から構成されるＶ相のレグと、アームＱ−Ｗ１とアームＱ−Ｗ２から構成されるＷ相のレグと、リアクトルＵ、リアクトルＶ、リアクトルＷとを含む。コンバータ回路９００Ａは、交流電源９０４の電力を直流電力に変換して、直流負荷９０５に伝送する。また、コンバータ回路９００Ａは、リアクトルＵ、リアクトルＶ、リアクトルＷに印加する電圧を調整して、交流電源９０４の電流を交流電圧に対して高力率に制御する。
【０１５８】
ゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＶ１，ＧＤＶ２，ＧＤＷ１，ＧＤＷ２は、それぞれ制御回路９０３から駆動信号ＤＳＵ１，ＤＳＵ２，ＤＳＶ１，ＤＳＶ２，ＤＳＷ１，ＤＳＷ２を図１の駆動信号ＤＳとして受け、これに応じて各半導体スイッチを駆動する。
【０１５９】
インバータ回路９００と同様にここで用いるコンバータ回路９００Ａのその他動作は一般的な動作であり説明を省略する。その動作は従来のインバータ回路の制御方法（例えば、国際公開ＷＯ２０１５／０４５４８５号に記載の制御方法）を適用することができる。
【０１６０】
また、直流電圧を直流電圧に変換するチョッパ回路に、ゲート駆動回路を搭載しても良い。図３７は、チョッパ回路にゲート駆動回路を適用した構成を示す図である。
【０１６１】
図３７において、チョッパ回路９００Ｂは、アームＱ１ＢとアームＱ２Ｂから構成されるレグと、リアクトル９０８とを含む。チョッパ回路９００Ｂは、直流電源９０６から直流負荷９０７に電圧を昇圧して電力を伝送する昇圧チョッパ回路である。
【０１６２】
ゲート駆動回路ＧＤＱ１，ＧＤＱ２は、それぞれ制御回路９０３Ｂから駆動信号ＤＳＱ１，ＤＳＱ２を図１の駆動信号ＤＳとして受け、これに応じて各半導体スイッチを駆動する。
【０１６３】
図３７は一例として昇圧型のチョッパ回路を示したが、降圧チョッパ回路、昇降圧チョッパ回路などでも良い。
【０１６４】
インバータ回路９００とコンバータ回路９００Ａと同様にここで用いるチョッパ回路９００Ｂの動作は一般的な動作であり説明を省略する。その動作は、従来のチョッパ回路の制御方法（例えば、国際公開ＷＯ２０１６／０７５９９６号に記載の制御方法）を適用することができる。
【０１６５】
（実施の形態のまとめ）
（１）実施の形態１〜３および図１−１０，３０，３１，３２に示されるゲート駆動回路１００は、スイッチング素子Ｑ１〜Ｑ４と、インダクタ素子８と、駆動信号生成回路１８とを備える。スイッチング素子Ｑ１は、直流電源１０の正極端子と第１のノードとの間に接続される。スイッチング素子Ｑ２は、第１のノードと直流電源１０の負極端子との間に接続される。スイッチング素子Ｑ３は、直流電源１０の正極端子と第２のノードとの間に接続される。スイッチング素子Ｑ４は、第２のノードと直流電源１０の負極端子との間に接続される。インダクタ素子８は、第１のノードと第２のノードとの間に接続される。駆動信号生成回路１８は、スイッチング素子Ｑ１〜Ｑ４の各々のオン／オフ動作を制御する。
【０１６６】
第１のノード７は、半導体スイッチ１４のゲート端子に接続される。直流電源１０の負極端子１７は、半導体スイッチ１４のエミッタ端子に接続される。駆動信号生成回路１８は、半導体スイッチ１４のオフ固定時には、スイッチング素子Ｑ２がオン固定、スイッチング素子Ｑ１，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御し、半導体スイッチ１４のオン固定時には、スイッチング素子Ｑ１がオン固定、スイッチング素子Ｑ２，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御する。駆動信号生成回路１８は、半導体スイッチ１４のターンオフ時には、スイッチング素子Ｑ１がオン固定となっている状態から、スイッチング素子Ｑ４をオンとしてインダクタ素子８を予め定めた第１期間励磁した後、スイッチング素子Ｑ１を予め定めた第２期間オフとしてゲート蓄積電荷を放電し、スイッチング素子Ｑ１を予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度スイッチング素子Ｑ１を予め定めた第４期間オフとし、その後、スイッチング素子Ｑ４をオフ固定、スイッチング素子Ｑ２をオン固定として半導体スイッチ１４をオフ固定とする。
【０１６７】
このような構成とすることによって、１）ターンオフ時の電力回収効果、２）高速スイッチングによるスイッチング損失の低減、３）半導体スイッチのしきい値Ｖｔｈ付近での低速スイッチングによるノイズ低減、といった効果が得られる。
【０１６８】
（２）実施の形態１〜３および図１−４，１１−１６，３０，３１，３２に示されるゲート駆動回路１００は、直流電源１０の正極端子と第１のノードとの間に接続されたスイッチング素子Ｑ１と、第１のノードと直流電源１０の負極端子との間に接続されたスイッチング素子Ｑ２と、直流電源１０の正極端子と第２のノードとの間に接続されたスイッチング素子Ｑ３と、第２のノードと直流電源１０の負極端子との間に接続されたスイッチング素子Ｑ４と、第１のノードと第２のノードとの間に接続されたインダクタ素子８と、スイッチング素子Ｑ１〜Ｑ４の各々のオン／オフ動作を制御する駆動信号生成回路１８とを備える。第１のノードは、半導体スイッチ１４のゲート端子に接続される。直流電源１０の負極端子は、半導体スイッチ１４のエミッタ端子に接続される。駆動信号生成回路１８は、半導体スイッチ１４のオフ固定時には、スイッチング素子Ｑ２がオン固定、スイッチング素子Ｑ１，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御し、半導体スイッチ１４のオン固定時には、スイッチング素子Ｑ１がオン固定、スイッチング素子Ｑ２，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御する。駆動信号生成回路１８は、半導体スイッチ１４のターンオン時には、スイッチング素子Ｑ２がオン固定となっている状態から、スイッチング素子Ｑ３をオンとしてインダクタ素子８を予め定めた第１期間励磁した後、スイッチング素子Ｑ２を予め定めた第２期間だけオフとしてゲートを充電し、スイッチング素子Ｑ２を予め定めた第３期間だけオンとしてゲートへの充電を中断し、再度スイッチング素子Ｑ２を予め定めた第４期間オフとし、その後、スイッチング素子Ｑ３をオフ固定、スイッチング素子Ｑ１をオン固定として半導体スイッチ１４をオン固定とする。
【０１６９】
このような構成とすることによって、１）ターンオフ時の電力回収効果、２）高速スイッチングによるスイッチング損失の低減、３）半導体スイッチのしきい値Ｖｔｈ付近での低速スイッチングによるノイズ低減、といった効果が得られる。
【０１７０】
（３）実施の形態１〜３および図１，２，３，１７，１８−２３，３０，３１，３２に示されるゲート駆動回路１００は、直流電源１９の正極と第１のノードとの間に接続されたスイッチング素子Ｑ１と、第１のノードと直流電源２０の負極端子との間に接続されたスイッチング素子Ｑ２と、直流電源１９の正極端子と第２のノードの間に接続されたスイッチング素子Ｑ３と、第２のノードと直流電源２０の負極端子との間に接続されたスイッチング素子Ｑ４と、第１のノードと第２のノードの間に接続されたインダクタ素子８と、スイッチング素子Ｑ１〜Ｑ４の各々のオン／オフ動作を制御する駆動信号生成回路１８とを備える。直流電源１９と直流電源２０は直列接続され、第１のノードは、半導体スイッチ１４のゲート端子に接続され、直流電源１９の負極端子と直流電源２０の正極端子は、ともに半導体スイッチ１４のエミッタ端子に接続される。駆動信号生成回路１８は、半導体スイッチ１４のオフ固定時は、スイッチング素子Ｑ２がオン固定、スイッチング素子Ｑ１，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御し、半導体スイッチ１４のオン固定時には、スイッチング素子Ｑ１がオン固定、スイッチング素子Ｑ２，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御する。駆動信号生成回路１８は、半導体スイッチ１４のターンオフ時には、スイッチング素子Ｑ１がオン固定となっている状態から、スイッチング素子Ｑ４をオンとしてインダクタ素子８を予め定めた第１期間励磁した後、スイッチング素子Ｑ１を予め定めた第２期間オフとしてゲート蓄積電荷を放電し、スイッチング素子Ｑ１を予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度スイッチング素子Ｑ１を予め定めた第４期間オフとし、その後、スイッチング素子Ｑ４をオフ固定、スイッチング素子Ｑ２をオン固定として半導体スイッチ１４をオフ固定とする。
【０１７１】
このような構成とすることによって、１）ターンオフ時の電力回収効果、２）高速スイッチングによるスイッチング損失の低減、３）半導体スイッチのしきい値Ｖｔｈ付近での低速スイッチングによるノイズ低減、といった効果が得られる。
【０１７２】
（４）実施の形態１〜３および図１，２，３，１７，２４−２９，３０，３１，３２に示されるゲート駆動回路１００は、直流電源１９の正極と第１のノードとの間に接続されたスイッチング素子Ｑ１と、第１のノードと直流電源２０の負極端子との間に接続されたスイッチング素子Ｑ２と、直流電源１９の正極端子と第２のノードの間に接続されたスイッチング素子Ｑ３と、第２のノードと直流電源２０の負極端子との間に接続されたスイッチング素子Ｑ４と、第１のノードと第２のノードの間に接続されたインダクタ素子８と、スイッチング素子Ｑ１〜Ｑ４の各々のオン／オフ動作を制御する駆動信号生成回路１８とを備える。直流電源１９と直流電源２０は直列接続され、第１のノードは、半導体スイッチ１４のゲート端子に接続され、直流電源１９の負極端子と直流電源２０の正極端子は、ともに半導体スイッチ１４のエミッタ端子に接続される。駆動信号生成回路１８は、半導体スイッチ１４のオフ固定時には、スイッチング素子Ｑ２がオン固定、スイッチング素子Ｑ１，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御し、半導体スイッチ１４のオン固定時には、スイッチング素子Ｑ１がオン固定、スイッチング素子Ｑ２，Ｑ３，Ｑ４がオフ固定となるようにスイッチング素子Ｑ１〜Ｑ４を制御する。駆動信号生成回路１８は、半導体スイッチ１４のターンオン時には、スイッチング素子Ｑ２がオン固定となっている状態から、スイッチング素子Ｑ３をオンとしてインダクタ素子８を予め定めた第１期間励磁した後、スイッチング素子Ｑ２を予め定めた第２期間だけオフとしてゲートを充電し、スイッチング素子Ｑ２を予め定めた第３期間だけオンとしてゲートへの充電を中断し、再度スイッチング素子Ｑ２を予め定めた第４期間オフとし、その後、スイッチング素子Ｑ３をオフ固定、スイッチング素子Ｑ１をオン固定として半導体スイッチ１４をオン固定とする。
【０１７３】
このような構成とすることによって、１）ターンオフ時の電力回収効果、２）高速スイッチングによるスイッチング損失の低減、３）半導体スイッチのしきい値Ｖｔｈ付近での低速スイッチングによるノイズ低減、といった効果が得られる。
【０１７４】
（５）実施の形態１〜３および図１，２に示されるスイッチング素子Ｑ１〜Ｑ４は、寄生のダイオードを有する半導体素子ある。
【０１７５】
このような構成とすることによって、インダクタの励磁電流をバイパスする還流経路を生成する事で、電力回収効果を高める効果が得られる。
【０１７６】
（６）実施の形態１〜３および図１，２に示されるゲート駆動回路１００は、スイッチング素子Ｑ１と第１のノードの間に接続される第１の抵抗と、スイッチング素子Ｑ２と第１のノードの間に接続され、第１の抵抗と抵抗値が異なる第２の抵抗とをさらに備える。
【０１７７】
このような構成とすることによって、回生経路に抵抗を接続することなく、半導体スイッチのターンオン継続時にスイッチング素子Ｑ１をオンした際の突入電流を防止でき、同様に半導体スイッチのターンオフ継続時にスイッチング素子Ｑ２をオンした際の突入電流を防止する事ができるといった効果が得られる。
【０１７８】
（７）実施の形態１，３および図１，２、３０、３２に示される駆動信号生成回路１８は、半導体スイッチ１４のゲート−ソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレイン−ソース間電圧のうち、少なくとも一つの検出値に基づいてスイッチング素子Ｑ１〜Ｑ４を制御する。
【０１７９】
このような構成とすることによって、フィードバック機能を加えることでロバスト性を考慮した回生動作が可能であるといった効果が得られる。
【０１８０】
（８）実施の形態１，３および図３０、３１、３２に示されるように、駆動信号生成回路１８は、第２期間を、ゲート蓄積電荷の放電電流が零となる前に終了する。
【０１８１】
このような構成とすることによって、半導体スイッチが完全にターンオフするまでに限定する事で、スイッチング素子Ｑ１を再度オフした場合に、スピード低下を図ることができ、ノイズを低減する事ができるといった効果が得られる。
【０１８２】
（９）実施の形態１，３および図３０、３１、３２に示される駆動信号生成回路１８は、第２期間を、半導体スイッチ１４のゲート電圧が半導体スイッチ１４のしきい値電圧に低下する前に終了する。
【０１８３】
このような構成とすることによって、半導体スイッチが完全にターンオフするまでに限定する事で、スイッチング素子Ｑ１を再度オフした場合に、スピード低下を図ることができ、ノイズを低減する事ができるといった効果が得られる。
【０１８４】
（１０）実施の形態１〜３および図３０、３１、３２に示される第１期間（ｔｐ７）は、インダクタ素子８の励磁電力が半導体スイッチ１４のターンオンに必要なゲート容量充電電力以上になるように設定される。
【０１８５】
このような構成とすることによってインダクタの無効電力だけでターンオンを実現する事ができるため、電源容量を低減する事ができる（アクティブゲート機能）といった効果が得られる。
【０１８６】
（１１）実施の形態１，３および図３０、３１、３２に示される駆動信号生成回路１８は、第２期間（ｔｐ８）を、ゲートの充電電流が零となる前に終了する。
【０１８７】
このような構成とすることによって半導体スイッチがターンオンされる前にスピードを低下させることで、ノイズを低減する（アクティブゲート機能）といった効果が得られる。
【０１８８】
（１２）実施の形態１，３および図３０、３１、３２に示される駆動信号生成回路１８は、第２期間（ｔｐ８）を、半導体スイッチ１４のゲート電圧が半導体スイッチ１４のしきい値電圧に達するまでに終了する。
【０１８９】
このような構成とすることによって半導体スイッチがターンオンされる前にスピードを低下させることで、ノイズを低減する（アクティブゲート機能）といった効果が得られる。
【０１９０】
（１３）実施の形態１〜３および図３０、３１、３２に示される第１期間（ｔｐ１）の始点は、制御信号として予め定めた半導体スイッチ１４のターンオフのタイミングから、予め定めた期間だけ溯って設定される。
【０１９１】
このような構成とすることによってターンオフ期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０１９２】
（１４）実施の形態１〜３および図３０、３１、３２に示される第１期間（ｔｐ７）の始点は、制御信号として予め定めた半導体スイッチ１４のターンオンのタイミングから、予め定めた期間だけ溯って設定される。
【０１９３】
このような構成とすることによってターンオン期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０１９４】
（１５）実施の形態１，３および図３０、３１、３２に示される駆動信号生成回路１８は、第３期間の開始タイミングと終了タイミングを、半導体スイッチ１４のゲートソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレインソース間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する。
【０１９５】
このような構成とすることによってターンオン期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０１９６】
（１６）実施の形態２および図３２に示される第３期間（ｔｐ９）の開始タイミングと終了タイミングは、半導体スイッチ１４のゲートソース間電圧のしきい値電圧に基づいて予め定められる。
【０１９７】
このような構成とすることによってターンオン期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０１９８】
（１７）実施の形態１，３および図３０、３１に示される駆動信号生成回路１８は、第３期間（ｔｐ９）の開始タイミングと終了タイミングを、半導体スイッチ１４のゲートソース間電圧、ゲート電流、ゲート電荷、ドレイン電流、ソース電流、ドレインソース間電圧、および半導体スイッチ１４の寄生インダクタンス間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する。
【０１９９】
このような構成とすることによってターンオン期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０２００】
（１８）実施の形態２および図３２に示される第３期間（ｔｐ９）の開始タイミングと終了タイミングは、半導体スイッチ１４のゲートソース間電圧のしきい値電圧に基づいて予め定められる。
【０２０１】
このような構成とすることによってターンオン期間を変えることなくスイッチング速度を調整する事ができるといった効果が得られる。
【０２０２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０２０３】
１０，１９，２０，９０１，９０６  直流電源、５  ターンオン抵抗、６  ターンオフ抵抗、７，９  交流出力ノード、８  インダクタ、１１  回生回路、１２  クランプ回路、１３  入力容量、１４  半導体スイッチ、１５  エミッタ端子、１６  正極端子、１７  負極端子、１８，１８Ａ  駆動信号生成回路、２１  中性点、１００，ＧＤＱ１，ＧＤＱ２，ＧＤＵ１，ＧＤＵ２，ＧＤＶ１，ＧＤＶ２，ＧＤＷ１，ＧＤＷ２  ゲート駆動回路、１０１，７０５  ＮＯＴ回路、１０４，１０７  ＯＲ回路、１０２，１０５  遅延回路、１０３，１０６  ＡＮＤ論理回路、２００，３００，５００，６００，７００  回路ブロック、２０１  オフ期間演算器、２０２  オフ回生期間演算器、２０３  オフ励磁期間演算器、２０４，３０４  減算器、２０５，３０５  加算器、３０１  オン期間演算器、３０２  オン回生期間演算器、３０３  オン励磁期間演算器、４００  オン／オフ判定器、５０１，５０２，５０３，５０４，６０１，６０２，６０３，６０４  比較器、７０１，７０３  選択器、７０２，７０４  乗算器、８０１，８０２  生成器、９００  インバータ回路、９００Ａ  コンバータ回路、９００Ｂ  チョッパ回路、９０２  交流負荷、９０３，９０３Ｂ  制御回路、９０４  交流電源、９０５，９０７  直流負荷、９０８，Ｌｇ，Ｕ，Ｖ，Ｗ  リアクトル、Ｃｉｓｓ  容量、Ｑ１〜Ｑ４  スイッチング素子。
【図１】
2018078914.tif 000003
【図２】
2018078914.tif 000004
【図３】
2018078914.tif 000005
【図４】
2018078914.tif 000006
【図５】
2018078914.tif 000007
【図６】
2018078914.tif 000008
【図７】
2018078914.tif 000009
【図８】
2018078914.tif 000010
【図９】
2018078914.tif 000011
【図１０】
2018078914.tif 000012
【図１１】
2018078914.tif 000013
【図１２】
2018078914.tif 000014
【図１３】
2018078914.tif 000015
【図１４】
2018078914.tif 000016
【図１５】
2018078914.tif 000017
【図１６】
2018078914.tif 000018
【図１７】
2018078914.tif 000019
【図１８】
2018078914.tif 000020
【図１９】
2018078914.tif 000021
【図２０】
2018078914.tif 000022
【図２１】
2018078914.tif 000023
【図２２】
2018078914.tif 000024
【図２３】
2018078914.tif 000025
【図２４】
2018078914.tif 000026
【図２５】
2018078914.tif 000027
【図２６】
2018078914.tif 000028
【図２７】
2018078914.tif 000029
【図２８】
2018078914.tif 000030
【図２９】
2018078914.tif 000031
【図３０】
2018078914.tif 000032
【図３１】
2018078914.tif 000033
【図３２】
2018078914.tif 000034
【図３３】
2018078914.tif 000035
【図３４】
2018078914.tif 000036
【図３５】
2018078914.tif 000037
【図３６】
2018078914.tif 000038
【図３７】
2018078914.tif 000039
【手続補正書】
【提出日】平成29年7月21日(2017.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体スイッチを駆動するゲート駆動回路であって、
複数のスイッチと、
前記半導体スイッチのゲート端子に接続されたインダクタ素子と、
前記複数のスイッチのオン／オフ動作を制御する駆動信号生成回路と、を備え、
前記複数のスイッチは、
直流電源の正極端子と第１のノードとの間に接続された第１のスイッチと、
前記第１のノードと前記直流電源の負極端子との間に接続された第２のスイッチと、
前記直流電源の正極端子と第２のノードとの間に接続された第３のスイッチと、
前記第２のノードと前記直流電源の負極端子との間に接続された第４のスイッチとを含み、
前記インダクタ素子は、前記第１のノードと前記第２のノードとの間に接続され、
前記駆動信号生成回路は、前記第１〜第４のスイッチの各々のオン／オフ動作を制御し、
前記第１のノードは、前記半導体スイッチの前記ゲート端子に接続され、前記直流電源の負極端子は、前記半導体スイッチのエミッタ端子に接続され、
前記駆動信号生成回路は、前記半導体スイッチのターンオン時およびターンオフ時の少なくとも一方において、
前記インダクタ素子を励磁する第１の励磁期間と、
前記第１の励磁期間の励磁電力を、前記半導体スイッチのゲート端子に伝送する第１の伝送期間と、
前記第１の伝送期間後に前記インダクタ素子を再度励磁する第２の励磁期間と、
前記第２の励磁期間の励磁電力を、前記半導体スイッチのゲート端子に伝送する第２の伝送期間と、を設けるように前記第１〜第４のスイッチを制御することを特徴とする、半導体スイッチのゲート駆動回路。
【請求項２】
前記駆動信号生成回路は、
前記半導体スイッチのオフ固定時には、前記第２のスイッチがオン固定、前記第１、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのオン固定時には、前記第１のスイッチがオン固定、前記第２、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのターンオフ時には、前記第１のスイッチがオン固定となっている状態から、前記第４のスイッチをオンとして前記インダクタ素子を予め定めた第１期間励磁した後、前記第１のスイッチを予め定めた第２期間オフとしてゲート蓄積電荷を放電し、前記第１のスイッチを予め定めた第３期間オンとしてゲート蓄積電荷の放電を中断し、再度前記第１のスイッチを予め定めた第４期間オフとし、その後、前記第４のスイッチをオフ固定、前記第２のスイッチをオン固定として前記半導体スイッチをオフ固定とする、請求項１に記載の半導体スイッチのゲート駆動回路。
【請求項３】
前記駆動信号生成回路は、
前記半導体スイッチのオフ固定時には、前記第２のスイッチがオン固定、前記第１、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのオン固定時には、前記第１のスイッチがオン固定、前記第２、第３、第４のスイッチがオフ固定となるように前記第１〜第４のスイッチを制御し、
前記半導体スイッチのターンオン時には、前記第２のスイッチがオン固定となっている状態から、前記第３のスイッチをオンとして前記インダクタ素子を予め定めた第５期間励磁した後、前記第２のスイッチを予め定めた第６期間だけオフとしてゲートを充電し、前記第２のスイッチを予め定めた第７期間だけオンとしてゲートへの充電を中断し、再度前記第２のスイッチを予め定めた第８期間オフとし、その後、前記第３のスイッチをオフ固定、前記第１のスイッチをオン固定として前記半導体スイッチをオン固定とする、請求項１に記載の半導体スイッチのゲート駆動回路。
【請求項４】
前記直流電源は、直列に接続された第１直流電源および第２直流電源を備えており、
前記第１のスイッチは、前記第１直流電源の正極と前記第１のノードとの間に接続され、
前記第２のスイッチは、前記第１のノードと前記第２直流電源の負極端子との間に接続され、
前記第３のスイッチは、前記第１直流電源の正極端子と前記第２のノードの間に接続され、
前記第４のスイッチは、前記第２のノードと前記第２直流電源の負極端子との間に接続され、
前記第１直流電源の負極端子と前記第２直流電源の正極端子は、ともに前記半導体スイッチのエミッタ端子に接続されること、を特徴とする請求項２または請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項５】
前記第１〜第４のスイッチは、寄生のダイオードを有する半導体素子である、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項６】
前記第１のスイッチと前記第１のノードの間に接続される第１の抵抗と、
前記第２のスイッチと前記第１のノードの間に接続され、前記第１の抵抗と抵抗値が異なる第２の抵抗とをさらに備える、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項７】
前記駆動信号生成回路は、前記半導体スイッチのゲート−ソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレイン−ソース間電圧のうち、少なくとも一つの検出値に基づいて前記第１〜第４のスイッチを制御する、請求項２または３に記載の半導体スイッチのゲート駆動回路。
【請求項８】
前記駆動信号生成回路は、前記第２期間を、前記ゲート蓄積電荷の放電電流が零となる前に終了する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項９】
前記駆動信号生成回路は、前記第２期間を、前記半導体スイッチのゲート電圧が前記半導体スイッチのしきい値電圧に低下する前に終了する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１０】
前記第５期間は、前記インダクタ素子の励磁電力が前記半導体スイッチのターンオンに必要なゲート容量充電電力以上になるように設定される、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１１】
前記駆動信号生成回路は、前記第６期間を、前記ゲートの充電電流が零となる前に終了する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１２】
前記駆動信号生成回路は、前記第６期間を、前記半導体スイッチのゲート電圧が前記半導体スイッチのしきい値電圧に達するまでに終了する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１３】
前記第１期間の始点は、制御信号として予め定めた前記半導体スイッチのターンオフのタイミングから、予め定めた期間だけ溯って設定される、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１４】
前記第５期間の始点は、制御信号として予め定めた前記半導体スイッチのターンオンのタイミングから、予め定めた期間だけ溯って設定される、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１５】
前記駆動信号生成回路は、前記第３期間の開始タイミングと終了タイミングを、前記半導体スイッチのゲートソース間電圧、ゲート電流、ゲート電圧、ドレイン電流、ソース電流、およびドレインソース間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１６】
前記駆動信号生成回路は、前記第７期間の開始タイミングと終了タイミングを、前記半導体スイッチのゲートソース間電圧、ゲート電流、ゲート電荷、ドレイン電流、ソース電流、ドレインソース間電圧、および半導体スイッチの寄生インダクタンス間電圧のうちの少なくとも一つの値と、それに対応するしきい値との比較により演算する、請求項３に記載の半導体スイッチのゲート駆動回路。
【請求項１７】
前記第３期間の開始タイミングと終了タイミングは、前記半導体スイッチのゲートソース間電圧のしきい値電圧に基づいて予め定められる、請求項２に記載の半導体スイッチのゲート駆動回路。
【請求項１８】
前記第７期間の開始タイミングと終了タイミングは、前記半導体スイッチのゲートソース間電圧のしきい値電圧に基づいて予め定められる、請求項３に記載の半導体スイッチのゲート駆動回路。
【国際調査報告】
2018078914.tif 000040
2018078914.tif 000041