(57)【要約】      （修正有）【課題】表示装置の光透過率と表示パフォーマンスを維持するか或いは向上させることができるアレイ基板構造及びこの表示装置を提供する。【解決手段】アレイ基板構造は、基板と、基板上に配置される絶縁層と、絶縁層上に配置される半導体層１０４と、半導体層上に配置され且つ半導体層と絶縁層の一部分を露出させるとともに第１方向に沿う第一幅を有する開口１１４を備える誘電体層１１２と、第一方向と異なる第二方向に沿って誘電体層の上に設置され、かつ開口内に設けられることにより開口から露出している半導体層に電気的に接続される導線１１６とを含む。導線は、誘電体層の上面に配置される第一部分と、開口内に配置される第二部分を含む。導線の第一部分は第一方向に沿う第二幅を有し、第一幅は第二幅より大きい。【選択図】図１
0003196476.tif 000002
【実用新案登録請求の範囲】
【請求項１】
基板と、
前記基板上に配置される絶縁層と、
前記絶縁層上に配置される半導体層と、
前記半導体層上に配置され、且つ前記半導体層と前記絶縁層の一部分を露出させるとともに第１方向の第一幅を有する開口を備える誘電体層と、
前記第一方向と異なる第二方向に沿って前記誘電体層の上に設置され、かつ開口内に設けられるとともに前記開口から露出している前記半導体層と電気的に接続される導線とを含み、
前記導線は、前記誘電体層の上面に配置された第一部分と前記開口内に配置された第二部分を含み、該第一部分は、前記第一方向に沿う第二幅を有し、前記第一幅は該第二幅より大きい、アレイ基板構造。
【請求項２】
前記第一幅は前記開口の最大幅である請求項１に記載のアレイ基板構造。
【請求項３】
前記半導体層は、前記第一方向に沿う第三幅を有し、該第三幅は、前記第二幅より大きいが、前記第一幅より小さい請求項１に記載のアレイ基板構造。
【請求項４】
導線は、第一部分と第二部分に接続される第三部分を更に含み、該第三部分は、開口に隣接するように誘電体層の上面に配置され、前記導線の前記第三部分は前記第一方向に沿う第四幅を有し、該第四幅は前記第二幅より小さい請求項３に記載のアレイ基板構造。
【請求項５】
前記導線の前記第二部分は、前記開口から露出している前記半導体層の上面及び側壁面をカバーする請求項１に記載のアレイ基板構造。
【請求項６】
前記誘電体層の材料は、ポリシリコン、アモルファスシリコン又は金属酸化物である請求項１に記載のアレイ基板構造。
【請求項７】
前記半導体層はＵ字形状の構造を有する請求項１に記載のアレイ基板構造。
【請求項８】
前記半導体層は一方の端部が丸みを帯びた構造を有する請求項１に記載のアレイ基板構造。
【請求項９】
前記絶縁層はバッファ層又はゲート絶縁層である請求項１に記載のアレイ基板構造。
【請求項１０】
前記導線はデータラインとである請求項１に記載のアレイ基板構造。
【請求項１１】
基板と、
前記基板上に配置される絶縁層と、
前記絶縁層上に配置され、且つ前記絶縁層の一部分を露出させる開口を備える誘電体層と、
前記絶縁層内に配置され、かつ前記開口と接続される凹口と、
前記開口と前記凹口内に配置され、かつ前記開口と前記凹口から露出している前記絶縁層をカバーするとともに前記開口から露出している一部分の前記誘電層の側壁面もカバーする導線とを含む、アレイ基板構造。
【請求項１２】
前記絶縁層は、バッファ層又はゲート絶縁層である請求項１１に記載のアレイ基板構造。
【請求項１３】
前記開口から露出している前記絶縁層の上面と前記凹口の底面との間には段差が形成される請求項１１に記載のアレイ基板構造。
【請求項１４】
前記凹口は、前記開口から露出している前記絶縁層の前記上面と前記凹口の底部とを連接する連接面を更に含む請求項１３に記載のアレイ基板構造。
【請求項１５】
前記導線はデータラインである請求項１１に記載のアレイ基板構造。
【請求項１６】
前記絶縁層と前記誘電体層との間に配置される半導体層を更に含み、前記導線は前記開口によって前記半導体層と電気的に接続される請求項１１に記載のアレイ基板構造。
【請求項１７】
前記導線は、前記開口から露出する前記半導体層の上面及び側壁面をカバーする請求項１６に記載のアレイ基板構造。
【請求項１８】
請求項１又は請求項１１に記載のアレイ基板構造、
透光性基板、及び
前記透光性基板と前記アレイ基板構造との間に設置される表示層を含む表示装置。
【請求項１９】
前記表示層は、液晶層又は有機発光ダイオード層である請求項１８に記載の表示装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、表示装置に関し、特にこの表示装置に用いられるアレイ基板構造に関するものである。
【背景技術】
【０００２】
高速な画像処理及び高品質の画像表示を得るため、近年、カラー液晶ディスプレイのような平面ディスプレイを広く用いている。液晶ディスプレイ装置は通常、２つの上基板と下基板を含み、この二基板は接着又はシール材で一体に接合されている。また、両基板の間の所定の距離を保持するため、一定の粒径を有する顆粒をこの両基板の間に散布する。液晶材料は２つの基板の間に注入される。
【０００３】
通常、下基板の表面には、スイッチング素子として用いられる薄膜トランジスタが形成されており、この薄膜トランジスタは、スキャンラインと接続されるゲート電極、データラインと接続されるソース電極、及び画素電極と接続されるドレイン電極を有する。また、上基板は、下基板の上方に配置され、この上基板の表面には、フィルターと複数の遮光材料（例えば、樹脂ブラックマトリクスで構成される）が形成されている。この両基板の周辺は、シール材料で接着固定されており、両基板の間には、液晶材料が注入されている。下基板をアレイ基板ともいい、下基板の上に形成される素子、例えば薄膜トランジスタ、接触物などの複数の素子は通常、複数のリソグラフィプロセスで製造される。
【０００４】
しかしながら、表示装置の画像の解像度が向上する傾向にあることにより、下基板上に例えば薄膜トランジスタ、接触物などのサイズが縮小された複数の素子を形成しなければならないので、表示装置の光透過率と表示パフォーマンスを維持するか或いは向上させることができるアレイ基板構造を提供する必要がある。
【考案の概要】
【考案が解決しようとする課題】
【０００５】
本考案の目的は、表示装置の光透過率と表示パフォーマンスを維持するか或いは向上させることができるアレイ基板構造及び表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本考案の実施形態において、本考案は下記のようなアレイ基板構造を提供する。このアレイ基板構造は、基板、絶縁層、半導体層、誘電体層及び導線を含む。前記絶縁層は前記基板上に配置される。前記半導体層は前記絶縁層上に配置される。前記誘電体層は、前記半導体層上に配置され、且つ前記半導体層と前記絶縁層の一部分を露出させるとともに第１方向上に沿う第一幅を有する開口を有している。前記導線は、前記第一方向と異なる第二方向に沿って前記誘電体層の上に設置され、開口内に設けられるとともに前記開口から露出している前記半導体層と電気的に接続される。前記導線は、前記誘電体層の上面に配置される第一部分と前記開口内に配置される第二部分を含む。前記導線の前記第一部分は、前記第一方向に沿う第二幅を有し、且つ前記第一幅は前記第二幅より大きい。
【０００７】
本考案の他の実施形態において、本考案は下記のようなアレイ基板構造を更に提供する。このアレイ基板構造は、基板、絶縁層、誘電体層、凹口及び導線を含む。前記絶縁層は前記基板上に配置される。前記誘電体層は、前記絶縁層上に配置され、且つ一部分の前記絶縁層を露出させる開口を含む。前記凹口は、前記絶縁層内に配置され、かつ前記開口と接続されている。前記導線は、前記開口と前記凹口内に配置され、かつ前記開口と前記凹口から露出している前記絶縁層をカバーするとともに前記開口から露出している前記誘電層の一部分の側壁面もカバーする。
【０００８】
本考案の他の実施形態において、本考案は、前記アレイ基板構造、透光性基板及び前記透光性基板と前記アレイ基板構造との間に設置された表示層を含む表示装置を提供する。
【０００９】
本考案の目的、特徴並び考案の効果をより詳細に理解させるため、以下好適な実施例と添付の図面により、本考案の技術的事項をより詳細に説明する。
【図面の簡単な説明】
【００１０】
【図１】本考案の比較例に係るアレイ基板構造のレイアウト状態を示す平面図である。
【図２】図１の区域Ａの拡大状態を示す概略図である。
【図３】本考案の比較例に係るアレイ基板構造の図１のライン３−３に沿う断面状態を示す概略図である。
【図４】本考案の比較例に係るアレイ基板構造の図１のライン４−４に沿う断面状態を示す概略図である。
【図５】本考案の他の比較例に係るアレイ基板構造の図１のライン３−３に沿う断面状態を示す概略図である。
【図６】本考案の他の比較例に係るアレイ基板構造の図１のライン４−４に沿う断面状態を示す概略図である。
【図７】本考案の実施形態に係るアレイ基板構造のレイアウトを示す平面図である。
【図８】図７の区域Ｂの拡大状態を示す概略図である。
【図９】本考案の実施形態に係るアレイ基板構造の図７のライン９−９に沿う断面状態を示す概略図である。
【図１０】本考案の実施形態に係るアレイ基板構造の図７のライン１０−１０に沿う断面状態を示す概略図である。
【図１１】本考案の他の実施形態に係るアレイ基板構造の図７のライン９−９に沿う断面状態を示す概略図である。
【図１２】本考案の他の実施形態に係るアレイ基板構造の図１１のライン１０−１０に沿う断面状態を示す概略図である。
【図１３】本考案の実施形態に係る表示装置を示す断面図である。
【考案を実施するための形態】
【００１１】
図１〜図３は、本考案の比較例に係るアレイ基板の色々な構造を示す概略図である。図１〜図３に示されるアレイ基板構造は、当業者周知のアレイ基板構造を有する。下記の説明において、アレイ基板構造上に形成された素子、例えばデータライン、接触開口などのサイズが縮小されるとき、開口率とコントラストが低下する問題及びデータラインが断線する問題などについて、すなわち当業者が望んでいない電気的パフォーマンスと表示パフォーマンスが発生する問題について、説明する。
【００１２】
図１は、本考案の比較例に係るアレイ基板構造のレイアウト状態を示す平面図である。このアレイ基板構造は主に、基板１００（図１に図示されていないので、図２〜図３を参照）と、基板１００上に分離状態に設置される複数のＵ字形状半導体層１０４と、Ｘ方向のような第一方向に沿って基板１００上に設置され、かつ複数の半導体層１０４中の一部分をカバーする第一導線１０８と、基板１００、半導体層１０４及び第一導線１０８上に形成される第二誘電体層１１２と、Ｙ方向のような第二方向に沿って誘電体層１１２上に分離状態に設置され、かつ複数の半導体層１０４中の一部分をカバーする複数の第二導線１１６と、隣接する２つの第二導線１１６の間の第二誘電体層１１２上に設置され、かつ複数の半導体層１０４中の他の一部分をカバーする金属層１１８と、第二誘電体層１１２内に分離状態に設置され、かつ複数の半導体層１０４の一部分の上面をそれぞれ露出させる複数の開口１１４とを含む。導線１１６と金属層１１８の一部分がそれぞれそれらの開口１１４の内部に設けられることにより、半導体層１０４との電気的接続を実現することができる。
【００１３】
図１に示されるように、Ｘ方向のような第一方向に延伸する第一導線１０８はゲートラインとして用いられ、Ｙ方向のような第二方向に延伸する第二導線１１６はデータラインとして用いられ、開口１１４は接触孔として用いられ、開口１１４内に形成された導線１１６と金属層１１８の一部分は電気的接続部として用いられる。ここで、第一導線１０８は、ほぼ均一な線幅を有し、第二導線１１６は、異なっている２つの線幅Ｗ１とＷ２を有し、Ｗ２はＷ１より大きい。線幅Ｗ１とＷ２はいずれも、第一方向に沿う開口１１４の幅Ｄより大きく、この幅Ｄは開口１１４の最大幅である。また、開口１１４の下方に配置される半導体層１０４は、異なっている２つの線幅Ｗ３とＷ４を有し、線幅Ｗ３は線幅Ｗ４より大きい。線幅Ｗ３は、第一方向に沿う開口１１４の幅Ｄより大きく、線幅Ｗ４は、第一方向に沿う開口１１４の幅Ｄと等しい。開口１１４に隣接していない第二導線１１６は、（線幅Ｗ２）より小さい線幅Ｗ１を有し、開口１１４に隣接する第二導線１１６は、（線幅Ｗ１）より大きな線幅Ｗ２を有する。上述したとおり、第二導線１１６が異なる線幅を有することにより、第二導線１１６が前記開口１１４から露出している第二誘電体層１１２と半導体層１０４の表面に有効に埋め込まれることを確保し、かつ第二導線１１６と半導体層１０４との間の充分な電気的接続を確保することができる。図２は、図１の区域Ａの拡大状態を示す図である。図２には、第二導線１１６の線幅Ｗ１及びＷ２と、開口１１４の最大幅Ｄと、開口１１４の下方の半導体層１０４の線幅Ｗ３及びＷ４との間の差異がより詳細に示されている。
【００１４】
図３と図４は、本考案の比較例に係るレイ基板構造において、図１のライン３−３とライン４−４に沿うアレイ基板構造の断面状態をそれぞれ示す概略図である。
【００１５】
図３〜図４に示されるように、半導体層１０４と基板１００との間には第一絶縁層１０２が更に設置され、この第一絶縁層１０２は基板１００と半導体層１０４との間のバッファ層として用いられる。半導体層１０４は第一絶縁層１０２上に設置される。第１導線１０８と半導体層１０４との間には第二絶縁層１０６が更に設置され、この第二絶縁層１０６はゲート絶縁層として用いられ、第二誘電体層１１２と第一導線１０８との間には第一誘電体層１１０が更に設置される。開口１１４が第一誘電体層１１０と第二絶縁層１０６の一部を貫通することにより、半導体層１０４内の一部分のソース区域１０４ａは露出する。第二導線１１６は、開口１１４から露出している第二誘電体層１１２と第二絶縁層１０６の表面上にも形成される。また、図３〜図４に示されるように、第二導線１１６が半導体層１０４内のソース区域１０４ａの上面に接触することにより、この両者の間の電気的接続を実現することができる。
【００１６】
図３〜図４に示される実施状態において、基板１００、半導体層１０４、第二絶縁層１０６及び導線１０８などの膜層構造として、トップゲート型トランジスタ（top−gate  transistor  device）のような構造を用いてきたが、本考案のアレイ基板構造はそれらに限定されるものではない。
【００１７】
図５と図６は、本考案の他の比較例に係るアレイ基板構造において、図１のライン３−３とライン４−４に沿うアレイ基板構造の断面状態をそれぞれ示す図である。図５と図６に示されるように、本実施例の基板１００、半導体層１０４、第二絶縁層１０６及び第一導線１０８などは、ボトムゲート型トランジスタ（top−gate  transistor  device）のような構造を採用するため、図５〜図６と図３〜図４の断面と異なっている。図５〜図６に示す実施状態において、絶縁層１０２を省略することができる。この場合、第一導線１０８は、基板１００上に直接設置され、第二絶縁層１０６は、基板１００と第一導線１０８の上に設置され、半導体層１０４は、絶縁層１０６上に設置され、第一誘電体層１１０と第二誘電体層１１２は、半導体層１０４と第二絶縁層１０６の上に順に設置される。開口１１４が第一誘電体層１１０と第二誘電体層１１２を貫通することにより、半導体層１０４の一部分の上面（例えば、半導体層１０４内のソース区域１０４ａの上面）は露出し、導線１１６は開口１１４から露出している第一誘電体層１１０と第二誘電体層１１２の表面上にも形成される。図５と図６に示されるアレイ基板構造の平面図の構造は、図１に示される構造と同じであるため、ここでは再び説明しない。
【００１８】
しかしながら、アレイ基板構造上に形成される薄膜トランジスタ装置及び接触物の構造などの素子のサイズが縮小される傾向にあることにより、図１〜図６に示される開口１１４内の第二導線１１６に剥離（Peeling）問題が発生するおそれがある。且つ、第二導線１１６が異なる線幅Ｗ１とＷ２を有していることにより、表示要素内の各画素の開口率とコントラストなどの表示パフォーマンスを向上させることに悪影響を与えるおそれがある。したがって、図１〜図６のアレイ基板構造を含む表示装置の光透過率のパフォーマンスと表示パフォーマンスに悪影響を与えるおそれがある。
【００１９】
上述した問題を解決するため、本考案は、アレイ基板構造上の薄膜トランジスタ及び導電接触物などの素子のサイズが縮小されても、このアレイ基板構造を含む表示装置の光透過率のパフォーマンスと表示パフォーマンスを維持するか或いは向上させることができるアレイ基板構造を提供する。
【００２０】
図７〜図１２は、本考案の実施形態に係る色々なアレイ基板構造を示す概略図である。図７〜図１２に示されるアレイ基板構造は、図１〜図６に示されるアレイ基板構造を改良して得たものである。図７〜図１２と図１〜図６に示されるアレイ基板構造において、同じ標号は同じ素子を意味する。
【００２１】
図７において、アレイ基板構造は主に、基板１００（図７に表示されていないので、図９〜図１０を参照されたい）と、基板１００上に分離状態に設置される複数のＵ字形状半導体層１０４と、Ｘ方向のような第一方向に沿って基板１００上に設置され、かつ複数の半導体層１０４中の一部分をカバーする第一導線１０８と、基板１００、半導体層１０４及び第一導線１０８上に形成される第二誘電体層１１２と、Ｙ方向のような第二方向に沿って第二誘電体層１１２上に分離状態に設置され、かつ複数の半導体層１０４中の一部分をカバーする複数の第二導線１１６’と、隣接する２つの第二導線１１６’の間の第二誘電体層１１２上に設置され、かつ複数の半導体層１０４中の他の一部分をカバーする金属層１１８と、第二誘電体層１１２内に分離状態に設置され、かつ第二絶縁層１０６（図７〜図８を参照）の上面の一部分を露出させる複数の開口１１４’とを含む。第二導線１１６’の一部と導電層１１８の一部がそれぞれ複数の開口１１４’の内部に設けられることにより、隣接の開口１１４’の半導体層１０４との電気的接続を実現することができる。
【００２２】
図７に示されるように、Ｘ方向のような第一方向に延伸する第一導線１０８はゲートラインとして用いられ、Ｙ方向のような第二方向に延伸するそれらの第二導線１１６’はデータラインとして用いられ、開口１１４’は接触孔として用いられ、これらの開口１１４’内に形成される第二導線１１６’と導電層１１８の一部分は電気的接触部として用いられる。ここで、第一導線１０８はほぼ均一な線幅を有し、第二導線１１６は、異なっている３つの線幅Ｗ１’、Ｗ２’及びＷ３’を有し、Ｗ２’はＷ１’より大きく、Ｗ１’はＷ３’より大きい。それらの線幅Ｗ１’、Ｗ２’と、Ｗ３’はいずれも、第一方向に沿う開口１１４’の幅Ｄ’より小さく、この幅Ｄ’は開口１１４’の最大幅である。半導体層１０４は、開口１１４’の幅Ｄ’より小さくかつ均一な線幅Ｗ’を有し、半導体層１０４は、一方の端部が丸みを帯びた構造（図８を参照）を有する。さらに、半導体層１０４のエッジは、隅や角が直角でなく、丸みを帯びた（round  corner）構造や面取りされた構造を有することができる。第２導線１１６’は、第二誘電体層１１２上に配置されかつ線幅がＷ１’である第一部分Ｓ１と、開口１１４’内に配置されかつ線幅がＷ２’である第二部分Ｓ２と、開口１１４’に隣接するように第二誘電体層１１２上に配置されかつ線幅がＷ３’である第三部分Ｓ３とを含む。上述したとおり、第２導線１１６’が異なる線幅を有することにより、第２導線１１６’が開口１１４’に隣接する一部分の第二誘電体層１１２上にのみ形成され、かつ一部分の第２導線１１６’が開口１１４’内に設けられることにより、開口１１４’から露出している誘電体層１１２をカバーし、開口１１４’から露出している半導体層１０４との電気的接触を確保し、かつ導線１１６’と半導体層１０４との間の電気的接続を確保することができる。図８は、図７の区域Ｂの拡大状態を示す図である。図８には、第二導線１１６’の複数の部分Ｓ１、Ｓ２及びＳ３の線幅Ｗ１’、Ｗ２’及びＷ３’と、半導体層１０４の線幅Ｗ’と、開口１１４の幅Ｄ’との間の差異がより詳細に示されている。図８に示されるように、第二導線１１６’において、開口１１４’内に配置されかつ線幅がＷ２’である第二部分Ｓ２の一端は、開口１１４’に隣接し、且つ第二誘電体層１１２上に配置されかつ線幅がＷ３’である第三部分Ｓ３により、第二誘電体層１１２上に配置されかつ線幅がＷ１’である第一部分Ｓ１に接続される。開口１１４’内に配置されかつ線幅がＷ２’である第二部分Ｓ２の他端は、第二誘電体層１１２上に配置されかつ線幅がＷ１’である第一部分Ｓ１に直接接続される。
【００２３】
図９と図１０は、本考案の実施形態に係るアレイ基板構造において、図７のライン９−９とライン１０−１０に沿うアレイ基板構造の断面状態を示す概略図である。
【００２４】
図９〜図１０に示されるように、半導体層１０４と基板１００の間には第一絶縁層１０２が更に設置され、この第一絶縁層１０２は基板１００と半導体層１０４との間のバッファ層として用いられ、半導体層１０４は絶縁層１０２上に設置される。また、第１導線１０８と半導体層１０４との間には他の絶縁層１０６が更に設置され、この絶縁層１０６はゲート絶縁層として用いられる。第二誘電体層１１２と第一導線１０８との間には第一誘電体層１１０が更に設置される。図９に示されるように、開口１１４’は、上から下に向かって直径が逓減するテーパー形状の輪郭（tapered  configuration）を有する。この開口１１４が第一誘電体層１１０と第二絶縁層１０６の一部分を貫通する以外、半導体層１０４も貫通することにより、半導体層１０４内の一部分のソース区域１０４ａが露出し、かつ半導体層１０４のソース区域１０４ａの一部分の上面及び側壁面と第１絶縁層１０２の一部分の上面とが露出する。導線１１６’は開口１１４’から露出している第二誘電体層１１２、第二絶縁層１０６、半導体層１０４及び第一絶縁層１０２の表面上にも形成される。図９に示されるように、第二導線１１６’が、半導体層１０４の上面に接触するだけではなく、半導体層１０４のソース区域１０４ａの一部分の上面及び側壁面にも接触することにより、第二導線１１６’と半導体層１０４内のソース区域１０４ａとの間の電気的接続を実現することができる。図１０において、開口１１４’から露出している半導体層１０４のソース区域１０４ａの一部分は、図１０に表示されていない。開口１１４’から露出する半導体層１０４のソース区域１０４ａに隣接する絶縁層１０２の箇所には、複数の凹口１５０が形成されている。第二導線１１６’は、それらの開口１５０から露出する第一絶縁層１０２の上面及び側壁面上に形成される。基板１００から第一絶縁層１０２の上面に配置された第二導線１１６’までの距離ｈ１は、基板１００から第一絶縁層１０２の上面に配置された第二導線１１６’までの距離ｈ２より大きい。これにより、開口１１４’から露出する第一絶縁層１０２の上面と、凹口１５０から露出する第一絶縁層１０２の上面との間には段差が形成され、段差を連結する箇所には境界面１６０（点線で表示）が形成される。
【００２５】
図９〜図１０に示される実施状態において、基板１００、半導体層１０４、第二絶縁層１０６及び導線１０８などの膜層の構造として、トップゲート型トランジスタ（top−gate  transistor  device）のような構造を用いてきたが、本考案のアレイ基板構造は、これに限定されるものではない。
【００２６】
図１１と図１２は、本考案の他の実施例に係るアレイ基板構造において、図７のライン９−９とライン１０−１０に沿うアレイ基板構造の断面状態をそれぞれ示す図である。図１１と図１２に示される実施状態において、基板１００、半導体層１０４、第二絶縁層１０６と、第一導線１０８などが、ボトムゲート型トランジスタ（bottom−gate  transistor  device）の構造を採用するため、図９〜図１０に示される断面と異なる断面を有する。しかしながら、図１１〜図１２に示される実施状態において、第一絶縁層１０２を省略することができる。この場合、導線１０８は基板１００上に直接設置され、第二絶縁層１０６は基板１００と第一導線１０８の上に設置され、半導体層１０４は第二絶縁層１０６上に設置され、第一誘電体層１１０と第二誘電体層１１２は半導体層１０４と第二絶縁層１０６の上に順に設置される。ここで、開口１１４’が、第一誘電体層１１０と第二誘電体層１１２を貫通するとともに半導体層１０４を貫通することにより、半導体層１０４内のソース区域１０４ａの一部分の上面と一部分の側壁面が露出する。これにより、第二導線１１６’は、開口１１４’から露出する第二誘電体層１１２上と、第一誘電体層１１０、第二絶縁層１０６及び半導体層１０４の表面上とにも形成される。図１１に示されるように、第二導線１１６’が、半導体層１０４の上面と接触するだけではなく、半導体層１０４のソース区域１０６ａの一部分の上面及び側壁面とも接触することにより、第二導線１１６’と半導体層１０４内のソース区域１０４ａとの間の電気的接続を実現することができる。図１２において、開口１１４’から露出する半導体層１０４の一部分は図１２に表示されていない。開口１１４’から露出する半導体層１０４のソース区域１０４ａに隣接する第二絶縁層１０６の箇所には、複数の凹口１５０が形成されている。第二導線１１６’は、それらの開口１５０から露出している第二絶縁層１０６の上面及び側壁面上に形成される。基板１００から第二絶縁層１０６の上面に配置された第二導線１１６’までの距離ｈ１は、基板１００から絶縁層１０２の上面に配置された第二導線１１６’までの距離ｈ２より大きい。これにより、開口１１４’から露出する第二絶縁層１０６の上面と凹口１５０で露出された第一絶縁層１０６の上面との間には段差が形成され、段差を連結する箇所には境界面１６０（点線で表示）が形成される。図１１と図１２に示されたアレイ基板構造の他の構造は、図７に示された構造と同じであるため、ここでは再び説明しない。
【００２７】
本考案の実施形態において、図７〜図１２に示された開口１１４’の幅Ｄ’と図１〜図６に示された開口１１４の幅Ｄとが同じであるとき、図１〜図６に示されたアレイ基板構造に比較してみると、図７〜図１２に示されたアレイ基板構造は、第二導線１１６’と開口１１４’が設置されることにより、第二導線１１６’の線幅を更に縮小することができる。また、第二導線１１６’が有する３つの線幅Ｗ１’、Ｗ２’及びＷ３’はいずれも、開口１１４’の最大幅Ｄ’より大きくないので、表示装置内の各画素の開口率とコントラストなどの表示パフォーマンスを向上させること効果を奏することができる。図１０〜図１２に示されたアレイ基板構造の複数の実施形態において、開口１１４’内の第二導線１１６’の一部分は、半導体層１０４の下方の第一絶縁層１０２又は第二絶縁層１０６内に挿入されるように下方に延伸し、且つ半導体層１０４の上面と接触するだけではなく、上面及び側壁面にも接触する接触構造を有する。それにより、開口１１４’内に配置された第二導線１１６’の付着状態をより丈夫にし、第二導線１１６’と半導体層１０４との間の接触面積を増加させることができるので、表示装置内の各画素内のデータラインと半導体層との間の接触状態と接触抵抗の改善することができ、かつ図１〜図６内に示された開口１１４内の第二導線１１６が剥離（Peeling）される問題が発生しにくい。
【００２８】
図１〜図６と図７〜図１２に示された実施形態において、基板１００の材質は、例えばガラス又はプラスチックであり、第一絶縁層１０２の材質は、例えば酸化ケイ素、窒化ケイ素又はこの組み合わせであり、半導体層１０４の材質は、例えばポリシリコンであり、絶縁層１０６の材質は、例えば酸化ケイ素であり、第一導線１０８の材質は、例えばタングステン又はアルミニウムである。第一誘電体層１１０と第二誘電体層１１２の材質は、異なる材質である限り、酸化ケイ素又は窒化ケイ素を含む。第二導線１１６、１１６’と金属層１１８の材質は、例えばタングステン又はアルミニウムであり、且つ第二導線１１６、１１６’と金属層１１８を同時形成することができる。上述の構造は、従来のアレイ基板の製造プロセスで製造することができるため、ここでは再び詳述しない。
【００２９】
図１３は、本考案の実施形態に係る表示装置５００を示す断面図である。
【００３０】
図１３に示されるように、表示装置５００は、アレイ基板構造３００、透光性基板３５０、及び透光性基板３５０と前記アレイ基板構造３００との間に設置された表示層４００を含む。実施例では、表示装置５００内のアレイ基板構造３００は、図７〜図１２に示されたアレイ基板構造を含み、且つ画素電極、共通電極（図示せず）などの他の構成素子を更に含むことができる。本考案の実施状態に係る表示装置５００が、例えば液晶表示装置又は有機発光ダイオード表示装置である場合、表示層４００は液晶層又は有機発光ダイオード層を含む。本考案の実施状態に係る表示装置５００が、例えば液晶表示装置又は有機発光ダイオード表示装置である場合、透光性基板３５０はカラーフィルタ（図示せず）などの他の構成要素を更に含む。透光性基板３５０は、ガラス又はプラスチックなどの透光性材質を含む。
【００３１】
本考案は、実施例の方法及び望ましい実施の形態によって記述されているが、本考案は開示された実施形態に限定されるものではない。逆に、当業者には自明の種々の変更及び同様の配置をカバーするものである。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
【符号の説明】
【００３２】
１００  基板
１０２  第一絶縁層
１０４  半導体層
１０４ａ  ソース区域
１０６  第二絶縁層
１０８  第一導線
１１０  第一誘電体層
１１２  第二誘電体層
１１４、１１４’  開口
１１６、１１６’  第二導線
１１８  金属層
１５０  凹口
１６０  境界面
Ｗ、Ｗ’  線幅
Ｗ１、Ｗ２、Ｗ３、Ｗ４  線幅
Ｗ１’、Ｗ２’、Ｗ３’  線幅
Ａ、Ｂ  区域
Ｄ、Ｄ’  開口の幅
Ｓ１  導線の第一部分
Ｓ２  導線の第二部分
Ｓ３  導線の第三部分
３００  アレイ基板構造
３５０  透光性基板
４００  表示層
５００  表示装置
【図１】
0003196476.tif 000003
【図２】
0003196476.tif 000004
【図３】
0003196476.tif 000005
【図４】
0003196476.tif 000006
【図５】
0003196476.tif 000007
【図６】
0003196476.tif 000008
【図７】
0003196476.tif 000009
【図８】
0003196476.tif 000010
【図９】
0003196476.tif 000011
【図１０】
0003196476.tif 000012
【図１１】
0003196476.tif 000013
【図１２】
0003196476.tif 000014
【図１３】
0003196476.tif 000015