(57)【要約】      （修正有）【課題】狭画素ピッチでも素子容量を増加させ、表示品質を向上させることができる電気光学装置、及び電子機器を提供する。【解決手段】第１基材１０ａと、第１基材上に設けられた層間絶縁層４５と、層間絶縁層に設けられた溝１６’と、を有し、溝の内部に、下部電極１６ａ、下部誘電体膜１６ｂ、中部電極１６ｃ、上部誘電体膜１６ｄ、上部電極１６ｅの順に積層された複数の容量（第１容量素子１６１、第２容量素子１６２）が形成されている。【選択図】図４
0003197990.tif 000002
【実用新案登録請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層に設けられた溝と、
を有し、
前記溝の内部には、第１電極、第１絶縁膜、第２電極、第２絶縁膜、第３電極の順に積層された複数の容量が形成されていることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記基板上にトランジスターが設けられ、
前記複数の容量は、前記トランジスターの上に配置されていることを特徴とする電気光学装置。
【請求項３】
請求項２に記載の電気光学装置であって、
前記トランジスターは、半導体層を有し、
前記溝は、平面視で前記半導体層と重なるように配置されていることを特徴とする電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置であって、
前記第１電極、前記第２電極、及び前記第３電極は、窒化チタンであり、
前記第１絶縁膜及び前記第２絶縁膜は、Ｈｉｇｈ−ｋ膜であることを特徴とする電気光学装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御するトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、電子機器としての液晶プロジェクターの液晶ライトバルブとして用いられる。
【０００３】
上記液晶装置には、画素電位を保持するために、一対の容量電極の間に誘電体膜が挟持された構造の容量素子が備えられている。上記液晶プロジェクターが高輝度になると、トランジスターの光リーク（電流）が増加する傾向にあることから、表示品位を維持するため、容量素子の電気容量を増やす必要がある。例えば、特許文献１には、補助容量を画素の平面的な方向に複数設け、電気容量を増やす方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−７５２４８号公報
【考案の概要】
【考案が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１のように、電気容量を画素の平面方向に増やすと面積がたくさん必要になることから開口率が低下し、画素ピッチの狭ピッチ化や液晶装置の小型化に対応することができないという課題がある。また、画素ピッチの狭ピッチ化に対応させようとすると、容量が小さくなり、光リークが増加して高輝度化に対応できないという課題がある。
【課題を解決するための手段】
【０００６】
本考案の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板上に設けられた絶縁層と、前記絶縁層に設けられた溝と、を有し、前記溝の内部には、第１電極、第１絶縁膜、第２電極、第２絶縁膜、第３電極の順に積層された複数の容量が形成されていることを特徴とする。
【０００８】
本適用例によれば、溝（トレンチ）の内部に複数の容量（容量素子）が積層膜で構成されているので、平面的な面積を増やすことなく、容量を増やすことができる。よって、画素ピッチを狭ピッチ化にできると共に、輝度を向上させることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、前記基板上にトランジスターが設けられ、前記複数の容量は、前記トランジスターの上に配置されていることが好ましい。
【００１０】
本適用例によれば、トランジスターの上に容量（トレンチ型の容量）が配置されているので、トランジスターからの光リークをトレンチ型の容量で遮光させることができる。また、外部からトランジスターに向かって侵入する光（斜め光など）を、トレンチの側壁で反射させることが可能となる。よって、トランジスターに光が入射した場合のように、トランジスターが誤動作することを抑えることができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記トランジスターは、半導体層を有し、前記溝は、平面視で前記半導体層と重なるように配置されていることが好ましい。
【００１２】
本適用例によれば、半導体層に重なるように容量（溝）が形成されているので、半導体層（特にＬＤＤ（Lightly Doped Drain）領域）からの光リークを、容量によって遮光することができる。また、遮光性は低いが膜の埋め込み性がよい膜を用いた場合でも、膜が積層されていることにより、遮光性を向上させることができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置において、前記第１電極、前記第２電極、及び前記第３電極は、窒化チタンであり、前記第１絶縁膜及び前記第２絶縁膜は、Ｈｉｇｈ−ｋ膜であることが好ましい。
【００１４】
本適用例によれば、上記材料を用いることにより、溝の中に複数の容量膜を積層させることができると共に、電気容量を増やすことができる。
【００１５】
［適用例５］本適用例に係る電子機器は、上記の電気光学装置を備えることを特徴とする。
【００１６】
本適用例によれば、上記した電気光学装置を備えるので、小型化かつ表示品質を向上させることができる電子機器を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置の画素の構造を示す概略断面図。
【図５】画素の構造を示す概略平面図。
【図６】液晶装置の製造方法を工程順に示すフローチャート。
【図７】液晶装置の製造方法のうち一部の製造方法を示す概略断面図。
【図８】液晶装置の製造方法のうち一部の製造方法を示す概略断面図。
【図９】液晶装置の製造方法のうち一部の製造方法を示す概略断面図。
【図１０】液晶装置の製造方法のうち一部の製造方法を示す概略断面図。
【図１１】電子機器としてのプロジェクターの構成を示す概略図。
【考案を実施するための形態】
【００１８】
以下、本考案を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１９】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２０】
本実施形態では、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投写型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２１】
＜電気光学装置としての液晶装置の構成＞
図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
【００２２】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００２３】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合され、その隙間に負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。
【００２４】
シール材１４の内側に、複数の画素Ｐが配列された表示領域Ｅを有している。シール材１４と表示領域Ｅとの間に表示領域Ｅを囲むように遮光性の例えば金属あるいは金属酸化物などからなる遮光層１８（見切り部）が配置されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐを囲むように配置された複数のダミー画素を含んでいてもよい。
【００２５】
第１基材１０ａの１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路（図示せず）が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部には、２つの走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００２６】
これらデータ線駆動回路２２及び走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００２７】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う第１配向膜２８とが形成されている。画素電極２７は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電膜からなる。
【００２８】
第２基材２０ａの液晶層１５側の表面には、遮光層１８と、これを覆うように成膜された絶縁層１３と、絶縁層１３を覆うように設けられた共通電極３１と、共通電極３１を覆う第２配向膜３２とが設けられている。
【００２９】
共通電極３１は、上記した画素電極２７と同様に、例えば、ＩＴＯなどの透明導電膜からなり、絶縁層などを覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３０】
画素電極２７を覆う第１配向膜２８および共通電極３１を覆う第２配向膜３２は、無機配向膜であって、液晶装置１００の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３１】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に暗表示となるノーマリーブラックモードや、非駆動時に明表示となるノーマリーホワイトモードの光学設計が採用される。光学設計に応じて、光の入射側（射出側）に偏光板が配置されて用いられる。
【００３２】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、走査線３ａと並行して延在する容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。なお、容量線３ｂはデータ線６ａと並行して延在するように配置することもできる。
【００３３】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３４】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。
【００３５】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００３６】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３７】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００３８】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。
【００３９】
＜液晶装置の画素の構造＞
図４は、液晶装置の画素の構造を示す概略断面図である。図５は、画素の構造を示す概略平面図である。以下、画素の構造を、図４及び図５を参照しながら説明する。なお、図４及び図５は、各構成要素の平面的又は断面的な位置関係を示すものであり、明示可能な尺度で表されている。また、図５に示す画素は、容量素子１６から第１基材１０ａ側を見た概略平面図である。
【００４０】
図４に示すように、液晶装置１００は、素子基板１０と、これに対向配置される対向基板２０（図２参照）とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。
【００４１】
第１基材１０ａ上には、例えば、タングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）などからなる第１遮光膜５１が形成されている。第１遮光膜５１は、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。
【００４２】
第１基材１０ａ及び第１遮光膜５１上には、酸化シリコン等からなる第１絶縁層４１及び第２絶縁層４２が形成されている。
【００４３】
第２絶縁層４２上には、ＴＦＴ３０及び走査線３ａ（第３遮光膜５３）等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ構造を有しており、アモルファスシリコン（ａ−Ｓｉ）、もしくはポリシリコン（Ｐｏｌｙ−Ｓｉ）等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜３３と、ゲート絶縁膜３３上に形成されたポリシリコン等からなるゲート電極３０ｇとを有する。
【００４４】
具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている（いずれも、図５参照）。
【００４５】
ゲート電極３０ｇ及び第２絶縁層４２上には、酸化シリコン等からなる第３絶縁層４３が形成されている。第３絶縁層４３上には、上記したように、走査線３ａとして用いられる第３遮光膜５３が設けられている。
【００４６】
また、第１遮光膜５１上のＴＦＴ３０の周囲には、第１遮光膜５１から第３遮光膜５３まで貫通する溝（トレンチ）が設けられている。溝の中には、タングステン（Ｗ）などからなる第２遮光膜５２が埋め込まれている。
【００４７】
図４に示すように、第３遮光膜５３上には、層間絶縁層（４４〜４９）、容量素子１６、中継層８１，８２、中継電極８４ａ〜８４ｆ、及び画素電極２７などが設けられている。
【００４８】
容量素子１６は、層間絶縁層４５を貫通するように形成された溝（トレンチ）１６’の内部に、容量としての第１容量素子１６１と第２容量素子１６２とが並列に接続されて設けられている。
【００４９】
具体的には、図４に示すように、溝１６’の外側から、第１電極としての下部電極１６ａ、第１絶縁膜としての下部誘電体膜１６ｂ、第２電極としての中部電極１６ｃ、第２絶縁膜としての上部誘電体膜１６ｄ、第３電極としての上部電極１６ｅが積層されている。下部電極１６ａと、下部誘電体膜１６ｂと、中部電極１６ｃと、によって第１容量素子１６１が形成されている。中部電極１６ｃと、上部誘電体膜１６ｄと、上部電極１６ｅと、によって第２容量素子１６２が形成されている。
【００５０】
下部電極１６ａ、中部電極１６ｃ、及び上部電極１６ｅの材料は、例えば、窒化チタン（ＴｉＮ）である。下部誘電体膜１６ｂ（容量膜）、上部誘電体膜１６ｄ（容量膜）の材料は、例えば、Ｈｉｇｈ−ｋ膜（高誘電率膜）である。
【００５１】
また、下部電極１６ａ、中部電極１６ｃ、及び上部電極１６ｅの膜厚は、例えば、５００Å以下である。下部誘電体膜１６ｂ、及び上部誘電体膜１６ｄの膜厚は、例えば、２００Åである。また、溝１６’の深さは、例えば、１００００Åである。
【００５２】
下部電極１６ａは、下層に形成された第１中継層８１、及びコンタクトホール８３ｆを介して、上部の中継電極８４ｄに電気的に接続されている。この中継電極８４ｄは、例えば、共通配線である。共通配線に印加される電圧は、例えば、７Ｖである。
【００５３】
第１中継層８１の材料は、アルミニウムである。また、第１中継層８１は、溝１６’（トレンチ）を形成した際のエッチングストッパーの役割も果たす。更に、第１中継層８１は、ゲート電極３０ｇからでる電位をシールドする役割も果たす。
【００５４】
中部電極１６ｃは、コンタクトホール８３ａ，８３ｂ，８３ｃ，８３ｄ，８３ｅ、第２中継層８２、及び中継電極８４ａ，８４ｂ，８４ｃを介して、画素電極２７と電気的に接続されている。中部電極１６ｃに印加される電圧は、例えば、２Ｖと１２Ｖである。
【００５５】
このように、深い溝１６’の中に第１容量素子１６１及び第２容量素子１６２が並列接続された容量素子１６を設けるので、画素Ｐの平面方向に容量素子１６の領域を広げることなく、容量素子１６の電気容量を増やすことができる。よって、平面方向に容量素子１６の領域が広がらないので、遮光領域Ｐ２の面積を小さくすることが可能となり、開口率を向上させることができる。加えて、狭ピッチの画素Ｐを形成することができる。更に、容量素子１６の容量を増やすことができるので、高輝度の液晶プロジェクターに適用することができる。
【００５６】
図５に示すように、トレンチ型の容量素子１６は、ＴＦＴ３０を構成する半導体層３０ａと平面視で重なるように配置されている。言い換えれば、ＴＦＴ３０の上にトレンチ型の容量素子１６が配置されている。
【００５７】
図５に示すように、画素Ｐは、開口領域Ｐ１と、開口領域Ｐ１の周囲にある遮光領域Ｐ２とを有する。図５に示す画素Ｐは、遮光領域Ｐ２に形成された第１遮光膜５１（図４参照）と重なるように半導体層３０ａが形成されている。
【００５８】
半導体層３０ａの一端及び他端は、ソースドレイン領域３０ｓ，３０ｄである。半導体層３０ａのチャネル領域３０ｃと重なる領域には、ゲート電極３０ｇが配置されている。
【００５９】
このように、ＴＦＴ３０の上に容量素子１６が配置されていると共に、半導体層３０ａの延在方向に沿うように重なってトレンチ型の容量素子１６が配置されているので、遮光性を向上させることができる。例えば、ＴＦＴ３０（特に、半導体層３０ａのＬＤＤ領域３０ｓ１，３０ｄ１）からの光リークを、トレンチ型の容量素子１６で遮光させることができ、光リークが開口領域Ｐ１に侵入することを抑えることができる。
【００６０】
また、深い溝１６’の中に複数の膜が積層されて容量素子１６を構成しているので、例えば、外部からの光が斜め光となって、ＴＦＴ３０に向かって侵入した場合でも、トレンチ型の容量素子１６の側壁で光を反射させることが可能となる。よって、光を開口領域Ｐ１の方向に集めて輝度を向上させることができると共に、ＴＦＴ３０に照射することによるＴＦＴ３０の誤動作を抑えることができる。
【００６１】
更に、溝１６’の中に膜を積層して容量素子１６を構成するので、例えば、遮光性は低いが、膜の埋め込み性がよい材料を用いる場合でも、膜が積層されているので、遮光性を稼ぐことが可能となり、光リークを遮光させることができる。
【００６２】
また、図４に示すように、画素電極２７は、容量素子１６の一部と接続されると共に、図示しない半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。
【００６３】
画素電極２７及び隣り合う画素電極２７間の絶縁層（４９）上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した第１配向膜２８（図２参照）が設けられている。第１配向膜２８の上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。液晶層１５の上には、素子基板１０と対向するように対向基板２０（図２参照）が配置されている。
【００６４】
＜液晶装置の製造方法＞
図６は、液晶装置の製造方法を工程順に示すフローチャートである。図７〜図１０は、液晶装置の製造方法のうち一部の製造方法を示す概略断面図である。以下、液晶装置の製造方法を、図６〜図１０を参照しながら説明する。なお、液晶装置のうち主に素子基板の製造方法を説明する。
【００６５】
図６に示すように、ステップＳ１１では、ＴＦＴ３０を形成する。具体的には、図７（ａ）に示すように、石英基板などからなる第１基材１０ａ上に、ＴＦＴ３０を形成する。まず、第１基材１０ａ上に、タングステンシリサイド（ＷＳｉ）などからなる第１遮光膜５１を形成する。その後、酸化シリコン（ＳｉＯ2）などからなる絶縁層４１，４２を介してＴＦＴ３０を形成する。
【００６６】
ＴＦＴ３０の形成方法としては、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いることができる。次に、ＴＦＴ３０の周囲に、ＴＦＴ３０からの光リークを遮光するためのタングステンなどからなる第２遮光膜５２を形成し、第２遮光膜５２及び第３絶縁層４３の上にアルミニウムなどからなる第３遮光膜５３（走査線３ａ）を形成する。なお、これらの具体的な製造方法の説明は省略する。
【００６７】
ステップＳ１２では、第１中継層８１及び第２中継層８２を形成する。具体的には、同じく図７（ａ）に示すように、まず、第３遮光膜５３の上に、酸化シリコンなどからなる層間絶縁層４４を成膜する。
【００６８】
次に、容量素子１６の一部と接続するための第１中継層８１、及び容量素子１６の一部と接続するための第２中継層８２を形成する。第１中継層８１及び第２中継層８２の形成方法としては、公知の成膜技術（例えば、ＣＶＤ（Chemical Vapor Deposition）技術）、フォトリソグラフィ技術、及びエッチング技術を用いることができる。
【００６９】
ステップＳ１３では、コンタクトホール８３ａを形成する。具体的には、まず、図７（ｂ）に示すように、第１中継層８１、第２中継層８２、及び層間絶縁層４４の上に、酸化シリコンなどからなる層間絶縁層４５を形成する。次に、第２中継層８２まで貫通するコンタクトホール８３ａを層間絶縁層４５に形成する。その後、コンタクトホール８３ａにタングステンを埋め込む。この後、層間絶縁層４５の表面に生じた凹凸を平坦化させるために、ＣＭＰ（Chemical Mechanical Polishing）研磨処理を施す。
【００７０】
ステップＳ１４では、カバーＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜１６ｆを形成する。具体的には、図７（ｃ）に示すように、層間絶縁層４５の上にカバーＴＥＯＳ膜１６ｆを形成する。カバーＴＥＯＳ膜１６ｆは、後の工程において、コンタクトホール８３ａが浸食されることを防ぐために用いられる。
【００７１】
ステップＳ１５では、溝１６’（トレンチ）を形成する。具体的には、図８（ｄ）に示すように、第１中継層８１まで貫通する容量素子１６を形成するためのトレンチ１６’を層間絶縁層４５に形成する。言い換えれば、平面視で半導体層３０ａと重なる領域にトレンチ１６’を形成する。
【００７２】
トレンチ１６’の形成方法としては、公知のフォトリソグラフィ技術、及びエッチング技術を用いることができる。トレンチ１６’の深さは、例えば、１０００Å以上であり、好ましくは１００００Å以上である。トレンチ１６’の幅は、例えば、０．４５μｍである。
【００７３】
ステップＳ１６では、下部電極１６ａを形成する。具体的には、図８（ｅ）に示すように、まず、トレンチ１６’の中からカバーＴＥＯＳ膜１６ｆの上までに亘って、例えば、窒化チタンをＣＶＤ技術を用いて成膜する。次に、フォトリソグラフィ技術及びエッチング技術を用いて、下部電極１６ａをパターニングする。下部電極１６ａの厚みは、例えば、１５００Åである。
【００７４】
ステップＳ１７では、下部誘電体膜１６ｂを形成する。具体的には、図８（ｆ）に示すように、トレンチ１６’の中の下部電極１６ａ上からカバーＴＥＯＳ膜１６ｆ上に亘って、Ｈｉｇｈ−ｋ膜（高誘電率膜）からなる下部誘電体膜１６ｂを形成する。下部誘電体膜１６ｂの厚みは、例えば、２５０Åである。
【００７５】
次に、図９（ｇ）に示すように、下部誘電体膜１６ｂ及びカバーＴＥＯＳ膜１６ｆをパターニングする。形成方法としては、フォトリソグラフィ技術及びエッチング技術を用いて形成することができる。これにより、下部誘電体膜１６ｂはトレンチ１６’の中からトレンチ１６’の縁にかけて形成され、コンタクトホール８３ａの上面が露出する。
【００７６】
また、遮光領域Ｐ２（容量素子１６の領域）に下部誘電体膜１６ｂを残し、開口領域Ｐ１の下部誘電体膜１６ｂを除去するので、開口領域Ｐ１の透過率が低下することを抑えることができる。
【００７７】
ステップＳ１８では、中部電極１６ｃを形成する。ステップＳ１９では、上部誘電体膜１６ｄを形成する。ステップＳ２０では、上部電極１６ｅを形成する。具体的には、図９（ｈ）に示すように、下部誘電体膜１６ｂ及び層間絶縁層４５の全面に亘って、中部電極１６ｃ、上部誘電体膜１６ｄ、及び上部電極１６ｅの順に成膜する。
【００７８】
中部電極１６ｃは、例えば、窒化チタン（ＴｉＮ）である。上部誘電体膜１６ｄは、例えば、Ｈｉｇｈ−ｋ膜である。上部電極１６ｅは、例えば、窒化チタン（ＴｉＮ）である。
【００７９】
これらの製造方法としては、例えば、ＣＶＤ技術を用いることができる。中部電極１６ｃの膜厚は、例えば、５００Åである。上部誘電体膜１６ｄの膜厚は、例えば、２５０Åである。上部電極１６ｅの膜厚は、例えば、５００Åである。
【００８０】
ステップＳ２１では、エッチング処理を施す。具体的には、図９（ｉ）に示すように、中部電極１６ｃとコンタクトホール８３ａとが電気的に接続されるように、中部電極１６ｃ、上部誘電体膜１６ｄ、及び上部電極１６ｅを一括でパターニングする。エッチング処理は、例えば、ドライエッチングである。
【００８１】
以上により、下部電極１６ａと下部誘電体膜１６ｂと中部電極１６ｃとによって構成された第１容量素子１６１と、中部電極１６ｃと上部誘電体膜１６ｄと上部電極１６ｅとによって構成された第２容量素子１６２とが、トレンチ１６’の中に形成される。
【００８２】
このように、トレンチ１６’の中に、並列接続された第１容量素子１６１と第２容量素子１６２とを備えることにより、立体的に並列容量を構成することが可能となり、遮光領域Ｐ２を狭くすることができる。その結果、画素ピッチを狭ピッチ化することができる。
【００８３】
なお、一般的な液晶装置１００に必要な電気容量は、４０ｆＦ程度である。シングルタイプの容量素子の電気容量は１０ｆＦ程度である。並列タイプの容量素子の電気容量は、２０ｆＦ程度である。
【００８４】
しかしながら、本実施形態のように、トレンチ構造の中に並列接続された容量素子を形成することにより、６０〜７０ｆＦ程度の電気容量に向上させることができる。これにより、例えば、小型化された液晶装置（例えば、画素ピッチが４μｍ、開口率が６０％）であっても、高い表示品位で表示を行うことができる。
【００８５】
ステップＳ２２では、画素電極２７まで形成する。具体的には、図１０に示すように、容量素子１６の上に、層間絶縁層４６〜４９、コンタクトホール８３ｂ〜８３ｇ、中継電極８４ａ〜８４ｆなどを介して画素電極２７を形成する。次に、画素電極２７などを覆うように、斜方蒸着法を用いて第１配向膜２８を形成する。以上により、素子基板１０側が完成する。
【００８６】
容量素子１６を構成する下部電極１６ａ及び上部電極１６ｅは、第１中継層８１、コンタクトホール８３ｆ，８３ｇ及び中継電極８４ｄなどを介して共通配線８４ｅに接続される。一方、中部電極１６ｃは、コンタクトホール８３ａ〜８３ｅ、第２中継層８２、中継電極８４ａ〜８４ｃなどを介して画素電極２７と電気的に接続される。
【００８７】
＜電子機器の構成＞
図１１は、電子機器としてのプロジェクターの構成を示す概略図である。以下、プロジェクターの構成を、図１１を参照しながら説明する。
【００８８】
図１１に示すように、本実施形態のプロジェクター１０００は、システム光軸Ｌに沿って配置された照明系としての偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投写レンズ１２０７とを備えている。
【００８９】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９０】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９１】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９２】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【００９３】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系１４００を構成する投写レンズ１２０７によってスクリーン１３００上に投写され、画像が拡大されて表示される。
【００９４】
液晶ライトバルブ１２１０は、後述する液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００９５】
以上詳述したように、本実施形態の液晶装置１００、及びプロジェクター１０００によれば、以下に示す効果が得られる。
【００９６】
（１）本実施形態の液晶装置１００によれば、トレンチ１６’の内部に複数の容量が形成されているので、平面的な面積を増やすことなく、電気容量を増やすことができる。よって、画素ピッチを狭ピッチ化にできると共に、輝度を向上させることができる。また、並列接続された２つの容量（第１容量素子１６１、第２容量素子１６２）を形成できると共に、トレンチ１６’の側壁や段差部分も容量として用いることができるので、容量素子１６の電気容量を増やすことができる。
【００９７】
（２）本実施形態の液晶装置１００によれば、ＴＦＴ３０（半導体層３０ａ）と重なるように、トレンチ型の容量素子１６が配置されているので、ＴＦＴ３０（特にＬＤＤ（Lightly Doped Drain）領域）からの光リークを容量素子１６で遮光させることができる。また、容量素子１６を、例えば、遮光性は低いが、膜の埋め込み性がよい材料で形成した場合でも、トレンチ１６’内の深さ方向に膜が積層されていることにより、遮光性を向上させることができる。
【００９８】
（３）本実施形態の液晶装置１００によれば、ＴＦＴ３０の上にトレンチ型の容量素子１６が配置されているので、外部からＴＦＴ３０に向かって侵入する光（斜め光など）をトレンチ型の容量素子１６の側壁で反射させることが可能となる。よって、ＴＦＴ３０に光が入射した場合のように、ＴＦＴ３０が誤動作することを抑えることができる。
【００９９】
（４）本実施形態のプロジェクター１０００によれば、上記に記載の液晶装置１００を備えているので、小型化に対応できると共に、高品位な表示が可能なプロジェクター１０００を提供することができる。
【０１００】
なお、本考案の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる考案の要旨あるいは思想に反しない範囲で適宜変更可能であり、本考案の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１０１】
（変形例１）
上記したように、下部誘電体膜１６ｂ及び上部誘電体膜１６ｄの材料は、Ｈｉｇｈ−ｋ膜（高誘電率膜）であることに限定されず、例えば、シリコン酸化物、シリコン窒化物、金属酸化物（ＳｉＯ2、ＳｉＮ、Ｙ2Ｏ2、ＨｆＯ2、ＺｒＯ2、ＨｆＳｉＯなど）や、高誘電率絶縁膜（ＨｆＯ2、ＺｒＯ2、Ａｌ2０3など）を用いるようにしてもよい。また、誘電率３．８以上、もしくは３．８以上３０以下のシリコン酸化物、シリコン窒化物、金属酸化物、金属シリコン酸化物を用いるようにしてもよい。
【０１０２】
（変形例２）
上記したように、容量素子１６は、下部電極１６ａ及び上部電極１６ｅが共通配線と電気的に接続され、中部電極１６ｃが画素電極２７と電気的に接続されることに限定されず、以下のように接続してもよい。下部電極１６ａ及び上部電極１６ｅが画素電極２７と電気的に接続され、中部電極１６ｃが共通配線と電気的に接続されるようにしてもよい。
【０１０３】
（変形例３）
上記したように、容量素子１６の積層膜を形成する方法として、ＣＶＤ技術を用いることに限定されず、例えば、トレンチ１６’の中の膜の付きまわり性のよいＡＬＤ（原子層堆積法）技術を用いて形成するようにしてもよい。
【０１０４】
（変形例４）
上記したように、容量素子１６を構成する下部電極１６ａ、中部電極１６ｃ、及び上部電極１６ｅは、窒化チタン（ＴｉＮ）であることに限定されず、窒化タンタル（ＴａＮ）、タングステン（Ｗ）やアルミニウム（Ａｌ）を用いるようにしてもよい。
【０１０５】
（変形例５）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、光リークが発生する素子などを有する装置に適用するようにしてもよい。
【符号の説明】
【０１０６】
３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１０ａ…基板としての第１基材、１３…絶縁層、１４…シール材、１５…液晶層、１６…容量素子、１６’…溝（トレンチ）、１６ａ…第１電極としての下部電極、１６ｂ…第１絶縁膜としての下部誘電体膜、１６ｃ…第２電極としての中部電極、１６ｄ…第２絶縁膜としての上部誘電体膜、１６ｅ…第３電極としての上部電極、１６ｆ…カバーＴＥＯＳ膜、１８…遮光層、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２６…上下導通部、２７…画素電極、２８…第１配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…共通電極、３２…第２配向膜、３３…ゲート絶縁膜、４１…第１絶縁層、４２…第２絶縁層、４３…第３絶縁層、４４〜４９…層間絶縁層、５１…第１遮光膜、５２…第２遮光膜、５３…第３遮光膜、６１…外部接続端子、８１…第１中継層、８２…第２中継層、８３ａ〜８３ｆ…コンタクトホール、８４ａ〜８４ｄ…中継電極、８４ｅ…共通配線、１００…液晶装置、１６１…容量としての第１容量素子、１６２…容量としての第２容量素子、１０００…プロジェクター、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投写レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン、１４００…投写光学系。
【図１】
0003197990.tif 000003
【図２】
0003197990.tif 000004
【図３】
0003197990.tif 000005
【図４】
0003197990.tif 000006
【図５】
0003197990.tif 000007
【図６】
0003197990.tif 000008
【図７】
0003197990.tif 000009
【図８】
0003197990.tif 000010
【図９】
0003197990.tif 000011
【図１０】
0003197990.tif 000012
【図１１】
0003197990.tif 000013