(57)【要約】      （修正有）【課題】プローブカードについて誤判断するミスを防止し、カード交換率・洗浄率・在庫率の軽減が可能な、プローブカードテスト用の変換カードを提供する。【解決手段】板体１１と、板体に設けられた第一伝送ユニット１２・第二伝送ユニット１３・直流／交流変換回路１４とからなる。第一伝送ユニットは測定器と電気的に接続され、第二伝送ユニットはプローブカードポゴタワーと接続され、直流／交流変換回路は第一伝送ユニット・第二伝送ユニットと電気的に接続される。第一伝送ユニットが伝送した交流信号は直流／交流変換回路・第二伝送ユニット・プローブカードポゴタワーを経由して直流プローブカードまで至り、各種の交流信号測定器が共に用いられて、交流方式による直流プローブカードに対するミス分析テスト及び改善を行う。【選択図】図１
0003198767.tif 000002
【実用新案登録請求の範囲】
【請求項１】
板体と、少なくとも一つの第一伝送ユニットと、少なくとも一つの第二伝送ユニットと、直流／交流変換回路とからなるプローブカードテスト用の変換カードであって、
前記第一伝送ユニットは、前記板体に設けられるとともに、前記第一伝送ユニットは交流信号を伝送するために測定器と電気的に接続され、
前記第二伝送ユニットは、前記板体に設けられるとともに、前記第二伝送ユニットはプローブカードポゴタワーと電気的に接続されるために用いられ、
前記直流／交流変換回路は、前記板体に設けられるとともに、前記直流／交流変換回路は前記第一伝送ユニット・前記第二伝送ユニットと電気的に接続されることを特徴とする、プローブカードテスト用の変換カード。
【請求項２】
前記板体には、穿孔が設けられることを特徴とする、請求項１に記載のプローブカードテスト用の変換カード。
【請求項３】
前記第一伝送ユニットは、一つのエリアを形成するように配列された複数の電気的接続孔であることを特徴とする、請求項１に記載のプローブカードテスト用の変換カード。
【請求項４】
前記第二伝送ユニットは、電気的接続孔であることを特徴とする、請求項１に記載のプローブカードテスト用の変換カード。
【請求項５】
前記板体・前記第一伝送ユニット・前記第二伝送ユニット・前記直流／交流変換回路は、一体成型されてプリント基板（ＰＣＢ，Ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）をなすことを特徴とする、請求項１に記載のプローブカードテスト用の変換カード。
【請求項６】
前記板体・前記第一伝送ユニット・前記第二伝送ユニット・前記直流／交流変換回路は、プレス加工されて一体をなすことを特徴とする、請求項１に記載のプローブカードテスト用の変換カード。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、変換カードに関し、特に、プローブカードテスト用の変換カードに関する。
【背景技術】
【０００２】
長い間、半導体業界ではウェハー合格検査（ｗａｆｅｒ  ａｃｃｅｐｔａｎｃｅ  ｔｅｓｔ）の時、まず先に直流プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）の使用可否についての検査が行われている。直流プローブカードは、最終段階のテストでＩＣが切出される前（ＷＳ：Ｗａｆｅｒ  Ｓｏｒｔ）、機能テストが正常に行われるか否かについて重要な役割を担っている。ＩＣテストが正常に行われた後、ＩＣが切出されてパッケージされるとともに（ＦＴ：Ｆｉｎａｌ  Ｔｅｓｔ；ＩＣ  ｈａｓ  ｂｅｅｎ  ｐａｃｋａｇｅｄ）、後続の分類（ＢＩＮ）テストが行われる。以上から分かるように、直流プローブカードのミス率が高い場合、後続の出荷速度と品質に直接影響する。しかし直流プローブカードは、ＩＣの機能強化に伴い、ピン数が益々増えてきており、数万本に及ぶこともある。また価格も非常に高価である。もし直流プローブカードのミス率が高いと判断された場合には、洗浄を行ったり、カード自体を交換したりしなければならない。これらの作業は非常にコストと時間を要するため、ウェハー工場やテスト工場は納品期日に間に合わせる必要があることから、正確にテスト可能になるまで、直接カードを交換するという方法を採ることが多い。このようにして交換された直流プローブカードの費用は、ウェハー工場やテスト工場が吸収することになるため、直流プローブカードの在庫率は、新台湾ドル数千万元から数億元レベルに達することが多々あり、コストの大幅上昇を招いている。
【０００３】
半導体業界は長期にわたり直流テスト方式での直流プローブカードテストを行ってきたため、その改善方法も既に限界に達している。よって本考案者は、製品の改良刷新の理念に基づき、長年にわたる半導体及び電子関連テスト産業における製品設計開発の実務経験から、積極的に研究開発を行った。そして、「交流方式による直流プローブカードのミス分析と改善」について、実際にテスト・実験を繰返し行い、本考案の開発に至った。
【考案の概要】
【考案が解決しようとする課題】
【０００４】
本考案は、第一伝送ユニットが交流信号を伝送して、交流信号が直流／交流変換回路・第二伝送ユニットを経由して直流プローブカードまで至り、更に交流回路及び伝送線の原理を利用するとともに、交流信号測定器が共に用いられることで、交流方式による直流プローブカードのミス分析テスト及び改善を行うことが出来る、プローブカードテスト用の変換カードを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本考案は、板体と、少なくとも一つの第一伝送ユニットと、少なくとも一つの第二伝送ユニットと、直流／交流変換回路とからなる。このうち、前記第一伝送ユニットは、前記板体に設けられるとともに、前記第一伝送ユニットは測定器と電気的に接続されて交流信号を伝送する。前記第二伝送ユニットは、前記板体に設けられるとともに、前記第二伝送ユニットはプローブカードポゴタワーと電気的に接続されるために用いられる。前記直流／交流変換回路は、前記板体に設けられるとともに、前記直流／交流変換回路は前記第一伝送ユニット・前記第二伝送ユニットと電気的に接続される。
【０００６】
第一伝送ユニットが交流信号を伝送して、交流信号が直流／交流変換回路・第二伝送ユニット・プローブカードポゴタワーを経由して直流プローブカードまで至り、更に交流回路及び伝送線の原理を利用するとともに、ロジックアナライザ・オシロスコープ・時間領域反射計・ネットワークアナライザ・ビットエラーレートテスタ・アイパターンアナライザ等の交流信号測定器が共に用いられることで、交流方式による直流プローブカードに対するミス分析テスト及び改善を行う。
【考案の効果】
【０００７】
以上により、プローブカードについて誤判断するミスを防止し、カードの交換率や洗浄率、及び直流プローブカードの在庫率を軽減することが出来る。
【図面の簡単な説明】
【０００８】
【図１】本考案の上面図である。
【図２】本考案の上面部分拡大図である。
【図３】本考案のテスト実施例の斜視分解図である。
【図４】本考案のテスト実施例の断面図である。
【図５】本考案の構造を示したブロック図である。
【図６】本考案において、ロジックアナライザ・デジタル信号発生器を共に用いたテスト実施例の概略図である。
【図７】図６のテスト結果である。
【図８】本考案において、ロジックアナライザ・オシロスコープ・デジタル信号を共に用いたテスト実施例の概略図である。
【図９】図８のテスト結果である。
【図１０】本考案において、時間領域反射計を共に用いたテスト実施例の概略図である。
【図１１】図１０のテスト結果である。
【図１２】本考案において、ネットワークアナライザを共に用いたテスト実施例の概略図である。
【図１３】図１２のテスト結果である。
【図１４】本考案において、アイパターンアナライザ・ビットエラーレートテスタを共に用いたテスト実施例の概略図である。
【図１５】図１４のテスト結果である。
【図１６】本考案において、ビットエラーレートテスタとアイパターンアナライザの統合機を共に用いたテスト実施例の概略図である。
【図１７】本考案のテスト手順のフローチャートである。
【考案を実施するための形態】
【０００９】
まず、図１から図１６を参照する。本考案のプローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）テスト用の変換カード１０は、板体１１と、複数の第一伝送ユニット１２と、複数の第二伝送ユニット１３と、直流／交流変換回路１４とからなる。
【００１０】
実施例において板体１１には、穿孔１５が設けられる。これにより、重量軽減・材料節約に加え、製造コストが削減される。
【００１１】
第一伝送ユニット１２は、板体１１に設けられる。第一伝送ユニット１２は、所定の測定器と電気的に接続されて交流信号を伝送する。実施例において第一伝送ユニット１２は、測定器の接続線１２１と電気的に接続される。また第一伝送ユニット１２は、８個が平均的に板体１１に設けられ、複数の接続線１２１も同時に複数の第一伝送ユニット１２と電気的に接続されて設けられる。以上により、測定器は１本の接続線１２１によって異なる位置の第一伝送ユニット１２と接続されるとともに、エリア別に直流プローブカード３０をテストするか、或は、測定器は複数の接続線１２１によって異なる位置の第一伝送ユニット１２と接続されるとともに、同時且つエリア別に直流プローブカード３０をテストする。
【００１２】
実施例において第一伝送ユニット１２は、一つのエリアを形成するように配列された複数の電気的接続孔である。
【００１３】
第二伝送ユニット１３は、板体１１に設けられる。また第二伝送ユニット１３は、プローブカードポゴタワー（ＰＯＧＯ  ｔｏｗｅｒ）２０と電気的に接続されるために用いられる。
【００１４】
実施例において、第一伝送ユニット１２は電気的接続孔であり、プローブカードポゴタワー２０上側の複数の探針は第二伝送ユニット１３に貫設される。
【００１５】
直流／交流変換回路１４は、板体１１に設けられる。また直流／交流変換回路１４は、第一伝送ユニット１２・第二伝送ユニット１３と電気的に接続される。
【００１６】
実施例において、板体１１・第一伝送ユニット１２・第二伝送ユニット１３・直流／交流変換回路１４は、一体成型されてプリント基板（ＰＣＢ，Ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）をなすか、或は、板体１１・第一伝送ユニット１２・第二伝送ユニット１３・直流／交流変換回路１４は、プレス加工されて一体をなす。
【００１７】
第一伝送ユニット１２が交流信号を伝送して、交流信号が直流／交流変換回路１４・第二伝送ユニット１３・プローブカードポゴタワー２０を経由して直流プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）３０まで至り、更に交流回路及び伝送線の原理を利用するとともに、ロジックアナライザ４０・オシロスコープ５０・時間領域反射計６０・ネットワークアナライザ７０・ビットエラーレートテスタ８０・アイパターンアナライザ９０等の交流信号測定器が共に用いられることで、交流方式による直流プローブカード３０に対するミス分析テスト及び改善を行うことが出来る。以上により、プローブカードについて誤判断するミスを防止し、カードの交換率や洗浄率、及び直流プローブカードの在庫率を軽減することが出来る。
【００１８】
図３、図４を参照する。本考案はテスト時において、通常プローブカードポゴタワー２０上に設けられる。また、プローブカードポゴタワー２０は直流プローブカード３０上に設けられ、直流プローブカード３０はテスト装置３１に設けられる。
【００１９】
図６から図１７までを参照する。本考案のテスト実施例において、板体１１の第一伝送ユニット１２は、接続線１２１によってロジックアナライザ４０・オシロスコープ５０・時間領域反射計６０・ネットワークアナライザ７０・ビットエラーレートテスタ８０・アイパターンアナライザ９０・ビットエラーレートテスタとアイパターンアナライザの統合機９１等の交流信号測定器と電気的に接続される。また、デジタル信号発生器４１は、ロジックアナライザ４０と共に用いられるか、或は、ロジックアナライザ４０及びオシロスコープ５０と共に用いられて、直流プローブカード３０と電気的に接続される。以上により、前記交流信号測定器が所定のテスト手順に応じて直流プローブカード３０のミス分析テスト及び改善を行い、テスト及び改善の結果は前記交流信号測定器によって表示される。
【００２０】
このほか、実際の需要に応じて選ばれた前記交流信号測定器によって、直流プローブカード３０のミス分析テスト及び改善を行うことも可能である。
【００２１】
元々の直流方式は、一定準位の電圧・電流値、且つ定電圧・定電流の中のいずれか一つのテストしか出来ないため、問題のある信号がテスト対象準位ではない時、検出されずに見落とされてしまい、直流プローブカード３０に対する誤判断を招いてしまう。交流方式を用いれば、準位は周期性を有することになり、これにロジックアナライザ４０による異なる準位調整方式を組合せることで、直流の基準準位では見えなかった鍵となるミス信号を見つけ出すことが出来る。更に、ミスが発生したピンの位置を判別して、そのピンに対して改善を行う。またロジックアナライザ４０は、一度で同時に２０００本以上のピンを判別することが出来るため、直流プローブカード３０のピンが一万本を超えたとしても、エリア別テストによって、最短時間内で全てのピンのテストが完了する。従来のプローブカード分析器の場合、ピン一本当りで平均２秒を要し、１万本ならば２万秒を要する。（差異については下表を参照）
0003198767.tif 000003
【００２２】
プローブカードの探針がＩＣ基板に至るまでの間には、全４〜５層の異なるチップキャリアが設けられてテスト系統が構成されている。一つ一つのチップキャリアは、それぞれ異なる電子回路特性とインピーダンス整合を有するという問題があるため、全てのピンもそれぞれ異なるインピーダンス特性を有する（同様の製造工程を経たとしても状況は同じである）。時間領域反射計６０によって問題のあるピンを分析した場合、非常に高周波のステップ信号が出力されるため、上昇時間は７〜１２ｐｓ（ｐｉｃｏ  ｓｅｃｏｎｄ）の間であり、距離に逆算するとｎｍ（ｎａｒｏ  ｍｅｔｅｒ）の解析度である。また現在、ＩＣの設計と応用は全てＧＨｚレベル（例えばＤＤＲ３、ＨＤＭＩ、ＰＣＩ−ｅ．…等）であることに加え、製品は軽くて小さく、高機能であることが求められている。ＩＣは益々小さくなり、機能は益々多くなるが、これに応じてＩＣ内部の回線も複雑化し、伝送線の効果も顕著化している。即ち、各々異なる周波数は、小さな製造欠陥であっても、異なる誘導、或は寄生容量・インダクタンス・抵抗（誘導回路と総称）を生じ、元々備えるべき特性が誘導回路によって影響されてしまう。これは直流の領域では全く測定不能である。本考案は、時間領域反射計６０のステップ信号によって、誘導回路の発生位置の分析だけでなく、その誘導回路の特性も計算することが可能であり、更には誘導回路に対して改善を行うことも出来る。解析度がｎｍレベルに達するため、いずれの層のチップキャリアがミスを生じているかが分かり、全てのミスの原因をプローブカードに求めずに済む。
【００２３】
デジタル信号がＩＣ内部に流れた時、如何に正確且つ適切な時間に必要なデジタル信号を出力・入力するかが、そのＩＣが製品として必要な機能（Ｆｕｎｃｔｉｏｎ）を果たせるか否かに関係する。前述のように、現在の応用はいずれもＧＨｚレベルであるため、クロックレートの正確性と信号出入力の正確な制御が非常に重要である。なぜならば、ＧＨｚレベルの場合、クロックレートがジッター（Ｊｉｔｔｅｒ）・システム・高周波数から生じたノイズ（ｎｏｉｓｅ）によって妨害されるからである。よって、ビットエラーレートテスタ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ  Ｔｅｓｔｅｒ）８０とアイパターンアナライザ（ｅｙｅ−ｄｉａｇｒａｍ  ａｎａｌｙｚｅｒ）９０を用いることにより、信号伝送品質の善し悪しを把握するとともに、ジッター（例えばＴＪ（ｔｏｔａｌ  ｊｉｔｔｅｒ）、ＰＪ（ｐｅｒｉｏｄｉｃ  ｊｉｔｔｅｒ）、ＤＣＤ（Ｄｕｔｙ−ｃｙｃｌｅ  ｊｉｔｔｅｒ）…等）、或はノイズ（例えばＲＮ（ｒａｎｄｏｍ  ｎｏｉｓｅ）、ＤＮ（ｄｅｔｅｒｍｉｎｉｓｔｉｃ  ｎｏｉｓｅ）、ＤＤＮ（ｄａｔａ  ｄｅｐｅｎｄｅｎｔ  ｎｏｉｓｅ）…等）を生じた原因を分析する必要がある。
【００２４】
前述のように、現在の応用は全てＧＨｚレベル、即ち高周波（ＲＦ）レベルであるため、ネットワークアナライザを用いてチップキャリアシステムの高周波数領域における作用を分析する必要がある。例えば、挿入損失（Ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ）、反射損失（Ｒｅｔｕｒｎ  Ｌｏｓｓ）、伝送損失（Ｔｒａｎｓｉｔｉｏｎｓ  Ｌｏｓｓ）等であり、これらと前述の状況と合わせることにより、各層のチップキャリアの時間領域（Ｔｉｍｅ  ｄｏｍａｉｎ）及び周波数領域（Ｆｒｅｑｕｅｎｃｙ  ｄｏｍａｉｎ）における作用が分かり、異なる手段と方法によって改善が可能になる。
【００２５】
以上のように、本考案は板体・第一伝送ユニット・第二伝送ユニット・直流／交流変換回路により、直流プローブカードをテストするためのインターフェース構造全体を一つに統合し、更に交流回路及び伝送線の原理を用いることにより、全ての異常に関する重要参考数値及びミス発生原因の要素を一回で測定することが出来る。これにより、プローブカードの高い在庫率を減少させるだけでなく、後続の機能テスト（ｆｕｎｃｔｉｏｎａｌ  ｔｅｓｔ）でのミスを防ぐことが出来るため、製品が市場に出るスピードを速め、直流テストプローブカードの限界を突破することが可能である。加えて、直流プローブカードだけでなく、元々個別のテスト層を有するもの、例えばロードボード（ｌｏａｄ  ｂｏａｒｄ）、ロードボードとプローブカードポゴタワー（ＰＯＧＯ  ｔｏｗｅｒ）、プローブヘッド（ｐｒｏｂｅ  ｈｅａｄ）と探針（ｎｅｅｄｌｅ）等のいずれに対しても、特性とミスを測定することが出来る。以上のように、探針洗浄とカード交換を繰り返すのではなく、本当に問題がある層に対して解決手段を講じられる。
【符号の説明】
【００２６】
１０   プローブカードテスト用の変換カード
１１   板体
１２   第一伝送ユニット
１２１ 接続線
１３   第二伝送ユニット
１４   直流／交流変換回路
１５   穿孔
２０   プローブカードポゴタワー
３０   直流プローブカード
３１   テスト装置
４０   ロジックアナライザ
４１   デジタル信号発生器
５０   オシロスコープ
６０   時間領域反射計
７０   ネットワークアナライザ
８０   ビットエラーレートテスタ
９０   アイパターンアナライザ
９１   ビットエラーレートテスタとアイパターンアナライザの統合機
【図１】
0003198767.tif 000004
【図２】
0003198767.tif 000005
【図３】
0003198767.tif 000006
【図４】
0003198767.tif 000007
【図５】
0003198767.tif 000008
【図６】
0003198767.tif 000009
【図７】
0003198767.tif 000010
【図８】
0003198767.tif 000011
【図９】
0003198767.tif 000012
【図１０】
0003198767.tif 000013
【図１１】
0003198767.tif 000014
【図１２】
0003198767.tif 000015
【図１３】
0003198767.tif 000016
【図１４】
0003198767.tif 000017
【図１５】
0003198767.tif 000018
【図１６】
0003198767.tif 000019
【図１７】
0003198767.tif 000020