(57)【要約】      （修正有）【課題】電源変換器の軽負荷時のスイッチ損失を低減する同期整流器制御回路を提供する。【解決手段】同期整流器制御回路は、信号処理ユニット１及び駆動ユニット２０を含み、信号処理ユニットは、変圧器Ｔの二次巻線に電気接続し、駆動ユニットは、パワー開閉素子ＭＯＳ１１〜１４、ＭＯＳ２１〜２４及び信号処理ユニットに電気接続する。信号処理ユニットは、二次巻線の出力電流を検出し、パワー開閉素子がフォロー状態に操作される数量を決定する。出力電流が第１所定値より小さい時、各開閉グループのうち１つのパワー開閉素子がフォロー状態に操作され、出力電流が第２所定値より大きい時、全てのパワー開閉素子は、皆フォロー状態に操作され、出力電流が第１所定値及び第２所定値の間に在る時、信号処理ユニットは、出力電流の増加に伴ってフォロー状態に操作するパワー開閉素子の数量を増加する。【選択図】図２
0003198047.tif 000002
【実用新案登録請求の範囲】
【請求項１】
電源変換器の同期整流器を制御することに適用される同期整流器制御回路であって、該同期整流器は、該電源変換器の変圧器の二次巻線に電気接続され、複数の開閉グループを含み、各該開閉グループは、複数のパワー開閉素子を含み、該同期整流器制御回路は、
該変圧器の二次巻線に電気接続され、該変圧器の二次巻線の出力電流を検出し、該出力電流は、該パワー開閉素子のフォロー状態に操作する数量を決定する信号処理ユニットと、
それぞれ該開閉グループ及び該信号処理ユニットに電気接続する複数の駆動ユニットと、
を含み、そのうち、該出力電流が第１所定値より小さい時、該開閉グループのうち１つのパワー開閉素子は、フォロー状態に操作し、該出力電流が第２所定値より大きい時、該パワー開閉素子は、何れもフォロー状態に操作し、該出力電流が第１所定値及び第２所定値の間に在る時、該信号処理ユニットは、該出力電流の増加に伴ってフォロー状態に操作するパワー開閉素子の数量を増加することを特徴とする同期整流器制御回路。
【請求項２】
前記信号処理ユニットは、電流検出端、複数の駆動信号出力端及び複数の制御信号出力端を含み、該電源検出端は、該変圧器の二次巻線に電気接続し、各該駆動ユニットは、駆動信号入力端、複数の制御信号入力端及び複数の出力端を含み、該信号処理ユニットの該駆動信号出力端は、該駆動ユニットの該駆動信号入力端に電気接続し、該信号処理ユニットの該制御信号出力端は、該駆動ユニットの該制御信号入力端に電気接続し、各該駆動ユニットの該出力端は、それぞれそのうち１つのパワー開閉素子に電気接続することを特徴とする請求項１に記載の同期整流器制御回路。
【請求項３】
各前記駆動ユニットの該制御信号入力端の数量がＰであり、各該駆動ユニットの該出力端の数量がＱであり、それが以下の条件：Ｐ＝Ｑ−１であることを特徴とする請求項２に記載の同期整流器制御回路。
【請求項４】
前記信号処理ユニットは、信号処理器及びパルス幅変調制御器を含み、該信号処理器は、該電流選出端及び該制御信号出力端を含み、該パルス幅変調制御器は、該駆動信号出力端を含むことを特徴とする請求項２に記載の同期整流器制御回路。
【請求項５】
前記信号処理ユニットは、信号処理器及びスイッチ部材を含み、該信号処理器は、該電流検出端、該制御信号出力端、イネーブル端、スイッチ制御端及び複数の駆動選択端を含み、該信号処理器の該イネーブル端及び該スイッチ制御端は、それぞれ該スイッチ部材の該イネーブル端及びスイッチ制御端に電気接続し、該信号処理器の該操作モード信号出力端は、それぞれ該スイッチ部材の該駆動選択端に電気接続することを特徴とする請求項２に記載の同期整流器制御回路。
【請求項６】
前記駆動ユニットは、主駆動器及び副駆動器を含み、該主駆動器及び該副駆動器は、それぞれ第１駆動入端、第２駆動入力端、第１制御端、第２制御端、第１駆動出力端及び第２駆動出力端を含み、該主駆動器及び該副駆動器の該第１駆動入力端及び第２駆動入力端は、該駆動ユニットの該駆動信号入力端として用いられ、該主駆動器の該第２制御端該駆動ユニットの第１制御信号入力端として用いられ、該副駆動器の該第１制御端は、該駆動ユニットの該第２制御信号入力端として用いられ、該副駆動器の該第２制御端は、該駆動ユニットの該第３制御信号入力端として用いられることを特徴とする請求項４又は請求項５に記載の同期整流器制御回路。
【請求項７】
前記駆動ユニットは、主駆動器及副駆動器を含み、該主駆動器は、第１駆動入力端及び第１駆動出力端を含み、該副駆動器は、第１駆動入力端、第２駆動入力端、第３駆動入力端、第４駆動入力端、第１制御端、第２制御端、第３制御端、第４制御端、第１駆動出力端、第２駆動出力端、第３駆動出力端及び第４駆動出力端を含み、該主駆動器の該第１駆動入力端、該副駆動器の該第１駆動入力端、該第２駆動入力端及び該第３駆動入力端は、互いに接続され、該駆動ユニットの該駆動信号入力端として用いられ、該副駆動器の該第１制御端、該第２制御端及び該第３制御端は、該駆動ユニットの該第１制御信号入力端、該第２制御信号入力端及び該第３制御信号入力端として用いられることを特徴とする請求項４又は請求項５に記載の同期整流器制御回路。
【請求項８】
前記駆動ユニットは、主駆動器及び開閉回路を含み、該主駆動器は、第１駆動入力端、第２駆動入力端、第３駆動入力端、第４駆動入力端、第１駆動出力端、第２駆動出力端、第３駆動出力端及び第４駆動出力端を含み、該第１駆動入力端、第２駆動入力端、該第３駆動入力端及び該第４駆動入力端は、互いに接続され、該駆動ユニットの該駆動信号入力端として用いられ、該開閉回路は、第１開閉入力端、第２開閉入力端、第３開閉入力端、第４開閉入力端、第１開閉イネーブル端、第２開閉イネーブル端、第３開閉イネーブル端、第４開閉イネーブル端、第１開閉出力端、第２開閉出力端、第３開閉出力端及び該４開閉出力端を含み、該開閉回路の該第１〜第４開閉入力端は、それぞれ該主駆動器の該第１〜第４駆動出力端に電気接続し、該開閉回路の該第２〜第４開閉イネーブル端は、それぞれ、該駆動ユニットの該第２〜第４制御信号入力端として用いられ、該開閉回路の該第１〜第４開閉出力端は、該駆動ユニットの該第１〜第４出力端として用いられることを特徴とする請求項４又は請求項５に記載の同期整流器制御回路。
【請求項９】
前記フォロー状態に操作する該パワー開閉素子の数量及び該出力電流の大きさは、正比例となることを特徴とする請求項１に記載の同期整流器制御回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、電源変換器における同期整流器に関し、特に同期整流器制御回路に関する。
【背景技術】
【０００２】
従来のダイオード又はショットキーダイオードを使用する整流方式は、順方向の導通により電圧が大きく、全体の損耗が電源変換器の主要な損耗となっている。金属酸化物半導体電界効果トランジスタは、導通抵抗が低く、開閉時間が短く、入力抵抗が高く、低電圧大電流の電源変換器の好適な整流部材となっており、金属酸化物半導体電界効果トランジスタの制御の利点として、同期整流(Synchronous Rectification, SR)の技術を有している。
【０００３】
図１を参照し、それは、従来の同期整流器制御回路の回路図である。同期整流器制御回路４は、変圧器の二次巻線に電気接続し、同期整流器のパワー開閉素子の操作状態を制御することに用いられる。同期整流器は、電源変換器（例えば、直流‐直流電源変換器）の変圧器Ｔの二次巻線に電気接続し、同期整流器は、第１開閉グループＳＲ１及び第２開閉グループＳＲ２を含み、第１開閉グループＳＲ１及び第２開閉グループＳＲ２は、それぞれ４つのパワー開閉素子を含み、そのうち、第１開閉グループＳＲ１は、パワー開閉素子ＭＯＳ１１〜ＭＯＳ１４を含み、第２開閉グループＳＲ２は、ＭＯＳ２１〜ＭＯＳ２４を含む。第１開閉グループＳＲ１中のパワー開閉素子ＭＯＳ１１〜ＭＯＳ１４は、並列接続を呈し、第２開閉グループＳＲ２中のパワー開閉素子ＭＯＳ２１〜ＭＯＳ２４も並列接続を呈する。更に具体的には、第１開閉グループＳＲ１及び第２開閉グループＳＲ２において、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のゲートは、何れも同期整流器制御回路４に電気接続し、ドレインは、何れも変圧器Ｔの二次巻線に電気接続し、ソースは、何れも接地端子に電気接続する。
【０００４】
これにより、同期整流器制御回路４は、第１開閉グループＳＲ１及び第２開閉グループＳＲ２中に有するパワー開閉素子の操作状態を同時に制御することができる。例えば、第１開閉グループＳＲ１及び第２開閉グループＳＲ２中の全てのパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の操作を停止状態にするか、第１開閉グループＳＲ１及び第２開閉グループＳＲ２中の全てのパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４を同期整流器制御回路４が出力する駆動信号に従ってスイッチ動作させる。
【０００５】
前記同期整流器のパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４は、制御方式が簡易で回路が簡単であるという利点を有する。しかしながら、電源変換器の起動後、電源変換器が重負荷に操作するか、軽負荷に操作するかに関わらず、全てのパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４は、何れも同期整流器制御回路４が出力する駆動信号に基づき、スイッチ動作を行い、電源変換器を軽負荷時のスイッチの損失を有効に低減することができない。  
先行技術としては、電力浪費をより低減する同期整流機能を備えた電源変換器を開示しているものがある(例えば特許文献１参照)。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】実用新案登録第３１２６１２２号公報
【考案の概要】
【考案が解決しようとする課題】
【０００７】
本考案の目的は、電源変換器の二次巻線の出力電流に基づき、同期整流器中のパワー開閉素子がフォロー状態に操作される数量を決定し、且つ出力電流の増加時、フォロー状態に操作されるパワー開閉素子の数量を増加し、電源変換器の軽負荷時のスイッチ損失を低減する、電源変換器中の同期整流器の制御に応用される同期整流器制御回路を提供することにある。なお、フォロー状態については後述する。
【課題を解決するための手段】
【０００８】
本考案が提供する同期整流器制御回路は、電源変換器を制御する同期整流器に適用される。同期整流器は、電源変換器の変圧器の二次巻線に電気接続され、複数の開閉グループを含み、各開閉グループは、複数のパワー開閉素子を含む。
【０００９】
同期整流器制御回路は、信号処理ユニット及び複数の駆動ユニットを含み、信号処理ユニットは、変圧器Ｔの二次巻線に電気接続する。駆動ユニットは、それぞれ開閉グループ及び信号処理ユニットに電気接続する。
【００１０】
信号処理ユニットは、変圧器Ｔの二次巻線の出力電流を検出し、出力電流に基づき、オフ状態に操作するパワー開閉素子の数量を決定する。出力電流が第１所定値より小さい時、開閉グループのうち１つのパワー開閉素子がフォロー状態に操作され、出力電流が第２所定値より大きい時、パワー開閉素子は、皆フォロー状態に操作され、出力電流が第１所定値及び第２所定値の間に在る時、信号処理ユニットは、出力電流の増加に伴ってフォロー状態に操作するパワー開閉素子の数量を増加する。
【考案の効果】
【００１１】
本考案の同期整流器制御回路は、電源変換器中の同期整流器の制御に応用され、電源変換器の二次巻線の出力電流に基づき、同期整流器中のパワー開閉素子がフォロー状態に操作される数量を決定し、且つ出力電流の増加時、フォロー状態に操作されるパワー開閉素子の数量を増加し、電源変換器の軽負荷時のスイッチ損失を低減する。
【図面の簡単な説明】
【００１２】
【図１】従来技術の同期整流器制御回路の回路図である。
【図２】本考案の一実施の形態の同期整流器制御回路の回路図である。
【図３】本考案の一実施の形態における出力電流及び開閉状態のタイミング図である。
【図４ａ】本考案の第１実施例の信号処理ユニットの回路ブロック図である。
【図４ｂ】本考案の第２実施例の信号処理ユニットの回路ブロック図である。
【図４ｃ】本考案の第３実施例の信号処理ユニットの回路ブロック図である。
【図５ａ】本考案の第１実施例の駆動ユニットの回路ブロック図である。
【図５ｂ】本考案の第２実施例の駆動ユニットの回路ブロック図である。
【図５ｃ】本考案の第３実施例の駆動ユニットの回路ブロック図である。
【考案を実施するための形態】
【００１３】
本考案の詳細な説明及び技術内容について、以下に図面を合わせて説明するが、図面は、ただ参考及び説明用として提供するのみであり、本考案に対して制限を加えることに用いるものではない。
【００１４】
図２を参照し、それは、本考案の一実施の形態の同期整流器制御回路の回路図である。同期整流器制御回路は、電源変換器を制御する同期整流器に適用され、同期整流器は、電源変換器の変圧器Ｔの二次巻線に電気接続し、複数の開閉グループＳＲ１〜ＳＲ２を含み、各開閉グループＳＲ１，ＳＲ２は、複数のパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４を含み、パワー開閉素子は、例えば、金属酸化物半導体電界効果トランジスタ(Metal-Oxide- Semiconductor Field-Effect Transistor，MOSFET)であることができる。特に説明すべきこととして、本考案の一実施の形態の同期整流回路は、それぞれ２つの開閉グループの２つのパワー開閉素子を制御することにより説明例とするが、実際の実施時、開閉グループ及びパワー開閉素子の数量は、実際の要求に基づいて調整することができる。パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のドレインは、それぞれ変圧器Ｔの二次巻線に電気接続し、ソースは、接地端子に接続する。
【００１５】
同期整流器制御回路は、信号処理ユニット１及び複数の駆動ユニット２０を含む。信号処理ユニット１は、変圧器Ｔの二次巻線に電気接続し、二次巻線の出力電流をセンシングすることに用いられる。そのうち、信号処理ユニット１は、変流器(current transformer)を介して、非接触方式で二次巻線の出力電流を感応するか、電流検出抵抗(shunt resistor)を介して、接触方式で二次巻線の出力電流を獲得する。信号処理ユニット１は、電流検出端Ｉ＿ＳＥＮＳＥ、複数の駆動出力端及び複数の制御信号出力端を含む。本考案において、信号処理ユニット１は、２つの駆動出力端及び３つの制御出力端を含み、且つそれぞれ第１駆動出力端Ｄｒｖ１、第２駆動出力端Ｄｒｖ２、第１制御信号出力端ＭＯＳ２＿ＥＮ、第２制御信号出力端ＭＯＳ３＿ＥＮ、第３制御信号出力端ＭＯＳ４＿ＥＮである。
【００１６】
駆動ユニット２０は、駆動信号入力端ＤｒｖＩ、複数の制御信号入力端及び複数の出力端を含み、且つ制御信号入力端の数量がＰであり、出力端の数量がＱである時、以下の条件：Ｐ＝Ｑ−１を満足する。本考案において、駆動ユニット２０は、３つの制御信号入力端を含み、且つそれぞれ第１制御信号入力端Ｃｎｔｌ２、第２制御信号入力端Ｃｎｔｌ３及び第３制御信号入力端Ｃｎｔｌ４である。駆動ユニット２０は、更に、４つの出力端を含み、且つそれぞれ第１出力端Ｏｕｔ１、第２出力端Ｏｕｔ２、第２出力端Ｏｕｔ３及び第４出力端Ｏｕｔ４である。
【００１７】
信号処理ユニット１の第１駆動信号出力端Ｄｒｖ１は、１つの駆動ユニット２０の駆動信号入力端ＤｒｖＩに電気接続し、第２駆動信号出力端Ｄｒｖ２は、もう１つの駆動ユニット２０の駆動信号入力端ＤｒｖＩに電気接続する。信号処理ユニット１の第１制御信号出力端ＭＯＳ２＿ＥＮは、駆動ユニット２０の第１制御信号入力端Ｃｎｔｌ２に電気接続し、第２制御信号出力端ＭＯＳ３＿ＥＮは、駆動ユニット２０の第２制御信号入力端Ｃｎｔｌ３に電気接続し、第３制御信号出力端ＭＯＳ４＿ＥＮは、駆動ユニット２０の第３制御信号入力端Ｃｎｔｌ４に電気接続する。
【００１８】
図２に示す上方の駆動ユニット２０に位置する第１出力端Ｏｕｔ１、第２出力端Ｏｕｔ２、第３出力端Ｏｕｔ３及び第４出力端Ｏｕｔ４は、それぞれパワー開閉素子ＭＯＳ１１〜ＭＯＳ１４のゲートに電気接続し、下方の駆動ユニット２０に位置する第１出力端Ｏｕｔ１、第２出力端Ｏｕｔ２、第３出力端Ｏｕｔ３及び第４出力端Ｏｕｔ４は、それぞれパワー開閉素子ＭＯＳ２１〜ＭＯＳ２４のゲートに電気接続する。
【００１９】
信号処理ユニット１の電流検出端Ｉ＿ＳＥＮＳＥは、変圧器Ｔの二次巻線に電気接続し、二次巻線の出力電流を検出する。信号処理ユニット１は、検出した出力電流に基づき、オフ状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量を決定し、第１制御信号出力端ＭＯＳ２＿ＥＮ、第２制御信号出力端ＭＯＳ３＿ＥＮ及び第３制御信号出力端ＭＯＳ４＿ＥＮから対応する制御信号を駆動ユニット２０の第１制御信号入力端Ｃｎｔｌ２、第２制御信号入力端Ｃｎｔｌ３及び第３制御信号入力端Ｃｎｔｌ４に送出し、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の操作状態を制御する。
【００２０】
パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の操作状態は、オフ状態及びフォロー状態を含み、オフ状態において、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のゲートがオフ信号（ここでは連続低レベル信号である）の入力を受ける時、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のソース及びドレイン間は、導通せず、オフ状態になる。フォロー状態では、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４は、駆動ユニット２０が送出する駆動信号に従ってスイッチ動作を行い、そのときの駆動信号は、交互配列される低レベル信号及び高レベル信号から形成される。
【００２１】
変圧器Ｔの二次巻線の出力電流が第１設定値Ｉ１（図３参照）より小さい時、同期整流器制御回路は、ＳＲ１，ＳＲのうちの１つのパワー開閉素子、例えば、パワー開閉素子ＭＯＳ１１及びＭＯＳ２１をフォロー状態に操作し、その他のパワー開閉素子ＭＯＳ１２、ＭＯＳ１３、ＭＯＳ１４、ＭＯＳ２２、ＭＯＳ２３、ＭＯＳ２４は、オフ状態に操作する。言い換えれば、パワー開閉素子ＭＯＳ１１及びＭＯＳ２１のみがオフ状態に操作しない。
【００２２】
変圧器Ｔの二次巻線の出力電流が第２設定値Ｉ２（図３参照）より大きい時、同期整流器制御回路は、全てのパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４を何れもフォロー状態に操作し、且つパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４は、何れも駆動ユニット２０が出力する駆動信号とスイッチ動作を行う。言い換えれば、全てのパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４は、何れもオフ状態に操作しない。そのときの第２設定値Ｉ２は、例えば、電源変換器が半負荷時の電流値であることができ、且つ第２設定値Ｉ２は、第１設定値Ｉ１より大きい。
【００２３】
変圧器Ｔの二次巻線の出力電流が第１設定値Ｉ１及び第２設定値Ｉ２の間に在り、且つ第１設定値Ｉ１が第２設定値Ｉ２に対して徐々に増加する時、同期整流器制御回路は、フォロー状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量を徐々に増加させる。簡単に言えば、変圧器Ｔの二次巻線の出力電流が小さい時、フォロー状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量が少なくなる（即ち、オフ状態のパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量が多い）。二次巻線の出力電流が大きい時、フォロー状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量が多くなる（即ち、オフ状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量が少ない）。且つ好ましくは、フォロー状態に操作するパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の数量及び出力電流の数値は正比例する。これにより、電源変換器が軽負荷に操作する時のパワー開閉素子のスイッチ損失を有効に低減することができる。
【００２４】
以下の表１に合わせて本考案の同期整流器制御回路の操作状態を説明する。
0003198047.tif 000003
【００２５】
表１は、図２の同期整流器制御回路の詳細な操作データであり、そのうち、Ｌは、低レベル信号出力を表し、Ｈは、高レベル信号出力を表す。「オフ」は、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４がオフ状態に操作されることを表し、即ち、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のソース及びドレイン間が導通しない。「フォロー」は、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４がフォロー状態に操作することを表し、即ち、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４が信号処理ユニット１の第１又は第２駆動信号出力端Ｄｒｖ１、Ｄｒｖ２が出力する駆動信号とスイッチ動作を行う。
【００２６】
簡単に言えば、本考案の同期整流器の制御方法は、まず、変圧器Ｔの二次巻線の出力電流を検出し、出力電流が第１設定値より大きく且つ第２設定値より小さい時、出力電流に基づき、開閉グループＳＲ１、ＳＲ２中のパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の操作状態を制御し、且つ出力電流が徐々に増加する時、開閉グループＳＲ１、ＳＲ２中のパワー開閉素子ＭＯＳ１１〜ＭＯＳ２４がフォロー状態に操作する数量を増加する。
【００２７】
図４ａを参照し、それは、本考案の第１実施例の信号処理ユニットのブロック図である。信号処理ユニット１は、信号処理器１０を含み、信号処理器１０は、電流検出端Ｉ＿ＳＥＮＳＥ、第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮ、第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２を含み、且つそれぞれ信号処理ユニット１の電流検出端Ｉ＿ＳＥＮＳＥ、第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮ、第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２として用いられる。
【００２８】
図４ｂを参照し、それは、本考案の第２実施例の信号処理ユニットのブロック図である。信号処理ユニット１は、信号処理器１０及びパルス幅変調制御器１２を含む。信号処理器１０は、電流検出端Ｉ＿ＳＥＮＳＥ及び第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮを含み、信号処理ユニット１の電流検出端Ｉ＿ＳＥＮＳＥ及び第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮとして用いられる。
【００２９】
パルス幅変調制御器１２は、第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２を含み、信号処理ユニット１の第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２とすることに用いられる。
【００３０】
図４ｃを参照し、それは、本考案の第３実施例の信号処理ユニットのブロック図である。信号処理ユニット１は、信号処理器１０及びスイッチ部材１１を含む。信号処理器１０は、第１電流検出端Ｉ＿ＳＥＮＳＥ、第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮ、イネーブル端Ｅｎａｂｌｅ、スイッチ制御端ＳＷ及び複数の操作モード信号出力端ＳＲ１＿ＭＯＤＥ１〜ＳＲ２＿ＭＯＤＥ２を含み、電流検出端Ｉ＿ＳＥＮＳＥ及び第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮは、信号処理ユニット１の電流検出端Ｉ＿ＳＥＮＳＥ及び第１〜第３制御信号出力端ＭＯＳ２＿ＥＮ〜ＭＯＳ４＿ＥＮとして用いられる。
【００３１】
スイッチ部材１１は、第１駆動信号出力端Ｄｒｖ１、第２駆動信号出力端Ｄｒｖ２、イネーブル端Ｅｎａｂｌｅ、スイッチ制御端ＳＷ及び複数の駆動選択端Ｄｒｖ１＿Ｓｅｌｅｃｔ＿１〜Ｄｒｖ２＿Ｓｅｌｅｃｔ＿２を含み、第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２は、信号処理ユニット１の第１駆動信号出力端Ｄｒｖ１及び第２駆動信号出力端Ｄｒｖ２として用いられる。
【００３２】
信号処理器１０のイネーブル端Ｅｎａｂｌｅ及びスイッチ制御端ＳＷは、それぞれスイッチ部材１１のイネーブル端Ｅｎａｂｌｅ及びスイッチ制御端ＳＷに電気接続し、スイッチ部材１１の作動状態を制御することに用いられる。信号処理器１０の操作モード信号出力端ＳＲ１＿ＭＯＤＥ１〜ＳＲ２＿ＭＯＤＥ２は、それぞれスイッチ部材１１の駆動選択端Ｄｒｖ１＿Ｓｅｌｅｃｔ＿１〜Ｄｒｖ２＿Ｓｅｌｅｃｔ＿２に電気接続し、スイッチ部材１１は、操作モード信号出力端ＳＲ１＿ＭＯＤＥ１〜ＳＲ２＿ＭＯＤＥ２が出力する信号に基づき、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４の操作状態を決定する。
【００３３】
以下に表２を合わせて第３実施例の信号処理ユニットを含む同期整流器制御回路の操作状態を説明する。
0003198047.tif 000004
【００３４】
表２は、図４ｃに示す信号処理ユニットの同期整流器制御回路の詳細な操作データであり、そのうち、Ｘは、任意の信号出力を表し、Ｌは、低レベル信号出力を表し、Ｈは、高レベル信号出力を表す。「オフ」は、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４がオフ状態に操作されることを表し、即ち、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４のソース及びドレイン間が導通しない。「フォロー」は、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４がフォロー状態に操作することを表し、即ち、パワー開閉素子ＭＯＳ１１〜ＭＯＳ２４が信号処理ユニット１の第１又は第２駆動信号出力端Ｄｒｖ１、Ｄｒｖ２が出力する駆動信号とスイッチ動作を行う。
【００３５】
図５ａを参照し、それは、本考案の第１実施例の駆動ユニットの回路ブロック図である。駆動ユニット２０は、主駆動器３０及び副駆動器３２からなる。主駆動器３０及び副駆動器３２は、それぞれ第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２、第１制御端Ｃｎｔｌ＿１、第２制御端Ｃｎｔｌ＿２、第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１及び第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２を含む。
【００３６】
主駆動器３０の第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２及び副駆動器３２の第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２は、互いに接続され、駆動ユニット２０の駆動信号ん入力端ＤｒｖＩとして用いられる。
【００３７】
主駆動器３０の第２制御端Ｃｎｔｌ＿２は、駆動ユニット２０の第１制御信号入力端Ｃｎｔｌ２として用いられ、副駆動器３２の第１制御端Ｃｎｔｌ＿１は、駆動ユニット２０の第２制御信号入力端Ｃｎｔｌ３として用いられ、副駆動器３２の第２制御端Ｃｎｔｌ＿２は、駆動ユニット２０の第３制御信号入力端ｃｎｔｌ４として用いられ、主駆動器３０第１制御端Ｃｎｔｌ＿１は、イネーブル信号に電気接続され、イネーブルにされた状態を随時保持する。
【００３８】
主駆動器３０の第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１及び第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２は、それぞれ駆動ユニット２０の第１出力端Ｏｕｔ１及び第２出力端Ｏｕｔ２として用いられ、副駆動器３２の第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１及び第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２は、駆動ユニット２０の第３出力端Ｏｕｔ３及び第４出力端Ｏｕｔ４として用いられる。
【００３９】
図５ｂを参照し、それは、本考案の第２実施例の駆動ユニットの回路ブロック図である。駆動ユニット２０は、主駆動器３０及び副駆動器３２からなることができる。主駆動器３０及び副駆動器３２は、それぞれ第１駆動入力端Ｄｒｖ＿Ｏｕｔ＿１及び第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１を含む。
【００４０】
副駆動器３２は、更に、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２、第３駆動入力端Ｄｒｖ＿Ｉｎ３、第４駆動入力端Ｄｒｖ＿Ｉｎ＿４、第１制御端Ｃｎｔｌ＿１、第２制御端Ｃｎｔｌ＿２、第３制御端Ｃｎｔｌ＿Ｉｎ＿３、第４制御端Ｃｎｔｌ＿４、第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２、第３駆動出力端Ｄｒｖ＿Ｏｕｔ＿３及び第４駆動出力端Ｄｒｖ＿Ｏｕｔ＿４を含む。
【００４１】
主駆動器３０の第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、及び副駆動器３２の第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２、第３駆動入力端Ｄｒｖ＿Ｉｎ＿３は、互いに接続され、駆動ユニット２０の駆動入力端Ｄｒｖ１に用いられる。
【００４２】
副駆動器３２の第１制御端Ｃｎｔｌ＿１、第２制御端Ｃｎｔｌ＿２及び第３制御端Ｃｎｔｌ＿３は、それぞれ駆動ユニット３０の第１制御信号入力端Ｃｎｔｌ２、第２制御端Ｃｎｔｌ３及び第３制御端Ｃｎｔｌ４として用いられる。
【００４３】
主駆動器３０の第１駆動出力端Ｄｒｖ＿Ｏｕｔ１は、駆動ユニット２０の第１出力端Ｏｕｔ１として用いられ、副駆動器３２の第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１、第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２及び第３駆動出力端Ｄｒｖ＿Ｏｕｔ＿３は、それぞれ駆動ユニット２０の第２出力端Ｏｕｔ２、第３出力端Ｏｕｔ３及び第４出力端Ｏｕ４として用いられる。
【００４４】
図５ｃを参照し、それは、本考案の第３実施例の駆動ユニットの回路ブロック図である。駆動ユニット２０は、主駆動器３０及び開閉回路４０からなることができる。主駆動器３０は、第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２、第３駆動入力端Ｄｒｖ＿Ｉｎ＿３、第４駆動入力端Ｄｒｖ＿Ｉｎ＿４、第１駆動出力端Ｄｒｖ＿Ｏｕｔ＿１、第２駆動出力端Ｄｒｖ＿Ｏｕｔ＿２、第３駆動出力端Ｄｒｖ＿Ｏｕｔ＿３及び第４駆動出力端Ｄｒｖ＿Ｏｕｔ＿４を含む。
【００４５】
第１駆動入力端Ｄｒｖ＿Ｉｎ＿１、第２駆動入力端Ｄｒｖ＿Ｉｎ＿２、第３駆動入力端Ｄｒｖ＿Ｉｎ＿３、第４駆動入力端Ｄｒｖ＿Ｉｎ＿４は互いに接続され、駆動ユニット２０の駆動信号入力端ＤｒｖＩとして用いられる。
【００４６】
開閉回路４０は、第１開閉入力端Ｓｗ＿Ｉｎ＿１、第２開閉入力端Ｓｗ＿Ｉｎ＿２、第３開閉入力端Ｓｗ＿Ｉｎ＿３、第４開閉入力端Ｓｗ＿Ｉｎ＿４、第１開閉イネーブル端Ｓｗ＿１＿Ｅｎ、第２開閉イネーブル端Ｓｗ＿２＿Ｅｎ、第３開閉イネーブル端Ｓｗ＿３＿Ｅｎ、第４開閉イネーブル端Ｓｗ＿４＿Ｅｎ、第１開閉出力端Ｓｗ＿Ｏｕｔ＿１、第２開閉出力端Ｓｗ＿Ｏｕｔ＿２、第３開閉出力端Ｓｗ＿Ｏｕｔ＿３及び第４開閉出力端Ｓｗ＿Ｏｕｔ＿４を含む。
【００４７】
第１開閉入力端Ｓｗ＿Ｉｎ＿１、第２開閉入力端Ｓｗ＿Ｉｎ＿２、第３開閉入力端Ｓｗ＿Ｉｎ＿３及び第４開閉入力端Ｓｗ＿Ｉｎ＿４は、それぞれ第１開閉出力端Ｄｒｖ＿Ｏｕｔ＿１、第２開閉出力端Ｄｒｖ＿Ｏｕｔ＿２、第３開閉出力端Ｄｒｖ＿Ｏｕｔ＿３、第４開閉出力端Ｄｒｖ＿Ｏｕｔ＿４に電気接続される。
【００４８】
第１開閉イネーブル端Ｓｗ＿１＿ＥＮは、イネーブル信号に電気接続し、イネーブルにされた状態を随時保持する。第２開閉イネーブル端Ｓｗ＿２＿Ｅｎ、第３開閉イネーブル端Ｓｗ＿３＿Ｅｎ及び第４開閉イネーブル端Ｓｗ＿４＿Ｅｎは、それぞれ駆動ユニット２０の第１制御信号入力端Ｃｎｔｌ２、第２制御信号入力端Ｃｎｔｌ３及び第３制御信号入力端Ｃｎｔｌ４として用いられる。
【００４９】
第１開閉出力端Ｓｗ＿Ｏｕｔ＿１、第２開閉出力端Ｓｗ＿Ｏｕｔ＿２、第３開閉出力端Ｓｗ＿Ｏｕｔ＿３及び第４開閉出力端Ｓｗ＿Ｏｕｔ＿４は、駆動ユニット２０の第１出力端Ｏｕｔ１、第２出力端Ｏｕｔ２、第３出力端Ｏｕｔ３及び第４出力端Ｏｕｔ４として用いられる。
【００５０】
図５ａ〜図５ｃが示す駆動ユニット２０は、図４ａ〜図４ｃが示す任意の１つの信号処理ユニット１を本考案の同期整流器制御回路を組み合わせることができ、その回路接続方式は、前文と同一であり、ここでは、記載しない。且つ任意の１種の組み合わせの同期整流器制御回路は、何れも制御開閉グループ中の各パワー開閉素子の作動状態（前文に記載するオフ状態及びフォロー状態）を制御することができ、同期整流器の軽負荷時のスイッチ損失を有効に低減することができる。
【００５１】
なお、本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない均等の範囲内で各種の変更や修飾を加えることができることは勿論である。
【符号の説明】
【００５２】
１  信号処理ユニット
１０  信号処理器
１１  スイッチ部材
１２  パルス幅変調制御器
２０  駆動ユニット
３０  主駆動器
３２  副駆動器
４０  開閉回路
４  同期整流器制御回路
Ｃｎｔｌ２  第１制御信号入力端
Ｃｎｔｌ３  第２制御信号入力端
Ｃｎｔｌ４  第３制御信号入力端
Ｃｎｔｌ＿１  第１制御端
Ｃｎｔｌ＿２  第２制御端
Ｃｎｔｌ＿３  第３制御端
Ｃｎｔｌ＿４  第４制御端
Ｄｒｖ＿Ｉｎ＿１  第１駆動入力端
Ｄｒｖ＿Ｉｎ＿２  第２駆動入力端
Ｄｒｖ＿Ｉｎ＿３  第３駆動入力端
Ｄｒｖ＿Ｉｎ＿４  第４駆動入力端
Ｄｒｖ＿Ｏｕｔ＿１  第１駆動出力端
Ｄｒｖ＿Ｏｕｔ＿２  第２駆動出力端
Ｄｒｖ＿Ｏｕｔ＿３  第３駆動出力端
Ｄｒｖ＿Ｏｕｔ＿４  第４駆動出力端
Ｄｒｖ１  第１駆動信号出力端
Ｄｒｖ２  第２駆動信号出力端
ＤｒｖＩ  駆動信号入力端
Ｄｒｖ１＿Ｓｅｌｅｃｔ＿１〜Ｄｒｖ２＿Ｓｅｌｅｃｔ＿２  駆動選択端
Ｅｎａｂｌｅ  イネーブル端
１１  第１設定値
１２  第２設定値
Ｉ＿ＳＥＮＳＥ  電流検出端
ＭＯＳ１１〜ＭＯＳ２４  パワースイッチ
ＭＯＳ２＿ＥＮ  第１制御出力端
ＭＯＳ３＿ＥＮ  第２制御出力端
ＭＯＳ４＿ＥＮ  第３制御出力端
Ｏｕｔ１  第１出力端
Ｏｕｔ２  第２出力端
Ｏｕｔ３  第３出力端
Ｏｕｔ４  第４出力端
ＳＲ１、ＳＲ２  開閉グループ
ＳＲ１＿ＭＯＤＥ１〜ＳＲ２＿ＭＯＤＥ２  操作モード信号出力端
ＳＷ  スイッチ制御端
Ｓｗ＿１＿Ｅｎ  第１開閉イネーブル端
Ｓｗ＿２＿Ｅｎ  第２開閉イネーブル端
Ｓｗ＿３＿Ｅｎ  第３開閉イネーブル端
Ｓｗ＿４＿Ｅｎ  第４開閉イネーブル端
Ｓｗ＿Ｉｎ＿１  第１開閉入力端
Ｓｗ＿Ｉｎ＿２  第２開閉入力端
Ｓｗ＿Ｉｎ＿３  第３開閉入力端
Ｓｗ＿Ｉｎ＿４  第４開閉入力端
Ｓｗ＿Ｏｕｔ＿１  第１開閉出力端
Ｓｗ＿Ｏｕｔ＿２  第２開閉出力端
Ｓｗ＿Ｏｕｔ＿３  第３開閉出力端
Ｓｗ＿Ｏｕｔ＿４  第４開閉出力端
Ｔ  変圧器
【図１】
0003198047.tif 000005
【図２】
0003198047.tif 000006
【図３】
0003198047.tif 000007
【図４ａ】
0003198047.tif 000008
【図４ｂ】
0003198047.tif 000009
【図４ｃ】
0003198047.tif 000010
【図５ａ】
0003198047.tif 000011
【図５ｂ】
0003198047.tif 000012
【図５ｃ】
0003198047.tif 000013