(57)【要約】【課題】テスト用電極を多層基板の内層に有すると共に小型化が可能な電子回路モジュール、及び不良解析を行なうための事前作業が容易になる電子回路モジュールの試験方法を提供する。【解決手段】多層基板１０と、多層基板１０の最上層１０ａに実装された複数の電子部品３１と、を備えた電子回路モジュール１００であって、多層基板１０の最下層１０ｂには、通常動作に必要な複数のランド電極１１が設けられていると共に、多層基板１０の内層１０ｃには、電子部品３１に接続されたテスト用電極１３が設けられており、テスト用電極１３とランド電極１１とが接続されておらず、テスト用電極１３が、平面視でランド電極１１と重なる位置に設けられている。【選択図】図４
2017149966.tif 000002
【特許請求の範囲】
【請求項１】
多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、
前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられており、
前記テスト用電極と前記ランド電極とが接続されておらず、
前記テスト用電極が、平面視で前記ランド電極と重なる位置に設けられている、
ことを特徴とする電子回路モジュール。
【請求項２】
前記テスト用電極は、導電性材料からなる非貫通ビアホールによって形成されている、ことを特徴とする請求項１に記載の電子回路モジュール。
【請求項３】
前記テスト用電極のうちの少なくとも１つのテスト用電極は、その下端面が前記多層基板の最下層より１層上の層に設けられた第１テスト用電極となり、
前記多層基板の最下層には配線パターンが設けられていない、
ことを特徴とする請求項２に記載の電子回路モジュール。
【請求項４】
前記テスト用電極のうちの少なくとも１つのテスト用電極は、前記多層基板の側端部の近傍に設けられた第２テスト用電極となり、
前記多層基板の側端部のうちの少なくとも前記第２テスト用電極の近傍となる位置には配線パターンが設けられていない、
ことを特徴とする請求項２に記載の電子回路モジュール。
【請求項５】
前記非貫通ビアホールは、前記多層基板の最上層に対して垂直方向に一直線状に形成されるスタックト・ビアホールである、
ことを特徴とする請求項２乃至請求項４の何れかに記載の電子回路モジュール。
【請求項６】
前記多層基板の最上層には、前記電子部品用の部品パッドが設けられており、前記非貫通ビアホールの最上層の接続ランドが前記部品パッドと共通化されている、
ことを特徴とする請求項２乃至請求項５の何れかに記載の電子回路モジュール。
【請求項７】
前記電子部品が樹脂封止されている、
ことを特徴とする請求項１乃至請求項６の何れかに記載の電子回路モジュール。
【請求項８】
多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、
前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられた電子回路モジュールの試験方法であって、
前記テスト用電極を、平面視で前記ランド電極と重なる位置に設け、
前記テスト用電極のうちの少なくとも１つのテスト用電極を、その下端面が前記多層基板の最下層より１層上の層に設けられた第１テスト用電極とし、
前記第１テスト用電極と前記ランド電極とを接続せず、
前記多層基板の最下層には配線パターンを設けず、
解析時に前記多層基板の最下層を削って前記第１テスト用電極を露出させる、
ことを特徴とする電子回路モジュールの試験方法。
【請求項９】
多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、
前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられた電子回路モジュールの試験方法であって、
前記テスト用電極を、平面視で前記ランド電極と重なる位置に設け、
前記テスト用電極のうちの少なくとも１つのテスト用電極を、前記多層基板の側端部の近傍に設けられた第２テスト用電極とし、
前記第２テスト用電極と前記ランド電極とを接続せず、
前記多層基板の側端部のうちの少なくとも前記第２テスト用電極の近傍となる位置には配線パターンを設けず、
解析時に前記多層基板の側端部を削って前記第２テスト用電極を露出させる、
ことを特徴とする電子回路モジュールの試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路モジュールに関し、特に、テスト用電極が設けられた電子回路モジュール及び当該電子回路モジュールの試験方法に関する。
【背景技術】
【０００２】
近年、テスト用電極が設けられた電子回路モジュールが開発されている。テスト用電極は、不良解析時に不良の原因となる電子部品の特定を行なうために設けられるものである。例えば、電子部品が封止樹脂で覆われている場合、当該電子部品に直接テスト用プローブを接触させることができないため、電子部品の搭載されている多層基板の最下層に、ビアホールを介して電子部品に接続された複数のテスト用電極を設け、そのテスト用電極にテスト用プローブを接触させて、導通等のチェックを行う。【０００３】
しかし、電子回路モジュールを動作させるために必要な複数のランド電極以外に、複数のテスト用電極を多層基板の最下層に設けなければならないため、多層基板の面積を大きくせざるを得ず、電子回路モジュールの大型化に繋がってしまっていた。そこで、テスト用電極を多層基板の最下層に設けないで済むようにした電子回路モジュールが開発されている。このような電子回路モジュールである多層プリント配線板９００が特許文献１に開示されている。以下、多層プリント配線板９００について図１２を用いて説明する。【０００４】
多層プリント配線板９００は、電子部品搭載前における各層の電子回路間の導通チェック又は、電子部品搭載後における各層の回路間の入出力機能試験をするために、基板９０１の片面又は両面の所要の部分の銅箔９０４をエッチング除去すると共にその部分に露出した絶縁層９０２をアルカリ性水溶液にて溶解除去して内層回路のランド９０６、９０８、及び９０９を露出させる。そして、各ランド９０６、９０８、及び９０９を各層の電子回路間の導通チェック用又は機能試験用のチェックランド９１６、９１７、及び９１８とした。【０００５】
このような構成によって、内層回路のランドを利用して各層の電子回路間の導通チェック用又は機能試験用のチェックランドを設けることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０７−００７２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、多層プリント配線板９００では、チェックランド９１６、９１７、及び９１８を露出させるための領域が基板９０１の最上層及び最下層に必要とされる。また、配線パターン等の電子回路の一部が最上層及び最下層にあると、その領域を避けてチェックランド９１６、９１７、及び９１８を露出させるようにする必要がある。そのため、基板９０１の面積を従来の面積より大きくする必要があった。その結果、電子回路モジュールを小型化することができないという問題があった。【０００８】
本発明はこのような従来技術の実情に鑑みてなされたもので、テスト用電極を多層基板の内層に有すると共に小型化が可能な電子回路モジュール、及び不良解析を行なうための事前作業が容易になる電子回路モジュールの試験方法を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の電子回路モジュールは、多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられており、前記テスト用電極と前記ランド電極とが接続されておらず、前記テスト用電極が、平面視で前記ランド電極と重なる位置に設けられている、という特徴を有する。【００１０】
このように構成された電子回路モジュールは、不良解析のためのテスト用電極を、多層基板の内層における平面視でランド電極と重なる位置に設けたので、多層基板の最下層にテスト用電極を露出させるための領域を必要としない。そのため、多層基板の最下層の面積を大きくする必要がなく、電子回路モジュール自身を小型化することが可能となる。【００１１】
また、上記の構成において、前記テスト用電極は、導電性材料からなる非貫通ビアホールによって形成されている、という特徴を有する。【００１２】
このように構成された電子回路モジュールは、テスト用電極が非貫通ビアホールによって形成されているため、テスト用電極が多層基板の厚さ方向及び横方向に厚みを有する。そのため、多層基板の絶縁層を削る際の削る深さの精度が悪くても、テスト用電極を容易に露出させることができる。【００１３】
また、上記の構成において、前記テスト用電極のうちの少なくとも１つのテスト用電極は、その下端面が前記多層基板の最下層より１層上の層に設けられた第１テスト用電極となり、前記多層基板の最下層には配線パターンが設けられていない、という特徴を有する。【００１４】
このように構成された電子回路モジュールは、第１テスト用電極の下端面が多層基板の最下層より１層上の層に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の最下層の絶縁層を削るだけで良い。また、多層基板の最下層に配線パターンが設けられていないので、配線パターンを切断してしまうことがない。【００１５】
また、上記の構成において、前記テスト用電極のうちの少なくとも１つのテスト用電極は、前記多層基板の側端部の近傍に設けられた第２テスト用電極となり、前記多層基板の側端部のうちの少なくとも前記第２テスト用電極の近傍となる位置には配線パターンが設けられていない、という特徴を有する。【００１６】
このように構成された電子回路モジュールは、第２テスト用電極が多層基板の側端部の近傍に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の側端部を削るだけで良い。また、多層基板の側端部のうちの少なくとも第２テスト用電極の近傍となる位置には配線パターンが設けられていないので、配線パターンを切断してしまうことがない。【００１７】
また、上記の構成において、前記非貫通ビアホールは、前記多層基板の最上層に対して垂直方向に一直線状に形成されるスタックト・ビアホールである、という特徴を有する。【００１８】
このように構成された電子回路モジュールは、テスト用電極を形成する非貫通ビアホールの長さを必要最小限にできるので、電子回路モジュール自身の性能への影響を出にくくすることができる。【００１９】
また、上記の構成において、前記多層基板の最上層には、前記電子部品用の部品パッドが設けられており、前記非貫通ビアホールの最上層の接続ランドが前記部品パッドと共通化されている、という特徴を有する。【００２０】
このように構成された電子回路モジュールは、非貫通ビアホールの最上層の接続ランドと部品パッドとが共通化されたパッド・オン・ビアを用いることにより、配線のスペース効率を良くすることができる。【００２１】
また、上記の構成において、前記電子部品が樹脂封止されている、という特徴を有する。【００２２】
このように構成された電子回路モジュールは、電子部品が封止樹脂によって樹脂封止されていても、テスト用電極を露出させるために封止樹脂を削る必要が無い。【００２３】
上記課題を解決するために本発明の電子回路モジュールの第１の試験方法は、多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられた電子回路モジュールの試験方法であって、前記テスト用電極を、平面視で前記ランド電極と重なる位置に設け、前記テスト用電極のうちの少なくとも１つのテスト用電極を、その下端面が前記多層基板の最下層より１層上の層に設けられた第１テスト用電極とし、前記第１テスト用電極と前記ランド電極とを接続せず、前記多層基板の最下層には配線パターンを設けず、解析時に前記多層基板の最下層を削って前記第１テスト用電極を露出させる、という特徴を有する。【００２４】
このように構成された電子回路モジュールの第１の試験方法は、第１テスト用電極の下端面が多層基板の最下層より１層上の層に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の最下層の絶縁層を削るだけで良い。また、多層基板の最下層に配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。【００２５】
上記課題を解決するために本発明の電子回路モジュールの第２の試験方法は、多層基板と、前記多層基板の最上層に実装された複数の電子部品と、を備え、前記多層基板の最下層には、通常動作に必要な複数のランド電極が設けられていると共に、前記多層基板の内層には、前記電子部品に接続されたテスト用電極が設けられた電子回路モジュールの試験方法であって、前記テスト用電極を、平面視で前記ランド電極と重なる位置に設け、前記テスト用電極のうちの少なくとも１つのテスト用電極を、前記多層基板の側端部の近傍に設けられた第２テスト用電極とし、前記第２テスト用電極と前記ランド電極とを接続せず、前記多層基板の側端部のうちの少なくとも前記第２テスト用電極の近傍となる位置には配線パターンを設けず、解析時に前記多層基板の側端部を削って前記第２テスト用電極を露出させる、という特徴を有する。【００２６】
このように構成された電子回路モジュールの第２の試験方法は、第２テスト用電極が多層基板の側端部の近傍に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の側端部を削るだけで良い。また、多層基板の側端部のうちの少なくとも第２テスト用電極の近傍となる位置には配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。
【発明の効果】
【００２７】
本発明の電子回路モジュールは、不良解析のためのテスト用電極を、多層基板の内層における平面視でランド電極と重なる位置に設けたので、多層基板の最下層にテスト用電極を露出させるための領域を必要としない。そのため、多層基板の最下層の面積を大きくする必要がなく、電子回路モジュール自身を小型化することが可能となる。また、本発明の電子回路モジュールの第１の試験方法は、第１テスト用電極の下端面が多層基板の最下層より１層上の層に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の最下層の絶縁層を削るだけで良い。また、多層基板の最下層に配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。更に、本発明の電子回路モジュールの第２の試験方法は、第２テスト用電極が多層基板の側端部の近傍に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の側端部を削るだけで良い。また、多層基板の側端部のうちの少なくとも第２テスト用電極の近傍となる位置には配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の電子回路モジュールの外観を示す斜視図である。
【図２】電子回路モジュールを上方から見た平面図である。
【図３】電子回路モジュールを下方から見た平面図である。
【図４】電子回路モジュールの断面図である。
【図５】電子回路モジュールの部分拡大模式図である。
【図６】電子回路モジュールの第１の試験方法を示す断面図である。
【図７】電子回路モジュールの第２の試験方法を示す断面図である。
【図８】上記第２の試験方法の第１変形例を示す断面図である。
【図９】上記第２の試験方法の第１変形例を示す部分拡大模式図である。
【図１０】上記第２の試験方法の第２変形例を示す部分拡大模式図である。
【図１１】上記第２の試験方法の第３変形例を示す部分拡大模式図である。
【図１２】従来例に関わる多層プリント配線板の断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の電子回路モジュール及び電子回路モジュールの試験方法について図面を参照しながら説明する。本発明の電子回路モジュールは、例えば、無線ＬＡＮ（Local Area Network）やブルートゥース(登録商標)等に使用される、高周波回路を有する小型の電子回路モジュールであり、スマートフォン等の電子機器に搭載されて用いられる。本発明の電子回路モジュールの用途については、以下説明する実施形態に限定されるものではなく適宜変更が可能である。尚、各図面に対する説明の中で、右側、左側、上側、下側と記載している場合、これらは、それぞれ各図面内で＋Ｘ側、−Ｘ側、＋Ｚ側、−Ｚ側を示している。
【００３０】
［実施形態］
最初に、図１乃至図５を参照して、本発明の実施形態に係る電子回路モジュール１００の構造について説明する。図１は、電子回路モジュール１００の外観を示す斜視図であり、図２は、電子回路モジュール１００を上方から見た平面図であり、図３は、電子回路モジュール１００を下方から見た平面図である。また、図４は、図２に示すＡ−Ａ線から見た電子回路モジュール１００の断面図であり、図５は、電子回路モジュール１００の部分拡大模式図である。尚、図５は、電子部品３１が樹脂封止される前の状態を示している。
【００３１】
電子回路モジュール１００は、図１及び図２に示すように、矩形形状をした多層基板１０と、多層基板１０の最上層１０ａに実装された複数の電子部品３１と、を備えている。多層基板１０は、図４に示すように、最上層１０ａ、最下層１０ｂ、及び４層の内層１０ｃを有する６層の多層基板となっている。多層基板１０の最上層１０ａ上及び多層基板１０の内層１０ｃには、配線パターン１７が形成されており、これら配線パターン１７と複数の電子部品３１とによって電子回路３０が形成されている。
【００３２】
複数の電子部品３１は、多層基板１０のほぼ全域を覆う封止樹脂３５によって樹脂封止されている。封止樹脂３５は、エポキシ樹脂を主成分に、シリカ充填材等を加えた熱硬化性成形材料で、多層基板１０上の電子部品３１を熱や湿度などの環境から保護することを目的として用いられる。
【００３３】
多層基板１０の最下層１０ｂには、図３に示すように、通常動作に必要な複数のランド電極１１が設けられている。ランド電極１１は、複数の第１ランド電極１１ａと１つの第２ランド電極１１ｂとで構成されている。複数の第１ランド電極１１ａは、例えば、上述した電子回路３０に電源を供給する電源端子や電子回路３０の入力端子や出力端子等として用いられる。電子回路モジュール１００では、これらの第１ランド電極１１ａは、多層基板１０の最下層１０ｂの面の周辺に沿って設けられている。
【００３４】
第２ランド電極１１ｂは、多層基板１０の最下層１０ｂの中央に、第１ランド電極１１ａよりも大きな面積を有して形成されている。第２ランド電極１１ｂは、電子回路３０のグランド端子として用いられる。尚、第２ランド電極１１ｂは、電子回路モジュール１００では、１つの大きなランドパターンによって形成されているが、小さなランドパターンが複数並べられて形成されていても良い。
【００３５】
多層基板１０の最下層１０ｂに設けられた複数のランド電極１１は電子回路モジュール１００が搭載されるスマートフォン等の電子機器に半田等によって取り付けられ、電子回路３０が、電子機器内の回路に電気的に接続される。
【００３６】
電子回路モジュール１００は、不良解析時に不良の原因となる電子部品３１の特定を行なうためのテスト用電極１３を有している。電子回路モジュール１００の場合、電子部品３１が封止樹脂３５で覆われているため、当該電子部品３１の有する端子に直接テスト用プローブを接触させることができない。そのため、テスト用電極１３を電子部品３１の搭載されている多層基板１０の側に設ける必要がある。電子回路モジュール１００では、図４に示すように、テスト用電極１３を多層基板１０の内層１０ｃに設けた。尚、電子回路モジュール１００では、テスト用電極１３を複数有している。また、不良解析のためにランド電極１１自体を検査するためのテスト用の電極を設ける必要がないため、テスト用電極１３とランド電極１１とは接続されていない。
【００３７】
テスト用電極１３は、不良解析の対象となる電子部品３１に、又は複数の電子部品３１を結んでいる配線パターン１７の途中の個所に接続されている。テスト用電極１３は、図４に示すように、導電性材料からなる非貫通ビアホール２０によって形成されている。また、多層基板１０の最上層１０ａに形成される非貫通ビアホール２０の接続ランド２０ａは電子部品３１に接続されている。
【００３８】
非貫通ビアホール２０は、多層基板１０において最上層１０ａから最下層１０ｂまで繋がっているビアホールではなく、最上層１０ａ又は最下層１０ｂから内層１０ｃまでに形成されたビアホールである。電子回路モジュール１００では、最上層１０ａから内層１０ｃまでに形成された非貫通ビアホール２０である。
【００３９】
複数のテスト用電極１３のうちの少なくとも１つのテスト用電極１３は、第１テスト用電極１３ａとなっており、この第１テスト用電極１３ａは、その下端面１４が多層基板１０の最下層１０ｂより１層上の層に設けられている。従って、多層基板１０の最下層１０ｂとその上の層の間の絶縁層１０ｄには、テスト用電極１３が存在しない。また、多層基板１０の最下層１０ｂには、配線パターン１７が設けられていない。
【００４０】
また、複数のテスト用電極１３のうちの少なくとも１つのテスト用電極１３は、第２テスト用電極１３ｂとなっており、この第２テスト用電極１３ｂは、多層基板１０の側端部１０ｅの近傍に設けられている。また、多層基板１０の側端部１０ｅのうちの少なくとも第２テスト用電極１３ｂの近傍となる位置には配線パターン１７が設けられていない。尚、電子回路モジュール１００における第２テスト用電極１３ｂは、その下端面１４が多層基板１０の最上層１０ａより１層下の層に設けられている。即ち、第２テスト用電極１３ｂの長さは、絶縁層１０ｄの１層分の長さを有している。
【００４１】
電子回路モジュール１００では、テスト用電極１３を構成する非貫通ビアホール２０は、多層基板１０の最上層１０ａに対して垂直方向（下方向）に一直線状に形成されるスタックト・ビアホール２１である。スタックト・ビアホール２１は、多層基板１０の内層１０ｃにおいて、各層に形成されているビアが、全て平面視で同一の位置にあるビアホールである。
【００４２】
従って、テスト用電極１３（第１テスト用電極１３ａ及び第２テスト用電極１３ｂ）は、最上層１０ａ上の接続ランド２０ａから真下の方向（−Ｚ方向）に延伸して、略円柱形状に形成される。そのため、非貫通ビアホール２０即ちテスト用電極１３を平面視で上方向又は下方向から見ると、図２又は図３に示すように、非貫通ビアホール２０即ちテスト用電極１３が円形状に形成されることになる。スタックト・ビアホール２１を形成させることによって、テスト用電極１３を形成する非貫通ビアホール２０の長さを必要最小限にできるので、電子回路モジュール１００自身の性能への影響を出にくくすることができる。
【００４３】
尚、電子回路モジュール１００では、テスト用電極１３を構成する非貫通ビアホール２０としてスタックト・ビアホール２１を使用したが、非貫通ビアホール２０として上下のビアが平面視で同一位置にないスタッカード・ビアを使用しても良い。また、電子回路モジュール１００では、多層基板１０にスタックト・ビアホール２１を形成する際に、多層基板１０の各層が積層された後にスタックト・ビアホール２１を形成させるのではなく、既にビアホールが形成されている各層を上下に積層させてスタックト・ビアホール２１を形成させる形態としている。
【００４４】
非貫通ビアホール２０の最上層１０ａにおける開口部には樹脂が埋められ、この樹脂に金属メッキが施されて、図５に示すように、中央に穴を有さない接続ランド２０ａが多層基板１０の最上層１０ａ上に形成される。また、最上層１０ａには、電子部品３１用の部品パッド１５が設けられており、電子部品３１が半田等によって部品パッド１５に取り付けられる。
【００４５】
電子回路モジュール１００では、非貫通ビアホール２０の最上層１０ａに設けられている接続ランド２０ａが当該部品パッド１５と共通化されている。即ち、多層基板１０における最上層１０ａに非貫通ビアホール２０のパッド・オン・ビア２３が形成されている。多層基板１０の最上層１０ａにパッド・オン・ビア２３を形成させることにより、最上層１０ａにおける配線のスペース効率を良くすることができる。
【００４６】
また、図４に示すように、複数の電子部品３１同士又は、複数の電子部品３１とランド電極１１とを繋ぐ配線パターン１７は、多層基板１０の最上層１０ａ及び内層１０ｃに設けられているが、前述したように、多層基板１０の最下層１０ｂには形成されていない。従って、多層基板１０の最下層１０ｂには、複数のランド電極１１（第１ランド電極１１ａ及び第２ランド電極１１ｂ）以外何も形成されていない。更に、テスト用電極１３は、平面視でランド電極１１と重なる位置に設けられている。
【００４７】
例えば、図４における右側に配置された電子部品３１の左右に設けられたテスト用電極１３はそれぞれ、平面視で第２ランド電極１１ｂと重なる位置に設けられている。また、図４における左側に配置された電子部品３１の左右に設けられたテスト用電極１３はそれぞれ、平面視で第１ランド電極１１ａ又は第２ランド電極１１ｂと重なる位置に設けられている。
【００４８】
次に、図６を参照して、本発明の電子回路モジュールの第１の試験方法における電子回路モジュール１００の状態、即ち不良解析を行なうための事前作業時における電子回路モジュール１００の状態について説明する。図６は、上記第１の試験方法を示す、電子回路モジュール１００の図２のＡ−Ａ線から見た断面図である。
【００４９】
図６に示すように、テスト用電極１３のうちの少なくとも１つのテスト用電極１３は、第１テスト用電極１３ａとなっている。電子回路モジュールの第１の試験方法は、電子回路モジュール１００を不良解析する場合、例えば、図６における右側の電子部品３１に対して不良解析する場合、電子部品３１に接続された第１テスト用電極１３ａの真下の多層基板１０に研削部１９を形成させる。第１テスト用電極１３ａの真下における研削部１９は掘削穴１９ａであり、掘削穴１９ａは、最下層１０ｂ上に形成されているランド電極１１及び絶縁層１０ｄを掘削することによって形成させることができる。
【００５０】
即ち、電子回路モジュールの第１の試験方法は、解析時に多層基板１０の最下層１０ｂを削って第１テスト用電極１３ａを露出させる試験方法である。尚、掘削穴１９ａを形成させるために、ドリルを使用するようにしても良いし、多層基板１０の最下層１０ｂの下側（−Ｚ側）からレーザ光を当てるようにしても良い。
【００５１】
多層基板１０に掘削穴１９ａを形成させることによって第１テスト用電極１３ａの下端面１４を露出させる。前述したように、第１テスト用電極１３ａの下端面１４は、多層基板１０の最下層１０ｂより１層上の層に設けられているため、下端面１４を露出させるために、最下層１０ｂより上の１層分の絶縁層１０ｄだけを掘削すれば良く、解析を行なうための事前作業が容易になる。
【００５２】
尚、第１テスト用電極１３ａの下端面１４の真下における最下層１０ｂ及び絶縁層１０ｄだけでなく、多層基板１０の最下層１０ｂ全て及び最下層１０ｂより上の１層分の絶縁層１０ｄ全てを掘削することで、テスト用電極１３の下端面１４を露出させるようにしても良い。
【００５３】
また、電子回路モジュール１００では、第１テスト用電極１３ａの下端面１４を多層基板１０の最下層１０ｂより１層上の層に設けたが、それ以外の層に設けても良い。また、前述したように、第１テスト用電極１３ａが多層基板１０の厚さ方向に厚みを有する非貫通ビアホール２０で形成されているため、第１テスト用電極１３ａの下端面１４がどの層に設けられていても、多層基板１０の絶縁層１０ｄを削る際の削る深さの精度に関わらず、第１テスト用電極１３ａを容易に露出させることができる。
【００５４】
また、多層基板１０の最下層１０ｂに配線パターン１７が形成されていないため、多層基板１０に研削部１９（掘削穴１９ａ）を形成させる際に、配線パターン１７を切断してしまうことがない。従って、不良解析時、その結果に影響を与えることがない。
【００５５】
多層基板１０に掘削穴１９ａを形成させた後に、第１テスト用電極１３ａの下端面１４に検査用のプローブを当てることによって、右側にある電子部品３１に対する不良解析のための検査を行なうことができる。他の電子部品３１に形成された第１テスト用電極１３ａについても同様である。このように、多層基板１０の最下層１０ｂに形成させた掘削穴１９ａを介して第１テスト用電極１３ａの下端面１４に検査用のプローブを当てるようにしたため、電子部品３１が封止樹脂３５によって樹脂封止されていても、第１テスト用電極１３ａを露出させるために封止樹脂３５を削る必要がない。
【００５６】
次に、図７を参照して、本発明の電子回路モジュールの第２の試験方法における電子回路モジュール１００の状態、即ち不良解析を行なうための事前作業時における電子回路モジュール１００の状態について説明する。図７は、第２の試験方法を示す、電子回路モジュール１００の図２のＡ−Ａ線から見た断面図である。
【００５７】
図７に示すように、テスト用電極１３のうちの少なくとも１つのテスト用電極１３は、第２テスト用電極１３ｂとなっている。電子回路モジュール１００の、例えば、図７における左側の電子部品３１の左側部分に対して不良解析する場合、電子部品３１の左側に接続されたテスト用電極１３、即ち第２テスト用電極１３ｂの真横（左側）の多層基板１０に研削部１９（掘削穴１９ａ）を形成させる。即ち、電子回路モジュールの第２の試験方法は、解析時に多層基板１０の側端部１０ｅを削って第２テスト用電極１３ｂを露出させる試験方法である。
【００５８】
多層基板１０に掘削穴１９ａを形成させることによって第２テスト用電極１３ｂの左側の面を露出させる。前述したように、第２テスト用電極１３ｂは、多層基板１０の側端部１０ｅの近傍に設けられている。従って、多層基板１０の側端部１０ｅの絶縁層１０ｄだけを掘削すれば良く、解析を行なうための事前作業が容易になる。
【００５９】
また、多層基板１０の側端部１０ｅのうちの少なくとも第２テスト用電極１３ｂの近傍となる位置には配線パターン１７が設けられていないため、多層基板１０に掘削穴１９ａを形成させる際に、配線パターン１７を切断してしまうことがない。従って、不良解析時、その結果に影響を与えることがない。
【００６０】
第２テスト用電極１３ｂまで達する研削部１９（掘削穴１９ａ）を多層基板１０に形成させた後に、第２テスト用電極１３ｂの左側の面に検査用のプローブを当てることによって、図７における左側にある電子部品３１に対する不良解析のための検査を行なうことができる。
【００６１】
次に、図８及び図９を参照して、本発明の電子回路モジュールの第２の試験方法における電子回路モジュール１１０の状態、即ち不良解析を行なうための事前作業時における電子回路モジュール１１０の状態について説明する。図８は、第２の試験方法・第１変形例の電子回路モジュール１１０の図２に示すＡ−Ａ線から見た断面図であり、図９は、第２の試験方法・第１変形例の電子回路モジュール１１０の部分拡大模式図である。尚、図１乃至図３は、電子回路モジュール１００と共通である。
【００６２】
電子回路モジュール１１０と前述した電子回路モジュール１００との相違点は、電子回路モジュール１１０の第２テスト用電極１３ｃの長さが、電子回路モジュール１００の第２テスト用電極１３ｂの長さと異なるだけであり、その他については、電子回路モジュール１００と同様である。従って、電子回路モジュール１００と同様の部分については、その説明を省略する。
【００６３】
図８及び図９に示すように、電子回路モジュール１１０には、図８における左側の電子部品３１に対し、第２テスト用電極１３ｃが形成されている。この第２テスト用電極１３ｃは、多層基板１０の側端部１０ｅの近傍に設けられており、多層基板１０の側端部１０ｅのうちの少なくとも第２テスト用電極１３ｃの近傍となる位置には配線パターン１７が設けられていない。電子回路モジュール１１０における第２テスト用電極１３ｃは、図８に示すように、その下端面１４が多層基板１０の最上層１０ａより３層下の層に設けられている。即ち、第２テスト用電極１３ｃの長さは、絶縁層１０ｄの３層分の長さを有している。尚、第２テスト用電極１３ｃの長さは、３層分の長さに限らず複数層分の長さを有していれば良い。
【００６４】
電子回路モジュール１１０の、図８における左側の電子部品３１の左側部分に対して不良解析する場合、電子回路モジュール１００の場合と同様、図８及び図９に示すように、電子部品３１の左側に接続されたテスト用電極１３即ち第２テスト用電極１３ｃの真横（左側）における多層基板１０の側端部１０ｅに研削部１９（掘削穴１９ａ）を形成させる。
【００６５】
電子回路モジュール１００の場合、第２テスト用電極１３ｂの長さが絶縁層１０ｄの１層分の長さしかなかったため、電子回路モジュール１００の形状が小さいときには、掘削穴１９ａを形成させることが非常に困難であった。しかし、電子回路モジュール１１０では、第２テスト用電極１３ｃの長さが絶縁層１０ｄの複数層分の長さ（図８では３層分の長さ）があるため、電子回路モジュール１１０の形状が小さくても、掘削穴１９ａを形成させることが容易になる。
【００６６】
掘削穴１９ａは、多層基板１０における側端部１０ｅの絶縁層１０ｄにドリル等で形成させることができる。また、掘削穴１９ａを形成させるために、多層基板１０の左側（−Ｘ側）からレーザ光を当てるようにしても良い。
【００６７】
尚、第２テスト用電極１３ｃは、絶縁層１０ｄの複数層分の長さを有しているが、第２テスト用電極１３ｃの長さを適切に設定することにより、オープンスタブやショートスタブ等のスタブ回路を形成させることができる。そのため、当該スタブ回路を利用して、電子回路３０内にインピーダンス整合回路やトラップ回路等のフィルタ回路を構成させることが可能となる。
【００６８】
次に、図１０及び図１１を参照して、本発明の電子回路モジュールの第２の試験方法・第２変形例及び第３変形例の電子回路モジュール１１０の状態、即ち不良解析を行なうための事前作業時における電子回路モジュール１１０の状態について説明する。図１０は、第２の試験方法・第２変形例における電子回路モジュール１１０の部分拡大模式図であり、図１１は、第２の試験方法・第３変形例における電子回路モジュール１１０の部分拡大模式図である。
【００６９】
電子回路モジュールの第２の試験方法・第２変形例及び第３変形例における電子回路モジュール１１０の構造は、電子回路モジュールの第２の試験方法・第１変形例における電子回路モジュール１１０と同一である。従って、電子回路モジュール１１０の構造については、その説明を省略する。
【００７０】
電子回路モジュールの第２の試験方法・第２変形例においては、図１０に示すように、電子回路モジュール１１０の多層基板１０及び封止樹脂３５に亘って研削部１９を形成させる試験方法である。上記第２の試験方法・第２変形例における研削部１９は、部分研削部１９ｂである。
【００７１】
部分研削部１９ｂは、電子部品３１が存在する側の多層基板１０の側端部１０ｅ及び封止樹脂３５の左側の面（−Ｘ側の面）に対して削り進めることによって、例えば平面視半円形に形成される。部分研削部１９ｂを形成することによって、電子部品３１の試験用のための非貫通ビアホール２０、即ち第２テスト用電極１３ｃを露出させることができる。
尚、部分研削部１９ｂは、必ずしも平面視半円形ではなく、平面視矩形状であっても良い。部分研削部１９ｂは、半円形状又は矩形状のヤスリ等で形成させることができる。
【００７２】
電子回路モジュールの第２の試験方法・第２変形例においては、電子回路モジュール１１０の形状が小さい場合であっても、電子回路モジュール１１０の左側（−Ｘ側）における外形の上下に亘って部分研削部１９ｂを形成させているので、第２テスト用電極１３ｃの上下方向における位置に関わらず、電子回路モジュールの第２の試験方法・第１変形例に比べて、より容易に研削部１９を形成させることができる。
【００７３】
電子回路モジュールの第２の試験方法・第３変形例においては、図１１に示すように、電子回路モジュール１１０の、多層基板１０及び封止樹脂３５の左側の面の全面に亘って研削部１９を形成させる試験方法である。上記第２の試験方法・第３変形例における研削部１９は、全面研削部１９ｃである。
【００７４】
全面研削部１９ｃは、多層基板１０の側端部１０ｅ及び封止樹脂３５の左側の面（−Ｘ側の面）の全面に対して削り進めることによって、多層基板１０及び封止樹脂３５の左側の面が削られて形成される。全面研削部１９ｃを形成することによって、電子部品３１の試験用のための非貫通ビアホール２０、即ち第２テスト用電極１３ｃを露出させることができる。部分研削部１９ｃは、平面状のヤスリ等で形成させることができる。
【００７５】
電子回路モジュールの第２の試験方法・第３変形例においては、電子回路モジュール１１０の形状が非常に小さい場合であっても、電子回路モジュール１１０の−Ｘ側における外形面の全面に亘って全面研削部１９ｃを形成させているので、第２テスト用電極１３ｃのＺ方向及びＹ方向における位置に関わらず、電子回路モジュールの第２の試験方法・第１変形例及び第２変形例に比べて、更に容易に研削部１９を形成させることができる。
【００７６】
以下、本実施形態としたことによる効果について説明する。
【００７７】
電子回路モジュール１００は、不良解析のためのテスト用電極１３を、多層基板１０の内層１０ｃにおける平面視でランド電極１１と重なる位置に設けたので、多層基板１０の最下層１０ｂにテスト用電極１３を露出させるための領域を必要としない。そのため、多層基板１０の最下層１０ｂの面積を大きくする必要がなく、電子回路モジュール１００自身を小型化することが可能となる。
【００７８】
また、テスト用電極１３が非貫通ビアホール２０によって形成されているため、テスト用電極１３が多層基板１０の厚さ方向及び横方向に厚みを有する。そのため、多層基板１０の絶縁層１０ｄを削る際の削る深さの精度が悪くても、テスト用電極１３を容易に露出させることができる。
【００７９】
また、第１テスト用電極１３ａの下端面１４が多層基板１０の最下層１０ｂより１層上の層に設けられているので、不良解析のためテスト用電極１３を露出させる際に多層基板１０の最下層１０ｂの絶縁層１０ｄを削るだけで良い。また、多層基板１０の最下層１０ｂに配線パターン１７が設けられていないので、配線パターン１７を切断してしまうことがない。
【００８０】
また、第２テスト用電極１３ｂが多層基板１０の側端部１０ｅの近傍に設けられているので、不良解析のためテスト用電極１３を露出させる際に多層基板１０の側端部１０ｅを削るだけで良い。また、多層基板１０の側端部１０ｅのうちの少なくとも第２テスト用電極１３ｂの近傍となる位置には配線パターン１７が設けられていないので、配線パターン１７を切断してしまうことがない。
【００８１】
また、スタックト・ビアホール２１によって、テスト用電極１３を形成する非貫通ビアホール２０の長さを必要最小限にできるので、電子回路モジュール１００自身の性能への影響を出にくくすることができる。
【００８２】
また、非貫通ビアホール２０の最上層１０ａの接続ランド２０ａと部品パッド１５とが共通化されたパッド・オン・ビア２３を用いることにより、配線のスペース効率を良くすることができる。
【００８３】
また、電子部品３１が封止樹脂３５によって樹脂封止されていても、テスト用電極１３を露出させるために封止樹脂３５を削る必要が無い。
【００８４】
また、電子回路モジュールの第１の試験方法は、第１テスト用電極１３ａの下端面１４が多層基板１０の最下層１０ｂより１層上の層に設けられているので、不良解析のためテスト用電極１３を露出させる際に多層基板１０の最下層１０ｂの絶縁層１０ｄを削るだけで良い。また、多層基板１０の最下層１０ｂに配線パターン１７が設けられていないので、配線パターン１７を切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。
【００８５】
また、電子回路モジュールの第２の試験方法は、第２テスト用電極１３ｂが多層基板１０の側端部１０ｅの近傍に設けられているので、不良解析のためテスト用電極１３を露出させる際に多層基板１０の側端部１０ｅを削るだけで良い。また、多層基板１０の側端部１０ｅのうちの少なくとも第２テスト用電極１３ｂの近傍となる位置には配線パターン１７が設けられていないので、配線パターン１７を切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。
【００８６】
以上説明したように、本発明の電子回路モジュールは、不良解析のためのテスト用電極を、多層基板の内層における平面視でランド電極と重なる位置に設けたので、多層基板の最下層にテスト用電極を露出させるための領域を必要としない。そのため、多層基板の最下層の面積を大きくする必要がなく、電子回路モジュール自身を小型化することが可能となる。また、本発明の電子回路モジュールの第１の試験方法は、第１テスト用電極の下端面が多層基板の最下層より１層上の層に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の最下層の絶縁層を削るだけで良い。また、多層基板の最下層に配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。更に、本発明の電子回路モジュールの第２の試験方法は、第２テスト用電極が多層基板の側端部の近傍に設けられているので、不良解析のためテスト用電極を露出させる際に多層基板の側端部を削るだけで良い。また、多層基板の側端部のうちの少なくとも第２テスト用電極の近傍となる位置には配線パターンが設けられていないので、配線パターンを切断してしまうことがない。そのため、不良解析を行なうための事前作業が容易になる。
【００８７】
本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。
【符号の説明】
【００８８】
１０        多層基板
１０ａ      最上層
１０ｂ      最下層
１０ｃ      内層
１０ｄ      絶縁層
１０ｅ      側端部
１１        ランド電極
１１ａ      第１ランド電極
１１ｂ      第２ランド電極
１３        テスト用電極
１３ａ      第１テスト用電極
１３ｂ      第２テスト用電極
１３ｃ      第２テスト用電極
１４        下端面
１５        部品パッド
１７        配線パターン
１９        研削部
１９ａ      掘削穴
１９ｂ      部分研削部
１９ｃ      全面研削部
２０        非貫通ビアホール
２０ａ      接続ランド
２１        スタックト・ビアホール
２３        パッド・オン・ビア
３０        電子回路
３１        電子部品
３５        封止樹脂
１００      電子回路モジュール
１１０      電子回路モジュール
【図１】
2017149966.tif 000003
【図２】
2017149966.tif 000004
【図３】
2017149966.tif 000005
【図４】
2017149966.tif 000006
【図５】
2017149966.tif 000007
【図６】
2017149966.tif 000008
【図７】
2017149966.tif 000009
【図８】
2017149966.tif 000010
【図９】
2017149966.tif 000011
【図１０】
2017149966.tif 000012
【図１１】
2017149966.tif 000013
【図１２】
2017149966.tif 000014
【国際調査報告】
2017149966.tif 000015
2017149966.tif 000016
2017149966.tif 000017
2017149966.tif 000018