(57)【要約】  双方向チョッパ回路１は、オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１のスイッチ部２１−１および第２のスイッチ部２１−２を有し、第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続側とは反対側の両側端子を一対の第１の外部接続端子とする主電力変換器１１と、第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線から分岐した配線上に設けられる、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器２２−ｊおよび一対の第２の外部接続端子と、第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線から分岐した配線上において、単相フルブリッジ電力変換器２２−ｊに対して直列接続されるインダクタ１３と、を備える。
2017038122.tif 000002
【特許請求の範囲】
【請求項１】
一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路であって、
オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１および第２のスイッチ部を有し、前記第１のスイッチ部と前記第２のスイッチ部との接続側とは反対側の両側端子を前記一対の第１の外部接続端子とする主電力変換器と、
前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した配線上に設けられる、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器と、
前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した配線上において、前記単相フルブリッジ電力変換器に対して直列接続されるインダクタと、
を備え、
前記第１のスイッチ部と前記第２のスイッチ部とを接続する配線から分岐した前記インダクタおよび前記単相フルブリッジ電力変換器が設けられた配線上の、いずれかの位置に前記一対の第２の外部接続端子が設けられることを特徴とする双方向チョッパ回路。
【請求項２】
前記単相フルブリッジ電力変換器の、交流入出力側には、前記インダクタまたは当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器が接続され、直流入出力側には、直流コンデンサが接続される請求項１に記載の双方向チョッパ回路。
【請求項３】
前記インダクタに流れる電流が所定の指令値に追従するよう、前記主電力変換器内の前記第１のスイッチ部および前記第２のスイッチ部の通電率を制御する主電力変換器用制御部と、
前記直流コンデンサの直流電圧を所定の電圧に維持しつつ、前記主電力変換器内の前記第１のスイッチ部と前記第２のスイッチ部との接続点に現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、前記単相フルブリッジ電力変換器の電力変換動作を制御する単相フルブリッジ電力変換器用制御部と、
を備える請求項２に記載の双方向チョッパ回路。
【請求項４】
前記第１のスイッチ部および前記第２のスイッチ部は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる請求項１〜３のいずれか一項に記載の双方向チョッパ回路。
【請求項５】
前記第１の外部接続端子および前記第２の外部接続端子のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される請求項１〜４のいずれか一項に記載の双方向チョッパ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路に関する。
【背景技術】
【０００２】
近年、直流電気鉄道への電池電力貯蔵システムの適用が進んでいる（例えば、非特許文献１および２参照。）。例えば、鉄道車両に搭載した大容量リチウムイオン電池を使用することで、架線からの電力供給がゼロの場合においても、１回の充電で２５［ｋｍ］以上の走行距離を実現している。【０００３】
一般に直流電気鉄道の架線電圧とエネルギー蓄積要素の動作電圧は異なるため、双方向チョッパ回路を用いて電圧変換（電力変換）を行う必要がある。図１１は、一般的な双方向チョッパ回路の回路図である。双方向チョッパ回路１０１は、オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１のスイッチ部（正側バルブデバイス）１２１−１および第２のスイッチ部（負側バルブデバイス）１２１−２と、第１のスイッチ部１２１−１および第２のスイッチ部１２１−２との接続点に接続されるインダクタ１１３とを備える。第１のスイッチ部１２１−１および第２のスイッチ部１２１−２は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。電池電力貯蔵システムを有する直流電気鉄道の場合、高圧側直流電圧Ｖdc1は架線電圧に相当し、低圧側直流電圧Ｖdc2はエネルギー蓄積要素の動作電圧に相当する。例えば架線の標準電圧がＶdc1＝１５００［Ｖ］の場合、Ｖdc2は６００［Ｖ］から７００［Ｖ］程度に設定される。近年、変換器容量が単機で５００［ｋＷ］の大容量双方向チョッパが開発されている。この場合、インダクタ電流ｉLの直流成分は５００［Ａ］以上となる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】田口善晃、福田典子、小笠正道、「架線・バッテリーハイブリッドＬＲＶ（架線レスＬＲＶ）搭載リチウムイオン電池のＳＯＣ推定試験結果」、ＩＥＥＪ産大、３−１７、ｐｐ. ＩＩＩ−１８３−ＩＩＩ−１８６、２００８年
【非特許文献２】李兆峰、保科俊一郎、野木雅之、佐竹信彦、「回生蓄電システム用チョッパ装置の開発」、平成２６年電気学会産業応用部門大会、１−２１、ｐｐ. Ｉ−１２３−Ｉ−１２６、２０１４年
【発明の概要】
【発明が解決しようとする課題】
【０００５】
双方向チョッパ回路において、インダクタの小型化および軽量化は重要な課題であり、直流電気鉄道などの移動体に搭載する場合は特に重要である。インダクタの重量および体積は蓄積エネルギーに比例するので、インダクタのインダクタンスを低減することで小型化および軽量化を実現することができる。しかしながら、インダクタンスの低減はインダクタを流れる電流に含まれるリプル電流の増大を招くため、電力品質低下や変換器の不安定動作を引き起こす恐れがある。【０００６】
例えば図１１において、インダクタ１１３に流れる電流ｉLに含まれるリプル電流の大きさ（変化幅）ＩLrippleは、スイッチング周波数(キャリア周波数)をｆSM、第１のスイッチ部１２１−１の通電率をｄとしたとき、式１のように表すことができる。【０００７】
【数１】
2017038122.tif 000003
【０００８】
式１において、通電率ｄは高圧側直流電圧Ｖdc1と低圧側直流電圧Ｖdc2とによって決定される。したがって、インダクタ１１３のインダクタンスＬを増加することなく、インダクタ１１３に流れる電流ｉLに含まれるリプル電流ＩLrippleを低減するには、スイッチング周波数(キャリア周波数)ｆSMを増加する必要がある。例えば架線電圧が１５００［Ｖ］の場合、３．３［ｋＶ］のＩＧＢＴが一般的に適用されている。このＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のキャリア周波数は、スイッチング損失低減の観点から１［ｋＨｚ］以下に設定される。したがって、キャリア周波数を増加することでリプル電流を低減することは困難である。同一キャリア周波数適用時におけるリプル電流低減手法として、多相多重チョッパを用いる手法、結合インダクタを使用する方法が提案されているが、両手法ともインダクタの劇的な小型化および軽量化は難しい。【０００９】
また、図１１に示すような一般的な電池電力貯蔵システムの場合、第２のスイッチ部１２１−２で短絡故障が生じるとエネルギー蓄積要素がある低圧側直流電圧Ｖdc2側から第２のスイッチ部１２１−２へ短絡電流が流入する恐れがある。このような短絡電流から変換器を保護するため、非特許文献２に記載されているようにインダクタ１１３と直列に直流遮断器を設置し、低圧側直流電圧Ｖdc2側であるエネルギー蓄積要素と双方向チョッパ１０１とを電気的に切り離す対策が考えられる。しかしながら、このような直流遮断器の設置は、電池電力貯蔵システムの高コスト化を招くという問題がある。【００１０】
従って本発明の目的は、上記問題に鑑み、小型化および軽量化されたインダクタを有する低コストの双方向チョッパ回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を実現するために、本発明においては、一対の第１の外部接続端子間における第１の直流電圧と一対の第２の外部接続端子間における第２の直流電圧との間で双方向に電圧変換する双方向チョッパ回路は、オン時の導通方向が揃うように互いに直列接続され、一方がオンのときは他方がオフする第１および第２のスイッチ部を有し、第１のスイッチ部と第２のスイッチ部との接続側とは反対側の両側端子を第１の外部接続端子とする主電力変換器と、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐した配線上に設けられる、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器と、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐した配線上において、単相フルブリッジ電力変換器に対して直列接続されるインダクタと、を備え、第１のスイッチ部と第２のスイッチ部とを接続する配線から分岐したインダクタおよび単相フルブリッジ電力変換器が設けられた配線上の、いずれかの位置に一対の第２の外部接続端子が設けられる。【００１２】
ここで、単相フルブリッジ電力変換器の、交流入出力側には、インダクタまたは当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器が接続され、直流入出力側には、直流コンデンサが接続される。【００１３】
また、双方向チョッパ回路は、インダクタに流れる電流が所定の指令値に追従するよう、主電力変換器内の第１のスイッチ部および第２のスイッチ部の通電率を制御する主電力変換器用制御部と、直流コンデンサの直流電圧を所定の電圧に維持しつつ、主電力変換器内の第１のスイッチ部と第２のスイッチ部との接続点に現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、単相フルブリッジ電力変換器の電力変換動作を制御する単相フルブリッジ電力変換器用制御部と、を備えるようにしてもよい。【００１４】
また、第１のスイッチ部および第２のスイッチ部は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなるようにしてもよい。【００１５】
また、第１の外部接続端子および第２の外部接続端子のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される。
【発明の効果】
【００１６】
本発明によれば、双方向チョッパ回路のインダクタンスを小型化および軽量化することができ、低コストの双方向チョッパ回路を実現することができる。【００１７】
本発明によれば、双方向チョッパ回路内に補助電力変換器を設けることで、インダクタを流れる電流のリプル成分を低減することができる。その結果、双方向チョッパ回路内のインダクタの小型化および軽量化を実現できる。【００１８】
また、従来の双方向チョッパ回路を備える電池電力貯蔵システムでは、電力変換器内のスイッチ部で短絡事故が発生した際に発生し得る短絡電流の流入を防ぐために直流遮断器を設置する対策を取る必要があった（例えば、非特許文献１参照。）。これに対し、本発明によれば、各単相フルブリッジ電力変換器内の全ての半導体スイッチング素子をオフすることで、短絡電流が流入する側（例えばエネルギー蓄積要素がある側）と主電力変換器とを電気的に切り離した状態にすることができるので、直流遮断器を別途設置する必要が無く、したがって、大幅な低コスト化を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例による双方向チョッパ回路を示す回路図である。
【図２】図１に示す双方向チョッパ回路内の単相フルブリッジ電力変換器（ブリッジセル）を示す回路図である。
【図３Ａ】単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その１）である。
【図３Ｂ】単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その２）である。
【図３Ｃ】単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図（その３）である。
【図４】本発明の実施例による双方向チョッパ回路の制御を示す原理ブロック図である。
【図５】通電率と電力比との関係を示す図である。
【図６】本発明の実施例による双方向チョッパ回路における主電力変換器の制御を示すブロック図である。
【図７】本発明の実施例による双方向チョッパ回路における単相フルブリッジ電力変換器の制御を示すブロック図である。
【図８】本発明の実施例による双方向チョッパ回路において、高圧側直流電圧Ｖdc1から低圧側直流電圧Ｖdc2に有効電力を送電した場合のシミュレーション波形を示す図である。
【図９Ａ】本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、本発明の実施例による双方向チョッパ回路のインダクタ電流波形を示す。
【図９Ｂ】本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、従来の双方向チョッパ回路のインダクタ電流波形を示す。
【図１０】本発明の実施例の変形例による交流変換回路を示す回路図である。
【図１１】一般的な双方向チョッパ回路の回路図である。
【発明を実施するための形態】
【００２０】
図１は、本発明の実施例による双方向チョッパ回路を示す回路図であり、図２は、図１に示す双方向チョッパ回路内の単相フルブリッジ電力変換器（ブリッジセル）を示す回路図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
【００２１】
本発明の実施例による双方向チョッパ回路１は、一対の第１の外部接続端子Ｔ１およびＧ１間における第１の直流電圧Ｖdc1と一対の第２の外部接続端子Ｔ２およびＧ２間における第２の直流電圧Ｖdc2との間で双方向に電圧変換する。第１の外部接続端子Ｔ１およびＧ１と第２の外部接続端子Ｔ２およびＧ２のうち、一方に直流電源が接続され、もう一方に負荷もしくは他の直流電源が接続される。
【００２２】
例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に負荷を接続した場合、双方向チョッパ回路１は降圧チョッパとして動作する。この場合、直流電源が出力する電圧が第１の直流電圧Ｖdc1であり、負荷に印加される電圧が第２の直流電圧Ｖdc2である。
【００２３】
また例えば、第１の外部接続端子Ｔ１およびＧ１に負荷を接続し、第２の外部接続端子Ｔ２およびＧ２に直流電源を接続した場合、双方向チョッパ回路１は昇圧チョッパとして動作する。この場合、負荷に印加される電圧が第１の直流電圧Ｖdc1であり、直流電源が出力する電圧が第２の直流電圧Ｖdc2である。
【００２４】
また例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に他の直流電源を接続してもよい。
【００２５】
双方向チョッパ回路１は、主電力変換器１１と、補助電力変換器１２と、インダクタ１３とを備える。
【００２６】
主電力変換器１１は、第１のスイッチ部（正側バルブデバイス）２１−１と第２のスイッチ部（負側バルブデバイス）２１−２とを備える。第１のスイッチ部２１−１および第２のスイッチ部２１−２は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、サイリスタ、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−ＯＦＦ  Ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。第１のスイッチ部２１−１と第２のスイッチ部２１−２とは、半導体スイッチング素子の導通方向が揃うように互いに直列接続される。第１のスイッチ部２１−１および第２のスイッチ部２１−２は、いずれか一方の半導体スイッチング素子をオンし、もう一方の半導体スイッチング素子をオフするよう制御される。ここで、第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続点をＰで表記する。また、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）をｖMで表す。例えば、第１の外部接続端子Ｔ１およびＧ１に直流電源を接続し、第２の外部接続端子Ｔ２およびＧ２に負荷を接続した場合、主電力変換器１１が出力する電圧はｖMとなる。
【００２７】
第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続側とは反対側の両側端子を、第１の外部接続端子Ｔ１およびＧ１とする。
【００２８】
補助電力変換器１２は、第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した配線上に設けられる。補助電力変換器１２は、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器（ブリッジセル）２２−ｊからなる。以下、ｊは１〜Ｎの自然数であり、すなわちＮは単相フルブリッジ電力変換器（ブリッジセル）のカスケード数を表す。図２に示すように、ブリッジセル２２−ｊは、直列接続された２つの半導体スイッチＳＷを２組並列接続し、これに直流コンデンサＣを並列接続することで単相フルブリッジ回路として構成されるものである。半導体スイッチＳＷは、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなる。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、サイリスタ、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−ＯＦＦ  Ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。直列接続された２つの半導体スイッチＳＷの各組における直列接続点を、直流コンデンサＣから放電若しくは直流コンデンサＣへ充電される電流の入出力端子Ｑ１およびＱ２とする。すなわち、各単相フルブリッジ電力変換器２２−ｊの交流入出力側にある入出力端子Ｑ１およびＱ２を介して、当該単相フルブリッジ電力変換器とは異なる他の単相フルブリッジ電力変換器または後述するインダクタ１３が接続される。各単相フルブリッジ電力変換器２２−ｊの直流入出力側には、直流コンデンサＣが接続される。なお、図１における単相フルブリッジ電力変換器２１−ｊについては、理解を容易にするために、図２に示す単相フルブリッジ電力変換器２１−ｊにおける直流コンデンサＣを当該単相フルブリッジ電力変換器２１−ｊの外側に記載している。ここで、各単相フルブリッジ電力変換器２１−ｊの直流コンデンサの電圧をｖCj、各単相フルブリッジ電力変換器２１−ｊの交流入出力側の電圧（すなわち、入出力端子Ｑ１およびＱ２の両端にかかる電圧）をｖjとする。
【００２９】
インダクタ１３は、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した配線上において、単相フルブリッジ電力変換器２２−ｊに対して直列接続される。インダクタ１３の両端に印加される電圧をｖLとする。なお、第１の外部接続端子Ｔ１およびＧ１に直流電源が接続され、第２の外部接続端子Ｔ２およびＧ２にＲＬ負荷（誘導性負荷）が接続される場合は、ＲＬ負荷のインダクタンス成分をインダクタ１３の代用としてもよく、この場合はインダクタ１３は省略できる。
【００３０】
また、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した、インダクタ１３および単相フルブリッジ電力変換器２２−ｊが設けられた配線上の、いずれかの位置に第２の外部接続端子Ｔ２およびＧ２が設けられる。
【００３１】
したがって、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２とを接続する配線上にある接続点Ｐから分岐した同一配線上には、単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第２の外部接続端子Ｔ２およびＧ２が設けられることになる。図１に示す例では、インダクタ１３を主電力変換器１１と単相フルブリッジ電力変換器２２−１との間に配置し、第２の外部接続端子Ｔ２およびＧ２を補助電力変換器１２の、インダクタ１３が接続される側とは反対側（すなわち、単相フルブリッジ電力変換器２２−Ｎの、単相フルブリッジ電力変換器２２−（Ｎ−１）が接続される側とは反対側）に配置しているが、これら単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第２の外部接続端子Ｔ２およびＧ２の配置順は任意に設計可能である。図３Ａ〜図３Ｃは、単相フルブリッジ電力変換器、インダクタ、および第２の外部接続端子の配置例を示す回路図である。なお、図３Ａ〜図３Ｃでは、理解を容易にするために、第２の外部接続端子Ｔ２およびＧ２については直流電圧Ｖdc2と表記している。上述したように低圧側直流電圧Ｖdc2は直流電源または負荷の電圧である。
【００３２】
図３Ａに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−Ｎの図中右側に配置し、低圧側直流電圧Ｖdc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−１の図中の左側に配置している。また、図３Ｂに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−１の図中右側に配置し、低圧側直流電圧Ｖdc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−Ｎの図中の左側に配置している。また、図３Ｃに示す例では、インダクタ１３を単相フルブリッジ電力変換器２２−Ｎの図中左側に配置し、低圧側直流電圧Ｖdc2（すなわち第２の外部接続端子Ｔ２およびＧ２）を単相フルブリッジ電力変換器２２−１の図中の左側に配置している。
【００３３】
続いて、本発明の実施例による双方向チョッパ回路１の制御について説明する。図４は、本発明の実施例による双方向チョッパ回路の制御を示す原理ブロック図である。双方向チョッパ回路１は、その制御系として、主電力変換器用制御部３１と単相フルブリッジ電力変換器用制御部３２とを備える。
【００３４】
主電力変換器用制御部３１は、インダクタ１３に流れる電流ｉLが所定の指令値ｉL*に追従するよう、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２の通電率を制御する。主電力変換器用制御部３１により設定された通電率に基づき、第１のスイッチ部２１−１および第２のスイッチ部２１−２内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号が決定される。
【００３５】
単相フルブリッジ電力変換器用制御部３２は、直流コンデンサＣの直流電圧ｖCjを所定の電圧に維持しつつ、主電力変換器１１内の第１のスイッチ部２１−１と第２のスイッチ部２１−２との接続点Ｐに現れる電圧のうちの交流電圧成分を打ち消す交流電圧を出力するよう、単相フルブリッジ電力変換器２２−ｊの電力変換動作を制御する。
【００３６】
まず、主電力変換器１１および主電力変換器用制御部３１の基本動作について説明すると次の通りである。なお、基本動作を説明するにあたっては、以下の仮定を導入する。すなわち、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２内の半導体スイッチング素子のスイッチング制御にはＰＷＭ制御を適用し、そのスイッチング周波数（キャリア周波数）をｆSMとする。また、半導体スイッチング素子は理想スイッチとして動作するものとする。また、第１のスイッチ部２１−１および第２のスイッチ部２１−２に成立する各数式においては、理解を容易にするために、第１のスイッチ部２１−１をＳ１で表し、第２のスイッチ部２１−２をＳ２で表記する。
【００３７】
主電力変換器１１において、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）ｖMは、式２のように表される。
【００３８】
【数２】
2017038122.tif 000004
【００３９】
式２より、第２のスイッチ部２１−２の両端に現れる電圧ｖMは、直流電圧成分ｖMdcと交流電圧成分ｖMacとから構成されることがわかる。第２のスイッチ部２１−２の両端に現れる電圧ｖMを直流電圧成分ｖMdcと交流電圧成分ｖMacとに分解するため、式３のような近似式を適用する。
【００４０】
【数３】
2017038122.tif 000005
【００４１】
式３において、ｄは第１のスイッチ部２１−１の通電率（瞬時値）を表す。式３は、１キャリア周期における通電率ｄの時間変化が十分小さい場合に成立する。
【００４２】
式２および式３より、第２のスイッチ部２１−２の両端に現れる電圧ｖMに含まれる交流電圧成分ｖMacは、式４のように表せる。
【００４３】
【数４】
2017038122.tif 000006
【００４４】
式４から分かるように、第２のスイッチ部２１−２の両端に現れる電圧ｖMに含まれる交流電圧成分ｖMacは、方形波状となる。補助電力変換器１２を使用しない場合は、交流電圧成分ｖMacは全てインダクタ１３に印加されることになるが、本発明の実施例では、インダクタ１３に印加される交流電圧成分をゼロにするよう、単相フルブリッジ電力変換器用制御部３２により補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊの電力変換動作を制御する。
【００４５】
ここで、補助電力変換器１２および単相フルブリッジ電力変換器用制御部３２の基本動作について説明すると次の通りである。なお、基本動作を説明するにあたっては、以下の仮定を導入する。すなわち、補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子のスイッチング制御にはＰＷＭ制御を適用し、そのスイッチング周波数(キャリア周波数)をｆSAとする。また、半導体スイッチング素子は理想スイッチとして動作するものとする。また、各単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の直流電圧成分は、同一の値ＶCに保たれており、各直流コンデンサ電圧の交流電圧成分はゼロであるものとする。
【００４６】
インダクタ１３に印加される交流電圧成分をゼロにするために、補助電力変換器１２は、主電力変換器１１により出力される交流電圧成分ｖMacと同一の交流電圧を出力する。すなわち、補助電力変換器１２が出力する電圧をｖAとし、その交流電圧成分をｖAacとすると、補助電力変換器１２が出力する電圧ｖAの交流電圧成分ｖAacは、式４と同じく式５のように表される。
【００４７】
【数５】
2017038122.tif 000007
【００４８】
主電力変換器１１が出力する式４に示される交流電圧成分ｖMacと補助電力変換器１２が出力する式５に示される交流電圧成分ｖAacとは互いに打ち消し合い、その結果、インダクタ１３に印加される交流電圧はゼロとなる。
【００４９】
ただし、実際には補助電力変換器１２が出力する電圧ｖAには、式５で表される交流電圧成分ｖAac以外に、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子をＰＷＭ制御によりスイッチング動作させることにより発生するリプル電圧が含まれる。リプル電圧はインダクタ１３の両端に印加され、リプル電流の発生要因となる。リプル電圧の影響は、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子をＰＷＭ制御によりスイッチング動作させる際に、三角波キャリアの初期位相を１８０°／Ｎ移相する「位相シフトＰＷＭ制御」を適用することで最小化することできる。位相シフトＰＷＭ制御を適用した場合、リプル電圧の電圧変化幅（電圧ステップ）はＶCとなる。また、リプル電圧の周波数は２ＮｆSAとなる。補助電力変換器１２が出力する電圧ｖAに含まれるリプル電圧をｖArippleとし、ｖArippleを正電圧期間と負電圧期間とが等しい方形波電圧と仮定すると、式６が得られる。
【００５０】
【数６】
2017038122.tif 000008
【００５１】
このとき、リプル電流の大きさＩLrippleは式７のように表される。
【００５２】
【数７】
2017038122.tif 000009
【００５３】
式１および式７から、補助電力変換器１２の適用時と非適用時のリプル電流の大きさの比Ｉw/／Ｉw/oは式８のように表される。
【００５４】
【数８】
2017038122.tif 000010
【００５５】
式８から、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分ＶC、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎ、主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数（キャリア周波数）ｆSM、および単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数（キャリア周波数）ｆSAを適切に選定することで、リプル電流を低減できることがわかる。続いて、これらパラメータの選定について説明する。
【００５６】
まず、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分ＶCと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎの選定について説明する。
【００５７】
補助電力変換器１２において、補助電力変換器１２が出力する電圧ｖAと補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分ＶCとの間には、式９のような関係式が成り立つ。
【００５８】
【数９】
2017038122.tif 000011
【００５９】
式５および式９より、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分ＶCは、式１０を満足する必要がある。
【００６０】
【数１０】
2017038122.tif 000012
【００６１】
式１０において、通電率ｄは高圧側直流電圧Ｖdc1と低圧側直流電圧Ｖdc2とによって決定される。例えば高圧側直流電圧がＶdc1＝１５００［Ｖ］、低圧側直流電圧がＶdc2＝６００［Ｖ］の場合、通電率ｄは０．４となる。一方、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流電圧成分ＶCと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎは、式１０を満足する限り自由に設定できる。単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを大きく設定すると、式１０に従い、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分ＶCを小さく設定できる。その結果、式８よりリプル電流が低減できる。ただし、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを大きくすると変換器数が多くなるため、コストが増大する。したがって、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分ＶCと単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎは、例えばリプル電流低減とコスト低減のトレードオフを考慮して選定すればよい。
【００６２】
次に、主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数ｆSMおよび単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数ｆSAについて説明する。
【００６３】
主電力変換器１１のＰＷＭ制御に用いられるスイッチング周波数ｆSMは、使用する半導体スイッチング素子のスイッチング特性により決定する。例えば、３．３［ｋＶ］のＩＧＢＴの場合、通常１［ｋＨｚ］以下に設定する。
【００６４】
一方、単相フルブリッジ電力変換器２２−ｊのＰＷＭ制御に用いられるスイッチング周波数ｆSAについては、各単相フルブリッジ電力変換器２２−ｊは周波数ｆSMの方形波電圧を、ＰＷＭ制御により生成する必要があるため、ｆSMおよびｆSAは式１１を満足する必要がある。
【００６５】
【数１１】
2017038122.tif 000013
【００６６】
補助電力変換器１２に使用する半導体スイッチング素子の電圧定格は、単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎを適切に選定することで、主電力変換器１１に使用する半導体スイッチング素子の電圧定格より低く設定することができる。高圧側直流電圧がＶdc1＝１５００［Ｖ］、単相フルブリッジ電力変換器２２−ｊのカスケード数がＮ＝３の場合、式１０より、単相フルブリッジ電力変換器２２−ｊ内の各直流コンデンサの直流電圧の直流成分ＶCは最大５００［Ｖ］である。この場合、例えば１．２［ｋＶ］のＩＧＢＴもしくは１．２［ｋＶ］のＳｉＣ−ＭＯＳＦＥＴの適用が想定される。これらの半導体スイッチング素子は３．３［ｋＶ］のＩＧＢＴと比較してスイッチング特性が優れているため、式１１を容易に満足することができる。
【００６７】
続いて、通電率ｄの選定について説明する。
【００６８】
主電力変換器１１の損失はゼロとし、インダクタ１３を流れる電流ｉLは直流電流成分のみ（すなわちｉL＝ＩL）であると仮定する。式３より、主電力変換器１１の出力電力ＰMは式１２のように表せる。
【００６９】
【数１２】
2017038122.tif 000014
【００７０】
なお、主電力変換器１１の出力電力ＰMは、双方向チョッパ回路１の全体としての出力電力と等しい。一方、補助電力変換器１２の出力電力ＰAは、補助電力変換器１２が出力する電圧ｖAの実効値ｖArmsとインダクタ１３を流れる電流ＩLとの積となる。式５から、補助電力変換器１２の出力電圧実効値ｖArmsは式１３のように表される。
【００７１】
【数１３】
2017038122.tif 000015
【００７２】
式１３より、補助電力変換器１２の出力電力ＰAは、式１４のように表せる。
【００７３】
【数１４】
2017038122.tif 000016
【００７４】
式１２および式１４より、主電力変換器１１の出力電力ＰMと補助電力変換器１２の出力電力ＰAとの比Ｐratioは、式１５のように表される。
【００７５】
【数１５】
2017038122.tif 000017
【００７６】
図５は、通電率と電力比との関係を示す図である。通電率ｄが０．５以下の場合、補助電力変換器１２の出力電力が主電力変換器１１の出力電力より大きくなる。反対に、通電率が０．５以上の場合、補助電力変換器１２の出力電力は主電力変換器１１の出力電力より小さくなる。したがって、変換器電力低減の観点からいえば、通電率は０．５以上であることが好ましい。
【００７７】
続いて、本発明の実施例による双方向チョッパ回路１の具体的な制御ブロック図について説明する。図６は、本発明の実施例による双方向チョッパ回路における主電力変換器の制御を示すブロック図であり、図７は、本発明の実施例による双方向チョッパ回路における単相フルブリッジ電力変換器の制御を示すブロック図である。
【００７８】
双方向チョッパ回路１の制御は、インダクタ１３に流れる電流ｉLに含まれる直流電流の制御と、インダクタ１３に流れる電流ｉLに含まれるリプル電流の抑制制御と、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御とからなる。このうち、インダクタ１３に流れる電流ｉLに含まれる直流電流の制御は、主電力変換器用制御部３１が行う。また、インダクタ１３に流れる電流ｉLに含まれるリプル電流の抑制制御、および、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御は、単相フルブリッジ電力変換器用制御部３２が行う。
【００７９】
まず、主電力変換器用制御部３１によるインダクタ１３に流れる電流ｉLに含まれる直流電流の制御について、図６を参照して説明する。
【００８０】
インダクタ１３に流れる電流ｉLの直流電流制御は、主電力変換器１１内の第１のスイッチ部２１−１および第２のスイッチ部２１−２の通電率ｄを制御することで実現する。具体的には、ブロックＢ１では、電流検出器（図示せず）によって検出されたインダクタ１３に流れる電流ｉLと指令値ｉL*との差分に対しＰＩ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ）制御を適用することでインダクタ１３に流れる電流ｉLを指令値ｉL*に追従させるフィードバック制御を行う。そして、ブロックＢ１から出力された信号に、フィードフォワード項としてＶdc2およびｖB*を加算したのち、ブロックＢ２で高圧側直流電圧Ｖdc1にて規格化することで、通電率ｄが決定される。通電率ｄに基づいて、第１のスイッチ部２１−１および第２のスイッチ部２１−２内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ信号が決定される。なお、フィードフォワード項の１つであるｖB*は、詳細については後述するが、補助電力変換器１２が出力する電圧項(指令値)を表し、主電力変換器１１の制御と補助電力変換器１２の制御の非干渉化を実現するために使用されるものである。
【００８１】
次に、単相フルブリッジ電力変換器用制御部３２によるインダクタ１３に流れる電流ｉLに含まれるリプル電流の抑制制御、および、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサ電圧の一定制御について、図７を参照して説明する。
【００８２】
リプル電流の抑制制御ブロックＢＲは、ブロックＢ３およびＢ４からなる。ブロックＢ３では、式５で与えられる交流電圧ｖAacを出力する。その際、ｖAacの極性を主電力変換器１１のスイッチング信号に応じて変化させる。ブロックＢ４では、交流電圧ｖAacを単相フルブリッジ電力変換器２２−ｊのカスケード数Ｎで除算する。
【００８３】
補助電力変換器１２が出力する電圧ｖAは理想的には交流電圧成分のみを含む。一方、インダクタ１３を流れる電流ｉLは理想的には直流電流成分のみを含む。したがって、補助電力変換器１２が出力する電圧ｖAとインダクタ１３を流れる電流ｉLとの間では直流電力は形成されない。換言すれば、単相フルブリッジ電力変換器２２−ｊ内の直流コンデンサの電圧の直流成分は理想的には変動しないということである。しかしながら、実際は補助電力変換器１２内の損失の影響により変動するので、この変動を抑制するため、直流コンデンサの電圧制御ブロックＢＣを実行する。具体的には、ブロックＢ５において、直流コンデンサの各電圧に含まれる直流成分ｖCjdcと指令値ｖC*との差分に対しＰＩ制御を適用することで直流コンデンサの各電圧ｖCjに含まれる直流成分ｖCjdcを指令値ｖC*に追従させるフィードバック制御を行う。なお、直流コンデンサの各電圧ｖCjに含まれる直流成分ｖCjdcは、電圧検出器（図示せず）によって検出された直流コンデンサの各電圧ｖCjに移動平均フィルタやローパスフィルタを適用することで算出できる。直流コンデンサの各電圧ｖCjに含まれる交流電圧の周波数はｆCMと等しいので、移動平均フィルタを使用する場合は、フィルタ周波数をｆCMに設定すればよい。
【００８４】
直流コンデンサの電圧制御ブロックＢＣからは直流コンデンサ電圧制御の電圧指令値ｖBj*が出力される。実際の電圧ｖBj（＝ｖBj*）は、インダクタ電流ｉLと有効電力を形成する。「ｖBj×ｉL」が正の場合、正の有効電力が直流コンデンサに流入し、直流コンデンサの各電圧ｖCjに含まれる直流成分ｖCjdcは増加する。「ｖBj×ｉL」が負の場合、負の有効電力が直流コンデンサに流入し、直流コンデンサの各電圧ｖCjに含まれる直流成分ｖCjdcは減少する。したがって、直流コンデンサの電圧制御ブロックＢＣでは、この特性を利用し、各直流コンデンサの直流電圧を制御する。その際、インダクタ１３を流れる電流ｉLの極性が変化すると出力すべきｖBjの極性も変化するので、ブロックＢ６において、インダクタ１３を流れる電流ｉLの極性に応じてｖBjの極性を変化させる。例えばｖC*＞ｖCjdcの場合は「ｖBj×ｉL」は正である必要があるため、ブロックＢ６では、インダクタ１３を流れる電流ｉLが正の場合は正のｖBjを出力し、インダクタ１３を流れる電流ｉLが負の場合は負のvBjを出力するようにする。
【００８５】
直流コンデンサの電圧制御ブロックＢＣにおいて、補助電力変換器１２が出力すべき電圧の指令値ｖB*は式１６のようになる。
【００８６】
【数１６】
2017038122.tif 000018
【００８７】
補助電力変換器１２が出力すべき電圧の指令値ｖB*は直流電圧であるため、同じく直流電圧を制御する主電力変換器１１と、制御上の干渉を引き起こすおそれがある。そこで、制御の非干渉化を実現するため、図６に示したようにｖB*をフィードフォワード項として主電力変換器用制御部３１に与える。これにより、主電力変換器１１と補助電力変換器１２が出力する電圧項ｖB（＝ｖB*）は互いに打ち消し合うので、補助電力変換器１２による直流コンデンサ電圧制御が主電力変換器１１によるインダクタ１３に流れる電流ｉLの直流電流制御に影響を与えることはなくなる。
【００８８】
直流コンデンサの各電圧ｖCjには直流電圧成分ｖCjdcの他に交流電圧成分ｖCjacが含まれる。交流電圧成分ｖCjacは半導体スイッチング素子の過電圧や制御系の飽和を引き起こす要因となるため、適切に抑制する必要がある。図７より、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊの交流電圧指令値ｖj*は式１７のようになる。
【００８９】
【数１７】
2017038122.tif 000019
【００９０】
式１７において、右辺第１項は第２項に比べて十分に小さい（例えば数％以下）。したがって、ｖj*は式１８のように近似できる。
【００９１】
【数１８】
2017038122.tif 000020
【００９２】
補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊの瞬時交流電力ｐacは、式１８より式１９のように表せる。
【００９３】
【数１９】
2017038122.tif 000021
【００９４】
式１９において、ｖjは補助電力変換器１２内の各単相フルブリッジ電力変換器２２−ｊの交流電圧を表す。ｖjには、式１８で表される交流電圧成分（周波数：ｆSM）の他に、ＰＷＭ制御に起因するスイッチングリプル成分（主な周波数：ｆSA）が存在する。ｆSAがｆSMと比較して十分に大きい場合、スイッチングリプル成分の影響は無視できるので、次式以降はスイッチングリプル成分の影響は考慮しないものとする。
【００９５】
各ブリッジセルの瞬時直流電力ｐdcは式２０のように表せる。
【００９６】
【数２０】
2017038122.tif 000022
【００９７】
式１９および式２０ならびに「ｐac＝ｐdc」の関係式より、ｖCjは式２１のように表せる。
【００９８】
【数２１】
2017038122.tif 000023
【００９９】
式２１において、右辺第１項が交流成分に相当する。式５および式２１より、ｖCjの交流成分は三角波状となる。式５および式２１より交流成分の変化幅ｖCjrippleは式２２で表せる。
【０１００】
【数２２】
2017038122.tif 000024
【０１０１】
式２２において、Ｔonは主電力変換器１１の第１のスイッチ部２１−１のオン時間（＝ｄ／ｆSM）を表す。式２２より、変化幅はｆSMに反比例する。したがって、主電力変換器１１のキャリア周波数を増加することで、直流コンデンサの容量Ｃを低減することができる。
【０１０２】
ブロックＢ７で交流電圧指令値ｖj*を直流コンデンサの各電圧ｖCjにて規格化することで、通電率ｄjが決定される。通電率ｄjに基づいて、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の各半導体スイッチング素子のスイッチング動作を制御するためのＰＷＭ信号が決定される。
【０１０３】
次に、本発明の実施例による双方向チョッパ回路のシミュレーション結果について説明する。シミュレーションには「ＰＳＣＡＤ／ＥＭＴＤＣ」を使用した。表１にシミュレーションに用いた回路定数を示す。
【０１０４】
【表１】
2017038122.tif 000025
【０１０５】
高圧側直流電圧Ｖdc1を１．５［ｋＶ］、低圧側直流電圧Ｖdc2を０．７５［ｋＶ］とし、通電率ｄを０．５とした。このとき、このとき図５より「ＰM＝ＰA」となる。直流コンデンサ電圧ＶCは、式１０より３５０［Ｖ］とした。この場合、補助電力変換器１２内の単相フルブリッジ電力変換器２２−ｊ内の半導体スイッチング素子として１．２［ｋＶ］のＩＧＢＴもしくは１．２［ｋＶ］のＳｉＣ−ＭＯＳＦＥＴが適用できる。単位静電定数Ｈは、直流コンデンサの全静電エネルギーを変換器容量で規格化した値であり、式２３のように表せる。
【０１０６】
【数２３】
2017038122.tif 000026
【０１０７】
主電力変換器１１のキャリア周波数ｆSMは、３．３［ｋＶ］のＩＧＢＴの適用を想定し４５０［Ｈｚ］とした。補助電力変換器１２（各単相フルブリッジ電力変換器２２−ｊ）のキャリア周波数ｆSAは、１．２［ｋＶ］のＩＧＢＴの適用を想定し１８００［Ｈｚ］とした。また、シミュレーションでは、制御遅延がゼロであるアナログ制御系を想定し、半導体スイッチング素子のデッドタイムはゼロとした。
【０１０８】
図８は、本発明の実施例による双方向チョッパ回路において、高圧側直流電圧Ｖdc1から低圧側直流電圧Ｖdc2に有効電力を送電した場合のシミュレーション波形を示す図である。図８では、第２のスイッチ部（負側バルブデバイス）２１−２の両端に現れる電圧（すなわちグランド端子Ｇ１と接続点Ｐとの電位差）ｖM、補助電力変換器１２が出力する電圧ｖA、補助電力変換器１２内の単相フルブリッジ電力変換器２２−１が出力する電圧ｖ1、インダクタ１３の両端に印加される電圧ｖL、補助電力変換器１２内の単相フルブリッジ電力変換器２２−１、２２−２および２２−３内の各直流コンデンサの電圧ｖc1、ｖc2およびｖc3の波形を示している。通電率ｄは０．５であるため、式３より、第２のスイッチ部２１−２の両端に現れる電圧ｖMは０．７５［ｋＶ］となる。この場合、式５より、補助電力変換器１２が出力する電圧ｖAは振幅０．７５［ｋＶ］の方形波電圧となる。補助電力変換器１２が出力する電圧ｖAには位相シフトＰＷＭ制御に起因するスイッチングリプル電圧が重畳し、電圧ステップはＶCと等しくなる。このとき、補助電力変換器１２が出力する電圧ｖAに含まれるリプル電圧の周波数（２ＮｆSA＝１０．８［ｋＨｚ］）は、単相フルブリッジ電力変換器２２−１が出力する電圧ｖ1に含まれるリプル電圧の周波数（２ｆSA＝３．６［ｋＨｚ］）の３倍となる。
【０１０９】
インダクタ１３の両端に印加される電圧ｖLの電圧ステップは、上述の通りＶCと等しく、周波数は等価スイッチング周波数である１０．８［ｋＨｚ］となる。その結果、インダクタ１３を流れる電流ｉLに含まれるリプル電流は、直流電流成分（６６７［Ａ］）と比較して十分に小さい。単相フルブリッジ電力変換器２２−１、２２−２および２２−３内の各直流コンデンサの電圧ｖc1、ｖc2およびｖc3の直流電圧成分は指令値３５０［Ｖ］に良好に追従している。交流成分は、上述の通り三角波状波形となり、その周波数はｆSMと等しい。式２２に表１の回路定数を代入すると、ｖCjrippleは５３［Ｖ］となるが、これは、図８に示すシミュレーション結果と良好に一致する。
【０１１０】
図９Ａは、本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、本発明の実施例による双方向チョッパ回路のインダクタ電流波形を示す。図９Ｂは、本発明の実施例による双方向チョッパ回路と従来の双方向チョッパ回路のインダクタ電流波形を比較するシミュレーション波形を示す図であって、従来の双方向チョッパ回路のインダクタ電流波形を示す。本発明の実施例による補助電力変換器１２を有する双方向チョッパ回路１において、式７に表１の回路定数を代入すると、ＩLrippleは１６［Ａ］となり、図９Ａに示すシミュレーション結果の１３［Ａ］と誤差が生じる。この原因として、ｖArippleを式６に示す通り１８０度通電の方形波電圧と仮定した点が挙げられる。実際のｖArippleの通電期間は、図８に示す通り１８０度以下となる。この場合、リプル電流は式７の値と比較し小さくなる。換言すれば、式７はリプル電流の最大値を表す。
【０１１１】
図９Ｂは補助電力変換器を有しない従来の双方向チョッパ回路のインダクタ電流波形を示すが、式８に表１の回路定数を代入すると、補助電力変換器１２を適用時と非適用時におけるリプル電流の大きさの比Ｉw/／Ｉw/oは０．０１となる。したがって、補助電力変換器を有しない従来の双方向チョッパ回路において、本発明の実施例による補助電力変換器を有する双方向チョッパ回路の場合と同等のリプル電流低減効果を実現するためには、インダクタ１３のインダクタンスＬを１００倍にする必要がある。これを考慮し、図９Ｂでは、インダクタ１３のインダクタンスＬを０．５［ｍＨ］から５０［ｍＨ］に増加させた。インダクタ１３のインダクタンスＬ以外の回路定数は図９Ａの本発明の実施例による補助電力変換器を有する双方向チョッパ回路と同様である。図９Ａと図９Ｂとの比較より、両者のリプル電流の大きさは等しい。したがって、本発明の実施例のように補助電力変換器を導入することで、インダクタ１３のインダクタンスＬを大幅に低減することができる。
【０１１２】
上述の本発明の実施例による双方向チョッパ回路１は、高圧側直流電圧Ｖdc1を低圧側直流電圧Ｖdc2に、あるいは低圧側直流電圧Ｖdc2を高圧側直流電圧Ｖdc1に電圧変換するものであるが、この変形例として、交流電圧を双方向に直接変換する交流変換回路とすることもできる。
【０１１３】
図１０は、本発明の実施例の変形例による交流変換回路を示す回路図である。本発明の実施例の変形例による交流変換回路２は、一対の第３の外部接続端子Ｔ３およびＧ３間における第１の交流電圧ｖac1と一対の第４の外部接続端子Ｔ４およびＧ４間における第２の交流電圧ｖac2との間で双方向に電圧変換する。第３の外部接続端子Ｔ３およびＧ３と第４の外部接続端子Ｔ４およびＧ４のうち、一方に交流電源が接続され、もう一方に交流負荷もしくは他の交流電源が接続される。図示の例では、第３の外部接続端子Ｔ３およびＧ３に交流電源が接続され、第４の外部接続端子Ｔ４およびＧ４に交流負荷４１が接続される場合を示しており、この場合は降圧動作を行う。なお、第３の外部接続端子Ｔ３およびＧ３に交流負荷が接続され、第４の外部接続端子Ｔ４およびＧ４に交流電源が接続される場合は、交流変換回路２は昇圧動作を行う。
【０１１４】
交流変換回路２は、主電力変換器１４と、補助電力変換器１２と、インダクタ１３とを備える。
【０１１５】
主電力変換器１４は、第３のスイッチ部（正側バルブデバイス）２１−３と第４のスイッチ部（負側バルブデバイス）２１−４とを備える。第３のスイッチ部２１−３は、オン時の導通方向を双方向に切り替えることができ、第４のスイッチ部２１−４は、第３のスイッチ部２１−３に直列接続され、オン時の導通方向を双方向に切り替えることができる。第３のスイッチ部２１−３および第４のスイッチ部２１−４は、ぞれぞれ、オン時に一方向に導通する半導体スイッチング素子と該半導体スイッチング素子に逆並列に接続された帰環ダイオードとからなるユニットを２組備え、これら２組のユニットはオン時の導通方向が互いに逆向きになるように直列接続される。半導体スイッチング素子の例としては、ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ、サイリスタ、ＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−ＯＦＦ  ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）、トランジスタなどがあるが、半導体スイッチング素子の種類自体は本発明を限定するものではなく、その他の半導体素子であってもよい。
【０１１６】
第３のスイッチ部２１−３と第４のスイッチ部２１−４との接続側とは反対側の両側端子を第３の外部接続端子Ｔ３およびＧ３とする。
【０１１７】
補助電力変換器１２は、第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した配線上に設けられる。補助電力変換器１２は、１個もしくは互いにカスケード接続された複数個の単相フルブリッジ電力変換器（ブリッジセル）２２−ｊからなる。補助電力変換器１２の具体的な構成については、本発明の第１の実施例における双方向チョッパ回路１の場合と同様であるので、説明は省略する。
【０１１８】
インダクタ１３は、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した配線上において、単相フルブリッジ電力変換器２２−ｊに対して直列接続される。インダクタ１３の具体的な構成については、本発明の第１の実施例における双方向チョッパ回路１の場合と同様であるので、説明は省略する。
【０１１９】
また、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した、インダクタ１３および単相フルブリッジ電力変換器２２−ｊが設けられた配線上の、いずれかの位置に第４の外部接続端子Ｔ４およびＧ４が設けられる。
【０１２０】
したがって、主電力変換器１４内の第３のスイッチ部２１−３と第４のスイッチ部２１−４とを接続する配線上にある接続点Ｐから分岐した同一配線上には、単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第４の外部接続端子Ｔ４およびＧ４が設けられることになる。図１０に示す例では、インダクタ１３を主電力変換器１４と単相フルブリッジ電力変換器２２−１との間に配置し、第４の外部接続端子Ｔ４およびＧ４を補助電力変換器１２の、インダクタ１３が接続される側とは反対側（すなわち、単相フルブリッジ電力変換器２２−Ｎの、単相フルブリッジ電力変換器２２−（Ｎ−１）が接続される側とは反対側）に配置しているが、これら単相フルブリッジ電力変換器２２−ｊ、インダクタ１３、ならびに第４の外部接続端子Ｔ４およびＧ４の配置順は任意に設計可能である。
【０１２１】
交流変換回路２の制御系もまた、既に説明した双方向チョッパ回路１の制御系と同様に構成されるが、その説明については省略する。
【０１２２】
以上説明したように、本発明の実施例による図１に示す双方向チョッパ回路１は、主電力変換器１１と補助電力変換器１２とインダクタ１３とを備える。本発明の実施例の変形例による図１０に示す交流変換回路２は、主電力変換器１４と補助電力変換器１２とインダクタ１３とを備える。すなわち、双方向チョッパ回路１および交流変換回路２はいずれも、複数の単相フルブリッジ電力変換器（ブリッジセル）からなる補助電力変換器１２を備える。このため、例えば主電力変換器１１や主電力変換器１４内のスイッチ部で短絡事故が発生しても、各単相フルブリッジ電力変換器内の全ての半導体スイッチング素子をオフすることで、短絡電流が流入する側（例えばエネルギー蓄積要素がある側）と主電力変換器１１や主電力変換器１４とを電気的に切り離した状態にすることができるので、従来あった短絡電流対策のための直流遮断器を別途設置する必要が無く、したがって、大幅な低コスト化を実現することができる。
【符号の説明】
【０１２３】
１    双方向チョッパ回路
２    交流変換回路
１１、１４    主電力変換器
１２    補助電力変換器
１３    インダクタ
２１−１    第１のスイッチ部
２１−２    第２のスイッチ部
２１−３    第３のスイッチ部
２１−４    第４のスイッチ部
２２−１、２２−２、２２−ｊ、２２−Ｎ    単相フルブリッジ電力変換器
３１    主電力変換器用制御部
３２    単相フルブリッジ電力変換器用制御部
Ｐ    接続点
Ｑ１、Ｑ２    入出力端子
Ｔ１、Ｇ１    第１の外部接続端子
Ｔ２、Ｇ２    第２の外部接続端子
Ｔ３、Ｇ３    第３の外部接続端子
Ｔ４、Ｇ４    第４の外部接続端子
【図１】
2017038122.tif 000027
【図２】
2017038122.tif 000028
【図３Ａ】
2017038122.tif 000029
【図３Ｂ】
2017038122.tif 000030
【図３Ｃ】
2017038122.tif 000031
【図４】
2017038122.tif 000032
【図５】
2017038122.tif 000033
【図６】
2017038122.tif 000034
【図７】
2017038122.tif 000035
【図８】
2017038122.tif 000036
【図９Ａ】
2017038122.tif 000037
【図９Ｂ】
2017038122.tif 000038
【図１０】
2017038122.tif 000039
【図１１】
2017038122.tif 000040
【国際調査報告】
2017038122.tif 000041
2017038122.tif 000042