(57)【要約】基板と、オーミック電極層と、金属酸化物半導体層と、ショットキー電極層と、バッファー電極層とをこの順に有し、前記ショットキー電極層と前記バッファー電極層の間に還元抑制層を有する積層体。
2017111173.tif 000002
【特許請求の範囲】
【請求項１】
基板と、オーミック電極層と、金属酸化物半導体層と、ショットキー電極層と、バッファー電極層とをこの順に有し、
前記ショットキー電極層と前記バッファー電極層の間に還元抑制層を有する積層体。
【請求項２】
前記還元抑制層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏからなる群から選択される１種類以上の元素を含む請求項１に記載の積層体。
【請求項３】
前記ショットキー電極層が、仕事関数が４．４ｅＶ以上である１種類以上の金属元素の酸化物を含む請求項１又は２に記載の積層体。
【請求項４】
前記ショットキー電極層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏからなる群から選択される１以上の金属の酸化物を含む請求項１〜３のいずれかに記載の積層体。
【請求項５】
前記基板が、導電性基板である請求項１〜４のいずれかに記載の積層体。
【請求項６】
前記基板が、絶縁性基板である請求項１〜４のいずれかに記載の積層体。
【請求項７】
前記基板が、半導体基板である請求項１〜４のいずれかに記載の積層体。
【請求項８】
前記基板と前記オーミック電極層の間に、電極層及び絶縁層からなる群から選択される１以上の層を含む層構造を有する請求項１〜４のいずれかに記載の積層体。
【請求項９】
前記基板が、導電性のシリコン基板である請求項１〜４のいずれかに記載の積層体。
【請求項１０】
前記金属酸化物半導体層が、Ｉｎ、Ｇａ，Ｚｎ及びＳｎからなる群から選択される１種類以上の元素を含む請求項１〜９のいずれかに記載の積層体。
【請求項１１】
前記金属酸化物半導体層の水素原子濃度が１０１７個／ｃｍ３以上１０２２個／ｃｍ３以下である請求項１〜１０のいずれかに記載の積層体。
【請求項１２】
前記金属酸化物半導体層の外縁が、前記オーミック電極層の外縁と同一であるか又は前記オーミック電極層の外縁の内側に位置し、前記オーミック電極層が前記金属酸化物半導体層の下面の全面に接する請求項１〜１１のいずれかに記載の積層体。
【請求項１３】
前記ショットキー電極層の外縁が、前記金属酸化物半導体層の外縁と同一であるか又は前記金属酸化物半導体層の外縁の内側に位置する請求項１〜１２のいずれかに記載の積層体。
【請求項１４】
請求項１〜１３のいずれかに記載の積層体を用いた半導体素子。
【請求項１５】
請求項１４に記載の半導体素子を用いたショットキーバリアダイオード。
【請求項１６】
請求項１４に記載の半導体素子を用いたジャンクショントランジスタ。
【請求項１７】
請求項１４に記載の半導体素子、請求項１５に記載のショットキーバリアダイオード、又は請求項１６に記載のジャンクショントランジスタを用いた電子回路。
【請求項１８】
請求項１７に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層体、半導体素子、ショットキーバリアダイオード、ジャンクショントランジスタ、電子回路、電気機器、電子機器、車両及び動力機関に関する。
【背景技術】
【０００２】
ショットキーバリアダイオードは、キャリア濃度の十分高いショットキー金属と半導体の接合面に形成される電位障壁を利用して整流作用を持たせたダイオードである。例えば、金属の仕事関数をφｍ、ｎ型半導体の仕事関数をφｓ（ここで、半導体の仕事関数は真空準位とフェルミ準位の差として定義する）とした場合、｜φｍ｜＞｜φｓ｜の関係を満たすような金属と半導体を接触させると、金属と半導体のフェルミ準位が一致するように半導体の接触界面付近の電子が金属側に移動し、半導体の接触界面に空乏領域が形成されるとともに、金属−半導体界面に電位障壁が形成される。この場合、金属側が正極、半導体側が負極のダイオードとなる。順方向バイアス時には電位障壁が低くなり、電子が障壁を越えて電流が流れるようになる。逆バイアス時は電位障壁によって電子がブロックされ電流が阻止される。用いる半導体としてはＳｉが最も一般的である。【０００３】
Ｓｉ系のショットキーダイオードは、高速スイッチング素子や、数ＧＨｚ周波数帯における送信／受信用ミキサ、周波数変換素子等に利用される。パワー用途にも一般的に用いられるが、バンドギャップが１．１ｅＶと小さく、絶縁破壊電界も０．３ＭＶ／ｃｍと小さいため、大きな耐電圧性を実現するには素子の厚みを大きくする必要があり、順方向のＯＮ抵抗が高くなるという欠点がある。また、高速応答性に優れたＳｉ系ショットキーバリアダイオードは耐電圧性が十分でなかった。【０００４】
ＳｉＣを用いたショットキーバリアダイオードも知られており、ＳｉＣはバンドギャップが３ｅＶ以上と大きく、絶縁破壊電界も３ＭＶ／ｃｍと大きいためパワー用に適しており、盛んに適用が検討されている。しかしながら、良質な結晶基板を作製するのは困難であり、またエピタキシャル成長に高熱のプロセスを経るため、量産性、コストに課題がある。
β−Ｇａ２Ｏ３はさらにバンドギャップが広く（４．８ｅＶ〜４．９ｅＶ）、高い耐電圧性が期待されるが、やはり良質な基板の製造に課題があり、量産性とコストに課題がある。【０００５】
酸化物半導体はＳｉに比べて広いバンドギャップを有し、絶縁破壊電界が高いため、パワー半導体への応用が期待される。特に酸化物半導体を用いたショットキーバリアダイオードは、高速応答性や良好な逆回復特性が期待される。【０００６】
非特許文献１には、酸化物半導体として非晶質ＩＧＺＯを用い、ショットキー金属電極としてＴｉ／Ｐｄ積層構成を用いるショットキーバリアダイオードが開示されている。また、本技術では、Ｐｄを酸素プラズマ処理することで、良好なショットキー障壁が形成されるとしている。しかし、本技術は横方向に電流を取り出すダイオードであり、取り出し電極の抵抗により大電流を取り出すことが困難であった。さらに、酸化物半導体層の下端に位置する電極がショットキー電極の役目を果たしており、一般的なＳｉやＳｉＣを用いたショットキーバリアダイオードとは導通方向の上下が逆となる。従来の電子回路にこのショットキーバリアダイオードを組み込む場合、他の電子材料との適合性に課題があった。また、横方向に電流を取り出す場合においても、本技術では逆方向の漏れ電流が大きく、ショットキーバリアダイオードが用いられている電子回路にこれを組み込んだ場合、入力電力に対して出力時の電力ロスが大きくなる、又は回路自体が誤作動する事が懸念される。【０００７】
特許文献１には、酸化物半導体層としてＧａ２Ｏ３系を用い、オーミック電極層とショットキー電極層で挟持したショットキーバリアダイオードが開示されている。しかしながら、Ｇａ２Ｏ３系の酸化物半導体層を、例えばシリコン基板上に製膜すると、順方向ＯＮ抵抗が高くなり、ショットキーバリアダイオードが用いられている電子回路にこれを組み込んだ場合、入力電力に対して出力時の電力ロスが大きくなる。【０００８】
特許文献２には、酸化物半導体を用いたＦＥＴのゲート電極とソース又はドレイン電極を電気的に接続することで、逆方向飽和電流の少ないダイオードを実現する技術が開示されている。しかしながら、この方式では、素子構成が複雑になりデバイス化した際の歩留まりに課題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１３−１０２０８１号公報
【特許文献２】特開２０１５−８４４３９号公報
【非特許文献】
【００１０】
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，  Ｖｏｌ．６０，  Ｎｏ．１０，  ＯＣＴＯＢＥＲ  ２０１３，  ｐ．３４０７
【発明の概要】
【００１１】
本発明の目的は、順方向のオン抵抗が小さく、逆方向のリーク電流が小さく、電力ロスを少なくし電流を取り出すことができる半導体素子、及びそれに用いられる積層体を提供することである。
【００１２】
本発明によれば、以下の積層体等が提供される。
１．基板と、オーミック電極層と、金属酸化物半導体層と、ショットキー電極層と、バッファー電極層とをこの順に有し、
前記ショットキー電極層と前記バッファー電極層の間に還元抑制層を有する積層体。
２．前記還元抑制層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏからなる群から選択される１種類以上の元素を含む１に記載の積層体。
３．前記ショットキー電極層が、仕事関数が４．４ｅＶ以上である１種類以上の金属元素の酸化物を含む１又は２に記載の積層体。
４．前記ショットキー電極層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏからなる群から選択される１以上の金属の酸化物を含む１〜３のいずれかに記載の積層体。
５．前記基板が、導電性基板である１〜４のいずれかに記載の積層体。
６．前記基板が、絶縁性基板である１〜４のいずれかに記載の積層体。
７．前記基板が、半導体基板である１〜４のいずれかに記載の積層体。
８．前記基板と前記オーミック電極層の間に、電極層及び絶縁層からなる群から選択される１以上の層を含む層構造を有する１〜４のいずれかに記載の積層体。
９．前記基板が、導電性のシリコン基板である１〜４のいずれかに記載の積層体。
１０．前記金属酸化物半導体層が、Ｉｎ、Ｇａ，Ｚｎ及びＳｎから選択される１種類以上の元素を含む１〜９のいずれかに記載の積層体。
１１．前記金属酸化物半導体層の水素原子濃度が１０１７個／ｃｍ３以上１０２２個／ｃｍ３以下である１〜１０のいずれかに記載の積層体。
１２．前記金属酸化物半導体層の外縁が、前記オーミック電極層の外縁と同一であるか又は前記オーミック電極層の外縁の内側に位置し、前記オーミック電極層が前記金属酸化物半導体層の下面の全面に接する１〜１１のいずれかに記載の積層体。
１３．前記ショットキー電極層の外縁が、前記金属酸化物半導体層の外縁と同一であるか又は前記金属酸化物半導体層の外縁の内側に位置する１〜１２のいずれかに記載の積層体。
１４．１〜１３のいずれかに記載の積層体を用いた半導体素子。
１５．１４に記載の半導体素子を用いたショットキーバリアダイオード。
１６．１４に記載の半導体素子を用いたジャンクショントランジスタ。
１７．１４に記載の半導体素子、１５に記載のショットキーバリアダイオード、又は１６に記載のジャンクショントランジスタを用いた電子回路。
１８．１７に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
【００１３】
本発明によれば、順方向のオン抵抗が小さく、逆方向のリーク電流が小さく、電力ロスを少なくし電流を取り出すことができる半導体素子、及びそれに用いられる積層体が提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の積層体の一実施形態を模式的に示した断面図である。
【図２】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図３】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図４】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図５】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図６】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図７】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図８】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図９】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図１０】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図１１】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図１２】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図１３】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図１４】本発明の積層体の他の実施形態を模式的に示した断面図である。
【発明を実施するための形態】
【００１５】
［積層体］
本発明の積層体の一態様は、基板と、オーミック電極層と、金属酸化物半導体層と、ショットキー電極層と、バッファー電極層とをこの順に有し、
前記ショットキー電極層と前記バッファー電極層の間に還元抑制層を有する。
本発明の積層体の一態様では、ショットキーバリアダイオードを、基板、基材を選ばず形成できる。
基板と、オーミック電極層との間に介在する層があってもよい。
オーミック電極層と、金属酸化物半導体層とは、接することが好ましく、金属酸化物半導体層と、ショットキー電極層とは、接することが好ましい。
【００１６】
本発明の積層体の他の態様は、導電性基板上に、オーミック電極層と、金属酸化物半導体層と、ショットキー電極層と、バッファー電極層とをこの順に有し、ショットキー電極層とバッファー電極層の間に還元抑制層を有する。
【００１７】
本発明の積層体の一態様及び本発明の積層体の他の態様を総括して、本発明の積層体という。
【００１８】
本発明の積層体は、上記の構成を有することによって、半導体素子に用いたときに順方向のオン抵抗を小さくすることができる。また、逆方向のリーク電流を少なくでき、入力電力に対して電力ロスが少なく電流を取り出すことができる。
【００１９】
本発明の積層体の層構成として以下の構成を挙げることができる。
基板／／オーミック電極層／金属酸化物半導体層／ショットキー電極層／還元抑制層／バッファー電極層
（「／」は各層が隣接して積層されていることを示す。）
（「／／」は各層が隣接せず、又は隣接して積層されていることを示す。）
【００２０】
本発明の積層体の一実施形態の積層構造を図１に示す。積層体１において、基板９の上に、オーミック電極層２０、金属酸化物半導体層３０、ショットキー電極層４０、還元抑制層５０、バッファー電極層６０がこの順で積層されている。
【００２１】
金属酸化物半導体層３０の外縁（端部）は、オーミック電極層２０の外縁と同一であってもよいし、オーミック電極層２０の外縁の内側に位置するようにしてもよい。後者の場合を図２に示す。
【００２２】
また、ショットキー電極層４０の外縁は、金属酸化物半導体層３０の外縁と同一であってもよいし、金属酸化物半導体層３０の外縁の内側に位置するようにしてもよい。後者の場合を図３に示す。
【００２３】
図４に示す積層体は、図３に示す積層体の金属酸化物半導体層３０の一部に、ショットキー電極層４０の両端部の下部に接するように、p型酸化物半導体７０を埋め込んだものである。
【００２４】
また、図５に示す積層体は、図３に示す積層体において、ショットキー電極層４０の一部として、その両端部に絶縁体８０を設けたものである。
【００２５】
図６に示す積層体は、図３に示す積層体の金属酸化物半導体層３０の一部に、ショットキー電極層４０の下部に接するように、周期的にp型酸化物半導体９０を埋め込んだものである。
各構成については後述する。
【００２６】
本発明の積層体の他の実施形態の積層構造を図７に示す。積層体１１において、導電性基板１０の上に、オーミック電極層２０、金属酸化物半導体層３０、ショットキー電極層４０、還元抑制層５０、バッファー電極層６０がこの順で積層されている。
【００２７】
金属酸化物半導体層３０の外縁（端部）は、オーミック電極層２０の外縁と同一であってもよいし、オーミック電極層２０の外縁の内側に位置するようにしてもよい。後者の場合を図８に示す。この場合、オーミック電極層２０が金属酸化物半導体層３０の下面を覆うような構成、即ち金属酸化物半導体層３０の下面の全面がオーミック電極層２０と接する構成となる。
【００２８】
また、ショットキー電極層４０の外縁は、金属酸化物半導体層３０の外縁と同一であってもよいし、金属酸化物半導体層３０の外縁の内側に位置するようにしてもよい。後者の場合を図９に示す。この場合、金属酸化物半導体層３０がショットキー電極層４０の下面を覆うような構成となる。
【００２９】
Ｓｉ等の共有結合性の結晶性半導体においては、漏れ電流を防止するために、半導体の端部がショットキー電極と直接接触しない構造にする必要がある。一方、金属酸化物半導体は膜端部での漏れ電流が少ないため、金属酸化物半導体層の端部がショットキー電極層の端部と同一である構成、又はショットキー電極が金属酸化物半導体層の端部より内側にある構成とすることが可能となる。
【００３０】
本発明の積層体の積層構造の他の実施形態を図１０〜１２に示す。
図１０に示す積層体は、図９に示す積層体の金属酸化物半導体層３０の一部に、ショットキー電極層４０の両端部の下部に接するように、p型酸化物半導体７０を埋め込んだものである。このようにすることによって、ショットキー電極の端部がn型酸化物半導体層と直接接しないことにより、逆バイアス印加時に半導体層の端部に電界が集中することを防ぎ、高い絶縁耐圧を実現できる。よって、逆バイアス印加時に高い絶縁体圧を持ちながら、順バイアス印加のオンオフに対する消費電力が低い特性を実現することできる。
【００３１】
また、図１１に示す積層体は、図９に示す積層体において、ショットキー電極層４０の一部として、その両端部に絶縁体８０を設けたものである。このようにすることによって、ショットキー電極の端部がn型酸化物半導体層と直接接しないことにより、逆バイアス印加時に半導体層の端部に電界が集中することを防ぎ、高い絶縁耐圧を実現できる。よって、逆バイアス印加時に高い絶縁体圧を持ちながら、順バイアス印加のオンオフに対する消費電力が低い特性を実現することできる。
【００３２】
図１２に示す積層体は、図９に示す積層体の金属酸化物半導体層３０の一部に、ショットキー電極層４０の下部に接するように、周期的にp型酸化物半導体９０を埋め込んだものである。当該構造は、ＰｉＮダイオードとショットキーバリアダイオードを組み合わせたものであり、ＭＰＳ（Ｍｅｒｇｅｄ  ＰｉＮ  ａｎｄ  Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ）構造と呼ばれる。ＰＮダイオードの性質により耐電圧が高くなり、ショットキーバリアダイオードの性質により消費電力が低くなるという利点を有する。
【００３３】
図２と図３〜６に示すいずれかの構成を同時に設けることもできる。
図８と図９〜１２に示すいずれかの構成を同時に設けることもできる。
【００３４】
図２と図３の構成を同時に設けた積層体の積層構造を図１３に示す。なお、基板９の外縁はオーミック電極層２０の外縁よりも大きなものとしている。
図８と図９の構成を同時に設けた積層体の積層構造を図１４に示す。なお、導電性基板１０の外縁はオーミック電極層２０の外縁よりも大きなものとしている。
【００３５】
以下、本発明の積層体を構成する各層について説明する。
（基板）
基板としては、特に限定されず公知の物を使用でき、導電性基板、半導体基板、絶縁性基板等が挙げられる。
【００３６】
導電性基板としては、シリコン基板又は金属基板が挙げられる。好ましくは不純物ドープ濃度の高い低抵抗のシリコン基板であり、より好ましくはｎ型の低抵抗シリコン基板である。ドーパントとしては従来公知のＢ，Ｐ，Ｐｂ，Ａｓ等を用いることができる。
シリコン基板は低抵抗のものが好ましい。シリコン基板の体積抵抗率ρは、好ましくは１００ｍΩｃｍ以下であり、より好ましくは１０ｍΩｃｍ以下であり、さらに好ましくは５ｍΩｃｍ以下である。
【００３７】
金属基板の金属としては、Ｃｕ、Ａｌ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、Ｗ等が挙げられ、これらの合金を用いることもできる。好ましくは、低抵抗で安価であり、かつ熱伝導性に優れるＣｕ、Ａｌ又はこれらの合金である。
【００３８】
本発明の積層体は、安価なシリコン基板や金属基板を導電性基板として用いても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。
【００３９】
導電性基板の厚さは、通常２００μｍ〜２ｍｍである。
導電性基板の裏面には電極層（裏面電極）が積層されていてもよい。裏面電極の材料は特に制限は無いが、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ａｌ、Ｃｒ、Ｆｅ、Ｎｉ、Ｗ等やそれらの積層構造、及び、これらの合金が挙げられる。
【００４０】
半導体基板は、表面の平滑性が保たれていれば、材料は特に限定されない。
半導体基板としては、キャリア濃度を１×１０１８ｃｍ−３以下に調整したＳｉ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＡｓ基板、ＺｎＯ基板、Ｇａ２Ｏ３基板、ＧａＳｂ基板、ＩｎＰ基板、ＩｎＡｓ基板、ＩｎＳｂ基板、ＺｎＳ基板、ＺｎＴｅ基板、ダイヤモンド基板等が挙げられる。
半導体基板は単結晶でも、多結晶でもよい。また、非晶質基板又は非晶質を部分的に含む基板でよい。導電体基板、半導体基板、絶縁性基板の上に、ＣＶＤ（化学気相成長）等の手法を用いて半導体膜を形成した基板を使用してもよい。
【００４１】
半導体基板の表面ラフネスは、好ましくは１５０ｎｍ以下であり、より好ましくは５０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下である。表面ラフネスは、実施例に記載の方法により測定する。
基板の表面ラフネスが小さく、平滑性が高い方が、オーミック電極層、金属酸化物半導体層を積層した場合に金属酸化物半導体層の平滑性が保たれ、素子とした場合に逆方向のリーク電流が低く抑えられる。
【００４２】
半導体基板の厚さは、通常２００μｍ〜２ｍｍである。好ましくは、２００μｍ〜１ｍｍ、より好ましくは２００μｍ〜７００μｍである。２００μｍ〜２ｍｍとすることで、素子作製後のダイシング時の加工性に優れ、素子の歩留まりが高くなり生産性が向上しやすくなる。
【００４３】
絶縁性基板は、絶縁性を有する基板であれば特に制限はなく、本発明の効果を失わない範囲で一般に用いられている基板を任意に選択できる。
絶縁性基板として、例えば、石英ガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラス等の、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板、及び本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板（例えばポリイミド基盤）等が挙げられる。
【００４４】
また、絶縁性基板として誘電性基板も用いてもよい。
誘電性基板としては、ニオブ酸リチウム基板、タンタル酸リチウム基板、酸化亜鉛基板、水晶基板、サファイア基板等が挙げられる。
【００４５】
さらに、ステンレス合金等の金属基板の表面に絶縁膜や誘電膜を設けた、絶縁性基板、誘電性基板を用いてもよい。
また、基板に下地膜として絶縁膜を形成してもよい。下地膜として、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜等の単層又は積層を形成できる。
【００４６】
絶縁性基板の表面ラフネスは、好ましくは１５０ｎｍ以下であり、より好ましくは５０ｎｍ以下であり、さらに好ましくは２０ｎｍ以下である。表面ラフネスは、実施例に記載の方法により測定する。
基板の表面ラフネスが小さく、平滑性が高い方が、接触抵抗低減層、還元抑制層、及びショットキー電極層を積層した場合に、ショットキー電極層の平滑性が保たれ、素子とした場合に逆方向のリーク電流が低く抑えられる。
【００４７】
絶縁性基板の厚さは、特に限定されないが、例えば２μｍ〜２ｍｍであり、好ましくは２μｍ〜１ｍｍであり、より好ましくは２μｍ〜７００μｍである。２μｍ〜２ｍｍとすることで、素子作製後のダイシング時の加工性に優れ、素子の歩留まりが高くなり生産性が向上しやすくなる。
【００４８】
上述の導電性基板、半導体基板又は絶縁性基板上に、複数の材料からなる任意の構造、層構造、回路、配線、電極等を有する基材を用いてもよい。
【００４９】
任意の構造の材料としては、例えば、大規模集積回路（ＬＳＩ）上のバックエンドオブラインを形成する金属、層間絶縁膜等の様々な金属や絶縁物の複合材料が挙げられる。
【００５０】
層構造の層としては、特に限定されず、電極層、絶縁層、半導体層、誘電体層、保護膜層、応力緩衝層、遮光層、電子/ホール注入層、電子/ホール輸送層、発光層、電子/ホールブロッキング層、結晶成長層、密着性向上層、メモリ層液晶層、キャパシタ層、蓄電層等の公知の層を用いることができる。
【００５１】
電極層としては、一般にＡｌ層、Ｓｉ層、Ｓｃ層、Ｔｉ層、Ｖ層、Ｃｒ層、Ｎｉ層、Ｃｕ層、Ｚｎ層、Ｇａ層、Ｇｅ層、Ｙ層、Ｚｒ層、Ｎｂ層、Ｍｏ層、Ｔｃ層、Ｒｕ層、Ｒｈ層、Ｐｄ層、Ａｇ層、Ｃｄ層、Ｉｎ層、Ｓｎ層、Ｓｂ層、Ｔｅ層、Ｈｆ層、Ｔａ層、Ｗ層、Ｒｅ層、Ｏｓ層、Ｉｒ層、Ｐｔ層、Ａｕ層、これらの層の金属を１以上含む合金層、及び酸化物電極層等が挙げられる。酸化物半導体やＳｉ等の半導体のキャリア濃度を増加して、電極層に用いることも可能である。
絶縁層としては、一般にＡｌ、Ｓｉ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ及びＡｕからなる群から選択される１以上の金属を含む酸化物絶縁膜、窒化膜等が挙げられる。
【００５２】
半導体層としては、Ｓｉ層、ＧａＮ層、ＳｉＣ層、ＧａＰ層、ＧａＡｓ層、ＧａＳｂ層、ＩｎＰ層、ＩｎＡｓ層、ＩｎＳｂ層、ＺｎＳ層、ＺｎＴｅ層、ダイヤモンド層、Ｇａ２Ｏ３、ＺｎＯ、ＩｎＧａＺｎＯ等の酸化物半導体層、ペンタセン等の有機半導体層等、単結晶、多結晶、アモルファスの結晶状態によらず広く挙げられる。
誘電体層としては、ニオブ酸リチウム層、タンタル酸リチウム層、酸化亜鉛層、水晶基板層、サファイア層、ＢａＴｉＯ３層、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）層、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＺＴ）層、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３（ＰＺＴＮ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３−ＰｂＴｉＯ３（ＰＮＮ−ＰＴ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３−ＰｂＺｎＯ３（ＰＮＮ−ＰＺ）層、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３−ＰｂＴｉＯ３（ＰＭＮ−ＰＴ）層、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）層、（Ｋ，Ｎａ）ＴａＯ３層、（Ｋ，Ｎａ）ＮｂＯ３層、ＢｉＦｅＯ３層、Ｂｉ（Ｎｄ，Ｌａ）ＴｉＯｘ層（ｘ＝２．５〜３．０）、ＨｆＳｉＯ（Ｎ）層、ＨｆＯ２−Ａｌ２Ｏ３層、Ｌａ２Ｏ３層、Ｌａ２Ｏ３−Ａｌ２Ｏ３層等が挙げられる。
保護膜層の膜としては、無機物、有機物問わず絶縁性に優れ、水等の透過性が低い膜が挙げられる。保護膜層としては、例えば、ＳｉＯ２層、ＳｉＮｘ層（ｘ＝１．２０〜１．３３）、ＳｉＯＮ層、Ａｌ２Ｏ３層等が挙げられる。
【００５３】
応力緩衝層としては、ＡｌＧａＮ層等が挙げられる。
遮光層としては、例えば金属、金属−有機物等を含むブラックマトリックス層、カラーフィルタ層が挙げられる。
電子/ホール注入層としては、酸化物半導体層、有機半導体層等が挙げられる。
電子/ホール輸送層としては、酸化物半導体層、有機半導体層等が挙げられる。
【００５４】
発光層としては、無機半導体層、有機半導体層等が挙げられる。
電子/ホールブロッキング層としては、酸化物半導体層等が挙げられる。
【００５５】
基材としては、発電デバイス、発光デバイス、センサ、電力変換デバイス、演算デバイス、保護デバイス、オプトエレクトロニクスデバイス、ディスプレイ、メモリ、バックエンドオブラインを有する半導体デバイス、蓄電デバイス等が挙げられる。
【００５６】
層構造の層は、単層でもよく、２以上の層でもよい。
【００５７】
（オーミック電極層）
オーミック電極層の材料は、金属酸化物半導体層と良好なオーミック接続ができれば特に限定されない。基板と接触抵抗が１０ｍΩｃｍ以下であるものであると好ましい。
【００５８】
オーミック電極層の材料としては、Ｔｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉからなる群から選択される１種類以上の元素やそれらの合金が挙げられる。好ましくは、低抵抗なシリサイドを形成するＴｉ、Ｍｏ、Ａｇ、Ｉｎ及びＡｌからなる群から選択される１種類以上の元素やそれらの合金である。
【００５９】
オーミック電極層の厚さは特に限定されないが、通常２ｎｍ〜１μｍであり、好ましくは５〜３００ｎｍである。この範囲であると十分な密着性を持ち、抵抗の増加が少ない。
また、オーミック電極層を複数の層で構成することもできる。
【００６０】
オーミック電極層は断面ＴＥＭ観察や二次イオン質量分析によりにより確認することができる。基板、バッファー電極層、金属酸化物半導体層、ショットキー電極層、還元抑制層も同様である。
【００６１】
（金属酸化物半導体層）
金属酸化物半導体層の組成は、金属酸化物半導体であれば特に限定されない。Ｉｎ、Ｇａ、Ｚｎ、及びＳｎから選択される１種以上の元素を含む酸化物であると好ましく、例えば、Ｉｎ，Ｇａ及びＺｎの酸化物半導体（ＩＧＺＯ）、Ｉｎ，Ｓｎ及びＺｎの酸化物半導体、Ｉｎ及びＧａの酸化物半導体、Ｉｎの酸化物半導体等が挙げられる。
また、結晶性についても制限はなく、非晶質酸化物半導体からなる層、多結晶酸化物半導体からなる層、単結晶酸化物半導体からなる層、それらの混在した層のいずれも用いることができる。
【００６２】
金属酸化物半導体層中の水素原子濃度は、好ましくは１０１７個／ｃｍ３以上１０２２個／ｃｍ３以下である。これより水素量が多くなると、酸化物のＩｎ−Ｏのネットワークが形成されず結合が不安定な状態となるおそれがある。水素原子濃度は１０１７〜１０２２個／ｃｍ３であると好ましく、１０１９〜１０２２個／ｃｍ３であるとより好ましく、１０２０〜１０２１個／ｃｍ３であるとさらに好ましい。
金属酸化物半導体は酸素欠損を作りやすく、欠損を伝って漏れ電流が流れてしまう場合があるが、水素原子濃度を１０２０個／ｃｍ３以上にすることによって、酸素欠損を水酸基で終端させ、漏れ電流を低減することができる。
【００６３】
水素原子濃度は、二次イオン質量分析法で測定する。水素原子濃度の調整方法は特に限定されないが、成膜時の装置の雰囲気、成膜後のアニール、及びショットキー電極の成膜時の雰囲気を最適化することで調整することができる。
【００６４】
金属酸化物半導体層のバンドギャップは、好ましくは２．０ｅＶ〜６．０ｅＶ、より好ましくは２．５ｅＶ〜５．５ｅＶ、さらに好ましくは３．０ｅＶ〜５．０ｅＶである。バンドギャップは実施例に記載の方法によって測定する。当該範囲のバンドギャップを有する金属酸化物半導体層を用いることで、オン抵抗の低い素子を得ることができる。
【００６５】
金属酸化物半導体層を構成する各層のフリーキャリア濃度は、通常１×１０１３以上１×１０１８ｃｍ−３未満である。フリーキャリア濃度は、実施例に記載の方法により測定する。
【００６６】
金属酸化物半導体層の厚さは、通常１０ｎｍ〜１０μｍであり、好ましくは５０ｎｍ〜７μｍであり、より好ましくは１００ｎｍ〜５μｍである。膜厚は、所望の耐電圧性が得られるように選定することができる。厚すぎると順方向バイアス時の抵抗が増加するおそれがある。
【００６７】
本発明の積層体は、金属酸化物半導体層をスパッタ等の生産性に優れた方式で製膜しても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。
【００６８】
（ショットキー電極層）
ショットキー電極層の含有金属としては、仕事関数が３．５ｅＶ以上の元素を用いることができ、ショットキー電極層にはその金属酸化物を用いることができる。当該金属の仕事関数は好ましくは４．０ｅＶ以上であり、より好ましくは４．４ｅＶ以上であり、さらに好ましくは４．６ｅＶ以上である。仕事関数の上限は、特に指定されないが、通常６．５ｅＶである。
仕事関数は、光電子分光法によって求めることができる。
【００６９】
ショットキー電極層の金属としては、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｖ、Ｚｒ、Ｍｇ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ，Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１以上の金属の酸化物、又はこれらの金属の合金の酸化物が挙げられる。好ましくはＰｄ酸化物、Ｐｔ酸化物、Ｉｒ酸化物又はＲｕ酸化物である。これらであると、金属酸化物半導体との組み合わせによって高いショットキー障壁を形成することができる。
【００７０】
ショットキー電極層のキャリア濃度は１×１０１８ｃｍ−３以上であることが好ましい。キャリア濃度は、ホール測定で求めることができる。
【００７１】
ショットキー電極層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜１００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍであり、さらに好ましくは５ｎｍ〜５０ｎｍである。この範囲であると、順方向バイアス時のオン抵抗に優れる。また、ショットキー界面の平坦性を向上することができ、耐電圧性に優れる。
【００７２】
ショットキー電極の金属酸化物を得るための製造方法は特に限定されないが、酸素含有雰囲気下において金属ターゲットの反応性スパッタを行う方法等が挙げられる。
【００７３】
（還元抑制層）
還元抑制層は、バッファー電極層とショットキー電極層の相互作用によりショットキー電極層が還元され、初期のショットキー界面が形成されなくなることを防止する層である。
【００７４】
還元抑制層に用いる金属としては、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏからなる群から選択される１種類以上の元素やこれらの合金が挙げられる。
【００７５】
また、還元抑制層として、ショットキー電極層を構成する金属元素と同一の元素を用いてもよく、即ち、ショットキー電極層を構成する金属酸化物の金属を用いてもよい。この場合、還元抑制層とショットキー電極層の組み合わせ（還元抑制層／ショットキー電極層）としては、例えば、Ｐｄ／酸化パラジウム、Ｐｔ／酸化白金、Ｉｒ／酸化イリジウム、Ｒｕ／酸化ルテニウム等が挙げられる。
【００７６】
還元抑制層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜５００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍであり、特に好ましくは１０ｎｍ〜８０ｎｍである。この範囲であると還元抑制効果に優れるため、順方向バイアス時のオン抵抗を小さくすることができる。また、ショットキー界面の平坦性を向上することができる。
【００７７】
（バッファー電極層）
バッファー電極層は、ショットキーバリアダイオード形成の次の工程であるＡｌやＣｕ等のワイヤーボンド工程において、熱や超音波のダメージを低減する層である。バッファー電極層は、通常、線膨張係数の大きい電極が好ましい。
【００７８】
バッファー電極層に用いる金属としては、Ｐｂ、Ｉｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｍｎ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ及びＡｕからなる群から選択される１種類以上の元素やそれらの合金が挙げられる。好ましくは、ワイヤーに用いる金属と同一の元素が好ましい。例えば、ワイヤーがＡｌ又はＣｕである場合、バッファー電極層もＡｌ又はＣｕであるとワイヤーと接合しやすく好適である。
【００７９】
バッファー電極層の厚さは、通常２００ｎｍ〜５０μｍであり、好ましくは５００ｎｍ〜１０μｍである。薄すぎるとダメージを緩和する効果が低くなり、ショットキー電極層や半導体層にダメージが及んでしまうおそれがある。厚すぎると、自身の抵抗により順方向バイアス時のオン抵抗が増加するおそれがある。
【００８０】
各層の製膜方法は特に限定されないが、熱ＣＶＤ法、ＣＡＴ−ＣＶＤ法、光ＣＶＤ法、ミストＣＶＤ法、ＭＯ−ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ法、ＭＢＥ、ＡＬＤ等の原子レベル制御の製膜方法、イオンプレーティング、イオンビームスパッタリング、マグネトロンスパッタリング等の、ＰＶＤ法、ドクターブレード法、射出法、押出し法、熱間加圧法、ゾルゲル法、エアロゾルデポジション法等、従来公知のセラミックス工程を用いる方法、塗布法、スピンコート法、印刷法、スプレー法、電着法、メッキ法、ミセル電解法等の湿式法等を利用することができる。
【００８１】
［半導体素子］
本発明の積層体は、パワー半導体素子、（整流）ダイオード素子、ショットキーバリアダイオード素子、ジャンクショントランジスタ素子、静電気放電（ＥＳＤ）保護ダイオード、過渡電圧保護（ＴＶＳ）保護ダイオード、発光ダイオード、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ショットキーソース／ドレインＭＯＳＦＥＴ、アバランシェ増倍型光電変換素子、固体撮像素子、太陽電池素子、光センサ素子、表示素子、抵抗変化メモリ等の半導体素子に用いることができる。特に、電力ロスなく電流を取り出せるため、パワー用途にも適している。半導体素子はショットキーバリアダイオード、ジャンクショントランジスタに用いることができる。上記の半導体素子、ショットキーバリアダイオード、ジャンクショントランジスタ等を用いた電子回路は、電気機器、電子機器、車両、動力機関等に用いることができる。
【実施例】
【００８２】
実施例１
（ショットキーバリアダイオードの作製）
電気抵抗率３ｍΩｃｍのｐドープｎ型単結晶Ｓｉ基板（厚さ：２５０μｍ、直径：４インチ）をスパッタリング装置（キャノンアネルバ株式会社製：Ｅ−２００Ｓ）に装着し、裏面電極としてＴｉを１５０ｎｍ成膜した。次に、基板を裏返して同スパッタリング装置に装着し、ＤＣ１００Ｗ、Ａｒ雰囲気下で、オーミック電極層としてＭｏを１５０ｎｍ成膜した。次に、この基板を直径０．３ｍｍのエリアマクスとともにスパッタリング装置（株式会社ＵＬＶＡＣ製：ＣＳ−２００）にセットし、金属酸化物半導体層として表１に示す金属組成（原子比）の金属酸化物半導体を２００ｎｍ成膜した。その際、表１に示すガスを表１に示す体積比率でスパッタリング装置内に導入した。この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールした。この基板を、再度、直径０．２ｍｍのエリアマクスとともにスパッタリング装置（キャノンアネルバ株式会社製：Ｅ−２００Ｓ）に装着した後、下記のようにショットキー電極層、還元抑制層、及びバッファー層を成膜した。ショットキー電極層は酸化パラジウムを２０ｎｍ成膜した。成膜条件は、ＤＣ５０Ｗ、ＡｒとＯ２の混合ガス雰囲気、１８０秒とした。用いた金属元素の仕事関数を表１に示す。還元抑制層はＰｄを５０ｎｍ成膜した。成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とした。バッファー電極層はＡｌを１μｍ成膜した。成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とした。
得られたショットキーバリアダイオードは、図１３の積層体の裏面にＴｉが積層された示す構造である。【００８３】
（金属酸化物半導体層のフリーキャリア濃度の測定）
金属酸化物半導体層のフリーキャリア濃度は以下のように測定した。
ガラス基板に対し、上記のショットキーバリアダイオード作製工程のうち金属酸化物半導体層成膜工程までを通して行った。そして、基板をそれぞれ１ｃｍ角にカットし、４隅にＩｎ電極を付けホール効果測定用の素子とした。当該素子について、室温にてホール効果測定装置（ＡＣＣＥＮＴ製：ＨＬ−５５００ＰＣ）を用いてホール効果測定を行い、得られたフリーキャリア量を金属酸化物半導体層の体積で規格化しフリーキャリア濃度とした。
金属酸化物半導体層のフリーキャリア濃度は５×１０１６ｃｍ−３であった。【００８４】
（ショットキー電極層のキャリア濃度）
ショットキー電極層のキャリア濃度は以下のように測定した。
ガラス基板に対し、上記のショットキーバリアダイオード作製工程のうちショットキー電極層成膜工程までを通して行った。そして、基板をそれぞれ１ｃｍ角にカットし、４隅にＩｎ電極を付けホール効果測定用の素子とした。当該素子について、室温にてホール効果測定装置（ＡＣＣＥＮＴ製：ＨＬ−５５００ＰＣ）を用いてホール効果測定を行い、得られたキャリア量をショットキー電極の体積で規格化しキャリア濃度とした。
ショットキー電極層のキャリア濃度は１×１０２０ｃｍ−３であった。【００８５】
得られたショットキーバリアダイオードについて以下の評価を行った。結果を表１に示す。
（オン抵抗及びリーク電流の評価）
Ａｇｉｌｅｎｔ社製Ｂ１５００を用いて、オン抵抗（Ｒｏｎ）及びリーク電流（Ｉｒ）を評価した。基板側をグラウンドに接続し、他のプローブをバッファー電極層側に接地して電圧を変化させて測定を行った。オン抵抗はショットキーバリアダイオードに１Ｖ印加した際の±０．２Ｖ間の微分抵抗（Ｒｏｎ＝ΔＶ／ΔＩ）であり、リーク電流は印加電圧が−５Ｖの時の電流密度とした。【００８６】
（金属酸化物半導体層のバンドギャップの評価）
以下のようにして金属酸化物半導体層のバンドギャップを評価した。
基板に、上記のショットキーダイオード作製工程のうち金属酸化物半導体層成膜工程までを行い、得られた積層体を１ｃｍ角にカットした。室温にて、分光エリプソメトリー測定装置（ジェー・エー・ウーラム・ジャパン株式会社製：Ｍ−２０００Ｄ）を用いて偏光の入射角度を基板に垂直方向から５０°、６０°、７０°と変化させ、それぞれについて測定波長を１９２．３ｎｍ〜１６８９ｎｍ、測定幅３．４ｎｍとして測定を行った。得られたスペクトルψとΔに対し、各層毎に吸収モデルとしてＤｒｕｄｅ  ｍｏｄｅｌ、Ｔａｕｃ−Ｌｏｒｅｎｔｚ  ｍｏｄｅ、Ｇａｕｓｓｉａｎ  ｆｕｎｃｔｉｏｎｅ  ｍｏｄｅｌを置き、二乗誤差ＭＳＥ＝１０以下になるまで最適化を行うことで、各光のエネルギーに対して吸収係数αを算出した。金属酸化物半導体層の吸収係数αのスペクトルを、光のエネルギー範囲２ｅＶ〜５ｅＶに対してα２をプロットし、直線を延長させたエネルギー軸との交点をバンドギャップとして算出した。【００８７】
（金属酸化物半導体層の水素原子濃度の評価）
得られたショットキーバリアダイオードの金属酸化物半導体層の水素原子濃度を以下のようにして評価した。
四重極型二次イオン質量分析装置（アルバックファイ社製：Ｄ−ＳＩＭＳ）によって、Ｃｓイオン源１ｋＶ、一次イオン電流１００ｎＡ、チャンバー真空度５×１０−１０ｔｏｒｒの測定条件下で行った。金属酸化物半導体層の水素原子濃度は、上記測定によって得られた各深さのＨの二次イオン強度を金属酸化物半導体層の膜厚で積分した強度に対し、水素濃度と膜厚が既知のＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を用いて強度を規格化して水素濃度の定量化を行い、得られた値を水素原子濃度とした。【００８８】
実施例２〜４
ショットキー電極層及び還元抑制層の組成を表１に示すように変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表１に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【００８９】
実施例１〜４で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが４×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【００９０】
比較例１
還元抑制層を設けなかった他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表１に示す。
比較例１で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが５０ｍΩｃｍ２であり、リーク電流Ｉｒが２×１００Ａ／ｃｍ２であり、実施例１〜４と比較していずれも高い値を示した。【００９１】
【表１】
2017111173.tif 000003
【００９２】
実施例５〜８
ショットキー電極層と還元抑制層の組成を表２に記載の通りに変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表２に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【００９３】
実施例５〜８で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１０ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【００９４】
【表２】
2017111173.tif 000004
【００９５】
実施例９〜１１
ショットキー電極層の膜厚を表３に記載の通りに変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表３に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【００９６】
実施例９、１０で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが３×１０−７Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。実施例１１で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１０ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが３×１０−７Ａ／ｃｍ２であり、良好なダイオード特性を示した。【００９７】
【表３】
2017111173.tif 000005
【００９８】
実施例１２〜１４
オーミック電極層の成膜条件をＤＣ５０Ｗとし、ショットキー電極層と還元抑制層の組成を表４に記載の通りに変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表４に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【００９９】
実施例１２で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが９×１０−６であり、良好なダイオード特性を示した。実施例１３、１４で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、リーク電流Ｉｒはそれぞれ１×１０−２Ａ／ｃｍ２、１×１０−１Ａ／ｃｍ２であり、良好なダイオード特性を示した。【０１００】
【表４】
2017111173.tif 000006
【０１０１】
実施例１５〜１８
基板を表５に示す半導体基板に変更した他は、実施例１と同様にしてショットキーバリアダイオードを作製した。
オン抵抗及びリーク電流の評価はオーミック電極側が露出している部分プローブを接地してグラウンドに接続し、他のプローブをバッファー電極層側に接地して電圧を変化させて測定を行った。その他の評価方法は実施例１と同様に行った。結果を表５に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【０１０２】
（基板の表面ラフネスの測定）
基板の表面ラフネスは、作製したショットキーバリアダイオードを断面ＴＥＭ（透過電子顕微鏡）像とＥＤＸ（エネルギー分散型Ｘ線分光法）により観察して取得した。具体的に、ＥＤＸにて表５に示す各基板の構成元素が検出されたエリアを基板と定義し、さらに断面ＴＥＭ像において基板とオーミック電極層のコントラストの違いから界面を定義した。膜厚と垂直方向に１０μｍのエリアの断面ＴＥＭ像に対し、基板界面の凹凸に対し算術平均粗さＲａを下記式（１）式から算出して表面ラフネス層の厚みと定義した。結果を表５に示す。
【数１】
2017111173.tif 000007
ｌ：膜厚と垂直方向の観察エリアの長さ（１０μｍ）
ｆ（ｘ）：界面の凹凸を現す関数【０１０３】
（基板の結晶性の評価）
基板の結晶性は、電子顕微鏡（ＪＥＯＬ社製：ＪＥＭ−２８００）によって得られた電子線回折像により評価した。電子線の照射エリアは基板断面に対し直径１０ｎｍ以上の領域より回折像を取得した。回折像においてスポット形状が観察されたものを単結晶、リング形状に観察されたものを多結晶と判断した。結果を表５に示す。【０１０４】
実施例１５〜１７で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−９Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。実施例１８で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−１Ａ／ｃｍであり、良好なダイオード特性を示した。【０１０５】
【表５】
2017111173.tif 000008
【０１０６】
実施例１９〜２２
基板を表６に示す絶縁性基板に変更した他は実施例１５と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表６に示す。
金属酸化物半導体層のフリーキャリア濃度は、いずれも５×１０１６ｃｍ−３であった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【０１０７】
実施例１９〜２２で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが１×１０−７Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【０１０８】
【表６】
2017111173.tif 000009
【０１０９】
実施例２３〜２６
金属酸化物半導体層の成膜を、表７に示す金属組成比（原子比）の金属酸化物半導体とし、成膜時導入ガスを表７に記載のようにした他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表７に示す。
金属酸化物半導体層のフリーキャリア濃度は、表７に示す通りであった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【０１１０】
実施例２３〜２６で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−９Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【０１１１】
【表７】
2017111173.tif 000010
【０１１２】
実施例２７〜３０
金属酸化物半導体層の成膜時導入ガスとその比率を表８に記載の通り変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表８に示す。
金属酸化物半導体層のフリーキャリア濃度は、表８に示す通りであった。ショットキー電極層のキャリア濃度は、いずれも１×１０２０ｃｍ−３であった。【０１１３】
実施例２７及び２８の金属酸化物半導体層の水素原子濃度は８×１０２０ｃｍ−３、５×１０２１ｃｍ−３であった。実施例２７、２８で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが１×１０−９Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。
実施例２９、３０の金属酸化物半導体層の水素原子濃度は４×１０１５ｃｍ−３、８×１０１６ｃｍ−３であった。実施例１９、２０で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが８×１０−１Ａ／ｃｍ２、５×１０−２Ａ／ｃｍ２であり、良好なダイオード特性を示した。【０１１４】
【表８】
2017111173.tif 000011
【０１１５】
実施例３１
オーミック電極層の組成を表９に示すように変更した他は実施例１と同様にしてショットキーバリアダイオードを作製し、評価した。結果を表１に示す。
金属酸化物半導体層のフリーキャリア濃度は５×１０１６ｃｍ−３であった。
ショットキー電極層のキャリア濃度は１×１０２０ｃｍ−３であった。【０１１６】
実施例３１で得られたショットキーバリアダイオードは、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−９Ａ／ｃｍ２であり、良好なダイオード特性を示した。【０１１７】
【表９】
2017111173.tif 000012
【０１１８】
表１〜９から、本発明の積層体を用いた半導体素子（ショットキーバリアダイオード）は、順方向のオン抵抗が極めて小さいことが分かる。また、逆方向のリーク電流も十分に少ないことが分かる。
【産業上の利用可能性】
【０１１９】
本発明の積層体は、パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子等の半導体素子に用いることができ、この素子を用いた電子回路は、電気機器、電子機器、電動車両等に用いることができる。【０１２０】
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
【図１】
2017111173.tif 000013
【図２】
2017111173.tif 000014
【図３】
2017111173.tif 000015
【図４】
2017111173.tif 000016
【図５】
2017111173.tif 000017
【図６】
2017111173.tif 000018
【図７】
2017111173.tif 000019
【図８】
2017111173.tif 000020
【図９】
2017111173.tif 000021
【図１０】
2017111173.tif 000022
【図１１】
2017111173.tif 000023
【図１２】
2017111173.tif 000024
【図１３】
2017111173.tif 000025
【図１４】
2017111173.tif 000026
【国際調査報告】
2017111173.tif 000027
2017111173.tif 000028
2017111173.tif 000029
2017111173.tif 000030