【事件の表示】
　特許第６０２４０７５号発明「半導体装置およびその製造方法」の特許異議申立事件について、次のとおり決定する。
【結　論】
　特許第６０２４０７５号の請求項１ないし４に係る特許を維持する。
【理　由】
第１　手続の経緯
　特許第６０２４０７５号（以下，「本件特許」という。）の請求項１ないし４に係る特許についての出願は，平成２２年７月３０日（以下，「本件出願日」という。）に特許出願され，平成２８年１０月２１日に特許の設定登録がされ，その後，その特許について，特許異議申立人吉川大次郎により特許異議の申立てがされたものである。
　
第２　本件特許発明
　本件特許の請求項１ないし４に係る発明（以下，それぞれ「本件特許発明１」ないし「本件特許発明４」という。）は，それぞれ，その特許請求の範囲の請求項１ないし４に記載された事項により特定される次のとおりのものである。
１　本件特許発明１
「【請求項１】
　シリコン基板上に，ＡｌＮ層と前記ＡｌＮ層上に設けられたＡｌＧａＮ層とからなるバッファ層を形成する工程と，
　前記バッファ層上にＭＯＣＶＤ法によって炭素がドーピングされた第１のＧａＮ層を形成する工程と，
　前記第１のＧａＮ層の上面に接してＭＯＣＶＤ法によって第２のＧａＮ層を形成する工程と，
　前記第２のＧａＮ層上に，ＧａＮよりもバンドギャップが大きい電子供給層を形成する工程と，を有し，
　前記第１のＧａＮ層を形成する工程のＶ／ＩＩＩ比は，前記第２のＧａＮ層を形成する工程のＶ／ＩＩＩ比よりも低く，
　前記第２のＧａＮ層の厚さは，前記第１のＧａＮ層の厚さよりも厚く，
　前記第１のＧａＮ層の厚さは，５００ｎｍ以下であることを特徴とする半導体装置の製造方法。」
２　本件特許発明２
「【請求項２】
　前記第１のＧａＮ層と前記第２のＧａＮ層とを，ＮＨ３とＴＭＧとを原料ガスに用いたＭＯＣＶＤ法によって形成することを特徴とする請求項１記載の半導体装置の製造方法。」
３　本件特許発明３
「【請求項３】
　前記第１のＧａＮ層を形成する工程のＮＨ３分圧は，前記第２のＧａＮ層を形成する工程のＮＨ３分圧よりも低いことを特徴とする請求項２記載の半導体装置の製造方法。」
４　本件特許発明４
「【請求項４】
　前記第２のＧａＮ層に含まれる炭素の濃度は，１．０×１０１７Ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。」
　
第３　申立理由の概要
１　特許異議申立人の主張
　特許異議申立人は，下記２の証拠方法を提出し，本件特許発明１ないし３は，当業者が甲第１号証ないし甲第５号証に記載された発明に基づいて容易に発明をすることができたものであり，本件特許発明４は，当業者が甲第１号証ないし甲第６号証に記載された発明に基づいて容易に発明をすることができたものであるから，本件特許の請求項１ないし４に係る特許は特許法第２９条第２項の規定に違反してされたものである旨主張している。
２　証拠方法
甲第１号証：特開２００９−２４６０４５号公報
甲第２号証：特開２００６−１４７６６３号公報
甲第３号証：特開２００５−１５８８８９号公報
甲第４号証：特開２００８−２４４０３６号公報
甲第５号証：特開２００９−１５８８０４号公報
甲第６号証：特開２００７−２５１１４４号公報
　
第４　甲号証の記載
１　甲第１号証の記載と甲１発明
（１）甲第１号証
　甲第１号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。（下線は当審において付加した。以下同じ。）
　ア　「【技術分野】
【０００１】
　本発明は，窒化物（ＧａＮ）系化合物半導体による
電界効果トランジスタ及びその製造方法
　イ　「【００３３】
　次に，上記したショットキーダイオードを接続した本電界効果トランジスタの製造方法について説明する。
【００３４】
　図５は，図３で示した第１の実施形態に係る本
電界効果トランジスタの製造方法
【００３５】
　最初に，例えばＳｉＣ又はサファイア等の基板上に下部半導体層１１を形成し，この下部半導体層１１の上に電子走行層１２と電子供給層１３により形成される半導体動作層を形成し，その半導体動作層１２，１３の上に，図５（ａ）に示すような，半導体動作層１２，１３とオーミック接続するソース電極Ｓとドレイン電極Ｄを形成するのである。
【００３６】
　尚，図５（ａ）に至る工程は，当業者にとって公知であるが，以下，その一例を簡単に説明する。最初に，
シリコン（Ｓｉ）
からなる基板を，例えば有機金属気層成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）装置にセットし，
トリメチルガリウム（ＴＭＧａ）と，トリメチルアルミニウム（ＴＭＡｌ）と，ＮＨ
３
と，を，それぞれ５８μｍｏｌ／ｍｉｎ，１００μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入し，
上記基板上に，ＡｌＮ層，バッファ層，アンドープ−ＧａＮからなる下部半導体層１１を，順次エピタキシャル成長により形成する。次に，ＴＭＧａとＮＨ
３
を，それぞれ１９μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入し，
下部半導体層１１上に，アンドープＧａＮからなる電子走行層１５をエピタキシャル成長させる。
電子走行層１２の上に
アンドープ−ＡｌＧａＮからなる電子供給層１３をエピタキシャル成長させ，
【００３７】
　ここで，上記した
下部半導体層１１を構成するバッファ層は，例えば，厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層だけ積層したものとする。
下部半導体層，電子走行層１２，
の厚さは，
５０ｎｍ，１００ｎｍ，
程度とする。
（２）甲１発明
　前記（１）より，甲第１号証には次の発明（以下，「甲１発明」という。）が記載されていると認められる。
「電界効果トランジスタの製造方法であって，シリコン基板をＭＯＣＶＤ装置にセットし，シリコン基板上に，ＡｌＮ層，バッファ層，アンドープ−ＧａＮ層を，順次エピタキシャル成長により形成し，次にアンドープＧａＮからなる電子走行層をエピタキシャル成長させ，電子走行層上にアンドープ−ＡｌＧａＮからなる電子供給層をエピタキシャル成長させるもので，アンドープ−ＧａＮ層は，ＴＭＧａ，ＴＭＡｌ，ＮＨ３を，それぞれ５８μｍｏｌ／ｍｉｎ，１００μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入して成長させ，電子走行層は，ＴＭＧａとＮＨ３を，それぞれ１９μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入して成長させ，バッファ層は，厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したものであり，アンドープ−ＡｌＧａＮ層と電子走行層の厚さは，それぞれ５０ｎｍ，１００ｎｍ程度とすること。」
２　甲第２号証の記載
（１）甲第２号証
　甲第２号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。
　ア　「【技術分野】
【０００１】
　本発明は，
ＧａＮを含むバッファ層を有するトランジスタ構造の化合物半導体装置及びその製造方法
　イ　「【００２３】
　Ｇａ空孔量及び炭素濃度を低減させる具体的な制御方法としては，電子走行層となる
ＧａＮ層を例えばＭＯＶＰＥ法により成長形成する場合，
Ｖ／ＩＩＩ比が１００００より小さいと炭素濃度を十分に低減させることができず，
　ウ　「【００３０】
　このＧａＮ−ＨＥＭＴは，先ず，サファイア，ＳｉＣ，ＧａＮ或いはＳｉ等，ここでは
ＳｉＣ基板１上に，電子走行層を含むバッファ層１１と，電子供給層となるＡｌＧａＮ層１３と，ｎ型ＧａＮ層１０とが積層されている。
【００３１】
　
バッファ層１１は，ＡｌＮ層２と，ＡｌＧａＮ層３と，ＧａＮ層４とが連続的に積層成長されて構成されている。
　ＡｌＮ層２は，膜厚が１０ｎｍ〜１００ｎｍの範囲内の値，ここでは２０ｎｍ程度とされており，酸素濃度が１×１０13／ｃｍ3〜１×１０19／ｃｍ3の範囲内の値に抑えられている。ＡｌＮ層２においては，Ｇａを１％〜８０％の範囲内の値，例えば５０％程度混入させるようにしても良い。これにより，酸素濃度が例えば１×１０18／ｃｍ3程度まで減少し，電流ドリフトの回復時間が更に向上する。
【００３２】
　
ＡｌＧａＮ層３は，ＧａＮ層４の成長時におけるＳｉの混入を抑制するために設けられており，膜厚が１０ｎｍ〜２００ｎｍの範囲内の値，ここでは３０ｎｍ程度とされており，
ＡｌＮ層２とＧａＮ層４との間に言わばＧａＮ層４の初期層としてＡｌＧａＮ層３を形成することにより，ＡｌＧａＮ中のＡｌがＡｌＧａＮの横方向成長時にＳｉの混入が抑制される。
【００３３】
　なお，Ｓｉ混入を抑制する層として，ＡｌＧａＮ層３の代わりに，ＡｌＧａＩｎＮ層を形成しても良い。Ｉｎを含むＡｌＧａＩｎＮ層を形成することにより，（Siの混入抑制　）という利点がある。この場合，Ａｌx［ＧａyＩｎ(1-y)］(1-x)Ｎにおいて，例えば０＜ｘ＜０．３，０＜ｙ＜０．１である。
【００３４】
　
ＧａＮ層４は，電子走行層として機能する
【００３５】
　
ＧａＮ層４の膜厚は，５００ｎｍ〜５０００ｎｍの範囲内の値，ここでは１０００ｎｍ程度とされている。
（２）甲２技術事項
　前記（１）より，甲第２号証には次の事項（以下，「甲２技術事項」という。）が記載されていると認められる。
「ＧａＮ層をＭＯＶＰＥ法により成長形成する場合，Ｖ／ＩＩＩ比が１００００より小さいと炭素濃度を十分に低減させることができないこと。」
（３）甲２バッファ層発明
　前記（１）より，甲第２号証には次の発明（以下，「甲２バッファ層発明」という。）が記載されていると認められる。
「ＳｉＣ基板上のバッファ層は，ＡｌＮ層とＡｌＧａＮ層とＧａＮ層とが連続的に積層成長されて構成され，ＡｌＧａＮ層はＧａＮ層の成長時におけるＳｉの混入を抑制するために設けられており，ＧａＮ層は，電子走行層として機能するもので膜厚は１０００ｎｍ程度であること。」
３　甲第３号証の記載
（１）甲第３号証
　甲第３号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。
　ア　「【実施例１】
【０００９】
図１は本発明の実施例１に従う半導体素子としてのHEMTの１部を概略的に示す。HEMTは周知のようにソース電極とドレイン電極との間を流れる電流を制御することが可能な半導体制御素子の１種である。HEMTを構成する板状基体１は，
シリコンから成るサブストレート即ち基板２とバッファ領域３とHEMTの主要部を構成するための主半導体領域４とから成る。バッファ領域３は第１，第２及び第３の層Ｌ１，Ｌ２，Ｌ３から成る複合層領域５の複数の積層体即ち多層構造体からなる。HEMTを構成するための主半導体領域４はHEMTを構成するための電子走行層６と電子供給層７とを有している。
・・・
【００１１】
　
バッファ領域３は基板２と主半導体領域４との間に配置されており，主半導体領域４の結晶性及び平坦性の改善に寄与せる。バッファ領域３を構成する第１，第２及び第３の層Ｌ１，Ｌ２，Ｌ３から成る複合層領域５は好ましくは２〜２００，より好ましくは２０〜８０回繰返して配置される。この実施例１では２０個の複合層領域５を有するが，図示の都合上一部のみが示されている。
【００１２】
Ｓｉ基板２の上及び第３の層Ｌ３の上に配置された第１の層Ｌ１のそれぞれは，Ｓｉ基板２の線膨張係数と主半導体領域４の線膨張係数との間の線膨張係数を有する材料で形成することが望ましい。第１の層Ｌ１と主半導体領域４と間の線膨張係数の差が小さいと，窒化物系化合物半導体から成る主半導体領域４のクラックや転位が少なくなる。
化学式　ＡｌxＭyＧａ1-x-yＮ
　　　　　ここで，前記Ｍは，Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素，
　　　　　　前記ｘ及びｙは，　０＜ｘ≦１，
　　　　　　　　　　　　　　　０≦ｙ＜１，
　　　　　　　　　　　　　　　ｘ＋ｙ≦１
を満足する数値，
で示される材料で形成される。即ち，
第１の層Ｌ１は，Ａｌ（アルミニウム）を含む窒化物系化合物半導体であって，例えばＡｌＮ（窒化アルミニウム）
【００１３】
第１の層Ｌ１の上に配置された第２の層Ｌ２は，バッファ領域３の緩衝機能を更に高めるためのものであって，Ａｌを含まない
化学式　ＡｌaＭbＧａ1-a-bＮ
　　　　　ここで，前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素，
　　　　　前記ａ及びｂは，　０≦ａ＜１，
　　　　　　　　　　　　　　０≦ｂ＜１，
　　　　　　　　　　　　　　ａ＋ｂ≦１，
　　　　　　　　　　　　　　ａ＜ｘ
を満足させる数値，
で示される材料で形成される。即ち，
第２の層Ｌ２は，例えばＧａＮ（窒化ガリウム）
【００１４】
　
第２の層Ｌ２の上に配置された第３の層Ｌ３は２次元電子ガスの発生を抑制又は阻止するための層
化学式　ＡｌiＢjＧａ1-i-jＮ
　　　　　ここで，ｉ，ｊは，　０＜ｉ＜１，
　　　　　　　　　　　　　　　０≦ｊ＜１，
　　　　　　　　　　　　　　　ｉ＋ｊ≦１，
　　　　　　　　　　　　　　　ａ＜ｉ＜ｘ
を満足させる数値，
で示される材料から成る。即ち，
第３の層Ｌ３は，例えばＡｌＧａＮ（窒化ガリウム　アルミニウム）
・・・
【００１６】
HEMT素子のための主半導体領域４は，不純物非ドープの
GaNから成る電子走行層６
　イ　「【実施例２】
【００２９】
　次に，図６及び図７を参照して実施例２のHEMTを説明する。但し，図６及び図７において，図１及び図２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００３０】
図６の
実施例２のHEMTは，図１のバッファ領域３に第４の層L４を付加したバッファ領域３を設け，この他は図１と同一に構成したものである。付加した第４の層L４は第１の層L１と第２の層L２との間に配置されている。
この第４の層L４は，
化学式　ＡｌmＭnＧａ1-m-nＮ
　　　　　　　ここで，前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素，
　　　　　　　　前記ｍ及びｎは　０＜ｍ＜１，
　　　　　　　　　　　　　　　　０≦ｎ＜１，
　　　　　　　　　　　　　　　　ｍ＋ｎ≦１
　　　　　　　　　　　　　　　　ａ＜ｍ＜ｘ
を満足させる任意の数値，
で示される材料から成ることが望ましい。即ち，
第４の層Ｌ４は，第３の層Ｌ３と同様に例えばＡｌＧａＮ（窒化ガリウム　アルミニウム）
【００３１】
　第４の層Ｌ４のＡｌの割合ｍは第４の層Ｌ４の厚み方向の全てにおいて同一でもよいが，好ましくは図３とは逆に基板２に最も近い第１の位置Ｐ１から基板２から最も遠い第２の位置Ｐ２に向かって徐々に又は階段状に減少していることが望ましい。また，第１の位置Ｐ１のＡｌの割合を第１の層Ｌ１のＡｌの割合ｘと同一とし，第２の位置Ｐ２のＡｌの割合を第２の層Ｌ２のＡｌの割合ａと同一にすることが望ましい。第４の層Ｌ４のＡｌの割合ｍが図３とは逆に徐々に又は階段状に変化する場合における第４の層Ｌ４のＡｌの割合の平均値は第１の層Ｌ１のＡｌの割合ｘと第２の層Ｌ２のＡｌの割合ａとの間の値となる。
【００３２】
　図６の第１，第４，第２及び第３の層
Ｌ１，Ｌ４，Ｌ２，Ｌ３の積層された複合層領域５ａを繰り返して配置することによってされバッファ領域３ａが形成されている。
（２）甲３バッファ領域発明
　前記（１）より，甲第３号証には次の発明（以下，「甲３バッファ領域発明」という。）が記載されていると認められる。
「シリコン基板とバッファ領域とGaNからなる電子走行層とから成るＨＥＭＴのバッファ領域であって，バッファ領域は，ＡｌＮの第１の層，ＡｌＧａＮの第４の層，ＧａＮの第２の層，ＡｌＧａＮの第３の層の積層された複合層領域を２０回繰り返して配置されていること。」
４　甲第４号証の記載
（１）甲第４号証
　甲第４号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。
　ア　「【００１９】
　以下に，本発明を実施するための最良の形態を，
バッファ層がＧａＮであり，チャネル層がＩｎＡｌＧａＮであり，
　イ　「【００２７】
　ここでまずバッファ層については，上記のポテンシャル高さの関係を満たすのと同時にチャネル層に二次元電子ガスを発生させない事が求められる。そのため，自発分極やピエゾ分極が小さい組成領域を使用しなければならず，ＩｎａＡｌｂＧａ１−ａ−ｂＮバッファ層（０≦ａ，０≦ｂ，ａ＋ｂ＜１）においては，ａおよびｂが０≦ａ≦０.０５かつ０≦ｂ≦０.０５の範囲で使用することが望ましい。究極的には特にＧａＮバッファ層（ａ＝ｂ＝０）とする。」
　ウ　「【００３６】
　Ｓｉ(１１１)基板１をＲＣＡ法もしくはフッ酸溶液で洗浄し，清浄表面を得る。次に，ＭＯＣＶＤ装置に洗浄済
シリコン基板を装填し
最初にＡｌＮバッファ層２”を結晶成長し，次にＡｌＧａＮバッファ層２’をシリコン基板に近い方から順にＡｌ組成を減らしていきながら成長し，次に成長するＧａＮバッファ層２とのつながりを良くする。次にＧａＮバッファ層２を１μｍ成長する。次に，Ｉｎ
０．１５
Ａｌ
０．０２
Ｇａ
０．８３
Ｎチャネル層３を１０ｎｍ成長した後
（２）甲４バッファ層発明
　前記（１）より，甲第４号証には次の発明（以下，「甲４バッファ層発明」という。）が記載されていると認められる。
「シリコン基板上に，ＡｌＮバッファ層を結晶成長し，次にＡｌＧａＮバッファ層を成長し，次にＧａＮバッファ層を１μｍ成長し，次にＩｎＡｌＧａＮチャネル層を成長させること。」
５　甲第５号証の記載
（１）甲第５号証
　甲第５号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。
　ア　「【０００５】
　上記問題を解決するための手段としては，前記
Si基板と窒化物半導体層との間にバッファ層を形成することで，クラックを抑制する技術が知られている。
Si基板の上に，窒化物半導体からなる中間層を設け，組成的に勾配を付けたAl
X
Ga
1-X
N等からなるバッファ層を形成し，該転移層の上に窒化ガリウムを形成してなる半導体材料が挙げられる。
　イ　「【００５０】
（比較例１）
　比較例１は，図４に示すように，図１の半導体材料と同様の条件により，前記
Si基板１０上に，AlNからなる第一中間層２０を形成し，その上にAlGaNからなる第二中間層２１を形成し，その上に前記組成傾斜層３０を形成することなく，AlNからなる高Al含有層４１（膜厚5nm）とAl
0.15
Ga
0.85
Nからなる低Al含有層４２（膜厚20nm）を交互に160層ずつ，計320層積層させた超格子複合層４０を形成し，その上に厚さ１μmのGaN層
（２）甲５バッファ層発明
　前記（１）より，甲第５号証には，次の発明（以下，「甲５バッファ層発明」という。）が記載されていると認められる。
「Si基板上に，AlNからなる第一中間層を形成し，その上にAlGaNからなる第二中間層を形成し，その上にAlN層とAlGaN層を交互に計320層積層させた超格子複合層を形成し，その上に厚さ１μｍのGaN層を形成すること。」
６　甲第６号証の記載
（１）甲第６号証
　甲第６号証は，本件出願日前に日本国内において頒布された刊行物であって，次のとおりの記載がある。
「【００３１】
（実施の形態１）
　まず，本発明の実施の形態１にかかる半導体素子について説明する。図１は，本実施の形態１にかかる半導体素子としてのＨＥＭＴ１の構成を示す断面図である。図１に示すように，
ＨＥＭＴ１は，サファイア，ＳｉまたはＳｉＣ等からなる基板２上に，バッファ層を介して積層された化合物半導体層を備える。具体的には，基板２上に，低温形成したＧａＮからなる低温バッファ層３と，ＧａＮからなるバッファ層４と，ＧａＮからなる電子走行層５と，ＡｌＧａＮからなる電子供給層６とをこの順に積層して形成されたヘテロ接合構造を有する。
・・・
【００４４】
　以上のことから，本実施の形態１にかかるＨＥＭＴ１では，バッファ層４は，ドーピングされた炭素濃度が１×１０17ｃｍ-3以上，１×１０20ｃｍ-3以下となるように形成され，電子走行層５は，層厚が０．０５μｍ以上，１μｍ以下となるように形成されている。これによって，ＨＥＭＴ１では，バッファ層４が電流コラプスを悪化させることなく高抵抗化され，バッファ層４中に発生するリーク電流が低減されている。なお，
電子走行層５は，この層の不純物濃度に起因して電流コラプスが発生しないように，高純度のＧａＮによって形成されており，具体的には，その炭素濃度は１×１０
17
ｃｍ
-3
以下とされている。
【００４５】
　ここで，ＨＥＭＴ１の製造工程について説明する。
ＨＥＭＴ１は，基板２上に，ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって窒化物系化合物半導体層を積層して形成される。
（２）甲６発明
　前記（１）より，甲第６号証には，次の発明（以下，「甲６発明」という。）が記載されていると認められる。
「ＨＥＭＴにおいて，ＧａＮからなる低温バッファ層とＧａＮからなるバッファ層を有し，電子走行層は高純度のＧａＮによってＭＯＣＶＤ法によって形成されており，その炭素濃度は１×１０17ｃｍ-3以下とされていること。」
　
第５　申立理由についての判断
１　本件特許発明１について
（１）本件特許発明１と甲１発明との対比
　ア　甲１発明の「シリコン基板上に，ＡｌＮ層，バッファ層・・・を，順次エピタキシャル成長により形成し」は，下記相違点１を除いて，本件特許発明１の「ＡｌＮ層と前記ＡｌＮ層上に設けられたバッファ層を形成する工程」に相当する。
　イ　甲１発明は，「ＭＯＣＶＤ装置」を用いるから，「ＭＯＣＶＤ法によって形成する」ものであり，すると，甲１発明の「・・・バッファ層，アンドープ−ＧａＮ層を，順次エピタキシャル成長により形成し」は，下記相違点２を除いて，本件特許発明１の「前記バッファ層上にＭＯＣＶＤ法によって第１のＧａＮ層を形成する工程」に相当する。
　ウ　甲１発明の「次にアンドープＧａＮからなる電子走行層をエピタキシャル成長させ」は，前記イを考慮すると，本件特許発明１の「前記第１のＧａＮ層の上面に接してＭＯＣＶＤ法によって第２のＧａＮ層を形成する工程」に相当する。
　エ　甲１発明の「電子走行層上にアンドープ−ＡｌＧａＮからなる電子供給層をエピタキシャル成長させる」は，ＡｌＧａＮはＧａＮよりもバンドギャップが大きいから，前記ウを考慮すると，本件特許発明１の「前記第２のＧａＮ層上に，ＧａＮよりもバンドギャップが大きい電子供給層を形成する工程」に相当する。
　オ　甲１発明において，「アンドープ−ＧａＮ層は，ＴＭＧａ，ＴＭＡｌ，ＮＨ３を，それぞれ５８μｍｏｌ／ｍｉｎ，１００μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入して成長させ，電子走行層は，ＴＭＧａとＮＨ３を，それぞれ１９μｍｏｌ／ｍｉｎ，１２ｌ／ｍｉｎの流量で導入して成長させ」るから，両工程におけるＶ／ＩＩＩ比を検討すると，分母は，アンドープ−ＧａＮ層の成長工程においては５８μｍｏｌ／ｍｉｎで，電子走行層の成長工程における１９μｍｏｌ／ｍｉｎより大きいから，Ｖ／ＩＩＩ比については，アンドープ−ＧａＮ層の成長工程における方が低くなると認められる。してみると，前記イ及びウの関係を考慮すると，甲１発明においては本件特許発明１における「前記第１のＧａＮ層を形成する工程のＶ／ＩＩＩ比は，前記第２のＧａＮ層を形成する工程のＶ／ＩＩＩ比よりも低く」を満たすと認められる。
　カ　甲１発明において，「アンドープ−ＡｌＧａＮ層と電子走行層の厚さは，それぞれ５０ｎｍ，１００ｎｍ程度とすること」から，前記イ及びウの関係を考慮すると，本件特許発明１の「前記第２のＧａＮ層の厚さは，前記第１のＧａＮ層の厚さよりも厚く，前記第１のＧａＮ層の厚さは，５００ｎｍ以下であること」を満たすと認められる。
　キ　甲１発明の「電界効果トランジスタの製造方法」は，下記相違点１及び２を除いて，本件特許発明１の「半導体装置の製造方法」に相当する。
　ク　すると，本件特許発明１と甲１発明とは，下記ケの点で一致し，下記コの点で相違すると認められる。
　ケ　一致点
「シリコン基板上に，ＡｌＮ層と前記ＡｌＮ層上に設けられたバッファ層を形成する工程と，
　前記バッファ層上にＭＯＣＶＤ法によって第１のＧａＮ層を形成する工程と，
　前記第１のＧａＮ層の上面に接してＭＯＣＶＤ法によって第２のＧａＮ層を形成する工程と，
　前記第２のＧａＮ層上に，ＧａＮよりもバンドギャップが大きい電子供給層を形成する工程と，を有し，
　前記第１のＧａＮ層を形成する工程のＶ／ＩＩＩ比は，前記第２のＧａＮ層を形成する工程のＶ／ＩＩＩ比よりも低く，
　前記第２のＧａＮ層の厚さは，前記第１のＧａＮ層の厚さよりも厚く，
　前記第１のＧａＮ層の厚さは，５００ｎｍ以下であることを特徴とする半導体装置の製造方法。」
　コ　相違点
（ア）相違点１
　本件特許発明１の「バッファ層」は，「ＡｌＮ層と前記ＡｌＮ層上に設けられたＡｌＧａＮ層とからなるバッファ層」であるのに対し，甲１発明の「バッファ層」はＡｌＮ層上の「厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したもの」である点。
（イ）相違点２
　本件特許発明１の「第１のＧａＮ層」は「炭素がドーピングされた」ものであるのに対し，甲１発明の「アンドープ−ＧａＮ層」は「炭素がドーピングされた」ものであるか不明である点。
（２）判断
　ア　相違点１について検討する。
　甲１発明において「ＡｌＮ層」と「厚さ２００ｎｍ／２０ｎｍのＧａＮ／ＡｌＮ複合層を８層積層したものであるバッファ層」は，「シリコン基板」と「厚さ５０ｎｍ程度」の「アンドープ−ＧａＮ層」との間にあって，両者をバッファ（緩衝）する機能（以下，「本件機能」という。）を果たしていると認められる。
　イ　一方，甲２バッファ層発明は，ＳｉＣ基板上のバッファ層であり，電子走行層として機能する膜厚１０００ｎｍのＧａＮ層との間をバッファするもので，本件機能と共通する機能を有していない。
　ウ　甲３バッファ領域発明は，解決手段が「バッファ領域は，ＡｌＮの第１の層，ＡｌＧａＮの第４の層，ＧａＮの第２の層，ＡｌＧａＮの第３の層の積層された複合層領域を２０回繰り返して配置されている」もので，相違点１に係る構成とは異なるものである。
　エ　甲４バッファ層発明は，ＡｌＧａＮバッファ層と１μｍのＧａＮバッファ層とが相まって，シリコン基板とＩｎＡｌＧａＮチャネル層との間をバッファするものであり，本件機能と共通する機能を有していない。
　オ　甲５バッファ層発明は，Si基板と厚さ１μｍのGaN層の間をバッファするものであり本件機能と共通の機能を有せず，解決手段も320層の超格子複合層であり，相違点１に係る構成とは異なるものである。
　カ　甲６発明は，ＧａＮからなるバッファ層を開示するが，相違点１に係る構成とは異なるものである。
　キ　よって，相違点１について，甲第２号証ないし甲第６号証には，本件機能と共通の機能が開示されておらず同各甲号証に記載された発明を甲１発明において採用する動機づけに欠け，又は，そもそも相違点１に係る構成が開示されていない。そして，本件特許発明１は，相違点１に係る構成を備えることにより，「シリコン基板上にバッファ層を介して形成されるＧａＮ層を高品質にすることができる」（本件特許明細書段落【００１４】）という格別の効果を奏するものである。してみると，相違点２について検討するまでもなく，本件特許発明１は，当業者が甲第１号証ないし甲第６号証に記載された発明に基づいて容易に発明をすることができたとはいえない。
（３）まとめ
　したがって，本件特許発明１は，当業者が甲第１号証ないし甲第６号証に記載された発明に基づいて容易に発明をすることができたものではないから，本件特許の請求項１に係る特許は特許法第２９条第２項の規定に違反してされたものではない。
２　本件特許発明２ないし４について
　本件特許発明１を引用した本件特許発明２ないし４についても，本件特許発明１の発明特定事項をすべて含むものであるから，本件特許発明１と同様に，当業者が甲第１号証ないし甲第６号証に記載された発明に基づいて容易に発明をすることができたものではない。よって，本件特許の請求項２ないし４に係る特許は特許法第２９条第２項の規定に違反してされたものではない。
３　まとめ
　前記１及び２のとおり， 特許異議申立ての理由及び証拠によっては，請求項１ないし４に係る各特許を取り消すことはできない。
【異議決定日】
平成２９年７月４日（２０１７．７．４）