(57)【要約】  基板（１）上に半導体層（２，３）が形成されている。半導体層（３）上にゲート電極（４）、ソース電極（５）及びドレイン電極（６）が形成されている。第１のパッシベーション膜（７）がゲート電極（４）及び半導体層（３）を覆っている。ソースフィールドプレート（９）が第１のパッシベーション膜（７）上に形成され、ソース電極（５）からゲート電極（４）とドレイン電極（６）との間まで延びている。第２のパッシベーション膜（１０）が第１のパッシベーション膜（７）及びソースフィールドプレート（９）を覆っている。ソースフィールドプレート（９）のドレイン電極（６）側の端部が丸く湾曲加工されている。
2018078892.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された半導体層と、
前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、
前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、
前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、
前記ソースフィールドプレートの前記ドレイン電極側の端部は丸く湾曲加工されていることを特徴とする化合物半導体デバイス。
【請求項２】
前記ソースフィールドプレートの前記端部は逆テーパー状であることを特徴とする請求項１に記載の化合物半導体デバイス。
【請求項３】
基板上に半導体層を形成する工程と、
前記半導体層上にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜上に、前記ドレイン電極から前記ゲート電極と前記ドレイン電極との間まで延びたレジストを成膜する工程と、
前記第１のパッシベーション膜及び前記レジスト上にソースフィールドプレートを形成し、前記レジスト及び前記レジスト上の前記ソースフィールドプレートを除去する工程と、
前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜を形成する工程とを備え、
前記レジストの成膜時に熱処理を行うことで前記レジストを収縮させ、側面が凹状に熱だれした形状とすることを特徴とする化合物半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイス及びそのようなデバイスを簡単に製造することができる製造方法に関する。
【背景技術】
【０００２】
ＭＥＳ−ＦＥＴ又はＨＥＭＴなどの電界効果トランジスタとして化合物半導体デバイスが用いられている（例えば、特許文献１〜４参照）。デバイスが過酷な環境下に曝され、高エネルギー粒子が入射して、パッシベーション膜、ソースフィールドプレート、デバイスの活性領域を通過し基板まで達する場合がある。この時、高エネルギー粒子が通過した軌跡周辺に多量の電子・正孔対が発生し、材料の易動度、再結合速度、印加電圧に応じて拡散、再結合する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２００６−２５３６５４号公報
【特許文献２】日本特開２００８−２４３９４３号公報
【特許文献３】日本特開２０１０−６７６９３号公報
【特許文献４】日本特開２０１５−１７０８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ソースフィールドプレートのドレイン電極側の端部とＡｌＧａＮチャネル層との間に高い電界がかかる。このため、高エネルギーの粒子が入射してパッシベーション膜内に多量の電子・正孔対が発生すると、その部分に導通パスが形成されて破壊に至る。または、半導体内に発生した電子・正孔対の拡散、再結合過程で半導体表面付近の正孔濃度が上昇し、電位の上昇又は正孔電流の増加を引き起こし破壊に至るか、又は劣化し易いという問題があった。同様に、ゲート電極のドレイン電極側の端部とＡｌＧａＮチャネル層との間にも高い電界がかかり、破壊又は劣化しやすいという問題があった。【０００５】
そのため、ソースフィールドプレートの端部をある程度の角度をもって上方に屈曲させることにより、電界を緩和し、デバイスの破壊を防止していた（例えば、特許文献１の図６及び段落００４３、特許文献３の図１Ｂ及び段落００１５参照）。しかし、屈曲部分が存在するため電界緩和効果も限定的である。また、従来の方法では、ソースフィールドプレートを屈曲させるために複雑な工程を追加する必要があり、製造が難しく、製造工程が増加することでコストと製造工期が増加してしまうという問題があった。【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い化合物半導体デバイス及びそのようなデバイスを簡単に製造することができる製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る化合物半導体デバイスは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、前記ソースフィールドプレートの前記ドレイン電極側の端部は丸く湾曲加工されていることを特徴とする。
【発明の効果】
【０００８】
本発明では、ソースフィールドプレートのドレイン電極側の端部が丸く湾曲加工されている。従って、突起部分がなく十分に電界緩和が可能であるため、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る化合物半導体デバイスを示す断面図である。
【図２】比較例に係る化合物半導体デバイスを示す断面図である。
【図３】本発明の実施の形態に係る化合物半導体デバイスの製造工程を示す断面図である。
【図４】本発明の実施の形態に係る化合物半導体デバイスの製造工程を示す断面図である。
【図５】本発明の実施の形態に係る化合物半導体デバイスの製造工程を示す断面図である。
【図６】本発明の実施の形態に係る化合物半導体デバイスの製造工程を示す断面図である。
【図７】比較例に係る化合物半導体デバイスの製造工程を示す断面図である。
【図８】比較例に係る化合物半導体デバイスの製造工程を示す断面図である。
【図９】比較例に係る化合物半導体デバイスの製造工程を示す断面図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施の形態に係る化合物半導体デバイスを示す断面図である。ＳｉＣ基板１上にＧａＮバッファ層２が形成されている。ＧａＮバッファ層２上にＡｌＧａＮチャネル層３が形成されている。ＡｌＧａＮチャネル層３上にゲート電極４、ソース電極５及びドレイン電極６が形成されている。
【００１１】
第１のパッシベーション膜７がゲート電極４及びＡｌＧａＮチャネル層３を覆っている。ソースフィールドプレート９が第１のパッシベーション膜７上に形成され、ソース電極５からゲート電極４とドレイン電極６との間まで延びている。ソースフィールドプレート９は、ゲート電極４とドレイン電極６との間の電界を緩和し高電圧動作を可能にし、さらに寄生容量を低減することで高周波特性を向上させる。デバイス全体を保護するために第２のパッシベーション膜１０が第１のパッシベーション膜７及びソースフィールドプレート９を覆っている。
【００１２】
ソース電極５とドレイン電極６との間に電圧を印加し、ゲート電極４に所望のバイアス電圧を印加した状態でゲート電極４に高周波を入力すると、二次元電子ガス１１内の電子が高速で移動し、ドレイン電極６から増幅された高周波電力が得られるアンプとして動作する。
【００１３】
続いて、本実施の形態に係る化合物半導体デバイスの効果を比較例と比較して説明する。図２は、比較例に係る化合物半導体デバイスを示す断面図である。デバイスに高エネルギー粒子が入射すると第２のパッシベーション膜１０、ソースフィールドプレート９、第１のパッシベーション膜７、ＡｌＧａＮチャネル層３、ＧａＮバッファ層２を通過しＳｉＣ基板１まで達する場合がある。飛来する粒子は重粒子、プロトン、電子、中性子、ミュオンなどであり、１ｋｅＶから１００ＧｅＶ程度のエネルギーを持っている。高エネルギー粒子が通過した軌跡周辺では多量の電子・正孔対が発生する。
【００１４】
通常、電界は急激に角度を持った部分に集中する。従来技術ではソースフィールドプレートの端部が直角であるため、当該端部に電界が集中する。この電界集中を抑制するため、比較例ではソースフィールドプレート９の端部をある程度の角度をもって上方に屈曲させている。しかし、屈曲部分が存在するため電界緩和効果も限定的である。
【００１５】
これに対して、本実施の形態では、ソースフィールドプレート９のドレイン電極６側の端部が逆テーパー状に丸く湾曲加工されている。従って、突起部分がなく十分に電界緩和が可能であるため、高エネルギーの粒子に曝される過酷な環境下においても破壊及び劣化され難い。なお、ソースフィールドプレート９の端部上側を湾曲させてもよいが、半導体から遠いため効果は限定的である。従って、ソースフィールドプレート９の端部は逆テーパー状であることが好ましい。
【００１６】
図３〜６は、本発明の実施の形態に係る化合物半導体デバイスの製造工程を示す断面図である。まず、図３に示すように、ＳｉＣ基板１上にＧａＮバッファ層２及びＡｌＧａＮチャネル層３を順に形成する。ＡｌＧａＮチャネル層３上にゲート電極４、ソース電極５及びドレイン電極６を形成する。ゲート電極４及びＡｌＧａＮチャネル層３を覆う第１のパッシベーション膜７を形成する。
【００１７】
次に、図４に示すように、第１のパッシベーション膜７上に、ドレイン電極６からゲート電極４とドレイン電極６との間まで延びたレジスト１２を成膜する。次に、図５に示すように、第１のパッシベーション膜７及びレジスト１２上にソースフィールドプレート９を形成する。
【００１８】
次に、図６に示すように、レジスト１２及びレジスト１２上のソースフィールドプレート９を除去するリフトオフ工程を行う。レジスト１２を厚く成膜しているため段切が生じ、レジスト１２を除去することで不要な部分も除去される。その後、第１のパッシベーション膜７及びソースフィールドプレート９を覆う第２のパッシベーション膜１０を形成する。
【００１９】
ここで、レジスト１２は、例えば旭化成イーマテリアルズ（株）製のＰＩＭＥＬ（登録商標）の型番ＢＬ−３００である。レジスト１２の成膜時に３５０℃で２時間の熱処理を行うことでレジスト１２を収縮させ、側面が凹状に熱だれした形状とする。この状態でソースフィールドプレート９を成膜すると、ソースフィールドプレート９のドレイン電極６側の端部が逆テーパー状に丸く湾曲加工される。
【００２０】
続いて、本実施の形態に係る製造方法の効果を比較例と比較して説明する。図７〜９は、比較例に係る化合物半導体デバイスの製造工程を示す断面図である。図３の工程を行った後、図７に示すように、第１のパッシベーション膜７上に斜め形状のスペーサ膜１３を形成する。この斜め形状は、レジスト形成後にドライエッチングで等方エッチングすることなどにより形成する。次に、図８に示すように、第１のパッシベーション膜７及びスペーサ膜１３上にソースフィールドプレート９を形成する。次に、図９に示すように、ソースフィールドプレート９を部分的にレジスト１４で覆って、レジスト１４をマスクとしたエッチングにより不要な部分のソースフィールドプレート９を除去する。その後、スペーサ膜１３及びレジスト１４を除去し、図２に示すように第２のパッシベーション膜１０を形成する。
【００２１】
本実施の形態では、ソースフィールドプレート９の端部を直接的に湾曲加工できるため、比較例に比べて工程を１つ削減することができる。このため、製造コスト及び工期を削減することができる。さらに、湾曲加工を簡単に行うことができる。
【符号の説明】
【００２２】
１  ＳｉＣ基板、２  ＧａＮバッファ層、３  ＡｌＧａＮチャネル層、４  ゲート電極、５  ソース電極、６  ドレイン電極、７  第１のパッシベーション膜、８  準導電性薄膜、９  ソースフィールドプレート、１０  第２のパッシベーション膜、１２  レジスト
【図１】
2018078892.tif 000003
【図２】
2018078892.tif 000004
【図３】
2018078892.tif 000005
【図４】
2018078892.tif 000006
【図５】
2018078892.tif 000007
【図６】
2018078892.tif 000008
【図７】
2018078892.tif 000009
【図８】
2018078892.tif 000010
【図９】
2018078892.tif 000011
【手続補正書】
【提出日】平成29年4月26日(2017.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された半導体層と、
前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、
前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、
前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、
前記ソースフィールドプレートは前記ゲート電極から前記ドレイン電極に向かって直線部を有し、前記直線部の前記ドレイン電極側の端部の側面は丸く湾曲加工されていることを特徴とする化合物半導体デバイス。
【請求項２】
前記直線部の前記端部は逆テーパー状であることを特徴とする請求項１に記載の化合物半導体デバイス。
【請求項３】
基板上に半導体層を形成する工程と、
前記半導体層上にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜上に、前記ドレイン電極から前記ゲート電極と前記ドレイン電極との間まで延びたレジストを成膜する工程と、
前記第１のパッシベーション膜及び前記レジスト上にソースフィールドプレートを形成し、前記レジスト及び前記レジスト上の前記ソースフィールドプレートを除去する工程と、
前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜を形成する工程とを備え、
前記レジストの成膜時に熱処理を行うことで前記レジストを収縮させ、側面が凹状に熱だれした形状とすることを特徴とする化合物半導体デバイスの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る化合物半導体デバイスは、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成されたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜と、前記第１のパッシベーション膜上に形成され、前記ソース電極から前記ゲート電極と前記ドレイン電極との間まで延びたソースフィールドプレートと、前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜とを備え、前記ソースフィールドプレートは前記ゲート電極から前記ドレイン電極に向かって直線部を有し、前記直線部の前記ドレイン電極側の端部の側面は丸く湾曲加工されていることを特徴とする。
【手続補正書】
【提出日】平成29年6月26日(2017.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に半導体層を形成する工程と、
前記半導体層上にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜を形成する工程と、
前記第１のパッシベーション膜上に、前記ドレイン電極から前記ゲート電極と前記ドレイン電極との間まで延びたレジストを成膜する工程と、
前記第１のパッシベーション膜及び前記レジスト上に導電膜を形成し、前記レジスト及び前記レジスト上の前記導電膜を除去してソースフィールドプレートを形成する工程と、
前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜を形成する工程とを備え、
前記レジストの成膜時に熱処理を行うことで前記レジストを収縮させ、側面が凹状に熱だれした形状とすることを特徴とする化合物半導体デバイスの製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係る化合物半導体デバイスの製造方法は、基板上に半導体層を形成する工程と、前記半導体層上にゲート電極、ソース電極及びドレイン電極を形成する工程と、前記ゲート電極及び前記半導体層を覆う第１のパッシベーション膜を形成する工程と、前記第１のパッシベーション膜上に、前記ドレイン電極から前記ゲート電極と前記ドレイン電極との間まで延びたレジストを成膜する工程と、前記第１のパッシベーション膜及び前記レジスト上に導電膜を形成し、前記レジスト及び前記レジスト上の前記導電膜を除去してソースフィールドプレートを形成する工程と、前記第１のパッシベーション膜及び前記ソースフィールドプレートを覆う第２のパッシベーション膜を形成する工程とを備え、前記レジストの成膜時に熱処理を行うことで前記レジストを収縮させ、側面が凹状に熱だれした形状とすることを特徴とする。
【国際調査報告】
2018078892.tif 000012
2018078892.tif 000013