(57)【要約】  スイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計可能なパワーデバイスを提供する。  パワーデバイス（１０、１０Ａ〜１０Ｄ）は、ノーマリオン型の第１トランジスタ（１２）と、ノーマリオフ型の第２トランジスタ（１４）と、第１トランジスタ（１２）と第２トランジスタ（１４）との間にてカスコード接続を構築し、且つ、インダクタンス成分（３２）を含む電気経路（１６）と、を備える。
2017043611.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート、第１のソース、及び第１のドレインを有し、ＧａＮ系化合物半導体を用いたノーマリオン型の第１トランジスタと、
第２のゲート、第２のソース、及び第２のドレインを有するノーマリオフ型の第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとの間にて前記第１のゲートと前記第２のソースを接続し、前記第１のソースと前記第２のドレインを接続したカスコード接続を構築し、且つ、前記第１トランジスタと前記第２トランジスタとの間にインダクタンス成分を含む電気経路と、
を備えることを特徴とするパワーデバイス。
【請求項２】
前記インダクタンス成分は、前記第１トランジスタの前記第1のゲートと前記第２トランジスタの前記第２のソースとの間の前記電気経路に設けられる、
ことを特徴とする請求項１に記載のパワーデバイス。
【請求項３】
前記インダクタンス成分は、スイッチング動作に伴って発生するサージを抑制又は除去する周波数特性を有するインダクタである、
ことを特徴とする請求項２に記載のパワーデバイス。
【請求項４】
前記インダクタンス成分は、前記周波数特性が異なる複数のインダクタであり、
前記複数のインダクタは、前記電気経路上にて並列に接続されており、
整流作用方向が一致しない向きの複数のダイオードが、前記複数のインダクタの各々に直列に接続されている、
ことを特徴とする請求項３に記載のパワーデバイス。
【請求項５】
前記インダクタンス成分は、前記周波数特性が異なる複数のインダクタであり、
前記複数のインダクタは、前記電気経路上にて直列に接続されている、
ことを特徴とする請求項３に記載のパワーデバイス。
【請求項６】
前記インダクタンス成分は、前記第１トランジスタが有するゲート電極パッドの上に配置又は成膜された磁性部材である、
ことを特徴とする請求項１〜５のいずれか１項に記載のパワーデバイス。
【請求項７】
前記インダクタンス成分は、前記第１トランジスタが有するゲート電極パッドの上に形成されたマイクロストリップラインである、
ことを特徴とする請求項１〜５のいずれか１項に記載のパワーデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノーマリオン型の第１トランジスタと、ノーマリオフ型の第２トランジスタと、をカスコード接続して構成されるパワーデバイスに関する。
【背景技術】
【０００２】
従来から、電力を駆動源とする移動体、例えば、電動車両の電源システムに適した電力変換装置（以下、パワーデバイス）が開発されている。近時、ワイドバンドギャップ（ＷＢＧ）半導体を用いたトランジスタの欠点を補いつつ、小型化・高効率化を図るための実装技術が種々提案されている。【０００３】
特許文献１では、ノーマリオン型の第１トランジスタ（ＳｉＣ−ＪＦＥＴ）とノーマリオフ型の第２トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）をカスコード接続すると共に、第１トランジスタのゲートと第２トランジスタのソースとの間にスイッチング速度を調整するＲＣ回路を設けた装置が提案されている。そして、スイッチング速度の時間制御により、共振（例えば、サージ）の発生を抑制しつつもスイッチング損失を低減可能である旨が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５０１２９３０号公報（図１、図３、図５〜図８等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、この種のパワーデバイスにおいて、高速で安定したスイッチング動作を実行させるため、種々の原因で発生する高周波数ノイズの対策を講じることが重要である。今後は、実装対象（例えば電動車両）の高性能化に伴う、パワーデバイスの動作周波数の上昇が不可避となり、このノイズ対策の重要性が更に増すことが予想される。【０００６】
特許文献１で提案される制御方法によれば、スイッチング期間の後半でカスコード接続されたノーマリオンデバイスのスイッチング速度を遅くすることでサージを抑制している。しかしながら、この制御方法では、スイッチング期間の後半ではスイッチング速度を遅くしているため、その分だけスイッチング損失が発生するのは言うまでもない。【０００７】
さらなる問題として、特許文献１に示す回路構成には、ハイパスフィルタとして作用するＲＣ回路が含まれる。ハイパスフィルタは高周波帯域に属する周波数成分を多く通過させるため、対策すべきノイズ成分の周波数が増加するにつれて、その都度に遮断周波数を上げたフィルタを設計する必要がある。これにより、スイッチング回路の設計がきわめて煩雑になる等の不都合が生じる。【０００８】
また、他の従来技術のサージ対策として、カスコード回路のゲートにフェライトビーズを挿入し、該ゲートのサージを抑制することで、ドレイン電流のサージも含めて抑制することが行われる。しかしながら、ＧａＮ系化合物半導体を用いたデバイスにおいては、カスコード回路のゲートにフェライトビーズを挿入しても、ゲートのサージは抑制されるのとは反対に、ドレイン電流のサージが大きくなり、回路全体としてサージ抑制の効果が十分に得られなかった。【０００９】
本発明は、上述した課題に鑑みてなされたものであり、スイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計可能なパワーデバイスを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る「パワーデバイス」は、第１のゲート、第１のソース、及び第１のドレインを有し、ＧａＮ系化合物半導体を用いたノーマリオン型の第１トランジスタと、第２のゲート、第２のソース、及び第２のドレインを有するノーマリオフ型の第２トランジスタと、前記第１トランジスタと前記第２トランジスタとの間にて前記第１のゲートと前記第２のソースを接続し、前記第１のソースと前記第２のドレインを接続したカスコード接続を構築し、且つ、前記第１トランジスタと前記第２トランジスタとの間にインダクタンス成分を含む電気経路と、を備える。【００１１】
このように、第１トランジスタと第２トランジスタとの間にてカスコード接続を構築する電気経路がインダクタンス成分を含むので、カスコード接続側には、インダクタンス成分の周波数特性を反映させたフィルタ、すなわち、高周波帯域に属する周波数成分を多く遮断する高周波数フィルタを作用した電圧が印加される。そうすると、対策すべきノイズ成分の周波数が増加した場合であっても、遮断周波数と比べて高い値である限りフィルタを大幅に変更する必要がなくなる。これにより、高いスイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計できる。【００１２】
また、前記インダクタンス成分は、前記第１トランジスタの前記第1のゲートと前記第２トランジスタの前記第２のソースとの間の前記電気経路に設けられることがより好ましい。インダクタンス成分を当該電気経路に配置することで、スイッチング速度を損なうことなく、ゲート端子とドレイン端子の双方のサージを抑制する効果が得られる。【００１３】
また、前記インダクタンス成分は、スイッチング動作に伴って発生するサージを抑制又は除去する周波数特性を有するインダクタであることが好ましい。これにより、スイッチング動作に伴うサージの影響を受け難くなる。【００１４】
また、前記インダクタンス成分は、前記周波数特性が異なる複数のインダクタであり、前記複数のインダクタは、前記電気経路上にて並列に接続されており、整流作用方向が一致しない向きの複数のダイオードが、前記複数のインダクタの各々に直列に接続されていることが好ましい。ダイオードの整流作用により、充放電の向きに応じて異なる高周波数フィルタを選択できる。また、インダクタの逆方向電圧が小さくなり、第２トランジスタの第２のソースに過度な電圧が印加されるのを防止する効果もある。【００１５】
また、前記インダクタンス成分は、前記周波数特性が異なる複数のインダクタであり、前記複数のインダクタは、前記電気経路上にて直列に接続されていることが好ましい。周波数特性の範囲を相互に網羅可能となり、高周波数フィルタの有効帯域の幅が実質的に拡大する。【００１６】
また、前記インダクタンス成分は、前記第１トランジスタが有するゲート電極パッドの上に配置又は成膜された磁性部材であることが好ましい。これに代えて、前記インダクタンス成分は、前記第１トランジスタが有するゲート電極パッドの上に形成されたマイクロストリップラインであることも好ましい。これに代えて、前記インダクタンス成分は、前記電気経路に含まれる電気配線の一部であり、前記電気配線の一部は、残余の部位とは異なる太さ、長さ、線幅又は形状を有することも好ましい。【００１７】
いずれの形態であっても電子要素の点数が少なく済むので効率的に配置可能となり、装置サイズの小型化及び製造コストの低減が図られる。
【発明の効果】
【００１８】
本発明に係るパワーデバイスによれば、スイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計できる。
【図面の簡単な説明】
【００１９】
【図１】各実施形態に共通するパワーデバイスの電気回路図である。
【図２】第１実施形態に係るパワーデバイスの電気回路図である。
【図３】図２の第１トランジスタの構造例を示す断面図である。
【図４】第２実施形態に係るパワーデバイスの電気回路図である。
【図５】図４の第１トランジスタの構造例を示す断面図である。
【図６】インダクタンス成分による第１の効果を示す概略図である。
【図７】インダクタンス成分による第２の効果を示す概略図である。
【図８】第３実施形態に係るパワーデバイスの電気回路図である。
【図９】第４実施形態に係るパワーデバイスの電気回路図である。
【図１０】図９の各インダクタの周波数特性を示す概略図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係るパワーデバイスについて好適な実施形態を挙げ、添付の図面を参照しながら説明する。
【００２１】
［各実施形態に共通するパワーデバイス１０の構成］
図１は、各実施形態に共通するパワーデバイス１０の電気回路図である。このパワーデバイス１０は、例えば、電力を駆動源とする電動車両の電源システムに適用される装置であり、構成及び用途はこれに限られない。
【００２２】
パワーデバイス１０は、ノーマリオン型の第１トランジスタ１２、ノーマリオフ型の第２トランジスタ１４、及び、第１トランジスタ１２と第２トランジスタ１４との間のカスコード接続を構築する電気経路１６（より詳細には、経路部１８、２０）を含んで構成される。第１トランジスタ１２は、第１のゲート（Ｇ）、第１のソース（Ｓ）、及び第１のドレイン（Ｄ）を有し、第２トランジスタ１４は、第２のゲート（Ｇ）、第２のソース（Ｓ）、及び第２のドレイン（Ｄ）を有する。
【００２３】
ここで、「ノーマリオン型」とは、ゲート（Ｇ）に電圧が印加されない状態（通常の状態）下にて、ソース（Ｓ）−ドレイン（Ｄ）間で電流を「流す」方式を意味する。反対に、「ノーマリオフ型」とは、ゲート（Ｇ）に電圧が印加されない状態（通常の状態）下にて、ソース（Ｓ）−ドレイン（Ｄ）間で電流を「流さない」方式を意味する。
【００２４】
第１トランジスタ１２は、例えば、窒化ガリウム（ＧａＮ）を含むＧａＮ系化合物半導体であるワイドバンドギャップ（ＷＢＧ）半導体を用いた接合型電界効果トランジスタ（ＪＦＥＴ；Junction Field Effect Transistor）で構成される。或いは、第１トランジスタ１２は、高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）であってもよい。
【００２５】
第２トランジスタ１４は、例えば、ケイ素（Ｓｉ）を用いたＭＯＳ（Metal-Oxide-Semiconductor）型ＦＥＴで構成される。第２トランジスタ１４の第２のソース（Ｓ）と第２のドレイン（Ｄ）との間には、ｐｎ接合型の寄生ダイオード１５が介挿されている。
【００２６】
本図から理解されるように、第１トランジスタ１２の第１のドレイン（Ｄ）がドレイン端子２１に、第２トランジスタ１４の第２のソース（Ｓ）がソース端子２２に、第２トランジスタ１４の第２のゲート（Ｇ）がゲート端子２３にそれぞれ接続されている。また、第１トランジスタ１２の第１のソース（Ｓ）が、経路部１８を介して、第２トランジスタ１４の第２のドレイン（Ｄ）に接続されている。また、第１トランジスタ１２の第１のゲート（Ｇ）が、経路部２０を介して、第２トランジスタ１４の第２のソース（Ｓ）に接続されている。
【００２７】
経路部１８は、ボンディングワイヤ４８（図３）を含む導電性の電気配線２６から構成される。経路部２０は、第１トランジスタ１２に接続された導電性の電気配線２７、第２トランジスタ１４に接続された導電性の電気配線２８、及び、電気配線２７、２８の間に配されたインダクタンス含有部３０から構成される。これと併せて又はこれとは別に、インダクタンス含有部３０は、経路部１８側に設けられていてもよい。また、インダクタンス含有部３０は、電気配線２７（２８）を介さず、第１トランジスタ１２（第２トランジスタ１４）に直接接続されてもよい。
【００２８】
インダクタンス含有部３０は、電気経路１６全体の寄生インダクタンスよりも有意に大きいインダクタンス成分３２であり、或いは、このインダクタンス成分３２を含んで構成される。つまり、インダクタンス成分３２には、回路設計上において意図しない微小インダクタンス（例えば、電気配線２６〜２８の寄生インダクタンス）が含まれない点に留意する。
【００２９】
［第１実施形態］
＜パワーデバイス１０Ａの構成＞
続いて、第１実施形態に係るパワーデバイス１０Ａの構成について、図２及び図３を参照しながら説明する。図２に示すパワーデバイス１０Ａのインダクタンス含有部３０は、インダクタ４０から構成される。すなわち、インダクタンス成分３２は、１つのインダクタ４０である。
【００３０】
図３（ａ）は、図２の第１トランジスタ１２の構造例を示す断面図である。より詳細には、本図は、第１トランジスタ１２のゲート電極パッド４６を含む要部拡大断面図に相当する。その他の部位を含むパワーデバイス１０Ａの全体構成に関しては、例えば、特開２００８−６６５５３号公報に記載された公知の構成を種々適用できる。
【００３１】
第１トランジスタ１２は、図中下側から上側に向かって順に、基板４２、電子走行層４３、電子供給層４４、層間絶縁膜４５、及びゲート電極パッド４６が積層して構成される。第１トランジスタ１２は、ＧａＮ系化合物半導体を用いており、典型的には、基板４２はＳｉ又はＳｉＣ、電子走行層４３は非ドープのＧａＮ、電子供給層４４はＡｌＧａＮ（窒化アルミニウムガリウム）、層間絶縁膜４５はＳｉＯ２（二酸化ケイ素）を含む材料でそれぞれ構成される。
【００３２】
ゲート電極パッド４６は、金、銀、アルミニウム等からなるボンディングワイヤ４８を介して、図示しないリードフレームに電気的に接続される。ここで、ゲート電極パッド４６の上には、図２のインダクタ４０として機能する磁性薄膜５０が形成されている。この磁性薄膜５０は、フェライト等の磁性体からなり、蒸着を含む公知の成膜法を種々用いて形成される。
【００３３】
このように、インダクタンス成分３２は、第１トランジスタ１２が有するゲート電極パッド４６の上に成膜された磁性部材、具体的には磁性薄膜５０であってもよい。この場合、電子要素の点数が少なく済むので効率的に配置可能となり、装置サイズの小型化及び製造コストの低減が図られる。
【００３４】
これに代えて、図３（ｂ）に示すように、インダクタンス成分３２は、第１トランジスタ１２が有するゲート電極パッド４６の上に形成された例えばミアンダ構造のマイクロストリップライン５３であってもよい。マイクロストリップライン５３とは、基板５５の下面に導体箔（ＧＮＤ）５６を形成すると共に、基板５５の上面に線状の導体箔（伝送線路）５４を形成した回路構造である。この形態であっても電子要素の点数が少なく済むので、上記した場合と同様の作用効果が得られる。
【００３５】
これに代えて、インダクタンス成分３２は、電気経路１６に含まれる電気配線２７（２８）の一部であってもよい。この場合、残余の部位とは異なる太さ、長さ、線幅又は形状を有するように、電気配線２７（２８）を設計する。この設計方法として、具体的には、ボンディングワイヤ４８の太さ又は長さのみならず、配線パターン（不図示）の長さ又は線幅が挙げられる。また、ボンディングワイヤ４８の形状を変更して（例えば、コイル状に巻回させて）インダクタンスを調整してもよい。この形態であっても電子要素の点数が少なく済むので、上記した場合と同様の作用効果が得られる。
【００３６】
＜パワーデバイス１０Ａによる効果＞
インダクタ４０は高周波側ほど高いインピーダンスを有するので、パワーデバイス１０Ａのスイッチングを阻害することなく、スイッチング周波数よりも高い周波数成分を含むサージを抑制することができる。
【００３７】
［第２実施形態］
続いて、第２実施形態に係るパワーデバイス１０Ｂについて、図４及び図５を参照しながら説明する。図４に示すパワーデバイス１０Ｂのインダクタンス含有部３０は、インダクタ６０と、インダクタ６０と直列に接続された抵抗６２と、インダクタ６０及び抵抗６２の直列部分とそれぞれ並列に接続されたコンデンサ６４、抵抗６６から構成される。すなわち、インダクタンス成分３２は、１つのインダクタ６０である。
【００３８】
このように、インダクタンス含有部３０は、Ｌ回路（第１実施形態）に限られず、他の電子要素（Ｒ及び／又はＣ）を含む組み合わせ回路であってもよい。これにより、第１実施形態のパワーデバイス１０Ａと比べて、高周波数ノイズの対策を講じたスイッチング回路の設計柔軟性が増す。
【００３９】
なお、インダクタンス含有部３０（図４）は、Ｌ・Ｒ・Ｃの各機能を有する電子部品の組み合わせ（Ｌを含む）で構成されてもよいし、等価回路モデルを用いて表現可能な電気的性質を有する材料（図５のチップビーズ５２）から構成されてもよい。
【００４０】
図５は、図４の第１トランジスタ１２の構造例を示す断面図である。本図は、図３と同様に、第１トランジスタ１２のゲート電極パッド４６を含む要部拡大断面図に相当する。その他の部位を含むパワーデバイス１０Ｂの全体構成に関しては、上記したように、公知の構成を種々適用できる。
【００４１】
第１トランジスタ１２は、図中下側から上側に向かって順に、基板４２、電子走行層４３、電子供給層４４、層間絶縁膜４５、及びゲート電極パッド４６が積層して構成される。また、ゲート電極パッド４６は、ボンディングワイヤ４８を介して、図示しないリードフレームに電気的に接続される。ここで、ゲート電極パッド４６の上には、図４のインダクタ６０及び抵抗６２（ＲＬ直列部分）として機能するチップビーズ５２が配置されている。
【００４２】
管状のチップビーズ５２は、フェライト等の磁性体からなり、ボンディングワイヤ４８を挿通している。なお、チップビーズ５２は、螺旋状の導線パターン（半分ずつ）を印刷した２種類の磁性シートを交互に配置した積層構造を有してもよい。
【００４３】
このように、インダクタンス成分３２は、第１トランジスタ１２が有するゲート電極パッド４６の上に配置された磁性部材、具体的にはチップビーズ５２であってもよい。この場合、電子要素の点数が少なく済むので効率的に配置可能となり、装置サイズの小型化及び製造コストの低減が図られる。
【００４４】
なお、本図例では、チップビーズ５２をゲート電極パッド４６の上に配置しているが、この配置形態に限られない。例えば、チップビーズ５２を、第１トランジスタ１２の第１のゲート（Ｇ）と第２トランジスタ１４の第２のソース（Ｓ）との間の電気配線２７、２８側に配置してもよいし、第１トランジスタ１２の第１のソース（Ｓ）と第２トランジスタ１４の第２のドレイン（Ｄ）との間の経路部１８側に配置してもよい。
【００４５】
＜サージ抑制効果＞
続いて、インダクタンス成分３２によるサージ抑制効果について、周波数特性の観点から、図６を参照しながら説明する。例えば、パワーデバイス１０Ｂのスイッチング動作に伴って、電圧又は電流の波形にサージが発生することを想定する。このサージ波形は、サージ周波数ｆｓを主成分に含む周波数特性（いわゆるパワースペクトル）を有する。
【００４６】
図６は、インダクタンス成分３２による第１の効果を示す概略図であり、より詳細にはパワーデバイス１０Ｂの周波数特性を示すグラフである。グラフの横軸は周波数（ｆ；単位はＨｚ）であり、縦軸はインダクタンス含有部３０のインピーダンス（単位：Ω）である。なお、本図例では「周波数特性」の物理量（縦軸）としてインピーダンスを採用しているが、インダクタンス（単位：Ｈ）であってもよい。
【００４７】
この周波数特性Ｌ１は、ピーク周波数ｆ１を中心とした１つのピークを有するバンドリジェクトフィルタを示す。周波数がピーク周波数ｆ１に近いほどインピーダンスが高くなる。つまり、サージ周波数ｆｓがピーク周波数ｆ１に近づくにつれて、サージを抑制又は除去する効果が向上する。このように、サージ周波数ｆｓが既知であれば、周波数差｜ｆｓ−ｆ１｜の値が０に近い周波数特性Ｌ１を有するインダクタンス含有部３０を導入すればよい。
【００４８】
以上のように、インダクタンス成分３２を含むカスコード接続側には、インダクタンス成分３２の周波数特性（Ｌ１）を反映させたフィルタ、すなわち、高周波帯域に属する周波数成分を多く遮断する高周波数フィルタを作用した電圧が印加される。
【００４９】
そうすると、対策すべきノイズ成分の周波数が増加した場合であっても、遮断周波数と比べて高い値である限りフィルタを大幅に変更する必要がなくなる。これにより、高いスイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計できる。
【００５０】
また、インダクタンス成分３２は、第１トランジスタ１２の第１のゲート（Ｇ）と第２トランジスタ１４の第２のソース（Ｓ）のと間の電気経路（つまり、経路部２０）に設けられることが好ましい。当該電気経路にインダクタンス成分３２を配置することで、スイッチング速度を損なうことなく、ゲート端子２３とドレイン端子２１の双方のサージを抑制する効果が得られる。
【００５１】
続いて、インダクタンス成分３２によるサージ抑制効果について、波形の観点から、図７を参照しながら説明する。より詳細には、図７（ａ）はインダクタンス含有部３０の有無によるドレイン電圧の波形図であり、図７（ｂ）はインダクタンス含有部３０の有無によるゲート電流の波形図である。
【００５２】
実線のグラフはインダクタンス含有部３０が「あり」の挙動を示すと共に、破線のグラフはインダクタンス含有部３０が「なし」の挙動を示す。また、ドレイン端子２１に電源を接続し、ソース端子２２にＧＮＤを接続し、ゲート端子２３にＧＮＤを接続した場合を想定する。
【００５３】
図７（ａ）に示すように、「オン状態」から「オフ状態」へのスイッチング動作を開始すると、ドレイン電圧は、ＧＮＤ（０Ｖ）から急激に上昇した後、減衰振動を繰り返しながら定常値に近づいていく。本図から理解されるように、「あり」の場合は、「なし」の場合と比べてサージが大幅に抑制されている。
【００５４】
図７（ｂ）に示すように、「オン状態」から「オフ状態」へのスイッチング動作を開始すると、ゲート電流は、定常値から急激に上昇した後、減衰振動を繰り返しながら元の値（定常値）に近づいていく。本図から理解されるように、「あり」の場合は、「なし」の場合と比べてサージが大幅に抑制されている。
【００５５】
このように、パワーデバイス１０Ｂの構成を採用することで、サージによる高周波数ノイズを抑制するフィルタ効果が得られる。なお、上記した作用効果は、パワーデバイス１０Ｂの形態に限られず、他の実施形態であっても同様に得られる。
【００５６】
［第３実施形態］
続いて、第３実施形態に係るパワーデバイス１０Ｃについて、図８を参照しながら説明する。図８に示すパワーデバイス１０Ｃのインダクタンス含有部３０は、並列に接続された２つのインダクタ７０、７２と、インダクタ７０と直列に接続されたダイオード７４と、インダクタ７２と直列に接続されたダイオード７６から構成される。すなわち、インダクタンス成分３２は、複数（ここでは、２つ）のインダクタ７０、７２である。
【００５７】
ダイオード７４のアノード側はインダクタ７０に接続されると共に、カソード側は第２トランジスタ１４の第２のソース（Ｓ）側に接続されている。ダイオード７６のアノード側は第２トランジスタ１４の第２のソース（Ｓ）側に接続されると共に、カソード側はインダクタ７２に接続されている。換言すれば、整流作用方向が一致しない向きに２つのダイオード７４、７６が電気経路１６上にて並列に接続されると共に、各ダイオード７４、７６にはインダクタ７０、７２が１つずつ直列に接続されている。
【００５８】
ここで、周波数特性が異なる複数のインダクタ７０、７２を用いることで、ダイオード７４、７６の整流作用により、充放電の向きに応じて異なる高周波数フィルタを選択できる。また、インダクタ７０、７２の逆方向電圧が小さくなり、第２トランジスタ１４の第２のソース（Ｓ）に過度な電圧が印加されるのを防止する効果もある。
【００５９】
［第４実施形態］
続いて、第４実施形態に係るパワーデバイス１０Ｄについて、図９及び図１０を参照しながら説明する。図９に示すパワーデバイス１０Ｄのインダクタンス含有部３０は、直列に接続された２つのインダクタ８０、８２から構成される。すなわち、インダクタンス成分３２は、複数（ここでは、２つ）のインダクタ８０、８２である。
【００６０】
図１０に示すグラフの横軸は周波数（ｆ；単位はＨｚ）であり、縦軸はインダクタ８０、８２のインピーダンス（単位：Ω）である。なお、本図例では「周波数特性」の物理量（縦軸）としてインピーダンスを採用しているが、インダクタンス（単位：Ｈ）であってもよい。
【００６１】
インダクタ８０は、ピーク周波数ｆ２を中心とした１つのピークを有するバンドリジェクトフィルタ型の周波数特性Ｌ２を備える。また、インダクタ８２は、ピーク周波数ｆ３（＞ｆ２）を中心とした１つのピークを有するバンドリジェクトフィルタ型の周波数特性Ｌ３を備える。この場合、インダクタンス含有部３０のインピーダンスは、両者のインピーダンスの和（Ｌ２＋Ｌ３）に相当する。
【００６２】
このように、周波数特性Ｌ２、Ｌ３が異なる複数（ここでは、２つ）のインダクタ８０、８２を電気経路１６上にて直列に接続することで、周波数特性の範囲を相互に網羅可能となる。その結果、高周波数フィルタの有効帯域の幅が実質的に拡大する。
【００６３】
［各実施形態に共通する作用効果］
以上のように、パワーデバイス１０（１０Ａ〜１０Ｄ）は、［１］第１のゲート（Ｇ）、第１のソース（Ｓ）、及び第１のドレイン（Ｄ）を有し、ＧａＮ系化合物半導体を用いたノーマリオン型の第１トランジスタ１２と、［２］第２のゲート（Ｇ）、第２のソース（Ｓ）、及び第２のドレイン（Ｄ）を有するノーマリオフ型の第２トランジスタ１４と、［３］第１トランジスタ１２と第２トランジスタ１４との間にて第１のゲート（Ｇ）と第２のソース（Ｓ）を接続し、第１のソース（Ｓ）と第２のドレイン（Ｄ）を接続したカスコード接続を構築し、且つ、第１トランジスタ１２と第２トランジスタ１４との間にインダクタンス含有部３０を含む電気経路１６と、を備える。第１トランジスタ１２と第２トランジスタ１４との間にてカスコード接続を構築する電気経路１６がインダクタンス成分３２を含むので、カスコード接続側には、インダクタンス成分３２の周波数特性を反映させたフィルタ、すなわち、高周波帯域に属する周波数成分を多く遮断する高周波数フィルタを作用した電圧が印加される。
【００６４】
そうすると、対策すべきノイズ成分の周波数が増加した場合であっても、遮断周波数と比べて高い値である限りフィルタを大幅に変更する必要がなくなる。これにより、スイッチング速度をそのまま維持しつつも、高周波数ノイズの対策を講じたスイッチング回路を容易に設計できる。
【００６５】
また、インダクタンス成分３２は、第１トランジスタ１２の第１のゲート（Ｇ）と第２トランジスタ１４の第２のソース（Ｓ）との間の電気経路（経路部２０）に設けられることがより好ましい。インダクタンス成分３２を当該電気経路に配置することで、スイッチング速度を損なうことなく、ゲート端子２３とドレイン端子２１の双方のサージを抑制する効果が得られる。
【００６６】
また、インダクタンス成分３２は、スイッチング動作に伴って発生するサージを抑制又は除去する周波数特性を有するインダクタ４０、６０、７０、７２、８０、８２であることが好ましい。これにより、スイッチング動作に伴うサージの影響を受け難くなる。
【００６７】
［備考］
なお、この発明は、上述した実施形態に限定されるものではなく、この発明の主旨を逸脱しない範囲で自由に変更できることは勿論である。例えば、技術的な矛盾が生じない限りは、各実施形態における構成の一部を適宜組み合わせてもよい。
【符号の説明】
【００６８】
１０（Ａ／Ｂ／Ｃ／Ｄ）‥パワーデバイス
１２‥第１トランジスタ
１４‥第２トランジスタ
１５‥寄生ダイオード
１６‥電気経路
１８、２０‥経路部
２１‥ドレイン端子
２２‥ソース端子
２３‥ゲート端子
２６〜２８‥電気配線
３０‥インダクタンス含有部
３２‥インダクタンス成分
４０、６０、７０、７２、８０、８２‥インダクタ
４２‥基板
４３‥電子走行層
４４‥電子供給層
４６‥ゲート電力パッド
４８‥ボンディングワイヤ（電気配線）
５０‥磁性薄膜（磁性部材）
５２‥チップビーズ（磁性部材）
５３‥マイクロストリップライン
５４‥導体箔（伝送線路）
５５‥基板
５６‥導体箔（ＧＮＤ）
６０、６６‥抵抗
７４、７６‥ダイオード
【図１】
2017043611.tif 000003
【図２】
2017043611.tif 000004
【図３】
2017043611.tif 000005
【図４】
2017043611.tif 000006
【図５】
2017043611.tif 000007
【図６】
2017043611.tif 000008
【図７】
2017043611.tif 000009
【図８】
2017043611.tif 000010
【図９】
2017043611.tif 000011
【図１０】
2017043611.tif 000012
【国際調査報告】
2017043611.tif 000013
2017043611.tif 000014
2017043611.tif 000015
2017043611.tif 000016