(57)【要約】コンデンサの寄生インダクタンス及び実装基板の配線のインダクタンスである等価直列インダクタンスを低減し得る電子デバイスを提供する。電子デバイス１は、第１の端子導体１０１と、第２の端子導体１０２と、第３の端子導体１０３と、第４の端子導体１０４と、１または複数の第１の内部電極１０６と、１または複数の第２の内部電極１０７と、接続導体１０５とを有し、１または複数の第１の内部電極１０６は、第１の端子導体１０１に接続され、１または複数の第２の内部電極１０７は、第２の端子導体１０２に接続され、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層され、第３の端子導体１０３と第４の端子導体１０４は、接続導体１０５によって接続されていることを特徴とする。
2017033949.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子導体と、第２の端子導体と、第３の端子導体と、第４の端子導体と、
１または複数の第１の内部電極と、１または複数の第２の内部電極と、
接続導体とを有し、
前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、
前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、
各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、
前記第３の端子導体と前記第４の端子導体は、前記接続導体によって接続されていることを特徴とする電子デバイス。
【請求項２】
前記接続導体が、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記接続導体が、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項２に記載の電子デバイス。
【請求項４】
４つの側面を有し、
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子デバイス。
【請求項５】
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子デバイス。
【請求項６】
第１の端子導体と、第２の端子導体と、第３の端子導体と、
１または複数の第１の内部電極と、１または複数の第２の内部電極と、
第１の接続導体とを有し、
前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、
前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、
各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、
前記第１の端子導体と前記第３の端子導体は、前記第１の接続導体によって接続されていることを特徴とする電子デバイス。
【請求項７】
前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項７に記載の電子デバイス。
【請求項９】
４つの側面を有し、
前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のそれぞれは、前記４つの側面のうちのいずれか１つの側面に沿って形成され、
前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のうちの少なくとも２つは、同じ側面に沿って形成されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
【請求項１０】
前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
【請求項１１】
第４の端子導体と第２の接続導体をさらに有し、
前記第２の端子導体と前記第４の端子導体は、前記第２の接続導体によって接続されていることを特徴とする請求項６乃至８のいずれか一項に記載の電子デバイス。
【請求項１２】
前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることを特徴とする請求項１１に記載の電子デバイス。
【請求項１３】
前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
４つの側面を有し、
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることを特徴とする請求項１１乃至１３のいずれか一項に記載の電子デバイス。
【請求項１５】
前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることを特徴とする請求項１１乃至１３のいずれか一項に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、等価直列インダクタンス（ＥＳＬ）を低減したコンデンサに関するものである。
【背景技術】
【０００２】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなると共に消費電流が著しく増加している。そしてこれに伴い、消費電力を低減化するために動作電圧が減少する傾向にあった。従って、ＣＰＵへの電力供給用の電源においては、より高速で大きな電流変動（ノイズ電流）が生じるようになり、この電流変動に伴う電圧変動を電源の許容値内に抑えることが非常に困難になった。この為、平滑用コンデンサとしての積層コンデンサが電源に接続される形でＣＰＵの周辺に配置され、電源の安定化対策に頻繁に使用されるようになった。つまり、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサからＣＰＵに電流を供給して、電源の電圧変動を抑えるようにしていた。【０００３】
ＣＰＵの動作周波数の一層の高周波数化及び動作電圧の一層の低電圧化に伴って、電流変動はより高速且つ大きなものとなり、積層コンデンサ自身が有している等価直列インダクタンス（ＥＳＬ：Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ）が電源の電圧変動に大きく影響するようになった。この結果、電流の変動が生じるのに合わせてこのＥＳＬが積層コンデンサの充放電を阻害する為、電源の電圧変動が大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。【０００４】
これに対し、例えば、特許文献１、特許文献２または特許文献３に示されるような、隣り合う端子電極において流れる電流が相互に逆向きになるように、内部電極および側面端子を配置することで、相互インダクタンスを負にし、コンデンサが持つ寄生のインダクタ成分を減らし、低ＥＳＬを実現した積層コンデンサが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２８４１７０公報
【特許文献２】特開２００１−２８４１７１公報
【特許文献３】特開２００３−１６８６２１公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１、特許文献２および特許文献３に記載の技術は、コンデンサ素子単体の寄生インダクタンスを低減させるものであるが、実際にはコンデンサ以外に実装基板の配線のインダクタンスも電源の電圧変動の抑制を阻害する要因になる。本発明は上記事実を考慮し、コンデンサの寄生インダクタンス及び実装基板の配線のインダクタンスである等価直列インダクタンスを低減し得る電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子デバイスは、第１の端子導体と、第２の端子導体と、第３の端子導体と、第４の端子導体と、１または複数の第１の内部電極と、１または複数の第２の内部電極と、接続導体とを有し、前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、前記第３の端子導体と前記第４の端子導体は、前記接続導体によって接続されていることを特徴とする。【０００８】
上記特徴の電子デバイスによれば、実装基板の配線を介して、第１の端子導体または第２の端子導体のいずれか一方が、ＤＣ電源を供給する実装基板におけるＤＣ電源層に接続され、他方が実装基板におけるグランド層に接続されることで、第１の内部電極と第２の内部電極の間に直流電圧が印加される。また、実装基板の配線を介して、第３の端子導体と第４の端子導体の両方がＤＣ電源層またはグランド層などの導電層に接続されることで、接続されたＤＣ電源層またはグランド層などの導電層と、接続に用いた実装基板の配線と、第３の端子導体と、第４の端子導体と、接続導体とにより閉じたループ導体が形成される。このループ導体が、第１の内部電極と第２の内部電極とで形成されるコンデンサ、第１の端子導体、第２の端子導体および実装基板の配線が持つ等価直列インダクタと磁気的に結合することで、ファラデーの法則により、この等価直列インダクタンスに対応する磁束の時間変動を妨げるようにループ導体に逆起電力が発生する。これにより、この等価直列インダクタンスを減少させることができる。【０００９】
さらに、本発明の電子デバイスは、前記接続導体が、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。【００１０】
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタとループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。【００１１】
さらに、本発明の電子デバイスは、前記接続導体が、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。【００１２】
上記特徴の電子デバイスによれば、接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。【００１３】
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることが好ましい。【００１４】
上記特徴の電子デバイスによれば、少なくとも２つの側面には、端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。【００１５】
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることが好ましい。【００１６】
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。【００１７】
また、本発明の電子デバイスは、第１の端子導体と、第２の端子導体と、第３の端子導体と、１または複数の第１の内部電極と、１または複数の第２の内部電極と、第１の接続導体とを有し、前記１または複数の第１の内部電極は、前記第１の端子導体に接続され、前記１または複数の第２の内部電極は、前記第２の端子導体に接続され、各々の前記第１の内部電極と各々の前記第２の内部電極は誘電体を介して積層され、前記第１の端子導体と前記第３の端子導体は、前記第１の接続導体によって接続されていることを特徴とする。【００１８】
上記特徴の電子デバイスによれば、実装基板の配線を介して、第１の端子導体または第２の端子導体のいずれか一方が、ＤＣ電源を供給する実装基板におけるＤＣ電源層に接続され、他方が実装基板におけるグランド層に接続されることで、第１の内部電極と第２の内部電極の間に直流電圧が印加される。また、実装基板の配線を介して、第３の端子導体が第１の端子導体と同じ電位の層（ＤＣ電源層またはグランド層）に接続されることで、接続されたＤＣ電源層またはグランド層と、接続に用いた実装基板の配線と、第１の端子導体と、第３の端子導体と、第１の接続導体とにより閉じたループ導体が形成される。このループ導体が、第１の内部電極と第２の内部電極とで形成されるコンデンサ、第１の端子導体、第２の端子導体および実装基板の配線が持つ等価直列インダクタと磁気的に結合することで、ファラデーの法則により、この等価直列インダクタンスに対応する磁束の時間変動を妨げるようにループ導体に逆起電力が発生する。これにより、この等価直列インダクタンスを減少させることができる。【００１９】
さらに、本発明の電子デバイスは、前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。【００２０】
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタと第１の接続導体を含むループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。【００２１】
さらに、本発明の電子デバイスは、前記第１の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。【００２２】
上記特徴の電子デバイスによれば、第１の接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。【００２３】
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のそれぞれは、前記４つの側面のうちのいずれか１つの側面に沿って形成され、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体のうちの少なくとも２つは、同じ側面に沿って形成されていることが好ましい。【００２４】
上記特徴の電子デバイスによれば、少なくとも２つの側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。【００２５】
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体及び前記第３の端子導体が、同じ底面に沿って形成されていることが好ましい。【００２６】
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。【００２７】
さらに、本発明の電子デバイスは、第４の端子導体と第２の接続導体をさらに有し、前記第２の端子導体と前記第４の端子導体は、前記第２の接続導体によって接続されていることが好ましい。【００２８】
上記特徴の電子デバイスによれば、実装基板の配線を介して、第４の端子導体が第２の端子導体と同じ電位の層（ＤＣ電源層またはグランド層）に接続されることで、閉じたループ導体を更に形成することができ、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを更に減少させることができる。【００２９】
さらに、本発明の電子デバイスは、前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極の積層方向から見て、前記第１の内部電極および前記第２の内部電極と重なるように配置されていることが好ましい。【００３０】
上記特徴の電子デバイスによれば、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタと第２の接続導体を含むループ導体との間の十分な磁気結合が得られ、より確実にこの等価直列インダクタンスを減らすことが可能になる。【００３１】
さらに、本発明の電子デバイスは、前記第２の接続導体は、前記第１の内部電極と前記第２の内部電極が前記誘電体を介して積層された積層領域の外側に形成され、前記積層領域の中には形成されていないことが好ましい。【００３２】
上記特徴の電子デバイスによれば、第２の接続導体が積層領域の中には形成されないため、コンデンサの容量に影響を与えずに、コンデンサ、第１の端子導体、第２の端子導体及び実装基板の配線の等価直列インダクタンスを減らすことが可能になる。【００３３】
さらに、本発明の電子デバイスは、４つの側面を有し、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体のそれぞれが、前記４つの側面のうちの２つの側面のいずれかに沿って形成されているか、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、前記４つの側面のうちの１つの同じ側面に沿って形成されていることが好ましい。【００３４】
上記特徴の電子デバイスによれば、少なくとも２つの側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない２つの側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。【００３５】
さらに、本発明の電子デバイスは、前記第１の端子導体、前記第２の端子導体、前記第３の端子導体及び前記第４の端子導体が、同じ底面に沿って形成されていることが好ましい。【００３６】
上記特徴の電子デバイスによれば、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
【発明の効果】
【００３７】
本発明によれば、コンデンサ及び実装基板の配線の等価直列インダクタンスを低減し得る電子デバイスを提供することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施の形態に係る電子デバイスの斜視図である。
【図２】図１においてＡ−Ａ線で切断した断面図である。
【図３】図１においてＢ−Ｂ線で切断した断面図である。
【図４】本発明の第１の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図５】本発明の第１の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図６】ファラデーの法則によって、磁束の変動に対して発生する渦電流の説明図である。
【図７】本発明の第１の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。
【図８】本発明の第１の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。
【図９】本発明の第１の実施の形態に係る電子デバイスが実装基板に実装された状態についての等価回路例を示す図である。
【図１０】図９に示す等価回路例の回路シミュレータによる計算結果を示すグラフである。
【図１１】本発明の第２の実施の形態に係る電子デバイスの断面図である。
【図１２】本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図１３】本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図１４】本発明の第１の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図１５】本発明の第３の実施の形態に係る電子デバイスの斜視図である。
【図１６】本発明の第３の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図１７】本発明の第３の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図１８】本発明の第４の実施の形態に係る電子デバイスの斜視図である。
【図１９】図１８においてＡ−Ａ線で切断した断面図である。
【図２０】図１８においてＢ−Ｂ線で切断した断面図である。
【図２１】本発明の第４の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第３の端子導体との接続関係を示した図である。
【図２２】本発明の第４の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図２３】ファラデーの法則によって、磁束の変動に対して発生する渦電流の説明図である。
【図２４】本発明の第４の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。
【図２５】本発明の第４の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。
【図２６】本発明の第４の実施の形態に係る電子デバイスが実装基板に実装された状態についての等価回路例を示す図である。
【図２７】図２６に示す等価回路例の回路シミュレータによる計算結果を示すグラフである。
【図２８】本発明の第５の実施の形態に係る電子デバイスの斜視図である。
【図２９】図２８においてＣ−Ｃ線で切断した断面図である。
【図３０】図２８においてＤ−Ｄ線で切断した断面図である。
【図３１】図２８においてＥ−Ｅ線で切断した断面図である。
【図３２】本発明の第５の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図３３】本発明の第５の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図３４】本発明の第５の実施の形態に係る電子デバイスを実装基板に実装した状態の断面図である。
【図３５】本発明の第６の実施の形態に係る電子デバイスの断面図である。
【図３６】本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図３７】本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図３８】本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図３９】本発明の第５の実施の形態の他の例の電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【図４０】本発明の第７の実施の形態に係る電子デバイスの斜視図である。
【図４１】本発明の第７の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図４２】本発明の第７の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第３の端子導体との接続関係を示した図である。
【図４３】本発明の第８の実施の形態に係る電子デバイスの斜視図である。
【図４４】本発明の第８の実施の形態に係る電子デバイス内で積層される各内部電極を示す分解斜視図である。
【図４５】本発明の第８の実施の形態に係る電子デバイス内部の回路トポロジーと第１〜第４の端子導体との接続関係を示した図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の説明は本発明の実施形態の一部を例示するものであり、本発明はこれら実施形態に限定されるものではなく、形態が本発明の技術的思想を有するものである限り、本発明の範囲に含まれる。各実施形態における各構成及びそれらの組み合わせなどは一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。
【００４０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る電子デバイス１の全体構成例を示す斜視図である。電子デバイス１は、図１に示すような直方体形状であり、実装面１０（図１における電子デバイス１の底面）、側面１１、側面１２、側面１３および側面１４を有している。側面１１、側面１２、側面１３および側面１４は、実装面１０と交差している。電子デバイス１は、第１の端子導体１０１と第２の端子導体１０２と第３の端子導体１０３と第４の端子導体１０４を有している。第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２は側面１３に沿って形成されている）。また、第３の端子導体１０３と第４の端子導体１０４は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第３の端子導体１０３は側面１１に沿って形成され、第４の端子導体１０４は側面１３に沿って形成されている）。第１の端子導体１０１と第３の端子導体１０３は同じ側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４は同じ側面１３に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４は、誘電体１１０を介して互いに離間している。
【００４１】
また、電子デバイス１は、複数の第１の内部電極１０６と、複数の第２の内部電極１０７と、接続導体１０５とを有している。図２は、図１のＡ−Ａ線に沿った断面図である。図２に示すように、複数の第１の内部電極１０６は第１の端子導体１０１に接続され、複数の第２の内部電極１０７は第２の端子導体１０２に接続されており、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層されて積層領域１１１を形成している。この積層領域１１１がコンデンサとして機能する。
【００４２】
誘電体１１０としては、ジルコン酸カルシウムや酸化アルミニウムなどの誘電体セラミック材料が一例として挙げられる。また、誘電体１１０は有機材料や電解液でも構わない。
【００４３】
図３は、図１のＢ−Ｂ線に沿った断面図である。図１および図３に示すように、接続導体１０５が第３の端子導体１０３と第４の端子導体１０４の両方に接続されている。
【００４４】
また、図３に示すように、接続導体１０５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置されている。さらに、図１および図３に示すように、接続導体１０５は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
【００４５】
また、図３に示すように、接続導体１０５は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
【００４６】
電子デバイス１の内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図４のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
【００４７】
図５は、電子デバイス１の分解斜視図である。図５に示すように、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を挟んで交互に積層され、積層領域１１１が形成される。本実施の形態では、第１の内部電極１０６と第２の内部電極１０７は、誘電体１１０を挟んで交互に積層されているが、積層のされ方は交互でなくても良い。また、接続導体１０５が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。接続導体１０５は誘電体１１０の表面（図１における直方体形状の上面）に形成されていてもよい。
【００４８】
電子デバイス１が実装基板３００に実装された状態で、図１におけるＡ−Ａ線で切断した断面図を図７、図１におけるＢ−Ｂ線で切断した断面図を図８に示す。尚、図７においては、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみを描いている。また、図８においては、第１の内部電極１０６と第２の内部電極１０７の記載を省略している。第１の端子導体１０１及び第２の端子導体１０２の内の一方がグランド層３０１に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続され、他方がＤＣ電源層３０２に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続される（図７に記載の例では、第１の端子導体１０１が配線３０４ａを介してグランド層３０１に接続され、第２の端子導体１０２が配線３０４ｂを介してＤＣ電源層３０２に接続されている）。また、第３の端子導体１０３と第４の端子導体１０４の両方が配線３０４ｃまたは配線３０４ｄを介してＤＣ電源層３０２に接続されることで、ＤＣ電源層３０２、実装基板３００の配線３０４ｃ、３０４ｄ、接続導体１０５、第３の端子導体１０３及び第４の端子導体１０４により、閉じたループ導体３１０が形成される。
【００４９】
形成されたループ導体３１０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。この結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によってループ導体３１０に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタを低下させる事ができる。
【００５０】
この原理について、以下に詳しく説明する。インダクタンスＬは、電流Ｉ、磁束密度Ｂ、面積Ｓおよび時間ｔを用いて以下の数式（１）で定義される。この定義に従って考えると、インダクタンスは磁束Ｂ・ｄＳの時間変動に比例する。従って、発生する磁束の時間変動を抑えればインダクタンスを低減できる。
【数１】
2017033949.tif 000003
【００５１】
図６に閉じた導体であるループ導体２０１を示す。ループ導体２０１のループの内部を貫く磁束２０２が発生すると、ファラデーの法則により、その発生した磁束２０２を打ち消す方向に起電力が発生し、ループ導体２０１に渦電流２０４が流れ、磁束２０２とは逆向きの磁束２０３が発生し、磁束の時間変動が抑制される。
【００５２】
図７において、ＤＣ電源層３０２にノイズが発生すると、実装基板３００の配線３０４ａ、３０４ｂを介して、第１の内部電極１０６及び第２の内部電極１０７で形成されたコンデンサ１２０を通過して、グランド層３０１にノイズ電流３０３が流れる。その時、断面（図７における紙面）に垂直な方向の磁束が発生する。
【００５３】
図８に示すように、接続導体１０５が第３の端子導体１０３及び第４の端子導体１０４に接続され、第３の端子導体１０３及び第４の端子導体１０４の両方が実装基板３００の配線３０４ｃまたは３０４ｄを介してＤＣ電源層３０２に接続されることで、接続導体１０５、第３の端子導体１０３、第４の端子導体１０４、配線３０４ｃ、３０４ｄ及びＤＣ電源層３０２により閉じたループ導体３１０が形成されている。ファラデーの法則によって、ノイズ電流３０３が流れることによって発生する磁束の増加を妨げる方向の起電力が発生し、ノイズ電流３０３とは逆向きの渦電流３０５がこのループ導体３１０に流れ、ノイズ電流３０３により発生する磁束の時間変動を妨げる。このようにして、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタを低下させる事ができる。
【００５４】
このように、電子デバイス１は、第３の端子導体１０３と第４の端子導体１０４とが接続導体１０５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
【００５５】
さらに、電子デバイス１は、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとループ導体３１０との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００５６】
さらに、電子デバイス１は、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００５７】
さらに、電子デバイス１は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４のそれぞれが、４つの側面１１、側面１２、側面１３および側面１４のうちの２つの側面（側面１１および側面１３）のいずれかに沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス１に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス１に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
【００５８】
電子デバイス１が実装基板３００に実装された状態について、図９に示されるような等価回路例を考える。この等価回路例は、ＤＣ電源層３０２とグランド層３０１の間に直列に接続されるコンデンサ１２０と、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタ成分４０２とが直列に接続された回路と、ループ導体３１０の抵抗成分４０３とインダクタ成分４０４とが直列に接続された回路とを含み、等価直列インダクタ成分４０２とインダクタ成分４０４が結合係数ｋで結合しているものである。この等価回路例において、コンデンサ１２０のキャパシタンスを１μＦ、等価直列インダクタ成分４０２のインダクタンスを１００ｐＨ、インダクタ成分４０４のインダクタンスを１ｐＨ、抵抗成分４０３の抵抗値を０．１μΩとしたときの、ＤＣ電源層３０２とグランド層３０１の間のインピーダンスの回路シミュレータによる計算結果を図１０に示す。結合係数ｋが０、０．９、０．９５、０．９９、０．９９９、１と増加するに従って、等価直列インダクタ成分４０２のインダクタンスが減少し、結合係数が１になると完全に等価直列インダクタ成分４０２のインダクタンスがなくなることが図１０よりわかる。ｋ＝０の場合は、ループ導体３１０が存在しない場合と等価であり、ループ導体３１０の存在により、等価直列インダクタ成分４０２のインダクタンスが減少することがわかる。
【００５９】
第１の実施の形態では、第３の端子導体１０３と第４の端子導体１０４の両方がＤＣ電源層３０２に接続されている例で説明したが、第３の端子導体１０３と第４の端子導体１０４の両方が配線３０４ｃまたは配線３０４ｄを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ｃ、３０４ｄ、第３の端子導体１０３、第４の端子導体１０４および接続導体１０５により閉じたループ導体が形成されるので、第１の実施の形態の電子デバイス１と同様の効果が得られる。また、第３の端子導体１０３と第４の端子導体１０４の両方が接続される導電層は、その導電層、第３の端子導体１０３、第４の端子導体１０４および接続導体１０５により閉じたループ導体が形成されれば、グランド層３０１やＤＣ電源層３０２とは異なる別の導電層でもよい。この場合、その導電層はグランド層３０１とＤＣ電源層３０２との間に位置していることが好ましい。
【００６０】
また、第１の実施の形態では、第１の内部電極１０６および第２の内部電極１０７は複数の例で説明しているが、第１の内部電極１０６または第２の内部電極１０７は１つであっても良い。
【００６１】
また、第１の実施の形態では、誘電体１１０の例としてジルコン酸カルシウムや酸化アルミニウムなどを挙げて説明したが、誘電体１１０として強磁性を示す誘電体を用いることもできる。誘電体１１０として強磁性を示す誘電体を用いることで、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂが持つ等価直列インダクタとループ導体３１０との磁気的な結合を強くすることができる。強磁性を示す誘電体としては、例えばフェライトが挙げられる。
【００６２】
また、第１の実施の形態では、接続導体１０５は積層領域１１１の上側に形成されている例で説明しているが、接続導体１０５は積層領域１１１の下側に形成されていても良い。また、第１の実施の形態では、接続導体１０５は１つの例で説明しているが、接続導体１０５は複数あっても良い。
【００６３】
また、第１の実施の形態では、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、接続導体１０５がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第３の端子導体１０３、第４の端子導体１０４及び接続導体１０５を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００６４】
また、第１の実施の形態では、接続導体１０５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、図１１に示す本発明の第２の実施の形態の電子デバイス２のように、接続導体１０５が積層領域１１１の中に形成されていても良い。図１１は、図３に示す電子デバイス１の断面図に対応した、電子デバイス２の断面図である。
【００６５】
また、第１の実施の形態では、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されており、第３の端子導体１０３と第４の端子導体１０４は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されているが、各端子導体が沿って形成される側面はこの限りではない。例えば、図１２に示されるように、第１の端子導体１０１と第２の端子導体１０２が同じ側面１１に沿って形成され、第３の端子導体１０３と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図１３または図１４に示されるように、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、４つの側面１１、側面１２、側面１３および側面１４のうちの１つの側面１１に沿って形成されるようにしても良い。図１２〜図１４は、図４と同様に、電子デバイス内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示したものである。
【００６６】
＜第３の実施の形態＞
図１５は、本発明の第３の実施の形態に係る電子デバイス３の全体構成例を示す斜視図である。電子デバイス３について、第１の実施の形態の電子デバイス１と異なる点について主に説明し、共通する事項は適宜説明を省略する。第１の実施の形態の電子デバイス１と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス３では、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７及び接続導体１０５は実装面１０に垂直に形成されている。
【００６７】
図１６は、電子デバイス３の分解斜視図である。図１６に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
【００６８】
第１の実施の形態の電子デバイス１と同様に、接続導体１０５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
【００６９】
電子デバイス３の内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図１７のようになる。
【００７０】
電子デバイス３は、第１の実施の形態の電子デバイス１と同様に、第３の端子導体１０３と第４の端子導体１０４とが接続導体１０５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
【００７１】
さらに、電子デバイス３は、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
【００７２】
＜第４の実施の形態＞
図１８は、本発明の第４の実施の形態に係る電子デバイス４の全体構成例を示す斜視図である。電子デバイス４は、図１８に示すような直方体形状であり、実装面１０（図１８における電子デバイス４の底面）、側面１１、側面１２、側面１３および側面１４を有している。側面１１、側面１２、側面１３および側面１４は、実装面１０と交差している。電子デバイス４は、第１の端子導体１０１と第２の端子導体１０２と第３の端子導体１０３を有している。第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３のそれぞれは、４つの側面１１、側面１２、側面１３および側面１４のうちのいずれか１つの側面に沿って形成されている。より具体的には、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されている（第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２は側面１３に沿って形成されている）。また、第３の端子導体１０３は、第１の端子導体１０１が沿って形成された側面１１とは異なる側面（側面１３）に沿って形成されている。第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３は、誘電体１１０を介して互いに離間している。
【００７３】
また、電子デバイス４は、複数の第１の内部電極１０６と、複数の第２の内部電極１０７と、第１の接続導体１１５とを有している。図１９は、図１８のＡ−Ａ線に沿った断面図である。図１９に示すように、複数の第１の内部電極１０６は第１の端子導体１０１に接続され、複数の第２の内部電極１０７は第２の端子導体１０２に接続されており、各々の第１の内部電極１０６と各々の第２の内部電極１０７は誘電体１１０を介して積層されて積層領域１１１を形成している。この積層領域１１１がコンデンサとして機能する。
【００７４】
誘電体１１０としては、ジルコン酸カルシウムや酸化アルミニウムなどの誘電体セラミック材料が一例として挙げられる。また、誘電体１１０は有機材料や電解液でも構わない。
【００７５】
図２０は、図１８のＢ−Ｂ線に沿った断面図である。図１８および図２０に示すように、第１の接続導体１１５が第１の端子導体１０１と第３の端子導体１０３の両方に接続されている。
【００７６】
また、図２０に示すように、第１の接続導体１１５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置されている。さらに、図１８および図２０に示すように、第１の接続導体１１５は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
【００７７】
また、図２０に示すように、第１の接続導体１１５は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
【００７８】
電子デバイス４の内部に形成される回路のトポロジーと第１〜第３の端子導体１０１、１０２、１０３との接続関係を図示すると図２１のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
【００７９】
図２２は、電子デバイス４の分解斜視図である。図２２に示すように、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して交互に積層され、積層領域１１１が形成される。本実施の形態では、第１の内部電極１０６と第２の内部電極１０７は、誘電体１１０を介して交互に積層されているが、積層のされ方は交互でなくても良い。また、第１の接続導体１１５が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。第１の接続導体１１５は誘電体１１０の表面（図１８における直方体形状の上面）に形成されていてもよい。
【００８０】
電子デバイス４が実装基板３００に実装された状態で、図１８におけるＡ−Ａ線で切断した断面図を図２４、図１８におけるＢ−Ｂ線で切断した断面図を図２５に示す。尚、図２４においては、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみを描いており、第１の接続導体１１５の記載を省略している。また、図２５においては、第１の内部電極１０６と第２の内部電極１０７の記載を省略している。第１の端子導体１０１及び第２の端子導体１０２の内の一方がグランド層３０１に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続され、他方がＤＣ電源層３０２に実装基板３００の配線３０４ａまたは配線３０４ｂを介して接続される（図２４に記載の例では、第２の端子導体１０２が配線３０４ｂを介してグランド層３０１に接続され、第１の端子導体１０１が配線３０４ａを介してＤＣ電源層３０２に接続されている）。第３の端子導体１０３が配線３０４ｃを介して第１の端子導体１０１と同じ電位の層であるＤＣ電源層３０２に接続されることで、ＤＣ電源層３０２、実装基板３００の配線３０４ａ、３０４ｃ、第１の接続導体１１５、第１の端子導体１０１及び第３の端子導体１０３により、閉じた第１のループ導体３２０が形成される。
【００８１】
形成された第１のループ導体３２０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。この結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によって第１のループ導体３２０に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低下させる事ができる。
【００８２】
この原理について、以下に詳しく説明する。インダクタンスＬは、電流Ｉ、磁束密度Ｂ、面積Ｓおよび時間ｔを用いて以下の数式（１）で定義される。この定義に従って考えると、インダクタンスは磁束Ｂ・ｄＳの時間変動に比例する。従って、発生する磁束の時間変動を抑えればインダクタンスを低減できる。
【数２】
2017033949.tif 000004
【００８３】
図２３に閉じた導体であるループ導体２０１を示す。ループ導体２０１のループの内部を貫く磁束２０２が発生すると、ファラデーの法則により、その発生した磁束２０２を打ち消す方向に起電力が発生し、ループ導体２０１に渦電流２０４が流れ、磁束２０２とは逆向きの磁束２０３が発生し、磁束の時間変動が抑制される。
【００８４】
図２４において、ＤＣ電源層３０２にノイズが発生すると、実装基板３００の配線３０４ａ、３０４ｂを介して、第１の内部電極１０６及び第２の内部電極１０７で形成されたコンデンサ１２０を通過して、グランド層３０１にノイズ電流３０３が流れる。その時、断面（図２４における紙面）に垂直な方向の磁束が発生する。
【００８５】
図２５に示すように、第１の接続導体１１５が第１の端子導体１０１及び第３の端子導体１０３に接続され、第１の端子導体１０１及び第３の端子導体１０３の両方が実装基板３００の配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されることで、第１の接続導体１１５、第１の端子導体１０１、第３の端子導体１０３、配線３０４ａ、配線３０４ｃ及びＤＣ電源層３０２により閉じた第１のループ導体３２０が形成されている。ファラデーの法則によって、ノイズ電流３０３が流れることによって発生する磁束の増加を妨げる方向の起電力が発生し、ノイズ電流３０３とは逆向きの渦電流３０５がこの第１のループ導体３２０に流れ、ノイズ電流３０３により発生する磁束の時間変動を妨げる。このようにして、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低下させる事ができる。
【００８６】
このように、電子デバイス４は、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
【００８７】
さらに、電子デバイス４は、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと第１の接続導体１１５を含む第１のループ導体３２０との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００８８】
さらに、電子デバイス４は、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００８９】
さらに、電子デバイス４は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１は側面１１に沿って形成され、第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス４に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス４に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
【００９０】
電子デバイス４が実装基板３００に実装された状態について、図２６に示されるような等価回路例を考える。この等価回路例は、ＤＣ電源層３０２とグランド層３０１の間に直列に接続されるコンデンサ１２０と、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２、および実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタ成分４０２とが直列に接続された回路と、第１のループ導体３２０の抵抗成分４０３とインダクタ成分４０４とが直列に接続された回路とを含み、等価直列インダクタ成分４０２とインダクタ成分４０４が結合係数ｋで結合しているものである。この等価回路例において、コンデンサ１２０のキャパシタンスを１μＦ、等価直列インダクタ成分４０２のインダクタンスを１００ｐＨ、インダクタ成分４０４のインダクタンスを１ｐＨ、抵抗成分４０３の抵抗値を０．１μΩとしたときの、ＤＣ電源層３０２とグランド層３０１の間のインピーダンスの回路シミュレータによる計算結果を図２７に示す。結合係数ｋが０、０．９、０．９５、０．９９、０．９９９、１と増加するに従って、等価直列インダクタ成分４０２のインダクタンスが減少し、結合係数が１になると完全に等価直列インダクタ成分４０２のインダクタンスがなくなることが図２７よりわかる。ｋ＝０の場合は、第１のループ導体３２０が存在しない場合と等価であり、第１のループ導体３２０の存在により、等価直列インダクタ成分４０２のインダクタンスが減少することがわかる。
【００９１】
第４の実施の形態では、第２の端子導体１０２が配線３０４ｂを介してグランド層３０１に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されている例で説明したが、第２の端子導体１０２が配線３０４ｂを介してＤＣ電源層３０２に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ａ、３０４ｃ、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５により閉じたループ導体が形成されるので、第４の実施の形態の電子デバイス４と同様の効果が得られる。
【００９２】
また、第４の実施の形態では、第１の内部電極１０６および第２の内部電極１０７は複数の例で説明しているが、第１の内部電極１０６または第２の内部電極１０７は１つであっても良い。
【００９３】
また、第４の実施の形態では、誘電体１１０の例としてジルコン酸カルシウムや酸化アルミニウムなどを挙げて説明したが、誘電体１１０として強磁性を示す誘電体を用いることもできる。誘電体１１０として強磁性を示す誘電体を用いることで、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２および実装基板３００の配線３０４ａ、３０４ｂが持つ等価直列インダクタと第１のループ導体３２０との磁気的な結合を強くすることができる。強磁性を示す誘電体としては、例えばフェライトが挙げられる。
【００９４】
また、第４の実施の形態では、第１の接続導体１１５は積層領域１１１の上側に形成されている例で説明しているが、第１の接続導体１１５は積層領域１１１の下側に形成されていても良い。また、第４の実施の形態では、第１の接続導体１１５は１つの例で説明しているが、第１の接続導体１１５は複数あっても良い。
【００９５】
また、第４の実施の形態では、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、第１の接続導体１１５がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【００９６】
＜第５の実施の形態＞
図２８は、本発明の第５の実施の形態に係る電子デバイス５の全体構成例を示す斜視図である。電子デバイス５について、第４の実施の形態の電子デバイス４と異なる点について主に説明し、共通する事項は適宜説明を省略する。第４の実施の形態の電子デバイス４と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス５は、第４の実施の形態の電子デバイス４に対し、さらに第４の端子導体１０４と第２の接続導体１１８を有している。第４の端子導体１０４は、第２の端子導体１０２が沿って形成された側面１３とは異なる側面（側面１１）に沿って形成されている。第２の端子導体１０２と第３の端子導体１０３は同じ側面１３に沿って形成され、第１の端子導体１０１と第４の端子導体１０４は同じ側面１１に沿って形成されている。第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４は、誘電体１１０を介して互いに離間している。
【００９７】
図２９は、図２８のＣ−Ｃ線に沿った断面図であり、図３０は、図２８のＤ−Ｄ線に沿った断面図であり、図３１は、図２８のＥ−Ｅ線に沿った断面図である。図２８および図３１に示すように、第２の接続導体１１８が第２の端子導体１０２と第４の端子導体１０４の両方に接続されている。
【００９８】
また、図３１に示すように、第２の接続導体１１８は、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５から離間して配置されている。さらに、図２８および図３１に示すように、第２の接続導体１１８は、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。また、図２８に示すように、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の接続導体１１５と第２の接続導体１１８とは交差している。
【００９９】
また、図３１に示すように、第２の接続導体１１８は、積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない。
【０１００】
電子デバイス５の内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図３２のようになる。積層領域１１１がコンデンサ１２０として機能し、第１の端子導体１０１と第２の端子導体１０２との間にコンデンサ１２０が接続されている。
【０１０１】
図３３は、電子デバイス５の分解斜視図である。図３３に示すように、第１の接続導体１１５と第２の接続導体１１８が誘電体１１０を介して第１の内部電極１０６及び第２の内部電極１０７に重なるように積層される。第１の接続導体１１５と第２の接続導体１１８は誘電体１１０を介して離間して積層される。第２の接続導体１１８は誘電体１１０の表面（図２８における直方体形状の上面）に形成されていてもよい。
【０１０２】
電子デバイス５が実装基板３００に実装された状態で、図２８におけるＣ−Ｃ線で切断した断面図は、第４の実施の形態と同様に図２４、図２８におけるＤ−Ｄ線で切断した断面図は、第４の実施の形態と同様に図２５で示すことができる。また、電子デバイス５が実装基板３００に実装された状態で、図２８におけるＥ−Ｅ線で切断した断面図を図３４に示す。尚、図２４は、第１の内部電極１０６と第２の内部電極１０７は略して１つずつのみとして記載し、第１の接続導体１１５及び第２の接続導体１１８の記載を省略したものになっている。また、図２５は、第１の内部電極１０６、第２の内部電極１０７及び第２の接続導体１１８の記載を省略したものになっている。図３４においては、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５の記載を省略している。第４の端子導体１０４が第２の端子導体１０２と同じ電位の層であるグランド層３０１に配線３０４ｄを介して接続されることで、グランド層３０１、実装基板３００の配線３０４ｂ、３０４ｄ、第２の接続導体１１８、第２の端子導体１０２及び第４の端子導体１０４により、閉じた第２のループ導体３２１が形成される。
【０１０３】
形成された第２のループ導体３２１のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。また、第４の実施の形態の電子デバイス４と同様に、第１のループ導体３２０のインダクタと、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタとは、発生する磁界を介して結合する。これらの結合によって、コンデンサ１２０及び実装基板３００の配線３０４ａ、３０４ｂを通るノイズ電流によって発生する磁束を、ファラデーの法則によって第１のループ導体３２０及び第２のループ導体３２１の両方に発生する渦電流が逆向きの磁束を発生させ打ち消すため、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に低下させる事ができる。第４の実施の形態に示したシミュレーションの計算結果からわかるように、等価直列インダクタ成分とループ導体のインダクタ成分との結合係数が大きい（１に近い）ほど、等価直列インダクタンスを低減する効果が大きくなるが、現実には、結合係数を１にするのは困難である。電子デバイス５は、第１のループ導体３２０及び第２のループ導体３２１を有することで、各々のループ導体のインダクタ成分と等価直列インダクタ成分との結合係数が１よりも小さくても、各々のループ導体に発生する逆起電力による効果が足し合されることにより、等価直列インダクタンスのより大きな減少効果を得ることができる。
【０１０４】
このように、電子デバイス５は、電子デバイス４に対して第４の端子導体１０４と第２の接続導体１１８をさらに有し、第４の端子導体１０４は側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４は、第２の接続導体１１８によって接続されているので、実装基板３００の配線３０４ｄを介して、第４の端子導体１０４が第２の端子導体１０２と同じ電位の層（グランド層３０１）に接続されることで、閉じた第２のループ導体３２１を更に形成することができ、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に減少させることができる。
【０１０５】
さらに、電子デバイス５は、第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されているので、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと第２の接続導体１１８を含む第２のループ導体３２１との間の十分な磁気結合が得られ、より確実に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【０１０６】
さらに、電子デバイス５は、第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていないので、コンデンサの容量に影響を与えずに、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【０１０７】
さらに、電子デバイス５は、４つの側面１１、側面１２、側面１３および側面１４を有し、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４のそれぞれが、４つの側面１１、側面１２、側面１３および側面１４のうちの２つの側面（側面１１および側面１３）のいずれかに沿って形成されているので、側面１１と側面１３とを除く残りの２つの側面１２および側面１４には、端子導体が形成されないようにすることができる。端子導体が形成された側面１１または側面１３に面する位置には、信頼性確保の観点から、同種の電子デバイスや他の部品を電子デバイス５に対してある程度の間隔をあけて実装する必要があるが、端子導体が形成されない側面１２または側面１４に面する位置には、電子デバイス５に対する間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することができる。
【０１０８】
第５の実施の形態では、第２の端子導体１０２と第４の端子導体１０４の両方が配線３０４ｂまたは配線３０４ｄを介してグランド層３０１に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してＤＣ電源層３０２に接続されている例で説明したが、第２の端子導体１０２と第４の端子導体１０４の両方が配線３０４ｂまたは配線３０４ｄを介してＤＣ電源層３０２に接続され、第１の端子導体１０１と第３の端子導体１０３の両方が配線３０４ａまたは配線３０４ｃを介してグランド層３０１に接続されるようにしても良い。この場合でも、グランド層３０１、配線３０４ａ、３０４ｃ、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５により閉じたループ導体が形成され、ＤＣ電源層３０２、配線３０４ｂ、３０４ｄ、第２の端子導体１０２、第４の端子導体１０４および第２の接続導体１１８により閉じたループ導体が形成されるので、第５の実施の形態の電子デバイス５と同様の効果が得られる。
【０１０９】
また、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８は積層領域１１１の上側に形成されている例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方が積層領域１１１の下側に形成されていても良い。また、第４の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８はそれぞれ１つの例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８はそれぞれ複数あっても良い。
【０１１０】
また、第５の実施の形態では、第１の接続導体１１５が第２の接続導体１１８よりも積層領域１１１に近い位置に形成されている例で説明しているが、第２の接続導体１１８が第１の接続導体１１５よりも積層領域１１１に近い位置に形成されていても良い。
【０１１１】
また、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている例で説明したが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方がこのような配置になっていなくてもよい。この場合でも、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタと、第１の端子導体１０１、第３の端子導体１０３および第１の接続導体１１５を含むループ導体及び第２の端子導体１０２、第４の端子導体１０４および第２の接続導体１１８を含むループ導体との間の磁気結合が得られれば、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを減らすことが可能になる。
【０１１２】
また、第４の実施の形態では、第１の接続導体１１５が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、図３５に示す本発明の第６の実施の形態の電子デバイス６のように、第１の接続導体１１５が積層領域１１１の中に形成されていても良い。図３５は、図２０に示す電子デバイス４の断面図に対応した、電子デバイス６の断面図である。同様に、第５の実施の形態では、第１の接続導体１１５及び第２の接続導体１１８が、第１の内部電極１０６と第２の内部電極１０７が誘電体１１０を介して積層された積層領域１１１の外側に形成され、積層領域１１１の中には形成されていない例で説明しているが、第１の接続導体１１５及び第２の接続導体１１８の一方もしくは両方が積層領域１１１の中に形成されていても良い。
【０１１３】
また、第４及び第５の実施の形態では、第１の端子導体１０１と第２の端子導体１０２は、異なる側面（側面１１と側面１３）に沿ってそれぞれ形成されており、第３の端子導体１０３は、第１の端子導体１０１が沿って形成された側面１１とは異なる側面（側面１３）に沿って形成されており、第５の実施の形態では、第４の端子導体１０４は、第２の端子導体１０２が沿って形成された側面１３とは異なる側面（側面１１）に沿って形成されているが、各端子導体が沿って形成される側面はこの限りではない。例えば、図３６に示されるように、第１の端子導体１０１と第２の端子導体１０２が同じ側面１１に沿って形成され、第３の端子導体１０３と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図３７に示されるように、第１の端子導体１０１と第３の端子導体１０３が同じ側面１１に沿って形成され、第２の端子導体１０２と第４の端子導体１０４が同じ側面１３に沿って形成されるようにしても良い。また、例えば、図３８または図３９に示されるように、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、４つの側面１１、側面１２、側面１３および側面１４のうちの１つの側面１１に沿って形成されるようにしても良い。図３６〜図３９は、図３２と同様に、電子デバイス内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示したものである。また、第４の実施の形態のように、図３６〜図３９に示す例において、第４の端子導体１０４と第２の接続導体１１８が無い形態としても良い。
【０１１４】
＜第７の実施の形態＞
図４０は、本発明の第７の実施の形態に係る電子デバイス７の全体構成例を示す斜視図である。電子デバイス７について、第４の実施の形態の電子デバイス４と異なる点について主に説明し、共通する事項は適宜説明を省略する。第４の実施の形態の電子デバイス４と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス７では、第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７及び第１の接続導体１１５は実装面１０に垂直に形成されている。
【０１１５】
図４１は、電子デバイス７の分解斜視図である。図４１に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
【０１１６】
第４の実施の形態の電子デバイス４と同様に、第１の接続導体１１５は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
【０１１７】
電子デバイス７の内部に形成される回路のトポロジーと第１〜第３の端子導体１０１、１０２、１０３との接続関係を図示すると図４２のようになる。
【０１１８】
電子デバイス７は、第４の実施の形態の電子デバイス４と同様に、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを低減することができる。
【０１１９】
さらに、電子デバイス７は、第１の端子導体１０１、第２の端子導体１０２及び第３の端子導体１０３が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
＜第８の実施の形態＞
図４３は、本発明の第８の実施の形態に係る電子デバイス８の全体構成例を示す斜視図である。電子デバイス８について、第５の実施の形態の電子デバイス５と異なる点について主に説明し、共通する事項は適宜説明を省略する。第５の実施の形態の電子デバイス５と共通している要素は同じ符号を用いており、共通している要素の説明は省略する。電子デバイス８では、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が同一の底面である実装面１０に沿って形成されており、第１の内部電極１０６、第２の内部電極１０７、第１の接続導体１１５及び第２の接続導体１１８は実装面１０に垂直に形成されている。
【０１２０】
図４４は、電子デバイス８の分解斜視図である。図４４に示すように、第１の内部電極１０６と第２の内部電極１０７は誘電体１１０を介して実装面１０に平行な方向に積層されている。
【０１２１】
第５の実施の形態の電子デバイス５と同様に、第１の接続導体１１５及び第２の接続導体１１８は、第１の内部電極１０６および第２の内部電極１０７から離間して配置され、第１の内部電極１０６と第２の内部電極１０７の積層方向から見て、第１の内部電極１０６および第２の内部電極１０７と重なるように配置されている。
【０１２２】
電子デバイス８の内部に形成される回路のトポロジーと第１〜第４の端子導体１０１、１０２、１０３、１０４との接続関係を図示すると図４５のようになる。
【０１２３】
電子デバイス８は、第５の実施の形態の電子デバイス５と同様に、第１の端子導体１０１と第３の端子導体１０３とが第１の接続導体１１５によって接続され、さらに、第２の端子導体１０２と第４の端子導体１０４とが第２の接続導体１１８によって接続されているので、実装基板３００に実装された際に、コンデンサ１２０、第１の端子導体１０１、第２の端子導体１０２及び実装基板３００の配線３０４ａ、３０４ｂの等価直列インダクタンスを更に減少させることができる。
【０１２４】
さらに、電子デバイス８は、第１の端子導体１０１、第２の端子導体１０２、第３の端子導体１０３及び第４の端子導体１０４が、同じ底面（実装面１０）に沿って形成されているので、側面には端子導体が形成されないようにすることができる。したがって、端子導体が形成されない側面のそれぞれに面する位置には、間隔を詰めて同種の電子デバイスや他の部品を実装することができ、電子デバイスや部品の高い実装密度を実現することが可能になる。
【０１２５】
以上説明した第１〜第８の実施の形態の電子デバイスは、ＤＣ−ＤＣコンバーター等の電源モジュールに使われても良いし、スマートフォン、ＰＣ、ノートＰＣ等のセットで使われても良いし、グラフィックボード、マイコンボード、メモリボード、ＰＣＩＥｘｐｒｅｓｓボード等の基板ボードに使われても良い。
【符号の説明】
【０１２６】
１、２、３、４、５、６、７、８  電子デバイス
１０  実装面
１１  側面
１２  側面
１３  側面
１４  側面
１０１  第１の端子導体
１０２  第２の端子導体
１０３  第３の端子導体
１０４  第４の端子導体
１０５  接続導体
１０６  第１の内部電極
１０７  第２の内部電極
１１０  誘電体
１１１  積層領域
１１５  第１の接続導体
１１８  第２の接続導体
１２０  コンデンサ
２０１  ループ導体
２０２  磁束
２０３  磁束
２０４  渦電流
３００  実装基板
３０１  グランド層
３０２  ＤＣ電源層
３０３  ノイズ電流
３０４ａ、３０４ｂ、３０４ｃ、３０４ｄ  実装基板の配線
３０５  渦電流
３１０  ループ導体
３２０  第１のループ導体
３２１  第２のループ導体
４０２  インダクタ成分
４０３  抵抗成分
４０４  インダクタ成分
【図１】
2017033949.tif 000005
【図２】
2017033949.tif 000006
【図３】
2017033949.tif 000007
【図４】
2017033949.tif 000008
【図５】
2017033949.tif 000009
【図６】
2017033949.tif 000010
【図７】
2017033949.tif 000011
【図８】
2017033949.tif 000012
【図９】
2017033949.tif 000013
【図１０】
2017033949.tif 000014
【図１１】
2017033949.tif 000015
【図１２】
2017033949.tif 000016
【図１３】
2017033949.tif 000017
【図１４】
2017033949.tif 000018
【図１５】
2017033949.tif 000019
【図１６】
2017033949.tif 000020
【図１７】
2017033949.tif 000021
【図１８】
2017033949.tif 000022
【図１９】
2017033949.tif 000023
【図２０】
2017033949.tif 000024
【図２１】
2017033949.tif 000025
【図２２】
2017033949.tif 000026
【図２３】
2017033949.tif 000027
【図２４】
2017033949.tif 000028
【図２５】
2017033949.tif 000029
【図２６】
2017033949.tif 000030
【図２７】
2017033949.tif 000031
【図２８】
2017033949.tif 000032
【図２９】
2017033949.tif 000033
【図３０】
2017033949.tif 000034
【図３１】
2017033949.tif 000035
【図３２】
2017033949.tif 000036
【図３３】
2017033949.tif 000037
【図３４】
2017033949.tif 000038
【図３５】
2017033949.tif 000039
【図３６】
2017033949.tif 000040
【図３７】
2017033949.tif 000041
【図３８】
2017033949.tif 000042
【図３９】
2017033949.tif 000043
【図４０】
2017033949.tif 000044
【図４１】
2017033949.tif 000045
【図４２】
2017033949.tif 000046
【図４３】
2017033949.tif 000047
【図４４】
2017033949.tif 000048
【図４５】
2017033949.tif 000049
【国際調査報告】
2017033949.tif 000050
2017033949.tif 000051
2017033949.tif 000052
2017033949.tif 000053