(57)【特許請求の範囲】
【請求項１】
ダイヤモンドベース電界効果トランジスタの製造方法であって、
高抵抗層であるダイヤモンド層の上面に導電層を形成するステップと、
前記ダイヤモンド層上にアクティブ領域メサを製造するステップと、
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップと、
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップと、
前記光触媒誘電体層に光を照射するステップと、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップと、を含むことを特徴とするダイヤモンドベース電界効果トランジスタの製造方法。
【請求項２】
前記ダイヤモンド層上にアクティブ領域メサを製造するステップの前に、前記導電層の上面に第１金属層を堆積するステップをさらに含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項３】
前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去するステップと、
エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項２に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項４】
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆するステップと、
前記第１金属層上の前記ソース電極領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記ドレイン電極領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
フォトレジストを除去するステップと、を含むことを特徴とする請求項３に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項５】
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積するステップは、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積するステップの前にあり、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去するステップと、
前記導電層の第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成するステップと、を含むことを特徴とする請求項４に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項６】
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップは、具体的には、
光触媒誘電体層を堆積するステップと、
光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆するステップと、
それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項５に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項７】
前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項８】
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆するステップと、
前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
前記フォトレジストを除去するステップと、
アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項９】
前記導電層上の前記ゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記導電層上の第５領域以外の領域にフォトレジストを被覆するステップと、
前記第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積するステップと、
前記フォトレジストを除去するステップと、を含むことを特徴とする請求項１に記載のダイヤモンドベース電界効果トランジスタの製造方法。
【請求項１０】
高抵抗ダイヤモンド基板、導電層、ゲート誘電体層、ソース電極、ドレイン電極及びゲート電極を備えるダイヤモンドベース電界効果トランジスタであって、
前記高抵抗ダイヤモンド基板の上面に導電層が設けられ、前記高抵抗ダイヤモンド基板上にアクティブ領域メサが設けられ、
前記導電層上のソース電極領域に対応する第１領域にソース電極が設けられ、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極が設けられ、
前記導電層上の前記ゲート電極と前記導電層との間の第５領域にゲート誘電体層が設けられ、前記ゲート誘電体層の上面にゲート電極が設けられ、
光触媒誘電体層に光を照射するように、前記ソース電極と前記ゲート電極との間に位置する前記導電層上の第３領域の上面に光触媒誘電体層が設けられ、前記ドレイン電極と前記ゲート電極との間に位置する前記導電層上の第４領域上面に光触媒誘電体層が設けられ、前記第３領域がソースゲート領域に対応し、前記第４領域がゲートドレイン領域に対応することを特徴とするダイヤモンドベース電界効果トランジスタ。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
【技術分野】
【０００２】
本発明は半導体の技術分野に関し、特にダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタに関する。
【背景技術】
【０００３】
単結晶、多結晶及びナノ結晶のダイヤモンドを材料ベースとする素子はダイヤモンドベース素子と総称され、例えば、ダイヤモンド金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、金属絶縁電界効果トランジスタ（ＭＩＳＦＥＴ：Ｍｅｔａｌ  Ｉｎｓｕｌａｔｉｎｇ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）及び結晶型電界効果トランジスタ（ＪＦＥＴ：Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等が挙げられる。ダイヤモンドベース素子は動作温度が高く、絶縁破壊電界強度が大きく、カットオフ周波数が高く、出力密度が大きい等の利点を有し、将来のマイクロ波高出力の分野では好ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイヤモンドはワイドバンドギャップ半導体として、ドーピングが困難であり、ドーピング原子の活性化エネルギーが高くて活性化が困難であり、キャリア移動度が低い等の問題を抱えている。従来の高性能ｐ型導電チャネルの製造方法では、通常、表面処理によってダイヤモンドの表面に、Ｃ−Ｈ結合で覆われた水素終端ダイヤモンドを形成し、Ｃ−Ｈ結合と空気中の近表面吸着層中の水分子やＣＯ２分子等の極性分子との相互作用を利用し、電子移動によって、近表面にｐ型導電チャネルを形成する。しかしながら、近表面のアクセプターを提供する吸着層が主に環境中の空気から提供されるため、この近表面システムの環境からの影響が非常に大きく、破壊しやすく、特に高温動作時、極性分子が脱着し、ダイヤモンドの近表面から脱出し、ｐ型チャネルの性能が低下し、さらに故障が発生し、それによって電界効果トランジスタの導通抵抗が増加してしまう。
【課題を解決するための手段】
【０００５】
上記に鑑みて、本発明の実施例は、従来技術ではダイヤモンドベース電界効果トランジスタの導通抵抗が大きい技術的問題を解決するために、ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタを提供する。
【０００６】
本発明の実施例の第１態様はダイヤモンドベース電界効果トランジスタの製造方法を提供し、
高抵抗層であるダイヤモンド層の上面に導電層を形成するステップと、
前記ダイヤモンド層上にアクティブ領域メサを製造するステップと、
前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップと、
前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップと、
前記光触媒誘電体層に光を照射するステップと、
前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップと、を含む。
【０００７】
第１態様の第１の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップ前に、前記方法は、
前記導電層の上面に第１金属層を堆積するステップをさらに含む。
【０００８】
第１態様の第１の可能な実施形態において、第２の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去するステップと、
エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
【０００９】
第１態様の第２の可能な実施形態において、第３の可能な実施形態では、前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆し、
前記第１金属層上の前記第１領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記第２領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成し、
フォトレジストを除去する。
【００１０】
第１態様の第３の可能な実施形態において、第４の可能な実施形態では、前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積するステップは、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積するステップの前にあり、前記導電層上のゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去するステップと、
前記導電層の第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成するステップと、を含む。
【００１１】
第１態様の第４の可能な実施形態において、第５の可能な実施形態では、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積するステップは、具体的には、
光触媒誘電体層を堆積するステップと、
光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆するステップと、
それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去するステップと、
前記フォトレジストを除去するステップと、を含む。
【００１２】
第１態様の第６の可能な実施形態では、前記ダイヤモンド層上にアクティブ領域メサを製造するステップは、具体的には、
前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆するステップと、
前記パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成するステップと、
前記フォトレジストを除去するステップと、を含む。
【００１３】
第１態様の第７の可能な実施形態では、前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造するステップは、具体的には、
フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆するステップと、
前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成するステップと、
前記フォトレジストを除去するステップと、
アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成するステップと、を含む。
【００１４】
第１態様の第８の可能な実施形態では、前記導電層の第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造するステップは、具体的には、
前記導電層の第５領域以外の領域にフォトレジストを被覆するステップと、
前記第５領域の上面にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層の上面に第３金属層を堆積するステップと、
前記フォトレジストを除去するステップと、を含む。
【００１５】
本発明の実施例の第２態様はダイヤモンドベース電界効果トランジスタを提供し、高抵抗ダイヤモンド基板、導電層、ゲート誘電体層、ソース電極、ドレイン電極及びゲート電極を備え、前記高抵抗ダイヤモンド基板の上面に導電層が設けられ、前記導電層の上面にソース電極、ドレイン電極及びゲート電極が設けられ、前記ゲート電極と前記導電層との間にゲート誘電体層が設けられ、前記ソース電極と前記ゲート電極との間に位置する前記導電層上の領域に光触媒誘電体層が設けられ、前記ドレイン電極と前記ゲート電極との間に位置する前記導電層上の領域に光触媒誘電体層が設けられる。
【発明の効果】
【００１６】
上記技術案によれば、本発明の実施例は、ソース電極とゲート電極との間の領域に光触媒誘電体層を堆積し、ドレイン電極とゲート電極との間の領域に光触媒誘電体層を堆積し、光触媒誘電体層に光を照射すると、触媒誘電体層中の価電子帯電子が遷移し、電子及び正孔を生成し、電子が光触媒誘電体層の表面に吸着されたヒドロキシル及び水と結合してヒドロキシルラジカルを形成し、且つ光触媒誘電体層の表面の溶存酸素が電子を補足してスーパーオキシドアニオンを形成し、その結果、光触媒誘電体層に過剰な正孔が発生し、過剰な正孔が水素終端ダイヤモンド中の移動電子と吸引して中和し、該プロセスによってｐ型導電チャネルと光触媒誘電体層との界面での電子移動を加速し、さらに水素終端ダイヤモンドに電荷を安定的かつ連続的に供給し、それによってｐ型導電チャネルの高性能を確保し、ダイヤモンドベース電界効果トランジスタの導通抵抗を効果的に低減させることができるという有益な効果を有する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１に係るダイヤモンドベース電界効果トランジスタの製造方法のフローチャートである。
【図２】本発明の実施例２に係るダイヤモンドベース電界効果トランジスタの製造方法の断面構造模式図である。
【図３】本発明の実施例３に係るダイヤモンドベース電界効果トランジスタの製造方法の断面構造模式図である。
【図４】本発明の実施例４に係るダイヤモンドベース電界効果トランジスタの断面構造模式図である。
【発明を実施するための形態】
【００１８】
本発明の目的、技術案及び利点をより明瞭にするために、以下、図面及び実施例を参照して、本発明をさらに詳細説明する。なお、ここで説明される具体的な実施例は単に本発明を説明するものであり、本発明を限定しない。
【００１９】
図２（１）及び図３（１）に示すように、ダイヤモンド層２１はアクティブ領域及びパッシブ領域に分けられ、前記アクティブ領域とはメサ領域、すなわち、アクティブ素子の製造領域であり、アクティブ領域以外の部分はパッシブ領域である。アクティブ領域はさらにソース電極領域、ゲート電極領域及びドレイン電極領域に分けられ、ソース電極領域及びドレイン電極領域がそれぞれゲート電極領域の両側に位置する。ソース電極領域とゲート電極領域との間の領域はソースゲート領域、ドレイン電極領域とゲート電極領域との間の領域はゲートドレイン領域である。
【００２０】
実施例１
図１に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ１０１〜Ｓ１０６を含む。
【００２１】
ステップＳ１０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
【００２２】
本発明の実施例では、導電層はｐ型導電層である。ダイヤモンド層の上面にドーピングダイヤモンドを導電層としてエピタキシャル生長し、ドーピング元素は水素元素及びホウ素元素を含むが、これらに限定されず、又はイオン注入法によってダイヤモンド層上にドーピングイオンを注入して導電層を形成する。注入されるイオンは水素イオン及びホウ素イオンを含むが、これらに限定されない。
【００２３】
ステップＳ１０２では、前記ダイヤモンド層上にアクティブ領域メサを製造する。
【００２４】
本発明の実施例では、アクティブ領域メサを製造し、且つメサ分離を実現し、メサ領域に素子を製造する。
【００２５】
ステップＳ１０３では、前記導電層上のソース電極領域に対応する第１領域にソース電極を製造し、前記導電層上のドレイン電極領域に対応する第２領域にドレイン電極を製造する。
【００２６】
本発明の実施例では、ソース電極及びドレイン電極の材料はＡｕ、Ｐｄ、Ｓｎ、Ｐｔ、Ｎｉ、Ｔｉ、又は上記金属のうちの２種又は２種以上からなる合金を含むが、これらに限定されない。Ｔｉ、Ｗ、グラフェン、カーボンブラック、アモルファスカーボン及びカーボンナノチューブのうちの１種又は複数種の組合せであってもよく、不活性ガスの雰囲気でアニーリングしてオーミックコンタクトを形成してもよい。
【００２７】
ステップＳ１０４では、前記導電層上のソースゲート領域に対応する第３領域の上面に光触媒誘電体層を堆積し、前記導電層上のゲートドレイン領域に対応する第４領域の上面に光触媒誘電体層を堆積する。
【００２８】
本発明の実施例では、光触媒誘電体層の材料はＣｕＯ、ＴｉＯ２、ＺｎＯ、ＣｄＳ、ＷＯ３など光触媒作用を有する半導体材料の１種又は複数種の組合せを含むが、これらに限定されない。物理蒸着、化学蒸着又はゾルゲル法によって触媒誘電体層を堆積する。
【００２９】
ステップＳ１０５では、前記光触媒誘電体層に光を照射する。
【００３０】
本発明の実施例では、光波は波長が１０ｎｍ〜４００ｎｍの紫外光であってもよく、波長が４００ｎｍ〜７６０ｎｍの可視光であってもよい。
【００３１】
ステップＳ１０６では、前記導電層上の前記ゲート電極領域に対応する第５領域にゲート誘電体層を堆積し、前記ゲート誘電体層の上面にゲート電極を製造する。
【００３２】
本発明の実施例では、ゲート誘電体層の材料はＡｌ２０３、ＳｉｘＮｙ、ＳｉｘＯｙ、ＭＯ３、ＴｉＯ２、ＺｎＯ、ＷＯ３、ＨｆＯ２、ＡｌＮ及びＢＮを含むが、これらに限定されない。ゲートはＴ型ゲート、Ｙ型ゲート、ストレート、ゲートフィンゲートを含むが、これらに限定されない。ゲート電極材料はＡｌ、Ｎｉ、Ｓｎ、Ｔｉ及びＷのうちの１種又は複数種の組合せを含むが、これらに限定されない。
【００３３】
ステップＳ１０６はステップＳ１０４の前に実行されてもよく、ステップＳ１０５はステップＳ１０６の後に実行されてもよい。
【００３４】
本発明の実施例は、ソース電極とゲート電極との間の領域に光触媒誘電体層を堆積し、ドレイン電極とゲート電極との間の領域に光触媒誘電体層を堆積し、光触媒誘電体層に光を照射すると、触媒誘電体層中の価電子帯電子が遷移し、電子及び正孔を生成し、電子が光触媒誘電体層の表面に吸着されたヒドロキシル及び水と結合してヒドロキシルラジカルを形成し、且つ光触媒誘電体層の表面の溶存酸素が電子を補足してスーパーオキシドアニオンを形成し、その結果、光触媒誘電体層に過剰な正孔が発生し、過剰な正孔が水素終端ダイヤモンド中の移動電子と吸引して中和し、該プロセスによってｐ型導電チャネルと光触媒誘電体層との界面での電子移動を加速し、さらに水素終端ダイヤモンドに電荷を安定的かつ連続的に供給し、それによってｐ型導電チャネルの高性能を確保し、ダイヤモンドベース電界効果トランジスタの導通抵抗を効果的に低減させることができる。
【００３５】
実施例２
図２に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ２０１〜Ｓ２０７を含む。
【００３６】
ステップＳ２０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
【００３７】
本発明の実施例では、図２（２）に示すように、ダイヤモンド層２１上に導電層２２を形成する。マイクロ波プラズマ化学蒸着（ＭＰＣＶＤ：Ｍｉｃｒｏｗａｖｅ  Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置によって、水素プラズマを用いて高抵抗ダイヤモンド層２１上で１５分間処理し、水素雰囲気中、温度が１０００°Ｃの条件下で２０分間アニーリングし、ｐ型導電層２２を形成する。
【００３８】
ステップＳ２０２では、前記導電層の上面に第１金属層を堆積する。
【００３９】
本発明の実施例では、図２（３）に示すように、導電層２２の上面に第１金属層２３を堆積する。第１金属層２３はパラジウムであり、電子ビーム蒸着プロセスによってｐ型導電層２２の上面に厚さが３０ｎｍのパラジウムを蒸着する。
【００４０】
ステップＳ２０３では、フォトリソグラフィプロセスによって、第１金属層上のアクティブ領域に対応する領域にフォトレジストを被覆し、エッチング液によって、パッシブ領域に対応する領域の第１金属層を除去し、エッチングプロセスによって、前記パッシブ領域に対応する領域の導電層を除去し、前記フォトレジストを除去する。
【００４１】
本発明の実施例では、図２（４）に示すように、パッシブ領域に対応する導電層及び第１金属層を除去する。具体的なプロセスについて、フォトレジストによって、アクティブ領域に対応する導電層及び第１金属層を保護し、アクティブ領域に対応する導電層及び第１金属層が後続のプロセスで除去されることを防止する。まず、ＫＩ／Ｉ２エッチング液を用いて、パッシブ領域に対応するパラジウムを除去し、酸素プラズマエッチング装置によって３分間処理し、パッシブ領域に対応する導電層を除去し、最後に、フォトレジストを除去し、それによってメサ領域を形成し、メサ分離を実現する。
【００４２】
ステップＳ２０４では、前記ソース電極領域及び前記ドレイン電極領域に対応する領域以外の前記第１金属層上の領域にフォトレジストを被覆し、前記第１金属層上の前記ソース電極領域に対応する領域の上面に第２金属層を堆積してソース電極を形成し、前記第１金属層上の前記ドレイン電極領域に対応する領域の上面に第２金属層を堆積してドレイン電極を形成し、フォトレジストを除去する。
【００４３】
本発明の実施例では、図２（５）に示すように、導電層上にソース電極２４及びドレイン電極２５を製造する。具体的なプロセスについて、フォトレジストをソースゲート領域、ゲートドレイン領域、ソース電極領域及びパッシブ領域に対応する第１金属層の上面に被覆し、ソース電極領域及びドレイン電極領域に対応する第１金属層を露出させ、さらに電子ビーム蒸着プロセスによって、それぞれ第１金属層上のソース電極領域に対応する領域及びドレイン電極領域に対応する領域に厚さが５０ｎｍのＴｉ、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍのＡｕを順に堆積し、最後に、剥離液によってフォトレジストを剥離し、ソース電極２４及びドレイン電極２５を形成する。ソース電極２４はソース電極領域に対応する第１金属層及び第２金属層であり、ドレイン電極２５はドレイン電極領域に対応する第１金属層及び第２金属層である。
【００４４】
ステップＳ２０５では、前記ソースゲート領域、前記ゲート電極領域及び前記ゲートドレイン領域に対応する領域の第１金属層を除去し、前記導電層の第５領域の上面にゲート誘電体層を堆積し、前記ゲート誘電体層の上面に第３金属層を堆積してゲート電極を形成する。
【００４５】
本発明の実施例では、図２（６）に示すように、導電層２２上のゲート電極領域に対応する領域にゲート誘電体層２６を堆積し、ゲート誘電体層２６の上面に第３金属層を堆積してゲート電極２７を形成する。具体的なプロセスについて、フォトレジストをソース電極、ドレイン電極及びダイヤモンド層のパッシブ領域の上面に被覆し、ＫＩ／Ｉ２エッチング液を用いて、ソースゲート領域、ゲート電極領域及びゲートドレイン領域に対応する領域の第１金属層を除去し、フォトレジストを除去する。導電層の第５領域以外の領域にフォトレジストを被覆し、第５領域を露出させ、導電層の第５領域の上面にゲート誘電体層２６を堆積し、電子ビーム蒸着装置によって、厚さが５０ｎｍのＴｉ及び厚さが１００ｎｍのＡｕをゲート電極として順に蒸着し、フォトレジストを剥離してゲート電極２７を形成する。
【００４６】
ステップＳ２０６では、光触媒誘電体層を堆積し、光触媒誘電体層上のソースゲート領域に対応する領域及びゲートドレイン領域に対応する領域の両方にフォトレジストを被覆し、それぞれ前記ソース電極領域、前記ドレイン電極領域、前記ゲート電極領域及び前記パッシブ領域に対応する領域の光触媒誘電体層を除去し、前記フォトレジストを除去する。
【００４７】
本発明の実施例では、図２（７）に示すように、導電層上のソースゲート領域及びゲートドレイン領域に対応する領域に光触媒誘電体層２７を堆積する。具体的なプロセスについて、原子層堆積装置（ＡＬＤ）によって、素子の表面に厚さが３ｎｍのＣｕＯ薄膜を光触媒誘電体層として堆積し、すなわち、導電層の第３領域の上面、導電層の第４領域の上面、ソース電極の上面、ゲート電極の上面、ドレイン電極の上面及びダイヤモンド層パッシブ領域の上面にＣｕＯ薄膜を堆積し、フォトレジストによって、ソースゲート領域及びゲートドレイン領域に対応する領域のＣｕＯを保護し、エッチング液によって、ソース電極領域、ドレイン電極領域、ゲート電極領域及びパッシブ領域に対応する領域のＣｕＯを除去し、最後にフォトレジストを剥離する。
【００４８】
ステップＳ２０７では、前記光触媒誘電体層に光を照射する。
【００４９】
本発明の実施例では、波長が３２５ｎｍの紫外光を１０分間照射して、電子と正孔との分離を励起し、素子の製造が完了する。
【００５０】
実施例３
図３に示すように、ダイヤモンドベース電界効果トランジスタの製造方法はステップＳ３０１〜Ｓ３０６を含む。
【００５１】
ステップＳ３０１では、高抵抗層であるダイヤモンド層の上面に導電層を形成する。
【００５２】
本発明の実施例では、図３（２）に示すように、ダイヤモンド層３１上に導電層３２を形成する。ＭＰＣＶＤ装置によって、水素プラズマを用いて高抵抗ダイヤモンド層３１上で１０分間処理し、水素雰囲気中、温度が８００°Ｃの条件下で１時間アニーリングし、ｐ型導電層３２を形成する。
【００５３】
ステップＳ３０２では、前記導電層上のアクティブ領域に対応する領域にフォトレジストを被覆し、前記パッシブ領域に対応する領域の導電層を除去して、アクティブ領域メサを形成し、前記フォトレジストを除去する。
【００５４】
本発明の実施例では、図３（３）に示すように、パッシブ領域に対応する導電層を除去する。具体的なプロセスについて、フォトレジストによって、アクティブ領域に対応する導電層を保護し、酸素プラズマエッチング装置によってエッチングを行い、パッシブ領域の導電層を除去し、最後に、フォトレジストを剥離し、アクティブ領域メサを形成し、メサ分離を実現する。
【００５５】
ステップＳ３０３では、フォトリソグラフィプロセスによって、前記第１領域及び前記第２領域以外の領域にフォトレジストを被覆し、前記第１領域の上面に第２金属層を堆積してソース電極を形成し、前記第２領域の上面に第２金属層を堆積してドレイン電極を形成し、前記フォトレジストを除去し、アニーリングプロセスによって、前記ソース電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成し、及び前記ドレイン電極領域に対応する導電層と前記第２金属層とのオーミックコンタクトを形成する。
【００５６】
本発明の実施例では、図３（４）に示すように、まず、フォトリソグラフィプロセスによってソース電極及びドレイン電極領域を形成し、すなわち、フォトレジストによって、導電層の第１領域及び第２領域以外の領域を保護し、すなわち、フォトレジストをダイヤモンド層上のパッシブ領域、導電層の第３領域、導電層の第４領域及び導電層の第５領域に被覆し、さらに電子ビーム蒸着プロセスによって、それぞれ厚さが５０ｎｍのＴｉ、厚さが５０ｎｍのＰｔ及び厚さが１００ｎｍのＡｕを堆積し、剥離液を用いてフォトレジストを除去し、最後に、Ａｒ雰囲気中、１０００°Ｃで１０分間アニーリングし、オーミックコンタクトを形成し、ソース電極３３及びドレイン電極３４を得る。
【００５７】
ステップＳ３０４では、前記導電層の第３領域の上面に光触媒誘電体層を堆積し、前記導電層の第４領域の上面に光触媒誘電体層を堆積する。
【００５８】
本発明の実施例では、図３（５）に示すように、第３領域及び第４領域以外の領域にフォトレジストを被覆し、導電層の第３領域及び第４領域を露出させ、電子ビーム蒸着装置によって、厚さが２ｎｍの金属Ｔｉ薄膜を堆積し、且つ空気中で自然に酸化してＴｉＯ２薄膜を光触媒誘電体層として形成し、最後に、フォトレジストを剥離し、光触媒誘電体層３５を得る。
【００５９】
ステップＳ３０５では、前記光触媒誘電体層に光を照射する。
【００６０】
本発明の実施例では、波長が２６６ｎｍの紫外光を１０分間照射し、電子と正孔との分離を励起する。
【００６１】
ステップＳ３０６では、前記導電層上の前記ゲート電極領域に対応する第５領域以外の領域にフォトレジストを被覆し、前記第５領域の上面にゲート誘電体層を堆積し、前記ゲート誘電体層の上面に第３金属層を堆積し、前記フォトレジストを除去する。
【００６２】
本発明の実施例では、図３（６）に示すように、フォトリソグラフィプロセスによってゲート電極を形成し、第５領域以外の領域にフォトレジストを被覆し、第５領域を露出させ、ゲート誘電体層３６を堆積し、電子ビーム蒸着装置によって厚さが１５０ｎｍの金属Ａｌ及び厚さが１０００ｎｍのＡｕをゲート電極３７として順に蒸着し、素子の製造が完了する。
【００６３】
なお、上記実施例では、各ステップの番号は実行順序を示すものではなく、各プロセスの実行順序はその機能及び内部ロジックに応じて決められ、本発明の実施例の実施過程を限定するものではない。
【００６４】
実施例４
図４に示すように、ダイヤモンドベース電界効果トランジスタは高抵抗ダイヤモンド基板４１、導電層４２、ゲート誘電体層４３、ソース電極４４、ドレイン電極４５及びゲート電極４６を備え、前記高抵抗ダイヤモンド基板４１の上面に導電層４２が設けられ、前記導電層４２の上面にソース電極４４、ドレイン電極４５及びゲート電極４６が設けられ、前記ゲート電極４６と前記導電層４２との間にゲート誘電体層４３が設けられ、前記ソース電極４４と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられ、前記ドレイン電極４５と前記ゲート電極４６との間に位置する前記導電層上の領域に光触媒誘電体層４７が設けられる。
【００６５】
以上、本発明の好適実施例を説明したが、本発明を限定するものではなく、本発明の精神及び原則を逸脱せずに行われる変更、同等置換や改良等はすべて本発明の保護範囲に属する。
【図１】
0006987978.tif 000002
【図２】
0006987978.tif 000003
【図３】
0006987978.tif 000004
【図４】
0006987978.tif 000005