(57)【特許請求の範囲】
【請求項１】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成することを特徴とする撮像素子。
【請求項２】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成することを特徴とする撮像素子。
【請求項３】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記比較部は、少なくとも論理回路を有し、
前記基準レベルは、前記論理回路の回路閾値であり、
前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする撮像素子。
【請求項４】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記比較部は、少なくともインバータ回路を有し、
前記基準レベルは、前記インバータ回路の回路閾値であり、
前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする撮像素子。
【請求項５】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、
前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルであることを特徴する撮像素子。
【請求項６】
二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、
前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、
所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、
前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、
を備え、
前記監視部は、
前記基準レベルを生成する基準レベル生成部と、
前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、
を有し、
前記基準レベル生成部は、バンドギャップリファレンス回路を有し、
前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルであることを特徴とする撮像素子。
【請求項７】
前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較するコンパレータ回路を有する
ことを特徴とする請求項５または６に記載の撮像素子。
【請求項８】
前記複数の画素が配置してなる第１チップと、
前記信号処理部、前記監視部および前記電流生成部が配置してなる第２チップと、
を備え、
前記第１チップは、前記第２チップに積層されてなることを特徴とする請求項１〜７のいずれか一つに記載の撮像素子。
【請求項９】
前記監視部は、当該撮像素子の起動時に前記制御信号を出力する
ことを特徴とする請求項８に記載の撮像素子。
【請求項１０】
請求項１〜９のいずれか一つに記載の撮像素子を備える
ことを特徴とする撮像装置。
【請求項１１】
請求項１０に記載の撮像装置と、
被検体内に挿入可能な挿入部と、
を備え、
前記挿入部は、前記撮像装置を先端部に配置してなる
ことを特徴とする内視鏡。
【請求項１２】
請求項１１に記載の内視鏡と、
前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、
を備える
ことを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検体内に挿入され、該被検体内の体内を撮像して画像データを生成する撮像素子、撮像装置、内視鏡および内視鏡システムに関する。
【背景技術】
【０００２】
従来、内視鏡の挿入部の先端にＣＣＤ（Charge  Coupled  Device）やＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）等の撮像素子と、該撮像素子の近傍に設けた増幅器によって撮像素子が出力する撮像信号を増幅してプロセッサへ出力する技術が知られている（特許文献１参照）。この技術では、撮像素子を駆動するためのパルス信号を用いて、撮像素子および増幅器に印加される直流電圧を生成することによって、電源ケーブルの本数を減らすことで、内視鏡の挿入部の細径化を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５３８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来の内視鏡に設けられた撮像素子の電源は、内視鏡の挿入部の細径化に伴って電源ケーブルが細くなり、電源ケーブルの抵抗が増加する。このため、従来の内視鏡では、通常動作時における撮像素子の消費電流による電圧降下を考慮して電源電圧を決定している。しかしながら、上述した特許文献１のように電源ケーブルの細径化を図った内視鏡では、消費電流が通常動作時よりも少なくなった場合、消費電流が大きく低下し、撮像素子に高い電圧が印加されるとなり、撮像素子の耐圧を超えてしまう恐れがあった。
【０００５】
本発明は、上記に鑑みてなされたものであって、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができる撮像素子、撮像装置、内視鏡および内視鏡システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本開示に係る撮像素子は、二次元マトリクス状に配置され、入射光量に応じた撮像信号を生成して出力する複数の画素を有する画素部と、前記画素部から出力される前記撮像信号を入力信号として、前記入力信号に応じた出力信号を外部へ出力する信号処理部と、所定端子の電圧レベルの大きさと予め設定された基準レベルの大きさに基づいて、電流値を制御する制御信号を出力する監視部と、前記監視部が出力した前記制御信号に応じて所定電流を生成する電流生成部と、を備える
ことを特徴とする。
【０００７】
また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力することを特徴とする。
【０００８】
また、本開示に係る撮像素子は、上記開示において、前記監視部は、前記基準レベルを生成する基準レベル生成部と、前記電圧レベルの大きさと前記基準レベルの大きさとを比較し、該比較結果を前記制御信号として出力する比較部と、有することを特徴とする。
【０００９】
また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を生成することを特徴とする。
【００１０】
また、本開示に係る撮像素子は、上記開示において、前記電流生成部は、トランジスタを有するスイッチ回路と所定値の抵抗で構成され、前記スイッチ回路が前記制御信号にオンされた時に前記抵抗の抵抗値に基づく電流を前記信号処理部で生成することを特徴とする。
【００１１】
また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくとも論理回路を有し、前記基準レベルは、前記論理回路の回路閾値であり、前記論理回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。
【００１２】
また、本開示に係る撮像素子は、上記開示において、前記比較部は、少なくともインバータ回路を有し、前記基準レベルは、前記インバータ回路の回路閾値であり、前記インバータ回路は、入力された前記電圧レベルの大きさと前記基準レベルの大きさとを比較することを特徴とする。
【００１３】
また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、電源電圧とグランドとの間に設けた抵抗を有し、前記基準レベルは、前記抵抗によって抵抗分圧した電圧レベルであることを特徴する。
【００１４】
また、本開示に係る撮像素子は、上記開示において、前記基準レベル生成部は、バンドギャップリファレンス回路を有し、前記基準レベルは、前記バンドギャップリファレンス回路によって生成された電圧レベルであることを特徴とする。
【００１５】
また、本開示に係る撮像素子は、上記開示において、前記比較部は、前記電圧レベルの大きさと前記基準レベルの大きさとを比較するコンパレータ回路を有することを特徴とする。
【００１６】
また、本開示に係る撮像素子は、上記開示において、前記複数の画素が配置してなる第１チップと、前記信号処理部、前記監視部および前記電流生成部が配置してなる第２チップと、備え、前記第１チップは、前記第２チップに積層されてなることを特徴とする。
【００１７】
また、本開示に係る撮像素子は、上記開示において、前記監視部は、当該撮像素子の起動時に前記制御信号を出力することを特徴とする。
【００１８】
また、本開示に係る撮像装置は、上記開示の撮像素子を備えることを特徴とする。
【００１９】
また、本開示に係る内視鏡は、上記開示の撮像装置と、被検体内に挿入可能な挿入部と、を備え、前記挿入部は、前記撮像装置を先端部に配置してなることを特徴とする。
【００２０】
また、本開示に係る内視鏡システムは、上記開示の内視鏡と、前記撮像信号に対して画像処理を施して画像信号を生成する処理装置と、を備えることを特徴とする。
【発明の効果】
【００２１】
本開示によれば、撮像素子の駆動状態に関わらず、撮像素子に高い電圧が撮像素子に印加されることを防止することができるという効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。
【図２】図２は、本開示の実施の形態１に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図３】図３は、本開示の実施の形態１に係る撮像部の動作処理のタイミングチャートを示す図である。
【図４】図４は、本開示の実施の形態１に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。
【図５】図５は、本開示の実施の形態２に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図６】図６は、本開示の実施の形態３に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図７】図７は、本開示の実施の形態４に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図８】図８は、本開示の実施の形態４に係る撮像部の動作処理のタイミングチャートを示す図である。
【図９】図９は、本開示の実施の形態４に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。
【図１０】図１０は、本開示の実施の形態５に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図１１】図１１は、本開示の実施の形態５に係る撮像部の動作処理のタイミングチャートを示す図である。
【図１２】図１２は、本開示の実施の形態５に係る内視鏡システムの電源電圧ＶＤＤ、入力端子および第１のインバータの回路閾値の各々を同じ電圧軸でまとめた図である。
【図１３】図１３は、本開示の実施の形態６に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図１４】図１４は、本開示の実施の形態７に係る内視鏡システムの要部の機能構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明を実施するための形態（以下、「実施の形態」という）として、被検体内に先端部が挿入される内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。
【００２４】
（実施の形態１）
〔内視鏡システムの構成〕
図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。
【００２５】
内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像する。内視鏡２は、被検体内を撮像することによって生成した撮像信号をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端部１０１側に、撮像を行う撮像部２０（撮像装置）が設けられている。さらに、内視鏡２は、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０が撮像して生成した撮像信号は、例えば数ｍの長さを有する伝送ケーブル３を経由してコネクタ部５へ出力される。
【００２６】
コネクタ部５は、プロセッサ６および光源装置８に対して、着脱自在に接続される。コネクタ部５は、伝送ケーブル３から伝送された撮像信号に対して所定の信号処理を施してプロセッサ６へ出力する。
【００２７】
プロセッサ６は、コネクタ部５から入力された撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。
【００２８】
表示装置７は、プロセッサ６が画像処理を施した画像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。
【００２９】
光源装置８は、プロセッサ６の制御のもと、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端部１０１側から被検体へ向けて照明光を照射する。光源装置８は、例えばハロゲンランプランプや白色ＬＥＤ（Light  Emitting  Diode）等を用いて構成される。なお、実施の形態１では、光源装置８を同時式の例を説明するが、撮像部２０の種別に応じて、赤色、緑色および青色の照明光を順次切り替えながら照射する面順次式であってもよい。
【００３０】
〔内視鏡システムの要部の機能構成〕
次に、上述した内視鏡システム１の要部の機能構成について説明する。図２は、内視鏡システム１の要部の機能構成を示すブロック図である。
【００３１】
〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。
図２に示すように、内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。
【００３２】
撮像部２０は、第１チップ２１と、第２チップ２２と、を備える。第１チップ２１および第２チップ２２は、伝送ケーブル３の信号線３１，３２およびコネクタ部５を経由して後述するプロセッサ６の電源部６１から供給された電源電圧ＶＤＤ（例えば３．３Ｖ）をグランドＧＮＤとともに受け取る。また、第１チップ２１は、伝送ケーブル３の信号線３３を経由して後述するプロセッサ６の駆動信号生成部６３から供給された駆動信号を受信する。また、第１チップ２１は、第２チップ２２に積層されて形成される。なお、撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間に、電源安定用のコンデンサを設けてもよい。なお、実施の形態１では、第１チップ２１および第２チップ２２が撮像素子として機能する。
【００３３】
第１チップ２１は、画素部２１１を有する。画素部２１１は、行列方向に２次元マトリクス状に配置されてなる複数の画素を有する。この複数の画素の各々は、外部から光を受光し、受光量に応じた撮像信号を生成し、この生成した撮像信号を出力する。画素部２１１は、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサを用いて構成される。また、画素部２１１は、読み出し部（図示せず）と、タイミング生成部（図示せず）と、を有する。読み出し部は、画素部２１１で光電変換された撮像信号を読み出して第２チップ２２の入力端子２２１へ出力する。タイミング生成部は、伝送ケーブル３およびコネクタ部５を経由して入力された駆動信号（基準クロック信号および同期信号を含む）に基づきタイミング信号を生成して読み出し部へ出力する。なお、読み出し部およびタイミング生成部は、後述する第２チップ２２へ設けてもよい。
【００３４】
第２チップ２２は、第１チップ２１から撮像信号が入力される入力端子２２１と、入力端子２２１から入力された撮像信号を増幅して出力する信号処理部２２２と、信号処理部２２２から入力された撮像信号を出力する出力端子２２３と、を有する。なお、本実施の形態１では、入力端子２２１が所定端子に該当する。
【００３５】
信号処理部２２２は、入力端子２２１から入力された撮像信号を増幅して出力端子２２３へ出力する。信号処理部２２２は、トランジスタ２２４と、抵抗２２５と、監視部２２６と、電流生成部２２７と、を備える。
【００３６】
トランジスタ２２４は、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２４は、ドレイン端子に電源電圧ＶＤＤが接続され、ソース端子に伝送ケーブル３のインピーダンスをマッチングするための抵抗２２５が接続され、ゲート端子に第１チップ２１から撮像信号が入力される入力端子２２１が接続される。トランジスタ２２４は、入力端子２２１から入力された撮像信号を増幅し、この増幅した撮像信号を抵抗２２５および出力端子２２３を経由して伝送ケーブル３の信号線３４へ出力する。
【００３７】
監視部２２６は、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、画素部２１１に流れる電流値を制御する制御信号を電流生成部２２７へ出力する。具体的には、監視部２２６は、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力する。監視部２２６は、論理回路を用いて構成される。具体的には、監視部２２６は、比較部として機能する第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、を有する。
【００３８】
第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、制御信号を生成し、この制御信号を第２のインバータ回路２２６２へ出力する。第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさを検出する。具体的には、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさを検出し、この検出した入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較する。そして、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較した比較結果を第２のインバータ回路２２６２へ出力する。ここで、基準レベルとしては、第１のインバータ回路２２６１の回路閾値である。例えば、回路閾値としては、電源電圧ＶＤＤが３．０Ｖの場合、１．５Ｖである。即ち、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの閾値以上であるか否かを比較判定し、この比較結果を制御信号として第２のインバータ回路２２６２へ出力する。具体的には、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満である場合、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号を第２のインバータ回路２２６２へ出力する。これに対して、第１のインバータ回路２２６１は、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上である場合、入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号を第２のインバータ回路２２６２へ出力する。
【００３９】
第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力された制御信号に基づいて、オンオフ信号を電流生成部２２７へ出力する。具体的には、第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが基準レベルの大きさ未満であることを示す比較結果の制御信号が入力された場合、オン信号を電流生成部２２７へ出力する。これに対して、第２のインバータ回路２２６２は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが基準レベルの大きさ以上であることを示す比較結果の制御信号が入力された場合、オフ信号を電流生成部２２７へ出力する。
【００４０】
電流生成部２２７は、監視部２２６が出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７は、トランジスタ２２７１と、所定の抵抗値の抵抗２２７２と、を有する。
【００４１】
トランジスタ２２７１は、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１は、ドレイン端子に電源電圧ＶＤＤが接続され、ソース端子に抵抗２２７２が接続され、ゲート端子に第２のインバータ回路２２６２が接続される。トランジスタ２２７１は、第２のインバータ回路２２６２からオン信号が入力された場合、オン状態となり、抵抗２２７２で決定される電流が通電する。これに対して、トランジスタ２２７１は、第２のインバータ回路２２６２からオフ信号が入力された、オフ状態となり、抵抗２２７２で決定される電流が流れない。
【００４２】
コネクタ部５は、回路基板５１を有する。回路基板５１は、受信回路５１１と、処理回路５１２と、を備える。
【００４３】
受信回路５１１は、伝送ケーブル３の信号線３４を経由して伝送された撮像信号を受信し、この受信した撮像信号を処理回路５１２へ出力する。受信回路５１１は、少なくとも、ＧＮＤに接続された交流終端抵抗５１１１と、ＧＮＤに接続された直流終端抵抗５１１２と、第２チップ２２から出力される直流電流をカットする直流カットコンデンサ５１１３と、を有する。
【００４４】
処理回路５１２は、受信回路５１１から入力された撮像信号に対して、信号処理を施し、この信号処理を施した撮像信号をプロセッサ６へ出力する。処理回路５１２は、アナログ・フロント・エンド部５１２１（以下、「ＡＦＥ部５１２１」という）と、撮像信号処理部５１２２と、を有する。
【００４５】
ＡＦＥ部５１２１は、受信回路５１１から出力された撮像信号を受信し、コンデンサで交流成分をとりだし、分圧回路で動作点を決定する。ＡＦＥ部５１２１は、受信回路５１１から伝送されたアナログの撮像信号をＡ／Ｄ変換を行ってデジタルの撮像信号として撮像信号処理部５１２２へ出力する。
【００４６】
撮像信号処理部５１２２は、ＡＦＥ部５１２１から入力されるデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。撮像信号処理部５１２２は、例えばＦＰＧＡ（Field  Programmable  Gate  Array）を用いて構成される。
【００４７】
〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、電源部６１と、画像信号処理部６２と、駆動信号生成部６３と、記録部６４と、入力部６５と、制御部６６と、を備える。
【００４８】
電源部６１は、制御部６６の制御のもと、電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤをグランドＧＮＤとともに、伝送ケーブル３の信号線３１，３２へ出力する。具体的には、電源部６１は、制御部６６の制御のもと、外部から入力された供給電力に対して所定の電圧、例えば３．３Ｖに調整して電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤを伝送ケーブル３の信号線３１へ出力する。電源部６１は、電圧レギュレータ（Regulator）等を用いて構成される。
【００４９】
画像信号処理部６２は、制御部６６の制御のもと、撮像信号処理部５１２２で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、γ補正処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。画像信号処理部６２は、ＧＰＵ（Graphics  Processing  Unit）やＦＰＧＡ等を用いて構成される。
【００５０】
駆動信号生成部６３は、制御部６６の制御のもと、内視鏡システム１の各構成部の動作となる基準クロック信号および同期信号を含む駆動信号を生成し、この駆動信号を伝送ケーブル３の信号線３３へ出力する。駆動信号生成部６３は、クロックジェネレータ等を用いて構成される。
【００５１】
記録部６４は、内視鏡システム１が実行する各種プログラム、処理中のデータおよび画像データ等を記録する。記録部６４は、揮発性メモリ、不揮発性メモリおよびメモリカードを用いて構成される。
【００５２】
入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号や終了を指示する指示信号の入力を受け付ける。入力部６５は、例えば切替スイッチ、十字スイッチ、プッシュボタン、タッチパネル等を用いて構成される。
【００５３】
制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。制御部６６は、ＣＰＵ（Central  Processing  Unit）等を用いて構成される。制御部６６は、入力部６５から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。
【００５４】
〔表示装置の構成〕
表示装置７は、画像信号処理部６２から入力される画像信号に基づいて、撮像部２０が撮像した画像を表示する。表示装置７は、液晶や有機ＥＬ（Electro  Luminescence）等の表示パネル等を用いて構成される。
【００５５】
〔撮像部の動作処理〕
次に、撮像部２０の動作処理について説明する。図３は、撮像部２０の動作処理のタイミングチャートを示す図である。図４は、電源電圧ＶＤＤ、入力端子２２１および第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図３および図４において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。また、図３において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの出力変化を示し、（ｄ）が第２のインバータ回路２２６２の出力変化を示し、（ｅ）が第１のインバータ回路２２６１の出力変化を示し、（ｆ）が入力端子２２１およびトランジスタ２２４の各々の出力変化を示す。さらに、図３および図４において、曲線Ｌ１が電源電圧ＶＤＤの出力変化を示し、折れ線Ｌ２が第２のインバータ回路２２６２の出力変化を示し、曲線Ｌ３がインバータＩＮＶ１の出力変化を示し、折れ線Ｌ４が入力端子２２１およびトランジスタ２２４の各々の出力変化を示す。さらに、図４において、曲線Ｌ１１が従来の電源電圧ＶＤＤの出力変化を示し、曲線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。
【００５６】
また、以下において、撮像部２０の起動時とは、内視鏡２に対する電源導入された時点から、画素部２１１に対して電源電圧ＶＤＤが供給されて画素部２１１が起動を開始する時点までの短時間の期間をいう。具体的には、図３に示すように、画素部２１１の起動時とは、画素部２１１に電源電圧ＶＤＤが供給され起動が開始された時点から、プロセッサ６の駆動信号生成部６３から画素部２１１に対して同期信号が出力されて画素部２１１にて受信される時点までの期間をいう。
【００５７】
また、撮像部２０の通常動作とは、上述した画素部２１１の起動時を経て、画素部２１１が撮像信号の出力を開始した時点から撮像信号が停止される時点までの期間であって、画素部２１１自体の動作も安定し、画素部２１１に電源電圧ＶＤＤを供給する伝送ケーブル３における消費電力も定格動作の範囲内に収まっている状態の期間をいう。
【００５８】
図３および図４に示すように、まず、撮像部２０の起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１未満である場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１未満であることを示す制御信号を第２のインバータ回路２２６２を出力する。この場合、図３および図４に示すように、トランジスタ２２７１は、第２のインバータ回路２２６２からオン信号が入力されるので、オン状態となり、トランジスタ２２７１の抵抗値と抵抗２２７２の抵抗値で決定される電流が通電する。これにより、図４の曲線Ｌ１および曲線Ｌ１１に示すように、実施の形態１によれば、撮像部２０の起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００５９】
その後、図３および図４に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２へ出力する。この場合、図３および図４に示すように、トランジスタ２２７１は、第２のインバータ回路２２６２からオフ信号が入力されるので、オフ状態となり、電流が停止する。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号を出力端子２２３へ出力する。
【００６０】
以上説明した実施の形態１によれば、電流生成部２２７が監視部２２６から入力された制御信号に基づいて、電流値を制御するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００６１】
また、実施の形態１によれば、監視部２２６が入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００６２】
また、実施の形態１によれば、第１のインバータ回路２２６１が入力端子２２１の電圧レベルの大きさが第１のインバータ回路２２６１の回路閾値である基準レベルの大きさ未満である場合、制御信号をトランジスタ２２７１のゲート端子へ出力するため、トランジスタ２２７１の抵抗値と抵抗２２７２の抵抗値で決定される電流が通電するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００６３】
また、実施の形態１によれば、第１チップ２１を第２チップ２２に積層したので、先端部１０１の細径化を図ることができる。
【００６４】
また、実施の形態１によれば、撮像部２０の起動時に、監視部２２６が入力端子２２１の電圧レベルの大きさと基準レベルの大きさとを比較し、この比較結果を制御信号として電流生成部２２７へ出力するので、撮像部２０の起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００６５】
（実施の形態２）
次に、本開示の実施の形態２について説明する。本開示の実施の形態２に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態２に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。
【００６６】
〔内視鏡システムの要部の機能構成〕
図５は、本開示の実施の形態２に係る内視鏡システムの要部の機能構成を示すブロック図である。図５に示す内視鏡システム１Ａは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ａを備える。また、内視鏡２Ａは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ａを備える。さらに、撮像部２０Ａは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ａを備える。さらにまた、第２チップ２２Ａは、上述した信号処理部２２２に換えて、信号処理部２２２Ａを備える。また、信号処理部２２２Ａは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ａおよび電流生成部２２７Ａを備える。
【００６７】
監視部２２６Ａは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、画素部２１１に流れる電流値を制御する制御信号を電流生成部２２７へ出力する。監視部２２６Ａは、論理回路を用いて構成される。具体的には、監視部２２６Ａは、第１のインバータ回路２２６１Ａを有する。
【００６８】
第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、制御信号を生成し、この制御信号を電流生成部２２７Ａへ出力する。具体的には、第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさと、基準レベルの大きさとを比較し、この比較結果を電流生成部２２７Ａへ出力する。ここで、基準レベルとしては、第１のインバータ回路２２６１Ａの回路閾値である。例えば、回路閾値としては、電源電圧ＶＤＤが３．０Ｖの場合、１．５Ｖである。即ち、第１のインバータ回路２２６１Ａは、入力端子２２１の電圧レベルの大きさが基準レベルの閾値（例えば１．５Ｖ）以上であるか否かを比較判定し、この比較結果を電流生成部２２７Ａへ出力する。
【００６９】
電流生成部２２７Ａは、監視部２２６Ａが出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７Ａは、トランジスタ２２７１Ａと、所定の抵抗値の抵抗２２７２Ａと、を有する。
【００７０】
トランジスタ２２７１Ａは、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ａは、ドレイン端子に抵抗２２７２Ａを介して電源電圧ＶＤＤが接続され、ソース端子にグランドＧＮＤが接続され、ゲート端子に第１のインバータ回路２２６１Ａが接続される。トランジスタ２２７１Ａは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが閾値未満と判定した比較結果の制御信号が入力された場合、オン状態となり、トランジスタ２２７１Ａの抵抗値と抵抗２２７２Ａの抵抗値とで決定される電流が通電する。これに対して、トランジスタ２２７１Ａは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが閾値以上と判定した比較結果の制御信号が入力された場合、オフ状態となり、抵抗２２７２Ａで決定される電流が停止する。
【００７１】
このように構成された信号処理部２２２Ａは、上述した実施の形態１と同様のタイミングで撮像部２０Ａの起動時に、トランジスタ２２７１Ａがオン状態となり、抵抗２２７２Ａで決定される電流が通電するので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００７２】
以上説明した実施の形態２によれば、電流生成部２２７Ａが監視部２２６Ａから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ａの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態２によれば、上述した実施の形態１と同様の効果を有する。
【００７３】
（実施の形態３）
次に、本開示の実施の形態３について説明する。本開示の実施の形態３に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態３に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。
【００７４】
〔内視鏡システムの要部の機能構成〕
図６は、本開示の実施の形態３に係る内視鏡システムの要部の機能構成を示すブロック図である。図６に示す内視鏡システム１Ｂは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｂを備える。また、内視鏡２Ｂは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｂを備える。さらに、撮像部２０Ｂは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｂを備える。さらにまた、第２チップ２２Ｂは、上述した信号処理部２２２に換えて、信号処理部２２２Ｂを備える。また、信号処理部２２２Ｂは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ｂおよび電流生成部２２７Ｂを備える。
【００７５】
監視部２２６Ｂは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、電流値を制御する制御信号を電流生成部２２７Ｂへ出力する。監視部２２６Ｂは、第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、を有する。
【００７６】
電流生成部２２７Ｂは、監視部２２６Ｂが出力した制御信号に基づいて、画素部２１１に流れる電流値を変更する。電流生成部２２７Ｂは、トランジスタ２２７１Ｂと、所定の抵抗値の抵抗２２７２Ｂと、を有する。
【００７７】
トランジスタ２２７１Ｂは、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ｂは、ソース端子に電源電圧ＶＤＤが接続され、ドレイン端子に抵抗２２７２Ｂおよび抵抗２２５が接続され、ゲート端子に第２のインバータ回路２２６２が接続される。トランジスタ２２７１Ｂは、第２のインバータ回路２２６２が出力するオン信号に基づいて、オン状態となり、抵抗２２７２Ｂの抵抗値および抵抗２２５の抵抗値で決定される電流が通電する。これに対して、トランジスタ２２７１Ｂは、第２のインバータ回路２２６２が出力するオフ信号に基づいて、オフ状態となり、抵抗２２７２Ｂおよび抵抗２２５で決定される電流が停止する。
【００７８】
このように構成された信号処理部２２２Ｂは、上述した実施の形態１と同様のタイミングで撮像部２０Ｂの起動時に、トランジスタ２２７１Ｂがオン状態となり、抵抗２２７２Ｂの抵抗値および抵抗２２５の抵抗値で決定される電流が流れるので、画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００７９】
以上説明した実施の形態３によれば、電流生成部２２７Ｂが監視部２２６Ｂから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｂの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態３によれば、上述した実施の形態１と同様の効果を有する。
【００８０】
（実施の形態４）
次に、本開示の実施の形態４について説明する。本開示の実施の形態４に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態４に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。
【００８１】
〔内視鏡システムの要部の機能構成〕
図７は、本開示の実施の形態４に係る内視鏡システムの要部の機能構成を示すブロック図である。図７に示す内視鏡システム１Ｃは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｃを備える。また、内視鏡２Ｃは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｃを備える。さらに、撮像部２０Ｃは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｃを備える。さらにまた、第２チップ２２Ｃは、上述した信号処理部２２２に換えて、信号処理部２２２Ｃを備える。また、信号処理部２２２Ｃは、上述した実施の形態１に係る監視部２２６および電流生成部２２７に変えて、監視部２２６Ｃおよび電流生成部２２７Ｃを備える。
【００８２】
監視部２２６Ｃは、入力端子２２１の電圧レベルの大きさと予め設定された基準レベルの大きさとに基づいて、電流値を制御する制御信号を電流生成部２２７Ｃへ出力する。監視部２２６Ｃは、第１のインバータ回路２２６１と、第２のインバータ回路２２６２と、スイッチ部２２６３と、を有する。
【００８３】
スイッチ部２２６３は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを用いて構成される。スイッチ部２２６３は、一方が第１のインバータ回路２２６１の出力先に接続され、他方が第２のインバータ回路２２６２の出力先に接続される。スイッチ部２２６３は、第１のインバータ回路２２６１から入力端子２２１の電圧レベルの大きさが閾値未満であることを示す比較結果の制御信号が入力された場合、オフ状態となり、入力端子２２１とトランジスタ２２４とを電気的に遮断する。これに対して、スイッチ部２２６３は、第１のインバータ回路２２６１Ｃから入力端子２２１の電圧レベルが閾値以上であることを示す比較結果の制御信号が入力された場合、オン状態となり、入力端子２２１とトランジスタ２２４とを電気的に接続する。
【００８４】
トランジスタ２２７１Ｃは、ＰＭＯＳトランジスタを用いて構成される。トランジスタ２２７１Ｃは、ソース端子に電源電圧ＶＤＤが接続され、ドレイン端子にトランジスタ２２４のゲート端子に接続され、ゲート端子に第２のインバータ回路２２６２からの制御信号が入力される。トランジスタ２２７１Ｃは、第２のインバータ回路２２６２が出力するオン信号に基づいて、オン状態となり、電源電圧ＶＤＤに応じた電流が通電する。これに対して、トランジスタ２２７１Ｃは、第２のインバータ回路２２６２が出力するオフ信号に基づいて、オフ状態となり、電流が流れない。
【００８５】
〔撮像部の動作処理〕
次に、撮像部２０Ｃの動作処理について説明する。図８は、撮像部２０Ｃの動作処理のタイミングチャートを示す図である。図９は、電源電圧ＶＤＤ、入力端子２２１、トランジスタ２２４のゲートおよび第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図８および図９において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。図８において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの立ち上がりタイミングを示し、（ｄ）が第２のインバータ回路２２６２の出力タイミングを示し、（ｅ）が第１のインバータ回路２２６１の出力タイミングを示し、（ｆ）が入力端子２２１の出力変化を示し、（ｇ）がトランジスタ２２４のゲートの出力変化を示す。さらに、図８および図９において、曲線Ｌ２１が電源電圧ＶＤＤの変化を示し、折れ線Ｌ２２が第２のインバータ回路２２６２の出力変化を示し、折れ線Ｌ２３が第１のインバータ回路２２６１の出力変化を示し、折れ線Ｌ２４が入力端子２２１の出力変化を示し、曲線Ｌ２５がトランジスタ２２４のゲートの出力変化を示す。さらに、図９においては、曲線Ｌ１１が従来の電源電圧ＶＤＤの変化を示し、直線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。
【００８６】
図８および図９に示すように、まず、画素部２１１の起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１より小さい場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１より小さいことを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力する。この場合、図８および図９に示すように、トランジスタ２２７１Ｃは、オン状態となり、電源電圧ＶＤＤをトランジスタ２２４のゲート端子へ出力する。これにより、図９の曲線Ｌ１１および曲線Ｌ２１に示すように、実施の形態４によれば、撮像部２０Ｃの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００８７】
その後、図８および図９に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力する。この場合、図８および図９に示すように、トランジスタ２２７１Ｃは、オフ状態となる。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号に応じた出力信号を出力端子２２３へ出力する。
【００８８】
以上説明した実施の形態４によれば、電流生成部２２７Ｃが監視部２２６Ｃから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｃの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態４によれば、上述した実施の形態１と同様の効果を有する。
【００８９】
（実施の形態５）
次に、本開示の実施の形態５について説明する。本開示の実施の形態５に係る内視鏡システムは、上述した実施の形態４に係る内視鏡システム１Ｃにおける第２チップ２２Ｃの信号処理部２２２Ｃと構成が異なる。以下においては、実施の形態５に係る内視鏡システムの構成について説明する。なお、上述した実施の形態４に係る内視鏡システム１Ｃと同一の構成には同一の符号を付して詳細な説明は省略する。
【００９０】
〔内視鏡システムの要部の機能構成〕
図１０は、本開示の実施の形態５に係る内視鏡システムの要部の機能構成を示すブロック図である。図１０に示す内視鏡システム１Ｄは、上述した実施の形態４に係る内視鏡２Ｃに換えて、内視鏡２Ｄを備える。また、内視鏡２Ｄは、上述した実施の形態３に係る撮像部２０Ｃに換えて、撮像部２０Ｄを備える。さらに、撮像部２０Ｄは、上述した実施の形態４に係る第２チップ２２Ｃに換えて、第２チップ２２Ｄを備える。さらにまた、第２チップ２２Ｄは、上述した実施の形態４に係る信号処理部２２２Ｃに換えて、信号処理部２２２Ｄを備える。また、信号処理部２２２Ｄは、上述した実施の形態４に係る電流生成部２２７Ｃに変えて、電流生成部２２７Ｄを備える。
【００９１】
電流生成部２２７Ｄは、上述した実施の形態４に係る電流生成部２２７Ｃの構成に加えて、トランジスタ２２７３Ｄおよび所定の抵抗値の抵抗２２７２Ｄ、２２７４Ｄをさらに備える。
【００９２】
トランジスタ２２７１Ｃは、ドレイン端子にトランジスタ２２４のゲート端子に接続された抵抗２２７２Ｄが接続され、ソース端子に電源電圧ＶＤＤが接続され、ゲート端子に第２のインバータ回路２２６２が接続される。
【００９３】
トランジスタ２２７３Ｄは、ＮＭＯＳトランジスタを用いて構成される。トランジスタ２２７３Ｄは、ドレイン端子に、トランジスタ２２４のゲート端子に接続された抵抗２２７４Ｄが接続され、ソース端子にグランドＧＮＤが接続され、ゲート端子に第１のインバータ回路２２６１が接続される。
【００９４】
トランジスタ２２７１Ｃおよびトランジスタ２２７３Ｄは、第１のインバータ回路２２６１が入力端子２２１の電圧レベルが１．５Ｖより低いと判定した場合、オン状態となる。これにより、抵抗２２７２Ｄおよび抵抗２２７４Ｄで抵抗分圧された電圧がトランジスタ２２４のゲート端子に出力される。
【００９５】
〔撮像部の動作処理〕
次に、撮像部２０Ｄの動作処理について説明する。図１１は、撮像部２０Ｄの動作処理のタイミングチャートを示す図である。図１２は、電源電圧ＶＤＤ、入力端子２２１、トランジスタ２２４のゲートおよび第１のインバータ回路２２６１の回路閾値の各々を同じ電圧軸でまとめた図である。図１１および図１２において、横軸が時間を示し、縦軸が電圧（Ｖ）を示す。図１１において、上段から（ａ）が同期信号のタイミングを示し、（ｂ）がクロック信号のタイミングを示し、（ｃ）が電源電圧ＶＤＤの立ち上がりタイミングを示し、（ｄ）が第２のインバータ回路２２６２の出力タイミングを示し、（ｅ）が第１のインバータ回路２２６１の出力タイミングを示し、（ｆ）が入力端子２２１の出力変化を示し、（ｇ）がトランジスタ２２４のゲートの出力変化を示す。さらに、図１１および図１２において、曲線Ｌ３１が電源電圧ＶＤＤの変化を示し、折れ線Ｌ３２が第２のインバータ回路２２６２の出力変化を示し、折れ線Ｌ３３が第１のインバータ回路２２６１の出力変化を示し、折れ線Ｌ３４が入力端子２２１の出力変化を示し、曲線Ｌ３５がトランジスタ２２４のゲートの出力変化を示す。さらに、図１２においては、曲線Ｌ１１が従来の電源電圧ＶＤＤの変化を示し、直線ＬＴ１が第１のインバータ回路２２６１の回路閾値を示す。
【００９６】
図１１および図１２に示すように、まず、撮像部２０Ｄの起動時において、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、基準レベルである閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１より小さい場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１より小さいことを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力し、かつ制御信号をトランジスタ２２７３Ｄへ出力する。この場合、図１１および図１２に示すように、トランジスタ２２４は、オン状態となり、抵抗２２７２Ｄおよび抵抗２２７４Ｄによって抵抗分圧された電圧がトランジスタ２２４のゲート端子へ入力する。これにより、図１２の曲線Ｌ１１および曲線Ｌ３１に示すように、実施の形態５によれば、撮像部２０Ｄの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【００９７】
その後、図１１および図１２に示すように、第１のインバータ回路２２６１は、入力端子２２１に入力される電圧レベルの大きさと、閾値ＬＴ１（例えば１．５Ｖ）とを比較し、閾値ＬＴ１以上の場合、入力端子２２１に入力される電圧レベルの大きさが閾値ＬＴ１以上であることを示す制御信号を第２のインバータ回路２２６２を経てトランジスタ２２７１Ｃのゲート端子へ出力し、かつ、制御信号をトランジスタ２２７３Ｄへ出力する。この場合、トランジスタ２２７１Ｃおよびトランジスタ２２７３Ｄは、オフ状態となる。これにより、トランジスタ２２４は、入力端子２２１から入力された撮像信号に応じた出力信号を出力端子２２３へ出力する。
【００９８】
以上説明した実施の形態５によれば、電流生成部２２７Ｄが監視部２２６Ｃから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｄの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態５によれば、上述した実施の形態１と同様の効果を有する。
【００９９】
（実施の形態６）
次に、本開示の実施の形態６について説明する。本開示の実施の形態６に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２の信号処理部２２２と構成が異なる。以下においては、実施の形態６に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。
【０１００】
〔内視鏡システムの要部の機能構成〕
図１３は、本開示の実施の形態６に係る内視鏡システムの要部の機能構成を示すブロック図である。図１３に示す内視鏡システム１Ｅは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｅを備える。また、内視鏡２Ｅは、上述した実施の形態１に係る撮像部２０に換えて、撮像部２０Ｅを備える。さらに、撮像部２０Ｅは、上述した実施の形態１に係る第２チップ２２に換えて、第２チップ２２Ｅを備える。さらにまた、第２チップ２２Ｅは、上述した信号処理部２２２に換えて、信号処理部２２２Ｅを備える。また、信号処理部２２２Ｅは、上述した実施の形態１に係る信号処理部２２２の監視部２２６に変えて、監視部２２６Ｅを備える。
【０１０１】
監視部２２６Ｅは、電源電圧ＶＤＤとグランドＧＮＤとの間に設けられた所定の抵抗値の抵抗２２６４および所定の抵抗値の抵抗２２６５と、比較部２２６６と、を有する。なお、実施の形態６では、抵抗２２６４および抵抗２２６５が基準電圧ＶＲＥＦを生成する基準レベル生成部として機能する。
【０１０２】
比較部２２６６は、抵抗２２６４および抵抗２２６５によって抵抗分圧された基準電圧ＶＲＥＦの大きさと入力端子２２１に入力される電圧レベルの大きさとに基づいて、制御信号を生成し、この制御信号をトランジスタ２２７１へ出力する。比較部２２６６は、コンパレータ回路を用いて構成される。具体的には、比較部２２６６は、撮像部２０Ｅの起動時において、入力端子２２１に入力される電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ未満である場合、トランジスタ２２７１にオン信号を出力する。これにより、トランジスタ２２７１は、オン状態となり、抵抗２２７２で決定される電流が通電する。これにより、実施の形態６によれば、撮像部２０Ｅの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【０１０３】
その後、比較部２２６６は、入力端子２２１に入力される電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ以上である場合、トランジスタ２２７１にオフ信号を出力する。これにより、トランジスタ２２７１は、オフ状態となり、抵抗２２７２で決定される電流が停止する。
【０１０４】
以上説明した実施の形態６によれば、電流生成部２２７が監視部２２６Ｅから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｅの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態６によれば、上述した実施の形態１と同様の効果を有する。
【０１０５】
（実施の形態７）
次に、本開示の実施の形態７について説明する。本開示の実施の形態７に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１における第２チップ２２と構成が異なる。具体的には、本開示の実施の形態７に係る内視鏡システムは、差動信号によって撮像信号を送信する。以下においては、実施の形態７に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明は省略する。
【０１０６】
〔内視鏡システムの要部の機能構成〕
図１４は、本開示の実施の形態７に係る内視鏡システムの要部の機能構成を示すブロック図である。図１４に示す内視鏡システム１Ｆは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２Ｆを備える。また、内視鏡２Ｆは、上述した実施の形態１に係る撮像部２０およびコネクタ部５に換えて、撮像部２０Ｆおよびコネクタ部５Ｆを備える。
【０１０７】
まず、撮像部２０Ｆについて説明する。撮像部２０Ｆは、上述した第２チップ２２に換えて、第２チップ２２Ｆを備える。さらにまた、第２チップ２２Ｆは、信号処理部２２２Ｆと、監視部２２６Ｆと、電流生成部２２７と、を備える。
【０１０８】
信号処理部２２２Ｆは、出力部２３５を有する。出力部２３５は、伝送ケーブル３Ｆにおける２本の信号線３４，３５および出力端子２３６，２３７を用いて入力端子２２１から入力された撮像信号をＬＶＤＳ（Low  Voltage  Differential  Signaling）によってコネクタ部５Ｆへ出力する。なお、本実施の形態７では、出力部２３５がＬＶＤＳによって撮像信号を２本の信号線３４，３５へ出力しているが、これに限定されることなく、他の信号線に重畳して出力したり、他の方法によって出力したりすることによってコネクタ部５Ｆへ出力するようにしてもよい。
【０１０９】
監視部２２６Ｆは、電源電圧ＶＤＤとグランドＧＮＤとの間に設けられた所定の抵抗値の抵抗２２６４および所定の抵抗値の抵抗２２６５と、比較部２２６６Ｆと、を有する。なお、実施の形態７では、基準レベル生成部としてバンドギャップリファレンス回路を有し、電源電圧ＶＤＤに依存しない基準電圧を生成する。
【０１１０】
比較部２２６６Ｆは、抵抗２２６４および抵抗２２６５によって電源電圧ＶＤＤを抵抗分圧した電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとに基づいて、制御信号を生成し、この制御信号をトランジスタ２２７１へ出力する。比較部２２６６Ｆは、コンパレータ回路を用いて構成される。具体的には、比較部２２６６Ｆは、撮像部２０Ｆの起動時において、抵抗２２６４および抵抗２２６５によって抵抗分圧された電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ未満である場合、トランジスタ２２７１にオン信号を出力する。これにより、トランジスタ２２７１は、オン状態となり、抵抗２２７２で決定される電流が通電する。これにより、実施の形態７によれば、撮像部２０Ｆの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。
【０１１１】
その後、比較部２２６６Ｆは、抵抗２２６４および抵抗２２６５によって抵抗分圧された電圧レベルの大きさと、基準電圧ＶＲＥＦの大きさとを比較し、基準電圧ＶＲＥＦの大きさ以上である場合、トランジスタ２２７１にオフ信号を出力する。これにより、トランジスタ２２７１は、オフ状態となり、抵抗２２７２で決定される電流が停止する。
【０１１２】
次に、コネクタ部５Ｆについて説明する。コネクタ部５Ｆは、上述した実施の形態１に係る回路基板５１に変えて、回路基板５１Ｆを備える。さらに、回路基板５１Ｆは、上述した受信回路５１１および処理回路５１２に変えて、受信回路５１１Ｆおよび処理回路５１２Ｆを備える。
【０１１３】
受信回路５１１Ｆは、入力端子５１３，５１４と、受信部５１５と、を有する。受信部５１５は、入力端子５１３，５１４を経由して伝送ケーブル３Ｆの信号線３４，３５からＬＶＤＳによって伝送された撮像信号を受信して撮像信号処理部５１２２Ｆへ出力する。
【０１１４】
撮像信号処理部５１２２Ｆは、受信部５１５から入力されたデジタルの撮像信号に対して、縦ライン除去やノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。
【０１１５】
以上説明した本実施の形態７によれば、電流生成部２２７が監視部２２６Ｆから入力された制御信号に基づいて、電流値を変更するので、撮像部２０Ｆの起動時に画素部２１１の定格動作の範囲内を超えた電源電圧ＶＤＤが印加されることを防止することができる。さらに、実施の形態７によれば、上述した実施の形態１と同様の効果を有する。
【０１１６】
（その他の実施の形態）
上述した実施の形態１〜７に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した実施の形態１〜７に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した実施の形態１〜７で説明した構成要素を適宜組み合わせてもよい。
【０１１７】
また、実施の形態１〜７では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。
【０１１８】
また、実施の形態１〜７では、内視鏡システムであったが、例えばカプセル型の内視鏡、被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。
【０１１９】
また、実施の形態１〜７では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。
【０１２０】
また、実施の形態１〜７では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。
【０１２１】
また、実施の形態１〜７では、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。
【０１２２】
また、実施の形態１〜７では、伝送ケーブルを介して内視鏡からプロセッサへ信号を送信していたが、例えば有線である必要はなく、無線であってもよい。この場合、所定の無線通信規格（例えばＷｉ−Ｆｉ（登録商標）やＢｌｕｅｔｏｏｔｈ（登録商標））に従って、内視鏡から撮像信号等をプロセッサへ送信するようにすればよい。もちろん、他の無線通信規格に従って無線通信を行ってもよい。
【０１２３】
なお、本明細書におけるタイムチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いてステップ間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイムチャートにおける処理の順序は、矛盾のない範囲で変更することができる。また、こうした、単純な分岐処理からなるプログラムに限らず、より多くの判定項目を総合的に判定して分岐させてもよい。
【０１２４】
以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【０１２５】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ  内視鏡システム
２，２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ，２Ｆ  内視鏡
３，３Ｆ  伝送ケーブル
４  操作部
５，５Ｆ  コネクタ部
６  プロセッサ
７  表示装置
８  光源装置
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ，２０Ｆ  撮像部
２１  第１チップ
２２，２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２２Ｅ，２２Ｆ  第２チップ
３１〜３５  信号線
５１，５１Ｆ  回路基板
６１  電源部
６２  画像信号処理部
６３  駆動信号生成部
６４  記録部
６５  入力部
６６  制御部
１００  挿入部
１０１  先端部
１０２  基端
２１１  画素部
２２１，５１３，５１４  入力端子
２２２  信号処理部
２２２Ａ，２２２Ｂ，２２２Ｃ，２２２Ｄ，２２２Ｅ，２２２Ｆ  信号処理部
２２３，２３６，２３７  出力端子
２２４，２２３４Ｄ，２２７１，２２７１Ａ，２２７１Ｂ，２２７１Ｃ，２２７３Ｄ  トランジスタ
２２５，２２６４，２２６５，２２７２，２２７２Ａ，２２７２Ｂ，２２７２Ｄ，２２７４Ｄ  抵抗
２２６，２２６Ａ，２２６Ｂ，２２６Ｃ，２２６Ｄ，２２６Ｅ，２２６Ｆ  監視部
２２７，２２７Ａ，２２７Ｂ，２２７Ｃ，２２７Ｄ  電流生成部
２３５  出力部
２３９，  ２２６６，２２６６Ｆ  比較部
５１１，５１１Ｆ  受信回路
５１２，５１２Ｆ  処理回路
５１５  受信部
２２６１，２２６１Ａ，２２６１Ｃ  第１のインバータ回路
２２６２  第２のインバータ回路
２２６３  スイッチ部
５１１１  交流終端抵抗
５１１２  直流終端抵抗
５１１３  直流カットコンデンサ
５１２１  ＡＦＥ部
５１２２，５１２２Ｆ  撮像信号処理部
【図１】
0006987666.tif 000002
【図２】
0006987666.tif 000003
【図３】
0006987666.tif 000004
【図４】
0006987666.tif 000005
【図５】
0006987666.tif 000006
【図６】
0006987666.tif 000007
【図７】
0006987666.tif 000008
【図８】
0006987666.tif 000009
【図９】
0006987666.tif 000010
【図１０】
0006987666.tif 000011
【図１１】
0006987666.tif 000012
【図１２】
0006987666.tif 000013
【図１３】
0006987666.tif 000014
【図１４】
0006987666.tif 000015