(57)【要約】  ゲートトレンチが分岐した部分では、直線状のゲートトレンチの部分よりも、トレンチが深く形成されてしまう。第１導電型の半導体基板と、半導体基板のおもて面側に設けられた第２導電型のベース領域と、半導体基板のおもて面からベース領域を貫通して設けられた第１トレンチ部と、半導体基板のおもて面側においてベース領域の一部に設けられ、ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域とを備え、第１トレンチ部は、半導体基板のおもて面において分岐部を有し、分岐部は、半導体基板のおもて面においてコンタクト領域に囲まれて設けられる半導体装置を提供する。
2017099096.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板のおもて面側に設けられた第２導電型のベース領域と、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられた第１トレンチ部と、
前記半導体基板のおもて面側において前記ベース領域の一部に設けられ、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と
を備え、
前記第１トレンチ部は、前記半導体基板のおもて面において分岐部を有し、
前記分岐部は、前記半導体基板のおもて面において前記コンタクト領域に囲まれて設けられる半導体装置。
【請求項２】
前記第１トレンチ部は、前記半導体基板のおもて面において１以上の動作領域をそれぞれ囲むように形成され、
前記半導体装置は、前記半導体基板のおもて面において前記動作領域内に形成され、前記第１トレンチ部とは分離した第２トレンチ部を更に備える
を有する請求項１に記載の半導体装置。
【請求項３】
前記第１トレンチ部はゲート電極に接続されたゲートトレンチ部であり、前記第２トレンチ部はエミッタ電極に接続されたダミートレンチ部である
請求項２に記載の半導体装置。
【請求項４】
前記ダミートレンチ部が形成された前記動作領域内には、第１導電型のエミッタ領域が形成されている
請求項３に記載の半導体装置。
【請求項５】
前記半導体基板のおもて面の上方に形成された層間絶縁膜を更に備え、
前記層間絶縁膜は、前記動作領域と対向する位置に、前記エミッタ領域および前記コンタクト領域の少なくとも一部分を露出させるコンタクトホールを有する
請求項４に記載の半導体装置。
【請求項６】
前記ゲートトレンチ部は、前記半導体基板のおもて面において１以上の引抜領域をそれぞれ囲むように形成され、
それぞれの前記引抜領域には、前記エミッタ領域が形成されていない
請求項４または５に記載の半導体装置。
【請求項７】
前記引抜領域は、前記ゲートトレンチ部を介して前記動作領域と隣接して配置されている
請求項６に記載の半導体装置。
【請求項８】
２つの前記引抜領域が、前記動作領域の両側に配置されている
請求項７に記載の半導体装置。
【請求項９】
前記半導体基板のおもて面において、前記分岐部から前記エミッタ領域までの距離は、前記分岐部から前記コンタクト領域までの距離よりも大きい
請求項４から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ゲートトレンチ部は、前記ダミートレンチ部に向かって突出する突出部を有する
請求項３から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記ゲートトレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたゲートトレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部に形成されたゲート導電部と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部において、前記ゲート導電部よりも前記ゲートトレンチの底部側に形成され、前記ゲート導電部と絶縁されている底部側導電部と
を有する請求項３から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記ダミートレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたダミートレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ダミートレンチの内部に形成されたダミー導電部と
を有し、
前記底部側導電部は、前記半導体基板の内部において前記ダミー導電部と接続されている
請求項１１に記載の半導体装置。
【請求項１３】
前記底部側導電部は、前記分岐部において下方に突出した突出領域を有する
請求項１１または１２に記載の半導体装置。
【請求項１４】
前記第１トレンチ部は、前記半導体基板のおもて面から前記ベース領域を貫通して設けられたトレンチの内壁に形成された絶縁膜を有し、
前記第１トレンチ部の前記分岐部の底部における前記絶縁膜の厚みは、前記第１トレンチ部の前記分岐部以外の底部における前記絶縁膜の厚みよりも厚い
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項１５】
前記半導体基板において前記ベース領域の下方に形成された蓄積領域を更に備え、
前記第１トレンチ部は、前記蓄積領域を貫通して設けられる
請求項１から１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記分岐部を囲んで、前記蓄積領域に、前記第１トレンチ部に接する位置の前記蓄積領域の深さ方向の厚みが、隣り合う前記第１トレンチ部から前記半導体基板のおもて面と平行な方向に最も離れた位置の前記蓄積領域の厚みよりも薄い周辺領域が設けられている
請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、ＩＧＢＴ等の半導体装置において、分岐したゲートトレンチを有する構造が知られている（例えば、特許文献１参照）。
特許文献１  特開２０１２−１９０９３８号公報【０００３】
ゲートトレンチが分岐した部分では、直線状のゲートトレンチの部分よりも、トレンチが深く形成されてしまう。
【一般的開示】
【０００４】
本発明の一つの態様においては、第１導電型の基板を備える半導体装置を提供する。半導体基板のおもて面側には、第２導電型のベース領域が設けられてよい。半導体基板には、半導体基板のおもて面側からベース領域を貫通する第１トレンチ部が設けられてよい。半導体基板のおもて面側には、ベース領域の一部に設けられ、ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域が設けられてよい。第１トレンチ部は、半導体基板のおもて面において分岐部を有してよい。分岐部は、半導体基板のおもて面においてコンタクト領域に囲まれて設けられてよい。
【０００５】
第１トレンチ部は、半導体基板のおもて面において１以上の動作領域をそれぞれ囲むように形成されてよい。半導体装置は、半導体基板のおもて面において動作領域内に形成され、第１トレンチ部とは分離した第２トレンチ部を更に備えてよい。第１トレンチ部はゲート電極に接続されたゲートトレンチ部であり、第２トレンチ部はエミッタ電極に接続されたダミートレンチ部であってよい。
【０００６】
ダミートレンチ部が形成された動作領域内には、第１導電型のエミッタ領域が形成されてよい。半導体装置は、半導体基板のおもて面の上方に形成された層間絶縁膜を更に備えてよい。層間絶縁膜は、動作領域と対向する位置に、エミッタ領域およびコンタクト領域の少なくとも一部分を露出させるコンタクトホールを有してよい。
【０００７】
ゲートトレンチ部は、半導体基板のおもて面において１以上の引抜領域をそれぞれ囲むように形成されてよい。それぞれの引抜領域には、エミッタ領域が形成されていなくてよい。引抜領域は、ゲートトレンチ部を介して動作領域と隣接して配置されていてよい。２つの引抜領域が、動作領域の両側に配置されていてよい。
【０００８】
半導体基板のおもて面において、分岐部からエミッタ領域までの距離は、分岐部からコンタクト領域までの距離よりも大きくてよい。ゲートトレンチ部は、ダミートレンチ部に向かって突出する突出部を有してよい。
【０００９】
ゲートトレンチ部は、半導体基板のおもて面からベース領域を貫通して設けられたゲートトレンチの内壁に形成された絶縁膜を有してよい。ゲートトレンチ部は、絶縁膜で内壁が覆われたゲートトレンチの内部に形成されたゲート導電部を有してよい。ゲートトレンチ部は、絶縁膜で内壁が覆われたゲートトレンチの内部において、ゲート導電部よりもゲートトレンチの底部側に形成され、ゲート導電部と絶縁されている底部側導電部を有してよい。
【００１０】
ダミートレンチ部は、半導体基板のおもて面からベース領域を貫通して設けられたダミートレンチの内壁に形成された絶縁膜を有してよい。ダミートレンチ部は、絶縁膜で内壁が覆われたダミートレンチの内部に形成されたダミー導電部を有してよい。ダミートレンチ部は、底部側導電部は、半導体基板の内部においてダミー導電部と接続されていてよい。
【００１１】
底部側導電部は、分岐部において下方に突出した突出導電部を有してよい。第１トレンチ部は、半導体基板のおもて面からベース領域を貫通して設けられたトレンチの内壁に形成された絶縁膜を有してよい。第１トレンチ部の分岐部の底部における絶縁膜の厚みは、第１トレンチ部の分岐部以外の底部における絶縁膜の厚みよりも厚くてよい。
【００１２】
半導体基板においてベース領域の下方に形成された蓄積領域を更に備えてよい。第１トレンチ部は、蓄積領域を貫通して設けられてよい。分岐部を囲んで、蓄積領域に、第１トレンチ部に接する位置の蓄積領域の深さ方向の厚みが、隣り合う１第１トレンチ部から水平面方向に最も離れた位置の蓄積領域の厚みよりも薄い周辺領域が設けられていてよい。
【００１３】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の実施形態に係る半導体装置１００の構成例を示す図である。
【図１Ｂ】図１ＡにおけるＡ−Ａ断面を示す図である。
【図２】分岐部１１０の周辺の拡大図である。
【図３】半導体装置１００の斜視断面図である。
【図４】半導体装置１００のｘｚ断面の一例を示す図である。
【図５】半導体装置１００のｙｚ断面の一例を示す図である。
【図６】半導体装置１００の他の構成例を示す図である。
【図７】図６に示した半導体装置１００の斜視断面図である。
【図８】半導体装置１００の他の構成例を示す図である。
【図９】図８に示した半導体装置１００の斜視断面図である。
【図１０】半導体装置１００の他の構成例を示す斜視断面図である。
【図１１】半導体装置１００の他の構成例を示す斜視断面図である。
【図１２】半導体装置１００の他の構成例を示す図である。
【図１３】図１２におけるＢ−Ｂ断面を示す図である。
【図１４】Ａ−Ａ断面の他の例を示す図である。
【図１５】Ａ−Ａ断面の他の例を示す図である。
【発明を実施するための形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１Ａは、本発明の実施形態に係る半導体装置１００の構成例を示す図である。図１Ｂは、図１ＡにおけるＡ−Ａ断面を示す。半導体装置１００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）およびＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌ  Ｄｉｏｄｅ）等の半導体素子を有する半導体チップである。図１Ａにおいては、半導体装置１００のおもて面のうち、半導体素子が形成される活性領域の一部を模式的に示している。半導体装置１００のおもて面には、図１Ａに示す構造が繰り返し形成されている。
【００１７】
半導体装置１００は、活性領域を囲んで耐圧構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。耐圧構造部は、半導体基板のおもて面側の電界集中を緩和する。耐圧構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
【００１８】
本例の半導体装置１００は、チップのおもて面側において、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、コンタクト領域１５、コンタクトホール５４およびコンタクトホール５５を備える。ゲートトレンチ部４０は第１トレンチ部の一例であり、ダミートレンチ部３０は第２トレンチ部の一例である。
【００１９】
ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２およびコンタクト領域１５は、半導体基板のおもて面側において、半導体基板の内部に形成される。本例において半導体基板は第１導電型を有する。第１導電型は一例としてｎ型である。半導体基板のおもて面側には、第２導電型のベース領域が形成される。ただし、図１Ａに示す範囲では、ベース領域は半導体基板のおもて面に露出していない。第２導電型は一例としてｐ型である。なお、各例において説明する基板、領域およびその他の部分導電型は、それぞれ逆の導電型であってもよい。
【００２０】
エミッタ領域１２は、ベース領域の一部において、半導体基板のおもて面に露出するように形成される。本例のエミッタ領域１２は、半導体基板よりも不純物濃度の高いｎ＋型である。コンタクト領域１５は、ベース領域の一部において、半導体基板のおもて面に露出するように形成される。本例のコンタクト領域１５は、ベース領域よりも不純物濃度の高いｐ＋型である。エミッタ領域１２およびコンタクト領域１５は、半導体基板のおもて面においてそれぞれ帯状に形成され、且つ、所定の配列方向において交互に形成される。
【００２１】
ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板のおもて面側から、ベース領域を貫通して設けられる。エミッタ領域１２またはコンタクト領域１５が形成されている領域に設けられたゲートトレンチ部４０およびダミートレンチ部３０は、エミッタ領域１２またはコンタクト領域１５も貫通する。
【００２２】
ゲートトレンチ部４０は、ゲートトレンチの内壁に形成された絶縁膜４２、および、絶縁膜４２で内壁が覆われたゲートトレンチの内部に形成されたゲート導電部４４を有する。ゲート導電部４４は、チャネルを制御するゲート電極として機能する。また、ダミートレンチ部３０は、ダミートレンチの内壁に形成された絶縁膜３２、および、絶縁膜３２で内壁が覆われたダミートレンチの内部に形成されたダミー導電部３４を有する。ゲート導電部４４およびダミー導電部３４は例えばポリシリコンで形成される。
【００２３】
ゲートトレンチ部４０は、半導体基板のおもて面において分岐部１１０を有する。分岐部１１０とは、半導体基板のおもて面において、一つの場所から少なくとも３つの方向にゲートトレンチ部４０が延伸している部分を指す。例えば、分岐部１１０の一例として、２以上の直線状のゲートトレンチ部４０が交差している箇所、および、１本のゲートトレンチ部４０からゲートトレンチ部４０が枝分かれしている箇所が挙げられる。
【００２４】
本例のゲートトレンチ部４０は、エミッタ領域１２およびコンタクト領域１５の配列方向と略垂直な方向に延伸する第１部分を有する。つまり、ゲートトレンチ部４０の第１部分は、エミッタ領域１２およびコンタクト領域１５の双方と交差するように形成される。ゲートトレンチ部４０は、平行に設けられた複数の第１部分を有する。ゲートトレンチ部４０の内部に形成されたゲート導電部４４に所定の電圧が印加されると、エミッタ領域１２の下方に形成されたｐ型のベース領域においてゲートトレンチ部４０と接する領域にチャネルが形成される。これにより、半導体基板の深さ方向に電流が流れる。
【００２５】
また、本例のゲートトレンチ部４０は、当該配列方向とは垂直な方向に延伸する第２部分を有する。つまり、ゲートトレンチ部４０の第２部分は、エミッタ領域１２およびコンタクト領域１５と平行に延伸する。ゲートトレンチ部４０は、平行に設けられた複数の第２部分を有する。ゲートトレンチ部４０の第２部分は、２つのコンタクト領域１５に挟まれた領域に形成されてよい。本例の半導体基板のおもて面には、配列方向において、コンタクト領域１５、エミッタ領域１２、コンタクト領域１５およびゲートトレンチ部４０がこの順番で繰り返し形成される。
【００２６】
このように、ゲートトレンチ部４０が分岐部１１０を有することで、半導体基板のおもて面におけるゲートトレンチ部４０の密度を容易に調整できる。つまり、ゲートトレンチ部４０の分岐の周期を調整することで、ゲートトレンチ部４０が占める面積を容易に調整できる。また、ダミートレンチ部３０をゲートトレンチ部４０が囲む領域にドット状に配置しているので、ダミートレンチ部３０の密度も容易に調整できる。つまり、ダミートレンチ部３０の個数を調整することで、ダミートレンチ部３０が占める面積を容易に調整できる。このため、ゲート容量を所望の値に容易に調整できる。
【００２７】
本例においては、ゲートトレンチ部４０の第１部分および第２部分は交差するように形成される。つまり、第１部分および第２部分の交差部分が、分岐部１１０に対応する。ゲートトレンチ部４０は、半導体基板のおもて面側からエッチングで形成したゲートトレンチを有する。
【００２８】
ここで、図１Ｂのように、分岐部１１０に対応する部分のゲートトレンチは、分岐部１１０でない部分のゲートトレンチに比べてトレンチ内にエッチャントが入り込みやすく、ゲートトレンチが深く形成されやすい。なお、ゲートトレンチの下側には、ｎ−型のドリフト領域１８が形成されている。一方で、ゲートトレンチが深く形成されると、深く形成されたゲートトレンチ部４０の先端に電界が集中しやすくなり、当該先端部分でアバランシェ降伏が生じやすくなる。
【００２９】
また、ゲートトレンチ部４０のトレンチ深さが変動すると、ゲート導電部４４が形成される深さ位置も変動する。このため、ゲート導電部４４とベース領域とが対向する領域の深さ方向の長さが変化してしまう場合がある。この場合、チャネル長が変化して、半導体素子の閾値電圧が変動してしまう。
【００３０】
本例の分岐部１１０は、半導体基板のおもて面において、ｐ＋型のコンタクト領域１５に囲まれて形成される。分岐部１１０からは、３以上の延伸方向にゲートトレンチ部４０が延伸している。分岐部１１０がコンタクト領域１５に囲まれるとは、少なくとも分岐部１１０の各頂点１１１には、コンタクト領域１５が隣接していることを指す。また、各頂点１１１から所定の距離内の領域にも、コンタクト領域１５が形成されていることが好ましい。当該所定の距離は、例えばゲートトレンチ部４０の幅の１／１０であってよく、半分であってよく、幅と等しくてもよい。
【００３１】
なお、Ｔ字形状のように、直線等の所定形状のゲートトレンチ部４０の一方の側壁からゲートトレンチ部４０が枝分かれし、他方の側壁からはゲートトレンチ部４０が枝分かれしていない形状では、分岐部１１０においてゲートトレンチ部４０が枝分かれしていない側にも、コンタクト領域１５が隣接して形成される。当該コンタクト領域１５は、少なくとも、枝分かれしているゲートトレンチ部４０と対向する範囲に渡って形成されることが好ましい。また、枝分かれしているゲートトレンチ部４０と対向するゲートトレンチ部の端部から上述した所定の距離内の領域にも、コンタクト領域１５が形成されていることが好ましい。
【００３２】
分岐部１１０が高濃度のｐ＋型のコンタクト領域１５に囲まれることで、分岐部１１０が低濃度のｐ型のベース領域に囲まれる場合に比べて、電界が集中しやすい部分における耐圧を向上させることができる。また、分岐部１１０底部で発生したアバランシェ電流は、分岐部１１０の周囲に形成された高濃度のｐ＋型のコンタクト領域１５からエミッタ電極に流すことができる。これにより、ｎ＋型のエミッタ領域１２に向かってアバランシェ電流が流れないので、ラッチアップを抑制することができる。また、分岐部１１０の周囲にエミッタ領域１２が形成されていないので、分岐部１１０の周囲にはチャネルが形成されない。このため、分岐部１１０のゲートトレンチ部４０の内部に設けられるゲート導電部４４の深さ位置が変動した場合でも、半導体素子の閾値電圧の変動を抑えることができる。
【００３３】
また、本例のゲートトレンチ部４０は、半導体基板のおもて面において１以上の動作領域１２０を囲むように形成される。動作領域１２０においては、エミッタ領域１２が半導体基板のおもて面に露出する。また、動作領域１２０においては、ゲートトレンチ部４０と隣接するエミッタ領域１２の下方のベース領域にチャネルが形成される。
【００３４】
動作領域１２０において、エミッタ領域１２は２つのコンタクト領域１５に挟まれて配置される。なお、図１Ａに示した半導体基板のおもて面の領域の上方には、層間絶縁膜およびエミッタ電極が形成される。層間絶縁膜は、半導体基板のおもて面を覆って形成される。層間絶縁膜において、エミッタ領域１２および２つのコンタクト領域１５と対向する一部の領域にはコンタクトホール５５が形成されている。それぞれのコンタクトホール５５は、一方のコンタクト領域１５からエミッタ領域１２を通過して他方のコンタクト領域１５まで、配列方向に延伸して形成されている。
【００３５】
コンタクトホール５５は、動作領域１２０毎に１以上形成されてよい。例えばコンタクトホール５５は、配列方向とは垂直な方向において、ゲートトレンチ部４０とダミートレンチ部３０の間、および、隣接する２つのダミートレンチ部３０の間に形成される。
【００３６】
また、少なくとも１つの動作領域１２０には、１以上のダミートレンチ部３０が形成される。本例では、それぞれの動作領域１２０に複数のダミートレンチ部３０が形成されている。ダミートレンチ部３０は、ゲートトレンチ部４０とは分離している。ここで分離とは、ダミー導電部３４およびゲート導電部４４とが電気的に絶縁されていることを指す。本例においてダミートレンチ部３０は、半導体基板のおもて面において、ゲートトレンチ部４０と離れて形成されている。
【００３７】
本例のダミートレンチ部３０は、動作領域１２０において、一方のコンタクト領域１５からエミッタ領域１２を通過して他方のコンタクト領域１５まで延伸して形成される。配列方向において、ダミートレンチ部３０とゲートトレンチ部４０との間には、コンタクト領域１５が形成されてよい。他の例では、配列方向におけるダミートレンチ部３０とゲートトレンチ部４０との間の半導体基板のおもて面には、絶縁膜のみが形成されていてもよい。
【００３８】
この場合、動作領域１２０の内部におけるコンタクト領域１５およびエミッタ領域１２が、ダミートレンチ部３０により分断される。コンタクトホール５５は、ダミートレンチ部３０により分断されるそれぞれの領域に設けられる。また、ダミートレンチ部３０の内部に形成されるダミー導電部３４は、コンタクトホール５４を介してエミッタ電極に電気的に接続される。
【００３９】
なお、ゲートトレンチ部４０のゲート導電部４４は、ゲート電極と電気的に接続される。ゲートトレンチ部４０は、エミッタ電極に覆われない領域まで延伸して形成され、当該領域においてゲート電極と接続されてよい。
【００４０】
なお、それぞれのダミートレンチ部３０とゲートトレンチ部４０との距離が、各方向で等しくなるようにダミートレンチ部３０が設けられてよい。また、ダミートレンチ部３０どうしの距離と、ダミートレンチ部３０およびゲートトレンチ部４０の距離も等しくてよい。
【００４１】
図２は、分岐部１１０の周辺の拡大図である。上述したように、分岐部１１０はコンタクト領域１５に囲まれて配置されている。このため、半導体基板のおもて面において、分岐部１１０からエミッタ領域１２までの距離Ｄ１は、分岐部１１０からコンタクト領域１５までの距離よりも大きい。このような構成により、分岐部１１０におけるゲートトレンチ部４０の深さがばらつきを有していても、半導体素子の閾値電圧への影響を低減できる。
【００４２】
なお、分岐部１１０からエミッタ領域１２までの距離Ｄ１は、分岐部１１０の頂点１１１からエミッタ領域１２までの最短距離を指してよい。同様に、分岐部１１０からコンタクト領域１５までの距離は、頂点１１１からコンタクト領域１５までの最短距離を指す。頂点１１１に接してコンタクト領域１５が形成されているので、当該距離はゼロである。
【００４３】
また、エミッタ領域１２の下方のベース領域にはチャネルが形成されるので、ターンオフ時に半導体基板のうら面側から流れる正孔が、チャネルの電子に引き寄せられる。一方で、分岐部１１０の周辺には、半導体基板のうら面側から流れる正孔が比較的に集まりやすい。従って、分岐部１１０とエミッタ領域１２とが近くに配置されていると、分岐部１１０の周辺の正孔が、エミッタ領域１２側に引き寄せられてしまい、正孔を効率よく引き抜くことができない。本例では、エミッタ領域１２が分岐部１１０から離れて形成されるので、エミッタ領域１２側に正孔が引き寄せられることを抑制できる。
【００４４】
図３は、半導体装置１００の斜視断面図である。図３では、半導体基板１０およびコレクタ電極２４を示している。本例では、エミッタ領域１２およびコンタクト領域１５の配列方向をｙ方向とし、半導体基板１０のおもて面においてｙ方向と直交する方向をｘ方向とし、半導体基板１０の深さ方向をｚ方向とする。半導体基板１０の深さ方向とは、半導体基板１０のおもて面およびうら面と垂直な方向である。図３においては、エミッタ領域１２を通過するｘｚ断面と、ダミートレンチ部３０を通過するｙｚ断面を示している。なお、半導体基板１０のおもて面はｘｙ面である。
【００４５】
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板、窒化物半導体基板等であってもよい。半導体基板１０のおもて面側には、ｐ−型のベース領域１４が形成される。ｘｚ断面に示すように、ｎ＋型のエミッタ領域１２が、ベース領域１４のおもて面側における一部の領域に選択的に形成される。また、ｙｚ断面に示すように、ｐ＋型のコンタクト領域１５が、ベース領域１４のおもて面側における一部の領域に選択的に形成される。
【００４６】
半導体基板１０は、ｎ＋型の蓄積領域１６、ｎ−型のドリフト領域１８、ｎ−型のバッファ領域２０、ｐ＋型のコレクタ領域２２を更に有する。蓄積領域１６は、ベース領域１４のうら面側に形成される。蓄積領域１６の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。
【００４７】
蓄積領域１６は、隣接するトレンチ間に形成される。蓄積領域１６は、ダミートレンチ部３０およびゲートトレンチ部４０の間、ならびに、隣接するダミートレンチ部３０の間に形成される。ダミートレンチ部３０はダミートレンチ３６を有し、ゲートトレンチ部４０はゲートトレンチ４６を有している。蓄積領域１６は、各トレンチ部の間の全領域を覆うように設けられてよい。蓄積領域１６を設けることで、ＩＥ効果を高めて、オン電圧を低減することができる。
【００４８】
ドリフト領域１８は、蓄積領域１６のうら面側に形成される。バッファ領域２０は、ドリフト領域１８のうら面側に形成される。バッファ領域２０の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。バッファ領域２０は、ベース領域１４のうら面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。コレクタ領域２２は、バッファ領域２０のうら面側に形成される。また、コレクタ領域２２のうら面にはコレクタ電極２４が設けられる。
【００４９】
なお、分岐部１１０の周辺における半導体基板１０の断面構造は、ｙｚ断面における構造と同様である。つまり、分岐部１１０の周辺においては、半導体基板１０のおもて面側から、コンタクト領域１５、ベース領域１４、蓄積領域１６、ドリフト領域１８、バッファ領域２０およびコレクタ領域２２が形成される。つまり、分岐部１１０の周辺には、チャネルが形成されない。このため、分岐部１１０におけるゲートトレンチ部４０が深く形成されても、半導体素子の閾値電圧への影響が小さい。
【００５０】
図４は、半導体装置１００のｘｚ断面の一例を示す図である。図４は、エミッタ領域１２を通過するｘｚ断面を示す。半導体基板１０におけるｘｚ断面は、図３に示したｘｚ断面と同一である。半導体基板１０のおもて面の上方には、層間絶縁膜２６およびエミッタ電極５２が形成される。
【００５１】
層間絶縁膜２６は、半導体基板１０のおもて面を覆って形成される。エミッタ電極５２は、層間絶縁膜２６の上方に形成される。層間絶縁膜２６のうち、動作領域１２０に対向する位置にはコンタクトホールが形成される。具体的には、エミッタ領域１２に対向する領域にはコンタクトホール５５が形成され、ダミートレンチ部３０に対向する領域にはコンタクトホール５４が形成される。エミッタ電極５２は、コンタクトホール５４およびコンタクトホール５５の内部にも形成され、ダミー導電部３４およびエミッタ領域１２と電気的に接続する。エミッタ電極５２は、アルミニウムを含む金属で形成されてよい。
【００５２】
また、コンタクトホール５４およびコンタクトホール５５の内部のエミッタ電極５２は、タングステンを含む金属で形成されてよい。エミッタ電極５２の一部をタングステンを含む金属で形成することで、コンタクトホール５４およびコンタクトホール５５を微細化しても、エミッタ電極５２とエミッタ領域１２およびダミー導電部３４の電気的な接続の信頼性を向上させることができる。
【００５３】
なお、分岐部１１０以外の領域において、ゲートトレンチ部４０と、ダミートレンチ部３０とは同一の深さで形成されてよい。この場合、ゲートトレンチ部４０およびダミートレンチ部３０は同一の幅で形成される。また、ゲートトレンチ部４０およびダミートレンチ部３０は、一方が他方よりも深く形成されてもよい。この場合、深く形成されるトレンチ部の幅が、浅く形成されるトレンチ部の幅よりも小さい。
【００５４】
図５は、半導体装置１００のｙｚ断面の一例を示す図である。図５は、コンタクトホール５５を通過するｙｚ断面を示す。当該断面において、半導体基板１０のおもて面側には、複数のゲートトレンチ部４０が形成される。２つのゲートトレンチ部４０の間における半導体基板１０のおもて面には、コンタクト領域１５、エミッタ領域１２、コンタクト領域１５がこの順番で露出する。
【００５５】
半導体基板１０のおもて面は、層間絶縁膜２６により覆われている。コンタクトホール５５は、エミッタ領域１２およびコンタクト領域１５のそれぞれの領域について、少なくとも一部分を露出させる。エミッタ電極５２は、コンタクトホール５５を通過して、エミッタ領域１２およびコンタクト領域１５に接続する。
【００５６】
図６は、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、図１Ａから図５において説明した半導体装置１００に対して、半導体基板１０のおもて面において引抜領域１３０を更に備える。
【００５７】
図７は、図６に示した半導体装置１００の斜視断面図である。ゲートトレンチ部４０は、半導体基板１０のおもて面において、１以上の引抜領域１３０を囲むように形成される。なお、それぞれの引抜領域１３０には、エミッタ領域１２が形成されていない。
【００５８】
図７に示すように、本例では引抜領域１３０のおもて面全体に、コンタクト領域１５が形成されている。引抜領域１３０は、動作領域１２０の両側に配置されてよい。動作領域１２０の両側とは、動作領域１２０を挟む位置を指す。本例の半導体装置１００は、それぞれの動作領域１２０を囲むように、複数の引抜領域１３０を有する。引抜領域１３０は、動作領域１２０を囲む領域に離散的に配置されてよい。
【００５９】
それぞれの引抜領域１３０は、ゲートトレンチ部４０を介して動作領域１２０と隣接して配置されている。つまり、それぞれの引抜領域１３０は、ゲートトレンチ部４０上のみを通る直線で、ゲートトレンチ部４０と結線することができるように配置される。
【００６０】
引抜領域１３０を設けることで、ターンオフ時に半導体基板１０のうら面側から流れる正孔を、更に効率よく引き抜くことができる。それぞれの引抜領域１３０は、同一の形状および同一の大きさを有してよく、異なる形状および異なる大きさを有してもよい。引抜領域１３０の間のゲートトレンチ部４０の幅は、動作領域１２０の周囲のゲートトレンチ部４０の幅と同一であってよい。
【００６１】
図８は、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、図１Ａから図７において説明したいずれかの半導体装置１００に対して、ゲートトレンチ部４０に突出部６０を有する。図８では、図６に示した引抜領域１３０を有する半導体装置１００に、更に突出部６０を設けた例を示しているが、図１Ａに示した引抜領域１３０を有さない半導体装置１００にも、更に突出部６０を設けてよい。
【００６２】
突出部６０は、動作領域１２０の周囲のゲートトレンチ部４０から、当該動作領域１２０の内部に設けたダミートレンチ部３０に向かって突出して形成される。本例の突出部６０は、動作領域１２０の周囲に設けたゲートトレンチ部４０のうち、コンタクト領域１５およびエミッタ領域１２の配列方向とは垂直な方向に延伸する部分から、ダミートレンチ部３０に向かって形成される。突出部６０は、ダミートレンチ部３０の両側に形成されてよい。つまり、動作領域１２０の対向する２つの辺のそれぞれに、突出部６０が形成されてよい。
【００６３】
本例の突出部６０は、ダミートレンチ部３０と同一の幅で形成される。突出部６０とダミートレンチ部３０の間には、ゲート絶縁膜４２またはダミー絶縁膜３２の絶縁膜が形成されている。本例において突出部６０とダミートレンチ部３０の間における半導体基板１０のおもて面には、コンタクト領域１５およびエミッタ領域１２のいずれも露出していない。他の例では、突出部６０とダミートレンチ部３０の間における半導体基板１０のおもて面には、コンタクト領域１５が露出していてもよい。
【００６４】
このような構成によっても、分岐部１１０における絶縁破壊を抑制することができる。また、半導体素子の閾値電圧の変動を抑制することができる。また、ターンオフ時において正孔を効率よく引き抜くことができる。
【００６５】
図９は、図８に示した半導体装置１００の斜視断面図である。本例では、配列方向における突出部６０とダミートレンチ部３０との間に、コンタクト領域１５、ベース領域１４および蓄積領域１６が設けられた例を示している。上述したように、突出部６０とダミートレンチ部３０との間には、コンタクト領域１５、ベース領域１４および蓄積領域１６に代えて絶縁膜が形成されていてもよい。
【００６６】
図１０は、半導体装置１００の他の構成例を示す斜視断面図である。本例の半導体装置１００は、図１Ａから図９に示したいずれかの半導体装置１００に対して、底部側導電部４８を更に備える。他の構成は、図１Ａから図９に示したいずれかの半導体装置１００と同一である。図１０では、図３に示した半導体装置１００に、底部側導電部４８を追加した構成を示している。底部側導電部４８は、ゲート導電部４４およびダミー導電部３４と同一の材料で形成されてよい。
【００６７】
底部側導電部４８は、ゲートトレンチ部４０の内部に設けられる。より具体的には、底部側導電部４８は、絶縁膜で内壁が覆われたゲートトレンチの内部において、ゲート導電部４４よりもゲートトレンチの底部側に形成される。底部側導電部４８は、ゲート導電部４４とは電気的に絶縁される。本例では、底部側導電部４８およびゲート導電部４４の間には絶縁膜が形成されている。
【００６８】
ゲート導電部４４は、深さ方向において、少なくともベース領域１４と対向する領域に渡って形成される。ゲート導電部４４の底部は、蓄積領域１６と対向して配置されてよい。底部側導電部４８は、少なくとも一部の領域が、蓄積領域１６よりも下方に設けられる。底部側導電部４８は、全体が蓄積領域１６よりも下方に設けられてもよい。
【００６９】
底部側導電部４８は、エミッタ電極５２と電気的に接続されてよく、電気的にフローティングであってもよい。ゲートトレンチ部４０の底部に底部側導電部４８を設けることで、ゲートコレクタ間のミラー容量を低減することができる。
【００７０】
ダミートレンチ部３０には、底部側導電部４８が形成されない。底部側導電部４８を有するゲートトレンチ部４０は、ダミートレンチ部３０と同一の深さを有してよく、ダミートレンチ部３０よりも深く形成されてもよい。ゲートトレンチ部４０は、少なくとも底部側導電部４８の分、ダミートレンチ部３０よりも長くてもよい。この場合、ゲートトレンチ部４０は、ダミートレンチ部３０よりも幅が広くてよい。
【００７１】
図１１は、半導体装置１００の他の構成例を示す斜視断面図である。本例の半導体装置１００は、図１Ａから図９に示したいずれかの半導体装置１００に対して、底部側導電部４８を更に備える。他の構成は、図１Ａから図９に示したいずれかの半導体装置１００と同一である。図１１では、図８に示した半導体装置１００に底部側導電部４８を追加した構成を示している。
【００７２】
底部側導電部４８の構造は、図１０に示した底部側導電部４８と同様である。ただし、本例の底部側導電部４８は、半導体基板１０の内部において、ダミー導電部３４と接続されている。より具体的には、底部側導電部４８は、ゲート導電部４４の下方に設けられた部分からダミー導電部３４に向かって延伸して、ダミー導電部３４に接続される。本例では、底部側導電部４８は、ｙ方向に延伸してダミー導電部３４に接続される。このような構成により、底部側導電部４８をエミッタ電位にすることができる。
【００７３】
なお、底部側導電部４８は、ゲート導電部４４の下方に設けられた部分、および、ダミー導電部３４に向かって延伸する部分の両方が絶縁膜に囲まれていることが好ましい。ゲート導電部４４およびダミー導電部３４の間には、コンタクト領域１５等の半導体領域が配置されないことが好ましい。本例においてゲート導電部４４およびダミー導電部３４の間には絶縁膜４２が設けられている。
【００７４】
図１１に示した、配列方向に延伸する底部側導電部４８の製造方法の一例を説明する。まず、半導体基板１０のおもて面に、配列方向において延伸するトレンチを形成する。次に、トレンチの内壁を覆う酸化膜を形成する。
【００７５】
次に、トレンチの底部にポリシリコンを形成して、底部側導電部４８およびダミー導電部３４の底部分を形成する。次に、形成したポリシリコンの上部に絶縁膜を形成する。次に、ダミー導電部３４を形成すべき領域の絶縁膜を除去して、トレンチ内にポリシリコンを形成する。次に、ゲート導電部４４およびダミー導電部３４となる領域を残して、ポリシリコンを除去する。つまり、ゲート導電部４４およびダミー導電部３４の間に絶縁用のトレンチを形成する。当該トレンチは、底部側導電部４８の上部の絶縁膜まで形成する。そして、当該トレンチの内部に絶縁膜４２を形成する。これにより、図１１のｙｚ断面に示した構造を形成できる。
【００７６】
なお、底部側導電部４８は、ゲートトレンチ部４０およびダミートレンチ部３０が形成されない領域まで延伸して形成されてもよい。底部側導電部４８は、活性領域の外側まで延伸してよい。底部側導電部４８は、ゲートトレンチ部４０およびダミートレンチ部３０が形成されない領域において、エミッタ電極５２と電気的に接続してよい。この場合、動作領域１２０内においてコンタクトホール５４を設けなくともよい。このため、半導体装置１００の微細化が容易となる。
【００７７】
図１２は、半導体装置１００の他の構成例を示す図である。本例の半導体装置１００は、図１Ａから図１１において説明した半導体装置１００に対して、周辺領域７０を更に有する。他の構造は、図１Ａから図１１において説明したいずれかの半導体装置１００と同一である。周辺領域７０は、蓄積領域１６において、深さ方向の厚みが、ゲートトレンチ部４０からＸ方向に最も離れた位置よりも薄い領域を指す。周辺領域７０は、分岐部１１０の周辺に配置されている。
【００７８】
一例として周辺領域７０は、半導体基板１０のおもて面と平行な面内において、それぞれの分岐部１１０を囲むように配置される。周辺領域７０の一部はコンタクトホール５５と重なる位置に形成されてよく、周辺領域７０の全体がコンタクトホール５５と重ならない位置に形成されてもよい。
【００７９】
図１Ｂに示したＡ−Ａ断面のように、分岐部１１０におけるゲートトレンチ部４０は、他の領域におけるゲートトレンチ部４０よりも深く形成されてしまう場合がある。このため、分岐部１１０におけるゲートトレンチ部４０は、電界が集中してアバランシェ破壊が生じやすい。
【００８０】
図１３は、図１２におけるＢ−Ｂ断面を示す図である。Ｂ−Ｂ断面は、周辺領域７０を含むｘｚ断面に対応する。本例における周辺領域７０は、蓄積領域１６のうち、ゲートトレンチ部４０と隣接する領域である。２つのゲートトレンチ部４０の間に設けられた周辺領域７０の、ｘ軸方向における総幅は、ｘ軸方向における蓄積領域１６の他の領域の幅よりも小さくてよく、大きくてもよい。周辺領域７０のｘ軸方向における幅は、ｙ軸方向において分岐部１１０に近づくほど大きくなっていてもよい。また、蓄積領域１６は、中央部において周辺領域７０よりも−Ｚ方向に突出する凸状の形状を有してよい。周辺領域７０は、ゲートトレンチ部４０に近づくほど薄く形成されてよい。ゲートトレンチ部４０と接する周辺領域７０の厚みは、蓄積領域１６のＸ軸方向における中央部分の厚みの８０％以下であってよく、５０％以下であってもよい。
【００８１】
分岐部１１０の近傍に周辺領域７０を設けることで、分岐部１１０の近傍においてキャリアを引き抜きやすくなる。このため、分岐部１１０のゲートトレンチ部４０におけるアバランシェ破壊を抑制できる。
【００８２】
図１４は、Ａ−Ａ断面の他の例を示す図である。本例の半導体装置１００は、図１０または図１１に示した半導体装置１００と同様に、ゲートトレンチ部４０において底部側導電部４８を有する。他の構造は、図１Ａから図１３に示したいずれかの半導体装置１００の構造と同様である。
【００８３】
本例の底部側導電部４８は、分岐部１１０において下方に突出した突出領域４９を有する。突出領域４９は、他の底部側導電部４８の領域と一体に形成されている。突出領域４９は、分岐部１１０が下方に突出する長さと同一の長さだけ、下方に突出してよい。このような構成により、突出領域４９がフィールドプレートとして機能して、分岐部１１０の底部における電界集中を緩和することができる。
【００８４】
図１５は、Ａ−Ａ断面の他の例を示す図である。本例の半導体装置１００は、絶縁膜４２の構造以外は、図１Ａから図９に示したいずれかの半導体装置１００の構造と同様である。
【００８５】
本例の絶縁膜４２は、分岐部１１０の底部において、膜厚領域４３を有する。膜厚領域４３は、分岐部１１０以外のゲートトレンチ部４０の底部における絶縁膜４２よりも厚い。膜厚領域４３は、他の底部領域の絶縁膜４２の２倍以上の厚みを有してよい。膜厚領域４３の厚みは、分岐部１１０の底部における絶縁膜４２の厚みの最大値を用いてよい。他の底部領域の絶縁膜４２の厚みは、分岐部１１０以外の底部における絶縁膜４２の厚みの平均値を用いてよい。このような構成により、分岐部１１０の底部におけるゲートトレンチ部４０の耐圧を向上させることができる。
【００８６】
また、図１Ａから図１５に示したそれぞれの半導体装置１００において、ゲート導電部４４をエミッタ電極に接続し、ダミー導電部３４をゲート電極に接続してもよい。つまり、ゲート導電部４４がダミー電極として機能して、ダミー導電部３４がゲート電極として機能してもよい。このような構成によっても、分岐部１１０とチャネルが形成される領域とを離すことができる。
【００８７】
ただし、図１０、図１１および図１４に示した半導体装置１００において、上述したようにゲートとエミッタとを入れ替える場合、底部側導電部４８は、ダミー導電部３４の下方に形成される。また、図１１に示した半導体装置１００においては、ダミー導電部３４の下方に形成した底部側導電部４８が、ゲート導電部４４の方向に延伸して、ゲート導電部４４の底部に接続する。
【００８８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【符号の説明】
【００８９】
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２４・・・コレクタ電極、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・絶縁膜、３４・・・ダミー導電部、３６・・・ダミートレンチ、４０・・・ゲートトレンチ部、４２・・・絶縁膜、４３・・・膜厚領域、４４・・・ゲート導電部、４６・・・ゲートトレンチ、４８・・・底部側導電部、４９・・・突出領域、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、６０・・・突出部、７０・・・周辺領域、１００・・・半導体装置、１１０・・・分岐部、１１１・・・頂点、１２０・・・動作領域、１３０・・・引抜領域
【図１Ａ】
2017099096.tif 000003
【図１Ｂ】
2017099096.tif 000004
【図２】
2017099096.tif 000005
【図３】
2017099096.tif 000006
【図４】
2017099096.tif 000007
【図５】
2017099096.tif 000008
【図６】
2017099096.tif 000009
【図７】
2017099096.tif 000010
【図８】
2017099096.tif 000011
【図９】
2017099096.tif 000012
【図１０】
2017099096.tif 000013
【図１１】
2017099096.tif 000014
【図１２】
2017099096.tif 000015
【図１３】
2017099096.tif 000016
【図１４】
2017099096.tif 000017
【図１５】
2017099096.tif 000018
【手続補正書】
【提出日】平成29年4月14日(2017.4.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板のおもて面側に設けられた第２導電型のベース領域と、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられた第１トレンチ部と、
前記半導体基板のおもて面側において前記ベース領域の一部に設けられ、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と
を備え、
前記第１トレンチ部は、前記半導体基板のおもて面において分岐部を有し、
前記分岐部は、前記半導体基板のおもて面において前記コンタクト領域に囲まれて設けられ、
前記第１トレンチ部は、前記半導体基板のおもて面において１以上の動作領域をそれぞれ囲むように形成され、
前記半導体装置は、前記半導体基板のおもて面において前記動作領域内に形成され、前記第１トレンチ部とは分離した第２トレンチ部を更に備える半導体装置。
【請求項２】
（削除）
【請求項３】
前記第１トレンチ部はゲート電極に接続されたゲートトレンチ部であり、前記第２トレンチ部はエミッタ電極に接続されたダミートレンチ部である
請求項１に記載の半導体装置。
【請求項４】
前記ダミートレンチ部が形成された前記動作領域内には、第１導電型のエミッタ領域が形成されている
請求項３に記載の半導体装置。
【請求項５】
前記半導体基板のおもて面の上方に形成された層間絶縁膜を更に備え、
前記層間絶縁膜は、前記動作領域と対向する位置に、前記エミッタ領域および前記コンタクト領域の少なくとも一部分を露出させるコンタクトホールを有する
請求項４に記載の半導体装置。
【請求項６】
前記ゲートトレンチ部は、前記半導体基板のおもて面において１以上の引抜領域をそれぞれ囲むように形成され、
それぞれの前記引抜領域には、前記エミッタ領域が形成されていない
請求項４または５に記載の半導体装置。
【請求項７】
前記引抜領域は、前記ゲートトレンチ部を介して前記動作領域と隣接して配置されている
請求項６に記載の半導体装置。
【請求項８】
２つの前記引抜領域が、前記動作領域の両側に配置されている
請求項７に記載の半導体装置。
【請求項９】
前記半導体基板のおもて面において、前記分岐部から前記エミッタ領域までの距離は、前記分岐部から前記コンタクト領域までの距離よりも大きい
請求項４から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ゲートトレンチ部は、前記ダミートレンチ部に向かって突出する突出部を有する
請求項３から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記ゲートトレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたゲートトレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部に形成されたゲート導電部と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部において、前記ゲート導電部よりも前記ゲートトレンチの底部側に形成され、前記ゲート導電部と絶縁されている底部側導電部と
を有する請求項３から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記ダミートレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたダミートレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ダミートレンチの内部に形成されたダミー導電部と
を有し、
前記底部側導電部は、前記半導体基板の内部において前記ダミー導電部と接続されている
請求項１１に記載の半導体装置。
【請求項１３】
前記底部側導電部は、前記分岐部において下方に突出した突出領域を有する
請求項１１または１２に記載の半導体装置。
【請求項１４】
前記第１トレンチ部は、前記半導体基板のおもて面から前記ベース領域を貫通して設けられたトレンチの内壁に形成された絶縁膜を有し、
前記第１トレンチ部の前記分岐部の底部における前記絶縁膜の厚みは、前記第１トレンチ部の前記分岐部以外の底部における前記絶縁膜の厚みよりも厚い
請求項１から１０のいずれか一項に記載の半導体装置。
【請求項１５】
前記半導体基板において前記ベース領域の下方に形成された蓄積領域を更に備え、
前記第１トレンチ部は、前記蓄積領域を貫通して設けられる
請求項１から１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記分岐部を囲んで、前記蓄積領域に、前記第１トレンチ部に接する位置の前記蓄積領域の深さ方向の厚みが、隣り合う前記第１トレンチ部から前記半導体基板のおもて面と平行な方向に最も離れた位置の前記蓄積領域の厚みよりも薄い周辺領域が設けられている
請求項１５に記載の半導体装置。
【手続補正書】
【提出日】平成29年11月24日(2017.11.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
底部側導電部は、分岐部において下方に突出した突出領域を有してよい。第１トレンチ部は、半導体基板のおもて面からベース領域を貫通して設けられたトレンチの内壁に形成された絶縁膜を有してよい。第１トレンチ部の分岐部の底部における絶縁膜の厚みは、第１トレンチ部の分岐部以外の底部における絶縁膜の厚みよりも厚くてよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
半導体基板１０は、ｎ＋型の蓄積領域１６、ｎ−型のドリフト領域１８、ｎ＋型のバッファ領域２０、ｐ＋型のコレクタ領域２２を更に有する。蓄積領域１６は、ベース領域１４のうら面側に形成される。蓄積領域１６の不純物濃度は、ドリフト領域１８の不純物濃度よりも高い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
図１３は、図１２におけるＢ−Ｂ断面を示す図である。Ｂ−Ｂ断面は、周辺領域７０を含むｘｚ断面に対応する。本例における周辺領域７０は、蓄積領域１６のうち、ゲートトレンチ部４０と隣接する領域である。２つのゲートトレンチ部４０の間に設けられた周辺領域７０の、ｘ軸方向における総幅は、ｘ軸方向における蓄積領域１６の他の領域の幅よりも小さくてよく、大きくてもよい。周辺領域７０のｘ軸方向における幅は、ｙ軸方向において分岐部１１０に近づくほど大きくなっていてもよい。また、蓄積領域１６は、中央部において周辺領域７０よりも−Ｚ方向に突出する凸状の形状を有してよい。周辺領域７０は、ゲートトレンチ部４０に近づくほど薄く形成されてよい。ゲートトレンチ部４０と接する周辺領域７０の厚みは、蓄積領域１６のｘ軸方向における中央部分の厚みの８０％以下であってよく、５０％以下であってもよい。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板のおもて面側に設けられた第２導電型のベース領域と、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられた第１トレンチ部と、
前記半導体基板のおもて面側において前記ベース領域の一部に設けられ、前記ベース領域よりも不純物濃度の高い第２導電型のコンタクト領域と
を備える、半導体装置であって、
前記第１トレンチ部は、前記半導体基板のおもて面において分岐部を有し、
前記分岐部は、前記半導体基板のおもて面において前記コンタクト領域に囲まれて設けられ、
前記第１トレンチ部は、前記半導体基板のおもて面において１以上の動作領域をそれぞれ囲むように形成され、
前記半導体装置は、前記半導体基板のおもて面において前記動作領域内に形成され、前記第１トレンチ部とは分離した第２トレンチ部を更に備える半導体装置。
【請求項２】
前記第１トレンチ部はゲート電極に接続されたゲートトレンチ部であり、前記第２トレンチ部はエミッタ電極に接続されたダミートレンチ部である
請求項１に記載の半導体装置。
【請求項３】
前記ダミートレンチ部が形成された前記動作領域内には、第１導電型のエミッタ領域が形成されている
請求項２に記載の半導体装置。
【請求項４】
前記半導体基板のおもて面の上方に形成された層間絶縁膜を更に備え、
前記層間絶縁膜は、前記動作領域と対向する位置に、前記エミッタ領域および前記コンタクト領域の少なくとも一部分を露出させるコンタクトホールを有する
請求項３に記載の半導体装置。
【請求項５】
前記ゲートトレンチ部は、前記半導体基板のおもて面において１以上の引抜領域をそれぞれ囲むように形成され、
それぞれの前記引抜領域には、前記エミッタ領域が形成されていない
請求項３または４に記載の半導体装置。
【請求項６】
前記引抜領域は、前記ゲートトレンチ部を介して前記動作領域と隣接して配置されている
請求項５に記載の半導体装置。
【請求項７】
２つの前記引抜領域が、前記動作領域の両側に配置されている
請求項６に記載の半導体装置。
【請求項８】
前記半導体基板のおもて面において、前記分岐部から前記エミッタ領域までの距離は、前記分岐部から前記コンタクト領域までの距離よりも大きい
請求項３から７のいずれか一項に記載の半導体装置。
【請求項９】
前記ゲートトレンチ部は、前記ダミートレンチ部に向かって突出する突出部を有する
請求項２から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ゲートトレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたゲートトレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部に形成されたゲート導電部と、
前記絶縁膜で内壁が覆われた前記ゲートトレンチの内部において、前記ゲート導電部よりも前記ゲートトレンチの底部側に形成され、前記ゲート導電部と絶縁されている底部側導電部と
を有する請求項２から９のいずれか一項に記載の半導体装置。
【請求項１１】
前記ダミートレンチ部は、
前記半導体基板のおもて面から前記ベース領域を貫通して設けられたダミートレンチの内壁に形成された絶縁膜と、
前記絶縁膜で内壁が覆われた前記ダミートレンチの内部に形成されたダミー導電部と
を有し、
前記底部側導電部は、前記半導体基板の内部において前記ダミー導電部と接続されている
請求項１０に記載の半導体装置。
【請求項１２】
前記底部側導電部は、前記分岐部において下方に突出した突出領域を有する
請求項１０または１１に記載の半導体装置。
【請求項１３】
前記第１トレンチ部は、前記半導体基板のおもて面から前記ベース領域を貫通して設けられたトレンチの内壁に形成された絶縁膜を有し、
前記第１トレンチ部の前記分岐部の底部における前記絶縁膜の厚みは、前記第１トレンチ部の前記分岐部以外の底部における前記絶縁膜の厚みよりも厚い
請求項１から９のいずれか一項に記載の半導体装置。
【請求項１４】
前記半導体基板において前記ベース領域の下方に形成された蓄積領域を更に備え、
前記第１トレンチ部は、前記蓄積領域を貫通して設けられる
請求項１から１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記分岐部を囲んで、前記蓄積領域に、前記第１トレンチ部に接する位置の前記蓄積領域の深さ方向の厚みが、隣り合う前記第１トレンチ部から前記半導体基板のおもて面と平行な方向に最も離れた位置の前記蓄積領域の厚みよりも薄い周辺領域が設けられている
請求項１４に記載の半導体装置。
【国際調査報告】
2017099096.tif 000019
2017099096.tif 000020
2017099096.tif 000021
2017099096.tif 000022