(57)【要約】  基板と、接触抵抗低減層及び還元抑制層から選択される１以上の層と、ショットキー電極層と、金属酸化物半導体層とをこの順に有する積層体。
2017111174.tif 000002
【特許請求の範囲】
【請求項１】
基板と、接触抵抗低減層及び還元抑制層から選択される１以上の層と、ショットキー電極層と、金属酸化物半導体層とをこの順に有する積層体。
【請求項２】
前記基板と、前記接触抵抗低減層と、前記還元抑制層とをこの順に有する請求項１に記載の積層体。
【請求項３】
前記還元抑制層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１種類以上の元素を含む請求項１又は２に記載の積層体。
【請求項４】
前記接触抵抗低減層が、Ｔｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉから選択される１以上の金属又はそのシリサイドを含む請求項１〜３のいずれかに記載の積層体。
【請求項５】
前記ショットキー電極層が、仕事関数が４．４ｅＶ以上である１種類以上の元素の酸化物を含む請求項１〜４のいずれかに記載の積層体。
【請求項６】
前記ショットキー電極層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１以上の金属の酸化物を含む請求項１〜５のいずれかに記載の積層体。
【請求項７】
前記基板が、導電性基板である請求項１〜６のいずれかに記載の積層体。
【請求項８】
前記基板が、導電性のシリコン基板である請求項１〜６のいずれかに記載の積層体。
【請求項９】
前記金属酸化物半導体層が、Ｉｎ、Ｓｎ、Ｇａ、及びＺｎから選択される１種類以上の元素を含む請求項１〜８のいずれかに記載の積層体。
【請求項１０】
前記金属酸化物半導体層の水素原子濃度が１０１７〜１０２２個／ｃｍ３である請求項１〜９のいずれかに記載の積層体。
【請求項１１】
前記金属酸化物半導体層上にオーミック電極層を有する請求項１〜１０のいずれかに記載の積層体。
【請求項１２】
前記金属酸化物半導体層の外縁が、前記ショットキー電極層の外縁と同一であるか又は前記ショットキー電極層の外縁の内側に位置し、前記ショットキー電極層が前記金属酸化物半導体層の下面の全面に接する請求項１〜１１のいずれかに記載の積層体。
【請求項１３】
前記オーミック電極層の外縁が、前記金属酸化物半導体層の外縁と同一であるか又は前記金属酸化物半導体層の外縁の内側に位置する請求項１１又は１２に記載の積層体。
【請求項１４】
請求項１〜１３のいずれかに記載の積層体を用いた半導体素子。
【請求項１５】
請求項１４に記載の半導体素子を用いたショットキーバリアダイオード。
【請求項１６】
請求項１４に記載の半導体素子を用いたジャンクショントランジスタ。
【請求項１７】
請求項１４に記載の半導体素子、請求項１５に記載のショットキーバリアダイオード、又は請求項１６に記載のジャンクショントランジスタを用いた電子回路。
【請求項１８】
請求項１７に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層体、それを用いた半導体素子、それを用いた電子回路及び電気機器に関する。
【背景技術】
【０００２】
ショットキーバリアダイオードは、キャリア濃度の十分高いショットキー金属と半導体の接合面に形成される電位障壁を利用して整流作用を持たせたダイオードである。例えば、金属の仕事関数をφｍ、ｎ型半導体の仕事関数をφｓ（ここで、半導体の仕事関数は真空準位とフェルミ準位の差として定義する）とした場合、｜φｍ｜＞｜φｓ｜の関係を満たすような金属と半導体を接触させると、金属と半導体のフェルミ準位が一致するように半導体の接触界面付近の電子が金属側に移動し、半導体の接触界面に空乏領域が形成されるとともに、金属−半導体界面に電位障壁が形成される。この場合、金属側が正極、半導体側が負極のダイオードとなる。順方向バイアス時には電位障壁が低くなり、電子が障壁を越えて電流が流れるようになる。逆バイアス時は電位障壁によって電子がブロックされ、電流が阻止される。用いる半導体としてはＳｉが最も一般的である。【０００３】
Ｓｉ系のショットキーダイオードは、高速スイッチング素子や、数ＧＨｚ周波数帯における送信／受信用ミキサ、周波数変換素子等に利用される。パワー用途にも一般的に用いられるが、バンドギャップが１．１ｅＶと小さく、絶縁破壊電界も０．３ＭＶ／ｃｍと小さいため、大きな耐電圧性を実現するには素子の厚みを大きくする必要があり、順方向のオン抵抗が高くなるという欠点がある。また、高速応答性に優れたＳｉ系ショットキーバリアダイオードは耐電圧性が十分でなかった。【０００４】
ＳｉＣを用いたショットキーバリアダイオードも知られており、ＳｉＣはバンドギャップが３ｅＶ以上と大きく、絶縁破壊電界も３ＭＶ／ｃｍと大きいためパワー用に適しており、盛んに適用が検討されている。しかしながら、良質な結晶基板を作製するのは困難であり、またエピタキシャル成長に高熱のプロセスを経るため、量産性、コストに課題がある。
β−Ｇａ２Ｏ３はさらにバンドギャップが広く（４．８ｅＶ〜４．９ｅＶ）、高い耐電圧性が期待されるが、やはり良質な基板の製造に課題があり、量産性とコストに課題がある。【０００５】
酸化物半導体はＳｉに比べて広いバンドギャップを有し、絶縁破壊電界が高いため、パワー半導体への応用が期待される。特に酸化物半導体を用いたショットキーバリアダイオードは、高速応答性や良好な逆回復特性が期待される。【０００６】
非特許文献１には、酸化物半導体として非晶質ＩＧＺＯを用い、ショットキー金属電極としてＴｉ／Ｐｄ積層構成を用いるショットキーバリアダイオードが開示されている。また、本技術では、Ｐｄを酸素プラズマ処理することで、良好なショットキー障壁が形成されるとしている。しかし、本技術では逆方向の漏れ電流が大きく、ショットキーバリアダイオードが用いられている電子回路にこれを組み込んだ場合、入力電力に対して出力時の電力ロスが大きくなる、又は回路自体が誤作動する事が懸念される。さらに、本技術は横方向に電流を取り出すダイオードのみしか形成できず、取り出し電極の抵抗により大電流を取り出すことが困難であった。【０００７】
特許文献１には、酸化物半導体層としてＧａ２Ｏ３系を用い、オーミック電極層とショットキー電極層で挟持したショットキーバリアダイオードが開示されている。しかしながら、Ｇａ２Ｏ３系の酸化物半導体層を、例えばシリコン基板上に製膜すると、順方向オン抵抗が高くなり、ショットキーバリアダイオードが用いられている電子回路にこれを組み込んだ場合、入力電力に対して出力時の電力ロスが大きくなる。【０００８】
特許文献２には、酸化物半導体を用いたＦＥＴのゲート電極とソース又はドレイン電極を電気的に接続することで、逆方向飽和電流の少ないダイオードを実現する技術が開示されている。しかしながら、この方式では、素子構成が複雑になりデバイス化した際の歩留まりに課題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１３−１０２０８１号公報
【特許文献２】特開２０１５−８４４３９号公報
【非特許文献】
【００１０】
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，  Ｖｏｌ．６０，  Ｎｏ．１０，  ＯＣＴＯＢＥＲ  ２０１３，  ｐ．３４０７
【発明の概要】
【００１１】
本発明の目的は、順方向のオン抵抗が小さく、逆方向のリーク電流が小さく、電力ロスを少なくし電流を取り出すことができる半導体素子、及びそれに用いられる積層体を提供することである。
【００１２】
本発明によれば、以下の積層体等が提供される。
１．基板と、接触抵抗低減層及び還元抑制層から選択される１以上の層と、ショットキー電極層と、金属酸化物半導体層とをこの順に有する積層体。
２．前記基板と、前記接触抵抗低減層と、前記還元抑制層とをこの順に有する１に記載の積層体。
３．前記還元抑制層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１種類以上の元素を含む１又は２に記載の積層体。
４．前記接触抵抗低減層が、Ｔｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉから選択される１以上の金属又はそのシリサイドを含む１〜３のいずれかに記載の積層体。
５．前記ショットキー電極層が、仕事関数が４．４ｅＶ以上である１種類以上の元素の酸化物を含む１〜４のいずれかに記載の積層体。
６．前記ショットキー電極層が、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１以上の金属の酸化物を含む１〜５のいずれかに記載の積層体。
７．前記基板が、導電性基板である１〜６のいずれかに記載の積層体。
８．前記基板が、導電性のシリコン基板である１〜６のいずれかに記載の積層体。
９．前記金属酸化物半導体層が、Ｉｎ、Ｓｎ、Ｇａ、及びＺｎから選択される１種類以上の元素を含む１〜８のいずれかに記載の積層体。
１０．前記金属酸化物半導体層の水素原子濃度が１０１７〜１０２２個／ｃｍ３である１〜９のいずれかに記載の積層体。
１１．前記金属酸化物半導体層上にオーミック電極層を有する１〜１０のいずれかに記載の積層体。
１２．前記金属酸化物半導体層の外縁が、前記ショットキー電極層の外縁と同一であるか又は前記ショットキー電極層の外縁の内側に位置し、前記ショットキー電極層が前記金属酸化物半導体層の下面の全面に接する１〜１１のいずれかに記載の積層体。
１３．前記オーミック電極層の外縁が、前記金属酸化物半導体層の外縁と同一であるか又は前記金属酸化物半導体層の外縁の内側に位置する１１又は１２に記載の積層体。
１４．１〜１３のいずれかに記載の積層体を用いた半導体素子。
１５．１４に記載の半導体素子を用いたショットキーバリアダイオード。
１６．１４に記載の半導体素子を用いたジャンクショントランジスタ。
１７．１４に記載の半導体素子、１５に記載のショットキーバリアダイオード、又は１６に記載のジャンクショントランジスタを用いた電子回路。
１８．１７に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
【００１３】
本発明によれば、順方向のオン抵抗が小さく、逆方向のリーク電流が小さく、電力ロスを少なくし電流を取り出すことができる半導体素子、及びそれに用いられる積層体が提供できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の積層体の一実施形態を模式的に示した断面図である。
【図２】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図３】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図４】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図５】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図６】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図７】本発明の積層体の他の実施形態を模式的に示した断面図である。
【図８】実施例２で作製した積層電極の断面ＴＥＭ像である。
【図９】実施例１６〜２８で作製した素子を模式的に示した断面図である。
【発明を実施するための形態】
【００１５】
［積層体］
本発明の積層体の一態様は、基板と、接触抵抗低減層及び還元抑制層から選択される１以上の層と、ショットキー電極層と、金属酸化物半導体層とをこの順に有する。
本発明の積層体の一態様では、ショットキーバリアダイオードを、基板、基材を選ばず形成できる。
基板と、接触抵抗低減層及び還元抑制層から選択される１以上の層との間に介在する層があってもよい。
接触抵抗低減層及び還元抑制層から選択される１以上の層と、ショットキー電極層とは、接することが好ましく、ショットキー電極層と、金属酸化物半導体層とは、接することが好ましい。
【００１６】
本発明の積層体の他の態様は、導電性基板上に、少なくともショットキー電極層及び金属酸化物半導体層をこの順に有し、導電性基板とショットキー電極層との間に、接触抵抗低減層及び還元抑制層から選択される１以上の層を有する。
【００１７】
本発明の積層体の一態様及び発明の積層体の他の態様を総括して、本発明の積層体という。
【００１８】
本発明の積層体は、接触抵抗低減層と還元抑制層は両方を含んでもよいし、いずれか一方のみを含んでもよい。好ましくは、接触抵抗低減層と還元抑制層の両方、又は接触抵抗低減層のみである。
また、本発明の積層体は、金属酸化物半導体層の上、即ちショットキー電極層側の反対側にオーミック電極層を積層してもよい。
【００１９】
本発明の積層体は、上記の構成を有することによって、半導体素子に用いたときに順方向のオン抵抗を小さくできる。また、逆方向のリーク電流を少なくでき、電力ロスを少なくし電流を取り出すことができる。
【００２０】
本発明の積層体の層構成として以下の構成を挙げることができる。
（１）基板／／接触抵抗低減層／ショットキー電極層／金属酸化物半導体層
（２）基板／／還元抑制層／ショットキー電極層／金属酸化物半導体層
（３）基板／／接触抵抗低減層／還元抑制層／ショットキー電極層／金属酸化物半導体層
（「／」は各層が隣接して積層されていることを示す。）
（「／／」は各層が隣接せず積層されていることを示す。）
【００２１】
また、本発明の積層体にオーミック電極層を積層した層構成として以下の構成を挙げることができる。
（４）基板／／接触抵抗低減層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
（５）基板／／還元抑制層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
（６）基板／／接触抵抗低減層／還元抑制層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
【００２２】
上記の（６）の積層構造を図１に示す。積層体１において、基板９の上に、接触抵抗低減層２０、還元抑制層３０、ショットキー電極層４０、金属酸化物半導体層５０及びオーミック電極層６０がこの順で積層されている。
【００２３】
金属酸化物半導体層５０の外縁（端部）は、ショットキー電極層４０の外縁（端部）と同一であってもよいし、ショットキー電極層４０の外縁の内側に位置するようにしてもよい。後者の場合を図２において積層体２として示す。
尚、本出願の各図面において、同一の符号は、同じ構成を意味するものとする。
【００２４】
また、オーミック電極層６０の外縁（端部）は、金属酸化物半導体層５０の外縁（端部）と同一であってもよいし、金属酸化物半導体層５０の外縁の内側に位置するようにしてもよい。後者の場合を図３において積層体３として示す。
各構成については後述する。
【００２５】
本発明の積層体の層構成として以下の構成も挙げることができる。
（１１）導電性基板／接触抵抗低減層／ショットキー電極層／金属酸化物半導体層
（１２）導電性基板／還元抑制層／ショットキー電極層／金属酸化物半導体層
（１３）導電性基板／接触抵抗低減層／還元抑制層／ショットキー電極層／金属酸化物半導体層
（「／」は各層が隣接して積層されていることを示す。）
【００２６】
また、本発明の積層体にオーミック電極層を積層した層構成として以下の構成も挙げることができる。
（１４）導電性基板／接触抵抗低減層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
（１５）導電性基板／還元抑制層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
（１６）導電性基板／接触抵抗低減層／還元抑制層／ショットキー電極層／金属酸化物半導体層／オーミック電極層
【００２７】
上記の（１６）の積層構造を図４に示す。積層体１１において、導電性基板１０の上に、接触抵抗低減層２０、還元抑制層３０、ショットキー電極層４０、金属酸化物半導体層５０及びオーミック電極層６０がこの順で積層されている。
【００２８】
金属酸化物半導体層５０の外縁（端部）は、ショットキー電極層４０の外縁（端部）と同一であってもよいし、ショットキー電極層４０の外縁の内側に位置するようにしてもよい。後者の場合を図５において積層体１２として示す。この場合、ショットキー電極層４０が金属酸化物半導体層５０の下面を覆うような構成、即ち金属酸化物半導体層５０の下面の全面がショットキー電極層４０と接する構成となる。
【００２９】
Ｓｉ等の共有結合性の結晶性半導体においては、高耐電圧を実現するために、半導体の端部がショットキー電極と直接接触しない構造にする必要がある。一方、金属酸化物半導体は膜端部での漏れ電流が少ないため、金属酸化物半導体層の端部がショットキー金属層の端部と同一であるか又は内側にある構成とすることが可能となる。このようにすることにより、逆バイアス印加時に、半導体層の端部に電界が集中することを防ぎ、高い絶縁耐圧を実現することができる。
【００３０】
また、オーミック電極層６０の外縁（端部）は、金属酸化物半導体層５０の外縁（端部）と同一であってもよいし、金属酸化物半導体層５０の外縁の内側に位置するようにしてもよい。後者の場合を図６において積層体１３として示す。この場合、金属酸化物半導体層５０がオーミック電極層６０の下面を覆うような構成となる。
【００３１】
上記の図２、図３の構成は、式（６）の積層構成以外の積層構成にも適用できる。また、図２と図３に示す構成を同時に設けることもできる。
また、上記の図５、図６の構成は、式（１６）の積層構成以外の積層構成にも適用できる。また、図５と図６に示す構成を同時に設けることもできる。
【００３２】
また、上記の（１６）の積層構造の他の実施形態を図７に示す。図７の積層体１４は、図５と図６に示す構成を同時に設けた積層構成であって、さらに、ショットキー電極層４０の外縁（端部）が還元抑制層３０の外縁（端部）の内側に位置し、接触抵抗低減層２０の外縁（端部）が導電性基板１０の外縁（端部）の内側に位置する構成を有する。
【００３３】
以下、本発明の積層体を構成する各層について説明する。
【００３４】
（基板）
基板としては、特に限定されず公知の物を使用でき、導電性基板、半導体基板、絶縁性基板等が挙げられる。
【００３５】
導電性基板としては、シリコン基板又は金属基板が挙げられる。好ましくは不純物ドープ濃度の高い低抵抗のシリコン基板であり、より好ましくはｎ型の低抵抗シリコン基板である。ドーパントとしては従来公知のＢ，Ｐ，Ｐｂ，Ａｓ等を用いることができる。
シリコン基板は低抵抗のものが好ましい。シリコン基板の体積抵抗率ρは、好ましくは１００ｍΩｃｍ以下であり、より好ましくは１０ｍΩｃｍ以下であり、さらに好ましくは５ｍΩｃｍ以下である。
【００３６】
金属基板の金属としては、Ｃｕ、Ａｌ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、Ｗ等が挙げられ、これらの合金を用いることもできる。好ましくは、低抵抗で安価であり、かつ熱伝導性に優れるＣｕ、Ａｌ又はこれらの合金である。
導電性基板として金属基板を用いる場合、この金属基板が接触抵抗低減層を兼ねることができる。
【００３７】
本発明の積層体は、安価なシリコン基板や金属基板を導電性基板として用いても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。
【００３８】
導電性基板の厚さは、通常２００μｍ〜２ｍｍである。
【００３９】
半導体基板は、表面の平滑性が保たれていれば、材料は特に限定されない。
半導体基板としては、キャリア濃度を１×１０１８ｃｍ−３以下に調整したＳｉ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＡｓ基板、ＺｎＯ基板、Ｇａ２Ｏ３基板、ＧａＳｂ基板、ＩｎＰ基板、ＩｎＡｓ基板、ＩｎＳｂ基板、ＺｎＳ基板、ＺｎＴｅ基板、ダイヤモンド基板等が挙げられる
半導体基板は単結晶でも、多結晶でもよい。また、非晶質基板又は非晶質を部分的に含む基板でもよい。導電体基板、半導体基板、絶縁性基板の上に、ＣＶＤ（化学気相成長）等の手法を用いて半導体膜を形成した基板を使用してもよい。
【００４０】
半導体基板の厚さは、通常２００μｍ〜２ｍｍである。好ましくは、２００μｍ〜１ｍｍ、より好ましくは２００μｍ〜７００μｍである。２００μｍ〜１ｍｍとすることで、素子作製後のダイシング時の加工性に優れ、素子の歩留まりが高くなり生産性が向上しやすくなる。
【００４１】
絶縁性基板は、絶縁性を有する基板であれば特に制限はなく、本発明の効果を失わない範囲で一般に用いられている基板を任意に選択できる。
絶縁性基板として、例えば、石英ガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラス等の、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板、及び本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等が挙げられる。
【００４２】
また、絶縁性基板として誘電性基板も用いてもよい。
誘電性基板としては、ニオブ酸リチウム基板、タンタル酸リチウム基板、酸化亜鉛基板、水晶基板、サファイア基板等が挙げられる。
【００４３】
さらに、ステンレス合金等の金属基板の表面に絶縁膜や誘電膜を設けた、絶縁性基板、誘電性基板を用いてもよい。
また、基板に下地膜として絶縁膜を形成してもよい。下地膜として、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜等の単層又は積層を形成できる。
【００４４】
絶縁性基板の厚さは特に限定されないが、例えば２μｍ〜２ｍｍである。好ましくは、２μｍ〜１ｍｍ、より好ましくは２μｍ〜７００μｍである。２μｍ〜１ｍｍとすることで、素子作製後のダイシング時の加工性に優れ、素子の歩留まりが高くなり生産性が向上しやすくなる。
【００４５】
上述の導電性基板、半導体基板又は絶縁性基板上に、複数の材料からなる任意の構造、層構造、回路、配線、電極等を有する基材を用いてもよい。
【００４６】
任意の構造の材料としては、例えば、大規模集積回路（ＬＳＩ）上のバックエンドオブラインを形成する金属、層間絶縁膜等の様々な金属や絶縁物の複合材料が挙げられる。
【００４７】
基板の表面粗さ（表面ラフネス）は、特に限定されないが、好ましくは１５０ｎｍ以下であり、より好ましくは５０ｎｍ以下であり、さらに好ましくは１０ｎｍ以下である。基板の表面ラフネスを小さくし平滑性が高い方が、接触抵抗低減層、還元抑制層、及び、ショットキー電極層を積層したときにショットキー電極層の平滑性が保たれ、素子として評価した際の逆方向のリーク電流が低く抑えられる。
基板の表面粗さは、例えば、実施例に記載の方法により求めることができる。
【００４８】
層構造の層としては、特に限定されず、電極層、絶縁層、半導体層、誘電体層、保護膜層、応力緩衝層、遮光層、電子/ホール注入層、電子/ホール輸送層、発光層、電子/ホールブロッキング層、結晶成長層、密着性向上層、メモリ層液晶層、キャパシタ層、蓄電層等の公知の層を用いることができる。
【００４９】
電極層としては、一般にＡｌ層、Ｓｉ層、Ｓｃ層、Ｔｉ層、Ｖ層、Ｃｒ層、Ｎｉ層、Ｃｕ層、Ｚｎ層、Ｇａ層、Ｇｅ層、Ｙ層、Ｚｒ層、Ｎｂ層、Ｍｏ層、Ｔｃ層、Ｒｕ層、Ｒｈ層、Ｐｄ層、Ａｇ層、Ｃｄ層、Ｉｎ層、Ｓｎ層、Ｓｂ層、Ｔｅ層、Ｈｆ層、Ｔａ層、Ｗ層、Ｒｅ層、Ｏｓ層、Ｉｒ層、Ｐｔ層、Ａｕ層、これらの層の金属を１以上含む合金層、及び酸化物電極層等が挙げられる。酸化物半導体やＳｉ等の半導体のキャリア濃度を増加して、電極層に用いることも可能である。
絶縁層としては、一般にＡｌ、Ｓｉ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ及びＡｕからなる群から選択される１以上の金属を含む酸化物絶縁膜、窒化膜等が挙げられる。
【００５０】
半導体層としては、Ｓｉ層、ＧａＮ層、ＳｉＣ層、ＧａＰ層、ＧａＡｓ層、ＧａＳｂ層、ＩｎＰ層、ＩｎＡｓ層、ＩｎＳｂ層、ＺｎＳ層、ＺｎＴｅ層、ダイヤモンド層、Ｇａ２Ｏ３、ＺｎＯ、ＩｎＧａＺｎＯ等の酸化物半導体層、ペンタセン等の有機半導体層等、単結晶、多結晶、アモルファスの結晶状態によらず広く挙げられる。
誘電体層としては、ニオブ酸リチウム層、タンタル酸リチウム層、酸化亜鉛層、水晶基板層、サファイア層、ＢａＴｉＯ３層、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）層、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＺＴ）層、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３（ＰＺＴＮ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３−ＰｂＴｉＯ３（ＰＮＮ−ＰＴ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３−ＰｂＺｎＯ３（ＰＮＮ−ＰＺ）層、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３−ＰｂＴｉＯ３（ＰＭＮ−ＰＴ）層、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）層、（Ｋ，Ｎａ）ＴａＯ３層、（Ｋ，Ｎａ）ＮｂＯ３層、ＢｉＦｅＯ３層、Ｂｉ（Ｎｄ，Ｌａ）ＴｉＯｘ層（ｘ＝２．５〜３．０）、ＨｆＳｉＯ（Ｎ）層、ＨｆＯ２−Ａｌ２Ｏ３層、Ｌａ２Ｏ３層、Ｌａ２Ｏ３−Ａｌ２Ｏ３層等が挙げられる。
保護膜層の膜としては、無機物、有機物問わず絶縁性に優れ、水等の透過性が低い膜が挙げられる。保護膜層としては、例えば、ＳｉＯ２層、ＳｉＮｘ層（ｘ＝１．２０〜１．３３）、ＳｉＯＮ層、Ａｌ２Ｏ３層等が挙げられる。
【００５１】
応力緩衝層としては、ＡｌＧａＮ層等が挙げられる。
遮光層としては、例えば金属、金属−有機物等を含むブラックマトリックス層、カラーフィルタ層が挙げられる。
電子/ホール注入層としては、酸化物半導体層、有機半導体層等が挙げられる。
電子/ホール輸送層としては、酸化物半導体層、有機半導体層等が挙げられる。
【００５２】
発光層としては、無機半導体層、有機半導体層等が挙げられる。
電子/ホールブロッキング層としては、酸化物半導体層等が挙げられる。
【００５３】
基材としては、発電デバイス、発光デバイス、センサ、電力変換デバイス、演算デバイス、保護デバイス、オプトエレクトロニクスデバイス、ディスプレイ、メモリ、バックエンドオブラインを有する半導体デバイス、蓄電デバイス等が挙げられる。
【００５４】
層構造の層は、単層でもよく、２以上の層でもよい。
【００５５】
（接触抵抗低減層）
接触抵抗低減層は、下地となる基板とショットキー電極金属の相互作用を防止する役割を担う。また、ショットキー電極の下地基板への密着性を改善し、ショットキー電極の表面平滑性を向上させる役割を担う。即ち、基板とショットキー電極を直接積層した場合の接触抵抗を低減するための層である。
【００５６】
基板とショットキー電極を直接積層した場合、例えば、基板としてｎ型の低抵抗シリコン基板を用い、ショットキー電極に酸化パラジウムを用いてこれらを直接積層した場合、酸化パラジウムとＳｉが逆方向のｐ−ｎ接合を形成して順方向において大きな抵抗成分となってしまう。また、Ｓｉと酸化パラジウムとの界面が平滑にならず、結果としてショットキー電極表面の平滑性が失われ、絶縁耐圧の低下を招くおそれがある。
【００５７】
接触抵抗低減層としては、Ｔｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉから選択される１以上の金属、その合金又はそのシリサイドを用いることができる。好ましくは、低抵抗なシリサイドを形成するＴｉ、Ｍｏ、Ａｇ、Ｉｎ又はＡｌであり、より好ましくは、低抵抗かつショットキー金属と組み合わせたときに良好なショットキー接触を形成するＴｉ又はＭｏである。さらに好ましくは熱伝導率が高いＭｏである。Ｍｏは放熱性に優れ、熱伝導率が高いため、ダイオード駆動時に、電流によるジュール熱により素子劣化が起こりにくくなる。
【００５８】
接触抵抗低減層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜５００ｎｍであり、より好ましくは５ｎｍ〜５００ｎｍである。この範囲であれば、十分な密着性を持ち、抵抗の増加が少ない。さらに好ましくは１０ｎｍ〜５００ｎｍである。膜厚を１０ｎｍ以上にすることで接触抵抗低減層の面内の被覆性が高く、ダイオード駆動時に順方向の抵抗の面内ばらつきが小さい特性が得られやすくなる。さらに、横方向に電流を取り出す素子として用いる場合、配線抵抗が低くなり高い電流値が得られやすくなる。
接触抵抗低減層は断面ＴＥＭ観察や二次イオン質量分析により確認することができる。オーミック電極、金属酸化物半導体層、還元抑制層、ショットキー電極層、基板も同様である。
【００５９】
（還元抑制層）
還元抑制層は、ショットキー電極層の還元を防止する層である。還元抑制層を設ければ、ショットキー電極層の還元が抑制され、ショットキー界面が問題なく形成される。
【００６０】
還元抑制層に用いる金属としては、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ、Ｃｏから選択される１種類以上の元素やこれらの合金が挙げられる。
【００６１】
また、還元抑制層として、後述するショットキー電極層を構成する金属元素と同一の元素を用いると好ましく、即ち、ショットキー電極層を構成する金属酸化物の金属を用いると好ましい。還元抑制層とショットキー電極層の組み合わせ（還元抑制層／ショットキー電極層）としては、例えば、Ｐｄ／酸化パラジウム、Ｐｔ／酸化白金、Ｉｒ／酸化イリジウム、Ｒｕ／酸化ルテニウム等が挙げられる。
【００６２】
還元抑制層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜５００ｎｍであり、より好ましくは５ｎｍ〜１００ｎｍであり、特に好ましくは１０ｎｍ〜５０ｎｍである。この範囲であると還元抑制効果に優れるため、順方向バイアス時のオン抵抗を小さくすることができる。また、ショットキー界面の平坦性を向上することができる。
【００６３】
（ショットキー電極層）
ショットキー電極層の含有金属の仕事関数は好ましくは３．７ｅＶ以上であり、より好ましくは４．４ｅＶ以上であり、さらに好ましくは４．７ｅＶ以上である。仕事関数の上限は特に指定されないが、通常６．５ｅＶである。該当範囲の含有金属を用いた金属酸化物をショットキー電極層に用いることで、ショットキーと金属酸化物半導体界面のエネルギー障壁が形成され、素子の特性としてリーク電流を低く保つことができる。
仕事関数は、光電子分光法による。
【００６４】
ショットキー電極層の金属としては、Ｐｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ及びＣｏから選択される１以上の金属の酸化物、又はこれらの金属の合金の酸化物が挙げられる。好ましくはＰｄ酸化物、Ｐｔ酸化物、Ｉｒ酸化物又はＲｕ酸化物である。これらであると、金属酸化物半導体との組み合わせによって高いショットキー障壁を形成することができる。
【００６５】
ショットキー電極層のキャリア濃度は１×１０１８ｃｍ−３以上であることが好ましい。キャリア濃度は、例えばホール測定で求めることができる。
【００６６】
ショットキー電極層の厚さは、通常１ｎｍ〜１μｍであり、好ましくは２ｎｍ〜１００ｎｍであり、より好ましくは５ｎｍ〜５０ｎｍである。この範囲であると、順方向バイアス時のオン抵抗に優れる。また、ショットキー界面の平坦性を向上することができ、耐電圧性に優れる。
【００６７】
ショットキー電極の金属酸化物を得るための製造方法は特に限定されないが、酸素含有雰囲気下において金属ターゲットの反応性スパッタを行う方法等が挙げられる。
【００６８】
（金属酸化物半導体層）
金属酸化物半導体層の組成は、金属酸化物半導体であれば特に限定されない。Ｉｎ、Ｇａ、Ｚｎ及びＳｎから選択される１種以上の元素を含む酸化物であると好ましく、例えば、Ｉｎ、Ｇａ及びＺｎの酸化物半導体（ＩＧＺＯ）が挙げられる。
また、結晶性についても制限はなく、非晶質酸化物半導体からなる層、多結晶酸化物半導体からなる層、単結晶酸化物半導体からなる層、それらの混在した層のいずれも用いることができる。
【００６９】
金属酸化物半導体層の水素原子濃度は１０１７〜１０２２個／ｃｍ３が好ましく、１０１９〜１０２２個／ｃｍ３であるとより好ましく、１０２０〜１０２１個／ｃｍ３がさらに好ましい。酸化物半導体は酸素欠損を作りやすく、欠損を伝って漏れ電流が流れてしまう場合があるが、膜中の水素原子濃度を１０２０個／ｃｍ３以上にすることによって、酸素欠損を水酸基で終端させ、漏れ電流を低減することができる。水素原子濃度は二次イオン質量分析法で測定する。水素原子濃度の調整方法は特に限定されないが、成膜時の雰囲気、成膜後のアニール、及びオーミック電極の成膜時の雰囲気を最適化することで調整することができる。
【００７０】
金属酸化物半導体層のフリーキャリア濃度は、通常１×１０１３ｃｍ−３以上１×１０１８ｃｍ−３未満である。フリーキャリア濃度は、例えばホール測定で求めることができる。
【００７１】
金属酸化物半導体層のバンドギャップは、好ましくは２．０ｅＶ〜６．０ｅＶであり、より好ましくは２．５ｅＶ〜５．５ｅＶであり、さらに好ましくは３．０ｅＶ〜５．０ｅＶである。バンドギャップは実施例に記載の方法によって測定する。該当範囲のバンドギャップを有する金属酸化物半導体層を用いることで、オン抵抗の低い素子を得ることができる。
【００７２】
金属酸化物半導体層の厚さは、通常１０ｎｍ〜１０μｍであり、好ましくは５０ｎｍ〜７μｍであり、より好ましくは１００ｎｍ〜５μｍである。膜厚は、所望の耐電圧性が得られるように選定することができる。厚すぎると順方向バイアス時の抵抗が増加するおそれがある。
【００７３】
本発明の積層体は、金属酸化物半導体層をスパッタ等の生産性に優れた方式で製膜しても、良好なダイオード特性を発現するショットキーバリアダイオードを提供することができる。
【００７４】
（オーミック電極層）
オーミック電極層の材料は、金属酸化物半導体層と良好なオーミック接続ができれば特に限定されないが、Ｍｏ、Ｔｉ、Ａｕ、Ａｇ、及びＡｌからなる群から選択される１種類以上の元素やそれらの合金が挙げられる。
【００７５】
また、オーミック電極層を複数の層で構成することもできる。例えば、金属酸化物半導体層に接する側にＭｏ電極層を用い、さらにＡｕやＡｌの金属層を積層することができる。このようにすると電力ロスを少なくし電流を取り出すことができる。
【００７６】
オーミック電極層の厚さは特に限定されないが、通常１００ｎｍ〜５μｍである。
【００７７】
各層の製膜方法は特に限定されないが、熱ＣＶＤ法、ＣＡＴ−ＣＶＤ法、光ＣＶＤ法、ミストＣＶＤ法、ＭＯ−ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ法、ＭＢＥ、ＡＬＤ等の原子レベル制御の製膜方法、イオンプレーティング、イオンビームスパッタリング、マグネトロンスパッタリング等のＰＶＤ法、ドクターブレード法、射出法、押出し法、熱間加圧法、ゾルゲル法、エアロゾルデポジション法等、従来公知のセラミックス工程を用いる方法、塗布法、スピンコート法、印刷法、スプレー法、電着法、メッキ法、ミセル電解法等の湿式法等を利用することができる。
【００７８】
［半導体素子］
本発明の積層体は、パワー半導体素子、（整流）ダイオード素子、ショットキーバリアダイオード素子、静電気放電（ＥＳＤ）保護ダイオード、過渡電圧保護（ＴＶＳ）保護ダイオード、発光ダイオード、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ショットキーソース／ドレインＭＯＳＦＥＴ、アバランシェ増倍型光電変換素子、固体撮像素子、太陽電池素子、光センサ素子、表示素子、抵抗変化メモリ等の半導体素子に用いることができる。特に、電力ロスなく電流を取り出せるため、パワー用途にも適している。半導体素子はショットキーバリアダイオード、ジャンクショントランジスタに用いることができる。この素子、ショットキーバリアダイオード、ジャンクショントランジスタを用いた電子回路は、電気機器、電子機器、車両、動力機関等に用いることができる。
【実施例】
【００７９】
実施例１
［ショットキーバリアダイオードの作製］
ショットキーバリアダイオード素子を以下のとおりに作製した。
抵抗率１ｍΩ・ｃｍのｎ型Ｓｉ基板（直径４インチ）をスパッタリング装置（アネルバ製：Ｅ−２００Ｓ）に装着し、接触抵抗低減層としてＴｉを１５ｎｍ成膜した。成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とした。次にショットキー電極層として酸化パラジウムを１０ｎｍ成膜した（キャリア濃度：１×１０２０ｃｍ−３）。成膜条件は、ＤＣ５０Ｗ、ＡｒとＯ２の混合ガス雰囲気とした。次に、この基板をエリアマクスとともにスパッタリング装置（ＵＬＶＡＣ製：ＣＳ−２００）にセットし、金属酸化物半導体層として、表１に示す組成を有するＩＧＺＯを２００ｎｍ成膜した（フリーキャリア濃度：５×１０１６ｃｍ−３）。成膜条件は、ＤＣ３００Ｗ、表１に示すガス流量比で行った。この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールした。この基板を再度エリアマクスとともにスパッタリング装置にセットした後、オーミック電極層としてＭｏを１５０ｎｍ成膜した。成膜条件は、ＤＣ１００Ｗ、Ａｒ雰囲気とした。【００８０】
［フリーキャリア濃度の測定］
金属酸化物半導体層のフリーキャリア濃度及びショットキー電極層のキャリア濃度は以下のように測定した。
ガラス基板に対し、金属酸化物半導体層成膜工程（又はショットキー電極層成膜工程）を通して行った。そして、基板をそれぞれ１ｃｍ角にカットし、４隅にＩｎ電極をつけホール効果測定用の素子とした。フリーキャリア濃度（キャリア濃度）の測定は、室温にてホール効果測定装置（ＡＣＣＥＮＴ製：ＨＬ−５５００ＰＣ）を用いてホール効果測定を行い、得られたフリーキャリア量（キャリア量）を金属半導体層の体積(又はショットキー電極の体積)で規格化しフリーキャリア濃度（キャリア濃度）とした。【００８１】
［バンドギャップ評価］
金属酸化物半導体層のバンドギャップは以下のように評価した。
基板に、上記のショットキーバリアダイオード作製工程のうち金属酸化物半導体層を形成する工程までを行い、得られた積層体を１ｃｍ角にカットした。室温にて、分光エリプソメトリー測定装置（ジェー・エー・ウーラム・ジャパン株式会社製：Ｍ−２０００Ｄ）を用いて偏光の入射角度を基板に垂直方向から５０°、６０°、７０°と変化させ、それぞれについて測定波長を１９２．３ｎｍ〜１６８９ｎｍ、測定幅３．４ｎｍとして測定を行った。得られたスペクトルψとΔに対し、各層毎に吸収モデルとしてＤｒｕｄｅ  ｍｏｄｅｌ、Ｔａｕｃ−Ｌｏｒｅｎｔｚ  ｍｏｄｅ、Ｇａｕｓｓｉａｎ  ｆｕｎｃｔｉｏｎｅ  ｍｏｄｅｌを置き、二乗誤差ＭＳＥ＝１０以下になるまで最適化を行うことで、各光のエネルギーに対して吸収係数αを算出した。金属酸化物半導体層の吸収係数αのスペクトルを、光のエネルギー範囲２ｅＶ〜５ｅＶに対してα２をプロットし、直線を延長させたエネルギー軸との交点をバンドギャップとして算出した。結果を表１に示す。【００８２】
［水素原子濃度］
金属酸化物半導体層の水素原子濃度は以下のようにして評価した。
四重極型二次イオン質量分析装置（アルバックファイ社製：Ｄ−ＳＩＭＳ）によって、Ｃｓイオン源１ｋＶ、一次イオン電流１００ｎＡ、チャンバー真空度５×１０−１０ｔｏｒｒの測定条件下で測定した。金属酸化物半導体層の水素原子濃度は、四重極型二次イオン質量分析装置によって得られた各深さのＨの二次イオン強度を金属半導体薄膜の膜厚で積分した強度に対し、水素濃度と膜厚が既知のＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を用いて強度を規格化して水素濃度の定量化を行い、得られた値を水素原子濃度とした。結果を表１に示す。【００８３】
［素子の評価］
得られた素子（Ｓｉ／Ｔｉ／酸化パラジウム／ＩＧＺＯ／Ｍｏ）について、Ａｇｉｌｅｎｔ社製Ｂ１５００を用いてオン抵抗（Ｒｏｎ）及びリーク電流（Ｉｒ）を評価した。オーミック電極側にプローブを接地してグラウンドに接続し、基板側の電圧を変化させて測定を行った。オン抵抗は素子に１Ｖ印加した際の±０．２Ｖ間の微分抵抗（Ｒｏｎ＝ΔＶ／ΔＩ）であり、リーク電流は、印加電圧が−５Ｖの時の電流密度とした。結果を表１に示す。
尚、得られた素子は、図６に示す構造において還元抑制層３０を除いた構造である。
実施例１で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり低い値を示し、リーク電流Ｉｒは９×１０−４Ａ／ｃｍ２であった。【００８４】
実施例２
接触抵抗低減層の成膜に続き、還元抑制層としてＰｄを２０ｎｍ成膜した他は実施例１と同様にして素子を作製した。成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とした。積層電極の電子顕微鏡（ＪＥＯＬ社製：ＪＥＭ−２８００）によって得られた断面ＴＥＭ像を図８に示す。
得られた素子（Ｓｉ／Ｔｉ／Ｐｄ／酸化パラジウム／ＩＧＺＯ／Ｍｏ）について、実施例１と同様に評価した。結果を表１に示す。
尚、得られた素子は図６に示す構造である。【００８５】
実施例３
接触抵抗低減層の成膜に続き、還元抑制層としてＲｕを２０ｎｍ成膜し、次にショットキー電極として酸化ルテニウムを１０ｎｍ成膜した他は実施例１と同様にして素子を作製した。Ｒｕの成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とし、酸化ルテニウムの成膜条件は、ＤＣ５０Ｗ、ＡｒとＯ２の混合ガス雰囲気とした（キャリア濃度：１×１０２０ｃｍ−３）。
得られた素子（Ｓｉ／Ｔｉ／Ｒｕ／酸化ルテニウム／ＩＧＺＯ／Ｍｏ）について、実施例１と同様に評価した。結果を表１に示す。
尚、得られた素子は図６に示す構造である。【００８６】
実施例４
接触抵抗低減層の成膜に続き、還元抑制層としてＰｔを２０ｎｍ成膜し、次にショットキー電極として酸化白金を１０ｎｍ成膜した他は実施例１と同様にして素子を作製した。Ｐｔの成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とし、酸化白金の成膜条件は、ＤＣ５０Ｗ、ＡｒとＯ２の混合ガス雰囲気とした（キャリア濃度：１×１０２０ｃｍ−３）。
得られた素子（Ｓｉ／Ｔｉ／Ｐｔ／酸化白金／ＩＧＺＯ／Ｍｏ）について、実施例１と同様に評価した。結果を表１に示す。
尚、得られた素子は図６に示す構造である。【００８７】
実施例５
接触抵抗低減層の成膜に続き、還元抑制層としてＩｒを２０ｎｍ成膜し、次にショットキー電極として酸化イリジウムを１０ｎｍ成膜した他は実施例１と同様にして素子を作製した。Ｉｒの成膜条件は、ＤＣ５０Ｗ、Ａｒ雰囲気とし、酸化イリジウムの成膜条件は、ＤＣ５０Ｗ、ＡｒとＯ２の混合ガス雰囲気とした（キャリア濃度：１×１０２０ｃｍ−３）。
得られた素子（Ｓｉ／Ｔｉ／Ｉｒ／酸化イリジウム／ＩＧＺＯ／Ｍｏ）について、実施例１と同様に評価した。結果を表１に示す。
尚、得られた素子は図６に示す構造である。
実施例２〜５で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが３×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【００８８】
比較例１
接触抵抗低減層を成膜しなかった他は実施例１と同様にして素子を作製した。得られた素子（Ｓｉ／酸化パラジウム／ＩＧＺＯ／Ｍｏ）について、実施例１と同様に評価した。結果を表１に示す。比較例１で得られた素子は、オン抵抗Ｒｏｎが２００ｍΩｃｍ２以上と高い値を示し、かつリーク電流Ｉｒが２×１０−３Ａ／ｃｍ２であった。【００８９】
実施例６〜９
実施例２に対して還元抑制層とショットキー電極層を表２に記載のとおりの組み合わせに変更した他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表２に示す。
実施例６〜９で得られた素子は、オン抵抗Ｒｏｎが１０ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが５×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【００９０】
実施例１０〜１２
実施例２に対してショットキー電極層の膜厚を表３に記載のとおりに変更した他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表３に示す。
実施例１０、１１で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが１×１０−７Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。実施例１２で得られた素子は、オン抵抗Ｒｏｎが１０ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが３×１０−５Ａ／ｃｍ２以下であった。【００９１】
実施例１３〜１５
実施例２に対してショットキー電極層、及び還元抑制層を表４に記載のとおりに変更した他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表４に示す。
実施例１３で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが５×１０−７Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。実施例１４、１５で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満の低い値を示し、リーク電流Ｉｒはそれぞれ２×１０−３Ａ／ｃｍ２、７×１０−１Ａ／ｃｍ２であった。【００９２】
実施例１６〜１９
表５に示す基板上にフォトマスクを用いて素子を作製した。実施例２と各層の成膜条件は同一である。図９に、得られた素子（積層体）１５の構造を示す。
まず、基板８の一面に、接触抵抗低減層２０としてＴｉを、還元抑制層３０としてＰｄを、それぞれ１５ｎｍ及び２０ｎｍスパッタリングした。次に、フォトマスクを用い、Ｔｉ／Ｐｄの積層膜をパターニングした。フォトレジストには、ＡＺ１５００（ＡＺエレクトロニックマテリアルズ社製）を用い、フォトマスクを介し露光後、テトラメチルアンモニウムヒドロキサイド（ＴＭＡＨ）にて現像を行い、ＡＵＲＵＭ−３０２（関東化学製）でＰｄを第一のパターニングし、Ｔｉが露出したところで、ＫＳＭＦ−２００（関東化学製）でＴｉを第二のパターニングをして、下層電極を形成した。【００９３】
続いて、イメージリバーサルレジストＡＺ５２１４（ＡＺエレクトロニックマテリアルズ社製）及びフォトマスクを用い、ショットキー電極層４０としてＰｄＯを、金属酸化物半導体層５０としてＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３ａｔ％）をリフトオフプロセスにてパターニングした。具体的には、ＡＺ５２１４を、フォトマスクを介して露光し、反転ベーク工程後に全面露光し、水酸化テトラメチルアンモニウム（ＴＭＡＨ）にて現像した。パターニングされたレジスト付き基板に対し、酸化パラジウム２０ｎｍを成膜した後、ＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３ａｔ％）２００ｎｍを成膜した。その後、アセトン中でリフトオフすることにより、ショットキー電極層４０として酸化パラジウムを、金属酸化物半導体層５０としてＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３ａｔ％）をパターニングした。【００９４】
次に層間絶縁膜７０を熱硬化非感光性ポリイミド及びフォトマスクを用いパターニングした。
具体的には、まず、熱硬化非感光性ポリイミド溶液をスピンコータで基板一面に８μｍ程度塗布し、続いてＡＺ５２１４及びフォトマスクを用いパターニングした。ＡＺ５２１４を、フォトマスクを介して露光し、反転ベーク工程後に全面露光し、水酸化テトラメチルアンモニウム（ＴＭＡＨ）にて現像した。続いて、ＴＭＡＨで熱硬化非感光性ポリイミドをエッチングし、パターングした。パターニング後、熱硬化非感光性ポリイミドを２００℃１時間、大気中で加熱し硬化した。【００９５】
続いて、イメージリバーサルレジストＡＺ５２１４及びフォトマスクを用い、オーミック電極層６０をリフトオフプロセスにてパターニングした。ＡＺ５２１４を、フォトマスクを介して露光し、反転ベーク工程後に全面露光し、水酸化テトラメチルアンモニウム（ＴＭＡＨ）にて現像した。パターニングされたレジスト付き基板に対し、オーミック電極層としてＭｏ１５０ｎｍを成膜し、その後Ａｕ層８０を５００ｎｍ成膜した。その後、アセトン中でリフトオフすることにより、オーミック電極層６０をパターニングした。【００９６】
素子の評価は、オーミック電極側にプローブを接地してグラウンドに接続し、還元抑制層上にオーミック電極とＡｕが直接積層している領域にプローブを接地し電圧を変化させて測定を行った。その他の評価は、実施例１と同様に行った。結果を表５に示す。尚、ショットキー電極層のキャリア濃度は１×１０２０ｃｍ−３であった。
実施例１６〜１８で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが５×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。実施例１９で得られた素子は、リーク電流Ｉｒが１×１０−１Ａ／ｃｍであり、実施例１６〜１８と比較して高い値を示した。【００９７】
［基板の表面ラフネスの測定］
基板の表面ラフネスは、作製した素子を断面ＴＥＭ（透過電子顕微鏡）像とＥＤＸ（エネルギー分散型X線分光法)により観察して測定した。具体的な手順を以下に示す。ＥＤＸにて表５に示す各基板の構成元素が検出されたエリアを基板と定義し、さらに断面ＴＥＭ像において基板とオーミック電極層のコントラストの違いから界面を定義した。膜厚と垂直方向に１０μｍのエリアの断面ＴＥＭ像に対し、基板界面の凹凸に対し算術平均粗さＲａを式（１）から算出して表面ラフネスとした。結果を表５に示す。【００９８】
【数１】
2017111174.tif 000003
【００９９】
［基板の結晶性の測定］
基板の結晶性は、電子顕微鏡（ＪＥＯＬ社製：ＪＥＭ−２８００）によって得られた電子線回折像により評価した。電子線の照射エリアは基板断面に対し直径１０ｎｍ以上の領域より回折像を取得した。回折像においてスポット形状が観察されたものを単結晶、リング形状に観察されたものを多結晶と判断した。結果を表５に示す。【０１００】
実施例２０〜２３
表６に示す絶縁性基板を用いた他は実施例１６と同様にして素子を作製した。得られた素子について実施例１６と同様に評価した。結果を表６に示す。尚、ショットキー電極層のキャリア濃度は１×１０２０ｃｍ−３であった。
実施例２０〜２３で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが３×１０−７Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【０１０１】
実施例２４〜２８
金属酸化物半導体層を表７に示す金属組成及び成膜時導入ガスの比率で成膜した他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表７に示す。
尚、得られた素子は図６に示す構造である。
実施例２４〜２８で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−６Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。【０１０２】
実施例２９〜３３
金属酸化物半導体層を表８に示す金属組成及び成膜時導入ガスの比率で成膜した他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表８に示す。
実施例２９〜３１で得られた素子について、水素原子濃度を評価した結果、それぞれ８×１０２０ｃｍ−３、５×１０２１ｃｍ−３、及び５×１０２０ｃｍであった。実施例２９〜３１で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であり、かつリーク電流Ｉｒが２×１０−８Ａ／ｃｍ２以下であり、良好なダイオード特性を示した。
実施例３２、３３で得られた素子について、水素原子濃度を評価した結果、それぞれ４×１０１５ｃｍ−３、８×１０１６ｃｍ−３であった。実施例３２、３３で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であったが、リーク電流Ｉｒが、それぞれ９×１０−１Ａ／ｃｍ２、１×１０−２Ａ／ｃｍ２であった。【０１０３】
実施例３４〜３５
接触抵抗低減層、又は、オーミック電極層を表９に示す材料にした他は実施例２と同様にして素子を作製した。得られた素子について実施例１と同様に評価した。結果を表９に示す。
実施例３４、３５で得られた素子は、オン抵抗Ｒｏｎが１ｍΩｃｍ２未満であったが、リーク電流Ｉｒが、それぞれ１×１０−１Ａ／ｃｍ２、３×１０−８Ａ／ｃｍ２であり、良好なダイオード特性を示した。【０１０４】
【表１】
2017111174.tif 000004
【０１０５】
【表２】
2017111174.tif 000005
【０１０６】
【表３】
2017111174.tif 000006
【０１０７】
【表４】
2017111174.tif 000007
【０１０８】
【表５】
2017111174.tif 000008
【０１０９】
【表６】
2017111174.tif 000009
【０１１０】
【表７】
2017111174.tif 000010
【０１１１】
【表８】
2017111174.tif 000011
【０１１２】
【表９】
2017111174.tif 000012
【０１１３】
表１〜９から、本発明の積層体を用いた半導体素子は、順方向のオン抵抗が極めて小さいことが分かる。また、逆方向のリーク電流も十分に少ないことが分かる。
【産業上の利用可能性】
【０１１４】
本発明の積層体は、パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子等の半導体素子に用いることができ、この素子を用いた電子回路は、電気機器、電子機器、電動車両等に用いることができる。【０１１５】
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
【図１】
2017111174.tif 000013
【図２】
2017111174.tif 000014
【図３】
2017111174.tif 000015
【図４】
2017111174.tif 000016
【図５】
2017111174.tif 000017
【図６】
2017111174.tif 000018
【図７】
2017111174.tif 000019
【図８】
2017111174.tif 000020
【図９】
2017111174.tif 000021
【国際調査報告】
2017111174.tif 000022
2017111174.tif 000023
2017111174.tif 000024
2017111174.tif 000025