(57)【要約】  光子計測と電流計測の両方を、実用的な計測性能および回路面積で実現可能な構成を提供するために、一つの検出画素を構成する複数の検出素子には、1対1に光子計測回路が接続され、検出素子が出力する電流パルス信号をカウントし、電流計測部は、検出画素毎に配置された積分器、加算器およびサンプルホールド回路と、複数の前記検出画素に対して一つ配置された、アナログ信号をデジタル信号に変換する変換器とを含み、積分器、加算器は、一つの検出画素を構成する複数の検出素子がそれぞれ出力する電流パルス信号を積分し加算し、サンプルホールド回路は、加算器の出力を積分し、変換器は、複数の検出画素のうちいずれかの積分回路のアナログ出力を選択的にデジタル信号に変換する。
2017033675.tif 000002
【特許請求の範囲】
【請求項１】
放射線の光子を受けて電流パルス信号を発生する複数の検出素子と、前記検出素子に接続された光子計測部および電流計測部とを有し、
前記検出素子は、所定の配列で配置され、所定数ごとに一つの検出画素を構成し、
前記光子計測部は、前記検出素子に1対1に接続され、前記検出素子が出力する電流パルス信号をカウントする複数の光子計測回路を含み、
前記電流計測部は、前記検出画素毎に配置された積分器、加算器およびサンプルホールド回路と、複数の前記検出画素に対して一つ配置された、アナログ信号をデジタル信号に変換する変換器とを含み、前記積分器と加算器は、一つの前記検出画素を構成する複数の前記検出素子がそれぞれ出力する電流パルス信号を積分して加算し、前記サンプルホールド回路は、前記加算器の出力を所定のタイミングで保持し、前記変換器は、複数の前記検出画素のうちいずれかの前記サンプルホールド回路のアナログ出力を選択的にデジタル信号に変換することを特徴とする放射線検出装置。
【請求項２】
請求項1に記載の放射線検出装置であって、前記複数の検出素子は、検出素子基板に前記所定の配列により配列されて搭載され、前記光子計測部および電流計測部は、前記検出素子基板に重なるように配置された回路基板に搭載され、
前記光子計測部および前記電流計測部の回路面積の合計は、前記配列された前記複数の検出素子の面積と同等以下であることを特徴とする放射線検出装置。
【請求項３】
請求項1に記載の放射線検出装置であって、前記光子計測部は、前記検出画素毎に配置されたカウント加算器をさらに有し、前記カウント加算器は、一つの前記検出画素の前記検出素子ごとに接続された複数の前記光子計測回路の出力するカウント結果を加算することを特徴とする放射線検出装置。
【請求項４】
請求項3に記載の放射線検出装置であって、前記光子計測部は、複数の前記検出画素に対して一つ配置された出力選択器をさらに有し、前記出力選択器は、複数の前記検出画素ごとに配置された前記カウント加算器の出力を選択的に出力することを特徴とする放射線検出装置。
【請求項５】
請求項1に記載の放射線検出装置であって、前記検出素子と前記光子計測回路とを接続する配線の長さは、前記検出素子から前記積分器、前記加算器を介して前記サンプルホールド回路に至る配線の長さよりも短いことを特徴とする放射線検出装置。
【請求項６】
請求項5に記載の放射線検出装置であって、前記光子計測回路の動作の時定数は、前記サンプルホールド回路の動作の時定数よりも短いことを特徴とする放射線検出装置。
【請求項７】
請求項1に記載の放射線検出装置であって、前記検出素子が前記電流パルス信号を出力する配線は、2つに分岐されて、一方は前記光子計測回路に、他方は前記積分器に接続されていることを特徴とする放射線検出装置。
【請求項８】
請求項1に記載の放射線検出装置であって、前記電流計測部の前記積分器には、対応する前記検出画素の前記検出素子が出力する電流パルス信号の他に、隣接する前記検出画素の前記検出素子が出力する電流パルス信号も入力され、2つの前記検出画素の前記電流パルス信号を加算することを特徴とする放射線検出装置。
【請求項９】
請求項8に記載の放射線検出装置であって、前記電流計測部は、前記検出画素の前記検出素子の出力する電流パルス信号を、その検出画素に対応する前記電流計測部の前記積分器に入力させるか、その検出画素に隣接する検出画素の対応する前記電流計測部の前記積分器に入力させるかを選択するスイッチを備えることを特徴とする放射線検出装置。
【請求項１０】
請求項8に記載の放射線検出装置であって、対応する前記検出画素の前記検出素子が出力する電流パルス信号が前記隣接する検出画素の前記積分器に入力され、対応する前記検出画素の前記検出素子から電流パルス信号が入力しない前記積分器、前記加算器、前記サンプルホールド回路を停止させる制御部をさらに有することを特徴とする放射線検出装置。
【請求項１１】
請求項1に記載の放射線検出装置であって、複数の前記光子計測回路の一部には、対応する前記検出素子が出力する電流パルス信号の他に、同一の前記検出画素内の他の前記検出画素子が出力する電流パルス信号も入力され、2つの前記検出素子の前記電流パルス信号の両方をカウントすることを特徴とする放射線検出装置。
【請求項１２】
請求項11に記載の放射線検出装置であって、前記光子計測部は、前記検出素子の出力する電流パルス信号を、その検出素子に対応する前記光子計測回路に入力させるか、その検出画素とは異なる検出素子に対応する前記光子計測回路に入力させるかを選択するスイッチを備えることを特徴とする放射線検出装置。
【請求項１３】
請求項11に記載の放射線検出装置であって、対応する前記検出素子が出力する電流パルス信号が他の前記検出素子に対応する前記光子計測回路に入力され、対応する前記検出素子から電流パルス信号が入力しない前記光子計測回路を停止させる制御部をさらに有することを特徴とする放射線検出装置。
【請求項１４】
請求項2に記載の放射線検出装置であって、前記回路基板は、複数の前記光子計測回路を配置する領域と、前記積分器、前記加算器、前記サンプルホールド回路および前記変換器を配置する領域とに分けられ、前記光子計測回路を配置する領域には、前記光子計測回路が配列して配置されていることを特徴とする放射線検出装置。
【請求項１５】
請求項14に記載の放射線検出装置であって、前記積分器、前記加算器、前記サンプルホールド回路および前記変換器を配置する領域は、長手方向が直交する2つの帯状領域を含み、一方に、前記積分器、前記加算器および前記サンプルホールド回路が、他方に前記変換器が配置されることを特徴とする放射線検出装置。
【請求項１６】
請求項15に記載の放射線検出装置であって、前記2つの帯状領域は、前記回路基板の中央に配置され、前記光子計測回路を配置する領域は、前記2つの帯状領域によって4つの領域に分けられていることを特徴とする放射線検出装置。
【請求項１７】
請求項15に記載の放射線検出装置であって、前記2つの帯状領域は、前記回路基板の直交する2辺に沿って配置されていることを特徴とする放射線検出装置。
【請求項１８】
請求項2に記載の放射線検出装置であって、前記回路基板は、積層された2枚の基板を有し、
前記光子計測回路、前記積分器、前記加算器、前記サンプルホールド回路および前記変換器のうち、前記光子計測回路は、前記2枚の基板のうち、前記検出素子基板に近い側の基板に搭載されることを特徴とする放射線検出装置。
【請求項１９】
放射線を出射する放射線発生装置と、被検体を通過した放射線を検出する放射線検出装置と、前記放射線検出装置が検出したデータを用いて画像を再構成する再構成部とを有し、
前記放射線検出装置として、請求項1に記載の放射線検出装置を備え、
前記再構成部は、前記光子計測部の計測結果を用いて光子計測画像を生成する再構成部と、前記電流計測部の計測結果を用いて電流計測画像を生成する再構成部とを含むことを特徴とする医用画像撮像装置。
【請求項２０】
請求項19に記載の医用画像撮像装置であって、前記光子計測画像と前記電流計測画像とを同時に表示装置に表示させる表示制御部を備えることを特徴とする医用画像撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体セルで構成された放射線検出器において、光子計測データと電流計測データを同時に取得する放射線検出装置および医用画像撮像装置に関する。
【背景技術】
【０００２】
近年、フォトンカウンティング方式を採用する検出器(光子計数型検出器)を搭載したフォトンカウンティングCT(Computed Tomography)装置の開発が進められている。光子計数型検出器は、従来のCT装置で採用されている電荷積分型の検出器と異なり、検出素子に入射したX線光子を個々に計数可能である。このことにより、入射したX線光子ごとのエネルギーを計測でき、従来のCT装置に比べてより多くの情報を得られる特長がある。【０００３】
光子計数型検出器の検出素子では、テルル化カドミウム亜鉛(CZT)やテルル化カドミウム(CdTe)等の半導体層を備え、X線光子が入射するたびにそれに対応したパルス信号を出力する。【０００４】
しかし、検出素子によるパルス信号の発生、及び、検出素子のパルス信号を計測する計測回路の応答は、時間を要し、X線入射レートが高い場合には、先に入射したX線光子によるパルス信号が減衰する前に次のX線光子が入射してしまい、パルス信号が積み重なってしまうことが知られている。この現象はパイルアップと呼ばれ、光子計数型検出器においてX線光子の個数及びエネルギーが正しく計測できない原因となる。この問題に対しては、1画素に対応する領域に複数の検出素子を配置し、X線を平面的に分割してそれぞれ検出することで、一つの検出素子に入射するX線光子の量を調節し、パイルアップの発生を抑制する構成とした光子計数型検出器が知られている。【０００５】
また、従来のCT装置では電荷積分型検出器が採用されているが、この電荷積分型検出器によって取得された計測データ(電流データ)から画像を生成し、画像を用いて診断する手法は十分に成熟している。このため、フォトンカウンティングCT装置においても、X線光子を計数した出力の他に、電流データを同時に取得できるようにすることが望まれている。これを達成するために、特許文献1には、CdTeを用いた検出素子に、光子計測回路と電流計測回路とを接続した回路構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開2000-131440号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実際の装置において、X線光子の計測と、積分した電流の計測とを同時に行う場合、両方の計測において実用的な計測性能を達成しつつ、計測回路の面積を検出素子群の面積と同程度に収めることが望ましい。計測回路の面積を検出素子群の面積と同程度に収めることにより、検出素子群が搭載された基板と、計測回路の基板(LSI)とを重ねて配置することができるため、装置の大型化を防ぐことができるとともに、製造コストを抑制することができる。【０００８】
例えばCTシステムとしての実用に耐え得る目標性能として、画素サイズが1mm2である場合、計測回路の全体面積は1mm2/画素以下、光子計測性能は450M個/mm2/秒以上、電流計測性能は計測精度20bitで計測速度3kサンプル/秒以上であることが望ましい。しかしながら、これら諸性能を同時に達成することは、従来の技術では困難である。これについて以下で説明する。【０００９】
まず前提条件として、現状の最適化された設計の光子計測回路は、回路面積が0.09mm2/画素、計数性能は50M個/mm2/秒程度である。一方、電流計測回路は、回路面積が6mm2、計測精度20bit、計測速度200kサンプル/秒程度である。電流計測回路は、高い計測精度が要求され、面積も大きいため、従来、複数の画素に対して1つ備えられ、複数の画素によって時分割共有されるのが一般的である。例えば、電流計測回路を64画素分で時分割共有したとすると、1画素あたりの面積は0.094mm2、計測速度は3.1kサンプル/秒となる(仮定条件)。【００１０】
この仮定条件に沿って、特許文献1に開示されているように、一つの画素(半導体セル1a等)に対して一つの光子計測回路(高速波形整形回路5a、フリップフロップ7a、エンコーダ8等)を配置するとともに、64画素で電流計測回路(マルチプレクサ72、A/D変換器73)を共有するように配置したとすると、1mm2の画素に対する光子計測回路と電流計測回路の回路面積の合計は、0.18mm2/画素、光子計測性能が50M個/mm2/秒、電流計測性能が精度20bit、計測速度が3.1kサンプル/秒となる。このため、目標とする光子計測性能450M個/mm2/秒が達成できない。よって、回路面積、光子計測性能および電流計測性能が、同時に目標性能を満たす構成は、従来の技術では困難である。【００１１】
本発明の目的は、光子計測と電流計測の両方を、実用的な計測性能および回路面積で実現可能な構成を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の放射線検出装置は、放射線の光子を受けて電流パルス信号を発生する複数の検出素子と、検出素子に接続された光子計測部および電流計測部とを有する。検出素子は、所定の配列で配置され、所定数ごとに一つの検出画素を構成する。光子計測部は、検出素子に1対1で接続され、検出素子が出力する電流パルス信号をカウントする複数の光子計測回路を含む。【００１３】
電流計測部は、検出画素毎に配置された積分器、加算器およびサンプルホールド回路と、複数の前記検出画素に対して一つ配置された、アナログ信号をデジタル信号に変換する変換器とを含む。積分器および加算器は、一つの検出画素を構成する複数の検出素子がそれぞれ出力する電流パルス信号を積分し加算する。サンプルホールド回路は、積分器および加算器の積分及び加算後出力を所定のタイミングで保持し、変換器は、複数の検出画素のうちいずれかのサンプルホールド回路のアナログ出力を選択的にデジタル信号に変換する。
【発明の効果】
【００１４】
本発明によれば、光子計測と電流計測の両方を、実用的な計測性能および回路面積で実現可能である。
【図面の簡単な説明】
【００１５】
【図１】(a)第1の実施形態の検出画素内の検出素子の配置を示す説明図、(b)検出画素の配列を示す説明図。
【図２】(a)第1の実施形態の検出素子基板内の検出画素の配列を示す検出素子と画素と処理単位の関係を示す説明図、(b)複数の検出素子基板を配列した状態を示す説明図。
【図３】(a)第1の実施形態の放射線検出装置の回路構成を示すブロック図、(b)チャージアンプの構成例を示す回路図、(c)積分器の構成例を示す回路図、(d)加算器の構成例を示す回路図。
【図４】(a)第1の実施形態の回路基板内のレイアウトを示す説明図、(b)積層された検出素子基板と回路基板の断面図。
【図５】第1の実施形態で光子計測回路の回路構成の例を示すブロック図。
【図６】(a)光子計測性能と画素サイズとの関係を示すグラフ、(b)回路面積と画素サイズとの関係を示すグラフ、(c)電流計測速度と画素サイズとの関係を示すグラフ。
【図７】第1の実施形態の回路基板内のレイアウトの他の例を示す説明図。
【図８】(a)第1の実施形態の回路基板内のレイアウトの他の例を示す説明図、(b)回路基板を配列した状態を示す説明図。
【図９】(a)第1の実施形態の回路基板内のレイアウトの他の例を示す説明図、(b)回路基板を配列した状態を示す説明図。
【図１０】第2の実施形態の放射線検出装置の回路構成を示すブロック図。
【図１１】第3の実施形態の放射線検出装置の回路構成を示すブロック図。
【図１２】第4の実施形態の検出素子基板の検出素子の配列を示す説明図。
【図１３】第5の実施形態の積層された検出素子基板と回路基板の断面図。
【図１４】第6の実施形態の画面例を示す説明図。
【図１５】第7の実施形態の医用画像撮像装置(CTシステム)のブロック図。
【発明を実施するための形態】
【００１６】
本発明の実施形態について説明する。
【００１７】
＜＜第1の実施形態＞＞
第1の実施形態の放射線検出装置について図面を用いて説明する。
【００１８】
本実施形態の放射線検出装置は、一つの検出画素を複数のサブ画素(検出素子)に分割し、検出素子毎に光子計測回路を配置することにより、光子計測性能を向上させる。また、一つの検出画素の複数の検出素子の出力を加算する積分器及び加算器を検出画素毎に配置する。そして、複数の検出画素に対して一つのA/D変換器を配置し、複数の検出画素の加算器の出力を選択的にデジタル信号に変換することにより、電流計測を行う。このように検出画素毎に複数の検出素子の出力を束ねる加算器を配置することにより、従来と同様に複数の画素に一つのA/D変換器を配置すればよく、検出画素をサブ画素(検出素子)に分割した構成でありながら、回路面積の増大を抑制できる。以下、図面を用いて説明する。
【００１９】
本実施形態では、図1のように、放射線の光子を受けて電流パルス信号を発生する検出画素0101が、n個(例えばn＝9)のサブ画素(検出素子(D)0101a〜0101i)に分割されている。すなわち、図1および図2のように、複数の検出素子(D)は、所定の配列で配置され、所定数nごとに一つの検出画素0101等を構成する。放射線検出装置は、検出素子(D)0101a〜0101i等に接続された光子計測部および電流計測部を有する。
【００２０】
光子計測部は図3(a)のように、検出素子(D)0101a〜0101i等に1対1に接続された光子計測回路(P)301a〜301i、および、検出素子(D)0101a等と光子計測回路(P)301a等との間にそれぞれ配置されたチャージアンプ(A)313a〜313iを含む。検出素子(D)0101a〜0101iはそれぞれ、放射線の光子を受けて電流パルス信号を出力する。チャージアンプ(A)313a〜313iは、検出素子(D)0101a〜0101iがそれぞれ出力する電流パルス信号を電圧パルスへ変換する。
【００２１】
光子計測回路(P)301a〜301iはそれぞれ、チャージアンプ(A)313a〜313iが出力する電圧パルスをカウントする。これにより、一つの画素をサブ画素(検出素子(D)0101a〜0101i)に分割して、サブ画素(検出素子(D))がそれぞれ放射線の光子を受けて出力した電流パルスの数を電圧パルスに変換した後、カウントすることができるため、検出素子(D)でX線光子が時間的に近接して検出されるパイルアップを防止でき、一つの検出画素0101についての光子の計測速度を一つの光子計測回路(P)301aの計測速度のn倍にすることができる。これにより、所望の計測速度で、光子計測を行うことができる。なお、チャージアンプ(A)313a〜313iとしては、例えば図3(b)の回路を用いることができる。
【００２２】
一方、電流計測部は、検出画素0101等毎に配置された積分器および加算器(以下、積分器＋加算器と表す)302aおよびサンプルホールド回路(S/H回路)304aを備える。積分器＋加算器302aは、チャージアンプ(A)313a〜313iと同数の積分器と、これらの積分器の出力を加算する加算器とを備えている。積分器としては、例えば図3(c)に示した回路を、加算器としては、例えば図3(d)に示した回路を用いることができる。チャージアンプ(A)313a〜313iの出力配線は、2つに分岐されて、一方(W301a等)は上記光子計測回路(P)301a等に、他方(W302a等)は積分器＋加算器302aに接続されている。
【００２３】
積分器＋加算器302aは、チャージアンプ313a〜313iがそれぞれ出力する電圧パルス信号W301a〜W301iを積分し更に加算する。これにより、一つの検出画素0101に対応するn個の検出素子(D)0101a〜0101iが出力した電流パルス信号を合算した電流値を得ることができる。S/H回路304aは、積分器＋加算器302aの出力を所定のタイミングで保持する。
【００２４】
電流計測部はさらに、複数の検出画素0101、0102、0103等に対して一つ配置され、アナログ信号をデジタル信号に変換する変換器(A/D変換器)310を含む。
【００２５】
A/D変換器310は、k個(例えば、k＝64画素)の検出画素0101〜0103等のうちいずれかのS/H回路304a〜304c等のアナログ出力を選択的にデジタル信号に変換する。これにより、電流計測部は、画素毎の電流計測を行うことができる。
【００２６】
本実施形態では、検出画素0101等毎に積分器＋加算器302a等を配置して、検出素子(D)の出力する電流パルス信号を、加算して束ねるため、A/D変換器310を、サブ画素(検出素子(D))に直接接続する必要がなく、k個の検出画素0101等に対して一つ配置すればよい。よって、一つの画素をn個のサブ画素(検出素子(D))に分割した構成でありながら、電流計測部の中で最も回路面積の大きいA/D変換器310の数を増加させることなく、電流計測を行うことができる。よって、1画素に対応する電流計測部の回路面積を抑制することができる。
【００２７】
なお、光子計測部は、検出画素0101等毎に配置されたカウント加算器303aをさらに備える構成にすることができる。カウント加算器303aは、一つの検出画素0101を構成する検出素子(D)0101a〜0101iごとに接続された複数の光子計測回路(P)301a〜301iの出力するカウント結果を加算する。これにより、一つの検出画素0101についての光子のカウント値を、所望の計測速度で得ることができる。
【００２８】
複数の検出素子(D)は、図2に示すように、検出素子基板20101に所定の配列により配列されて搭載されていることが望ましい。一方、光子計測部および電流計測部は、図4(a)に示すようにLSIである回路基板50101に搭載されていることが望ましい。本実施形態の光子計測部および電流計測部の回路構成を採用することにより、光子計測部および電流計測部の回路面積の合計は、図2(a)のように配列された検出素子(D)の面積と同等以下にすることができるため、回路基板50101の面積を検出素子基板20101の面積の同等以下にすることができ、図4(b)のように両基板を重ねて配置することができる。これにより、従来の光子計測または電流計測を行う放射線検出装置の大きさを増大させることなく、光子計測および電流計測の両方を行う放射線検出装置を提供することができる。
【００２９】
また、図4(b)のように、同等の基板サイズの回路基板50101と検出素子基板20101とを重ねて配置することにより、検出素子と光子計測回路とを接続する配線の長さを基板の厚さにほぼ相当する長さまで低減することができる。これにより、動作の時定数が短く、高速な計測速度が要求される光子計測部の動作を維持しながら、光子計測および電流計測の両方を行う回路を実現できる。また、光子計測部の回路の配線長を優先しながら、電流検出部を配置した場合でも、同一の回路基板50101上に電流検出部を配置することができるため、検出素子(D)から積分器＋加算器302a等を介してS/H回路304aに至る配線の長さを、目標とする計測速度を実現するために必要な短さにすることができる。よって、電流検出部に必要とされる計測速度を維持できる。すなわち、光子計測回路の動作の時定数を、電流計測部のS/H回路304aの動作の時定数よりも短くすることができる。
【００３０】
光子計測部には、複数の検出画素0101等に対して一つ配置された出力選択器(デジタルマルチプレクサ)308をさらに有する構成にすることもできる。デジタルマルチプレクサ308は、複数の検出画素(D)0101等ごとに配置されたカウント加算器303a等の出力を選択的に出力する。これにより、後述する画像再構成の演算装置に対していずれかの検出画素のカウント結果を選択的に順次受け渡して光子計測画像の再構成を行わせることができる。
【００３１】
同様に、電流計測部のA/D変換器310と、複数の検出画素0101等のS/H回路304a等との間にアナログマルチプレクサ309を配置することも可能である。これにより、A/D変換器310に、いずれかの検出画素0101等の電流積分値を選択的に順次受け渡してA/D変換器変換させ、変換結果を後述する画像再構成の演算装置に受け渡して、電流計測画像の再構成を行わせることができる。
【００３２】
上述してきたように、本実施形態では、検出画素について光子計測データと電流計測データを取得する際に、計数する単位を光子計測部および電流計測部のそれぞれ動作時定数に応じて設定している。すなわち、動作時定数の小さい光子計測回路に対しては、画素の計数単位を小さくために、サブ画素(検出素子(D))の単位で計測させ、動作時定数の大きい電流計測部については、計数単位を大きく(例えば、n＝9個)設定する。このとき、電流計測部については、画素単位で出力を束ねる加算器＋積分器302a等を配置することで、計数単位を大きく(例えば、n＝9個)設定することを可能にしている。このように画素の計数単位を設定することで、実用的な光子計測性能と電流計測性能を低コストで達成できる。以下、さらに具体的に説明する。
【００３３】
図1〜図4等を用いて、第1の実施形態の放射線検出装置の構成をさらに具体的に説明する。この放射線検出装置は、放射線光子を受けて電荷を発生し、電流パルス信号を出力する検出素子の出力から、パルス数の計数と波高値の計測を行って、カウント結果(カウント値)を画素毎のデジタル信号として出力可能であるとともに、検出素子の電流パルス信号を積分後、デジタル信号に変換した電流データを画素毎に出力可能なAD変換システムである。以下の説明では、放射線がX線である場合について説明するが、本実施形態の放射線は、X線に限られるものではなく、ガンマ線や陽子線等の他の放射線であってもよい。
【００３４】
一つの検出画素0101は、n個(ここではn＝9)の検出素子(D)0101a〜0101iによって構成される。他の検出画素0102、0103、0201、0202、0203、…も検出画素0101と同様にn個の検出素子(D)から構成される。さらに、複数の検出画素0101、0102…0108、0201、02020…0208、0801、0802…0808をk個(k＝8×8＝64)配列した構成が、本実施形態におけるAD変換処理単位(検出素子基板)20101である(図2(a)参照)。他の検出素子基板20102、20201、20202も同様である。図2(b)のように、複数の検出素子基板を配列してアレイを構成することも可能である。なお、ここでは、1画素がn(＝9)個の検出素子で構成され、AD変換処理単位がk(＝64)画素で構成される例を示したが、検出素子やLSIの製造、作成の観点から最適な個数比を適宜選択して良い。また、複数の検出素子基板20101等を一体構成にすることも可能である。
【００３５】
ここで、検出素子(D)0101a等は、テルル化カドミウム亜鉛(CZT)やテルル化カドミウム(CdTe)等の半導体層を、一対の電極で挟んだ構成であり、X線光子が半導体層に入射すると、半導体層に電荷が生じ、検出素子(D)は、光子数に対応した数の電流パルス信号を出力する。また、電流量は光子が半導体層に付与したエネルギーに凡そ比例する。
【００３６】
次に、図4(a)を用いて、AD変換処理単位(検出素子基板)に対して信号処理を行う回路基板50101の回路構成を説明する。1検出画素0101等のn個の検出素子(D)0101a〜0101iの出力に対して信号処理を行うブロック305aは、チャージアンプ回路(A)313a〜313i、光子計測回路(P)301a〜301i、カウント加算器303a、積分器＋加算器302a、サンプルホールド回路(S/H)304aを有している。検出画素0102等の他の画素に対応しているブロック305b等も同様の構成である。k(＝64)個のブロック305a等に対して、一つのデジタルマルチプレクサ308、アナログマルチプレクサ309およびA/D変換器310が配置されている。
【００３７】
検出素子(D)0101a〜0101iには、光子計測回路(P)301a〜301iが配線W301a〜W301iによって、1対1で接続されている。検出素子(D)0101aと光子計測回路(P)301aとの間には、電荷電圧変換のためのチャージアンプ回路(A)313a〜313iが挿入されている。また、チャージアンプ回路(A)と光子計数回路(P)との間には波形整形のためのハイパスフィルタを構成する容量(不図示)を配置することが好ましい。
【００３８】
同時に、検出素子(D)0101a〜0101iおよびチャージアンプ回路(A)313a〜313iには、積分器＋加算器302aが配線W302a〜W302iによってn対1で接続されている。すなわち、チャージアンプ回路(A)313a〜313iの出力配線は、配線W301a〜W301iと配線W302a〜W302iに分岐して、それぞれ光子計測回路光子計測回路(P)301a〜301iと積分器＋加算器302aに接続されている。上記ハイパスフィルタを構成する容量は、分岐位置よりも光子計測回路(P)寄りに配置されている。
【００３９】
光子計測回路(P)301a〜301iは、チャージアンプ回路(A)313a〜313iの出力する電圧パルス信号の数をそれぞれ計数し、計数結果をデジタル信号として出力する。計数結果は、配線W303a〜W303iによって、画素毎に一つ配置されたカウント加算器303aに入力され、合算される。これにより、n個の検出素子(D)によって分割して検出された一つの画素に入力した光子の数の合計が、カウント加算器303aによって算出される。
【００４０】
一方、積分器＋加算器302aは、チャージアンプ回路(A)313a〜313iの出力した電圧パルス信号をアナログ信号のまま加算し、配線W304aによりサンプルホールド回路304aへ出力する。サンプルホールド回路304aは、積分器＋加算器302aの出力をサンプルホールドすることにより保持する。ここで、チャージアンプ、積分器、加算器の例を図3(b)〜(d)に示しているが、他の回路構成に適宜変更しても良い。
【００４１】
k(＝64)個のブロック305a、305b、305c等のそれぞれに配置されたカウント加算器303a、303b、303c等のデジタル信号の出力306a、306b、306c等は、一つのデジタルマルチプレクサ308に入力され、選択的に出力され、後述の光子計測画像用の再構成処理部に受け渡される。
【００４２】
一方、k(＝64)個のブロック305a、305b、305c等のそれぞれに配置されたサンプルホールド回路304a，304b，304c等の出力307a、307b、307c等は、一つのアナログマルチプレクサ309へ入力され、選択的に出力される。
【００４３】
アナログマルチプレクサ309の出力は、配線W310により、A/D変換器310へ入力され、デジタル信号に変換されて、後述の電流計測画像用の再構成処理部へ受け渡される。
【００４４】
光子計測回路(P)301a等の構成としては、具体的には、図5に示すような回路を用いることができる。すなわち、光子計測回路(P)は、ハイパスフィルタ回路1301と、複数の電圧比較回路1302〜1305とを含み、検出素子0101a等の出力する電圧パルス信号を、ハイパスフィルタ回路1301で成形後に、電圧比較回路1302〜1305によって複数の電圧レベルと比較することにより、パルス数と波高値を計測する。なお、図5は4種類の電圧と比較を行う回路構成であるが、比較を行う電圧の種類は適宜変更して良い。また、パルスの形状によってはハイパスフィルタ回路1301を省いても良い。
【００４５】
つぎに、図3(a)の回路の動作について説明する。検出素子(D)0101a等は、X線光子の照射量に応じて電荷を発生し、発生した電荷は電流パルス信号となって出力される。チャージアンプ回路(A)313a等は各検出素子0101a等の電流パルス信号を受け取って電圧パルス信号へと変換する。光子計測回路(P)301a等は、電圧パルス信号を受け取って、パルスの個数と波高値を計測し、デジタル信号のカウント値として出力する。光子計測回路(P)301a等のカウント結果(カウント値)は、カウント加算器303aで加算される。このカウント加算器303aは、加算結果の出力306aが検出画素0101における光子計測結果となる。
【００４６】
一方、チャージアンプ回路(A)313a等は、積分器＋加算器302aにも接続されており、電圧パルス信号は、積分器＋加算器302aで積分された後に加算される。積分器＋加算器302aの出力は、例えばCTシステムから別途分配されるトリガ信号(図示しない)に同期して、サンプルホールド回路304aで保持される。
【００４７】
他のブロック305b等においてもブロック305aと同様の処理が行われ、画素単位での光子計測結果のデジタル出力306a、306b、306c等と、電圧加算結果のアナログ出力307a、307b、307c等が得られる。画素ごとの光子計測結果の出力306a、306b、306c等は、デジタルマルチプレクサ308を制御することで画素毎に信号311として適宜出力され、例えばCTシステムへ光子計測画像の再構成演算処理部へ受け渡される。また、電圧加算結果のアナログ出力307a、307b、307cは、アナログマルチプレクサ309で選択的にA/D変換器310へ入力され、デジタル信号に変換され、画素毎に信号312として適宜出力され、例えばCTシステムの電流計測画像の再構成演算処理部へ受け渡される。
【００４８】
このように本実施形態では、動作時定数の小さい光子計測回路には、画素よりも小さいサブ画素単位で計数を行い、動作時定数の大きい電流計測回路(A/D変換器309)は、画素単位で計測を行う。これにより、以下で計算されるように実用的な光子計測性能と電流計測性能を低コストで達成することができる。
【００４９】
まず、光子計測回路301a〜301iは、1画素(1mm2)に対してn(＝9)個配置されている。一つの光子計測回路301aは、現状の最適化された設計で、光子計測性能が50M個/mm2/秒で回路面積は0.09mm2であると仮定する。一つの画素あたり、9個の光子計測回路301a等が配置されているとすると、光子計測回路301a〜301iの全体では、光子計測性能が50M×9＝450M個/mm2/秒であり、その面積は0.09mm2×9＝0.81mm2/画素となる。
【００５０】
一方、電流計測回路は、その大部分の面積を占めるのがA/D変換器310であり、回路面積が6mm2、計測精度20bit、計測速度200kサンプル/秒程度であると仮定する。A/D変換器310は、k(＝64)画素(64mm2)に対して1個備えられているため、計測精度20bit、計測速度200k/64＝3.1kサンプル/秒、その面積は6mm2/64＝0.09mm2/画素となる。よって、光子計測回路と電流計測回路の合計面積は、約0.9mm2/画素となり、回路面積は、画素サイズと同等以下に小さくできている。また、CTシステムとしての実用に耐え得る目標性能である光子計測性能450M個/mm2/秒以上、電流計測性能は計測精度20bitで速度3kサンプル/秒以上を達成できている。
【００５１】
図6(a)〜(c)は、光子計測性能、回路面積および電流計測速度のそれぞれと、検出素子サイズとの関係を下記式(1)〜(3)により見積もったグラフである。計算に用いた回路性能や面積は、上述の仮定条件の通りであり、光子計測回路の回路面積は0.09mm2/個、計数性能は50M光子/mm2/秒/個である。一方、電流計測回路の回路面積は6mm2、精度20bit、計測速度200kサンプル/秒とする。
【００５２】
光子計測性能FPは、画素サイズをD(mm)とした場合に、下式(1)となる。
【００５３】
FP＝1/D2×50  (M個/mm2/秒)    ・・・(1)
また、1画素あたりの回路面積Sは、光子計測回路面積が0.09mm2/個、電流計測回路面積は6mm2であるが、電流計測回路は64画素で共用されるため、1画素あたりは0.094mm/画素となるので、下式(2)で表される。
【００５４】
S＝1/D2×0.09＋0.094  (mm2/画素)    ・・・(2)
また、電流計測回路の計測速度FIは、積分器＋加算器302aを備えたことにより、サブ画素である検出素子(D)単位ではなく、画素単位で行われるため、どのような検出素子サイズに対しても、下式(3)が維持される。
【００５５】
FI＝200k/64＝3.1kサンプル/秒    ・・・(3)
図6(a)〜(c)から分かる通り、検出素子(D)のサイズを0.33mm程度とし、光子計測を検出素子単位で行う一方、電流計測を画素単位で行うことにより、目標とする性能(回路面積を1mm2/画素以下、光子計測性能を450M個/mm2/秒以上、電流計測速度3kサンプル/秒以上)を達成できることが分かる。
【００５６】
一方、比較例1として、1画素を0.333mm角の9個のサブ画素に分割し、1サブ画素に対して一つの光子計測回路(P)301a等を配置するとともに、積分器＋加算器302aを配置することなく、A/D変換器310を64個の画素(64画素×9個のサブ画素)で共有するように配置したとする。この場合、光子計測回路(P)とA/D変換器310の回路面積の合計は、0.90mm2/画素、光子計測性能が450M個/mm2/秒となるが、電流計測性能は、精度20bitに維持できるが、画素が9個のサブ画素に分割されているため計測速度が0.34kサンプル/秒に低下する。このため、電流計測速度が目標性能を達成できない。
【００５７】
さらに別の比較例2として、上記比較例1において、目標性能の電流計測速度を満たすようにA/D変換器310の数を9倍に増加させた場合、回路面積の合計が1.65mm2/画素、光子計測性能が450M個/mm2/秒、電流計測性能が精度20bit、電流計測速度が3.1kサンプル/秒となるため、電流計測速度は目標性能を満たすが、今度は、回路面積の合計が目標性能を満たさなくなることがわかる。
【００５８】
上述のように、本実施形態の構成では、光子計測性能および電流計測性能の目標性能をそれぞれ達成可能であるが、実際にこれを実現するためには、配線長を所定値以下に短くする必要がある。以下、光子および電流の計測回路の動作速度と配線距離の制約について説明する。一般に回路の配線距離L(mm)、寄生配線容量Cpara(pF/mm)、および、寄生配線抵抗Rpara(Ω)を用いると、信号伝播のRC時定数τは、下式(4)で表される。
【００５９】
τ＝Cpara×Rpara×L2      ・・・(4)
そのため、光子計測回路(P)が、許容するRC時定数をτP(秒)、電流計測回路(積分器＋加算器302a、サンプルホールド回路304a、アナログマルチプレクサ309、A/D変換器310)の許容するRC時定数をτI(秒)とすると、それぞれの回路が許容する配線長LP、LIは、下式(5)、(6)でそれぞれ表される。
【００６０】
LP∝√τP      ・・・(5)
LI∝√τI      ・・・(6)
つまり、回路に許容される配線長は、回路の時定数の平方根に比例する。ここで、光子計測回路(P)のRC時定数を20nsec、電流計測回路(積分器＋加算器302a、サンプルホールド回路304a、アナログマルチプレクサ309、A/D変換器310)のRC時定数を5μsecとして、それぞれの回路が許容する配線長LP、LIを計算すると、最大配線長の比は1：16となる。
【００６１】
このRC時定数と配線距離の関係をより具体的な例で示すと次のようになる。光子計測回路(P)の計数性能を50M光子/秒とすると、1光子あたりの回路動作時間は20nsec、また、電流計測回路と計数性能を200kサンプル/秒とすると、1サンプルあたりの回路動作時間は5μsecとなる。それぞれの回路の動作時間のうち、信号伝播に割り当てられる時間を5％とすれば、光子計測回路で許容される信号伝播時間は1nsec、電流計測回路で許容される信号伝播時間は250nsecとなる。
【００６２】
ここで、回路基板内の配線の寄生成分として寄生配線容量を0.3pF/mm、寄生配線抵抗を300Ω/mmとすると、最終静定電圧との誤差が0.7％となる5τの時間は、
0.3(pF/mm)×300(Ω/mm)×(配線長)2×5
と表され、例えば、配線長が1mmのときに0.45nsec、2mmのときに1.8nsec、10mmのときに45nsec、20mmのときに180nsecとなるので、光子計測回路(P)に許容される配線長は1.5mm程度と短い一方、電流計測回路に許容される配線長は20mm超と長くなる。したがって、検出素子(D)0101a等と光子計測回路(P)301a等との配線長を1.5mm以内に抑制し、電流計測回路の各回路の動作を考慮すると、検出素子0101a等とサンプルホールド回路304a等との配線長を20mm以内、サンプルホールド回路304a等とA/D変換器310との配線長を20mm以内に抑制することができれば、光子計測回と電流計測回路の動作速度を上記目標性能以上にすることができる。
【００６３】
なお、回路の動作時定数と許容される最大配線長の関係について上記説明では具体的な数値をあげて述べたが、これらの制約、及び、具体的な数値は、回路基板(LSIチップ)の製造プロセスや駆動電流によって、ある程度の幅をもって変動し得るものであり、回路の動作を阻害しない範囲で適宜変更して良いことは言うまでもない。
【００６４】
本実施形態では、上述したように、回路面積が画素面積以下であるため、回路基板50101を検出素子基板20101と同等以下の面積にすることができ、回路基板50101と検出素子基板20101とを図4(b)のように重ねて配置し、バンプ40等で接続することができる。これにより、接続する検出素子(D)0101a等と光子計測回路回路(P)301a等とを基板の厚み方向についてほぼ1対1で対応する位置関係にすることにより、配線W301aの長さを基板20101のほぼ厚みに相当する長さまで低減でき、配線長を1.5mm以内にすることが可能である。一方、検出素子0101a等とサンプルホールド回路304a等との配線長は20mm以内、サンプルホールド回路304a等とA/D変換器310との配線長は20mm以内であればよいため、比較的自由に回路基板50101上に配置することができる。
【００６５】
以下、図3(a)で示した回路構成の回路基板50101内の具体的なレイアウト例について説明する。図4(a)は、図2の8×8画素の検出素子基板20101の各検出素子(D)0101aの出力を処理する回路基板50101のレイアウトを示している。回路基板50101には、図3(a)のブロック305a、305b、305c等が64個搭載されている。すなわち、1画素あたり3×3＝9個のサブ画素(検出素子(D))を含む画素が8×8＝64個搭載された検出素子基板20101の合計576個の検出素子(D)にそれぞれ接続される同数の光子計測回路(P)と、それぞれ64個のカウント加算器(DSUM)303a、積分器＋加算器(ASUM)302aおよびサンプルホールド回路(S/H)304aと、1個ずつのデジタルマルチプレクサ(DMUX)308、アナログマルチプレクサ(AMUX)309およびA/D変換器310が、回路基板50101に搭載されている。
【００６６】
図4(a)のレイアウトでは、回路基板50101の4隅にそれぞれ領域41〜44を設け、この4つの領域に576個/4＝144個ずつの光子計測回路(P)を配列している。また、4つの領域の間の帯状の領域45，46のうち、y方向に長い領域45にはカウント加算器(DSUM)303a、積分器＋加算器(ASUM)302a、サンプルホールド回路(S/H)304a、デジタルマルチプレクサ(DMUX)308、および、アナログマルチプレクサ(AMUX)309を配置し、x方向に長い領域46にはA/D変換器310を配置している。
【００６７】
この回路基板50101と重なる形で検出素子基板20101配置されるため、時定数の小さい光子計測回路(P)は、検出素子(D)のほぼ真下にあり検出素子基板20101の厚さとバンプ40の厚さに相当する非常に近い位置にある。よって、検出素子(D)0101a等と光子計測回路(P)301a等を接続する配線W301a、W301b、…W301iの距離を短くすることができる。
【００６８】
一方、図3(a)における検出素子(D)と積分器＋加算器(ASUM)302aを接続する配線W302a〜W302i、光子計測回路301a等とカウント加算器(DSUM)303aとを接続する配線W303a〜W303iの大まかな経路は、図4(a)に示した線51のようになる。また、時定数が大きく、回路面積も大きいA/D変換器変換回路310は、領域46に配置されているため、アナログマルチプレクサ(AMUX)309とA/D変換器310とを接続する配線W310の大まかな経路は、図4(a)に示した線52のようになる。
【００６９】
図4(a)のレイアウトでは、積分器＋加算器(ASUM)302a、サンプルホールド回路(S/H)304a、および、アナログマルチプレクサ(AMUX)309等のアナログ回路が、領域45に集中配置されるので、電流源等の回路機能を共有でき、回路面積と消費電流を削減できるというメリットがある。
【００７０】
また、信号伝播の遅延時間は、画素ごとに大きく変わらないようおくことが望ましいことから、図4(a)において線52で示すように、画素ごとの配線W310の距離を揃えるように接続することで、画素ごとの計測タイミングを揃えるという効果も得られる。
【００７１】
さらに、面積の大きいA/D変換器310を領域46に集中して配置することで、回路レイアウトの無駄面積を抑制する効果もある。なお、本実施例ではDSUM、DMUX、ASUM、S/H、AMUXを領域45に、A/D変換器を領域46に配置したが、レイアウト最適化のために例えばS/HとA/D変換器を領域46に配置する等、適宜配置場所を変更しても良い。
【００７２】
図7は、回路基板の別のレイアウトを示している。図7のレイアウトの回路基板60101は、回路基板60101の4隅にそれぞれ領域41〜44を設け、この4つの領域に576個/4＝144個ずつの光子計測回路(P)を配列しているという点では、図4(a)のレイアウトと同じであるが、各領域41〜44内の中央にy方向に沿って、所定の幅の帯状の領域47を設けている点が図4(a)のレイアウトとは異なっている。領域47を設けたことにより、領域45の幅は狭くなっている。
【００７３】
4つの領域41〜44内に設けられたy方向の帯状領域47には、積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aとアナログマルチプレクサ(AMUX)309が複数個ずつ配置される。中央の領域45には、カウント加算器(DSUM)303aとデジタルマルチプレクサ(DMUX)308が配置される。
【００７４】
図7に示した線61は、図3(a)における光子計測回路(P)301a等とカウント加算器(DSUM)303aとを接続する配線W303a〜W303iの大まかな経路を示している。図7に示した線62は、検出素子(D)0101a等から積分器＋加算器(ASUM)302aとの間の配線W302a〜W302iの大まかな経路を示している。線63は、アナログマルチプレクサ(AMUX)309とA/D変換器310とを接続する配線W310の大まかな経路を示している。
【００７５】
図7のレイアウトにおいては、デジタル系の回路(カウント加算器(DSUM)303aとデジタルマルチプレクサ(DMUX)308)と、アナログ系の回路(積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aとアナログマルチプレクサ(AMUX)309)を分けてそれぞれ集中配置できるため、電源供給がしやすいというメリットがある。また、デジタル系の回路とアナログ系の回路を分けたことにより、アナログ系の回路へデジタル系の回路からノイズが混入するのを抑制できるというメリットもある。
【００７６】
さらに、図7のレイアウトは、検出素子(D)からサンプルホールド回路(S/H)304aまでの配線距離の変動量を、図4(a)のレイアウトよりも抑制できるメリットもある。なお、本実施例においても図4で述べたことと同様に、レイアウト最適化のために例えばS/HとA/D変換器を領域46に配置する等、適宜配置場所を変更しても良い。
【００７７】
また、特に図示しないが、各回路の面積や形状によっては、図7において領域45と領域47を交換したレイアウト、つまり、デジタル系の回路を領域47に、アナログ系の回路を領域45に配置しても良い。
【００７８】
図8(a)は、さらに別の例のレイアウトの回路基板70101を示している。図8(a)の回路基板70101は、上部右側の領域73と下部右側の領域74にそれぞれ、576個/2＝288個ずつの光子計測回路(P)を配列している。回路基板70101の左端の辺のy方向の沿った帯状の領域75には、カウント加算器(DSUM)303a、積分器＋加算器(ASUM)302a、サンプルホールド回路(S/H)304a、デジタルマルチプレクサ(DMUX)308、および、アナログマルチプレクサ(AMUX)309を配置する。中央のx方向に長い領域46には、A/D変換器310を配置している。
【００７９】
図8(a)のレイアウトでは、図4(a)や図7のレイアウトと異なり、2つの領域73，74に光子計測回路(P)を集中配置している。図8(a)の線71は、光子計測回路(P)301a等とカウント加算器(DSUM)303aとを接続する配線W303a〜W303i、および、検出素子(D)0101a等から積分器＋加算器(ASUM)302aとを接続する配線W302a〜W302iの大まかな経路を示している。線72は、アナログマルチプレクサ(AMUX)309とA/D変換器310とを接続する配線W310の大まかな経路を示している。
【００８０】
図8(a)のレイアウトでは、アナログ系の回路(積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aとアナログマルチプレクサ(AMUX)309)が集中配置されるので、電流源等の回路機能を共有し、回路面積と消費電流を削減できるメリットがある。また、面積の大きいA/D変換器310を領域46に集中して配置することで、回路レイアウトの無駄面積を抑制する効果もある。
【００８１】
さらに、図8(a)の回路基板70101をアレイ状に配置する際、図8(b)のように、x方向に隣り合う回路基板70101をx方向に反転したレイアウトにすることで、領域75を隣同士の回路基板70101で隣接させることができる。これにより、回路基板70101をアレイ状に配置した際の電源供給がより単純化できるというメリットもある。なお、本実施例においても図4等で述べたことと同様に、レイアウト最適化のために例えばS/HとA/D変換器を領域46に配置する等、適宜配置場所を変更しても良い。
【００８２】
図9(a)は、さらに別のレイアウトの回路基板80101を示している。図9(a)のレイアウトは、回路基板80101の左端にy方向に沿った帯状の領域75を設け、回路基板80101の下端にx方向に沿った帯状の領域を設けている。そして、これ以外の領域83にすべての光子計測回路Pを配列している。回路基板80101の左端のy方向の沿った帯状の領域75には、カウント加算器(DSUM)303a、積分器＋加算器(ASUM)302a、サンプルホールド回路(S/H)304a、デジタルマルチプレクサ(DMUX)308、および、アナログマルチプレクサ(AMUX)309を配置する。下端のx方向に長い領域84には、A/D変換器310を配置している。
【００８３】
図9(a)の線81は、光子計測回路(P)301a等とカウント加算器(DSUM)303aとを接続する配線W303a〜W303i、および、検出素子(D)0101a等から積分器＋加算器(ASUM)302aとを接続する配線W302a〜W302iの大まかな経路を示している。線82は、アナログマルチプレクサ(AMUX)309とA/D変換器310とを接続する配線W310の大まかな経路を示している。
【００８４】
図9(a)のレイアウトでは、図8(a)のレイアウトと同様に、アナログ系の回路(積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aとアナログマルチプレクサ(AMUX)309)が集中配置されるので、電流源等の回路機能を共有し、回路面積と消費電流を削減できるメリットがある。また、面積の大きいA/D変換器310を領域84に集中して配置することで、回路レイアウトの無駄面積を抑制する効果もある。
【００８５】
さらに、図9(a)の回路基板80101をアレイ状に配置する際、図9(b)のように、x方向に隣り合う回路基板80101をx方向に反転したレイアウトにし、y方向に隣り合う回路基板80101をy方向に反転したレイアウトにすることで、領域75および84を隣同士の回路基板80101で隣接させることができる。これにより、回路基板80101をアレイ状に配置した際の電源供給がより単純化できるというメリットもある。なお、本実施例においても図5等で述べたことと同様に、レイアウト最適化のために例えばS/HとA/D変換器を領域46に配置する等、適宜配置場所を変更しても良い。
【００８６】
なお、図3(a)のデジタルマルチプレクサ308およびアナログマルチプレクサ309は、それぞれ多段構成にすることも可能である。
【００８７】
図4(a)、図7、図8(a)、図9(a)のレイアウトは、本実施形態の一例であり、X軸反転、Y軸反転、回転等によりレイアウト方向を変更しても良い。また、A/D変換器変換回路310の入力端子は、左端の中央部としているが、適宜変更しても良い。
【００８８】
＜＜第2の実施形態＞＞
図10を用いて、第2の実施形態の放射線検出装置について説明する。
【００８９】
図10のように、第2の実施形態の放射線検出装置の計測回路の構成は、第1の実施形態の図3(a)の構成と同様であるが、検出画素0102に対応するブロック305bにおいて、画素102のn個の検出素子0102a〜0102iの電流パルス信号をチャージアンプ(A)323a〜323iで電圧パルス信号に変換した後、積分器＋加算器312bに入力させる配線W312a〜W312iのみならず、隣の検出画素0101の積分器＋加算器302aに入力させる配線W901a〜W901iが配置されている点が、第1の実施形態とは異なっている。
【００９０】
また、配線W312a〜W312iと配線W901a〜W901iとの間には、スイッチ91a〜91iがそれぞれ配置されている。スイッチ91a〜91iを不図示の制御回路が切り替えることにより、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号を電圧パルス信号に変換した後、検出画素0102に対応するブロック305bの積分器＋加算器312bに入力させるか、隣接する検出画素0101に対応するブロック305aの積分器＋加算器302aに入力させるかを選択することができる。
【００９１】
スイッチ91a〜91iにより、配線W312a〜W312i側を選択した場合には、第1の実施形態と同様に、検出素子0102a〜0102iの出力する電流パルス信号をチャージアンプ323a〜323iで変換した電圧パルス信号は、積分器＋加算器302a，312bによってそれぞれ加算される。一方、スイッチ91a〜91iにより、配線W901a〜W901i側を選択した場合には、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号をチャージアンプ323a〜323iで変換した電圧パルス信号は、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号を変換した電圧パルス信号とともに、積分器＋加算器302aに入力される。これにより、検出画素0101の検出素子0101a〜0101iの出力する電流パルス信号による電圧パルス信号と、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号による電圧パルス信号がすべて積分器＋加算器302aによって加算されて、サンプルホールド回路304aに出力される。
【００９２】
したがって、CTシステムにおいて複数の画素間で計測値を加算する公知の撮影を行う場合には、加算する画素同士の電流を積分器＋加算器(ASUM)302aで加算することができる。よって、検出画素0102に対応する積分器＋加算器(ASUM)312bおよびサンプルホールド回路304bの動作を停止させることができ、消費電流を抑制することができる。
【００９３】
なお、全ての画素に、配線W901a〜W901iとスイッチ91a〜91iを配置することも可能であるし、複数の画素間で計測値を加算する可能性のある画素にのみ、配線W901a〜W901iとスイッチ91a〜91iを配置することももちろん可能である。
【００９４】
一方、光子計測は、計測量を維持するために、第1の実施形態と同様に、いずれの検出画素0101、0102等においても検出素子(D)と光子計測回路(P)とを1対1で接続することが望ましい。
【００９５】
他の構成および動作については、第1の実施形態と同様であるので説明を省略する。
【００９６】
＜＜第3の実施形態＞＞
図11を用いて、第3の実施形態の放射線検出装置について説明する。
【００９７】
図11のように、第3の実施形態の放射線検出装置の計測回路の構成は、第1の実施形態の図3(a)の構成と同様であるが、複数の検出素子0101a〜0101iのうち、半数の検出素子0101b、0101i等には、チャージアンプ回路313b、313i等に接続する配線W902b、W902iの他に、隣のチャージアンプ回路313a、313h等に接続する配線W902a、W902hも接続されている点が第1の実施形態とは異なっている。
【００９８】
配線W902b、W902iと配線W902a、W902hとの間には、スイッチ92b、92iがそれぞれ配置されている。スイッチ92bを不図示の制御回路が切り替えることにより、検出素子0101bの出力する電流パルス信号を、チャージアンプ回路313bに入力させるか、隣のチャージアンプ回路313aに入力させるかを選択することができる。同様に、スイッチ92iを不図示の制御回路が切り替えることにより、検出素子0101iの出力する電流パルス信号を、チャージアンプ回路313iに入力させるか、隣のチャージアンプ回路313hに入力させるかを選択することができる。
【００９９】
スイッチ92bの選択によって、2つの検出素子0101aおよび0101bの電流パルス信号が入力したチャージアンプ回路313aは、両方の電流パルス信号を合計した電圧パルスを出力する。スイッチ92iの選択によって、2つの検出素子0101hおよび0101iの電流パルス信号が入力したチャージアンプ回路313hについても同様であり、両方の電流パルス信号を合計した電圧パルスを出力する。これにより、光子計測回路301a、301hに入力する電流パルス数が、計数可能な数を超えない場合には、約半分の数の光子計数回路301a，301h等によって、検出画素0101の全ての検出素子0101a〜0101iの出力する電流パルス信号を計数することができる。計数されたカウント値は、カウント加算器303aによって加算される。
【０１００】
このように、光子計測回路301a、301hに入力する電流パルス数が、計数可能な数を超えないような低照射X線量の場合には、約半分の数の光子計測回路301a，301h等によって、検出画素0101の全ての検出素子0101a〜0101iの出力する電流パルス信号を計数することができる。よって、半分のチャージアンプ回路(A)及び光子計測回路(P)を停止させることができるため、回路動作による電力消費を抑制することができる。また、高照射X線量の場合には、スイッチ92b，92iの選択によって、全て光子計測回路301a〜301iを用いて光子の計数を行うことができる。
【０１０１】
なお、図11では検出素子(D)とチャージアンプ回路(A)を2対1で接続した例を示したが、計測する光子数がさらに低いモードがある場合は、3対1、あるいは、4対1で接続しても良い。
【０１０２】
他の構成および動作については、第1の実施形態と同様であるので説明を省略する。
【０１０３】
＜＜第4の実施形態＞＞
図12を用いて、第4の実施形態の放射線検出装置について説明する。
【０１０４】
第4の実施形態の放射線検出装置の回路基板は、第1の実施形態の図4(a)、図7、図8(a)、図9(a)のレイアウトの回路基板と同様であるが、搭載されているチャージアンプ回路(A)及び光子計測回路(P)のうち、X線照射野の外側に位置する検出素子(D)に接続されているチャージアンプ回路(A)及び光子計測回路(P)の動作を停止させる。
【０１０５】
図12は、検出素子基板20101の一部の検出素子(D)の配列を示している。CTシステムにおいては、X線の照射野を検出素子(D)の配列領域よりも狭くする撮影方法を用いることがある。本実施形態では、X線が照射されない検出素子(D)に接続されているチャージアンプ回路(A)及び光子計測回路(P)の動作を制御回路が停止させ、消費電力を抑制する。例えば、制御回路は、CTシステムのX線発生装置のコリメータの開度もしくは操作部に操作者が設定したX線照射野を受け取る等によりX線照射野を受け取り、X線照射野外に位置する検出素子(D)を特定し、特定した検出素子(D)に接続されているチャージアンプ回路(A)及び光子計測回路(P)への電流供給を停止させる。
【０１０６】
例えば、図12の場合は、X線照射野外となる検出素子(D)0101a、0101b、0101c、0101d、0101e、0101f、0102a、0102b、0102c、0102d、0102e、0102f、0301a、0301b、0301c、0301d、0301e、0301f、0302a、0302b、0302c、0302d、0302e、0302fに接続されているチャージアンプ回路(A)及び光子計測回路(P)の動作を停止させることで消費電流を抑制する。
【０１０７】
＜＜第5の実施形態＞＞
図13等を用いて、第5の実施形態を説明する。第1〜第4の実施形態では、検出素子基板20101と同等以下の面積の回路基板50101等に、全ての回路を搭載する構成であったが、回路基板を2枚以上にし、2枚の回路基板に回路を分けて搭載する構成にすることも可能である。
【０１０８】
図13のように、検出素子基板20101の下には、いずれもLSIである2枚の回路基板50101aと50101bとが重ねて配置されている。検出素子基板20101と上側の回路基板50101aとはバンプ41により接続されている。上側の回路基板50101には、厚さ方向にシリコン貫通電電極(Through Silicon Via(TSV))42が設けられている。上側の回路基板50101aと下側の回路基板50101bは、TSV42とバンプ43により接続されている。
【０１０９】
図13では、上側の回路基板50101aは、チャージアンプ回路(A)に加えて、光子計測のための回路(光子計測回路(P)301a、カウント加算器(DSUM)303a、デジタルマルチプレクサ(DMUX)308)が搭載されている。下側の回路基板50101bには、電流計測のための回路(積分器＋加算器(ASUM)302a、サンプルホールド回路(S/H)304a、アナログマルチプレクサ(AMUX)309、A/D変換器310)が搭載されている。
【０１１０】
これまで述べてきたように、光子計測のための回路の時定数は短く、電流計測のための回路の時定数は長いため、電流計測のための回路を下側の回路基板50101bに搭載しても、回路性能の低下は小さい。
【０１１１】
また、図13のように、2枚の回路基板(LSI)50101a、50101bに回路を分けて搭載することにより、光子計測のための回路を搭載した回路基板50101aと、電流計測のための回路を搭載した回路基板50101bを異なる半導体プロセスノードで作成することができるため、それぞれの回路の最適な性能を達成できしやいというメリットがある。
【０１１２】
また、2枚の回路基板50101a、50101bに分けられていることにより、光子計測のための回路と、電流計測のための回路との間で、回路ノイズの伝播を抑制できるというメリットもある。さらに、それぞれの回路基板50101a、50101bにおいて、レイアウト面積に余裕が生じるため、その面積を十分に低インピーダンスな電源供給配線に割り当てたり、歩留まり向上の冗長化に割り当てるなど、回路のさらなる性能向上や歩留まり向上を実現できるメリットもある。
【０１１３】
なお、図13の構成では、基板間の接続に、バンプ41，43を用いる例を示したが、適宜ワイヤボンディング等の異なる接続手段を用いても良い。
【０１１４】
また、2枚の回路基板(LSI)50101a、50101bに搭載する回路は、上記のように光子計測のための回路と、電流計測のための回路とに分けることに限定されるものではない。例えば、上側の回路基板(LSI)50101aには、光子計測のための回路(光子計測回路(P)301a、カウント加算器(DSUM)303a、デジタルマルチプレクサ(DMUX)308)に加えて、積分器＋加算器(ASUM)302aを搭載する構成にしてもよい。下側の回路基板50101bには、それ以外の回路(サンプルホールド回路(S/H)304a、アナログマルチプレクサ(AMUX)309、A/D変換器310)を搭載する。
【０１１５】
これにより、下側の回路基板50101bのレイアウト面積に、図13の構成の場合よりもさらに余裕が生じるため、下側の回路基板50101bの面積を削減できるメリットがある。
【０１１６】
また、上側の回路基板(LSI)50101aに、光子計測のための回路(光子計測回路(P)301a、カウント加算器(DSUM)303a、デジタルマルチプレクサ(DMUX)308)に加えて、積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aを搭載する構成にしてもよい。下側の回路基板50101bには、それ以外の回路(アナログマルチプレクサ(AMUX)309、A/D変換器310)を搭載する。
【０１１７】
さらに、上側の回路基板(LSI)50101aに、光子計測のための回路(光子計測回路(P)301a、カウント加算器(DSUM)303a、デジタルマルチプレクサ(DMUX)308)に加えて、積分器＋加算器(ASUM)302aとサンプルホールド回路(S/H)304aとアナログマルチプレクサ(AMUX)309を搭載する構成にしてもよい。下側の回路基板50101bには、A/D変換器310のみを搭載する。
【０１１８】
＜＜第6の実施形態＞＞
第6の実施形態として、光子計測データにより再構成した画像と、電流計測データにより再構成した画像の表示画面について図14を用いて説明する。
【０１１９】
上述してきた各実施形態では、1回のX線照射によって光子計測データと電流計測データの両方を同時に取得することができる。そのため、第7の実施形態で説明するように、光子計測データにより再構成した光子計測画像と、電流計測データにより再構成した電流計測画像の両方を生成することができる。それらの画像は、表示制御部が、表示装置の画面上で任意に切り替えて選択的に表示させることも可能であるし、あるいは同時に表示することも可能である。
【０１２０】
例えば、図14の表示画面1601は、電流計測画像の表示領域1603と、光子計測画像の表示領域1604と、画像切替えアイコン1602を含む。画像切替アイコン1602において、「電流画像」が選択された場合には、表示制御部が、領域1603に電流計測画像が表示させ、「パルス画像」が選択された場合には、領域1604に光子計測画像を表示させる。また、画像切替アイコン1602の「電流画像」と「パルス画像」の両方が選択された場合には、領域1603と1604に両方の画像を表示させる。
【０１２１】
なお、図14の表示画面1601の領域1603，1604の配置や大きさ、画像切替アイコン1602は、図14の構成に限定されるものではなく、適宜変更することができる。
【０１２２】
＜＜第7の実施形態＞＞
第7の実施形態として、上記第1〜第6の実施形態の放射線検出装置を備えた医用画像撮像装置として、CTシステムの例について、図15を用いて説明する。
【０１２３】
図15のように、CTシステムは、撮影用に用いるスキャナ101、被検体をのせて移動するための寝台102と、操作ユニット106とを備えて構成される。
【０１２４】
スキャナ101は、X線発生装置111、高電圧発生装置112、X線制御装置113、放射線検出装置121、スキャナ制御装置115および中央制御装置126を含む。高電圧発生装置112は、X線制御装置113の制御下で所定の電流及び高電圧を発生し、X線発生装置111に供給する。これにより、X線発生装置111は、X線を発生する。
【０１２５】
X線発生装置111と放射線検出装置121は、中央に被検体117を挿入するための開口を備えた円盤114に搭載されている。円盤114には、円盤114を回転駆動する駆動装置116が備えられている。また、円盤114には、X線発生装置111が発生したX線が透過する位置に、Bow−tieフィルタ118とコリメータ119も搭載されている。コリメータ119には、コリメータ制御装置120が接続されている。スキャナ制御装置115は、駆動装置116およびコリメータ制御装置120に接続され、円盤114の回転および停止、ならびに、コリメータ120の開口を制御する。
【０１２６】
放射線検出装置121は、第1〜第4の実施形態のいずれの構成であってもよく、検出素子基板20101と、回路基板(例えば50101)が積層されている。
【０１２７】
寝台102は、円盤114に対して寝台102を移動させる寝台駆動部を内蔵している。寝台駆動部には、その駆動量を制御する寝台制御装置124と、寝台移動計測装置125が接続されている。
【０１２８】
操作ユニット106は、入力装置107と、演算装置104とを含む。入出力装置107は、表示制御部105と、入力装置103と、記憶装置108を備えている。表示制御部105には、表示装置109が接続されている。
【０１２９】
表示制御部105は、表示装置109に例えば第6の実施形態で説明した表示画面1601が表示させる。また、表示画面には、入力装置103を介した操作者がパラメータを入力する際の操作画面も表示される。入力装置103は、マウスやキーボードなどで構成され寝台移動速度情報や再構成位置など計測や再構成に用いるパラメータの入力を操作者から受け付ける。
【０１３０】
演算装置104は、補正処理装置131と、再構成演算装置132と、画像処理装置133とを備えている。
【０１３１】
再構成演算装置132は、電流計測画像の再構成部132aと、光子計測画像の再構成部132bとを含む。電流計測画像の再構成部132aには、放射線検出装置121の図3(a)のA/D変換器310の出力信号312が入力される。光子計測画像の再構成部132bには、図3(a)のデジタルマルチプレクサ308の出力信号311が入力される。
【０１３２】
各部の動作を説明する。操作者が、入力装置103から撮影条件(寝台移動速度、管電流、管電圧、スライス位置など)や再構成パラメータ(関心領域、再構成画像サイズ、逆投影位相幅、再構成フィルタ関数など)を入力すると、その指示に基づいて、中央制御装置126は、撮影に必要な制御信号を、X線制御装置113、寝台制御装置124、スキャナ制御装置115に出力する。これにより、操作者が入力装置103を操作して、撮影スタート信号が出力したならば、撮影が開始される。
【０１３３】
撮影が開始されるとX線制御装置113により高電圧発生装置に制御信号が送られ、高電圧がX線発生装置に印加され、X線発生装置からX線が被検体117へ照射される。同時に、スキャナ制御装置115から駆動装置116に制御信号が送られ、円盤114を回転させる。これにより、X線発生装置111および放射線検出装置121が被検体の周りを周回する。
【０１３４】
一方、寝台制御装置124の制御により、被検体117を乗せた寝台102は、体軸方向に平行移動したり、静止したりする。
【０１３５】
X線発生装置111から照射されたX線は、Bow−tieフィルタ118によってX線ビームの形状を整形された後、コリメータ119によって照射領域を制限され、被検体117に照射される。X線は、被検体117内の各組織で吸収(減衰)され、被検体117を通過し、回転方向について定められたサンプリング間隔において放射線検出装置121に入射する。この回転方向のデータ収集単位をビューと呼ぶ。放射線検出装置121の検出素子基板20101は、検出素子(D)を2次元に配列した構成である。回転方向の素子の並びをチャネル、それに直交する方向を列と呼ばれる。
【０１３６】
放射線検出装置121の検出素子基板20101の検出素子(D)に入射したX線光子により電流パルス信号が発生し、第1〜第4の実施形態で説明したように、回路基板50101の回路によって、光子計測データおよび電流計測データが生成され、それぞれ出力信号311，312として光子計測画像の再構成部132bおよび電流計測画像の再構成部132aに入力される。再構成部132bは、光子計測データから光子計測画像を再構成する。再構成部132aは、電流計測データから電流計測画像を再構成する。
【０１３７】
再構成画像は、表示装置105に第6の実施形態で説明したように表示される。再構成画像は、記憶装置108に保存される。
【０１３８】
なお、補正処理装置131は、放射線検出装置121からの出力信号311，312に対して、必要に応じて、オフセット補正処理、エアー補正処理、リファレンス補正処理、対数変換処理、ビームハードニング効果を抑制するためのファントム補正処理等を行う。
補正を行った場合には、再構成演算装置132は、補正後の信号を用いて再構成処理を行う。
【符号の説明】
【０１３９】
41，43  バンプ、42  シリコン貫通電極(TSV)、0101a等  検出素子(D)、121  放射線検出装置、301a等  光子計測回路(P)、302a  積分器＋加算器(ASUM)、303a  カウント加算器(DSUM)、304a  サンプルホールド回路(S/H)、308  デジタルマルチプレクサ(DMUX)、309  アナログマルチプレクサ(AMUX)、310  A/D変換器、313a等  チャージアンプ回路、20101  検出素子基板、50101  回路基板
【図１】
2017033675.tif 000003
【図２】
2017033675.tif 000004
【図３】
2017033675.tif 000005
【図４】
2017033675.tif 000006
【図５】
2017033675.tif 000007
【図６】
2017033675.tif 000008
【図７】
2017033675.tif 000009
【図８】
2017033675.tif 000010
【図９】
2017033675.tif 000011
【図１０】
2017033675.tif 000012
【図１１】
2017033675.tif 000013
【図１２】
2017033675.tif 000014
【図１３】
2017033675.tif 000015
【図１４】
2017033675.tif 000016
【図１５】
2017033675.tif 000017
【手続補正書】
【提出日】平成30年1月15日(2018.1.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
さらに、図9(a)の回路基板80101をアレイ状に配置する際、図9(b)のように、x方向に隣り合う回路基板80101をx方向に反転したレイアウトにし、y方向に隣り合う回路基板80101をy方向に反転したレイアウトにすることで、領域75および84を隣同士の回路基板80101で隣接させることができる。これにより、回路基板80101をアレイ状に配置した際の電源供給がより単純化できるというメリットもある。なお、本実施例においても図5等で述べたことと同様に、レイアウト最適化のために例えばS/HとA/D変換器を領域84に配置する等、適宜配置場所を変更しても良い。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
スイッチ91a〜91iにより、配線W312a〜W312i側を選択した場合には、第1の実施形態と同様に、検出素子0102a〜0102iの出力する電流パルス信号をチャージアンプ323a〜323iで変換した電圧パルス信号は、積分器＋加算器312bによってそれぞれ加算される。一方、スイッチ91a〜91iにより、配線W901a〜W901i側を選択した場合には、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号をチャージアンプ323a〜323iで変換した電圧パルス信号は、検出画素0101の検出素子0101a〜0101iの出力する電流パルス信号を変換した電圧パルス信号とともに、積分器＋加算器302aに入力される。これにより、検出画素0101の検出素子0101a〜0101iの出力する電流パルス信号による電圧パルス信号と、検出画素0102の検出素子0102a〜0102iの出力する電流パルス信号による電圧パルス信号がすべて積分器＋加算器302aによって加算されて、サンプルホールド回路304aに出力される。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2017033675.tif 000018
【国際調査報告】
2017033675.tif 000019
2017033675.tif 000020