(57)【要約】  酸化膜の一部分が薄くなることを抑制可能な技術を提供することを目的とする。第１領域の窒化膜上に第３酸化膜を形成するとともに、第２領域の主面上に第４酸化膜を形成する。マスクを用いて第１領域から第３酸化膜、窒化膜、及び、第１酸化膜を除去する。第３酸化膜、窒化膜、及び、第１酸化膜を除去した後に、第１領域の主面上に第５酸化膜を形成する。マスクを用いて第１領域から第５酸化膜を除去する。第５酸化膜を除去した後に、第１領域の主面上に第６酸化膜を形成する。
2018003048.tif 000002
【特許請求の範囲】
【請求項１】
第１ゲート酸化膜＜１６０＞と、前記第１ゲート酸化膜よりも厚い第２ゲート酸化膜＜１６１＞とを有する半導体装置の製造方法であって、
第１領域＜１０３＞及び第２領域＜１０４＞が規定された主面を有し、前記第１領域の前記主面及び前記第２領域の前記主面上にそれぞれ第１酸化膜＜１０５＞及び第２酸化膜＜１０６＞が形成されたシリコン基板＜１０１＞を準備し、
マスクを用いて前記第１領域の前記第１酸化膜上に窒化膜＜１３１＞を形成し、
前記窒化膜を形成した後に、前記第２領域から前記第２酸化膜を除去し、
前記第２酸化膜を除去した後に、前記第１領域の前記窒化膜上に第３酸化膜＜１３２＞を形成するとともに、前記第２領域の前記主面上に第４酸化膜＜１３３＞を形成し、
マスク＜１３４＞を用いて前記第１領域から前記第３酸化膜、前記窒化膜、及び、前記第１酸化膜を除去し、
前記第３酸化膜、前記窒化膜、及び、前記第１酸化膜を除去した後に、前記第１領域の前記主面上に第５酸化膜＜１５１＞を形成し、
マスク＜１５３＞を用いて前記第１領域から前記第５酸化膜を除去し、
前記第５酸化膜を除去した後に、前記第１領域の前記主面上に第６酸化膜＜１５４＞を形成し、
前記第１ゲート酸化膜は前記第６酸化膜を含み、
前記第２ゲート酸化膜は前記第４酸化膜を含む、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１領域＜１０３＞の前記主面上に第５酸化膜＜１５１＞を形成するとともに、前記第２領域＜１０４＞の前記第４酸化膜＜１３３＞上に第７酸化膜＜１５２＞を形成し、
前記第２ゲート酸化膜＜１６１＞は前記第７酸化膜をさらに含む、半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記第１領域＜１０３＞の前記主面上に第６酸化膜＜１５４＞を形成するとともに、前記第２領域＜１０４＞の前記第７酸化膜＜１５２＞上に第８酸化膜＜１５５＞を形成し、
前記第２ゲート酸化膜＜１６１＞は前記第８酸化膜をさらに含む、半導体装置の製造方法。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置の製造方法であって、
前記第１ゲート酸化膜＜１６０＞の膜厚は１００Å以下である、半導体装置の製造方法。
【請求項５】
請求項１から請求項４のうちのいずれか１項に記載の半導体装置の製造方法であって、
前記第５酸化膜＜１５１＞の膜厚は１００Å以上である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置では、ゲート電圧の耐性つまりゲート耐圧が異なる、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子が、一の回路チップ上に集積されることがある。このような半導体装置を製造するためのウエハプロセス工程として、膜厚が異なるゲート酸化膜を一つのシリコン基板上に形成する一連の工程が用いられることがある。【０００３】
従来、膜厚が異なるゲート酸化膜を一つのシリコン基板上に形成した場合、当該ゲート酸化膜と隣接するＬＯＣＯＳ（LOCal Oxidation of Silicon）の膜厚が薄くなってしまい、トランジスタの特性に影響を与えてしまうという問題があった。このような問題に対して、例えば特許文献１〜４の技術のように窒化膜を保護膜として形成する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１１６９６８号公報
【特許文献２】特開２００９−１５８７６５号公報
【特許文献３】特開２００４−２９６７５４号公報
【特許文献４】特開２００６−３１０５７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明者は、膜厚差が大きい薄膜ゲート酸化膜及び厚膜ゲート酸化膜を一つのシリコン基板に形成する方法として、例えば特許文献１〜４に開示された製造方法を用いると、薄膜ゲート酸化膜の一部分の膜厚が、所望の膜厚よりも薄くなってしまうという問題を見出した。このように薄膜ゲート酸化膜の膜厚が部分的に薄くなることは、ゲートリークの発生やゲート耐圧の低下などの問題につながる。【０００６】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、酸化膜の一部分が薄くなることを抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、第１ゲート酸化膜と、前記第１ゲート酸化膜よりも厚い第２ゲート酸化膜とを有する半導体装置の製造方法であって、第１領域及び第２領域が規定された主面を有し、前記第１領域の前記主面及び前記第２領域の前記主面上にそれぞれ第１酸化膜及び第２酸化膜が形成されたシリコン基板を準備し、マスクを用いて前記第１領域の前記第１酸化膜上に窒化膜を形成し、前記窒化膜を形成した後に、前記第２領域から前記第２酸化膜を除去し、前記第２酸化膜を除去した後に、前記第１領域の前記窒化膜上に第３酸化膜を形成するとともに、前記第２領域の前記主面上に第４酸化膜を形成し、マスクを用いて前記第１領域から前記第３酸化膜、前記窒化膜、及び、前記第１酸化膜を除去し、前記第３酸化膜、前記窒化膜、及び、前記第１酸化膜を除去した後に、前記第１領域の前記主面上に第５酸化膜を形成し、マスクを用いて前記第１領域から前記第５酸化膜を除去し、前記第５酸化膜を除去した後に、前記第１領域の前記主面上に第６酸化膜を形成し、前記第１ゲート酸化膜は前記第６酸化膜を含み、前記第２ゲート酸化膜は前記第４酸化膜を含む。
【発明の効果】
【０００８】
本発明によれば、第３酸化膜、窒化膜、及び、第１酸化膜を除去した後に、第１領域の主面上に第５酸化膜を形成し、マスクを用いて第１領域から第５酸化膜を除去し、第５酸化膜を除去し、第１領域の主面上に第６酸化膜を形成する。これにより、酸化膜の一部分が薄くなることを抑制することができる。【０００９】
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１０】
【図１】第１関連製造方法の工程を説明するため断面図である。
【図２】第１関連製造方法の工程を説明するため断面図である。
【図３】第１関連製造方法の工程を説明するため断面図である。
【図４】第１関連製造方法の工程を説明するため断面図である。
【図５】第１関連製造方法の工程を説明するため断面図である。
【図６】第２関連製造方法の工程を説明するため断面図である。
【図７】第２関連製造方法の工程を説明するため断面図である。
【図８】第２関連製造方法の工程を説明するため断面図である。
【図９】第２関連製造方法の工程を説明するため断面図である。
【図１０】第２関連製造方法の工程を説明するため断面図である。
【図１１】第２関連製造方法の工程を説明するため断面図である。
【図１２】ゲートリークの発生率と薄膜ゲート酸化膜の膜厚との関係を示す図である。
【図１３】実施の形態１に係る半導体装置の製造方法の工程を説明するため断面図である。
【図１４】実施の形態１に係る半導体装置の製造方法の工程を説明するため断面図である。
【図１５】実施の形態１に係る半導体装置の製造方法の工程を説明するため断面図である。
【図１６】犠牲酸化の処理回数とゲートリークの発生率との関係を示す図である。
【図１７】犠牲酸化の膜厚とゲートリークの発生率との関係を示す図である。
【図１８】変形例に係る半導体装置の製造方法の工程を説明するため断面図である。
【図１９】変形例に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２０】変形例に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２１】実施の形態２に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２２】実施の形態２に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２３】実施の形態２に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２４】実施の形態２に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２５】実施の形態２に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２６】実施の形態３に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２７】実施の形態３に係る半導体装置の製造方法の工程を説明するため断面図である。
【図２８】実施の形態３に係る半導体装置の製造方法の工程を説明するため断面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
本発明の実施の形態１に係る半導体装置の製造方法は、薄膜ゲート酸化膜と、薄膜ゲート酸化膜よりも厚い厚膜ゲート酸化膜とを有する半導体装置の製造方法である。まず、本実施の形態１に係る半導体装置の製造方法について説明する前に、これと関連する第１及び第２製造方法である第１及び第２関連製造方法について説明する。
【００１２】
図１〜図５は、第１関連製造方法の工程を説明するための、半導体装置の構成を示す断面図である。
【００１３】
まず、図１に示すようなシリコン基板１０１が準備される。シリコン基板１０１の主面には、素子分離用のＬＯＣＯＳ１０２が選択的に形成されている。シリコン基板１０１の主面のうちＬＯＣＯＳ１０２が形成されていない領域は、ＬＯＣＯＳ１０２で分離された素子形成用の領域であり、活性領域（Active Area）と呼ばれる。素子形成用の領域には、例えばＭＯＳＦＥＴなどの半導体トランジスタを含む半導体素子が形成される。なお、以下の説明では、シリコン基板１０１の上記主面を略して「基板主面」と呼ぶ。
【００１４】
低圧活性領域１０３は、ゲート電極に比較的低い電圧が印加される活性領域であり、図５に示すように薄膜ゲート酸化膜１２０が形成される。高圧活性領域１０４は、ゲート電極に比較的高い電圧が印加される活性領域であり、薄膜ゲート酸化膜１２０の膜厚よりも膜厚が厚い厚膜ゲート酸化膜１２１が形成される。なお、以下の説明では、各酸化膜は、熱酸化などの酸化によって形成されるものとして説明するが、これに限ったものではない。
【００１５】
図１に戻って、低圧活性領域１０３の基板主面及び高圧活性領域１０４の基板主面上には、それぞれ下敷酸化膜１０５及び下敷酸化膜１０６が形成されている。下敷酸化膜１０５，１０６は、図１の工程よりも前の工程において、下敷酸化膜１０５，１０６下の下地がイオン注入によって受けるダメージを軽減するための酸化膜である。
【００１６】
図１のようなシリコン基板１０１が準備された後、図２に示すように、低圧活性領域１０３及び高圧活性領域１０４から、下敷酸化膜１０５，１０６をウェットエッチングによって除去する。
【００１７】
それから図３に示すように、低圧活性領域１０３の基板主面上に比較的厚い酸化膜１０７を形成するとともに、高圧活性領域１０４の基板主面上に比較的厚い酸化膜１０８を形成する。この際、ＬＯＣＯＳ１０２上にも図示しない酸化膜が形成されてもよい。このことは、以下で説明する酸化膜の形成工程においても同様である。
【００１８】
次に、図４に示すように、レジスト１０９をシリコン基板１０１上に塗布してから、露光及び現像処理を行うことにより、低圧活性領域１０３を含む領域を露出する開口を形成する。そして、形成されたレジスト１０９をマスクとして用い、低圧活性領域１０３から酸化膜１０７をウェットエッチングによって除去する。
【００１９】
その後、図５に示すように、レジスト１０９を除去して、低圧活性領域１０３の基板主面上に比較的薄い酸化膜１１０を形成するとともに、高圧活性領域１０４の基板主面上に比較的薄い酸化膜１１１を形成する。以上により、低圧活性領域１０３には、酸化膜１１０を含む薄膜ゲート酸化膜１２０が形成され、高圧活性領域１０４には、酸化膜１０８及び酸化膜１１１を含む厚膜ゲート酸化膜１２１が形成される。なお、厚膜ゲート酸化膜１２１の厚さが所望の厚さとなるように、図３の工程では、酸化膜１０８に酸化膜１１１が加わることを考慮した厚さで酸化膜１０８が形成される。この場合、酸化膜１０８は、所望の厚さよりも薄く形成される。
【００２０】
以上のような第１関連製造方法によれば、簡便で比較的少ない工程数で、半導体装置を形成することができる。以下の説明では、第１関連製造方法を「レジストマスクフロー」と呼ぶこともある。
【００２１】
さて、このレジストマスクフローでは、図４の工程において図３の酸化膜１０７が全て除去されるように、レジスト１０９の開口領域が低圧活性領域１０３よりも広く設定される。つまり、酸化膜１０７が確実に除去されるように、レジスト１０９の開口領域が、ＬＯＣＯＳ１０２のエッジにも及ぶように設定される。
【００２２】
また、図４の当該工程では、製造ばらつきを考慮して、酸化膜１０７が除去されると予測されるエッチング量よりも多いエッチング量が設定されることが一般的である。付加的なエッチング処理は、オーバーエッチングと呼ばれ、オーバーエッチ量＝設定されたエッチング量−酸化膜１０７が除去されると予測されるエッチング量、という式が成り立つ。
【００２３】
以上のような開口領域及びオーバーエッチングによって、レジストマスクフローでは酸化膜１０７が確実に除去される。しかしながら、以上のような開口領域及びオーバーエッチングによって、低圧活性領域１０３に隣接するＬＯＣＯＳ１０２のエッジが部分的にエッチングされ、図４の点線に示すように、膜損失が生じたり後退したりする。ＬＯＣＯＳ１０２の膜損失及び後退は、素子特性の変動やばらつきの増大、ひいては分離耐圧の低下といった問題の原因となる。
【００２４】
特に、ＬＯＣＯＳ１０２の膜損失が重大な問題となるのは、薄膜ゲート酸化膜１２０と厚膜ゲート酸化膜１２１との膜厚差が大きい場合である。ウェットエッチングの場合、通常、オーバーエッチ量は、エッチングされる膜の厚さとエッチング速度とによって決まるため、酸化膜１０７の膜厚が厚ければ厚いほど、オーバーエッチングの絶対量、すなわちＬＯＣＯＳ１０２の膜損失の絶対量が増える。また、酸化膜１１１の膜厚が薄ければ薄いほど、トランジスタのスケーリング則に従って、より微細なトランジスタが低圧活性領域１０３に形成されることになる。このことは、ＬＯＣＯＳ１０２の膜損失による素子領域の寸法変動量及びばらつき等が、トランジスタ特性に与える影響がより大きくなることを意味する。
【００２５】
これに対して、次に説明する第２関連製造方法では、以上のような第１関連製造方法、つまりレジストマスクフローで生じていたＬＯＣＯＳ１０２の膜損失を抑制することが可能となっている。
【００２６】
図６〜図１１は、第２関連製造方法の工程を説明するための、半導体装置の構成を示す断面図である。以下、第２関連製造方法で説明する構成要素のうち、第１関連製造方法と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００２７】
図６に示すように、図１と同様、低圧活性領域１０３の基板主面及び高圧活性領域１０４の基板主面上にそれぞれ下敷酸化膜１０５及び下敷酸化膜１０６が形成されたシリコン基板１０１が準備される。なお、本発明に係る第１領域は図６の低圧活性領域１０３と呼ぶことができ、本発明に係る第２領域は図６の高圧活性領域１０４と呼ぶことができる。また、本発明に係る第１酸化膜は図６の下敷酸化膜１０５と呼ぶことができ、本発明に係る第２酸化膜は図６の下敷酸化膜１０６と呼ぶことができる。
【００２８】
図６のようなシリコン基板１０１が準備された後、フォトリソグラフィー工程などを用いてレジストなどのマスク（図示せず）を形成する。そして、図７に示すように、低圧活性領域１０３の下敷酸化膜１０５上に、保護膜として用いられる窒化膜カバー１３１を形成する。なお、本発明に係る窒化膜は図７の窒化膜カバー１３１と呼ぶことができる。
【００２９】
その後、図８に示すように、高圧活性領域１０４から下敷酸化膜１０６をウェットエッチングによって除去する。
【００３０】
それから、図９に示すように、低圧活性領域１０３の窒化膜カバー１３１上に酸化膜１３２を形成するとともに、高圧活性領域１０４の基板主面上に酸化膜１３３を形成する。なお、本発明に係る第３酸化膜は図９の酸化膜１３２と呼ぶことができ、本発明に係る第４酸化膜は図９の酸化膜１３３と呼ぶことができる。
【００３１】
ここで一般的に、酸化膜は、窒化膜上に形成され難い。このため、酸化膜１３２及び酸化膜１３３はほぼ同じ条件下で並行して形成されるが、高圧活性領域１０４の基板主面上の酸化膜１３３は比較的厚く形成されるのに対して、低圧活性領域１０３の窒化膜カバー１３１上の酸化膜１３２は比較的薄く形成される。
【００３２】
次に、図１０に示すように、レジスト１３４をシリコン基板１０１上に塗布してから、露光及び現像処理を行うことにより、低圧活性領域１０３を含む領域を露出する開口を形成する。そして、形成されたレジスト１３４をマスクとして用い、低圧活性領域１０３から酸化膜１３２及び窒化膜カバー１３１をドライエッチングによって除去した後、低圧活性領域１０３から下敷酸化膜１０５をウェットエッチングによって除去する。
【００３３】
その後、図１１に示すように、レジスト１３４を除去し、酸化によって、低圧活性領域１０３の基板主面上に比較的薄い酸化膜１３５を形成するとともに、高圧活性領域１０４の酸化膜１３３上に比較的薄い酸化膜１３６を形成する。これにより、低圧活性領域１０３には、酸化膜１３５を含む薄膜ゲート酸化膜１４０が形成され、高圧活性領域１０４には、酸化膜１３３及び酸化膜１３６を含む厚膜ゲート酸化膜１４１が形成される。
【００３４】
以上のような第２関連製造方法によれば、図１０のウェットエッチングによるオーバーエッチングの対象は、比較的薄い下敷酸化膜１０５のみである。このため、オーバーエッチ量を減らすことができるので、低圧活性領域１０３近傍のＬＯＣＯＳ１０２の膜損失を抑制することできる。
【００３５】
しかしながら、発明者は、薄膜ゲート酸化膜１４０と厚膜ゲート酸化膜１４１との膜厚差が大きい半導体装置に、第２関連製造方法を用いると、図１１に示すように、薄膜ゲート酸化膜１４０の一部分の膜厚が、所望の膜厚より薄くなるという問題があることを見出した。以下の説明では、薄膜ゲート酸化膜１４０の所望の膜厚より薄くなる一部分を、薄膜部分１４６と呼ぶ。
【００３６】
この薄膜部分１４６は、薄膜ゲート酸化膜１４０の形成領域のうち、ＬＯＣＯＳ１０２のエッジ近傍に位置している。このことから、図９の酸化膜１３３の形成工程の際に、窒化膜カバー１３１からシリコン基板１０１中に拡散した窒素（Ｎ）が、ＬＯＣＯＳ１０２のエッジ近傍での応力等で生じた欠陥にトラップされ、その後の図１１の酸化膜１３５の形成工程において酸化を阻害する現象（ホワイトリボンモードと呼ばれる）が生じていると推定される。
【００３７】
厚膜ゲート酸化膜１４１の膜厚、つまり酸化膜１５３の膜厚が厚ければ厚いほど、窒化膜カバー１３１からシリコン基板１０１中に拡散する窒素の量が増え、薄膜ゲート酸化膜１４０に含まれる酸化膜１３５を形成するための酸化がより阻害されてしまうことになる。また、薄膜ゲート酸化膜１４０の膜厚が薄ければ薄いほど、薄膜部分１４６によるゲートリークの発生やゲート耐圧の低下などが顕著になる。このようにゲート酸化膜の膜厚差が大きいほど、薄膜部分１４６は発現しやすくなる。このような薄膜部分１４６は、ゲートリークの発生やゲート耐圧の低下など、半導体装置の特性の低下につながる。
【００３８】
図１２は、厚膜ゲート酸化膜１４１の膜厚が一定の８００Åであるときの、ゲートリークの発生率と、薄膜ゲート酸化膜１４０の膜厚との関係を示す図である。この図１２に示すように、薄膜ゲート酸化膜１４０の膜厚が１００Åより小さくなるほど、つまりゲート酸化膜の膜厚差が大きいほど、ゲートリークが発生する確率が高くなっており、薄膜部分１４６の影響が大きくなっていると考えられる。
【００３９】
以上のような薄膜部分１４６の発生を抑制する方法としては、ＬＯＣＯＳ１０２を故意に膜損失させて、シリコン傾斜面にゲート酸化膜を形成することが考えられる。しかしながら、ＬＯＣＯＳ１０２を故意に膜損失させることは、窒化膜カバー１３１を追加する目的に相反する。
【００４０】
また、別の方法として、薄膜ゲート酸化膜１４０の形成前に犠牲酸化を追加することが考えられる。しかしながら、単純に犠牲酸化を追加すると、薄膜部分１４６の発生は抑制することができるが、ＬＯＣＯＳ１０２の膜損失が増えてしまうので、窒化膜カバー１３１を追加する利点を損なわせてしまうことになる。
【００４１】
これに対して、発明者らは、犠牲酸化膜の厚さを適切に設定することで、これらの不具合を抑え、かつ、ゲートリークの発生とゲート耐圧の低下も防止できる技術を見出した。次に、このような本実施の形態１に係る製造方法について詳細に説明する。
【００４２】
図１３〜図１５は、本実施の形態１に係る製造方法の工程を説明するための、半導体装置の構成を示す断面図である。以下、本実施の形態１に係る製造方法で説明する構成要素のうち、第１及び第２関連製造方法と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００４３】
まず、第２関連製造方法のうち図６〜図１０の工程と同じ工程を行う。図１０の工程の後、図１３に示すように、酸化によって、低圧活性領域１０３の基板主面上に犠牲酸化膜１５１を形成するとともに、高圧活性領域１０４の酸化膜１３３上に酸化膜１５２を形成する。なお、本発明に係る第５酸化膜は図１３の犠牲酸化膜１５１と呼ぶことができ、本発明に係る第７酸化膜は図１３の酸化膜１５２と呼ぶことができる。
【００４４】
それから、図１４に示すように、レジスト１５３をシリコン基板１０１上に塗布してから、露光及び現像処理を行うことにより、低圧活性領域１０３を含む領域を露出する開口を形成する。そして、形成されたレジスト１５３をマスクとして用い、低圧活性領域１０３から犠牲酸化膜１５１をウェットエッチングによって除去する。
【００４５】
その後、図１５に示すように、レジスト１５３を除去して、低圧活性領域１０３の基板主面上に比較的薄い酸化膜１５４を形成するとともに、高圧活性領域１０４の酸化膜１５２上に比較的薄い酸化膜１５５を形成する。なお、本発明に係る第６酸化膜は図１５の酸化膜１５４と呼ぶことができ、本発明に係る第８酸化膜は図１５の酸化膜１５５と呼ぶことができる。
【００４６】
以上により、低圧活性領域１０３には、酸化膜１５４を含む薄膜ゲート酸化膜１６０が形成される。そして、高圧活性領域１０４には、薄膜ゲート酸化膜１６０よりも厚く、酸化膜１３３、酸化膜１５２及び酸化膜１５５を含む厚膜ゲート酸化膜１６１が形成される。ここで、本発明に係る第１ゲート酸化膜は図１５の薄膜ゲート酸化膜１６０と呼ぶことができ、本発明に係る第２ゲート酸化膜は図１５の厚膜ゲート酸化膜１６１と呼ぶことができる。
【００４７】
なお、厚膜ゲート酸化膜１６１の厚さが所望の厚さとなるように、図９の工程では、酸化膜１３３に酸化膜１５２及び酸化膜１５５が加わることを考慮した厚さで酸化膜１３３が形成される。この場合、酸化膜１３３は、所望の厚さよりも薄く形成される。
【００４８】
＜実施の形態１のまとめ＞
以上のような本実施の形態１に係る製造方法によれば、ウェットエッチングによるオーバーエッチングの対象は、比較的薄い下敷酸化膜１０５及び犠牲酸化膜１５１のみである。このため、図３の比較的厚い酸化膜１０７を除去するレジストマスクフローよりも、オーバーエッチ量を減らすことができるので、低圧活性領域１０３近傍のＬＯＣＯＳ１０２の膜損失を抑制することできる。また、図９の比較的厚い酸化膜１３３の形成時に窒化膜カバー１３１からシリコン基板１０１中に窒素（Ｎ）が拡散するが、犠牲酸化膜１５１の形成時に当該窒素が犠牲酸化膜１５１中に取り込まれる。これにより、薄膜ゲート酸化膜１６０となる酸化膜１５４の形成時に、酸化の阻害が抑制されるので、図１１の薄膜部分１４６の発生を抑制することができる。
【００４９】
図１６に、本実施の形態１に係る製造方法を用いた場合の、犠牲酸化膜１５１を形成する犠牲酸化の処理回数と、ゲートリークの発生率との関係を示す。犠牲酸化の追加により、図１１の薄膜部分１４６の発生、ＬＯＣＯＳ１０２の損失、ひいてはゲートリークの発生が抑制されていることが分かる。なお、以上のことは、ゲート酸化膜厚差が大きい場合、例えば薄膜ゲート酸化膜１６０の膜厚が１００Åより小さい場合などに特に有効である。
【００５０】
図１７に、本実施の形態１に係る製造方法を用いた場合の、犠牲酸化膜１５１の膜厚と、ゲートリークの発生率との関係を示す。犠牲酸化の膜厚が１００Å以上である場合に、図１１の薄膜部分１４６の発生、ＬＯＣＯＳ１０２の損失、ひいてはゲートリークの発生が抑制されていることが分かる。このため、犠牲酸化膜１５１の膜厚は１００Å以上であることが好ましく、製造ばらつきを考慮すれば、１５０Å以上であることが好ましい。
【００５１】
＜変形例＞
以上の実施の形態１に係る製造方法では、ＬＯＣＯＳ１０２が配設された分離構造において犠牲酸化を追加した。しかしこれに限ったものではなく、例えばＬＯＣＯＳ１０２の代わりにＳＴＩ（Shallow Trench Isolation）が配設された分離構造において犠牲酸化を追加してもよい。この場合には、ＳＴＩのエッジの後退によるラウンド化を抑制することができ、分離耐圧の向上化が可能となる。
【００５２】
また、実施の形態１では、図１３の工程で、犠牲酸化膜１５１を形成するとともに酸化膜１５２を形成し、図１５の工程で、酸化膜１５４を形成するとともに酸化膜１５５を形成した。しかしこれに限ったものではなく、図１８〜図２０に示すように、図示しないマスクなどを用いることにより酸化膜１５２を形成せずに犠牲酸化膜１５１を形成してもよいし、図示しないマスクなどを用いることにより酸化膜１５５を形成せずに酸化膜１５４を形成してもよい。この場合、厚膜ゲート酸化膜１６１は、酸化膜１３３を含むが、酸化膜１５２及び酸化膜１５５のいずれも含まない。この場合、図９の工程では、所望の厚さと等しい厚さの酸化膜１３３が形成される。
【００５３】
＜実施の形態２＞
本発明の実施の形態２に係る製造方法は、実施の形態１に係る製造方法とは別の局面から、薄膜部分１４６の発生、ひいてはゲートリークの発生を抑制することが可能となっている。
【００５４】
図２１〜図２５は、本実施の形態２に係る製造方法の工程を説明するための、半導体装置の構成を示す断面図である。以下、本実施の形態２に係る製造方法で説明する構成要素のうち、以上で説明した製造方法と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００５５】
まず、図６と同様に、低圧活性領域１０３の基板主面及び高圧活性領域１０４の基板主面上にそれぞれ下敷酸化膜１０５及び下敷酸化膜１０６が形成されたシリコン基板１０１を準備する。
【００５６】
それから、図２１に示すように、低圧活性領域１０３及び高圧活性領域１０４からそれぞれ下敷酸化膜１０５及び下敷酸化膜１０６をウェットエッチングによって除去する。
【００５７】
次に、図２２に示すように、低圧活性領域１０３の基板主面上に比較的薄い酸化膜２０１を形成するとともに、高圧活性領域１０４の基板主面上に比較的薄い酸化膜２０２を形成する。
【００５８】
その後、フォトリソグラフィー工程などを用いて、レジストなどのマスク（図示せず）を形成する。そして、図２３に示すように、低圧活性領域１０３の酸化膜２０１上に、窒化膜カバー２０３を形成する。それから、図２３に示すように、低圧活性領域１０３の窒化膜カバー２０３上に酸化膜２０４を形成するとともに、高圧活性領域１０４の酸化膜２０２上に酸化膜２０５を形成する。ここで、酸化膜は、窒化膜上に形成され難いので、酸化膜２０４は酸化膜２０５よりも薄い。
【００５９】
次に、図２４に示すように、レジスト２０６をシリコン基板１０１上に塗布してから、露光及び現像処理を行うことにより、低圧活性領域１０３を含む領域を露出する開口を形成する。そして、形成されたレジスト２０６をマスクとして用い、低圧活性領域１０３から酸化膜２０４及び窒化膜カバー２０３をドライエッチングによって除去するが、酸化膜２０１は残す。
【００６０】
その後、図２５に示すように、レジスト２０６を除去する。以上により、低圧活性領域１０３には、酸化膜２０１を含む薄膜ゲート酸化膜２２０が形成され、高圧活性領域１０４には、酸化膜２０２及び酸化膜２０５を含む厚膜ゲート酸化膜２２１が形成される。
【００６１】
＜実施の形態２のまとめ＞
以上のような本実施の形態２に係る製造方法によれば、ウェットエッチングによるオーバーエッチングの対象は、比較的薄い下敷酸化膜１０５のみである。このため、図３の比較的厚い酸化膜１０７を除去するレジストマスクフローよりも、オーバーエッチ量を減らすことができるので、低圧活性領域１０３近傍のＬＯＣＯＳ１０２の膜損失を抑制することできる。また、図２３の酸化膜２０５の形成時に窒化膜カバー２０３からシリコン基板１０１中に窒素（Ｎ）が拡散するが、そのときには既に薄膜ゲート酸化膜２２０となる酸化膜２０１が形成されているので、図１１の薄膜部分１４６の発生を抑制することができる。
【００６２】
＜実施の形態３＞
本発明の実施の形態３に係る製造方法は、実施の形態１に係る製造方法とは別の局面から、薄膜部分１４６の発生、ひいてはゲートリークの発生を抑制することが可能となっている。
【００６３】
図２６〜図２８は、本実施の形態３に係る製造方法の工程を説明するための、半導体装置の構成を示す断面図である。以下、本実施の形態３に係る製造方法で説明する構成要素のうち、以上で説明した製造方法と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００６４】
まず、実施の形態２に係る製造方法のうち図６、図２１及び図２２の工程と同じ工程を行う。図２２の工程の後、フォトリソグラフィー工程などを用いて、レジストなどのマスク（図示せず）を形成する。そして、図２６に示すように、低圧活性領域１０３の酸化膜２０１上に、ポリシリコン電極３０１を形成する。
【００６５】
それから、図２７に示すように、低圧活性領域１０３のポリシリコン電極３０１上に酸化膜３０２を形成するとともに、高圧活性領域１０４の酸化膜２０２上に酸化膜３０３を形成する。
【００６６】
その後、フォトリソグラフィー工程などを用いて、レジストなどのマスク（図示せず）を形成する。そして、図２８に示すように、高圧活性領域１０４の酸化膜３０３上に、ポリシリコン電極３０４を形成する。以上により、低圧活性領域１０３には、酸化膜２０１を含む薄膜ゲート酸化膜３２０が形成され、高圧活性領域１０４には、酸化膜２０２及び酸化膜３０３を含む厚膜ゲート酸化膜３２１が形成される。
【００６７】
＜実施の形態３のまとめ＞
以上のような本実施の形態３に係る製造方法によれば、ウェットエッチングによるオーバーエッチングの対象は、比較的薄い下敷酸化膜１０５のみである。このため、図３の比較的厚い酸化膜１０７を除去するレジストマスクフローよりも、オーバーエッチ量を減らすことができるので、低圧活性領域１０３近傍のＬＯＣＯＳ１０２の膜損失を抑制することできる。また、窒化膜カバーが形成されていないので、シリコン基板１０１中に窒素（Ｎ）が拡散しない。このため、図１１の薄膜部分１４６の発生を抑制することができる。
【００６８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００６９】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７０】
１０１  シリコン基板、１０３  低圧活性領域、１０４  高圧活性領域、１０５，１０６  下敷酸化膜、１３１  窒化膜カバー、１３２，１３３，１５２，１５４，１５５  酸化膜、１３４，１５３  レジスト、１５１  犠牲酸化膜、１６０  薄膜ゲート酸化膜、１６１  厚膜ゲート酸化膜。
【図１】
2018003048.tif 000003
【図２】
2018003048.tif 000004
【図３】
2018003048.tif 000005
【図４】
2018003048.tif 000006
【図５】
2018003048.tif 000007
【図６】
2018003048.tif 000008
【図７】
2018003048.tif 000009
【図８】
2018003048.tif 000010
【図９】
2018003048.tif 000011
【図１０】
2018003048.tif 000012
【図１１】
2018003048.tif 000013
【図１２】
2018003048.tif 000014
【図１３】
2018003048.tif 000015
【図１４】
2018003048.tif 000016
【図１５】
2018003048.tif 000017
【図１６】
2018003048.tif 000018
【図１７】
2018003048.tif 000019
【図１８】
2018003048.tif 000020
【図１９】
2018003048.tif 000021
【図２０】
2018003048.tif 000022
【図２１】
2018003048.tif 000023
【図２２】
2018003048.tif 000024
【図２３】
2018003048.tif 000025
【図２４】
2018003048.tif 000026
【図２５】
2018003048.tif 000027
【図２６】
2018003048.tif 000028
【図２７】
2018003048.tif 000029
【図２８】
2018003048.tif 000030
【国際調査報告】
2018003048.tif 000031
2018003048.tif 000032
2018003048.tif 000033
2018003048.tif 000034