(57)【要約】  本発明は、キャパシタ内蔵基板の製造方法であって、キャパシタ内蔵コア絶縁フィルムを作製する工程と、キャパシタ内蔵コア絶縁フィルムの両主面に、ビルドアップ層を積層する工程とを含み、上記キャパシタ内蔵コア絶縁フィルムが、第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、第１金属層および第２金属層が、絶縁層を介して対向するように配置され、キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されていることを特徴とする、キャパシタ内蔵基板の製造方法を提供する。
2017026195.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ内蔵基板の製造方法であって、
キャパシタ内蔵コア絶縁フィルムを作製する工程と、
キャパシタ内蔵コア絶縁フィルムの両主面に、ビルドアップ層を積層する工程と
を含み、
前記キャパシタ内蔵コア絶縁フィルムが、
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている
ことを特徴とする、キャパシタ内蔵基板の製造方法。
【請求項２】
キャパシタ内蔵基板の製造方法であって、
キャパシタ内蔵層間絶縁フィルムを作製する工程と、
コア絶縁フィルム上に、ビルドアップ層としてキャパシタ内蔵層間絶縁フィルムを積層する工程と
を含み、
前記キャパシタ内蔵層間絶縁フィルムが、
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている
ことを特徴とする、キャパシタ内蔵基板の製造方法。
【請求項３】
内蔵されるキャパシタが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るキャパシタである、請求項１または２に記載のキャパシタ内蔵基板の製造方法。
【請求項４】
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている、キャパシタ内蔵コア絶縁フィルム。
【請求項５】
内蔵されるキャパシタが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るキャパシタである、請求項４に記載のキャパシタ内蔵コア絶縁フィルム。
【請求項６】
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている、キャパシタ内蔵層間絶縁フィルム。
【請求項７】
内蔵されるキャパシタが、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るキャパシタである、請求項６に記載のキャパシタ内蔵層間絶縁フィルム。
【請求項８】
請求項４または５に記載のキャパシタ内蔵コア絶縁フィルム、または請求項６または７に記載のキャパシタ内蔵層間絶縁フィルムの主面の両方または一方に、保護フィルムまたは支持フィルムを有するフィルム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ内蔵基板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高密度実装化に伴って、電子部品の小型化および複合化が求められている。しかしながら、電子部品の基板への実装は、基板上に表面実装することにより行われることが一般的であり、このような実装方法では、基板上の面積は限られていることから、高密度実装に限界があった。【０００３】
上記の問題に対して、基板内部に電子部品を内蔵することにより、基板により多くの電子部品を実装する技術が知られている。例えば、非特許文献１では、上部回路基板および下部回路基板を準備し、これらの表面に半導体素子等の電子部品を表面実装し、得られた上部回路基板および下部回路基板の部品実装面を内側にして、これらの間にコンポジット材料を配置して、熱プレスによってこれらをはり合わせることにより、内蔵基板を製造している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】白石司ら，「部品内蔵基板の実用化開発」, Matsushita Technical Journal, Vol.54, No.1, PP.8-12, 2008
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献１における内蔵基板の製造方法は、
（１）上部回路基板および下部回路基板を作製する工程；
（２）表面実装技術により、上部回路基板および下部回路基板への電子部品を実装する工程；および
（３）上部および下部の電子部品実装回路基板とコンポジット材料を重ねて熱圧着する工程
を含む。上記の方法では、１つの内蔵基板を作製するために、２枚の回路基板の各々に対して、電子部品を実装する工程が必要になる。即ち、工程（１）と工程（２）を２回繰り返す必要があり、工程が煩雑になる。さらに、工程（１）および工程（３）は、基板製造工程であり、互いに繋がりのよい工程であるが、その間の工程（２）が電子部品の実装工程であり、基板製造工程とは設備が全く異なることから、製造方法全体としての繋がりが悪くなる。従って、非特許文献１の方法では、製造に要する時間が長くなり、また、製造に要するコストが高くなる。【０００６】
本発明の目的は、製造工程の繋がりがよく、簡便なキャパシタ内蔵基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者らは、上記問題を解消すべく鋭意検討した結果、キャパシタを各回路基板上に表面実装するのではなく、別途キャパシタを内蔵した絶縁フィルムを製造し、これを回路基板と積層することにより、簡便かつ製造工程の繋がりよく、キャパシタ内蔵基板を作製できることを見出した。【０００８】
本発明の第１の要旨によれば、キャパシタ内蔵基板の製造方法であって、
キャパシタ内蔵コア絶縁フィルムを作製する工程と、
キャパシタ内蔵コア絶縁フィルムの両主面に、ビルドアップ層を積層する工程と
を含み、
上記キャパシタ内蔵コア絶縁フィルムが、
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている
ことを特徴とする、キャパシタ内蔵基板の製造方法が提供される。【０００９】
本発明の第２の要旨によれば、キャパシタ内蔵基板の製造方法であって、
キャパシタ内蔵層間絶縁フィルムを作製する工程と、
コア絶縁フィルム上に、ビルドアップ層としてキャパシタ内蔵層間絶縁フィルムを積層する工程と
を含み、
上記キャパシタ内蔵層間絶縁フィルムが、
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている
ことを特徴とする、キャパシタ内蔵基板の製造方法が提供される。【００１０】
本発明の第３の要旨によれば、第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている、キャパシタ内蔵コア絶縁フィルムが提供される。【００１１】
本発明の第４の要旨によれば、上記のキャパシタ内蔵コア絶縁フィルムの主面の両方または一方に、保護フィルムまたは支持フィルムを有するフィルム製品が提供される。【００１２】
本発明の第５の要旨によれば、絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている、キャパシタ内蔵層間絶縁フィルムが提供される。【００１３】
本発明の第６の要旨によれば、上記のキャパシタ内蔵層間絶縁フィルムの主面の両方または一方に、保護フィルムまたは支持フィルムを有するフィルム製品が提供される。
【発明の効果】
【００１４】
本発明によれば、キャパシタ内蔵基板の製造において、キャパシタを内蔵した絶縁フィルムを作製し、これを回路基板と貼り合わせることにより、より簡便かつ効率的にキャパシタ内蔵基板を製造することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の一の実施形態におけるキャパシタ内蔵コア絶縁フィルム１１の概略平面図である。
【図２】図２は、図１に示すキャパシタ内蔵コア絶縁フィルム１１のｘ−ｘ線に沿った概略断面図である。
【図３】図３は、本発明において用いられるキャパシタ５１の概略斜視図である。
【図４】図４は、図３のキャパシタ５１の高空隙率部の拡大図を模式的に示す図である。
【図５】図５は、本発明において用いられるキャパシタ７１の概略断面図である。
【図６】図６は、図５のキャパシタ７１の高空隙率部の拡大図を模式的に示す図である。
【図７】図７は、キャパシタ内蔵コア絶縁フィルムの製造方法を説明するための図である。
【図８】図８は、キャパシタ内蔵コア絶縁フィルムの別の製造方法を説明するための図である。
【図９】図９は、キャパシタ内蔵コア絶縁フィルムの別の製造方法を説明するための図である。
【図１０】図１０は、キャパシタ内蔵コア絶縁フィルムを用いる本発明のキャパシタ内蔵基板の製造方法を説明するための図である。
【図１１】図１１は、本発明の一の実施形態におけるキャパシタ内蔵層間絶縁フィルム４１の概略平面図である。
【図１２】図１２は、図１０に示すキャパシタ内蔵層間絶縁フィルム４１のｘ−ｘ線に沿った概略断面図である。
【図１３】図１３は、キャパシタ内蔵層間絶縁フィルムの製造方法を説明するための図である。
【図１４】図１４は、キャパシタ内蔵層間絶縁フィルムを用いる本発明のキャパシタ内蔵基板の製造方法を説明するための図である。
【発明を実施するための形態】
【００１６】
以下、本発明のキャパシタ内蔵基板の製造方法について、図面を参照しながら詳細に説明する。但し、本実施形態のキャパシタ内蔵基板等の各構成要素の形状および配置等は、図示する例に限定されない。
【００１７】
本発明の第１の製造方法は、
キャパシタ内蔵コア絶縁フィルムを作製する工程と、
キャパシタ内蔵コア絶縁フィルムの両主面に、ビルドアップ層を積層する工程と
を含み、
上記キャパシタ内蔵コア絶縁フィルムが、
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている
ことを特徴とする。
【００１８】
まず、キャパシタ内蔵コア絶縁フィルムについて説明する。
【００１９】
図１および図２に示されるように、本実施形態に用いられるキャパシタ内蔵コア絶縁フィルム１１は、概略的には、第１金属層１２および第２金属層１３と、絶縁層１４と、キャパシタ１５とを有してなる。第１金属層１２および第２金属層１３は、絶縁層１４を介して対向するように配置されている。誘電体層１６、第１キャパシタ電極１７および第２キャパシタ電極１８を有するキャパシタ１５は、絶縁層１４を貫通し、一方のキャパシタ電極（即ち、第１キャパシタ電極１７）が第１金属層１２に電気的に接続され、他方のキャパシタ電極（即ち、第２キャパシタ電極１８）が第２金属層１３に電気的に接続されるように配置されている。
【００２０】
上記第１金属層１２および第２金属層１３は、キャパシタ１５と、キャパシタ内蔵コア絶縁フィルム１１に張り合わされる回路基板とを電気的に接続するように機能する。第１金属層１２および第２金属層１３は、絶縁層１４の全面を覆うように存在してもよいが、一部にのみ存在し、配線として機能してもよい。
【００２１】
第１金属層１２および第２金属層１３を構成する材料としては、特に限定されないが、例えば、Ａｕ、Ｐｂ、Ｐｄ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｕ等が挙げられる。第１金属層１２および第２金属層１３を構成する材料は、同じであっても、異なっていてもよい。第１金属層１２および第２金属層１３を構成する材料は、好ましくは、Ｃｕである。
【００２２】
第１金属層１２および第２金属層１３の厚みは、特に限定されないが、例えば、１μｍ以上１００μｍ以下であり、好ましくは５μｍ以上５０μｍ以下、例えば１０μｍ以上３０μｍ以下であり得る。
【００２３】
上記絶縁層１４を構成する材料としては、絶縁性であれば特に限定されないが、エポキシ樹脂、ポリイミド系樹脂、フッ素系樹脂、各種ガラス材料、セラミック材料等が挙げられる。後にキャパシタ内蔵コア絶縁フィルムと回路基板とを熱圧着する場合、耐熱性を有する樹脂が好ましい。これらの絶縁性材料は、Ｓｉフィラー等のフィラーを含んでいてもよい。
【００２４】
絶縁層１４の厚みは、内蔵されるキャパシタの大きさに応じて適宜設定することができる。
【００２５】
上記キャパシタ１５は、特に限定されず、種々のタイプのキャパシタを用いることができる。
【００２６】
好ましい態様において、キャパシタは、導電性多孔基材と、導電性多孔基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るキャパシタである。このようなキャパシタは、基材の表面積が大きく、大きな静電容量を得ることができる点で有利である。
【００２７】
一の態様において、上記キャパシタは、図３および図４に示されるキャパシタ５１であり得る。図３は、キャパシタ５１の概略断面図（ただし、簡単のために、誘電体層５５および上部電極５６は図示していない）を示し、図４は、キャパシタ５１の高空隙率部の拡大図を模式的に示す。図３および図４に示されるように、キャパシタ５１は、略直方体形状を有しており、概略的には、中央部に高空隙率部５２を有し、側面部に低空隙率部５３を有して成る導電性多孔基材５４と、この上に形成された誘電体層５５と、誘電体層５５上に形成された上部電極５６と、これらの上に、上部電極５６と電気的に接続するように形成された配線電極５７と、さらにこれらの上に形成された保護層５８とを有して成る。導電性多孔基材５４の側面には、対向するように第１キャパシタ電極５９および第２キャパシタ電極６０が設けられている。第１キャパシタ電極５９は導電性多孔基材５４に電気的に接続されており、第２キャパシタ電極６０は、配線電極５７を介して上部電極５６に電気的に接続されている。上部電極５６と、導電性多孔基材５４の高空隙率部５２とは、誘電体層５５を介して向かい合っている。それぞれ、第１キャパシタ電極５９および第２キャパシタ電極６０を介して、導電性多孔基材５４および上部電極５６に通電すると、誘電体層５５に電荷を蓄積することができる。
【００２８】
このようなキャパシタは、図４に示すように導電性多孔基材の両主面に多孔部（高空隙率部）を有し得るので、より大きな静電容量を得ることができる。
【００２９】
別の態様において、上記キャパシタは、図５および図６に示されるキャパシタ７１であり得る。図５は、キャパシタ７１の概略断面図（ただし、簡単のために、細孔は図示していない）を示し、図６は、キャパシタ７１の高空隙率部の拡大図を模式的に示す。  図５および図６に示されるように、キャパシタ７１は、略直方体形状を有しており、概略的には、導電性多孔基材７４と、導電性多孔基材７４上に形成された誘電体層７５と、誘電体層７５上に形成された上部電極７６とを有して成る。導電性多孔基材７４は、一方の主面側に相対的に空隙率が高い高空隙率部７２と、相対的に空隙率が低い低空隙率部７３を有する。高空隙率部７２は、導電性多孔基材７４の第１主面（図面上側の主面）の中央部に位置し、その周囲には、低空隙率部７３が位置している。つまり、低空隙率部７３は、高空隙率部７２を囲んでいる。高空隙率部７２は、多孔構造を有しており、即ち、多孔部である。また、導電性多孔基材７４は、他方の主面（第２主面；図面下側の主面）側に支持部７７を有する。即ち、高空隙率部７２および低空隙率部７３は導電性多孔基材７４の第１主面を構成し、支持部７７は導電性多孔基材７４の第２主面を構成する。図５において、第１主面は、導電性多孔基材７４の上面であり、第２主面は、導電性多孔基材７４の下面である。キャパシタ７１の末端部において、誘電体層７５と上部電極７６の間には絶縁部８２が存在する。キャパシタ７１は、上部電極７６上に第１キャパシタ電極７９、および導電性多孔基材７４の支持部７７側の主面上に第２キャパシタ電極８０を備える。キャパシタ７１において、第１キャパシタ電極７９と上部電極７６とは電気的に接続されており、第２キャパシタ電極８０は、導電性多孔基材７４の第２主面に電気的に接続されている。上部電極７６と、導電性多孔基材７４の高空隙率部７２は、誘電体層７５を介して向かい合っており、上部電極７６と導電性多孔基材７４に通電すると、誘電体層７５に電荷を蓄積することができる。
【００３０】
キャパシタ７１は、キャパシタの上主面および下主面にキャパシタ電極を有するので、フィルムに内蔵する際に、フィルムと同方向に（即ち、フィルムの主面とキャパシタの主面とを平行に）配置することができるので、低背化の観点から有利である。
【００３１】
上記導電性多孔基材は、多孔構造を有し、表面が導電性であれば、その材料および構成は限定されない。例えば、導電性多孔基材としては、多孔質金属基材、または、多孔質シリカ材料、多孔質炭素材料もしくは多孔質セラミック焼結体の表面に導電性の層を形成した基材等が挙げられる。好ましい態様において、導電性多孔基材は、多孔質金属基材である。
【００３２】
上記多孔質金属基材を構成する金属としては、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、多孔質金属基材は、アルミニウム多孔基材である。
【００３３】
上記導電性多孔基材は、高空隙率部（即ち、多孔部）を有し、さらに低空隙率部および支持部を有していてもよい。
【００３４】
本明細書において、「空隙率」とは、導電性多孔基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記多孔部の空隙は、キャパシタを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
【００３５】
まず、多孔金属基材を、ＦＩＢ（収束イオンビーム：Focused Ion Beam）マイクロサンプリング法で加工し６０ｎｍ以下の厚みの薄片試料に加工する。この薄片試料の所定の領域（３μｍ×３μｍ）を、ＳＴＥＭ（走査透過型電子顕微鏡：Scanning Transmission Electron Microscope）−ＥＤＳ（エネルギー分散型Ｘ線分析：Energy dispersive X-ray spectrometry）マッピング分析で測定する。マッピング測定視野内において、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。この測定を任意の３箇所で行い、測定値の平均値を空隙率とする。
空隙率（％）＝（（測定面積−基材の金属が存在する面積）／測定面積）×１００
【００３６】
本明細書において、「高空隙率部」とは、導電性多孔基材の支持部および低空隙率部よりも空隙率が高い部分を意味する。
【００３７】
上記高空隙率部は、多孔構造を有する。多孔構造を有する高空隙率部は、導電性多孔基材の比表面積を大きくし、キャパシタの静電容量をより大きくする。
【００３８】
高空隙率部の空隙率は、比表面積を大きくして、キャパシタの静電容量をより大きくする観点から、好ましくは２０％以上、より好ましくは３０％以上、さらにより好ましくは３５％以上であり得る。また、機械的強度を確保する観点から、９０％以下が好ましく、８０％以下がより好ましい。
【００３９】
高空隙率部は、特に限定されないが、好ましくは３０倍以上１０，０００倍以下、より好ましくは５０倍以上５，０００倍以下、例えば２００倍以上６００倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、ＢＥＴ比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
【００４０】
また、拡面率は、次の方法でも求めることができる。上記の試料の断面（厚み方向にカットして得られる断面）のＳＴＥＭ（走査透過型電子顕微鏡）画像を、幅Ｘで厚み（高さ）Ｔ方向全体にわたって撮影する（一度に撮影できない場合は、複数の画像を連結してもよい）。得られた幅Ｘ高さＴの断面の細孔表面の総経路長Ｌ（細孔表面の合計の長さ）を測定する。ここで、上記幅Ｘ高さＴの断面を一の側面とし、多孔基材表面を一の底面とする正四角柱領域における細孔表面の総経路長は、ＬＸとなる。また、この正四角柱の底面積はＸ２となる。従って、拡面率は、ＬＸ／Ｘ２＝Ｌ／Ｘとして求めることができる。
【００４１】
本明細書において、「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部分を意味する。好ましくは、低空隙率部の空隙率は、高空隙率部の空隙率よりも低く、支持部の空隙率以上である。
【００４２】
低空隙率部の空隙率は、好ましくは２０％以下、より好ましくは１０％以下である。また、低空隙率部は、空隙率が０％であってもよい。即ち、低空隙率部は、多孔構造を有していても、有していなくてもよい。低空隙率部の空隙率が低いほど、キャパシタの機械的強度が向上する。
【００４３】
尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。  
【００４４】
本発明において、導電性多孔基材の高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、導電性多孔基材の一方の主面は、高空隙率部のみからなってもよい。また、高空隙率部と低空隙率部の比率を調整することにより、キャパシタの静電容量を制御することができる。
【００４５】
上記高空隙率部の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば１０μｍ以上、好ましくは３０μｍ以上であり、好ましくは１０００μｍ以下、より好ましくは３００μｍ以下、さらに好ましくは５０μｍ以下であってもよい。
【００４６】
導電性多孔基材の支持部の空隙率は、支持体としての機能を発揮するためにより小さいことが好ましく、具体的には１０％以下であることが好ましく、実質的に空隙が存在しないことがより好ましい。
【００４７】
上記支持部の厚みは、特に限定されないが、キャパシタの機械的強度を高めるために、１０μｍ以上であることが好ましく、例えば３０μｍ以上、５０μｍ以上または１００μｍ以上であり得る。また、キャパシタの低背化の観点からは、１０００μｍ以下であることが好ましく、例えば５００μｍ以下または１００μｍ以下であり得る。
【００４８】
上記導電性多孔基材の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば２０μｍ以上、好ましくは３０μｍ以上であり、例えば１０００μｍ以下、好ましくは１００μｍ以下、より好ましくは７０μｍ以下、さらに好ましくは５０μｍ以下であってもよい。
【００４９】
導電性多孔基材の製造方法は、特に限定されない。例えば、導電性多孔基材は、適当な金属材料を、多孔構造を形成する方法、多孔構造を潰す（埋める）方法、または多孔構造部分を除去する方法、あるいはこれらを組み合わせた方法で処理することにより製造することができる。
【００５０】
導電性多孔基材を製造するための金属材料は、多孔質金属材料（例えば、エッチド箔）、または多孔構造を有しない金属材料（例えば、金属箔）、あるいはこれらの材料を組み合わせた材料であり得る。組み合わせる方法は、特に限定されず、例えば、溶接または導電性接着剤等により貼り合わせる方法が挙げられる。
【００５１】
多孔構造を形成する方法としては、特に限定されないが、好ましくはエッチング処理、例えば直流または交流エッチング処理が挙げられる。
【００５２】
多孔構造を潰す（埋める）方法としては、特に限定されないが、例えば、レーザー照射等により金属を溶融させて孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
【００５３】
多孔構造部分を除去する方法としては、特に限定されないが、例えば、ダイサー加工や、アブレーション加工が挙げられる。
【００５４】
一の方法において、導電性多孔基材は、多孔質金属材料を準備し、この多孔質金属基材の支持部および低空隙率部に対応する箇所の孔を潰す（埋める）ことによって製造することができる。
【００５５】
支持部および低空隙率部は、同時に形成する必要はなく、別個に形成してもよい。例えば、まず、多孔金属基材の支持部に対応する箇所を処理して、支持部を形成し、次いで、低空隙率部に対応する箇所を処理して、低空隙率部を形成してもよい。
【００５６】
別の方法において、導電性多孔基材は、多孔構造を有しない金属基材（例えば、金属箔）の高空隙率部に対応する箇所を処理して、多孔構造を形成することにより製造することができる。
【００５７】
さらに別の方法において、低空隙率部を有しない導電性多孔基材は、多孔質金属材料の支持部に対応する箇所の孔を潰し、次いで、低空隙率部に対応する箇所を除去することにより製造することができる。
【００５８】
本発明で用いられるキャパシタにおいて、高空隙率部上には、誘電体層が形成されている。
【００５９】
上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは０より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
【００６０】
誘電体層の厚みは、特に限定されないが、例えば５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上５０ｎｍ以下がより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
【００６１】
上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積（ＰＬＤ：Pulsed Laser Deposition）法等により形成される。多孔部材の細孔の細部にまでより均質で緻密な膜を形成できることから、ＡＬＤ法がより好ましい。
【００６２】
一の態様において（例えば、キャパシタ７１において）、誘電体層の末端部には、絶縁部が設けられている。絶縁部を設置することにより、その上に設置される上部電極と導電性多孔基材間での短絡（ショート）を防止することができる。
【００６３】
尚、キャパシタ７１においては、絶縁部は、低空隙率部上の全体に存在するが、これに限定されず、低空隙率部の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
【００６４】
また、キャパシタ７１においては、絶縁部は、誘電体層と上部電極の間に位置しているが、これに限定されない。絶縁部は、導電性多孔基材と上部電極の間に位置していればよく、例えば低空隙率部と誘電体層の間に位置していてもよい。
【００６５】
絶縁部を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
【００６６】
絶縁部の厚みは、特に限定されないが、端面放電をより確実に防止する観点から、１μｍ以上であることが好ましく、例えば５μｍ以上または１０μｍ以上であり得る。また、キャパシタの低背化の観点からは、１００μｍ以下であることが好ましく、例えば５０μｍ以下または２０μｍ以下であり得る。
【００６７】
尚、本発明に用いられるキャパシタにおいて、絶縁部は必須の要素ではなく、存在しなくてもよい。
【００６８】
上記誘電体層上には、上部電極が形成されている。
【００６９】
上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属窒化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４−エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
【００７０】
上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
【００７１】
上部電極は、ＡＬＤ法により形成してもよい。ＡＬＤ法を用いることにより、キャパシタの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ−Ｇｅｌ法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性材料、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い静電容量密度および低い等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を得ることができる。
【００７２】
なお、上部電極を形成後、上部電極がキャパシタ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
【００７３】
一の態様において、上部電極と電気的に接続するように、第１キャパシタ電極が形成され、導電性多孔基材と電気的に接続するように第２キャパシタ電極が形成されていてもよい。
【００７４】
上記キャパシタ電極を構成する材料は、特に限定されないが、例えば、Ａｕ、Ｐｂ、Ｐｄ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｕ等の金属および合金、ならびに導電性高分子などが挙げられる。第１キャパシタ電極の形成方法は、特に限定されず、例えばＣＶＤ法、電解めっき、無電解めっき、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ等が好ましい。
【００７５】
尚、上記キャパシタ電極は、設置箇所、大きさ等は特に限定されず、各面の一部のみに、任意の形状および大きさで設置することができる。また、上記第１キャパシタ電極および第２キャパシタ電極は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極が第１キャパシタ電極としても機能し、導電性基材が第２キャパシタ電極として機能してもよい。つまり、上部電極と導電性多孔基材とが一対の電極として機能してもよい。この場合、上部電極がアノードとして機能し、導電性多孔基材がカソードとして機能してもよい。あるいは、上部電極がカソードとして機能し、導電性多孔基材がアノードとして機能してもよい。
【００７６】
上記したキャパシタ５１およびキャパシタ７１は、略直方体形状であるが、本発明に用いられるキャパシタはこれに限定されない。キャパシタは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
【００７７】
また、本発明に用いられるキャパシタは、種々の改変が可能である。
【００７８】
例えば、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、キャパシタの側面等に、保護層を有していてもよい。
【００７９】
次に、キャパシタ内蔵コア絶縁フィルムの製造方法について説明する。
【００８０】
一の態様において、キャパシタ内蔵コア絶縁フィルム１１は、
表面に粘着材２１が塗布された支持フィルム２２を準備し、
粘着材上にキャパシタ１５を、第２キャパシタ電極１８が粘着材に接するように配置し（図７（ａ））、
フィルム上に絶縁性材料を、キャパシタ１５が完全に絶縁性材料（絶縁層１４）に埋まるように供給し、次いで硬化させ（図７（ｂ））、
絶縁層１４の表面を研磨して、キャパシタ１５の第１キャパシタ電極１７を絶縁層１４の上面（図中上の面）から露出させ（図７（ｃ））、
絶縁層１４の上面および第１キャパシタ電極１７の露出面上に、第１金属層１２を形成し（図７（ｄ））、
粘着材２１および支持フィルム２２を除去し（図７（ｅ））、
絶縁層１４の下面（図中下の面）に、第２金属層１３を形成する（図７（ｆ））
ことにより、製造することができる。
【００８１】
上記粘着材２１は、後に除去することが可能であれば特に限定されないが、感温性粘着材（例えば、インテリマー（登録商標）テープ）が好ましい。
【００８２】
上記支持フィルム２２は、特に限定されないが、樹脂フィルム、例えばポリエチレンテレフタラート（ＰＥＴ）フィルム等が好ましい。
【００８３】
絶縁層用の絶縁性材料の供給は、特に限定されないが、ディスペンサ、スクリーン印刷、インクジェット等を用いて行われる。
【００８４】
第１金属層１２および第２金属層１３の形成方法は、特に限定されず、例えば電解めっき、無電解めっき、ＣＶＤ法、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっきまたは無電解めっきが好ましい。また、別法として、別途金属箔を形成し、それを接着剤、例えば導電性接着剤を用いて、あるいは圧着等により、絶縁層に貼り付けてもよい。
【００８５】
別の態様において、キャパシタ内蔵コア絶縁フィルム１１は、
表面に粘着材２１が塗布された支持フィルム２２を準備し、
粘着材２１上に第２金属層１３を形成し、
第２金属層１３上に、はんだ２３を塗布し（図８（ａ））、
はんだ２３上に、キャパシタ１５を、第２キャパシタ電極１８がはんだ２３に接するように配置して、リフロー処理し（図８（ｂ））、
フィルム上に絶縁性材料を、キャパシタ１５が完全に絶縁性材料（絶縁層１４）に埋まるように供給し、次いで硬化させ（図８（ｃ））、
絶縁層１４の表面を研磨して、キャパシタ１５の第１キャパシタ電極１７を絶縁層１４の上面（図中上の面）から露出させ（図８（ｄ））、
絶縁層１４の上面および第１キャパシタ電極１７の露出面上に、第１金属層１２を形成し（図８（ｅ））、
粘着材２１および支持フィルム２２を除去する（図８（ｆ））、
ことにより、製造することができる。
【００８６】
粘着材２１上に第２金属層１３を形成する方法としては、特に限定されず、例えば電解めっき、無電解めっき、ＣＶＤ法、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができる。また、別法として、別途金属箔を形成し、それを導電性接着剤を用いて、あるいは圧着等により、絶縁層に貼り付けてもよい。
【００８７】
はんだ材料としては、特に限定されないが、ＳｎＡｇ系、ＳｎＣｕ系、ＳｎＳｂ系、ＳｎＢｉ系等のＰｂフリーはんだ、またはＳｎ−３７Ｐｂ等のＰｂ入りはんだが挙げられる。
【００８８】
さらに別の態様において、キャパシタ内蔵コア絶縁フィルム１１は、
表面に粘着材２１が塗布された支持フィルム２２を準備し、
粘着材２１上に第２金属層１３を形成し、さらにその上にスズ層（Ｓｎ層またはＳｎとＡｇ、Ｂｉ、ＣｕもしくはＩｎの合金層）２４を形成し（図９（ａ））、
スズ層２４上にフラックス２５を塗布し（図９（ｂ））、
フラックス層２５上に、キャパシタ１５を、第２キャパシタ電極１８がフラックス層２５に接するように配置して、リフロー処理し（図９（ｃ））、
フィルム上に絶縁性材料を、キャパシタ１５が完全に絶縁性材料（絶縁層１４）に埋まるように供給し、次いで硬化させ（図９（ｄ））、
絶縁層１４の表面を研磨して、キャパシタ１５の第１キャパシタ電極１７を絶縁層１４の上面（図中上の面）から露出させ（図９（ｅ））、
絶縁層１４の上面および第１キャパシタ電極１７の露出面上に、第１金属層１２を形成し（図９（ｆ））、
粘着材２１および支持フィルム２２を除去する（図９（ｇ））、
ことにより、製造することができる。
【００８９】
フラックスは、はんだ付け用のフラックスであれば特に限定されず、好ましくはロジン系フラックス等が用いられる。フラックスの塗布は、特に限定されないが、ディスペンサ、スクリーン印刷、インクジェット等を用いて行われる。
【００９０】
本発明のキャパシタ内蔵基板の製造方法において、キャパシタ内蔵コア絶縁フィルムを得た後、キャパシタ内蔵コア絶縁フィルムの両主面に、ビルドアップ層を積層する。
【００９１】
例えば、図１０（ａ）〜（ｂ）に示されるように、キャパシタ内蔵コア絶縁フィルム１１と、ビルドアップ層３４を準備する。キャパシタ内蔵コア絶縁フィルム１１の各主面上に、ビルドアップ層３４を積層する。次いで、ビルドアップ層３４を熱硬化し、レーザー等によりビアホールを形成して、ビアホールにめっき（電解めっきまたは無電解めっき）等でビアホールを埋めて適宜ビア３５を形成する。次いで、ビルドアップ層３４上に、サブトラクティブ法、セミアディティブ法等により配線パターン３７を形成する。このようなビルドアップ層の積層工程を繰り返すことにより、図１０（ｃ）に示されるような本発明のキャパシタ内蔵基板を得ることができる。
【００９２】
上記ビルドアップ層とは、キャパシタ内蔵コア絶縁フィルムに積層するための層であり、絶縁性であれば特に限定されないが、典型的には樹脂基板、例えばエポキシ樹脂、ポリイミド系樹脂、フッ素系樹脂等が挙げられる。ビルドアップ層には、内蔵キャパシタへの導通を確保するためのビアが予め備わっていてもよい。
【００９３】
用いるキャパシタ内蔵コア絶縁フィルムおよびビルドアップ層の数および配置は、図示する例に限定されず、目的に応じて適宜設定することができる。
【００９４】
キャパシタ内蔵コア絶縁フィルムとビルドアップ層の接着方法としては、特に限定されず、接着剤を用いる方法、圧着、典型的には熱圧着を利用する方法等が挙げられる。
【００９５】
キャパシタ内蔵コア絶縁フィルムとビルドアップ層を積層した後、内蔵キャパシタまたは内部の配線との導通を確保するためのビアを形成してもよい。
【００９６】
本発明の第２の製造方法は、
キャパシタ内蔵基板の製造方法であって、
キャパシタ内蔵層間絶縁フィルムを作製する工程と、
コア絶縁フィルム上に、ビルドアップ層としてキャパシタ内蔵層間絶縁フィルムを積層する工程と
を含み、
上記キャパシタ内蔵層間絶縁フィルムが、
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている
ことを特徴とする。
【００９７】
まず、キャパシタ内蔵層間絶縁フィルムについて説明する。
【００９８】
図１１および図１２に示されるように、本実施形態に用いられるキャパシタ内蔵層間絶縁フィルム４１は、概略的には、絶縁層４２と、キャパシタ４３とを有してなる。誘電体層４４、第１キャパシタ電極４５および第２キャパシタ電極４６を有するキャパシタ４３は、絶縁層４２を貫通し、キャパシタ電極（即ち、第１キャパシタ電極４５および第２キャパシタ電極４６）が、絶縁層４２から露出するように配置される。
【００９９】
絶縁層４２および内蔵されるキャパシタ４３は、上記第１の製造方法において説明した絶縁層およびキャパシタと同じものを用いることができる。
【０１００】
次に、キャパシタ内蔵層間絶縁フィルムの製造方法について説明する。
【０１０１】
一の態様において、キャパシタ内蔵層間絶縁フィルム４１は、
表面に粘着材２１が塗布された支持フィルム２２を準備し、
粘着材上にキャパシタ４３を、第２キャパシタ電極４６が粘着材に接するように配置し（図１３（ａ））、
フィルム上に絶縁性材料を、キャパシタ４３が完全に絶縁性材料（絶縁層４２）に埋まるように供給し、次いで硬化させ（図１３（ｂ））、
絶縁層４２の表面を研磨して、キャパシタ４３の第１キャパシタ電極４５を絶縁層４２の上面（図中上の面）から露出させる（図１３（ｃ））
ことにより、製造することができる。所望により、さらに、キャパシタ内蔵層間絶縁フィルム４１上に保護フィルム２６を形成してもよい。尚、粘着材２１、支持フィルム２２および保護フィルム２６は、使用前に除去される。
【０１０２】
上記粘着材２１および支持フィルム２２としては、上記第１の製造方法において説明したものを用いることができる。
【０１０３】
保護フィルム２６としては、特に限定されないが、樹脂フィルム、例えばポリプロピレンフィルム、具体的には延伸ポリプロピレン（ＯＰＰ）フィルム等が好ましい。
【０１０４】
本発明のキャパシタ内蔵基板の第２の製造方法において、キャパシタ内蔵層間絶縁フィルムを得た後、コア絶縁フィルム上に、キャパシタ内蔵層間絶縁フィルムを積層する。この際、さらにビルドアップ層を積層してもよい。
【０１０５】
例えば、図１４（ａ）〜（ｃ）に示されるように、キャパシタ内蔵層間絶縁フィルム４１と、ビルドアップ層３４、コア絶縁フィルム３６を準備する。コア絶縁フィルム３６の一の両主面上に、サブトラクティブ法、セミアディティブ法等により配線パターン３７を形成する。次いで、一方の主面上に、支持フィルムを剥がしたキャパシタ内蔵層間絶縁フィルム４１を積層し、他方の主面上にビルドアップ層３４を積層する。ビルドアップ層を硬化し、次いで、レーザー等によりビアホールを形成して、ビアホールにめっき（電解めっきまたは無電解めっき）等でビアホールを埋めて適宜ビア３５を形成する。このような積層工程を繰り返すことにより、図１４（ｄ）に示されるような本発明のキャパシタ内蔵基板を得ることができる。
【０１０６】
用いるキャパシタ内蔵層間絶縁フィルムおよびビルドアップ層の数および配置は、図示する例に限定されず、目的に応じて適宜設定することができる。
【０１０７】
キャパシタ内蔵層間絶縁フィルム、コア絶縁フィルムおよびビルドアップ層の接着方法としては、特に限定されず、接着剤を用いる方法、圧着、典型的には熱圧着を利用する方法等が挙げられる。
【０１０８】
キャパシタ内蔵層間絶縁フィルム、コア絶縁フィルムおよびビルドアップ層を積層した後、内蔵キャパシタまたは内部の配線との導通を確保するためのビアを形成してもよい。
【０１０９】
本発明の方法によれば、基板へのキャパシタの表面実装工程がなく、基板製造工程と、基板積層工程を連続して行うことができるので、製造全体の工程の繋がりがよく、また、製造工程が短くなる。従って、低コスト化および製品の高品質化が可能となる。また、キャパシタ内蔵層間絶縁フィルムを用いる第２の製造方法によれば、キャパシタを基板表面近くに配置できるので、キャパシタ内蔵基板の表面に実装するＩＣ部品との配線長が短くなり、電子機器の電気特性が向上する。
【０１１０】
上記した第１のキャパシタ内蔵基板製造方法および第２のキャパシタ内蔵基板製造方法は、それぞれ、キャパシタ内蔵コア絶縁フィルムおよびキャパシタ内蔵層間絶縁フィルムを用いることにより、達成される。
【０１１１】
従って、本発明は、
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている、キャパシタ内蔵コア絶縁フィルムをも提供する。
【０１１２】
さらに、本発明は、
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている、キャパシタ内蔵層間絶縁フィルムをも提供する。
【０１１３】
上記のキャパシタ内蔵コア絶縁フィルムおよびキャパシタ内蔵層間絶縁フィルムは、薄いフィルム状であることから、取り扱いの向上および耐久性の向上させるために、主面の両方または一方に、保護フィルムまたは支持フィルムを有していてもよい。
【０１１４】
従って、本発明は、
第１金属層および第２金属層と、絶縁層と、キャパシタとを有し、
第１金属層および第２金属層が、絶縁層を介して対向するように配置され、
キャパシタが、絶縁層を貫通し、一方のキャパシタ電極が第１金属層に電気的に接続され、他方のキャパシタ電極が第２金属層に電気的に接続されるように配置されている、キャパシタ内蔵コア絶縁フィルムと、
キャパシタ内蔵コア絶縁フィルムの主面の両方または一方に、保護フィルムまたは支持フィルムと
を有するフィルム製品をも提供する。
【０１１５】
さらに、本発明は、
絶縁層およびキャパシタを有し、
キャパシタが、絶縁層を貫通し、絶縁層の両主表面からキャパシタ電極が露出するように配置されている、キャパシタ内蔵層間絶縁フィルムと、
キャパシタ内蔵層間絶縁フィルムの主面の両方または一方に、保護フィルムまたは支持フィルムと
を有するフィルム製品をも提供する。
【産業上の利用可能性】
【０１１６】
本発明のキャパシタ内蔵基板の製造方法は、各工程の繋がりがよく、短時間、低コストでキャパシタ内蔵基板を製造することができるので、種々の電子機器用の基板の製造において、好適に用いることができる。
【符号の説明】
【０１１７】
１１…キャパシタ内蔵コア絶縁フィルム；１２…第１金属層；
１３…第２金属層；１４…絶縁層；；１５…キャパシタ；
１６…誘電体層；１７…第１キャパシタ電極；１８…第２キャパシタ電極；
２１…粘着材；２２…支持フィルム；２３…はんだ；２４…スズ層；
２５…フラックス；２６…保護フィルム；
３１，３１’…キャパシタ内蔵基板；３４…ビルドアップ層；
３５…ビア；３６…コア絶縁フィルム；３７…配線パターン；
４１…キャパシタ内蔵層間絶縁フィルム；４２…絶縁層；４３…キャパシタ；
４４…誘電体層；４５…第１キャパシタ電極；４６…第２キャパシタ電極；
５１…キャパシタ；５２…高空隙率部；５３…低空隙率部；
５４…導電性多孔基材；５５…誘電体層；５６…上部電極；５７…配線電極；
５８…保護層；
５９…第１キャパシタ電極；６０…第２キャパシタ電極；
７１…キャパシタ；７２…高空隙率部；７３…低空隙率部；
７４…導電性多孔基材；７５…誘電体層；７６…上部電極；
７７…支持部；７９…第１キャパシタ電極；８０…第２キャパシタ電極
【図１】
2017026195.tif 000003
【図２】
2017026195.tif 000004
【図３】
2017026195.tif 000005
【図４】
2017026195.tif 000006
【図５】
2017026195.tif 000007
【図６】
2017026195.tif 000008
【図７】
2017026195.tif 000009
【図８】
2017026195.tif 000010
【図９】
2017026195.tif 000011
【図１０】
2017026195.tif 000012
【図１１】
2017026195.tif 000013
【図１２】
2017026195.tif 000014
【図１３】
2017026195.tif 000015
【図１４】
2017026195.tif 000016
【国際調査報告】
2017026195.tif 000017
2017026195.tif 000018
2017026195.tif 000019
2017026195.tif 000020