(57)【要約】  第１伝送線路（３ａ）と第２伝送線路（３ｂ）間に、第１トランジスタ（２ａ）がオフ時にオンとなる第２トランジスタ（２ｂ）をシャント接続する。第３伝送線路（３ｃ）と第４伝送線路（３ｄ）間に、第３トランジスタ（２ｃ）がオン時にオフとなる第４トランジスタ（２ｄ）をシャント接続する。共通端子伝送線路（３ｅ）と、第１、２伝送線路（３ａ、３ｂ）と、第３、４伝送線路（３ｃ、３ｄ）を、入力信号の中心周波数にて電気長が１／４波長になるよう設定する。第１トランジスタ（２ａ）と第３トランジスタ（２ｃ）とはオンとオフとを対の動作とし、共通端子伝送線路（３ｅ）と第１伝送線路（３ａ）と第３伝送線路（３ｃ）の特性インピーダンスを周辺回路より低く設定する。
2018003007.tif 000002
【特許請求の範囲】
【請求項１】
共通端子に一端を接続した共通端子伝送線路と、
前記共通端子伝送線路の他端に一端を接続し他端を接地したインダクタと、
前記共通端子伝送線路の他端から一方の入出力端子間に直列接続された第１トランジスタと第１及び第２伝送線路と、
前記第１伝送線路と前記第２伝送線路間にシャント接続され、前記第１トランジスタがオフ時にオンとなる第２トランジスタと、
前記共通端子伝送線路の他端から他方の入出力端子間に設けられ、前記第１、２トランジスタと前記第１、２伝送線路からなる一方の回路と対称の構成である他方の回路とを備え、
前記共通端子伝送線路と前記第１、２伝送線路と、当該第１、２伝送線路と前記他方の回路で対となる第３、４の伝送線路は入力信号の中心周波数にて電気長が１／４波長に設定され、
前記第１トランジスタと、当該第１トランジスタと前記他方の回路で対となる第３トランジスタとはオンとオフとを対の動作とし、
前記共通端子伝送線路と前記第１伝送線路と前記第３伝送線路の特性インピーダンスを周辺回路より低く設定したことを特徴とする高周波スイッチ。
【請求項２】
前記第２トランジスタとグラウンド間に接続された第１容量素子と第３抵抗からなる並列回路と、
前記第２トランジスタと前記他方の回路で対となる第４トランジスタとグラウンド間に接続された第２容量素子と第４抵抗からなる並列回路とを備え、
前記第１容量素子と前記第２容量素子の容量値を、それぞれ前記第２トランジスタと前記第４トランジスタのオフ容量よりも小さな値に設定したことを特徴とする請求項１記載の高周波スイッチ。
【請求項３】
前記第１トランジスタと前記第２トランジスタと前記他方の回路で対となる第４トランジスタのゲート端子に接続された第１制御端子と、
前記第３トランジスタと前記第２トランジスタのゲート端子に接続された第２制御端子と、
前記共通端子と前記一方の入出力端子と前記他方の入出力端子とグラウンドに対して直流が印加された場合に導通しない点に接続された第３及び第４制御端子と、
前記第２トランジスタとグラウンド間に接続された第１容量素子と、
前記第４トランジスタとグラウンド間に接続された第２容量素子と、
前記共通端子と前記共通端子伝送線路間に接続された第３容量素子と、
前記インダクタとグラウンド間に接続された第４容量素子と、
前記一方の入出力端子と前記第２伝送線路間に接続された第５容量素子と、
前記他方の入出力端子と前記第４伝送線路間に接続された第６容量素子とを備え、
前記第１容量素子と前記第２容量素子の容量値を、それぞれ前記第２トランジスタと前記第４トランジスタのオフ容量よりも小さな値に設定したことを特徴とする請求項１記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信及び受信信号の径路を切替えることのできる高周波スイッチに関するものである。
【背景技術】
【０００２】
従来の高周波スイッチとして、例えば非特許文献１に示される直並列形の高周波スイッチがあった。この高周波スイッチは、共通端子ＣＯＭから入力端子ＩＮ１または入力端子ＩＮ２の経路にそれぞれ直列接続されたトランジスタＱ１及びＱ２とシャント接続されたトランジスタＱ３及びＱ４を備えた構成である。この構成では、入力端子ＩＮ１−共通端子ＣＯＭ間を通過状態としたときに、トランジスタＱ１及びＱ４をオン状態、トランジスタＱ２及びＱ３をオフ状態とし、入力端子ＩＮ２−共通端子ＣＯＭ間を通過状態としたときにはそれぞれのトランジスタのオン／オフ状態を逆にすることで、高周波信号の経路を切り替えている。このような構成の回路は入出力経路に直列接続されたトランジスタＱ１及びＱ２のゲート幅を大きくすることで、トランジスタの飽和電流を増加させ、スイッチの耐電力を増加させることができるという特徴を持つ。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“Monolithic AlGaN/GaN HEMT SPDT switch，”IEEE 12th GaAs Symposium，pp.83-86， 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような構成で高耐電力スイッチを構成すると、耐電力を大きくするために直列接続されたトランジスタのゲート幅を大きくする必要がある。しかしながら、トランジスタのゲート幅を大きくすると、トランジスタのオフ容量及び寄生成分が増加することが問題となる。例えば、入力端子ＩＮ１−共通端子ＣＯＭ間を通過状態にするときに高耐電力特性が必要とされる場合、トランジスタＱ１のゲート幅を大きくする必要があるが、一般にゲート幅の大きいトランジスタはオフ時の容量及び寄生成分が大きいため、広帯域に整合をとることが困難となり、結果として狭帯域になってしまう。本回路は対称であるので、入力端子ＩＮ２−共通端子ＣＯＭ間に高耐電力特性が必要とされる場合においても同様の問題が生じていた。【０００５】
この発明は、上記のような問題を解決するためになされたもので、高耐電力特性と広帯域な通過特性とを実現することのできる高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る高周波スイッチは、共通端子に一端を接続した共通端子伝送線路と、共通端子伝送線路の他端に一端を接続し他端を接地したインダクタと、共通端子伝送線路の他端から一方の入出力端子間に直列接続された第１トランジスタと第１及び第２伝送線路と、第１伝送線路と第２伝送線路間にシャント接続され、第１トランジスタがオフ時にオンとなる第２トランジスタと、共通端子伝送線路の他端から他方の入出力端子間に設けられ、第１、２トランジスタと第１、２伝送線路からなる一方の回路と対称の構成である他方の回路とを備え、共通端子伝送線路と第１、２伝送線路と、第１、２伝送線路と他方の回路で対となる第３、４の伝送線路は入力信号の中心周波数にて電気長が１／４波長に設定され、第１トランジスタと、第１トランジスタと他方の回路で対となる第３トランジスタとはオンとオフとを対の動作とし、共通端子伝送線路と第１伝送線路と第３伝送線路の特性インピーダンスを周辺回路より低く設定したものである。
【発明の効果】
【０００７】
この発明に係る高周波スイッチは、共通端子伝送線路と第１、２伝送線路と、第３、４伝送線路を、入力信号の中心周波数にて電気長が１／４波長に設定し、第１トランジスタと第３トランジスタとはオンとオフとを対の動作とし、共通端子伝送線路と第１伝送線路と第３伝送線路の特性インピーダンスを周辺回路より低く設定したものである。これにより、高耐電力特性と広帯域な通過特性とを実現することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１の高周波スイッチの構成図である。
【図２】この発明の実施の形態１の高周波スイッチにおける共通端子と他方の入出力端子間を通過状態とした場合の等価回路図である。
【図３】この発明の実施の形態１の高周波スイッチにおける広帯域動作を示す説明図である。
【図４】この発明の実施の形態２の高周波スイッチの構成図である。
【図５】この発明の実施の形態２の高周波スイッチにおける共通端子と他方の入出力端子間を通過状態とした場合の等価回路図である。
【図６】この発明の実施の形態２の高周波スイッチにおける容量値に対する比帯域幅とアイソレーションとの関係を示す説明図である。
【図７】この発明の実施の形態３の高周波スイッチの構成図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による高周波スイッチの構成図である。
図示の高周波スイッチは、共通端子１ａ、一方の入出力端子１ｂ、他方の入出力端子１ｃ、第１トランジスタ２ａ、第２トランジスタ２ｂ、第３トランジスタ２ｃ、第４トランジスタ２ｄ、第５トランジスタ２ｅ、第６トランジスタ２ｆ、第１伝送線路３ａ、第２伝送線路３ｂ、第３伝送線路３ｃ、第４伝送線路３ｄ、共通端子伝送線路３ｅ、第１抵抗４ａ、第２抵抗４ｂ、インダクタ５、第１制御端子６ａ、第２制御端子６ｂを備える。
本実施の形態の高周波スイッチは、共通端子１ａと一方の入出力端子１ｂと他方の入出力端子１ｃとに対して、第１トランジスタ２ａ〜第６トランジスタ２ｆのオンオフにより、共通端子１ａから入力される信号の経路を切替え、一方の入出力端子１ｂまたは他方の入出力端子１ｃに出力する単極双投スイッチである。なお、入力される信号は逆方向の経路、つまり一方の入出力端子１ｂから入力された信号を共通端子１ａへ出力、または、他方の入出力端子１ｃから入力される信号を共通端子１ａへ出力する場合も同様の通過特性を示す。
【００１０】
第１トランジスタ２ａ〜第６トランジスタ２ｆにおけるそれぞれのゲート端子には高抵抗値の抵抗が接続されており、同抵抗を介して第１制御端子６ａ及び第２制御端子６ｂに接続されている。各トランジスタに印加する電圧は、ゲート端子にピンチオフ電圧以上の電圧を印加することによりトランジスタのドレイン・ソース間をオン状態とし、ゲート端子にピンチオフ以下の電圧を印加することにより、トランジスタのドレイン・ソース間をオフ状態とする。なお、オン状態のトランジスタは抵抗、オフ状態のトランジスタは容量としてみなすことができる。以後、これらの抵抗及び容量をトランジスタのオン抵抗及びオフ容量と呼ぶことにする。
第１伝送線路３ａ〜共通端子伝送線路３ｅはインピーダンス変換回路として動作し、入力信号の中心周波数にて電気長が１／４波長となるように設定される。また、インダクタ５は、第１トランジスタ２ａまたは第３トランジスタ２ｃのオフ容量を打ち消すため、所要中心周波数にて並列共振となるようなインダクタンスに設定する。なお、共通端子伝送線路３ｅとインダクタ５は、共通端子１ａと第１トランジスタ２ａ、第３トランジスタ２ｃ間の整合回路として設けられている。
さらに、第１抵抗４ａ及び第２抵抗４ｂはトランジスタのドレイン及びソース端子の電位を安定させるための接地抵抗として動作し、高周波信号の通過損失に影響を与えないように高抵抗値に設定する。
【００１１】
実施の形態１の高周波スイッチは、図１に示したように、共通端子１ａに共通端子伝送線路３ｅの一端側が接続されている。共通端子伝送線路３ｅの他端側にはインダクタ５の一端側が接続されインダクタ５の他端側は接地されている。共通端子伝送線路３ｅの他端側から一方の入出力端子１ｂ間には、第１トランジスタ２ａと第１伝送線路３ａと第２伝送線路３ｂが直列接続されている。第１トランジスタ２ａと第１伝送線路３ａとの間には、第１トランジスタ２ａがオン時にオフとなる第５トランジスタ２ｅがシャント接続されている。第１伝送線路３ａと第２伝送線路３ｂとの間には、第１トランジスタ２ａがオン時にオフとなる第２トランジスタ２ｂがシャント接続されている。第２伝送線路３ｂと一方の入出力端子１ｂ間には第１抵抗４ａの一端側が接続され、その他端側は接地されている。また、第１トランジスタ２ａ、第２トランジスタ２ｂ、第５トランジスタ２ｅ、第１伝送線路３ａ、第２伝送線路３ｂ、第１抵抗４ａ、第１制御端子６ａからなる一方の回路と対になる他方の回路として、第３トランジスタ２ｃ、第４トランジスタ２ｄ、第６トランジスタ２ｆ、第３伝送線路３ｃ、第４伝送線路３ｄ、第２抵抗４ｂ、第２制御端子６ｂが、共通端子伝送線路３ｅと他方の入出力端子１ｃとの間に設けられている。
【００１２】
次に、実施の形態１の高周波スイッチの動作について説明する。
図２に共通端子１ａから他方の入出力端子１ｃ間を通過状態とした場合の等価回路を示す。本動作時では、第１トランジスタ２ａ，第４トランジスタ２ｄ，第６トランジスタ２ｆは、第１制御端子６ａからピンチオフ以下の電圧が印加されてオフ状態として動作し、オフ容量２２ａ，２２ｄ，２２ｆとみなす。一方、第２トランジスタ２ｂ，第３トランジスタ２ｃ，第５トランジスタ２ｅは第２制御端子６ｂからピンチオフ電圧より大きい電圧が印加されてオン状態として動作し、オン抵抗２１ｂ，２１ｃ，２１ｅとみなすことができる。
このとき、トランジスタのオフ容量２２ａ，２２ｄ，２２ｆは入力信号の周波数にて大きなインピーダンスであり、オン抵抗２１ｂ，２１ｃ，２１ｅは十分に小さいため、共通端子１ａから入力された信号は他方の入出力端子１ｃへと出力される。
【００１３】
ここで、オン状態のトランジスタの耐電力について説明する。オン状態のトランジスタには入力電力Ｐinに対しＲＦ電流ＩＲＦが流れる。この電流値は各抵抗値が十分に小さい場合、
ＩＲＦ＝√（２Ｐin／Ｚ０）
である。
オン状態のトランジスタの最大耐電力Ｐmaxはゲート電圧０Ｖでの飽和電流値Ｉdssを用いて、Ｐmax≦Ｚ０Ｉdss２／２となる。ここで、Ｚ０は系のインピーダンスである。さらに、トランジスタの飽和電流値Ｉdssはトランジスタのゲート幅ＷＧ及び単位ゲート幅辺りの飽和電流値Ｉdss0から
Ｉdss＝Ｉdss0・ＷＧ
の関係にある。
また、トランジスタのオン抵抗Ｒonとオフ容量Ｃoffの関係は単位ゲート幅あたりのオン抵抗をＲon0、オフ容量をＣoff0とすると、ゲート幅に対して、Ｒon＝Ｒon0／ＷＧ、Ｃoff＝Ｃoff0・ＷＧとなる。
よって本構成にて耐電力を向上させるためにはトランジスタのゲート幅を大きくする必要があるが、オフ容量及びトランジスタサイズの大きさによる寄生成分が増大する。
【００１４】
そこで、本実施の形態では、共通端子伝送線路３ｅと第１伝送線路３ａと第３伝送線路３ｃの特性インピーダンスを周辺回路より低く設定することで、ゲート幅の大きなトランジスタを用いる。ここで、周辺回路とは、高周波スイッチに接続される周辺回路であり、共通端子１ａ，一方の入出力端子１ｂ，他方の入出力端子１ｃに接続される回路である。このような回路としては、例えば、増幅器、フィルタ、アンテナ、アンテナへの給電回路等であり、これらの回路は、一般的にマイクロ波回路では５０Ω系で設計されている。また、本実施の形態では、共通端子伝送線路３ｅ，第１伝送線路３ａ，第２伝送線路３ｂ，第３伝送線路３ｃ，第４伝送線路３ｄは入力信号の中心周波数にて電気長が１／４波長になるよう設定している。
【００１５】
図３に実施の形態１における広帯域回路の動作について示す。
本回路において、第３伝送線路３ｃ，第４伝送線路３ｄ及び第４トランジスタ２ｄのオフ容量２２ｄによる回路は広帯域化回路として動作する。これは第３伝送線路３ｃ及び第４伝送線路３ｄの２段のインピーダンス変成回路、さらにシャント接続された第４トランジスタ２ｄのオフ容量２２ｄにより広帯域整合回路１０１を構成し、線路の特性インピーダンス及び容量値を操作することで広帯域に整合をとることが可能となるためである。
一方で、対称的に配置した一方の入出力端子１ｂ側の第１伝送線路３ａ，第２伝送線路３ｂ及び第２トランジスタ２ｂのオン抵抗２１ｂにより構成される回路はアイソレーション回路１０２として動作する。これはオン抵抗２１ｂの抵抗値は十分に小さいため、Ａ点はほぼショートとみなすことができ、さらに第１伝送線路３ａは電気長が１／４波長に設定されているため、Ｂ点から他方の入出力端子１ｃ側を見たインピーダンスをほぼオープンとすることができるためである。従って、入力信号の流れは矢印１０３に示すように、共通端子１ａから他方の入出力端子１ｃへとなる。
このような動作であることにより、本実施の形態による高周波スイッチでは、耐電力特性を大きくするためゲート幅の大きいトランジスタを使用した場合においても広帯域な通過特性を得ることが可能となる。
【００１６】
以上説明したように、実施の形態１の高周波スイッチによれば、共通端子に一端を接続した共通端子伝送線路と、共通端子伝送線路の他端に一端を接続し他端を接地したインダクタと、共通端子伝送線路の他端から一方の入出力端子間に直列接続された第１トランジスタと第１及び第２伝送線路と、第１伝送線路と第２伝送線路間にシャント接続され、第１トランジスタがオフ時にオンとなる第２トランジスタと、共通端子伝送線路の他端から他方の入出力端子間に設けられ、第１、２トランジスタと第１、２伝送線路からなる一方の回路と対称の構成である他方の回路とを備え、共通端子伝送線路と第１、２伝送線路と、第１、２伝送線路と他方の回路で対となる第３、４の伝送線路は入力信号の中心周波数にて電気長が１／４波長に設定され、第１トランジスタと、第１トランジスタと他方の回路で対となる第３トランジスタとはオンとオフとを対の動作とし、共通端子伝送線路と第１伝送線路と第３伝送線路の特性インピーダンスを周辺回路より低く設定したので、高耐電力特性と広帯域な通過特性とを実現することができる。
【００１７】
実施の形態２．
図４は、実施の形態２による高周波スイッチの構成図である。
実施の形態２の回路構成は、実施の形態１における一方の回路において、第２トランジスタ２ｂとグラウンド間に第３抵抗４ｃと第１容量素子７ａの並列回路を接続すると共に、他方の回路において、第４トランジスタ２ｄとグラウンド間に第４抵抗４ｄと第２容量素子７ｂの並列回路を接続するようにしたものである。その他の構成は図１に示した実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。
【００１８】
第３抵抗４ｃ及び第４抵抗４ｄは、第１抵抗４ａ及び第２抵抗４ｂと同様にトランジスタのドレイン及びソース端子の電位を安定させるための接地抵抗として動作し、高周波信号の通過損失に影響を与えないように高抵抗値に設定されている。また、第１容量素子７ａと第２容量素子７ｂの容量値は、それぞれ第２トランジスタ２ｂと第４トランジスタ２ｄのオフ容量よりも小さな値に設定されている。
【００１９】
次に、実施の形態２に係る高周波スイッチの動作について説明する。
図５に共通端子１ａから他方の入出力端子１ｃ間を通過状態とした場合の等価回路を示す。実施の形態１による動作と同様に、実施の形態２においても、第１トランジスタ２ａ，第４トランジスタ２ｄ，第６トランジスタ２ｆは、第１制御端子６ａからピンチオフ以下の電圧が印加されてオフ状態として動作し、第２トランジスタ２ｂ，第３トランジスタ２ｃ，第５トランジスタ２ｅは第２制御端子６ｂからピンチオフ電圧より大きい電圧が印加されてオン状態として動作することで，共通端子１ａから入力された信号は他方の入出力端子１ｃへと出力される。
【００２０】
実施の形態２による回路構成では、第４トランジスタ２ｄのオフ容量２２ｄと第２容量素子７ｂの容量による合成容量がシャント接続される容量値となる。オフ容量２２ｄの容量値をＣoff1，第２容量素子７ｂの容量値をＣ1とおくと合成容量値Ｃtは、Ｃt＝（Ｃoff1＋Ｃ1）／（Ｃoff1×Ｃ1）となる。
ここで、トランジスタのオフ容量は前述のとおりトランジスタのゲート幅にて決定されるため、トランジスタ単体が持つ容量値だけでは小さい値に設定することが難しい。そこで、固定の容量を直列に装荷することで、合成容量としてトランジスタのオフ容量値よりも小さい値を設定することができる。よって、高周波数帯域にて動作させるように設定することが可能となる。
一方、一方の入出力端子１ｂ側の第１伝送線路３ａ及び第２伝送線路３ｂ，第２トランジスタ２ｂ，第１容量素子７ａによるアイソレーション回路は、第２トランジスタ２ｂのオン抵抗２１ｂに対して第１容量素子７ａの容量が直列に装荷されるため、本アイソレーション回路によるアイソレーション量が小さくなる。よって、本構成による通過特性は広帯域特性とアイソレーションがトランジスタのオフ容量と固定容量の比率によってトレードオフの関係となる。
【００２１】
図６に本実施の形態２による通過特性の計算例として，上記容量の比率Ｃ1／Ｃoff1に対する比帯域幅とアイソレーションの関係を示す。特性２０１が比帯域幅を、特性２０２がアイソレーションを示している。本計算結果から分かるように第２容量素子７ｂの容量値Ｃ1を小さくするほど比帯域幅を広げることができることが分かる。従って、Ｃ1／Ｃoff1＜１となる構成とすることでアイソレーションの低下を抑えつつ広帯域特性を得ることができる。
【００２２】
以上説明したように、実施の形態２の高周波スイッチによれば、第２トランジスタとグラウンド間に接続された第１容量素子と第３抵抗からなる並列回路と、第２トランジスタと他方の回路で対となる第４トランジスタとグラウンド間に接続された第２容量素子と第４抵抗からなる並列回路とを備え、第１容量素子と第２容量素子の容量値を、それぞれ第２トランジスタと第４トランジスタのオフ容量よりも小さな値に設定したので、アイソレーションの低下を抑えつつ、広帯域にすることができる。
【００２３】
実施の形態３．
図７は、実施の形態３による高周波スイッチの構成図である。
実施の形態３の高周波スイッチは、実施の形態１の高周波スイッチにおいて、第３容量素子７ｃ〜第８容量素子７ｈを、共通端子１ａと一方の入出力端子１ｂと他方の入出力端子１ｃ及びグラウンドとの間にそれぞれ接続すると共に、新たに第３及び第４制御端子６ｃ，６ｄを設け、第５抵抗４ｅ及び第６抵抗４ｆを介して回路に電圧を印加するようにしたものである。また、これに伴い、実施の形態１における第１抵抗４ａと第２抵抗４ｂは削除している。さらに、第２トランジスタ２ｂとグラウンド間に第１容量素子７ａが接続され、第４トランジスタ２ｄとグラウンド間に第２容量素子７ｂが接続されている。第３及び第４制御端子６ｃ，６ｄは、共通端子１ａと一方の入出力端子１ｂと他方の入出力端子１ｃとグラウンドに対して直流が印加された場合に導通しない点に接続されている。図示例では、第３の制御端子６ｃが第５抵抗４ｅを介して第３トランジスタ２ｃと第３伝送線路３ｃとの接続点に、第４の制御端子６ｄが第６抵抗４ｆを介して第１トランジスタ２ａと第１伝送線路３ａとの接続点に接続されている。
【００２４】
第３容量素子７ｃは共通端子１ａと共通端子伝送線路３ｅ間に接続されている。第４容量素子７ｄは、インダクタ５とグラウンド間に接続されている。第５容量素子７ｅは第２伝送線路３ｂと一方の入出力端子１ｂ間に、また、第６容量素子７ｆは第４伝送線路３ｄと他方の入出力端子１ｃ間にそれぞれ接続されている。さらに、第７容量素子７ｇは第５トランジスタ２ｅとグラウンド間に、また、第８容量素子７ｈは第６トランジスタ２ｆとグラウンド間にそれぞれ接続されている。
【００２５】
次に、実施の形態３の高周波スイッチの動作として、共通端子１ａから他方の入出力端子１ｃを通過状態とした場合について説明する。
実施の形態３による回路構成では第１容量素子７ａ〜第８容量素子７ｈを接続することで、回路全体のトランジスタのドレイン及びソースはグラウンドに対して直接接地されず、各電位は第３及び第４制御端子６ｃ，６ｄに印加される電圧によって決定される。このときトランジスタのオンオフ動作は、第１制御端子６ａから印加される電圧をＶc1、第２制御端子６ｂから印加される電圧をＶc2，第３及び第４制御端子６ｃ，６ｄから印加される電圧をＶdとすると、第１トランジスタ２ａ，第６トランジスタ２ｆ，第４トランジスタ２ｄのゲート−ソース間及びゲート−ドレイン間の電位はＶc1−Ｖd、第２トランジスタ２ｂ，第３トランジスタ２ｃ，第５トランジスタ２ｅのゲート−ソース間及びゲート−ドレイン間の電位はＶc2−Ｖdとなる。
【００２６】
このように本構成は第３及び第４制御端子６ｃ，６ｄからの電圧Ｖdを印加することで、高周波スイッチに印加可能な電圧が正電圧だけの場合においても、電圧Ｖdとの差分によりトランジスタのゲート−ソース間及びゲート−ドレイン間の電位差をマイナスにすることが可能である。よって、Ｖc1−Ｖdをピンチオフ以下の電圧とすることで、第１トランジスタ２ａ，第６トランジスタ２ｆ，第４トランジスタ２ｄはオフ状態として動作し、Ｖc2−Ｖdをピンチオフ電圧より大きい電圧とすることで、第２トランジスタ２ｂ、第３トランジスタ２ｃ，第５トランジスタ２ｅはオン状態として動作し、共通端子１ａから入力された信号は他方の入出力端子１ｃへと出力される。
【００２７】
また、上記の電圧設定以外は実施の形態２による高周波スイッチの動作と同様であり、実施の形態３による回路構成では、正電圧駆動のために第３制御端子６ｃを設け、スイッチ回路内部の電位を保つためのＤＣカットを加える場合においても、追加の回路素子を削減でき、またＤＣカットとして用いる容量値を小さくすることができ、アイソレーションの低下を抑えつつ、広帯域にすることができる回路が実現できる。
【００２８】
以上説明したように、第１トランジスタと第２トランジスタと他方の回路で対となる第４トランジスタのゲート端子に接続された第１制御端子と、第３トランジスタと第２トランジスタのゲート端子に接続された第２制御端子と、共通端子と一方の入出力端子と他方の入出力端子とグラウンドに対して直流が印加された場合に導通しない点に接続された第３及び第４制御端子と、第２トランジスタとグラウンド間に接続された第１容量素子と、第４トランジスタとグラウンド間に接続された第２容量素子と、共通端子と共通端子伝送線路間に接続された第３容量素子と、インダクタとグラウンド間に接続された第４容量素子と、一方の入出力端子と第２伝送線路間に接続された第５容量素子と、他方の入出力端子と第４伝送線路間に接続された第６容量素子とを備え、第１容量素子と第２容量素子の容量値を、それぞれ第２トランジスタと第４トランジスタのオフ容量よりも小さな値に設定したので、スイッチ回路内部の電位を保つためのＤＣカットを加える場合においても、追加の回路素子を削減でき、またＤＣカットとして用いる容量値を小さくすることができる。
【００２９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００３０】
以上のように、この発明に係る高周波スイッチは送信及び受信信号の径路を切替えることのできる高周波スイッチに関するものであり、共通端子から入力される信号の経路を切り替え、一方の入出力端子または他方の入出力端子に出力する単極双投スイッチに用いるのに適している。
【符号の説明】
【００３１】
１ａ  共通端子、１ｂ  一方の入出力端子、１ｃ  他方の入出力端子、２ａ  第１トランジスタ、２ｂ  第２トランジスタ、２ｃ  第３トランジスタ、２ｄ  第４トランジスタ、２ｅ  第５トランジスタ、２ｆ  第６トランジスタ、３ａ  第１伝送線路、３ｂ  第２伝送線路、３ｃ  第３伝送線路、３ｄ  第４伝送線路、３ｅ  共通端子伝送線路、４ａ  第１抵抗、４ｂ  第２抵抗、４ｃ  第３抵抗、４ｄ  第４抵抗、４ｅ  第５抵抗、４ｆ  第６抵抗、５  インダクタ、６ａ  第１制御端子、６ｂ  第２制御端子、６ｃ  第３制御端子、６ｄ  第４制御端子、７ａ  第１容量素子、７ｂ  第２容量素子、７ｃ  第３容量素子、７ｄ  第４容量素子、７ｅ  第５容量素子、７ｆ  第６容量素子、７ｇ  第７容量素子、７ｈ  第８容量素子、２１ｂ，２１ｃ，２１ｅ  オン抵抗、２２ａ，２２ｄ，２２ｆ  オフ容量、１０１  広帯域整合回路、１０２  アイソレーション回路。
【図１】
2018003007.tif 000003
【図２】
2018003007.tif 000004
【図３】
2018003007.tif 000005
【図４】
2018003007.tif 000006
【図５】
2018003007.tif 000007
【図６】
2018003007.tif 000008
【図７】
2018003007.tif 000009
【国際調査報告】
2018003007.tif 000010
2018003007.tif 000011
2018003007.tif 000012
2018003007.tif 000013