(57)【要約】  静電容量検出型の超音波トランスデューサにおいて、超音波トランスデューサのセルアレイの各セルのメンブレンの膜厚ばらつきにより、セルアレイ内のセルのデバイス特性が不均一になる。複数のセルが形成されたセルアレイ領域ＣＡＲと、セルアレイ領域ＣＡＲに接する周辺領域ＰＥＲとを含むＣＭＵＴチップ３０１を備える超音波トランスデューサにおいて、セルアレイ領域ＣＡＲに梁構造体２０１を配置するとともに、周辺領域ＰＥＲに梁構造体２０１に相当する複数のパターン構造体３１１を配置する。これにより、セルアレイ領域ＣＡＲの単位表面積と周辺領域ＰＥＲの単位表面積との差を小さくする。この結果、梁構造体２０１およびパターン構造体３１１を覆う絶縁膜の膜厚の均一性を向上することができる。
2016194591.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルが形成されたセルアレイ領域と、
前記セルアレイ領域に接する周辺領域と、
を含み、
前記複数のセルのそれぞれは、
基板と、
前記基板上に形成された第１電極と、
前記第１電極上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、かつ、平面視において前記第１電極と重なる空洞部と、
前記空洞部上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成され、かつ、平面視において前記空洞部と重なる第２電極と、
前記第２電極上に形成された第３絶縁膜と、
前記第３絶縁膜上に形成され、かつ、平面視において前記空洞部と重なる梁構造体と、
前記梁構造体を覆い、かつ、前記第３絶縁膜上に形成された第４絶縁膜と、
を有し、
前記周辺領域には、
前記第３絶縁膜と、
前記第３絶縁膜上に形成され、前記梁構造体に相当する複数のパターン構造体と、
前記複数のパターン構造体を覆う前記第４絶縁膜と、
が形成されている、超音波トランスデューサ。
【請求項２】
請求項１に記載の超音波トランスデューサにおいて、
前記梁構造体および前記複数のパターン構造体のそれぞれによって、前記第３絶縁膜上に凸形状が形成される、超音波トランスデューサ。
【請求項３】
請求項１に記載の超音波トランスデューサにおいて、
前記梁構造体は、厚さ／幅で示されるアスペクト比が、前記複数のセルのそれぞれを構成する構成要素の中で、最も大きい構成要素である、超音波トランスデューサ。
【請求項４】
請求項１に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体の配置パターンの少なくとも一部は、複数の前記梁構造体の配置パターンと等しい、超音波トランスデューサ。
【請求項５】
請求項１に記載の超音波トランスデューサにおいて、
前記周辺領域には、
前記第１電極と電気的に接続された第１配線と、
前記第１配線と電気的に接続された第１プラグと、
前記第２電極と電気的に接続された第２配線と、
前記第２配線と電気的に接続された第２プラグと、
が形成されている、超音波トランスデューサ。
【請求項６】
請求項５に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体は、平面視において、前記第１プラグおよび前記第２プラグと重ならない位置に配置されている、超音波トランスデューサ。
【請求項７】
請求項５に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体の一部は、平面視において、前記第１配線と重なる位置に配置されている、超音波トランスデューサ。
【請求項８】
請求項５に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体の一部は、平面視において、前記第２配線と重なる位置に配置されている、超音波トランスデューサ。
【請求項９】
請求項５に記載の超音波トランスデューサにおいて、
前記周辺領域は、
前記第１配線および前記第１プラグが形成された第１引き出し領域と、
前記第２配線および前記第２プラグが形成された第２引き出し領域と、
前記第１引き出し領域の外側領域である第１外縁領域と、
前記第２引き出し領域の外側領域である第２外縁領域と、
を含む、超音波トランスデューサ。
【請求項１０】
請求項９に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体は、前記第１外縁領域に配置されている、超音波トランスデューサ。
【請求項１１】
請求項９に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体は、前記第２外縁領域に配置されている、超音波トランスデューサ。
【請求項１２】
請求項９に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体は、前記第１外縁領域および前記第２外縁領域に配置されている、超音波トランスデューサ。
【請求項１３】
請求項１に記載の超音波トランスデューサにおいて、
前記基板の厚さ方向において、前記複数のパターン構造体のうちの一部のパターン構造体と前記基板との間には、絶縁膜のみが介在する、超音波トランスデューサ。
【請求項１４】
請求項１に記載の超音波トランスデューサにおいて、
前記周辺領域には、
少なくとも、前記空洞部、あるいは、前記空洞部を充填した充填部のいずれかを含むダミーセルであって、超音波の送受信機能を果たさない前記ダミーセルと、
前記複数のパターン構造体と、
が形成され、
前記ダミーセルは、前記複数のパターン構造体よりも、前記セルアレイ領域に近い位置に配置されている、超音波トランスデューサ。
【請求項１５】
被検体に接触させて、前記被検体との間で超音波を送受信する超音波探触子と、
前記超音波探触子から超音波を発信させるために、前記超音波探触子に駆動信号を供給する送信部と、
超音波を受信した前記超音波探触子から出力される反射エコー信号を受信する受信部と、
前記反射エコー信号に基づいて画像を生成する画像処理部と、
超音波の発信時には、前記超音波探触子と前記送信部とを電気的に接続する一方、超音波の受信時には、前記超音波探触子と前記受信部とを電気的に接続するように接続経路を切り換える送受信分離部と、
を備える、超音波検査装置であって、
前記超音波探触子は、前記送受信分離部と電気的に接続され、かつ、超音波トランスデューサを含み、
前記超音波トランスデューサは、
複数のセルが形成されたセルアレイ領域と、
前記セルアレイ領域に接する周辺領域と、
を含む半導体チップを備え、
前記複数のセルのそれぞれは、
基板と、
前記基板上に形成された第１電極と、
前記第１電極上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、かつ、平面視において前記第１電極と重なる空洞部と、
前記空洞部上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成され、かつ、平面視において前記空洞部と重なる第２電極と、
前記第２電極上に形成された第３絶縁膜と、
前記第３絶縁膜上に形成され、かつ、平面視において前記空洞部と重なる梁構造体と、
前記梁構造体を覆い、かつ、前記第３絶縁膜上に形成された第４絶縁膜と、
を有し、
前記周辺領域には、
前記第３絶縁膜と、
前記第３絶縁膜上に形成され、前記梁構造体に相当する複数のパターン構造体と、
前記複数のパターン構造体を覆う前記第４絶縁膜と、
が形成されている、超音波検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波トランスデューサおよびその製造技術並びに超音波検査装置に関し、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造される超音波トランスデューサおよびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
超音波トランスデューサは、超音波を送受信することにより、人体内の腫瘍の診断や建造物に発生した亀裂の検査などの様々な用途に用いられている。【０００３】
これまでは、圧電体の振動を利用した超音波トランスデューサが用いられてきたが、近年のＭＥＭＳ技術の進歩により、振動部をシリコン基板上に作製した静電容量検出型超音波トランスデューサ（ＣＭＵＴ：Capacitive Micromachined Ultrasonic Transducer）が実用化を目指して盛んに開発されている。【０００４】
このＣＭＵＴは、従来の圧電体を用いた超音波トランスデューサと比較して、使用できる超音波の周波数帯域が広い、あるいは、高感度であるなどの利点を有している。また、ＬＳＩ加工技術を用いて作製することができるので、微細加工が可能である利点も有している。【０００５】
例えば、特許文献１および特許文献２には、ＣＭＵＴのセルアレイの外周にダミーセルを配置することにより、メンブレンの歪みを均一化、あるいは、デバイス特性を均一化するＣＭＵＴが記載されている。また、特許文献３には、ＣＭＵＴのメンブレン上に梁構造（「embossed structure」,「beam structure」）を配置して、メンブレンの共振周波数を調整するＣＭＵＴが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１７２１８１号公報
【特許文献２】国際公開第２００８／１３６１９８号
【特許文献３】米国特許第８，４８３，０１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、ＣＭＵＴが形成された半導体チップには、複数のセルが形成されたセルアレイ領域と、セルアレイ領域と接して、セルアレイ領域の外側に形成される周辺領域とが存在する。このとき、セルアレイ領域には複数のセルが形成されるため、平坦性が低くなる場合がある一方、通常、周辺領域にはセルが形成されずに平坦性が高い。このため、セルアレイ領域と周辺領域との間に大きな表面積の差が生じることになる。ここで、例えば、ＣＭＵＴの最上層には、セル内への水分や異物の浸入を抑制するため、パッシベーション膜（表面保護膜）が形成されるが、このパッシベーション膜の成膜工程においては、平坦性に依存して膜厚に差が生じることがある。したがって、セルアレイ領域でのパッシベーション膜の膜厚と、周辺領域でのパッシベーション膜の膜厚に差が生じ、この結果、セルアレイ領域の中心部でのパッシベーション膜の膜厚と、セルアレイ領域の端部でのパッシベーション膜の膜厚に差が生じる。これにより、ＣＭＵＴでは、セルアレイ領域に形成されている複数のセルのそれぞれのメンブレンの膜厚ばらつきが発生する。このため、セルアレイ領域に形成されている複数のセル間のデバイス特性（例えば、感度）が不均一化する。【０００８】
本発明の目的は、ＣＭＵＴを構成する複数のセルにおけるメンブレンの膜厚ばらつきを抑制することにより、複数のセル間におけるデバイス特性の均一化を向上することにある。【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態における超音波トランスデューサは、複数のセルが形成されたセルアレイ領域と、セルアレイ領域に接する周辺領域と、を含む半導体チップを備える。複数のセルのそれぞれは、基板と、基板上に形成された第１電極と、第１電極上に形成された第１絶縁膜と、第１絶縁膜上に形成され、かつ、平面視において第１電極と重なる空洞部と、空洞部上に形成された第２絶縁膜と、を有する。さらに、複数のセルのそれぞれは、第２絶縁膜上に形成され、かつ、平面視において空洞部と重なる第２電極と、第２電極上に形成された第３絶縁膜と、第３絶縁膜上に形成され、かつ、平面視において空洞部と重なる梁構造体と、梁構造体（「embossed structure」,「beam structure」）を覆い、かつ、第３絶縁膜上に形成された第４絶縁膜と、を有する。ここで、周辺領域には、第３絶縁膜と、第３絶縁膜上に形成され、梁構造体に相当する複数のパターン構造体と、複数のパターン構造体を覆う第４絶縁膜と、が形成されている。【００１１】
また、一実施の形態における超音波検査装置は、被検体に接触させて、被検体との間で超音波を送受信する超音波探触子と、超音波探触子から超音波を発信させるために、超音波探触子に駆動信号を供給する送信部と、超音波を受信した超音波探触子から出力される反射エコー信号を受信する受信部と、を備える。そして、超音波検査装置は、反射エコー信号に基づいて画像を生成する画像処理部と、超音波の発信時には、超音波探触子と送信部とを電気的に接続する一方、超音波の受信時には、超音波探触子と受信部とを電気的に接続するように接続経路を切り換える送受信分離部と、を備える。ここで、超音波探触子は、送受信分離部と電気的に接続され、かつ、上述した構成の超音波トランスデューサを含む。
【発明の効果】
【００１２】
一実施の形態によれば、ＣＭＵＴを構成する複数のセルにおけるメンブレンの膜厚ばらつきを抑制することができる。この結果、一実施の形態によれば、複数のセル間におけるデバイス特性の均一化を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】基本的なＣＭＵＴの構成例を示す断面図である。
【図２】メンブレンに梁構造体が設けられたＣＭＵＴの構成例を示す断面図である。
【図３】実施の形態１におけるＣＭＵＴチップの模式的なレイアウト構成例を示す平面図である。
【図４】図３に示す一部領域を拡大して示す拡大図である。
【図５】図４のＡ−Ａ線で切断した断面図である。
【図６】図３のＢ−Ｂ線で切断した断面図である。
【図７】図３のＣ−Ｃ線で切断した断面図である。
【図８】図３のＤ−Ｄ線で切断した断面図である。
【図９】実施の形態１におけるＣＭＵＴの製造工程を示す断面図である。
【図１０】図９に続くＣＭＵＴの製造工程を示す断面図である。
【図１１】図１０に続くＣＭＵＴの製造工程を示す断面図である。
【図１２】図１１に続くＣＭＵＴの製造工程を示す断面図である。
【図１３】図１２に続くＣＭＵＴの製造工程を示す断面図である。
【図１４】図１３に続くＣＭＵＴの製造工程を示す断面図である。
【図１５】図１４に続くＣＭＵＴの製造工程を示す断面図である。
【図１６】図１５に続くＣＭＵＴの製造工程を示す断面図である。
【図１７】図１６に続くＣＭＵＴの製造工程を示す断面図である。
【図１８】図１７に続くＣＭＵＴの製造工程を示す断面図である。
【図１９】図１８に続くＣＭＵＴの製造工程を示す断面図である。
【図２０】変形例１におけるＣＭＵＴチップの模式的なレイアウト構成例を示す平面図である。
【図２１】変形例２におけるＣＭＵＴチップの模式的なレイアウト構成例を示す平面図である。
【図２２】変形例３におけるＣＭＵＴチップの模式的なレイアウト構成例を示す平面図である。
【図２３】実施の形態２における半導体ウェハの主面を示す平面図である。
【図２４】図２３に示す一部領域を拡大して示す拡大図である。
【図２５】図２３に示す他の一部領域を拡大して示す拡大図である。
【図２６】半導体ウェハのスクライブ領域をダイシング処理により切断した後の一部領域を拡大して示す図である。
【図２７】半導体ウェハのスクライブ領域をダイシング処理により切断した後の他の一部領域を拡大して示す図である。
【図２８】実施の形態３における超音波検査装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
（実施の形態１）
＜ＣＭＵＴの基本構造および動作＞
図１を用いて、ＣＭＵＴの基本的な構造および動作を説明する。図１は、基本的な１つのＣＭＵＴセルの断面構造を示している。基板１０１の上層に絶縁膜１０４ａを介して下部電極１０２が形成され、この下部電極１０２の上層に絶縁膜１０４ｂに囲まれた空洞部１０３が形成されている。空洞部１０３の上層の絶縁膜１０４ｂと上部電極１０５により、メンブレン１０６が配置される。
【００２０】
上部電極１０５と下部電極１０２の間に直流電圧と交流電圧とを重畳すると、静電気力が上部電極１０５と下部電極１０２の間に働き、メンブレン１０６が印加した交流電圧の周波数で振動することで、超音波を発信する。この際に、メンブレン１０６の共振周波数に近い周波数の交流電圧を印加することにより、効率良く超音波を送信することができる。
【００２１】
超音波を受信する場合は、メンブレン１０６の表面に到達した超音波の圧力により、メンブレン１０６が振動する。すると、上部電極１０５と下部電極１０２との間の距離が変化するため、静電容量の変化として超音波を検出することができる。この際も、メンブレン１０６の共振周波数に近い周波数の超音波を効率よく受信できる。
【００２２】
超音波の送信の効率および受信の効率は、上部電極１０５と下部電極１０２との間に印加する直流電圧にも関係する。上部電極１０５と下部電極１０２との間に印加する直流電圧を増大していくと、メンブレン１０６のバネによる反力と、上部電極１０５と下部電極１０２との間の静電気力とが平衡状態を保持できなくなり、空洞部１０３が潰れる現象が発生する。この現象が発生する時の直流電圧は、プルイン電圧と呼ばれる。上部電極１０５と下部電極１０２との間に印加する直流電圧がプルイン電圧に近いほど、ＣＭＵＴのメンブレン１０６の振動エネルギーと電気エネルギーの変換効率が高くなる。したがって、ＣＭＵＴを使用する際に印加する直流電圧は、プルイン電圧にできるだけ近い電圧を印加することが、ＣＭＵＴによる超音波の送信効率および受信効率を向上する観点から重要である。つまり、プルイン電圧を基準としてＣＭＵＴの駆動電圧を決定することになる。
【００２３】
＜改善の検討＞
上述した動作原理からも明らかであるが、ＣＭＵＴのメンブレン１０６の共振周波数とプルイン電圧はＣＭＵＴを設計する際や使用する際の重要なパラメータである。共振周波数（Ｆ）と、プルイン電圧（Ｖ）はともに、メンブレンの幅 ｗ（空洞の幅）と膜厚ｔとの間に、Ｆ∝ｔ／ｗ２、Ｖ∝ｔ１．５／ｗの関係式が成り立ち、幅ｗと膜厚ｔとを設計通りに作製する必要がある。特に、ＣＭＵＴのようなＭＥＭＳデバイスでは、デバイス特性への影響が大きいため、通常のＬＳＩを製造する際よりも、より一層の制御が求められる。
【００２４】
半導体基板である半導体ウェハ（シリコンウェハ）を用いて、半導体ウェハ上に多数のＣＭＵＴチップ（半導体チップ）を作製する場合は、半導体ウェハ内のすべてのＣＭＵＴセルのメンブレン１０６の幅ｗと厚さｔのばらつきを可能な限り抑制し、それぞれのＣＭＵＴセルの共振周波数やプルイン電圧といったセルのデバイス特性を均一にすることが重要である。
【００２５】
前述したように、ＣＭＵＴはＬＳＩ加工技術を用いて作製されるので、メンブレン１０６の幅ｗは空洞部１０３の型となる犠牲層のパターンを形成するリソグラフィ工程の精度で決定される。ＬＳＩのリソグラフィ技術によれば、半導体ウェハ上に多数のＣＭＵＴセルを形成しても、リソグラフィ工程によるメンブレンの幅ｗ、つまり、犠牲層の幅の変動幅は非常に小さく、メンブレンの幅ｗを均一に作製することが可能である。
【００２６】
一方、メンブレン１０６の厚さｔは、メンブレン１０６を構成する各膜の成膜プロセス、図１では、空洞部１０３より上層の絶縁膜１０４ｂと上部電極１０５の成膜プロセスにより決定される。したがって、セルアレイや半導体ウェハ上の多数のＣＭＵＴセルのデバイス特性を均一に製造するためには、各ＣＭＵＴセルのメンブレン１０６を構成する各膜に対して、成膜される厚さを制御して、セルアレイ内や半導体ウェハ内で、メンブレン１０６の厚さを均一にすることが重要である。
【００２７】
メンブレン１０６を構成する絶縁膜をＣＶＤ法（Chemical Vapor Deposition）で成膜する場合、成膜を行う半導体ウェハ上のパターン密度（パターンの単位表面積）に依存して、パターン上の膜厚が異なることがある。これは、ローディング効果と呼ばれ、ＣＶＤ法での成膜機構が反応ガスの供給に律速される場合に生じる。特に、プラズマＣＶＤ法は、プラズマ中でガス分子と電子の衝突により堆積種が形成され、それらがパターンの表面に堆積する成膜機構となるため、ローディング効果が生じ易い。したがって、セルアレイとその外側の領域でパターン密度が異なる場合には、セルアレイのアレイ中心部と外周部で成膜される膜の厚さが異なり、この結果、セルアレイ内の各ＣＭＵＴセルのデバイス特性が不均一になる可能性がある。
【００２８】
図２は、例えば、梁構造体２０１を絶縁膜１０４ｂ上に配置する構造を単純化して示すＣＭＵＴの断面図である。図２において、絶縁膜１０４ｂと上部電極１０５と梁構造体２０１とによって、メンブレン１０６が構成されることになる。この梁構造体２０１は、梁構造体２０１が存在しない場合よりも、メンブレン１０６の厚さ方向におけるメンブレン１０６の振動を大きくする機能、言い換えれば、メンブレン１０６にピストンライクな振動をさせる機能を有しており、この梁構造体２０１を設けることにより、ＣＭＵＴにおける超音波の送受信効率を向上することができる。また、梁構造体２０１を設けることにより、メンブレン１０６の厚さｔを調整することができるため、メンブレン１０６の共振周波数やプルイン電圧を調整することができる利点も得ることができる。
【００２９】
ただし、図２に示すように、梁構造体２０１は凸形状をしており、梁構造体２０１を絶縁膜１０４ｂ上に設ける場合には、絶縁膜１０４ｂ上に大きな凸状の段差が生じることになる。このようなメンブレン１０６に大きな段差が生じる梁構造体２０１が存在する場合では、段差を生じさせる梁構造体２０１が存在しない図１に示すようなＣＭＵＴセルと比較すると、メンブレン１０６の表面積が増大することになる。
【００３０】
したがって、特に、梁構造体２０１を設けるＣＭＵＴでは、セルアレイ内と、通常は平坦な構造となるセルアレイの外側領域（周辺領域）のＣＭＵＴセルが配置されていない領域との間に、大きな表面積の差が生じる。このため、梁構造体２０１を設けるＣＭＵＴにおいては、梁構造体２０１を覆うように絶縁膜（パッシベーション膜、表面保護膜）を形成する際、ローディング効果が生じやすくなる。この結果、セルアレイのアレイ中心部とアレイ外周部で成膜される絶縁膜の厚さが特に大きくなり、これによって、セルアレイ内の各ＣＭＵＴセルのデバイス特性が不均一になる可能性が高まることになる。
【００３１】
そこで、本実施の形態１では、ＣＭＵＴを構成する複数のＣＭＵＴセル（特に、梁構造体２０１が形成された各ＣＭＵＴセル）におけるメンブレン１０６の膜厚ばらつきを抑制する工夫を施している。すなわち、本実施の形態１では、メンブレン１０６の膜厚ばらつきを抑制して、複数のＣＭＵＴセル間におけるデバイス特性の均一化を向上する工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明することにする。
【００３２】
＜実施の形態１におけるＣＭＵＴの構成＞
本実施の形態１における基本思想は、セルアレイ内のメンブレン厚さのばらつきを抑制することによりＣＭＵＴのデバイス特性の均一性を向上するという目的を、セルアレイを除く領域にＣＭＵＴセルを構成する構成要素を配置し、セルアレイ内の各ＣＭＵＴセルのメンブレン厚さを均一化することで実現するものである。
【００３３】
具体的に、本実施の形態１では、セルアレイが形成された半導体チップにおいて、ＣＭＵＴセルを構成する梁構造に相当する複数のパターン構造体を、複数のＣＭＵＴセルが形成されたセルアレイ領域と接する周辺領域に配置することにより、セルアレイ内の各ＣＭＵＴセルのメンブレンの膜厚ばらつきを抑制し、これによって、各ＣＭＵＴセルのデバイス特性の均一化を実現している。
【００３４】
図３は、本実施の形態１におけるセルアレイが形成された半導体チップ（以下、ＣＭＵＴチップ３０１と呼ぶ）を示した上面図である。この図３は、空洞部１０３が、ＣＭＵＴチップ３０１の上面から見て、６角形をしたＣＭＵＴセルを例として示している。９０個のＣＭＵＴセルが一点鎖線で示したセルアレイ３１０を構成している。また、ＣＭＵＴセルが１５個単位で上部電極１０５を結ぶ配線３０４により並列接続され、上部電極１０５からの引き出し配線３０５を介して、上部電極１０５への電源供給のためのプラグ３０６へ接続されており、１つのＣＭＵＴセルチャンネルを構成している。図３では、合計６列のＣＭＵＴセルチャンネルが下部電極１０２上に配置されている。下部電極１０２は、下部電極１０２の引き出し配線３０２を介して、下部電極１０２への電源供給のためのプラグ３０３へ接続されている。パターン構造体３１１は、ＣＭＵＴセルの梁構造体２０１に相当する構造体であり、セルアレイ領域外の周辺領域に配置したものである。各ＣＭＵＴセルは、下部電極１０２上に配置された空洞部１０３と、空洞部１０３上に配置された上部電極１０５と、メンブレンの一部を構成する梁構造体２０１などを備えて構成される。
【００３５】
図４は、図３の領域ＡＲを拡大した上面図である。図４に示すように、ＣＭＵＴセルには、空洞部１０３を形成するためのエッチング孔４０１が設けられている。すなわち、エッチング孔４０１は、空洞部１０３に接続されている。なお、下部電極１０２と空洞部１０３の間に下部電極１０２を覆うように、酸化シリコン膜からなる絶縁膜が形成されており、上部電極１０５と空洞部１０３の間にも、酸化シリコン膜からなる絶縁膜が形成されているが、図４では、空洞部１０３および下部電極１０２を示すために図示していない。
【００３６】
図５は、図４のＡ−Ａ線で切断した断面図を示している。図５に示すように、半導体基板５０１上に形成された酸化シリコン膜からなる絶縁膜５０２上にＣＭＵＴセルの下部電極１０２が配置されている。下部電極１０２の上層には酸化シリコン膜からなる絶縁膜５０３を介して空洞部１０３が配置されている。空洞部１０３を囲むように酸化シリコン膜からなる絶縁膜５０４が配置され、絶縁膜５０４の上層に上部電極１０５と上部電極１０５からの引き出し配線３０５が配置されている。上部電極１０５と上部電極１０５からの引き出し配線３０５の上層には窒化シリコン膜からなる絶縁膜５０５と酸化シリコン膜からなる絶縁膜５０６が配置されている。また、絶縁膜５０４および絶縁膜５０５には、これらの膜を貫通するエッチング孔４０１が形成され、このエッチング孔４０１は、絶縁膜５０６によって埋め込まれている。このエッチング孔４０１は、空洞部１０３を形成するために形成されたものである。絶縁膜５０６の上層には、半導体基板５０１の主面の上面からみて、空洞部１０３に内包される位置に梁構造体２０１が配置され、また、上部電極１０５からの引き出し配線３０５と重なるようにセルアレイ領域の外側の周辺領域に配置したパターン構造体３１１が配置されている。さらに、梁構造体２０１およびパターン構造体３１１を覆い、かつ、絶縁膜５０６の上層に、窒化シリコン膜からなる絶縁膜５０７が配置されている。空洞部１０３の上層に配置された絶縁膜５０４と絶縁膜５０５と絶縁膜５０６と絶縁膜５０７と上部電極１０５と梁構造体２０１とにより、ＣＭＵＴセルのメンブレン１０６が構成される。
【００３７】
図６は、図３のＢ−Ｂ線で切断した断面図を示している。図６において、セルアレイ領域の外側の周辺領域に配置したパターン構造体３１１は、下部電極１０２からの引き出し配線３０２の上層に配置され、上部電極１０５や上部電極１０５からの引き出し配線３０５や空洞部１０３が、下部電極１０２からの引き出し配線３０２とパターン構造体３１１の間に介在しない構成となっている。
【００３８】
図７は、図３のＣ−Ｃ線で切断した断面図を示している。７０１は、ＣＭＵＴチップ３０１の端面である。図７において、セルアレイ領域の外側の周辺領域に配置したパターン構造体３１１の下層には、下部電極１０２や下部電極１０２からの引き出し配線３０２、上部電極１０５や上部電極１０５からの引き出し配線３０５、空洞部１０３が存在しない。すなわち、半導体基板５０１とパターン構造体３１１の間には、絶縁膜（絶縁膜５０２〜５０６）のみが介在する構成となっている。
【００３９】
図８は、図３のＤ−Ｄ線で切断した断面図を示している。図８において、セルアレイ領域の外側の周辺領域に配置したパターン構造体３１１は、プラグ３０６とＣＭＵＴチップの端面７０１との間に配置された構成となっている。
【００４０】
以上のように、本実施の形態１におけるＣＭＵＴは、例えば、図３に示すように、複数のＣＭＵＴセルが形成されたセルアレイ領域ＣＡＲと、セルアレイ領域ＣＡＲに接する周辺領域ＰＥＲと、を含むＣＭＵＴチップ３０１（半導体チップ）を備える。
【００４１】
そして、複数のＣＭＵＴセルのそれぞれは、例えば、図５に示すように、半導体基板５０１と、絶縁膜５０２を介して、半導体基板５０１上に形成された下部電極１０２と、下部電極１０２上に形成された絶縁膜５０３と、絶縁膜５０３上に形成され、かつ、平面視において下部電極１０２と重なる空洞部１０３とを有する。さらに、複数のＣＭＵＴセルのそれぞれは、図５に示すように、空洞部１０３上に形成された絶縁膜５０４と、絶縁膜５０４上に形成され、かつ、平面視において空洞部１０３と重なる上部電極１０５と、上部電極１０５上に形成された絶縁膜５０５および絶縁膜５０６とを有する。また、複数のＣＭＵＴセルのそれぞれは、絶縁膜５０６上に形成され、かつ、平面視において空洞部１０３と重なる梁構造体２０１と、梁構造体２０１を覆い、かつ、絶縁膜５０６上に形成された絶縁膜５０７とを有する。ここで、本実施の形態１におけるＣＭＵＴセルでは、図５に示すように、空洞部１０３上に配置されている絶縁膜５０４〜５０７と上部電極１０５と梁構造体２０１とによって、メンブレン１０６が形成されることになる。特に、本実施の形態１において、梁構造体２０１の厚さは、例えば、絶縁膜５０４〜５０６と上部電極１０５とを組み合わせた厚さと概ね等しいか、それ以上となるように構成されている。また、梁構造体２０１は、厚さ／幅で示されるアスペクト比が、ＣＭＵＴセルを構成する構成要素の中で、最も大きい構成要素となっている。
【００４２】
一方、図５に示すように、周辺領域には、半導体基板５０１上に絶縁膜５０２〜５０６が積層配置されており、絶縁膜５０６上に、ＣＭＵＴセルの構成要素である梁構造体２０１に相当するパターン構造体３１１が形成され、パターン構造体３１１を覆うように絶縁膜５０７が形成されている。すなわち、図５に示すように、ＣＭＵＴセルには、梁構造体２０１が形成されており、周辺領域には、この梁構造体２０１に対応するパターン構造体３１１が形成されていることになる。すなわち、ＣＭＵＴセルには、絶縁膜５０６から凸状に張り出した梁構造体２０１が形成されているように、周辺領域にも、絶縁膜５０６から凸状に張り出すようにパターン構造体３１１が形成されている。つまり、梁構造体２０１およびパターン構造体３１１のそれぞれによって、絶縁膜５０６上に凸形状が形成されることになる。
【００４３】
特に、本実施の形態１において、パターン構造体３１１および梁構造体２０１は、例えば、窒化シリコン膜を加工することにより形成されており、これにより、パターン構造体３１１と梁構造体２０１とは、同一材料から形成されていることになる。さらには、限定するものではないが、例えば、パターン構造体３１１は、梁構造体２０１と略同一構造をしている。
【００４４】
次に、図３に示すように、セルアレイ領域ＣＡＲに形成されている複数のＣＭＵＴセルのそれぞれには、梁構造体２０１が形成されており、複数のＣＭＵＴセル自体が規則的に配列されていることから、ＣＭＵＴセルの構成要素である梁構造体２０１も規則的な配置パターンで配置されていることになる。そして、本実施の形態１においては、図３に示すように、周辺領域ＰＥＲには、梁構造体２０１に相当する複数のパターン構造体３１１がほぼ規則的に配置されている。具体的には、周辺領域ＰＥＲにおいては、複数のパターン構造体３１１が、梁構造体２０１の配置パターンと概ね等しい配置パターンで配置されている。言い換えれば、複数のパターン構造体３１１の配置パターンの少なくとも一部は、複数の梁構造体２０１の配置パターンと等しくなっている。
【００４５】
つまり、図３に示すように、周辺領域ＰＥＲには、下部電極１０２と電気的に接続された引き出し配線３０２と、引き出し配線３０２と電気的に接続されたプラグ３０３と、上部電極１０５と電気的に接続された引き出し配線３０５と、引き出し配線３０５と電気的に接続されたプラグ３０６とが形成されている。したがって、複数のパターン構造体３１１は、平面視において、プラグ３０３およびプラグ３０６と重ならない位置に配置する必要があることから、複数のパターン構造体３１１が梁構造体２０１の配置パターンと完全に等しく配置するわけにはいかないのである。
【００４６】
ただし、図３に示すように、複数のパターン構造体３１１の一部は、平面視において、引き出し配線３０２と重なる位置に配置することができるとともに、複数のパターン構造体３１１の一部は、平面視において、引き出し配線３０５と重なる位置に配置することができる。なぜなら、図５および図６に示すように、半導体基板５０１の厚さ方向において、パターン構造体３１１の下層に引き出し配線３０５が配置されているとともに、パターン構造体３１１の下層に引き出し配線３０２が配置されているからである。
【００４７】
さらに、図３において、周辺領域ＰＥＲを、引き出し配線３０２およびプラグ３０３が形成された第１引き出し領域と、引き出し配線３０５およびプラグ３０６が形成された第２引き出し領域と、第１引き出し領域の外側領域である第１外縁領域と、第２引き出し領域の外側領域である第２外縁領域とに分けるとする。この場合、図３に示すように、パターン構造体３１１は、第１引き出し領域および第２引き出し領域だけでなく、第１外縁領域および第２外縁領域にも形成されている。以上のようにして、本実施の形態１におけるＣＭＵＴが構成されていることになる。
【００４８】
＜実施の形態１における特徴＞
続いて、本実施の形態１における特徴点について説明する。本実施の形態１における特徴点は、例えば、図３に示すように、セルアレイ領域ＣＡＲの外側の周辺領域ＰＥＲに、ＣＭＵＴセルを構成する構成要素である梁構造体２０１に相当するパターン構造体３１１をセルアレイのセルピッチと概ね等しいピッチで敷き詰めて配置している点にある。すなわち、本実施の形態１では、上部電極１０５への電源供給のためのプラグ３０６が形成されている領域と下部電極１０２への電源供給のためのプラグ３０３が形成されている領域とを除くＣＭＵＴチップ３０１の周辺領域ＰＥＲにパターン構造体３１１を配置している。言い換えれば、本実施の形態１における特徴点は、セルアレイ領域ＣＡＲの外側に設けられている周辺領域ＰＥＲに、ＣＭＵＴセルの梁構造体２０１に対応するパターン構造体３１１を設け、かつ、少なくとも、複数のパターン構造体３１１の配置パターンの一部が複数の梁構造体２０１の配置パターンと等しくなるように配置している点にある。このような構成にすることにより、セルアレイ内の各ＣＭＵＴセル間のメンブレンの厚さのばらつきを抑制することができ、これによって、セルアレイ内のすべてのＣＭＵＴセルのデバイス特性を均一にすることができる。
【００４９】
つまり、セルアレイ領域ＣＡＲの外側の周辺領域ＰＥＲにＣＭＵＴセルを構成する梁構造体２０１に相当するパターン構造体３１１を配置しない場合には、セルアレイ領域ＣＡＲの表面には、凸形状の梁構造体２０１が配置されている一方、周辺領域ＰＥＲの表面は比較的平坦になる。この結果、セルアレイ領域ＣＡＲと周辺領域ＰＥＲにおいて、表面積に大きな差が発生する。このような大きな表面積の差が生じる場合、凸形状の梁構造体２０１を形成した後にＣＶＤ法により成膜処理を実施すると（図５では、絶縁膜５０７）、表面積の差に基づくローディング効果により、その表面積の差に依存して、セルアレイ領域ＣＡＲの中央部から周辺領域ＰＥＲの端部に向かって、徐々に堆積する絶縁膜の膜厚が厚くなってしまう。その結果、セルアレイ領域ＣＡＲの中央部に配置されているＣＭＵＴセルとセルアレイ領域ＣＡＲの外周部に配置されているＣＭＵＴセルとのデバイス特性が不均一になる。すなわち、膜厚が薄いセルアレイ領域ＣＡＲの中央部に配置されたＣＭＵＴセルよりも、膜厚が厚いセルアレイ領域ＣＡＲの外周部に配置されたＣＭＵＴセルの方が共振周波数やプルイン電圧が高くなる。この状態では、すべてのＣＭＵＴセルが設計した所望の周波数で効率良く超音波の送受信を行うことができず、各ＣＭＵＴセルのチャンネル内やチャンネル間で感度が異なることになる。このことは、ＣＭＵＴチップ３０１としての感度が低下することを意味する。
【００５０】
前述したように、ＣＭＵＴセルに印加する直流電圧をＣＭＵＴセルのプルイン電圧と可能な限り等しくすることが感度の向上に繋がるが、セルアレイ内の各ＣＭＵＴセルのプルイン電圧が異なる場合、印加する直流電圧をセルアレイ内の複数のＣＭＵＴセルの中で最も低いプルイン電圧のＣＭＵＴセルを基準にして決定する必要がある。なぜなら、セルアレイ内で相対的に高いプルイン電圧を有するＣＭＵＴセルを基準にして、そのプルイン電圧に近い直流電圧をセルアレイ内のすべてのＣＭＵＴセルに印加すると、低いプルイン電圧を有するＣＭＵＴセルがプルインしてしまい、超音波の送信および受信に寄与しなくなる可能性があるからである。逆に、セルアレイ内の複数のＣＭＵＴセルの中で最も低いプルイン電圧のＣＭＵＴセルを基準にして、印加する直流電圧を決定した場合も、セルアレイ内で相対的に高いプルイン電圧を有するＣＭＵＴセルでは、印加された直流電圧は、そのＣＭＵＴセルのプルイン電圧からみれば低い電圧となってしまうため、感度が低くなってしまうのである。
【００５１】
これに対し、本実施の形態１では、セルアレイ領域ＣＡＲの外側の周辺領域ＰＥＲに、ＣＭＵＴセルを構成する梁構造体２０１に相当する比較的大きな段差（凸形状）を有するパターン構造体３１１を、複数のＣＭＵＴセルの配置ピッチと概ね等しい配置ピッチで配置している。これにより、本実施の形態１によれば、複数のパターン構造体３１１が形成された周辺領域ＰＥＲにおける表面積と複数の梁構造体２０１が形成されたセルアレイ領域ＣＡＲにおける表面積との差は、周辺領域ＰＥＲに複数のパターン構造体３１１を形成しない場合の周辺領域ＰＥＲにおける表面積と複数の梁構造体２０１が形成されたセルアレイ領域ＣＡＲにおける表面積との差よりも小さくなる。この結果、セルアレイ領域ＣＡＲの中央部と、セルアレイ領域ＣＡＲの外周部との間で、表面積に大きな差が生じなくすることができるため、梁構造体２０１およびパターン構造体３１１を形成した後にＣＶＤ法により成膜を行っても、セルアレイ領域ＣＡＲの中央部とセルアレイ領域ＣＡＲの外周部に堆積する絶縁膜の膜厚を均一にすることができる。したがって、セルアレイ領域ＣＡＲの中央部に配置されたＣＭＵＴセルとセルアレイ領域ＣＡＲの外周部に配置されたＣＭＵＴセルとの間で、共振周波数やプルイン電圧といったデバイス特性も均一になり、これによって、効率の良い超音波の送受信を行なうことが可能となる。
【００５２】
特に、本実施の形態１では、周辺領域ＰＥＲに配置するパターン構造体３１１として、ＣＭＵＴセルの構成要素である梁構造体２０１に相当する構造体を採用している。これは、以下に示す理由による。すなわち、梁構造体２０１は、ＣＭＵＴセルを構成する構成要素の中で最もアスペクト比（厚さ／幅）が大きな構造体である。つまり、アスペクト比が大きい構造体は、凸形状が最も張り出す構造体であり、表面積の増大に最も寄与する。言い換えれば、アスペクト比の最も大きい梁構造体２０１によって、セルアレイ領域ＣＡＲの表面積の増大が生じることから、周辺領域ＰＥＲにおいても、最もアスペクト比の大きな梁構造体２０１に相当するパターン構造体３１１を設けなければ、セルアレイ領域ＣＡＲの表面積と周辺領域ＰＥＲの表面積との差を最も小さくすることができないのである。言い換えれば、周辺領域ＰＥＲにおいても、最もアスペクト比の大きな梁構造体２０１に相当するパターン構造体３１１を設けることにより、セルアレイ領域ＣＡＲの表面積と周辺領域ＰＥＲの表面積との差を最小限にすることができるのである。そして、セルアレイ領域ＣＡＲの表面積と周辺領域ＰＥＲの表面積との差を最小限にすることができるということは、成膜時のローディング効果を抑制できることを意味し、これによって、セルアレイ領域ＣＡＲの表面（凹凸形状）を覆う膜の膜厚と、周辺領域ＰＥＲの表面（凹凸形状）を覆う膜の膜厚の均一性を高めることができることを意味する。この結果、セルアレイ領域ＣＡＲの中央部に配置されたＣＭＵＴセルとセルアレイ領域ＣＡＲの外周部に配置されたＣＭＵＴセルとの間で、共振周波数やプルイン電圧といったデバイス特性の均一性を高めることができることになり、これによって、効率の良い超音波の送受信を行なうことができるのである。以上の理由から、周辺領域ＰＥＲに配置されるパターン構造体３１１としては、セルアレイ領域ＣＡＲに配置される構造体の中で、最もアスペクト比の高い構造体に相当する構造体から構成することが望ましいのである。具体的に、本実施の形態１では、セルアレイ領域ＣＡＲに配置される構造体の中で、最もアスペクト比の高い構造体が梁構造体２０１であることから、周辺領域ＰＥＲに配置するパターン構造体３１１として、ＣＭＵＴセルの構成要素である梁構造体２０１に相当する構造体を採用している。
【００５３】
＜実施の形態１におけるＣＭＵＴの製造方法＞
次に、本実施の形態１におけるＣＭＵＴの製造方法について、図面を参照しながら説明する。図９〜図１９は、図４のＡ−Ａ線での断面図に対応している。
【００５４】
まず、複数のチップ領域と、複数のチップ領域を区画するスクライブ領域と、複数のチップ領域の外側に形成されたオフチップ領域と、を主面に有する半導体ウェハを準備する。そして、図９に示すように、半導体基板（半導体ウェハ）５０１上に、プラズマＣＶＤ法（Chemical Vapor Deposition）で酸化シリコン膜からなる絶縁膜５０２を１０００ｎｍ堆積する。次に、絶縁膜５０２上に、スパッタリング法を使用することにより、窒化チタン膜とアルミニウム合金膜と窒化チタン膜とをそれぞれ１００ｎｍ、６００ｎｍ、１００ｎｍ積層する。その後、フォトリソグラフィ技術およびドライエッチング技術を使用してパターニングすることにより、下部電極１０２と図３に示す下部電極１０２から引き出される引き出し配線３０２とを複数のチップ領域のそれぞれに形成する。
【００５５】
続いて、図１０に示すように、プラズマＣＶＤ法を使用することにより、下部電極１０２上を含む主面に酸化シリコン膜からなる絶縁膜５０３を３０００ｎｍ堆積する。そして、図１１に示すように、ＣＭＰ技術（Chemical Mechanical Polishing）を使用することにより、下部電極１０２上の絶縁膜５０３の膜厚が２００ｎｍになるまで平坦化を実施する。
【００５６】
その後、図１２に示すように、絶縁膜５０３の上面に、プラズマＣＶＤ法で多結晶シリコン膜（ポリシリコン膜）を３００ｎｍ堆積し、フォトリソグラフィ技術およびドライエッチング技術を使用することにより、多結晶シリコン膜をパターニングすることで、絶縁膜５０３上に多結晶シリコン膜からなる犠牲層１２０３を形成する。すなわち、複数のチップ領域のそれぞれにおいて、絶縁膜５０３上に、平面視において下部電極１０２と重なる犠牲層１２０３を形成する。この犠牲層１２０３は、その後の工程で空洞部となる。
【００５７】
次に、図１３に示すように、犠牲層１２０３と絶縁膜５０３とを覆うように、プラズマＣＶＤ法により、酸化シリコン膜からなる絶縁膜５０４を２００ｎｍ堆積する。つまり、犠牲層１２０３を覆い、かつ、主面に形成された絶縁膜５０３上に絶縁膜５０４を形成する。
【００５８】
続いて、図１４に示すように、ＣＭＵＴセルの上部電極１０５を形成するため、スパッタリング法により、窒化チタン膜とアルミニウム合金膜と窒化チタン膜との積層膜をそれぞれ５０ｎｍ、１００ｎｍ、５０ｎｍ堆積する。そして、フォトリソグラフィ技術およびドライエッチング技術を使用することにより、上部電極１０５を形成する。その際、上部電極から引き出される引き出し配線３０５や、図３に示す複数の上部電極１０５をつなぐ配線３０４も同時に形成される。このように、図１４に示す工程では、複数のチップ領域のそれぞれにおいて、絶縁膜５０４上に、平面視において犠牲層１２０３と重なる上部電極１０５を形成する。
【００５９】
そして、図１５に示すように、プラズマＣＶＤ法を使用することにより、窒化シリコン膜からなる絶縁膜５０５を絶縁膜５０４と上部電極１０５と上部電極から引き出された引き出し配線３０５とを覆うように２００ｎｍ堆積する。
【００６０】
次に、図１６に示すように、フォトリソグラフィ技術およびドライエッチング技術を使用することにより、絶縁膜５０５および絶縁膜５０４に犠牲層１２０３に到達するエッチング孔４０１を形成する。つまり、複数のチップ領域のそれぞれにおいて、絶縁膜５０４および絶縁膜５０５を貫通して犠牲層１２０３に達するエッチング孔４０１を形成する。
【００６１】
その後、図１７に示すように、複数のチップ領域のそれぞれにおいて、エッチング孔４０１を介して、犠牲層１２０３をフッ化キセノン（ＸｅＦ２）ガスで等方性エッチングすることにより、空洞部１０３を形成する。
【００６２】
続いて、図１８に示すように、エッチング孔４０１を埋め込むために、プラズマＣＶＤ法を使用することにより、酸化シリコン膜からなる絶縁膜５０６を２００ｎｍ堆積する。このように、複数のチップ領域のそれぞれにおいて、絶縁膜５０６によって、エッチング孔４０１を塞ぐ。
【００６３】
その後、図１９に示すように、プラズマＣＶＤ法を使用することにより、窒化シリコン膜からなる絶縁膜を８００ｎｍ堆積し、フォトリソグラフィ技術およびドライエッチング技術を使用することにより、平面視において空洞部１０３と重なるＣＭＵＴセルの梁構造体２０１と、セルアレイ領域の外側の周辺領域に、梁構造体２０１に相当するパターン構造体３１１とを形成する。これにより、梁構造体２０１およびパターン構造体３１１によって、絶縁膜５０６上に凸形状が形成される。この際に、図３に示すセルアレイ領域の外側の周辺領域に配置されるすべてのパターン構造体３１１も形成される。
【００６４】
そして、図５に示すように、プラズマＣＶＤ法を使用することにより、窒化シリコン膜からなる絶縁膜５０７を４００ｎｍ堆積する。このとき、本実施の形態１によれば、セルアレイ領域の外側の周辺領域に、ＣＭＵＴセルを構成する梁構造体２０１に相当する比較的大きな段差（凸形状）を有するパターン構造体３１１を形成している。これにより、本実施の形態１によれば、複数のパターン構造体３１１が形成された周辺領域における絶縁膜５０６上の表面積と複数の梁構造体２０１が形成されたセルアレイ領域おける絶縁膜５０６上の表面積との差を小さくすることができる。この結果、プラズマＣＶＤ法による絶縁膜５０７の成膜時におけるローディング効果の発生を抑制することができる。これにより、本実施の形態１によれば、セルアレイ領域の中央部とセルアレイ領域の外周部との間で、表面積に大きな差が生じなくすることができるため、セルアレイ領域の中央部とセルアレイ領域の外周部に堆積する絶縁膜の膜厚を概ね均一にすることができる。
【００６５】
最後に、下部電極１０２への電気的な接続を実施するためのプラグ３０３（図３参照）と、上部電極１０５への電気的な接続を実施するためのプラグ３０６（図３参照）を形成する。以上のようにして、本実施の形態１におけるＣＭＵＴを製造することができる。
【００６６】
＜変形例１＞
図３では、セルアレイ領域ＣＡＲの外側の周辺領域ＰＥＲに形成されているパターン構造体３１１の配置をセルアレイ内のＣＭＵＴセルの配置ピッチと等しいピッチで配置している。しかし、図３に示すように、プラグ３０３およびプラグ３０６やＣＭＵＴチップ３０１の端部に重なってしまい、等しいピッチでパターン構造体３１１を配置できない領域が周辺領域ＰＥＲに発生してしまう。その場合は、図２０に示す構造体２００１や構造体２００２のように、配置ピッチやパターン構造体３１１のパターン形状を変えてもよい。周辺領域ＰＥＲに配置されるパターン構造体３１１の配置ピッチをセルアレイ内の複数のＣＭＵＴセルの配置ピッチと等しくすることが、ＣＭＵＴチップにおけるセルアレイ領域ＣＡＲの表面積（単位表面積）と周辺領域の表面積（単位表面積）を等しくする観点から望ましいが、周辺領域ＰＥＲに配置されるパターン構造体３１１を配置できない領域にも、形状の異なる構造体２００２を配置することにより、周辺領域ＰＥＲの単位表面積とセルアレイ領域ＣＡＲの単位表面積を概ね等しくすることができる。この結果、セルアレイ構成する複数のＣＭＵＴセルにおいて、デバイス特性のより一層の均一化を実現することができる。
【００６７】
＜変形例２＞
図２１は、セルアレイ３１０の外周にダミーセル２００３を配置し、ダミーセル２００３とセルアレイ３１０を配置した領域２００４の外側に、さらに、パターン構造体３１１を配置した図である。本明細書でいうダミーセルとは、少なくとも、電極（上部電極および下部電極）と空洞部あるいは空洞部を充填した充填部とのいずれかを含むセルであって、超音波の送受信機能を果たさないセルを意味している。ダミーセル２００３は、メンブレンの歪みを均一化あるいはデバイス特性を均一化するために配置しているが、図２１に示すように、その外周に表面積差が生じるような状況が発生する場合には、セルアレイ３１０とダミーセル２００３を配置した領域の外側にパターン構造体３１１を配置してもよい。セルアレイ３１０の外側の領域に、ローディング効果の影響がセルアレイ３１０まで及ばない程度まで、ダミーセル２００３を配置することは可能である。しかし、ダミーセル２００３を設ける場合、ダミーセル２００３が電極（上部電極および下部電極）を含むため、ＣＭＵＴチップ３０１上に多数の不要な浮遊電極が形成され、それらの浮遊電極を介した寄生容量の増加などがセルアレイ３１０の感度低下を引き起こす可能性がある。また、ダミーセル２００３は空洞部を含むため、セルアレイ３１０の外側の周辺領域全体にダミーセル２００３を配置する場合、基板からＣＭＵＴチップ３０１を切り出す工程で、ＣＭＵＴチップ３０１の端部近傍のダミーセル２００３の空洞部上のメンブレンが剥がれる可能性がある。剥がれたメンブレンはＣＭＵＴチップ３０１上に再付着して、セルアレイ３１０内のＣＭＵＴセルにダメージを与える可能性がある。
【００６８】
一方、図２１に示す本変形例２のように、メンブレン歪みを均一化するためのダミーセル２００３を配置した領域の外側に、ローディング効果を抑制するために、電極や空洞部を含まないパターン構造体３１１のみを配置した場合、寄生容量の増加やメンブレンの剥がれることを抑制することができる。すなわち、本変形例２によれば、セルアレイ３１０の外周にダミーセル２００３を配置し、さらに、ダミーセル２００３の外側領域に、パターン構造体３１１（構造体２００１、構造体２００２）を配置している。これにより、本変形例２によれば、ダミーセル２００３によって、メンブレン歪みを均一化することができるとともに、パターン構造体３１１（構造体２００１、構造体２００２）によって、ダミーセル２００３に起因する寄生容量の増加やメンブレンの剥がれを防止しながら、ローディング効果を抑制することができる利点を得ることができる。
【００６９】
＜変形例３＞
なお、図３と図４と図２０と図２１において、複数のＣＭＵＴセルのそれぞれの空洞部１０３は、基板の上面から見て（平面視において）、六角形の形状をしているが、複数のＣＭＵＴセルのそれぞれの空洞部１０３の形状は、これに限らず、例えば、円形形状でも矩形形状をしていてもよい。
【００７０】
図２２は、ＣＭＵＴセルが矩形形状の空洞形状をしており、かつ、矩形形状のパターン構造体３１１を空洞部上に多数配置した場合のＣＭＵＴチップ３０１を示す図である。図２２に示す本変形例３においても、セルアレイ３１０の外側に、比較的大きな段差を発生させるパターン構造体を配置している。この本変形例３においても、セルアレイ３１０のセルピッチとほぼ同じピッチで、パターン構造体３１１配置しているので、空洞部の形状が六角形のセルの場合と同様に、セルアレイ３１０の中心部とセルアレイの外周部との間で表面積の差を小さくすることができる。この結果、本変形例３によっても、ＣＶＤ法による成膜処理を行っても、セルアレイ３１０の中央部とセルアレイ３１０の外周部に堆積する膜の膜厚を均一にすることができる。したがって、本変形例３によっても、セルアレイ３１０の中央部に配置されたＣＭＵＴセルと、セルアレイ３１０の外周部に配置されたＣＭＵＴセルとの共振周波数やプルイン電圧といったデバイス特性が均一になり、効率のよい超音波の送信と受信が可能となる。
【００７１】
さらに、実施の形態１では、ＣＭＵＴセルを構成する構成要素の中で、梁構造体２０１に相当するパターン構造体３１１を周辺領域に配置したが、例えば、ＣＭＵＴセルの構成要素の中に梁構造体２０１のようにアスペクト比の高い構造体が含まれる場合には、この構造体に相当するパターン構造体３１１を周辺領域に配置してもよい。
【００７２】
また、実施の形態１で説明したＣＭＵＴの構成材料は、その組み合わせの１つの例を示したものであり、例えば、上部電極１０５や下部電極１０２の材料として、タングステンやその他の導電性を持つ材料を使用してもよい。さらには、犠牲層１２０３の材料も、犠牲層１２０３の周囲を囲む材料とのウェットエッチング選択性を確保することができる材料を使用することができる。したがって、犠牲層１２０３の材料としては、多結晶シリコン膜の他に、ＳＯＧ（Spin-on-Glass）あるいは金属膜などを使用することもできる。
【００７３】
（実施の形態２）
本実施の形態２では、ＣＭＵＴチップを形成した半導体基板上において、ＣＭＵＴチップが形成されているチップ領域以外のスクライブ領域とオフチップ領域にも、ＣＭＵＴセルを構成する梁構造に相当するパターン構造体を絶縁膜上に配置している。これにより、本実施の形態２においても、セルアレイ内に形成されている各ＣＭＵＴセルのメンブレンの膜厚ばらつきを抑制することができ、これによって、各ＣＭＵＴセルのデバイス特性の均一化を実現することができる。
【００７４】
図２３は、ＣＭＵＴチップ３０１（チップ領域２１０２）が配列された半導体ウェハ２１０１を示す上面図である。本実施の形態２では、半導体ウェハ２１０１上に、横８列、縦２列の行列配置で複数のＣＭＵＴチップ３０１（複数のチップ領域２１０２）が形成されている。これらの複数のＣＭＵＴチップ３０１が配列されている複数のチップ領域２１０２以外の領域には、オフチップ領域２１０３が形成されている。すなわち、半導体ウェハ２１０１の主面のうち、複数のチップ領域２１０２の外側領域にオフチップ領域２１０３が形成されている。
【００７５】
図２４は、図２３の領域ＢＲを拡大して示す上面図である。この領域ＢＲは、４つのＣＭＵＴチップ３０１の角部が対向する領域であり、ＣＭＵＴチップ３０１の間にスクライブ領域２２０１が形成されている。スクライブ領域２２０１は、ＣＭＵＴチップ３０１を切り出すため、ダイシング処理などにより半導体ウェハを切断する領域である。
【００７６】
図２５は、図２３の領域ＣＲを拡大して示す上面図である。この領域ＣＲには、チップ領域２１０２とオフチップ領域２１０３の境界領域が示されている。
【００７７】
図２６は、図２３に示す半導体ウェハ２１０１のスクライブ領域２２０１をダイシング処理により切断した後の領域ＢＲの状態を示す図である。同様に、図２７は、図２３に示す半導体ウェハ２１０１のスクライブ領域２２０１をダイシング処理により切断した後の領域ＣＲの状態を示す図である。２２０２はダイシング処理により切断された面である。半導体ウェハ２１０１のダイシングでは、一般的にある幅を持ったダイシングブレードで半導体ウェハ２１０１を切断するため、スクライブ領域２２０１のダイシングブレードの幅とほぼ等しい領域が切断される。この際に、ＣＭＵＴチップ３０１の外側のスクライブ領域２２０１やオフチップ領域２１０３に配置したパターン構造体３１１も切断されることになる。
【００７８】
本実施の形態２における特徴点は、例えば、図２４および図２５に示すように、半導体ウェハ２１０１の複数のチップ領域２１０２以外のスクライブ領域２２０１やオフチップ領域２１０３にも、ＣＭＵＴセルを構成する梁構造体２０１に相当するパターン構造体３１１を絶縁膜（図５に示す絶縁膜５０６）上に配置している点にある。このようにスクライブ領域２２０１やオフチップ領域２１０３にもパターン構造体３１１を配置することにより、半導体ウェハ２１０１の主面の全面での単位表面積を概ね均等にすることができる。この結果、本実施の形態２によれば、ＣＭＵＴチップ３０１に形成されているセルアレイ内の各ＣＭＵＴセルのメンブレンの厚さばらつきを抑制することができ、これによって、セルアレイ内のすべてのＣＭＵＴセルのデバイス特性を均一にすることができる。
【００７９】
例えば、ＣＶＤ法により成膜する際に発生するローディング効果は、メンブレンを構成する膜の成膜条件にも依存するが、単位表面積が異なる領域の境界領域から数ｍｍ程度まで影響が及ぶことがある。したがって、セルアレイ領域ＣＡＲの外側領域である周辺領域ＰＥＲにパターン構造体３１１を配置しても、チップ領域２１０２以外のスクライブ領域２２０１やオフチップ領域２１０３までパターン構造体３１１を配置しないと、これらの領域との単位表面積差に起因するローディング効果の影響がセルアレイ領域ＣＡＲにまで及ぶおそれがある。この結果、セルアレイ領域ＣＡＲの中央部に配置されたＣＭＵＴセルと外周部に配置されたＣＭＵＴセルとのデバイス特性が不均一になる可能性がある。
【００８０】
ここで、この影響を抑制するために、スクライブ領域２２０１やオフチップ領域２１０３とチップ領域２１０２との境界から数ｍｍの距離を確保して、チップ領域２１０２内にセルアレイを配置することが考えられる。ところが、この場合、超音波を送受信する機能を有するセルアレイの大きさ（サイズ）を維持するためには、チップ領域２１０２のサイズを大きくする必要がある。この結果、半導体ウェハ２１０１から取得できるＣＭＵＴチップ３０１の数が減少するため、歩留り低下やチップ価格（コスト）の上昇につながる。
【００８１】
一方、本実施の形態２では、例えば、図２４や図２５に示すように、チップ領域２１０２以外のスクライブ領域２２０１やオフチップ領域２１０３にも、梁構造体２０１に相当するパターン構造体３１１を配置している。このため、本実施の形態２によれば、半導体ウェハ２１０１の主面の全面の単位表面積を概ね均一にすることができる。このことから、本実施の形態２によれば、スクライブ領域２２０１やオフチップ領域２１０３に起因するローディング効果を抑制するために、スクライブ領域２２０１やオフチップ領域２１０３から距離を離してセルアレイを配置する必要がない。したがって、セルアレイの中央部に配置されるＣＭＵＴセルと外周部に配置されるＣＭＵＴセルとのデバイス特性を均一にするためにチップサイズを大きくする必要がない。すなわち、本実施の形態２によれば、すべてのチップ領域２１０２内に形成されるセルアレイ内のＣＭＵＴセルのデバイス特性を均一化することと、半導体ウェハ２１０１から取得できるＣＭＵＴチップ３０１の数の減少による歩留り低下やチップ価格の上昇を抑制することとを両立できる。
【００８２】
本実施の形態２におけるＣＭＵＴの製造方法は、前記実施の形態１におけるＣＭＵＴの製造方法と同様である。スクライブ領域２２０１にパターン構造体３１１を配置するためには、チップ領域２１０２に梁構造体２０１を形成するフォトマスクにおいて、スクライブ領域２２０１にもパターン構造体３１１のパターンを予めレイアウトしておけばよい。また、オフチップ領域２１０３は、梁構造体２０１を形成するフォトマスクを用いて、チップ領域２１０２だけでなく、オフチップ領域２１０３にもパターニングしておくだけでよい。あるいは、オフチップ領域２１０３のパターン専用のフォトマスクを用いて、オフチップ領域２１０３にパターン構造体３１１をパターニングしてもよい。
【００８３】
また、前記実施の形態１で説明したように、スクライブ領域２２０１やオフチップ領域２１０３に配置するパターン構造体３１１の配置ピッチやパターン形状をかえても、半導体ウェハ２１０１の主面の全面において、単位表面積を概ね等しくすれば、配置ピッチやパターン形状に関わらず同様の効果を得ることができる。
【００８４】
さらに、本実施の形態２では、例えば、スクライブ領域２２０１とオフチップ領域２１０３の両方の領域にパターン構造体３１１を配置する例について説明したが、これに限定されるものではなく、効果の度合いにより、スクライブ領域２２０１とオフチップ領域２１０３の一方の領域にのみにパターン構造体３１１を配置してもよい。
【００８５】
（実施の形態３）
次に、前記実施の形態１あるいは前記実施の形態２におけるＣＭＵＴを備える超音波検査装置の一構成例とその役割について、図面を参照しながら説明する。
【００８６】
図２８は、本実施の形態３における超音波検査装置２４０１の模式的な構成を示すブロック図である。図２８において、本実施の形態１における超音波検査装置２４０１は、本体と超音波探触子２４０２とにより構成され、本体は、送受分離部２４０３、送信部２４０４、バイアス部２４０５、受信部２４０６、整相加算部２４０７、画像処理部２４０８、表示部２４０９、制御部２４１０、操作部２４１１から構成される。
【００８７】
超音波探触子２４０２は、被検体に接触させて被検体との間で超音波を送受波する装置であり、前記実施の形態１あるいは前記実施の形態２におけるＣＭＵＴを使用して製造される。超音波探触子２４０２から超音波が被検体に送波され、被検体からの反射エコー信号が超音波探触子２４０２により受波される。この超音波探触子２４０２は、後述する送受分離部２４０３と電気的に接続される。
【００８８】
送信部２４０４およびバイアス部２４０５は、超音波探触子２４０２から超音波を発信させるために、超音波探触子２４０２に駆動信号を供給する機能を有する。
【００８９】
受信部２４０６は、超音波探触子２４０２から出力される反射エコー信号を受信する機能を有する。受信部２４０６は、さらに、受信した反射エコー信号に対して、アナログデジタル変換（ＡＤ変換）等の信号処理を行う。
【００９０】
送受分離部２４０３は、超音波の発信時には、超音波探触子２４０２と送信部２４０４とを電気的に接続する一方、超音波の受信時には、超音波探触子２４０２と受信部２４０６とを電気的に接続するように接続経路を切り換える機能を有する。すなわち、送受分離部２４０３は、送信時には送信部２４０４から超音波探触子２４０２へ駆動信号を渡し、受信時には超音波探触子２４０２から受信部２４０６へ受信信号を渡すよう送信と受信とを切り換えて分離する機能を有する。
【００９１】
整相加算部２４０７は、フォーカス点から出力される反射エコー信号をそれぞれのＣＭＵＴセルで受信する時間差を考慮して加算する機能を有する。すなわち、整相加算部２４０７は、反射エコー信号の位相差を考慮して加算（整相加算）する機能を有する。
【００９２】
画像処理部２４０８は、整相加算された反射エコー信号に基づいて検査画像を形成する機能を有し、表示部２４０９は、画像処理された検査画像を表示する表示装置である。
【００９３】
制御部２４１０は、本体を構成する各構成部を制御する機能を有し、制御部２４１０は、超音波探触子２４０２の超音波の送受信を制御する。
【００９４】
操作部２４１１は、制御部２４１０に指示を与える装置であり、操作部２４１１は、例えば、トラックボールやキーボードやマウス等の入力機器から構成される。
【００９５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。すなわち、本発明は、上述した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施の形態は、本発明のより良い理解のために詳細に説明した形態であり、必ずしも説明のすべての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００９６】
前記実施の形態は、以下の形態を含む。
【００９７】
（付記１）
複数のセルが形成されたセルアレイ領域と、
前記セルアレイ領域に接する周辺領域と、
を含み、
前記複数のセルのそれぞれは、
基板と、
前記基板上に形成された第１電極と、
前記第１電極上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、かつ、平面視において前記第１電極と重なる空洞部と、
前記空洞部上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成され、かつ、平面視において前記空洞部と重なる第２電極と、
前記第２電極上に形成された第３絶縁膜と、
前記第３絶縁膜から凸状に張り出し、かつ、平面視において前記空洞部と重なる梁構造体と、
前記梁構造体を覆い、かつ、前記第３絶縁膜上に形成された第４絶縁膜と、
を有し、
前記周辺領域には、
前記第３絶縁膜と、
前記第３絶縁膜から凸状に張り出した複数のパターン構造体と、
前記複数のパターン構造体を覆う前記第４絶縁膜と、
が形成されている、超音波トランスデューサ。
【００９８】
（付記２）
付記１に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体のそれぞれは、前記梁構造体と同一材料から形成されている、超音波トランスデューサ。
【００９９】
（付記３）
付記１に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体のそれぞれは、前記梁構造体と同一構造をしている、超音波トランスデューサ。
【０１００】
（付記４）
付記１に記載の超音波トランスデューサにおいて、
前記複数のパターン構造体が形成された前記周辺領域における前記第３絶縁膜上の表面積と複数の前記梁構造体が形成された前記セルアレイ領域における前記第３絶縁膜上の表面積との差は、前記周辺領域に前記複数のパターン構造体を形成しない場合の前記周辺領域における前記第３絶縁膜上の表面積と複数の前記梁構造体が形成された前記セルアレイ領域における前記第３絶縁膜上の表面積との差よりも小さい、超音波トランスデューサ。
【０１０１】
（付記５）
付記１に記載の超音波トランスデューサにおいて、
前記第２絶縁膜と前記第２電極と前記第３絶縁膜と前記梁構造体と前記第４絶縁膜とによって、メンブレンが構成され、
前記梁構造体は、前記梁構造体が存在しない場合よりも、前記メンブレンの厚さ方向における前記メンブレンの振動を大きくする機能を有する、超音波トランスデューサ。
【０１０２】
（付記６）
付記１に記載の超音波トランスデューサにおいて、
前記梁構造体の厚さは、前記第２絶縁膜と前記第２電極と前記第３絶縁膜とを組み合わせた厚さ以上である、超音波トランスデューサ。
【０１０３】
（付記７）
（ａ）複数のチップ領域と、前記複数のチップ領域を区画するスクライブ領域と、前記複数のチップ領域の外側に形成されたオフチップ領域と、を主面に有する半導体ウェハを準備する工程、
（ｂ）前記複数のチップ領域のそれぞれに第１電極を形成する工程、
（ｃ）前記第１電極上を含む前記主面に第１絶縁膜を形成する工程、
（ｄ）前記複数のチップ領域のそれぞれにおいて、前記第１絶縁膜上に、平面視において前記第１電極と重なる犠牲層を形成する工程、
（ｅ）前記犠牲層を覆い、かつ、前記主面に形成された前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｆ）前記複数のチップ領域のそれぞれにおいて、前記第２絶縁膜上に、平面視において前記犠牲層と重なる第２電極を形成する工程、
（ｇ）前記第２電極上を含む前記主面に第３絶縁膜を形成する工程、
（ｈ）前記複数のチップ領域のそれぞれにおいて、前記第３絶縁膜および前記第２絶縁膜を貫通して前記犠牲層に達するエッチング孔を形成する工程、
（ｉ）前記複数のチップ領域のそれぞれにおいて、前記エッチング孔を介して、前記犠牲層を除去することにより、空洞部を形成する工程、
（ｊ）前記（ｉ）工程後、前記複数のチップ領域のそれぞれにおいて、前記エッチング孔を塞ぐ工程、
（ｋ）前記（ｊ）工程後、前記複数のチップ領域の前記第３絶縁膜上に、平面視において前記空洞部と重なる梁構造体を形成し、かつ、前記スクライブ領域の前記第３絶縁膜上に、前記梁構造体に相当する複数のパターン構造体を形成する工程、
（ｌ）前記（ｋ）工程後、前記梁構造体および前記複数のパターン構造体を覆い、かつ、前記主面に形成された前記第３絶縁膜上に第４絶縁膜を形成する工程、
を備える、超音波トランスデューサの製造方法。
【０１０４】
（付記８）
付記７に記載の超音波トランスデューサの製造方法において、
前記（ｋ）工程は、前記オフチップ領域の前記第３絶縁膜上にも、前記複数のパターン構造体を形成する、超音波トランスデューサの製造方法。
【０１０５】
（付記９）
付記７に記載の超音波トランスデューサの製造方法において、
前記複数のチップ領域のそれぞれは、
複数のセルが形成されたセルアレイ領域と、
前記セルアレイ領域に接する周辺領域と、
を含み、
前記（ｋ）工程は、前記複数のチップ領域のそれぞれの前記周辺領域の前記第３絶縁膜上にも、前記複数のパターン構造体を形成する、超音波トランスデューサの製造方法。
【０１０６】
（付記１０）
付記７に記載の超音波トランスデューサの製造方法において、
前記（ｋ）工程で形成される前記梁構造体および前記複数のパターン構造体のそれぞれによって、前記第３絶縁膜上に凸形状が形成される、超音波トランスデューサの製造方法。
【０１０７】
（付記１１）
付記７に記載の超音波トランスデューサの製造方法において、
前記（ｌ）工程は、プラズマＣＶＤ法を使用して、前記第４絶縁膜を形成する、超音波トランスデューサの製造方法。
【符号の説明】
【０１０８】
１０１  基板
１０２  下部電極
１０３  空洞部
１０４ａ  絶縁膜
１０４ｂ  絶縁膜
１０５  上部電極
１０６  メンブレン
２０１  梁構造体
３０１  ＣＭＵＴチップ
３０２  引き出し配線
３０３  プラグ
３０４  配線
３０５  引き出し配線
３０６  プラグ
３１０  セルアレイ
３１１  パターン構造体
４０１  エッチング孔
５０１  半導体基板
５０２  絶縁膜
５０３  絶縁膜
５０４  絶縁膜
５０５  絶縁膜
５０６  絶縁膜
５０７  絶縁膜
７０１  端面
１２０３  犠牲層
２００１  構造体
２００２  構造体
２００３  ダミーセル
２００４  領域
２１０１  半導体ウェハ
２１０２  チップ領域
２１０３  オフチップ領域
２２０１  スクライブ領域
２２０２  面
２４０１  超音波検査装置
２４０２  超音波探触子
２４０３  送受分離部
２４０４  送信部
２４０５  バイアス部
２４０６  受信部
２４０７  整相加算部
２４０８  画像処理部
２４０９  表示部
２４１０  制御部
２４１１  操作部
ＣＡＲ  セルアレイ領域
ＰＥＲ  周辺領域
【図１】
2016194591.tif 000003
【図２】
2016194591.tif 000004
【図３】
2016194591.tif 000005
【図４】
2016194591.tif 000006
【図５】
2016194591.tif 000007
【図６】
2016194591.tif 000008
【図７】
2016194591.tif 000009
【図８】
2016194591.tif 000010
【図９】
2016194591.tif 000011
【図１０】
2016194591.tif 000012
【図１１】
2016194591.tif 000013
【図１２】
2016194591.tif 000014
【図１３】
2016194591.tif 000015
【図１４】
2016194591.tif 000016
【図１５】
2016194591.tif 000017
【図１６】
2016194591.tif 000018
【図１７】
2016194591.tif 000019
【図１８】
2016194591.tif 000020
【図１９】
2016194591.tif 000021
【図２０】
2016194591.tif 000022
【図２１】
2016194591.tif 000023
【図２２】
2016194591.tif 000024
【図２３】
2016194591.tif 000025
【図２４】
2016194591.tif 000026
【図２５】
2016194591.tif 000027
【図２６】
2016194591.tif 000028
【図２７】
2016194591.tif 000029
【図２８】
2016194591.tif 000030
【国際調査報告】
2016194591.tif 000031
2016194591.tif 000032
2016194591.tif 000033