(57)【要約】  埋め込み型導波路のコア層に電流を効率的に注入可能な技術を提供することを目的とする。基板の一端側において、コア層、クラッド層及び電流ブロック層を含む埋め込み型導波路が配設され、かつ、コア層の積層方向における両側がクラッド層によって挟まれ、コア層の積層方向と垂直である幅方向における両側が電流ブロック層によって挟まれる。基板の他端側において、コア層及びクラッド層を含むリッジ型導波路が配設され、かつ、コア層の積層方向における両側がクラッド層によって挟まれる。
2018079112.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配設された半導体光導波路であって、
前記基板よりも屈折率が高いコア層と、
前記コア層よりも屈折率が低いクラッド層と、
前記コア層よりも電気抵抗が高く、前記コア層よりも屈折率が低い電流ブロック層と
を備え、
前記基板の一端側において、前記コア層、前記クラッド層及び前記電流ブロック層を含む埋め込み型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、前記コア層の前記積層方向と垂直である幅方向における両側が前記電流ブロック層によって挟まれ、
前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の前記積層方向における両側が前記クラッド層によって挟まれ、前記コア層を挟んでいる前記クラッド層のうち、前記基板から遠い側の前記クラッド層の断面形状が凸形を有しており、
前記基板の前記一端側と前記他端側との間において、前記埋め込み型導波路と前記リッジ型導波路とが結合されている、半導体光導波路。
【請求項２】
請求項１に記載の半導体光導波路であって、
前記コア層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が大きくなる部分を有し、
前記電流ブロック層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が前記コア層の幅の変化に応じて変化する部分を有し、
前記リッジ型導波路の凸部の突起は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が小さくなる部分を有する、半導体光導波路。
【請求項３】
請求項１または請求項２に記載の半導体光導波路であって、
前記コア層は、
ＩｎＧａＡｓＰまたはＡｌＧａＩｎＡｓを含む、半導体光導波路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路であって、
前記電流ブロック層は、
Ｚｎ，Ｓ，Ｆｅ，Ｒｕのいずれか１つとＩｎＰとを含む、半導体光導波路。
【請求項５】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体レーザと、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する変調器と
を備え、
前記半導体レーザは、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記変調器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項６】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する変調器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体レーザと
を備え、
前記変調器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体レーザは、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項７】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体レーザと、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体光増幅器とを備え、
前記半導体レーザは、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体光増幅器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項８】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体光増幅器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体レーザとを備え、
前記半導体光増幅器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体レーザは、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項９】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体光増幅器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する変調器とを備え、
前記半導体光増幅器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記変調器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項１０】
請求項１から請求項４のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する変調器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体光増幅器とを備え、
前記変調器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体光増幅器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項１１】
基板上に配設された半導体光導波路であって、
前記基板よりも屈折率が高いコア層と、
前記コア層よりも屈折率が低いクラッド層と、
前記基板の一端側において、前記コア層及び前記クラッド層を含み、前記クラッド層の幅と前記コア層の幅とが同じハイメサ型導波路が配設され、
前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、
前記基板の前記一端側と前記他端側との間において、前記ハイメサ型導波路と前記リッジ型導波路とが結合され、
前記コア層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が大きくなる部分を有し、
前記リッジ型導波路の凸部の突起は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が小さくなる部分を有する、半導体光導波路。
【請求項１２】
請求項２に記載の半導体光導波路である第１半導体光導波路と、
請求項１１に記載の半導体光導波路である第２半導体光導波路と
を備え、
前記第１半導体光導波路の前記リッジ型導波路と、前記第２半導体光導波路の前記リッジ型導波路とが結合されている、半導体光導波路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に配設された半導体光導波路、及び、それを備える光集積素子に関する。
【背景技術】
【０００２】
半導体レーザや光変調器などの光デバイスにおいて、デバイスの構造と、デバイスの特性とは互いに関連している。例えば、光デバイスの構造として、埋め込み型導波路と、リッジ型導波路と、ハイメサ型導波路とが知られている。埋め込み型導波路では、光を伝搬するコア層、つまり導波するコア層をクラッド層で囲んだ断面構造を有している。この埋め込み型導波路は、リッジ型導波路に比べてコア層への電流注入効率が良く、低消費電力の動作に適した特性を有している。リッジ型導波路では、コア層をパターニング加工せずに、基板を下にしてコア層上部のクラッド層の断面形状を凸形にパターニング加工して得られる断面構造を有している。このリッジ型導波路は、長時間の動作に適した特性を有している。ハイメサ型導波路は、導波する光モードの大きさに対して、コア層が占める割合が大きく、他の断面構造に対し低消費電力で光変調できる特性を有している。【０００３】
さて、半導体レーザや光変調器などの複数の機能要素を１素子に集積した光集積素子では、それぞれの機能要素への要求を満たすために、リッジ型導波路の断面構造であるリッジ構造及び埋め込み型導波路の断面構造である埋め込み構造などの、互いに異なる断面構造の導波路を集積する場合がある。そして、異なる断面構造の導波路が互いに結合された構成では、光出力の損失が小さいことが求められる。【０００４】
しかしながら、互いに異なる断面構造の導波路を単純に結合すると、それぞれの断面構造の導波路で導波する光のモード形状が異なるため、導波路同士の結合部における光の反射や放射が発生する。この結果、光出力の損失が大きくなってしまう。【０００５】
これに対し、異なる断面構造の導波路を結合する部分において、一方の断面構造から他方の断面構造に向かうに従い、一方の断面構造を他方の断面構造に徐々に変化させていくことにより、上述した光出力の損失を抑制可能な技術が報告されている。【０００６】
例えば特許文献１では、リッジ構造と埋め込み構造とを備える光モード形状変換の断面構造が開示されている。具体的には、特許文献１には、リッジ構造でのＩｎＰ埋め込み／クラッド層の幅及び厚さをテーパー形状にするとともに、埋め込み構造でのＩｎＰ第１クラッド層及びＩｎＧａＡｓＰガイド層の幅及び厚さをテーパー形状にする技術が開示されている。このような技術によれば、一方の断面構造から他方の断面構造に向かうに従い、一方の断面構造を他方の断面構造に徐々に変化させていくように構成されるので、光モードの変換における損失を低減している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−１７４９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１のように、埋め込み構造において、ＩｎＰ第１クラッド層及びＩｎＧａＡｓＰガイド層は、ＩｎＰ埋め込み／クラッド層とＩｎＰ基板とのみによって囲まれる。ここで、埋め込み構造を例えばレーザや光変調器といった能動素子として採用しようとした場合、ＩｎＰ第１クラッド層及びＩｎＧａＡｓＰガイド層が電流を注入したいコア層となる。このため、特許文献１の構成において、コア層は、ＩｎＰ埋め込み／クラッド層及びＩｎＰ基板にしか囲まれないので、電流がコア層に流れずにＩｎＰ埋め込み／クラッド層及びＩｎＰ基板のみを流れてしまう電流経路が発生する。このような電流経路が発生すると、埋め込み型導波路のコア層に電流を効率的に注入することができない。【０００９】
なお、ＩｎＰ埋め込み／クラッド層に電流抵抗が高い材料を用いた場合には、ＩｎＰ埋め込み／クラッド層からコア層を通らずに直接ＩｎＰ基板へ流れてしまう電流経路の発生を抑制することは可能である。しかしながら、この場合には、ＩｎＰ埋め込み／クラッド層からコア層を通してＩｎＰ基板へ流れる電流の抵抗も高くなってしまう。この結果、当該電流も抑制されてしまうので、埋め込み型導波路のコア層に電流を効率的に注入することができない状況には変わらない。【００１０】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、埋め込み型導波路のコア層に電流を効率的に注入可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体光導波路は、基板上に配設された半導体光導波路であって、前記基板よりも屈折率が高いコア層と、前記コア層よりも屈折率が低いクラッド層と、前記コア層よりも電気抵抗が高く、前記コア層よりも屈折率が低い電流ブロック層とを備える。前記基板の一端側において、前記コア層、前記クラッド層及び前記電流ブロック層を含む埋め込み型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、前記コア層の前記積層方向と垂直である幅方向における両側が前記電流ブロック層によって挟まれる。前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の前記積層方向における両側が前記クラッド層によって挟まれる。前記コア層を挟んでいる前記クラッド層のうち、前記基板から遠い側の前記クラッド層の断面形状が凸形を有しており、前記基板の前記一端側と前記他端側との間において、前記埋め込み型導波路と前記リッジ型導波路とが結合されている。
【発明の効果】
【００１２】
本発明によれば、埋め込み型導波路において、コア層の積層方向における両側がクラッド層によって挟まれ、コア層の積層方向と垂直である幅方向における両側が電流ブロック層によって挟まれる。これにより、埋め込み型導波路のコア層に電流を効率的に注入することができる。【００１３】
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る光集積素子の構成を示す上面図である。
【図２】実施の形態１に係る光集積素子の構成を示す断面図である。
【図３】実施の形態１に係る光集積素子の構成を示す断面図である。
【図４】実施の形態１に係る光集積素子の構成を示す断面図である。
【図５】実施の形態１に係る光集積素子の構成を示す断面図である。
【図６】実施の形態１に係る光集積素子の構成を示す断面図である。
【図７】実施の形態１に係る光集積素子の構成を示す断面図である。
【図８】実施の形態１に係る光集積素子の構成を示す斜視図である。
【図９】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１０】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１１】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１２】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１３】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１４】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１５】実施の形態１に係る光集積素子の製造方法を示す斜視図である。
【図１６】実施の形態２に係る光集積素子の構成を示す上面図である。
【図１７】実施の形態２に係る光集積素子の構成を示す断面図である。
【図１８】実施の形態２に係る光集積素子の構成を示す断面図である。
【図１９】実施の形態２に係る光集積素子の構成を示す断面図である。
【図２０】実施の形態２に係る光集積素子の構成を示す断面図である。
【図２１】実施の形態２に係る光集積素子の構成を示す断面図である。
【図２２】実施の形態２に係る光集積素子の構成を示す断面図である。
【図２３】実施の形態２に係る光集積素子の構成を示す断面図である。
【図２４】実施の形態２に係る光集積素子の構成を示す斜視図である。
【図２５】変形例に係る光集積素子の構成を示す断面図である。
【図２６】実施の形態３に係る光集積素子の構成を示す断面図である。
【図２７】実施の形態３に係る光集積素子の構成を示す上面図である。
【図２８】実施の形態３に係る光集積素子の構成を示す上面図である。
【図２９】実施の形態３に係る光集積素子の構成を示す断面図である。
【図３０】実施の形態３に係る光集積素子の構成を示す断面図である。
【図３１】実施の形態３に係る光集積素子の構成を示す断面図である。
【図３２】実施の形態３に係る光集積素子の構成を示す断面図である。
【図３３】実施の形態３に係る光集積素子の製造方法を示す斜視図である。
【図３４】変形例に係る光集積素子の構成を示す斜視図である。
【図３５】実施の形態１，２に係る光集積素子の構成を示す断面図である。
【図３６】実施の形態３に係る光集積素子の構成を示す断面図である。
【図３７】実施の形態１，２，３に係る光集積素子の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係る半導体光導波路及びそれを備える光集積素子について図面を参照して説明する。同じ構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１６】
＜実施の形態１＞
図１は、本実施の形態１に係る光集積素子の構成を示す上面図であり、図２は、当該光集積素子の構成を上面から見た断面図である。図１及び図２には、導波方向Ａ−Ａ’が示されている。
【００１７】
図３、図４、図５、図６及び図７は、上記光集積素子の構成を光の伝搬方向から見た断面図であり、図１及び図２のＢ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’、Ｅ−Ｅ’、Ｆ−Ｆ’に沿った断面図である。これら図３〜図７には、図２の断面図の断面位置Ｇ−Ｇ’が示されている。なお以下の説明では、図３〜図７の上下方向を「積層方向」と呼び、図３〜図７の積層方向と垂直である左右方向を「幅方向」と呼ぶこともある。図８は、上記光集積素子の構成を示す斜視図である。
【００１８】
さて図１及び図２に示すように、本実施の形態１に係る光集積素子は、半導体レーザ１２１と、半導体光導波路である接続導波路１２２と、光変調器などの変調器１２３とを備えている。これは半導体レーザ１２１、接続導波路１２２及び変調器１２３は、図３〜図８に示される１つの基板であるＩｎＰ基板１０１上に配設され、集積されている。なお、ＩｎＰ基板１０１の一端側から他端側への方向は、図１及び図２の導波方向Ａ−Ａ’と同じである。そこで、以下の説明では、ＩｎＰ基板１０１の一端側を「一端側Ａ」と記すこともあり、ＩｎＰ基板１０１の他端側を「他端側Ａ’」と記すこともある。
【００１９】
図１及び図２に示すように、半導体レーザ１２１は、接続導波路１２２の一端側Ａに対応する部分と接合位置１１４において接続導波路１２２に接続されている。また、変調器１２３は、接続導波路１２２の他端側Ａ’に対応する部分と接合位置１１５において接続導波路１２２に接続されている。
【００２０】
接続導波路１２２は、半導体レーザ１２１から発射された光を変調器１２３に導く機能を有する。以下の説明で明らかとなるように、接続導波路１２２は、一端側Ａにて埋め込み型導波路の断面構造を有し、他端側Ａ’にてリッジ型導波路の断面構造を有している。そして、半導体レーザ１２１は、接続導波路１２２の埋め込み型導波路と同様の断面構造を有し、変調器１２３は、接続導波路１２２のリッジ型導波路と同様の断面構造を有している。
【００２１】
＜半導体レーザ１２１＞
図３は、図１及び図２のＢ−Ｂ’に沿った断面図であり、半導体レーザ１２１の断面構造を示す。半導体レーザ１２１は、ＩｎＰ基板１０１上に配設された第１クラッド層１１０、第１コア層１０２、第２クラッド層１１１、電流ブロック層１０４、及び、第５クラッド層１０３を備える。
【００２２】
第１クラッド層１１０及び電流ブロック層１０４は、ＩｎＰ基板１０１上に積層されており、第１コア層１０２及び第２クラッド層１１１は、この順に第１クラッド層１１０上に積層されており、第５クラッド層１０３は、電流ブロック層１０４及び第２クラッド層１１１上に積層されている。なお、第１クラッド層１１０及び第２クラッド層１１１は、第１コア層１０２よりも屈折率が低くなるように構成されているので、第１コア層１０２から第１クラッド層１１０及び第２クラッド層１１１への光の放射は抑制され、第１コア層１０２に光が閉じ込められる。
【００２３】
第１クラッド層１１０、第１コア層１０２及び第２クラッド層１１１のそれぞれに、左右部分を除去するパターニング加工が行われたことによって、これら層が積層方向に延在している。そして、第１クラッド層１１０、第１コア層１０２及び第２クラッド層１１１の幅方向における両側が、電流ブロック層１０４に挟まれるように、これら層が電流ブロック層１０４に埋め込まれている。なお、電流ブロック層１０４は、第１コア層１０２よりも屈折率が低くなるように構成されているので、第１コア層１０２から電流ブロック層１０４への光の放射は抑制され、第１コア層１０２に光が閉じ込められる。
【００２４】
以上のように本実施の形態１では、半導体レーザ１２１は、第１クラッド層１１０、第１コア層１０２、第２クラッド層１１１及び電流ブロック層１０４を含む埋め込み型導波路の断面構造を有している。そして、第１コア層１０２の積層方向における両側が、第１クラッド層１１０及び第２クラッド層１１１によって挟まれ、第１コア層１０２の幅方向における両側が、電流ブロック層１０４によって挟まれている。
【００２５】
ここで、電流ブロック層１０４は、第１コア層１０２よりも電気抵抗が高くなるように構成されている。これにより、第５クラッド層１０３及び第２クラッド層１１１から流れてきた電流は、電流抵抗値が第１コア層１０２よりも高い電流ブロック層１０４によって、第１コア層１０２以外の領域には流れにくくなるので、第１コア層１０２に効率的に流れることになる。なお、電流ブロック層１０４には、例えば、Ｚｎ，Ｓ，Ｆｅ，Ｒｕのいずれか１つとＩｎＰとを含む半導体層が用いられる。
【００２６】
＜変調器１２３＞
図７は、図１及び図２のＦ−Ｆ’に沿った断面図であり、変調器１２３の断面構造を示す。半導体レーザ１２１は、ＩｎＰ基板１０１上に配設された第３クラッド層１１２、第２コア層１０９、第４クラッド層１１３、及び、第５クラッド層１０３を備える。
【００２７】
第３クラッド層１１２、第２コア層１０９、第４クラッド層１１３及び第５クラッド層１０３は、この順にＩｎＰ基板１０１上に積層されている。なお、第３クラッド層１１２及び第４クラッド層１１３は、第２コア層１０９よりも屈折率が低くなるように構成されている。
【００２８】
第４クラッド層１１３の上部及び第５クラッド層１０３のそれぞれに、左右部分を除去するパターニング加工が行われたことによって、第４クラッド層１１３の上部及び第５クラッド層１０３が積層方向に延在している。
【００２９】
このように本実施の形態１では、変調器１２３は、第２コア層１０９をパターニング加工せずに、第２コア層１０９の上層である第４クラッド層１１３及び第５クラッド層１０３をパターニング加工して得られるリッジ型導波路の断面構造を有している。なお、このリッジ型導波路は、第３クラッド層１１２、第２コア層１０９及び第４クラッド層１１３を含む。そして、第２コア層１０９の積層方向における両側が、第３クラッド層１１２及び第４クラッド層１１３によって挟まれるが、第２コア層１０９の幅方向における両側が、電流ブロック層１０４によって挟まれていない。
【００３０】
ここで、リッジ型導波路では、第２コア層１０９へのパターニング加工がないので、当該加工によって生じていたコア層加工断面における欠陥等の劣化が、長時間動作によって拡大する可能性を低減することができる。
【００３１】
以下の説明では、上記パターニング加工によって形成される、第５クラッド層１０３上面と第４クラッド層１１３の露出した上面との間の段差を「リッジ深さ」と呼ぶこともあり、リッジ型導波路の凸部の突起の幅方向の長さを「リッジ幅」と呼ぶこともある。図７には、一例としてリッジ幅ｆ２が示されている。本実施の形態１と後述する実施の形態３では、リッジ幅は、第５クラッド層１０３の幅、及び、第４クラッド層１１３の上部の幅のそれぞれと同じ、つまりＩｎＰ基板１０１から遠い側のクラッド層の断面形状が有する凸形の幅と同じである。一方、後述する実施の形態２では、リッジ幅は、第５クラッド層１０３の幅、及び、第４クラッド層１１３の上部の幅と電流ブロック層１０４の一部の幅との和のそれぞれと同じである。
【００３２】
＜接続導波路１２２＞
次に、接続導波路１２２の構成について説明する。図４〜図６に示された各構成について詳細に説明する前に、接続導波路１２２の全体構成について詳細に説明する。
【００３３】
接続導波路１２２は、図４〜図６に示されるように、ＩｎＰ基板１０１上に配設された第３クラッド層１１２、第２コア層１０９、第４クラッド層１１３、及び、第５クラッド層１０３を備える。また、図１及び図２のＣ−Ｃ’の位置などの一端側Ａに比較的近い位置においては、図４に示すように、接続導波路１２２は、電流ブロック層１０４をさらに備える。
【００３４】
コア層である第２コア層１０９は、ＩｎＰ基板１０１よりも屈折率が高い。本実施の形態１では、第２コア層１０９は、ＩｎＧａＡｓＰまたはＡｌＧａＩｎＡｓを含む。
【００３５】
クラッド層である第３クラッド層１１２及び第４クラッド層１１３は、第２コア層１０９よりも屈折率が低い。電流ブロック層１０４は、第２コア層１０９よりも電気抵抗が高く、第２コア層１０９よりも屈折率が低い。
【００３６】
本実施の形態１では、図１及び図２に示される接合位置１１４において、図３の第１クラッド層１１０、第１コア層１０２及び第２クラッド層１１１と、図４などの第３クラッド層１１２、第２コア層１０９及び第４クラッド層１１３とが接合される。
【００３７】
図では表されていないが、本実施の形態１では、図４などの第２コア層１０９が、図３の第１コア層１０２よりも厚い構成を想定している。この構成にて、仮に、第２クラッド層１１１の厚さと第４クラッド層１１３の厚さとを同じにした場合には、第１コア層１０２の厚さと第２コア層１０９の厚さとの差に応じた段差が、第２クラッド層１１１の上面と第４クラッド層１１３の上面との間に現れてしまう。この段差は、光集積素子の図示しない電極などの形成を困難にする原因となることがある。
【００３８】
そこで、本実施の形態１では、第４クラッド層１１３が第２クラッド層１１１よりも薄くされている。これにより、第２クラッド層１１１の上面と第４クラッド層１１３の上面との間における段差を抑制可能となっている。また、同様に、第１クラッド層１１０の下面と第３クラッド層１１２の下面との間における段差を抑制するために、第３クラッド層１１２が第１クラッド層１１０よりも薄くされている。
【００３９】
また、図４などの第２コア層１０９が、図３の第１コア層１０２よりも厚い構成では、通常、図３の第１クラッド層１１０、第１コア層１０２及び第２クラッド層１１１によって形成される光モードの形状と、図４などの第３クラッド層１１２、第２コア層１０９及び第４クラッド層１１３によって形成される光モードの形状とが異なる。このように、両者の光モードの形状が互いに異なる場合、接合位置１１４にて光の反射ひいては光の損失が生じる。そこで、本実施の形態１では、第１クラッド層１１０の屈折率と第３クラッド層１１２の屈折率とが互いに異なり、第２クラッド層１１１の屈折率と第４クラッド層１１３の屈折率とが互いに異なるようにそれら層に異なる材料を用いる。これによって、両者の光モードの形状が互いに同じになるように構成されている。
【００４０】
以上のように本実施の形態１では、第１クラッド層１１０と第３クラッド層１１２との間、及び、第２クラッド層１１１と第４クラッド層１１３との間のそれぞれに関して、厚さと、屈折率に対応する材料とが異なるようにしている。ただし、上述の段差が問題にならない場合や、光モードの形状の差が無視できる程度である場合などには、第１クラッド層１１０と第３クラッド層１１２とが同じであってもよいし、第２クラッド層１１１と第４クラッド層１１３とが同じであってもよい。
【００４１】
上記の差を除けば、本実施の形態１では、半導体レーザ１２１の断面構造と、接続導波路１２２の接合位置１１４から、接続導波路１２２の第２コア層１０９の幅の変化が開始する位置であるコア層幅変化開始位置１０５までの断面構造とは同じとなっている。このため、図３の半導体レーザ１２１が、第１コア層１０２、第１及び第２クラッド層１１０，１１１及び電流ブロック層１０４を含む埋め込み型導波路の断面構造を有していたのと同様に、図４の接続導波路１２２も、第２コア層１０９、第３及び第４クラッド層１１２，１１３及び電流ブロック層１０４を含む埋め込み型導波路の断面構造を有している。そして、接続導波路１２２の埋め込み型導波路において、第２コア層１０９の積層方向における両側が第３及び第４クラッド層１１２，１１３によって挟まれ、第２コア層１０９の幅方向における両側が電流ブロック層１０４によって挟まれている。
【００４２】
同様に、本実施の形態１では、変調器１２３の断面構造と、接続導波路１２２のリッジ幅が変調器１２３のリッジ幅ｆ２になるリッジ幅変化終了位置１０８から接合位置１１５までの断面構造とは同じとなっている。このため、図７の変調器１２３が、第２コア層１０９、第３及び第４クラッド層１１２，１１３を含むリッジ型導波路の断面構造を有していたのと同様に、図６の接続導波路１２２も、第２コア層１０９、第３及び第４クラッド層１１２，１１３を含むリッジ型導波路の断面構造を有している。そして、接続導波路１２２のリッジ型導波路において、第２コア層１０９の積層方向における両側が第３及び第４クラッド層１１２，１１３によって挟まれるが、第２コア層１０９の幅方向における両側が電流ブロック層１０４によって挟まれていない。
【００４３】
接続導波路１２２における埋め込み型導波路とリッジ型導波路とは、一端側Ａと他端側Ａ’との間において結合、つまり光結合されている。本実施の形態１では、埋め込み型導波路及びリッジ型導波路のうちの一方から他方に向かうに従い、一方の導波路構造を他方の導波路構造に徐々に変化させていくように構成されている。このことについて、以下詳細に説明する。
【００４４】
図１及び図２に示すように、接合位置１１４とコア層幅変化開始位置１０５との間では、接続導波路１２２の第２コア層１０９の幅は一定であり、半導体レーザ１２１の第１コア層１０２の幅ｂ１と同じとなっている。同様に、第３及び第４クラッド層１１２，１１３の幅も一定であり、半導体レーザ１２１の第１コア層１０２の幅ｂ１と同じとなっている。
【００４５】
図４は、図１及び図２のＣ−Ｃ’に沿った断面図であり、コア層幅変化開始位置１０５から、接続導波路１２２において第２コア層１０９の幅ｃ１が変調器１２３の第２コア層１０９の幅ｄ１と同じになる位置であるコア層幅変化終了位置１０６までの途中の位置における、接続導波路１２２の断面構造を示す。図５は、図１及び図２のＤ−Ｄ’に沿った断面図であり、コア層幅変化終了位置１０６における、接続導波路１２２の断面構造を示す。接合位置１１４とコア層幅変化終了位置１０６との間における接続導波路１２２の断面構造は、上述した埋め込み型導波路の断面構造となる。
【００４６】
図１及び図２に示すように、コア層幅変化開始位置１０５とコア層幅変化終了位置１０６との間では、コア層幅変化開始位置１０５からコア層幅変化終了位置１０６に向かうに従い、第２コア層１０９の幅ｃ１が幅ｂ１から幅ｄ１へ徐々に広がっていく。このように本実施の形態１では、第２コア層１０９は、一端側Ａと他端側Ａ’との間において、一端側Ａから他端側Ａ’に向かうに従い幅が大きくなる逆テーパー形状の部分を有している。第２コア層１０９の幅ｃ１の広がりと同じく第３及び第４クラッド層１１２，１１３の幅も幅ｂ１から幅ｄ１へ徐々に広がっていき、それに伴い第２コア層１０９を挟み込んでいる２つの電流ブロック層１０４それぞれの幅が狭くなっていく。コア層幅変化終了位置１０６では、図５のように、電流ブロック層１０４が無くなり、代わりに第２コア層１０９並びに第３及び第４クラッド層１１２，１１３のそれぞれの幅ｄ１が、ＩｎＰ基板１０１の幅と同じとなる。
【００４７】
第２コア層１０９の幅ｃ１と電流ブロック層１０４の幅とが徐々に変化することによって、第２コア層１０９と電流ブロック層１０４との屈折率差で閉じ込められていた、コア層幅変化開始位置１０５からコア層幅変化終了位置１０６まで導波する光の光モード幅は、光の損失が抑制された状態で、徐々に広がっていく。
【００４８】
ここで、コア層幅変化開始位置１０５とコア層幅変化終了位置１０６との間のどの位置でも、電流抵抗値が第２コア層１０９より大きい電流ブロック層１０４が第２コア層１０９を挟み込んでいる。このため、第２コア層１０９を介さず電流ブロック層１０４を通る電流は抑制され、第２コア層１０９に効率的に電流を注入することができる。
【００４９】
また、コア層幅変化終了位置１０６から変調器１２３までは、電流ブロック層１０４がない状態になる。これにより、コア層幅変化終了位置１０６から変調器１２３まで導波する光モードの幅は、リッジ型導波路の凸部の突起の幅であるリッジ幅で決定される。
【００５０】
本実施の形態１では、コア層幅変化終了位置１０６とリッジ幅変化開始位置１０７とは同じ位置であり、リッジ幅変化開始位置１０７での断面構造は、コア層幅変化終了位置１０６での断面構造（図５）と同じとなっており、両者の断面構造は、スラブ導波路構造となっている。なお、リッジ幅変化開始位置１０７では、リッジ幅ｄ２は、ＩｎＰ基板１０１の幅と同じである。
【００５１】
図６は図１及び図２のＥ−Ｅ’に沿った断面図であり、リッジ幅変化開始位置１０７から、リッジ幅ｄ２が変調器１２３のリッジ幅ｆ２と同じ幅になるリッジ幅変化終了位置１０８までの途中の位置における、接続導波路１２２の断面構造を示す。リッジ幅変化開始位置１０７と接合位置１１５との間における接続導波路１２２の断面構造は、上述したリッジ型導波路の断面構造となる。接続導波路１２２のリッジ深さは、変調器１２３のリッジ深さと同じである。
【００５２】
図１及び図２に示すように、リッジ幅変化開始位置１０７とリッジ幅変化終了位置１０８との間では、リッジ幅変化開始位置１０７からリッジ幅変化終了位置１０８に向かうに従い、リッジ幅ｅ２が徐々に狭くなっていく。このように本実施の形態１では、リッジ型導波路の凸部は、一端側Ａと他端側Ａ’との間において、一端側Ａから他端側Ａ’に向かうに従いリッジ幅が小さくなるテーパー形状の部分を有している。
【００５３】
図１及び図２に示すように、リッジ幅変化終了位置１０８と接合位置１１５との間では、接続導波路１２２のリッジ幅は一定であり、変調器１２３のリッジ幅ｆ２と同じとなっている。接続導波路１２２の接合位置１１５における層構成及びリッジ幅は、変調器１２３と同じであるため、接続導波路１２２の接合位置１１５における断面構造は、変調器１２３の断面構造と同じとなる。
【００５４】
リッジ幅変化開始位置１０７からリッジ幅変化終了位置１０８まで、リッジ幅が徐々に狭まっていくことによって、リッジ中の第５クラッド層１０３及び第４クラッド層１１３と、パターニング加工された箇所における空気との屈折率差が、光モード幅に対して影響する影響力が徐々に強くなる。この結果、リッジ幅変化開始位置１０７からリッジ幅変化終了位置１０８まで導波する光の光モード幅は、光の損失が抑制された状態で、徐々に狭くなっていく。
【００５５】
また、コア層幅変化終了位置１０６から変調器１２３までは、第２コア層１０９を挟む電流ブロック層１０４が無く、第２コア層１０９の幅がＩｎＰ基板１０１の幅と同じであるため、光モード幅はリッジ幅のみによって決定される。接合位置１１５における接続導波路１２２のリッジ幅は、変調器１２３のリッジ幅ｆ２と同じであるため、接合位置１１５における接続導波路１２２の光モードと、変調器１２３の光モードとは同じ形状となる。
【００５６】
次に、半導体レーザ１２１及び変調器１２３に電圧を印加する構造について説明する。
【００５７】
まず半導体レーザ１２１について説明する。これまで説明した図３などの埋め込み型導波路の構造において、ＩｎＰ基板１０１の下と第５クラッド層の上にそれぞれ図３５の電極１９７、１９８を設ける。この２つの電極で電圧を印加する。図３５のように、第５クラッド層１０３と電極１９８の間で、かつ第１コア層１０２の上部にあたる領域以外の領域に、絶縁膜や誘電体層２０１を設け、第１コア層１０２以外の領域に電流が流れないようにすることがある。
【００５８】
次に変調器１２３について説明する。これまで説明した図７などのリッジ型導波路の構造に、ＩｎＰ基板１０１の下と第５クラッド層１０３の上にそれぞれ図３７の電極１９９、２００を設ける。この２つの電極で電圧を印加する。図３７のように、リッジ型導波路の表面を絶縁膜や誘電体層２０１で覆い、第５クラッド層１０３の上部のみ絶縁膜や誘電体層２０１を除去して第５クラッド層１０３を露出させ、その上に電極２００を設けることがある。
【００５９】
＜製造方法＞
次に、以上のような本実施の形態１に係る光集積素子の製造方法について説明する。まず図９に示すように、ＩｎＰ基板１０１上に、埋め込み型導波路を構成する第１クラッド層１１０、第１コア層１０２及び第２クラッド層１１１を順に積層する。
【００６０】
その後、図１０に示すように、これら層のうち、幅方向においてはＩｎＰ基板１０１の幅と同じ長さを有し、導波方向Ａ−Ａ’においては接合位置１１４から変調器１２３の端部までの長さを有し、深さ方向においては第２クラッド層１１１からＩｎＰ基板１０１までの長さを有する領域を除去するパターニング加工を行う。
【００６１】
次に、図１１に示すように、ＩｎＰ基板１０１上の除去した領域において、リッジ型導波路を構成する第３クラッド層１１２、第２コア層１０９及び第４クラッド層１１３を成長させる。
【００６２】
それから、図１２に示すように、第１及び第２コア層１０２，１０９の幅が上述した幅となるように、半導体レーザ１２１の端部から、接続導波路１２２のコア層幅変化終了位置１０６までの領域であって、深さ方向においては第２クラッド層１１１からＩｎＰ基板１０１までの長さを有する領域を除去するパターニング加工を行う。
【００６３】
次に、図１３に示すように、ＩｎＰ基板１０１上の除去した領域において、電流ブロック層１０４を積層する。
【００６４】
その後、図１４に示すように、第２及び第４クラッド層１１１，１１３、並びに、電流ブロック層１０４の上に、第５クラッド層１０３を積層する。
【００６５】
次に、図１５に示すように、リッジ幅が上述した幅となるように、接続導波路１２２のリッジ幅変化開始位置１０７から、変調器１２３の端部までの領域であって、深さ方向においては第５クラッド層１０３から第４クラッド層１１３の一部までの長さを有する領域を除去するパターニング加工を行う。
【００６６】
最後に、埋め込み型導波路及びリッジ型導波路の各領域において先に説明した図３５及び図３７の電極１９７，電極１９８，電極１９９，電極２００を配置することにより、本実施の形態１に係る光集積素子を製造することができる。なお、以上の製造方法は、各積層及び加工の処理工程が、厚さ分布均一で積層する処理、及び、深さ分布一定で加工する処理のみで構成されている。このため、再現性が高い製造方法であり、歩留まり良く光集積素子を製造できる方法である。
【００６７】
＜実施の形態１のまとめ＞
以上のような本実施の形態に１に係る半導体光導波路及び光集積素子によれば、コア層幅変化開始位置１０５からリッジ幅変化終了位置１０８にかけて、第２コア層１０９の幅及びリッジ幅が徐々に変化するように構成されている。このため、埋め込み型導波路からなる半導体レーザ１２１で導波する光モード形状から、リッジ型導波路からなる変調器１２３で導波する光モード形状へ、光の損失が抑制された状態で変換することができる。また、埋め込み型導波路からコア層幅変化終了位置１０６までの領域では、第２コア層１０９が、第１及び第２クラッド層１１０，１１１または第３及び第４クラッド層１１２，１１３と、電流ブロック層１０４とによって囲まれる。このため、第１コア層１０２と第２コア層１０９に電流を効率的に注入することができる。
【００６８】
＜実施の形態２＞
実施の形態１では、図１及び図２のように、コア層幅変化終了位置１０６とリッジ幅変化開始位置１０７とは同じ位置であったが、これに限ったものではない。図１６は、本発明の実施の形態２に係る光集積素子の構成を示す上面図であり、図１７は、当該光集積素子の構成を上面から見た断面図である。
【００６９】
図１８、図１９、図２０、図２１、図２２及び図２３は、上記光集積素子の構成を光の伝搬方向から見た断面図であり、図１６及び図１７のＢ−Ｂ’、Ｃ−Ｃ’、Ｄ１−Ｄ１’、Ｄ２−Ｄ２’、Ｅ−Ｅ’、Ｆ−Ｆ’に沿った断面図である。これら図１８〜図２３には、図１７の断面図の断面位置Ｇ−Ｇ’が示されている。図２４は、上記光集積素子の構成を示す斜視図である。
【００７０】
図１８に示すように、本実施の形態２に係る半導体レーザ１２１の断面構造は、実施の形態１に係る半導体レーザ１２１の断面構造（図３）と同じである。また、図２３に示すように、本実施の形態２に係る変調器１２３の断面構造は、実施の形態２に係る変調器１２３の断面構造（図７）と同じである。
【００７１】
加えて、本実施の形態２では、半導体レーザ１２１から変調器１２３に向かうに従い、コア層幅変化の開始、リッジ幅変化の開始、コア層幅変化の終了、及び、リッジ幅変化の終了が順に位置するように、接続導波路１２２の断面構造が構成されている。この場合、コア層幅変化開始位置１０５からリッジ幅変化終了位置１０８に向かうに従い、接続導波路１２２の断面構造は、以下に説明する第１断面構造〜第４断面構造に順に変化していくように構成されている。
【００７２】
図１９は、図１６及び図１７のＣ−Ｃ’に沿った断面図であり、コア層幅変化開始位置１０５からリッジ幅変化開始位置１０７までの第１断面構造を示す断面図である。第１断面構造は、図１９に示すように、実施の形態１で説明した、コア層幅変化開始位置１０５からコア層幅変化終了位置１０６までの断面構造（図４）と同じである。このため、ここでは断面構造の説明を省略する。
【００７３】
図２０は、図１６及び図１７のＤ１−Ｄ１’に沿った断面図であり、リッジ幅変化開始位置１０７から、第２コア層１０９の幅とリッジ幅とが等しい幅等価位置１１６までの第２断面構造を示す断面図である。第２断面構造では、リッジ幅変化開始位置１０７から幅等価位置１１６に向かうに従い、第２コア層１０９の幅ｄ１１、並びに、第３及び第４クラッド層１１２，１１３の幅が徐々に広がる。その一方で、リッジ幅変化開始位置１０７から幅等価位置１１６に向かうに従い、リッジ型導波路の凸部のリッジ幅ｄ１２が、第２コア層１０９の幅ｄ１１より長いがＩｎＰ基板１０１の幅より短いという範囲内で、徐々に狭くなる。
【００７４】
図２１は、図１６及び図１７のＤ２−Ｄ２’に沿った断面図であり、幅等価位置１１６からコア層幅変化終了位置１０６までの第３断面構造を示す断面図である。第３断面構造では、幅等価位置１１６からコア層幅変化終了位置１０６に向かうに従い、第２コア層１０９の幅ｄ２１、並びに、第３及び第４クラッド層１１２，１１３の幅が徐々に広がる。その一方で、幅等価位置１１６からコア層幅変化終了位置１０６に向かうに従い、リッジ型導波路の凸部のリッジ幅ｄ２２が、第２コア層１０９の幅ｄ２１より短いが変調器１２３のリッジ幅ｆ２より長いという範囲内で、徐々に狭くなる。
【００７５】
図２２は、図１６及び図１７のＥ−Ｅ’に沿った断面図であり、コア層幅変化終了位置１０６からリッジ幅変化終了位置１０８までの第４断面構造を示す断面図である。第４断面構造は、図２２に示すように、実施の形態１で説明した、リッジ幅変化開始位置１０７からリッジ幅変化終了位置１０８までの断面構造（図６）と同じである。このため、ここでは断面構造の説明を省略する。
【００７６】
なお、以上のような本実施の形態２に係る光集積素子の製造方法は、実施の形態１で説明した製造方法のうち、図１２のパターニング加工において、コア層幅変化終了位置１０６をリッジ幅変化終了位置１０８に近づけるか、図１５のパターニング加工において、リッジ幅変化開始位置１０７をコア層幅変化開始位置１０５に近づけるか、これらの両方を行うか、のいずれかによって実現できるのはいうまでもない。
【００７７】
＜実施の形態２のまとめ＞
以上のような本実施の形態に２に係る半導体光導波路及び光集積素子によっても、実施の形態１と同様の効果を得ることができる。つまり、光モード形状を、光の損失が抑制された状態で変換することができるだけでなく、第１コア層１０２と第２コア層１０９に電流を効率的に注入することができる。
【００７８】
＜実施の形態３＞
実施の形態１と実施の形態２では、図３及び図１８のように電流ブロック層１０４は、第１コア層１０２より屈折率が低く、電気抵抗が高い半導体であり、Ｂ−Ｂ’に沿った部分などの断面構造は、埋め込み型導波路の構造であった。しかし、電流ブロック層１０４を空気に変更した場合、空気は第１コア層１０２より屈折率が低く、電気抵抗が高い。このとき第５クラッド層１０３の幅を第１コア層１０２の幅と同じにすると、Ｂ−Ｂ’に沿った部分などの断面構造は、図２６のようにハイメサ型導波路の構造となる。
【００７９】
ここで、図２７と図２８のように、実施の形態１の構造から、電流ブロック層を空気に変更し、かつ、第５クラッド層１０３の幅が、コア層幅変化開始位置からコア層幅変化終了位置までの第２コア層１０９の幅の変化と同じ変化になるように変更する。そのように変更された構造によれば、ハイメサ型導波路からリッジ型導波路へ損失無く光モードを変換でき、かつ、第１コア層１０２及び第２コア層１０９に電流を効率的に注入することができる構造となる。
【００８０】
図２９、図３０、図３１及び図３２は、上記光集積素子の構成を光の伝搬方向から見た断面図であり、図２７及び図２８のＣ−Ｃ’、Ｄ−Ｄ’、Ｅ−Ｅ’、Ｆ−Ｆ’に沿った断面図である。図２９のＣ−Ｃ’に沿った断面構造は、図２６のＢ−Ｂ’に沿った断面構造と同様にハイメサ型導波路の構造である。図３０〜図３２の断面構造は、図５〜図７の断面構造と同様である。
【００８１】
ハイメサ型導波路に電圧を印加する構造を説明する。これまで説明した図２６などのハイメサ型導波路の構造において、ＩｎＰ基板１０１の下と第５クラッド層１０３の上にそれぞれ図３６の電極１９５，１９６を設ける。この２つの電極で電圧を印加する。図３６のように、ハイメサ型導波路の表面を絶縁膜や誘電体層２０１で覆い、第５クラッド層１０３の上部のみ絶縁膜や誘電体層２０１を除去して第５クラッド層１０３を露出させ、その上に電極１９６を設けることがある。
【００８２】
次に、以上のような本実施の形態３に係る光集積素子の製造方法について説明する。まず、実施の形態１で説明した製造方法のうち、図９の積層工程から図１５の電極の配置工程前までを実施する。その後、図３３のように、上面視で電流ブロック層１０４が存在する領域において、第５クラッド層１０３からＩｎＰ基板１０１までの垂直方向に積層された部分を除去する加工を行う。その後、ハイメサ型導波路及びリッジ型導波路のそれぞれに、先に説明した図３６及び図３７のような電極を形成する。以上の方法で光集積素子の製造が実現できる。
【００８３】
以上のような本実施の形態に３に係る半導体光導波路及び光集積素子によっても、実施の形態１や実施の形態２と同様の効果を得ることができる。つまり、光モード形状を、光の損失が抑制された状態で変換することができるだけでなく、第１コア層１０２と第２コア層１０９に電流を効率的に注入することができる。
【００８４】
なお、第２コア層１０９と第５クラッド層１０３の幅の変化終了位置について、実施の形態３ではリッジ幅変化開始位置と同じ位置であった。しかしこれに限ったものではなく、例えば実施の形態２のように、これらの位置は互いに異なっていてもよい。
【００８５】
＜変形例＞
実施の形態１及び実施の形態２では、図２及び図１７に示すように、埋め込み型導波路を半導体レーザ１２１として、リッジ型導波路を変調器１２３として採用したが、本発明はこの構成に限るものではない。例えば、図２５に示すように、変調器１２３が埋め込み型導波路の断面構造を有し、半導体レーザ１２１がリッジ型導波路の断面構造を有するとして、変調器１２３が、接続導波路１２２の一端側Ａに対応する部分と接続され、半導体レーザ１２１が、接続導波路１２２の他端側Ａ’に対応する部分と接続されるとしてもよい。この場合、リッジ型導波路である半導体レーザ１２１から導波された光が、導波損失が抑制されたまま埋め込み型導波路である変調器１２３に導波することができるだけでなく、変調器１２３のコア層に電流を効率的に注入することができる。
【００８６】
また、半導体レーザ１２１または変調器１２３の代わりに、半導体光増幅器を採用した構造であってもよい。これは半導体光増幅器が半導体レーザ１２１や変調器１２３と同じく、電圧が印加されることで機能するためである。
【００８７】
また、埋め込み型導波路構造とリッジ型導波路構造が能動素子でない構成、つまり埋め込み型導波路構造とリッジ型導波路構造のどちらか、または両方ともが、導波路のみである構成であってもよい。この構成であっても、埋め込み型導波路構造からリッジ型導波路構造に向かう方向、またはそれと逆方向の光モード変換において、光の損失を抑制することができる。
【００８８】
また、実施の形態１または実施の形態２の構造（第１半導体光導波路の構造）と、実施の形態３の構造（第２半導体光導波路の構造）とを、リッジ型導波路の箇所で接合すると、埋め込み型導波路、リッジ型導波路及びハイメサ型導波路を含む、図３４の３つの構造が得られる。このような構成によれば、２回の光モードの変換をすることができる。また、３つの構造それぞれに対して独立したコア層、つまり第１コア層１０２、第２コア層１０９及び第３コア層３０１を構成することができ、３つの構造のそれぞれに対して、能動素子または導波路の構成をすることができる。これにより、最大３つの機能要素をもつ光集積素子を実現することができる。
【００８９】
また、以上で説明した構成では、リッジ型導波路が有する第２コア層１０９の幅方向における両側は、電流ブロック層１０４に挟まれていなかった。しかしこれに限ったものではなく、リッジ型導波路が有する第２コア層１０９の幅方向における両側が、電流ブロック層１０４に適宜挟まれた構成であってもよい。また、以上で説明した構成では、リッジ型導波路に凸部が構成されていた。しかしこれに限ったものではなく、リッジ型導波路の当該凸部が、上部が平坦な他の構成要素内に適宜埋め込まれた構成であってもよい。
【００９０】
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
【００９１】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００９２】
１０１  ＩｎＰ基板、１０３  第５クラッド層、１０４  電流ブロック層、１０９  第２コア層、１１２  第３クラッド層、１１３  第４クラッド層、１２１  半導体レーザ、１２２  接続導波路、１２３  変調器。
【図１】
2018079112.tif 000003
【図２】
2018079112.tif 000004
【図３】
2018079112.tif 000005
【図４】
2018079112.tif 000006
【図５】
2018079112.tif 000007
【図６】
2018079112.tif 000008
【図７】
2018079112.tif 000009
【図８】
2018079112.tif 000010
【図９】
2018079112.tif 000011
【図１０】
2018079112.tif 000012
【図１１】
2018079112.tif 000013
【図１２】
2018079112.tif 000014
【図１３】
2018079112.tif 000015
【図１４】
2018079112.tif 000016
【図１５】
2018079112.tif 000017
【図１６】
2018079112.tif 000018
【図１７】
2018079112.tif 000019
【図１８】
2018079112.tif 000020
【図１９】
2018079112.tif 000021
【図２０】
2018079112.tif 000022
【図２１】
2018079112.tif 000023
【図２２】
2018079112.tif 000024
【図２３】
2018079112.tif 000025
【図２４】
2018079112.tif 000026
【図２５】
2018079112.tif 000027
【図２６】
2018079112.tif 000028
【図２７】
2018079112.tif 000029
【図２８】
2018079112.tif 000030
【図２９】
2018079112.tif 000031
【図３０】
2018079112.tif 000032
【図３１】
2018079112.tif 000033
【図３２】
2018079112.tif 000034
【図３３】
2018079112.tif 000035
【図３４】
2018079112.tif 000036
【図３５】
2018079112.tif 000037
【図３６】
2018079112.tif 000038
【図３７】
2018079112.tif 000039
【手続補正書】
【提出日】平成30年1月23日(2018.1.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に配設された半導体光導波路であって、
前記基板よりも屈折率が高いコア層と、
前記コア層よりも屈折率が低いクラッド層と、
前記コア層よりも電気抵抗が高く、前記コア層よりも屈折率が低い電流ブロック層と
を備え、
前記基板の一端側において、前記コア層、前記クラッド層及び前記電流ブロック層を含む埋め込み型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、前記コア層の前記積層方向と垂直である幅方向における両側が前記電流ブロック層によって挟まれ、
前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の前記積層方向における両側が前記クラッド層によって挟まれ、前記コア層を挟んでいる前記クラッド層のうち、前記基板から遠い側の前記クラッド層の断面形状が凸形を有しており、
前記基板の前記一端側と前記他端側との間において、前記埋め込み型導波路と前記リッジ型導波路とが結合され、
前記コア層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が大きくなる部分を有し、
前記電流ブロック層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が前記コア層の幅の変化に応じて変化する部分を有し、
前記リッジ型導波路の凸形の突起は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が小さくなる部分を有し、
前記突起の幅と前記コア層の幅とが同じとなる箇所と前記基板の前記他端側との間において、前記突起の幅が、前記一端側から前記他端側に向かうに従って小さくなることによって、前記コア層の幅よりも小さくなる、半導体光導波路。
【請求項２】
請求項１に記載の半導体光導波路であって、
前記コア層は、
ＩｎＧａＡｓＰまたはＡｌＧａＩｎＡｓを含む、半導体光導波路。
【請求項３】
請求項１または請求項２に記載の半導体光導波路であって、
前記電流ブロック層は、
Ｚｎ，Ｓ，Ｆｅ，Ｒｕのいずれか１つとＩｎＰとを含む、半導体光導波路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体レーザと、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する変調器と
を備え、
前記半導体レーザは、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記変調器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する変調器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体レーザと
を備え、
前記変調器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体レーザは、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項６】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体レーザと、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体光増幅器とを備え、
前記半導体レーザは、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体光増幅器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項７】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体光増幅器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体レーザとを備え、
前記半導体光増幅器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体レーザは、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項８】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する半導体光増幅器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する変調器とを備え、
前記半導体光増幅器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記変調器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項９】
請求項１から請求項３のうちのいずれか１項に記載の半導体光導波路と、
前記基板上に配設され、前記埋め込み型導波路と同様の断面構造を有する変調器と、
前記基板上に配設され、前記リッジ型導波路と同様の断面構造を有する半導体光増幅器とを備え、
前記変調器は、前記半導体光導波路の前記一端側に対応する部分と接続され、
前記半導体光増幅器は、前記半導体光導波路の前記他端側に対応する部分と接続された、光集積素子。
【請求項１０】
基板上に配設された半導体光導波路であって、
前記基板よりも屈折率が高いコア層と、
前記コア層よりも屈折率が低いクラッド層と、
前記基板の一端側において、前記コア層及び前記クラッド層を含み、前記クラッド層の幅と前記コア層の幅とが同じハイメサ型導波路が配設され、
前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、
前記基板の前記一端側と前記他端側との間において、前記ハイメサ型導波路と前記リッジ型導波路とが結合され、
前記コア層は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が大きくなる部分を有し、
前記リッジ型導波路の凸形の突起は、
前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が小さくなる部分を有し、
前記突起の幅と前記コア層の幅とが同じとなる箇所と前記基板の前記他端側との間において、前記突起の幅が、前記一端側から前記他端側に向かうに従って小さくなることによって、前記コア層の幅よりも小さくなる、半導体光導波路。
【請求項１１】
請求項１に記載の半導体光導波路である第１半導体光導波路と、
請求項１０に記載の半導体光導波路である第２半導体光導波路と
を備え、
前記第１半導体光導波路の前記リッジ型導波路と、前記第２半導体光導波路の前記リッジ型導波路とが結合されている、半導体光導波路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る半導体光導波路は、基板上に配設された半導体光導波路であって、前記基板よりも屈折率が高いコア層と、前記コア層よりも屈折率が低いクラッド層と、前記コア層よりも電気抵抗が高く、前記コア層よりも屈折率が低い電流ブロック層とを備える。前記基板の一端側において、前記コア層、前記クラッド層及び前記電流ブロック層を含む埋め込み型導波路が配設され、かつ、前記コア層の積層方向における両側が前記クラッド層によって挟まれ、前記コア層の前記積層方向と垂直である幅方向における両側が前記電流ブロック層によって挟まれる。前記基板の他端側において、前記コア層及び前記クラッド層を含むリッジ型導波路が配設され、かつ、前記コア層の前記積層方向における両側が前記クラッド層によって挟まれる。前記コア層を挟んでいる前記クラッド層のうち、前記基板から遠い側の前記クラッド層の断面形状が凸形を有しており、前記基板の前記一端側と前記他端側との間において、前記埋め込み型導波路と前記リッジ型導波路とが結合されている。前記コア層は、前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が大きくなる部分を有し、前記電流ブロック層は、前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が前記コア層の幅の変化に応じて変化する部分を有し、前記リッジ型導波路の凸部の突起は、前記基板の前記一端側と前記他端側との間において、前記一端側から前記他端側に向かうに従い幅が小さくなる部分を有し、前記突起の幅と前記コア層の幅とが同じとなる箇所と前記基板の前記他端側との間において、前記突起の幅が、前記一端側から前記他端側に向かうに従って小さくなることによって、前記コア層の幅よりも小さくなる。
【国際調査報告】
2018079112.tif 000040
2018079112.tif 000041
2018079112.tif 000042
2018079112.tif 000043