【事件の表示】
　特許第５８５９３１９号発明「半導体素子および逆導通ＩＧＢＴ。」の特許異議申立事件について、次のとおり決定する。
【結　論】
　特許第５８５９３１９号の特許請求の範囲を訂正請求書に添付された訂正明細書、特許請求の範囲及び図面のとおり、訂正後の請求項〔１−１８〕について訂正することを認める。
　特許第５８５９３１９号の請求項１ないし１８に係る特許を維持する。
【理　由】
第１　手続の経緯
　特許第５８５９３１９号の請求項１ないし１８に係る特許についての出願は，平成２４年１月１０日（パリ条約による優先権主張２０１１年１月１７日，米国）に特許出願され，平成２７年１２月２５日にその特許権の設定登録がされ，その後，その請求項１ないし１８に係る特許について，特許異議申立人山川大志により特許異議の申立てがされ，平成２８年１１月１日付けで取消理由が通知され，その指定期間内である平成２９年２月６日に意見書及び訂正請求書が提出され，平成２９年３月１７日付けで訂正拒絶理由が通知され，その指定期間内である平成２９年５月１０日に意見書及び手続補正書（訂正請求書）が提出され，その訂正請求に対して特許異議申立人山川大志から平成２９年６月２１日に意見書が提出されたものである。
第２　訂正の適否についての判断
　１　訂正の内容
  平成２９年５月１０日に提出された手続補正書（訂正請求書）による訂正（以下「本件訂正」という。）は特許請求の範囲を訂正することを求めるものであって，その内容は以下のとおりである。
　（１）訂正事項１
　特許請求の範囲の請求項１に，
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
　を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，少なくとも１つのソース領域（３）と，
　　前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，少なくとも１つの反ラッチアップ領域（４）と，
　　前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備える半導体素子。」
とあるのを，
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
　を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，
それぞれ，
と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，
それぞれ，
と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
ソ
　　前記第２の導電型であって，
それぞれ，
と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
反
　　前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，
それぞれ，前記第２の垂直トレンチ（２１）と，
　　前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備
え，
　
前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて，
　
垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている，
と訂正する（請求項１の記載を引用する請求項２ないし１８も同様に訂正する）。
　（２）訂正事項２
　特許請求の範囲の請求項３において，
「前記少なくとも１つのソース領域（３）」
とあるのを，
「前記
ソ
と訂正する。
　（３）訂正事項３
　特許請求の範囲の請求項２，４〜１２，１４を削除する。
　（４）訂正事項４
　特許請求の範囲の請求項１６において，
「縁終端構造」
と記載されているのを，
「
エッジ
と訂正する。
　２　訂正の目的の適否，一群の請求項，新規事項の有無，特許請求の範囲の拡張・変更，及び，独立特許要件違反の存否
　（１）訂正事項１について
　　ア　訂正事項１による訂正の概要
　訂正事項１に係る本件訂正は，請求項１について，
　　（ア）「ボディ領域（２）」が「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びていること，
　　（イ）「ソース領域（３）」と「反ラッチアップ領域（４）」が「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されていること，
　　（ウ）前記「ソース領域（３）」と「反ラッチアップ領域（４）」について「少なくとも１つ」の記載を削除するとともに，前記「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」について「それぞれ」の記載を付加して，当該３つの「領域」が「１つ」ではないことを限定するとともに，
　　（エ）前記第３の垂直トレンチ（２２）に隣接する「アノード領域（２ａ）」に加え，「前記第２の垂直トレンチ（２１）」に隣接する「アノード領域（２ａ）」も有することに加えて，
　　（オ）「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されて」いるとの事項，及び，「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」との事項を追加する，
という訂正を行うものである。
　さらに，訂正事項１に係る本件訂正は，請求項１の記載を引用する請求項２ないし請求項１８についても，請求項１と同様に訂正するものである。
　　イ　訂正の目的の適否
　　（ア）上記ア（ア），（イ），（エ），（オ）の訂正は，構成要件を直列的に付加して請求項１を限定する訂正である。
　また，上記ア（ウ）の訂正は，請求項１において，「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」とが，訂正前は「１つ」または「１つ」でないのいずれかであったものを，訂正後は「１つ」ではないものに限定する訂正である。
　　（イ）そして，請求項１の記載を引用する請求項２〜１８についても，上記（ア）と同様の限定をするように訂正するものである。
　　（ウ）したがって，訂正事項１に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。
　　ウ　新規事項の有無
　　（ア）訂正事項１のうち，上記ア（ア）の訂正は，本件の願書に最初に添付した明細書（以下「当初明細書」という。）における段落【００４７】の「隣接する２つのトレンチゲート電極１２の間にＩＧＢＴセル１１０およびダイオードセル１２０の組み合わせが少なくとも１つ配置された逆導通トレンチＩＧＢＴ  ３００として説明できる。ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには，ソース領域３および反ラッチアップ領域４が埋め込まれている。これと隣接する，ダイオードセル１２０のボディ領域２の第２の部分２ａには，ソース領域がまったくない。」との記載，及び，本件の願書に最初に添付した図面（以下「当初図面」という。）における図３〜５の記載に基づくものと認められる。
　　（イ）訂正事項１のうち，上記ア（イ）の訂正は，当初明細書における段落【００４７】の「ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには，ソース領域３および反ラッチアップ領域４が埋め込まれている。」との記載，及び，当初図面における図３〜５の記載に基づくものと認められる。
　　（ウ）訂正事項１のうち，上記ア（ウ）の訂正は，当初明細書における段落【００４５】の「隣接する２つのトレンチゲート電極１２の間に配置されたｐ型正孔エミッタ領域２（またはボディ領域２）を共有している。」，段落【００４６】の「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。」，段落【００４８】の「ボディ領域２の第２の部分２ａは，集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。」との記載，及び，当初図面における図３〜５の記載に基づくものと認められる。
　　（エ）訂正事項１のうち，上記ア（エ）の訂正は，当初明細書における段落【００４８】の「ボディ領域２の第２の部分２ａは，集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。」との記載，及び，当初図面における図３〜５の記載に基づくものと認められる。
　　（オ）訂正事項１のうち，上記ア（オ）の訂正は，当初明細書における段落【００２４】の「各垂直トレンチ２０，２１，２２は，それぞれゲート電極１２を含み，各ゲート電極１２は，それぞれのゲート誘電体領域８によって半導体ボディ４０と絶縁されており，絶縁プラグ７によって第１の電極１０と絶縁されている。」との記載，同段落【００４６】の「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば，第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」との記載，及び，当初図面における図３〜５の記載に基づくものと認められる。
　　（カ）以上から，訂正事項１に係る訂正は，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。
　　エ　特許請求の範囲の拡張・変更
　訂正事項１は，上記イで述べたとおり特許請求の範囲の減縮を目的とし，また，発明の課題や目的を変更する訂正でもないから，実質上特許請求の範囲を拡張し，又は変更するものでない。
　したがって，訂正事項１に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する。
　　オ　独立特許要件
　本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。
　したがって，訂正事項１に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。
　（２）訂正事項２について
　　ア　訂正の目的の適否
　訂正事項２は，訂正事項１の上記ア（ウ）の訂正により，「ソース領域（３）」が「１つ」ではないことが限定されたことに伴い，「少なくとも１つの」という記載を削除したものであると認められる。
　したがって，訂正事項１の上記ア（ウ）の訂正と同様に，訂正事項２に係る訂正も，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。
　　イ　新規事項の有無
　訂正事項２に係る訂正は，訂正事項１についての上記ウ（ウ）の検討と同様に，願書に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内でなされたものと認められ，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合する。
　　ウ　特許請求の範囲の拡張・変更
　訂正事項２は，上記アで述べたとおり特許請求の範囲の減縮を目的とし，また，発明の課題や目的を変更する訂正でもないから，実質上特許請求の範囲を拡張し，又は変更するものでない。
　したがって，訂正事項２に係る訂正は，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合する。
　　エ　独立特許要件
　本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。
　したがって，訂正事項２に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。
　（３）訂正事項３について
　　ア　訂正の目的の適否
　訂正事項３に係る訂正は，特許法第１２０条の５第２項ただし書第１号に掲げる特許請求の範囲の減縮を目的とするものと認められる。
　　イ　新規事項の有無
　訂正事項３に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合することは明らかである。
　　ウ　特許請求の範囲の拡張・変更
　訂正事項３に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。
　　エ　独立特許要件
　本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。
　したがって，訂正事項３に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。
　（４）訂正事項４について
　　ア　訂正の目的の適否
　訂正事項４に係る訂正は，訂正前の「縁終端構造」という記載を，特許明細書の段落【００３７】に記載された「エッジ終端構造」という記載に訂正することで，特許請求の範囲の記載を特許明細書の記載に整合させるものである。
　したがって，訂正事項４に係る訂正は，特許法第１２０条の５第２項ただし書第３号に掲げる明りょうでない記載の釈明を目的とするものと認められる。
　　イ　新規事項の有無
　訂正事項４に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第５項の規定に適合することは明らかである。
　　ウ　特許請求の範囲の拡張・変更
　訂正事項４に係る訂正が，特許法第１２０条の５第９項で準用する第１２６条第６項の規定に適合することは明らかである。
　　エ　独立特許要件
　本件の特許異議の申立ては，訂正前のすべての請求項に対してなされている。
　したがって，訂正事項４に関して，特許法第１２０条の５第９項で読み替えて準用する同法第１２６条第７項に規定される独立特許要件は課されない。
　（５）一群の請求項について
　訂正事項１〜４に係る訂正前の請求項１〜１８について，請求項２〜１８は，それぞれ請求項１の記載を引用しているから，訂正事項１によって記載が訂正される請求項１に連動して訂正されるものであり，一体として扱うべきものである。
　したがって，訂正事項１〜４に係る各訂正は，一群の請求項ごとに請求されたものであり，特許法第１２０条の５第４項の規定に適合する。
　また，訂正事項１に係る訂正は，一群の請求項のすべてについて請求されたものであり，特許法第１２０条の５第９項において準用する同法第１２６条第４項の規定に適合する。
　３　小括
　以上のとおりであるから，本件訂正請求による訂正は特許法第１２０条の５第２項ただし書第１号及び第３号に掲げる事項を目的とするものであり，かつ，同条第４項，同条第９項において準用する同法第１２６条第４項から第６項までの規定，及び，同条第９項で読み替えて準用する同法第１２６条第７項の規定に適合するので，訂正後の請求項〔１−１８〕について訂正を認める。
第３　特許異議の申立てについて
　１　本件発明
　本件訂正請求により訂正された訂正請求項１ないし１８に係る発明（以下「本件発明１」ないし「本件発明１８」という。）は，その特許請求の範囲の請求項１ないし１８に記載された次の事項により特定されるとおりのものである。
「【請求項１】
　第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
　を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置されている，ソース領域（３）と，
　　前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，
反
　　前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備え，　
　前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて，
　垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている，半導体素子。」
「【請求項２】（削除）」
「【請求項３】
　前記反ラッチアップ領域（４）は，前記
ソ
「【請求項４】（削除）」
「【請求項５】（削除）」
「【請求項６】（削除）」
「【請求項７】（削除）」
「【請求項８】（削除）」
「【請求項９】（削除）」
「【請求項１０】（削除）」
「【請求項１１】（削除）」
「【請求項１２】（削除）」
「【請求項１３】
　前記第２の電極（１１）と前記ベース領域（１）との間に配置された第１導電型の接触領域（５）をさらに備え，前記接触領域（５）は，最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い，請求項１に記載の半導体素子。」
「【請求項１４】（削除）」
「【請求項１５】
　前記ベース領域（１）と前記接触領域（５）との間，および／または前記ベース領域（１）と前記コレクタ領域（６）との間に配置された第１の導電型のフィールドストップ領域をさらに備える，請求項１３に記載の半導体素子。」
「【請求項１６】
　前記第１の垂直トレンチ，前記第２の垂直トレンチ，および前記第３の垂直トレンチは半導体ボディの活性領域に配置され，前記半導体ボディ（４０）は，エッジ終端構造を有する周辺領域をさらに備える，請求項１に記載の半導体素子。」
「【請求項１７】
　前記アノード領域（２ａ）は，前記主水平面（１５）にまで延びている，請求項１に記載の半導体素子。」
「【請求項１８】
　前記アノード領域（２ａ）は，前記ボディ領域（２）の最大ドーピング濃度とは異なる最大ドーピング濃度を有する，請求項１に記載の半導体素子。」
　２　取消理由の概要
　訂正前の請求項１ないし１８に係る特許に対して平成２８年１１月１日付けで特許権者に通知した取消理由の要旨は，次のとおりである。
「１　本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
２　本件特許の下記の請求項に係る発明は，その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　　記
　甲１：特開２０１０−６７９０１号公報
　甲２：特開２０１０−１９２５９７号公報
　甲３：特開２００８−５３６４８号公報
　甲４：特開平１１−９７７１５号公報
　甲５：特開２００２−２７０８４２号公報
　甲６：特開２００６−２０３１３１号公報
　甲７：特開２００７−２５８６１７号公報
　甲８：特開２０１０−１７７６２９号公報
　甲９：特開２０１０−１９９５５９号公報
　甲１０：特開２００７−３２９２７０号公報
　甲１１：米国特許出願公開第２００７／０１５２２６８号明細書
　甲１２：特開２０１０−２６７８６３号公報
　甲１３：特開２０１０−１６１３３５号公報
　甲１４：特開２００７−２５８３６３号公報
Ａ　本件特許発明
　特許第５８５９３１９号（以下「本件特許」という。）の請求項１〜１８に係る発明（以下，それぞれ，「本件特許発明１〜１８」という。）は，それぞれ，その特許請求の範囲の請求項１〜１８に記載された事項により特定される通りのものである。
Ｂ　甲１に基づく取消理由
（１）本件特許発明１について
　……（中略）……
（１３）甲１に基づく取消理由のまとめ
　以上から，本件特許発明１，本件特許発明２，本件特許発明４，本件特許発明５，本件特許発明１３，本件特許発明１４，及び，本件特許発明１７は，甲１に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
　仮にそうでないとしても，本件特許発明１，本件特許発明２，本件特許発明４，本件特許発明５，本件特許発明１３，本件特許発明１４，及び，本件特許発明１７は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明１に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
　また，本件特許発明３，本件特許発明６ないし本件特許発明１２，本件特許発明１６，及び，本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明１に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
Ｃ　甲２に基づく取消理由
（１）本件特許発明１について
　……（中略）……
（１３）甲２に基づく取消理由のまとめ
　以上から，本件特許発明１ないし本件特許発明５，本件特許発明１３，本件特許発明１５，及び，本件特許発明１７は，甲２に記載された発明であるから，特許法第２９条第１項第３号に該当し，特許を受けることができない。
　仮にそうでないとしても，本件特許発明１ないし本件特許発明５，本件特許発明１３，本件特許発明１５，及び，本件特許発明１７は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明２に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
　また，本件特許発明６ないし本件特許発明１２，本件特許発明１６，及び，本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明２に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
Ｄ　甲３に基づく取消理由
（１）本件特許発明１について
　……（中略）……
（１３）甲３に基づく取消理由のまとめ
　以上から，本件特許発明１ないし本件特許発明１８は，甲２記載の技術または甲１４記載の技術と，周知技術を参酌すれば，引用発明３に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
Ｅ　甲４に基づく取消理由
（１）本件特許発明１について
　……（中略）……
（１３）甲４に基づく取消理由のまとめ
　以上から，本件特許発明１ないし本件特許発明１８は，甲１４記載の技術と，周知技術を参酌すれば，引用発明４に基づいて当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
３　本件特許は，特許請求の範囲の記載が下記の点で不備のため，特許法第３６条第６項第１号及び第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　　　記
（１）請求項９〜１１に対して
　……（中略）……
　よって，請求項９に係る発明は，本件特許明細書の発明の詳細な説明に記載したものでないから，特許請求の範囲の請求項９の記載は特許法第３６条第６項第１号に規定する要件を満たしていない。
　以上は，請求項９を引用する請求項１０及び請求項１１についても同様である。
（２）請求項５〜１１に対して
　……（中略）……
　以上から，請求項５，及び，請求項５を引用する請求項６〜１１に係る発明は明確でないから，当該各請求項の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。
（３）請求項１２に，「前記第３のゲート電極（１２）は前記第１のゲート電極（１２）に電気接続されている」と記載されている。
　……（中略）……
　よって，請求項１２に係る発明は明確でないから，特許請求の範囲の請求項１２の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。
（４）請求項１６には「縁終端構造を有する周辺領域をさらに備える」と記載されている。
　これに対して，本件特許明細書の段落【００３７】には「半導体素子１００は……エッジ終端構造を有する周辺領域と，を有する垂直パワー半導体素子である。」という記載はあるものの，前記「縁終端構造」という記載はない。
　このように，請求項１６と本件特許明細書とで技術用語が整合していないため，請求項１６に係る発明の技術的な意義を明確に把握することができない。
　よって，請求項１６に係る発明は明確でないから，特許請求の範囲の請求項１６の記載は特許法第３６条第６項第２号に規定する要件を満たしていない。」
　３　新規性・進歩性について
　（１）各甲号証の記載
　　ア　甲第１号証
　甲第１号証（特開２０１０−６７９０１号公報）には，「半導体装置とその製造方法」（発明の名称）について記載されているところ，その段落【００１２】〜【００１７】，段落【００２５】及び図１を参照すると，甲第１号証には，下記の発明（以下「引用発明１」という。）が記載されていると認められる。
「下側に形成されているｎ型のドリフト層２６と，上面（第１表面）１２ａとを備える半導体基板１２と，
　前記半導体基板１２の上面１２ａに形成されている上部電極６４と，
　を備える半導体装置１０であって，
　前記半導体装置１０は，縦断面において，
　　前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０と，
　　前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０と，
　　前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型のボディ領域２４と，
　　前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記ボディ領域２４の上側に形成されているｎ型のエミッタ領域２２と，
　　前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａと，
　　前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２と，
　　前記アノード層４２の前記上面１２ａに臨む領域に形成され，前記アノード層４２の他部よりｐ型不純物濃度が高く，前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａと，
　　前記半導体基板１２の下面１２ｂ上に形成されて，前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０と，
を備える半導体装置１０。」
　　イ　甲第２号証
　甲第２号証（特開２０１０−１９２５９７号公報）には，「半導体装置，スイッチング装置，及び，半導体装置の制御方法。」（発明の名称）について記載されているところ，その段落【００１７】〜【００２０】及び図１を参照すると，甲第２号証には，下記の発明（以下「引用発明２」という。）が記載されていると認められる。
「ｎ型の低濃度ドリフト層２６ａを有し，上面１２ａを備える半導体基板１２と，
　前記半導体基板１２の上面１２ａに形成されている上部電極６４と，
を備える半導体装置１０であって，
　前記半導体基板１２はさらに，縦断面において，
　　前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記低濃度ドリフト層２６ａとは分離されるゲート電極３４を内部に備える複数のトレンチ３０と，
　　前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０と，
　　前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型不純物濃度が低い低濃度ボディ領域２４ｂと，
　　前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記低濃度ボディ領域２４ｂの上側に形成されているｎ型のエミッタ領域２２と，
　　前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，ｐ型不純物濃度が高いボディコンタクト領域２４ａと，
　　前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記低濃度ボディ領域２４ｂと略同じ深さまで形成されており，ｐ型不純物濃度が低い低濃度アノード層４２ｂと，
　　前記低濃度アノード層４２ｂの前記上面１２ａに臨む領域に形成され，ｐ型不純物濃度が高く，前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａと，
　　前記半導体基板１２の下面１２ｂに臨み，前記ＩＧＢＴ領域２０において，ｎ型不純物濃度が高いバッファ層２６ｂを介して前記低濃度ドリフト層２６ａの下側に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において，前記カソードドリフト層４６の下側に形成され，高濃度のｎ型不純物濃度が当該バッファ層２６ｂと略等しく当該バッファ層２６ｂと連続するカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０と，
を備え，
　前記ダイオード領域４０の前記トレンチ５０の下端近傍の前記絶縁膜５２と接するカソードドリフト層４６内に，ｎ型不純物濃度が前記カソードドリフト層４６のｎ型不純物濃度より高い高濃度領域４７を有する半導体装置１０。」
　　ウ　甲第３号証
　甲第３号証（特開２００８−５３６４８号公報）には，「絶縁ゲート型半導体装置及びその製造方法」（発明の名称）について記載されているところ，その段落【００２８】〜【００３４】と図１，及び，段落【００６２】〜【００６６】と図１０を参照すると，甲第３号証には，下記の発明（以下「引用発明３」という。）が記載されていると認められる。
「第１主面（上主面）及び第２主面（下主面）を有しているＮ型不純物を含むＮ−基板１と，
　前記第１主面の上に設けられたエミッタ電極１１と，
を備える絶縁ゲート型の半導体装置であって，
　前記絶縁ゲート型の半導体装置の断面において，
　　前記Ｎ−基板１のＩＧＢＴ領域Ａ及びダイオード領域Ｂにおいて，前記第１主面側の近傍に選択的に設けられ，前記エミッタ電極１１と電気的に接続されるＰ型の不純物を拡散したＰベース層２と，
　　前記Ｎ−基板１のＩＧＢＴ領域Ａに前記第１主面から前記Ｐベース層２を貫通するように設けられ，内面を覆うように形成されたゲート絶縁膜７を介してポリシリコンからなる導電膜８が埋め込まれた複数の第１の溝６と，
　　前記Ｎ−基板１のダイオード領域Ｂに前記第１主面から前記Ｐベース層２を貫通するように設けられ，内面を覆うように形成されたゲート絶縁膜７を介してポリシリコンからなる導電膜８が前記エミッタ電極１１と電気的に接続するように埋め込まれた複数の第２の溝１０と，
　　前記ＩＧＢＴ領域Ａにおいて，前記Ｎ−基板１の第１主面側で，隣合う前記第１の溝６の間の前記Ｐベース層２内の前記第１の溝６の近傍に選択的に設けられ，前記エミッタ電極１１と電気的に接続される高濃度のＮ型不純物が拡散されているＮ型のエミッタ層３と，
　　前記エミッタ層３及び前記第１の溝６の上に設けられている層間膜９と，
　　前記ＩＧＢＴ領域Ａの前記Ｎ−基板１の第２主面の近傍に設けられている，Ｐ型の不純物を含むコレクタＰ層５と，
　　前記ダイオード領域Ｂの前記Ｎ−基板１の第２主面の近傍に設けられている，Ｎ型の不純物を含むカソードＮ層４と，
　　前記Ｎ−基板１の第２主面に設けられ，前記コレクタＰ層５及び前記カソードＮ層４を覆い，これらの層と電気的に接続されるコレクタ電極１２と，
を備える絶縁ゲート型の半導体装置。」
　　エ　甲第４号証
　甲第４号証（特開平１１−９７７１５号公報）には，「半導体装置」（発明の名称）について記載されているところ，その段落【００３３】〜【００４５】，及び，図７〜図１１を参照すると，甲第４号証には，下記の発明（以下「引用発明４」という。）が記載されていると認められる。
「一方の表面を有し，ＩＧＢＴ領域とダイオード領域とに分割されているｎ- 型ベース層２と
　前記一方の表面の上に設けられ，ＩＧＢＴでカソード，ダイオードでアノードとなる側の電極であるＫ／Ａ電極３４と，
を備える半導体装置であって，
　前記半導体装置の断面において，
　　前記ＩＧＢＴ領域の前記ｎ- 型ベース層２の前記一方の表面に形成されるｐ型ベース層３１と，
　　前記ｐ型ベース層３１表面に選択的に形成されるｎ+ 型ソース層３２と，
　　前記ダイオード領域の前記ｎ- 型ベース層２の前記一方の表面に形成されるｐ+ 型エミッタ層３と，
　　前記ＩＧＢＴ領域において，前記ｎ+ 型ソース層３２及び前記ｐ型ベース層３１を貫通して前記ｎ- 型ベース層２の途中の深さまで選択的に形成され，ゲート絶縁膜２２を介して，ゲート電極として機能するポリシリコン充填材２３が埋め込まれている複数の溝２１と，
　　前記ダイオード領域において，前記ｐ+ 型エミッタ層３を貫通して前記ｎ- 型ベース層２の途中の深さまで選択的に形成され，ゲート絶縁膜２２を介してポリシリコン充填材２３が埋め込まれている複数の溝２１と，
　　前記ｎ- 型ベース層２の他方の表面のうち，前記ＩＧＢＴ領域に形成されたｐ+ 型コレクタ層３３と，
　　前記ｎ- 型ベース層２の他方の表面のうち，前記ダイオード領域に形成されたｎ+ 型エミッタ層１と，
　　前記ｐ+ 型コレクタ層３３及び前記ｎ+ 型エミッタ層１上に形成され，ＩＧＢＴでアノード，ダイオードでカソードとなる側の電極３５であるＡ／Ｋ電極３５と，
を備える半導体装置。」
　　オ　甲第５号証
　甲第５号証（特開２００２−２７０８４２号公報）には，以下の事項が記載されている（下線は参考のため当審において付したもの。以下同様。）。
　　（ア）「【００１０】先ず第１の実施形態を，
トレンチゲート構造を有するＩＧＢＴ
　……（中略）……
【００１３】さらに，
トレンチ１６の上縁部とｐ
＋
型不純物領域１５との間のｐ型不純物層１４
複数のｎ
＋
型ソース領域となるｎ
＋
型不純物領域１９
　　（イ）「【００２９】図９において，
２６は，ｐ型不純物層１４の上部に所定の不純物をイオン注入するようにして形成されたｐ
＋
型ベース領域となるｐ
＋
型不純物領域であり
　　（ウ）「【００３８】さらに，
ｐ
＋
型不純物領域２６が低抵抗化することにより，ｎ
＋
型不純物領域１９，ｐ型不純物層１４，ｎ
−
型エピタキシャル層１３によって形成される寄生ＮＰＮトランジスタの動作，すなわちラッチアップ現象を起こり難くすることができる
　　（エ）図４には，ｐ＋型不純物領域１５は，上面からｐ型不純物層１４に向かって延び，ｎ＋型ソース領域となるｎ＋型不純物領域１９よりも前記ｐ型不純物層１４に向かって下に延びていることが記載されている。
　　（オ）図９には，トレンチゲート構造を有するＩＧＢＴにおいて，ｐ＋型ベース領域となるｐ＋型不純物領域２６を，当該領域２６に隣接するｎ＋型ソース領域となるｎ＋型不純物領域１９よりも垂直方向に深く延びて形成することが記載されている。
　　カ　甲第６号証
　甲第６号証（特開２００６−２０３１３１号公報）には，以下の事項が記載されている。
「【００４５】
　本実施形態では，平面パターンとして６角形や４角形セル等の多角形セル構造を有する半導体装置において，２ｎｄエミッタＮ＋型ソース層６を設けた構造になっている。このような多角形セル構造の半導体装置においては，図４に示されるように，各トレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に２ｎｄエミッタＮ＋型ソース層６が形成された状態になっている。そして，トレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に形成された２ｎｄエミッタＮ＋型ソース層６が，隣のトレンチ７に隣接する１ｓｔエミッタＮ＋型ソース層５上に形成された２ｎｄエミッタＮ＋型ソース層６と一体になっていない。つまり，
トレンチ７間には，２ｎｄエミッタＮ
＋
型ソース層６が形成されていないＰ＋型コンタクト領域４ａが露出した状態になっている
　　キ　甲第７号証
　甲第７号証（特開２００７−２５８６１７号公報）には，以下の事項が記載されている。
　　（ア）「【０００１】
　本発明は，
トレンチ構造のトランジスタ
　　（イ）「【００２０】
　また，図１（ｂ）及び図１（ｃ）に示すように，半導体装置１では，コレクタｐ+層５５の上にｎ+層５６が形成され，更に，ｎ＋層５６の上にｎ−層５７（半導体層）が形成されている。また，ｎ−層５７の上には，ベースｐ−層５８（ベース半導体層）が形成され，更に，図１（ｃ）に示すように，そのベースｐ−層５８の表面には，上述したように，エミッタｎ+領域２のうちの桟部分２−１が選択的に形成され，
残りのベースｐ
−
層５８の表面には，ベースｐ
−
層５８よりも不純物濃度が高いｐ
＋
領域３が形成されている
エミッタｎ
＋
領域２，ｐ
＋
領域３，及び絶縁膜６１の上にはエミッタ電極６２が形成されている
　　（ウ）図１（ｃ）には，トレンチ構造のトランジスタにおいて，ベースｐ−層５８よりも不純物濃度が高いｐ＋領域３を，当該ｐ＋領域３に隣接するエミッタｎ＋領域２の桟部分２−１よりも垂直方向に深く延びて形成することが記載されている。
　　ク　甲第８号証
　甲第８号証（特開２０１０−１７７６２９号公報）には，以下の事項が記載されている。
「【００１７】
　図２に示される通り本実施形態ではコンタクト溝３０がソース領域２４を貫通してベース領域３２にまで達している。そして，
ベース領域３２には，コンタクト溝３０内に形成された導電層３１と接してラッチアップ抑制領域３４が形成される。ラッチアップ抑制領域３４はｐ型の半導体層であって，前述のベース領域３２よりは不純物濃度が高くなるように不純物注入が行われる領域である
ラッチアップ抑制領域３４によりベース領域３２の抵抗を低減することができる
　　ケ　甲第９号証
　甲第９号証（特開２０１０−１９９５５９号公報）には，以下の事項が記載されている。
　　（ア）「【００５９】
　本実施形態に係る半導体装置は，第１主面及び第２主面を有する第１導電型の半導体基板に，
縦型のＩＧＢＴ素子及び該ＩＧＢＴ素子に逆並列に接続された縦型のＦＷＤ素子（すなわちＲＣ−ＩＧＢＴ素子）
　　（イ）「【００６８】
　図３に示すように，ベース領域２０ａは，並設方向端部のベース領域２０ｃを除く領域であって，互いに隣接するベース領域２０のうちの一方の領域であり，その第１主面１０ａ側表層には，半導体基板１０よりも不純物濃度の高い第１領域として，
ゲート電極２１（トレンチ内の絶縁膜）の側面部位に隣接するｎ導電型（ｎ＋）のエミッタ領域２２
【００６９】
　なお，エミッタ領域２２は，
トレンチ構造のゲート電極２１
ベースコンタクト領域２３ａも，長手方向に沿って延びており，深さ１．０μｍ程度，不純物濃度が３×１０
１９
ｃｍ
−３
程度となっている。このベース領域２０ａに形成されたベースコンタクト領域２３は，ラッチアップの抑制と，センス素子３２がＦＷＤ動作する際にアノードとして機能することを目的とするものである
　　（ウ）図３には，トレンチ構造のＩＧＢＴにおいて，ベースコンタクト領域２３を，当該ベースコンタクト領域２３に隣接するｎ導電型（ｎ＋）のエミッタ領域２２よりも垂直方向に深く延びて形成することが記載されている。
　　コ　甲第１０号証
　甲第１０号証（特開２００７−３２９２７０号公報）には，以下の事項が記載されている。
　　（ア）「【００２６】
　図１に示すように，
本実施形態のＩＧＢＴは，図７に示される構造のＩＧＢＴと同様に，トレンチゲート構造であって，半導体基板表面１ａに対してストライプ状にゲート電極８が配置されており
　　（イ）「【００４６】
　これに対して，本実施形態の場合，
各セル２０のＰ型ベース層５同士は，Ｐ
＋
型ボディ層１０によって連結されているため，図５に示すように，抵抗２３の端部２３ａ同士が電気的に接続された状態となる。このため，図５に示すように，各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２の関係は，基本的に，Ｖｂｅ１＝Ｖｂｅ２であり，ＩＧＢＴの状態が，図７に示す構造のときでは，セル２０に流れる電流量が不均一になるような条件下になった場合でも，各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２が，強制的に等しくなるように，電流，電圧が変化するので，ホール電流の不均一が抑制される。言い換えると，一時的に，セル２０に流れる電流量が不均一になっても，Ｐ
＋
型ボディ層１０を介して，セル間で余剰分の電流が流れるため，各セル２０での電流集中が回避される
【００４７】
  したがって，本実施形態によれば，図７に示す構造と比較して，
各セル２０のベース・エミッタ間電圧Ｖｂｅが所定電圧値を越えるのを抑制することができる。この結果，寄生トランジスタ２２のラッチアップを抑制でき，ＩＧＢＴが破壊に至るのを抑制することができる
　　（ウ）図２には，トレンチゲート構造のＩＧＢＴにおいて，Ｐ＋型ボディ層１０を，当該Ｐ＋型ボディ層１０に隣接するＮ＋型エミッタ層９よりも垂直方向に深く延びて形成することが記載されている。
　　サ　甲第１１号証
　甲第１１号証（米国特許出願公開第２００７／０１５２２６８号明細書）には，以下の事項が記載されている。
“[0007] A semiconductor body has a p-conducting collector zone 1 provided with a metallization 13, on which collector zone a first, n-conducting body zone (drift zone)2 and a second, p-conducting body zone 3 are provided successively. An n-conducting emitter zone 4 is embedded into the p-conducting body zone 3. IGBT cells are illustrated in the present example, so that two emitter zones 4 are correspondingly present.
[0008] Trenches 5, 6 penetrate through the emitter zone 4 and the p-conducting body zone 3, and reach right into the n-conducting body zone. Said trenches 5, 6 are lined with an insulating layer 7 made of silicon dioxide for example, the insulating layer acting as gate oxide. The interior of the trenches 5, 6 is filled with a polycrystalline silicon that forms a gate electrode 8. The gate electrode 8 is covered with an insulating layer 10 made of, for example, silicon dioxide, silicon nitride or made of amorphous silicon carbide, with the result that the conductive material 8 is electrically isolated from a metallization serving as emitter contact 11 on a main surface 9.
　……
[0011] In the example of FIG. 2, the distance between two cells is extended by an optional additional trench 14 without an emitter zone, while in the examples of FIGS.3 and 4 a relatively wide p-conducting zone 15 (p-float) is located between the corresponding two cells, which zone may overlap the trench edge with a bulge 17. In the example of FIG. 4, additionally relative to the example of FIG.3, the conductive materials 8 in the trenches 5, 6 of the adjacent cells are also connected to one another by means of a conductor layer 16. The insulating layer 7 may, if appropriate, also be made thicker at the side remote from the emitter zone 4.”
（抄訳：[0007]半導体構造体は，金属配線１３が設けられたｐ型コレクタ領域１を有し，このコレクタ領域上に，まずｎ型ボディ領域(ドリフト領域)２と，第２のｐ型ボディ領域３が順次連続して設けられている。ｎ型エミッタ領域４は，ｐ型ボディ領域３内に埋め込まれている。本実施例では，ＩＧＢＴセルが図示されており，２個のエミッタ領域４がこれに対応して存在する。
[0008]トレンチ５，６は，エミッタ領域４及びｐ型ボディ領域３を貫通し，ｎ型ボディ領域の右側に到達する。前記トレンチ５，６は，例えば，ゲート酸化物として機能する二酸化シリコンからなる絶縁層７で内張りされている。トレンチ５，６の内部には，ゲート電極８を形成する多結晶シリコンが充填されている。ゲート電極８は，例えば，二酸化シリコン，窒化シリコン，またはアモルファスシリコンカーバイドから形成される絶縁層１０で覆われ，その結果，導電材料８は，主表面９上でエミッタコンタクト１１として機能するメタライゼーションから電気的に分離される。
　……（中略）……
[0011]図２の例では，２個のセルの間の距離は，エミッタ領域を有しない任意選択で追加されるトレンチ１４によって拡がっているが，図３及び図４の例においては，比較的広いｐ型領域１５(ｐ型フロート)が対応する２つのセル間に配置され，この領域は，丸く出っ張った部分１７を有するトレンチエッジとオーバーラップしてもよい。図４の例では，図３の例と対比して，隣接するセルのトレンチ５，６内の導電材料８が，導体層１６を介して互いに接続されている。絶縁層７は，適切であれば，エミッタ領域４から遠い側で厚くしてもよい。）
　　シ　甲第１２号証
　甲第１２号証（特開２０１０−２６７８６３号公報）には，以下の事項が記載されている。
「【００２１】
　（第１実施形態）
　本発明の第１実施形態について説明する。図１は，本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置の断面図である。以下，この図を参照して，本実施形態にかかるＩＧＢＴを有する半導体装置について説明する。
【００２２】
　
図１に示す半導体装置は，ＩＧＢＴとダイオードとが一体化されたものである
【００２３】
　図１に示されるように，
ｐ
＋＋
型コレクタ層１ａおよびｎ
＋＋
型カソード層（第１導電型層）１ｂの表面に，高濃度のｎ型不純物層で構成されたＦＳ層（フィールドストップ層）２ａが備えられている
　　ス　甲第１３号証
　甲第１３号証（特開２０１０−１６１３３５号公報）には，以下の事項が記載されている。
　　（ア）「【００５０】
　（第１実施形態）
　本発明の第１実施形態について説明する。図１は，本実施形態にかかる
ＩＧＢＴとダイオードが一体化された半導体装置
【００５１】
　図１に示すように，本実施形態の半導体装置には，
ＩＧＢＴが備えられるセル領域とその外周を囲むように構成された外周領域が形成されている。
　　（イ）「【００５９】
　また，
セル領域におけるダイオード形成領域では
ｐ型ベース領域３をアノードとし，ｎ
−
型ドリフト層２，ｎ
＋
型ＦＳ層２ａおよびｎ
＋＋
型カソード層１ｂをカソードとして，ＰＮ接合によるダイオードが構成されている
【００６０】
　このため，ＩＧＢＴとダイオードとは，エミッタとアノードとが電気的に接続されると共に，コレクタとカソードとが電気的に接続されることで，同一チップにおいて互いに並列接続された構造とされている。
【００６１】
　一方，
外周領域においては
ｐ型拡散層２０の外周を囲むようにｐ型ガードリング層２１が多重リング構造として形成されている
　　セ　甲第１４号証
　甲第１４号証（特開２００７−２５８３６３号公報）には，以下の事項が記載されている。
　　（ア）「【００２４】
　図１に示すように，本実施形態に係る半導体装置１００は，
トレンチゲート構造のＦＳ（フィールドストップ）型ＩＧＢＴ（Insulated Gate Bipolar Transistor）とＦＷＤ（Free Wheeling Diode）を同一の半導体基板に形成してなる半導体装置１００である
【００２５】
　
半導体基板１０１は，ドリフト層となるＮ導電型（Ｎ−）のＦＺウエハであり
この半導体基板１０１の第１主面側表層には，ＩＧＢＴの形成領域において，第１半導体領域であるＰ導電型（Ｐ）のベース領域１０２が選択的に形成されている
【００２６】
　
ベース領域１０２には，半導体基板１０１の第１主面よりベース領域１０２を貫通し，底面が半導体基板１０１に達するトレンチ１０３が選択的に形成されてい
トレンチ１０３内に例えば濃度が１×１０
２０
ｃｍ
−３
程度のポリシリコンが充填され，第１電極であるゲート電極１０５が構成されている
　　（イ）「【００２８】
　ここで，
ベース領域１０２は，トレンチ１０３により，エミッタ領域１０６を含み，エミッタ電極１０７と電気的に接続された複数の第１領域１０２ａと，エミッタ領域１０６を含まない複数の第２領域１０２ｂとに区画されている
隣り合う第１領域１０２ａの間に，１つの第２領域１０２ｂが配設されている
　……（中略）……
【００３０】
　また，ベース領域１０２のうち，
エミッタ電極１０７と電気的に接続される領域（第１領域１０２ａの全てと，第２領域１０２ｂの一部）には，第１主面側表層にＰ導電型（Ｐ＋）のコンタクト領域１０８，１０９が選択的に形成されている。なお，コンタクト領域１０８が第１領域１０２ａに形成されたものであり
　　（ウ）「【００３２】
　また，本実施形態においては，図１に示すように，
ドリフト層としての半導体基板１０１とコレクタ層１１０及びカソード層１１１との間に，第６半導体領域であるＮ導電型（Ｎ）のフィールドストップ層１１２が形成されている。このようにトレンチゲート構造のＩＧＢＴとして，空乏層を止めるフィールドストップ層１１２を備えたＩＧＢＴを採用すると，他のトレンチ構造（パンチスルー型，ノンパンチスルー型）に比べて，半導体基板１０１（半導体装置１００）の厚さを薄くすることができる
【００３３】
　次に，上記構成の半導体装置１００におけるＩＧＢＴの動作を説明する。エミッタ電極１０７とコレクタ電極１１３間に所定のコレクタ電圧を，
エミッタ電極１０７とゲート電極１０５間に所定のゲート電圧を印加する（すなわち，ゲートをオンする）
【００３４】
　また，半導体装置１００におけるＦＷＤの動作を説明する。ベース領域１０２のうち，エミッタ電極１０７と電気的に接続された部分（第１領域１０２ａと一部の第２領域１０２ｂ）がＦＷＤのアノード領域となり，エミッタ電極１０７がアノード電極も兼ねている。エミッタ電極１０７（アノード電極）と半導体基板１０１との間にアノード電圧（順バイアス）を印加し，
アノード電圧が閾値を超えると，アノード領域（第１領域１０２ａと一部の第２領域１０２ｂ）と半導体基板１０１が順バイアスされ，ダイオードが導電する
　　（エ）図１には，
・Ｐ導電型のコンタクト領域１０８を，当該コンタクト領域１０８に隣接するエミッタ領域１０６よりも垂直方向に深く延びて形成すること
・ドリフト層となるＮ導電型の半導体基板１０１の第１主面側表層にＰ導電型のベース領域１０２が形成され，前記ベース領域１０２は，内部にゲート電極１０５が充填されて当該ベース領域１０２を貫通する複数のトレンチ１０３により，エミッタ領域１０６及びＰ導電型のコンタクト領域１０８を含む第１領域１０２ａと前記エミッタ領域１０６を含まない第２領域１０２ｂとに区画され，前記複数のトレンチ１０３内のゲート電極１０５は電圧「Ｇ」が印加される信号路により電気的に接続されていること，
が記載されている。
　（２）甲第１号証に基づく取消理由について
　　ア　本件発明１と引用発明１との対比
　本件発明１と引用発明１とを対比する。
　　（ア）引用発明１の「ｎ型のドリフト層２６」，「上面（第１表面）１２ａ」及び「半導体基板１２」は，それぞれ，本件発明１の「第１の導電型のベース領域（１）」，「主水平面（１５）」及び「半導体ボディ（４０）」に相当する。
　したがって，引用発明１の「下側に形成されているｎ型のドリフト層２６と，上面（第１表面）１２ａとを備える半導体基板１２」は，本件発明１の「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）」に相当する。
　　（イ）引用発明１の「前記半導体基板１２の上面１２ａに形成されている上部電極６４」は，本件発明１の「前記主水平面（１５）上に配置された第１の電極（１０）」に相当する。
　　（ウ）引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」は，少なくとも，「前記半導体基板１２のＩＧＢＴ領域２０」と「前記半導体基板１２のダイオード領域４０」の境界上に設けられた「トレンチ３０」と，当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ３０」とを有すると認められる。
　そして，引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」のうち，前記「ＩＧＢＴ領域２０」と前記「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ３０」は，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）」に相当する。
　また，引用発明１の「前記半導体基板１２のＩＧＢＴ領域２０に形成され，壁面に形成された絶縁膜３２によって前記ドリフト層２６とは分離されるゲート電極３４を内部に備える複数のトレンチ３０」のうち，前記「ＩＧＢＴ領域２０」と前記「ダイオード領域４０」の境界上に設けられた「トレンチ３０」は，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）」に相当する。
　　（エ）一方，引用発明１の「前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０」は，少なくとも，前記境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」とを有すると認められる。
　ここで，甲第１号証の段落【００１７】には「ゲート電極３４とトレンチ電極５４は導通していない。」と記載されているから，前記「トレンチ電極５４」は引用発明１において「ゲート電極」として機能しない。そうすると，引用発明１の「トレンチ電極５４」と，本件発明１の「第３のゲート電極（１２）」とは，「第３」の「電極」である点で共通する。
　したがって，引用発明１の「前記半導体基板１２のダイオード領域４０に形成され，壁面に形成された絶縁膜５２によって，前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６とは分離されるトレンチ電極５４を内部に備える複数のトレンチ５０」のうち，前記境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」と，本件発明１の「ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）」とは，「ゲート誘電体領域（８）」によって「第１の導電型」の「領域」から「絶縁されている」第３の電極を備える「第３の垂直トレンチ（２２）」である点で共通する。
　　（オ）引用発明１の「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間に，前記絶縁膜３２と接するように前記トレンチ３０の下端より浅い位置まで形成されているｐ型のボディ領域２４」は，「前記トレンチ３０の下端より浅い位置まで形成されている」ことで，「下側」の「ｎ型のドリフト層２６」との間で，ｐｎ接合を形成していると認められる。
　したがって，引用発明１の前記「ｐ型のボディ領域２４」と，本件発明１の「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）」とは，「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「延びている，ボディ領域（２）」である点で共通する。
　　（カ）引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接するように前記ボディ領域２４の上側に形成されているｎ型のエミッタ領域２２」と，本件発明１の「前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置されている，ソース領域（３）」とは，「前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「配置されている，ソース領域（３）」である点で共通する。
　　（キ）引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａ」と，本件発明１の「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」とは，「前記第２の導電型であって」，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に「配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」「領域」である点で共通する。
　　（ク）引用発明１の「前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２」は，「前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されている」ことで，「下側」の「ｎ型のドリフト層２６」と「ｎ型不純物濃度が略等しいカソードドリフト層４６」との間で，ｐｎ接合を形成していると認められる。また，前記「ｐ型のアノード層４２」は，「アノードコンタクト領域４２ａ」を介して間接的に「前記上部電極６４とオーミック接触」していると認められる。
　したがって，引用発明１の「前記ダイオード領域４０の，隣合う前記トレンチ５０の間，及び，前記トレンチ３０と前記トレンチ５０の間に，前記ＩＧＢＴ領域２０の前記ボディ領域２４より浅い位置まで形成されているｐ型のアノード層４２」と，本件発明１の「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」とは，「前記第２の導電型であって」，下側の「第１の導電型」の「領域」との「間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接」している「アノード領域（２ａ）」である点で共通する。
　　（ケ）引用発明１の「前記半導体基板１２の下面１２ｂ上に形成されて，前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０」と，本件発明１の「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」とは，「前記第１の電極（１０）の反対側に配置され」る「第２の電極（１１）」である点で共通する。
　そして，引用発明１の「前記ＩＧＢＴ領域２０において前記ドリフト層２６の下側の前記下面１２ｂに臨む領域に形成されるｐ型のコレクタ層２８」は，前記「下部電極６０」と「オーミック接触」しているから，本件発明１の「前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）」に相当する。
　　（コ）甲第１号証の段落【００１７】には，「半導体基板１２の上面１２ａのうち，トレンチ３０，５０の上部には，絶縁膜６２が形成されている。……半導体基板１２の上面１２ａには，上部電極６４が形成されている。上部電極６４は，絶縁膜６２を覆うように形成されている。上部電極６４は，ゲート電極３４及びトレンチ電極５４から絶縁されている。」と記載されている。
　したがって，甲第１号証の上記記載事項と，本件発明１の「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて」とは，「前記第１のゲート電極（１２）と前記第２のゲート電極（１２）」と前記第３の電極は「前記第１の電極（１０）から絶縁されて」いる点で共通する。
　　（サ）引用発明１において，「ｎ型のエミッタ領域２２」は，「縦断面において」，「前記隣合うトレンチ３０の間に，両側の前記トレンチ３０の前記絶縁膜３２と接する」ように「形成されている」。すなわち，「ｎ型のエミッタ領域２２」は，「縦断面において」，「前記隣合うトレンチ３０の間」に２つ配置されている。
　したがって，引用発明１の「ｎ型のエミッタ領域２２」が，「縦断面において」，「前記隣合うトレンチ３０の間」に２つ配置されていることと，本件発明１において「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」こととは，「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）」は「配置されている」点で共通する。
　　イ　一致点及び相違点
　以上から，本件発明１と引用発明１とは，以下の点で一致するとともに，以下の点で相違する。　
一致点
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
　を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって第１の導電型の領域から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と，
　　前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，領域と，
　　前記第２の導電型であって，下側の前記第１の導電型の領域との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置される第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備え，
　前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて，
　垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」　
　
相違点
　相違点１
　本件発明１においては，「第３の垂直トレンチ（２２）」が備える「第３のゲート電極（１２）」は「前記ベース領域（１）」から絶縁され，「アノード領域（２ａ）」は「前記ベース領域（１）」との間でｐｎ接合を形成しているのに対して，引用発明１においては，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」が備える「トレンチ電極５４」は「前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６」から分離され，「ｐ型のアノード層４２」は「前記ドリフト層２６とｎ型不純物濃度が略等しいカソードドリフト層４６」との間でｐｎ接合を形成している点。
　相違点２
　本件発明１は「前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」という「反ラッチアップ領域（４）」を備えているのに対して，引用発明１の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，前記ボディ領域２４の他部よりもｐ型不純物濃度が高いボディコンタクト領域２４ａ」は，「反ラッチアップ領域」として機能するかどうか不明である点。
　相違点３
　本件発明１の「アノード領域（２ａ）」は「前記第１の電極（１０）とオーミック接触し」ているのに対して，引用発明１の「ｐ型のアノード層４２」は「前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａ」を介して「前記上部電極６４」と接続される点。
　相違点４
　本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明１は「前記半導体基板１２の下面１２ｂ上に形成され」る「前記カソードドリフト層４６の前記下面１２ｂに臨む領域に形成されるｎ型不純物濃度が高いカソードコンタクト層４８」と「オーミック接触する下部電極６０」を備える点。
　相違点５
　本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明１の「トレンチ３０」と隣合う「トレンチ５０」は「トレンチ電極５４を内部に備える」点。
　相違点６
　本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明１の「ｐ型のボディ領域２４」は，「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点７
　本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明１の「ｎ型のエミッタ領域２２」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点８
　本件発明１の「反ラッチアップ領域（４）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明１の「ボディコンタクト領域２４ａ」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点９
　本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明１の「ｎ型のエミッタ領域２２」は「縦断面において」「前記隣合うトレンチ３０の間」に２つ配置されている点。
　　ウ　本件発明１についての判断
　相違点１〜相違点９のうち，相違点６〜相違点９について検討する。
　　（ア）本件発明１と引用発明１とは，相違点６ないし相違点９に記載したように実質的に相違しており，もはや同一の発明であるとすることはできない。
　そうすると，本件発明１が甲第１号証に記載された発明であるとすることはできない。
　　（イ）本件発明１は，相違点６〜相違点８に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。
　　（ウ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第１号証には，また，甲第２〜１４号証にも，記載も示唆もされていない。
　　（エ）したがって，相違点１〜相違点５について検討するまでもなく，本件発明１は，甲第２〜１４号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることはできない。
　　エ　本件発明３，本件発明１３，及び，本件発明１５〜１８についての判断
　本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５〜１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５〜１８は，いずれも，本件発明１をさらに限定した発明である。
　したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５〜１８は，甲第１号証に記載された発明であるとすることはできないばかりでなく，甲第２〜１４号証に記載の技術を参酌しても，引用発明１に基づいて当業者が容易に発明をすることができたとすることもできない。
　　オ　甲第１号証に基づく取消理由のまとめ
　以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第１号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。
　（３）甲第２号証に基づく取消理由について
　　ア　本件発明１と引用発明２との対比
　本件発明１と引用発明２とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。
一致点
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
　を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって第１の導電型の領域から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と，
　　前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，領域と，
　　前記第２の導電型であって，下側の前記第１の導電型の領域との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置される第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備え，
　前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて，
　垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」
　
相違点
　相違点１
　本件発明１においては，「第３の垂直トレンチ（２２）」が備える「第３のゲート電極（１２）」は「前記ベース領域（１）」から絶縁され，「アノード領域（２ａ）」は「前記ベース領域（１）」との間でｐｎ接合を形成しているのに対して，引用発明２においては，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」が備える「トレンチ電極５４」は「前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６」から分離され，「ｐ型不純物濃度が低い低濃度アノード層４２ｂ」は「前記低濃度ドリフト層２６ａとｎ型不純物濃度が略等しいカソードドリフト層４６」との間でｐｎ接合を形成している点。
　相違点２
　本件発明１は「前記第２の導電型であって，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い」という「反ラッチアップ領域（４）」を備えているのに対して，引用発明２の「前記上部電極６４とオーミック接触し，前記隣合うトレンチ３０の間に形成され，ｐ型不純物濃度が高いボディコンタクト領域２４ａ」は，「反ラッチアップ領域」として機能するかどうか不明である点。
　相違点３
　本件発明１の「アノード領域（２ａ）」は「前記第１の電極（１０）とオーミック接触し」ているのに対して，引用発明２の「低濃度アノード層４２ｂ」は「前記上部電極６４とオーミック接触するアノードコンタクト領域４２ａ」を介して「前記上部電極６４」と接続される点。
　相違点４
　本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明２は「前記ＩＧＢＴ領域２０において，ｎ型不純物濃度が高いバッファ層２６ｂを介して前記低濃度ドリフト層２６ａの下側に形成されるｐ型のコレクタ層２８，及び，前記ダイオード領域４０において，前記カソードドリフト層４６の下側に形成され，ｎ型不純物濃度が当該バッファ層２６ｂと略等しく当該バッファ層２６ｂと連続するカソードコンタクト層４８と，それぞれオーミック接触する下部電極６０」を備える点。
　相違点５
　本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明２の「トレンチ３０」と隣合う「トレンチ５０」は「トレンチ電極５４を内部に備える」点。
　相違点６
　本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明２の「ｐ型不純物濃度が低い低濃度ボディ領域２４ｂ」は，「前記ＩＧＢＴ領域２０の隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点７
　本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明２の「ｎ型のエミッタ領域２２」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点８
　本件発明１の「反ラッチアップ領域（４）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明２の「ボディコンタクト領域２４ａ」は，「前記隣合うトレンチ３０の間」に形成され，「ＩＧＢＴ領域２０」と「ダイオード領域４０」の境界上に設けられた「トレンチ３０」と当該境界上に設けられた「トレンチ３０」と隣合う「トレンチ５０」との間には形成されない点。
　相違点９
　本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明２の「ｎ型のエミッタ領域２２」は「縦断面において」「前記隣合うトレンチ３０の間」に２つ配置されている点。
　　イ　本件発明１についての判断
　相違点１〜相違点９のうち，相違点６〜相違点９について検討する。
　　（ア）本件発明１と引用発明２とは，相違点６ないし相違点９に記載したように実質的に相違しており，もはや同一の発明であるとすることはできない。
　そうすると，本件発明１が甲第２号証に記載された発明であるとすることはできない。
　　（イ）本件発明１は，相違点６〜相違点９に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。
　　（ウ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第２号証には，また，甲第１号証及び甲第３〜１４号証にも，記載も示唆もされていない。
　　（エ）したがって，相違点１〜相違点５について検討するまでもなく，本件発明１は，甲第１号証及び甲第３〜１４号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることはできない。
　　ウ　本件発明３，本件発明１３，及び，本件発明１５〜１８についての判断
　本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５〜１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５〜１８は，いずれも，本件発明１をさらに限定した発明である。
　したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５〜１８は，甲第２号証に記載された発明であるとすることはできないばかりでなく，甲第１号証及び甲第３〜１４号証に記載の技術を参酌しても，引用発明２に基づいて当業者が容易に発明をすることができたとすることもできない。
　　エ　甲第２号証に基づく取消理由のまとめ
　以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第２号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。
　（４）甲第３号証に基づく取消理由について
　　ア　本件発明１と引用発明３との対比
　本件発明１と引用発明３とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。　
一致点　
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，ソース領域（３）と，
　　前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置されている第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
と
を備え，　
　前記第１のゲート電極（１２）と前記第２のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて，
　垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」
　
相違点
　相違点１
　本件発明１は「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」を備えているのに対して，引用発明３は，そのような層を備えていない点。
　相違点２
　本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明３は「前記ダイオード領域Ｂの前記Ｎ−基板１の第２主面の近傍に設けられている，Ｎ型の不純物を含むカソードＮ層４」と「電気的に接続されるコレクタ電極１２」を備える点。
　相違点３
　本件発明１の「第３の垂直トレンチ（２２）」は「前記第１の電極（１０）から絶縁」されている「第３のゲート電極（１２）」を備えるのに対して，引用発明３の「第２の溝１０」に埋め込まれた「導電膜８」は「ダイオード領域Ｂ」に設けられるので「ゲート電極」ではなく，また，「前記エミッタ電極１１と電気的に接続する」点。
　相違点４
　本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明３の「ＩＧＢＴ領域Ａ」における「Ｐベース層２」は，当該「ＩＧＢＴ領域Ａ」における隣合う「第１の溝６」の間に形成されるものの，「ダイオード領域Ｂ」において前記「ＩＧＢＴ領域Ａ」と前記「ダイオード領域Ｂ」の境界上に設けられた「第１の溝６」と当該「第１の溝６」と隣合う「第２の溝１０」との間に形成される「Ｐベース層２」は「ボディ領域」として機能しない点。
　相違点５
　本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明３の「Ｎ型のエミッタ層３」は，「前記ＩＧＢＴ領域Ａ」において「隣合う前記第１の溝６の間」に設けられる点。
　相違点６
　本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明２の「ｎ型のエミッタ領域２２」は「縦断面において」「隣合う前記第１の溝６の間」に２つ設けられている点。
　　イ　本件発明１についての判断
　相違点１〜相違点６のうち，相違点１，相違点４ないし相違点６について検討する。
　　（ア）本件発明１は，相違点１，相違点４ないし相違点６に係る構成と，「第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に延びている，ボディ領域（２）」及び「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。
　　（イ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第３号証には，また，甲第１号証，甲第２号証及び甲第４〜１４号証にも，記載も示唆もされていない。
　　（ウ）したがって，相違点２及び３について検討するまでもなく，本件発明１は，甲第１号証，甲第２号証及び甲第４〜１４号証に記載の技術を参酌しても，引用発明３に基づいて当業者が容易に発明をすることができたとすることはできない。
　　ウ　本件発明３，本件発明１３，及び，本件発明１５〜１８についての判断
　本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５〜１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５〜１８は，いずれも，本件発明１をさらに限定した発明である。
　したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５〜１８は，甲第１号証，甲第２号証及び甲第４〜１４号証に記載の技術を参酌しても，引用発明３に基づいて当業者が容易に発明をすることができたとすることはできない。
　　エ　甲第３号証に基づく取消理由のまとめ
　以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第３号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。
　（５）甲第４号証に基づく取消理由について
　　ア　本件発明１と引用発明４との対比
　本件発明１と引用発明４とを対比すると，両者は以下の点で一致するとともに，以下の点で相違する。
一致点
「第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と，
　前記主水平面（１５）上に配置された第１の電極（１０）と，
を備える半導体素子であって，
　前記半導体ボディ（４０）はさらに，垂直断面において，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と，
　　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３の電極を備える第３の垂直トレンチ（２２）と，
　　第２の導電型であって，前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に延びている，ボディ領域（２）と，
　　前記第１の導電型であって，前記第１の電極（１０）とオーミック接触していて，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に配置されている，少なくとも１つのソース領域（３）と，
　　前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）と，
　　前記第１の電極（１０）の反対側に配置されている第２の電極（１１）と，
　　前記第２の導電型であって，前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備え，　
　前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３の電極は前記第１の電極（１０）から絶縁されていて，
　垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は配置されている，半導体素子。」
　
相違点
　相違点１
　本件発明１は「前記第２の導電型であって，それぞれ，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間と，前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間に配置され，前記第１の電極（１０）とオーミック接触していて，最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い，反ラッチアップ領域（４）」を備えているのに対して，引用発明４は，そのような層を備えていない点。
　相違点２
　本件発明１は「前記第１の電極（１０）の反対側に配置され，前記ベース領域（１）とオーミック接触している第２の電極（１１）」を備えるのに対して，引用発明４は「前記ｎ- 型ベース層２の他方の表面のうち，前記ダイオード領域に形成されたｎ+ 型エミッタ層１」上に形成される「Ａ／Ｋ電極３５」を備える点。
　相違点３
　本件発明１の「第３の垂直トレンチ（２２）」は「第３のゲート電極（１２）」を備えるのに対して，引用発明４の「ダイオード領域」内の「溝２１」に埋め込まれた「ポリシリコン充填材２３」は「ゲート電極」ではない点。
　相違点４
　本件発明１の「ボディ領域（２）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも延びているのに対して，引用発明４の「ｐ型ベース層３１」は，「ＩＧＢＴ領域」における隣合う「溝２１」の間に形成され，前記「ＩＧＢＴ領域」と「ダイオード領域」の境界上に設けられた「溝２１」と当該境界上に設けられた「溝２１」と隣合う「溝２１」との間には形成されない点。
　相違点５
　本件発明１の「ソース領域（３）」は，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間に加えて，「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」にも配置されているのに対して，引用発明４の「ｎ+ 型ソース層３２」は，「ＩＧＢＴ領域」における隣合う「溝２１」の間に形成され，前記「ＩＧＢＴ領域」と「ダイオード領域」の境界上に設けられた「溝２１」と当該境界上に設けられた「溝２１」と隣合う「溝２１」との間には形成されない点。
　相違点６
　本件発明１の「ソース領域（３）」は「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」のに対して，引用発明４の「ｎ+ 型ソース層３２」は「縦断面において」「ＩＧＢＴ領域」における隣合う「溝２１」の間に２つ形成されている点。
　　イ　本件発明１についての判断
　相違点１〜相違点６のうち，相違点１，相違点４ないし相違点６について検討する。
　　（ア）本件発明１は，相違点１，相違点４ないし相違点６に係る構成と，「前記第２の導電型であって，前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて，それぞれ，前記第２の垂直トレンチ（２１）と，前記第３の垂直トレンチ（２２）に隣接し，前記第１の電極（１０）とオーミック接触している，アノード領域（２ａ）」という構成とを備えることにより，「前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間」に加えて「前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間」に，「ベース領域（１）」と「ボディ領域（２）」と「ソース領域（３）」及び「反ラッチアップ領域（４）」とからなるＩＧＢＴセルと，前記「ベース領域（１）」及び「アノード領域（２ａ）」とからなるダイオードセルの両方を形成したものである。
　　（イ）そして，このように各「垂直トレンチ」間の領域にＩＧＢＴセルとダイオードセルの両方を形成することは，甲第４号証には，また，甲第１〜３号証及び甲第５〜１４号証にも，記載も示唆もされていない。
　　（ウ）したがって，相違点２及び３について検討するまでもなく，本件発明１は，甲第１〜３号証及び甲第５〜１４号証に記載の技術を参酌しても，引用発明４に基づいて当業者が容易に発明をすることができたとすることはできない。
　　ウ　本件発明３，本件発明１３，及び，本件発明１５〜１８についての判断
　本件訂正により削除されなかった本件訂正後の請求項３，請求項１３，及び，請求項１５〜１８は，本件訂正後の請求項１を直接ないし間接に引用しているので，本件発明３，本件発明１３，及び，本件発明１５〜１８は，いずれも，本件発明１をさらに限定した発明である。
　したがって，本件発明１と同様に，本件発明３，本件発明１３，及び，本件発明１５〜１８は，甲第１〜３号証及び甲第５〜１４号証に記載の技術を参酌しても，引用発明４に基づいて当業者が容易に発明をすることができたとすることはできない。
　　エ　甲第４号証に基づく取消理由のまとめ
　以上のとおりであるから，平成２８年１１月１日付けの取消理由通知の甲第４号証に基づく取消理由によっては，もはや，本件発明１，本件発明３，本件発明１３，及び，本件発明１５ないし１８を取り消すことはできない。
　４　特許請求の範囲の記載不備について
　本件訂正によって，平成２８年１１月１日付けの取消理由通知において，特許請求の範囲の記載が特許法第３６条第６項第１号及び第６項第２号に規定する要件を満たしていないとする取消理由３（１）〜（３）の対象であった請求項５〜１２は削除された。
　また，同取消理由３（４）の対象であった請求項１６については，本件訂正によって，請求項の記載を本件特許明細書の記載に整合させる訂正がなされた。
　したがって，平成２８年１１月１日付けの取消理由通知の取消理由３によっては，もはや，本件発明５〜１２，及び，本件発明１５及び本件発明１６を取り消すことはできない。
　５　特許異議申立人の意見について
　（１）特許異議申立人の意見
　特許異議申立人山川大志は，平成２９年６月２１日に提出した意見書において，以下のように主張している。
　　ア　請求項１の末尾の訂正事項に係る「垂直断面」が，請求項１の５行目の「垂直断面」と同一の断面を指しているのか，他の断面であってもよいのか明確でないため，請求項１に係る発明が不明確になっているばかりでなく，請求項１に係る本件訂正は本件明細書に記載した事項の範囲内でしたものでもない。
　　イ　請求項１に係る本件訂正により，請求項１に「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項が追加されたが，この訂正は，本件明細書に記載した事項の範囲内でしたものでない。
　（２）上記（１）アの主張に対して
　　ア　本件訂正後の請求項１の記載によれば，その５行目の「垂直断面」とは，本件発明１の「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「第３の垂直トレンチ（２２）」と「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」と「アノード領域（２ａ）」と「コレクタ領域（６）」及び「第２の電極（１１）」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。
　この理解は，たとえば，本件明細書の段落【００４５】における「図３は，半導体素子３００の一実施形態を，垂直断面の断面図のかたちで概略的に示した図である。」という記載と，当該図３の記載によって裏付けられている。
　　イ　これに対して，本件訂正後の請求項１の末尾の訂正事項に係る「垂直断面」とは，少なくとも「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「ソース領域（３）」の垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。そして，図３から，第１の垂直トレンチ（２０）と第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されていることを理解できる。
　　ウ　上記ア及びイの理解は，ともに，図３の垂直断面に基づくものである。
　　エ　しかし，本件明細書の段落【００４０】における「図１は，１つの典型的な断面図を表している。半導体素子１００の他の断面図も同様であってよく，たとえば，図示された半導体領域，絶縁領域，電極，および垂直トレンチが，図示された断面に垂直な方向に，ほぼ棒状である場合も同様であってよい。」と記載され，当該記載は本件発明１が根拠とする本件の図３ないし図５とは異なる図１についてのものであるが，本件明細書には，上記アの「第１の垂直トレンチ（２０）」と「第２の垂直トレンチ（２１）」と「第３の垂直トレンチ（２２）」と「ボディ領域（２）」と「ソース領域（３）」と「反ラッチアップ領域（４）」と「アノード領域（２ａ）」と「コレクタ領域（６）」及び「第２の電極（１１）」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」は，「半導体素子」において複数存在することが記載されている。
　本件訂正後の請求項１の記載とこの記載とを参酌すれば，本件訂正後の請求項１の５行目の「垂直断面」と，本件訂正後の請求項１の末尾の訂正事項に係る「垂直断面」は，必ずしも同一「垂直断面」である必要はないことは明らかである。
　　オ　したがって，上記（１）アの主張は，本件訂正後の特許請求の範囲の記載と本件明細書の記載を正解しないものであるので，採用できない。
　（３）上記（１）イの主張に対して
　　ア　本件発明１の「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項に関して，本件明細書には，段落【００４６】に「図示した３つのＩＧＢＴセル１１０のそれぞれは，この垂直断面において，第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば，第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」と記載されている。
　　イ　そうすると，本件発明１の「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項は，本件明細書の「第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。」という明示の記載によって裏付けられている。
　　ウ　したがって，請求項１に「垂直断面において，前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている」という事項を追加する訂正は，本件明細書に記載した事項の範囲内でしたものでないとの主張は到底採用することはできない。
　６　取消理由通知において採用しなかった特許異議申立理由について
　平成２８年１１月１日付けの取消理由通知において採用しなかった特許異議申立理由はない。
  
第４　むすび
　以上のとおりであるから，取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては，本件訂正後の請求項１ないし１８に係る特許を取り消すことはできない。
　また，他に本件訂正後の請求項１ないし請求項１８に係る特許を取り消すべき理由を発見しない。
 　よって，結論のとおり決定する。
【異議決定日】
平成２９年７月１９日（２０１７．７．１９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
半導体素子および逆導通ＩＧＢＴ
　【技術分野】
　【０００１】
　本明細書は、逆導通ＩＧＢＴの実施形態に言及し、特に、逆導通パワーＩＧＢＴと、逆導通ＩＧＢＴ構造を有する半導体素子とに言及する。
　【背景技術】
　【０００２】
　電気エネルギの変換や電動機または電気機械の駆動など、自動車用、民生用、および産業用の用途で利用される現代の装置の機能の多くは、半導体素子を頼りにしている。絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、電源や電力変換装置の中のスイッチを始めとして、様々な用途に使用されてきた。
　【０００３】
　スイッチや電動機駆動装置として動作しているＩＧＢＴを流れる電流の方向は、動作サイクルごとに異なってよい。ＩＧＢＴの「順方向モード」では、ＩＧＢＴのボディ−ドレイン接合部にあるｐｎボディダイオードは逆バイアスされ、素子の抵抗は、ＩＧＢＴのゲート電極に印加される電圧により制御可能である。ｐｎボディダイオードが順バイアスされる「逆方向モード」において、ＩＧＢＴを流れるオーミック電流を小さくするために、両ドープ型の部分を有する構造化コレクタ領域を設けることが可能である。これによってモノリシックに集積されたフリーホイーリングダイオードの損失は、ＩＧＢＴの逆方向モードでは、主に、ボディダイオードを流れる電流とボディダイオードにおける電圧降下との積で決まる。モノリシックに集積されたフリーホイーリングダイオードを有するＩＧＢＴも、逆導通ＩＧＢＴと称する。これらの半導体素子は、外付けのフリーホイーリングダイオードの場合に必要となる接点および電源線に付きもののインダクタンスおよびキャパシタンスがない。
　【０００４】
　高ラッチアップ耐性を得るために、典型的には、ＩＧＢＴのボディ領域に、高度にドープされた反ラッチアップ領域を設ける。逆方向モードでは、この反ラッチアップ領域は、集積されたフリーホイーリングダイオードの、エミッタ効率が高いエミッタ領域として動作する。この結果、ＩＧＢＴの逆方向モードにおいては、少数電荷キャリアによるドリフトゾーン（以下、ベース領域とも称する）のフラッディングが発生する。したがって、特にハードスイッチング用途では、逆電流ピーク、集積されたフリーホイーリングダイオードのスイッチオフエネルギ、およびＩＧＢＴのスイッチオンエネルギが、モノリシックに集積されたフリーホイーリングダイオードを有するＩＧＢＴにとっては、しばしば高くなりすぎる。
　【０００５】
　逆方向モードでの少数電荷キャリアによるベース領域のフラッディングを低減するためには、ベース領域において少数電荷キャリアの寿命を短くすることが考えられ、これは、たとえば、金またはプラチナを高速拡散させること、あるいは、処理中のＩＧＢＴの半導体ボディに電子や陽子などの高エネルギ粒子を照射することによって行う。しかしながら、電荷キャリアの寿命を短くすると、典型的には、順方向電圧ＶＦが増え、かつ、飽和順方向電圧ＶＣＥｓａｔが増える。この結果として、順方向モードでのＩＧＢＴの電力損失が増える。
　【発明の概要】
　【課題を解決するための手段】
　【０００６】
　一実施形態によれば、半導体素子が提供される。本半導体素子は、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。本半導体ボディはさらに、ＩＧＢＴセルおよびダイオードセルを含む。ＩＧＢＴセルは、垂直断面において、第２の導電型であってベース領域との間で第１のｐｎ接合を形成しているボディ領域を含む。ダイオードセルは、垂直断面において、第２の導電型であってベース領域との間で第２のｐｎ接合を形成しているアノード領域を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域と、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域とが、垂直断面において、ＩＧＢＴセル内にのみ形成されている。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。
　【０００７】
　一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁されている第１のゲート電極を有する第１の垂直トレンチと、ゲート誘電体領域によって絶縁されている第２のゲート電極を有する第２の垂直トレンチと、ゲート誘電体領域によって絶縁されている第３のゲート電極を有する第３の垂直トレンチと、を含む。垂直断面において、第２の導電型のボディ領域が、ベース領域との間で第１のｐｎ接合を形成し、第１の垂直トレンチと第２の垂直トレンチとの間に延びている。垂直断面において、第１の導電型であって、第１の電極とオーミック接触しているソース領域が、第１の垂直トレンチと第２の垂直トレンチとの間に配置されている。垂直断面において、第２の導電型のアノード領域が、第３の垂直トレンチと隣接していて、ベース領域のみとともに整流ｐｎ接合を形成している。半導体ボディはさらに、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域を含み、反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。垂直断面において、反ラッチアップ領域は、垂直方向にボディ領域内に、ソース領域より深く延びており、第１の垂直トレンチと第２の垂直トレンチとの間にのみ配置されている。
　【０００８】
　一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第１のゲート電極と、ゲート誘電体領域によって絶縁された第２のゲート電極と、第２の導電型であって、ベース領域との間で第１のｐｎ接合を形成していて、第１のゲート電極のゲート誘電体領域ならびに第２のゲート電極のゲート誘電体領域と隣接している、ボディ領域と、を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域が、垂直断面において、第１のゲート電極のゲート誘電体領域と隣接している。半導体ボディはさらに、第２の導電型であって第１の電極とオーミック接触している反ラッチアップ領域を含む。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。反ラッチアップ領域はさらに、垂直断面において、第１のゲート電極のゲート誘電体領域から第１の最短距離にあり、第２のゲート電極のゲート誘電体領域から第２の最短距離にある。第２の最短距離は、第１の最短距離より長い。
　【０００９】
　一実施形態によれば、逆導通ＩＧＢＴが提供される。本逆導通ＩＧＢＴは、半導体ボディを含み、半導体ボディは、第１の導電型のベース領域と、主水平面とを有する。主水平面上に、第１の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第１のゲート電極を有する第１の垂直トレンチと、ゲート誘電体領域によって絶縁された第２のゲート電極を有する第２の垂直トレンチと、第２の導電型であって、ベース領域との間で第１のｐｎ接合を形成していて、第１の垂直トレンチと第２の垂直トレンチとの間で第１の電極まで延びている、ボディ領域と、を含む。第１の導電型であって第１の電極とオーミック接触しているソース領域が、垂直断面において、第１のゲート電極のゲート誘電体領域と隣接している。第２の導電型の反ラッチアップ領域が、垂直断面において、垂直方向にボディ領域内に、ソース領域より深く延びている。反ラッチアップ領域は、第１の電極とオーミック接触していて、最大ドープ濃度が、ボディ領域の最大ドープ濃度より高い。
　【００１０】
　当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、さらなる特徴および利点が理解されるであろう。
　【００１１】
　図面中の各構成要素は、必ずしも正確な縮尺では描かれておらず、本発明の原理を説明することに重点が置かれている。さらに、図面全体において、類似の参照符号は、対応する要素を示す。
　【図面の簡単な説明】
　【００１２】
　【図１】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図２】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図３】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図４】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図５】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図６】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図７】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図８】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図９】１つ以上の実施形態による、図８に示した垂直半導体素子の平面図を概略的に示す図である。
　【図１０】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図１１】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図１２】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【図１３】１つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。
　【発明を実施するための形態】
　【００１３】
　以下の詳細説明では、本明細書の一部分を成す添付図面を参照する。添付図面では、本発明を実施できる具体的な実施形態を例示している。この点において、「上面」、「底面」、「前面」、「裏面」、「先頭」、「後続」などの方向用語は、各図が描かれている向きを基準にして用いる。実施形態中の各構成要素は、何通りかの異なる向きで配置可能であるため、方向用語は、限定ではなく、例示を意図して用いている。本発明の範囲を逸脱することなく、他の実施形態も利用可能であり、構造的または論理的な変更も可能であることを理解されたい。したがって、以下の詳細説明は、限定的に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義されている。
　【００１４】
　以下、各種実施形態を詳細に参照する。図面には、これらの実施形態の１つ以上の実施例を示した。各実施例は、説明を目的として示しており、本発明の限定を意図したものではない。たとえば、ある実施形態の一部分として図示または説明した特徴を、他の実施形態において、または他の実施形態との組み合わせのかたちで用いることにより、さらに別の実施形態を示すことが可能である。本発明は、そのような修正および変形を包含するものとする。各実施例は、具体的な表現を用いて説明されているが、これらは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、正確な縮尺では描かれておらず、例示のみを目的としている。明確にするために、特に断らない限り、異なる図面間において、同一の要素または製造ステップは、同じ参照符号で示している。
　【００１５】
　本明細書で用いる「水平方向」という用語は、半導体の基板またはボディの第１の面、すなわち主水平面にほぼ平行な向きを表すものとする。この水平面は、たとえば、ウェハまたはダイの表面であってよい。
　【００１６】
　本明細書で用いる「垂直方向」という用語は、第１の面にほぼ垂直に配置された向き、すなわち、半導体の基板またはボディの第１の面の法線方向に平行な向きを表すものとする。
　【００１７】
　本明細書では、ｎドープを第１の導電型と称し、ｐドープを第２の導電型と称する。代替として、半導体素子は、逆のドープ関係でも形成可能であり、第１の導電型がｐドープであってよく、第２の導電型がｎドープであってよい。さらに、いくつかの図面では、ドープ型の横に「−」または「＋」を付けて、相対ドープ濃度を示している。たとえば、「ｎ−」は、「ｎ」ドープ領域のドープ濃度より低いドープ濃度を意味し、「ｎ＋」ドープ領域は、「ｎ」ドープ領域よりドープ濃度が高い。しかしながら、特に断らない限り、相対ドープ濃度を示すことは、相対ドープ濃度が同じであるドープ領域同士の絶対ドープ濃度が同じでなければならないということを意味するものではない。たとえば、異なる２つのｎ＋ドープ領域の間で、絶対ドープ濃度が異なってもよい。同じことが、たとえば、ｎ＋ドープ領域とｐ＋ドープ領域にも当てはまる。
　【００１８】
　本明細書に記載の具体的な実施形態は、限定ではなく、逆導通ＩＧＢＴ構造を有する、モノリシックに集積された半導体素子に関し、特に、逆導通パワーＩＧＢＴなどのパワー半導体素子に関する。
　【００１９】
　本明細書で用いる「パワー半導体素子」という用語は、高電圧および／または大電流のスイッチング機能を有する、シングルチップ上の半導体素子を表すものとする。言い換えると、パワー半導体素子は、（典型的にはアンペアレベルの）大電流用、および／または（典型的には４００Ｖ以上、より典型的には６００Ｖ以上の）高電圧用を対象とする。
　【００２０】
　本明細書の文脈では、「オーミック接触」、「電気的接触」、「接触」、「オーミック接続」、および「電気的接続」という用語は、半導体素子の２つの領域、部分、または部品の間、または１つ以上の素子の異なる端子の間、または、端子またはメタライゼーションまたは電極と、半導体素子の部分または部品との間に、オーミック電気的接続またはオーミック電流経路があることを表すものである。
　【００２１】
　図１は、半導体素子１００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子１００は、半導体ボディ４０を含み、半導体ボディ４０は、第１の面（主水平面）１５と、第１の面１５に対向して配置された第２の面（裏面）１６とを有する。第１の面１５の法線方向ｅｎは、垂直方向に対してほぼ平行である。
　【００２２】
　半導体ボディ４０は、単一バルクの単結晶材料であってよい。半導体ボディ４０は、バルク単結晶材料３０と、その上に形成された少なくとも１つのエピタキシャル層５０とを含むことも可能である。ドープ濃度は、エピタキシャル層５０の堆積中に調節可能なので、エピタキシャル層５０を用いることにより、材料のバックグラウンドドーピングをより自由に調整することが可能である。
　【００２３】
　以下では、主にシリコン（Ｓｉ）半導体素子を参照して、半導体素子に関する実施形態を説明する。したがって、単結晶半導体の領域または層は、典型的には、単結晶のＳｉ領域またはＳｉ層である。しかしながら、半導体ボディ４０は、半導体素子の製造に適した任意の半導体材料から作ることが可能であることを理解されたい。そのような材料の非限定的な例として、元素半導体材料（シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）など）、第ＩＶ族化合物半導体材料（シリコンカーバイド（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）など）、２元系、３元系、または４元系の第ＩＩＩ〜Ｖ族半導体材料（窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）、燐化ガリウム（ＧａＰ）、燐化インジウム（ＩｎＰ）、燐化インジウムガリウム（ＩｎＧａＰａ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、または砒化燐化インジウムガリウム（ＩｎＧａＡｓＰ）など）、２元系または３元系の第ＩＩ〜ＶＩ属半導体材料（テルル化カドミウム（ＣｄＴｅ）およびテルル化水銀カドミウム（ＨｇＣｄＴｅ）など）などがある。上述の半導体材料は、ホモ接合半導体材料とも称される。２つの異種半導体材料を組み合わせると、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の非限定的な例として、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）−窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化アルミニウムガリウム（ＡｌＧａＮ）、シリコン−シリコンカーバイド（ＳｉｘＣ１−ｘ）、シリコン−ＳｉＧｅなどのヘテロ接合半導体材料がある。パワー半導体用途で現在主に使用されるのは、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＮなどの材料である。半導体ボディが、降伏電圧が高いＳｉＣや、臨界アバランシェ電界強度が高いＧａＮのような高バンドギャップ材料を含む場合、各半導体領域のドープを高く選択してオン抵抗Ｒｏｎを低くすることが可能である。
　【００２４】
　半導体ボディ４０は、裏面１６と主水平面１５との間に配置されたｎ型ベース領域１を含む。第１の電極１０が主水平面１５上に配置されており、第２の電極１１が裏面１６上に配置されている。第１の垂直トレンチ２０、第２の垂直トレンチ２１、および第３の垂直トレンチ２２が、主水平面１５からベース領域１の一部にまで延びている。各垂直トレンチ２０、２１、２２は、それぞれゲート電極１２を含み、各ゲート電極１２は、それぞれのゲート誘電体領域８によって半導体ボディ４０と絶縁されており、絶縁プラグ７によって第１の電極１０と絶縁されている。
　【００２５】
　ｐ型ボディ領域２が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間、すなわち、垂直トレンチ２０、２１のゲート誘電体領域８間に延びている。ボディ領域２は、ベース領域１との間で、第１のｐｎ接合９を形成している。第１の電極１０とオーミック接触している２つのｎ＋型ソース領域３が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されている。この２つのソース領域３のそれぞれは、第１の垂直トレンチ２０および第２の垂直トレンチ２１の一方に隣接している。
　【００２６】
　第１の電極１０とオーミック接触しているｐ＋型反ラッチアップ領域４が、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されている。反ラッチアップ領域４は、第１の電極１０とボディ領域２との間に低オーミック接触を与える。図１に示した例示的実施形態では、反ラッチアップ領域４は、２つのソース領域３に隣接する。
　【００２７】
　第１のｐｎ接合９の垂直方向下方に、別のｐｎ接合１９が配置されており、第２の電極１１とオーミック接触しているｐ＋型裏側正孔エミッタ領域６とベース領域１との間に形成されている。したがって、ソース領域３は、ボディ領域２、ベース領域１、および裏側正孔エミッタ領域６とともに、第１の電極１０と第２の電極１１との間であって、第１の垂直トレンチ２０および第２の垂直トレンチ２１の絶縁ゲート電極１２同士の間に、サイリスタ構造を形成している。絶縁ゲート電極１２は、主水平面１５から、垂直方向に、第１のｐｎ接合９の下方にまで延びている。したがって、第１の電極１０に対しゲート電極１２に適切なバイアスを加えることにより、ソース領域３とベース領域１との間に、各絶縁領域８に沿って、ｎ型チャネル領域をボディ領域２内に形成することが可能である。言い換えると、半導体素子１００は、反ラッチアップ領域４を有するＩＧＢＴセル１１０を含んでおり、したがって、ＩＧＢＴとして動作可能である。したがって、第１の電極１０はエミッタ電極１０を形成することが可能であり、第２の電極１１はコレクタ電極１１を形成することが可能である。
　【００２８】
　半導体素子１００の順方向モードでは、ゲート電極１２に印加されているゲート電極Ｖｇが、第１の電極１０に印加されているエミッタ電圧ＶＥを超えると、各ＩＧＢＴセル１１０のボディ領域２にチャネル領域が形成され、第２の電極１１に印加されているコレクタ電圧ＶＣがエミッタ電圧ＶＥより高くなる。順方向モードの間に、コレクタ領域６を形成している裏側正孔エミッタ領域６からベース領域１に正孔が注入される。注入された正孔の一部が、ベース領域１において、チャネル領域からの電子と再結合する。注入された正孔の別の一部が、チャネル領域内の電子に引き付けられて、第１のｐｎ接合９を越えて移動し、これによって、ボディ領域２内に電圧降下が発生する。
　【００２９】
　この電圧降下は、反ラッチアップ領域がないＩＧＢＴセル構造の場合には、ソース領域とボディ領域との間に形成されたｐｎ接合に順方向バイアスをかけることになる。電圧降下が十分大きければ、ソース領域からボディ領域に電子が注入される。その結果、ソース領域、ボディ領域、およびベース領域によって形成された寄生ｎｐｎトランジスタとともに、ボディ領域、ベース領域、およびコレクタ領域によって形成された寄生ｐｎｐトランジスタがオンになる。このような場合は、寄生ｎｐｎトランジスタおよび寄生ｐｎｐトランジスタによって形成されたサイリスタがラッチアップする。これにより、このＩＧＢＴセル構造物はラッチアップ状態になる。ラッチアップしている間、ゲート電極は、ソース領域とコレクタ領域との間の電流を制御できない。
　【００３０】
　図１に示した２つのＩＧＢＴセル１１０がラッチアップすることは、最大ドープ濃度をもたせた反ラッチアップ領域４によって回避され、この最大ドープ濃度は、隣接するボディ領域２の最大ドープ濃度より高く、反ラッチアップ領域４は、垂直方向に、隣接するボディ領域２内に、ソース領域３に比べ典型的に１．５倍以上深く延びる。そのようにした場合、ＩＧＢＴセル１１０の非ラッチアップ動作は、典型的には、半導体素子１００の動作範囲全体にわたって行われる。典型的には、反ラッチアップ領域４の最大ドープ濃度は、隣接するボディ領域２の最大ドープ濃度の少なくとも１０倍の高さである。
　【００３１】
　さらに、第２の電極１１は、典型的には、ｎ型接点領域（裏側ｎエミッタ領域）５を介してベース領域１とオーミック接触しており、ｎ型接点領域５は、第２の電極１１とベース領域１との間に配置されており、最大ドープ濃度がベース領域１の最大ドープ濃度より高い。したがって、逆方向モードでも電流を流すことが可能であり、このモードでは、第１の電極１０と第２の電極１１との間、ならびに、順方向バイアスされた第１のｐｎ接合９の両端で、コレクタ電圧ＶＣは、エミッタ電圧ＶＥより低い。言い換えると、半導体素子１００は、第１の集積されたフリーホイーリングダイオードを有しており、その電流経路は、ボディ領域２とベース領域１との間に形成されたボディダイオード全体にわたって走っているため、半導体素子１００は、逆導通半導体素子１００として動作可能である。
　【００３２】
　一実施形態によれば、ｐ型アノード領域２ａが、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間を延びて、ベース領域１のみとともに第２のｐｎ接合９ａを形成している。言い換えると、図示した垂直断面では、アノード領域２ａに、すなわち、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に、ソース領域３が形成されていない。典型的には、図示した垂直断面では、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に、反ラッチアップ領域が形成されていない。
　【００３３】
　半導体素子１００は、ＩＧＢＴセル１１０およびダイオードセル１２０を含むことが可能であり、ダイオードセル１２０では、アノード領域２ａがベース領域１との間で第２のｐｎ接合９ａを形成している。したがって、半導体素子１００はさらに追加の集積されたフリーホイーリングダイオード１４を含んでおり、フリーホイーリングダイオード１４は、第１の集積されたフリーホイーリングダイオードと平行に、すなわち、第２の電極１１と第１の電極１０との間に接続され、第１の電極１０は、これらの集積されたフリーホイーリングダイオードのアノードを形成している。第１の集積されたフリーホイーリングダイオードのみを有する逆導通ＩＧＢＴと比較すると、半導体素子１００は、ラッチアップ耐性およびスイッチング性能に関して素子性能を最適化する上で、より自由度が高い。
　【００３４】
　接点領域５およびアノード領域２ａは、水平面上への投影において重なり合ってよい。したがって、半導体素子１００の逆方向モードでは、追加の集積されたフリーホイーリングダイオード１４を通る短い電流経路を与えることが可能である。
　【００３５】
　反ラッチアップ領域４の最大ドープ濃度は、典型的には、アノード領域２ａの最大ドープ濃度の少なくとも１０倍の高さである。ダイオードセル１２０には反ラッチアップ領域がないため、ボディ領域２とベース領域１との間の正孔放出効率は、アノード領域２ａとベース領域１との間の正孔放出効率より高い。追加の集積されたフリーホイーリングダイオード１４の正孔放出効率がより低いことから、逆方向モードでは、正孔によるベース領域１のフラッディングを大幅に低減することが可能である。一方、順方向モードでのＩＧＢＴセル１１０のラッチアップ安定性は維持される。したがって、半導体素子１００の逆電流ピークおよび逆回復エネルギ、ならびにＩＧＢＴセル１１０のスイッチオンエネルギは、集積されたフリーホイーリングダイオードとしてボディダイオードのみを使用するＩＧＢＴと比較して、小さくなる。したがって、半導体素子１００は、典型的には、スイッチング用途、特にハードスイッチング用途に、より好適である。
　【００３６】
　半導体素子１００はまた、ＩＧＢＴセル１１０とダイオードセル１２０とが分離された逆導通トレンチＩＧＢＴ　１００として説明できるが、ダイオードセル１２０の正孔放出効率は、ＩＧＢＴセル１１０のボディダイオードの正孔放出効率より低い（典型的には、３分の１から１０分の１である）。
　【００３７】
　一実施形態によれば、半導体素子１００は、負荷電流を搬送および／または制御するためのＩＧＢＴセル１１０および／またはダイオードセル１２０を複数有する活性領域と、エッジ終端構造を有する周辺領域と、を有する垂直パワー半導体素子である。これらの実施形態では、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に配置されたＩＧＢＴセル１１０、ならびに第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に配置されたダイオードセル１２０は、活性領域の単位セルに相当すると考えられる。これらの単位セルは、水平な１次元または２次元の格子、たとえば、六角形の格子や正方格子に配列可能である。ＩＧＢＴセル１１０およびダイオードセル１２０は、さらに様々な水平格子上に配列してよい。あるいは、ＩＧＢＴセル１１０のみ、またはダイオードセル１２０のみを水平格子上に配列する。
　【００３８】
　さらに、接点領域５および／またはコレクタ領域６を、パワー半導体素子１００の複数個のＩＧＢＴセル１１０および／またはダイオードセル１２０にわたって水平方向に延ばすことが可能である。順方向モードの低電流密度時には、ベース領域１およびｎエミッタ領域５を通るユニポーラ電子電流によって、電流−電圧特性が非単調になる場合がある。これは、典型的には、コレクタ領域６を複数個のＩＧＢＴセル１１０および／またはダイオードセル１２０にわたって延ばした場合に、回避、または少なくとも低減される。
　【００３９】
　一方、半導体素子１００は、ＩＧＢＴセル１１０を１個または２〜３個だけ、かつ、ダイオードセル１２０を１個または２〜３個だけ含んでよく、たとえば、集積回路の一部として、かつ／または、高周波低電力用途において含んでよい。
　【００４０】
　図１は、１つの典型的な断面図を表している。半導体素子１００の他の断面図も同様であってよく、たとえば、図示された半導体領域、絶縁領域、電極、および垂直トレンチが、図示された断面に垂直な方向に、ほぼ棒状である場合も同様であってよい。一方、ボディ領域２および反ラッチアップ領域４が正方形状または円盤状であってもよく、第１および第２の垂直トレンチ２０、２１が、単一の連結された（たとえば、環状の）垂直トレンチに相当してもよい。これらの実施形態では、典型的には、左側のＩＧＢＴセル１１０の図示された２つの分離されたソース領域３も、単一の連結された（たとえば、環状の）ソース領域に相当する。
　【００４１】
　さらに、ＩＧＢＴセル１１０とダイオードセル１２０の並びを変えてもよく、たとえば、図１に示された断面に垂直な方向に交互であってもよい。つまり、図１の断面と平行な別の垂直断面において、別のｐ型反ラッチアップ領域と別の２つのソース領域とを、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に配置することが可能である。これらの実施形態では、典型的には、その別の垂直断面において、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に、反ラッチアップ領域もソース領域も配置されていない。
　【００４２】
　図２は、半導体素子２００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子２００は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、アノード領域２ａが垂直方向に半導体ボディ４０内に延びる深さが浅くなっている。さらに、アノード領域２ａの最大ドープ濃度が、ボディ領域２の最大ドープ濃度より低くなっている。これに伴い、アノード領域２ａとベース領域１との間の正孔放出効率が、ボディ領域２とベース領域１との間の正孔放出効率に比べて、さらに低くなる。したがって、半導体素子１００の逆電流ピークおよび逆回復エネルギ、ならびにＩＧＢＴセル１１０のスイッチオンエネルギは小さくなる。
　【００４３】
　一実施形態によれば、ボディ領域２の最大ドープ濃度は、アノード領域２ａの最大ドープ濃度の少なくとも２倍の高さであり、より典型的には５倍の高さであり、さらにより典型的には１０倍の高さである。
　【００４４】
　たとえば、反ラッチアップ領域４の最大ドープ濃度は約１０１９ｃｍ−３より高く、ボディ領域２の最大ドープ濃度は約５×１０１６ｃｍ−３と約５×１０１７ｃｍ−３との間にあり、アノード領域２ａの最大ドープ濃度は約５×１０１６ｃｍ−３より低い。ベース領域１の最大ドープ濃度は、典型的には、約５×１０１２ｃｍ−３と約５×１０１４ｃｍ−３との間にあり、たとえば、約５×１０１３ｃｍ−３の領域にある。
　【００４５】
　図３は、半導体素子３００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子３００もＩＧＢＴセル１１０およびダイオードセル１２０を含んでいるが、これらは、図１および２に示したような、共通のトレンチゲート電極で互いに分離された構造になっておらず、隣接する２つのトレンチゲート電極１２の間に配置されたｐ型正孔エミッタ領域２（またはボディ領域２）を共有している。
　【００４６】
　図示した３つのＩＧＢＴセル１１０のそれぞれは、この垂直断面において、第１の電極１０とオーミック接触しているソース領域３を１つだけ含んでいる。たとえば、第１のトレンチ２０と第２のトレンチ２１との間にソース領域３が１つだけ配置されている。図３に示した例示的実施形態では、各垂直トレンチ２０、２１、２２が隣接するソース領域３は１つだけである。したがって、ボディ領域２は、第１の電極１０および主水平面１５まで、それぞれ延びている。
　【００４７】
　半導体素子３００はまた、隣接する２つのトレンチゲート電極１２の間にＩＧＢＴセル１１０およびダイオードセル１２０の組み合わせが少なくとも１つ配置された逆導通トレンチＩＧＢＴ　３００として説明できる。ＩＧＢＴセル１１０のボディ領域２の第１の部分２ｂには、ソース領域３および反ラッチアップ領域４が埋め込まれている。これと隣接する、ダイオードセル１２０のボディ領域２の第２の部分２ａには、ソース領域がまったくない。典型的には、第２の部分２ａは、ｎ型半導体領域を含んでおらず、したがって、ベース領域１のみとともに整流ｐｎ接合９ａを形成している。
　【００４８】
　言い換えると、ボディ領域２においては、第１の部分２ｂが、水平面上への投影において、ソース領域３および反ラッチアップ領域４と重なり合っており、第２の部分２ａは、水平面上への投影において、ソース領域３および反ラッチアップ領域４と離れている。さらに、第２の部分２ａは、第１の電極１０まで延びている。したがって、ボディ領域２の第２の部分２ａは、集積された追加フリーホイーリングダイオード１４のアノード領域２ａを形成している。そのようにした場合、ダイオードセル１２０の正孔放出効率は、ボディ領域２の第１の部分２ｂとベース領域１との間に形成されたＩＧＢＴセル１１０のボディダイオードの正孔放出効率より低く、典型的には、３分の１から１０分の１になっている。
　【００４９】
　一実施形態によれば、反ラッチアップ領域４と第１の垂直トレンチ２０のゲート電極１２のゲート誘電体領域８との間の最小距離ｄ１は、反ラッチアップ領域４と第２の垂直トレンチ２１のゲート電極１２のゲート誘電体領域８との間の最小距離ｄ２より短く、典型的には、２分の１以下になっている。そのようにした場合、半導体素子３００の逆方向モードでは、大部分の電流が、集積された追加フリーホイーリングダイオード１４を流れることになる。これにより、半導体素子３００の逆方向モードの間は、正孔によるベース領域１のフラッディングが低減される。
　【００５０】
　図４は、半導体素子４００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子４００は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。
　【００５１】
　一実施形態によれば、ボディ領域２の第１の部分２ｂの最大ドープ濃度は、アノード領域２ａを形成している第２の部分２ａの最大ドープ濃度より高く、典型的には２倍の高さであり、より典型的には５倍の高さであり、さらにより典型的には１０倍の高さである。そのようにした場合、ダイオードセル１２０の正孔放出効率はさらに低くなる。
　【００５２】
　さらに、ボディ領域２の第１の部分２ｂは、典型的には、垂直方向に半導体ボディ４０内に、第２の部分２ａより深く延びている。第１の部分２ｂおよび第２の部分２ａは、より多量のドーパントを第１の部分２ｂに注入した後の共通のドライブインプロセスにおいて形成可能である。
　【００５３】
　図５は、半導体素子５００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子５００は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、ソース領域３および反ラッチアップ領域４を第１の電極１０と電気的に接続するために、浅い接触トレンチ１８を用いている。浅い接触トレンチ１８は、半導体素子１００、２００、４００、およびこの後の図面を参照して説明される半導体素子にも代替として用いてよい。
　【００５４】
　図６は、半導体素子６００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子６００は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、ＩＧＢＴセル１１０とダイオードセル１２０との間に、ｐ型浮遊半導体領域２ｃを有するスペーサセル１３０が配置されている。図６に示した例示的実施形態では、ＩＧＢＴセル１１０のボディ領域２は、第１の垂直トレンチ２０と第２の垂直トレンチ２１との間に延びている。スペーサセル１３０の浮遊ボディ領域２ｃは、第２の垂直トレンチ２１と第３の垂直トレンチ２２との間に延びている。ダイオードセル１２０のアノード領域２ａは、第３の垂直トレンチ２２と第４の垂直トレンチ２３との間に延びている。浮遊半導体領域２ｃの最大ドープ濃度は、典型的には、ボディ領域２の最大ドープ濃度と実質的に同等以上である。
　【００５５】
　一実施形態によれば、浮遊半導体領域２ｃは、垂直方向に、ベース領域１内に、ボディ領域２、アノード領域２ａ、および垂直トレンチ２０、２１、２２、および２３より深く延びている。
　【００５６】
　一実施形態によれば、ベース領域１と裏側ｎエミッタ領域５との間、および、ベース領域１と裏側ｐエミッタ領域（またはコレクタ領域）６との間に、ｎ型フィールドストップゾーン１７が配置される。これにより、半導体素子６００は、逆導通パンチスルーＩＧＢＴとして動作可能である。さらに、本明細書に開示の他の半導体素子に対しても、フィールドストップゾーンを設けることが可能である。
　【００５７】
　図７は、半導体素子７００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子７００は、半導体素子６００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、第３の垂直トレンチ２２および第４の垂直トレンチ２３の中に配置された絶縁ゲート電極１２ａが、第１の電極１０に接続されている。したがって、動作中の絶縁電極１２ａには、ゲート電圧ではなく、エミッタ電圧ＶＡがかかっている。そのようにした場合、典型的には、ゲートキャパシタンスが小さくなる。したがって、半導体素子７００のスイッチング特性を向上させることが可能である。本明細書で用いる「ゲート電極」という用語は、そのゲート電極が動作中に実際にゲート電位と接続されているかどうかに関係なく、半導体ボディから絶縁されている電極を表すものとする。
　【００５８】
　図８は、半導体素子８００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子８００は、半導体素子７００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子８００は、接点層１３（たとえば、ポリＳｉ層）をさらに含むことにより、ゲート電極１２をゲートパッド（図示せず）と接触させ、ゲート電極１２ａを第１の電極１０と接触させている。半導体素子７００と比較すると、絶縁プラグ７の絶縁層を通してアノード領域２ａ用接点をエッチングするため、アノード領域２ａと隣接するゲート誘電体領域８の上部を少しエッチングするというリスクがない。
　【００５９】
　図９は、半導体素子８００の一実施形態を平面図で概略的に示している。図９は、接点層１３の水平方向のレイアウトに対応している。図８に示した半導体素子８００は、図９の線ｓに沿った断面に対応する。図１を参照して既に説明したように、本明細書に開示の半導体素子の垂直トレンチは、水平面においてＩＧＢＴセル１１０またはダイオードセル１２０の半導体領域を円周方向に囲むように、ほぼ環状であってよい。図９において上から点線で示したトレンチレイアウトからわかるように、垂直トレンチ２０および２１、ならびに垂直トレンチ２２および２３は、それぞれが、単一のつながったトレンチ（たとえば、中空の矩形シリンダ）を形成している。
　【００６０】
　一実施形態によれば、半導体素子８００は、図９に示したような規則的な水平格子を形成するＩＧＢＴセル１１０およびダイオードセル１２０を有するパワー半導体素子である。たとえば、半導体素子８００はさらに、線ｔに沿った垂直断面において２つの分離された垂直トレンチ２０ｂ、２１ｂを形成している垂直トレンチ２０ｂ、２１ｂと、線ｔに沿った垂直断面において２つの分離された垂直トレンチ２２ｂ、２３ｂを形成している垂直トレンチ２２ｂ、２３ｂと、を含んでよい。線ｔに沿った垂直断面は、図８の水平方向の鏡映を描いたものに相当する。
　【００６１】
　図１０は、半導体素子９００の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子９００は、半導体素子７００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。半導体素子９００はさらに、垂直方向に、ベース領域１内に、より深く延びた浮遊ボディ領域２ｃを含んでいる。ただし、浮遊ボディ領域２ｃは、垂直方向にベース領域１内に、垂直トレンチ２０、２１、２２、および２３ほどは深く延びていない。ボディ領域２と浮遊ボディ領域２ａの最大ドープ濃度は、実質的に同等であってよい。さらに、浮遊ボディ領域２ｃとボディ領域２は、垂直方向に同じ深さまで延びてよい。これらにより、半導体素子９００の製造がより容易になる。
　【００６２】
　図１１は、半導体素子６５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子６５０は、半導体素子６００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。半導体素子６５０はさらに、浮遊ボディ領域２ｃを含む。ただし、浮遊ボディ領域２ｃは、垂直方向にベース領域１内に延びる深さが、ボディ領域２およびアノード領域２ａと実質的に同等である。
　【００６３】
　図１１に示した例示的実施形態では、絶縁ゲート電極１２を有するトレンチ２１、２２、２３、および２４の間に３つの浮遊ボディ領域２ｃが配置されている。浮遊ボディ領域２ｃおよびボディ領域２は、一般的なプロセスで製造可能である。これらにより、半導体素子６５０の製造がより容易になる。
　【００６４】
　図１２は、半導体素子１５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子１５０は、半導体素子１００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子１５０のＩＧＢＴセル１１０およびダイオードセル１２０は、トレンチゲート電極の代わりに、主水平面１５上に配置されたゲート誘電体領域８でそれぞれが絶縁されたゲート電極１２を含んでいる。半導体素子１５０は、たとえば、ＤＭＯＳ（二重拡散金属酸化物半導体）構造物として形成可能である。
　【００６５】
　図１３は、半導体素子３５０の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子３５０は、半導体素子３００とよく似ており、同じく逆導通ＩＧＢＴとして動作可能である。ただし、半導体素子３５０のＩＧＢＴセル１１０およびダイオードセル１２０は、トレンチゲート電極の代わりに、主水平面１５上に配置されたゲート誘電体領域８でそれぞれが絶縁されたゲート電極１２を含んでいる。半導体素子３５０は、たとえば、ＤＭＯＳ構造物として形成可能である。
　【００６６】
　図６から図１１を参照して説明したｐ型浮遊半導体領域を有するスペーサセルは、主水平面１５上にゲート電極を配置した半導体素子にも使用可能である。さらに、図１から図１１を参照して説明した半導体領域のドープ関係および幾何学的特性は、典型的には、主水平面１５上にゲート電極を配置した半導体素子についても当てはまる。
　【００６７】
　「下に」、「下方に」、「より低い」、「上に」、「上方に」などの空間的に相対的な用語は、ある要素の、別の要素に対する位置付けを説明する際の記述を容易にするために用いる。これらの用語は、素子の、図示された向きと異なる向きを含む様々な向きを包含するものとする。さらに、「第１の」、「第２の」などの用語も、様々な要素、領域、区間などを示すために用いており、これらも限定を意図したものではない。本明細書を通して、類似の用語は類似の要素を意味する。
　【００６８】
　本明細書で用いている、「有する」、「含有する」、「含む」、「備える」などの用語は、記述対象の要素または特徴の存在を示すとともに、それ以外の要素または特徴を排除するものでない、非限定的な用語である。冠詞の「ａ」、「ａｎ」、および「ｔｈｅ」は、特に断らない限り、単数だけでなく複数も包含するものとする。
　【００６９】
　上述の変形および応用の範囲を念頭に置いて、本発明は、上述の説明によっても、添付図面によっても限定されないことを理解されたい。その代わりに、本発明は、以下の特許請求項およびこれらの法的均等物によってのみ限定される。
　以下、付記を記す。
［付記１］
　第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
　前記主水平面（１５）上に配置された第１の電極（１０）と、
　を備える半導体素子であって、
　前記半導体ボディ（４０）はさらに、垂直断面において、
　前記ベース領域（１）との間で第１のｐｎ接合（９）を形成している第２の導電型のボディ領域（２）を備えるＩＧＢＴセル（１１０）と、
　前記ベース領域（１）との間で第２のｐｎ接合（９ａ）を形成している前記第２の導電型のアノード領域（２ａ）を備えるダイオードセル（１２０）と、
　前記第１の導電型であって前記第１の電極（１０）とオーミック接触しているソース領域（３）と、前記第２の導電型であって前記第１の電極（１０）とオーミック接触している反ラッチアップ領域（４）と、を備え、前記ソース領域（３）および前記反ラッチアップ領域（４）は、前記垂直断面において、前記ＩＧＢＴセル（１１０）内にのみ形成されており、前記反ラッチアップ領域（４）の最大ドープ濃度は、前記ボディ領域（２）の最大ドープ濃度より高い、
　半導体素子。
［付記２］
　前記ＩＧＢＴセル（１１０）および前記ダイオードセル（１２０）の少なくとも一方が、ゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える垂直トレンチを備える、付記１に記載の半導体素子。
［付記３］
　前記ＩＧＢＴセル（１１０）および前記ダイオードセル（１２０）の少なくとも一方が、前記主水平面（１５）上に配置されてゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える、付記１または２に記載の半導体素子。
［付記４］
　前記ボディ領域（２）の最大ドープ濃度は、前記アノード領域（２ａ）の最大ドープ濃度の少なくとも２倍の高さである、付記１〜３のいずれか一項に記載の半導体素子。
［付記５］
　前記反ラッチアップ領域（４）は、前記ソース領域（３）よりも垂直方向に深く、前記ボディ領域（２）内に延びている、付記１〜４のいずれか一項に記載の半導体素子。
［付記６］
　前記反ラッチアップ領域（４）の最大ドープ濃度は、前記ボディ領域（２）の最大ドープ濃度の少なくとも１０倍の高さである、付記１〜５のいずれか一項に記載の半導体素子。
［付記７］
　前記第２の導電型であって前記第１の電極（１０）とオーミック接触している追加の反ラッチアップ領域（４）をさらに備え、前記追加の反ラッチアップ領域（４）は、別の垂直断面において、前記アノード領域（２ａ）と隣接している、付記１に記載の半導体素子。
［付記８］
　前記第１の電極（１０）と対向配置されていて前記ベース領域（１）とオーミック接触している第２の電極をさらに備える、付記１〜７のいずれか一項に記載の半導体素子。
［付記９］
　前記第１の導電型であって、前記第２の電極と前記ベース領域（１）との間に配置されていて、最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い、浮遊半導体領域（２ｃ）をさらに備える、付記８に記載の半導体素子。
［付記１０］
　前記浮遊半導体領域（２ｃ）と前記アノード領域（２ａ）とが、水平面上への投影において重なり合う、付記９に記載の半導体素子。
［付記１１］
　複数のＩＧＢＴセル（１１０）および／またはダイオードセル（１２０）を備える、付記１〜１０のいずれか一項に記載の半導体素子。
［付記１２］
　第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
　前記主水平面（１５）上に配置された第１の電極（１０）と、
　を備える逆導通ＩＧＢＴであって、
　前記半導体ボディ（４０）はさらに、垂直断面において、
　ゲート誘電体領域（８）によって絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と、
　ゲート誘電体領域（８）によって絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と、
　ゲート誘電体領域（８）によって絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と、
　第２の導電型であって、前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて、前記第１の垂直トレンチと前記第２の垂直トレンチとの間に延びている、ボディ領域（２）と、
　前記第１の導電型であって、前記第１の電極（１０）とオーミック接触していて、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチとの間に配置されている、ソース領域（３）と、
　前記第２の導電型であって、前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて、前記第３の垂直トレンチ（２２）に隣接している、アノード領域（２ａ）と、
　前記第２の導電型であって、前記第１の電極（１０）とオーミック接触していて、最大ドープ濃度が前記ボディ領域（２）の最大ドープ濃度より高い、反ラッチアップ領域（４）と、を備え、前記反ラッチアップ領域（４）は、前記ソース領域（３）よりも垂直方向に深く、前記ボディ領域（２）内に延びており、前記反ラッチアップ領域（４）は、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にのみ配置されている、
　逆導通ＩＧＢＴ。
［付記１３］
　前記反ラッチアップ領域（４）の最大ドープ濃度は、前記アノード領域（２ａ）の最大ドープ濃度の少なくとも１０倍の高さである、付記１２に記載の逆導通ＩＧＢＴ。
［付記１４］
　前記アノード領域（２ａ）は、前記第２のトレンチと前記第３のトレンチとの間に延びている、付記１２または１３に記載の逆導通ＩＧＢＴ。
［付記１５］
　前記第２の導電型であって前記第２のトレンチと前記第３のトレンチとの間に延びている浮遊半導体領域（２ｃ）をさらに備える、付記１２〜１４のいずれか一項に記載の逆導通ＩＧＢＴ。
［付記１６］
　前記浮遊半導体領域（２ｃ）は、前記ボディ領域（２）、前記アノード領域（２ａ）、前記第１の垂直トレンチ、前記第２の垂直トレンチ、および前記第３の垂直トレンチの少なくとも１つよりも垂直方向に深く、前記ベース領域（１）内に延びている、付記１５に記載の逆導通ＩＧＢＴ。
　【符号の説明】
　【００７０】
　１　ベース領域
　２　ボディ領域
　２ａ　アノード領域（ボディ領域２の第２の部分（図３））
　２ｂ　ボディ領域２の第１の部分（図３）
　２ｃ　浮遊半導体領域
　３　ソース領域
　４　反ラッチアップ領域
　５　接点領域
　６　裏側正孔エミッタ領域
　７　絶縁プラグ
　８　ゲート誘電体領域
　９　第１のｐｎ接合
　９ａ　整流ｐｎ接合
　１０　第１の電極
　１１　第２の電極
　１２　ゲート電極
　１２ａ　絶縁ゲート電極
　１３　接点層
　１４　追加の集積されたフリーホイーリングダイオード
　１５　第１の水平面（主水平面）
　１６　第２の面（裏面）
　１７　ｎ型フィールドストップゾーン
　１８　浅い接触トレンチ
　１９　別のｐｎ接合
　２０　第１の垂直トレンチ
　２１　第２の垂直トレンチ
　２２　第３の垂直トレンチ
　２３　第４の垂直トレンチ
　３０　バルク単結晶材料
　４０　半導体ボディ
　５０　エピタキシャル層
　１００　半導体素子
　１１０　ＩＧＢＴセル
　１２０　ダイオードセル
　１３０　スペーサセル
（５７）【特許請求の範囲】
　【請求項１】
　第１の導電型のベース領域（１）と主水平面（１５）とを備える半導体ボディ（４０）と、
　前記主水平面（１５）上に配置された第１の電極（１０）と、
　を備える半導体素子であって、
　前記半導体ボディ（４０）はさらに、垂直断面において、
　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第１のゲート電極（１２）を備える第１の垂直トレンチ（２０）と、
　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第２のゲート電極（１２）を備える第２の垂直トレンチ（２１）と、
　ゲート誘電体領域（８）によって前記ベース領域（１）から絶縁されている第３のゲート電極（１２）を備える第３の垂直トレンチ（２２）と、
　第２の導電型であって、前記ベース領域（１）との間で第１のｐｎ接合（９）を形成していて、
それぞれ、
と、前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
　前記第１の導電型であって、前記第１の電極（１０）とオーミック接触していて、
それぞれ、
と、前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
ソ
　前記第２の導電型であって、
それぞれ、
と、前記第２の垂直トレンチ（２１）と前記第３の垂直トレンチ（２２）との間
反
　前記第２の導電型であって、前記ベース領域（１）との間でのみ整流ｐｎ接合を形成していて、
それぞれ、前記第２の垂直トレンチ（２１）と、
　前記第１の電極（１０）の反対側に配置され、前記ベース領域（１）とオーミック接触している第２の電極（１１）と、
　前記第２の導電型であって、前記第２の電極（１１）とオーミック接触しているコレクタ領域（６）と
を備え
、
　
前記第１のゲート電極（１２）と前記第２のゲート電極（１２）と前記第３のゲート電極（１２）は前記第１の電極（１０）から絶縁されていて、
　
垂直断面において、前記第１の垂直トレンチ（２０）と前記第２の垂直トレンチ（２１）との間にソース領域（３）は１つだけ配置されている、
　【請求項２】　
（削除）
　【請求項３】
　前記反ラッチアップ領域（４）は、前記
ソ
　【請求項４】　
（削除）
　【請求項５】　
（削除）
　【請求項６】　
（削除）
　【請求項７】　
（削除）
　【請求項８】　
（削除）
　【請求項９】　
（削除）
　【請求項１０】　
（削除）
　【請求項１１】　
（削除）
　【請求項１２】　
（削除）
　【請求項１３】
　前記第２の電極（１１）と前記ベース領域（１）との間に配置された第１導電型の接触領域（５）をさらに備え、前記接触領域（５）は、最大ドープ濃度が前記ベース領域（１）の最大ドープ濃度より高い、請求項１に記載の半導体素子。
　【請求項１４】　
（削除）
　【請求項１５】
　前記ベース領域（１）と前記接触領域（５）との間、および／または前記ベース領域（１）と前記コレクタ領域（６）との間に配置された第１の導電型のフィールドストップ領域をさらに備える、請求項１３に記載の半導体素子。
　【請求項１６】
　前記第１の垂直トレンチ、前記第２の垂直トレンチ、および前記第３の垂直トレンチは半導体ボディの活性領域に配置され、前記半導体ボディ（４０）は、
エッジ
　【請求項１７】
　前記アノード領域（２ａ）は、前記主水平面（１５）にまで延びている、請求項１に記載の半導体素子。
　【請求項１８】
　前記アノード領域（２ａ）は、前記ボディ領域（２）の最大ドーピング濃度とは異なる最大ドーピング濃度を有する、請求項１に記載の半導体素子。