(57)【要約】  本開示は、必要な電力を削減することができるようにする信号処理装置および方法に関する。信号処理装置において、メインチップの電源停止前に、メインチップのRTCと電源チップのRTCとを同期しておき、メインチップの電源復帰後に電源チップのRTCの時刻に、再度メインチップのRTCを同期させる。このようにすることで、RTCは、停止前後で連続した時刻情報を扱うことができる。本開示は、例えば、複数のチップでデジタル回路部を構成するようにしたGPSモジュールに適用することができる。
2016194655.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号によるカウント動作で時刻を保持する第１のRTC(リアルタイムクロック)を有し、動作制御を行う第１のチップと、
前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップと
を備え、
前記第１のチップは、前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる動作制御部を有する
信号処理装置。
【請求項２】
前記動作制御部は、前記第１のチップの電源停止からの復帰時に、前記第２のRTCの時刻を、前記第１のRTCに同期させる
請求項１に記載の信号処理装置。
【請求項３】
前記動作制御部は、前記第１のRTCの分解能が、前記第２のRTCの分解能よりも高い場合、前記第１のチップの電源停止前に、前記第１のRTCのみが保持可能な時刻情報を、前記第１のRTCと前記第２のRTCの時刻の差分情報としてメモリに保持させ、前記第１のチップの電源停止からの復帰時に使用させる
請求項２に記載の信号処理装置。
【請求項４】
前記動作制御部は、前記第１のRTCの分解能が、前記第２のRTCの分解能よりも高い場合、前記第１のチップの電源停止前に、前記第１のRTCのみが保持可能な時刻情報を、前記第１のRTCと前記第２のRTCの時刻の差分情報としてメモリに保持させ、前記第１のチップの電源停止からの復帰時に使用させる
請求項１に記載の信号処理装置。
【請求項５】
クロック信号によるカウント動作で時刻を保持する第１のRTC(リアルタイムクロック)を有し、動作制御を行う第１のチップと、
前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップと
を備える信号処理装置が、
前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる
信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号処理装置および方法に関し、特に、RTCの分解能が異なる場合でも、高い分解能を保ったまま同期することができるようにした信号処理装置および方法に関する。
【背景技術】
【０００２】
一般的にリアルタイムクロック（以下、RTC）は、チップ内で、メインの機能とは独立した電源を有し、メインの電源を停止させて低消費電力化を図る場合で、電源復帰後にも停止前と連続した時刻情報を使用したい場合に使用される（特許文献１参照）。【０００３】
近年のCMOS(Complementary Metal Oxide Semiconductor)プロセスの微細化による、デジタル回路の小型化と低消費電力化の進行で、微細プロセスでは、デジタル回路で消費される電力のうち、リーク電流により消費される電力の割合が大きくなってきた。このため、RTCを含むチップ全体の電源を落としたい(以下、ディープスリープ)要求が高まっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５６５５４１９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、RTCの電源を停止すると、時刻情報を消失してしまうため、電源停止前後で連続した時刻情報を使用することができない。【０００６】
そこで、複数のRTC間で時刻同期をとる方法がある。【０００７】
しかしながら、それぞれのRTCの分解能の差異があり、例えば、分解能の大きなRTCの時刻を分解能の小さなRTCに同期すると、分解能の小さなRTCでは分解能の大きなRTCが保持していた分解能差異分の時刻情報が失われてしまっていた。また、例えば、分解能の大きなRTCが電源停止などで時刻情報を失った後に、分解能の小さなRTCと同期し、時刻情報を復帰しても、失われた分解能差異分の情報を復帰することは困難であった。【０００８】
本開示は、このような状況に鑑みてなされたものであり、RTCの分解能が異なる場合でも、高い分解能を保ったまま同期することができるものである。
【課題を解決するための手段】
【０００９】
本開示の一側面の信号処理装置は、クロック信号によるカウント動作で時刻を保持する第１のRTC(リアルタイムクロック)を有し、動作制御を行う第１のチップと、前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップとを備え、前記第１のチップは、前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる動作制御部を有する。【００１０】
前記動作制御部は、前記第１のチップの電源停止からの復帰時に、前記第２のRTCの時刻を、前記第１のRTCに同期させることができる。【００１１】
前記動作制御部は、前記第１のRTCの分解能が、前記第２のRTCの分解能よりも高い場合、前記第１のチップの電源停止前に、前記第１のRTCのみが保持可能な時刻情報を、前記第１のRTCと前記第２のRTCの時刻の差分情報としてメモリに保持させ、前記第１のチップの電源停止からの復帰時に使用させることができる。【００１２】
前記動作制御部は、前記第１のRTCの時刻情報の更新時に、前記第１のRTCの時刻を、前記第２のRTCに同期させることができる。【００１３】
本開示の一側面の信号処理方法は、クロック信号によるカウント動作で時刻を保持する第１のRTCを有し、動作制御を行う第１のチップと、前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップとを備える信号処理装置が、前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる。【００１４】
本開示の一側面においては、動作制御を行う第１のチップが有する第１のRTCの時刻と、電源制御を行う第２のチップが有し、前記第１のRTCとは異なる第２のRTCの時刻とが同期される。
【発明の効果】
【００１５】
本技術によれば、複数のRTCを同期することができる。特に、RTCの分解能が異なる場合でも、高い分解能を保ったまま複数のRTCを同期することができる。【００１６】
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
【図面の簡単な説明】
【００１７】
【図１】RTCの分解能の差異について説明する図である。
【図２】bit境界の時刻情報について説明する図である。
【図３】本技術を適用した信号処理装置の構成例を示すブロック図である。
【図４】信号処理装置の同期処理について説明するフローチャートである。
【図５】信号処理装置の同期処理について説明する図である。
【図６】情報の保持について説明する図である。
【図７】信号処理装置の同期処理の他の例について説明するフローチャートである。
【図８】信号処理装置の同期処理の他の例について説明する図である。
【図９】本技術を適用したGPS(Global Positioning System）モジュールの構成例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。
【００１９】
［概要］
一般的にリアルタイムクロック（以下、RTC）は、チップ内で、メインの機能とは独立した電源を有し、メインの電源を停止させて低消費電力化を図る場合で、電源復帰後にも停止前と連続した時刻情報を使用したいときに使用される。
【００２０】
近年のCMOS(Complementary Metal Oxide Semiconductor)プロセスの微細化による、デジタル回路の小型化と低消費電力化の進行で、微細プロセスでは、デジタル回路で消費される電力のうち、リーク電流により消費される電力の割合が大きくなってきた。このため、RTCを含むチップ全体の電源を落としたい(以下、ディープスリープ)要求が高まっている。しかしながら、RTCの電源を停止すると、時刻情報を消失してしまうため、電源停止前後で連続した時刻情報を使用することができない。
【００２１】
複数のRTC間で時刻同期をとる場合、それぞれのRTCの分解能の差異があるため工夫が必要である。RTCの分解能の差異について、図１を参照して説明する。図１のＡに示されるように、分解能の大きなRTCの時刻を分解能の小さなRTCに同期すると、分解能の小さなRTCでは分解能の大きなRTCが保持していた分解能差異分の時刻情報が失われる。例えば、図１のＡの場合、47bitのカウンタＡの時刻を、41bitのカウンタＢの時刻に同期させると、カウンタＡのLSB:6bitの情報が捨てられる。
【００２２】
なお、同じクロックが使用されているので、分解能の小さなRTCに入力されるクロックは、図１のＡにおいては、RTC内で1/26分周されて、カウンタに入力されている例が示されている。分周される場所は、カウンタに入力される前のチップ内であれば、どこでもよい。以下、本開示の実施の形態において、分周については同様である。
【００２３】
また、例えば、図１のＢに示されるように、分解能の大きなRTCが電源停止などで時刻情報を失った後に、分解能の小さなRTC(カウンタＢ)と同期し、時刻情報を復帰しても、カウンタＡの失われた分解能差異分（LSB:6bit分）の情報は復帰できない。
【００２４】
例えば、GPS受信機において、エフェメリスとアルマナックが使用可であり、これらを用いるホットスタートを行う場合、受信する各衛星からの50bpsのデータのbit境界の時刻情報を利用し、同一データ区間の20msにおいて相関積分を行う。図２に示されるように、bit境界の時刻情報がΔt(ms)ずれていると加算値2Δtが相殺されて積分値が小さくなるため感度の劣化が生じる。このとき、相関値は、10Log((20-2Δt)/20)dB劣化する。このため十分に分解能の高いRTCを有する事が求められる。
【００２５】
GPS受信機が、ディープスリープした後に、外部のRTCとGPS受信機内のRTCを同期し、GPS受信機内のRTCの時刻情報の復帰を行った場合、外部RTCの分解能がGPS受信機のRTCの分解能より低いとき、bit境界の時刻情報に分解能差異分のズレが生じ、感度劣化を引き起こす。
【００２６】
例えば、Δt=±0.5msの場合、0.22dBの感度劣化が生じる。例えば、Δt=±1msの場合、0.46dBの感度劣化が生じる。
【００２７】
そこで、本技術においては、先端プロセスのメインチップと、レガシープロセスの電源チップからなる複数チップ構成のシステムにおいて、それぞれが独立したRTCを有し、それらが相互に同期を行うようにした。
【００２８】
これにより、メインチップをまるごと電源停止して、低消費電力動作を可能とすることができる。また、高精度な時刻情報をRTC間で共有することができる。さらに、分解能の異なるRTC間での高精度の時刻同期を可能とすることができる。
【００２９】
［本技術の信号処理装置］
図３は、本技術を適用した信号処理装置の構成例を示すブロック図である。
【００３０】
信号処理装置１１は、先端プロセスのメインチップ２１およびレガシープロセスの電源チップ２２を含むように構成されている。
【００３１】
メインチップ２１は、動作制御部３１、通信部３２、設定保持部３３、およびカウンタを有するRTC３４で構成されている。電源チップ２２は、通信部４１、設定保持部４２、カウンタ４３ａを有するRTC４３、および電源制御部４４で構成されている。
【００３２】
動作制御部３１は、信号処理装置１１の各部の動作を制御する。すなわち、動作制御部３１は、メインチップ２１の各部と、電源チップ２２の各部との動作を制御する。通信部３２は、動作制御部３１の制御のもと、電源チップ２２の通信部３２と通信を行う。設定保持部３３は、動作制御部３１の制御のもと、時刻情報（設定時刻やアラーム時刻）を保持する。RTC３４は、動作制御部３１の制御のもと、外部からのRTCクロック信号によるカウンタ３４ａのカウント動作で時刻を保持する。
【００３３】
通信部４１は、動作制御部３１の制御のもと、メインチップ２１の通信部４１と通信を行う。設定保持部４２は、動作制御部３１の制御のもと、時刻情報（設定時刻やアラーム時刻）を保持する。RTC４３は、動作制御部３１の制御のもと、外部からのRTCクロック信号によるカウンタ４３ａのカウント動作で時刻を保持する。電源制御部４４は、動作制御部３１の制御のもと、メインチップ２１への電源を制御する。
【００３４】
低消費電力化のために、メインチップ２１の電源を停止する場合、RTC３４のカウンタ値もクリアされるため、RTC３４は、停止前後で連続した時刻を保持することが困難である。そこで、信号処理装置１１において、メインチップ２１の電源停止前に、メインチップ２１のRTC３４と電源チップ２２のRTC４３とを同期しておき、メインチップ２１の電源復帰後に再度メインチップ２１のRTC３４と電源チップ２２のRTC４３とを同期する。このようにすることで、RTC３４は、停止前後で連続した時刻情報を扱うことができる。
【００３５】
さらに、近年CMOSプロセスの微細化により、リーク電流により消費される電力の割合が大きくなってきたが、本技術により、メインチップ２１の電源を、RTC３４の電源含めてまるごと停止することができるので、消費電力の低減が可能となる。
【００３６】
［同期処理の例］
次に、図４のフローチャートと図５を参照して、信号処理装置１１の信号処理としての同期処理について説明する。
【００３７】
ステップＳ１１において、メインチップ２１は、電源チップ２２のRTC４３の現在の時刻を読み出す。すなわち、RTC４３は、図５の矢印Ａ１１に示されるように、動作制御部３１の制御のもと、カウンタ４３ａが保持する現在時刻を読み出し、読み出した現在時刻を、設定保持部４２、通信部４１、および通信部３２を介して、動作制御部３１に供給する。
【００３８】
ステップＳ１２において、メインチップ２１は、読み出されたカウンタ４３ａの現在時刻よりも未来の時刻を電源チップ２２に伝えるとともに、設定保持部３３に、設定時刻を保持させる。設定保持部３３は、未来の時刻を、設定時刻として保持する。電源チップ２２のRTC４３は、図５の矢印Ａ１２に示されるように、メインチップ２１からの未来の時刻を、通信部４１および設定保持部４２を介して受け、アラーム時刻としてRTC４３のカウンタ４３ａに供給する。
【００３９】
電源チップ２２のRTC４３は、ステップＳ１３において、アラーム時刻とカウンタ４３ａの現在時刻を比較して、アラーム時刻になったと判定されるまで待機している。ステップＳ１３において、アラーム時刻になったと判定された場合、処理は、ステップＳ１４に進む。
【００４０】
ステップＳ１４において、電源チップ２２のRTC４３は、図５の矢印Ａ１２に示されるように、RTC３４に対して、アラームをあげる。
【００４１】
ステップＳ１５において、RTC３４は、図５の矢印Ａ１３に示されるように、アラームを受け取ると、RTC３４のカウンタ３４ａを、設定保持部３３に保持された設定時刻から開始する。
【００４２】
以上のようにして、電源チップ２２のRTC４３の時刻を、メインチップ２１のRTC３４に同期させることができる。
【００４３】
これにより、メインチップをまるごと電源停止して、低消費電力動作を可能とすることができる。
【００４４】
なお、メインチップ２１の有する機能によっては、RTC３４が高い分解能を要することがある。メインチップ２１のRTC３４の分解能が電源チップ２２のRTC４３の分解能よりも高い場合にも、メインチップの分解能を保って、電源チップのRTCの時刻をメインチップのRTCに同期するためには、メインチップ２１は、図６に示される不揮発性記憶部６１を有し、まず、両者が起きている状態で、メインチップ２１と電源チップ２２とを、次のように同期する。また、図６の例においては、RTC３４には、レジスタ７１が設けられており、RTC４３には、コンパレータ８１およびアラーム設定レジスタ８２が設けられているが、実際には、レジスタ７１は、設定保持部３３に、アラーム設定レジスタ８２は、設定保持部４２内に設けられているのが一般的である。
【００４５】
すなわち、両者が起きて同期している状態で、メインチップ２１は、図４のステップＳ１１の処理と同様に、電源チップ２２のRTC４３の現在の時刻を読み出し、ステップＳ１２の処理と同様に、メインチップ２１は、読み出されたカウンタ４３ａの現在時刻よりも未来の時刻を、電源チップ２２に伝えるとともに、設定保持部３３に設定時刻として保持させる。このとき、設定保持部３３は、レジスタ７１のレジスタｂに設定時刻を格納する。
【００４６】
次に、ステップＳ１３およびＳ１４の処理と同様に、電源チップ２２のRTC４３は、メインチップ２１から伝えられる。コンパレータ８１の比較により、設定保持部４２に保持された（実際には、アラーム設定レジスタ８２に設定された）アラーム時刻と、RTC４３のカウンタ４３ａにカウントされている現在時刻が一致したときに、RTC４３は、矢印Ａ２１に示されるように、RTC３４に対してアラームをあげる。
【００４７】
RTC３４は、アラームを受け取る。これに対応して、メインチップ２１は、矢印Ａ２２に示されるように、レジスタ７１のレジスタｂに格納されている設定時刻をカウンタのMSBにロードする。また、このとき、メインチップ２１は、電源チップ２２のRTC３４のカウンタ３４ａが持たない分解能のカウント値（LSB:6bit）を、矢印Ａ２３に示されるように、レジスタ７１のレジスタｂと不揮発性記憶部６１に保持する。
【００４８】
このようにして、両者が起きている状態のときに、メインチップ２１と電源チップ２２とが同期される。
【００４９】
そして、図４のフローチャートの同期処理のように、実際に、電源チップ２２のRTC４３の時刻を、メインチップ２１のRTC３４の時刻に同期する際に、レジスタ７１のレジスタｂ（不揮発性記憶部６１）に保持した値をメインチップ２１のRTC３４のカウンタ３４ａのLSBに促すことで、メインチップ２１のRTC３４の高い分解能を保って同期することができる。
【００５０】
［同期処理の他の例］
次に、図７のフローチャートと図８を参照して、信号処理装置１１の信号処理としての同期処理の他の例について説明する。例えば、GPS受信機において、高精度の時刻情報を取得するメインチップ２１の機能があり、RTC３４の時刻情報が更新され、その時刻情報に、RTC４３を同期させる場合の例について説明する。
【００５１】
ステップＳ３１において、メインチップ２１は、自身のRTC３４の現在時刻よりも未来の時刻を電源チップ２２に伝える。すなわち、矢印Ａ３１に示されるように、メインチップ２１のRTC３４は、動作制御部３１の制御のもと、カウンタ３４ａがカウントする現在時刻を、設定保持部３３を介して、動作制御部３１に供給する。これに対応して、動作制御部３１は、通信部３２、電源チップ２２の通信部４１を介して、設定保持部４２に、RTC３４の現在時刻よりも未来の時刻を伝える。設定保持部４２は、この未来の時刻を、設定時刻として保持する。このとき、動作制御部３１は、この未来の時刻を、アラーム時刻として、設定保持部３３を介して、RTC３４に伝える。
【００５２】
RTC３４は、ステップＳ３２において、アラーム時刻とカウンタ３４ａの現在時刻を比較して、その時刻（アラーム時刻）になったと判定されるまで待機している。ステップＳ３２において、その時刻になったと判定された場合、処理は、ステップＳ３３に進む。
【００５３】
ステップＳ３３において、矢印Ａ３２に示されるように、RTC３４は、電源チップ２２のRTC４３にアラームを上げる。
【００５４】
ステップＳ３４において、電源チップ２２は、メインチップ２１からアラームを受け取り、メインチップ２１から予め伝えられていた設定時刻（未来の時刻）を自身のRTC４３のカウンタ４３ａに設定する。すなわち、設定保持部４２は、矢印Ａ３３に示されるように、保持している設定時刻をRTC４３に供給する。RTC４３は、設定時刻を、カウンタ４３ａに設定する。
【００５５】
以上のようにして、メインチップ２１のRTC３４の時刻を、電源チップ２２のRTC４３に同期させることができる。
【００５６】
以上のように、本技術によれば、複数のチップからなる装置（システム）において、それぞれのチップが有するRTCの時刻を双方向に同期することができる。また、RTCの分解能が異なる場合に、高い分解能を保ったまま同期することができる。
【００５７】
したがって、メインチップをまるごと電源停止して、低消費電力動作を可能とすることができる。
【００５８】
なお、上記説明においては、２つのチップの例を説明してきたが、チップの数は、複数であれば、３以上であってもよい。
【００５９】
また、上記説明においては、信号処理装置を例に説明してきたが、本技術は、次のようなGPSモジュールにも適用することができる。
【００６０】
［本発明を適用したGPSモジュール］
図９は、本技術を適用したGPSモジュールの構成例を示すブロック図である。
【００６１】
図９の例においては、GPSモジュール１００は、アンテナ１１２、周波数変換部１２０、同期捕捉部１４０、同期保持部１５０、CPU(Central Processing Unit)１６０、RTC（Real Time Clock）１６４、タイマ１６８、メモリ１７０、XO（水晶発振器、x’tal Oscillator）１７２、TCXO（Temperature Compensated X‘tal Oscillator）１７４、及び逓倍／分周器１７６を備える。
【００６２】
XO１７２は、所定の周波数（例えば、32.768kHz程度）を有する信号Ｄ１を発振させ、発振した信号Ｄ１をRTC１６４へ供給する。TCXO１７４は、XO１７２と異なる周波数（例えば、16.368MHz程度）を有する信号Ｄ２を発振し、発振した信号Ｄ２を逓倍／分周器７６及び周波数シンセサイザ１２８へ供給する。
【００６３】
逓倍／分周器１７６は、TCXO１７４から供給された信号Ｄ２を、CPU１６０からの指示に基づいて、逓倍若しくは分周、又はそれら双方を行なう。そして、逓倍／分周器１７６は、逓倍、分周又はその双方を行った信号Ｄ４を、周波数変換部１２０の周波数シンセサイザ１２８、ADC１３６、CPU１６０、タイマ１６８、メモリ１７０、同期捕捉部１４０、及び同期保持部１５０へ供給する。
【００６４】
アンテナ１１２は、全地球測位システムの衛星であるGPS衛星から送信された航法メッセージなどを含む無線信号（例えば、1575.42MHzのキャリアが拡散されたRF信号）を受信し、当該無線信号を電気信号Ｄ５に変換して周波数変換部１２０へ供給する。
【００６５】
周波数変換部１２０は、LNA（Low Noise Amplifier）１２２、BPF（Band Pass Filter）１２４、増幅器１２６、周波数シンセサイザ１２８、乗算器１３０、増幅器１３２、LPF（Low Pass Filter）１３４、及びADC（Analog Digital Converter）１３６を備える。この周波数変換部１２０は、以下に示すように、アンテナ１１２により受信された1575.42MHzの高い周波数を有する信号Ｄ５を、デジタル信号処理の容易化のために、例えば1.023MHz程度の周波数を有する信号Ｄ１４にダウンコンバージョンする。
【００６６】
LNA１２２は、アンテナ１１２から供給された信号Ｄ５を増幅し、BPF１２４へ供給する。BPF１２４は、SAWフィルタ（Surface Acoustic Wave Filter）から構成され、LNA１２２により増幅された信号Ｄ６の周波数成分のうちで、特定の周波数成分のみを抽出して増幅器１２６へ供給する。増幅器１２６は、BPF１２４により抽出された周波数成分を有する信号Ｄ７（周波数FRF）を増幅し、乗算器１３０へ供給する。
【００６７】
周波数シンセサイザ１２８は、TCXO１７４から供給される信号Ｄ２を利用し、CPU１６０からの指示Ｄ９に基づいて周波数FLOを有する信号Ｄ１０を生成する。そして、周波数シンセサイザ１２８は、生成した周波数FLOを有する信号Ｄ１０を乗算器１３０へ供給する。
【００６８】
乗算器１３０は、増幅器１２６から供給される周波数FRFを有する信号Ｄ８と、周波数シンセサイザ１２８から供給される周波数FLOを有する信号Ｄ１０を乗算する。即ち、乗算器１３０は、高周波信号をIF（Intermediate Frequency）信号Ｄ１１（例えば、1.023MHz程度の周波数を有する中間周波数信号）にダウンコンバージョンする。
【００６９】
増幅器１３２は、乗算器１３０によりダウンコンバージョンされたIF信号Ｄ１１を増幅し、LPF１３４へ供給する。
【００７０】
LPF１３４は、増幅器１３０により増幅されたIF信号Ｄ１２の周波数成分のうちの低周波成分を抽出し、抽出した低周波成分を有する信号Ｄ１３をADC１３６へ供給する。なお、図９においては増幅器１３２とADC１３６の間にLPF１３４が配置される例を説明しているが、増幅器１３２とADC１３６の間にはBPFが配置されてもよい。
【００７１】
ADC１３６は、LPF１３４から供給されたアナログ形式のIF信号Ｄ１３をサンプリングすることによりデジタル形式に変換し、デジタル形式に変換したIF信号Ｄ１４を、１ビットずつ同期捕捉部１４０及び同期保持部１５０へ供給する。
【００７２】
同期捕捉部１４０は、CPU１６０による制御に基づき、逓倍／分周器１７６から供給される信号Ｄ３を利用し、ADC１３６から供給されるIF信号Ｄ１４の疑似ランダム（PRN：Pseudo−Random Noise）符号での同期捕捉を行う。また、同期捕捉部１４０は、IF信号Ｄ１４のキャリア周波数を検出する。そして、同期捕捉部１４０は、PRN符号の位相やIF信号Ｄ１４のキャリア周波数などを同期保持部１５０及びCPU１６０へ供給する。
【００７３】
同期保持部１５０は、CPU１６０による制御に基づき、逓倍／分周器１７６から供給される信号Ｄ３を利用し、ADC１３６から供給されるIF信号Ｄ１４のPRN符号とキャリアの同期を保持する。より詳細には、同期保持部１５０は、同期捕捉部１４０から供給されるPRN符号の位相やIF信号Ｄ１４のキャリア周波数を初期値として動作する。そして、同期保持部１５０は、ADC１３６から供給されるIF信号Ｄ１４に含まれる航法メッセージを復調し、復調された航法メッセージ、精度の高いPRN符号の位相及びキャリア周波数をCPU１６０へ供給する。
【００７４】
CPU１６０は、同期保持部１５０から供給される航法メッセージ、PRN符号の位相及びキャリア周波数に基づいて、各GPS衛星の位置や速度を算出し、GPSモジュール１００の位置を計算する。また、CPU１６０は、航法メッセージに基づいてRTC１６４の時間情報を補正してもよい。また、CPU１６０は、制御端子、I/O端子、及び付加機能端子などに接続され、その他の各種制御処理を実行してもよい。
【００７５】
RTC１６４は、XO１７２から供給される所定の周波数を有する信号Ｄ１を利用して時間を計測する。RTC１６４が計測する時間は、CPU１６０により適宜補正される。
【００７６】
タイマ１６８は、逓倍／分周器１７６から供給される信号Ｄ４を利用して計時する。かかるタイマ１６８は、CPU１６０による各種制御の開始タイミングを決定する際などに参照される。例えば、CPU１６０は、同期捕捉部１４０により捕捉されたPRN符号の位相に基づいて同期保持部１５０のPRN符号発生器の動作を開始させるタイミングを決定する際に、タイマ１６８を参照する。
【００７７】
メモリ１７０は、RAM（Random Access Memory）やROM（Read-Only Memory）などからなり、CPU１６０による作業空間、プログラムの記憶部、航法メッセージの記憶部などとしての機能を有する。メモリ１７０においては、CPU１６０等による各種処理を行う際のワークエリアとしてRAMが用いられる。また、RAMは、入力された各種データのバッファリング、並びに、同期保持部１５０より得られたGPS衛星の軌道情報であるエフェメリス及びアルマナック、及び演算過程で生成される中間データ又は演算結果データの保持などのためにも用いられ得る。また、メモリ１７０においては、各種プログラムや固定データ等を記憶する手段としてROMが用いられる。また、メモリ１７０においては、GPSモジュール１００の電源が切られている間に、GPS衛星の軌道情報であるエフェメリス及びアルマナック、並びに測位結果の位置情報又はTCXO1の誤差量などを記憶する手段として、不揮発メモリが用いられる場合がある。
【００７８】
なお、図９に示したGPSモジュール１００の構成のうち、XO１７２、TCXO１７４、アンテナ１１２及びBPF１２４を除く各ブロックを、１チップからなる集積回路に実装することも可能である。
【００７９】
また、上述した同期捕捉部１４０は、例えば、拡散符号の同期捕捉を高速に行うために、マッチドフィルタを利用する。具体的には、同期捕捉部１４０は、マッチドフィルタとして、トランスバーサルフィルタを用いてもよい。その代わりに、同期捕捉部１４０は、マッチドフィルタとして、高速フーリエ変換（FFT：Fast Fourier Transform）を利用したデジタルマッチドフィルタを用いてもよい。かかるデジタルマッチドフィルタは、DSP（Digital Signal Processor）を用いて実行するソフトウェアとして実現されてもよい。
【００８０】
以上のように構成されるGPSモジュール１００において、図３乃至図８を参照して上述した本技術を適用する場合、アンテナ１１２および周波数変換部１２０、XO１７２、TCXO１７４のアナログ回路部を除く、デジタル回路部１２１が、上述したように、複数のチップ、すなわち、メインチップ２１と電源チップ２２で構成される。この場合、CPU１６０が、メインチップ２１の動作制御部３１に対応し、RTC１６４は、メインチップ２１のRTC３４並びに電源チップ２２のRTC４３に対応し、メモリ１７０が、メインチップ２１の設定保持部３３およびに電源チップ２２の設定保持部４２に対応することとなる。例えば、I/O端子が、通信部３２および通信部４１に対応することとなる。このようにすることで、GPSモジュール１００においても、本技術と同様の効果を得ることができる。すなわち、複数のチップで構成され、RTCの分解能が異なる場合に、高い分解能を保ったまま同期することができ、低消費電力化を図ることができる。
【００８１】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【００８２】
この記録媒体は、図示されていないが、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディアにより構成される。このリムーバブルメディアには、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。
【００８３】
その場合、プログラムは、それらのリムーバブルメディアをドライブに装着することにより、入出力インタフェースを介して、記憶部にインストールすることができる。
【００８４】
また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、各装置の通信部（例えば、I/O）にインストールすることができる。
【００８５】
その他、このプログラムは、各装置のROMや記憶部（例えば、メモリ１７０）に、あらかじめインストールしておくこともできる。
【００８６】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【００８７】
なお、本明細書において、システムの用語は、複数の装置、ブロック、手段などにより構成される全体的な装置を意味するものである。
【００８８】
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００８９】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００９０】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００９１】
なお、本技術は以下のような構成も取ることができる。
（１）  クロック信号によるカウント動作で時刻を保持する第１のRTC(リアルタイムクロック)を有し、動作制御を行う第１のチップと、
前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップと
を備え、
前記第１のチップは、前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる動作制御部を有する
信号処理装置。
（２）  前記動作制御部は、前記第１のチップの電源停止からの復帰時に、前記第２のRTCの時刻を、前記第１のRTCに同期させる
前記（１）に記載の信号処理装置。
（３）  前記動作制御部は、前記第１のRTCの分解能が、前記第２のRTCの分解能よりも高い場合、前記第１のチップの電源停止前に、前記第１のRTCのみが保持可能な時刻情報を、前記第１のRTCと前記第２のRTCの時刻の差分情報としてメモリに保持させ、前記第１のチップの電源停止からの復帰時に使用させる
前記（２）に記載の信号処理装置。
（４）  前記動作制御部は、前記第１のRTCの分解能が、前記第２のRTCの分解能よりも高い場合、前記第１のチップの電源停止前に、前記第１のRTCのみが保持可能な時刻情報を、前記第１のRTCと前記第２のRTCの時刻の差分情報としてメモリに保持させ、前記第１のチップの電源停止からの復帰時に使用させる
前記（１）乃至（３）のいずれかに記載の信号処理装置。
（５）  クロック信号によるカウント動作で時刻を保持する第１のRTCを有し、動作制御を行う第１のチップと、
前記第１のRTCとは異なる第２のRTCを有し、電源制御を行う第２のチップと
を備える信号処理装置が、
前記第１のRTCの時刻と、前記第２のRTCの時刻とを同期させる
信号処理方法。
【符号の説明】
【００９２】
１１  信号処理装置，  ２１  メインチップ，  ２２  電源チップ,  ３１  動作制御部，  ３２  通信部，  ３３  設定保持部，  ３４  RTC，  ３４ａ  カウンタ，  ４１  通信部，  ４２  設定保持部  ４３  RTC,  ４３ａ  カウンタ，  ４４  電源保持部，  ６１  不揮発メモリ，  ７１  レジスタ，  ８１  コンパレータ，  ８２  アラーム設定レジスタ，  １００  GPSシステム，  １２０  周波数変換部，  １２１  デジタル回路部，  １６０  CPU，  RTC １６４，  １７０  メモリ
【図１】
2016194655.tif 000003
【図２】
2016194655.tif 000004
【図３】
2016194655.tif 000005
【図４】
2016194655.tif 000006
【図５】
2016194655.tif 000007
【図６】
2016194655.tif 000008
【図７】
2016194655.tif 000009
【図８】
2016194655.tif 000010
【図９】
2016194655.tif 000011
【国際調査報告】
2016194655.tif 000012
2016194655.tif 000013