(57)【要約】  本発明は、多孔部を有する導電性多孔基材と、多孔部上に形成された誘電体層と誘電体層上に形成された上部電極とから構成される少なくとも２つの静電容量形成部が、電気的に直列に接続されており、上記少なくとも２つの静電容量形成部のすべてが、一の導電性多孔基材上に形成されているコンデンサを提供する。
2017026233.tif 000002
【特許請求の範囲】
【請求項１】
多孔部を有する導電性多孔基材と、
多孔部上に形成された誘電体層と
誘電体層上に形成された上部電極と
から構成される少なくとも２つの静電容量形成部が、電気的に直列に接続されており、
上記少なくとも２つの静電容量形成部のすべてが、一の導電性多孔基材上に形成されているコンデンサ。
【請求項２】
導電性多孔基材の一の主表面上に、すべての静電容量形成部を有することを特徴とする、請求項１に記載のコンデンサ。
【請求項３】
隣接する静電容量形成部が、溝部により離隔されていることを特徴とする、請求項２に記載のコンデンサ。
【請求項４】
導電性多孔基材の両主表面上に、静電容量形成部を有することを特徴とする、請求項１に記載のコンデンサ。
【請求項５】
２つの静電容量形成部を有することを特徴とする、請求項１〜４のいずれか１項に記載のコンデンサ。
【請求項６】
導電性多孔基材から直接引き出された端子電極を備えることを特徴とする、請求項１〜５のいずれか１項に記載のコンデンサ。
【請求項７】
導電性多孔基材の主表面が、矩形格子により規定される複数の区画を有しており、
各区画は、多孔部と、多孔部上に形成された誘電体層と、誘電体層上に形成された上部電極とから構成される静電容量形成部、または導電性多孔基材から直接引き出された端子電極のいずれかを備え、
静電容量形成部を備えた区画に隣接するすべての区画が、前記端子電極を備え、
前記端子電極を備えた区画に隣接するすべての区画が、静電容量形成部を備えること
を特徴とする、請求項１に記載のコンデンサ。
【請求項８】
導電性多孔基材から直接引き出された端子電極が、コンデンサ表面に露出していないことを特徴とする、請求項７に記載のコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサに関する。
【背景技術】
【０００２】
近年、電子機器の高性能化や小型化に伴って、より小型大容量で、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）が低いコンデンサが求められている。小型大容量かつ低ＥＳＲであるコンデンサとしては、陽極に多孔金属箔を用い、陰極に導電性高分子を用いた導電性高分子コンデンサが知られており、一般的に、より高い静電容量を得る場合には、誘電体層はより薄く形成されている。【０００３】
一方、長期間の使用やサージの流入などによってコンデンサの誘電体層が破壊されると、コンデンサが使用されている回路がショートする恐れがある。とりわけ静電容量を増やすために誘電体層を薄くしたコンデンサは、耐電圧が低く、比較的破壊されやすい状態にある。【０００４】
そこでフェールセーフの観点から、複数のコンデンサを直列に接続することにより、一つのコンデンサの誘電体層が破壊された場合であっても、回路がショートしないようにする方法が知られている。複数のコンデンサが直列に接続された素子として、誘電体層と電極層とを積層した積層コンデンサが知られている（特許文献１）。しかしながら、特許文献１に記載のような積層コンデンサは、強誘電体を用いた場合にヒステリシス特性を生じるため、必ずしも大容量化に適さない場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１３５１２４号公報
【特許文献２】特開２００１−２０３４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
小型、高静電容量、低ＥＳＲおよびフェールセーフを満たすコンデンサを得るために、導電性高分子コンデンサを複数個直列に接続することが考えられる。さらに、このように複数個のコンデンサが直列に接続された構造を有する１つの素子を得たい場合、特許文献２のように、基材上に静電容量形成部を２つ以上形成し、それぞれの静電容量形成部の上面を端子電極とすることが考えられる。しかしながら、この構成では一方の静電容量形成部には逆電圧が掛かることになり、導電性高分子コンデンサには極性があるため、上記のような構成は適しておらず、十分な耐電圧を得ることができないという問題が生じる。【０００７】
本発明の目的は、小型、高静電容量、低ＥＳＲ、無極性、フェールセーフ（即ち、直列構造）および一体物のすべての条件を満たすコンデンサを提供することにある。
【課題を解決するための手段】
【０００８】
本発明者らは、上記問題を解消すべく鋭意検討した結果、導電性多孔基材上に誘電体層を形成し、その上に２つ以上の上部電極を形成することにより、小型、高静電容量、低ＥＳＲ、無極性、フェールセーフ（即ち、直列構造）および一体物のすべての条件を満たすコンデンサを提供できることを見出した。【０００９】
本発明の要旨によれば、多孔部上に形成された誘電体層と
誘電体層上に形成された上部電極と
から構成される少なくとも２つの静電容量形成部が、電気的に直列に接続されており、
上記少なくとも２つの静電容量形成部のすべてが、一の導電性多孔基材上に形成されているコンデンサが提供される。
【発明の効果】
【００１０】
本発明によれば、導電性多孔基材上に誘電体層を形成し、その上に少なくとも２つの上部電極を形成することにより、即ち、静電容量形成部を２つ以上形成し、これらを電気的に直列に接続することにより、高静電容量および低ＥＳＲを両立しながら、極性がなく、フェールセーフの条件を満たすコンデンサを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一の実施形態におけるコンデンサ１ａの概略斜視図である。
【図２】図２は、図１に示すコンデンサ１ａのｘ−ｘ線に沿った概略断面図である。
【図３】図３は、図１に示すコンデンサ１ａの多孔構造を模式的に示す断面図である。
【図４】図４は、本発明の一の実施形態におけるコンデンサ１ｂの概略斜視図である。
【図５】図５は、図４に示すコンデンサ１ｂのｘ−ｘ線に沿った概略断面図である。
【図６】図６は、本発明の一の実施形態におけるコンデンサ１ｃの概略斜視図である。
【図７】図７は、図６に示すコンデンサ１ｃのｘ−ｘ線に沿った概略断面図である。
【図８】図８は、本発明の一の実施形態におけるコンデンサ１ｄの概略斜視図である。
【図９】図９は、図８に示すコンデンサ１ｄのｘ−ｘ線に沿った概略断面図である。
【図１０】図１０は、本発明の一の実施形態におけるコンデンサ１ｅの概略斜視図である。
【図１１】図１１は、図１０に示すコンデンサ１ｅのｘ−ｘ線に沿った概略断面図である。
【図１２】図１２は、図１０に示すコンデンサ１ｅにおける、端子電極および保護部を除いた構成を示す概略斜視図である。
【図１３】図１３は、本発明の一の実施形態におけるコンデンサ１ｆの概略斜視図である。
【図１４】図１４は、図１３に示すコンデンサ１ｆのｘ−ｘ線に沿った概略断面図である。
【図１５】図１５は、図１３に示すコンデンサ１ｆが複数連結した態様を示す概略斜視図である。
【図１６−１】図１６（ａ）〜（ｄ）は、実施例１のコンデンサの製造を説明するための概略断面図である。
【図１６−２】図１６（ｅ）〜（ｈ）は、実施例１のコンデンサの製造を説明するための概略断面図である。
【図１７−１】図１７（ａ）〜（ｃ）は、実施例２のコンデンサの製造を説明するための概略断面図である。
【図１７−２】図１７（ｄ）〜（ｆ）は、実施例２のコンデンサの製造を説明するための概略断面図である。
【図１８−１】図１８（ａ）〜（ｃ）は、実施例３のコンデンサの製造を説明するための概略断面図である。
【図１８−２】図１８（ｄ）〜（ｆ）は、実施例３のコンデンサの製造を説明するための概略断面図である。
【図１８−３】図１８（ｇ）〜（ｉ）は、実施例３のコンデンサの製造を説明するための概略断面図である。
【図１９−１】図１９（ａ）〜（ｃ）は、実施例４のコンデンサの製造を説明するための概略断面図である。
【図１９−２】図１９（ｄ）〜（ｆ）は、実施例４のコンデンサの製造を説明するための概略断面図である。
【図１９−３】図１９（ｇ）〜（ｈ）は、実施例４のコンデンサの製造を説明するための概略断面図である。
【図２０−１】図２０（ａ）〜（ｃ）は、実施例５のコンデンサの製造を説明するための概略断面図である。
【図２０−２】図２０（ｄ）〜（ｆ）は、実施例５のコンデンサの製造を説明するための概略断面図である。
【図２０−３】図２０（ｇ）〜（ｈ）は、実施例５のコンデンサの製造を説明するための概略断面図である。
【図２０−４】図２０（ｉ）〜（ｋ）は、実施例５のコンデンサの製造を説明するための概略断面図である。
【図２１−１】図２１（ａ）〜（ｃ）は、実施例６のコンデンサの製造を説明するための概略断面図である。
【図２１−２】図２１（ｄ）〜（ｅ）は、実施例６のコンデンサの製造を説明するための概略断面図である。
【図２２】図２２は、実施例６の集合基板の切断工程を説明するための概略斜視図である。
【発明を実施するための形態】
【００１２】
以下、本発明のコンデンサについて、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
【００１３】
本発明の一の実施形態のコンデンサ１ａの概略斜視図を図１に、概略断面図を図２に、多孔部の概略断面図を図３に示す。本実施形態のコンデンサ１ａは、図１および図２に示されるように略直方体形状を有しており、概略的には、導電性多孔基材２と、導電性多孔基材２上に位置する誘電体層４と、誘電体層４上に位置する第１上部電極６および第２上部電極８とを有する。第１上部電極６上には、第１端子電極１０が形成され、第２上部電極８上には、第２端子電極１２が形成されている。これらは、第１端子電極１０および第２端子電極１２の上面のみが露出するように、保護層１４により覆われている。導電性多孔基材２、誘電体層４および第１上部電極６は、第１静電容量形成部を構成する。導電性多孔基材２、誘電体層４および第２上部電極８は、第２静電容量形成部を構成する。即ち、第１静電容量形成部および第２静電容量形成部は、１つの導電性多孔基材２の一の主表面上に形成されており、これらは導電性多孔基材２により、電気的に直列に接続されている。第１端子電極１０および第２端子電極１２間に電圧を印加することにより、誘電体層４に電荷を蓄積することができる。尚、導電性多孔基材２は、一の主表面（図２において上側の主表面）に多孔部を有するが簡単のために図２には示していない。多孔部の概略断面図は、図３に示す。
【００１４】
このような態様のコンデンサは、１つの面に全ての端子が存在するので、低背化の点で有利である。また、コンデンサを基板に埋め込んで使用する場合等に有利である。
【００１５】
本発明の別の実施形態のコンデンサ１ｂの概略斜視図を図４に、概略断面図を図５に示す。本実施形態のコンデンサ１ｂは、図４および図５に示されるように略直方体形状を有しており、概略的には、導電性多孔基材２２と、導電性多孔基材２２の一の主表面上に位置する第１誘電体層２４と、第１誘電体層２４上に位置する第１上部電極２６とを有し、導電性多孔基材２２の別の主表面上に位置する第２誘電体層２８と、第２誘電体層２８上に位置する第２上部電極３０とを有する。第１上部電極２６上には、第１端子電極３２が形成され、第２上部電極３０上には、第２端子電極３４が形成されている。これらは、第１端子電極３２および第２端子電極３４の上面のみが露出するように、保護層３６により覆われている。導電性多孔基材２２、第１誘電体層２４および第１上部電極２６は、第１静電容量形成部を構成する。導電性多孔基材２２、第２誘電体層２８および第２上部電極３０は、第２静電容量形成部を構成する。即ち、第１静電容量形成部および第２静電容量形成部は、１つの導電性多孔基材２２の別の主表面上に形成されており、これらは導電性多孔基材２２により、電気的に直列に接続されている。第１端子電極３２および第２端子電極３４間に電圧を印加することにより、第１誘電体層２４および第２誘電体層２８に電荷を蓄積することができる。
【００１６】
このような態様のコンデンサは、導電性多孔基材の各主表面全体に１つの静電容量形成部を形成することができるので、静電容量形成部を大きくすることができ、より大きな静電容量を得ることができる点で有利である。
【００１７】
本発明のさらに別の実施形態のコンデンサ１ｃの概略斜視図を図６に、概略断面図を図７に示す。本実施形態のコンデンサ１ｃは、図６および図７に示されるように略直方体形状を有しており、概略的には、導電性多孔基材４２と、導電性多孔基材４２の一の主表面上に位置する第１誘電体層４４と、第１誘電体層４４上に位置する第１上部電極４６とを有し、導電性多孔基材４２の別の主表面上に位置する第２誘電体層４８と、第２誘電体層４８上に位置する第２上部電極５０とを有する。第１上部電極４６上には、第１端子電極５２が形成され、第２上部電極５０上には、第２端子電極５４が形成されている。第１端子電極５２は、コンデンサの一の端部（図７において左側端部）にまで延在し、端面を覆うように形成されている。第２端子電極５４は、コンデンサの別の端部（図７において右側端部）にまで延在し、別の端面を覆うように形成されている。端部において、第１端子電極５２および第２端子電極５４と、導電性多孔基材４２とは、保護層５６により電気的に離隔されている。また、第１端子電極５２および第２端子電極５４も、保護層５６により互いに電気的に離隔されている。両端部において、端子電極部分は、他の金属層５８により覆われている。導電性多孔基材４２、第１誘電体層４４および第１上部電極４６は、第１静電容量形成部を構成する。導電性多孔基材４２、第２誘電体層４８および第２上部電極５０は、第２静電容量形成部を構成する。即ち、第１静電容量形成部および第２静電容量形成部は、１つの導電性多孔基材４２の別の主表面上に形成されており、これらは導電性多孔基材４２により、電気的に直列に接続されている。第１端子電極５２および第２端子電極５４間に電圧を印加することにより、第１誘電体層４４および第２誘電体層４８に電荷を蓄積することができる。
【００１８】
このような態様のコンデンサは、コンデンサ１ｂのように、より大きな静電容量を得ることができることに加え、第１端子電極および第２端子電極が両端に存在することから、表面実装が容易である点で有利である。
【００１９】
本発明のさらに別の実施形態のコンデンサ１ｄの概略斜視図を図８に、概略断面図を図９に示す。本実施形態のコンデンサ１ｄは、図８および図９に示されるように略直方体形状を有しており、概略的には、導電性多孔基材６１と、導電性多孔基材６１上に位置する誘電体層６２と、誘電体層６２上に位置する第１上部電極６３および第２上部電極６４とを有する。第１上部電極６３上には、第１端子電極６５が形成され、第２上部電極６４上には、第２端子電極６６が形成されている。導電性多孔基材６１の誘電体層を有しない主表面上には、第３端子電極６７が形成されている。これらは、第１端子電極６５、第２端子電極６６および第３端子電極６７の上面のみが露出するように、保護層６８により覆われている。導電性多孔基材６１、誘電体層６２および第１上部電極６３は、第１静電容量形成部を構成する。導電性多孔基材６１、誘電体層６２および第２上部電極６４は、第２静電容量形成部を構成する。即ち、第１静電容量形成部および第２静電容量形成部は、１つの導電性多孔基材２の一の主表面上に形成されており、これらは導電性多孔基材６１により、電気的に直列に接続されている。第１端子電極６５および第２端子電極６６間に電圧を印加することにより、誘電体層６２に電荷を蓄積することができる。
【００２０】
このような態様のコンデンサは、第３端子電極が存在するので、これをグランドに接続することにより、コモンモードノイズを抑制することができる点で有利である。
【００２１】
本発明のさらに別の実施形態のコンデンサ１ｅの概略斜視図を図１０に、概略断面図を図１１に示し、端子電極および保護部を除いた構成の概略斜視図を図１２に示す。本実施形態のコンデンサ１ｅは、図１０〜１２に示されるように、１つの導電性多孔基材７１上に複数の静電容量形成部および複数の導電性多孔基材から直接引き出された端子電極（この態様において、「第３端子電極」ともいう）を有する。本実施形態のコンデンサ１ｅは、概略的には、導電性多孔基材７１と、導電性多孔基材７１上に位置する誘電体層７２と、誘電体層７２上に位置する第１上部電極７３および第２上部電極７４とを有する。第１上部電極７３上には、第１端子電極７５が形成され、第２上部電極７４上には、第２端子電極７６が形成されている。また、導電性多孔基材７１上には、導電性多孔基材７１に直接接続された第３端子電極７７が形成されている。これらは、第１端子電極７５、第２端子電極７６および第３端子電極７７の上面のみが露出するように、保護層７８により覆われている。導電性多孔基材７１、誘電体層７２および第１上部電極７３は、第１静電容量形成部を構成する。導電性多孔基材７１、誘電体層７２および第２上部電極７４は、第２静電容量形成部を構成する。導電性多孔基材７１の一の主表面は、矩形格子により規定される複数の区画（または領域）を有しており、その区画内に、第１静電容量形成部、第２静電容量形成部または第３端子電極のいずれかを備える。第１静電容量形成部もしくは第２静電容量形成部と第３端子電極７７は、交互に配置されており、即ち、静電容量形成部を備えた区画に隣接するすべての区画は第３端子電極を備え、第３端子電極を備えた区画に隣接するすべての区画は第１静電容量形成部または第２静電容量形成部を備える。第１端子電極７５および第２端子電極７６間に電圧を印加することにより、誘電体層７２に電荷を蓄積することができる。尚、第１静電容量形成部および第２静電容量形成部の配置は、図示する例に限定されず、任意の静電容量形成部を、第１静電容量形成部または第２静電容量形成部とすることができる。
【００２２】
コンデンサ１ｅは、２つの静電容量形成部（第１静電容量形成部または第２静電容量形成部）が、電気的に直列に接続されるように用いられる。即ち、第１静電容量形成部または第２静電容量形成部の一方が正極に正続され、他方が負極に接続される。
【００２３】
コンデンサ１ｅは、すべての端子がコンデンサ表面に露出しているが、これに限定されず、任意の端子のみが露出していてもよい。例えば、すべての第３端子電極は、保護層等に覆われ、露出していなくてもよい。また、１つの第１端子電極および１つの第２端子電極のみが露出していてもよい。
【００２４】
このような態様のコンデンサは、コンデンサ１ｄのように、コモンモードノイズを抑制することができることに加え、端子が複数あることで、コンデンサ全体の等価直列抵抗（ＥＳＲ）および等価直列インダクタンス（ＥＳＬ）を低減することができる点で有利である。
【００２５】
本発明のさらに別の実施形態のコンデンサ１ｆの概略斜視図を図１３に、概略断面図を図１４に示す。本実施形態のコンデンサ１ｆは、図１３および図１４に示されるように、概略的には、導電性多孔基材８１と、導電性多孔基材８１上に位置する第１誘電体層８２および第２誘電体層８３と、第１誘電体層８２および第２誘電体層８３上にそれぞれ位置する第１上部電極８４および第２上部電極８５とを有する。第１上部電極８４上には、第１端子電極８６が形成され、第２上部電極８５上には、第２端子電極８７が形成されている。導電性多孔基材８１は、一方の主面側（図面上側の主面）に相対的に空隙率が高い高空隙率部８８と、相対的に空隙率が低い低空隙率部８９を有する。導電性多孔基材８１は、他方の主面（図面下側の主面）側に支持部９０を有する。即ち、高空隙率部８８および低空隙率部８９は導電性多孔基材８１の一方の主面を構成し、支持部９０は導電性多孔基材８１の他方の主面を構成する。導電性多孔基材８１の支持部９０上には、第３端子電極９１が形成されている。本実施形態のコンデンサ１ｆの末端部において、低空隙率部８９と誘電体層８２および８３の間には絶縁部９２が存在する。導電性多孔基材８１、第１誘電体層８２および第１上部電極８４は、第１静電容量形成部を構成する。導電性多孔基材８１、第２誘電体層８３および第２上部電極８５は、第２静電容量形成部を構成する。即ち、第１静電容量形成部および第２静電容量形成部は、１つの導電性多孔基材８１の一の主表面上に形成されている。第１上部電極８４および第１端子電極８６と、第２上部電極８５および第２端子電極８７とは、溝部（ハーフカット部）９３により電気的に離隔されている。第１静電容量形成部と第２静電容量形成部とは導電性多孔基材８１により、電気的に直列に接続されている。第１端子電極８６および第２端子電極８７間に電圧を印加することにより、第１誘電体層８２および第２誘電体層８３に電荷を蓄積することができる。
【００２６】
このような態様のコンデンサは、コンデンサ１ｅのように、コモンモードノイズを抑制することができることに加え、端子が複数あることで、コンデンサ全体の等価直列抵抗（ＥＳＲ）および等価直列インダクタンス（ＥＳＬ）を低減することができる点で有利である。また、第１端子電極および第２端子電極が一方の面に存在することから、表面実装が容易である点で有利である。
【００２７】
コンデンサ１ｆは、静電容量形成部が２つであるが、この態様に限定されない。例えば、本発明のコンデンサは、図１５に示すようなコンデンサ１ｆが４つ集まった態様であってもよい。このように複数のコンデンサ１ｆが存在する形状とすることにより、発生磁界を相殺し、低インダクタンス化し、高周波性能を向上させることが可能になる。
【００２８】
また、ハーフカット部は、絶縁性材料により充填されていてもよい。絶縁性材料としては、特に限定されないが、例えば絶縁性ガラス材料、絶縁性セラミック材料、絶縁性樹脂材料が挙げられる。絶縁性材料は、好ましくは絶縁性樹脂材料であり、具体的にはエポキシ樹脂、ポリイミド樹脂またはフッ素樹脂であり得、より好ましくはエポキシ樹脂である。ハーフカット部を絶縁性材料により充填することにより、コンデンサの強度が向上し、故障率を低減させることができる。
【００２９】
さらに、コンデンサ１ｆは、第３端子電極９１を有するが、これを絶縁性樹脂に置き換えてもよい。絶縁性樹脂は、具体的にはエポキシ樹脂、ポリイミド樹脂またはフッ素樹脂であり得、より好ましくはエポキシ樹脂である。第３端子電極を絶縁性樹脂を絶縁性樹脂に置き換えることにより、静電容量形成部のマウント衝撃のよる影響を低減させ、故障率を低減させることができる。
【００３０】
上記実施形態のコンデンサにおいて、導電性多孔基材は、多孔部を有し、表面が導電性であれば、その材料および構成は限定されない。例えば、導電性多孔基材は、導電性金属から形成された多孔質金属基材であってもよく、あるいは、非導電性材料、例えば多孔質シリカ材料、多孔質炭素材料、多孔質セラミック焼結体等の表面に、導電性の層を形成したものであってもよい。多孔基材を用いることにより、基材の表面積が増大し、即ち、基材と誘電体層の接触面積を大きくすることができ、より大きな静電容量を得ることができる。
【００３１】
好ましい態様において、導電性多孔基材は、多孔質金属基材である。
【００３２】
上記多孔質金属基材を構成する金属としては、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられる。好ましくは、多孔質金属基材は、アルミニウム多孔基材である。
【００３３】
上記導電性多孔基材は、所望のコンデンサ構造に応じて、一方の主面にのみ多孔を有していてもよく、または２つの主面に多孔を有していてもよい。また、多孔部の存在位置、設置数、大きさ、形状等は、特に限定されない。
【００３４】
導電性多孔基材の多孔部における空隙率は、好ましくは２０％以上、より好ましくは３０％以上、さらに好ましくは５０％以上、より好ましくは６０％以上であり得る。空隙率を大きくすることにより、コンデンサの静電容量をより大きくすることができる。また、機械的強度を高める観点からは、多孔部の空隙率は、好ましくは９０％以下、より好ましくは８０％以下であり得る。
【００３５】
本明細書において、「空隙率」とは、所定の箇所の導電性多孔基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記多孔部の空隙は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
【００３６】
導電性多孔基材を、ＦＩＢ（集束イオンビーム：Focused Ion Beam）マイクロサンプリング法で加工し６０ｎｍ以下の厚みの薄片試料に加工する。この薄片試料の所定の領域（３μｍ×３μｍ）を、ＳＴＥＭ（走査透過型電子顕微鏡：Scanning Transmission Electron Microscope）−ＥＤＳ（エネルギー分散型Ｘ線分析：Energy dispersive X-ray spectrometry）マッピング分析で測定する。マッピング測定視野内において、導電性多孔基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。この測定を任意の場所３箇所で行い、測定値の平均値を空隙率とする。
空隙率（％）＝（（測定面積−基材の金属が存在する面積）／測定面積）×１００
【００３７】
多孔部は、特に限定されないが、好ましくは３０倍以上１０，０００倍以下、より好ましくは５０倍以上５，０００倍以下、例えば３００倍以上６００倍以下の拡面率を有する。ここに、拡面率とは、単位投影面積あたりの表面積を意味する。単位投影面積あたりの表面積は、ＢＥＴ比表面積測定装置を用いて、液体窒素温度における窒素の吸着量から求めることができる。
【００３８】
また、拡面率は、次の方法でも求めることができる。試料の断面（厚み方向にカットして得られる断面）のＳＴＥＭ（走査透過型電子顕微鏡）画像を、幅Ｘで厚み（高さ）Ｔ方向全体にわたって撮影する（一度に撮影できない場合は、複数の画像を連結してもよい）。得られた幅Ｘ高さＴの断面の細孔表面の総経路長Ｌ（細孔表面の合計の長さ）を測定する。ここで、上記幅Ｘ高さＴの断面を一の側面とし、多孔基材表面を一の底面とする正四角柱領域における細孔表面の総経路長は、ＬＸとなる。また、この正四角柱の底面積はＸ２となる。従って、拡面率は、ＬＸ／Ｘ２＝Ｌ／Ｘとして求めることができる。
【００３９】
一の態様において、導電性多孔基材は、コンデンサ１ｆのように、多孔部（以下、「高空隙率部」ともいう）および低空隙率部を有する。
【００４０】
低空隙率部は、高空隙率部よりも空隙率が小さい領域である。尚、低空隙率部は、細孔が存在しなくてもよい。低空隙率部の空隙率は、機械的強度を高める観点から、高空隙率部の空隙率の６０％以下の空隙率であることが好ましく、高空隙率部の空隙率の５０％以下の空隙率であることがより好ましい。例えば、低空隙率部の空隙率は、２０％以下であることが好ましく、１０％以下であることがより好ましい。また、低空隙率部の空隙率は、０％であってもよい。低空隙率部は、コンデンサの機械的強度の向上に寄与する。
【００４１】
尚、低空隙率部は必須の要素ではない。低空隙率部を設ける場合、その存在位置、設置数、大きさ、形状等は特に限定されない。
【００４２】
上記実施形態のコンデンサにおいて、導電性多孔基材上、詳細には多孔部上には、誘電体層（第１誘電体層または第２誘電体層）が形成されている。誘電体層の形状は特に限定されず、目的に応じて種々の形状とすることができる。例えば、コンデンサ１ａのように、誘電体層４は、導電性多孔基材２の１つの主表面上に形成されていてもよい。また、コンデンサ１ｂのように、誘電体層２４および２８は、導電性多孔基材２２の両主表面上に形成されていてもよい。また、コンデンサ１ｅのように、誘電体層７２は、導電性多孔基材上の一部にのみ形成されていてもよい。
【００４３】
上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましく、ＡｌＯｘ（代表的には、Ａｌ２Ｏ３）がより好ましい。尚、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは０より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
【００４４】
上記誘電体層の厚みは、特に限定されないが、例えば５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上５０ｎｍ以下がより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流をより小さくすることができる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることができる。
【００４５】
上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積法（ＰＬＤ：Pulsed Laser Deposition）等により形成される。特に、基材が多孔基材である場合には、細孔の細部にまでより均質で緻密な膜を形成できることから、ＣＶＤ法またはＡＬＤ法がより好ましく、ＡＬＤ法が特に好ましい。このように気相法、等にＡＬＤ法を用いることにより、誘電体層の絶縁性をより高めることができ、また、コンデンサの静電容量をより大きくすることができる。
【００４６】
上記実施形態のコンデンサにおいて、上記誘電体層上には、上部電極（第１上部電極または第２上部電極）が形成されている。
【００４７】
上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属窒化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４−エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮまたはＴｉＯＮが好ましく、ＴｉＮがより好ましい。
【００４８】
上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
【００４９】
上部電極は、特に限定されないが、例えばＡＬＤ法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ−Ｇｅｌ法、導電性高分子充填などの方法で形成することができる。基材が多孔基材である場合には、細孔の細部にまでより均質で緻密な膜を形成できることから、好ましくは、上部電極はＡＬＤ法により形成される。
【００５０】
一の態様において、基材が多孔基材である場合には、ＡＬＤ法で導電性膜を形成し、その上からＡＬＤ法または他の手法により、導電性物質、好ましくはより電気抵抗の小さな物質で細孔を充填してもよい。このような構成とすることにより、効率的により高い静電容量密度およびより低いＥＳＲを得ることができる。
【００５１】
上記実施形態のコンデンサにおいて、上部電極上には、端子電極（第１端子電極または第２端子電極）が形成されている。
【００５２】
また、上記実施形態のコンデンサ１ｄおよびコンデンサ１ｅにおいては、導電性多孔基材上に、導電性多孔基材に直接接続されている端子電極（第３端子電極）が形成されている。
【００５３】
上記の端子電極を構成する材料は、特に限定されないが、例えば、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ、Ｓｎ、Ａｕ、Ｐｂ等の金属およびこれらの合金などが挙げられる。第１〜第３端子電極を構成する材料は、同じであってもよく、異なっていてもよい。端子電極の形成方法は、特に限定されず、例えば電解めっき、無電解めっき、ＣＶＤ法、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっきまたは無電解めっきが好ましい。
【００５４】
一の態様において（例えば、コンデンサ１ｆにおいて）、コンデンサの末端部等に、絶縁部を設けてもよい。絶縁部を設置することにより、その上に設置される上部電極と導電性多孔基材間での短絡（ショート）を防止することができる。
【００５５】
尚、コンデンサ１ｆにおいては、絶縁部は、低空隙率部上の全体に存在するが、これに限定されず、低空隙率部の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
【００５６】
また、コンデンサ１ｆにおいては、絶縁部は、低空隙率部と誘電体層の間に位置しているが、これに限定されない。絶縁部は、導電性多孔基材と上部電極の間に位置していればよく、例えば誘電体層と上部電極の間に位置していてもよい。
【００５７】
絶縁部を形成する材料は、絶縁性であれば特に限定されないが、後にＡＬＤ法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部を形成する絶縁性材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
【００５８】
絶縁部の厚みは、特に限定されないが、端面放電をより確実に防止することと、各部品に個片化加工する際に電極間が短絡することを防止する観点から、１μｍ以上であることが好ましく、例えば５μｍ以上または１０μｍ以上であり得る。また、コンデンサの低背化の観点からは、１００μｍ以下であることが好ましく、例えば５０μｍ以下または２０μｍ以下であり得る。
【００５９】
上記実施形態のコンデンサにおいて、第１〜第３端子電極の上面（即ち、端子電極において、導電性多孔基材側の面と対向する面）を除いて、即ち、第１〜第３端子電極の上面のみが露出するように、保護部が形成されている。
【００６０】
保護部を構成する材料は、絶縁性であれば特に限定されず、絶縁性の無機材料、例えば絶縁性セラミック、ガラス等、または絶縁性の有機材料、例えば樹脂であり得る。
【００６１】
保護部の形成方法は、特に限定されないが、ディスペンサ、めっき、ラミネート、ＣＶＤ法、蒸着、スパッタ、スクリーン印刷、インクジェット等を用いることができる。
【００６２】
第１端子電極、第２端子電極および第３端子電極上には、めっき等の他の金属層が形成されていてもよい。他の金属層は、単層であっても複数の層であってもよい。他の金属層を形成することにより、はんだ食われを抑制し、またはんだ付きを向上させることができる。
【００６３】
他の金属層を構成する材料は、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕ、Ｓｎ、Ａｕ、Ｐｂ等の金属およびこれらの合金などが挙げられる。他の金属層の形成方法は、特に限定されず、例えば電解めっき、無電解めっき、ＣＶＤ法、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっきまたは無電解めっきが好ましい。例えば、ＳｎおよびＮｉの層を形成することができる。
【００６４】
本発明のコンデンサは、極性を有しない。また、このようなコンデンサは、極性を有しないにもかかわらず、静電容量を高くし、かつ、ＥＳＲを低くすることができる。また、複数の静電容量形成部が電気的に直列に接続されているので、１つの静電容量形成部の誘電体層が破壊された場合にも、コンデンサ素子全体がショートすることを防止することができる。
【００６５】
以上、本発明のコンデンサを、上記実施形態のコンデンサ１ａ、１ｂ、１ｃ、１ｄ、１ｅおよび１ｆについて説明したが、本発明はこれに限定されるものではなく、種々の改変が可能である。
【００６６】
例えば、本発明のコンデンサは、各層の間、例えば、導電性多孔基材と誘電体層の間、または誘電体層と上部電極の間に、上記実施形態に示した層以外の層が存在してもよい。
【００６７】
また、上記したコンデンサは、導電性多孔基材または上部電極上に端子電極が形成されているが、これらは必須の要素ではなく、省略してもよい。
【００６８】
さらに、コンデンサ１ｅでは、第１静電容量形成部または第２静電容量形成部と第３端子電極が交互に存在するが、それに限定されず、第１静電容量形成部または第２静電容量形成部および第３端子電極は、任意の区画に存在してもよい。
【００６９】
上記したように本発明のコンデンサは、静電容量形成部を２つ以上形成し、これらが電気的に直列に接続されているので、高静電容量および低ＥＳＲを両立しながら、フェールセーフの条件を満たす。さらに、本発明のコンデンサは、静電容量形成部が電気的に直列に接続されているので、高い耐電圧を有する。また、本発明のコンデンサは、極性がなく、任意の電極（上記実施形態においては、第１端子電極または第２端子電極）を負極側または正極側に接続することができる。従って、本発明のコンデンサを回路等の電子部品に接続する際に、極性を確認する必要がなく、取り付け作業が簡便になる。また、極性を逆にして取り付けることによる、コンデンサの故障、回路の短絡などの問題も生じることがない。
【実施例】
【００７０】
実施例１
・コンデンサ１ａの製造
導電性多孔基材として、多孔部を有するアルミニウムエッチング箔１０１を準備した（図１６（ａ））。
次に、ＡＬＤ法にて、導電性多孔基材の一方の主表面全体に誘電体層としてのＡｌＯｘ層１０２を、厚み２０ｎｍで形成した（図１６（ｂ））。
次に、誘電体層１０２上に、ポリイミド樹脂をスクリーン印刷することでマスク１０３を形成し（図１６（ｃ））、次いで、ＡＬＤ法にて、基板表面全体に上部電極としてのＴｉＮ層１０４を、厚み２０ｎｍで形成した（図１６（ｄ））。
次に、マスク１０３を除去し（図１６（ｅ））、上部電極１０４上に、めっき処理により端子電極としての銅層１０５を形成した（図１６（ｆ））。
最後に、レーザーで基板を切断して各素子に切り分けて（図１６（ｇ））、ＣＶＤ法により保護層としてのガラス層１０６を形成して、図１および図２に示す構造を有する実施例１のコンデンサを得た。【００７１】
実施例２
・コンデンサ１ｂの製造
導電性多孔基材として、両主表面に多孔部を有するアルミニウムエッチング箔２０１を準備した（図１７（ａ））。
次に、ＡＬＤ法にて、アルミニウムエッチング箔の両主表面全体に誘電体層としてのＡｌＯｘ層２０２を、厚み２０ｎｍで形成し（図１７（ｂ））、次いで、上部電極としてのＴｉＮ層２０３を、厚み２０ｎｍで形成した（図１７（ｃ））。次に、上部電極２０３上に、めっき処理により端子電極としての銅層２０４を形成した（図１７（ｄ））。
最後に、レーザーで基板を切断して各素子に切り分けて（図１７（ｅ））、素子の周囲に保護層としてのガラス層２０５を形成して（図１７（ｆ））、図４および図５に示す構造を有する実施例２のコンデンサを得た。【００７２】
実施例３
・コンデンサ１ｃの製造
導電性多孔基材として、両主表面に多孔部を有するアルミニウムエッチング箔３０１を準備した（図１８（ａ））。
次に、ＡＬＤ法にて、アルミニウムエッチング箔３０１の両主表面全体に誘電体層としてのＡｌＯｘ層３０２を、厚み２０ｎｍで形成し（図１８（ｂ））、次いで、上部電極としてのＴｉＮ層３０３を、厚み２０ｎｍで形成した（図１８（ｃ））。次に、上部電極３０３上に、めっき処理により引き出し電極としての銅層３０４を形成した（図１８（ｄ））。
次いで、レーザーで基板を切断して各素子に切り分けて（図１８（ｅ））、素子の周囲に保護層としてのガラス層３０５を形成した（図１８（ｆ））。
次いで、保護層３０５の一部を除去し（図１８（ｇ））、さらに保護層３０５の一部上にめっきレジスト３０６を形成した（図１８（ｈ））。
最後に、引き出し電極３０４および保護層３０５上に、無電解めっき処理により端子電極としての銅層３０７を形成して（図１８（ｉ））、図６および図７に示す構造と類似する構造を有する実施例３のコンデンサを得た（本実施例は、めっきレジストを有する）。【００７３】
実施例４
・コンデンサ１ｄの製造
導電性多孔基材として、多孔部を有するアルミニウムエッチング箔４０１を準備した（図１９（ａ））。
次に、ＡＬＤ法にて、導電性多孔基材の一方の主表面全体に誘電体層としてのＡｌＯｘ層４０２を、厚み２０ｎｍで形成した（図１９（ｂ））。
次に、誘電体層４０２上に、ポリイミド樹脂をスクリーン印刷することでマスク４０３を形成し（図１９（ｃ））、次いで、ＡＬＤ法にて、基板上面全体に上部電極としてのＴｉＮ層４０４を、厚み２０ｎｍで形成した（図１９（ｄ））。
次に、上部電極４０４上、および導電性多孔基材４０１の裏面に、めっき処理により端子電極としての銅層４０５を形成した（図１９（ｅ））。
最後に、マスク４０３を除去し（図１９（ｆ））、レーザーで基板を切断して各素子に切り分けて（図１９（ｇ））、保護層としてのガラス層４０６を形成して（図１９（ｈ））、図８および図９に示す構造を有する実施例４のコンデンサを得た。【００７４】
実施例５
・コンデンサ１ｅの製造
導電性多孔基材として、多孔部を有するアルミニウムエッチング箔５０１を準備した（図２０（ａ））。
次に、アルミニウムエッチング箔５０１上に、ポリイミド樹脂をスクリーン印刷することでマスク５０２を形成し（図２０（ｂ））、次いで、ＡＬＤ法にて、基板上面全体に誘電体層としてのＡｌＯｘ層５０３を、厚み２０ｎｍで形成した（図２０（ｃ））。
次に、保護層としてのガラス層５０４を形成し（図２０（ｄ））、次いで、ＡＬＤ法にて、基板上面全体に上部電極としてのＴｉＮ層５０５を、厚み２０ｎｍで形成した（図２０（ｅ））。
次に、めっき処理により第１端子電極または第２端子電極としての銅層５０６を形成し（図２０（ｆ））、マスク５０２を除去した（図２０（ｇ））。
次に、保護層５０４上のＴｉＮ層５０５および銅層５０６の中央部をレーザーで除去し（図２０（ｈ））、めっき処理により第３端子電極としての銅層５０７を形成した（１７（ｉ））。
最後に、レーザーで基板を切断して各素子に切り分けて（図２０（ｊ））、保護層としてのガラス層５０８を形成して（図２０（ｋ））、図１０および図１１に示すような構造を有する実施例５のコンデンサを得た。【００７５】
実施例６
・コンデンサ１ｆの製造
導電性多孔基材６０１として、厚み５０μｍ、片側の面にのみ多孔部（高空隙率部）６０２が形成され、他方の面に支持部６０３を有する、拡面率約２００倍の市販のアルミ電解コンデンサ用アルミニウムエッヂド箔を準備した。かかる導電性多孔基材６０１に、レーザー照射により多孔部６０２の一部を処理して、低空隙率部６０４および溝部６０５を形成した（図２１（ａ））。【００７６】
次に、溝部６０５内に、ポリイミド樹脂をエア式ディスペンサにて塗布し、絶縁部６０６を形成した（図２１（ｂ））。【００７７】
次に、ＡＬＤ法により、誘電体層６０７としてのＡｌＯｘ層を、厚み２０ｎｍで形成した。次に、ＡＬＤ法により、上部電極６０８としてのＴｉＮ膜を、厚み２０ｎｍで形成した（図２１（ｃ））。次いで、導電性多孔基材の下面を、ジンケート処理し、無電解めっきによりニッケルめっき層を形成した。次いで、無電解めっきにより、導電性多孔基材の上下面に、それぞれ、第１端子電極６０９および第２端子電極６１０としての銅めっき層を形成した（図２１（ｄ））。これにより多数の静電容量形成部を有する集合基板が得られた。【００７８】
次に、集合基板の溝部６０５内に充填された絶縁部６０６の中心部をカットした（図２１（ｅ））。この際、横方向は全てフルカット（完全に切断；フルカット部６１２）し、縦方向は、フルカットとハーフカット（完全に切断せず、導電性多孔基材の一部を残す；ハーフカット部６１３）を交互に実施した（図２２参照）。尚、ハーフカット部は、上部電極６０８（およびその上に位置する第１端子電極６０９）がカットできていればよい。上記により、図１３および図１４に示すような構造を有する実施例５のコンデンサを得た。
【産業上の利用可能性】
【００７９】
本発明のコンデンサは、安全で、高静電容量を有し、ＥＳＲが低く、極性を有しないので、種々の電子機器に好適に用いられる。
【符号の説明】
【００８０】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ…コンデンサ；  ２…導電性多孔基材；
４…誘電体層；  ６…第１上部電極；  ８…第２上部電極；
１０…第１端子電極；  １２…第２端子電極；  １４…保護層；
２２…導電性多孔基材；  ２４…第１誘電体層；  ２６…第１上部電極；
２８…第２誘電体層；  ３０…第２上部電極；  ３２…第１端子電極；
３４…第２端子電極；  ３６…保護層；
４２…導電性多孔基材；  ４４…第１誘電体層；  ４６…第１上部電極；
４８…第２誘電体層；  ５０…第２上部電極；  ５２…第１端子電極；
５４…第２端子電極；  ５６…保護層；  ５８…他の金属層；
６１…導電性多孔基材；  ６２…誘電体層；  ６３…第１上部電極；
６４…第２上部電極；  ６５…第１端子電極；  ６６…第２端子電極；
６７…第３端子電極；  ６８…保護層；
７１…導電性多孔基材；  ７２…誘電体層；  ７３…第１上部電極；
７４…第２上部電極；  ７５…第１端子電極；  ７６…第２端子電極；
７７…第３端子電極；  ７８…保護層；
８１…導電性多孔基材；  ８２…第１誘電体層；  ８３…第２誘電体層；
８４…第１上部電極；  ８５…第２上部電極；  ８６…第１端子電極；
８７…第２端子電極；  ８８…高空隙率部；  ８９…低空隙率部；
９０…支持部；  ９１…第３端子電極；  ９２…絶縁部；  ９３…溝部
１０１…アルミニウムエッチング箔；  １０２…誘電体層（ＡｌＯｘ層）；
１０３…マスク；  １０４…上部電極（ＴｉＮ層）；
１０５…端子電極（銅層）；  １０６…保護層（ガラス層）
２０１…アルミニウムエッチング箔；  ２０２…誘電体層（ＡｌＯｘ層）；
２０３…上部電極（ＴｉＮ層）；２０４…端子電極（銅層）；
２０５…保護層（ガラス層）；
３０１…アルミニウムエッチング箔；  ３０２…誘電体層（ＡｌＯｘ層）；
３０３…上部電極（ＴｉＮ層）；  ３０４…引き出し電極（銅層）；
３０５…保護層（ガラス層）；  ３０６…めっきレジスト；
３０７…端子電極（銅層）；
４０１…アルミニウムエッチング箔；  ４０２…誘電体層（ＡｌＯｘ層）；
４０３…マスク；  ４０４…上部電極（ＴｉＮ層）；
４０５…端子電極（銅層）；  ４０６…保護層（ガラス層）
５０１…アルミニウムエッチング箔；  ５０２…マスク；
５０３…誘電体層（ＡｌＯｘ層）；  ５０４…保護層（ガラス層）
５０５…上部電極（ＴｉＮ層）；  ５０６…端子電極（銅層）；
５０７…端子電極（銅層）；５０８…保護層（ガラス層）
６０１…導電性多孔基材；  ６０２…多孔部（高空隙率部）；
６０３…支持部；  ６０４…低空隙率部  ６０５…溝部；  ６０６…絶縁部；
６０７…誘電体層；  ６０８…上部電極  ６０９…第１端子電極；
６１０…第２端子電極；  ６１１…集合基板；
６１２…フルカット部；  ６１３…ハーフカット部
【図１】
2017026233.tif 000003
【図２】
2017026233.tif 000004
【図３】
2017026233.tif 000005
【図４】
2017026233.tif 000006
【図５】
2017026233.tif 000007
【図６】
2017026233.tif 000008
【図７】
2017026233.tif 000009
【図８】
2017026233.tif 000010
【図９】
2017026233.tif 000011
【図１０】
2017026233.tif 000012
【図１１】
2017026233.tif 000013
【図１２】
2017026233.tif 000014
【図１３】
2017026233.tif 000015
【図１４】
2017026233.tif 000016
【図１５】
2017026233.tif 000017
【図１６−１】
2017026233.tif 000018
【図１６−２】
2017026233.tif 000019
【図１７−１】
2017026233.tif 000020
【図１７−２】
2017026233.tif 000021
【図１８−１】
2017026233.tif 000022
【図１８−２】
2017026233.tif 000023
【図１８−３】
2017026233.tif 000024
【図１９−１】
2017026233.tif 000025
【図１９−２】
2017026233.tif 000026
【図１９−３】
2017026233.tif 000027
【図２０−１】
2017026233.tif 000028
【図２０−２】
2017026233.tif 000029
【図２０−３】
2017026233.tif 000030
【図２０−４】
2017026233.tif 000031
【図２１−１】
2017026233.tif 000032
【図２１−２】
2017026233.tif 000033
【図２２】
2017026233.tif 000034
【国際調査報告】
2017026233.tif 000035
2017026233.tif 000036
2017026233.tif 000037
2017026233.tif 000038