(57)【要約】      （修正有）【課題】逆回復試験の試験効率が向上する試験装置を提供する。【解決手段】試験装置は、カソード共通のダイオードＤ１の逆回復試験時において、スイッチＳＷ１、ＳＷ３、ＳＷ７、ＳＷ９、ＳＷ１１はオンし、スイッチＳＷ２、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１３はオフする。ＮＭＯＳトランジスタＱ１をオンすると、電源Ｖ１から、スイッチＳＷ１、ＮＭＯＳトランジスタＱ１、インダクタＬ１、スイッチＳＷ９、スイッチＳＷ７のルートで電流が流れる。その後、ＮＭＯＳトランジスタＱ１をオフすると、インダクタＬ１に蓄積されていたエネルギによって、スイッチＳＷ９、ダイオードＤ１、インダクタＬ１に回生電流が流れる。回生電流が流れている間にＮＭＯＳトランジスタＱ１を再度オンして電流の流れを該ルートにすることで、ダイオードＤ１に流れていた電流が途切れてダイオードＤ１に逆回復を発生させる。【選択図】図２
0003235473.tif 000002
【実用新案登録請求の範囲】
【請求項１】
逆回復試験の対象となる第１のダイオードおよび第２のダイオードが設置されるダイオード設置部と、
前記逆回復試験を行うための電流を発生させる電流発生部と、
前記ダイオード設置部に前記第１のダイオードおよび前記第２のダイオードがカソード共通で設置される場合とアノード共通で設置される場合とに応じてスイッチ切替状態を変えて、前記第１のダイオードおよび前記第２のダイオードに前記電流を流す複数のスイッチを含むスイッチ群と、
を備える試験装置。
【請求項２】
前記ダイオード設置部は、共通試験端子および第１、第２の試験端子を有し、
前記電流発生部は、第１の電源、第２の電源、第１から第４のスイッチング素子を有して前記第１から第４のスイッチング素子には第１から第４のボディダイオードが含まれ、
前記スイッチ群は、第１から第１３のスイッチを有し、
前記試験装置は、さらに、回生電流を発生するインダクタおよび第１から第４のコンデンサを有し、
前記第１の電源の正極端子は、前記第１のスイッチの一端および前記第２のスイッチの一端に接続され、
前記第１のスイッチの他端は、前記第１のスイッチング素子のドレイン、前記第１のボディダイオードのカソードおよび前記第１のコンデンサの一端に接続され、
前記第２のスイッチの他端は、前記第２のスイッチング素子のドレイン、前記第２のボディダイオードのカソードおよび前記第２のコンデンサの一端に接続され、
前記第１のスイッチング素子のソースは、前記第１のボディダイオードのアノード、前記共通試験端子、前記インダクタの一端、前記第１３のスイッチの一端、前記第４のスイッチの一端、前記第５のスイッチの一端、前記第２のスイッチング素子のソース、前記第２のボディダイオードのアノード、前記第３のコンデンサの一端および前記第４のコンデンサの一端に接続され、
前記第１の電源の負極端子は、前記第１３のスイッチの他端、前記第７のスイッチの一端および前記第８のスイッチの一端に接続され、
前記第７のスイッチの他端は、前記第１のコンデンサの他端、前記第３のスイッチの一端、前記第１の試験端子、前記第９のスイッチの一端、前記第３のスイッチング素子のソースおよび前記第３のボディダイオードのアノードに接続され、
前記第８のスイッチの他端は、前記第２のコンデンサの他端、前記第６のスイッチの一端、前記第１０のスイッチの一端、前記第２の試験端子、前記第４のスイッチング素子のソースおよび前記第４のボディダイオードのアノードに接続され、
前記インダクタの他端は、前記第９のスイッチの他端および前記第１０のスイッチの他端に接続され、
前記第２の電源の正極端子は、前記第１１のスイッチの一端および前記第１２のスイッチの一端に接続され、
前記第１１のスイッチの他端は、前記第３のスイッチング素子のドレイン、前記第３のボディダイオードのカソードおよび前記第４のコンデンサの他端に接続され、
前記第１２のスイッチの他端は、前記第４のスイッチング素子のドレイン、前記第４のボディダイオードのカソードおよび前記第３のコンデンサの他端に接続され、
前記第２の電源の負極端子は、前記第３のスイッチの他端、前記第４のスイッチの他端、前記第５のスイッチの他端および前記第６のスイッチの他端に接続される、
請求項１記載の試験装置。
【請求項３】
前記カソード共通における前記逆回復試験を行う場合、
前記第１のダイオードのカソードは前記共通試験端子に接続し、前記第１のダイオードのアノードは前記第１の試験端子に接続するように前記ダイオード設置部に設置され、
前記第２のダイオードのカソードは前記共通試験端子に接続し、前記第２のダイオードのアノードは前記第２の試験端子に接続するように前記ダイオード設置部に設置され、
前記第１のダイオードの前記逆回復試験時には、前記第１のスイッチ、前記第３のスイッチ、前記第７のスイッチ、前記第９のスイッチおよび前記第１１のスイッチがオンし、前記第２のスイッチ、前記第４のスイッチ、前記第５のスイッチ、前記第６のスイッチ、前記第８のスイッチ、前記第１０のスイッチ、前記第１２のスイッチおよび前記第１３のスイッチがオフする第１のスイッチ切替状態となり、
前記第２のダイオードの前記逆回復試験時には、前記第２のスイッチ、前記第６のスイッチ、前記第８のスイッチ、前記第１０のスイッチおよび前記第１２のスイッチがオンし、前記第１のスイッチ、前記第３のスイッチ、前記第４のスイッチ、前記第５のスイッチ、前記第７のスイッチ、前記第９のスイッチ、前記第１１のスイッチおよび前記第１３のスイッチがオフする第２のスイッチ切替状態となる、
請求項２記載の試験装置。
【請求項４】
前記第１のスイッチ切替状態に対し、
前記第１のスイッチング素子をオンして、前記第１の電源の正極端子から、前記第１のスイッチ、前記第１のスイッチング素子、前記インダクタ、前記第９のスイッチ、前記第７のスイッチ、前記第１の電源の負極端子の順の第１のルートで前記電流を流し、
前記第１のスイッチング素子をオフして、前記インダクタに蓄積されていたエネルギによって、前記第９のスイッチ、前記第１のダイオード、前記インダクタへの第２のルートで前記回生電流を流し、
前記回生電流が流れている間に前記第１のスイッチング素子を再度オンして、前記電流の流れを前記第１のルートにすることで、前記第１のダイオードにおいて逆回復を発生させる、
請求項３記載の試験装置。
【請求項５】
前記第２の電源から電圧を発生させて、前記第１１のスイッチおよび前記第３のスイッチを介して、前記第３のスイッチング素子のドレイン・ソース間に電位差を発生させて前記第３のスイッチング素子の前記第３のボディダイオードへの前記回生電流の流れを遮断して、前記インダクタから発生した前記回生電流を前記第１のダイオードに流す請求項４記載の試験装置。
【請求項６】
前記第２のスイッチ切替状態に対し、
前記第２のスイッチング素子をオンして、前記第１の電源の正極端子、前記第２のスイッチ、前記第２のスイッチング素子、前記インダクタ、前記第１０のスイッチ、前記第８のスイッチ、前記第１の電源の負極端子の順の第３のルートで前記電流を流し、
前記第２のスイッチング素子をオフして、前記インダクタに蓄積されていたエネルギによって、前記第１０のスイッチ、前記第２のダイオード、前記インダクタへの第４のルートで前記回生電流を流し、
前記回生電流が流れている間に前記第２のスイッチング素子を再度オンして、前記回生電流の流れを前記第３のルートにすることで、前記第２のダイオードにおいて逆回復を発生させる、
請求項３記載の試験装置。
【請求項７】
前記第２の電源から電圧を発生させて、前記第１２のスイッチおよび前記第６のスイッチを介して、前記第４のスイッチング素子のドレイン・ソース間に電位差を発生させて前記第４のスイッチング素子の前記第４のボディダイオードへの前記回生電流の流れを遮断して、前記インダクタから発生した前記回生電流を前記第２のダイオードに流す請求項６記載の試験装置。
【請求項８】
前記アノード共通における前記逆回復試験を行う場合、
前記第１のダイオードのアノードは前記共通試験端子に接続し、前記第１のダイオードのカソードは前記第１の試験端子に接続するように前記ダイオード設置部に設置され、
前記第２のダイオードのアノードは前記共通試験端子に接続し、前記第２のダイオードのカソードは前記第２の試験端子に接続するように前記ダイオード設置部に設置され、
前記第１のダイオードの前記逆回復試験時には、前記第１のスイッチ、前記第２のスイッチ、前記第４のスイッチ、前記第７のスイッチ、前記第９のスイッチ、前記第１１のスイッチおよび前記第１３のスイッチがオンし、前記第３のスイッチ、前記第５のスイッチ、前記第６のスイッチ、前記第８のスイッチ、前記第１０のスイッチおよび前記第１２のスイッチがオフする第３のスイッチ切替状態となり、
前記第２のダイオードの前記逆回復試験時には、前記第２のスイッチ、前記第５のスイッチ、前記第８のスイッチ、前記第１０のスイッチ、前記第１２のスイッチおよび前記第１３のスイッチがオンし、前記第１のスイッチ、前記第３のスイッチ、前記第４のスイッチ、前記第６のスイッチ、前記第７のスイッチ、前記第９のスイッチおよび前記第１１のスイッチがオフする第４のスイッチ切替状態となる、
請求項２記載の試験装置。
【請求項９】
前記第３のスイッチ切替状態に対し、
前記第３のスイッチング素子をオンして、前記第２の電源の正極端子、前記第１１のスイッチ、前記第３のスイッチング素子、前記第９のスイッチ、前記インダクタ、前記第４のスイッチ、前記第２の電源の負極端子の順の第５のルートで前記電流を流し、
前記第３のスイッチング素子をオフして、前記インダクタに蓄積されていたエネルギによって、前記第１のダイオード、前記第９のスイッチ、前記インダクタへの第６のルートで前記回生電流を流し、
前記回生電流が流れている間に前記第３のスイッチング素子を再度オンして、前記電流の流れを前記第５のルートにすることで、前記第１のダイオードにおいて逆回復を発生させる、
請求項８記載の試験装置。
【請求項１０】
前記第１の電源から電圧を発生させて、前記第１のスイッチおよび前記第１３のスイッチを介して、前記第１のスイッチング素子のドレイン・ソース間に電位差を発生させて前記第１のスイッチング素子の前記第１のボディダイオードへの前記回生電流の流れを遮断し、前記第２のスイッチおよび前記第１３のスイッチを介して、前記第２のスイッチング素子のドレイン・ソース間に電位差を発生させて前記第２のスイッチング素子の前記第２のボディダイオードへの前記回生電流の流れを遮断して、前記インダクタから発生した前記回生電流を前記第１のダイオードに流す請求項９記載の試験装置。
【請求項１１】
前記第４のスイッチ切替状態に対し、
前記第４のスイッチング素子をオンして、前記第２の電源の正極端子、前記第１２のスイッチ、前記第４のスイッチング素子、前記第１０のスイッチ、前記インダクタ、前記第５のスイッチ、前記第２の電源の負極端子の順の第７のルートで前記電流を流し、
前記第４のスイッチング素子をオフして、前記インダクタに蓄積されていたエネルギによって、前記第２のダイオード、前記第１０のスイッチ、前記インダクタへの第８のルートで前記回生電流を流し、
前記回生電流が流れている間に前記第４のスイッチング素子を再度オンして、前記電流の流れを前記第７のルートにすることで、前記第２のダイオードにおいて逆回復を発生させる、
請求項８記載の試験装置。
【請求項１２】
前記第１の電源から電圧を発生させて、前記第２のスイッチおよび前記第１３のスイッチを介して、前記第２のスイッチング素子のドレイン・ソース間に電位差を発生させて前記第２のスイッチング素子の前記第２のボディダイオードへの前記回生電流の流れを遮断して、前記インダクタから発生した前記回生電流を前記第２のダイオードに流す請求項１１記載の試験装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、ダイオードの逆回復試験を行う試験装置に関する。
【背景技術】
【０００２】
ダイオードの特性評価の１つとして逆回復試験が広く行われている。ダイオードの逆回復は、ダイオードに順方向バイアス電圧を印加して順電流が流れる状態から、バイアス方向が変化してダイオードに逆方向バイアス電圧が印加されるときに、ダイオードに蓄積されたキャリアによって、カソードからアノードの方向に電流が流れる動作である。逆回復試験では、ダイオードにこのような逆回復を発生させることで、例えば、逆回復時のピーク電流、逆回復時間、損失等のパラメータの測定が行われる。
【０００３】
図１０は従前の逆回復試験装置の構成を示す図である。逆回復試験装置２は、スイッチング素子ｑ１、ｑ２、ダイオードｄ１、ｄ２、ボディダイオードｂｄ１、ｂｄ２、スイッチｓｗ１〜ｓｗ４、インダクタＬ０、コンデンサｃ１、ｃ２、電源Ｖ０およびゲートドライバｄｒ１、ｄｒ２を備える。逆回復試験対象のダイオードは、ダイオードｄ１、ｄ２であり、ダイオードｄ１、ｄ２のカソードが共に接続されたカソード共通２ｉｎ１モジュールの場合の構成を示している。
【０００４】
スイッチング素子ｑ１、ｑ２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、図の例ではＮチャネルＭＯＳＦＥＴが使用されている（以下、スイッチング素子をＮＭＯＳトランジスタと呼ぶ場合がある）。また、ＭＯＳＦＥＴのドレイン・ソース間は、その構造上、ボディダイオード（寄生ダイオード）が存在する。このため、図では、ＮＭＯＳトランジスタｑ１、ｑ２にボディダイオードｂｄ１、ｂｄ２がそれぞれ等価的に接続される構成として示されている。
【０００５】
構成要素の接続関係としては、電源Ｖ０の正極端子は、スイッチｓｗ１、ｓｗ２の一端に接続される。スイッチｓｗ１の他端は、コンデンサｃ１の一端、ＮＭＯＳトランジスタｑ１のドレインおよびボディダイオードｂｄ１のカソードに接続される。スイッチｓｗ２の他端は、コンデンサｃ２の一端、ＮＭＯＳトランジスタｑ２のドレインおよびボディダイオードｂｄ２のカソードに接続される。
【０００６】
ＮＭＯＳトランジスタｑ１のソースは、ボディダイオードｂｄ１のアノード、ＮＭＯＳトランジスタｑ２のソース、ボディダイオードｂｄ２のアノードおよび共通端子ｃｍに接続される。
【０００７】
電源Ｖ０の負極端子は、スイッチｓｗ３、ｓｗ４の一端およびインダクタＬ０の一端に接続される。コンデンサｃ１の他端は、ダイオードｄ１のアノードおよびスイッチｓｗ３の他端に接続される。コンデンサｃ２の他端は、ダイオードｄ２のアノードおよびスイッチｓｗ４の他端に接続される。
【０００８】
インダクタＬ０の他端は、ダイオードｄ１、ｄ２のカソードおよび共通端子ｃｍに接続される。ゲートドライバｄｒ１、ｄｒ２は、ＮＭＯＳトランジスタｑ１、ｑ２のそれぞれのゲートに接続される。
【０００９】
ここで、ダイオードｄ１に対して、逆回復試験装置２を用いて逆回復試験を行う場合、スイッチｓｗ１、ｓｗ３をオンし、スイッチｓｗ２、ｓｗ４をオフする。そして、このスイッチ切替状態でゲートドライバｄｒ１からＮＭＯＳトランジスタｑ１のゲートに駆動パルスを送信してＮＭＯＳトランジスタｑ１をオンする。
【００１０】
このとき流れる電流の向きは、電源Ｖ０の正極端子、スイッチｓｗ１、ＮＭＯＳトランジスタｑ１、インダクタＬ０、電源Ｖ０の負極端子の順となり、インダクタＬ０にエネルギが蓄積される。
【００１１】
その後、ゲートドライバｄｒ１からの駆動パルスの送信を停止してＮＭＯＳトランジスタｑ１をオフすると、インダクタＬ０に蓄積されたエネルギによって、インダクタＬ０から同じ方向に電流を流そうとするのでダイオードｄ１に電流（回生電流）が流れる。
【００１２】
そして、この回生電流がダイオードｄ１を流れているときに、ＮＭＯＳトランジスタｑ１を再びオンすると、電流は、電源Ｖ０の正極端子、スイッチｓｗ１、ＮＭＯＳトランジスタｑ１、インダクタＬ０、電源Ｖ０の負極端子の順に流れ、ダイオードｄ１に流れていた電流が途切れることにより、ダイオードｄ１は逆回復動作に入る。このような制御によってダイオードｄ１を逆回復動作させた状態で、上述のような所定のパラメータが測定される。
【００１３】
なお、ダイオードｄ２に対して、逆回復試験装置２を用いて逆回復試験を行う場合、スイッチｓｗ２、ｓｗ４をオンし、スイッチｓｗ１、ｓｗ３をオフして、ＮＭＯＳトランジスタｑ２に対して上記と同様なスイッチング動作を実施させることになる。
【００１４】
図１１は従前の逆回復試験装置の構成を示す図である。逆回復試験装置３は、ＮＭＯＳトランジスタｑ１１、ｑ１２、ダイオードｄ１、ｄ２、ボディダイオードｂｄ１１、ｂｄ１２、スイッチｓｗ１１〜ｓｗ１４、インダクタＬ１０、コンデンサｃ１１、ｃ１２、電源Ｖ１０およびゲートドライバｄｒ１１、ｄｒ１２を備える。逆回復試験対象のダイオードは、ダイオードｄ１、ｄ２であり、ダイオードｄ１、ｄ２のアノードが共に接続されたアノード共通２ｉｎ１モジュールの場合の構成を示している。
【００１５】
構成要素の接続関係としては、電源Ｖ１０の正極端子は、スイッチｓｗ１１、ｓｗ１２の一端に接続される。スイッチｓｗ１１の他端は、コンデンサｃ１１の一端、ＮＭＯＳトランジスタｑ１１のドレインおよびボディダイオードｂｄ１１のカソードに接続される。スイッチｓｗ１２の他端は、コンデンサｃ１２の一端、ＮＭＯＳトランジスタｑ１２のドレインおよびボディダイオードｂｄ１２のカソードに接続される。
【００１６】
ＮＭＯＳトランジスタｑ１１のソースは、ボディダイオードｂｄ１１のアノード、スイッチｓｗ１３の一端およびダイオードｄ１のカソードに接続される。ＮＭＯＳトランジスタｑ１２のソースは、ボディダイオードｂｄ１２のアノード、スイッチｓｗ１４の一端およびダイオードｄ２のカソードに接続される。
【００１７】
電源Ｖ１０の負極端子は、コンデンサｃ１１、ｃ１２の他端および共通端子ｃｍに接続される。インダクタＬ１０の一端は、ダイオードｄ１、ｄ２のアノードおよび共通端子ｃｍに接続される。インダクタＬ１０の他端は、スイッチｓｗ１３、ｓｗ１４の他端に接続される。ゲートドライバｄｒ１１、ｄｒ１２は、ＮＭＯＳトランジスタｑ１１、ｑ１２のそれぞれのゲートに接続される。
【００１８】
ここで、ダイオードｄ１に対して、逆回復試験装置３を用いて逆回復試験を行う場合、スイッチｓｗ１１、ｓｗ１３をオンし、スイッチｓｗ１２、ｓｗ１４をオフする。そして、このスイッチ切替状態でゲートドライバｄｒ１１からＮＭＯＳトランジスタｑ１１のゲートに駆動パルスを送信してＮＭＯＳトランジスタｑ１１をオンする。
【００１９】
このとき流れる電流の向きは、電源Ｖ１０の正極端子、スイッチｓｗ１１、ＮＭＯＳトランジスタｑ１１、スイッチｓｗ１３、インダクタＬ１０、電源Ｖ１０の負極端子の順となり、インダクタＬ１０にエネルギが蓄積される。
【００２０】
その後、ゲートドライバｄｒ１１からの駆動パルスの送信を停止してＮＭＯＳトランジスタｑ１１をオフすると、インダクタＬ１０に蓄積されたエネルギによって、インダクタＬ１０から同じ方向に電流を流そうとするのでダイオードｄ１に電流（回生電流）が流れる。
【００２１】
そして、この回生電流がダイオードｄ１を流れているときに、ＮＭＯＳトランジスタｑ１１を再びオンすると、電流は、電源Ｖ１０の正極端子、スイッチｓｗ１１、ＮＭＯＳトランジスタｑ１１、スイッチｓｗ１３、インダクタＬ１０、電源Ｖ１０の負極端子の順に流れ、ダイオードｄ１に流れていた電流が途切れることにより、ダイオードｄ１は逆回復動作に入る。このような制御によってダイオードｄ１を逆回復動作させた状態で、上述のような所定のパラメータが測定される。
【００２２】
なお、ダイオードｄ２に対して、逆回復試験装置３を用いて逆回復試験を行う場合、スイッチｓｗ１２、ｓｗ１４をオンし、スイッチｓｗ１１、ｓｗ１３をオフして、ＮＭＯＳトランジスタｑ１２に対して上記と同様なスイッチング動作を実施させることになる。
【００２３】
関連技術としては、例えば、検査対象である半導体装置がターンオフする前にバイパススイッチをオンして、試験に直接関係のない主電流を分流するように制御を行う技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開２０２０−０４６３００号公報
【考案の概要】
【考案が解決しようとする課題】
【００２５】
従前の逆回復試験では、上記のように、ダイオードｄ１、ｄ２をカソード共通で逆回復試験を行う場合には逆回復試験装置２を用い、ダイオードｄ１、ｄ２をアノード共通で逆回復試験を行う場合には逆回復試験装置３を用いることになる。このように、カソード共通とアノード共通とで別々の逆回復試験装置を用いることになるため、逆回復試験装置の段取り替えを逐一行わなければならず、作業時間がかかり試験効率が低下するという問題がある。
【００２６】
１つの側面では、本考案は、逆回復試験の試験効率の向上を図った試験装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記課題を解決するために、試験装置が提供される。試験装置は、逆回復試験の対象となる第１のダイオードおよび第２のダイオードが設置されるダイオード設置部と、逆回復試験を行うための電流を発生させる電流発生部と、ダイオード設置部に第１のダイオードおよび第２のダイオードがカソード共通で設置される場合とアノード共通で設置される場合とに応じてスイッチ切替状態を変えて、第１のダイオードおよび第２のダイオードに電流を流す複数のスイッチを含むスイッチ群とを備える。
【考案の効果】
【００２８】
１側面によれば、逆回復試験の試験効率の向上を図ることが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本考案の試験装置の構成の一例を説明するための図である。
【図２】試験装置をカソード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。
【図３】ループインダクタンスの最小化および回生電流の流れを説明するための図である。
【図４】試験装置をカソード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。
【図５】ループインダクタンスの最小化および回生電流の流れを説明するための図である。
【図６】試験装置をアノード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。
【図７】ループインダクタンスの最小化および回生電流の流れを説明するための図である。
【図８】試験装置をアノード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。
【図９】ループインダクタンスの最小化および回生電流の流れを説明するための図である。
【図１０】従前の逆回復試験装置の構成を示す図である。
【図１１】従前の逆回復試験装置の構成を示す図である。
【考案を実施するための形態】
【００３０】
以下、本実施の形態について図面を参照して説明する。
図１は本考案の試験装置の構成の一例を説明するための図である。試験装置１は、ＮＭＯＳトランジスタＱ１〜Ｑ４（第１〜第４のスイッチング素子）、ボディダイオードＢＤ１〜ＢＤ４（第１〜第４のボディダイオード）、スイッチＳＷ１〜ＳＷ１３（第１〜第１３のスイッチ）、インダクタＬ１、コンデンサＣ１〜Ｃ４（第１〜第４のコンデンサ）、電源Ｖ１、Ｖ２（第１、第２の電源）、ゲートドライバＤｒ１〜Ｄｒ４、共通試験端子ＣＭおよび試験端子Ｔ１、Ｔ２（第１、第２の試験端子）を備える。
【００３１】
試験装置１は、ＤＵＴ（Device Under Test）であるダイオードに対して逆回復試験を行う装置である。共通試験端子ＣＭおよび試験端子Ｔ１、Ｔ２は、逆回復試験の対象となるダイオードが設置されるダイオード設置部１ａとなる。また、電源Ｖ１、Ｖ２およびＮＭＯＳトランジスタＱ１〜Ｑ４は、逆回復試験を行うための電流を発生させる電流発生部となる。
【００３２】
さらに、スイッチＳＷ１〜ＳＷ１３は、ダイオードがカソード共通で設置される場合とアノード共通で設置される場合とに応じてスイッチ切替状態を変えて、ダイオードに電流を流すスイッチ群であり、エアースイッチ等のメカニカルスイッチを用いることができる。
【００３３】
なお、コンデンサＣ１〜Ｃ４は例えば、スナバコンデンサである。また、ＮＭＯＳトランジスタＱ１〜Ｑ４のスイッチング動作の指示およびスイッチＳＷ１〜ＳＷ１３のスイッチ切替の指示は、例えば、図示しない上位の制御部によって行われる。
【００３４】
構成要素の接続関係としては、電源Ｖ１の正極端子は、スイッチＳＷ１、ＳＷ２の一端に接続される。スイッチＳＷ１の他端は、ＮＭＯＳトランジスタＱ１のドレイン、ボディダイオードＢＤ１のカソードおよびコンデンサＣ１の一端に接続される。スイッチＳＷ２の他端は、ＮＭＯＳトランジスタＱ２のドレイン、ボディダイオードＢＤ２のカソードおよびコンデンサＣ２の一端に接続される。
【００３５】
ＮＭＯＳトランジスタＱ１のソースは、ボディダイオードＢＤ１のアノード、共通試験端子ＣＭ、インダクタＬ１の一端、スイッチＳＷ１３の一端、スイッチＳＷ４の一端、スイッチＳＷ５の一端、ＮＭＯＳトランジスタＱ２のソース、ボディダイオードＢＤ２のアノード、コンデンサＣ３の一端およびコンデンサＣ４の一端に接続される。
【００３６】
電源Ｖ１の負極端子は、スイッチＳＷ１３の他端およびスイッチＳＷ７の一端およびスイッチＳＷ８の一端に接続される。スイッチＳＷ７の他端は、コンデンサＣ１の他端、スイッチＳＷ３の一端、試験端子Ｔ１、スイッチＳＷ９の一端、ＮＭＯＳトランジスタＱ３のソースおよびボディダイオードＢＤ３のアノードに接続される。
【００３７】
スイッチＳＷ８の他端は、コンデンサＣ２の他端、スイッチＳＷ６の一端、スイッチＳＷ１０の一端、試験端子Ｔ２、ＮＭＯＳトランジスタＱ４のソースおよびボディダイオードＢＤ４のアノードに接続される。インダクタＬ１の他端は、スイッチＳＷ９の他端およびスイッチＳＷ１０の他端に接続される。
【００３８】
電源Ｖ２の正極端子は、スイッチＳＷ１１の一端およびスイッチＳＷ１２の一端に接続される。スイッチＳＷ１１の他端は、ＮＭＯＳトランジスタＱ３のドレイン、ボディダイオードＢＤ３のカソードおよびコンデンサＣ４の他端に接続される。スイッチＳＷ１２の他端は、ＮＭＯＳトランジスタＱ４のドレイン、ボディダイオードＢＤ４のカソードおよびコンデンサＣ３の他端に接続される。
【００３９】
電源Ｖ２の負極端子は、スイッチＳＷ３の他端、スイッチＳＷ４の他端、スイッチＳＷ５の他端、スイッチＳＷ６の他端に接続される。ゲートドライバＤｒ１〜Ｄｒ４は、ＮＭＯＳトランジスタＱ１〜Ｑ４のゲートそれぞれに接続される。
【００４０】
＜試験装置１のカソード共通２ｉｎ１モジュールを対象としての使用＞
次に試験装置１をカソード共通２ｉｎ１モジュールを対象として使用して逆回復試験を行う場合について説明する。
【００４１】
図２は試験装置をカソード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。図２では、スイッチＳＷ１〜ＳＷ１３は、ダイオードＤ１（第１のダイオード）に対して逆回復試験を行う場合のスイッチ切替状態を示している。
【００４２】
カソード共通２ｉｎ１モジュールのダイオードＤ１に対して逆回復試験を行う場合、共通試験端子ＣＭにダイオードＤ１のカソードが接続し、試験端子Ｔ１にダイオードＤ１のアノードが接続されるように、ダイオードＤ１が組み込まれる。
【００４３】
また、カソード共通２ｉｎ１モジュールのダイオードＤ２（第２のダイオード）に対して逆回復試験を行う場合、共通試験端子ＣＭにダイオードＤ２のカソードが接続し、試験端子Ｔ２にダイオードＤ２のアノードが接続されるように、ダイオードＤ２が組み込まれる。
【００４４】
（ダイオードＤ１の逆回復試験）
ダイオードＤ１の逆回復試験時において、スイッチＳＷ１、ＳＷ３、ＳＷ７、ＳＷ９、ＳＷ１１はオンする。また、スイッチＳＷ２、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１３はオフする（第１のスイッチ切替状態）。なお、スイッチＳＷ４、ＳＷ５、ＳＷ１３は、カソード共通２ｉｎ１モジュールの逆回復試験時は常にオフとする。
【００４５】
このようなスイッチ切替状態において、ゲートドライバＤｒ１からＮＭＯＳトランジスタＱ１のゲートに駆動パルスを送信してＮＭＯＳトランジスタＱ１をオンする。このとき、電源Ｖ１の正極端子、スイッチＳＷ１、ＮＭＯＳトランジスタＱ１、インダクタＬ１、スイッチＳＷ９、スイッチＳＷ７、電源Ｖ１の負極端子の順のルート（第１のルート）で電流が流れる。
【００４６】
その後、ゲートドライバＤｒ１からの駆動パルスの送信を停止してＮＭＯＳトランジスタＱ１をオフさせると、インダクタＬ１に蓄積されていたエネルギによって、スイッチＳＷ９、ダイオードＤ１、インダクタＬ１へのルート（第２のルート）で回生電流が流れる。
【００４７】
そして、この回生電流が流れている間にＮＭＯＳトランジスタＱ１を再度オンすると、電流の流れが、電源Ｖ１の正極端子、スイッチＳＷ１、ＮＭＯＳトランジスタＱ１、インダクタＬ１、スイッチＳＷ９、スイッチＳＷ７、電源Ｖ１の負極端子の順のルートとなり、ダイオードＤ１に流れていた電流が途切れることにより、ダイオードＤ１において逆回復が発生する。このような制御によってダイオードＤ１を逆回復動作させた状態で、例えば、逆回復時のピーク電流、逆回復時間、損失等のパラメータの測定が行われる。
【００４８】
なお、上記のような回路動作において、電源Ｖ２から電圧（例えば、５Ｖ）を発生させることにより、スイッチＳＷ１１、スイッチＳＷ３を介して、ＮＭＯＳトランジスタＱ３のドレイン・ソース間に電位差が発生するため、回生電流はＮＭＯＳトランジスタＱ３のボディダイオードＢＤ３には流れない。
【００４９】
図３はループインダクタンスの最小化および回生電流の流れを説明するための図である。ダイオードＤ１、ＮＭＯＳトランジスタＱ１およびコンデンサＣ１を通るループｒｐ１には、スイッチが無いため、ループインダクタンスを最小化することができる。また、回生電流はボディダイオードＢＤ３には流れずルートｒ１を流れるので、インダクタＬ１から発生した回生電流をすべてダイオードＤ１に流すことができる。
【００５０】
図４は試験装置をカソード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。図４では、スイッチＳＷ１〜ＳＷ１３は、ダイオードＤ２に対して逆回復試験を行う場合のスイッチ切替状態を示している。
【００５１】
（ダイオードＤ２の逆回復試験）
ダイオードＤ２の逆回復試験時において、スイッチＳＷ２、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２はオンする。また、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１１、ＳＷ１３はオフする（第２のスイッチ切替状態）。
【００５２】
このようなスイッチ切替状態において、ゲートドライバＤｒ２からＮＭＯＳトランジスタＱ２のゲートに駆動パルスを送信してＮＭＯＳトランジスタＱ２をオンする。このとき、電源Ｖ１の正極端子、スイッチＳＷ２、ＮＭＯＳトランジスタＱ２、インダクタＬ１、スイッチＳＷ１０、スイッチＳＷ８、電源Ｖ１の負極端子の順のルート（第３のルート）で電流が流れる。
【００５３】
その後、ゲートドライバＤｒ２からの駆動パルスの送信を停止してＮＭＯＳトランジスタＱ２をオフさせると、インダクタＬ１に蓄積されていたエネルギによって、スイッチＳＷ１０、ダイオードＤ１、インダクタＬ１へのルート（第４のルート）で回生電流が流れる。
【００５４】
そして、この回生電流が流れている間にＮＭＯＳトランジスタＱ２を再度オンすると、電流の流れが、電源Ｖ１の正極端子、スイッチＳＷ２、ＮＭＯＳトランジスタＱ２、インダクタＬ１、スイッチＳＷ１０、スイッチＳＷ８、電源Ｖ１の負極端子のルートとなり、ダイオードＤ２に流れていた電流が途切れることにより、ダイオードＤ２において逆回復が発生する。このような制御によってダイオードＤ２を逆回復動作させた状態で、例えば、逆回復時のピーク電流、逆回復時間、損失等のパラメータの測定が行われる。
【００５５】
なお、上記のような回路動作において、電源Ｖ２から電圧を発生させることにより、スイッチＳＷ１２、スイッチＳＷ６を介して、ＮＭＯＳトランジスタＱ４のドレイン・ソース間に電位差が発生するため、回生電流はＮＭＯＳトランジスタＱ４のボディダイオードＢＤ４には流れない。
【００５６】
図５はループインダクタンスの最小化および回生電流の流れを説明するための図である。ダイオードＤ２、ＮＭＯＳトランジスタＱ２およびコンデンサＣ２を通るループｒｐ２には、スイッチが無いため、ループインダクタンスを最小化することができる。また、回生電流はボディダイオードＢＤ４には流れずルートｒ２を流れるので、インダクタＬ１から発生した回生電流をすべてダイオードＤ２に流すことができる。
【００５７】
＜試験装置１のアノード共通２ｉｎ１モジュールを対象としての使用＞
次に試験装置１をアノード共通２ｉｎ１モジュールを対象として使用して逆回復試験を行う場合について説明する。
【００５８】
図６は試験装置をアノード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。図６では、スイッチＳＷ１〜ＳＷ１３は、ダイオードＤ１に対して逆回復試験を行う場合のスイッチ切替状態を示している。
【００５９】
アノード共通２ｉｎ１モジュールのダイオードＤ１に対して逆回復試験を行う場合、共通試験端子ＣＭにダイオードＤ１のアノードが接続し、試験端子Ｔ１にダイオードＤ１のカソードが接続されるように、ダイオードＤ１が組み込まれる。
【００６０】
また、アノード共通２ｉｎ１モジュールのダイオードＤ２に対して逆回復試験を行う場合、共通試験端子ＣＭにダイオードＤ２のアノードが接続し、試験端子Ｔ２にダイオードＤ２のカソードが接続されるように、ダイオードＤ２が組み込まれる。
【００６１】
（ダイオードＤ１の逆回復試験）
ダイオードＤ１の逆回復試験時において、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ７、ＳＷ９、ＳＷ１１、ＳＷ１３はオンする。また、スイッチＳＷ３、ＳＷ５、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２はオフする（第３のスイッチ切替状態）。なお、スイッチＳＷ３、ＳＷ６は、アノード共通２ｉｎ１モジュールの逆回復試験時は常にオフとする。
【００６２】
このようなスイッチ切替状態において、ゲートドライバＤｒ３からＮＭＯＳトランジスタＱ３のゲートに駆動パルスを送信してＮＭＯＳトランジスタＱ３をオンする。このとき、電源Ｖ２の正極端子、スイッチＳＷ１１、ＮＭＯＳトランジスタＱ３、スイッチＳＷ９、インダクタＬ１、スイッチＳＷ４、電源Ｖ２の負極端子の順のルート（第５のルート）で電流が流れる。
【００６３】
その後、ゲートドライバＤｒ３からの駆動パルスの送信を停止してＮＭＯＳトランジスタＱ３をオフすると、インダクタＬ１に蓄積されていたエネルギにより、ダイオードＤ１、スイッチＳＷ９、インダクタＬ１へのルート（第６のルート）で回生電流が流れる。
【００６４】
そして、この回生電流が流れている間にＮＭＯＳトランジスタＱ３を再度オンすると、電流の流れが、電源Ｖ２の正極端子、スイッチＳＷ１１、ＮＭＯＳトランジスタＱ３、スイッチＳＷ９、インダクタＬ１、スイッチＳＷ４、電源Ｖ２の負極端子のルートとなり、ダイオードＤ１に流れていた電流が途切れることにより、ダイオードＤ１において逆回復が発生する。このような制御によってダイオードＤ１を逆回復動作させた状態で、例えば、逆回復時のピーク電流、逆回復時間、損失等のパラメータの測定が行われる。
【００６５】
なお、上記のような回路動作において、電源Ｖ１から電圧（例えば、５Ｖ）を発生させることにより、スイッチＳＷ１、ＳＷ１３を介して、ＮＭＯＳトランジスタＱ１のドレイン・ソース間に電位差が発生するため、回生電流はＮＭＯＳトランジスタＱ１のボディダイオードＢＤ１には流れない。また、スイッチＳＷ２、ＳＷ１３を介して、ＮＭＯＳトランジスタＱ２のドレイン・ソース間に電位差が発生するため、回生電流はＮＭＯＳトランジスタＱ２のボディダイオードＢＤ２には流れない。
【００６６】
図７はループインダクタンスの最小化および回生電流の流れを説明するための図である。ダイオードＤ１、ＮＭＯＳトランジスタＱ３およびコンデンサＣ４を通るループｒｐ３には、スイッチが無いため、ループインダクタンスを最小化することができる。また、回生電流はボディダイオードＢＤ１、ＢＤ２には流れずルートｒ３を流れるので、インダクタＬ１から発生した回生電流をすべてダイオードＤ１に流すことができる。
【００６７】
図８は試験装置をアノード共通２ｉｎ１モジュールを対象として使用する場合の構成の一例を示す図である。図８では、スイッチＳＷ１〜ＳＷ１３は、ダイオードＤ２に対して逆回復試験を行う場合のスイッチ切替状態を示している。
【００６８】
（ダイオードＤ２の逆回復試験）
ダイオードＤ２の逆回復試験時において、スイッチＳＷ２、ＳＷ５、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１３はオンする。また、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６、ＳＷ７、ＳＷ９、ＳＷ１１はオフする。
【００６９】
このようなスイッチ切替状態において、ゲートドライバＤｒ４からＮＭＯＳトランジスタＱ４のゲートに駆動パルスを送信してＮＭＯＳトランジスタＱ４をオンする。このとき、電源Ｖ２の正極端子、スイッチＳＷ１２、ＮＭＯＳトランジスタＱ４、スイッチＳＷ１０、インダクタＬ１、スイッチＳＷ５、電源Ｖ２の負極端子の順のルート（第７のルート）で電流が流れる。
【００７０】
その後、ゲートドライバＤｒ４からの駆動パルスの送信を停止してＮＭＯＳトランジスタＱ４をオフすると、インダクタＬ１に蓄積されていたエネルギにより、ダイオードＤ２、スイッチＳＷ１０、インダクタＬ１へのルート（第８のルート）で回生電流が流れる。
【００７１】
そして、この回生電流が流れている間にＮＭＯＳトランジスタＱ４を再度オンすると、電流の流れが、電源Ｖ２の正極端子、スイッチＳＷ１２、ＮＭＯＳトランジスタＱ４、スイッチＳＷ１０、インダクタＬ１、スイッチＳＷ５、電源Ｖ２の負極端子のルートとなり、ダイオードＤ２に流れていた電流が途切れることにより、ダイオードＤ２において逆回復が発生する。このような制御によってダイオードＤ２を逆回復動作させた状態で、例えば、逆回復時のピーク電流、逆回復時間、損失等のパラメータの測定が行われる。
【００７２】
なお、上記のような回路動作において、電源Ｖ１から電圧を発生させることにより、スイッチＳＷ２、ＳＷ１３を介して、ＮＭＯＳトランジスタＱ２のドレイン・ソース間に電位差が発生するため、電流はＮＭＯＳトランジスタＱ２のボディダイオードＢＤ２には流れない。
【００７３】
図９はループインダクタンスの最小化および回生電流の流れを説明するための図である。ダイオードＤ２、ＮＭＯＳトランジスタＱ４およびコンデンサＣ３を通るループｒｐ４には、スイッチが無いため、ループインダクタンスを最小化することができる。また、回生電流はボディダイオードＢＤ２には流れずルートｒ４を流れるので、インダクタＬ１から発生した回生電流をすべてダイオードＤ２に流すことができる。
【００７４】
上記に示したように、本考案によれば、１台の試験装置１でカソード共通２ｉｎ１モジュールおよびアノード共通２ｉｎ１モジュールの逆回復試験を行うことができるので、カソード共通とアノード共通とで別々の逆回復試験装置を用いることが不要になる。このため、逆回復試験装置の段取り替えを逐一行う作業が不要となり、逆回復試験の試験効率さらには生産効率を向上させることが可能になる。
【００７５】
また、上述の特許文献１の技術では、ＤＵＴ、スイッチング素子およびスナバコンデンサから構成されるループにスイッチを設ける必要があるため、ループインダクタンスが増加してしまい、所望の電流変化率（ｄｉ／ｄｔ）を得ることが困難である。
【００７６】
これに対し、本考案の試験装置１では、ダイオードＤ１、Ｄ２、スイッチング素子Ｑ１〜Ｑ４およびコンデンサＣ１〜Ｃ４からなるループの外側にスイッチＳＷ１〜ＳＷ１３を配置することができるので、ｄｉ／ｄｔを低下させることなく精度よく逆回復試験を行うことが可能になる。
【００７７】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【００７８】
１  試験装置
１ａ  ダイオード設置部
Ｑ１〜Ｑ４  ＮＭＯＳトランジスタ（スイッチング素子）
Ｄ１、Ｄ２  ダイオード
ＢＤ１〜ＢＤ４  ボディダイオード
ＳＷ１〜ＳＷ１３  スイッチ
Ｌ１  インダクタ
Ｃ１〜Ｃ４  コンデンサ
Ｖ１、Ｖ２  電源
Ｄｒ１〜Ｄｒ４  ゲートドライバ
ＣＭ  共通試験端子
Ｔ１、Ｔ２  試験端子
【図１】
0003235473.tif 000003
【図２】
0003235473.tif 000004
【図３】
0003235473.tif 000005
【図４】
0003235473.tif 000006
【図５】
0003235473.tif 000007
【図６】
0003235473.tif 000008
【図７】
0003235473.tif 000009
【図８】
0003235473.tif 000010
【図９】
0003235473.tif 000011
【図１０】
0003235473.tif 000012
【図１１】
0003235473.tif 000013