【事件の表示】
　特許第５７１３５４６号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。
【結　論】
　特許第５７１３５４６号の請求項１ないし８に係る特許を取り消す。
【理　由】
第１　手続の経緯
　
　特許第５７１３５４６号（以下「本件特許」という。）の請求項１ないし８に係る特許についての出願（特願２００９−１９５３２３号）は，特許法第４１条に基づく優先権主張（優先権主張：平成２０年９月８日，優先権主張の基礎となる出願：特願２００８−２２９５５６号）を伴い，平成２１年８月２６日に特許出願され，平成２７年２月６日付けで特許査定され，平成２７年３月２０日付けで特許権の設定登録がされた。
　そして，平成２７年９月９日に特許異議申立人増田優子により請求項１ないし８に対して特許異議の申立てがされ，その後の手続の経緯は，以下のとおりである。 
　　平成２８年　３月２３日　取消理由通知
　　平成２８年　５月２３日　意見書提出（特許権者） 
　　　　　　　〃　　　　　　訂正請求書提出（特許権者）
　　平成２８年　７月２２日　意見書提出（特許異議申立人）
　　平成２８年　８月２３日　取消理由通知（決定の予告）
　　平成２８年１０月２１日　意見書提出（特許権者） 
　　　　　　　〃　　　　　　訂正請求書提出（特許権者）
　　平成２８年１１月２９日　訂正拒絶理由通知
　　平成２８年１２月２７日　意見書提出（特許権者） 
　
　
第２　訂正の適否
　
１　訂正の内容
　特許権者が平成２８年１０月２１日に提出した訂正請求書（以下「本件訂正請求書」という。また，「本件訂正請求書」による訂正を，以下「本件訂正」という。）における請求の趣旨は，特許第５７１３５４６号（以下「本件特許」という。）の明細書を，請求書に添付した訂正明細書のとおり，一群の請求項１ないし７について，及び請求項８について，それぞれ訂正することを求めるものであり，前者についての訂正における，請求項１と当該請求項を引用する請求項２ないし７の訂正（訂正事項１）及び本件特許明細書の訂正（訂正事項８）の内容，並びに後者についての訂正における，請求項８の訂正（訂正事項９）及び本件特許明細書の訂正（訂正事項１０）の内容は，本件訂正請求書によれば，それぞれ次のとおりである。（当審注．訂正箇所に下線を付した。） 
　・訂正事項１
　特許請求の範囲の請求項１に「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の表層に所定間隔を有して並置された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極と，を備え，前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する，半導体装置。」とあるのを，「第１導電型の
ＳｉＣ
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
し，かつ，前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる
　・訂正事項８
　願書に添付した明細書の段落【０００７】に「本発明における半導体装置は，第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の表層に所定間隔を有して並置された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極と，を備え，前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する。」とあるのを，「本発明における半導体装置は，第１導電型の
ＳｉＣ
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
し，かつ，前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる
　・訂正事項９
　特許請求の範囲の請求項８に「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の少なくとも周辺部の表層に形成された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極と，を備え，前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する，半導体装置。」とあるのを，
「第１導電型の
ＳｉＣ
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
し，かつ，前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる
　・訂正事項１０
　願書に添付した明細書の段落【０００８】に「また本発明における半導体装置は，第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の少なくとも周辺部の表層に形成された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極と，を備え，前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する。」とあるのを，「また本発明における半導体装置は，第１導電型の
ＳｉＣ
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
ＳｉＣドリフト
ＳｉＣ
し，かつ，前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる
　
２　訂正の適否について
　上記訂正事項１，及び８ないし１０それぞれによる訂正が，本件特許の願書に添付した明細書（以下「本件特許明細書」という。），特許請求の範囲又は図面（以下，これらをまとめて「本件特許明細書等」という。）に記載した事項の範囲内においてしたものといえるか否かについて検討する。 
（１）本件特許明細書等の記載について
　ア　本件特許明細書等の記載内容
　本件特許明細書等には，以下の記載がある。（当審注．下線は当審で付した。以下同じ。）
（ア）「【技術分野】
【０００１】
　
本発明は，ショットキ障壁ダイオードとｐｉｎダイオードとを並列に構成した半導体装置に関し，特に炭化珪素（ＳｉＣ）をはじめとするワイドギャップ半導体素子を用いた半導体装置に関する
・・・
【背景技術】
【０００２】
　炭化珪素（ＳｉＣ）半導体をはじめとするワイドギャップ半導体において，
ダイオードとしてショットキ障壁ダイオード，ｐｉｎダイオード
両者を並列にしたＪＢＳ（Junction Barrier Schottky）ダイオード
・・・
【発明の概要】
【発明が解決しようとする課題】
【０００４】
　しかしながら，上述したダイオードなどの半導体素子を用いた半導体装置では，順方向特性の特に高い電流密度域においては，素子の動作電圧を下げることができない，あるいは大電流を素子に流すことができないという問題があった。
【０００５】
　以下に上述した問題を詳しく説明する。
一般的なＪＢＳダイオードでは，ｐｉｎダイオード部分の素子領域幅は概ね４μｍとされている。しかし，この素子領域幅では，ｐｉｎダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもｎ型ドリフト層の電位が十分には上昇しないために，ｐｉｎダイオード部の電流が立ち上がらない。そのため
大電流域での素子の動作電圧を下げることができない。あるいは大電流を素子に流すことができない
【０００６】
　そこで
本発明はかかる問題を解決するためになされたものであり
広い電流密度範囲で，動作電圧の小さい半導体装置を得ることを目的とする
（イ）「【発明を実施するための形態】
【００１２】
　＜実施の形態１＞
　図１は，本発明の実施の形態１における炭化珪素半導体素子を用いた半導体装置１０の構成を示す断面図である。
半導体装置１０は，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成された耐圧を保持するためのｎ型ＳｉＣドリフト層（半導体層）２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域（第１の半導体領域）３，４と，ｎ型ＳｉＣドリフト層２およびｐ型ＳｉＣ領域３，４上に形成されたアノード電極（第１の電極）５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極（第２の電極）６と，を備える
ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，ｐ型ＳｉＣ領域３，４，アノード電極５およびカソード電極６は，ＪＢＳダイオード素子
を構成する
【００１３】
　ｎ型ＳｉＣドリフト層２は，ｎ型ＳｉＣ基板１上に，ｎ型ＳｉＣ基板１よりも低いドーピング濃度でエピタキシャル成長により形成される。
ｎ型ＳｉＣドリフト層２は，膜厚が３〜１５０μｍ程度，ドーピング濃度が０．５〜１５×１０
１５
／ｃｍ
３
程度である
【００１４】
　内部ｐ型ＳｉＣ領域３（３ａ，３ｂ，３ｃ，３ｄ・・・）は，ｎ型ＳｉＣドリフト層２中にイオン注入工程および活性化熱処理工程によって選択的に形成される。
内部ｐ型ＳｉＣ領域３は，膜厚が０．５〜２μｍ程度，ドーピング濃度が１〜１００×１０
１７
／ｃｍ
３
程度である
【００１５】
　アノード電極５は，ｎ型ＳｉＣドリフト層２に対してはショットキ接触であり，内部ｐ型ＳｉＣ領域３に対してはオーミック電極として機能する。オーミック電極として機能するためには，接触抵抗値として１０−３Ωｃｍ２以下とすればよく，アノード電極５の内部ｐ型ＳｉＣ領域３との接触抵抗値を１０−３Ωｃｍ２以下とすることによって，ｐｉｎダイオード部に電流が流れる際の接触部の影響によるオン電圧の上昇を小さくすることができる。アノード電極５の内部ｐ型ＳｉＣ領域３との接触抵抗値は，さらに望ましくは１０−４Ωｃｍ２以下であり，１０−４Ωｃｍ２以下であれば，接触部の影響によるオン電圧上昇はほとんど無視できる。そのため，アノード電極５は，１種類の金属層構造の電極に限らず，ｎ型ＳｉＣドリフト層２との接触部と内部ｐ型ＳｉＣ領域３との接触部とで異なった材料であってもよい。なお，終端部ｐ型ＳｉＣ領域４に対しては，アノード電極５はショットキ接触でもオーミック電極でもよく，ｎ型ＳｉＣドリフト層２との接触部や内部ｐ型ＳｉＣ領域３との接触部と同じ材料であってもよいし，異なった材料を用いてもよい。
【００１６】
　
アノード電極５が内部ｐ型ＳｉＣ領域３と接触している部分の長さ７をｐｉｎダイオード領域幅Ｗｐ
とする。領域幅の値はｎ型ＳｉＣドリフト層２のドーピング濃度に依存するが，これについては以下に説明する
【００１７】
　図１は，半導体装置１０の断面図であって，この断面の１周期（２つの一点鎖線で挟まれた領域に相当）が一方向に伸びる櫛形の素子構造であってもよいし，この断面の一周期を多角形とする素子構造であってもよい。図１に示す断面図では，内部ｐ型ＳｉＣ領域３および終端部ｐ型ＳｉＣ領域４は，それぞれ複数個が備えられているように見えるが，立体的には，紙面の上方向であるｎ型ＳｉＣ基板１の厚み方向一方側から見て，櫛形または多角形で基本構成が繰り返される素子構造となる。したがって，立体的には，少なくとも終端部ｐ型ＳｉＣ領域４は，１つのものであり，多くの場合，内部ｐ型ＳｉＣ領域３とも接続されて，１つのｐ型ＳｉＣ領域となる。
【００１８】
　次に，
図２は，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０
１５
／ｃｍ
３
のときの順方向の電流・電圧特性について，素子領域幅（ここでは，ｐｉｎダイオード領域幅Ｗｐとショットキ障壁ダイオード領域幅Ｗｓとを同じとする）による変化をデバイスシミュレーションから計算した結果を示す図である
【００１９】
　図２に示すように，ショットキ障壁ダイオードの場合，電圧印加にほぼ比例して電流が増加する。また，
ｐｉｎダイオードの場合，禁制帯幅相当の電圧の印加で電流が立ち上がる
【００２０】
　一方，
ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がっている
素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ，素子領域幅Ｗｐが５０μｍでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないことがわかる
【００２１】
　図３は，本実施の形態における半導体装置１０のバンド構造の電圧印加による変化を示す図である。図３を参照して，図２で示した半導体装置１０の電流・電圧特性について説明する。各図において，左端がアノード電極５側で，右端がカソード電極６側である。図３（ａ）は，内部ｐ型ＳｉＣ領域３が選択的ではなく素子領域全体に形成されたｐｉｎダイオードの場合を示した図である。また，図３（ｂ）は，内部ｐ型ＳｉＣ領域３が素子領域に全く形成されないショットキ障壁ダイオードの場合を示した図である。一方，図３（ｃ），図３（ｄ）は，ＪＢＣダイオード構造の場合を示しており，図３（ｃ）は素子領域幅Ｗｐが５０μｍの場合，図３（ｄ）は素子領域幅Ｗｐが１５０μｍの場合を示した図である。
【００２２】
　図３（ａ）に示すｐｉｎダイオード単体の場合と，図３（ｂ）に示すショットキ障壁ダイオード単体の場合については，太線で示す順方向電圧を印加した場合には，細線で示す電圧を印加していない０Ｖの場合と比べてバンドが持ち上がり，電子が図の左側へ流れることができ，アノードからカソードへ順方向電流が流れる。
【００２３】
　図３（ｃ）に示すＪＢＳ構造の場合は，ショットキ障壁ダイオード部（以下「ショットキ部」という場合がある）では順方向電圧印加時にバンドが十分に持ち上がるが，ｐｉｎダイオード部ではバンドが十分に持ち上がらないため，電流はショットキ部の電流が主になることがわかる。一方，図３（ｄ）に示すＪＢＳ構造の場合は，順方向電圧印加時にｐｉｎダイオード部のバンドも十分に持ち上がり，ショットキ部だけでなくｐｉｎダイオード部にも電流が流れるため，ショットキ部のみの電流となる図３（ｃ）と比べて電流が立ち上がることがわかる。
【００２４】
　このように，
電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要である
図４は，折れ曲がり無く電流が立ち上がる場合における，素子領域幅Ｗｐ（μｍ），ｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ
−３
）の関係をデバイスシミュレーションから計算した結果を示す図である。図中の直線は下記式（１）となる。すなわち，下記式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することで，高い電流密度領域における動作電圧を下げることが可能となる
【００２５】
【数１】
　　　　
Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５　・・・（１）
【００２６】
　
従って，ｎ型ＳｉＣドリフト層２のドーピング濃度が４×１０
１５
／ｃｍ
３
ではｐｉｎダイオード部素子領域幅Ｗｐとして１００μｍ，２×１０
１５
／ｃｍ
３
では１５０μｍ，１×１０
１５
／ｃｍ
３
では２００μｍとすることによって，高い電流密度領域における動作電圧を下げることが可能となり，より大きな電流を流すことができる
【００２７】
　なお，素子領域幅Ｗｐとしては，式（１）で示された値よりも大きな値であればよいが，一方で素子領域幅Ｗｐの増加は，ショットキ部での電流が主となる低電圧域において，電流・電圧特性の微分抵抗が僅かではあるが上昇することになる。従って，低電圧での動作をある程度重視する場合にはあまり大きな値とすることは得策ではなく，式（１）で示された値の１．５倍程度，すなわち下記式（２）までの範囲に抑えておくことが好ましい。
【００２８】
【数２】
　　　　Ｗｐ＝−１０８×ｌｎ（Ｎ）＋４０２７．５　・・・（２）
【００２９】
　以上より，
本実施の形態における半導体装置１０によれば，ｎ型ＳｉＣドリフト層２と選択的に設けられた内部ｐ型ＳｉＣ領域３とからなるｐｉｎダイオード部の幅であるｐｉｎダイオード領域幅Ｗｐを十分大きくしておくことにより，半導体材料の禁制帯幅に相当する電圧が印加されたときにｎ型ＳｉＣドリフト層２の電位が十分に上昇し，ｐｉｎダイオード部の電流が立ち上がることになる。これにより
広い電流密度範囲で，より動作電圧の小さい半導体装置を実現することができる
【００３０】
　また，本実施の形態における半導体装置１０は，上述したように広い電流密度範囲で動作電圧を下げることを可能にするため，エネルギー消費量削減の効果も有する。」
（ウ）「【００７３】
　＜実施の形態７＞
　図１３は，本発明の実施の形態７における炭化珪素半導体素子を用いた半導体装置７０の構成を示す断面図である。本実施の形態の半導体装置７０は，実施の形態１の半導体装置１０と構成が類似しているので，異なる部分についてのみ説明し，対応する部分については同一の参照符を付して，共通する説明を省略する。
【００７４】
　
本実施の形態の半導体装置７０が前述の実施の形態１の半導体装置１０と異なる点は，本実施の形態の半導体装置７０では，終端構造として素子の周辺部に形成される終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔが，下記式（３）の値よりも大きな値に設定される点と，終端部ｐ型ＳｉＣ領域４に対して，アノード電極５がオーミック接触される点である
【００７５】
【数３】
　　　　
Ｗｐｔ＝−７２×ｌｎ（Ｎ）＋２６８５　・・・（３）
【００７６】
　
終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔは，ｎ型ＳｉＣドリフト層２の終端部ｐ型ＳｉＣ領域４が形成されている部分の長さ１３である
【００７７】
　
本実施の形態の半導体装置７０では
終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔを，式（３）の値よりも大きな領域幅に設定する
【００７８】
　このように
終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔを，式（３）の値よりも大きな値にすることによって，半導体材料の禁制帯幅に相当する電圧が印加されたときに，ｎ型ＳｉＣドリフト層２の電位が十分に上昇し，終端部ｐ型ＳｉＣ領域４とｎ型ＳｉＣドリフト層２とからなるｐｉｎダイオード部の電流が立ち上がることになる。これによって
広い電流密度範囲で，より動作電圧の小さい半導体装置７０を実現することができる
【００７９】
　また本実施の形態では，終端部ｐ型ＳｉＣ領域４とアノード電極５とがオーミック接触となるので，スイッチング素子と組み合わせた回路でスイッチをオン，オフさせたときの高速動作に影響がある。具体的には，終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔが式（３）の値よりも大きいので，より小さい電圧で電流が流れることができ，高速スイッチングなどにも有効となる。
【００８０】
　図１４は，本発明の実施の形態７の変形例における炭化珪素半導体素子を用いた半導体装置７１の構成を示す断面図である。
前述の終端部ｐ型ＳｉＣ領域４の構成は
図１４に示す半導体装置７１のように，内部ｐ型ＳｉＣ領域３が存在しないショットキ障壁ダイオードの場合にも適用することができる
【００８１】
　
このように終端部ｐ型ＳｉＣ領域４の幅Ｗｐｔを式（３）の値よりも大きい値に設定することによって，図１３に示す内部ｐ型ＳｉＣ領域３が存在する場合と同様に，半導体材料の禁制帯幅に相当する電圧が印加されたときに，ｎ型ＳｉＣドリフト層２の電位が十分に上昇し，終端部ｐ型ＳｉＣ領域４とｎ型ＳｉＣドリフト層２とからなるｐｉｎダイオード部の電流が立ち上がることになる。これによって
広い電流密度範囲で，より動作電圧の小さい半導体装置７１を実現することができる
【００８２】
　ｐｉｎダイオード部は，図１４に示すように終端部のみに設けられてもよいが，ｐｉｎダイオード部が終端部だけでは，ｐｉｎダイオード部として動作する面積が限られるので，素子の用途によっては，図１３に示すように，内部ｐ型ＳｉＣ領域３を設けて，素子の内部にもｐｉｎダイオード部を形成することが好ましい。つまり，内部ｐ型ＳｉＣ領域３を設けるか否かは，素子をどのような電流密度で使用するか応じて，適宜選択すればよい。たとえば，ショットキ障壁ダイオード部を流れる比較的低い電流密度での使用を重視する場合には，終端部ｐ型ＳｉＣ領域４を設けて，その素子領域幅Ｗｐｔを式（３）の値よりも大きい値に設定すればよく，内部ｐ型ＳｉＣ領域３は設けなくてもよい。またｐｉｎダイオード部を流れる比較的高い電流密度での使用を重視する場合には，終端部ｐ型ＳｉＣ領域４とともに，内部ｐ型ＳｉＣ領域３を設けて，その素子領域幅Ｗｐを式（１）の値よりも大きい値に設定すればよい。
【００８３】
　図１３および図１４に示す終端部ｐ型ＳｉＣ領域４の構造は，前述の実施の形態１から６で示した素子部分を有する構成と組み合わせられてもよい。」
　
　イ　本件特許明細書等に記載された事項
（ア）上記ア（ア）より，本件特許明細書等には，本件特許に係る発明は，ショットキ障壁ダイオードとｐｉｎダイオードとを並列に構成した半導体装置であって，特に炭化珪素（ＳｉＣ）をはじめとするワイドギャップ半導体素子を用いた半導体装置に関するもので（【０００１】），ショットキ障壁ダイオードとｐｉｎダイオードを並列にした一般的なＪＢＳダイオードにおいて，ｐｉｎダイオード部分の素子領域幅の素子領域幅では，ｐｉｎダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもｎ型ドリフト層の電位が十分には上昇しないために，ｐｉｎダイオード部の電流が立ち上がらず，大電流域での素子の動作電圧を下げることや，大電流を素子に流すことができなかったので，こうした課題を解決し，広い電流密度範囲で，動作電圧の小さい半導体装置を得ることを目的とする（【０００５】，【０００６】）ことが記載されていると認められる。
（イ）上記ア（イ）より，本件特許明細書等には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域３，４と，ｎ型ＳｉＣドリフト層２及びｐ型ＳｉＣ領域３，４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，ｐ型ＳｉＣ領域３，４，アノード電極５，及びカソード電極６がＪＢＳダイオード素子を構成し，ｎ型ＳｉＣドリフト層２は，ドーピング濃度が０．５〜１５×１０１５／ｃｍ３程度である半導体装置１０（【００１２】，【００１３】，図１）に関し，アノード電極５が内部ｐ型ＳｉＣ領域３と接触している部分の長さであるｐｉｎダイオード領域幅（素子領域幅）をＷｐとし（【００１６】），ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときの順方向の電流・電圧特性について，素子領域幅による変化をデバイスシミュレーションから計算した結果，ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ，素子領域幅Ｗｐが５０μｍでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないこと（【００１８】，【００２０】，図２）が記載されていると認められる。
　さらに，上記ア（イ）より，本件特許明細書等には，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるためには，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要であるとして，折れ曲がりなく電流が立ち上がる場合における，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することで，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がり，高い電流密度領域における動作電圧を下げることが可能となること（【００２４】，【００２５】，図４）が記載されていると認められる。
　そして，上記ア（イ）より，本件特許明細書等には，ｎ型ＳｉＣドリフト層２と選択的に設けられた内部ｐ型ＳｉＣ領域３とからなるｐｉｎダイオード部の幅であるｐｉｎダイオード領域幅Ｗｐを十分大きくしておくことにより，半導体材料の禁制帯幅に相当する電圧が印加されたときにｎ型ＳｉＣドリフト層２の電位が十分に上昇し，ｐｉｎダイオード部の電流が立ち上がり，広い電流密度範囲で，より動作電圧の小さい半導体装置を実現することができる（【００２９】）旨記載されていると認められる。
（ウ）上記ア（ウ）より，本件特許明細書等には，半導体装置７０，７１において，終端構造として素子の周辺部に形成される終端部ｐ型ＳｉＣ領域４の素子領域幅であって，ｎ型ＳｉＣドリフト層２の終端部ｐ型ＳｉＣ領域４が形成されている部分の長さである素子領域幅Ｗｐｔを，式（３）「Ｗｐｔ＝−７２×ｌｎ（Ｎ）＋２６８５」の値よりも大きな値に設定することによって，半導体材料の禁制帯幅に相当する電圧が印加されたときに，ｎ型ＳｉＣドリフト層２の電位が十分に上昇し，アノード電極５がオーミック接触された終端部ｐ型ＳｉＣ領域４とｎ型ＳｉＣドリフト層２とからなるｐｉｎダイオード部の電流が立ち上がり，広い電流密度範囲で，より動作電圧の小さい半導体装置７０，７１を実現することができ，また，高速スイッチングなどにも有効となる（【００７３】ないし【００８１】，図１３，図１４）旨記載されていると認められる。
　
（２）本件訂正が本件特許明細書等に記載された事項の範囲内でしたものか否かについて
　ア　訂正事項１について
（ア）訂正事項１による訂正のうち，訂正事項１による訂正前の請求項１（以下，単に「訂正前の請求項１」という。）における「半導体基板」，「半導体層」及び「第１の半導体領域」を，それぞれ，訂正事項１による訂正後の請求項１（以下，単に「訂正後の請求項１」という。）の「ＳｉＣ基板」，「ＳｉＣドリフト層」及び「第１のＳｉＣ領域」に訂正することは，上記（１）ア（イ）より，本件特許明細書等に記載された事項の範囲内でしたものと認められる。
（イ）次に，訂正事項１による訂正のうち，訂正前の請求項１における「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する，半導体装置。」を，訂正後の請求項１の「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ，前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる，半導体装置。」と訂正することについて検討する。
　ａ　はじめに，訂正事項１による訂正で請求項１に付加された「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言について検討する。
　上記（１）ア（イ）によれば，本件特許明細書には，「・・・また，
ｐｉｎダイオードの場合，禁制帯幅相当の電圧の印加で電流が立ち上がる
ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がっている
素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ
電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要である
　してみれば，上記の文言は，本件特許明細書等に記載されていると認められ，本件特許明細書における上記の記載より，禁制帯幅相当の電圧の印加で，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がることは，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がることであると理解できる。
　そうすると，訂正事項１による訂正で請求項１に付加された「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言は，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことと解される。
　ｂ　次に，訂正後の請求項１における「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」ことについて検討する。
　上記ａより，訂正後の請求項１における「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言は，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し」，かつ，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことを特定したものと解される。
　そして，訂正後の請求項１の記載より，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことは，並列的な関係にあると認められるから，両者の間の因果関係の有無は任意であると解され，訂正後の請求項１に係る発明には，両者の間に因果関係がある場合とない場合の両方が含まれ得ると認められる。
　そうすると，訂正後の請求項１に係る発明には，上記の両者の間に因果関係がなく，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」するとの構成を備え，かつ，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
　ｃ　他方，上記（１）イ（イ）のとおり，本件特許明細書には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域３，４と，ｎ型ＳｉＣドリフト層２及びｐ型ＳｉＣ領域３，４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，ｐ型ＳｉＣ領域３，４，アノード電極５，及びカソード電極６がＪＢＳダイオード素子を構成し，ｎ型ＳｉＣドリフト層２は，ドーピング濃度が０．５〜１５×１０１５／ｃｍ３程度である半導体装置１０（【００１２】，【００１３】，図１）において，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるためには，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要であるとして，折れ曲がりなく電流が立ち上がる場合における，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することで，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がり，高い電流密度領域における動作電圧を下げることが可能となること（【００２４】，【００２５】，図４）が記載されていると認められる。
　そうすると，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことの間には因果関係があり，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められる。
　しかし，本件特許明細書等には，上記の両者の間に因果関係がなく，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」する構成を備え，かつ，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」構成を備える「半導体装置」は記載されておらず，また，当該「半導体装置」は，当該技術分野における技術常識を参酌しても，本件特許明細書等の記載から，当業者に自明であるとは認められない。
　ｄ　上記ｂのとおり，訂正後の請求項１に係る発明には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」するとの構成を備え，かつ，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
　しかし，上記ｃのとおり，上記の「半導体装置」は，本件特許明細書等に記載されておらず，また，当該技術分野における技術常識を参酌しても，本件特許明細書等の記載から自明であるとは認められない。
　そうすると，請求項１に係る発明について，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことが，並列的な関係にあることを特定する，本件訂正における訂正事項１による訂正は，本件特許明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものと認められ，本件特許明細書等に記載した事項の範囲内においてしたものとはいえない。
（ウ）以上から，本件訂正における訂正事項１による訂正は，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合しない。 
　
　イ　訂正事項８について
　訂正事項８は，訂正事項１による訂正に伴い，本件特許明細書の対応する記載を訂正したものであるから，上記アと同様の理由により，本件訂正における訂正事項８による訂正は，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合しない。 
　
　ウ　訂正事項９について
（ア）訂正事項９による訂正のうち，訂正事項９による訂正前の請求項８（以下，単に「訂正前の請求項８」という。）における「半導体基板」，「半導体層」，「第１の半導体領域」及び「終端部半導体領域」を，それぞれ，訂正事項９による訂正後の請求項８（以下，単に「訂正後の請求項８」という。）の「ＳｉＣ基板」，「ＳｉＣドリフト層」，「第１のＳｉＣ領域」及び「終端部ＳｉＣ領域」に訂正することは，上記（１）ア（イ）より，本件特許明細書等に記載された事項の範囲内でしたものと認められる。
（イ）次に，訂正事項９による訂正のうち，訂正前の請求項８における「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する，半導体装置。」を，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ，前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる，半導体装置。」と訂正することについて検討する。
　ａ　はじめに，訂正事項９による訂正で請求項８に付加された「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言について検討する。
　上記（１）ア（イ）によれば，本件特許明細書には，「・・・また，
ｐｉｎダイオードの場合，禁制帯幅相当の電圧の印加で電流が立ち上がる
ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がっている
素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ
電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要である
　また，上記（１）ア（ウ）によれば，本件特許明細書には，「
本実施の形態の半導体装置７０が前述の実施の形態１の半導体装置１０と異なる点は，本実施の形態の半導体装置７０では，終端構造として素子の周辺部に形成される終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔが，下記式（３）の値よりも大きな値に設定される点と，終端部ｐ型ＳｉＣ領域４に対して，アノード電極５がオーミック接触される点である
　してみれば，上記の文言は，本件特許明細書等に記載されていると認められ，本件特許明細書における上記の記載より，禁制帯幅相当の電圧の印加で，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がることは，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がることであると理解できる。
　そうすると，訂正事項９による訂正で請求項８に付加された「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言は，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことと解される。
　ｂ　次に，訂正後の請求項８における「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ，前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」ことについて検討する。
　上記ａより，訂正後の請求項８における「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し，かつ，前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言は，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有し」，かつ，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことを特定したものと解される。
　そして，訂正後の請求項８の記載より，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことは，並列的な関係にあると認められるから，両者の間の因果関係の有無は任意であると解され，訂正後の請求項８に係る発明には，両者の間に因果関係がある場合とない場合の両方が含まれ得ると認められる。
　そうすると，訂正後の請求項８に係る発明には，上記の両者の間に因果関係がなく，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」するとの構成を備え，かつ，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
　ｃ　他方，上記（１）イ（イ）のとおり，本件特許明細書には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域３，４と，ｎ型ＳｉＣドリフト層２及びｐ型ＳｉＣ領域３，４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，ｐ型ＳｉＣ領域３，４，アノード電極５，及びカソード電極６がＪＢＳダイオード素子を構成し，ｎ型ＳｉＣドリフト層２は，ドーピング濃度が０．５〜１５×１０１５／ｃｍ３程度である半導体装置１０（【００１２】，【００１３】，図１）において，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるためには，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要であるとして，折れ曲がりなく電流が立ち上がる場合における，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することで，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がり，高い電流密度領域における動作電圧を下げることが可能となること（【００２４】，【００２５】，図４）が記載されていると認められる。
　そして，上記（１）イ（ウ）のとおり，本件特許明細書には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に，終端構造として素子の周辺部に形成された終端部ｐ型ＳｉＣ領域４と，ｎ型ＳｉＣドリフト層２及び終端部ｐ型ＳｉＣ領域４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，終端部ｐ型ＳｉＣ領域４，アノード電極５，及びカソード電極６がＪＢＳダイオード素子を構成し，ｎ型ＳｉＣドリフト層２は，ドーピング濃度が０．５〜１５×１０１５／ｃｍ３程度である半導体装置７０，７１（【００１２】，【００１３】，【００７３】，【００７４】，【００７８】，図１３，図１４）においても，ｎ型ＳｉＣドリフト層２の終端部ｐ型ＳｉＣ領域４が形成されている部分の長さである，終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔを，式（３）「Ｗｐｔ＝−７２×ｌｎ（Ｎ）＋２６８５」の値よりも大きな値に設定することによって，半導体材料の禁制帯幅に相当する電圧が印加されたときに，ｎ型ＳｉＣドリフト層２の電位が十分に上昇し，終端部ｐ型ＳｉＣ領域４とｎ型ＳｉＣドリフト層２とからなるｐｉｎダイオード部の電流が立ち上がり，広い電流密度範囲で，より動作電圧の小さい半導体装置７０を実現することができ，また，高速スイッチングなどにも有効となる（【００７４】ないし【００８１】，図１３，図１４）旨記載されていると認められる。
　そうすると，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことの間に因果関係があり，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められる。
　しかし，本件特許明細書等には，上記の両者の間に因果関係がなく，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」する構成を備え，かつ，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」構成を備える「半導体装置」は記載されておらず，また，当該「半導体装置」は，当該技術分野における技術常識を参酌しても，本件特許明細書等の記載から，当業者に自明であるとは認められない。
　ｄ　上記ｂのとおり，訂正後の請求項８に係る発明には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，必ずしも「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」とはいえない「半導体装置」において，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」するとの構成を備え，かつ，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
　しかし，上記ｃのとおり，上記の「半導体装置」は，本件特許明細書等に記載されておらず，また，当該技術分野における技術常識を参酌しても，本件特許明細書等の記載から自明であるとは認められない。
　そうすると，請求項８に係る発明に係る発明について，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域のうち，終端構造として前記ＳｉＣドリフト層の周辺部の表層に形成される終端部ＳｉＣ領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記終端部ＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記終端部ＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部ＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことが，並列的な関係にあることを特定する，本件訂正における訂正事項９による訂正は，本件特許明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものと認められ，本件特許明細書等に記載した事項の範囲内においてしたものとはいえない。
（ウ）以上から，本件訂正における訂正事項９による訂正は，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合しない。 
　
　エ　訂正事項１０について
　訂正事項１０は，訂正事項９による訂正に伴い，本件特許明細書の対応する記載を訂正したものであるから，上記アと同様の理由により，本件訂正における訂正事項１０による訂正は，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合しない。 
　
（３）特許権者の主張について
　ア　被請求人は，平成２８年１２月２７日に提出した意見書で，当審は，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２ｘ１ｎ（Ｎ）＋２６８５の関係を有」するとの構成と「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に電流・電圧特性に折れ曲がり（キンク）なしで前記ｐｉｎダイオード部での電流が立ち上がる」との構成の因果関係の有無に基づいて，新規事項追加の該非を判断しているが，新規事項追加は訂正後の特許請求の範囲に記載された構成によって定まる技術的範囲を基準に判断されるべきであり，特許請求の範囲の記載によって特定される構成を離れ構成要素同士の因果関係を基準に判断すべき理由は何ら存在しないと主張する。
　しかし，上記の主張を採用することはできない。その理由は，以下のとおりである。
　当審は，上記（２）ア（イ）ａのとおり，本件特許明細書の記載（【００１９】，【００２０】，【００２４】）より，本件訂正による訂正で請求項１に付加された「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」との文言は，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことと理解できるとしたうえで，上記（２）ア（イ）ｂのとおり，本件訂正により訂正された特許請求の範囲の記載に基づき，訂正後の請求項１の記載より，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することと，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ことは，並列的な関係にあると認められるから，両者の間の因果関係の有無は任意であると解され，訂正後の請求項１に係る発明には，両者の間に因果関係がある場合とない場合の両方が含まれ得ると認定した。
　そして，当審は，上記（２）ア（イ）ｃ及びｄのとおり，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるにとどまり，両者が並列的な関係にあることは，本件特許明細書等には記載されておらず，また，当該技術分野における技術常識を参酌しても，本件特許明細書等の記載から自明であるともいえないから，本件訂正による訂正は，本件特許明細書等に記載した事項の範囲内においてしたものとはいえないと判断した。
　そうすると，上記の認定及び判断が，本件訂正による訂正後の特許請求の範囲の記載に基づくもので，「特許請求の範囲によって特定される構成を離れ構成要素同士の因果関係を基準に判断」したものでないことは明らかであり，特許権者の上記の主張は，当審の判断を正解しないものといわざるを得ない。
　
　イ　特許権者は，上記意見書で，本件明細書に「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」するとの構成と「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に，前記ｐｉｎダイオード部での電流が立ち上がる」という構成とを備えた半導体装置が開示されている点については，当審も認めていると主張する。
　しかし，上記の主張を採用することはできない。すなわち，当審は，上記（２）ア（イ）ｃ及びｄのとおり，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認定しているのであって，単に，両者を備えた半導体装置が開示されていると認定しているのではないことは明らかである。
　
　ウ　特許権者は，上記意見書で，当審は，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められると認定しているが，当該認定と，平成２８年３月２３日付け取消理由通知における，「本件明細書の発明の詳細な説明（特に段落００２４）には，本件の請求項１に記載の関係式を，デバイスシミュレーションから計算した結果から求めた旨の記載がされている。しかしながら，・・・発明の課題とその関係式による特定との実質的な関係を理解することができず，発明の課題の具体的な解決手段を理解することができない」との指摘，及び「本件の請求項１に係る特許は，半導体層の第１の半導体領域と接する領域のドービング濃度が，半導体層のドーピング濃度よりも高い場合を包含しているが，この場合には，禁制帯幅相当の電圧を印加してもｐｉｎダイオード部でのバンドが十分に持ち上がらず，ｐｉｎダイオード部での電流が立ち上がらない場合が含まれている」との指摘とは，明らかに矛盾し，両立し得るものではないと主張する。
　しかし，上記の主張を採用することはできない。その理由は，以下のとおりである。
　上記取消理由通知では，本件特許明細書の発明の詳細な説明が，特許法第３６条第４項第１号に規定する委任省令要件に適合するか否か，すなわち，本件特許明細書の発明の詳細な説明には，本件特許の請求項１ないし８の各請求項に係る発明について，技術上の意義を理解するために必要な事項が記載されているか否かの検討において，本件特許明細書の発明の詳細な説明には，「デバイスシミュレーション」について，その具体的な方法や，ｎ型ＳｉＣドリフト層２のドーピング濃度，及び，ｐｉｎダイオード領域幅Ｗｐとショットキ障壁ダイオード領域幅Ｗｓとを同じとすること以外の具体的な条件についての開示がないため，当業者が明細書及び図面の記載並びに出願時の技術常識を考慮しても，本件特許の請求項１に記載の関係式がどのような条件下においてどのように導かれたか特定できないので，「発明の課題とその関係式による特定との実質的な関係を理解することができず，発明の課題の具体的な解決手段を理解することができない」と説示している。
　また，上記取消理由通知では，本件特許明細書の発明の詳細な説明が，特許法第３６条第６項第１号に規定するサポート要件に適合するか否か，すなわち，特許請求の範囲に記載された発明が，発明の詳細な説明の記載により当業者が当該発明の課題を解決できると認識できる範囲のものであるか否か，また，その記載や示唆がなくとも当業者が出願時の技術常識に照らし当該発明の課題を解決できると認識できる範囲のものであるか否かの検討において，本件特許の請求項１の記載から，本件特許の請求項１に係る発明には，半導体層の第１の半導体領域と接する領域のドービング濃度が，半導体層のドーピング濃度よりも高い場合を包含すると認められるが，「この場合には，禁制帯幅相当の電圧を印加してもｐｉｎダイオード部でのバンドが十分に持ち上がらず，ｐｉｎダイオード部での電流が立ち上がらない場合が含まれているものと認められる」と説示している。
　つまり，上記取消理由通知におけるこれらの説示は，委任省令要件及びサポート要件それぞれの検討において，当該技術分野における技術常識を参酌したうえで，本件特許明細書の発明の詳細な説明の記載から，特許請求の範囲に記載された構成によって，本件特許に係る発明の課題を解決できるとは認められないと判断し，説示したものである。
　他方，上記（２）ア（イ）ｃにおける，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるとの認定は，本件訂正による訂正が，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合するか否か，すなわち，本件訂正が，本件特許明細書等に記載した事項の範囲内においてしたものといえるか否かの検討において，本件特許明細書等に上記の記載があることを認定したものであって，当該認定により，本件特許明細書の発明の詳細な説明の記載から，特許請求の範囲に記載された構成によって，本件特許に係る発明の課題を解決することができると判断し，説示したのではない。
　そうすると，上記取消理由通知における指摘と本件訂正の適否の検討における認定とが矛盾するとの特許権者の上記主張は，上記取消理由通知における，委任省令要件及びサポート要件についての判断と，本件訂正の適否の検討における，本件特許明細書等に記載された事項の認定とを混同したものといわざるを得ない。
　
　エ　特許権者は，上記意見書で，本件明細書には「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×１ｎ（Ｎ）＋２６８５の関係を有」することで「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「前記ｐｉｎダイオード部での電流が立ち上がる」ようにした構成要素同士に因果関係のある「半導体装置」しか開示されていないことを理由に本件訂正事項１が新規事項追加に該当すると言うのであれば，訂正前（登録時）の特許発明１について，平成２８年３月２３日付の取消理由通知書において「発明の課題の具体的な解決手段を理解することができない」ことおよび「禁制帯幅相当の電圧を印加してもｐｉｎダイオード部でのバンドが十分に持ち上がらず，ｐｉｎダイオードでの電流が立ち上がらない場合が含まれている」を根拠に指摘した特許法第３６条第４項第１号および特許法第３６条第６項第１号の取消理由は解消されているものと思料されると主張する。
　しかし，上記の主張を採用することはできない。すなわち，上記ウのとおり，上記（２）ア（イ）ｃにおける，本件特許明細書等には，「前記ＳｉＣドリフト層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１のＳｉＣ領域の幅Ｗｐ（μｍ）と前記ＳｉＣドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有」することで，「前記第１のＳｉＣ領域と前記第１の電極とによってｐｉｎダイオード部が構成され，前記第１のＳｉＣ領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第１のＳｉＣ領域に印加された際に」，「電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるとの認定は，本件訂正による訂正が，本件特許明細書等に記載した事項の範囲内においてしたものとはいえるか否かの検討において，本件特許明細書等に上記の記載があることを認定したものであって，当該認定により，本件特許明細書の発明の詳細な説明の記載から，特許請求の範囲に記載された構成によって，本件特許に係る発明の課題を解決することができると判断し，説示したのではないから，上記の認定により，直ちに，特許法第３６条第４項第１号および特許法第３６条第６項第１号の取消理由が存在しないということはできない。
　
　オ　特許権者は，上記意見書で，本件のように，訂正前の特許発明のみでは課題解決手段が十分に反映されておらずサポート要件を充足しないとの指摘に応じて不足していた構成を追加する訂正が課題解決手段の変更であることを理由に認められないのであれば，課題解決手段が特許請求の範囲の記載に十分に反映されていないとの取消理由通知に対して応答する際，課題解決手段として不足していた特徴を新たに追加する訂正は全て訂正要件を満たさないことになりかねず，取消理由通知に対して訂正の機会を与えている趣旨にも反することにならざるを得ないと主張する。
　しかし，上記の主張を採用することはできない。すなわち，サポート要件違反を解消するためにした，課題解決手段として不足していた特徴を新たに追加する訂正がされた場合，当該訂正が訂正要件に適合するか否かを検討することは当然であり，また，当審は，本件訂正の適否について検討した結果，上記（２）の理由により，本件訂正は訂正要件に適合しないと判断したのであって，取消理由通知におけるサポート要件違反の指摘に応じて不足していた構成を追加する訂正を，全て排除する判断をしているのではないから，当審による本件訂正の適否の判断は，取消理由通知に対して訂正の機会を与えている趣旨に反するものではない。
　
（４）小括
　したがって，本件訂正における請求項１ないし７からなる一群の請求項についての訂正，及び請求項８についての訂正は，いずれも，本件特許明細書等に記載された事項の範囲内でしたものは認められないから，特許法第１２０条の５第９項において準用する同法第１２６条第５項の規定に適合しない。
　
３　むすび
　よって，特許権者が平成２８年１０月２１日に提出した訂正請求書による訂正（本件特許の特許請求の範囲の請求項１ないし７からなる一群の請求項についての訂正，及び請求項８についての訂正）を認めない。
　
　
第３　取消理由についての判断
　
１　特許法第３６条第６項第１号（サポート要件）について
　特許請求の範囲の記載が，明細書のサポート要件に適合するか否かは，特許請求の範囲の記載と発明の詳細な説明の記載とを対比し，特許請求の範囲に記載された発明が，発明の詳細な説明に記載された発明で，発明の詳細な説明の記載により当業者が当該発明の課題を解決できると認識できる範囲のものであるか否か，また，その記載や示唆がなくとも当業者が出願時の技術常識に照らし当該発明の課題を解決できると認識できる範囲のものであるか否かを検討して判断すべきものであり，明細書のサポート要件の存在は，特許権者が証明責任を負うと解するのが相当である（知財高判平成１７年１１月１１日(平成１７年(行ケ)１００４２号)「偏光フィルムの製造法」大合議判決を参照。) 。
 　以下，上記の観点に立って，本件のサポート要件について検討する。 
　
（１）本件特許の特許請求の範囲
　前記第２のとおり本件訂正は認められず，本件訂正前の本件特許の特許請求の範囲（以下，単に「本件の特許請求の範囲」という。）の請求項１ないし８には，それぞれ，本件特許の請求項１及び８に係る発明（以下，各請求項に係る発明を，請求項１ないし８の区分に応じて，「本件発明１」ないし「本件発明８」という。）が，以下のとおり記載されている。
「【請求項１】
　第１導電型の半導体基板と，
　前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，
　前記半導体層の表層に所定間隔を有して並置された第２導電型の第１の半導体領域と，
　前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，
　前記半導体基板の裏面に形成された第２の電極と，を備え，
　前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，
　前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，
　Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５
　の関係を有する，半導体装置。
【請求項２】
　前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，
　−１０８×ｌｎ（Ｎ）＋４０２７．５＞Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５
　の関係を有する，請求項１に記載の半導体装置。
【請求項３】
　前記第１の半導体領域の幅Ｗｐ（μｍ）が２種類以上の値を有し，そのうち，少なくとも１つの前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，
　Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５
　の関係を有し，
　他の少なくとも１つの前記第１の半導体領域の幅Ｗｐｎ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，
　Ｗｐｎ≦−７２×ｌｎ（Ｎ）＋２６８５
　の関係を有する，請求項１または２に記載の半導体装置。
【請求項４】
　前記第１の半導体領域の幅Ｗｐ（μｍ）が２種類以上の値を有するとともに，
　前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが
　Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５
　の関係を満たす前記第１の半導体領域の幅Ｗｐの値は，１つの値に統一されていることを特徴とする，請求項１から３のいずれか１つに記載の半導体装置。
【請求項５】
　前記半導体層が，対峙する２つの前記第１の半導体領域に挟まれる複数のショットキ領域を備え，
　前記複数のショットキ領域の幅Ｗｓが，１つの値に統一されることを特徴とする，請求項１から４のいずれか１つに記載の半導体装置。
【請求項６】
　前記第１の半導体領域の幅Ｗｐが，前記半導体層における対峙する２つの前記第１の半導体領域間のショットキ領域の幅Ｗｓよりも小さい，請求項１から５のいずれか１つに記載の半導体装置。
【請求項７】
　前記半導体層における対峙する２つの前記第１の半導体領域間のショットキ領域に，前記半導体層より高ドーピング濃度で形成された第１導電型の第２の半導体領域をさらに備える，請求項１から６のいずれか１つに記載の半導体装置。
【請求項８】
　第１導電型の半導体基板と，
　前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，
　前記半導体層の少なくとも周辺部の表層に形成された第２導電型の第１の半導体領域と，
　前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，
　前記半導体基板の裏面に形成された第２の電極と，を備え，
　前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，
　前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，
　Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５
　の関係を有する，半導体装置。」
　
（２）本件特許明細書の発明の詳細な説明
　本件特許明細書の発明の詳細な説明には，前記第２の２（１）アのとおりの記載がある。
　
（３）本件特許明細書の発明の詳細な説明に記載された事項について
　ア　前記第２の２（１）ア（ア）より，本件特許明細書の発明の詳細な説明には，本件特許に係る発明は，ショットキ障壁ダイオードとｐｉｎダイオードとを並列に構成した半導体装置であって，特に炭化珪素（ＳｉＣ）をはじめとするワイドギャップ半導体素子を用いた半導体装置に関するもので（【０００１】），ショットキ障壁ダイオードとｐｉｎダイオードを並列にした一般的なＪＢＳダイオードにおいて，ｐｉｎダイオード部分の素子領域幅の素子領域幅では，ｐｉｎダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもｎ型ドリフト層の電位が十分には上昇しないために，ｐｉｎダイオード部の電流が立ち上がらず，大電流域での素子の動作電圧を下げることや，大電流を素子に流すことができなかったので，こうした課題を解決し，広い電流密度範囲で，動作電圧の小さい半導体装置を得ることを目的とする（【０００５】，【０００６】）ことが記載されていると認められる。
　
　イ　前記第２の２（１）ア（イ）より，本件特許明細書の発明の詳細な説明には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域３，４と，ｎ型ＳｉＣドリフト層２及びｐ型ＳｉＣ領域３，４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ｎ型ＳｉＣ基板１，ｎ型ＳｉＣドリフト層２，ｐ型ＳｉＣ領域３，４，アノード電極５，及びカソード電極６がＪＢＳダイオード素子を構成し，ｎ型ＳｉＣドリフト層２は，膜厚が３〜１５０μｍ程度，ドーピング濃度が０．５〜１５×１０１５／ｃｍ３程度であり，ｐ型ＳｉＣ領域３は，膜厚が０．５〜２μｍ程度，ドーピング濃度が１〜１００×１０１７／ｃｍ２程度である半導体装置１０（【００１２】ないし【００１４】，図１）に関し，アノード電極５が内部ｐ型ＳｉＣ領域３と接触している部分の長さであるｐｉｎダイオード領域幅（素子領域幅）をＷｐとし（【００１６】），ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときの順方向の電流・電圧特性について，素子領域幅による変化をデバイスシミュレーションから計算した結果，ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ，素子領域幅Ｗｐが５０μｍでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないこと（【００１８】，【００２０】，図２）が記載されていると認められる。
　さらに，前記第２の２（１）ア（イ）より，本件特許明細書の発明の詳細な説明には，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるためには，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようにするためには，十分大きな素子領域幅Ｗｐが必要であるとして，折れ曲がりなく電流が立ち上がる場合における，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することで，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がり，高い電流密度領域における動作電圧を下げることが可能となり（【００２４】，【００２５】，図４），従って，ｎ型ＳｉＣドリフト層２のドーピング濃度が４×１０１５／ｃｍ３ではｐｉｎダイオード部素子領域幅Ｗｐとして１００μｍ，２×１０１５／ｃｍ３では１５０μｍ，１×１０１５／ｃｍ３では２００μｍとすることによって，高い電流密度領域における動作電圧を下げることが可能となり，より大きな電流を流すことができること（【００２６】）が記載されていると認められる。
　そして，前記第２の２（１）ア（イ）より，本件特許明細書の発明の詳細な説明には，ｎ型ＳｉＣドリフト層２と選択的に設けられた内部ｐ型ＳｉＣ領域３とからなるｐｉｎダイオード部の幅であるｐｉｎダイオード領域幅Ｗｐを十分大きくしておくことにより，半導体材料の禁制帯幅に相当する電圧が印加されたときにｎ型ＳｉＣドリフト層２の電位が十分に上昇し，ｐｉｎダイオード部の電流が立ち上がり，広い電流密度範囲で，より動作電圧の小さい半導体装置を実現することができる（【００２９】）旨記載されていると認められる。
　
　ウ　前記第２の２（１）ア（ウ）より，本件特許明細書の発明の詳細な説明には，半導体装置７０において，ｎ型ＳｉＣドリフト層２の終端部ｐ型ＳｉＣ領域４が形成されている部分の長さである，終端部ｐ型ＳｉＣ領域４の素子領域幅Ｗｐｔを，式（３）「Ｗｐｔ＝−７２×ｌｎ（Ｎ）＋２６８５」の値よりも大きな値に設定することによって，半導体材料の禁制帯幅に相当する電圧が印加されたときに，ｎ型ＳｉＣドリフト層２の電位が十分に上昇し，終端部ｐ型ＳｉＣ領域４とｎ型ＳｉＣドリフト層２とからなるｐｉｎダイオード部の電流が立ち上がり，広い電流密度範囲で，より動作電圧の小さい半導体装置７０を実現することができ，また，高速スイッチングなどにも有効となる（【００７３】ないし【００８１】，図１３，図１４）旨記載されていると認められる。
　
（４）サポート要件についての検討
　ア　本件発明１及びこれを引用する発明について
（ア）本件の請求項１の記載（上記（１））より，本件発明１は，「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の表層に所定間隔を有して並置された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極」とを備えた半導体装置であって，「半導体層」のドーピング濃度が，「０．５〜１５×１０１５／ｃｍ３」の範囲内の任意の値「Ｎ（ｃｍ−３）」であるときに，「第１の半導体領域」の幅「Ｗｐ（μｍ）」が「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる任意の値である半導体装置と認められるから，本件発明１は，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある「半導体層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「第１の半導体領域」の幅「Ｗｐ（μｍ）」との，多数の組み合わせを包含すると認められる。
（イ）上記（３）アより，本件特許に係る発明は，一般的なＪＢＳダイオードにおいて，ｐｉｎダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもｎ型ドリフト層の電位が十分には上昇しないために，ｐｉｎダイオード部の電流が立ち上がらず，大電流域での素子の動作電圧を下げることや，大電流を素子に流すことができないとの課題を解決し，広い電流密度範囲で，動作電圧の小さい半導体装置を得ることを目的とするものと認められる。
　そして，上記（３）イより，本件特許明細書の発明の詳細な説明には，低抵抗のｎ型ＳｉＣ基板１と，ｎ型ＳｉＣ基板１上に形成されたｎ型ＳｉＣドリフト層２と，ｎ型ＳｉＣドリフト層２の表層に所定間隔を有して並置されたｐ型ＳｉＣ領域３，４と，ｎ型ＳｉＣドリフト層２及びｐ型ＳｉＣ領域３，４上に形成されたアノード電極５と，ｎ型ＳｉＣ基板１の裏面に形成されたカソード電極６とを備え，ＪＢＳダイオード素子を構成する半導体装置１０において，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときの順方向の電流・電圧特性について，素子領域幅Ｗｐ（アノード電極５が内部ｐ型ＳｉＣ領域３と接触している部分の長さ）による変化をデバイスシミュレーションから計算したところ，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ，素子領域幅Ｗｐが５０μｍでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとの結果が得られたことが記載されていると認められる。
　さらに，上記（３）イより，本件特許明細書の発明の詳細な説明には，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるための，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるための，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定することが記載されていると認められる。
　しかし，本件特許明細書の発明の詳細な説明には，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときの順方向の電流・電圧特性について素子領域幅による変化を計算した，デバイスシミュレーションを行うために必要な事項（シミュレーションの方法，シミュレーション対象である半導体装置の具体的構成等）の内容について記載されておらず，当該技術分野における技術常識を参酌しても，上記デバイスシミュレーションを行うために必要な事項の内容が自明とは認められない。
　そして，本件特許明細書の発明の詳細な説明には，上記デバイスシミュレーションの結果として，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３の場合，素子領域幅Ｗｐが１５０μｍのときに電流・電圧特性に折れ曲がり（キンク）がなく，素子領域幅Ｗｐが１００μｍ及び５０μｍのときに折れ曲がりが見られたり，禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとの結果が記載されているだけで，ｎ型ＳｉＣドリフト層２のドーピング濃度と素子領域幅Ｗｐとの上記以外の組み合わせの結果は記載されておらず，また，上記デバイスシミュレーションを行うために必要な事項の内容が不明であるので，ｎ型ＳｉＣドリフト層２のドーピング濃度と素子領域幅Ｗｐとの上記以外の組み合わせの結果は自明であるともいえない。
　なお，本件特許明細書の発明の詳細な説明には，「従って，ｎ型ＳｉＣドリフト層２のドーピング濃度が４×１０１５／ｃｍ３ではｐｉｎダイオード部素子領域幅Ｗｐとして１００μｍ，２×１０１５／ｃｍ３では１５０μｍ，１×１０１５／ｃｍ３では２００μｍとすることによって，高い電流密度領域における動作電圧を下げることが可能となり，より大きな電流を流すことができる。」（【００２６】）との記載がある。しかし，上記の記載の前に，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときの順方向の電流・電圧特性について，素子領域幅による変化をデバイスシミュレーションから計算した結果，ＪＢＳダイオードの場合，素子領域幅Ｗｐが１５０μｍの場合は電流・電圧特性に折れ曲がり（キンク）がなく，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，素子領域幅Ｗｐが１００μｍの場合は折れ曲がりが見られ，素子領域幅Ｗｐが５０μｍでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらない旨の記載（【００１８】，【００２０】，図２），及び電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるための，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるための，素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係をデバイスシミュレーションから計算した結果，両者の関係は，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」で表される直線となり，当該式（１）よりも大きな領域幅となるように，ｎ型ＳｉＣドリフト層２のドーピング濃度に応じて素子領域幅Ｗｐを設定する旨の記載（【００２４】，【００２５】）があることに鑑みれば，上記の記載は，ｐｉｎダイオード部素子領域幅Ｗｐが，上記式（１）によって得られる値よりも大きい例を示したものと解するのが自然であり，ｎ型ＳｉＣドリフト層２のドーピング濃度が４×１０１５／ｃｍ３及び１×１０１５／ｃｍ３それぞれの場合における，デバイスシミュレーションの結果が記載されたものとは認められない。
　さらに，本件特許明細書の発明の詳細な説明には，上記デバイスシミュレーションの結果である，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３で，素子領域幅Ｗｐが１５０μｍ，１００μｍ及び５０μｍのときの電流・電圧特性より，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるための，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるための素子領域幅Ｗｐ（μｍ）とｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）との関係として，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」が導出される理由について合理的な説明は記載されておらず，また，当該技術分野における技術常識を参酌しても，上記の式（１）が，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がること，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がることの境界条件となることが自明であるとはいえない。
　加えて，本件特許の願書に添付した図４には，ｎ型ＳｉＣドリフト層２のドーピング濃度Ｎ（ｃｍ−３）を１．０×１０１５〜１．０×１０１６／ｃｍ３の自然対数目盛のＸ軸に，素子領域幅Ｗｐ（μｍ）を０〜３００（μｍ）のＹ軸にそれぞれ取ったＸＹ平面に，式（１）「Ｗｐ＝−７２×ｌｎ（Ｎ）＋２６８５」が実線で表されているが，当該図面にみるとおり，ｎ型ＳｉＣドリフト層２のドーピング濃度が２×１０１５／ｃｍ３のときに，素子領域幅Ｗｐが，本件特許明細書の発明の詳細な説明の記載で，電流・電圧特性に折れ曲がり（キンク）がないとされる１５０μｍ以下となり，且つ折れ曲がりが見られたり，禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとされる１００μｍ及び５０μｍを上回るような，他の数式による直線又は曲線を描くことは可能であるし，そもそも，同ＸＹ平面上の何らかの直線又は曲線を境界線として，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がるか否か，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるか否かが区別され得ること自体が立証できていないことも明らかであるから，図４における上記の式（１）の直線が，電流・電圧特性に折れ曲がり（キンク）なしでｐｉｎダイオード部の電流が立ち上がること，すなわち，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がることができる範囲を画する境界線であることを的確に裏付けているとは認められない。
　そうすると，本件特許明細書の発明の詳細な説明の記載からは，上記の半導体装置１０において，ｎ型ＳｉＣドリフト層２のドーピング濃度を２×１０１５／ｃｍ３，素子領域幅Ｗｐを１５０μｍとすることで，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようになり，その結果，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり，当該技術分野における技術常識を参酌しても，本件特許明細書の発明の詳細な説明の記載からは，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある任意の「ＳｉＣドリフト層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「第１のＳｉＣ領域」の幅「Ｗｐ（μｍ）」との組み合わせについてまで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
（ウ）上記（ア）のとおり，本件発明１は，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある「半導体層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「第１の半導体領域」の幅「Ｗｐ（μｍ）」との多数の組み合わせを包含すると認められる。
　他方，上記（イ）のとおり，本件特許明細書の発明の詳細な説明の記載からは，ｎ型ＳｉＣドリフト層２のドーピング濃度を２×１０１５／ｃｍ３，素子領域幅Ｗｐを１５０μｍとすることで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり，当該技術分野における技術常識を参酌しても，本件特許明細書の発明の詳細な説明の記載からは，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある任意の「ＳｉＣドリフト層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「第１のＳｉＣ領域」の幅「Ｗｐ（μｍ）」との組み合わせについてまで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
　そうすると，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５　の関係を有する」との構成を備える本件発明１は，本件特許明細書の発明の詳細な説明に記載されたものとは認められず，本件特許の特許請求の範囲の請求項１の記載は，本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
（エ）さらに，下記の理由によっても，本件特許の特許請求の範囲の請求項１の記載は，本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
　本件の請求項１の記載（上記（１））より，本件発明１は，「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の表層に所定間隔を有して並置された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極」とを備えた半導体装置に関するもので，「半導体層」及び「第１の半導体領域」の材料は特定されていないから，本件発明１は，「半導体層」及び「第１の半導体領域」が任意の材料で構成された「半導体装置」を包含すると認められる。
　他方，上記（イ）のとおり，本件特許明細書の発明の詳細な説明には，「ｎ型ＳｉＣドリフト層２」のドーピング濃度が，０．５〜１５×１０１５／ｃｍ３であり，「内部ｐ型ＳｉＣ領域３」の幅Ｗｐ（μｍ）と「ｎ型ＳｉＣドリフト層２」のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有することで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がるとの記載があると認められるが，上記ｎ型ドリフト層及び上記内部ｐ型領域をＳｉＣ以外の材料で構成した半導体装置においても，上記内部ｐ型領域の幅Ｗｐ（μｍ）と上記ｎ型ドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，上記の関係を有することで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がるとの記載があるとは認められない。
　そして，半導体材料によって禁制帯幅等の特性が異なることは，当該技術分野では技術常識であり，当該技術常識に照らせば，本件発明１において，「半導体層」及び「第１の半導体領域」の材料によって，「半導体装置」のショットキ障壁ダイオード部及びｐｉｎダイオード部それぞれの電流・電圧特性が異なることは明らかである。
　してみれば，本件特許明細書の発明の詳細な説明における「ｎ型ＳｉＣドリフト層２」及び「内部ｐ型ＳｉＣ領域３」を備えた「半導体装置」に関する上記の記載から，「半導体層」及び「第１の半導体領域」が任意の材料で構成された「半導体装置」についてまで，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」ことで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
　そうすると，「半導体層」及び「第１の半導体領域」が任意の材料で構成され，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５　の関係を有する」との構成を備える，本件発明１は，本件特許明細書の発明の詳細な説明に記載されたものとは認められない。
（オ）以上から，本件特許の特許請求の範囲の請求項１は，特許法第３６条第６項第１号に規定する要件（サポート要件）に適合するとはいえない。
　そして，請求項１を引用する，本件特許の特許請求の範囲の請求項２ないし７も，同様の理由により，特許法第３６条第６項第１号に規定する要件（サポート要件）に適合するとはいえない。
　
　イ　本件発明８について
（ア）本件の請求項８の記載（上記（１））より，本件発明８は，「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の少なくとも周辺部の表層に形成された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極」とを備えた半導体装置であって，「半導体層」のドーピング濃度が「０．５〜１５×１０１５／ｃｍ３」の範囲内の任意の値「Ｎ（ｃｍ−３）」であるときに，「第１の半導体領域」のうち，終端構造として「半導体層」の周辺部の表層に形成される「終端部半導体領域」の幅「Ｗｐｔ（μｍ）」が「Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５」となる任意の値である半導体装置と認められるから，本件発明８は，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある「半導体層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「終端部半導体領域」の幅「Ｗｐｔ（μｍ）」との多数の組み合わせを包含すると認められる。
　他方，上記ア（イ）のとおり，本件特許明細書の発明の詳細な説明の記載からは，ｎ型ＳｉＣドリフト層２のドーピング濃度を２×１０１５／ｃｍ３，素子領域幅Ｗｐを１５０μｍとすることで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり，当該技術分野における技術常識を参酌しても，本件特許明細書の発明の詳細な説明の記載からは，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある「ＳｉＣドリフト層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「終端部ＳｉＣ領域」の幅「Ｗｐｔ（μｍ）」との組み合わせについてまで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
　そうすると，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」との構成を備える本件発明８は，本件特許明細書の発明の詳細な説明に記載されたものとは認められず，本件特許の特許請求の範囲の請求項８の記載は，本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものと認める。
（イ）さらに，下記の理由によっても，本件特許の特許請求の範囲の請求項８の記載は，本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
　本件の請求項８の記載（上記（１））より，本件発明８は，「第１導電型の半導体基板と，前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第１導電型の半導体層と，前記半導体層の少なくとも周辺部の表層に形成された第２導電型の第１の半導体領域と，前記半導体層および前記第１の半導体領域上に形成され，前記半導体層とはショットキ接触，前記第１の半導体領域とはオーミック接触する第１の電極と，前記半導体基板の裏面に形成された第２の電極」とを備えた半導体装置に関するもので，「半導体層」及び「第１の半導体領域」の材料は特定されていないから，本件発明１は，「半導体層」及び「第１の半導体領域」とが任意の材料で構成された「半導体装置」を包含すると認められる。
　他方，上記（３）イ及びウより，本件特許明細書の発明の詳細な説明には，「ｎ型ＳｉＣドリフト層２」のドーピング濃度が，０．５〜１５×１０１５／ｃｍ３であり，「終端部ｐ型ＳｉＣ領域４」の素子領域幅Ｗｐｔと「ｎ型ＳｉＣドリフト層２」のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有することで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がるとの記載があると認められるが，上記ｎ型ドリフト層及び上記終端部ｐ型領域をＳｉＣ以外の材料で構成した半導体装置においても，上記終端部ｐ型領域の幅Ｗｐ（μｍ）と上記ｎ型ドリフト層のドーピング濃度Ｎ（ｃｍ−３）とが，上記の関係を有することで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がるとの記載があるとは認められない。
　そして，半導体材料によって禁制帯幅等の特性が異なることは，当該技術分野では技術常識であり，当該技術常識に照らせば，本件発明８において，「半導体層」及び「第１の半導体領域」の材料によって，「半導体装置」のショットキ障壁ダイオード部及びｐｉｎダイオード部それぞれの電流・電圧特性が異なることは明らかである。
　してみれば，本件特許明細書の発明の詳細な説明における「ｎ型ＳｉＣドリフト層２」及び「終端部ｐ型ＳｉＣ領域３」を備えた「半導体装置」に関する上記の記載から，「半導体層」及び「第１の半導体領域」が任意の材料で構成された「半導体装置」についてまで，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」ことで，禁制帯幅相当以上の電圧の印加でｐｉｎダイオード部での電流が立ち上がり，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
　そうすると，「半導体層」及び「第１の半導体領域」が任意の材料で構成され，「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」との構成を備える，本件発明８は，本件特許明細書の発明の詳細な説明に記載されたものとは認められない。
（ウ）以上から，本件特許の特許請求の範囲の請求項８は，特許法第３６条第６項第１号に規定する要件（サポート要件）に適合するとはいえない。
　
（５）むすび
　したがって，本件特許の特許請求の範囲の請求項１ないし８の各請求項は，いずれも，特許法第３６条第６項第１号に規定する要件に適合しない。
　
２　特許法第３６条第４項第１号（委任省令要件）について
（１）委任省令要件についての検討
　ア　上記１（３）アより，本件特許に係る発明は，一般的なＪＢＳダイオードにおいて，ｐｉｎダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもｎ型ドリフト層の電位が十分には上昇しないために，ｐｉｎダイオード部の電流が立ち上がらず，大電流域での素子の動作電圧を下げることや，大電流を素子に流すことができないとの課題を解決し，広い電流密度範囲で，動作電圧の小さい半導体装置を得ることを目的とするものと認められるところ，本件特許明細書の発明の詳細な説明の記載からは，上記の半導体装置１０において，ｎ型ＳｉＣドリフト層２のドーピング濃度を２×１０１５／ｃｍ３，素子領域幅Ｗｐを１５０μｍとすることで，禁制帯幅相当の電圧の印加でｐｉｎダイオード部での電流が立ち上がるようになり，その結果，上記課題を解決することができ，上記目的を達成できることが認識できるにとどまり，当該技術分野における技術常識を参酌しても，本件特許明細書の発明の詳細な説明の記載からは，「０．５〜１５×１０１５／ｃｍ３」の範囲内にある任意の「ＳｉＣドリフト層」のドーピング濃度「Ｎ（ｃｍ−３）」と，当該ドーピング濃度「Ｎ（ｃｍ−３）」について「Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５」となる「第１のＳｉＣ領域」の幅「Ｗｐ（μｍ）」との組み合わせについてまで，本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
　そうすると，本件特許明細書の発明の詳細な説明の記載からは，本件発明１における「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域の幅Ｗｐ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」との構成について，技術上の意義があると理解できるとはいえない。
　以上から，本件特許明細書の発明の詳細な説明には，本件特許の特許請求の範囲の請求項１に記載の発明について，当該発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから，本件特許明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件（委任省令要件）に適合するとはいえない。
　
　イ　上記アと同様の理由により，本件特許明細書の発明の詳細な説明には，請求項１を引用する，本件の特許請求の範囲の請求項２ないし７にそれぞれ記載の発明についても，当該各発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから，本件特許明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件（委任省令要件）に適合するとはいえない。
　
　ウ　上記アと同様の理由により，本件特許明細書の発明の詳細な説明の記載からは，本件発明８における「前記半導体層のドーピング濃度は，０．５〜１５×１０１５／ｃｍ３であり，前記第１の半導体領域のうち，終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Ｗｐｔ（μｍ）と前記半導体層のドーピング濃度Ｎ（ｃｍ−３）とが，Ｗｐｔ＞−７２×ｌｎ（Ｎ）＋２６８５の関係を有する」との構成について，技術上の意義があると理解できるとはいえない。
　以上から，本件特許明細書の発明の詳細な説明には，本件特許の特許請求の範囲の請求項８に記載の発明について，当該発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから，本件特許明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件（委任省令要件）に適合するとはいえない。
　
（２）むすび
　したがって，本件特許明細書の発明の詳細な説明は，特許法第３６条第４項第１号に規定する要件に適合しない。
　
　
第４　結言
　
　特許権者が平成２８年１０月２１日に提出した訂正請求書による訂正（本件特許の特許請求の範囲の請求項１ないし７からなる一群の請求項についての訂正，及び請求項８についての訂正）を認めない。
　そして，本件特許の特許請求の範囲の請求項１ないし８は，いずれも，特許法第３６条第６項第１号の規定に適合せず，また，本件特許明細書の発明の詳細な説明は，特許法第３６条第４項第１号の規定に適合しない。
　したがって，請求項１ないし８に係る特許は，特許法第１１３条第４号に該当し，取り消されるべきものである。
　
　よって，結論のとおり決定する。
【異議決定日】
平成２９年２月１７日（２０１７．２．１７）