(57)【要約】  本発明は，メサ構造を有する炭化珪素バイポーラ素子において，優れた通電劣化防止の効果を提供することを目的とする。  本発明では，メサ構造の内部に形成されているｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第１領域と、メサ構造の側面に沿って，ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い第２領域と，設けることで上述の課題を解決する。
2017149580.tif 000002
【特許請求の範囲】
【請求項１】
メサ構造の内部に形成されているｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第１領域と、
前記メサ構造の側面に沿って、ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い第２領域と、
を有することを特徴とする炭化珪素半導体装置。
【請求項２】
請求項１に記載の炭化珪素半導体装置であって、
前記メサ構造の上にはアノード電極が形成されていることを特徴とする炭化珪素半導体装置。
【請求項３】
請求項１に記載の炭化珪素半導体装置であって、
前記第１領域に接続する，ｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第３領域を前記側面の下に有することを特徴とする炭化珪素半導体装置。
【請求項４】
請求項３に記載の炭化珪素半導体装置であって、
前記第２領域は、前記第１領域および前記第３領域に接していることを特徴とする炭化珪素半導体装置。
【請求項５】
請求項３に記載の炭化珪素半導体装置であって、
前記第３領域は，ＦＬＲ構造に囲まれていることを特徴とする炭化珪素半導体装置。
【請求項６】
請求項３に記載の炭化珪素半導体装置であって、
前記第３領域はＪＴＥ構造に接続していることを特徴とする炭化珪素半導体装置。
【請求項７】
請求項１に記載の炭化珪素半導体装置であって、
前記第１領域とｐｎ接合を形成しているｎ型のドリフト層を有することを特徴とする炭化珪素半導体装置。
【請求項８】
請求項１に記載の炭化珪素半導体装置であって、
前記メサ構造の外側にゲート電極を有することを特徴とする炭化珪素半導体装置。
【請求項９】
メサ構造の内部に形成されているｐ型の第１半導体領域と、
前記メサ構造の側面に沿って、ｎ型の第２半導体領域と、
を有することを特徴とする炭化珪素半導体装置。
【請求項１０】
請求項９に記載の炭化珪素半導体装置であって、
前記メサ構造の上にはアノード電極が形成されていることを特徴とする炭化珪素半導体装置。
【請求項１１】
請求項９に記載の炭化珪素半導体装置であって、
前記第１半導体領域に接続する，ｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第３半導体領域を前記側面の下に有することを特徴とする炭化珪素半導体装置。
【請求項１２】
請求項１１に記載の炭化珪素半導体装置であって、
前記第２半導体領域は、前記第１半導体領域および前記第３半導体領域に接していることを特徴とする炭化珪素半導体装置。
【請求項１３】
請求項９に記載の炭化珪素半導体装置であって、
前記メサ構造の外側にゲート電極を有することを特徴とする炭化珪素半導体装置。
【請求項１４】
第１濃度でｎ型の不純物を含む第１炭化珪素層の上に第２濃度でｐ型の不純物を含む第２炭化珪素層を有するウェハを準備し、
前記第２炭化珪素層を内部に含むメサ構造を前記ウェハ表面に形成し、
前記メサ構造の側面および底面に第３濃度でｐ型の不純物を注入し、
前記メサ構造の側面に第４濃度でｎ型の不純物を注入し、
前記第４濃度は、前記第１濃度と前記第２濃度の和の値よりも高いことを特徴とする炭化珪素半導体装置の製造方法。
【請求項１５】
請求項１４に記載の炭化珪素半導体装置の製造方法であって、
前記ウェハの裏面側にカソード電極を形成することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関し，特に，メサ構造を有する炭化珪素バイポーラ素子およびその製造方法に関する。
【背景技術】
【０００２】
持続可能な社会の実現における最も重要な課題は，エネルギー資源の枯渇と，ＣＯ２等の温室効果ガスの過量排出である。このため，エネルギー効率に優れ，ＣＯ２排出量の少ない電力変換装置が重要となってきている。電力変換装置の多くは，スイッチング素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：  Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と整流素子であるＰｉＮダイオード（ＰＮＤ）を並列接続したパワーモジュールで構成されている。このため，半導体素子の損失低減が，電力変換装置の省エネ化に直結する。【０００３】
半導体素子の損失低減技術として，４Ｈ型炭化珪素（４Ｈ−ＳｉＣ，  以下ではＳｉＣと記載）で素子を形成する方法が注目されている。しかしながら，現在の炭化珪素バイポーラ素子において，順方向に電流が流れる際に電圧が増加する通電劣化の問題がある。その原因は，エピ成長或いはデバイス製造プロセス中に，炭化珪素結晶中にＢＰＤ（Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ）が入り，順方向電流が流れる際に電子と正孔の再結合によってＢＰＤが拡張し，積層欠陥面積が大きくなるためである。特に，バイポーラ素子のメサ加工工程において，メサ壁部にＢＰＤが発生しやすい。特許文献１に開示の技術では，メサ構造が形成された炭化珪素バイポーラ型半導体装置において，メサ壁部やメサ周辺部に，ｐ型の層または高抵抗のアモルファス層を形成することで，ｎ型ドリフト層とｐ型電荷注入層の間のｐｎ接合界面と，メサ壁部またはメサ周辺部の表面とを空間的に分離する通電劣化防止層を設けている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１６５６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら，特許文献１に開示の技術では，メサ壁部までがｐ型となっているために，メサ壁部近傍で正孔が生じ得る。メサ壁部近傍で正孔が生じ得るために，電子と正孔の再結合によって通電劣化防止の効果は限定的になる。【０００６】
そこで，本発明は，メサ構造を有する炭化珪素バイポーラ素子において，優れた通電劣化防止の効果を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明では，メサ構造の内部に形成されているｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第１領域と，メサ構造の側面に沿って，ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い第２領域と，設けることで上述の課題を解決する。
【発明の効果】
【０００８】
本発明によれば，優れた通電劣化防止の効果を得ることができ，信頼性の高い炭化珪素半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係るｎ型ＳｉＣ−ＰＮＤの上面図である。
【図２】本発明の実施例１に係るｎ型ＳｉＣ−ＰＮＤの断面図である。
【図３（ａ）】実施例１の炭化珪素半導体装置の製造過程の断面図である。
【図３（ｂ）】実施例１の炭化珪素半導体装置の製造過程の断面図である。
【図３（ｃ）】実施例１の炭化珪素半導体装置の製造過程の断面図である。
【図３（ｄ）】実施例１の炭化珪素半導体装置の製造過程の断面図である。
【図４】順方向電圧の経時変化の測定結果を示す図である。
【図５】実施例２の炭化珪素半導体装置の断面図である。
【図６】実施例３の炭化珪素半導体装置の断面図である。
【図７（ａ）】本発明の実施例４に係るｎ型ＳｉＣ−ＰＮＤの上面図である。
【図７（ｂ）】本発明の実施例４に係るｎ型ＳｉＣ−ＰＮＤの上面図である。
【図８（ａ）】実施例４の炭化珪素半導体装置の要部断面図である。
【図８（ｂ）】実施例４の炭化珪素半導体装置の要部断面図である。
【図９】本発明の実施例５に係るＧＴＯの断面図である。
【図１０】本発明の炭化珪素半導体装置の適用例を示す図である。
【発明を実施するための形態】
【００１０】
以下，本発明の実施の形態について，図面を参照して詳細に説明する。但し，以下で説明する実施形態では，メサ構造を有する炭化珪素バイポーラ素子の内，炭化珪素ＰｉＮダイオード（ＳｉＣ−ＰＮＤ）または炭化珪素ゲートターンオフサイリスタ（ＳｉＣ−ＧＴＯ）を例として説明するが，本発明はＳｉＣ−ＰＮＤやＳｉＣ−ＧＴＯに限定されるものではない。なお，実施の形態を説明するための全図において，同一部材には原則として同一の符号を付し，その繰り返しの説明は省略する。
【実施例１】
【００１１】
本実施例の炭化珪素半導体装置であるｎ型ＳｉＣ−ＰＮＤ１００を図１及び図２を用いて説明する。図１は，本実施例のｎ型ＳｉＣ−ＰＮＤ１００の上面図である。図２は，本実施例のＳｉＣ−ＰＮＤ１００の図１での破線Ａ−Ａ’に対応する箇所での断面図である。【００１２】
図２に示すように，本実施例のｎ型ＳｉＣ−ＰＮＤ１００は，ｎ型バルク４Ｈ−ＳｉＣ基板１０１の上に，ｎ型バルク４Ｈ−ＳｉＣ基板１０１よりも不純物濃度の低い炭化珪素半導体層であるｎ型ドリフト層１０２が形成されている。さらに，ｎ型ドリフト層１０２の上に炭化珪素層であるホール注入層１０３が形成されている。【００１３】
ｎ型バルク４Ｈ−ＳｉＣ基板１０１は，窒素（Ｎ）やリン（Ｐ）などを不純物として含むｎ型単結晶ＳｉＣの層であり，例えば昇華法などによって製造することができる。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の不純物濃度は，例えば１×１０１６ｃｍ−３以上２×１０２０ｃｍ−３未満である。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の厚さは，例えば１００μｍ以上１０００μｍ未満である。【００１４】
ｎ型ドリフト層１０２は，例えばエピタキシャル成長法によって形成することができる。ｎ型ドリフト層１０２に含まれる窒素（Ｎ）やリン（Ｐ）などの不純物の濃度は，例えば１×１０１３ｃｍ−３以上１×１０１８ｃｍ−３未満である。【００１５】
ホール注入層１０３は，アルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物含む炭化珪素層である。ホール注入層１０３のｐ型物不純物の濃度は，例えば１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３未満である。ホール注入層１０３では，ｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い。ホール注入層１０３はｐ型半導体層であり，ｎ型ドリフト層１０２とｐｎ接合している。ホール注入層１０３は，例えばエピタキシャル成長法によって形成することができる。エピタキシャル成長法では，ホール注入層１０３に選択的にｐ型不純物を導入できる。また，ホール注入層１０３をｎ型半導体層へのｐ型不純物のイオン注入によっても形成できる。ホール注入層１０３の厚さは，例えば０．５μｍ以上３０μｍ未満である。【００１６】
図２に示すように，ホール注入層１０３，及びホール注入層１０３からｎ型ドリフト層１０２への通電経路は，メサ構造内に設けられている。図１及び図２に示すように，メサ構造の側面の下を含むメサ構造の周囲には，ｐ型電界緩和層１０４が形成されている。図２に示すように，ｐ型電界緩和層１０４はホール注入層１０３に接している。ｐ型電界緩和層１０４は，ｐ型不純物イオンの注入によって形成でき，不純物濃度は例えば１×１０１４ｃｍ−３以上５×１０１８ｃｍ−３未満である。ｐ型電界緩和層１０４によって，逆方向電圧が印加された際に，ｐ型電界緩和層１０４に空乏層が広がり，ホール注入層１０３の端部への電界集中を緩和することができ，ｎ型ＳｉＣ−ＰＮＤ１００の耐圧性能を向上できる。【００１７】
本願では，メサ構造の側面部分をメサ壁部１０８と呼び，メサ壁部１０８の下端部からｐ型電界緩和層１０４の表面の一部の領域をメサ下端周辺部１０９と呼び，メサ壁部１０８の上端部からホール注入領域１０３表面の一部の領域をメサ上端周辺部１１１と呼ぶ。メサ下端周辺部１０９の横幅Ｗｎ１は，１ｎｍ以上１００μｍ未満であり，例えば１０μｍにすることができる。メサ上端周辺部１１１の横幅Ｗｎ２は，１ｎｍ以上１００μｍ未満であり，例えば５μｍにすることができる。【００１８】
ｎ型ＳｉＣ−ＰＮＤ１００は，メサ上端周辺部１１１，メサ壁部１０８及びメサ下端周辺部１０９に沿って，ｎ型電流防止層１１０を有している。ｎ型電流防止層１１０では，ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い。ｎ型電流防止層１１０の厚さＴｎは，１ｎｍ以上２μｍ未満であり，例えば１００ｎｍにすることができる。ｎ型電流防止層１１０は，ｎ型不純物のカウンタードーピングにより形成することができる。ｎ型電流防止層１１０は，ｎ型半導体層であるので，ｐ型半導体層のホール注入層１０３及びｐ型電界緩和層１０４とｐｎ接合する。ｎ型電流防止層１１０が，メサ上端周辺部１１１，メサ壁部１０８及びメサ下端周辺部１０９に沿って形成されていることにより，メサ壁部１０８の周辺全体でホールの発生を防ぐことができる。【００１９】
メサ構造の上部には，ホール注入層１０３に接してアノード電極１０６が設けられている。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の裏面にはカソード電極１０７が設けられている。アノード電極１０６が設けられている箇所を除いて，ｎ型ＳｉＣ−ＰＮＤ１００の表面には，パッシベーション膜１０５が設けられている。パッシベーション膜１０５は，ＳｉＯ２または窒化シリコンで形成することができる。【００２０】
本実施例のｎ型ＳｉＣ−ＰＮＤ１００の製造方法を図３（ａ）〜（ｄ）の製造過程の断面図を用いて説明する。図３（ａ）に示したように，ｎ型バルク４Ｈ−ＳｉＣ基板１０１の上に，ｎ型バルク４Ｈ−ＳｉＣ基板１０１よりも不純物濃度の低いｎ型ドリフト層１０２となるｎ型炭化珪素層が形成され，さらに，ｎ型半導体層の上にホール注入層１０３となるｐ型炭化珪素層が形成されている炭化珪素ウェハを準備する。次に，図３（ｂ）に示すように，準備した炭化珪素ウェハに対し，ドライエッチングで周囲部分のｐ型炭化珪素層とｎ型炭化珪素層を除去することでメサ構造を形成する。【００２１】
その後，図３（ｃ）に示すように，メサ構造の周囲に，例えばマスクプロセスによりメサ構造の底面及び側面から，ｐ型不純物として，例えばアルミニウムをイオン注入することにより，ｐ型電界緩和層１０４を形成する。ここで，ｐ型電界緩和層１０４は，ホール注入層１０３に接するように，ホール注入層１０３の下へ延伸して形成される。次に，図３（ｄ）に示すように，メサ壁部１０８と，その周辺部であるメサ上端周辺部１１１及びメサ下端周辺部１０９と，にｎ型不純物として例えば窒素を，マスクプロセスによりイオン注入することにより，ｎ型半導体層であるｎ型電流防止層１１０を形成する。ここで，ｐ型電界緩和層１０４がホール注入層１０３に接するようにホール注入層１０３の下へ延伸して形成される際に，メサ壁部１０８からもイオン注入がなされるために，メサ壁部１０８周辺には，ホール注入層１０３のｐ型不純物の濃度とｐ型電界緩和層１０４のｐ型不純物の濃度との和のｐ型不純物の濃度となる部分が形成される。したがって，ｎ型電流防止層１１０を形成する際には，ホール注入層１０３のｐ型不純物の濃度とｐ型電界緩和層１０４のｐ型不純物の濃度との和よりも高い濃度のｎ型不純物を注入する。また，ｎ型電流防止層１１０のｎ型不純物の濃度は，ｎ型ドリフト層１０２のｎ型不純物の濃度よりも高い。【００２２】
その後，注入したイオンを活性化するためにアニールを行う。次に，アノード電極１０６と，パッシベーション膜１０５と，カソード電極１０７と，を形成し，図２に示した構造を得る。【００２３】
本発明の効果を図４に示した。図４には，ｎ型電流防止層１１０を設けたＳｉＣ−ＰＮＤの通電による順方向電圧の経時変化を実線で，比較例としてｎ型電流防止層１１０が設けられていないＳｉＣ−ＰＮＤの通電による順方向電圧の経時変化を破線で，それぞれ示した。図４から，比較例のｎ型電流防止層１１０が設けられていないダイオードでは，通電によって順方向電圧が増加するのに対して，ｎ型電流防止層１１０を設けた場合には，メサ壁部１０８付近ではｎ型電流防止層１１０のためにホールが発生しないので，ＢＰＤの拡張が抑制され，順方向電圧がほとんど増加しないことが分かる。このように，本発明によって，優れた通電劣化防止の効果を得ることができ，信頼性の高い炭化珪素半導体装置を提供することができる。
【実施例２】
【００２４】
図５に本実施例の半導体装置を示す。図５に示した半導体装置の実施例１のｎ型ＳｉＣ−ＰＮＤ１００との違いは，ｐ型抵抗低減層５０１がアノード電極１０６の下に形成されている点である。ｐ型抵抗低減層５０１の不純物濃度は，ホール注入層１０３の不純物濃度よりも高く，例えば１×１０１７ｃｍ−３以上１×１０２２ｃｍ−３未満である。ｐ型抵抗低減層５０１は，ｐ型不純物として，例えばアルミニウムをイオン注入することで形成することができる。ｐ型抵抗低減層５０１の外周部分はｎ型電流防止層１１０と重なっていてもよいが，離れていてもよい。ｐ型不純物を高濃度に有するｐ型抵抗低減層５０１を形成することによって，アノード電極１０６のコンタクト抵抗を低減することができる。
【実施例３】
【００２５】
図６に本実施例の半導体装置を示す。図６に示した半導体装置の実施例１のｎ型ＳｉＣ−ＰＮＤ１００との違いは，ｎ型ＢＰＤ低減層６０１がｎ型バルク４Ｈ−ＳｉＣ基板１０１とｎ型ドリフト層１０２の間に形成されている点である。ｎ型ＢＰＤ低減層６０１の厚さは，例えば０．５μｍ以上５０μｍ未満で，不純物濃度は例えば１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３未満である。ｎ型ＢＰＤ低減層６０１によって，ｎ型バルク基板１中に存在するＢＰＤの一部がＴＥＤ（Ｔｈｒｅａｄｉｎｇ  Ｅｄｇｅ  Ｄｉｓｌｏｃａｔｉｏｎ）に変化し，ｎ型ドリフト層１０２とホール注入層１０３の中のＢＰＤを大幅に低減することができる。
【実施例４】
【００２６】
本実施例では，実施例１乃至３の炭化珪素半導体装置の終端構造の変形例を示す。図７（ａ）及び図７（ｂ）には，本実施例の炭化珪素半導体装置の上面図を示す。【００２７】
図７（ａ）は，ＦＬＲ（Ｆｉｅｌｄ  Ｌｉｍｉｔｉｎｇ  Ｌｉｎｇ）構造の例である。図８（ａ）に，図７（ａ）の破線Ｂ−Ｂ’に対応する箇所での要部断面図を示す。図８（ａ）に示すように，ｐ型電界緩和層１０４の外側に，リング状にｐ型半導体領域７０１ａ，ｐ型半導体領域７０１ｂ，及びｐ型半導体領域７０１ｃが設けられており，ＦＬＲ構造が形成されている。ｐ型電界緩和層１０４がＦＬＲ構造に囲まれていることによって，より効果的に電界を緩和できる。【００２８】
図７（ｂ）は，ＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）構造の例である。図８（ｂ）に，図７（ｂ）の破線Ｃ−Ｃ’に対応する箇所での要部断面図を示す。図８（ｂ）に示すように，ｐ型電界緩和層１０４の外側に，ｐ型電界緩和層１０４よりもｐ型不純物の濃度が低いｐ型半導体領域７０１ｄ，ｐ型半導体領域７０１ｄよりもｐ型不純物の濃度が低いｐ型半導体領域７０１ｅ，及びｐ型半導体領域７０１ｄよりもｐ型不純物の濃度が低いｐ型半導体領域７０１ｆが設けられており，ＪＴＥ構造が形成されている。ｐ型電界緩和層１０４がＪＴＥ構造に接続されていることによって，より効果的に電界を緩和できる。
【実施例５】
【００２９】
本実施例では，本発明を適用したゲートターンオフサイリスタ（ＧＴＯ）の例を示す。図９に，本実施例のＳｉＣ−ＧＴＯの断面構造を示す。【００３０】
本実施例のＳｉＣ−ＧＴＯには，ｎ型バルク４Ｈ−ＳｉＣ基板１０１の上にｐ型フィールドストップ層１００１が形成されている。ｐ型フィールドストップ層１００１の上には，ｐ型ドリフト層１００２が形成されている。ｐ型ドリフト層１００２の上には，ｎ型導電層１００３が形成されている。ｎ型導電層１００３の上には，ホール注入層１０３が形成されている。ｎ型導電層１００３のメサ構造の外周部分には，ｎ型導電層１００４が形成されている。ｎ型導電層１００４の上には，ゲート電極１００５が形成されている。【００３１】
ｎ型バルク４Ｈ−ＳｉＣ基板１０１は，例えば昇華法などによって形成される窒素（Ｎ）やリン（Ｐ）などを含むｎ型単結晶ＳｉＣの層である。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の厚さは，例えば１００μｍ以上１０００μｍ未満である。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の不純物濃度は，例えば１×１０１６ｃｍ−３以上２×１０２０ｃｍ−３未満である。【００３２】
ｐ型フィールドストップ層１００１は，例えばエピタキシャル成長法によって形成されたアルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物を含む層である。ｐ型フィールドストップ層１００１のｐ型不純物の濃度は，例えば１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３未満である。【００３３】
ｐ型ドリフト層１００２は，例えばエピタキシャル成長法によって形成することができる。ｐ型ドリフト層１００２のｐ型不純物の濃度は，例えば１×１０１２ｃｍ−３以上１×１０１８ｃｍ−３未満である。【００３４】
ｎ型導電層１００３は，例えばエピタキシャル成長法によって形成することができる。ｎ型導電層１００３のｎ型不純物の濃度は，例えば１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３未満である。【００３５】
ホール注入層１０３は，例えばエピタキシャル成長法によって形成することができる。ホール注入層１０３の厚さは，例えば０．５μｍ以上３０μｍ未満であり，不純物濃度は例えば１×１０１７ｃｍ−３以上１×１０２１ｃｍ−３未満である。【００３６】
ｎ型導電層１００４は，例えばｎ型不純物のイオン注入によって形成することができる。【００３７】
実施例１と同様に，ホール注入層１０３からｎ型導電層１００３への通電経路はメサ構造の内部にある。メサ構造の上部には，ホール注入層１０３に接してアノード電極１０６が設けられている。ｎ型バルク４Ｈ−ＳｉＣ基板１０１の裏面にはカソード電極１０７が設けられている。【００３８】
実施例１と同様に，メサ上端周辺部１１１，メサ壁部１０８及びメサ下端周辺部１０９に沿って，ｎ型電流防止層１１０が設けられている。ｎ型電流防止層１１０では，ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い。ｎ型電流防止層１１０の厚さは，１ｎｍ以上２μｍ未満であり，例えば１００ｎｍにすることができる。ｎ型電流防止層１１０は，ｎ型不純物のカウンタードーピングにより形成することができる。
【実施例６】
【００３９】
図１０に，実施例１乃至４に示した炭化珪素半導体装置の適用例を示す。図１０に示したように，本実施例の電力変換装置は例えば，鉄道車両に用いることができる。【００４０】
図１０は，鉄道車両に適用される三相モータシステムの一例を示すブロック図である。鉄道車両には架線ＲＴからパンダグラフＰＧを介して電力が供給される。架線ＲＴの高圧交流電圧は，例えば２５ｋＶまたは１５ｋＶである。この高圧交流電圧は，絶縁型の主変圧器ＭＴＲによって，例えば３．３ｋＶの交流電圧に降圧される。降圧された交流電圧は，コンバータＡＣ／ＤＣによって直流電圧３．３ｋＶに順変換される。その後，この直流電圧はキャパシタＣＬを介してインバータＤＣ／ＡＣによって交流電圧に変換され，三相モータＭ３に所望の三相交流電圧が出力されて，三相モータＭ３が駆動する。なお，符号ＷＨＬは車輪を示す。【００４１】
ここで，図１０の鉄道車両の三相モータシステムを構成するコンバータＡＣ／ＤＣのＩＧＢＴに並列接続される還流ダイオードＦＲＤに，実施例１乃至４のｎ型ＳｉＣ−ＰＮＤ１００を適用することができる。ｎ型ＳｉＣ−ＰＮＤ１００を適用することにより，リーク電流が減少するので，損失が小さく高効率な電力変換装置を提供することができる。【００４２】
また本発明の効果により損失の小さな電力変換装置になるために放熱フィン等の削減が可能となり三相モータシステムの体積を小さくすることができる。これにより，例えば三相モータシステムを含む床下部品の小型化による鉄道車両の低床化を図ることができる。また，例えば，床下部品の小型化によって鉄道車両の一部に蓄電池ＳＢを新たに設置できるスペースを確保することができるので，車両を減速させる際に，車輪ＷＨＬを経由して電力を架線ＲＴに戻すだけでなく，蓄電池ＳＢに電力を蓄積することもできる。その結果，鉄道車両の回生効率を向上させることができる。言い換えれば，鉄道システムのライフサイクルコストを低減することができる。
【符号の説明】
【００４３】
１００：ｎ型ＳｉＣ−ＰＮＤ，１０１：ｎ型バルク４Ｈ−ＳｉＣ基板，１０２：ｎ型ドリフト層，１０３：ホール注入層，１０４：ｐ型電界緩和層，１０５：パッシベーション膜，１０６：アノード電極，１０７：カソード電極，１０８：メサ壁部，１０９メサ下端周辺部，１１０：ｎ型電流防止層，１１１：メサ上端周辺部。
【図１】
2017149580.tif 000003
【図２】
2017149580.tif 000004
【図３（ａ）】
2017149580.tif 000005
【図３（ｂ）】
2017149580.tif 000006
【図３（ｃ）】
2017149580.tif 000007
【図３（ｄ）】
2017149580.tif 000008
【図４】
2017149580.tif 000009
【図５】
2017149580.tif 000010
【図６】
2017149580.tif 000011
【図７（ａ）】
2017149580.tif 000012
【図７（ｂ）】
2017149580.tif 000013
【図８（ａ）】
2017149580.tif 000014
【図８（ｂ）】
2017149580.tif 000015
【図９】
2017149580.tif 000016
【図１０】
2017149580.tif 000017
【手続補正書】
【提出日】平成30年2月1日(2018.2.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メサ構造の内部に形成されているｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第１領域と、
前記メサ構造の側面に沿って、ｐ型不純物の濃度よりもｎ型不純物の濃度の方が高い第２領域と、
前記側面の下に形成され、前記第１領域に接続する，ｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第３領域と、
を有することを特徴とする炭化珪素半導体装置。
【請求項２】
請求項１に記載の炭化珪素半導体装置であって、
前記メサ構造の上にはアノード電極が形成されていることを特徴とする炭化珪素半導体装置。
【請求項３】
請求項１に記載の炭化珪素半導体装置であって、
前記第２領域は、前記第１領域および前記第３領域に接していることを特徴とする炭化珪素半導体装置。
【請求項４】
請求項１に記載の炭化珪素半導体装置であって、
前記第３領域は，ＦＬＲ構造に囲まれていることを特徴とする炭化珪素半導体装置。
【請求項５】
請求項１に記載の炭化珪素半導体装置であって、
前記第３領域はＪＴＥ構造に接続していることを特徴とする炭化珪素半導体装置。
【請求項６】
請求項１に記載の炭化珪素半導体装置であって、
前記第１領域とｐｎ接合を形成しているｎ型のドリフト層を有することを特徴とする炭化珪素半導体装置。
【請求項７】
請求項１に記載の炭化珪素半導体装置であって、
前記メサ構造の外側にゲート電極を有することを特徴とする炭化珪素半導体装置。
【請求項８】
メサ構造の内部に形成されているｐ型の第１半導体領域と、
前記メサ構造の側面に沿って、ｎ型の第２半導体領域と、
前記側面の下に形成され、前記第１半導体領域に接続する，ｎ型不純物の濃度よりもｐ型不純物の濃度の方が高い第３半導体領域と、
を有することを特徴とする炭化珪素半導体装置。
【請求項９】
請求項８に記載の炭化珪素半導体装置であって、
前記メサ構造の上にはアノード電極が形成されていることを特徴とする炭化珪素半導体装置。
【請求項１０】
請求項８に記載の炭化珪素半導体装置であって、
前記第２半導体領域は、前記第１半導体領域および前記第３半導体領域に接していることを特徴とする炭化珪素半導体装置。
【請求項１１】
請求項８に記載の炭化珪素半導体装置であって、
前記メサ構造の外側にゲート電極を有することを特徴とする炭化珪素半導体装置。
【請求項１２】
第１濃度でｎ型の不純物を含む第１炭化珪素層の上に第２濃度でｐ型の不純物を含む第２炭化珪素層を有するウェハを準備し、
前記第２炭化珪素層を内部に含むメサ構造を前記ウェハ表面に形成し、
前記メサ構造の側面および底面に第３濃度でｐ型の不純物を注入し、
前記メサ構造の側面に第４濃度でｎ型の不純物を注入し、
前記第４濃度は、前記第１濃度と前記第２濃度の和の値よりも高いことを特徴とする炭化珪素半導体装置の製造方法。
【請求項１３】
請求項１２に記載の炭化珪素半導体装置の製造方法であって、
前記ウェハの裏面側にカソード電極を形成することを特徴とする炭化珪素半導体装置の製造方法。
【国際調査報告】
2017149580.tif 000018
2017149580.tif 000019
2017149580.tif 000020
2017149580.tif 000021