(57)【要約】  差動増幅器（１−１）の正側電源端子（１−１ａ）を正側電源の供給ライン（Ｌ１）に接続する。差動増幅器（１−２）の負側電源端子（１−２ｂ）を負側電源の供給ライン（Ｌ２）に接続する。差動増幅器（１−１）の負側電源端子（１−１ｂ）と差動増幅器（１−２）の正側電源端子（１−２ａ）とを接続する。最終段増幅器（２）を正側電源の供給ライン（Ｌ１）と負側電源の供給ライン（Ｌ２）との間に接続する。
2017169769.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を順に増幅するように縦続接続された複数の増幅器を備え、
前記複数の増幅器は、正側電源端子と負側電源端子とをそれぞれ備え、
前記複数の増幅器のうち最終段の増幅器以外の複数の増幅器は、第１の接続形態および第２の接続形態のいずれかにより正側電源の供給ラインと負側電源の供給ラインに接続され、
前記最終段の増幅器は、前記負側電源端子が前記負側電源の供給ラインに接続され、
前記第１の接続形態は、初段の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記負側電源端子とこれに隣接する後段の増幅器の前記正側電源端子とが接続される形態であり、
前記第２の接続形態は、前記初段の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記正側電源端子とこれに隣接する後段の増幅器の前記負側電源端子とが接続される形態であることを特徴とするドライバ回路。
【請求項２】
請求項１記載のドライバ回路において、
前記初段の増幅器から前記最終段の増幅器までの各増幅器の前記正側電源端子と前記負側電源端子との間に供給される電源電圧は、
前記初段の増幅器から前記最終段の増幅器に向けて順に大きな値となることを特徴とするドライバ回路。
【請求項３】
請求項１または２記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器間の前記信号の経路のうち少なくとも１箇所に前記信号のレベルを調整するレベルシフタをさらに備え、
前記第１の接続形態の場合、前記レベルシフタの正側電源端子はこのレベルシフタの直前の増幅器の前記正側電源端子に接続され、前記レベルシフタの負側電源端子はこのレベルシフタの直後の増幅器の前記負側電源端子に接続され、
前記第２の接続形態の場合、前記レベルシフタの正側電源端子はこのレベルシフタの直後の増幅器の前記正側電源端子に接続され、前記レベルシフタの負側電源端子はこのレベルシフタの直前の増幅器の前記負側電源端子に接続されることを特徴とするドライバ回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のドライバ回路において、
前記初段の増幅器は、縦続接続された複数の増幅器の群から構成されることを特徴とするドライバ回路。
【請求項５】
請求項１乃至３のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち２つ以上の増幅器は、それぞれ縦続接続された複数の増幅器の群から構成され、
前段の前記群を構成する増幅器の段数が後段の前記群を構成する増幅器の段数以上であることを特徴とするドライバ回路。
【請求項６】
請求項４または５記載のドライバ回路において、
前記群を構成する各増幅器に流れる電流は、後段の増幅器ほど大きくなることを特徴とするドライバ回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち少なくとも１つの増幅器は、可変利得増幅器であり、
前記可変利得増幅器は、
正相入力電圧信号が入力され、出力が前記可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が前記可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された第１の可変抵抗と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された第２の可変抵抗と、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするドライバ回路。
【請求項８】
請求項７記載のドライバ回路において、
前記可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタをさらに備え、
前記可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタをさらに備えることを特徴とするドライバ回路。
【請求項９】
請求項１乃至６のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち少なくとも１つの増幅器は、可変利得増幅器であり、
前記可変利得増幅器は、
正相入力電圧信号が入力され、出力が前記可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が前記可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするドライバ回路。
【請求項１０】
請求項９記載のドライバ回路において、
前記可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタをさらに備え、
前記可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタをさらに備えることを特徴とするドライバ回路。
【請求項１１】
請求項１乃至１０のいずれか１項に記載のドライバ回路において、
前記最終段の増幅器は、前記正側電源端子が前記正側電源の供給ラインに接続されることを特徴とするドライバ回路。
【請求項１２】
請求項１乃至１１のいずれか１項に記載のドライバ回路と、
このドライバ回路によって駆動される光変調器とを備え、
前記最終段の増幅器の出力端子が前記光変調器を通じて前記正側電源の供給ラインに接続されることを特徴とする光送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムの光送信器で利用されている光変調器等を駆動するドライバ回路および光送信器に関する。
【背景技術】
【０００２】
光変調器を駆動するドライバ回路では、小さな振幅（例えば数百ｍＶ程度）の電気信号を、光変調器を駆動できる大きな振幅（例えば数Ｖ程度）まで増幅し、出力することが必要である。このようなドライバ回路は、大きい利得特性および広い帯域特性が両立されていることが望ましく、一般的に複数段接続された増幅器群によって実現される。【０００３】
図２９に、関連するドライバ回路の要部を示す。このドライバ回路３００では、入力信号Ｖinを前段増幅器１１−１，１１−２および出力段増幅器１２を用いて、徐々に信号振幅を増幅し、所望の振幅を持つ出力信号Ｖoutを出力する。このようにすることで、増幅器１段当たりの利得を大きくする必要がなくなり、各増幅器において広い帯域特性が実現できる。この為、全体として大きい利得特性かつ広い帯域特性を両立したドライバ回路とすることが可能となる。【０００４】
一般的に、必要な出力振幅が増加すると増幅器に必要な電源電圧も増加する為、各増幅器の駆動に必要な電源電圧は後段の増幅器ほど大きくなる。図２９に示したドライバ回路３００では、前段増幅器１１−１，１１−２の正側電源端子１１−１ａ，１１−２ａを電源電圧Ｖ１の供給ライン（正側電源の供給ライン）ＬＡに接続し、負側電源端子１１−１ｂ，１１−２ｂを接地ライン（負側電源の供給ライン）ＧＮＤに接続している。また、出力段増幅器１２の正側電源端子１２ａを電源電圧Ｖ2（Ｖ1＜Ｖ2）の供給ライン（正側電源の供給ライン）ＬＢに接続し、負側電源端子１２ｂを接地ライン（負側電源の供給ライン）ＧＮＤに接続している。これにより、前段増幅器１１−１，１１−２の正側電源端子１１−１ａ，１１−２ａと負側電源端子１１−１ｂ，１１−２ｂとの間に電源電圧Ｖ1が供給され、出力段増幅器１２の正側電源端子１２ａと負側電源端子１２ｂとの間に電源電圧Ｖ2が供給される。【０００５】
なお、非特許文献１には、比較的小さい振幅を扱う前段に備わる増幅器において、出力段増幅器の電源電圧よりも小さい電源電圧で駆動することにより、ドライバ回路の消費電力を下げる回路構成が示されている。【０００６】
図２９に示したドライバ回路３００では、仮に全ての増幅器（前段増幅器１１−１，１１−２および出力段増幅器１２）を電源電圧Ｖ2で駆動した場合、各増幅器の消費電流が変わらないと仮定すると、消費電力はＶ2×（２Ｉ1＋Ｉ2）となるが、前段増幅器１１−１，１１−２を電源電圧Ｖ1で駆動すれば、（Ｖ2−Ｖ1）×２Ｉ1分の消費電力が削減可能である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】D. W. Kim et al., “12.5-Gb/s analog front-end of an optical transceiver in 0.13-μm CMOS," ISCAS 2013
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ドライバ回路をモジュールに実装するような場合には、そのモジュールの利便性を向上させる為に一つの電源電圧しか供給されないことがある。その場合、モジュールに搭載するドライバ回路を構成する増幅器を動作させる為に、それぞれの増幅器に必要な電源電圧の数に応じた電源回路が必要となる。【０００９】
例えば、それぞれの増幅器に必要な電源回路をスイッチングレギュレータ回路で実現する場合、その回路サイズが大きいためにドライバ回路と同一の集積回路上に搭載することが難しく、スイッチングレギュレータ回路を別デバイスとして用意する必要がある。このため、部材や実装面でのコストが大きくなってしまう。【００１０】
一方で、それぞれの増幅器に必要な電源回路をシリーズレギュレータ回路で実現する場合、変調器ドライバと同一の集積回路に搭載することは可能であるが、上述した（Ｖ2−Ｖ1）×２Ｉ1分の消費電力削減効果が失われ、ドライバ回路の低消費電力動作が難しくなってしまう。【００１１】
このように、関連するドライバ回路では、一つの電源電圧で動作させる場合、それぞれの増幅器に必要な電源電圧の数に応じた電源回路が必要となり、部材や実装面でのコスト抑制とドライバ回路の低消費電力動作との両立が困難であるという問題があった【００１２】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、部材や実装面でのコスト抑制と低消費電力動作とを両立させることができる、一つの電源電圧を受けて動作するドライバ回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のドライバ回路は、入力された信号を順に増幅するように縦続接続された複数の増幅器を備え、前記複数の増幅器は、正側電源端子と負側電源端子とをそれぞれ備え、前記複数の増幅器のうち最終段の増幅器以外の複数の増幅器は、第１の接続形態および第２の接続形態のいずれかにより正側電源の供給ラインと負側電源の供給ラインに接続され、前記最終段の増幅器は、前記負側電源端子が前記負側電源の供給ラインに接続され、前記第１の接続形態は、初段の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記負側電源端子とこれに隣接する後段の増幅器の前記正側電源端子とが接続される形態であり、前記第２の接続形態は、前記初段の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記正側電源端子とこれに隣接する後段の増幅器の前記負側電源端子とが接続される形態であることを特徴とするものである。
【発明の効果】
【００１４】
本発明では、最終段の増幅器以外の複数の増幅器は、第１の接続形態および第２の接続形態のいずれかにより正側電源の供給ラインと負側電源の供給ラインに接続され、最終段の増幅器は、負側電源端子が負側電源の供給ラインに接続される。そして、第１の接続形態では、初段の増幅器の正側電源端子が正側電源の供給ラインに接続され、最終段の直前の増幅器の負側電源端子が負側電源の供給ラインに接続され、初段の増幅器から最終段の直前の増幅器までの各増幅器において前段の増幅器の負側電源端子とこれに隣接する後段の増幅器の正側電源端子とが接続される。また、第２の接続形態では、初段の増幅器の負側電源端子が負側電源の供給ラインに接続され、最終段の直前の増幅器の正側電源端子が正側電源の供給ラインに接続され、初段の増幅器から最終段の直前の増幅器までの各増幅器において前段の増幅器の正側電源端子とこれに隣接する後段の増幅器の負側電源端子とが接続される。このような構成により、本発明では、一つの電源電圧によって駆動可能で、かつ後段の増幅器ほど供給される電源電圧が大きくなる回路構成を実現することが可能となり、部材や実装面でのコスト抑制と低消費電力動作とを両立させることができるようになる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施例に係るドライバ回路の要部を示す図である。
【図２】図２は、正側電源電位よりも高い直流動作点の信号が入力できる回路例を示す図である。
【図３】図３は、負側電源電位を基準とした直流動作点を持つ信号が出力できる回路例を示す図である。
【図４】図４は、本発明の第２の実施例に係るドライバ回路の要部を示す図である。
【図５】図５は、本発明の第３の実施例に係るドライバ回路の要部を示す図である。
【図６】図６は、第２の実施例のドライバ回路にレベルシフタを設けた例を示す図である。
【図７】図７は、本発明の第４の実施例に係るドライバ回路の要部を示す図である。
【図８】図８は、第１の実施例のドライバ回路の前段増幅器をＮ段（Ｎは４以上の整数）とした例を示す図である。
【図９】図９は、第２の実施例のドライバ回路の前段増幅器を３段とした例を示す図である。
【図１０】図１０は、第２の実施例のドライバ回路の前段増幅器をＮ段（Ｎは４以上の整数）とした例を示す図である。
【図１１】図１１は、本発明の第５の実施例に係るドライバ回路の要部を示す図である。
【図１２】図１２は、図９に示したドライバ回路にレベルシフタを設けた例を示す図である。
【図１３】図１３は、本発明の第６の実施例に係るドライバ回路の要部を示す図である。
【図１４】図１４は、差動増幅器の構成例を示す回路図である。
【図１５】図１５は、差動増幅器の他の構成例を示す回路図である。
【図１６】図１６は、本発明の第７の実施例に係るドライバ回路の差動増幅器の構成例を示す回路図である。
【図１７】図１７は、本発明の第７の実施例に係るドライバ回路の差動増幅器の他の構成例を示す回路図である。
【図１８】図１８は、本発明の第８の実施例に係るドライバ回路のレベルシフタの構成例を示す回路図である。
【図１９】図１９は、本発明の第８の実施例に係るドライバ回路のレベルシフタの他の構成例を示す回路図である。
【図２０】図２０は、本発明の第８の実施例に係るドライバ回路のレベルシフタの他の構成例を示す回路図である。
【図２１】図２１は、本発明の第９の実施例に係る可変利得増幅器の構成を示す回路図である。
【図２２】図２２は、本発明の第９の実施例に係る可変利得増幅器の利得−周波数特性を示す図である。
【図２３】図２３は、本発明の第１０の実施例に係る可変利得増幅器の構成を示す回路図である。
【図２４】図２４は、本発明の第１０の実施例に係る可変利得増幅器の利得−周波数特性を示す図である。
【図２５】図２５は、本発明の第１１の実施例に係る可変利得増幅器の構成を示す回路図である。
【図２６】図２６は、本発明の第１２の実施例に係る可変利得増幅器の構成を示す回路図である。
【図２７】図２７は、本発明の第１３の実施例に係る光送信器におけるドライバ回路の最終段の差動増幅器と光変調器との接続例を示す図である。
【図２８】図２８は、本発明の第１３の実施例に係る光送信器におけるドライバ回路の最終段の差動増幅器と光変調器との他の接続例を示す図である。
【図２９】図２９は、関連するドライバ回路の要部を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例を図面に基づいて詳細に説明する。
［第１の実施例］
図１は本発明の第１の実施例に係るドライバ回路１００の要部を示す図である。このドライバ回路１００は、入力された信号を順に増幅するように縦続接続された複数の増幅器を備えている。具体的には、ドライバ回路１００は、２つの差動増幅器１（１−１，１−２）と最終段の差動増幅器２とを備えており、正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に供給される一つの電源電圧Ｖ（Ｖ＝Ｖ2−Ｖ3）を受けて動作する。
【００１７】
このドライバ回路１００において、差動増幅器１（１−１，１−２）は正側電源端子１ａ（１−１ａ，１−２ａ）と負側電源端子１ｂ（１−１ｂ，１−２ｂ）とを備えている。差動増幅器２は正側電源端子２ａと負側電源端子２ｂとを備えている。
【００１８】
第１の実施例は第１の接続形態の例を示している。この第１の接続形態では、差動増幅器１−１と差動増幅器１−２とは、差動増幅器１−１の正側電源端子１−１ａを正側電源の供給ラインＬ１に接続し、差動増幅器１−２の負側電源端子１−２ｂを負側電源の供給ラインＬ２に接続し、差動増幅器１−１の負側電源端子１−１ｂと差動増幅器１−２の正側電源端子１−２ａとを接続することによって、正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に直列に接続されている。差動増幅器２は、自己の正側電源端子２ａを正側電源の供給ラインＬ１に接続して、自己の負側電源端子２ｂを負側電源の供給ラインＬ２に接続して、正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に接続されている。
【００１９】
また、差動増幅器１−１と差動増幅器１−２とによって２段の前段増幅器３が構成されており、差動増幅器１−１が初段の増幅器とされ、差動増幅器１−２が２段目の増幅器とされている。
【００２０】
このドライバ回路１００では、入力される信号Ｖinを差動増幅器１−１が増幅し、差動増幅器１−２へ送る。差動増幅器１−２は、差動増幅器１−１からの増幅された信号をさらに増幅し、差動増幅器２に送る。差動増幅器２は、差動増幅器１−２からの増幅された信号をさらに増幅し、出力信号Ｖoutとして出力する。
【００２１】
このドライバ回路１００では、差動増幅器２に供給される電源電圧Ｖ（Ｖ＝Ｖ2−Ｖ3）を最大として、差動増幅器１−１、差動増幅器１−２の順に電源電圧が大きくなる回路構成とすることが可能である。すなわち、一つの電源電圧Ｖ（Ｖ＝Ｖ2−Ｖ3）によって駆動可能で、かつ後段の増幅器ほど供給される電源電圧が大きくなる回路構成を実現することが可能である。これにより、それぞれの増幅器に必要な電源電圧の数に応じた電源回路が不要となり、部材や実装面でのコスト抑制と低消費電力動作とを両立させることができるようになる。
【００２２】
以下では、簡単のために、ドライバ回路１００の負側電源の供給ラインＬ２を接地した場合、すなわち負側電源の供給ラインＬ２の電位Ｖ3を０Ｖとし、電源電圧ＶをＶ＝Ｖ2とした場合を想定して説明する。なお、電源電圧ＶをＶ＝Ｖ2とする点については、後述する他の実施例でも同じとする。
【００２３】
このドライバ回路１００では、差動増幅器１−１と差動増幅器１−２とが正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に直列に接続されているので、差動増幅器１−１を流れる電流Ｉ1が差動増幅器１−２にも流れる。差動増幅器２には電流Ｉ2が流れる。
【００２４】
ここで、全ての増幅器１−１，１−２，２を電源電圧Ｖ2で駆動した場合と比較すると、このドライバ回路１００では消費電流をＩ1だけ削減することができるため、Ｖ2×Ｉ1分の電力削減効果が得られる。
【００２５】
このドライバ回路１００では、差動増幅器１−１および差動増幅器１−２のそれぞれに必要な電源電圧の和と差動増幅器２を駆動させるために必要な電源電圧とを比較し、大きい方の値、あるいはそれ以上の値を電源電圧Ｖ2に設定する。また、差動増幅器１−２に必要な電源電圧をＶMとした場合、ＶM−Ｖ3＞Ｖ2−ＶMとする。例えば、ＶM＞Ｖ2／２とする。これにより、望ましい状態として、後段の増幅器ほど供給される電源電圧が大きくなっている状態を実現でき（後段の増幅器ほど供給される電源電圧が大きくなっている状態を実現でき）、後段の増幅器ほど扱う信号振幅が大きくなるドライバ回路において更に低消費電流動作に適した状態を実現できる。
【００２６】
このドライバ回路１００では、差動増幅器１−１について、正側電源電位はＶ2、負側電源電位はＶMである為、通常その出力信号の直流動作点はＶ2〜ＶM間の電位であり、差動増幅器１−２の入力信号の直流動作点はその正側電源電位ＶMより高くなる。その為、差動増幅器１−２では入力部に正側電源電位より高い直流動作点の信号が入力できる回路構成が必要である。
【００２７】
正側電源電位よりも高い直流動作点の信号が入力できる回路として、例えば図２に示すように、入力端子ＰIN1，ＰIN2がトランジスタＭ1，Ｍ2のゲート端子に接続され、トランジスタＭ1，Ｍ2のドレイン端子が正側電源端子ＶDDに接続され、トランジスタＭ1，Ｍ2のドレイン端子が出力端子ＰOUT1，ＰOUT2に接続され、またトランジスタＭ1，Ｍ2のドレイン端子が抵抗Ｒ，Ｒを介して負側電源端子ＶSSに接続された、ソースフォロワ回路などが挙げられる。差動増幅器１−２の入力部に図２に示す回路を用いる場合には、正側電源電位ＶDD＝ＶM、負側電源電位ＶSS＝Ｖ3となる。
【００２８】
図２に示した回路おいて、トランジスタＭ1およびＭ2を飽和領域で動作させる条件下では、入力端子ＰIN1，ＰIN2の動作点はＶDD＋ＶTH程度まで許容される為、この回路では正側電源電位ＶDDよりＶTH程度まで高い電位の入力信号を入力できる。ここで、ＶTHはトランジスタＭ1およびＭ2の閾値電圧である。
【００２９】
一般的に増幅器において、入力信号の直流動作点が正側電源電圧よりも過度に高い場合、信号増幅させることや素子耐圧を確保することが困難になる。この為、図１に示したドライバ回路１００において、差動増幅器１−１の出力部は、負側電源電位（ＶM）を基準とした直流動作点を持つ信号を出力させる回路であることが望ましい。
【００３０】
負側電源電位を基準とした直流動作点を持つ信号が出力できる回路例として、例えば図３に示すように、Ｐ型のＭＯＳトランジスタＭ3，Ｍ4を用いたＣＭＬ回路などが挙げられる。図３の回路では、出力”Low”の状態では基準となるＶSSの電位まで出力端子ＰOUT1，ＰOUT2の電位を低下させることができ、出力”High”の状態ではＶSS＋Ｉ・Ｒの電位まで出力端子ＰOUT1，ＰOUT2の電位を上昇させることが可能な構成となる。差動増幅器１−１の出力部に図３に示す回路を用いる場合には、正側電源電位ＶDD＝Ｖ2、負側電源電位ＶSS＝ＶMとなる。
【００３１】
［第２の実施例］
第１の実施例のドライバ回路１００では、前段増幅器３において、差動増幅器１−１を初段の増幅器とし、差動増幅器１−２を２段目の増幅器とし、差動増幅器１−１の正側電源端子１−１ａを正側電源の供給ラインＬ１に接続し、差動増幅器１−２の負側電源端子１−２ｂを負側電源の供給ラインＬ２に接続し、差動増幅器１−１の負側電源端子１−１ｂと差動増幅器１−２の正側電源端子１−２ａとを接続するものとした。
【００３２】
これに対し、第２の実施例は第２の接続形態の例を示している。この第２の接続形態を採用するドライバ回路２００においては、差動増幅器１−２を初段の増幅器とし、差動増幅器１−１を２段目の増幅器とし、差動増幅器１−１の正側電源端子１−１ａを正側電源の供給ラインＬ１に接続し、差動増幅器１−２の負側電源端子１−２ｂを負側電源の供給ラインＬ２に接続し、差動増幅器１−１の負側電源端子１−１ｂと差動増幅器１−２の正側電源端子１−２ａとを接続する。
【００３３】
このドライバ回路２００では、入力される信号Ｖinを差動増幅器１−２が増幅し、差動増幅器１−１へ送る。差動増幅器１−１は、差動増幅器１−２からの増幅された信号をさらに増幅し、差動増幅器２に送る。差動増幅器２は、差動増幅器１−１からの増幅された信号をさらに増幅し、出力信号Ｖoutとして出力する。
【００３４】
このドライバ回路２００でも、差動増幅器１−１および差動増幅器１−２のそれぞれに必要な電源電圧の和と差動増幅器２を駆動させるために必要な電源電圧とを比較し、大きい方の値、あるいはそれ以上の値を電源電圧Ｖ2に設定する。また、このドライバ回路２００では、差動増幅器１−２に必要な電源電圧をＶMとした場合、ＶM−Ｖ3＞Ｖ2−ＶMとする。例えば、ＶM＜Ｖ2／２とする。これにより、望ましい状態として、後段の増幅器ほど供給される電源電圧が大きくなっている状態を実現することができる。
【００３５】
なお、このドライバ回路２００において、差動増幅器１−２の出力部には正側電源電位（ＶM）を基準とした直流動作点を持つ出力信号が得られる回路（例えば、Ｎ型ＭＯＳトランジスタを用いたＣＭＬ回路）が望ましく、差動増幅器１−１の入力部には負側電源電位（ＶM）よりも低い直流動作点を持つ信号を入力できる回路（例えば、Ｐ型ＭＯＳトランジスタを用いたソースフォロワ回路）が必要となる。
【００３６】
［第３の実施例］
第１の実施例のドライバ回路１００では、差動増幅器１−１からの増幅された信号を差動増幅器１−２へ直接入力するものとした。これに対し、第３の実施例では、図５にドライバ回路１０１として示すように、差動増幅器１−１と差動増幅器１−２との間の信号の入出力経路に、その信号のレベルを調整するレベルシフタ４を設ける。この第３の実施例は第１の接続形態の例を示している。
【００３７】
第１の実施例のドライバ回路１００では、前述した通り、差動増幅器１−２において、正側電源電位（ＶM）よりも高い直流動作点の信号が入力できる回路構成であることが必要で、差動増幅器１−１は負側電源電位（ＶM）を基準とした直流動作点を持つ信号を出力させる回路構成であることが望ましいという回路構成の制約が存在した。
【００３８】
これに対し、第３の実施例のドライバ回路１０１では、差動増幅器１−１の出力端子に入力端子が接続され、差動増幅器１−２の入力端子に出力端子が接続されるレベルシフタ４が備わることで、前述した差動増幅器１−１の出力端子や差動増幅器１−２の入力端子における直流動作点の制約が解消される。
【００３９】
また、このレベルシフタ４は、ＶM〜Ｖ2間の電位に直流動作点を持つ入力信号からＶM〜Ｖ3間に直流動作点を持つ出力信号を生成することが必要である為、図５に示されるように、レベルシフタ４の正側電源端子４ａは直前に接続されている差動増幅器１−１の正側電源端子１−１ａ（正側電源の供給ラインＬ１）に接続し、レベルシフタ４の負側電源端子４ｂは直後に接続されている差動増幅器１−２の負側電源端子１−２ｂ（負側電源の供給ラインＬ２）に接続する。
【００４０】
なお、図５には、第１の実施例のドライバ回路１００にレベルシフタ４を設けた例を示したが、第２の実施例のドライバ回路２００にレベルシフタ４を設けるようにしてもよい。図６に、第２の実施例のドライバ回路２００にレベルシフタ４を設けた例を示す。この図６に示す構成は第２の接続形態の例を示している。ドライバ回路２０１では、レベルシフタ４の正側電源端子４ａを直後に接続されている差動増幅器１−１の正側電源端子１−１ａ（正側電源の供給ラインＬ１）に接続し、レベルシフタ４の負側電源端子４ｂを直前に接続されている差動増幅器１−２の負側電源端子１−２ｂ（負側電源の供給ラインＬ２）に接続する。
【００４１】
［第４の実施例］
第１の実施例のドライバ回路１００では、差動増幅器１−１を初段の増幅器とし、差動増幅器１−２を２段目の増幅器とする２段の前段増幅器３を用いた。これに対し、第４の実施例では、図７にドライバ回路１０２として示すように、差動増幅器１−１を初段の増幅器とし、差動増幅器１−２を２段目の増幅器とし、差動増幅器１−３を３段目の増幅器とする３段の前段増幅器３を用いる。この第４実施例は第１の接続形態の例を示している。
【００４２】
このドライバ回路１０２では、差動増幅器１−１の正側電源端子１−１ａを正側電源の供給ラインＬ１に接続し、差動増幅器１−３の負側電源端子１−３ｂを負側電源の供給ラインＬ２に接続し、差動増幅器１−１の負側電源端子１−１ｂと差動増幅器１−２の正側電源端子１−２ａとを接続し、差動増幅器１−２の負側電源端子１−２ｂと差動増幅器１−３の正側電源端子１−３ａとを接続することによって、差動増幅器１−１と差動増幅器１−２と差動増幅器１−３とを正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に直列に接続する。
【００４３】
また、望ましい状態として、差動増幅器２に供給される電源電圧を最大として、差動増幅器１−１から差動増幅器１−３に向かうほど供給される電源電圧が大きくなるような状態を実現する。すなわち、差動増幅器１−１〜１−３の正側電源端子と負側電源端子との間に供給される電圧を、差動増幅器１−１から差動増幅器１−３に向けて順に大きな値となるような状態を実現する。この例では、ＶM2−Ｖ3＞ＶM1−ＶM2＞Ｖ2−ＶM1とする。このような設定は、後述のように各差動増幅器１−１〜１−３，２の設計で実現される。
【００４４】
このドライバ回路１０２では、入力される信号Ｖinを差動増幅器１−１が増幅し、差動増幅器１−２へ送る。差動増幅器１−２は、差動増幅器１−１からの増幅された信号をさらに増幅し、差動増幅器１−３へ送る。差動増幅器１−３は、差動増幅器１−２からの増幅された信号をさらに増幅し、差動増幅器２に送る。差動増幅器２は、差動増幅器１−３からの増幅された信号をさらに増幅し、出力信号Ｖoutとして出力する。
【００４５】
この第４の実施例のドライバ回路１０２は、第１の実施例のドライバ回路１００に比べて、消費電力を増加させることなく、全体の増幅器の段数を増やすことができ、広帯域化や高利得動作に向く構成例であり、差動増幅器１−１〜１−３をそれぞれ電源電圧Ｖ2で駆動した場合と比較すると、２Ｖ2×Ｉ1分の消費電力削減効果が期待でき、単一電源供給を実現しながら、第１の実施例のドライバ回路１００よりも大きな消費電力削減効果が得られる。
【００４６】
尚、図１に示したドライバ回路１００では前段増幅器３を２段とし、図７に示したドライバ回路１０２では前段増幅器３を３段としたが、前段増幅器３は２段や３段の多段差動増幅器に限定されるものではなく、図８にドライバ回路１０３として示すように、差動増幅器１−１〜１−Ｎ（Ｎは４以上の整数）が多段接続された構成に拡張するこも可能であることは明らかである。
【００４７】
図８に示したドライバ回路１０３では、差動増幅器１−１の正側電源端子１−１ａを正側電源の供給ラインＬ１に接続し、差動増幅器１−Ｎの負側電源端子１−Ｎｂを負側電源の供給ラインＬ２に接続し、その間の増幅器間の負側電源端子と正側電源端子とを接続することによって、差動増幅器１−１〜１−Ｎを正側電源の供給ラインＬ１と負側電源の供給ラインＬ２との間に直列に接続している。また、望ましい状態として、差動増幅器２に供給される電源電圧を最大として、差動増幅器１−１から差動増幅器１−Ｎに向かうほど供給される電源電圧が大きくなるような状態を実現している。
【００４８】
また、図４に示したドライバ回路２００についても、図９にドライバ回路２０２として示すように、前段増幅器３を３段としてもよい。また、図１０にドライバ回路２０３として示すように、差動増幅器１−１〜１−Ｎ（Ｎは４以上の整数）を多段接続した構成に拡張することも可能である。図９、図１０に示す構成は第２の接続形態の例を示している。
【００４９】
［第５の実施例］
図１１に、第５の実施例のドライバ回路１０４として、第４の実施例のドライバ回路１０２（図７）にレベルシフタ４を設けた例を示す。このドライバ回路１０４では、差動増幅器１−１と差動増幅器１−２との間の信号の入出力経路にレベルシフタ４−１を設け、差動増幅器１−２と差動増幅器１−３との間の信号の入出力経路にレベルシフタ４−２を設けている。第５の実施例は第１の接続形態の例を示している。
【００５０】
このドライバ回路１０４において、レベルシフタ４−１の正側電源端子４−１ａは直前に接続されている差動増幅器１−１の正側電源端子１−１ａ（正側電源の供給ラインＬ１）に接続し、レベルシフタ４−１の負側電源端子４−１ｂは直後に接続されている差動増幅器１−２の負側電源端子１−２ｂに接続する。また、レベルシフタ４−２の正側電源端子４−２ａは直前に接続されている差動増幅器１−２の正側電源端子１−２ａに接続し、レベルシフタ４−２の負側電源端子４−２ｂは直後に接続されている差動増幅器１−３の負側電源端子１−３ｂ（負側電源の供給ラインＬ２）に接続する。
【００５１】
このように、レベルシフタ４の正側電源はレベルシフタ４が接続される前段の差動増幅器１の正側電源と共通で、負側電源はレベルシフタ４が接続される後段の差動増幅器１の負側電源と共通に接続することで、レベルシフタ４を流れる電流についても更に別の差動増幅器１を流れる構成が実現できる為、より大きな消費電力削減効果が得られる。
【００５２】
なお、図１１には図７に示したドライバ回路１０２にレベルシフタ４を設けた例を示したが、図１２にドライバ回路２０４として示すように、図９に示したドライバ回路２０２にレベルシフタ４を設けるようにしてもよい。
【００５３】
このドライバ回路２０４では、差動増幅器１−３を初段の増幅器とし、差動増幅器１−２を２段目の増幅器とし、差動増幅器１−３を３段目の増幅器とし、差動増幅器１−２と差動増幅器１−１との間の信号の入出力経路にレベルシフタ４−１を設け、差動増幅器１−２と差動増幅器１−１との間の信号の入出力経路にレベルシフタ４−２を設けている。
【００５４】
また、このドライバ回路２０４では、レベルシフタ４−１の正側電源端子４−１ａを直後に接続されている差動増幅器１−２の正側電源端子１−２ａに接続し、レベルシフタ４−１の負側電源端子４−１ｂを直前に接続されている差動増幅器１−３の負側電源端子１−１ｂ（負側電源の供給ラインＬ２）に接続する。また、レベルシフタ４−２の正側電源端子４−２ａを直後に接続されている差動増幅器１−１の正側電源端子１−３ａ（正側電源の供給ラインＬ１）に接続し、レベルシフタ４−２の負側電源端子４−２ｂを直前に接続されている差動増幅器１−２の負側電源端子１−２ｂに接続する。
【００５５】
［第６の実施例］
第１の実施例に示したドライバ回路１００では、差動増幅器１−１や差動増幅器１−２を１段の差動増幅器としたが、複数の縦続接続された差動増幅器からなる差動増幅器群としてもよい。差動増幅器１−１および差動増幅器１−２を差動増幅器群とした例を図１３に示す。
【００５６】
このドライバ回路１０５では、差動増幅器１−１を差動増幅器１Ａ，１Ｂ，１Ｃからなる３段の差動増幅器群とし、差動増幅器１−２を差動増幅器１Ｄ，１Ｅからなる２段の差動増幅器群としている。
【００５７】
一般的に、ドライバ回路では後段の増幅器ほど扱う信号の振幅が大きく、電源電圧だけでなく、必要な消費電流も後段の増幅器ほど大きくなっていることが多い。この第６の実施例のドライバ回路１０５では、前段の差動増幅器１−１を構成する増幅器の段数よりも後段の差動増幅器１−２を構成する増幅器の段数を少なくすることで、１段当たりの増幅器に消費される電流を増加させる構成が可能となる。
【００５８】
図１３中では、Ｉ1＋Ｉ2＋Ｉ3＝Ｉ4＋Ｉ5＝Ｉが成り立つが、例えばＩ1＝Ｉ2＝Ｉ3＝Ｉ／３，Ｉ4＝Ｉ5＝Ｉ／２とすれば差動増幅器１−１を構成する各増幅器よりも、後段に備わる差動増幅器１−２を構成する各増幅器の方が電流を大きく設定できる。
【００５９】
また、Ｉ1＜Ｉ2＜Ｉ3＜Ｉ4＜Ｉ5とすれば、差動増幅器１−１および差動増幅器１−２を構成する各増幅器において、後段ほど徐々に電流が大きくなる構成も実現できる。すなわち、差動増幅器１−１および差動増幅器１−２を構成する増幅器の各々に流れる電流値を、前段に位置する増幅器に流れる電流値をＩF、後段に位置する増幅器に流れる電流値をＩBとした場合、ＩF＜ＩBとすれば、後段ほど徐々に電流が大きくなる構成を実現することができる。
【００６０】
この第５の実施例の構成は、第３の実施例との組み合わせ（差動増幅器１−１の出力端子および差動増幅器１−２の入力端子間にレベルシフタが備わる構成）や第４の実施例との組み合わせ（差動増幅器１−２の後段にさらに差動増幅器１−３，・・・，１−Ｎ（Ｎは４以上の整数）が備わる構成）も可能である。また、第２の実施例（差動増幅器１−２を初段の増幅器とし、差動増幅器１−２を２段目の増幅器とする構成）などにも組み合わせることが可能である。
【００６１】
尚、図１３に示したドライバ回路１０５では、差動増幅器１−１と差動増幅器１−２の両方を複数段の増幅器によって構成する例を示したが、差動増幅器１−１のみが複数段の増幅器によって構成される例もあり得る。また、差動増幅器１−１を３段の差動増幅器群、差動増幅器１−２を２段の差動増幅器群とした。すなわち前段の増幅器群を構成する増幅器の段数が後段の増幅器群を構成する増幅器の段数よりも多いものとしたが、前段の増幅器群を構成する増幅器の段数と後段の増幅器群を構成する増幅器の段数が同じ段数としてもよい。
【００６２】
また、上述した図１、図４〜図１０に示したドライバ回路では、直列に接続された全ての差動増幅器１に同じ値の電流が流れる回路例を説明したが、例えば図１に示したドライバ回路１０１では、Ｖ2端子とＶM端子間やＶM端子とＶ3端子間に更に電流パスとなる回路を設け、差動増幅器１−１を流れる電流≠差動増幅器１−２を流れる電流となる構成もあり得る。
【００６３】
また、本発明において、最終段の増幅器を構成する増幅器の段数に制限はなく、全ての実施例において、差動増幅器２を複数の増幅器から構成される増幅器群としてもよい。
【００６４】
［第７の実施例］
この第７の実施例では、差動増幅器１（１−１〜１−Ｎ）および差動増幅器２に定電流が流れる増幅器を用いる事が特徴である。具体的には、差動増幅器１、あるいは差動増幅器２に、ゲート端子が固定電位に接続され、ソース端子がＶＭ端子に接続されるトランジスタで構成されるテール電流源が備わることを特徴とする。
【００６５】
一般的に電源端子は低インピーダンスである方が電源端子に生じる電圧ノイズが低減できる観点から望ましい。例えば図１のように差動増幅器１−１から差動増幅器１−２に電源電圧を供給する場合、正側電源の供給ラインＬ１と直接接続されていない電源端子および負側電源の供給ラインＬ２と直接接続されていない電源端子（図１の正側電源端子１−２ａ、負側電源端子１−１ｂ）のインピーダンスを下げる事が難しく、これらの電源端子に流れる電流に変化が生じた際に大きな電圧ノイズが発生するという問題がある。
【００６６】
そこで、差動増幅器１，２に定電流が流れる増幅器を用いることで、正側電源の供給ラインＬ１と直接接続されていない電源端子および負側電源の供給ラインＬ２と直接接続されていない電源端子に流れる電流は一定に保たれるため、、電圧ノイズの発生を抑制することができる。
【００６７】
一定の電流が流れる差動増幅器の構成例を図１４、図１５に示す。図１４の差動増幅器は、ゲートが差動増幅器の正相入力端子に接続され、ドレインが差動増幅器の逆相出力端子に接続されたトランジスタＭ１００と、ゲートが差動増幅器の逆相入力端子に接続され、ドレインが差動増幅器の正相出力端子に接続されたトランジスタＭ１０１と、一端が正側電源端子ＶHに接続され、他端が差動増幅器の逆相出力端子に接続された抵抗Ｒ１００と、一端が正側電源端子ＶHに接続され、他端が差動増幅器の正相出力端子に接続された抵抗Ｒ１０１と、一端がトランジスタＭ１００，Ｍ１０１のソースに接続され、他端が負側電源端子ＶLに接続された電流源回路ＩＳ１００とから構成される。
【００６８】
図１５の差動増幅器は、ゲートが差動増幅器の正相入力端子に接続され、ドレインが差動増幅器の逆相出力端子に接続されたトランジスタＭ１０２と、ゲートが差動増幅器の逆相入力端子に接続され、ドレインが差動増幅器の正相出力端子に接続されたトランジスタＭ１０３と、一端が正側電源端子ＶHに接続され、他端が差動増幅器の逆相出力端子に接続された抵抗Ｒ１０２と、一端が正側電源端子ＶHに接続され、他端が差動増幅器の正相出力端子に接続された抵抗Ｒ１０３と、一端がトランジスタＭ１０２のソースに接続され、他端がトランジスタＭ１０３のソースに接続された抵抗Ｒ１０４と、一端がトランジスタＭ１０２のソースに接続され、他端が負側電源端子ＶLに接続された電流源回路ＩＳ１０１と、一端がトランジスタＭ１０３のソースに接続され、他端が負側電源端子ＶLに接続された電流源回路ＩＳ１０２とから構成される。電流源回路ＩＳ１００に流れる電流をＩとすると、電流源回路ＩＳ１０１，ＩＳ１０２のそれぞれに流れる電流はＩ／２である。
【００６９】
図１４、図１５に示した構成では、電流源回路ＩＳ１００，ＩＳ１０１，ＩＳ１０２によって、正側電源端子ＶHから負側電源端子ＶLに常に一定の電流が流れる。これにより、正側電源端子ＶHを正側電源の供給ラインＬ１に直接接続しない場合でも、正側電源端子ＶHに生じる電圧ノイズをゼロにすることができる。同様に、負側電源端子ＶLを負側電源の供給ラインＬ２に直接接続しない場合でも、負側電源端子ＶLに生じる電圧ノイズをゼロにすることができる。
【００７０】
一方で実際には、理想的な電流源回路は実現が不可能であるため、差動増幅器の入力端子に信号が入力された際などには差動増幅器を流れる電流が微小に変化する。そこで、負側電源端子ＶLに直接接続される電流源回路を、ゲートが固定電位に接続され、ソースが負側電源端子ＶLに接続されたトランジスタで構成する。ゲート接地されたトランジスタのソース端子は低インピーダンスであるため、負側電源端子ＶLを流れる電流が微小に変化した際の電圧ノイズを抑制することが可能となる。
【００７１】
図１４、図１５に示した差動増幅器の電流源回路ＩＳ１００，ＩＳ１０１，ＩＳ１０２としてトランジスタを用いた構成を図１６、図１７に示す。図１６の差動増幅器は、図１４の差動増幅器の電流源回路ＩＳ１００として、ゲートに固定電圧ＶBが入力され、ドレインがトランジスタＭ１００，Ｍ１０１のソースに接続され、ソースが負側電源端子ＶLに接続されたトランジスタＭ１０４を用いている。
【００７２】
図１７の差動増幅器は、図１５の差動増幅器の電流源回路ＩＳ１０１として、ゲートに固定電圧ＶBが入力され、ドレインがトランジスタＭ１０２のソースに接続され、ソースが負側電源端子ＶLに接続されたトランジスタＭ１０５を用いている。また、電流源回路ＩＳ１０２として、ゲートに固定電圧ＶBが入力され、ドレインがトランジスタＭ１０３のソースに接続され、ソースが負側電源端子ＶLに接続されたトランジスタＭ１０６を用いている。
【００７３】
第１〜第６の実施例で説明した差動増幅器１（１−１〜１−Ｎ），２として図１６または図１７に示した構成を用いる場合、正側電源端子ＶHは正側電源の供給ラインＬ１または他の差動増幅器の負側電源端子に接続される。また、負側電源端子ＶLは負側電源の供給ラインＬ２または他の差動増幅器の正側電源端子に接続される。
【００７４】
差動増幅器１（１−１〜１−Ｎ），２として図１６または図１７に示した構成を用いると、トランジスタＭ１０４，Ｍ１０５，Ｍ１０６のソース端子が負側電源端子ＶLに接続される構成を実現することができ、負側電源端子ＶLのインピーダンスを低減できる。また、負側電源端子ＶLの電位はトランジスタＭ１０４，Ｍ１０５，Ｍ１０６のゲート−ソース間電圧の分だけ、固定電圧ＶBよりも低い値になるため、固定電圧ＶBによって負側電源端子ＶLの電位を所望の電位に設定することができる。
【００７５】
また、差動増幅器１（１−１〜１−Ｎ），２として図１６または図１７に示した構成を用いると、後段の増幅器ほど供給される電源電圧が大きくなるという状態を回路設計で実現することが容易になる。
【００７６】
なお、第７の実施例では、差動増幅器を構成するトランジスタとしてＦＥＴ（Field Effect Transistor）を用いたが、バイポーラトランジスタを用いた場合も同様の効果が得られることは明らかである。
【００７７】
［第８の実施例］
この第８の実施例では、レベルシフタ４（４−１，４−２）の構成例を示す。具体的には、レベルシフタ４が直流信号成分からの動作点シフトが可能な回路（例えばソースフォロワ回路）で有ることを特徴とする。
光通信では、低周波信号を通すことが可能な回路が望まれるが、一般的な回路例では信号経路に容量素子が挿入されているために、光通信への適用が難しい。
【００７８】
そこで、この第８の実施例では、図１８に示すようなソースフォロワ型のレベルシフタ４を用いる。これにより、直流信号成分からの動作点シフトが可能であり、光通信に適用が可能である。図１８のレベルシフタ４は、ゲートがレベルシフタ４の正相入力端子に接続され、ドレインが正側電源端子ＶHに接続され、ソースがレベルシフタ４の正相出力端子に接続されたトランジスタＭ１０７と、ゲートがレベルシフタ４の逆相入力端子に接続され、ドレインが正側電源端子ＶHに接続され、ソースがレベルシフタ４の逆相出力端子に接続されたトランジスタＭ１０８と、一端がレベルシフタ４の正相出力端子に接続され、他端が負側電源端子ＶLに接続された電流源回路ＩＳ１０３と、一端がレベルシフタ４の逆相出力端子に接続され、他端が負側電源端子ＶLに接続された電流源回路ＩＳ１０４とから構成される。
【００７９】
また図１９に示すように、図１８のレベルシフタ４の出力端子とトランジスタＭ１０７，Ｍ１０８のソースとの間にダイオードＤ１００，Ｄ１０１を挿入することによって、直流信号成分からの更に大幅な動作点シフトが可能となる。
本発明では、レベルシフタ４において、差動増幅器１，２を駆動するために必要な電源電圧程度の大幅な動作点シフトが求められる。ソースフォロワによる動作点シフトだけでなく、ダイオードＤ１００，Ｄ１０１による動作点シフトを加えることで、大幅な動作点シフトが可能となる。なお、ダイオードＤ１００，Ｄ１０１の代わりに、ダイオード接続されたトランジスタ（ゲートとドレインが接続されたトランジスタ）を用いてもよい。
【００８０】
また、図２０に示すように、図１９のレベルシフタ４のダイオードＤ１００，Ｄ１０１と並列に容量素子Ｃ１００，Ｃ１０１を設けるようにしてもよい。前記したとおり、ダイオードＤ１００，Ｄ１０１の挿入によって大幅な動作点シフトが可能になる一方で、ダイオードＤ１００，Ｄ１０１が有する高周波信号の損失によって、レベルシフタ４の帯域が律速される。これに対して、図２０の構成では、容量素子Ｃ１００，Ｃ１０１を追加することによって、高周波信号が容量素子Ｃ１００，Ｃ１０１を通過するため、高周波信号まで動作可能なレベルシフタ４が実現できる。
【００８１】
なお、図１８〜図２０に示した構成をレベルシフタ４（４−１，４−２）として用いる場合、正側電源端子ＶHは正側電源の供給ラインＬ１または他の差動増幅器の正側電源端子に接続される。また、負側電源端子ＶLは負側電源の供給ラインＬ２または他の差動増幅器の負側電源端子に接続される。
第８の実施例では、レベルシフタ４を構成するトランジスタとしてＦＥＴを用いたが、バイポーラトランジスタを用いた場合も同様の効果が得られることは明らかである。
【００８２】
［第９の実施例］
第９の実施例では、第１〜第６の実施例で説明した複数の差動増幅器１（１−１〜１−Ｎ）のうち少なくとも１つを、可変利得増幅器とする例を説明する。図２１は本発明の第９の実施例に係る可変利得増幅器の構成を示す回路図である。可変利得増幅器は、ゲートが可変利得増幅器の正相入力端子（Ｖinp）に接続され、ドレインが可変利得増幅器の逆相出力端子（Ｖoutn）に接続されたＮ型ＭＯＳトランジスタＭ１３と、ゲートが可変利得増幅器の逆相入力端子（Ｖinn）に接続され、ドレインが可変利得増幅器の正相出力端子（Ｖoutp）に接続されたＮ型ＭＯＳトランジスタＭ１４と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源電圧ＶDDに接続され、ドレインが逆相出力端子（Ｖoutn）に接続されたＰ型ＭＯＳトランジスタＭ１５と、ゲートにゲイン制御電圧ＶGAINが入力され、ソースが正側電源電圧ＶDDに接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタＭ１６と、正側電源電圧ＶDDと逆相出力端子（Ｖoutn）間に直列に挿入された抵抗Ｒ1とインダクタＬ11と、正側電源電圧ＶDDと正相出力端子（Ｖoutp）間に直列に挿入された抵抗Ｒ2とインダクタＬ12と、トランジスタＭ１３，Ｍ１４のソースと負側電源電圧ＶSS間に接続された電流源回路ＩＳとから構成される。
【００８３】
第９の実施例では、ゲートにゲイン制御電圧ＶGAINが入力されるトランジスタＭ１５，Ｍ１６によって可変抵抗を実現している。
Ｖinpは正相入力電圧信号、Ｖinnは逆相入力電圧信号、Ｖoutpは正相出力電圧信号、Ｖoutnは逆相出力電圧信号、Ａ１は次段増幅器である。
【００８４】
図２２は６５ｎｍＣＭＯＳプロセスパラメタを用いて図２１の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ11，Ｌ12の値を２５０ｐＨ、Ｐ型ＭＯＳトランジスタＭ１５，Ｍ１６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ１３，Ｍ１４のサイズＷnを４８μｍ、電流源回路ＩＳの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。
【００８５】
Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。第９の実施例の構成を用いることで広い周波数範囲において利得−周波数の曲線の形状を維持した状態で利得を制御できていることが確認できる。
【００８６】
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜３０ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。また、第９の実施例のシミュレーション結果では、ＶGAIN＝０．８Ｖのときの−３ｄＢ帯域７５．７ＧＨｚに対して、ＶGAIN＝１．０Ｖのときの−３ｄＢ帯域が６２．８ＧＨｚとなり、帯域の変化率が２０．５％まで低減され、理想的な利得変化に近付いていることが分かる。
【００８７】
［第１０の実施例］
第１０の実施例では、第１〜第６の実施例で説明した複数の差動増幅器１（１−１〜１−Ｎ）のうち少なくとも１つを、可変利得増幅器とする別の例を説明する。図２３は本発明の第１０の実施例に係る可変利得増幅器の構成を示す回路図である。図２１に示した第９の実施例との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ11からなる直列回路の逆相出力端子（Ｖoutn）側の端子およびＰ型ＭＯＳトランジスタＭ１５のドレイン（第１の可変抵抗の逆相出力端子（Ｖoutn）側の端子）との間に、インダクタＬ13を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ12からなる直列回路の正相出力端子（Ｖoutp）側の端子およびＰ型ＭＯＳトランジスタＭ１６のドレイン（第２の可変抵抗の正相出力端子（Ｖoutp）側の端子）との間に、インダクタＬ14を備えている点である。
【００８８】
図２４は６５ｎｍＣＭＯＳプロセスパラメタを用いて図２３の回路において、ゲイン制御電圧ＶGAINを０．８Ｖ〜１．０Ｖまで変化させた際の可変利得増幅器の利得−周波数特性をシミュレーションした結果を示す図である。このシミュレーションでは、正側電源電圧ＶDDを１．５Ｖ、負側電源電圧ＶSSを０Ｖ、抵抗Ｒ1，Ｒ2の値を７０Ω、インダクタＬ11，Ｌ12の値を４００ｐＨ、インダクタＬ13，Ｌ14の値を１００ｐＨ、Ｐ型ＭＯＳトランジスタＭ１５，Ｍ１６のサイズＷpを２８μｍ、Ｎ型ＭＯＳトランジスタＭ１３，Ｍ１４のサイズＷnを４８μｍ、電流源回路ＩＳの電流値を８ｍＡ、次段増幅器Ａ１の入力容量Ｃ1，Ｃ2を２０ｆＦとしている。
【００８９】
Ｇ08はＶGAIN＝０．８Ｖのときの利得−周波数特性、Ｇ10はＶGAIN＝１．０Ｖのときの利得−周波数特性を示し、Ｇ08’はＶGAIN＝０．８Ｖのときの利得−周波数特性を、直流利得がＶGAIN＝１．０Ｖのときの直流利得と一致するように平行移動した曲線を示している。
【００９０】
第１０の実施例の可変利得増幅器を用いることによって、エンファシス特性を備えつつ、広い周波数範囲において利得−周波数の曲線形状を維持した状態で利得を制御できていることが分かる。第１０の実施例におけるエンファシス量は、ＶGAIN＝１．０Ｖのときで２．８ｄＢ、ＶGAIN＝０．８Ｖのときで２．９ｄＢであった。
【００９１】
また、ＶGAIN＝１．０Ｖのときの利得−周波数の曲線Ｇ10と、ＶGAIN＝０．８Ｖのときの利得−周波数の曲線Ｇ08を平行移動させて直流利得をＶGAIN＝１．０Ｖのときの直流利得と一致させた曲線Ｇ08’とを比較すると、０〜２５ＧＨｚ程度までの広い周波数帯において曲線Ｇ08’に対して曲線Ｇ10の形状がほぼ一致した理想的な利得変化が実現できていることが分かる。
【００９２】
［第１１の実施例］
第１１の実施例では、第１〜第６の実施例で説明した複数の差動増幅器１（１−１〜１−Ｎ）のうち少なくとも１つを、可変利得増幅器とする別の例を説明する。図２５は本発明の第１１の実施例に係る可変利得増幅器の構成を示す回路図であり、図２１と同一の構成には同一の符号を付してある。図２１に示した第９の実施例との構成の差分は、差動回路の差動対トランジスタＭ１３，Ｍ１４の出力抵抗の一部として可変抵抗（トランジスタＭ１５，Ｍ１６）を設ける代わりに、可変抵抗Ｒvaを差動回路の差動抵抗として設けている点である。すなわち、可変抵抗Ｒvaは、可変利得増幅器の逆相出力端子（Ｖoutn）と正相出力端子（Ｖoutp）間に設けられる。
【００９３】
第９の実施例および第１０の実施例の構成では、可変抵抗に直流電流が流れる接続形態であったため、可変抵抗の抵抗値が変化することでＩＲドロップによる電圧降下量が変化し、結果として出力端子（Ｖout，Ｖoutn，Ｖoutp）の直流動作点が変化するという課題があった。
これに対して、第１１の実施例では、可変抵抗Ｒvaに直流電流が流れないため、可変抵抗Ｒvaの抵抗値が変化しても、逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）の直流動作点が変化することは無い。
【００９４】
一方で、可変抵抗Ｒvaは逆相出力端子（Ｖoutn）および正相出力端子（Ｖoutp）から見て差動抵抗として見えるため、可変抵抗Ｒvaの抵抗値を変化させることで交流的には増幅器の出力抵抗の値が変化し、第９の実施例および第１０の実施例と同様に可変利得機能を実現することができる。
【００９５】
第９の実施例および第１０の実施例と同様に、可変抵抗Ｒvaは、例えばゲートにゲイン制御電圧ＶGAINが入力され、ソースが逆相出力端子（Ｖoutn）に接続され、ドレインが正相出力端子（Ｖoutp）に接続されたＰ型ＭＯＳトランジスタによって実現することができる。
【００９６】
［第１２の実施例］
第１２の実施例では、第１〜第６の実施例で説明した複数の差動増幅器１（１−１〜１−Ｎ）のうち少なくとも１つを、可変利得増幅器とする別の例を説明する。図２６は本発明の第１２の実施例に係る可変利得増幅器の構成を示す回路図であり、図２１、図２５と同一の構成には同一の符号を付してある。図２５に示した第１１の実施例との構成の差分は、可変利得増幅器の逆相出力端子（Ｖoutn）と、抵抗Ｒ1とインダクタＬ11からなる直列回路の逆相出力端子（Ｖoutn）側の端子との間に、インダクタＬ13を備え、可変利得増幅器の正相出力端子（Ｖoutp）と、抵抗Ｒ2とインダクタＬ12からなる直列回路の正相出力端子（Ｖoutp）側の端子との間に、インダクタＬ14を備えている点である。
このような構成により、第１２の実施例では、第１０の実施例で説明した効果を得ると共に、第１１の実施例で説明した効果を得ることができる。
【００９７】
なお、第１〜第６の実施例で説明した差動増幅器１（１−１〜１−Ｎ）のうち少なくとも１つとして、図２１、図２３、図２５、図２６に示した構成を用いる場合、正側電源電圧ＶDDを供給する端子は正側電源の供給ラインＬ１または他の差動増幅器の負側電源端子に接続される。また、負側電源電圧ＶSSを供給する端子は負側電源の供給ラインＬ２または他の差動増幅器の正側電源端子に接続される。
【００９８】
なお、第９〜第１２の実施例では、Ｐ型ＭＯＳトランジスタを用いて可変抵抗を実現する構成例を示したが、Ｎ型ＭＯＳトランジスタ、Ｐ型またはＮ型ＭＯＳトランジスタと定抵抗の直列接続など、抵抗値が可変できる回路であれば、Ｐ型ＭＯＳトランジスタに限るものではない。
【００９９】
また、第９〜第１２の実施例では、増幅用のトランジスタ（Ｍ１３，Ｍ１４）および可変抵抗用のトランジスタ（Ｍ１５，Ｍ１６）としてＭＯＳトランジスタを用いた構成を示したが、これに限るものではなく、バイポーラトランジスタを用いてもよい。
【０１００】
また、第９〜第１２の実施例では、増幅用のトランジスタについて全てソース端子を接地した構成を示したが、これに限るものではなく、抵抗を介して接地する、あるいは抵抗と容量の並列回路を介して接地する構成も考え得る。
【０１０１】
［第１３の実施例］
第１３の実施例では、第１〜第１２の実施例で説明したドライバ回路を光送信器に適用する例について説明する。図２７は、光送信器のドライバ回路の最終段の差動増幅器２と、ドライバ回路によって駆動される光変調器５との接続例を示す図である。第１〜第１２の実施例で説明したドライバ回路を光送信器に適用する場合、図２７に示すように、ドライバ回路の最終段の差動増幅器２の出力端子が光変調器５を通じて正側電源の供給ラインＬ１に接続される。
【０１０２】
近年、ドライバ回路の駆動対象が有するインピーダンスＲは必ずしも５０Ωとは限らない。例えば光変調器については、より広帯域な変調器を実現するために５０Ωより低いインピーダンスを有する変調器が存在する。図２７の構成の場合、差動増幅器２の出力端子の直流動作点は光変調器５が有するインピーダンスＲを用いて、Ｖ2−Ｉ6Ｒ／２で表される。すなわち、インピーダンスＲの値によって、差動増幅器２の出力端子の動作点が変化してしまうため、駆動対象の光変調器５のインピーダンス条件に制約があった。
【０１０３】
そこで、第１３の実施例では、ドライバ回路の最終段の差動増幅器２に、可変電流源回路ＩＳ１０５を設けるようにすればよい。可変電流源回路ＩＳ１０５を流れる電流は、差動増幅器２を流れる電流Ｉ2と光変調器５を流れる電流Ｉ6との和となる（Ｉ2＋Ｉ6）。Ｒ×Ｉ6が一定となるように可変電流源回路ＩＳ１０５で電流値を制御することで、ドライバ回路の最終段の差動増幅器２の直流動作点を常に一定に保つことができる。
【０１０４】
また、図２８に示すように、差動増幅器２の正側電源端子２ａを正側電源の供給ラインＬ１に接続しない構成としてもよい。この図２８に示す構成によれば、正側電源の供給ラインＬ１から光変調器５を通じて差動増幅器２に電流を供給することができ、ドライバ回路と光変調器５との整合回路を省くことができるので、消費電力を低減することができる。なお、可変電流源回路ＩＳ１０５を有する差動増幅器２の構成としては、例えば図１６、図１７に示した構成を用いることができる。
【０１０５】
〔実施例の拡張〕
以上、実施例を参照して本発明を説明したが、本発明は上記の実施例に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【０１０６】
１−１〜１−Ｎ，１Ａ〜１Ｅ，２…差動増幅器、１ａ…正側電源端子、１ｂ…負側電源端子、２ａ…正側電源端子、２ｂ…負側電源端子、３…前段増幅器、４…レベルシフタ、４ａ…正側電源端子、４ｂ…負側電源端子、５…光変調器、Ｌ１…正側電源の供給ライン、Ｌ２…負側電源の供給ライン、１００〜１０５，２００〜２０４…ドライバ回路、Ｍ１３〜Ｍ１６，Ｍ１００〜Ｍ１０８…トランジスタ、Ｄ１００，Ｄ１０１…ダイオード、Ｒ1，Ｒ2，Ｒ１００〜Ｒ１０４…抵抗、Ｒva…可変抵抗、Ｃ１００，Ｃ１０１…容量素子、Ｌ11〜Ｌ14…インダクタ、ＩＳ，ＩＳ１００〜ＩＳ１０４…電流源回路、ＩＳ１０５…可変電流源回路。
【図１】
2017169769.tif 000003
【図２】
2017169769.tif 000004
【図３】
2017169769.tif 000005
【図４】
2017169769.tif 000006
【図５】
2017169769.tif 000007
【図６】
2017169769.tif 000008
【図７】
2017169769.tif 000009
【図８】
2017169769.tif 000010
【図９】
2017169769.tif 000011
【図１０】
2017169769.tif 000012
【図１１】
2017169769.tif 000013
【図１２】
2017169769.tif 000014
【図１３】
2017169769.tif 000015
【図１４】
2017169769.tif 000016
【図１５】
2017169769.tif 000017
【図１６】
2017169769.tif 000018
【図１７】
2017169769.tif 000019
【図１８】
2017169769.tif 000020
【図１９】
2017169769.tif 000021
【図２０】
2017169769.tif 000022
【図２１】
2017169769.tif 000023
【図２２】
2017169769.tif 000024
【図２３】
2017169769.tif 000025
【図２４】
2017169769.tif 000026
【図２５】
2017169769.tif 000027
【図２６】
2017169769.tif 000028
【図２７】
2017169769.tif 000029
【図２８】
2017169769.tif 000030
【図２９】
2017169769.tif 000031
【手続補正書】
【提出日】平成29年7月31日(2017.7.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力された信号を順に増幅するように縦続接続された複数の増幅器を備え、
前記複数の増幅器は、それぞれ、正側電源端子と、負側電源端子と、ゲート端子が固定電位に接続されソース端子が前記正側電源端子または前記負側電源端子に接続されたトランジスタで構成されるテール電流源とを備えた差動増幅器であり、
前記複数の増幅器のうち最終段の増幅器以外の複数の増幅器は、第１の接続形態および第２の接続形態のいずれかにより正側電源の供給ラインと負側電源の供給ラインに接続され、
前記最終段の増幅器は、前記負側電源端子が前記負側電源の供給ラインに接続され、
前記第１の接続形態は、初段の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記負側電源端子とこれに隣接する後段の増幅器の前記正側電源端子とが接続される形態であり、
前記第２の接続形態は、前記初段の増幅器の前記負側電源端子が前記負側電源の供給ラインに接続され、前記最終段の直前の増幅器の前記正側電源端子が前記正側電源の供給ラインに接続され、前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器において前段の増幅器の前記正側電源端子とこれに隣接する後段の増幅器の前記負側電源端子とが接続される形態であることを特徴とするドライバ回路。
【請求項２】
請求項１記載のドライバ回路において、
前記初段の増幅器から前記最終段の増幅器までの各増幅器の前記正側電源端子と前記負側電源端子との間に供給される電源電圧は、
前記初段の増幅器から前記最終段の増幅器に向けて順に大きな値となることを特徴とするドライバ回路。
【請求項３】
請求項１または２記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器間の前記信号の経路のうち少なくとも１箇所に前記信号のレベルを調整するレベルシフタをさらに備え、
前記第１の接続形態の場合、前記レベルシフタの正側電源端子はこのレベルシフタの直前の増幅器の前記正側電源端子に接続され、前記レベルシフタの負側電源端子はこのレベルシフタの直後の増幅器の前記負側電源端子に接続され、
前記第２の接続形態の場合、前記レベルシフタの正側電源端子はこのレベルシフタの直後の増幅器の前記正側電源端子に接続され、前記レベルシフタの負側電源端子はこのレベルシフタの直前の増幅器の前記負側電源端子に接続されることを特徴とするドライバ回路。
【請求項４】
請求項１乃至３のいずれか１項に記載のドライバ回路において、
前記初段の増幅器は、縦続接続された複数の増幅器の群から構成されることを特徴とするドライバ回路。
【請求項５】
請求項１乃至３のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち２つ以上の増幅器は、それぞれ縦続接続された複数の増幅器の群から構成され、
前段の前記群を構成する増幅器の段数が後段の前記群を構成する増幅器の段数以上であることを特徴とするドライバ回路。
【請求項６】
請求項４または５記載のドライバ回路において、
前記群を構成する各増幅器に流れる電流は、後段の増幅器ほど大きくなることを特徴とするドライバ回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち少なくとも１つの増幅器は、可変利得増幅器であり、
前記可変利得増幅器は、
正相入力電圧信号が入力され、出力が前記可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が前記可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された第１の可変抵抗と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された第２の可変抵抗と、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするドライバ回路。
【請求項８】
請求項７記載のドライバ回路において、
前記可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子および前記第１の可変抵抗の前記逆相出力端子側の端子との間に、第３のインダクタをさらに備え、
前記可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子および前記第２の可変抵抗の前記正相出力端子側の端子との間に、第４のインダクタをさらに備えることを特徴とするドライバ回路。
【請求項９】
請求項１乃至６のいずれか１項に記載のドライバ回路において、
前記初段の増幅器から前記最終段の直前の増幅器までの各増幅器のうち少なくとも１つの増幅器は、可変利得増幅器であり、
前記可変利得増幅器は、
正相入力電圧信号が入力され、出力が前記可変利得増幅器の逆相出力端子に接続された増幅用の第１のトランジスタと、
逆相入力電圧信号が入力され、出力が前記可変利得増幅器の正相出力端子に接続された増幅用の第２のトランジスタと、
前記逆相出力端子と前記正相出力端子との間に接続された可変抵抗と、
前記正側電源の供給ラインと前記逆相出力端子との間に接続された、第１の抵抗と第１のインダクタからなる第１の直列回路と、
前記正側電源の供給ラインと前記正相出力端子との間に接続された、第２の抵抗と第２のインダクタからなる第２の直列回路とを備えることを特徴とするドライバ回路。
【請求項１０】
請求項９記載のドライバ回路において、
前記可変利得増幅器の逆相出力端子と、前記第１の直列回路の前記逆相出力端子側の端子との間に、第３のインダクタをさらに備え、
前記可変利得増幅器の正相出力端子と、前記第２の直列回路の前記正相出力端子側の端子との間に、第４のインダクタをさらに備えることを特徴とするドライバ回路。
【請求項１１】
請求項１乃至１０のいずれか１項に記載のドライバ回路において、
前記最終段の増幅器は、前記正側電源端子が前記正側電源の供給ラインに接続されることを特徴とするドライバ回路。
【請求項１２】
請求項１乃至１１のいずれか１項に記載のドライバ回路と、
このドライバ回路によって駆動される光変調器とを備え、
前記最終段の増幅器の出力端子が前記光変調器を通じて前記正側電源の供給ラインに接続されることを特徴とする光送信器。
【国際調査報告】
2017169769.tif 000032
2017169769.tif 000033
2017169769.tif 000034
2017169769.tif 000035